LCOV - code coverage report
Current view: top level - build-llvm/lib/Target/AArch64 - AArch64GenAsmWriter.inc (source / functions) Hit Total Coverage
Test: llvm-toolchain.info Lines: 7167 7531 95.2 %
Date: 2018-10-20 13:21:21 Functions: 4 5 80.0 %
Legend: Lines: hit not hit

          Line data    Source code
       1             : /*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
       2             : |*                                                                            *|
       3             : |* Assembly Writer Source Fragment                                            *|
       4             : |*                                                                            *|
       5             : |* Automatically generated file, do not edit!                                 *|
       6             : |*                                                                            *|
       7             : \*===----------------------------------------------------------------------===*/
       8             : 
       9             : /// printInstruction - This method is automatically generated by tablegen
      10             : /// from the instruction set description.
      11       58738 : void AArch64InstPrinter::printInstruction(const MCInst *MI, const MCSubtargetInfo &STI, raw_ostream &O) {
      12             :   static const char AsmStrs[] = {
      13             :   /* 0 */ 's', 'h', 'a', '1', 's', 'u', '0', 9, 0,
      14             :   /* 9 */ 's', 'h', 'a', '5', '1', '2', 's', 'u', '0', 9, 0,
      15             :   /* 20 */ 's', 'h', 'a', '2', '5', '6', 's', 'u', '0', 9, 0,
      16             :   /* 31 */ 'l', 'd', '1', 9, 0,
      17             :   /* 36 */ 't', 'r', 'n', '1', 9, 0,
      18             :   /* 42 */ 'z', 'i', 'p', '1', 9, 0,
      19             :   /* 48 */ 'u', 'z', 'p', '1', 9, 0,
      20             :   /* 54 */ 'd', 'c', 'p', 's', '1', 9, 0,
      21             :   /* 61 */ 's', 'm', '3', 's', 's', '1', 9, 0,
      22             :   /* 69 */ 's', 't', '1', 9, 0,
      23             :   /* 74 */ 's', 'h', 'a', '1', 's', 'u', '1', 9, 0,
      24             :   /* 83 */ 's', 'h', 'a', '5', '1', '2', 's', 'u', '1', 9, 0,
      25             :   /* 94 */ 's', 'h', 'a', '2', '5', '6', 's', 'u', '1', 9, 0,
      26             :   /* 105 */ 's', 'm', '3', 'p', 'a', 'r', 't', 'w', '1', 9, 0,
      27             :   /* 116 */ 'r', 'a', 'x', '1', 9, 0,
      28             :   /* 122 */ 'r', 'e', 'v', '3', '2', 9, 0,
      29             :   /* 129 */ 'l', 'd', '2', 9, 0,
      30             :   /* 134 */ 's', 'h', 'a', '5', '1', '2', 'h', '2', 9, 0,
      31             :   /* 144 */ 's', 'h', 'a', '2', '5', '6', 'h', '2', 9, 0,
      32             :   /* 154 */ 's', 'a', 'b', 'a', 'l', '2', 9, 0,
      33             :   /* 162 */ 'u', 'a', 'b', 'a', 'l', '2', 9, 0,
      34             :   /* 170 */ 's', 'q', 'd', 'm', 'l', 'a', 'l', '2', 9, 0,
      35             :   /* 180 */ 'f', 'm', 'l', 'a', 'l', '2', 9, 0,
      36             :   /* 188 */ 's', 'm', 'l', 'a', 'l', '2', 9, 0,
      37             :   /* 196 */ 'u', 'm', 'l', 'a', 'l', '2', 9, 0,
      38             :   /* 204 */ 's', 's', 'u', 'b', 'l', '2', 9, 0,
      39             :   /* 212 */ 'u', 's', 'u', 'b', 'l', '2', 9, 0,
      40             :   /* 220 */ 's', 'a', 'b', 'd', 'l', '2', 9, 0,
      41             :   /* 228 */ 'u', 'a', 'b', 'd', 'l', '2', 9, 0,
      42             :   /* 236 */ 's', 'a', 'd', 'd', 'l', '2', 9, 0,
      43             :   /* 244 */ 'u', 'a', 'd', 'd', 'l', '2', 9, 0,
      44             :   /* 252 */ 's', 's', 'h', 'l', 'l', '2', 9, 0,
      45             :   /* 260 */ 'u', 's', 'h', 'l', 'l', '2', 9, 0,
      46             :   /* 268 */ 's', 'q', 'd', 'm', 'u', 'l', 'l', '2', 9, 0,
      47             :   /* 278 */ 'p', 'm', 'u', 'l', 'l', '2', 9, 0,
      48             :   /* 286 */ 's', 'm', 'u', 'l', 'l', '2', 9, 0,
      49             :   /* 294 */ 'u', 'm', 'u', 'l', 'l', '2', 9, 0,
      50             :   /* 302 */ 's', 'q', 'd', 'm', 'l', 's', 'l', '2', 9, 0,
      51             :   /* 312 */ 'f', 'm', 'l', 's', 'l', '2', 9, 0,
      52             :   /* 320 */ 's', 'm', 'l', 's', 'l', '2', 9, 0,
      53             :   /* 328 */ 'u', 'm', 'l', 's', 'l', '2', 9, 0,
      54             :   /* 336 */ 'f', 'c', 'v', 't', 'l', '2', 9, 0,
      55             :   /* 344 */ 'r', 's', 'u', 'b', 'h', 'n', '2', 9, 0,
      56             :   /* 353 */ 'r', 'a', 'd', 'd', 'h', 'n', '2', 9, 0,
      57             :   /* 362 */ 's', 'q', 's', 'h', 'r', 'n', '2', 9, 0,
      58             :   /* 371 */ 'u', 'q', 's', 'h', 'r', 'n', '2', 9, 0,
      59             :   /* 380 */ 's', 'q', 'r', 's', 'h', 'r', 'n', '2', 9, 0,
      60             :   /* 390 */ 'u', 'q', 'r', 's', 'h', 'r', 'n', '2', 9, 0,
      61             :   /* 400 */ 't', 'r', 'n', '2', 9, 0,
      62             :   /* 406 */ 'f', 'c', 'v', 't', 'n', '2', 9, 0,
      63             :   /* 414 */ 's', 'q', 'x', 't', 'n', '2', 9, 0,
      64             :   /* 422 */ 'u', 'q', 'x', 't', 'n', '2', 9, 0,
      65             :   /* 430 */ 's', 'q', 's', 'h', 'r', 'u', 'n', '2', 9, 0,
      66             :   /* 440 */ 's', 'q', 'r', 's', 'h', 'r', 'u', 'n', '2', 9, 0,
      67             :   /* 451 */ 's', 'q', 'x', 't', 'u', 'n', '2', 9, 0,
      68             :   /* 460 */ 'f', 'c', 'v', 't', 'x', 'n', '2', 9, 0,
      69             :   /* 469 */ 'z', 'i', 'p', '2', 9, 0,
      70             :   /* 475 */ 'u', 'z', 'p', '2', 9, 0,
      71             :   /* 481 */ 'd', 'c', 'p', 's', '2', 9, 0,
      72             :   /* 488 */ 's', 't', '2', 9, 0,
      73             :   /* 493 */ 's', 's', 'u', 'b', 'w', '2', 9, 0,
      74             :   /* 501 */ 'u', 's', 'u', 'b', 'w', '2', 9, 0,
      75             :   /* 509 */ 's', 'a', 'd', 'd', 'w', '2', 9, 0,
      76             :   /* 517 */ 'u', 'a', 'd', 'd', 'w', '2', 9, 0,
      77             :   /* 525 */ 's', 'm', '3', 'p', 'a', 'r', 't', 'w', '2', 9, 0,
      78             :   /* 536 */ 'l', 'd', '3', 9, 0,
      79             :   /* 541 */ 'e', 'o', 'r', '3', 9, 0,
      80             :   /* 547 */ 'd', 'c', 'p', 's', '3', 9, 0,
      81             :   /* 554 */ 's', 't', '3', 9, 0,
      82             :   /* 559 */ 'r', 'e', 'v', '6', '4', 9, 0,
      83             :   /* 566 */ 'l', 'd', '4', 9, 0,
      84             :   /* 571 */ 's', 't', '4', 9, 0,
      85             :   /* 576 */ 's', 'e', 't', 'f', '1', '6', 9, 0,
      86             :   /* 584 */ 'r', 'e', 'v', '1', '6', 9, 0,
      87             :   /* 591 */ 's', 'e', 't', 'f', '8', 9, 0,
      88             :   /* 598 */ 's', 'm', '3', 't', 't', '1', 'a', 9, 0,
      89             :   /* 607 */ 's', 'm', '3', 't', 't', '2', 'a', 9, 0,
      90             :   /* 616 */ 'b', 'r', 'a', 'a', 9, 0,
      91             :   /* 622 */ 'l', 'd', 'r', 'a', 'a', 9, 0,
      92             :   /* 629 */ 'b', 'l', 'r', 'a', 'a', 9, 0,
      93             :   /* 636 */ 's', 'a', 'b', 'a', 9, 0,
      94             :   /* 642 */ 'u', 'a', 'b', 'a', 9, 0,
      95             :   /* 648 */ 'p', 'a', 'c', 'd', 'a', 9, 0,
      96             :   /* 655 */ 'l', 'd', 'a', 'd', 'd', 'a', 9, 0,
      97             :   /* 663 */ 'f', 'a', 'd', 'd', 'a', 9, 0,
      98             :   /* 670 */ 'a', 'u', 't', 'd', 'a', 9, 0,
      99             :   /* 677 */ 'p', 'a', 'c', 'g', 'a', 9, 0,
     100             :   /* 684 */ 'p', 'a', 'c', 'i', 'a', 9, 0,
     101             :   /* 691 */ 'a', 'u', 't', 'i', 'a', 9, 0,
     102             :   /* 698 */ 'b', 'r', 'k', 'a', 9, 0,
     103             :   /* 704 */ 'f', 'c', 'm', 'l', 'a', 9, 0,
     104             :   /* 711 */ 'f', 'm', 'l', 'a', 9, 0,
     105             :   /* 717 */ 'f', 'n', 'm', 'l', 'a', 9, 0,
     106             :   /* 724 */ 'l', 'd', 's', 'm', 'i', 'n', 'a', 9, 0,
     107             :   /* 733 */ 'l', 'd', 'u', 'm', 'i', 'n', 'a', 9, 0,
     108             :   /* 742 */ 'b', 'r', 'k', 'p', 'a', 9, 0,
     109             :   /* 749 */ 'c', 'a', 's', 'p', 'a', 9, 0,
     110             :   /* 756 */ 's', 'w', 'p', 'a', 9, 0,
     111             :   /* 762 */ 'f', 'e', 'x', 'p', 'a', 9, 0,
     112             :   /* 769 */ 'l', 'd', 'c', 'l', 'r', 'a', 9, 0,
     113             :   /* 777 */ 'l', 'd', 'e', 'o', 'r', 'a', 9, 0,
     114             :   /* 785 */ 's', 'r', 's', 'r', 'a', 9, 0,
     115             :   /* 792 */ 'u', 'r', 's', 'r', 'a', 9, 0,
     116             :   /* 799 */ 's', 's', 'r', 'a', 9, 0,
     117             :   /* 805 */ 'u', 's', 'r', 'a', 9, 0,
     118             :   /* 811 */ 'c', 'a', 's', 'a', 9, 0,
     119             :   /* 817 */ 'l', 'd', 's', 'e', 't', 'a', 9, 0,
     120             :   /* 825 */ 'f', 'r', 'i', 'n', 't', 'a', 9, 0,
     121             :   /* 833 */ 'c', 'l', 'a', 's', 't', 'a', 9, 0,
     122             :   /* 841 */ 'l', 'd', 's', 'm', 'a', 'x', 'a', 9, 0,
     123             :   /* 850 */ 'l', 'd', 'u', 'm', 'a', 'x', 'a', 9, 0,
     124             :   /* 859 */ 'p', 'a', 'c', 'd', 'z', 'a', 9, 0,
     125             :   /* 867 */ 'a', 'u', 't', 'd', 'z', 'a', 9, 0,
     126             :   /* 875 */ 'p', 'a', 'c', 'i', 'z', 'a', 9, 0,
     127             :   /* 883 */ 'a', 'u', 't', 'i', 'z', 'a', 9, 0,
     128             :   /* 891 */ 'l', 'd', '1', 'b', 9, 0,
     129             :   /* 897 */ 'l', 'd', 'f', 'f', '1', 'b', 9, 0,
     130             :   /* 905 */ 'l', 'd', 'n', 'f', '1', 'b', 9, 0,
     131             :   /* 913 */ 'l', 'd', 'n', 't', '1', 'b', 9, 0,
     132             :   /* 921 */ 's', 't', 'n', 't', '1', 'b', 9, 0,
     133             :   /* 929 */ 's', 't', '1', 'b', 9, 0,
     134             :   /* 935 */ 's', 'm', '3', 't', 't', '1', 'b', 9, 0,
     135             :   /* 944 */ 'c', 'r', 'c', '3', '2', 'b', 9, 0,
     136             :   /* 952 */ 'l', 'd', '2', 'b', 9, 0,
     137             :   /* 958 */ 's', 't', '2', 'b', 9, 0,
     138             :   /* 964 */ 's', 'm', '3', 't', 't', '2', 'b', 9, 0,
     139             :   /* 973 */ 'l', 'd', '3', 'b', 9, 0,
     140             :   /* 979 */ 's', 't', '3', 'b', 9, 0,
     141             :   /* 985 */ 'l', 'd', '4', 'b', 9, 0,
     142             :   /* 991 */ 's', 't', '4', 'b', 9, 0,
     143             :   /* 997 */ 'l', 'd', 'a', 'd', 'd', 'a', 'b', 9, 0,
     144             :   /* 1006 */ 'l', 'd', 's', 'm', 'i', 'n', 'a', 'b', 9, 0,
     145             :   /* 1016 */ 'l', 'd', 'u', 'm', 'i', 'n', 'a', 'b', 9, 0,
     146             :   /* 1026 */ 's', 'w', 'p', 'a', 'b', 9, 0,
     147             :   /* 1033 */ 'b', 'r', 'a', 'b', 9, 0,
     148             :   /* 1039 */ 'l', 'd', 'r', 'a', 'b', 9, 0,
     149             :   /* 1046 */ 'b', 'l', 'r', 'a', 'b', 9, 0,
     150             :   /* 1053 */ 'l', 'd', 'c', 'l', 'r', 'a', 'b', 9, 0,
     151             :   /* 1062 */ 'l', 'd', 'e', 'o', 'r', 'a', 'b', 9, 0,
     152             :   /* 1071 */ 'c', 'a', 's', 'a', 'b', 9, 0,
     153             :   /* 1078 */ 'l', 'd', 's', 'e', 't', 'a', 'b', 9, 0,
     154             :   /* 1087 */ 'l', 'd', 's', 'm', 'a', 'x', 'a', 'b', 9, 0,
     155             :   /* 1097 */ 'l', 'd', 'u', 'm', 'a', 'x', 'a', 'b', 9, 0,
     156             :   /* 1107 */ 'c', 'r', 'c', '3', '2', 'c', 'b', 9, 0,
     157             :   /* 1116 */ 's', 'q', 'd', 'e', 'c', 'b', 9, 0,
     158             :   /* 1124 */ 'u', 'q', 'd', 'e', 'c', 'b', 9, 0,
     159             :   /* 1132 */ 's', 'q', 'i', 'n', 'c', 'b', 9, 0,
     160             :   /* 1140 */ 'u', 'q', 'i', 'n', 'c', 'b', 9, 0,
     161             :   /* 1148 */ 'p', 'a', 'c', 'd', 'b', 9, 0,
     162             :   /* 1155 */ 'l', 'd', 'a', 'd', 'd', 'b', 9, 0,
     163             :   /* 1163 */ 'a', 'u', 't', 'd', 'b', 9, 0,
     164             :   /* 1170 */ 'p', 'r', 'f', 'b', 9, 0,
     165             :   /* 1176 */ 'p', 'a', 'c', 'i', 'b', 9, 0,
     166             :   /* 1183 */ 'a', 'u', 't', 'i', 'b', 9, 0,
     167             :   /* 1190 */ 'b', 'r', 'k', 'b', 9, 0,
     168             :   /* 1196 */ 'l', 'd', 'a', 'd', 'd', 'a', 'l', 'b', 9, 0,
     169             :   /* 1206 */ 'l', 'd', 's', 'm', 'i', 'n', 'a', 'l', 'b', 9, 0,
     170             :   /* 1217 */ 'l', 'd', 'u', 'm', 'i', 'n', 'a', 'l', 'b', 9, 0,
     171             :   /* 1228 */ 's', 'w', 'p', 'a', 'l', 'b', 9, 0,
     172             :   /* 1236 */ 'l', 'd', 'c', 'l', 'r', 'a', 'l', 'b', 9, 0,
     173             :   /* 1246 */ 'l', 'd', 'e', 'o', 'r', 'a', 'l', 'b', 9, 0,
     174             :   /* 1256 */ 'c', 'a', 's', 'a', 'l', 'b', 9, 0,
     175             :   /* 1264 */ 'l', 'd', 's', 'e', 't', 'a', 'l', 'b', 9, 0,
     176             :   /* 1274 */ 'l', 'd', 's', 'm', 'a', 'x', 'a', 'l', 'b', 9, 0,
     177             :   /* 1285 */ 'l', 'd', 'u', 'm', 'a', 'x', 'a', 'l', 'b', 9, 0,
     178             :   /* 1296 */ 'l', 'd', 'a', 'd', 'd', 'l', 'b', 9, 0,
     179             :   /* 1305 */ 'l', 'd', 's', 'm', 'i', 'n', 'l', 'b', 9, 0,
     180             :   /* 1315 */ 'l', 'd', 'u', 'm', 'i', 'n', 'l', 'b', 9, 0,
     181             :   /* 1325 */ 's', 'w', 'p', 'l', 'b', 9, 0,
     182             :   /* 1332 */ 'l', 'd', 'c', 'l', 'r', 'l', 'b', 9, 0,
     183             :   /* 1341 */ 'l', 'd', 'e', 'o', 'r', 'l', 'b', 9, 0,
     184             :   /* 1350 */ 'c', 'a', 's', 'l', 'b', 9, 0,
     185             :   /* 1357 */ 'l', 'd', 's', 'e', 't', 'l', 'b', 9, 0,
     186             :   /* 1366 */ 'l', 'd', 's', 'm', 'a', 'x', 'l', 'b', 9, 0,
     187             :   /* 1376 */ 'l', 'd', 'u', 'm', 'a', 'x', 'l', 'b', 9, 0,
     188             :   /* 1386 */ 'd', 'm', 'b', 9, 0,
     189             :   /* 1391 */ 'l', 'd', 's', 'm', 'i', 'n', 'b', 9, 0,
     190             :   /* 1400 */ 'l', 'd', 'u', 'm', 'i', 'n', 'b', 9, 0,
     191             :   /* 1409 */ 'b', 'r', 'k', 'p', 'b', 9, 0,
     192             :   /* 1416 */ 's', 'w', 'p', 'b', 9, 0,
     193             :   /* 1422 */ 'l', 'd', '1', 'r', 'q', 'b', 9, 0,
     194             :   /* 1430 */ 'l', 'd', '1', 'r', 'b', 9, 0,
     195             :   /* 1437 */ 'l', 'd', 'a', 'r', 'b', 9, 0,
     196             :   /* 1444 */ 'l', 'd', 'l', 'a', 'r', 'b', 9, 0,
     197             :   /* 1452 */ 'l', 'd', 'r', 'b', 9, 0,
     198             :   /* 1458 */ 'l', 'd', 'c', 'l', 'r', 'b', 9, 0,
     199             :   /* 1466 */ 's', 't', 'l', 'l', 'r', 'b', 9, 0,
     200             :   /* 1474 */ 's', 't', 'l', 'r', 'b', 9, 0,
     201             :   /* 1481 */ 'l', 'd', 'e', 'o', 'r', 'b', 9, 0,
     202             :   /* 1489 */ 'l', 'd', 'a', 'p', 'r', 'b', 9, 0,
     203             :   /* 1497 */ 'l', 'd', 't', 'r', 'b', 9, 0,
     204             :   /* 1504 */ 's', 't', 'r', 'b', 9, 0,
     205             :   /* 1510 */ 's', 't', 't', 'r', 'b', 9, 0,
     206             :   /* 1517 */ 'l', 'd', 'u', 'r', 'b', 9, 0,
     207             :   /* 1524 */ 's', 't', 'l', 'u', 'r', 'b', 9, 0,
     208             :   /* 1532 */ 'l', 'd', 'a', 'p', 'u', 'r', 'b', 9, 0,
     209             :   /* 1541 */ 's', 't', 'u', 'r', 'b', 9, 0,
     210             :   /* 1548 */ 'l', 'd', 'a', 'x', 'r', 'b', 9, 0,
     211             :   /* 1556 */ 'l', 'd', 'x', 'r', 'b', 9, 0,
     212             :   /* 1563 */ 's', 't', 'l', 'x', 'r', 'b', 9, 0,
     213             :   /* 1571 */ 's', 't', 'x', 'r', 'b', 9, 0,
     214             :   /* 1578 */ 'l', 'd', '1', 's', 'b', 9, 0,
     215             :   /* 1585 */ 'l', 'd', 'f', 'f', '1', 's', 'b', 9, 0,
     216             :   /* 1594 */ 'l', 'd', 'n', 'f', '1', 's', 'b', 9, 0,
     217             :   /* 1603 */ 'c', 'a', 's', 'b', 9, 0,
     218             :   /* 1609 */ 'd', 's', 'b', 9, 0,
     219             :   /* 1614 */ 'i', 's', 'b', 9, 0,
     220             :   /* 1619 */ 'f', 'm', 's', 'b', 9, 0,
     221             :   /* 1625 */ 'f', 'n', 'm', 's', 'b', 9, 0,
     222             :   /* 1632 */ 'l', 'd', '1', 'r', 's', 'b', 9, 0,
     223             :   /* 1640 */ 'l', 'd', 'r', 's', 'b', 9, 0,
     224             :   /* 1647 */ 'l', 'd', 't', 'r', 's', 'b', 9, 0,
     225             :   /* 1655 */ 'l', 'd', 'u', 'r', 's', 'b', 9, 0,
     226             :   /* 1663 */ 'l', 'd', 'a', 'p', 'u', 'r', 's', 'b', 9, 0,
     227             :   /* 1673 */ 't', 's', 'b', 9, 0,
     228             :   /* 1678 */ 'l', 'd', 's', 'e', 't', 'b', 9, 0,
     229             :   /* 1686 */ 'c', 'n', 't', 'b', 9, 0,
     230             :   /* 1692 */ 'c', 'l', 'a', 's', 't', 'b', 9, 0,
     231             :   /* 1700 */ 's', 'x', 't', 'b', 9, 0,
     232             :   /* 1706 */ 'u', 'x', 't', 'b', 9, 0,
     233             :   /* 1712 */ 'f', 's', 'u', 'b', 9, 0,
     234             :   /* 1718 */ 's', 'h', 's', 'u', 'b', 9, 0,
     235             :   /* 1725 */ 'u', 'h', 's', 'u', 'b', 9, 0,
     236             :   /* 1732 */ 'f', 'm', 's', 'u', 'b', 9, 0,
     237             :   /* 1739 */ 'f', 'n', 'm', 's', 'u', 'b', 9, 0,
     238             :   /* 1747 */ 's', 'q', 's', 'u', 'b', 9, 0,
     239             :   /* 1754 */ 'u', 'q', 's', 'u', 'b', 9, 0,
     240             :   /* 1761 */ 'r', 'e', 'v', 'b', 9, 0,
     241             :   /* 1767 */ 'l', 'd', 's', 'm', 'a', 'x', 'b', 9, 0,
     242             :   /* 1776 */ 'l', 'd', 'u', 'm', 'a', 'x', 'b', 9, 0,
     243             :   /* 1785 */ 'p', 'a', 'c', 'd', 'z', 'b', 9, 0,
     244             :   /* 1793 */ 'a', 'u', 't', 'd', 'z', 'b', 9, 0,
     245             :   /* 1801 */ 'p', 'a', 'c', 'i', 'z', 'b', 9, 0,
     246             :   /* 1809 */ 'a', 'u', 't', 'i', 'z', 'b', 9, 0,
     247             :   /* 1817 */ 's', 'h', 'a', '1', 'c', 9, 0,
     248             :   /* 1824 */ 's', 'b', 'c', 9, 0,
     249             :   /* 1829 */ 'a', 'd', 'c', 9, 0,
     250             :   /* 1834 */ 'b', 'i', 'c', 9, 0,
     251             :   /* 1839 */ 'a', 'e', 's', 'i', 'm', 'c', 9, 0,
     252             :   /* 1847 */ 'a', 'e', 's', 'm', 'c', 9, 0,
     253             :   /* 1854 */ 'c', 's', 'i', 'n', 'c', 9, 0,
     254             :   /* 1861 */ 'h', 'v', 'c', 9, 0,
     255             :   /* 1866 */ 's', 'v', 'c', 9, 0,
     256             :   /* 1871 */ 'l', 'd', '1', 'd', 9, 0,
     257             :   /* 1877 */ 'l', 'd', 'f', 'f', '1', 'd', 9, 0,
     258             :   /* 1885 */ 'l', 'd', 'n', 'f', '1', 'd', 9, 0,
     259             :   /* 1893 */ 'l', 'd', 'n', 't', '1', 'd', 9, 0,
     260             :   /* 1901 */ 's', 't', 'n', 't', '1', 'd', 9, 0,
     261             :   /* 1909 */ 's', 't', '1', 'd', 9, 0,
     262             :   /* 1915 */ 'l', 'd', '2', 'd', 9, 0,
     263             :   /* 1921 */ 's', 't', '2', 'd', 9, 0,
     264             :   /* 1927 */ 'l', 'd', '3', 'd', 9, 0,
     265             :   /* 1933 */ 's', 't', '3', 'd', 9, 0,
     266             :   /* 1939 */ 'l', 'd', '4', 'd', 9, 0,
     267             :   /* 1945 */ 's', 't', '4', 'd', 9, 0,
     268             :   /* 1951 */ 'f', 'm', 'a', 'd', 9, 0,
     269             :   /* 1957 */ 'f', 'n', 'm', 'a', 'd', 9, 0,
     270             :   /* 1964 */ 'f', 't', 'm', 'a', 'd', 9, 0,
     271             :   /* 1971 */ 'f', 'a', 'b', 'd', 9, 0,
     272             :   /* 1977 */ 's', 'a', 'b', 'd', 9, 0,
     273             :   /* 1983 */ 'u', 'a', 'b', 'd', 9, 0,
     274             :   /* 1989 */ 'x', 'p', 'a', 'c', 'd', 9, 0,
     275             :   /* 1996 */ 's', 'q', 'd', 'e', 'c', 'd', 9, 0,
     276             :   /* 2004 */ 'u', 'q', 'd', 'e', 'c', 'd', 9, 0,
     277             :   /* 2012 */ 's', 'q', 'i', 'n', 'c', 'd', 9, 0,
     278             :   /* 2020 */ 'u', 'q', 'i', 'n', 'c', 'd', 9, 0,
     279             :   /* 2028 */ 'f', 'c', 'a', 'd', 'd', 9, 0,
     280             :   /* 2035 */ 'l', 'd', 'a', 'd', 'd', 9, 0,
     281             :   /* 2042 */ 'f', 'a', 'd', 'd', 9, 0,
     282             :   /* 2048 */ 's', 'r', 'h', 'a', 'd', 'd', 9, 0,
     283             :   /* 2056 */ 'u', 'r', 'h', 'a', 'd', 'd', 9, 0,
     284             :   /* 2064 */ 's', 'h', 'a', 'd', 'd', 9, 0,
     285             :   /* 2071 */ 'u', 'h', 'a', 'd', 'd', 9, 0,
     286             :   /* 2078 */ 'f', 'm', 'a', 'd', 'd', 9, 0,
     287             :   /* 2085 */ 'f', 'n', 'm', 'a', 'd', 'd', 9, 0,
     288             :   /* 2093 */ 'u', 's', 'q', 'a', 'd', 'd', 9, 0,
     289             :   /* 2101 */ 's', 'u', 'q', 'a', 'd', 'd', 9, 0,
     290             :   /* 2109 */ 'p', 'r', 'f', 'd', 9, 0,
     291             :   /* 2115 */ 'n', 'a', 'n', 'd', 9, 0,
     292             :   /* 2121 */ 'l', 'd', '1', 'r', 'q', 'd', 9, 0,
     293             :   /* 2129 */ 'l', 'd', '1', 'r', 'd', 9, 0,
     294             :   /* 2136 */ 'a', 's', 'r', 'd', 9, 0,
     295             :   /* 2142 */ 'a', 'e', 's', 'd', 9, 0,
     296             :   /* 2148 */ 'c', 'n', 't', 'd', 9, 0,
     297             :   /* 2154 */ 's', 'm', '4', 'e', 9, 0,
     298             :   /* 2160 */ 's', 'p', 'l', 'i', 'c', 'e', 9, 0,
     299             :   /* 2168 */ 'f', 'a', 'c', 'g', 'e', 9, 0,
     300             :   /* 2175 */ 'f', 'c', 'm', 'g', 'e', 9, 0,
     301             :   /* 2182 */ 'c', 'm', 'p', 'g', 'e', 9, 0,
     302             :   /* 2189 */ 'f', 's', 'c', 'a', 'l', 'e', 9, 0,
     303             :   /* 2197 */ 'w', 'h', 'i', 'l', 'e', 'l', 'e', 9, 0,
     304             :   /* 2206 */ 'f', 'c', 'm', 'l', 'e', 9, 0,
     305             :   /* 2213 */ 'c', 'm', 'p', 'l', 'e', 9, 0,
     306             :   /* 2220 */ 'f', 'c', 'm', 'n', 'e', 9, 0,
     307             :   /* 2227 */ 'c', 't', 'e', 'r', 'm', 'n', 'e', 9, 0,
     308             :   /* 2236 */ 'c', 'm', 'p', 'n', 'e', 9, 0,
     309             :   /* 2243 */ 'f', 'r', 'e', 'c', 'p', 'e', 9, 0,
     310             :   /* 2251 */ 'u', 'r', 'e', 'c', 'p', 'e', 9, 0,
     311             :   /* 2259 */ 'f', 'c', 'c', 'm', 'p', 'e', 9, 0,
     312             :   /* 2267 */ 'f', 'c', 'm', 'p', 'e', 9, 0,
     313             :   /* 2274 */ 'a', 'e', 's', 'e', 9, 0,
     314             :   /* 2280 */ 'p', 'f', 'a', 'l', 's', 'e', 9, 0,
     315             :   /* 2288 */ 'f', 'r', 's', 'q', 'r', 't', 'e', 9, 0,
     316             :   /* 2297 */ 'u', 'r', 's', 'q', 'r', 't', 'e', 9, 0,
     317             :   /* 2306 */ 'p', 't', 'r', 'u', 'e', 9, 0,
     318             :   /* 2313 */ 'b', 'i', 'f', 9, 0,
     319             :   /* 2318 */ 'r', 'm', 'i', 'f', 9, 0,
     320             :   /* 2324 */ 's', 'c', 'v', 't', 'f', 9, 0,
     321             :   /* 2331 */ 'u', 'c', 'v', 't', 'f', 9, 0,
     322             :   /* 2338 */ 's', 'u', 'b', 'g', 9, 0,
     323             :   /* 2344 */ 'a', 'd', 'd', 'g', 9, 0,
     324             :   /* 2350 */ 'l', 'd', 'g', 9, 0,
     325             :   /* 2355 */ 'f', 'n', 'e', 'g', 9, 0,
     326             :   /* 2361 */ 's', 'q', 'n', 'e', 'g', 9, 0,
     327             :   /* 2368 */ 'c', 's', 'n', 'e', 'g', 9, 0,
     328             :   /* 2375 */ 'i', 'r', 'g', 9, 0,
     329             :   /* 2380 */ 's', 'h', 'a', '1', 'h', 9, 0,
     330             :   /* 2387 */ 'l', 'd', '1', 'h', 9, 0,
     331             :   /* 2393 */ 'l', 'd', 'f', 'f', '1', 'h', 9, 0,
     332             :   /* 2401 */ 'l', 'd', 'n', 'f', '1', 'h', 9, 0,
     333             :   /* 2409 */ 'l', 'd', 'n', 't', '1', 'h', 9, 0,
     334             :   /* 2417 */ 's', 't', 'n', 't', '1', 'h', 9, 0,
     335             :   /* 2425 */ 's', 't', '1', 'h', 9, 0,
     336             :   /* 2431 */ 's', 'h', 'a', '5', '1', '2', 'h', 9, 0,
     337             :   /* 2440 */ 'c', 'r', 'c', '3', '2', 'h', 9, 0,
     338             :   /* 2448 */ 'l', 'd', '2', 'h', 9, 0,
     339             :   /* 2454 */ 's', 't', '2', 'h', 9, 0,
     340             :   /* 2460 */ 'l', 'd', '3', 'h', 9, 0,
     341             :   /* 2466 */ 's', 't', '3', 'h', 9, 0,
     342             :   /* 2472 */ 'l', 'd', '4', 'h', 9, 0,
     343             :   /* 2478 */ 's', 't', '4', 'h', 9, 0,
     344             :   /* 2484 */ 's', 'h', 'a', '2', '5', '6', 'h', 9, 0,
     345             :   /* 2493 */ 'l', 'd', 'a', 'd', 'd', 'a', 'h', 9, 0,
     346             :   /* 2502 */ 's', 'q', 'r', 'd', 'm', 'l', 'a', 'h', 9, 0,
     347             :   /* 2512 */ 'l', 'd', 's', 'm', 'i', 'n', 'a', 'h', 9, 0,
     348             :   /* 2522 */ 'l', 'd', 'u', 'm', 'i', 'n', 'a', 'h', 9, 0,
     349             :   /* 2532 */ 's', 'w', 'p', 'a', 'h', 9, 0,
     350             :   /* 2539 */ 'l', 'd', 'c', 'l', 'r', 'a', 'h', 9, 0,
     351             :   /* 2548 */ 'l', 'd', 'e', 'o', 'r', 'a', 'h', 9, 0,
     352             :   /* 2557 */ 'c', 'a', 's', 'a', 'h', 9, 0,
     353             :   /* 2564 */ 'l', 'd', 's', 'e', 't', 'a', 'h', 9, 0,
     354             :   /* 2573 */ 'l', 'd', 's', 'm', 'a', 'x', 'a', 'h', 9, 0,
     355             :   /* 2583 */ 'l', 'd', 'u', 'm', 'a', 'x', 'a', 'h', 9, 0,
     356             :   /* 2593 */ 'c', 'r', 'c', '3', '2', 'c', 'h', 9, 0,
     357             :   /* 2602 */ 's', 'q', 'd', 'e', 'c', 'h', 9, 0,
     358             :   /* 2610 */ 'u', 'q', 'd', 'e', 'c', 'h', 9, 0,
     359             :   /* 2618 */ 's', 'q', 'i', 'n', 'c', 'h', 9, 0,
     360             :   /* 2626 */ 'u', 'q', 'i', 'n', 'c', 'h', 9, 0,
     361             :   /* 2634 */ 'l', 'd', 'a', 'd', 'd', 'h', 9, 0,
     362             :   /* 2642 */ 'p', 'r', 'f', 'h', 9, 0,
     363             :   /* 2648 */ 'l', 'd', 'a', 'd', 'd', 'a', 'l', 'h', 9, 0,
     364             :   /* 2658 */ 'l', 'd', 's', 'm', 'i', 'n', 'a', 'l', 'h', 9, 0,
     365             :   /* 2669 */ 'l', 'd', 'u', 'm', 'i', 'n', 'a', 'l', 'h', 9, 0,
     366             :   /* 2680 */ 's', 'w', 'p', 'a', 'l', 'h', 9, 0,
     367             :   /* 2688 */ 'l', 'd', 'c', 'l', 'r', 'a', 'l', 'h', 9, 0,
     368             :   /* 2698 */ 'l', 'd', 'e', 'o', 'r', 'a', 'l', 'h', 9, 0,
     369             :   /* 2708 */ 'c', 'a', 's', 'a', 'l', 'h', 9, 0,
     370             :   /* 2716 */ 'l', 'd', 's', 'e', 't', 'a', 'l', 'h', 9, 0,
     371             :   /* 2726 */ 'l', 'd', 's', 'm', 'a', 'x', 'a', 'l', 'h', 9, 0,
     372             :   /* 2737 */ 'l', 'd', 'u', 'm', 'a', 'x', 'a', 'l', 'h', 9, 0,
     373             :   /* 2748 */ 'l', 'd', 'a', 'd', 'd', 'l', 'h', 9, 0,
     374             :   /* 2757 */ 'l', 'd', 's', 'm', 'i', 'n', 'l', 'h', 9, 0,
     375             :   /* 2767 */ 'l', 'd', 'u', 'm', 'i', 'n', 'l', 'h', 9, 0,
     376             :   /* 2777 */ 's', 'w', 'p', 'l', 'h', 9, 0,
     377             :   /* 2784 */ 'l', 'd', 'c', 'l', 'r', 'l', 'h', 9, 0,
     378             :   /* 2793 */ 'l', 'd', 'e', 'o', 'r', 'l', 'h', 9, 0,
     379             :   /* 2802 */ 'c', 'a', 's', 'l', 'h', 9, 0,
     380             :   /* 2809 */ 'l', 'd', 's', 'e', 't', 'l', 'h', 9, 0,
     381             :   /* 2818 */ 's', 'q', 'd', 'm', 'u', 'l', 'h', 9, 0,
     382             :   /* 2827 */ 's', 'q', 'r', 'd', 'm', 'u', 'l', 'h', 9, 0,
     383             :   /* 2837 */ 's', 'm', 'u', 'l', 'h', 9, 0,
     384             :   /* 2844 */ 'u', 'm', 'u', 'l', 'h', 9, 0,
     385             :   /* 2851 */ 'l', 'd', 's', 'm', 'a', 'x', 'l', 'h', 9, 0,
     386             :   /* 2861 */ 'l', 'd', 'u', 'm', 'a', 'x', 'l', 'h', 9, 0,
     387             :   /* 2871 */ 'l', 'd', 's', 'm', 'i', 'n', 'h', 9, 0,
     388             :   /* 2880 */ 'l', 'd', 'u', 'm', 'i', 'n', 'h', 9, 0,
     389             :   /* 2889 */ 's', 'w', 'p', 'h', 9, 0,
     390             :   /* 2895 */ 'l', 'd', '1', 'r', 'q', 'h', 9, 0,
     391             :   /* 2903 */ 'l', 'd', '1', 'r', 'h', 9, 0,
     392             :   /* 2910 */ 'l', 'd', 'a', 'r', 'h', 9, 0,
     393             :   /* 2917 */ 'l', 'd', 'l', 'a', 'r', 'h', 9, 0,
     394             :   /* 2925 */ 'l', 'd', 'r', 'h', 9, 0,
     395             :   /* 2931 */ 'l', 'd', 'c', 'l', 'r', 'h', 9, 0,
     396             :   /* 2939 */ 's', 't', 'l', 'l', 'r', 'h', 9, 0,
     397             :   /* 2947 */ 's', 't', 'l', 'r', 'h', 9, 0,
     398             :   /* 2954 */ 'l', 'd', 'e', 'o', 'r', 'h', 9, 0,
     399             :   /* 2962 */ 'l', 'd', 'a', 'p', 'r', 'h', 9, 0,
     400             :   /* 2970 */ 'l', 'd', 't', 'r', 'h', 9, 0,
     401             :   /* 2977 */ 's', 't', 'r', 'h', 9, 0,
     402             :   /* 2983 */ 's', 't', 't', 'r', 'h', 9, 0,
     403             :   /* 2990 */ 'l', 'd', 'u', 'r', 'h', 9, 0,
     404             :   /* 2997 */ 's', 't', 'l', 'u', 'r', 'h', 9, 0,
     405             :   /* 3005 */ 'l', 'd', 'a', 'p', 'u', 'r', 'h', 9, 0,
     406             :   /* 3014 */ 's', 't', 'u', 'r', 'h', 9, 0,
     407             :   /* 3021 */ 'l', 'd', 'a', 'x', 'r', 'h', 9, 0,
     408             :   /* 3029 */ 'l', 'd', 'x', 'r', 'h', 9, 0,
     409             :   /* 3036 */ 's', 't', 'l', 'x', 'r', 'h', 9, 0,
     410             :   /* 3044 */ 's', 't', 'x', 'r', 'h', 9, 0,
     411             :   /* 3051 */ 'l', 'd', '1', 's', 'h', 9, 0,
     412             :   /* 3058 */ 'l', 'd', 'f', 'f', '1', 's', 'h', 9, 0,
     413             :   /* 3067 */ 'l', 'd', 'n', 'f', '1', 's', 'h', 9, 0,
     414             :   /* 3076 */ 'c', 'a', 's', 'h', 9, 0,
     415             :   /* 3082 */ 's', 'q', 'r', 'd', 'm', 'l', 's', 'h', 9, 0,
     416             :   /* 3092 */ 'l', 'd', '1', 'r', 's', 'h', 9, 0,
     417             :   /* 3100 */ 'l', 'd', 'r', 's', 'h', 9, 0,
     418             :   /* 3107 */ 'l', 'd', 't', 'r', 's', 'h', 9, 0,
     419             :   /* 3115 */ 'l', 'd', 'u', 'r', 's', 'h', 9, 0,
     420             :   /* 3123 */ 'l', 'd', 'a', 'p', 'u', 'r', 's', 'h', 9, 0,
     421             :   /* 3133 */ 'l', 'd', 's', 'e', 't', 'h', 9, 0,
     422             :   /* 3141 */ 'c', 'n', 't', 'h', 9, 0,
     423             :   /* 3147 */ 's', 'x', 't', 'h', 9, 0,
     424             :   /* 3153 */ 'u', 'x', 't', 'h', 9, 0,
     425             :   /* 3159 */ 'r', 'e', 'v', 'h', 9, 0,
     426             :   /* 3165 */ 'l', 'd', 's', 'm', 'a', 'x', 'h', 9, 0,
     427             :   /* 3174 */ 'l', 'd', 'u', 'm', 'a', 'x', 'h', 9, 0,
     428             :   /* 3183 */ 'x', 'p', 'a', 'c', 'i', 9, 0,
     429             :   /* 3190 */ 'p', 'u', 'n', 'p', 'k', 'h', 'i', 9, 0,
     430             :   /* 3199 */ 's', 'u', 'n', 'p', 'k', 'h', 'i', 9, 0,
     431             :   /* 3208 */ 'u', 'u', 'n', 'p', 'k', 'h', 'i', 9, 0,
     432             :   /* 3217 */ 'c', 'm', 'h', 'i', 9, 0,
     433             :   /* 3223 */ 'c', 'm', 'p', 'h', 'i', 9, 0,
     434             :   /* 3230 */ 's', 'l', 'i', 9, 0,
     435             :   /* 3235 */ 'g', 'm', 'i', 9, 0,
     436             :   /* 3240 */ 'm', 'v', 'n', 'i', 9, 0,
     437             :   /* 3246 */ 's', 'r', 'i', 9, 0,
     438             :   /* 3251 */ 'f', 'r', 'i', 'n', 't', 'i', 9, 0,
     439             :   /* 3259 */ 'm', 'o', 'v', 'i', 9, 0,
     440             :   /* 3265 */ 'b', 'r', 'k', 9, 0,
     441             :   /* 3270 */ 'm', 'o', 'v', 'k', 9, 0,
     442             :   /* 3276 */ 's', 'a', 'b', 'a', 'l', 9, 0,
     443             :   /* 3283 */ 'u', 'a', 'b', 'a', 'l', 9, 0,
     444             :   /* 3290 */ 'l', 'd', 'a', 'd', 'd', 'a', 'l', 9, 0,
     445             :   /* 3299 */ 's', 'q', 'd', 'm', 'l', 'a', 'l', 9, 0,
     446             :   /* 3308 */ 'f', 'm', 'l', 'a', 'l', 9, 0,
     447             :   /* 3315 */ 's', 'm', 'l', 'a', 'l', 9, 0,
     448             :   /* 3322 */ 'u', 'm', 'l', 'a', 'l', 9, 0,
     449             :   /* 3329 */ 'l', 'd', 's', 'm', 'i', 'n', 'a', 'l', 9, 0,
     450             :   /* 3339 */ 'l', 'd', 'u', 'm', 'i', 'n', 'a', 'l', 9, 0,
     451             :   /* 3349 */ 'c', 'a', 's', 'p', 'a', 'l', 9, 0,
     452             :   /* 3357 */ 's', 'w', 'p', 'a', 'l', 9, 0,
     453             :   /* 3364 */ 'l', 'd', 'c', 'l', 'r', 'a', 'l', 9, 0,
     454             :   /* 3373 */ 'l', 'd', 'e', 'o', 'r', 'a', 'l', 9, 0,
     455             :   /* 3382 */ 'c', 'a', 's', 'a', 'l', 9, 0,
     456             :   /* 3389 */ 'l', 'd', 's', 'e', 't', 'a', 'l', 9, 0,
     457             :   /* 3398 */ 'l', 'd', 's', 'm', 'a', 'x', 'a', 'l', 9, 0,
     458             :   /* 3408 */ 'l', 'd', 'u', 'm', 'a', 'x', 'a', 'l', 9, 0,
     459             :   /* 3418 */ 't', 'b', 'l', 9, 0,
     460             :   /* 3423 */ 's', 'm', 's', 'u', 'b', 'l', 9, 0,
     461             :   /* 3431 */ 'u', 'm', 's', 'u', 'b', 'l', 9, 0,
     462             :   /* 3439 */ 's', 's', 'u', 'b', 'l', 9, 0,
     463             :   /* 3446 */ 'u', 's', 'u', 'b', 'l', 9, 0,
     464             :   /* 3453 */ 's', 'a', 'b', 'd', 'l', 9, 0,
     465             :   /* 3460 */ 'u', 'a', 'b', 'd', 'l', 9, 0,
     466             :   /* 3467 */ 'l', 'd', 'a', 'd', 'd', 'l', 9, 0,
     467             :   /* 3475 */ 's', 'm', 'a', 'd', 'd', 'l', 9, 0,
     468             :   /* 3483 */ 'u', 'm', 'a', 'd', 'd', 'l', 9, 0,
     469             :   /* 3491 */ 's', 'a', 'd', 'd', 'l', 9, 0,
     470             :   /* 3498 */ 'u', 'a', 'd', 'd', 'l', 9, 0,
     471             :   /* 3505 */ 'f', 'c', 's', 'e', 'l', 9, 0,
     472             :   /* 3512 */ 'f', 't', 's', 's', 'e', 'l', 9, 0,
     473             :   /* 3520 */ 's', 'q', 's', 'h', 'l', 9, 0,
     474             :   /* 3527 */ 'u', 'q', 's', 'h', 'l', 9, 0,
     475             :   /* 3534 */ 's', 'q', 'r', 's', 'h', 'l', 9, 0,
     476             :   /* 3542 */ 'u', 'q', 'r', 's', 'h', 'l', 9, 0,
     477             :   /* 3550 */ 's', 'r', 's', 'h', 'l', 9, 0,
     478             :   /* 3557 */ 'u', 'r', 's', 'h', 'l', 9, 0,
     479             :   /* 3564 */ 's', 's', 'h', 'l', 9, 0,
     480             :   /* 3570 */ 'u', 's', 'h', 'l', 9, 0,
     481             :   /* 3576 */ 's', 's', 'h', 'l', 'l', 9, 0,
     482             :   /* 3583 */ 'u', 's', 'h', 'l', 'l', 9, 0,
     483             :   /* 3590 */ 's', 'q', 'd', 'm', 'u', 'l', 'l', 9, 0,
     484             :   /* 3599 */ 'p', 'm', 'u', 'l', 'l', 9, 0,
     485             :   /* 3606 */ 's', 'm', 'u', 'l', 'l', 9, 0,
     486             :   /* 3613 */ 'u', 'm', 'u', 'l', 'l', 9, 0,
     487             :   /* 3620 */ 'l', 'd', 's', 'm', 'i', 'n', 'l', 9, 0,
     488             :   /* 3629 */ 'l', 'd', 'u', 'm', 'i', 'n', 'l', 9, 0,
     489             :   /* 3638 */ 'a', 'd', 'd', 'p', 'l', 9, 0,
     490             :   /* 3645 */ 'c', 'a', 's', 'p', 'l', 9, 0,
     491             :   /* 3652 */ 's', 'w', 'p', 'l', 9, 0,
     492             :   /* 3658 */ 'l', 'd', 'c', 'l', 'r', 'l', 9, 0,
     493             :   /* 3666 */ 'l', 'd', 'e', 'o', 'r', 'l', 9, 0,
     494             :   /* 3674 */ 'c', 'a', 's', 'l', 9, 0,
     495             :   /* 3680 */ 'b', 's', 'l', 9, 0,
     496             :   /* 3685 */ 's', 'q', 'd', 'm', 'l', 's', 'l', 9, 0,
     497             :   /* 3694 */ 'f', 'm', 'l', 's', 'l', 9, 0,
     498             :   /* 3701 */ 's', 'm', 'l', 's', 'l', 9, 0,
     499             :   /* 3708 */ 'u', 'm', 'l', 's', 'l', 9, 0,
     500             :   /* 3715 */ 's', 'y', 's', 'l', 9, 0,
     501             :   /* 3721 */ 'l', 'd', 's', 'e', 't', 'l', 9, 0,
     502             :   /* 3729 */ 'f', 'c', 'v', 't', 'l', 9, 0,
     503             :   /* 3736 */ 'f', 'm', 'u', 'l', 9, 0,
     504             :   /* 3742 */ 'f', 'n', 'm', 'u', 'l', 9, 0,
     505             :   /* 3749 */ 'p', 'm', 'u', 'l', 9, 0,
     506             :   /* 3755 */ 'f', 't', 's', 'm', 'u', 'l', 9, 0,
     507             :   /* 3763 */ 'a', 'd', 'd', 'v', 'l', 9, 0,
     508             :   /* 3770 */ 'r', 'd', 'v', 'l', 9, 0,
     509             :   /* 3776 */ 'l', 'd', 's', 'm', 'a', 'x', 'l', 9, 0,
     510             :   /* 3785 */ 'l', 'd', 'u', 'm', 'a', 'x', 'l', 9, 0,
     511             :   /* 3794 */ 's', 'h', 'a', '1', 'm', 9, 0,
     512             :   /* 3801 */ 's', 'b', 'f', 'm', 9, 0,
     513             :   /* 3807 */ 'u', 'b', 'f', 'm', 9, 0,
     514             :   /* 3813 */ 'p', 'r', 'f', 'm', 9, 0,
     515             :   /* 3819 */ 'f', 'm', 'i', 'n', 'n', 'm', 9, 0,
     516             :   /* 3827 */ 'f', 'm', 'a', 'x', 'n', 'm', 9, 0,
     517             :   /* 3835 */ 'd', 'u', 'p', 'm', 9, 0,
     518             :   /* 3841 */ 'f', 'r', 'i', 'n', 't', 'm', 9, 0,
     519             :   /* 3849 */ 'p', 'r', 'f', 'u', 'm', 9, 0,
     520             :   /* 3856 */ 'r', 's', 'u', 'b', 'h', 'n', 9, 0,
     521             :   /* 3864 */ 'r', 'a', 'd', 'd', 'h', 'n', 9, 0,
     522             :   /* 3872 */ 'f', 'm', 'i', 'n', 9, 0,
     523             :   /* 3878 */ 'l', 'd', 's', 'm', 'i', 'n', 9, 0,
     524             :   /* 3886 */ 'l', 'd', 'u', 'm', 'i', 'n', 9, 0,
     525             :   /* 3894 */ 'b', 'r', 'k', 'n', 9, 0,
     526             :   /* 3900 */ 'c', 'c', 'm', 'n', 9, 0,
     527             :   /* 3906 */ 'e', 'o', 'n', 9, 0,
     528             :   /* 3911 */ 's', 'q', 's', 'h', 'r', 'n', 9, 0,
     529             :   /* 3919 */ 'u', 'q', 's', 'h', 'r', 'n', 9, 0,
     530             :   /* 3927 */ 's', 'q', 'r', 's', 'h', 'r', 'n', 9, 0,
     531             :   /* 3936 */ 'u', 'q', 'r', 's', 'h', 'r', 'n', 9, 0,
     532             :   /* 3945 */ 'o', 'r', 'n', 9, 0,
     533             :   /* 3950 */ 'f', 'r', 'i', 'n', 't', 'n', 9, 0,
     534             :   /* 3958 */ 'f', 'c', 'v', 't', 'n', 9, 0,
     535             :   /* 3965 */ 's', 'q', 'x', 't', 'n', 9, 0,
     536             :   /* 3972 */ 'u', 'q', 'x', 't', 'n', 9, 0,
     537             :   /* 3979 */ 's', 'q', 's', 'h', 'r', 'u', 'n', 9, 0,
     538             :   /* 3988 */ 's', 'q', 'r', 's', 'h', 'r', 'u', 'n', 9, 0,
     539             :   /* 3998 */ 's', 'q', 'x', 't', 'u', 'n', 9, 0,
     540             :   /* 4006 */ 'm', 'o', 'v', 'n', 9, 0,
     541             :   /* 4012 */ 'f', 'c', 'v', 't', 'x', 'n', 9, 0,
     542             :   /* 4020 */ 'w', 'h', 'i', 'l', 'e', 'l', 'o', 9, 0,
     543             :   /* 4029 */ 'p', 'u', 'n', 'p', 'k', 'l', 'o', 9, 0,
     544             :   /* 4038 */ 's', 'u', 'n', 'p', 'k', 'l', 'o', 9, 0,
     545             :   /* 4047 */ 'u', 'u', 'n', 'p', 'k', 'l', 'o', 9, 0,
     546             :   /* 4056 */ 'c', 'm', 'p', 'l', 'o', 9, 0,
     547             :   /* 4063 */ 'f', 'c', 'm', 'u', 'o', 9, 0,
     548             :   /* 4070 */ 's', 'h', 'a', '1', 'p', 9, 0,
     549             :   /* 4077 */ 's', 'u', 'b', 'p', 9, 0,
     550             :   /* 4083 */ 's', 'q', 'd', 'e', 'c', 'p', 9, 0,
     551             :   /* 4091 */ 'u', 'q', 'd', 'e', 'c', 'p', 9, 0,
     552             :   /* 4099 */ 's', 'q', 'i', 'n', 'c', 'p', 9, 0,
     553             :   /* 4107 */ 'u', 'q', 'i', 'n', 'c', 'p', 9, 0,
     554             :   /* 4115 */ 'f', 'a', 'd', 'd', 'p', 9, 0,
     555             :   /* 4122 */ 'l', 'd', 'p', 9, 0,
     556             :   /* 4127 */ 's', 't', 'g', 'p', 9, 0,
     557             :   /* 4133 */ 's', 'a', 'd', 'a', 'l', 'p', 9, 0,
     558             :   /* 4141 */ 'u', 'a', 'd', 'a', 'l', 'p', 9, 0,
     559             :   /* 4149 */ 's', 'a', 'd', 'd', 'l', 'p', 9, 0,
     560             :   /* 4157 */ 'u', 'a', 'd', 'd', 'l', 'p', 9, 0,
     561             :   /* 4165 */ 'f', 'c', 'c', 'm', 'p', 9, 0,
     562             :   /* 4172 */ 'f', 'c', 'm', 'p', 9, 0,
     563             :   /* 4178 */ 'f', 'm', 'i', 'n', 'n', 'm', 'p', 9, 0,
     564             :   /* 4187 */ 'f', 'm', 'a', 'x', 'n', 'm', 'p', 9, 0,
     565             :   /* 4196 */ 'l', 'd', 'n', 'p', 9, 0,
     566             :   /* 4202 */ 'f', 'm', 'i', 'n', 'p', 9, 0,
     567             :   /* 4209 */ 's', 'm', 'i', 'n', 'p', 9, 0,
     568             :   /* 4216 */ 'u', 'm', 'i', 'n', 'p', 9, 0,
     569             :   /* 4223 */ 's', 't', 'n', 'p', 9, 0,
     570             :   /* 4229 */ 'a', 'd', 'r', 'p', 9, 0,
     571             :   /* 4235 */ 'c', 'a', 's', 'p', 9, 0,
     572             :   /* 4241 */ 'c', 'n', 't', 'p', 9, 0,
     573             :   /* 4247 */ 'f', 'r', 'i', 'n', 't', 'p', 9, 0,
     574             :   /* 4255 */ 's', 't', 'p', 9, 0,
     575             :   /* 4260 */ 'f', 'd', 'u', 'p', 9, 0,
     576             :   /* 4266 */ 's', 'w', 'p', 9, 0,
     577             :   /* 4271 */ 'l', 'd', 'a', 'x', 'p', 9, 0,
     578             :   /* 4278 */ 'f', 'm', 'a', 'x', 'p', 9, 0,
     579             :   /* 4285 */ 's', 'm', 'a', 'x', 'p', 9, 0,
     580             :   /* 4292 */ 'u', 'm', 'a', 'x', 'p', 9, 0,
     581             :   /* 4299 */ 'l', 'd', 'x', 'p', 9, 0,
     582             :   /* 4305 */ 's', 't', 'l', 'x', 'p', 9, 0,
     583             :   /* 4312 */ 's', 't', 'x', 'p', 9, 0,
     584             :   /* 4318 */ 'f', 'c', 'm', 'e', 'q', 9, 0,
     585             :   /* 4325 */ 'c', 't', 'e', 'r', 'm', 'e', 'q', 9, 0,
     586             :   /* 4334 */ 'c', 'm', 'p', 'e', 'q', 9, 0,
     587             :   /* 4341 */ 'l', 'd', '1', 'r', 9, 0,
     588             :   /* 4347 */ 'l', 'd', '2', 'r', 9, 0,
     589             :   /* 4353 */ 'l', 'd', '3', 'r', 9, 0,
     590             :   /* 4359 */ 'l', 'd', '4', 'r', 9, 0,
     591             :   /* 4365 */ 'l', 'd', 'a', 'r', 9, 0,
     592             :   /* 4371 */ 'l', 'd', 'l', 'a', 'r', 9, 0,
     593             :   /* 4378 */ 'x', 'a', 'r', 9, 0,
     594             :   /* 4383 */ 'f', 's', 'u', 'b', 'r', 9, 0,
     595             :   /* 4390 */ 'a', 'd', 'r', 9, 0,
     596             :   /* 4395 */ 'l', 'd', 'r', 9, 0,
     597             :   /* 4400 */ 'r', 'd', 'f', 'f', 'r', 9, 0,
     598             :   /* 4407 */ 'w', 'r', 'f', 'f', 'r', 9, 0,
     599             :   /* 4414 */ 's', 'r', 's', 'h', 'r', 9, 0,
     600             :   /* 4421 */ 'u', 'r', 's', 'h', 'r', 9, 0,
     601             :   /* 4428 */ 's', 's', 'h', 'r', 9, 0,
     602             :   /* 4434 */ 'u', 's', 'h', 'r', 9, 0,
     603             :   /* 4440 */ 'b', 'l', 'r', 9, 0,
     604             :   /* 4445 */ 'l', 'd', 'c', 'l', 'r', 9, 0,
     605             :   /* 4452 */ 's', 't', 'l', 'l', 'r', 9, 0,
     606             :   /* 4459 */ 'l', 's', 'l', 'r', 9, 0,
     607             :   /* 4465 */ 's', 't', 'l', 'r', 9, 0,
     608             :   /* 4471 */ 'l', 'd', 'e', 'o', 'r', 9, 0,
     609             :   /* 4478 */ 'n', 'o', 'r', 9, 0,
     610             :   /* 4483 */ 'r', 'o', 'r', 9, 0,
     611             :   /* 4488 */ 'l', 'd', 'a', 'p', 'r', 9, 0,
     612             :   /* 4495 */ 'o', 'r', 'r', 9, 0,
     613             :   /* 4500 */ 'a', 's', 'r', 'r', 9, 0,
     614             :   /* 4506 */ 'l', 's', 'r', 'r', 9, 0,
     615             :   /* 4512 */ 'a', 's', 'r', 9, 0,
     616             :   /* 4517 */ 'l', 's', 'r', 9, 0,
     617             :   /* 4522 */ 'm', 's', 'r', 9, 0,
     618             :   /* 4527 */ 'i', 'n', 's', 'r', 9, 0,
     619             :   /* 4533 */ 'l', 'd', 't', 'r', 9, 0,
     620             :   /* 4539 */ 's', 't', 'r', 9, 0,
     621             :   /* 4544 */ 's', 't', 't', 'r', 9, 0,
     622             :   /* 4550 */ 'e', 'x', 't', 'r', 9, 0,
     623             :   /* 4556 */ 'l', 'd', 'u', 'r', 9, 0,
     624             :   /* 4562 */ 's', 't', 'l', 'u', 'r', 9, 0,
     625             :   /* 4569 */ 'l', 'd', 'a', 'p', 'u', 'r', 9, 0,
     626             :   /* 4577 */ 's', 't', 'u', 'r', 9, 0,
     627             :   /* 4583 */ 'f', 'd', 'i', 'v', 'r', 9, 0,
     628             :   /* 4590 */ 's', 'd', 'i', 'v', 'r', 9, 0,
     629             :   /* 4597 */ 'u', 'd', 'i', 'v', 'r', 9, 0,
     630             :   /* 4604 */ 'l', 'd', 'a', 'x', 'r', 9, 0,
     631             :   /* 4611 */ 'l', 'd', 'x', 'r', 9, 0,
     632             :   /* 4617 */ 's', 't', 'l', 'x', 'r', 9, 0,
     633             :   /* 4624 */ 's', 't', 'x', 'r', 9, 0,
     634             :   /* 4630 */ 'c', 'a', 's', 9, 0,
     635             :   /* 4635 */ 'b', 'r', 'k', 'a', 's', 9, 0,
     636             :   /* 4642 */ 'b', 'r', 'k', 'p', 'a', 's', 9, 0,
     637             :   /* 4650 */ 'f', 'c', 'v', 't', 'a', 's', 9, 0,
     638             :   /* 4658 */ 'f', 'a', 'b', 's', 9, 0,
     639             :   /* 4664 */ 's', 'q', 'a', 'b', 's', 9, 0,
     640             :   /* 4671 */ 'b', 'r', 'k', 'b', 's', 9, 0,
     641             :   /* 4678 */ 'b', 'r', 'k', 'p', 'b', 's', 9, 0,
     642             :   /* 4686 */ 's', 'u', 'b', 's', 9, 0,
     643             :   /* 4692 */ 's', 'b', 'c', 's', 9, 0,
     644             :   /* 4698 */ 'a', 'd', 'c', 's', 9, 0,
     645             :   /* 4704 */ 'b', 'i', 'c', 's', 9, 0,
     646             :   /* 4710 */ 'a', 'd', 'd', 's', 9, 0,
     647             :   /* 4716 */ 'n', 'a', 'n', 'd', 's', 9, 0,
     648             :   /* 4723 */ 'p', 't', 'r', 'u', 'e', 's', 9, 0,
     649             :   /* 4731 */ 'c', 'm', 'h', 's', 9, 0,
     650             :   /* 4737 */ 'c', 'm', 'p', 'h', 's', 9, 0,
     651             :   /* 4744 */ 'c', 'l', 's', 9, 0,
     652             :   /* 4749 */ 'w', 'h', 'i', 'l', 'e', 'l', 's', 9, 0,
     653             :   /* 4758 */ 'f', 'm', 'l', 's', 9, 0,
     654             :   /* 4764 */ 'f', 'n', 'm', 'l', 's', 9, 0,
     655             :   /* 4771 */ 'c', 'm', 'p', 'l', 's', 9, 0,
     656             :   /* 4778 */ 'f', 'c', 'v', 't', 'm', 's', 9, 0,
     657             :   /* 4786 */ 'i', 'n', 's', 9, 0,
     658             :   /* 4791 */ 'b', 'r', 'k', 'n', 's', 9, 0,
     659             :   /* 4798 */ 'o', 'r', 'n', 's', 9, 0,
     660             :   /* 4804 */ 'f', 'c', 'v', 't', 'n', 's', 9, 0,
     661             :   /* 4812 */ 's', 'u', 'b', 'p', 's', 9, 0,
     662             :   /* 4819 */ 'f', 'r', 'e', 'c', 'p', 's', 9, 0,
     663             :   /* 4827 */ 'f', 'c', 'v', 't', 'p', 's', 9, 0,
     664             :   /* 4835 */ 'r', 'd', 'f', 'f', 'r', 's', 9, 0,
     665             :   /* 4843 */ 'm', 'r', 's', 9, 0,
     666             :   /* 4848 */ 'e', 'o', 'r', 's', 9, 0,
     667             :   /* 4854 */ 'n', 'o', 'r', 's', 9, 0,
     668             :   /* 4860 */ 'o', 'r', 'r', 's', 9, 0,
     669             :   /* 4866 */ 'f', 'r', 's', 'q', 'r', 't', 's', 9, 0,
     670             :   /* 4875 */ 's', 'y', 's', 9, 0,
     671             :   /* 4880 */ 'f', 'c', 'v', 't', 'z', 's', 9, 0,
     672             :   /* 4888 */ 'f', 'j', 'c', 'v', 't', 'z', 's', 9, 0,
     673             :   /* 4897 */ 'c', 'o', 'm', 'p', 'a', 'c', 't', 9, 0,
     674             :   /* 4906 */ 'r', 'e', 't', 9, 0,
     675             :   /* 4911 */ 'l', 'd', 's', 'e', 't', 9, 0,
     676             :   /* 4918 */ 'f', 'a', 'c', 'g', 't', 9, 0,
     677             :   /* 4925 */ 'f', 'c', 'm', 'g', 't', 9, 0,
     678             :   /* 4932 */ 'c', 'm', 'p', 'g', 't', 9, 0,
     679             :   /* 4939 */ 'r', 'b', 'i', 't', 9, 0,
     680             :   /* 4945 */ 'w', 'h', 'i', 'l', 'e', 'l', 't', 9, 0,
     681             :   /* 4954 */ 'h', 'l', 't', 9, 0,
     682             :   /* 4959 */ 'f', 'c', 'm', 'l', 't', 9, 0,
     683             :   /* 4966 */ 'c', 'm', 'p', 'l', 't', 9, 0,
     684             :   /* 4973 */ 'c', 'n', 't', 9, 0,
     685             :   /* 4978 */ 'h', 'i', 'n', 't', 9, 0,
     686             :   /* 4984 */ 's', 'd', 'o', 't', 9, 0,
     687             :   /* 4990 */ 'u', 'd', 'o', 't', 9, 0,
     688             :   /* 4996 */ 'c', 'n', 'o', 't', 9, 0,
     689             :   /* 5002 */ 'f', 's', 'q', 'r', 't', 9, 0,
     690             :   /* 5009 */ 'p', 't', 'e', 's', 't', 9, 0,
     691             :   /* 5016 */ 'p', 'f', 'i', 'r', 's', 't', 9, 0,
     692             :   /* 5024 */ 'c', 'm', 't', 's', 't', 9, 0,
     693             :   /* 5031 */ 'f', 'c', 'v', 't', 9, 0,
     694             :   /* 5037 */ 'p', 'n', 'e', 'x', 't', 9, 0,
     695             :   /* 5044 */ 'f', 'c', 'v', 't', 'a', 'u', 9, 0,
     696             :   /* 5052 */ 's', 'q', 's', 'h', 'l', 'u', 9, 0,
     697             :   /* 5060 */ 'f', 'c', 'v', 't', 'm', 'u', 9, 0,
     698             :   /* 5068 */ 'f', 'c', 'v', 't', 'n', 'u', 9, 0,
     699             :   /* 5076 */ 'f', 'c', 'v', 't', 'p', 'u', 9, 0,
     700             :   /* 5084 */ 'f', 'c', 'v', 't', 'z', 'u', 9, 0,
     701             :   /* 5092 */ 'f', 'a', 'd', 'd', 'v', 9, 0,
     702             :   /* 5099 */ 's', 'a', 'd', 'd', 'v', 9, 0,
     703             :   /* 5106 */ 'u', 'a', 'd', 'd', 'v', 9, 0,
     704             :   /* 5113 */ 'a', 'n', 'd', 'v', 9, 0,
     705             :   /* 5119 */ 'r', 'e', 'v', 9, 0,
     706             :   /* 5124 */ 'l', 'd', 'g', 'v', 9, 0,
     707             :   /* 5130 */ 's', 't', 'g', 'v', 9, 0,
     708             :   /* 5136 */ 'f', 'd', 'i', 'v', 9, 0,
     709             :   /* 5142 */ 's', 'd', 'i', 'v', 9, 0,
     710             :   /* 5148 */ 'u', 'd', 'i', 'v', 9, 0,
     711             :   /* 5154 */ 's', 'a', 'd', 'd', 'l', 'v', 9, 0,
     712             :   /* 5162 */ 'u', 'a', 'd', 'd', 'l', 'v', 9, 0,
     713             :   /* 5170 */ 'f', 'm', 'i', 'n', 'n', 'm', 'v', 9, 0,
     714             :   /* 5179 */ 'f', 'm', 'a', 'x', 'n', 'm', 'v', 9, 0,
     715             :   /* 5188 */ 'f', 'm', 'i', 'n', 'v', 9, 0,
     716             :   /* 5195 */ 's', 'm', 'i', 'n', 'v', 9, 0,
     717             :   /* 5202 */ 'u', 'm', 'i', 'n', 'v', 9, 0,
     718             :   /* 5209 */ 'c', 's', 'i', 'n', 'v', 9, 0,
     719             :   /* 5216 */ 'f', 'm', 'o', 'v', 9, 0,
     720             :   /* 5222 */ 's', 'm', 'o', 'v', 9, 0,
     721             :   /* 5228 */ 'u', 'm', 'o', 'v', 9, 0,
     722             :   /* 5234 */ 'e', 'o', 'r', 'v', 9, 0,
     723             :   /* 5240 */ 'f', 'm', 'a', 'x', 'v', 9, 0,
     724             :   /* 5247 */ 's', 'm', 'a', 'x', 'v', 9, 0,
     725             :   /* 5254 */ 'u', 'm', 'a', 'x', 'v', 9, 0,
     726             :   /* 5261 */ 'l', 'd', '1', 'w', 9, 0,
     727             :   /* 5267 */ 'l', 'd', 'f', 'f', '1', 'w', 9, 0,
     728             :   /* 5275 */ 'l', 'd', 'n', 'f', '1', 'w', 9, 0,
     729             :   /* 5283 */ 'l', 'd', 'n', 't', '1', 'w', 9, 0,
     730             :   /* 5291 */ 's', 't', 'n', 't', '1', 'w', 9, 0,
     731             :   /* 5299 */ 's', 't', '1', 'w', 9, 0,
     732             :   /* 5305 */ 'c', 'r', 'c', '3', '2', 'w', 9, 0,
     733             :   /* 5313 */ 'l', 'd', '2', 'w', 9, 0,
     734             :   /* 5319 */ 's', 't', '2', 'w', 9, 0,
     735             :   /* 5325 */ 'l', 'd', '3', 'w', 9, 0,
     736             :   /* 5331 */ 's', 't', '3', 'w', 9, 0,
     737             :   /* 5337 */ 'l', 'd', '4', 'w', 9, 0,
     738             :   /* 5343 */ 's', 't', '4', 'w', 9, 0,
     739             :   /* 5349 */ 's', 's', 'u', 'b', 'w', 9, 0,
     740             :   /* 5356 */ 'u', 's', 'u', 'b', 'w', 9, 0,
     741             :   /* 5363 */ 'c', 'r', 'c', '3', '2', 'c', 'w', 9, 0,
     742             :   /* 5372 */ 's', 'q', 'd', 'e', 'c', 'w', 9, 0,
     743             :   /* 5380 */ 'u', 'q', 'd', 'e', 'c', 'w', 9, 0,
     744             :   /* 5388 */ 's', 'q', 'i', 'n', 'c', 'w', 9, 0,
     745             :   /* 5396 */ 'u', 'q', 'i', 'n', 'c', 'w', 9, 0,
     746             :   /* 5404 */ 's', 'a', 'd', 'd', 'w', 9, 0,
     747             :   /* 5411 */ 'u', 'a', 'd', 'd', 'w', 9, 0,
     748             :   /* 5418 */ 'p', 'r', 'f', 'w', 9, 0,
     749             :   /* 5424 */ 'l', 'd', '1', 'r', 'q', 'w', 9, 0,
     750             :   /* 5432 */ 'l', 'd', '1', 'r', 'w', 9, 0,
     751             :   /* 5439 */ 'l', 'd', '1', 's', 'w', 9, 0,
     752             :   /* 5446 */ 'l', 'd', 'f', 'f', '1', 's', 'w', 9, 0,
     753             :   /* 5455 */ 'l', 'd', 'n', 'f', '1', 's', 'w', 9, 0,
     754             :   /* 5464 */ 'l', 'd', 'p', 's', 'w', 9, 0,
     755             :   /* 5471 */ 'l', 'd', '1', 'r', 's', 'w', 9, 0,
     756             :   /* 5479 */ 'l', 'd', 'r', 's', 'w', 9, 0,
     757             :   /* 5486 */ 'l', 'd', 't', 'r', 's', 'w', 9, 0,
     758             :   /* 5494 */ 'l', 'd', 'u', 'r', 's', 'w', 9, 0,
     759             :   /* 5502 */ 'l', 'd', 'a', 'p', 'u', 'r', 's', 'w', 9, 0,
     760             :   /* 5512 */ 'c', 'n', 't', 'w', 9, 0,
     761             :   /* 5518 */ 's', 'x', 't', 'w', 9, 0,
     762             :   /* 5524 */ 'u', 'x', 't', 'w', 9, 0,
     763             :   /* 5530 */ 'r', 'e', 'v', 'w', 9, 0,
     764             :   /* 5536 */ 'c', 'r', 'c', '3', '2', 'x', 9, 0,
     765             :   /* 5544 */ 'f', 'r', 'i', 'n', 't', '3', '2', 'x', 9, 0,
     766             :   /* 5554 */ 'f', 'r', 'i', 'n', 't', '6', '4', 'x', 9, 0,
     767             :   /* 5564 */ 'b', 'c', 'a', 'x', 9, 0,
     768             :   /* 5570 */ 'f', 'm', 'a', 'x', 9, 0,
     769             :   /* 5576 */ 'l', 'd', 's', 'm', 'a', 'x', 9, 0,
     770             :   /* 5584 */ 'l', 'd', 'u', 'm', 'a', 'x', 9, 0,
     771             :   /* 5592 */ 't', 'b', 'x', 9, 0,
     772             :   /* 5597 */ 'c', 'r', 'c', '3', '2', 'c', 'x', 9, 0,
     773             :   /* 5606 */ 'i', 'n', 'd', 'e', 'x', 9, 0,
     774             :   /* 5613 */ 'c', 'l', 'r', 'e', 'x', 9, 0,
     775             :   /* 5620 */ 'm', 'o', 'v', 'p', 'r', 'f', 'x', 9, 0,
     776             :   /* 5629 */ 'f', 'm', 'u', 'l', 'x', 9, 0,
     777             :   /* 5636 */ 'f', 'r', 'e', 'c', 'p', 'x', 9, 0,
     778             :   /* 5644 */ 'f', 'r', 'i', 'n', 't', 'x', 9, 0,
     779             :   /* 5652 */ 's', 'm', '4', 'e', 'k', 'e', 'y', 9, 0,
     780             :   /* 5661 */ 'f', 'c', 'p', 'y', 9, 0,
     781             :   /* 5667 */ 'f', 'r', 'i', 'n', 't', '3', '2', 'z', 9, 0,
     782             :   /* 5677 */ 'f', 'r', 'i', 'n', 't', '6', '4', 'z', 9, 0,
     783             :   /* 5687 */ 'b', 'r', 'a', 'a', 'z', 9, 0,
     784             :   /* 5694 */ 'b', 'l', 'r', 'a', 'a', 'z', 9, 0,
     785             :   /* 5702 */ 'b', 'r', 'a', 'b', 'z', 9, 0,
     786             :   /* 5709 */ 'b', 'l', 'r', 'a', 'b', 'z', 9, 0,
     787             :   /* 5717 */ 'c', 'b', 'z', 9, 0,
     788             :   /* 5722 */ 't', 'b', 'z', 9, 0,
     789             :   /* 5727 */ 'c', 'l', 'z', 9, 0,
     790             :   /* 5732 */ 'c', 'b', 'n', 'z', 9, 0,
     791             :   /* 5738 */ 't', 'b', 'n', 'z', 9, 0,
     792             :   /* 5744 */ 'f', 'r', 'i', 'n', 't', 'z', 9, 0,
     793             :   /* 5752 */ 'm', 'o', 'v', 'z', 9, 0,
     794             :   /* 5758 */ '.', 't', 'l', 's', 'd', 'e', 's', 'c', 'c', 'a', 'l', 'l', 32, 0,
     795             :   /* 5772 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'P', 'a', 't', 'c', 'h', 'a', 'b', 'l', 'e', 32, 'R', 'E', 'T', '.', 0,
     796             :   /* 5803 */ 'b', '.', 0,
     797             :   /* 5806 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'T', 'y', 'p', 'e', 'd', 32, 'E', 'v', 'e', 'n', 't', 32, 'L', 'o', 'g', '.', 0,
     798             :   /* 5830 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'C', 'u', 's', 't', 'o', 'm', 32, 'E', 'v', 'e', 'n', 't', 32, 'L', 'o', 'g', '.', 0,
     799             :   /* 5855 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'E', 'n', 't', 'e', 'r', '.', 0,
     800             :   /* 5878 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'T', 'a', 'i', 'l', 32, 'C', 'a', 'l', 'l', 32, 'E', 'x', 'i', 't', '.', 0,
     801             :   /* 5901 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'E', 'x', 'i', 't', '.', 0,
     802             :   /* 5923 */ 'p', 'a', 'c', 'i', 'a', '1', '7', '1', '6', 0,
     803             :   /* 5933 */ 'a', 'u', 't', 'i', 'a', '1', '7', '1', '6', 0,
     804             :   /* 5943 */ 'p', 'a', 'c', 'i', 'b', '1', '7', '1', '6', 0,
     805             :   /* 5953 */ 'a', 'u', 't', 'i', 'b', '1', '7', '1', '6', 0,
     806             :   /* 5963 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'E', 'N', 'D', 0,
     807             :   /* 5976 */ 'B', 'U', 'N', 'D', 'L', 'E', 0,
     808             :   /* 5983 */ 'D', 'B', 'G', '_', 'V', 'A', 'L', 'U', 'E', 0,
     809             :   /* 5993 */ 'D', 'B', 'G', '_', 'L', 'A', 'B', 'E', 'L', 0,
     810             :   /* 6003 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'S', 'T', 'A', 'R', 'T', 0,
     811             :   /* 6018 */ 's', 't', '2', 'g', 9, '[', 0,
     812             :   /* 6025 */ 's', 't', 'z', '2', 'g', 9, '[', 0,
     813             :   /* 6033 */ 's', 't', 'g', 9, '[', 0,
     814             :   /* 6039 */ 's', 't', 'z', 'g', 9, '[', 0,
     815             :   /* 6046 */ 'e', 'r', 'e', 't', 'a', 'a', 0,
     816             :   /* 6053 */ 'e', 'r', 'e', 't', 'a', 'b', 0,
     817             :   /* 6060 */ 's', 'b', 0,
     818             :   /* 6063 */ 'x', 'a', 'f', 'l', 'a', 'g', 0,
     819             :   /* 6070 */ 'a', 'x', 'f', 'l', 'a', 'g', 0,
     820             :   /* 6077 */ 'x', 'p', 'a', 'c', 'l', 'r', 'i', 0,
     821             :   /* 6085 */ '#', 32, 'F', 'E', 'n', 't', 'r', 'y', 32, 'c', 'a', 'l', 'l', 0,
     822             :   /* 6099 */ 'p', 'a', 'c', 'i', 'a', 's', 'p', 0,
     823             :   /* 6107 */ 'a', 'u', 't', 'i', 'a', 's', 'p', 0,
     824             :   /* 6115 */ 'p', 'a', 'c', 'i', 'b', 's', 'p', 0,
     825             :   /* 6123 */ 'a', 'u', 't', 'i', 'b', 's', 'p', 0,
     826             :   /* 6131 */ 's', 'e', 't', 'f', 'f', 'r', 0,
     827             :   /* 6138 */ 'd', 'r', 'p', 's', 0,
     828             :   /* 6143 */ 'e', 'r', 'e', 't', 0,
     829             :   /* 6148 */ 'c', 'f', 'i', 'n', 'v', 0,
     830             :   /* 6154 */ 'p', 'a', 'c', 'i', 'a', 'z', 0,
     831             :   /* 6161 */ 'a', 'u', 't', 'i', 'a', 'z', 0,
     832             :   /* 6168 */ 'p', 'a', 'c', 'i', 'b', 'z', 0,
     833             :   /* 6175 */ 'a', 'u', 't', 'i', 'b', 'z', 0,
     834             :   };
     835             : 
     836             :   static const uint32_t OpInfo0[] = {
     837             :     0U, // PHI
     838             :     0U, // INLINEASM
     839             :     0U, // CFI_INSTRUCTION
     840             :     0U, // EH_LABEL
     841             :     0U, // GC_LABEL
     842             :     0U, // ANNOTATION_LABEL
     843             :     0U, // KILL
     844             :     0U, // EXTRACT_SUBREG
     845             :     0U, // INSERT_SUBREG
     846             :     0U, // IMPLICIT_DEF
     847             :     0U, // SUBREG_TO_REG
     848             :     0U, // COPY_TO_REGCLASS
     849             :     5984U,      // DBG_VALUE
     850             :     5994U,      // DBG_LABEL
     851             :     0U, // REG_SEQUENCE
     852             :     0U, // COPY
     853             :     5977U,      // BUNDLE
     854             :     6004U,      // LIFETIME_START
     855             :     5964U,      // LIFETIME_END
     856             :     0U, // STACKMAP
     857             :     6086U,      // FENTRY_CALL
     858             :     0U, // PATCHPOINT
     859             :     0U, // LOAD_STACK_GUARD
     860             :     0U, // STATEPOINT
     861             :     0U, // LOCAL_ESCAPE
     862             :     0U, // FAULTING_OP
     863             :     0U, // PATCHABLE_OP
     864             :     5856U,      // PATCHABLE_FUNCTION_ENTER
     865             :     5773U,      // PATCHABLE_RET
     866             :     5902U,      // PATCHABLE_FUNCTION_EXIT
     867             :     5879U,      // PATCHABLE_TAIL_CALL
     868             :     5831U,      // PATCHABLE_EVENT_CALL
     869             :     5807U,      // PATCHABLE_TYPED_EVENT_CALL
     870             :     0U, // ICALL_BRANCH_FUNNEL
     871             :     0U, // G_ADD
     872             :     0U, // G_SUB
     873             :     0U, // G_MUL
     874             :     0U, // G_SDIV
     875             :     0U, // G_UDIV
     876             :     0U, // G_SREM
     877             :     0U, // G_UREM
     878             :     0U, // G_AND
     879             :     0U, // G_OR
     880             :     0U, // G_XOR
     881             :     0U, // G_IMPLICIT_DEF
     882             :     0U, // G_PHI
     883             :     0U, // G_FRAME_INDEX
     884             :     0U, // G_GLOBAL_VALUE
     885             :     0U, // G_EXTRACT
     886             :     0U, // G_UNMERGE_VALUES
     887             :     0U, // G_INSERT
     888             :     0U, // G_MERGE_VALUES
     889             :     0U, // G_PTRTOINT
     890             :     0U, // G_INTTOPTR
     891             :     0U, // G_BITCAST
     892             :     0U, // G_INTRINSIC_TRUNC
     893             :     0U, // G_INTRINSIC_ROUND
     894             :     0U, // G_LOAD
     895             :     0U, // G_SEXTLOAD
     896             :     0U, // G_ZEXTLOAD
     897             :     0U, // G_STORE
     898             :     0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
     899             :     0U, // G_ATOMIC_CMPXCHG
     900             :     0U, // G_ATOMICRMW_XCHG
     901             :     0U, // G_ATOMICRMW_ADD
     902             :     0U, // G_ATOMICRMW_SUB
     903             :     0U, // G_ATOMICRMW_AND
     904             :     0U, // G_ATOMICRMW_NAND
     905             :     0U, // G_ATOMICRMW_OR
     906             :     0U, // G_ATOMICRMW_XOR
     907             :     0U, // G_ATOMICRMW_MAX
     908             :     0U, // G_ATOMICRMW_MIN
     909             :     0U, // G_ATOMICRMW_UMAX
     910             :     0U, // G_ATOMICRMW_UMIN
     911             :     0U, // G_BRCOND
     912             :     0U, // G_BRINDIRECT
     913             :     0U, // G_INTRINSIC
     914             :     0U, // G_INTRINSIC_W_SIDE_EFFECTS
     915             :     0U, // G_ANYEXT
     916             :     0U, // G_TRUNC
     917             :     0U, // G_CONSTANT
     918             :     0U, // G_FCONSTANT
     919             :     0U, // G_VASTART
     920             :     0U, // G_VAARG
     921             :     0U, // G_SEXT
     922             :     0U, // G_ZEXT
     923             :     0U, // G_SHL
     924             :     0U, // G_LSHR
     925             :     0U, // G_ASHR
     926             :     0U, // G_ICMP
     927             :     0U, // G_FCMP
     928             :     0U, // G_SELECT
     929             :     0U, // G_UADDO
     930             :     0U, // G_UADDE
     931             :     0U, // G_USUBO
     932             :     0U, // G_USUBE
     933             :     0U, // G_SADDO
     934             :     0U, // G_SADDE
     935             :     0U, // G_SSUBO
     936             :     0U, // G_SSUBE
     937             :     0U, // G_UMULO
     938             :     0U, // G_SMULO
     939             :     0U, // G_UMULH
     940             :     0U, // G_SMULH
     941             :     0U, // G_FADD
     942             :     0U, // G_FSUB
     943             :     0U, // G_FMUL
     944             :     0U, // G_FMA
     945             :     0U, // G_FDIV
     946             :     0U, // G_FREM
     947             :     0U, // G_FPOW
     948             :     0U, // G_FEXP
     949             :     0U, // G_FEXP2
     950             :     0U, // G_FLOG
     951             :     0U, // G_FLOG2
     952             :     0U, // G_FNEG
     953             :     0U, // G_FPEXT
     954             :     0U, // G_FPTRUNC
     955             :     0U, // G_FPTOSI
     956             :     0U, // G_FPTOUI
     957             :     0U, // G_SITOFP
     958             :     0U, // G_UITOFP
     959             :     0U, // G_FABS
     960             :     0U, // G_GEP
     961             :     0U, // G_PTR_MASK
     962             :     0U, // G_BR
     963             :     0U, // G_INSERT_VECTOR_ELT
     964             :     0U, // G_EXTRACT_VECTOR_ELT
     965             :     0U, // G_SHUFFLE_VECTOR
     966             :     0U, // G_CTTZ
     967             :     0U, // G_CTTZ_ZERO_UNDEF
     968             :     0U, // G_CTLZ
     969             :     0U, // G_CTLZ_ZERO_UNDEF
     970             :     0U, // G_CTPOP
     971             :     0U, // G_BSWAP
     972             :     0U, // G_ADDRSPACE_CAST
     973             :     0U, // G_BLOCK_ADDR
     974             :     12852U,     // ABS_ZPmZ_B
     975             :     21044U,     // ABS_ZPmZ_D
     976             :     2181591604U,        // ABS_ZPmZ_H
     977             :     37428U,     // ABS_ZPmZ_S
     978             :     68203060U,  // ABSv16i8
     979             :     2248200756U,        // ABSv1i64
     980             :     68727348U,  // ABSv2i32
     981             :     2216735284U,        // ABSv2i64
     982             :     69775924U,  // ABSv4i16
     983             :     2217783860U,        // ABSv4i32
     984             :     70824500U,  // ABSv8i16
     985             :     2218832436U,        // ABSv8i8
     986             :     100717147U, // ADCSWr
     987             :     100717147U, // ADCSXr
     988             :     100714278U, // ADCWr
     989             :     100714278U, // ADCXr
     990             :     100714793U, // ADDG
     991             :     2216210202U,        // ADDHNv2i64_v2i32
     992             :     2284904803U,        // ADDHNv2i64_v4i32
     993             :     69775130U,  // ADDHNv4i32_v4i16
     994             :     137945443U, // ADDHNv4i32_v8i16
     995             :     2282807651U,        // ADDHNv8i16_v16i8
     996             :     2218831642U,        // ADDHNv8i16_v8i8
     997             :     100716087U, // ADDPL_XXI
     998             :     68202517U,  // ADDPv16i8
     999             :     2216210453U,        // ADDPv2i32
    1000             :     2216734741U,        // ADDPv2i64
    1001             :     2214645781U,        // ADDPv2i64p
    1002             :     69775381U,  // ADDPv4i16
    1003             :     70299669U,  // ADDPv4i32
    1004             :     2218307605U,        // ADDPv8i16
    1005             :     2218831893U,        // ADDPv8i8
    1006             :     100717159U, // ADDSWri
    1007             :     0U, // ADDSWrr
    1008             :     100717159U, // ADDSWrs
    1009             :     100717159U, // ADDSWrx
    1010             :     100717159U, // ADDSXri
    1011             :     0U, // ADDSXrr
    1012             :     100717159U, // ADDSXrs
    1013             :     100717159U, // ADDSXrx
    1014             :     100717159U, // ADDSXrx64
    1015             :     100716212U, // ADDVL_XXI
    1016             :     67163110U,  // ADDVv16i8v
    1017             :     67163110U,  // ADDVv4i16v
    1018             :     2214646758U,        // ADDVv4i32v
    1019             :     67163110U,  // ADDVv8i16v
    1020             :     2214646758U,        // ADDVv8i8v
    1021             :     100714479U, // ADDWri
    1022             :     0U, // ADDWrr
    1023             :     100714479U, // ADDWrs
    1024             :     100714479U, // ADDWrx
    1025             :     100714479U, // ADDXri
    1026             :     0U, // ADDXrr
    1027             :     100714479U, // ADDXrs
    1028             :     100714479U, // ADDXrx
    1029             :     100714479U, // ADDXrx64
    1030             :     167782383U, // ADD_ZI_B
    1031             :     201345007U, // ADD_ZI_D
    1032             :     239626223U, // ADD_ZI_H
    1033             :     268470255U, // ADD_ZI_S
    1034             :     302000111U, // ADD_ZPmZ_B
    1035             :     302008303U, // ADD_ZPmZ_D
    1036             :     2186307567U,        // ADD_ZPmZ_H
    1037             :     302024687U, // ADD_ZPmZ_S
    1038             :     167782383U, // ADD_ZZZ_B
    1039             :     201345007U, // ADD_ZZZ_D
    1040             :     2387109871U,        // ADD_ZZZ_H
    1041             :     268470255U, // ADD_ZZZ_S
    1042             :     0U, // ADDlowTLS
    1043             :     68200431U,  // ADDv16i8
    1044             :     100714479U, // ADDv1i64
    1045             :     2216208367U,        // ADDv2i32
    1046             :     2216732655U,        // ADDv2i64
    1047             :     69773295U,  // ADDv4i16
    1048             :     70297583U,  // ADDv4i32
    1049             :     2218305519U,        // ADDv8i16
    1050             :     2218829807U,        // ADDv8i8
    1051             :     0U, // ADJCALLSTACKDOWN
    1052             :     0U, // ADJCALLSTACKUP
    1053             :     2248200487U,        // ADR
    1054             :     335597702U, // ADRP
    1055             :     207114535U, // ADR_LSL_ZZZ_D_0
    1056             :     207114535U, // ADR_LSL_ZZZ_D_1
    1057             :     207114535U, // ADR_LSL_ZZZ_D_2
    1058             :     207114535U, // ADR_LSL_ZZZ_D_3
    1059             :     274239783U, // ADR_LSL_ZZZ_S_0
    1060             :     274239783U, // ADR_LSL_ZZZ_S_1
    1061             :     274239783U, // ADR_LSL_ZZZ_S_2
    1062             :     274239783U, // ADR_LSL_ZZZ_S_3
    1063             :     207114535U, // ADR_SXTW_ZZZ_D_0
    1064             :     207114535U, // ADR_SXTW_ZZZ_D_1
    1065             :     207114535U, // ADR_SXTW_ZZZ_D_2
    1066             :     207114535U, // ADR_SXTW_ZZZ_D_3
    1067             :     207114535U, // ADR_UXTW_ZZZ_D_0
    1068             :     207114535U, // ADR_UXTW_ZZZ_D_1
    1069             :     207114535U, // ADR_UXTW_ZZZ_D_2
    1070             :     207114535U, // ADR_UXTW_ZZZ_D_3
    1071             :     135325791U, // AESDrr
    1072             :     135325923U, // AESErr
    1073             :     68200240U,  // AESIMCrr
    1074             :     0U, // AESIMCrrTied
    1075             :     68200248U,  // AESMCrr
    1076             :     0U, // AESMCrrTied
    1077             :     100717166U, // ANDSWri
    1078             :     0U, // ANDSWrr
    1079             :     100717166U, // ANDSWrs
    1080             :     100717166U, // ANDSXri
    1081             :     0U, // ANDSXrr
    1082             :     100717166U, // ANDSXrs
    1083             :     302002798U, // ANDS_PPzPP
    1084             :     302044154U, // ANDV_VPZ_B
    1085             :     302044154U, // ANDV_VPZ_D
    1086             :     302044154U, // ANDV_VPZ_H
    1087             :     302044154U, // ANDV_VPZ_S
    1088             :     100714565U, // ANDWri
    1089             :     0U, // ANDWrr
    1090             :     100714565U, // ANDWrs
    1091             :     100714565U, // ANDXri
    1092             :     0U, // ANDXrr
    1093             :     100714565U, // ANDXrs
    1094             :     302000197U, // AND_PPzPP
    1095             :     201345093U, // AND_ZI
    1096             :     302000197U, // AND_ZPmZ_B
    1097             :     302008389U, // AND_ZPmZ_D
    1098             :     2186307653U,        // AND_ZPmZ_H
    1099             :     302024773U, // AND_ZPmZ_S
    1100             :     201345093U, // AND_ZZZ
    1101             :     68200517U,  // ANDv16i8
    1102             :     2218829893U,        // ANDv8i8
    1103             :     302000217U, // ASRD_ZPmI_B
    1104             :     302008409U, // ASRD_ZPmI_D
    1105             :     2186307673U,        // ASRD_ZPmI_H
    1106             :     302024793U, // ASRD_ZPmI_S
    1107             :     302002581U, // ASRR_ZPmZ_B
    1108             :     302010773U, // ASRR_ZPmZ_D
    1109             :     2186310037U,        // ASRR_ZPmZ_H
    1110             :     302027157U, // ASRR_ZPmZ_S
    1111             :     100716961U, // ASRVWr
    1112             :     100716961U, // ASRVXr
    1113             :     302002593U, // ASR_WIDE_ZPmZ_B
    1114             :     2186310049U,        // ASR_WIDE_ZPmZ_H
    1115             :     302027169U, // ASR_WIDE_ZPmZ_S
    1116             :     167784865U, // ASR_WIDE_ZZZ_B
    1117             :     2387112353U,        // ASR_WIDE_ZZZ_H
    1118             :     268472737U, // ASR_WIDE_ZZZ_S
    1119             :     302002593U, // ASR_ZPmI_B
    1120             :     302010785U, // ASR_ZPmI_D
    1121             :     2186310049U,        // ASR_ZPmI_H
    1122             :     302027169U, // ASR_ZPmI_S
    1123             :     302002593U, // ASR_ZPmZ_B
    1124             :     302010785U, // ASR_ZPmZ_D
    1125             :     2186310049U,        // ASR_ZPmZ_H
    1126             :     302027169U, // ASR_ZPmZ_S
    1127             :     167784865U, // ASR_ZZI_B
    1128             :     201347489U, // ASR_ZZI_D
    1129             :     239628705U, // ASR_ZZI_H
    1130             :     268472737U, // ASR_ZZI_S
    1131             :     2248196767U,        // AUTDA
    1132             :     2248197260U,        // AUTDB
    1133             :     6341476U,   // AUTDZA
    1134             :     6342402U,   // AUTDZB
    1135             :     2248196788U,        // AUTIA
    1136             :     5934U,      // AUTIA1716
    1137             :     6108U,      // AUTIASP
    1138             :     6162U,      // AUTIAZ
    1139             :     2248197280U,        // AUTIB
    1140             :     5954U,      // AUTIB1716
    1141             :     6124U,      // AUTIBSP
    1142             :     6176U,      // AUTIBZ
    1143             :     6341492U,   // AUTIZA
    1144             :     6342418U,   // AUTIZB
    1145             :     6071U,      // AXFLAG
    1146             :     66431U,     // B
    1147             :     68203965U,  // BCAX
    1148             :     369151707U, // BFMWri
    1149             :     369151707U, // BFMXri
    1150             :     0U, // BICSWrr
    1151             :     100717153U, // BICSWrs
    1152             :     0U, // BICSXrr
    1153             :     100717153U, // BICSXrs
    1154             :     302002785U, // BICS_PPzPP
    1155             :     0U, // BICWrr
    1156             :     100714283U, // BICWrs
    1157             :     0U, // BICXrr
    1158             :     100714283U, // BICXrs
    1159             :     301999915U, // BIC_PPzPP
    1160             :     301999915U, // BIC_ZPmZ_B
    1161             :     302008107U, // BIC_ZPmZ_D
    1162             :     2186307371U,        // BIC_ZPmZ_H
    1163             :     302024491U, // BIC_ZPmZ_S
    1164             :     201344811U, // BIC_ZZZ
    1165             :     68200235U,  // BICv16i8
    1166             :     404285227U, // BICv2i32
    1167             :     405333803U, // BICv4i16
    1168             :     405858091U, // BICv4i32
    1169             :     406382379U, // BICv8i16
    1170             :     2218829611U,        // BICv8i8
    1171             :     68200714U,  // BIFv16i8
    1172             :     2218830090U,        // BIFv8i8
    1173             :     135328589U, // BITv16i8
    1174             :     2285957965U,        // BITv8i8
    1175             :     68956U,     // BL
    1176             :     6345049U,   // BLR
    1177             :     2248196726U,        // BLRAA
    1178             :     6346303U,   // BLRAAZ
    1179             :     2248197143U,        // BLRAB
    1180             :     6346318U,   // BLRABZ
    1181             :     6344995U,   // BR
    1182             :     2248196713U,        // BRAA
    1183             :     6346296U,   // BRAAZ
    1184             :     2248197130U,        // BRAB
    1185             :     6346311U,   // BRABZ
    1186             :     76994U,     // BRK
    1187             :     302002716U, // BRKAS_PPzP
    1188             :     8891U,      // BRKA_PPmP
    1189             :     301998779U, // BRKA_PPzP
    1190             :     302002752U, // BRKBS_PPzP
    1191             :     9383U,      // BRKB_PPmP
    1192             :     301999271U, // BRKB_PPzP
    1193             :     302002872U, // BRKNS_PPzP
    1194             :     302001975U, // BRKN_PPzP
    1195             :     302002723U, // BRKPAS_PPzPP
    1196             :     301998823U, // BRKPA_PPzPP
    1197             :     302002759U, // BRKPBS_PPzPP
    1198             :     301999490U, // BRKPB_PPzPP
    1199             :     135327329U, // BSLv16i8
    1200             :     2285956705U,        // BSLv8i8
    1201             :     87724U,     // Bcc
    1202             :     2516673584U,        // CASAB
    1203             :     2516675070U,        // CASAH
    1204             :     2516673769U,        // CASALB
    1205             :     2516675221U,        // CASALH
    1206             :     2516675895U,        // CASALW
    1207             :     2516675895U,        // CASALX
    1208             :     2516673324U,        // CASAW
    1209             :     2516673324U,        // CASAX
    1210             :     2516674116U,        // CASB
    1211             :     2516675589U,        // CASH
    1212             :     2516673863U,        // CASLB
    1213             :     2516675315U,        // CASLH
    1214             :     2516676187U,        // CASLW
    1215             :     2516676187U,        // CASLX
    1216             :     101654U,    // CASPALW
    1217             :     109846U,    // CASPALX
    1218             :     99054U,     // CASPAW
    1219             :     107246U,    // CASPAX
    1220             :     101950U,    // CASPLW
    1221             :     110142U,    // CASPLX
    1222             :     102540U,    // CASPW
    1223             :     110732U,    // CASPX
    1224             :     2516677143U,        // CASW
    1225             :     2516677143U,        // CASX
    1226             :     436262501U, // CBNZW
    1227             :     436262501U, // CBNZX
    1228             :     436262486U, // CBZW
    1229             :     436262486U, // CBZX
    1230             :     100716349U, // CCMNWi
    1231             :     100716349U, // CCMNWr
    1232             :     100716349U, // CCMNXi
    1233             :     100716349U, // CCMNXr
    1234             :     100716615U, // CCMPWi
    1235             :     100716615U, // CCMPWr
    1236             :     100716615U, // CCMPXi
    1237             :     100716615U, // CCMPXr
    1238             :     6149U,      // CFINV
    1239             :     302039874U, // CLASTA_RPZ_B
    1240             :     302039874U, // CLASTA_RPZ_D
    1241             :     302039874U, // CLASTA_RPZ_H
    1242             :     302039874U, // CLASTA_RPZ_S
    1243             :     302039874U, // CLASTA_VPZ_B
    1244             :     302039874U, // CLASTA_VPZ_D
    1245             :     302039874U, // CLASTA_VPZ_H
    1246             :     302039874U, // CLASTA_VPZ_S
    1247             :     301998914U, // CLASTA_ZPZ_B
    1248             :     302007106U, // CLASTA_ZPZ_D
    1249             :     2387632962U,        // CLASTA_ZPZ_H
    1250             :     302023490U, // CLASTA_ZPZ_S
    1251             :     302040733U, // CLASTB_RPZ_B
    1252             :     302040733U, // CLASTB_RPZ_D
    1253             :     302040733U, // CLASTB_RPZ_H
    1254             :     302040733U, // CLASTB_RPZ_S
    1255             :     302040733U, // CLASTB_VPZ_B
    1256             :     302040733U, // CLASTB_VPZ_D
    1257             :     302040733U, // CLASTB_VPZ_H
    1258             :     302040733U, // CLASTB_VPZ_S
    1259             :     301999773U, // CLASTB_ZPZ_B
    1260             :     302007965U, // CLASTB_ZPZ_D
    1261             :     2387633821U,        // CLASTB_ZPZ_H
    1262             :     302024349U, // CLASTB_ZPZ_S
    1263             :     6346222U,   // CLREX
    1264             :     2248200841U,        // CLSWr
    1265             :     2248200841U,        // CLSXr
    1266             :     12937U,     // CLS_ZPmZ_B
    1267             :     21129U,     // CLS_ZPmZ_D
    1268             :     2181591689U,        // CLS_ZPmZ_H
    1269             :     37513U,     // CLS_ZPmZ_S
    1270             :     68203145U,  // CLSv16i8
    1271             :     68727433U,  // CLSv2i32
    1272             :     69776009U,  // CLSv4i16
    1273             :     2217783945U,        // CLSv4i32
    1274             :     70824585U,  // CLSv8i16
    1275             :     2218832521U,        // CLSv8i8
    1276             :     2248201824U,        // CLZWr
    1277             :     2248201824U,        // CLZXr
    1278             :     13920U,     // CLZ_ZPmZ_B
    1279             :     22112U,     // CLZ_ZPmZ_D
    1280             :     2181592672U,        // CLZ_ZPmZ_H
    1281             :     38496U,     // CLZ_ZPmZ_S
    1282             :     68204128U,  // CLZv16i8
    1283             :     68728416U,  // CLZv2i32
    1284             :     69776992U,  // CLZv4i16
    1285             :     2217784928U,        // CLZv4i32
    1286             :     70825568U,  // CLZv8i16
    1287             :     2218833504U,        // CLZv8i8
    1288             :     68202720U,  // CMEQv16i8
    1289             :     68202720U,  // CMEQv16i8rz
    1290             :     100716768U, // CMEQv1i64
    1291             :     2248200416U,        // CMEQv1i64rz
    1292             :     2216210656U,        // CMEQv2i32
    1293             :     68727008U,  // CMEQv2i32rz
    1294             :     2216734944U,        // CMEQv2i64
    1295             :     2216734944U,        // CMEQv2i64rz
    1296             :     69775584U,  // CMEQv4i16
    1297             :     69775584U,  // CMEQv4i16rz
    1298             :     70299872U,  // CMEQv4i32
    1299             :     2217783520U,        // CMEQv4i32rz
    1300             :     2218307808U,        // CMEQv8i16
    1301             :     70824160U,  // CMEQv8i16rz
    1302             :     2218832096U,        // CMEQv8i8
    1303             :     2218832096U,        // CMEQv8i8rz
    1304             :     68200577U,  // CMGEv16i8
    1305             :     68200577U,  // CMGEv16i8rz
    1306             :     100714625U, // CMGEv1i64
    1307             :     2248198273U,        // CMGEv1i64rz
    1308             :     2216208513U,        // CMGEv2i32
    1309             :     68724865U,  // CMGEv2i32rz
    1310             :     2216732801U,        // CMGEv2i64
    1311             :     2216732801U,        // CMGEv2i64rz
    1312             :     69773441U,  // CMGEv4i16
    1313             :     69773441U,  // CMGEv4i16rz
    1314             :     70297729U,  // CMGEv4i32
    1315             :     2217781377U,        // CMGEv4i32rz
    1316             :     2218305665U,        // CMGEv8i16
    1317             :     70822017U,  // CMGEv8i16rz
    1318             :     2218829953U,        // CMGEv8i8
    1319             :     2218829953U,        // CMGEv8i8rz
    1320             :     68203327U,  // CMGTv16i8
    1321             :     68203327U,  // CMGTv16i8rz
    1322             :     100717375U, // CMGTv1i64
    1323             :     2248201023U,        // CMGTv1i64rz
    1324             :     2216211263U,        // CMGTv2i32
    1325             :     68727615U,  // CMGTv2i32rz
    1326             :     2216735551U,        // CMGTv2i64
    1327             :     2216735551U,        // CMGTv2i64rz
    1328             :     69776191U,  // CMGTv4i16
    1329             :     69776191U,  // CMGTv4i16rz
    1330             :     70300479U,  // CMGTv4i32
    1331             :     2217784127U,        // CMGTv4i32rz
    1332             :     2218308415U,        // CMGTv8i16
    1333             :     70824767U,  // CMGTv8i16rz
    1334             :     2218832703U,        // CMGTv8i8
    1335             :     2218832703U,        // CMGTv8i8rz
    1336             :     68201618U,  // CMHIv16i8
    1337             :     100715666U, // CMHIv1i64
    1338             :     2216209554U,        // CMHIv2i32
    1339             :     2216733842U,        // CMHIv2i64
    1340             :     69774482U,  // CMHIv4i16
    1341             :     70298770U,  // CMHIv4i32
    1342             :     2218306706U,        // CMHIv8i16
    1343             :     2218830994U,        // CMHIv8i8
    1344             :     68203132U,  // CMHSv16i8
    1345             :     100717180U, // CMHSv1i64
    1346             :     2216211068U,        // CMHSv2i32
    1347             :     2216735356U,        // CMHSv2i64
    1348             :     69775996U,  // CMHSv4i16
    1349             :     70300284U,  // CMHSv4i32
    1350             :     2218308220U,        // CMHSv8i16
    1351             :     2218832508U,        // CMHSv8i8
    1352             :     68200608U,  // CMLEv16i8rz
    1353             :     2248198304U,        // CMLEv1i64rz
    1354             :     68724896U,  // CMLEv2i32rz
    1355             :     2216732832U,        // CMLEv2i64rz
    1356             :     69773472U,  // CMLEv4i16rz
    1357             :     2217781408U,        // CMLEv4i32rz
    1358             :     70822048U,  // CMLEv8i16rz
    1359             :     2218829984U,        // CMLEv8i8rz
    1360             :     68203361U,  // CMLTv16i8rz
    1361             :     2248201057U,        // CMLTv1i64rz
    1362             :     68727649U,  // CMLTv2i32rz
    1363             :     2216735585U,        // CMLTv2i64rz
    1364             :     69776225U,  // CMLTv4i16rz
    1365             :     2217784161U,        // CMLTv4i32rz
    1366             :     70824801U,  // CMLTv8i16rz
    1367             :     2218832737U,        // CMLTv8i8rz
    1368             :     302002415U, // CMPEQ_PPzZI_B
    1369             :     302010607U, // CMPEQ_PPzZI_D
    1370             :     2622517487U,        // CMPEQ_PPzZI_H
    1371             :     302026991U, // CMPEQ_PPzZI_S
    1372             :     302002415U, // CMPEQ_PPzZZ_B
    1373             :     302010607U, // CMPEQ_PPzZZ_D
    1374             :     2622517487U,        // CMPEQ_PPzZZ_H
    1375             :     302026991U, // CMPEQ_PPzZZ_S
    1376             :     302002415U, // CMPEQ_WIDE_PPzZZ_B
    1377             :     2622517487U,        // CMPEQ_WIDE_PPzZZ_H
    1378             :     302026991U, // CMPEQ_WIDE_PPzZZ_S
    1379             :     302000263U, // CMPGE_PPzZI_B
    1380             :     302008455U, // CMPGE_PPzZI_D
    1381             :     2622515335U,        // CMPGE_PPzZI_H
    1382             :     302024839U, // CMPGE_PPzZI_S
    1383             :     302000263U, // CMPGE_PPzZZ_B
    1384             :     302008455U, // CMPGE_PPzZZ_D
    1385             :     2622515335U,        // CMPGE_PPzZZ_H
    1386             :     302024839U, // CMPGE_PPzZZ_S
    1387             :     302000263U, // CMPGE_WIDE_PPzZZ_B
    1388             :     2622515335U,        // CMPGE_WIDE_PPzZZ_H
    1389             :     302024839U, // CMPGE_WIDE_PPzZZ_S
    1390             :     302003013U, // CMPGT_PPzZI_B
    1391             :     302011205U, // CMPGT_PPzZI_D
    1392             :     2622518085U,        // CMPGT_PPzZI_H
    1393             :     302027589U, // CMPGT_PPzZI_S
    1394             :     302003013U, // CMPGT_PPzZZ_B
    1395             :     302011205U, // CMPGT_PPzZZ_D
    1396             :     2622518085U,        // CMPGT_PPzZZ_H
    1397             :     302027589U, // CMPGT_PPzZZ_S
    1398             :     302003013U, // CMPGT_WIDE_PPzZZ_B
    1399             :     2622518085U,        // CMPGT_WIDE_PPzZZ_H
    1400             :     302027589U, // CMPGT_WIDE_PPzZZ_S
    1401             :     302001304U, // CMPHI_PPzZI_B
    1402             :     302009496U, // CMPHI_PPzZI_D
    1403             :     2622516376U,        // CMPHI_PPzZI_H
    1404             :     302025880U, // CMPHI_PPzZI_S
    1405             :     302001304U, // CMPHI_PPzZZ_B
    1406             :     302009496U, // CMPHI_PPzZZ_D
    1407             :     2622516376U,        // CMPHI_PPzZZ_H
    1408             :     302025880U, // CMPHI_PPzZZ_S
    1409             :     302001304U, // CMPHI_WIDE_PPzZZ_B
    1410             :     2622516376U,        // CMPHI_WIDE_PPzZZ_H
    1411             :     302025880U, // CMPHI_WIDE_PPzZZ_S
    1412             :     302002818U, // CMPHS_PPzZI_B
    1413             :     302011010U, // CMPHS_PPzZI_D
    1414             :     2622517890U,        // CMPHS_PPzZI_H
    1415             :     302027394U, // CMPHS_PPzZI_S
    1416             :     302002818U, // CMPHS_PPzZZ_B
    1417             :     302011010U, // CMPHS_PPzZZ_D
    1418             :     2622517890U,        // CMPHS_PPzZZ_H
    1419             :     302027394U, // CMPHS_PPzZZ_S
    1420             :     302002818U, // CMPHS_WIDE_PPzZZ_B
    1421             :     2622517890U,        // CMPHS_WIDE_PPzZZ_H
    1422             :     302027394U, // CMPHS_WIDE_PPzZZ_S
    1423             :     302000294U, // CMPLE_PPzZI_B
    1424             :     302008486U, // CMPLE_PPzZI_D
    1425             :     2622515366U,        // CMPLE_PPzZI_H
    1426             :     302024870U, // CMPLE_PPzZI_S
    1427             :     302000294U, // CMPLE_WIDE_PPzZZ_B
    1428             :     2622515366U,        // CMPLE_WIDE_PPzZZ_H
    1429             :     302024870U, // CMPLE_WIDE_PPzZZ_S
    1430             :     302002137U, // CMPLO_PPzZI_B
    1431             :     302010329U, // CMPLO_PPzZI_D
    1432             :     2622517209U,        // CMPLO_PPzZI_H
    1433             :     302026713U, // CMPLO_PPzZI_S
    1434             :     302002137U, // CMPLO_WIDE_PPzZZ_B
    1435             :     2622517209U,        // CMPLO_WIDE_PPzZZ_H
    1436             :     302026713U, // CMPLO_WIDE_PPzZZ_S
    1437             :     302002852U, // CMPLS_PPzZI_B
    1438             :     302011044U, // CMPLS_PPzZI_D
    1439             :     2622517924U,        // CMPLS_PPzZI_H
    1440             :     302027428U, // CMPLS_PPzZI_S
    1441             :     302002852U, // CMPLS_WIDE_PPzZZ_B
    1442             :     2622517924U,        // CMPLS_WIDE_PPzZZ_H
    1443             :     302027428U, // CMPLS_WIDE_PPzZZ_S
    1444             :     302003047U, // CMPLT_PPzZI_B
    1445             :     302011239U, // CMPLT_PPzZI_D
    1446             :     2622518119U,        // CMPLT_PPzZI_H
    1447             :     302027623U, // CMPLT_PPzZI_S
    1448             :     302003047U, // CMPLT_WIDE_PPzZZ_B
    1449             :     2622518119U,        // CMPLT_WIDE_PPzZZ_H
    1450             :     302027623U, // CMPLT_WIDE_PPzZZ_S
    1451             :     302000317U, // CMPNE_PPzZI_B
    1452             :     302008509U, // CMPNE_PPzZI_D
    1453             :     2622515389U,        // CMPNE_PPzZI_H
    1454             :     302024893U, // CMPNE_PPzZI_S
    1455             :     302000317U, // CMPNE_PPzZZ_B
    1456             :     302008509U, // CMPNE_PPzZZ_D
    1457             :     2622515389U,        // CMPNE_PPzZZ_H
    1458             :     302024893U, // CMPNE_PPzZZ_S
    1459             :     302000317U, // CMPNE_WIDE_PPzZZ_B
    1460             :     2622515389U,        // CMPNE_WIDE_PPzZZ_H
    1461             :     302024893U, // CMPNE_WIDE_PPzZZ_S
    1462             :     0U, // CMP_SWAP_128
    1463             :     0U, // CMP_SWAP_16
    1464             :     0U, // CMP_SWAP_32
    1465             :     0U, // CMP_SWAP_64
    1466             :     0U, // CMP_SWAP_8
    1467             :     68203425U,  // CMTSTv16i8
    1468             :     100717473U, // CMTSTv1i64
    1469             :     2216211361U,        // CMTSTv2i32
    1470             :     2216735649U,        // CMTSTv2i64
    1471             :     69776289U,  // CMTSTv4i16
    1472             :     70300577U,  // CMTSTv4i32
    1473             :     2218308513U,        // CMTSTv8i16
    1474             :     2218832801U,        // CMTSTv8i8
    1475             :     13189U,     // CNOT_ZPmZ_B
    1476             :     21381U,     // CNOT_ZPmZ_D
    1477             :     2181591941U,        // CNOT_ZPmZ_H
    1478             :     37765U,     // CNOT_ZPmZ_S
    1479             :     503367319U, // CNTB_XPiI
    1480             :     503367781U, // CNTD_XPiI
    1481             :     503368774U, // CNTH_XPiI
    1482             :     302043282U, // CNTP_XPP_B
    1483             :     302043282U, // CNTP_XPP_D
    1484             :     302043282U, // CNTP_XPP_H
    1485             :     302043282U, // CNTP_XPP_S
    1486             :     503371145U, // CNTW_XPiI
    1487             :     13166U,     // CNT_ZPmZ_B
    1488             :     21358U,     // CNT_ZPmZ_D
    1489             :     2181591918U,        // CNT_ZPmZ_H
    1490             :     37742U,     // CNT_ZPmZ_S
    1491             :     68203374U,  // CNTv16i8
    1492             :     2218832750U,        // CNTv8i8
    1493             :     302011170U, // COMPACT_ZPZ_D
    1494             :     302027554U, // COMPACT_ZPZ_S
    1495             :     13855U,     // CPY_ZPmI_B
    1496             :     22047U,     // CPY_ZPmI_D
    1497             :     2181592607U,        // CPY_ZPmI_H
    1498             :     38431U,     // CPY_ZPmI_S
    1499             :     13855U,     // CPY_ZPmR_B
    1500             :     22047U,     // CPY_ZPmR_D
    1501             :     34108959U,  // CPY_ZPmR_H
    1502             :     38431U,     // CPY_ZPmR_S
    1503             :     13855U,     // CPY_ZPmV_B
    1504             :     22047U,     // CPY_ZPmV_D
    1505             :     34108959U,  // CPY_ZPmV_H
    1506             :     38431U,     // CPY_ZPmV_S
    1507             :     302003743U, // CPY_ZPzI_B
    1508             :     302011935U, // CPY_ZPzI_D
    1509             :     2622518815U,        // CPY_ZPzI_H
    1510             :     302028319U, // CPY_ZPzI_S
    1511             :     67163234U,  // CPYi16
    1512             :     2214646882U,        // CPYi32
    1513             :     67163234U,  // CPYi64
    1514             :     2214646882U,        // CPYi8
    1515             :     100713393U, // CRC32Brr
    1516             :     100713556U, // CRC32CBrr
    1517             :     100715042U, // CRC32CHrr
    1518             :     100717812U, // CRC32CWrr
    1519             :     100718046U, // CRC32CXrr
    1520             :     100714889U, // CRC32Hrr
    1521             :     100717754U, // CRC32Wrr
    1522             :     100717985U, // CRC32Xrr
    1523             :     100715955U, // CSELWr
    1524             :     100715955U, // CSELXr
    1525             :     100714303U, // CSINCWr
    1526             :     100714303U, // CSINCXr
    1527             :     100717658U, // CSINVWr
    1528             :     100717658U, // CSINVXr
    1529             :     100714817U, // CSNEGWr
    1530             :     100714817U, // CSNEGXr
    1531             :     2248200422U,        // CTERMEQ_WW
    1532             :     2248200422U,        // CTERMEQ_XX
    1533             :     2248198324U,        // CTERMNE_WW
    1534             :     2248198324U,        // CTERMNE_XX
    1535             :     0U, // CompilerBarrier
    1536             :     73783U,     // DCPS1
    1537             :     74210U,     // DCPS2
    1538             :     74276U,     // DCPS3
    1539             :     536921183U, // DECB_XPiI
    1540             :     536922063U, // DECD_XPiI
    1541             :     536889295U, // DECD_ZPiI
    1542             :     536922669U, // DECH_XPiI
    1543             :     6842925U,   // DECH_ZPiI
    1544             :     2315309046U,        // DECP_XP_B
    1545             :     2348863478U,        // DECP_XP_D
    1546             :     2717962230U,        // DECP_XP_H
    1547             :     2415972342U,        // DECP_XP_S
    1548             :     2147504118U,        // DECP_ZP_D
    1549             :     604532726U, // DECP_ZP_H
    1550             :     2147520502U,        // DECP_ZP_S
    1551             :     536925439U, // DECW_XPiI
    1552             :     536909055U, // DECW_ZPiI
    1553             :     116075U,    // DMB
    1554             :     6139U,      // DRPS
    1555             :     116298U,    // DSB
    1556             :     637554428U, // DUPM_ZI
    1557             :     671101094U, // DUP_ZI_B
    1558             :     704663718U, // DUP_ZI_D
    1559             :     7368870U,   // DUP_ZI_H
    1560             :     738234534U, // DUP_ZI_S
    1561             :     2248159398U,        // DUP_ZR_B
    1562             :     2248167590U,        // DUP_ZR_D
    1563             :     611872934U, // DUP_ZR_H
    1564             :     2248183974U,        // DUP_ZR_S
    1565             :     167784614U, // DUP_ZZI_B
    1566             :     201347238U, // DUP_ZZI_D
    1567             :     776499366U, // DUP_ZZI_H
    1568             :     127142U,    // DUP_ZZI_Q
    1569             :     268472486U, // DUP_ZZI_S
    1570             :     2249240742U,        // DUPv16i8gpr
    1571             :     2215686310U,        // DUPv16i8lane
    1572             :     2249765030U,        // DUPv2i32gpr
    1573             :     2216210598U,        // DUPv2i32lane
    1574             :     2250289318U,        // DUPv2i64gpr
    1575             :     69251238U,  // DUPv2i64lane
    1576             :     2250813606U,        // DUPv4i16gpr
    1577             :     69775526U,  // DUPv4i16lane
    1578             :     2251337894U,        // DUPv4i32gpr
    1579             :     2217783462U,        // DUPv4i32lane
    1580             :     2251862182U,        // DUPv8i16gpr
    1581             :     70824102U,  // DUPv8i16lane
    1582             :     2252386470U,        // DUPv8i8gpr
    1583             :     2218832038U,        // DUPv8i8lane
    1584             :     0U, // EONWrr
    1585             :     100716355U, // EONWrs
    1586             :     0U, // EONXrr
    1587             :     100716355U, // EONXrs
    1588             :     68198942U,  // EOR3
    1589             :     302002929U, // EORS_PPzPP
    1590             :     302044275U, // EORV_VPZ_B
    1591             :     302044275U, // EORV_VPZ_D
    1592             :     302044275U, // EORV_VPZ_H
    1593             :     302044275U, // EORV_VPZ_S
    1594             :     100716922U, // EORWri
    1595             :     0U, // EORWrr
    1596             :     100716922U, // EORWrs
    1597             :     100716922U, // EORXri
    1598             :     0U, // EORXrr
    1599             :     100716922U, // EORXrs
    1600             :     302002554U, // EOR_PPzPP
    1601             :     201347450U, // EOR_ZI
    1602             :     302002554U, // EOR_ZPmZ_B
    1603             :     302010746U, // EOR_ZPmZ_D
    1604             :     2186310010U,        // EOR_ZPmZ_H
    1605             :     302027130U, // EOR_ZPmZ_S
    1606             :     201347450U, // EOR_ZZZ
    1607             :     68202874U,  // EORv16i8
    1608             :     2218832250U,        // EORv8i8
    1609             :     6144U,      // ERET
    1610             :     6047U,      // ERETAA
    1611             :     6054U,      // ERETAB
    1612             :     100716999U, // EXTRWrri
    1613             :     100716999U, // EXTRXrri
    1614             :     167785392U, // EXT_ZZI
    1615             :     68203440U,  // EXTv16i8
    1616             :     2218832816U,        // EXTv8i8
    1617             :     0U, // F128CSEL
    1618             :     100714420U, // FABD16
    1619             :     100714420U, // FABD32
    1620             :     100714420U, // FABD64
    1621             :     302008244U, // FABD_ZPmZ_D
    1622             :     2186307508U,        // FABD_ZPmZ_H
    1623             :     302024628U, // FABD_ZPmZ_S
    1624             :     2216208308U,        // FABDv2f32
    1625             :     2216732596U,        // FABDv2f64
    1626             :     69773236U,  // FABDv4f16
    1627             :     70297524U,  // FABDv4f32
    1628             :     2218305460U,        // FABDv8f16
    1629             :     2248200755U,        // FABSDr
    1630             :     2248200755U,        // FABSHr
    1631             :     2248200755U,        // FABSSr
    1632             :     21043U,     // FABS_ZPmZ_D
    1633             :     2181591603U,        // FABS_ZPmZ_H
    1634             :     37427U,     // FABS_ZPmZ_S
    1635             :     68727347U,  // FABSv2f32
    1636             :     2216735283U,        // FABSv2f64
    1637             :     69775923U,  // FABSv4f16
    1638             :     2217783859U,        // FABSv4f32
    1639             :     70824499U,  // FABSv8f16
    1640             :     100714617U, // FACGE16
    1641             :     100714617U, // FACGE32
    1642             :     100714617U, // FACGE64
    1643             :     302008441U, // FACGE_PPzZZ_D
    1644             :     2622515321U,        // FACGE_PPzZZ_H
    1645             :     302024825U, // FACGE_PPzZZ_S
    1646             :     2216208505U,        // FACGEv2f32
    1647             :     2216732793U,        // FACGEv2f64
    1648             :     69773433U,  // FACGEv4f16
    1649             :     70297721U,  // FACGEv4f32
    1650             :     2218305657U,        // FACGEv8f16
    1651             :     100717367U, // FACGT16
    1652             :     100717367U, // FACGT32
    1653             :     100717367U, // FACGT64
    1654             :     302011191U, // FACGT_PPzZZ_D
    1655             :     2622518071U,        // FACGT_PPzZZ_H
    1656             :     302027575U, // FACGT_PPzZZ_S
    1657             :     2216211255U,        // FACGTv2f32
    1658             :     2216735543U,        // FACGTv2f64
    1659             :     69776183U,  // FACGTv4f16
    1660             :     70300471U,  // FACGTv4f32
    1661             :     2218308407U,        // FACGTv8f16
    1662             :     302039704U, // FADDA_VPZ_D
    1663             :     302039704U, // FADDA_VPZ_H
    1664             :     302039704U, // FADDA_VPZ_S
    1665             :     100714491U, // FADDDrr
    1666             :     100714491U, // FADDHrr
    1667             :     2216210452U,        // FADDPv2f32
    1668             :     2216734740U,        // FADDPv2f64
    1669             :     2214645780U,        // FADDPv2i16p
    1670             :     67162132U,  // FADDPv2i32p
    1671             :     2214645780U,        // FADDPv2i64p
    1672             :     69775380U,  // FADDPv4f16
    1673             :     70299668U,  // FADDPv4f32
    1674             :     2218307604U,        // FADDPv8f16
    1675             :     100714491U, // FADDSrr
    1676             :     302044133U, // FADDV_VPZ_D
    1677             :     302044133U, // FADDV_VPZ_H
    1678             :     302044133U, // FADDV_VPZ_S
    1679             :     302008315U, // FADD_ZPmI_D
    1680             :     2186307579U,        // FADD_ZPmI_H
    1681             :     302024699U, // FADD_ZPmI_S
    1682             :     302008315U, // FADD_ZPmZ_D
    1683             :     2186307579U,        // FADD_ZPmZ_H
    1684             :     302024699U, // FADD_ZPmZ_S
    1685             :     201345019U, // FADD_ZZZ_D
    1686             :     2387109883U,        // FADD_ZZZ_H
    1687             :     268470267U, // FADD_ZZZ_S
    1688             :     2216208379U,        // FADDv2f32
    1689             :     2216732667U,        // FADDv2f64
    1690             :     69773307U,  // FADDv4f16
    1691             :     70297595U,  // FADDv4f32
    1692             :     2218305531U,        // FADDv8f16
    1693             :     302008301U, // FCADD_ZPmZ_D
    1694             :     2186307565U,        // FCADD_ZPmZ_H
    1695             :     302024685U, // FCADD_ZPmZ_S
    1696             :     2216208365U,        // FCADDv2f32
    1697             :     2216732653U,        // FCADDv2f64
    1698             :     69773293U,  // FCADDv4f16
    1699             :     70297581U,  // FCADDv4f32
    1700             :     2218305517U,        // FCADDv8f16
    1701             :     100716614U, // FCCMPDrr
    1702             :     100714708U, // FCCMPEDrr
    1703             :     100714708U, // FCCMPEHrr
    1704             :     100714708U, // FCCMPESrr
    1705             :     100716614U, // FCCMPHrr
    1706             :     100716614U, // FCCMPSrr
    1707             :     100716767U, // FCMEQ16
    1708             :     100716767U, // FCMEQ32
    1709             :     100716767U, // FCMEQ64
    1710             :     302010591U, // FCMEQ_PPzZ0_D
    1711             :     2622517471U,        // FCMEQ_PPzZ0_H
    1712             :     302026975U, // FCMEQ_PPzZ0_S
    1713             :     302010591U, // FCMEQ_PPzZZ_D
    1714             :     2622517471U,        // FCMEQ_PPzZZ_H
    1715             :     302026975U, // FCMEQ_PPzZZ_S
    1716             :     100716767U, // FCMEQv1i16rz
    1717             :     100716767U, // FCMEQv1i32rz
    1718             :     100716767U, // FCMEQv1i64rz
    1719             :     2216210655U,        // FCMEQv2f32
    1720             :     2216734943U,        // FCMEQv2f64
    1721             :     2216210655U,        // FCMEQv2i32rz
    1722             :     69251295U,  // FCMEQv2i64rz
    1723             :     69775583U,  // FCMEQv4f16
    1724             :     70299871U,  // FCMEQv4f32
    1725             :     2217259231U,        // FCMEQv4i16rz
    1726             :     70299871U,  // FCMEQv4i32rz
    1727             :     2218307807U,        // FCMEQv8f16
    1728             :     2218307807U,        // FCMEQv8i16rz
    1729             :     100714624U, // FCMGE16
    1730             :     100714624U, // FCMGE32
    1731             :     100714624U, // FCMGE64
    1732             :     302008448U, // FCMGE_PPzZ0_D
    1733             :     2622515328U,        // FCMGE_PPzZ0_H
    1734             :     302024832U, // FCMGE_PPzZ0_S
    1735             :     302008448U, // FCMGE_PPzZZ_D
    1736             :     2622515328U,        // FCMGE_PPzZZ_H
    1737             :     302024832U, // FCMGE_PPzZZ_S
    1738             :     100714624U, // FCMGEv1i16rz
    1739             :     100714624U, // FCMGEv1i32rz
    1740             :     100714624U, // FCMGEv1i64rz
    1741             :     2216208512U,        // FCMGEv2f32
    1742             :     2216732800U,        // FCMGEv2f64
    1743             :     2216208512U,        // FCMGEv2i32rz
    1744             :     69249152U,  // FCMGEv2i64rz
    1745             :     69773440U,  // FCMGEv4f16
    1746             :     70297728U,  // FCMGEv4f32
    1747             :     2217257088U,        // FCMGEv4i16rz
    1748             :     70297728U,  // FCMGEv4i32rz
    1749             :     2218305664U,        // FCMGEv8f16
    1750             :     2218305664U,        // FCMGEv8i16rz
    1751             :     100717374U, // FCMGT16
    1752             :     100717374U, // FCMGT32
    1753             :     100717374U, // FCMGT64
    1754             :     302011198U, // FCMGT_PPzZ0_D
    1755             :     2622518078U,        // FCMGT_PPzZ0_H
    1756             :     302027582U, // FCMGT_PPzZ0_S
    1757             :     302011198U, // FCMGT_PPzZZ_D
    1758             :     2622518078U,        // FCMGT_PPzZZ_H
    1759             :     302027582U, // FCMGT_PPzZZ_S
    1760             :     100717374U, // FCMGTv1i16rz
    1761             :     100717374U, // FCMGTv1i32rz
    1762             :     100717374U, // FCMGTv1i64rz
    1763             :     2216211262U,        // FCMGTv2f32
    1764             :     2216735550U,        // FCMGTv2f64
    1765             :     2216211262U,        // FCMGTv2i32rz
    1766             :     69251902U,  // FCMGTv2i64rz
    1767             :     69776190U,  // FCMGTv4f16
    1768             :     70300478U,  // FCMGTv4f32
    1769             :     2217259838U,        // FCMGTv4i16rz
    1770             :     70300478U,  // FCMGTv4i32rz
    1771             :     2218308414U,        // FCMGTv8f16
    1772             :     2218308414U,        // FCMGTv8i16rz
    1773             :     302006977U, // FCMLA_ZPmZZ_D
    1774             :     2186306241U,        // FCMLA_ZPmZZ_H
    1775             :     302023361U, // FCMLA_ZPmZZ_S
    1776             :     243294913U, // FCMLA_ZZZI_H
    1777             :     2952823489U,        // FCMLA_ZZZI_S
    1778             :     2283332289U,        // FCMLAv2f32
    1779             :     2283856577U,        // FCMLAv2f64
    1780             :     136897217U, // FCMLAv4f16
    1781             :     136897217U, // FCMLAv4f16_indexed
    1782             :     137421505U, // FCMLAv4f32
    1783             :     137421505U, // FCMLAv4f32_indexed
    1784             :     2285429441U,        // FCMLAv8f16
    1785             :     2285429441U,        // FCMLAv8f16_indexed
    1786             :     302008479U, // FCMLE_PPzZ0_D
    1787             :     2622515359U,        // FCMLE_PPzZ0_H
    1788             :     302024863U, // FCMLE_PPzZ0_S
    1789             :     100714655U, // FCMLEv1i16rz
    1790             :     100714655U, // FCMLEv1i32rz
    1791             :     100714655U, // FCMLEv1i64rz
    1792             :     2216208543U,        // FCMLEv2i32rz
    1793             :     69249183U,  // FCMLEv2i64rz
    1794             :     2217257119U,        // FCMLEv4i16rz
    1795             :     70297759U,  // FCMLEv4i32rz
    1796             :     2218305695U,        // FCMLEv8i16rz
    1797             :     302011232U, // FCMLT_PPzZ0_D
    1798             :     2622518112U,        // FCMLT_PPzZ0_H
    1799             :     302027616U, // FCMLT_PPzZ0_S
    1800             :     100717408U, // FCMLTv1i16rz
    1801             :     100717408U, // FCMLTv1i32rz
    1802             :     100717408U, // FCMLTv1i64rz
    1803             :     2216211296U,        // FCMLTv2i32rz
    1804             :     69251936U,  // FCMLTv2i64rz
    1805             :     2217259872U,        // FCMLTv4i16rz
    1806             :     70300512U,  // FCMLTv4i32rz
    1807             :     2218308448U,        // FCMLTv8i16rz
    1808             :     302008493U, // FCMNE_PPzZ0_D
    1809             :     2622515373U,        // FCMNE_PPzZ0_H
    1810             :     302024877U, // FCMNE_PPzZ0_S
    1811             :     302008493U, // FCMNE_PPzZZ_D
    1812             :     2622515373U,        // FCMNE_PPzZZ_H
    1813             :     302024877U, // FCMNE_PPzZZ_S
    1814             :     8966221U,   // FCMPDri
    1815             :     2248200269U,        // FCMPDrr
    1816             :     8964316U,   // FCMPEDri
    1817             :     2248198364U,        // FCMPEDrr
    1818             :     8964316U,   // FCMPEHri
    1819             :     2248198364U,        // FCMPEHrr
    1820             :     8964316U,   // FCMPESri
    1821             :     2248198364U,        // FCMPESrr
    1822             :     8966221U,   // FCMPHri
    1823             :     2248200269U,        // FCMPHrr
    1824             :     8966221U,   // FCMPSri
    1825             :     2248200269U,        // FCMPSrr
    1826             :     302010336U, // FCMUO_PPzZZ_D
    1827             :     2622517216U,        // FCMUO_PPzZZ_H
    1828             :     302026720U, // FCMUO_PPzZZ_S
    1829             :     22046U,     // FCPY_ZPmI_D
    1830             :     34108958U,  // FCPY_ZPmI_H
    1831             :     38430U,     // FCPY_ZPmI_S
    1832             :     100715954U, // FCSELDrrr
    1833             :     100715954U, // FCSELHrrr
    1834             :     100715954U, // FCSELSrrr
    1835             :     2248200747U,        // FCVTASUWDr
    1836             :     2248200747U,        // FCVTASUWHr
    1837             :     2248200747U,        // FCVTASUWSr
    1838             :     2248200747U,        // FCVTASUXDr
    1839             :     2248200747U,        // FCVTASUXHr
    1840             :     2248200747U,        // FCVTASUXSr
    1841             :     2248200747U,        // FCVTASv1f16
    1842             :     2248200747U,        // FCVTASv1i32
    1843             :     2248200747U,        // FCVTASv1i64
    1844             :     68727339U,  // FCVTASv2f32
    1845             :     2216735275U,        // FCVTASv2f64
    1846             :     69775915U,  // FCVTASv4f16
    1847             :     2217783851U,        // FCVTASv4f32
    1848             :     70824491U,  // FCVTASv8f16
    1849             :     2248201141U,        // FCVTAUUWDr
    1850             :     2248201141U,        // FCVTAUUWHr
    1851             :     2248201141U,        // FCVTAUUWSr
    1852             :     2248201141U,        // FCVTAUUXDr
    1853             :     2248201141U,        // FCVTAUUXHr
    1854             :     2248201141U,        // FCVTAUUXSr
    1855             :     2248201141U,        // FCVTAUv1f16
    1856             :     2248201141U,        // FCVTAUv1i32
    1857             :     2248201141U,        // FCVTAUv1i64
    1858             :     68727733U,  // FCVTAUv2f32
    1859             :     2216735669U,        // FCVTAUv2f64
    1860             :     69776309U,  // FCVTAUv4f16
    1861             :     2217784245U,        // FCVTAUv4f32
    1862             :     70824885U,  // FCVTAUv8f16
    1863             :     2248201128U,        // FCVTDHr
    1864             :     2248201128U,        // FCVTDSr
    1865             :     2248201128U,        // FCVTHDr
    1866             :     2248201128U,        // FCVTHSr
    1867             :     69250706U,  // FCVTLv2i32
    1868             :     70299282U,  // FCVTLv4i16
    1869             :     2216730961U,        // FCVTLv4i32
    1870             :     70295889U,  // FCVTLv8i16
    1871             :     2248200875U,        // FCVTMSUWDr
    1872             :     2248200875U,        // FCVTMSUWHr
    1873             :     2248200875U,        // FCVTMSUWSr
    1874             :     2248200875U,        // FCVTMSUXDr
    1875             :     2248200875U,        // FCVTMSUXHr
    1876             :     2248200875U,        // FCVTMSUXSr
    1877             :     2248200875U,        // FCVTMSv1f16
    1878             :     2248200875U,        // FCVTMSv1i32
    1879             :     2248200875U,        // FCVTMSv1i64
    1880             :     68727467U,  // FCVTMSv2f32
    1881             :     2216735403U,        // FCVTMSv2f64
    1882             :     69776043U,  // FCVTMSv4f16
    1883             :     2217783979U,        // FCVTMSv4f32
    1884             :     70824619U,  // FCVTMSv8f16
    1885             :     2248201157U,        // FCVTMUUWDr
    1886             :     2248201157U,        // FCVTMUUWHr
    1887             :     2248201157U,        // FCVTMUUWSr
    1888             :     2248201157U,        // FCVTMUUXDr
    1889             :     2248201157U,        // FCVTMUUXHr
    1890             :     2248201157U,        // FCVTMUUXSr
    1891             :     2248201157U,        // FCVTMUv1f16
    1892             :     2248201157U,        // FCVTMUv1i32
    1893             :     2248201157U,        // FCVTMUv1i64
    1894             :     68727749U,  // FCVTMUv2f32
    1895             :     2216735685U,        // FCVTMUv2f64
    1896             :     69776325U,  // FCVTMUv4f16
    1897             :     2217784261U,        // FCVTMUv4f32
    1898             :     70824901U,  // FCVTMUv8f16
    1899             :     2248200901U,        // FCVTNSUWDr
    1900             :     2248200901U,        // FCVTNSUWHr
    1901             :     2248200901U,        // FCVTNSUWSr
    1902             :     2248200901U,        // FCVTNSUXDr
    1903             :     2248200901U,        // FCVTNSUXHr
    1904             :     2248200901U,        // FCVTNSUXSr
    1905             :     2248200901U,        // FCVTNSv1f16
    1906             :     2248200901U,        // FCVTNSv1i32
    1907             :     2248200901U,        // FCVTNSv1i64
    1908             :     68727493U,  // FCVTNSv2f32
    1909             :     2216735429U,        // FCVTNSv2f64
    1910             :     69776069U,  // FCVTNSv4f16
    1911             :     2217784005U,        // FCVTNSv4f32
    1912             :     70824645U,  // FCVTNSv8f16
    1913             :     2248201165U,        // FCVTNUUWDr
    1914             :     2248201165U,        // FCVTNUUWHr
    1915             :     2248201165U,        // FCVTNUUWSr
    1916             :     2248201165U,        // FCVTNUUXDr
    1917             :     2248201165U,        // FCVTNUUXHr
    1918             :     2248201165U,        // FCVTNUUXSr
    1919             :     2248201165U,        // FCVTNUv1f16
    1920             :     2248201165U,        // FCVTNUv1i32
    1921             :     2248201165U,        // FCVTNUv1i64
    1922             :     68727757U,  // FCVTNUv2f32
    1923             :     2216735693U,        // FCVTNUv2f64
    1924             :     69776333U,  // FCVTNUv4f16
    1925             :     2217784269U,        // FCVTNUv4f32
    1926             :     70824909U,  // FCVTNUv8f16
    1927             :     2216210295U,        // FCVTNv2i32
    1928             :     2217258871U,        // FCVTNv4i16
    1929             :     2284904855U,        // FCVTNv4i32
    1930             :     2285429143U,        // FCVTNv8i16
    1931             :     2248200924U,        // FCVTPSUWDr
    1932             :     2248200924U,        // FCVTPSUWHr
    1933             :     2248200924U,        // FCVTPSUWSr
    1934             :     2248200924U,        // FCVTPSUXDr
    1935             :     2248200924U,        // FCVTPSUXHr
    1936             :     2248200924U,        // FCVTPSUXSr
    1937             :     2248200924U,        // FCVTPSv1f16
    1938             :     2248200924U,        // FCVTPSv1i32
    1939             :     2248200924U,        // FCVTPSv1i64
    1940             :     68727516U,  // FCVTPSv2f32
    1941             :     2216735452U,        // FCVTPSv2f64
    1942             :     69776092U,  // FCVTPSv4f16
    1943             :     2217784028U,        // FCVTPSv4f32
    1944             :     70824668U,  // FCVTPSv8f16
    1945             :     2248201173U,        // FCVTPUUWDr
    1946             :     2248201173U,        // FCVTPUUWHr
    1947             :     2248201173U,        // FCVTPUUWSr
    1948             :     2248201173U,        // FCVTPUUXDr
    1949             :     2248201173U,        // FCVTPUUXHr
    1950             :     2248201173U,        // FCVTPUUXSr
    1951             :     2248201173U,        // FCVTPUv1f16
    1952             :     2248201173U,        // FCVTPUv1i32
    1953             :     2248201173U,        // FCVTPUv1i64
    1954             :     68727765U,  // FCVTPUv2f32
    1955             :     2216735701U,        // FCVTPUv2f64
    1956             :     69776341U,  // FCVTPUv4f16
    1957             :     2217784277U,        // FCVTPUv4f32
    1958             :     70824917U,  // FCVTPUv8f16
    1959             :     2248201128U,        // FCVTSDr
    1960             :     2248201128U,        // FCVTSHr
    1961             :     2248200109U,        // FCVTXNv1i64
    1962             :     2216210349U,        // FCVTXNv2f32
    1963             :     2284904909U,        // FCVTXNv4f32
    1964             :     100717329U, // FCVTZSSWDri
    1965             :     100717329U, // FCVTZSSWHri
    1966             :     100717329U, // FCVTZSSWSri
    1967             :     100717329U, // FCVTZSSXDri
    1968             :     100717329U, // FCVTZSSXHri
    1969             :     100717329U, // FCVTZSSXSri
    1970             :     2248200977U,        // FCVTZSUWDr
    1971             :     2248200977U,        // FCVTZSUWHr
    1972             :     2248200977U,        // FCVTZSUWSr
    1973             :     2248200977U,        // FCVTZSUXDr
    1974             :     2248200977U,        // FCVTZSUXHr
    1975             :     2248200977U,        // FCVTZSUXSr
    1976             :     21265U,     // FCVTZS_ZPmZ_DtoD
    1977             :     37649U,     // FCVTZS_ZPmZ_DtoS
    1978             :     21265U,     // FCVTZS_ZPmZ_HtoD
    1979             :     2181591825U,        // FCVTZS_ZPmZ_HtoH
    1980             :     37649U,     // FCVTZS_ZPmZ_HtoS
    1981             :     21265U,     // FCVTZS_ZPmZ_StoD
    1982             :     37649U,     // FCVTZS_ZPmZ_StoS
    1983             :     100717329U, // FCVTZSd
    1984             :     100717329U, // FCVTZSh
    1985             :     100717329U, // FCVTZSs
    1986             :     2248200977U,        // FCVTZSv1f16
    1987             :     2248200977U,        // FCVTZSv1i32
    1988             :     2248200977U,        // FCVTZSv1i64
    1989             :     68727569U,  // FCVTZSv2f32
    1990             :     2216735505U,        // FCVTZSv2f64
    1991             :     2216211217U,        // FCVTZSv2i32_shift
    1992             :     2216735505U,        // FCVTZSv2i64_shift
    1993             :     69776145U,  // FCVTZSv4f16
    1994             :     2217784081U,        // FCVTZSv4f32
    1995             :     69776145U,  // FCVTZSv4i16_shift
    1996             :     70300433U,  // FCVTZSv4i32_shift
    1997             :     70824721U,  // FCVTZSv8f16
    1998             :     2218308369U,        // FCVTZSv8i16_shift
    1999             :     100717533U, // FCVTZUSWDri
    2000             :     100717533U, // FCVTZUSWHri
    2001             :     100717533U, // FCVTZUSWSri
    2002             :     100717533U, // FCVTZUSXDri
    2003             :     100717533U, // FCVTZUSXHri
    2004             :     100717533U, // FCVTZUSXSri
    2005             :     2248201181U,        // FCVTZUUWDr
    2006             :     2248201181U,        // FCVTZUUWHr
    2007             :     2248201181U,        // FCVTZUUWSr
    2008             :     2248201181U,        // FCVTZUUXDr
    2009             :     2248201181U,        // FCVTZUUXHr
    2010             :     2248201181U,        // FCVTZUUXSr
    2011             :     21469U,     // FCVTZU_ZPmZ_DtoD
    2012             :     37853U,     // FCVTZU_ZPmZ_DtoS
    2013             :     21469U,     // FCVTZU_ZPmZ_HtoD
    2014             :     2181592029U,        // FCVTZU_ZPmZ_HtoH
    2015             :     37853U,     // FCVTZU_ZPmZ_HtoS
    2016             :     21469U,     // FCVTZU_ZPmZ_StoD
    2017             :     37853U,     // FCVTZU_ZPmZ_StoS
    2018             :     100717533U, // FCVTZUd
    2019             :     100717533U, // FCVTZUh
    2020             :     100717533U, // FCVTZUs
    2021             :     2248201181U,        // FCVTZUv1f16
    2022             :     2248201181U,        // FCVTZUv1i32
    2023             :     2248201181U,        // FCVTZUv1i64
    2024             :     68727773U,  // FCVTZUv2f32
    2025             :     2216735709U,        // FCVTZUv2f64
    2026             :     2216211421U,        // FCVTZUv2i32_shift
    2027             :     2216735709U,        // FCVTZUv2i64_shift
    2028             :     69776349U,  // FCVTZUv4f16
    2029             :     2217784285U,        // FCVTZUv4f32
    2030             :     69776349U,  // FCVTZUv4i16_shift
    2031             :     70300637U,  // FCVTZUv4i32_shift
    2032             :     70824925U,  // FCVTZUv8f16
    2033             :     2218308573U,        // FCVTZUv8i16_shift
    2034             :     2181591976U,        // FCVT_ZPmZ_DtoH
    2035             :     37800U,     // FCVT_ZPmZ_DtoS
    2036             :     21416U,     // FCVT_ZPmZ_HtoD
    2037             :     37800U,     // FCVT_ZPmZ_HtoS
    2038             :     21416U,     // FCVT_ZPmZ_StoD
    2039             :     2181591976U,        // FCVT_ZPmZ_StoH
    2040             :     100717585U, // FDIVDrr
    2041             :     100717585U, // FDIVHrr
    2042             :     302010856U, // FDIVR_ZPmZ_D
    2043             :     2186310120U,        // FDIVR_ZPmZ_H
    2044             :     302027240U, // FDIVR_ZPmZ_S
    2045             :     100717585U, // FDIVSrr
    2046             :     302011409U, // FDIV_ZPmZ_D
    2047             :     2186310673U,        // FDIV_ZPmZ_H
    2048             :     302027793U, // FDIV_ZPmZ_S
    2049             :     2216211473U,        // FDIVv2f32
    2050             :     2216735761U,        // FDIVv2f64
    2051             :     69776401U,  // FDIVv4f16
    2052             :     70300689U,  // FDIVv4f32
    2053             :     2218308625U,        // FDIVv8f16
    2054             :     838881445U, // FDUP_ZI_D
    2055             :     9466021U,   // FDUP_ZI_H
    2056             :     838897829U, // FDUP_ZI_S
    2057             :     2348827387U,        // FEXPA_ZZ_D
    2058             :     608723707U, // FEXPA_ZZ_H
    2059             :     2415952635U,        // FEXPA_ZZ_S
    2060             :     2248200985U,        // FJCVTZS
    2061             :     100714527U, // FMADDDrrr
    2062             :     100714527U, // FMADDHrrr
    2063             :     100714527U, // FMADDSrrr
    2064             :     302008224U, // FMAD_ZPmZZ_D
    2065             :     2186307488U,        // FMAD_ZPmZZ_H
    2066             :     302024608U, // FMAD_ZPmZZ_S
    2067             :     100718019U, // FMAXDrr
    2068             :     100718019U, // FMAXHrr
    2069             :     100716276U, // FMAXNMDrr
    2070             :     100716276U, // FMAXNMHrr
    2071             :     2216210524U,        // FMAXNMPv2f32
    2072             :     2216734812U,        // FMAXNMPv2f64
    2073             :     2214645852U,        // FMAXNMPv2i16p
    2074             :     67162204U,  // FMAXNMPv2i32p
    2075             :     2214645852U,        // FMAXNMPv2i64p
    2076             :     69775452U,  // FMAXNMPv4f16
    2077             :     70299740U,  // FMAXNMPv4f32
    2078             :     2218307676U,        // FMAXNMPv8f16
    2079             :     100716276U, // FMAXNMSrr
    2080             :     302044220U, // FMAXNMV_VPZ_D
    2081             :     302044220U, // FMAXNMV_VPZ_H
    2082             :     302044220U, // FMAXNMV_VPZ_S
    2083             :     67163196U,  // FMAXNMVv4i16v
    2084             :     2214646844U,        // FMAXNMVv4i32v
    2085             :     67163196U,  // FMAXNMVv8i16v
    2086             :     302010100U, // FMAXNM_ZPmI_D
    2087             :     2186309364U,        // FMAXNM_ZPmI_H
    2088             :     302026484U, // FMAXNM_ZPmI_S
    2089             :     302010100U, // FMAXNM_ZPmZ_D
    2090             :     2186309364U,        // FMAXNM_ZPmZ_H
    2091             :     302026484U, // FMAXNM_ZPmZ_S
    2092             :     2216210164U,        // FMAXNMv2f32
    2093             :     2216734452U,        // FMAXNMv2f64
    2094             :     69775092U,  // FMAXNMv4f16
    2095             :     70299380U,  // FMAXNMv4f32
    2096             :     2218307316U,        // FMAXNMv8f16
    2097             :     2216210615U,        // FMAXPv2f32
    2098             :     2216734903U,        // FMAXPv2f64
    2099             :     2214645943U,        // FMAXPv2i16p
    2100             :     67162295U,  // FMAXPv2i32p
    2101             :     2214645943U,        // FMAXPv2i64p
    2102             :     69775543U,  // FMAXPv4f16
    2103             :     70299831U,  // FMAXPv4f32
    2104             :     2218307767U,        // FMAXPv8f16
    2105             :     100718019U, // FMAXSrr
    2106             :     302044281U, // FMAXV_VPZ_D
    2107             :     302044281U, // FMAXV_VPZ_H
    2108             :     302044281U, // FMAXV_VPZ_S
    2109             :     67163257U,  // FMAXVv4i16v
    2110             :     2214646905U,        // FMAXVv4i32v
    2111             :     67163257U,  // FMAXVv8i16v
    2112             :     302011843U, // FMAX_ZPmI_D
    2113             :     2186311107U,        // FMAX_ZPmI_H
    2114             :     302028227U, // FMAX_ZPmI_S
    2115             :     302011843U, // FMAX_ZPmZ_D
    2116             :     2186311107U,        // FMAX_ZPmZ_H
    2117             :     302028227U, // FMAX_ZPmZ_S
    2118             :     2216211907U,        // FMAXv2f32
    2119             :     2216736195U,        // FMAXv2f64
    2120             :     69776835U,  // FMAXv4f16
    2121             :     70301123U,  // FMAXv4f32
    2122             :     2218309059U,        // FMAXv8f16
    2123             :     100716321U, // FMINDrr
    2124             :     100716321U, // FMINHrr
    2125             :     100716268U, // FMINNMDrr
    2126             :     100716268U, // FMINNMHrr
    2127             :     2216210515U,        // FMINNMPv2f32
    2128             :     2216734803U,        // FMINNMPv2f64
    2129             :     2214645843U,        // FMINNMPv2i16p
    2130             :     67162195U,  // FMINNMPv2i32p
    2131             :     2214645843U,        // FMINNMPv2i64p
    2132             :     69775443U,  // FMINNMPv4f16
    2133             :     70299731U,  // FMINNMPv4f32
    2134             :     2218307667U,        // FMINNMPv8f16
    2135             :     100716268U, // FMINNMSrr
    2136             :     302044211U, // FMINNMV_VPZ_D
    2137             :     302044211U, // FMINNMV_VPZ_H
    2138             :     302044211U, // FMINNMV_VPZ_S
    2139             :     67163187U,  // FMINNMVv4i16v
    2140             :     2214646835U,        // FMINNMVv4i32v
    2141             :     67163187U,  // FMINNMVv8i16v
    2142             :     302010092U, // FMINNM_ZPmI_D
    2143             :     2186309356U,        // FMINNM_ZPmI_H
    2144             :     302026476U, // FMINNM_ZPmI_S
    2145             :     302010092U, // FMINNM_ZPmZ_D
    2146             :     2186309356U,        // FMINNM_ZPmZ_H
    2147             :     302026476U, // FMINNM_ZPmZ_S
    2148             :     2216210156U,        // FMINNMv2f32
    2149             :     2216734444U,        // FMINNMv2f64
    2150             :     69775084U,  // FMINNMv4f16
    2151             :     70299372U,  // FMINNMv4f32
    2152             :     2218307308U,        // FMINNMv8f16
    2153             :     2216210539U,        // FMINPv2f32
    2154             :     2216734827U,        // FMINPv2f64
    2155             :     2214645867U,        // FMINPv2i16p
    2156             :     67162219U,  // FMINPv2i32p
    2157             :     2214645867U,        // FMINPv2i64p
    2158             :     69775467U,  // FMINPv4f16
    2159             :     70299755U,  // FMINPv4f32
    2160             :     2218307691U,        // FMINPv8f16
    2161             :     100716321U, // FMINSrr
    2162             :     302044229U, // FMINV_VPZ_D
    2163             :     302044229U, // FMINV_VPZ_H
    2164             :     302044229U, // FMINV_VPZ_S
    2165             :     67163205U,  // FMINVv4i16v
    2166             :     2214646853U,        // FMINVv4i32v
    2167             :     67163205U,  // FMINVv8i16v
    2168             :     302010145U, // FMIN_ZPmI_D
    2169             :     2186309409U,        // FMIN_ZPmI_H
    2170             :     302026529U, // FMIN_ZPmI_S
    2171             :     302010145U, // FMIN_ZPmZ_D
    2172             :     2186309409U,        // FMIN_ZPmZ_H
    2173             :     302026529U, // FMIN_ZPmZ_S
    2174             :     2216210209U,        // FMINv2f32
    2175             :     2216734497U,        // FMINv2f64
    2176             :     69775137U,  // FMINv4f16
    2177             :     70299425U,  // FMINv4f32
    2178             :     2218307361U,        // FMINv8f16
    2179             :     68722869U,  // FMLAL2_2S
    2180             :     70295733U,  // FMLAL2_4S
    2181             :     135848117U, // FMLALI2_2s
    2182             :     137420981U, // FMLALI2_4s
    2183             :     135851245U, // FMLALI_2s
    2184             :     137424109U, // FMLALI_4s
    2185             :     68725997U,  // FMLAL_2S
    2186             :     70298861U,  // FMLAL_4S
    2187             :     302006984U, // FMLA_ZPmZZ_D
    2188             :     2186306248U,        // FMLA_ZPmZZ_H
    2189             :     302023368U, // FMLA_ZPmZZ_S
    2190             :     3019915976U,        // FMLA_ZZZI_D
    2191             :     612393672U, // FMLA_ZZZI_H
    2192             :     2952823496U,        // FMLA_ZZZI_S
    2193             :     369189576U, // FMLAv1i16_indexed
    2194             :     369189576U, // FMLAv1i32_indexed
    2195             :     369189576U, // FMLAv1i64_indexed
    2196             :     2283332296U,        // FMLAv2f32
    2197             :     2283856584U,        // FMLAv2f64
    2198             :     2283332296U,        // FMLAv2i32_indexed
    2199             :     2283856584U,        // FMLAv2i64_indexed
    2200             :     136897224U, // FMLAv4f16
    2201             :     137421512U, // FMLAv4f32
    2202             :     136897224U, // FMLAv4i16_indexed
    2203             :     137421512U, // FMLAv4i32_indexed
    2204             :     2285429448U,        // FMLAv8f16
    2205             :     2285429448U,        // FMLAv8i16_indexed
    2206             :     68723001U,  // FMLSL2_2S
    2207             :     70295865U,  // FMLSL2_4S
    2208             :     135848249U, // FMLSLI2_2s
    2209             :     137421113U, // FMLSLI2_4s
    2210             :     135851631U, // FMLSLI_2s
    2211             :     137424495U, // FMLSLI_4s
    2212             :     68726383U,  // FMLSL_2S
    2213             :     70299247U,  // FMLSL_4S
    2214             :     302011031U, // FMLS_ZPmZZ_D
    2215             :     2186310295U,        // FMLS_ZPmZZ_H
    2216             :     302027415U, // FMLS_ZPmZZ_S
    2217             :     3019920023U,        // FMLS_ZZZI_D
    2218             :     612397719U, // FMLS_ZZZI_H
    2219             :     2952827543U,        // FMLS_ZZZI_S
    2220             :     369193623U, // FMLSv1i16_indexed
    2221             :     369193623U, // FMLSv1i32_indexed
    2222             :     369193623U, // FMLSv1i64_indexed
    2223             :     2283336343U,        // FMLSv2f32
    2224             :     2283860631U,        // FMLSv2f64
    2225             :     2283336343U,        // FMLSv2i32_indexed
    2226             :     2283860631U,        // FMLSv2i64_indexed
    2227             :     136901271U, // FMLSv4f16
    2228             :     137425559U, // FMLSv4f32
    2229             :     136901271U, // FMLSv4i16_indexed
    2230             :     137425559U, // FMLSv4i32_indexed
    2231             :     2285433495U,        // FMLSv8f16
    2232             :     2285433495U,        // FMLSv8i16_indexed
    2233             :     0U, // FMOVD0
    2234             :     67163233U,  // FMOVDXHighr
    2235             :     2248201313U,        // FMOVDXr
    2236             :     838915169U, // FMOVDi
    2237             :     2248201313U,        // FMOVDr
    2238             :     0U, // FMOVH0
    2239             :     2248201313U,        // FMOVHWr
    2240             :     2248201313U,        // FMOVHXr
    2241             :     838915169U, // FMOVHi
    2242             :     2248201313U,        // FMOVHr
    2243             :     0U, // FMOVS0
    2244             :     2248201313U,        // FMOVSWr
    2245             :     838915169U, // FMOVSi
    2246             :     2248201313U,        // FMOVSr
    2247             :     2248201313U,        // FMOVWHr
    2248             :     2248201313U,        // FMOVWSr
    2249             :     2258154593U,        // FMOVXDHighr
    2250             :     2248201313U,        // FMOVXDr
    2251             :     2248201313U,        // FMOVXHr
    2252             :     840479841U, // FMOVv2f32_ns
    2253             :     841004129U, // FMOVv2f64_ns
    2254             :     841528417U, // FMOVv4f16_ns
    2255             :     842052705U, // FMOVv4f32_ns
    2256             :     842576993U, // FMOVv8f16_ns
    2257             :     302007892U, // FMSB_ZPmZZ_D
    2258             :     2186307156U,        // FMSB_ZPmZZ_H
    2259             :     302024276U, // FMSB_ZPmZZ_S
    2260             :     100714181U, // FMSUBDrrr
    2261             :     100714181U, // FMSUBHrrr
    2262             :     100714181U, // FMSUBSrrr
    2263             :     100716185U, // FMULDrr
    2264             :     100716185U, // FMULHrr
    2265             :     100716185U, // FMULSrr
    2266             :     100718078U, // FMULX16
    2267             :     100718078U, // FMULX32
    2268             :     100718078U, // FMULX64
    2269             :     302011902U, // FMULX_ZPmZ_D
    2270             :     2186311166U,        // FMULX_ZPmZ_H
    2271             :     302028286U, // FMULX_ZPmZ_S
    2272             :     100718078U, // FMULXv1i16_indexed
    2273             :     100718078U, // FMULXv1i32_indexed
    2274             :     100718078U, // FMULXv1i64_indexed
    2275             :     2216211966U,        // FMULXv2f32
    2276             :     2216736254U,        // FMULXv2f64
    2277             :     2216211966U,        // FMULXv2i32_indexed
    2278             :     2216736254U,        // FMULXv2i64_indexed
    2279             :     69776894U,  // FMULXv4f16
    2280             :     70301182U,  // FMULXv4f32
    2281             :     69776894U,  // FMULXv4i16_indexed
    2282             :     70301182U,  // FMULXv4i32_indexed
    2283             :     2218309118U,        // FMULXv8f16
    2284             :     2218309118U,        // FMULXv8i16_indexed
    2285             :     302010009U, // FMUL_ZPmI_D
    2286             :     2186309273U,        // FMUL_ZPmI_H
    2287             :     302026393U, // FMUL_ZPmI_S
    2288             :     302010009U, // FMUL_ZPmZ_D
    2289             :     2186309273U,        // FMUL_ZPmZ_H
    2290             :     302026393U, // FMUL_ZPmZ_S
    2291             :     201346713U, // FMUL_ZZZI_D
    2292             :     2387111577U,        // FMUL_ZZZI_H
    2293             :     268471961U, // FMUL_ZZZI_S
    2294             :     201346713U, // FMUL_ZZZ_D
    2295             :     2387111577U,        // FMUL_ZZZ_H
    2296             :     268471961U, // FMUL_ZZZ_S
    2297             :     100716185U, // FMULv1i16_indexed
    2298             :     100716185U, // FMULv1i32_indexed
    2299             :     100716185U, // FMULv1i64_indexed
    2300             :     2216210073U,        // FMULv2f32
    2301             :     2216734361U,        // FMULv2f64
    2302             :     2216210073U,        // FMULv2i32_indexed
    2303             :     2216734361U,        // FMULv2i64_indexed
    2304             :     69775001U,  // FMULv4f16
    2305             :     70299289U,  // FMULv4f32
    2306             :     69775001U,  // FMULv4i16_indexed
    2307             :     70299289U,  // FMULv4i32_indexed
    2308             :     2218307225U,        // FMULv8f16
    2309             :     2218307225U,        // FMULv8i16_indexed
    2310             :     2248198452U,        // FNEGDr
    2311             :     2248198452U,        // FNEGHr
    2312             :     2248198452U,        // FNEGSr
    2313             :     18740U,     // FNEG_ZPmZ_D
    2314             :     2181589300U,        // FNEG_ZPmZ_H
    2315             :     35124U,     // FNEG_ZPmZ_S
    2316             :     68725044U,  // FNEGv2f32
    2317             :     2216732980U,        // FNEGv2f64
    2318             :     69773620U,  // FNEGv4f16
    2319             :     2217781556U,        // FNEGv4f32
    2320             :     70822196U,  // FNEGv8f16
    2321             :     100714534U, // FNMADDDrrr
    2322             :     100714534U, // FNMADDHrrr
    2323             :     100714534U, // FNMADDSrrr
    2324             :     302008230U, // FNMAD_ZPmZZ_D
    2325             :     2186307494U,        // FNMAD_ZPmZZ_H
    2326             :     302024614U, // FNMAD_ZPmZZ_S
    2327             :     302006990U, // FNMLA_ZPmZZ_D
    2328             :     2186306254U,        // FNMLA_ZPmZZ_H
    2329             :     302023374U, // FNMLA_ZPmZZ_S
    2330             :     302011037U, // FNMLS_ZPmZZ_D
    2331             :     2186310301U,        // FNMLS_ZPmZZ_H
    2332             :     302027421U, // FNMLS_ZPmZZ_S
    2333             :     302007898U, // FNMSB_ZPmZZ_D
    2334             :     2186307162U,        // FNMSB_ZPmZZ_H
    2335             :     302024282U, // FNMSB_ZPmZZ_S
    2336             :     100714188U, // FNMSUBDrrr
    2337             :     100714188U, // FNMSUBHrrr
    2338             :     100714188U, // FNMSUBSrrr
    2339             :     100716191U, // FNMULDrr
    2340             :     100716191U, // FNMULHrr
    2341             :     100716191U, // FNMULSrr
    2342             :     2348828868U,        // FRECPE_ZZ_D
    2343             :     608725188U, // FRECPE_ZZ_H
    2344             :     2415954116U,        // FRECPE_ZZ_S
    2345             :     2248198340U,        // FRECPEv1f16
    2346             :     2248198340U,        // FRECPEv1i32
    2347             :     2248198340U,        // FRECPEv1i64
    2348             :     68724932U,  // FRECPEv2f32
    2349             :     2216732868U,        // FRECPEv2f64
    2350             :     69773508U,  // FRECPEv4f16
    2351             :     2217781444U,        // FRECPEv4f32
    2352             :     70822084U,  // FRECPEv8f16
    2353             :     100717268U, // FRECPS16
    2354             :     100717268U, // FRECPS32
    2355             :     100717268U, // FRECPS64
    2356             :     201347796U, // FRECPS_ZZZ_D
    2357             :     2387112660U,        // FRECPS_ZZZ_H
    2358             :     268473044U, // FRECPS_ZZZ_S
    2359             :     2216211156U,        // FRECPSv2f32
    2360             :     2216735444U,        // FRECPSv2f64
    2361             :     69776084U,  // FRECPSv4f16
    2362             :     70300372U,  // FRECPSv4f32
    2363             :     2218308308U,        // FRECPSv8f16
    2364             :     22021U,     // FRECPX_ZPmZ_D
    2365             :     2181592581U,        // FRECPX_ZPmZ_H
    2366             :     38405U,     // FRECPX_ZPmZ_S
    2367             :     2248201733U,        // FRECPXv1f16
    2368             :     2248201733U,        // FRECPXv1i32
    2369             :     2248201733U,        // FRECPXv1i64
    2370             :     2248201641U,        // FRINT32XDr
    2371             :     2248201641U,        // FRINT32XSr
    2372             :     68728233U,  // FRINT32Xv2f32
    2373             :     2216736169U,        // FRINT32Xv2f64
    2374             :     2217784745U,        // FRINT32Xv4f32
    2375             :     2248201764U,        // FRINT32ZDr
    2376             :     2248201764U,        // FRINT32ZSr
    2377             :     68728356U,  // FRINT32Zv2f32
    2378             :     2216736292U,        // FRINT32Zv2f64
    2379             :     2217784868U,        // FRINT32Zv4f32
    2380             :     2248201651U,        // FRINT64XDr
    2381             :     2248201651U,        // FRINT64XSr
    2382             :     68728243U,  // FRINT64Xv2f32
    2383             :     2216736179U,        // FRINT64Xv2f64
    2384             :     2217784755U,        // FRINT64Xv4f32
    2385             :     2248201774U,        // FRINT64ZDr
    2386             :     2248201774U,        // FRINT64ZSr
    2387             :     68728366U,  // FRINT64Zv2f32
    2388             :     2216736302U,        // FRINT64Zv2f64
    2389             :     2217784878U,        // FRINT64Zv4f32
    2390             :     2248196922U,        // FRINTADr
    2391             :     2248196922U,        // FRINTAHr
    2392             :     2248196922U,        // FRINTASr
    2393             :     17210U,     // FRINTA_ZPmZ_D
    2394             :     2181587770U,        // FRINTA_ZPmZ_H
    2395             :     33594U,     // FRINTA_ZPmZ_S
    2396             :     68723514U,  // FRINTAv2f32
    2397             :     2216731450U,        // FRINTAv2f64
    2398             :     69772090U,  // FRINTAv4f16
    2399             :     2217780026U,        // FRINTAv4f32
    2400             :     70820666U,  // FRINTAv8f16
    2401             :     2248199348U,        // FRINTIDr
    2402             :     2248199348U,        // FRINTIHr
    2403             :     2248199348U,        // FRINTISr
    2404             :     19636U,     // FRINTI_ZPmZ_D
    2405             :     2181590196U,        // FRINTI_ZPmZ_H
    2406             :     36020U,     // FRINTI_ZPmZ_S
    2407             :     68725940U,  // FRINTIv2f32
    2408             :     2216733876U,        // FRINTIv2f64
    2409             :     69774516U,  // FRINTIv4f16
    2410             :     2217782452U,        // FRINTIv4f32
    2411             :     70823092U,  // FRINTIv8f16
    2412             :     2248199938U,        // FRINTMDr
    2413             :     2248199938U,        // FRINTMHr
    2414             :     2248199938U,        // FRINTMSr
    2415             :     20226U,     // FRINTM_ZPmZ_D
    2416             :     2181590786U,        // FRINTM_ZPmZ_H
    2417             :     36610U,     // FRINTM_ZPmZ_S
    2418             :     68726530U,  // FRINTMv2f32
    2419             :     2216734466U,        // FRINTMv2f64
    2420             :     69775106U,  // FRINTMv4f16
    2421             :     2217783042U,        // FRINTMv4f32
    2422             :     70823682U,  // FRINTMv8f16
    2423             :     2248200047U,        // FRINTNDr
    2424             :     2248200047U,        // FRINTNHr
    2425             :     2248200047U,        // FRINTNSr
    2426             :     20335U,     // FRINTN_ZPmZ_D
    2427             :     2181590895U,        // FRINTN_ZPmZ_H
    2428             :     36719U,     // FRINTN_ZPmZ_S
    2429             :     68726639U,  // FRINTNv2f32
    2430             :     2216734575U,        // FRINTNv2f64
    2431             :     69775215U,  // FRINTNv4f16
    2432             :     2217783151U,        // FRINTNv4f32
    2433             :     70823791U,  // FRINTNv8f16
    2434             :     2248200344U,        // FRINTPDr
    2435             :     2248200344U,        // FRINTPHr
    2436             :     2248200344U,        // FRINTPSr
    2437             :     20632U,     // FRINTP_ZPmZ_D
    2438             :     2181591192U,        // FRINTP_ZPmZ_H
    2439             :     37016U,     // FRINTP_ZPmZ_S
    2440             :     68726936U,  // FRINTPv2f32
    2441             :     2216734872U,        // FRINTPv2f64
    2442             :     69775512U,  // FRINTPv4f16
    2443             :     2217783448U,        // FRINTPv4f32
    2444             :     70824088U,  // FRINTPv8f16
    2445             :     2248201741U,        // FRINTXDr
    2446             :     2248201741U,        // FRINTXHr
    2447             :     2248201741U,        // FRINTXSr
    2448             :     22029U,     // FRINTX_ZPmZ_D
    2449             :     2181592589U,        // FRINTX_ZPmZ_H
    2450             :     38413U,     // FRINTX_ZPmZ_S
    2451             :     68728333U,  // FRINTXv2f32
    2452             :     2216736269U,        // FRINTXv2f64
    2453             :     69776909U,  // FRINTXv4f16
    2454             :     2217784845U,        // FRINTXv4f32
    2455             :     70825485U,  // FRINTXv8f16
    2456             :     2248201841U,        // FRINTZDr
    2457             :     2248201841U,        // FRINTZHr
    2458             :     2248201841U,        // FRINTZSr
    2459             :     22129U,     // FRINTZ_ZPmZ_D
    2460             :     2181592689U,        // FRINTZ_ZPmZ_H
    2461             :     38513U,     // FRINTZ_ZPmZ_S
    2462             :     68728433U,  // FRINTZv2f32
    2463             :     2216736369U,        // FRINTZv2f64
    2464             :     69777009U,  // FRINTZv4f16
    2465             :     2217784945U,        // FRINTZv4f32
    2466             :     70825585U,  // FRINTZv8f16
    2467             :     2348828913U,        // FRSQRTE_ZZ_D
    2468             :     608725233U, // FRSQRTE_ZZ_H
    2469             :     2415954161U,        // FRSQRTE_ZZ_S
    2470             :     2248198385U,        // FRSQRTEv1f16
    2471             :     2248198385U,        // FRSQRTEv1i32
    2472             :     2248198385U,        // FRSQRTEv1i64
    2473             :     68724977U,  // FRSQRTEv2f32
    2474             :     2216732913U,        // FRSQRTEv2f64
    2475             :     69773553U,  // FRSQRTEv4f16
    2476             :     2217781489U,        // FRSQRTEv4f32
    2477             :     70822129U,  // FRSQRTEv8f16
    2478             :     100717315U, // FRSQRTS16
    2479             :     100717315U, // FRSQRTS32
    2480             :     100717315U, // FRSQRTS64
    2481             :     201347843U, // FRSQRTS_ZZZ_D
    2482             :     2387112707U,        // FRSQRTS_ZZZ_H
    2483             :     268473091U, // FRSQRTS_ZZZ_S
    2484             :     2216211203U,        // FRSQRTSv2f32
    2485             :     2216735491U,        // FRSQRTSv2f64
    2486             :     69776131U,  // FRSQRTSv4f16
    2487             :     70300419U,  // FRSQRTSv4f32
    2488             :     2218308355U,        // FRSQRTSv8f16
    2489             :     302008462U, // FSCALE_ZPmZ_D
    2490             :     2186307726U,        // FSCALE_ZPmZ_H
    2491             :     302024846U, // FSCALE_ZPmZ_S
    2492             :     2248201099U,        // FSQRTDr
    2493             :     2248201099U,        // FSQRTHr
    2494             :     2248201099U,        // FSQRTSr
    2495             :     21387U,     // FSQRT_ZPmZ_D
    2496             :     2181591947U,        // FSQRT_ZPmZ_H
    2497             :     37771U,     // FSQRT_ZPmZ_S
    2498             :     68727691U,  // FSQRTv2f32
    2499             :     2216735627U,        // FSQRTv2f64
    2500             :     69776267U,  // FSQRTv4f16
    2501             :     2217784203U,        // FSQRTv4f32
    2502             :     70824843U,  // FSQRTv8f16
    2503             :     100714161U, // FSUBDrr
    2504             :     100714161U, // FSUBHrr
    2505             :     302010656U, // FSUBR_ZPmI_D
    2506             :     2186309920U,        // FSUBR_ZPmI_H
    2507             :     302027040U, // FSUBR_ZPmI_S
    2508             :     302010656U, // FSUBR_ZPmZ_D
    2509             :     2186309920U,        // FSUBR_ZPmZ_H
    2510             :     302027040U, // FSUBR_ZPmZ_S
    2511             :     100714161U, // FSUBSrr
    2512             :     302007985U, // FSUB_ZPmI_D
    2513             :     2186307249U,        // FSUB_ZPmI_H
    2514             :     302024369U, // FSUB_ZPmI_S
    2515             :     302007985U, // FSUB_ZPmZ_D
    2516             :     2186307249U,        // FSUB_ZPmZ_H
    2517             :     302024369U, // FSUB_ZPmZ_S
    2518             :     201344689U, // FSUB_ZZZ_D
    2519             :     2387109553U,        // FSUB_ZZZ_H
    2520             :     268469937U, // FSUB_ZZZ_S
    2521             :     2216208049U,        // FSUBv2f32
    2522             :     2216732337U,        // FSUBv2f64
    2523             :     69772977U,  // FSUBv4f16
    2524             :     70297265U,  // FSUBv4f32
    2525             :     2218305201U,        // FSUBv8f16
    2526             :     201344941U, // FTMAD_ZZI_D
    2527             :     2387109805U,        // FTMAD_ZZI_H
    2528             :     268470189U, // FTMAD_ZZI_S
    2529             :     201346732U, // FTSMUL_ZZZ_D
    2530             :     2387111596U,        // FTSMUL_ZZZ_H
    2531             :     268471980U, // FTSMUL_ZZZ_S
    2532             :     201346489U, // FTSSEL_ZZZ_D
    2533             :     2387111353U,        // FTSSEL_ZZZ_H
    2534             :     268471737U, // FTSSEL_ZZZ_S
    2535             :     883032956U, // GLD1B_D_IMM_REAL
    2536             :     379716476U, // GLD1B_D_REAL
    2537             :     379716476U, // GLD1B_D_SXTW_REAL
    2538             :     379716476U, // GLD1B_D_UXTW_REAL
    2539             :     815932284U, // GLD1B_S_IMM_REAL
    2540             :     379724668U, // GLD1B_S_SXTW_REAL
    2541             :     379724668U, // GLD1B_S_UXTW_REAL
    2542             :     3030517584U,        // GLD1D_IMM_REAL
    2543             :     379717456U, // GLD1D_REAL
    2544             :     379717456U, // GLD1D_SCALED_REAL
    2545             :     379717456U, // GLD1D_SXTW_REAL
    2546             :     379717456U, // GLD1D_SXTW_SCALED_REAL
    2547             :     379717456U, // GLD1D_UXTW_REAL
    2548             :     379717456U, // GLD1D_UXTW_SCALED_REAL
    2549             :     883034452U, // GLD1H_D_IMM_REAL
    2550             :     379717972U, // GLD1H_D_REAL
    2551             :     379717972U, // GLD1H_D_SCALED_REAL
    2552             :     379717972U, // GLD1H_D_SXTW_REAL
    2553             :     379717972U, // GLD1H_D_SXTW_SCALED_REAL
    2554             :     379717972U, // GLD1H_D_UXTW_REAL
    2555             :     379717972U, // GLD1H_D_UXTW_SCALED_REAL
    2556             :     815933780U, // GLD1H_S_IMM_REAL
    2557             :     379726164U, // GLD1H_S_SXTW_REAL
    2558             :     379726164U, // GLD1H_S_SXTW_SCALED_REAL
    2559             :     379726164U, // GLD1H_S_UXTW_REAL
    2560             :     379726164U, // GLD1H_S_UXTW_SCALED_REAL
    2561             :     883033643U, // GLD1SB_D_IMM_REAL
    2562             :     379717163U, // GLD1SB_D_REAL
    2563             :     379717163U, // GLD1SB_D_SXTW_REAL
    2564             :     379717163U, // GLD1SB_D_UXTW_REAL
    2565             :     815932971U, // GLD1SB_S_IMM_REAL
    2566             :     379725355U, // GLD1SB_S_SXTW_REAL
    2567             :     379725355U, // GLD1SB_S_UXTW_REAL
    2568             :     883035116U, // GLD1SH_D_IMM_REAL
    2569             :     379718636U, // GLD1SH_D_REAL
    2570             :     379718636U, // GLD1SH_D_SCALED_REAL
    2571             :     379718636U, // GLD1SH_D_SXTW_REAL
    2572             :     379718636U, // GLD1SH_D_SXTW_SCALED_REAL
    2573             :     379718636U, // GLD1SH_D_UXTW_REAL
    2574             :     379718636U, // GLD1SH_D_UXTW_SCALED_REAL
    2575             :     815934444U, // GLD1SH_S_IMM_REAL
    2576             :     379726828U, // GLD1SH_S_SXTW_REAL
    2577             :     379726828U, // GLD1SH_S_SXTW_SCALED_REAL
    2578             :     379726828U, // GLD1SH_S_UXTW_REAL
    2579             :     379726828U, // GLD1SH_S_UXTW_SCALED_REAL
    2580             :     3030521152U,        // GLD1SW_D_IMM_REAL
    2581             :     379721024U, // GLD1SW_D_REAL
    2582             :     379721024U, // GLD1SW_D_SCALED_REAL
    2583             :     379721024U, // GLD1SW_D_SXTW_REAL
    2584             :     379721024U, // GLD1SW_D_SXTW_SCALED_REAL
    2585             :     379721024U, // GLD1SW_D_UXTW_REAL
    2586             :     379721024U, // GLD1SW_D_UXTW_SCALED_REAL
    2587             :     3030520974U,        // GLD1W_D_IMM_REAL
    2588             :     379720846U, // GLD1W_D_REAL
    2589             :     379720846U, // GLD1W_D_SCALED_REAL
    2590             :     379720846U, // GLD1W_D_SXTW_REAL
    2591             :     379720846U, // GLD1W_D_SXTW_SCALED_REAL
    2592             :     379720846U, // GLD1W_D_UXTW_REAL
    2593             :     379720846U, // GLD1W_D_UXTW_SCALED_REAL
    2594             :     2963420302U,        // GLD1W_IMM_REAL
    2595             :     379729038U, // GLD1W_SXTW_REAL
    2596             :     379729038U, // GLD1W_SXTW_SCALED_REAL
    2597             :     379729038U, // GLD1W_UXTW_REAL
    2598             :     379729038U, // GLD1W_UXTW_SCALED_REAL
    2599             :     883032962U, // GLDFF1B_D_IMM_REAL
    2600             :     379716482U, // GLDFF1B_D_REAL
    2601             :     379716482U, // GLDFF1B_D_SXTW_REAL
    2602             :     379716482U, // GLDFF1B_D_UXTW_REAL
    2603             :     815932290U, // GLDFF1B_S_IMM_REAL
    2604             :     379724674U, // GLDFF1B_S_SXTW_REAL
    2605             :     379724674U, // GLDFF1B_S_UXTW_REAL
    2606             :     3030517590U,        // GLDFF1D_IMM_REAL
    2607             :     379717462U, // GLDFF1D_REAL
    2608             :     379717462U, // GLDFF1D_SCALED_REAL
    2609             :     379717462U, // GLDFF1D_SXTW_REAL
    2610             :     379717462U, // GLDFF1D_SXTW_SCALED_REAL
    2611             :     379717462U, // GLDFF1D_UXTW_REAL
    2612             :     379717462U, // GLDFF1D_UXTW_SCALED_REAL
    2613             :     883034458U, // GLDFF1H_D_IMM_REAL
    2614             :     379717978U, // GLDFF1H_D_REAL
    2615             :     379717978U, // GLDFF1H_D_SCALED_REAL
    2616             :     379717978U, // GLDFF1H_D_SXTW_REAL
    2617             :     379717978U, // GLDFF1H_D_SXTW_SCALED_REAL
    2618             :     379717978U, // GLDFF1H_D_UXTW_REAL
    2619             :     379717978U, // GLDFF1H_D_UXTW_SCALED_REAL
    2620             :     815933786U, // GLDFF1H_S_IMM_REAL
    2621             :     379726170U, // GLDFF1H_S_SXTW_REAL
    2622             :     379726170U, // GLDFF1H_S_SXTW_SCALED_REAL
    2623             :     379726170U, // GLDFF1H_S_UXTW_REAL
    2624             :     379726170U, // GLDFF1H_S_UXTW_SCALED_REAL
    2625             :     883033650U, // GLDFF1SB_D_IMM_REAL
    2626             :     379717170U, // GLDFF1SB_D_REAL
    2627             :     379717170U, // GLDFF1SB_D_SXTW_REAL
    2628             :     379717170U, // GLDFF1SB_D_UXTW_REAL
    2629             :     815932978U, // GLDFF1SB_S_IMM_REAL
    2630             :     379725362U, // GLDFF1SB_S_SXTW_REAL
    2631             :     379725362U, // GLDFF1SB_S_UXTW_REAL
    2632             :     883035123U, // GLDFF1SH_D_IMM_REAL
    2633             :     379718643U, // GLDFF1SH_D_REAL
    2634             :     379718643U, // GLDFF1SH_D_SCALED_REAL
    2635             :     379718643U, // GLDFF1SH_D_SXTW_REAL
    2636             :     379718643U, // GLDFF1SH_D_SXTW_SCALED_REAL
    2637             :     379718643U, // GLDFF1SH_D_UXTW_REAL
    2638             :     379718643U, // GLDFF1SH_D_UXTW_SCALED_REAL
    2639             :     815934451U, // GLDFF1SH_S_IMM_REAL
    2640             :     379726835U, // GLDFF1SH_S_SXTW_REAL
    2641             :     379726835U, // GLDFF1SH_S_SXTW_SCALED_REAL
    2642             :     379726835U, // GLDFF1SH_S_UXTW_REAL
    2643             :     379726835U, // GLDFF1SH_S_UXTW_SCALED_REAL
    2644             :     3030521159U,        // GLDFF1SW_D_IMM_REAL
    2645             :     379721031U, // GLDFF1SW_D_REAL
    2646             :     379721031U, // GLDFF1SW_D_SCALED_REAL
    2647             :     379721031U, // GLDFF1SW_D_SXTW_REAL
    2648             :     379721031U, // GLDFF1SW_D_SXTW_SCALED_REAL
    2649             :     379721031U, // GLDFF1SW_D_UXTW_REAL
    2650             :     379721031U, // GLDFF1SW_D_UXTW_SCALED_REAL
    2651             :     3030520980U,        // GLDFF1W_D_IMM_REAL
    2652             :     379720852U, // GLDFF1W_D_REAL
    2653             :     379720852U, // GLDFF1W_D_SCALED_REAL
    2654             :     379720852U, // GLDFF1W_D_SXTW_REAL
    2655             :     379720852U, // GLDFF1W_D_SXTW_SCALED_REAL
    2656             :     379720852U, // GLDFF1W_D_UXTW_REAL
    2657             :     379720852U, // GLDFF1W_D_UXTW_SCALED_REAL
    2658             :     2963420308U,        // GLDFF1W_IMM_REAL
    2659             :     379729044U, // GLDFF1W_SXTW_REAL
    2660             :     379729044U, // GLDFF1W_SXTW_SCALED_REAL
    2661             :     379729044U, // GLDFF1W_UXTW_REAL
    2662             :     379729044U, // GLDFF1W_UXTW_SCALED_REAL
    2663             :     100715684U, // GMI
    2664             :     152435U,    // HINT
    2665             :     78683U,     // HLT
    2666             :     75590U,     // HVC
    2667             :     536921199U, // INCB_XPiI
    2668             :     536922079U, // INCD_XPiI
    2669             :     536889311U, // INCD_ZPiI
    2670             :     536922685U, // INCH_XPiI
    2671             :     6842941U,   // INCH_ZPiI
    2672             :     2315309062U,        // INCP_XP_B
    2673             :     2348863494U,        // INCP_XP_D
    2674             :     2717962246U,        // INCP_XP_H
    2675             :     2415972358U,        // INCP_XP_S
    2676             :     2147504134U,        // INCP_ZP_D
    2677             :     604532742U, // INCP_ZP_H
    2678             :     2147520518U,        // INCP_ZP_S
    2679             :     536925455U, // INCW_XPiI
    2680             :     536909071U, // INCW_ZPiI
    2681             :     100677095U, // INDEX_II_B
    2682             :     100685287U, // INDEX_II_D
    2683             :     242775527U, // INDEX_II_H
    2684             :     100701671U, // INDEX_II_S
    2685             :     100677095U, // INDEX_IR_B
    2686             :     100685287U, // INDEX_IR_D
    2687             :     242775527U, // INDEX_IR_H
    2688             :     100701671U, // INDEX_IR_S
    2689             :     100677095U, // INDEX_RI_B
    2690             :     100685287U, // INDEX_RI_D
    2691             :     242775527U, // INDEX_RI_H
    2692             :     100701671U, // INDEX_RI_S
    2693             :     100677095U, // INDEX_RR_B
    2694             :     100685287U, // INDEX_RR_D
    2695             :     242775527U, // INDEX_RR_H
    2696             :     100701671U, // INDEX_RR_S
    2697             :     2516595120U,        // INSR_ZR_B
    2698             :     2516603312U,        // INSR_ZR_D
    2699             :     615018928U, // INSR_ZR_H
    2700             :     2516619696U,        // INSR_ZR_S
    2701             :     2516595120U,        // INSR_ZV_B
    2702             :     2516603312U,        // INSR_ZV_D
    2703             :     615018928U, // INSR_ZV_H
    2704             :     2516619696U,        // INSR_ZV_S
    2705             :     3065049779U,        // INSvi16gpr
    2706             :     951120563U, // INSvi16lane
    2707             :     3065574067U,        // INSvi32gpr
    2708             :     3099128499U,        // INSvi32lane
    2709             :     3063476915U,        // INSvi64gpr
    2710             :     949547699U, // INSvi64lane
    2711             :     3066098355U,        // INSvi8gpr
    2712             :     3099652787U,        // INSvi8lane
    2713             :     100714824U, // IRG
    2714             :     116303U,    // ISB
    2715             :     302039875U, // LASTA_RPZ_B
    2716             :     302039875U, // LASTA_RPZ_D
    2717             :     302039875U, // LASTA_RPZ_H
    2718             :     302039875U, // LASTA_RPZ_S
    2719             :     302039875U, // LASTA_VPZ_B
    2720             :     302039875U, // LASTA_VPZ_D
    2721             :     302039875U, // LASTA_VPZ_H
    2722             :     302039875U, // LASTA_VPZ_S
    2723             :     302040734U, // LASTB_RPZ_B
    2724             :     302040734U, // LASTB_RPZ_D
    2725             :     302040734U, // LASTB_RPZ_H
    2726             :     302040734U, // LASTB_RPZ_S
    2727             :     302040734U, // LASTB_VPZ_B
    2728             :     302040734U, // LASTB_VPZ_D
    2729             :     302040734U, // LASTB_VPZ_H
    2730             :     302040734U, // LASTB_VPZ_S
    2731             :     379741052U, // LD1B
    2732             :     379716476U, // LD1B_D
    2733             :     379716476U, // LD1B_D_IMM_REAL
    2734             :     379749244U, // LD1B_H
    2735             :     379749244U, // LD1B_H_IMM_REAL
    2736             :     379741052U, // LD1B_IMM_REAL
    2737             :     379724668U, // LD1B_S
    2738             :     379724668U, // LD1B_S_IMM_REAL
    2739             :     379717456U, // LD1D
    2740             :     379717456U, // LD1D_IMM_REAL
    2741             :     172064U,    // LD1Fourv16b
    2742             :     13287456U,  // LD1Fourv16b_POST
    2743             :     188448U,    // LD1Fourv1d
    2744             :     13828128U,  // LD1Fourv1d_POST
    2745             :     204832U,    // LD1Fourv2d
    2746             :     13320224U,  // LD1Fourv2d_POST
    2747             :     221216U,    // LD1Fourv2s
    2748             :     13860896U,  // LD1Fourv2s_POST
    2749             :     237600U,    // LD1Fourv4h
    2750             :     13877280U,  // LD1Fourv4h_POST
    2751             :     253984U,    // LD1Fourv4s
    2752             :     13369376U,  // LD1Fourv4s_POST
    2753             :     270368U,    // LD1Fourv8b
    2754             :     13910048U,  // LD1Fourv8b_POST
    2755             :     286752U,    // LD1Fourv8h
    2756             :     13402144U,  // LD1Fourv8h_POST
    2757             :     379750740U, // LD1H
    2758             :     379717972U, // LD1H_D
    2759             :     379717972U, // LD1H_D_IMM_REAL
    2760             :     379750740U, // LD1H_IMM_REAL
    2761             :     379726164U, // LD1H_S
    2762             :     379726164U, // LD1H_S_IMM_REAL
    2763             :     172064U,    // LD1Onev16b
    2764             :     14336032U,  // LD1Onev16b_POST
    2765             :     188448U,    // LD1Onev1d
    2766             :     14876704U,  // LD1Onev1d_POST
    2767             :     204832U,    // LD1Onev2d
    2768             :     14368800U,  // LD1Onev2d_POST
    2769             :     221216U,    // LD1Onev2s
    2770             :     14909472U,  // LD1Onev2s_POST
    2771             :     237600U,    // LD1Onev4h
    2772             :     14925856U,  // LD1Onev4h_POST
    2773             :     253984U,    // LD1Onev4s
    2774             :     14417952U,  // LD1Onev4s_POST
    2775             :     270368U,    // LD1Onev8b
    2776             :     14958624U,  // LD1Onev8b_POST
    2777             :     286752U,    // LD1Onev8h
    2778             :     14450720U,  // LD1Onev8h_POST
    2779             :     379717015U, // LD1RB_D_IMM
    2780             :     379749783U, // LD1RB_H_IMM
    2781             :     379741591U, // LD1RB_IMM
    2782             :     379725207U, // LD1RB_S_IMM
    2783             :     379717714U, // LD1RD_IMM
    2784             :     379718488U, // LD1RH_D_IMM
    2785             :     379751256U, // LD1RH_IMM
    2786             :     379726680U, // LD1RH_S_IMM
    2787             :     379741583U, // LD1RQ_B
    2788             :     379741583U, // LD1RQ_B_IMM
    2789             :     379717706U, // LD1RQ_D
    2790             :     379717706U, // LD1RQ_D_IMM
    2791             :     379751248U, // LD1RQ_H
    2792             :     379751248U, // LD1RQ_H_IMM
    2793             :     379729201U, // LD1RQ_W
    2794             :     379729201U, // LD1RQ_W_IMM
    2795             :     379717217U, // LD1RSB_D_IMM
    2796             :     379749985U, // LD1RSB_H_IMM
    2797             :     379725409U, // LD1RSB_S_IMM
    2798             :     379718677U, // LD1RSH_D_IMM
    2799             :     379726869U, // LD1RSH_S_IMM
    2800             :     379721056U, // LD1RSW_IMM
    2801             :     379721017U, // LD1RW_D_IMM
    2802             :     379729209U, // LD1RW_IMM
    2803             :     176374U,    // LD1Rv16b
    2804             :     15388918U,  // LD1Rv16b_POST
    2805             :     192758U,    // LD1Rv1d
    2806             :     14881014U,  // LD1Rv1d_POST
    2807             :     209142U,    // LD1Rv2d
    2808             :     14897398U,  // LD1Rv2d_POST
    2809             :     225526U,    // LD1Rv2s
    2810             :     15962358U,  // LD1Rv2s_POST
    2811             :     241910U,    // LD1Rv4h
    2812             :     16503030U,  // LD1Rv4h_POST
    2813             :     258294U,    // LD1Rv4s
    2814             :     15995126U,  // LD1Rv4s_POST
    2815             :     274678U,    // LD1Rv8b
    2816             :     15487222U,  // LD1Rv8b_POST
    2817             :     291062U,    // LD1Rv8h
    2818             :     16552182U,  // LD1Rv8h_POST
    2819             :     379717163U, // LD1SB_D
    2820             :     379717163U, // LD1SB_D_IMM_REAL
    2821             :     379749931U, // LD1SB_H
    2822             :     379749931U, // LD1SB_H_IMM_REAL
    2823             :     379725355U, // LD1SB_S
    2824             :     379725355U, // LD1SB_S_IMM_REAL
    2825             :     379718636U, // LD1SH_D
    2826             :     379718636U, // LD1SH_D_IMM_REAL
    2827             :     379726828U, // LD1SH_S
    2828             :     379726828U, // LD1SH_S_IMM_REAL
    2829             :     379721024U, // LD1SW_D
    2830             :     379721024U, // LD1SW_D_IMM_REAL
    2831             :     172064U,    // LD1Threev16b
    2832             :     16957472U,  // LD1Threev16b_POST
    2833             :     188448U,    // LD1Threev1d
    2834             :     17498144U,  // LD1Threev1d_POST
    2835             :     204832U,    // LD1Threev2d
    2836             :     16990240U,  // LD1Threev2d_POST
    2837             :     221216U,    // LD1Threev2s
    2838             :     17530912U,  // LD1Threev2s_POST
    2839             :     237600U,    // LD1Threev4h
    2840             :     17547296U,  // LD1Threev4h_POST
    2841             :     253984U,    // LD1Threev4s
    2842             :     17039392U,  // LD1Threev4s_POST
    2843             :     270368U,    // LD1Threev8b
    2844             :     17580064U,  // LD1Threev8b_POST
    2845             :     286752U,    // LD1Threev8h
    2846             :     17072160U,  // LD1Threev8h_POST
    2847             :     172064U,    // LD1Twov16b
    2848             :     13811744U,  // LD1Twov16b_POST
    2849             :     188448U,    // LD1Twov1d
    2850             :     14352416U,  // LD1Twov1d_POST
    2851             :     204832U,    // LD1Twov2d
    2852             :     13844512U,  // LD1Twov2d_POST
    2853             :     221216U,    // LD1Twov2s
    2854             :     14385184U,  // LD1Twov2s_POST
    2855             :     237600U,    // LD1Twov4h
    2856             :     14401568U,  // LD1Twov4h_POST
    2857             :     253984U,    // LD1Twov4s
    2858             :     13893664U,  // LD1Twov4s_POST
    2859             :     270368U,    // LD1Twov8b
    2860             :     14434336U,  // LD1Twov8b_POST
    2861             :     286752U,    // LD1Twov8h
    2862             :     13926432U,  // LD1Twov8h_POST
    2863             :     379729038U, // LD1W
    2864             :     379720846U, // LD1W_D
    2865             :     379720846U, // LD1W_D_IMM_REAL
    2866             :     379729038U, // LD1W_IMM_REAL
    2867             :     18128928U,  // LD1i16
    2868             :     18661408U,  // LD1i16_POST
    2869             :     18145312U,  // LD1i32
    2870             :     19202080U,  // LD1i32_POST
    2871             :     18161696U,  // LD1i64
    2872             :     19742752U,  // LD1i64_POST
    2873             :     18178080U,  // LD1i8
    2874             :     20283424U,  // LD1i8_POST
    2875             :     379741113U, // LD2B
    2876             :     379741113U, // LD2B_IMM
    2877             :     379717500U, // LD2D
    2878             :     379717500U, // LD2D_IMM
    2879             :     379750801U, // LD2H
    2880             :     379750801U, // LD2H_IMM
    2881             :     176380U,    // LD2Rv16b
    2882             :     16437500U,  // LD2Rv16b_POST
    2883             :     192764U,    // LD2Rv1d
    2884             :     14356732U,  // LD2Rv1d_POST
    2885             :     209148U,    // LD2Rv2d
    2886             :     14373116U,  // LD2Rv2d_POST
    2887             :     225532U,    // LD2Rv2s
    2888             :     14913788U,  // LD2Rv2s_POST
    2889             :     241916U,    // LD2Rv4h
    2890             :     15978748U,  // LD2Rv4h_POST
    2891             :     258300U,    // LD2Rv4s
    2892             :     14946556U,  // LD2Rv4s_POST
    2893             :     274684U,    // LD2Rv8b
    2894             :     16535804U,  // LD2Rv8b_POST
    2895             :     291068U,    // LD2Rv8h
    2896             :     16027900U,  // LD2Rv8h_POST
    2897             :     172162U,    // LD2Twov16b
    2898             :     13811842U,  // LD2Twov16b_POST
    2899             :     204930U,    // LD2Twov2d
    2900             :     13844610U,  // LD2Twov2d_POST
    2901             :     221314U,    // LD2Twov2s
    2902             :     14385282U,  // LD2Twov2s_POST
    2903             :     237698U,    // LD2Twov4h
    2904             :     14401666U,  // LD2Twov4h_POST
    2905             :     254082U,    // LD2Twov4s
    2906             :     13893762U,  // LD2Twov4s_POST
    2907             :     270466U,    // LD2Twov8b
    2908             :     14434434U,  // LD2Twov8b_POST
    2909             :     286850U,    // LD2Twov8h
    2910             :     13926530U,  // LD2Twov8h_POST
    2911             :     379729090U, // LD2W
    2912             :     379729090U, // LD2W_IMM
    2913             :     18129026U,  // LD2i16
    2914             :     19185794U,  // LD2i16_POST
    2915             :     18145410U,  // LD2i32
    2916             :     19726466U,  // LD2i32_POST
    2917             :     18161794U,  // LD2i64
    2918             :     20791426U,  // LD2i64_POST
    2919             :     18178178U,  // LD2i8
    2920             :     18710658U,  // LD2i8_POST
    2921             :     379741134U, // LD3B
    2922             :     379741134U, // LD3B_IMM
    2923             :     379717512U, // LD3D
    2924             :     379717512U, // LD3D_IMM
    2925             :     379750813U, // LD3H
    2926             :     379750813U, // LD3H_IMM
    2927             :     176386U,    // LD3Rv16b
    2928             :     21156098U,  // LD3Rv16b_POST
    2929             :     192770U,    // LD3Rv1d
    2930             :     17502466U,  // LD3Rv1d_POST
    2931             :     209154U,    // LD3Rv2d
    2932             :     17518850U,  // LD3Rv2d_POST
    2933             :     225538U,    // LD3Rv2s
    2934             :     21729538U,  // LD3Rv2s_POST
    2935             :     241922U,    // LD3Rv4h
    2936             :     22270210U,  // LD3Rv4h_POST
    2937             :     258306U,    // LD3Rv4s
    2938             :     21762306U,  // LD3Rv4s_POST
    2939             :     274690U,    // LD3Rv8b
    2940             :     21254402U,  // LD3Rv8b_POST
    2941             :     291074U,    // LD3Rv8h
    2942             :     22319362U,  // LD3Rv8h_POST
    2943             :     172569U,    // LD3Threev16b
    2944             :     16957977U,  // LD3Threev16b_POST
    2945             :     205337U,    // LD3Threev2d
    2946             :     16990745U,  // LD3Threev2d_POST
    2947             :     221721U,    // LD3Threev2s
    2948             :     17531417U,  // LD3Threev2s_POST
    2949             :     238105U,    // LD3Threev4h
    2950             :     17547801U,  // LD3Threev4h_POST
    2951             :     254489U,    // LD3Threev4s
    2952             :     17039897U,  // LD3Threev4s_POST
    2953             :     270873U,    // LD3Threev8b
    2954             :     17580569U,  // LD3Threev8b_POST
    2955             :     287257U,    // LD3Threev8h
    2956             :     17072665U,  // LD3Threev8h_POST
    2957             :     379729102U, // LD3W
    2958             :     379729102U, // LD3W_IMM
    2959             :     18129433U,  // LD3i16
    2960             :     22856217U,  // LD3i16_POST
    2961             :     18145817U,  // LD3i32
    2962             :     23396889U,  // LD3i32_POST
    2963             :     18162201U,  // LD3i64
    2964             :     23937561U,  // LD3i64_POST
    2965             :     18178585U,  // LD3i8
    2966             :     24478233U,  // LD3i8_POST
    2967             :     379741146U, // LD4B
    2968             :     379741146U, // LD4B_IMM
    2969             :     379717524U, // LD4D
    2970             :     379717524U, // LD4D_IMM
    2971             :     172599U,    // LD4Fourv16b
    2972             :     13287991U,  // LD4Fourv16b_POST
    2973             :     205367U,    // LD4Fourv2d
    2974             :     13320759U,  // LD4Fourv2d_POST
    2975             :     221751U,    // LD4Fourv2s
    2976             :     13861431U,  // LD4Fourv2s_POST
    2977             :     238135U,    // LD4Fourv4h
    2978             :     13877815U,  // LD4Fourv4h_POST
    2979             :     254519U,    // LD4Fourv4s
    2980             :     13369911U,  // LD4Fourv4s_POST
    2981             :     270903U,    // LD4Fourv8b
    2982             :     13910583U,  // LD4Fourv8b_POST
    2983             :     287287U,    // LD4Fourv8h
    2984             :     13402679U,  // LD4Fourv8h_POST
    2985             :     379750825U, // LD4H
    2986             :     379750825U, // LD4H_IMM
    2987             :     176392U,    // LD4Rv16b
    2988             :     15913224U,  // LD4Rv16b_POST
    2989             :     192776U,    // LD4Rv1d
    2990             :     13832456U,  // LD4Rv1d_POST
    2991             :     209160U,    // LD4Rv2d
    2992             :     13848840U,  // LD4Rv2d_POST
    2993             :     225544U,    // LD4Rv2s
    2994             :     14389512U,  // LD4Rv2s_POST
    2995             :     241928U,    // LD4Rv4h
    2996             :     14930184U,  // LD4Rv4h_POST
    2997             :     258312U,    // LD4Rv4s
    2998             :     14422280U,  // LD4Rv4s_POST
    2999             :     274696U,    // LD4Rv8b
    3000             :     16011528U,  // LD4Rv8b_POST
    3001             :     291080U,    // LD4Rv8h
    3002             :     14979336U,  // LD4Rv8h_POST
    3003             :     379729114U, // LD4W
    3004             :     379729114U, // LD4W_IMM
    3005             :     18129463U,  // LD4i16
    3006             :     19710519U,  // LD4i16_POST
    3007             :     18145847U,  // LD4i32
    3008             :     20775479U,  // LD4i32_POST
    3009             :     18162231U,  // LD4i64
    3010             :     24986167U,  // LD4i64_POST
    3011             :     18178615U,  // LD4i8
    3012             :     19235383U,  // LD4i8_POST
    3013             :     973169638U, // LDADDAB
    3014             :     973171134U, // LDADDAH
    3015             :     973169837U, // LDADDALB
    3016             :     973171289U, // LDADDALH
    3017             :     973171931U, // LDADDALW
    3018             :     973171931U, // LDADDALX
    3019             :     973169296U, // LDADDAW
    3020             :     973169296U, // LDADDAX
    3021             :     973169796U, // LDADDB
    3022             :     973171275U, // LDADDH
    3023             :     973169937U, // LDADDLB
    3024             :     973171389U, // LDADDLH
    3025             :     973172108U, // LDADDLW
    3026             :     973172108U, // LDADDLX
    3027             :     973170676U, // LDADDW
    3028             :     973170676U, // LDADDX
    3029             :     106481106U, // LDAPRB
    3030             :     106482579U, // LDAPRH
    3031             :     106484105U, // LDAPRW
    3032             :     106484105U, // LDAPRX
    3033             :     106481149U, // LDAPURBi
    3034             :     106482622U, // LDAPURHi
    3035             :     106481280U, // LDAPURSBWi
    3036             :     106481280U, // LDAPURSBXi
    3037             :     106482740U, // LDAPURSHWi
    3038             :     106482740U, // LDAPURSHXi
    3039             :     106485119U, // LDAPURSWi
    3040             :     106484186U, // LDAPURXi
    3041             :     106484186U, // LDAPURi
    3042             :     106481054U, // LDARB
    3043             :     106482527U, // LDARH
    3044             :     106483982U, // LDARW
    3045             :     106483982U, // LDARX
    3046             :     2248200368U,        // LDAXPW
    3047             :     2248200368U,        // LDAXPX
    3048             :     106481165U, // LDAXRB
    3049             :     106482638U, // LDAXRH
    3050             :     106484221U, // LDAXRW
    3051             :     106484221U, // LDAXRX
    3052             :     973169694U, // LDCLRAB
    3053             :     973171180U, // LDCLRAH
    3054             :     973169877U, // LDCLRALB
    3055             :     973171329U, // LDCLRALH
    3056             :     973172005U, // LDCLRALW
    3057             :     973172005U, // LDCLRALX
    3058             :     973169410U, // LDCLRAW
    3059             :     973169410U, // LDCLRAX
    3060             :     973170099U, // LDCLRB
    3061             :     973171572U, // LDCLRH
    3062             :     973169973U, // LDCLRLB
    3063             :     973171425U, // LDCLRLH
    3064             :     973172299U, // LDCLRLW
    3065             :     973172299U, // LDCLRLX
    3066             :     973173086U, // LDCLRW
    3067             :     973173086U, // LDCLRX
    3068             :     973169703U, // LDEORAB
    3069             :     973171189U, // LDEORAH
    3070             :     973169887U, // LDEORALB
    3071             :     973171339U, // LDEORALH
    3072             :     973172014U, // LDEORALW
    3073             :     973172014U, // LDEORALX
    3074             :     973169418U, // LDEORAW
    3075             :     973169418U, // LDEORAX
    3076             :     973170122U, // LDEORB
    3077             :     973171595U, // LDEORH
    3078             :     973169982U, // LDEORLB
    3079             :     973171434U, // LDEORLH
    3080             :     973172307U, // LDEORLW
    3081             :     973172307U, // LDEORLX
    3082             :     973173112U, // LDEORW
    3083             :     973173112U, // LDEORX
    3084             :     379716482U, // LDFF1B_D_REAL
    3085             :     379749250U, // LDFF1B_H_REAL
    3086             :     379741058U, // LDFF1B_REAL
    3087             :     379724674U, // LDFF1B_S_REAL
    3088             :     379717462U, // LDFF1D_REAL
    3089             :     379717978U, // LDFF1H_D_REAL
    3090             :     379750746U, // LDFF1H_REAL
    3091             :     379726170U, // LDFF1H_S_REAL
    3092             :     379717170U, // LDFF1SB_D_REAL
    3093             :     379749938U, // LDFF1SB_H_REAL
    3094             :     379725362U, // LDFF1SB_S_REAL
    3095             :     379718643U, // LDFF1SH_D_REAL
    3096             :     379726835U, // LDFF1SH_S_REAL
    3097             :     379721031U, // LDFF1SW_D_REAL
    3098             :     379720852U, // LDFF1W_D_REAL
    3099             :     379729044U, // LDFF1W_REAL
    3100             :     106481967U, // LDG
    3101             :     2522444805U,        // LDGV
    3102             :     106481061U, // LDLARB
    3103             :     106482534U, // LDLARH
    3104             :     106483988U, // LDLARW
    3105             :     106483988U, // LDLARX
    3106             :     379716490U, // LDNF1B_D_IMM_REAL
    3107             :     379749258U, // LDNF1B_H_IMM_REAL
    3108             :     379741066U, // LDNF1B_IMM_REAL
    3109             :     379724682U, // LDNF1B_S_IMM_REAL
    3110             :     379717470U, // LDNF1D_IMM_REAL
    3111             :     379717986U, // LDNF1H_D_IMM_REAL
    3112             :     379750754U, // LDNF1H_IMM_REAL
    3113             :     379726178U, // LDNF1H_S_IMM_REAL
    3114             :     379717179U, // LDNF1SB_D_IMM_REAL
    3115             :     379749947U, // LDNF1SB_H_IMM_REAL
    3116             :     379725371U, // LDNF1SB_S_IMM_REAL
    3117             :     379718652U, // LDNF1SH_D_IMM_REAL
    3118             :     379726844U, // LDNF1SH_S_IMM_REAL
    3119             :     379721040U, // LDNF1SW_D_IMM_REAL
    3120             :     379720860U, // LDNF1W_D_IMM_REAL
    3121             :     379729052U, // LDNF1W_IMM_REAL
    3122             :     2248200293U,        // LDNPDi
    3123             :     2248200293U,        // LDNPQi
    3124             :     2248200293U,        // LDNPSi
    3125             :     2248200293U,        // LDNPWi
    3126             :     2248200293U,        // LDNPXi
    3127             :     379741074U, // LDNT1B_ZRI
    3128             :     379741074U, // LDNT1B_ZRR
    3129             :     379717478U, // LDNT1D_ZRI
    3130             :     379717478U, // LDNT1D_ZRR
    3131             :     379750762U, // LDNT1H_ZRI
    3132             :     379750762U, // LDNT1H_ZRR
    3133             :     379729060U, // LDNT1W_ZRI
    3134             :     379729060U, // LDNT1W_ZRR
    3135             :     2248200219U,        // LDPDi
    3136             :     2516676635U,        // LDPDpost
    3137             :     2516676635U,        // LDPDpre
    3138             :     2248200219U,        // LDPQi
    3139             :     2516676635U,        // LDPQpost
    3140             :     2516676635U,        // LDPQpre
    3141             :     2248201561U,        // LDPSWi
    3142             :     2516677977U,        // LDPSWpost
    3143             :     2516677977U,        // LDPSWpre
    3144             :     2248200219U,        // LDPSi
    3145             :     2516676635U,        // LDPSpost
    3146             :     2516676635U,        // LDPSpre
    3147             :     2248200219U,        // LDPWi
    3148             :     2516676635U,        // LDPWpost
    3149             :     2516676635U,        // LDPWpre
    3150             :     2248200219U,        // LDPXi
    3151             :     2516676635U,        // LDPXpost
    3152             :     2516676635U,        // LDPXpre
    3153             :     106480239U, // LDRAAindexed
    3154             :     374956655U, // LDRAAwriteback
    3155             :     106480656U, // LDRABindexed
    3156             :     374957072U, // LDRABwriteback
    3157             :     374957485U, // LDRBBpost
    3158             :     374957485U, // LDRBBpre
    3159             :     106481069U, // LDRBBroW
    3160             :     106481069U, // LDRBBroX
    3161             :     106481069U, // LDRBBui
    3162             :     374960428U, // LDRBpost
    3163             :     374960428U, // LDRBpre
    3164             :     106484012U, // LDRBroW
    3165             :     106484012U, // LDRBroX
    3166             :     106484012U, // LDRBui
    3167             :     436261164U, // LDRDl
    3168             :     374960428U, // LDRDpost
    3169             :     374960428U, // LDRDpre
    3170             :     106484012U, // LDRDroW
    3171             :     106484012U, // LDRDroX
    3172             :     106484012U, // LDRDui
    3173             :     374958958U, // LDRHHpost
    3174             :     374958958U, // LDRHHpre
    3175             :     106482542U, // LDRHHroW
    3176             :     106482542U, // LDRHHroX
    3177             :     106482542U, // LDRHHui
    3178             :     374960428U, // LDRHpost
    3179             :     374960428U, // LDRHpre
    3180             :     106484012U, // LDRHroW
    3181             :     106484012U, // LDRHroX
    3182             :     106484012U, // LDRHui
    3183             :     436261164U, // LDRQl
    3184             :     374960428U, // LDRQpost
    3185             :     374960428U, // LDRQpre
    3186             :     106484012U, // LDRQroW
    3187             :     106484012U, // LDRQroX
    3188             :     106484012U, // LDRQui
    3189             :     374957673U, // LDRSBWpost
    3190             :     374957673U, // LDRSBWpre
    3191             :     106481257U, // LDRSBWroW
    3192             :     106481257U, // LDRSBWroX
    3193             :     106481257U, // LDRSBWui
    3194             :     374957673U, // LDRSBXpost
    3195             :     374957673U, // LDRSBXpre
    3196             :     106481257U, // LDRSBXroW
    3197             :     106481257U, // LDRSBXroX
    3198             :     106481257U, // LDRSBXui
    3199             :     374959133U, // LDRSHWpost
    3200             :     374959133U, // LDRSHWpre
    3201             :     106482717U, // LDRSHWroW
    3202             :     106482717U, // LDRSHWroX
    3203             :     106482717U, // LDRSHWui
    3204             :     374959133U, // LDRSHXpost
    3205             :     374959133U, // LDRSHXpre
    3206             :     106482717U, // LDRSHXroW
    3207             :     106482717U, // LDRSHXroX
    3208             :     106482717U, // LDRSHXui
    3209             :     436262248U, // LDRSWl
    3210             :     374961512U, // LDRSWpost
    3211             :     374961512U, // LDRSWpre
    3212             :     106485096U, // LDRSWroW
    3213             :     106485096U, // LDRSWroX
    3214             :     106485096U, // LDRSWui
    3215             :     436261164U, // LDRSl
    3216             :     374960428U, // LDRSpost
    3217             :     374960428U, // LDRSpre
    3218             :     106484012U, // LDRSroW
    3219             :     106484012U, // LDRSroX
    3220             :     106484012U, // LDRSui
    3221             :     436261164U, // LDRWl
    3222             :     374960428U, // LDRWpost
    3223             :     374960428U, // LDRWpre
    3224             :     106484012U, // LDRWroW
    3225             :     106484012U, // LDRWroX
    3226             :     106484012U, // LDRWui
    3227             :     436261164U, // LDRXl
    3228             :     374960428U, // LDRXpost
    3229             :     374960428U, // LDRXpre
    3230             :     106484012U, // LDRXroW
    3231             :     106484012U, // LDRXroX
    3232             :     106484012U, // LDRXui
    3233             :     106803500U, // LDR_PXI
    3234             :     106803500U, // LDR_ZXI
    3235             :     973169719U, // LDSETAB
    3236             :     973171205U, // LDSETAH
    3237             :     973169905U, // LDSETALB
    3238             :     973171357U, // LDSETALH
    3239             :     973172030U, // LDSETALW
    3240             :     973172030U, // LDSETALX
    3241             :     973169458U, // LDSETAW
    3242             :     973169458U, // LDSETAX
    3243             :     973170319U, // LDSETB
    3244             :     973171774U, // LDSETH
    3245             :     973169998U, // LDSETLB
    3246             :     973171450U, // LDSETLH
    3247             :     973172362U, // LDSETLW
    3248             :     973172362U, // LDSETLX
    3249             :     973173552U, // LDSETW
    3250             :     973173552U, // LDSETX
    3251             :     973169728U, // LDSMAXAB
    3252             :     973171214U, // LDSMAXAH
    3253             :     973169915U, // LDSMAXALB
    3254             :     973171367U, // LDSMAXALH
    3255             :     973172039U, // LDSMAXALW
    3256             :     973172039U, // LDSMAXALX
    3257             :     973169482U, // LDSMAXAW
    3258             :     973169482U, // LDSMAXAX
    3259             :     973170408U, // LDSMAXB
    3260             :     973171806U, // LDSMAXH
    3261             :     973170007U, // LDSMAXLB
    3262             :     973171492U, // LDSMAXLH
    3263             :     973172417U, // LDSMAXLW
    3264             :     973172417U, // LDSMAXLX
    3265             :     973174217U, // LDSMAXW
    3266             :     973174217U, // LDSMAXX
    3267             :     973169647U, // LDSMINAB
    3268             :     973171153U, // LDSMINAH
    3269             :     973169847U, // LDSMINALB
    3270             :     973171299U, // LDSMINALH
    3271             :     973171970U, // LDSMINALW
    3272             :     973171970U, // LDSMINALX
    3273             :     973169365U, // LDSMINAW
    3274             :     973169365U, // LDSMINAX
    3275             :     973170032U, // LDSMINB
    3276             :     973171512U, // LDSMINH
    3277             :     973169946U, // LDSMINLB
    3278             :     973171398U, // LDSMINLH
    3279             :     973172261U, // LDSMINLW
    3280             :     973172261U, // LDSMINLX
    3281             :     973172519U, // LDSMINW
    3282             :     973172519U, // LDSMINX
    3283             :     106481114U, // LDTRBi
    3284             :     106482587U, // LDTRHi
    3285             :     106481264U, // LDTRSBWi
    3286             :     106481264U, // LDTRSBXi
    3287             :     106482724U, // LDTRSHWi
    3288             :     106482724U, // LDTRSHXi
    3289             :     106485103U, // LDTRSWi
    3290             :     106484150U, // LDTRWi
    3291             :     106484150U, // LDTRXi
    3292             :     973169738U, // LDUMAXAB
    3293             :     973171224U, // LDUMAXAH
    3294             :     973169926U, // LDUMAXALB
    3295             :     973171378U, // LDUMAXALH
    3296             :     973172049U, // LDUMAXALW
    3297             :     973172049U, // LDUMAXALX
    3298             :     973169491U, // LDUMAXAW
    3299             :     973169491U, // LDUMAXAX
    3300             :     973170417U, // LDUMAXB
    3301             :     973171815U, // LDUMAXH
    3302             :     973170017U, // LDUMAXLB
    3303             :     973171502U, // LDUMAXLH
    3304             :     973172426U, // LDUMAXLW
    3305             :     973172426U, // LDUMAXLX
    3306             :     973174225U, // LDUMAXW
    3307             :     973174225U, // LDUMAXX
    3308             :     973169657U, // LDUMINAB
    3309             :     973171163U, // LDUMINAH
    3310             :     973169858U, // LDUMINALB
    3311             :     973171310U, // LDUMINALH
    3312             :     973171980U, // LDUMINALW
    3313             :     973171980U, // LDUMINALX
    3314             :     973169374U, // LDUMINAW
    3315             :     973169374U, // LDUMINAX
    3316             :     973170041U, // LDUMINB
    3317             :     973171521U, // LDUMINH
    3318             :     973169956U, // LDUMINLB
    3319             :     973171408U, // LDUMINLH
    3320             :     973172270U, // LDUMINLW
    3321             :     973172270U, // LDUMINLX
    3322             :     973172527U, // LDUMINW
    3323             :     973172527U, // LDUMINX
    3324             :     106481134U, // LDURBBi
    3325             :     106484173U, // LDURBi
    3326             :     106484173U, // LDURDi
    3327             :     106482607U, // LDURHHi
    3328             :     106484173U, // LDURHi
    3329             :     106484173U, // LDURQi
    3330             :     106481272U, // LDURSBWi
    3331             :     106481272U, // LDURSBXi
    3332             :     106482732U, // LDURSHWi
    3333             :     106482732U, // LDURSHXi
    3334             :     106485111U, // LDURSWi
    3335             :     106484173U, // LDURSi
    3336             :     106484173U, // LDURWi
    3337             :     106484173U, // LDURXi
    3338             :     2248200396U,        // LDXPW
    3339             :     2248200396U,        // LDXPX
    3340             :     106481173U, // LDXRB
    3341             :     106482646U, // LDXRH
    3342             :     106484228U, // LDXRW
    3343             :     106484228U, // LDXRX
    3344             :     0U, // LOADgot
    3345             :     302002540U, // LSLR_ZPmZ_B
    3346             :     302010732U, // LSLR_ZPmZ_D
    3347             :     2186309996U,        // LSLR_ZPmZ_H
    3348             :     302027116U, // LSLR_ZPmZ_S
    3349             :     100716138U, // LSLVWr
    3350             :     100716138U, // LSLVXr
    3351             :     302001770U, // LSL_WIDE_ZPmZ_B
    3352             :     2186309226U,        // LSL_WIDE_ZPmZ_H
    3353             :     302026346U, // LSL_WIDE_ZPmZ_S
    3354             :     167784042U, // LSL_WIDE_ZZZ_B
    3355             :     2387111530U,        // LSL_WIDE_ZZZ_H
    3356             :     268471914U, // LSL_WIDE_ZZZ_S
    3357             :     302001770U, // LSL_ZPmI_B
    3358             :     302009962U, // LSL_ZPmI_D
    3359             :     2186309226U,        // LSL_ZPmI_H
    3360             :     302026346U, // LSL_ZPmI_S
    3361             :     302001770U, // LSL_ZPmZ_B
    3362             :     302009962U, // LSL_ZPmZ_D
    3363             :     2186309226U,        // LSL_ZPmZ_H
    3364             :     302026346U, // LSL_ZPmZ_S
    3365             :     167784042U, // LSL_ZZI_B
    3366             :     201346666U, // LSL_ZZI_D
    3367             :     239627882U, // LSL_ZZI_H
    3368             :     268471914U, // LSL_ZZI_S
    3369             :     302002587U, // LSRR_ZPmZ_B
    3370             :     302010779U, // LSRR_ZPmZ_D
    3371             :     2186310043U,        // LSRR_ZPmZ_H
    3372             :     302027163U, // LSRR_ZPmZ_S
    3373             :     100716966U, // LSRVWr
    3374             :     100716966U, // LSRVXr
    3375             :     302002598U, // LSR_WIDE_ZPmZ_B
    3376             :     2186310054U,        // LSR_WIDE_ZPmZ_H
    3377             :     302027174U, // LSR_WIDE_ZPmZ_S
    3378             :     167784870U, // LSR_WIDE_ZZZ_B
    3379             :     2387112358U,        // LSR_WIDE_ZZZ_H
    3380             :     268472742U, // LSR_WIDE_ZZZ_S
    3381             :     302002598U, // LSR_ZPmI_B
    3382             :     302010790U, // LSR_ZPmI_D
    3383             :     2186310054U,        // LSR_ZPmI_H
    3384             :     302027174U, // LSR_ZPmI_S
    3385             :     302002598U, // LSR_ZPmZ_B
    3386             :     302010790U, // LSR_ZPmZ_D
    3387             :     2186310054U,        // LSR_ZPmZ_H
    3388             :     302027174U, // LSR_ZPmZ_S
    3389             :     167784870U, // LSR_ZZI_B
    3390             :     201347494U, // LSR_ZZI_D
    3391             :     239628710U, // LSR_ZZI_H
    3392             :     268472742U, // LSR_ZZI_S
    3393             :     100714528U, // MADDWrrr
    3394             :     100714528U, // MADDXrrr
    3395             :     302000033U, // MAD_ZPmZZ_B
    3396             :     302008225U, // MAD_ZPmZZ_D
    3397             :     2186307489U,        // MAD_ZPmZZ_H
    3398             :     302024609U, // MAD_ZPmZZ_S
    3399             :     301998787U, // MLA_ZPmZZ_B
    3400             :     302006979U, // MLA_ZPmZZ_D
    3401             :     2186306243U,        // MLA_ZPmZZ_H
    3402             :     302023363U, // MLA_ZPmZZ_S
    3403             :     135324355U, // MLAv16i8
    3404             :     2283332291U,        // MLAv2i32
    3405             :     2283332291U,        // MLAv2i32_indexed
    3406             :     136897219U, // MLAv4i16
    3407             :     136897219U, // MLAv4i16_indexed
    3408             :     137421507U, // MLAv4i32
    3409             :     137421507U, // MLAv4i32_indexed
    3410             :     2285429443U,        // MLAv8i16
    3411             :     2285429443U,        // MLAv8i16_indexed
    3412             :     2285953731U,        // MLAv8i8
    3413             :     302002840U, // MLS_ZPmZZ_B
    3414             :     302011032U, // MLS_ZPmZZ_D
    3415             :     2186310296U,        // MLS_ZPmZZ_H
    3416             :     302027416U, // MLS_ZPmZZ_S
    3417             :     135328408U, // MLSv16i8
    3418             :     2283336344U,        // MLSv2i32
    3419             :     2283336344U,        // MLSv2i32_indexed
    3420             :     136901272U, // MLSv4i16
    3421             :     136901272U, // MLSv4i16_indexed
    3422             :     137425560U, // MLSv4i32
    3423             :     137425560U, // MLSv4i32_indexed
    3424             :     2285433496U,        // MLSv8i16
    3425             :     2285433496U,        // MLSv8i16_indexed
    3426             :     2285957784U,        // MLSv8i8
    3427             :     1006685372U,        // MOVID
    3428             :     3188763836U,        // MOVIv16b_ns
    3429             :     1008774332U,        // MOVIv2d_ns
    3430             :     3189288124U,        // MOVIv2i32
    3431             :     3189288124U,        // MOVIv2s_msl
    3432             :     3190336700U,        // MOVIv4i16
    3433             :     3190860988U,        // MOVIv4i32
    3434             :     3190860988U,        // MOVIv4s_msl
    3435             :     3191909564U,        // MOVIv8b_ns
    3436             :     3191385276U,        // MOVIv8i16
    3437             :     402705607U, // MOVKWi
    3438             :     402705607U, // MOVKXi
    3439             :     3187724199U,        // MOVNWi
    3440             :     3187724199U,        // MOVNXi
    3441             :     13813U,     // MOVPRFX_ZPmZ_B
    3442             :     22005U,     // MOVPRFX_ZPmZ_D
    3443             :     2181592565U,        // MOVPRFX_ZPmZ_H
    3444             :     38389U,     // MOVPRFX_ZPmZ_S
    3445             :     302003701U, // MOVPRFX_ZPzZ_B
    3446             :     302011893U, // MOVPRFX_ZPzZ_D
    3447             :     2622518773U,        // MOVPRFX_ZPzZ_H
    3448             :     302028277U, // MOVPRFX_ZPzZ_S
    3449             :     2449847797U,        // MOVPRFX_ZZ
    3450             :     3187725945U,        // MOVZWi
    3451             :     3187725945U,        // MOVZXi
    3452             :     0U, // MOVaddr
    3453             :     0U, // MOVaddrBA
    3454             :     0U, // MOVaddrCP
    3455             :     0U, // MOVaddrEXT
    3456             :     0U, // MOVaddrJT
    3457             :     0U, // MOVaddrTLS
    3458             :     0U, // MOVbaseTLS
    3459             :     0U, // MOVi32imm
    3460             :     0U, // MOVi64imm
    3461             :     1073795820U,        // MRS
    3462             :     301999701U, // MSB_ZPmZZ_B
    3463             :     302007893U, // MSB_ZPmZZ_D
    3464             :     2186307157U,        // MSB_ZPmZZ_H
    3465             :     302024277U, // MSB_ZPmZZ_S
    3466             :     381355U,    // MSR
    3467             :     389547U,    // MSRpstateImm1
    3468             :     389547U,    // MSRpstateImm4
    3469             :     100714182U, // MSUBWrrr
    3470             :     100714182U, // MSUBXrrr
    3471             :     167784090U, // MUL_ZI_B
    3472             :     201346714U, // MUL_ZI_D
    3473             :     239627930U, // MUL_ZI_H
    3474             :     268471962U, // MUL_ZI_S
    3475             :     302001818U, // MUL_ZPmZ_B
    3476             :     302010010U, // MUL_ZPmZ_D
    3477             :     2186309274U,        // MUL_ZPmZ_H
    3478             :     302026394U, // MUL_ZPmZ_S
    3479             :     68202138U,  // MULv16i8
    3480             :     2216210074U,        // MULv2i32
    3481             :     2216210074U,        // MULv2i32_indexed
    3482             :     69775002U,  // MULv4i16
    3483             :     69775002U,  // MULv4i16_indexed
    3484             :     70299290U,  // MULv4i32
    3485             :     70299290U,  // MULv4i32_indexed
    3486             :     2218307226U,        // MULv8i16
    3487             :     2218307226U,        // MULv8i16_indexed
    3488             :     2218831514U,        // MULv8i8
    3489             :     3189288105U,        // MVNIv2i32
    3490             :     3189288105U,        // MVNIv2s_msl
    3491             :     3190336681U,        // MVNIv4i16
    3492             :     3190860969U,        // MVNIv4i32
    3493             :     3190860969U,        // MVNIv4s_msl
    3494             :     3191385257U,        // MVNIv8i16
    3495             :     302002797U, // NANDS_PPzPP
    3496             :     302000196U, // NAND_PPzPP
    3497             :     10549U,     // NEG_ZPmZ_B
    3498             :     18741U,     // NEG_ZPmZ_D
    3499             :     2181589301U,        // NEG_ZPmZ_H
    3500             :     35125U,     // NEG_ZPmZ_S
    3501             :     68200757U,  // NEGv16i8
    3502             :     2248198453U,        // NEGv1i64
    3503             :     68725045U,  // NEGv2i32
    3504             :     2216732981U,        // NEGv2i64
    3505             :     69773621U,  // NEGv4i16
    3506             :     2217781557U,        // NEGv4i32
    3507             :     70822197U,  // NEGv8i16
    3508             :     2218830133U,        // NEGv8i8
    3509             :     302002935U, // NORS_PPzPP
    3510             :     302002559U, // NOR_PPzPP
    3511             :     13190U,     // NOT_ZPmZ_B
    3512             :     21382U,     // NOT_ZPmZ_D
    3513             :     2181591942U,        // NOT_ZPmZ_H
    3514             :     37766U,     // NOT_ZPmZ_S
    3515             :     68203398U,  // NOTv16i8
    3516             :     2218832774U,        // NOTv8i8
    3517             :     302002879U, // ORNS_PPzPP
    3518             :     0U, // ORNWrr
    3519             :     100716394U, // ORNWrs
    3520             :     0U, // ORNXrr
    3521             :     100716394U, // ORNXrs
    3522             :     302002026U, // ORN_PPzPP
    3523             :     68202346U,  // ORNv16i8
    3524             :     2218831722U,        // ORNv8i8
    3525             :     302002941U, // ORRS_PPzPP
    3526             :     100716944U, // ORRWri
    3527             :     0U, // ORRWrr
    3528             :     100716944U, // ORRWrs
    3529             :     100716944U, // ORRXri
    3530             :     0U, // ORRXrr
    3531             :     100716944U, // ORRXrs
    3532             :     302002576U, // ORR_PPzPP
    3533             :     201347472U, // ORR_ZI
    3534             :     302002576U, // ORR_ZPmZ_B
    3535             :     302010768U, // ORR_ZPmZ_D
    3536             :     2186310032U,        // ORR_ZPmZ_H
    3537             :     302027152U, // ORR_ZPmZ_S
    3538             :     201347472U, // ORR_ZZZ
    3539             :     68202896U,  // ORRv16i8
    3540             :     404287888U, // ORRv2i32
    3541             :     405336464U, // ORRv4i16
    3542             :     405860752U, // ORRv4i32
    3543             :     406385040U, // ORRv8i16
    3544             :     2218832272U,        // ORRv8i8
    3545             :     302044276U, // ORV_VPZ_B
    3546             :     302044276U, // ORV_VPZ_D
    3547             :     302044276U, // ORV_VPZ_H
    3548             :     302044276U, // ORV_VPZ_S
    3549             :     2248196745U,        // PACDA
    3550             :     2248197245U,        // PACDB
    3551             :     6341468U,   // PACDZA
    3552             :     6342394U,   // PACDZB
    3553             :     100713126U, // PACGA
    3554             :     2248196781U,        // PACIA
    3555             :     5924U,      // PACIA1716
    3556             :     6100U,      // PACIASP
    3557             :     6155U,      // PACIAZ
    3558             :     2248197273U,        // PACIB
    3559             :     5944U,      // PACIB1716
    3560             :     6116U,      // PACIBSP
    3561             :     6169U,      // PACIBZ
    3562             :     6341484U,   // PACIZA
    3563             :     6342410U,   // PACIZB
    3564             :     6301929U,   // PFALSE
    3565             :     70820119U,  // PMULLv16i8
    3566             :     1132506640U,        // PMULLv1i64
    3567             :     1166057751U,        // PMULLv2i64
    3568             :     2218307088U,        // PMULLv8i8
    3569             :     68202150U,  // PMULv16i8
    3570             :     2218831526U,        // PMULv8i8
    3571             :     302003118U, // PNEXT_B
    3572             :     302011310U, // PNEXT_D
    3573             :     2387637166U,        // PNEXT_H
    3574             :     302027694U, // PNEXT_S
    3575             :     932054163U, // PRFB_D_PZI
    3576             :     246285459U, // PRFB_D_SCALED
    3577             :     2393769107U,        // PRFB_D_SXTW_SCALED
    3578             :     246285459U, // PRFB_D_UXTW_SCALED
    3579             :     246285459U, // PRFB_PRI
    3580             :     2393769107U,        // PRFB_PRR
    3581             :     932578451U, // PRFB_S_PZI
    3582             :     246285459U, // PRFB_S_SXTW_SCALED
    3583             :     2393769107U,        // PRFB_S_UXTW_SCALED
    3584             :     1200490558U,        // PRFD_D_PZI
    3585             :     246286398U, // PRFD_D_SCALED
    3586             :     2393770046U,        // PRFD_D_SXTW_SCALED
    3587             :     246286398U, // PRFD_D_UXTW_SCALED
    3588             :     246286398U, // PRFD_PRI
    3589             :     2393770046U,        // PRFD_PRR
    3590             :     1201014846U,        // PRFD_S_PZI
    3591             :     246286398U, // PRFD_S_SXTW_SCALED
    3592             :     2393770046U,        // PRFD_S_UXTW_SCALED
    3593             :     1234045523U,        // PRFH_D_PZI
    3594             :     246286931U, // PRFH_D_SCALED
    3595             :     2393770579U,        // PRFH_D_SXTW_SCALED
    3596             :     246286931U, // PRFH_D_UXTW_SCALED
    3597             :     246286931U, // PRFH_PRI
    3598             :     2393770579U,        // PRFH_PRR
    3599             :     1234569811U,        // PRFH_S_PZI
    3600             :     246286931U, // PRFH_S_SXTW_SCALED
    3601             :     2393770579U,        // PRFH_S_UXTW_SCALED
    3602             :     436612838U, // PRFMl
    3603             :     106835686U, // PRFMroW
    3604             :     106835686U, // PRFMroX
    3605             :     106835686U, // PRFMui
    3606             :     246289707U, // PRFS_PRR
    3607             :     106835722U, // PRFUMi
    3608             :     1267602731U,        // PRFW_D_PZI
    3609             :     2393773355U,        // PRFW_D_SCALED
    3610             :     246289707U, // PRFW_D_SXTW_SCALED
    3611             :     2393773355U,        // PRFW_D_UXTW_SCALED
    3612             :     246289707U, // PRFW_PRI
    3613             :     1268127019U,        // PRFW_S_PZI
    3614             :     246289707U, // PRFW_S_SXTW_SCALED
    3615             :     2393773355U,        // PRFW_S_UXTW_SCALED
    3616             :     2315629458U,        // PTEST_PP
    3617             :     2650813044U,        // PTRUES_B
    3618             :     2650821236U,        // PTRUES_D
    3619             :     26767988U,  // PTRUES_H
    3620             :     2650837620U,        // PTRUES_S
    3621             :     2650810627U,        // PTRUE_B
    3622             :     2650818819U,        // PTRUE_D
    3623             :     26765571U,  // PTRUE_H
    3624             :     2650835203U,        // PTRUE_S
    3625             :     27290743U,  // PUNPKHI_PP
    3626             :     27291582U,  // PUNPKLO_PP
    3627             :     2216210201U,        // RADDHNv2i64_v2i32
    3628             :     2284904802U,        // RADDHNv2i64_v4i32
    3629             :     69775129U,  // RADDHNv4i32_v4i16
    3630             :     137945442U, // RADDHNv4i32_v8i16
    3631             :     2282807650U,        // RADDHNv8i16_v16i8
    3632             :     2218831641U,        // RADDHNv8i16_v8i8
    3633             :     2216730741U,        // RAX1
    3634             :     2248201036U,        // RBITWr
    3635             :     2248201036U,        // RBITXr
    3636             :     13132U,     // RBIT_ZPmZ_B
    3637             :     21324U,     // RBIT_ZPmZ_D
    3638             :     2181591884U,        // RBIT_ZPmZ_H
    3639             :     37708U,     // RBIT_ZPmZ_S
    3640             :     68203340U,  // RBITv16i8
    3641             :     2218832716U,        // RBITv8i8
    3642             :     302002916U, // RDFFRS_PPz
    3643             :     6304049U,   // RDFFR_P
    3644             :     302002481U, // RDFFR_PPz
    3645             :     2248199867U,        // RDVLI_XI
    3646             :     6345515U,   // RET
    3647             :     6048U,      // RETAA
    3648             :     6055U,      // RETAB
    3649             :     0U, // RET_ReallyLR
    3650             :     2248196681U,        // REV16Wr
    3651             :     2248196681U,        // REV16Xr
    3652             :     68198985U,  // REV16v16i8
    3653             :     2218828361U,        // REV16v8i8
    3654             :     2248196219U,        // REV32Xr
    3655             :     68198523U,  // REV32v16i8
    3656             :     69771387U,  // REV32v4i16
    3657             :     70819963U,  // REV32v8i16
    3658             :     2218827899U,        // REV32v8i8
    3659             :     68198960U,  // REV64v16i8
    3660             :     68723248U,  // REV64v2i32
    3661             :     69771824U,  // REV64v4i16
    3662             :     2217779760U,        // REV64v4i32
    3663             :     70820400U,  // REV64v8i16
    3664             :     2218828336U,        // REV64v8i8
    3665             :     18146U,     // REVB_ZPmZ_D
    3666             :     2181588706U,        // REVB_ZPmZ_H
    3667             :     34530U,     // REVB_ZPmZ_S
    3668             :     19544U,     // REVH_ZPmZ_D
    3669             :     35928U,     // REVH_ZPmZ_S
    3670             :     21915U,     // REVW_ZPmZ_D
    3671             :     2248201216U,        // REVWr
    3672             :     2248201216U,        // REVXr
    3673             :     2315269120U,        // REV_PP_B
    3674             :     2348831744U,        // REV_PP_D
    3675             :     608728064U, // REV_PP_H
    3676             :     2415956992U,        // REV_PP_S
    3677             :     2315269120U,        // REV_ZZ_B
    3678             :     2348831744U,        // REV_ZZ_D
    3679             :     608728064U, // REV_ZZ_H
    3680             :     2415956992U,        // REV_ZZ_S
    3681             :     100714767U, // RMIF
    3682             :     100716932U, // RORVWr
    3683             :     100716932U, // RORVXr
    3684             :     2282807679U,        // RSHRNv16i8_shift
    3685             :     2216210266U,        // RSHRNv2i32_shift
    3686             :     69775194U,  // RSHRNv4i16_shift
    3687             :     2284904831U,        // RSHRNv4i32_shift
    3688             :     137945471U, // RSHRNv8i16_shift
    3689             :     2218831706U,        // RSHRNv8i8_shift
    3690             :     2216210193U,        // RSUBHNv2i64_v2i32
    3691             :     2284904793U,        // RSUBHNv2i64_v4i32
    3692             :     69775121U,  // RSUBHNv4i32_v4i16
    3693             :     137945433U, // RSUBHNv4i32_v8i16
    3694             :     2282807641U,        // RSUBHNv8i16_v16i8
    3695             :     2218831633U,        // RSUBHNv8i16_v8i8
    3696             :     137945243U, // SABALv16i8_v8i16
    3697             :     2283859149U,        // SABALv2i32_v2i64
    3698             :     137424077U, // SABALv4i16_v4i32
    3699             :     136372379U, // SABALv4i32_v2i64
    3700             :     2284904603U,        // SABALv8i16_v4i32
    3701             :     2285432013U,        // SABALv8i8_v8i16
    3702             :     135324285U, // SABAv16i8
    3703             :     2283332221U,        // SABAv2i32
    3704             :     136897149U, // SABAv4i16
    3705             :     137421437U, // SABAv4i32
    3706             :     2285429373U,        // SABAv8i16
    3707             :     2285953661U,        // SABAv8i8
    3708             :     70820061U,  // SABDLv16i8_v8i16
    3709             :     2216734078U,        // SABDLv2i32_v2i64
    3710             :     70299006U,  // SABDLv4i16_v4i32
    3711             :     69247197U,  // SABDLv4i32_v2i64
    3712             :     2217779421U,        // SABDLv8i16_v4i32
    3713             :     2218306942U,        // SABDLv8i8_v8i16
    3714             :     302000058U, // SABD_ZPmZ_B
    3715             :     302008250U, // SABD_ZPmZ_D
    3716             :     2186307514U,        // SABD_ZPmZ_H
    3717             :     302024634U, // SABD_ZPmZ_S
    3718             :     68200378U,  // SABDv16i8
    3719             :     2216208314U,        // SABDv2i32
    3720             :     69773242U,  // SABDv4i16
    3721             :     70297530U,  // SABDv4i32
    3722             :     2218305466U,        // SABDv8i16
    3723             :     2218829754U,        // SABDv8i8
    3724             :     137949222U, // SADALPv16i8_v8i16
    3725             :     162066470U, // SADALPv2i32_v1i64
    3726             :     135852070U, // SADALPv4i16_v2i32
    3727             :     2283860006U,        // SADALPv4i32_v2i64
    3728             :     137424934U, // SADALPv8i16_v4i32
    3729             :     2284384294U,        // SADALPv8i8_v4i16
    3730             :     70823990U,  // SADDLPv16i8_v8i16
    3731             :     94941238U,  // SADDLPv2i32_v1i64
    3732             :     68726838U,  // SADDLPv4i16_v2i32
    3733             :     2216734774U,        // SADDLPv4i32_v2i64
    3734             :     70299702U,  // SADDLPv8i16_v4i32
    3735             :     2217259062U,        // SADDLPv8i8_v4i16
    3736             :     67163171U,  // SADDLVv16i8v
    3737             :     67163171U,  // SADDLVv4i16v
    3738             :     2214646819U,        // SADDLVv4i32v
    3739             :     67163171U,  // SADDLVv8i16v
    3740             :     2214646819U,        // SADDLVv8i8v
    3741             :     70820077U,  // SADDLv16i8_v8i16
    3742             :     2216734116U,        // SADDLv2i32_v2i64
    3743             :     70299044U,  // SADDLv4i16_v4i32
    3744             :     69247213U,  // SADDLv4i32_v2i64
    3745             :     2217779437U,        // SADDLv8i16_v4i32
    3746             :     2218306980U,        // SADDLv8i8_v8i16
    3747             :     302044140U, // SADDV_VPZ_B
    3748             :     302044140U, // SADDV_VPZ_H
    3749             :     302044140U, // SADDV_VPZ_S
    3750             :     2218303998U,        // SADDWv16i8_v8i16
    3751             :     2216736029U,        // SADDWv2i32_v2i64
    3752             :     70300957U,  // SADDWv4i16_v4i32
    3753             :     2216731134U,        // SADDWv4i32_v2i64
    3754             :     70296062U,  // SADDWv8i16_v4i32
    3755             :     2218308893U,        // SADDWv8i8_v8i16
    3756             :     6061U,      // SB
    3757             :     100717141U, // SBCSWr
    3758             :     100717141U, // SBCSXr
    3759             :     100714273U, // SBCWr
    3760             :     100714273U, // SBCXr
    3761             :     100716250U, // SBFMWri
    3762             :     100716250U, // SBFMXri
    3763             :     100714773U, // SCVTFSWDri
    3764             :     100714773U, // SCVTFSWHri
    3765             :     100714773U, // SCVTFSWSri
    3766             :     100714773U, // SCVTFSXDri
    3767             :     100714773U, // SCVTFSXHri
    3768             :     100714773U, // SCVTFSXSri
    3769             :     2248198421U,        // SCVTFUWDri
    3770             :     2248198421U,        // SCVTFUWHri
    3771             :     2248198421U,        // SCVTFUWSri
    3772             :     2248198421U,        // SCVTFUXDri
    3773             :     2248198421U,        // SCVTFUXHri
    3774             :     2248198421U,        // SCVTFUXSri
    3775             :     18709U,     // SCVTF_ZPmZ_DtoD
    3776             :     2181589269U,        // SCVTF_ZPmZ_DtoH
    3777             :     35093U,     // SCVTF_ZPmZ_DtoS
    3778             :     2181589269U,        // SCVTF_ZPmZ_HtoH
    3779             :     18709U,     // SCVTF_ZPmZ_StoD
    3780             :     2181589269U,        // SCVTF_ZPmZ_StoH
    3781             :     35093U,     // SCVTF_ZPmZ_StoS
    3782             :     100714773U, // SCVTFd
    3783             :     100714773U, // SCVTFh
    3784             :     100714773U, // SCVTFs
    3785             :     2248198421U,        // SCVTFv1i16
    3786             :     2248198421U,        // SCVTFv1i32
    3787             :     2248198421U,        // SCVTFv1i64
    3788             :     68725013U,  // SCVTFv2f32
    3789             :     2216732949U,        // SCVTFv2f64
    3790             :     2216208661U,        // SCVTFv2i32_shift
    3791             :     2216732949U,        // SCVTFv2i64_shift
    3792             :     69773589U,  // SCVTFv4f16
    3793             :     2217781525U,        // SCVTFv4f32
    3794             :     69773589U,  // SCVTFv4i16_shift
    3795             :     70297877U,  // SCVTFv4i32_shift
    3796             :     70822165U,  // SCVTFv8f16
    3797             :     2218305813U,        // SCVTFv8i16_shift
    3798             :     302010863U, // SDIVR_ZPmZ_D
    3799             :     302027247U, // SDIVR_ZPmZ_S
    3800             :     100717591U, // SDIVWr
    3801             :     100717591U, // SDIVXr
    3802             :     302011415U, // SDIV_ZPmZ_D
    3803             :     302027799U, // SDIV_ZPmZ_S
    3804             :     3422573433U,        // SDOT_ZZZI_D
    3805             :     3456144249U,        // SDOT_ZZZI_S
    3806             :     3422573433U,        // SDOT_ZZZ_D
    3807             :     3456144249U,        // SDOT_ZZZ_S
    3808             :     137425785U, // SDOTlanev16i8
    3809             :     2283336569U,        // SDOTlanev8i8
    3810             :     137425785U, // SDOTv16i8
    3811             :     2283336569U,        // SDOTv8i8
    3812             :     302001588U, // SEL_PPPP
    3813             :     302001588U, // SEL_ZPZZ_B
    3814             :     302009780U, // SEL_ZPZZ_D
    3815             :     2387635636U,        // SEL_ZPZZ_H
    3816             :     302026164U, // SEL_ZPZZ_S
    3817             :     6341185U,   // SETF16
    3818             :     6341200U,   // SETF8
    3819             :     6132U,      // SETFFR
    3820             :     369190682U, // SHA1Crrr
    3821             :     2248198477U,        // SHA1Hrr
    3822             :     369192659U, // SHA1Mrrr
    3823             :     369192935U, // SHA1Prrr
    3824             :     137420801U, // SHA1SU0rrr
    3825             :     2284904523U,        // SHA1SU1rr
    3826             :     369189009U, // SHA256H2rrr
    3827             :     369191349U, // SHA256Hrrr
    3828             :     2284904469U,        // SHA256SU0rr
    3829             :     137420895U, // SHA256SU1rrr
    3830             :     369191296U, // SHA512H
    3831             :     369188999U, // SHA512H2
    3832             :     2216730634U,        // SHA512SU0
    3833             :     2283855956U,        // SHA512SU1
    3834             :     68200465U,  // SHADDv16i8
    3835             :     2216208401U,        // SHADDv2i32
    3836             :     69773329U,  // SHADDv4i16
    3837             :     70297617U,  // SHADDv4i32
    3838             :     2218305553U,        // SHADDv8i16
    3839             :     2218829841U,        // SHADDv8i8
    3840             :     70820094U,  // SHLLv16i8
    3841             :     2216734202U,        // SHLLv2i32
    3842             :     70299130U,  // SHLLv4i16
    3843             :     2216730878U,        // SHLLv4i32
    3844             :     70295806U,  // SHLLv8i16
    3845             :     2218307066U,        // SHLLv8i8
    3846             :     100715971U, // SHLd
    3847             :     68201923U,  // SHLv16i8_shift
    3848             :     2216209859U,        // SHLv2i32_shift
    3849             :     2216734147U,        // SHLv2i64_shift
    3850             :     69774787U,  // SHLv4i16_shift
    3851             :     70299075U,  // SHLv4i32_shift
    3852             :     2218307011U,        // SHLv8i16_shift
    3853             :     2218831299U,        // SHLv8i8_shift
    3854             :     2282807661U,        // SHRNv16i8_shift
    3855             :     2216210250U,        // SHRNv2i32_shift
    3856             :     69775178U,  // SHRNv4i16_shift
    3857             :     2284904813U,        // SHRNv4i32_shift
    3858             :     137945453U, // SHRNv8i16_shift
    3859             :     2218831690U,        // SHRNv8i8_shift
    3860             :     68200119U,  // SHSUBv16i8
    3861             :     2216208055U,        // SHSUBv2i32
    3862             :     69772983U,  // SHSUBv4i16
    3863             :     70297271U,  // SHSUBv4i32
    3864             :     2218305207U,        // SHSUBv8i16
    3865             :     2218829495U,        // SHSUBv8i8
    3866             :     369192095U, // SLId
    3867             :     135326879U, // SLIv16i8_shift
    3868             :     2283334815U,        // SLIv2i32_shift
    3869             :     2283859103U,        // SLIv2i64_shift
    3870             :     136899743U, // SLIv4i16_shift
    3871             :     137424031U, // SLIv4i32_shift
    3872             :     2285431967U,        // SLIv8i16_shift
    3873             :     2285956255U,        // SLIv8i8_shift
    3874             :     137420906U, // SM3PARTW1
    3875             :     137421326U, // SM3PARTW2
    3876             :     70295614U,  // SM3SS1
    3877             :     137421399U, // SM3TT1A
    3878             :     137421736U, // SM3TT1B
    3879             :     137421408U, // SM3TT2A
    3880             :     137421765U, // SM3TT2B
    3881             :     2217781355U,        // SM4E
    3882             :     70301205U,  // SM4ENCKEY
    3883             :     100715924U, // SMADDLrrr
    3884             :     68202686U,  // SMAXPv16i8
    3885             :     2216210622U,        // SMAXPv2i32
    3886             :     69775550U,  // SMAXPv4i16
    3887             :     70299838U,  // SMAXPv4i32
    3888             :     2218307774U,        // SMAXPv8i16
    3889             :     2218832062U,        // SMAXPv8i8
    3890             :     302044288U, // SMAXV_VPZ_B
    3891             :     302044288U, // SMAXV_VPZ_D
    3892             :     302044288U, // SMAXV_VPZ_H
    3893             :     302044288U, // SMAXV_VPZ_S
    3894             :     67163264U,  // SMAXVv16i8v
    3895             :     67163264U,  // SMAXVv4i16v
    3896             :     2214646912U,        // SMAXVv4i32v
    3897             :     67163264U,  // SMAXVv8i16v
    3898             :     2214646912U,        // SMAXVv8i8v
    3899             :     167785931U, // SMAX_ZI_B
    3900             :     201348555U, // SMAX_ZI_D
    3901             :     239629771U, // SMAX_ZI_H
    3902             :     268473803U, // SMAX_ZI_S
    3903             :     302003659U, // SMAX_ZPmZ_B
    3904             :     302011851U, // SMAX_ZPmZ_D
    3905             :     2186311115U,        // SMAX_ZPmZ_H
    3906             :     302028235U, // SMAX_ZPmZ_S
    3907             :     68203979U,  // SMAXv16i8
    3908             :     2216211915U,        // SMAXv2i32
    3909             :     69776843U,  // SMAXv4i16
    3910             :     70301131U,  // SMAXv4i32
    3911             :     2218309067U,        // SMAXv8i16
    3912             :     2218833355U,        // SMAXv8i8
    3913             :     75578U,     // SMC
    3914             :     68202610U,  // SMINPv16i8
    3915             :     2216210546U,        // SMINPv2i32
    3916             :     69775474U,  // SMINPv4i16
    3917             :     70299762U,  // SMINPv4i32
    3918             :     2218307698U,        // SMINPv8i16
    3919             :     2218831986U,        // SMINPv8i8
    3920             :     302044236U, // SMINV_VPZ_B
    3921             :     302044236U, // SMINV_VPZ_D
    3922             :     302044236U, // SMINV_VPZ_H
    3923             :     302044236U, // SMINV_VPZ_S
    3924             :     67163212U,  // SMINVv16i8v
    3925             :     67163212U,  // SMINVv4i16v
    3926             :     2214646860U,        // SMINVv4i32v
    3927             :     67163212U,  // SMINVv8i16v
    3928             :     2214646860U,        // SMINVv8i8v
    3929             :     167784233U, // SMIN_ZI_B
    3930             :     201346857U, // SMIN_ZI_D
    3931             :     239628073U, // SMIN_ZI_H
    3932             :     268472105U, // SMIN_ZI_S
    3933             :     302001961U, // SMIN_ZPmZ_B
    3934             :     302010153U, // SMIN_ZPmZ_D
    3935             :     2186309417U,        // SMIN_ZPmZ_H
    3936             :     302026537U, // SMIN_ZPmZ_S
    3937             :     68202281U,  // SMINv16i8
    3938             :     2216210217U,        // SMINv2i32
    3939             :     69775145U,  // SMINv4i16
    3940             :     70299433U,  // SMINv4i32
    3941             :     2218307369U,        // SMINv8i16
    3942             :     2218831657U,        // SMINv8i8
    3943             :     137945277U, // SMLALv16i8_v8i16
    3944             :     2283859188U,        // SMLALv2i32_indexed
    3945             :     2283859188U,        // SMLALv2i32_v2i64
    3946             :     137424116U, // SMLALv4i16_indexed
    3947             :     137424116U, // SMLALv4i16_v4i32
    3948             :     136372413U, // SMLALv4i32_indexed
    3949             :     136372413U, // SMLALv4i32_v2i64
    3950             :     2284904637U,        // SMLALv8i16_indexed
    3951             :     2284904637U,        // SMLALv8i16_v4i32
    3952             :     2285432052U,        // SMLALv8i8_v8i16
    3953             :     137945409U, // SMLSLv16i8_v8i16
    3954             :     2283859574U,        // SMLSLv2i32_indexed
    3955             :     2283859574U,        // SMLSLv2i32_v2i64
    3956             :     137424502U, // SMLSLv4i16_indexed
    3957             :     137424502U, // SMLSLv4i16_v4i32
    3958             :     136372545U, // SMLSLv4i32_indexed
    3959             :     136372545U, // SMLSLv4i32_v2i64
    3960             :     2284904769U,        // SMLSLv8i16_indexed
    3961             :     2284904769U,        // SMLSLv8i16_v4i32
    3962             :     2285432438U,        // SMLSLv8i8_v8i16
    3963             :     67163239U,  // SMOVvi16to32
    3964             :     67163239U,  // SMOVvi16to64
    3965             :     2214646887U,        // SMOVvi32to64
    3966             :     2214646887U,        // SMOVvi8to32
    3967             :     2214646887U,        // SMOVvi8to64
    3968             :     100715872U, // SMSUBLrrr
    3969             :     302000918U, // SMULH_ZPmZ_B
    3970             :     302009110U, // SMULH_ZPmZ_D
    3971             :     2186308374U,        // SMULH_ZPmZ_H
    3972             :     302025494U, // SMULH_ZPmZ_S
    3973             :     100715286U, // SMULHrr
    3974             :     70820127U,  // SMULLv16i8_v8i16
    3975             :     2216734231U,        // SMULLv2i32_indexed
    3976             :     2216734231U,        // SMULLv2i32_v2i64
    3977             :     70299159U,  // SMULLv4i16_indexed
    3978             :     70299159U,  // SMULLv4i16_v4i32
    3979             :     69247263U,  // SMULLv4i32_indexed
    3980             :     69247263U,  // SMULLv4i32_v2i64
    3981             :     2217779487U,        // SMULLv8i16_indexed
    3982             :     2217779487U,        // SMULLv8i16_v4i32
    3983             :     2218307095U,        // SMULLv8i8_v8i16
    3984             :     302000241U, // SPLICE_ZPZ_B
    3985             :     302008433U, // SPLICE_ZPZ_D
    3986             :     2387634289U,        // SPLICE_ZPZ_H
    3987             :     302024817U, // SPLICE_ZPZ_S
    3988             :     68203065U,  // SQABSv16i8
    3989             :     2248200761U,        // SQABSv1i16
    3990             :     2248200761U,        // SQABSv1i32
    3991             :     2248200761U,        // SQABSv1i64
    3992             :     2248200761U,        // SQABSv1i8
    3993             :     68727353U,  // SQABSv2i32
    3994             :     2216735289U,        // SQABSv2i64
    3995             :     69775929U,  // SQABSv4i16
    3996             :     2217783865U,        // SQABSv4i32
    3997             :     70824505U,  // SQABSv8i16
    3998             :     2218832441U,        // SQABSv8i8
    3999             :     167782447U, // SQADD_ZI_B
    4000             :     201345071U, // SQADD_ZI_D
    4001             :     239626287U, // SQADD_ZI_H
    4002             :     268470319U, // SQADD_ZI_S
    4003             :     167782447U, // SQADD_ZZZ_B
    4004             :     201345071U, // SQADD_ZZZ_D
    4005             :     2387109935U,        // SQADD_ZZZ_H
    4006             :     268470319U, // SQADD_ZZZ_S
    4007             :     68200495U,  // SQADDv16i8
    4008             :     100714543U, // SQADDv1i16
    4009             :     100714543U, // SQADDv1i32
    4010             :     100714543U, // SQADDv1i64
    4011             :     100714543U, // SQADDv1i8
    4012             :     2216208431U,        // SQADDv2i32
    4013             :     2216732719U,        // SQADDv2i64
    4014             :     69773359U,  // SQADDv4i16
    4015             :     70297647U,  // SQADDv4i32
    4016             :     2218305583U,        // SQADDv8i16
    4017             :     2218829871U,        // SQADDv8i8
    4018             :     536921181U, // SQDECB_XPiI
    4019             :     1342227549U,        // SQDECB_XPiWdI
    4020             :     536922061U, // SQDECD_XPiI
    4021             :     1342228429U,        // SQDECD_XPiWdI
    4022             :     536889293U, // SQDECD_ZPiI
    4023             :     536922667U, // SQDECH_XPiI
    4024             :     1342229035U,        // SQDECH_XPiWdI
    4025             :     6842923U,   // SQDECH_ZPiI
    4026             :     167825396U, // SQDECP_XPWd_B
    4027             :     201379828U, // SQDECP_XPWd_D
    4028             :     570478580U, // SQDECP_XPWd_H
    4029             :     268488692U, // SQDECP_XPWd_S
    4030             :     2315309044U,        // SQDECP_XP_B
    4031             :     2348863476U,        // SQDECP_XP_D
    4032             :     2717962228U,        // SQDECP_XP_H
    4033             :     2415972340U,        // SQDECP_XP_S
    4034             :     2147504116U,        // SQDECP_ZP_D
    4035             :     604532724U, // SQDECP_ZP_H
    4036             :     2147520500U,        // SQDECP_ZP_S
    4037             :     536925437U, // SQDECW_XPiI
    4038             :     1342231805U,        // SQDECW_XPiWdI
    4039             :     536909053U, // SQDECW_ZPiI
    4040             :     369192164U, // SQDMLALi16
    4041             :     369192164U, // SQDMLALi32
    4042             :     369192164U, // SQDMLALv1i32_indexed
    4043             :     369192164U, // SQDMLALv1i64_indexed
    4044             :     2283859172U,        // SQDMLALv2i32_indexed
    4045             :     2283859172U,        // SQDMLALv2i32_v2i64
    4046             :     137424100U, // SQDMLALv4i16_indexed
    4047             :     137424100U, // SQDMLALv4i16_v4i32
    4048             :     136372395U, // SQDMLALv4i32_indexed
    4049             :     136372395U, // SQDMLALv4i32_v2i64
    4050             :     2284904619U,        // SQDMLALv8i16_indexed
    4051             :     2284904619U,        // SQDMLALv8i16_v4i32
    4052             :     369192550U, // SQDMLSLi16
    4053             :     369192550U, // SQDMLSLi32
    4054             :     369192550U, // SQDMLSLv1i32_indexed
    4055             :     369192550U, // SQDMLSLv1i64_indexed
    4056             :     2283859558U,        // SQDMLSLv2i32_indexed
    4057             :     2283859558U,        // SQDMLSLv2i32_v2i64
    4058             :     137424486U, // SQDMLSLv4i16_indexed
    4059             :     137424486U, // SQDMLSLv4i16_v4i32
    4060             :     136372527U, // SQDMLSLv4i32_indexed
    4061             :     136372527U, // SQDMLSLv4i32_v2i64
    4062             :     2284904751U,        // SQDMLSLv8i16_indexed
    4063             :     2284904751U,        // SQDMLSLv8i16_v4i32
    4064             :     100715267U, // SQDMULHv1i16
    4065             :     100715267U, // SQDMULHv1i16_indexed
    4066             :     100715267U, // SQDMULHv1i32
    4067             :     100715267U, // SQDMULHv1i32_indexed
    4068             :     2216209155U,        // SQDMULHv2i32
    4069             :     2216209155U,        // SQDMULHv2i32_indexed
    4070             :     69774083U,  // SQDMULHv4i16
    4071             :     69774083U,  // SQDMULHv4i16_indexed
    4072             :     70298371U,  // SQDMULHv4i32
    4073             :     70298371U,  // SQDMULHv4i32_indexed
    4074             :     2218306307U,        // SQDMULHv8i16
    4075             :     2218306307U,        // SQDMULHv8i16_indexed
    4076             :     100716039U, // SQDMULLi16
    4077             :     100716039U, // SQDMULLi32
    4078             :     100716039U, // SQDMULLv1i32_indexed
    4079             :     100716039U, // SQDMULLv1i64_indexed
    4080             :     2216734215U,        // SQDMULLv2i32_indexed
    4081             :     2216734215U,        // SQDMULLv2i32_v2i64
    4082             :     70299143U,  // SQDMULLv4i16_indexed
    4083             :     70299143U,  // SQDMULLv4i16_v4i32
    4084             :     69247245U,  // SQDMULLv4i32_indexed
    4085             :     69247245U,  // SQDMULLv4i32_v2i64
    4086             :     2217779469U,        // SQDMULLv8i16_indexed
    4087             :     2217779469U,        // SQDMULLv8i16_v4i32
    4088             :     536921197U, // SQINCB_XPiI
    4089             :     1342227565U,        // SQINCB_XPiWdI
    4090             :     536922077U, // SQINCD_XPiI
    4091             :     1342228445U,        // SQINCD_XPiWdI
    4092             :     536889309U, // SQINCD_ZPiI
    4093             :     536922683U, // SQINCH_XPiI
    4094             :     1342229051U,        // SQINCH_XPiWdI
    4095             :     6842939U,   // SQINCH_ZPiI
    4096             :     167825412U, // SQINCP_XPWd_B
    4097             :     201379844U, // SQINCP_XPWd_D
    4098             :     570478596U, // SQINCP_XPWd_H
    4099             :     268488708U, // SQINCP_XPWd_S
    4100             :     2315309060U,        // SQINCP_XP_B
    4101             :     2348863492U,        // SQINCP_XP_D
    4102             :     2717962244U,        // SQINCP_XP_H
    4103             :     2415972356U,        // SQINCP_XP_S
    4104             :     2147504132U,        // SQINCP_ZP_D
    4105             :     604532740U, // SQINCP_ZP_H
    4106             :     2147520516U,        // SQINCP_ZP_S
    4107             :     536925453U, // SQINCW_XPiI
    4108             :     1342231821U,        // SQINCW_XPiWdI
    4109             :     536909069U, // SQINCW_ZPiI
    4110             :     68200762U,  // SQNEGv16i8
    4111             :     2248198458U,        // SQNEGv1i16
    4112             :     2248198458U,        // SQNEGv1i32
    4113             :     2248198458U,        // SQNEGv1i64
    4114             :     2248198458U,        // SQNEGv1i8
    4115             :     68725050U,  // SQNEGv2i32
    4116             :     2216732986U,        // SQNEGv2i64
    4117             :     69773626U,  // SQNEGv4i16
    4118             :     2217781562U,        // SQNEGv4i32
    4119             :     70822202U,  // SQNEGv8i16
    4120             :     2218830138U,        // SQNEGv8i8
    4121             :     369191367U, // SQRDMLAHi16_indexed
    4122             :     369191367U, // SQRDMLAHi32_indexed
    4123             :     369191367U, // SQRDMLAHv1i16
    4124             :     369191367U, // SQRDMLAHv1i32
    4125             :     2283334087U,        // SQRDMLAHv2i32
    4126             :     2283334087U,        // SQRDMLAHv2i32_indexed
    4127             :     136899015U, // SQRDMLAHv4i16
    4128             :     136899015U, // SQRDMLAHv4i16_indexed
    4129             :     137423303U, // SQRDMLAHv4i32
    4130             :     137423303U, // SQRDMLAHv4i32_indexed
    4131             :     2285431239U,        // SQRDMLAHv8i16
    4132             :     2285431239U,        // SQRDMLAHv8i16_indexed
    4133             :     369191947U, // SQRDMLSHi16_indexed
    4134             :     369191947U, // SQRDMLSHi32_indexed
    4135             :     369191947U, // SQRDMLSHv1i16
    4136             :     369191947U, // SQRDMLSHv1i32
    4137             :     2283334667U,        // SQRDMLSHv2i32
    4138             :     2283334667U,        // SQRDMLSHv2i32_indexed
    4139             :     136899595U, // SQRDMLSHv4i16
    4140             :     136899595U, // SQRDMLSHv4i16_indexed
    4141             :     137423883U, // SQRDMLSHv4i32
    4142             :     137423883U, // SQRDMLSHv4i32_indexed
    4143             :     2285431819U,        // SQRDMLSHv8i16
    4144             :     2285431819U,        // SQRDMLSHv8i16_indexed
    4145             :     100715276U, // SQRDMULHv1i16
    4146             :     100715276U, // SQRDMULHv1i16_indexed
    4147             :     100715276U, // SQRDMULHv1i32
    4148             :     100715276U, // SQRDMULHv1i32_indexed
    4149             :     2216209164U,        // SQRDMULHv2i32
    4150             :     2216209164U,        // SQRDMULHv2i32_indexed
    4151             :     69774092U,  // SQRDMULHv4i16
    4152             :     69774092U,  // SQRDMULHv4i16_indexed
    4153             :     70298380U,  // SQRDMULHv4i32
    4154             :     70298380U,  // SQRDMULHv4i32_indexed
    4155             :     2218306316U,        // SQRDMULHv8i16
    4156             :     2218306316U,        // SQRDMULHv8i16_indexed
    4157             :     68201935U,  // SQRSHLv16i8
    4158             :     100715983U, // SQRSHLv1i16
    4159             :     100715983U, // SQRSHLv1i32
    4160             :     100715983U, // SQRSHLv1i64
    4161             :     100715983U, // SQRSHLv1i8
    4162             :     2216209871U,        // SQRSHLv2i32
    4163             :     2216734159U,        // SQRSHLv2i64
    4164             :     69774799U,  // SQRSHLv4i16
    4165             :     70299087U,  // SQRSHLv4i32
    4166             :     2218307023U,        // SQRSHLv8i16
    4167             :     2218831311U,        // SQRSHLv8i8
    4168             :     100716376U, // SQRSHRNb
    4169             :     100716376U, // SQRSHRNh
    4170             :     100716376U, // SQRSHRNs
    4171             :     2282807677U,        // SQRSHRNv16i8_shift
    4172             :     2216210264U,        // SQRSHRNv2i32_shift
    4173             :     69775192U,  // SQRSHRNv4i16_shift
    4174             :     2284904829U,        // SQRSHRNv4i32_shift
    4175             :     137945469U, // SQRSHRNv8i16_shift
    4176             :     2218831704U,        // SQRSHRNv8i8_shift
    4177             :     100716437U, // SQRSHRUNb
    4178             :     100716437U, // SQRSHRUNh
    4179             :     100716437U, // SQRSHRUNs
    4180             :     2282807737U,        // SQRSHRUNv16i8_shift
    4181             :     2216210325U,        // SQRSHRUNv2i32_shift
    4182             :     69775253U,  // SQRSHRUNv4i16_shift
    4183             :     2284904889U,        // SQRSHRUNv4i32_shift
    4184             :     137945529U, // SQRSHRUNv8i16_shift
    4185             :     2218831765U,        // SQRSHRUNv8i8_shift
    4186             :     100717501U, // SQSHLUb
    4187             :     100717501U, // SQSHLUd
    4188             :     100717501U, // SQSHLUh
    4189             :     100717501U, // SQSHLUs
    4190             :     68203453U,  // SQSHLUv16i8_shift
    4191             :     2216211389U,        // SQSHLUv2i32_shift
    4192             :     2216735677U,        // SQSHLUv2i64_shift
    4193             :     69776317U,  // SQSHLUv4i16_shift
    4194             :     70300605U,  // SQSHLUv4i32_shift
    4195             :     2218308541U,        // SQSHLUv8i16_shift
    4196             :     2218832829U,        // SQSHLUv8i8_shift
    4197             :     100715969U, // SQSHLb
    4198             :     100715969U, // SQSHLd
    4199             :     100715969U, // SQSHLh
    4200             :     100715969U, // SQSHLs
    4201             :     68201921U,  // SQSHLv16i8
    4202             :     68201921U,  // SQSHLv16i8_shift
    4203             :     100715969U, // SQSHLv1i16
    4204             :     100715969U, // SQSHLv1i32
    4205             :     100715969U, // SQSHLv1i64
    4206             :     100715969U, // SQSHLv1i8
    4207             :     2216209857U,        // SQSHLv2i32
    4208             :     2216209857U,        // SQSHLv2i32_shift
    4209             :     2216734145U,        // SQSHLv2i64
    4210             :     2216734145U,        // SQSHLv2i64_shift
    4211             :     69774785U,  // SQSHLv4i16
    4212             :     69774785U,  // SQSHLv4i16_shift
    4213             :     70299073U,  // SQSHLv4i32
    4214             :     70299073U,  // SQSHLv4i32_shift
    4215             :     2218307009U,        // SQSHLv8i16
    4216             :     2218307009U,        // SQSHLv8i16_shift
    4217             :     2218831297U,        // SQSHLv8i8
    4218             :     2218831297U,        // SQSHLv8i8_shift
    4219             :     100716360U, // SQSHRNb
    4220             :     100716360U, // SQSHRNh
    4221             :     100716360U, // SQSHRNs
    4222             :     2282807659U,        // SQSHRNv16i8_shift
    4223             :     2216210248U,        // SQSHRNv2i32_shift
    4224             :     69775176U,  // SQSHRNv4i16_shift
    4225             :     2284904811U,        // SQSHRNv4i32_shift
    4226             :     137945451U, // SQSHRNv8i16_shift
    4227             :     2218831688U,        // SQSHRNv8i8_shift
    4228             :     100716428U, // SQSHRUNb
    4229             :     100716428U, // SQSHRUNh
    4230             :     100716428U, // SQSHRUNs
    4231             :     2282807727U,        // SQSHRUNv16i8_shift
    4232             :     2216210316U,        // SQSHRUNv2i32_shift
    4233             :     69775244U,  // SQSHRUNv4i16_shift
    4234             :     2284904879U,        // SQSHRUNv4i32_shift
    4235             :     137945519U, // SQSHRUNv8i16_shift
    4236             :     2218831756U,        // SQSHRUNv8i8_shift
    4237             :     167782100U, // SQSUB_ZI_B
    4238             :     201344724U, // SQSUB_ZI_D
    4239             :     239625940U, // SQSUB_ZI_H
    4240             :     268469972U, // SQSUB_ZI_S
    4241             :     167782100U, // SQSUB_ZZZ_B
    4242             :     201344724U, // SQSUB_ZZZ_D
    4243             :     2387109588U,        // SQSUB_ZZZ_H
    4244             :     268469972U, // SQSUB_ZZZ_S
    4245             :     68200148U,  // SQSUBv16i8
    4246             :     100714196U, // SQSUBv1i16
    4247             :     100714196U, // SQSUBv1i32
    4248             :     100714196U, // SQSUBv1i64
    4249             :     100714196U, // SQSUBv1i8
    4250             :     2216208084U,        // SQSUBv2i32
    4251             :     2216732372U,        // SQSUBv2i64
    4252             :     69773012U,  // SQSUBv4i16
    4253             :     70297300U,  // SQSUBv4i32
    4254             :     2218305236U,        // SQSUBv8i16
    4255             :     2218829524U,        // SQSUBv8i8
    4256             :     135324063U, // SQXTNv16i8
    4257             :     2248200062U,        // SQXTNv1i16
    4258             :     2248200062U,        // SQXTNv1i32
    4259             :     2248200062U,        // SQXTNv1i8
    4260             :     2216210302U,        // SQXTNv2i32
    4261             :     2217258878U,        // SQXTNv4i16
    4262             :     2284904863U,        // SQXTNv4i32
    4263             :     2285429151U,        // SQXTNv8i16
    4264             :     71348094U,  // SQXTNv8i8
    4265             :     135324100U, // SQXTUNv16i8
    4266             :     2248200095U,        // SQXTUNv1i16
    4267             :     2248200095U,        // SQXTUNv1i32
    4268             :     2248200095U,        // SQXTUNv1i8
    4269             :     2216210335U,        // SQXTUNv2i32
    4270             :     2217258911U,        // SQXTUNv4i16
    4271             :     2284904900U,        // SQXTUNv4i32
    4272             :     2285429188U,        // SQXTUNv8i16
    4273             :     71348127U,  // SQXTUNv8i8
    4274             :     68200449U,  // SRHADDv16i8
    4275             :     2216208385U,        // SRHADDv2i32
    4276             :     69773313U,  // SRHADDv4i16
    4277             :     70297601U,  // SRHADDv4i32
    4278             :     2218305537U,        // SRHADDv8i16
    4279             :     2218829825U,        // SRHADDv8i8
    4280             :     369192111U, // SRId
    4281             :     135326895U, // SRIv16i8_shift
    4282             :     2283334831U,        // SRIv2i32_shift
    4283             :     2283859119U,        // SRIv2i64_shift
    4284             :     136899759U, // SRIv4i16_shift
    4285             :     137424047U, // SRIv4i32_shift
    4286             :     2285431983U,        // SRIv8i16_shift
    4287             :     2285956271U,        // SRIv8i8_shift
    4288             :     68201951U,  // SRSHLv16i8
    4289             :     100715999U, // SRSHLv1i64
    4290             :     2216209887U,        // SRSHLv2i32
    4291             :     2216734175U,        // SRSHLv2i64
    4292             :     69774815U,  // SRSHLv4i16
    4293             :     70299103U,  // SRSHLv4i32
    4294             :     2218307039U,        // SRSHLv8i16
    4295             :     2218831327U,        // SRSHLv8i8
    4296             :     100716863U, // SRSHRd
    4297             :     68202815U,  // SRSHRv16i8_shift
    4298             :     2216210751U,        // SRSHRv2i32_shift
    4299             :     2216735039U,        // SRSHRv2i64_shift
    4300             :     69775679U,  // SRSHRv4i16_shift
    4301             :     70299967U,  // SRSHRv4i32_shift
    4302             :     2218307903U,        // SRSHRv8i16_shift
    4303             :     2218832191U,        // SRSHRv8i8_shift
    4304             :     369189650U, // SRSRAd
    4305             :     135324434U, // SRSRAv16i8_shift
    4306             :     2283332370U,        // SRSRAv2i32_shift
    4307             :     2283856658U,        // SRSRAv2i64_shift
    4308             :     136897298U, // SRSRAv4i16_shift
    4309             :     137421586U, // SRSRAv4i32_shift
    4310             :     2285429522U,        // SRSRAv8i16_shift
    4311             :     2285953810U,        // SRSRAv8i8_shift
    4312             :     70820093U,  // SSHLLv16i8_shift
    4313             :     2216734201U,        // SSHLLv2i32_shift
    4314             :     70299129U,  // SSHLLv4i16_shift
    4315             :     69247229U,  // SSHLLv4i32_shift
    4316             :     2217779453U,        // SSHLLv8i16_shift
    4317             :     2218307065U,        // SSHLLv8i8_shift
    4318             :     68201965U,  // SSHLv16i8
    4319             :     100716013U, // SSHLv1i64
    4320             :     2216209901U,        // SSHLv2i32
    4321             :     2216734189U,        // SSHLv2i64
    4322             :     69774829U,  // SSHLv4i16
    4323             :     70299117U,  // SSHLv4i32
    4324             :     2218307053U,        // SSHLv8i16
    4325             :     2218831341U,        // SSHLv8i8
    4326             :     100716877U, // SSHRd
    4327             :     68202829U,  // SSHRv16i8_shift
    4328             :     2216210765U,        // SSHRv2i32_shift
    4329             :     2216735053U,        // SSHRv2i64_shift
    4330             :     69775693U,  // SSHRv4i16_shift
    4331             :     70299981U,  // SSHRv4i32_shift
    4332             :     2218307917U,        // SSHRv8i16_shift
    4333             :     2218832205U,        // SSHRv8i8_shift
    4334             :     369189664U, // SSRAd
    4335             :     135324448U, // SSRAv16i8_shift
    4336             :     2283332384U,        // SSRAv2i32_shift
    4337             :     2283856672U,        // SSRAv2i64_shift
    4338             :     136897312U, // SSRAv4i16_shift
    4339             :     137421600U, // SSRAv4i32_shift
    4340             :     2285429536U,        // SSRAv8i16_shift
    4341             :     2285953824U,        // SSRAv8i8_shift
    4342             :     374997922U, // SST1B_D
    4343             :     878314402U, // SST1B_D_IMM
    4344             :     374997922U, // SST1B_D_SXTW
    4345             :     374997922U, // SST1B_D_UXTW
    4346             :     811213730U, // SST1B_S_IMM
    4347             :     375006114U, // SST1B_S_SXTW
    4348             :     375006114U, // SST1B_S_UXTW
    4349             :     374998902U, // SST1D
    4350             :     3025799030U,        // SST1D_IMM
    4351             :     374998902U, // SST1D_SCALED
    4352             :     374998902U, // SST1D_SXTW
    4353             :     374998902U, // SST1D_SXTW_SCALED
    4354             :     374998902U, // SST1D_UXTW
    4355             :     374998902U, // SST1D_UXTW_SCALED
    4356             :     374999418U, // SST1H_D
    4357             :     878315898U, // SST1H_D_IMM
    4358             :     374999418U, // SST1H_D_SCALED
    4359             :     374999418U, // SST1H_D_SXTW
    4360             :     374999418U, // SST1H_D_SXTW_SCALED
    4361             :     374999418U, // SST1H_D_UXTW
    4362             :     374999418U, // SST1H_D_UXTW_SCALED
    4363             :     811215226U, // SST1H_S_IMM
    4364             :     375007610U, // SST1H_S_SXTW
    4365             :     375007610U, // SST1H_S_SXTW_SCALED
    4366             :     375007610U, // SST1H_S_UXTW
    4367             :     375007610U, // SST1H_S_UXTW_SCALED
    4368             :     375002292U, // SST1W_D
    4369             :     3025802420U,        // SST1W_D_IMM
    4370             :     375002292U, // SST1W_D_SCALED
    4371             :     375002292U, // SST1W_D_SXTW
    4372             :     375002292U, // SST1W_D_SXTW_SCALED
    4373             :     375002292U, // SST1W_D_UXTW
    4374             :     375002292U, // SST1W_D_UXTW_SCALED
    4375             :     2958701748U,        // SST1W_IMM
    4376             :     375010484U, // SST1W_SXTW
    4377             :     375010484U, // SST1W_SXTW_SCALED
    4378             :     375010484U, // SST1W_UXTW
    4379             :     375010484U, // SST1W_UXTW_SCALED
    4380             :     70820045U,  // SSUBLv16i8_v8i16
    4381             :     2216734064U,        // SSUBLv2i32_v2i64
    4382             :     70298992U,  // SSUBLv4i16_v4i32
    4383             :     69247181U,  // SSUBLv4i32_v2i64
    4384             :     2217779405U,        // SSUBLv8i16_v4i32
    4385             :     2218306928U,        // SSUBLv8i8_v8i16
    4386             :     2218303982U,        // SSUBWv16i8_v8i16
    4387             :     2216735974U,        // SSUBWv2i32_v2i64
    4388             :     70300902U,  // SSUBWv4i16_v4i32
    4389             :     2216731118U,        // SSUBWv4i32_v2i64
    4390             :     70296046U,  // SSUBWv8i16_v4i32
    4391             :     2218308838U,        // SSUBWv8i8_v8i16
    4392             :     375022498U, // ST1B
    4393             :     374997922U, // ST1B_D
    4394             :     374997922U, // ST1B_D_IMM
    4395             :     375030690U, // ST1B_H
    4396             :     375030690U, // ST1B_H_IMM
    4397             :     375022498U, // ST1B_IMM
    4398             :     375006114U, // ST1B_S
    4399             :     375006114U, // ST1B_S_IMM
    4400             :     374998902U, // ST1D
    4401             :     374998902U, // ST1D_IMM
    4402             :     172102U,    // ST1Fourv16b
    4403             :     13287494U,  // ST1Fourv16b_POST
    4404             :     188486U,    // ST1Fourv1d
    4405             :     13828166U,  // ST1Fourv1d_POST
    4406             :     204870U,    // ST1Fourv2d
    4407             :     13320262U,  // ST1Fourv2d_POST
    4408             :     221254U,    // ST1Fourv2s
    4409             :     13860934U,  // ST1Fourv2s_POST
    4410             :     237638U,    // ST1Fourv4h
    4411             :     13877318U,  // ST1Fourv4h_POST
    4412             :     254022U,    // ST1Fourv4s
    4413             :     13369414U,  // ST1Fourv4s_POST
    4414             :     270406U,    // ST1Fourv8b
    4415             :     13910086U,  // ST1Fourv8b_POST
    4416             :     286790U,    // ST1Fourv8h
    4417             :     13402182U,  // ST1Fourv8h_POST
    4418             :     375032186U, // ST1H
    4419             :     374999418U, // ST1H_D
    4420             :     374999418U, // ST1H_D_IMM
    4421             :     375032186U, // ST1H_IMM
    4422             :     375007610U, // ST1H_S
    4423             :     375007610U, // ST1H_S_IMM
    4424             :     172102U,    // ST1Onev16b
    4425             :     14336070U,  // ST1Onev16b_POST
    4426             :     188486U,    // ST1Onev1d
    4427             :     14876742U,  // ST1Onev1d_POST
    4428             :     204870U,    // ST1Onev2d
    4429             :     14368838U,  // ST1Onev2d_POST
    4430             :     221254U,    // ST1Onev2s
    4431             :     14909510U,  // ST1Onev2s_POST
    4432             :     237638U,    // ST1Onev4h
    4433             :     14925894U,  // ST1Onev4h_POST
    4434             :     254022U,    // ST1Onev4s
    4435             :     14417990U,  // ST1Onev4s_POST
    4436             :     270406U,    // ST1Onev8b
    4437             :     14958662U,  // ST1Onev8b_POST
    4438             :     286790U,    // ST1Onev8h
    4439             :     14450758U,  // ST1Onev8h_POST
    4440             :     172102U,    // ST1Threev16b
    4441             :     16957510U,  // ST1Threev16b_POST
    4442             :     188486U,    // ST1Threev1d
    4443             :     17498182U,  // ST1Threev1d_POST
    4444             :     204870U,    // ST1Threev2d
    4445             :     16990278U,  // ST1Threev2d_POST
    4446             :     221254U,    // ST1Threev2s
    4447             :     17530950U,  // ST1Threev2s_POST
    4448             :     237638U,    // ST1Threev4h
    4449             :     17547334U,  // ST1Threev4h_POST
    4450             :     254022U,    // ST1Threev4s
    4451             :     17039430U,  // ST1Threev4s_POST
    4452             :     270406U,    // ST1Threev8b
    4453             :     17580102U,  // ST1Threev8b_POST
    4454             :     286790U,    // ST1Threev8h
    4455             :     17072198U,  // ST1Threev8h_POST
    4456             :     172102U,    // ST1Twov16b
    4457             :     13811782U,  // ST1Twov16b_POST
    4458             :     188486U,    // ST1Twov1d
    4459             :     14352454U,  // ST1Twov1d_POST
    4460             :     204870U,    // ST1Twov2d
    4461             :     13844550U,  // ST1Twov2d_POST
    4462             :     221254U,    // ST1Twov2s
    4463             :     14385222U,  // ST1Twov2s_POST
    4464             :     237638U,    // ST1Twov4h
    4465             :     14401606U,  // ST1Twov4h_POST
    4466             :     254022U,    // ST1Twov4s
    4467             :     13893702U,  // ST1Twov4s_POST
    4468             :     270406U,    // ST1Twov8b
    4469             :     14434374U,  // ST1Twov8b_POST
    4470             :     286790U,    // ST1Twov8h
    4471             :     13926470U,  // ST1Twov8h_POST
    4472             :     375010484U, // ST1W
    4473             :     375002292U, // ST1W_D
    4474             :     375002292U, // ST1W_D_IMM
    4475             :     375010484U, // ST1W_IMM
    4476             :     409670U,    // ST1i16
    4477             :     1404346438U,        // ST1i16_POST
    4478             :     417862U,    // ST1i32
    4479             :     1437917254U,        // ST1i32_POST
    4480             :     426054U,    // ST1i64
    4481             :     1471488070U,        // ST1i64_POST
    4482             :     434246U,    // ST1i8
    4483             :     1505058886U,        // ST1i8_POST
    4484             :     375022527U, // ST2B
    4485             :     375022527U, // ST2B_IMM
    4486             :     374998914U, // ST2D
    4487             :     374998914U, // ST2D_IMM
    4488             :     1510004611U,        // ST2GOffset
    4489             :     3719395203U,        // ST2GPostIndex
    4490             :     3691083651U,        // ST2GPreIndex
    4491             :     375032215U, // ST2H
    4492             :     375032215U, // ST2H_IMM
    4493             :     172521U,    // ST2Twov16b
    4494             :     13812201U,  // ST2Twov16b_POST
    4495             :     205289U,    // ST2Twov2d
    4496             :     13844969U,  // ST2Twov2d_POST
    4497             :     221673U,    // ST2Twov2s
    4498             :     14385641U,  // ST2Twov2s_POST
    4499             :     238057U,    // ST2Twov4h
    4500             :     14402025U,  // ST2Twov4h_POST
    4501             :     254441U,    // ST2Twov4s
    4502             :     13894121U,  // ST2Twov4s_POST
    4503             :     270825U,    // ST2Twov8b
    4504             :     14434793U,  // ST2Twov8b_POST
    4505             :     287209U,    // ST2Twov8h
    4506             :     13926889U,  // ST2Twov8h_POST
    4507             :     375010504U, // ST2W
    4508             :     375010504U, // ST2W_IMM
    4509             :     410089U,    // ST2i16
    4510             :     1437901289U,        // ST2i16_POST
    4511             :     418281U,    // ST2i32
    4512             :     1471472105U,        // ST2i32_POST
    4513             :     426473U,    // ST2i64
    4514             :     1605706217U,        // ST2i64_POST
    4515             :     434665U,    // ST2i8
    4516             :     1404396009U,        // ST2i8_POST
    4517             :     375022548U, // ST3B
    4518             :     375022548U, // ST3B_IMM
    4519             :     374998926U, // ST3D
    4520             :     374998926U, // ST3D_IMM
    4521             :     375032227U, // ST3H
    4522             :     375032227U, // ST3H_IMM
    4523             :     172587U,    // ST3Threev16b
    4524             :     16957995U,  // ST3Threev16b_POST
    4525             :     205355U,    // ST3Threev2d
    4526             :     16990763U,  // ST3Threev2d_POST
    4527             :     221739U,    // ST3Threev2s
    4528             :     17531435U,  // ST3Threev2s_POST
    4529             :     238123U,    // ST3Threev4h
    4530             :     17547819U,  // ST3Threev4h_POST
    4531             :     254507U,    // ST3Threev4s
    4532             :     17039915U,  // ST3Threev4s_POST
    4533             :     270891U,    // ST3Threev8b
    4534             :     17580587U,  // ST3Threev8b_POST
    4535             :     287275U,    // ST3Threev8h
    4536             :     17072683U,  // ST3Threev8h_POST
    4537             :     375010516U, // ST3W
    4538             :     375010516U, // ST3W_IMM
    4539             :     410155U,    // ST3i16
    4540             :     1639227947U,        // ST3i16_POST
    4541             :     418347U,    // ST3i32
    4542             :     1672798763U,        // ST3i32_POST
    4543             :     426539U,    // ST3i64
    4544             :     1706369579U,        // ST3i64_POST
    4545             :     434731U,    // ST3i8
    4546             :     1739940395U,        // ST3i8_POST
    4547             :     375022560U, // ST4B
    4548             :     375022560U, // ST4B_IMM
    4549             :     374998938U, // ST4D
    4550             :     374998938U, // ST4D_IMM
    4551             :     172604U,    // ST4Fourv16b
    4552             :     13287996U,  // ST4Fourv16b_POST
    4553             :     205372U,    // ST4Fourv2d
    4554             :     13320764U,  // ST4Fourv2d_POST
    4555             :     221756U,    // ST4Fourv2s
    4556             :     13861436U,  // ST4Fourv2s_POST
    4557             :     238140U,    // ST4Fourv4h
    4558             :     13877820U,  // ST4Fourv4h_POST
    4559             :     254524U,    // ST4Fourv4s
    4560             :     13369916U,  // ST4Fourv4s_POST
    4561             :     270908U,    // ST4Fourv8b
    4562             :     13910588U,  // ST4Fourv8b_POST
    4563             :     287292U,    // ST4Fourv8h
    4564             :     13402684U,  // ST4Fourv8h_POST
    4565             :     375032239U, // ST4H
    4566             :     375032239U, // ST4H_IMM
    4567             :     375010528U, // ST4W
    4568             :     375010528U, // ST4W_IMM
    4569             :     410172U,    // ST4i16
    4570             :     1471455804U,        // ST4i16_POST
    4571             :     418364U,    // ST4i32
    4572             :     1605689916U,        // ST4i32_POST
    4573             :     426556U,    // ST4i64
    4574             :     1773478460U,        // ST4i64_POST
    4575             :     434748U,    // ST4i8
    4576             :     1437950524U,        // ST4i8_POST
    4577             :     1510004626U,        // STGOffset
    4578             :     2248200224U,        // STGPi
    4579             :     3719395218U,        // STGPostIndex
    4580             :     2516676640U,        // STGPpost
    4581             :     2516676640U,        // STGPpre
    4582             :     3691083666U,        // STGPreIndex
    4583             :     2522444811U,        // STGV
    4584             :     106481083U, // STLLRB
    4585             :     106482556U, // STLLRH
    4586             :     106484069U, // STLLRW
    4587             :     106484069U, // STLLRX
    4588             :     106481091U, // STLRB
    4589             :     106482564U, // STLRH
    4590             :     106484082U, // STLRW
    4591             :     106484082U, // STLRX
    4592             :     106481141U, // STLURBi
    4593             :     106482614U, // STLURHi
    4594             :     106484179U, // STLURWi
    4595             :     106484179U, // STLURXi
    4596             :     100716754U, // STLXPW
    4597             :     100716754U, // STLXPX
    4598             :     2248197660U,        // STLXRB
    4599             :     2248199133U,        // STLXRH
    4600             :     2248200714U,        // STLXRW
    4601             :     2248200714U,        // STLXRX
    4602             :     2248200320U,        // STNPDi
    4603             :     2248200320U,        // STNPQi
    4604             :     2248200320U,        // STNPSi
    4605             :     2248200320U,        // STNPWi
    4606             :     2248200320U,        // STNPXi
    4607             :     375022490U, // STNT1B_ZRI
    4608             :     375022490U, // STNT1B_ZRR
    4609             :     374998894U, // STNT1D_ZRI
    4610             :     374998894U, // STNT1D_ZRR
    4611             :     375032178U, // STNT1H_ZRI
    4612             :     375032178U, // STNT1H_ZRR
    4613             :     375010476U, // STNT1W_ZRI
    4614             :     375010476U, // STNT1W_ZRR
    4615             :     2248200352U,        // STPDi
    4616             :     2516676768U,        // STPDpost
    4617             :     2516676768U,        // STPDpre
    4618             :     2248200352U,        // STPQi
    4619             :     2516676768U,        // STPQpost
    4620             :     2516676768U,        // STPQpre
    4621             :     2248200352U,        // STPSi
    4622             :     2516676768U,        // STPSpost
    4623             :     2516676768U,        // STPSpre
    4624             :     2248200352U,        // STPWi
    4625             :     2516676768U,        // STPWpost
    4626             :     2516676768U,        // STPWpre
    4627             :     2248200352U,        // STPXi
    4628             :     2516676768U,        // STPXpost
    4629             :     2516676768U,        // STPXpre
    4630             :     374957537U, // STRBBpost
    4631             :     374957537U, // STRBBpre
    4632             :     106481121U, // STRBBroW
    4633             :     106481121U, // STRBBroX
    4634             :     106481121U, // STRBBui
    4635             :     374960572U, // STRBpost
    4636             :     374960572U, // STRBpre
    4637             :     106484156U, // STRBroW
    4638             :     106484156U, // STRBroX
    4639             :     106484156U, // STRBui
    4640             :     374960572U, // STRDpost
    4641             :     374960572U, // STRDpre
    4642             :     106484156U, // STRDroW
    4643             :     106484156U, // STRDroX
    4644             :     106484156U, // STRDui
    4645             :     374959010U, // STRHHpost
    4646             :     374959010U, // STRHHpre
    4647             :     106482594U, // STRHHroW
    4648             :     106482594U, // STRHHroX
    4649             :     106482594U, // STRHHui
    4650             :     374960572U, // STRHpost
    4651             :     374960572U, // STRHpre
    4652             :     106484156U, // STRHroW
    4653             :     106484156U, // STRHroX
    4654             :     106484156U, // STRHui
    4655             :     374960572U, // STRQpost
    4656             :     374960572U, // STRQpre
    4657             :     106484156U, // STRQroW
    4658             :     106484156U, // STRQroX
    4659             :     106484156U, // STRQui
    4660             :     374960572U, // STRSpost
    4661             :     374960572U, // STRSpre
    4662             :     106484156U, // STRSroW
    4663             :     106484156U, // STRSroX
    4664             :     106484156U, // STRSui
    4665             :     374960572U, // STRWpost
    4666             :     374960572U, // STRWpre
    4667             :     106484156U, // STRWroW
    4668             :     106484156U, // STRWroX
    4669             :     106484156U, // STRWui
    4670             :     374960572U, // STRXpost
    4671             :     374960572U, // STRXpre
    4672             :     106484156U, // STRXroW
    4673             :     106484156U, // STRXroX
    4674             :     106484156U, // STRXui
    4675             :     106803644U, // STR_PXI
    4676             :     106803644U, // STR_ZXI
    4677             :     106481127U, // STTRBi
    4678             :     106482600U, // STTRHi
    4679             :     106484161U, // STTRWi
    4680             :     106484161U, // STTRXi
    4681             :     106481158U, // STURBBi
    4682             :     106484194U, // STURBi
    4683             :     106484194U, // STURDi
    4684             :     106482631U, // STURHHi
    4685             :     106484194U, // STURHi
    4686             :     106484194U, // STURQi
    4687             :     106484194U, // STURSi
    4688             :     106484194U, // STURWi
    4689             :     106484194U, // STURXi
    4690             :     100716761U, // STXPW
    4691             :     100716761U, // STXPX
    4692             :     2248197668U,        // STXRB
    4693             :     2248199141U,        // STXRH
    4694             :     2248200721U,        // STXRW
    4695             :     2248200721U,        // STXRX
    4696             :     1510004618U,        // STZ2GOffset
    4697             :     3719395210U,        // STZ2GPostIndex
    4698             :     3691083658U,        // STZ2GPreIndex
    4699             :     1510004632U,        // STZGOffset
    4700             :     3719395224U,        // STZGPostIndex
    4701             :     3691083672U,        // STZGPreIndex
    4702             :     100714787U, // SUBG
    4703             :     2216210194U,        // SUBHNv2i64_v2i32
    4704             :     2284904794U,        // SUBHNv2i64_v4i32
    4705             :     69775122U,  // SUBHNv4i32_v4i16
    4706             :     137945434U, // SUBHNv4i32_v8i16
    4707             :     2282807642U,        // SUBHNv8i16_v16i8
    4708             :     2218831634U,        // SUBHNv8i16_v8i8
    4709             :     100716526U, // SUBP
    4710             :     100717261U, // SUBPS
    4711             :     167784737U, // SUBR_ZI_B
    4712             :     201347361U, // SUBR_ZI_D
    4713             :     239628577U, // SUBR_ZI_H
    4714             :     268472609U, // SUBR_ZI_S
    4715             :     302002465U, // SUBR_ZPmZ_B
    4716             :     302010657U, // SUBR_ZPmZ_D
    4717             :     2186309921U,        // SUBR_ZPmZ_H
    4718             :     302027041U, // SUBR_ZPmZ_S
    4719             :     100717135U, // SUBSWri
    4720             :     0U, // SUBSWrr
    4721             :     100717135U, // SUBSWrs
    4722             :     100717135U, // SUBSWrx
    4723             :     100717135U, // SUBSXri
    4724             :     0U, // SUBSXrr
    4725             :     100717135U, // SUBSXrs
    4726             :     100717135U, // SUBSXrx
    4727             :     100717135U, // SUBSXrx64
    4728             :     100714162U, // SUBWri
    4729             :     0U, // SUBWrr
    4730             :     100714162U, // SUBWrs
    4731             :     100714162U, // SUBWrx
    4732             :     100714162U, // SUBXri
    4733             :     0U, // SUBXrr
    4734             :     100714162U, // SUBXrs
    4735             :     100714162U, // SUBXrx
    4736             :     100714162U, // SUBXrx64
    4737             :     167782066U, // SUB_ZI_B
    4738             :     201344690U, // SUB_ZI_D
    4739             :     239625906U, // SUB_ZI_H
    4740             :     268469938U, // SUB_ZI_S
    4741             :     301999794U, // SUB_ZPmZ_B
    4742             :     302007986U, // SUB_ZPmZ_D
    4743             :     2186307250U,        // SUB_ZPmZ_H
    4744             :     302024370U, // SUB_ZPmZ_S
    4745             :     167782066U, // SUB_ZZZ_B
    4746             :     201344690U, // SUB_ZZZ_D
    4747             :     2387109554U,        // SUB_ZZZ_H
    4748             :     268469938U, // SUB_ZZZ_S
    4749             :     68200114U,  // SUBv16i8
    4750             :     100714162U, // SUBv1i64
    4751             :     2216208050U,        // SUBv2i32
    4752             :     2216732338U,        // SUBv2i64
    4753             :     69772978U,  // SUBv4i16
    4754             :     70297266U,  // SUBv4i32
    4755             :     2218305202U,        // SUBv8i16
    4756             :     2218829490U,        // SUBv8i8
    4757             :     2415938688U,        // SUNPKHI_ZZ_D
    4758             :     27290752U,  // SUNPKHI_ZZ_H
    4759             :     2717944960U,        // SUNPKHI_ZZ_S
    4760             :     2415939527U,        // SUNPKLO_ZZ_D
    4761             :     27291591U,  // SUNPKLO_ZZ_H
    4762             :     2717945799U,        // SUNPKLO_ZZ_S
    4763             :     135325750U, // SUQADDv16i8
    4764             :     2516674614U,        // SUQADDv1i16
    4765             :     2516674614U,        // SUQADDv1i32
    4766             :     2516674614U,        // SUQADDv1i64
    4767             :     2516674614U,        // SUQADDv1i8
    4768             :     135850038U, // SUQADDv2i32
    4769             :     2283857974U,        // SUQADDv2i64
    4770             :     136898614U, // SUQADDv4i16
    4771             :     2284906550U,        // SUQADDv4i32
    4772             :     137947190U, // SUQADDv8i16
    4773             :     2285955126U,        // SUQADDv8i8
    4774             :     75595U,     // SVC
    4775             :     973169667U, // SWPAB
    4776             :     973171173U, // SWPAH
    4777             :     973169869U, // SWPALB
    4778             :     973171321U, // SWPALH
    4779             :     973171998U, // SWPALW
    4780             :     973171998U, // SWPALX
    4781             :     973169397U, // SWPAW
    4782             :     973169397U, // SWPAX
    4783             :     973170057U, // SWPB
    4784             :     973171530U, // SWPH
    4785             :     973169966U, // SWPLB
    4786             :     973171418U, // SWPLH
    4787             :     973172293U, // SWPLW
    4788             :     973172293U, // SWPLX
    4789             :     973172907U, // SWPW
    4790             :     973172907U, // SWPX
    4791             :     18085U,     // SXTB_ZPmZ_D
    4792             :     2181588645U,        // SXTB_ZPmZ_H
    4793             :     34469U,     // SXTB_ZPmZ_S
    4794             :     19532U,     // SXTH_ZPmZ_D
    4795             :     35916U,     // SXTH_ZPmZ_S
    4796             :     21903U,     // SXTW_ZPmZ_D
    4797             :     100716164U, // SYSLxt
    4798             :     1778438924U,        // SYSxt
    4799             :     1811950939U,        // TBL_ZZZ_B
    4800             :     1845513563U,        // TBL_ZZZ_D
    4801             :     28863835U,  // TBL_ZZZ_H
    4802             :     1879084379U,        // TBL_ZZZ_S
    4803             :     1913695579U,        // TBLv16i8Four
    4804             :     1913695579U,        // TBLv16i8One
    4805             :     1913695579U,        // TBLv16i8Three
    4806             :     1913695579U,        // TBLv16i8Two
    4807             :     4064324955U,        // TBLv8i8Four
    4808             :     4064324955U,        // TBLv8i8One
    4809             :     4064324955U,        // TBLv8i8Three
    4810             :     4064324955U,        // TBLv8i8Two
    4811             :     100718187U, // TBNZW
    4812             :     100718187U, // TBNZX
    4813             :     1947268569U,        // TBXv16i8Four
    4814             :     1947268569U,        // TBXv16i8One
    4815             :     1947268569U,        // TBXv16i8Three
    4816             :     1947268569U,        // TBXv16i8Two
    4817             :     4097897945U,        // TBXv8i8Four
    4818             :     4097897945U,        // TBXv8i8One
    4819             :     4097897945U,        // TBXv8i8Three
    4820             :     4097897945U,        // TBXv8i8Two
    4821             :     100718171U, // TBZW
    4822             :     100718171U, // TBZX
    4823             :     0U, // TCRETURNdi
    4824             :     0U, // TCRETURNri
    4825             :     0U, // TCRETURNriALL
    4826             :     0U, // TCRETURNriBTI
    4827             :     6346367U,   // TLSDESCCALL
    4828             :     0U, // TLSDESC_CALLSEQ
    4829             :     167780389U, // TRN1_PPP_B
    4830             :     201343013U, // TRN1_PPP_D
    4831             :     2387107877U,        // TRN1_PPP_H
    4832             :     268468261U, // TRN1_PPP_S
    4833             :     167780389U, // TRN1_ZZZ_B
    4834             :     201343013U, // TRN1_ZZZ_D
    4835             :     2387107877U,        // TRN1_ZZZ_H
    4836             :     268468261U, // TRN1_ZZZ_S
    4837             :     68198437U,  // TRN1v16i8
    4838             :     2216206373U,        // TRN1v2i32
    4839             :     2216730661U,        // TRN1v2i64
    4840             :     69771301U,  // TRN1v4i16
    4841             :     70295589U,  // TRN1v4i32
    4842             :     2218303525U,        // TRN1v8i16
    4843             :     2218827813U,        // TRN1v8i8
    4844             :     167780753U, // TRN2_PPP_B
    4845             :     201343377U, // TRN2_PPP_D
    4846             :     2387108241U,        // TRN2_PPP_H
    4847             :     268468625U, // TRN2_PPP_S
    4848             :     167780753U, // TRN2_ZZZ_B
    4849             :     201343377U, // TRN2_ZZZ_D
    4850             :     2387108241U,        // TRN2_ZZZ_H
    4851             :     268468625U, // TRN2_ZZZ_S
    4852             :     68198801U,  // TRN2v16i8
    4853             :     2216206737U,        // TRN2v2i32
    4854             :     2216731025U,        // TRN2v2i64
    4855             :     69771665U,  // TRN2v4i16
    4856             :     70295953U,  // TRN2v4i32
    4857             :     2218303889U,        // TRN2v8i16
    4858             :     2218828177U,        // TRN2v8i8
    4859             :     116362U,    // TSB
    4860             :     137945251U, // UABALv16i8_v8i16
    4861             :     2283859156U,        // UABALv2i32_v2i64
    4862             :     137424084U, // UABALv4i16_v4i32
    4863             :     136372387U, // UABALv4i32_v2i64
    4864             :     2284904611U,        // UABALv8i16_v4i32
    4865             :     2285432020U,        // UABALv8i8_v8i16
    4866             :     135324291U, // UABAv16i8
    4867             :     2283332227U,        // UABAv2i32
    4868             :     136897155U, // UABAv4i16
    4869             :     137421443U, // UABAv4i32
    4870             :     2285429379U,        // UABAv8i16
    4871             :     2285953667U,        // UABAv8i8
    4872             :     70820069U,  // UABDLv16i8_v8i16
    4873             :     2216734085U,        // UABDLv2i32_v2i64
    4874             :     70299013U,  // UABDLv4i16_v4i32
    4875             :     69247205U,  // UABDLv4i32_v2i64
    4876             :     2217779429U,        // UABDLv8i16_v4i32
    4877             :     2218306949U,        // UABDLv8i8_v8i16
    4878             :     302000064U, // UABD_ZPmZ_B
    4879             :     302008256U, // UABD_ZPmZ_D
    4880             :     2186307520U,        // UABD_ZPmZ_H
    4881             :     302024640U, // UABD_ZPmZ_S
    4882             :     68200384U,  // UABDv16i8
    4883             :     2216208320U,        // UABDv2i32
    4884             :     69773248U,  // UABDv4i16
    4885             :     70297536U,  // UABDv4i32
    4886             :     2218305472U,        // UABDv8i16
    4887             :     2218829760U,        // UABDv8i8
    4888             :     137949230U, // UADALPv16i8_v8i16
    4889             :     162066478U, // UADALPv2i32_v1i64
    4890             :     135852078U, // UADALPv4i16_v2i32
    4891             :     2283860014U,        // UADALPv4i32_v2i64
    4892             :     137424942U, // UADALPv8i16_v4i32
    4893             :     2284384302U,        // UADALPv8i8_v4i16
    4894             :     70823998U,  // UADDLPv16i8_v8i16
    4895             :     94941246U,  // UADDLPv2i32_v1i64
    4896             :     68726846U,  // UADDLPv4i16_v2i32
    4897             :     2216734782U,        // UADDLPv4i32_v2i64
    4898             :     70299710U,  // UADDLPv8i16_v4i32
    4899             :     2217259070U,        // UADDLPv8i8_v4i16
    4900             :     67163179U,  // UADDLVv16i8v
    4901             :     67163179U,  // UADDLVv4i16v
    4902             :     2214646827U,        // UADDLVv4i32v
    4903             :     67163179U,  // UADDLVv8i16v
    4904             :     2214646827U,        // UADDLVv8i8v
    4905             :     70820085U,  // UADDLv16i8_v8i16
    4906             :     2216734123U,        // UADDLv2i32_v2i64
    4907             :     70299051U,  // UADDLv4i16_v4i32
    4908             :     69247221U,  // UADDLv4i32_v2i64
    4909             :     2217779445U,        // UADDLv8i16_v4i32
    4910             :     2218306987U,        // UADDLv8i8_v8i16
    4911             :     302044147U, // UADDV_VPZ_B
    4912             :     302044147U, // UADDV_VPZ_D
    4913             :     302044147U, // UADDV_VPZ_H
    4914             :     302044147U, // UADDV_VPZ_S
    4915             :     2218304006U,        // UADDWv16i8_v8i16
    4916             :     2216736036U,        // UADDWv2i32_v2i64
    4917             :     70300964U,  // UADDWv4i16_v4i32
    4918             :     2216731142U,        // UADDWv4i32_v2i64
    4919             :     70296070U,  // UADDWv8i16_v4i32
    4920             :     2218308900U,        // UADDWv8i8_v8i16
    4921             :     100716256U, // UBFMWri
    4922             :     100716256U, // UBFMXri
    4923             :     100714780U, // UCVTFSWDri
    4924             :     100714780U, // UCVTFSWHri
    4925             :     100714780U, // UCVTFSWSri
    4926             :     100714780U, // UCVTFSXDri
    4927             :     100714780U, // UCVTFSXHri
    4928             :     100714780U, // UCVTFSXSri
    4929             :     2248198428U,        // UCVTFUWDri
    4930             :     2248198428U,        // UCVTFUWHri
    4931             :     2248198428U,        // UCVTFUWSri
    4932             :     2248198428U,        // UCVTFUXDri
    4933             :     2248198428U,        // UCVTFUXHri
    4934             :     2248198428U,        // UCVTFUXSri
    4935             :     18716U,     // UCVTF_ZPmZ_DtoD
    4936             :     2181589276U,        // UCVTF_ZPmZ_DtoH
    4937             :     35100U,     // UCVTF_ZPmZ_DtoS
    4938             :     2181589276U,        // UCVTF_ZPmZ_HtoH
    4939             :     18716U,     // UCVTF_ZPmZ_StoD
    4940             :     2181589276U,        // UCVTF_ZPmZ_StoH
    4941             :     35100U,     // UCVTF_ZPmZ_StoS
    4942             :     100714780U, // UCVTFd
    4943             :     100714780U, // UCVTFh
    4944             :     100714780U, // UCVTFs
    4945             :     2248198428U,        // UCVTFv1i16
    4946             :     2248198428U,        // UCVTFv1i32
    4947             :     2248198428U,        // UCVTFv1i64
    4948             :     68725020U,  // UCVTFv2f32
    4949             :     2216732956U,        // UCVTFv2f64
    4950             :     2216208668U,        // UCVTFv2i32_shift
    4951             :     2216732956U,        // UCVTFv2i64_shift
    4952             :     69773596U,  // UCVTFv4f16
    4953             :     2217781532U,        // UCVTFv4f32
    4954             :     69773596U,  // UCVTFv4i16_shift
    4955             :     70297884U,  // UCVTFv4i32_shift
    4956             :     70822172U,  // UCVTFv8f16
    4957             :     2218305820U,        // UCVTFv8i16_shift
    4958             :     302010870U, // UDIVR_ZPmZ_D
    4959             :     302027254U, // UDIVR_ZPmZ_S
    4960             :     100717597U, // UDIVWr
    4961             :     100717597U, // UDIVXr
    4962             :     302011421U, // UDIV_ZPmZ_D
    4963             :     302027805U, // UDIV_ZPmZ_S
    4964             :     3422573439U,        // UDOT_ZZZI_D
    4965             :     3456144255U,        // UDOT_ZZZI_S
    4966             :     3422573439U,        // UDOT_ZZZ_D
    4967             :     3456144255U,        // UDOT_ZZZ_S
    4968             :     137425791U, // UDOTlanev16i8
    4969             :     2283336575U,        // UDOTlanev8i8
    4970             :     137425791U, // UDOTv16i8
    4971             :     2283336575U,        // UDOTv8i8
    4972             :     68200472U,  // UHADDv16i8
    4973             :     2216208408U,        // UHADDv2i32
    4974             :     69773336U,  // UHADDv4i16
    4975             :     70297624U,  // UHADDv4i32
    4976             :     2218305560U,        // UHADDv8i16
    4977             :     2218829848U,        // UHADDv8i8
    4978             :     68200126U,  // UHSUBv16i8
    4979             :     2216208062U,        // UHSUBv2i32
    4980             :     69772990U,  // UHSUBv4i16
    4981             :     70297278U,  // UHSUBv4i32
    4982             :     2218305214U,        // UHSUBv8i16
    4983             :     2218829502U,        // UHSUBv8i8
    4984             :     100715932U, // UMADDLrrr
    4985             :     68202693U,  // UMAXPv16i8
    4986             :     2216210629U,        // UMAXPv2i32
    4987             :     69775557U,  // UMAXPv4i16
    4988             :     70299845U,  // UMAXPv4i32
    4989             :     2218307781U,        // UMAXPv8i16
    4990             :     2218832069U,        // UMAXPv8i8
    4991             :     302044295U, // UMAXV_VPZ_B
    4992             :     302044295U, // UMAXV_VPZ_D
    4993             :     302044295U, // UMAXV_VPZ_H
    4994             :     302044295U, // UMAXV_VPZ_S
    4995             :     67163271U,  // UMAXVv16i8v
    4996             :     67163271U,  // UMAXVv4i16v
    4997             :     2214646919U,        // UMAXVv4i32v
    4998             :     67163271U,  // UMAXVv8i16v
    4999             :     2214646919U,        // UMAXVv8i8v
    5000             :     167785939U, // UMAX_ZI_B
    5001             :     201348563U, // UMAX_ZI_D
    5002             :     239629779U, // UMAX_ZI_H
    5003             :     268473811U, // UMAX_ZI_S
    5004             :     302003667U, // UMAX_ZPmZ_B
    5005             :     302011859U, // UMAX_ZPmZ_D
    5006             :     2186311123U,        // UMAX_ZPmZ_H
    5007             :     302028243U, // UMAX_ZPmZ_S
    5008             :     68203987U,  // UMAXv16i8
    5009             :     2216211923U,        // UMAXv2i32
    5010             :     69776851U,  // UMAXv4i16
    5011             :     70301139U,  // UMAXv4i32
    5012             :     2218309075U,        // UMAXv8i16
    5013             :     2218833363U,        // UMAXv8i8
    5014             :     68202617U,  // UMINPv16i8
    5015             :     2216210553U,        // UMINPv2i32
    5016             :     69775481U,  // UMINPv4i16
    5017             :     70299769U,  // UMINPv4i32
    5018             :     2218307705U,        // UMINPv8i16
    5019             :     2218831993U,        // UMINPv8i8
    5020             :     302044243U, // UMINV_VPZ_B
    5021             :     302044243U, // UMINV_VPZ_D
    5022             :     302044243U, // UMINV_VPZ_H
    5023             :     302044243U, // UMINV_VPZ_S
    5024             :     67163219U,  // UMINVv16i8v
    5025             :     67163219U,  // UMINVv4i16v
    5026             :     2214646867U,        // UMINVv4i32v
    5027             :     67163219U,  // UMINVv8i16v
    5028             :     2214646867U,        // UMINVv8i8v
    5029             :     167784241U, // UMIN_ZI_B
    5030             :     201346865U, // UMIN_ZI_D
    5031             :     239628081U, // UMIN_ZI_H
    5032             :     268472113U, // UMIN_ZI_S
    5033             :     302001969U, // UMIN_ZPmZ_B
    5034             :     302010161U, // UMIN_ZPmZ_D
    5035             :     2186309425U,        // UMIN_ZPmZ_H
    5036             :     302026545U, // UMIN_ZPmZ_S
    5037             :     68202289U,  // UMINv16i8
    5038             :     2216210225U,        // UMINv2i32
    5039             :     69775153U,  // UMINv4i16
    5040             :     70299441U,  // UMINv4i32
    5041             :     2218307377U,        // UMINv8i16
    5042             :     2218831665U,        // UMINv8i8
    5043             :     137945285U, // UMLALv16i8_v8i16
    5044             :     2283859195U,        // UMLALv2i32_indexed
    5045             :     2283859195U,        // UMLALv2i32_v2i64
    5046             :     137424123U, // UMLALv4i16_indexed
    5047             :     137424123U, // UMLALv4i16_v4i32
    5048             :     136372421U, // UMLALv4i32_indexed
    5049             :     136372421U, // UMLALv4i32_v2i64
    5050             :     2284904645U,        // UMLALv8i16_indexed
    5051             :     2284904645U,        // UMLALv8i16_v4i32
    5052             :     2285432059U,        // UMLALv8i8_v8i16
    5053             :     137945417U, // UMLSLv16i8_v8i16
    5054             :     2283859581U,        // UMLSLv2i32_indexed
    5055             :     2283859581U,        // UMLSLv2i32_v2i64
    5056             :     137424509U, // UMLSLv4i16_indexed
    5057             :     137424509U, // UMLSLv4i16_v4i32
    5058             :     136372553U, // UMLSLv4i32_indexed
    5059             :     136372553U, // UMLSLv4i32_v2i64
    5060             :     2284904777U,        // UMLSLv8i16_indexed
    5061             :     2284904777U,        // UMLSLv8i16_v4i32
    5062             :     2285432445U,        // UMLSLv8i8_v8i16
    5063             :     67163245U,  // UMOVvi16
    5064             :     2214646893U,        // UMOVvi32
    5065             :     67163245U,  // UMOVvi64
    5066             :     2214646893U,        // UMOVvi8
    5067             :     100715880U, // UMSUBLrrr
    5068             :     302000925U, // UMULH_ZPmZ_B
    5069             :     302009117U, // UMULH_ZPmZ_D
    5070             :     2186308381U,        // UMULH_ZPmZ_H
    5071             :     302025501U, // UMULH_ZPmZ_S
    5072             :     100715293U, // UMULHrr
    5073             :     70820135U,  // UMULLv16i8_v8i16
    5074             :     2216734238U,        // UMULLv2i32_indexed
    5075             :     2216734238U,        // UMULLv2i32_v2i64
    5076             :     70299166U,  // UMULLv4i16_indexed
    5077             :     70299166U,  // UMULLv4i16_v4i32
    5078             :     69247271U,  // UMULLv4i32_indexed
    5079             :     69247271U,  // UMULLv4i32_v2i64
    5080             :     2217779495U,        // UMULLv8i16_indexed
    5081             :     2217779495U,        // UMULLv8i16_v4i32
    5082             :     2218307102U,        // UMULLv8i8_v8i16
    5083             :     167782455U, // UQADD_ZI_B
    5084             :     201345079U, // UQADD_ZI_D
    5085             :     239626295U, // UQADD_ZI_H
    5086             :     268470327U, // UQADD_ZI_S
    5087             :     167782455U, // UQADD_ZZZ_B
    5088             :     201345079U, // UQADD_ZZZ_D
    5089             :     2387109943U,        // UQADD_ZZZ_H
    5090             :     268470327U, // UQADD_ZZZ_S
    5091             :     68200503U,  // UQADDv16i8
    5092             :     100714551U, // UQADDv1i16
    5093             :     100714551U, // UQADDv1i32
    5094             :     100714551U, // UQADDv1i64
    5095             :     100714551U, // UQADDv1i8
    5096             :     2216208439U,        // UQADDv2i32
    5097             :     2216732727U,        // UQADDv2i64
    5098             :     69773367U,  // UQADDv4i16
    5099             :     70297655U,  // UQADDv4i32
    5100             :     2218305591U,        // UQADDv8i16
    5101             :     2218829879U,        // UQADDv8i8
    5102             :     536921189U, // UQDECB_WPiI
    5103             :     536921189U, // UQDECB_XPiI
    5104             :     536922069U, // UQDECD_WPiI
    5105             :     536922069U, // UQDECD_XPiI
    5106             :     536889301U, // UQDECD_ZPiI
    5107             :     536922675U, // UQDECH_WPiI
    5108             :     536922675U, // UQDECH_XPiI
    5109             :     6842931U,   // UQDECH_ZPiI
    5110             :     2315309052U,        // UQDECP_WP_B
    5111             :     2348863484U,        // UQDECP_WP_D
    5112             :     2717962236U,        // UQDECP_WP_H
    5113             :     2415972348U,        // UQDECP_WP_S
    5114             :     2315309052U,        // UQDECP_XP_B
    5115             :     2348863484U,        // UQDECP_XP_D
    5116             :     2717962236U,        // UQDECP_XP_H
    5117             :     2415972348U,        // UQDECP_XP_S
    5118             :     2147504124U,        // UQDECP_ZP_D
    5119             :     604532732U, // UQDECP_ZP_H
    5120             :     2147520508U,        // UQDECP_ZP_S
    5121             :     536925445U, // UQDECW_WPiI
    5122             :     536925445U, // UQDECW_XPiI
    5123             :     536909061U, // UQDECW_ZPiI
    5124             :     536921205U, // UQINCB_WPiI
    5125             :     536921205U, // UQINCB_XPiI
    5126             :     536922085U, // UQINCD_WPiI
    5127             :     536922085U, // UQINCD_XPiI
    5128             :     536889317U, // UQINCD_ZPiI
    5129             :     536922691U, // UQINCH_WPiI
    5130             :     536922691U, // UQINCH_XPiI
    5131             :     6842947U,   // UQINCH_ZPiI
    5132             :     2315309068U,        // UQINCP_WP_B
    5133             :     2348863500U,        // UQINCP_WP_D
    5134             :     2717962252U,        // UQINCP_WP_H
    5135             :     2415972364U,        // UQINCP_WP_S
    5136             :     2315309068U,        // UQINCP_XP_B
    5137             :     2348863500U,        // UQINCP_XP_D
    5138             :     2717962252U,        // UQINCP_XP_H
    5139             :     2415972364U,        // UQINCP_XP_S
    5140             :     2147504140U,        // UQINCP_ZP_D
    5141             :     604532748U, // UQINCP_ZP_H
    5142             :     2147520524U,        // UQINCP_ZP_S
    5143             :     536925461U, // UQINCW_WPiI
    5144             :     536925461U, // UQINCW_XPiI
    5145             :     536909077U, // UQINCW_ZPiI
    5146             :     68201943U,  // UQRSHLv16i8
    5147             :     100715991U, // UQRSHLv1i16
    5148             :     100715991U, // UQRSHLv1i32
    5149             :     100715991U, // UQRSHLv1i64
    5150             :     100715991U, // UQRSHLv1i8
    5151             :     2216209879U,        // UQRSHLv2i32
    5152             :     2216734167U,        // UQRSHLv2i64
    5153             :     69774807U,  // UQRSHLv4i16
    5154             :     70299095U,  // UQRSHLv4i32
    5155             :     2218307031U,        // UQRSHLv8i16
    5156             :     2218831319U,        // UQRSHLv8i8
    5157             :     100716385U, // UQRSHRNb
    5158             :     100716385U, // UQRSHRNh
    5159             :     100716385U, // UQRSHRNs
    5160             :     2282807687U,        // UQRSHRNv16i8_shift
    5161             :     2216210273U,        // UQRSHRNv2i32_shift
    5162             :     69775201U,  // UQRSHRNv4i16_shift
    5163             :     2284904839U,        // UQRSHRNv4i32_shift
    5164             :     137945479U, // UQRSHRNv8i16_shift
    5165             :     2218831713U,        // UQRSHRNv8i8_shift
    5166             :     100715976U, // UQSHLb
    5167             :     100715976U, // UQSHLd
    5168             :     100715976U, // UQSHLh
    5169             :     100715976U, // UQSHLs
    5170             :     68201928U,  // UQSHLv16i8
    5171             :     68201928U,  // UQSHLv16i8_shift
    5172             :     100715976U, // UQSHLv1i16
    5173             :     100715976U, // UQSHLv1i32
    5174             :     100715976U, // UQSHLv1i64
    5175             :     100715976U, // UQSHLv1i8
    5176             :     2216209864U,        // UQSHLv2i32
    5177             :     2216209864U,        // UQSHLv2i32_shift
    5178             :     2216734152U,        // UQSHLv2i64
    5179             :     2216734152U,        // UQSHLv2i64_shift
    5180             :     69774792U,  // UQSHLv4i16
    5181             :     69774792U,  // UQSHLv4i16_shift
    5182             :     70299080U,  // UQSHLv4i32
    5183             :     70299080U,  // UQSHLv4i32_shift
    5184             :     2218307016U,        // UQSHLv8i16
    5185             :     2218307016U,        // UQSHLv8i16_shift
    5186             :     2218831304U,        // UQSHLv8i8
    5187             :     2218831304U,        // UQSHLv8i8_shift
    5188             :     100716368U, // UQSHRNb
    5189             :     100716368U, // UQSHRNh
    5190             :     100716368U, // UQSHRNs
    5191             :     2282807668U,        // UQSHRNv16i8_shift
    5192             :     2216210256U,        // UQSHRNv2i32_shift
    5193             :     69775184U,  // UQSHRNv4i16_shift
    5194             :     2284904820U,        // UQSHRNv4i32_shift
    5195             :     137945460U, // UQSHRNv8i16_shift
    5196             :     2218831696U,        // UQSHRNv8i8_shift
    5197             :     167782107U, // UQSUB_ZI_B
    5198             :     201344731U, // UQSUB_ZI_D
    5199             :     239625947U, // UQSUB_ZI_H
    5200             :     268469979U, // UQSUB_ZI_S
    5201             :     167782107U, // UQSUB_ZZZ_B
    5202             :     201344731U, // UQSUB_ZZZ_D
    5203             :     2387109595U,        // UQSUB_ZZZ_H
    5204             :     268469979U, // UQSUB_ZZZ_S
    5205             :     68200155U,  // UQSUBv16i8
    5206             :     100714203U, // UQSUBv1i16
    5207             :     100714203U, // UQSUBv1i32
    5208             :     100714203U, // UQSUBv1i64
    5209             :     100714203U, // UQSUBv1i8
    5210             :     2216208091U,        // UQSUBv2i32
    5211             :     2216732379U,        // UQSUBv2i64
    5212             :     69773019U,  // UQSUBv4i16
    5213             :     70297307U,  // UQSUBv4i32
    5214             :     2218305243U,        // UQSUBv8i16
    5215             :     2218829531U,        // UQSUBv8i8
    5216             :     135324071U, // UQXTNv16i8
    5217             :     2248200069U,        // UQXTNv1i16
    5218             :     2248200069U,        // UQXTNv1i32
    5219             :     2248200069U,        // UQXTNv1i8
    5220             :     2216210309U,        // UQXTNv2i32
    5221             :     2217258885U,        // UQXTNv4i16
    5222             :     2284904871U,        // UQXTNv4i32
    5223             :     2285429159U,        // UQXTNv8i16
    5224             :     71348101U,  // UQXTNv8i8
    5225             :     68724940U,  // URECPEv2i32
    5226             :     2217781452U,        // URECPEv4i32
    5227             :     68200457U,  // URHADDv16i8
    5228             :     2216208393U,        // URHADDv2i32
    5229             :     69773321U,  // URHADDv4i16
    5230             :     70297609U,  // URHADDv4i32
    5231             :     2218305545U,        // URHADDv8i16
    5232             :     2218829833U,        // URHADDv8i8
    5233             :     68201958U,  // URSHLv16i8
    5234             :     100716006U, // URSHLv1i64
    5235             :     2216209894U,        // URSHLv2i32
    5236             :     2216734182U,        // URSHLv2i64
    5237             :     69774822U,  // URSHLv4i16
    5238             :     70299110U,  // URSHLv4i32
    5239             :     2218307046U,        // URSHLv8i16
    5240             :     2218831334U,        // URSHLv8i8
    5241             :     100716870U, // URSHRd
    5242             :     68202822U,  // URSHRv16i8_shift
    5243             :     2216210758U,        // URSHRv2i32_shift
    5244             :     2216735046U,        // URSHRv2i64_shift
    5245             :     69775686U,  // URSHRv4i16_shift
    5246             :     70299974U,  // URSHRv4i32_shift
    5247             :     2218307910U,        // URSHRv8i16_shift
    5248             :     2218832198U,        // URSHRv8i8_shift
    5249             :     68724986U,  // URSQRTEv2i32
    5250             :     2217781498U,        // URSQRTEv4i32
    5251             :     369189657U, // URSRAd
    5252             :     135324441U, // URSRAv16i8_shift
    5253             :     2283332377U,        // URSRAv2i32_shift
    5254             :     2283856665U,        // URSRAv2i64_shift
    5255             :     136897305U, // URSRAv4i16_shift
    5256             :     137421593U, // URSRAv4i32_shift
    5257             :     2285429529U,        // URSRAv8i16_shift
    5258             :     2285953817U,        // URSRAv8i8_shift
    5259             :     70820101U,  // USHLLv16i8_shift
    5260             :     2216734208U,        // USHLLv2i32_shift
    5261             :     70299136U,  // USHLLv4i16_shift
    5262             :     69247237U,  // USHLLv4i32_shift
    5263             :     2217779461U,        // USHLLv8i16_shift
    5264             :     2218307072U,        // USHLLv8i8_shift
    5265             :     68201971U,  // USHLv16i8
    5266             :     100716019U, // USHLv1i64
    5267             :     2216209907U,        // USHLv2i32
    5268             :     2216734195U,        // USHLv2i64
    5269             :     69774835U,  // USHLv4i16
    5270             :     70299123U,  // USHLv4i32
    5271             :     2218307059U,        // USHLv8i16
    5272             :     2218831347U,        // USHLv8i8
    5273             :     100716883U, // USHRd
    5274             :     68202835U,  // USHRv16i8_shift
    5275             :     2216210771U,        // USHRv2i32_shift
    5276             :     2216735059U,        // USHRv2i64_shift
    5277             :     69775699U,  // USHRv4i16_shift
    5278             :     70299987U,  // USHRv4i32_shift
    5279             :     2218307923U,        // USHRv8i16_shift
    5280             :     2218832211U,        // USHRv8i8_shift
    5281             :     135325742U, // USQADDv16i8
    5282             :     2516674606U,        // USQADDv1i16
    5283             :     2516674606U,        // USQADDv1i32
    5284             :     2516674606U,        // USQADDv1i64
    5285             :     2516674606U,        // USQADDv1i8
    5286             :     135850030U, // USQADDv2i32
    5287             :     2283857966U,        // USQADDv2i64
    5288             :     136898606U, // USQADDv4i16
    5289             :     2284906542U,        // USQADDv4i32
    5290             :     137947182U, // USQADDv8i16
    5291             :     2285955118U,        // USQADDv8i8
    5292             :     369189670U, // USRAd
    5293             :     135324454U, // USRAv16i8_shift
    5294             :     2283332390U,        // USRAv2i32_shift
    5295             :     2283856678U,        // USRAv2i64_shift
    5296             :     136897318U, // USRAv4i16_shift
    5297             :     137421606U, // USRAv4i32_shift
    5298             :     2285429542U,        // USRAv8i16_shift
    5299             :     2285953830U,        // USRAv8i8_shift
    5300             :     70820053U,  // USUBLv16i8_v8i16
    5301             :     2216734071U,        // USUBLv2i32_v2i64
    5302             :     70298999U,  // USUBLv4i16_v4i32
    5303             :     69247189U,  // USUBLv4i32_v2i64
    5304             :     2217779413U,        // USUBLv8i16_v4i32
    5305             :     2218306935U,        // USUBLv8i8_v8i16
    5306             :     2218303990U,        // USUBWv16i8_v8i16
    5307             :     2216735981U,        // USUBWv2i32_v2i64
    5308             :     70300909U,  // USUBWv4i16_v4i32
    5309             :     2216731126U,        // USUBWv4i32_v2i64
    5310             :     70296054U,  // USUBWv8i16_v4i32
    5311             :     2218308845U,        // USUBWv8i8_v8i16
    5312             :     2415938697U,        // UUNPKHI_ZZ_D
    5313             :     27290761U,  // UUNPKHI_ZZ_H
    5314             :     2717944969U,        // UUNPKHI_ZZ_S
    5315             :     2415939536U,        // UUNPKLO_ZZ_D
    5316             :     27291600U,  // UUNPKLO_ZZ_H
    5317             :     2717945808U,        // UUNPKLO_ZZ_S
    5318             :     18091U,     // UXTB_ZPmZ_D
    5319             :     2181588651U,        // UXTB_ZPmZ_H
    5320             :     34475U,     // UXTB_ZPmZ_S
    5321             :     19538U,     // UXTH_ZPmZ_D
    5322             :     35922U,     // UXTH_ZPmZ_S
    5323             :     21909U,     // UXTW_ZPmZ_D
    5324             :     167780401U, // UZP1_PPP_B
    5325             :     201343025U, // UZP1_PPP_D
    5326             :     2387107889U,        // UZP1_PPP_H
    5327             :     268468273U, // UZP1_PPP_S
    5328             :     167780401U, // UZP1_ZZZ_B
    5329             :     201343025U, // UZP1_ZZZ_D
    5330             :     2387107889U,        // UZP1_ZZZ_H
    5331             :     268468273U, // UZP1_ZZZ_S
    5332             :     68198449U,  // UZP1v16i8
    5333             :     2216206385U,        // UZP1v2i32
    5334             :     2216730673U,        // UZP1v2i64
    5335             :     69771313U,  // UZP1v4i16
    5336             :     70295601U,  // UZP1v4i32
    5337             :     2218303537U,        // UZP1v8i16
    5338             :     2218827825U,        // UZP1v8i8
    5339             :     167780828U, // UZP2_PPP_B
    5340             :     201343452U, // UZP2_PPP_D
    5341             :     2387108316U,        // UZP2_PPP_H
    5342             :     268468700U, // UZP2_PPP_S
    5343             :     167780828U, // UZP2_ZZZ_B
    5344             :     201343452U, // UZP2_ZZZ_D
    5345             :     2387108316U,        // UZP2_ZZZ_H
    5346             :     268468700U, // UZP2_ZZZ_S
    5347             :     68198876U,  // UZP2v16i8
    5348             :     2216206812U,        // UZP2v2i32
    5349             :     2216731100U,        // UZP2v2i64
    5350             :     69771740U,  // UZP2v4i16
    5351             :     70296028U,  // UZP2v4i32
    5352             :     2218303964U,        // UZP2v8i16
    5353             :     2218828252U,        // UZP2v8i8
    5354             :     100673686U, // WHILELE_PWW_B
    5355             :     100681878U, // WHILELE_PWW_D
    5356             :     242772118U, // WHILELE_PWW_H
    5357             :     100698262U, // WHILELE_PWW_S
    5358             :     100673686U, // WHILELE_PXX_B
    5359             :     100681878U, // WHILELE_PXX_D
    5360             :     242772118U, // WHILELE_PXX_H
    5361             :     100698262U, // WHILELE_PXX_S
    5362             :     100675509U, // WHILELO_PWW_B
    5363             :     100683701U, // WHILELO_PWW_D
    5364             :     242773941U, // WHILELO_PWW_H
    5365             :     100700085U, // WHILELO_PWW_S
    5366             :     100675509U, // WHILELO_PXX_B
    5367             :     100683701U, // WHILELO_PXX_D
    5368             :     242773941U, // WHILELO_PXX_H
    5369             :     100700085U, // WHILELO_PXX_S
    5370             :     100676238U, // WHILELS_PWW_B
    5371             :     100684430U, // WHILELS_PWW_D
    5372             :     242774670U, // WHILELS_PWW_H
    5373             :     100700814U, // WHILELS_PWW_S
    5374             :     100676238U, // WHILELS_PXX_B
    5375             :     100684430U, // WHILELS_PXX_D
    5376             :     242774670U, // WHILELS_PXX_H
    5377             :     100700814U, // WHILELS_PXX_S
    5378             :     100676434U, // WHILELT_PWW_B
    5379             :     100684626U, // WHILELT_PWW_D
    5380             :     242774866U, // WHILELT_PWW_H
    5381             :     100701010U, // WHILELT_PWW_S
    5382             :     100676434U, // WHILELT_PXX_B
    5383             :     100684626U, // WHILELT_PXX_D
    5384             :     242774866U, // WHILELT_PXX_H
    5385             :     100701010U, // WHILELT_PXX_S
    5386             :     6304056U,   // WRFFR
    5387             :     6064U,      // XAFLAG
    5388             :     2216735003U,        // XAR
    5389             :     6342598U,   // XPACD
    5390             :     6343792U,   // XPACI
    5391             :     6078U,      // XPACLRI
    5392             :     135324065U, // XTNv16i8
    5393             :     2216210304U,        // XTNv2i32
    5394             :     2217258880U,        // XTNv4i16
    5395             :     2284904865U,        // XTNv4i32
    5396             :     2285429153U,        // XTNv8i16
    5397             :     71348096U,  // XTNv8i8
    5398             :     167780395U, // ZIP1_PPP_B
    5399             :     201343019U, // ZIP1_PPP_D
    5400             :     2387107883U,        // ZIP1_PPP_H
    5401             :     268468267U, // ZIP1_PPP_S
    5402             :     167780395U, // ZIP1_ZZZ_B
    5403             :     201343019U, // ZIP1_ZZZ_D
    5404             :     2387107883U,        // ZIP1_ZZZ_H
    5405             :     268468267U, // ZIP1_ZZZ_S
    5406             :     68198443U,  // ZIP1v16i8
    5407             :     2216206379U,        // ZIP1v2i32
    5408             :     2216730667U,        // ZIP1v2i64
    5409             :     69771307U,  // ZIP1v4i16
    5410             :     70295595U,  // ZIP1v4i32
    5411             :     2218303531U,        // ZIP1v8i16
    5412             :     2218827819U,        // ZIP1v8i8
    5413             :     167780822U, // ZIP2_PPP_B
    5414             :     201343446U, // ZIP2_PPP_D
    5415             :     2387108310U,        // ZIP2_PPP_H
    5416             :     268468694U, // ZIP2_PPP_S
    5417             :     167780822U, // ZIP2_ZZZ_B
    5418             :     201343446U, // ZIP2_ZZZ_D
    5419             :     2387108310U,        // ZIP2_ZZZ_H
    5420             :     268468694U, // ZIP2_ZZZ_S
    5421             :     68198870U,  // ZIP2v16i8
    5422             :     2216206806U,        // ZIP2v2i32
    5423             :     2216731094U,        // ZIP2v2i64
    5424             :     69771734U,  // ZIP2v4i16
    5425             :     70296022U,  // ZIP2v4i32
    5426             :     2218303958U,        // ZIP2v8i16
    5427             :     2218828246U,        // ZIP2v8i8
    5428             :     302003097U, // anonymous_1355
    5429             :   };
    5430             : 
    5431             :   static const uint32_t OpInfo1[] = {
    5432             :     0U, // PHI
    5433             :     0U, // INLINEASM
    5434             :     0U, // CFI_INSTRUCTION
    5435             :     0U, // EH_LABEL
    5436             :     0U, // GC_LABEL
    5437             :     0U, // ANNOTATION_LABEL
    5438             :     0U, // KILL
    5439             :     0U, // EXTRACT_SUBREG
    5440             :     0U, // INSERT_SUBREG
    5441             :     0U, // IMPLICIT_DEF
    5442             :     0U, // SUBREG_TO_REG
    5443             :     0U, // COPY_TO_REGCLASS
    5444             :     0U, // DBG_VALUE
    5445             :     0U, // DBG_LABEL
    5446             :     0U, // REG_SEQUENCE
    5447             :     0U, // COPY
    5448             :     0U, // BUNDLE
    5449             :     0U, // LIFETIME_START
    5450             :     0U, // LIFETIME_END
    5451             :     0U, // STACKMAP
    5452             :     0U, // FENTRY_CALL
    5453             :     0U, // PATCHPOINT
    5454             :     0U, // LOAD_STACK_GUARD
    5455             :     0U, // STATEPOINT
    5456             :     0U, // LOCAL_ESCAPE
    5457             :     0U, // FAULTING_OP
    5458             :     0U, // PATCHABLE_OP
    5459             :     0U, // PATCHABLE_FUNCTION_ENTER
    5460             :     0U, // PATCHABLE_RET
    5461             :     0U, // PATCHABLE_FUNCTION_EXIT
    5462             :     0U, // PATCHABLE_TAIL_CALL
    5463             :     0U, // PATCHABLE_EVENT_CALL
    5464             :     0U, // PATCHABLE_TYPED_EVENT_CALL
    5465             :     0U, // ICALL_BRANCH_FUNNEL
    5466             :     0U, // G_ADD
    5467             :     0U, // G_SUB
    5468             :     0U, // G_MUL
    5469             :     0U, // G_SDIV
    5470             :     0U, // G_UDIV
    5471             :     0U, // G_SREM
    5472             :     0U, // G_UREM
    5473             :     0U, // G_AND
    5474             :     0U, // G_OR
    5475             :     0U, // G_XOR
    5476             :     0U, // G_IMPLICIT_DEF
    5477             :     0U, // G_PHI
    5478             :     0U, // G_FRAME_INDEX
    5479             :     0U, // G_GLOBAL_VALUE
    5480             :     0U, // G_EXTRACT
    5481             :     0U, // G_UNMERGE_VALUES
    5482             :     0U, // G_INSERT
    5483             :     0U, // G_MERGE_VALUES
    5484             :     0U, // G_PTRTOINT
    5485             :     0U, // G_INTTOPTR
    5486             :     0U, // G_BITCAST
    5487             :     0U, // G_INTRINSIC_TRUNC
    5488             :     0U, // G_INTRINSIC_ROUND
    5489             :     0U, // G_LOAD
    5490             :     0U, // G_SEXTLOAD
    5491             :     0U, // G_ZEXTLOAD
    5492             :     0U, // G_STORE
    5493             :     0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
    5494             :     0U, // G_ATOMIC_CMPXCHG
    5495             :     0U, // G_ATOMICRMW_XCHG
    5496             :     0U, // G_ATOMICRMW_ADD
    5497             :     0U, // G_ATOMICRMW_SUB
    5498             :     0U, // G_ATOMICRMW_AND
    5499             :     0U, // G_ATOMICRMW_NAND
    5500             :     0U, // G_ATOMICRMW_OR
    5501             :     0U, // G_ATOMICRMW_XOR
    5502             :     0U, // G_ATOMICRMW_MAX
    5503             :     0U, // G_ATOMICRMW_MIN
    5504             :     0U, // G_ATOMICRMW_UMAX
    5505             :     0U, // G_ATOMICRMW_UMIN
    5506             :     0U, // G_BRCOND
    5507             :     0U, // G_BRINDIRECT
    5508             :     0U, // G_INTRINSIC
    5509             :     0U, // G_INTRINSIC_W_SIDE_EFFECTS
    5510             :     0U, // G_ANYEXT
    5511             :     0U, // G_TRUNC
    5512             :     0U, // G_CONSTANT
    5513             :     0U, // G_FCONSTANT
    5514             :     0U, // G_VASTART
    5515             :     0U, // G_VAARG
    5516             :     0U, // G_SEXT
    5517             :     0U, // G_ZEXT
    5518             :     0U, // G_SHL
    5519             :     0U, // G_LSHR
    5520             :     0U, // G_ASHR
    5521             :     0U, // G_ICMP
    5522             :     0U, // G_FCMP
    5523             :     0U, // G_SELECT
    5524             :     0U, // G_UADDO
    5525             :     0U, // G_UADDE
    5526             :     0U, // G_USUBO
    5527             :     0U, // G_USUBE
    5528             :     0U, // G_SADDO
    5529             :     0U, // G_SADDE
    5530             :     0U, // G_SSUBO
    5531             :     0U, // G_SSUBE
    5532             :     0U, // G_UMULO
    5533             :     0U, // G_SMULO
    5534             :     0U, // G_UMULH
    5535             :     0U, // G_SMULH
    5536             :     0U, // G_FADD
    5537             :     0U, // G_FSUB
    5538             :     0U, // G_FMUL
    5539             :     0U, // G_FMA
    5540             :     0U, // G_FDIV
    5541             :     0U, // G_FREM
    5542             :     0U, // G_FPOW
    5543             :     0U, // G_FEXP
    5544             :     0U, // G_FEXP2
    5545             :     0U, // G_FLOG
    5546             :     0U, // G_FLOG2
    5547             :     0U, // G_FNEG
    5548             :     0U, // G_FPEXT
    5549             :     0U, // G_FPTRUNC
    5550             :     0U, // G_FPTOSI
    5551             :     0U, // G_FPTOUI
    5552             :     0U, // G_SITOFP
    5553             :     0U, // G_UITOFP
    5554             :     0U, // G_FABS
    5555             :     0U, // G_GEP
    5556             :     0U, // G_PTR_MASK
    5557             :     0U, // G_BR
    5558             :     0U, // G_INSERT_VECTOR_ELT
    5559             :     0U, // G_EXTRACT_VECTOR_ELT
    5560             :     0U, // G_SHUFFLE_VECTOR
    5561             :     0U, // G_CTTZ
    5562             :     0U, // G_CTTZ_ZERO_UNDEF
    5563             :     0U, // G_CTLZ
    5564             :     0U, // G_CTLZ_ZERO_UNDEF
    5565             :     0U, // G_CTPOP
    5566             :     0U, // G_BSWAP
    5567             :     0U, // G_ADDRSPACE_CAST
    5568             :     0U, // G_BLOCK_ADDR
    5569             :     0U, // ABS_ZPmZ_B
    5570             :     64U,        // ABS_ZPmZ_D
    5571             :     128U,       // ABS_ZPmZ_H
    5572             :     192U,       // ABS_ZPmZ_S
    5573             :     1U, // ABSv16i8
    5574             :     1U, // ABSv1i64
    5575             :     2U, // ABSv2i32
    5576             :     2U, // ABSv2i64
    5577             :     3U, // ABSv4i16
    5578             :     3U, // ABSv4i32
    5579             :     4U, // ABSv8i16
    5580             :     4U, // ABSv8i8
    5581             :     261U,       // ADCSWr
    5582             :     261U,       // ADCSXr
    5583             :     261U,       // ADCWr
    5584             :     261U,       // ADCXr
    5585             :     8517U,      // ADDG
    5586             :     16773U,     // ADDHNv2i64_v2i32
    5587             :     16837U,     // ADDHNv2i64_v4i32
    5588             :     24966U,     // ADDHNv4i32_v4i16
    5589             :     25030U,     // ADDHNv4i32_v8i16
    5590             :     33222U,     // ADDHNv8i16_v16i8
    5591             :     33158U,     // ADDHNv8i16_v8i8
    5592             :     261U,       // ADDPL_XXI
    5593             :     41351U,     // ADDPv16i8
    5594             :     49543U,     // ADDPv2i32
    5595             :     16773U,     // ADDPv2i64
    5596             :     2U, // ADDPv2i64p
    5597             :     57736U,     // ADDPv4i16
    5598             :     24966U,     // ADDPv4i32
    5599             :     33158U,     // ADDPv8i16
    5600             :     65928U,     // ADDPv8i8
    5601             :     517U,       // ADDSWri
    5602             :     0U, // ADDSWrr
    5603             :     581U,       // ADDSWrs
    5604             :     645U,       // ADDSWrx
    5605             :     517U,       // ADDSXri
    5606             :     0U, // ADDSXrr
    5607             :     581U,       // ADDSXrs
    5608             :     645U,       // ADDSXrx
    5609             :     73989U,     // ADDSXrx64
    5610             :     261U,       // ADDVL_XXI
    5611             :     1U, // ADDVv16i8v
    5612             :     3U, // ADDVv4i16v
    5613             :     3U, // ADDVv4i32v
    5614             :     4U, // ADDVv8i16v
    5615             :     4U, // ADDVv8i8v
    5616             :     517U,       // ADDWri
    5617             :     0U, // ADDWrr
    5618             :     581U,       // ADDWrs
    5619             :     645U,       // ADDWrx
    5620             :     517U,       // ADDXri
    5621             :     0U, // ADDXrr
    5622             :     581U,       // ADDXrs
    5623             :     645U,       // ADDXrx
    5624             :     73989U,     // ADDXrx64
    5625             :     709U,       // ADD_ZI_B
    5626             :     773U,       // ADD_ZI_D
    5627             :     9U, // ADD_ZI_H
    5628             :     837U,       // ADD_ZI_S
    5629             :     533376U,    // ADD_ZPmZ_B
    5630             :     1057728U,   // ADD_ZPmZ_D
    5631             :     1655817U,   // ADD_ZPmZ_H
    5632             :     2106432U,   // ADD_ZPmZ_S
    5633             :     901U,       // ADD_ZZZ_B
    5634             :     965U,       // ADD_ZZZ_D
    5635             :     137U,       // ADD_ZZZ_H
    5636             :     1093U,      // ADD_ZZZ_S
    5637             :     0U, // ADDlowTLS
    5638             :     41351U,     // ADDv16i8
    5639             :     261U,       // ADDv1i64
    5640             :     49543U,     // ADDv2i32
    5641             :     16773U,     // ADDv2i64
    5642             :     57736U,     // ADDv4i16
    5643             :     24966U,     // ADDv4i32
    5644             :     33158U,     // ADDv8i16
    5645             :     65928U,     // ADDv8i8
    5646             :     0U, // ADJCALLSTACKDOWN
    5647             :     0U, // ADJCALLSTACKUP
    5648             :     1U, // ADR
    5649             :     0U, // ADRP
    5650             :     1157U,      // ADR_LSL_ZZZ_D_0
    5651             :     1221U,      // ADR_LSL_ZZZ_D_1
    5652             :     1285U,      // ADR_LSL_ZZZ_D_2
    5653             :     1349U,      // ADR_LSL_ZZZ_D_3
    5654             :     1413U,      // ADR_LSL_ZZZ_S_0
    5655             :     1477U,      // ADR_LSL_ZZZ_S_1
    5656             :     1541U,      // ADR_LSL_ZZZ_S_2
    5657             :     1605U,      // ADR_LSL_ZZZ_S_3
    5658             :     1669U,      // ADR_SXTW_ZZZ_D_0
    5659             :     1733U,      // ADR_SXTW_ZZZ_D_1
    5660             :     1797U,      // ADR_SXTW_ZZZ_D_2
    5661             :     1861U,      // ADR_SXTW_ZZZ_D_3
    5662             :     1925U,      // ADR_UXTW_ZZZ_D_0
    5663             :     1989U,      // ADR_UXTW_ZZZ_D_1
    5664             :     2053U,      // ADR_UXTW_ZZZ_D_2
    5665             :     2117U,      // ADR_UXTW_ZZZ_D_3
    5666             :     1U, // AESDrr
    5667             :     1U, // AESErr
    5668             :     1U, // AESIMCrr
    5669             :     0U, // AESIMCrrTied
    5670             :     1U, // AESMCrr
    5671             :     0U, // AESMCrrTied
    5672             :     2181U,      // ANDSWri
    5673             :     0U, // ANDSWrr
    5674             :     581U,       // ANDSWrs
    5675             :     2245U,      // ANDSXri
    5676             :     0U, // ANDSXrr
    5677             :     581U,       // ANDSXrs
    5678             :     533386U,    // ANDS_PPzPP
    5679             :     901U,       // ANDV_VPZ_B
    5680             :     965U,       // ANDV_VPZ_D
    5681             :     2309U,      // ANDV_VPZ_H
    5682             :     1093U,      // ANDV_VPZ_S
    5683             :     2181U,      // ANDWri
    5684             :     0U, // ANDWrr
    5685             :     581U,       // ANDWrs
    5686             :     2245U,      // ANDXri
    5687             :     0U, // ANDXrr
    5688             :     581U,       // ANDXrs
    5689             :     533386U,    // AND_PPzPP
    5690             :     2245U,      // AND_ZI
    5691             :     533376U,    // AND_ZPmZ_B
    5692             :     1057728U,   // AND_ZPmZ_D
    5693             :     1655817U,   // AND_ZPmZ_H
    5694             :     2106432U,   // AND_ZPmZ_S
    5695             :     965U,       // AND_ZZZ
    5696             :     41351U,     // ANDv16i8
    5697             :     65928U,     // ANDv8i8
    5698             :     9088U,      // ASRD_ZPmI_B
    5699             :     9152U,      // ASRD_ZPmI_D
    5700             :     91145U,     // ASRD_ZPmI_H
    5701             :     9280U,      // ASRD_ZPmI_S
    5702             :     533376U,    // ASRR_ZPmZ_B
    5703             :     1057728U,   // ASRR_ZPmZ_D
    5704             :     1655817U,   // ASRR_ZPmZ_H
    5705             :     2106432U,   // ASRR_ZPmZ_S
    5706             :     261U,       // ASRVWr
    5707             :     261U,       // ASRVXr
    5708             :     1057664U,   // ASR_WIDE_ZPmZ_B
    5709             :     99337U,     // ASR_WIDE_ZPmZ_H
    5710             :     1057856U,   // ASR_WIDE_ZPmZ_S
    5711             :     965U,       // ASR_WIDE_ZZZ_B
    5712             :     10U,        // ASR_WIDE_ZZZ_H
    5713             :     965U,       // ASR_WIDE_ZZZ_S
    5714             :     9088U,      // ASR_ZPmI_B
    5715             :     9152U,      // ASR_ZPmI_D
    5716             :     91145U,     // ASR_ZPmI_H
    5717             :     9280U,      // ASR_ZPmI_S
    5718             :     533376U,    // ASR_ZPmZ_B
    5719             :     1057728U,   // ASR_ZPmZ_D
    5720             :     1655817U,   // ASR_ZPmZ_H
    5721             :     2106432U,   // ASR_ZPmZ_S
    5722             :     261U,       // ASR_ZZI_B
    5723             :     261U,       // ASR_ZZI_D
    5724             :     11U,        // ASR_ZZI_H
    5725             :     261U,       // ASR_ZZI_S
    5726             :     1U, // AUTDA
    5727             :     1U, // AUTDB
    5728             :     0U, // AUTDZA
    5729             :     0U, // AUTDZB
    5730             :     1U, // AUTIA
    5731             :     0U, // AUTIA1716
    5732             :     0U, // AUTIASP
    5733             :     0U, // AUTIAZ
    5734             :     1U, // AUTIB
    5735             :     0U, // AUTIB1716
    5736             :     0U, // AUTIBSP
    5737             :     0U, // AUTIBZ
    5738             :     0U, // AUTIZA
    5739             :     0U, // AUTIZB
    5740             :     0U, // AXFLAG
    5741             :     0U, // B
    5742             :     36282759U,  // BCAX
    5743             :     3156293U,   // BFMWri
    5744             :     3156293U,   // BFMXri
    5745             :     0U, // BICSWrr
    5746             :     581U,       // BICSWrs
    5747             :     0U, // BICSXrr
    5748             :     581U,       // BICSXrs
    5749             :     533386U,    // BICS_PPzPP
    5750             :     0U, // BICWrr
    5751             :     581U,       // BICWrs
    5752             :     0U, // BICXrr
    5753             :     581U,       // BICXrs
    5754             :     533386U,    // BIC_PPzPP
    5755             :     533376U,    // BIC_ZPmZ_B
    5756             :     1057728U,   // BIC_ZPmZ_D
    5757             :     1655817U,   // BIC_ZPmZ_H
    5758             :     2106432U,   // BIC_ZPmZ_S
    5759             :     965U,       // BIC_ZZZ
    5760             :     41351U,     // BICv16i8
    5761             :     0U, // BICv2i32
    5762             :     0U, // BICv4i16
    5763             :     0U, // BICv4i32
    5764             :     0U, // BICv8i16
    5765             :     65928U,     // BICv8i8
    5766             :     41351U,     // BIFv16i8
    5767             :     65928U,     // BIFv8i8
    5768             :     41415U,     // BITv16i8
    5769             :     65992U,     // BITv8i8
    5770             :     0U, // BL
    5771             :     0U, // BLR
    5772             :     1U, // BLRAA
    5773             :     0U, // BLRAAZ
    5774             :     1U, // BLRAB
    5775             :     0U, // BLRABZ
    5776             :     0U, // BR
    5777             :     1U, // BRAA
    5778             :     0U, // BRAAZ
    5779             :     1U, // BRAB
    5780             :     0U, // BRABZ
    5781             :     0U, // BRK
    5782             :     906U,       // BRKAS_PPzP
    5783             :     0U, // BRKA_PPmP
    5784             :     906U,       // BRKA_PPzP
    5785             :     906U,       // BRKBS_PPzP
    5786             :     0U, // BRKB_PPmP
    5787             :     906U,       // BRKB_PPzP
    5788             :     533386U,    // BRKNS_PPzP
    5789             :     533386U,    // BRKN_PPzP
    5790             :     533386U,    // BRKPAS_PPzPP
    5791             :     533386U,    // BRKPA_PPzPP
    5792             :     533386U,    // BRKPBS_PPzPP
    5793             :     533386U,    // BRKPB_PPzPP
    5794             :     41415U,     // BSLv16i8
    5795             :     65992U,     // BSLv8i8
    5796             :     0U, // Bcc
    5797             :     117067U,    // CASAB
    5798             :     117067U,    // CASAH
    5799             :     117067U,    // CASALB
    5800             :     117067U,    // CASALH
    5801             :     117067U,    // CASALW
    5802             :     117067U,    // CASALX
    5803             :     117067U,    // CASAW
    5804             :     117067U,    // CASAX
    5805             :     117067U,    // CASB
    5806             :     117067U,    // CASH
    5807             :     117067U,    // CASLB
    5808             :     117067U,    // CASLH
    5809             :     117067U,    // CASLW
    5810             :     117067U,    // CASLX
    5811             :     0U, // CASPALW
    5812             :     0U, // CASPALX
    5813             :     0U, // CASPAW
    5814             :     0U, // CASPAX
    5815             :     0U, // CASPLW
    5816             :     0U, // CASPLX
    5817             :     0U, // CASPW
    5818             :     0U, // CASPX
    5819             :     117067U,    // CASW
    5820             :     117067U,    // CASX
    5821             :     0U, // CBNZW
    5822             :     0U, // CBNZX
    5823             :     0U, // CBZW
    5824             :     0U, // CBZX
    5825             :     3678469U,   // CCMNWi
    5826             :     3678469U,   // CCMNWr
    5827             :     3678469U,   // CCMNXi
    5828             :     3678469U,   // CCMNXr
    5829             :     3678469U,   // CCMPWi
    5830             :     3678469U,   // CCMPWr
    5831             :     3678469U,   // CCMPXi
    5832             :     3678469U,   // CCMPXr
    5833             :     0U, // CFINV
    5834             :     532741U,    // CLASTA_RPZ_B
    5835             :     1057029U,   // CLASTA_RPZ_D
    5836             :     4202757U,   // CLASTA_RPZ_H
    5837             :     2105605U,   // CLASTA_RPZ_S
    5838             :     532741U,    // CLASTA_VPZ_B
    5839             :     1057029U,   // CLASTA_VPZ_D
    5840             :     4202757U,   // CLASTA_VPZ_H
    5841             :     2105605U,   // CLASTA_VPZ_S
    5842             :     533381U,    // CLASTA_ZPZ_B
    5843             :     1057733U,   // CLASTA_ZPZ_D
    5844             :     1655817U,   // CLASTA_ZPZ_H
    5845             :     2106437U,   // CLASTA_ZPZ_S
    5846             :     532741U,    // CLASTB_RPZ_B
    5847             :     1057029U,   // CLASTB_RPZ_D
    5848             :     4202757U,   // CLASTB_RPZ_H
    5849             :     2105605U,   // CLASTB_RPZ_S
    5850             :     532741U,    // CLASTB_VPZ_B
    5851             :     1057029U,   // CLASTB_VPZ_D
    5852             :     4202757U,   // CLASTB_VPZ_H
    5853             :     2105605U,   // CLASTB_VPZ_S
    5854             :     533381U,    // CLASTB_ZPZ_B
    5855             :     1057733U,   // CLASTB_ZPZ_D
    5856             :     1655817U,   // CLASTB_ZPZ_H
    5857             :     2106437U,   // CLASTB_ZPZ_S
    5858             :     0U, // CLREX
    5859             :     1U, // CLSWr
    5860             :     1U, // CLSXr
    5861             :     0U, // CLS_ZPmZ_B
    5862             :     64U,        // CLS_ZPmZ_D
    5863             :     128U,       // CLS_ZPmZ_H
    5864             :     192U,       // CLS_ZPmZ_S
    5865             :     1U, // CLSv16i8
    5866             :     2U, // CLSv2i32
    5867             :     3U, // CLSv4i16
    5868             :     3U, // CLSv4i32
    5869             :     4U, // CLSv8i16
    5870             :     4U, // CLSv8i8
    5871             :     1U, // CLZWr
    5872             :     1U, // CLZXr
    5873             :     0U, // CLZ_ZPmZ_B
    5874             :     64U,        // CLZ_ZPmZ_D
    5875             :     128U,       // CLZ_ZPmZ_H
    5876             :     192U,       // CLZ_ZPmZ_S
    5877             :     1U, // CLZv16i8
    5878             :     2U, // CLZv2i32
    5879             :     3U, // CLZv4i16
    5880             :     3U, // CLZv4i32
    5881             :     4U, // CLZv8i16
    5882             :     4U, // CLZv8i8
    5883             :     41351U,     // CMEQv16i8
    5884             :     12U,        // CMEQv16i8rz
    5885             :     261U,       // CMEQv1i64
    5886             :     12U,        // CMEQv1i64rz
    5887             :     49543U,     // CMEQv2i32
    5888             :     13U,        // CMEQv2i32rz
    5889             :     16773U,     // CMEQv2i64
    5890             :     13U,        // CMEQv2i64rz
    5891             :     57736U,     // CMEQv4i16
    5892             :     14U,        // CMEQv4i16rz
    5893             :     24966U,     // CMEQv4i32
    5894             :     14U,        // CMEQv4i32rz
    5895             :     33158U,     // CMEQv8i16
    5896             :     15U,        // CMEQv8i16rz
    5897             :     65928U,     // CMEQv8i8
    5898             :     15U,        // CMEQv8i8rz
    5899             :     41351U,     // CMGEv16i8
    5900             :     12U,        // CMGEv16i8rz
    5901             :     261U,       // CMGEv1i64
    5902             :     12U,        // CMGEv1i64rz
    5903             :     49543U,     // CMGEv2i32
    5904             :     13U,        // CMGEv2i32rz
    5905             :     16773U,     // CMGEv2i64
    5906             :     13U,        // CMGEv2i64rz
    5907             :     57736U,     // CMGEv4i16
    5908             :     14U,        // CMGEv4i16rz
    5909             :     24966U,     // CMGEv4i32
    5910             :     14U,        // CMGEv4i32rz
    5911             :     33158U,     // CMGEv8i16
    5912             :     15U,        // CMGEv8i16rz
    5913             :     65928U,     // CMGEv8i8
    5914             :     15U,        // CMGEv8i8rz
    5915             :     41351U,     // CMGTv16i8
    5916             :     12U,        // CMGTv16i8rz
    5917             :     261U,       // CMGTv1i64
    5918             :     12U,        // CMGTv1i64rz
    5919             :     49543U,     // CMGTv2i32
    5920             :     13U,        // CMGTv2i32rz
    5921             :     16773U,     // CMGTv2i64
    5922             :     13U,        // CMGTv2i64rz
    5923             :     57736U,     // CMGTv4i16
    5924             :     14U,        // CMGTv4i16rz
    5925             :     24966U,     // CMGTv4i32
    5926             :     14U,        // CMGTv4i32rz
    5927             :     33158U,     // CMGTv8i16
    5928             :     15U,        // CMGTv8i16rz
    5929             :     65928U,     // CMGTv8i8
    5930             :     15U,        // CMGTv8i8rz
    5931             :     41351U,     // CMHIv16i8
    5932             :     261U,       // CMHIv1i64
    5933             :     49543U,     // CMHIv2i32
    5934             :     16773U,     // CMHIv2i64
    5935             :     57736U,     // CMHIv4i16
    5936             :     24966U,     // CMHIv4i32
    5937             :     33158U,     // CMHIv8i16
    5938             :     65928U,     // CMHIv8i8
    5939             :     41351U,     // CMHSv16i8
    5940             :     261U,       // CMHSv1i64
    5941             :     49543U,     // CMHSv2i32
    5942             :     16773U,     // CMHSv2i64
    5943             :     57736U,     // CMHSv4i16
    5944             :     24966U,     // CMHSv4i32
    5945             :     33158U,     // CMHSv8i16
    5946             :     65928U,     // CMHSv8i8
    5947             :     12U,        // CMLEv16i8rz
    5948             :     12U,        // CMLEv1i64rz
    5949             :     13U,        // CMLEv2i32rz
    5950             :     13U,        // CMLEv2i64rz
    5951             :     14U,        // CMLEv4i16rz
    5952             :     14U,        // CMLEv4i32rz
    5953             :     15U,        // CMLEv8i16rz
    5954             :     15U,        // CMLEv8i8rz
    5955             :     12U,        // CMLTv16i8rz
    5956             :     12U,        // CMLTv1i64rz
    5957             :     13U,        // CMLTv2i32rz
    5958             :     13U,        // CMLTv2i64rz
    5959             :     14U,        // CMLTv4i16rz
    5960             :     14U,        // CMLTv4i32rz
    5961             :     15U,        // CMLTv8i16rz
    5962             :     15U,        // CMLTv8i8rz
    5963             :     9098U,      // CMPEQ_PPzZI_B
    5964             :     9162U,      // CMPEQ_PPzZI_D
    5965             :     91145U,     // CMPEQ_PPzZI_H
    5966             :     9290U,      // CMPEQ_PPzZI_S
    5967             :     533386U,    // CMPEQ_PPzZZ_B
    5968             :     1057738U,   // CMPEQ_PPzZZ_D
    5969             :     1655817U,   // CMPEQ_PPzZZ_H
    5970             :     2106442U,   // CMPEQ_PPzZZ_S
    5971             :     1057674U,   // CMPEQ_WIDE_PPzZZ_B
    5972             :     99337U,     // CMPEQ_WIDE_PPzZZ_H
    5973             :     1057866U,   // CMPEQ_WIDE_PPzZZ_S
    5974             :     9098U,      // CMPGE_PPzZI_B
    5975             :     9162U,      // CMPGE_PPzZI_D
    5976             :     91145U,     // CMPGE_PPzZI_H
    5977             :     9290U,      // CMPGE_PPzZI_S
    5978             :     533386U,    // CMPGE_PPzZZ_B
    5979             :     1057738U,   // CMPGE_PPzZZ_D
    5980             :     1655817U,   // CMPGE_PPzZZ_H
    5981             :     2106442U,   // CMPGE_PPzZZ_S
    5982             :     1057674U,   // CMPGE_WIDE_PPzZZ_B
    5983             :     99337U,     // CMPGE_WIDE_PPzZZ_H
    5984             :     1057866U,   // CMPGE_WIDE_PPzZZ_S
    5985             :     9098U,      // CMPGT_PPzZI_B
    5986             :     9162U,      // CMPGT_PPzZI_D
    5987             :     91145U,     // CMPGT_PPzZI_H
    5988             :     9290U,      // CMPGT_PPzZI_S
    5989             :     533386U,    // CMPGT_PPzZZ_B
    5990             :     1057738U,   // CMPGT_PPzZZ_D
    5991             :     1655817U,   // CMPGT_PPzZZ_H
    5992             :     2106442U,   // CMPGT_PPzZZ_S
    5993             :     1057674U,   // CMPGT_WIDE_PPzZZ_B
    5994             :     99337U,     // CMPGT_WIDE_PPzZZ_H
    5995             :     1057866U,   // CMPGT_WIDE_PPzZZ_S
    5996             :     4727690U,   // CMPHI_PPzZI_B
    5997             :     4727754U,   // CMPHI_PPzZI_D
    5998             :     123913U,    // CMPHI_PPzZI_H
    5999             :     4727882U,   // CMPHI_PPzZI_S
    6000             :     533386U,    // CMPHI_PPzZZ_B
    6001             :     1057738U,   // CMPHI_PPzZZ_D
    6002             :     1655817U,   // CMPHI_PPzZZ_H
    6003             :     2106442U,   // CMPHI_PPzZZ_S
    6004             :     1057674U,   // CMPHI_WIDE_PPzZZ_B
    6005             :     99337U,     // CMPHI_WIDE_PPzZZ_H
    6006             :     1057866U,   // CMPHI_WIDE_PPzZZ_S
    6007             :     4727690U,   // CMPHS_PPzZI_B
    6008             :     4727754U,   // CMPHS_PPzZI_D
    6009             :     123913U,    // CMPHS_PPzZI_H
    6010             :     4727882U,   // CMPHS_PPzZI_S
    6011             :     533386U,    // CMPHS_PPzZZ_B
    6012             :     1057738U,   // CMPHS_PPzZZ_D
    6013             :     1655817U,   // CMPHS_PPzZZ_H
    6014             :     2106442U,   // CMPHS_PPzZZ_S
    6015             :     1057674U,   // CMPHS_WIDE_PPzZZ_B
    6016             :     99337U,     // CMPHS_WIDE_PPzZZ_H
    6017             :     1057866U,   // CMPHS_WIDE_PPzZZ_S
    6018             :     9098U,      // CMPLE_PPzZI_B
    6019             :     9162U,      // CMPLE_PPzZI_D
    6020             :     91145U,     // CMPLE_PPzZI_H
    6021             :     9290U,      // CMPLE_PPzZI_S
    6022             :     1057674U,   // CMPLE_WIDE_PPzZZ_B
    6023             :     99337U,     // CMPLE_WIDE_PPzZZ_H
    6024             :     1057866U,   // CMPLE_WIDE_PPzZZ_S
    6025             :     4727690U,   // CMPLO_PPzZI_B
    6026             :     4727754U,   // CMPLO_PPzZI_D
    6027             :     123913U,    // CMPLO_PPzZI_H
    6028             :     4727882U,   // CMPLO_PPzZI_S
    6029             :     1057674U,   // CMPLO_WIDE_PPzZZ_B
    6030             :     99337U,     // CMPLO_WIDE_PPzZZ_H
    6031             :     1057866U,   // CMPLO_WIDE_PPzZZ_S
    6032             :     4727690U,   // CMPLS_PPzZI_B
    6033             :     4727754U,   // CMPLS_PPzZI_D
    6034             :     123913U,    // CMPLS_PPzZI_H
    6035             :     4727882U,   // CMPLS_PPzZI_S
    6036             :     1057674U,   // CMPLS_WIDE_PPzZZ_B
    6037             :     99337U,     // CMPLS_WIDE_PPzZZ_H
    6038             :     1057866U,   // CMPLS_WIDE_PPzZZ_S
    6039             :     9098U,      // CMPLT_PPzZI_B
    6040             :     9162U,      // CMPLT_PPzZI_D
    6041             :     91145U,     // CMPLT_PPzZI_H
    6042             :     9290U,      // CMPLT_PPzZI_S
    6043             :     1057674U,   // CMPLT_WIDE_PPzZZ_B
    6044             :     99337U,     // CMPLT_WIDE_PPzZZ_H
    6045             :     1057866U,   // CMPLT_WIDE_PPzZZ_S
    6046             :     9098U,      // CMPNE_PPzZI_B
    6047             :     9162U,      // CMPNE_PPzZI_D
    6048             :     91145U,     // CMPNE_PPzZI_H
    6049             :     9290U,      // CMPNE_PPzZI_S
    6050             :     533386U,    // CMPNE_PPzZZ_B
    6051             :     1057738U,   // CMPNE_PPzZZ_D
    6052             :     1655817U,   // CMPNE_PPzZZ_H
    6053             :     2106442U,   // CMPNE_PPzZZ_S
    6054             :     1057674U,   // CMPNE_WIDE_PPzZZ_B
    6055             :     99337U,     // CMPNE_WIDE_PPzZZ_H
    6056             :     1057866U,   // CMPNE_WIDE_PPzZZ_S
    6057             :     0U, // CMP_SWAP_128
    6058             :     0U, // CMP_SWAP_16
    6059             :     0U, // CMP_SWAP_32
    6060             :     0U, // CMP_SWAP_64
    6061             :     0U, // CMP_SWAP_8
    6062             :     41351U,     // CMTSTv16i8
    6063             :     261U,       // CMTSTv1i64
    6064             :     49543U,     // CMTSTv2i32
    6065             :     16773U,     // CMTSTv2i64
    6066             :     57736U,     // CMTSTv4i16
    6067             :     24966U,     // CMTSTv4i32
    6068             :     33158U,     // CMTSTv8i16
    6069             :     65928U,     // CMTSTv8i8
    6070             :     0U, // CNOT_ZPmZ_B
    6071             :     64U,        // CNOT_ZPmZ_D
    6072             :     128U,       // CNOT_ZPmZ_H
    6073             :     192U,       // CNOT_ZPmZ_S
    6074             :     16U,        // CNTB_XPiI
    6075             :     16U,        // CNTD_XPiI
    6076             :     16U,        // CNTH_XPiI
    6077             :     901U,       // CNTP_XPP_B
    6078             :     965U,       // CNTP_XPP_D
    6079             :     2309U,      // CNTP_XPP_H
    6080             :     1093U,      // CNTP_XPP_S
    6081             :     16U,        // CNTW_XPiI
    6082             :     0U, // CNT_ZPmZ_B
    6083             :     64U,        // CNT_ZPmZ_D
    6084             :     128U,       // CNT_ZPmZ_H
    6085             :     192U,       // CNT_ZPmZ_S
    6086             :     1U, // CNTv16i8
    6087             :     4U, // CNTv8i8
    6088             :     965U,       // COMPACT_ZPZ_D
    6089             :     1093U,      // COMPACT_ZPZ_S
    6090             :     2432U,      // CPY_ZPmI_B
    6091             :     2496U,      // CPY_ZPmI_D
    6092             :     16U,        // CPY_ZPmI_H
    6093             :     2560U,      // CPY_ZPmI_S
    6094             :     2368U,      // CPY_ZPmR_B
    6095             :     2368U,      // CPY_ZPmR_D
    6096             :     145U,       // CPY_ZPmR_H
    6097             :     2368U,      // CPY_ZPmR_S
    6098             :     2368U,      // CPY_ZPmV_B
    6099             :     2368U,      // CPY_ZPmV_D
    6100             :     145U,       // CPY_ZPmV_H
    6101             :     2368U,      // CPY_ZPmV_S
    6102             :     2634U,      // CPY_ZPzI_B
    6103             :     2698U,      // CPY_ZPzI_D
    6104             :     17U,        // CPY_ZPzI_H
    6105             :     2762U,      // CPY_ZPzI_S
    6106             :     2834U,      // CPYi16
    6107             :     2834U,      // CPYi32
    6108             :     2835U,      // CPYi64
    6109             :     2835U,      // CPYi8
    6110             :     261U,       // CRC32Brr
    6111             :     261U,       // CRC32CBrr
    6112             :     261U,       // CRC32CHrr
    6113             :     261U,       // CRC32CWrr
    6114             :     261U,       // CRC32CXrr
    6115             :     261U,       // CRC32Hrr
    6116             :     261U,       // CRC32Wrr
    6117             :     261U,       // CRC32Xrr
    6118             :     3678469U,   // CSELWr
    6119             :     3678469U,   // CSELXr
    6120             :     3678469U,   // CSINCWr
    6121             :     3678469U,   // CSINCXr
    6122             :     3678469U,   // CSINVWr
    6123             :     3678469U,   // CSINVXr
    6124             :     3678469U,   // CSNEGWr
    6125             :     3678469U,   // CSNEGXr
    6126             :     1U, // CTERMEQ_WW
    6127             :     1U, // CTERMEQ_XX
    6128             :     1U, // CTERMNE_WW
    6129             :     1U, // CTERMNE_XX
    6130             :     0U, // CompilerBarrier
    6131             :     0U, // DCPS1
    6132             :     0U, // DCPS2
    6133             :     0U, // DCPS3
    6134             :     0U, // DECB_XPiI
    6135             :     0U, // DECD_XPiI
    6136             :     0U, // DECD_ZPiI
    6137             :     0U, // DECH_XPiI
    6138             :     0U, // DECH_ZPiI
    6139             :     1U, // DECP_XP_B
    6140             :     1U, // DECP_XP_D
    6141             :     1U, // DECP_XP_H
    6142             :     1U, // DECP_XP_S
    6143             :     1U, // DECP_ZP_D
    6144             :     0U, // DECP_ZP_H
    6145             :     1U, // DECP_ZP_S
    6146             :     0U, // DECW_XPiI
    6147             :     0U, // DECW_ZPiI
    6148             :     0U, // DMB
    6149             :     0U, // DRPS
    6150             :     0U, // DSB
    6151             :     0U, // DUPM_ZI
    6152             :     0U, // DUP_ZI_B
    6153             :     0U, // DUP_ZI_D
    6154             :     0U, // DUP_ZI_H
    6155             :     0U, // DUP_ZI_S
    6156             :     1U, // DUP_ZR_B
    6157             :     1U, // DUP_ZR_D
    6158             :     0U, // DUP_ZR_H
    6159             :     1U, // DUP_ZR_S
    6160             :     20U,        // DUP_ZZI_B
    6161             :     20U,        // DUP_ZZI_D
    6162             :     0U, // DUP_ZZI_H
    6163             :     0U, // DUP_ZZI_Q
    6164             :     20U,        // DUP_ZZI_S
    6165             :     1U, // DUPv16i8gpr
    6166             :     2835U,      // DUPv16i8lane
    6167             :     1U, // DUPv2i32gpr
    6168             :     2834U,      // DUPv2i32lane
    6169             :     1U, // DUPv2i64gpr
    6170             :     2835U,      // DUPv2i64lane
    6171             :     1U, // DUPv4i16gpr
    6172             :     2834U,      // DUPv4i16lane
    6173             :     1U, // DUPv4i32gpr
    6174             :     2834U,      // DUPv4i32lane
    6175             :     1U, // DUPv8i16gpr
    6176             :     2834U,      // DUPv8i16lane
    6177             :     1U, // DUPv8i8gpr
    6178             :     2835U,      // DUPv8i8lane
    6179             :     0U, // EONWrr
    6180             :     581U,       // EONWrs
    6181             :     0U, // EONXrr
    6182             :     581U,       // EONXrs
    6183             :     36282759U,  // EOR3
    6184             :     533386U,    // EORS_PPzPP
    6185             :     901U,       // EORV_VPZ_B
    6186             :     965U,       // EORV_VPZ_D
    6187             :     2309U,      // EORV_VPZ_H
    6188             :     1093U,      // EORV_VPZ_S
    6189             :     2181U,      // EORWri
    6190             :     0U, // EORWrr
    6191             :     581U,       // EORWrs
    6192             :     2245U,      // EORXri
    6193             :     0U, // EORXrr
    6194             :     581U,       // EORXrs
    6195             :     533386U,    // EOR_PPzPP
    6196             :     2245U,      // EOR_ZI
    6197             :     533376U,    // EOR_ZPmZ_B
    6198             :     1057728U,   // EOR_ZPmZ_D
    6199             :     1655817U,   // EOR_ZPmZ_H
    6200             :     2106432U,   // EOR_ZPmZ_S
    6201             :     965U,       // EOR_ZZZ
    6202             :     41351U,     // EORv16i8
    6203             :     65928U,     // EORv8i8
    6204             :     0U, // ERET
    6205             :     0U, // ERETAA
    6206             :     0U, // ERETAB
    6207             :     8453U,      // EXTRWrri
    6208             :     8453U,      // EXTRXrri
    6209             :     4727685U,   // EXT_ZZI
    6210             :     106887U,    // EXTv16i8
    6211             :     131464U,    // EXTv8i8
    6212             :     0U, // F128CSEL
    6213             :     261U,       // FABD16
    6214             :     261U,       // FABD32
    6215             :     261U,       // FABD64
    6216             :     1057728U,   // FABD_ZPmZ_D
    6217             :     1655817U,   // FABD_ZPmZ_H
    6218             :     2106432U,   // FABD_ZPmZ_S
    6219             :     49543U,     // FABDv2f32
    6220             :     16773U,     // FABDv2f64
    6221             :     57736U,     // FABDv4f16
    6222             :     24966U,     // FABDv4f32
    6223             :     33158U,     // FABDv8f16
    6224             :     1U, // FABSDr
    6225             :     1U, // FABSHr
    6226             :     1U, // FABSSr
    6227             :     64U,        // FABS_ZPmZ_D
    6228             :     128U,       // FABS_ZPmZ_H
    6229             :     192U,       // FABS_ZPmZ_S
    6230             :     2U, // FABSv2f32
    6231             :     2U, // FABSv2f64
    6232             :     3U, // FABSv4f16
    6233             :     3U, // FABSv4f32
    6234             :     4U, // FABSv8f16
    6235             :     261U,       // FACGE16
    6236             :     261U,       // FACGE32
    6237             :     261U,       // FACGE64
    6238             :     1057738U,   // FACGE_PPzZZ_D
    6239             :     1655817U,   // FACGE_PPzZZ_H
    6240             :     2106442U,   // FACGE_PPzZZ_S
    6241             :     49543U,     // FACGEv2f32
    6242             :     16773U,     // FACGEv2f64
    6243             :     57736U,     // FACGEv4f16
    6244             :     24966U,     // FACGEv4f32
    6245             :     33158U,     // FACGEv8f16
    6246             :     261U,       // FACGT16
    6247             :     261U,       // FACGT32
    6248             :     261U,       // FACGT64
    6249             :     1057738U,   // FACGT_PPzZZ_D
    6250             :     1655817U,   // FACGT_PPzZZ_H
    6251             :     2106442U,   // FACGT_PPzZZ_S
    6252             :     49543U,     // FACGTv2f32
    6253             :     16773U,     // FACGTv2f64
    6254             :     57736U,     // FACGTv4f16
    6255             :     24966U,     // FACGTv4f32
    6256             :     33158U,     // FACGTv8f16
    6257             :     1057029U,   // FADDA_VPZ_D
    6258             :     4202757U,   // FADDA_VPZ_H
    6259             :     2105605U,   // FADDA_VPZ_S
    6260             :     261U,       // FADDDrr
    6261             :     261U,       // FADDHrr
    6262             :     49543U,     // FADDPv2f32
    6263             :     16773U,     // FADDPv2f64
    6264             :     20U,        // FADDPv2i16p
    6265             :     2U, // FADDPv2i32p
    6266             :     2U, // FADDPv2i64p
    6267             :     57736U,     // FADDPv4f16
    6268             :     24966U,     // FADDPv4f32
    6269             :     33158U,     // FADDPv8f16
    6270             :     261U,       // FADDSrr
    6271             :     965U,       // FADDV_VPZ_D
    6272             :     2309U,      // FADDV_VPZ_H
    6273             :     1093U,      // FADDV_VPZ_S
    6274             :     5252032U,   // FADD_ZPmI_D
    6275             :     140297U,    // FADD_ZPmI_H
    6276             :     5252160U,   // FADD_ZPmI_S
    6277             :     1057728U,   // FADD_ZPmZ_D
    6278             :     1655817U,   // FADD_ZPmZ_H
    6279             :     2106432U,   // FADD_ZPmZ_S
    6280             :     965U,       // FADD_ZZZ_D
    6281             :     137U,       // FADD_ZZZ_H
    6282             :     1093U,      // FADD_ZZZ_S
    6283             :     49543U,     // FADDv2f32
    6284             :     16773U,     // FADDv2f64
    6285             :     57736U,     // FADDv4f16
    6286             :     24966U,     // FADDv4f32
    6287             :     33158U,     // FADDv8f16
    6288             :     68166592U,  // FCADD_ZPmZ_D
    6289             :     106513417U, // FCADD_ZPmZ_H
    6290             :     69215296U,  // FCADD_ZPmZ_S
    6291             :     6439303U,   // FCADDv2f32
    6292             :     6447493U,   // FCADDv2f64
    6293             :     6455688U,   // FCADDv4f16
    6294             :     6463878U,   // FCADDv4f32
    6295             :     6472070U,   // FCADDv8f16
    6296             :     3678469U,   // FCCMPDrr
    6297             :     3678469U,   // FCCMPEDrr
    6298             :     3678469U,   // FCCMPEHrr
    6299             :     3678469U,   // FCCMPESrr
    6300             :     3678469U,   // FCCMPHrr
    6301             :     3678469U,   // FCCMPSrr
    6302             :     261U,       // FCMEQ16
    6303             :     261U,       // FCMEQ32
    6304             :     261U,       // FCMEQ64
    6305             :     189386U,    // FCMEQ_PPzZ0_D
    6306             :     2889U,      // FCMEQ_PPzZ0_H
    6307             :     189514U,    // FCMEQ_PPzZ0_S
    6308             :     1057738U,   // FCMEQ_PPzZZ_D
    6309             :     1655817U,   // FCMEQ_PPzZZ_H
    6310             :     2106442U,   // FCMEQ_PPzZZ_S
    6311             :     21U,        // FCMEQv1i16rz
    6312             :     21U,        // FCMEQv1i32rz
    6313             :     21U,        // FCMEQv1i64rz
    6314             :     49543U,     // FCMEQv2f32
    6315             :     16773U,     // FCMEQv2f64
    6316             :     21U,        // FCMEQv2i32rz
    6317             :     22U,        // FCMEQv2i64rz
    6318             :     57736U,     // FCMEQv4f16
    6319             :     24966U,     // FCMEQv4f32
    6320             :     22U,        // FCMEQv4i16rz
    6321             :     23U,        // FCMEQv4i32rz
    6322             :     33158U,     // FCMEQv8f16
    6323             :     23U,        // FCMEQv8i16rz
    6324             :     261U,       // FCMGE16
    6325             :     261U,       // FCMGE32
    6326             :     261U,       // FCMGE64
    6327             :     189386U,    // FCMGE_PPzZ0_D
    6328             :     2889U,      // FCMGE_PPzZ0_H
    6329             :     189514U,    // FCMGE_PPzZ0_S
    6330             :     1057738U,   // FCMGE_PPzZZ_D
    6331             :     1655817U,   // FCMGE_PPzZZ_H
    6332             :     2106442U,   // FCMGE_PPzZZ_S
    6333             :     21U,        // FCMGEv1i16rz
    6334             :     21U,        // FCMGEv1i32rz
    6335             :     21U,        // FCMGEv1i64rz
    6336             :     49543U,     // FCMGEv2f32
    6337             :     16773U,     // FCMGEv2f64
    6338             :     21U,        // FCMGEv2i32rz
    6339             :     22U,        // FCMGEv2i64rz
    6340             :     57736U,     // FCMGEv4f16
    6341             :     24966U,     // FCMGEv4f32
    6342             :     22U,        // FCMGEv4i16rz
    6343             :     23U,        // FCMGEv4i32rz
    6344             :     33158U,     // FCMGEv8f16
    6345             :     23U,        // FCMGEv8i16rz
    6346             :     261U,       // FCMGT16
    6347             :     261U,       // FCMGT32
    6348             :     261U,       // FCMGT64
    6349             :     189386U,    // FCMGT_PPzZ0_D
    6350             :     2889U,      // FCMGT_PPzZ0_H
    6351             :     189514U,    // FCMGT_PPzZ0_S
    6352             :     1057738U,   // FCMGT_PPzZZ_D
    6353             :     1655817U,   // FCMGT_PPzZZ_H
    6354             :     2106442U,   // FCMGT_PPzZZ_S
    6355             :     21U,        // FCMGTv1i16rz
    6356             :     21U,        // FCMGTv1i32rz
    6357             :     21U,        // FCMGTv1i64rz
    6358             :     49543U,     // FCMGTv2f32
    6359             :     16773U,     // FCMGTv2f64
    6360             :     21U,        // FCMGTv2i32rz
    6361             :     22U,        // FCMGTv2i64rz
    6362             :     57736U,     // FCMGTv4f16
    6363             :     24966U,     // FCMGTv4f32
    6364             :     22U,        // FCMGTv4i16rz
    6365             :     23U,        // FCMGTv4i32rz
    6366             :     33158U,     // FCMGTv8f16
    6367             :     23U,        // FCMGTv8i16rz
    6368             :     342368320U, // FCMLA_ZPmZZ_D
    6369             :     140182528U, // FCMLA_ZPmZZ_H
    6370             :     342892736U, // FCMLA_ZPmZZ_S
    6371             :     24U,        // FCMLA_ZZZI_H
    6372             :     7875480U,   // FCMLA_ZZZI_S
    6373             :     8536519U,   // FCMLAv2f32
    6374             :     8544709U,   // FCMLAv2f64
    6375             :     8552904U,   // FCMLAv4f16
    6376             :     344662472U, // FCMLAv4f16_indexed
    6377             :     8561094U,   // FCMLAv4f32
    6378             :     344670662U, // FCMLAv4f32_indexed
    6379             :     8569286U,   // FCMLAv8f16
    6380             :     344662470U, // FCMLAv8f16_indexed
    6381             :     189386U,    // FCMLE_PPzZ0_D
    6382             :     2889U,      // FCMLE_PPzZ0_H
    6383             :     189514U,    // FCMLE_PPzZ0_S
    6384             :     21U,        // FCMLEv1i16rz
    6385             :     21U,        // FCMLEv1i32rz
    6386             :     21U,        // FCMLEv1i64rz
    6387             :     21U,        // FCMLEv2i32rz
    6388             :     22U,        // FCMLEv2i64rz
    6389             :     22U,        // FCMLEv4i16rz
    6390             :     23U,        // FCMLEv4i32rz
    6391             :     23U,        // FCMLEv8i16rz
    6392             :     189386U,    // FCMLT_PPzZ0_D
    6393             :     2889U,      // FCMLT_PPzZ0_H
    6394             :     189514U,    // FCMLT_PPzZ0_S
    6395             :     21U,        // FCMLTv1i16rz
    6396             :     21U,        // FCMLTv1i32rz
    6397             :     21U,        // FCMLTv1i64rz
    6398             :     21U,        // FCMLTv2i32rz
    6399             :     22U,        // FCMLTv2i64rz
    6400             :     22U,        // FCMLTv4i16rz
    6401             :     23U,        // FCMLTv4i32rz
    6402             :     23U,        // FCMLTv8i16rz
    6403             :     189386U,    // FCMNE_PPzZ0_D
    6404             :     2889U,      // FCMNE_PPzZ0_H
    6405             :     189514U,    // FCMNE_PPzZ0_S
    6406             :     1057738U,   // FCMNE_PPzZZ_D
    6407             :     1655817U,   // FCMNE_PPzZZ_H
    6408             :     2106442U,   // FCMNE_PPzZZ_S
    6409             :     0U, // FCMPDri
    6410             :     1U, // FCMPDrr
    6411             :     0U, // FCMPEDri
    6412             :     1U, // FCMPEDrr
    6413             :     0U, // FCMPEHri
    6414             :     1U, // FCMPEHrr
    6415             :     0U, // FCMPESri
    6416             :     1U, // FCMPESrr
    6417             :     0U, // FCMPHri
    6418             :     1U, // FCMPHrr
    6419             :     0U, // FCMPSri
    6420             :     1U, // FCMPSrr
    6421             :     1057738U,   // FCMUO_PPzZZ_D
    6422             :     1655817U,   // FCMUO_PPzZZ_H
    6423             :     2106442U,   // FCMUO_PPzZZ_S
    6424             :     3008U,      // FCPY_ZPmI_D
    6425             :     25U,        // FCPY_ZPmI_H
    6426             :     3008U,      // FCPY_ZPmI_S
    6427             :     3678469U,   // FCSELDrrr
    6428             :     3678469U,   // FCSELHrrr
    6429             :     3678469U,   // FCSELSrrr
    6430             :     1U, // FCVTASUWDr
    6431             :     1U, // FCVTASUWHr
    6432             :     1U, // FCVTASUWSr
    6433             :     1U, // FCVTASUXDr
    6434             :     1U, // FCVTASUXHr
    6435             :     1U, // FCVTASUXSr
    6436             :     1U, // FCVTASv1f16
    6437             :     1U, // FCVTASv1i32
    6438             :     1U, // FCVTASv1i64
    6439             :     2U, // FCVTASv2f32
    6440             :     2U, // FCVTASv2f64
    6441             :     3U, // FCVTASv4f16
    6442             :     3U, // FCVTASv4f32
    6443             :     4U, // FCVTASv8f16
    6444             :     1U, // FCVTAUUWDr
    6445             :     1U, // FCVTAUUWHr
    6446             :     1U, // FCVTAUUWSr
    6447             :     1U, // FCVTAUUXDr
    6448             :     1U, // FCVTAUUXHr
    6449             :     1U, // FCVTAUUXSr
    6450             :     1U, // FCVTAUv1f16
    6451             :     1U, // FCVTAUv1i32
    6452             :     1U, // FCVTAUv1i64
    6453             :     2U, // FCVTAUv2f32
    6454             :     2U, // FCVTAUv2f64
    6455             :     3U, // FCVTAUv4f16
    6456             :     3U, // FCVTAUv4f32
    6457             :     4U, // FCVTAUv8f16
    6458             :     1U, // FCVTDHr
    6459             :     1U, // FCVTDSr
    6460             :     1U, // FCVTHDr
    6461             :     1U, // FCVTHSr
    6462             :     2U, // FCVTLv2i32
    6463             :     3U, // FCVTLv4i16
    6464             :     3U, // FCVTLv4i32
    6465             :     4U, // FCVTLv8i16
    6466             :     1U, // FCVTMSUWDr
    6467             :     1U, // FCVTMSUWHr
    6468             :     1U, // FCVTMSUWSr
    6469             :     1U, // FCVTMSUXDr
    6470             :     1U, // FCVTMSUXHr
    6471             :     1U, // FCVTMSUXSr
    6472             :     1U, // FCVTMSv1f16
    6473             :     1U, // FCVTMSv1i32
    6474             :     1U, // FCVTMSv1i64
    6475             :     2U, // FCVTMSv2f32
    6476             :     2U, // FCVTMSv2f64
    6477             :     3U, // FCVTMSv4f16
    6478             :     3U, // FCVTMSv4f32
    6479             :     4U, // FCVTMSv8f16
    6480             :     1U, // FCVTMUUWDr
    6481             :     1U, // FCVTMUUWHr
    6482             :     1U, // FCVTMUUWSr
    6483             :     1U, // FCVTMUUXDr
    6484             :     1U, // FCVTMUUXHr
    6485             :     1U, // FCVTMUUXSr
    6486             :     1U, // FCVTMUv1f16
    6487             :     1U, // FCVTMUv1i32
    6488             :     1U, // FCVTMUv1i64
    6489             :     2U, // FCVTMUv2f32
    6490             :     2U, // FCVTMUv2f64
    6491             :     3U, // FCVTMUv4f16
    6492             :     3U, // FCVTMUv4f32
    6493             :     4U, // FCVTMUv8f16
    6494             :     1U, // FCVTNSUWDr
    6495             :     1U, // FCVTNSUWHr
    6496             :     1U, // FCVTNSUWSr
    6497             :     1U, // FCVTNSUXDr
    6498             :     1U, // FCVTNSUXHr
    6499             :     1U, // FCVTNSUXSr
    6500             :     1U, // FCVTNSv1f16
    6501             :     1U, // FCVTNSv1i32
    6502             :     1U, // FCVTNSv1i64
    6503             :     2U, // FCVTNSv2f32
    6504             :     2U, // FCVTNSv2f64
    6505             :     3U, // FCVTNSv4f16
    6506             :     3U, // FCVTNSv4f32
    6507             :     4U, // FCVTNSv8f16
    6508             :     1U, // FCVTNUUWDr
    6509             :     1U, // FCVTNUUWHr
    6510             :     1U, // FCVTNUUWSr
    6511             :     1U, // FCVTNUUXDr
    6512             :     1U, // FCVTNUUXHr
    6513             :     1U, // FCVTNUUXSr
    6514             :     1U, // FCVTNUv1f16
    6515             :     1U, // FCVTNUv1i32
    6516             :     1U, // FCVTNUv1i64
    6517             :     2U, // FCVTNUv2f32
    6518             :     2U, // FCVTNUv2f64
    6519             :     3U, // FCVTNUv4f16
    6520             :     3U, // FCVTNUv4f32
    6521             :     4U, // FCVTNUv8f16
    6522             :     2U, // FCVTNv2i32
    6523             :     3U, // FCVTNv4i16
    6524             :     2U, // FCVTNv4i32
    6525             :     3U, // FCVTNv8i16
    6526             :     1U, // FCVTPSUWDr
    6527             :     1U, // FCVTPSUWHr
    6528             :     1U, // FCVTPSUWSr
    6529             :     1U, // FCVTPSUXDr
    6530             :     1U, // FCVTPSUXHr
    6531             :     1U, // FCVTPSUXSr
    6532             :     1U, // FCVTPSv1f16
    6533             :     1U, // FCVTPSv1i32
    6534             :     1U, // FCVTPSv1i64
    6535             :     2U, // FCVTPSv2f32
    6536             :     2U, // FCVTPSv2f64
    6537             :     3U, // FCVTPSv4f16
    6538             :     3U, // FCVTPSv4f32
    6539             :     4U, // FCVTPSv8f16
    6540             :     1U, // FCVTPUUWDr
    6541             :     1U, // FCVTPUUWHr
    6542             :     1U, // FCVTPUUWSr
    6543             :     1U, // FCVTPUUXDr
    6544             :     1U, // FCVTPUUXHr
    6545             :     1U, // FCVTPUUXSr
    6546             :     1U, // FCVTPUv1f16
    6547             :     1U, // FCVTPUv1i32
    6548             :     1U, // FCVTPUv1i64
    6549             :     2U, // FCVTPUv2f32
    6550             :     2U, // FCVTPUv2f64
    6551             :     3U, // FCVTPUv4f16
    6552             :     3U, // FCVTPUv4f32
    6553             :     4U, // FCVTPUv8f16
    6554             :     1U, // FCVTSDr
    6555             :     1U, // FCVTSHr
    6556             :     1U, // FCVTXNv1i64
    6557             :     2U, // FCVTXNv2f32
    6558             :     2U, // FCVTXNv4f32
    6559             :     261U,       // FCVTZSSWDri
    6560             :     261U,       // FCVTZSSWHri
    6561             :     261U,       // FCVTZSSWSri
    6562             :     261U,       // FCVTZSSXDri
    6563             :     261U,       // FCVTZSSXHri
    6564             :     261U,       // FCVTZSSXSri
    6565             :     1U, // FCVTZSUWDr
    6566             :     1U, // FCVTZSUWHr
    6567             :     1U, // FCVTZSUWSr
    6568             :     1U, // FCVTZSUXDr
    6569             :     1U, // FCVTZSUXHr
    6570             :     1U, // FCVTZSUXSr
    6571             :     64U,        // FCVTZS_ZPmZ_DtoD
    6572             :     64U,        // FCVTZS_ZPmZ_DtoS
    6573             :     3072U,      // FCVTZS_ZPmZ_HtoD
    6574             :     128U,       // FCVTZS_ZPmZ_HtoH
    6575             :     3072U,      // FCVTZS_ZPmZ_HtoS
    6576             :     192U,       // FCVTZS_ZPmZ_StoD
    6577             :     192U,       // FCVTZS_ZPmZ_StoS
    6578             :     261U,       // FCVTZSd
    6579             :     261U,       // FCVTZSh
    6580             :     261U,       // FCVTZSs
    6581             :     1U, // FCVTZSv1f16
    6582             :     1U, // FCVTZSv1i32
    6583             :     1U, // FCVTZSv1i64
    6584             :     2U, // FCVTZSv2f32
    6585             :     2U, // FCVTZSv2f64
    6586             :     263U,       // FCVTZSv2i32_shift
    6587             :     261U,       // FCVTZSv2i64_shift
    6588             :     3U, // FCVTZSv4f16
    6589             :     3U, // FCVTZSv4f32
    6590             :     264U,       // FCVTZSv4i16_shift
    6591             :     262U,       // FCVTZSv4i32_shift
    6592             :     4U, // FCVTZSv8f16
    6593             :     262U,       // FCVTZSv8i16_shift
    6594             :     261U,       // FCVTZUSWDri
    6595             :     261U,       // FCVTZUSWHri
    6596             :     261U,       // FCVTZUSWSri
    6597             :     261U,       // FCVTZUSXDri
    6598             :     261U,       // FCVTZUSXHri
    6599             :     261U,       // FCVTZUSXSri
    6600             :     1U, // FCVTZUUWDr
    6601             :     1U, // FCVTZUUWHr
    6602             :     1U, // FCVTZUUWSr
    6603             :     1U, // FCVTZUUXDr
    6604             :     1U, // FCVTZUUXHr
    6605             :     1U, // FCVTZUUXSr
    6606             :     64U,        // FCVTZU_ZPmZ_DtoD
    6607             :     64U,        // FCVTZU_ZPmZ_DtoS
    6608             :     3072U,      // FCVTZU_ZPmZ_HtoD
    6609             :     128U,       // FCVTZU_ZPmZ_HtoH
    6610             :     3072U,      // FCVTZU_ZPmZ_HtoS
    6611             :     192U,       // FCVTZU_ZPmZ_StoD
    6612             :     192U,       // FCVTZU_ZPmZ_StoS
    6613             :     261U,       // FCVTZUd
    6614             :     261U,       // FCVTZUh
    6615             :     261U,       // FCVTZUs
    6616             :     1U, // FCVTZUv1f16
    6617             :     1U, // FCVTZUv1i32
    6618             :     1U, // FCVTZUv1i64
    6619             :     2U, // FCVTZUv2f32
    6620             :     2U, // FCVTZUv2f64
    6621             :     263U,       // FCVTZUv2i32_shift
    6622             :     261U,       // FCVTZUv2i64_shift
    6623             :     3U, // FCVTZUv4f16
    6624             :     3U, // FCVTZUv4f32
    6625             :     264U,       // FCVTZUv4i16_shift
    6626             :     262U,       // FCVTZUv4i32_shift
    6627             :     4U, // FCVTZUv8f16
    6628             :     262U,       // FCVTZUv8i16_shift
    6629             :     153U,       // FCVT_ZPmZ_DtoH
    6630             :     64U,        // FCVT_ZPmZ_DtoS
    6631             :     3072U,      // FCVT_ZPmZ_HtoD
    6632             :     3072U,      // FCVT_ZPmZ_HtoS
    6633             :     192U,       // FCVT_ZPmZ_StoD
    6634             :     152U,       // FCVT_ZPmZ_StoH
    6635             :     261U,       // FDIVDrr
    6636             :     261U,       // FDIVHrr
    6637             :     1057728U,   // FDIVR_ZPmZ_D
    6638             :     1655817U,   // FDIVR_ZPmZ_H
    6639             :     2106432U,   // FDIVR_ZPmZ_S
    6640             :     261U,       // FDIVSrr
    6641             :     1057728U,   // FDIV_ZPmZ_D
    6642             :     1655817U,   // FDIV_ZPmZ_H
    6643             :     2106432U,   // FDIV_ZPmZ_S
    6644             :     49543U,     // FDIVv2f32
    6645             :     16773U,     // FDIVv2f64
    6646             :     57736U,     // FDIVv4f16
    6647             :     24966U,     // FDIVv4f32
    6648             :     33158U,     // FDIVv8f16
    6649             :     0U, // FDUP_ZI_D
    6650             :     0U, // FDUP_ZI_H
    6651             :     0U, // FDUP_ZI_S
    6652             :     1U, // FEXPA_ZZ_D
    6653             :     0U, // FEXPA_ZZ_H
    6654             :     1U, // FEXPA_ZZ_S
    6655             :     1U, // FJCVTZS
    6656             :     8453U,      // FMADDDrrr
    6657             :     8453U,      // FMADDHrrr
    6658             :     8453U,      // FMADDSrrr
    6659             :     6824000U,   // FMAD_ZPmZZ_D
    6660             :     1770496U,   // FMAD_ZPmZZ_H
    6661             :     7348416U,   // FMAD_ZPmZZ_S
    6662             :     261U,       // FMAXDrr
    6663             :     261U,       // FMAXHrr
    6664             :     261U,       // FMAXNMDrr
    6665             :     261U,       // FMAXNMHrr
    6666             :     49543U,     // FMAXNMPv2f32
    6667             :     16773U,     // FMAXNMPv2f64
    6668             :     20U,        // FMAXNMPv2i16p
    6669             :     2U, // FMAXNMPv2i32p
    6670             :     2U, // FMAXNMPv2i64p
    6671             :     57736U,     // FMAXNMPv4f16
    6672             :     24966U,     // FMAXNMPv4f32
    6673             :     33158U,     // FMAXNMPv8f16
    6674             :     261U,       // FMAXNMSrr
    6675             :     965U,       // FMAXNMV_VPZ_D
    6676             :     2309U,      // FMAXNMV_VPZ_H
    6677             :     1093U,      // FMAXNMV_VPZ_S
    6678             :     3U, // FMAXNMVv4i16v
    6679             :     3U, // FMAXNMVv4i32v
    6680             :     4U, // FMAXNMVv8i16v
    6681             :     9446336U,   // FMAXNM_ZPmI_D
    6682             :     222217U,    // FMAXNM_ZPmI_H
    6683             :     9446464U,   // FMAXNM_ZPmI_S
    6684             :     1057728U,   // FMAXNM_ZPmZ_D
    6685             :     1655817U,   // FMAXNM_ZPmZ_H
    6686             :     2106432U,   // FMAXNM_ZPmZ_S
    6687             :     49543U,     // FMAXNMv2f32
    6688             :     16773U,     // FMAXNMv2f64
    6689             :     57736U,     // FMAXNMv4f16
    6690             :     24966U,     // FMAXNMv4f32
    6691             :     33158U,     // FMAXNMv8f16
    6692             :     49543U,     // FMAXPv2f32
    6693             :     16773U,     // FMAXPv2f64
    6694             :     20U,        // FMAXPv2i16p
    6695             :     2U, // FMAXPv2i32p
    6696             :     2U, // FMAXPv2i64p
    6697             :     57736U,     // FMAXPv4f16
    6698             :     24966U,     // FMAXPv4f32
    6699             :     33158U,     // FMAXPv8f16
    6700             :     261U,       // FMAXSrr
    6701             :     965U,       // FMAXV_VPZ_D
    6702             :     2309U,      // FMAXV_VPZ_H
    6703             :     1093U,      // FMAXV_VPZ_S
    6704             :     3U, // FMAXVv4i16v
    6705             :     3U, // FMAXVv4i32v
    6706             :     4U, // FMAXVv8i16v
    6707             :     9446336U,   // FMAX_ZPmI_D
    6708             :     222217U,    // FMAX_ZPmI_H
    6709             :     9446464U,   // FMAX_ZPmI_S
    6710             :     1057728U,   // FMAX_ZPmZ_D
    6711             :     1655817U,   // FMAX_ZPmZ_H
    6712             :     2106432U,   // FMAX_ZPmZ_S
    6713             :     49543U,     // FMAXv2f32
    6714             :     16773U,     // FMAXv2f64
    6715             :     57736U,     // FMAXv4f16
    6716             :     24966U,     // FMAXv4f32
    6717             :     33158U,     // FMAXv8f16
    6718             :     261U,       // FMINDrr
    6719             :     261U,       // FMINHrr
    6720             :     261U,       // FMINNMDrr
    6721             :     261U,       // FMINNMHrr
    6722             :     49543U,     // FMINNMPv2f32
    6723             :     16773U,     // FMINNMPv2f64
    6724             :     20U,        // FMINNMPv2i16p
    6725             :     2U, // FMINNMPv2i32p
    6726             :     2U, // FMINNMPv2i64p
    6727             :     57736U,     // FMINNMPv4f16
    6728             :     24966U,     // FMINNMPv4f32
    6729             :     33158U,     // FMINNMPv8f16
    6730             :     261U,       // FMINNMSrr
    6731             :     965U,       // FMINNMV_VPZ_D
    6732             :     2309U,      // FMINNMV_VPZ_H
    6733             :     1093U,      // FMINNMV_VPZ_S
    6734             :     3U, // FMINNMVv4i16v
    6735             :     3U, // FMINNMVv4i32v
    6736             :     4U, // FMINNMVv8i16v
    6737             :     9446336U,   // FMINNM_ZPmI_D
    6738             :     222217U,    // FMINNM_ZPmI_H
    6739             :     9446464U,   // FMINNM_ZPmI_S
    6740             :     1057728U,   // FMINNM_ZPmZ_D
    6741             :     1655817U,   // FMINNM_ZPmZ_H
    6742             :     2106432U,   // FMINNM_ZPmZ_S
    6743             :     49543U,     // FMINNMv2f32
    6744             :     16773U,     // FMINNMv2f64
    6745             :     57736U,     // FMINNMv4f16
    6746             :     24966U,     // FMINNMv4f32
    6747             :     33158U,     // FMINNMv8f16
    6748             :     49543U,     // FMINPv2f32
    6749             :     16773U,     // FMINPv2f64
    6750             :     20U,        // FMINPv2i16p
    6751             :     2U, // FMINPv2i32p
    6752             :     2U, // FMINPv2i64p
    6753             :     57736U,     // FMINPv4f16
    6754             :     24966U,     // FMINPv4f32
    6755             :     33158U,     // FMINPv8f16
    6756             :     261U,       // FMINSrr
    6757             :     965U,       // FMINV_VPZ_D
    6758             :     2309U,      // FMINV_VPZ_H
    6759             :     1093U,      // FMINV_VPZ_S
    6760             :     3U, // FMINVv4i16v
    6761             :     3U, // FMINVv4i32v
    6762             :     4U, // FMINVv8i16v
    6763             :     9446336U,   // FMIN_ZPmI_D
    6764             :     222217U,    // FMIN_ZPmI_H
    6765             :     9446464U,   // FMIN_ZPmI_S
    6766             :     1057728U,   // FMIN_ZPmZ_D
    6767             :     1655817U,   // FMIN_ZPmZ_H
    6768             :     2106432U,   // FMIN_ZPmZ_S
    6769             :     49543U,     // FMINv2f32
    6770             :     16773U,     // FMINv2f64
    6771             :     57736U,     // FMINv4f16
    6772             :     24966U,     // FMINv4f32
    6773             :     33158U,     // FMINv8f16
    6774             :     229786U,    // FMLAL2_2S
    6775             :     57736U,     // FMLAL2_4S
    6776             :     9118170U,   // FMLALI2_2s
    6777             :     9118152U,   // FMLALI2_4s
    6778             :     9118170U,   // FMLALI_2s
    6779             :     9118152U,   // FMLALI_4s
    6780             :     229786U,    // FMLAL_2S
    6781             :     57736U,     // FMLAL_4S
    6782             :     6824000U,   // FMLA_ZPmZZ_D
    6783             :     1770496U,   // FMLA_ZPmZZ_H
    6784             :     7348416U,   // FMLA_ZPmZZ_S
    6785             :     2969U,      // FMLA_ZZZI_D
    6786             :     0U, // FMLA_ZZZI_H
    6787             :     2968U,      // FMLA_ZZZI_S
    6788             :     9118149U,   // FMLAv1i16_indexed
    6789             :     9126341U,   // FMLAv1i32_indexed
    6790             :     9150917U,   // FMLAv1i64_indexed
    6791             :     49607U,     // FMLAv2f32
    6792             :     16837U,     // FMLAv2f64
    6793             :     9126343U,   // FMLAv2i32_indexed
    6794             :     9150917U,   // FMLAv2i64_indexed
    6795             :     57800U,     // FMLAv4f16
    6796             :     25030U,     // FMLAv4f32
    6797             :     9118152U,   // FMLAv4i16_indexed
    6798             :     9126342U,   // FMLAv4i32_indexed
    6799             :     33222U,     // FMLAv8f16
    6800             :     9118150U,   // FMLAv8i16_indexed
    6801             :     229786U,    // FMLSL2_2S
    6802             :     57736U,     // FMLSL2_4S
    6803             :     9118170U,   // FMLSLI2_2s
    6804             :     9118152U,   // FMLSLI2_4s
    6805             :     9118170U,   // FMLSLI_2s
    6806             :     9118152U,   // FMLSLI_4s
    6807             :     229786U,    // FMLSL_2S
    6808             :     57736U,     // FMLSL_4S
    6809             :     6824000U,   // FMLS_ZPmZZ_D
    6810             :     1770496U,   // FMLS_ZPmZZ_H
    6811             :     7348416U,   // FMLS_ZPmZZ_S
    6812             :     2969U,      // FMLS_ZZZI_D
    6813             :     0U, // FMLS_ZZZI_H
    6814             :     2968U,      // FMLS_ZZZI_S
    6815             :     9118149U,   // FMLSv1i16_indexed
    6816             :     9126341U,   // FMLSv1i32_indexed
    6817             :     9150917U,   // FMLSv1i64_indexed
    6818             :     49607U,     // FMLSv2f32
    6819             :     16837U,     // FMLSv2f64
    6820             :     9126343U,   // FMLSv2i32_indexed
    6821             :     9150917U,   // FMLSv2i64_indexed
    6822             :     57800U,     // FMLSv4f16
    6823             :     25030U,     // FMLSv4f32
    6824             :     9118152U,   // FMLSv4i16_indexed
    6825             :     9126342U,   // FMLSv4i32_indexed
    6826             :     33222U,     // FMLSv8f16
    6827             :     9118150U,   // FMLSv8i16_indexed
    6828             :     0U, // FMOVD0
    6829             :     2835U,      // FMOVDXHighr
    6830             :     1U, // FMOVDXr
    6831             :     0U, // FMOVDi
    6832             :     1U, // FMOVDr
    6833             :     0U, // FMOVH0
    6834             :     1U, // FMOVHWr
    6835             :     1U, // FMOVHXr
    6836             :     0U, // FMOVHi
    6837             :     1U, // FMOVHr
    6838             :     0U, // FMOVS0
    6839             :     1U, // FMOVSWr
    6840             :     0U, // FMOVSi
    6841             :     1U, // FMOVSr
    6842             :     1U, // FMOVWHr
    6843             :     1U, // FMOVWSr
    6844             :     1U, // FMOVXDHighr
    6845             :     1U, // FMOVXDr
    6846             :     1U, // FMOVXHr
    6847             :     0U, // FMOVv2f32_ns
    6848             :     0U, // FMOVv2f64_ns
    6849             :     0U, // FMOVv4f16_ns
    6850             :     0U, // FMOVv4f32_ns
    6851             :     0U, // FMOVv8f16_ns
    6852             :     6824000U,   // FMSB_ZPmZZ_D
    6853             :     1770496U,   // FMSB_ZPmZZ_H
    6854             :     7348416U,   // FMSB_ZPmZZ_S
    6855             :     8453U,      // FMSUBDrrr
    6856             :     8453U,      // FMSUBHrrr
    6857             :     8453U,      // FMSUBSrrr
    6858             :     261U,       // FMULDrr
    6859             :     261U,       // FMULHrr
    6860             :     261U,       // FMULSrr
    6861             :     261U,       // FMULX16
    6862             :     261U,       // FMULX32
    6863             :     261U,       // FMULX64
    6864             :     1057728U,   // FMULX_ZPmZ_D
    6865             :     1655817U,   // FMULX_ZPmZ_H
    6866             :     2106432U,   // FMULX_ZPmZ_S
    6867             :     10166661U,  // FMULXv1i16_indexed
    6868             :     10174853U,  // FMULXv1i32_indexed
    6869             :     10199429U,  // FMULXv1i64_indexed
    6870             :     49543U,     // FMULXv2f32
    6871             :     16773U,     // FMULXv2f64
    6872             :     10174855U,  // FMULXv2i32_indexed
    6873             :     10199429U,  // FMULXv2i64_indexed
    6874             :     57736U,     // FMULXv4f16
    6875             :     24966U,     // FMULXv4f32
    6876             :     10166664U,  // FMULXv4i16_indexed
    6877             :     10174854U,  // FMULXv4i32_indexed
    6878             :     33158U,     // FMULXv8f16
    6879             :     10166662U,  // FMULXv8i16_indexed
    6880             :     10494912U,  // FMUL_ZPmI_D
    6881             :     246793U,    // FMUL_ZPmI_H
    6882             :     10495040U,  // FMUL_ZPmI_S
    6883             :     1057728U,   // FMUL_ZPmZ_D
    6884             :     1655817U,   // FMUL_ZPmZ_H
    6885             :     2106432U,   // FMUL_ZPmZ_S
    6886             :     254917U,    // FMUL_ZZZI_D
    6887             :     3145U,      // FMUL_ZZZI_H
    6888             :     255045U,    // FMUL_ZZZI_S
    6889             :     965U,       // FMUL_ZZZ_D
    6890             :     137U,       // FMUL_ZZZ_H
    6891             :     1093U,      // FMUL_ZZZ_S
    6892             :     10166661U,  // FMULv1i16_indexed
    6893             :     10174853U,  // FMULv1i32_indexed
    6894             :     10199429U,  // FMULv1i64_indexed
    6895             :     49543U,     // FMULv2f32
    6896             :     16773U,     // FMULv2f64
    6897             :     10174855U,  // FMULv2i32_indexed
    6898             :     10199429U,  // FMULv2i64_indexed
    6899             :     57736U,     // FMULv4f16
    6900             :     24966U,     // FMULv4f32
    6901             :     10166664U,  // FMULv4i16_indexed
    6902             :     10174854U,  // FMULv4i32_indexed
    6903             :     33158U,     // FMULv8f16
    6904             :     10166662U,  // FMULv8i16_indexed
    6905             :     1U, // FNEGDr
    6906             :     1U, // FNEGHr
    6907             :     1U, // FNEGSr
    6908             :     64U,        // FNEG_ZPmZ_D
    6909             :     128U,       // FNEG_ZPmZ_H
    6910             :     192U,       // FNEG_ZPmZ_S
    6911             :     2U, // FNEGv2f32
    6912             :     2U, // FNEGv2f64
    6913             :     3U, // FNEGv4f16
    6914             :     3U, // FNEGv4f32
    6915             :     4U, // FNEGv8f16
    6916             :     8453U,      // FNMADDDrrr
    6917             :     8453U,      // FNMADDHrrr
    6918             :     8453U,      // FNMADDSrrr
    6919             :     6824000U,   // FNMAD_ZPmZZ_D
    6920             :     1770496U,   // FNMAD_ZPmZZ_H
    6921             :     7348416U,   // FNMAD_ZPmZZ_S
    6922             :     6824000U,   // FNMLA_ZPmZZ_D
    6923             :     1770496U,   // FNMLA_ZPmZZ_H
    6924             :     7348416U,   // FNMLA_ZPmZZ_S
    6925             :     6824000U,   // FNMLS_ZPmZZ_D
    6926             :     1770496U,   // FNMLS_ZPmZZ_H
    6927             :     7348416U,   // FNMLS_ZPmZZ_S
    6928             :     6824000U,   // FNMSB_ZPmZZ_D
    6929             :     1770496U,   // FNMSB_ZPmZZ_H
    6930             :     7348416U,   // FNMSB_ZPmZZ_S
    6931             :     8453U,      // FNMSUBDrrr
    6932             :     8453U,      // FNMSUBHrrr
    6933             :     8453U,      // FNMSUBSrrr
    6934             :     261U,       // FNMULDrr
    6935             :     261U,       // FNMULHrr
    6936             :     261U,       // FNMULSrr
    6937             :     1U, // FRECPE_ZZ_D
    6938             :     0U, // FRECPE_ZZ_H
    6939             :     1U, // FRECPE_ZZ_S
    6940             :     1U, // FRECPEv1f16
    6941             :     1U, // FRECPEv1i32
    6942             :     1U, // FRECPEv1i64
    6943             :     2U, // FRECPEv2f32
    6944             :     2U, // FRECPEv2f64
    6945             :     3U, // FRECPEv4f16
    6946             :     3U, // FRECPEv4f32
    6947             :     4U, // FRECPEv8f16
    6948             :     261U,       // FRECPS16
    6949             :     261U,       // FRECPS32
    6950             :     261U,       // FRECPS64
    6951             :     965U,       // FRECPS_ZZZ_D
    6952             :     137U,       // FRECPS_ZZZ_H
    6953             :     1093U,      // FRECPS_ZZZ_S
    6954             :     49543U,     // FRECPSv2f32
    6955             :     16773U,     // FRECPSv2f64
    6956             :     57736U,     // FRECPSv4f16
    6957             :     24966U,     // FRECPSv4f32
    6958             :     33158U,     // FRECPSv8f16
    6959             :     64U,        // FRECPX_ZPmZ_D
    6960             :     128U,       // FRECPX_ZPmZ_H
    6961             :     192U,       // FRECPX_ZPmZ_S
    6962             :     1U, // FRECPXv1f16
    6963             :     1U, // FRECPXv1i32
    6964             :     1U, // FRECPXv1i64
    6965             :     1U, // FRINT32XDr
    6966             :     1U, // FRINT32XSr
    6967             :     2U, // FRINT32Xv2f32
    6968             :     2U, // FRINT32Xv2f64
    6969             :     3U, // FRINT32Xv4f32
    6970             :     1U, // FRINT32ZDr
    6971             :     1U, // FRINT32ZSr
    6972             :     2U, // FRINT32Zv2f32
    6973             :     2U, // FRINT32Zv2f64
    6974             :     3U, // FRINT32Zv4f32
    6975             :     1U, // FRINT64XDr
    6976             :     1U, // FRINT64XSr
    6977             :     2U, // FRINT64Xv2f32
    6978             :     2U, // FRINT64Xv2f64
    6979             :     3U, // FRINT64Xv4f32
    6980             :     1U, // FRINT64ZDr
    6981             :     1U, // FRINT64ZSr
    6982             :     2U, // FRINT64Zv2f32
    6983             :     2U, // FRINT64Zv2f64
    6984             :     3U, // FRINT64Zv4f32
    6985             :     1U, // FRINTADr
    6986             :     1U, // FRINTAHr
    6987             :     1U, // FRINTASr
    6988             :     64U,        // FRINTA_ZPmZ_D
    6989             :     128U,       // FRINTA_ZPmZ_H
    6990             :     192U,       // FRINTA_ZPmZ_S
    6991             :     2U, // FRINTAv2f32
    6992             :     2U, // FRINTAv2f64
    6993             :     3U, // FRINTAv4f16
    6994             :     3U, // FRINTAv4f32
    6995             :     4U, // FRINTAv8f16
    6996             :     1U, // FRINTIDr
    6997             :     1U, // FRINTIHr
    6998             :     1U, // FRINTISr
    6999             :     64U,        // FRINTI_ZPmZ_D
    7000             :     128U,       // FRINTI_ZPmZ_H
    7001             :     192U,       // FRINTI_ZPmZ_S
    7002             :     2U, // FRINTIv2f32
    7003             :     2U, // FRINTIv2f64
    7004             :     3U, // FRINTIv4f16
    7005             :     3U, // FRINTIv4f32
    7006             :     4U, // FRINTIv8f16
    7007             :     1U, // FRINTMDr
    7008             :     1U, // FRINTMHr
    7009             :     1U, // FRINTMSr
    7010             :     64U,        // FRINTM_ZPmZ_D
    7011             :     128U,       // FRINTM_ZPmZ_H
    7012             :     192U,       // FRINTM_ZPmZ_S
    7013             :     2U, // FRINTMv2f32
    7014             :     2U, // FRINTMv2f64
    7015             :     3U, // FRINTMv4f16
    7016             :     3U, // FRINTMv4f32
    7017             :     4U, // FRINTMv8f16
    7018             :     1U, // FRINTNDr
    7019             :     1U, // FRINTNHr
    7020             :     1U, // FRINTNSr
    7021             :     64U,        // FRINTN_ZPmZ_D
    7022             :     128U,       // FRINTN_ZPmZ_H
    7023             :     192U,       // FRINTN_ZPmZ_S
    7024             :     2U, // FRINTNv2f32
    7025             :     2U, // FRINTNv2f64
    7026             :     3U, // FRINTNv4f16
    7027             :     3U, // FRINTNv4f32
    7028             :     4U, // FRINTNv8f16
    7029             :     1U, // FRINTPDr
    7030             :     1U, // FRINTPHr
    7031             :     1U, // FRINTPSr
    7032             :     64U,        // FRINTP_ZPmZ_D
    7033             :     128U,       // FRINTP_ZPmZ_H
    7034             :     192U,       // FRINTP_ZPmZ_S
    7035             :     2U, // FRINTPv2f32
    7036             :     2U, // FRINTPv2f64
    7037             :     3U, // FRINTPv4f16
    7038             :     3U, // FRINTPv4f32
    7039             :     4U, // FRINTPv8f16
    7040             :     1U, // FRINTXDr
    7041             :     1U, // FRINTXHr
    7042             :     1U, // FRINTXSr
    7043             :     64U,        // FRINTX_ZPmZ_D
    7044             :     128U,       // FRINTX_ZPmZ_H
    7045             :     192U,       // FRINTX_ZPmZ_S
    7046             :     2U, // FRINTXv2f32
    7047             :     2U, // FRINTXv2f64
    7048             :     3U, // FRINTXv4f16
    7049             :     3U, // FRINTXv4f32
    7050             :     4U, // FRINTXv8f16
    7051             :     1U, // FRINTZDr
    7052             :     1U, // FRINTZHr
    7053             :     1U, // FRINTZSr
    7054             :     64U,        // FRINTZ_ZPmZ_D
    7055             :     128U,       // FRINTZ_ZPmZ_H
    7056             :     192U,       // FRINTZ_ZPmZ_S
    7057             :     2U, // FRINTZv2f32
    7058             :     2U, // FRINTZv2f64
    7059             :     3U, // FRINTZv4f16
    7060             :     3U, // FRINTZv4f32
    7061             :     4U, // FRINTZv8f16
    7062             :     1U, // FRSQRTE_ZZ_D
    7063             :     0U, // FRSQRTE_ZZ_H
    7064             :     1U, // FRSQRTE_ZZ_S
    7065             :     1U, // FRSQRTEv1f16
    7066             :     1U, // FRSQRTEv1i32
    7067             :     1U, // FRSQRTEv1i64
    7068             :     2U, // FRSQRTEv2f32
    7069             :     2U, // FRSQRTEv2f64
    7070             :     3U, // FRSQRTEv4f16
    7071             :     3U, // FRSQRTEv4f32
    7072             :     4U, // FRSQRTEv8f16
    7073             :     261U,       // FRSQRTS16
    7074             :     261U,       // FRSQRTS32
    7075             :     261U,       // FRSQRTS64
    7076             :     965U,       // FRSQRTS_ZZZ_D
    7077             :     137U,       // FRSQRTS_ZZZ_H
    7078             :     1093U,      // FRSQRTS_ZZZ_S
    7079             :     49543U,     // FRSQRTSv2f32
    7080             :     16773U,     // FRSQRTSv2f64
    7081             :     57736U,     // FRSQRTSv4f16
    7082             :     24966U,     // FRSQRTSv4f32
    7083             :     33158U,     // FRSQRTSv8f16
    7084             :     1057728U,   // FSCALE_ZPmZ_D
    7085             :     1655817U,   // FSCALE_ZPmZ_H
    7086             :     2106432U,   // FSCALE_ZPmZ_S
    7087             :     1U, // FSQRTDr
    7088             :     1U, // FSQRTHr
    7089             :     1U, // FSQRTSr
    7090             :     64U,        // FSQRT_ZPmZ_D
    7091             :     128U,       // FSQRT_ZPmZ_H
    7092             :     192U,       // FSQRT_ZPmZ_S
    7093             :     2U, // FSQRTv2f32
    7094             :     2U, // FSQRTv2f64
    7095             :     3U, // FSQRTv4f16
    7096             :     3U, // FSQRTv4f32
    7097             :     4U, // FSQRTv8f16
    7098             :     261U,       // FSUBDrr
    7099             :     261U,       // FSUBHrr
    7100             :     5252032U,   // FSUBR_ZPmI_D
    7101             :     140297U,    // FSUBR_ZPmI_H
    7102             :     5252160U,   // FSUBR_ZPmI_S
    7103             :     1057728U,   // FSUBR_ZPmZ_D
    7104             :     1655817U,   // FSUBR_ZPmZ_H
    7105             :     2106432U,   // FSUBR_ZPmZ_S
    7106             :     261U,       // FSUBSrr
    7107             :     5252032U,   // FSUB_ZPmI_D
    7108             :     140297U,    // FSUB_ZPmI_H
    7109             :     5252160U,   // FSUB_ZPmI_S
    7110             :     1057728U,   // FSUB_ZPmZ_D
    7111             :     1655817U,   // FSUB_ZPmZ_H
    7112             :     2106432U,   // FSUB_ZPmZ_S
    7113             :     965U,       // FSUB_ZZZ_D
    7114             :     137U,       // FSUB_ZZZ_H
    7115             :     1093U,      // FSUB_ZZZ_S
    7116             :     49543U,     // FSUBv2f32
    7117             :     16773U,     // FSUBv2f64
    7118             :     57736U,     // FSUBv4f16
    7119             :     24966U,     // FSUBv4f32
    7120             :     33158U,     // FSUBv8f16
    7121             :     9157U,      // FTMAD_ZZI_D
    7122             :     91145U,     // FTMAD_ZZI_H
    7123             :     9285U,      // FTMAD_ZZI_S
    7124             :     965U,       // FTSMUL_ZZZ_D
    7125             :     137U,       // FTSMUL_ZZZ_H
    7126             :     1093U,      // FTSMUL_ZZZ_S
    7127             :     965U,       // FTSSEL_ZZZ_D
    7128             :     137U,       // FTSSEL_ZZZ_H
    7129             :     1093U,      // FTSSEL_ZZZ_S
    7130             :     3217U,      // GLD1B_D_IMM_REAL
    7131             :     3269U,      // GLD1B_D_REAL
    7132             :     3333U,      // GLD1B_D_SXTW_REAL
    7133             :     3397U,      // GLD1B_D_UXTW_REAL
    7134             :     3217U,      // GLD1B_S_IMM_REAL
    7135             :     3461U,      // GLD1B_S_SXTW_REAL
    7136             :     3525U,      // GLD1B_S_UXTW_REAL
    7137             :     26U,        // GLD1D_IMM_REAL
    7138             :     3269U,      // GLD1D_REAL
    7139             :     3589U,      // GLD1D_SCALED_REAL
    7140             :     3333U,      // GLD1D_SXTW_REAL
    7141             :     3653U,      // GLD1D_SXTW_SCALED_REAL
    7142             :     3397U,      // GLD1D_UXTW_REAL
    7143             :     3717U,      // GLD1D_UXTW_SCALED_REAL
    7144             :     27U,        // GLD1H_D_IMM_REAL
    7145             :     3269U,      // GLD1H_D_REAL
    7146             :     3781U,      // GLD1H_D_SCALED_REAL
    7147             :     3333U,      // GLD1H_D_SXTW_REAL
    7148             :     3845U,      // GLD1H_D_SXTW_SCALED_REAL
    7149             :     3397U,      // GLD1H_D_UXTW_REAL
    7150             :     3909U,      // GLD1H_D_UXTW_SCALED_REAL
    7151             :     27U,        // GLD1H_S_IMM_REAL
    7152             :     3461U,      // GLD1H_S_SXTW_REAL
    7153             :     3973U,      // GLD1H_S_SXTW_SCALED_REAL
    7154             :     3525U,      // GLD1H_S_UXTW_REAL
    7155             :     4037U,      // GLD1H_S_UXTW_SCALED_REAL
    7156             :     3217U,      // GLD1SB_D_IMM_REAL
    7157             :     3269U,      // GLD1SB_D_REAL
    7158             :     3333U,      // GLD1SB_D_SXTW_REAL
    7159             :     3397U,      // GLD1SB_D_UXTW_REAL
    7160             :     3217U,      // GLD1SB_S_IMM_REAL
    7161             :     3461U,      // GLD1SB_S_SXTW_REAL
    7162             :     3525U,      // GLD1SB_S_UXTW_REAL
    7163             :     27U,        // GLD1SH_D_IMM_REAL
    7164             :     3269U,      // GLD1SH_D_REAL
    7165             :     3781U,      // GLD1SH_D_SCALED_REAL
    7166             :     3333U,      // GLD1SH_D_SXTW_REAL
    7167             :     3845U,      // GLD1SH_D_SXTW_SCALED_REAL
    7168             :     3397U,      // GLD1SH_D_UXTW_REAL
    7169             :     3909U,      // GLD1SH_D_UXTW_SCALED_REAL
    7170             :     27U,        // GLD1SH_S_IMM_REAL
    7171             :     3461U,      // GLD1SH_S_SXTW_REAL
    7172             :     3973U,      // GLD1SH_S_SXTW_SCALED_REAL
    7173             :     3525U,      // GLD1SH_S_UXTW_REAL
    7174             :     4037U,      // GLD1SH_S_UXTW_SCALED_REAL
    7175             :     27U,        // GLD1SW_D_IMM_REAL
    7176             :     3269U,      // GLD1SW_D_REAL
    7177             :     4101U,      // GLD1SW_D_SCALED_REAL
    7178             :     3333U,      // GLD1SW_D_SXTW_REAL
    7179             :     4165U,      // GLD1SW_D_SXTW_SCALED_REAL
    7180             :     3397U,      // GLD1SW_D_UXTW_REAL
    7181             :     4229U,      // GLD1SW_D_UXTW_SCALED_REAL
    7182             :     27U,        // GLD1W_D_IMM_REAL
    7183             :     3269U,      // GLD1W_D_REAL
    7184             :     4101U,      // GLD1W_D_SCALED_REAL
    7185             :     3333U,      // GLD1W_D_SXTW_REAL
    7186             :     4165U,      // GLD1W_D_SXTW_SCALED_REAL
    7187             :     3397U,      // GLD1W_D_UXTW_REAL
    7188             :     4229U,      // GLD1W_D_UXTW_SCALED_REAL
    7189             :     27U,        // GLD1W_IMM_REAL
    7190             :     3461U,      // GLD1W_SXTW_REAL
    7191             :     4293U,      // GLD1W_SXTW_SCALED_REAL
    7192             :     3525U,      // GLD1W_UXTW_REAL
    7193             :     4357U,      // GLD1W_UXTW_SCALED_REAL
    7194             :     3217U,      // GLDFF1B_D_IMM_REAL
    7195             :     3269U,      // GLDFF1B_D_REAL
    7196             :     3333U,      // GLDFF1B_D_SXTW_REAL
    7197             :     3397U,      // GLDFF1B_D_UXTW_REAL
    7198             :     3217U,      // GLDFF1B_S_IMM_REAL
    7199             :     3461U,      // GLDFF1B_S_SXTW_REAL
    7200             :     3525U,      // GLDFF1B_S_UXTW_REAL
    7201             :     26U,        // GLDFF1D_IMM_REAL
    7202             :     3269U,      // GLDFF1D_REAL
    7203             :     3589U,      // GLDFF1D_SCALED_REAL
    7204             :     3333U,      // GLDFF1D_SXTW_REAL
    7205             :     3653U,      // GLDFF1D_SXTW_SCALED_REAL
    7206             :     3397U,      // GLDFF1D_UXTW_REAL
    7207             :     3717U,      // GLDFF1D_UXTW_SCALED_REAL
    7208             :     27U,        // GLDFF1H_D_IMM_REAL
    7209             :     3269U,      // GLDFF1H_D_REAL
    7210             :     3781U,      // GLDFF1H_D_SCALED_REAL
    7211             :     3333U,      // GLDFF1H_D_SXTW_REAL
    7212             :     3845U,      // GLDFF1H_D_SXTW_SCALED_REAL
    7213             :     3397U,      // GLDFF1H_D_UXTW_REAL
    7214             :     3909U,      // GLDFF1H_D_UXTW_SCALED_REAL
    7215             :     27U,        // GLDFF1H_S_IMM_REAL
    7216             :     3461U,      // GLDFF1H_S_SXTW_REAL
    7217             :     3973U,      // GLDFF1H_S_SXTW_SCALED_REAL
    7218             :     3525U,      // GLDFF1H_S_UXTW_REAL
    7219             :     4037U,      // GLDFF1H_S_UXTW_SCALED_REAL
    7220             :     3217U,      // GLDFF1SB_D_IMM_REAL
    7221             :     3269U,      // GLDFF1SB_D_REAL
    7222             :     3333U,      // GLDFF1SB_D_SXTW_REAL
    7223             :     3397U,      // GLDFF1SB_D_UXTW_REAL
    7224             :     3217U,      // GLDFF1SB_S_IMM_REAL
    7225             :     3461U,      // GLDFF1SB_S_SXTW_REAL
    7226             :     3525U,      // GLDFF1SB_S_UXTW_REAL
    7227             :     27U,        // GLDFF1SH_D_IMM_REAL
    7228             :     3269U,      // GLDFF1SH_D_REAL
    7229             :     3781U,      // GLDFF1SH_D_SCALED_REAL
    7230             :     3333U,      // GLDFF1SH_D_SXTW_REAL
    7231             :     3845U,      // GLDFF1SH_D_SXTW_SCALED_REAL
    7232             :     3397U,      // GLDFF1SH_D_UXTW_REAL
    7233             :     3909U,      // GLDFF1SH_D_UXTW_SCALED_REAL
    7234             :     27U,        // GLDFF1SH_S_IMM_REAL
    7235             :     3461U,      // GLDFF1SH_S_SXTW_REAL
    7236             :     3973U,      // GLDFF1SH_S_SXTW_SCALED_REAL
    7237             :     3525U,      // GLDFF1SH_S_UXTW_REAL
    7238             :     4037U,      // GLDFF1SH_S_UXTW_SCALED_REAL
    7239             :     27U,        // GLDFF1SW_D_IMM_REAL
    7240             :     3269U,      // GLDFF1SW_D_REAL
    7241             :     4101U,      // GLDFF1SW_D_SCALED_REAL
    7242             :     3333U,      // GLDFF1SW_D_SXTW_REAL
    7243             :     4165U,      // GLDFF1SW_D_SXTW_SCALED_REAL
    7244             :     3397U,      // GLDFF1SW_D_UXTW_REAL
    7245             :     4229U,      // GLDFF1SW_D_UXTW_SCALED_REAL
    7246             :     27U,        // GLDFF1W_D_IMM_REAL
    7247             :     3269U,      // GLDFF1W_D_REAL
    7248             :     4101U,      // GLDFF1W_D_SCALED_REAL
    7249             :     3333U,      // GLDFF1W_D_SXTW_REAL
    7250             :     4165U,      // GLDFF1W_D_SXTW_SCALED_REAL
    7251             :     3397U,      // GLDFF1W_D_UXTW_REAL
    7252             :     4229U,      // GLDFF1W_D_UXTW_SCALED_REAL
    7253             :     27U,        // GLDFF1W_IMM_REAL
    7254             :     3461U,      // GLDFF1W_SXTW_REAL
    7255             :     4293U,      // GLDFF1W_SXTW_SCALED_REAL
    7256             :     3525U,      // GLDFF1W_UXTW_REAL
    7257             :     4357U,      // GLDFF1W_UXTW_SCALED_REAL
    7258             :     261U,       // GMI
    7259             :     0U, // HINT
    7260             :     0U, // HLT
    7261             :     0U, // HVC
    7262             :     0U, // INCB_XPiI
    7263             :     0U, // INCD_XPiI
    7264             :     0U, // INCD_ZPiI
    7265             :     0U, // INCH_XPiI
    7266             :     0U, // INCH_ZPiI
    7267             :     1U, // INCP_XP_B
    7268             :     1U, // INCP_XP_D
    7269             :     1U, // INCP_XP_H
    7270             :     1U, // INCP_XP_S
    7271             :     1U, // INCP_ZP_D
    7272             :     0U, // INCP_ZP_H
    7273             :     1U, // INCP_ZP_S
    7274             :     0U, // INCW_XPiI
    7275             :     0U, // INCW_ZPiI
    7276             :     261U,       // INDEX_II_B
    7277             :     261U,       // INDEX_II_D
    7278             :     11U,        // INDEX_II_H
    7279             :     261U,       // INDEX_II_S
    7280             :     261U,       // INDEX_IR_B
    7281             :     261U,       // INDEX_IR_D
    7282             :     11U,        // INDEX_IR_H
    7283             :     261U,       // INDEX_IR_S
    7284             :     261U,       // INDEX_RI_B
    7285             :     261U,       // INDEX_RI_D
    7286             :     11U,        // INDEX_RI_H
    7287             :     261U,       // INDEX_RI_S
    7288             :     261U,       // INDEX_RR_B
    7289             :     261U,       // INDEX_RR_D
    7290             :     11U,        // INDEX_RR_H
    7291             :     261U,       // INDEX_RR_S
    7292             :     1U, // INSR_ZR_B
    7293             :     1U, // INSR_ZR_D
    7294             :     0U, // INSR_ZR_H
    7295             :     1U, // INSR_ZR_S
    7296             :     1U, // INSR_ZV_B
    7297             :     1U, // INSR_ZV_D
    7298             :     0U, // INSR_ZV_H
    7299             :     1U, // INSR_ZV_S
    7300             :     1U, // INSvi16gpr
    7301             :     2962U,      // INSvi16lane
    7302             :     1U, // INSvi32gpr
    7303             :     2962U,      // INSvi32lane
    7304             :     1U, // INSvi64gpr
    7305             :     2963U,      // INSvi64lane
    7306             :     1U, // INSvi8gpr
    7307             :     2963U,      // INSvi8lane
    7308             :     261U,       // IRG
    7309             :     0U, // ISB
    7310             :     901U,       // LASTA_RPZ_B
    7311             :     965U,       // LASTA_RPZ_D
    7312             :     2309U,      // LASTA_RPZ_H
    7313             :     1093U,      // LASTA_RPZ_S
    7314             :     901U,       // LASTA_VPZ_B
    7315             :     965U,       // LASTA_VPZ_D
    7316             :     2309U,      // LASTA_VPZ_H
    7317             :     1093U,      // LASTA_VPZ_S
    7318             :     901U,       // LASTB_RPZ_B
    7319             :     965U,       // LASTB_RPZ_D
    7320             :     2309U,      // LASTB_RPZ_H
    7321             :     1093U,      // LASTB_RPZ_S
    7322             :     901U,       // LASTB_VPZ_B
    7323             :     965U,       // LASTB_VPZ_D
    7324             :     2309U,      // LASTB_VPZ_H
    7325             :     1093U,      // LASTB_VPZ_S
    7326             :     4421U,      // LD1B
    7327             :     4421U,      // LD1B_D
    7328             :     264517U,    // LD1B_D_IMM_REAL
    7329             :     4421U,      // LD1B_H
    7330             :     264517U,    // LD1B_H_IMM_REAL
    7331             :     264517U,    // LD1B_IMM_REAL
    7332             :     4421U,      // LD1B_S
    7333             :     264517U,    // LD1B_S_IMM_REAL
    7334             :     4485U,      // LD1D
    7335             :     264517U,    // LD1D_IMM_REAL
    7336             :     0U, // LD1Fourv16b
    7337             :     0U, // LD1Fourv16b_POST
    7338             :     0U, // LD1Fourv1d
    7339             :     0U, // LD1Fourv1d_POST
    7340             :     0U, // LD1Fourv2d
    7341             :     0U, // LD1Fourv2d_POST
    7342             :     0U, // LD1Fourv2s
    7343             :     0U, // LD1Fourv2s_POST
    7344             :     0U, // LD1Fourv4h
    7345             :     0U, // LD1Fourv4h_POST
    7346             :     0U, // LD1Fourv4s
    7347             :     0U, // LD1Fourv4s_POST
    7348             :     0U, // LD1Fourv8b
    7349             :     0U, // LD1Fourv8b_POST
    7350             :     0U, // LD1Fourv8h
    7351             :     0U, // LD1Fourv8h_POST
    7352             :     4549U,      // LD1H
    7353             :     4549U,      // LD1H_D
    7354             :     264517U,    // LD1H_D_IMM_REAL
    7355             :     264517U,    // LD1H_IMM_REAL
    7356             :     4549U,      // LD1H_S
    7357             :     264517U,    // LD1H_S_IMM_REAL
    7358             :     0U, // LD1Onev16b
    7359             :     0U, // LD1Onev16b_POST
    7360             :     0U, // LD1Onev1d
    7361             :     0U, // LD1Onev1d_POST
    7362             :     0U, // LD1Onev2d
    7363             :     0U, // LD1Onev2d_POST
    7364             :     0U, // LD1Onev2s
    7365             :     0U, // LD1Onev2s_POST
    7366             :     0U, // LD1Onev4h
    7367             :     0U, // LD1Onev4h_POST
    7368             :     0U, // LD1Onev4s
    7369             :     0U, // LD1Onev4s_POST
    7370             :     0U, // LD1Onev8b
    7371             :     0U, // LD1Onev8b_POST
    7372             :     0U, // LD1Onev8h
    7373             :     0U, // LD1Onev8h_POST
    7374             :     117061U,    // LD1RB_D_IMM
    7375             :     117061U,    // LD1RB_H_IMM
    7376             :     117061U,    // LD1RB_IMM
    7377             :     117061U,    // LD1RB_S_IMM
    7378             :     119301U,    // LD1RD_IMM
    7379             :     119365U,    // LD1RH_D_IMM
    7380             :     119365U,    // LD1RH_IMM
    7381             :     119365U,    // LD1RH_S_IMM
    7382             :     4421U,      // LD1RQ_B
    7383             :     4741U,      // LD1RQ_B_IMM
    7384             :     4485U,      // LD1RQ_D
    7385             :     4741U,      // LD1RQ_D_IMM
    7386             :     4549U,      // LD1RQ_H
    7387             :     4741U,      // LD1RQ_H_IMM
    7388             :     4805U,      // LD1RQ_W
    7389             :     4741U,      // LD1RQ_W_IMM
    7390             :     117061U,    // LD1RSB_D_IMM
    7391             :     117061U,    // LD1RSB_H_IMM
    7392             :     117061U,    // LD1RSB_S_IMM
    7393             :     119365U,    // LD1RSH_D_IMM
    7394             :     119365U,    // LD1RSH_S_IMM
    7395             :     119557U,    // LD1RSW_IMM
    7396             :     119557U,    // LD1RW_D_IMM
    7397             :     119557U,    // LD1RW_IMM
    7398             :     0U, // LD1Rv16b
    7399             :     0U, // LD1Rv16b_POST
    7400             :     0U, // LD1Rv1d
    7401             :     0U, // LD1Rv1d_POST
    7402             :     0U, // LD1Rv2d
    7403             :     0U, // LD1Rv2d_POST
    7404             :     0U, // LD1Rv2s
    7405             :     0U, // LD1Rv2s_POST
    7406             :     0U, // LD1Rv4h
    7407             :     0U, // LD1Rv4h_POST
    7408             :     0U, // LD1Rv4s
    7409             :     0U, // LD1Rv4s_POST
    7410             :     0U, // LD1Rv8b
    7411             :     0U, // LD1Rv8b_POST
    7412             :     0U, // LD1Rv8h
    7413             :     0U, // LD1Rv8h_POST
    7414             :     4421U,      // LD1SB_D
    7415             :     264517U,    // LD1SB_D_IMM_REAL
    7416             :     4421U,      // LD1SB_H
    7417             :     264517U,    // LD1SB_H_IMM_REAL
    7418             :     4421U,      // LD1SB_S
    7419             :     264517U,    // LD1SB_S_IMM_REAL
    7420             :     4549U,      // LD1SH_D
    7421             :     264517U,    // LD1SH_D_IMM_REAL
    7422             :     4549U,      // LD1SH_S
    7423             :     264517U,    // LD1SH_S_IMM_REAL
    7424             :     4805U,      // LD1SW_D
    7425             :     264517U,    // LD1SW_D_IMM_REAL
    7426             :     0U, // LD1Threev16b
    7427             :     0U, // LD1Threev16b_POST
    7428             :     0U, // LD1Threev1d
    7429             :     0U, // LD1Threev1d_POST
    7430             :     0U, // LD1Threev2d
    7431             :     0U, // LD1Threev2d_POST
    7432             :     0U, // LD1Threev2s
    7433             :     0U, // LD1Threev2s_POST
    7434             :     0U, // LD1Threev4h
    7435             :     0U, // LD1Threev4h_POST
    7436             :     0U, // LD1Threev4s
    7437             :     0U, // LD1Threev4s_POST
    7438             :     0U, // LD1Threev8b
    7439             :     0U, // LD1Threev8b_POST
    7440             :     0U, // LD1Threev8h
    7441             :     0U, // LD1Threev8h_POST
    7442             :     0U, // LD1Twov16b
    7443             :     0U, // LD1Twov16b_POST
    7444             :     0U, // LD1Twov1d
    7445             :     0U, // LD1Twov1d_POST
    7446             :     0U, // LD1Twov2d
    7447             :     0U, // LD1Twov2d_POST
    7448             :     0U, // LD1Twov2s
    7449             :     0U, // LD1Twov2s_POST
    7450             :     0U, // LD1Twov4h
    7451             :     0U, // LD1Twov4h_POST
    7452             :     0U, // LD1Twov4s
    7453             :     0U, // LD1Twov4s_POST
    7454             :     0U, // LD1Twov8b
    7455             :     0U, // LD1Twov8b_POST
    7456             :     0U, // LD1Twov8h
    7457             :     0U, // LD1Twov8h_POST
    7458             :     4805U,      // LD1W
    7459             :     4805U,      // LD1W_D
    7460             :     264517U,    // LD1W_D_IMM_REAL
    7461             :     264517U,    // LD1W_IMM_REAL
    7462             :     0U, // LD1i16
    7463             :     0U, // LD1i16_POST
    7464             :     0U, // LD1i32
    7465             :     0U, // LD1i32_POST
    7466             :     0U, // LD1i64
    7467             :     0U, // LD1i64_POST
    7468             :     0U, // LD1i8
    7469             :     0U, // LD1i8_POST
    7470             :     4421U,      // LD2B
    7471             :     266821U,    // LD2B_IMM
    7472             :     4485U,      // LD2D
    7473             :     266821U,    // LD2D_IMM
    7474             :     4549U,      // LD2H
    7475             :     266821U,    // LD2H_IMM
    7476             :     0U, // LD2Rv16b
    7477             :     0U, // LD2Rv16b_POST
    7478             :     0U, // LD2Rv1d
    7479             :     0U, // LD2Rv1d_POST
    7480             :     0U, // LD2Rv2d
    7481             :     0U, // LD2Rv2d_POST
    7482             :     0U, // LD2Rv2s
    7483             :     0U, // LD2Rv2s_POST
    7484             :     0U, // LD2Rv4h
    7485             :     0U, // LD2Rv4h_POST
    7486             :     0U, // LD2Rv4s
    7487             :     0U, // LD2Rv4s_POST
    7488             :     0U, // LD2Rv8b
    7489             :     0U, // LD2Rv8b_POST
    7490             :     0U, // LD2Rv8h
    7491             :     0U, // LD2Rv8h_POST
    7492             :     0U, // LD2Twov16b
    7493             :     0U, // LD2Twov16b_POST
    7494             :     0U, // LD2Twov2d
    7495             :     0U, // LD2Twov2d_POST
    7496             :     0U, // LD2Twov2s
    7497             :     0U, // LD2Twov2s_POST
    7498             :     0U, // LD2Twov4h
    7499             :     0U, // LD2Twov4h_POST
    7500             :     0U, // LD2Twov4s
    7501             :     0U, // LD2Twov4s_POST
    7502             :     0U, // LD2Twov8b
    7503             :     0U, // LD2Twov8b_POST
    7504             :     0U, // LD2Twov8h
    7505             :     0U, // LD2Twov8h_POST
    7506             :     4805U,      // LD2W
    7507             :     266821U,    // LD2W_IMM
    7508             :     0U, // LD2i16
    7509             :     0U, // LD2i16_POST
    7510             :     0U, // LD2i32
    7511             :     0U, // LD2i32_POST
    7512             :     0U, // LD2i64
    7513             :     0U, // LD2i64_POST
    7514             :     0U, // LD2i8
    7515             :     0U, // LD2i8_POST
    7516             :     4421U,      // LD3B
    7517             :     4933U,      // LD3B_IMM
    7518             :     4485U,      // LD3D
    7519             :     4933U,      // LD3D_IMM
    7520             :     4549U,      // LD3H
    7521             :     4933U,      // LD3H_IMM
    7522             :     0U, // LD3Rv16b
    7523             :     0U, // LD3Rv16b_POST
    7524             :     0U, // LD3Rv1d
    7525             :     0U, // LD3Rv1d_POST
    7526             :     0U, // LD3Rv2d
    7527             :     0U, // LD3Rv2d_POST
    7528             :     0U, // LD3Rv2s
    7529             :     0U, // LD3Rv2s_POST
    7530             :     0U, // LD3Rv4h
    7531             :     0U, // LD3Rv4h_POST
    7532             :     0U, // LD3Rv4s
    7533             :     0U, // LD3Rv4s_POST
    7534             :     0U, // LD3Rv8b
    7535             :     0U, // LD3Rv8b_POST
    7536             :     0U, // LD3Rv8h
    7537             :     0U, // LD3Rv8h_POST
    7538             :     0U, // LD3Threev16b
    7539             :     0U, // LD3Threev16b_POST
    7540             :     0U, // LD3Threev2d
    7541             :     0U, // LD3Threev2d_POST
    7542             :     0U, // LD3Threev2s
    7543             :     0U, // LD3Threev2s_POST
    7544             :     0U, // LD3Threev4h
    7545             :     0U, // LD3Threev4h_POST
    7546             :     0U, // LD3Threev4s
    7547             :     0U, // LD3Threev4s_POST
    7548             :     0U, // LD3Threev8b
    7549             :     0U, // LD3Threev8b_POST
    7550             :     0U, // LD3Threev8h
    7551             :     0U, // LD3Threev8h_POST
    7552             :     4805U,      // LD3W
    7553             :     4933U,      // LD3W_IMM
    7554             :     0U, // LD3i16
    7555             :     0U, // LD3i16_POST
    7556             :     0U, // LD3i32
    7557             :     0U, // LD3i32_POST
    7558             :     0U, // LD3i64
    7559             :     0U, // LD3i64_POST
    7560             :     0U, // LD3i8
    7561             :     0U, // LD3i8_POST
    7562             :     4421U,      // LD4B
    7563             :     267013U,    // LD4B_IMM
    7564             :     4485U,      // LD4D
    7565             :     267013U,    // LD4D_IMM
    7566             :     0U, // LD4Fourv16b
    7567             :     0U, // LD4Fourv16b_POST
    7568             :     0U, // LD4Fourv2d
    7569             :     0U, // LD4Fourv2d_POST
    7570             :     0U, // LD4Fourv2s
    7571             :     0U, // LD4Fourv2s_POST
    7572             :     0U, // LD4Fourv4h
    7573             :     0U, // LD4Fourv4h_POST
    7574             :     0U, // LD4Fourv4s
    7575             :     0U, // LD4Fourv4s_POST
    7576             :     0U, // LD4Fourv8b
    7577             :     0U, // LD4Fourv8b_POST
    7578             :     0U, // LD4Fourv8h
    7579             :     0U, // LD4Fourv8h_POST
    7580             :     4549U,      // LD4H
    7581             :     267013U,    // LD4H_IMM
    7582             :     0U, // LD4Rv16b
    7583             :     0U, // LD4Rv16b_POST
    7584             :     0U, // LD4Rv1d
    7585             :     0U, // LD4Rv1d_POST
    7586             :     0U, // LD4Rv2d
    7587             :     0U, // LD4Rv2d_POST
    7588             :     0U, // LD4Rv2s
    7589             :     0U, // LD4Rv2s_POST
    7590             :     0U, // LD4Rv4h
    7591             :     0U, // LD4Rv4h_POST
    7592             :     0U, // LD4Rv4s
    7593             :     0U, // LD4Rv4s_POST
    7594             :     0U, // LD4Rv8b
    7595             :     0U, // LD4Rv8b_POST
    7596             :     0U, // LD4Rv8h
    7597             :     0U, // LD4Rv8h_POST
    7598             :     4805U,      // LD4W
    7599             :     267013U,    // LD4W_IMM
    7600             :     0U, // LD4i16
    7601             :     0U, // LD4i16_POST
    7602             :     0U, // LD4i32
    7603             :     0U, // LD4i32_POST
    7604             :     0U, // LD4i64
    7605             :     0U, // LD4i64_POST
    7606             :     0U, // LD4i8
    7607             :     0U, // LD4i8_POST
    7608             :     0U, // LDADDAB
    7609             :     0U, // LDADDAH
    7610             :     0U, // LDADDALB
    7611             :     0U, // LDADDALH
    7612             :     0U, // LDADDALW
    7613             :     0U, // LDADDALX
    7614             :     0U, // LDADDAW
    7615             :     0U, // LDADDAX
    7616             :     0U, // LDADDB
    7617             :     0U, // LDADDH
    7618             :     0U, // LDADDLB
    7619             :     0U, // LDADDLH
    7620             :     0U, // LDADDLW
    7621             :     0U, // LDADDLX
    7622             :     0U, // LDADDW
    7623             :     0U, // LDADDX
    7624             :     28U,        // LDAPRB
    7625             :     28U,        // LDAPRH
    7626             :     28U,        // LDAPRW
    7627             :     28U,        // LDAPRX
    7628             :     114949U,    // LDAPURBi
    7629             :     114949U,    // LDAPURHi
    7630             :     114949U,    // LDAPURSBWi
    7631             :     114949U,    // LDAPURSBXi
    7632             :     114949U,    // LDAPURSHWi
    7633             :     114949U,    // LDAPURSHXi
    7634             :     114949U,    // LDAPURSWi
    7635             :     114949U,    // LDAPURXi
    7636             :     114949U,    // LDAPURi
    7637             :     28U,        // LDARB
    7638             :     28U,        // LDARH
    7639             :     28U,        // LDARW
    7640             :     28U,        // LDARX
    7641             :     114955U,    // LDAXPW
    7642             :     114955U,    // LDAXPX
    7643             :     28U,        // LDAXRB
    7644             :     28U,        // LDAXRH
    7645             :     28U,        // LDAXRW
    7646             :     28U,        // LDAXRX
    7647             :     0U, // LDCLRAB
    7648             :     0U, // LDCLRAH
    7649             :     0U, // LDCLRALB
    7650             :     0U, // LDCLRALH
    7651             :     0U, // LDCLRALW
    7652             :     0U, // LDCLRALX
    7653             :     0U, // LDCLRAW
    7654             :     0U, // LDCLRAX
    7655             :     0U, // LDCLRB
    7656             :     0U, // LDCLRH
    7657             :     0U, // LDCLRLB
    7658             :     0U, // LDCLRLH
    7659             :     0U, // LDCLRLW
    7660             :     0U, // LDCLRLX
    7661             :     0U, // LDCLRW
    7662             :     0U, // LDCLRX
    7663             :     0U, // LDEORAB
    7664             :     0U, // LDEORAH
    7665             :     0U, // LDEORALB
    7666             :     0U, // LDEORALH
    7667             :     0U, // LDEORALW
    7668             :     0U, // LDEORALX
    7669             :     0U, // LDEORAW
    7670             :     0U, // LDEORAX
    7671             :     0U, // LDEORB
    7672             :     0U, // LDEORH
    7673             :     0U, // LDEORLB
    7674             :     0U, // LDEORLH
    7675             :     0U, // LDEORLW
    7676             :     0U, // LDEORLX
    7677             :     0U, // LDEORW
    7678             :     0U, // LDEORX
    7679             :     4421U,      // LDFF1B_D_REAL
    7680             :     4421U,      // LDFF1B_H_REAL
    7681             :     4421U,      // LDFF1B_REAL
    7682             :     4421U,      // LDFF1B_S_REAL
    7683             :     4485U,      // LDFF1D_REAL
    7684             :     4549U,      // LDFF1H_D_REAL
    7685             :     4549U,      // LDFF1H_REAL
    7686             :     4549U,      // LDFF1H_S_REAL
    7687             :     4421U,      // LDFF1SB_D_REAL
    7688             :     4421U,      // LDFF1SB_H_REAL
    7689             :     4421U,      // LDFF1SB_S_REAL
    7690             :     4549U,      // LDFF1SH_D_REAL
    7691             :     4549U,      // LDFF1SH_S_REAL
    7692             :     4805U,      // LDFF1SW_D_REAL
    7693             :     4805U,      // LDFF1W_D_REAL
    7694             :     4805U,      // LDFF1W_REAL
    7695             :     115013U,    // LDG
    7696             :     28U,        // LDGV
    7697             :     28U,        // LDLARB
    7698             :     28U,        // LDLARH
    7699             :     28U,        // LDLARW
    7700             :     28U,        // LDLARX
    7701             :     264517U,    // LDNF1B_D_IMM_REAL
    7702             :     264517U,    // LDNF1B_H_IMM_REAL
    7703             :     264517U,    // LDNF1B_IMM_REAL
    7704             :     264517U,    // LDNF1B_S_IMM_REAL
    7705             :     264517U,    // LDNF1D_IMM_REAL
    7706             :     264517U,    // LDNF1H_D_IMM_REAL
    7707             :     264517U,    // LDNF1H_IMM_REAL
    7708             :     264517U,    // LDNF1H_S_IMM_REAL
    7709             :     264517U,    // LDNF1SB_D_IMM_REAL
    7710             :     264517U,    // LDNF1SB_H_IMM_REAL
    7711             :     264517U,    // LDNF1SB_S_IMM_REAL
    7712             :     264517U,    // LDNF1SH_D_IMM_REAL
    7713             :     264517U,    // LDNF1SH_S_IMM_REAL
    7714             :     264517U,    // LDNF1SW_D_IMM_REAL
    7715             :     264517U,    // LDNF1W_D_IMM_REAL
    7716             :     264517U,    // LDNF1W_IMM_REAL
    7717             :     11018507U,  // LDNPDi
    7718             :     11542795U,  // LDNPQi
    7719             :     12067083U,  // LDNPSi
    7720             :     12067083U,  // LDNPWi
    7721             :     11018507U,  // LDNPXi
    7722             :     264517U,    // LDNT1B_ZRI
    7723             :     4421U,      // LDNT1B_ZRR
    7724             :     264517U,    // LDNT1D_ZRI
    7725             :     4485U,      // LDNT1D_ZRR
    7726             :     264517U,    // LDNT1H_ZRI
    7727             :     4549U,      // LDNT1H_ZRR
    7728             :     264517U,    // LDNT1W_ZRI
    7729             :     4805U,      // LDNT1W_ZRR
    7730             :     11018507U,  // LDPDi
    7731             :     12855627U,  // LDPDpost
    7732             :     180365643U, // LDPDpre
    7733             :     11542795U,  // LDPQi
    7734             :     13379915U,  // LDPQpost
    7735             :     180889931U, // LDPQpre
    7736             :     12067083U,  // LDPSWi
    7737             :     13904203U,  // LDPSWpost
    7738             :     181414219U, // LDPSWpre
    7739             :     12067083U,  // LDPSi
    7740             :     13904203U,  // LDPSpost
    7741             :     181414219U, // LDPSpre
    7742             :     12067083U,  // LDPWi
    7743             :     13904203U,  // LDPWpost
    7744             :     181414219U, // LDPWpre
    7745             :     11018507U,  // LDPXi
    7746             :     12855627U,  // LDPXpost
    7747             :     180365643U, // LDPXpre
    7748             :     4997U,      // LDRAAindexed
    7749             :     283141U,    // LDRAAwriteback
    7750             :     4997U,      // LDRABindexed
    7751             :     283141U,    // LDRABwriteback
    7752             :     29U,        // LDRBBpost
    7753             :     280901U,    // LDRBBpre
    7754             :     14164229U,  // LDRBBroW
    7755             :     14688517U,  // LDRBBroX
    7756             :     5061U,      // LDRBBui
    7757             :     29U,        // LDRBpost
    7758             :     280901U,    // LDRBpre
    7759             :     14164229U,  // LDRBroW
    7760             :     14688517U,  // LDRBroX
    7761             :     5061U,      // LDRBui
    7762             :     0U, // LDRDl
    7763             :     29U,        // LDRDpost
    7764             :     280901U,    // LDRDpre
    7765             :     15212805U,  // LDRDroW
    7766             :     15737093U,  // LDRDroX
    7767             :     5125U,      // LDRDui
    7768             :     29U,        // LDRHHpost
    7769             :     280901U,    // LDRHHpre
    7770             :     16261381U,  // LDRHHroW
    7771             :     16785669U,  // LDRHHroX
    7772             :     5189U,      // LDRHHui
    7773             :     29U,        // LDRHpost
    7774             :     280901U,    // LDRHpre
    7775             :     16261381U,  // LDRHroW
    7776             :     16785669U,  // LDRHroX
    7777             :     5189U,      // LDRHui
    7778             :     0U, // LDRQl
    7779             :     29U,        // LDRQpost
    7780             :     280901U,    // LDRQpre
    7781             :     17309957U,  // LDRQroW
    7782             :     17834245U,  // LDRQroX
    7783             :     5253U,      // LDRQui
    7784             :     29U,        // LDRSBWpost
    7785             :     280901U,    // LDRSBWpre
    7786             :     14164229U,  // LDRSBWroW
    7787             :     14688517U,  // LDRSBWroX
    7788             :     5061U,      // LDRSBWui
    7789             :     29U,        // LDRSBXpost
    7790             :     280901U,    // LDRSBXpre
    7791             :     14164229U,  // LDRSBXroW
    7792             :     14688517U,  // LDRSBXroX
    7793             :     5061U,      // LDRSBXui
    7794             :     29U,        // LDRSHWpost
    7795             :     280901U,    // LDRSHWpre
    7796             :     16261381U,  // LDRSHWroW
    7797             :     16785669U,  // LDRSHWroX
    7798             :     5189U,      // LDRSHWui
    7799             :     29U,        // LDRSHXpost
    7800             :     280901U,    // LDRSHXpre
    7801             :     16261381U,  // LDRSHXroW
    7802             :     16785669U,  // LDRSHXroX
    7803             :     5189U,      // LDRSHXui
    7804             :     0U, // LDRSWl
    7805             :     29U,        // LDRSWpost
    7806             :     280901U,    // LDRSWpre
    7807             :     18358533U,  // LDRSWroW
    7808             :     18882821U,  // LDRSWroX
    7809             :     5317U,      // LDRSWui
    7810             :     0U, // LDRSl
    7811             :     29U,        // LDRSpost
    7812             :     280901U,    // LDRSpre
    7813             :     18358533U,  // LDRSroW
    7814             :     18882821U,  // LDRSroX
    7815             :     5317U,      // LDRSui
    7816             :     0U, // LDRWl
    7817             :     29U,        // LDRWpost
    7818             :     280901U,    // LDRWpre
    7819             :     18358533U,  // LDRWroW
    7820             :     18882821U,  // LDRWroX
    7821             :     5317U,      // LDRWui
    7822             :     0U, // LDRXl
    7823             :     29U,        // LDRXpost
    7824             :     280901U,    // LDRXpre
    7825             :     15212805U,  // LDRXroW
    7826             :     15737093U,  // LDRXroX
    7827             :     5125U,      // LDRXui
    7828             :     262405U,    // LDR_PXI
    7829             :     262405U,    // LDR_ZXI
    7830             :     0U, // LDSETAB
    7831             :     0U, // LDSETAH
    7832             :     0U, // LDSETALB
    7833             :     0U, // LDSETALH
    7834             :     0U, // LDSETALW
    7835             :     0U, // LDSETALX
    7836             :     0U, // LDSETAW
    7837             :     0U, // LDSETAX
    7838             :     0U, // LDSETB
    7839             :     0U, // LDSETH
    7840             :     0U, // LDSETLB
    7841             :     0U, // LDSETLH
    7842             :     0U, // LDSETLW
    7843             :     0U, // LDSETLX
    7844             :     0U, // LDSETW
    7845             :     0U, // LDSETX
    7846             :     0U, // LDSMAXAB
    7847             :     0U, // LDSMAXAH
    7848             :     0U, // LDSMAXALB
    7849             :     0U, // LDSMAXALH
    7850             :     0U, // LDSMAXALW
    7851             :     0U, // LDSMAXALX
    7852             :     0U, // LDSMAXAW
    7853             :     0U, // LDSMAXAX
    7854             :     0U, // LDSMAXB
    7855             :     0U, // LDSMAXH
    7856             :     0U, // LDSMAXLB
    7857             :     0U, // LDSMAXLH
    7858             :     0U, // LDSMAXLW
    7859             :     0U, // LDSMAXLX
    7860             :     0U, // LDSMAXW
    7861             :     0U, // LDSMAXX
    7862             :     0U, // LDSMINAB
    7863             :     0U, // LDSMINAH
    7864             :     0U, // LDSMINALB
    7865             :     0U, // LDSMINALH
    7866             :     0U, // LDSMINALW
    7867             :     0U, // LDSMINALX
    7868             :     0U, // LDSMINAW
    7869             :     0U, // LDSMINAX
    7870             :     0U, // LDSMINB
    7871             :     0U, // LDSMINH
    7872             :     0U, // LDSMINLB
    7873             :     0U, // LDSMINLH
    7874             :     0U, // LDSMINLW
    7875             :     0U, // LDSMINLX
    7876             :     0U, // LDSMINW
    7877             :     0U, // LDSMINX
    7878             :     114949U,    // LDTRBi
    7879             :     114949U,    // LDTRHi
    7880             :     114949U,    // LDTRSBWi
    7881             :     114949U,    // LDTRSBXi
    7882             :     114949U,    // LDTRSHWi
    7883             :     114949U,    // LDTRSHXi
    7884             :     114949U,    // LDTRSWi
    7885             :     114949U,    // LDTRWi
    7886             :     114949U,    // LDTRXi
    7887             :     0U, // LDUMAXAB
    7888             :     0U, // LDUMAXAH
    7889             :     0U, // LDUMAXALB
    7890             :     0U, // LDUMAXALH
    7891             :     0U, // LDUMAXALW
    7892             :     0U, // LDUMAXALX
    7893             :     0U, // LDUMAXAW
    7894             :     0U, // LDUMAXAX
    7895             :     0U, // LDUMAXB
    7896             :     0U, // LDUMAXH
    7897             :     0U, // LDUMAXLB
    7898             :     0U, // LDUMAXLH
    7899             :     0U, // LDUMAXLW
    7900             :     0U, // LDUMAXLX
    7901             :     0U, // LDUMAXW
    7902             :     0U, // LDUMAXX
    7903             :     0U, // LDUMINAB
    7904             :     0U, // LDUMINAH
    7905             :     0U, // LDUMINALB
    7906             :     0U, // LDUMINALH
    7907             :     0U, // LDUMINALW
    7908             :     0U, // LDUMINALX
    7909             :     0U, // LDUMINAW
    7910             :     0U, // LDUMINAX
    7911             :     0U, // LDUMINB
    7912             :     0U, // LDUMINH
    7913             :     0U, // LDUMINLB
    7914             :     0U, // LDUMINLH
    7915             :     0U, // LDUMINLW
    7916             :     0U, // LDUMINLX
    7917             :     0U, // LDUMINW
    7918             :     0U, // LDUMINX
    7919             :     114949U,    // LDURBBi
    7920             :     114949U,    // LDURBi
    7921             :     114949U,    // LDURDi
    7922             :     114949U,    // LDURHHi
    7923             :     114949U,    // LDURHi
    7924             :     114949U,    // LDURQi
    7925             :     114949U,    // LDURSBWi
    7926             :     114949U,    // LDURSBXi
    7927             :     114949U,    // LDURSHWi
    7928             :     114949U,    // LDURSHXi
    7929             :     114949U,    // LDURSWi
    7930             :     114949U,    // LDURSi
    7931             :     114949U,    // LDURWi
    7932             :     114949U,    // LDURXi
    7933             :     114955U,    // LDXPW
    7934             :     114955U,    // LDXPX
    7935             :     28U,        // LDXRB
    7936             :     28U,        // LDXRH
    7937             :     28U,        // LDXRW
    7938             :     28U,        // LDXRX
    7939             :     0U, // LOADgot
    7940             :     533376U,    // LSLR_ZPmZ_B
    7941             :     1057728U,   // LSLR_ZPmZ_D
    7942             :     1655817U,   // LSLR_ZPmZ_H
    7943             :     2106432U,   // LSLR_ZPmZ_S
    7944             :     261U,       // LSLVWr
    7945             :     261U,       // LSLVXr
    7946             :     1057664U,   // LSL_WIDE_ZPmZ_B
    7947             :     99337U,     // LSL_WIDE_ZPmZ_H
    7948             :     1057856U,   // LSL_WIDE_ZPmZ_S
    7949             :     965U,       // LSL_WIDE_ZZZ_B
    7950             :     10U,        // LSL_WIDE_ZZZ_H
    7951             :     965U,       // LSL_WIDE_ZZZ_S
    7952             :     9088U,      // LSL_ZPmI_B
    7953             :     9152U,      // LSL_ZPmI_D
    7954             :     91145U,     // LSL_ZPmI_H
    7955             :     9280U,      // LSL_ZPmI_S
    7956             :     533376U,    // LSL_ZPmZ_B
    7957             :     1057728U,   // LSL_ZPmZ_D
    7958             :     1655817U,   // LSL_ZPmZ_H
    7959             :     2106432U,   // LSL_ZPmZ_S
    7960             :     261U,       // LSL_ZZI_B
    7961             :     261U,       // LSL_ZZI_D
    7962             :     11U,        // LSL_ZZI_H
    7963             :     261U,       // LSL_ZZI_S
    7964             :     533376U,    // LSRR_ZPmZ_B
    7965             :     1057728U,   // LSRR_ZPmZ_D
    7966             :     1655817U,   // LSRR_ZPmZ_H
    7967             :     2106432U,   // LSRR_ZPmZ_S
    7968             :     261U,       // LSRVWr
    7969             :     261U,       // LSRVXr
    7970             :     1057664U,   // LSR_WIDE_ZPmZ_B
    7971             :     99337U,     // LSR_WIDE_ZPmZ_H
    7972             :     1057856U,   // LSR_WIDE_ZPmZ_S
    7973             :     965U,       // LSR_WIDE_ZZZ_B
    7974             :     10U,        // LSR_WIDE_ZZZ_H
    7975             :     965U,       // LSR_WIDE_ZZZ_S
    7976             :     9088U,      // LSR_ZPmI_B
    7977             :     9152U,      // LSR_ZPmI_D
    7978             :     91145U,     // LSR_ZPmI_H
    7979             :     9280U,      // LSR_ZPmI_S
    7980             :     533376U,    // LSR_ZPmZ_B
    7981             :     1057728U,   // LSR_ZPmZ_D
    7982             :     1655817U,   // LSR_ZPmZ_H
    7983             :     2106432U,   // LSR_ZPmZ_S
    7984             :     261U,       // LSR_ZZI_B
    7985             :     261U,       // LSR_ZZI_D
    7986             :     11U,        // LSR_ZZI_H
    7987             :     261U,       // LSR_ZZI_S
    7988             :     8453U,      // MADDWrrr
    7989             :     8453U,      // MADDXrrr
    7990             :     19406848U,  // MAD_ZPmZZ_B
    7991             :     6824000U,   // MAD_ZPmZZ_D
    7992             :     1770496U,   // MAD_ZPmZZ_H
    7993             :     7348416U,   // MAD_ZPmZZ_S
    7994             :     19406848U,  // MLA_ZPmZZ_B
    7995             :     6824000U,   // MLA_ZPmZZ_D
    7996             :     1770496U,   // MLA_ZPmZZ_H
    7997             :     7348416U,   // MLA_ZPmZZ_S
    7998             :     41415U,     // MLAv16i8
    7999             :     49607U,     // MLAv2i32
    8000             :     9126343U,   // MLAv2i32_indexed
    8001             :     57800U,     // MLAv4i16
    8002             :     9118152U,   // MLAv4i16_indexed
    8003             :     25030U,     // MLAv4i32
    8004             :     9126342U,   // MLAv4i32_indexed
    8005             :     33222U,     // MLAv8i16
    8006             :     9118150U,   // MLAv8i16_indexed
    8007             :     65992U,     // MLAv8i8
    8008             :     19406848U,  // MLS_ZPmZZ_B
    8009             :     6824000U,   // MLS_ZPmZZ_D
    8010             :     1770496U,   // MLS_ZPmZZ_H
    8011             :     7348416U,   // MLS_ZPmZZ_S
    8012             :     41415U,     // MLSv16i8
    8013             :     49607U,     // MLSv2i32
    8014             :     9126343U,   // MLSv2i32_indexed
    8015             :     57800U,     // MLSv4i16
    8016             :     9118152U,   // MLSv4i16_indexed
    8017             :     25030U,     // MLSv4i32
    8018             :     9126342U,   // MLSv4i32_indexed
    8019             :     33222U,     // MLSv8i16
    8020             :     9118150U,   // MLSv8i16_indexed
    8021             :     65992U,     // MLSv8i8
    8022             :     0U, // MOVID
    8023             :     1U, // MOVIv16b_ns
    8024             :     0U, // MOVIv2d_ns
    8025             :     29U,        // MOVIv2i32
    8026             :     29U,        // MOVIv2s_msl
    8027             :     29U,        // MOVIv4i16
    8028             :     29U,        // MOVIv4i32
    8029             :     29U,        // MOVIv4s_msl
    8030             :     1U, // MOVIv8b_ns
    8031             :     29U,        // MOVIv8i16
    8032             :     0U, // MOVKWi
    8033             :     0U, // MOVKXi
    8034             :     29U,        // MOVNWi
    8035             :     29U,        // MOVNXi
    8036             :     0U, // MOVPRFX_ZPmZ_B
    8037             :     64U,        // MOVPRFX_ZPmZ_D
    8038             :     128U,       // MOVPRFX_ZPmZ_H
    8039             :     192U,       // MOVPRFX_ZPmZ_S
    8040             :     906U,       // MOVPRFX_ZPzZ_B
    8041             :     970U,       // MOVPRFX_ZPzZ_D
    8042             :     137U,       // MOVPRFX_ZPzZ_H
    8043             :     1098U,      // MOVPRFX_ZPzZ_S
    8044             :     1U, // MOVPRFX_ZZ
    8045             :     29U,        // MOVZWi
    8046             :     29U,        // MOVZXi
    8047             :     0U, // MOVaddr
    8048             :     0U, // MOVaddrBA
    8049             :     0U, // MOVaddrCP
    8050             :     0U, // MOVaddrEXT
    8051             :     0U, // MOVaddrJT
    8052             :     0U, // MOVaddrTLS
    8053             :     0U, // MOVbaseTLS
    8054             :     0U, // MOVi32imm
    8055             :     0U, // MOVi64imm
    8056             :     0U, // MRS
    8057             :     19406848U,  // MSB_ZPmZZ_B
    8058             :     6824000U,   // MSB_ZPmZZ_D
    8059             :     1770496U,   // MSB_ZPmZZ_H
    8060             :     7348416U,   // MSB_ZPmZZ_S
    8061             :     0U, // MSR
    8062             :     0U, // MSRpstateImm1
    8063             :     0U, // MSRpstateImm4
    8064             :     8453U,      // MSUBWrrr
    8065             :     8453U,      // MSUBXrrr
    8066             :     261U,       // MUL_ZI_B
    8067             :     261U,       // MUL_ZI_D
    8068             :     11U,        // MUL_ZI_H
    8069             :     261U,       // MUL_ZI_S
    8070             :     533376U,    // MUL_ZPmZ_B
    8071             :     1057728U,   // MUL_ZPmZ_D
    8072             :     1655817U,   // MUL_ZPmZ_H
    8073             :     2106432U,   // MUL_ZPmZ_S
    8074             :     41351U,     // MULv16i8
    8075             :     49543U,     // MULv2i32
    8076             :     10174855U,  // MULv2i32_indexed
    8077             :     57736U,     // MULv4i16
    8078             :     10166664U,  // MULv4i16_indexed
    8079             :     24966U,     // MULv4i32
    8080             :     10174854U,  // MULv4i32_indexed
    8081             :     33158U,     // MULv8i16
    8082             :     10166662U,  // MULv8i16_indexed
    8083             :     65928U,     // MULv8i8
    8084             :     29U,        // MVNIv2i32
    8085             :     29U,        // MVNIv2s_msl
    8086             :     29U,        // MVNIv4i16
    8087             :     29U,        // MVNIv4i32
    8088             :     29U,        // MVNIv4s_msl
    8089             :     29U,        // MVNIv8i16
    8090             :     533386U,    // NANDS_PPzPP
    8091             :     533386U,    // NAND_PPzPP
    8092             :     0U, // NEG_ZPmZ_B
    8093             :     64U,        // NEG_ZPmZ_D
    8094             :     128U,       // NEG_ZPmZ_H
    8095             :     192U,       // NEG_ZPmZ_S
    8096             :     1U, // NEGv16i8
    8097             :     1U, // NEGv1i64
    8098             :     2U, // NEGv2i32
    8099             :     2U, // NEGv2i64
    8100             :     3U, // NEGv4i16
    8101             :     3U, // NEGv4i32
    8102             :     4U, // NEGv8i16
    8103             :     4U, // NEGv8i8
    8104             :     533386U,    // NORS_PPzPP
    8105             :     533386U,    // NOR_PPzPP
    8106             :     0U, // NOT_ZPmZ_B
    8107             :     64U,        // NOT_ZPmZ_D
    8108             :     128U,       // NOT_ZPmZ_H
    8109             :     192U,       // NOT_ZPmZ_S
    8110             :     1U, // NOTv16i8
    8111             :     4U, // NOTv8i8
    8112             :     533386U,    // ORNS_PPzPP
    8113             :     0U, // ORNWrr
    8114             :     581U,       // ORNWrs
    8115             :     0U, // ORNXrr
    8116             :     581U,       // ORNXrs
    8117             :     533386U,    // ORN_PPzPP
    8118             :     41351U,     // ORNv16i8
    8119             :     65928U,     // ORNv8i8
    8120             :     533386U,    // ORRS_PPzPP
    8121             :     2181U,      // ORRWri
    8122             :     0U, // ORRWrr
    8123             :     581U,       // ORRWrs
    8124             :     2245U,      // ORRXri
    8125             :     0U, // ORRXrr
    8126             :     581U,       // ORRXrs
    8127             :     533386U,    // ORR_PPzPP
    8128             :     2245U,      // ORR_ZI
    8129             :     533376U,    // ORR_ZPmZ_B
    8130             :     1057728U,   // ORR_ZPmZ_D
    8131             :     1655817U,   // ORR_ZPmZ_H
    8132             :     2106432U,   // ORR_ZPmZ_S
    8133             :     965U,       // ORR_ZZZ
    8134             :     41351U,     // ORRv16i8
    8135             :     0U, // ORRv2i32
    8136             :     0U, // ORRv4i16
    8137             :     0U, // ORRv4i32
    8138             :     0U, // ORRv8i16
    8139             :     65928U,     // ORRv8i8
    8140             :     901U,       // ORV_VPZ_B
    8141             :     965U,       // ORV_VPZ_D
    8142             :     2309U,      // ORV_VPZ_H
    8143             :     1093U,      // ORV_VPZ_S
    8144             :     1U, // PACDA
    8145             :     1U, // PACDB
    8146             :     0U, // PACDZA
    8147             :     0U, // PACDZB
    8148             :     261U,       // PACGA
    8149             :     1U, // PACIA
    8150             :     0U, // PACIA1716
    8151             :     0U, // PACIASP
    8152             :     0U, // PACIAZ
    8153             :     1U, // PACIB
    8154             :     0U, // PACIB1716
    8155             :     0U, // PACIBSP
    8156             :     0U, // PACIBZ
    8157             :     0U, // PACIZA
    8158             :     0U, // PACIZB
    8159             :     0U, // PFALSE
    8160             :     41351U,     // PMULLv16i8
    8161             :     0U, // PMULLv1i64
    8162             :     0U, // PMULLv2i64
    8163             :     65928U,     // PMULLv8i8
    8164             :     41351U,     // PMULv16i8
    8165             :     65928U,     // PMULv8i8
    8166             :     901U,       // PNEXT_B
    8167             :     965U,       // PNEXT_D
    8168             :     137U,       // PNEXT_H
    8169             :     1093U,      // PNEXT_S
    8170             :     28U,        // PRFB_D_PZI
    8171             :     30U,        // PRFB_D_SCALED
    8172             :     30U,        // PRFB_D_SXTW_SCALED
    8173             :     31U,        // PRFB_D_UXTW_SCALED
    8174             :     5393U,      // PRFB_PRI
    8175             :     31U,        // PRFB_PRR
    8176             :     28U,        // PRFB_S_PZI
    8177             :     32U,        // PRFB_S_SXTW_SCALED
    8178             :     32U,        // PRFB_S_UXTW_SCALED
    8179             :     0U, // PRFD_D_PZI
    8180             :     33U,        // PRFD_D_SCALED
    8181             :     33U,        // PRFD_D_SXTW_SCALED
    8182             :     34U,        // PRFD_D_UXTW_SCALED
    8183             :     5393U,      // PRFD_PRI
    8184             :     34U,        // PRFD_PRR
    8185             :     0U, // PRFD_S_PZI
    8186             :     35U,        // PRFD_S_SXTW_SCALED
    8187             :     35U,        // PRFD_S_UXTW_SCALED
    8188             :     0U, // PRFH_D_PZI
    8189             :     36U,        // PRFH_D_SCALED
    8190             :     36U,        // PRFH_D_SXTW_SCALED
    8191             :     37U,        // PRFH_D_UXTW_SCALED
    8192             :     5393U,      // PRFH_PRI
    8193             :     37U,        // PRFH_PRR
    8194             :     0U, // PRFH_S_PZI
    8195             :     38U,        // PRFH_S_SXTW_SCALED
    8196             :     38U,        // PRFH_S_UXTW_SCALED
    8197             :     0U, // PRFMl
    8198             :     15212805U,  // PRFMroW
    8199             :     15737093U,  // PRFMroX
    8200             :     5125U,      // PRFMui
    8201             :     39U,        // PRFS_PRR
    8202             :     114949U,    // PRFUMi
    8203             :     0U, // PRFW_D_PZI
    8204             :     39U,        // PRFW_D_SCALED
    8205             :     40U,        // PRFW_D_SXTW_SCALED
    8206             :     40U,        // PRFW_D_UXTW_SCALED
    8207             :     5393U,      // PRFW_PRI
    8208             :     0U, // PRFW_S_PZI
    8209             :     41U,        // PRFW_S_SXTW_SCALED
    8210             :     41U,        // PRFW_S_UXTW_SCALED
    8211             :     1U, // PTEST_PP
    8212             :     1U, // PTRUES_B
    8213             :     1U, // PTRUES_D
    8214             :     0U, // PTRUES_H
    8215             :     1U, // PTRUES_S
    8216             :     1U, // PTRUE_B
    8217             :     1U, // PTRUE_D
    8218             :     0U, // PTRUE_H
    8219             :     1U, // PTRUE_S
    8220             :     0U, // PUNPKHI_PP
    8221             :     0U, // PUNPKLO_PP
    8222             :     16773U,     // RADDHNv2i64_v2i32
    8223             :     16837U,     // RADDHNv2i64_v4i32
    8224             :     24966U,     // RADDHNv4i32_v4i16
    8225             :     25030U,     // RADDHNv4i32_v8i16
    8226             :     33222U,     // RADDHNv8i16_v16i8
    8227             :     33158U,     // RADDHNv8i16_v8i8
    8228             :     16773U,     // RAX1
    8229             :     1U, // RBITWr
    8230             :     1U, // RBITXr
    8231             :     0U, // RBIT_ZPmZ_B
    8232             :     64U,        // RBIT_ZPmZ_D
    8233             :     128U,       // RBIT_ZPmZ_H
    8234             :     192U,       // RBIT_ZPmZ_S
    8235             :     1U, // RBITv16i8
    8236             :     4U, // RBITv8i8
    8237             :     42U,        // RDFFRS_PPz
    8238             :     0U, // RDFFR_P
    8239             :     42U,        // RDFFR_PPz
    8240             :     1U, // RDVLI_XI
    8241             :     0U, // RET
    8242             :     0U, // RETAA
    8243             :     0U, // RETAB
    8244             :     0U, // RET_ReallyLR
    8245             :     1U, // REV16Wr
    8246             :     1U, // REV16Xr
    8247             :     1U, // REV16v16i8
    8248             :     4U, // REV16v8i8
    8249             :     1U, // REV32Xr
    8250             :     1U, // REV32v16i8
    8251             :     3U, // REV32v4i16
    8252             :     4U, // REV32v8i16
    8253             :     4U, // REV32v8i8
    8254             :     1U, // REV64v16i8
    8255             :     2U, // REV64v2i32
    8256             :     3U, // REV64v4i16
    8257             :     3U, // REV64v4i32
    8258             :     4U, // REV64v8i16
    8259             :     4U, // REV64v8i8
    8260             :     64U,        // REVB_ZPmZ_D
    8261             :     128U,       // REVB_ZPmZ_H
    8262             :     192U,       // REVB_ZPmZ_S
    8263             :     64U,        // REVH_ZPmZ_D
    8264             :     192U,       // REVH_ZPmZ_S
    8265             :     64U,        // REVW_ZPmZ_D
    8266             :     1U, // REVWr
    8267             :     1U, // REVXr
    8268             :     1U, // REV_PP_B
    8269             :     1U, // REV_PP_D
    8270             :     0U, // REV_PP_H
    8271             :     1U, // REV_PP_S
    8272             :     1U, // REV_ZZ_B
    8273             :     1U, // REV_ZZ_D
    8274             :     0U, // REV_ZZ_H
    8275             :     1U, // REV_ZZ_S
    8276             :     261U,       // RMIF
    8277             :     261U,       // RORVWr
    8278             :     261U,       // RORVXr
    8279             :     2374U,      // RSHRNv16i8_shift
    8280             :     261U,       // RSHRNv2i32_shift
    8281             :     262U,       // RSHRNv4i16_shift
    8282             :     2373U,      // RSHRNv4i32_shift
    8283             :     2374U,      // RSHRNv8i16_shift
    8284             :     262U,       // RSHRNv8i8_shift
    8285             :     16773U,     // RSUBHNv2i64_v2i32
    8286             :     16837U,     // RSUBHNv2i64_v4i32
    8287             :     24966U,     // RSUBHNv4i32_v4i16
    8288             :     25030U,     // RSUBHNv4i32_v8i16
    8289             :     33222U,     // RSUBHNv8i16_v16i8
    8290             :     33158U,     // RSUBHNv8i16_v8i8
    8291             :     41415U,     // SABALv16i8_v8i16
    8292             :     49607U,     // SABALv2i32_v2i64
    8293             :     57800U,     // SABALv4i16_v4i32
    8294             :     25030U,     // SABALv4i32_v2i64
    8295             :     33222U,     // SABALv8i16_v4i32
    8296             :     65992U,     // SABALv8i8_v8i16
    8297             :     41415U,     // SABAv16i8
    8298             :     49607U,     // SABAv2i32
    8299             :     57800U,     // SABAv4i16
    8300             :     25030U,     // SABAv4i32
    8301             :     33222U,     // SABAv8i16
    8302             :     65992U,     // SABAv8i8
    8303             :     41351U,     // SABDLv16i8_v8i16
    8304             :     49543U,     // SABDLv2i32_v2i64
    8305             :     57736U,     // SABDLv4i16_v4i32
    8306             :     24966U,     // SABDLv4i32_v2i64
    8307             :     33158U,     // SABDLv8i16_v4i32
    8308             :     65928U,     // SABDLv8i8_v8i16
    8309             :     533376U,    // SABD_ZPmZ_B
    8310             :     1057728U,   // SABD_ZPmZ_D
    8311             :     1655817U,   // SABD_ZPmZ_H
    8312             :     2106432U,   // SABD_ZPmZ_S
    8313             :     41351U,     // SABDv16i8
    8314             :     49543U,     // SABDv2i32
    8315             :     57736U,     // SABDv4i16
    8316             :     24966U,     // SABDv4i32
    8317             :     33158U,     // SABDv8i16
    8318             :     65928U,     // SABDv8i8
    8319             :     1U, // SADALPv16i8_v8i16
    8320             :     2U, // SADALPv2i32_v1i64
    8321             :     3U, // SADALPv4i16_v2i32
    8322             :     3U, // SADALPv4i32_v2i64
    8323             :     4U, // SADALPv8i16_v4i32
    8324             :     4U, // SADALPv8i8_v4i16
    8325             :     1U, // SADDLPv16i8_v8i16
    8326             :     2U, // SADDLPv2i32_v1i64
    8327             :     3U, // SADDLPv4i16_v2i32
    8328             :     3U, // SADDLPv4i32_v2i64
    8329             :     4U, // SADDLPv8i16_v4i32
    8330             :     4U, // SADDLPv8i8_v4i16
    8331             :     1U, // SADDLVv16i8v
    8332             :     3U, // SADDLVv4i16v
    8333             :     3U, // SADDLVv4i32v
    8334             :     4U, // SADDLVv8i16v
    8335             :     4U, // SADDLVv8i8v
    8336             :     41351U,     // SADDLv16i8_v8i16
    8337             :     49543U,     // SADDLv2i32_v2i64
    8338             :     57736U,     // SADDLv4i16_v4i32
    8339             :     24966U,     // SADDLv4i32_v2i64
    8340             :     33158U,     // SADDLv8i16_v4i32
    8341             :     65928U,     // SADDLv8i8_v8i16
    8342             :     901U,       // SADDV_VPZ_B
    8343             :     2309U,      // SADDV_VPZ_H
    8344             :     1093U,      // SADDV_VPZ_S
    8345             :     41350U,     // SADDWv16i8_v8i16
    8346             :     49541U,     // SADDWv2i32_v2i64
    8347             :     57734U,     // SADDWv4i16_v4i32
    8348             :     24965U,     // SADDWv4i32_v2i64
    8349             :     33158U,     // SADDWv8i16_v4i32
    8350             :     65926U,     // SADDWv8i8_v8i16
    8351             :     0U, // SB
    8352             :     261U,       // SBCSWr
    8353             :     261U,       // SBCSXr
    8354             :     261U,       // SBCWr
    8355             :     261U,       // SBCXr
    8356             :     8453U,      // SBFMWri
    8357             :     8453U,      // SBFMXri
    8358             :     261U,       // SCVTFSWDri
    8359             :     261U,       // SCVTFSWHri
    8360             :     261U,       // SCVTFSWSri
    8361             :     261U,       // SCVTFSXDri
    8362             :     261U,       // SCVTFSXHri
    8363             :     261U,       // SCVTFSXSri
    8364             :     1U, // SCVTFUWDri
    8365             :     1U, // SCVTFUWHri
    8366             :     1U, // SCVTFUWSri
    8367             :     1U, // SCVTFUXDri
    8368             :     1U, // SCVTFUXHri
    8369             :     1U, // SCVTFUXSri
    8370             :     64U,        // SCVTF_ZPmZ_DtoD
    8371             :     153U,       // SCVTF_ZPmZ_DtoH
    8372             :     64U,        // SCVTF_ZPmZ_DtoS
    8373             :     128U,       // SCVTF_ZPmZ_HtoH
    8374             :     192U,       // SCVTF_ZPmZ_StoD
    8375             :     152U,       // SCVTF_ZPmZ_StoH
    8376             :     192U,       // SCVTF_ZPmZ_StoS
    8377             :     261U,       // SCVTFd
    8378             :     261U,       // SCVTFh
    8379             :     261U,       // SCVTFs
    8380             :     1U, // SCVTFv1i16
    8381             :     1U, // SCVTFv1i32
    8382             :     1U, // SCVTFv1i64
    8383             :     2U, // SCVTFv2f32
    8384             :     2U, // SCVTFv2f64
    8385             :     263U,       // SCVTFv2i32_shift
    8386             :     261U,       // SCVTFv2i64_shift
    8387             :     3U, // SCVTFv4f16
    8388             :     3U, // SCVTFv4f32
    8389             :     264U,       // SCVTFv4i16_shift
    8390             :     262U,       // SCVTFv4i32_shift
    8391             :     4U, // SCVTFv8f16
    8392             :     262U,       // SCVTFv8i16_shift
    8393             :     1057728U,   // SDIVR_ZPmZ_D
    8394             :     2106432U,   // SDIVR_ZPmZ_S
    8395             :     261U,       // SDIVWr
    8396             :     261U,       // SDIVXr
    8397             :     1057728U,   // SDIV_ZPmZ_D
    8398             :     2106432U,   // SDIV_ZPmZ_S
    8399             :     42U,        // SDOT_ZZZI_D
    8400             :     42U,        // SDOT_ZZZI_S
    8401             :     1U, // SDOT_ZZZ_D
    8402             :     1U, // SDOT_ZZZ_S
    8403             :     287175U,    // SDOTlanev16i8
    8404             :     287176U,    // SDOTlanev8i8
    8405             :     41415U,     // SDOTv16i8
    8406             :     65992U,     // SDOTv8i8
    8407             :     533381U,    // SEL_PPPP
    8408             :     533381U,    // SEL_ZPZZ_B
    8409             :     1057733U,   // SEL_ZPZZ_D
    8410             :     1655817U,   // SEL_ZPZZ_H
    8411             :     2106437U,   // SEL_ZPZZ_S
    8412             :     0U, // SETF16
    8413             :     0U, // SETF8
    8414             :     0U, // SETFFR
    8415             :     25029U,     // SHA1Crrr
    8416             :     1U, // SHA1Hrr
    8417             :     25029U,     // SHA1Mrrr
    8418             :     25029U,     // SHA1Prrr
    8419             :     25030U,     // SHA1SU0rrr
    8420             :     3U, // SHA1SU1rr
    8421             :     25029U,     // SHA256H2rrr
    8422             :     25029U,     // SHA256Hrrr
    8423             :     3U, // SHA256SU0rr
    8424             :     25030U,     // SHA256SU1rrr
    8425             :     16837U,     // SHA512H
    8426             :     16837U,     // SHA512H2
    8427             :     2U, // SHA512SU0
    8428             :     16837U,     // SHA512SU1
    8429             :     41351U,     // SHADDv16i8
    8430             :     49543U,     // SHADDv2i32
    8431             :     57736U,     // SHADDv4i16
    8432             :     24966U,     // SHADDv4i32
    8433             :     33158U,     // SHADDv8i16
    8434             :     65928U,     // SHADDv8i8
    8435             :     43U,        // SHLLv16i8
    8436             :     43U,        // SHLLv2i32
    8437             :     44U,        // SHLLv4i16
    8438             :     44U,        // SHLLv4i32
    8439             :     45U,        // SHLLv8i16
    8440             :     45U,        // SHLLv8i8
    8441             :     261U,       // SHLd
    8442             :     263U,       // SHLv16i8_shift
    8443             :     263U,       // SHLv2i32_shift
    8444             :     261U,       // SHLv2i64_shift
    8445             :     264U,       // SHLv4i16_shift
    8446             :     262U,       // SHLv4i32_shift
    8447             :     262U,       // SHLv8i16_shift
    8448             :     264U,       // SHLv8i8_shift
    8449             :     2374U,      // SHRNv16i8_shift
    8450             :     261U,       // SHRNv2i32_shift
    8451             :     262U,       // SHRNv4i16_shift
    8452             :     2373U,      // SHRNv4i32_shift
    8453             :     2374U,      // SHRNv8i16_shift
    8454             :     262U,       // SHRNv8i8_shift
    8455             :     41351U,     // SHSUBv16i8
    8456             :     49543U,     // SHSUBv2i32
    8457             :     57736U,     // SHSUBv4i16
    8458             :     24966U,     // SHSUBv4i32
    8459             :     33158U,     // SHSUBv8i16
    8460             :     65928U,     // SHSUBv8i8
    8461             :     2373U,      // SLId
    8462             :     2375U,      // SLIv16i8_shift
    8463             :     2375U,      // SLIv2i32_shift
    8464             :     2373U,      // SLIv2i64_shift
    8465             :     2376U,      // SLIv4i16_shift
    8466             :     2374U,      // SLIv4i32_shift
    8467             :     2374U,      // SLIv8i16_shift
    8468             :     2376U,      // SLIv8i8_shift
    8469             :     25030U,     // SM3PARTW1
    8470             :     25030U,     // SM3PARTW2
    8471             :     204120454U, // SM3SS1
    8472             :     9126342U,   // SM3TT1A
    8473             :     9126342U,   // SM3TT1B
    8474             :     9126342U,   // SM3TT2A
    8475             :     9126342U,   // SM3TT2B
    8476             :     3U, // SM4E
    8477             :     24966U,     // SM4ENCKEY
    8478             :     8453U,      // SMADDLrrr
    8479             :     41351U,     // SMAXPv16i8
    8480             :     49543U,     // SMAXPv2i32
    8481             :     57736U,     // SMAXPv4i16
    8482             :     24966U,     // SMAXPv4i32
    8483             :     33158U,     // SMAXPv8i16
    8484             :     65928U,     // SMAXPv8i8
    8485             :     901U,       // SMAXV_VPZ_B
    8486             :     965U,       // SMAXV_VPZ_D
    8487             :     2309U,      // SMAXV_VPZ_H
    8488             :     1093U,      // SMAXV_VPZ_S
    8489             :     1U, // SMAXVv16i8v
    8490             :     3U, // SMAXVv4i16v
    8491             :     3U, // SMAXVv4i32v
    8492             :     4U, // SMAXVv8i16v
    8493             :     4U, // SMAXVv8i8v
    8494             :     261U,       // SMAX_ZI_B
    8495             :     261U,       // SMAX_ZI_D
    8496             :     11U,        // SMAX_ZI_H
    8497             :     261U,       // SMAX_ZI_S
    8498             :     533376U,    // SMAX_ZPmZ_B
    8499             :     1057728U,   // SMAX_ZPmZ_D
    8500             :     1655817U,   // SMAX_ZPmZ_H
    8501             :     2106432U,   // SMAX_ZPmZ_S
    8502             :     41351U,     // SMAXv16i8
    8503             :     49543U,     // SMAXv2i32
    8504             :     57736U,     // SMAXv4i16
    8505             :     24966U,     // SMAXv4i32
    8506             :     33158U,     // SMAXv8i16
    8507             :     65928U,     // SMAXv8i8
    8508             :     0U, // SMC
    8509             :     41351U,     // SMINPv16i8
    8510             :     49543U,     // SMINPv2i32
    8511             :     57736U,     // SMINPv4i16
    8512             :     24966U,     // SMINPv4i32
    8513             :     33158U,     // SMINPv8i16
    8514             :     65928U,     // SMINPv8i8
    8515             :     901U,       // SMINV_VPZ_B
    8516             :     965U,       // SMINV_VPZ_D
    8517             :     2309U,      // SMINV_VPZ_H
    8518             :     1093U,      // SMINV_VPZ_S
    8519             :     1U, // SMINVv16i8v
    8520             :     3U, // SMINVv4i16v
    8521             :     3U, // SMINVv4i32v
    8522             :     4U, // SMINVv8i16v
    8523             :     4U, // SMINVv8i8v
    8524             :     261U,       // SMIN_ZI_B
    8525             :     261U,       // SMIN_ZI_D
    8526             :     11U,        // SMIN_ZI_H
    8527             :     261U,       // SMIN_ZI_S
    8528             :     533376U,    // SMIN_ZPmZ_B
    8529             :     1057728U,   // SMIN_ZPmZ_D
    8530             :     1655817U,   // SMIN_ZPmZ_H
    8531             :     2106432U,   // SMIN_ZPmZ_S
    8532             :     41351U,     // SMINv16i8
    8533             :     49543U,     // SMINv2i32
    8534             :     57736U,     // SMINv4i16
    8535             :     24966U,     // SMINv4i32
    8536             :     33158U,     // SMINv8i16
    8537             :     65928U,     // SMINv8i8
    8538             :     41415U,     // SMLALv16i8_v8i16
    8539             :     9126343U,   // SMLALv2i32_indexed
    8540             :     49607U,     // SMLALv2i32_v2i64
    8541             :     9118152U,   // SMLALv4i16_indexed
    8542             :     57800U,     // SMLALv4i16_v4i32
    8543             :     9126342U,   // SMLALv4i32_indexed
    8544             :     25030U,     // SMLALv4i32_v2i64
    8545             :     9118150U,   // SMLALv8i16_indexed
    8546             :     33222U,     // SMLALv8i16_v4i32
    8547             :     65992U,     // SMLALv8i8_v8i16
    8548             :     41415U,     // SMLSLv16i8_v8i16
    8549             :     9126343U,   // SMLSLv2i32_indexed
    8550             :     49607U,     // SMLSLv2i32_v2i64
    8551             :     9118152U,   // SMLSLv4i16_indexed
    8552             :     57800U,     // SMLSLv4i16_v4i32
    8553             :     9126342U,   // SMLSLv4i32_indexed
    8554             :     25030U,     // SMLSLv4i32_v2i64
    8555             :     9118150U,   // SMLSLv8i16_indexed
    8556             :     33222U,     // SMLSLv8i16_v4i32
    8557             :     65992U,     // SMLSLv8i8_v8i16
    8558             :     2834U,      // SMOVvi16to32
    8559             :     2834U,      // SMOVvi16to64
    8560             :     2834U,      // SMOVvi32to64
    8561             :     2835U,      // SMOVvi8to32
    8562             :     2835U,      // SMOVvi8to64
    8563             :     8453U,      // SMSUBLrrr
    8564             :     533376U,    // SMULH_ZPmZ_B
    8565             :     1057728U,   // SMULH_ZPmZ_D
    8566             :     1655817U,   // SMULH_ZPmZ_H
    8567             :     2106432U,   // SMULH_ZPmZ_S
    8568             :     261U,       // SMULHrr
    8569             :     41351U,     // SMULLv16i8_v8i16
    8570             :     10174855U,  // SMULLv2i32_indexed
    8571             :     49543U,     // SMULLv2i32_v2i64
    8572             :     10166664U,  // SMULLv4i16_indexed
    8573             :     57736U,     // SMULLv4i16_v4i32
    8574             :     10174854U,  // SMULLv4i32_indexed
    8575             :     24966U,     // SMULLv4i32_v2i64
    8576             :     10166662U,  // SMULLv8i16_indexed
    8577             :     33158U,     // SMULLv8i16_v4i32
    8578             :     65928U,     // SMULLv8i8_v8i16
    8579             :     533381U,    // SPLICE_ZPZ_B
    8580             :     1057733U,   // SPLICE_ZPZ_D
    8581             :     1655817U,   // SPLICE_ZPZ_H
    8582             :     2106437U,   // SPLICE_ZPZ_S
    8583             :     1U, // SQABSv16i8
    8584             :     1U, // SQABSv1i16
    8585             :     1U, // SQABSv1i32
    8586             :     1U, // SQABSv1i64
    8587             :     1U, // SQABSv1i8
    8588             :     2U, // SQABSv2i32
    8589             :     2U, // SQABSv2i64
    8590             :     3U, // SQABSv4i16
    8591             :     3U, // SQABSv4i32
    8592             :     4U, // SQABSv8i16
    8593             :     4U, // SQABSv8i8
    8594             :     709U,       // SQADD_ZI_B
    8595             :     773U,       // SQADD_ZI_D
    8596             :     9U, // SQADD_ZI_H
    8597             :     837U,       // SQADD_ZI_S
    8598             :     901U,       // SQADD_ZZZ_B
    8599             :     965U,       // SQADD_ZZZ_D
    8600             :     137U,       // SQADD_ZZZ_H
    8601             :     1093U,      // SQADD_ZZZ_S
    8602             :     41351U,     // SQADDv16i8
    8603             :     261U,       // SQADDv1i16
    8604             :     261U,       // SQADDv1i32
    8605             :     261U,       // SQADDv1i64
    8606             :     261U,       // SQADDv1i8
    8607             :     49543U,     // SQADDv2i32
    8608             :     16773U,     // SQADDv2i64
    8609             :     57736U,     // SQADDv4i16
    8610             :     24966U,     // SQADDv4i32
    8611             :     33158U,     // SQADDv8i16
    8612             :     65928U,     // SQADDv8i8
    8613             :     0U, // SQDECB_XPiI
    8614             :     0U, // SQDECB_XPiWdI
    8615             :     0U, // SQDECD_XPiI
    8616             :     0U, // SQDECD_XPiWdI
    8617             :     0U, // SQDECD_ZPiI
    8618             :     0U, // SQDECH_XPiI
    8619             :     0U, // SQDECH_XPiWdI
    8620             :     0U, // SQDECH_ZPiI
    8621             :     5445U,      // SQDECP_XPWd_B
    8622             :     5445U,      // SQDECP_XPWd_D
    8623             :     5445U,      // SQDECP_XPWd_H
    8624             :     5445U,      // SQDECP_XPWd_S
    8625             :     1U, // SQDECP_XP_B
    8626             :     1U, // SQDECP_XP_D
    8627             :     1U, // SQDECP_XP_H
    8628             :     1U, // SQDECP_XP_S
    8629             :     1U, // SQDECP_ZP_D
    8630             :     0U, // SQDECP_ZP_H
    8631             :     1U, // SQDECP_ZP_S
    8632             :     0U, // SQDECW_XPiI
    8633             :     0U, // SQDECW_XPiWdI
    8634             :     0U, // SQDECW_ZPiI
    8635             :     2373U,      // SQDMLALi16
    8636             :     2373U,      // SQDMLALi32
    8637             :     9118149U,   // SQDMLALv1i32_indexed
    8638             :     9126341U,   // SQDMLALv1i64_indexed
    8639             :     9126343U,   // SQDMLALv2i32_indexed
    8640             :     49607U,     // SQDMLALv2i32_v2i64
    8641             :     9118152U,   // SQDMLALv4i16_indexed
    8642             :     57800U,     // SQDMLALv4i16_v4i32
    8643             :     9126342U,   // SQDMLALv4i32_indexed
    8644             :     25030U,     // SQDMLALv4i32_v2i64
    8645             :     9118150U,   // SQDMLALv8i16_indexed
    8646             :     33222U,     // SQDMLALv8i16_v4i32
    8647             :     2373U,      // SQDMLSLi16
    8648             :     2373U,      // SQDMLSLi32
    8649             :     9118149U,   // SQDMLSLv1i32_indexed
    8650             :     9126341U,   // SQDMLSLv1i64_indexed
    8651             :     9126343U,   // SQDMLSLv2i32_indexed
    8652             :     49607U,     // SQDMLSLv2i32_v2i64
    8653             :     9118152U,   // SQDMLSLv4i16_indexed
    8654             :     57800U,     // SQDMLSLv4i16_v4i32
    8655             :     9126342U,   // SQDMLSLv4i32_indexed
    8656             :     25030U,     // SQDMLSLv4i32_v2i64
    8657             :     9118150U,   // SQDMLSLv8i16_indexed
    8658             :     33222U,     // SQDMLSLv8i16_v4i32
    8659             :     261U,       // SQDMULHv1i16
    8660             :     10166661U,  // SQDMULHv1i16_indexed
    8661             :     261U,       // SQDMULHv1i32
    8662             :     10174853U,  // SQDMULHv1i32_indexed
    8663             :     49543U,     // SQDMULHv2i32
    8664             :     10174855U,  // SQDMULHv2i32_indexed
    8665             :     57736U,     // SQDMULHv4i16
    8666             :     10166664U,  // SQDMULHv4i16_indexed
    8667             :     24966U,     // SQDMULHv4i32
    8668             :     10174854U,  // SQDMULHv4i32_indexed
    8669             :     33158U,     // SQDMULHv8i16
    8670             :     10166662U,  // SQDMULHv8i16_indexed
    8671             :     261U,       // SQDMULLi16
    8672             :     261U,       // SQDMULLi32
    8673             :     10166661U,  // SQDMULLv1i32_indexed
    8674             :     10174853U,  // SQDMULLv1i64_indexed
    8675             :     10174855U,  // SQDMULLv2i32_indexed
    8676             :     49543U,     // SQDMULLv2i32_v2i64
    8677             :     10166664U,  // SQDMULLv4i16_indexed
    8678             :     57736U,     // SQDMULLv4i16_v4i32
    8679             :     10174854U,  // SQDMULLv4i32_indexed
    8680             :     24966U,     // SQDMULLv4i32_v2i64
    8681             :     10166662U,  // SQDMULLv8i16_indexed
    8682             :     33158U,     // SQDMULLv8i16_v4i32
    8683             :     0U, // SQINCB_XPiI
    8684             :     0U, // SQINCB_XPiWdI
    8685             :     0U, // SQINCD_XPiI
    8686             :     0U, // SQINCD_XPiWdI
    8687             :     0U, // SQINCD_ZPiI
    8688             :     0U, // SQINCH_XPiI
    8689             :     0U, // SQINCH_XPiWdI
    8690             :     0U, // SQINCH_ZPiI
    8691             :     5445U,      // SQINCP_XPWd_B
    8692             :     5445U,      // SQINCP_XPWd_D
    8693             :     5445U,      // SQINCP_XPWd_H
    8694             :     5445U,      // SQINCP_XPWd_S
    8695             :     1U, // SQINCP_XP_B
    8696             :     1U, // SQINCP_XP_D
    8697             :     1U, // SQINCP_XP_H
    8698             :     1U, // SQINCP_XP_S
    8699             :     1U, // SQINCP_ZP_D
    8700             :     0U, // SQINCP_ZP_H
    8701             :     1U, // SQINCP_ZP_S
    8702             :     0U, // SQINCW_XPiI
    8703             :     0U, // SQINCW_XPiWdI
    8704             :     0U, // SQINCW_ZPiI
    8705             :     1U, // SQNEGv16i8
    8706             :     1U, // SQNEGv1i16
    8707             :     1U, // SQNEGv1i32
    8708             :     1U, // SQNEGv1i64
    8709             :     1U, // SQNEGv1i8
    8710             :     2U, // SQNEGv2i32
    8711             :     2U, // SQNEGv2i64
    8712             :     3U, // SQNEGv4i16
    8713             :     3U, // SQNEGv4i32
    8714             :     4U, // SQNEGv8i16
    8715             :     4U, // SQNEGv8i8
    8716             :     9118149U,   // SQRDMLAHi16_indexed
    8717             :     9126341U,   // SQRDMLAHi32_indexed
    8718             :     2373U,      // SQRDMLAHv1i16
    8719             :     2373U,      // SQRDMLAHv1i32
    8720             :     49607U,     // SQRDMLAHv2i32
    8721             :     9126343U,   // SQRDMLAHv2i32_indexed
    8722             :     57800U,     // SQRDMLAHv4i16
    8723             :     9118152U,   // SQRDMLAHv4i16_indexed
    8724             :     25030U,     // SQRDMLAHv4i32
    8725             :     9126342U,   // SQRDMLAHv4i32_indexed
    8726             :     33222U,     // SQRDMLAHv8i16
    8727             :     9118150U,   // SQRDMLAHv8i16_indexed
    8728             :     9118149U,   // SQRDMLSHi16_indexed
    8729             :     9126341U,   // SQRDMLSHi32_indexed
    8730             :     2373U,      // SQRDMLSHv1i16
    8731             :     2373U,      // SQRDMLSHv1i32
    8732             :     49607U,     // SQRDMLSHv2i32
    8733             :     9126343U,   // SQRDMLSHv2i32_indexed
    8734             :     57800U,     // SQRDMLSHv4i16
    8735             :     9118152U,   // SQRDMLSHv4i16_indexed
    8736             :     25030U,     // SQRDMLSHv4i32
    8737             :     9126342U,   // SQRDMLSHv4i32_indexed
    8738             :     33222U,     // SQRDMLSHv8i16
    8739             :     9118150U,   // SQRDMLSHv8i16_indexed
    8740             :     261U,       // SQRDMULHv1i16
    8741             :     10166661U,  // SQRDMULHv1i16_indexed
    8742             :     261U,       // SQRDMULHv1i32
    8743             :     10174853U,  // SQRDMULHv1i32_indexed
    8744             :     49543U,     // SQRDMULHv2i32
    8745             :     10174855U,  // SQRDMULHv2i32_indexed
    8746             :     57736U,     // SQRDMULHv4i16
    8747             :     10166664U,  // SQRDMULHv4i16_indexed
    8748             :     24966U,     // SQRDMULHv4i32
    8749             :     10174854U,  // SQRDMULHv4i32_indexed
    8750             :     33158U,     // SQRDMULHv8i16
    8751             :     10166662U,  // SQRDMULHv8i16_indexed
    8752             :     41351U,     // SQRSHLv16i8
    8753             :     261U,       // SQRSHLv1i16
    8754             :     261U,       // SQRSHLv1i32
    8755             :     261U,       // SQRSHLv1i64
    8756             :     261U,       // SQRSHLv1i8
    8757             :     49543U,     // SQRSHLv2i32
    8758             :     16773U,     // SQRSHLv2i64
    8759             :     57736U,     // SQRSHLv4i16
    8760             :     24966U,     // SQRSHLv4i32
    8761             :     33158U,     // SQRSHLv8i16
    8762             :     65928U,     // SQRSHLv8i8
    8763             :     261U,       // SQRSHRNb
    8764             :     261U,       // SQRSHRNh
    8765             :     261U,       // SQRSHRNs
    8766             :     2374U,      // SQRSHRNv16i8_shift
    8767             :     261U,       // SQRSHRNv2i32_shift
    8768             :     262U,       // SQRSHRNv4i16_shift
    8769             :     2373U,      // SQRSHRNv4i32_shift
    8770             :     2374U,      // SQRSHRNv8i16_shift
    8771             :     262U,       // SQRSHRNv8i8_shift
    8772             :     261U,       // SQRSHRUNb
    8773             :     261U,       // SQRSHRUNh
    8774             :     261U,       // SQRSHRUNs
    8775             :     2374U,      // SQRSHRUNv16i8_shift
    8776             :     261U,       // SQRSHRUNv2i32_shift
    8777             :     262U,       // SQRSHRUNv4i16_shift
    8778             :     2373U,      // SQRSHRUNv4i32_shift
    8779             :     2374U,      // SQRSHRUNv8i16_shift
    8780             :     262U,       // SQRSHRUNv8i8_shift
    8781             :     261U,       // SQSHLUb
    8782             :     261U,       // SQSHLUd
    8783             :     261U,       // SQSHLUh
    8784             :     261U,       // SQSHLUs
    8785             :     263U,       // SQSHLUv16i8_shift
    8786             :     263U,       // SQSHLUv2i32_shift
    8787             :     261U,       // SQSHLUv2i64_shift
    8788             :     264U,       // SQSHLUv4i16_shift
    8789             :     262U,       // SQSHLUv4i32_shift
    8790             :     262U,       // SQSHLUv8i16_shift
    8791             :     264U,       // SQSHLUv8i8_shift
    8792             :     261U,       // SQSHLb
    8793             :     261U,       // SQSHLd
    8794             :     261U,       // SQSHLh
    8795             :     261U,       // SQSHLs
    8796             :     41351U,     // SQSHLv16i8
    8797             :     263U,       // SQSHLv16i8_shift
    8798             :     261U,       // SQSHLv1i16
    8799             :     261U,       // SQSHLv1i32
    8800             :     261U,       // SQSHLv1i64
    8801             :     261U,       // SQSHLv1i8
    8802             :     49543U,     // SQSHLv2i32
    8803             :     263U,       // SQSHLv2i32_shift
    8804             :     16773U,     // SQSHLv2i64
    8805             :     261U,       // SQSHLv2i64_shift
    8806             :     57736U,     // SQSHLv4i16
    8807             :     264U,       // SQSHLv4i16_shift
    8808             :     24966U,     // SQSHLv4i32
    8809             :     262U,       // SQSHLv4i32_shift
    8810             :     33158U,     // SQSHLv8i16
    8811             :     262U,       // SQSHLv8i16_shift
    8812             :     65928U,     // SQSHLv8i8
    8813             :     264U,       // SQSHLv8i8_shift
    8814             :     261U,       // SQSHRNb
    8815             :     261U,       // SQSHRNh
    8816             :     261U,       // SQSHRNs
    8817             :     2374U,      // SQSHRNv16i8_shift
    8818             :     261U,       // SQSHRNv2i32_shift
    8819             :     262U,       // SQSHRNv4i16_shift
    8820             :     2373U,      // SQSHRNv4i32_shift
    8821             :     2374U,      // SQSHRNv8i16_shift
    8822             :     262U,       // SQSHRNv8i8_shift
    8823             :     261U,       // SQSHRUNb
    8824             :     261U,       // SQSHRUNh
    8825             :     261U,       // SQSHRUNs
    8826             :     2374U,      // SQSHRUNv16i8_shift
    8827             :     261U,       // SQSHRUNv2i32_shift
    8828             :     262U,       // SQSHRUNv4i16_shift
    8829             :     2373U,      // SQSHRUNv4i32_shift
    8830             :     2374U,      // SQSHRUNv8i16_shift
    8831             :     262U,       // SQSHRUNv8i8_shift
    8832             :     709U,       // SQSUB_ZI_B
    8833             :     773U,       // SQSUB_ZI_D
    8834             :     9U, // SQSUB_ZI_H
    8835             :     837U,       // SQSUB_ZI_S
    8836             :     901U,       // SQSUB_ZZZ_B
    8837             :     965U,       // SQSUB_ZZZ_D
    8838             :     137U,       // SQSUB_ZZZ_H
    8839             :     1093U,      // SQSUB_ZZZ_S
    8840             :     41351U,     // SQSUBv16i8
    8841             :     261U,       // SQSUBv1i16
    8842             :     261U,       // SQSUBv1i32
    8843             :     261U,       // SQSUBv1i64
    8844             :     261U,       // SQSUBv1i8
    8845             :     49543U,     // SQSUBv2i32
    8846             :     16773U,     // SQSUBv2i64
    8847             :     57736U,     // SQSUBv4i16
    8848             :     24966U,     // SQSUBv4i32
    8849             :     33158U,     // SQSUBv8i16
    8850             :     65928U,     // SQSUBv8i8
    8851             :     4U, // SQXTNv16i8
    8852             :     1U, // SQXTNv1i16
    8853             :     1U, // SQXTNv1i32
    8854             :     1U, // SQXTNv1i8
    8855             :     2U, // SQXTNv2i32
    8856             :     3U, // SQXTNv4i16
    8857             :     2U, // SQXTNv4i32
    8858             :     3U, // SQXTNv8i16
    8859             :     4U, // SQXTNv8i8
    8860             :     4U, // SQXTUNv16i8
    8861             :     1U, // SQXTUNv1i16
    8862             :     1U, // SQXTUNv1i32
    8863             :     1U, // SQXTUNv1i8
    8864             :     2U, // SQXTUNv2i32
    8865             :     3U, // SQXTUNv4i16
    8866             :     2U, // SQXTUNv4i32
    8867             :     3U, // SQXTUNv8i16
    8868             :     4U, // SQXTUNv8i8
    8869             :     41351U,     // SRHADDv16i8
    8870             :     49543U,     // SRHADDv2i32
    8871             :     57736U,     // SRHADDv4i16
    8872             :     24966U,     // SRHADDv4i32
    8873             :     33158U,     // SRHADDv8i16
    8874             :     65928U,     // SRHADDv8i8
    8875             :     2373U,      // SRId
    8876             :     2375U,      // SRIv16i8_shift
    8877             :     2375U,      // SRIv2i32_shift
    8878             :     2373U,      // SRIv2i64_shift
    8879             :     2376U,      // SRIv4i16_shift
    8880             :     2374U,      // SRIv4i32_shift
    8881             :     2374U,      // SRIv8i16_shift
    8882             :     2376U,      // SRIv8i8_shift
    8883             :     41351U,     // SRSHLv16i8
    8884             :     261U,       // SRSHLv1i64
    8885             :     49543U,     // SRSHLv2i32
    8886             :     16773U,     // SRSHLv2i64
    8887             :     57736U,     // SRSHLv4i16
    8888             :     24966U,     // SRSHLv4i32
    8889             :     33158U,     // SRSHLv8i16
    8890             :     65928U,     // SRSHLv8i8
    8891             :     261U,       // SRSHRd
    8892             :     263U,       // SRSHRv16i8_shift
    8893             :     263U,       // SRSHRv2i32_shift
    8894             :     261U,       // SRSHRv2i64_shift
    8895             :     264U,       // SRSHRv4i16_shift
    8896             :     262U,       // SRSHRv4i32_shift
    8897             :     262U,       // SRSHRv8i16_shift
    8898             :     264U,       // SRSHRv8i8_shift
    8899             :     2373U,      // SRSRAd
    8900             :     2375U,      // SRSRAv16i8_shift
    8901             :     2375U,      // SRSRAv2i32_shift
    8902             :     2373U,      // SRSRAv2i64_shift
    8903             :     2376U,      // SRSRAv4i16_shift
    8904             :     2374U,      // SRSRAv4i32_shift
    8905             :     2374U,      // SRSRAv8i16_shift
    8906             :     2376U,      // SRSRAv8i8_shift
    8907             :     263U,       // SSHLLv16i8_shift
    8908             :     263U,       // SSHLLv2i32_shift
    8909             :     264U,       // SSHLLv4i16_shift
    8910             :     262U,       // SSHLLv4i32_shift
    8911             :     262U,       // SSHLLv8i16_shift
    8912             :     264U,       // SSHLLv8i8_shift
    8913             :     41351U,     // SSHLv16i8
    8914             :     261U,       // SSHLv1i64
    8915             :     49543U,     // SSHLv2i32
    8916             :     16773U,     // SSHLv2i64
    8917             :     57736U,     // SSHLv4i16
    8918             :     24966U,     // SSHLv4i32
    8919             :     33158U,     // SSHLv8i16
    8920             :     65928U,     // SSHLv8i8
    8921             :     261U,       // SSHRd
    8922             :     263U,       // SSHRv16i8_shift
    8923             :     263U,       // SSHRv2i32_shift
    8924             :     261U,       // SSHRv2i64_shift
    8925             :     264U,       // SSHRv4i16_shift
    8926             :     262U,       // SSHRv4i32_shift
    8927             :     262U,       // SSHRv8i16_shift
    8928             :     264U,       // SSHRv8i8_shift
    8929             :     2373U,      // SSRAd
    8930             :     2375U,      // SSRAv16i8_shift
    8931             :     2375U,      // SSRAv2i32_shift
    8932             :     2373U,      // SSRAv2i64_shift
    8933             :     2376U,      // SSRAv4i16_shift
    8934             :     2374U,      // SSRAv4i32_shift
    8935             :     2374U,      // SSRAv8i16_shift
    8936             :     2376U,      // SSRAv8i8_shift
    8937             :     3269U,      // SST1B_D
    8938             :     3217U,      // SST1B_D_IMM
    8939             :     3333U,      // SST1B_D_SXTW
    8940             :     3397U,      // SST1B_D_UXTW
    8941             :     3217U,      // SST1B_S_IMM
    8942             :     3461U,      // SST1B_S_SXTW
    8943             :     3525U,      // SST1B_S_UXTW
    8944             :     3269U,      // SST1D
    8945             :     26U,        // SST1D_IMM
    8946             :     3589U,      // SST1D_SCALED
    8947             :     3333U,      // SST1D_SXTW
    8948             :     3653U,      // SST1D_SXTW_SCALED
    8949             :     3397U,      // SST1D_UXTW
    8950             :     3717U,      // SST1D_UXTW_SCALED
    8951             :     3269U,      // SST1H_D
    8952             :     27U,        // SST1H_D_IMM
    8953             :     3781U,      // SST1H_D_SCALED
    8954             :     3333U,      // SST1H_D_SXTW
    8955             :     3845U,      // SST1H_D_SXTW_SCALED
    8956             :     3397U,      // SST1H_D_UXTW
    8957             :     3909U,      // SST1H_D_UXTW_SCALED
    8958             :     27U,        // SST1H_S_IMM
    8959             :     3461U,      // SST1H_S_SXTW
    8960             :     3973U,      // SST1H_S_SXTW_SCALED
    8961             :     3525U,      // SST1H_S_UXTW
    8962             :     4037U,      // SST1H_S_UXTW_SCALED
    8963             :     3269U,      // SST1W_D
    8964             :     27U,        // SST1W_D_IMM
    8965             :     4101U,      // SST1W_D_SCALED
    8966             :     3333U,      // SST1W_D_SXTW
    8967             :     4165U,      // SST1W_D_SXTW_SCALED
    8968             :     3397U,      // SST1W_D_UXTW
    8969             :     4229U,      // SST1W_D_UXTW_SCALED
    8970             :     27U,        // SST1W_IMM
    8971             :     3461U,      // SST1W_SXTW
    8972             :     4293U,      // SST1W_SXTW_SCALED
    8973             :     3525U,      // SST1W_UXTW
    8974             :     4357U,      // SST1W_UXTW_SCALED
    8975             :     41351U,     // SSUBLv16i8_v8i16
    8976             :     49543U,     // SSUBLv2i32_v2i64
    8977             :     57736U,     // SSUBLv4i16_v4i32
    8978             :     24966U,     // SSUBLv4i32_v2i64
    8979             :     33158U,     // SSUBLv8i16_v4i32
    8980             :     65928U,     // SSUBLv8i8_v8i16
    8981             :     41350U,     // SSUBWv16i8_v8i16
    8982             :     49541U,     // SSUBWv2i32_v2i64
    8983             :     57734U,     // SSUBWv4i16_v4i32
    8984             :     24965U,     // SSUBWv4i32_v2i64
    8985             :     33158U,     // SSUBWv8i16_v4i32
    8986             :     65926U,     // SSUBWv8i8_v8i16
    8987             :     4421U,      // ST1B
    8988             :     4421U,      // ST1B_D
    8989             :     264517U,    // ST1B_D_IMM
    8990             :     4421U,      // ST1B_H
    8991             :     264517U,    // ST1B_H_IMM
    8992             :     264517U,    // ST1B_IMM
    8993             :     4421U,      // ST1B_S
    8994             :     264517U,    // ST1B_S_IMM
    8995             :     4485U,      // ST1D
    8996             :     264517U,    // ST1D_IMM
    8997             :     0U, // ST1Fourv16b
    8998             :     0U, // ST1Fourv16b_POST
    8999             :     0U, // ST1Fourv1d
    9000             :     0U, // ST1Fourv1d_POST
    9001             :     0U, // ST1Fourv2d
    9002             :     0U, // ST1Fourv2d_POST
    9003             :     0U, // ST1Fourv2s
    9004             :     0U, // ST1Fourv2s_POST
    9005             :     0U, // ST1Fourv4h
    9006             :     0U, // ST1Fourv4h_POST
    9007             :     0U, // ST1Fourv4s
    9008             :     0U, // ST1Fourv4s_POST
    9009             :     0U, // ST1Fourv8b
    9010             :     0U, // ST1Fourv8b_POST
    9011             :     0U, // ST1Fourv8h
    9012             :     0U, // ST1Fourv8h_POST
    9013             :     4549U,      // ST1H
    9014             :     4549U,      // ST1H_D
    9015             :     264517U,    // ST1H_D_IMM
    9016             :     264517U,    // ST1H_IMM
    9017             :     4549U,      // ST1H_S
    9018             :     264517U,    // ST1H_S_IMM
    9019             :     0U, // ST1Onev16b
    9020             :     0U, // ST1Onev16b_POST
    9021             :     0U, // ST1Onev1d
    9022             :     0U, // ST1Onev1d_POST
    9023             :     0U, // ST1Onev2d
    9024             :     0U, // ST1Onev2d_POST
    9025             :     0U, // ST1Onev2s
    9026             :     0U, // ST1Onev2s_POST
    9027             :     0U, // ST1Onev4h
    9028             :     0U, // ST1Onev4h_POST
    9029             :     0U, // ST1Onev4s
    9030             :     0U, // ST1Onev4s_POST
    9031             :     0U, // ST1Onev8b
    9032             :     0U, // ST1Onev8b_POST
    9033             :     0U, // ST1Onev8h
    9034             :     0U, // ST1Onev8h_POST
    9035             :     0U, // ST1Threev16b
    9036             :     0U, // ST1Threev16b_POST
    9037             :     0U, // ST1Threev1d
    9038             :     0U, // ST1Threev1d_POST
    9039             :     0U, // ST1Threev2d
    9040             :     0U, // ST1Threev2d_POST
    9041             :     0U, // ST1Threev2s
    9042             :     0U, // ST1Threev2s_POST
    9043             :     0U, // ST1Threev4h
    9044             :     0U, // ST1Threev4h_POST
    9045             :     0U, // ST1Threev4s
    9046             :     0U, // ST1Threev4s_POST
    9047             :     0U, // ST1Threev8b
    9048             :     0U, // ST1Threev8b_POST
    9049             :     0U, // ST1Threev8h
    9050             :     0U, // ST1Threev8h_POST
    9051             :     0U, // ST1Twov16b
    9052             :     0U, // ST1Twov16b_POST
    9053             :     0U, // ST1Twov1d
    9054             :     0U, // ST1Twov1d_POST
    9055             :     0U, // ST1Twov2d
    9056             :     0U, // ST1Twov2d_POST
    9057             :     0U, // ST1Twov2s
    9058             :     0U, // ST1Twov2s_POST
    9059             :     0U, // ST1Twov4h
    9060             :     0U, // ST1Twov4h_POST
    9061             :     0U, // ST1Twov4s
    9062             :     0U, // ST1Twov4s_POST
    9063             :     0U, // ST1Twov8b
    9064             :     0U, // ST1Twov8b_POST
    9065             :     0U, // ST1Twov8h
    9066             :     0U, // ST1Twov8h_POST
    9067             :     4805U,      // ST1W
    9068             :     4805U,      // ST1W_D
    9069             :     264517U,    // ST1W_D_IMM
    9070             :     264517U,    // ST1W_IMM
    9071             :     0U, // ST1i16
    9072             :     0U, // ST1i16_POST
    9073             :     0U, // ST1i32
    9074             :     0U, // ST1i32_POST
    9075             :     0U, // ST1i64
    9076             :     0U, // ST1i64_POST
    9077             :     0U, // ST1i8
    9078             :     0U, // ST1i8_POST
    9079             :     4421U,      // ST2B
    9080             :     266821U,    // ST2B_IMM
    9081             :     4485U,      // ST2D
    9082             :     266821U,    // ST2D_IMM
    9083             :     0U, // ST2GOffset
    9084             :     1U, // ST2GPostIndex
    9085             :     28U,        // ST2GPreIndex
    9086             :     4549U,      // ST2H
    9087             :     266821U,    // ST2H_IMM
    9088             :     0U, // ST2Twov16b
    9089             :     0U, // ST2Twov16b_POST
    9090             :     0U, // ST2Twov2d
    9091             :     0U, // ST2Twov2d_POST
    9092             :     0U, // ST2Twov2s
    9093             :     0U, // ST2Twov2s_POST
    9094             :     0U, // ST2Twov4h
    9095             :     0U, // ST2Twov4h_POST
    9096             :     0U, // ST2Twov4s
    9097             :     0U, // ST2Twov4s_POST
    9098             :     0U, // ST2Twov8b
    9099             :     0U, // ST2Twov8b_POST
    9100             :     0U, // ST2Twov8h
    9101             :     0U, // ST2Twov8h_POST
    9102             :     4805U,      // ST2W
    9103             :     266821U,    // ST2W_IMM
    9104             :     0U, // ST2i16
    9105             :     0U, // ST2i16_POST
    9106             :     0U, // ST2i32
    9107             :     0U, // ST2i32_POST
    9108             :     0U, // ST2i64
    9109             :     0U, // ST2i64_POST
    9110             :     0U, // ST2i8
    9111             :     0U, // ST2i8_POST
    9112             :     4421U,      // ST3B
    9113             :     4933U,      // ST3B_IMM
    9114             :     4485U,      // ST3D
    9115             :     4933U,      // ST3D_IMM
    9116             :     4549U,      // ST3H
    9117             :     4933U,      // ST3H_IMM
    9118             :     0U, // ST3Threev16b
    9119             :     0U, // ST3Threev16b_POST
    9120             :     0U, // ST3Threev2d
    9121             :     0U, // ST3Threev2d_POST
    9122             :     0U, // ST3Threev2s
    9123             :     0U, // ST3Threev2s_POST
    9124             :     0U, // ST3Threev4h
    9125             :     0U, // ST3Threev4h_POST
    9126             :     0U, // ST3Threev4s
    9127             :     0U, // ST3Threev4s_POST
    9128             :     0U, // ST3Threev8b
    9129             :     0U, // ST3Threev8b_POST
    9130             :     0U, // ST3Threev8h
    9131             :     0U, // ST3Threev8h_POST
    9132             :     4805U,      // ST3W
    9133             :     4933U,      // ST3W_IMM
    9134             :     0U, // ST3i16
    9135             :     0U, // ST3i16_POST
    9136             :     0U, // ST3i32
    9137             :     0U, // ST3i32_POST
    9138             :     0U, // ST3i64
    9139             :     0U, // ST3i64_POST
    9140             :     0U, // ST3i8
    9141             :     0U, // ST3i8_POST
    9142             :     4421U,      // ST4B
    9143             :     267013U,    // ST4B_IMM
    9144             :     4485U,      // ST4D
    9145             :     267013U,    // ST4D_IMM
    9146             :     0U, // ST4Fourv16b
    9147             :     0U, // ST4Fourv16b_POST
    9148             :     0U, // ST4Fourv2d
    9149             :     0U, // ST4Fourv2d_POST
    9150             :     0U, // ST4Fourv2s
    9151             :     0U, // ST4Fourv2s_POST
    9152             :     0U, // ST4Fourv4h
    9153             :     0U, // ST4Fourv4h_POST
    9154             :     0U, // ST4Fourv4s
    9155             :     0U, // ST4Fourv4s_POST
    9156             :     0U, // ST4Fourv8b
    9157             :     0U, // ST4Fourv8b_POST
    9158             :     0U, // ST4Fourv8h
    9159             :     0U, // ST4Fourv8h_POST
    9160             :     4549U,      // ST4H
    9161             :     267013U,    // ST4H_IMM
    9162             :     4805U,      // ST4W
    9163             :     267013U,    // ST4W_IMM
    9164             :     0U, // ST4i16
    9165             :     0U, // ST4i16_POST
    9166             :     0U, // ST4i32
    9167             :     0U, // ST4i32_POST
    9168             :     0U, // ST4i64
    9169             :     0U, // ST4i64_POST
    9170             :     0U, // ST4i8
    9171             :     0U, // ST4i8_POST
    9172             :     0U, // STGOffset
    9173             :     11542795U,  // STGPi
    9174             :     1U, // STGPostIndex
    9175             :     13379915U,  // STGPpost
    9176             :     180889931U, // STGPpre
    9177             :     28U,        // STGPreIndex
    9178             :     28U,        // STGV
    9179             :     28U,        // STLLRB
    9180             :     28U,        // STLLRH
    9181             :     28U,        // STLLRW
    9182             :     28U,        // STLLRX
    9183             :     28U,        // STLRB
    9184             :     28U,        // STLRH
    9185             :     28U,        // STLRW
    9186             :     28U,        // STLRX
    9187             :     114949U,    // STLURBi
    9188             :     114949U,    // STLURHi
    9189             :     114949U,    // STLURWi
    9190             :     114949U,    // STLURXi
    9191             :     295173U,    // STLXPW
    9192             :     295173U,    // STLXPX
    9193             :     114955U,    // STLXRB
    9194             :     114955U,    // STLXRH
    9195             :     114955U,    // STLXRW
    9196             :     114955U,    // STLXRX
    9197             :     11018507U,  // STNPDi
    9198             :     11542795U,  // STNPQi
    9199             :     12067083U,  // STNPSi
    9200             :     12067083U,  // STNPWi
    9201             :     11018507U,  // STNPXi
    9202             :     264517U,    // STNT1B_ZRI
    9203             :     4421U,      // STNT1B_ZRR
    9204             :     264517U,    // STNT1D_ZRI
    9205             :     4485U,      // STNT1D_ZRR
    9206             :     264517U,    // STNT1H_ZRI
    9207             :     4549U,      // STNT1H_ZRR
    9208             :     264517U,    // STNT1W_ZRI
    9209             :     4805U,      // STNT1W_ZRR
    9210             :     11018507U,  // STPDi
    9211             :     12855627U,  // STPDpost
    9212             :     180365643U, // STPDpre
    9213             :     11542795U,  // STPQi
    9214             :     13379915U,  // STPQpost
    9215             :     180889931U, // STPQpre
    9216             :     12067083U,  // STPSi
    9217             :     13904203U,  // STPSpost
    9218             :     181414219U, // STPSpre
    9219             :     12067083U,  // STPWi
    9220             :     13904203U,  // STPWpost
    9221             :     181414219U, // STPWpre
    9222             :     11018507U,  // STPXi
    9223             :     12855627U,  // STPXpost
    9224             :     180365643U, // STPXpre
    9225             :     29U,        // STRBBpost
    9226             :     280901U,    // STRBBpre
    9227             :     14164229U,  // STRBBroW
    9228             :     14688517U,  // STRBBroX
    9229             :     5061U,      // STRBBui
    9230             :     29U,        // STRBpost
    9231             :     280901U,    // STRBpre
    9232             :     14164229U,  // STRBroW
    9233             :     14688517U,  // STRBroX
    9234             :     5061U,      // STRBui
    9235             :     29U,        // STRDpost
    9236             :     280901U,    // STRDpre
    9237             :     15212805U,  // STRDroW
    9238             :     15737093U,  // STRDroX
    9239             :     5125U,      // STRDui
    9240             :     29U,        // STRHHpost
    9241             :     280901U,    // STRHHpre
    9242             :     16261381U,  // STRHHroW
    9243             :     16785669U,  // STRHHroX
    9244             :     5189U,      // STRHHui
    9245             :     29U,        // STRHpost
    9246             :     280901U,    // STRHpre
    9247             :     16261381U,  // STRHroW
    9248             :     16785669U,  // STRHroX
    9249             :     5189U,      // STRHui
    9250             :     29U,        // STRQpost
    9251             :     280901U,    // STRQpre
    9252             :     17309957U,  // STRQroW
    9253             :     17834245U,  // STRQroX
    9254             :     5253U,      // STRQui
    9255             :     29U,        // STRSpost
    9256             :     280901U,    // STRSpre
    9257             :     18358533U,  // STRSroW
    9258             :     18882821U,  // STRSroX
    9259             :     5317U,      // STRSui
    9260             :     29U,        // STRWpost
    9261             :     280901U,    // STRWpre
    9262             :     18358533U,  // STRWroW
    9263             :     18882821U,  // STRWroX
    9264             :     5317U,      // STRWui
    9265             :     29U,        // STRXpost
    9266             :     280901U,    // STRXpre
    9267             :     15212805U,  // STRXroW
    9268             :     15737093U,  // STRXroX
    9269             :     5125U,      // STRXui
    9270             :     262405U,    // STR_PXI
    9271             :     262405U,    // STR_ZXI
    9272             :     114949U,    // STTRBi
    9273             :     114949U,    // STTRHi
    9274             :     114949U,    // STTRWi
    9275             :     114949U,    // STTRXi
    9276             :     114949U,    // STURBBi
    9277             :     114949U,    // STURBi
    9278             :     114949U,    // STURDi
    9279             :     114949U,    // STURHHi
    9280             :     114949U,    // STURHi
    9281             :     114949U,    // STURQi
    9282             :     114949U,    // STURSi
    9283             :     114949U,    // STURWi
    9284             :     114949U,    // STURXi
    9285             :     295173U,    // STXPW
    9286             :     295173U,    // STXPX
    9287             :     114955U,    // STXRB
    9288             :     114955U,    // STXRH
    9289             :     114955U,    // STXRW
    9290             :     114955U,    // STXRX
    9291             :     0U, // STZ2GOffset
    9292             :     1U, // STZ2GPostIndex
    9293             :     28U,        // STZ2GPreIndex
    9294             :     0U, // STZGOffset
    9295             :     1U, // STZGPostIndex
    9296             :     28U,        // STZGPreIndex
    9297             :     8517U,      // SUBG
    9298             :     16773U,     // SUBHNv2i64_v2i32
    9299             :     16837U,     // SUBHNv2i64_v4i32
    9300             :     24966U,     // SUBHNv4i32_v4i16
    9301             :     25030U,     // SUBHNv4i32_v8i16
    9302             :     33222U,     // SUBHNv8i16_v16i8
    9303             :     33158U,     // SUBHNv8i16_v8i8
    9304             :     261U,       // SUBP
    9305             :     261U,       // SUBPS
    9306             :     709U,       // SUBR_ZI_B
    9307             :     773U,       // SUBR_ZI_D
    9308             :     9U, // SUBR_ZI_H
    9309             :     837U,       // SUBR_ZI_S
    9310             :     533376U,    // SUBR_ZPmZ_B
    9311             :     1057728U,   // SUBR_ZPmZ_D
    9312             :     1655817U,   // SUBR_ZPmZ_H
    9313             :     2106432U,   // SUBR_ZPmZ_S
    9314             :     517U,       // SUBSWri
    9315             :     0U, // SUBSWrr
    9316             :     581U,       // SUBSWrs
    9317             :     645U,       // SUBSWrx
    9318             :     517U,       // SUBSXri
    9319             :     0U, // SUBSXrr
    9320             :     581U,       // SUBSXrs
    9321             :     645U,       // SUBSXrx
    9322             :     73989U,     // SUBSXrx64
    9323             :     517U,       // SUBWri
    9324             :     0U, // SUBWrr
    9325             :     581U,       // SUBWrs
    9326             :     645U,       // SUBWrx
    9327             :     517U,       // SUBXri
    9328             :     0U, // SUBXrr
    9329             :     581U,       // SUBXrs
    9330             :     645U,       // SUBXrx
    9331             :     73989U,     // SUBXrx64
    9332             :     709U,       // SUB_ZI_B
    9333             :     773U,       // SUB_ZI_D
    9334             :     9U, // SUB_ZI_H
    9335             :     837U,       // SUB_ZI_S
    9336             :     533376U,    // SUB_ZPmZ_B
    9337             :     1057728U,   // SUB_ZPmZ_D
    9338             :     1655817U,   // SUB_ZPmZ_H
    9339             :     2106432U,   // SUB_ZPmZ_S
    9340             :     901U,       // SUB_ZZZ_B
    9341             :     965U,       // SUB_ZZZ_D
    9342             :     137U,       // SUB_ZZZ_H
    9343             :     1093U,      // SUB_ZZZ_S
    9344             :     41351U,     // SUBv16i8
    9345             :     261U,       // SUBv1i64
    9346             :     49543U,     // SUBv2i32
    9347             :     16773U,     // SUBv2i64
    9348             :     57736U,     // SUBv4i16
    9349             :     24966U,     // SUBv4i32
    9350             :     33158U,     // SUBv8i16
    9351             :     65928U,     // SUBv8i8
    9352             :     1U, // SUNPKHI_ZZ_D
    9353             :     0U, // SUNPKHI_ZZ_H
    9354             :     1U, // SUNPKHI_ZZ_S
    9355             :     1U, // SUNPKLO_ZZ_D
    9356             :     0U, // SUNPKLO_ZZ_H
    9357             :     1U, // SUNPKLO_ZZ_S
    9358             :     1U, // SUQADDv16i8
    9359             :     1U, // SUQADDv1i16
    9360             :     1U, // SUQADDv1i32
    9361             :     1U, // SUQADDv1i64
    9362             :     1U, // SUQADDv1i8
    9363             :     2U, // SUQADDv2i32
    9364             :     2U, // SUQADDv2i64
    9365             :     3U, // SUQADDv4i16
    9366             :     3U, // SUQADDv4i32
    9367             :     4U, // SUQADDv8i16
    9368             :     4U, // SUQADDv8i8
    9369             :     0U, // SVC
    9370             :     0U, // SWPAB
    9371             :     0U, // SWPAH
    9372             :     0U, // SWPALB
    9373             :     0U, // SWPALH
    9374             :     0U, // SWPALW
    9375             :     0U, // SWPALX
    9376             :     0U, // SWPAW
    9377             :     0U, // SWPAX
    9378             :     0U, // SWPB
    9379             :     0U, // SWPH
    9380             :     0U, // SWPLB
    9381             :     0U, // SWPLH
    9382             :     0U, // SWPLW
    9383             :     0U, // SWPLX
    9384             :     0U, // SWPW
    9385             :     0U, // SWPX
    9386             :     64U,        // SXTB_ZPmZ_D
    9387             :     128U,       // SXTB_ZPmZ_H
    9388             :     192U,       // SXTB_ZPmZ_S
    9389             :     64U,        // SXTH_ZPmZ_D
    9390             :     192U,       // SXTH_ZPmZ_S
    9391             :     64U,        // SXTW_ZPmZ_D
    9392             :     5509U,      // SYSLxt
    9393             :     0U, // SYSxt
    9394             :     0U, // TBL_ZZZ_B
    9395             :     0U, // TBL_ZZZ_D
    9396             :     0U, // TBL_ZZZ_H
    9397             :     0U, // TBL_ZZZ_S
    9398             :     1U, // TBLv16i8Four
    9399             :     1U, // TBLv16i8One
    9400             :     1U, // TBLv16i8Three
    9401             :     1U, // TBLv16i8Two
    9402             :     4U, // TBLv8i8Four
    9403             :     4U, // TBLv8i8One
    9404             :     4U, // TBLv8i8Three
    9405             :     4U, // TBLv8i8Two
    9406             :     5573U,      // TBNZW
    9407             :     5573U,      // TBNZX
    9408             :     1U, // TBXv16i8Four
    9409             :     1U, // TBXv16i8One
    9410             :     1U, // TBXv16i8Three
    9411             :     1U, // TBXv16i8Two
    9412             :     4U, // TBXv8i8Four
    9413             :     4U, // TBXv8i8One
    9414             :     4U, // TBXv8i8Three
    9415             :     4U, // TBXv8i8Two
    9416             :     5573U,      // TBZW
    9417             :     5573U,      // TBZX
    9418             :     0U, // TCRETURNdi
    9419             :     0U, // TCRETURNri
    9420             :     0U, // TCRETURNriALL
    9421             :     0U, // TCRETURNriBTI
    9422             :     0U, // TLSDESCCALL
    9423             :     0U, // TLSDESC_CALLSEQ
    9424             :     901U,       // TRN1_PPP_B
    9425             :     965U,       // TRN1_PPP_D
    9426             :     137U,       // TRN1_PPP_H
    9427             :     1093U,      // TRN1_PPP_S
    9428             :     901U,       // TRN1_ZZZ_B
    9429             :     965U,       // TRN1_ZZZ_D
    9430             :     137U,       // TRN1_ZZZ_H
    9431             :     1093U,      // TRN1_ZZZ_S
    9432             :     41351U,     // TRN1v16i8
    9433             :     49543U,     // TRN1v2i32
    9434             :     16773U,     // TRN1v2i64
    9435             :     57736U,     // TRN1v4i16
    9436             :     24966U,     // TRN1v4i32
    9437             :     33158U,     // TRN1v8i16
    9438             :     65928U,     // TRN1v8i8
    9439             :     901U,       // TRN2_PPP_B
    9440             :     965U,       // TRN2_PPP_D
    9441             :     137U,       // TRN2_PPP_H
    9442             :     1093U,      // TRN2_PPP_S
    9443             :     901U,       // TRN2_ZZZ_B
    9444             :     965U,       // TRN2_ZZZ_D
    9445             :     137U,       // TRN2_ZZZ_H
    9446             :     1093U,      // TRN2_ZZZ_S
    9447             :     41351U,     // TRN2v16i8
    9448             :     49543U,     // TRN2v2i32
    9449             :     16773U,     // TRN2v2i64
    9450             :     57736U,     // TRN2v4i16
    9451             :     24966U,     // TRN2v4i32
    9452             :     33158U,     // TRN2v8i16
    9453             :     65928U,     // TRN2v8i8
    9454             :     0U, // TSB
    9455             :     41415U,     // UABALv16i8_v8i16
    9456             :     49607U,     // UABALv2i32_v2i64
    9457             :     57800U,     // UABALv4i16_v4i32
    9458             :     25030U,     // UABALv4i32_v2i64
    9459             :     33222U,     // UABALv8i16_v4i32
    9460             :     65992U,     // UABALv8i8_v8i16
    9461             :     41415U,     // UABAv16i8
    9462             :     49607U,     // UABAv2i32
    9463             :     57800U,     // UABAv4i16
    9464             :     25030U,     // UABAv4i32
    9465             :     33222U,     // UABAv8i16
    9466             :     65992U,     // UABAv8i8
    9467             :     41351U,     // UABDLv16i8_v8i16
    9468             :     49543U,     // UABDLv2i32_v2i64
    9469             :     57736U,     // UABDLv4i16_v4i32
    9470             :     24966U,     // UABDLv4i32_v2i64
    9471             :     33158U,     // UABDLv8i16_v4i32
    9472             :     65928U,     // UABDLv8i8_v8i16
    9473             :     533376U,    // UABD_ZPmZ_B
    9474             :     1057728U,   // UABD_ZPmZ_D
    9475             :     1655817U,   // UABD_ZPmZ_H
    9476             :     2106432U,   // UABD_ZPmZ_S
    9477             :     41351U,     // UABDv16i8
    9478             :     49543U,     // UABDv2i32
    9479             :     57736U,     // UABDv4i16
    9480             :     24966U,     // UABDv4i32
    9481             :     33158U,     // UABDv8i16
    9482             :     65928U,     // UABDv8i8
    9483             :     1U, // UADALPv16i8_v8i16
    9484             :     2U, // UADALPv2i32_v1i64
    9485             :     3U, // UADALPv4i16_v2i32
    9486             :     3U, // UADALPv4i32_v2i64
    9487             :     4U, // UADALPv8i16_v4i32
    9488             :     4U, // UADALPv8i8_v4i16
    9489             :     1U, // UADDLPv16i8_v8i16
    9490             :     2U, // UADDLPv2i32_v1i64
    9491             :     3U, // UADDLPv4i16_v2i32
    9492             :     3U, // UADDLPv4i32_v2i64
    9493             :     4U, // UADDLPv8i16_v4i32
    9494             :     4U, // UADDLPv8i8_v4i16
    9495             :     1U, // UADDLVv16i8v
    9496             :     3U, // UADDLVv4i16v
    9497             :     3U, // UADDLVv4i32v
    9498             :     4U, // UADDLVv8i16v
    9499             :     4U, // UADDLVv8i8v
    9500             :     41351U,     // UADDLv16i8_v8i16
    9501             :     49543U,     // UADDLv2i32_v2i64
    9502             :     57736U,     // UADDLv4i16_v4i32
    9503             :     24966U,     // UADDLv4i32_v2i64
    9504             :     33158U,     // UADDLv8i16_v4i32
    9505             :     65928U,     // UADDLv8i8_v8i16
    9506             :     901U,       // UADDV_VPZ_B
    9507             :     965U,       // UADDV_VPZ_D
    9508             :     2309U,      // UADDV_VPZ_H
    9509             :     1093U,      // UADDV_VPZ_S
    9510             :     41350U,     // UADDWv16i8_v8i16
    9511             :     49541U,     // UADDWv2i32_v2i64
    9512             :     57734U,     // UADDWv4i16_v4i32
    9513             :     24965U,     // UADDWv4i32_v2i64
    9514             :     33158U,     // UADDWv8i16_v4i32
    9515             :     65926U,     // UADDWv8i8_v8i16
    9516             :     8453U,      // UBFMWri
    9517             :     8453U,      // UBFMXri
    9518             :     261U,       // UCVTFSWDri
    9519             :     261U,       // UCVTFSWHri
    9520             :     261U,       // UCVTFSWSri
    9521             :     261U,       // UCVTFSXDri
    9522             :     261U,       // UCVTFSXHri
    9523             :     261U,       // UCVTFSXSri
    9524             :     1U, // UCVTFUWDri
    9525             :     1U, // UCVTFUWHri
    9526             :     1U, // UCVTFUWSri
    9527             :     1U, // UCVTFUXDri
    9528             :     1U, // UCVTFUXHri
    9529             :     1U, // UCVTFUXSri
    9530             :     64U,        // UCVTF_ZPmZ_DtoD
    9531             :     153U,       // UCVTF_ZPmZ_DtoH
    9532             :     64U,        // UCVTF_ZPmZ_DtoS
    9533             :     128U,       // UCVTF_ZPmZ_HtoH
    9534             :     192U,       // UCVTF_ZPmZ_StoD
    9535             :     152U,       // UCVTF_ZPmZ_StoH
    9536             :     192U,       // UCVTF_ZPmZ_StoS
    9537             :     261U,       // UCVTFd
    9538             :     261U,       // UCVTFh
    9539             :     261U,       // UCVTFs
    9540             :     1U, // UCVTFv1i16
    9541             :     1U, // UCVTFv1i32
    9542             :     1U, // UCVTFv1i64
    9543             :     2U, // UCVTFv2f32
    9544             :     2U, // UCVTFv2f64
    9545             :     263U,       // UCVTFv2i32_shift
    9546             :     261U,       // UCVTFv2i64_shift
    9547             :     3U, // UCVTFv4f16
    9548             :     3U, // UCVTFv4f32
    9549             :     264U,       // UCVTFv4i16_shift
    9550             :     262U,       // UCVTFv4i32_shift
    9551             :     4U, // UCVTFv8f16
    9552             :     262U,       // UCVTFv8i16_shift
    9553             :     1057728U,   // UDIVR_ZPmZ_D
    9554             :     2106432U,   // UDIVR_ZPmZ_S
    9555             :     261U,       // UDIVWr
    9556             :     261U,       // UDIVXr
    9557             :     1057728U,   // UDIV_ZPmZ_D
    9558             :     2106432U,   // UDIV_ZPmZ_S
    9559             :     42U,        // UDOT_ZZZI_D
    9560             :     42U,        // UDOT_ZZZI_S
    9561             :     1U, // UDOT_ZZZ_D
    9562             :     1U, // UDOT_ZZZ_S
    9563             :     287175U,    // UDOTlanev16i8
    9564             :     287176U,    // UDOTlanev8i8
    9565             :     41415U,     // UDOTv16i8
    9566             :     65992U,     // UDOTv8i8
    9567             :     41351U,     // UHADDv16i8
    9568             :     49543U,     // UHADDv2i32
    9569             :     57736U,     // UHADDv4i16
    9570             :     24966U,     // UHADDv4i32
    9571             :     33158U,     // UHADDv8i16
    9572             :     65928U,     // UHADDv8i8
    9573             :     41351U,     // UHSUBv16i8
    9574             :     49543U,     // UHSUBv2i32
    9575             :     57736U,     // UHSUBv4i16
    9576             :     24966U,     // UHSUBv4i32
    9577             :     33158U,     // UHSUBv8i16
    9578             :     65928U,     // UHSUBv8i8
    9579             :     8453U,      // UMADDLrrr
    9580             :     41351U,     // UMAXPv16i8
    9581             :     49543U,     // UMAXPv2i32
    9582             :     57736U,     // UMAXPv4i16
    9583             :     24966U,     // UMAXPv4i32
    9584             :     33158U,     // UMAXPv8i16
    9585             :     65928U,     // UMAXPv8i8
    9586             :     901U,       // UMAXV_VPZ_B
    9587             :     965U,       // UMAXV_VPZ_D
    9588             :     2309U,      // UMAXV_VPZ_H
    9589             :     1093U,      // UMAXV_VPZ_S
    9590             :     1U, // UMAXVv16i8v
    9591             :     3U, // UMAXVv4i16v
    9592             :     3U, // UMAXVv4i32v
    9593             :     4U, // UMAXVv8i16v
    9594             :     4U, // UMAXVv8i8v
    9595             :     5637U,      // UMAX_ZI_B
    9596             :     5637U,      // UMAX_ZI_D
    9597             :     46U,        // UMAX_ZI_H
    9598             :     5637U,      // UMAX_ZI_S
    9599             :     533376U,    // UMAX_ZPmZ_B
    9600             :     1057728U,   // UMAX_ZPmZ_D
    9601             :     1655817U,   // UMAX_ZPmZ_H
    9602             :     2106432U,   // UMAX_ZPmZ_S
    9603             :     41351U,     // UMAXv16i8
    9604             :     49543U,     // UMAXv2i32
    9605             :     57736U,     // UMAXv4i16
    9606             :     24966U,     // UMAXv4i32
    9607             :     33158U,     // UMAXv8i16
    9608             :     65928U,     // UMAXv8i8
    9609             :     41351U,     // UMINPv16i8
    9610             :     49543U,     // UMINPv2i32
    9611             :     57736U,     // UMINPv4i16
    9612             :     24966U,     // UMINPv4i32
    9613             :     33158U,     // UMINPv8i16
    9614             :     65928U,     // UMINPv8i8
    9615             :     901U,       // UMINV_VPZ_B
    9616             :     965U,       // UMINV_VPZ_D
    9617             :     2309U,      // UMINV_VPZ_H
    9618             :     1093U,      // UMINV_VPZ_S
    9619             :     1U, // UMINVv16i8v
    9620             :     3U, // UMINVv4i16v
    9621             :     3U, // UMINVv4i32v
    9622             :     4U, // UMINVv8i16v
    9623             :     4U, // UMINVv8i8v
    9624             :     5637U,      // UMIN_ZI_B
    9625             :     5637U,      // UMIN_ZI_D
    9626             :     46U,        // UMIN_ZI_H
    9627             :     5637U,      // UMIN_ZI_S
    9628             :     533376U,    // UMIN_ZPmZ_B
    9629             :     1057728U,   // UMIN_ZPmZ_D
    9630             :     1655817U,   // UMIN_ZPmZ_H
    9631             :     2106432U,   // UMIN_ZPmZ_S
    9632             :     41351U,     // UMINv16i8
    9633             :     49543U,     // UMINv2i32
    9634             :     57736U,     // UMINv4i16
    9635             :     24966U,     // UMINv4i32
    9636             :     33158U,     // UMINv8i16
    9637             :     65928U,     // UMINv8i8
    9638             :     41415U,     // UMLALv16i8_v8i16
    9639             :     9126343U,   // UMLALv2i32_indexed
    9640             :     49607U,     // UMLALv2i32_v2i64
    9641             :     9118152U,   // UMLALv4i16_indexed
    9642             :     57800U,     // UMLALv4i16_v4i32
    9643             :     9126342U,   // UMLALv4i32_indexed
    9644             :     25030U,     // UMLALv4i32_v2i64
    9645             :     9118150U,   // UMLALv8i16_indexed
    9646             :     33222U,     // UMLALv8i16_v4i32
    9647             :     65992U,     // UMLALv8i8_v8i16
    9648             :     41415U,     // UMLSLv16i8_v8i16
    9649             :     9126343U,   // UMLSLv2i32_indexed
    9650             :     49607U,     // UMLSLv2i32_v2i64
    9651             :     9118152U,   // UMLSLv4i16_indexed
    9652             :     57800U,     // UMLSLv4i16_v4i32
    9653             :     9126342U,   // UMLSLv4i32_indexed
    9654             :     25030U,     // UMLSLv4i32_v2i64
    9655             :     9118150U,   // UMLSLv8i16_indexed
    9656             :     33222U,     // UMLSLv8i16_v4i32
    9657             :     65992U,     // UMLSLv8i8_v8i16
    9658             :     2834U,      // UMOVvi16
    9659             :     2834U,      // UMOVvi32
    9660             :     2835U,      // UMOVvi64
    9661             :     2835U,      // UMOVvi8
    9662             :     8453U,      // UMSUBLrrr
    9663             :     533376U,    // UMULH_ZPmZ_B
    9664             :     1057728U,   // UMULH_ZPmZ_D
    9665             :     1655817U,   // UMULH_ZPmZ_H
    9666             :     2106432U,   // UMULH_ZPmZ_S
    9667             :     261U,       // UMULHrr
    9668             :     41351U,     // UMULLv16i8_v8i16
    9669             :     10174855U,  // UMULLv2i32_indexed
    9670             :     49543U,     // UMULLv2i32_v2i64
    9671             :     10166664U,  // UMULLv4i16_indexed
    9672             :     57736U,     // UMULLv4i16_v4i32
    9673             :     10174854U,  // UMULLv4i32_indexed
    9674             :     24966U,     // UMULLv4i32_v2i64
    9675             :     10166662U,  // UMULLv8i16_indexed
    9676             :     33158U,     // UMULLv8i16_v4i32
    9677             :     65928U,     // UMULLv8i8_v8i16
    9678             :     709U,       // UQADD_ZI_B
    9679             :     773U,       // UQADD_ZI_D
    9680             :     9U, // UQADD_ZI_H
    9681             :     837U,       // UQADD_ZI_S
    9682             :     901U,       // UQADD_ZZZ_B
    9683             :     965U,       // UQADD_ZZZ_D
    9684             :     137U,       // UQADD_ZZZ_H
    9685             :     1093U,      // UQADD_ZZZ_S
    9686             :     41351U,     // UQADDv16i8
    9687             :     261U,       // UQADDv1i16
    9688             :     261U,       // UQADDv1i32
    9689             :     261U,       // UQADDv1i64
    9690             :     261U,       // UQADDv1i8
    9691             :     49543U,     // UQADDv2i32
    9692             :     16773U,     // UQADDv2i64
    9693             :     57736U,     // UQADDv4i16
    9694             :     24966U,     // UQADDv4i32
    9695             :     33158U,     // UQADDv8i16
    9696             :     65928U,     // UQADDv8i8
    9697             :     0U, // UQDECB_WPiI
    9698             :     0U, // UQDECB_XPiI
    9699             :     0U, // UQDECD_WPiI
    9700             :     0U, // UQDECD_XPiI
    9701             :     0U, // UQDECD_ZPiI
    9702             :     0U, // UQDECH_WPiI
    9703             :     0U, // UQDECH_XPiI
    9704             :     0U, // UQDECH_ZPiI
    9705             :     1U, // UQDECP_WP_B
    9706             :     1U, // UQDECP_WP_D
    9707             :     1U, // UQDECP_WP_H
    9708             :     1U, // UQDECP_WP_S
    9709             :     1U, // UQDECP_XP_B
    9710             :     1U, // UQDECP_XP_D
    9711             :     1U, // UQDECP_XP_H
    9712             :     1U, // UQDECP_XP_S
    9713             :     1U, // UQDECP_ZP_D
    9714             :     0U, // UQDECP_ZP_H
    9715             :     1U, // UQDECP_ZP_S
    9716             :     0U, // UQDECW_WPiI
    9717             :     0U, // UQDECW_XPiI
    9718             :     0U, // UQDECW_ZPiI
    9719             :     0U, // UQINCB_WPiI
    9720             :     0U, // UQINCB_XPiI
    9721             :     0U, // UQINCD_WPiI
    9722             :     0U, // UQINCD_XPiI
    9723             :     0U, // UQINCD_ZPiI
    9724             :     0U, // UQINCH_WPiI
    9725             :     0U, // UQINCH_XPiI
    9726             :     0U, // UQINCH_ZPiI
    9727             :     1U, // UQINCP_WP_B
    9728             :     1U, // UQINCP_WP_D
    9729             :     1U, // UQINCP_WP_H
    9730             :     1U, // UQINCP_WP_S
    9731             :     1U, // UQINCP_XP_B
    9732             :     1U, // UQINCP_XP_D
    9733             :     1U, // UQINCP_XP_H
    9734             :     1U, // UQINCP_XP_S
    9735             :     1U, // UQINCP_ZP_D
    9736             :     0U, // UQINCP_ZP_H
    9737             :     1U, // UQINCP_ZP_S
    9738             :     0U, // UQINCW_WPiI
    9739             :     0U, // UQINCW_XPiI
    9740             :     0U, // UQINCW_ZPiI
    9741             :     41351U,     // UQRSHLv16i8
    9742             :     261U,       // UQRSHLv1i16
    9743             :     261U,       // UQRSHLv1i32
    9744             :     261U,       // UQRSHLv1i64
    9745             :     261U,       // UQRSHLv1i8
    9746             :     49543U,     // UQRSHLv2i32
    9747             :     16773U,     // UQRSHLv2i64
    9748             :     57736U,     // UQRSHLv4i16
    9749             :     24966U,     // UQRSHLv4i32
    9750             :     33158U,     // UQRSHLv8i16
    9751             :     65928U,     // UQRSHLv8i8
    9752             :     261U,       // UQRSHRNb
    9753             :     261U,       // UQRSHRNh
    9754             :     261U,       // UQRSHRNs
    9755             :     2374U,      // UQRSHRNv16i8_shift
    9756             :     261U,       // UQRSHRNv2i32_shift
    9757             :     262U,       // UQRSHRNv4i16_shift
    9758             :     2373U,      // UQRSHRNv4i32_shift
    9759             :     2374U,      // UQRSHRNv8i16_shift
    9760             :     262U,       // UQRSHRNv8i8_shift
    9761             :     261U,       // UQSHLb
    9762             :     261U,       // UQSHLd
    9763             :     261U,       // UQSHLh
    9764             :     261U,       // UQSHLs
    9765             :     41351U,     // UQSHLv16i8
    9766             :     263U,       // UQSHLv16i8_shift
    9767             :     261U,       // UQSHLv1i16
    9768             :     261U,       // UQSHLv1i32
    9769             :     261U,       // UQSHLv1i64
    9770             :     261U,       // UQSHLv1i8
    9771             :     49543U,     // UQSHLv2i32
    9772             :     263U,       // UQSHLv2i32_shift
    9773             :     16773U,     // UQSHLv2i64
    9774             :     261U,       // UQSHLv2i64_shift
    9775             :     57736U,     // UQSHLv4i16
    9776             :     264U,       // UQSHLv4i16_shift
    9777             :     24966U,     // UQSHLv4i32
    9778             :     262U,       // UQSHLv4i32_shift
    9779             :     33158U,     // UQSHLv8i16
    9780             :     262U,       // UQSHLv8i16_shift
    9781             :     65928U,     // UQSHLv8i8
    9782             :     264U,       // UQSHLv8i8_shift
    9783             :     261U,       // UQSHRNb
    9784             :     261U,       // UQSHRNh
    9785             :     261U,       // UQSHRNs
    9786             :     2374U,      // UQSHRNv16i8_shift
    9787             :     261U,       // UQSHRNv2i32_shift
    9788             :     262U,       // UQSHRNv4i16_shift
    9789             :     2373U,      // UQSHRNv4i32_shift
    9790             :     2374U,      // UQSHRNv8i16_shift
    9791             :     262U,       // UQSHRNv8i8_shift
    9792             :     709U,       // UQSUB_ZI_B
    9793             :     773U,       // UQSUB_ZI_D
    9794             :     9U, // UQSUB_ZI_H
    9795             :     837U,       // UQSUB_ZI_S
    9796             :     901U,       // UQSUB_ZZZ_B
    9797             :     965U,       // UQSUB_ZZZ_D
    9798             :     137U,       // UQSUB_ZZZ_H
    9799             :     1093U,      // UQSUB_ZZZ_S
    9800             :     41351U,     // UQSUBv16i8
    9801             :     261U,       // UQSUBv1i16
    9802             :     261U,       // UQSUBv1i32
    9803             :     261U,       // UQSUBv1i64
    9804             :     261U,       // UQSUBv1i8
    9805             :     49543U,     // UQSUBv2i32
    9806             :     16773U,     // UQSUBv2i64
    9807             :     57736U,     // UQSUBv4i16
    9808             :     24966U,     // UQSUBv4i32
    9809             :     33158U,     // UQSUBv8i16
    9810             :     65928U,     // UQSUBv8i8
    9811             :     4U, // UQXTNv16i8
    9812             :     1U, // UQXTNv1i16
    9813             :     1U, // UQXTNv1i32
    9814             :     1U, // UQXTNv1i8
    9815             :     2U, // UQXTNv2i32
    9816             :     3U, // UQXTNv4i16
    9817             :     2U, // UQXTNv4i32
    9818             :     3U, // UQXTNv8i16
    9819             :     4U, // UQXTNv8i8
    9820             :     2U, // URECPEv2i32
    9821             :     3U, // URECPEv4i32
    9822             :     41351U,     // URHADDv16i8
    9823             :     49543U,     // URHADDv2i32
    9824             :     57736U,     // URHADDv4i16
    9825             :     24966U,     // URHADDv4i32
    9826             :     33158U,     // URHADDv8i16
    9827             :     65928U,     // URHADDv8i8
    9828             :     41351U,     // URSHLv16i8
    9829             :     261U,       // URSHLv1i64
    9830             :     49543U,     // URSHLv2i32
    9831             :     16773U,     // URSHLv2i64
    9832             :     57736U,     // URSHLv4i16
    9833             :     24966U,     // URSHLv4i32
    9834             :     33158U,     // URSHLv8i16
    9835             :     65928U,     // URSHLv8i8
    9836             :     261U,       // URSHRd
    9837             :     263U,       // URSHRv16i8_shift
    9838             :     263U,       // URSHRv2i32_shift
    9839             :     261U,       // URSHRv2i64_shift
    9840             :     264U,       // URSHRv4i16_shift
    9841             :     262U,       // URSHRv4i32_shift
    9842             :     262U,       // URSHRv8i16_shift
    9843             :     264U,       // URSHRv8i8_shift
    9844             :     2U, // URSQRTEv2i32
    9845             :     3U, // URSQRTEv4i32
    9846             :     2373U,      // URSRAd
    9847             :     2375U,      // URSRAv16i8_shift
    9848             :     2375U,      // URSRAv2i32_shift
    9849             :     2373U,      // URSRAv2i64_shift
    9850             :     2376U,      // URSRAv4i16_shift
    9851             :     2374U,      // URSRAv4i32_shift
    9852             :     2374U,      // URSRAv8i16_shift
    9853             :     2376U,      // URSRAv8i8_shift
    9854             :     263U,       // USHLLv16i8_shift
    9855             :     263U,       // USHLLv2i32_shift
    9856             :     264U,       // USHLLv4i16_shift
    9857             :     262U,       // USHLLv4i32_shift
    9858             :     262U,       // USHLLv8i16_shift
    9859             :     264U,       // USHLLv8i8_shift
    9860             :     41351U,     // USHLv16i8
    9861             :     261U,       // USHLv1i64
    9862             :     49543U,     // USHLv2i32
    9863             :     16773U,     // USHLv2i64
    9864             :     57736U,     // USHLv4i16
    9865             :     24966U,     // USHLv4i32
    9866             :     33158U,     // USHLv8i16
    9867             :     65928U,     // USHLv8i8
    9868             :     261U,       // USHRd
    9869             :     263U,       // USHRv16i8_shift
    9870             :     263U,       // USHRv2i32_shift
    9871             :     261U,       // USHRv2i64_shift
    9872             :     264U,       // USHRv4i16_shift
    9873             :     262U,       // USHRv4i32_shift
    9874             :     262U,       // USHRv8i16_shift
    9875             :     264U,       // USHRv8i8_shift
    9876             :     1U, // USQADDv16i8
    9877             :     1U, // USQADDv1i16
    9878             :     1U, // USQADDv1i32
    9879             :     1U, // USQADDv1i64
    9880             :     1U, // USQADDv1i8
    9881             :     2U, // USQADDv2i32
    9882             :     2U, // USQADDv2i64
    9883             :     3U, // USQADDv4i16
    9884             :     3U, // USQADDv4i32
    9885             :     4U, // USQADDv8i16
    9886             :     4U, // USQADDv8i8
    9887             :     2373U,      // USRAd
    9888             :     2375U,      // USRAv16i8_shift
    9889             :     2375U,      // USRAv2i32_shift
    9890             :     2373U,      // USRAv2i64_shift
    9891             :     2376U,      // USRAv4i16_shift
    9892             :     2374U,      // USRAv4i32_shift
    9893             :     2374U,      // USRAv8i16_shift
    9894             :     2376U,      // USRAv8i8_shift
    9895             :     41351U,     // USUBLv16i8_v8i16
    9896             :     49543U,     // USUBLv2i32_v2i64
    9897             :     57736U,     // USUBLv4i16_v4i32
    9898             :     24966U,     // USUBLv4i32_v2i64
    9899             :     33158U,     // USUBLv8i16_v4i32
    9900             :     65928U,     // USUBLv8i8_v8i16
    9901             :     41350U,     // USUBWv16i8_v8i16
    9902             :     49541U,     // USUBWv2i32_v2i64
    9903             :     57734U,     // USUBWv4i16_v4i32
    9904             :     24965U,     // USUBWv4i32_v2i64
    9905             :     33158U,     // USUBWv8i16_v4i32
    9906             :     65926U,     // USUBWv8i8_v8i16
    9907             :     1U, // UUNPKHI_ZZ_D
    9908             :     0U, // UUNPKHI_ZZ_H
    9909             :     1U, // UUNPKHI_ZZ_S
    9910             :     1U, // UUNPKLO_ZZ_D
    9911             :     0U, // UUNPKLO_ZZ_H
    9912             :     1U, // UUNPKLO_ZZ_S
    9913             :     64U,        // UXTB_ZPmZ_D
    9914             :     128U,       // UXTB_ZPmZ_H
    9915             :     192U,       // UXTB_ZPmZ_S
    9916             :     64U,        // UXTH_ZPmZ_D
    9917             :     192U,       // UXTH_ZPmZ_S
    9918             :     64U,        // UXTW_ZPmZ_D
    9919             :     901U,       // UZP1_PPP_B
    9920             :     965U,       // UZP1_PPP_D
    9921             :     137U,       // UZP1_PPP_H
    9922             :     1093U,      // UZP1_PPP_S
    9923             :     901U,       // UZP1_ZZZ_B
    9924             :     965U,       // UZP1_ZZZ_D
    9925             :     137U,       // UZP1_ZZZ_H
    9926             :     1093U,      // UZP1_ZZZ_S
    9927             :     41351U,     // UZP1v16i8
    9928             :     49543U,     // UZP1v2i32
    9929             :     16773U,     // UZP1v2i64
    9930             :     57736U,     // UZP1v4i16
    9931             :     24966U,     // UZP1v4i32
    9932             :     33158U,     // UZP1v8i16
    9933             :     65928U,     // UZP1v8i8
    9934             :     901U,       // UZP2_PPP_B
    9935             :     965U,       // UZP2_PPP_D
    9936             :     137U,       // UZP2_PPP_H
    9937             :     1093U,      // UZP2_PPP_S
    9938             :     901U,       // UZP2_ZZZ_B
    9939             :     965U,       // UZP2_ZZZ_D
    9940             :     137U,       // UZP2_ZZZ_H
    9941             :     1093U,      // UZP2_ZZZ_S
    9942             :     41351U,     // UZP2v16i8
    9943             :     49543U,     // UZP2v2i32
    9944             :     16773U,     // UZP2v2i64
    9945             :     57736U,     // UZP2v4i16
    9946             :     24966U,     // UZP2v4i32
    9947             :     33158U,     // UZP2v8i16
    9948             :     65928U,     // UZP2v8i8
    9949             :     261U,       // WHILELE_PWW_B
    9950             :     261U,       // WHILELE_PWW_D
    9951             :     11U,        // WHILELE_PWW_H
    9952             :     261U,       // WHILELE_PWW_S
    9953             :     261U,       // WHILELE_PXX_B
    9954             :     261U,       // WHILELE_PXX_D
    9955             :     11U,        // WHILELE_PXX_H
    9956             :     261U,       // WHILELE_PXX_S
    9957             :     261U,       // WHILELO_PWW_B
    9958             :     261U,       // WHILELO_PWW_D
    9959             :     11U,        // WHILELO_PWW_H
    9960             :     261U,       // WHILELO_PWW_S
    9961             :     261U,       // WHILELO_PXX_B
    9962             :     261U,       // WHILELO_PXX_D
    9963             :     11U,        // WHILELO_PXX_H
    9964             :     261U,       // WHILELO_PXX_S
    9965             :     261U,       // WHILELS_PWW_B
    9966             :     261U,       // WHILELS_PWW_D
    9967             :     11U,        // WHILELS_PWW_H
    9968             :     261U,       // WHILELS_PWW_S
    9969             :     261U,       // WHILELS_PXX_B
    9970             :     261U,       // WHILELS_PXX_D
    9971             :     11U,        // WHILELS_PXX_H
    9972             :     261U,       // WHILELS_PXX_S
    9973             :     261U,       // WHILELT_PWW_B
    9974             :     261U,       // WHILELT_PWW_D
    9975             :     11U,        // WHILELT_PWW_H
    9976             :     261U,       // WHILELT_PWW_S
    9977             :     261U,       // WHILELT_PXX_B
    9978             :     261U,       // WHILELT_PXX_D
    9979             :     11U,        // WHILELT_PXX_H
    9980             :     261U,       // WHILELT_PXX_S
    9981             :     0U, // WRFFR
    9982             :     0U, // XAFLAG
    9983             :     156037U,    // XAR
    9984             :     0U, // XPACD
    9985             :     0U, // XPACI
    9986             :     0U, // XPACLRI
    9987             :     4U, // XTNv16i8
    9988             :     2U, // XTNv2i32
    9989             :     3U, // XTNv4i16
    9990             :     2U, // XTNv4i32
    9991             :     3U, // XTNv8i16
    9992             :     4U, // XTNv8i8
    9993             :     901U,       // ZIP1_PPP_B
    9994             :     965U,       // ZIP1_PPP_D
    9995             :     137U,       // ZIP1_PPP_H
    9996             :     1093U,      // ZIP1_PPP_S
    9997             :     901U,       // ZIP1_ZZZ_B
    9998             :     965U,       // ZIP1_ZZZ_D
    9999             :     137U,       // ZIP1_ZZZ_H
   10000             :     1093U,      // ZIP1_ZZZ_S
   10001             :     41351U,     // ZIP1v16i8
   10002             :     49543U,     // ZIP1v2i32
   10003             :     16773U,     // ZIP1v2i64
   10004             :     57736U,     // ZIP1v4i16
   10005             :     24966U,     // ZIP1v4i32
   10006             :     33158U,     // ZIP1v8i16
   10007             :     65928U,     // ZIP1v8i8
   10008             :     901U,       // ZIP2_PPP_B
   10009             :     965U,       // ZIP2_PPP_D
   10010             :     137U,       // ZIP2_PPP_H
   10011             :     1093U,      // ZIP2_PPP_S
   10012             :     901U,       // ZIP2_ZZZ_B
   10013             :     965U,       // ZIP2_ZZZ_D
   10014             :     137U,       // ZIP2_ZZZ_H
   10015             :     1093U,      // ZIP2_ZZZ_S
   10016             :     41351U,     // ZIP2v16i8
   10017             :     49543U,     // ZIP2v2i32
   10018             :     16773U,     // ZIP2v2i64
   10019             :     57736U,     // ZIP2v4i16
   10020             :     24966U,     // ZIP2v4i32
   10021             :     33158U,     // ZIP2v8i16
   10022             :     65928U,     // ZIP2v8i8
   10023             :     901U,       // anonymous_1355
   10024             :   };
   10025             : 
   10026       58738 :   O << "\t";
   10027             : 
   10028             :   // Emit the opcode for the instruction.
   10029             :   uint64_t Bits = 0;
   10030       58738 :   Bits |= (uint64_t)OpInfo0[MI->getOpcode()] << 0;
   10031       58738 :   Bits |= (uint64_t)OpInfo1[MI->getOpcode()] << 32;
   10032             :   assert(Bits != 0 && "Cannot print this instruction.");
   10033       58738 :   O << AsmStrs+(Bits & 8191)-1;
   10034             : 
   10035             : 
   10036             :   // Fragment 0 encoded into 6 bits for 54 unique commands.
   10037       58738 :   switch ((Bits >> 13) & 63) {
   10038           0 :   default: llvm_unreachable("Invalid command number.");
   10039             :   case 0:
   10040             :     // DBG_VALUE, DBG_LABEL, BUNDLE, LIFETIME_START, LIFETIME_END, FENTRY_CAL...
   10041             :     return;
   10042             :     break;
   10043         553 :   case 1:
   10044             :     // ABS_ZPmZ_B, ADD_ZI_B, ADD_ZPmZ_B, ADD_ZZZ_B, ANDS_PPzPP, AND_PPzPP, AN...
   10045         553 :     printSVERegOp<'b'>(MI, 0, STI, O);
   10046         553 :     break;
   10047        1563 :   case 2:
   10048             :     // ABS_ZPmZ_D, ADD_ZI_D, ADD_ZPmZ_D, ADD_ZZZ_D, ADR_LSL_ZZZ_D_0, ADR_LSL_...
   10049        1563 :     printSVERegOp<'d'>(MI, 0, STI, O);
   10050        1563 :     break;
   10051         700 :   case 3:
   10052             :     // ABS_ZPmZ_H, ADD_ZI_H, ADD_ZPmZ_H, ADD_ZZZ_H, AND_ZPmZ_H, ASRD_ZPmI_H, ...
   10053         700 :     printSVERegOp<'h'>(MI, 0, STI, O);
   10054         700 :     O << ", ";
   10055         700 :     break;
   10056         871 :   case 4:
   10057             :     // ABS_ZPmZ_S, ADD_ZI_S, ADD_ZPmZ_S, ADD_ZZZ_S, ADR_LSL_ZZZ_S_0, ADR_LSL_...
   10058         871 :     printSVERegOp<'s'>(MI, 0, STI, O);
   10059         871 :     break;
   10060        8259 :   case 5:
   10061             :     // ABSv16i8, ABSv2i32, ABSv2i64, ABSv4i16, ABSv4i32, ABSv8i16, ABSv8i8, A...
   10062        8259 :     printVRegOperand(MI, 0, STI, O);
   10063        8259 :     break;
   10064       31393 :   case 6:
   10065             :     // ABSv1i64, ADCSWr, ADCSXr, ADCWr, ADCXr, ADDG, ADDPL_XXI, ADDPv2i64p, A...
   10066       31393 :     printOperand(MI, 0, STI, O);
   10067       31393 :     break;
   10068        2143 :   case 7:
   10069             :     // ADDHNv2i64_v4i32, ADDHNv4i32_v8i16, ADDHNv8i16_v16i8, AESDrr, AESErr, ...
   10070        2143 :     printVRegOperand(MI, 1, STI, O);
   10071        2143 :     break;
   10072        1711 :   case 8:
   10073             :     // B, BL
   10074        1711 :     printAlignedLabel(MI, 0, STI, O);
   10075        1711 :     return;
   10076             :     break;
   10077          84 :   case 9:
   10078             :     // BRK, DCPS1, DCPS2, DCPS3, HLT, HVC, SMC, SVC
   10079          84 :     printImmHex(MI, 0, STI, O);
   10080          84 :     return;
   10081             :     break;
   10082         479 :   case 10:
   10083             :     // Bcc
   10084         479 :     printCondCode(MI, 0, STI, O);
   10085         479 :     O << "\t";
   10086         479 :     printAlignedLabel(MI, 1, STI, O);
   10087         479 :     return;
   10088             :     break;
   10089        5196 :   case 11:
   10090             :     // CASAB, CASAH, CASALB, CASALH, CASALW, CASALX, CASAW, CASAX, CASB, CASH...
   10091        5196 :     printOperand(MI, 1, STI, O);
   10092        5196 :     break;
   10093          26 :   case 12:
   10094             :     // CASPALW, CASPAW, CASPLW, CASPW
   10095          26 :     printGPRSeqPairsClassOperand<32>(MI, 1, STI, O);
   10096          26 :     O << ", ";
   10097          26 :     printGPRSeqPairsClassOperand<32>(MI, 2, STI, O);
   10098          26 :     O << ", [";
   10099          26 :     printOperand(MI, 3, STI, O);
   10100             :     O << ']';
   10101             :     return;
   10102             :     break;
   10103          42 :   case 13:
   10104             :     // CASPALX, CASPAX, CASPLX, CASPX
   10105          42 :     printGPRSeqPairsClassOperand<64>(MI, 1, STI, O);
   10106          42 :     O << ", ";
   10107          42 :     printGPRSeqPairsClassOperand<64>(MI, 2, STI, O);
   10108          42 :     O << ", [";
   10109          42 :     printOperand(MI, 3, STI, O);
   10110             :     O << ']';
   10111             :     return;
   10112             :     break;
   10113         173 :   case 14:
   10114             :     // DMB, DSB, ISB, TSB
   10115         173 :     printBarrierOption(MI, 0, STI, O);
   10116         173 :     return;
   10117             :     break;
   10118           0 :   case 15:
   10119             :     // DUP_ZZI_Q
   10120           0 :     printSVERegOp<'q'>(MI, 0, STI, O);
   10121           0 :     O << ", ";
   10122           0 :     printSVERegOp<'q'>(MI, 1, STI, O);
   10123           0 :     printVectorIndex(MI, 2, STI, O);
   10124           0 :     return;
   10125             :     break;
   10126         416 :   case 16:
   10127             :     // GLD1B_D_IMM_REAL, GLD1B_D_REAL, GLD1B_D_SXTW_REAL, GLD1B_D_UXTW_REAL, ...
   10128         416 :     printTypedVectorList<0,'d'>(MI, 0, STI, O);
   10129         416 :     O << ", ";
   10130         416 :     printSVERegOp<>(MI, 1, STI, O);
   10131         416 :     break;
   10132         270 :   case 17:
   10133             :     // GLD1B_S_IMM_REAL, GLD1B_S_SXTW_REAL, GLD1B_S_UXTW_REAL, GLD1H_S_IMM_RE...
   10134         270 :     printTypedVectorList<0,'s'>(MI, 0, STI, O);
   10135         270 :     O << ", ";
   10136         270 :     printSVERegOp<>(MI, 1, STI, O);
   10137         270 :     break;
   10138          16 :   case 18:
   10139             :     // HINT
   10140          16 :     printImm(MI, 0, STI, O);
   10141          16 :     return;
   10142             :     break;
   10143          90 :   case 19:
   10144             :     // LD1B, LD1B_IMM_REAL, LD1RB_IMM, LD1RQ_B, LD1RQ_B_IMM, LD2B, LD2B_IMM, ...
   10145          90 :     printTypedVectorList<0,'b'>(MI, 0, STI, O);
   10146          90 :     O << ", ";
   10147          90 :     printSVERegOp<>(MI, 1, STI, O);
   10148          90 :     break;
   10149         128 :   case 20:
   10150             :     // LD1B_H, LD1B_H_IMM_REAL, LD1H, LD1H_IMM_REAL, LD1RB_H_IMM, LD1RH_IMM, ...
   10151         128 :     printTypedVectorList<0,'h'>(MI, 0, STI, O);
   10152         128 :     O << ", ";
   10153         128 :     printSVERegOp<>(MI, 1, STI, O);
   10154         128 :     break;
   10155          90 :   case 21:
   10156             :     // LD1Fourv16b, LD1Onev16b, LD1Rv16b, LD1Threev16b, LD1Twov16b, LD2Rv16b,...
   10157          90 :     printTypedVectorList<16, 'b'>(MI, 0, STI, O);
   10158          90 :     O << ", [";
   10159          90 :     printOperand(MI, 1, STI, O);
   10160             :     O << ']';
   10161             :     return;
   10162             :     break;
   10163          21 :   case 22:
   10164             :     // LD1Fourv16b_POST, LD1Onev16b_POST, LD1Rv16b_POST, LD1Threev16b_POST, L...
   10165          21 :     printTypedVectorList<16, 'b'>(MI, 1, STI, O);
   10166          21 :     O << ", [";
   10167          21 :     printOperand(MI, 2, STI, O);
   10168          21 :     O << "], ";
   10169          21 :     break;
   10170          21 :   case 23:
   10171             :     // LD1Fourv1d, LD1Onev1d, LD1Rv1d, LD1Threev1d, LD1Twov1d, LD2Rv1d, LD3Rv...
   10172          21 :     printTypedVectorList<1, 'd'>(MI, 0, STI, O);
   10173          21 :     O << ", [";
   10174          21 :     printOperand(MI, 1, STI, O);
   10175             :     O << ']';
   10176             :     return;
   10177             :     break;
   10178           5 :   case 24:
   10179             :     // LD1Fourv1d_POST, LD1Onev1d_POST, LD1Rv1d_POST, LD1Threev1d_POST, LD1Tw...
   10180           5 :     printTypedVectorList<1, 'd'>(MI, 1, STI, O);
   10181           5 :     O << ", [";
   10182           5 :     printOperand(MI, 2, STI, O);
   10183           5 :     O << "], ";
   10184           5 :     break;
   10185         149 :   case 25:
   10186             :     // LD1Fourv2d, LD1Onev2d, LD1Rv2d, LD1Threev2d, LD1Twov2d, LD2Rv2d, LD2Tw...
   10187         149 :     printTypedVectorList<2, 'd'>(MI, 0, STI, O);
   10188         149 :     O << ", [";
   10189         149 :     printOperand(MI, 1, STI, O);
   10190             :     O << ']';
   10191             :     return;
   10192             :     break;
   10193           1 :   case 26:
   10194             :     // LD1Fourv2d_POST, LD1Onev2d_POST, LD1Rv2d_POST, LD1Threev2d_POST, LD1Tw...
   10195           1 :     printTypedVectorList<2, 'd'>(MI, 1, STI, O);
   10196           1 :     O << ", [";
   10197           1 :     printOperand(MI, 2, STI, O);
   10198           1 :     O << "], ";
   10199           1 :     break;
   10200         143 :   case 27:
   10201             :     // LD1Fourv2s, LD1Onev2s, LD1Rv2s, LD1Threev2s, LD1Twov2s, LD2Rv2s, LD2Tw...
   10202         143 :     printTypedVectorList<2, 's'>(MI, 0, STI, O);
   10203         143 :     O << ", [";
   10204         143 :     printOperand(MI, 1, STI, O);
   10205             :     O << ']';
   10206             :     return;
   10207             :     break;
   10208           5 :   case 28:
   10209             :     // LD1Fourv2s_POST, LD1Onev2s_POST, LD1Rv2s_POST, LD1Threev2s_POST, LD1Tw...
   10210           5 :     printTypedVectorList<2, 's'>(MI, 1, STI, O);
   10211           5 :     O << ", [";
   10212           5 :     printOperand(MI, 2, STI, O);
   10213           5 :     O << "], ";
   10214           5 :     break;
   10215         136 :   case 29:
   10216             :     // LD1Fourv4h, LD1Onev4h, LD1Rv4h, LD1Threev4h, LD1Twov4h, LD2Rv4h, LD2Tw...
   10217         136 :     printTypedVectorList<4, 'h'>(MI, 0, STI, O);
   10218         136 :     O << ", [";
   10219         136 :     printOperand(MI, 1, STI, O);
   10220             :     O << ']';
   10221             :     return;
   10222             :     break;
   10223          17 :   case 30:
   10224             :     // LD1Fourv4h_POST, LD1Onev4h_POST, LD1Rv4h_POST, LD1Threev4h_POST, LD1Tw...
   10225          17 :     printTypedVectorList<4, 'h'>(MI, 1, STI, O);
   10226          17 :     O << ", [";
   10227          17 :     printOperand(MI, 2, STI, O);
   10228          17 :     O << "], ";
   10229          17 :     break;
   10230         140 :   case 31:
   10231             :     // LD1Fourv4s, LD1Onev4s, LD1Rv4s, LD1Threev4s, LD1Twov4s, LD2Rv4s, LD2Tw...
   10232         140 :     printTypedVectorList<4, 's'>(MI, 0, STI, O);
   10233         140 :     O << ", [";
   10234         140 :     printOperand(MI, 1, STI, O);
   10235             :     O << ']';
   10236             :     return;
   10237             :     break;
   10238           1 :   case 32:
   10239             :     // LD1Fourv4s_POST, LD1Onev4s_POST, LD1Rv4s_POST, LD1Threev4s_POST, LD1Tw...
   10240           1 :     printTypedVectorList<4, 's'>(MI, 1, STI, O);
   10241           1 :     O << ", [";
   10242           1 :     printOperand(MI, 2, STI, O);
   10243           1 :     O << "], ";
   10244           1 :     break;
   10245          88 :   case 33:
   10246             :     // LD1Fourv8b, LD1Onev8b, LD1Rv8b, LD1Threev8b, LD1Twov8b, LD2Rv8b, LD2Tw...
   10247          88 :     printTypedVectorList<8, 'b'>(MI, 0, STI, O);
   10248          88 :     O << ", [";
   10249          88 :     printOperand(MI, 1, STI, O);
   10250             :     O << ']';
   10251             :     return;
   10252             :     break;
   10253          21 :   case 34:
   10254             :     // LD1Fourv8b_POST, LD1Onev8b_POST, LD1Rv8b_POST, LD1Threev8b_POST, LD1Tw...
   10255          21 :     printTypedVectorList<8, 'b'>(MI, 1, STI, O);
   10256          21 :     O << ", [";
   10257          21 :     printOperand(MI, 2, STI, O);
   10258          21 :     O << "], ";
   10259          21 :     break;
   10260         174 :   case 35:
   10261             :     // LD1Fourv8h, LD1Onev8h, LD1Rv8h, LD1Threev8h, LD1Twov8h, LD2Rv8h, LD2Tw...
   10262         174 :     printTypedVectorList<8, 'h'>(MI, 0, STI, O);
   10263         174 :     O << ", [";
   10264         174 :     printOperand(MI, 1, STI, O);
   10265             :     O << ']';
   10266             :     return;
   10267             :     break;
   10268          23 :   case 36:
   10269             :     // LD1Fourv8h_POST, LD1Onev8h_POST, LD1Rv8h_POST, LD1Threev8h_POST, LD1Tw...
   10270          23 :     printTypedVectorList<8, 'h'>(MI, 1, STI, O);
   10271          23 :     O << ", [";
   10272          23 :     printOperand(MI, 2, STI, O);
   10273          23 :     O << "], ";
   10274          23 :     break;
   10275          18 :   case 37:
   10276             :     // LD1i16, LD2i16, LD3i16, LD4i16, ST1i16_POST, ST2i16_POST, ST3i16_POST,...
   10277          18 :     printTypedVectorList<0, 'h'>(MI, 1, STI, O);
   10278          18 :     printVectorIndex(MI, 2, STI, O);
   10279          18 :     O << ", [";
   10280          18 :     printOperand(MI, 3, STI, O);
   10281          18 :     break;
   10282           4 :   case 38:
   10283             :     // LD1i16_POST, LD2i16_POST, LD3i16_POST, LD4i16_POST
   10284           4 :     printTypedVectorList<0, 'h'>(MI, 2, STI, O);
   10285           4 :     printVectorIndex(MI, 3, STI, O);
   10286           4 :     O << ", [";
   10287           4 :     printOperand(MI, 4, STI, O);
   10288           4 :     O << "], ";
   10289           4 :     break;
   10290          18 :   case 39:
   10291             :     // LD1i32, LD2i32, LD3i32, LD4i32, ST1i32_POST, ST2i32_POST, ST3i32_POST,...
   10292          18 :     printTypedVectorList<0, 's'>(MI, 1, STI, O);
   10293          18 :     printVectorIndex(MI, 2, STI, O);
   10294          18 :     O << ", [";
   10295          18 :     printOperand(MI, 3, STI, O);
   10296          18 :     break;
   10297           4 :   case 40:
   10298             :     // LD1i32_POST, LD2i32_POST, LD3i32_POST, LD4i32_POST
   10299           4 :     printTypedVectorList<0, 's'>(MI, 2, STI, O);
   10300           4 :     printVectorIndex(MI, 3, STI, O);
   10301           4 :     O << ", [";
   10302           4 :     printOperand(MI, 4, STI, O);
   10303           4 :     O << "], ";
   10304           4 :     break;
   10305          12 :   case 41:
   10306             :     // LD1i64, LD2i64, LD3i64, LD4i64, ST1i64_POST, ST2i64_POST, ST3i64_POST,...
   10307          12 :     printTypedVectorList<0, 'd'>(MI, 1, STI, O);
   10308          12 :     printVectorIndex(MI, 2, STI, O);
   10309          12 :     O << ", [";
   10310          12 :     printOperand(MI, 3, STI, O);
   10311          12 :     break;
   10312           2 :   case 42:
   10313             :     // LD1i64_POST, LD2i64_POST, LD3i64_POST, LD4i64_POST
   10314           2 :     printTypedVectorList<0, 'd'>(MI, 2, STI, O);
   10315           2 :     printVectorIndex(MI, 3, STI, O);
   10316           2 :     O << ", [";
   10317           2 :     printOperand(MI, 4, STI, O);
   10318           2 :     O << "], ";
   10319           2 :     break;
   10320          14 :   case 43:
   10321             :     // LD1i8, LD2i8, LD3i8, LD4i8, ST1i8_POST, ST2i8_POST, ST3i8_POST, ST4i8_...
   10322          14 :     printTypedVectorList<0, 'b'>(MI, 1, STI, O);
   10323          14 :     printVectorIndex(MI, 2, STI, O);
   10324          14 :     O << ", [";
   10325          14 :     printOperand(MI, 3, STI, O);
   10326          14 :     break;
   10327           2 :   case 44:
   10328             :     // LD1i8_POST, LD2i8_POST, LD3i8_POST, LD4i8_POST
   10329           2 :     printTypedVectorList<0, 'b'>(MI, 2, STI, O);
   10330           2 :     printVectorIndex(MI, 3, STI, O);
   10331           2 :     O << ", [";
   10332           2 :     printOperand(MI, 4, STI, O);
   10333           2 :     O << "], ";
   10334           2 :     break;
   10335         604 :   case 45:
   10336             :     // LDR_PXI, LDR_ZXI, MOVPRFX_ZZ, PTEST_PP, STR_PXI, STR_ZXI
   10337         604 :     printSVERegOp<>(MI, 0, STI, O);
   10338         604 :     break;
   10339        2595 :   case 46:
   10340             :     // MSR
   10341        2595 :     printMSRSystemRegister(MI, 0, STI, O);
   10342        2595 :     O << ", ";
   10343        2595 :     printOperand(MI, 1, STI, O);
   10344        2595 :     return;
   10345             :     break;
   10346          35 :   case 47:
   10347             :     // MSRpstateImm1, MSRpstateImm4
   10348          35 :     printSystemPStateField(MI, 0, STI, O);
   10349          35 :     O << ", ";
   10350          35 :     printOperand(MI, 1, STI, O);
   10351          35 :     return;
   10352             :     break;
   10353          72 :   case 48:
   10354             :     // PRFB_D_PZI, PRFB_D_SCALED, PRFB_D_SXTW_SCALED, PRFB_D_UXTW_SCALED, PRF...
   10355          72 :     printPrefetchOp<true>(MI, 0, STI, O);
   10356          72 :     O << ", ";
   10357          72 :     printSVERegOp<>(MI, 1, STI, O);
   10358          72 :     O << ", [";
   10359          72 :     break;
   10360          70 :   case 49:
   10361             :     // PRFMl, PRFMroW, PRFMroX, PRFMui, PRFUMi
   10362          70 :     printPrefetchOp(MI, 0, STI, O);
   10363          70 :     break;
   10364          18 :   case 50:
   10365             :     // ST1i16, ST2i16, ST3i16, ST4i16
   10366          18 :     printTypedVectorList<0, 'h'>(MI, 0, STI, O);
   10367          18 :     printVectorIndex(MI, 1, STI, O);
   10368          18 :     O << ", [";
   10369          18 :     printOperand(MI, 2, STI, O);
   10370             :     O << ']';
   10371             :     return;
   10372             :     break;
   10373          12 :   case 51:
   10374             :     // ST1i32, ST2i32, ST3i32, ST4i32
   10375          12 :     printTypedVectorList<0, 's'>(MI, 0, STI, O);
   10376          12 :     printVectorIndex(MI, 1, STI, O);
   10377          12 :     O << ", [";
   10378          12 :     printOperand(MI, 2, STI, O);
   10379             :     O << ']';
   10380             :     return;
   10381             :     break;
   10382          14 :   case 52:
   10383             :     // ST1i64, ST2i64, ST3i64, ST4i64
   10384          14 :     printTypedVectorList<0, 'd'>(MI, 0, STI, O);
   10385          14 :     printVectorIndex(MI, 1, STI, O);
   10386          14 :     O << ", [";
   10387          14 :     printOperand(MI, 2, STI, O);
   10388             :     O << ']';
   10389             :     return;
   10390             :     break;
   10391           9 :   case 53:
   10392             :     // ST1i8, ST2i8, ST3i8, ST4i8
   10393           9 :     printTypedVectorList<0, 'b'>(MI, 0, STI, O);
   10394           9 :     printVectorIndex(MI, 1, STI, O);
   10395           9 :     O << ", [";
   10396           9 :     printOperand(MI, 2, STI, O);
   10397             :     O << ']';
   10398             :     return;
   10399             :     break;
   10400             :   }
   10401             : 
   10402             : 
   10403             :   // Fragment 1 encoded into 6 bits for 56 unique commands.
   10404       52496 :   switch ((Bits >> 19) & 63) {
   10405           0 :   default: llvm_unreachable("Invalid command number.");
   10406       30405 :   case 0:
   10407             :     // ABS_ZPmZ_B, ABS_ZPmZ_D, ABS_ZPmZ_S, ABSv1i64, ADCSWr, ADCSXr, ADCWr, A...
   10408       30405 :     O << ", ";
   10409       30405 :     break;
   10410          84 :   case 1:
   10411             :     // ABS_ZPmZ_H, CLS_ZPmZ_H, CLZ_ZPmZ_H, CNOT_ZPmZ_H, CNT_ZPmZ_H, CPY_ZPmI_...
   10412          84 :     printSVERegOp<>(MI, 2, STI, O);
   10413          84 :     break;
   10414        1788 :   case 2:
   10415             :     // ABSv16i8, ADDHNv8i16_v16i8, ADDPv16i8, ADDv16i8, AESDrr, AESErr, AESIM...
   10416        1788 :     O << ".16b, ";
   10417        1788 :     break;
   10418        1311 :   case 3:
   10419             :     // ABSv2i32, ADDHNv2i64_v2i32, ADDPv2i32, ADDv2i32, BICv2i32, CLSv2i32, C...
   10420        1311 :     O << ".2s, ";
   10421        1311 :     break;
   10422        1514 :   case 4:
   10423             :     // ABSv2i64, ADDPv2i64, ADDv2i64, CMEQv2i64, CMEQv2i64rz, CMGEv2i64, CMGE...
   10424        1514 :     O << ".2d, ";
   10425        1514 :     break;
   10426        1011 :   case 5:
   10427             :     // ABSv4i16, ADDHNv4i32_v4i16, ADDPv4i16, ADDv4i16, BICv4i16, CLSv4i16, C...
   10428        1011 :     O << ".4h, ";
   10429        1011 :     break;
   10430        2792 :   case 6:
   10431             :     // ABSv4i32, ADDHNv2i64_v4i32, ADDPv4i32, ADDv4i32, BICv4i32, CLSv4i32, C...
   10432        2792 :     O << ".4s, ";
   10433        2792 :     break;
   10434        1142 :   case 7:
   10435             :     // ABSv8i16, ADDHNv4i32_v8i16, ADDPv8i16, ADDv8i16, BICv8i16, CLSv8i16, C...
   10436        1142 :     O << ".8h, ";
   10437        1142 :     break;
   10438         823 :   case 8:
   10439             :     // ABSv8i8, ADDHNv8i16_v8i8, ADDPv8i8, ADDv8i8, ANDv8i8, BICv8i8, BIFv8i8...
   10440         823 :     O << ".8b, ";
   10441         823 :     break;
   10442         170 :   case 9:
   10443             :     // ADD_ZI_H, ADD_ZZZ_H, ASR_WIDE_ZZZ_H, ASR_ZZI_H, DUP_ZZI_H, FADD_ZZZ_H,...
   10444         170 :     printSVERegOp<'h'>(MI, 1, STI, O);
   10445         170 :     break;
   10446         348 :   case 10:
   10447             :     // ADD_ZPmZ_H, AND_ZPmZ_H, ASRD_ZPmI_H, ASRR_ZPmZ_H, ASR_WIDE_ZPmZ_H, ASR...
   10448         348 :     printSVERegOp<>(MI, 1, STI, O);
   10449         348 :     break;
   10450        9785 :   case 11:
   10451             :     // ADR_LSL_ZZZ_D_0, ADR_LSL_ZZZ_D_1, ADR_LSL_ZZZ_D_2, ADR_LSL_ZZZ_D_3, AD...
   10452        9785 :     O << ", [";
   10453        9785 :     break;
   10454             :   case 12:
   10455             :     // AUTDZA, AUTDZB, AUTIZA, AUTIZB, BLR, BLRAAZ, BLRABZ, BR, BRAAZ, BRABZ,...
   10456             :     return;
   10457             :     break;
   10458          28 :   case 13:
   10459             :     // DECH_ZPiI, INCH_ZPiI, SQDECH_ZPiI, SQINCH_ZPiI, UQDECH_ZPiI, UQINCH_ZP...
   10460          28 :     printSVEPattern(MI, 2, STI, O);
   10461          28 :     O << ", mul ";
   10462          28 :     printOperand(MI, 3, STI, O);
   10463          28 :     return;
   10464             :     break;
   10465           0 :   case 14:
   10466             :     // DUP_ZI_H
   10467           0 :     printImm8OptLsl<int16_t>(MI, 1, STI, O);
   10468           0 :     return;
   10469             :     break;
   10470          32 :   case 15:
   10471             :     // DUP_ZR_H, INDEX_II_H, INDEX_IR_H, INDEX_RI_H, INDEX_RR_H, WHILELE_PWW_...
   10472          32 :     printOperand(MI, 1, STI, O);
   10473          32 :     break;
   10474           8 :   case 16:
   10475             :     // FCMLA_ZZZI_H, FMLA_ZZZI_H, FMLS_ZZZI_H
   10476           8 :     printSVERegOp<'h'>(MI, 2, STI, O);
   10477           8 :     O << ", ";
   10478           8 :     printSVERegOp<'h'>(MI, 3, STI, O);
   10479           8 :     printVectorIndex(MI, 4, STI, O);
   10480           8 :     break;
   10481          76 :   case 17:
   10482             :     // FCMPDri, FCMPEDri, FCMPEHri, FCMPESri, FCMPHri, FCMPSri
   10483          76 :     O << ", #0.0";
   10484          76 :     return;
   10485             :     break;
   10486           0 :   case 18:
   10487             :     // FDUP_ZI_H
   10488           0 :     printFPImmOperand(MI, 1, STI, O);
   10489           0 :     return;
   10490             :     break;
   10491           7 :   case 19:
   10492             :     // FMOVXDHighr, INSvi64gpr, INSvi64lane
   10493           7 :     O << ".d";
   10494           7 :     printVectorIndex(MI, 2, STI, O);
   10495           7 :     O << ", ";
   10496           7 :     break;
   10497         648 :   case 20:
   10498             :     // GLD1B_D_IMM_REAL, GLD1B_D_REAL, GLD1B_D_SXTW_REAL, GLD1B_D_UXTW_REAL, ...
   10499         648 :     O << "/z, [";
   10500         648 :     break;
   10501          62 :   case 21:
   10502             :     // INSR_ZR_H, INSR_ZV_H, PRFB_D_SCALED, PRFB_D_SXTW_SCALED, PRFB_D_UXTW_S...
   10503          62 :     printOperand(MI, 2, STI, O);
   10504          62 :     break;
   10505           0 :   case 22:
   10506             :     // INSvi16gpr, INSvi16lane
   10507           0 :     O << ".h";
   10508           0 :     printVectorIndex(MI, 2, STI, O);
   10509           0 :     O << ", ";
   10510           0 :     break;
   10511           0 :   case 23:
   10512             :     // INSvi32gpr, INSvi32lane
   10513           0 :     O << ".s";
   10514           0 :     printVectorIndex(MI, 2, STI, O);
   10515           0 :     O << ", ";
   10516           0 :     break;
   10517           0 :   case 24:
   10518             :     // INSvi8gpr, INSvi8lane
   10519           0 :     O << ".b";
   10520           0 :     printVectorIndex(MI, 2, STI, O);
   10521           0 :     O << ", ";
   10522           0 :     break;
   10523             :   case 25:
   10524             :     // LD1Fourv16b_POST, LD1Fourv2d_POST, LD1Fourv4s_POST, LD1Fourv8h_POST, L...
   10525             :     printPostIncOperand<64>(MI, 3, STI, O);
   10526             :     return;
   10527             :     break;
   10528             :   case 26:
   10529             :     // LD1Fourv1d_POST, LD1Fourv2s_POST, LD1Fourv4h_POST, LD1Fourv8b_POST, LD...
   10530             :     printPostIncOperand<32>(MI, 3, STI, O);
   10531             :     return;
   10532             :     break;
   10533             :   case 27:
   10534             :     // LD1Onev16b_POST, LD1Onev2d_POST, LD1Onev4s_POST, LD1Onev8h_POST, LD1Tw...
   10535             :     printPostIncOperand<16>(MI, 3, STI, O);
   10536             :     return;
   10537             :     break;
   10538             :   case 28:
   10539             :     // LD1Onev1d_POST, LD1Onev2s_POST, LD1Onev4h_POST, LD1Onev8b_POST, LD1Rv1...
   10540             :     printPostIncOperand<8>(MI, 3, STI, O);
   10541             :     return;
   10542             :     break;
   10543             :   case 29:
   10544             :     // LD1Rv16b_POST, LD1Rv8b_POST
   10545             :     printPostIncOperand<1>(MI, 3, STI, O);
   10546             :     return;
   10547             :     break;
   10548             :   case 30:
   10549             :     // LD1Rv2s_POST, LD1Rv4s_POST, LD2Rv4h_POST, LD2Rv8h_POST, LD4Rv16b_POST,...
   10550             :     printPostIncOperand<4>(MI, 3, STI, O);
   10551             :     return;
   10552             :     break;
   10553             :   case 31:
   10554             :     // LD1Rv4h_POST, LD1Rv8h_POST, LD2Rv16b_POST, LD2Rv8b_POST
   10555             :     printPostIncOperand<2>(MI, 3, STI, O);
   10556             :     return;
   10557             :     break;
   10558             :   case 32:
   10559             :     // LD1Threev16b_POST, LD1Threev2d_POST, LD1Threev4s_POST, LD1Threev8h_POS...
   10560             :     printPostIncOperand<48>(MI, 3, STI, O);
   10561             :     return;
   10562             :     break;
   10563             :   case 33:
   10564             :     // LD1Threev1d_POST, LD1Threev2s_POST, LD1Threev4h_POST, LD1Threev8b_POST...
   10565             :     printPostIncOperand<24>(MI, 3, STI, O);
   10566             :     return;
   10567             :     break;
   10568             :   case 34:
   10569             :     // LD1i16, LD1i32, LD1i64, LD1i8, LD2i16, LD2i32, LD2i64, LD2i8, LD3i16, ...
   10570             :     O << ']';
   10571             :     return;
   10572             :     break;
   10573             :   case 35:
   10574             :     // LD1i16_POST, LD2i8_POST
   10575             :     printPostIncOperand<2>(MI, 5, STI, O);
   10576             :     return;
   10577             :     break;
   10578             :   case 36:
   10579             :     // LD1i32_POST, LD2i16_POST, LD4i8_POST
   10580             :     printPostIncOperand<4>(MI, 5, STI, O);
   10581             :     return;
   10582             :     break;
   10583             :   case 37:
   10584             :     // LD1i64_POST, LD2i32_POST, LD4i16_POST
   10585             :     printPostIncOperand<8>(MI, 5, STI, O);
   10586             :     return;
   10587             :     break;
   10588             :   case 38:
   10589             :     // LD1i8_POST
   10590             :     printPostIncOperand<1>(MI, 5, STI, O);
   10591             :     return;
   10592             :     break;
   10593             :   case 39:
   10594             :     // LD2i64_POST, LD4i32_POST
   10595             :     printPostIncOperand<16>(MI, 5, STI, O);
   10596             :     return;
   10597             :     break;
   10598             :   case 40:
   10599             :     // LD3Rv16b_POST, LD3Rv8b_POST
   10600             :     printPostIncOperand<3>(MI, 3, STI, O);
   10601             :     return;
   10602             :     break;
   10603             :   case 41:
   10604             :     // LD3Rv2s_POST, LD3Rv4s_POST
   10605             :     printPostIncOperand<12>(MI, 3, STI, O);
   10606             :     return;
   10607             :     break;
   10608             :   case 42:
   10609             :     // LD3Rv4h_POST, LD3Rv8h_POST
   10610             :     printPostIncOperand<6>(MI, 3, STI, O);
   10611             :     return;
   10612             :     break;
   10613             :   case 43:
   10614             :     // LD3i16_POST
   10615             :     printPostIncOperand<6>(MI, 5, STI, O);
   10616             :     return;
   10617             :     break;
   10618             :   case 44:
   10619             :     // LD3i32_POST
   10620             :     printPostIncOperand<12>(MI, 5, STI, O);
   10621             :     return;
   10622             :     break;
   10623             :   case 45:
   10624             :     // LD3i64_POST
   10625             :     printPostIncOperand<24>(MI, 5, STI, O);
   10626             :     return;
   10627             :     break;
   10628             :   case 46:
   10629             :     // LD3i8_POST
   10630             :     printPostIncOperand<3>(MI, 5, STI, O);
   10631             :     return;
   10632             :     break;
   10633             :   case 47:
   10634             :     // LD4i64_POST
   10635             :     printPostIncOperand<32>(MI, 5, STI, O);
   10636             :     return;
   10637             :     break;
   10638           8 :   case 48:
   10639             :     // PMULLv1i64, PMULLv2i64
   10640           8 :     O << ".1q, ";
   10641           8 :     printVRegOperand(MI, 1, STI, O);
   10642           8 :     break;
   10643           8 :   case 49:
   10644             :     // PRFB_D_PZI, PRFD_D_PZI, PRFH_D_PZI, PRFW_D_PZI
   10645           8 :     printSVERegOp<'d'>(MI, 2, STI, O);
   10646           8 :     O << ", ";
   10647           8 :     break;
   10648           8 :   case 50:
   10649             :     // PRFB_S_PZI, PRFD_S_PZI, PRFH_S_PZI, PRFW_S_PZI
   10650           8 :     printSVERegOp<'s'>(MI, 2, STI, O);
   10651           8 :     O << ", ";
   10652           8 :     break;
   10653           4 :   case 51:
   10654             :     // PTRUES_H, PTRUE_H
   10655           4 :     printSVEPattern(MI, 1, STI, O);
   10656           4 :     return;
   10657             :     break;
   10658          16 :   case 52:
   10659             :     // PUNPKHI_PP, PUNPKLO_PP, SUNPKHI_ZZ_H, SUNPKLO_ZZ_H, UUNPKHI_ZZ_H, UUNP...
   10660          16 :     printSVERegOp<'b'>(MI, 1, STI, O);
   10661          16 :     return;
   10662             :     break;
   10663           6 :   case 53:
   10664             :     // SADALPv2i32_v1i64, SADDLPv2i32_v1i64, UADALPv2i32_v1i64, UADDLPv2i32_v...
   10665           6 :     O << ".1d, ";
   10666           6 :     break;
   10667          36 :   case 54:
   10668             :     // ST1i16_POST, ST1i32_POST, ST1i64_POST, ST1i8_POST, ST2GPostIndex, ST2i...
   10669          36 :     O << "], ";
   10670          36 :     break;
   10671           4 :   case 55:
   10672             :     // TBL_ZZZ_H
   10673           4 :     printTypedVectorList<0,'h'>(MI, 1, STI, O);
   10674           4 :     O << ", ";
   10675           4 :     printSVERegOp<'h'>(MI, 2, STI, O);
   10676           4 :     return;
   10677             :     break;
   10678             :   }
   10679             : 
   10680             : 
   10681             :   // Fragment 2 encoded into 6 bits for 59 unique commands.
   10682       51996 :   switch ((Bits >> 25) & 63) {
   10683           0 :   default: llvm_unreachable("Invalid command number.");
   10684         383 :   case 0:
   10685             :     // ABS_ZPmZ_B, ABS_ZPmZ_D, ABS_ZPmZ_S, BRKA_PPmP, BRKB_PPmP, CLS_ZPmZ_B, ...
   10686         383 :     printSVERegOp<>(MI, 2, STI, O);
   10687         383 :     break;
   10688         272 :   case 1:
   10689             :     // ABS_ZPmZ_H, ADD_ZPmZ_H, AND_ZPmZ_H, ASRD_ZPmI_H, ASRR_ZPmZ_H, ASR_WIDE...
   10690         272 :     O << "/m, ";
   10691         272 :     break;
   10692        8882 :   case 2:
   10693             :     // ABSv16i8, ABSv2i32, ABSv2i64, ABSv4i16, ABSv4i32, ABSv8i16, ABSv8i8, A...
   10694        8882 :     printVRegOperand(MI, 1, STI, O);
   10695        8882 :     break;
   10696       22549 :   case 3:
   10697             :     // ABSv1i64, ADCSWr, ADCSXr, ADCWr, ADCXr, ADDG, ADDPL_XXI, ADDSWri, ADDS...
   10698       22549 :     printOperand(MI, 1, STI, O);
   10699       22549 :     break;
   10700        1949 :   case 4:
   10701             :     // ADDHNv2i64_v4i32, ADDHNv4i32_v8i16, ADDHNv8i16_v16i8, AESDrr, AESErr, ...
   10702        1949 :     printVRegOperand(MI, 2, STI, O);
   10703        1949 :     break;
   10704         186 :   case 5:
   10705             :     // ADD_ZI_B, ADD_ZZZ_B, ASR_WIDE_ZZZ_B, ASR_ZZI_B, DECP_XP_B, DUP_ZZI_B, ...
   10706         186 :     printSVERegOp<'b'>(MI, 1, STI, O);
   10707         186 :     break;
   10708         291 :   case 6:
   10709             :     // ADD_ZI_D, ADD_ZZZ_D, ADR_LSL_ZZZ_D_0, ADR_LSL_ZZZ_D_1, ADR_LSL_ZZZ_D_2...
   10710         291 :     printSVERegOp<'d'>(MI, 1, STI, O);
   10711         291 :     break;
   10712         264 :   case 7:
   10713             :     // ADD_ZI_H, ADD_ZZZ_H, ASR_WIDE_ZZZ_H, ASR_ZZI_H, CLASTA_ZPZ_H, CLASTB_Z...
   10714         264 :     O << ", ";
   10715         264 :     break;
   10716         213 :   case 8:
   10717             :     // ADD_ZI_S, ADD_ZZZ_S, ADR_LSL_ZZZ_S_0, ADR_LSL_ZZZ_S_1, ADR_LSL_ZZZ_S_2...
   10718         213 :     printSVERegOp<'s'>(MI, 1, STI, O);
   10719         213 :     break;
   10720        2352 :   case 9:
   10721             :     // ADD_ZPmZ_B, ADD_ZPmZ_D, ADD_ZPmZ_S, ANDS_PPzPP, ANDV_VPZ_B, ANDV_VPZ_D...
   10722        2352 :     printSVERegOp<>(MI, 1, STI, O);
   10723        2352 :     break;
   10724        3046 :   case 10:
   10725             :     // ADRP
   10726        3046 :     printAdrpLabel(MI, 1, STI, O);
   10727        3046 :     return;
   10728             :     break;
   10729        3762 :   case 11:
   10730             :     // BFMWri, BFMXri, CASAB, CASAH, CASALB, CASALH, CASALW, CASALX, CASAW, C...
   10731        3762 :     printOperand(MI, 2, STI, O);
   10732        3762 :     break;
   10733         383 :   case 12:
   10734             :     // BICv2i32, BICv4i16, BICv4i32, BICv8i16, MOVKWi, MOVKXi, ORRv2i32, ORRv...
   10735         383 :     printImm(MI, 2, STI, O);
   10736         383 :     printShifter(MI, 3, STI, O);
   10737         383 :     return;
   10738             :     break;
   10739         384 :   case 13:
   10740             :     // CBNZW, CBNZX, CBZW, CBZX, LDRDl, LDRQl, LDRSWl, LDRSl, LDRWl, LDRXl, P...
   10741         384 :     printAlignedLabel(MI, 1, STI, O);
   10742         384 :     return;
   10743             :     break;
   10744         138 :   case 14:
   10745             :     // CMPEQ_PPzZI_H, CMPEQ_PPzZZ_H, CMPEQ_WIDE_PPzZZ_H, CMPGE_PPzZI_H, CMPGE...
   10746         138 :     O << "/z, ";
   10747         138 :     break;
   10748         144 :   case 15:
   10749             :     // CNTB_XPiI, CNTD_XPiI, CNTH_XPiI, CNTW_XPiI, PTRUES_B, PTRUES_D, PTRUES...
   10750         144 :     printSVEPattern(MI, 1, STI, O);
   10751         144 :     break;
   10752         136 :   case 16:
   10753             :     // DECB_XPiI, DECD_XPiI, DECD_ZPiI, DECH_XPiI, DECW_XPiI, DECW_ZPiI, INCB...
   10754         136 :     printSVEPattern(MI, 2, STI, O);
   10755         136 :     O << ", mul ";
   10756         136 :     printOperand(MI, 3, STI, O);
   10757         136 :     return;
   10758             :     break;
   10759          32 :   case 17:
   10760             :     // DECP_XP_H, INCP_XP_H, SQDECP_XPWd_H, SQDECP_XP_H, SQINCP_XPWd_H, SQINC...
   10761          32 :     printSVERegOp<'h'>(MI, 1, STI, O);
   10762          32 :     break;
   10763             :   case 18:
   10764             :     // DECP_ZP_H, DUP_ZR_H, FEXPA_ZZ_H, FMLA_ZZZI_H, FMLS_ZZZI_H, FRECPE_ZZ_H...
   10765             :     return;
   10766             :     break;
   10767           2 :   case 19:
   10768             :     // DUPM_ZI
   10769           2 :     printLogicalImm<int64_t>(MI, 1, STI, O);
   10770           2 :     return;
   10771             :     break;
   10772           0 :   case 20:
   10773             :     // DUP_ZI_B
   10774           0 :     printImm8OptLsl<int8_t>(MI, 1, STI, O);
   10775           0 :     return;
   10776             :     break;
   10777           0 :   case 21:
   10778             :     // DUP_ZI_D
   10779           0 :     printImm8OptLsl<int64_t>(MI, 1, STI, O);
   10780           0 :     return;
   10781             :     break;
   10782           0 :   case 22:
   10783             :     // DUP_ZI_S
   10784           0 :     printImm8OptLsl<int32_t>(MI, 1, STI, O);
   10785           0 :     return;
   10786             :     break;
   10787           0 :   case 23:
   10788             :     // DUP_ZZI_H
   10789           0 :     printVectorIndex(MI, 2, STI, O);
   10790           0 :     return;
   10791             :     break;
   10792          36 :   case 24:
   10793             :     // FCMLA_ZZZI_S, FMLA_ZZZI_S, FMLS_ZZZI_S, GLD1B_S_IMM_REAL, GLD1H_S_IMM_...
   10794          36 :     printSVERegOp<'s'>(MI, 2, STI, O);
   10795          36 :     O << ", ";
   10796          36 :     break;
   10797         150 :   case 25:
   10798             :     // FDUP_ZI_D, FDUP_ZI_S, FMOVDi, FMOVHi, FMOVSi, FMOVv2f32_ns, FMOVv2f64_...
   10799         150 :     printFPImmOperand(MI, 1, STI, O);
   10800         150 :     return;
   10801             :     break;
   10802          44 :   case 26:
   10803             :     // FMLA_ZZZI_D, FMLS_ZZZI_D, GLD1B_D_IMM_REAL, GLD1D_IMM_REAL, GLD1H_D_IM...
   10804          44 :     printSVERegOp<'d'>(MI, 2, STI, O);
   10805          44 :     O << ", ";
   10806          44 :     break;
   10807           4 :   case 27:
   10808             :     // INSvi16gpr, INSvi32gpr, INSvi64gpr, INSvi8gpr, PRFB_D_PZI, PRFB_S_PZI
   10809           4 :     printOperand(MI, 3, STI, O);
   10810           4 :     break;
   10811           0 :   case 28:
   10812             :     // INSvi16lane, INSvi32lane, INSvi64lane, INSvi8lane
   10813           0 :     printVRegOperand(MI, 3, STI, O);
   10814           0 :     break;
   10815        2250 :   case 29:
   10816             :     // LDADDAB, LDADDAH, LDADDALB, LDADDALH, LDADDALW, LDADDALX, LDADDAW, LDA...
   10817        2250 :     printOperand(MI, 0, STI, O);
   10818        2250 :     O << ", [";
   10819        2250 :     printOperand(MI, 2, STI, O);
   10820             :     O << ']';
   10821             :     return;
   10822             :     break;
   10823         293 :   case 30:
   10824             :     // MOVID, MOVIv2d_ns
   10825         293 :     printSIMDType10Operand(MI, 1, STI, O);
   10826         293 :     return;
   10827             :     break;
   10828         323 :   case 31:
   10829             :     // MOVIv16b_ns, MOVIv2i32, MOVIv2s_msl, MOVIv4i16, MOVIv4i32, MOVIv4s_msl...
   10830         323 :     printImm(MI, 1, STI, O);
   10831         323 :     break;
   10832        3173 :   case 32:
   10833             :     // MRS
   10834        3173 :     printMRSSystemRegister(MI, 1, STI, O);
   10835        3173 :     return;
   10836             :     break;
   10837           4 :   case 33:
   10838             :     // PMULLv1i64
   10839           4 :     O << ".1d, ";
   10840           4 :     printVRegOperand(MI, 2, STI, O);
   10841           4 :     O << ".1d";
   10842           4 :     return;
   10843             :     break;
   10844           4 :   case 34:
   10845             :     // PMULLv2i64
   10846           4 :     O << ".2d, ";
   10847           4 :     printVRegOperand(MI, 2, STI, O);
   10848           4 :     O << ".2d";
   10849           4 :     return;
   10850             :     break;
   10851           4 :   case 35:
   10852             :     // PRFD_D_PZI, PRFD_S_PZI
   10853           4 :     printImmScale<8>(MI, 3, STI, O);
   10854             :     O << ']';
   10855             :     return;
   10856             :     break;
   10857           4 :   case 36:
   10858             :     // PRFH_D_PZI, PRFH_S_PZI
   10859           4 :     printImmScale<2>(MI, 3, STI, O);
   10860             :     O << ']';
   10861             :     return;
   10862             :     break;
   10863           4 :   case 37:
   10864             :     // PRFW_D_PZI, PRFW_S_PZI
   10865           4 :     printImmScale<4>(MI, 3, STI, O);
   10866             :     O << ']';
   10867             :     return;
   10868             :     break;
   10869          16 :   case 38:
   10870             :     // SDOT_ZZZI_D, SDOT_ZZZ_D, UDOT_ZZZI_D, UDOT_ZZZ_D
   10871          16 :     printSVERegOp<'h'>(MI, 2, STI, O);
   10872          16 :     O << ", ";
   10873          16 :     printSVERegOp<'h'>(MI, 3, STI, O);
   10874          16 :     break;
   10875           8 :   case 39:
   10876             :     // SDOT_ZZZI_S, SDOT_ZZZ_S, UDOT_ZZZI_S, UDOT_ZZZ_S
   10877           8 :     printSVERegOp<'b'>(MI, 2, STI, O);
   10878           8 :     O << ", ";
   10879           8 :     printSVERegOp<'b'>(MI, 3, STI, O);
   10880           8 :     break;
   10881          32 :   case 40:
   10882             :     // SQDECB_XPiWdI, SQDECD_XPiWdI, SQDECH_XPiWdI, SQDECW_XPiWdI, SQINCB_XPi...
   10883          32 :     printGPR64as32(MI, 1, STI, O);
   10884          32 :     O << ", ";
   10885          32 :     printSVEPattern(MI, 2, STI, O);
   10886          32 :     O << ", mul ";
   10887          32 :     printOperand(MI, 3, STI, O);
   10888          32 :     return;
   10889             :     break;
   10890             :   case 41:
   10891             :     // ST1i16_POST, ST2i8_POST
   10892             :     printPostIncOperand<2>(MI, 4, STI, O);
   10893             :     return;
   10894             :     break;
   10895             :   case 42:
   10896             :     // ST1i32_POST, ST2i16_POST, ST4i8_POST
   10897             :     printPostIncOperand<4>(MI, 4, STI, O);
   10898             :     return;
   10899             :     break;
   10900             :   case 43:
   10901             :     // ST1i64_POST, ST2i32_POST, ST4i16_POST
   10902             :     printPostIncOperand<8>(MI, 4, STI, O);
   10903             :     return;
   10904             :     break;
   10905             :   case 44:
   10906             :     // ST1i8_POST
   10907             :     printPostIncOperand<1>(MI, 4, STI, O);
   10908             :     return;
   10909             :     break;
   10910          24 :   case 45:
   10911             :     // ST2GOffset, STGOffset, STZ2GOffset, STZGOffset
   10912          24 :     printImmScale<16>(MI, 1, STI, O);
   10913             :     O << ']';
   10914             :     return;
   10915             :     break;
   10916          48 :   case 46:
   10917             :     // ST2GPostIndex, ST2GPreIndex, STGPostIndex, STGPreIndex, STZ2GPostIndex...
   10918          48 :     printImmScale<16>(MI, 2, STI, O);
   10919          48 :     break;
   10920             :   case 47:
   10921             :     // ST2i64_POST, ST4i32_POST
   10922             :     printPostIncOperand<16>(MI, 4, STI, O);
   10923             :     return;
   10924             :     break;
   10925             :   case 48:
   10926             :     // ST3i16_POST
   10927             :     printPostIncOperand<6>(MI, 4, STI, O);
   10928             :     return;
   10929             :     break;
   10930             :   case 49:
   10931             :     // ST3i32_POST
   10932             :     printPostIncOperand<12>(MI, 4, STI, O);
   10933             :     return;
   10934             :     break;
   10935             :   case 50:
   10936             :     // ST3i64_POST
   10937             :     printPostIncOperand<24>(MI, 4, STI, O);
   10938             :     return;
   10939             :     break;
   10940             :   case 51:
   10941             :     // ST3i8_POST
   10942             :     printPostIncOperand<3>(MI, 4, STI, O);
   10943             :     return;
   10944             :     break;
   10945             :   case 52:
   10946             :     // ST4i64_POST
   10947             :     printPostIncOperand<32>(MI, 4, STI, O);
   10948             :     return;
   10949             :     break;
   10950          92 :   case 53:
   10951             :     // SYSxt
   10952          92 :     printSysCROperand(MI, 1, STI, O);
   10953          92 :     O << ", ";
   10954          92 :     printSysCROperand(MI, 2, STI, O);
   10955          92 :     O << ", ";
   10956          92 :     printOperand(MI, 3, STI, O);
   10957          92 :     O << ", ";
   10958          92 :     printOperand(MI, 4, STI, O);
   10959          92 :     return;
   10960             :     break;
   10961           4 :   case 54:
   10962             :     // TBL_ZZZ_B
   10963           4 :     printTypedVectorList<0,'b'>(MI, 1, STI, O);
   10964           4 :     O << ", ";
   10965           4 :     printSVERegOp<'b'>(MI, 2, STI, O);
   10966           4 :     return;
   10967             :     break;
   10968           4 :   case 55:
   10969             :     // TBL_ZZZ_D
   10970           4 :     printTypedVectorList<0,'d'>(MI, 1, STI, O);
   10971           4 :     O << ", ";
   10972           4 :     printSVERegOp<'d'>(MI, 2, STI, O);
   10973           4 :     return;
   10974             :     break;
   10975           4 :   case 56:
   10976             :     // TBL_ZZZ_S
   10977           4 :     printTypedVectorList<0,'s'>(MI, 1, STI, O);
   10978           4 :     O << ", ";
   10979           4 :     printSVERegOp<'s'>(MI, 2, STI, O);
   10980           4 :     return;
   10981             :     break;
   10982          35 :   case 57:
   10983             :     // TBLv16i8Four, TBLv16i8One, TBLv16i8Three, TBLv16i8Two, TBLv8i8Four, TB...
   10984          35 :     printTypedVectorList<16, 'b'>(MI, 1, STI, O);
   10985          35 :     O << ", ";
   10986          35 :     printVRegOperand(MI, 2, STI, O);
   10987          35 :     break;
   10988          26 :   case 58:
   10989             :     // TBXv16i8Four, TBXv16i8One, TBXv16i8Three, TBXv16i8Two, TBXv8i8Four, TB...
   10990          26 :     printTypedVectorList<16, 'b'>(MI, 2, STI, O);
   10991          26 :     O << ", ";
   10992          26 :     printVRegOperand(MI, 3, STI, O);
   10993          26 :     break;
   10994             :   }
   10995             : 
   10996             : 
   10997             :   // Fragment 3 encoded into 7 bits for 93 unique commands.
   10998       41957 :   switch ((Bits >> 31) & 127) {
   10999           0 :   default: llvm_unreachable("Invalid command number.");
   11000        1051 :   case 0:
   11001             :     // ABS_ZPmZ_B, ABS_ZPmZ_D, ABS_ZPmZ_S, ADD_ZPmZ_B, ADD_ZPmZ_D, ADD_ZPmZ_S...
   11002        1051 :     O << "/m, ";
   11003        1051 :     break;
   11004          92 :   case 1:
   11005             :     // ABS_ZPmZ_H, CLS_ZPmZ_H, CLZ_ZPmZ_H, CNOT_ZPmZ_H, CNT_ZPmZ_H, FABS_ZPmZ...
   11006          92 :     printSVERegOp<'h'>(MI, 3, STI, O);
   11007          92 :     break;
   11008         659 :   case 2:
   11009             :     // ABSv16i8, ADDVv16i8v, AESDrr, AESErr, AESIMCrr, AESMCrr, CLSv16i8, CLZ...
   11010         659 :     O << ".16b";
   11011         659 :     return;
   11012             :     break;
   11013             :   case 3:
   11014             :     // ABSv1i64, ADR, AUTDA, AUTDB, AUTIA, AUTIB, BLRAA, BLRAB, BRAA, BRAB, C...
   11015             :     return;
   11016             :     break;
   11017         226 :   case 4:
   11018             :     // ABSv2i32, CLSv2i32, CLZv2i32, FABSv2f32, FADDPv2i32p, FCVTASv2f32, FCV...
   11019         226 :     O << ".2s";
   11020         226 :     return;
   11021             :     break;
   11022         190 :   case 5:
   11023             :     // ABSv2i64, ADDPv2i64p, FABSv2f64, FADDPv2i64p, FCVTASv2f64, FCVTAUv2f64...
   11024         190 :     O << ".2d";
   11025         190 :     return;
   11026             :     break;
   11027         282 :   case 6:
   11028             :     // ABSv4i16, ADDVv4i16v, CLSv4i16, CLZv4i16, FABSv4f16, FCVTASv4f16, FCVT...
   11029         282 :     O << ".4h";
   11030         282 :     return;
   11031             :     break;
   11032         534 :   case 7:
   11033             :     // ABSv4i32, ADDVv4i32v, CLSv4i32, CLZv4i32, FABSv4f32, FCVTASv4f32, FCVT...
   11034         534 :     O << ".4s";
   11035         534 :     return;
   11036             :     break;
   11037         245 :   case 8:
   11038             :     // ABSv8i16, ADDVv8i16v, CLSv8i16, CLZv8i16, FABSv8f16, FCVTASv8f16, FCVT...
   11039         245 :     O << ".8h";
   11040         245 :     return;
   11041             :     break;
   11042         193 :   case 9:
   11043             :     // ABSv8i8, ADDVv8i8v, CLSv8i8, CLZv8i8, CNTv8i8, NEGv8i8, NOTv8i8, RBITv...
   11044         193 :     O << ".8b";
   11045         193 :     return;
   11046             :     break;
   11047       20303 :   case 10:
   11048             :     // ADCSWr, ADCSXr, ADCWr, ADCXr, ADDG, ADDPL_XXI, ADDSWri, ADDSWrs, ADDSW...
   11049       20303 :     O << ", ";
   11050       20303 :     break;
   11051         727 :   case 11:
   11052             :     // ADDHNv2i64_v2i32, ADDHNv2i64_v4i32, ADDPv2i64, ADDv2i64, CMEQv2i64, CM...
   11053         727 :     O << ".2d, ";
   11054         727 :     break;
   11055        1763 :   case 12:
   11056             :     // ADDHNv4i32_v4i16, ADDHNv4i32_v8i16, ADDPv4i32, ADDv4i32, CMEQv4i32, CM...
   11057        1763 :     O << ".4s, ";
   11058        1763 :     break;
   11059         906 :   case 13:
   11060             :     // ADDHNv8i16_v16i8, ADDHNv8i16_v8i8, ADDPv8i16, ADDv8i16, CMEQv8i16, CMG...
   11061         906 :     O << ".8h, ";
   11062         906 :     break;
   11063        1157 :   case 14:
   11064             :     // ADDPv16i8, ADDv16i8, ANDv16i8, BCAX, BICv16i8, BIFv16i8, BITv16i8, BSL...
   11065        1157 :     O << ".16b, ";
   11066        1157 :     break;
   11067         957 :   case 15:
   11068             :     // ADDPv2i32, ADDv2i32, CMEQv2i32, CMGEv2i32, CMGTv2i32, CMHIv2i32, CMHSv...
   11069         957 :     O << ".2s, ";
   11070         957 :     break;
   11071         808 :   case 16:
   11072             :     // ADDPv4i16, ADDv4i16, CMEQv4i16, CMGEv4i16, CMGTv4i16, CMHIv4i16, CMHSv...
   11073         808 :     O << ".4h, ";
   11074         808 :     break;
   11075         654 :   case 17:
   11076             :     // ADDPv8i8, ADDv8i8, ANDv8i8, BICv8i8, BIFv8i8, BITv8i8, BSLv8i8, CMEQv8...
   11077         654 :     O << ".8b, ";
   11078         654 :     break;
   11079          56 :   case 18:
   11080             :     // ADD_ZI_H, SQADD_ZI_H, SQSUB_ZI_H, SUBR_ZI_H, SUB_ZI_H, UQADD_ZI_H, UQS...
   11081          56 :     printImm8OptLsl<uint16_t>(MI, 2, STI, O);
   11082          56 :     return;
   11083             :     break;
   11084         392 :   case 19:
   11085             :     // ADD_ZPmZ_H, ADD_ZZZ_H, AND_ZPmZ_H, ASRD_ZPmI_H, ASRR_ZPmZ_H, ASR_WIDE_...
   11086         392 :     printSVERegOp<'h'>(MI, 2, STI, O);
   11087         392 :     break;
   11088         832 :   case 20:
   11089             :     // ANDS_PPzPP, AND_PPzPP, BICS_PPzPP, BIC_PPzPP, BRKAS_PPzP, BRKA_PPzP, B...
   11090         832 :     O << "/z, ";
   11091         832 :     break;
   11092           6 :   case 21:
   11093             :     // ASR_WIDE_ZZZ_H, LSL_WIDE_ZZZ_H, LSR_WIDE_ZZZ_H
   11094           6 :     printSVERegOp<'d'>(MI, 2, STI, O);
   11095           6 :     return;
   11096             :     break;
   11097          56 :   case 22:
   11098             :     // ASR_ZZI_H, INDEX_II_H, INDEX_IR_H, INDEX_RI_H, INDEX_RR_H, LSL_ZZI_H, ...
   11099          56 :     printOperand(MI, 2, STI, O);
   11100          56 :     return;
   11101             :     break;
   11102        2747 :   case 23:
   11103             :     // CASAB, CASAH, CASALB, CASALH, CASALW, CASALX, CASAW, CASAX, CASB, CASH...
   11104        2747 :     O << ", [";
   11105        2747 :     break;
   11106          20 :   case 24:
   11107             :     // CMEQv16i8rz, CMGEv16i8rz, CMGTv16i8rz, CMLEv16i8rz, CMLTv16i8rz
   11108          20 :     O << ".16b, #0";
   11109          20 :     return;
   11110             :     break;
   11111          20 :   case 25:
   11112             :     // CMEQv1i64rz, CMGEv1i64rz, CMGTv1i64rz, CMLEv1i64rz, CMLTv1i64rz
   11113          20 :     O << ", #0";
   11114          20 :     return;
   11115             :     break;
   11116          20 :   case 26:
   11117             :     // CMEQv2i32rz, CMGEv2i32rz, CMGTv2i32rz, CMLEv2i32rz, CMLTv2i32rz
   11118          20 :     O << ".2s, #0";
   11119          20 :     return;
   11120             :     break;
   11121          20 :   case 27:
   11122             :     // CMEQv2i64rz, CMGEv2i64rz, CMGTv2i64rz, CMLEv2i64rz, CMLTv2i64rz
   11123          20 :     O << ".2d, #0";
   11124          20 :     return;
   11125             :     break;
   11126          20 :   case 28:
   11127             :     // CMEQv4i16rz, CMGEv4i16rz, CMGTv4i16rz, CMLEv4i16rz, CMLTv4i16rz
   11128          20 :     O << ".4h, #0";
   11129          20 :     return;
   11130             :     break;
   11131          29 :   case 29:
   11132             :     // CMEQv4i32rz, CMGEv4i32rz, CMGTv4i32rz, CMLEv4i32rz, CMLTv4i32rz
   11133          29 :     O << ".4s, #0";
   11134          29 :     return;
   11135             :     break;
   11136          20 :   case 30:
   11137             :     // CMEQv8i16rz, CMGEv8i16rz, CMGTv8i16rz, CMLEv8i16rz, CMLTv8i16rz
   11138          20 :     O << ".8h, #0";
   11139          20 :     return;
   11140             :     break;
   11141          23 :   case 31:
   11142             :     // CMEQv8i8rz, CMGEv8i8rz, CMGTv8i8rz, CMLEv8i8rz, CMLTv8i8rz
   11143          23 :     O << ".8b, #0";
   11144          23 :     return;
   11145             :     break;
   11146           8 :   case 32:
   11147             :     // CNTB_XPiI, CNTD_XPiI, CNTH_XPiI, CNTW_XPiI
   11148           8 :     O << ", mul ";
   11149           8 :     printOperand(MI, 2, STI, O);
   11150           8 :     return;
   11151             :     break;
   11152           0 :   case 33:
   11153             :     // CPY_ZPmI_H
   11154           0 :     printImm8OptLsl<int16_t>(MI, 3, STI, O);
   11155           0 :     return;
   11156             :     break;
   11157          36 :   case 34:
   11158             :     // CPY_ZPmR_H, CPY_ZPmV_H, GLD1B_D_IMM_REAL, GLD1B_S_IMM_REAL, GLD1SB_D_I...
   11159          36 :     printOperand(MI, 3, STI, O);
   11160          36 :     break;
   11161           0 :   case 35:
   11162             :     // CPY_ZPzI_H
   11163           0 :     printImm8OptLsl<int16_t>(MI, 2, STI, O);
   11164           0 :     return;
   11165             :     break;
   11166         826 :   case 36:
   11167             :     // CPYi16, DUPv4i16lane, DUPv8i16lane, INSvi16lane, SMOVvi16to32, SMOVvi1...
   11168         826 :     O << ".h";
   11169         826 :     break;
   11170         127 :   case 37:
   11171             :     // CPYi32, DUPv2i32lane, DUPv4i32lane, INSvi32lane, SMOVvi32to64, UMOVvi3...
   11172         127 :     O << ".s";
   11173         127 :     break;
   11174          56 :   case 38:
   11175             :     // CPYi64, DUPv2i64lane, FMOVDXHighr, INSvi64lane, UMOVvi64
   11176          56 :     O << ".d";
   11177          56 :     break;
   11178         237 :   case 39:
   11179             :     // CPYi8, DUPv16i8lane, DUPv8i8lane, INSvi8lane, SMOVvi8to32, SMOVvi8to64...
   11180         237 :     O << ".b";
   11181         237 :     break;
   11182           0 :   case 40:
   11183             :     // DUP_ZZI_B, DUP_ZZI_D, DUP_ZZI_S
   11184           0 :     printVectorIndex(MI, 2, STI, O);
   11185           0 :     return;
   11186             :     break;
   11187           2 :   case 41:
   11188             :     // FADDPv2i16p, FMAXNMPv2i16p, FMAXPv2i16p, FMINNMPv2i16p, FMINPv2i16p
   11189           2 :     O << ".2h";
   11190           2 :     return;
   11191             :     break;
   11192          55 :   case 42:
   11193             :     // FCMEQv1i16rz, FCMEQv1i32rz, FCMEQv1i64rz, FCMGEv1i16rz, FCMGEv1i32rz, ...
   11194          55 :     O << ", #0.0";
   11195          55 :     return;
   11196             :     break;
   11197          32 :   case 43:
   11198             :     // FCMEQv2i32rz, FCMGEv2i32rz, FCMGTv2i32rz, FCMLEv2i32rz, FCMLTv2i32rz
   11199          32 :     O << ".2s, #0.0";
   11200          32 :     return;
   11201             :     break;
   11202          35 :   case 44:
   11203             :     // FCMEQv2i64rz, FCMGEv2i64rz, FCMGTv2i64rz, FCMLEv2i64rz, FCMLTv2i64rz
   11204          35 :     O << ".2d, #0.0";
   11205          35 :     return;
   11206             :     break;
   11207          10 :   case 45:
   11208             :     // FCMEQv4i16rz, FCMGEv4i16rz, FCMGTv4i16rz, FCMLEv4i16rz, FCMLTv4i16rz
   11209          10 :     O << ".4h, #0.0";
   11210          10 :     return;
   11211             :     break;
   11212          35 :   case 46:
   11213             :     // FCMEQv4i32rz, FCMGEv4i32rz, FCMGTv4i32rz, FCMLEv4i32rz, FCMLTv4i32rz
   11214          35 :     O << ".4s, #0.0";
   11215          35 :     return;
   11216             :     break;
   11217          10 :   case 47:
   11218             :     // FCMEQv8i16rz, FCMGEv8i16rz, FCMGTv8i16rz, FCMLEv8i16rz, FCMLTv8i16rz
   11219          10 :     O << ".8h, #0.0";
   11220          10 :     return;
   11221             :     break;
   11222           4 :   case 48:
   11223             :     // FCMLA_ZZZI_H
   11224           4 :     printComplexRotationOp<90, 0>(MI, 5, STI, O);
   11225           4 :     return;
   11226             :     break;
   11227          16 :   case 49:
   11228             :     // FCMLA_ZZZI_S, FCVT_ZPmZ_StoH, FMLA_ZZZI_S, FMLS_ZZZI_S, SCVTF_ZPmZ_Sto...
   11229          16 :     printSVERegOp<'s'>(MI, 3, STI, O);
   11230          16 :     break;
   11231           0 :   case 50:
   11232             :     // FCPY_ZPmI_H
   11233           0 :     printFPImmOperand(MI, 3, STI, O);
   11234           0 :     return;
   11235             :     break;
   11236          14 :   case 51:
   11237             :     // FCVT_ZPmZ_DtoH, FMLA_ZZZI_D, FMLS_ZZZI_D, SCVTF_ZPmZ_DtoH, UCVTF_ZPmZ_...
   11238          14 :     printSVERegOp<'d'>(MI, 3, STI, O);
   11239          14 :     break;
   11240          48 :   case 52:
   11241             :     // FMLAL2_2S, FMLALI2_2s, FMLALI_2s, FMLAL_2S, FMLSL2_2S, FMLSLI2_2s, FML...
   11242          48 :     O << ".2h, ";
   11243          48 :     break;
   11244           6 :   case 53:
   11245             :     // GLD1D_IMM_REAL, GLDFF1D_IMM_REAL, SST1D_IMM
   11246           6 :     printImmScale<8>(MI, 3, STI, O);
   11247             :     O << ']';
   11248             :     return;
   11249             :     break;
   11250          20 :   case 54:
   11251             :     // GLD1H_D_IMM_REAL, GLD1H_S_IMM_REAL, GLD1SH_D_IMM_REAL, GLD1SH_S_IMM_RE...
   11252          20 :     printImmScale<2>(MI, 3, STI, O);
   11253             :     O << ']';
   11254             :     return;
   11255             :     break;
   11256          16 :   case 55:
   11257             :     // GLD1SW_D_IMM_REAL, GLD1W_D_IMM_REAL, GLD1W_IMM_REAL, GLDFF1SW_D_IMM_RE...
   11258          16 :     printImmScale<4>(MI, 3, STI, O);
   11259             :     O << ']';
   11260             :     return;
   11261             :     break;
   11262             :   case 56:
   11263             :     // LDAPRB, LDAPRH, LDAPRW, LDAPRX, LDARB, LDARH, LDARW, LDARX, LDAXRB, LD...
   11264             :     O << ']';
   11265             :     return;
   11266             :     break;
   11267          37 :   case 57:
   11268             :     // LDGV, ST2GPreIndex, STGPreIndex, STGV, STZ2GPreIndex, STZGPreIndex
   11269          37 :     O << "]!";
   11270          37 :     return;
   11271             :     break;
   11272         844 :   case 58:
   11273             :     // LDRBBpost, LDRBpost, LDRDpost, LDRHHpost, LDRHpost, LDRQpost, LDRSBWpo...
   11274         844 :     O << "], ";
   11275         844 :     printOperand(MI, 3, STI, O);
   11276         844 :     return;
   11277             :     break;
   11278         265 :   case 59:
   11279             :     // MOVIv2i32, MOVIv2s_msl, MOVIv4i16, MOVIv4i32, MOVIv4s_msl, MOVIv8i16, ...
   11280         265 :     printShifter(MI, 2, STI, O);
   11281         265 :     return;
   11282             :     break;
   11283           2 :   case 60:
   11284             :     // PRFB_D_SCALED
   11285           2 :     printRegWithShiftExtend<false, 8, 'x', 'd'>(MI, 3, STI, O);
   11286             :     O << ']';
   11287             :     return;
   11288             :     break;
   11289           2 :   case 61:
   11290             :     // PRFB_D_SXTW_SCALED
   11291           2 :     printRegWithShiftExtend<true, 8, 'w', 'd'>(MI, 3, STI, O);
   11292             :     O << ']';
   11293             :     return;
   11294             :     break;
   11295           2 :   case 62:
   11296             :     // PRFB_D_UXTW_SCALED
   11297           2 :     printRegWithShiftExtend<false, 8, 'w', 'd'>(MI, 3, STI, O);
   11298             :     O << ']';
   11299             :     return;
   11300             :     break;
   11301             :   case 63:
   11302             :     // PRFB_PRR
   11303             :     printRegWithShiftExtend<false, 8, 'x', 0>(MI, 3, STI, O);
   11304             :     O << ']';
   11305             :     return;
   11306             :     break;
   11307           0 :   case 64:
   11308             :     // PRFB_S_SXTW_SCALED
   11309           0 :     printRegWithShiftExtend<true, 8, 'w', 's'>(MI, 3, STI, O);
   11310             :     O << ']';
   11311             :     return;
   11312             :     break;
   11313           4 :   case 65:
   11314             :     // PRFB_S_UXTW_SCALED
   11315           4 :     printRegWithShiftExtend<false, 8, 'w', 's'>(MI, 3, STI, O);
   11316             :     O << ']';
   11317             :     return;
   11318             :     break;
   11319           2 :   case 66:
   11320             :     // PRFD_D_SCALED
   11321           2 :     printRegWithShiftExtend<false, 64, 'x', 'd'>(MI, 3, STI, O);
   11322             :     O << ']';
   11323             :     return;
   11324             :     break;
   11325           2 :   case 67:
   11326             :     // PRFD_D_SXTW_SCALED
   11327           2 :     printRegWithShiftExtend<true, 64, 'w', 'd'>(MI, 3, STI, O);
   11328             :     O << ']';
   11329             :     return;
   11330             :     break;
   11331           2 :   case 68:
   11332             :     // PRFD_D_UXTW_SCALED
   11333           2 :     printRegWithShiftExtend<false, 64, 'w', 'd'>(MI, 3, STI, O);
   11334             :     O << ']';
   11335             :     return;
   11336             :     break;
   11337           0 :   case 69:
   11338             :     // PRFD_PRR
   11339           0 :     printRegWithShiftExtend<false, 64, 'x', 0>(MI, 3, STI, O);
   11340             :     O << ']';
   11341             :     return;
   11342             :     break;
   11343           2 :   case 70:
   11344             :     // PRFD_S_SXTW_SCALED
   11345           2 :     printRegWithShiftExtend<true, 64, 'w', 's'>(MI, 3, STI, O);
   11346             :     O << ']';
   11347             :     return;
   11348             :     break;
   11349           2 :   case 71:
   11350             :     // PRFD_S_UXTW_SCALED
   11351           2 :     printRegWithShiftExtend<false, 64, 'w', 's'>(MI, 3, STI, O);
   11352             :     O << ']';
   11353             :     return;
   11354             :     break;
   11355           2 :   case 72:
   11356             :     // PRFH_D_SCALED
   11357           2 :     printRegWithShiftExtend<false, 16, 'x', 'd'>(MI, 3, STI, O);
   11358             :     O << ']';
   11359             :     return;
   11360             :     break;
   11361           2 :   case 73:
   11362             :     // PRFH_D_SXTW_SCALED
   11363           2 :     printRegWithShiftExtend<true, 16, 'w', 'd'>(MI, 3, STI, O);
   11364             :     O << ']';
   11365             :     return;
   11366             :     break;
   11367           2 :   case 74:
   11368             :     // PRFH_D_UXTW_SCALED
   11369           2 :     printRegWithShiftExtend<false, 16, 'w', 'd'>(MI, 3, STI, O);
   11370             :     O << ']';
   11371             :     return;
   11372             :     break;
   11373           0 :   case 75:
   11374             :     // PRFH_PRR
   11375           0 :     printRegWithShiftExtend<false, 16, 'x', 0>(MI, 3, STI, O);
   11376             :     O << ']';
   11377             :     return;
   11378             :     break;
   11379           2 :   case 76:
   11380             :     // PRFH_S_SXTW_SCALED
   11381           2 :     printRegWithShiftExtend<true, 16, 'w', 's'>(MI, 3, STI, O);
   11382             :     O << ']';
   11383             :     return;
   11384             :     break;
   11385           2 :   case 77:
   11386             :     // PRFH_S_UXTW_SCALED
   11387           2 :     printRegWithShiftExtend<false, 16, 'w', 's'>(MI, 3, STI, O);
   11388             :     O << ']';
   11389             :     return;
   11390             :     break;
   11391           0 :   case 78:
   11392             :     // PRFS_PRR
   11393           0 :     printRegWithShiftExtend<false, 32, 'x', 0>(MI, 3, STI, O);
   11394             :     O << ']';
   11395             :     return;
   11396             :     break;
   11397           2 :   case 79:
   11398             :     // PRFW_D_SCALED
   11399           2 :     printRegWithShiftExtend<false, 32, 'x', 'd'>(MI, 3, STI, O);
   11400             :     O << ']';
   11401             :     return;
   11402             :     break;
   11403           2 :   case 80:
   11404             :     // PRFW_D_SXTW_SCALED
   11405           2 :     printRegWithShiftExtend<true, 32, 'w', 'd'>(MI, 3, STI, O);
   11406             :     O << ']';
   11407             :     return;
   11408             :     break;
   11409           2 :   case 81:
   11410             :     // PRFW_D_UXTW_SCALED
   11411           2 :     printRegWithShiftExtend<false, 32, 'w', 'd'>(MI, 3, STI, O);
   11412             :     O << ']';
   11413             :     return;
   11414             :     break;
   11415           2 :   case 82:
   11416             :     // PRFW_S_SXTW_SCALED
   11417           2 :     printRegWithShiftExtend<true, 32, 'w', 's'>(MI, 3, STI, O);
   11418             :     O << ']';
   11419             :     return;
   11420             :     break;
   11421           2 :   case 83:
   11422             :     // PRFW_S_UXTW_SCALED
   11423           2 :     printRegWithShiftExtend<false, 32, 'w', 's'>(MI, 3, STI, O);
   11424             :     O << ']';
   11425             :     return;
   11426             :     break;
   11427           8 :   case 84:
   11428             :     // RDFFRS_PPz, RDFFR_PPz
   11429           8 :     O << "/z";
   11430           8 :     return;
   11431             :     break;
   11432          12 :   case 85:
   11433             :     // SDOT_ZZZI_D, SDOT_ZZZI_S, UDOT_ZZZI_D, UDOT_ZZZI_S
   11434          12 :     printVectorIndex(MI, 4, STI, O);
   11435          12 :     return;
   11436             :     break;
   11437           3 :   case 86:
   11438             :     // SHLLv16i8
   11439           3 :     O << ".16b, #8";
   11440           3 :     return;
   11441             :     break;
   11442           4 :   case 87:
   11443             :     // SHLLv2i32
   11444           4 :     O << ".2s, #32";
   11445           4 :     return;
   11446             :     break;
   11447           4 :   case 88:
   11448             :     // SHLLv4i16
   11449           4 :     O << ".4h, #16";
   11450           4 :     return;
   11451             :     break;
   11452           3 :   case 89:
   11453             :     // SHLLv4i32
   11454           3 :     O << ".4s, #32";
   11455           3 :     return;
   11456             :     break;
   11457           3 :   case 90:
   11458             :     // SHLLv8i16
   11459           3 :     O << ".8h, #16";
   11460           3 :     return;
   11461             :     break;
   11462           4 :   case 91:
   11463             :     // SHLLv8i8
   11464           4 :     O << ".8b, #8";
   11465           4 :     return;
   11466             :     break;
   11467           0 :   case 92:
   11468             :     // UMAX_ZI_H, UMIN_ZI_H
   11469           0 :     printImm(MI, 2, STI, O);
   11470           0 :     return;
   11471             :     break;
   11472             :   }
   11473             : 
   11474             : 
   11475             :   // Fragment 4 encoded into 7 bits for 89 unique commands.
   11476       33749 :   switch ((Bits >> 38) & 127) {
   11477           0 :   default: llvm_unreachable("Invalid command number.");
   11478          32 :   case 0:
   11479             :     // ABS_ZPmZ_B, BRKA_PPmP, BRKB_PPmP, CLS_ZPmZ_B, CLZ_ZPmZ_B, CNOT_ZPmZ_B,...
   11480          32 :     printSVERegOp<'b'>(MI, 3, STI, O);
   11481          32 :     break;
   11482         308 :   case 1:
   11483             :     // ABS_ZPmZ_D, CLS_ZPmZ_D, CLZ_ZPmZ_D, CNOT_ZPmZ_D, CNT_ZPmZ_D, FABS_ZPmZ...
   11484         308 :     printSVERegOp<'d'>(MI, 3, STI, O);
   11485         308 :     break;
   11486             :   case 2:
   11487             :     // ABS_ZPmZ_H, ADD_ZZZ_H, CLS_ZPmZ_H, CLZ_ZPmZ_H, CNOT_ZPmZ_H, CNT_ZPmZ_H...
   11488             :     return;
   11489             :     break;
   11490         119 :   case 3:
   11491             :     // ABS_ZPmZ_S, CLS_ZPmZ_S, CLZ_ZPmZ_S, CNOT_ZPmZ_S, CNT_ZPmZ_S, FABS_ZPmZ...
   11492         119 :     printSVERegOp<'s'>(MI, 3, STI, O);
   11493         119 :     break;
   11494        7355 :   case 4:
   11495             :     // ADCSWr, ADCSXr, ADCWr, ADCXr, ADDPL_XXI, ADDSXrx64, ADDVL_XXI, ADDXrx6...
   11496        7355 :     printOperand(MI, 2, STI, O);
   11497        7355 :     break;
   11498          24 :   case 5:
   11499             :     // ADDG, LDG, SUBG
   11500          24 :     printImmScale<16>(MI, 2, STI, O);
   11501          24 :     break;
   11502        5138 :   case 6:
   11503             :     // ADDHNv2i64_v2i32, ADDHNv4i32_v4i16, ADDHNv8i16_v8i8, ADDPv16i8, ADDPv2...
   11504        5138 :     printVRegOperand(MI, 2, STI, O);
   11505        5138 :     break;
   11506        1497 :   case 7:
   11507             :     // ADDHNv2i64_v4i32, ADDHNv4i32_v8i16, ADDHNv8i16_v16i8, BITv16i8, BITv8i...
   11508        1497 :     printVRegOperand(MI, 3, STI, O);
   11509        1497 :     break;
   11510        4015 :   case 8:
   11511             :     // ADDSWri, ADDSXri, ADDWri, ADDXri, SUBSWri, SUBSXri, SUBWri, SUBXri
   11512        4015 :     printAddSubImm(MI, 2, STI, O);
   11513        4015 :     return;
   11514             :     break;
   11515         675 :   case 9:
   11516             :     // ADDSWrs, ADDSXrs, ADDWrs, ADDXrs, ANDSWrs, ANDSXrs, ANDWrs, ANDXrs, BI...
   11517         675 :     printShiftedRegister(MI, 2, STI, O);
   11518         675 :     return;
   11519             :     break;
   11520         272 :   case 10:
   11521             :     // ADDSWrx, ADDSXrx, ADDWrx, ADDXrx, SUBSWrx, SUBSXrx, SUBWrx, SUBXrx
   11522         272 :     printExtendedRegister(MI, 2, STI, O);
   11523         272 :     return;
   11524             :     break;
   11525          28 :   case 11:
   11526             :     // ADD_ZI_B, SQADD_ZI_B, SQSUB_ZI_B, SUBR_ZI_B, SUB_ZI_B, UQADD_ZI_B, UQS...
   11527          28 :     printImm8OptLsl<uint8_t>(MI, 2, STI, O);
   11528          28 :     return;
   11529             :     break;
   11530          70 :   case 12:
   11531             :     // ADD_ZI_D, SQADD_ZI_D, SQSUB_ZI_D, SUBR_ZI_D, SUB_ZI_D, UQADD_ZI_D, UQS...
   11532          70 :     printImm8OptLsl<uint64_t>(MI, 2, STI, O);
   11533          70 :     return;
   11534             :     break;
   11535          56 :   case 13:
   11536             :     // ADD_ZI_S, SQADD_ZI_S, SQSUB_ZI_S, SUBR_ZI_S, SUB_ZI_S, UQADD_ZI_S, UQS...
   11537          56 :     printImm8OptLsl<uint32_t>(MI, 2, STI, O);
   11538          56 :     return;
   11539             :     break;
   11540         373 :   case 14:
   11541             :     // ADD_ZPmZ_B, ADD_ZZZ_B, ANDS_PPzPP, ANDV_VPZ_B, AND_PPzPP, AND_ZPmZ_B, ...
   11542         373 :     printSVERegOp<'b'>(MI, 2, STI, O);
   11543         373 :     break;
   11544         983 :   case 15:
   11545             :     // ADD_ZPmZ_D, ADD_ZZZ_D, ANDV_VPZ_D, AND_ZPmZ_D, AND_ZZZ, ASRD_ZPmI_D, A...
   11546         983 :     printSVERegOp<'d'>(MI, 2, STI, O);
   11547         983 :     break;
   11548         312 :   case 16:
   11549             :     // ADD_ZPmZ_H, AND_ZPmZ_H, ASRD_ZPmI_H, ASRR_ZPmZ_H, ASR_WIDE_ZPmZ_H, ASR...
   11550         312 :     O << ", ";
   11551         312 :     break;
   11552         448 :   case 17:
   11553             :     // ADD_ZPmZ_S, ADD_ZZZ_S, ANDV_VPZ_S, AND_ZPmZ_S, ASRD_ZPmI_S, ASRR_ZPmZ_...
   11554         448 :     printSVERegOp<'s'>(MI, 2, STI, O);
   11555         448 :     break;
   11556           4 :   case 18:
   11557             :     // ADR_LSL_ZZZ_D_0
   11558           4 :     printRegWithShiftExtend<false, 8, 'x', 'd'>(MI, 2, STI, O);
   11559             :     O << ']';
   11560             :     return;
   11561             :     break;
   11562           2 :   case 19:
   11563             :     // ADR_LSL_ZZZ_D_1
   11564           2 :     printRegWithShiftExtend<false, 16, 'x', 'd'>(MI, 2, STI, O);
   11565             :     O << ']';
   11566             :     return;
   11567             :     break;
   11568           2 :   case 20:
   11569             :     // ADR_LSL_ZZZ_D_2
   11570           2 :     printRegWithShiftExtend<false, 32, 'x', 'd'>(MI, 2, STI, O);
   11571             :     O << ']';
   11572             :     return;
   11573             :     break;
   11574           2 :   case 21:
   11575             :     // ADR_LSL_ZZZ_D_3
   11576           2 :     printRegWithShiftExtend<false, 64, 'x', 'd'>(MI, 2, STI, O);
   11577             :     O << ']';
   11578             :     return;
   11579             :     break;
   11580           4 :   case 22:
   11581             :     // ADR_LSL_ZZZ_S_0
   11582           4 :     printRegWithShiftExtend<false, 8, 'x', 's'>(MI, 2, STI, O);
   11583             :     O << ']';
   11584             :     return;
   11585             :     break;
   11586           2 :   case 23:
   11587             :     // ADR_LSL_ZZZ_S_1
   11588           2 :     printRegWithShiftExtend<false, 16, 'x', 's'>(MI, 2, STI, O);
   11589             :     O << ']';
   11590             :     return;
   11591             :     break;
   11592           2 :   case 24:
   11593             :     // ADR_LSL_ZZZ_S_2
   11594           2 :     printRegWithShiftExtend<false, 32, 'x', 's'>(MI, 2, STI, O);
   11595             :     O << ']';
   11596             :     return;
   11597             :     break;
   11598           2 :   case 25:
   11599             :     // ADR_LSL_ZZZ_S_3
   11600           2 :     printRegWithShiftExtend<false, 64, 'x', 's'>(MI, 2, STI, O);
   11601             :     O << ']';
   11602             :     return;
   11603             :     break;
   11604           4 :   case 26:
   11605             :     // ADR_SXTW_ZZZ_D_0
   11606           4 :     printRegWithShiftExtend<true, 8, 'w', 'd'>(MI, 2, STI, O);
   11607             :     O << ']';
   11608             :     return;
   11609             :     break;
   11610           2 :   case 27:
   11611             :     // ADR_SXTW_ZZZ_D_1
   11612           2 :     printRegWithShiftExtend<true, 16, 'w', 'd'>(MI, 2, STI, O);
   11613             :     O << ']';
   11614             :     return;
   11615             :     break;
   11616           2 :   case 28:
   11617             :     // ADR_SXTW_ZZZ_D_2
   11618           2 :     printRegWithShiftExtend<true, 32, 'w', 'd'>(MI, 2, STI, O);
   11619             :     O << ']';
   11620             :     return;
   11621             :     break;
   11622           2 :   case 29:
   11623             :     // ADR_SXTW_ZZZ_D_3
   11624           2 :     printRegWithShiftExtend<true, 64, 'w', 'd'>(MI, 2, STI, O);
   11625             :     O << ']';
   11626             :     return;
   11627             :     break;
   11628           4 :   case 30:
   11629             :     // ADR_UXTW_ZZZ_D_0
   11630           4 :     printRegWithShiftExtend<false, 8, 'w', 'd'>(MI, 2, STI, O);
   11631             :     O << ']';
   11632             :     return;
   11633             :     break;
   11634           2 :   case 31:
   11635             :     // ADR_UXTW_ZZZ_D_1
   11636           2 :     printRegWithShiftExtend<false, 16, 'w', 'd'>(MI, 2, STI, O);
   11637             :     O << ']';
   11638             :     return;
   11639             :     break;
   11640           2 :   case 32:
   11641             :     // ADR_UXTW_ZZZ_D_2
   11642           2 :     printRegWithShiftExtend<false, 32, 'w', 'd'>(MI, 2, STI, O);
   11643             :     O << ']';
   11644             :     return;
   11645             :     break;
   11646           2 :   case 33:
   11647             :     // ADR_UXTW_ZZZ_D_3
   11648           2 :     printRegWithShiftExtend<false, 64, 'w', 'd'>(MI, 2, STI, O);
   11649             :     O << ']';
   11650             :     return;
   11651             :     break;
   11652         759 :   case 34:
   11653             :     // ANDSWri, ANDWri, EORWri, ORRWri
   11654         759 :     printLogicalImm<int32_t>(MI, 2, STI, O);
   11655         759 :     return;
   11656             :     break;
   11657         237 :   case 35:
   11658             :     // ANDSXri, ANDXri, AND_ZI, EORXri, EOR_ZI, ORRXri, ORR_ZI
   11659         237 :     printLogicalImm<int64_t>(MI, 2, STI, O);
   11660         237 :     return;
   11661             :     break;
   11662          38 :   case 36:
   11663             :     // ANDV_VPZ_H, CNTP_XPP_H, EORV_VPZ_H, FADDV_VPZ_H, FMAXNMV_VPZ_H, FMAXV_...
   11664          38 :     printSVERegOp<'h'>(MI, 2, STI, O);
   11665          38 :     return;
   11666             :     break;
   11667        2312 :   case 37:
   11668             :     // BFMWri, BFMXri, CASAB, CASAH, CASALB, CASALH, CASALW, CASALX, CASAW, C...
   11669        2312 :     printOperand(MI, 3, STI, O);
   11670        2312 :     break;
   11671           0 :   case 38:
   11672             :     // CPY_ZPmI_B
   11673           0 :     printImm8OptLsl<int8_t>(MI, 3, STI, O);
   11674           0 :     return;
   11675             :     break;
   11676           0 :   case 39:
   11677             :     // CPY_ZPmI_D
   11678           0 :     printImm8OptLsl<int64_t>(MI, 3, STI, O);
   11679           0 :     return;
   11680             :     break;
   11681           0 :   case 40:
   11682             :     // CPY_ZPmI_S
   11683           0 :     printImm8OptLsl<int32_t>(MI, 3, STI, O);
   11684           0 :     return;
   11685             :     break;
   11686           0 :   case 41:
   11687             :     // CPY_ZPzI_B
   11688           0 :     printImm8OptLsl<int8_t>(MI, 2, STI, O);
   11689           0 :     return;
   11690             :     break;
   11691           0 :   case 42:
   11692             :     // CPY_ZPzI_D
   11693           0 :     printImm8OptLsl<int64_t>(MI, 2, STI, O);
   11694           0 :     return;
   11695             :     break;
   11696           0 :   case 43:
   11697             :     // CPY_ZPzI_S
   11698           0 :     printImm8OptLsl<int32_t>(MI, 2, STI, O);
   11699           0 :     return;
   11700             :     break;
   11701        1246 :   case 44:
   11702             :     // CPYi16, CPYi32, CPYi64, CPYi8, DUPv16i8lane, DUPv2i32lane, DUPv2i64lan...
   11703        1246 :     printVectorIndex(MI, 2, STI, O);
   11704        1246 :     return;
   11705             :     break;
   11706          12 :   case 45:
   11707             :     // FCMEQ_PPzZ0_H, FCMGE_PPzZ0_H, FCMGT_PPzZ0_H, FCMLE_PPzZ0_H, FCMLT_PPzZ...
   11708          12 :     O << ", #0.0";
   11709          12 :     return;
   11710             :     break;
   11711          18 :   case 46:
   11712             :     // FCMLA_ZZZI_S, FMLA_ZZZI_D, FMLA_ZZZI_S, FMLS_ZZZI_D, FMLS_ZZZI_S, INSv...
   11713          18 :     printVectorIndex(MI, 4, STI, O);
   11714          18 :     break;
   11715           0 :   case 47:
   11716             :     // FCPY_ZPmI_D, FCPY_ZPmI_S
   11717           0 :     printFPImmOperand(MI, 3, STI, O);
   11718           0 :     return;
   11719             :     break;
   11720          12 :   case 48:
   11721             :     // FCVTZS_ZPmZ_HtoD, FCVTZS_ZPmZ_HtoS, FCVTZU_ZPmZ_HtoD, FCVTZU_ZPmZ_HtoS...
   11722          12 :     printSVERegOp<'h'>(MI, 3, STI, O);
   11723          12 :     return;
   11724             :     break;
   11725           4 :   case 49:
   11726             :     // FMUL_ZZZI_H
   11727           4 :     printVectorIndex(MI, 3, STI, O);
   11728           4 :     return;
   11729             :     break;
   11730             :   case 50:
   11731             :     // GLD1B_D_IMM_REAL, GLD1B_S_IMM_REAL, GLD1SB_D_IMM_REAL, GLD1SB_S_IMM_RE...
   11732             :     O << ']';
   11733             :     return;
   11734             :     break;
   11735          36 :   case 51:
   11736             :     // GLD1B_D_REAL, GLD1D_REAL, GLD1H_D_REAL, GLD1SB_D_REAL, GLD1SH_D_REAL, ...
   11737          36 :     printRegWithShiftExtend<false, 8, 'x', 'd'>(MI, 3, STI, O);
   11738             :     O << ']';
   11739             :     return;
   11740             :     break;
   11741          36 :   case 52:
   11742             :     // GLD1B_D_SXTW_REAL, GLD1D_SXTW_REAL, GLD1H_D_SXTW_REAL, GLD1SB_D_SXTW_R...
   11743          36 :     printRegWithShiftExtend<true, 8, 'w', 'd'>(MI, 3, STI, O);
   11744             :     O << ']';
   11745             :     return;
   11746             :     break;
   11747          36 :   case 53:
   11748             :     // GLD1B_D_UXTW_REAL, GLD1D_UXTW_REAL, GLD1H_D_UXTW_REAL, GLD1SB_D_UXTW_R...
   11749          36 :     printRegWithShiftExtend<false, 8, 'w', 'd'>(MI, 3, STI, O);
   11750             :     O << ']';
   11751             :     return;
   11752             :     break;
   11753          26 :   case 54:
   11754             :     // GLD1B_S_SXTW_REAL, GLD1H_S_SXTW_REAL, GLD1SB_S_SXTW_REAL, GLD1SH_S_SXT...
   11755          26 :     printRegWithShiftExtend<true, 8, 'w', 's'>(MI, 3, STI, O);
   11756             :     O << ']';
   11757             :     return;
   11758             :     break;
   11759          26 :   case 55:
   11760             :     // GLD1B_S_UXTW_REAL, GLD1H_S_UXTW_REAL, GLD1SB_S_UXTW_REAL, GLD1SH_S_UXT...
   11761          26 :     printRegWithShiftExtend<false, 8, 'w', 's'>(MI, 3, STI, O);
   11762             :     O << ']';
   11763             :     return;
   11764             :     break;
   11765           6 :   case 56:
   11766             :     // GLD1D_SCALED_REAL, GLDFF1D_SCALED_REAL, SST1D_SCALED
   11767           6 :     printRegWithShiftExtend<false, 64, 'x', 'd'>(MI, 3, STI, O);
   11768             :     O << ']';
   11769             :     return;
   11770             :     break;
   11771           6 :   case 57:
   11772             :     // GLD1D_SXTW_SCALED_REAL, GLDFF1D_SXTW_SCALED_REAL, SST1D_SXTW_SCALED
   11773           6 :     printRegWithShiftExtend<true, 64, 'w', 'd'>(MI, 3, STI, O);
   11774             :     O << ']';
   11775             :     return;
   11776             :     break;
   11777           6 :   case 58:
   11778             :     // GLD1D_UXTW_SCALED_REAL, GLDFF1D_UXTW_SCALED_REAL, SST1D_UXTW_SCALED
   11779           6 :     printRegWithShiftExtend<false, 64, 'w', 'd'>(MI, 3, STI, O);
   11780             :     O << ']';
   11781             :     return;
   11782             :     break;
   11783          10 :   case 59:
   11784             :     // GLD1H_D_SCALED_REAL, GLD1SH_D_SCALED_REAL, GLDFF1H_D_SCALED_REAL, GLDF...
   11785          10 :     printRegWithShiftExtend<false, 16, 'x', 'd'>(MI, 3, STI, O);
   11786             :     O << ']';
   11787             :     return;
   11788             :     break;
   11789          10 :   case 60:
   11790             :     // GLD1H_D_SXTW_SCALED_REAL, GLD1SH_D_SXTW_SCALED_REAL, GLDFF1H_D_SXTW_SC...
   11791          10 :     printRegWithShiftExtend<true, 16, 'w', 'd'>(MI, 3, STI, O);
   11792             :     O << ']';
   11793             :     return;
   11794             :     break;
   11795          10 :   case 61:
   11796             :     // GLD1H_D_UXTW_SCALED_REAL, GLD1SH_D_UXTW_SCALED_REAL, GLDFF1H_D_UXTW_SC...
   11797          10 :     printRegWithShiftExtend<false, 16, 'w', 'd'>(MI, 3, STI, O);
   11798             :     O << ']';
   11799             :     return;
   11800             :     break;
   11801          10 :   case 62:
   11802             :     // GLD1H_S_SXTW_SCALED_REAL, GLD1SH_S_SXTW_SCALED_REAL, GLDFF1H_S_SXTW_SC...
   11803          10 :     printRegWithShiftExtend<true, 16, 'w', 's'>(MI, 3, STI, O);
   11804             :     O << ']';
   11805             :     return;
   11806             :     break;
   11807          10 :   case 63:
   11808             :     // GLD1H_S_UXTW_SCALED_REAL, GLD1SH_S_UXTW_SCALED_REAL, GLDFF1H_S_UXTW_SC...
   11809          10 :     printRegWithShiftExtend<false, 16, 'w', 's'>(MI, 3, STI, O);
   11810             :     O << ']';
   11811             :     return;
   11812             :     break;
   11813          10 :   case 64:
   11814             :     // GLD1SW_D_SCALED_REAL, GLD1W_D_SCALED_REAL, GLDFF1SW_D_SCALED_REAL, GLD...
   11815          10 :     printRegWithShiftExtend<false, 32, 'x', 'd'>(MI, 3, STI, O);
   11816             :     O << ']';
   11817             :     return;
   11818             :     break;
   11819          10 :   case 65:
   11820             :     // GLD1SW_D_SXTW_SCALED_REAL, GLD1W_D_SXTW_SCALED_REAL, GLDFF1SW_D_SXTW_S...
   11821          10 :     printRegWithShiftExtend<true, 32, 'w', 'd'>(MI, 3, STI, O);
   11822             :     O << ']';
   11823             :     return;
   11824             :     break;
   11825          10 :   case 66:
   11826             :     // GLD1SW_D_UXTW_SCALED_REAL, GLD1W_D_UXTW_SCALED_REAL, GLDFF1SW_D_UXTW_S...
   11827          10 :     printRegWithShiftExtend<false, 32, 'w', 'd'>(MI, 3, STI, O);
   11828             :     O << ']';
   11829             :     return;
   11830             :     break;
   11831           6 :   case 67:
   11832             :     // GLD1W_SXTW_SCALED_REAL, GLDFF1W_SXTW_SCALED_REAL, SST1W_SXTW_SCALED
   11833           6 :     printRegWithShiftExtend<true, 32, 'w', 's'>(MI, 3, STI, O);
   11834             :     O << ']';
   11835             :     return;
   11836             :     break;
   11837           6 :   case 68:
   11838             :     // GLD1W_UXTW_SCALED_REAL, GLDFF1W_UXTW_SCALED_REAL, SST1W_UXTW_SCALED
   11839           6 :     printRegWithShiftExtend<false, 32, 'w', 's'>(MI, 3, STI, O);
   11840             :     O << ']';
   11841             :     return;
   11842             :     break;
   11843             :   case 69:
   11844             :     // LD1B, LD1B_D, LD1B_H, LD1B_S, LD1RQ_B, LD1SB_D, LD1SB_H, LD1SB_S, LD2B...
   11845             :     printRegWithShiftExtend<false, 8, 'x', 0>(MI, 3, STI, O);
   11846             :     O << ']';
   11847             :     return;
   11848             :     break;
   11849          38 :   case 70:
   11850             :     // LD1D, LD1RQ_D, LD2D, LD3D, LD4D, LDFF1D_REAL, LDNT1D_ZRR, ST1D, ST2D, ...
   11851          38 :     printRegWithShiftExtend<false, 64, 'x', 0>(MI, 3, STI, O);
   11852             :     O << ']';
   11853             :     return;
   11854             :     break;
   11855          60 :   case 71:
   11856             :     // LD1H, LD1H_D, LD1H_S, LD1RQ_H, LD1SH_D, LD1SH_S, LD2H, LD3H, LD4H, LDF...
   11857          60 :     printRegWithShiftExtend<false, 16, 'x', 0>(MI, 3, STI, O);
   11858             :     O << ']';
   11859             :     return;
   11860             :     break;
   11861          10 :   case 72:
   11862             :     // LD1RD_IMM, LDRAAwriteback, LDRABwriteback
   11863          10 :     printImmScale<8>(MI, 3, STI, O);
   11864          10 :     break;
   11865          42 :   case 73:
   11866             :     // LD1RH_D_IMM, LD1RH_IMM, LD1RH_S_IMM, LD1RSH_D_IMM, LD1RSH_S_IMM, LD2B_...
   11867          42 :     printImmScale<2>(MI, 3, STI, O);
   11868          42 :     break;
   11869          24 :   case 74:
   11870             :     // LD1RQ_B_IMM, LD1RQ_D_IMM, LD1RQ_H_IMM, LD1RQ_W_IMM
   11871          24 :     printImmScale<16>(MI, 3, STI, O);
   11872             :     O << ']';
   11873             :     return;
   11874             :     break;
   11875          50 :   case 75:
   11876             :     // LD1RQ_W, LD1SW_D, LD1W, LD1W_D, LD2W, LD3W, LD4W, LDFF1SW_D_REAL, LDFF...
   11877          50 :     printRegWithShiftExtend<false, 32, 'x', 0>(MI, 3, STI, O);
   11878             :     O << ']';
   11879             :     return;
   11880             :     break;
   11881          38 :   case 76:
   11882             :     // LD1RSW_IMM, LD1RW_D_IMM, LD1RW_IMM, LD4B_IMM, LD4D_IMM, LD4H_IMM, LD4W...
   11883          38 :     printImmScale<4>(MI, 3, STI, O);
   11884          38 :     break;
   11885          32 :   case 77:
   11886             :     // LD3B_IMM, LD3D_IMM, LD3H_IMM, LD3W_IMM, ST3B_IMM, ST3D_IMM, ST3H_IMM, ...
   11887          32 :     printImmScale<3>(MI, 3, STI, O);
   11888          32 :     O << ", mul vl]";
   11889          32 :     return;
   11890             :     break;
   11891           8 :   case 78:
   11892             :     // LDRAAindexed, LDRABindexed
   11893           8 :     printImmScale<8>(MI, 2, STI, O);
   11894             :     O << ']';
   11895             :     return;
   11896             :     break;
   11897             :   case 79:
   11898             :     // LDRBBui, LDRBui, LDRSBWui, LDRSBXui, STRBBui, STRBui
   11899             :     printUImm12Offset<1>(MI, 2, STI, O);
   11900             :     O << ']';
   11901             :     return;
   11902             :     break;
   11903             :   case 80:
   11904             :     // LDRDui, LDRXui, PRFMui, STRDui, STRXui
   11905             :     printUImm12Offset<8>(MI, 2, STI, O);
   11906             :     O << ']';
   11907             :     return;
   11908             :     break;
   11909             :   case 81:
   11910             :     // LDRHHui, LDRHui, LDRSHWui, LDRSHXui, STRHHui, STRHui
   11911             :     printUImm12Offset<2>(MI, 2, STI, O);
   11912             :     O << ']';
   11913             :     return;
   11914             :     break;
   11915             :   case 82:
   11916             :     // LDRQui, STRQui
   11917             :     printUImm12Offset<16>(MI, 2, STI, O);
   11918             :     O << ']';
   11919             :     return;
   11920             :     break;
   11921             :   case 83:
   11922             :     // LDRSWui, LDRSui, LDRWui, STRSui, STRWui
   11923             :     printUImm12Offset<4>(MI, 2, STI, O);
   11924             :     O << ']';
   11925             :     return;
   11926             :     break;
   11927          16 :   case 84:
   11928             :     // PRFB_PRI, PRFD_PRI, PRFH_PRI, PRFW_PRI
   11929          16 :     O << ", mul vl]";
   11930          16 :     return;
   11931             :     break;
   11932          16 :   case 85:
   11933             :     // SQDECP_XPWd_B, SQDECP_XPWd_D, SQDECP_XPWd_H, SQDECP_XPWd_S, SQINCP_XPW...
   11934          16 :     printGPR64as32(MI, 2, STI, O);
   11935          16 :     return;
   11936             :     break;
   11937          13 :   case 86:
   11938             :     // SYSLxt
   11939          13 :     printSysCROperand(MI, 2, STI, O);
   11940          13 :     O << ", ";
   11941          13 :     printSysCROperand(MI, 3, STI, O);
   11942          13 :     O << ", ";
   11943          13 :     printOperand(MI, 4, STI, O);
   11944          13 :     return;
   11945             :     break;
   11946         139 :   case 87:
   11947             :     // TBNZW, TBNZX, TBZW, TBZX
   11948         139 :     printAlignedLabel(MI, 2, STI, O);
   11949         139 :     return;
   11950             :     break;
   11951          36 :   case 88:
   11952             :     // UMAX_ZI_B, UMAX_ZI_D, UMAX_ZI_S, UMIN_ZI_B, UMIN_ZI_D, UMIN_ZI_S
   11953          36 :     printImm(MI, 2, STI, O);
   11954          36 :     return;
   11955             :     break;
   11956             :   }
   11957             : 
   11958             : 
   11959             :   // Fragment 5 encoded into 6 bits for 37 unique commands.
   11960       19009 :   switch ((Bits >> 45) & 63) {
   11961           0 :   default: llvm_unreachable("Invalid command number.");
   11962             :   case 0:
   11963             :     // ABS_ZPmZ_B, ABS_ZPmZ_D, ABS_ZPmZ_S, ADCSWr, ADCSXr, ADCWr, ADCXr, ADDP...
   11964             :     return;
   11965             :     break;
   11966        4943 :   case 1:
   11967             :     // ADDG, ADD_ZPmZ_B, ADD_ZPmZ_D, ADD_ZPmZ_S, ANDS_PPzPP, AND_PPzPP, AND_Z...
   11968        4943 :     O << ", ";
   11969        4943 :     break;
   11970         521 :   case 2:
   11971             :     // ADDHNv2i64_v2i32, ADDHNv2i64_v4i32, ADDPv2i64, ADDv2i64, CMEQv2i64, CM...
   11972         521 :     O << ".2d";
   11973         521 :     return;
   11974             :     break;
   11975        1304 :   case 3:
   11976             :     // ADDHNv4i32_v4i16, ADDHNv4i32_v8i16, ADDPv4i32, ADDv4i32, CMEQv4i32, CM...
   11977        1304 :     O << ".4s";
   11978        1304 :     return;
   11979             :     break;
   11980         533 :   case 4:
   11981             :     // ADDHNv8i16_v16i8, ADDHNv8i16_v8i8, ADDPv8i16, ADDv8i16, CMEQv8i16, CMG...
   11982         533 :     O << ".8h";
   11983         533 :     return;
   11984             :     break;
   11985         664 :   case 5:
   11986             :     // ADDPv16i8, ADDv16i8, ANDv16i8, BICv16i8, BIFv16i8, BITv16i8, BSLv16i8,...
   11987         664 :     O << ".16b";
   11988         664 :     return;
   11989             :     break;
   11990         621 :   case 6:
   11991             :     // ADDPv2i32, ADDv2i32, CMEQv2i32, CMGEv2i32, CMGTv2i32, CMHIv2i32, CMHSv...
   11992         621 :     O << ".2s";
   11993         621 :     return;
   11994             :     break;
   11995         496 :   case 7:
   11996             :     // ADDPv4i16, ADDv4i16, CMEQv4i16, CMGEv4i16, CMGTv4i16, CMHIv4i16, CMHSv...
   11997         496 :     O << ".4h";
   11998         496 :     return;
   11999             :     break;
   12000         548 :   case 8:
   12001             :     // ADDPv8i8, ADDv8i8, ANDv8i8, BICv8i8, BIFv8i8, BITv8i8, BSLv8i8, CMEQv8...
   12002         548 :     O << ".8b";
   12003         548 :     return;
   12004             :     break;
   12005          16 :   case 9:
   12006             :     // ADDSXrx64, ADDXrx64, SUBSXrx64, SUBXrx64
   12007          16 :     printArithExtend(MI, 3, STI, O);
   12008          16 :     return;
   12009             :     break;
   12010         136 :   case 10:
   12011             :     // ADD_ZPmZ_H, AND_ZPmZ_H, ASRR_ZPmZ_H, ASR_ZPmZ_H, BIC_ZPmZ_H, CLASTA_ZP...
   12012         136 :     printSVERegOp<'h'>(MI, 3, STI, O);
   12013         136 :     break;
   12014          42 :   case 11:
   12015             :     // ASRD_ZPmI_H, ASR_ZPmI_H, CMPEQ_PPzZI_H, CMPGE_PPzZI_H, CMPGT_PPzZI_H, ...
   12016          42 :     printOperand(MI, 3, STI, O);
   12017          42 :     return;
   12018             :     break;
   12019          26 :   case 12:
   12020             :     // ASR_WIDE_ZPmZ_H, CMPEQ_WIDE_PPzZZ_H, CMPGE_WIDE_PPzZZ_H, CMPGT_WIDE_PP...
   12021          26 :     printSVERegOp<'d'>(MI, 3, STI, O);
   12022          26 :     return;
   12023             :     break;
   12024         435 :   case 13:
   12025             :     // BCAX, EOR3, EXTv16i8
   12026         435 :     O << ".16b, ";
   12027         435 :     break;
   12028             :   case 14:
   12029             :     // CASAB, CASAH, CASALB, CASALH, CASALW, CASALX, CASAW, CASAX, CASB, CASH...
   12030             :     O << ']';
   12031             :     return;
   12032             :     break;
   12033          16 :   case 15:
   12034             :     // CMPHI_PPzZI_H, CMPHS_PPzZI_H, CMPLO_PPzZI_H, CMPLS_PPzZI_H
   12035          16 :     printImm(MI, 3, STI, O);
   12036          16 :     return;
   12037             :     break;
   12038          41 :   case 16:
   12039             :     // EXTv8i8
   12040          41 :     O << ".8b, ";
   12041          41 :     printOperand(MI, 3, STI, O);
   12042          41 :     return;
   12043             :     break;
   12044          24 :   case 17:
   12045             :     // FADD_ZPmI_H, FSUBR_ZPmI_H, FSUB_ZPmI_H
   12046          24 :     printExactFPImm<AArch64ExactFPImm::half, AArch64ExactFPImm::one>(MI, 3, STI, O);
   12047          24 :     return;
   12048             :     break;
   12049          32 :   case 18:
   12050             :     // FCADDv2f32, FCMLAv2f32
   12051          32 :     O << ".2s, ";
   12052          32 :     break;
   12053          10 :   case 19:
   12054             :     // FCADDv2f64, FCMLAv2f64, XAR
   12055          10 :     O << ".2d, ";
   12056          10 :     break;
   12057           4 :   case 20:
   12058             :     // FCADDv4f16, FCMLAv4f16
   12059           4 :     O << ".4h, ";
   12060           4 :     break;
   12061          10 :   case 21:
   12062             :     // FCADDv4f32, FCMLAv4f32, SM3SS1
   12063          10 :     O << ".4s, ";
   12064          10 :     break;
   12065           4 :   case 22:
   12066             :     // FCADDv8f16, FCMLAv8f16
   12067           4 :     O << ".8h, ";
   12068           4 :     break;
   12069          24 :   case 23:
   12070             :     // FCMEQ_PPzZ0_D, FCMEQ_PPzZ0_S, FCMGE_PPzZ0_D, FCMGE_PPzZ0_S, FCMGT_PPzZ...
   12071          24 :     O << ", #0.0";
   12072          24 :     return;
   12073             :     break;
   12074          32 :   case 24:
   12075             :     // FCMLA_ZPmZZ_H, FMAD_ZPmZZ_H, FMLA_ZPmZZ_H, FMLS_ZPmZZ_H, FMSB_ZPmZZ_H,...
   12076          32 :     printSVERegOp<'h'>(MI, 4, STI, O);
   12077          32 :     break;
   12078         598 :   case 25:
   12079             :     // FCMLAv4f16_indexed, FCMLAv8f16_indexed, FMLALI2_2s, FMLALI2_4s, FMLALI...
   12080         598 :     O << ".h";
   12081         598 :     break;
   12082         676 :   case 26:
   12083             :     // FCMLAv4f32_indexed, FMLAv1i32_indexed, FMLAv2i32_indexed, FMLAv4i32_in...
   12084         676 :     O << ".s";
   12085         676 :     break;
   12086          30 :   case 27:
   12087             :     // FMAXNM_ZPmI_H, FMAX_ZPmI_H, FMINNM_ZPmI_H, FMIN_ZPmI_H
   12088          30 :     printExactFPImm<AArch64ExactFPImm::zero, AArch64ExactFPImm::one>(MI, 3, STI, O);
   12089          30 :     return;
   12090             :     break;
   12091          16 :   case 28:
   12092             :     // FMLAL2_2S, FMLAL_2S, FMLSL2_2S, FMLSL_2S
   12093          16 :     O << ".2h";
   12094          16 :     return;
   12095             :     break;
   12096          84 :   case 29:
   12097             :     // FMLAv1i64_indexed, FMLAv2i64_indexed, FMLSv1i64_indexed, FMLSv2i64_ind...
   12098          84 :     O << ".d";
   12099          84 :     break;
   12100           6 :   case 30:
   12101             :     // FMUL_ZPmI_H
   12102           6 :     printExactFPImm<AArch64ExactFPImm::half, AArch64ExactFPImm::two>(MI, 3, STI, O);
   12103           6 :     return;
   12104             :     break;
   12105           8 :   case 31:
   12106             :     // FMUL_ZZZI_D, FMUL_ZZZI_S
   12107           8 :     printVectorIndex(MI, 3, STI, O);
   12108           8 :     return;
   12109             :     break;
   12110         280 :   case 32:
   12111             :     // LD1B_D_IMM_REAL, LD1B_H_IMM_REAL, LD1B_IMM_REAL, LD1B_S_IMM_REAL, LD1D...
   12112         280 :     O << ", mul vl]";
   12113         280 :     return;
   12114             :     break;
   12115         374 :   case 33:
   12116             :     // LDPDpost, LDPQpost, LDPSWpost, LDPSpost, LDPWpost, LDPXpost, STGPpost,...
   12117         374 :     O << "], ";
   12118         374 :     break;
   12119         867 :   case 34:
   12120             :     // LDRAAwriteback, LDRABwriteback, LDRBBpre, LDRBpre, LDRDpre, LDRHHpre, ...
   12121         867 :     O << "]!";
   12122         867 :     return;
   12123             :     break;
   12124          38 :   case 35:
   12125             :     // SDOTlanev16i8, SDOTlanev8i8, UDOTlanev16i8, UDOTlanev8i8
   12126          38 :     O << ".4b";
   12127          38 :     printVectorIndex(MI, 4, STI, O);
   12128          38 :     return;
   12129             :     break;
   12130          47 :   case 36:
   12131             :     // STLXPW, STLXPX, STXPW, STXPX
   12132          47 :     O << ", [";
   12133          47 :     printOperand(MI, 3, STI, O);
   12134             :     O << ']';
   12135             :     return;
   12136             :     break;
   12137             :   }
   12138             : 
   12139             : 
   12140             :   // Fragment 6 encoded into 6 bits for 38 unique commands.
   12141        7338 :   switch ((Bits >> 51) & 63) {
   12142           0 :   default: llvm_unreachable("Invalid command number.");
   12143        1305 :   case 0:
   12144             :     // ADDG, ASRD_ZPmI_B, ASRD_ZPmI_D, ASRD_ZPmI_S, ASR_ZPmI_B, ASR_ZPmI_D, A...
   12145        1305 :     printOperand(MI, 3, STI, O);
   12146        1305 :     return;
   12147             :     break;
   12148         172 :   case 1:
   12149             :     // ADD_ZPmZ_B, ANDS_PPzPP, AND_PPzPP, AND_ZPmZ_B, ASRR_ZPmZ_B, ASR_ZPmZ_B...
   12150         172 :     printSVERegOp<'b'>(MI, 3, STI, O);
   12151         172 :     return;
   12152             :     break;
   12153         364 :   case 2:
   12154             :     // ADD_ZPmZ_D, AND_ZPmZ_D, ASRR_ZPmZ_D, ASR_WIDE_ZPmZ_B, ASR_WIDE_ZPmZ_S,...
   12155         364 :     printSVERegOp<'d'>(MI, 3, STI, O);
   12156         364 :     break;
   12157             :   case 3:
   12158             :     // ADD_ZPmZ_H, AND_ZPmZ_H, ASRR_ZPmZ_H, ASR_ZPmZ_H, BIC_ZPmZ_H, CLASTA_ZP...
   12159             :     return;
   12160             :     break;
   12161         154 :   case 4:
   12162             :     // ADD_ZPmZ_S, AND_ZPmZ_S, ASRR_ZPmZ_S, ASR_ZPmZ_S, BIC_ZPmZ_S, CLASTA_RP...
   12163         154 :     printSVERegOp<'s'>(MI, 3, STI, O);
   12164         154 :     break;
   12165           6 :   case 5:
   12166             :     // BCAX, EOR3, SM3SS1
   12167           6 :     printVRegOperand(MI, 3, STI, O);
   12168           6 :     break;
   12169           0 :   case 6:
   12170             :     // BFMWri, BFMXri
   12171           0 :     printOperand(MI, 4, STI, O);
   12172           0 :     return;
   12173             :     break;
   12174         735 :   case 7:
   12175             :     // CCMNWi, CCMNWr, CCMNXi, CCMNXr, CCMPWi, CCMPWr, CCMPXi, CCMPXr, CSELWr...
   12176         735 :     printCondCode(MI, 3, STI, O);
   12177         735 :     return;
   12178             :     break;
   12179          10 :   case 8:
   12180             :     // CLASTA_RPZ_H, CLASTA_VPZ_H, CLASTB_RPZ_H, CLASTB_VPZ_H, FADDA_VPZ_H
   12181          10 :     printSVERegOp<'h'>(MI, 3, STI, O);
   12182          10 :     return;
   12183             :     break;
   12184          54 :   case 9:
   12185             :     // CMPHI_PPzZI_B, CMPHI_PPzZI_D, CMPHI_PPzZI_S, CMPHS_PPzZI_B, CMPHS_PPzZ...
   12186          54 :     printImm(MI, 3, STI, O);
   12187          54 :     return;
   12188             :     break;
   12189          36 :   case 10:
   12190             :     // FADD_ZPmI_D, FADD_ZPmI_S, FSUBR_ZPmI_D, FSUBR_ZPmI_S, FSUB_ZPmI_D, FSU...
   12191          36 :     printExactFPImm<AArch64ExactFPImm::half, AArch64ExactFPImm::one>(MI, 3, STI, O);
   12192          36 :     return;
   12193             :     break;
   12194          12 :   case 11:
   12195             :     // FCADD_ZPmZ_H, FCMLA_ZPmZZ_H
   12196          12 :     O << ", ";
   12197          12 :     break;
   12198          24 :   case 12:
   12199             :     // FCADDv2f32, FCADDv2f64, FCADDv4f16, FCADDv4f32, FCADDv8f16
   12200          24 :     printComplexRotationOp<180, 90>(MI, 3, STI, O);
   12201          24 :     return;
   12202             :     break;
   12203          84 :   case 13:
   12204             :     // FCMLA_ZPmZZ_D, FMAD_ZPmZZ_D, FMLA_ZPmZZ_D, FMLS_ZPmZZ_D, FMSB_ZPmZZ_D,...
   12205          84 :     printSVERegOp<'d'>(MI, 4, STI, O);
   12206          84 :     break;
   12207          32 :   case 14:
   12208             :     // FCMLA_ZPmZZ_S, FMAD_ZPmZZ_S, FMLA_ZPmZZ_S, FMLS_ZPmZZ_S, FMSB_ZPmZZ_S,...
   12209          32 :     printSVERegOp<'s'>(MI, 4, STI, O);
   12210          32 :     break;
   12211           6 :   case 15:
   12212             :     // FCMLA_ZZZI_S
   12213           6 :     printComplexRotationOp<90, 0>(MI, 5, STI, O);
   12214           6 :     return;
   12215             :     break;
   12216          32 :   case 16:
   12217             :     // FCMLAv2f32, FCMLAv2f64, FCMLAv4f16, FCMLAv4f32, FCMLAv8f16
   12218          32 :     printComplexRotationOp<90, 0>(MI, 4, STI, O);
   12219          32 :     return;
   12220             :     break;
   12221         797 :   case 17:
   12222             :     // FCMLAv4f16_indexed, FCMLAv4f32_indexed, FCMLAv8f16_indexed, FMLALI2_2s...
   12223         797 :     printVectorIndex(MI, 4, STI, O);
   12224         797 :     break;
   12225          48 :   case 18:
   12226             :     // FMAXNM_ZPmI_D, FMAXNM_ZPmI_S, FMAX_ZPmI_D, FMAX_ZPmI_S, FMINNM_ZPmI_D,...
   12227          48 :     printExactFPImm<AArch64ExactFPImm::zero, AArch64ExactFPImm::one>(MI, 3, STI, O);
   12228          48 :     return;
   12229             :     break;
   12230         561 :   case 19:
   12231             :     // FMULXv1i16_indexed, FMULXv1i32_indexed, FMULXv1i64_indexed, FMULXv2i32...
   12232         561 :     printVectorIndex(MI, 3, STI, O);
   12233         561 :     return;
   12234             :     break;
   12235          12 :   case 20:
   12236             :     // FMUL_ZPmI_D, FMUL_ZPmI_S
   12237          12 :     printExactFPImm<AArch64ExactFPImm::half, AArch64ExactFPImm::two>(MI, 3, STI, O);
   12238          12 :     return;
   12239             :     break;
   12240        1271 :   case 21:
   12241             :     // LDNPDi, LDNPXi, LDPDi, LDPXi, STNPDi, STNPXi, STPDi, STPXi
   12242        1271 :     printImmScale<8>(MI, 3, STI, O);
   12243             :     O << ']';
   12244             :     return;
   12245             :     break;
   12246         130 :   case 22:
   12247             :     // LDNPQi, LDPQi, STGPi, STNPQi, STPQi
   12248         130 :     printImmScale<16>(MI, 3, STI, O);
   12249             :     O << ']';
   12250             :     return;
   12251             :     break;
   12252         168 :   case 23:
   12253             :     // LDNPSi, LDNPWi, LDPSWi, LDPSi, LDPWi, STNPSi, STNPWi, STPSi, STPWi
   12254         168 :     printImmScale<4>(MI, 3, STI, O);
   12255             :     O << ']';
   12256             :     return;
   12257             :     break;
   12258         550 :   case 24:
   12259             :     // LDPDpost, LDPDpre, LDPXpost, LDPXpre, STPDpost, STPDpre, STPXpost, STP...
   12260         550 :     printImmScale<8>(MI, 4, STI, O);
   12261         550 :     break;
   12262          51 :   case 25:
   12263             :     // LDPQpost, LDPQpre, STGPpost, STGPpre, STPQpost, STPQpre
   12264          51 :     printImmScale<16>(MI, 4, STI, O);
   12265          51 :     break;
   12266         139 :   case 26:
   12267             :     // LDPSWpost, LDPSWpre, LDPSpost, LDPSpre, LDPWpost, LDPWpre, STPSpost, S...
   12268         139 :     printImmScale<4>(MI, 4, STI, O);
   12269         139 :     break;
   12270             :   case 27:
   12271             :     // LDRBBroW, LDRBroW, LDRSBWroW, LDRSBXroW, STRBBroW, STRBroW
   12272             :     printMemExtend<'w', 8>(MI, 3, STI, O);
   12273             :     O << ']';
   12274             :     return;
   12275             :     break;
   12276             :   case 28:
   12277             :     // LDRBBroX, LDRBroX, LDRSBWroX, LDRSBXroX, STRBBroX, STRBroX
   12278             :     printMemExtend<'x', 8>(MI, 3, STI, O);
   12279             :     O << ']';
   12280             :     return;
   12281             :     break;
   12282             :   case 29:
   12283             :     // LDRDroW, LDRXroW, PRFMroW, STRDroW, STRXroW
   12284             :     printMemExtend<'w', 64>(MI, 3, STI, O);
   12285             :     O << ']';
   12286             :     return;
   12287             :     break;
   12288             :   case 30:
   12289             :     // LDRDroX, LDRXroX, PRFMroX, STRDroX, STRXroX
   12290             :     printMemExtend<'x', 64>(MI, 3, STI, O);
   12291             :     O << ']';
   12292             :     return;
   12293             :     break;
   12294             :   case 31:
   12295             :     // LDRHHroW, LDRHroW, LDRSHWroW, LDRSHXroW, STRHHroW, STRHroW
   12296             :     printMemExtend<'w', 16>(MI, 3, STI, O);
   12297             :     O << ']';
   12298             :     return;
   12299             :     break;
   12300             :   case 32:
   12301             :     // LDRHHroX, LDRHroX, LDRSHWroX, LDRSHXroX, STRHHroX, STRHroX
   12302             :     printMemExtend<'x', 16>(MI, 3, STI, O);
   12303             :     O << ']';
   12304             :     return;
   12305             :     break;
   12306             :   case 33:
   12307             :     // LDRQroW, STRQroW
   12308             :     printMemExtend<'w', 128>(MI, 3, STI, O);
   12309             :     O << ']';
   12310             :     return;
   12311             :     break;
   12312             :   case 34:
   12313             :     // LDRQroX, STRQroX
   12314             :     printMemExtend<'x', 128>(MI, 3, STI, O);
   12315             :     O << ']';
   12316             :     return;
   12317             :     break;
   12318             :   case 35:
   12319             :     // LDRSWroW, LDRSroW, LDRWroW, STRSroW, STRWroW
   12320             :     printMemExtend<'w', 32>(MI, 3, STI, O);
   12321             :     O << ']';
   12322             :     return;
   12323             :     break;
   12324             :   case 36:
   12325             :     // LDRSWroX, LDRSroX, LDRWroX, STRSroX, STRWroX
   12326             :     printMemExtend<'x', 32>(MI, 3, STI, O);
   12327             :     O << ']';
   12328             :     return;
   12329             :     break;
   12330           8 :   case 37:
   12331             :     // MAD_ZPmZZ_B, MLA_ZPmZZ_B, MLS_ZPmZZ_B, MSB_ZPmZZ_B
   12332           8 :     printSVERegOp<'b'>(MI, 4, STI, O);
   12333           8 :     return;
   12334             :     break;
   12335             :   }
   12336             : 
   12337             : 
   12338             :   // Fragment 7 encoded into 3 bits for 7 unique commands.
   12339        2189 :   switch ((Bits >> 57) & 7) {
   12340           0 :   default: llvm_unreachable("Invalid command number.");
   12341             :   case 0:
   12342             :     // ADD_ZPmZ_D, ADD_ZPmZ_S, AND_ZPmZ_D, AND_ZPmZ_S, ASRR_ZPmZ_D, ASRR_ZPmZ...
   12343             :     return;
   12344             :     break;
   12345           4 :   case 1:
   12346             :     // BCAX, EOR3
   12347           4 :     O << ".16b";
   12348           4 :     return;
   12349             :     break;
   12350          60 :   case 2:
   12351             :     // FCADD_ZPmZ_D, FCADD_ZPmZ_S, FCMLA_ZPmZZ_D, FCMLA_ZPmZZ_S, FCMLAv4f16_i...
   12352          60 :     O << ", ";
   12353             :     break;
   12354           4 :   case 3:
   12355             :     // FCADD_ZPmZ_H
   12356           4 :     printComplexRotationOp<180, 90>(MI, 4, STI, O);
   12357           4 :     return;
   12358             :     break;
   12359           8 :   case 4:
   12360             :     // FCMLA_ZPmZZ_H
   12361           8 :     printComplexRotationOp<90, 0>(MI, 5, STI, O);
   12362           8 :     return;
   12363             :     break;
   12364         366 :   case 5:
   12365             :     // LDPDpre, LDPQpre, LDPSWpre, LDPSpre, LDPWpre, LDPXpre, STGPpre, STPDpr...
   12366         366 :     O << "]!";
   12367         366 :     return;
   12368             :     break;
   12369           2 :   case 6:
   12370             :     // SM3SS1
   12371           2 :     O << ".4s";
   12372           2 :     return;
   12373             :     break;
   12374             :   }
   12375             : 
   12376             : 
   12377             :   // Fragment 8 encoded into 1 bits for 2 unique commands.
   12378          60 :   if ((Bits >> 60) & 1) {
   12379             :     // FCMLA_ZPmZZ_D, FCMLA_ZPmZZ_S, FCMLAv4f16_indexed, FCMLAv4f32_indexed, ...
   12380          48 :     printComplexRotationOp<90, 0>(MI, 5, STI, O);
   12381          48 :     return;
   12382             :   } else {
   12383             :     // FCADD_ZPmZ_D, FCADD_ZPmZ_S
   12384          12 :     printComplexRotationOp<180, 90>(MI, 4, STI, O);
   12385          12 :     return;
   12386             :   }
   12387             : 
   12388             : }
   12389             : 
   12390             : 
   12391             : /// getRegisterName - This method is automatically generated by tblgen
   12392             : /// from the register set description.  This returns the assembler name
   12393             : /// for the specified register.
   12394      210252 : const char *AArch64InstPrinter::
   12395             : getRegisterName(unsigned RegNo, unsigned AltIdx) {
   12396             :   assert(RegNo && RegNo < 661 && "Invalid register number!");
   12397             : 
   12398             :   static const char AsmStrsNoRegAltName[] = {
   12399             :   /* 0 */ 'D', '7', '_', 'D', '8', '_', 'D', '9', '_', 'D', '1', '0', 0,
   12400             :   /* 13 */ 'Q', '7', '_', 'Q', '8', '_', 'Q', '9', '_', 'Q', '1', '0', 0,
   12401             :   /* 26 */ 'W', '9', '_', 'W', '1', '0', 0,
   12402             :   /* 33 */ 'X', '9', '_', 'X', '1', '0', 0,
   12403             :   /* 40 */ 'Z', '7', '_', 'Z', '8', '_', 'Z', '9', '_', 'Z', '1', '0', 0,
   12404             :   /* 53 */ 'b', '1', '0', 0,
   12405             :   /* 57 */ 'd', '1', '0', 0,
   12406             :   /* 61 */ 'h', '1', '0', 0,
   12407             :   /* 65 */ 'p', '1', '0', 0,
   12408             :   /* 69 */ 'q', '1', '0', 0,
   12409             :   /* 73 */ 's', '1', '0', 0,
   12410             :   /* 77 */ 'w', '1', '0', 0,
   12411             :   /* 81 */ 'x', '1', '0', 0,
   12412             :   /* 85 */ 'z', '1', '0', 0,
   12413             :   /* 89 */ 'D', '1', '7', '_', 'D', '1', '8', '_', 'D', '1', '9', '_', 'D', '2', '0', 0,
   12414             :   /* 105 */ 'Q', '1', '7', '_', 'Q', '1', '8', '_', 'Q', '1', '9', '_', 'Q', '2', '0', 0,
   12415             :   /* 121 */ 'W', '1', '9', '_', 'W', '2', '0', 0,
   12416             :   /* 129 */ 'X', '1', '9', '_', 'X', '2', '0', 0,
   12417             :   /* 137 */ 'Z', '1', '7', '_', 'Z', '1', '8', '_', 'Z', '1', '9', '_', 'Z', '2', '0', 0,
   12418             :   /* 153 */ 'b', '2', '0', 0,
   12419             :   /* 157 */ 'd', '2', '0', 0,
   12420             :   /* 161 */ 'h', '2', '0', 0,
   12421             :   /* 165 */ 'q', '2', '0', 0,
   12422             :   /* 169 */ 's', '2', '0', 0,
   12423             :   /* 173 */ 'w', '2', '0', 0,
   12424             :   /* 177 */ 'x', '2', '0', 0,
   12425             :   /* 181 */ 'z', '2', '0', 0,
   12426             :   /* 185 */ 'D', '2', '7', '_', 'D', '2', '8', '_', 'D', '2', '9', '_', 'D', '3', '0', 0,
   12427             :   /* 201 */ 'Q', '2', '7', '_', 'Q', '2', '8', '_', 'Q', '2', '9', '_', 'Q', '3', '0', 0,
   12428             :   /* 217 */ 'W', '2', '9', '_', 'W', '3', '0', 0,
   12429             :   /* 225 */ 'Z', '2', '7', '_', 'Z', '2', '8', '_', 'Z', '2', '9', '_', 'Z', '3', '0', 0,
   12430             :   /* 241 */ 'b', '3', '0', 0,
   12431             :   /* 245 */ 'd', '3', '0', 0,
   12432             :   /* 249 */ 'h', '3', '0', 0,
   12433             :   /* 253 */ 'q', '3', '0', 0,
   12434             :   /* 257 */ 's', '3', '0', 0,
   12435             :   /* 261 */ 'w', '3', '0', 0,
   12436             :   /* 265 */ 'x', '3', '0', 0,
   12437             :   /* 269 */ 'z', '3', '0', 0,
   12438             :   /* 273 */ 'D', '2', '9', '_', 'D', '3', '0', '_', 'D', '3', '1', '_', 'D', '0', 0,
   12439             :   /* 288 */ 'Q', '2', '9', '_', 'Q', '3', '0', '_', 'Q', '3', '1', '_', 'Q', '0', 0,
   12440             :   /* 303 */ 'W', 'Z', 'R', '_', 'W', '0', 0,
   12441             :   /* 310 */ 'X', 'Z', 'R', '_', 'X', '0', 0,
   12442             :   /* 317 */ 'Z', '2', '9', '_', 'Z', '3', '0', '_', 'Z', '3', '1', '_', 'Z', '0', 0,
   12443             :   /* 332 */ 'b', '0', 0,
   12444             :   /* 335 */ 'd', '0', 0,
   12445             :   /* 338 */ 'h', '0', 0,
   12446             :   /* 341 */ 'p', '0', 0,
   12447             :   /* 344 */ 'q', '0', 0,
   12448             :   /* 347 */ 's', '0', 0,
   12449             :   /* 350 */ 'w', '0', 0,
   12450             :   /* 353 */ 'x', '0', 0,
   12451             :   /* 356 */ 'z', '0', 0,
   12452             :   /* 359 */ 'D', '8', '_', 'D', '9', '_', 'D', '1', '0', '_', 'D', '1', '1', 0,
   12453             :   /* 373 */ 'Q', '8', '_', 'Q', '9', '_', 'Q', '1', '0', '_', 'Q', '1', '1', 0,
   12454             :   /* 387 */ 'W', '1', '0', '_', 'W', '1', '1', 0,
   12455             :   /* 395 */ 'X', '1', '0', '_', 'X', '1', '1', 0,
   12456             :   /* 403 */ 'Z', '8', '_', 'Z', '9', '_', 'Z', '1', '0', '_', 'Z', '1', '1', 0,
   12457             :   /* 417 */ 'b', '1', '1', 0,
   12458             :   /* 421 */ 'd', '1', '1', 0,
   12459             :   /* 425 */ 'h', '1', '1', 0,
   12460             :   /* 429 */ 'p', '1', '1', 0,
   12461             :   /* 433 */ 'q', '1', '1', 0,
   12462             :   /* 437 */ 's', '1', '1', 0,
   12463             :   /* 441 */ 'w', '1', '1', 0,
   12464             :   /* 445 */ 'x', '1', '1', 0,
   12465             :   /* 449 */ 'z', '1', '1', 0,
   12466             :   /* 453 */ 'D', '1', '8', '_', 'D', '1', '9', '_', 'D', '2', '0', '_', 'D', '2', '1', 0,
   12467             :   /* 469 */ 'Q', '1', '8', '_', 'Q', '1', '9', '_', 'Q', '2', '0', '_', 'Q', '2', '1', 0,
   12468             :   /* 485 */ 'W', '2', '0', '_', 'W', '2', '1', 0,
   12469             :   /* 493 */ 'X', '2', '0', '_', 'X', '2', '1', 0,
   12470             :   /* 501 */ 'Z', '1', '8', '_', 'Z', '1', '9', '_', 'Z', '2', '0', '_', 'Z', '2', '1', 0,
   12471             :   /* 517 */ 'b', '2', '1', 0,
   12472             :   /* 521 */ 'd', '2', '1', 0,
   12473             :   /* 525 */ 'h', '2', '1', 0,
   12474             :   /* 529 */ 'q', '2', '1', 0,
   12475             :   /* 533 */ 's', '2', '1', 0,
   12476             :   /* 537 */ 'w', '2', '1', 0,
   12477             :   /* 541 */ 'x', '2', '1', 0,
   12478             :   /* 545 */ 'z', '2', '1', 0,
   12479             :   /* 549 */ 'D', '2', '8', '_', 'D', '2', '9', '_', 'D', '3', '0', '_', 'D', '3', '1', 0,
   12480             :   /* 565 */ 'Q', '2', '8', '_', 'Q', '2', '9', '_', 'Q', '3', '0', '_', 'Q', '3', '1', 0,
   12481             :   /* 581 */ 'Z', '2', '8', '_', 'Z', '2', '9', '_', 'Z', '3', '0', '_', 'Z', '3', '1', 0,
   12482             :   /* 597 */ 'b', '3', '1', 0,
   12483             :   /* 601 */ 'd', '3', '1', 0,
   12484             :   /* 605 */ 'h', '3', '1', 0,
   12485             :   /* 609 */ 'q', '3', '1', 0,
   12486             :   /* 613 */ 's', '3', '1', 0,
   12487             :   /* 617 */ 'z', '3', '1', 0,
   12488             :   /* 621 */ 'D', '3', '0', '_', 'D', '3', '1', '_', 'D', '0', '_', 'D', '1', 0,
   12489             :   /* 635 */ 'Q', '3', '0', '_', 'Q', '3', '1', '_', 'Q', '0', '_', 'Q', '1', 0,
   12490             :   /* 649 */ 'W', '0', '_', 'W', '1', 0,
   12491             :   /* 655 */ 'X', '0', '_', 'X', '1', 0,
   12492             :   /* 661 */ 'Z', '3', '0', '_', 'Z', '3', '1', '_', 'Z', '0', '_', 'Z', '1', 0,
   12493             :   /* 675 */ 'b', '1', 0,
   12494             :   /* 678 */ 'd', '1', 0,
   12495             :   /* 681 */ 'h', '1', 0,
   12496             :   /* 684 */ 'p', '1', 0,
   12497             :   /* 687 */ 'q', '1', 0,
   12498             :   /* 690 */ 's', '1', 0,
   12499             :   /* 693 */ 'w', '1', 0,
   12500             :   /* 696 */ 'x', '1', 0,
   12501             :   /* 699 */ 'z', '1', 0,
   12502             :   /* 702 */ 'D', '9', '_', 'D', '1', '0', '_', 'D', '1', '1', '_', 'D', '1', '2', 0,
   12503             :   /* 717 */ 'Q', '9', '_', 'Q', '1', '0', '_', 'Q', '1', '1', '_', 'Q', '1', '2', 0,
   12504             :   /* 732 */ 'W', '1', '1', '_', 'W', '1', '2', 0,
   12505             :   /* 740 */ 'X', '1', '1', '_', 'X', '1', '2', 0,
   12506             :   /* 748 */ 'Z', '9', '_', 'Z', '1', '0', '_', 'Z', '1', '1', '_', 'Z', '1', '2', 0,
   12507             :   /* 763 */ 'b', '1', '2', 0,
   12508             :   /* 767 */ 'd', '1', '2', 0,
   12509             :   /* 771 */ 'h', '1', '2', 0,
   12510             :   /* 775 */ 'p', '1', '2', 0,
   12511             :   /* 779 */ 'q', '1', '2', 0,
   12512             :   /* 783 */ 's', '1', '2', 0,
   12513             :   /* 787 */ 'w', '1', '2', 0,
   12514             :   /* 791 */ 'x', '1', '2', 0,
   12515             :   /* 795 */ 'z', '1', '2', 0,
   12516             :   /* 799 */ 'D', '1', '9', '_', 'D', '2', '0', '_', 'D', '2', '1', '_', 'D', '2', '2', 0,
   12517             :   /* 815 */ 'Q', '1', '9', '_', 'Q', '2', '0', '_', 'Q', '2', '1', '_', 'Q', '2', '2', 0,
   12518             :   /* 831 */ 'W', '2', '1', '_', 'W', '2', '2', 0,
   12519             :   /* 839 */ 'X', '2', '1', '_', 'X', '2', '2', 0,
   12520             :   /* 847 */ 'Z', '1', '9', '_', 'Z', '2', '0', '_', 'Z', '2', '1', '_', 'Z', '2', '2', 0,
   12521             :   /* 863 */ 'b', '2', '2', 0,
   12522             :   /* 867 */ 'd', '2', '2', 0,
   12523             :   /* 871 */ 'h', '2', '2', 0,
   12524             :   /* 875 */ 'q', '2', '2', 0,
   12525             :   /* 879 */ 's', '2', '2', 0,
   12526             :   /* 883 */ 'w', '2', '2', 0,
   12527             :   /* 887 */ 'x', '2', '2', 0,
   12528             :   /* 891 */ 'z', '2', '2', 0,
   12529             :   /* 895 */ 'D', '3', '1', '_', 'D', '0', '_', 'D', '1', '_', 'D', '2', 0,
   12530             :   /* 908 */ 'Q', '3', '1', '_', 'Q', '0', '_', 'Q', '1', '_', 'Q', '2', 0,
   12531             :   /* 921 */ 'W', '1', '_', 'W', '2', 0,
   12532             :   /* 927 */ 'X', '1', '_', 'X', '2', 0,
   12533             :   /* 933 */ 'Z', '3', '1', '_', 'Z', '0', '_', 'Z', '1', '_', 'Z', '2', 0,
   12534             :   /* 946 */ 'b', '2', 0,
   12535             :   /* 949 */ 'd', '2', 0,
   12536             :   /* 952 */ 'h', '2', 0,
   12537             :   /* 955 */ 'p', '2', 0,
   12538             :   /* 958 */ 'q', '2', 0,
   12539             :   /* 961 */ 's', '2', 0,
   12540             :   /* 964 */ 'w', '2', 0,
   12541             :   /* 967 */ 'x', '2', 0,
   12542             :   /* 970 */ 'z', '2', 0,
   12543             :   /* 973 */ 'D', '1', '0', '_', 'D', '1', '1', '_', 'D', '1', '2', '_', 'D', '1', '3', 0,
   12544             :   /* 989 */ 'Q', '1', '0', '_', 'Q', '1', '1', '_', 'Q', '1', '2', '_', 'Q', '1', '3', 0,
   12545             :   /* 1005 */ 'W', '1', '2', '_', 'W', '1', '3', 0,
   12546             :   /* 1013 */ 'X', '1', '2', '_', 'X', '1', '3', 0,
   12547             :   /* 1021 */ 'Z', '1', '0', '_', 'Z', '1', '1', '_', 'Z', '1', '2', '_', 'Z', '1', '3', 0,
   12548             :   /* 1037 */ 'b', '1', '3', 0,
   12549             :   /* 1041 */ 'd', '1', '3', 0,
   12550             :   /* 1045 */ 'h', '1', '3', 0,
   12551             :   /* 1049 */ 'p', '1', '3', 0,
   12552             :   /* 1053 */ 'q', '1', '3', 0,
   12553             :   /* 1057 */ 's', '1', '3', 0,
   12554             :   /* 1061 */ 'w', '1', '3', 0,
   12555             :   /* 1065 */ 'x', '1', '3', 0,
   12556             :   /* 1069 */ 'z', '1', '3', 0,
   12557             :   /* 1073 */ 'D', '2', '0', '_', 'D', '2', '1', '_', 'D', '2', '2', '_', 'D', '2', '3', 0,
   12558             :   /* 1089 */ 'Q', '2', '0', '_', 'Q', '2', '1', '_', 'Q', '2', '2', '_', 'Q', '2', '3', 0,
   12559             :   /* 1105 */ 'W', '2', '2', '_', 'W', '2', '3', 0,
   12560             :   /* 1113 */ 'X', '2', '2', '_', 'X', '2', '3', 0,
   12561             :   /* 1121 */ 'Z', '2', '0', '_', 'Z', '2', '1', '_', 'Z', '2', '2', '_', 'Z', '2', '3', 0,
   12562             :   /* 1137 */ 'b', '2', '3', 0,
   12563             :   /* 1141 */ 'd', '2', '3', 0,
   12564             :   /* 1145 */ 'h', '2', '3', 0,
   12565             :   /* 1149 */ 'q', '2', '3', 0,
   12566             :   /* 1153 */ 's', '2', '3', 0,
   12567             :   /* 1157 */ 'w', '2', '3', 0,
   12568             :   /* 1161 */ 'x', '2', '3', 0,
   12569             :   /* 1165 */ 'z', '2', '3', 0,
   12570             :   /* 1169 */ 'D', '0', '_', 'D', '1', '_', 'D', '2', '_', 'D', '3', 0,
   12571             :   /* 1181 */ 'Q', '0', '_', 'Q', '1', '_', 'Q', '2', '_', 'Q', '3', 0,
   12572             :   /* 1193 */ 'W', '2', '_', 'W', '3', 0,
   12573             :   /* 1199 */ 'X', '2', '_', 'X', '3', 0,
   12574             :   /* 1205 */ 'Z', '0', '_', 'Z', '1', '_', 'Z', '2', '_', 'Z', '3', 0,
   12575             :   /* 1217 */ 'b', '3', 0,
   12576             :   /* 1220 */ 'd', '3', 0,
   12577             :   /* 1223 */ 'h', '3', 0,
   12578             :   /* 1226 */ 'p', '3', 0,
   12579             :   /* 1229 */ 'q', '3', 0,
   12580             :   /* 1232 */ 's', '3', 0,
   12581             :   /* 1235 */ 'w', '3', 0,
   12582             :   /* 1238 */ 'x', '3', 0,
   12583             :   /* 1241 */ 'z', '3', 0,
   12584             :   /* 1244 */ 'D', '1', '1', '_', 'D', '1', '2', '_', 'D', '1', '3', '_', 'D', '1', '4', 0,
   12585             :   /* 1260 */ 'Q', '1', '1', '_', 'Q', '1', '2', '_', 'Q', '1', '3', '_', 'Q', '1', '4', 0,
   12586             :   /* 1276 */ 'W', '1', '3', '_', 'W', '1', '4', 0,
   12587             :   /* 1284 */ 'X', '1', '3', '_', 'X', '1', '4', 0,
   12588             :   /* 1292 */ 'Z', '1', '1', '_', 'Z', '1', '2', '_', 'Z', '1', '3', '_', 'Z', '1', '4', 0,
   12589             :   /* 1308 */ 'b', '1', '4', 0,
   12590             :   /* 1312 */ 'd', '1', '4', 0,
   12591             :   /* 1316 */ 'h', '1', '4', 0,
   12592             :   /* 1320 */ 'p', '1', '4', 0,
   12593             :   /* 1324 */ 'q', '1', '4', 0,
   12594             :   /* 1328 */ 's', '1', '4', 0,
   12595             :   /* 1332 */ 'w', '1', '4', 0,
   12596             :   /* 1336 */ 'x', '1', '4', 0,
   12597             :   /* 1340 */ 'z', '1', '4', 0,
   12598             :   /* 1344 */ 'D', '2', '1', '_', 'D', '2', '2', '_', 'D', '2', '3', '_', 'D', '2', '4', 0,
   12599             :   /* 1360 */ 'Q', '2', '1', '_', 'Q', '2', '2', '_', 'Q', '2', '3', '_', 'Q', '2', '4', 0,
   12600             :   /* 1376 */ 'W', '2', '3', '_', 'W', '2', '4', 0,
   12601             :   /* 1384 */ 'X', '2', '3', '_', 'X', '2', '4', 0,
   12602             :   /* 1392 */ 'Z', '2', '1', '_', 'Z', '2', '2', '_', 'Z', '2', '3', '_', 'Z', '2', '4', 0,
   12603             :   /* 1408 */ 'b', '2', '4', 0,
   12604             :   /* 1412 */ 'd', '2', '4', 0,
   12605             :   /* 1416 */ 'h', '2', '4', 0,
   12606             :   /* 1420 */ 'q', '2', '4', 0,
   12607             :   /* 1424 */ 's', '2', '4', 0,
   12608             :   /* 1428 */ 'w', '2', '4', 0,
   12609             :   /* 1432 */ 'x', '2', '4', 0,
   12610             :   /* 1436 */ 'z', '2', '4', 0,
   12611             :   /* 1440 */ 'D', '1', '_', 'D', '2', '_', 'D', '3', '_', 'D', '4', 0,
   12612             :   /* 1452 */ 'Q', '1', '_', 'Q', '2', '_', 'Q', '3', '_', 'Q', '4', 0,
   12613             :   /* 1464 */ 'W', '3', '_', 'W', '4', 0,
   12614             :   /* 1470 */ 'X', '3', '_', 'X', '4', 0,
   12615             :   /* 1476 */ 'Z', '1', '_', 'Z', '2', '_', 'Z', '3', '_', 'Z', '4', 0,
   12616             :   /* 1488 */ 'b', '4', 0,
   12617             :   /* 1491 */ 'd', '4', 0,
   12618             :   /* 1494 */ 'h', '4', 0,
   12619             :   /* 1497 */ 'p', '4', 0,
   12620             :   /* 1500 */ 'q', '4', 0,
   12621             :   /* 1503 */ 's', '4', 0,
   12622             :   /* 1506 */ 'w', '4', 0,
   12623             :   /* 1509 */ 'x', '4', 0,
   12624             :   /* 1512 */ 'z', '4', 0,
   12625             :   /* 1515 */ 'D', '1', '2', '_', 'D', '1', '3', '_', 'D', '1', '4', '_', 'D', '1', '5', 0,
   12626             :   /* 1531 */ 'Q', '1', '2', '_', 'Q', '1', '3', '_', 'Q', '1', '4', '_', 'Q', '1', '5', 0,
   12627             :   /* 1547 */ 'W', '1', '4', '_', 'W', '1', '5', 0,
   12628             :   /* 1555 */ 'X', '1', '4', '_', 'X', '1', '5', 0,
   12629             :   /* 1563 */ 'Z', '1', '2', '_', 'Z', '1', '3', '_', 'Z', '1', '4', '_', 'Z', '1', '5', 0,
   12630             :   /* 1579 */ 'b', '1', '5', 0,
   12631             :   /* 1583 */ 'd', '1', '5', 0,
   12632             :   /* 1587 */ 'h', '1', '5', 0,
   12633             :   /* 1591 */ 'p', '1', '5', 0,
   12634             :   /* 1595 */ 'q', '1', '5', 0,
   12635             :   /* 1599 */ 's', '1', '5', 0,
   12636             :   /* 1603 */ 'w', '1', '5', 0,
   12637             :   /* 1607 */ 'x', '1', '5', 0,
   12638             :   /* 1611 */ 'z', '1', '5', 0,
   12639             :   /* 1615 */ 'D', '2', '2', '_', 'D', '2', '3', '_', 'D', '2', '4', '_', 'D', '2', '5', 0,
   12640             :   /* 1631 */ 'Q', '2', '2', '_', 'Q', '2', '3', '_', 'Q', '2', '4', '_', 'Q', '2', '5', 0,
   12641             :   /* 1647 */ 'W', '2', '4', '_', 'W', '2', '5', 0,
   12642             :   /* 1655 */ 'X', '2', '4', '_', 'X', '2', '5', 0,
   12643             :   /* 1663 */ 'Z', '2', '2', '_', 'Z', '2', '3', '_', 'Z', '2', '4', '_', 'Z', '2', '5', 0,
   12644             :   /* 1679 */ 'b', '2', '5', 0,
   12645             :   /* 1683 */ 'd', '2', '5', 0,
   12646             :   /* 1687 */ 'h', '2', '5', 0,
   12647             :   /* 1691 */ 'q', '2', '5', 0,
   12648             :   /* 1695 */ 's', '2', '5', 0,
   12649             :   /* 1699 */ 'w', '2', '5', 0,
   12650             :   /* 1703 */ 'x', '2', '5', 0,
   12651             :   /* 1707 */ 'z', '2', '5', 0,
   12652             :   /* 1711 */ 'D', '2', '_', 'D', '3', '_', 'D', '4', '_', 'D', '5', 0,
   12653             :   /* 1723 */ 'Q', '2', '_', 'Q', '3', '_', 'Q', '4', '_', 'Q', '5', 0,
   12654             :   /* 1735 */ 'W', '4', '_', 'W', '5', 0,
   12655             :   /* 1741 */ 'X', '4', '_', 'X', '5', 0,
   12656             :   /* 1747 */ 'Z', '2', '_', 'Z', '3', '_', 'Z', '4', '_', 'Z', '5', 0,
   12657             :   /* 1759 */ 'b', '5', 0,
   12658             :   /* 1762 */ 'd', '5', 0,
   12659             :   /* 1765 */ 'h', '5', 0,
   12660             :   /* 1768 */ 'p', '5', 0,
   12661             :   /* 1771 */ 'q', '5', 0,
   12662             :   /* 1774 */ 's', '5', 0,
   12663             :   /* 1777 */ 'w', '5', 0,
   12664             :   /* 1780 */ 'x', '5', 0,
   12665             :   /* 1783 */ 'z', '5', 0,
   12666             :   /* 1786 */ 'D', '1', '3', '_', 'D', '1', '4', '_', 'D', '1', '5', '_', 'D', '1', '6', 0,
   12667             :   /* 1802 */ 'Q', '1', '3', '_', 'Q', '1', '4', '_', 'Q', '1', '5', '_', 'Q', '1', '6', 0,
   12668             :   /* 1818 */ 'W', '1', '5', '_', 'W', '1', '6', 0,
   12669             :   /* 1826 */ 'X', '1', '5', '_', 'X', '1', '6', 0,
   12670             :   /* 1834 */ 'Z', '1', '3', '_', 'Z', '1', '4', '_', 'Z', '1', '5', '_', 'Z', '1', '6', 0,
   12671             :   /* 1850 */ 'b', '1', '6', 0,
   12672             :   /* 1854 */ 'd', '1', '6', 0,
   12673             :   /* 1858 */ 'h', '1', '6', 0,
   12674             :   /* 1862 */ 'q', '1', '6', 0,
   12675             :   /* 1866 */ 's', '1', '6', 0,
   12676             :   /* 1870 */ 'w', '1', '6', 0,
   12677             :   /* 1874 */ 'x', '1', '6', 0,
   12678             :   /* 1878 */ 'z', '1', '6', 0,
   12679             :   /* 1882 */ 'D', '2', '3', '_', 'D', '2', '4', '_', 'D', '2', '5', '_', 'D', '2', '6', 0,
   12680             :   /* 1898 */ 'Q', '2', '3', '_', 'Q', '2', '4', '_', 'Q', '2', '5', '_', 'Q', '2', '6', 0,
   12681             :   /* 1914 */ 'W', '2', '5', '_', 'W', '2', '6', 0,
   12682             :   /* 1922 */ 'X', '2', '5', '_', 'X', '2', '6', 0,
   12683             :   /* 1930 */ 'Z', '2', '3', '_', 'Z', '2', '4', '_', 'Z', '2', '5', '_', 'Z', '2', '6', 0,
   12684             :   /* 1946 */ 'b', '2', '6', 0,
   12685             :   /* 1950 */ 'd', '2', '6', 0,
   12686             :   /* 1954 */ 'h', '2', '6', 0,
   12687             :   /* 1958 */ 'q', '2', '6', 0,
   12688             :   /* 1962 */ 's', '2', '6', 0,
   12689             :   /* 1966 */ 'w', '2', '6', 0,
   12690             :   /* 1970 */ 'x', '2', '6', 0,
   12691             :   /* 1974 */ 'z', '2', '6', 0,
   12692             :   /* 1978 */ 'D', '3', '_', 'D', '4', '_', 'D', '5', '_', 'D', '6', 0,
   12693             :   /* 1990 */ 'Q', '3', '_', 'Q', '4', '_', 'Q', '5', '_', 'Q', '6', 0,
   12694             :   /* 2002 */ 'W', '5', '_', 'W', '6', 0,
   12695             :   /* 2008 */ 'X', '5', '_', 'X', '6', 0,
   12696             :   /* 2014 */ 'Z', '3', '_', 'Z', '4', '_', 'Z', '5', '_', 'Z', '6', 0,
   12697             :   /* 2026 */ 'b', '6', 0,
   12698             :   /* 2029 */ 'd', '6', 0,
   12699             :   /* 2032 */ 'h', '6', 0,
   12700             :   /* 2035 */ 'p', '6', 0,
   12701             :   /* 2038 */ 'q', '6', 0,
   12702             :   /* 2041 */ 's', '6', 0,
   12703             :   /* 2044 */ 'w', '6', 0,
   12704             :   /* 2047 */ 'x', '6', 0,
   12705             :   /* 2050 */ 'z', '6', 0,
   12706             :   /* 2053 */ 'D', '1', '4', '_', 'D', '1', '5', '_', 'D', '1', '6', '_', 'D', '1', '7', 0,
   12707             :   /* 2069 */ 'Q', '1', '4', '_', 'Q', '1', '5', '_', 'Q', '1', '6', '_', 'Q', '1', '7', 0,
   12708             :   /* 2085 */ 'W', '1', '6', '_', 'W', '1', '7', 0,
   12709             :   /* 2093 */ 'X', '1', '6', '_', 'X', '1', '7', 0,
   12710             :   /* 2101 */ 'Z', '1', '4', '_', 'Z', '1', '5', '_', 'Z', '1', '6', '_', 'Z', '1', '7', 0,
   12711             :   /* 2117 */ 'b', '1', '7', 0,
   12712             :   /* 2121 */ 'd', '1', '7', 0,
   12713             :   /* 2125 */ 'h', '1', '7', 0,
   12714             :   /* 2129 */ 'q', '1', '7', 0,
   12715             :   /* 2133 */ 's', '1', '7', 0,
   12716             :   /* 2137 */ 'w', '1', '7', 0,
   12717             :   /* 2141 */ 'x', '1', '7', 0,
   12718             :   /* 2145 */ 'z', '1', '7', 0,
   12719             :   /* 2149 */ 'D', '2', '4', '_', 'D', '2', '5', '_', 'D', '2', '6', '_', 'D', '2', '7', 0,
   12720             :   /* 2165 */ 'Q', '2', '4', '_', 'Q', '2', '5', '_', 'Q', '2', '6', '_', 'Q', '2', '7', 0,
   12721             :   /* 2181 */ 'W', '2', '6', '_', 'W', '2', '7', 0,
   12722             :   /* 2189 */ 'X', '2', '6', '_', 'X', '2', '7', 0,
   12723             :   /* 2197 */ 'Z', '2', '4', '_', 'Z', '2', '5', '_', 'Z', '2', '6', '_', 'Z', '2', '7', 0,
   12724             :   /* 2213 */ 'b', '2', '7', 0,
   12725             :   /* 2217 */ 'd', '2', '7', 0,
   12726             :   /* 2221 */ 'h', '2', '7', 0,
   12727             :   /* 2225 */ 'q', '2', '7', 0,
   12728             :   /* 2229 */ 's', '2', '7', 0,
   12729             :   /* 2233 */ 'w', '2', '7', 0,
   12730             :   /* 2237 */ 'x', '2', '7', 0,
   12731             :   /* 2241 */ 'z', '2', '7', 0,
   12732             :   /* 2245 */ 'D', '4', '_', 'D', '5', '_', 'D', '6', '_', 'D', '7', 0,
   12733             :   /* 2257 */ 'Q', '4', '_', 'Q', '5', '_', 'Q', '6', '_', 'Q', '7', 0,
   12734             :   /* 2269 */ 'W', '6', '_', 'W', '7', 0,
   12735             :   /* 2275 */ 'X', '6', '_', 'X', '7', 0,
   12736             :   /* 2281 */ 'Z', '4', '_', 'Z', '5', '_', 'Z', '6', '_', 'Z', '7', 0,
   12737             :   /* 2293 */ 'b', '7', 0,
   12738             :   /* 2296 */ 'd', '7', 0,
   12739             :   /* 2299 */ 'h', '7', 0,
   12740             :   /* 2302 */ 'p', '7', 0,
   12741             :   /* 2305 */ 'q', '7', 0,
   12742             :   /* 2308 */ 's', '7', 0,
   12743             :   /* 2311 */ 'w', '7', 0,
   12744             :   /* 2314 */ 'x', '7', 0,
   12745             :   /* 2317 */ 'z', '7', 0,
   12746             :   /* 2320 */ 'D', '1', '5', '_', 'D', '1', '6', '_', 'D', '1', '7', '_', 'D', '1', '8', 0,
   12747             :   /* 2336 */ 'Q', '1', '5', '_', 'Q', '1', '6', '_', 'Q', '1', '7', '_', 'Q', '1', '8', 0,
   12748             :   /* 2352 */ 'W', '1', '7', '_', 'W', '1', '8', 0,
   12749             :   /* 2360 */ 'X', '1', '7', '_', 'X', '1', '8', 0,
   12750             :   /* 2368 */ 'Z', '1', '5', '_', 'Z', '1', '6', '_', 'Z', '1', '7', '_', 'Z', '1', '8', 0,
   12751             :   /* 2384 */ 'b', '1', '8', 0,
   12752             :   /* 2388 */ 'd', '1', '8', 0,
   12753             :   /* 2392 */ 'h', '1', '8', 0,
   12754             :   /* 2396 */ 'q', '1', '8', 0,
   12755             :   /* 2400 */ 's', '1', '8', 0,
   12756             :   /* 2404 */ 'w', '1', '8', 0,
   12757             :   /* 2408 */ 'x', '1', '8', 0,
   12758             :   /* 2412 */ 'z', '1', '8', 0,
   12759             :   /* 2416 */ 'D', '2', '5', '_', 'D', '2', '6', '_', 'D', '2', '7', '_', 'D', '2', '8', 0,
   12760             :   /* 2432 */ 'Q', '2', '5', '_', 'Q', '2', '6', '_', 'Q', '2', '7', '_', 'Q', '2', '8', 0,
   12761             :   /* 2448 */ 'W', '2', '7', '_', 'W', '2', '8', 0,
   12762             :   /* 2456 */ 'X', '2', '7', '_', 'X', '2', '8', 0,
   12763             :   /* 2464 */ 'Z', '2', '5', '_', 'Z', '2', '6', '_', 'Z', '2', '7', '_', 'Z', '2', '8', 0,
   12764             :   /* 2480 */ 'b', '2', '8', 0,
   12765             :   /* 2484 */ 'd', '2', '8', 0,
   12766             :   /* 2488 */ 'h', '2', '8', 0,
   12767             :   /* 2492 */ 'q', '2', '8', 0,
   12768             :   /* 2496 */ 's', '2', '8', 0,
   12769             :   /* 2500 */ 'w', '2', '8', 0,
   12770             :   /* 2504 */ 'x', '2', '8', 0,
   12771             :   /* 2508 */ 'z', '2', '8', 0,
   12772             :   /* 2512 */ 'D', '5', '_', 'D', '6', '_', 'D', '7', '_', 'D', '8', 0,
   12773             :   /* 2524 */ 'Q', '5', '_', 'Q', '6', '_', 'Q', '7', '_', 'Q', '8', 0,
   12774             :   /* 2536 */ 'W', '7', '_', 'W', '8', 0,
   12775             :   /* 2542 */ 'X', '7', '_', 'X', '8', 0,
   12776             :   /* 2548 */ 'Z', '5', '_', 'Z', '6', '_', 'Z', '7', '_', 'Z', '8', 0,
   12777             :   /* 2560 */ 'b', '8', 0,
   12778             :   /* 2563 */ 'd', '8', 0,
   12779             :   /* 2566 */ 'h', '8', 0,
   12780             :   /* 2569 */ 'p', '8', 0,
   12781             :   /* 2572 */ 'q', '8', 0,
   12782             :   /* 2575 */ 's', '8', 0,
   12783             :   /* 2578 */ 'w', '8', 0,
   12784             :   /* 2581 */ 'x', '8', 0,
   12785             :   /* 2584 */ 'z', '8', 0,
   12786             :   /* 2587 */ 'D', '1', '6', '_', 'D', '1', '7', '_', 'D', '1', '8', '_', 'D', '1', '9', 0,
   12787             :   /* 2603 */ 'Q', '1', '6', '_', 'Q', '1', '7', '_', 'Q', '1', '8', '_', 'Q', '1', '9', 0,
   12788             :   /* 2619 */ 'W', '1', '8', '_', 'W', '1', '9', 0,
   12789             :   /* 2627 */ 'X', '1', '8', '_', 'X', '1', '9', 0,
   12790             :   /* 2635 */ 'Z', '1', '6', '_', 'Z', '1', '7', '_', 'Z', '1', '8', '_', 'Z', '1', '9', 0,
   12791             :   /* 2651 */ 'b', '1', '9', 0,
   12792             :   /* 2655 */ 'd', '1', '9', 0,
   12793             :   /* 2659 */ 'h', '1', '9', 0,
   12794             :   /* 2663 */ 'q', '1', '9', 0,
   12795             :   /* 2667 */ 's', '1', '9', 0,
   12796             :   /* 2671 */ 'w', '1', '9', 0,
   12797             :   /* 2675 */ 'x', '1', '9', 0,
   12798             :   /* 2679 */ 'z', '1', '9', 0,
   12799             :   /* 2683 */ 'D', '2', '6', '_', 'D', '2', '7', '_', 'D', '2', '8', '_', 'D', '2', '9', 0,
   12800             :   /* 2699 */ 'Q', '2', '6', '_', 'Q', '2', '7', '_', 'Q', '2', '8', '_', 'Q', '2', '9', 0,
   12801             :   /* 2715 */ 'W', '2', '8', '_', 'W', '2', '9', 0,
   12802             :   /* 2723 */ 'Z', '2', '6', '_', 'Z', '2', '7', '_', 'Z', '2', '8', '_', 'Z', '2', '9', 0,
   12803             :   /* 2739 */ 'b', '2', '9', 0,
   12804             :   /* 2743 */ 'd', '2', '9', 0,
   12805             :   /* 2747 */ 'h', '2', '9', 0,
   12806             :   /* 2751 */ 'q', '2', '9', 0,
   12807             :   /* 2755 */ 's', '2', '9', 0,
   12808             :   /* 2759 */ 'w', '2', '9', 0,
   12809             :   /* 2763 */ 'x', '2', '9', 0,
   12810             :   /* 2767 */ 'z', '2', '9', 0,
   12811             :   /* 2771 */ 'D', '6', '_', 'D', '7', '_', 'D', '8', '_', 'D', '9', 0,
   12812             :   /* 2783 */ 'Q', '6', '_', 'Q', '7', '_', 'Q', '8', '_', 'Q', '9', 0,
   12813             :   /* 2795 */ 'W', '8', '_', 'W', '9', 0,
   12814             :   /* 2801 */ 'X', '8', '_', 'X', '9', 0,
   12815             :   /* 2807 */ 'Z', '6', '_', 'Z', '7', '_', 'Z', '8', '_', 'Z', '9', 0,
   12816             :   /* 2819 */ 'b', '9', 0,
   12817             :   /* 2822 */ 'd', '9', 0,
   12818             :   /* 2825 */ 'h', '9', 0,
   12819             :   /* 2828 */ 'p', '9', 0,
   12820             :   /* 2831 */ 'q', '9', 0,
   12821             :   /* 2834 */ 's', '9', 0,
   12822             :   /* 2837 */ 'w', '9', 0,
   12823             :   /* 2840 */ 'x', '9', 0,
   12824             :   /* 2843 */ 'z', '9', 0,
   12825             :   /* 2846 */ 'X', '2', '8', '_', 'F', 'P', 0,
   12826             :   /* 2853 */ 'F', 'P', '_', 'L', 'R', 0,
   12827             :   /* 2859 */ 'W', '3', '0', '_', 'W', 'Z', 'R', 0,
   12828             :   /* 2867 */ 'L', 'R', '_', 'X', 'Z', 'R', 0,
   12829             :   /* 2874 */ 'z', '1', '0', '_', 'h', 'i', 0,
   12830             :   /* 2881 */ 'z', '2', '0', '_', 'h', 'i', 0,
   12831             :   /* 2888 */ 'z', '3', '0', '_', 'h', 'i', 0,
   12832             :   /* 2895 */ 'z', '0', '_', 'h', 'i', 0,
   12833             :   /* 2901 */ 'z', '1', '1', '_', 'h', 'i', 0,
   12834             :   /* 2908 */ 'z', '2', '1', '_', 'h', 'i', 0,
   12835             :   /* 2915 */ 'z', '3', '1', '_', 'h', 'i', 0,
   12836             :   /* 2922 */ 'z', '1', '_', 'h', 'i', 0,
   12837             :   /* 2928 */ 'z', '1', '2', '_', 'h', 'i', 0,
   12838             :   /* 2935 */ 'z', '2', '2', '_', 'h', 'i', 0,
   12839             :   /* 2942 */ 'z', '2', '_', 'h', 'i', 0,
   12840             :   /* 2948 */ 'z', '1', '3', '_', 'h', 'i', 0,
   12841             :   /* 2955 */ 'z', '2', '3', '_', 'h', 'i', 0,
   12842             :   /* 2962 */ 'z', '3', '_', 'h', 'i', 0,
   12843             :   /* 2968 */ 'z', '1', '4', '_', 'h', 'i', 0,
   12844             :   /* 2975 */ 'z', '2', '4', '_', 'h', 'i', 0,
   12845             :   /* 2982 */ 'z', '4', '_', 'h', 'i', 0,
   12846             :   /* 2988 */ 'z', '1', '5', '_', 'h', 'i', 0,
   12847             :   /* 2995 */ 'z', '2', '5', '_', 'h', 'i', 0,
   12848             :   /* 3002 */ 'z', '5', '_', 'h', 'i', 0,
   12849             :   /* 3008 */ 'z', '1', '6', '_', 'h', 'i', 0,
   12850             :   /* 3015 */ 'z', '2', '6', '_', 'h', 'i', 0,
   12851             :   /* 3022 */ 'z', '6', '_', 'h', 'i', 0,
   12852             :   /* 3028 */ 'z', '1', '7', '_', 'h', 'i', 0,
   12853             :   /* 3035 */ 'z', '2', '7', '_', 'h', 'i', 0,
   12854             :   /* 3042 */ 'z', '7', '_', 'h', 'i', 0,
   12855             :   /* 3048 */ 'z', '1', '8', '_', 'h', 'i', 0,
   12856             :   /* 3055 */ 'z', '2', '8', '_', 'h', 'i', 0,
   12857             :   /* 3062 */ 'z', '8', '_', 'h', 'i', 0,
   12858             :   /* 3068 */ 'z', '1', '9', '_', 'h', 'i', 0,
   12859             :   /* 3075 */ 'z', '2', '9', '_', 'h', 'i', 0,
   12860             :   /* 3082 */ 'z', '9', '_', 'h', 'i', 0,
   12861             :   /* 3088 */ 'w', 's', 'p', 0,
   12862             :   /* 3092 */ 'f', 'f', 'r', 0,
   12863             :   /* 3096 */ 'w', 'z', 'r', 0,
   12864             :   /* 3100 */ 'x', 'z', 'r', 0,
   12865             :   /* 3104 */ 'n', 'z', 'c', 'v', 0,
   12866             :   };
   12867             : 
   12868             :   static const uint16_t RegAsmOffsetNoRegAltName[] = {
   12869             :     3092, 2763, 265, 3104, 3089, 3088, 3096, 3100, 332, 675, 946, 1217, 1488, 1759, 
   12870             :     2026, 2293, 2560, 2819, 53, 417, 763, 1037, 1308, 1579, 1850, 2117, 2384, 2651, 
   12871             :     153, 517, 863, 1137, 1408, 1679, 1946, 2213, 2480, 2739, 241, 597, 335, 678, 
   12872             :     949, 1220, 1491, 1762, 2029, 2296, 2563, 2822, 57, 421, 767, 1041, 1312, 1583, 
   12873             :     1854, 2121, 2388, 2655, 157, 521, 867, 1141, 1412, 1683, 1950, 2217, 2484, 2743, 
   12874             :     245, 601, 338, 681, 952, 1223, 1494, 1765, 2032, 2299, 2566, 2825, 61, 425, 
   12875             :     771, 1045, 1316, 1587, 1858, 2125, 2392, 2659, 161, 525, 871, 1145, 1416, 1687, 
   12876             :     1954, 2221, 2488, 2747, 249, 605, 341, 684, 955, 1226, 1497, 1768, 2035, 2302, 
   12877             :     2569, 2828, 65, 429, 775, 1049, 1320, 1591, 344, 687, 958, 1229, 1500, 1771, 
   12878             :     2038, 2305, 2572, 2831, 69, 433, 779, 1053, 1324, 1595, 1862, 2129, 2396, 2663, 
   12879             :     165, 529, 875, 1149, 1420, 1691, 1958, 2225, 2492, 2751, 253, 609, 347, 690, 
   12880             :     961, 1232, 1503, 1774, 2041, 2308, 2575, 2834, 73, 437, 783, 1057, 1328, 1599, 
   12881             :     1866, 2133, 2400, 2667, 169, 533, 879, 1153, 1424, 1695, 1962, 2229, 2496, 2755, 
   12882             :     257, 613, 350, 693, 964, 1235, 1506, 1777, 2044, 2311, 2578, 2837, 77, 441, 
   12883             :     787, 1061, 1332, 1603, 1870, 2137, 2404, 2671, 173, 537, 883, 1157, 1428, 1699, 
   12884             :     1966, 2233, 2500, 2759, 261, 353, 696, 967, 1238, 1509, 1780, 2047, 2314, 2581, 
   12885             :     2840, 81, 445, 791, 1065, 1336, 1607, 1874, 2141, 2408, 2675, 177, 541, 887, 
   12886             :     1161, 1432, 1703, 1970, 2237, 2504, 356, 699, 970, 1241, 1512, 1783, 2050, 2317, 
   12887             :     2584, 2843, 85, 449, 795, 1069, 1340, 1611, 1878, 2145, 2412, 2679, 181, 545, 
   12888             :     891, 1165, 1436, 1707, 1974, 2241, 2508, 2767, 269, 617, 2895, 2922, 2942, 2962, 
   12889             :     2982, 3002, 3022, 3042, 3062, 3082, 2874, 2901, 2928, 2948, 2968, 2988, 3008, 3028, 
   12890             :     3048, 3068, 2881, 2908, 2935, 2955, 2975, 2995, 3015, 3035, 3055, 3075, 2888, 2915, 
   12891             :     629, 902, 1175, 1446, 1717, 1984, 2251, 2518, 2777, 6, 365, 709, 981, 1252, 
   12892             :     1523, 1794, 2061, 2328, 2595, 97, 461, 807, 1081, 1352, 1623, 1890, 2157, 2424, 
   12893             :     2691, 193, 557, 281, 1169, 1440, 1711, 1978, 2245, 2512, 2771, 0, 359, 702, 
   12894             :     973, 1244, 1515, 1786, 2053, 2320, 2587, 89, 453, 799, 1073, 1344, 1615, 1882, 
   12895             :     2149, 2416, 2683, 185, 549, 273, 621, 895, 899, 1172, 1443, 1714, 1981, 2248, 
   12896             :     2515, 2774, 3, 362, 705, 977, 1248, 1519, 1790, 2057, 2324, 2591, 93, 457, 
   12897             :     803, 1077, 1348, 1619, 1886, 2153, 2420, 2687, 189, 553, 277, 625, 643, 915, 
   12898             :     1187, 1458, 1729, 1996, 2263, 2530, 2789, 19, 379, 724, 997, 1268, 1539, 1810, 
   12899             :     2077, 2344, 2611, 113, 477, 823, 1097, 1368, 1639, 1906, 2173, 2440, 2707, 209, 
   12900             :     573, 296, 1181, 1452, 1723, 1990, 2257, 2524, 2783, 13, 373, 717, 989, 1260, 
   12901             :     1531, 1802, 2069, 2336, 2603, 105, 469, 815, 1089, 1360, 1631, 1898, 2165, 2432, 
   12902             :     2699, 201, 565, 288, 635, 908, 912, 1184, 1455, 1726, 1993, 2260, 2527, 2786, 
   12903             :     16, 376, 720, 993, 1264, 1535, 1806, 2073, 2340, 2607, 109, 473, 819, 1093, 
   12904             :     1364, 1635, 1902, 2169, 2436, 2703, 205, 569, 292, 639, 303, 2859, 649, 921, 
   12905             :     1193, 1464, 1735, 2002, 2269, 2536, 2795, 26, 387, 732, 1005, 1276, 1547, 1818, 
   12906             :     2085, 2352, 2619, 121, 485, 831, 1105, 1376, 1647, 1914, 2181, 2448, 2715, 217, 
   12907             :     2853, 2867, 310, 2846, 655, 927, 1199, 1470, 1741, 2008, 2275, 2542, 2801, 33, 
   12908             :     395, 740, 1013, 1284, 1555, 1826, 2093, 2360, 2627, 129, 493, 839, 1113, 1384, 
   12909             :     1655, 1922, 2189, 2456, 669, 940, 1211, 1482, 1753, 2020, 2287, 2554, 2813, 46, 
   12910             :     409, 755, 1029, 1300, 1571, 1842, 2109, 2376, 2643, 145, 509, 855, 1129, 1400, 
   12911             :     1671, 1938, 2205, 2472, 2731, 233, 589, 325, 1205, 1476, 1747, 2014, 2281, 2548, 
   12912             :     2807, 40, 403, 748, 1021, 1292, 1563, 1834, 2101, 2368, 2635, 137, 501, 847, 
   12913             :     1121, 1392, 1663, 1930, 2197, 2464, 2723, 225, 581, 317, 661, 933, 937, 1208, 
   12914             :     1479, 1750, 2017, 2284, 2551, 2810, 43, 406, 751, 1025, 1296, 1567, 1838, 2105, 
   12915             :     2372, 2639, 141, 505, 851, 1125, 1396, 1667, 1934, 2201, 2468, 2727, 229, 585, 
   12916             :     321, 665, 
   12917             :   };
   12918             : 
   12919             :   static const char AsmStrsvlist1[] = {
   12920             :   /* 0 */ 0,
   12921             :   };
   12922             : 
   12923             :   static const uint8_t RegAsmOffsetvlist1[] = {
   12924             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12925             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12926             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12927             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12928             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12929             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12930             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12931             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12932             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12933             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12934             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12935             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12936             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12937             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12938             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12939             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12940             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12941             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12942             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12943             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12944             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12945             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12946             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12947             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12948             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12949             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12950             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12951             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12952             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12953             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12954             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12955             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12956             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12957             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12958             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12959             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12960             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12961             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12962             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12963             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12964             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12965             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12966             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12967             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12968             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12969             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12970             :     0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 
   12971             :     0, 0, 
   12972             :   };
   12973             : 
   12974             :   static const char AsmStrsvreg[] = {
   12975             :   /* 0 */ 'v', '1', '0', 0,
   12976             :   /* 4 */ 'v', '2', '0', 0,
   12977             :   /* 8 */ 'v', '3', '0', 0,
   12978             :   /* 12 */ 'v', '0', 0,
   12979             :   /* 15 */ 'v', '1', '1', 0,
   12980             :   /* 19 */ 'v', '2', '1', 0,
   12981             :   /* 23 */ 'v', '3', '1', 0,
   12982             :   /* 27 */ 'v', '1', 0,
   12983             :   /* 30 */ 'v', '1', '2', 0,
   12984             :   /* 34 */ 'v', '2', '2', 0,
   12985             :   /* 38 */ 'v', '2', 0,
   12986             :   /* 41 */ 'v', '1', '3', 0,
   12987             :   /* 45 */ 'v', '2', '3', 0,
   12988             :   /* 49 */ 'v', '3', 0,
   12989             :   /* 52 */ 'v', '1', '4', 0,
   12990             :   /* 56 */ 'v', '2', '4', 0,
   12991             :   /* 60 */ 'v', '4', 0,
   12992             :   /* 63 */ 'v', '1', '5', 0,
   12993             :   /* 67 */ 'v', '2', '5', 0,
   12994             :   /* 71 */ 'v', '5', 0,
   12995             :   /* 74 */ 'v', '1', '6', 0,
   12996             :   /* 78 */ 'v', '2', '6', 0,
   12997             :   /* 82 */ 'v', '6', 0,
   12998             :   /* 85 */ 'v', '1', '7', 0,
   12999             :   /* 89 */ 'v', '2', '7', 0,
   13000             :   /* 93 */ 'v', '7', 0,
   13001             :   /* 96 */ 'v', '1', '8', 0,
   13002             :   /* 100 */ 'v', '2', '8', 0,
   13003             :   /* 104 */ 'v', '8', 0,
   13004             :   /* 107 */ 'v', '1', '9', 0,
   13005             :   /* 111 */ 'v', '2', '9', 0,
   13006             :   /* 115 */ 'v', '9', 0,
   13007             :   };
   13008             : 
   13009             :   static const uint8_t RegAsmOffsetvreg[] = {
   13010             :     3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
   13011             :     3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
   13012             :     3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 12, 27, 
   13013             :     38, 49, 60, 71, 82, 93, 104, 115, 0, 15, 30, 41, 52, 63, 
   13014             :     74, 85, 96, 107, 4, 19, 34, 45, 56, 67, 78, 89, 100, 111, 
   13015             :     8, 23, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
   13016             :     3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
   13017             :     3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
   13018             :     3, 3, 3, 3, 3, 3, 3, 3, 12, 27, 38, 49, 60, 71, 
   13019             :     82, 93, 104, 115, 0, 15, 30, 41, 52, 63, 74, 85, 96, 107, 
   13020             :     4, 19, 34, 45, 56, 67, 78, 89, 100, 111, 8, 23, 3, 3, 
   13021             :     3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
   13022             :     3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
   13023             :     3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
   13024             :     3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
   13025             :     3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
   13026             :     3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
   13027             :     3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
   13028             :     3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
   13029             :     3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
   13030             :     3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
   13031             :     3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
   13032             :     12, 27, 38, 49, 60, 71, 82, 93, 104, 115, 0, 15, 30, 41, 
   13033             :     52, 63, 74, 85, 96, 107, 4, 19, 34, 45, 56, 67, 78, 89, 
   13034             :     100, 111, 8, 23, 12, 27, 38, 49, 60, 71, 82, 93, 104, 115, 
   13035             :     0, 15, 30, 41, 52, 63, 74, 85, 96, 107, 4, 19, 34, 45, 
   13036             :     56, 67, 78, 89, 100, 111, 8, 23, 12, 27, 38, 49, 60, 71, 
   13037             :     82, 93, 104, 115, 0, 15, 30, 41, 52, 63, 74, 85, 96, 107, 
   13038             :     4, 19, 34, 45, 56, 67, 78, 89, 100, 111, 8, 23, 12, 27, 
   13039             :     38, 49, 60, 71, 82, 93, 104, 115, 0, 15, 30, 41, 52, 63, 
   13040             :     74, 85, 96, 107, 4, 19, 34, 45, 56, 67, 78, 89, 100, 111, 
   13041             :     8, 23, 12, 27, 38, 49, 60, 71, 82, 93, 104, 115, 0, 15, 
   13042             :     30, 41, 52, 63, 74, 85, 96, 107, 4, 19, 34, 45, 56, 67, 
   13043             :     78, 89, 100, 111, 8, 23, 12, 27, 38, 49, 60, 71, 82, 93, 
   13044             :     104, 115, 0, 15, 30, 41, 52, 63, 74, 85, 96, 107, 4, 19, 
   13045             :     34, 45, 56, 67, 78, 89, 100, 111, 8, 23, 3, 3, 3, 3, 
   13046             :     3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
   13047             :     3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
   13048             :     3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
   13049             :     3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
   13050             :     3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
   13051             :     3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
   13052             :     3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
   13053             :     3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
   13054             :     3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
   13055             :     3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
   13056             :     3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 
   13057             :     3, 3, 
   13058             :   };
   13059             : 
   13060      210252 :   switch(AltIdx) {
   13061           0 :   default: llvm_unreachable("Invalid register alt name index!");
   13062      160785 :   case AArch64::NoRegAltName:
   13063             :     assert(*(AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1]) &&
   13064             :            "Invalid alt name index for register!");
   13065      160785 :     return AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1];
   13066           0 :   case AArch64::vlist1:
   13067             :     assert(*(AsmStrsvlist1+RegAsmOffsetvlist1[RegNo-1]) &&
   13068             :            "Invalid alt name index for register!");
   13069           0 :     return AsmStrsvlist1+RegAsmOffsetvlist1[RegNo-1];
   13070       49467 :   case AArch64::vreg:
   13071             :     assert(*(AsmStrsvreg+RegAsmOffsetvreg[RegNo-1]) &&
   13072             :            "Invalid alt name index for register!");
   13073       49467 :     return AsmStrsvreg+RegAsmOffsetvreg[RegNo-1];
   13074             :   }
   13075             : }
   13076             : 
   13077             : #ifdef PRINT_ALIAS_INSTR
   13078             : #undef PRINT_ALIAS_INSTR
   13079             : 
   13080             : static bool AArch64InstPrinterValidateMCOperand(const MCOperand &MCOp,
   13081             :                   const MCSubtargetInfo &STI,
   13082             :                   unsigned PredicateIndex);
   13083       86470 : bool AArch64InstPrinter::printAliasInstr(const MCInst *MI, const MCSubtargetInfo &STI, raw_ostream &OS) {
   13084             :   const char *AsmString;
   13085       86470 :   switch (MI->getOpcode()) {
   13086             :   default: return false;
   13087             :   case AArch64::ADDSWri:
   13088          59 :     if (MI->getNumOperands() == 4 &&
   13089          59 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   13090         119 :         MI->getOperand(1).isReg() &&
   13091          30 :         MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(1).getReg())) {
   13092             :       // (ADDSWri WZR, GPR32sp:$src, addsub_shifted_imm32:$imm)
   13093             :       AsmString = "cmn     $\x02, $\xFF\x03\x01";
   13094             :       break;
   13095             :     }
   13096             :     return false;
   13097             :   case AArch64::ADDSWrs:
   13098         164 :     if (MI->getNumOperands() == 4 &&
   13099         164 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   13100         172 :         MI->getOperand(1).isReg() &&
   13101          86 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   13102         172 :         MI->getOperand(2).isReg() &&
   13103          86 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
   13104         250 :         MI->getOperand(3).isImm() &&
   13105          86 :         MI->getOperand(3).getImm() == 0) {
   13106             :       // (ADDSWrs WZR, GPR32:$src1, GPR32:$src2, 0)
   13107             :       AsmString = "cmn     $\x02, $\x03";
   13108             :       break;
   13109             :     }
   13110         126 :     if (MI->getNumOperands() == 4 &&
   13111         126 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   13112          96 :         MI->getOperand(1).isReg() &&
   13113          48 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   13114         222 :         MI->getOperand(2).isReg() &&
   13115          48 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
   13116             :       // (ADDSWrs WZR, GPR32:$src1, GPR32:$src2, arith_shift32:$sh)
   13117             :       AsmString = "cmn     $\x02, $\x03$\xFF\x04\x02";
   13118             :       break;
   13119             :     }
   13120          78 :     if (MI->getNumOperands() == 4 &&
   13121         156 :         MI->getOperand(0).isReg() &&
   13122          78 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   13123         156 :         MI->getOperand(1).isReg() &&
   13124          78 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   13125         156 :         MI->getOperand(2).isReg() &&
   13126          78 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
   13127         156 :         MI->getOperand(3).isImm() &&
   13128          78 :         MI->getOperand(3).getImm() == 0) {
   13129             :       // (ADDSWrs GPR32:$dst, GPR32:$src1, GPR32:$src2, 0)
   13130             :       AsmString = "adds    $\x01, $\x02, $\x03";
   13131             :       break;
   13132             :     }
   13133             :     return false;
   13134             :   case AArch64::ADDSWrx:
   13135          46 :     if (MI->getNumOperands() == 4 &&
   13136          46 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   13137          24 :         MI->getOperand(1).isReg() &&
   13138          19 :         MRI.getRegClass(AArch64::GPR32sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
   13139          10 :         MI->getOperand(2).isReg() &&
   13140           5 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
   13141          51 :         MI->getOperand(3).isImm() &&
   13142           5 :         MI->getOperand(3).getImm() == 16) {
   13143             :       // (ADDSWrx WZR, GPR32sponly:$src1, GPR32:$src2, 16)
   13144             :       AsmString = "cmn     $\x02, $\x03";
   13145             :       break;
   13146             :     }
   13147          45 :     if (MI->getNumOperands() == 4 &&
   13148          45 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   13149          36 :         MI->getOperand(1).isReg() &&
   13150          18 :         MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(1).getReg()) &&
   13151          81 :         MI->getOperand(2).isReg() &&
   13152          18 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
   13153             :       // (ADDSWrx WZR, GPR32sp:$src1, GPR32:$src2, arith_extend:$sh)
   13154             :       AsmString = "cmn     $\x02, $\x03$\xFF\x04\x03";
   13155             :       break;
   13156             :     }
   13157          27 :     if (MI->getNumOperands() == 4 &&
   13158          54 :         MI->getOperand(0).isReg() &&
   13159          27 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   13160          32 :         MI->getOperand(1).isReg() &&
   13161          27 :         MRI.getRegClass(AArch64::GPR32sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
   13162          10 :         MI->getOperand(2).isReg() &&
   13163           5 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
   13164          32 :         MI->getOperand(3).isImm() &&
   13165           5 :         MI->getOperand(3).getImm() == 16) {
   13166             :       // (ADDSWrx GPR32:$dst, GPR32sponly:$src1, GPR32:$src2, 16)
   13167             :       AsmString = "adds    $\x01, $\x02, $\x03";
   13168             :       break;
   13169             :     }
   13170             :     return false;
   13171             :   case AArch64::ADDSXri:
   13172          95 :     if (MI->getNumOperands() == 4 &&
   13173          95 :         MI->getOperand(0).getReg() == AArch64::XZR &&
   13174         135 :         MI->getOperand(1).isReg() &&
   13175          20 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg())) {
   13176             :       // (ADDSXri XZR, GPR64sp:$src, addsub_shifted_imm64:$imm)
   13177             :       AsmString = "cmn     $\x02, $\xFF\x03\x01";
   13178             :       break;
   13179             :     }
   13180             :     return false;
   13181             :   case AArch64::ADDSXrs:
   13182         172 :     if (MI->getNumOperands() == 4 &&
   13183         172 :         MI->getOperand(0).getReg() == AArch64::XZR &&
   13184         176 :         MI->getOperand(1).isReg() &&
   13185          88 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   13186         176 :         MI->getOperand(2).isReg() &&
   13187          88 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   13188         260 :         MI->getOperand(3).isImm() &&
   13189          88 :         MI->getOperand(3).getImm() == 0) {
   13190             :       // (ADDSXrs XZR, GPR64:$src1, GPR64:$src2, 0)
   13191             :       AsmString = "cmn     $\x02, $\x03";
   13192             :       break;
   13193             :     }
   13194         130 :     if (MI->getNumOperands() == 4 &&
   13195         130 :         MI->getOperand(0).getReg() == AArch64::XZR &&
   13196          92 :         MI->getOperand(1).isReg() &&
   13197          46 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   13198         222 :         MI->getOperand(2).isReg() &&
   13199          46 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
   13200             :       // (ADDSXrs XZR, GPR64:$src1, GPR64:$src2, arith_shift64:$sh)
   13201             :       AsmString = "cmn     $\x02, $\x03$\xFF\x04\x02";
   13202             :       break;
   13203             :     }
   13204          84 :     if (MI->getNumOperands() == 4 &&
   13205         168 :         MI->getOperand(0).isReg() &&
   13206          84 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   13207         168 :         MI->getOperand(1).isReg() &&
   13208          84 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   13209         168 :         MI->getOperand(2).isReg() &&
   13210          84 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   13211         168 :         MI->getOperand(3).isImm() &&
   13212          84 :         MI->getOperand(3).getImm() == 0) {
   13213             :       // (ADDSXrs GPR64:$dst, GPR64:$src1, GPR64:$src2, 0)
   13214             :       AsmString = "adds    $\x01, $\x02, $\x03";
   13215             :       break;
   13216             :     }
   13217             :     return false;
   13218             :   case AArch64::ADDSXrx:
   13219          33 :     if (MI->getNumOperands() == 4 &&
   13220          33 :         MI->getOperand(0).getReg() == AArch64::XZR &&
   13221          28 :         MI->getOperand(1).isReg() &&
   13222          14 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   13223          61 :         MI->getOperand(2).isReg() &&
   13224          14 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
   13225             :       // (ADDSXrx XZR, GPR64sp:$src1, GPR32:$src2, arith_extend:$sh)
   13226             :       AsmString = "cmn     $\x02, $\x03$\xFF\x04\x03";
   13227             :       break;
   13228             :     }
   13229             :     return false;
   13230             :   case AArch64::ADDSXrx64:
   13231           5 :     if (MI->getNumOperands() == 4 &&
   13232           5 :         MI->getOperand(0).getReg() == AArch64::XZR &&
   13233           4 :         MI->getOperand(1).isReg() &&
   13234           3 :         MRI.getRegClass(AArch64::GPR64sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
   13235           2 :         MI->getOperand(2).isReg() &&
   13236           1 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   13237           6 :         MI->getOperand(3).isImm() &&
   13238           1 :         MI->getOperand(3).getImm() == 24) {
   13239             :       // (ADDSXrx64 XZR, GPR64sponly:$src1, GPR64:$src2, 24)
   13240             :       AsmString = "cmn     $\x02, $\x03";
   13241             :       break;
   13242             :     }
   13243           4 :     if (MI->getNumOperands() == 4 &&
   13244           4 :         MI->getOperand(0).getReg() == AArch64::XZR &&
   13245           4 :         MI->getOperand(1).isReg() &&
   13246           2 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   13247           8 :         MI->getOperand(2).isReg() &&
   13248           2 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
   13249             :       // (ADDSXrx64 XZR, GPR64sp:$src1, GPR64:$src2, arith_extendlsl64:$sh)
   13250             :       AsmString = "cmn     $\x02, $\x03$\xFF\x04\x03";
   13251             :       break;
   13252             :     }
   13253           2 :     if (MI->getNumOperands() == 4 &&
   13254           4 :         MI->getOperand(0).isReg() &&
   13255           2 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   13256           2 :         MI->getOperand(1).isReg() &&
   13257           2 :         MRI.getRegClass(AArch64::GPR64sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
   13258           0 :         MI->getOperand(2).isReg() &&
   13259           0 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   13260           2 :         MI->getOperand(3).isImm() &&
   13261           0 :         MI->getOperand(3).getImm() == 24) {
   13262             :       // (ADDSXrx64 GPR64:$dst, GPR64sponly:$src1, GPR64:$src2, 24)
   13263             :       AsmString = "adds    $\x01, $\x02, $\x03";
   13264             :       break;
   13265             :     }
   13266             :     return false;
   13267             :   case AArch64::ADDWri:
   13268         233 :     if (MI->getNumOperands() == 4 &&
   13269         249 :         MI->getOperand(0).isReg() &&
   13270         233 :         MRI.getRegClass(AArch64::GPR32sponlyRegClassID).contains(MI->getOperand(0).getReg()) &&
   13271          32 :         MI->getOperand(1).isReg() &&
   13272          16 :         MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(1).getReg()) &&
   13273          16 :         MI->getOperand(2).isImm() &&
   13274          16 :         MI->getOperand(2).getImm() == 0 &&
   13275         239 :         MI->getOperand(3).isImm() &&
   13276           6 :         MI->getOperand(3).getImm() == 0) {
   13277             :       // (ADDWri GPR32sponly:$dst, GPR32sp:$src, 0, 0)
   13278             :       AsmString = "mov $\x01, $\x02";
   13279             :       break;
   13280             :     }
   13281         227 :     if (MI->getNumOperands() == 4 &&
   13282         454 :         MI->getOperand(0).isReg() &&
   13283         227 :         MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(0).getReg()) &&
   13284         242 :         MI->getOperand(1).isReg() &&
   13285         227 :         MRI.getRegClass(AArch64::GPR32sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
   13286          15 :         MI->getOperand(2).isImm() &&
   13287          15 :         MI->getOperand(2).getImm() == 0 &&
   13288         232 :         MI->getOperand(3).isImm() &&
   13289           5 :         MI->getOperand(3).getImm() == 0) {
   13290             :       // (ADDWri GPR32sp:$dst, GPR32sponly:$src, 0, 0)
   13291             :       AsmString = "mov $\x01, $\x02";
   13292             :       break;
   13293             :     }
   13294             :     return false;
   13295             :   case AArch64::ADDWrs:
   13296         261 :     if (MI->getNumOperands() == 4 &&
   13297         522 :         MI->getOperand(0).isReg() &&
   13298         261 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   13299         522 :         MI->getOperand(1).isReg() &&
   13300         261 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   13301         522 :         MI->getOperand(2).isReg() &&
   13302         261 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
   13303         522 :         MI->getOperand(3).isImm() &&
   13304         261 :         MI->getOperand(3).getImm() == 0) {
   13305             :       // (ADDWrs GPR32:$dst, GPR32:$src1, GPR32:$src2, 0)
   13306             :       AsmString = "add     $\x01, $\x02, $\x03";
   13307             :       break;
   13308             :     }
   13309             :     return false;
   13310             :   case AArch64::ADDWrx:
   13311          50 :     if (MI->getNumOperands() == 4 &&
   13312          50 :         MI->getOperand(0).isReg() &&
   13313          50 :         MRI.getRegClass(AArch64::GPR32sponlyRegClassID).contains(MI->getOperand(0).getReg()) &&
   13314           0 :         MI->getOperand(1).isReg() &&
   13315           0 :         MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(1).getReg()) &&
   13316           0 :         MI->getOperand(2).isReg() &&
   13317           0 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
   13318          50 :         MI->getOperand(3).isImm() &&
   13319           0 :         MI->getOperand(3).getImm() == 16) {
   13320             :       // (ADDWrx GPR32sponly:$dst, GPR32sp:$src1, GPR32:$src2, 16)
   13321             :       AsmString = "add     $\x01, $\x02, $\x03";
   13322             :       break;
   13323             :     }
   13324          50 :     if (MI->getNumOperands() == 4 &&
   13325         100 :         MI->getOperand(0).isReg() &&
   13326          50 :         MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(0).getReg()) &&
   13327          56 :         MI->getOperand(1).isReg() &&
   13328          50 :         MRI.getRegClass(AArch64::GPR32sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
   13329          12 :         MI->getOperand(2).isReg() &&
   13330           6 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
   13331          56 :         MI->getOperand(3).isImm() &&
   13332           6 :         MI->getOperand(3).getImm() == 16) {
   13333             :       // (ADDWrx GPR32sp:$dst, GPR32sponly:$src1, GPR32:$src2, 16)
   13334             :       AsmString = "add     $\x01, $\x02, $\x03";
   13335             :       break;
   13336             :     }
   13337             :     return false;
   13338             :   case AArch64::ADDXri:
   13339        3183 :     if (MI->getNumOperands() == 4 &&
   13340        3739 :         MI->getOperand(0).isReg() &&
   13341        3183 :         MRI.getRegClass(AArch64::GPR64sponlyRegClassID).contains(MI->getOperand(0).getReg()) &&
   13342         924 :         MI->getOperand(1).isReg() &&
   13343         462 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   13344         462 :         MI->getOperand(2).isImm() &&
   13345         462 :         MI->getOperand(2).getImm() == 0 &&
   13346        3232 :         MI->getOperand(3).isImm() &&
   13347          49 :         MI->getOperand(3).getImm() == 0) {
   13348             :       // (ADDXri GPR64sponly:$dst, GPR64sp:$src, 0, 0)
   13349             :       AsmString = "mov $\x01, $\x02";
   13350             :       break;
   13351             :     }
   13352        3134 :     if (MI->getNumOperands() == 4 &&
   13353        6268 :         MI->getOperand(0).isReg() &&
   13354        3134 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   13355        3842 :         MI->getOperand(1).isReg() &&
   13356        3134 :         MRI.getRegClass(AArch64::GPR64sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
   13357         692 :         MI->getOperand(2).isImm() &&
   13358         692 :         MI->getOperand(2).getImm() == 0 &&
   13359        3264 :         MI->getOperand(3).isImm() &&
   13360         130 :         MI->getOperand(3).getImm() == 0) {
   13361             :       // (ADDXri GPR64sp:$dst, GPR64sponly:$src, 0, 0)
   13362             :       AsmString = "mov $\x01, $\x02";
   13363             :       break;
   13364             :     }
   13365             :     return false;
   13366             :   case AArch64::ADDXrs:
   13367         279 :     if (MI->getNumOperands() == 4 &&
   13368         558 :         MI->getOperand(0).isReg() &&
   13369         279 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   13370         558 :         MI->getOperand(1).isReg() &&
   13371         279 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   13372         558 :         MI->getOperand(2).isReg() &&
   13373         279 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   13374         558 :         MI->getOperand(3).isImm() &&
   13375         279 :         MI->getOperand(3).getImm() == 0) {
   13376             :       // (ADDXrs GPR64:$dst, GPR64:$src1, GPR64:$src2, 0)
   13377             :       AsmString = "add     $\x01, $\x02, $\x03";
   13378             :       break;
   13379             :     }
   13380             :     return false;
   13381             :   case AArch64::ADDXrx64:
   13382           9 :     if (MI->getNumOperands() == 4 &&
   13383          14 :         MI->getOperand(0).isReg() &&
   13384           9 :         MRI.getRegClass(AArch64::GPR64sponlyRegClassID).contains(MI->getOperand(0).getReg()) &&
   13385          10 :         MI->getOperand(1).isReg() &&
   13386           5 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   13387          10 :         MI->getOperand(2).isReg() &&
   13388           5 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   13389          14 :         MI->getOperand(3).isImm() &&
   13390           5 :         MI->getOperand(3).getImm() == 24) {
   13391             :       // (ADDXrx64 GPR64sponly:$dst, GPR64sp:$src1, GPR64:$src2, 24)
   13392             :       AsmString = "add     $\x01, $\x02, $\x03";
   13393             :       break;
   13394             :     }
   13395           4 :     if (MI->getNumOperands() == 4 &&
   13396           8 :         MI->getOperand(0).isReg() &&
   13397           4 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   13398           4 :         MI->getOperand(1).isReg() &&
   13399           4 :         MRI.getRegClass(AArch64::GPR64sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
   13400           0 :         MI->getOperand(2).isReg() &&
   13401           0 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   13402           4 :         MI->getOperand(3).isImm() &&
   13403           0 :         MI->getOperand(3).getImm() == 24) {
   13404             :       // (ADDXrx64 GPR64sp:$dst, GPR64sponly:$src1, GPR64:$src2, 24)
   13405             :       AsmString = "add     $\x01, $\x02, $\x03";
   13406             :       break;
   13407             :     }
   13408             :     return false;
   13409             :   case AArch64::ANDSWri:
   13410          53 :     if (MI->getNumOperands() == 3 &&
   13411          53 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   13412         123 :         MI->getOperand(1).isReg() &&
   13413          35 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
   13414             :       // (ANDSWri WZR, GPR32:$src1, logical_imm32:$src2)
   13415             :       AsmString = "tst $\x02, $\xFF\x03\x04";
   13416             :       break;
   13417             :     }
   13418             :     return false;
   13419             :   case AArch64::ANDSWrs:
   13420          20 :     if (MI->getNumOperands() == 4 &&
   13421          20 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   13422          10 :         MI->getOperand(1).isReg() &&
   13423           5 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   13424          10 :         MI->getOperand(2).isReg() &&
   13425           5 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
   13426          25 :         MI->getOperand(3).isImm() &&
   13427           5 :         MI->getOperand(3).getImm() == 0) {
   13428             :       // (ANDSWrs WZR, GPR32:$src1, GPR32:$src2, 0)
   13429             :       AsmString = "tst $\x02, $\x03";
   13430             :       break;
   13431             :     }
   13432          20 :     if (MI->getNumOperands() == 4 &&
   13433          20 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   13434          10 :         MI->getOperand(1).isReg() &&
   13435           5 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   13436          30 :         MI->getOperand(2).isReg() &&
   13437           5 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
   13438             :       // (ANDSWrs WZR, GPR32:$src1, GPR32:$src2, logical_shift32:$sh)
   13439             :       AsmString = "tst $\x02, $\x03$\xFF\x04\x02";
   13440             :       break;
   13441             :     }
   13442          15 :     if (MI->getNumOperands() == 4 &&
   13443          30 :         MI->getOperand(0).isReg() &&
   13444          15 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   13445          30 :         MI->getOperand(1).isReg() &&
   13446          15 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   13447          30 :         MI->getOperand(2).isReg() &&
   13448          15 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
   13449          30 :         MI->getOperand(3).isImm() &&
   13450          15 :         MI->getOperand(3).getImm() == 0) {
   13451             :       // (ANDSWrs GPR32:$dst, GPR32:$src1, GPR32:$src2, 0)
   13452             :       AsmString = "ands    $\x01, $\x02, $\x03";
   13453             :       break;
   13454             :     }
   13455             :     return false;
   13456             :   case AArch64::ANDSXri:
   13457          34 :     if (MI->getNumOperands() == 3 &&
   13458          34 :         MI->getOperand(0).getReg() == AArch64::XZR &&
   13459          68 :         MI->getOperand(1).isReg() &&
   13460          17 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg())) {
   13461             :       // (ANDSXri XZR, GPR64:$src1, logical_imm64:$src2)
   13462             :       AsmString = "tst $\x02, $\xFF\x03\x05";
   13463             :       break;
   13464             :     }
   13465             :     return false;
   13466             :   case AArch64::ANDSXrs:
   13467          26 :     if (MI->getNumOperands() == 4 &&
   13468          26 :         MI->getOperand(0).getReg() == AArch64::XZR &&
   13469          22 :         MI->getOperand(1).isReg() &&
   13470          11 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   13471          22 :         MI->getOperand(2).isReg() &&
   13472          11 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   13473          37 :         MI->getOperand(3).isImm() &&
   13474          11 :         MI->getOperand(3).getImm() == 0) {
   13475             :       // (ANDSXrs XZR, GPR64:$src1, GPR64:$src2, 0)
   13476             :       AsmString = "tst $\x02, $\x03";
   13477             :       break;
   13478             :     }
   13479          24 :     if (MI->getNumOperands() == 4 &&
   13480          24 :         MI->getOperand(0).getReg() == AArch64::XZR &&
   13481          18 :         MI->getOperand(1).isReg() &&
   13482           9 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   13483          42 :         MI->getOperand(2).isReg() &&
   13484           9 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
   13485             :       // (ANDSXrs XZR, GPR64:$src1, GPR64:$src2, logical_shift64:$sh)
   13486             :       AsmString = "tst $\x02, $\x03$\xFF\x04\x02";
   13487             :       break;
   13488             :     }
   13489          15 :     if (MI->getNumOperands() == 4 &&
   13490          30 :         MI->getOperand(0).isReg() &&
   13491          15 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   13492          30 :         MI->getOperand(1).isReg() &&
   13493          15 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   13494          30 :         MI->getOperand(2).isReg() &&
   13495          15 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   13496          30 :         MI->getOperand(3).isImm() &&
   13497          15 :         MI->getOperand(3).getImm() == 0) {
   13498             :       // (ANDSXrs GPR64:$dst, GPR64:$src1, GPR64:$src2, 0)
   13499             :       AsmString = "ands    $\x01, $\x02, $\x03";
   13500             :       break;
   13501             :     }
   13502             :     return false;
   13503             :   case AArch64::ANDS_PPzPP:
   13504          10 :     if (MI->getNumOperands() == 4 &&
   13505          20 :         MI->getOperand(0).isReg() &&
   13506          10 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   13507          20 :         MI->getOperand(1).isReg() &&
   13508          10 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
   13509          20 :         MI->getOperand(2).isReg() &&
   13510          10 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   13511          10 :         MI->getOperand(3).isReg() &&
   13512          20 :         MI->getOperand(3).getReg() == MI->getOperand(2).getReg() &&
   13513             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   13514             :       // (ANDS_PPzPP PPR8:$Pd, PPRAny:$Pg, PPR8:$Pn, PPR8:$Pn)
   13515             :       AsmString = "movs $\xFF\x01\x06, $\xFF\x02\x07/z, $\xFF\x03\x06";
   13516             :       break;
   13517             :     }
   13518             :     return false;
   13519             :   case AArch64::ANDWrs:
   13520         163 :     if (MI->getNumOperands() == 4 &&
   13521         326 :         MI->getOperand(0).isReg() &&
   13522         163 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   13523         326 :         MI->getOperand(1).isReg() &&
   13524         163 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   13525         326 :         MI->getOperand(2).isReg() &&
   13526         163 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
   13527         326 :         MI->getOperand(3).isImm() &&
   13528         163 :         MI->getOperand(3).getImm() == 0) {
   13529             :       // (ANDWrs GPR32:$dst, GPR32:$src1, GPR32:$src2, 0)
   13530             :       AsmString = "and     $\x01, $\x02, $\x03";
   13531             :       break;
   13532             :     }
   13533             :     return false;
   13534             :   case AArch64::ANDXrs:
   13535          65 :     if (MI->getNumOperands() == 4 &&
   13536         130 :         MI->getOperand(0).isReg() &&
   13537          65 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   13538         130 :         MI->getOperand(1).isReg() &&
   13539          65 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   13540         130 :         MI->getOperand(2).isReg() &&
   13541          65 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   13542         130 :         MI->getOperand(3).isImm() &&
   13543          65 :         MI->getOperand(3).getImm() == 0) {
   13544             :       // (ANDXrs GPR64:$dst, GPR64:$src1, GPR64:$src2, 0)
   13545             :       AsmString = "and     $\x01, $\x02, $\x03";
   13546             :       break;
   13547             :     }
   13548             :     return false;
   13549             :   case AArch64::AND_PPzPP:
   13550          10 :     if (MI->getNumOperands() == 4 &&
   13551          20 :         MI->getOperand(0).isReg() &&
   13552          10 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   13553          20 :         MI->getOperand(1).isReg() &&
   13554          10 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
   13555          20 :         MI->getOperand(2).isReg() &&
   13556          10 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   13557          10 :         MI->getOperand(3).isReg() &&
   13558          20 :         MI->getOperand(3).getReg() == MI->getOperand(2).getReg() &&
   13559             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   13560             :       // (AND_PPzPP PPR8:$Pd, PPRAny:$Pg, PPR8:$Pn, PPR8:$Pn)
   13561             :       AsmString = "mov $\xFF\x01\x06, $\xFF\x02\x07/z, $\xFF\x03\x06";
   13562             :       break;
   13563             :     }
   13564             :     return false;
   13565             :   case AArch64::AND_ZI:
   13566          36 :     if (MI->getNumOperands() == 3 &&
   13567          72 :         MI->getOperand(0).isReg() &&
   13568          72 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   13569          80 :         AArch64InstPrinterValidateMCOperand(MI->getOperand(2), STI, 1) &&
   13570             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   13571             :       // (AND_ZI ZPR8:$Zdn, sve_logical_imm8:$imm)
   13572             :       AsmString = "and     $\xFF\x01\x06, $\xFF\x01\x06, $\xFF\x03\x08";
   13573             :       break;
   13574             :     }
   13575          28 :     if (MI->getNumOperands() == 3 &&
   13576          56 :         MI->getOperand(0).isReg() &&
   13577          56 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   13578          64 :         AArch64InstPrinterValidateMCOperand(MI->getOperand(2), STI, 2) &&
   13579             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   13580             :       // (AND_ZI ZPR16:$Zdn, sve_logical_imm16:$imm)
   13581             :       AsmString = "and     $\xFF\x01\x09, $\xFF\x01\x09, $\xFF\x03\x0A";
   13582             :       break;
   13583             :     }
   13584          20 :     if (MI->getNumOperands() == 3 &&
   13585          40 :         MI->getOperand(0).isReg() &&
   13586          40 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   13587          48 :         AArch64InstPrinterValidateMCOperand(MI->getOperand(2), STI, 3) &&
   13588             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   13589             :       // (AND_ZI ZPR32:$Zdn, sve_logical_imm32:$imm)
   13590             :       AsmString = "and     $\xFF\x01\x0B, $\xFF\x01\x0B, $\xFF\x03\x04";
   13591             :       break;
   13592             :     }
   13593             :     return false;
   13594             :   case AArch64::BICSWrs:
   13595          19 :     if (MI->getNumOperands() == 4 &&
   13596          38 :         MI->getOperand(0).isReg() &&
   13597          19 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   13598          38 :         MI->getOperand(1).isReg() &&
   13599          19 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   13600          38 :         MI->getOperand(2).isReg() &&
   13601          19 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
   13602          38 :         MI->getOperand(3).isImm() &&
   13603          19 :         MI->getOperand(3).getImm() == 0) {
   13604             :       // (BICSWrs GPR32:$dst, GPR32:$src1, GPR32:$src2, 0)
   13605             :       AsmString = "bics    $\x01, $\x02, $\x03";
   13606             :       break;
   13607             :     }
   13608             :     return false;
   13609             :   case AArch64::BICSXrs:
   13610          15 :     if (MI->getNumOperands() == 4 &&
   13611          30 :         MI->getOperand(0).isReg() &&
   13612          15 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   13613          30 :         MI->getOperand(1).isReg() &&
   13614          15 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   13615          30 :         MI->getOperand(2).isReg() &&
   13616          15 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   13617          30 :         MI->getOperand(3).isImm() &&
   13618          15 :         MI->getOperand(3).getImm() == 0) {
   13619             :       // (BICSXrs GPR64:$dst, GPR64:$src1, GPR64:$src2, 0)
   13620             :       AsmString = "bics    $\x01, $\x02, $\x03";
   13621             :       break;
   13622             :     }
   13623             :     return false;
   13624             :   case AArch64::BICWrs:
   13625          70 :     if (MI->getNumOperands() == 4 &&
   13626         140 :         MI->getOperand(0).isReg() &&
   13627          70 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   13628         140 :         MI->getOperand(1).isReg() &&
   13629          70 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   13630         140 :         MI->getOperand(2).isReg() &&
   13631          70 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
   13632         140 :         MI->getOperand(3).isImm() &&
   13633          70 :         MI->getOperand(3).getImm() == 0) {
   13634             :       // (BICWrs GPR32:$dst, GPR32:$src1, GPR32:$src2, 0)
   13635             :       AsmString = "bic     $\x01, $\x02, $\x03";
   13636             :       break;
   13637             :     }
   13638             :     return false;
   13639             :   case AArch64::BICXrs:
   13640          30 :     if (MI->getNumOperands() == 4 &&
   13641          60 :         MI->getOperand(0).isReg() &&
   13642          30 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   13643          60 :         MI->getOperand(1).isReg() &&
   13644          30 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   13645          60 :         MI->getOperand(2).isReg() &&
   13646          30 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   13647          60 :         MI->getOperand(3).isImm() &&
   13648          30 :         MI->getOperand(3).getImm() == 0) {
   13649             :       // (BICXrs GPR64:$dst, GPR64:$src1, GPR64:$src2, 0)
   13650             :       AsmString = "bic     $\x01, $\x02, $\x03";
   13651             :       break;
   13652             :     }
   13653             :     return false;
   13654             :   case AArch64::CLREX:
   13655          37 :     if (MI->getNumOperands() == 1 &&
   13656          37 :         MI->getOperand(0).isImm() &&
   13657          37 :         MI->getOperand(0).getImm() == 15) {
   13658             :       // (CLREX 15)
   13659             :       AsmString = "clrex";
   13660             :       break;
   13661             :     }
   13662             :     return false;
   13663             :   case AArch64::CNTB_XPiI:
   13664          12 :     if (MI->getNumOperands() == 3 &&
   13665          24 :         MI->getOperand(0).isReg() &&
   13666          12 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   13667          12 :         MI->getOperand(1).isImm() &&
   13668          12 :         MI->getOperand(1).getImm() == 31 &&
   13669           8 :         MI->getOperand(2).isImm() &&
   13670          20 :         MI->getOperand(2).getImm() == 1 &&
   13671             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   13672             :       // (CNTB_XPiI GPR64:$Rd, { 1, 1, 1, 1, 1 }, 1)
   13673             :       AsmString = "cntb    $\x01";
   13674             :       break;
   13675             :     }
   13676           6 :     if (MI->getNumOperands() == 3 &&
   13677          12 :         MI->getOperand(0).isReg() &&
   13678           6 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   13679           6 :         MI->getOperand(2).isImm() &&
   13680          12 :         MI->getOperand(2).getImm() == 1 &&
   13681             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   13682             :       // (CNTB_XPiI GPR64:$Rd, sve_pred_enum:$pattern, 1)
   13683             :       AsmString = "cntb    $\x01, $\xFF\x02\x0E";
   13684             :       break;
   13685             :     }
   13686             :     return false;
   13687             :   case AArch64::CNTD_XPiI:
   13688          12 :     if (MI->getNumOperands() == 3 &&
   13689          24 :         MI->getOperand(0).isReg() &&
   13690          12 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   13691          12 :         MI->getOperand(1).isImm() &&
   13692          12 :         MI->getOperand(1).getImm() == 31 &&
   13693           8 :         MI->getOperand(2).isImm() &&
   13694          20 :         MI->getOperand(2).getImm() == 1 &&
   13695             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   13696             :       // (CNTD_XPiI GPR64:$Rd, { 1, 1, 1, 1, 1 }, 1)
   13697             :       AsmString = "cntd    $\x01";
   13698             :       break;
   13699             :     }
   13700           6 :     if (MI->getNumOperands() == 3 &&
   13701          12 :         MI->getOperand(0).isReg() &&
   13702           6 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   13703           6 :         MI->getOperand(2).isImm() &&
   13704          12 :         MI->getOperand(2).getImm() == 1 &&
   13705             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   13706             :       // (CNTD_XPiI GPR64:$Rd, sve_pred_enum:$pattern, 1)
   13707             :       AsmString = "cntd    $\x01, $\xFF\x02\x0E";
   13708             :       break;
   13709             :     }
   13710             :     return false;
   13711             :   case AArch64::CNTH_XPiI:
   13712          12 :     if (MI->getNumOperands() == 3 &&
   13713          24 :         MI->getOperand(0).isReg() &&
   13714          12 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   13715          12 :         MI->getOperand(1).isImm() &&
   13716          12 :         MI->getOperand(1).getImm() == 31 &&
   13717           8 :         MI->getOperand(2).isImm() &&
   13718          20 :         MI->getOperand(2).getImm() == 1 &&
   13719             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   13720             :       // (CNTH_XPiI GPR64:$Rd, { 1, 1, 1, 1, 1 }, 1)
   13721             :       AsmString = "cnth    $\x01";
   13722             :       break;
   13723             :     }
   13724           6 :     if (MI->getNumOperands() == 3 &&
   13725          12 :         MI->getOperand(0).isReg() &&
   13726           6 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   13727           6 :         MI->getOperand(2).isImm() &&
   13728          12 :         MI->getOperand(2).getImm() == 1 &&
   13729             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   13730             :       // (CNTH_XPiI GPR64:$Rd, sve_pred_enum:$pattern, 1)
   13731             :       AsmString = "cnth    $\x01, $\xFF\x02\x0E";
   13732             :       break;
   13733             :     }
   13734             :     return false;
   13735             :   case AArch64::CNTW_XPiI:
   13736          12 :     if (MI->getNumOperands() == 3 &&
   13737          24 :         MI->getOperand(0).isReg() &&
   13738          12 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   13739          12 :         MI->getOperand(1).isImm() &&
   13740          12 :         MI->getOperand(1).getImm() == 31 &&
   13741           8 :         MI->getOperand(2).isImm() &&
   13742          20 :         MI->getOperand(2).getImm() == 1 &&
   13743             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   13744             :       // (CNTW_XPiI GPR64:$Rd, { 1, 1, 1, 1, 1 }, 1)
   13745             :       AsmString = "cntw    $\x01";
   13746             :       break;
   13747             :     }
   13748           6 :     if (MI->getNumOperands() == 3 &&
   13749          12 :         MI->getOperand(0).isReg() &&
   13750           6 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   13751           6 :         MI->getOperand(2).isImm() &&
   13752          12 :         MI->getOperand(2).getImm() == 1 &&
   13753             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   13754             :       // (CNTW_XPiI GPR64:$Rd, sve_pred_enum:$pattern, 1)
   13755             :       AsmString = "cntw    $\x01, $\xFF\x02\x0E";
   13756             :       break;
   13757             :     }
   13758             :     return false;
   13759             :   case AArch64::CPY_ZPmI_B:
   13760           4 :     if (MI->getNumOperands() == 5 &&
   13761           8 :         MI->getOperand(0).isReg() &&
   13762           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   13763           8 :         MI->getOperand(2).isReg() &&
   13764          12 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   13765             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   13766             :       // (CPY_ZPmI_B ZPR8:$Zd, PPRAny:$Pg, cpy_imm8_opt_lsl_i8:$imm)
   13767             :       AsmString = "mov $\xFF\x01\x06, $\xFF\x03\x07/m, $\xFF\x04\x0F";
   13768             :       break;
   13769             :     }
   13770             :     return false;
   13771             :   case AArch64::CPY_ZPmI_D:
   13772          16 :     if (MI->getNumOperands() == 5 &&
   13773          32 :         MI->getOperand(0).isReg() &&
   13774          16 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   13775          32 :         MI->getOperand(2).isReg() &&
   13776          48 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   13777             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   13778             :       // (CPY_ZPmI_D ZPR64:$Zd, PPRAny:$Pg, cpy_imm8_opt_lsl_i64:$imm)
   13779             :       AsmString = "mov $\xFF\x01\x10, $\xFF\x03\x07/m, $\xFF\x04\x11";
   13780             :       break;
   13781             :     }
   13782             :     return false;
   13783             :   case AArch64::CPY_ZPmI_H:
   13784           8 :     if (MI->getNumOperands() == 5 &&
   13785          16 :         MI->getOperand(0).isReg() &&
   13786           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   13787          16 :         MI->getOperand(2).isReg() &&
   13788          24 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   13789             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   13790             :       // (CPY_ZPmI_H ZPR16:$Zd, PPRAny:$Pg, cpy_imm8_opt_lsl_i16:$imm)
   13791             :       AsmString = "mov $\xFF\x01\x09, $\xFF\x03\x07/m, $\xFF\x04\x12";
   13792             :       break;
   13793             :     }
   13794             :     return false;
   13795             :   case AArch64::CPY_ZPmI_S:
   13796           8 :     if (MI->getNumOperands() == 5 &&
   13797          16 :         MI->getOperand(0).isReg() &&
   13798           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   13799          16 :         MI->getOperand(2).isReg() &&
   13800          24 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   13801             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   13802             :       // (CPY_ZPmI_S ZPR32:$Zd, PPRAny:$Pg, cpy_imm8_opt_lsl_i32:$imm)
   13803             :       AsmString = "mov $\xFF\x01\x0B, $\xFF\x03\x07/m, $\xFF\x04\x13";
   13804             :       break;
   13805             :     }
   13806             :     return false;
   13807             :   case AArch64::CPY_ZPmR_B:
   13808           8 :     if (MI->getNumOperands() == 4 &&
   13809          16 :         MI->getOperand(0).isReg() &&
   13810           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   13811          16 :         MI->getOperand(2).isReg() &&
   13812           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(2).getReg()) &&
   13813          16 :         MI->getOperand(3).isReg() &&
   13814          24 :         MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(3).getReg()) &&
   13815             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   13816             :       // (CPY_ZPmR_B ZPR8:$Zd, PPR3bAny:$Pg, GPR32sp:$Rn)
   13817             :       AsmString = "mov $\xFF\x01\x06, $\xFF\x03\x07/m, $\x04";
   13818             :       break;
   13819             :     }
   13820             :     return false;
   13821             :   case AArch64::CPY_ZPmR_D:
   13822          16 :     if (MI->getNumOperands() == 4 &&
   13823          32 :         MI->getOperand(0).isReg() &&
   13824          16 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   13825          32 :         MI->getOperand(2).isReg() &&
   13826          16 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(2).getReg()) &&
   13827          32 :         MI->getOperand(3).isReg() &&
   13828          48 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(3).getReg()) &&
   13829             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   13830             :       // (CPY_ZPmR_D ZPR64:$Zd, PPR3bAny:$Pg, GPR64sp:$Rn)
   13831             :       AsmString = "mov $\xFF\x01\x10, $\xFF\x03\x07/m, $\x04";
   13832             :       break;
   13833             :     }
   13834             :     return false;
   13835             :   case AArch64::CPY_ZPmR_H:
   13836           8 :     if (MI->getNumOperands() == 4 &&
   13837          16 :         MI->getOperand(0).isReg() &&
   13838           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   13839          16 :         MI->getOperand(2).isReg() &&
   13840           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(2).getReg()) &&
   13841          16 :         MI->getOperand(3).isReg() &&
   13842          24 :         MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(3).getReg()) &&
   13843             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   13844             :       // (CPY_ZPmR_H ZPR16:$Zd, PPR3bAny:$Pg, GPR32sp:$Rn)
   13845             :       AsmString = "mov $\xFF\x01\x09, $\xFF\x03\x07/m, $\x04";
   13846             :       break;
   13847             :     }
   13848             :     return false;
   13849             :   case AArch64::CPY_ZPmR_S:
   13850           8 :     if (MI->getNumOperands() == 4 &&
   13851          16 :         MI->getOperand(0).isReg() &&
   13852           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   13853          16 :         MI->getOperand(2).isReg() &&
   13854           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(2).getReg()) &&
   13855          16 :         MI->getOperand(3).isReg() &&
   13856          24 :         MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(3).getReg()) &&
   13857             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   13858             :       // (CPY_ZPmR_S ZPR32:$Zd, PPR3bAny:$Pg, GPR32sp:$Rn)
   13859             :       AsmString = "mov $\xFF\x01\x0B, $\xFF\x03\x07/m, $\x04";
   13860             :       break;
   13861             :     }
   13862             :     return false;
   13863             :   case AArch64::CPY_ZPmV_B:
   13864           8 :     if (MI->getNumOperands() == 4 &&
   13865          16 :         MI->getOperand(0).isReg() &&
   13866           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   13867          16 :         MI->getOperand(2).isReg() &&
   13868           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(2).getReg()) &&
   13869          16 :         MI->getOperand(3).isReg() &&
   13870          24 :         MRI.getRegClass(AArch64::FPR8RegClassID).contains(MI->getOperand(3).getReg()) &&
   13871             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   13872             :       // (CPY_ZPmV_B ZPR8:$Zd, PPR3bAny:$Pg, FPR8:$Vn)
   13873             :       AsmString = "mov $\xFF\x01\x06, $\xFF\x03\x07/m, $\x04";
   13874             :       break;
   13875             :     }
   13876             :     return false;
   13877             :   case AArch64::CPY_ZPmV_D:
   13878          16 :     if (MI->getNumOperands() == 4 &&
   13879          32 :         MI->getOperand(0).isReg() &&
   13880          16 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   13881          32 :         MI->getOperand(2).isReg() &&
   13882          16 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(2).getReg()) &&
   13883          32 :         MI->getOperand(3).isReg() &&
   13884          48 :         MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(3).getReg()) &&
   13885             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   13886             :       // (CPY_ZPmV_D ZPR64:$Zd, PPR3bAny:$Pg, FPR64:$Vn)
   13887             :       AsmString = "mov $\xFF\x01\x10, $\xFF\x03\x07/m, $\x04";
   13888             :       break;
   13889             :     }
   13890             :     return false;
   13891             :   case AArch64::CPY_ZPmV_H:
   13892           8 :     if (MI->getNumOperands() == 4 &&
   13893          16 :         MI->getOperand(0).isReg() &&
   13894           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   13895          16 :         MI->getOperand(2).isReg() &&
   13896           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(2).getReg()) &&
   13897          16 :         MI->getOperand(3).isReg() &&
   13898          24 :         MRI.getRegClass(AArch64::FPR16RegClassID).contains(MI->getOperand(3).getReg()) &&
   13899             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   13900             :       // (CPY_ZPmV_H ZPR16:$Zd, PPR3bAny:$Pg, FPR16:$Vn)
   13901             :       AsmString = "mov $\xFF\x01\x09, $\xFF\x03\x07/m, $\x04";
   13902             :       break;
   13903             :     }
   13904             :     return false;
   13905             :   case AArch64::CPY_ZPmV_S:
   13906           8 :     if (MI->getNumOperands() == 4 &&
   13907          16 :         MI->getOperand(0).isReg() &&
   13908           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   13909          16 :         MI->getOperand(2).isReg() &&
   13910           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(2).getReg()) &&
   13911          16 :         MI->getOperand(3).isReg() &&
   13912          24 :         MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(3).getReg()) &&
   13913             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   13914             :       // (CPY_ZPmV_S ZPR32:$Zd, PPR3bAny:$Pg, FPR32:$Vn)
   13915             :       AsmString = "mov $\xFF\x01\x0B, $\xFF\x03\x07/m, $\x04";
   13916             :       break;
   13917             :     }
   13918             :     return false;
   13919             :   case AArch64::CPY_ZPzI_B:
   13920          12 :     if (MI->getNumOperands() == 4 &&
   13921          24 :         MI->getOperand(0).isReg() &&
   13922          12 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   13923          24 :         MI->getOperand(1).isReg() &&
   13924          36 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
   13925             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   13926             :       // (CPY_ZPzI_B ZPR8:$Zd, PPRAny:$Pg, cpy_imm8_opt_lsl_i8:$imm)
   13927             :       AsmString = "mov $\xFF\x01\x06, $\xFF\x02\x07/z, $\xFF\x03\x0F";
   13928             :       break;
   13929             :     }
   13930             :     return false;
   13931             :   case AArch64::CPY_ZPzI_D:
   13932          24 :     if (MI->getNumOperands() == 4 &&
   13933          48 :         MI->getOperand(0).isReg() &&
   13934          24 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   13935          48 :         MI->getOperand(1).isReg() &&
   13936          72 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
   13937             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   13938             :       // (CPY_ZPzI_D ZPR64:$Zd, PPRAny:$Pg, cpy_imm8_opt_lsl_i64:$imm)
   13939             :       AsmString = "mov $\xFF\x01\x10, $\xFF\x02\x07/z, $\xFF\x03\x11";
   13940             :       break;
   13941             :     }
   13942             :     return false;
   13943             :   case AArch64::CPY_ZPzI_H:
   13944          24 :     if (MI->getNumOperands() == 4 &&
   13945          48 :         MI->getOperand(0).isReg() &&
   13946          24 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   13947          48 :         MI->getOperand(1).isReg() &&
   13948          72 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
   13949             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   13950             :       // (CPY_ZPzI_H ZPR16:$Zd, PPRAny:$Pg, cpy_imm8_opt_lsl_i16:$imm)
   13951             :       AsmString = "mov $\xFF\x01\x09, $\xFF\x02\x07/z, $\xFF\x03\x12";
   13952             :       break;
   13953             :     }
   13954             :     return false;
   13955             :   case AArch64::CPY_ZPzI_S:
   13956          24 :     if (MI->getNumOperands() == 4 &&
   13957          48 :         MI->getOperand(0).isReg() &&
   13958          24 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   13959          48 :         MI->getOperand(1).isReg() &&
   13960          72 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
   13961             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   13962             :       // (CPY_ZPzI_S ZPR32:$Zd, PPRAny:$Pg, cpy_imm8_opt_lsl_i32:$imm)
   13963             :       AsmString = "mov $\xFF\x01\x0B, $\xFF\x02\x07/z, $\xFF\x03\x13";
   13964             :       break;
   13965             :     }
   13966             :     return false;
   13967             :   case AArch64::CSINCWr:
   13968         305 :     if (MI->getNumOperands() == 4 &&
   13969         610 :         MI->getOperand(0).isReg() &&
   13970         305 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   13971         305 :         MI->getOperand(1).getReg() == AArch64::WZR &&
   13972         814 :         MI->getOperand(2).getReg() == AArch64::WZR &&
   13973         252 :         AArch64InstPrinterValidateMCOperand(MI->getOperand(3), STI, 4)) {
   13974             :       // (CSINCWr GPR32:$dst, WZR, WZR, inv_ccode:$cc)
   13975             :       AsmString = "cset $\x01, $\xFF\x04\x14";
   13976             :       break;
   13977             :     }
   13978          57 :     if (MI->getNumOperands() == 4 &&
   13979         114 :         MI->getOperand(0).isReg() &&
   13980          57 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   13981         114 :         MI->getOperand(1).isReg() &&
   13982          57 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   13983          57 :         MI->getOperand(2).isReg() &&
   13984         142 :         MI->getOperand(2).getReg() == MI->getOperand(1).getReg() &&
   13985          28 :         AArch64InstPrinterValidateMCOperand(MI->getOperand(3), STI, 4)) {
   13986             :       // (CSINCWr GPR32:$dst, GPR32:$src, GPR32:$src, inv_ccode:$cc)
   13987             :       AsmString = "cinc $\x01, $\x02, $\xFF\x04\x14";
   13988             :       break;
   13989             :     }
   13990             :     return false;
   13991             :   case AArch64::CSINCXr:
   13992          58 :     if (MI->getNumOperands() == 4 &&
   13993         116 :         MI->getOperand(0).isReg() &&
   13994          58 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   13995          58 :         MI->getOperand(1).getReg() == AArch64::XZR &&
   13996          83 :         MI->getOperand(2).getReg() == AArch64::XZR &&
   13997          10 :         AArch64InstPrinterValidateMCOperand(MI->getOperand(3), STI, 4)) {
   13998             :       // (CSINCXr GPR64:$dst, XZR, XZR, inv_ccode:$cc)
   13999             :       AsmString = "cset $\x01, $\xFF\x04\x14";
   14000             :       break;
   14001             :     }
   14002          48 :     if (MI->getNumOperands() == 4 &&
   14003          96 :         MI->getOperand(0).isReg() &&
   14004          48 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   14005          96 :         MI->getOperand(1).isReg() &&
   14006          48 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   14007          48 :         MI->getOperand(2).isReg() &&
   14008         113 :         MI->getOperand(2).getReg() == MI->getOperand(1).getReg() &&
   14009          17 :         AArch64InstPrinterValidateMCOperand(MI->getOperand(3), STI, 4)) {
   14010             :       // (CSINCXr GPR64:$dst, GPR64:$src, GPR64:$src, inv_ccode:$cc)
   14011             :       AsmString = "cinc $\x01, $\x02, $\xFF\x04\x14";
   14012             :       break;
   14013             :     }
   14014             :     return false;
   14015             :   case AArch64::CSINVWr:
   14016         413 :     if (MI->getNumOperands() == 4 &&
   14017         826 :         MI->getOperand(0).isReg() &&
   14018         413 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   14019         413 :         MI->getOperand(1).getReg() == AArch64::WZR &&
   14020        1030 :         MI->getOperand(2).getReg() == AArch64::WZR &&
   14021         306 :         AArch64InstPrinterValidateMCOperand(MI->getOperand(3), STI, 4)) {
   14022             :       // (CSINVWr GPR32:$dst, WZR, WZR, inv_ccode:$cc)
   14023             :       AsmString = "csetm $\x01, $\xFF\x04\x14";
   14024             :       break;
   14025             :     }
   14026         107 :     if (MI->getNumOperands() == 4 &&
   14027         214 :         MI->getOperand(0).isReg() &&
   14028         107 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   14029         214 :         MI->getOperand(1).isReg() &&
   14030         107 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   14031         107 :         MI->getOperand(2).isReg() &&
   14032         234 :         MI->getOperand(2).getReg() == MI->getOperand(1).getReg() &&
   14033          20 :         AArch64InstPrinterValidateMCOperand(MI->getOperand(3), STI, 4)) {
   14034             :       // (CSINVWr GPR32:$dst, GPR32:$src, GPR32:$src, inv_ccode:$cc)
   14035             :       AsmString = "cinv $\x01, $\x02, $\xFF\x04\x14";
   14036             :       break;
   14037             :     }
   14038             :     return false;
   14039             :   case AArch64::CSINVXr:
   14040          66 :     if (MI->getNumOperands() == 4 &&
   14041         132 :         MI->getOperand(0).isReg() &&
   14042          66 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   14043          66 :         MI->getOperand(1).getReg() == AArch64::XZR &&
   14044         103 :         MI->getOperand(2).getReg() == AArch64::XZR &&
   14045          16 :         AArch64InstPrinterValidateMCOperand(MI->getOperand(3), STI, 4)) {
   14046             :       // (CSINVXr GPR64:$dst, XZR, XZR, inv_ccode:$cc)
   14047             :       AsmString = "csetm $\x01, $\xFF\x04\x14";
   14048             :       break;
   14049             :     }
   14050          54 :     if (MI->getNumOperands() == 4 &&
   14051         108 :         MI->getOperand(0).isReg() &&
   14052          54 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   14053         108 :         MI->getOperand(1).isReg() &&
   14054          54 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   14055          54 :         MI->getOperand(2).isReg() &&
   14056         127 :         MI->getOperand(2).getReg() == MI->getOperand(1).getReg() &&
   14057          19 :         AArch64InstPrinterValidateMCOperand(MI->getOperand(3), STI, 4)) {
   14058             :       // (CSINVXr GPR64:$dst, GPR64:$src, GPR64:$src, inv_ccode:$cc)
   14059             :       AsmString = "cinv $\x01, $\x02, $\xFF\x04\x14";
   14060             :       break;
   14061             :     }
   14062             :     return false;
   14063             :   case AArch64::CSNEGWr:
   14064          47 :     if (MI->getNumOperands() == 4 &&
   14065          94 :         MI->getOperand(0).isReg() &&
   14066          47 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   14067          94 :         MI->getOperand(1).isReg() &&
   14068          47 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   14069          47 :         MI->getOperand(2).isReg() &&
   14070         114 :         MI->getOperand(2).getReg() == MI->getOperand(1).getReg() &&
   14071          20 :         AArch64InstPrinterValidateMCOperand(MI->getOperand(3), STI, 4)) {
   14072             :       // (CSNEGWr GPR32:$dst, GPR32:$src, GPR32:$src, inv_ccode:$cc)
   14073             :       AsmString = "cneg $\x01, $\x02, $\xFF\x04\x14";
   14074             :       break;
   14075             :     }
   14076             :     return false;
   14077             :   case AArch64::CSNEGXr:
   14078          47 :     if (MI->getNumOperands() == 4 &&
   14079          94 :         MI->getOperand(0).isReg() &&
   14080          47 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   14081          94 :         MI->getOperand(1).isReg() &&
   14082          47 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   14083          47 :         MI->getOperand(2).isReg() &&
   14084         114 :         MI->getOperand(2).getReg() == MI->getOperand(1).getReg() &&
   14085          20 :         AArch64InstPrinterValidateMCOperand(MI->getOperand(3), STI, 4)) {
   14086             :       // (CSNEGXr GPR64:$dst, GPR64:$src, GPR64:$src, inv_ccode:$cc)
   14087             :       AsmString = "cneg $\x01, $\x02, $\xFF\x04\x14";
   14088             :       break;
   14089             :     }
   14090             :     return false;
   14091             :   case AArch64::DCPS1:
   14092          13 :     if (MI->getNumOperands() == 1 &&
   14093          13 :         MI->getOperand(0).isImm() &&
   14094          13 :         MI->getOperand(0).getImm() == 0) {
   14095             :       // (DCPS1 0)
   14096             :       AsmString = "dcps1";
   14097             :       break;
   14098             :     }
   14099             :     return false;
   14100             :   case AArch64::DCPS2:
   14101          13 :     if (MI->getNumOperands() == 1 &&
   14102          13 :         MI->getOperand(0).isImm() &&
   14103          13 :         MI->getOperand(0).getImm() == 0) {
   14104             :       // (DCPS2 0)
   14105             :       AsmString = "dcps2";
   14106             :       break;
   14107             :     }
   14108             :     return false;
   14109             :   case AArch64::DCPS3:
   14110          13 :     if (MI->getNumOperands() == 1 &&
   14111          13 :         MI->getOperand(0).isImm() &&
   14112          13 :         MI->getOperand(0).getImm() == 0) {
   14113             :       // (DCPS3 0)
   14114             :       AsmString = "dcps3";
   14115             :       break;
   14116             :     }
   14117             :     return false;
   14118             :   case AArch64::DECB_XPiI:
   14119          40 :     if (MI->getNumOperands() == 4 &&
   14120          80 :         MI->getOperand(0).isReg() &&
   14121          40 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   14122          40 :         MI->getOperand(2).isImm() &&
   14123          40 :         MI->getOperand(2).getImm() == 31 &&
   14124           8 :         MI->getOperand(3).isImm() &&
   14125          48 :         MI->getOperand(3).getImm() == 1 &&
   14126             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14127             :       // (DECB_XPiI GPR64:$Rdn, { 1, 1, 1, 1, 1 }, 1)
   14128             :       AsmString = "decb    $\x01";
   14129             :       break;
   14130             :     }
   14131          34 :     if (MI->getNumOperands() == 4 &&
   14132          68 :         MI->getOperand(0).isReg() &&
   14133          34 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   14134          34 :         MI->getOperand(3).isImm() &&
   14135          68 :         MI->getOperand(3).getImm() == 1 &&
   14136             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14137             :       // (DECB_XPiI GPR64:$Rdn, sve_pred_enum:$pattern, 1)
   14138             :       AsmString = "decb    $\x01, $\xFF\x03\x0E";
   14139             :       break;
   14140             :     }
   14141             :     return false;
   14142             :   case AArch64::DECD_XPiI:
   14143          40 :     if (MI->getNumOperands() == 4 &&
   14144          80 :         MI->getOperand(0).isReg() &&
   14145          40 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   14146          40 :         MI->getOperand(2).isImm() &&
   14147          40 :         MI->getOperand(2).getImm() == 31 &&
   14148           8 :         MI->getOperand(3).isImm() &&
   14149          48 :         MI->getOperand(3).getImm() == 1 &&
   14150             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14151             :       // (DECD_XPiI GPR64:$Rdn, { 1, 1, 1, 1, 1 }, 1)
   14152             :       AsmString = "decd    $\x01";
   14153             :       break;
   14154             :     }
   14155          34 :     if (MI->getNumOperands() == 4 &&
   14156          68 :         MI->getOperand(0).isReg() &&
   14157          34 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   14158          34 :         MI->getOperand(3).isImm() &&
   14159          68 :         MI->getOperand(3).getImm() == 1 &&
   14160             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14161             :       // (DECD_XPiI GPR64:$Rdn, sve_pred_enum:$pattern, 1)
   14162             :       AsmString = "decd    $\x01, $\xFF\x03\x0E";
   14163             :       break;
   14164             :     }
   14165             :     return false;
   14166             :   case AArch64::DECD_ZPiI:
   14167           0 :     if (MI->getNumOperands() == 4 &&
   14168           0 :         MI->getOperand(0).isReg() &&
   14169           0 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14170           0 :         MI->getOperand(2).isImm() &&
   14171           0 :         MI->getOperand(2).getImm() == 31 &&
   14172           0 :         MI->getOperand(3).isImm() &&
   14173           0 :         MI->getOperand(3).getImm() == 1 &&
   14174             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14175             :       // (DECD_ZPiI ZPR64:$Zdn, { 1, 1, 1, 1, 1 }, 1)
   14176             :       AsmString = "decd    $\xFF\x01\x10";
   14177             :       break;
   14178             :     }
   14179           0 :     if (MI->getNumOperands() == 4 &&
   14180           0 :         MI->getOperand(0).isReg() &&
   14181           0 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14182           0 :         MI->getOperand(3).isImm() &&
   14183           0 :         MI->getOperand(3).getImm() == 1 &&
   14184             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14185             :       // (DECD_ZPiI ZPR64:$Zdn, sve_pred_enum:$pattern, 1)
   14186             :       AsmString = "decd    $\xFF\x01\x10, $\xFF\x03\x0E";
   14187             :       break;
   14188             :     }
   14189             :     return false;
   14190             :   case AArch64::DECH_XPiI:
   14191          40 :     if (MI->getNumOperands() == 4 &&
   14192          80 :         MI->getOperand(0).isReg() &&
   14193          40 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   14194          40 :         MI->getOperand(2).isImm() &&
   14195          40 :         MI->getOperand(2).getImm() == 31 &&
   14196           8 :         MI->getOperand(3).isImm() &&
   14197          48 :         MI->getOperand(3).getImm() == 1 &&
   14198             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14199             :       // (DECH_XPiI GPR64:$Rdn, { 1, 1, 1, 1, 1 }, 1)
   14200             :       AsmString = "dech    $\x01";
   14201             :       break;
   14202             :     }
   14203          34 :     if (MI->getNumOperands() == 4 &&
   14204          68 :         MI->getOperand(0).isReg() &&
   14205          34 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   14206          34 :         MI->getOperand(3).isImm() &&
   14207          68 :         MI->getOperand(3).getImm() == 1 &&
   14208             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14209             :       // (DECH_XPiI GPR64:$Rdn, sve_pred_enum:$pattern, 1)
   14210             :       AsmString = "dech    $\x01, $\xFF\x03\x0E";
   14211             :       break;
   14212             :     }
   14213             :     return false;
   14214             :   case AArch64::DECH_ZPiI:
   14215           0 :     if (MI->getNumOperands() == 4 &&
   14216           0 :         MI->getOperand(0).isReg() &&
   14217           0 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14218           0 :         MI->getOperand(2).isImm() &&
   14219           0 :         MI->getOperand(2).getImm() == 31 &&
   14220           0 :         MI->getOperand(3).isImm() &&
   14221           0 :         MI->getOperand(3).getImm() == 1 &&
   14222             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14223             :       // (DECH_ZPiI ZPR16:$Zdn, { 1, 1, 1, 1, 1 }, 1)
   14224             :       AsmString = "dech    $\xFF\x01\x09";
   14225             :       break;
   14226             :     }
   14227           0 :     if (MI->getNumOperands() == 4 &&
   14228           0 :         MI->getOperand(0).isReg() &&
   14229           0 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14230           0 :         MI->getOperand(3).isImm() &&
   14231           0 :         MI->getOperand(3).getImm() == 1 &&
   14232             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14233             :       // (DECH_ZPiI ZPR16:$Zdn, sve_pred_enum:$pattern, 1)
   14234             :       AsmString = "dech    $\xFF\x01\x09, $\xFF\x03\x0E";
   14235             :       break;
   14236             :     }
   14237             :     return false;
   14238             :   case AArch64::DECW_XPiI:
   14239          40 :     if (MI->getNumOperands() == 4 &&
   14240          80 :         MI->getOperand(0).isReg() &&
   14241          40 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   14242          40 :         MI->getOperand(2).isImm() &&
   14243          40 :         MI->getOperand(2).getImm() == 31 &&
   14244           8 :         MI->getOperand(3).isImm() &&
   14245          48 :         MI->getOperand(3).getImm() == 1 &&
   14246             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14247             :       // (DECW_XPiI GPR64:$Rdn, { 1, 1, 1, 1, 1 }, 1)
   14248             :       AsmString = "decw    $\x01";
   14249             :       break;
   14250             :     }
   14251          34 :     if (MI->getNumOperands() == 4 &&
   14252          68 :         MI->getOperand(0).isReg() &&
   14253          34 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   14254          34 :         MI->getOperand(3).isImm() &&
   14255          68 :         MI->getOperand(3).getImm() == 1 &&
   14256             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14257             :       // (DECW_XPiI GPR64:$Rdn, sve_pred_enum:$pattern, 1)
   14258             :       AsmString = "decw    $\x01, $\xFF\x03\x0E";
   14259             :       break;
   14260             :     }
   14261             :     return false;
   14262             :   case AArch64::DECW_ZPiI:
   14263           0 :     if (MI->getNumOperands() == 4 &&
   14264           0 :         MI->getOperand(0).isReg() &&
   14265           0 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14266           0 :         MI->getOperand(2).isImm() &&
   14267           0 :         MI->getOperand(2).getImm() == 31 &&
   14268           0 :         MI->getOperand(3).isImm() &&
   14269           0 :         MI->getOperand(3).getImm() == 1 &&
   14270             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14271             :       // (DECW_ZPiI ZPR32:$Zdn, { 1, 1, 1, 1, 1 }, 1)
   14272             :       AsmString = "decw    $\xFF\x01\x0B";
   14273             :       break;
   14274             :     }
   14275           0 :     if (MI->getNumOperands() == 4 &&
   14276           0 :         MI->getOperand(0).isReg() &&
   14277           0 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14278           0 :         MI->getOperand(3).isImm() &&
   14279           0 :         MI->getOperand(3).getImm() == 1 &&
   14280             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14281             :       // (DECW_ZPiI ZPR32:$Zdn, sve_pred_enum:$pattern, 1)
   14282             :       AsmString = "decw    $\xFF\x01\x0B, $\xFF\x03\x0E";
   14283             :       break;
   14284             :     }
   14285             :     return false;
   14286             :   case AArch64::DSB:
   14287          84 :     if (MI->getNumOperands() == 1 &&
   14288          84 :         MI->getOperand(0).isImm() &&
   14289          84 :         MI->getOperand(0).getImm() == 0) {
   14290             :       // (DSB 0)
   14291             :       AsmString = "ssbb";
   14292             :       break;
   14293             :     }
   14294          81 :     if (MI->getNumOperands() == 1 &&
   14295          81 :         MI->getOperand(0).isImm() &&
   14296          81 :         MI->getOperand(0).getImm() == 4) {
   14297             :       // (DSB 4)
   14298             :       AsmString = "pssbb";
   14299             :       break;
   14300             :     }
   14301             :     return false;
   14302             :   case AArch64::DUPM_ZI:
   14303          30 :     if (MI->getNumOperands() == 2 &&
   14304          60 :         MI->getOperand(0).isReg() &&
   14305          60 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14306          60 :         AArch64InstPrinterValidateMCOperand(MI->getOperand(1), STI, 5) &&
   14307             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14308             :       // (DUPM_ZI ZPR16:$Zd, sve_preferred_logical_imm16:$imm)
   14309             :       AsmString = "mov $\xFF\x01\x09, $\xFF\x02\x15";
   14310             :       break;
   14311             :     }
   14312          30 :     if (MI->getNumOperands() == 2 &&
   14313          60 :         MI->getOperand(0).isReg() &&
   14314          60 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14315          64 :         AArch64InstPrinterValidateMCOperand(MI->getOperand(1), STI, 6) &&
   14316             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14317             :       // (DUPM_ZI ZPR32:$Zd, sve_preferred_logical_imm32:$imm)
   14318             :       AsmString = "mov $\xFF\x01\x0B, $\xFF\x02\x16";
   14319             :       break;
   14320             :     }
   14321          26 :     if (MI->getNumOperands() == 2 &&
   14322          52 :         MI->getOperand(0).isReg() &&
   14323          52 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14324          58 :         AArch64InstPrinterValidateMCOperand(MI->getOperand(1), STI, 7) &&
   14325             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14326             :       // (DUPM_ZI ZPR64:$Zd, sve_preferred_logical_imm64:$imm)
   14327             :       AsmString = "mov $\xFF\x01\x10, $\xFF\x02\x17";
   14328             :       break;
   14329             :     }
   14330          20 :     if (MI->getNumOperands() == 2 &&
   14331          40 :         MI->getOperand(0).isReg() &&
   14332          40 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14333          48 :         AArch64InstPrinterValidateMCOperand(MI->getOperand(1), STI, 1) &&
   14334             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14335             :       // (DUPM_ZI ZPR8:$Zd, sve_logical_imm8:$imm)
   14336             :       AsmString = "dupm $\xFF\x01\x06, $\xFF\x02\x08";
   14337             :       break;
   14338             :     }
   14339          12 :     if (MI->getNumOperands() == 2 &&
   14340          24 :         MI->getOperand(0).isReg() &&
   14341          24 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14342          30 :         AArch64InstPrinterValidateMCOperand(MI->getOperand(1), STI, 2) &&
   14343             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14344             :       // (DUPM_ZI ZPR16:$Zd, sve_logical_imm16:$imm)
   14345             :       AsmString = "dupm $\xFF\x01\x09, $\xFF\x02\x0A";
   14346             :       break;
   14347             :     }
   14348           6 :     if (MI->getNumOperands() == 2 &&
   14349          12 :         MI->getOperand(0).isReg() &&
   14350          12 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14351          16 :         AArch64InstPrinterValidateMCOperand(MI->getOperand(1), STI, 3) &&
   14352             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14353             :       // (DUPM_ZI ZPR32:$Zd, sve_logical_imm32:$imm)
   14354             :       AsmString = "dupm $\xFF\x01\x0B, $\xFF\x02\x04";
   14355             :       break;
   14356             :     }
   14357             :     return false;
   14358             :   case AArch64::DUP_ZI_B:
   14359          12 :     if (MI->getNumOperands() == 3 &&
   14360          24 :         MI->getOperand(0).isReg() &&
   14361          36 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14362             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14363             :       // (DUP_ZI_B ZPR8:$Zd, cpy_imm8_opt_lsl_i8:$imm)
   14364             :       AsmString = "mov $\xFF\x01\x06, $\xFF\x02\x0F";
   14365             :       break;
   14366             :     }
   14367             :     return false;
   14368             :   case AArch64::DUP_ZI_D:
   14369          26 :     if (MI->getNumOperands() == 3 &&
   14370          52 :         MI->getOperand(0).isReg() &&
   14371          78 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14372             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14373             :       // (DUP_ZI_D ZPR64:$Zd, cpy_imm8_opt_lsl_i64:$imm)
   14374             :       AsmString = "mov $\xFF\x01\x10, $\xFF\x02\x11";
   14375             :       break;
   14376             :     }
   14377           0 :     if (MI->getNumOperands() == 3 &&
   14378           0 :         MI->getOperand(0).isReg() &&
   14379           0 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14380           0 :         MI->getOperand(1).isImm() &&
   14381           0 :         MI->getOperand(1).getImm() == 0 &&
   14382           0 :         MI->getOperand(2).isImm() &&
   14383           0 :         MI->getOperand(2).getImm() == 0 &&
   14384             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14385             :       // (DUP_ZI_D ZPR64:$Zd, 0, 0)
   14386             :       AsmString = "fmov $\xFF\x01\x10, #0.0";
   14387             :       break;
   14388             :     }
   14389             :     return false;
   14390             :   case AArch64::DUP_ZI_H:
   14391          30 :     if (MI->getNumOperands() == 3 &&
   14392          60 :         MI->getOperand(0).isReg() &&
   14393          90 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14394             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14395             :       // (DUP_ZI_H ZPR16:$Zd, cpy_imm8_opt_lsl_i16:$imm)
   14396             :       AsmString = "mov $\xFF\x01\x09, $\xFF\x02\x12";
   14397             :       break;
   14398             :     }
   14399           0 :     if (MI->getNumOperands() == 3 &&
   14400           0 :         MI->getOperand(0).isReg() &&
   14401           0 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14402           0 :         MI->getOperand(1).isImm() &&
   14403           0 :         MI->getOperand(1).getImm() == 0 &&
   14404           0 :         MI->getOperand(2).isImm() &&
   14405           0 :         MI->getOperand(2).getImm() == 0 &&
   14406             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14407             :       // (DUP_ZI_H ZPR16:$Zd, 0, 0)
   14408             :       AsmString = "fmov $\xFF\x01\x09, #0.0";
   14409             :       break;
   14410             :     }
   14411             :     return false;
   14412             :   case AArch64::DUP_ZI_S:
   14413          26 :     if (MI->getNumOperands() == 3 &&
   14414          52 :         MI->getOperand(0).isReg() &&
   14415          78 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14416             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14417             :       // (DUP_ZI_S ZPR32:$Zd, cpy_imm8_opt_lsl_i32:$imm)
   14418             :       AsmString = "mov $\xFF\x01\x0B, $\xFF\x02\x13";
   14419             :       break;
   14420             :     }
   14421           0 :     if (MI->getNumOperands() == 3 &&
   14422           0 :         MI->getOperand(0).isReg() &&
   14423           0 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14424           0 :         MI->getOperand(1).isImm() &&
   14425           0 :         MI->getOperand(1).getImm() == 0 &&
   14426           0 :         MI->getOperand(2).isImm() &&
   14427           0 :         MI->getOperand(2).getImm() == 0 &&
   14428             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14429             :       // (DUP_ZI_S ZPR32:$Zd, 0, 0)
   14430             :       AsmString = "fmov $\xFF\x01\x0B, #0.0";
   14431             :       break;
   14432             :     }
   14433             :     return false;
   14434             :   case AArch64::DUP_ZR_B:
   14435           8 :     if (MI->getNumOperands() == 2 &&
   14436          16 :         MI->getOperand(0).isReg() &&
   14437           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14438          16 :         MI->getOperand(1).isReg() &&
   14439          24 :         MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(1).getReg()) &&
   14440             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14441             :       // (DUP_ZR_B ZPR8:$Zd, GPR32sp:$Rn)
   14442             :       AsmString = "mov $\xFF\x01\x06, $\x02";
   14443             :       break;
   14444             :     }
   14445             :     return false;
   14446             :   case AArch64::DUP_ZR_D:
   14447           8 :     if (MI->getNumOperands() == 2 &&
   14448          16 :         MI->getOperand(0).isReg() &&
   14449           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14450          16 :         MI->getOperand(1).isReg() &&
   14451          24 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   14452             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14453             :       // (DUP_ZR_D ZPR64:$Zd, GPR64sp:$Rn)
   14454             :       AsmString = "mov $\xFF\x01\x10, $\x02";
   14455             :       break;
   14456             :     }
   14457             :     return false;
   14458             :   case AArch64::DUP_ZR_H:
   14459           8 :     if (MI->getNumOperands() == 2 &&
   14460          16 :         MI->getOperand(0).isReg() &&
   14461           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14462          16 :         MI->getOperand(1).isReg() &&
   14463          24 :         MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(1).getReg()) &&
   14464             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14465             :       // (DUP_ZR_H ZPR16:$Zd, GPR32sp:$Rn)
   14466             :       AsmString = "mov $\xFF\x01\x09, $\x02";
   14467             :       break;
   14468             :     }
   14469             :     return false;
   14470             :   case AArch64::DUP_ZR_S:
   14471           8 :     if (MI->getNumOperands() == 2 &&
   14472          16 :         MI->getOperand(0).isReg() &&
   14473           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14474          16 :         MI->getOperand(1).isReg() &&
   14475          24 :         MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(1).getReg()) &&
   14476             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14477             :       // (DUP_ZR_S ZPR32:$Zd, GPR32sp:$Rn)
   14478             :       AsmString = "mov $\xFF\x01\x0B, $\x02";
   14479             :       break;
   14480             :     }
   14481             :     return false;
   14482             :   case AArch64::DUP_ZZI_B:
   14483          10 :     if (MI->getNumOperands() == 3 &&
   14484          20 :         MI->getOperand(0).isReg() &&
   14485          10 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14486          20 :         MI->getOperand(1).isReg() &&
   14487          10 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(1).getReg()) &&
   14488          10 :         MI->getOperand(2).isImm() &&
   14489          20 :         MI->getOperand(2).getImm() == 0 &&
   14490             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14491             :       // (DUP_ZZI_B ZPR8:$Zd, FPR8asZPR:$Bn, 0)
   14492             :       AsmString = "mov $\xFF\x01\x06, $\xFF\x02\x18";
   14493             :       break;
   14494             :     }
   14495           4 :     if (MI->getNumOperands() == 3 &&
   14496           8 :         MI->getOperand(0).isReg() &&
   14497           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14498           8 :         MI->getOperand(1).isReg() &&
   14499          12 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(1).getReg()) &&
   14500             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14501             :       // (DUP_ZZI_B ZPR8:$Zd, ZPR8:$Zn, sve_elm_idx_extdup_b:$idx)
   14502             :       AsmString = "mov $\xFF\x01\x06, $\xFF\x02\x06$\xFF\x03\x19";
   14503             :       break;
   14504             :     }
   14505             :     return false;
   14506             :   case AArch64::DUP_ZZI_D:
   14507          10 :     if (MI->getNumOperands() == 3 &&
   14508          20 :         MI->getOperand(0).isReg() &&
   14509          10 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14510          20 :         MI->getOperand(1).isReg() &&
   14511          10 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(1).getReg()) &&
   14512          10 :         MI->getOperand(2).isImm() &&
   14513          20 :         MI->getOperand(2).getImm() == 0 &&
   14514             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14515             :       // (DUP_ZZI_D ZPR64:$Zd, FPR64asZPR:$Dn, 0)
   14516             :       AsmString = "mov $\xFF\x01\x10, $\xFF\x02\x1A";
   14517             :       break;
   14518             :     }
   14519           4 :     if (MI->getNumOperands() == 3 &&
   14520           8 :         MI->getOperand(0).isReg() &&
   14521           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14522           8 :         MI->getOperand(1).isReg() &&
   14523          12 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(1).getReg()) &&
   14524             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14525             :       // (DUP_ZZI_D ZPR64:$Zd, ZPR64:$Zn, sve_elm_idx_extdup_d:$idx)
   14526             :       AsmString = "mov $\xFF\x01\x10, $\xFF\x02\x10$\xFF\x03\x19";
   14527             :       break;
   14528             :     }
   14529             :     return false;
   14530             :   case AArch64::DUP_ZZI_H:
   14531          10 :     if (MI->getNumOperands() == 3 &&
   14532          20 :         MI->getOperand(0).isReg() &&
   14533          10 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14534          20 :         MI->getOperand(1).isReg() &&
   14535          10 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(1).getReg()) &&
   14536          10 :         MI->getOperand(2).isImm() &&
   14537          20 :         MI->getOperand(2).getImm() == 0 &&
   14538             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14539             :       // (DUP_ZZI_H ZPR16:$Zd, FPR16asZPR:$Hn, 0)
   14540             :       AsmString = "mov $\xFF\x01\x09, $\xFF\x02\x1B";
   14541             :       break;
   14542             :     }
   14543           4 :     if (MI->getNumOperands() == 3 &&
   14544           8 :         MI->getOperand(0).isReg() &&
   14545           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14546           8 :         MI->getOperand(1).isReg() &&
   14547          12 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(1).getReg()) &&
   14548             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14549             :       // (DUP_ZZI_H ZPR16:$Zd, ZPR16:$Zn, sve_elm_idx_extdup_h:$idx)
   14550             :       AsmString = "mov $\xFF\x01\x09, $\xFF\x02\x09$\xFF\x03\x19";
   14551             :       break;
   14552             :     }
   14553             :     return false;
   14554             :   case AArch64::DUP_ZZI_Q:
   14555          10 :     if (MI->getNumOperands() == 3 &&
   14556          20 :         MI->getOperand(0).isReg() &&
   14557          10 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14558          20 :         MI->getOperand(1).isReg() &&
   14559          10 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(1).getReg()) &&
   14560          10 :         MI->getOperand(2).isImm() &&
   14561          20 :         MI->getOperand(2).getImm() == 0 &&
   14562             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14563             :       // (DUP_ZZI_Q ZPR128:$Zd, FPR128asZPR:$Qn, 0)
   14564             :       AsmString = "mov $\xFF\x01\x1C, $\xFF\x02\x1D";
   14565             :       break;
   14566             :     }
   14567           4 :     if (MI->getNumOperands() == 3 &&
   14568           8 :         MI->getOperand(0).isReg() &&
   14569           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14570           8 :         MI->getOperand(1).isReg() &&
   14571          12 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(1).getReg()) &&
   14572             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14573             :       // (DUP_ZZI_Q ZPR128:$Zd, ZPR128:$Zn, sve_elm_idx_extdup_q:$idx)
   14574             :       AsmString = "mov $\xFF\x01\x1C, $\xFF\x02\x1C$\xFF\x03\x19";
   14575             :       break;
   14576             :     }
   14577             :     return false;
   14578             :   case AArch64::DUP_ZZI_S:
   14579          10 :     if (MI->getNumOperands() == 3 &&
   14580          20 :         MI->getOperand(0).isReg() &&
   14581          10 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14582          20 :         MI->getOperand(1).isReg() &&
   14583          10 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(1).getReg()) &&
   14584          10 :         MI->getOperand(2).isImm() &&
   14585          20 :         MI->getOperand(2).getImm() == 0 &&
   14586             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14587             :       // (DUP_ZZI_S ZPR32:$Zd, FPR32asZPR:$Sn, 0)
   14588             :       AsmString = "mov $\xFF\x01\x0B, $\xFF\x02\x1E";
   14589             :       break;
   14590             :     }
   14591           4 :     if (MI->getNumOperands() == 3 &&
   14592           8 :         MI->getOperand(0).isReg() &&
   14593           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14594           8 :         MI->getOperand(1).isReg() &&
   14595          12 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(1).getReg()) &&
   14596             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14597             :       // (DUP_ZZI_S ZPR32:$Zd, ZPR32:$Zn, sve_elm_idx_extdup_s:$idx)
   14598             :       AsmString = "mov $\xFF\x01\x0B, $\xFF\x02\x0B$\xFF\x03\x19";
   14599             :       break;
   14600             :     }
   14601             :     return false;
   14602             :   case AArch64::EONWrs:
   14603          13 :     if (MI->getNumOperands() == 4 &&
   14604          26 :         MI->getOperand(0).isReg() &&
   14605          13 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   14606          26 :         MI->getOperand(1).isReg() &&
   14607          13 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   14608          26 :         MI->getOperand(2).isReg() &&
   14609          13 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
   14610          26 :         MI->getOperand(3).isImm() &&
   14611          13 :         MI->getOperand(3).getImm() == 0) {
   14612             :       // (EONWrs GPR32:$dst, GPR32:$src1, GPR32:$src2, 0)
   14613             :       AsmString = "eon     $\x01, $\x02, $\x03";
   14614             :       break;
   14615             :     }
   14616             :     return false;
   14617             :   case AArch64::EONXrs:
   14618          16 :     if (MI->getNumOperands() == 4 &&
   14619          32 :         MI->getOperand(0).isReg() &&
   14620          16 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   14621          32 :         MI->getOperand(1).isReg() &&
   14622          16 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   14623          32 :         MI->getOperand(2).isReg() &&
   14624          16 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   14625          32 :         MI->getOperand(3).isImm() &&
   14626          16 :         MI->getOperand(3).getImm() == 0) {
   14627             :       // (EONXrs GPR64:$dst, GPR64:$src1, GPR64:$src2, 0)
   14628             :       AsmString = "eon     $\x01, $\x02, $\x03";
   14629             :       break;
   14630             :     }
   14631             :     return false;
   14632             :   case AArch64::EORS_PPzPP:
   14633          10 :     if (MI->getNumOperands() == 4 &&
   14634          20 :         MI->getOperand(0).isReg() &&
   14635          10 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14636          20 :         MI->getOperand(1).isReg() &&
   14637          10 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
   14638          20 :         MI->getOperand(2).isReg() &&
   14639          10 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   14640          10 :         MI->getOperand(3).isReg() &&
   14641          20 :         MI->getOperand(3).getReg() == MI->getOperand(1).getReg() &&
   14642             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14643             :       // (EORS_PPzPP PPR8:$Pd, PPRAny:$Pg, PPR8:$Pn, PPRAny:$Pg)
   14644             :       AsmString = "nots $\xFF\x01\x06, $\xFF\x02\x07/z, $\xFF\x03\x06";
   14645             :       break;
   14646             :     }
   14647             :     return false;
   14648             :   case AArch64::EORWrs:
   14649         123 :     if (MI->getNumOperands() == 4 &&
   14650         246 :         MI->getOperand(0).isReg() &&
   14651         123 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   14652         246 :         MI->getOperand(1).isReg() &&
   14653         123 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   14654         246 :         MI->getOperand(2).isReg() &&
   14655         123 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
   14656         246 :         MI->getOperand(3).isImm() &&
   14657         123 :         MI->getOperand(3).getImm() == 0) {
   14658             :       // (EORWrs GPR32:$dst, GPR32:$src1, GPR32:$src2, 0)
   14659             :       AsmString = "eor     $\x01, $\x02, $\x03";
   14660             :       break;
   14661             :     }
   14662             :     return false;
   14663             :   case AArch64::EORXrs:
   14664          31 :     if (MI->getNumOperands() == 4 &&
   14665          62 :         MI->getOperand(0).isReg() &&
   14666          31 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   14667          62 :         MI->getOperand(1).isReg() &&
   14668          31 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   14669          62 :         MI->getOperand(2).isReg() &&
   14670          31 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   14671          62 :         MI->getOperand(3).isImm() &&
   14672          31 :         MI->getOperand(3).getImm() == 0) {
   14673             :       // (EORXrs GPR64:$dst, GPR64:$src1, GPR64:$src2, 0)
   14674             :       AsmString = "eor     $\x01, $\x02, $\x03";
   14675             :       break;
   14676             :     }
   14677             :     return false;
   14678             :   case AArch64::EOR_PPzPP:
   14679          10 :     if (MI->getNumOperands() == 4 &&
   14680          20 :         MI->getOperand(0).isReg() &&
   14681          10 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14682          20 :         MI->getOperand(1).isReg() &&
   14683          10 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
   14684          20 :         MI->getOperand(2).isReg() &&
   14685          10 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   14686          10 :         MI->getOperand(3).isReg() &&
   14687          20 :         MI->getOperand(3).getReg() == MI->getOperand(1).getReg() &&
   14688             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14689             :       // (EOR_PPzPP PPR8:$Pd, PPRAny:$Pg, PPR8:$Pn, PPRAny:$Pg)
   14690             :       AsmString = "not $\xFF\x01\x06, $\xFF\x02\x07/z, $\xFF\x03\x06";
   14691             :       break;
   14692             :     }
   14693             :     return false;
   14694             :   case AArch64::EOR_ZI:
   14695          36 :     if (MI->getNumOperands() == 3 &&
   14696          72 :         MI->getOperand(0).isReg() &&
   14697          72 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14698          80 :         AArch64InstPrinterValidateMCOperand(MI->getOperand(2), STI, 1) &&
   14699             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14700             :       // (EOR_ZI ZPR8:$Zdn, sve_logical_imm8:$imm)
   14701             :       AsmString = "eor     $\xFF\x01\x06, $\xFF\x01\x06, $\xFF\x03\x08";
   14702             :       break;
   14703             :     }
   14704          28 :     if (MI->getNumOperands() == 3 &&
   14705          56 :         MI->getOperand(0).isReg() &&
   14706          56 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14707          64 :         AArch64InstPrinterValidateMCOperand(MI->getOperand(2), STI, 2) &&
   14708             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14709             :       // (EOR_ZI ZPR16:$Zdn, sve_logical_imm16:$imm)
   14710             :       AsmString = "eor     $\xFF\x01\x09, $\xFF\x01\x09, $\xFF\x03\x0A";
   14711             :       break;
   14712             :     }
   14713          20 :     if (MI->getNumOperands() == 3 &&
   14714          40 :         MI->getOperand(0).isReg() &&
   14715          40 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14716          48 :         AArch64InstPrinterValidateMCOperand(MI->getOperand(2), STI, 3) &&
   14717             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14718             :       // (EOR_ZI ZPR32:$Zdn, sve_logical_imm32:$imm)
   14719             :       AsmString = "eor     $\xFF\x01\x0B, $\xFF\x01\x0B, $\xFF\x03\x04";
   14720             :       break;
   14721             :     }
   14722             :     return false;
   14723             :   case AArch64::EXTRWrri:
   14724          27 :     if (MI->getNumOperands() == 4 &&
   14725          54 :         MI->getOperand(0).isReg() &&
   14726          27 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   14727          54 :         MI->getOperand(1).isReg() &&
   14728          27 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   14729          54 :         MI->getOperand(2).isReg() &&
   14730          27 :         MI->getOperand(2).getReg() == MI->getOperand(1).getReg()) {
   14731             :       // (EXTRWrri GPR32:$dst, GPR32:$src, GPR32:$src, imm0_31:$shift)
   14732             :       AsmString = "ror $\x01, $\x02, $\x04";
   14733             :       break;
   14734             :     }
   14735             :     return false;
   14736             :   case AArch64::EXTRXrri:
   14737          34 :     if (MI->getNumOperands() == 4 &&
   14738          68 :         MI->getOperand(0).isReg() &&
   14739          34 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   14740          68 :         MI->getOperand(1).isReg() &&
   14741          34 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   14742          68 :         MI->getOperand(2).isReg() &&
   14743          34 :         MI->getOperand(2).getReg() == MI->getOperand(1).getReg()) {
   14744             :       // (EXTRXrri GPR64:$dst, GPR64:$src, GPR64:$src, imm0_63:$shift)
   14745             :       AsmString = "ror $\x01, $\x02, $\x04";
   14746             :       break;
   14747             :     }
   14748             :     return false;
   14749             :   case AArch64::FCPY_ZPmI_D:
   14750        1032 :     if (MI->getNumOperands() == 4 &&
   14751        2064 :         MI->getOperand(0).isReg() &&
   14752        1032 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14753        2064 :         MI->getOperand(2).isReg() &&
   14754        3096 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   14755             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14756             :       // (FCPY_ZPmI_D ZPR64:$Zd, PPRAny:$Pg, fpimm64:$imm8)
   14757             :       AsmString = "fmov $\xFF\x01\x10, $\xFF\x03\x07/m, $\xFF\x04\x1F";
   14758             :       break;
   14759             :     }
   14760             :     return false;
   14761             :   case AArch64::FCPY_ZPmI_H:
   14762           4 :     if (MI->getNumOperands() == 4 &&
   14763           8 :         MI->getOperand(0).isReg() &&
   14764           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14765           8 :         MI->getOperand(2).isReg() &&
   14766          12 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   14767             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14768             :       // (FCPY_ZPmI_H ZPR16:$Zd, PPRAny:$Pg, fpimm16:$imm8)
   14769             :       AsmString = "fmov $\xFF\x01\x09, $\xFF\x03\x07/m, $\xFF\x04\x1F";
   14770             :       break;
   14771             :     }
   14772             :     return false;
   14773             :   case AArch64::FCPY_ZPmI_S:
   14774           4 :     if (MI->getNumOperands() == 4 &&
   14775           8 :         MI->getOperand(0).isReg() &&
   14776           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14777           8 :         MI->getOperand(2).isReg() &&
   14778          12 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   14779             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14780             :       // (FCPY_ZPmI_S ZPR32:$Zd, PPRAny:$Pg, fpimm32:$imm8)
   14781             :       AsmString = "fmov $\xFF\x01\x0B, $\xFF\x03\x07/m, $\xFF\x04\x1F";
   14782             :       break;
   14783             :     }
   14784             :     return false;
   14785             :   case AArch64::FDUP_ZI_D:
   14786         516 :     if (MI->getNumOperands() == 2 &&
   14787        1032 :         MI->getOperand(0).isReg() &&
   14788        1548 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14789             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14790             :       // (FDUP_ZI_D ZPR64:$Zd, fpimm64:$imm8)
   14791             :       AsmString = "fmov $\xFF\x01\x10, $\xFF\x02\x1F";
   14792             :       break;
   14793             :     }
   14794             :     return false;
   14795             :   case AArch64::FDUP_ZI_H:
   14796           4 :     if (MI->getNumOperands() == 2 &&
   14797           8 :         MI->getOperand(0).isReg() &&
   14798          12 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14799             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14800             :       // (FDUP_ZI_H ZPR16:$Zd, fpimm16:$imm8)
   14801             :       AsmString = "fmov $\xFF\x01\x09, $\xFF\x02\x1F";
   14802             :       break;
   14803             :     }
   14804             :     return false;
   14805             :   case AArch64::FDUP_ZI_S:
   14806           4 :     if (MI->getNumOperands() == 2 &&
   14807           8 :         MI->getOperand(0).isReg() &&
   14808          12 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14809             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14810             :       // (FDUP_ZI_S ZPR32:$Zd, fpimm32:$imm8)
   14811             :       AsmString = "fmov $\xFF\x01\x0B, $\xFF\x02\x1F";
   14812             :       break;
   14813             :     }
   14814             :     return false;
   14815             :   case AArch64::GLD1B_D_IMM_REAL:
   14816           4 :     if (MI->getNumOperands() == 4 &&
   14817           8 :         MI->getOperand(0).isReg() &&
   14818           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14819           8 :         MI->getOperand(1).isReg() &&
   14820           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   14821           8 :         MI->getOperand(2).isReg() &&
   14822           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   14823           4 :         MI->getOperand(3).isImm() &&
   14824           8 :         MI->getOperand(3).getImm() == 0 &&
   14825             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14826             :       // (GLD1B_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
   14827             :       AsmString = "ld1b    $\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
   14828             :       break;
   14829             :     }
   14830             :     return false;
   14831             :   case AArch64::GLD1B_S_IMM_REAL:
   14832           4 :     if (MI->getNumOperands() == 4 &&
   14833           8 :         MI->getOperand(0).isReg() &&
   14834           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14835           8 :         MI->getOperand(1).isReg() &&
   14836           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   14837           8 :         MI->getOperand(2).isReg() &&
   14838           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   14839           4 :         MI->getOperand(3).isImm() &&
   14840           8 :         MI->getOperand(3).getImm() == 0 &&
   14841             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14842             :       // (GLD1B_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
   14843             :       AsmString = "ld1b    $\xFF\x01\x21, $\xFF\x02\x07/z, [$\xFF\x03\x0B]";
   14844             :       break;
   14845             :     }
   14846             :     return false;
   14847             :   case AArch64::GLD1D_IMM_REAL:
   14848           4 :     if (MI->getNumOperands() == 4 &&
   14849           8 :         MI->getOperand(0).isReg() &&
   14850           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14851           8 :         MI->getOperand(1).isReg() &&
   14852           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   14853           8 :         MI->getOperand(2).isReg() &&
   14854           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   14855           4 :         MI->getOperand(3).isImm() &&
   14856           8 :         MI->getOperand(3).getImm() == 0 &&
   14857             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14858             :       // (GLD1D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
   14859             :       AsmString = "ld1d    $\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
   14860             :       break;
   14861             :     }
   14862             :     return false;
   14863             :   case AArch64::GLD1H_D_IMM_REAL:
   14864           4 :     if (MI->getNumOperands() == 4 &&
   14865           8 :         MI->getOperand(0).isReg() &&
   14866           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14867           8 :         MI->getOperand(1).isReg() &&
   14868           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   14869           8 :         MI->getOperand(2).isReg() &&
   14870           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   14871           4 :         MI->getOperand(3).isImm() &&
   14872           8 :         MI->getOperand(3).getImm() == 0 &&
   14873             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14874             :       // (GLD1H_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
   14875             :       AsmString = "ld1h    $\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
   14876             :       break;
   14877             :     }
   14878             :     return false;
   14879             :   case AArch64::GLD1H_S_IMM_REAL:
   14880           4 :     if (MI->getNumOperands() == 4 &&
   14881           8 :         MI->getOperand(0).isReg() &&
   14882           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14883           8 :         MI->getOperand(1).isReg() &&
   14884           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   14885           8 :         MI->getOperand(2).isReg() &&
   14886           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   14887           4 :         MI->getOperand(3).isImm() &&
   14888           8 :         MI->getOperand(3).getImm() == 0 &&
   14889             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14890             :       // (GLD1H_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
   14891             :       AsmString = "ld1h    $\xFF\x01\x21, $\xFF\x02\x07/z, [$\xFF\x03\x0B]";
   14892             :       break;
   14893             :     }
   14894             :     return false;
   14895             :   case AArch64::GLD1SB_D_IMM_REAL:
   14896           4 :     if (MI->getNumOperands() == 4 &&
   14897           8 :         MI->getOperand(0).isReg() &&
   14898           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14899           8 :         MI->getOperand(1).isReg() &&
   14900           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   14901           8 :         MI->getOperand(2).isReg() &&
   14902           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   14903           4 :         MI->getOperand(3).isImm() &&
   14904           8 :         MI->getOperand(3).getImm() == 0 &&
   14905             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14906             :       // (GLD1SB_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
   14907             :       AsmString = "ld1sb   $\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
   14908             :       break;
   14909             :     }
   14910             :     return false;
   14911             :   case AArch64::GLD1SB_S_IMM_REAL:
   14912           4 :     if (MI->getNumOperands() == 4 &&
   14913           8 :         MI->getOperand(0).isReg() &&
   14914           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14915           8 :         MI->getOperand(1).isReg() &&
   14916           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   14917           8 :         MI->getOperand(2).isReg() &&
   14918           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   14919           4 :         MI->getOperand(3).isImm() &&
   14920           8 :         MI->getOperand(3).getImm() == 0 &&
   14921             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14922             :       // (GLD1SB_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
   14923             :       AsmString = "ld1sb   $\xFF\x01\x21, $\xFF\x02\x07/z, [$\xFF\x03\x0B]";
   14924             :       break;
   14925             :     }
   14926             :     return false;
   14927             :   case AArch64::GLD1SH_D_IMM_REAL:
   14928           4 :     if (MI->getNumOperands() == 4 &&
   14929           8 :         MI->getOperand(0).isReg() &&
   14930           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14931           8 :         MI->getOperand(1).isReg() &&
   14932           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   14933           8 :         MI->getOperand(2).isReg() &&
   14934           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   14935           4 :         MI->getOperand(3).isImm() &&
   14936           8 :         MI->getOperand(3).getImm() == 0 &&
   14937             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14938             :       // (GLD1SH_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
   14939             :       AsmString = "ld1sh   $\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
   14940             :       break;
   14941             :     }
   14942             :     return false;
   14943             :   case AArch64::GLD1SH_S_IMM_REAL:
   14944           4 :     if (MI->getNumOperands() == 4 &&
   14945           8 :         MI->getOperand(0).isReg() &&
   14946           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14947           8 :         MI->getOperand(1).isReg() &&
   14948           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   14949           8 :         MI->getOperand(2).isReg() &&
   14950           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   14951           4 :         MI->getOperand(3).isImm() &&
   14952           8 :         MI->getOperand(3).getImm() == 0 &&
   14953             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14954             :       // (GLD1SH_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
   14955             :       AsmString = "ld1sh   $\xFF\x01\x21, $\xFF\x02\x07/z, [$\xFF\x03\x0B]";
   14956             :       break;
   14957             :     }
   14958             :     return false;
   14959             :   case AArch64::GLD1SW_D_IMM_REAL:
   14960           4 :     if (MI->getNumOperands() == 4 &&
   14961           8 :         MI->getOperand(0).isReg() &&
   14962           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14963           8 :         MI->getOperand(1).isReg() &&
   14964           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   14965           8 :         MI->getOperand(2).isReg() &&
   14966           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   14967           4 :         MI->getOperand(3).isImm() &&
   14968           8 :         MI->getOperand(3).getImm() == 0 &&
   14969             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14970             :       // (GLD1SW_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
   14971             :       AsmString = "ld1sw   $\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
   14972             :       break;
   14973             :     }
   14974             :     return false;
   14975             :   case AArch64::GLD1W_D_IMM_REAL:
   14976           4 :     if (MI->getNumOperands() == 4 &&
   14977           8 :         MI->getOperand(0).isReg() &&
   14978           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14979           8 :         MI->getOperand(1).isReg() &&
   14980           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   14981           8 :         MI->getOperand(2).isReg() &&
   14982           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   14983           4 :         MI->getOperand(3).isImm() &&
   14984           8 :         MI->getOperand(3).getImm() == 0 &&
   14985             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   14986             :       // (GLD1W_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
   14987             :       AsmString = "ld1w    $\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
   14988             :       break;
   14989             :     }
   14990             :     return false;
   14991             :   case AArch64::GLD1W_IMM_REAL:
   14992           4 :     if (MI->getNumOperands() == 4 &&
   14993           8 :         MI->getOperand(0).isReg() &&
   14994           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   14995           8 :         MI->getOperand(1).isReg() &&
   14996           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   14997           8 :         MI->getOperand(2).isReg() &&
   14998           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   14999           4 :         MI->getOperand(3).isImm() &&
   15000           8 :         MI->getOperand(3).getImm() == 0 &&
   15001             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15002             :       // (GLD1W_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
   15003             :       AsmString = "ld1w    $\xFF\x01\x21, $\xFF\x02\x07/z, [$\xFF\x03\x0B]";
   15004             :       break;
   15005             :     }
   15006             :     return false;
   15007             :   case AArch64::GLDFF1B_D_IMM_REAL:
   15008           4 :     if (MI->getNumOperands() == 4 &&
   15009           8 :         MI->getOperand(0).isReg() &&
   15010           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   15011           8 :         MI->getOperand(1).isReg() &&
   15012           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   15013           8 :         MI->getOperand(2).isReg() &&
   15014           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   15015           4 :         MI->getOperand(3).isImm() &&
   15016           8 :         MI->getOperand(3).getImm() == 0 &&
   15017             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15018             :       // (GLDFF1B_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
   15019             :       AsmString = "ldff1b  $\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
   15020             :       break;
   15021             :     }
   15022             :     return false;
   15023             :   case AArch64::GLDFF1B_S_IMM_REAL:
   15024           4 :     if (MI->getNumOperands() == 4 &&
   15025           8 :         MI->getOperand(0).isReg() &&
   15026           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   15027           8 :         MI->getOperand(1).isReg() &&
   15028           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   15029           8 :         MI->getOperand(2).isReg() &&
   15030           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   15031           4 :         MI->getOperand(3).isImm() &&
   15032           8 :         MI->getOperand(3).getImm() == 0 &&
   15033             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15034             :       // (GLDFF1B_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
   15035             :       AsmString = "ldff1b  $\xFF\x01\x21, $\xFF\x02\x07/z, [$\xFF\x03\x0B]";
   15036             :       break;
   15037             :     }
   15038             :     return false;
   15039             :   case AArch64::GLDFF1D_IMM_REAL:
   15040           4 :     if (MI->getNumOperands() == 4 &&
   15041           8 :         MI->getOperand(0).isReg() &&
   15042           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   15043           8 :         MI->getOperand(1).isReg() &&
   15044           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   15045           8 :         MI->getOperand(2).isReg() &&
   15046           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   15047           4 :         MI->getOperand(3).isImm() &&
   15048           8 :         MI->getOperand(3).getImm() == 0 &&
   15049             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15050             :       // (GLDFF1D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
   15051             :       AsmString = "ldff1d  $\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
   15052             :       break;
   15053             :     }
   15054             :     return false;
   15055             :   case AArch64::GLDFF1H_D_IMM_REAL:
   15056           4 :     if (MI->getNumOperands() == 4 &&
   15057           8 :         MI->getOperand(0).isReg() &&
   15058           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   15059           8 :         MI->getOperand(1).isReg() &&
   15060           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   15061           8 :         MI->getOperand(2).isReg() &&
   15062           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   15063           4 :         MI->getOperand(3).isImm() &&
   15064           8 :         MI->getOperand(3).getImm() == 0 &&
   15065             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15066             :       // (GLDFF1H_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
   15067             :       AsmString = "ldff1h  $\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
   15068             :       break;
   15069             :     }
   15070             :     return false;
   15071             :   case AArch64::GLDFF1H_S_IMM_REAL:
   15072           4 :     if (MI->getNumOperands() == 4 &&
   15073           8 :         MI->getOperand(0).isReg() &&
   15074           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   15075           8 :         MI->getOperand(1).isReg() &&
   15076           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   15077           8 :         MI->getOperand(2).isReg() &&
   15078           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   15079           4 :         MI->getOperand(3).isImm() &&
   15080           8 :         MI->getOperand(3).getImm() == 0 &&
   15081             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15082             :       // (GLDFF1H_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
   15083             :       AsmString = "ldff1h  $\xFF\x01\x21, $\xFF\x02\x07/z, [$\xFF\x03\x0B]";
   15084             :       break;
   15085             :     }
   15086             :     return false;
   15087             :   case AArch64::GLDFF1SB_D_IMM_REAL:
   15088           4 :     if (MI->getNumOperands() == 4 &&
   15089           8 :         MI->getOperand(0).isReg() &&
   15090           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   15091           8 :         MI->getOperand(1).isReg() &&
   15092           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   15093           8 :         MI->getOperand(2).isReg() &&
   15094           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   15095           4 :         MI->getOperand(3).isImm() &&
   15096           8 :         MI->getOperand(3).getImm() == 0 &&
   15097             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15098             :       // (GLDFF1SB_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
   15099             :       AsmString = "ldff1sb $\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
   15100             :       break;
   15101             :     }
   15102             :     return false;
   15103             :   case AArch64::GLDFF1SB_S_IMM_REAL:
   15104           4 :     if (MI->getNumOperands() == 4 &&
   15105           8 :         MI->getOperand(0).isReg() &&
   15106           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   15107           8 :         MI->getOperand(1).isReg() &&
   15108           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   15109           8 :         MI->getOperand(2).isReg() &&
   15110           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   15111           4 :         MI->getOperand(3).isImm() &&
   15112           8 :         MI->getOperand(3).getImm() == 0 &&
   15113             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15114             :       // (GLDFF1SB_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
   15115             :       AsmString = "ldff1sb $\xFF\x01\x21, $\xFF\x02\x07/z, [$\xFF\x03\x0B]";
   15116             :       break;
   15117             :     }
   15118             :     return false;
   15119             :   case AArch64::GLDFF1SH_D_IMM_REAL:
   15120           4 :     if (MI->getNumOperands() == 4 &&
   15121           8 :         MI->getOperand(0).isReg() &&
   15122           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   15123           8 :         MI->getOperand(1).isReg() &&
   15124           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   15125           8 :         MI->getOperand(2).isReg() &&
   15126           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   15127           4 :         MI->getOperand(3).isImm() &&
   15128           8 :         MI->getOperand(3).getImm() == 0 &&
   15129             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15130             :       // (GLDFF1SH_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
   15131             :       AsmString = "ldff1sh $\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
   15132             :       break;
   15133             :     }
   15134             :     return false;
   15135             :   case AArch64::GLDFF1SH_S_IMM_REAL:
   15136           4 :     if (MI->getNumOperands() == 4 &&
   15137           8 :         MI->getOperand(0).isReg() &&
   15138           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   15139           8 :         MI->getOperand(1).isReg() &&
   15140           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   15141           8 :         MI->getOperand(2).isReg() &&
   15142           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   15143           4 :         MI->getOperand(3).isImm() &&
   15144           8 :         MI->getOperand(3).getImm() == 0 &&
   15145             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15146             :       // (GLDFF1SH_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
   15147             :       AsmString = "ldff1sh $\xFF\x01\x21, $\xFF\x02\x07/z, [$\xFF\x03\x0B]";
   15148             :       break;
   15149             :     }
   15150             :     return false;
   15151             :   case AArch64::GLDFF1SW_D_IMM_REAL:
   15152           4 :     if (MI->getNumOperands() == 4 &&
   15153           8 :         MI->getOperand(0).isReg() &&
   15154           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   15155           8 :         MI->getOperand(1).isReg() &&
   15156           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   15157           8 :         MI->getOperand(2).isReg() &&
   15158           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   15159           4 :         MI->getOperand(3).isImm() &&
   15160           8 :         MI->getOperand(3).getImm() == 0 &&
   15161             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15162             :       // (GLDFF1SW_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
   15163             :       AsmString = "ldff1sw $\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
   15164             :       break;
   15165             :     }
   15166             :     return false;
   15167             :   case AArch64::GLDFF1W_D_IMM_REAL:
   15168           4 :     if (MI->getNumOperands() == 4 &&
   15169           8 :         MI->getOperand(0).isReg() &&
   15170           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   15171           8 :         MI->getOperand(1).isReg() &&
   15172           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   15173           8 :         MI->getOperand(2).isReg() &&
   15174           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   15175           4 :         MI->getOperand(3).isImm() &&
   15176           8 :         MI->getOperand(3).getImm() == 0 &&
   15177             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15178             :       // (GLDFF1W_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
   15179             :       AsmString = "ldff1w  $\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
   15180             :       break;
   15181             :     }
   15182             :     return false;
   15183             :   case AArch64::GLDFF1W_IMM_REAL:
   15184           4 :     if (MI->getNumOperands() == 4 &&
   15185           8 :         MI->getOperand(0).isReg() &&
   15186           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   15187           8 :         MI->getOperand(1).isReg() &&
   15188           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   15189           8 :         MI->getOperand(2).isReg() &&
   15190           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   15191           4 :         MI->getOperand(3).isImm() &&
   15192           8 :         MI->getOperand(3).getImm() == 0 &&
   15193             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15194             :       // (GLDFF1W_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
   15195             :       AsmString = "ldff1w  $\xFF\x01\x21, $\xFF\x02\x07/z, [$\xFF\x03\x0B]";
   15196             :       break;
   15197             :     }
   15198             :     return false;
   15199             :   case AArch64::HINT:
   15200        3254 :     if (MI->getNumOperands() == 1 &&
   15201        3254 :         MI->getOperand(0).isImm() &&
   15202        3254 :         MI->getOperand(0).getImm() == 0) {
   15203             :       // (HINT { 0, 0, 0 })
   15204             :       AsmString = "nop";
   15205             :       break;
   15206             :     }
   15207          94 :     if (MI->getNumOperands() == 1 &&
   15208          94 :         MI->getOperand(0).isImm() &&
   15209          94 :         MI->getOperand(0).getImm() == 1) {
   15210             :       // (HINT { 0, 0, 1 })
   15211             :       AsmString = "yield";
   15212             :       break;
   15213             :     }
   15214          85 :     if (MI->getNumOperands() == 1 &&
   15215          85 :         MI->getOperand(0).isImm() &&
   15216          85 :         MI->getOperand(0).getImm() == 2) {
   15217             :       // (HINT { 0, 1, 0 })
   15218             :       AsmString = "wfe";
   15219             :       break;
   15220             :     }
   15221          76 :     if (MI->getNumOperands() == 1 &&
   15222          76 :         MI->getOperand(0).isImm() &&
   15223          76 :         MI->getOperand(0).getImm() == 3) {
   15224             :       // (HINT { 0, 1, 1 })
   15225             :       AsmString = "wfi";
   15226             :       break;
   15227             :     }
   15228          67 :     if (MI->getNumOperands() == 1 &&
   15229          67 :         MI->getOperand(0).isImm() &&
   15230          67 :         MI->getOperand(0).getImm() == 4) {
   15231             :       // (HINT { 1, 0, 0 })
   15232             :       AsmString = "sev";
   15233             :       break;
   15234             :     }
   15235          58 :     if (MI->getNumOperands() == 1 &&
   15236          58 :         MI->getOperand(0).isImm() &&
   15237          58 :         MI->getOperand(0).getImm() == 5) {
   15238             :       // (HINT { 1, 0, 1 })
   15239             :       AsmString = "sevl";
   15240             :       break;
   15241             :     }
   15242          49 :     if (MI->getNumOperands() == 1 &&
   15243          49 :         MI->getOperand(0).isImm() &&
   15244          98 :         MI->getOperand(0).getImm() == 16 &&
   15245             :         STI.getFeatureBits()[AArch64::FeatureRAS]) {
   15246             :       // (HINT { 1, 0, 0, 0, 0 })
   15247             :       AsmString = "esb";
   15248             :       break;
   15249             :     }
   15250          45 :     if (MI->getNumOperands() == 1 &&
   15251          45 :         MI->getOperand(0).isImm() &&
   15252          45 :         MI->getOperand(0).getImm() == 20) {
   15253             :       // (HINT 20)
   15254             :       AsmString = "csdb";
   15255             :       break;
   15256             :     }
   15257          43 :     if (MI->getNumOperands() == 1 &&
   15258          43 :         MI->getOperand(0).isImm() &&
   15259          86 :         MI->getOperand(0).getImm() == 32 &&
   15260             :         STI.getFeatureBits()[AArch64::FeatureBranchTargetId]) {
   15261             :       // (HINT 32)
   15262             :       AsmString = "bti";
   15263             :       break;
   15264             :     }
   15265          37 :     if (MI->getNumOperands() == 1 &&
   15266          62 :         AArch64InstPrinterValidateMCOperand(MI->getOperand(0), STI, 8) &&
   15267             :         STI.getFeatureBits()[AArch64::FeatureBranchTargetId]) {
   15268             :       // (HINT btihint_op:$op)
   15269             :       AsmString = "bti $\xFF\x01\x22";
   15270             :       break;
   15271             :     }
   15272          18 :     if (MI->getNumOperands() == 1 &&
   15273          21 :         AArch64InstPrinterValidateMCOperand(MI->getOperand(0), STI, 9) &&
   15274             :         STI.getFeatureBits()[AArch64::FeatureSPE]) {
   15275             :       // (HINT psbhint_op:$op)
   15276             :       AsmString = "psb $\xFF\x01\x23";
   15277             :       break;
   15278             :     }
   15279             :     return false;
   15280             :   case AArch64::INCB_XPiI:
   15281          66 :     if (MI->getNumOperands() == 4 &&
   15282         132 :         MI->getOperand(0).isReg() &&
   15283          66 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   15284          66 :         MI->getOperand(2).isImm() &&
   15285          66 :         MI->getOperand(2).getImm() == 31 &&
   15286           8 :         MI->getOperand(3).isImm() &&
   15287          74 :         MI->getOperand(3).getImm() == 1 &&
   15288             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15289             :       // (INCB_XPiI GPR64:$Rdn, { 1, 1, 1, 1, 1 }, 1)
   15290             :       AsmString = "incb    $\x01";
   15291             :       break;
   15292             :     }
   15293          60 :     if (MI->getNumOperands() == 4 &&
   15294         120 :         MI->getOperand(0).isReg() &&
   15295          60 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   15296          60 :         MI->getOperand(3).isImm() &&
   15297         120 :         MI->getOperand(3).getImm() == 1 &&
   15298             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15299             :       // (INCB_XPiI GPR64:$Rdn, sve_pred_enum:$pattern, 1)
   15300             :       AsmString = "incb    $\x01, $\xFF\x03\x0E";
   15301             :       break;
   15302             :     }
   15303             :     return false;
   15304             :   case AArch64::INCD_XPiI:
   15305          40 :     if (MI->getNumOperands() == 4 &&
   15306          80 :         MI->getOperand(0).isReg() &&
   15307          40 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   15308          40 :         MI->getOperand(2).isImm() &&
   15309          40 :         MI->getOperand(2).getImm() == 31 &&
   15310           8 :         MI->getOperand(3).isImm() &&
   15311          48 :         MI->getOperand(3).getImm() == 1 &&
   15312             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15313             :       // (INCD_XPiI GPR64:$Rdn, { 1, 1, 1, 1, 1 }, 1)
   15314             :       AsmString = "incd    $\x01";
   15315             :       break;
   15316             :     }
   15317          34 :     if (MI->getNumOperands() == 4 &&
   15318          68 :         MI->getOperand(0).isReg() &&
   15319          34 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   15320          34 :         MI->getOperand(3).isImm() &&
   15321          68 :         MI->getOperand(3).getImm() == 1 &&
   15322             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15323             :       // (INCD_XPiI GPR64:$Rdn, sve_pred_enum:$pattern, 1)
   15324             :       AsmString = "incd    $\x01, $\xFF\x03\x0E";
   15325             :       break;
   15326             :     }
   15327             :     return false;
   15328             :   case AArch64::INCD_ZPiI:
   15329          14 :     if (MI->getNumOperands() == 4 &&
   15330          28 :         MI->getOperand(0).isReg() &&
   15331          14 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   15332          14 :         MI->getOperand(2).isImm() &&
   15333          14 :         MI->getOperand(2).getImm() == 31 &&
   15334          14 :         MI->getOperand(3).isImm() &&
   15335          28 :         MI->getOperand(3).getImm() == 1 &&
   15336             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15337             :       // (INCD_ZPiI ZPR64:$Zdn, { 1, 1, 1, 1, 1 }, 1)
   15338             :       AsmString = "incd    $\xFF\x01\x10";
   15339             :       break;
   15340             :     }
   15341           4 :     if (MI->getNumOperands() == 4 &&
   15342           8 :         MI->getOperand(0).isReg() &&
   15343           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   15344           4 :         MI->getOperand(3).isImm() &&
   15345           8 :         MI->getOperand(3).getImm() == 1 &&
   15346             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15347             :       // (INCD_ZPiI ZPR64:$Zdn, sve_pred_enum:$pattern, 1)
   15348             :       AsmString = "incd    $\xFF\x01\x10, $\xFF\x03\x0E";
   15349             :       break;
   15350             :     }
   15351             :     return false;
   15352             :   case AArch64::INCH_XPiI:
   15353          40 :     if (MI->getNumOperands() == 4 &&
   15354          80 :         MI->getOperand(0).isReg() &&
   15355          40 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   15356          40 :         MI->getOperand(2).isImm() &&
   15357          40 :         MI->getOperand(2).getImm() == 31 &&
   15358           8 :         MI->getOperand(3).isImm() &&
   15359          48 :         MI->getOperand(3).getImm() == 1 &&
   15360             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15361             :       // (INCH_XPiI GPR64:$Rdn, { 1, 1, 1, 1, 1 }, 1)
   15362             :       AsmString = "inch    $\x01";
   15363             :       break;
   15364             :     }
   15365          34 :     if (MI->getNumOperands() == 4 &&
   15366          68 :         MI->getOperand(0).isReg() &&
   15367          34 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   15368          34 :         MI->getOperand(3).isImm() &&
   15369          68 :         MI->getOperand(3).getImm() == 1 &&
   15370             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15371             :       // (INCH_XPiI GPR64:$Rdn, sve_pred_enum:$pattern, 1)
   15372             :       AsmString = "inch    $\x01, $\xFF\x03\x0E";
   15373             :       break;
   15374             :     }
   15375             :     return false;
   15376             :   case AArch64::INCH_ZPiI:
   15377          14 :     if (MI->getNumOperands() == 4 &&
   15378          28 :         MI->getOperand(0).isReg() &&
   15379          14 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   15380          14 :         MI->getOperand(2).isImm() &&
   15381          14 :         MI->getOperand(2).getImm() == 31 &&
   15382          14 :         MI->getOperand(3).isImm() &&
   15383          28 :         MI->getOperand(3).getImm() == 1 &&
   15384             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15385             :       // (INCH_ZPiI ZPR16:$Zdn, { 1, 1, 1, 1, 1 }, 1)
   15386             :       AsmString = "inch    $\xFF\x01\x09";
   15387             :       break;
   15388             :     }
   15389           4 :     if (MI->getNumOperands() == 4 &&
   15390           8 :         MI->getOperand(0).isReg() &&
   15391           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   15392           4 :         MI->getOperand(3).isImm() &&
   15393           8 :         MI->getOperand(3).getImm() == 1 &&
   15394             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15395             :       // (INCH_ZPiI ZPR16:$Zdn, sve_pred_enum:$pattern, 1)
   15396             :       AsmString = "inch    $\xFF\x01\x09, $\xFF\x03\x0E";
   15397             :       break;
   15398             :     }
   15399             :     return false;
   15400             :   case AArch64::INCW_XPiI:
   15401          40 :     if (MI->getNumOperands() == 4 &&
   15402          80 :         MI->getOperand(0).isReg() &&
   15403          40 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   15404          40 :         MI->getOperand(2).isImm() &&
   15405          40 :         MI->getOperand(2).getImm() == 31 &&
   15406           8 :         MI->getOperand(3).isImm() &&
   15407          48 :         MI->getOperand(3).getImm() == 1 &&
   15408             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15409             :       // (INCW_XPiI GPR64:$Rdn, { 1, 1, 1, 1, 1 }, 1)
   15410             :       AsmString = "incw    $\x01";
   15411             :       break;
   15412             :     }
   15413          34 :     if (MI->getNumOperands() == 4 &&
   15414          68 :         MI->getOperand(0).isReg() &&
   15415          34 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   15416          34 :         MI->getOperand(3).isImm() &&
   15417          68 :         MI->getOperand(3).getImm() == 1 &&
   15418             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15419             :       // (INCW_XPiI GPR64:$Rdn, sve_pred_enum:$pattern, 1)
   15420             :       AsmString = "incw    $\x01, $\xFF\x03\x0E";
   15421             :       break;
   15422             :     }
   15423             :     return false;
   15424             :   case AArch64::INCW_ZPiI:
   15425          14 :     if (MI->getNumOperands() == 4 &&
   15426          28 :         MI->getOperand(0).isReg() &&
   15427          14 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   15428          14 :         MI->getOperand(2).isImm() &&
   15429          14 :         MI->getOperand(2).getImm() == 31 &&
   15430          14 :         MI->getOperand(3).isImm() &&
   15431          28 :         MI->getOperand(3).getImm() == 1 &&
   15432             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15433             :       // (INCW_ZPiI ZPR32:$Zdn, { 1, 1, 1, 1, 1 }, 1)
   15434             :       AsmString = "incw    $\xFF\x01\x0B";
   15435             :       break;
   15436             :     }
   15437           4 :     if (MI->getNumOperands() == 4 &&
   15438           8 :         MI->getOperand(0).isReg() &&
   15439           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   15440           4 :         MI->getOperand(3).isImm() &&
   15441           8 :         MI->getOperand(3).getImm() == 1 &&
   15442             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15443             :       // (INCW_ZPiI ZPR32:$Zdn, sve_pred_enum:$pattern, 1)
   15444             :       AsmString = "incw    $\xFF\x01\x0B, $\xFF\x03\x0E";
   15445             :       break;
   15446             :     }
   15447             :     return false;
   15448             :   case AArch64::INSvi16gpr:
   15449         303 :     if (MI->getNumOperands() == 4 &&
   15450         606 :         MI->getOperand(0).isReg() &&
   15451         303 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
   15452         606 :         MI->getOperand(3).isReg() &&
   15453         909 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(3).getReg()) &&
   15454             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   15455             :       // (INSvi16gpr V128:$dst, VectorIndexH:$idx, GPR32:$src)
   15456             :       AsmString = "mov     $\xFF\x01\x0C.h$\xFF\x03\x19, $\x04";
   15457             :       break;
   15458             :     }
   15459             :     return false;
   15460             :   case AArch64::INSvi16lane:
   15461          92 :     if (MI->getNumOperands() == 5 &&
   15462         184 :         MI->getOperand(0).isReg() &&
   15463          92 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
   15464         184 :         MI->getOperand(3).isReg() &&
   15465         276 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(3).getReg()) &&
   15466             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   15467             :       // (INSvi16lane V128:$dst, VectorIndexH:$idx, V128:$src, VectorIndexH:$idx2)
   15468             :       AsmString = "mov     $\xFF\x01\x0C.h$\xFF\x03\x19, $\xFF\x04\x0C.h$\xFF\x05\x19";
   15469             :       break;
   15470             :     }
   15471             :     return false;
   15472             :   case AArch64::INSvi32gpr:
   15473          42 :     if (MI->getNumOperands() == 4 &&
   15474          84 :         MI->getOperand(0).isReg() &&
   15475          42 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
   15476          84 :         MI->getOperand(3).isReg() &&
   15477         126 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(3).getReg()) &&
   15478             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   15479             :       // (INSvi32gpr V128:$dst, VectorIndexS:$idx, GPR32:$src)
   15480             :       AsmString = "mov     $\xFF\x01\x0C.s$\xFF\x03\x19, $\x04";
   15481             :       break;
   15482             :     }
   15483             :     return false;
   15484             :   case AArch64::INSvi32lane:
   15485          53 :     if (MI->getNumOperands() == 5 &&
   15486         106 :         MI->getOperand(0).isReg() &&
   15487          53 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
   15488         106 :         MI->getOperand(3).isReg() &&
   15489         159 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(3).getReg()) &&
   15490             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   15491             :       // (INSvi32lane V128:$dst, VectorIndexS:$idx, V128:$src, VectorIndexS:$idx2)
   15492             :       AsmString = "mov     $\xFF\x01\x0C.s$\xFF\x03\x19, $\xFF\x04\x0C.s$\xFF\x05\x19";
   15493             :       break;
   15494             :     }
   15495             :     return false;
   15496             :   case AArch64::INSvi64gpr:
   15497          16 :     if (MI->getNumOperands() == 4 &&
   15498          32 :         MI->getOperand(0).isReg() &&
   15499          16 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
   15500          32 :         MI->getOperand(3).isReg() &&
   15501          48 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(3).getReg()) &&
   15502             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   15503             :       // (INSvi64gpr V128:$dst, VectorIndexD:$idx, GPR64:$src)
   15504             :       AsmString = "mov     $\xFF\x01\x0C.d$\xFF\x03\x19, $\x04";
   15505             :       break;
   15506             :     }
   15507             :     return false;
   15508             :   case AArch64::INSvi64lane:
   15509          73 :     if (MI->getNumOperands() == 5 &&
   15510         146 :         MI->getOperand(0).isReg() &&
   15511          73 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
   15512         146 :         MI->getOperand(3).isReg() &&
   15513         219 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(3).getReg()) &&
   15514             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   15515             :       // (INSvi64lane V128:$dst, VectorIndexD:$idx, V128:$src, VectorIndexD:$idx2)
   15516             :       AsmString = "mov     $\xFF\x01\x0C.d$\xFF\x03\x19, $\xFF\x04\x0C.d$\xFF\x05\x19";
   15517             :       break;
   15518             :     }
   15519             :     return false;
   15520             :   case AArch64::INSvi8gpr:
   15521          98 :     if (MI->getNumOperands() == 4 &&
   15522         196 :         MI->getOperand(0).isReg() &&
   15523          98 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
   15524         196 :         MI->getOperand(3).isReg() &&
   15525         294 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(3).getReg()) &&
   15526             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   15527             :       // (INSvi8gpr V128:$dst, VectorIndexB:$idx, GPR32:$src)
   15528             :       AsmString = "mov     $\xFF\x01\x0C.b$\xFF\x03\x19, $\x04";
   15529             :       break;
   15530             :     }
   15531             :     return false;
   15532             :   case AArch64::INSvi8lane:
   15533          10 :     if (MI->getNumOperands() == 5 &&
   15534          20 :         MI->getOperand(0).isReg() &&
   15535          10 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
   15536          20 :         MI->getOperand(3).isReg() &&
   15537          30 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(3).getReg()) &&
   15538             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   15539             :       // (INSvi8lane V128:$dst, VectorIndexB:$idx, V128:$src, VectorIndexB:$idx2)
   15540             :       AsmString = "mov     $\xFF\x01\x0C.b$\xFF\x03\x19, $\xFF\x04\x0C.b$\xFF\x05\x19";
   15541             :       break;
   15542             :     }
   15543             :     return false;
   15544             :   case AArch64::IRG:
   15545          10 :     if (MI->getNumOperands() == 3 &&
   15546          20 :         MI->getOperand(0).isReg() &&
   15547          10 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   15548          20 :         MI->getOperand(1).isReg() &&
   15549          10 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   15550          20 :         MI->getOperand(2).getReg() == AArch64::XZR &&
   15551             :         STI.getFeatureBits()[AArch64::FeatureMTE]) {
   15552             :       // (IRG GPR64sp:$dst, GPR64sp:$src, XZR)
   15553             :       AsmString = "irg $\x01, $\x02";
   15554             :       break;
   15555             :     }
   15556             :     return false;
   15557             :   case AArch64::ISB:
   15558          19 :     if (MI->getNumOperands() == 1 &&
   15559          19 :         MI->getOperand(0).isImm() &&
   15560          19 :         MI->getOperand(0).getImm() == 15) {
   15561             :       // (ISB 15)
   15562             :       AsmString = "isb";
   15563             :       break;
   15564             :     }
   15565             :     return false;
   15566             :   case AArch64::LD1B_D_IMM_REAL:
   15567           8 :     if (MI->getNumOperands() == 4 &&
   15568          16 :         MI->getOperand(0).isReg() &&
   15569           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   15570          16 :         MI->getOperand(1).isReg() &&
   15571           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   15572          16 :         MI->getOperand(2).isReg() &&
   15573           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   15574           8 :         MI->getOperand(3).isImm() &&
   15575          16 :         MI->getOperand(3).getImm() == 0 &&
   15576             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15577             :       // (LD1B_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   15578             :       AsmString = "ld1b    $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
   15579             :       break;
   15580             :     }
   15581             :     return false;
   15582             :   case AArch64::LD1B_H_IMM_REAL:
   15583           8 :     if (MI->getNumOperands() == 4 &&
   15584          16 :         MI->getOperand(0).isReg() &&
   15585           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   15586          16 :         MI->getOperand(1).isReg() &&
   15587           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   15588          16 :         MI->getOperand(2).isReg() &&
   15589           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   15590           8 :         MI->getOperand(3).isImm() &&
   15591          16 :         MI->getOperand(3).getImm() == 0 &&
   15592             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15593             :       // (LD1B_H_IMM_REAL Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   15594             :       AsmString = "ld1b    $\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
   15595             :       break;
   15596             :     }
   15597             :     return false;
   15598             :   case AArch64::LD1B_IMM_REAL:
   15599           8 :     if (MI->getNumOperands() == 4 &&
   15600          16 :         MI->getOperand(0).isReg() &&
   15601           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   15602          16 :         MI->getOperand(1).isReg() &&
   15603           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   15604          16 :         MI->getOperand(2).isReg() &&
   15605           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   15606           8 :         MI->getOperand(3).isImm() &&
   15607          16 :         MI->getOperand(3).getImm() == 0 &&
   15608             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15609             :       // (LD1B_IMM_REAL Z_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   15610             :       AsmString = "ld1b    $\xFF\x01\x25, $\xFF\x02\x07/z, [$\x03]";
   15611             :       break;
   15612             :     }
   15613             :     return false;
   15614             :   case AArch64::LD1B_S_IMM_REAL:
   15615           8 :     if (MI->getNumOperands() == 4 &&
   15616          16 :         MI->getOperand(0).isReg() &&
   15617           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   15618          16 :         MI->getOperand(1).isReg() &&
   15619           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   15620          16 :         MI->getOperand(2).isReg() &&
   15621           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   15622           8 :         MI->getOperand(3).isImm() &&
   15623          16 :         MI->getOperand(3).getImm() == 0 &&
   15624             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15625             :       // (LD1B_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   15626             :       AsmString = "ld1b    $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
   15627             :       break;
   15628             :     }
   15629             :     return false;
   15630             :   case AArch64::LD1D_IMM_REAL:
   15631           8 :     if (MI->getNumOperands() == 4 &&
   15632          16 :         MI->getOperand(0).isReg() &&
   15633           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   15634          16 :         MI->getOperand(1).isReg() &&
   15635           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   15636          16 :         MI->getOperand(2).isReg() &&
   15637           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   15638           8 :         MI->getOperand(3).isImm() &&
   15639          16 :         MI->getOperand(3).getImm() == 0 &&
   15640             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15641             :       // (LD1D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   15642             :       AsmString = "ld1d    $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
   15643             :       break;
   15644             :     }
   15645             :     return false;
   15646             :   case AArch64::LD1Fourv16b_POST:
   15647           1 :     if (MI->getNumOperands() == 4 &&
   15648           2 :         MI->getOperand(0).isReg() &&
   15649           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   15650           2 :         MI->getOperand(1).isReg() &&
   15651           1 :         MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   15652           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   15653             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   15654             :       // (LD1Fourv16b_POST GPR64sp:$Rn, VecListFour16b:$Vt, XZR)
   15655             :       AsmString = "ld1     $\xFF\x02\x26, [$\x01], #64";
   15656             :       break;
   15657             :     }
   15658             :     return false;
   15659             :   case AArch64::LD1Fourv1d_POST:
   15660           1 :     if (MI->getNumOperands() == 4 &&
   15661           2 :         MI->getOperand(0).isReg() &&
   15662           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   15663           2 :         MI->getOperand(1).isReg() &&
   15664           1 :         MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
   15665           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   15666             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   15667             :       // (LD1Fourv1d_POST GPR64sp:$Rn, VecListFour1d:$Vt, XZR)
   15668             :       AsmString = "ld1     $\xFF\x02\x27, [$\x01], #32";
   15669             :       break;
   15670             :     }
   15671             :     return false;
   15672             :   case AArch64::LD1Fourv2d_POST:
   15673           1 :     if (MI->getNumOperands() == 4 &&
   15674           2 :         MI->getOperand(0).isReg() &&
   15675           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   15676           2 :         MI->getOperand(1).isReg() &&
   15677           1 :         MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   15678           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   15679             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   15680             :       // (LD1Fourv2d_POST GPR64sp:$Rn, VecListFour2d:$Vt, XZR)
   15681             :       AsmString = "ld1     $\xFF\x02\x28, [$\x01], #64";
   15682             :       break;
   15683             :     }
   15684             :     return false;
   15685             :   case AArch64::LD1Fourv2s_POST:
   15686           1 :     if (MI->getNumOperands() == 4 &&
   15687           2 :         MI->getOperand(0).isReg() &&
   15688           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   15689           2 :         MI->getOperand(1).isReg() &&
   15690           1 :         MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
   15691           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   15692             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   15693             :       // (LD1Fourv2s_POST GPR64sp:$Rn, VecListFour2s:$Vt, XZR)
   15694             :       AsmString = "ld1     $\xFF\x02\x29, [$\x01], #32";
   15695             :       break;
   15696             :     }
   15697             :     return false;
   15698             :   case AArch64::LD1Fourv4h_POST:
   15699           1 :     if (MI->getNumOperands() == 4 &&
   15700           2 :         MI->getOperand(0).isReg() &&
   15701           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   15702           2 :         MI->getOperand(1).isReg() &&
   15703           1 :         MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
   15704           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   15705             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   15706             :       // (LD1Fourv4h_POST GPR64sp:$Rn, VecListFour4h:$Vt, XZR)
   15707             :       AsmString = "ld1     $\xFF\x02\x2A, [$\x01], #32";
   15708             :       break;
   15709             :     }
   15710             :     return false;
   15711             :   case AArch64::LD1Fourv4s_POST:
   15712           1 :     if (MI->getNumOperands() == 4 &&
   15713           2 :         MI->getOperand(0).isReg() &&
   15714           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   15715           2 :         MI->getOperand(1).isReg() &&
   15716           1 :         MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   15717           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   15718             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   15719             :       // (LD1Fourv4s_POST GPR64sp:$Rn, VecListFour4s:$Vt, XZR)
   15720             :       AsmString = "ld1     $\xFF\x02\x2B, [$\x01], #64";
   15721             :       break;
   15722             :     }
   15723             :     return false;
   15724             :   case AArch64::LD1Fourv8b_POST:
   15725           3 :     if (MI->getNumOperands() == 4 &&
   15726           6 :         MI->getOperand(0).isReg() &&
   15727           3 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   15728           6 :         MI->getOperand(1).isReg() &&
   15729           3 :         MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
   15730           6 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   15731             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   15732             :       // (LD1Fourv8b_POST GPR64sp:$Rn, VecListFour8b:$Vt, XZR)
   15733             :       AsmString = "ld1     $\xFF\x02\x2C, [$\x01], #32";
   15734             :       break;
   15735             :     }
   15736             :     return false;
   15737             :   case AArch64::LD1Fourv8h_POST:
   15738           1 :     if (MI->getNumOperands() == 4 &&
   15739           2 :         MI->getOperand(0).isReg() &&
   15740           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   15741           2 :         MI->getOperand(1).isReg() &&
   15742           1 :         MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   15743           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   15744             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   15745             :       // (LD1Fourv8h_POST GPR64sp:$Rn, VecListFour8h:$Vt, XZR)
   15746             :       AsmString = "ld1     $\xFF\x02\x2D, [$\x01], #64";
   15747             :       break;
   15748             :     }
   15749             :     return false;
   15750             :   case AArch64::LD1H_D_IMM_REAL:
   15751           8 :     if (MI->getNumOperands() == 4 &&
   15752          16 :         MI->getOperand(0).isReg() &&
   15753           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   15754          16 :         MI->getOperand(1).isReg() &&
   15755           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   15756          16 :         MI->getOperand(2).isReg() &&
   15757           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   15758           8 :         MI->getOperand(3).isImm() &&
   15759          16 :         MI->getOperand(3).getImm() == 0 &&
   15760             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15761             :       // (LD1H_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   15762             :       AsmString = "ld1h    $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
   15763             :       break;
   15764             :     }
   15765             :     return false;
   15766             :   case AArch64::LD1H_IMM_REAL:
   15767           8 :     if (MI->getNumOperands() == 4 &&
   15768          16 :         MI->getOperand(0).isReg() &&
   15769           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   15770          16 :         MI->getOperand(1).isReg() &&
   15771           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   15772          16 :         MI->getOperand(2).isReg() &&
   15773           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   15774           8 :         MI->getOperand(3).isImm() &&
   15775          16 :         MI->getOperand(3).getImm() == 0 &&
   15776             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15777             :       // (LD1H_IMM_REAL Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   15778             :       AsmString = "ld1h    $\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
   15779             :       break;
   15780             :     }
   15781             :     return false;
   15782             :   case AArch64::LD1H_S_IMM_REAL:
   15783           8 :     if (MI->getNumOperands() == 4 &&
   15784          16 :         MI->getOperand(0).isReg() &&
   15785           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   15786          16 :         MI->getOperand(1).isReg() &&
   15787           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   15788          16 :         MI->getOperand(2).isReg() &&
   15789           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   15790           8 :         MI->getOperand(3).isImm() &&
   15791          16 :         MI->getOperand(3).getImm() == 0 &&
   15792             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15793             :       // (LD1H_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   15794             :       AsmString = "ld1h    $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
   15795             :       break;
   15796             :     }
   15797             :     return false;
   15798             :   case AArch64::LD1Onev16b_POST:
   15799           1 :     if (MI->getNumOperands() == 4 &&
   15800           2 :         MI->getOperand(0).isReg() &&
   15801           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   15802           2 :         MI->getOperand(1).isReg() &&
   15803           1 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
   15804           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   15805             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   15806             :       // (LD1Onev16b_POST GPR64sp:$Rn, VecListOne16b:$Vt, XZR)
   15807             :       AsmString = "ld1     $\xFF\x02\x26, [$\x01], #16";
   15808             :       break;
   15809             :     }
   15810             :     return false;
   15811             :   case AArch64::LD1Onev1d_POST:
   15812           1 :     if (MI->getNumOperands() == 4 &&
   15813           2 :         MI->getOperand(0).isReg() &&
   15814           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   15815           2 :         MI->getOperand(1).isReg() &&
   15816           1 :         MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   15817           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   15818             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   15819             :       // (LD1Onev1d_POST GPR64sp:$Rn, VecListOne1d:$Vt, XZR)
   15820             :       AsmString = "ld1     $\xFF\x02\x27, [$\x01], #8";
   15821             :       break;
   15822             :     }
   15823             :     return false;
   15824             :   case AArch64::LD1Onev2d_POST:
   15825           1 :     if (MI->getNumOperands() == 4 &&
   15826           2 :         MI->getOperand(0).isReg() &&
   15827           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   15828           2 :         MI->getOperand(1).isReg() &&
   15829           1 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
   15830           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   15831             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   15832             :       // (LD1Onev2d_POST GPR64sp:$Rn, VecListOne2d:$Vt, XZR)
   15833             :       AsmString = "ld1     $\xFF\x02\x28, [$\x01], #16";
   15834             :       break;
   15835             :     }
   15836             :     return false;
   15837             :   case AArch64::LD1Onev2s_POST:
   15838           1 :     if (MI->getNumOperands() == 4 &&
   15839           2 :         MI->getOperand(0).isReg() &&
   15840           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   15841           2 :         MI->getOperand(1).isReg() &&
   15842           1 :         MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   15843           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   15844             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   15845             :       // (LD1Onev2s_POST GPR64sp:$Rn, VecListOne2s:$Vt, XZR)
   15846             :       AsmString = "ld1     $\xFF\x02\x29, [$\x01], #8";
   15847             :       break;
   15848             :     }
   15849             :     return false;
   15850             :   case AArch64::LD1Onev4h_POST:
   15851           1 :     if (MI->getNumOperands() == 4 &&
   15852           2 :         MI->getOperand(0).isReg() &&
   15853           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   15854           2 :         MI->getOperand(1).isReg() &&
   15855           1 :         MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   15856           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   15857             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   15858             :       // (LD1Onev4h_POST GPR64sp:$Rn, VecListOne4h:$Vt, XZR)
   15859             :       AsmString = "ld1     $\xFF\x02\x2A, [$\x01], #8";
   15860             :       break;
   15861             :     }
   15862             :     return false;
   15863             :   case AArch64::LD1Onev4s_POST:
   15864           1 :     if (MI->getNumOperands() == 4 &&
   15865           2 :         MI->getOperand(0).isReg() &&
   15866           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   15867           2 :         MI->getOperand(1).isReg() &&
   15868           1 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
   15869           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   15870             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   15871             :       // (LD1Onev4s_POST GPR64sp:$Rn, VecListOne4s:$Vt, XZR)
   15872             :       AsmString = "ld1     $\xFF\x02\x2B, [$\x01], #16";
   15873             :       break;
   15874             :     }
   15875             :     return false;
   15876             :   case AArch64::LD1Onev8b_POST:
   15877           1 :     if (MI->getNumOperands() == 4 &&
   15878           2 :         MI->getOperand(0).isReg() &&
   15879           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   15880           2 :         MI->getOperand(1).isReg() &&
   15881           1 :         MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   15882           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   15883             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   15884             :       // (LD1Onev8b_POST GPR64sp:$Rn, VecListOne8b:$Vt, XZR)
   15885             :       AsmString = "ld1     $\xFF\x02\x2C, [$\x01], #8";
   15886             :       break;
   15887             :     }
   15888             :     return false;
   15889             :   case AArch64::LD1Onev8h_POST:
   15890           3 :     if (MI->getNumOperands() == 4 &&
   15891           6 :         MI->getOperand(0).isReg() &&
   15892           3 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   15893           6 :         MI->getOperand(1).isReg() &&
   15894           3 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
   15895           6 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   15896             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   15897             :       // (LD1Onev8h_POST GPR64sp:$Rn, VecListOne8h:$Vt, XZR)
   15898             :       AsmString = "ld1     $\xFF\x02\x2D, [$\x01], #16";
   15899             :       break;
   15900             :     }
   15901             :     return false;
   15902             :   case AArch64::LD1RB_D_IMM:
   15903           4 :     if (MI->getNumOperands() == 4 &&
   15904           8 :         MI->getOperand(0).isReg() &&
   15905           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   15906           8 :         MI->getOperand(1).isReg() &&
   15907           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   15908           8 :         MI->getOperand(2).isReg() &&
   15909           4 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   15910           4 :         MI->getOperand(3).isImm() &&
   15911           8 :         MI->getOperand(3).getImm() == 0 &&
   15912             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15913             :       // (LD1RB_D_IMM Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   15914             :       AsmString = "ld1rb   $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
   15915             :       break;
   15916             :     }
   15917             :     return false;
   15918             :   case AArch64::LD1RB_H_IMM:
   15919           4 :     if (MI->getNumOperands() == 4 &&
   15920           8 :         MI->getOperand(0).isReg() &&
   15921           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   15922           8 :         MI->getOperand(1).isReg() &&
   15923           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   15924           8 :         MI->getOperand(2).isReg() &&
   15925           4 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   15926           4 :         MI->getOperand(3).isImm() &&
   15927           8 :         MI->getOperand(3).getImm() == 0 &&
   15928             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15929             :       // (LD1RB_H_IMM Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   15930             :       AsmString = "ld1rb   $\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
   15931             :       break;
   15932             :     }
   15933             :     return false;
   15934             :   case AArch64::LD1RB_IMM:
   15935           4 :     if (MI->getNumOperands() == 4 &&
   15936           8 :         MI->getOperand(0).isReg() &&
   15937           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   15938           8 :         MI->getOperand(1).isReg() &&
   15939           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   15940           8 :         MI->getOperand(2).isReg() &&
   15941           4 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   15942           4 :         MI->getOperand(3).isImm() &&
   15943           8 :         MI->getOperand(3).getImm() == 0 &&
   15944             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15945             :       // (LD1RB_IMM Z_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   15946             :       AsmString = "ld1rb   $\xFF\x01\x25, $\xFF\x02\x07/z, [$\x03]";
   15947             :       break;
   15948             :     }
   15949             :     return false;
   15950             :   case AArch64::LD1RB_S_IMM:
   15951           4 :     if (MI->getNumOperands() == 4 &&
   15952           8 :         MI->getOperand(0).isReg() &&
   15953           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   15954           8 :         MI->getOperand(1).isReg() &&
   15955           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   15956           8 :         MI->getOperand(2).isReg() &&
   15957           4 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   15958           4 :         MI->getOperand(3).isImm() &&
   15959           8 :         MI->getOperand(3).getImm() == 0 &&
   15960             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15961             :       // (LD1RB_S_IMM Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   15962             :       AsmString = "ld1rb   $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
   15963             :       break;
   15964             :     }
   15965             :     return false;
   15966             :   case AArch64::LD1RD_IMM:
   15967           4 :     if (MI->getNumOperands() == 4 &&
   15968           8 :         MI->getOperand(0).isReg() &&
   15969           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   15970           8 :         MI->getOperand(1).isReg() &&
   15971           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   15972           8 :         MI->getOperand(2).isReg() &&
   15973           4 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   15974           4 :         MI->getOperand(3).isImm() &&
   15975           8 :         MI->getOperand(3).getImm() == 0 &&
   15976             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15977             :       // (LD1RD_IMM Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   15978             :       AsmString = "ld1rd   $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
   15979             :       break;
   15980             :     }
   15981             :     return false;
   15982             :   case AArch64::LD1RH_D_IMM:
   15983           4 :     if (MI->getNumOperands() == 4 &&
   15984           8 :         MI->getOperand(0).isReg() &&
   15985           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   15986           8 :         MI->getOperand(1).isReg() &&
   15987           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   15988           8 :         MI->getOperand(2).isReg() &&
   15989           4 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   15990           4 :         MI->getOperand(3).isImm() &&
   15991           8 :         MI->getOperand(3).getImm() == 0 &&
   15992             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   15993             :       // (LD1RH_D_IMM Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   15994             :       AsmString = "ld1rh   $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
   15995             :       break;
   15996             :     }
   15997             :     return false;
   15998             :   case AArch64::LD1RH_IMM:
   15999           4 :     if (MI->getNumOperands() == 4 &&
   16000           8 :         MI->getOperand(0).isReg() &&
   16001           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   16002           8 :         MI->getOperand(1).isReg() &&
   16003           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   16004           8 :         MI->getOperand(2).isReg() &&
   16005           4 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   16006           4 :         MI->getOperand(3).isImm() &&
   16007           8 :         MI->getOperand(3).getImm() == 0 &&
   16008             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   16009             :       // (LD1RH_IMM Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   16010             :       AsmString = "ld1rh   $\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
   16011             :       break;
   16012             :     }
   16013             :     return false;
   16014             :   case AArch64::LD1RH_S_IMM:
   16015           4 :     if (MI->getNumOperands() == 4 &&
   16016           8 :         MI->getOperand(0).isReg() &&
   16017           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   16018           8 :         MI->getOperand(1).isReg() &&
   16019           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   16020           8 :         MI->getOperand(2).isReg() &&
   16021           4 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   16022           4 :         MI->getOperand(3).isImm() &&
   16023           8 :         MI->getOperand(3).getImm() == 0 &&
   16024             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   16025             :       // (LD1RH_S_IMM Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   16026             :       AsmString = "ld1rh   $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
   16027             :       break;
   16028             :     }
   16029             :     return false;
   16030             :   case AArch64::LD1RQ_B_IMM:
   16031           8 :     if (MI->getNumOperands() == 4 &&
   16032          16 :         MI->getOperand(0).isReg() &&
   16033           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   16034          16 :         MI->getOperand(1).isReg() &&
   16035           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   16036          16 :         MI->getOperand(2).isReg() &&
   16037           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   16038           8 :         MI->getOperand(3).isImm() &&
   16039          16 :         MI->getOperand(3).getImm() == 0 &&
   16040             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   16041             :       // (LD1RQ_B_IMM Z_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   16042             :       AsmString = "ld1rqb  $\xFF\x01\x25, $\xFF\x02\x07/z, [$\x03]";
   16043             :       break;
   16044             :     }
   16045             :     return false;
   16046             :   case AArch64::LD1RQ_D_IMM:
   16047           8 :     if (MI->getNumOperands() == 4 &&
   16048          16 :         MI->getOperand(0).isReg() &&
   16049           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   16050          16 :         MI->getOperand(1).isReg() &&
   16051           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   16052          16 :         MI->getOperand(2).isReg() &&
   16053           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   16054           8 :         MI->getOperand(3).isImm() &&
   16055          16 :         MI->getOperand(3).getImm() == 0 &&
   16056             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   16057             :       // (LD1RQ_D_IMM Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   16058             :       AsmString = "ld1rqd  $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
   16059             :       break;
   16060             :     }
   16061             :     return false;
   16062             :   case AArch64::LD1RQ_H_IMM:
   16063           8 :     if (MI->getNumOperands() == 4 &&
   16064          16 :         MI->getOperand(0).isReg() &&
   16065           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   16066          16 :         MI->getOperand(1).isReg() &&
   16067           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   16068          16 :         MI->getOperand(2).isReg() &&
   16069           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   16070           8 :         MI->getOperand(3).isImm() &&
   16071          16 :         MI->getOperand(3).getImm() == 0 &&
   16072             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   16073             :       // (LD1RQ_H_IMM Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   16074             :       AsmString = "ld1rqh  $\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
   16075             :       break;
   16076             :     }
   16077             :     return false;
   16078             :   case AArch64::LD1RQ_W_IMM:
   16079           8 :     if (MI->getNumOperands() == 4 &&
   16080          16 :         MI->getOperand(0).isReg() &&
   16081           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   16082          16 :         MI->getOperand(1).isReg() &&
   16083           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   16084          16 :         MI->getOperand(2).isReg() &&
   16085           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   16086           8 :         MI->getOperand(3).isImm() &&
   16087          16 :         MI->getOperand(3).getImm() == 0 &&
   16088             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   16089             :       // (LD1RQ_W_IMM Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   16090             :       AsmString = "ld1rqw  $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
   16091             :       break;
   16092             :     }
   16093             :     return false;
   16094             :   case AArch64::LD1RSB_D_IMM:
   16095           4 :     if (MI->getNumOperands() == 4 &&
   16096           8 :         MI->getOperand(0).isReg() &&
   16097           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   16098           8 :         MI->getOperand(1).isReg() &&
   16099           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   16100           8 :         MI->getOperand(2).isReg() &&
   16101           4 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   16102           4 :         MI->getOperand(3).isImm() &&
   16103           8 :         MI->getOperand(3).getImm() == 0 &&
   16104             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   16105             :       // (LD1RSB_D_IMM Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   16106             :       AsmString = "ld1rsb  $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
   16107             :       break;
   16108             :     }
   16109             :     return false;
   16110             :   case AArch64::LD1RSB_H_IMM:
   16111           4 :     if (MI->getNumOperands() == 4 &&
   16112           8 :         MI->getOperand(0).isReg() &&
   16113           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   16114           8 :         MI->getOperand(1).isReg() &&
   16115           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   16116           8 :         MI->getOperand(2).isReg() &&
   16117           4 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   16118           4 :         MI->getOperand(3).isImm() &&
   16119           8 :         MI->getOperand(3).getImm() == 0 &&
   16120             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   16121             :       // (LD1RSB_H_IMM Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   16122             :       AsmString = "ld1rsb  $\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
   16123             :       break;
   16124             :     }
   16125             :     return false;
   16126             :   case AArch64::LD1RSB_S_IMM:
   16127           4 :     if (MI->getNumOperands() == 4 &&
   16128           8 :         MI->getOperand(0).isReg() &&
   16129           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   16130           8 :         MI->getOperand(1).isReg() &&
   16131           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   16132           8 :         MI->getOperand(2).isReg() &&
   16133           4 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   16134           4 :         MI->getOperand(3).isImm() &&
   16135           8 :         MI->getOperand(3).getImm() == 0 &&
   16136             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   16137             :       // (LD1RSB_S_IMM Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   16138             :       AsmString = "ld1rsb  $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
   16139             :       break;
   16140             :     }
   16141             :     return false;
   16142             :   case AArch64::LD1RSH_D_IMM:
   16143           4 :     if (MI->getNumOperands() == 4 &&
   16144           8 :         MI->getOperand(0).isReg() &&
   16145           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   16146           8 :         MI->getOperand(1).isReg() &&
   16147           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   16148           8 :         MI->getOperand(2).isReg() &&
   16149           4 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   16150           4 :         MI->getOperand(3).isImm() &&
   16151           8 :         MI->getOperand(3).getImm() == 0 &&
   16152             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   16153             :       // (LD1RSH_D_IMM Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   16154             :       AsmString = "ld1rsh  $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
   16155             :       break;
   16156             :     }
   16157             :     return false;
   16158             :   case AArch64::LD1RSH_S_IMM:
   16159           4 :     if (MI->getNumOperands() == 4 &&
   16160           8 :         MI->getOperand(0).isReg() &&
   16161           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   16162           8 :         MI->getOperand(1).isReg() &&
   16163           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   16164           8 :         MI->getOperand(2).isReg() &&
   16165           4 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   16166           4 :         MI->getOperand(3).isImm() &&
   16167           8 :         MI->getOperand(3).getImm() == 0 &&
   16168             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   16169             :       // (LD1RSH_S_IMM Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   16170             :       AsmString = "ld1rsh  $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
   16171             :       break;
   16172             :     }
   16173             :     return false;
   16174             :   case AArch64::LD1RSW_IMM:
   16175           4 :     if (MI->getNumOperands() == 4 &&
   16176           8 :         MI->getOperand(0).isReg() &&
   16177           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   16178           8 :         MI->getOperand(1).isReg() &&
   16179           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   16180           8 :         MI->getOperand(2).isReg() &&
   16181           4 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   16182           4 :         MI->getOperand(3).isImm() &&
   16183           8 :         MI->getOperand(3).getImm() == 0 &&
   16184             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   16185             :       // (LD1RSW_IMM Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   16186             :       AsmString = "ld1rsw  $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
   16187             :       break;
   16188             :     }
   16189             :     return false;
   16190             :   case AArch64::LD1RW_D_IMM:
   16191           4 :     if (MI->getNumOperands() == 4 &&
   16192           8 :         MI->getOperand(0).isReg() &&
   16193           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   16194           8 :         MI->getOperand(1).isReg() &&
   16195           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   16196           8 :         MI->getOperand(2).isReg() &&
   16197           4 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   16198           4 :         MI->getOperand(3).isImm() &&
   16199           8 :         MI->getOperand(3).getImm() == 0 &&
   16200             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   16201             :       // (LD1RW_D_IMM Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   16202             :       AsmString = "ld1rw   $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
   16203             :       break;
   16204             :     }
   16205             :     return false;
   16206             :   case AArch64::LD1RW_IMM:
   16207           4 :     if (MI->getNumOperands() == 4 &&
   16208           8 :         MI->getOperand(0).isReg() &&
   16209           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   16210           8 :         MI->getOperand(1).isReg() &&
   16211           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   16212           8 :         MI->getOperand(2).isReg() &&
   16213           4 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   16214           4 :         MI->getOperand(3).isImm() &&
   16215           8 :         MI->getOperand(3).getImm() == 0 &&
   16216             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   16217             :       // (LD1RW_IMM Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   16218             :       AsmString = "ld1rw   $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
   16219             :       break;
   16220             :     }
   16221             :     return false;
   16222             :   case AArch64::LD1Rv16b_POST:
   16223           3 :     if (MI->getNumOperands() == 4 &&
   16224           6 :         MI->getOperand(0).isReg() &&
   16225           3 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16226           6 :         MI->getOperand(1).isReg() &&
   16227           3 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
   16228           6 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16229             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16230             :       // (LD1Rv16b_POST GPR64sp:$Rn, VecListOne16b:$Vt, XZR)
   16231             :       AsmString = "ld1r    $\xFF\x02\x26, [$\x01], #1";
   16232             :       break;
   16233             :     }
   16234             :     return false;
   16235             :   case AArch64::LD1Rv1d_POST:
   16236           1 :     if (MI->getNumOperands() == 4 &&
   16237           2 :         MI->getOperand(0).isReg() &&
   16238           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16239           2 :         MI->getOperand(1).isReg() &&
   16240           1 :         MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   16241           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16242             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16243             :       // (LD1Rv1d_POST GPR64sp:$Rn, VecListOne1d:$Vt, XZR)
   16244             :       AsmString = "ld1r    $\xFF\x02\x27, [$\x01], #8";
   16245             :       break;
   16246             :     }
   16247             :     return false;
   16248             :   case AArch64::LD1Rv2d_POST:
   16249           1 :     if (MI->getNumOperands() == 4 &&
   16250           2 :         MI->getOperand(0).isReg() &&
   16251           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16252           2 :         MI->getOperand(1).isReg() &&
   16253           1 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
   16254           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16255             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16256             :       // (LD1Rv2d_POST GPR64sp:$Rn, VecListOne2d:$Vt, XZR)
   16257             :       AsmString = "ld1r    $\xFF\x02\x28, [$\x01], #8";
   16258             :       break;
   16259             :     }
   16260             :     return false;
   16261             :   case AArch64::LD1Rv2s_POST:
   16262           1 :     if (MI->getNumOperands() == 4 &&
   16263           2 :         MI->getOperand(0).isReg() &&
   16264           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16265           2 :         MI->getOperand(1).isReg() &&
   16266           1 :         MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   16267           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16268             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16269             :       // (LD1Rv2s_POST GPR64sp:$Rn, VecListOne2s:$Vt, XZR)
   16270             :       AsmString = "ld1r    $\xFF\x02\x29, [$\x01], #4";
   16271             :       break;
   16272             :     }
   16273             :     return false;
   16274             :   case AArch64::LD1Rv4h_POST:
   16275           1 :     if (MI->getNumOperands() == 4 &&
   16276           2 :         MI->getOperand(0).isReg() &&
   16277           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16278           2 :         MI->getOperand(1).isReg() &&
   16279           1 :         MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   16280           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16281             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16282             :       // (LD1Rv4h_POST GPR64sp:$Rn, VecListOne4h:$Vt, XZR)
   16283             :       AsmString = "ld1r    $\xFF\x02\x2A, [$\x01], #2";
   16284             :       break;
   16285             :     }
   16286             :     return false;
   16287             :   case AArch64::LD1Rv4s_POST:
   16288           1 :     if (MI->getNumOperands() == 4 &&
   16289           2 :         MI->getOperand(0).isReg() &&
   16290           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16291           2 :         MI->getOperand(1).isReg() &&
   16292           1 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
   16293           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16294             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16295             :       // (LD1Rv4s_POST GPR64sp:$Rn, VecListOne4s:$Vt, XZR)
   16296             :       AsmString = "ld1r    $\xFF\x02\x2B, [$\x01], #4";
   16297             :       break;
   16298             :     }
   16299             :     return false;
   16300             :   case AArch64::LD1Rv8b_POST:
   16301           1 :     if (MI->getNumOperands() == 4 &&
   16302           2 :         MI->getOperand(0).isReg() &&
   16303           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16304           2 :         MI->getOperand(1).isReg() &&
   16305           1 :         MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   16306           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16307             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16308             :       // (LD1Rv8b_POST GPR64sp:$Rn, VecListOne8b:$Vt, XZR)
   16309             :       AsmString = "ld1r    $\xFF\x02\x2C, [$\x01], #1";
   16310             :       break;
   16311             :     }
   16312             :     return false;
   16313             :   case AArch64::LD1Rv8h_POST:
   16314           3 :     if (MI->getNumOperands() == 4 &&
   16315           6 :         MI->getOperand(0).isReg() &&
   16316           3 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16317           6 :         MI->getOperand(1).isReg() &&
   16318           3 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
   16319           6 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16320             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16321             :       // (LD1Rv8h_POST GPR64sp:$Rn, VecListOne8h:$Vt, XZR)
   16322             :       AsmString = "ld1r    $\xFF\x02\x2D, [$\x01], #2";
   16323             :       break;
   16324             :     }
   16325             :     return false;
   16326             :   case AArch64::LD1SB_D_IMM_REAL:
   16327           8 :     if (MI->getNumOperands() == 4 &&
   16328          16 :         MI->getOperand(0).isReg() &&
   16329           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   16330          16 :         MI->getOperand(1).isReg() &&
   16331           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   16332          16 :         MI->getOperand(2).isReg() &&
   16333           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   16334           8 :         MI->getOperand(3).isImm() &&
   16335          16 :         MI->getOperand(3).getImm() == 0 &&
   16336             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   16337             :       // (LD1SB_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   16338             :       AsmString = "ld1sb   $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
   16339             :       break;
   16340             :     }
   16341             :     return false;
   16342             :   case AArch64::LD1SB_H_IMM_REAL:
   16343           8 :     if (MI->getNumOperands() == 4 &&
   16344          16 :         MI->getOperand(0).isReg() &&
   16345           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   16346          16 :         MI->getOperand(1).isReg() &&
   16347           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   16348          16 :         MI->getOperand(2).isReg() &&
   16349           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   16350           8 :         MI->getOperand(3).isImm() &&
   16351          16 :         MI->getOperand(3).getImm() == 0 &&
   16352             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   16353             :       // (LD1SB_H_IMM_REAL Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   16354             :       AsmString = "ld1sb   $\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
   16355             :       break;
   16356             :     }
   16357             :     return false;
   16358             :   case AArch64::LD1SB_S_IMM_REAL:
   16359           8 :     if (MI->getNumOperands() == 4 &&
   16360          16 :         MI->getOperand(0).isReg() &&
   16361           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   16362          16 :         MI->getOperand(1).isReg() &&
   16363           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   16364          16 :         MI->getOperand(2).isReg() &&
   16365           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   16366           8 :         MI->getOperand(3).isImm() &&
   16367          16 :         MI->getOperand(3).getImm() == 0 &&
   16368             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   16369             :       // (LD1SB_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   16370             :       AsmString = "ld1sb   $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
   16371             :       break;
   16372             :     }
   16373             :     return false;
   16374             :   case AArch64::LD1SH_D_IMM_REAL:
   16375           8 :     if (MI->getNumOperands() == 4 &&
   16376          16 :         MI->getOperand(0).isReg() &&
   16377           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   16378          16 :         MI->getOperand(1).isReg() &&
   16379           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   16380          16 :         MI->getOperand(2).isReg() &&
   16381           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   16382           8 :         MI->getOperand(3).isImm() &&
   16383          16 :         MI->getOperand(3).getImm() == 0 &&
   16384             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   16385             :       // (LD1SH_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   16386             :       AsmString = "ld1sh   $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
   16387             :       break;
   16388             :     }
   16389             :     return false;
   16390             :   case AArch64::LD1SH_S_IMM_REAL:
   16391           8 :     if (MI->getNumOperands() == 4 &&
   16392          16 :         MI->getOperand(0).isReg() &&
   16393           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   16394          16 :         MI->getOperand(1).isReg() &&
   16395           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   16396          16 :         MI->getOperand(2).isReg() &&
   16397           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   16398           8 :         MI->getOperand(3).isImm() &&
   16399          16 :         MI->getOperand(3).getImm() == 0 &&
   16400             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   16401             :       // (LD1SH_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   16402             :       AsmString = "ld1sh   $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
   16403             :       break;
   16404             :     }
   16405             :     return false;
   16406             :   case AArch64::LD1SW_D_IMM_REAL:
   16407           8 :     if (MI->getNumOperands() == 4 &&
   16408          16 :         MI->getOperand(0).isReg() &&
   16409           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   16410          16 :         MI->getOperand(1).isReg() &&
   16411           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   16412          16 :         MI->getOperand(2).isReg() &&
   16413           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   16414           8 :         MI->getOperand(3).isImm() &&
   16415          16 :         MI->getOperand(3).getImm() == 0 &&
   16416             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   16417             :       // (LD1SW_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   16418             :       AsmString = "ld1sw   $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
   16419             :       break;
   16420             :     }
   16421             :     return false;
   16422             :   case AArch64::LD1Threev16b_POST:
   16423           1 :     if (MI->getNumOperands() == 4 &&
   16424           2 :         MI->getOperand(0).isReg() &&
   16425           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16426           2 :         MI->getOperand(1).isReg() &&
   16427           1 :         MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   16428           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16429             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16430             :       // (LD1Threev16b_POST GPR64sp:$Rn, VecListThree16b:$Vt, XZR)
   16431             :       AsmString = "ld1     $\xFF\x02\x26, [$\x01], #48";
   16432             :       break;
   16433             :     }
   16434             :     return false;
   16435             :   case AArch64::LD1Threev1d_POST:
   16436           1 :     if (MI->getNumOperands() == 4 &&
   16437           2 :         MI->getOperand(0).isReg() &&
   16438           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16439           2 :         MI->getOperand(1).isReg() &&
   16440           1 :         MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
   16441           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16442             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16443             :       // (LD1Threev1d_POST GPR64sp:$Rn, VecListThree1d:$Vt, XZR)
   16444             :       AsmString = "ld1     $\xFF\x02\x27, [$\x01], #24";
   16445             :       break;
   16446             :     }
   16447             :     return false;
   16448             :   case AArch64::LD1Threev2d_POST:
   16449           3 :     if (MI->getNumOperands() == 4 &&
   16450           6 :         MI->getOperand(0).isReg() &&
   16451           3 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16452           6 :         MI->getOperand(1).isReg() &&
   16453           3 :         MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   16454           6 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16455             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16456             :       // (LD1Threev2d_POST GPR64sp:$Rn, VecListThree2d:$Vt, XZR)
   16457             :       AsmString = "ld1     $\xFF\x02\x28, [$\x01], #48";
   16458             :       break;
   16459             :     }
   16460             :     return false;
   16461             :   case AArch64::LD1Threev2s_POST:
   16462           1 :     if (MI->getNumOperands() == 4 &&
   16463           2 :         MI->getOperand(0).isReg() &&
   16464           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16465           2 :         MI->getOperand(1).isReg() &&
   16466           1 :         MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
   16467           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16468             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16469             :       // (LD1Threev2s_POST GPR64sp:$Rn, VecListThree2s:$Vt, XZR)
   16470             :       AsmString = "ld1     $\xFF\x02\x29, [$\x01], #24";
   16471             :       break;
   16472             :     }
   16473             :     return false;
   16474             :   case AArch64::LD1Threev4h_POST:
   16475           1 :     if (MI->getNumOperands() == 4 &&
   16476           2 :         MI->getOperand(0).isReg() &&
   16477           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16478           2 :         MI->getOperand(1).isReg() &&
   16479           1 :         MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
   16480           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16481             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16482             :       // (LD1Threev4h_POST GPR64sp:$Rn, VecListThree4h:$Vt, XZR)
   16483             :       AsmString = "ld1     $\xFF\x02\x2A, [$\x01], #24";
   16484             :       break;
   16485             :     }
   16486             :     return false;
   16487             :   case AArch64::LD1Threev4s_POST:
   16488           1 :     if (MI->getNumOperands() == 4 &&
   16489           2 :         MI->getOperand(0).isReg() &&
   16490           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16491           2 :         MI->getOperand(1).isReg() &&
   16492           1 :         MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   16493           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16494             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16495             :       // (LD1Threev4s_POST GPR64sp:$Rn, VecListThree4s:$Vt, XZR)
   16496             :       AsmString = "ld1     $\xFF\x02\x2B, [$\x01], #48";
   16497             :       break;
   16498             :     }
   16499             :     return false;
   16500             :   case AArch64::LD1Threev8b_POST:
   16501           1 :     if (MI->getNumOperands() == 4 &&
   16502           2 :         MI->getOperand(0).isReg() &&
   16503           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16504           2 :         MI->getOperand(1).isReg() &&
   16505           1 :         MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
   16506           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16507             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16508             :       // (LD1Threev8b_POST GPR64sp:$Rn, VecListThree8b:$Vt, XZR)
   16509             :       AsmString = "ld1     $\xFF\x02\x2C, [$\x01], #24";
   16510             :       break;
   16511             :     }
   16512             :     return false;
   16513             :   case AArch64::LD1Threev8h_POST:
   16514           1 :     if (MI->getNumOperands() == 4 &&
   16515           2 :         MI->getOperand(0).isReg() &&
   16516           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16517           2 :         MI->getOperand(1).isReg() &&
   16518           1 :         MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   16519           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16520             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16521             :       // (LD1Threev8h_POST GPR64sp:$Rn, VecListThree8h:$Vt, XZR)
   16522             :       AsmString = "ld1     $\xFF\x02\x2D, [$\x01], #48";
   16523             :       break;
   16524             :     }
   16525             :     return false;
   16526             :   case AArch64::LD1Twov16b_POST:
   16527           1 :     if (MI->getNumOperands() == 4 &&
   16528           2 :         MI->getOperand(0).isReg() &&
   16529           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16530           2 :         MI->getOperand(1).isReg() &&
   16531           1 :         MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
   16532           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16533             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16534             :       // (LD1Twov16b_POST GPR64sp:$Rn, VecListTwo16b:$Vt, XZR)
   16535             :       AsmString = "ld1     $\xFF\x02\x26, [$\x01], #32";
   16536             :       break;
   16537             :     }
   16538             :     return false;
   16539             :   case AArch64::LD1Twov1d_POST:
   16540           1 :     if (MI->getNumOperands() == 4 &&
   16541           2 :         MI->getOperand(0).isReg() &&
   16542           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16543           2 :         MI->getOperand(1).isReg() &&
   16544           1 :         MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
   16545           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16546             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16547             :       // (LD1Twov1d_POST GPR64sp:$Rn, VecListTwo1d:$Vt, XZR)
   16548             :       AsmString = "ld1     $\xFF\x02\x27, [$\x01], #16";
   16549             :       break;
   16550             :     }
   16551             :     return false;
   16552             :   case AArch64::LD1Twov2d_POST:
   16553           1 :     if (MI->getNumOperands() == 4 &&
   16554           2 :         MI->getOperand(0).isReg() &&
   16555           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16556           2 :         MI->getOperand(1).isReg() &&
   16557           1 :         MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
   16558           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16559             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16560             :       // (LD1Twov2d_POST GPR64sp:$Rn, VecListTwo2d:$Vt, XZR)
   16561             :       AsmString = "ld1     $\xFF\x02\x28, [$\x01], #32";
   16562             :       break;
   16563             :     }
   16564             :     return false;
   16565             :   case AArch64::LD1Twov2s_POST:
   16566           1 :     if (MI->getNumOperands() == 4 &&
   16567           2 :         MI->getOperand(0).isReg() &&
   16568           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16569           2 :         MI->getOperand(1).isReg() &&
   16570           1 :         MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
   16571           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16572             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16573             :       // (LD1Twov2s_POST GPR64sp:$Rn, VecListTwo2s:$Vt, XZR)
   16574             :       AsmString = "ld1     $\xFF\x02\x29, [$\x01], #16";
   16575             :       break;
   16576             :     }
   16577             :     return false;
   16578             :   case AArch64::LD1Twov4h_POST:
   16579           1 :     if (MI->getNumOperands() == 4 &&
   16580           2 :         MI->getOperand(0).isReg() &&
   16581           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16582           2 :         MI->getOperand(1).isReg() &&
   16583           1 :         MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
   16584           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16585             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16586             :       // (LD1Twov4h_POST GPR64sp:$Rn, VecListTwo4h:$Vt, XZR)
   16587             :       AsmString = "ld1     $\xFF\x02\x2A, [$\x01], #16";
   16588             :       break;
   16589             :     }
   16590             :     return false;
   16591             :   case AArch64::LD1Twov4s_POST:
   16592           3 :     if (MI->getNumOperands() == 4 &&
   16593           6 :         MI->getOperand(0).isReg() &&
   16594           3 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16595           6 :         MI->getOperand(1).isReg() &&
   16596           3 :         MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
   16597           6 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16598             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16599             :       // (LD1Twov4s_POST GPR64sp:$Rn, VecListTwo4s:$Vt, XZR)
   16600             :       AsmString = "ld1     $\xFF\x02\x2B, [$\x01], #32";
   16601             :       break;
   16602             :     }
   16603             :     return false;
   16604             :   case AArch64::LD1Twov8b_POST:
   16605           1 :     if (MI->getNumOperands() == 4 &&
   16606           2 :         MI->getOperand(0).isReg() &&
   16607           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16608           2 :         MI->getOperand(1).isReg() &&
   16609           1 :         MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
   16610           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16611             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16612             :       // (LD1Twov8b_POST GPR64sp:$Rn, VecListTwo8b:$Vt, XZR)
   16613             :       AsmString = "ld1     $\xFF\x02\x2C, [$\x01], #16";
   16614             :       break;
   16615             :     }
   16616             :     return false;
   16617             :   case AArch64::LD1Twov8h_POST:
   16618           1 :     if (MI->getNumOperands() == 4 &&
   16619           2 :         MI->getOperand(0).isReg() &&
   16620           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16621           2 :         MI->getOperand(1).isReg() &&
   16622           1 :         MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
   16623           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16624             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16625             :       // (LD1Twov8h_POST GPR64sp:$Rn, VecListTwo8h:$Vt, XZR)
   16626             :       AsmString = "ld1     $\xFF\x02\x2D, [$\x01], #32";
   16627             :       break;
   16628             :     }
   16629             :     return false;
   16630             :   case AArch64::LD1W_D_IMM_REAL:
   16631           8 :     if (MI->getNumOperands() == 4 &&
   16632          16 :         MI->getOperand(0).isReg() &&
   16633           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   16634          16 :         MI->getOperand(1).isReg() &&
   16635           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   16636          16 :         MI->getOperand(2).isReg() &&
   16637           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   16638           8 :         MI->getOperand(3).isImm() &&
   16639          16 :         MI->getOperand(3).getImm() == 0 &&
   16640             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   16641             :       // (LD1W_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   16642             :       AsmString = "ld1w    $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
   16643             :       break;
   16644             :     }
   16645             :     return false;
   16646             :   case AArch64::LD1W_IMM_REAL:
   16647           8 :     if (MI->getNumOperands() == 4 &&
   16648          16 :         MI->getOperand(0).isReg() &&
   16649           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   16650          16 :         MI->getOperand(1).isReg() &&
   16651           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   16652          16 :         MI->getOperand(2).isReg() &&
   16653           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   16654           8 :         MI->getOperand(3).isImm() &&
   16655          16 :         MI->getOperand(3).getImm() == 0 &&
   16656             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   16657             :       // (LD1W_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   16658             :       AsmString = "ld1w    $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
   16659             :       break;
   16660             :     }
   16661             :     return false;
   16662             :   case AArch64::LD1i16_POST:
   16663           1 :     if (MI->getNumOperands() == 6 &&
   16664           2 :         MI->getOperand(0).isReg() &&
   16665           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16666           2 :         MI->getOperand(1).isReg() &&
   16667           1 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
   16668           2 :         MI->getOperand(5).getReg() == AArch64::XZR &&
   16669             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16670             :       // (LD1i16_POST GPR64sp:$Rn, VecListOneh:$Vt, VectorIndexH:$idx, XZR)
   16671             :       AsmString = "ld1     $\xFF\x02\x2E$\xFF\x04\x19, [$\x01], #2";
   16672             :       break;
   16673             :     }
   16674             :     return false;
   16675             :   case AArch64::LD1i32_POST:
   16676           1 :     if (MI->getNumOperands() == 6 &&
   16677           2 :         MI->getOperand(0).isReg() &&
   16678           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16679           2 :         MI->getOperand(1).isReg() &&
   16680           1 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
   16681           2 :         MI->getOperand(5).getReg() == AArch64::XZR &&
   16682             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16683             :       // (LD1i32_POST GPR64sp:$Rn, VecListOnes:$Vt, VectorIndexS:$idx, XZR)
   16684             :       AsmString = "ld1     $\xFF\x02\x2F$\xFF\x04\x19, [$\x01], #4";
   16685             :       break;
   16686             :     }
   16687             :     return false;
   16688             :   case AArch64::LD1i64_POST:
   16689           2 :     if (MI->getNumOperands() == 6 &&
   16690           4 :         MI->getOperand(0).isReg() &&
   16691           2 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16692           4 :         MI->getOperand(1).isReg() &&
   16693           2 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
   16694           4 :         MI->getOperand(5).getReg() == AArch64::XZR &&
   16695             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16696             :       // (LD1i64_POST GPR64sp:$Rn, VecListOned:$Vt, VectorIndexD:$idx, XZR)
   16697             :       AsmString = "ld1     $\xFF\x02\x30$\xFF\x04\x19, [$\x01], #8";
   16698             :       break;
   16699             :     }
   16700             :     return false;
   16701             :   case AArch64::LD1i8_POST:
   16702           3 :     if (MI->getNumOperands() == 6 &&
   16703           6 :         MI->getOperand(0).isReg() &&
   16704           3 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16705           6 :         MI->getOperand(1).isReg() &&
   16706           3 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
   16707           6 :         MI->getOperand(5).getReg() == AArch64::XZR &&
   16708             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16709             :       // (LD1i8_POST GPR64sp:$Rn, VecListOneb:$Vt, VectorIndexB:$idx, XZR)
   16710             :       AsmString = "ld1     $\xFF\x02\x31$\xFF\x04\x19, [$\x01], #1";
   16711             :       break;
   16712             :     }
   16713             :     return false;
   16714             :   case AArch64::LD2B_IMM:
   16715           6 :     if (MI->getNumOperands() == 4 &&
   16716          12 :         MI->getOperand(0).isReg() &&
   16717           6 :         MRI.getRegClass(AArch64::ZPR2RegClassID).contains(MI->getOperand(0).getReg()) &&
   16718          12 :         MI->getOperand(1).isReg() &&
   16719           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   16720          12 :         MI->getOperand(2).isReg() &&
   16721           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   16722           6 :         MI->getOperand(3).isImm() &&
   16723          12 :         MI->getOperand(3).getImm() == 0 &&
   16724             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   16725             :       // (LD2B_IMM ZZ_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   16726             :       AsmString = "ld2b    $\xFF\x01\x25, $\xFF\x02\x07/z, [$\x03]";
   16727             :       break;
   16728             :     }
   16729             :     return false;
   16730             :   case AArch64::LD2D_IMM:
   16731           6 :     if (MI->getNumOperands() == 4 &&
   16732          12 :         MI->getOperand(0).isReg() &&
   16733           6 :         MRI.getRegClass(AArch64::ZPR2RegClassID).contains(MI->getOperand(0).getReg()) &&
   16734          12 :         MI->getOperand(1).isReg() &&
   16735           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   16736          12 :         MI->getOperand(2).isReg() &&
   16737           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   16738           6 :         MI->getOperand(3).isImm() &&
   16739          12 :         MI->getOperand(3).getImm() == 0 &&
   16740             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   16741             :       // (LD2D_IMM ZZ_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   16742             :       AsmString = "ld2d    $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
   16743             :       break;
   16744             :     }
   16745             :     return false;
   16746             :   case AArch64::LD2H_IMM:
   16747           6 :     if (MI->getNumOperands() == 4 &&
   16748          12 :         MI->getOperand(0).isReg() &&
   16749           6 :         MRI.getRegClass(AArch64::ZPR2RegClassID).contains(MI->getOperand(0).getReg()) &&
   16750          12 :         MI->getOperand(1).isReg() &&
   16751           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   16752          12 :         MI->getOperand(2).isReg() &&
   16753           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   16754           6 :         MI->getOperand(3).isImm() &&
   16755          12 :         MI->getOperand(3).getImm() == 0 &&
   16756             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   16757             :       // (LD2H_IMM ZZ_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   16758             :       AsmString = "ld2h    $\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
   16759             :       break;
   16760             :     }
   16761             :     return false;
   16762             :   case AArch64::LD2Rv16b_POST:
   16763           1 :     if (MI->getNumOperands() == 4 &&
   16764           2 :         MI->getOperand(0).isReg() &&
   16765           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16766           2 :         MI->getOperand(1).isReg() &&
   16767           1 :         MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
   16768           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16769             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16770             :       // (LD2Rv16b_POST GPR64sp:$Rn, VecListTwo16b:$Vt, XZR)
   16771             :       AsmString = "ld2r    $\xFF\x02\x26, [$\x01], #2";
   16772             :       break;
   16773             :     }
   16774             :     return false;
   16775             :   case AArch64::LD2Rv1d_POST:
   16776           1 :     if (MI->getNumOperands() == 4 &&
   16777           2 :         MI->getOperand(0).isReg() &&
   16778           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16779           2 :         MI->getOperand(1).isReg() &&
   16780           1 :         MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
   16781           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16782             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16783             :       // (LD2Rv1d_POST GPR64sp:$Rn, VecListTwo1d:$Vt, XZR)
   16784             :       AsmString = "ld2r    $\xFF\x02\x27, [$\x01], #16";
   16785             :       break;
   16786             :     }
   16787             :     return false;
   16788             :   case AArch64::LD2Rv2d_POST:
   16789           3 :     if (MI->getNumOperands() == 4 &&
   16790           6 :         MI->getOperand(0).isReg() &&
   16791           3 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16792           6 :         MI->getOperand(1).isReg() &&
   16793           3 :         MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
   16794           6 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16795             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16796             :       // (LD2Rv2d_POST GPR64sp:$Rn, VecListTwo2d:$Vt, XZR)
   16797             :       AsmString = "ld2r    $\xFF\x02\x28, [$\x01], #16";
   16798             :       break;
   16799             :     }
   16800             :     return false;
   16801             :   case AArch64::LD2Rv2s_POST:
   16802           1 :     if (MI->getNumOperands() == 4 &&
   16803           2 :         MI->getOperand(0).isReg() &&
   16804           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16805           2 :         MI->getOperand(1).isReg() &&
   16806           1 :         MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
   16807           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16808             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16809             :       // (LD2Rv2s_POST GPR64sp:$Rn, VecListTwo2s:$Vt, XZR)
   16810             :       AsmString = "ld2r    $\xFF\x02\x29, [$\x01], #8";
   16811             :       break;
   16812             :     }
   16813             :     return false;
   16814             :   case AArch64::LD2Rv4h_POST:
   16815           1 :     if (MI->getNumOperands() == 4 &&
   16816           2 :         MI->getOperand(0).isReg() &&
   16817           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16818           2 :         MI->getOperand(1).isReg() &&
   16819           1 :         MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
   16820           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16821             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16822             :       // (LD2Rv4h_POST GPR64sp:$Rn, VecListTwo4h:$Vt, XZR)
   16823             :       AsmString = "ld2r    $\xFF\x02\x2A, [$\x01], #4";
   16824             :       break;
   16825             :     }
   16826             :     return false;
   16827             :   case AArch64::LD2Rv4s_POST:
   16828           3 :     if (MI->getNumOperands() == 4 &&
   16829           6 :         MI->getOperand(0).isReg() &&
   16830           3 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16831           6 :         MI->getOperand(1).isReg() &&
   16832           3 :         MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
   16833           6 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16834             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16835             :       // (LD2Rv4s_POST GPR64sp:$Rn, VecListTwo4s:$Vt, XZR)
   16836             :       AsmString = "ld2r    $\xFF\x02\x2B, [$\x01], #8";
   16837             :       break;
   16838             :     }
   16839             :     return false;
   16840             :   case AArch64::LD2Rv8b_POST:
   16841           1 :     if (MI->getNumOperands() == 4 &&
   16842           2 :         MI->getOperand(0).isReg() &&
   16843           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16844           2 :         MI->getOperand(1).isReg() &&
   16845           1 :         MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
   16846           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16847             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16848             :       // (LD2Rv8b_POST GPR64sp:$Rn, VecListTwo8b:$Vt, XZR)
   16849             :       AsmString = "ld2r    $\xFF\x02\x2C, [$\x01], #2";
   16850             :       break;
   16851             :     }
   16852             :     return false;
   16853             :   case AArch64::LD2Rv8h_POST:
   16854           1 :     if (MI->getNumOperands() == 4 &&
   16855           2 :         MI->getOperand(0).isReg() &&
   16856           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16857           2 :         MI->getOperand(1).isReg() &&
   16858           1 :         MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
   16859           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16860             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16861             :       // (LD2Rv8h_POST GPR64sp:$Rn, VecListTwo8h:$Vt, XZR)
   16862             :       AsmString = "ld2r    $\xFF\x02\x2D, [$\x01], #4";
   16863             :       break;
   16864             :     }
   16865             :     return false;
   16866             :   case AArch64::LD2Twov16b_POST:
   16867           3 :     if (MI->getNumOperands() == 4 &&
   16868           6 :         MI->getOperand(0).isReg() &&
   16869           3 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16870           6 :         MI->getOperand(1).isReg() &&
   16871           3 :         MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
   16872           6 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16873             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16874             :       // (LD2Twov16b_POST GPR64sp:$Rn, VecListTwo16b:$Vt, XZR)
   16875             :       AsmString = "ld2     $\xFF\x02\x26, [$\x01], #32";
   16876             :       break;
   16877             :     }
   16878             :     return false;
   16879             :   case AArch64::LD2Twov2d_POST:
   16880           1 :     if (MI->getNumOperands() == 4 &&
   16881           2 :         MI->getOperand(0).isReg() &&
   16882           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16883           2 :         MI->getOperand(1).isReg() &&
   16884           1 :         MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
   16885           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16886             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16887             :       // (LD2Twov2d_POST GPR64sp:$Rn, VecListTwo2d:$Vt, XZR)
   16888             :       AsmString = "ld2     $\xFF\x02\x28, [$\x01], #32";
   16889             :       break;
   16890             :     }
   16891             :     return false;
   16892             :   case AArch64::LD2Twov2s_POST:
   16893           1 :     if (MI->getNumOperands() == 4 &&
   16894           2 :         MI->getOperand(0).isReg() &&
   16895           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16896           2 :         MI->getOperand(1).isReg() &&
   16897           1 :         MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
   16898           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16899             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16900             :       // (LD2Twov2s_POST GPR64sp:$Rn, VecListTwo2s:$Vt, XZR)
   16901             :       AsmString = "ld2     $\xFF\x02\x29, [$\x01], #16";
   16902             :       break;
   16903             :     }
   16904             :     return false;
   16905             :   case AArch64::LD2Twov4h_POST:
   16906           1 :     if (MI->getNumOperands() == 4 &&
   16907           2 :         MI->getOperand(0).isReg() &&
   16908           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16909           2 :         MI->getOperand(1).isReg() &&
   16910           1 :         MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
   16911           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16912             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16913             :       // (LD2Twov4h_POST GPR64sp:$Rn, VecListTwo4h:$Vt, XZR)
   16914             :       AsmString = "ld2     $\xFF\x02\x2A, [$\x01], #16";
   16915             :       break;
   16916             :     }
   16917             :     return false;
   16918             :   case AArch64::LD2Twov4s_POST:
   16919           1 :     if (MI->getNumOperands() == 4 &&
   16920           2 :         MI->getOperand(0).isReg() &&
   16921           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16922           2 :         MI->getOperand(1).isReg() &&
   16923           1 :         MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
   16924           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16925             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16926             :       // (LD2Twov4s_POST GPR64sp:$Rn, VecListTwo4s:$Vt, XZR)
   16927             :       AsmString = "ld2     $\xFF\x02\x2B, [$\x01], #32";
   16928             :       break;
   16929             :     }
   16930             :     return false;
   16931             :   case AArch64::LD2Twov8b_POST:
   16932           1 :     if (MI->getNumOperands() == 4 &&
   16933           2 :         MI->getOperand(0).isReg() &&
   16934           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16935           2 :         MI->getOperand(1).isReg() &&
   16936           1 :         MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
   16937           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16938             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16939             :       // (LD2Twov8b_POST GPR64sp:$Rn, VecListTwo8b:$Vt, XZR)
   16940             :       AsmString = "ld2     $\xFF\x02\x2C, [$\x01], #16";
   16941             :       break;
   16942             :     }
   16943             :     return false;
   16944             :   case AArch64::LD2Twov8h_POST:
   16945           1 :     if (MI->getNumOperands() == 4 &&
   16946           2 :         MI->getOperand(0).isReg() &&
   16947           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16948           2 :         MI->getOperand(1).isReg() &&
   16949           1 :         MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
   16950           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   16951             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16952             :       // (LD2Twov8h_POST GPR64sp:$Rn, VecListTwo8h:$Vt, XZR)
   16953             :       AsmString = "ld2     $\xFF\x02\x2D, [$\x01], #32";
   16954             :       break;
   16955             :     }
   16956             :     return false;
   16957             :   case AArch64::LD2W_IMM:
   16958           6 :     if (MI->getNumOperands() == 4 &&
   16959          12 :         MI->getOperand(0).isReg() &&
   16960           6 :         MRI.getRegClass(AArch64::ZPR2RegClassID).contains(MI->getOperand(0).getReg()) &&
   16961          12 :         MI->getOperand(1).isReg() &&
   16962           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   16963          12 :         MI->getOperand(2).isReg() &&
   16964           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   16965           6 :         MI->getOperand(3).isImm() &&
   16966          12 :         MI->getOperand(3).getImm() == 0 &&
   16967             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   16968             :       // (LD2W_IMM ZZ_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   16969             :       AsmString = "ld2w    $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
   16970             :       break;
   16971             :     }
   16972             :     return false;
   16973             :   case AArch64::LD2i16_POST:
   16974           3 :     if (MI->getNumOperands() == 6 &&
   16975           6 :         MI->getOperand(0).isReg() &&
   16976           3 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16977           6 :         MI->getOperand(1).isReg() &&
   16978           3 :         MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
   16979           6 :         MI->getOperand(5).getReg() == AArch64::XZR &&
   16980             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16981             :       // (LD2i16_POST GPR64sp:$Rn, VecListTwoh:$Vt, VectorIndexH:$idx, XZR)
   16982             :       AsmString = "ld2     $\xFF\x02\x2E$\xFF\x04\x19, [$\x01], #4";
   16983             :       break;
   16984             :     }
   16985             :     return false;
   16986             :   case AArch64::LD2i32_POST:
   16987           1 :     if (MI->getNumOperands() == 6 &&
   16988           2 :         MI->getOperand(0).isReg() &&
   16989           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   16990           2 :         MI->getOperand(1).isReg() &&
   16991           1 :         MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
   16992           2 :         MI->getOperand(5).getReg() == AArch64::XZR &&
   16993             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   16994             :       // (LD2i32_POST GPR64sp:$Rn, VecListTwos:$Vt, VectorIndexS:$idx, XZR)
   16995             :       AsmString = "ld2     $\xFF\x02\x2F$\xFF\x04\x19, [$\x01], #8";
   16996             :       break;
   16997             :     }
   16998             :     return false;
   16999             :   case AArch64::LD2i64_POST:
   17000           1 :     if (MI->getNumOperands() == 6 &&
   17001           2 :         MI->getOperand(0).isReg() &&
   17002           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17003           2 :         MI->getOperand(1).isReg() &&
   17004           1 :         MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
   17005           2 :         MI->getOperand(5).getReg() == AArch64::XZR &&
   17006             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17007             :       // (LD2i64_POST GPR64sp:$Rn, VecListTwod:$Vt, VectorIndexD:$idx, XZR)
   17008             :       AsmString = "ld2     $\xFF\x02\x30$\xFF\x04\x19, [$\x01], #16";
   17009             :       break;
   17010             :     }
   17011             :     return false;
   17012             :   case AArch64::LD2i8_POST:
   17013           1 :     if (MI->getNumOperands() == 6 &&
   17014           2 :         MI->getOperand(0).isReg() &&
   17015           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17016           2 :         MI->getOperand(1).isReg() &&
   17017           1 :         MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
   17018           2 :         MI->getOperand(5).getReg() == AArch64::XZR &&
   17019             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17020             :       // (LD2i8_POST GPR64sp:$Rn, VecListTwob:$Vt, VectorIndexB:$idx, XZR)
   17021             :       AsmString = "ld2     $\xFF\x02\x31$\xFF\x04\x19, [$\x01], #2";
   17022             :       break;
   17023             :     }
   17024             :     return false;
   17025             :   case AArch64::LD3B_IMM:
   17026           6 :     if (MI->getNumOperands() == 4 &&
   17027          12 :         MI->getOperand(0).isReg() &&
   17028           6 :         MRI.getRegClass(AArch64::ZPR3RegClassID).contains(MI->getOperand(0).getReg()) &&
   17029          12 :         MI->getOperand(1).isReg() &&
   17030           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   17031          12 :         MI->getOperand(2).isReg() &&
   17032           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   17033           6 :         MI->getOperand(3).isImm() &&
   17034          12 :         MI->getOperand(3).getImm() == 0 &&
   17035             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   17036             :       // (LD3B_IMM ZZZ_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   17037             :       AsmString = "ld3b    $\xFF\x01\x25, $\xFF\x02\x07/z, [$\x03]";
   17038             :       break;
   17039             :     }
   17040             :     return false;
   17041             :   case AArch64::LD3D_IMM:
   17042           6 :     if (MI->getNumOperands() == 4 &&
   17043          12 :         MI->getOperand(0).isReg() &&
   17044           6 :         MRI.getRegClass(AArch64::ZPR3RegClassID).contains(MI->getOperand(0).getReg()) &&
   17045          12 :         MI->getOperand(1).isReg() &&
   17046           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   17047          12 :         MI->getOperand(2).isReg() &&
   17048           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   17049           6 :         MI->getOperand(3).isImm() &&
   17050          12 :         MI->getOperand(3).getImm() == 0 &&
   17051             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   17052             :       // (LD3D_IMM ZZZ_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   17053             :       AsmString = "ld3d    $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
   17054             :       break;
   17055             :     }
   17056             :     return false;
   17057             :   case AArch64::LD3H_IMM:
   17058           6 :     if (MI->getNumOperands() == 4 &&
   17059          12 :         MI->getOperand(0).isReg() &&
   17060           6 :         MRI.getRegClass(AArch64::ZPR3RegClassID).contains(MI->getOperand(0).getReg()) &&
   17061          12 :         MI->getOperand(1).isReg() &&
   17062           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   17063          12 :         MI->getOperand(2).isReg() &&
   17064           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   17065           6 :         MI->getOperand(3).isImm() &&
   17066          12 :         MI->getOperand(3).getImm() == 0 &&
   17067             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   17068             :       // (LD3H_IMM ZZZ_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   17069             :       AsmString = "ld3h    $\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
   17070             :       break;
   17071             :     }
   17072             :     return false;
   17073             :   case AArch64::LD3Rv16b_POST:
   17074           1 :     if (MI->getNumOperands() == 4 &&
   17075           2 :         MI->getOperand(0).isReg() &&
   17076           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17077           2 :         MI->getOperand(1).isReg() &&
   17078           1 :         MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   17079           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   17080             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17081             :       // (LD3Rv16b_POST GPR64sp:$Rn, VecListThree16b:$Vt, XZR)
   17082             :       AsmString = "ld3r    $\xFF\x02\x26, [$\x01], #3";
   17083             :       break;
   17084             :     }
   17085             :     return false;
   17086             :   case AArch64::LD3Rv1d_POST:
   17087           1 :     if (MI->getNumOperands() == 4 &&
   17088           2 :         MI->getOperand(0).isReg() &&
   17089           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17090           2 :         MI->getOperand(1).isReg() &&
   17091           1 :         MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
   17092           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   17093             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17094             :       // (LD3Rv1d_POST GPR64sp:$Rn, VecListThree1d:$Vt, XZR)
   17095             :       AsmString = "ld3r    $\xFF\x02\x27, [$\x01], #24";
   17096             :       break;
   17097             :     }
   17098             :     return false;
   17099             :   case AArch64::LD3Rv2d_POST:
   17100           1 :     if (MI->getNumOperands() == 4 &&
   17101           2 :         MI->getOperand(0).isReg() &&
   17102           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17103           2 :         MI->getOperand(1).isReg() &&
   17104           1 :         MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   17105           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   17106             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17107             :       // (LD3Rv2d_POST GPR64sp:$Rn, VecListThree2d:$Vt, XZR)
   17108             :       AsmString = "ld3r    $\xFF\x02\x28, [$\x01], #24";
   17109             :       break;
   17110             :     }
   17111             :     return false;
   17112             :   case AArch64::LD3Rv2s_POST:
   17113           1 :     if (MI->getNumOperands() == 4 &&
   17114           2 :         MI->getOperand(0).isReg() &&
   17115           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17116           2 :         MI->getOperand(1).isReg() &&
   17117           1 :         MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
   17118           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   17119             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17120             :       // (LD3Rv2s_POST GPR64sp:$Rn, VecListThree2s:$Vt, XZR)
   17121             :       AsmString = "ld3r    $\xFF\x02\x29, [$\x01], #12";
   17122             :       break;
   17123             :     }
   17124             :     return false;
   17125             :   case AArch64::LD3Rv4h_POST:
   17126           3 :     if (MI->getNumOperands() == 4 &&
   17127           6 :         MI->getOperand(0).isReg() &&
   17128           3 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17129           6 :         MI->getOperand(1).isReg() &&
   17130           3 :         MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
   17131           6 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   17132             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17133             :       // (LD3Rv4h_POST GPR64sp:$Rn, VecListThree4h:$Vt, XZR)
   17134             :       AsmString = "ld3r    $\xFF\x02\x2A, [$\x01], #6";
   17135             :       break;
   17136             :     }
   17137             :     return false;
   17138             :   case AArch64::LD3Rv4s_POST:
   17139           1 :     if (MI->getNumOperands() == 4 &&
   17140           2 :         MI->getOperand(0).isReg() &&
   17141           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17142           2 :         MI->getOperand(1).isReg() &&
   17143           1 :         MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   17144           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   17145             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17146             :       // (LD3Rv4s_POST GPR64sp:$Rn, VecListThree4s:$Vt, XZR)
   17147             :       AsmString = "ld3r    $\xFF\x02\x2B, [$\x01], #12";
   17148             :       break;
   17149             :     }
   17150             :     return false;
   17151             :   case AArch64::LD3Rv8b_POST:
   17152           3 :     if (MI->getNumOperands() == 4 &&
   17153           6 :         MI->getOperand(0).isReg() &&
   17154           3 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17155           6 :         MI->getOperand(1).isReg() &&
   17156           3 :         MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
   17157           6 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   17158             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17159             :       // (LD3Rv8b_POST GPR64sp:$Rn, VecListThree8b:$Vt, XZR)
   17160             :       AsmString = "ld3r    $\xFF\x02\x2C, [$\x01], #3";
   17161             :       break;
   17162             :     }
   17163             :     return false;
   17164             :   case AArch64::LD3Rv8h_POST:
   17165           1 :     if (MI->getNumOperands() == 4 &&
   17166           2 :         MI->getOperand(0).isReg() &&
   17167           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17168           2 :         MI->getOperand(1).isReg() &&
   17169           1 :         MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   17170           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   17171             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17172             :       // (LD3Rv8h_POST GPR64sp:$Rn, VecListThree8h:$Vt, XZR)
   17173             :       AsmString = "ld3r    $\xFF\x02\x2D, [$\x01], #6";
   17174             :       break;
   17175             :     }
   17176             :     return false;
   17177             :   case AArch64::LD3Threev16b_POST:
   17178           1 :     if (MI->getNumOperands() == 4 &&
   17179           2 :         MI->getOperand(0).isReg() &&
   17180           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17181           2 :         MI->getOperand(1).isReg() &&
   17182           1 :         MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   17183           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   17184             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17185             :       // (LD3Threev16b_POST GPR64sp:$Rn, VecListThree16b:$Vt, XZR)
   17186             :       AsmString = "ld3     $\xFF\x02\x26, [$\x01], #48";
   17187             :       break;
   17188             :     }
   17189             :     return false;
   17190             :   case AArch64::LD3Threev2d_POST:
   17191           1 :     if (MI->getNumOperands() == 4 &&
   17192           2 :         MI->getOperand(0).isReg() &&
   17193           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17194           2 :         MI->getOperand(1).isReg() &&
   17195           1 :         MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   17196           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   17197             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17198             :       // (LD3Threev2d_POST GPR64sp:$Rn, VecListThree2d:$Vt, XZR)
   17199             :       AsmString = "ld3     $\xFF\x02\x28, [$\x01], #48";
   17200             :       break;
   17201             :     }
   17202             :     return false;
   17203             :   case AArch64::LD3Threev2s_POST:
   17204           1 :     if (MI->getNumOperands() == 4 &&
   17205           2 :         MI->getOperand(0).isReg() &&
   17206           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17207           2 :         MI->getOperand(1).isReg() &&
   17208           1 :         MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
   17209           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   17210             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17211             :       // (LD3Threev2s_POST GPR64sp:$Rn, VecListThree2s:$Vt, XZR)
   17212             :       AsmString = "ld3     $\xFF\x02\x29, [$\x01], #24";
   17213             :       break;
   17214             :     }
   17215             :     return false;
   17216             :   case AArch64::LD3Threev4h_POST:
   17217           1 :     if (MI->getNumOperands() == 4 &&
   17218           2 :         MI->getOperand(0).isReg() &&
   17219           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17220           2 :         MI->getOperand(1).isReg() &&
   17221           1 :         MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
   17222           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   17223             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17224             :       // (LD3Threev4h_POST GPR64sp:$Rn, VecListThree4h:$Vt, XZR)
   17225             :       AsmString = "ld3     $\xFF\x02\x2A, [$\x01], #24";
   17226             :       break;
   17227             :     }
   17228             :     return false;
   17229             :   case AArch64::LD3Threev4s_POST:
   17230           1 :     if (MI->getNumOperands() == 4 &&
   17231           2 :         MI->getOperand(0).isReg() &&
   17232           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17233           2 :         MI->getOperand(1).isReg() &&
   17234           1 :         MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   17235           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   17236             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17237             :       // (LD3Threev4s_POST GPR64sp:$Rn, VecListThree4s:$Vt, XZR)
   17238             :       AsmString = "ld3     $\xFF\x02\x2B, [$\x01], #48";
   17239             :       break;
   17240             :     }
   17241             :     return false;
   17242             :   case AArch64::LD3Threev8b_POST:
   17243           1 :     if (MI->getNumOperands() == 4 &&
   17244           2 :         MI->getOperand(0).isReg() &&
   17245           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17246           2 :         MI->getOperand(1).isReg() &&
   17247           1 :         MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
   17248           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   17249             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17250             :       // (LD3Threev8b_POST GPR64sp:$Rn, VecListThree8b:$Vt, XZR)
   17251             :       AsmString = "ld3     $\xFF\x02\x2C, [$\x01], #24";
   17252             :       break;
   17253             :     }
   17254             :     return false;
   17255             :   case AArch64::LD3Threev8h_POST:
   17256           3 :     if (MI->getNumOperands() == 4 &&
   17257           6 :         MI->getOperand(0).isReg() &&
   17258           3 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17259           6 :         MI->getOperand(1).isReg() &&
   17260           3 :         MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   17261           6 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   17262             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17263             :       // (LD3Threev8h_POST GPR64sp:$Rn, VecListThree8h:$Vt, XZR)
   17264             :       AsmString = "ld3     $\xFF\x02\x2D, [$\x01], #48";
   17265             :       break;
   17266             :     }
   17267             :     return false;
   17268             :   case AArch64::LD3W_IMM:
   17269           6 :     if (MI->getNumOperands() == 4 &&
   17270          12 :         MI->getOperand(0).isReg() &&
   17271           6 :         MRI.getRegClass(AArch64::ZPR3RegClassID).contains(MI->getOperand(0).getReg()) &&
   17272          12 :         MI->getOperand(1).isReg() &&
   17273           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   17274          12 :         MI->getOperand(2).isReg() &&
   17275           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   17276           6 :         MI->getOperand(3).isImm() &&
   17277          12 :         MI->getOperand(3).getImm() == 0 &&
   17278             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   17279             :       // (LD3W_IMM ZZZ_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   17280             :       AsmString = "ld3w    $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
   17281             :       break;
   17282             :     }
   17283             :     return false;
   17284             :   case AArch64::LD3i16_POST:
   17285           1 :     if (MI->getNumOperands() == 6 &&
   17286           2 :         MI->getOperand(0).isReg() &&
   17287           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17288           2 :         MI->getOperand(1).isReg() &&
   17289           1 :         MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   17290           2 :         MI->getOperand(5).getReg() == AArch64::XZR &&
   17291             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17292             :       // (LD3i16_POST GPR64sp:$Rn, VecListThreeh:$Vt, VectorIndexH:$idx, XZR)
   17293             :       AsmString = "ld3     $\xFF\x02\x2E$\xFF\x04\x19, [$\x01], #6";
   17294             :       break;
   17295             :     }
   17296             :     return false;
   17297             :   case AArch64::LD3i32_POST:
   17298           3 :     if (MI->getNumOperands() == 6 &&
   17299           6 :         MI->getOperand(0).isReg() &&
   17300           3 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17301           6 :         MI->getOperand(1).isReg() &&
   17302           3 :         MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   17303           6 :         MI->getOperand(5).getReg() == AArch64::XZR &&
   17304             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17305             :       // (LD3i32_POST GPR64sp:$Rn, VecListThrees:$Vt, VectorIndexS:$idx, XZR)
   17306             :       AsmString = "ld3     $\xFF\x02\x2F$\xFF\x04\x19, [$\x01], #12";
   17307             :       break;
   17308             :     }
   17309             :     return false;
   17310             :   case AArch64::LD3i64_POST:
   17311           1 :     if (MI->getNumOperands() == 6 &&
   17312           2 :         MI->getOperand(0).isReg() &&
   17313           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17314           2 :         MI->getOperand(1).isReg() &&
   17315           1 :         MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   17316           2 :         MI->getOperand(5).getReg() == AArch64::XZR &&
   17317             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17318             :       // (LD3i64_POST GPR64sp:$Rn, VecListThreed:$Vt, VectorIndexD:$idx, XZR)
   17319             :       AsmString = "ld3     $\xFF\x02\x30$\xFF\x04\x19, [$\x01], #24";
   17320             :       break;
   17321             :     }
   17322             :     return false;
   17323             :   case AArch64::LD3i8_POST:
   17324           1 :     if (MI->getNumOperands() == 6 &&
   17325           2 :         MI->getOperand(0).isReg() &&
   17326           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17327           2 :         MI->getOperand(1).isReg() &&
   17328           1 :         MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   17329           2 :         MI->getOperand(5).getReg() == AArch64::XZR &&
   17330             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17331             :       // (LD3i8_POST GPR64sp:$Rn, VecListThreeb:$Vt, VectorIndexB:$idx, XZR)
   17332             :       AsmString = "ld3     $\xFF\x02\x31$\xFF\x04\x19, [$\x01], #3";
   17333             :       break;
   17334             :     }
   17335             :     return false;
   17336             :   case AArch64::LD4B_IMM:
   17337           6 :     if (MI->getNumOperands() == 4 &&
   17338          12 :         MI->getOperand(0).isReg() &&
   17339           6 :         MRI.getRegClass(AArch64::ZPR4RegClassID).contains(MI->getOperand(0).getReg()) &&
   17340          12 :         MI->getOperand(1).isReg() &&
   17341           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   17342          12 :         MI->getOperand(2).isReg() &&
   17343           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   17344           6 :         MI->getOperand(3).isImm() &&
   17345          12 :         MI->getOperand(3).getImm() == 0 &&
   17346             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   17347             :       // (LD4B_IMM ZZZZ_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   17348             :       AsmString = "ld4b    $\xFF\x01\x25, $\xFF\x02\x07/z, [$\x03]";
   17349             :       break;
   17350             :     }
   17351             :     return false;
   17352             :   case AArch64::LD4D_IMM:
   17353           6 :     if (MI->getNumOperands() == 4 &&
   17354          12 :         MI->getOperand(0).isReg() &&
   17355           6 :         MRI.getRegClass(AArch64::ZPR4RegClassID).contains(MI->getOperand(0).getReg()) &&
   17356          12 :         MI->getOperand(1).isReg() &&
   17357           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   17358          12 :         MI->getOperand(2).isReg() &&
   17359           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   17360           6 :         MI->getOperand(3).isImm() &&
   17361          12 :         MI->getOperand(3).getImm() == 0 &&
   17362             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   17363             :       // (LD4D_IMM ZZZZ_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   17364             :       AsmString = "ld4d    $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
   17365             :       break;
   17366             :     }
   17367             :     return false;
   17368             :   case AArch64::LD4Fourv16b_POST:
   17369           1 :     if (MI->getNumOperands() == 4 &&
   17370           2 :         MI->getOperand(0).isReg() &&
   17371           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17372           2 :         MI->getOperand(1).isReg() &&
   17373           1 :         MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   17374           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   17375             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17376             :       // (LD4Fourv16b_POST GPR64sp:$Rn, VecListFour16b:$Vt, XZR)
   17377             :       AsmString = "ld4     $\xFF\x02\x26, [$\x01], #64";
   17378             :       break;
   17379             :     }
   17380             :     return false;
   17381             :   case AArch64::LD4Fourv2d_POST:
   17382           1 :     if (MI->getNumOperands() == 4 &&
   17383           2 :         MI->getOperand(0).isReg() &&
   17384           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17385           2 :         MI->getOperand(1).isReg() &&
   17386           1 :         MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   17387           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   17388             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17389             :       // (LD4Fourv2d_POST GPR64sp:$Rn, VecListFour2d:$Vt, XZR)
   17390             :       AsmString = "ld4     $\xFF\x02\x28, [$\x01], #64";
   17391             :       break;
   17392             :     }
   17393             :     return false;
   17394             :   case AArch64::LD4Fourv2s_POST:
   17395           1 :     if (MI->getNumOperands() == 4 &&
   17396           2 :         MI->getOperand(0).isReg() &&
   17397           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17398           2 :         MI->getOperand(1).isReg() &&
   17399           1 :         MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
   17400           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   17401             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17402             :       // (LD4Fourv2s_POST GPR64sp:$Rn, VecListFour2s:$Vt, XZR)
   17403             :       AsmString = "ld4     $\xFF\x02\x29, [$\x01], #32";
   17404             :       break;
   17405             :     }
   17406             :     return false;
   17407             :   case AArch64::LD4Fourv4h_POST:
   17408           1 :     if (MI->getNumOperands() == 4 &&
   17409           2 :         MI->getOperand(0).isReg() &&
   17410           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17411           2 :         MI->getOperand(1).isReg() &&
   17412           1 :         MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
   17413           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   17414             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17415             :       // (LD4Fourv4h_POST GPR64sp:$Rn, VecListFour4h:$Vt, XZR)
   17416             :       AsmString = "ld4     $\xFF\x02\x2A, [$\x01], #32";
   17417             :       break;
   17418             :     }
   17419             :     return false;
   17420             :   case AArch64::LD4Fourv4s_POST:
   17421           3 :     if (MI->getNumOperands() == 4 &&
   17422           6 :         MI->getOperand(0).isReg() &&
   17423           3 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17424           6 :         MI->getOperand(1).isReg() &&
   17425           3 :         MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   17426           6 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   17427             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17428             :       // (LD4Fourv4s_POST GPR64sp:$Rn, VecListFour4s:$Vt, XZR)
   17429             :       AsmString = "ld4     $\xFF\x02\x2B, [$\x01], #64";
   17430             :       break;
   17431             :     }
   17432             :     return false;
   17433             :   case AArch64::LD4Fourv8b_POST:
   17434           1 :     if (MI->getNumOperands() == 4 &&
   17435           2 :         MI->getOperand(0).isReg() &&
   17436           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17437           2 :         MI->getOperand(1).isReg() &&
   17438           1 :         MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
   17439           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   17440             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17441             :       // (LD4Fourv8b_POST GPR64sp:$Rn, VecListFour8b:$Vt, XZR)
   17442             :       AsmString = "ld4     $\xFF\x02\x2C, [$\x01], #32";
   17443             :       break;
   17444             :     }
   17445             :     return false;
   17446             :   case AArch64::LD4Fourv8h_POST:
   17447           1 :     if (MI->getNumOperands() == 4 &&
   17448           2 :         MI->getOperand(0).isReg() &&
   17449           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17450           2 :         MI->getOperand(1).isReg() &&
   17451           1 :         MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   17452           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   17453             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17454             :       // (LD4Fourv8h_POST GPR64sp:$Rn, VecListFour8h:$Vt, XZR)
   17455             :       AsmString = "ld4     $\xFF\x02\x2D, [$\x01], #64";
   17456             :       break;
   17457             :     }
   17458             :     return false;
   17459             :   case AArch64::LD4H_IMM:
   17460           6 :     if (MI->getNumOperands() == 4 &&
   17461          12 :         MI->getOperand(0).isReg() &&
   17462           6 :         MRI.getRegClass(AArch64::ZPR4RegClassID).contains(MI->getOperand(0).getReg()) &&
   17463          12 :         MI->getOperand(1).isReg() &&
   17464           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   17465          12 :         MI->getOperand(2).isReg() &&
   17466           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   17467           6 :         MI->getOperand(3).isImm() &&
   17468          12 :         MI->getOperand(3).getImm() == 0 &&
   17469             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   17470             :       // (LD4H_IMM ZZZZ_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   17471             :       AsmString = "ld4h    $\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
   17472             :       break;
   17473             :     }
   17474             :     return false;
   17475             :   case AArch64::LD4Rv16b_POST:
   17476           1 :     if (MI->getNumOperands() == 4 &&
   17477           2 :         MI->getOperand(0).isReg() &&
   17478           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17479           2 :         MI->getOperand(1).isReg() &&
   17480           1 :         MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   17481           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   17482             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17483             :       // (LD4Rv16b_POST GPR64sp:$Rn, VecListFour16b:$Vt, XZR)
   17484             :       AsmString = "ld4r    $\xFF\x02\x26, [$\x01], #4";
   17485             :       break;
   17486             :     }
   17487             :     return false;
   17488             :   case AArch64::LD4Rv1d_POST:
   17489           3 :     if (MI->getNumOperands() == 4 &&
   17490           6 :         MI->getOperand(0).isReg() &&
   17491           3 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17492           6 :         MI->getOperand(1).isReg() &&
   17493           3 :         MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
   17494           6 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   17495             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17496             :       // (LD4Rv1d_POST GPR64sp:$Rn, VecListFour1d:$Vt, XZR)
   17497             :       AsmString = "ld4r    $\xFF\x02\x27, [$\x01], #32";
   17498             :       break;
   17499             :     }
   17500             :     return false;
   17501             :   case AArch64::LD4Rv2d_POST:
   17502           1 :     if (MI->getNumOperands() == 4 &&
   17503           2 :         MI->getOperand(0).isReg() &&
   17504           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17505           2 :         MI->getOperand(1).isReg() &&
   17506           1 :         MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   17507           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   17508             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17509             :       // (LD4Rv2d_POST GPR64sp:$Rn, VecListFour2d:$Vt, XZR)
   17510             :       AsmString = "ld4r    $\xFF\x02\x28, [$\x01], #32";
   17511             :       break;
   17512             :     }
   17513             :     return false;
   17514             :   case AArch64::LD4Rv2s_POST:
   17515           3 :     if (MI->getNumOperands() == 4 &&
   17516           6 :         MI->getOperand(0).isReg() &&
   17517           3 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17518           6 :         MI->getOperand(1).isReg() &&
   17519           3 :         MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
   17520           6 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   17521             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17522             :       // (LD4Rv2s_POST GPR64sp:$Rn, VecListFour2s:$Vt, XZR)
   17523             :       AsmString = "ld4r    $\xFF\x02\x29, [$\x01], #16";
   17524             :       break;
   17525             :     }
   17526             :     return false;
   17527             :   case AArch64::LD4Rv4h_POST:
   17528           1 :     if (MI->getNumOperands() == 4 &&
   17529           2 :         MI->getOperand(0).isReg() &&
   17530           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17531           2 :         MI->getOperand(1).isReg() &&
   17532           1 :         MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
   17533           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   17534             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17535             :       // (LD4Rv4h_POST GPR64sp:$Rn, VecListFour4h:$Vt, XZR)
   17536             :       AsmString = "ld4r    $\xFF\x02\x2A, [$\x01], #8";
   17537             :       break;
   17538             :     }
   17539             :     return false;
   17540             :   case AArch64::LD4Rv4s_POST:
   17541           1 :     if (MI->getNumOperands() == 4 &&
   17542           2 :         MI->getOperand(0).isReg() &&
   17543           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17544           2 :         MI->getOperand(1).isReg() &&
   17545           1 :         MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   17546           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   17547             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17548             :       // (LD4Rv4s_POST GPR64sp:$Rn, VecListFour4s:$Vt, XZR)
   17549             :       AsmString = "ld4r    $\xFF\x02\x2B, [$\x01], #16";
   17550             :       break;
   17551             :     }
   17552             :     return false;
   17553             :   case AArch64::LD4Rv8b_POST:
   17554           1 :     if (MI->getNumOperands() == 4 &&
   17555           2 :         MI->getOperand(0).isReg() &&
   17556           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17557           2 :         MI->getOperand(1).isReg() &&
   17558           1 :         MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
   17559           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   17560             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17561             :       // (LD4Rv8b_POST GPR64sp:$Rn, VecListFour8b:$Vt, XZR)
   17562             :       AsmString = "ld4r    $\xFF\x02\x2C, [$\x01], #4";
   17563             :       break;
   17564             :     }
   17565             :     return false;
   17566             :   case AArch64::LD4Rv8h_POST:
   17567           1 :     if (MI->getNumOperands() == 4 &&
   17568           2 :         MI->getOperand(0).isReg() &&
   17569           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17570           2 :         MI->getOperand(1).isReg() &&
   17571           1 :         MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   17572           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   17573             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17574             :       // (LD4Rv8h_POST GPR64sp:$Rn, VecListFour8h:$Vt, XZR)
   17575             :       AsmString = "ld4r    $\xFF\x02\x2D, [$\x01], #8";
   17576             :       break;
   17577             :     }
   17578             :     return false;
   17579             :   case AArch64::LD4W_IMM:
   17580           6 :     if (MI->getNumOperands() == 4 &&
   17581          12 :         MI->getOperand(0).isReg() &&
   17582           6 :         MRI.getRegClass(AArch64::ZPR4RegClassID).contains(MI->getOperand(0).getReg()) &&
   17583          12 :         MI->getOperand(1).isReg() &&
   17584           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   17585          12 :         MI->getOperand(2).isReg() &&
   17586           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   17587           6 :         MI->getOperand(3).isImm() &&
   17588          12 :         MI->getOperand(3).getImm() == 0 &&
   17589             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   17590             :       // (LD4W_IMM ZZZZ_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   17591             :       AsmString = "ld4w    $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
   17592             :       break;
   17593             :     }
   17594             :     return false;
   17595             :   case AArch64::LD4i16_POST:
   17596           3 :     if (MI->getNumOperands() == 6 &&
   17597           6 :         MI->getOperand(0).isReg() &&
   17598           3 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17599           6 :         MI->getOperand(1).isReg() &&
   17600           3 :         MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   17601           6 :         MI->getOperand(5).getReg() == AArch64::XZR &&
   17602             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17603             :       // (LD4i16_POST GPR64sp:$Rn, VecListFourh:$Vt, VectorIndexH:$idx, XZR)
   17604             :       AsmString = "ld4     $\xFF\x02\x2E$\xFF\x04\x19, [$\x01], #8";
   17605             :       break;
   17606             :     }
   17607             :     return false;
   17608             :   case AArch64::LD4i32_POST:
   17609           1 :     if (MI->getNumOperands() == 6 &&
   17610           2 :         MI->getOperand(0).isReg() &&
   17611           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17612           2 :         MI->getOperand(1).isReg() &&
   17613           1 :         MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   17614           2 :         MI->getOperand(5).getReg() == AArch64::XZR &&
   17615             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17616             :       // (LD4i32_POST GPR64sp:$Rn, VecListFours:$Vt, VectorIndexS:$idx, XZR)
   17617             :       AsmString = "ld4     $\xFF\x02\x2F$\xFF\x04\x19, [$\x01], #16";
   17618             :       break;
   17619             :     }
   17620             :     return false;
   17621             :   case AArch64::LD4i64_POST:
   17622           3 :     if (MI->getNumOperands() == 6 &&
   17623           6 :         MI->getOperand(0).isReg() &&
   17624           3 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17625           6 :         MI->getOperand(1).isReg() &&
   17626           3 :         MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   17627           6 :         MI->getOperand(5).getReg() == AArch64::XZR &&
   17628             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17629             :       // (LD4i64_POST GPR64sp:$Rn, VecListFourd:$Vt, VectorIndexD:$idx, XZR)
   17630             :       AsmString = "ld4     $\xFF\x02\x30$\xFF\x04\x19, [$\x01], #32";
   17631             :       break;
   17632             :     }
   17633             :     return false;
   17634             :   case AArch64::LD4i8_POST:
   17635           1 :     if (MI->getNumOperands() == 6 &&
   17636           2 :         MI->getOperand(0).isReg() &&
   17637           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   17638           2 :         MI->getOperand(1).isReg() &&
   17639           1 :         MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   17640           2 :         MI->getOperand(5).getReg() == AArch64::XZR &&
   17641             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   17642             :       // (LD4i8_POST GPR64sp:$Rn, VecListFourb:$Vt, VectorIndexB:$idx, XZR)
   17643             :       AsmString = "ld4     $\xFF\x02\x31$\xFF\x04\x19, [$\x01], #4";
   17644             :       break;
   17645             :     }
   17646             :     return false;
   17647             :   case AArch64::LDADDB:
   17648          20 :     if (MI->getNumOperands() == 3 &&
   17649          20 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   17650          12 :         MI->getOperand(1).isReg() &&
   17651           6 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   17652          12 :         MI->getOperand(2).isReg() &&
   17653          32 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   17654             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   17655             :       // (LDADDB WZR, GPR32:$Rs, GPR64sp:$Rn)
   17656             :       AsmString = "staddb  $\x02, [$\x03]";
   17657             :       break;
   17658             :     }
   17659             :     return false;
   17660             :   case AArch64::LDADDH:
   17661          20 :     if (MI->getNumOperands() == 3 &&
   17662          20 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   17663          12 :         MI->getOperand(1).isReg() &&
   17664           6 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   17665          12 :         MI->getOperand(2).isReg() &&
   17666          32 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   17667             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   17668             :       // (LDADDH WZR, GPR32:$Rs, GPR64sp:$Rn)
   17669             :       AsmString = "staddh  $\x02, [$\x03]";
   17670             :       break;
   17671             :     }
   17672             :     return false;
   17673             :   case AArch64::LDADDLB:
   17674          22 :     if (MI->getNumOperands() == 3 &&
   17675          22 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   17676          16 :         MI->getOperand(1).isReg() &&
   17677           8 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   17678          16 :         MI->getOperand(2).isReg() &&
   17679          38 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   17680             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   17681             :       // (LDADDLB WZR, GPR32:$Rs, GPR64sp:$Rn)
   17682             :       AsmString = "staddlb $\x02, [$\x03]";
   17683             :       break;
   17684             :     }
   17685             :     return false;
   17686             :   case AArch64::LDADDLH:
   17687          20 :     if (MI->getNumOperands() == 3 &&
   17688          20 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   17689          12 :         MI->getOperand(1).isReg() &&
   17690           6 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   17691          12 :         MI->getOperand(2).isReg() &&
   17692          32 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   17693             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   17694             :       // (LDADDLH WZR, GPR32:$Rs, GPR64sp:$Rn)
   17695             :       AsmString = "staddlh $\x02, [$\x03]";
   17696             :       break;
   17697             :     }
   17698             :     return false;
   17699             :   case AArch64::LDADDLW:
   17700          28 :     if (MI->getNumOperands() == 3 &&
   17701          28 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   17702          28 :         MI->getOperand(1).isReg() &&
   17703          14 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   17704          28 :         MI->getOperand(2).isReg() &&
   17705          56 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   17706             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   17707             :       // (LDADDLW WZR, GPR32:$Rs, GPR64sp:$Rn)
   17708             :       AsmString = "staddl  $\x02, [$\x03]";
   17709             :       break;
   17710             :     }
   17711             :     return false;
   17712             :   case AArch64::LDADDLX:
   17713          28 :     if (MI->getNumOperands() == 3 &&
   17714          28 :         MI->getOperand(0).getReg() == AArch64::XZR &&
   17715          28 :         MI->getOperand(1).isReg() &&
   17716          14 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   17717          28 :         MI->getOperand(2).isReg() &&
   17718          56 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   17719             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   17720             :       // (LDADDLX XZR, GPR64:$Rs, GPR64sp:$Rn)
   17721             :       AsmString = "staddl  $\x02, [$\x03]";
   17722             :       break;
   17723             :     }
   17724             :     return false;
   17725             :   case AArch64::LDADDW:
   17726          28 :     if (MI->getNumOperands() == 3 &&
   17727          28 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   17728          28 :         MI->getOperand(1).isReg() &&
   17729          14 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   17730          28 :         MI->getOperand(2).isReg() &&
   17731          56 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   17732             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   17733             :       // (LDADDW WZR, GPR32:$Rs, GPR64sp:$Rn)
   17734             :       AsmString = "stadd   $\x02, [$\x03]";
   17735             :       break;
   17736             :     }
   17737             :     return false;
   17738             :   case AArch64::LDADDX:
   17739          28 :     if (MI->getNumOperands() == 3 &&
   17740          28 :         MI->getOperand(0).getReg() == AArch64::XZR &&
   17741          28 :         MI->getOperand(1).isReg() &&
   17742          14 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   17743          28 :         MI->getOperand(2).isReg() &&
   17744          56 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   17745             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   17746             :       // (LDADDX XZR, GPR64:$Rs, GPR64sp:$Rn)
   17747             :       AsmString = "stadd   $\x02, [$\x03]";
   17748             :       break;
   17749             :     }
   17750             :     return false;
   17751             :   case AArch64::LDAPURBi:
   17752           9 :     if (MI->getNumOperands() == 3 &&
   17753          18 :         MI->getOperand(0).isReg() &&
   17754           9 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   17755          18 :         MI->getOperand(1).isReg() &&
   17756           9 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   17757           9 :         MI->getOperand(2).isImm() &&
   17758          18 :         MI->getOperand(2).getImm() == 0 &&
   17759             :         STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
   17760             :       // (LDAPURBi GPR32:$Rt, GPR64sp:$Rn, 0)
   17761             :       AsmString = "ldapurb $\x01, [$\x02]";
   17762             :       break;
   17763             :     }
   17764             :     return false;
   17765             :   case AArch64::LDAPURHi:
   17766           8 :     if (MI->getNumOperands() == 3 &&
   17767          16 :         MI->getOperand(0).isReg() &&
   17768           8 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   17769          16 :         MI->getOperand(1).isReg() &&
   17770           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   17771           8 :         MI->getOperand(2).isImm() &&
   17772          16 :         MI->getOperand(2).getImm() == 0 &&
   17773             :         STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
   17774             :       // (LDAPURHi GPR32:$Rt, GPR64sp:$Rn, 0)
   17775             :       AsmString = "ldapurh $\x01, [$\x02]";
   17776             :       break;
   17777             :     }
   17778             :     return false;
   17779             :   case AArch64::LDAPURSBWi:
   17780           8 :     if (MI->getNumOperands() == 3 &&
   17781          16 :         MI->getOperand(0).isReg() &&
   17782           8 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   17783          16 :         MI->getOperand(1).isReg() &&
   17784           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   17785           8 :         MI->getOperand(2).isImm() &&
   17786          16 :         MI->getOperand(2).getImm() == 0 &&
   17787             :         STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
   17788             :       // (LDAPURSBWi GPR32:$Rt, GPR64sp:$Rn, 0)
   17789             :       AsmString = "ldapursb        $\x01, [$\x02]";
   17790             :       break;
   17791             :     }
   17792             :     return false;
   17793             :   case AArch64::LDAPURSBXi:
   17794           9 :     if (MI->getNumOperands() == 3 &&
   17795          18 :         MI->getOperand(0).isReg() &&
   17796           9 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   17797          18 :         MI->getOperand(1).isReg() &&
   17798           9 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   17799           9 :         MI->getOperand(2).isImm() &&
   17800          18 :         MI->getOperand(2).getImm() == 0 &&
   17801             :         STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
   17802             :       // (LDAPURSBXi GPR64:$Rt, GPR64sp:$Rn, 0)
   17803             :       AsmString = "ldapursb        $\x01, [$\x02]";
   17804             :       break;
   17805             :     }
   17806             :     return false;
   17807             :   case AArch64::LDAPURSHWi:
   17808           8 :     if (MI->getNumOperands() == 3 &&
   17809          16 :         MI->getOperand(0).isReg() &&
   17810           8 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   17811          16 :         MI->getOperand(1).isReg() &&
   17812           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   17813           8 :         MI->getOperand(2).isImm() &&
   17814          16 :         MI->getOperand(2).getImm() == 0 &&
   17815             :         STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
   17816             :       // (LDAPURSHWi GPR32:$Rt, GPR64sp:$Rn, 0)
   17817             :       AsmString = "ldapursh        $\x01, [$\x02]";
   17818             :       break;
   17819             :     }
   17820             :     return false;
   17821             :   case AArch64::LDAPURSHXi:
   17822           8 :     if (MI->getNumOperands() == 3 &&
   17823          16 :         MI->getOperand(0).isReg() &&
   17824           8 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   17825          16 :         MI->getOperand(1).isReg() &&
   17826           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   17827           8 :         MI->getOperand(2).isImm() &&
   17828          16 :         MI->getOperand(2).getImm() == 0 &&
   17829             :         STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
   17830             :       // (LDAPURSHXi GPR64:$Rt, GPR64sp:$Rn, 0)
   17831             :       AsmString = "ldapursh        $\x01, [$\x02]";
   17832             :       break;
   17833             :     }
   17834             :     return false;
   17835             :   case AArch64::LDAPURSWi:
   17836           8 :     if (MI->getNumOperands() == 3 &&
   17837          16 :         MI->getOperand(0).isReg() &&
   17838           8 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   17839          16 :         MI->getOperand(1).isReg() &&
   17840           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   17841           8 :         MI->getOperand(2).isImm() &&
   17842          16 :         MI->getOperand(2).getImm() == 0 &&
   17843             :         STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
   17844             :       // (LDAPURSWi GPR64:$Rt, GPR64sp:$Rn, 0)
   17845             :       AsmString = "ldapursw        $\x01, [$\x02]";
   17846             :       break;
   17847             :     }
   17848             :     return false;
   17849             :   case AArch64::LDAPURXi:
   17850           8 :     if (MI->getNumOperands() == 3 &&
   17851          16 :         MI->getOperand(0).isReg() &&
   17852           8 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   17853          16 :         MI->getOperand(1).isReg() &&
   17854           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   17855           8 :         MI->getOperand(2).isImm() &&
   17856          16 :         MI->getOperand(2).getImm() == 0 &&
   17857             :         STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
   17858             :       // (LDAPURXi GPR64:$Rt, GPR64sp:$Rn, 0)
   17859             :       AsmString = "ldapur  $\x01, [$\x02]";
   17860             :       break;
   17861             :     }
   17862             :     return false;
   17863             :   case AArch64::LDAPURi:
   17864           8 :     if (MI->getNumOperands() == 3 &&
   17865          16 :         MI->getOperand(0).isReg() &&
   17866           8 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   17867          16 :         MI->getOperand(1).isReg() &&
   17868           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   17869           8 :         MI->getOperand(2).isImm() &&
   17870          16 :         MI->getOperand(2).getImm() == 0 &&
   17871             :         STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
   17872             :       // (LDAPURi GPR32:$Rt, GPR64sp:$Rn, 0)
   17873             :       AsmString = "ldapur  $\x01, [$\x02]";
   17874             :       break;
   17875             :     }
   17876             :     return false;
   17877             :   case AArch64::LDCLRB:
   17878          16 :     if (MI->getNumOperands() == 3 &&
   17879          16 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   17880          12 :         MI->getOperand(1).isReg() &&
   17881           6 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   17882          12 :         MI->getOperand(2).isReg() &&
   17883          28 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   17884             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   17885             :       // (LDCLRB WZR, GPR32:$Rs, GPR64sp:$Rn)
   17886             :       AsmString = "stclrb  $\x02, [$\x03]";
   17887             :       break;
   17888             :     }
   17889             :     return false;
   17890             :   case AArch64::LDCLRH:
   17891          16 :     if (MI->getNumOperands() == 3 &&
   17892          16 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   17893          12 :         MI->getOperand(1).isReg() &&
   17894           6 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   17895          12 :         MI->getOperand(2).isReg() &&
   17896          28 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   17897             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   17898             :       // (LDCLRH WZR, GPR32:$Rs, GPR64sp:$Rn)
   17899             :       AsmString = "stclrh  $\x02, [$\x03]";
   17900             :       break;
   17901             :     }
   17902             :     return false;
   17903             :   case AArch64::LDCLRLB:
   17904          16 :     if (MI->getNumOperands() == 3 &&
   17905          16 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   17906          12 :         MI->getOperand(1).isReg() &&
   17907           6 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   17908          12 :         MI->getOperand(2).isReg() &&
   17909          28 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   17910             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   17911             :       // (LDCLRLB WZR, GPR32:$Rs, GPR64sp:$Rn)
   17912             :       AsmString = "stclrlb $\x02, [$\x03]";
   17913             :       break;
   17914             :     }
   17915             :     return false;
   17916             :   case AArch64::LDCLRLH:
   17917          18 :     if (MI->getNumOperands() == 3 &&
   17918          18 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   17919          16 :         MI->getOperand(1).isReg() &&
   17920           8 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   17921          16 :         MI->getOperand(2).isReg() &&
   17922          34 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   17923             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   17924             :       // (LDCLRLH WZR, GPR32:$Rs, GPR64sp:$Rn)
   17925             :       AsmString = "stclrlh $\x02, [$\x03]";
   17926             :       break;
   17927             :     }
   17928             :     return false;
   17929             :   case AArch64::LDCLRLW:
   17930          20 :     if (MI->getNumOperands() == 3 &&
   17931          20 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   17932          20 :         MI->getOperand(1).isReg() &&
   17933          10 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   17934          20 :         MI->getOperand(2).isReg() &&
   17935          40 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   17936             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   17937             :       // (LDCLRLW WZR, GPR32:$Rs, GPR64sp:$Rn)
   17938             :       AsmString = "stclrl  $\x02, [$\x03]";
   17939             :       break;
   17940             :     }
   17941             :     return false;
   17942             :   case AArch64::LDCLRLX:
   17943          22 :     if (MI->getNumOperands() == 3 &&
   17944          22 :         MI->getOperand(0).getReg() == AArch64::XZR &&
   17945          20 :         MI->getOperand(1).isReg() &&
   17946          10 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   17947          20 :         MI->getOperand(2).isReg() &&
   17948          42 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   17949             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   17950             :       // (LDCLRLX XZR, GPR64:$Rs, GPR64sp:$Rn)
   17951             :       AsmString = "stclrl  $\x02, [$\x03]";
   17952             :       break;
   17953             :     }
   17954             :     return false;
   17955             :   case AArch64::LDCLRW:
   17956          20 :     if (MI->getNumOperands() == 3 &&
   17957          20 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   17958          20 :         MI->getOperand(1).isReg() &&
   17959          10 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   17960          20 :         MI->getOperand(2).isReg() &&
   17961          40 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   17962             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   17963             :       // (LDCLRW WZR, GPR32:$Rs, GPR64sp:$Rn)
   17964             :       AsmString = "stclr   $\x02, [$\x03]";
   17965             :       break;
   17966             :     }
   17967             :     return false;
   17968             :   case AArch64::LDCLRX:
   17969          20 :     if (MI->getNumOperands() == 3 &&
   17970          20 :         MI->getOperand(0).getReg() == AArch64::XZR &&
   17971          20 :         MI->getOperand(1).isReg() &&
   17972          10 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   17973          20 :         MI->getOperand(2).isReg() &&
   17974          40 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   17975             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   17976             :       // (LDCLRX XZR, GPR64:$Rs, GPR64sp:$Rn)
   17977             :       AsmString = "stclr   $\x02, [$\x03]";
   17978             :       break;
   17979             :     }
   17980             :     return false;
   17981             :   case AArch64::LDEORB:
   17982          16 :     if (MI->getNumOperands() == 3 &&
   17983          16 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   17984          12 :         MI->getOperand(1).isReg() &&
   17985           6 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   17986          12 :         MI->getOperand(2).isReg() &&
   17987          28 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   17988             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   17989             :       // (LDEORB WZR, GPR32:$Rs, GPR64sp:$Rn)
   17990             :       AsmString = "steorb  $\x02, [$\x03]";
   17991             :       break;
   17992             :     }
   17993             :     return false;
   17994             :   case AArch64::LDEORH:
   17995          16 :     if (MI->getNumOperands() == 3 &&
   17996          16 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   17997          12 :         MI->getOperand(1).isReg() &&
   17998           6 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   17999          12 :         MI->getOperand(2).isReg() &&
   18000          28 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18001             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   18002             :       // (LDEORH WZR, GPR32:$Rs, GPR64sp:$Rn)
   18003             :       AsmString = "steorh  $\x02, [$\x03]";
   18004             :       break;
   18005             :     }
   18006             :     return false;
   18007             :   case AArch64::LDEORLB:
   18008          16 :     if (MI->getNumOperands() == 3 &&
   18009          16 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   18010          12 :         MI->getOperand(1).isReg() &&
   18011           6 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   18012          12 :         MI->getOperand(2).isReg() &&
   18013          28 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18014             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   18015             :       // (LDEORLB WZR, GPR32:$Rs, GPR64sp:$Rn)
   18016             :       AsmString = "steorlb $\x02, [$\x03]";
   18017             :       break;
   18018             :     }
   18019             :     return false;
   18020             :   case AArch64::LDEORLH:
   18021          16 :     if (MI->getNumOperands() == 3 &&
   18022          16 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   18023          12 :         MI->getOperand(1).isReg() &&
   18024           6 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   18025          12 :         MI->getOperand(2).isReg() &&
   18026          28 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18027             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   18028             :       // (LDEORLH WZR, GPR32:$Rs, GPR64sp:$Rn)
   18029             :       AsmString = "steorlh $\x02, [$\x03]";
   18030             :       break;
   18031             :     }
   18032             :     return false;
   18033             :   case AArch64::LDEORLW:
   18034          22 :     if (MI->getNumOperands() == 3 &&
   18035          22 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   18036          24 :         MI->getOperand(1).isReg() &&
   18037          12 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   18038          24 :         MI->getOperand(2).isReg() &&
   18039          46 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18040             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   18041             :       // (LDEORLW WZR, GPR32:$Rs, GPR64sp:$Rn)
   18042             :       AsmString = "steorl  $\x02, [$\x03]";
   18043             :       break;
   18044             :     }
   18045             :     return false;
   18046             :   case AArch64::LDEORLX:
   18047          20 :     if (MI->getNumOperands() == 3 &&
   18048          20 :         MI->getOperand(0).getReg() == AArch64::XZR &&
   18049          20 :         MI->getOperand(1).isReg() &&
   18050          10 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   18051          20 :         MI->getOperand(2).isReg() &&
   18052          40 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18053             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   18054             :       // (LDEORLX XZR, GPR64:$Rs, GPR64sp:$Rn)
   18055             :       AsmString = "steorl  $\x02, [$\x03]";
   18056             :       break;
   18057             :     }
   18058             :     return false;
   18059             :   case AArch64::LDEORW:
   18060          20 :     if (MI->getNumOperands() == 3 &&
   18061          20 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   18062          20 :         MI->getOperand(1).isReg() &&
   18063          10 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   18064          20 :         MI->getOperand(2).isReg() &&
   18065          40 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18066             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   18067             :       // (LDEORW WZR, GPR32:$Rs, GPR64sp:$Rn)
   18068             :       AsmString = "steor   $\x02, [$\x03]";
   18069             :       break;
   18070             :     }
   18071             :     return false;
   18072             :   case AArch64::LDEORX:
   18073          20 :     if (MI->getNumOperands() == 3 &&
   18074          20 :         MI->getOperand(0).getReg() == AArch64::XZR &&
   18075          20 :         MI->getOperand(1).isReg() &&
   18076          10 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   18077          20 :         MI->getOperand(2).isReg() &&
   18078          40 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18079             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   18080             :       // (LDEORX XZR, GPR64:$Rs, GPR64sp:$Rn)
   18081             :       AsmString = "steor   $\x02, [$\x03]";
   18082             :       break;
   18083             :     }
   18084             :     return false;
   18085             :   case AArch64::LDFF1B_D_REAL:
   18086           6 :     if (MI->getNumOperands() == 4 &&
   18087          12 :         MI->getOperand(0).isReg() &&
   18088           6 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   18089          12 :         MI->getOperand(1).isReg() &&
   18090           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   18091          12 :         MI->getOperand(2).isReg() &&
   18092           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18093          12 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   18094             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   18095             :       // (LDFF1B_D_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
   18096             :       AsmString = "ldff1b  $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
   18097             :       break;
   18098             :     }
   18099             :     return false;
   18100             :   case AArch64::LDFF1B_H_REAL:
   18101           6 :     if (MI->getNumOperands() == 4 &&
   18102          12 :         MI->getOperand(0).isReg() &&
   18103           6 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   18104          12 :         MI->getOperand(1).isReg() &&
   18105           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   18106          12 :         MI->getOperand(2).isReg() &&
   18107           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18108          12 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   18109             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   18110             :       // (LDFF1B_H_REAL Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
   18111             :       AsmString = "ldff1b  $\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
   18112             :       break;
   18113             :     }
   18114             :     return false;
   18115             :   case AArch64::LDFF1B_REAL:
   18116           4 :     if (MI->getNumOperands() == 4 &&
   18117           8 :         MI->getOperand(0).isReg() &&
   18118           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   18119           8 :         MI->getOperand(1).isReg() &&
   18120           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   18121           8 :         MI->getOperand(2).isReg() &&
   18122           4 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18123           8 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   18124             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   18125             :       // (LDFF1B_REAL Z_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
   18126             :       AsmString = "ldff1b  $\xFF\x01\x25, $\xFF\x02\x07/z, [$\x03]";
   18127             :       break;
   18128             :     }
   18129             :     return false;
   18130             :   case AArch64::LDFF1B_S_REAL:
   18131           6 :     if (MI->getNumOperands() == 4 &&
   18132          12 :         MI->getOperand(0).isReg() &&
   18133           6 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   18134          12 :         MI->getOperand(1).isReg() &&
   18135           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   18136          12 :         MI->getOperand(2).isReg() &&
   18137           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18138          12 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   18139             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   18140             :       // (LDFF1B_S_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
   18141             :       AsmString = "ldff1b  $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
   18142             :       break;
   18143             :     }
   18144             :     return false;
   18145             :   case AArch64::LDFF1D_REAL:
   18146           6 :     if (MI->getNumOperands() == 4 &&
   18147          12 :         MI->getOperand(0).isReg() &&
   18148           6 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   18149          12 :         MI->getOperand(1).isReg() &&
   18150           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   18151          12 :         MI->getOperand(2).isReg() &&
   18152           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18153          12 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   18154             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   18155             :       // (LDFF1D_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
   18156             :       AsmString = "ldff1d  $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
   18157             :       break;
   18158             :     }
   18159             :     return false;
   18160             :   case AArch64::LDFF1H_D_REAL:
   18161           6 :     if (MI->getNumOperands() == 4 &&
   18162          12 :         MI->getOperand(0).isReg() &&
   18163           6 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   18164          12 :         MI->getOperand(1).isReg() &&
   18165           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   18166          12 :         MI->getOperand(2).isReg() &&
   18167           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18168          12 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   18169             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   18170             :       // (LDFF1H_D_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
   18171             :       AsmString = "ldff1h  $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
   18172             :       break;
   18173             :     }
   18174             :     return false;
   18175             :   case AArch64::LDFF1H_REAL:
   18176           6 :     if (MI->getNumOperands() == 4 &&
   18177          12 :         MI->getOperand(0).isReg() &&
   18178           6 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   18179          12 :         MI->getOperand(1).isReg() &&
   18180           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   18181          12 :         MI->getOperand(2).isReg() &&
   18182           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18183          12 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   18184             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   18185             :       // (LDFF1H_REAL Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
   18186             :       AsmString = "ldff1h  $\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
   18187             :       break;
   18188             :     }
   18189             :     return false;
   18190             :   case AArch64::LDFF1H_S_REAL:
   18191           6 :     if (MI->getNumOperands() == 4 &&
   18192          12 :         MI->getOperand(0).isReg() &&
   18193           6 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   18194          12 :         MI->getOperand(1).isReg() &&
   18195           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   18196          12 :         MI->getOperand(2).isReg() &&
   18197           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18198          12 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   18199             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   18200             :       // (LDFF1H_S_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
   18201             :       AsmString = "ldff1h  $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
   18202             :       break;
   18203             :     }
   18204             :     return false;
   18205             :   case AArch64::LDFF1SB_D_REAL:
   18206           6 :     if (MI->getNumOperands() == 4 &&
   18207          12 :         MI->getOperand(0).isReg() &&
   18208           6 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   18209          12 :         MI->getOperand(1).isReg() &&
   18210           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   18211          12 :         MI->getOperand(2).isReg() &&
   18212           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18213          12 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   18214             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   18215             :       // (LDFF1SB_D_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
   18216             :       AsmString = "ldff1sb $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
   18217             :       break;
   18218             :     }
   18219             :     return false;
   18220             :   case AArch64::LDFF1SB_H_REAL:
   18221           6 :     if (MI->getNumOperands() == 4 &&
   18222          12 :         MI->getOperand(0).isReg() &&
   18223           6 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   18224          12 :         MI->getOperand(1).isReg() &&
   18225           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   18226          12 :         MI->getOperand(2).isReg() &&
   18227           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18228          12 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   18229             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   18230             :       // (LDFF1SB_H_REAL Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
   18231             :       AsmString = "ldff1sb $\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
   18232             :       break;
   18233             :     }
   18234             :     return false;
   18235             :   case AArch64::LDFF1SB_S_REAL:
   18236           6 :     if (MI->getNumOperands() == 4 &&
   18237          12 :         MI->getOperand(0).isReg() &&
   18238           6 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   18239          12 :         MI->getOperand(1).isReg() &&
   18240           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   18241          12 :         MI->getOperand(2).isReg() &&
   18242           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18243          12 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   18244             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   18245             :       // (LDFF1SB_S_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
   18246             :       AsmString = "ldff1sb $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
   18247             :       break;
   18248             :     }
   18249             :     return false;
   18250             :   case AArch64::LDFF1SH_D_REAL:
   18251           6 :     if (MI->getNumOperands() == 4 &&
   18252          12 :         MI->getOperand(0).isReg() &&
   18253           6 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   18254          12 :         MI->getOperand(1).isReg() &&
   18255           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   18256          12 :         MI->getOperand(2).isReg() &&
   18257           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18258          12 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   18259             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   18260             :       // (LDFF1SH_D_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
   18261             :       AsmString = "ldff1sh $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
   18262             :       break;
   18263             :     }
   18264             :     return false;
   18265             :   case AArch64::LDFF1SH_S_REAL:
   18266           6 :     if (MI->getNumOperands() == 4 &&
   18267          12 :         MI->getOperand(0).isReg() &&
   18268           6 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   18269          12 :         MI->getOperand(1).isReg() &&
   18270           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   18271          12 :         MI->getOperand(2).isReg() &&
   18272           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18273          12 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   18274             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   18275             :       // (LDFF1SH_S_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
   18276             :       AsmString = "ldff1sh $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
   18277             :       break;
   18278             :     }
   18279             :     return false;
   18280             :   case AArch64::LDFF1SW_D_REAL:
   18281           6 :     if (MI->getNumOperands() == 4 &&
   18282          12 :         MI->getOperand(0).isReg() &&
   18283           6 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   18284          12 :         MI->getOperand(1).isReg() &&
   18285           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   18286          12 :         MI->getOperand(2).isReg() &&
   18287           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18288          12 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   18289             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   18290             :       // (LDFF1SW_D_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
   18291             :       AsmString = "ldff1sw $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
   18292             :       break;
   18293             :     }
   18294             :     return false;
   18295             :   case AArch64::LDFF1W_D_REAL:
   18296           6 :     if (MI->getNumOperands() == 4 &&
   18297          12 :         MI->getOperand(0).isReg() &&
   18298           6 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   18299          12 :         MI->getOperand(1).isReg() &&
   18300           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   18301          12 :         MI->getOperand(2).isReg() &&
   18302           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18303          12 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   18304             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   18305             :       // (LDFF1W_D_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
   18306             :       AsmString = "ldff1w  $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
   18307             :       break;
   18308             :     }
   18309             :     return false;
   18310             :   case AArch64::LDFF1W_REAL:
   18311           6 :     if (MI->getNumOperands() == 4 &&
   18312          12 :         MI->getOperand(0).isReg() &&
   18313           6 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   18314          12 :         MI->getOperand(1).isReg() &&
   18315           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   18316          12 :         MI->getOperand(2).isReg() &&
   18317           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18318          12 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   18319             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   18320             :       // (LDFF1W_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
   18321             :       AsmString = "ldff1w  $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
   18322             :       break;
   18323             :     }
   18324             :     return false;
   18325             :   case AArch64::LDG:
   18326           6 :     if (MI->getNumOperands() == 3 &&
   18327          12 :         MI->getOperand(0).isReg() &&
   18328           6 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   18329          12 :         MI->getOperand(1).isReg() &&
   18330           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   18331           6 :         MI->getOperand(2).isImm() &&
   18332          12 :         MI->getOperand(2).getImm() == 0 &&
   18333             :         STI.getFeatureBits()[AArch64::FeatureMTE]) {
   18334             :       // (LDG GPR64:$Rt, GPR64sp:$Rn, 0)
   18335             :       AsmString = "ldg $\x01, [$\x02]";
   18336             :       break;
   18337             :     }
   18338             :     return false;
   18339             :   case AArch64::LDNF1B_D_IMM_REAL:
   18340           8 :     if (MI->getNumOperands() == 4 &&
   18341          16 :         MI->getOperand(0).isReg() &&
   18342           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   18343          16 :         MI->getOperand(1).isReg() &&
   18344           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   18345          16 :         MI->getOperand(2).isReg() &&
   18346           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18347           8 :         MI->getOperand(3).isImm() &&
   18348          16 :         MI->getOperand(3).getImm() == 0 &&
   18349             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   18350             :       // (LDNF1B_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   18351             :       AsmString = "ldnf1b  $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
   18352             :       break;
   18353             :     }
   18354             :     return false;
   18355             :   case AArch64::LDNF1B_H_IMM_REAL:
   18356           8 :     if (MI->getNumOperands() == 4 &&
   18357          16 :         MI->getOperand(0).isReg() &&
   18358           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   18359          16 :         MI->getOperand(1).isReg() &&
   18360           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   18361          16 :         MI->getOperand(2).isReg() &&
   18362           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18363           8 :         MI->getOperand(3).isImm() &&
   18364          16 :         MI->getOperand(3).getImm() == 0 &&
   18365             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   18366             :       // (LDNF1B_H_IMM_REAL Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   18367             :       AsmString = "ldnf1b  $\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
   18368             :       break;
   18369             :     }
   18370             :     return false;
   18371             :   case AArch64::LDNF1B_IMM_REAL:
   18372           8 :     if (MI->getNumOperands() == 4 &&
   18373          16 :         MI->getOperand(0).isReg() &&
   18374           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   18375          16 :         MI->getOperand(1).isReg() &&
   18376           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   18377          16 :         MI->getOperand(2).isReg() &&
   18378           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18379           8 :         MI->getOperand(3).isImm() &&
   18380          16 :         MI->getOperand(3).getImm() == 0 &&
   18381             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   18382             :       // (LDNF1B_IMM_REAL Z_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   18383             :       AsmString = "ldnf1b  $\xFF\x01\x25, $\xFF\x02\x07/z, [$\x03]";
   18384             :       break;
   18385             :     }
   18386             :     return false;
   18387             :   case AArch64::LDNF1B_S_IMM_REAL:
   18388           8 :     if (MI->getNumOperands() == 4 &&
   18389          16 :         MI->getOperand(0).isReg() &&
   18390           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   18391          16 :         MI->getOperand(1).isReg() &&
   18392           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   18393          16 :         MI->getOperand(2).isReg() &&
   18394           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18395           8 :         MI->getOperand(3).isImm() &&
   18396          16 :         MI->getOperand(3).getImm() == 0 &&
   18397             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   18398             :       // (LDNF1B_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   18399             :       AsmString = "ldnf1b  $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
   18400             :       break;
   18401             :     }
   18402             :     return false;
   18403             :   case AArch64::LDNF1D_IMM_REAL:
   18404           8 :     if (MI->getNumOperands() == 4 &&
   18405          16 :         MI->getOperand(0).isReg() &&
   18406           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   18407          16 :         MI->getOperand(1).isReg() &&
   18408           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   18409          16 :         MI->getOperand(2).isReg() &&
   18410           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18411           8 :         MI->getOperand(3).isImm() &&
   18412          16 :         MI->getOperand(3).getImm() == 0 &&
   18413             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   18414             :       // (LDNF1D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   18415             :       AsmString = "ldnf1d  $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
   18416             :       break;
   18417             :     }
   18418             :     return false;
   18419             :   case AArch64::LDNF1H_D_IMM_REAL:
   18420           8 :     if (MI->getNumOperands() == 4 &&
   18421          16 :         MI->getOperand(0).isReg() &&
   18422           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   18423          16 :         MI->getOperand(1).isReg() &&
   18424           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   18425          16 :         MI->getOperand(2).isReg() &&
   18426           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18427           8 :         MI->getOperand(3).isImm() &&
   18428          16 :         MI->getOperand(3).getImm() == 0 &&
   18429             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   18430             :       // (LDNF1H_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   18431             :       AsmString = "ldnf1h  $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
   18432             :       break;
   18433             :     }
   18434             :     return false;
   18435             :   case AArch64::LDNF1H_IMM_REAL:
   18436           8 :     if (MI->getNumOperands() == 4 &&
   18437          16 :         MI->getOperand(0).isReg() &&
   18438           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   18439          16 :         MI->getOperand(1).isReg() &&
   18440           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   18441          16 :         MI->getOperand(2).isReg() &&
   18442           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18443           8 :         MI->getOperand(3).isImm() &&
   18444          16 :         MI->getOperand(3).getImm() == 0 &&
   18445             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   18446             :       // (LDNF1H_IMM_REAL Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   18447             :       AsmString = "ldnf1h  $\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
   18448             :       break;
   18449             :     }
   18450             :     return false;
   18451             :   case AArch64::LDNF1H_S_IMM_REAL:
   18452           8 :     if (MI->getNumOperands() == 4 &&
   18453          16 :         MI->getOperand(0).isReg() &&
   18454           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   18455          16 :         MI->getOperand(1).isReg() &&
   18456           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   18457          16 :         MI->getOperand(2).isReg() &&
   18458           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18459           8 :         MI->getOperand(3).isImm() &&
   18460          16 :         MI->getOperand(3).getImm() == 0 &&
   18461             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   18462             :       // (LDNF1H_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   18463             :       AsmString = "ldnf1h  $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
   18464             :       break;
   18465             :     }
   18466             :     return false;
   18467             :   case AArch64::LDNF1SB_D_IMM_REAL:
   18468           8 :     if (MI->getNumOperands() == 4 &&
   18469          16 :         MI->getOperand(0).isReg() &&
   18470           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   18471          16 :         MI->getOperand(1).isReg() &&
   18472           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   18473          16 :         MI->getOperand(2).isReg() &&
   18474           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18475           8 :         MI->getOperand(3).isImm() &&
   18476          16 :         MI->getOperand(3).getImm() == 0 &&
   18477             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   18478             :       // (LDNF1SB_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   18479             :       AsmString = "ldnf1sb $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
   18480             :       break;
   18481             :     }
   18482             :     return false;
   18483             :   case AArch64::LDNF1SB_H_IMM_REAL:
   18484           8 :     if (MI->getNumOperands() == 4 &&
   18485          16 :         MI->getOperand(0).isReg() &&
   18486           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   18487          16 :         MI->getOperand(1).isReg() &&
   18488           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   18489          16 :         MI->getOperand(2).isReg() &&
   18490           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18491           8 :         MI->getOperand(3).isImm() &&
   18492          16 :         MI->getOperand(3).getImm() == 0 &&
   18493             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   18494             :       // (LDNF1SB_H_IMM_REAL Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   18495             :       AsmString = "ldnf1sb $\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
   18496             :       break;
   18497             :     }
   18498             :     return false;
   18499             :   case AArch64::LDNF1SB_S_IMM_REAL:
   18500           8 :     if (MI->getNumOperands() == 4 &&
   18501          16 :         MI->getOperand(0).isReg() &&
   18502           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   18503          16 :         MI->getOperand(1).isReg() &&
   18504           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   18505          16 :         MI->getOperand(2).isReg() &&
   18506           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18507           8 :         MI->getOperand(3).isImm() &&
   18508          16 :         MI->getOperand(3).getImm() == 0 &&
   18509             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   18510             :       // (LDNF1SB_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   18511             :       AsmString = "ldnf1sb $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
   18512             :       break;
   18513             :     }
   18514             :     return false;
   18515             :   case AArch64::LDNF1SH_D_IMM_REAL:
   18516           8 :     if (MI->getNumOperands() == 4 &&
   18517          16 :         MI->getOperand(0).isReg() &&
   18518           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   18519          16 :         MI->getOperand(1).isReg() &&
   18520           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   18521          16 :         MI->getOperand(2).isReg() &&
   18522           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18523           8 :         MI->getOperand(3).isImm() &&
   18524          16 :         MI->getOperand(3).getImm() == 0 &&
   18525             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   18526             :       // (LDNF1SH_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   18527             :       AsmString = "ldnf1sh $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
   18528             :       break;
   18529             :     }
   18530             :     return false;
   18531             :   case AArch64::LDNF1SH_S_IMM_REAL:
   18532           8 :     if (MI->getNumOperands() == 4 &&
   18533          16 :         MI->getOperand(0).isReg() &&
   18534           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   18535          16 :         MI->getOperand(1).isReg() &&
   18536           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   18537          16 :         MI->getOperand(2).isReg() &&
   18538           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18539           8 :         MI->getOperand(3).isImm() &&
   18540          16 :         MI->getOperand(3).getImm() == 0 &&
   18541             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   18542             :       // (LDNF1SH_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   18543             :       AsmString = "ldnf1sh $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
   18544             :       break;
   18545             :     }
   18546             :     return false;
   18547             :   case AArch64::LDNF1SW_D_IMM_REAL:
   18548           8 :     if (MI->getNumOperands() == 4 &&
   18549          16 :         MI->getOperand(0).isReg() &&
   18550           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   18551          16 :         MI->getOperand(1).isReg() &&
   18552           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   18553          16 :         MI->getOperand(2).isReg() &&
   18554           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18555           8 :         MI->getOperand(3).isImm() &&
   18556          16 :         MI->getOperand(3).getImm() == 0 &&
   18557             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   18558             :       // (LDNF1SW_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   18559             :       AsmString = "ldnf1sw $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
   18560             :       break;
   18561             :     }
   18562             :     return false;
   18563             :   case AArch64::LDNF1W_D_IMM_REAL:
   18564           8 :     if (MI->getNumOperands() == 4 &&
   18565          16 :         MI->getOperand(0).isReg() &&
   18566           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   18567          16 :         MI->getOperand(1).isReg() &&
   18568           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   18569          16 :         MI->getOperand(2).isReg() &&
   18570           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18571           8 :         MI->getOperand(3).isImm() &&
   18572          16 :         MI->getOperand(3).getImm() == 0 &&
   18573             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   18574             :       // (LDNF1W_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   18575             :       AsmString = "ldnf1w  $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
   18576             :       break;
   18577             :     }
   18578             :     return false;
   18579             :   case AArch64::LDNF1W_IMM_REAL:
   18580           8 :     if (MI->getNumOperands() == 4 &&
   18581          16 :         MI->getOperand(0).isReg() &&
   18582           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   18583          16 :         MI->getOperand(1).isReg() &&
   18584           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   18585          16 :         MI->getOperand(2).isReg() &&
   18586           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18587           8 :         MI->getOperand(3).isImm() &&
   18588          16 :         MI->getOperand(3).getImm() == 0 &&
   18589             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   18590             :       // (LDNF1W_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   18591             :       AsmString = "ldnf1w  $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
   18592             :       break;
   18593             :     }
   18594             :     return false;
   18595             :   case AArch64::LDNPDi:
   18596           7 :     if (MI->getNumOperands() == 4 &&
   18597          14 :         MI->getOperand(0).isReg() &&
   18598           7 :         MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   18599          14 :         MI->getOperand(1).isReg() &&
   18600           7 :         MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   18601          14 :         MI->getOperand(2).isReg() &&
   18602           7 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18603          14 :         MI->getOperand(3).isImm() &&
   18604           7 :         MI->getOperand(3).getImm() == 0) {
   18605             :       // (LDNPDi FPR64Op:$Rt, FPR64Op:$Rt2, GPR64sp:$Rn, 0)
   18606             :       AsmString = "ldnp    $\x01, $\x02, [$\x03]";
   18607             :       break;
   18608             :     }
   18609             :     return false;
   18610             :   case AArch64::LDNPQi:
   18611           5 :     if (MI->getNumOperands() == 4 &&
   18612          10 :         MI->getOperand(0).isReg() &&
   18613           5 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
   18614          10 :         MI->getOperand(1).isReg() &&
   18615           5 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
   18616          10 :         MI->getOperand(2).isReg() &&
   18617           5 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18618          10 :         MI->getOperand(3).isImm() &&
   18619           5 :         MI->getOperand(3).getImm() == 0) {
   18620             :       // (LDNPQi FPR128Op:$Rt, FPR128Op:$Rt2, GPR64sp:$Rn, 0)
   18621             :       AsmString = "ldnp    $\x01, $\x02, [$\x03]";
   18622             :       break;
   18623             :     }
   18624             :     return false;
   18625             :   case AArch64::LDNPSi:
   18626          12 :     if (MI->getNumOperands() == 4 &&
   18627          24 :         MI->getOperand(0).isReg() &&
   18628          12 :         MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   18629          24 :         MI->getOperand(1).isReg() &&
   18630          12 :         MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   18631          24 :         MI->getOperand(2).isReg() &&
   18632          12 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18633          24 :         MI->getOperand(3).isImm() &&
   18634          12 :         MI->getOperand(3).getImm() == 0) {
   18635             :       // (LDNPSi FPR32Op:$Rt, FPR32Op:$Rt2, GPR64sp:$Rn, 0)
   18636             :       AsmString = "ldnp    $\x01, $\x02, [$\x03]";
   18637             :       break;
   18638             :     }
   18639             :     return false;
   18640             :   case AArch64::LDNPWi:
   18641          18 :     if (MI->getNumOperands() == 4 &&
   18642          36 :         MI->getOperand(0).isReg() &&
   18643          18 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   18644          36 :         MI->getOperand(1).isReg() &&
   18645          18 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   18646          36 :         MI->getOperand(2).isReg() &&
   18647          18 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18648          36 :         MI->getOperand(3).isImm() &&
   18649          18 :         MI->getOperand(3).getImm() == 0) {
   18650             :       // (LDNPWi GPR32z:$Rt, GPR32z:$Rt2, GPR64sp:$Rn, 0)
   18651             :       AsmString = "ldnp    $\x01, $\x02, [$\x03]";
   18652             :       break;
   18653             :     }
   18654             :     return false;
   18655             :   case AArch64::LDNPXi:
   18656          17 :     if (MI->getNumOperands() == 4 &&
   18657          34 :         MI->getOperand(0).isReg() &&
   18658          17 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   18659          34 :         MI->getOperand(1).isReg() &&
   18660          17 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   18661          34 :         MI->getOperand(2).isReg() &&
   18662          17 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18663          34 :         MI->getOperand(3).isImm() &&
   18664          17 :         MI->getOperand(3).getImm() == 0) {
   18665             :       // (LDNPXi GPR64z:$Rt, GPR64z:$Rt2, GPR64sp:$Rn, 0)
   18666             :       AsmString = "ldnp    $\x01, $\x02, [$\x03]";
   18667             :       break;
   18668             :     }
   18669             :     return false;
   18670             :   case AArch64::LDNT1B_ZRI:
   18671           8 :     if (MI->getNumOperands() == 4 &&
   18672          16 :         MI->getOperand(0).isReg() &&
   18673           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   18674          16 :         MI->getOperand(1).isReg() &&
   18675           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   18676          16 :         MI->getOperand(2).isReg() &&
   18677           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18678           8 :         MI->getOperand(3).isImm() &&
   18679          16 :         MI->getOperand(3).getImm() == 0 &&
   18680             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   18681             :       // (LDNT1B_ZRI Z_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   18682             :       AsmString = "ldnt1b  $\xFF\x01\x25, $\xFF\x02\x07/z, [$\x03]";
   18683             :       break;
   18684             :     }
   18685             :     return false;
   18686             :   case AArch64::LDNT1D_ZRI:
   18687           8 :     if (MI->getNumOperands() == 4 &&
   18688          16 :         MI->getOperand(0).isReg() &&
   18689           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   18690          16 :         MI->getOperand(1).isReg() &&
   18691           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   18692          16 :         MI->getOperand(2).isReg() &&
   18693           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18694           8 :         MI->getOperand(3).isImm() &&
   18695          16 :         MI->getOperand(3).getImm() == 0 &&
   18696             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   18697             :       // (LDNT1D_ZRI Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   18698             :       AsmString = "ldnt1d  $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
   18699             :       break;
   18700             :     }
   18701             :     return false;
   18702             :   case AArch64::LDNT1H_ZRI:
   18703           8 :     if (MI->getNumOperands() == 4 &&
   18704          16 :         MI->getOperand(0).isReg() &&
   18705           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   18706          16 :         MI->getOperand(1).isReg() &&
   18707           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   18708          16 :         MI->getOperand(2).isReg() &&
   18709           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18710           8 :         MI->getOperand(3).isImm() &&
   18711          16 :         MI->getOperand(3).getImm() == 0 &&
   18712             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   18713             :       // (LDNT1H_ZRI Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   18714             :       AsmString = "ldnt1h  $\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
   18715             :       break;
   18716             :     }
   18717             :     return false;
   18718             :   case AArch64::LDNT1W_ZRI:
   18719           8 :     if (MI->getNumOperands() == 4 &&
   18720          16 :         MI->getOperand(0).isReg() &&
   18721           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   18722          16 :         MI->getOperand(1).isReg() &&
   18723           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   18724          16 :         MI->getOperand(2).isReg() &&
   18725           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18726           8 :         MI->getOperand(3).isImm() &&
   18727          16 :         MI->getOperand(3).getImm() == 0 &&
   18728             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   18729             :       // (LDNT1W_ZRI Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   18730             :       AsmString = "ldnt1w  $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
   18731             :       break;
   18732             :     }
   18733             :     return false;
   18734             :   case AArch64::LDPDi:
   18735         151 :     if (MI->getNumOperands() == 4 &&
   18736         302 :         MI->getOperand(0).isReg() &&
   18737         151 :         MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   18738         302 :         MI->getOperand(1).isReg() &&
   18739         151 :         MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   18740         302 :         MI->getOperand(2).isReg() &&
   18741         151 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18742         302 :         MI->getOperand(3).isImm() &&
   18743         151 :         MI->getOperand(3).getImm() == 0) {
   18744             :       // (LDPDi FPR64Op:$Rt, FPR64Op:$Rt2, GPR64sp:$Rn, 0)
   18745             :       AsmString = "ldp     $\x01, $\x02, [$\x03]";
   18746             :       break;
   18747             :     }
   18748             :     return false;
   18749             :   case AArch64::LDPQi:
   18750          82 :     if (MI->getNumOperands() == 4 &&
   18751         164 :         MI->getOperand(0).isReg() &&
   18752          82 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
   18753         164 :         MI->getOperand(1).isReg() &&
   18754          82 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
   18755         164 :         MI->getOperand(2).isReg() &&
   18756          82 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18757         164 :         MI->getOperand(3).isImm() &&
   18758          82 :         MI->getOperand(3).getImm() == 0) {
   18759             :       // (LDPQi FPR128Op:$Rt, FPR128Op:$Rt2, GPR64sp:$Rn, 0)
   18760             :       AsmString = "ldp     $\x01, $\x02, [$\x03]";
   18761             :       break;
   18762             :     }
   18763             :     return false;
   18764             :   case AArch64::LDPSWi:
   18765          25 :     if (MI->getNumOperands() == 4 &&
   18766          50 :         MI->getOperand(0).isReg() &&
   18767          25 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   18768          50 :         MI->getOperand(1).isReg() &&
   18769          25 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   18770          50 :         MI->getOperand(2).isReg() &&
   18771          25 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18772          50 :         MI->getOperand(3).isImm() &&
   18773          25 :         MI->getOperand(3).getImm() == 0) {
   18774             :       // (LDPSWi GPR64z:$Rt, GPR64z:$Rt2, GPR64sp:$Rn, 0)
   18775             :       AsmString = "ldpsw   $\x01, $\x02, [$\x03]";
   18776             :       break;
   18777             :     }
   18778             :     return false;
   18779             :   case AArch64::LDPSi:
   18780          60 :     if (MI->getNumOperands() == 4 &&
   18781         120 :         MI->getOperand(0).isReg() &&
   18782          60 :         MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   18783         120 :         MI->getOperand(1).isReg() &&
   18784          60 :         MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   18785         120 :         MI->getOperand(2).isReg() &&
   18786          60 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18787         120 :         MI->getOperand(3).isImm() &&
   18788          60 :         MI->getOperand(3).getImm() == 0) {
   18789             :       // (LDPSi FPR32Op:$Rt, FPR32Op:$Rt2, GPR64sp:$Rn, 0)
   18790             :       AsmString = "ldp     $\x01, $\x02, [$\x03]";
   18791             :       break;
   18792             :     }
   18793             :     return false;
   18794             :   case AArch64::LDPWi:
   18795          38 :     if (MI->getNumOperands() == 4 &&
   18796          76 :         MI->getOperand(0).isReg() &&
   18797          38 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   18798          76 :         MI->getOperand(1).isReg() &&
   18799          38 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   18800          76 :         MI->getOperand(2).isReg() &&
   18801          38 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18802          76 :         MI->getOperand(3).isImm() &&
   18803          38 :         MI->getOperand(3).getImm() == 0) {
   18804             :       // (LDPWi GPR32z:$Rt, GPR32z:$Rt2, GPR64sp:$Rn, 0)
   18805             :       AsmString = "ldp     $\x01, $\x02, [$\x03]";
   18806             :       break;
   18807             :     }
   18808             :     return false;
   18809             :   case AArch64::LDPXi:
   18810         544 :     if (MI->getNumOperands() == 4 &&
   18811        1088 :         MI->getOperand(0).isReg() &&
   18812         544 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   18813        1088 :         MI->getOperand(1).isReg() &&
   18814         544 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   18815        1088 :         MI->getOperand(2).isReg() &&
   18816         544 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   18817        1088 :         MI->getOperand(3).isImm() &&
   18818         544 :         MI->getOperand(3).getImm() == 0) {
   18819             :       // (LDPXi GPR64z:$Rt, GPR64z:$Rt2, GPR64sp:$Rn, 0)
   18820             :       AsmString = "ldp     $\x01, $\x02, [$\x03]";
   18821             :       break;
   18822             :     }
   18823             :     return false;
   18824             :   case AArch64::LDRAAindexed:
   18825           6 :     if (MI->getNumOperands() == 3 &&
   18826          12 :         MI->getOperand(0).isReg() &&
   18827           6 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   18828          12 :         MI->getOperand(1).isReg() &&
   18829           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   18830           6 :         MI->getOperand(2).isImm() &&
   18831          12 :         MI->getOperand(2).getImm() == 0 &&
   18832             :         STI.getFeatureBits()[AArch64::HasV8_3aOps]) {
   18833             :       // (LDRAAindexed GPR64:$Rt, GPR64sp:$Rn, 0)
   18834             :       AsmString = "ldraa   $\x01, [$\x02]";
   18835             :       break;
   18836             :     }
   18837             :     return false;
   18838             :   case AArch64::LDRABindexed:
   18839           6 :     if (MI->getNumOperands() == 3 &&
   18840          12 :         MI->getOperand(0).isReg() &&
   18841           6 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   18842          12 :         MI->getOperand(1).isReg() &&
   18843           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   18844           6 :         MI->getOperand(2).isImm() &&
   18845          12 :         MI->getOperand(2).getImm() == 0 &&
   18846             :         STI.getFeatureBits()[AArch64::HasV8_3aOps]) {
   18847             :       // (LDRABindexed GPR64:$Rt, GPR64sp:$Rn, 0)
   18848             :       AsmString = "ldrab   $\x01, [$\x02]";
   18849             :       break;
   18850             :     }
   18851             :     return false;
   18852             :   case AArch64::LDRBBroX:
   18853          25 :     if (MI->getNumOperands() == 5 &&
   18854          50 :         MI->getOperand(0).isReg() &&
   18855          25 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   18856          50 :         MI->getOperand(1).isReg() &&
   18857          25 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   18858          50 :         MI->getOperand(2).isReg() &&
   18859          25 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   18860          25 :         MI->getOperand(3).isImm() &&
   18861          25 :         MI->getOperand(3).getImm() == 0 &&
   18862          45 :         MI->getOperand(4).isImm() &&
   18863          20 :         MI->getOperand(4).getImm() == 0) {
   18864             :       // (LDRBBroX GPR32:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
   18865             :       AsmString = "ldrb    $\x01, [$\x02, $\x03]";
   18866             :       break;
   18867             :     }
   18868             :     return false;
   18869             :   case AArch64::LDRBBui:
   18870         175 :     if (MI->getNumOperands() == 3 &&
   18871         350 :         MI->getOperand(0).isReg() &&
   18872         175 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   18873         350 :         MI->getOperand(1).isReg() &&
   18874         175 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   18875         350 :         MI->getOperand(2).isImm() &&
   18876         117 :         MI->getOperand(2).getImm() == 0) {
   18877             :       // (LDRBBui GPR32:$Rt, GPR64sp:$Rn, 0)
   18878             :       AsmString = "ldrb    $\x01, [$\x02]";
   18879             :       break;
   18880             :     }
   18881             :     return false;
   18882             :   case AArch64::LDRBroX:
   18883           7 :     if (MI->getNumOperands() == 5 &&
   18884          14 :         MI->getOperand(0).isReg() &&
   18885           7 :         MRI.getRegClass(AArch64::FPR8RegClassID).contains(MI->getOperand(0).getReg()) &&
   18886          14 :         MI->getOperand(1).isReg() &&
   18887           7 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   18888          14 :         MI->getOperand(2).isReg() &&
   18889           7 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   18890           7 :         MI->getOperand(3).isImm() &&
   18891           7 :         MI->getOperand(3).getImm() == 0 &&
   18892          14 :         MI->getOperand(4).isImm() &&
   18893           7 :         MI->getOperand(4).getImm() == 0) {
   18894             :       // (LDRBroX FPR8Op:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
   18895             :       AsmString = "ldr     $\x01, [$\x02, $\x03]";
   18896             :       break;
   18897             :     }
   18898             :     return false;
   18899             :   case AArch64::LDRBui:
   18900          26 :     if (MI->getNumOperands() == 3 &&
   18901          52 :         MI->getOperand(0).isReg() &&
   18902          26 :         MRI.getRegClass(AArch64::FPR8RegClassID).contains(MI->getOperand(0).getReg()) &&
   18903          52 :         MI->getOperand(1).isReg() &&
   18904          26 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   18905          52 :         MI->getOperand(2).isImm() &&
   18906          11 :         MI->getOperand(2).getImm() == 0) {
   18907             :       // (LDRBui FPR8Op:$Rt, GPR64sp:$Rn, 0)
   18908             :       AsmString = "ldr     $\x01, [$\x02]";
   18909             :       break;
   18910             :     }
   18911             :     return false;
   18912             :   case AArch64::LDRDroX:
   18913          15 :     if (MI->getNumOperands() == 5 &&
   18914          30 :         MI->getOperand(0).isReg() &&
   18915          15 :         MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   18916          30 :         MI->getOperand(1).isReg() &&
   18917          15 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   18918          30 :         MI->getOperand(2).isReg() &&
   18919          15 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   18920          15 :         MI->getOperand(3).isImm() &&
   18921          15 :         MI->getOperand(3).getImm() == 0 &&
   18922          30 :         MI->getOperand(4).isImm() &&
   18923          15 :         MI->getOperand(4).getImm() == 0) {
   18924             :       // (LDRDroX FPR64Op:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
   18925             :       AsmString = "ldr     $\x01, [$\x02, $\x03]";
   18926             :       break;
   18927             :     }
   18928             :     return false;
   18929             :   case AArch64::LDRDui:
   18930         310 :     if (MI->getNumOperands() == 3 &&
   18931         620 :         MI->getOperand(0).isReg() &&
   18932         310 :         MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   18933         620 :         MI->getOperand(1).isReg() &&
   18934         310 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   18935         620 :         MI->getOperand(2).isImm() &&
   18936         256 :         MI->getOperand(2).getImm() == 0) {
   18937             :       // (LDRDui FPR64Op:$Rt, GPR64sp:$Rn, 0)
   18938             :       AsmString = "ldr     $\x01, [$\x02]";
   18939             :       break;
   18940             :     }
   18941             :     return false;
   18942             :   case AArch64::LDRHHroX:
   18943          16 :     if (MI->getNumOperands() == 5 &&
   18944          32 :         MI->getOperand(0).isReg() &&
   18945          16 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   18946          32 :         MI->getOperand(1).isReg() &&
   18947          16 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   18948          32 :         MI->getOperand(2).isReg() &&
   18949          16 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   18950          16 :         MI->getOperand(3).isImm() &&
   18951          16 :         MI->getOperand(3).getImm() == 0 &&
   18952          27 :         MI->getOperand(4).isImm() &&
   18953          11 :         MI->getOperand(4).getImm() == 0) {
   18954             :       // (LDRHHroX GPR32:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
   18955             :       AsmString = "ldrh    $\x01, [$\x02, $\x03]";
   18956             :       break;
   18957             :     }
   18958             :     return false;
   18959             :   case AArch64::LDRHHui:
   18960          76 :     if (MI->getNumOperands() == 3 &&
   18961         152 :         MI->getOperand(0).isReg() &&
   18962          76 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   18963         152 :         MI->getOperand(1).isReg() &&
   18964          76 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   18965         152 :         MI->getOperand(2).isImm() &&
   18966          43 :         MI->getOperand(2).getImm() == 0) {
   18967             :       // (LDRHHui GPR32:$Rt, GPR64sp:$Rn, 0)
   18968             :       AsmString = "ldrh    $\x01, [$\x02]";
   18969             :       break;
   18970             :     }
   18971             :     return false;
   18972             :   case AArch64::LDRHroX:
   18973           8 :     if (MI->getNumOperands() == 5 &&
   18974          16 :         MI->getOperand(0).isReg() &&
   18975           8 :         MRI.getRegClass(AArch64::FPR16RegClassID).contains(MI->getOperand(0).getReg()) &&
   18976          16 :         MI->getOperand(1).isReg() &&
   18977           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   18978          16 :         MI->getOperand(2).isReg() &&
   18979           8 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   18980           8 :         MI->getOperand(3).isImm() &&
   18981           8 :         MI->getOperand(3).getImm() == 0 &&
   18982          16 :         MI->getOperand(4).isImm() &&
   18983           8 :         MI->getOperand(4).getImm() == 0) {
   18984             :       // (LDRHroX FPR16Op:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
   18985             :       AsmString = "ldr     $\x01, [$\x02, $\x03]";
   18986             :       break;
   18987             :     }
   18988             :     return false;
   18989             :   case AArch64::LDRHui:
   18990          55 :     if (MI->getNumOperands() == 3 &&
   18991         110 :         MI->getOperand(0).isReg() &&
   18992          55 :         MRI.getRegClass(AArch64::FPR16RegClassID).contains(MI->getOperand(0).getReg()) &&
   18993         110 :         MI->getOperand(1).isReg() &&
   18994          55 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   18995         110 :         MI->getOperand(2).isImm() &&
   18996          16 :         MI->getOperand(2).getImm() == 0) {
   18997             :       // (LDRHui FPR16Op:$Rt, GPR64sp:$Rn, 0)
   18998             :       AsmString = "ldr     $\x01, [$\x02]";
   18999             :       break;
   19000             :     }
   19001             :     return false;
   19002             :   case AArch64::LDRQroX:
   19003          22 :     if (MI->getNumOperands() == 5 &&
   19004          44 :         MI->getOperand(0).isReg() &&
   19005          22 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
   19006          44 :         MI->getOperand(1).isReg() &&
   19007          22 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   19008          44 :         MI->getOperand(2).isReg() &&
   19009          22 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   19010          22 :         MI->getOperand(3).isImm() &&
   19011          22 :         MI->getOperand(3).getImm() == 0 &&
   19012          44 :         MI->getOperand(4).isImm() &&
   19013          22 :         MI->getOperand(4).getImm() == 0) {
   19014             :       // (LDRQroX FPR128Op:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
   19015             :       AsmString = "ldr     $\x01, [$\x02, $\x03]";
   19016             :       break;
   19017             :     }
   19018             :     return false;
   19019             :   case AArch64::LDRQui:
   19020         491 :     if (MI->getNumOperands() == 3 &&
   19021         982 :         MI->getOperand(0).isReg() &&
   19022         491 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
   19023         982 :         MI->getOperand(1).isReg() &&
   19024         491 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   19025         982 :         MI->getOperand(2).isImm() &&
   19026         394 :         MI->getOperand(2).getImm() == 0) {
   19027             :       // (LDRQui FPR128Op:$Rt, GPR64sp:$Rn, 0)
   19028             :       AsmString = "ldr     $\x01, [$\x02]";
   19029             :       break;
   19030             :     }
   19031             :     return false;
   19032             :   case AArch64::LDRSBWroX:
   19033           8 :     if (MI->getNumOperands() == 5 &&
   19034          16 :         MI->getOperand(0).isReg() &&
   19035           8 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   19036          16 :         MI->getOperand(1).isReg() &&
   19037           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   19038          16 :         MI->getOperand(2).isReg() &&
   19039           8 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   19040           8 :         MI->getOperand(3).isImm() &&
   19041           8 :         MI->getOperand(3).getImm() == 0 &&
   19042          16 :         MI->getOperand(4).isImm() &&
   19043           8 :         MI->getOperand(4).getImm() == 0) {
   19044             :       // (LDRSBWroX GPR32:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
   19045             :       AsmString = "ldrsb   $\x01, [$\x02, $\x03]";
   19046             :       break;
   19047             :     }
   19048             :     return false;
   19049             :   case AArch64::LDRSBWui:
   19050          34 :     if (MI->getNumOperands() == 3 &&
   19051          68 :         MI->getOperand(0).isReg() &&
   19052          34 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   19053          68 :         MI->getOperand(1).isReg() &&
   19054          34 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   19055          68 :         MI->getOperand(2).isImm() &&
   19056          17 :         MI->getOperand(2).getImm() == 0) {
   19057             :       // (LDRSBWui GPR32:$Rt, GPR64sp:$Rn, 0)
   19058             :       AsmString = "ldrsb   $\x01, [$\x02]";
   19059             :       break;
   19060             :     }
   19061             :     return false;
   19062             :   case AArch64::LDRSBXroX:
   19063           1 :     if (MI->getNumOperands() == 5 &&
   19064           2 :         MI->getOperand(0).isReg() &&
   19065           1 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   19066           2 :         MI->getOperand(1).isReg() &&
   19067           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   19068           2 :         MI->getOperand(2).isReg() &&
   19069           1 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   19070           1 :         MI->getOperand(3).isImm() &&
   19071           1 :         MI->getOperand(3).getImm() == 0 &&
   19072           2 :         MI->getOperand(4).isImm() &&
   19073           1 :         MI->getOperand(4).getImm() == 0) {
   19074             :       // (LDRSBXroX GPR64:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
   19075             :       AsmString = "ldrsb   $\x01, [$\x02, $\x03]";
   19076             :       break;
   19077             :     }
   19078             :     return false;
   19079             :   case AArch64::LDRSBXui:
   19080          28 :     if (MI->getNumOperands() == 3 &&
   19081          56 :         MI->getOperand(0).isReg() &&
   19082          28 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   19083          56 :         MI->getOperand(1).isReg() &&
   19084          28 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   19085          56 :         MI->getOperand(2).isImm() &&
   19086           9 :         MI->getOperand(2).getImm() == 0) {
   19087             :       // (LDRSBXui GPR64:$Rt, GPR64sp:$Rn, 0)
   19088             :       AsmString = "ldrsb   $\x01, [$\x02]";
   19089             :       break;
   19090             :     }
   19091             :     return false;
   19092             :   case AArch64::LDRSHWroX:
   19093          12 :     if (MI->getNumOperands() == 5 &&
   19094          24 :         MI->getOperand(0).isReg() &&
   19095          12 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   19096          24 :         MI->getOperand(1).isReg() &&
   19097          12 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   19098          24 :         MI->getOperand(2).isReg() &&
   19099          12 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   19100          12 :         MI->getOperand(3).isImm() &&
   19101          12 :         MI->getOperand(3).getImm() == 0 &&
   19102          24 :         MI->getOperand(4).isImm() &&
   19103          12 :         MI->getOperand(4).getImm() == 0) {
   19104             :       // (LDRSHWroX GPR32:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
   19105             :       AsmString = "ldrsh   $\x01, [$\x02, $\x03]";
   19106             :       break;
   19107             :     }
   19108             :     return false;
   19109             :   case AArch64::LDRSHWui:
   19110          37 :     if (MI->getNumOperands() == 3 &&
   19111          74 :         MI->getOperand(0).isReg() &&
   19112          37 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   19113          74 :         MI->getOperand(1).isReg() &&
   19114          37 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   19115          74 :         MI->getOperand(2).isImm() &&
   19116          22 :         MI->getOperand(2).getImm() == 0) {
   19117             :       // (LDRSHWui GPR32:$Rt, GPR64sp:$Rn, 0)
   19118             :       AsmString = "ldrsh   $\x01, [$\x02]";
   19119             :       break;
   19120             :     }
   19121             :     return false;
   19122             :   case AArch64::LDRSHXroX:
   19123           6 :     if (MI->getNumOperands() == 5 &&
   19124          12 :         MI->getOperand(0).isReg() &&
   19125           6 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   19126          12 :         MI->getOperand(1).isReg() &&
   19127           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   19128          12 :         MI->getOperand(2).isReg() &&
   19129           6 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   19130           6 :         MI->getOperand(3).isImm() &&
   19131           6 :         MI->getOperand(3).getImm() == 0 &&
   19132           7 :         MI->getOperand(4).isImm() &&
   19133           1 :         MI->getOperand(4).getImm() == 0) {
   19134             :       // (LDRSHXroX GPR64:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
   19135             :       AsmString = "ldrsh   $\x01, [$\x02, $\x03]";
   19136             :       break;
   19137             :     }
   19138             :     return false;
   19139             :   case AArch64::LDRSHXui:
   19140          27 :     if (MI->getNumOperands() == 3 &&
   19141          54 :         MI->getOperand(0).isReg() &&
   19142          27 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   19143          54 :         MI->getOperand(1).isReg() &&
   19144          27 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   19145          54 :         MI->getOperand(2).isImm() &&
   19146           7 :         MI->getOperand(2).getImm() == 0) {
   19147             :       // (LDRSHXui GPR64:$Rt, GPR64sp:$Rn, 0)
   19148             :       AsmString = "ldrsh   $\x01, [$\x02]";
   19149             :       break;
   19150             :     }
   19151             :     return false;
   19152             :   case AArch64::LDRSWroX:
   19153           4 :     if (MI->getNumOperands() == 5 &&
   19154           8 :         MI->getOperand(0).isReg() &&
   19155           4 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   19156           8 :         MI->getOperand(1).isReg() &&
   19157           4 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   19158           8 :         MI->getOperand(2).isReg() &&
   19159           4 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   19160           4 :         MI->getOperand(3).isImm() &&
   19161           4 :         MI->getOperand(3).getImm() == 0 &&
   19162           8 :         MI->getOperand(4).isImm() &&
   19163           4 :         MI->getOperand(4).getImm() == 0) {
   19164             :       // (LDRSWroX GPR64:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
   19165             :       AsmString = "ldrsw   $\x01, [$\x02, $\x03]";
   19166             :       break;
   19167             :     }
   19168             :     return false;
   19169             :   case AArch64::LDRSWui:
   19170          41 :     if (MI->getNumOperands() == 3 &&
   19171          82 :         MI->getOperand(0).isReg() &&
   19172          41 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   19173          82 :         MI->getOperand(1).isReg() &&
   19174          41 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   19175          82 :         MI->getOperand(2).isImm() &&
   19176          17 :         MI->getOperand(2).getImm() == 0) {
   19177             :       // (LDRSWui GPR64:$Rt, GPR64sp:$Rn, 0)
   19178             :       AsmString = "ldrsw   $\x01, [$\x02]";
   19179             :       break;
   19180             :     }
   19181             :     return false;
   19182             :   case AArch64::LDRSroX:
   19183          17 :     if (MI->getNumOperands() == 5 &&
   19184          34 :         MI->getOperand(0).isReg() &&
   19185          17 :         MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   19186          34 :         MI->getOperand(1).isReg() &&
   19187          17 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   19188          34 :         MI->getOperand(2).isReg() &&
   19189          17 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   19190          17 :         MI->getOperand(3).isImm() &&
   19191          17 :         MI->getOperand(3).getImm() == 0 &&
   19192          34 :         MI->getOperand(4).isImm() &&
   19193          17 :         MI->getOperand(4).getImm() == 0) {
   19194             :       // (LDRSroX FPR32Op:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
   19195             :       AsmString = "ldr     $\x01, [$\x02, $\x03]";
   19196             :       break;
   19197             :     }
   19198             :     return false;
   19199             :   case AArch64::LDRSui:
   19200          99 :     if (MI->getNumOperands() == 3 &&
   19201         198 :         MI->getOperand(0).isReg() &&
   19202          99 :         MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   19203         198 :         MI->getOperand(1).isReg() &&
   19204          99 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   19205         198 :         MI->getOperand(2).isImm() &&
   19206          48 :         MI->getOperand(2).getImm() == 0) {
   19207             :       // (LDRSui FPR32Op:$Rt, GPR64sp:$Rn, 0)
   19208             :       AsmString = "ldr     $\x01, [$\x02]";
   19209             :       break;
   19210             :     }
   19211             :     return false;
   19212             :   case AArch64::LDRWroX:
   19213          65 :     if (MI->getNumOperands() == 5 &&
   19214         130 :         MI->getOperand(0).isReg() &&
   19215          65 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   19216         130 :         MI->getOperand(1).isReg() &&
   19217          65 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   19218         130 :         MI->getOperand(2).isReg() &&
   19219          65 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   19220          65 :         MI->getOperand(3).isImm() &&
   19221          65 :         MI->getOperand(3).getImm() == 0 &&
   19222         125 :         MI->getOperand(4).isImm() &&
   19223          60 :         MI->getOperand(4).getImm() == 0) {
   19224             :       // (LDRWroX GPR32:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
   19225             :       AsmString = "ldr     $\x01, [$\x02, $\x03]";
   19226             :       break;
   19227             :     }
   19228             :     return false;
   19229             :   case AArch64::LDRWui:
   19230         423 :     if (MI->getNumOperands() == 3 &&
   19231         846 :         MI->getOperand(0).isReg() &&
   19232         423 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   19233         846 :         MI->getOperand(1).isReg() &&
   19234         423 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   19235         846 :         MI->getOperand(2).isImm() &&
   19236         236 :         MI->getOperand(2).getImm() == 0) {
   19237             :       // (LDRWui GPR32z:$Rt, GPR64sp:$Rn, 0)
   19238             :       AsmString = "ldr     $\x01, [$\x02]";
   19239             :       break;
   19240             :     }
   19241             :     return false;
   19242             :   case AArch64::LDRXroX:
   19243          80 :     if (MI->getNumOperands() == 5 &&
   19244         160 :         MI->getOperand(0).isReg() &&
   19245          80 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   19246         160 :         MI->getOperand(1).isReg() &&
   19247          80 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   19248         160 :         MI->getOperand(2).isReg() &&
   19249          80 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   19250          80 :         MI->getOperand(3).isImm() &&
   19251          80 :         MI->getOperand(3).getImm() == 0 &&
   19252         148 :         MI->getOperand(4).isImm() &&
   19253          68 :         MI->getOperand(4).getImm() == 0) {
   19254             :       // (LDRXroX GPR64:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
   19255             :       AsmString = "ldr     $\x01, [$\x02, $\x03]";
   19256             :       break;
   19257             :     }
   19258             :     return false;
   19259             :   case AArch64::LDRXui:
   19260        2539 :     if (MI->getNumOperands() == 3 &&
   19261        5078 :         MI->getOperand(0).isReg() &&
   19262        2539 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   19263        5078 :         MI->getOperand(1).isReg() &&
   19264        2539 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   19265        5096 :         MI->getOperand(2).isImm() &&
   19266        2305 :         MI->getOperand(2).getImm() == 0) {
   19267             :       // (LDRXui GPR64z:$Rt, GPR64sp:$Rn, 0)
   19268             :       AsmString = "ldr     $\x01, [$\x02]";
   19269             :       break;
   19270             :     }
   19271             :     return false;
   19272             :   case AArch64::LDR_PXI:
   19273           6 :     if (MI->getNumOperands() == 3 &&
   19274          12 :         MI->getOperand(0).isReg() &&
   19275           6 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   19276          12 :         MI->getOperand(1).isReg() &&
   19277           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   19278           6 :         MI->getOperand(2).isImm() &&
   19279          12 :         MI->getOperand(2).getImm() == 0 &&
   19280             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   19281             :       // (LDR_PXI PPRAny:$Pt, GPR64sp:$Rn, 0)
   19282             :       AsmString = "ldr     $\xFF\x01\x07, [$\x02]";
   19283             :       break;
   19284             :     }
   19285             :     return false;
   19286             :   case AArch64::LDR_ZXI:
   19287           6 :     if (MI->getNumOperands() == 3 &&
   19288          12 :         MI->getOperand(0).isReg() &&
   19289           6 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   19290          12 :         MI->getOperand(1).isReg() &&
   19291           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   19292           6 :         MI->getOperand(2).isImm() &&
   19293          12 :         MI->getOperand(2).getImm() == 0 &&
   19294             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   19295             :       // (LDR_ZXI ZPRAny:$Zt, GPR64sp:$Rn, 0)
   19296             :       AsmString = "ldr     $\xFF\x01\x07, [$\x02]";
   19297             :       break;
   19298             :     }
   19299             :     return false;
   19300             :   case AArch64::LDSETB:
   19301          16 :     if (MI->getNumOperands() == 3 &&
   19302          16 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   19303          12 :         MI->getOperand(1).isReg() &&
   19304           6 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   19305          12 :         MI->getOperand(2).isReg() &&
   19306          28 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19307             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19308             :       // (LDSETB WZR, GPR32:$Rs, GPR64sp:$Rn)
   19309             :       AsmString = "stsetb  $\x02, [$\x03]";
   19310             :       break;
   19311             :     }
   19312             :     return false;
   19313             :   case AArch64::LDSETH:
   19314          16 :     if (MI->getNumOperands() == 3 &&
   19315          16 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   19316          12 :         MI->getOperand(1).isReg() &&
   19317           6 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   19318          12 :         MI->getOperand(2).isReg() &&
   19319          28 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19320             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19321             :       // (LDSETH WZR, GPR32:$Rs, GPR64sp:$Rn)
   19322             :       AsmString = "stseth  $\x02, [$\x03]";
   19323             :       break;
   19324             :     }
   19325             :     return false;
   19326             :   case AArch64::LDSETLB:
   19327          16 :     if (MI->getNumOperands() == 3 &&
   19328          16 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   19329          12 :         MI->getOperand(1).isReg() &&
   19330           6 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   19331          12 :         MI->getOperand(2).isReg() &&
   19332          28 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19333             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19334             :       // (LDSETLB WZR, GPR32:$Rs, GPR64sp:$Rn)
   19335             :       AsmString = "stsetlb $\x02, [$\x03]";
   19336             :       break;
   19337             :     }
   19338             :     return false;
   19339             :   case AArch64::LDSETLH:
   19340          16 :     if (MI->getNumOperands() == 3 &&
   19341          16 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   19342          12 :         MI->getOperand(1).isReg() &&
   19343           6 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   19344          12 :         MI->getOperand(2).isReg() &&
   19345          28 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19346             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19347             :       // (LDSETLH WZR, GPR32:$Rs, GPR64sp:$Rn)
   19348             :       AsmString = "stsetlh $\x02, [$\x03]";
   19349             :       break;
   19350             :     }
   19351             :     return false;
   19352             :   case AArch64::LDSETLW:
   19353          20 :     if (MI->getNumOperands() == 3 &&
   19354          20 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   19355          20 :         MI->getOperand(1).isReg() &&
   19356          10 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   19357          20 :         MI->getOperand(2).isReg() &&
   19358          40 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19359             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19360             :       // (LDSETLW WZR, GPR32:$Rs, GPR64sp:$Rn)
   19361             :       AsmString = "stsetl  $\x02, [$\x03]";
   19362             :       break;
   19363             :     }
   19364             :     return false;
   19365             :   case AArch64::LDSETLX:
   19366          22 :     if (MI->getNumOperands() == 3 &&
   19367          22 :         MI->getOperand(0).getReg() == AArch64::XZR &&
   19368          24 :         MI->getOperand(1).isReg() &&
   19369          12 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   19370          24 :         MI->getOperand(2).isReg() &&
   19371          46 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19372             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19373             :       // (LDSETLX XZR, GPR64:$Rs, GPR64sp:$Rn)
   19374             :       AsmString = "stsetl  $\x02, [$\x03]";
   19375             :       break;
   19376             :     }
   19377             :     return false;
   19378             :   case AArch64::LDSETW:
   19379          20 :     if (MI->getNumOperands() == 3 &&
   19380          20 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   19381          20 :         MI->getOperand(1).isReg() &&
   19382          10 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   19383          20 :         MI->getOperand(2).isReg() &&
   19384          40 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19385             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19386             :       // (LDSETW WZR, GPR32:$Rs, GPR64sp:$Rn)
   19387             :       AsmString = "stset   $\x02, [$\x03]";
   19388             :       break;
   19389             :     }
   19390             :     return false;
   19391             :   case AArch64::LDSETX:
   19392          22 :     if (MI->getNumOperands() == 3 &&
   19393          22 :         MI->getOperand(0).getReg() == AArch64::XZR &&
   19394          20 :         MI->getOperand(1).isReg() &&
   19395          10 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   19396          20 :         MI->getOperand(2).isReg() &&
   19397          42 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19398             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19399             :       // (LDSETX XZR, GPR64:$Rs, GPR64sp:$Rn)
   19400             :       AsmString = "stset   $\x02, [$\x03]";
   19401             :       break;
   19402             :     }
   19403             :     return false;
   19404             :   case AArch64::LDSMAXB:
   19405          18 :     if (MI->getNumOperands() == 3 &&
   19406          18 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   19407          16 :         MI->getOperand(1).isReg() &&
   19408           8 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   19409          16 :         MI->getOperand(2).isReg() &&
   19410          34 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19411             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19412             :       // (LDSMAXB WZR, GPR32:$Rs, GPR64sp:$Rn)
   19413             :       AsmString = "stsmaxb $\x02, [$\x03]";
   19414             :       break;
   19415             :     }
   19416             :     return false;
   19417             :   case AArch64::LDSMAXH:
   19418          16 :     if (MI->getNumOperands() == 3 &&
   19419          16 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   19420          12 :         MI->getOperand(1).isReg() &&
   19421           6 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   19422          12 :         MI->getOperand(2).isReg() &&
   19423          28 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19424             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19425             :       // (LDSMAXH WZR, GPR32:$Rs, GPR64sp:$Rn)
   19426             :       AsmString = "stsmaxh $\x02, [$\x03]";
   19427             :       break;
   19428             :     }
   19429             :     return false;
   19430             :   case AArch64::LDSMAXLB:
   19431          16 :     if (MI->getNumOperands() == 3 &&
   19432          16 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   19433          12 :         MI->getOperand(1).isReg() &&
   19434           6 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   19435          12 :         MI->getOperand(2).isReg() &&
   19436          28 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19437             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19438             :       // (LDSMAXLB WZR, GPR32:$Rs, GPR64sp:$Rn)
   19439             :       AsmString = "stsmaxlb        $\x02, [$\x03]";
   19440             :       break;
   19441             :     }
   19442             :     return false;
   19443             :   case AArch64::LDSMAXLH:
   19444          16 :     if (MI->getNumOperands() == 3 &&
   19445          16 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   19446          12 :         MI->getOperand(1).isReg() &&
   19447           6 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   19448          12 :         MI->getOperand(2).isReg() &&
   19449          28 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19450             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19451             :       // (LDSMAXLH WZR, GPR32:$Rs, GPR64sp:$Rn)
   19452             :       AsmString = "stsmaxlh        $\x02, [$\x03]";
   19453             :       break;
   19454             :     }
   19455             :     return false;
   19456             :   case AArch64::LDSMAXLW:
   19457          20 :     if (MI->getNumOperands() == 3 &&
   19458          20 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   19459          20 :         MI->getOperand(1).isReg() &&
   19460          10 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   19461          20 :         MI->getOperand(2).isReg() &&
   19462          40 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19463             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19464             :       // (LDSMAXLW WZR, GPR32:$Rs, GPR64sp:$Rn)
   19465             :       AsmString = "stsmaxl $\x02, [$\x03]";
   19466             :       break;
   19467             :     }
   19468             :     return false;
   19469             :   case AArch64::LDSMAXLX:
   19470          20 :     if (MI->getNumOperands() == 3 &&
   19471          20 :         MI->getOperand(0).getReg() == AArch64::XZR &&
   19472          20 :         MI->getOperand(1).isReg() &&
   19473          10 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   19474          20 :         MI->getOperand(2).isReg() &&
   19475          40 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19476             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19477             :       // (LDSMAXLX XZR, GPR64:$Rs, GPR64sp:$Rn)
   19478             :       AsmString = "stsmaxl $\x02, [$\x03]";
   19479             :       break;
   19480             :     }
   19481             :     return false;
   19482             :   case AArch64::LDSMAXW:
   19483          20 :     if (MI->getNumOperands() == 3 &&
   19484          20 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   19485          20 :         MI->getOperand(1).isReg() &&
   19486          10 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   19487          20 :         MI->getOperand(2).isReg() &&
   19488          40 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19489             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19490             :       // (LDSMAXW WZR, GPR32:$Rs, GPR64sp:$Rn)
   19491             :       AsmString = "stsmax  $\x02, [$\x03]";
   19492             :       break;
   19493             :     }
   19494             :     return false;
   19495             :   case AArch64::LDSMAXX:
   19496          20 :     if (MI->getNumOperands() == 3 &&
   19497          20 :         MI->getOperand(0).getReg() == AArch64::XZR &&
   19498          20 :         MI->getOperand(1).isReg() &&
   19499          10 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   19500          20 :         MI->getOperand(2).isReg() &&
   19501          40 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19502             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19503             :       // (LDSMAXX XZR, GPR64:$Rs, GPR64sp:$Rn)
   19504             :       AsmString = "stsmax  $\x02, [$\x03]";
   19505             :       break;
   19506             :     }
   19507             :     return false;
   19508             :   case AArch64::LDSMINB:
   19509          17 :     if (MI->getNumOperands() == 3 &&
   19510          17 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   19511          12 :         MI->getOperand(1).isReg() &&
   19512           6 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   19513          12 :         MI->getOperand(2).isReg() &&
   19514          29 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19515             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19516             :       // (LDSMINB WZR, GPR32:$Rs, GPR64sp:$Rn)
   19517             :       AsmString = "stsminb $\x02, [$\x03]";
   19518             :       break;
   19519             :     }
   19520             :     return false;
   19521             :   case AArch64::LDSMINH:
   19522          18 :     if (MI->getNumOperands() == 3 &&
   19523          18 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   19524          16 :         MI->getOperand(1).isReg() &&
   19525           8 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   19526          16 :         MI->getOperand(2).isReg() &&
   19527          34 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19528             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19529             :       // (LDSMINH WZR, GPR32:$Rs, GPR64sp:$Rn)
   19530             :       AsmString = "stsminh $\x02, [$\x03]";
   19531             :       break;
   19532             :     }
   19533             :     return false;
   19534             :   case AArch64::LDSMINLB:
   19535          18 :     if (MI->getNumOperands() == 3 &&
   19536          18 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   19537          12 :         MI->getOperand(1).isReg() &&
   19538           6 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   19539          12 :         MI->getOperand(2).isReg() &&
   19540          30 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19541             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19542             :       // (LDSMINLB WZR, GPR32:$Rs, GPR64sp:$Rn)
   19543             :       AsmString = "stsminlb        $\x02, [$\x03]";
   19544             :       break;
   19545             :     }
   19546             :     return false;
   19547             :   case AArch64::LDSMINLH:
   19548          16 :     if (MI->getNumOperands() == 3 &&
   19549          16 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   19550          12 :         MI->getOperand(1).isReg() &&
   19551           6 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   19552          12 :         MI->getOperand(2).isReg() &&
   19553          28 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19554             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19555             :       // (LDSMINLH WZR, GPR32:$Rs, GPR64sp:$Rn)
   19556             :       AsmString = "stsminlh        $\x02, [$\x03]";
   19557             :       break;
   19558             :     }
   19559             :     return false;
   19560             :   case AArch64::LDSMINLW:
   19561          20 :     if (MI->getNumOperands() == 3 &&
   19562          20 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   19563          20 :         MI->getOperand(1).isReg() &&
   19564          10 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   19565          20 :         MI->getOperand(2).isReg() &&
   19566          40 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19567             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19568             :       // (LDSMINLW WZR, GPR32:$Rs, GPR64sp:$Rn)
   19569             :       AsmString = "stsminl $\x02, [$\x03]";
   19570             :       break;
   19571             :     }
   19572             :     return false;
   19573             :   case AArch64::LDSMINLX:
   19574          22 :     if (MI->getNumOperands() == 3 &&
   19575          22 :         MI->getOperand(0).getReg() == AArch64::XZR &&
   19576          24 :         MI->getOperand(1).isReg() &&
   19577          12 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   19578          24 :         MI->getOperand(2).isReg() &&
   19579          46 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19580             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19581             :       // (LDSMINLX XZR, GPR64:$Rs, GPR64sp:$Rn)
   19582             :       AsmString = "stsminl $\x02, [$\x03]";
   19583             :       break;
   19584             :     }
   19585             :     return false;
   19586             :   case AArch64::LDSMINW:
   19587          20 :     if (MI->getNumOperands() == 3 &&
   19588          20 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   19589          20 :         MI->getOperand(1).isReg() &&
   19590          10 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   19591          20 :         MI->getOperand(2).isReg() &&
   19592          40 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19593             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19594             :       // (LDSMINW WZR, GPR32:$Rs, GPR64sp:$Rn)
   19595             :       AsmString = "stsmin  $\x02, [$\x03]";
   19596             :       break;
   19597             :     }
   19598             :     return false;
   19599             :   case AArch64::LDSMINX:
   19600          20 :     if (MI->getNumOperands() == 3 &&
   19601          20 :         MI->getOperand(0).getReg() == AArch64::XZR &&
   19602          20 :         MI->getOperand(1).isReg() &&
   19603          10 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   19604          20 :         MI->getOperand(2).isReg() &&
   19605          40 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19606             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19607             :       // (LDSMINX XZR, GPR64:$Rs, GPR64sp:$Rn)
   19608             :       AsmString = "stsmin  $\x02, [$\x03]";
   19609             :       break;
   19610             :     }
   19611             :     return false;
   19612             :   case AArch64::LDTRBi:
   19613           9 :     if (MI->getNumOperands() == 3 &&
   19614          18 :         MI->getOperand(0).isReg() &&
   19615           9 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   19616          18 :         MI->getOperand(1).isReg() &&
   19617           9 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   19618          18 :         MI->getOperand(2).isImm() &&
   19619           9 :         MI->getOperand(2).getImm() == 0) {
   19620             :       // (LDTRBi GPR32:$Rt, GPR64sp:$Rn, 0)
   19621             :       AsmString = "ldtrb   $\x01, [$\x02]";
   19622             :       break;
   19623             :     }
   19624             :     return false;
   19625             :   case AArch64::LDTRHi:
   19626           7 :     if (MI->getNumOperands() == 3 &&
   19627          14 :         MI->getOperand(0).isReg() &&
   19628           7 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   19629          14 :         MI->getOperand(1).isReg() &&
   19630           7 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   19631          14 :         MI->getOperand(2).isImm() &&
   19632           7 :         MI->getOperand(2).getImm() == 0) {
   19633             :       // (LDTRHi GPR32:$Rt, GPR64sp:$Rn, 0)
   19634             :       AsmString = "ldtrh   $\x01, [$\x02]";
   19635             :       break;
   19636             :     }
   19637             :     return false;
   19638             :   case AArch64::LDTRSBWi:
   19639           7 :     if (MI->getNumOperands() == 3 &&
   19640          14 :         MI->getOperand(0).isReg() &&
   19641           7 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   19642          14 :         MI->getOperand(1).isReg() &&
   19643           7 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   19644          14 :         MI->getOperand(2).isImm() &&
   19645           7 :         MI->getOperand(2).getImm() == 0) {
   19646             :       // (LDTRSBWi GPR32:$Rt, GPR64sp:$Rn, 0)
   19647             :       AsmString = "ldtrsb  $\x01, [$\x02]";
   19648             :       break;
   19649             :     }
   19650             :     return false;
   19651             :   case AArch64::LDTRSBXi:
   19652           7 :     if (MI->getNumOperands() == 3 &&
   19653          14 :         MI->getOperand(0).isReg() &&
   19654           7 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   19655          14 :         MI->getOperand(1).isReg() &&
   19656           7 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   19657          14 :         MI->getOperand(2).isImm() &&
   19658           7 :         MI->getOperand(2).getImm() == 0) {
   19659             :       // (LDTRSBXi GPR64:$Rt, GPR64sp:$Rn, 0)
   19660             :       AsmString = "ldtrsb  $\x01, [$\x02]";
   19661             :       break;
   19662             :     }
   19663             :     return false;
   19664             :   case AArch64::LDTRSHWi:
   19665           7 :     if (MI->getNumOperands() == 3 &&
   19666          14 :         MI->getOperand(0).isReg() &&
   19667           7 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   19668          14 :         MI->getOperand(1).isReg() &&
   19669           7 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   19670          14 :         MI->getOperand(2).isImm() &&
   19671           7 :         MI->getOperand(2).getImm() == 0) {
   19672             :       // (LDTRSHWi GPR32:$Rt, GPR64sp:$Rn, 0)
   19673             :       AsmString = "ldtrsh  $\x01, [$\x02]";
   19674             :       break;
   19675             :     }
   19676             :     return false;
   19677             :   case AArch64::LDTRSHXi:
   19678           7 :     if (MI->getNumOperands() == 3 &&
   19679          14 :         MI->getOperand(0).isReg() &&
   19680           7 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   19681          14 :         MI->getOperand(1).isReg() &&
   19682           7 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   19683          14 :         MI->getOperand(2).isImm() &&
   19684           7 :         MI->getOperand(2).getImm() == 0) {
   19685             :       // (LDTRSHXi GPR64:$Rt, GPR64sp:$Rn, 0)
   19686             :       AsmString = "ldtrsh  $\x01, [$\x02]";
   19687             :       break;
   19688             :     }
   19689             :     return false;
   19690             :   case AArch64::LDTRSWi:
   19691           7 :     if (MI->getNumOperands() == 3 &&
   19692          14 :         MI->getOperand(0).isReg() &&
   19693           7 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   19694          14 :         MI->getOperand(1).isReg() &&
   19695           7 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   19696          14 :         MI->getOperand(2).isImm() &&
   19697           7 :         MI->getOperand(2).getImm() == 0) {
   19698             :       // (LDTRSWi GPR64:$Rt, GPR64sp:$Rn, 0)
   19699             :       AsmString = "ldtrsw  $\x01, [$\x02]";
   19700             :       break;
   19701             :     }
   19702             :     return false;
   19703             :   case AArch64::LDTRWi:
   19704           7 :     if (MI->getNumOperands() == 3 &&
   19705          14 :         MI->getOperand(0).isReg() &&
   19706           7 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   19707          14 :         MI->getOperand(1).isReg() &&
   19708           7 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   19709          14 :         MI->getOperand(2).isImm() &&
   19710           7 :         MI->getOperand(2).getImm() == 0) {
   19711             :       // (LDTRWi GPR32:$Rt, GPR64sp:$Rn, 0)
   19712             :       AsmString = "ldtr    $\x01, [$\x02]";
   19713             :       break;
   19714             :     }
   19715             :     return false;
   19716             :   case AArch64::LDTRXi:
   19717           7 :     if (MI->getNumOperands() == 3 &&
   19718          14 :         MI->getOperand(0).isReg() &&
   19719           7 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   19720          14 :         MI->getOperand(1).isReg() &&
   19721           7 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   19722          14 :         MI->getOperand(2).isImm() &&
   19723           7 :         MI->getOperand(2).getImm() == 0) {
   19724             :       // (LDTRXi GPR64:$Rt, GPR64sp:$Rn, 0)
   19725             :       AsmString = "ldtr    $\x01, [$\x02]";
   19726             :       break;
   19727             :     }
   19728             :     return false;
   19729             :   case AArch64::LDUMAXB:
   19730          16 :     if (MI->getNumOperands() == 3 &&
   19731          16 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   19732          12 :         MI->getOperand(1).isReg() &&
   19733           6 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   19734          12 :         MI->getOperand(2).isReg() &&
   19735          28 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19736             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19737             :       // (LDUMAXB WZR, GPR32:$Rs, GPR64sp:$Rn)
   19738             :       AsmString = "stumaxb $\x02, [$\x03]";
   19739             :       break;
   19740             :     }
   19741             :     return false;
   19742             :   case AArch64::LDUMAXH:
   19743          16 :     if (MI->getNumOperands() == 3 &&
   19744          16 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   19745          12 :         MI->getOperand(1).isReg() &&
   19746           6 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   19747          12 :         MI->getOperand(2).isReg() &&
   19748          28 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19749             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19750             :       // (LDUMAXH WZR, GPR32:$Rs, GPR64sp:$Rn)
   19751             :       AsmString = "stumaxh $\x02, [$\x03]";
   19752             :       break;
   19753             :     }
   19754             :     return false;
   19755             :   case AArch64::LDUMAXLB:
   19756          16 :     if (MI->getNumOperands() == 3 &&
   19757          16 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   19758          12 :         MI->getOperand(1).isReg() &&
   19759           6 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   19760          12 :         MI->getOperand(2).isReg() &&
   19761          28 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19762             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19763             :       // (LDUMAXLB WZR, GPR32:$Rs, GPR64sp:$Rn)
   19764             :       AsmString = "stumaxlb        $\x02, [$\x03]";
   19765             :       break;
   19766             :     }
   19767             :     return false;
   19768             :   case AArch64::LDUMAXLH:
   19769          16 :     if (MI->getNumOperands() == 3 &&
   19770          16 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   19771          12 :         MI->getOperand(1).isReg() &&
   19772           6 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   19773          12 :         MI->getOperand(2).isReg() &&
   19774          28 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19775             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19776             :       // (LDUMAXLH WZR, GPR32:$Rs, GPR64sp:$Rn)
   19777             :       AsmString = "stumaxlh        $\x02, [$\x03]";
   19778             :       break;
   19779             :     }
   19780             :     return false;
   19781             :   case AArch64::LDUMAXLW:
   19782          20 :     if (MI->getNumOperands() == 3 &&
   19783          20 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   19784          20 :         MI->getOperand(1).isReg() &&
   19785          10 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   19786          20 :         MI->getOperand(2).isReg() &&
   19787          40 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19788             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19789             :       // (LDUMAXLW WZR, GPR32:$Rs, GPR64sp:$Rn)
   19790             :       AsmString = "stumaxl $\x02, [$\x03]";
   19791             :       break;
   19792             :     }
   19793             :     return false;
   19794             :   case AArch64::LDUMAXLX:
   19795          20 :     if (MI->getNumOperands() == 3 &&
   19796          20 :         MI->getOperand(0).getReg() == AArch64::XZR &&
   19797          20 :         MI->getOperand(1).isReg() &&
   19798          10 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   19799          20 :         MI->getOperand(2).isReg() &&
   19800          40 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19801             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19802             :       // (LDUMAXLX XZR, GPR64:$Rs, GPR64sp:$Rn)
   19803             :       AsmString = "stumaxl $\x02, [$\x03]";
   19804             :       break;
   19805             :     }
   19806             :     return false;
   19807             :   case AArch64::LDUMAXW:
   19808          22 :     if (MI->getNumOperands() == 3 &&
   19809          22 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   19810          24 :         MI->getOperand(1).isReg() &&
   19811          12 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   19812          24 :         MI->getOperand(2).isReg() &&
   19813          46 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19814             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19815             :       // (LDUMAXW WZR, GPR32:$Rs, GPR64sp:$Rn)
   19816             :       AsmString = "stumax  $\x02, [$\x03]";
   19817             :       break;
   19818             :     }
   19819             :     return false;
   19820             :   case AArch64::LDUMAXX:
   19821          20 :     if (MI->getNumOperands() == 3 &&
   19822          20 :         MI->getOperand(0).getReg() == AArch64::XZR &&
   19823          20 :         MI->getOperand(1).isReg() &&
   19824          10 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   19825          20 :         MI->getOperand(2).isReg() &&
   19826          40 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19827             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19828             :       // (LDUMAXX XZR, GPR64:$Rs, GPR64sp:$Rn)
   19829             :       AsmString = "stumax  $\x02, [$\x03]";
   19830             :       break;
   19831             :     }
   19832             :     return false;
   19833             :   case AArch64::LDUMINB:
   19834          16 :     if (MI->getNumOperands() == 3 &&
   19835          16 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   19836          12 :         MI->getOperand(1).isReg() &&
   19837           6 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   19838          12 :         MI->getOperand(2).isReg() &&
   19839          28 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19840             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19841             :       // (LDUMINB WZR, GPR32:$Rs, GPR64sp:$Rn)
   19842             :       AsmString = "stuminb $\x02, [$\x03]";
   19843             :       break;
   19844             :     }
   19845             :     return false;
   19846             :   case AArch64::LDUMINH:
   19847          16 :     if (MI->getNumOperands() == 3 &&
   19848          16 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   19849          12 :         MI->getOperand(1).isReg() &&
   19850           6 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   19851          12 :         MI->getOperand(2).isReg() &&
   19852          28 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19853             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19854             :       // (LDUMINH WZR, GPR32:$Rs, GPR64sp:$Rn)
   19855             :       AsmString = "stuminh $\x02, [$\x03]";
   19856             :       break;
   19857             :     }
   19858             :     return false;
   19859             :   case AArch64::LDUMINLB:
   19860          10 :     if (MI->getNumOperands() == 3 &&
   19861          10 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   19862           0 :         MI->getOperand(1).isReg() &&
   19863           0 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   19864           0 :         MI->getOperand(2).isReg() &&
   19865          10 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19866             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19867             :       // (LDUMINLB WZR, GPR32:$Rs, GPR64sp:$Rn)
   19868             :       AsmString = "stuminlb        $\x02, [$\x03]";
   19869             :       break;
   19870             :     }
   19871             :     return false;
   19872             :   case AArch64::LDUMINLH:
   19873          10 :     if (MI->getNumOperands() == 3 &&
   19874          10 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   19875           0 :         MI->getOperand(1).isReg() &&
   19876           0 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   19877           0 :         MI->getOperand(2).isReg() &&
   19878          10 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19879             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19880             :       // (LDUMINLH WZR, GPR32:$Rs, GPR64sp:$Rn)
   19881             :       AsmString = "stuminlh        $\x02, [$\x03]";
   19882             :       break;
   19883             :     }
   19884             :     return false;
   19885             :   case AArch64::LDUMINLW:
   19886          20 :     if (MI->getNumOperands() == 3 &&
   19887          20 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   19888          20 :         MI->getOperand(1).isReg() &&
   19889          10 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   19890          20 :         MI->getOperand(2).isReg() &&
   19891          40 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19892             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19893             :       // (LDUMINLW WZR, GPR32:$Rs, GPR64sp:$Rn)
   19894             :       AsmString = "stuminl $\x02, [$\x03]";
   19895             :       break;
   19896             :     }
   19897             :     return false;
   19898             :   case AArch64::LDUMINLX:
   19899          14 :     if (MI->getNumOperands() == 3 &&
   19900          14 :         MI->getOperand(0).getReg() == AArch64::XZR &&
   19901           8 :         MI->getOperand(1).isReg() &&
   19902           4 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   19903           8 :         MI->getOperand(2).isReg() &&
   19904          22 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19905             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19906             :       // (LDUMINLX XZR, GPR64:$Rs, GPR64sp:$Rn)
   19907             :       AsmString = "stuminl $\x02, [$\x03]";
   19908             :       break;
   19909             :     }
   19910             :     return false;
   19911             :   case AArch64::LDUMINW:
   19912          22 :     if (MI->getNumOperands() == 3 &&
   19913          22 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   19914          20 :         MI->getOperand(1).isReg() &&
   19915          10 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   19916          20 :         MI->getOperand(2).isReg() &&
   19917          42 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19918             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19919             :       // (LDUMINW WZR, GPR32:$Rs, GPR64sp:$Rn)
   19920             :       AsmString = "stumin  $\x02, [$\x03]";
   19921             :       break;
   19922             :     }
   19923             :     return false;
   19924             :   case AArch64::LDUMINX:
   19925          16 :     if (MI->getNumOperands() == 3 &&
   19926          16 :         MI->getOperand(0).getReg() == AArch64::XZR &&
   19927          12 :         MI->getOperand(1).isReg() &&
   19928           6 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   19929          12 :         MI->getOperand(2).isReg() &&
   19930          28 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   19931             :         STI.getFeatureBits()[AArch64::FeatureLSE]) {
   19932             :       // (LDUMINX XZR, GPR64:$Rs, GPR64sp:$Rn)
   19933             :       AsmString = "stumin  $\x02, [$\x03]";
   19934             :       break;
   19935             :     }
   19936             :     return false;
   19937             :   case AArch64::LDURBBi:
   19938          21 :     if (MI->getNumOperands() == 3 &&
   19939          42 :         MI->getOperand(0).isReg() &&
   19940          21 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   19941          42 :         MI->getOperand(1).isReg() &&
   19942          21 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   19943          42 :         MI->getOperand(2).isImm() &&
   19944          21 :         MI->getOperand(2).getImm() == 0) {
   19945             :       // (LDURBBi GPR32:$Rt, GPR64sp:$Rn, 0)
   19946             :       AsmString = "ldurb   $\x01, [$\x02]";
   19947             :       break;
   19948             :     }
   19949             :     return false;
   19950             :   case AArch64::LDURBi:
   19951          10 :     if (MI->getNumOperands() == 3 &&
   19952          20 :         MI->getOperand(0).isReg() &&
   19953          10 :         MRI.getRegClass(AArch64::FPR8RegClassID).contains(MI->getOperand(0).getReg()) &&
   19954          20 :         MI->getOperand(1).isReg() &&
   19955          10 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   19956          20 :         MI->getOperand(2).isImm() &&
   19957          10 :         MI->getOperand(2).getImm() == 0) {
   19958             :       // (LDURBi FPR8Op:$Rt, GPR64sp:$Rn, 0)
   19959             :       AsmString = "ldur    $\x01, [$\x02]";
   19960             :       break;
   19961             :     }
   19962             :     return false;
   19963             :   case AArch64::LDURDi:
   19964          18 :     if (MI->getNumOperands() == 3 &&
   19965          36 :         MI->getOperand(0).isReg() &&
   19966          18 :         MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   19967          36 :         MI->getOperand(1).isReg() &&
   19968          18 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   19969          36 :         MI->getOperand(2).isImm() &&
   19970          18 :         MI->getOperand(2).getImm() == 0) {
   19971             :       // (LDURDi FPR64Op:$Rt, GPR64sp:$Rn, 0)
   19972             :       AsmString = "ldur    $\x01, [$\x02]";
   19973             :       break;
   19974             :     }
   19975             :     return false;
   19976             :   case AArch64::LDURHHi:
   19977          22 :     if (MI->getNumOperands() == 3 &&
   19978          44 :         MI->getOperand(0).isReg() &&
   19979          22 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   19980          44 :         MI->getOperand(1).isReg() &&
   19981          22 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   19982          44 :         MI->getOperand(2).isImm() &&
   19983          22 :         MI->getOperand(2).getImm() == 0) {
   19984             :       // (LDURHHi GPR32:$Rt, GPR64sp:$Rn, 0)
   19985             :       AsmString = "ldurh   $\x01, [$\x02]";
   19986             :       break;
   19987             :     }
   19988             :     return false;
   19989             :   case AArch64::LDURHi:
   19990          12 :     if (MI->getNumOperands() == 3 &&
   19991          24 :         MI->getOperand(0).isReg() &&
   19992          12 :         MRI.getRegClass(AArch64::FPR16RegClassID).contains(MI->getOperand(0).getReg()) &&
   19993          24 :         MI->getOperand(1).isReg() &&
   19994          12 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   19995          24 :         MI->getOperand(2).isImm() &&
   19996          12 :         MI->getOperand(2).getImm() == 0) {
   19997             :       // (LDURHi FPR16Op:$Rt, GPR64sp:$Rn, 0)
   19998             :       AsmString = "ldur    $\x01, [$\x02]";
   19999             :       break;
   20000             :     }
   20001             :     return false;
   20002             :   case AArch64::LDURQi:
   20003          17 :     if (MI->getNumOperands() == 3 &&
   20004          34 :         MI->getOperand(0).isReg() &&
   20005          17 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
   20006          34 :         MI->getOperand(1).isReg() &&
   20007          17 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   20008          34 :         MI->getOperand(2).isImm() &&
   20009          17 :         MI->getOperand(2).getImm() == 0) {
   20010             :       // (LDURQi FPR128Op:$Rt, GPR64sp:$Rn, 0)
   20011             :       AsmString = "ldur    $\x01, [$\x02]";
   20012             :       break;
   20013             :     }
   20014             :     return false;
   20015             :   case AArch64::LDURSBWi:
   20016          13 :     if (MI->getNumOperands() == 3 &&
   20017          26 :         MI->getOperand(0).isReg() &&
   20018          13 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   20019          26 :         MI->getOperand(1).isReg() &&
   20020          13 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   20021          26 :         MI->getOperand(2).isImm() &&
   20022          13 :         MI->getOperand(2).getImm() == 0) {
   20023             :       // (LDURSBWi GPR32:$Rt, GPR64sp:$Rn, 0)
   20024             :       AsmString = "ldursb  $\x01, [$\x02]";
   20025             :       break;
   20026             :     }
   20027             :     return false;
   20028             :   case AArch64::LDURSBXi:
   20029          10 :     if (MI->getNumOperands() == 3 &&
   20030          20 :         MI->getOperand(0).isReg() &&
   20031          10 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   20032          20 :         MI->getOperand(1).isReg() &&
   20033          10 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   20034          20 :         MI->getOperand(2).isImm() &&
   20035          10 :         MI->getOperand(2).getImm() == 0) {
   20036             :       // (LDURSBXi GPR64:$Rt, GPR64sp:$Rn, 0)
   20037             :       AsmString = "ldursb  $\x01, [$\x02]";
   20038             :       break;
   20039             :     }
   20040             :     return false;
   20041             :   case AArch64::LDURSHWi:
   20042          13 :     if (MI->getNumOperands() == 3 &&
   20043          26 :         MI->getOperand(0).isReg() &&
   20044          13 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   20045          26 :         MI->getOperand(1).isReg() &&
   20046          13 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   20047          26 :         MI->getOperand(2).isImm() &&
   20048          13 :         MI->getOperand(2).getImm() == 0) {
   20049             :       // (LDURSHWi GPR32:$Rt, GPR64sp:$Rn, 0)
   20050             :       AsmString = "ldursh  $\x01, [$\x02]";
   20051             :       break;
   20052             :     }
   20053             :     return false;
   20054             :   case AArch64::LDURSHXi:
   20055          11 :     if (MI->getNumOperands() == 3 &&
   20056          22 :         MI->getOperand(0).isReg() &&
   20057          11 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   20058          22 :         MI->getOperand(1).isReg() &&
   20059          11 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   20060          22 :         MI->getOperand(2).isImm() &&
   20061          11 :         MI->getOperand(2).getImm() == 0) {
   20062             :       // (LDURSHXi GPR64:$Rt, GPR64sp:$Rn, 0)
   20063             :       AsmString = "ldursh  $\x01, [$\x02]";
   20064             :       break;
   20065             :     }
   20066             :     return false;
   20067             :   case AArch64::LDURSWi:
   20068          15 :     if (MI->getNumOperands() == 3 &&
   20069          30 :         MI->getOperand(0).isReg() &&
   20070          15 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   20071          30 :         MI->getOperand(1).isReg() &&
   20072          15 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   20073          30 :         MI->getOperand(2).isImm() &&
   20074          15 :         MI->getOperand(2).getImm() == 0) {
   20075             :       // (LDURSWi GPR64:$Rt, GPR64sp:$Rn, 0)
   20076             :       AsmString = "ldursw  $\x01, [$\x02]";
   20077             :       break;
   20078             :     }
   20079             :     return false;
   20080             :   case AArch64::LDURSi:
   20081          20 :     if (MI->getNumOperands() == 3 &&
   20082          40 :         MI->getOperand(0).isReg() &&
   20083          20 :         MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   20084          40 :         MI->getOperand(1).isReg() &&
   20085          20 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   20086          40 :         MI->getOperand(2).isImm() &&
   20087          20 :         MI->getOperand(2).getImm() == 0) {
   20088             :       // (LDURSi FPR32Op:$Rt, GPR64sp:$Rn, 0)
   20089             :       AsmString = "ldur    $\x01, [$\x02]";
   20090             :       break;
   20091             :     }
   20092             :     return false;
   20093             :   case AArch64::LDURWi:
   20094          50 :     if (MI->getNumOperands() == 3 &&
   20095         100 :         MI->getOperand(0).isReg() &&
   20096          50 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   20097         100 :         MI->getOperand(1).isReg() &&
   20098          50 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   20099         100 :         MI->getOperand(2).isImm() &&
   20100          50 :         MI->getOperand(2).getImm() == 0) {
   20101             :       // (LDURWi GPR32z:$Rt, GPR64sp:$Rn, 0)
   20102             :       AsmString = "ldur    $\x01, [$\x02]";
   20103             :       break;
   20104             :     }
   20105             :     return false;
   20106             :   case AArch64::LDURXi:
   20107          40 :     if (MI->getNumOperands() == 3 &&
   20108          80 :         MI->getOperand(0).isReg() &&
   20109          40 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   20110          80 :         MI->getOperand(1).isReg() &&
   20111          40 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   20112          80 :         MI->getOperand(2).isImm() &&
   20113          40 :         MI->getOperand(2).getImm() == 0) {
   20114             :       // (LDURXi GPR64z:$Rt, GPR64sp:$Rn, 0)
   20115             :       AsmString = "ldur    $\x01, [$\x02]";
   20116             :       break;
   20117             :     }
   20118             :     return false;
   20119             :   case AArch64::MADDWrrr:
   20120          70 :     if (MI->getNumOperands() == 4 &&
   20121         140 :         MI->getOperand(0).isReg() &&
   20122          70 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   20123         140 :         MI->getOperand(1).isReg() &&
   20124          70 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   20125         140 :         MI->getOperand(2).isReg() &&
   20126         140 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
   20127          70 :         MI->getOperand(3).getReg() == AArch64::WZR) {
   20128             :       // (MADDWrrr GPR32:$dst, GPR32:$src1, GPR32:$src2, WZR)
   20129             :       AsmString = "mul     $\x01, $\x02, $\x03";
   20130             :       break;
   20131             :     }
   20132             :     return false;
   20133             :   case AArch64::MADDXrrr:
   20134         117 :     if (MI->getNumOperands() == 4 &&
   20135         234 :         MI->getOperand(0).isReg() &&
   20136         117 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   20137         234 :         MI->getOperand(1).isReg() &&
   20138         117 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   20139         234 :         MI->getOperand(2).isReg() &&
   20140         234 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   20141         117 :         MI->getOperand(3).getReg() == AArch64::XZR) {
   20142             :       // (MADDXrrr GPR64:$dst, GPR64:$src1, GPR64:$src2, XZR)
   20143             :       AsmString = "mul     $\x01, $\x02, $\x03";
   20144             :       break;
   20145             :     }
   20146             :     return false;
   20147             :   case AArch64::MSUBWrrr:
   20148         171 :     if (MI->getNumOperands() == 4 &&
   20149         342 :         MI->getOperand(0).isReg() &&
   20150         171 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   20151         342 :         MI->getOperand(1).isReg() &&
   20152         171 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   20153         342 :         MI->getOperand(2).isReg() &&
   20154         342 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
   20155         171 :         MI->getOperand(3).getReg() == AArch64::WZR) {
   20156             :       // (MSUBWrrr GPR32:$dst, GPR32:$src1, GPR32:$src2, WZR)
   20157             :       AsmString = "mneg    $\x01, $\x02, $\x03";
   20158             :       break;
   20159             :     }
   20160             :     return false;
   20161             :   case AArch64::MSUBXrrr:
   20162          45 :     if (MI->getNumOperands() == 4 &&
   20163          90 :         MI->getOperand(0).isReg() &&
   20164          45 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   20165          90 :         MI->getOperand(1).isReg() &&
   20166          45 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   20167          90 :         MI->getOperand(2).isReg() &&
   20168          90 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   20169          45 :         MI->getOperand(3).getReg() == AArch64::XZR) {
   20170             :       // (MSUBXrrr GPR64:$dst, GPR64:$src1, GPR64:$src2, XZR)
   20171             :       AsmString = "mneg    $\x01, $\x02, $\x03";
   20172             :       break;
   20173             :     }
   20174             :     return false;
   20175             :   case AArch64::NOTv16i8:
   20176         249 :     if (MI->getNumOperands() == 2 &&
   20177         498 :         MI->getOperand(0).isReg() &&
   20178         249 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
   20179         747 :         MI->getOperand(1).isReg() &&
   20180         249 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg())) {
   20181             :       // (NOTv16i8 V128:$Vd, V128:$Vn)
   20182             :       AsmString = "mvn $\xFF\x01\x0C.16b, $\xFF\x02\x0C.16b";
   20183             :       break;
   20184             :     }
   20185             :     return false;
   20186             :   case AArch64::NOTv8i8:
   20187          36 :     if (MI->getNumOperands() == 2 &&
   20188          72 :         MI->getOperand(0).isReg() &&
   20189          36 :         MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   20190         108 :         MI->getOperand(1).isReg() &&
   20191          36 :         MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg())) {
   20192             :       // (NOTv8i8 V64:$Vd, V64:$Vn)
   20193             :       AsmString = "mvn $\xFF\x01\x0C.8b, $\xFF\x02\x0C.8b";
   20194             :       break;
   20195             :     }
   20196             :     return false;
   20197             :   case AArch64::ORNWrs:
   20198         131 :     if (MI->getNumOperands() == 4 &&
   20199         262 :         MI->getOperand(0).isReg() &&
   20200         131 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   20201         131 :         MI->getOperand(1).getReg() == AArch64::WZR &&
   20202         222 :         MI->getOperand(2).isReg() &&
   20203         111 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
   20204         242 :         MI->getOperand(3).isImm() &&
   20205         111 :         MI->getOperand(3).getImm() == 0) {
   20206             :       // (ORNWrs GPR32:$Wd, WZR, GPR32:$Wm, 0)
   20207             :       AsmString = "mvn $\x01, $\x03";
   20208             :       break;
   20209             :     }
   20210          20 :     if (MI->getNumOperands() == 4 &&
   20211          40 :         MI->getOperand(0).isReg() &&
   20212          20 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   20213          20 :         MI->getOperand(1).getReg() == AArch64::WZR &&
   20214          20 :         MI->getOperand(2).isReg() &&
   20215           0 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
   20216             :       // (ORNWrs GPR32:$Wd, WZR, GPR32:$Wm, logical_shift32:$sh)
   20217             :       AsmString = "mvn $\x01, $\x03$\xFF\x04\x02";
   20218             :       break;
   20219             :     }
   20220          20 :     if (MI->getNumOperands() == 4 &&
   20221          40 :         MI->getOperand(0).isReg() &&
   20222          20 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   20223          40 :         MI->getOperand(1).isReg() &&
   20224          20 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   20225          40 :         MI->getOperand(2).isReg() &&
   20226          20 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
   20227          40 :         MI->getOperand(3).isImm() &&
   20228          20 :         MI->getOperand(3).getImm() == 0) {
   20229             :       // (ORNWrs GPR32:$dst, GPR32:$src1, GPR32:$src2, 0)
   20230             :       AsmString = "orn     $\x01, $\x02, $\x03";
   20231             :       break;
   20232             :     }
   20233             :     return false;
   20234             :   case AArch64::ORNXrs:
   20235          71 :     if (MI->getNumOperands() == 4 &&
   20236         142 :         MI->getOperand(0).isReg() &&
   20237          71 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   20238          71 :         MI->getOperand(1).getReg() == AArch64::XZR &&
   20239         106 :         MI->getOperand(2).isReg() &&
   20240          53 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   20241         124 :         MI->getOperand(3).isImm() &&
   20242          53 :         MI->getOperand(3).getImm() == 0) {
   20243             :       // (ORNXrs GPR64:$Xd, XZR, GPR64:$Xm, 0)
   20244             :       AsmString = "mvn $\x01, $\x03";
   20245             :       break;
   20246             :     }
   20247          18 :     if (MI->getNumOperands() == 4 &&
   20248          36 :         MI->getOperand(0).isReg() &&
   20249          18 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   20250          18 :         MI->getOperand(1).getReg() == AArch64::XZR &&
   20251          18 :         MI->getOperand(2).isReg() &&
   20252           0 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
   20253             :       // (ORNXrs GPR64:$Xd, XZR, GPR64:$Xm, logical_shift64:$sh)
   20254             :       AsmString = "mvn $\x01, $\x03$\xFF\x04\x02";
   20255             :       break;
   20256             :     }
   20257          18 :     if (MI->getNumOperands() == 4 &&
   20258          36 :         MI->getOperand(0).isReg() &&
   20259          18 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   20260          36 :         MI->getOperand(1).isReg() &&
   20261          18 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   20262          36 :         MI->getOperand(2).isReg() &&
   20263          18 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   20264          36 :         MI->getOperand(3).isImm() &&
   20265          18 :         MI->getOperand(3).getImm() == 0) {
   20266             :       // (ORNXrs GPR64:$dst, GPR64:$src1, GPR64:$src2, 0)
   20267             :       AsmString = "orn     $\x01, $\x02, $\x03";
   20268             :       break;
   20269             :     }
   20270             :     return false;
   20271             :   case AArch64::ORRS_PPzPP:
   20272          10 :     if (MI->getNumOperands() == 4 &&
   20273          20 :         MI->getOperand(0).isReg() &&
   20274          10 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   20275          20 :         MI->getOperand(1).isReg() &&
   20276          10 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
   20277          10 :         MI->getOperand(2).isReg() &&
   20278          10 :         MI->getOperand(2).getReg() == MI->getOperand(1).getReg() &&
   20279          10 :         MI->getOperand(3).isReg() &&
   20280          20 :         MI->getOperand(3).getReg() == MI->getOperand(1).getReg() &&
   20281             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   20282             :       // (ORRS_PPzPP PPR8:$Pd, PPR8:$Pn, PPR8:$Pn, PPR8:$Pn)
   20283             :       AsmString = "movs $\xFF\x01\x06, $\xFF\x02\x06";
   20284             :       break;
   20285             :     }
   20286             :     return false;
   20287             :   case AArch64::ORRWrs:
   20288         566 :     if (MI->getNumOperands() == 4 &&
   20289        1132 :         MI->getOperand(0).isReg() &&
   20290         566 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   20291         566 :         MI->getOperand(1).getReg() == AArch64::WZR &&
   20292         970 :         MI->getOperand(2).isReg() &&
   20293         485 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
   20294        1051 :         MI->getOperand(3).isImm() &&
   20295         485 :         MI->getOperand(3).getImm() == 0) {
   20296             :       // (ORRWrs GPR32:$dst, WZR, GPR32:$src, 0)
   20297             :       AsmString = "mov $\x01, $\x03";
   20298             :       break;
   20299             :     }
   20300          81 :     if (MI->getNumOperands() == 4 &&
   20301         162 :         MI->getOperand(0).isReg() &&
   20302          81 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   20303         162 :         MI->getOperand(1).isReg() &&
   20304          81 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   20305         162 :         MI->getOperand(2).isReg() &&
   20306          81 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
   20307         162 :         MI->getOperand(3).isImm() &&
   20308          81 :         MI->getOperand(3).getImm() == 0) {
   20309             :       // (ORRWrs GPR32:$dst, GPR32:$src1, GPR32:$src2, 0)
   20310             :       AsmString = "orr     $\x01, $\x02, $\x03";
   20311             :       break;
   20312             :     }
   20313             :     return false;
   20314             :   case AArch64::ORRXrs:
   20315         484 :     if (MI->getNumOperands() == 4 &&
   20316         968 :         MI->getOperand(0).isReg() &&
   20317         484 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   20318         484 :         MI->getOperand(1).getReg() == AArch64::XZR &&
   20319         882 :         MI->getOperand(2).isReg() &&
   20320         441 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   20321         925 :         MI->getOperand(3).isImm() &&
   20322         441 :         MI->getOperand(3).getImm() == 0) {
   20323             :       // (ORRXrs GPR64:$dst, XZR, GPR64:$src, 0)
   20324             :       AsmString = "mov $\x01, $\x03";
   20325             :       break;
   20326             :     }
   20327          43 :     if (MI->getNumOperands() == 4 &&
   20328          86 :         MI->getOperand(0).isReg() &&
   20329          43 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   20330          86 :         MI->getOperand(1).isReg() &&
   20331          43 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   20332          86 :         MI->getOperand(2).isReg() &&
   20333          43 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   20334          86 :         MI->getOperand(3).isImm() &&
   20335          43 :         MI->getOperand(3).getImm() == 0) {
   20336             :       // (ORRXrs GPR64:$dst, GPR64:$src1, GPR64:$src2, 0)
   20337             :       AsmString = "orr     $\x01, $\x02, $\x03";
   20338             :       break;
   20339             :     }
   20340             :     return false;
   20341             :   case AArch64::ORR_PPzPP:
   20342          10 :     if (MI->getNumOperands() == 4 &&
   20343          20 :         MI->getOperand(0).isReg() &&
   20344          10 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   20345          20 :         MI->getOperand(1).isReg() &&
   20346          10 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
   20347          10 :         MI->getOperand(2).isReg() &&
   20348          10 :         MI->getOperand(2).getReg() == MI->getOperand(1).getReg() &&
   20349          10 :         MI->getOperand(3).isReg() &&
   20350          20 :         MI->getOperand(3).getReg() == MI->getOperand(1).getReg() &&
   20351             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   20352             :       // (ORR_PPzPP PPR8:$Pd, PPR8:$Pn, PPR8:$Pn, PPR8:$Pn)
   20353             :       AsmString = "mov $\xFF\x01\x06, $\xFF\x02\x06";
   20354             :       break;
   20355             :     }
   20356             :     return false;
   20357             :   case AArch64::ORR_ZI:
   20358          36 :     if (MI->getNumOperands() == 3 &&
   20359          72 :         MI->getOperand(0).isReg() &&
   20360          72 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   20361          80 :         AArch64InstPrinterValidateMCOperand(MI->getOperand(2), STI, 1) &&
   20362             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   20363             :       // (ORR_ZI ZPR8:$Zdn, sve_logical_imm8:$imm)
   20364             :       AsmString = "orr     $\xFF\x01\x06, $\xFF\x01\x06, $\xFF\x03\x08";
   20365             :       break;
   20366             :     }
   20367          28 :     if (MI->getNumOperands() == 3 &&
   20368          56 :         MI->getOperand(0).isReg() &&
   20369          56 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   20370          64 :         AArch64InstPrinterValidateMCOperand(MI->getOperand(2), STI, 2) &&
   20371             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   20372             :       // (ORR_ZI ZPR16:$Zdn, sve_logical_imm16:$imm)
   20373             :       AsmString = "orr     $\xFF\x01\x09, $\xFF\x01\x09, $\xFF\x03\x0A";
   20374             :       break;
   20375             :     }
   20376          20 :     if (MI->getNumOperands() == 3 &&
   20377          40 :         MI->getOperand(0).isReg() &&
   20378          40 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   20379          48 :         AArch64InstPrinterValidateMCOperand(MI->getOperand(2), STI, 3) &&
   20380             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   20381             :       // (ORR_ZI ZPR32:$Zdn, sve_logical_imm32:$imm)
   20382             :       AsmString = "orr     $\xFF\x01\x0B, $\xFF\x01\x0B, $\xFF\x03\x04";
   20383             :       break;
   20384             :     }
   20385             :     return false;
   20386             :   case AArch64::ORR_ZZZ:
   20387           8 :     if (MI->getNumOperands() == 3 &&
   20388          16 :         MI->getOperand(0).isReg() &&
   20389           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   20390          16 :         MI->getOperand(1).isReg() &&
   20391           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(1).getReg()) &&
   20392           8 :         MI->getOperand(2).isReg() &&
   20393          16 :         MI->getOperand(2).getReg() == MI->getOperand(1).getReg() &&
   20394             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   20395             :       // (ORR_ZZZ ZPR64:$Zd, ZPR64:$Zn, ZPR64:$Zn)
   20396             :       AsmString = "mov $\xFF\x01\x10, $\xFF\x02\x10";
   20397             :       break;
   20398             :     }
   20399             :     return false;
   20400             :   case AArch64::ORRv16i8:
   20401         691 :     if (MI->getNumOperands() == 3 &&
   20402        1382 :         MI->getOperand(0).isReg() &&
   20403         691 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
   20404        1382 :         MI->getOperand(1).isReg() &&
   20405         691 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
   20406        1382 :         MI->getOperand(2).isReg() &&
   20407         691 :         MI->getOperand(2).getReg() == MI->getOperand(1).getReg()) {
   20408             :       // (ORRv16i8 V128:$dst, V128:$src, V128:$src)
   20409             :       AsmString = "mov     $\xFF\x01\x0C.16b, $\xFF\x02\x0C.16b";
   20410             :       break;
   20411             :     }
   20412             :     return false;
   20413             :   case AArch64::ORRv8i8:
   20414          27 :     if (MI->getNumOperands() == 3 &&
   20415          54 :         MI->getOperand(0).isReg() &&
   20416          27 :         MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   20417          54 :         MI->getOperand(1).isReg() &&
   20418          27 :         MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   20419          54 :         MI->getOperand(2).isReg() &&
   20420          27 :         MI->getOperand(2).getReg() == MI->getOperand(1).getReg()) {
   20421             :       // (ORRv8i8 V64:$dst, V64:$src, V64:$src)
   20422             :       AsmString = "mov     $\xFF\x01\x0C.8b, $\xFF\x02\x0C.8b";
   20423             :       break;
   20424             :     }
   20425             :     return false;
   20426             :   case AArch64::PRFB_D_PZI:
   20427           4 :     if (MI->getNumOperands() == 4 &&
   20428           8 :         MI->getOperand(1).isReg() &&
   20429           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   20430           8 :         MI->getOperand(2).isReg() &&
   20431           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   20432           4 :         MI->getOperand(3).isImm() &&
   20433           8 :         MI->getOperand(3).getImm() == 0 &&
   20434             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   20435             :       // (PRFB_D_PZI sve_prfop:$prfop, PPR3bAny:$Pg, ZPR64:$Zn, 0)
   20436             :       AsmString = "prfb    $\xFF\x01\x33, $\xFF\x02\x07, [$\xFF\x03\x10]";
   20437             :       break;
   20438             :     }
   20439             :     return false;
   20440             :   case AArch64::PRFB_PRI:
   20441          60 :     if (MI->getNumOperands() == 4 &&
   20442         120 :         MI->getOperand(1).isReg() &&
   20443          60 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   20444         120 :         MI->getOperand(2).isReg() &&
   20445          60 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   20446          60 :         MI->getOperand(3).isImm() &&
   20447         120 :         MI->getOperand(3).getImm() == 0 &&
   20448             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   20449             :       // (PRFB_PRI sve_prfop:$prfop, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   20450             :       AsmString = "prfb    $\xFF\x01\x33, $\xFF\x02\x07, [$\x03]";
   20451             :       break;
   20452             :     }
   20453             :     return false;
   20454             :   case AArch64::PRFB_S_PZI:
   20455           4 :     if (MI->getNumOperands() == 4 &&
   20456           8 :         MI->getOperand(1).isReg() &&
   20457           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   20458           8 :         MI->getOperand(2).isReg() &&
   20459           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   20460           4 :         MI->getOperand(3).isImm() &&
   20461           8 :         MI->getOperand(3).getImm() == 0 &&
   20462             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   20463             :       // (PRFB_S_PZI sve_prfop:$prfop, PPR3bAny:$Pg, ZPR32:$Zn, 0)
   20464             :       AsmString = "prfb    $\xFF\x01\x33, $\xFF\x02\x07, [$\xFF\x03\x0B]";
   20465             :       break;
   20466             :     }
   20467             :     return false;
   20468             :   case AArch64::PRFD_D_PZI:
   20469           4 :     if (MI->getNumOperands() == 4 &&
   20470           8 :         MI->getOperand(1).isReg() &&
   20471           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   20472           8 :         MI->getOperand(2).isReg() &&
   20473           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   20474           4 :         MI->getOperand(3).isImm() &&
   20475           8 :         MI->getOperand(3).getImm() == 0 &&
   20476             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   20477             :       // (PRFD_D_PZI sve_prfop:$prfop, PPR3bAny:$Pg, ZPR64:$Zn, 0)
   20478             :       AsmString = "prfd    $\xFF\x01\x33, $\xFF\x02\x07, [$\xFF\x03\x10]";
   20479             :       break;
   20480             :     }
   20481             :     return false;
   20482             :   case AArch64::PRFD_PRI:
   20483          60 :     if (MI->getNumOperands() == 4 &&
   20484         120 :         MI->getOperand(1).isReg() &&
   20485          60 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   20486         120 :         MI->getOperand(2).isReg() &&
   20487          60 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   20488          60 :         MI->getOperand(3).isImm() &&
   20489         120 :         MI->getOperand(3).getImm() == 0 &&
   20490             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   20491             :       // (PRFD_PRI sve_prfop:$prfop, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   20492             :       AsmString = "prfd    $\xFF\x01\x33, $\xFF\x02\x07, [$\x03]";
   20493             :       break;
   20494             :     }
   20495             :     return false;
   20496             :   case AArch64::PRFD_S_PZI:
   20497           4 :     if (MI->getNumOperands() == 4 &&
   20498           8 :         MI->getOperand(1).isReg() &&
   20499           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   20500           8 :         MI->getOperand(2).isReg() &&
   20501           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   20502           4 :         MI->getOperand(3).isImm() &&
   20503           8 :         MI->getOperand(3).getImm() == 0 &&
   20504             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   20505             :       // (PRFD_S_PZI sve_prfop:$prfop, PPR3bAny:$Pg, ZPR32:$Zn, 0)
   20506             :       AsmString = "prfd    $\xFF\x01\x33, $\xFF\x02\x07, [$\xFF\x03\x0B]";
   20507             :       break;
   20508             :     }
   20509             :     return false;
   20510             :   case AArch64::PRFH_D_PZI:
   20511           4 :     if (MI->getNumOperands() == 4 &&
   20512           8 :         MI->getOperand(1).isReg() &&
   20513           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   20514           8 :         MI->getOperand(2).isReg() &&
   20515           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   20516           4 :         MI->getOperand(3).isImm() &&
   20517           8 :         MI->getOperand(3).getImm() == 0 &&
   20518             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   20519             :       // (PRFH_D_PZI sve_prfop:$prfop, PPR3bAny:$Pg, ZPR64:$Zn, 0)
   20520             :       AsmString = "prfh    $\xFF\x01\x33, $\xFF\x02\x07, [$\xFF\x03\x10]";
   20521             :       break;
   20522             :     }
   20523             :     return false;
   20524             :   case AArch64::PRFH_PRI:
   20525          60 :     if (MI->getNumOperands() == 4 &&
   20526         120 :         MI->getOperand(1).isReg() &&
   20527          60 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   20528         120 :         MI->getOperand(2).isReg() &&
   20529          60 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   20530          60 :         MI->getOperand(3).isImm() &&
   20531         120 :         MI->getOperand(3).getImm() == 0 &&
   20532             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   20533             :       // (PRFH_PRI sve_prfop:$prfop, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   20534             :       AsmString = "prfh    $\xFF\x01\x33, $\xFF\x02\x07, [$\x03]";
   20535             :       break;
   20536             :     }
   20537             :     return false;
   20538             :   case AArch64::PRFH_S_PZI:
   20539           4 :     if (MI->getNumOperands() == 4 &&
   20540           8 :         MI->getOperand(1).isReg() &&
   20541           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   20542           8 :         MI->getOperand(2).isReg() &&
   20543           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   20544           4 :         MI->getOperand(3).isImm() &&
   20545           8 :         MI->getOperand(3).getImm() == 0 &&
   20546             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   20547             :       // (PRFH_S_PZI sve_prfop:$prfop, PPR3bAny:$Pg, ZPR32:$Zn, 0)
   20548             :       AsmString = "prfh    $\xFF\x01\x33, $\xFF\x02\x07, [$\xFF\x03\x0B]";
   20549             :       break;
   20550             :     }
   20551             :     return false;
   20552             :   case AArch64::PRFMroX:
   20553           3 :     if (MI->getNumOperands() == 5 &&
   20554           6 :         MI->getOperand(1).isReg() &&
   20555           3 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   20556           6 :         MI->getOperand(2).isReg() &&
   20557           3 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   20558           3 :         MI->getOperand(3).isImm() &&
   20559           3 :         MI->getOperand(3).getImm() == 0 &&
   20560           6 :         MI->getOperand(4).isImm() &&
   20561           3 :         MI->getOperand(4).getImm() == 0) {
   20562             :       // (PRFMroX prfop:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
   20563             :       AsmString = "prfm $\xFF\x01\x34, [$\x02, $\x03]";
   20564             :       break;
   20565             :     }
   20566             :     return false;
   20567             :   case AArch64::PRFMui:
   20568         130 :     if (MI->getNumOperands() == 3 &&
   20569         260 :         MI->getOperand(1).isReg() &&
   20570         130 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   20571         260 :         MI->getOperand(2).isImm() &&
   20572         130 :         MI->getOperand(2).getImm() == 0) {
   20573             :       // (PRFMui prfop:$Rt, GPR64sp:$Rn, 0)
   20574             :       AsmString = "prfm $\xFF\x01\x34, [$\x02]";
   20575             :       break;
   20576             :     }
   20577             :     return false;
   20578             :   case AArch64::PRFUMi:
   20579          19 :     if (MI->getNumOperands() == 3 &&
   20580          38 :         MI->getOperand(1).isReg() &&
   20581          19 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   20582          38 :         MI->getOperand(2).isImm() &&
   20583          19 :         MI->getOperand(2).getImm() == 0) {
   20584             :       // (PRFUMi prfop:$Rt, GPR64sp:$Rn, 0)
   20585             :       AsmString = "prfum   $\xFF\x01\x34, [$\x02]";
   20586             :       break;
   20587             :     }
   20588             :     return false;
   20589             :   case AArch64::PRFW_D_PZI:
   20590           4 :     if (MI->getNumOperands() == 4 &&
   20591           8 :         MI->getOperand(1).isReg() &&
   20592           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   20593           8 :         MI->getOperand(2).isReg() &&
   20594           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   20595           4 :         MI->getOperand(3).isImm() &&
   20596           8 :         MI->getOperand(3).getImm() == 0 &&
   20597             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   20598             :       // (PRFW_D_PZI sve_prfop:$prfop, PPR3bAny:$Pg, ZPR64:$Zn, 0)
   20599             :       AsmString = "prfw    $\xFF\x01\x33, $\xFF\x02\x07, [$\xFF\x03\x10]";
   20600             :       break;
   20601             :     }
   20602             :     return false;
   20603             :   case AArch64::PRFW_PRI:
   20604          60 :     if (MI->getNumOperands() == 4 &&
   20605         120 :         MI->getOperand(1).isReg() &&
   20606          60 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   20607         120 :         MI->getOperand(2).isReg() &&
   20608          60 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   20609          60 :         MI->getOperand(3).isImm() &&
   20610         120 :         MI->getOperand(3).getImm() == 0 &&
   20611             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   20612             :       // (PRFW_PRI sve_prfop:$prfop, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   20613             :       AsmString = "prfw    $\xFF\x01\x33, $\xFF\x02\x07, [$\x03]";
   20614             :       break;
   20615             :     }
   20616             :     return false;
   20617             :   case AArch64::PRFW_S_PZI:
   20618           4 :     if (MI->getNumOperands() == 4 &&
   20619           8 :         MI->getOperand(1).isReg() &&
   20620           4 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   20621           8 :         MI->getOperand(2).isReg() &&
   20622           4 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   20623           4 :         MI->getOperand(3).isImm() &&
   20624           8 :         MI->getOperand(3).getImm() == 0 &&
   20625             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   20626             :       // (PRFW_S_PZI sve_prfop:$prfop, PPR3bAny:$Pg, ZPR32:$Zn, 0)
   20627             :       AsmString = "prfw    $\xFF\x01\x33, $\xFF\x02\x07, [$\xFF\x03\x0B]";
   20628             :       break;
   20629             :     }
   20630             :     return false;
   20631             :   case AArch64::PTRUES_B:
   20632           4 :     if (MI->getNumOperands() == 2 &&
   20633           8 :         MI->getOperand(0).isReg() &&
   20634           4 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   20635           4 :         MI->getOperand(1).isImm() &&
   20636           8 :         MI->getOperand(1).getImm() == 31 &&
   20637             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   20638             :       // (PTRUES_B PPR8:$Pd, { 1, 1, 1, 1, 1 })
   20639             :       AsmString = "ptrues  $\xFF\x01\x06";
   20640             :       break;
   20641             :     }
   20642             :     return false;
   20643             :   case AArch64::PTRUES_D:
   20644           4 :     if (MI->getNumOperands() == 2 &&
   20645           8 :         MI->getOperand(0).isReg() &&
   20646           4 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   20647           4 :         MI->getOperand(1).isImm() &&
   20648           8 :         MI->getOperand(1).getImm() == 31 &&
   20649             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   20650             :       // (PTRUES_D PPR64:$Pd, { 1, 1, 1, 1, 1 })
   20651             :       AsmString = "ptrues  $\xFF\x01\x10";
   20652             :       break;
   20653             :     }
   20654             :     return false;
   20655             :   case AArch64::PTRUES_H:
   20656           4 :     if (MI->getNumOperands() == 2 &&
   20657           8 :         MI->getOperand(0).isReg() &&
   20658           4 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   20659           4 :         MI->getOperand(1).isImm() &&
   20660           8 :         MI->getOperand(1).getImm() == 31 &&
   20661             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   20662             :       // (PTRUES_H PPR16:$Pd, { 1, 1, 1, 1, 1 })
   20663             :       AsmString = "ptrues  $\xFF\x01\x09";
   20664             :       break;
   20665             :     }
   20666             :     return false;
   20667             :   case AArch64::PTRUES_S:
   20668          68 :     if (MI->getNumOperands() == 2 &&
   20669         136 :         MI->getOperand(0).isReg() &&
   20670          68 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   20671          68 :         MI->getOperand(1).isImm() &&
   20672         136 :         MI->getOperand(1).getImm() == 31 &&
   20673             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   20674             :       // (PTRUES_S PPR32:$Pd, { 1, 1, 1, 1, 1 })
   20675             :       AsmString = "ptrues  $\xFF\x01\x0B";
   20676             :       break;
   20677             :     }
   20678             :     return false;
   20679             :   case AArch64::PTRUE_B:
   20680           4 :     if (MI->getNumOperands() == 2 &&
   20681           8 :         MI->getOperand(0).isReg() &&
   20682           4 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   20683           4 :         MI->getOperand(1).isImm() &&
   20684           8 :         MI->getOperand(1).getImm() == 31 &&
   20685             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   20686             :       // (PTRUE_B PPR8:$Pd, { 1, 1, 1, 1, 1 })
   20687             :       AsmString = "ptrue   $\xFF\x01\x06";
   20688             :       break;
   20689             :     }
   20690             :     return false;
   20691             :   case AArch64::PTRUE_D:
   20692           4 :     if (MI->getNumOperands() == 2 &&
   20693           8 :         MI->getOperand(0).isReg() &&
   20694           4 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   20695           4 :         MI->getOperand(1).isImm() &&
   20696           8 :         MI->getOperand(1).getImm() == 31 &&
   20697             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   20698             :       // (PTRUE_D PPR64:$Pd, { 1, 1, 1, 1, 1 })
   20699             :       AsmString = "ptrue   $\xFF\x01\x10";
   20700             :       break;
   20701             :     }
   20702             :     return false;
   20703             :   case AArch64::PTRUE_H:
   20704           4 :     if (MI->getNumOperands() == 2 &&
   20705           8 :         MI->getOperand(0).isReg() &&
   20706           4 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   20707           4 :         MI->getOperand(1).isImm() &&
   20708           8 :         MI->getOperand(1).getImm() == 31 &&
   20709             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   20710             :       // (PTRUE_H PPR16:$Pd, { 1, 1, 1, 1, 1 })
   20711             :       AsmString = "ptrue   $\xFF\x01\x09";
   20712             :       break;
   20713             :     }
   20714             :     return false;
   20715             :   case AArch64::PTRUE_S:
   20716          68 :     if (MI->getNumOperands() == 2 &&
   20717         136 :         MI->getOperand(0).isReg() &&
   20718          68 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   20719          68 :         MI->getOperand(1).isImm() &&
   20720         136 :         MI->getOperand(1).getImm() == 31 &&
   20721             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   20722             :       // (PTRUE_S PPR32:$Pd, { 1, 1, 1, 1, 1 })
   20723             :       AsmString = "ptrue   $\xFF\x01\x0B";
   20724             :       break;
   20725             :     }
   20726             :     return false;
   20727             :   case AArch64::RET:
   20728        9939 :     if (MI->getNumOperands() == 1 &&
   20729        9939 :         MI->getOperand(0).getReg() == AArch64::LR) {
   20730             :       // (RET LR)
   20731             :       AsmString = "ret";
   20732             :       break;
   20733             :     }
   20734             :     return false;
   20735             :   case AArch64::SBCSWr:
   20736          37 :     if (MI->getNumOperands() == 3 &&
   20737          74 :         MI->getOperand(0).isReg() &&
   20738          37 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   20739          37 :         MI->getOperand(1).getReg() == AArch64::WZR &&
   20740          77 :         MI->getOperand(2).isReg() &&
   20741          20 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
   20742             :       // (SBCSWr GPR32:$dst, WZR, GPR32:$src)
   20743             :       AsmString = "ngcs $\x01, $\x03";
   20744             :       break;
   20745             :     }
   20746             :     return false;
   20747             :   case AArch64::SBCSXr:
   20748          39 :     if (MI->getNumOperands() == 3 &&
   20749          78 :         MI->getOperand(0).isReg() &&
   20750          39 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   20751          39 :         MI->getOperand(1).getReg() == AArch64::XZR &&
   20752          79 :         MI->getOperand(2).isReg() &&
   20753          20 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
   20754             :       // (SBCSXr GPR64:$dst, XZR, GPR64:$src)
   20755             :       AsmString = "ngcs $\x01, $\x03";
   20756             :       break;
   20757             :     }
   20758             :     return false;
   20759             :   case AArch64::SBCWr:
   20760          37 :     if (MI->getNumOperands() == 3 &&
   20761          74 :         MI->getOperand(0).isReg() &&
   20762          37 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   20763          37 :         MI->getOperand(1).getReg() == AArch64::WZR &&
   20764          77 :         MI->getOperand(2).isReg() &&
   20765          20 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
   20766             :       // (SBCWr GPR32:$dst, WZR, GPR32:$src)
   20767             :       AsmString = "ngc $\x01, $\x03";
   20768             :       break;
   20769             :     }
   20770             :     return false;
   20771             :   case AArch64::SBCXr:
   20772          37 :     if (MI->getNumOperands() == 3 &&
   20773          74 :         MI->getOperand(0).isReg() &&
   20774          37 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   20775          37 :         MI->getOperand(1).getReg() == AArch64::XZR &&
   20776          77 :         MI->getOperand(2).isReg() &&
   20777          20 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
   20778             :       // (SBCXr GPR64:$dst, XZR, GPR64:$src)
   20779             :       AsmString = "ngc $\x01, $\x03";
   20780             :       break;
   20781             :     }
   20782             :     return false;
   20783             :   case AArch64::SBFMWri:
   20784           0 :     if (MI->getNumOperands() == 4 &&
   20785           0 :         MI->getOperand(0).isReg() &&
   20786           0 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   20787           0 :         MI->getOperand(1).isReg() &&
   20788           0 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   20789           0 :         MI->getOperand(3).isImm() &&
   20790           0 :         MI->getOperand(3).getImm() == 31) {
   20791             :       // (SBFMWri GPR32:$dst, GPR32:$src, imm0_31:$shift, 31)
   20792             :       AsmString = "asr $\x01, $\x02, $\x03";
   20793             :       break;
   20794             :     }
   20795           0 :     if (MI->getNumOperands() == 4 &&
   20796           0 :         MI->getOperand(0).isReg() &&
   20797           0 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   20798           0 :         MI->getOperand(1).isReg() &&
   20799           0 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   20800           0 :         MI->getOperand(2).isImm() &&
   20801           0 :         MI->getOperand(2).getImm() == 0 &&
   20802           0 :         MI->getOperand(3).isImm() &&
   20803           0 :         MI->getOperand(3).getImm() == 7) {
   20804             :       // (SBFMWri GPR32:$dst, GPR32:$src, 0, 7)
   20805             :       AsmString = "sxtb $\x01, $\x02";
   20806             :       break;
   20807             :     }
   20808           0 :     if (MI->getNumOperands() == 4 &&
   20809           0 :         MI->getOperand(0).isReg() &&
   20810           0 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   20811           0 :         MI->getOperand(1).isReg() &&
   20812           0 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   20813           0 :         MI->getOperand(2).isImm() &&
   20814           0 :         MI->getOperand(2).getImm() == 0 &&
   20815           0 :         MI->getOperand(3).isImm() &&
   20816           0 :         MI->getOperand(3).getImm() == 15) {
   20817             :       // (SBFMWri GPR32:$dst, GPR32:$src, 0, 15)
   20818             :       AsmString = "sxth $\x01, $\x02";
   20819             :       break;
   20820             :     }
   20821             :     return false;
   20822             :   case AArch64::SBFMXri:
   20823           0 :     if (MI->getNumOperands() == 4 &&
   20824           0 :         MI->getOperand(0).isReg() &&
   20825           0 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   20826           0 :         MI->getOperand(1).isReg() &&
   20827           0 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   20828           0 :         MI->getOperand(3).isImm() &&
   20829           0 :         MI->getOperand(3).getImm() == 63) {
   20830             :       // (SBFMXri GPR64:$dst, GPR64:$src, imm0_63:$shift, 63)
   20831             :       AsmString = "asr $\x01, $\x02, $\x03";
   20832             :       break;
   20833             :     }
   20834           0 :     if (MI->getNumOperands() == 4 &&
   20835           0 :         MI->getOperand(0).isReg() &&
   20836           0 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   20837           0 :         MI->getOperand(1).isReg() &&
   20838           0 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   20839           0 :         MI->getOperand(2).isImm() &&
   20840           0 :         MI->getOperand(2).getImm() == 0 &&
   20841           0 :         MI->getOperand(3).isImm() &&
   20842           0 :         MI->getOperand(3).getImm() == 7) {
   20843             :       // (SBFMXri GPR64:$dst, GPR64:$src, 0, 7)
   20844             :       AsmString = "sxtb $\x01, $\x02";
   20845             :       break;
   20846             :     }
   20847           0 :     if (MI->getNumOperands() == 4 &&
   20848           0 :         MI->getOperand(0).isReg() &&
   20849           0 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   20850           0 :         MI->getOperand(1).isReg() &&
   20851           0 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   20852           0 :         MI->getOperand(2).isImm() &&
   20853           0 :         MI->getOperand(2).getImm() == 0 &&
   20854           0 :         MI->getOperand(3).isImm() &&
   20855           0 :         MI->getOperand(3).getImm() == 15) {
   20856             :       // (SBFMXri GPR64:$dst, GPR64:$src, 0, 15)
   20857             :       AsmString = "sxth $\x01, $\x02";
   20858             :       break;
   20859             :     }
   20860           0 :     if (MI->getNumOperands() == 4 &&
   20861           0 :         MI->getOperand(0).isReg() &&
   20862           0 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   20863           0 :         MI->getOperand(1).isReg() &&
   20864           0 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   20865           0 :         MI->getOperand(2).isImm() &&
   20866           0 :         MI->getOperand(2).getImm() == 0 &&
   20867           0 :         MI->getOperand(3).isImm() &&
   20868           0 :         MI->getOperand(3).getImm() == 31) {
   20869             :       // (SBFMXri GPR64:$dst, GPR64:$src, 0, 31)
   20870             :       AsmString = "sxtw $\x01, $\x02";
   20871             :       break;
   20872             :     }
   20873             :     return false;
   20874             :   case AArch64::SEL_PPPP:
   20875           8 :     if (MI->getNumOperands() == 4 &&
   20876          16 :         MI->getOperand(0).isReg() &&
   20877           8 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   20878          16 :         MI->getOperand(1).isReg() &&
   20879           8 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
   20880          16 :         MI->getOperand(2).isReg() &&
   20881           8 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   20882           8 :         MI->getOperand(3).isReg() &&
   20883          16 :         MI->getOperand(3).getReg() == MI->getOperand(0).getReg() &&
   20884             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   20885             :       // (SEL_PPPP PPR8:$Pd, PPRAny:$Pg, PPR8:$Pn, PPR8:$Pd)
   20886             :       AsmString = "mov $\xFF\x01\x06, $\xFF\x02\x07/m, $\xFF\x03\x06";
   20887             :       break;
   20888             :     }
   20889             :     return false;
   20890             :   case AArch64::SEL_ZPZZ_B:
   20891           6 :     if (MI->getNumOperands() == 4 &&
   20892          12 :         MI->getOperand(0).isReg() &&
   20893           6 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   20894          12 :         MI->getOperand(1).isReg() &&
   20895           6 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
   20896          12 :         MI->getOperand(2).isReg() &&
   20897           6 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   20898           6 :         MI->getOperand(3).isReg() &&
   20899          12 :         MI->getOperand(3).getReg() == MI->getOperand(0).getReg() &&
   20900             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   20901             :       // (SEL_ZPZZ_B ZPR8:$Zd, PPRAny:$Pg, ZPR8:$Zn, ZPR8:$Zd)
   20902             :       AsmString = "mov $\xFF\x01\x06, $\xFF\x02\x07/m, $\xFF\x03\x06";
   20903             :       break;
   20904             :     }
   20905             :     return false;
   20906             :   case AArch64::SEL_ZPZZ_D:
   20907           6 :     if (MI->getNumOperands() == 4 &&
   20908          12 :         MI->getOperand(0).isReg() &&
   20909           6 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   20910          12 :         MI->getOperand(1).isReg() &&
   20911           6 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
   20912          12 :         MI->getOperand(2).isReg() &&
   20913           6 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   20914           6 :         MI->getOperand(3).isReg() &&
   20915          12 :         MI->getOperand(3).getReg() == MI->getOperand(0).getReg() &&
   20916             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   20917             :       // (SEL_ZPZZ_D ZPR64:$Zd, PPRAny:$Pg, ZPR64:$Zn, ZPR64:$Zd)
   20918             :       AsmString = "mov $\xFF\x01\x10, $\xFF\x02\x07/m, $\xFF\x03\x10";
   20919             :       break;
   20920             :     }
   20921             :     return false;
   20922             :   case AArch64::SEL_ZPZZ_H:
   20923           6 :     if (MI->getNumOperands() == 4 &&
   20924          12 :         MI->getOperand(0).isReg() &&
   20925           6 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   20926          12 :         MI->getOperand(1).isReg() &&
   20927           6 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
   20928          12 :         MI->getOperand(2).isReg() &&
   20929           6 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   20930           6 :         MI->getOperand(3).isReg() &&
   20931          12 :         MI->getOperand(3).getReg() == MI->getOperand(0).getReg() &&
   20932             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   20933             :       // (SEL_ZPZZ_H ZPR16:$Zd, PPRAny:$Pg, ZPR16:$Zn, ZPR16:$Zd)
   20934             :       AsmString = "mov $\xFF\x01\x09, $\xFF\x02\x07/m, $\xFF\x03\x09";
   20935             :       break;
   20936             :     }
   20937             :     return false;
   20938             :   case AArch64::SEL_ZPZZ_S:
   20939           6 :     if (MI->getNumOperands() == 4 &&
   20940          12 :         MI->getOperand(0).isReg() &&
   20941           6 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   20942          12 :         MI->getOperand(1).isReg() &&
   20943           6 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
   20944          12 :         MI->getOperand(2).isReg() &&
   20945           6 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   20946           6 :         MI->getOperand(3).isReg() &&
   20947          12 :         MI->getOperand(3).getReg() == MI->getOperand(0).getReg() &&
   20948             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   20949             :       // (SEL_ZPZZ_S ZPR32:$Zd, PPRAny:$Pg, ZPR32:$Zn, ZPR32:$Zd)
   20950             :       AsmString = "mov $\xFF\x01\x0B, $\xFF\x02\x07/m, $\xFF\x03\x0B";
   20951             :       break;
   20952             :     }
   20953             :     return false;
   20954             :   case AArch64::SMADDLrrr:
   20955          53 :     if (MI->getNumOperands() == 4 &&
   20956         106 :         MI->getOperand(0).isReg() &&
   20957          53 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   20958         106 :         MI->getOperand(1).isReg() &&
   20959          53 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   20960         106 :         MI->getOperand(2).isReg() &&
   20961         106 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
   20962          53 :         MI->getOperand(3).getReg() == AArch64::XZR) {
   20963             :       // (SMADDLrrr GPR64:$dst, GPR32:$src1, GPR32:$src2, XZR)
   20964             :       AsmString = "smull   $\x01, $\x02, $\x03";
   20965             :       break;
   20966             :     }
   20967             :     return false;
   20968             :   case AArch64::SMSUBLrrr:
   20969          38 :     if (MI->getNumOperands() == 4 &&
   20970          76 :         MI->getOperand(0).isReg() &&
   20971          38 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   20972          76 :         MI->getOperand(1).isReg() &&
   20973          38 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   20974          76 :         MI->getOperand(2).isReg() &&
   20975          76 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
   20976          38 :         MI->getOperand(3).getReg() == AArch64::XZR) {
   20977             :       // (SMSUBLrrr GPR64:$dst, GPR32:$src1, GPR32:$src2, XZR)
   20978             :       AsmString = "smnegl  $\x01, $\x02, $\x03";
   20979             :       break;
   20980             :     }
   20981             :     return false;
   20982             :   case AArch64::SQDECB_XPiI:
   20983          66 :     if (MI->getNumOperands() == 4 &&
   20984         132 :         MI->getOperand(0).isReg() &&
   20985          66 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   20986          66 :         MI->getOperand(2).isImm() &&
   20987          66 :         MI->getOperand(2).getImm() == 31 &&
   20988           8 :         MI->getOperand(3).isImm() &&
   20989          74 :         MI->getOperand(3).getImm() == 1 &&
   20990             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   20991             :       // (SQDECB_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
   20992             :       AsmString = "sqdecb  $\x01";
   20993             :       break;
   20994             :     }
   20995          60 :     if (MI->getNumOperands() == 4 &&
   20996         120 :         MI->getOperand(0).isReg() &&
   20997          60 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   20998          60 :         MI->getOperand(3).isImm() &&
   20999         120 :         MI->getOperand(3).getImm() == 1 &&
   21000             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21001             :       // (SQDECB_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
   21002             :       AsmString = "sqdecb  $\x01, $\xFF\x03\x0E";
   21003             :       break;
   21004             :     }
   21005             :     return false;
   21006             :   case AArch64::SQDECB_XPiWdI:
   21007          12 :     if (MI->getNumOperands() == 4 &&
   21008          24 :         MI->getOperand(0).isReg() &&
   21009          12 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   21010          24 :         MI->getOperand(1).isReg() &&
   21011          12 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   21012          12 :         MI->getOperand(2).isImm() &&
   21013          12 :         MI->getOperand(2).getImm() == 31 &&
   21014           8 :         MI->getOperand(3).isImm() &&
   21015          20 :         MI->getOperand(3).getImm() == 1 &&
   21016             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21017             :       // (SQDECB_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, { 1, 1, 1, 1, 1 }, 1)
   21018             :       AsmString = "sqdecb  $\x01, $\xFF\x02\x35";
   21019             :       break;
   21020             :     }
   21021           6 :     if (MI->getNumOperands() == 4 &&
   21022          12 :         MI->getOperand(0).isReg() &&
   21023           6 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   21024          12 :         MI->getOperand(1).isReg() &&
   21025           6 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   21026           6 :         MI->getOperand(3).isImm() &&
   21027          12 :         MI->getOperand(3).getImm() == 1 &&
   21028             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21029             :       // (SQDECB_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, sve_pred_enum:$pattern, 1)
   21030             :       AsmString = "sqdecb  $\x01, $\xFF\x02\x35, $\xFF\x03\x0E";
   21031             :       break;
   21032             :     }
   21033             :     return false;
   21034             :   case AArch64::SQDECD_XPiI:
   21035          66 :     if (MI->getNumOperands() == 4 &&
   21036         132 :         MI->getOperand(0).isReg() &&
   21037          66 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   21038          66 :         MI->getOperand(2).isImm() &&
   21039          66 :         MI->getOperand(2).getImm() == 31 &&
   21040           8 :         MI->getOperand(3).isImm() &&
   21041          74 :         MI->getOperand(3).getImm() == 1 &&
   21042             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21043             :       // (SQDECD_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
   21044             :       AsmString = "sqdecd  $\x01";
   21045             :       break;
   21046             :     }
   21047          60 :     if (MI->getNumOperands() == 4 &&
   21048         120 :         MI->getOperand(0).isReg() &&
   21049          60 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   21050          60 :         MI->getOperand(3).isImm() &&
   21051         120 :         MI->getOperand(3).getImm() == 1 &&
   21052             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21053             :       // (SQDECD_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
   21054             :       AsmString = "sqdecd  $\x01, $\xFF\x03\x0E";
   21055             :       break;
   21056             :     }
   21057             :     return false;
   21058             :   case AArch64::SQDECD_XPiWdI:
   21059          12 :     if (MI->getNumOperands() == 4 &&
   21060          24 :         MI->getOperand(0).isReg() &&
   21061          12 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   21062          24 :         MI->getOperand(1).isReg() &&
   21063          12 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   21064          12 :         MI->getOperand(2).isImm() &&
   21065          12 :         MI->getOperand(2).getImm() == 31 &&
   21066           8 :         MI->getOperand(3).isImm() &&
   21067          20 :         MI->getOperand(3).getImm() == 1 &&
   21068             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21069             :       // (SQDECD_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, { 1, 1, 1, 1, 1 }, 1)
   21070             :       AsmString = "sqdecd  $\x01, $\xFF\x02\x35";
   21071             :       break;
   21072             :     }
   21073           6 :     if (MI->getNumOperands() == 4 &&
   21074          12 :         MI->getOperand(0).isReg() &&
   21075           6 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   21076          12 :         MI->getOperand(1).isReg() &&
   21077           6 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   21078           6 :         MI->getOperand(3).isImm() &&
   21079          12 :         MI->getOperand(3).getImm() == 1 &&
   21080             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21081             :       // (SQDECD_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, sve_pred_enum:$pattern, 1)
   21082             :       AsmString = "sqdecd  $\x01, $\xFF\x02\x35, $\xFF\x03\x0E";
   21083             :       break;
   21084             :     }
   21085             :     return false;
   21086             :   case AArch64::SQDECD_ZPiI:
   21087          18 :     if (MI->getNumOperands() == 4 &&
   21088          36 :         MI->getOperand(0).isReg() &&
   21089          18 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   21090          18 :         MI->getOperand(2).isImm() &&
   21091          18 :         MI->getOperand(2).getImm() == 31 &&
   21092          10 :         MI->getOperand(3).isImm() &&
   21093          28 :         MI->getOperand(3).getImm() == 1 &&
   21094             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21095             :       // (SQDECD_ZPiI ZPR64:$Zdn, { 1, 1, 1, 1, 1 }, 1)
   21096             :       AsmString = "sqdecd  $\xFF\x01\x10";
   21097             :       break;
   21098             :     }
   21099          10 :     if (MI->getNumOperands() == 4 &&
   21100          20 :         MI->getOperand(0).isReg() &&
   21101          10 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   21102          10 :         MI->getOperand(3).isImm() &&
   21103          20 :         MI->getOperand(3).getImm() == 1 &&
   21104             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21105             :       // (SQDECD_ZPiI ZPR64:$Zdn, sve_pred_enum:$pattern, 1)
   21106             :       AsmString = "sqdecd  $\xFF\x01\x10, $\xFF\x03\x0E";
   21107             :       break;
   21108             :     }
   21109             :     return false;
   21110             :   case AArch64::SQDECH_XPiI:
   21111          66 :     if (MI->getNumOperands() == 4 &&
   21112         132 :         MI->getOperand(0).isReg() &&
   21113          66 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   21114          66 :         MI->getOperand(2).isImm() &&
   21115          66 :         MI->getOperand(2).getImm() == 31 &&
   21116           8 :         MI->getOperand(3).isImm() &&
   21117          74 :         MI->getOperand(3).getImm() == 1 &&
   21118             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21119             :       // (SQDECH_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
   21120             :       AsmString = "sqdech  $\x01";
   21121             :       break;
   21122             :     }
   21123          60 :     if (MI->getNumOperands() == 4 &&
   21124         120 :         MI->getOperand(0).isReg() &&
   21125          60 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   21126          60 :         MI->getOperand(3).isImm() &&
   21127         120 :         MI->getOperand(3).getImm() == 1 &&
   21128             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21129             :       // (SQDECH_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
   21130             :       AsmString = "sqdech  $\x01, $\xFF\x03\x0E";
   21131             :       break;
   21132             :     }
   21133             :     return false;
   21134             :   case AArch64::SQDECH_XPiWdI:
   21135          12 :     if (MI->getNumOperands() == 4 &&
   21136          24 :         MI->getOperand(0).isReg() &&
   21137          12 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   21138          24 :         MI->getOperand(1).isReg() &&
   21139          12 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   21140          12 :         MI->getOperand(2).isImm() &&
   21141          12 :         MI->getOperand(2).getImm() == 31 &&
   21142           8 :         MI->getOperand(3).isImm() &&
   21143          20 :         MI->getOperand(3).getImm() == 1 &&
   21144             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21145             :       // (SQDECH_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, { 1, 1, 1, 1, 1 }, 1)
   21146             :       AsmString = "sqdech  $\x01, $\xFF\x02\x35";
   21147             :       break;
   21148             :     }
   21149           6 :     if (MI->getNumOperands() == 4 &&
   21150          12 :         MI->getOperand(0).isReg() &&
   21151           6 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   21152          12 :         MI->getOperand(1).isReg() &&
   21153           6 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   21154           6 :         MI->getOperand(3).isImm() &&
   21155          12 :         MI->getOperand(3).getImm() == 1 &&
   21156             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21157             :       // (SQDECH_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, sve_pred_enum:$pattern, 1)
   21158             :       AsmString = "sqdech  $\x01, $\xFF\x02\x35, $\xFF\x03\x0E";
   21159             :       break;
   21160             :     }
   21161             :     return false;
   21162             :   case AArch64::SQDECH_ZPiI:
   21163          18 :     if (MI->getNumOperands() == 4 &&
   21164          36 :         MI->getOperand(0).isReg() &&
   21165          18 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   21166          18 :         MI->getOperand(2).isImm() &&
   21167          18 :         MI->getOperand(2).getImm() == 31 &&
   21168          10 :         MI->getOperand(3).isImm() &&
   21169          28 :         MI->getOperand(3).getImm() == 1 &&
   21170             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21171             :       // (SQDECH_ZPiI ZPR16:$Zdn, { 1, 1, 1, 1, 1 }, 1)
   21172             :       AsmString = "sqdech  $\xFF\x01\x09";
   21173             :       break;
   21174             :     }
   21175          10 :     if (MI->getNumOperands() == 4 &&
   21176          20 :         MI->getOperand(0).isReg() &&
   21177          10 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   21178          10 :         MI->getOperand(3).isImm() &&
   21179          20 :         MI->getOperand(3).getImm() == 1 &&
   21180             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21181             :       // (SQDECH_ZPiI ZPR16:$Zdn, sve_pred_enum:$pattern, 1)
   21182             :       AsmString = "sqdech  $\xFF\x01\x09, $\xFF\x03\x0E";
   21183             :       break;
   21184             :     }
   21185             :     return false;
   21186             :   case AArch64::SQDECW_XPiI:
   21187          66 :     if (MI->getNumOperands() == 4 &&
   21188         132 :         MI->getOperand(0).isReg() &&
   21189          66 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   21190          66 :         MI->getOperand(2).isImm() &&
   21191          66 :         MI->getOperand(2).getImm() == 31 &&
   21192           8 :         MI->getOperand(3).isImm() &&
   21193          74 :         MI->getOperand(3).getImm() == 1 &&
   21194             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21195             :       // (SQDECW_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
   21196             :       AsmString = "sqdecw  $\x01";
   21197             :       break;
   21198             :     }
   21199          60 :     if (MI->getNumOperands() == 4 &&
   21200         120 :         MI->getOperand(0).isReg() &&
   21201          60 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   21202          60 :         MI->getOperand(3).isImm() &&
   21203         120 :         MI->getOperand(3).getImm() == 1 &&
   21204             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21205             :       // (SQDECW_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
   21206             :       AsmString = "sqdecw  $\x01, $\xFF\x03\x0E";
   21207             :       break;
   21208             :     }
   21209             :     return false;
   21210             :   case AArch64::SQDECW_XPiWdI:
   21211          12 :     if (MI->getNumOperands() == 4 &&
   21212          24 :         MI->getOperand(0).isReg() &&
   21213          12 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   21214          24 :         MI->getOperand(1).isReg() &&
   21215          12 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   21216          12 :         MI->getOperand(2).isImm() &&
   21217          12 :         MI->getOperand(2).getImm() == 31 &&
   21218           8 :         MI->getOperand(3).isImm() &&
   21219          20 :         MI->getOperand(3).getImm() == 1 &&
   21220             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21221             :       // (SQDECW_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, { 1, 1, 1, 1, 1 }, 1)
   21222             :       AsmString = "sqdecw  $\x01, $\xFF\x02\x35";
   21223             :       break;
   21224             :     }
   21225           6 :     if (MI->getNumOperands() == 4 &&
   21226          12 :         MI->getOperand(0).isReg() &&
   21227           6 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   21228          12 :         MI->getOperand(1).isReg() &&
   21229           6 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   21230           6 :         MI->getOperand(3).isImm() &&
   21231          12 :         MI->getOperand(3).getImm() == 1 &&
   21232             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21233             :       // (SQDECW_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, sve_pred_enum:$pattern, 1)
   21234             :       AsmString = "sqdecw  $\x01, $\xFF\x02\x35, $\xFF\x03\x0E";
   21235             :       break;
   21236             :     }
   21237             :     return false;
   21238             :   case AArch64::SQDECW_ZPiI:
   21239          18 :     if (MI->getNumOperands() == 4 &&
   21240          36 :         MI->getOperand(0).isReg() &&
   21241          18 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   21242          18 :         MI->getOperand(2).isImm() &&
   21243          18 :         MI->getOperand(2).getImm() == 31 &&
   21244          10 :         MI->getOperand(3).isImm() &&
   21245          28 :         MI->getOperand(3).getImm() == 1 &&
   21246             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21247             :       // (SQDECW_ZPiI ZPR32:$Zdn, { 1, 1, 1, 1, 1 }, 1)
   21248             :       AsmString = "sqdecw  $\xFF\x01\x0B";
   21249             :       break;
   21250             :     }
   21251          10 :     if (MI->getNumOperands() == 4 &&
   21252          20 :         MI->getOperand(0).isReg() &&
   21253          10 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   21254          10 :         MI->getOperand(3).isImm() &&
   21255          20 :         MI->getOperand(3).getImm() == 1 &&
   21256             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21257             :       // (SQDECW_ZPiI ZPR32:$Zdn, sve_pred_enum:$pattern, 1)
   21258             :       AsmString = "sqdecw  $\xFF\x01\x0B, $\xFF\x03\x0E";
   21259             :       break;
   21260             :     }
   21261             :     return false;
   21262             :   case AArch64::SQINCB_XPiI:
   21263          66 :     if (MI->getNumOperands() == 4 &&
   21264         132 :         MI->getOperand(0).isReg() &&
   21265          66 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   21266          66 :         MI->getOperand(2).isImm() &&
   21267          66 :         MI->getOperand(2).getImm() == 31 &&
   21268           8 :         MI->getOperand(3).isImm() &&
   21269          74 :         MI->getOperand(3).getImm() == 1 &&
   21270             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21271             :       // (SQINCB_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
   21272             :       AsmString = "sqincb  $\x01";
   21273             :       break;
   21274             :     }
   21275          60 :     if (MI->getNumOperands() == 4 &&
   21276         120 :         MI->getOperand(0).isReg() &&
   21277          60 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   21278          60 :         MI->getOperand(3).isImm() &&
   21279         120 :         MI->getOperand(3).getImm() == 1 &&
   21280             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21281             :       // (SQINCB_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
   21282             :       AsmString = "sqincb  $\x01, $\xFF\x03\x0E";
   21283             :       break;
   21284             :     }
   21285             :     return false;
   21286             :   case AArch64::SQINCB_XPiWdI:
   21287          12 :     if (MI->getNumOperands() == 4 &&
   21288          24 :         MI->getOperand(0).isReg() &&
   21289          12 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   21290          24 :         MI->getOperand(1).isReg() &&
   21291          12 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   21292          12 :         MI->getOperand(2).isImm() &&
   21293          12 :         MI->getOperand(2).getImm() == 31 &&
   21294           8 :         MI->getOperand(3).isImm() &&
   21295          20 :         MI->getOperand(3).getImm() == 1 &&
   21296             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21297             :       // (SQINCB_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, { 1, 1, 1, 1, 1 }, 1)
   21298             :       AsmString = "sqincb  $\x01, $\xFF\x02\x35";
   21299             :       break;
   21300             :     }
   21301           6 :     if (MI->getNumOperands() == 4 &&
   21302          12 :         MI->getOperand(0).isReg() &&
   21303           6 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   21304          12 :         MI->getOperand(1).isReg() &&
   21305           6 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   21306           6 :         MI->getOperand(3).isImm() &&
   21307          12 :         MI->getOperand(3).getImm() == 1 &&
   21308             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21309             :       // (SQINCB_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, sve_pred_enum:$pattern, 1)
   21310             :       AsmString = "sqincb  $\x01, $\xFF\x02\x35, $\xFF\x03\x0E";
   21311             :       break;
   21312             :     }
   21313             :     return false;
   21314             :   case AArch64::SQINCD_XPiI:
   21315          66 :     if (MI->getNumOperands() == 4 &&
   21316         132 :         MI->getOperand(0).isReg() &&
   21317          66 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   21318          66 :         MI->getOperand(2).isImm() &&
   21319          66 :         MI->getOperand(2).getImm() == 31 &&
   21320           8 :         MI->getOperand(3).isImm() &&
   21321          74 :         MI->getOperand(3).getImm() == 1 &&
   21322             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21323             :       // (SQINCD_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
   21324             :       AsmString = "sqincd  $\x01";
   21325             :       break;
   21326             :     }
   21327          60 :     if (MI->getNumOperands() == 4 &&
   21328         120 :         MI->getOperand(0).isReg() &&
   21329          60 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   21330          60 :         MI->getOperand(3).isImm() &&
   21331         120 :         MI->getOperand(3).getImm() == 1 &&
   21332             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21333             :       // (SQINCD_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
   21334             :       AsmString = "sqincd  $\x01, $\xFF\x03\x0E";
   21335             :       break;
   21336             :     }
   21337             :     return false;
   21338             :   case AArch64::SQINCD_XPiWdI:
   21339          12 :     if (MI->getNumOperands() == 4 &&
   21340          24 :         MI->getOperand(0).isReg() &&
   21341          12 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   21342          24 :         MI->getOperand(1).isReg() &&
   21343          12 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   21344          12 :         MI->getOperand(2).isImm() &&
   21345          12 :         MI->getOperand(2).getImm() == 31 &&
   21346           8 :         MI->getOperand(3).isImm() &&
   21347          20 :         MI->getOperand(3).getImm() == 1 &&
   21348             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21349             :       // (SQINCD_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, { 1, 1, 1, 1, 1 }, 1)
   21350             :       AsmString = "sqincd  $\x01, $\xFF\x02\x35";
   21351             :       break;
   21352             :     }
   21353           6 :     if (MI->getNumOperands() == 4 &&
   21354          12 :         MI->getOperand(0).isReg() &&
   21355           6 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   21356          12 :         MI->getOperand(1).isReg() &&
   21357           6 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   21358           6 :         MI->getOperand(3).isImm() &&
   21359          12 :         MI->getOperand(3).getImm() == 1 &&
   21360             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21361             :       // (SQINCD_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, sve_pred_enum:$pattern, 1)
   21362             :       AsmString = "sqincd  $\x01, $\xFF\x02\x35, $\xFF\x03\x0E";
   21363             :       break;
   21364             :     }
   21365             :     return false;
   21366             :   case AArch64::SQINCD_ZPiI:
   21367          18 :     if (MI->getNumOperands() == 4 &&
   21368          36 :         MI->getOperand(0).isReg() &&
   21369          18 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   21370          18 :         MI->getOperand(2).isImm() &&
   21371          18 :         MI->getOperand(2).getImm() == 31 &&
   21372          10 :         MI->getOperand(3).isImm() &&
   21373          28 :         MI->getOperand(3).getImm() == 1 &&
   21374             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21375             :       // (SQINCD_ZPiI ZPR64:$Zdn, { 1, 1, 1, 1, 1 }, 1)
   21376             :       AsmString = "sqincd  $\xFF\x01\x10";
   21377             :       break;
   21378             :     }
   21379          10 :     if (MI->getNumOperands() == 4 &&
   21380          20 :         MI->getOperand(0).isReg() &&
   21381          10 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   21382          10 :         MI->getOperand(3).isImm() &&
   21383          20 :         MI->getOperand(3).getImm() == 1 &&
   21384             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21385             :       // (SQINCD_ZPiI ZPR64:$Zdn, sve_pred_enum:$pattern, 1)
   21386             :       AsmString = "sqincd  $\xFF\x01\x10, $\xFF\x03\x0E";
   21387             :       break;
   21388             :     }
   21389             :     return false;
   21390             :   case AArch64::SQINCH_XPiI:
   21391          66 :     if (MI->getNumOperands() == 4 &&
   21392         132 :         MI->getOperand(0).isReg() &&
   21393          66 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   21394          66 :         MI->getOperand(2).isImm() &&
   21395          66 :         MI->getOperand(2).getImm() == 31 &&
   21396           8 :         MI->getOperand(3).isImm() &&
   21397          74 :         MI->getOperand(3).getImm() == 1 &&
   21398             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21399             :       // (SQINCH_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
   21400             :       AsmString = "sqinch  $\x01";
   21401             :       break;
   21402             :     }
   21403          60 :     if (MI->getNumOperands() == 4 &&
   21404         120 :         MI->getOperand(0).isReg() &&
   21405          60 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   21406          60 :         MI->getOperand(3).isImm() &&
   21407         120 :         MI->getOperand(3).getImm() == 1 &&
   21408             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21409             :       // (SQINCH_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
   21410             :       AsmString = "sqinch  $\x01, $\xFF\x03\x0E";
   21411             :       break;
   21412             :     }
   21413             :     return false;
   21414             :   case AArch64::SQINCH_XPiWdI:
   21415          12 :     if (MI->getNumOperands() == 4 &&
   21416          24 :         MI->getOperand(0).isReg() &&
   21417          12 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   21418          24 :         MI->getOperand(1).isReg() &&
   21419          12 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   21420          12 :         MI->getOperand(2).isImm() &&
   21421          12 :         MI->getOperand(2).getImm() == 31 &&
   21422           8 :         MI->getOperand(3).isImm() &&
   21423          20 :         MI->getOperand(3).getImm() == 1 &&
   21424             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21425             :       // (SQINCH_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, { 1, 1, 1, 1, 1 }, 1)
   21426             :       AsmString = "sqinch  $\x01, $\xFF\x02\x35";
   21427             :       break;
   21428             :     }
   21429           6 :     if (MI->getNumOperands() == 4 &&
   21430          12 :         MI->getOperand(0).isReg() &&
   21431           6 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   21432          12 :         MI->getOperand(1).isReg() &&
   21433           6 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   21434           6 :         MI->getOperand(3).isImm() &&
   21435          12 :         MI->getOperand(3).getImm() == 1 &&
   21436             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21437             :       // (SQINCH_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, sve_pred_enum:$pattern, 1)
   21438             :       AsmString = "sqinch  $\x01, $\xFF\x02\x35, $\xFF\x03\x0E";
   21439             :       break;
   21440             :     }
   21441             :     return false;
   21442             :   case AArch64::SQINCH_ZPiI:
   21443          18 :     if (MI->getNumOperands() == 4 &&
   21444          36 :         MI->getOperand(0).isReg() &&
   21445          18 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   21446          18 :         MI->getOperand(2).isImm() &&
   21447          18 :         MI->getOperand(2).getImm() == 31 &&
   21448          10 :         MI->getOperand(3).isImm() &&
   21449          28 :         MI->getOperand(3).getImm() == 1 &&
   21450             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21451             :       // (SQINCH_ZPiI ZPR16:$Zdn, { 1, 1, 1, 1, 1 }, 1)
   21452             :       AsmString = "sqinch  $\xFF\x01\x09";
   21453             :       break;
   21454             :     }
   21455          10 :     if (MI->getNumOperands() == 4 &&
   21456          20 :         MI->getOperand(0).isReg() &&
   21457          10 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   21458          10 :         MI->getOperand(3).isImm() &&
   21459          20 :         MI->getOperand(3).getImm() == 1 &&
   21460             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21461             :       // (SQINCH_ZPiI ZPR16:$Zdn, sve_pred_enum:$pattern, 1)
   21462             :       AsmString = "sqinch  $\xFF\x01\x09, $\xFF\x03\x0E";
   21463             :       break;
   21464             :     }
   21465             :     return false;
   21466             :   case AArch64::SQINCW_XPiI:
   21467          66 :     if (MI->getNumOperands() == 4 &&
   21468         132 :         MI->getOperand(0).isReg() &&
   21469          66 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   21470          66 :         MI->getOperand(2).isImm() &&
   21471          66 :         MI->getOperand(2).getImm() == 31 &&
   21472           8 :         MI->getOperand(3).isImm() &&
   21473          74 :         MI->getOperand(3).getImm() == 1 &&
   21474             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21475             :       // (SQINCW_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
   21476             :       AsmString = "sqincw  $\x01";
   21477             :       break;
   21478             :     }
   21479          60 :     if (MI->getNumOperands() == 4 &&
   21480         120 :         MI->getOperand(0).isReg() &&
   21481          60 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   21482          60 :         MI->getOperand(3).isImm() &&
   21483         120 :         MI->getOperand(3).getImm() == 1 &&
   21484             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21485             :       // (SQINCW_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
   21486             :       AsmString = "sqincw  $\x01, $\xFF\x03\x0E";
   21487             :       break;
   21488             :     }
   21489             :     return false;
   21490             :   case AArch64::SQINCW_XPiWdI:
   21491          12 :     if (MI->getNumOperands() == 4 &&
   21492          24 :         MI->getOperand(0).isReg() &&
   21493          12 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   21494          24 :         MI->getOperand(1).isReg() &&
   21495          12 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   21496          12 :         MI->getOperand(2).isImm() &&
   21497          12 :         MI->getOperand(2).getImm() == 31 &&
   21498           8 :         MI->getOperand(3).isImm() &&
   21499          20 :         MI->getOperand(3).getImm() == 1 &&
   21500             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21501             :       // (SQINCW_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, { 1, 1, 1, 1, 1 }, 1)
   21502             :       AsmString = "sqincw  $\x01, $\xFF\x02\x35";
   21503             :       break;
   21504             :     }
   21505           6 :     if (MI->getNumOperands() == 4 &&
   21506          12 :         MI->getOperand(0).isReg() &&
   21507           6 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   21508          12 :         MI->getOperand(1).isReg() &&
   21509           6 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   21510           6 :         MI->getOperand(3).isImm() &&
   21511          12 :         MI->getOperand(3).getImm() == 1 &&
   21512             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21513             :       // (SQINCW_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, sve_pred_enum:$pattern, 1)
   21514             :       AsmString = "sqincw  $\x01, $\xFF\x02\x35, $\xFF\x03\x0E";
   21515             :       break;
   21516             :     }
   21517             :     return false;
   21518             :   case AArch64::SQINCW_ZPiI:
   21519          18 :     if (MI->getNumOperands() == 4 &&
   21520          36 :         MI->getOperand(0).isReg() &&
   21521          18 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   21522          18 :         MI->getOperand(2).isImm() &&
   21523          18 :         MI->getOperand(2).getImm() == 31 &&
   21524          10 :         MI->getOperand(3).isImm() &&
   21525          28 :         MI->getOperand(3).getImm() == 1 &&
   21526             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21527             :       // (SQINCW_ZPiI ZPR32:$Zdn, { 1, 1, 1, 1, 1 }, 1)
   21528             :       AsmString = "sqincw  $\xFF\x01\x0B";
   21529             :       break;
   21530             :     }
   21531          10 :     if (MI->getNumOperands() == 4 &&
   21532          20 :         MI->getOperand(0).isReg() &&
   21533          10 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   21534          10 :         MI->getOperand(3).isImm() &&
   21535          20 :         MI->getOperand(3).getImm() == 1 &&
   21536             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21537             :       // (SQINCW_ZPiI ZPR32:$Zdn, sve_pred_enum:$pattern, 1)
   21538             :       AsmString = "sqincw  $\xFF\x01\x0B, $\xFF\x03\x0E";
   21539             :       break;
   21540             :     }
   21541             :     return false;
   21542             :   case AArch64::SST1B_D_IMM:
   21543           2 :     if (MI->getNumOperands() == 4 &&
   21544           4 :         MI->getOperand(0).isReg() &&
   21545           2 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   21546           4 :         MI->getOperand(1).isReg() &&
   21547           2 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   21548           4 :         MI->getOperand(2).isReg() &&
   21549           2 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   21550           2 :         MI->getOperand(3).isImm() &&
   21551           4 :         MI->getOperand(3).getImm() == 0 &&
   21552             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21553             :       // (SST1B_D_IMM Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
   21554             :       AsmString = "st1b    $\xFF\x01\x20, $\xFF\x02\x07, [$\xFF\x03\x10]";
   21555             :       break;
   21556             :     }
   21557             :     return false;
   21558             :   case AArch64::SST1B_S_IMM:
   21559           2 :     if (MI->getNumOperands() == 4 &&
   21560           4 :         MI->getOperand(0).isReg() &&
   21561           2 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   21562           4 :         MI->getOperand(1).isReg() &&
   21563           2 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   21564           4 :         MI->getOperand(2).isReg() &&
   21565           2 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   21566           2 :         MI->getOperand(3).isImm() &&
   21567           4 :         MI->getOperand(3).getImm() == 0 &&
   21568             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21569             :       // (SST1B_S_IMM Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
   21570             :       AsmString = "st1b    $\xFF\x01\x21, $\xFF\x02\x07, [$\xFF\x03\x0B]";
   21571             :       break;
   21572             :     }
   21573             :     return false;
   21574             :   case AArch64::SST1D_IMM:
   21575           2 :     if (MI->getNumOperands() == 4 &&
   21576           4 :         MI->getOperand(0).isReg() &&
   21577           2 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   21578           4 :         MI->getOperand(1).isReg() &&
   21579           2 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   21580           4 :         MI->getOperand(2).isReg() &&
   21581           2 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   21582           2 :         MI->getOperand(3).isImm() &&
   21583           4 :         MI->getOperand(3).getImm() == 0 &&
   21584             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21585             :       // (SST1D_IMM Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
   21586             :       AsmString = "st1d    $\xFF\x01\x20, $\xFF\x02\x07, [$\xFF\x03\x10]";
   21587             :       break;
   21588             :     }
   21589             :     return false;
   21590             :   case AArch64::SST1H_D_IMM:
   21591           2 :     if (MI->getNumOperands() == 4 &&
   21592           4 :         MI->getOperand(0).isReg() &&
   21593           2 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   21594           4 :         MI->getOperand(1).isReg() &&
   21595           2 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   21596           4 :         MI->getOperand(2).isReg() &&
   21597           2 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   21598           2 :         MI->getOperand(3).isImm() &&
   21599           4 :         MI->getOperand(3).getImm() == 0 &&
   21600             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21601             :       // (SST1H_D_IMM Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
   21602             :       AsmString = "st1h    $\xFF\x01\x20, $\xFF\x02\x07, [$\xFF\x03\x10]";
   21603             :       break;
   21604             :     }
   21605             :     return false;
   21606             :   case AArch64::SST1H_S_IMM:
   21607           2 :     if (MI->getNumOperands() == 4 &&
   21608           4 :         MI->getOperand(0).isReg() &&
   21609           2 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   21610           4 :         MI->getOperand(1).isReg() &&
   21611           2 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   21612           4 :         MI->getOperand(2).isReg() &&
   21613           2 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   21614           2 :         MI->getOperand(3).isImm() &&
   21615           4 :         MI->getOperand(3).getImm() == 0 &&
   21616             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21617             :       // (SST1H_S_IMM Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
   21618             :       AsmString = "st1h    $\xFF\x01\x21, $\xFF\x02\x07, [$\xFF\x03\x0B]";
   21619             :       break;
   21620             :     }
   21621             :     return false;
   21622             :   case AArch64::SST1W_D_IMM:
   21623           2 :     if (MI->getNumOperands() == 4 &&
   21624           4 :         MI->getOperand(0).isReg() &&
   21625           2 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   21626           4 :         MI->getOperand(1).isReg() &&
   21627           2 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   21628           4 :         MI->getOperand(2).isReg() &&
   21629           2 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   21630           2 :         MI->getOperand(3).isImm() &&
   21631           4 :         MI->getOperand(3).getImm() == 0 &&
   21632             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21633             :       // (SST1W_D_IMM Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
   21634             :       AsmString = "st1w    $\xFF\x01\x20, $\xFF\x02\x07, [$\xFF\x03\x10]";
   21635             :       break;
   21636             :     }
   21637             :     return false;
   21638             :   case AArch64::SST1W_IMM:
   21639           2 :     if (MI->getNumOperands() == 4 &&
   21640           4 :         MI->getOperand(0).isReg() &&
   21641           2 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   21642           4 :         MI->getOperand(1).isReg() &&
   21643           2 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   21644           4 :         MI->getOperand(2).isReg() &&
   21645           2 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
   21646           2 :         MI->getOperand(3).isImm() &&
   21647           4 :         MI->getOperand(3).getImm() == 0 &&
   21648             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21649             :       // (SST1W_IMM Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
   21650             :       AsmString = "st1w    $\xFF\x01\x21, $\xFF\x02\x07, [$\xFF\x03\x0B]";
   21651             :       break;
   21652             :     }
   21653             :     return false;
   21654             :   case AArch64::ST1B_D_IMM:
   21655           8 :     if (MI->getNumOperands() == 4 &&
   21656          16 :         MI->getOperand(0).isReg() &&
   21657           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   21658          16 :         MI->getOperand(1).isReg() &&
   21659           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   21660          16 :         MI->getOperand(2).isReg() &&
   21661           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   21662           8 :         MI->getOperand(3).isImm() &&
   21663          16 :         MI->getOperand(3).getImm() == 0 &&
   21664             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21665             :       // (ST1B_D_IMM Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   21666             :       AsmString = "st1b    $\xFF\x01\x20, $\xFF\x02\x07, [$\x03]";
   21667             :       break;
   21668             :     }
   21669             :     return false;
   21670             :   case AArch64::ST1B_H_IMM:
   21671           8 :     if (MI->getNumOperands() == 4 &&
   21672          16 :         MI->getOperand(0).isReg() &&
   21673           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   21674          16 :         MI->getOperand(1).isReg() &&
   21675           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   21676          16 :         MI->getOperand(2).isReg() &&
   21677           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   21678           8 :         MI->getOperand(3).isImm() &&
   21679          16 :         MI->getOperand(3).getImm() == 0 &&
   21680             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21681             :       // (ST1B_H_IMM Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   21682             :       AsmString = "st1b    $\xFF\x01\x24, $\xFF\x02\x07, [$\x03]";
   21683             :       break;
   21684             :     }
   21685             :     return false;
   21686             :   case AArch64::ST1B_IMM:
   21687           8 :     if (MI->getNumOperands() == 4 &&
   21688          16 :         MI->getOperand(0).isReg() &&
   21689           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   21690          16 :         MI->getOperand(1).isReg() &&
   21691           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   21692          16 :         MI->getOperand(2).isReg() &&
   21693           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   21694           8 :         MI->getOperand(3).isImm() &&
   21695          16 :         MI->getOperand(3).getImm() == 0 &&
   21696             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21697             :       // (ST1B_IMM Z_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   21698             :       AsmString = "st1b    $\xFF\x01\x25, $\xFF\x02\x07, [$\x03]";
   21699             :       break;
   21700             :     }
   21701             :     return false;
   21702             :   case AArch64::ST1B_S_IMM:
   21703           8 :     if (MI->getNumOperands() == 4 &&
   21704          16 :         MI->getOperand(0).isReg() &&
   21705           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   21706          16 :         MI->getOperand(1).isReg() &&
   21707           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   21708          16 :         MI->getOperand(2).isReg() &&
   21709           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   21710           8 :         MI->getOperand(3).isImm() &&
   21711          16 :         MI->getOperand(3).getImm() == 0 &&
   21712             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21713             :       // (ST1B_S_IMM Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   21714             :       AsmString = "st1b    $\xFF\x01\x21, $\xFF\x02\x07, [$\x03]";
   21715             :       break;
   21716             :     }
   21717             :     return false;
   21718             :   case AArch64::ST1D_IMM:
   21719           8 :     if (MI->getNumOperands() == 4 &&
   21720          16 :         MI->getOperand(0).isReg() &&
   21721           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   21722          16 :         MI->getOperand(1).isReg() &&
   21723           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   21724          16 :         MI->getOperand(2).isReg() &&
   21725           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   21726           8 :         MI->getOperand(3).isImm() &&
   21727          16 :         MI->getOperand(3).getImm() == 0 &&
   21728             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21729             :       // (ST1D_IMM Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   21730             :       AsmString = "st1d    $\xFF\x01\x20, $\xFF\x02\x07, [$\x03]";
   21731             :       break;
   21732             :     }
   21733             :     return false;
   21734             :   case AArch64::ST1Fourv16b_POST:
   21735           1 :     if (MI->getNumOperands() == 4 &&
   21736           2 :         MI->getOperand(0).isReg() &&
   21737           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   21738           2 :         MI->getOperand(1).isReg() &&
   21739           1 :         MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   21740           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   21741             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   21742             :       // (ST1Fourv16b_POST GPR64sp:$Rn, VecListFour16b:$Vt, XZR)
   21743             :       AsmString = "st1     $\xFF\x02\x26, [$\x01], #64";
   21744             :       break;
   21745             :     }
   21746             :     return false;
   21747             :   case AArch64::ST1Fourv1d_POST:
   21748           1 :     if (MI->getNumOperands() == 4 &&
   21749           2 :         MI->getOperand(0).isReg() &&
   21750           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   21751           2 :         MI->getOperand(1).isReg() &&
   21752           1 :         MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
   21753           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   21754             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   21755             :       // (ST1Fourv1d_POST GPR64sp:$Rn, VecListFour1d:$Vt, XZR)
   21756             :       AsmString = "st1     $\xFF\x02\x27, [$\x01], #32";
   21757             :       break;
   21758             :     }
   21759             :     return false;
   21760             :   case AArch64::ST1Fourv2d_POST:
   21761           1 :     if (MI->getNumOperands() == 4 &&
   21762           2 :         MI->getOperand(0).isReg() &&
   21763           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   21764           2 :         MI->getOperand(1).isReg() &&
   21765           1 :         MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   21766           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   21767             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   21768             :       // (ST1Fourv2d_POST GPR64sp:$Rn, VecListFour2d:$Vt, XZR)
   21769             :       AsmString = "st1     $\xFF\x02\x28, [$\x01], #64";
   21770             :       break;
   21771             :     }
   21772             :     return false;
   21773             :   case AArch64::ST1Fourv2s_POST:
   21774           1 :     if (MI->getNumOperands() == 4 &&
   21775           2 :         MI->getOperand(0).isReg() &&
   21776           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   21777           2 :         MI->getOperand(1).isReg() &&
   21778           1 :         MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
   21779           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   21780             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   21781             :       // (ST1Fourv2s_POST GPR64sp:$Rn, VecListFour2s:$Vt, XZR)
   21782             :       AsmString = "st1     $\xFF\x02\x29, [$\x01], #32";
   21783             :       break;
   21784             :     }
   21785             :     return false;
   21786             :   case AArch64::ST1Fourv4h_POST:
   21787           1 :     if (MI->getNumOperands() == 4 &&
   21788           2 :         MI->getOperand(0).isReg() &&
   21789           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   21790           2 :         MI->getOperand(1).isReg() &&
   21791           1 :         MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
   21792           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   21793             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   21794             :       // (ST1Fourv4h_POST GPR64sp:$Rn, VecListFour4h:$Vt, XZR)
   21795             :       AsmString = "st1     $\xFF\x02\x2A, [$\x01], #32";
   21796             :       break;
   21797             :     }
   21798             :     return false;
   21799             :   case AArch64::ST1Fourv4s_POST:
   21800           1 :     if (MI->getNumOperands() == 4 &&
   21801           2 :         MI->getOperand(0).isReg() &&
   21802           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   21803           2 :         MI->getOperand(1).isReg() &&
   21804           1 :         MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   21805           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   21806             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   21807             :       // (ST1Fourv4s_POST GPR64sp:$Rn, VecListFour4s:$Vt, XZR)
   21808             :       AsmString = "st1     $\xFF\x02\x2B, [$\x01], #64";
   21809             :       break;
   21810             :     }
   21811             :     return false;
   21812             :   case AArch64::ST1Fourv8b_POST:
   21813           3 :     if (MI->getNumOperands() == 4 &&
   21814           6 :         MI->getOperand(0).isReg() &&
   21815           3 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   21816           6 :         MI->getOperand(1).isReg() &&
   21817           3 :         MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
   21818           6 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   21819             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   21820             :       // (ST1Fourv8b_POST GPR64sp:$Rn, VecListFour8b:$Vt, XZR)
   21821             :       AsmString = "st1     $\xFF\x02\x2C, [$\x01], #32";
   21822             :       break;
   21823             :     }
   21824             :     return false;
   21825             :   case AArch64::ST1Fourv8h_POST:
   21826           1 :     if (MI->getNumOperands() == 4 &&
   21827           2 :         MI->getOperand(0).isReg() &&
   21828           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   21829           2 :         MI->getOperand(1).isReg() &&
   21830           1 :         MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   21831           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   21832             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   21833             :       // (ST1Fourv8h_POST GPR64sp:$Rn, VecListFour8h:$Vt, XZR)
   21834             :       AsmString = "st1     $\xFF\x02\x2D, [$\x01], #64";
   21835             :       break;
   21836             :     }
   21837             :     return false;
   21838             :   case AArch64::ST1H_D_IMM:
   21839           8 :     if (MI->getNumOperands() == 4 &&
   21840          16 :         MI->getOperand(0).isReg() &&
   21841           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   21842          16 :         MI->getOperand(1).isReg() &&
   21843           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   21844          16 :         MI->getOperand(2).isReg() &&
   21845           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   21846           8 :         MI->getOperand(3).isImm() &&
   21847          16 :         MI->getOperand(3).getImm() == 0 &&
   21848             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21849             :       // (ST1H_D_IMM Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   21850             :       AsmString = "st1h    $\xFF\x01\x20, $\xFF\x02\x07, [$\x03]";
   21851             :       break;
   21852             :     }
   21853             :     return false;
   21854             :   case AArch64::ST1H_IMM:
   21855           8 :     if (MI->getNumOperands() == 4 &&
   21856          16 :         MI->getOperand(0).isReg() &&
   21857           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   21858          16 :         MI->getOperand(1).isReg() &&
   21859           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   21860          16 :         MI->getOperand(2).isReg() &&
   21861           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   21862           8 :         MI->getOperand(3).isImm() &&
   21863          16 :         MI->getOperand(3).getImm() == 0 &&
   21864             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21865             :       // (ST1H_IMM Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   21866             :       AsmString = "st1h    $\xFF\x01\x24, $\xFF\x02\x07, [$\x03]";
   21867             :       break;
   21868             :     }
   21869             :     return false;
   21870             :   case AArch64::ST1H_S_IMM:
   21871           8 :     if (MI->getNumOperands() == 4 &&
   21872          16 :         MI->getOperand(0).isReg() &&
   21873           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   21874          16 :         MI->getOperand(1).isReg() &&
   21875           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   21876          16 :         MI->getOperand(2).isReg() &&
   21877           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   21878           8 :         MI->getOperand(3).isImm() &&
   21879          16 :         MI->getOperand(3).getImm() == 0 &&
   21880             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   21881             :       // (ST1H_S_IMM Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   21882             :       AsmString = "st1h    $\xFF\x01\x21, $\xFF\x02\x07, [$\x03]";
   21883             :       break;
   21884             :     }
   21885             :     return false;
   21886             :   case AArch64::ST1Onev16b_POST:
   21887           3 :     if (MI->getNumOperands() == 4 &&
   21888           6 :         MI->getOperand(0).isReg() &&
   21889           3 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   21890           6 :         MI->getOperand(1).isReg() &&
   21891           3 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
   21892           6 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   21893             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   21894             :       // (ST1Onev16b_POST GPR64sp:$Rn, VecListOne16b:$Vt, XZR)
   21895             :       AsmString = "st1     $\xFF\x02\x26, [$\x01], #16";
   21896             :       break;
   21897             :     }
   21898             :     return false;
   21899             :   case AArch64::ST1Onev1d_POST:
   21900           1 :     if (MI->getNumOperands() == 4 &&
   21901           2 :         MI->getOperand(0).isReg() &&
   21902           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   21903           2 :         MI->getOperand(1).isReg() &&
   21904           1 :         MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   21905           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   21906             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   21907             :       // (ST1Onev1d_POST GPR64sp:$Rn, VecListOne1d:$Vt, XZR)
   21908             :       AsmString = "st1     $\xFF\x02\x27, [$\x01], #8";
   21909             :       break;
   21910             :     }
   21911             :     return false;
   21912             :   case AArch64::ST1Onev2d_POST:
   21913           1 :     if (MI->getNumOperands() == 4 &&
   21914           2 :         MI->getOperand(0).isReg() &&
   21915           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   21916           2 :         MI->getOperand(1).isReg() &&
   21917           1 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
   21918           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   21919             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   21920             :       // (ST1Onev2d_POST GPR64sp:$Rn, VecListOne2d:$Vt, XZR)
   21921             :       AsmString = "st1     $\xFF\x02\x28, [$\x01], #16";
   21922             :       break;
   21923             :     }
   21924             :     return false;
   21925             :   case AArch64::ST1Onev2s_POST:
   21926           1 :     if (MI->getNumOperands() == 4 &&
   21927           2 :         MI->getOperand(0).isReg() &&
   21928           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   21929           2 :         MI->getOperand(1).isReg() &&
   21930           1 :         MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   21931           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   21932             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   21933             :       // (ST1Onev2s_POST GPR64sp:$Rn, VecListOne2s:$Vt, XZR)
   21934             :       AsmString = "st1     $\xFF\x02\x29, [$\x01], #8";
   21935             :       break;
   21936             :     }
   21937             :     return false;
   21938             :   case AArch64::ST1Onev4h_POST:
   21939           1 :     if (MI->getNumOperands() == 4 &&
   21940           2 :         MI->getOperand(0).isReg() &&
   21941           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   21942           2 :         MI->getOperand(1).isReg() &&
   21943           1 :         MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   21944           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   21945             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   21946             :       // (ST1Onev4h_POST GPR64sp:$Rn, VecListOne4h:$Vt, XZR)
   21947             :       AsmString = "st1     $\xFF\x02\x2A, [$\x01], #8";
   21948             :       break;
   21949             :     }
   21950             :     return false;
   21951             :   case AArch64::ST1Onev4s_POST:
   21952           1 :     if (MI->getNumOperands() == 4 &&
   21953           2 :         MI->getOperand(0).isReg() &&
   21954           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   21955           2 :         MI->getOperand(1).isReg() &&
   21956           1 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
   21957           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   21958             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   21959             :       // (ST1Onev4s_POST GPR64sp:$Rn, VecListOne4s:$Vt, XZR)
   21960             :       AsmString = "st1     $\xFF\x02\x2B, [$\x01], #16";
   21961             :       break;
   21962             :     }
   21963             :     return false;
   21964             :   case AArch64::ST1Onev8b_POST:
   21965           1 :     if (MI->getNumOperands() == 4 &&
   21966           2 :         MI->getOperand(0).isReg() &&
   21967           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   21968           2 :         MI->getOperand(1).isReg() &&
   21969           1 :         MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   21970           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   21971             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   21972             :       // (ST1Onev8b_POST GPR64sp:$Rn, VecListOne8b:$Vt, XZR)
   21973             :       AsmString = "st1     $\xFF\x02\x2C, [$\x01], #8";
   21974             :       break;
   21975             :     }
   21976             :     return false;
   21977             :   case AArch64::ST1Onev8h_POST:
   21978           3 :     if (MI->getNumOperands() == 4 &&
   21979           6 :         MI->getOperand(0).isReg() &&
   21980           3 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   21981           6 :         MI->getOperand(1).isReg() &&
   21982           3 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
   21983           6 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   21984             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   21985             :       // (ST1Onev8h_POST GPR64sp:$Rn, VecListOne8h:$Vt, XZR)
   21986             :       AsmString = "st1     $\xFF\x02\x2D, [$\x01], #16";
   21987             :       break;
   21988             :     }
   21989             :     return false;
   21990             :   case AArch64::ST1Threev16b_POST:
   21991           1 :     if (MI->getNumOperands() == 4 &&
   21992           2 :         MI->getOperand(0).isReg() &&
   21993           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   21994           2 :         MI->getOperand(1).isReg() &&
   21995           1 :         MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   21996           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   21997             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   21998             :       // (ST1Threev16b_POST GPR64sp:$Rn, VecListThree16b:$Vt, XZR)
   21999             :       AsmString = "st1     $\xFF\x02\x26, [$\x01], #48";
   22000             :       break;
   22001             :     }
   22002             :     return false;
   22003             :   case AArch64::ST1Threev1d_POST:
   22004           1 :     if (MI->getNumOperands() == 4 &&
   22005           2 :         MI->getOperand(0).isReg() &&
   22006           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22007           2 :         MI->getOperand(1).isReg() &&
   22008           1 :         MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
   22009           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   22010             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22011             :       // (ST1Threev1d_POST GPR64sp:$Rn, VecListThree1d:$Vt, XZR)
   22012             :       AsmString = "st1     $\xFF\x02\x27, [$\x01], #24";
   22013             :       break;
   22014             :     }
   22015             :     return false;
   22016             :   case AArch64::ST1Threev2d_POST:
   22017           3 :     if (MI->getNumOperands() == 4 &&
   22018           6 :         MI->getOperand(0).isReg() &&
   22019           3 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22020           6 :         MI->getOperand(1).isReg() &&
   22021           3 :         MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   22022           6 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   22023             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22024             :       // (ST1Threev2d_POST GPR64sp:$Rn, VecListThree2d:$Vt, XZR)
   22025             :       AsmString = "st1     $\xFF\x02\x28, [$\x01], #48";
   22026             :       break;
   22027             :     }
   22028             :     return false;
   22029             :   case AArch64::ST1Threev2s_POST:
   22030           1 :     if (MI->getNumOperands() == 4 &&
   22031           2 :         MI->getOperand(0).isReg() &&
   22032           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22033           2 :         MI->getOperand(1).isReg() &&
   22034           1 :         MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
   22035           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   22036             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22037             :       // (ST1Threev2s_POST GPR64sp:$Rn, VecListThree2s:$Vt, XZR)
   22038             :       AsmString = "st1     $\xFF\x02\x29, [$\x01], #24";
   22039             :       break;
   22040             :     }
   22041             :     return false;
   22042             :   case AArch64::ST1Threev4h_POST:
   22043           1 :     if (MI->getNumOperands() == 4 &&
   22044           2 :         MI->getOperand(0).isReg() &&
   22045           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22046           2 :         MI->getOperand(1).isReg() &&
   22047           1 :         MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
   22048           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   22049             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22050             :       // (ST1Threev4h_POST GPR64sp:$Rn, VecListThree4h:$Vt, XZR)
   22051             :       AsmString = "st1     $\xFF\x02\x2A, [$\x01], #24";
   22052             :       break;
   22053             :     }
   22054             :     return false;
   22055             :   case AArch64::ST1Threev4s_POST:
   22056           1 :     if (MI->getNumOperands() == 4 &&
   22057           2 :         MI->getOperand(0).isReg() &&
   22058           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22059           2 :         MI->getOperand(1).isReg() &&
   22060           1 :         MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   22061           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   22062             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22063             :       // (ST1Threev4s_POST GPR64sp:$Rn, VecListThree4s:$Vt, XZR)
   22064             :       AsmString = "st1     $\xFF\x02\x2B, [$\x01], #48";
   22065             :       break;
   22066             :     }
   22067             :     return false;
   22068             :   case AArch64::ST1Threev8b_POST:
   22069           1 :     if (MI->getNumOperands() == 4 &&
   22070           2 :         MI->getOperand(0).isReg() &&
   22071           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22072           2 :         MI->getOperand(1).isReg() &&
   22073           1 :         MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
   22074           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   22075             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22076             :       // (ST1Threev8b_POST GPR64sp:$Rn, VecListThree8b:$Vt, XZR)
   22077             :       AsmString = "st1     $\xFF\x02\x2C, [$\x01], #24";
   22078             :       break;
   22079             :     }
   22080             :     return false;
   22081             :   case AArch64::ST1Threev8h_POST:
   22082           1 :     if (MI->getNumOperands() == 4 &&
   22083           2 :         MI->getOperand(0).isReg() &&
   22084           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22085           2 :         MI->getOperand(1).isReg() &&
   22086           1 :         MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   22087           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   22088             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22089             :       // (ST1Threev8h_POST GPR64sp:$Rn, VecListThree8h:$Vt, XZR)
   22090             :       AsmString = "st1     $\xFF\x02\x2D, [$\x01], #48";
   22091             :       break;
   22092             :     }
   22093             :     return false;
   22094             :   case AArch64::ST1Twov16b_POST:
   22095           1 :     if (MI->getNumOperands() == 4 &&
   22096           2 :         MI->getOperand(0).isReg() &&
   22097           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22098           2 :         MI->getOperand(1).isReg() &&
   22099           1 :         MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
   22100           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   22101             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22102             :       // (ST1Twov16b_POST GPR64sp:$Rn, VecListTwo16b:$Vt, XZR)
   22103             :       AsmString = "st1     $\xFF\x02\x26, [$\x01], #32";
   22104             :       break;
   22105             :     }
   22106             :     return false;
   22107             :   case AArch64::ST1Twov1d_POST:
   22108           1 :     if (MI->getNumOperands() == 4 &&
   22109           2 :         MI->getOperand(0).isReg() &&
   22110           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22111           2 :         MI->getOperand(1).isReg() &&
   22112           1 :         MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
   22113           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   22114             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22115             :       // (ST1Twov1d_POST GPR64sp:$Rn, VecListTwo1d:$Vt, XZR)
   22116             :       AsmString = "st1     $\xFF\x02\x27, [$\x01], #16";
   22117             :       break;
   22118             :     }
   22119             :     return false;
   22120             :   case AArch64::ST1Twov2d_POST:
   22121           1 :     if (MI->getNumOperands() == 4 &&
   22122           2 :         MI->getOperand(0).isReg() &&
   22123           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22124           2 :         MI->getOperand(1).isReg() &&
   22125           1 :         MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
   22126           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   22127             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22128             :       // (ST1Twov2d_POST GPR64sp:$Rn, VecListTwo2d:$Vt, XZR)
   22129             :       AsmString = "st1     $\xFF\x02\x28, [$\x01], #32";
   22130             :       break;
   22131             :     }
   22132             :     return false;
   22133             :   case AArch64::ST1Twov2s_POST:
   22134           1 :     if (MI->getNumOperands() == 4 &&
   22135           2 :         MI->getOperand(0).isReg() &&
   22136           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22137           2 :         MI->getOperand(1).isReg() &&
   22138           1 :         MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
   22139           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   22140             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22141             :       // (ST1Twov2s_POST GPR64sp:$Rn, VecListTwo2s:$Vt, XZR)
   22142             :       AsmString = "st1     $\xFF\x02\x29, [$\x01], #16";
   22143             :       break;
   22144             :     }
   22145             :     return false;
   22146             :   case AArch64::ST1Twov4h_POST:
   22147           1 :     if (MI->getNumOperands() == 4 &&
   22148           2 :         MI->getOperand(0).isReg() &&
   22149           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22150           2 :         MI->getOperand(1).isReg() &&
   22151           1 :         MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
   22152           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   22153             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22154             :       // (ST1Twov4h_POST GPR64sp:$Rn, VecListTwo4h:$Vt, XZR)
   22155             :       AsmString = "st1     $\xFF\x02\x2A, [$\x01], #16";
   22156             :       break;
   22157             :     }
   22158             :     return false;
   22159             :   case AArch64::ST1Twov4s_POST:
   22160           3 :     if (MI->getNumOperands() == 4 &&
   22161           6 :         MI->getOperand(0).isReg() &&
   22162           3 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22163           6 :         MI->getOperand(1).isReg() &&
   22164           3 :         MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
   22165           6 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   22166             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22167             :       // (ST1Twov4s_POST GPR64sp:$Rn, VecListTwo4s:$Vt, XZR)
   22168             :       AsmString = "st1     $\xFF\x02\x2B, [$\x01], #32";
   22169             :       break;
   22170             :     }
   22171             :     return false;
   22172             :   case AArch64::ST1Twov8b_POST:
   22173           1 :     if (MI->getNumOperands() == 4 &&
   22174           2 :         MI->getOperand(0).isReg() &&
   22175           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22176           2 :         MI->getOperand(1).isReg() &&
   22177           1 :         MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
   22178           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   22179             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22180             :       // (ST1Twov8b_POST GPR64sp:$Rn, VecListTwo8b:$Vt, XZR)
   22181             :       AsmString = "st1     $\xFF\x02\x2C, [$\x01], #16";
   22182             :       break;
   22183             :     }
   22184             :     return false;
   22185             :   case AArch64::ST1Twov8h_POST:
   22186           1 :     if (MI->getNumOperands() == 4 &&
   22187           2 :         MI->getOperand(0).isReg() &&
   22188           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22189           2 :         MI->getOperand(1).isReg() &&
   22190           1 :         MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
   22191           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   22192             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22193             :       // (ST1Twov8h_POST GPR64sp:$Rn, VecListTwo8h:$Vt, XZR)
   22194             :       AsmString = "st1     $\xFF\x02\x2D, [$\x01], #32";
   22195             :       break;
   22196             :     }
   22197             :     return false;
   22198             :   case AArch64::ST1W_D_IMM:
   22199           8 :     if (MI->getNumOperands() == 4 &&
   22200          16 :         MI->getOperand(0).isReg() &&
   22201           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   22202          16 :         MI->getOperand(1).isReg() &&
   22203           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   22204          16 :         MI->getOperand(2).isReg() &&
   22205           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   22206           8 :         MI->getOperand(3).isImm() &&
   22207          16 :         MI->getOperand(3).getImm() == 0 &&
   22208             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   22209             :       // (ST1W_D_IMM Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   22210             :       AsmString = "st1w    $\xFF\x01\x20, $\xFF\x02\x07, [$\x03]";
   22211             :       break;
   22212             :     }
   22213             :     return false;
   22214             :   case AArch64::ST1W_IMM:
   22215           8 :     if (MI->getNumOperands() == 4 &&
   22216          16 :         MI->getOperand(0).isReg() &&
   22217           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   22218          16 :         MI->getOperand(1).isReg() &&
   22219           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   22220          16 :         MI->getOperand(2).isReg() &&
   22221           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   22222           8 :         MI->getOperand(3).isImm() &&
   22223          16 :         MI->getOperand(3).getImm() == 0 &&
   22224             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   22225             :       // (ST1W_IMM Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   22226             :       AsmString = "st1w    $\xFF\x01\x21, $\xFF\x02\x07, [$\x03]";
   22227             :       break;
   22228             :     }
   22229             :     return false;
   22230             :   case AArch64::ST1i16_POST:
   22231           1 :     if (MI->getNumOperands() == 5 &&
   22232           2 :         MI->getOperand(0).isReg() &&
   22233           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22234           2 :         MI->getOperand(1).isReg() &&
   22235           1 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
   22236           2 :         MI->getOperand(4).getReg() == AArch64::XZR &&
   22237             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22238             :       // (ST1i16_POST GPR64sp:$Rn, VecListOneh:$Vt, VectorIndexH:$idx, XZR)
   22239             :       AsmString = "st1     $\xFF\x02\x2E$\xFF\x03\x19, [$\x01], #2";
   22240             :       break;
   22241             :     }
   22242             :     return false;
   22243             :   case AArch64::ST1i32_POST:
   22244           1 :     if (MI->getNumOperands() == 5 &&
   22245           2 :         MI->getOperand(0).isReg() &&
   22246           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22247           2 :         MI->getOperand(1).isReg() &&
   22248           1 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
   22249           2 :         MI->getOperand(4).getReg() == AArch64::XZR &&
   22250             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22251             :       // (ST1i32_POST GPR64sp:$Rn, VecListOnes:$Vt, VectorIndexS:$idx, XZR)
   22252             :       AsmString = "st1     $\xFF\x02\x2F$\xFF\x03\x19, [$\x01], #4";
   22253             :       break;
   22254             :     }
   22255             :     return false;
   22256             :   case AArch64::ST1i64_POST:
   22257           3 :     if (MI->getNumOperands() == 5 &&
   22258           6 :         MI->getOperand(0).isReg() &&
   22259           3 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22260           6 :         MI->getOperand(1).isReg() &&
   22261           3 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
   22262           6 :         MI->getOperand(4).getReg() == AArch64::XZR &&
   22263             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22264             :       // (ST1i64_POST GPR64sp:$Rn, VecListOned:$Vt, VectorIndexD:$idx, XZR)
   22265             :       AsmString = "st1     $\xFF\x02\x30$\xFF\x03\x19, [$\x01], #8";
   22266             :       break;
   22267             :     }
   22268             :     return false;
   22269             :   case AArch64::ST1i8_POST:
   22270           3 :     if (MI->getNumOperands() == 5 &&
   22271           6 :         MI->getOperand(0).isReg() &&
   22272           3 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22273           6 :         MI->getOperand(1).isReg() &&
   22274           3 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
   22275           6 :         MI->getOperand(4).getReg() == AArch64::XZR &&
   22276             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22277             :       // (ST1i8_POST GPR64sp:$Rn, VecListOneb:$Vt, VectorIndexB:$idx, XZR)
   22278             :       AsmString = "st1     $\xFF\x02\x31$\xFF\x03\x19, [$\x01], #1";
   22279             :       break;
   22280             :     }
   22281             :     return false;
   22282             :   case AArch64::ST2B_IMM:
   22283           6 :     if (MI->getNumOperands() == 4 &&
   22284          12 :         MI->getOperand(0).isReg() &&
   22285           6 :         MRI.getRegClass(AArch64::ZPR2RegClassID).contains(MI->getOperand(0).getReg()) &&
   22286          12 :         MI->getOperand(1).isReg() &&
   22287           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   22288          12 :         MI->getOperand(2).isReg() &&
   22289           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   22290           6 :         MI->getOperand(3).isImm() &&
   22291          12 :         MI->getOperand(3).getImm() == 0 &&
   22292             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   22293             :       // (ST2B_IMM ZZ_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   22294             :       AsmString = "st2b    $\xFF\x01\x25, $\xFF\x02\x07, [$\x03]";
   22295             :       break;
   22296             :     }
   22297             :     return false;
   22298             :   case AArch64::ST2D_IMM:
   22299           6 :     if (MI->getNumOperands() == 4 &&
   22300          12 :         MI->getOperand(0).isReg() &&
   22301           6 :         MRI.getRegClass(AArch64::ZPR2RegClassID).contains(MI->getOperand(0).getReg()) &&
   22302          12 :         MI->getOperand(1).isReg() &&
   22303           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   22304          12 :         MI->getOperand(2).isReg() &&
   22305           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   22306           6 :         MI->getOperand(3).isImm() &&
   22307          12 :         MI->getOperand(3).getImm() == 0 &&
   22308             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   22309             :       // (ST2D_IMM ZZ_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   22310             :       AsmString = "st2d    $\xFF\x01\x20, $\xFF\x02\x07, [$\x03]";
   22311             :       break;
   22312             :     }
   22313             :     return false;
   22314             :   case AArch64::ST2GOffset:
   22315           8 :     if (MI->getNumOperands() == 2 &&
   22316          16 :         MI->getOperand(0).isReg() &&
   22317           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22318           8 :         MI->getOperand(1).isImm() &&
   22319          16 :         MI->getOperand(1).getImm() == 0 &&
   22320             :         STI.getFeatureBits()[AArch64::FeatureMTE]) {
   22321             :       // (ST2GOffset GPR64sp:$Rn, 0)
   22322             :       AsmString = "st2g    [$\x01]";
   22323             :       break;
   22324             :     }
   22325             :     return false;
   22326             :   case AArch64::ST2H_IMM:
   22327           6 :     if (MI->getNumOperands() == 4 &&
   22328          12 :         MI->getOperand(0).isReg() &&
   22329           6 :         MRI.getRegClass(AArch64::ZPR2RegClassID).contains(MI->getOperand(0).getReg()) &&
   22330          12 :         MI->getOperand(1).isReg() &&
   22331           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   22332          12 :         MI->getOperand(2).isReg() &&
   22333           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   22334           6 :         MI->getOperand(3).isImm() &&
   22335          12 :         MI->getOperand(3).getImm() == 0 &&
   22336             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   22337             :       // (ST2H_IMM ZZ_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   22338             :       AsmString = "st2h    $\xFF\x01\x24, $\xFF\x02\x07, [$\x03]";
   22339             :       break;
   22340             :     }
   22341             :     return false;
   22342             :   case AArch64::ST2Twov16b_POST:
   22343           3 :     if (MI->getNumOperands() == 4 &&
   22344           6 :         MI->getOperand(0).isReg() &&
   22345           3 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22346           6 :         MI->getOperand(1).isReg() &&
   22347           3 :         MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
   22348           6 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   22349             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22350             :       // (ST2Twov16b_POST GPR64sp:$Rn, VecListTwo16b:$Vt, XZR)
   22351             :       AsmString = "st2     $\xFF\x02\x26, [$\x01], #32";
   22352             :       break;
   22353             :     }
   22354             :     return false;
   22355             :   case AArch64::ST2Twov2d_POST:
   22356           1 :     if (MI->getNumOperands() == 4 &&
   22357           2 :         MI->getOperand(0).isReg() &&
   22358           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22359           2 :         MI->getOperand(1).isReg() &&
   22360           1 :         MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
   22361           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   22362             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22363             :       // (ST2Twov2d_POST GPR64sp:$Rn, VecListTwo2d:$Vt, XZR)
   22364             :       AsmString = "st2     $\xFF\x02\x28, [$\x01], #32";
   22365             :       break;
   22366             :     }
   22367             :     return false;
   22368             :   case AArch64::ST2Twov2s_POST:
   22369           1 :     if (MI->getNumOperands() == 4 &&
   22370           2 :         MI->getOperand(0).isReg() &&
   22371           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22372           2 :         MI->getOperand(1).isReg() &&
   22373           1 :         MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
   22374           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   22375             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22376             :       // (ST2Twov2s_POST GPR64sp:$Rn, VecListTwo2s:$Vt, XZR)
   22377             :       AsmString = "st2     $\xFF\x02\x29, [$\x01], #16";
   22378             :       break;
   22379             :     }
   22380             :     return false;
   22381             :   case AArch64::ST2Twov4h_POST:
   22382           1 :     if (MI->getNumOperands() == 4 &&
   22383           2 :         MI->getOperand(0).isReg() &&
   22384           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22385           2 :         MI->getOperand(1).isReg() &&
   22386           1 :         MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
   22387           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   22388             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22389             :       // (ST2Twov4h_POST GPR64sp:$Rn, VecListTwo4h:$Vt, XZR)
   22390             :       AsmString = "st2     $\xFF\x02\x2A, [$\x01], #16";
   22391             :       break;
   22392             :     }
   22393             :     return false;
   22394             :   case AArch64::ST2Twov4s_POST:
   22395           1 :     if (MI->getNumOperands() == 4 &&
   22396           2 :         MI->getOperand(0).isReg() &&
   22397           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22398           2 :         MI->getOperand(1).isReg() &&
   22399           1 :         MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
   22400           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   22401             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22402             :       // (ST2Twov4s_POST GPR64sp:$Rn, VecListTwo4s:$Vt, XZR)
   22403             :       AsmString = "st2     $\xFF\x02\x2B, [$\x01], #32";
   22404             :       break;
   22405             :     }
   22406             :     return false;
   22407             :   case AArch64::ST2Twov8b_POST:
   22408           1 :     if (MI->getNumOperands() == 4 &&
   22409           2 :         MI->getOperand(0).isReg() &&
   22410           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22411           2 :         MI->getOperand(1).isReg() &&
   22412           1 :         MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
   22413           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   22414             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22415             :       // (ST2Twov8b_POST GPR64sp:$Rn, VecListTwo8b:$Vt, XZR)
   22416             :       AsmString = "st2     $\xFF\x02\x2C, [$\x01], #16";
   22417             :       break;
   22418             :     }
   22419             :     return false;
   22420             :   case AArch64::ST2Twov8h_POST:
   22421           1 :     if (MI->getNumOperands() == 4 &&
   22422           2 :         MI->getOperand(0).isReg() &&
   22423           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22424           2 :         MI->getOperand(1).isReg() &&
   22425           1 :         MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
   22426           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   22427             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22428             :       // (ST2Twov8h_POST GPR64sp:$Rn, VecListTwo8h:$Vt, XZR)
   22429             :       AsmString = "st2     $\xFF\x02\x2D, [$\x01], #32";
   22430             :       break;
   22431             :     }
   22432             :     return false;
   22433             :   case AArch64::ST2W_IMM:
   22434           6 :     if (MI->getNumOperands() == 4 &&
   22435          12 :         MI->getOperand(0).isReg() &&
   22436           6 :         MRI.getRegClass(AArch64::ZPR2RegClassID).contains(MI->getOperand(0).getReg()) &&
   22437          12 :         MI->getOperand(1).isReg() &&
   22438           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   22439          12 :         MI->getOperand(2).isReg() &&
   22440           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   22441           6 :         MI->getOperand(3).isImm() &&
   22442          12 :         MI->getOperand(3).getImm() == 0 &&
   22443             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   22444             :       // (ST2W_IMM ZZ_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   22445             :       AsmString = "st2w    $\xFF\x01\x21, $\xFF\x02\x07, [$\x03]";
   22446             :       break;
   22447             :     }
   22448             :     return false;
   22449             :   case AArch64::ST2i16_POST:
   22450           1 :     if (MI->getNumOperands() == 5 &&
   22451           2 :         MI->getOperand(0).isReg() &&
   22452           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22453           2 :         MI->getOperand(1).isReg() &&
   22454           1 :         MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
   22455           2 :         MI->getOperand(4).getReg() == AArch64::XZR &&
   22456             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22457             :       // (ST2i16_POST GPR64sp:$Rn, VecListTwoh:$Vt, VectorIndexH:$idx, XZR)
   22458             :       AsmString = "st2     $\xFF\x02\x2E$\xFF\x03\x19, [$\x01], #4";
   22459             :       break;
   22460             :     }
   22461             :     return false;
   22462             :   case AArch64::ST2i32_POST:
   22463           3 :     if (MI->getNumOperands() == 5 &&
   22464           6 :         MI->getOperand(0).isReg() &&
   22465           3 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22466           6 :         MI->getOperand(1).isReg() &&
   22467           3 :         MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
   22468           6 :         MI->getOperand(4).getReg() == AArch64::XZR &&
   22469             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22470             :       // (ST2i32_POST GPR64sp:$Rn, VecListTwos:$Vt, VectorIndexS:$idx, XZR)
   22471             :       AsmString = "st2     $\xFF\x02\x2F$\xFF\x03\x19, [$\x01], #8";
   22472             :       break;
   22473             :     }
   22474             :     return false;
   22475             :   case AArch64::ST2i64_POST:
   22476           1 :     if (MI->getNumOperands() == 5 &&
   22477           2 :         MI->getOperand(0).isReg() &&
   22478           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22479           2 :         MI->getOperand(1).isReg() &&
   22480           1 :         MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
   22481           2 :         MI->getOperand(4).getReg() == AArch64::XZR &&
   22482             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22483             :       // (ST2i64_POST GPR64sp:$Rn, VecListTwod:$Vt, VectorIndexD:$idx, XZR)
   22484             :       AsmString = "st2     $\xFF\x02\x30$\xFF\x03\x19, [$\x01], #16";
   22485             :       break;
   22486             :     }
   22487             :     return false;
   22488             :   case AArch64::ST2i8_POST:
   22489           1 :     if (MI->getNumOperands() == 5 &&
   22490           2 :         MI->getOperand(0).isReg() &&
   22491           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22492           2 :         MI->getOperand(1).isReg() &&
   22493           1 :         MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
   22494           2 :         MI->getOperand(4).getReg() == AArch64::XZR &&
   22495             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22496             :       // (ST2i8_POST GPR64sp:$Rn, VecListTwob:$Vt, VectorIndexB:$idx, XZR)
   22497             :       AsmString = "st2     $\xFF\x02\x31$\xFF\x03\x19, [$\x01], #2";
   22498             :       break;
   22499             :     }
   22500             :     return false;
   22501             :   case AArch64::ST3B_IMM:
   22502           6 :     if (MI->getNumOperands() == 4 &&
   22503          12 :         MI->getOperand(0).isReg() &&
   22504           6 :         MRI.getRegClass(AArch64::ZPR3RegClassID).contains(MI->getOperand(0).getReg()) &&
   22505          12 :         MI->getOperand(1).isReg() &&
   22506           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   22507          12 :         MI->getOperand(2).isReg() &&
   22508           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   22509           6 :         MI->getOperand(3).isImm() &&
   22510          12 :         MI->getOperand(3).getImm() == 0 &&
   22511             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   22512             :       // (ST3B_IMM ZZZ_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   22513             :       AsmString = "st3b    $\xFF\x01\x25, $\xFF\x02\x07, [$\x03]";
   22514             :       break;
   22515             :     }
   22516             :     return false;
   22517             :   case AArch64::ST3D_IMM:
   22518           6 :     if (MI->getNumOperands() == 4 &&
   22519          12 :         MI->getOperand(0).isReg() &&
   22520           6 :         MRI.getRegClass(AArch64::ZPR3RegClassID).contains(MI->getOperand(0).getReg()) &&
   22521          12 :         MI->getOperand(1).isReg() &&
   22522           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   22523          12 :         MI->getOperand(2).isReg() &&
   22524           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   22525           6 :         MI->getOperand(3).isImm() &&
   22526          12 :         MI->getOperand(3).getImm() == 0 &&
   22527             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   22528             :       // (ST3D_IMM ZZZ_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   22529             :       AsmString = "st3d    $\xFF\x01\x20, $\xFF\x02\x07, [$\x03]";
   22530             :       break;
   22531             :     }
   22532             :     return false;
   22533             :   case AArch64::ST3H_IMM:
   22534           6 :     if (MI->getNumOperands() == 4 &&
   22535          12 :         MI->getOperand(0).isReg() &&
   22536           6 :         MRI.getRegClass(AArch64::ZPR3RegClassID).contains(MI->getOperand(0).getReg()) &&
   22537          12 :         MI->getOperand(1).isReg() &&
   22538           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   22539          12 :         MI->getOperand(2).isReg() &&
   22540           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   22541           6 :         MI->getOperand(3).isImm() &&
   22542          12 :         MI->getOperand(3).getImm() == 0 &&
   22543             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   22544             :       // (ST3H_IMM ZZZ_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   22545             :       AsmString = "st3h    $\xFF\x01\x24, $\xFF\x02\x07, [$\x03]";
   22546             :       break;
   22547             :     }
   22548             :     return false;
   22549             :   case AArch64::ST3Threev16b_POST:
   22550           1 :     if (MI->getNumOperands() == 4 &&
   22551           2 :         MI->getOperand(0).isReg() &&
   22552           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22553           2 :         MI->getOperand(1).isReg() &&
   22554           1 :         MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   22555           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   22556             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22557             :       // (ST3Threev16b_POST GPR64sp:$Rn, VecListThree16b:$Vt, XZR)
   22558             :       AsmString = "st3     $\xFF\x02\x26, [$\x01], #48";
   22559             :       break;
   22560             :     }
   22561             :     return false;
   22562             :   case AArch64::ST3Threev2d_POST:
   22563           1 :     if (MI->getNumOperands() == 4 &&
   22564           2 :         MI->getOperand(0).isReg() &&
   22565           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22566           2 :         MI->getOperand(1).isReg() &&
   22567           1 :         MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   22568           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   22569             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22570             :       // (ST3Threev2d_POST GPR64sp:$Rn, VecListThree2d:$Vt, XZR)
   22571             :       AsmString = "st3     $\xFF\x02\x28, [$\x01], #48";
   22572             :       break;
   22573             :     }
   22574             :     return false;
   22575             :   case AArch64::ST3Threev2s_POST:
   22576           1 :     if (MI->getNumOperands() == 4 &&
   22577           2 :         MI->getOperand(0).isReg() &&
   22578           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22579           2 :         MI->getOperand(1).isReg() &&
   22580           1 :         MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
   22581           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   22582             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22583             :       // (ST3Threev2s_POST GPR64sp:$Rn, VecListThree2s:$Vt, XZR)
   22584             :       AsmString = "st3     $\xFF\x02\x29, [$\x01], #24";
   22585             :       break;
   22586             :     }
   22587             :     return false;
   22588             :   case AArch64::ST3Threev4h_POST:
   22589           1 :     if (MI->getNumOperands() == 4 &&
   22590           2 :         MI->getOperand(0).isReg() &&
   22591           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22592           2 :         MI->getOperand(1).isReg() &&
   22593           1 :         MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
   22594           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   22595             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22596             :       // (ST3Threev4h_POST GPR64sp:$Rn, VecListThree4h:$Vt, XZR)
   22597             :       AsmString = "st3     $\xFF\x02\x2A, [$\x01], #24";
   22598             :       break;
   22599             :     }
   22600             :     return false;
   22601             :   case AArch64::ST3Threev4s_POST:
   22602           1 :     if (MI->getNumOperands() == 4 &&
   22603           2 :         MI->getOperand(0).isReg() &&
   22604           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22605           2 :         MI->getOperand(1).isReg() &&
   22606           1 :         MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   22607           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   22608             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22609             :       // (ST3Threev4s_POST GPR64sp:$Rn, VecListThree4s:$Vt, XZR)
   22610             :       AsmString = "st3     $\xFF\x02\x2B, [$\x01], #48";
   22611             :       break;
   22612             :     }
   22613             :     return false;
   22614             :   case AArch64::ST3Threev8b_POST:
   22615           1 :     if (MI->getNumOperands() == 4 &&
   22616           2 :         MI->getOperand(0).isReg() &&
   22617           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22618           2 :         MI->getOperand(1).isReg() &&
   22619           1 :         MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
   22620           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   22621             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22622             :       // (ST3Threev8b_POST GPR64sp:$Rn, VecListThree8b:$Vt, XZR)
   22623             :       AsmString = "st3     $\xFF\x02\x2C, [$\x01], #24";
   22624             :       break;
   22625             :     }
   22626             :     return false;
   22627             :   case AArch64::ST3Threev8h_POST:
   22628           3 :     if (MI->getNumOperands() == 4 &&
   22629           6 :         MI->getOperand(0).isReg() &&
   22630           3 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22631           6 :         MI->getOperand(1).isReg() &&
   22632           3 :         MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   22633           6 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   22634             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22635             :       // (ST3Threev8h_POST GPR64sp:$Rn, VecListThree8h:$Vt, XZR)
   22636             :       AsmString = "st3     $\xFF\x02\x2D, [$\x01], #48";
   22637             :       break;
   22638             :     }
   22639             :     return false;
   22640             :   case AArch64::ST3W_IMM:
   22641           6 :     if (MI->getNumOperands() == 4 &&
   22642          12 :         MI->getOperand(0).isReg() &&
   22643           6 :         MRI.getRegClass(AArch64::ZPR3RegClassID).contains(MI->getOperand(0).getReg()) &&
   22644          12 :         MI->getOperand(1).isReg() &&
   22645           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   22646          12 :         MI->getOperand(2).isReg() &&
   22647           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   22648           6 :         MI->getOperand(3).isImm() &&
   22649          12 :         MI->getOperand(3).getImm() == 0 &&
   22650             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   22651             :       // (ST3W_IMM ZZZ_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   22652             :       AsmString = "st3w    $\xFF\x01\x21, $\xFF\x02\x07, [$\x03]";
   22653             :       break;
   22654             :     }
   22655             :     return false;
   22656             :   case AArch64::ST3i16_POST:
   22657           3 :     if (MI->getNumOperands() == 5 &&
   22658           6 :         MI->getOperand(0).isReg() &&
   22659           3 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22660           6 :         MI->getOperand(1).isReg() &&
   22661           3 :         MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   22662           6 :         MI->getOperand(4).getReg() == AArch64::XZR &&
   22663             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22664             :       // (ST3i16_POST GPR64sp:$Rn, VecListThreeh:$Vt, VectorIndexH:$idx, XZR)
   22665             :       AsmString = "st3     $\xFF\x02\x2E$\xFF\x03\x19, [$\x01], #6";
   22666             :       break;
   22667             :     }
   22668             :     return false;
   22669             :   case AArch64::ST3i32_POST:
   22670           1 :     if (MI->getNumOperands() == 5 &&
   22671           2 :         MI->getOperand(0).isReg() &&
   22672           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22673           2 :         MI->getOperand(1).isReg() &&
   22674           1 :         MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   22675           2 :         MI->getOperand(4).getReg() == AArch64::XZR &&
   22676             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22677             :       // (ST3i32_POST GPR64sp:$Rn, VecListThrees:$Vt, VectorIndexS:$idx, XZR)
   22678             :       AsmString = "st3     $\xFF\x02\x2F$\xFF\x03\x19, [$\x01], #12";
   22679             :       break;
   22680             :     }
   22681             :     return false;
   22682             :   case AArch64::ST3i64_POST:
   22683           1 :     if (MI->getNumOperands() == 5 &&
   22684           2 :         MI->getOperand(0).isReg() &&
   22685           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22686           2 :         MI->getOperand(1).isReg() &&
   22687           1 :         MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   22688           2 :         MI->getOperand(4).getReg() == AArch64::XZR &&
   22689             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22690             :       // (ST3i64_POST GPR64sp:$Rn, VecListThreed:$Vt, VectorIndexD:$idx, XZR)
   22691             :       AsmString = "st3     $\xFF\x02\x30$\xFF\x03\x19, [$\x01], #24";
   22692             :       break;
   22693             :     }
   22694             :     return false;
   22695             :   case AArch64::ST3i8_POST:
   22696           1 :     if (MI->getNumOperands() == 5 &&
   22697           2 :         MI->getOperand(0).isReg() &&
   22698           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22699           2 :         MI->getOperand(1).isReg() &&
   22700           1 :         MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   22701           2 :         MI->getOperand(4).getReg() == AArch64::XZR &&
   22702             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22703             :       // (ST3i8_POST GPR64sp:$Rn, VecListThreeb:$Vt, VectorIndexB:$idx, XZR)
   22704             :       AsmString = "st3     $\xFF\x02\x31$\xFF\x03\x19, [$\x01], #3";
   22705             :       break;
   22706             :     }
   22707             :     return false;
   22708             :   case AArch64::ST4B_IMM:
   22709           6 :     if (MI->getNumOperands() == 4 &&
   22710          12 :         MI->getOperand(0).isReg() &&
   22711           6 :         MRI.getRegClass(AArch64::ZPR4RegClassID).contains(MI->getOperand(0).getReg()) &&
   22712          12 :         MI->getOperand(1).isReg() &&
   22713           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   22714          12 :         MI->getOperand(2).isReg() &&
   22715           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   22716           6 :         MI->getOperand(3).isImm() &&
   22717          12 :         MI->getOperand(3).getImm() == 0 &&
   22718             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   22719             :       // (ST4B_IMM ZZZZ_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   22720             :       AsmString = "st4b    $\xFF\x01\x25, $\xFF\x02\x07, [$\x03]";
   22721             :       break;
   22722             :     }
   22723             :     return false;
   22724             :   case AArch64::ST4D_IMM:
   22725           6 :     if (MI->getNumOperands() == 4 &&
   22726          12 :         MI->getOperand(0).isReg() &&
   22727           6 :         MRI.getRegClass(AArch64::ZPR4RegClassID).contains(MI->getOperand(0).getReg()) &&
   22728          12 :         MI->getOperand(1).isReg() &&
   22729           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   22730          12 :         MI->getOperand(2).isReg() &&
   22731           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   22732           6 :         MI->getOperand(3).isImm() &&
   22733          12 :         MI->getOperand(3).getImm() == 0 &&
   22734             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   22735             :       // (ST4D_IMM ZZZZ_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   22736             :       AsmString = "st4d    $\xFF\x01\x20, $\xFF\x02\x07, [$\x03]";
   22737             :       break;
   22738             :     }
   22739             :     return false;
   22740             :   case AArch64::ST4Fourv16b_POST:
   22741           1 :     if (MI->getNumOperands() == 4 &&
   22742           2 :         MI->getOperand(0).isReg() &&
   22743           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22744           2 :         MI->getOperand(1).isReg() &&
   22745           1 :         MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   22746           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   22747             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22748             :       // (ST4Fourv16b_POST GPR64sp:$Rn, VecListFour16b:$Vt, XZR)
   22749             :       AsmString = "st4     $\xFF\x02\x26, [$\x01], #64";
   22750             :       break;
   22751             :     }
   22752             :     return false;
   22753             :   case AArch64::ST4Fourv2d_POST:
   22754           1 :     if (MI->getNumOperands() == 4 &&
   22755           2 :         MI->getOperand(0).isReg() &&
   22756           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22757           2 :         MI->getOperand(1).isReg() &&
   22758           1 :         MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   22759           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   22760             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22761             :       // (ST4Fourv2d_POST GPR64sp:$Rn, VecListFour2d:$Vt, XZR)
   22762             :       AsmString = "st4     $\xFF\x02\x28, [$\x01], #64";
   22763             :       break;
   22764             :     }
   22765             :     return false;
   22766             :   case AArch64::ST4Fourv2s_POST:
   22767           1 :     if (MI->getNumOperands() == 4 &&
   22768           2 :         MI->getOperand(0).isReg() &&
   22769           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22770           2 :         MI->getOperand(1).isReg() &&
   22771           1 :         MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
   22772           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   22773             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22774             :       // (ST4Fourv2s_POST GPR64sp:$Rn, VecListFour2s:$Vt, XZR)
   22775             :       AsmString = "st4     $\xFF\x02\x29, [$\x01], #32";
   22776             :       break;
   22777             :     }
   22778             :     return false;
   22779             :   case AArch64::ST4Fourv4h_POST:
   22780           1 :     if (MI->getNumOperands() == 4 &&
   22781           2 :         MI->getOperand(0).isReg() &&
   22782           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22783           2 :         MI->getOperand(1).isReg() &&
   22784           1 :         MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
   22785           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   22786             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22787             :       // (ST4Fourv4h_POST GPR64sp:$Rn, VecListFour4h:$Vt, XZR)
   22788             :       AsmString = "st4     $\xFF\x02\x2A, [$\x01], #32";
   22789             :       break;
   22790             :     }
   22791             :     return false;
   22792             :   case AArch64::ST4Fourv4s_POST:
   22793           3 :     if (MI->getNumOperands() == 4 &&
   22794           6 :         MI->getOperand(0).isReg() &&
   22795           3 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22796           6 :         MI->getOperand(1).isReg() &&
   22797           3 :         MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   22798           6 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   22799             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22800             :       // (ST4Fourv4s_POST GPR64sp:$Rn, VecListFour4s:$Vt, XZR)
   22801             :       AsmString = "st4     $\xFF\x02\x2B, [$\x01], #64";
   22802             :       break;
   22803             :     }
   22804             :     return false;
   22805             :   case AArch64::ST4Fourv8b_POST:
   22806           1 :     if (MI->getNumOperands() == 4 &&
   22807           2 :         MI->getOperand(0).isReg() &&
   22808           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22809           2 :         MI->getOperand(1).isReg() &&
   22810           1 :         MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
   22811           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   22812             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22813             :       // (ST4Fourv8b_POST GPR64sp:$Rn, VecListFour8b:$Vt, XZR)
   22814             :       AsmString = "st4     $\xFF\x02\x2C, [$\x01], #32";
   22815             :       break;
   22816             :     }
   22817             :     return false;
   22818             :   case AArch64::ST4Fourv8h_POST:
   22819           1 :     if (MI->getNumOperands() == 4 &&
   22820           2 :         MI->getOperand(0).isReg() &&
   22821           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22822           2 :         MI->getOperand(1).isReg() &&
   22823           1 :         MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   22824           2 :         MI->getOperand(3).getReg() == AArch64::XZR &&
   22825             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22826             :       // (ST4Fourv8h_POST GPR64sp:$Rn, VecListFour8h:$Vt, XZR)
   22827             :       AsmString = "st4     $\xFF\x02\x2D, [$\x01], #64";
   22828             :       break;
   22829             :     }
   22830             :     return false;
   22831             :   case AArch64::ST4H_IMM:
   22832           6 :     if (MI->getNumOperands() == 4 &&
   22833          12 :         MI->getOperand(0).isReg() &&
   22834           6 :         MRI.getRegClass(AArch64::ZPR4RegClassID).contains(MI->getOperand(0).getReg()) &&
   22835          12 :         MI->getOperand(1).isReg() &&
   22836           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   22837          12 :         MI->getOperand(2).isReg() &&
   22838           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   22839           6 :         MI->getOperand(3).isImm() &&
   22840          12 :         MI->getOperand(3).getImm() == 0 &&
   22841             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   22842             :       // (ST4H_IMM ZZZZ_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   22843             :       AsmString = "st4h    $\xFF\x01\x24, $\xFF\x02\x07, [$\x03]";
   22844             :       break;
   22845             :     }
   22846             :     return false;
   22847             :   case AArch64::ST4W_IMM:
   22848           6 :     if (MI->getNumOperands() == 4 &&
   22849          12 :         MI->getOperand(0).isReg() &&
   22850           6 :         MRI.getRegClass(AArch64::ZPR4RegClassID).contains(MI->getOperand(0).getReg()) &&
   22851          12 :         MI->getOperand(1).isReg() &&
   22852           6 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   22853          12 :         MI->getOperand(2).isReg() &&
   22854           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   22855           6 :         MI->getOperand(3).isImm() &&
   22856          12 :         MI->getOperand(3).getImm() == 0 &&
   22857             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   22858             :       // (ST4W_IMM ZZZZ_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   22859             :       AsmString = "st4w    $\xFF\x01\x21, $\xFF\x02\x07, [$\x03]";
   22860             :       break;
   22861             :     }
   22862             :     return false;
   22863             :   case AArch64::ST4i16_POST:
   22864           1 :     if (MI->getNumOperands() == 5 &&
   22865           2 :         MI->getOperand(0).isReg() &&
   22866           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22867           2 :         MI->getOperand(1).isReg() &&
   22868           1 :         MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   22869           2 :         MI->getOperand(4).getReg() == AArch64::XZR &&
   22870             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22871             :       // (ST4i16_POST GPR64sp:$Rn, VecListFourh:$Vt, VectorIndexH:$idx, XZR)
   22872             :       AsmString = "st4     $\xFF\x02\x2E$\xFF\x03\x19, [$\x01], #8";
   22873             :       break;
   22874             :     }
   22875             :     return false;
   22876             :   case AArch64::ST4i32_POST:
   22877           1 :     if (MI->getNumOperands() == 5 &&
   22878           2 :         MI->getOperand(0).isReg() &&
   22879           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22880           2 :         MI->getOperand(1).isReg() &&
   22881           1 :         MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   22882           2 :         MI->getOperand(4).getReg() == AArch64::XZR &&
   22883             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22884             :       // (ST4i32_POST GPR64sp:$Rn, VecListFours:$Vt, VectorIndexS:$idx, XZR)
   22885             :       AsmString = "st4     $\xFF\x02\x2F$\xFF\x03\x19, [$\x01], #16";
   22886             :       break;
   22887             :     }
   22888             :     return false;
   22889             :   case AArch64::ST4i64_POST:
   22890           1 :     if (MI->getNumOperands() == 5 &&
   22891           2 :         MI->getOperand(0).isReg() &&
   22892           1 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22893           2 :         MI->getOperand(1).isReg() &&
   22894           1 :         MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   22895           2 :         MI->getOperand(4).getReg() == AArch64::XZR &&
   22896             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22897             :       // (ST4i64_POST GPR64sp:$Rn, VecListFourd:$Vt, VectorIndexD:$idx, XZR)
   22898             :       AsmString = "st4     $\xFF\x02\x30$\xFF\x03\x19, [$\x01], #32";
   22899             :       break;
   22900             :     }
   22901             :     return false;
   22902             :   case AArch64::ST4i8_POST:
   22903           3 :     if (MI->getNumOperands() == 5 &&
   22904           6 :         MI->getOperand(0).isReg() &&
   22905           3 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22906           6 :         MI->getOperand(1).isReg() &&
   22907           3 :         MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
   22908           6 :         MI->getOperand(4).getReg() == AArch64::XZR &&
   22909             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   22910             :       // (ST4i8_POST GPR64sp:$Rn, VecListFourb:$Vt, VectorIndexB:$idx, XZR)
   22911             :       AsmString = "st4     $\xFF\x02\x31$\xFF\x03\x19, [$\x01], #4";
   22912             :       break;
   22913             :     }
   22914             :     return false;
   22915             :   case AArch64::STGOffset:
   22916           8 :     if (MI->getNumOperands() == 2 &&
   22917          16 :         MI->getOperand(0).isReg() &&
   22918           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   22919           8 :         MI->getOperand(1).isImm() &&
   22920          16 :         MI->getOperand(1).getImm() == 0 &&
   22921             :         STI.getFeatureBits()[AArch64::FeatureMTE]) {
   22922             :       // (STGOffset GPR64sp:$Rn, 0)
   22923             :       AsmString = "stg     [$\x01]";
   22924             :       break;
   22925             :     }
   22926             :     return false;
   22927             :   case AArch64::STGPi:
   22928          12 :     if (MI->getNumOperands() == 4 &&
   22929          24 :         MI->getOperand(0).isReg() &&
   22930          12 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   22931          24 :         MI->getOperand(1).isReg() &&
   22932          12 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   22933          24 :         MI->getOperand(2).isReg() &&
   22934          12 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   22935          12 :         MI->getOperand(3).isImm() &&
   22936          24 :         MI->getOperand(3).getImm() == 0 &&
   22937             :         STI.getFeatureBits()[AArch64::FeatureMTE]) {
   22938             :       // (STGPi GPR64z:$Rt, GPR64z:$Rt2, GPR64sp:$Rn, 0)
   22939             :       AsmString = "stgp    $\x01, $\x02, [$\x03]";
   22940             :       break;
   22941             :     }
   22942             :     return false;
   22943             :   case AArch64::STLURBi:
   22944           9 :     if (MI->getNumOperands() == 3 &&
   22945          18 :         MI->getOperand(0).isReg() &&
   22946           9 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   22947          18 :         MI->getOperand(1).isReg() &&
   22948           9 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   22949           9 :         MI->getOperand(2).isImm() &&
   22950          18 :         MI->getOperand(2).getImm() == 0 &&
   22951             :         STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
   22952             :       // (STLURBi GPR32:$Rt, GPR64sp:$Rn, 0)
   22953             :       AsmString = "stlurb  $\x01, [$\x02]";
   22954             :       break;
   22955             :     }
   22956             :     return false;
   22957             :   case AArch64::STLURHi:
   22958           8 :     if (MI->getNumOperands() == 3 &&
   22959          16 :         MI->getOperand(0).isReg() &&
   22960           8 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   22961          16 :         MI->getOperand(1).isReg() &&
   22962           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   22963           8 :         MI->getOperand(2).isImm() &&
   22964          16 :         MI->getOperand(2).getImm() == 0 &&
   22965             :         STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
   22966             :       // (STLURHi GPR32:$Rt, GPR64sp:$Rn, 0)
   22967             :       AsmString = "stlurh  $\x01, [$\x02]";
   22968             :       break;
   22969             :     }
   22970             :     return false;
   22971             :   case AArch64::STLURWi:
   22972           8 :     if (MI->getNumOperands() == 3 &&
   22973          16 :         MI->getOperand(0).isReg() &&
   22974           8 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   22975          16 :         MI->getOperand(1).isReg() &&
   22976           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   22977           8 :         MI->getOperand(2).isImm() &&
   22978          16 :         MI->getOperand(2).getImm() == 0 &&
   22979             :         STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
   22980             :       // (STLURWi GPR32:$Rt, GPR64sp:$Rn, 0)
   22981             :       AsmString = "stlur   $\x01, [$\x02]";
   22982             :       break;
   22983             :     }
   22984             :     return false;
   22985             :   case AArch64::STLURXi:
   22986           8 :     if (MI->getNumOperands() == 3 &&
   22987          16 :         MI->getOperand(0).isReg() &&
   22988           8 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   22989          16 :         MI->getOperand(1).isReg() &&
   22990           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   22991           8 :         MI->getOperand(2).isImm() &&
   22992          16 :         MI->getOperand(2).getImm() == 0 &&
   22993             :         STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
   22994             :       // (STLURXi GPR64:$Rt, GPR64sp:$Rn, 0)
   22995             :       AsmString = "stlur   $\x01, [$\x02]";
   22996             :       break;
   22997             :     }
   22998             :     return false;
   22999             :   case AArch64::STNPDi:
   23000          12 :     if (MI->getNumOperands() == 4 &&
   23001          24 :         MI->getOperand(0).isReg() &&
   23002          12 :         MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   23003          24 :         MI->getOperand(1).isReg() &&
   23004          12 :         MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   23005          24 :         MI->getOperand(2).isReg() &&
   23006          12 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   23007          24 :         MI->getOperand(3).isImm() &&
   23008          12 :         MI->getOperand(3).getImm() == 0) {
   23009             :       // (STNPDi FPR64Op:$Rt, FPR64Op:$Rt2, GPR64sp:$Rn, 0)
   23010             :       AsmString = "stnp    $\x01, $\x02, [$\x03]";
   23011             :       break;
   23012             :     }
   23013             :     return false;
   23014             :   case AArch64::STNPQi:
   23015          10 :     if (MI->getNumOperands() == 4 &&
   23016          20 :         MI->getOperand(0).isReg() &&
   23017          10 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
   23018          20 :         MI->getOperand(1).isReg() &&
   23019          10 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
   23020          20 :         MI->getOperand(2).isReg() &&
   23021          10 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   23022          20 :         MI->getOperand(3).isImm() &&
   23023          10 :         MI->getOperand(3).getImm() == 0) {
   23024             :       // (STNPQi FPR128Op:$Rt, FPR128Op:$Rt2, GPR64sp:$Rn, 0)
   23025             :       AsmString = "stnp    $\x01, $\x02, [$\x03]";
   23026             :       break;
   23027             :     }
   23028             :     return false;
   23029             :   case AArch64::STNPSi:
   23030           7 :     if (MI->getNumOperands() == 4 &&
   23031          14 :         MI->getOperand(0).isReg() &&
   23032           7 :         MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   23033          14 :         MI->getOperand(1).isReg() &&
   23034           7 :         MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   23035          14 :         MI->getOperand(2).isReg() &&
   23036           7 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   23037          14 :         MI->getOperand(3).isImm() &&
   23038           7 :         MI->getOperand(3).getImm() == 0) {
   23039             :       // (STNPSi FPR32Op:$Rt, FPR32Op:$Rt2, GPR64sp:$Rn, 0)
   23040             :       AsmString = "stnp    $\x01, $\x02, [$\x03]";
   23041             :       break;
   23042             :     }
   23043             :     return false;
   23044             :   case AArch64::STNPWi:
   23045           7 :     if (MI->getNumOperands() == 4 &&
   23046          14 :         MI->getOperand(0).isReg() &&
   23047           7 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   23048          14 :         MI->getOperand(1).isReg() &&
   23049           7 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   23050          14 :         MI->getOperand(2).isReg() &&
   23051           7 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   23052          14 :         MI->getOperand(3).isImm() &&
   23053           7 :         MI->getOperand(3).getImm() == 0) {
   23054             :       // (STNPWi GPR32z:$Rt, GPR32z:$Rt2, GPR64sp:$Rn, 0)
   23055             :       AsmString = "stnp    $\x01, $\x02, [$\x03]";
   23056             :       break;
   23057             :     }
   23058             :     return false;
   23059             :   case AArch64::STNPXi:
   23060           6 :     if (MI->getNumOperands() == 4 &&
   23061          12 :         MI->getOperand(0).isReg() &&
   23062           6 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   23063          12 :         MI->getOperand(1).isReg() &&
   23064           6 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   23065          12 :         MI->getOperand(2).isReg() &&
   23066           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   23067          12 :         MI->getOperand(3).isImm() &&
   23068           6 :         MI->getOperand(3).getImm() == 0) {
   23069             :       // (STNPXi GPR64z:$Rt, GPR64z:$Rt2, GPR64sp:$Rn, 0)
   23070             :       AsmString = "stnp    $\x01, $\x02, [$\x03]";
   23071             :       break;
   23072             :     }
   23073             :     return false;
   23074             :   case AArch64::STNT1B_ZRI:
   23075           8 :     if (MI->getNumOperands() == 4 &&
   23076          16 :         MI->getOperand(0).isReg() &&
   23077           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   23078          16 :         MI->getOperand(1).isReg() &&
   23079           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   23080          16 :         MI->getOperand(2).isReg() &&
   23081           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   23082           8 :         MI->getOperand(3).isImm() &&
   23083          16 :         MI->getOperand(3).getImm() == 0 &&
   23084             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   23085             :       // (STNT1B_ZRI Z_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   23086             :       AsmString = "stnt1b  $\xFF\x01\x25, $\xFF\x02\x07, [$\x03]";
   23087             :       break;
   23088             :     }
   23089             :     return false;
   23090             :   case AArch64::STNT1D_ZRI:
   23091           8 :     if (MI->getNumOperands() == 4 &&
   23092          16 :         MI->getOperand(0).isReg() &&
   23093           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   23094          16 :         MI->getOperand(1).isReg() &&
   23095           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   23096          16 :         MI->getOperand(2).isReg() &&
   23097           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   23098           8 :         MI->getOperand(3).isImm() &&
   23099          16 :         MI->getOperand(3).getImm() == 0 &&
   23100             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   23101             :       // (STNT1D_ZRI Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   23102             :       AsmString = "stnt1d  $\xFF\x01\x20, $\xFF\x02\x07, [$\x03]";
   23103             :       break;
   23104             :     }
   23105             :     return false;
   23106             :   case AArch64::STNT1H_ZRI:
   23107           8 :     if (MI->getNumOperands() == 4 &&
   23108          16 :         MI->getOperand(0).isReg() &&
   23109           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   23110          16 :         MI->getOperand(1).isReg() &&
   23111           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   23112          16 :         MI->getOperand(2).isReg() &&
   23113           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   23114           8 :         MI->getOperand(3).isImm() &&
   23115          16 :         MI->getOperand(3).getImm() == 0 &&
   23116             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   23117             :       // (STNT1H_ZRI Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   23118             :       AsmString = "stnt1h  $\xFF\x01\x24, $\xFF\x02\x07, [$\x03]";
   23119             :       break;
   23120             :     }
   23121             :     return false;
   23122             :   case AArch64::STNT1W_ZRI:
   23123           8 :     if (MI->getNumOperands() == 4 &&
   23124          16 :         MI->getOperand(0).isReg() &&
   23125           8 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   23126          16 :         MI->getOperand(1).isReg() &&
   23127           8 :         MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
   23128          16 :         MI->getOperand(2).isReg() &&
   23129           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   23130           8 :         MI->getOperand(3).isImm() &&
   23131          16 :         MI->getOperand(3).getImm() == 0 &&
   23132             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   23133             :       // (STNT1W_ZRI Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
   23134             :       AsmString = "stnt1w  $\xFF\x01\x21, $\xFF\x02\x07, [$\x03]";
   23135             :       break;
   23136             :     }
   23137             :     return false;
   23138             :   case AArch64::STPDi:
   23139          57 :     if (MI->getNumOperands() == 4 &&
   23140         114 :         MI->getOperand(0).isReg() &&
   23141          57 :         MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   23142         114 :         MI->getOperand(1).isReg() &&
   23143          57 :         MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   23144         114 :         MI->getOperand(2).isReg() &&
   23145          57 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   23146         114 :         MI->getOperand(3).isImm() &&
   23147          57 :         MI->getOperand(3).getImm() == 0) {
   23148             :       // (STPDi FPR64Op:$Rt, FPR64Op:$Rt2, GPR64sp:$Rn, 0)
   23149             :       AsmString = "stp     $\x01, $\x02, [$\x03]";
   23150             :       break;
   23151             :     }
   23152             :     return false;
   23153             :   case AArch64::STPQi:
   23154         126 :     if (MI->getNumOperands() == 4 &&
   23155         252 :         MI->getOperand(0).isReg() &&
   23156         126 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
   23157         252 :         MI->getOperand(1).isReg() &&
   23158         126 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
   23159         252 :         MI->getOperand(2).isReg() &&
   23160         126 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   23161         252 :         MI->getOperand(3).isImm() &&
   23162         126 :         MI->getOperand(3).getImm() == 0) {
   23163             :       // (STPQi FPR128Op:$Rt, FPR128Op:$Rt2, GPR64sp:$Rn, 0)
   23164             :       AsmString = "stp     $\x01, $\x02, [$\x03]";
   23165             :       break;
   23166             :     }
   23167             :     return false;
   23168             :   case AArch64::STPSi:
   23169          15 :     if (MI->getNumOperands() == 4 &&
   23170          30 :         MI->getOperand(0).isReg() &&
   23171          15 :         MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   23172          30 :         MI->getOperand(1).isReg() &&
   23173          15 :         MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   23174          30 :         MI->getOperand(2).isReg() &&
   23175          15 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   23176          30 :         MI->getOperand(3).isImm() &&
   23177          15 :         MI->getOperand(3).getImm() == 0) {
   23178             :       // (STPSi FPR32Op:$Rt, FPR32Op:$Rt2, GPR64sp:$Rn, 0)
   23179             :       AsmString = "stp     $\x01, $\x02, [$\x03]";
   23180             :       break;
   23181             :     }
   23182             :     return false;
   23183             :   case AArch64::STPWi:
   23184          51 :     if (MI->getNumOperands() == 4 &&
   23185         102 :         MI->getOperand(0).isReg() &&
   23186          51 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   23187         102 :         MI->getOperand(1).isReg() &&
   23188          51 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   23189         102 :         MI->getOperand(2).isReg() &&
   23190          51 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   23191         102 :         MI->getOperand(3).isImm() &&
   23192          51 :         MI->getOperand(3).getImm() == 0) {
   23193             :       // (STPWi GPR32z:$Rt, GPR32z:$Rt2, GPR64sp:$Rn, 0)
   23194             :       AsmString = "stp     $\x01, $\x02, [$\x03]";
   23195             :       break;
   23196             :     }
   23197             :     return false;
   23198             :   case AArch64::STPXi:
   23199         612 :     if (MI->getNumOperands() == 4 &&
   23200        1224 :         MI->getOperand(0).isReg() &&
   23201         612 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   23202        1224 :         MI->getOperand(1).isReg() &&
   23203         612 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   23204        1224 :         MI->getOperand(2).isReg() &&
   23205         612 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
   23206        1224 :         MI->getOperand(3).isImm() &&
   23207         612 :         MI->getOperand(3).getImm() == 0) {
   23208             :       // (STPXi GPR64z:$Rt, GPR64z:$Rt2, GPR64sp:$Rn, 0)
   23209             :       AsmString = "stp     $\x01, $\x02, [$\x03]";
   23210             :       break;
   23211             :     }
   23212             :     return false;
   23213             :   case AArch64::STRBBroX:
   23214           9 :     if (MI->getNumOperands() == 5 &&
   23215          18 :         MI->getOperand(0).isReg() &&
   23216           9 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   23217          18 :         MI->getOperand(1).isReg() &&
   23218           9 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   23219          18 :         MI->getOperand(2).isReg() &&
   23220           9 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   23221           9 :         MI->getOperand(3).isImm() &&
   23222           9 :         MI->getOperand(3).getImm() == 0 &&
   23223          12 :         MI->getOperand(4).isImm() &&
   23224           3 :         MI->getOperand(4).getImm() == 0) {
   23225             :       // (STRBBroX GPR32:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
   23226             :       AsmString = "strb    $\x01, [$\x02, $\x03]";
   23227             :       break;
   23228             :     }
   23229             :     return false;
   23230             :   case AArch64::STRBBui:
   23231         131 :     if (MI->getNumOperands() == 3 &&
   23232         262 :         MI->getOperand(0).isReg() &&
   23233         131 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   23234         262 :         MI->getOperand(1).isReg() &&
   23235         131 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   23236         262 :         MI->getOperand(2).isImm() &&
   23237         100 :         MI->getOperand(2).getImm() == 0) {
   23238             :       // (STRBBui GPR32z:$Rt, GPR64sp:$Rn, 0)
   23239             :       AsmString = "strb    $\x01, [$\x02]";
   23240             :       break;
   23241             :     }
   23242             :     return false;
   23243             :   case AArch64::STRBroX:
   23244           0 :     if (MI->getNumOperands() == 5 &&
   23245           0 :         MI->getOperand(0).isReg() &&
   23246           0 :         MRI.getRegClass(AArch64::FPR8RegClassID).contains(MI->getOperand(0).getReg()) &&
   23247           0 :         MI->getOperand(1).isReg() &&
   23248           0 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   23249           0 :         MI->getOperand(2).isReg() &&
   23250           0 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   23251           0 :         MI->getOperand(3).isImm() &&
   23252           0 :         MI->getOperand(3).getImm() == 0 &&
   23253           0 :         MI->getOperand(4).isImm() &&
   23254           0 :         MI->getOperand(4).getImm() == 0) {
   23255             :       // (STRBroX FPR8Op:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
   23256             :       AsmString = "str     $\x01, [$\x02, $\x03]";
   23257             :       break;
   23258             :     }
   23259             :     return false;
   23260             :   case AArch64::STRBui:
   23261           4 :     if (MI->getNumOperands() == 3 &&
   23262           8 :         MI->getOperand(0).isReg() &&
   23263           4 :         MRI.getRegClass(AArch64::FPR8RegClassID).contains(MI->getOperand(0).getReg()) &&
   23264           8 :         MI->getOperand(1).isReg() &&
   23265           4 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   23266           8 :         MI->getOperand(2).isImm() &&
   23267           4 :         MI->getOperand(2).getImm() == 0) {
   23268             :       // (STRBui FPR8Op:$Rt, GPR64sp:$Rn, 0)
   23269             :       AsmString = "str     $\x01, [$\x02]";
   23270             :       break;
   23271             :     }
   23272             :     return false;
   23273             :   case AArch64::STRDroX:
   23274           3 :     if (MI->getNumOperands() == 5 &&
   23275           6 :         MI->getOperand(0).isReg() &&
   23276           3 :         MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   23277           6 :         MI->getOperand(1).isReg() &&
   23278           3 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   23279           6 :         MI->getOperand(2).isReg() &&
   23280           3 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   23281           3 :         MI->getOperand(3).isImm() &&
   23282           3 :         MI->getOperand(3).getImm() == 0 &&
   23283           6 :         MI->getOperand(4).isImm() &&
   23284           3 :         MI->getOperand(4).getImm() == 0) {
   23285             :       // (STRDroX FPR64Op:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
   23286             :       AsmString = "str     $\x01, [$\x02, $\x03]";
   23287             :       break;
   23288             :     }
   23289             :     return false;
   23290             :   case AArch64::STRDui:
   23291         308 :     if (MI->getNumOperands() == 3 &&
   23292         616 :         MI->getOperand(0).isReg() &&
   23293         308 :         MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   23294         616 :         MI->getOperand(1).isReg() &&
   23295         308 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   23296         616 :         MI->getOperand(2).isImm() &&
   23297         237 :         MI->getOperand(2).getImm() == 0) {
   23298             :       // (STRDui FPR64Op:$Rt, GPR64sp:$Rn, 0)
   23299             :       AsmString = "str     $\x01, [$\x02]";
   23300             :       break;
   23301             :     }
   23302             :     return false;
   23303             :   case AArch64::STRHHroX:
   23304           7 :     if (MI->getNumOperands() == 5 &&
   23305          14 :         MI->getOperand(0).isReg() &&
   23306           7 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   23307          14 :         MI->getOperand(1).isReg() &&
   23308           7 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   23309          14 :         MI->getOperand(2).isReg() &&
   23310           7 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   23311           7 :         MI->getOperand(3).isImm() &&
   23312           7 :         MI->getOperand(3).getImm() == 0 &&
   23313           9 :         MI->getOperand(4).isImm() &&
   23314           2 :         MI->getOperand(4).getImm() == 0) {
   23315             :       // (STRHHroX GPR32:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
   23316             :       AsmString = "strh    $\x01, [$\x02, $\x03]";
   23317             :       break;
   23318             :     }
   23319             :     return false;
   23320             :   case AArch64::STRHHui:
   23321          82 :     if (MI->getNumOperands() == 3 &&
   23322         164 :         MI->getOperand(0).isReg() &&
   23323          82 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   23324         164 :         MI->getOperand(1).isReg() &&
   23325          82 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   23326         164 :         MI->getOperand(2).isImm() &&
   23327          49 :         MI->getOperand(2).getImm() == 0) {
   23328             :       // (STRHHui GPR32z:$Rt, GPR64sp:$Rn, 0)
   23329             :       AsmString = "strh    $\x01, [$\x02]";
   23330             :       break;
   23331             :     }
   23332             :     return false;
   23333             :   case AArch64::STRHroX:
   23334           2 :     if (MI->getNumOperands() == 5 &&
   23335           4 :         MI->getOperand(0).isReg() &&
   23336           2 :         MRI.getRegClass(AArch64::FPR16RegClassID).contains(MI->getOperand(0).getReg()) &&
   23337           4 :         MI->getOperand(1).isReg() &&
   23338           2 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   23339           4 :         MI->getOperand(2).isReg() &&
   23340           2 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   23341           2 :         MI->getOperand(3).isImm() &&
   23342           2 :         MI->getOperand(3).getImm() == 0 &&
   23343           4 :         MI->getOperand(4).isImm() &&
   23344           2 :         MI->getOperand(4).getImm() == 0) {
   23345             :       // (STRHroX FPR16Op:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
   23346             :       AsmString = "str     $\x01, [$\x02, $\x03]";
   23347             :       break;
   23348             :     }
   23349             :     return false;
   23350             :   case AArch64::STRHui:
   23351          11 :     if (MI->getNumOperands() == 3 &&
   23352          22 :         MI->getOperand(0).isReg() &&
   23353          11 :         MRI.getRegClass(AArch64::FPR16RegClassID).contains(MI->getOperand(0).getReg()) &&
   23354          22 :         MI->getOperand(1).isReg() &&
   23355          11 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   23356          22 :         MI->getOperand(2).isImm() &&
   23357          10 :         MI->getOperand(2).getImm() == 0) {
   23358             :       // (STRHui FPR16Op:$Rt, GPR64sp:$Rn, 0)
   23359             :       AsmString = "str     $\x01, [$\x02]";
   23360             :       break;
   23361             :     }
   23362             :     return false;
   23363             :   case AArch64::STRQroX:
   23364          22 :     if (MI->getNumOperands() == 5 &&
   23365          44 :         MI->getOperand(0).isReg() &&
   23366          22 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
   23367          44 :         MI->getOperand(1).isReg() &&
   23368          22 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   23369          44 :         MI->getOperand(2).isReg() &&
   23370          22 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   23371          22 :         MI->getOperand(3).isImm() &&
   23372          22 :         MI->getOperand(3).getImm() == 0 &&
   23373          29 :         MI->getOperand(4).isImm() &&
   23374           7 :         MI->getOperand(4).getImm() == 0) {
   23375             :       // (STRQroX FPR128Op:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
   23376             :       AsmString = "str     $\x01, [$\x02, $\x03]";
   23377             :       break;
   23378             :     }
   23379             :     return false;
   23380             :   case AArch64::STRQui:
   23381         351 :     if (MI->getNumOperands() == 3 &&
   23382         702 :         MI->getOperand(0).isReg() &&
   23383         351 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
   23384         702 :         MI->getOperand(1).isReg() &&
   23385         351 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   23386         702 :         MI->getOperand(2).isImm() &&
   23387         303 :         MI->getOperand(2).getImm() == 0) {
   23388             :       // (STRQui FPR128Op:$Rt, GPR64sp:$Rn, 0)
   23389             :       AsmString = "str     $\x01, [$\x02]";
   23390             :       break;
   23391             :     }
   23392             :     return false;
   23393             :   case AArch64::STRSroX:
   23394           6 :     if (MI->getNumOperands() == 5 &&
   23395          12 :         MI->getOperand(0).isReg() &&
   23396           6 :         MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   23397          12 :         MI->getOperand(1).isReg() &&
   23398           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   23399          12 :         MI->getOperand(2).isReg() &&
   23400           6 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   23401           6 :         MI->getOperand(3).isImm() &&
   23402           6 :         MI->getOperand(3).getImm() == 0 &&
   23403           7 :         MI->getOperand(4).isImm() &&
   23404           1 :         MI->getOperand(4).getImm() == 0) {
   23405             :       // (STRSroX FPR32Op:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
   23406             :       AsmString = "str     $\x01, [$\x02, $\x03]";
   23407             :       break;
   23408             :     }
   23409             :     return false;
   23410             :   case AArch64::STRSui:
   23411          93 :     if (MI->getNumOperands() == 3 &&
   23412         186 :         MI->getOperand(0).isReg() &&
   23413          93 :         MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   23414         186 :         MI->getOperand(1).isReg() &&
   23415          93 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   23416         186 :         MI->getOperand(2).isImm() &&
   23417          36 :         MI->getOperand(2).getImm() == 0) {
   23418             :       // (STRSui FPR32Op:$Rt, GPR64sp:$Rn, 0)
   23419             :       AsmString = "str     $\x01, [$\x02]";
   23420             :       break;
   23421             :     }
   23422             :     return false;
   23423             :   case AArch64::STRWroX:
   23424          17 :     if (MI->getNumOperands() == 5 &&
   23425          34 :         MI->getOperand(0).isReg() &&
   23426          17 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   23427          34 :         MI->getOperand(1).isReg() &&
   23428          17 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   23429          34 :         MI->getOperand(2).isReg() &&
   23430          17 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   23431          17 :         MI->getOperand(3).isImm() &&
   23432          17 :         MI->getOperand(3).getImm() == 0 &&
   23433          29 :         MI->getOperand(4).isImm() &&
   23434          12 :         MI->getOperand(4).getImm() == 0) {
   23435             :       // (STRWroX GPR32:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
   23436             :       AsmString = "str     $\x01, [$\x02, $\x03]";
   23437             :       break;
   23438             :     }
   23439             :     return false;
   23440             :   case AArch64::STRWui:
   23441         531 :     if (MI->getNumOperands() == 3 &&
   23442        1062 :         MI->getOperand(0).isReg() &&
   23443         531 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   23444        1062 :         MI->getOperand(1).isReg() &&
   23445         531 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   23446        1062 :         MI->getOperand(2).isImm() &&
   23447         334 :         MI->getOperand(2).getImm() == 0) {
   23448             :       // (STRWui GPR32z:$Rt, GPR64sp:$Rn, 0)
   23449             :       AsmString = "str     $\x01, [$\x02]";
   23450             :       break;
   23451             :     }
   23452             :     return false;
   23453             :   case AArch64::STRXroX:
   23454          14 :     if (MI->getNumOperands() == 5 &&
   23455          28 :         MI->getOperand(0).isReg() &&
   23456          14 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   23457          28 :         MI->getOperand(1).isReg() &&
   23458          14 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   23459          28 :         MI->getOperand(2).isReg() &&
   23460          14 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   23461          14 :         MI->getOperand(3).isImm() &&
   23462          14 :         MI->getOperand(3).getImm() == 0 &&
   23463          23 :         MI->getOperand(4).isImm() &&
   23464           9 :         MI->getOperand(4).getImm() == 0) {
   23465             :       // (STRXroX GPR64:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
   23466             :       AsmString = "str     $\x01, [$\x02, $\x03]";
   23467             :       break;
   23468             :     }
   23469             :     return false;
   23470             :   case AArch64::STRXui:
   23471        2418 :     if (MI->getNumOperands() == 3 &&
   23472        4836 :         MI->getOperand(0).isReg() &&
   23473        2418 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   23474        4836 :         MI->getOperand(1).isReg() &&
   23475        2418 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   23476        4836 :         MI->getOperand(2).isImm() &&
   23477        2202 :         MI->getOperand(2).getImm() == 0) {
   23478             :       // (STRXui GPR64z:$Rt, GPR64sp:$Rn, 0)
   23479             :       AsmString = "str     $\x01, [$\x02]";
   23480             :       break;
   23481             :     }
   23482             :     return false;
   23483             :   case AArch64::STR_PXI:
   23484           6 :     if (MI->getNumOperands() == 3 &&
   23485          12 :         MI->getOperand(0).isReg() &&
   23486           6 :         MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   23487          12 :         MI->getOperand(1).isReg() &&
   23488           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   23489           6 :         MI->getOperand(2).isImm() &&
   23490          12 :         MI->getOperand(2).getImm() == 0 &&
   23491             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   23492             :       // (STR_PXI PPRAny:$Pt, GPR64sp:$Rn, 0)
   23493             :       AsmString = "str     $\xFF\x01\x07, [$\x02]";
   23494             :       break;
   23495             :     }
   23496             :     return false;
   23497             :   case AArch64::STR_ZXI:
   23498           6 :     if (MI->getNumOperands() == 3 &&
   23499          12 :         MI->getOperand(0).isReg() &&
   23500           6 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   23501          12 :         MI->getOperand(1).isReg() &&
   23502           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   23503           6 :         MI->getOperand(2).isImm() &&
   23504          12 :         MI->getOperand(2).getImm() == 0 &&
   23505             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   23506             :       // (STR_ZXI ZPRAny:$Zt, GPR64sp:$Rn, 0)
   23507             :       AsmString = "str     $\xFF\x01\x07, [$\x02]";
   23508             :       break;
   23509             :     }
   23510             :     return false;
   23511             :   case AArch64::STTRBi:
   23512           9 :     if (MI->getNumOperands() == 3 &&
   23513          18 :         MI->getOperand(0).isReg() &&
   23514           9 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   23515          18 :         MI->getOperand(1).isReg() &&
   23516           9 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   23517          18 :         MI->getOperand(2).isImm() &&
   23518           9 :         MI->getOperand(2).getImm() == 0) {
   23519             :       // (STTRBi GPR32:$Rt, GPR64sp:$Rn, 0)
   23520             :       AsmString = "sttrb   $\x01, [$\x02]";
   23521             :       break;
   23522             :     }
   23523             :     return false;
   23524             :   case AArch64::STTRHi:
   23525           7 :     if (MI->getNumOperands() == 3 &&
   23526          14 :         MI->getOperand(0).isReg() &&
   23527           7 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   23528          14 :         MI->getOperand(1).isReg() &&
   23529           7 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   23530          14 :         MI->getOperand(2).isImm() &&
   23531           7 :         MI->getOperand(2).getImm() == 0) {
   23532             :       // (STTRHi GPR32:$Rt, GPR64sp:$Rn, 0)
   23533             :       AsmString = "sttrh   $\x01, [$\x02]";
   23534             :       break;
   23535             :     }
   23536             :     return false;
   23537             :   case AArch64::STTRWi:
   23538           7 :     if (MI->getNumOperands() == 3 &&
   23539          14 :         MI->getOperand(0).isReg() &&
   23540           7 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   23541          14 :         MI->getOperand(1).isReg() &&
   23542           7 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   23543          14 :         MI->getOperand(2).isImm() &&
   23544           7 :         MI->getOperand(2).getImm() == 0) {
   23545             :       // (STTRWi GPR32:$Rt, GPR64sp:$Rn, 0)
   23546             :       AsmString = "sttr    $\x01, [$\x02]";
   23547             :       break;
   23548             :     }
   23549             :     return false;
   23550             :   case AArch64::STTRXi:
   23551           9 :     if (MI->getNumOperands() == 3 &&
   23552          18 :         MI->getOperand(0).isReg() &&
   23553           9 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   23554          18 :         MI->getOperand(1).isReg() &&
   23555           9 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   23556          18 :         MI->getOperand(2).isImm() &&
   23557           9 :         MI->getOperand(2).getImm() == 0) {
   23558             :       // (STTRXi GPR64:$Rt, GPR64sp:$Rn, 0)
   23559             :       AsmString = "sttr    $\x01, [$\x02]";
   23560             :       break;
   23561             :     }
   23562             :     return false;
   23563             :   case AArch64::STURBBi:
   23564          18 :     if (MI->getNumOperands() == 3 &&
   23565          36 :         MI->getOperand(0).isReg() &&
   23566          18 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   23567          36 :         MI->getOperand(1).isReg() &&
   23568          18 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   23569          36 :         MI->getOperand(2).isImm() &&
   23570          18 :         MI->getOperand(2).getImm() == 0) {
   23571             :       // (STURBBi GPR32z:$Rt, GPR64sp:$Rn, 0)
   23572             :       AsmString = "sturb   $\x01, [$\x02]";
   23573             :       break;
   23574             :     }
   23575             :     return false;
   23576             :   case AArch64::STURBi:
   23577           8 :     if (MI->getNumOperands() == 3 &&
   23578          16 :         MI->getOperand(0).isReg() &&
   23579           8 :         MRI.getRegClass(AArch64::FPR8RegClassID).contains(MI->getOperand(0).getReg()) &&
   23580          16 :         MI->getOperand(1).isReg() &&
   23581           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   23582          16 :         MI->getOperand(2).isImm() &&
   23583           8 :         MI->getOperand(2).getImm() == 0) {
   23584             :       // (STURBi FPR8Op:$Rt, GPR64sp:$Rn, 0)
   23585             :       AsmString = "stur    $\x01, [$\x02]";
   23586             :       break;
   23587             :     }
   23588             :     return false;
   23589             :   case AArch64::STURDi:
   23590          13 :     if (MI->getNumOperands() == 3 &&
   23591          26 :         MI->getOperand(0).isReg() &&
   23592          13 :         MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   23593          26 :         MI->getOperand(1).isReg() &&
   23594          13 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   23595          26 :         MI->getOperand(2).isImm() &&
   23596          13 :         MI->getOperand(2).getImm() == 0) {
   23597             :       // (STURDi FPR64Op:$Rt, GPR64sp:$Rn, 0)
   23598             :       AsmString = "stur    $\x01, [$\x02]";
   23599             :       break;
   23600             :     }
   23601             :     return false;
   23602             :   case AArch64::STURHHi:
   23603          28 :     if (MI->getNumOperands() == 3 &&
   23604          56 :         MI->getOperand(0).isReg() &&
   23605          28 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   23606          56 :         MI->getOperand(1).isReg() &&
   23607          28 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   23608          56 :         MI->getOperand(2).isImm() &&
   23609          28 :         MI->getOperand(2).getImm() == 0) {
   23610             :       // (STURHHi GPR32z:$Rt, GPR64sp:$Rn, 0)
   23611             :       AsmString = "sturh   $\x01, [$\x02]";
   23612             :       break;
   23613             :     }
   23614             :     return false;
   23615             :   case AArch64::STURHi:
   23616          11 :     if (MI->getNumOperands() == 3 &&
   23617          22 :         MI->getOperand(0).isReg() &&
   23618          11 :         MRI.getRegClass(AArch64::FPR16RegClassID).contains(MI->getOperand(0).getReg()) &&
   23619          22 :         MI->getOperand(1).isReg() &&
   23620          11 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   23621          22 :         MI->getOperand(2).isImm() &&
   23622          11 :         MI->getOperand(2).getImm() == 0) {
   23623             :       // (STURHi FPR16Op:$Rt, GPR64sp:$Rn, 0)
   23624             :       AsmString = "stur    $\x01, [$\x02]";
   23625             :       break;
   23626             :     }
   23627             :     return false;
   23628             :   case AArch64::STURQi:
   23629          27 :     if (MI->getNumOperands() == 3 &&
   23630          54 :         MI->getOperand(0).isReg() &&
   23631          27 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
   23632          54 :         MI->getOperand(1).isReg() &&
   23633          27 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   23634          54 :         MI->getOperand(2).isImm() &&
   23635          27 :         MI->getOperand(2).getImm() == 0) {
   23636             :       // (STURQi FPR128Op:$Rt, GPR64sp:$Rn, 0)
   23637             :       AsmString = "stur    $\x01, [$\x02]";
   23638             :       break;
   23639             :     }
   23640             :     return false;
   23641             :   case AArch64::STURSi:
   23642          12 :     if (MI->getNumOperands() == 3 &&
   23643          24 :         MI->getOperand(0).isReg() &&
   23644          12 :         MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   23645          24 :         MI->getOperand(1).isReg() &&
   23646          12 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   23647          24 :         MI->getOperand(2).isImm() &&
   23648          12 :         MI->getOperand(2).getImm() == 0) {
   23649             :       // (STURSi FPR32Op:$Rt, GPR64sp:$Rn, 0)
   23650             :       AsmString = "stur    $\x01, [$\x02]";
   23651             :       break;
   23652             :     }
   23653             :     return false;
   23654             :   case AArch64::STURWi:
   23655          55 :     if (MI->getNumOperands() == 3 &&
   23656         110 :         MI->getOperand(0).isReg() &&
   23657          55 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   23658         110 :         MI->getOperand(1).isReg() &&
   23659          55 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   23660         110 :         MI->getOperand(2).isImm() &&
   23661          55 :         MI->getOperand(2).getImm() == 0) {
   23662             :       // (STURWi GPR32z:$Rt, GPR64sp:$Rn, 0)
   23663             :       AsmString = "stur    $\x01, [$\x02]";
   23664             :       break;
   23665             :     }
   23666             :     return false;
   23667             :   case AArch64::STURXi:
   23668          43 :     if (MI->getNumOperands() == 3 &&
   23669          86 :         MI->getOperand(0).isReg() &&
   23670          43 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   23671          86 :         MI->getOperand(1).isReg() &&
   23672          43 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   23673          86 :         MI->getOperand(2).isImm() &&
   23674          43 :         MI->getOperand(2).getImm() == 0) {
   23675             :       // (STURXi GPR64z:$Rt, GPR64sp:$Rn, 0)
   23676             :       AsmString = "stur    $\x01, [$\x02]";
   23677             :       break;
   23678             :     }
   23679             :     return false;
   23680             :   case AArch64::STZ2GOffset:
   23681           8 :     if (MI->getNumOperands() == 2 &&
   23682          16 :         MI->getOperand(0).isReg() &&
   23683           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   23684           8 :         MI->getOperand(1).isImm() &&
   23685          16 :         MI->getOperand(1).getImm() == 0 &&
   23686             :         STI.getFeatureBits()[AArch64::FeatureMTE]) {
   23687             :       // (STZ2GOffset GPR64sp:$Rn, 0)
   23688             :       AsmString = "stz2g   [$\x01]";
   23689             :       break;
   23690             :     }
   23691             :     return false;
   23692             :   case AArch64::STZGOffset:
   23693           8 :     if (MI->getNumOperands() == 2 &&
   23694          16 :         MI->getOperand(0).isReg() &&
   23695           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   23696           8 :         MI->getOperand(1).isImm() &&
   23697          16 :         MI->getOperand(1).getImm() == 0 &&
   23698             :         STI.getFeatureBits()[AArch64::FeatureMTE]) {
   23699             :       // (STZGOffset GPR64sp:$Rn, 0)
   23700             :       AsmString = "stzg    [$\x01]";
   23701             :       break;
   23702             :     }
   23703             :     return false;
   23704             :   case AArch64::SUBSWri:
   23705         196 :     if (MI->getNumOperands() == 4 &&
   23706         196 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   23707         554 :         MI->getOperand(1).isReg() &&
   23708         179 :         MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(1).getReg())) {
   23709             :       // (SUBSWri WZR, GPR32sp:$src, addsub_shifted_imm32:$imm)
   23710             :       AsmString = "cmp     $\x02, $\xFF\x03\x01";
   23711             :       break;
   23712             :     }
   23713             :     return false;
   23714             :   case AArch64::SUBSWrs:
   23715         343 :     if (MI->getNumOperands() == 4 &&
   23716         343 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   23717         426 :         MI->getOperand(1).isReg() &&
   23718         213 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   23719         426 :         MI->getOperand(2).isReg() &&
   23720         213 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
   23721         556 :         MI->getOperand(3).isImm() &&
   23722         213 :         MI->getOperand(3).getImm() == 0) {
   23723             :       // (SUBSWrs WZR, GPR32:$src1, GPR32:$src2, 0)
   23724             :       AsmString = "cmp     $\x02, $\x03";
   23725             :       break;
   23726             :     }
   23727         189 :     if (MI->getNumOperands() == 4 &&
   23728         189 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   23729         118 :         MI->getOperand(1).isReg() &&
   23730          59 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   23731         307 :         MI->getOperand(2).isReg() &&
   23732          59 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
   23733             :       // (SUBSWrs WZR, GPR32:$src1, GPR32:$src2, arith_shift32:$sh)
   23734             :       AsmString = "cmp     $\x02, $\x03$\xFF\x04\x02";
   23735             :       break;
   23736             :     }
   23737         130 :     if (MI->getNumOperands() == 4 &&
   23738         260 :         MI->getOperand(0).isReg() &&
   23739         130 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   23740         130 :         MI->getOperand(1).getReg() == AArch64::WZR &&
   23741         120 :         MI->getOperand(2).isReg() &&
   23742          60 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
   23743         190 :         MI->getOperand(3).isImm() &&
   23744          60 :         MI->getOperand(3).getImm() == 0) {
   23745             :       // (SUBSWrs GPR32:$dst, WZR, GPR32:$src, 0)
   23746             :       AsmString = "negs $\x01, $\x03";
   23747             :       break;
   23748             :     }
   23749         110 :     if (MI->getNumOperands() == 4 &&
   23750         220 :         MI->getOperand(0).isReg() &&
   23751         110 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   23752         110 :         MI->getOperand(1).getReg() == AArch64::WZR &&
   23753         190 :         MI->getOperand(2).isReg() &&
   23754          40 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
   23755             :       // (SUBSWrs GPR32:$dst, WZR, GPR32:$src, arith_shift32:$shift)
   23756             :       AsmString = "negs $\x01, $\x03$\xFF\x04\x02";
   23757             :       break;
   23758             :     }
   23759          70 :     if (MI->getNumOperands() == 4 &&
   23760         140 :         MI->getOperand(0).isReg() &&
   23761          70 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   23762         140 :         MI->getOperand(1).isReg() &&
   23763          70 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   23764         140 :         MI->getOperand(2).isReg() &&
   23765          70 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
   23766         140 :         MI->getOperand(3).isImm() &&
   23767          70 :         MI->getOperand(3).getImm() == 0) {
   23768             :       // (SUBSWrs GPR32:$dst, GPR32:$src1, GPR32:$src2, 0)
   23769             :       AsmString = "subs    $\x01, $\x02, $\x03";
   23770             :       break;
   23771             :     }
   23772             :     return false;
   23773             :   case AArch64::SUBSWrx:
   23774         116 :     if (MI->getNumOperands() == 4 &&
   23775         116 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   23776          93 :         MI->getOperand(1).isReg() &&
   23777          85 :         MRI.getRegClass(AArch64::GPR32sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
   23778          16 :         MI->getOperand(2).isReg() &&
   23779           8 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
   23780         124 :         MI->getOperand(3).isImm() &&
   23781           8 :         MI->getOperand(3).getImm() == 16) {
   23782             :       // (SUBSWrx WZR, GPR32sponly:$src1, GPR32:$src2, 16)
   23783             :       AsmString = "cmp     $\x02, $\x03";
   23784             :       break;
   23785             :     }
   23786         110 :     if (MI->getNumOperands() == 4 &&
   23787         110 :         MI->getOperand(0).getReg() == AArch64::WZR &&
   23788         158 :         MI->getOperand(1).isReg() &&
   23789          79 :         MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(1).getReg()) &&
   23790         268 :         MI->getOperand(2).isReg() &&
   23791          79 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
   23792             :       // (SUBSWrx WZR, GPR32sp:$src1, GPR32:$src2, arith_extend:$sh)
   23793             :       AsmString = "cmp     $\x02, $\x03$\xFF\x04\x03";
   23794             :       break;
   23795             :     }
   23796          31 :     if (MI->getNumOperands() == 4 &&
   23797          62 :         MI->getOperand(0).isReg() &&
   23798          31 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   23799          38 :         MI->getOperand(1).isReg() &&
   23800          31 :         MRI.getRegClass(AArch64::GPR32sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
   23801          14 :         MI->getOperand(2).isReg() &&
   23802           7 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
   23803          38 :         MI->getOperand(3).isImm() &&
   23804           7 :         MI->getOperand(3).getImm() == 16) {
   23805             :       // (SUBSWrx GPR32:$dst, GPR32sponly:$src1, GPR32:$src2, 16)
   23806             :       AsmString = "subs    $\x01, $\x02, $\x03";
   23807             :       break;
   23808             :     }
   23809             :     return false;
   23810             :   case AArch64::SUBSXri:
   23811         148 :     if (MI->getNumOperands() == 4 &&
   23812         148 :         MI->getOperand(0).getReg() == AArch64::XZR &&
   23813         330 :         MI->getOperand(1).isReg() &&
   23814          91 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg())) {
   23815             :       // (SUBSXri XZR, GPR64sp:$src, addsub_shifted_imm64:$imm)
   23816             :       AsmString = "cmp     $\x02, $\xFF\x03\x01";
   23817             :       break;
   23818             :     }
   23819             :     return false;
   23820             :   case AArch64::SUBSXrs:
   23821         308 :     if (MI->getNumOperands() == 4 &&
   23822         308 :         MI->getOperand(0).getReg() == AArch64::XZR &&
   23823         354 :         MI->getOperand(1).isReg() &&
   23824         177 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   23825         354 :         MI->getOperand(2).isReg() &&
   23826         177 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   23827         485 :         MI->getOperand(3).isImm() &&
   23828         177 :         MI->getOperand(3).getImm() == 0) {
   23829             :       // (SUBSXrs XZR, GPR64:$src1, GPR64:$src2, 0)
   23830             :       AsmString = "cmp     $\x02, $\x03";
   23831             :       break;
   23832             :     }
   23833         196 :     if (MI->getNumOperands() == 4 &&
   23834         196 :         MI->getOperand(0).getReg() == AArch64::XZR &&
   23835         130 :         MI->getOperand(1).isReg() &&
   23836          65 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   23837         326 :         MI->getOperand(2).isReg() &&
   23838          65 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
   23839             :       // (SUBSXrs XZR, GPR64:$src1, GPR64:$src2, arith_shift64:$sh)
   23840             :       AsmString = "cmp     $\x02, $\x03$\xFF\x04\x02";
   23841             :       break;
   23842             :     }
   23843         131 :     if (MI->getNumOperands() == 4 &&
   23844         262 :         MI->getOperand(0).isReg() &&
   23845         131 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   23846         131 :         MI->getOperand(1).getReg() == AArch64::XZR &&
   23847         120 :         MI->getOperand(2).isReg() &&
   23848          60 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   23849         191 :         MI->getOperand(3).isImm() &&
   23850          60 :         MI->getOperand(3).getImm() == 0) {
   23851             :       // (SUBSXrs GPR64:$dst, XZR, GPR64:$src, 0)
   23852             :       AsmString = "negs $\x01, $\x03";
   23853             :       break;
   23854             :     }
   23855         111 :     if (MI->getNumOperands() == 4 &&
   23856         222 :         MI->getOperand(0).isReg() &&
   23857         111 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   23858         111 :         MI->getOperand(1).getReg() == AArch64::XZR &&
   23859         191 :         MI->getOperand(2).isReg() &&
   23860          40 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
   23861             :       // (SUBSXrs GPR64:$dst, XZR, GPR64:$src, arith_shift64:$shift)
   23862             :       AsmString = "negs $\x01, $\x03$\xFF\x04\x02";
   23863             :       break;
   23864             :     }
   23865          71 :     if (MI->getNumOperands() == 4 &&
   23866         142 :         MI->getOperand(0).isReg() &&
   23867          71 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   23868         142 :         MI->getOperand(1).isReg() &&
   23869          71 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   23870         142 :         MI->getOperand(2).isReg() &&
   23871          71 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   23872         142 :         MI->getOperand(3).isImm() &&
   23873          71 :         MI->getOperand(3).getImm() == 0) {
   23874             :       // (SUBSXrs GPR64:$dst, GPR64:$src1, GPR64:$src2, 0)
   23875             :       AsmString = "subs    $\x01, $\x02, $\x03";
   23876             :       break;
   23877             :     }
   23878             :     return false;
   23879             :   case AArch64::SUBSXrx:
   23880          78 :     if (MI->getNumOperands() == 4 &&
   23881          78 :         MI->getOperand(0).getReg() == AArch64::XZR &&
   23882         116 :         MI->getOperand(1).isReg() &&
   23883          58 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   23884         194 :         MI->getOperand(2).isReg() &&
   23885          58 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
   23886             :       // (SUBSXrx XZR, GPR64sp:$src1, GPR32:$src2, arith_extend:$sh)
   23887             :       AsmString = "cmp     $\x02, $\x03$\xFF\x04\x03";
   23888             :       break;
   23889             :     }
   23890             :     return false;
   23891             :   case AArch64::SUBSXrx64:
   23892           8 :     if (MI->getNumOperands() == 4 &&
   23893           8 :         MI->getOperand(0).getReg() == AArch64::XZR &&
   23894           5 :         MI->getOperand(1).isReg() &&
   23895           4 :         MRI.getRegClass(AArch64::GPR64sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
   23896           2 :         MI->getOperand(2).isReg() &&
   23897           1 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   23898           9 :         MI->getOperand(3).isImm() &&
   23899           1 :         MI->getOperand(3).getImm() == 24) {
   23900             :       // (SUBSXrx64 XZR, GPR64sponly:$src1, GPR64:$src2, 24)
   23901             :       AsmString = "cmp     $\x02, $\x03";
   23902             :       break;
   23903             :     }
   23904           7 :     if (MI->getNumOperands() == 4 &&
   23905           7 :         MI->getOperand(0).getReg() == AArch64::XZR &&
   23906           6 :         MI->getOperand(1).isReg() &&
   23907           3 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   23908          13 :         MI->getOperand(2).isReg() &&
   23909           3 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
   23910             :       // (SUBSXrx64 XZR, GPR64sp:$src1, GPR64:$src2, arith_extendlsl64:$sh)
   23911             :       AsmString = "cmp     $\x02, $\x03$\xFF\x04\x03";
   23912             :       break;
   23913             :     }
   23914           4 :     if (MI->getNumOperands() == 4 &&
   23915           8 :         MI->getOperand(0).isReg() &&
   23916           4 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   23917           6 :         MI->getOperand(1).isReg() &&
   23918           4 :         MRI.getRegClass(AArch64::GPR64sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
   23919           4 :         MI->getOperand(2).isReg() &&
   23920           2 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   23921           6 :         MI->getOperand(3).isImm() &&
   23922           2 :         MI->getOperand(3).getImm() == 24) {
   23923             :       // (SUBSXrx64 GPR64:$dst, GPR64sponly:$src1, GPR64:$src2, 24)
   23924             :       AsmString = "subs    $\x01, $\x02, $\x03";
   23925             :       break;
   23926             :     }
   23927             :     return false;
   23928             :   case AArch64::SUBWrs:
   23929         291 :     if (MI->getNumOperands() == 4 &&
   23930         582 :         MI->getOperand(0).isReg() &&
   23931         291 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   23932         291 :         MI->getOperand(1).getReg() == AArch64::WZR &&
   23933         378 :         MI->getOperand(2).isReg() &&
   23934         189 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
   23935         480 :         MI->getOperand(3).isImm() &&
   23936         189 :         MI->getOperand(3).getImm() == 0) {
   23937             :       // (SUBWrs GPR32:$dst, WZR, GPR32:$src, 0)
   23938             :       AsmString = "neg $\x01, $\x03";
   23939             :       break;
   23940             :     }
   23941         150 :     if (MI->getNumOperands() == 4 &&
   23942         300 :         MI->getOperand(0).isReg() &&
   23943         150 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   23944         150 :         MI->getOperand(1).getReg() == AArch64::WZR &&
   23945         246 :         MI->getOperand(2).isReg() &&
   23946          48 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
   23947             :       // (SUBWrs GPR32:$dst, WZR, GPR32:$src, arith_shift32:$shift)
   23948             :       AsmString = "neg $\x01, $\x03$\xFF\x04\x02";
   23949             :       break;
   23950             :     }
   23951         102 :     if (MI->getNumOperands() == 4 &&
   23952         204 :         MI->getOperand(0).isReg() &&
   23953         102 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   23954         204 :         MI->getOperand(1).isReg() &&
   23955         102 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   23956         204 :         MI->getOperand(2).isReg() &&
   23957         102 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
   23958         204 :         MI->getOperand(3).isImm() &&
   23959         102 :         MI->getOperand(3).getImm() == 0) {
   23960             :       // (SUBWrs GPR32:$dst, GPR32:$src1, GPR32:$src2, 0)
   23961             :       AsmString = "sub     $\x01, $\x02, $\x03";
   23962             :       break;
   23963             :     }
   23964             :     return false;
   23965             :   case AArch64::SUBWrx:
   23966          42 :     if (MI->getNumOperands() == 4 &&
   23967          47 :         MI->getOperand(0).isReg() &&
   23968          42 :         MRI.getRegClass(AArch64::GPR32sponlyRegClassID).contains(MI->getOperand(0).getReg()) &&
   23969          10 :         MI->getOperand(1).isReg() &&
   23970           5 :         MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(1).getReg()) &&
   23971          10 :         MI->getOperand(2).isReg() &&
   23972           5 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
   23973          47 :         MI->getOperand(3).isImm() &&
   23974           5 :         MI->getOperand(3).getImm() == 16) {
   23975             :       // (SUBWrx GPR32sponly:$dst, GPR32sp:$src1, GPR32:$src2, 16)
   23976             :       AsmString = "sub     $\x01, $\x02, $\x03";
   23977             :       break;
   23978             :     }
   23979          38 :     if (MI->getNumOperands() == 4 &&
   23980          76 :         MI->getOperand(0).isReg() &&
   23981          38 :         MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(0).getReg()) &&
   23982          45 :         MI->getOperand(1).isReg() &&
   23983          38 :         MRI.getRegClass(AArch64::GPR32sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
   23984          14 :         MI->getOperand(2).isReg() &&
   23985           7 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
   23986          45 :         MI->getOperand(3).isImm() &&
   23987           7 :         MI->getOperand(3).getImm() == 16) {
   23988             :       // (SUBWrx GPR32sp:$dst, GPR32sponly:$src1, GPR32:$src2, 16)
   23989             :       AsmString = "sub     $\x01, $\x02, $\x03";
   23990             :       break;
   23991             :     }
   23992             :     return false;
   23993             :   case AArch64::SUBXrs:
   23994         237 :     if (MI->getNumOperands() == 4 &&
   23995         474 :         MI->getOperand(0).isReg() &&
   23996         237 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   23997         237 :         MI->getOperand(1).getReg() == AArch64::XZR &&
   23998         270 :         MI->getOperand(2).isReg() &&
   23999         135 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   24000         372 :         MI->getOperand(3).isImm() &&
   24001         135 :         MI->getOperand(3).getImm() == 0) {
   24002             :       // (SUBXrs GPR64:$dst, XZR, GPR64:$src, 0)
   24003             :       AsmString = "neg $\x01, $\x03";
   24004             :       break;
   24005             :     }
   24006         147 :     if (MI->getNumOperands() == 4 &&
   24007         294 :         MI->getOperand(0).isReg() &&
   24008         147 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   24009         147 :         MI->getOperand(1).getReg() == AArch64::XZR &&
   24010         237 :         MI->getOperand(2).isReg() &&
   24011          45 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
   24012             :       // (SUBXrs GPR64:$dst, XZR, GPR64:$src, arith_shift64:$shift)
   24013             :       AsmString = "neg $\x01, $\x03$\xFF\x04\x02";
   24014             :       break;
   24015             :     }
   24016         102 :     if (MI->getNumOperands() == 4 &&
   24017         204 :         MI->getOperand(0).isReg() &&
   24018         102 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   24019         204 :         MI->getOperand(1).isReg() &&
   24020         102 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   24021         204 :         MI->getOperand(2).isReg() &&
   24022         102 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   24023         204 :         MI->getOperand(3).isImm() &&
   24024         102 :         MI->getOperand(3).getImm() == 0) {
   24025             :       // (SUBXrs GPR64:$dst, GPR64:$src1, GPR64:$src2, 0)
   24026             :       AsmString = "sub     $\x01, $\x02, $\x03";
   24027             :       break;
   24028             :     }
   24029             :     return false;
   24030             :   case AArch64::SUBXrx64:
   24031          10 :     if (MI->getNumOperands() == 4 &&
   24032          18 :         MI->getOperand(0).isReg() &&
   24033          10 :         MRI.getRegClass(AArch64::GPR64sponlyRegClassID).contains(MI->getOperand(0).getReg()) &&
   24034          16 :         MI->getOperand(1).isReg() &&
   24035           8 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
   24036          16 :         MI->getOperand(2).isReg() &&
   24037           8 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   24038          18 :         MI->getOperand(3).isImm() &&
   24039           8 :         MI->getOperand(3).getImm() == 24) {
   24040             :       // (SUBXrx64 GPR64sponly:$dst, GPR64sp:$src1, GPR64:$src2, 24)
   24041             :       AsmString = "sub     $\x01, $\x02, $\x03";
   24042             :       break;
   24043             :     }
   24044           6 :     if (MI->getNumOperands() == 4 &&
   24045          12 :         MI->getOperand(0).isReg() &&
   24046           6 :         MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
   24047           8 :         MI->getOperand(1).isReg() &&
   24048           6 :         MRI.getRegClass(AArch64::GPR64sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
   24049           4 :         MI->getOperand(2).isReg() &&
   24050           2 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
   24051           8 :         MI->getOperand(3).isImm() &&
   24052           2 :         MI->getOperand(3).getImm() == 24) {
   24053             :       // (SUBXrx64 GPR64sp:$dst, GPR64sponly:$src1, GPR64:$src2, 24)
   24054             :       AsmString = "sub     $\x01, $\x02, $\x03";
   24055             :       break;
   24056             :     }
   24057             :     return false;
   24058             :   case AArch64::SYSxt:
   24059         105 :     if (MI->getNumOperands() == 5 &&
   24060         105 :         MI->getOperand(4).getReg() == AArch64::XZR) {
   24061             :       // (SYSxt imm0_7:$op1, sys_cr_op:$Cn, sys_cr_op:$Cm, imm0_7:$op2, XZR)
   24062             :       AsmString = "sys $\x01, $\xFF\x02\x36, $\xFF\x03\x36, $\x04";
   24063             :       break;
   24064             :     }
   24065             :     return false;
   24066             :   case AArch64::UBFMWri:
   24067           0 :     if (MI->getNumOperands() == 4 &&
   24068           0 :         MI->getOperand(0).isReg() &&
   24069           0 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   24070           0 :         MI->getOperand(1).isReg() &&
   24071           0 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   24072           0 :         MI->getOperand(3).isImm() &&
   24073           0 :         MI->getOperand(3).getImm() == 31) {
   24074             :       // (UBFMWri GPR32:$dst, GPR32:$src, imm0_31:$shift, 31)
   24075             :       AsmString = "lsr $\x01, $\x02, $\x03";
   24076             :       break;
   24077             :     }
   24078           0 :     if (MI->getNumOperands() == 4 &&
   24079           0 :         MI->getOperand(0).isReg() &&
   24080           0 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   24081           0 :         MI->getOperand(1).isReg() &&
   24082           0 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   24083           0 :         MI->getOperand(2).isImm() &&
   24084           0 :         MI->getOperand(2).getImm() == 0 &&
   24085           0 :         MI->getOperand(3).isImm() &&
   24086           0 :         MI->getOperand(3).getImm() == 7) {
   24087             :       // (UBFMWri GPR32:$dst, GPR32:$src, 0, 7)
   24088             :       AsmString = "uxtb $\x01, $\x02";
   24089             :       break;
   24090             :     }
   24091           0 :     if (MI->getNumOperands() == 4 &&
   24092           0 :         MI->getOperand(0).isReg() &&
   24093           0 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   24094           0 :         MI->getOperand(1).isReg() &&
   24095           0 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   24096           0 :         MI->getOperand(2).isImm() &&
   24097           0 :         MI->getOperand(2).getImm() == 0 &&
   24098           0 :         MI->getOperand(3).isImm() &&
   24099           0 :         MI->getOperand(3).getImm() == 15) {
   24100             :       // (UBFMWri GPR32:$dst, GPR32:$src, 0, 15)
   24101             :       AsmString = "uxth $\x01, $\x02";
   24102             :       break;
   24103             :     }
   24104             :     return false;
   24105             :   case AArch64::UBFMXri:
   24106           0 :     if (MI->getNumOperands() == 4 &&
   24107           0 :         MI->getOperand(0).isReg() &&
   24108           0 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   24109           0 :         MI->getOperand(1).isReg() &&
   24110           0 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   24111           0 :         MI->getOperand(3).isImm() &&
   24112           0 :         MI->getOperand(3).getImm() == 63) {
   24113             :       // (UBFMXri GPR64:$dst, GPR64:$src, imm0_63:$shift, 63)
   24114             :       AsmString = "lsr $\x01, $\x02, $\x03";
   24115             :       break;
   24116             :     }
   24117           0 :     if (MI->getNumOperands() == 4 &&
   24118           0 :         MI->getOperand(0).isReg() &&
   24119           0 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   24120           0 :         MI->getOperand(1).isReg() &&
   24121           0 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   24122           0 :         MI->getOperand(2).isImm() &&
   24123           0 :         MI->getOperand(2).getImm() == 0 &&
   24124           0 :         MI->getOperand(3).isImm() &&
   24125           0 :         MI->getOperand(3).getImm() == 7) {
   24126             :       // (UBFMXri GPR64:$dst, GPR64:$src, 0, 7)
   24127             :       AsmString = "uxtb $\x01, $\x02";
   24128             :       break;
   24129             :     }
   24130           0 :     if (MI->getNumOperands() == 4 &&
   24131           0 :         MI->getOperand(0).isReg() &&
   24132           0 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   24133           0 :         MI->getOperand(1).isReg() &&
   24134           0 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   24135           0 :         MI->getOperand(2).isImm() &&
   24136           0 :         MI->getOperand(2).getImm() == 0 &&
   24137           0 :         MI->getOperand(3).isImm() &&
   24138           0 :         MI->getOperand(3).getImm() == 15) {
   24139             :       // (UBFMXri GPR64:$dst, GPR64:$src, 0, 15)
   24140             :       AsmString = "uxth $\x01, $\x02";
   24141             :       break;
   24142             :     }
   24143           0 :     if (MI->getNumOperands() == 4 &&
   24144           0 :         MI->getOperand(0).isReg() &&
   24145           0 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   24146           0 :         MI->getOperand(1).isReg() &&
   24147           0 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
   24148           0 :         MI->getOperand(2).isImm() &&
   24149           0 :         MI->getOperand(2).getImm() == 0 &&
   24150           0 :         MI->getOperand(3).isImm() &&
   24151           0 :         MI->getOperand(3).getImm() == 31) {
   24152             :       // (UBFMXri GPR64:$dst, GPR64:$src, 0, 31)
   24153             :       AsmString = "uxtw $\x01, $\x02";
   24154             :       break;
   24155             :     }
   24156             :     return false;
   24157             :   case AArch64::UMADDLrrr:
   24158          71 :     if (MI->getNumOperands() == 4 &&
   24159         142 :         MI->getOperand(0).isReg() &&
   24160          71 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   24161         142 :         MI->getOperand(1).isReg() &&
   24162          71 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   24163         142 :         MI->getOperand(2).isReg() &&
   24164         142 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
   24165          71 :         MI->getOperand(3).getReg() == AArch64::XZR) {
   24166             :       // (UMADDLrrr GPR64:$dst, GPR32:$src1, GPR32:$src2, XZR)
   24167             :       AsmString = "umull   $\x01, $\x02, $\x03";
   24168             :       break;
   24169             :     }
   24170             :     return false;
   24171             :   case AArch64::UMOVvi32:
   24172          45 :     if (MI->getNumOperands() == 3 &&
   24173          90 :         MI->getOperand(0).isReg() &&
   24174          45 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   24175          90 :         MI->getOperand(1).isReg() &&
   24176         135 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
   24177             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   24178             :       // (UMOVvi32 GPR32:$dst, V128:$src, VectorIndexS:$idx)
   24179             :       AsmString = "mov     $\x01, $\xFF\x02\x0C.s$\xFF\x03\x19";
   24180             :       break;
   24181             :     }
   24182             :     return false;
   24183             :   case AArch64::UMOVvi64:
   24184          16 :     if (MI->getNumOperands() == 3 &&
   24185          32 :         MI->getOperand(0).isReg() &&
   24186          16 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   24187          32 :         MI->getOperand(1).isReg() &&
   24188          48 :         MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
   24189             :         STI.getFeatureBits()[AArch64::FeatureNEON]) {
   24190             :       // (UMOVvi64 GPR64:$dst, V128:$src, VectorIndexD:$idx)
   24191             :       AsmString = "mov     $\x01, $\xFF\x02\x0C.d$\xFF\x03\x19";
   24192             :       break;
   24193             :     }
   24194             :     return false;
   24195             :   case AArch64::UMSUBLrrr:
   24196          36 :     if (MI->getNumOperands() == 4 &&
   24197          72 :         MI->getOperand(0).isReg() &&
   24198          36 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   24199          72 :         MI->getOperand(1).isReg() &&
   24200          36 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
   24201          72 :         MI->getOperand(2).isReg() &&
   24202          72 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
   24203          36 :         MI->getOperand(3).getReg() == AArch64::XZR) {
   24204             :       // (UMSUBLrrr GPR64:$dst, GPR32:$src1, GPR32:$src2, XZR)
   24205             :       AsmString = "umnegl  $\x01, $\x02, $\x03";
   24206             :       break;
   24207             :     }
   24208             :     return false;
   24209             :   case AArch64::UQDECB_WPiI:
   24210          12 :     if (MI->getNumOperands() == 4 &&
   24211          24 :         MI->getOperand(0).isReg() &&
   24212          12 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   24213          12 :         MI->getOperand(2).isImm() &&
   24214          12 :         MI->getOperand(2).getImm() == 31 &&
   24215           8 :         MI->getOperand(3).isImm() &&
   24216          20 :         MI->getOperand(3).getImm() == 1 &&
   24217             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24218             :       // (UQDECB_WPiI GPR32z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
   24219             :       AsmString = "uqdecb  $\x01";
   24220             :       break;
   24221             :     }
   24222           6 :     if (MI->getNumOperands() == 4 &&
   24223          12 :         MI->getOperand(0).isReg() &&
   24224           6 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   24225           6 :         MI->getOperand(3).isImm() &&
   24226          12 :         MI->getOperand(3).getImm() == 1 &&
   24227             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24228             :       // (UQDECB_WPiI GPR32z:$Rdn, sve_pred_enum:$pattern, 1)
   24229             :       AsmString = "uqdecb  $\x01, $\xFF\x03\x0E";
   24230             :       break;
   24231             :     }
   24232             :     return false;
   24233             :   case AArch64::UQDECB_XPiI:
   24234          66 :     if (MI->getNumOperands() == 4 &&
   24235         132 :         MI->getOperand(0).isReg() &&
   24236          66 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   24237          66 :         MI->getOperand(2).isImm() &&
   24238          66 :         MI->getOperand(2).getImm() == 31 &&
   24239           8 :         MI->getOperand(3).isImm() &&
   24240          74 :         MI->getOperand(3).getImm() == 1 &&
   24241             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24242             :       // (UQDECB_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
   24243             :       AsmString = "uqdecb  $\x01";
   24244             :       break;
   24245             :     }
   24246          60 :     if (MI->getNumOperands() == 4 &&
   24247         120 :         MI->getOperand(0).isReg() &&
   24248          60 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   24249          60 :         MI->getOperand(3).isImm() &&
   24250         120 :         MI->getOperand(3).getImm() == 1 &&
   24251             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24252             :       // (UQDECB_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
   24253             :       AsmString = "uqdecb  $\x01, $\xFF\x03\x0E";
   24254             :       break;
   24255             :     }
   24256             :     return false;
   24257             :   case AArch64::UQDECD_WPiI:
   24258          12 :     if (MI->getNumOperands() == 4 &&
   24259          24 :         MI->getOperand(0).isReg() &&
   24260          12 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   24261          12 :         MI->getOperand(2).isImm() &&
   24262          12 :         MI->getOperand(2).getImm() == 31 &&
   24263           8 :         MI->getOperand(3).isImm() &&
   24264          20 :         MI->getOperand(3).getImm() == 1 &&
   24265             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24266             :       // (UQDECD_WPiI GPR32z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
   24267             :       AsmString = "uqdecd  $\x01";
   24268             :       break;
   24269             :     }
   24270           6 :     if (MI->getNumOperands() == 4 &&
   24271          12 :         MI->getOperand(0).isReg() &&
   24272           6 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   24273           6 :         MI->getOperand(3).isImm() &&
   24274          12 :         MI->getOperand(3).getImm() == 1 &&
   24275             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24276             :       // (UQDECD_WPiI GPR32z:$Rdn, sve_pred_enum:$pattern, 1)
   24277             :       AsmString = "uqdecd  $\x01, $\xFF\x03\x0E";
   24278             :       break;
   24279             :     }
   24280             :     return false;
   24281             :   case AArch64::UQDECD_XPiI:
   24282          66 :     if (MI->getNumOperands() == 4 &&
   24283         132 :         MI->getOperand(0).isReg() &&
   24284          66 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   24285          66 :         MI->getOperand(2).isImm() &&
   24286          66 :         MI->getOperand(2).getImm() == 31 &&
   24287           8 :         MI->getOperand(3).isImm() &&
   24288          74 :         MI->getOperand(3).getImm() == 1 &&
   24289             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24290             :       // (UQDECD_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
   24291             :       AsmString = "uqdecd  $\x01";
   24292             :       break;
   24293             :     }
   24294          60 :     if (MI->getNumOperands() == 4 &&
   24295         120 :         MI->getOperand(0).isReg() &&
   24296          60 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   24297          60 :         MI->getOperand(3).isImm() &&
   24298         120 :         MI->getOperand(3).getImm() == 1 &&
   24299             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24300             :       // (UQDECD_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
   24301             :       AsmString = "uqdecd  $\x01, $\xFF\x03\x0E";
   24302             :       break;
   24303             :     }
   24304             :     return false;
   24305             :   case AArch64::UQDECD_ZPiI:
   24306          18 :     if (MI->getNumOperands() == 4 &&
   24307          36 :         MI->getOperand(0).isReg() &&
   24308          18 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   24309          18 :         MI->getOperand(2).isImm() &&
   24310          18 :         MI->getOperand(2).getImm() == 31 &&
   24311          10 :         MI->getOperand(3).isImm() &&
   24312          28 :         MI->getOperand(3).getImm() == 1 &&
   24313             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24314             :       // (UQDECD_ZPiI ZPR64:$Zdn, { 1, 1, 1, 1, 1 }, 1)
   24315             :       AsmString = "uqdecd  $\xFF\x01\x10";
   24316             :       break;
   24317             :     }
   24318          10 :     if (MI->getNumOperands() == 4 &&
   24319          20 :         MI->getOperand(0).isReg() &&
   24320          10 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   24321          10 :         MI->getOperand(3).isImm() &&
   24322          20 :         MI->getOperand(3).getImm() == 1 &&
   24323             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24324             :       // (UQDECD_ZPiI ZPR64:$Zdn, sve_pred_enum:$pattern, 1)
   24325             :       AsmString = "uqdecd  $\xFF\x01\x10, $\xFF\x03\x0E";
   24326             :       break;
   24327             :     }
   24328             :     return false;
   24329             :   case AArch64::UQDECH_WPiI:
   24330          12 :     if (MI->getNumOperands() == 4 &&
   24331          24 :         MI->getOperand(0).isReg() &&
   24332          12 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   24333          12 :         MI->getOperand(2).isImm() &&
   24334          12 :         MI->getOperand(2).getImm() == 31 &&
   24335           8 :         MI->getOperand(3).isImm() &&
   24336          20 :         MI->getOperand(3).getImm() == 1 &&
   24337             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24338             :       // (UQDECH_WPiI GPR32z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
   24339             :       AsmString = "uqdech  $\x01";
   24340             :       break;
   24341             :     }
   24342           6 :     if (MI->getNumOperands() == 4 &&
   24343          12 :         MI->getOperand(0).isReg() &&
   24344           6 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   24345           6 :         MI->getOperand(3).isImm() &&
   24346          12 :         MI->getOperand(3).getImm() == 1 &&
   24347             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24348             :       // (UQDECH_WPiI GPR32z:$Rdn, sve_pred_enum:$pattern, 1)
   24349             :       AsmString = "uqdech  $\x01, $\xFF\x03\x0E";
   24350             :       break;
   24351             :     }
   24352             :     return false;
   24353             :   case AArch64::UQDECH_XPiI:
   24354          66 :     if (MI->getNumOperands() == 4 &&
   24355         132 :         MI->getOperand(0).isReg() &&
   24356          66 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   24357          66 :         MI->getOperand(2).isImm() &&
   24358          66 :         MI->getOperand(2).getImm() == 31 &&
   24359           8 :         MI->getOperand(3).isImm() &&
   24360          74 :         MI->getOperand(3).getImm() == 1 &&
   24361             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24362             :       // (UQDECH_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
   24363             :       AsmString = "uqdech  $\x01";
   24364             :       break;
   24365             :     }
   24366          60 :     if (MI->getNumOperands() == 4 &&
   24367         120 :         MI->getOperand(0).isReg() &&
   24368          60 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   24369          60 :         MI->getOperand(3).isImm() &&
   24370         120 :         MI->getOperand(3).getImm() == 1 &&
   24371             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24372             :       // (UQDECH_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
   24373             :       AsmString = "uqdech  $\x01, $\xFF\x03\x0E";
   24374             :       break;
   24375             :     }
   24376             :     return false;
   24377             :   case AArch64::UQDECH_ZPiI:
   24378          18 :     if (MI->getNumOperands() == 4 &&
   24379          36 :         MI->getOperand(0).isReg() &&
   24380          18 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   24381          18 :         MI->getOperand(2).isImm() &&
   24382          18 :         MI->getOperand(2).getImm() == 31 &&
   24383          10 :         MI->getOperand(3).isImm() &&
   24384          28 :         MI->getOperand(3).getImm() == 1 &&
   24385             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24386             :       // (UQDECH_ZPiI ZPR16:$Zdn, { 1, 1, 1, 1, 1 }, 1)
   24387             :       AsmString = "uqdech  $\xFF\x01\x09";
   24388             :       break;
   24389             :     }
   24390          10 :     if (MI->getNumOperands() == 4 &&
   24391          20 :         MI->getOperand(0).isReg() &&
   24392          10 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   24393          10 :         MI->getOperand(3).isImm() &&
   24394          20 :         MI->getOperand(3).getImm() == 1 &&
   24395             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24396             :       // (UQDECH_ZPiI ZPR16:$Zdn, sve_pred_enum:$pattern, 1)
   24397             :       AsmString = "uqdech  $\xFF\x01\x09, $\xFF\x03\x0E";
   24398             :       break;
   24399             :     }
   24400             :     return false;
   24401             :   case AArch64::UQDECW_WPiI:
   24402          12 :     if (MI->getNumOperands() == 4 &&
   24403          24 :         MI->getOperand(0).isReg() &&
   24404          12 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   24405          12 :         MI->getOperand(2).isImm() &&
   24406          12 :         MI->getOperand(2).getImm() == 31 &&
   24407           8 :         MI->getOperand(3).isImm() &&
   24408          20 :         MI->getOperand(3).getImm() == 1 &&
   24409             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24410             :       // (UQDECW_WPiI GPR32z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
   24411             :       AsmString = "uqdecw  $\x01";
   24412             :       break;
   24413             :     }
   24414           6 :     if (MI->getNumOperands() == 4 &&
   24415          12 :         MI->getOperand(0).isReg() &&
   24416           6 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   24417           6 :         MI->getOperand(3).isImm() &&
   24418          12 :         MI->getOperand(3).getImm() == 1 &&
   24419             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24420             :       // (UQDECW_WPiI GPR32z:$Rdn, sve_pred_enum:$pattern, 1)
   24421             :       AsmString = "uqdecw  $\x01, $\xFF\x03\x0E";
   24422             :       break;
   24423             :     }
   24424             :     return false;
   24425             :   case AArch64::UQDECW_XPiI:
   24426          66 :     if (MI->getNumOperands() == 4 &&
   24427         132 :         MI->getOperand(0).isReg() &&
   24428          66 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   24429          66 :         MI->getOperand(2).isImm() &&
   24430          66 :         MI->getOperand(2).getImm() == 31 &&
   24431           8 :         MI->getOperand(3).isImm() &&
   24432          74 :         MI->getOperand(3).getImm() == 1 &&
   24433             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24434             :       // (UQDECW_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
   24435             :       AsmString = "uqdecw  $\x01";
   24436             :       break;
   24437             :     }
   24438          60 :     if (MI->getNumOperands() == 4 &&
   24439         120 :         MI->getOperand(0).isReg() &&
   24440          60 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   24441          60 :         MI->getOperand(3).isImm() &&
   24442         120 :         MI->getOperand(3).getImm() == 1 &&
   24443             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24444             :       // (UQDECW_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
   24445             :       AsmString = "uqdecw  $\x01, $\xFF\x03\x0E";
   24446             :       break;
   24447             :     }
   24448             :     return false;
   24449             :   case AArch64::UQDECW_ZPiI:
   24450          18 :     if (MI->getNumOperands() == 4 &&
   24451          36 :         MI->getOperand(0).isReg() &&
   24452          18 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   24453          18 :         MI->getOperand(2).isImm() &&
   24454          18 :         MI->getOperand(2).getImm() == 31 &&
   24455          10 :         MI->getOperand(3).isImm() &&
   24456          28 :         MI->getOperand(3).getImm() == 1 &&
   24457             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24458             :       // (UQDECW_ZPiI ZPR32:$Zdn, { 1, 1, 1, 1, 1 }, 1)
   24459             :       AsmString = "uqdecw  $\xFF\x01\x0B";
   24460             :       break;
   24461             :     }
   24462          10 :     if (MI->getNumOperands() == 4 &&
   24463          20 :         MI->getOperand(0).isReg() &&
   24464          10 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   24465          10 :         MI->getOperand(3).isImm() &&
   24466          20 :         MI->getOperand(3).getImm() == 1 &&
   24467             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24468             :       // (UQDECW_ZPiI ZPR32:$Zdn, sve_pred_enum:$pattern, 1)
   24469             :       AsmString = "uqdecw  $\xFF\x01\x0B, $\xFF\x03\x0E";
   24470             :       break;
   24471             :     }
   24472             :     return false;
   24473             :   case AArch64::UQINCB_WPiI:
   24474          12 :     if (MI->getNumOperands() == 4 &&
   24475          24 :         MI->getOperand(0).isReg() &&
   24476          12 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   24477          12 :         MI->getOperand(2).isImm() &&
   24478          12 :         MI->getOperand(2).getImm() == 31 &&
   24479           8 :         MI->getOperand(3).isImm() &&
   24480          20 :         MI->getOperand(3).getImm() == 1 &&
   24481             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24482             :       // (UQINCB_WPiI GPR32z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
   24483             :       AsmString = "uqincb  $\x01";
   24484             :       break;
   24485             :     }
   24486           6 :     if (MI->getNumOperands() == 4 &&
   24487          12 :         MI->getOperand(0).isReg() &&
   24488           6 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   24489           6 :         MI->getOperand(3).isImm() &&
   24490          12 :         MI->getOperand(3).getImm() == 1 &&
   24491             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24492             :       // (UQINCB_WPiI GPR32z:$Rdn, sve_pred_enum:$pattern, 1)
   24493             :       AsmString = "uqincb  $\x01, $\xFF\x03\x0E";
   24494             :       break;
   24495             :     }
   24496             :     return false;
   24497             :   case AArch64::UQINCB_XPiI:
   24498          66 :     if (MI->getNumOperands() == 4 &&
   24499         132 :         MI->getOperand(0).isReg() &&
   24500          66 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   24501          66 :         MI->getOperand(2).isImm() &&
   24502          66 :         MI->getOperand(2).getImm() == 31 &&
   24503           8 :         MI->getOperand(3).isImm() &&
   24504          74 :         MI->getOperand(3).getImm() == 1 &&
   24505             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24506             :       // (UQINCB_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
   24507             :       AsmString = "uqincb  $\x01";
   24508             :       break;
   24509             :     }
   24510          60 :     if (MI->getNumOperands() == 4 &&
   24511         120 :         MI->getOperand(0).isReg() &&
   24512          60 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   24513          60 :         MI->getOperand(3).isImm() &&
   24514         120 :         MI->getOperand(3).getImm() == 1 &&
   24515             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24516             :       // (UQINCB_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
   24517             :       AsmString = "uqincb  $\x01, $\xFF\x03\x0E";
   24518             :       break;
   24519             :     }
   24520             :     return false;
   24521             :   case AArch64::UQINCD_WPiI:
   24522          12 :     if (MI->getNumOperands() == 4 &&
   24523          24 :         MI->getOperand(0).isReg() &&
   24524          12 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   24525          12 :         MI->getOperand(2).isImm() &&
   24526          12 :         MI->getOperand(2).getImm() == 31 &&
   24527           8 :         MI->getOperand(3).isImm() &&
   24528          20 :         MI->getOperand(3).getImm() == 1 &&
   24529             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24530             :       // (UQINCD_WPiI GPR32z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
   24531             :       AsmString = "uqincd  $\x01";
   24532             :       break;
   24533             :     }
   24534           6 :     if (MI->getNumOperands() == 4 &&
   24535          12 :         MI->getOperand(0).isReg() &&
   24536           6 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   24537           6 :         MI->getOperand(3).isImm() &&
   24538          12 :         MI->getOperand(3).getImm() == 1 &&
   24539             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24540             :       // (UQINCD_WPiI GPR32z:$Rdn, sve_pred_enum:$pattern, 1)
   24541             :       AsmString = "uqincd  $\x01, $\xFF\x03\x0E";
   24542             :       break;
   24543             :     }
   24544             :     return false;
   24545             :   case AArch64::UQINCD_XPiI:
   24546          66 :     if (MI->getNumOperands() == 4 &&
   24547         132 :         MI->getOperand(0).isReg() &&
   24548          66 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   24549          66 :         MI->getOperand(2).isImm() &&
   24550          66 :         MI->getOperand(2).getImm() == 31 &&
   24551           8 :         MI->getOperand(3).isImm() &&
   24552          74 :         MI->getOperand(3).getImm() == 1 &&
   24553             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24554             :       // (UQINCD_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
   24555             :       AsmString = "uqincd  $\x01";
   24556             :       break;
   24557             :     }
   24558          60 :     if (MI->getNumOperands() == 4 &&
   24559         120 :         MI->getOperand(0).isReg() &&
   24560          60 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   24561          60 :         MI->getOperand(3).isImm() &&
   24562         120 :         MI->getOperand(3).getImm() == 1 &&
   24563             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24564             :       // (UQINCD_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
   24565             :       AsmString = "uqincd  $\x01, $\xFF\x03\x0E";
   24566             :       break;
   24567             :     }
   24568             :     return false;
   24569             :   case AArch64::UQINCD_ZPiI:
   24570          18 :     if (MI->getNumOperands() == 4 &&
   24571          36 :         MI->getOperand(0).isReg() &&
   24572          18 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   24573          18 :         MI->getOperand(2).isImm() &&
   24574          18 :         MI->getOperand(2).getImm() == 31 &&
   24575          10 :         MI->getOperand(3).isImm() &&
   24576          28 :         MI->getOperand(3).getImm() == 1 &&
   24577             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24578             :       // (UQINCD_ZPiI ZPR64:$Zdn, { 1, 1, 1, 1, 1 }, 1)
   24579             :       AsmString = "uqincd  $\xFF\x01\x10";
   24580             :       break;
   24581             :     }
   24582          10 :     if (MI->getNumOperands() == 4 &&
   24583          20 :         MI->getOperand(0).isReg() &&
   24584          10 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   24585          10 :         MI->getOperand(3).isImm() &&
   24586          20 :         MI->getOperand(3).getImm() == 1 &&
   24587             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24588             :       // (UQINCD_ZPiI ZPR64:$Zdn, sve_pred_enum:$pattern, 1)
   24589             :       AsmString = "uqincd  $\xFF\x01\x10, $\xFF\x03\x0E";
   24590             :       break;
   24591             :     }
   24592             :     return false;
   24593             :   case AArch64::UQINCH_WPiI:
   24594          12 :     if (MI->getNumOperands() == 4 &&
   24595          24 :         MI->getOperand(0).isReg() &&
   24596          12 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   24597          12 :         MI->getOperand(2).isImm() &&
   24598          12 :         MI->getOperand(2).getImm() == 31 &&
   24599           8 :         MI->getOperand(3).isImm() &&
   24600          20 :         MI->getOperand(3).getImm() == 1 &&
   24601             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24602             :       // (UQINCH_WPiI GPR32z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
   24603             :       AsmString = "uqinch  $\x01";
   24604             :       break;
   24605             :     }
   24606           6 :     if (MI->getNumOperands() == 4 &&
   24607          12 :         MI->getOperand(0).isReg() &&
   24608           6 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   24609           6 :         MI->getOperand(3).isImm() &&
   24610          12 :         MI->getOperand(3).getImm() == 1 &&
   24611             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24612             :       // (UQINCH_WPiI GPR32z:$Rdn, sve_pred_enum:$pattern, 1)
   24613             :       AsmString = "uqinch  $\x01, $\xFF\x03\x0E";
   24614             :       break;
   24615             :     }
   24616             :     return false;
   24617             :   case AArch64::UQINCH_XPiI:
   24618          66 :     if (MI->getNumOperands() == 4 &&
   24619         132 :         MI->getOperand(0).isReg() &&
   24620          66 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   24621          66 :         MI->getOperand(2).isImm() &&
   24622          66 :         MI->getOperand(2).getImm() == 31 &&
   24623           8 :         MI->getOperand(3).isImm() &&
   24624          74 :         MI->getOperand(3).getImm() == 1 &&
   24625             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24626             :       // (UQINCH_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
   24627             :       AsmString = "uqinch  $\x01";
   24628             :       break;
   24629             :     }
   24630          60 :     if (MI->getNumOperands() == 4 &&
   24631         120 :         MI->getOperand(0).isReg() &&
   24632          60 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   24633          60 :         MI->getOperand(3).isImm() &&
   24634         120 :         MI->getOperand(3).getImm() == 1 &&
   24635             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24636             :       // (UQINCH_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
   24637             :       AsmString = "uqinch  $\x01, $\xFF\x03\x0E";
   24638             :       break;
   24639             :     }
   24640             :     return false;
   24641             :   case AArch64::UQINCH_ZPiI:
   24642          18 :     if (MI->getNumOperands() == 4 &&
   24643          36 :         MI->getOperand(0).isReg() &&
   24644          18 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   24645          18 :         MI->getOperand(2).isImm() &&
   24646          18 :         MI->getOperand(2).getImm() == 31 &&
   24647          10 :         MI->getOperand(3).isImm() &&
   24648          28 :         MI->getOperand(3).getImm() == 1 &&
   24649             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24650             :       // (UQINCH_ZPiI ZPR16:$Zdn, { 1, 1, 1, 1, 1 }, 1)
   24651             :       AsmString = "uqinch  $\xFF\x01\x09";
   24652             :       break;
   24653             :     }
   24654          10 :     if (MI->getNumOperands() == 4 &&
   24655          20 :         MI->getOperand(0).isReg() &&
   24656          10 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   24657          10 :         MI->getOperand(3).isImm() &&
   24658          20 :         MI->getOperand(3).getImm() == 1 &&
   24659             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24660             :       // (UQINCH_ZPiI ZPR16:$Zdn, sve_pred_enum:$pattern, 1)
   24661             :       AsmString = "uqinch  $\xFF\x01\x09, $\xFF\x03\x0E";
   24662             :       break;
   24663             :     }
   24664             :     return false;
   24665             :   case AArch64::UQINCW_WPiI:
   24666          12 :     if (MI->getNumOperands() == 4 &&
   24667          24 :         MI->getOperand(0).isReg() &&
   24668          12 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   24669          12 :         MI->getOperand(2).isImm() &&
   24670          12 :         MI->getOperand(2).getImm() == 31 &&
   24671           8 :         MI->getOperand(3).isImm() &&
   24672          20 :         MI->getOperand(3).getImm() == 1 &&
   24673             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24674             :       // (UQINCW_WPiI GPR32z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
   24675             :       AsmString = "uqincw  $\x01";
   24676             :       break;
   24677             :     }
   24678           6 :     if (MI->getNumOperands() == 4 &&
   24679          12 :         MI->getOperand(0).isReg() &&
   24680           6 :         MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
   24681           6 :         MI->getOperand(3).isImm() &&
   24682          12 :         MI->getOperand(3).getImm() == 1 &&
   24683             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24684             :       // (UQINCW_WPiI GPR32z:$Rdn, sve_pred_enum:$pattern, 1)
   24685             :       AsmString = "uqincw  $\x01, $\xFF\x03\x0E";
   24686             :       break;
   24687             :     }
   24688             :     return false;
   24689             :   case AArch64::UQINCW_XPiI:
   24690          66 :     if (MI->getNumOperands() == 4 &&
   24691         132 :         MI->getOperand(0).isReg() &&
   24692          66 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   24693          66 :         MI->getOperand(2).isImm() &&
   24694          66 :         MI->getOperand(2).getImm() == 31 &&
   24695           8 :         MI->getOperand(3).isImm() &&
   24696          74 :         MI->getOperand(3).getImm() == 1 &&
   24697             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24698             :       // (UQINCW_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
   24699             :       AsmString = "uqincw  $\x01";
   24700             :       break;
   24701             :     }
   24702          60 :     if (MI->getNumOperands() == 4 &&
   24703         120 :         MI->getOperand(0).isReg() &&
   24704          60 :         MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
   24705          60 :         MI->getOperand(3).isImm() &&
   24706         120 :         MI->getOperand(3).getImm() == 1 &&
   24707             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24708             :       // (UQINCW_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
   24709             :       AsmString = "uqincw  $\x01, $\xFF\x03\x0E";
   24710             :       break;
   24711             :     }
   24712             :     return false;
   24713             :   case AArch64::UQINCW_ZPiI:
   24714          18 :     if (MI->getNumOperands() == 4 &&
   24715          36 :         MI->getOperand(0).isReg() &&
   24716          18 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   24717          18 :         MI->getOperand(2).isImm() &&
   24718          18 :         MI->getOperand(2).getImm() == 31 &&
   24719          10 :         MI->getOperand(3).isImm() &&
   24720          28 :         MI->getOperand(3).getImm() == 1 &&
   24721             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24722             :       // (UQINCW_ZPiI ZPR32:$Zdn, { 1, 1, 1, 1, 1 }, 1)
   24723             :       AsmString = "uqincw  $\xFF\x01\x0B";
   24724             :       break;
   24725             :     }
   24726          10 :     if (MI->getNumOperands() == 4 &&
   24727          20 :         MI->getOperand(0).isReg() &&
   24728          10 :         MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
   24729          10 :         MI->getOperand(3).isImm() &&
   24730          20 :         MI->getOperand(3).getImm() == 1 &&
   24731             :         STI.getFeatureBits()[AArch64::FeatureSVE]) {
   24732             :       // (UQINCW_ZPiI ZPR32:$Zdn, sve_pred_enum:$pattern, 1)
   24733             :       AsmString = "uqincw  $\xFF\x01\x0B, $\xFF\x03\x0E";
   24734             :       break;
   24735             :     }
   24736             :     return false;
   24737             :   }
   24738             : 
   24739             :   unsigned I = 0;
   24740      107535 :   while (AsmString[I] != ' ' && AsmString[I] != '\t' &&
   24741      229592 :          AsmString[I] != '$' && AsmString[I] != '\0')
   24742       94325 :     ++I;
   24743       27732 :   OS << '\t' << StringRef(AsmString, I);
   24744       27732 :   if (AsmString[I] != '\0') {
   24745       14522 :     if (AsmString[I] == ' ' || AsmString[I] == '\t') {
   24746             :       OS << '\t';
   24747       14522 :       ++I;
   24748             :     }
   24749             :     do {
   24750       91536 :       if (AsmString[I] == '$') {
   24751       34265 :         ++I;
   24752       34265 :         if (AsmString[I] == (char)0xff) {
   24753       14148 :           ++I;
   24754       14148 :           int OpIdx = AsmString[I++] - 1;
   24755       14148 :           int PrintMethodIdx = AsmString[I++] - 1;
   24756       14148 :           printCustomAliasOperand(MI, OpIdx, PrintMethodIdx, STI, OS);
   24757             :         } else
   24758       20117 :           printOperand(MI, unsigned(AsmString[I++]) - 1, STI, OS);
   24759             :       } else {
   24760       57271 :         OS << AsmString[I++];
   24761             :       }
   24762       91536 :     } while (AsmString[I] != '\0');
   24763             :   }
   24764             : 
   24765             :   return true;
   24766             : }
   24767             : 
   24768       14148 : void AArch64InstPrinter::printCustomAliasOperand(
   24769             :          const MCInst *MI, unsigned OpIdx,
   24770             :          unsigned PrintMethodIdx,
   24771             :          const MCSubtargetInfo &STI,
   24772             :          raw_ostream &OS) {
   24773       14148 :   switch (PrintMethodIdx) {
   24774           0 :   default:
   24775           0 :     llvm_unreachable("Unknown PrintMethod kind");
   24776             :     break;
   24777         320 :   case 0:
   24778         320 :     printAddSubImm(MI, OpIdx, STI, OS);
   24779         320 :     break;
   24780         405 :   case 1:
   24781         405 :     printShifter(MI, OpIdx, STI, OS);
   24782         405 :     break;
   24783         174 :   case 2:
   24784         174 :     printArithExtend(MI, OpIdx, STI, OS);
   24785         174 :     break;
   24786          63 :   case 3:
   24787          63 :     printLogicalImm<int32_t>(MI, OpIdx, STI, OS);
   24788          63 :     break;
   24789          17 :   case 4:
   24790          17 :     printLogicalImm<int64_t>(MI, OpIdx, STI, OS);
   24791          17 :     break;
   24792         246 :   case 5:
   24793         246 :     printSVERegOp<'b'>(MI, OpIdx, STI, OS);
   24794         246 :     break;
   24795        1944 :   case 6:
   24796        1944 :     printSVERegOp<>(MI, OpIdx, STI, OS);
   24797        1944 :     break;
   24798          32 :   case 7:
   24799          32 :     printLogicalImm<int8_t>(MI, OpIdx, STI, OS);
   24800          32 :     break;
   24801         232 :   case 8:
   24802         232 :     printSVERegOp<'h'>(MI, OpIdx, STI, OS);
   24803         232 :     break;
   24804          30 :   case 9:
   24805          30 :     printLogicalImm<int16_t>(MI, OpIdx, STI, OS);
   24806          30 :     break;
   24807         262 :   case 10:
   24808         262 :     printSVERegOp<'s'>(MI, OpIdx, STI, OS);
   24809         262 :     break;
   24810        2832 :   case 11:
   24811        2832 :     printVRegOperand(MI, OpIdx, STI, OS);
   24812        2832 :     break;
   24813           0 :   case 12:
   24814           0 :     printImm(MI, OpIdx, STI, OS);
   24815           0 :     break;
   24816        1306 :   case 13:
   24817        1306 :     printSVEPattern(MI, OpIdx, STI, OS);
   24818        1306 :     break;
   24819          28 :   case 14:
   24820          28 :     printImm8OptLsl<int8_t>(MI, OpIdx, STI, OS);
   24821          28 :     break;
   24822        1792 :   case 15:
   24823        1792 :     printSVERegOp<'d'>(MI, OpIdx, STI, OS);
   24824        1792 :     break;
   24825          66 :   case 16:
   24826          66 :     printImm8OptLsl<int64_t>(MI, OpIdx, STI, OS);
   24827          66 :     break;
   24828          62 :   case 17:
   24829          62 :     printImm8OptLsl<int16_t>(MI, OpIdx, STI, OS);
   24830          62 :     break;
   24831          58 :   case 18:
   24832          58 :     printImm8OptLsl<int32_t>(MI, OpIdx, STI, OS);
   24833          58 :     break;
   24834         668 :   case 19:
   24835         668 :     printInverseCondCode(MI, OpIdx, STI, OS);
   24836         668 :     break;
   24837           0 :   case 20:
   24838           0 :     printSVELogicalImm<int16_t>(MI, OpIdx, STI, OS);
   24839           0 :     break;
   24840           4 :   case 21:
   24841           4 :     printSVELogicalImm<int32_t>(MI, OpIdx, STI, OS);
   24842           4 :     break;
   24843           6 :   case 22:
   24844           6 :     printSVELogicalImm<int64_t>(MI, OpIdx, STI, OS);
   24845           6 :     break;
   24846           6 :   case 23:
   24847           6 :     printZPRasFPR<8>(MI, OpIdx, STI, OS);
   24848           6 :     break;
   24849        1025 :   case 24:
   24850        1025 :     printVectorIndex(MI, OpIdx, STI, OS);
   24851        1025 :     break;
   24852           6 :   case 25:
   24853           6 :     printZPRasFPR<64>(MI, OpIdx, STI, OS);
   24854           6 :     break;
   24855           6 :   case 26:
   24856           6 :     printZPRasFPR<16>(MI, OpIdx, STI, OS);
   24857           6 :     break;
   24858          14 :   case 27:
   24859          14 :     printSVERegOp<'q'>(MI, OpIdx, STI, OS);
   24860          14 :     break;
   24861           6 :   case 28:
   24862           6 :     printZPRasFPR<128>(MI, OpIdx, STI, OS);
   24863           6 :     break;
   24864           6 :   case 29:
   24865           6 :     printZPRasFPR<32>(MI, OpIdx, STI, OS);
   24866           6 :     break;
   24867        1564 :   case 30:
   24868        1564 :     printFPImmOperand(MI, OpIdx, STI, OS);
   24869        1564 :     break;
   24870         164 :   case 31:
   24871         164 :     printTypedVectorList<0,'d'>(MI, OpIdx, STI, OS);
   24872         164 :     break;
   24873         124 :   case 32:
   24874         124 :     printTypedVectorList<0,'s'>(MI, OpIdx, STI, OS);
   24875         124 :     break;
   24876          19 :   case 33:
   24877          19 :     printBTIHintOp(MI, OpIdx, STI, OS);
   24878          19 :     break;
   24879           2 :   case 34:
   24880           2 :     printPSBHintOp(MI, OpIdx, STI, OS);
   24881           2 :     break;
   24882          72 :   case 35:
   24883          72 :     printTypedVectorList<0,'h'>(MI, OpIdx, STI, OS);
   24884          72 :     break;
   24885          40 :   case 36:
   24886          40 :     printTypedVectorList<0,'b'>(MI, OpIdx, STI, OS);
   24887          40 :     break;
   24888           5 :   case 37:
   24889           5 :     printTypedVectorList<16, 'b'>(MI, OpIdx, STI, OS);
   24890           5 :     break;
   24891           9 :   case 38:
   24892           9 :     printTypedVectorList<1, 'd'>(MI, OpIdx, STI, OS);
   24893           9 :     break;
   24894          23 :   case 39:
   24895          23 :     printTypedVectorList<2, 'd'>(MI, OpIdx, STI, OS);
   24896          23 :     break;
   24897          15 :   case 40:
   24898          15 :     printTypedVectorList<2, 's'>(MI, OpIdx, STI, OS);
   24899          15 :     break;
   24900           3 :   case 41:
   24901           3 :     printTypedVectorList<4, 'h'>(MI, OpIdx, STI, OS);
   24902           3 :     break;
   24903          27 :   case 42:
   24904          27 :     printTypedVectorList<4, 's'>(MI, OpIdx, STI, OS);
   24905          27 :     break;
   24906           3 :   case 43:
   24907           3 :     printTypedVectorList<8, 'b'>(MI, OpIdx, STI, OS);
   24908           3 :     break;
   24909           5 :   case 44:
   24910           5 :     printTypedVectorList<8, 'h'>(MI, OpIdx, STI, OS);
   24911           5 :     break;
   24912           8 :   case 45:
   24913           8 :     printTypedVectorList<0, 'h'>(MI, OpIdx, STI, OS);
   24914           8 :     break;
   24915           6 :   case 46:
   24916           6 :     printTypedVectorList<0, 's'>(MI, OpIdx, STI, OS);
   24917           6 :     break;
   24918           9 :   case 47:
   24919           9 :     printTypedVectorList<0, 'd'>(MI, OpIdx, STI, OS);
   24920           9 :     break;
   24921           6 :   case 48:
   24922           6 :     printTypedVectorList<0, 'b'>(MI, OpIdx, STI, OS);
   24923           6 :     break;
   24924           0 :   case 49:
   24925           0 :     printImmHex(MI, OpIdx, STI, OS);
   24926           0 :     break;
   24927         240 :   case 50:
   24928         240 :     printPrefetchOp<true>(MI, OpIdx, STI, OS);
   24929         240 :     break;
   24930          98 :   case 51:
   24931          98 :     printPrefetchOp(MI, OpIdx, STI, OS);
   24932          98 :     break;
   24933          64 :   case 52:
   24934          64 :     printGPR64as32(MI, OpIdx, STI, OS);
   24935          64 :     break;
   24936          26 :   case 53:
   24937          26 :     printSysCROperand(MI, OpIdx, STI, OS);
   24938          26 :     break;
   24939             :   }
   24940       14148 : }
   24941             : 
   24942           0 : static bool AArch64InstPrinterValidateMCOperand(const MCOperand &MCOp,
   24943             :                   const MCSubtargetInfo &STI,
   24944             :                   unsigned PredicateIndex) {
   24945           0 :   switch (PredicateIndex) {
   24946           0 :   default:
   24947           0 :     llvm_unreachable("Unknown MCOperandPredicate kind");
   24948             :     break;
   24949           0 :   case 1: {
   24950             : 
   24951           0 :     if (!MCOp.isImm())
   24952           0 :       return false;
   24953           0 :     int64_t Val = AArch64_AM::decodeLogicalImmediate(MCOp.getImm(), 64);
   24954           0 :     return AArch64_AM::isSVEMaskOfIdenticalElements<int8_t>(Val);
   24955             :   
   24956             :     }
   24957           0 :   case 2: {
   24958             : 
   24959           0 :     if (!MCOp.isImm())
   24960           0 :       return false;
   24961           0 :     int64_t Val = AArch64_AM::decodeLogicalImmediate(MCOp.getImm(), 64);
   24962           0 :     return AArch64_AM::isSVEMaskOfIdenticalElements<int16_t>(Val);
   24963             :   
   24964             :     }
   24965           0 :   case 3: {
   24966             : 
   24967           0 :     if (!MCOp.isImm())
   24968           0 :       return false;
   24969           0 :     int64_t Val = AArch64_AM::decodeLogicalImmediate(MCOp.getImm(), 64);
   24970           0 :     return AArch64_AM::isSVEMaskOfIdenticalElements<int32_t>(Val);
   24971             :   
   24972             :     }
   24973           0 :   case 4: {
   24974             : 
   24975           0 :     return MCOp.isImm() &&
   24976           0 :            MCOp.getImm() != AArch64CC::AL &&
   24977             :            MCOp.getImm() != AArch64CC::NV;
   24978             :   
   24979             :     }
   24980           0 :   case 5: {
   24981             : 
   24982           0 :     if (!MCOp.isImm())
   24983           0 :       return false;
   24984           0 :     int64_t Val = AArch64_AM::decodeLogicalImmediate(MCOp.getImm(), 64);
   24985           0 :     return AArch64_AM::isSVEMaskOfIdenticalElements<int16_t>(Val) &&
   24986           0 :            AArch64_AM::isSVEMoveMaskPreferredLogicalImmediate(Val);
   24987             :   
   24988             :     }
   24989           0 :   case 6: {
   24990             : 
   24991           0 :     if (!MCOp.isImm())
   24992           0 :       return false;
   24993           0 :     int64_t Val = AArch64_AM::decodeLogicalImmediate(MCOp.getImm(), 64);
   24994           0 :     return AArch64_AM::isSVEMaskOfIdenticalElements<int32_t>(Val) &&
   24995           0 :            AArch64_AM::isSVEMoveMaskPreferredLogicalImmediate(Val);
   24996             :   
   24997             :     }
   24998           0 :   case 7: {
   24999             : 
   25000           0 :     if (!MCOp.isImm())
   25001           0 :       return false;
   25002           0 :     int64_t Val = AArch64_AM::decodeLogicalImmediate(MCOp.getImm(), 64);
   25003           0 :     return AArch64_AM::isSVEMaskOfIdenticalElements<int64_t>(Val) &&
   25004           0 :            AArch64_AM::isSVEMoveMaskPreferredLogicalImmediate(Val);
   25005             :   
   25006             :     }
   25007           0 :   case 8: {
   25008             : 
   25009             :     // "bti" is an alias to "hint" only for certain values of CRm:Op2 fields.
   25010           0 :     if (!MCOp.isImm())
   25011           0 :       return false;
   25012           0 :     return AArch64BTIHint::lookupBTIByEncoding((MCOp.getImm() ^ 32) >> 1) != nullptr;
   25013             :   
   25014             :     }
   25015           0 :   case 9: {
   25016             : 
   25017             :     // Check, if operand is valid, to fix exhaustive aliasing in disassembly.
   25018             :     // "psb" is an alias to "hint" only for certain values of CRm:Op2 fields.
   25019           0 :     if (!MCOp.isImm())
   25020           0 :       return false;
   25021           0 :     return AArch64PSBHint::lookupPSBByEncoding(MCOp.getImm()) != nullptr;
   25022             :   
   25023             :     }
   25024             :   }
   25025             : }
   25026             : 
   25027             : #endif // PRINT_ALIAS_INSTR

Generated by: LCOV version 1.13