Line data Source code
1 : /*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
2 : |* *|
3 : |* Assembly Writer Source Fragment *|
4 : |* *|
5 : |* Automatically generated file, do not edit! *|
6 : |* *|
7 : \*===----------------------------------------------------------------------===*/
8 :
9 : /// printInstruction - This method is automatically generated by tablegen
10 : /// from the instruction set description.
11 14967 : void AArch64AppleInstPrinter::printInstruction(const MCInst *MI, const MCSubtargetInfo &STI, raw_ostream &O) {
12 : static const char AsmStrs[] = {
13 : /* 0 */ 'l', 'd', '1', 9, 0,
14 : /* 5 */ 't', 'r', 'n', '1', 9, 0,
15 : /* 11 */ 'z', 'i', 'p', '1', 9, 0,
16 : /* 17 */ 'u', 'z', 'p', '1', 9, 0,
17 : /* 23 */ 'd', 'c', 'p', 's', '1', 9, 0,
18 : /* 30 */ 's', 't', '1', 9, 0,
19 : /* 35 */ 'r', 'e', 'v', '3', '2', 9, 0,
20 : /* 42 */ 'l', 'd', '2', 9, 0,
21 : /* 47 */ 'f', 'm', 'l', 'a', 'l', '2', 9, 0,
22 : /* 55 */ 'f', 'm', 'l', 's', 'l', '2', 9, 0,
23 : /* 63 */ 'f', 'c', 'v', 't', 'l', '2', 9, 0,
24 : /* 71 */ 't', 'r', 'n', '2', 9, 0,
25 : /* 77 */ 'f', 'c', 'v', 't', 'n', '2', 9, 0,
26 : /* 85 */ 'f', 'c', 'v', 't', 'x', 'n', '2', 9, 0,
27 : /* 94 */ 'z', 'i', 'p', '2', 9, 0,
28 : /* 100 */ 'u', 'z', 'p', '2', 9, 0,
29 : /* 106 */ 'd', 'c', 'p', 's', '2', 9, 0,
30 : /* 113 */ 's', 't', '2', 9, 0,
31 : /* 118 */ 'l', 'd', '3', 9, 0,
32 : /* 123 */ 'd', 'c', 'p', 's', '3', 9, 0,
33 : /* 130 */ 's', 't', '3', 9, 0,
34 : /* 135 */ 'l', 'd', '4', 9, 0,
35 : /* 140 */ 's', 't', '4', 9, 0,
36 : /* 145 */ 'r', 'e', 'v', '1', '6', 9, 0,
37 : /* 152 */ 'b', 'r', 'a', 'a', 9, 0,
38 : /* 158 */ 'l', 'd', 'r', 'a', 'a', 9, 0,
39 : /* 165 */ 'b', 'l', 'r', 'a', 'a', 9, 0,
40 : /* 172 */ 'p', 'a', 'c', 'd', 'a', 9, 0,
41 : /* 179 */ 'l', 'd', 'a', 'd', 'd', 'a', 9, 0,
42 : /* 187 */ 'f', 'a', 'd', 'd', 'a', 9, 0,
43 : /* 194 */ 'a', 'u', 't', 'd', 'a', 9, 0,
44 : /* 201 */ 'p', 'a', 'c', 'g', 'a', 9, 0,
45 : /* 208 */ 'p', 'a', 'c', 'i', 'a', 9, 0,
46 : /* 215 */ 'a', 'u', 't', 'i', 'a', 9, 0,
47 : /* 222 */ 'b', 'r', 'k', 'a', 9, 0,
48 : /* 228 */ 'f', 'c', 'm', 'l', 'a', 9, 0,
49 : /* 235 */ 'f', 'm', 'l', 'a', 9, 0,
50 : /* 241 */ 'f', 'n', 'm', 'l', 'a', 9, 0,
51 : /* 248 */ 'l', 'd', 's', 'm', 'i', 'n', 'a', 9, 0,
52 : /* 257 */ 'l', 'd', 'u', 'm', 'i', 'n', 'a', 9, 0,
53 : /* 266 */ 'b', 'r', 'k', 'p', 'a', 9, 0,
54 : /* 273 */ 'c', 'a', 's', 'p', 'a', 9, 0,
55 : /* 280 */ 's', 'w', 'p', 'a', 9, 0,
56 : /* 286 */ 'f', 'e', 'x', 'p', 'a', 9, 0,
57 : /* 293 */ 'l', 'd', 'c', 'l', 'r', 'a', 9, 0,
58 : /* 301 */ 'l', 'd', 'e', 'o', 'r', 'a', 9, 0,
59 : /* 309 */ 's', 'r', 's', 'r', 'a', 9, 0,
60 : /* 316 */ 'u', 'r', 's', 'r', 'a', 9, 0,
61 : /* 323 */ 's', 's', 'r', 'a', 9, 0,
62 : /* 329 */ 'u', 's', 'r', 'a', 9, 0,
63 : /* 335 */ 'c', 'a', 's', 'a', 9, 0,
64 : /* 341 */ 'l', 'd', 's', 'e', 't', 'a', 9, 0,
65 : /* 349 */ 'f', 'r', 'i', 'n', 't', 'a', 9, 0,
66 : /* 357 */ 'c', 'l', 'a', 's', 't', 'a', 9, 0,
67 : /* 365 */ 'l', 'd', 's', 'm', 'a', 'x', 'a', 9, 0,
68 : /* 374 */ 'l', 'd', 'u', 'm', 'a', 'x', 'a', 9, 0,
69 : /* 383 */ 'p', 'a', 'c', 'd', 'z', 'a', 9, 0,
70 : /* 391 */ 'a', 'u', 't', 'd', 'z', 'a', 9, 0,
71 : /* 399 */ 'p', 'a', 'c', 'i', 'z', 'a', 9, 0,
72 : /* 407 */ 'a', 'u', 't', 'i', 'z', 'a', 9, 0,
73 : /* 415 */ 'i', 'n', 's', '.', 'b', 9, 0,
74 : /* 422 */ 's', 'm', 'o', 'v', '.', 'b', 9, 0,
75 : /* 430 */ 'u', 'm', 'o', 'v', '.', 'b', 9, 0,
76 : /* 438 */ 'l', 'd', '1', 'b', 9, 0,
77 : /* 444 */ 'l', 'd', 'f', 'f', '1', 'b', 9, 0,
78 : /* 452 */ 'l', 'd', 'n', 'f', '1', 'b', 9, 0,
79 : /* 460 */ 'l', 'd', 'n', 't', '1', 'b', 9, 0,
80 : /* 468 */ 's', 't', 'n', 't', '1', 'b', 9, 0,
81 : /* 476 */ 's', 't', '1', 'b', 9, 0,
82 : /* 482 */ 'c', 'r', 'c', '3', '2', 'b', 9, 0,
83 : /* 490 */ 'l', 'd', '2', 'b', 9, 0,
84 : /* 496 */ 's', 't', '2', 'b', 9, 0,
85 : /* 502 */ 'l', 'd', '3', 'b', 9, 0,
86 : /* 508 */ 's', 't', '3', 'b', 9, 0,
87 : /* 514 */ 'l', 'd', '4', 'b', 9, 0,
88 : /* 520 */ 's', 't', '4', 'b', 9, 0,
89 : /* 526 */ 't', 'r', 'n', '1', '.', '1', '6', 'b', 9, 0,
90 : /* 536 */ 'z', 'i', 'p', '1', '.', '1', '6', 'b', 9, 0,
91 : /* 546 */ 'u', 'z', 'p', '1', '.', '1', '6', 'b', 9, 0,
92 : /* 556 */ 'r', 'e', 'v', '3', '2', '.', '1', '6', 'b', 9, 0,
93 : /* 567 */ 'r', 's', 'u', 'b', 'h', 'n', '2', '.', '1', '6', 'b', 9, 0,
94 : /* 580 */ 'r', 'a', 'd', 'd', 'h', 'n', '2', '.', '1', '6', 'b', 9, 0,
95 : /* 593 */ 's', 'q', 's', 'h', 'r', 'n', '2', '.', '1', '6', 'b', 9, 0,
96 : /* 606 */ 'u', 'q', 's', 'h', 'r', 'n', '2', '.', '1', '6', 'b', 9, 0,
97 : /* 619 */ 's', 'q', 'r', 's', 'h', 'r', 'n', '2', '.', '1', '6', 'b', 9, 0,
98 : /* 633 */ 'u', 'q', 'r', 's', 'h', 'r', 'n', '2', '.', '1', '6', 'b', 9, 0,
99 : /* 647 */ 't', 'r', 'n', '2', '.', '1', '6', 'b', 9, 0,
100 : /* 657 */ 's', 'q', 'x', 't', 'n', '2', '.', '1', '6', 'b', 9, 0,
101 : /* 669 */ 'u', 'q', 'x', 't', 'n', '2', '.', '1', '6', 'b', 9, 0,
102 : /* 681 */ 's', 'q', 's', 'h', 'r', 'u', 'n', '2', '.', '1', '6', 'b', 9, 0,
103 : /* 695 */ 's', 'q', 'r', 's', 'h', 'r', 'u', 'n', '2', '.', '1', '6', 'b', 9, 0,
104 : /* 710 */ 's', 'q', 'x', 't', 'u', 'n', '2', '.', '1', '6', 'b', 9, 0,
105 : /* 723 */ 'z', 'i', 'p', '2', '.', '1', '6', 'b', 9, 0,
106 : /* 733 */ 'u', 'z', 'p', '2', '.', '1', '6', 'b', 9, 0,
107 : /* 743 */ 'r', 'e', 'v', '6', '4', '.', '1', '6', 'b', 9, 0,
108 : /* 754 */ 'r', 'e', 'v', '1', '6', '.', '1', '6', 'b', 9, 0,
109 : /* 765 */ 's', 'a', 'b', 'a', '.', '1', '6', 'b', 9, 0,
110 : /* 775 */ 'u', 'a', 'b', 'a', '.', '1', '6', 'b', 9, 0,
111 : /* 785 */ 'm', 'l', 'a', '.', '1', '6', 'b', 9, 0,
112 : /* 794 */ 's', 'r', 's', 'r', 'a', '.', '1', '6', 'b', 9, 0,
113 : /* 805 */ 'u', 'r', 's', 'r', 'a', '.', '1', '6', 'b', 9, 0,
114 : /* 816 */ 's', 's', 'r', 'a', '.', '1', '6', 'b', 9, 0,
115 : /* 826 */ 'u', 's', 'r', 'a', '.', '1', '6', 'b', 9, 0,
116 : /* 836 */ 's', 'h', 's', 'u', 'b', '.', '1', '6', 'b', 9, 0,
117 : /* 847 */ 'u', 'h', 's', 'u', 'b', '.', '1', '6', 'b', 9, 0,
118 : /* 858 */ 's', 'q', 's', 'u', 'b', '.', '1', '6', 'b', 9, 0,
119 : /* 869 */ 'u', 'q', 's', 'u', 'b', '.', '1', '6', 'b', 9, 0,
120 : /* 880 */ 'b', 'i', 'c', '.', '1', '6', 'b', 9, 0,
121 : /* 889 */ 'a', 'e', 's', 'i', 'm', 'c', '.', '1', '6', 'b', 9, 0,
122 : /* 901 */ 'a', 'e', 's', 'm', 'c', '.', '1', '6', 'b', 9, 0,
123 : /* 912 */ 's', 'a', 'b', 'd', '.', '1', '6', 'b', 9, 0,
124 : /* 922 */ 'u', 'a', 'b', 'd', '.', '1', '6', 'b', 9, 0,
125 : /* 932 */ 's', 'r', 'h', 'a', 'd', 'd', '.', '1', '6', 'b', 9, 0,
126 : /* 944 */ 'u', 'r', 'h', 'a', 'd', 'd', '.', '1', '6', 'b', 9, 0,
127 : /* 956 */ 's', 'h', 'a', 'd', 'd', '.', '1', '6', 'b', 9, 0,
128 : /* 967 */ 'u', 'h', 'a', 'd', 'd', '.', '1', '6', 'b', 9, 0,
129 : /* 978 */ 'u', 's', 'q', 'a', 'd', 'd', '.', '1', '6', 'b', 9, 0,
130 : /* 990 */ 's', 'u', 'q', 'a', 'd', 'd', '.', '1', '6', 'b', 9, 0,
131 : /* 1002 */ 'a', 'n', 'd', '.', '1', '6', 'b', 9, 0,
132 : /* 1011 */ 'a', 'e', 's', 'd', '.', '1', '6', 'b', 9, 0,
133 : /* 1021 */ 'c', 'm', 'g', 'e', '.', '1', '6', 'b', 9, 0,
134 : /* 1031 */ 'c', 'm', 'l', 'e', '.', '1', '6', 'b', 9, 0,
135 : /* 1041 */ 'a', 'e', 's', 'e', '.', '1', '6', 'b', 9, 0,
136 : /* 1051 */ 'b', 'i', 'f', '.', '1', '6', 'b', 9, 0,
137 : /* 1060 */ 's', 'q', 'n', 'e', 'g', '.', '1', '6', 'b', 9, 0,
138 : /* 1071 */ 'c', 'm', 'h', 'i', '.', '1', '6', 'b', 9, 0,
139 : /* 1081 */ 's', 'l', 'i', '.', '1', '6', 'b', 9, 0,
140 : /* 1090 */ 's', 'r', 'i', '.', '1', '6', 'b', 9, 0,
141 : /* 1099 */ 'm', 'o', 'v', 'i', '.', '1', '6', 'b', 9, 0,
142 : /* 1109 */ 's', 'q', 's', 'h', 'l', '.', '1', '6', 'b', 9, 0,
143 : /* 1120 */ 'u', 'q', 's', 'h', 'l', '.', '1', '6', 'b', 9, 0,
144 : /* 1131 */ 's', 'q', 'r', 's', 'h', 'l', '.', '1', '6', 'b', 9, 0,
145 : /* 1143 */ 'u', 'q', 'r', 's', 'h', 'l', '.', '1', '6', 'b', 9, 0,
146 : /* 1155 */ 's', 'r', 's', 'h', 'l', '.', '1', '6', 'b', 9, 0,
147 : /* 1166 */ 'u', 'r', 's', 'h', 'l', '.', '1', '6', 'b', 9, 0,
148 : /* 1177 */ 's', 's', 'h', 'l', '.', '1', '6', 'b', 9, 0,
149 : /* 1187 */ 'u', 's', 'h', 'l', '.', '1', '6', 'b', 9, 0,
150 : /* 1197 */ 'b', 's', 'l', '.', '1', '6', 'b', 9, 0,
151 : /* 1206 */ 'p', 'm', 'u', 'l', '.', '1', '6', 'b', 9, 0,
152 : /* 1216 */ 's', 'm', 'i', 'n', '.', '1', '6', 'b', 9, 0,
153 : /* 1226 */ 'u', 'm', 'i', 'n', '.', '1', '6', 'b', 9, 0,
154 : /* 1236 */ 'o', 'r', 'n', '.', '1', '6', 'b', 9, 0,
155 : /* 1245 */ 'a', 'd', 'd', 'p', '.', '1', '6', 'b', 9, 0,
156 : /* 1255 */ 's', 'm', 'i', 'n', 'p', '.', '1', '6', 'b', 9, 0,
157 : /* 1266 */ 'u', 'm', 'i', 'n', 'p', '.', '1', '6', 'b', 9, 0,
158 : /* 1277 */ 'd', 'u', 'p', '.', '1', '6', 'b', 9, 0,
159 : /* 1286 */ 's', 'm', 'a', 'x', 'p', '.', '1', '6', 'b', 9, 0,
160 : /* 1297 */ 'u', 'm', 'a', 'x', 'p', '.', '1', '6', 'b', 9, 0,
161 : /* 1308 */ 'c', 'm', 'e', 'q', '.', '1', '6', 'b', 9, 0,
162 : /* 1318 */ 's', 'r', 's', 'h', 'r', '.', '1', '6', 'b', 9, 0,
163 : /* 1329 */ 'u', 'r', 's', 'h', 'r', '.', '1', '6', 'b', 9, 0,
164 : /* 1340 */ 's', 's', 'h', 'r', '.', '1', '6', 'b', 9, 0,
165 : /* 1350 */ 'u', 's', 'h', 'r', '.', '1', '6', 'b', 9, 0,
166 : /* 1360 */ 'e', 'o', 'r', '.', '1', '6', 'b', 9, 0,
167 : /* 1369 */ 'o', 'r', 'r', '.', '1', '6', 'b', 9, 0,
168 : /* 1378 */ 's', 'q', 'a', 'b', 's', '.', '1', '6', 'b', 9, 0,
169 : /* 1389 */ 'c', 'm', 'h', 's', '.', '1', '6', 'b', 9, 0,
170 : /* 1399 */ 'c', 'l', 's', '.', '1', '6', 'b', 9, 0,
171 : /* 1408 */ 'm', 'l', 's', '.', '1', '6', 'b', 9, 0,
172 : /* 1417 */ 'c', 'm', 'g', 't', '.', '1', '6', 'b', 9, 0,
173 : /* 1427 */ 'r', 'b', 'i', 't', '.', '1', '6', 'b', 9, 0,
174 : /* 1437 */ 'c', 'm', 'l', 't', '.', '1', '6', 'b', 9, 0,
175 : /* 1447 */ 'c', 'n', 't', '.', '1', '6', 'b', 9, 0,
176 : /* 1456 */ 'n', 'o', 't', '.', '1', '6', 'b', 9, 0,
177 : /* 1465 */ 'c', 'm', 't', 's', 't', '.', '1', '6', 'b', 9, 0,
178 : /* 1476 */ 'e', 'x', 't', '.', '1', '6', 'b', 9, 0,
179 : /* 1485 */ 's', 'q', 's', 'h', 'l', 'u', '.', '1', '6', 'b', 9, 0,
180 : /* 1497 */ 'a', 'd', 'd', 'v', '.', '1', '6', 'b', 9, 0,
181 : /* 1507 */ 's', 'a', 'd', 'd', 'l', 'v', '.', '1', '6', 'b', 9, 0,
182 : /* 1519 */ 'u', 'a', 'd', 'd', 'l', 'v', '.', '1', '6', 'b', 9, 0,
183 : /* 1531 */ 's', 'm', 'i', 'n', 'v', '.', '1', '6', 'b', 9, 0,
184 : /* 1542 */ 'u', 'm', 'i', 'n', 'v', '.', '1', '6', 'b', 9, 0,
185 : /* 1553 */ 's', 'm', 'a', 'x', 'v', '.', '1', '6', 'b', 9, 0,
186 : /* 1564 */ 'u', 'm', 'a', 'x', 'v', '.', '1', '6', 'b', 9, 0,
187 : /* 1575 */ 's', 'm', 'a', 'x', '.', '1', '6', 'b', 9, 0,
188 : /* 1585 */ 'u', 'm', 'a', 'x', '.', '1', '6', 'b', 9, 0,
189 : /* 1595 */ 'c', 'l', 'z', '.', '1', '6', 'b', 9, 0,
190 : /* 1604 */ 't', 'r', 'n', '1', '.', '8', 'b', 9, 0,
191 : /* 1613 */ 'z', 'i', 'p', '1', '.', '8', 'b', 9, 0,
192 : /* 1622 */ 'u', 'z', 'p', '1', '.', '8', 'b', 9, 0,
193 : /* 1631 */ 'r', 'e', 'v', '3', '2', '.', '8', 'b', 9, 0,
194 : /* 1641 */ 't', 'r', 'n', '2', '.', '8', 'b', 9, 0,
195 : /* 1650 */ 'z', 'i', 'p', '2', '.', '8', 'b', 9, 0,
196 : /* 1659 */ 'u', 'z', 'p', '2', '.', '8', 'b', 9, 0,
197 : /* 1668 */ 'r', 'e', 'v', '6', '4', '.', '8', 'b', 9, 0,
198 : /* 1678 */ 'r', 'e', 'v', '1', '6', '.', '8', 'b', 9, 0,
199 : /* 1688 */ 's', 'a', 'b', 'a', '.', '8', 'b', 9, 0,
200 : /* 1697 */ 'u', 'a', 'b', 'a', '.', '8', 'b', 9, 0,
201 : /* 1706 */ 'm', 'l', 'a', '.', '8', 'b', 9, 0,
202 : /* 1714 */ 's', 'r', 's', 'r', 'a', '.', '8', 'b', 9, 0,
203 : /* 1724 */ 'u', 'r', 's', 'r', 'a', '.', '8', 'b', 9, 0,
204 : /* 1734 */ 's', 's', 'r', 'a', '.', '8', 'b', 9, 0,
205 : /* 1743 */ 'u', 's', 'r', 'a', '.', '8', 'b', 9, 0,
206 : /* 1752 */ 's', 'h', 's', 'u', 'b', '.', '8', 'b', 9, 0,
207 : /* 1762 */ 'u', 'h', 's', 'u', 'b', '.', '8', 'b', 9, 0,
208 : /* 1772 */ 's', 'q', 's', 'u', 'b', '.', '8', 'b', 9, 0,
209 : /* 1782 */ 'u', 'q', 's', 'u', 'b', '.', '8', 'b', 9, 0,
210 : /* 1792 */ 'b', 'i', 'c', '.', '8', 'b', 9, 0,
211 : /* 1800 */ 's', 'a', 'b', 'd', '.', '8', 'b', 9, 0,
212 : /* 1809 */ 'u', 'a', 'b', 'd', '.', '8', 'b', 9, 0,
213 : /* 1818 */ 's', 'r', 'h', 'a', 'd', 'd', '.', '8', 'b', 9, 0,
214 : /* 1829 */ 'u', 'r', 'h', 'a', 'd', 'd', '.', '8', 'b', 9, 0,
215 : /* 1840 */ 's', 'h', 'a', 'd', 'd', '.', '8', 'b', 9, 0,
216 : /* 1850 */ 'u', 'h', 'a', 'd', 'd', '.', '8', 'b', 9, 0,
217 : /* 1860 */ 'u', 's', 'q', 'a', 'd', 'd', '.', '8', 'b', 9, 0,
218 : /* 1871 */ 's', 'u', 'q', 'a', 'd', 'd', '.', '8', 'b', 9, 0,
219 : /* 1882 */ 'a', 'n', 'd', '.', '8', 'b', 9, 0,
220 : /* 1890 */ 'c', 'm', 'g', 'e', '.', '8', 'b', 9, 0,
221 : /* 1899 */ 'c', 'm', 'l', 'e', '.', '8', 'b', 9, 0,
222 : /* 1908 */ 'b', 'i', 'f', '.', '8', 'b', 9, 0,
223 : /* 1916 */ 's', 'q', 'n', 'e', 'g', '.', '8', 'b', 9, 0,
224 : /* 1926 */ 'c', 'm', 'h', 'i', '.', '8', 'b', 9, 0,
225 : /* 1935 */ 's', 'l', 'i', '.', '8', 'b', 9, 0,
226 : /* 1943 */ 's', 'r', 'i', '.', '8', 'b', 9, 0,
227 : /* 1951 */ 'm', 'o', 'v', 'i', '.', '8', 'b', 9, 0,
228 : /* 1960 */ 's', 'q', 's', 'h', 'l', '.', '8', 'b', 9, 0,
229 : /* 1970 */ 'u', 'q', 's', 'h', 'l', '.', '8', 'b', 9, 0,
230 : /* 1980 */ 's', 'q', 'r', 's', 'h', 'l', '.', '8', 'b', 9, 0,
231 : /* 1991 */ 'u', 'q', 'r', 's', 'h', 'l', '.', '8', 'b', 9, 0,
232 : /* 2002 */ 's', 'r', 's', 'h', 'l', '.', '8', 'b', 9, 0,
233 : /* 2012 */ 'u', 'r', 's', 'h', 'l', '.', '8', 'b', 9, 0,
234 : /* 2022 */ 's', 's', 'h', 'l', '.', '8', 'b', 9, 0,
235 : /* 2031 */ 'u', 's', 'h', 'l', '.', '8', 'b', 9, 0,
236 : /* 2040 */ 'b', 's', 'l', '.', '8', 'b', 9, 0,
237 : /* 2048 */ 'p', 'm', 'u', 'l', '.', '8', 'b', 9, 0,
238 : /* 2057 */ 'r', 's', 'u', 'b', 'h', 'n', '.', '8', 'b', 9, 0,
239 : /* 2068 */ 'r', 'a', 'd', 'd', 'h', 'n', '.', '8', 'b', 9, 0,
240 : /* 2079 */ 's', 'm', 'i', 'n', '.', '8', 'b', 9, 0,
241 : /* 2088 */ 'u', 'm', 'i', 'n', '.', '8', 'b', 9, 0,
242 : /* 2097 */ 's', 'q', 's', 'h', 'r', 'n', '.', '8', 'b', 9, 0,
243 : /* 2108 */ 'u', 'q', 's', 'h', 'r', 'n', '.', '8', 'b', 9, 0,
244 : /* 2119 */ 's', 'q', 'r', 's', 'h', 'r', 'n', '.', '8', 'b', 9, 0,
245 : /* 2131 */ 'u', 'q', 'r', 's', 'h', 'r', 'n', '.', '8', 'b', 9, 0,
246 : /* 2143 */ 'o', 'r', 'n', '.', '8', 'b', 9, 0,
247 : /* 2151 */ 's', 'q', 'x', 't', 'n', '.', '8', 'b', 9, 0,
248 : /* 2161 */ 'u', 'q', 'x', 't', 'n', '.', '8', 'b', 9, 0,
249 : /* 2171 */ 's', 'q', 's', 'h', 'r', 'u', 'n', '.', '8', 'b', 9, 0,
250 : /* 2183 */ 's', 'q', 'r', 's', 'h', 'r', 'u', 'n', '.', '8', 'b', 9, 0,
251 : /* 2196 */ 's', 'q', 'x', 't', 'u', 'n', '.', '8', 'b', 9, 0,
252 : /* 2207 */ 'a', 'd', 'd', 'p', '.', '8', 'b', 9, 0,
253 : /* 2216 */ 's', 'm', 'i', 'n', 'p', '.', '8', 'b', 9, 0,
254 : /* 2226 */ 'u', 'm', 'i', 'n', 'p', '.', '8', 'b', 9, 0,
255 : /* 2236 */ 'd', 'u', 'p', '.', '8', 'b', 9, 0,
256 : /* 2244 */ 's', 'm', 'a', 'x', 'p', '.', '8', 'b', 9, 0,
257 : /* 2254 */ 'u', 'm', 'a', 'x', 'p', '.', '8', 'b', 9, 0,
258 : /* 2264 */ 'c', 'm', 'e', 'q', '.', '8', 'b', 9, 0,
259 : /* 2273 */ 's', 'r', 's', 'h', 'r', '.', '8', 'b', 9, 0,
260 : /* 2283 */ 'u', 'r', 's', 'h', 'r', '.', '8', 'b', 9, 0,
261 : /* 2293 */ 's', 's', 'h', 'r', '.', '8', 'b', 9, 0,
262 : /* 2302 */ 'u', 's', 'h', 'r', '.', '8', 'b', 9, 0,
263 : /* 2311 */ 'e', 'o', 'r', '.', '8', 'b', 9, 0,
264 : /* 2319 */ 'o', 'r', 'r', '.', '8', 'b', 9, 0,
265 : /* 2327 */ 's', 'q', 'a', 'b', 's', '.', '8', 'b', 9, 0,
266 : /* 2337 */ 'c', 'm', 'h', 's', '.', '8', 'b', 9, 0,
267 : /* 2346 */ 'c', 'l', 's', '.', '8', 'b', 9, 0,
268 : /* 2354 */ 'm', 'l', 's', '.', '8', 'b', 9, 0,
269 : /* 2362 */ 'c', 'm', 'g', 't', '.', '8', 'b', 9, 0,
270 : /* 2371 */ 'r', 'b', 'i', 't', '.', '8', 'b', 9, 0,
271 : /* 2380 */ 'c', 'm', 'l', 't', '.', '8', 'b', 9, 0,
272 : /* 2389 */ 'c', 'n', 't', '.', '8', 'b', 9, 0,
273 : /* 2397 */ 'n', 'o', 't', '.', '8', 'b', 9, 0,
274 : /* 2405 */ 'c', 'm', 't', 's', 't', '.', '8', 'b', 9, 0,
275 : /* 2415 */ 'e', 'x', 't', '.', '8', 'b', 9, 0,
276 : /* 2423 */ 's', 'q', 's', 'h', 'l', 'u', '.', '8', 'b', 9, 0,
277 : /* 2434 */ 'a', 'd', 'd', 'v', '.', '8', 'b', 9, 0,
278 : /* 2443 */ 's', 'a', 'd', 'd', 'l', 'v', '.', '8', 'b', 9, 0,
279 : /* 2454 */ 'u', 'a', 'd', 'd', 'l', 'v', '.', '8', 'b', 9, 0,
280 : /* 2465 */ 's', 'm', 'i', 'n', 'v', '.', '8', 'b', 9, 0,
281 : /* 2475 */ 'u', 'm', 'i', 'n', 'v', '.', '8', 'b', 9, 0,
282 : /* 2485 */ 's', 'm', 'a', 'x', 'v', '.', '8', 'b', 9, 0,
283 : /* 2495 */ 'u', 'm', 'a', 'x', 'v', '.', '8', 'b', 9, 0,
284 : /* 2505 */ 's', 'm', 'a', 'x', '.', '8', 'b', 9, 0,
285 : /* 2514 */ 'u', 'm', 'a', 'x', '.', '8', 'b', 9, 0,
286 : /* 2523 */ 'c', 'l', 'z', '.', '8', 'b', 9, 0,
287 : /* 2531 */ 'l', 'd', 'a', 'd', 'd', 'a', 'b', 9, 0,
288 : /* 2540 */ 'l', 'd', 's', 'm', 'i', 'n', 'a', 'b', 9, 0,
289 : /* 2550 */ 'l', 'd', 'u', 'm', 'i', 'n', 'a', 'b', 9, 0,
290 : /* 2560 */ 's', 'w', 'p', 'a', 'b', 9, 0,
291 : /* 2567 */ 'b', 'r', 'a', 'b', 9, 0,
292 : /* 2573 */ 'l', 'd', 'r', 'a', 'b', 9, 0,
293 : /* 2580 */ 'b', 'l', 'r', 'a', 'b', 9, 0,
294 : /* 2587 */ 'l', 'd', 'c', 'l', 'r', 'a', 'b', 9, 0,
295 : /* 2596 */ 'l', 'd', 'e', 'o', 'r', 'a', 'b', 9, 0,
296 : /* 2605 */ 'c', 'a', 's', 'a', 'b', 9, 0,
297 : /* 2612 */ 'l', 'd', 's', 'e', 't', 'a', 'b', 9, 0,
298 : /* 2621 */ 'l', 'd', 's', 'm', 'a', 'x', 'a', 'b', 9, 0,
299 : /* 2631 */ 'l', 'd', 'u', 'm', 'a', 'x', 'a', 'b', 9, 0,
300 : /* 2641 */ 'c', 'r', 'c', '3', '2', 'c', 'b', 9, 0,
301 : /* 2650 */ 's', 'q', 'd', 'e', 'c', 'b', 9, 0,
302 : /* 2658 */ 'u', 'q', 'd', 'e', 'c', 'b', 9, 0,
303 : /* 2666 */ 's', 'q', 'i', 'n', 'c', 'b', 9, 0,
304 : /* 2674 */ 'u', 'q', 'i', 'n', 'c', 'b', 9, 0,
305 : /* 2682 */ 'p', 'a', 'c', 'd', 'b', 9, 0,
306 : /* 2689 */ 'l', 'd', 'a', 'd', 'd', 'b', 9, 0,
307 : /* 2697 */ 'a', 'u', 't', 'd', 'b', 9, 0,
308 : /* 2704 */ 'p', 'r', 'f', 'b', 9, 0,
309 : /* 2710 */ 'p', 'a', 'c', 'i', 'b', 9, 0,
310 : /* 2717 */ 'a', 'u', 't', 'i', 'b', 9, 0,
311 : /* 2724 */ 'b', 'r', 'k', 'b', 9, 0,
312 : /* 2730 */ 'l', 'd', 'a', 'd', 'd', 'a', 'l', 'b', 9, 0,
313 : /* 2740 */ 'l', 'd', 's', 'm', 'i', 'n', 'a', 'l', 'b', 9, 0,
314 : /* 2751 */ 'l', 'd', 'u', 'm', 'i', 'n', 'a', 'l', 'b', 9, 0,
315 : /* 2762 */ 's', 'w', 'p', 'a', 'l', 'b', 9, 0,
316 : /* 2770 */ 'l', 'd', 'c', 'l', 'r', 'a', 'l', 'b', 9, 0,
317 : /* 2780 */ 'l', 'd', 'e', 'o', 'r', 'a', 'l', 'b', 9, 0,
318 : /* 2790 */ 'c', 'a', 's', 'a', 'l', 'b', 9, 0,
319 : /* 2798 */ 'l', 'd', 's', 'e', 't', 'a', 'l', 'b', 9, 0,
320 : /* 2808 */ 'l', 'd', 's', 'm', 'a', 'x', 'a', 'l', 'b', 9, 0,
321 : /* 2819 */ 'l', 'd', 'u', 'm', 'a', 'x', 'a', 'l', 'b', 9, 0,
322 : /* 2830 */ 'l', 'd', 'a', 'd', 'd', 'l', 'b', 9, 0,
323 : /* 2839 */ 'l', 'd', 's', 'm', 'i', 'n', 'l', 'b', 9, 0,
324 : /* 2849 */ 'l', 'd', 'u', 'm', 'i', 'n', 'l', 'b', 9, 0,
325 : /* 2859 */ 's', 'w', 'p', 'l', 'b', 9, 0,
326 : /* 2866 */ 'l', 'd', 'c', 'l', 'r', 'l', 'b', 9, 0,
327 : /* 2875 */ 'l', 'd', 'e', 'o', 'r', 'l', 'b', 9, 0,
328 : /* 2884 */ 'c', 'a', 's', 'l', 'b', 9, 0,
329 : /* 2891 */ 'l', 'd', 's', 'e', 't', 'l', 'b', 9, 0,
330 : /* 2900 */ 'l', 'd', 's', 'm', 'a', 'x', 'l', 'b', 9, 0,
331 : /* 2910 */ 'l', 'd', 'u', 'm', 'a', 'x', 'l', 'b', 9, 0,
332 : /* 2920 */ 'd', 'm', 'b', 9, 0,
333 : /* 2925 */ 'l', 'd', 's', 'm', 'i', 'n', 'b', 9, 0,
334 : /* 2934 */ 'l', 'd', 'u', 'm', 'i', 'n', 'b', 9, 0,
335 : /* 2943 */ 'b', 'r', 'k', 'p', 'b', 9, 0,
336 : /* 2950 */ 's', 'w', 'p', 'b', 9, 0,
337 : /* 2956 */ 'l', 'd', '1', 'r', 'q', 'b', 9, 0,
338 : /* 2964 */ 'l', 'd', '1', 'r', 'b', 9, 0,
339 : /* 2971 */ 'l', 'd', 'a', 'r', 'b', 9, 0,
340 : /* 2978 */ 'l', 'd', 'l', 'a', 'r', 'b', 9, 0,
341 : /* 2986 */ 'l', 'd', 'r', 'b', 9, 0,
342 : /* 2992 */ 'l', 'd', 'c', 'l', 'r', 'b', 9, 0,
343 : /* 3000 */ 's', 't', 'l', 'l', 'r', 'b', 9, 0,
344 : /* 3008 */ 's', 't', 'l', 'r', 'b', 9, 0,
345 : /* 3015 */ 'l', 'd', 'e', 'o', 'r', 'b', 9, 0,
346 : /* 3023 */ 'l', 'd', 'a', 'p', 'r', 'b', 9, 0,
347 : /* 3031 */ 'l', 'd', 't', 'r', 'b', 9, 0,
348 : /* 3038 */ 's', 't', 'r', 'b', 9, 0,
349 : /* 3044 */ 's', 't', 't', 'r', 'b', 9, 0,
350 : /* 3051 */ 'l', 'd', 'u', 'r', 'b', 9, 0,
351 : /* 3058 */ 's', 't', 'l', 'u', 'r', 'b', 9, 0,
352 : /* 3066 */ 'l', 'd', 'a', 'p', 'u', 'r', 'b', 9, 0,
353 : /* 3075 */ 's', 't', 'u', 'r', 'b', 9, 0,
354 : /* 3082 */ 'l', 'd', 'a', 'x', 'r', 'b', 9, 0,
355 : /* 3090 */ 'l', 'd', 'x', 'r', 'b', 9, 0,
356 : /* 3097 */ 's', 't', 'l', 'x', 'r', 'b', 9, 0,
357 : /* 3105 */ 's', 't', 'x', 'r', 'b', 9, 0,
358 : /* 3112 */ 'l', 'd', '1', 's', 'b', 9, 0,
359 : /* 3119 */ 'l', 'd', 'f', 'f', '1', 's', 'b', 9, 0,
360 : /* 3128 */ 'l', 'd', 'n', 'f', '1', 's', 'b', 9, 0,
361 : /* 3137 */ 'c', 'a', 's', 'b', 9, 0,
362 : /* 3143 */ 'd', 's', 'b', 9, 0,
363 : /* 3148 */ 'i', 's', 'b', 9, 0,
364 : /* 3153 */ 'f', 'm', 's', 'b', 9, 0,
365 : /* 3159 */ 'f', 'n', 'm', 's', 'b', 9, 0,
366 : /* 3166 */ 'l', 'd', '1', 'r', 's', 'b', 9, 0,
367 : /* 3174 */ 'l', 'd', 'r', 's', 'b', 9, 0,
368 : /* 3181 */ 'l', 'd', 't', 'r', 's', 'b', 9, 0,
369 : /* 3189 */ 'l', 'd', 'u', 'r', 's', 'b', 9, 0,
370 : /* 3197 */ 'l', 'd', 'a', 'p', 'u', 'r', 's', 'b', 9, 0,
371 : /* 3207 */ 't', 's', 'b', 9, 0,
372 : /* 3212 */ 'l', 'd', 's', 'e', 't', 'b', 9, 0,
373 : /* 3220 */ 'c', 'n', 't', 'b', 9, 0,
374 : /* 3226 */ 'c', 'l', 'a', 's', 't', 'b', 9, 0,
375 : /* 3234 */ 's', 'x', 't', 'b', 9, 0,
376 : /* 3240 */ 'u', 'x', 't', 'b', 9, 0,
377 : /* 3246 */ 'f', 's', 'u', 'b', 9, 0,
378 : /* 3252 */ 'f', 'm', 's', 'u', 'b', 9, 0,
379 : /* 3259 */ 'f', 'n', 'm', 's', 'u', 'b', 9, 0,
380 : /* 3267 */ 's', 'q', 's', 'u', 'b', 9, 0,
381 : /* 3274 */ 'u', 'q', 's', 'u', 'b', 9, 0,
382 : /* 3281 */ 'r', 'e', 'v', 'b', 9, 0,
383 : /* 3287 */ 'l', 'd', 's', 'm', 'a', 'x', 'b', 9, 0,
384 : /* 3296 */ 'l', 'd', 'u', 'm', 'a', 'x', 'b', 9, 0,
385 : /* 3305 */ 'p', 'a', 'c', 'd', 'z', 'b', 9, 0,
386 : /* 3313 */ 'a', 'u', 't', 'd', 'z', 'b', 9, 0,
387 : /* 3321 */ 'p', 'a', 'c', 'i', 'z', 'b', 9, 0,
388 : /* 3329 */ 'a', 'u', 't', 'i', 'z', 'b', 9, 0,
389 : /* 3337 */ 's', 'b', 'c', 9, 0,
390 : /* 3342 */ 'a', 'd', 'c', 9, 0,
391 : /* 3347 */ 'b', 'i', 'c', 9, 0,
392 : /* 3352 */ 's', 'm', 'c', 9, 0,
393 : /* 3357 */ 'c', 's', 'i', 'n', 'c', 9, 0,
394 : /* 3364 */ 'h', 'v', 'c', 9, 0,
395 : /* 3369 */ 's', 'v', 'c', 9, 0,
396 : /* 3374 */ 'f', 'm', 'l', 'a', '.', 'd', 9, 0,
397 : /* 3382 */ 'f', 'm', 'u', 'l', '.', 'd', 9, 0,
398 : /* 3390 */ 'f', 'm', 'l', 's', '.', 'd', 9, 0,
399 : /* 3398 */ 'i', 'n', 's', '.', 'd', 9, 0,
400 : /* 3405 */ 'f', 'm', 'o', 'v', '.', 'd', 9, 0,
401 : /* 3413 */ 'u', 'm', 'o', 'v', '.', 'd', 9, 0,
402 : /* 3421 */ 'f', 'm', 'u', 'l', 'x', '.', 'd', 9, 0,
403 : /* 3430 */ 's', 'a', 'd', 'a', 'l', 'p', '.', '1', 'd', 9, 0,
404 : /* 3441 */ 'u', 'a', 'd', 'a', 'l', 'p', '.', '1', 'd', 9, 0,
405 : /* 3452 */ 's', 'a', 'd', 'd', 'l', 'p', '.', '1', 'd', 9, 0,
406 : /* 3463 */ 'u', 'a', 'd', 'd', 'l', 'p', '.', '1', 'd', 9, 0,
407 : /* 3474 */ 'l', 'd', '1', 'd', 9, 0,
408 : /* 3480 */ 'l', 'd', 'f', 'f', '1', 'd', 9, 0,
409 : /* 3488 */ 'l', 'd', 'n', 'f', '1', 'd', 9, 0,
410 : /* 3496 */ 'l', 'd', 'n', 't', '1', 'd', 9, 0,
411 : /* 3504 */ 's', 't', 'n', 't', '1', 'd', 9, 0,
412 : /* 3512 */ 's', 't', '1', 'd', 9, 0,
413 : /* 3518 */ 't', 'r', 'n', '1', '.', '2', 'd', 9, 0,
414 : /* 3527 */ 'z', 'i', 'p', '1', '.', '2', 'd', 9, 0,
415 : /* 3536 */ 'u', 'z', 'p', '1', '.', '2', 'd', 9, 0,
416 : /* 3545 */ 's', 'a', 'b', 'a', 'l', '2', '.', '2', 'd', 9, 0,
417 : /* 3556 */ 'u', 'a', 'b', 'a', 'l', '2', '.', '2', 'd', 9, 0,
418 : /* 3567 */ 's', 'q', 'd', 'm', 'l', 'a', 'l', '2', '.', '2', 'd', 9, 0,
419 : /* 3580 */ 's', 'm', 'l', 'a', 'l', '2', '.', '2', 'd', 9, 0,
420 : /* 3591 */ 'u', 'm', 'l', 'a', 'l', '2', '.', '2', 'd', 9, 0,
421 : /* 3602 */ 's', 's', 'u', 'b', 'l', '2', '.', '2', 'd', 9, 0,
422 : /* 3613 */ 'u', 's', 'u', 'b', 'l', '2', '.', '2', 'd', 9, 0,
423 : /* 3624 */ 's', 'a', 'b', 'd', 'l', '2', '.', '2', 'd', 9, 0,
424 : /* 3635 */ 'u', 'a', 'b', 'd', 'l', '2', '.', '2', 'd', 9, 0,
425 : /* 3646 */ 's', 'a', 'd', 'd', 'l', '2', '.', '2', 'd', 9, 0,
426 : /* 3657 */ 'u', 'a', 'd', 'd', 'l', '2', '.', '2', 'd', 9, 0,
427 : /* 3668 */ 's', 's', 'h', 'l', 'l', '2', '.', '2', 'd', 9, 0,
428 : /* 3679 */ 'u', 's', 'h', 'l', 'l', '2', '.', '2', 'd', 9, 0,
429 : /* 3690 */ 's', 'q', 'd', 'm', 'u', 'l', 'l', '2', '.', '2', 'd', 9, 0,
430 : /* 3703 */ 's', 'm', 'u', 'l', 'l', '2', '.', '2', 'd', 9, 0,
431 : /* 3714 */ 'u', 'm', 'u', 'l', 'l', '2', '.', '2', 'd', 9, 0,
432 : /* 3725 */ 's', 'q', 'd', 'm', 'l', 's', 'l', '2', '.', '2', 'd', 9, 0,
433 : /* 3738 */ 's', 'm', 'l', 's', 'l', '2', '.', '2', 'd', 9, 0,
434 : /* 3749 */ 'u', 'm', 'l', 's', 'l', '2', '.', '2', 'd', 9, 0,
435 : /* 3760 */ 't', 'r', 'n', '2', '.', '2', 'd', 9, 0,
436 : /* 3769 */ 'z', 'i', 'p', '2', '.', '2', 'd', 9, 0,
437 : /* 3778 */ 'u', 'z', 'p', '2', '.', '2', 'd', 9, 0,
438 : /* 3787 */ 's', 's', 'u', 'b', 'w', '2', '.', '2', 'd', 9, 0,
439 : /* 3798 */ 'u', 's', 'u', 'b', 'w', '2', '.', '2', 'd', 9, 0,
440 : /* 3809 */ 's', 'a', 'd', 'd', 'w', '2', '.', '2', 'd', 9, 0,
441 : /* 3820 */ 'u', 'a', 'd', 'd', 'w', '2', '.', '2', 'd', 9, 0,
442 : /* 3831 */ 'f', 'c', 'm', 'l', 'a', '.', '2', 'd', 9, 0,
443 : /* 3841 */ 'f', 'm', 'l', 'a', '.', '2', 'd', 9, 0,
444 : /* 3850 */ 's', 'r', 's', 'r', 'a', '.', '2', 'd', 9, 0,
445 : /* 3860 */ 'u', 'r', 's', 'r', 'a', '.', '2', 'd', 9, 0,
446 : /* 3870 */ 's', 's', 'r', 'a', '.', '2', 'd', 9, 0,
447 : /* 3879 */ 'u', 's', 'r', 'a', '.', '2', 'd', 9, 0,
448 : /* 3888 */ 'f', 'r', 'i', 'n', 't', 'a', '.', '2', 'd', 9, 0,
449 : /* 3899 */ 'f', 's', 'u', 'b', '.', '2', 'd', 9, 0,
450 : /* 3908 */ 's', 'q', 's', 'u', 'b', '.', '2', 'd', 9, 0,
451 : /* 3918 */ 'u', 'q', 's', 'u', 'b', '.', '2', 'd', 9, 0,
452 : /* 3928 */ 'f', 'a', 'b', 'd', '.', '2', 'd', 9, 0,
453 : /* 3937 */ 'f', 'c', 'a', 'd', 'd', '.', '2', 'd', 9, 0,
454 : /* 3947 */ 'f', 'a', 'd', 'd', '.', '2', 'd', 9, 0,
455 : /* 3956 */ 'u', 's', 'q', 'a', 'd', 'd', '.', '2', 'd', 9, 0,
456 : /* 3967 */ 's', 'u', 'q', 'a', 'd', 'd', '.', '2', 'd', 9, 0,
457 : /* 3978 */ 'f', 'a', 'c', 'g', 'e', '.', '2', 'd', 9, 0,
458 : /* 3988 */ 'f', 'c', 'm', 'g', 'e', '.', '2', 'd', 9, 0,
459 : /* 3998 */ 'f', 'c', 'm', 'l', 'e', '.', '2', 'd', 9, 0,
460 : /* 4008 */ 'f', 'r', 'e', 'c', 'p', 'e', '.', '2', 'd', 9, 0,
461 : /* 4019 */ 'f', 'r', 's', 'q', 'r', 't', 'e', '.', '2', 'd', 9, 0,
462 : /* 4031 */ 's', 'c', 'v', 't', 'f', '.', '2', 'd', 9, 0,
463 : /* 4041 */ 'u', 'c', 'v', 't', 'f', '.', '2', 'd', 9, 0,
464 : /* 4051 */ 'f', 'n', 'e', 'g', '.', '2', 'd', 9, 0,
465 : /* 4060 */ 's', 'q', 'n', 'e', 'g', '.', '2', 'd', 9, 0,
466 : /* 4070 */ 'c', 'm', 'h', 'i', '.', '2', 'd', 9, 0,
467 : /* 4079 */ 's', 'l', 'i', '.', '2', 'd', 9, 0,
468 : /* 4087 */ 's', 'r', 'i', '.', '2', 'd', 9, 0,
469 : /* 4095 */ 'f', 'r', 'i', 'n', 't', 'i', '.', '2', 'd', 9, 0,
470 : /* 4106 */ 'm', 'o', 'v', 'i', '.', '2', 'd', 9, 0,
471 : /* 4115 */ 's', 'a', 'b', 'a', 'l', '.', '2', 'd', 9, 0,
472 : /* 4125 */ 'u', 'a', 'b', 'a', 'l', '.', '2', 'd', 9, 0,
473 : /* 4135 */ 's', 'q', 'd', 'm', 'l', 'a', 'l', '.', '2', 'd', 9, 0,
474 : /* 4147 */ 's', 'm', 'l', 'a', 'l', '.', '2', 'd', 9, 0,
475 : /* 4157 */ 'u', 'm', 'l', 'a', 'l', '.', '2', 'd', 9, 0,
476 : /* 4167 */ 's', 's', 'u', 'b', 'l', '.', '2', 'd', 9, 0,
477 : /* 4177 */ 'u', 's', 'u', 'b', 'l', '.', '2', 'd', 9, 0,
478 : /* 4187 */ 's', 'a', 'b', 'd', 'l', '.', '2', 'd', 9, 0,
479 : /* 4197 */ 'u', 'a', 'b', 'd', 'l', '.', '2', 'd', 9, 0,
480 : /* 4207 */ 's', 'a', 'd', 'd', 'l', '.', '2', 'd', 9, 0,
481 : /* 4217 */ 'u', 'a', 'd', 'd', 'l', '.', '2', 'd', 9, 0,
482 : /* 4227 */ 's', 'q', 's', 'h', 'l', '.', '2', 'd', 9, 0,
483 : /* 4237 */ 'u', 'q', 's', 'h', 'l', '.', '2', 'd', 9, 0,
484 : /* 4247 */ 's', 'q', 'r', 's', 'h', 'l', '.', '2', 'd', 9, 0,
485 : /* 4258 */ 'u', 'q', 'r', 's', 'h', 'l', '.', '2', 'd', 9, 0,
486 : /* 4269 */ 's', 'r', 's', 'h', 'l', '.', '2', 'd', 9, 0,
487 : /* 4279 */ 'u', 'r', 's', 'h', 'l', '.', '2', 'd', 9, 0,
488 : /* 4289 */ 's', 's', 'h', 'l', '.', '2', 'd', 9, 0,
489 : /* 4298 */ 'u', 's', 'h', 'l', '.', '2', 'd', 9, 0,
490 : /* 4307 */ 's', 's', 'h', 'l', 'l', '.', '2', 'd', 9, 0,
491 : /* 4317 */ 'u', 's', 'h', 'l', 'l', '.', '2', 'd', 9, 0,
492 : /* 4327 */ 's', 'q', 'd', 'm', 'u', 'l', 'l', '.', '2', 'd', 9, 0,
493 : /* 4339 */ 's', 'm', 'u', 'l', 'l', '.', '2', 'd', 9, 0,
494 : /* 4349 */ 'u', 'm', 'u', 'l', 'l', '.', '2', 'd', 9, 0,
495 : /* 4359 */ 's', 'q', 'd', 'm', 'l', 's', 'l', '.', '2', 'd', 9, 0,
496 : /* 4371 */ 's', 'm', 'l', 's', 'l', '.', '2', 'd', 9, 0,
497 : /* 4381 */ 'u', 'm', 'l', 's', 'l', '.', '2', 'd', 9, 0,
498 : /* 4391 */ 'f', 'm', 'u', 'l', '.', '2', 'd', 9, 0,
499 : /* 4400 */ 'f', 'm', 'i', 'n', 'n', 'm', '.', '2', 'd', 9, 0,
500 : /* 4411 */ 'f', 'm', 'a', 'x', 'n', 'm', '.', '2', 'd', 9, 0,
501 : /* 4422 */ 'f', 'r', 'i', 'n', 't', 'm', '.', '2', 'd', 9, 0,
502 : /* 4433 */ 'f', 'm', 'i', 'n', '.', '2', 'd', 9, 0,
503 : /* 4442 */ 'f', 'r', 'i', 'n', 't', 'n', '.', '2', 'd', 9, 0,
504 : /* 4453 */ 'f', 'a', 'd', 'd', 'p', '.', '2', 'd', 9, 0,
505 : /* 4463 */ 's', 'a', 'd', 'a', 'l', 'p', '.', '2', 'd', 9, 0,
506 : /* 4474 */ 'u', 'a', 'd', 'a', 'l', 'p', '.', '2', 'd', 9, 0,
507 : /* 4485 */ 's', 'a', 'd', 'd', 'l', 'p', '.', '2', 'd', 9, 0,
508 : /* 4496 */ 'u', 'a', 'd', 'd', 'l', 'p', '.', '2', 'd', 9, 0,
509 : /* 4507 */ 'f', 'm', 'i', 'n', 'n', 'm', 'p', '.', '2', 'd', 9, 0,
510 : /* 4519 */ 'f', 'm', 'a', 'x', 'n', 'm', 'p', '.', '2', 'd', 9, 0,
511 : /* 4531 */ 'f', 'm', 'i', 'n', 'p', '.', '2', 'd', 9, 0,
512 : /* 4541 */ 'f', 'r', 'i', 'n', 't', 'p', '.', '2', 'd', 9, 0,
513 : /* 4552 */ 'd', 'u', 'p', '.', '2', 'd', 9, 0,
514 : /* 4560 */ 'f', 'm', 'a', 'x', 'p', '.', '2', 'd', 9, 0,
515 : /* 4570 */ 'f', 'c', 'm', 'e', 'q', '.', '2', 'd', 9, 0,
516 : /* 4580 */ 's', 'r', 's', 'h', 'r', '.', '2', 'd', 9, 0,
517 : /* 4590 */ 'u', 'r', 's', 'h', 'r', '.', '2', 'd', 9, 0,
518 : /* 4600 */ 's', 's', 'h', 'r', '.', '2', 'd', 9, 0,
519 : /* 4609 */ 'u', 's', 'h', 'r', '.', '2', 'd', 9, 0,
520 : /* 4618 */ 'f', 'c', 'v', 't', 'a', 's', '.', '2', 'd', 9, 0,
521 : /* 4629 */ 'f', 'a', 'b', 's', '.', '2', 'd', 9, 0,
522 : /* 4638 */ 's', 'q', 'a', 'b', 's', '.', '2', 'd', 9, 0,
523 : /* 4648 */ 'c', 'm', 'h', 's', '.', '2', 'd', 9, 0,
524 : /* 4657 */ 'f', 'm', 'l', 's', '.', '2', 'd', 9, 0,
525 : /* 4666 */ 'f', 'c', 'v', 't', 'm', 's', '.', '2', 'd', 9, 0,
526 : /* 4677 */ 'f', 'c', 'v', 't', 'n', 's', '.', '2', 'd', 9, 0,
527 : /* 4688 */ 'f', 'r', 'e', 'c', 'p', 's', '.', '2', 'd', 9, 0,
528 : /* 4699 */ 'f', 'c', 'v', 't', 'p', 's', '.', '2', 'd', 9, 0,
529 : /* 4710 */ 'f', 'r', 's', 'q', 'r', 't', 's', '.', '2', 'd', 9, 0,
530 : /* 4722 */ 'f', 'c', 'v', 't', 'z', 's', '.', '2', 'd', 9, 0,
531 : /* 4733 */ 'f', 'a', 'c', 'g', 't', '.', '2', 'd', 9, 0,
532 : /* 4743 */ 'f', 'c', 'm', 'g', 't', '.', '2', 'd', 9, 0,
533 : /* 4753 */ 'f', 'c', 'm', 'l', 't', '.', '2', 'd', 9, 0,
534 : /* 4763 */ 'f', 's', 'q', 'r', 't', '.', '2', 'd', 9, 0,
535 : /* 4773 */ 'c', 'm', 't', 's', 't', '.', '2', 'd', 9, 0,
536 : /* 4783 */ 'f', 'c', 'v', 't', 'a', 'u', '.', '2', 'd', 9, 0,
537 : /* 4794 */ 's', 'q', 's', 'h', 'l', 'u', '.', '2', 'd', 9, 0,
538 : /* 4805 */ 'f', 'c', 'v', 't', 'm', 'u', '.', '2', 'd', 9, 0,
539 : /* 4816 */ 'f', 'c', 'v', 't', 'n', 'u', '.', '2', 'd', 9, 0,
540 : /* 4827 */ 'f', 'c', 'v', 't', 'p', 'u', '.', '2', 'd', 9, 0,
541 : /* 4838 */ 'f', 'c', 'v', 't', 'z', 'u', '.', '2', 'd', 9, 0,
542 : /* 4849 */ 'f', 'd', 'i', 'v', '.', '2', 'd', 9, 0,
543 : /* 4858 */ 'f', 'm', 'o', 'v', '.', '2', 'd', 9, 0,
544 : /* 4867 */ 's', 's', 'u', 'b', 'w', '.', '2', 'd', 9, 0,
545 : /* 4877 */ 'u', 's', 'u', 'b', 'w', '.', '2', 'd', 9, 0,
546 : /* 4887 */ 's', 'a', 'd', 'd', 'w', '.', '2', 'd', 9, 0,
547 : /* 4897 */ 'u', 'a', 'd', 'd', 'w', '.', '2', 'd', 9, 0,
548 : /* 4907 */ 'f', 'r', 'i', 'n', 't', '3', '2', 'x', '.', '2', 'd', 9, 0,
549 : /* 4920 */ 'f', 'r', 'i', 'n', 't', '6', '4', 'x', '.', '2', 'd', 9, 0,
550 : /* 4933 */ 'f', 'm', 'a', 'x', '.', '2', 'd', 9, 0,
551 : /* 4942 */ 'f', 'm', 'u', 'l', 'x', '.', '2', 'd', 9, 0,
552 : /* 4952 */ 'f', 'r', 'i', 'n', 't', 'x', '.', '2', 'd', 9, 0,
553 : /* 4963 */ 'f', 'r', 'i', 'n', 't', '3', '2', 'z', '.', '2', 'd', 9, 0,
554 : /* 4976 */ 'f', 'r', 'i', 'n', 't', '6', '4', 'z', '.', '2', 'd', 9, 0,
555 : /* 4989 */ 'f', 'r', 'i', 'n', 't', 'z', '.', '2', 'd', 9, 0,
556 : /* 5000 */ 'l', 'd', '2', 'd', 9, 0,
557 : /* 5006 */ 's', 't', '2', 'd', 9, 0,
558 : /* 5012 */ 'l', 'd', '3', 'd', 9, 0,
559 : /* 5018 */ 's', 't', '3', 'd', 9, 0,
560 : /* 5024 */ 'l', 'd', '4', 'd', 9, 0,
561 : /* 5030 */ 's', 't', '4', 'd', 9, 0,
562 : /* 5036 */ 'f', 'm', 'a', 'd', 9, 0,
563 : /* 5042 */ 'f', 'n', 'm', 'a', 'd', 9, 0,
564 : /* 5049 */ 'f', 't', 'm', 'a', 'd', 9, 0,
565 : /* 5056 */ 'f', 'a', 'b', 'd', 9, 0,
566 : /* 5062 */ 's', 'a', 'b', 'd', 9, 0,
567 : /* 5068 */ 'u', 'a', 'b', 'd', 9, 0,
568 : /* 5074 */ 'x', 'p', 'a', 'c', 'd', 9, 0,
569 : /* 5081 */ 's', 'q', 'd', 'e', 'c', 'd', 9, 0,
570 : /* 5089 */ 'u', 'q', 'd', 'e', 'c', 'd', 9, 0,
571 : /* 5097 */ 's', 'q', 'i', 'n', 'c', 'd', 9, 0,
572 : /* 5105 */ 'u', 'q', 'i', 'n', 'c', 'd', 9, 0,
573 : /* 5113 */ 'f', 'c', 'a', 'd', 'd', 9, 0,
574 : /* 5120 */ 'l', 'd', 'a', 'd', 'd', 9, 0,
575 : /* 5127 */ 'f', 'a', 'd', 'd', 9, 0,
576 : /* 5133 */ 'f', 'm', 'a', 'd', 'd', 9, 0,
577 : /* 5140 */ 'f', 'n', 'm', 'a', 'd', 'd', 9, 0,
578 : /* 5148 */ 'u', 's', 'q', 'a', 'd', 'd', 9, 0,
579 : /* 5156 */ 's', 'u', 'q', 'a', 'd', 'd', 9, 0,
580 : /* 5164 */ 'p', 'r', 'f', 'd', 9, 0,
581 : /* 5170 */ 'n', 'a', 'n', 'd', 9, 0,
582 : /* 5176 */ 'l', 'd', '1', 'r', 'q', 'd', 9, 0,
583 : /* 5184 */ 'l', 'd', '1', 'r', 'd', 9, 0,
584 : /* 5191 */ 'a', 's', 'r', 'd', 9, 0,
585 : /* 5197 */ 'c', 'n', 't', 'd', 9, 0,
586 : /* 5203 */ 's', 'p', 'l', 'i', 'c', 'e', 9, 0,
587 : /* 5211 */ 'f', 'a', 'c', 'g', 'e', 9, 0,
588 : /* 5218 */ 'f', 'c', 'm', 'g', 'e', 9, 0,
589 : /* 5225 */ 'c', 'm', 'p', 'g', 'e', 9, 0,
590 : /* 5232 */ 'f', 's', 'c', 'a', 'l', 'e', 9, 0,
591 : /* 5240 */ 'w', 'h', 'i', 'l', 'e', 'l', 'e', 9, 0,
592 : /* 5249 */ 'f', 'c', 'm', 'l', 'e', 9, 0,
593 : /* 5256 */ 'c', 'm', 'p', 'l', 'e', 9, 0,
594 : /* 5263 */ 'f', 'c', 'm', 'n', 'e', 9, 0,
595 : /* 5270 */ 'c', 't', 'e', 'r', 'm', 'n', 'e', 9, 0,
596 : /* 5279 */ 'c', 'm', 'p', 'n', 'e', 9, 0,
597 : /* 5286 */ 'f', 'r', 'e', 'c', 'p', 'e', 9, 0,
598 : /* 5294 */ 'f', 'c', 'c', 'm', 'p', 'e', 9, 0,
599 : /* 5302 */ 'f', 'c', 'm', 'p', 'e', 9, 0,
600 : /* 5309 */ 'p', 'f', 'a', 'l', 's', 'e', 9, 0,
601 : /* 5317 */ 'f', 'r', 's', 'q', 'r', 't', 'e', 9, 0,
602 : /* 5326 */ 'p', 't', 'r', 'u', 'e', 9, 0,
603 : /* 5333 */ 's', 'c', 'v', 't', 'f', 9, 0,
604 : /* 5340 */ 'u', 'c', 'v', 't', 'f', 9, 0,
605 : /* 5347 */ 's', 'u', 'b', 'g', 9, 0,
606 : /* 5353 */ 'a', 'd', 'd', 'g', 9, 0,
607 : /* 5359 */ 'l', 'd', 'g', 9, 0,
608 : /* 5364 */ 'f', 'n', 'e', 'g', 9, 0,
609 : /* 5370 */ 's', 'q', 'n', 'e', 'g', 9, 0,
610 : /* 5377 */ 'c', 's', 'n', 'e', 'g', 9, 0,
611 : /* 5384 */ 'i', 'r', 'g', 9, 0,
612 : /* 5389 */ 'f', 'm', 'l', 'a', '.', 'h', 9, 0,
613 : /* 5397 */ 's', 'q', 'r', 'd', 'm', 'l', 'a', 'h', '.', 'h', 9, 0,
614 : /* 5409 */ 's', 'q', 'd', 'm', 'u', 'l', 'h', '.', 'h', 9, 0,
615 : /* 5420 */ 's', 'q', 'r', 'd', 'm', 'u', 'l', 'h', '.', 'h', 9, 0,
616 : /* 5432 */ 's', 'q', 'r', 'd', 'm', 'l', 's', 'h', '.', 'h', 9, 0,
617 : /* 5444 */ 's', 'q', 'd', 'm', 'l', 'a', 'l', '.', 'h', 9, 0,
618 : /* 5455 */ 's', 'q', 'd', 'm', 'u', 'l', 'l', '.', 'h', 9, 0,
619 : /* 5466 */ 's', 'q', 'd', 'm', 'l', 's', 'l', '.', 'h', 9, 0,
620 : /* 5477 */ 'f', 'm', 'u', 'l', '.', 'h', 9, 0,
621 : /* 5485 */ 'f', 'm', 'l', 's', '.', 'h', 9, 0,
622 : /* 5493 */ 'i', 'n', 's', '.', 'h', 9, 0,
623 : /* 5500 */ 's', 'm', 'o', 'v', '.', 'h', 9, 0,
624 : /* 5508 */ 'u', 'm', 'o', 'v', '.', 'h', 9, 0,
625 : /* 5516 */ 'f', 'm', 'u', 'l', 'x', '.', 'h', 9, 0,
626 : /* 5525 */ 's', 'h', 'a', '1', 'h', 9, 0,
627 : /* 5532 */ 'l', 'd', '1', 'h', 9, 0,
628 : /* 5538 */ 'l', 'd', 'f', 'f', '1', 'h', 9, 0,
629 : /* 5546 */ 'l', 'd', 'n', 'f', '1', 'h', 9, 0,
630 : /* 5554 */ 'l', 'd', 'n', 't', '1', 'h', 9, 0,
631 : /* 5562 */ 's', 't', 'n', 't', '1', 'h', 9, 0,
632 : /* 5570 */ 's', 't', '1', 'h', 9, 0,
633 : /* 5576 */ 'f', 'a', 'd', 'd', 'p', '.', '2', 'h', 9, 0,
634 : /* 5586 */ 'f', 'm', 'i', 'n', 'n', 'm', 'p', '.', '2', 'h', 9, 0,
635 : /* 5598 */ 'f', 'm', 'a', 'x', 'n', 'm', 'p', '.', '2', 'h', 9, 0,
636 : /* 5610 */ 'f', 'm', 'i', 'n', 'p', '.', '2', 'h', 9, 0,
637 : /* 5620 */ 'f', 'm', 'a', 'x', 'p', '.', '2', 'h', 9, 0,
638 : /* 5630 */ 'c', 'r', 'c', '3', '2', 'h', 9, 0,
639 : /* 5638 */ 'l', 'd', '2', 'h', 9, 0,
640 : /* 5644 */ 's', 't', '2', 'h', 9, 0,
641 : /* 5650 */ 'l', 'd', '3', 'h', 9, 0,
642 : /* 5656 */ 's', 't', '3', 'h', 9, 0,
643 : /* 5662 */ 't', 'r', 'n', '1', '.', '4', 'h', 9, 0,
644 : /* 5671 */ 'z', 'i', 'p', '1', '.', '4', 'h', 9, 0,
645 : /* 5680 */ 'u', 'z', 'p', '1', '.', '4', 'h', 9, 0,
646 : /* 5689 */ 'r', 'e', 'v', '3', '2', '.', '4', 'h', 9, 0,
647 : /* 5699 */ 't', 'r', 'n', '2', '.', '4', 'h', 9, 0,
648 : /* 5708 */ 'z', 'i', 'p', '2', '.', '4', 'h', 9, 0,
649 : /* 5717 */ 'u', 'z', 'p', '2', '.', '4', 'h', 9, 0,
650 : /* 5726 */ 'r', 'e', 'v', '6', '4', '.', '4', 'h', 9, 0,
651 : /* 5736 */ 's', 'a', 'b', 'a', '.', '4', 'h', 9, 0,
652 : /* 5745 */ 'u', 'a', 'b', 'a', '.', '4', 'h', 9, 0,
653 : /* 5754 */ 'f', 'c', 'm', 'l', 'a', '.', '4', 'h', 9, 0,
654 : /* 5764 */ 'f', 'm', 'l', 'a', '.', '4', 'h', 9, 0,
655 : /* 5773 */ 's', 'r', 's', 'r', 'a', '.', '4', 'h', 9, 0,
656 : /* 5783 */ 'u', 'r', 's', 'r', 'a', '.', '4', 'h', 9, 0,
657 : /* 5793 */ 's', 's', 'r', 'a', '.', '4', 'h', 9, 0,
658 : /* 5802 */ 'u', 's', 'r', 'a', '.', '4', 'h', 9, 0,
659 : /* 5811 */ 'f', 'r', 'i', 'n', 't', 'a', '.', '4', 'h', 9, 0,
660 : /* 5822 */ 'f', 's', 'u', 'b', '.', '4', 'h', 9, 0,
661 : /* 5831 */ 's', 'h', 's', 'u', 'b', '.', '4', 'h', 9, 0,
662 : /* 5841 */ 'u', 'h', 's', 'u', 'b', '.', '4', 'h', 9, 0,
663 : /* 5851 */ 's', 'q', 's', 'u', 'b', '.', '4', 'h', 9, 0,
664 : /* 5861 */ 'u', 'q', 's', 'u', 'b', '.', '4', 'h', 9, 0,
665 : /* 5871 */ 'b', 'i', 'c', '.', '4', 'h', 9, 0,
666 : /* 5879 */ 'f', 'a', 'b', 'd', '.', '4', 'h', 9, 0,
667 : /* 5888 */ 's', 'a', 'b', 'd', '.', '4', 'h', 9, 0,
668 : /* 5897 */ 'u', 'a', 'b', 'd', '.', '4', 'h', 9, 0,
669 : /* 5906 */ 'f', 'c', 'a', 'd', 'd', '.', '4', 'h', 9, 0,
670 : /* 5916 */ 'f', 'a', 'd', 'd', '.', '4', 'h', 9, 0,
671 : /* 5925 */ 's', 'r', 'h', 'a', 'd', 'd', '.', '4', 'h', 9, 0,
672 : /* 5936 */ 'u', 'r', 'h', 'a', 'd', 'd', '.', '4', 'h', 9, 0,
673 : /* 5947 */ 's', 'h', 'a', 'd', 'd', '.', '4', 'h', 9, 0,
674 : /* 5957 */ 'u', 'h', 'a', 'd', 'd', '.', '4', 'h', 9, 0,
675 : /* 5967 */ 'u', 's', 'q', 'a', 'd', 'd', '.', '4', 'h', 9, 0,
676 : /* 5978 */ 's', 'u', 'q', 'a', 'd', 'd', '.', '4', 'h', 9, 0,
677 : /* 5989 */ 'f', 'a', 'c', 'g', 'e', '.', '4', 'h', 9, 0,
678 : /* 5999 */ 'f', 'c', 'm', 'g', 'e', '.', '4', 'h', 9, 0,
679 : /* 6009 */ 'f', 'c', 'm', 'l', 'e', '.', '4', 'h', 9, 0,
680 : /* 6019 */ 'f', 'r', 'e', 'c', 'p', 'e', '.', '4', 'h', 9, 0,
681 : /* 6030 */ 'f', 'r', 's', 'q', 'r', 't', 'e', '.', '4', 'h', 9, 0,
682 : /* 6042 */ 's', 'c', 'v', 't', 'f', '.', '4', 'h', 9, 0,
683 : /* 6052 */ 'u', 'c', 'v', 't', 'f', '.', '4', 'h', 9, 0,
684 : /* 6062 */ 'f', 'n', 'e', 'g', '.', '4', 'h', 9, 0,
685 : /* 6071 */ 's', 'q', 'n', 'e', 'g', '.', '4', 'h', 9, 0,
686 : /* 6081 */ 's', 'q', 'r', 'd', 'm', 'l', 'a', 'h', '.', '4', 'h', 9, 0,
687 : /* 6094 */ 's', 'q', 'd', 'm', 'u', 'l', 'h', '.', '4', 'h', 9, 0,
688 : /* 6106 */ 's', 'q', 'r', 'd', 'm', 'u', 'l', 'h', '.', '4', 'h', 9, 0,
689 : /* 6119 */ 's', 'q', 'r', 'd', 'm', 'l', 's', 'h', '.', '4', 'h', 9, 0,
690 : /* 6132 */ 'c', 'm', 'h', 'i', '.', '4', 'h', 9, 0,
691 : /* 6141 */ 's', 'l', 'i', '.', '4', 'h', 9, 0,
692 : /* 6149 */ 'm', 'v', 'n', 'i', '.', '4', 'h', 9, 0,
693 : /* 6158 */ 's', 'r', 'i', '.', '4', 'h', 9, 0,
694 : /* 6166 */ 'f', 'r', 'i', 'n', 't', 'i', '.', '4', 'h', 9, 0,
695 : /* 6177 */ 'm', 'o', 'v', 'i', '.', '4', 'h', 9, 0,
696 : /* 6186 */ 's', 'q', 's', 'h', 'l', '.', '4', 'h', 9, 0,
697 : /* 6196 */ 'u', 'q', 's', 'h', 'l', '.', '4', 'h', 9, 0,
698 : /* 6206 */ 's', 'q', 'r', 's', 'h', 'l', '.', '4', 'h', 9, 0,
699 : /* 6217 */ 'u', 'q', 'r', 's', 'h', 'l', '.', '4', 'h', 9, 0,
700 : /* 6228 */ 's', 'r', 's', 'h', 'l', '.', '4', 'h', 9, 0,
701 : /* 6238 */ 'u', 'r', 's', 'h', 'l', '.', '4', 'h', 9, 0,
702 : /* 6248 */ 's', 's', 'h', 'l', '.', '4', 'h', 9, 0,
703 : /* 6257 */ 'u', 's', 'h', 'l', '.', '4', 'h', 9, 0,
704 : /* 6266 */ 'f', 'm', 'u', 'l', '.', '4', 'h', 9, 0,
705 : /* 6275 */ 'f', 'm', 'i', 'n', 'n', 'm', '.', '4', 'h', 9, 0,
706 : /* 6286 */ 'f', 'm', 'a', 'x', 'n', 'm', '.', '4', 'h', 9, 0,
707 : /* 6297 */ 'f', 'r', 'i', 'n', 't', 'm', '.', '4', 'h', 9, 0,
708 : /* 6308 */ 'r', 's', 'u', 'b', 'h', 'n', '.', '4', 'h', 9, 0,
709 : /* 6319 */ 'r', 'a', 'd', 'd', 'h', 'n', '.', '4', 'h', 9, 0,
710 : /* 6330 */ 'f', 'm', 'i', 'n', '.', '4', 'h', 9, 0,
711 : /* 6339 */ 's', 'm', 'i', 'n', '.', '4', 'h', 9, 0,
712 : /* 6348 */ 'u', 'm', 'i', 'n', '.', '4', 'h', 9, 0,
713 : /* 6357 */ 's', 'q', 's', 'h', 'r', 'n', '.', '4', 'h', 9, 0,
714 : /* 6368 */ 'u', 'q', 's', 'h', 'r', 'n', '.', '4', 'h', 9, 0,
715 : /* 6379 */ 's', 'q', 'r', 's', 'h', 'r', 'n', '.', '4', 'h', 9, 0,
716 : /* 6391 */ 'u', 'q', 'r', 's', 'h', 'r', 'n', '.', '4', 'h', 9, 0,
717 : /* 6403 */ 'f', 'r', 'i', 'n', 't', 'n', '.', '4', 'h', 9, 0,
718 : /* 6414 */ 's', 'q', 'x', 't', 'n', '.', '4', 'h', 9, 0,
719 : /* 6424 */ 'u', 'q', 'x', 't', 'n', '.', '4', 'h', 9, 0,
720 : /* 6434 */ 's', 'q', 's', 'h', 'r', 'u', 'n', '.', '4', 'h', 9, 0,
721 : /* 6446 */ 's', 'q', 'r', 's', 'h', 'r', 'u', 'n', '.', '4', 'h', 9, 0,
722 : /* 6459 */ 's', 'q', 'x', 't', 'u', 'n', '.', '4', 'h', 9, 0,
723 : /* 6470 */ 'f', 'a', 'd', 'd', 'p', '.', '4', 'h', 9, 0,
724 : /* 6480 */ 's', 'a', 'd', 'a', 'l', 'p', '.', '4', 'h', 9, 0,
725 : /* 6491 */ 'u', 'a', 'd', 'a', 'l', 'p', '.', '4', 'h', 9, 0,
726 : /* 6502 */ 's', 'a', 'd', 'd', 'l', 'p', '.', '4', 'h', 9, 0,
727 : /* 6513 */ 'u', 'a', 'd', 'd', 'l', 'p', '.', '4', 'h', 9, 0,
728 : /* 6524 */ 'f', 'm', 'i', 'n', 'n', 'm', 'p', '.', '4', 'h', 9, 0,
729 : /* 6536 */ 'f', 'm', 'a', 'x', 'n', 'm', 'p', '.', '4', 'h', 9, 0,
730 : /* 6548 */ 'f', 'm', 'i', 'n', 'p', '.', '4', 'h', 9, 0,
731 : /* 6558 */ 's', 'm', 'i', 'n', 'p', '.', '4', 'h', 9, 0,
732 : /* 6568 */ 'u', 'm', 'i', 'n', 'p', '.', '4', 'h', 9, 0,
733 : /* 6578 */ 'f', 'r', 'i', 'n', 't', 'p', '.', '4', 'h', 9, 0,
734 : /* 6589 */ 'd', 'u', 'p', '.', '4', 'h', 9, 0,
735 : /* 6597 */ 'f', 'm', 'a', 'x', 'p', '.', '4', 'h', 9, 0,
736 : /* 6607 */ 's', 'm', 'a', 'x', 'p', '.', '4', 'h', 9, 0,
737 : /* 6617 */ 'u', 'm', 'a', 'x', 'p', '.', '4', 'h', 9, 0,
738 : /* 6627 */ 'f', 'c', 'm', 'e', 'q', '.', '4', 'h', 9, 0,
739 : /* 6637 */ 's', 'r', 's', 'h', 'r', '.', '4', 'h', 9, 0,
740 : /* 6647 */ 'u', 'r', 's', 'h', 'r', '.', '4', 'h', 9, 0,
741 : /* 6657 */ 's', 's', 'h', 'r', '.', '4', 'h', 9, 0,
742 : /* 6666 */ 'u', 's', 'h', 'r', '.', '4', 'h', 9, 0,
743 : /* 6675 */ 'o', 'r', 'r', '.', '4', 'h', 9, 0,
744 : /* 6683 */ 'f', 'c', 'v', 't', 'a', 's', '.', '4', 'h', 9, 0,
745 : /* 6694 */ 'f', 'a', 'b', 's', '.', '4', 'h', 9, 0,
746 : /* 6703 */ 's', 'q', 'a', 'b', 's', '.', '4', 'h', 9, 0,
747 : /* 6713 */ 'c', 'm', 'h', 's', '.', '4', 'h', 9, 0,
748 : /* 6722 */ 'c', 'l', 's', '.', '4', 'h', 9, 0,
749 : /* 6730 */ 'f', 'm', 'l', 's', '.', '4', 'h', 9, 0,
750 : /* 6739 */ 'f', 'c', 'v', 't', 'm', 's', '.', '4', 'h', 9, 0,
751 : /* 6750 */ 'f', 'c', 'v', 't', 'n', 's', '.', '4', 'h', 9, 0,
752 : /* 6761 */ 'f', 'r', 'e', 'c', 'p', 's', '.', '4', 'h', 9, 0,
753 : /* 6772 */ 'f', 'c', 'v', 't', 'p', 's', '.', '4', 'h', 9, 0,
754 : /* 6783 */ 'f', 'r', 's', 'q', 'r', 't', 's', '.', '4', 'h', 9, 0,
755 : /* 6795 */ 'f', 'c', 'v', 't', 'z', 's', '.', '4', 'h', 9, 0,
756 : /* 6806 */ 'f', 'a', 'c', 'g', 't', '.', '4', 'h', 9, 0,
757 : /* 6816 */ 'f', 'c', 'm', 'g', 't', '.', '4', 'h', 9, 0,
758 : /* 6826 */ 'f', 'c', 'm', 'l', 't', '.', '4', 'h', 9, 0,
759 : /* 6836 */ 'f', 's', 'q', 'r', 't', '.', '4', 'h', 9, 0,
760 : /* 6846 */ 'c', 'm', 't', 's', 't', '.', '4', 'h', 9, 0,
761 : /* 6856 */ 'f', 'c', 'v', 't', 'a', 'u', '.', '4', 'h', 9, 0,
762 : /* 6867 */ 's', 'q', 's', 'h', 'l', 'u', '.', '4', 'h', 9, 0,
763 : /* 6878 */ 'f', 'c', 'v', 't', 'm', 'u', '.', '4', 'h', 9, 0,
764 : /* 6889 */ 'f', 'c', 'v', 't', 'n', 'u', '.', '4', 'h', 9, 0,
765 : /* 6900 */ 'f', 'c', 'v', 't', 'p', 'u', '.', '4', 'h', 9, 0,
766 : /* 6911 */ 'f', 'c', 'v', 't', 'z', 'u', '.', '4', 'h', 9, 0,
767 : /* 6922 */ 'a', 'd', 'd', 'v', '.', '4', 'h', 9, 0,
768 : /* 6931 */ 'f', 'd', 'i', 'v', '.', '4', 'h', 9, 0,
769 : /* 6940 */ 's', 'a', 'd', 'd', 'l', 'v', '.', '4', 'h', 9, 0,
770 : /* 6951 */ 'u', 'a', 'd', 'd', 'l', 'v', '.', '4', 'h', 9, 0,
771 : /* 6962 */ 'f', 'm', 'i', 'n', 'n', 'm', 'v', '.', '4', 'h', 9, 0,
772 : /* 6974 */ 'f', 'm', 'a', 'x', 'n', 'm', 'v', '.', '4', 'h', 9, 0,
773 : /* 6986 */ 'f', 'm', 'i', 'n', 'v', '.', '4', 'h', 9, 0,
774 : /* 6996 */ 's', 'm', 'i', 'n', 'v', '.', '4', 'h', 9, 0,
775 : /* 7006 */ 'u', 'm', 'i', 'n', 'v', '.', '4', 'h', 9, 0,
776 : /* 7016 */ 'f', 'm', 'o', 'v', '.', '4', 'h', 9, 0,
777 : /* 7025 */ 'f', 'm', 'a', 'x', 'v', '.', '4', 'h', 9, 0,
778 : /* 7035 */ 's', 'm', 'a', 'x', 'v', '.', '4', 'h', 9, 0,
779 : /* 7045 */ 'u', 'm', 'a', 'x', 'v', '.', '4', 'h', 9, 0,
780 : /* 7055 */ 'f', 'm', 'a', 'x', '.', '4', 'h', 9, 0,
781 : /* 7064 */ 's', 'm', 'a', 'x', '.', '4', 'h', 9, 0,
782 : /* 7073 */ 'u', 'm', 'a', 'x', '.', '4', 'h', 9, 0,
783 : /* 7082 */ 'f', 'm', 'u', 'l', 'x', '.', '4', 'h', 9, 0,
784 : /* 7092 */ 'f', 'r', 'i', 'n', 't', 'x', '.', '4', 'h', 9, 0,
785 : /* 7103 */ 'c', 'l', 'z', '.', '4', 'h', 9, 0,
786 : /* 7111 */ 'f', 'r', 'i', 'n', 't', 'z', '.', '4', 'h', 9, 0,
787 : /* 7122 */ 'l', 'd', '4', 'h', 9, 0,
788 : /* 7128 */ 's', 't', '4', 'h', 9, 0,
789 : /* 7134 */ 't', 'r', 'n', '1', '.', '8', 'h', 9, 0,
790 : /* 7143 */ 'z', 'i', 'p', '1', '.', '8', 'h', 9, 0,
791 : /* 7152 */ 'u', 'z', 'p', '1', '.', '8', 'h', 9, 0,
792 : /* 7161 */ 'r', 'e', 'v', '3', '2', '.', '8', 'h', 9, 0,
793 : /* 7171 */ 's', 'a', 'b', 'a', 'l', '2', '.', '8', 'h', 9, 0,
794 : /* 7182 */ 'u', 'a', 'b', 'a', 'l', '2', '.', '8', 'h', 9, 0,
795 : /* 7193 */ 's', 'm', 'l', 'a', 'l', '2', '.', '8', 'h', 9, 0,
796 : /* 7204 */ 'u', 'm', 'l', 'a', 'l', '2', '.', '8', 'h', 9, 0,
797 : /* 7215 */ 's', 's', 'u', 'b', 'l', '2', '.', '8', 'h', 9, 0,
798 : /* 7226 */ 'u', 's', 'u', 'b', 'l', '2', '.', '8', 'h', 9, 0,
799 : /* 7237 */ 's', 'a', 'b', 'd', 'l', '2', '.', '8', 'h', 9, 0,
800 : /* 7248 */ 'u', 'a', 'b', 'd', 'l', '2', '.', '8', 'h', 9, 0,
801 : /* 7259 */ 's', 'a', 'd', 'd', 'l', '2', '.', '8', 'h', 9, 0,
802 : /* 7270 */ 'u', 'a', 'd', 'd', 'l', '2', '.', '8', 'h', 9, 0,
803 : /* 7281 */ 's', 's', 'h', 'l', 'l', '2', '.', '8', 'h', 9, 0,
804 : /* 7292 */ 'u', 's', 'h', 'l', 'l', '2', '.', '8', 'h', 9, 0,
805 : /* 7303 */ 'p', 'm', 'u', 'l', 'l', '2', '.', '8', 'h', 9, 0,
806 : /* 7314 */ 's', 'm', 'u', 'l', 'l', '2', '.', '8', 'h', 9, 0,
807 : /* 7325 */ 'u', 'm', 'u', 'l', 'l', '2', '.', '8', 'h', 9, 0,
808 : /* 7336 */ 's', 'm', 'l', 's', 'l', '2', '.', '8', 'h', 9, 0,
809 : /* 7347 */ 'u', 'm', 'l', 's', 'l', '2', '.', '8', 'h', 9, 0,
810 : /* 7358 */ 'r', 's', 'u', 'b', 'h', 'n', '2', '.', '8', 'h', 9, 0,
811 : /* 7370 */ 'r', 'a', 'd', 'd', 'h', 'n', '2', '.', '8', 'h', 9, 0,
812 : /* 7382 */ 's', 'q', 's', 'h', 'r', 'n', '2', '.', '8', 'h', 9, 0,
813 : /* 7394 */ 'u', 'q', 's', 'h', 'r', 'n', '2', '.', '8', 'h', 9, 0,
814 : /* 7406 */ 's', 'q', 'r', 's', 'h', 'r', 'n', '2', '.', '8', 'h', 9, 0,
815 : /* 7419 */ 'u', 'q', 'r', 's', 'h', 'r', 'n', '2', '.', '8', 'h', 9, 0,
816 : /* 7432 */ 't', 'r', 'n', '2', '.', '8', 'h', 9, 0,
817 : /* 7441 */ 's', 'q', 'x', 't', 'n', '2', '.', '8', 'h', 9, 0,
818 : /* 7452 */ 'u', 'q', 'x', 't', 'n', '2', '.', '8', 'h', 9, 0,
819 : /* 7463 */ 's', 'q', 's', 'h', 'r', 'u', 'n', '2', '.', '8', 'h', 9, 0,
820 : /* 7476 */ 's', 'q', 'r', 's', 'h', 'r', 'u', 'n', '2', '.', '8', 'h', 9, 0,
821 : /* 7490 */ 's', 'q', 'x', 't', 'u', 'n', '2', '.', '8', 'h', 9, 0,
822 : /* 7502 */ 'z', 'i', 'p', '2', '.', '8', 'h', 9, 0,
823 : /* 7511 */ 'u', 'z', 'p', '2', '.', '8', 'h', 9, 0,
824 : /* 7520 */ 's', 's', 'u', 'b', 'w', '2', '.', '8', 'h', 9, 0,
825 : /* 7531 */ 'u', 's', 'u', 'b', 'w', '2', '.', '8', 'h', 9, 0,
826 : /* 7542 */ 's', 'a', 'd', 'd', 'w', '2', '.', '8', 'h', 9, 0,
827 : /* 7553 */ 'u', 'a', 'd', 'd', 'w', '2', '.', '8', 'h', 9, 0,
828 : /* 7564 */ 'r', 'e', 'v', '6', '4', '.', '8', 'h', 9, 0,
829 : /* 7574 */ 's', 'a', 'b', 'a', '.', '8', 'h', 9, 0,
830 : /* 7583 */ 'u', 'a', 'b', 'a', '.', '8', 'h', 9, 0,
831 : /* 7592 */ 'f', 'c', 'm', 'l', 'a', '.', '8', 'h', 9, 0,
832 : /* 7602 */ 'f', 'm', 'l', 'a', '.', '8', 'h', 9, 0,
833 : /* 7611 */ 's', 'r', 's', 'r', 'a', '.', '8', 'h', 9, 0,
834 : /* 7621 */ 'u', 'r', 's', 'r', 'a', '.', '8', 'h', 9, 0,
835 : /* 7631 */ 's', 's', 'r', 'a', '.', '8', 'h', 9, 0,
836 : /* 7640 */ 'u', 's', 'r', 'a', '.', '8', 'h', 9, 0,
837 : /* 7649 */ 'f', 'r', 'i', 'n', 't', 'a', '.', '8', 'h', 9, 0,
838 : /* 7660 */ 'f', 's', 'u', 'b', '.', '8', 'h', 9, 0,
839 : /* 7669 */ 's', 'h', 's', 'u', 'b', '.', '8', 'h', 9, 0,
840 : /* 7679 */ 'u', 'h', 's', 'u', 'b', '.', '8', 'h', 9, 0,
841 : /* 7689 */ 's', 'q', 's', 'u', 'b', '.', '8', 'h', 9, 0,
842 : /* 7699 */ 'u', 'q', 's', 'u', 'b', '.', '8', 'h', 9, 0,
843 : /* 7709 */ 'b', 'i', 'c', '.', '8', 'h', 9, 0,
844 : /* 7717 */ 'f', 'a', 'b', 'd', '.', '8', 'h', 9, 0,
845 : /* 7726 */ 's', 'a', 'b', 'd', '.', '8', 'h', 9, 0,
846 : /* 7735 */ 'u', 'a', 'b', 'd', '.', '8', 'h', 9, 0,
847 : /* 7744 */ 'f', 'c', 'a', 'd', 'd', '.', '8', 'h', 9, 0,
848 : /* 7754 */ 'f', 'a', 'd', 'd', '.', '8', 'h', 9, 0,
849 : /* 7763 */ 's', 'r', 'h', 'a', 'd', 'd', '.', '8', 'h', 9, 0,
850 : /* 7774 */ 'u', 'r', 'h', 'a', 'd', 'd', '.', '8', 'h', 9, 0,
851 : /* 7785 */ 's', 'h', 'a', 'd', 'd', '.', '8', 'h', 9, 0,
852 : /* 7795 */ 'u', 'h', 'a', 'd', 'd', '.', '8', 'h', 9, 0,
853 : /* 7805 */ 'u', 's', 'q', 'a', 'd', 'd', '.', '8', 'h', 9, 0,
854 : /* 7816 */ 's', 'u', 'q', 'a', 'd', 'd', '.', '8', 'h', 9, 0,
855 : /* 7827 */ 'f', 'a', 'c', 'g', 'e', '.', '8', 'h', 9, 0,
856 : /* 7837 */ 'f', 'c', 'm', 'g', 'e', '.', '8', 'h', 9, 0,
857 : /* 7847 */ 'f', 'c', 'm', 'l', 'e', '.', '8', 'h', 9, 0,
858 : /* 7857 */ 'f', 'r', 'e', 'c', 'p', 'e', '.', '8', 'h', 9, 0,
859 : /* 7868 */ 'f', 'r', 's', 'q', 'r', 't', 'e', '.', '8', 'h', 9, 0,
860 : /* 7880 */ 's', 'c', 'v', 't', 'f', '.', '8', 'h', 9, 0,
861 : /* 7890 */ 'u', 'c', 'v', 't', 'f', '.', '8', 'h', 9, 0,
862 : /* 7900 */ 'f', 'n', 'e', 'g', '.', '8', 'h', 9, 0,
863 : /* 7909 */ 's', 'q', 'n', 'e', 'g', '.', '8', 'h', 9, 0,
864 : /* 7919 */ 's', 'q', 'r', 'd', 'm', 'l', 'a', 'h', '.', '8', 'h', 9, 0,
865 : /* 7932 */ 's', 'q', 'd', 'm', 'u', 'l', 'h', '.', '8', 'h', 9, 0,
866 : /* 7944 */ 's', 'q', 'r', 'd', 'm', 'u', 'l', 'h', '.', '8', 'h', 9, 0,
867 : /* 7957 */ 's', 'q', 'r', 'd', 'm', 'l', 's', 'h', '.', '8', 'h', 9, 0,
868 : /* 7970 */ 'c', 'm', 'h', 'i', '.', '8', 'h', 9, 0,
869 : /* 7979 */ 's', 'l', 'i', '.', '8', 'h', 9, 0,
870 : /* 7987 */ 'm', 'v', 'n', 'i', '.', '8', 'h', 9, 0,
871 : /* 7996 */ 's', 'r', 'i', '.', '8', 'h', 9, 0,
872 : /* 8004 */ 'f', 'r', 'i', 'n', 't', 'i', '.', '8', 'h', 9, 0,
873 : /* 8015 */ 'm', 'o', 'v', 'i', '.', '8', 'h', 9, 0,
874 : /* 8024 */ 's', 'a', 'b', 'a', 'l', '.', '8', 'h', 9, 0,
875 : /* 8034 */ 'u', 'a', 'b', 'a', 'l', '.', '8', 'h', 9, 0,
876 : /* 8044 */ 's', 'm', 'l', 'a', 'l', '.', '8', 'h', 9, 0,
877 : /* 8054 */ 'u', 'm', 'l', 'a', 'l', '.', '8', 'h', 9, 0,
878 : /* 8064 */ 's', 's', 'u', 'b', 'l', '.', '8', 'h', 9, 0,
879 : /* 8074 */ 'u', 's', 'u', 'b', 'l', '.', '8', 'h', 9, 0,
880 : /* 8084 */ 's', 'a', 'b', 'd', 'l', '.', '8', 'h', 9, 0,
881 : /* 8094 */ 'u', 'a', 'b', 'd', 'l', '.', '8', 'h', 9, 0,
882 : /* 8104 */ 's', 'a', 'd', 'd', 'l', '.', '8', 'h', 9, 0,
883 : /* 8114 */ 'u', 'a', 'd', 'd', 'l', '.', '8', 'h', 9, 0,
884 : /* 8124 */ 's', 'q', 's', 'h', 'l', '.', '8', 'h', 9, 0,
885 : /* 8134 */ 'u', 'q', 's', 'h', 'l', '.', '8', 'h', 9, 0,
886 : /* 8144 */ 's', 'q', 'r', 's', 'h', 'l', '.', '8', 'h', 9, 0,
887 : /* 8155 */ 'u', 'q', 'r', 's', 'h', 'l', '.', '8', 'h', 9, 0,
888 : /* 8166 */ 's', 'r', 's', 'h', 'l', '.', '8', 'h', 9, 0,
889 : /* 8176 */ 'u', 'r', 's', 'h', 'l', '.', '8', 'h', 9, 0,
890 : /* 8186 */ 's', 's', 'h', 'l', '.', '8', 'h', 9, 0,
891 : /* 8195 */ 'u', 's', 'h', 'l', '.', '8', 'h', 9, 0,
892 : /* 8204 */ 's', 's', 'h', 'l', 'l', '.', '8', 'h', 9, 0,
893 : /* 8214 */ 'u', 's', 'h', 'l', 'l', '.', '8', 'h', 9, 0,
894 : /* 8224 */ 'p', 'm', 'u', 'l', 'l', '.', '8', 'h', 9, 0,
895 : /* 8234 */ 's', 'm', 'u', 'l', 'l', '.', '8', 'h', 9, 0,
896 : /* 8244 */ 'u', 'm', 'u', 'l', 'l', '.', '8', 'h', 9, 0,
897 : /* 8254 */ 's', 'm', 'l', 's', 'l', '.', '8', 'h', 9, 0,
898 : /* 8264 */ 'u', 'm', 'l', 's', 'l', '.', '8', 'h', 9, 0,
899 : /* 8274 */ 'f', 'm', 'u', 'l', '.', '8', 'h', 9, 0,
900 : /* 8283 */ 'f', 'm', 'i', 'n', 'n', 'm', '.', '8', 'h', 9, 0,
901 : /* 8294 */ 'f', 'm', 'a', 'x', 'n', 'm', '.', '8', 'h', 9, 0,
902 : /* 8305 */ 'f', 'r', 'i', 'n', 't', 'm', '.', '8', 'h', 9, 0,
903 : /* 8316 */ 'f', 'm', 'i', 'n', '.', '8', 'h', 9, 0,
904 : /* 8325 */ 's', 'm', 'i', 'n', '.', '8', 'h', 9, 0,
905 : /* 8334 */ 'u', 'm', 'i', 'n', '.', '8', 'h', 9, 0,
906 : /* 8343 */ 'f', 'r', 'i', 'n', 't', 'n', '.', '8', 'h', 9, 0,
907 : /* 8354 */ 'f', 'a', 'd', 'd', 'p', '.', '8', 'h', 9, 0,
908 : /* 8364 */ 's', 'a', 'd', 'a', 'l', 'p', '.', '8', 'h', 9, 0,
909 : /* 8375 */ 'u', 'a', 'd', 'a', 'l', 'p', '.', '8', 'h', 9, 0,
910 : /* 8386 */ 's', 'a', 'd', 'd', 'l', 'p', '.', '8', 'h', 9, 0,
911 : /* 8397 */ 'u', 'a', 'd', 'd', 'l', 'p', '.', '8', 'h', 9, 0,
912 : /* 8408 */ 'f', 'm', 'i', 'n', 'n', 'm', 'p', '.', '8', 'h', 9, 0,
913 : /* 8420 */ 'f', 'm', 'a', 'x', 'n', 'm', 'p', '.', '8', 'h', 9, 0,
914 : /* 8432 */ 'f', 'm', 'i', 'n', 'p', '.', '8', 'h', 9, 0,
915 : /* 8442 */ 's', 'm', 'i', 'n', 'p', '.', '8', 'h', 9, 0,
916 : /* 8452 */ 'u', 'm', 'i', 'n', 'p', '.', '8', 'h', 9, 0,
917 : /* 8462 */ 'f', 'r', 'i', 'n', 't', 'p', '.', '8', 'h', 9, 0,
918 : /* 8473 */ 'd', 'u', 'p', '.', '8', 'h', 9, 0,
919 : /* 8481 */ 'f', 'm', 'a', 'x', 'p', '.', '8', 'h', 9, 0,
920 : /* 8491 */ 's', 'm', 'a', 'x', 'p', '.', '8', 'h', 9, 0,
921 : /* 8501 */ 'u', 'm', 'a', 'x', 'p', '.', '8', 'h', 9, 0,
922 : /* 8511 */ 'f', 'c', 'm', 'e', 'q', '.', '8', 'h', 9, 0,
923 : /* 8521 */ 's', 'r', 's', 'h', 'r', '.', '8', 'h', 9, 0,
924 : /* 8531 */ 'u', 'r', 's', 'h', 'r', '.', '8', 'h', 9, 0,
925 : /* 8541 */ 's', 's', 'h', 'r', '.', '8', 'h', 9, 0,
926 : /* 8550 */ 'u', 's', 'h', 'r', '.', '8', 'h', 9, 0,
927 : /* 8559 */ 'o', 'r', 'r', '.', '8', 'h', 9, 0,
928 : /* 8567 */ 'f', 'c', 'v', 't', 'a', 's', '.', '8', 'h', 9, 0,
929 : /* 8578 */ 'f', 'a', 'b', 's', '.', '8', 'h', 9, 0,
930 : /* 8587 */ 's', 'q', 'a', 'b', 's', '.', '8', 'h', 9, 0,
931 : /* 8597 */ 'c', 'm', 'h', 's', '.', '8', 'h', 9, 0,
932 : /* 8606 */ 'c', 'l', 's', '.', '8', 'h', 9, 0,
933 : /* 8614 */ 'f', 'm', 'l', 's', '.', '8', 'h', 9, 0,
934 : /* 8623 */ 'f', 'c', 'v', 't', 'm', 's', '.', '8', 'h', 9, 0,
935 : /* 8634 */ 'f', 'c', 'v', 't', 'n', 's', '.', '8', 'h', 9, 0,
936 : /* 8645 */ 'f', 'r', 'e', 'c', 'p', 's', '.', '8', 'h', 9, 0,
937 : /* 8656 */ 'f', 'c', 'v', 't', 'p', 's', '.', '8', 'h', 9, 0,
938 : /* 8667 */ 'f', 'r', 's', 'q', 'r', 't', 's', '.', '8', 'h', 9, 0,
939 : /* 8679 */ 'f', 'c', 'v', 't', 'z', 's', '.', '8', 'h', 9, 0,
940 : /* 8690 */ 'f', 'a', 'c', 'g', 't', '.', '8', 'h', 9, 0,
941 : /* 8700 */ 'f', 'c', 'm', 'g', 't', '.', '8', 'h', 9, 0,
942 : /* 8710 */ 'f', 'c', 'm', 'l', 't', '.', '8', 'h', 9, 0,
943 : /* 8720 */ 'f', 's', 'q', 'r', 't', '.', '8', 'h', 9, 0,
944 : /* 8730 */ 'c', 'm', 't', 's', 't', '.', '8', 'h', 9, 0,
945 : /* 8740 */ 'f', 'c', 'v', 't', 'a', 'u', '.', '8', 'h', 9, 0,
946 : /* 8751 */ 's', 'q', 's', 'h', 'l', 'u', '.', '8', 'h', 9, 0,
947 : /* 8762 */ 'f', 'c', 'v', 't', 'm', 'u', '.', '8', 'h', 9, 0,
948 : /* 8773 */ 'f', 'c', 'v', 't', 'n', 'u', '.', '8', 'h', 9, 0,
949 : /* 8784 */ 'f', 'c', 'v', 't', 'p', 'u', '.', '8', 'h', 9, 0,
950 : /* 8795 */ 'f', 'c', 'v', 't', 'z', 'u', '.', '8', 'h', 9, 0,
951 : /* 8806 */ 'a', 'd', 'd', 'v', '.', '8', 'h', 9, 0,
952 : /* 8815 */ 'f', 'd', 'i', 'v', '.', '8', 'h', 9, 0,
953 : /* 8824 */ 's', 'a', 'd', 'd', 'l', 'v', '.', '8', 'h', 9, 0,
954 : /* 8835 */ 'u', 'a', 'd', 'd', 'l', 'v', '.', '8', 'h', 9, 0,
955 : /* 8846 */ 'f', 'm', 'i', 'n', 'n', 'm', 'v', '.', '8', 'h', 9, 0,
956 : /* 8858 */ 'f', 'm', 'a', 'x', 'n', 'm', 'v', '.', '8', 'h', 9, 0,
957 : /* 8870 */ 'f', 'm', 'i', 'n', 'v', '.', '8', 'h', 9, 0,
958 : /* 8880 */ 's', 'm', 'i', 'n', 'v', '.', '8', 'h', 9, 0,
959 : /* 8890 */ 'u', 'm', 'i', 'n', 'v', '.', '8', 'h', 9, 0,
960 : /* 8900 */ 'f', 'm', 'o', 'v', '.', '8', 'h', 9, 0,
961 : /* 8909 */ 'f', 'm', 'a', 'x', 'v', '.', '8', 'h', 9, 0,
962 : /* 8919 */ 's', 'm', 'a', 'x', 'v', '.', '8', 'h', 9, 0,
963 : /* 8929 */ 'u', 'm', 'a', 'x', 'v', '.', '8', 'h', 9, 0,
964 : /* 8939 */ 's', 's', 'u', 'b', 'w', '.', '8', 'h', 9, 0,
965 : /* 8949 */ 'u', 's', 'u', 'b', 'w', '.', '8', 'h', 9, 0,
966 : /* 8959 */ 's', 'a', 'd', 'd', 'w', '.', '8', 'h', 9, 0,
967 : /* 8969 */ 'u', 'a', 'd', 'd', 'w', '.', '8', 'h', 9, 0,
968 : /* 8979 */ 'f', 'm', 'a', 'x', '.', '8', 'h', 9, 0,
969 : /* 8988 */ 's', 'm', 'a', 'x', '.', '8', 'h', 9, 0,
970 : /* 8997 */ 'u', 'm', 'a', 'x', '.', '8', 'h', 9, 0,
971 : /* 9006 */ 'f', 'm', 'u', 'l', 'x', '.', '8', 'h', 9, 0,
972 : /* 9016 */ 'f', 'r', 'i', 'n', 't', 'x', '.', '8', 'h', 9, 0,
973 : /* 9027 */ 'c', 'l', 'z', '.', '8', 'h', 9, 0,
974 : /* 9035 */ 'f', 'r', 'i', 'n', 't', 'z', '.', '8', 'h', 9, 0,
975 : /* 9046 */ 'l', 'd', 'a', 'd', 'd', 'a', 'h', 9, 0,
976 : /* 9055 */ 's', 'q', 'r', 'd', 'm', 'l', 'a', 'h', 9, 0,
977 : /* 9065 */ 'l', 'd', 's', 'm', 'i', 'n', 'a', 'h', 9, 0,
978 : /* 9075 */ 'l', 'd', 'u', 'm', 'i', 'n', 'a', 'h', 9, 0,
979 : /* 9085 */ 's', 'w', 'p', 'a', 'h', 9, 0,
980 : /* 9092 */ 'l', 'd', 'c', 'l', 'r', 'a', 'h', 9, 0,
981 : /* 9101 */ 'l', 'd', 'e', 'o', 'r', 'a', 'h', 9, 0,
982 : /* 9110 */ 'c', 'a', 's', 'a', 'h', 9, 0,
983 : /* 9117 */ 'l', 'd', 's', 'e', 't', 'a', 'h', 9, 0,
984 : /* 9126 */ 'l', 'd', 's', 'm', 'a', 'x', 'a', 'h', 9, 0,
985 : /* 9136 */ 'l', 'd', 'u', 'm', 'a', 'x', 'a', 'h', 9, 0,
986 : /* 9146 */ 'c', 'r', 'c', '3', '2', 'c', 'h', 9, 0,
987 : /* 9155 */ 's', 'q', 'd', 'e', 'c', 'h', 9, 0,
988 : /* 9163 */ 'u', 'q', 'd', 'e', 'c', 'h', 9, 0,
989 : /* 9171 */ 's', 'q', 'i', 'n', 'c', 'h', 9, 0,
990 : /* 9179 */ 'u', 'q', 'i', 'n', 'c', 'h', 9, 0,
991 : /* 9187 */ 'l', 'd', 'a', 'd', 'd', 'h', 9, 0,
992 : /* 9195 */ 'p', 'r', 'f', 'h', 9, 0,
993 : /* 9201 */ 'l', 'd', 'a', 'd', 'd', 'a', 'l', 'h', 9, 0,
994 : /* 9211 */ 'l', 'd', 's', 'm', 'i', 'n', 'a', 'l', 'h', 9, 0,
995 : /* 9222 */ 'l', 'd', 'u', 'm', 'i', 'n', 'a', 'l', 'h', 9, 0,
996 : /* 9233 */ 's', 'w', 'p', 'a', 'l', 'h', 9, 0,
997 : /* 9241 */ 'l', 'd', 'c', 'l', 'r', 'a', 'l', 'h', 9, 0,
998 : /* 9251 */ 'l', 'd', 'e', 'o', 'r', 'a', 'l', 'h', 9, 0,
999 : /* 9261 */ 'c', 'a', 's', 'a', 'l', 'h', 9, 0,
1000 : /* 9269 */ 'l', 'd', 's', 'e', 't', 'a', 'l', 'h', 9, 0,
1001 : /* 9279 */ 'l', 'd', 's', 'm', 'a', 'x', 'a', 'l', 'h', 9, 0,
1002 : /* 9290 */ 'l', 'd', 'u', 'm', 'a', 'x', 'a', 'l', 'h', 9, 0,
1003 : /* 9301 */ 'l', 'd', 'a', 'd', 'd', 'l', 'h', 9, 0,
1004 : /* 9310 */ 'l', 'd', 's', 'm', 'i', 'n', 'l', 'h', 9, 0,
1005 : /* 9320 */ 'l', 'd', 'u', 'm', 'i', 'n', 'l', 'h', 9, 0,
1006 : /* 9330 */ 's', 'w', 'p', 'l', 'h', 9, 0,
1007 : /* 9337 */ 'l', 'd', 'c', 'l', 'r', 'l', 'h', 9, 0,
1008 : /* 9346 */ 'l', 'd', 'e', 'o', 'r', 'l', 'h', 9, 0,
1009 : /* 9355 */ 'c', 'a', 's', 'l', 'h', 9, 0,
1010 : /* 9362 */ 'l', 'd', 's', 'e', 't', 'l', 'h', 9, 0,
1011 : /* 9371 */ 's', 'q', 'd', 'm', 'u', 'l', 'h', 9, 0,
1012 : /* 9380 */ 's', 'q', 'r', 'd', 'm', 'u', 'l', 'h', 9, 0,
1013 : /* 9390 */ 's', 'm', 'u', 'l', 'h', 9, 0,
1014 : /* 9397 */ 'u', 'm', 'u', 'l', 'h', 9, 0,
1015 : /* 9404 */ 'l', 'd', 's', 'm', 'a', 'x', 'l', 'h', 9, 0,
1016 : /* 9414 */ 'l', 'd', 'u', 'm', 'a', 'x', 'l', 'h', 9, 0,
1017 : /* 9424 */ 'l', 'd', 's', 'm', 'i', 'n', 'h', 9, 0,
1018 : /* 9433 */ 'l', 'd', 'u', 'm', 'i', 'n', 'h', 9, 0,
1019 : /* 9442 */ 's', 'w', 'p', 'h', 9, 0,
1020 : /* 9448 */ 'l', 'd', '1', 'r', 'q', 'h', 9, 0,
1021 : /* 9456 */ 'l', 'd', '1', 'r', 'h', 9, 0,
1022 : /* 9463 */ 'l', 'd', 'a', 'r', 'h', 9, 0,
1023 : /* 9470 */ 'l', 'd', 'l', 'a', 'r', 'h', 9, 0,
1024 : /* 9478 */ 'l', 'd', 'r', 'h', 9, 0,
1025 : /* 9484 */ 'l', 'd', 'c', 'l', 'r', 'h', 9, 0,
1026 : /* 9492 */ 's', 't', 'l', 'l', 'r', 'h', 9, 0,
1027 : /* 9500 */ 's', 't', 'l', 'r', 'h', 9, 0,
1028 : /* 9507 */ 'l', 'd', 'e', 'o', 'r', 'h', 9, 0,
1029 : /* 9515 */ 'l', 'd', 'a', 'p', 'r', 'h', 9, 0,
1030 : /* 9523 */ 'l', 'd', 't', 'r', 'h', 9, 0,
1031 : /* 9530 */ 's', 't', 'r', 'h', 9, 0,
1032 : /* 9536 */ 's', 't', 't', 'r', 'h', 9, 0,
1033 : /* 9543 */ 'l', 'd', 'u', 'r', 'h', 9, 0,
1034 : /* 9550 */ 's', 't', 'l', 'u', 'r', 'h', 9, 0,
1035 : /* 9558 */ 'l', 'd', 'a', 'p', 'u', 'r', 'h', 9, 0,
1036 : /* 9567 */ 's', 't', 'u', 'r', 'h', 9, 0,
1037 : /* 9574 */ 'l', 'd', 'a', 'x', 'r', 'h', 9, 0,
1038 : /* 9582 */ 'l', 'd', 'x', 'r', 'h', 9, 0,
1039 : /* 9589 */ 's', 't', 'l', 'x', 'r', 'h', 9, 0,
1040 : /* 9597 */ 's', 't', 'x', 'r', 'h', 9, 0,
1041 : /* 9604 */ 'l', 'd', '1', 's', 'h', 9, 0,
1042 : /* 9611 */ 'l', 'd', 'f', 'f', '1', 's', 'h', 9, 0,
1043 : /* 9620 */ 'l', 'd', 'n', 'f', '1', 's', 'h', 9, 0,
1044 : /* 9629 */ 'c', 'a', 's', 'h', 9, 0,
1045 : /* 9635 */ 's', 'q', 'r', 'd', 'm', 'l', 's', 'h', 9, 0,
1046 : /* 9645 */ 'l', 'd', '1', 'r', 's', 'h', 9, 0,
1047 : /* 9653 */ 'l', 'd', 'r', 's', 'h', 9, 0,
1048 : /* 9660 */ 'l', 'd', 't', 'r', 's', 'h', 9, 0,
1049 : /* 9668 */ 'l', 'd', 'u', 'r', 's', 'h', 9, 0,
1050 : /* 9676 */ 'l', 'd', 'a', 'p', 'u', 'r', 's', 'h', 9, 0,
1051 : /* 9686 */ 'l', 'd', 's', 'e', 't', 'h', 9, 0,
1052 : /* 9694 */ 'c', 'n', 't', 'h', 9, 0,
1053 : /* 9700 */ 's', 'x', 't', 'h', 9, 0,
1054 : /* 9706 */ 'u', 'x', 't', 'h', 9, 0,
1055 : /* 9712 */ 'r', 'e', 'v', 'h', 9, 0,
1056 : /* 9718 */ 'l', 'd', 's', 'm', 'a', 'x', 'h', 9, 0,
1057 : /* 9727 */ 'l', 'd', 'u', 'm', 'a', 'x', 'h', 9, 0,
1058 : /* 9736 */ 'x', 'p', 'a', 'c', 'i', 9, 0,
1059 : /* 9743 */ 'p', 'u', 'n', 'p', 'k', 'h', 'i', 9, 0,
1060 : /* 9752 */ 's', 'u', 'n', 'p', 'k', 'h', 'i', 9, 0,
1061 : /* 9761 */ 'u', 'u', 'n', 'p', 'k', 'h', 'i', 9, 0,
1062 : /* 9770 */ 'c', 'm', 'h', 'i', 9, 0,
1063 : /* 9776 */ 'c', 'm', 'p', 'h', 'i', 9, 0,
1064 : /* 9783 */ 's', 'l', 'i', 9, 0,
1065 : /* 9788 */ 'g', 'm', 'i', 9, 0,
1066 : /* 9793 */ 's', 'r', 'i', 9, 0,
1067 : /* 9798 */ 'f', 'r', 'i', 'n', 't', 'i', 9, 0,
1068 : /* 9806 */ 'm', 'o', 'v', 'i', 9, 0,
1069 : /* 9812 */ 'b', 'r', 'k', 9, 0,
1070 : /* 9817 */ 'm', 'o', 'v', 'k', 9, 0,
1071 : /* 9823 */ 'l', 'd', 'a', 'd', 'd', 'a', 'l', 9, 0,
1072 : /* 9832 */ 's', 'q', 'd', 'm', 'l', 'a', 'l', 9, 0,
1073 : /* 9841 */ 'f', 'm', 'l', 'a', 'l', 9, 0,
1074 : /* 9848 */ 'l', 'd', 's', 'm', 'i', 'n', 'a', 'l', 9, 0,
1075 : /* 9858 */ 'l', 'd', 'u', 'm', 'i', 'n', 'a', 'l', 9, 0,
1076 : /* 9868 */ 'c', 'a', 's', 'p', 'a', 'l', 9, 0,
1077 : /* 9876 */ 's', 'w', 'p', 'a', 'l', 9, 0,
1078 : /* 9883 */ 'l', 'd', 'c', 'l', 'r', 'a', 'l', 9, 0,
1079 : /* 9892 */ 'l', 'd', 'e', 'o', 'r', 'a', 'l', 9, 0,
1080 : /* 9901 */ 'c', 'a', 's', 'a', 'l', 9, 0,
1081 : /* 9908 */ 'l', 'd', 's', 'e', 't', 'a', 'l', 9, 0,
1082 : /* 9917 */ 'l', 'd', 's', 'm', 'a', 'x', 'a', 'l', 9, 0,
1083 : /* 9927 */ 'l', 'd', 'u', 'm', 'a', 'x', 'a', 'l', 9, 0,
1084 : /* 9937 */ 't', 'b', 'l', 9, 0,
1085 : /* 9942 */ 's', 'm', 's', 'u', 'b', 'l', 9, 0,
1086 : /* 9950 */ 'u', 'm', 's', 'u', 'b', 'l', 9, 0,
1087 : /* 9958 */ 'l', 'd', 'a', 'd', 'd', 'l', 9, 0,
1088 : /* 9966 */ 's', 'm', 'a', 'd', 'd', 'l', 9, 0,
1089 : /* 9974 */ 'u', 'm', 'a', 'd', 'd', 'l', 9, 0,
1090 : /* 9982 */ 'f', 'c', 's', 'e', 'l', 9, 0,
1091 : /* 9989 */ 'f', 't', 's', 's', 'e', 'l', 9, 0,
1092 : /* 9997 */ 's', 'q', 's', 'h', 'l', 9, 0,
1093 : /* 10004 */ 'u', 'q', 's', 'h', 'l', 9, 0,
1094 : /* 10011 */ 's', 'q', 'r', 's', 'h', 'l', 9, 0,
1095 : /* 10019 */ 'u', 'q', 'r', 's', 'h', 'l', 9, 0,
1096 : /* 10027 */ 's', 'r', 's', 'h', 'l', 9, 0,
1097 : /* 10034 */ 'u', 'r', 's', 'h', 'l', 9, 0,
1098 : /* 10041 */ 's', 's', 'h', 'l', 9, 0,
1099 : /* 10047 */ 'u', 's', 'h', 'l', 9, 0,
1100 : /* 10053 */ 's', 'q', 'd', 'm', 'u', 'l', 'l', 9, 0,
1101 : /* 10062 */ 'l', 'd', 's', 'm', 'i', 'n', 'l', 9, 0,
1102 : /* 10071 */ 'l', 'd', 'u', 'm', 'i', 'n', 'l', 9, 0,
1103 : /* 10080 */ 'a', 'd', 'd', 'p', 'l', 9, 0,
1104 : /* 10087 */ 'c', 'a', 's', 'p', 'l', 9, 0,
1105 : /* 10094 */ 's', 'w', 'p', 'l', 9, 0,
1106 : /* 10100 */ 'l', 'd', 'c', 'l', 'r', 'l', 9, 0,
1107 : /* 10108 */ 'l', 'd', 'e', 'o', 'r', 'l', 9, 0,
1108 : /* 10116 */ 'c', 'a', 's', 'l', 9, 0,
1109 : /* 10122 */ 's', 'q', 'd', 'm', 'l', 's', 'l', 9, 0,
1110 : /* 10131 */ 'f', 'm', 'l', 's', 'l', 9, 0,
1111 : /* 10138 */ 's', 'y', 's', 'l', 9, 0,
1112 : /* 10144 */ 'l', 'd', 's', 'e', 't', 'l', 9, 0,
1113 : /* 10152 */ 'f', 'c', 'v', 't', 'l', 9, 0,
1114 : /* 10159 */ 'f', 'm', 'u', 'l', 9, 0,
1115 : /* 10165 */ 'f', 'n', 'm', 'u', 'l', 9, 0,
1116 : /* 10172 */ 'f', 't', 's', 'm', 'u', 'l', 9, 0,
1117 : /* 10180 */ 'a', 'd', 'd', 'v', 'l', 9, 0,
1118 : /* 10187 */ 'r', 'd', 'v', 'l', 9, 0,
1119 : /* 10193 */ 'l', 'd', 's', 'm', 'a', 'x', 'l', 9, 0,
1120 : /* 10202 */ 'l', 'd', 'u', 'm', 'a', 'x', 'l', 9, 0,
1121 : /* 10211 */ 's', 'b', 'f', 'm', 9, 0,
1122 : /* 10217 */ 'u', 'b', 'f', 'm', 9, 0,
1123 : /* 10223 */ 'p', 'r', 'f', 'm', 9, 0,
1124 : /* 10229 */ 'f', 'm', 'i', 'n', 'n', 'm', 9, 0,
1125 : /* 10237 */ 'f', 'm', 'a', 'x', 'n', 'm', 9, 0,
1126 : /* 10245 */ 'd', 'u', 'p', 'm', 9, 0,
1127 : /* 10251 */ 'f', 'r', 'i', 'n', 't', 'm', 9, 0,
1128 : /* 10259 */ 'p', 'r', 'f', 'u', 'm', 9, 0,
1129 : /* 10266 */ 'f', 'm', 'i', 'n', 9, 0,
1130 : /* 10272 */ 'l', 'd', 's', 'm', 'i', 'n', 9, 0,
1131 : /* 10280 */ 'l', 'd', 'u', 'm', 'i', 'n', 9, 0,
1132 : /* 10288 */ 'b', 'r', 'k', 'n', 9, 0,
1133 : /* 10294 */ 'c', 'c', 'm', 'n', 9, 0,
1134 : /* 10300 */ 'e', 'o', 'n', 9, 0,
1135 : /* 10305 */ 's', 'q', 's', 'h', 'r', 'n', 9, 0,
1136 : /* 10313 */ 'u', 'q', 's', 'h', 'r', 'n', 9, 0,
1137 : /* 10321 */ 's', 'q', 'r', 's', 'h', 'r', 'n', 9, 0,
1138 : /* 10330 */ 'u', 'q', 'r', 's', 'h', 'r', 'n', 9, 0,
1139 : /* 10339 */ 'o', 'r', 'n', 9, 0,
1140 : /* 10344 */ 'f', 'r', 'i', 'n', 't', 'n', 9, 0,
1141 : /* 10352 */ 'f', 'c', 'v', 't', 'n', 9, 0,
1142 : /* 10359 */ 's', 'q', 'x', 't', 'n', 9, 0,
1143 : /* 10366 */ 'u', 'q', 'x', 't', 'n', 9, 0,
1144 : /* 10373 */ 's', 'q', 's', 'h', 'r', 'u', 'n', 9, 0,
1145 : /* 10382 */ 's', 'q', 'r', 's', 'h', 'r', 'u', 'n', 9, 0,
1146 : /* 10392 */ 's', 'q', 'x', 't', 'u', 'n', 9, 0,
1147 : /* 10400 */ 'm', 'o', 'v', 'n', 9, 0,
1148 : /* 10406 */ 'f', 'c', 'v', 't', 'x', 'n', 9, 0,
1149 : /* 10414 */ 'w', 'h', 'i', 'l', 'e', 'l', 'o', 9, 0,
1150 : /* 10423 */ 'p', 'u', 'n', 'p', 'k', 'l', 'o', 9, 0,
1151 : /* 10432 */ 's', 'u', 'n', 'p', 'k', 'l', 'o', 9, 0,
1152 : /* 10441 */ 'u', 'u', 'n', 'p', 'k', 'l', 'o', 9, 0,
1153 : /* 10450 */ 'c', 'm', 'p', 'l', 'o', 9, 0,
1154 : /* 10457 */ 'f', 'c', 'm', 'u', 'o', 9, 0,
1155 : /* 10464 */ 's', 'u', 'b', 'p', 9, 0,
1156 : /* 10470 */ 's', 'q', 'd', 'e', 'c', 'p', 9, 0,
1157 : /* 10478 */ 'u', 'q', 'd', 'e', 'c', 'p', 9, 0,
1158 : /* 10486 */ 's', 'q', 'i', 'n', 'c', 'p', 9, 0,
1159 : /* 10494 */ 'u', 'q', 'i', 'n', 'c', 'p', 9, 0,
1160 : /* 10502 */ 'l', 'd', 'p', 9, 0,
1161 : /* 10507 */ 's', 't', 'g', 'p', 9, 0,
1162 : /* 10513 */ 'f', 'c', 'c', 'm', 'p', 9, 0,
1163 : /* 10520 */ 'f', 'c', 'm', 'p', 9, 0,
1164 : /* 10526 */ 'l', 'd', 'n', 'p', 9, 0,
1165 : /* 10532 */ 's', 't', 'n', 'p', 9, 0,
1166 : /* 10538 */ 'a', 'd', 'r', 'p', 9, 0,
1167 : /* 10544 */ 'c', 'a', 's', 'p', 9, 0,
1168 : /* 10550 */ 'c', 'n', 't', 'p', 9, 0,
1169 : /* 10556 */ 'f', 'r', 'i', 'n', 't', 'p', 9, 0,
1170 : /* 10564 */ 's', 't', 'p', 9, 0,
1171 : /* 10569 */ 'f', 'd', 'u', 'p', 9, 0,
1172 : /* 10575 */ 's', 'w', 'p', 9, 0,
1173 : /* 10580 */ 'l', 'd', 'a', 'x', 'p', 9, 0,
1174 : /* 10587 */ 'l', 'd', 'x', 'p', 9, 0,
1175 : /* 10593 */ 's', 't', 'l', 'x', 'p', 9, 0,
1176 : /* 10600 */ 's', 't', 'x', 'p', 9, 0,
1177 : /* 10606 */ 'p', 'm', 'u', 'l', 'l', '2', '.', '1', 'q', 9, 0,
1178 : /* 10617 */ 'p', 'm', 'u', 'l', 'l', '.', '1', 'q', 9, 0,
1179 : /* 10627 */ 'f', 'c', 'm', 'e', 'q', 9, 0,
1180 : /* 10634 */ 'c', 't', 'e', 'r', 'm', 'e', 'q', 9, 0,
1181 : /* 10643 */ 'c', 'm', 'p', 'e', 'q', 9, 0,
1182 : /* 10650 */ 'l', 'd', '1', 'r', 9, 0,
1183 : /* 10656 */ 'l', 'd', '2', 'r', 9, 0,
1184 : /* 10662 */ 'l', 'd', '3', 'r', 9, 0,
1185 : /* 10668 */ 'l', 'd', '4', 'r', 9, 0,
1186 : /* 10674 */ 'l', 'd', 'a', 'r', 9, 0,
1187 : /* 10680 */ 'l', 'd', 'l', 'a', 'r', 9, 0,
1188 : /* 10687 */ 'f', 's', 'u', 'b', 'r', 9, 0,
1189 : /* 10694 */ 'a', 'd', 'r', 9, 0,
1190 : /* 10699 */ 'l', 'd', 'r', 9, 0,
1191 : /* 10704 */ 'r', 'd', 'f', 'f', 'r', 9, 0,
1192 : /* 10711 */ 'w', 'r', 'f', 'f', 'r', 9, 0,
1193 : /* 10718 */ 's', 'r', 's', 'h', 'r', 9, 0,
1194 : /* 10725 */ 'u', 'r', 's', 'h', 'r', 9, 0,
1195 : /* 10732 */ 's', 's', 'h', 'r', 9, 0,
1196 : /* 10738 */ 'u', 's', 'h', 'r', 9, 0,
1197 : /* 10744 */ 'b', 'l', 'r', 9, 0,
1198 : /* 10749 */ 'l', 'd', 'c', 'l', 'r', 9, 0,
1199 : /* 10756 */ 's', 't', 'l', 'l', 'r', 9, 0,
1200 : /* 10763 */ 'l', 's', 'l', 'r', 9, 0,
1201 : /* 10769 */ 's', 't', 'l', 'r', 9, 0,
1202 : /* 10775 */ 'l', 'd', 'e', 'o', 'r', 9, 0,
1203 : /* 10782 */ 'n', 'o', 'r', 9, 0,
1204 : /* 10787 */ 'r', 'o', 'r', 9, 0,
1205 : /* 10792 */ 'l', 'd', 'a', 'p', 'r', 9, 0,
1206 : /* 10799 */ 'o', 'r', 'r', 9, 0,
1207 : /* 10804 */ 'a', 's', 'r', 'r', 9, 0,
1208 : /* 10810 */ 'l', 's', 'r', 'r', 9, 0,
1209 : /* 10816 */ 'a', 's', 'r', 9, 0,
1210 : /* 10821 */ 'l', 's', 'r', 9, 0,
1211 : /* 10826 */ 'm', 's', 'r', 9, 0,
1212 : /* 10831 */ 'i', 'n', 's', 'r', 9, 0,
1213 : /* 10837 */ 'l', 'd', 't', 'r', 9, 0,
1214 : /* 10843 */ 's', 't', 'r', 9, 0,
1215 : /* 10848 */ 's', 't', 't', 'r', 9, 0,
1216 : /* 10854 */ 'e', 'x', 't', 'r', 9, 0,
1217 : /* 10860 */ 'l', 'd', 'u', 'r', 9, 0,
1218 : /* 10866 */ 's', 't', 'l', 'u', 'r', 9, 0,
1219 : /* 10873 */ 'l', 'd', 'a', 'p', 'u', 'r', 9, 0,
1220 : /* 10881 */ 's', 't', 'u', 'r', 9, 0,
1221 : /* 10887 */ 'f', 'd', 'i', 'v', 'r', 9, 0,
1222 : /* 10894 */ 's', 'd', 'i', 'v', 'r', 9, 0,
1223 : /* 10901 */ 'u', 'd', 'i', 'v', 'r', 9, 0,
1224 : /* 10908 */ 'l', 'd', 'a', 'x', 'r', 9, 0,
1225 : /* 10915 */ 'l', 'd', 'x', 'r', 9, 0,
1226 : /* 10921 */ 's', 't', 'l', 'x', 'r', 9, 0,
1227 : /* 10928 */ 's', 't', 'x', 'r', 9, 0,
1228 : /* 10934 */ 'f', 'm', 'l', 'a', '.', 's', 9, 0,
1229 : /* 10942 */ 's', 'q', 'r', 'd', 'm', 'l', 'a', 'h', '.', 's', 9, 0,
1230 : /* 10954 */ 's', 'q', 'd', 'm', 'u', 'l', 'h', '.', 's', 9, 0,
1231 : /* 10965 */ 's', 'q', 'r', 'd', 'm', 'u', 'l', 'h', '.', 's', 9, 0,
1232 : /* 10977 */ 's', 'q', 'r', 'd', 'm', 'l', 's', 'h', '.', 's', 9, 0,
1233 : /* 10989 */ 's', 'q', 'd', 'm', 'l', 'a', 'l', '.', 's', 9, 0,
1234 : /* 11000 */ 's', 'q', 'd', 'm', 'u', 'l', 'l', '.', 's', 9, 0,
1235 : /* 11011 */ 's', 'q', 'd', 'm', 'l', 's', 'l', '.', 's', 9, 0,
1236 : /* 11022 */ 'f', 'm', 'u', 'l', '.', 's', 9, 0,
1237 : /* 11030 */ 'f', 'm', 'l', 's', '.', 's', 9, 0,
1238 : /* 11038 */ 'i', 'n', 's', '.', 's', 9, 0,
1239 : /* 11045 */ 's', 'm', 'o', 'v', '.', 's', 9, 0,
1240 : /* 11053 */ 'u', 'm', 'o', 'v', '.', 's', 9, 0,
1241 : /* 11061 */ 'f', 'm', 'u', 'l', 'x', '.', 's', 9, 0,
1242 : /* 11070 */ 't', 'r', 'n', '1', '.', '2', 's', 9, 0,
1243 : /* 11079 */ 'z', 'i', 'p', '1', '.', '2', 's', 9, 0,
1244 : /* 11088 */ 'u', 'z', 'p', '1', '.', '2', 's', 9, 0,
1245 : /* 11097 */ 't', 'r', 'n', '2', '.', '2', 's', 9, 0,
1246 : /* 11106 */ 'z', 'i', 'p', '2', '.', '2', 's', 9, 0,
1247 : /* 11115 */ 'u', 'z', 'p', '2', '.', '2', 's', 9, 0,
1248 : /* 11124 */ 'r', 'e', 'v', '6', '4', '.', '2', 's', 9, 0,
1249 : /* 11134 */ 's', 'a', 'b', 'a', '.', '2', 's', 9, 0,
1250 : /* 11143 */ 'u', 'a', 'b', 'a', '.', '2', 's', 9, 0,
1251 : /* 11152 */ 'f', 'c', 'm', 'l', 'a', '.', '2', 's', 9, 0,
1252 : /* 11162 */ 'f', 'm', 'l', 'a', '.', '2', 's', 9, 0,
1253 : /* 11171 */ 's', 'r', 's', 'r', 'a', '.', '2', 's', 9, 0,
1254 : /* 11181 */ 'u', 'r', 's', 'r', 'a', '.', '2', 's', 9, 0,
1255 : /* 11191 */ 's', 's', 'r', 'a', '.', '2', 's', 9, 0,
1256 : /* 11200 */ 'u', 's', 'r', 'a', '.', '2', 's', 9, 0,
1257 : /* 11209 */ 'f', 'r', 'i', 'n', 't', 'a', '.', '2', 's', 9, 0,
1258 : /* 11220 */ 'f', 's', 'u', 'b', '.', '2', 's', 9, 0,
1259 : /* 11229 */ 's', 'h', 's', 'u', 'b', '.', '2', 's', 9, 0,
1260 : /* 11239 */ 'u', 'h', 's', 'u', 'b', '.', '2', 's', 9, 0,
1261 : /* 11249 */ 's', 'q', 's', 'u', 'b', '.', '2', 's', 9, 0,
1262 : /* 11259 */ 'u', 'q', 's', 'u', 'b', '.', '2', 's', 9, 0,
1263 : /* 11269 */ 'b', 'i', 'c', '.', '2', 's', 9, 0,
1264 : /* 11277 */ 'f', 'a', 'b', 'd', '.', '2', 's', 9, 0,
1265 : /* 11286 */ 's', 'a', 'b', 'd', '.', '2', 's', 9, 0,
1266 : /* 11295 */ 'u', 'a', 'b', 'd', '.', '2', 's', 9, 0,
1267 : /* 11304 */ 'f', 'c', 'a', 'd', 'd', '.', '2', 's', 9, 0,
1268 : /* 11314 */ 'f', 'a', 'd', 'd', '.', '2', 's', 9, 0,
1269 : /* 11323 */ 's', 'r', 'h', 'a', 'd', 'd', '.', '2', 's', 9, 0,
1270 : /* 11334 */ 'u', 'r', 'h', 'a', 'd', 'd', '.', '2', 's', 9, 0,
1271 : /* 11345 */ 's', 'h', 'a', 'd', 'd', '.', '2', 's', 9, 0,
1272 : /* 11355 */ 'u', 'h', 'a', 'd', 'd', '.', '2', 's', 9, 0,
1273 : /* 11365 */ 'u', 's', 'q', 'a', 'd', 'd', '.', '2', 's', 9, 0,
1274 : /* 11376 */ 's', 'u', 'q', 'a', 'd', 'd', '.', '2', 's', 9, 0,
1275 : /* 11387 */ 'f', 'a', 'c', 'g', 'e', '.', '2', 's', 9, 0,
1276 : /* 11397 */ 'f', 'c', 'm', 'g', 'e', '.', '2', 's', 9, 0,
1277 : /* 11407 */ 'f', 'c', 'm', 'l', 'e', '.', '2', 's', 9, 0,
1278 : /* 11417 */ 'f', 'r', 'e', 'c', 'p', 'e', '.', '2', 's', 9, 0,
1279 : /* 11428 */ 'u', 'r', 'e', 'c', 'p', 'e', '.', '2', 's', 9, 0,
1280 : /* 11439 */ 'f', 'r', 's', 'q', 'r', 't', 'e', '.', '2', 's', 9, 0,
1281 : /* 11451 */ 'u', 'r', 's', 'q', 'r', 't', 'e', '.', '2', 's', 9, 0,
1282 : /* 11463 */ 's', 'c', 'v', 't', 'f', '.', '2', 's', 9, 0,
1283 : /* 11473 */ 'u', 'c', 'v', 't', 'f', '.', '2', 's', 9, 0,
1284 : /* 11483 */ 'f', 'n', 'e', 'g', '.', '2', 's', 9, 0,
1285 : /* 11492 */ 's', 'q', 'n', 'e', 'g', '.', '2', 's', 9, 0,
1286 : /* 11502 */ 's', 'q', 'r', 'd', 'm', 'l', 'a', 'h', '.', '2', 's', 9, 0,
1287 : /* 11515 */ 's', 'q', 'd', 'm', 'u', 'l', 'h', '.', '2', 's', 9, 0,
1288 : /* 11527 */ 's', 'q', 'r', 'd', 'm', 'u', 'l', 'h', '.', '2', 's', 9, 0,
1289 : /* 11540 */ 's', 'q', 'r', 'd', 'm', 'l', 's', 'h', '.', '2', 's', 9, 0,
1290 : /* 11553 */ 'c', 'm', 'h', 'i', '.', '2', 's', 9, 0,
1291 : /* 11562 */ 's', 'l', 'i', '.', '2', 's', 9, 0,
1292 : /* 11570 */ 'm', 'v', 'n', 'i', '.', '2', 's', 9, 0,
1293 : /* 11579 */ 's', 'r', 'i', '.', '2', 's', 9, 0,
1294 : /* 11587 */ 'f', 'r', 'i', 'n', 't', 'i', '.', '2', 's', 9, 0,
1295 : /* 11598 */ 'm', 'o', 'v', 'i', '.', '2', 's', 9, 0,
1296 : /* 11607 */ 's', 'q', 's', 'h', 'l', '.', '2', 's', 9, 0,
1297 : /* 11617 */ 'u', 'q', 's', 'h', 'l', '.', '2', 's', 9, 0,
1298 : /* 11627 */ 's', 'q', 'r', 's', 'h', 'l', '.', '2', 's', 9, 0,
1299 : /* 11638 */ 'u', 'q', 'r', 's', 'h', 'l', '.', '2', 's', 9, 0,
1300 : /* 11649 */ 's', 'r', 's', 'h', 'l', '.', '2', 's', 9, 0,
1301 : /* 11659 */ 'u', 'r', 's', 'h', 'l', '.', '2', 's', 9, 0,
1302 : /* 11669 */ 's', 's', 'h', 'l', '.', '2', 's', 9, 0,
1303 : /* 11678 */ 'u', 's', 'h', 'l', '.', '2', 's', 9, 0,
1304 : /* 11687 */ 'f', 'm', 'u', 'l', '.', '2', 's', 9, 0,
1305 : /* 11696 */ 'f', 'm', 'i', 'n', 'n', 'm', '.', '2', 's', 9, 0,
1306 : /* 11707 */ 'f', 'm', 'a', 'x', 'n', 'm', '.', '2', 's', 9, 0,
1307 : /* 11718 */ 'f', 'r', 'i', 'n', 't', 'm', '.', '2', 's', 9, 0,
1308 : /* 11729 */ 'r', 's', 'u', 'b', 'h', 'n', '.', '2', 's', 9, 0,
1309 : /* 11740 */ 'r', 'a', 'd', 'd', 'h', 'n', '.', '2', 's', 9, 0,
1310 : /* 11751 */ 'f', 'm', 'i', 'n', '.', '2', 's', 9, 0,
1311 : /* 11760 */ 's', 'm', 'i', 'n', '.', '2', 's', 9, 0,
1312 : /* 11769 */ 'u', 'm', 'i', 'n', '.', '2', 's', 9, 0,
1313 : /* 11778 */ 's', 'q', 's', 'h', 'r', 'n', '.', '2', 's', 9, 0,
1314 : /* 11789 */ 'u', 'q', 's', 'h', 'r', 'n', '.', '2', 's', 9, 0,
1315 : /* 11800 */ 's', 'q', 'r', 's', 'h', 'r', 'n', '.', '2', 's', 9, 0,
1316 : /* 11812 */ 'u', 'q', 'r', 's', 'h', 'r', 'n', '.', '2', 's', 9, 0,
1317 : /* 11824 */ 'f', 'r', 'i', 'n', 't', 'n', '.', '2', 's', 9, 0,
1318 : /* 11835 */ 's', 'q', 'x', 't', 'n', '.', '2', 's', 9, 0,
1319 : /* 11845 */ 'u', 'q', 'x', 't', 'n', '.', '2', 's', 9, 0,
1320 : /* 11855 */ 's', 'q', 's', 'h', 'r', 'u', 'n', '.', '2', 's', 9, 0,
1321 : /* 11867 */ 's', 'q', 'r', 's', 'h', 'r', 'u', 'n', '.', '2', 's', 9, 0,
1322 : /* 11880 */ 's', 'q', 'x', 't', 'u', 'n', '.', '2', 's', 9, 0,
1323 : /* 11891 */ 'f', 'a', 'd', 'd', 'p', '.', '2', 's', 9, 0,
1324 : /* 11901 */ 's', 'a', 'd', 'a', 'l', 'p', '.', '2', 's', 9, 0,
1325 : /* 11912 */ 'u', 'a', 'd', 'a', 'l', 'p', '.', '2', 's', 9, 0,
1326 : /* 11923 */ 's', 'a', 'd', 'd', 'l', 'p', '.', '2', 's', 9, 0,
1327 : /* 11934 */ 'u', 'a', 'd', 'd', 'l', 'p', '.', '2', 's', 9, 0,
1328 : /* 11945 */ 'f', 'm', 'i', 'n', 'n', 'm', 'p', '.', '2', 's', 9, 0,
1329 : /* 11957 */ 'f', 'm', 'a', 'x', 'n', 'm', 'p', '.', '2', 's', 9, 0,
1330 : /* 11969 */ 'f', 'm', 'i', 'n', 'p', '.', '2', 's', 9, 0,
1331 : /* 11979 */ 's', 'm', 'i', 'n', 'p', '.', '2', 's', 9, 0,
1332 : /* 11989 */ 'u', 'm', 'i', 'n', 'p', '.', '2', 's', 9, 0,
1333 : /* 11999 */ 'f', 'r', 'i', 'n', 't', 'p', '.', '2', 's', 9, 0,
1334 : /* 12010 */ 'd', 'u', 'p', '.', '2', 's', 9, 0,
1335 : /* 12018 */ 'f', 'm', 'a', 'x', 'p', '.', '2', 's', 9, 0,
1336 : /* 12028 */ 's', 'm', 'a', 'x', 'p', '.', '2', 's', 9, 0,
1337 : /* 12038 */ 'u', 'm', 'a', 'x', 'p', '.', '2', 's', 9, 0,
1338 : /* 12048 */ 'f', 'c', 'm', 'e', 'q', '.', '2', 's', 9, 0,
1339 : /* 12058 */ 's', 'r', 's', 'h', 'r', '.', '2', 's', 9, 0,
1340 : /* 12068 */ 'u', 'r', 's', 'h', 'r', '.', '2', 's', 9, 0,
1341 : /* 12078 */ 's', 's', 'h', 'r', '.', '2', 's', 9, 0,
1342 : /* 12087 */ 'u', 's', 'h', 'r', '.', '2', 's', 9, 0,
1343 : /* 12096 */ 'o', 'r', 'r', '.', '2', 's', 9, 0,
1344 : /* 12104 */ 'f', 'c', 'v', 't', 'a', 's', '.', '2', 's', 9, 0,
1345 : /* 12115 */ 'f', 'a', 'b', 's', '.', '2', 's', 9, 0,
1346 : /* 12124 */ 's', 'q', 'a', 'b', 's', '.', '2', 's', 9, 0,
1347 : /* 12134 */ 'c', 'm', 'h', 's', '.', '2', 's', 9, 0,
1348 : /* 12143 */ 'c', 'l', 's', '.', '2', 's', 9, 0,
1349 : /* 12151 */ 'f', 'm', 'l', 's', '.', '2', 's', 9, 0,
1350 : /* 12160 */ 'f', 'c', 'v', 't', 'm', 's', '.', '2', 's', 9, 0,
1351 : /* 12171 */ 'f', 'c', 'v', 't', 'n', 's', '.', '2', 's', 9, 0,
1352 : /* 12182 */ 'f', 'r', 'e', 'c', 'p', 's', '.', '2', 's', 9, 0,
1353 : /* 12193 */ 'f', 'c', 'v', 't', 'p', 's', '.', '2', 's', 9, 0,
1354 : /* 12204 */ 'f', 'r', 's', 'q', 'r', 't', 's', '.', '2', 's', 9, 0,
1355 : /* 12216 */ 'f', 'c', 'v', 't', 'z', 's', '.', '2', 's', 9, 0,
1356 : /* 12227 */ 'f', 'a', 'c', 'g', 't', '.', '2', 's', 9, 0,
1357 : /* 12237 */ 'f', 'c', 'm', 'g', 't', '.', '2', 's', 9, 0,
1358 : /* 12247 */ 'f', 'c', 'm', 'l', 't', '.', '2', 's', 9, 0,
1359 : /* 12257 */ 'f', 's', 'q', 'r', 't', '.', '2', 's', 9, 0,
1360 : /* 12267 */ 'c', 'm', 't', 's', 't', '.', '2', 's', 9, 0,
1361 : /* 12277 */ 'f', 'c', 'v', 't', 'a', 'u', '.', '2', 's', 9, 0,
1362 : /* 12288 */ 's', 'q', 's', 'h', 'l', 'u', '.', '2', 's', 9, 0,
1363 : /* 12299 */ 'f', 'c', 'v', 't', 'm', 'u', '.', '2', 's', 9, 0,
1364 : /* 12310 */ 'f', 'c', 'v', 't', 'n', 'u', '.', '2', 's', 9, 0,
1365 : /* 12321 */ 'f', 'c', 'v', 't', 'p', 'u', '.', '2', 's', 9, 0,
1366 : /* 12332 */ 'f', 'c', 'v', 't', 'z', 'u', '.', '2', 's', 9, 0,
1367 : /* 12343 */ 'f', 'd', 'i', 'v', '.', '2', 's', 9, 0,
1368 : /* 12352 */ 'f', 'm', 'o', 'v', '.', '2', 's', 9, 0,
1369 : /* 12361 */ 'f', 'r', 'i', 'n', 't', '3', '2', 'x', '.', '2', 's', 9, 0,
1370 : /* 12374 */ 'f', 'r', 'i', 'n', 't', '6', '4', 'x', '.', '2', 's', 9, 0,
1371 : /* 12387 */ 'f', 'm', 'a', 'x', '.', '2', 's', 9, 0,
1372 : /* 12396 */ 's', 'm', 'a', 'x', '.', '2', 's', 9, 0,
1373 : /* 12405 */ 'u', 'm', 'a', 'x', '.', '2', 's', 9, 0,
1374 : /* 12414 */ 'f', 'm', 'u', 'l', 'x', '.', '2', 's', 9, 0,
1375 : /* 12424 */ 'f', 'r', 'i', 'n', 't', 'x', '.', '2', 's', 9, 0,
1376 : /* 12435 */ 'f', 'r', 'i', 'n', 't', '3', '2', 'z', '.', '2', 's', 9, 0,
1377 : /* 12448 */ 'f', 'r', 'i', 'n', 't', '6', '4', 'z', '.', '2', 's', 9, 0,
1378 : /* 12461 */ 'c', 'l', 'z', '.', '2', 's', 9, 0,
1379 : /* 12469 */ 'f', 'r', 'i', 'n', 't', 'z', '.', '2', 's', 9, 0,
1380 : /* 12480 */ 's', 'h', 'a', '1', 's', 'u', '0', '.', '4', 's', 9, 0,
1381 : /* 12492 */ 's', 'h', 'a', '2', '5', '6', 's', 'u', '0', '.', '4', 's', 9, 0,
1382 : /* 12506 */ 't', 'r', 'n', '1', '.', '4', 's', 9, 0,
1383 : /* 12515 */ 'z', 'i', 'p', '1', '.', '4', 's', 9, 0,
1384 : /* 12524 */ 'u', 'z', 'p', '1', '.', '4', 's', 9, 0,
1385 : /* 12533 */ 's', 'h', 'a', '1', 's', 'u', '1', '.', '4', 's', 9, 0,
1386 : /* 12545 */ 's', 'h', 'a', '2', '5', '6', 's', 'u', '1', '.', '4', 's', 9, 0,
1387 : /* 12559 */ 's', 'h', 'a', '2', '5', '6', 'h', '2', '.', '4', 's', 9, 0,
1388 : /* 12572 */ 's', 'a', 'b', 'a', 'l', '2', '.', '4', 's', 9, 0,
1389 : /* 12583 */ 'u', 'a', 'b', 'a', 'l', '2', '.', '4', 's', 9, 0,
1390 : /* 12594 */ 's', 'q', 'd', 'm', 'l', 'a', 'l', '2', '.', '4', 's', 9, 0,
1391 : /* 12607 */ 's', 'm', 'l', 'a', 'l', '2', '.', '4', 's', 9, 0,
1392 : /* 12618 */ 'u', 'm', 'l', 'a', 'l', '2', '.', '4', 's', 9, 0,
1393 : /* 12629 */ 's', 's', 'u', 'b', 'l', '2', '.', '4', 's', 9, 0,
1394 : /* 12640 */ 'u', 's', 'u', 'b', 'l', '2', '.', '4', 's', 9, 0,
1395 : /* 12651 */ 's', 'a', 'b', 'd', 'l', '2', '.', '4', 's', 9, 0,
1396 : /* 12662 */ 'u', 'a', 'b', 'd', 'l', '2', '.', '4', 's', 9, 0,
1397 : /* 12673 */ 's', 'a', 'd', 'd', 'l', '2', '.', '4', 's', 9, 0,
1398 : /* 12684 */ 'u', 'a', 'd', 'd', 'l', '2', '.', '4', 's', 9, 0,
1399 : /* 12695 */ 's', 's', 'h', 'l', 'l', '2', '.', '4', 's', 9, 0,
1400 : /* 12706 */ 'u', 's', 'h', 'l', 'l', '2', '.', '4', 's', 9, 0,
1401 : /* 12717 */ 's', 'q', 'd', 'm', 'u', 'l', 'l', '2', '.', '4', 's', 9, 0,
1402 : /* 12730 */ 's', 'm', 'u', 'l', 'l', '2', '.', '4', 's', 9, 0,
1403 : /* 12741 */ 'u', 'm', 'u', 'l', 'l', '2', '.', '4', 's', 9, 0,
1404 : /* 12752 */ 's', 'q', 'd', 'm', 'l', 's', 'l', '2', '.', '4', 's', 9, 0,
1405 : /* 12765 */ 's', 'm', 'l', 's', 'l', '2', '.', '4', 's', 9, 0,
1406 : /* 12776 */ 'u', 'm', 'l', 's', 'l', '2', '.', '4', 's', 9, 0,
1407 : /* 12787 */ 'r', 's', 'u', 'b', 'h', 'n', '2', '.', '4', 's', 9, 0,
1408 : /* 12799 */ 'r', 'a', 'd', 'd', 'h', 'n', '2', '.', '4', 's', 9, 0,
1409 : /* 12811 */ 's', 'q', 's', 'h', 'r', 'n', '2', '.', '4', 's', 9, 0,
1410 : /* 12823 */ 'u', 'q', 's', 'h', 'r', 'n', '2', '.', '4', 's', 9, 0,
1411 : /* 12835 */ 's', 'q', 'r', 's', 'h', 'r', 'n', '2', '.', '4', 's', 9, 0,
1412 : /* 12848 */ 'u', 'q', 'r', 's', 'h', 'r', 'n', '2', '.', '4', 's', 9, 0,
1413 : /* 12861 */ 't', 'r', 'n', '2', '.', '4', 's', 9, 0,
1414 : /* 12870 */ 's', 'q', 'x', 't', 'n', '2', '.', '4', 's', 9, 0,
1415 : /* 12881 */ 'u', 'q', 'x', 't', 'n', '2', '.', '4', 's', 9, 0,
1416 : /* 12892 */ 's', 'q', 's', 'h', 'r', 'u', 'n', '2', '.', '4', 's', 9, 0,
1417 : /* 12905 */ 's', 'q', 'r', 's', 'h', 'r', 'u', 'n', '2', '.', '4', 's', 9, 0,
1418 : /* 12919 */ 's', 'q', 'x', 't', 'u', 'n', '2', '.', '4', 's', 9, 0,
1419 : /* 12931 */ 'z', 'i', 'p', '2', '.', '4', 's', 9, 0,
1420 : /* 12940 */ 'u', 'z', 'p', '2', '.', '4', 's', 9, 0,
1421 : /* 12949 */ 's', 's', 'u', 'b', 'w', '2', '.', '4', 's', 9, 0,
1422 : /* 12960 */ 'u', 's', 'u', 'b', 'w', '2', '.', '4', 's', 9, 0,
1423 : /* 12971 */ 's', 'a', 'd', 'd', 'w', '2', '.', '4', 's', 9, 0,
1424 : /* 12982 */ 'u', 'a', 'd', 'd', 'w', '2', '.', '4', 's', 9, 0,
1425 : /* 12993 */ 'r', 'e', 'v', '6', '4', '.', '4', 's', 9, 0,
1426 : /* 13003 */ 's', 'a', 'b', 'a', '.', '4', 's', 9, 0,
1427 : /* 13012 */ 'u', 'a', 'b', 'a', '.', '4', 's', 9, 0,
1428 : /* 13021 */ 'f', 'c', 'm', 'l', 'a', '.', '4', 's', 9, 0,
1429 : /* 13031 */ 'f', 'm', 'l', 'a', '.', '4', 's', 9, 0,
1430 : /* 13040 */ 's', 'r', 's', 'r', 'a', '.', '4', 's', 9, 0,
1431 : /* 13050 */ 'u', 'r', 's', 'r', 'a', '.', '4', 's', 9, 0,
1432 : /* 13060 */ 's', 's', 'r', 'a', '.', '4', 's', 9, 0,
1433 : /* 13069 */ 'u', 's', 'r', 'a', '.', '4', 's', 9, 0,
1434 : /* 13078 */ 'f', 'r', 'i', 'n', 't', 'a', '.', '4', 's', 9, 0,
1435 : /* 13089 */ 'f', 's', 'u', 'b', '.', '4', 's', 9, 0,
1436 : /* 13098 */ 's', 'h', 's', 'u', 'b', '.', '4', 's', 9, 0,
1437 : /* 13108 */ 'u', 'h', 's', 'u', 'b', '.', '4', 's', 9, 0,
1438 : /* 13118 */ 's', 'q', 's', 'u', 'b', '.', '4', 's', 9, 0,
1439 : /* 13128 */ 'u', 'q', 's', 'u', 'b', '.', '4', 's', 9, 0,
1440 : /* 13138 */ 's', 'h', 'a', '1', 'c', '.', '4', 's', 9, 0,
1441 : /* 13148 */ 'b', 'i', 'c', '.', '4', 's', 9, 0,
1442 : /* 13156 */ 'f', 'a', 'b', 'd', '.', '4', 's', 9, 0,
1443 : /* 13165 */ 's', 'a', 'b', 'd', '.', '4', 's', 9, 0,
1444 : /* 13174 */ 'u', 'a', 'b', 'd', '.', '4', 's', 9, 0,
1445 : /* 13183 */ 'f', 'c', 'a', 'd', 'd', '.', '4', 's', 9, 0,
1446 : /* 13193 */ 'f', 'a', 'd', 'd', '.', '4', 's', 9, 0,
1447 : /* 13202 */ 's', 'r', 'h', 'a', 'd', 'd', '.', '4', 's', 9, 0,
1448 : /* 13213 */ 'u', 'r', 'h', 'a', 'd', 'd', '.', '4', 's', 9, 0,
1449 : /* 13224 */ 's', 'h', 'a', 'd', 'd', '.', '4', 's', 9, 0,
1450 : /* 13234 */ 'u', 'h', 'a', 'd', 'd', '.', '4', 's', 9, 0,
1451 : /* 13244 */ 'u', 's', 'q', 'a', 'd', 'd', '.', '4', 's', 9, 0,
1452 : /* 13255 */ 's', 'u', 'q', 'a', 'd', 'd', '.', '4', 's', 9, 0,
1453 : /* 13266 */ 'f', 'a', 'c', 'g', 'e', '.', '4', 's', 9, 0,
1454 : /* 13276 */ 'f', 'c', 'm', 'g', 'e', '.', '4', 's', 9, 0,
1455 : /* 13286 */ 'f', 'c', 'm', 'l', 'e', '.', '4', 's', 9, 0,
1456 : /* 13296 */ 'f', 'r', 'e', 'c', 'p', 'e', '.', '4', 's', 9, 0,
1457 : /* 13307 */ 'u', 'r', 'e', 'c', 'p', 'e', '.', '4', 's', 9, 0,
1458 : /* 13318 */ 'f', 'r', 's', 'q', 'r', 't', 'e', '.', '4', 's', 9, 0,
1459 : /* 13330 */ 'u', 'r', 's', 'q', 'r', 't', 'e', '.', '4', 's', 9, 0,
1460 : /* 13342 */ 's', 'c', 'v', 't', 'f', '.', '4', 's', 9, 0,
1461 : /* 13352 */ 'u', 'c', 'v', 't', 'f', '.', '4', 's', 9, 0,
1462 : /* 13362 */ 'f', 'n', 'e', 'g', '.', '4', 's', 9, 0,
1463 : /* 13371 */ 's', 'q', 'n', 'e', 'g', '.', '4', 's', 9, 0,
1464 : /* 13381 */ 's', 'h', 'a', '2', '5', '6', 'h', '.', '4', 's', 9, 0,
1465 : /* 13393 */ 's', 'q', 'r', 'd', 'm', 'l', 'a', 'h', '.', '4', 's', 9, 0,
1466 : /* 13406 */ 's', 'q', 'd', 'm', 'u', 'l', 'h', '.', '4', 's', 9, 0,
1467 : /* 13418 */ 's', 'q', 'r', 'd', 'm', 'u', 'l', 'h', '.', '4', 's', 9, 0,
1468 : /* 13431 */ 's', 'q', 'r', 'd', 'm', 'l', 's', 'h', '.', '4', 's', 9, 0,
1469 : /* 13444 */ 'c', 'm', 'h', 'i', '.', '4', 's', 9, 0,
1470 : /* 13453 */ 's', 'l', 'i', '.', '4', 's', 9, 0,
1471 : /* 13461 */ 'm', 'v', 'n', 'i', '.', '4', 's', 9, 0,
1472 : /* 13470 */ 's', 'r', 'i', '.', '4', 's', 9, 0,
1473 : /* 13478 */ 'f', 'r', 'i', 'n', 't', 'i', '.', '4', 's', 9, 0,
1474 : /* 13489 */ 'm', 'o', 'v', 'i', '.', '4', 's', 9, 0,
1475 : /* 13498 */ 's', 'a', 'b', 'a', 'l', '.', '4', 's', 9, 0,
1476 : /* 13508 */ 'u', 'a', 'b', 'a', 'l', '.', '4', 's', 9, 0,
1477 : /* 13518 */ 's', 'q', 'd', 'm', 'l', 'a', 'l', '.', '4', 's', 9, 0,
1478 : /* 13530 */ 's', 'm', 'l', 'a', 'l', '.', '4', 's', 9, 0,
1479 : /* 13540 */ 'u', 'm', 'l', 'a', 'l', '.', '4', 's', 9, 0,
1480 : /* 13550 */ 's', 's', 'u', 'b', 'l', '.', '4', 's', 9, 0,
1481 : /* 13560 */ 'u', 's', 'u', 'b', 'l', '.', '4', 's', 9, 0,
1482 : /* 13570 */ 's', 'a', 'b', 'd', 'l', '.', '4', 's', 9, 0,
1483 : /* 13580 */ 'u', 'a', 'b', 'd', 'l', '.', '4', 's', 9, 0,
1484 : /* 13590 */ 's', 'a', 'd', 'd', 'l', '.', '4', 's', 9, 0,
1485 : /* 13600 */ 'u', 'a', 'd', 'd', 'l', '.', '4', 's', 9, 0,
1486 : /* 13610 */ 's', 'q', 's', 'h', 'l', '.', '4', 's', 9, 0,
1487 : /* 13620 */ 'u', 'q', 's', 'h', 'l', '.', '4', 's', 9, 0,
1488 : /* 13630 */ 's', 'q', 'r', 's', 'h', 'l', '.', '4', 's', 9, 0,
1489 : /* 13641 */ 'u', 'q', 'r', 's', 'h', 'l', '.', '4', 's', 9, 0,
1490 : /* 13652 */ 's', 'r', 's', 'h', 'l', '.', '4', 's', 9, 0,
1491 : /* 13662 */ 'u', 'r', 's', 'h', 'l', '.', '4', 's', 9, 0,
1492 : /* 13672 */ 's', 's', 'h', 'l', '.', '4', 's', 9, 0,
1493 : /* 13681 */ 'u', 's', 'h', 'l', '.', '4', 's', 9, 0,
1494 : /* 13690 */ 's', 's', 'h', 'l', 'l', '.', '4', 's', 9, 0,
1495 : /* 13700 */ 'u', 's', 'h', 'l', 'l', '.', '4', 's', 9, 0,
1496 : /* 13710 */ 's', 'q', 'd', 'm', 'u', 'l', 'l', '.', '4', 's', 9, 0,
1497 : /* 13722 */ 's', 'm', 'u', 'l', 'l', '.', '4', 's', 9, 0,
1498 : /* 13732 */ 'u', 'm', 'u', 'l', 'l', '.', '4', 's', 9, 0,
1499 : /* 13742 */ 's', 'q', 'd', 'm', 'l', 's', 'l', '.', '4', 's', 9, 0,
1500 : /* 13754 */ 's', 'm', 'l', 's', 'l', '.', '4', 's', 9, 0,
1501 : /* 13764 */ 'u', 'm', 'l', 's', 'l', '.', '4', 's', 9, 0,
1502 : /* 13774 */ 'f', 'm', 'u', 'l', '.', '4', 's', 9, 0,
1503 : /* 13783 */ 's', 'h', 'a', '1', 'm', '.', '4', 's', 9, 0,
1504 : /* 13793 */ 'f', 'm', 'i', 'n', 'n', 'm', '.', '4', 's', 9, 0,
1505 : /* 13804 */ 'f', 'm', 'a', 'x', 'n', 'm', '.', '4', 's', 9, 0,
1506 : /* 13815 */ 'f', 'r', 'i', 'n', 't', 'm', '.', '4', 's', 9, 0,
1507 : /* 13826 */ 'f', 'm', 'i', 'n', '.', '4', 's', 9, 0,
1508 : /* 13835 */ 's', 'm', 'i', 'n', '.', '4', 's', 9, 0,
1509 : /* 13844 */ 'u', 'm', 'i', 'n', '.', '4', 's', 9, 0,
1510 : /* 13853 */ 'f', 'r', 'i', 'n', 't', 'n', '.', '4', 's', 9, 0,
1511 : /* 13864 */ 's', 'h', 'a', '1', 'p', '.', '4', 's', 9, 0,
1512 : /* 13874 */ 'f', 'a', 'd', 'd', 'p', '.', '4', 's', 9, 0,
1513 : /* 13884 */ 's', 'a', 'd', 'a', 'l', 'p', '.', '4', 's', 9, 0,
1514 : /* 13895 */ 'u', 'a', 'd', 'a', 'l', 'p', '.', '4', 's', 9, 0,
1515 : /* 13906 */ 's', 'a', 'd', 'd', 'l', 'p', '.', '4', 's', 9, 0,
1516 : /* 13917 */ 'u', 'a', 'd', 'd', 'l', 'p', '.', '4', 's', 9, 0,
1517 : /* 13928 */ 'f', 'm', 'i', 'n', 'n', 'm', 'p', '.', '4', 's', 9, 0,
1518 : /* 13940 */ 'f', 'm', 'a', 'x', 'n', 'm', 'p', '.', '4', 's', 9, 0,
1519 : /* 13952 */ 'f', 'm', 'i', 'n', 'p', '.', '4', 's', 9, 0,
1520 : /* 13962 */ 's', 'm', 'i', 'n', 'p', '.', '4', 's', 9, 0,
1521 : /* 13972 */ 'u', 'm', 'i', 'n', 'p', '.', '4', 's', 9, 0,
1522 : /* 13982 */ 'f', 'r', 'i', 'n', 't', 'p', '.', '4', 's', 9, 0,
1523 : /* 13993 */ 'd', 'u', 'p', '.', '4', 's', 9, 0,
1524 : /* 14001 */ 'f', 'm', 'a', 'x', 'p', '.', '4', 's', 9, 0,
1525 : /* 14011 */ 's', 'm', 'a', 'x', 'p', '.', '4', 's', 9, 0,
1526 : /* 14021 */ 'u', 'm', 'a', 'x', 'p', '.', '4', 's', 9, 0,
1527 : /* 14031 */ 'f', 'c', 'm', 'e', 'q', '.', '4', 's', 9, 0,
1528 : /* 14041 */ 's', 'r', 's', 'h', 'r', '.', '4', 's', 9, 0,
1529 : /* 14051 */ 'u', 'r', 's', 'h', 'r', '.', '4', 's', 9, 0,
1530 : /* 14061 */ 's', 's', 'h', 'r', '.', '4', 's', 9, 0,
1531 : /* 14070 */ 'u', 's', 'h', 'r', '.', '4', 's', 9, 0,
1532 : /* 14079 */ 'o', 'r', 'r', '.', '4', 's', 9, 0,
1533 : /* 14087 */ 'f', 'c', 'v', 't', 'a', 's', '.', '4', 's', 9, 0,
1534 : /* 14098 */ 'f', 'a', 'b', 's', '.', '4', 's', 9, 0,
1535 : /* 14107 */ 's', 'q', 'a', 'b', 's', '.', '4', 's', 9, 0,
1536 : /* 14117 */ 'c', 'm', 'h', 's', '.', '4', 's', 9, 0,
1537 : /* 14126 */ 'c', 'l', 's', '.', '4', 's', 9, 0,
1538 : /* 14134 */ 'f', 'm', 'l', 's', '.', '4', 's', 9, 0,
1539 : /* 14143 */ 'f', 'c', 'v', 't', 'm', 's', '.', '4', 's', 9, 0,
1540 : /* 14154 */ 'f', 'c', 'v', 't', 'n', 's', '.', '4', 's', 9, 0,
1541 : /* 14165 */ 'f', 'r', 'e', 'c', 'p', 's', '.', '4', 's', 9, 0,
1542 : /* 14176 */ 'f', 'c', 'v', 't', 'p', 's', '.', '4', 's', 9, 0,
1543 : /* 14187 */ 'f', 'r', 's', 'q', 'r', 't', 's', '.', '4', 's', 9, 0,
1544 : /* 14199 */ 'f', 'c', 'v', 't', 'z', 's', '.', '4', 's', 9, 0,
1545 : /* 14210 */ 'f', 'a', 'c', 'g', 't', '.', '4', 's', 9, 0,
1546 : /* 14220 */ 'f', 'c', 'm', 'g', 't', '.', '4', 's', 9, 0,
1547 : /* 14230 */ 'f', 'c', 'm', 'l', 't', '.', '4', 's', 9, 0,
1548 : /* 14240 */ 'f', 's', 'q', 'r', 't', '.', '4', 's', 9, 0,
1549 : /* 14250 */ 'c', 'm', 't', 's', 't', '.', '4', 's', 9, 0,
1550 : /* 14260 */ 'f', 'c', 'v', 't', 'a', 'u', '.', '4', 's', 9, 0,
1551 : /* 14271 */ 's', 'q', 's', 'h', 'l', 'u', '.', '4', 's', 9, 0,
1552 : /* 14282 */ 'f', 'c', 'v', 't', 'm', 'u', '.', '4', 's', 9, 0,
1553 : /* 14293 */ 'f', 'c', 'v', 't', 'n', 'u', '.', '4', 's', 9, 0,
1554 : /* 14304 */ 'f', 'c', 'v', 't', 'p', 'u', '.', '4', 's', 9, 0,
1555 : /* 14315 */ 'f', 'c', 'v', 't', 'z', 'u', '.', '4', 's', 9, 0,
1556 : /* 14326 */ 'a', 'd', 'd', 'v', '.', '4', 's', 9, 0,
1557 : /* 14335 */ 'f', 'd', 'i', 'v', '.', '4', 's', 9, 0,
1558 : /* 14344 */ 's', 'a', 'd', 'd', 'l', 'v', '.', '4', 's', 9, 0,
1559 : /* 14355 */ 'u', 'a', 'd', 'd', 'l', 'v', '.', '4', 's', 9, 0,
1560 : /* 14366 */ 'f', 'm', 'i', 'n', 'n', 'm', 'v', '.', '4', 's', 9, 0,
1561 : /* 14378 */ 'f', 'm', 'a', 'x', 'n', 'm', 'v', '.', '4', 's', 9, 0,
1562 : /* 14390 */ 'f', 'm', 'i', 'n', 'v', '.', '4', 's', 9, 0,
1563 : /* 14400 */ 's', 'm', 'i', 'n', 'v', '.', '4', 's', 9, 0,
1564 : /* 14410 */ 'u', 'm', 'i', 'n', 'v', '.', '4', 's', 9, 0,
1565 : /* 14420 */ 'f', 'm', 'o', 'v', '.', '4', 's', 9, 0,
1566 : /* 14429 */ 'f', 'm', 'a', 'x', 'v', '.', '4', 's', 9, 0,
1567 : /* 14439 */ 's', 'm', 'a', 'x', 'v', '.', '4', 's', 9, 0,
1568 : /* 14449 */ 'u', 'm', 'a', 'x', 'v', '.', '4', 's', 9, 0,
1569 : /* 14459 */ 's', 's', 'u', 'b', 'w', '.', '4', 's', 9, 0,
1570 : /* 14469 */ 'u', 's', 'u', 'b', 'w', '.', '4', 's', 9, 0,
1571 : /* 14479 */ 's', 'a', 'd', 'd', 'w', '.', '4', 's', 9, 0,
1572 : /* 14489 */ 'u', 'a', 'd', 'd', 'w', '.', '4', 's', 9, 0,
1573 : /* 14499 */ 'f', 'r', 'i', 'n', 't', '3', '2', 'x', '.', '4', 's', 9, 0,
1574 : /* 14512 */ 'f', 'r', 'i', 'n', 't', '6', '4', 'x', '.', '4', 's', 9, 0,
1575 : /* 14525 */ 'f', 'm', 'a', 'x', '.', '4', 's', 9, 0,
1576 : /* 14534 */ 's', 'm', 'a', 'x', '.', '4', 's', 9, 0,
1577 : /* 14543 */ 'u', 'm', 'a', 'x', '.', '4', 's', 9, 0,
1578 : /* 14552 */ 'f', 'm', 'u', 'l', 'x', '.', '4', 's', 9, 0,
1579 : /* 14562 */ 'f', 'r', 'i', 'n', 't', 'x', '.', '4', 's', 9, 0,
1580 : /* 14573 */ 'f', 'r', 'i', 'n', 't', '3', '2', 'z', '.', '4', 's', 9, 0,
1581 : /* 14586 */ 'f', 'r', 'i', 'n', 't', '6', '4', 'z', '.', '4', 's', 9, 0,
1582 : /* 14599 */ 'c', 'l', 'z', '.', '4', 's', 9, 0,
1583 : /* 14607 */ 'f', 'r', 'i', 'n', 't', 'z', '.', '4', 's', 9, 0,
1584 : /* 14618 */ 'c', 'a', 's', 9, 0,
1585 : /* 14623 */ 'b', 'r', 'k', 'a', 's', 9, 0,
1586 : /* 14630 */ 'b', 'r', 'k', 'p', 'a', 's', 9, 0,
1587 : /* 14638 */ 'f', 'c', 'v', 't', 'a', 's', 9, 0,
1588 : /* 14646 */ 'f', 'a', 'b', 's', 9, 0,
1589 : /* 14652 */ 's', 'q', 'a', 'b', 's', 9, 0,
1590 : /* 14659 */ 'b', 'r', 'k', 'b', 's', 9, 0,
1591 : /* 14666 */ 'b', 'r', 'k', 'p', 'b', 's', 9, 0,
1592 : /* 14674 */ 's', 'u', 'b', 's', 9, 0,
1593 : /* 14680 */ 's', 'b', 'c', 's', 9, 0,
1594 : /* 14686 */ 'a', 'd', 'c', 's', 9, 0,
1595 : /* 14692 */ 'b', 'i', 'c', 's', 9, 0,
1596 : /* 14698 */ 'a', 'd', 'd', 's', 9, 0,
1597 : /* 14704 */ 'n', 'a', 'n', 'd', 's', 9, 0,
1598 : /* 14711 */ 'p', 't', 'r', 'u', 'e', 's', 9, 0,
1599 : /* 14719 */ 'c', 'm', 'h', 's', 9, 0,
1600 : /* 14725 */ 'c', 'm', 'p', 'h', 's', 9, 0,
1601 : /* 14732 */ 'c', 'l', 's', 9, 0,
1602 : /* 14737 */ 'w', 'h', 'i', 'l', 'e', 'l', 's', 9, 0,
1603 : /* 14746 */ 'f', 'm', 'l', 's', 9, 0,
1604 : /* 14752 */ 'f', 'n', 'm', 'l', 's', 9, 0,
1605 : /* 14759 */ 'c', 'm', 'p', 'l', 's', 9, 0,
1606 : /* 14766 */ 'f', 'c', 'v', 't', 'm', 's', 9, 0,
1607 : /* 14774 */ 'b', 'r', 'k', 'n', 's', 9, 0,
1608 : /* 14781 */ 'o', 'r', 'n', 's', 9, 0,
1609 : /* 14787 */ 'f', 'c', 'v', 't', 'n', 's', 9, 0,
1610 : /* 14795 */ 's', 'u', 'b', 'p', 's', 9, 0,
1611 : /* 14802 */ 'f', 'r', 'e', 'c', 'p', 's', 9, 0,
1612 : /* 14810 */ 'f', 'c', 'v', 't', 'p', 's', 9, 0,
1613 : /* 14818 */ 'r', 'd', 'f', 'f', 'r', 's', 9, 0,
1614 : /* 14826 */ 'm', 'r', 's', 9, 0,
1615 : /* 14831 */ 'e', 'o', 'r', 's', 9, 0,
1616 : /* 14837 */ 'n', 'o', 'r', 's', 9, 0,
1617 : /* 14843 */ 'o', 'r', 'r', 's', 9, 0,
1618 : /* 14849 */ 'f', 'r', 's', 'q', 'r', 't', 's', 9, 0,
1619 : /* 14858 */ 's', 'y', 's', 9, 0,
1620 : /* 14863 */ 'f', 'c', 'v', 't', 'z', 's', 9, 0,
1621 : /* 14871 */ 'f', 'j', 'c', 'v', 't', 'z', 's', 9, 0,
1622 : /* 14880 */ 'c', 'o', 'm', 'p', 'a', 'c', 't', 9, 0,
1623 : /* 14889 */ 'r', 'e', 't', 9, 0,
1624 : /* 14894 */ 'l', 'd', 's', 'e', 't', 9, 0,
1625 : /* 14901 */ 'f', 'a', 'c', 'g', 't', 9, 0,
1626 : /* 14908 */ 'f', 'c', 'm', 'g', 't', 9, 0,
1627 : /* 14915 */ 'c', 'm', 'p', 'g', 't', 9, 0,
1628 : /* 14922 */ 'r', 'b', 'i', 't', 9, 0,
1629 : /* 14928 */ 'w', 'h', 'i', 'l', 'e', 'l', 't', 9, 0,
1630 : /* 14937 */ 'h', 'l', 't', 9, 0,
1631 : /* 14942 */ 'f', 'c', 'm', 'l', 't', 9, 0,
1632 : /* 14949 */ 'c', 'm', 'p', 'l', 't', 9, 0,
1633 : /* 14956 */ 'c', 'n', 't', 9, 0,
1634 : /* 14961 */ 'h', 'i', 'n', 't', 9, 0,
1635 : /* 14967 */ 's', 'd', 'o', 't', 9, 0,
1636 : /* 14973 */ 'u', 'd', 'o', 't', 9, 0,
1637 : /* 14979 */ 'c', 'n', 'o', 't', 9, 0,
1638 : /* 14985 */ 'f', 's', 'q', 'r', 't', 9, 0,
1639 : /* 14992 */ 'p', 't', 'e', 's', 't', 9, 0,
1640 : /* 14999 */ 'p', 'f', 'i', 'r', 's', 't', 9, 0,
1641 : /* 15007 */ 'c', 'm', 't', 's', 't', 9, 0,
1642 : /* 15014 */ 'f', 'c', 'v', 't', 9, 0,
1643 : /* 15020 */ 'p', 'n', 'e', 'x', 't', 9, 0,
1644 : /* 15027 */ 'f', 'c', 'v', 't', 'a', 'u', 9, 0,
1645 : /* 15035 */ 's', 'q', 's', 'h', 'l', 'u', 9, 0,
1646 : /* 15043 */ 'f', 'c', 'v', 't', 'm', 'u', 9, 0,
1647 : /* 15051 */ 'f', 'c', 'v', 't', 'n', 'u', 9, 0,
1648 : /* 15059 */ 'f', 'c', 'v', 't', 'p', 'u', 9, 0,
1649 : /* 15067 */ 'f', 'c', 'v', 't', 'z', 'u', 9, 0,
1650 : /* 15075 */ 'f', 'a', 'd', 'd', 'v', 9, 0,
1651 : /* 15082 */ 's', 'a', 'd', 'd', 'v', 9, 0,
1652 : /* 15089 */ 'u', 'a', 'd', 'd', 'v', 9, 0,
1653 : /* 15096 */ 'a', 'n', 'd', 'v', 9, 0,
1654 : /* 15102 */ 'r', 'e', 'v', 9, 0,
1655 : /* 15107 */ 'l', 'd', 'g', 'v', 9, 0,
1656 : /* 15113 */ 's', 't', 'g', 'v', 9, 0,
1657 : /* 15119 */ 'f', 'd', 'i', 'v', 9, 0,
1658 : /* 15125 */ 's', 'd', 'i', 'v', 9, 0,
1659 : /* 15131 */ 'u', 'd', 'i', 'v', 9, 0,
1660 : /* 15137 */ 'f', 'm', 'i', 'n', 'n', 'm', 'v', 9, 0,
1661 : /* 15146 */ 'f', 'm', 'a', 'x', 'n', 'm', 'v', 9, 0,
1662 : /* 15155 */ 'f', 'm', 'i', 'n', 'v', 9, 0,
1663 : /* 15162 */ 's', 'm', 'i', 'n', 'v', 9, 0,
1664 : /* 15169 */ 'u', 'm', 'i', 'n', 'v', 9, 0,
1665 : /* 15176 */ 'c', 's', 'i', 'n', 'v', 9, 0,
1666 : /* 15183 */ 'f', 'm', 'o', 'v', 9, 0,
1667 : /* 15189 */ 'e', 'o', 'r', 'v', 9, 0,
1668 : /* 15195 */ 'f', 'm', 'a', 'x', 'v', 9, 0,
1669 : /* 15202 */ 's', 'm', 'a', 'x', 'v', 9, 0,
1670 : /* 15209 */ 'u', 'm', 'a', 'x', 'v', 9, 0,
1671 : /* 15216 */ 'l', 'd', '1', 'w', 9, 0,
1672 : /* 15222 */ 'l', 'd', 'f', 'f', '1', 'w', 9, 0,
1673 : /* 15230 */ 'l', 'd', 'n', 'f', '1', 'w', 9, 0,
1674 : /* 15238 */ 'l', 'd', 'n', 't', '1', 'w', 9, 0,
1675 : /* 15246 */ 's', 't', 'n', 't', '1', 'w', 9, 0,
1676 : /* 15254 */ 's', 't', '1', 'w', 9, 0,
1677 : /* 15260 */ 'c', 'r', 'c', '3', '2', 'w', 9, 0,
1678 : /* 15268 */ 'l', 'd', '2', 'w', 9, 0,
1679 : /* 15274 */ 's', 't', '2', 'w', 9, 0,
1680 : /* 15280 */ 'l', 'd', '3', 'w', 9, 0,
1681 : /* 15286 */ 's', 't', '3', 'w', 9, 0,
1682 : /* 15292 */ 'l', 'd', '4', 'w', 9, 0,
1683 : /* 15298 */ 's', 't', '4', 'w', 9, 0,
1684 : /* 15304 */ 'c', 'r', 'c', '3', '2', 'c', 'w', 9, 0,
1685 : /* 15313 */ 's', 'q', 'd', 'e', 'c', 'w', 9, 0,
1686 : /* 15321 */ 'u', 'q', 'd', 'e', 'c', 'w', 9, 0,
1687 : /* 15329 */ 's', 'q', 'i', 'n', 'c', 'w', 9, 0,
1688 : /* 15337 */ 'u', 'q', 'i', 'n', 'c', 'w', 9, 0,
1689 : /* 15345 */ 'p', 'r', 'f', 'w', 9, 0,
1690 : /* 15351 */ 'l', 'd', '1', 'r', 'q', 'w', 9, 0,
1691 : /* 15359 */ 'l', 'd', '1', 'r', 'w', 9, 0,
1692 : /* 15366 */ 'l', 'd', '1', 's', 'w', 9, 0,
1693 : /* 15373 */ 'l', 'd', 'f', 'f', '1', 's', 'w', 9, 0,
1694 : /* 15382 */ 'l', 'd', 'n', 'f', '1', 's', 'w', 9, 0,
1695 : /* 15391 */ 'l', 'd', 'p', 's', 'w', 9, 0,
1696 : /* 15398 */ 'l', 'd', '1', 'r', 's', 'w', 9, 0,
1697 : /* 15406 */ 'l', 'd', 'r', 's', 'w', 9, 0,
1698 : /* 15413 */ 'l', 'd', 't', 'r', 's', 'w', 9, 0,
1699 : /* 15421 */ 'l', 'd', 'u', 'r', 's', 'w', 9, 0,
1700 : /* 15429 */ 'l', 'd', 'a', 'p', 'u', 'r', 's', 'w', 9, 0,
1701 : /* 15439 */ 'c', 'n', 't', 'w', 9, 0,
1702 : /* 15445 */ 's', 'x', 't', 'w', 9, 0,
1703 : /* 15451 */ 'u', 'x', 't', 'w', 9, 0,
1704 : /* 15457 */ 'r', 'e', 'v', 'w', 9, 0,
1705 : /* 15463 */ 'c', 'r', 'c', '3', '2', 'x', 9, 0,
1706 : /* 15471 */ 'f', 'r', 'i', 'n', 't', '3', '2', 'x', 9, 0,
1707 : /* 15481 */ 'f', 'r', 'i', 'n', 't', '6', '4', 'x', 9, 0,
1708 : /* 15491 */ 'f', 'm', 'a', 'x', 9, 0,
1709 : /* 15497 */ 'l', 'd', 's', 'm', 'a', 'x', 9, 0,
1710 : /* 15505 */ 'l', 'd', 'u', 'm', 'a', 'x', 9, 0,
1711 : /* 15513 */ 't', 'b', 'x', 9, 0,
1712 : /* 15518 */ 'c', 'r', 'c', '3', '2', 'c', 'x', 9, 0,
1713 : /* 15527 */ 'i', 'n', 'd', 'e', 'x', 9, 0,
1714 : /* 15534 */ 'c', 'l', 'r', 'e', 'x', 9, 0,
1715 : /* 15541 */ 'm', 'o', 'v', 'p', 'r', 'f', 'x', 9, 0,
1716 : /* 15550 */ 'f', 'm', 'u', 'l', 'x', 9, 0,
1717 : /* 15557 */ 'f', 'r', 'e', 'c', 'p', 'x', 9, 0,
1718 : /* 15565 */ 'f', 'r', 'i', 'n', 't', 'x', 9, 0,
1719 : /* 15573 */ 'f', 'c', 'p', 'y', 9, 0,
1720 : /* 15579 */ 'f', 'r', 'i', 'n', 't', '3', '2', 'z', 9, 0,
1721 : /* 15589 */ 'f', 'r', 'i', 'n', 't', '6', '4', 'z', 9, 0,
1722 : /* 15599 */ 'b', 'r', 'a', 'a', 'z', 9, 0,
1723 : /* 15606 */ 'b', 'l', 'r', 'a', 'a', 'z', 9, 0,
1724 : /* 15614 */ 'b', 'r', 'a', 'b', 'z', 9, 0,
1725 : /* 15621 */ 'b', 'l', 'r', 'a', 'b', 'z', 9, 0,
1726 : /* 15629 */ 'c', 'b', 'z', 9, 0,
1727 : /* 15634 */ 't', 'b', 'z', 9, 0,
1728 : /* 15639 */ 'c', 'l', 'z', 9, 0,
1729 : /* 15644 */ 'c', 'b', 'n', 'z', 9, 0,
1730 : /* 15650 */ 't', 'b', 'n', 'z', 9, 0,
1731 : /* 15656 */ 'f', 'r', 'i', 'n', 't', 'z', 9, 0,
1732 : /* 15664 */ 'm', 'o', 'v', 'z', 9, 0,
1733 : /* 15670 */ '.', 't', 'l', 's', 'd', 'e', 's', 'c', 'c', 'a', 'l', 'l', 32, 0,
1734 : /* 15684 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'P', 'a', 't', 'c', 'h', 'a', 'b', 'l', 'e', 32, 'R', 'E', 'T', '.', 0,
1735 : /* 15715 */ 'b', '.', 0,
1736 : /* 15718 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'T', 'y', 'p', 'e', 'd', 32, 'E', 'v', 'e', 'n', 't', 32, 'L', 'o', 'g', '.', 0,
1737 : /* 15742 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'C', 'u', 's', 't', 'o', 'm', 32, 'E', 'v', 'e', 'n', 't', 32, 'L', 'o', 'g', '.', 0,
1738 : /* 15767 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'E', 'n', 't', 'e', 'r', '.', 0,
1739 : /* 15790 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'T', 'a', 'i', 'l', 32, 'C', 'a', 'l', 'l', 32, 'E', 'x', 'i', 't', '.', 0,
1740 : /* 15813 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'E', 'x', 'i', 't', '.', 0,
1741 : /* 15835 */ 's', 'h', 'a', '5', '1', '2', 's', 'u', '0', 0,
1742 : /* 15845 */ 's', 'm', '3', 's', 's', '1', 0,
1743 : /* 15852 */ 's', 'h', 'a', '5', '1', '2', 's', 'u', '1', 0,
1744 : /* 15862 */ 's', 'm', '3', 'p', 'a', 'r', 't', 'w', '1', 0,
1745 : /* 15872 */ 'r', 'a', 'x', '1', 0,
1746 : /* 15877 */ 's', 'h', 'a', '5', '1', '2', 'h', '2', 0,
1747 : /* 15886 */ 'f', 'm', 'l', 'a', 'l', '2', 0,
1748 : /* 15893 */ 'f', 'm', 'l', 's', 'l', '2', 0,
1749 : /* 15900 */ 's', 'm', '3', 'p', 'a', 'r', 't', 'w', '2', 0,
1750 : /* 15910 */ 'e', 'o', 'r', '3', 0,
1751 : /* 15915 */ 'p', 'a', 'c', 'i', 'a', '1', '7', '1', '6', 0,
1752 : /* 15925 */ 'a', 'u', 't', 'i', 'a', '1', '7', '1', '6', 0,
1753 : /* 15935 */ 'p', 'a', 'c', 'i', 'b', '1', '7', '1', '6', 0,
1754 : /* 15945 */ 'a', 'u', 't', 'i', 'b', '1', '7', '1', '6', 0,
1755 : /* 15955 */ 's', 'e', 't', 'f', '1', '6', 0,
1756 : /* 15962 */ 's', 'e', 't', 'f', '8', 0,
1757 : /* 15968 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'E', 'N', 'D', 0,
1758 : /* 15981 */ 'B', 'U', 'N', 'D', 'L', 'E', 0,
1759 : /* 15988 */ 'D', 'B', 'G', '_', 'V', 'A', 'L', 'U', 'E', 0,
1760 : /* 15998 */ 'D', 'B', 'G', '_', 'L', 'A', 'B', 'E', 'L', 0,
1761 : /* 16008 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'S', 'T', 'A', 'R', 'T', 0,
1762 : /* 16023 */ 's', 't', '2', 'g', 9, '[', 0,
1763 : /* 16030 */ 's', 't', 'z', '2', 'g', 9, '[', 0,
1764 : /* 16038 */ 's', 't', 'g', 9, '[', 0,
1765 : /* 16044 */ 's', 't', 'z', 'g', 9, '[', 0,
1766 : /* 16051 */ 's', 'm', '3', 't', 't', '1', 'a', 0,
1767 : /* 16059 */ 's', 'm', '3', 't', 't', '2', 'a', 0,
1768 : /* 16067 */ 'e', 'r', 'e', 't', 'a', 'a', 0,
1769 : /* 16074 */ 's', 'm', '3', 't', 't', '1', 'b', 0,
1770 : /* 16082 */ 's', 'm', '3', 't', 't', '2', 'b', 0,
1771 : /* 16090 */ 'e', 'r', 'e', 't', 'a', 'b', 0,
1772 : /* 16097 */ 's', 'b', 0,
1773 : /* 16100 */ 's', 'm', '4', 'e', 0,
1774 : /* 16105 */ 'r', 'm', 'i', 'f', 0,
1775 : /* 16110 */ 'x', 'a', 'f', 'l', 'a', 'g', 0,
1776 : /* 16117 */ 'a', 'x', 'f', 'l', 'a', 'g', 0,
1777 : /* 16124 */ 's', 'h', 'a', '5', '1', '2', 'h', 0,
1778 : /* 16132 */ 'x', 'p', 'a', 'c', 'l', 'r', 'i', 0,
1779 : /* 16140 */ 'f', 'm', 'l', 'a', 'l', 0,
1780 : /* 16146 */ '#', 32, 'F', 'E', 'n', 't', 'r', 'y', 32, 'c', 'a', 'l', 'l', 0,
1781 : /* 16160 */ 'f', 'm', 'l', 's', 'l', 0,
1782 : /* 16166 */ 'p', 'a', 'c', 'i', 'a', 's', 'p', 0,
1783 : /* 16174 */ 'a', 'u', 't', 'i', 'a', 's', 'p', 0,
1784 : /* 16182 */ 'p', 'a', 'c', 'i', 'b', 's', 'p', 0,
1785 : /* 16190 */ 'a', 'u', 't', 'i', 'b', 's', 'p', 0,
1786 : /* 16198 */ 'x', 'a', 'r', 0,
1787 : /* 16202 */ 's', 'e', 't', 'f', 'f', 'r', 0,
1788 : /* 16209 */ 'd', 'r', 'p', 's', 0,
1789 : /* 16214 */ 'e', 'r', 'e', 't', 0,
1790 : /* 16219 */ 's', 'd', 'o', 't', 0,
1791 : /* 16224 */ 'u', 'd', 'o', 't', 0,
1792 : /* 16229 */ 'c', 'f', 'i', 'n', 'v', 0,
1793 : /* 16235 */ 'b', 'c', 'a', 'x', 0,
1794 : /* 16240 */ 's', 'm', '4', 'e', 'k', 'e', 'y', 0,
1795 : /* 16248 */ 'p', 'a', 'c', 'i', 'a', 'z', 0,
1796 : /* 16255 */ 'a', 'u', 't', 'i', 'a', 'z', 0,
1797 : /* 16262 */ 'p', 'a', 'c', 'i', 'b', 'z', 0,
1798 : /* 16269 */ 'a', 'u', 't', 'i', 'b', 'z', 0,
1799 : };
1800 :
1801 : static const uint32_t OpInfo0[] = {
1802 : 0U, // PHI
1803 : 0U, // INLINEASM
1804 : 0U, // CFI_INSTRUCTION
1805 : 0U, // EH_LABEL
1806 : 0U, // GC_LABEL
1807 : 0U, // ANNOTATION_LABEL
1808 : 0U, // KILL
1809 : 0U, // EXTRACT_SUBREG
1810 : 0U, // INSERT_SUBREG
1811 : 0U, // IMPLICIT_DEF
1812 : 0U, // SUBREG_TO_REG
1813 : 0U, // COPY_TO_REGCLASS
1814 : 15989U, // DBG_VALUE
1815 : 15999U, // DBG_LABEL
1816 : 0U, // REG_SEQUENCE
1817 : 0U, // COPY
1818 : 15982U, // BUNDLE
1819 : 16009U, // LIFETIME_START
1820 : 15969U, // LIFETIME_END
1821 : 0U, // STACKMAP
1822 : 16147U, // FENTRY_CALL
1823 : 0U, // PATCHPOINT
1824 : 0U, // LOAD_STACK_GUARD
1825 : 0U, // STATEPOINT
1826 : 0U, // LOCAL_ESCAPE
1827 : 0U, // FAULTING_OP
1828 : 0U, // PATCHABLE_OP
1829 : 15768U, // PATCHABLE_FUNCTION_ENTER
1830 : 15685U, // PATCHABLE_RET
1831 : 15814U, // PATCHABLE_FUNCTION_EXIT
1832 : 15791U, // PATCHABLE_TAIL_CALL
1833 : 15743U, // PATCHABLE_EVENT_CALL
1834 : 15719U, // PATCHABLE_TYPED_EVENT_CALL
1835 : 0U, // ICALL_BRANCH_FUNNEL
1836 : 0U, // G_ADD
1837 : 0U, // G_SUB
1838 : 0U, // G_MUL
1839 : 0U, // G_SDIV
1840 : 0U, // G_UDIV
1841 : 0U, // G_SREM
1842 : 0U, // G_UREM
1843 : 0U, // G_AND
1844 : 0U, // G_OR
1845 : 0U, // G_XOR
1846 : 0U, // G_IMPLICIT_DEF
1847 : 0U, // G_PHI
1848 : 0U, // G_FRAME_INDEX
1849 : 0U, // G_GLOBAL_VALUE
1850 : 0U, // G_EXTRACT
1851 : 0U, // G_UNMERGE_VALUES
1852 : 0U, // G_INSERT
1853 : 0U, // G_MERGE_VALUES
1854 : 0U, // G_PTRTOINT
1855 : 0U, // G_INTTOPTR
1856 : 0U, // G_BITCAST
1857 : 0U, // G_INTRINSIC_TRUNC
1858 : 0U, // G_INTRINSIC_ROUND
1859 : 0U, // G_LOAD
1860 : 0U, // G_SEXTLOAD
1861 : 0U, // G_ZEXTLOAD
1862 : 0U, // G_STORE
1863 : 0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
1864 : 0U, // G_ATOMIC_CMPXCHG
1865 : 0U, // G_ATOMICRMW_XCHG
1866 : 0U, // G_ATOMICRMW_ADD
1867 : 0U, // G_ATOMICRMW_SUB
1868 : 0U, // G_ATOMICRMW_AND
1869 : 0U, // G_ATOMICRMW_NAND
1870 : 0U, // G_ATOMICRMW_OR
1871 : 0U, // G_ATOMICRMW_XOR
1872 : 0U, // G_ATOMICRMW_MAX
1873 : 0U, // G_ATOMICRMW_MIN
1874 : 0U, // G_ATOMICRMW_UMAX
1875 : 0U, // G_ATOMICRMW_UMIN
1876 : 0U, // G_BRCOND
1877 : 0U, // G_BRINDIRECT
1878 : 0U, // G_INTRINSIC
1879 : 0U, // G_INTRINSIC_W_SIDE_EFFECTS
1880 : 0U, // G_ANYEXT
1881 : 0U, // G_TRUNC
1882 : 0U, // G_CONSTANT
1883 : 0U, // G_FCONSTANT
1884 : 0U, // G_VASTART
1885 : 0U, // G_VAARG
1886 : 0U, // G_SEXT
1887 : 0U, // G_ZEXT
1888 : 0U, // G_SHL
1889 : 0U, // G_LSHR
1890 : 0U, // G_ASHR
1891 : 0U, // G_ICMP
1892 : 0U, // G_FCMP
1893 : 0U, // G_SELECT
1894 : 0U, // G_UADDO
1895 : 0U, // G_UADDE
1896 : 0U, // G_USUBO
1897 : 0U, // G_USUBE
1898 : 0U, // G_SADDO
1899 : 0U, // G_SADDE
1900 : 0U, // G_SSUBO
1901 : 0U, // G_SSUBE
1902 : 0U, // G_UMULO
1903 : 0U, // G_SMULO
1904 : 0U, // G_UMULH
1905 : 0U, // G_SMULH
1906 : 0U, // G_FADD
1907 : 0U, // G_FSUB
1908 : 0U, // G_FMUL
1909 : 0U, // G_FMA
1910 : 0U, // G_FDIV
1911 : 0U, // G_FREM
1912 : 0U, // G_FPOW
1913 : 0U, // G_FEXP
1914 : 0U, // G_FEXP2
1915 : 0U, // G_FLOG
1916 : 0U, // G_FLOG2
1917 : 0U, // G_FNEG
1918 : 0U, // G_FPEXT
1919 : 0U, // G_FPTRUNC
1920 : 0U, // G_FPTOSI
1921 : 0U, // G_FPTOUI
1922 : 0U, // G_SITOFP
1923 : 0U, // G_UITOFP
1924 : 0U, // G_FABS
1925 : 0U, // G_GEP
1926 : 0U, // G_PTR_MASK
1927 : 0U, // G_BR
1928 : 0U, // G_INSERT_VECTOR_ELT
1929 : 0U, // G_EXTRACT_VECTOR_ELT
1930 : 0U, // G_SHUFFLE_VECTOR
1931 : 0U, // G_CTTZ
1932 : 0U, // G_CTTZ_ZERO_UNDEF
1933 : 0U, // G_CTLZ
1934 : 0U, // G_CTLZ_ZERO_UNDEF
1935 : 0U, // G_CTPOP
1936 : 0U, // G_BSWAP
1937 : 0U, // G_ADDRSPACE_CAST
1938 : 0U, // G_BLOCK_ADDR
1939 : 31032U, // ABS_ZPmZ_B
1940 : 47416U, // ABS_ZPmZ_D
1941 : 68221240U, // ABS_ZPmZ_H
1942 : 80184U, // ABS_ZPmZ_S
1943 : 134301029U, // ABSv16i8
1944 : 201439544U, // ABSv1i64
1945 : 134311765U, // ABSv2i32
1946 : 134304279U, // ABSv2i64
1947 : 134306344U, // ABSv4i16
1948 : 134313748U, // ABSv4i32
1949 : 134308228U, // ABSv8i16
1950 : 134301978U, // ABSv8i8
1951 : 201439583U, // ADCSWr
1952 : 201439583U, // ADCSXr
1953 : 201428239U, // ADCWr
1954 : 201428239U, // ADCXr
1955 : 201430250U, // ADDG
1956 : 134311390U, // ADDHNv2i64_v2i32
1957 : 268562945U, // ADDHNv2i64_v4i32
1958 : 134305969U, // ADDHNv4i32_v4i16
1959 : 268557516U, // ADDHNv4i32_v8i16
1960 : 268550726U, // ADDHNv8i16_v16i8
1961 : 134301718U, // ADDHNv8i16_v8i8
1962 : 201434977U, // ADDPL_XXI
1963 : 134300894U, // ADDPv16i8
1964 : 134311541U, // ADDPv2i32
1965 : 134304103U, // ADDPv2i64
1966 : 134320487U, // ADDPv2i64p
1967 : 134306120U, // ADDPv4i16
1968 : 134313524U, // ADDPv4i32
1969 : 134308004U, // ADDPv8i16
1970 : 134301856U, // ADDPv8i8
1971 : 201439595U, // ADDSWri
1972 : 0U, // ADDSWrr
1973 : 201439595U, // ADDSWrs
1974 : 201439595U, // ADDSWrx
1975 : 201439595U, // ADDSXri
1976 : 0U, // ADDSXrr
1977 : 201439595U, // ADDSXrs
1978 : 201439595U, // ADDSXrx
1979 : 201439595U, // ADDSXrx64
1980 : 201435077U, // ADDVL_XXI
1981 : 134317530U, // ADDVv16i8v
1982 : 134322955U, // ADDVv4i16v
1983 : 134330359U, // ADDVv4i32v
1984 : 134324839U, // ADDVv8i16v
1985 : 134318467U, // ADDVv8i8v
1986 : 201430012U, // ADDWri
1987 : 0U, // ADDWrr
1988 : 201430012U, // ADDWrs
1989 : 201430012U, // ADDWrx
1990 : 201430012U, // ADDXri
1991 : 0U, // ADDXrr
1992 : 201430012U, // ADDXrs
1993 : 201430012U, // ADDXrx
1994 : 201430012U, // ADDXrx64
1995 : 335565820U, // ADD_ZI_B
1996 : 402691068U, // ADD_ZI_D
1997 : 471913468U, // ADD_ZI_H
1998 : 536941564U, // ADD_ZI_S
1999 : 604001276U, // ADD_ZPmZ_B
2000 : 604017660U, // ADD_ZPmZ_D
2001 : 70308860U, // ADD_ZPmZ_H
2002 : 604050428U, // ADD_ZPmZ_S
2003 : 335565820U, // ADD_ZZZ_B
2004 : 402691068U, // ADD_ZZZ_D
2005 : 471913468U, // ADD_ZZZ_H
2006 : 536941564U, // ADD_ZZZ_S
2007 : 0U, // ADDlowTLS
2008 : 134300584U, // ADDv16i8
2009 : 201430012U, // ADDv1i64
2010 : 134310955U, // ADDv2i32
2011 : 134303588U, // ADDv2i64
2012 : 134305557U, // ADDv4i16
2013 : 134312834U, // ADDv4i32
2014 : 134307395U, // ADDv8i16
2015 : 134301470U, // ADDv8i8
2016 : 0U, // ADJCALLSTACKDOWN
2017 : 0U, // ADJCALLSTACKUP
2018 : 201435591U, // ADR
2019 : 671197483U, // ADRP
2020 : 406890951U, // ADR_LSL_ZZZ_D_0
2021 : 406890951U, // ADR_LSL_ZZZ_D_1
2022 : 406890951U, // ADR_LSL_ZZZ_D_2
2023 : 406890951U, // ADR_LSL_ZZZ_D_3
2024 : 541141447U, // ADR_LSL_ZZZ_S_0
2025 : 541141447U, // ADR_LSL_ZZZ_S_1
2026 : 541141447U, // ADR_LSL_ZZZ_S_2
2027 : 541141447U, // ADR_LSL_ZZZ_S_3
2028 : 406890951U, // ADR_SXTW_ZZZ_D_0
2029 : 406890951U, // ADR_SXTW_ZZZ_D_1
2030 : 406890951U, // ADR_SXTW_ZZZ_D_2
2031 : 406890951U, // ADR_SXTW_ZZZ_D_3
2032 : 406890951U, // ADR_UXTW_ZZZ_D_0
2033 : 406890951U, // ADR_UXTW_ZZZ_D_1
2034 : 406890951U, // ADR_UXTW_ZZZ_D_2
2035 : 406890951U, // ADR_UXTW_ZZZ_D_3
2036 : 268551156U, // AESDrr
2037 : 268551186U, // AESErr
2038 : 134300538U, // AESIMCrr
2039 : 0U, // AESIMCrrTied
2040 : 134300550U, // AESMCrr
2041 : 0U, // AESMCrrTied
2042 : 201439602U, // ANDSWri
2043 : 0U, // ANDSWrr
2044 : 201439602U, // ANDSWrs
2045 : 201439602U, // ANDSXri
2046 : 0U, // ANDSXrr
2047 : 201439602U, // ANDSXrs
2048 : 604010866U, // ANDS_PPzPP
2049 : 604093177U, // ANDV_VPZ_B
2050 : 604093177U, // ANDV_VPZ_D
2051 : 604093177U, // ANDV_VPZ_H
2052 : 604093177U, // ANDV_VPZ_S
2053 : 201430068U, // ANDWri
2054 : 0U, // ANDWrr
2055 : 201430068U, // ANDWrs
2056 : 201430068U, // ANDXri
2057 : 0U, // ANDXrr
2058 : 201430068U, // ANDXrs
2059 : 604001332U, // AND_PPzPP
2060 : 402691124U, // AND_ZI
2061 : 604001332U, // AND_ZPmZ_B
2062 : 604017716U, // AND_ZPmZ_D
2063 : 70308916U, // AND_ZPmZ_H
2064 : 604050484U, // AND_ZPmZ_S
2065 : 402691124U, // AND_ZZZ
2066 : 134300651U, // ANDv16i8
2067 : 134301531U, // ANDv8i8
2068 : 604001352U, // ASRD_ZPmI_B
2069 : 604017736U, // ASRD_ZPmI_D
2070 : 70308936U, // ASRD_ZPmI_H
2071 : 604050504U, // ASRD_ZPmI_S
2072 : 604006965U, // ASRR_ZPmZ_B
2073 : 604023349U, // ASRR_ZPmZ_D
2074 : 70314549U, // ASRR_ZPmZ_H
2075 : 604056117U, // ASRR_ZPmZ_S
2076 : 201435713U, // ASRVWr
2077 : 201435713U, // ASRVXr
2078 : 604006977U, // ASR_WIDE_ZPmZ_B
2079 : 70314561U, // ASR_WIDE_ZPmZ_H
2080 : 604056129U, // ASR_WIDE_ZPmZ_S
2081 : 335571521U, // ASR_WIDE_ZZZ_B
2082 : 471919169U, // ASR_WIDE_ZZZ_H
2083 : 536947265U, // ASR_WIDE_ZZZ_S
2084 : 604006977U, // ASR_ZPmI_B
2085 : 604023361U, // ASR_ZPmI_D
2086 : 70314561U, // ASR_ZPmI_H
2087 : 604056129U, // ASR_ZPmI_S
2088 : 604006977U, // ASR_ZPmZ_B
2089 : 604023361U, // ASR_ZPmZ_D
2090 : 70314561U, // ASR_ZPmZ_H
2091 : 604056129U, // ASR_ZPmZ_S
2092 : 335571521U, // ASR_ZZI_B
2093 : 402696769U, // ASR_ZZI_D
2094 : 471919169U, // ASR_ZZI_H
2095 : 536947265U, // ASR_ZZI_S
2096 : 201425091U, // AUTDA
2097 : 201427594U, // AUTDB
2098 : 5341576U, // AUTDZA
2099 : 5344498U, // AUTDZB
2100 : 201425112U, // AUTIA
2101 : 15926U, // AUTIA1716
2102 : 16175U, // AUTIASP
2103 : 16256U, // AUTIAZ
2104 : 201427614U, // AUTIB
2105 : 15946U, // AUTIB1716
2106 : 16191U, // AUTIBSP
2107 : 16270U, // AUTIBZ
2108 : 5341592U, // AUTIZA
2109 : 5344514U, // AUTIZB
2110 : 16118U, // AXFLAG
2111 : 131492U, // B
2112 : 16236U, // BCAX
2113 : 738306021U, // BFMWri
2114 : 738306021U, // BFMXri
2115 : 0U, // BICSWrr
2116 : 201439589U, // BICSWrs
2117 : 0U, // BICSXrr
2118 : 201439589U, // BICSXrs
2119 : 604010853U, // BICS_PPzPP
2120 : 0U, // BICWrr
2121 : 201428244U, // BICWrs
2122 : 0U, // BICXrr
2123 : 201428244U, // BICXrs
2124 : 603999508U, // BIC_PPzPP
2125 : 603999508U, // BIC_ZPmZ_B
2126 : 604015892U, // BIC_ZPmZ_D
2127 : 70307092U, // BIC_ZPmZ_H
2128 : 604048660U, // BIC_ZPmZ_S
2129 : 402689300U, // BIC_ZZZ
2130 : 134300529U, // BICv16i8
2131 : 805432326U, // BICv2i32
2132 : 805426928U, // BICv4i16
2133 : 805434205U, // BICv4i32
2134 : 805428766U, // BICv8i16
2135 : 134301441U, // BICv8i8
2136 : 134300700U, // BIFv16i8
2137 : 134301557U, // BIFv8i8
2138 : 268551573U, // BITv16i8
2139 : 268552517U, // BITv8i8
2140 : 141011U, // BL
2141 : 5351929U, // BLR
2142 : 201425062U, // BLRAA
2143 : 5356791U, // BLRAAZ
2144 : 201427477U, // BLRAB
2145 : 5356806U, // BLRABZ
2146 : 5351875U, // BR
2147 : 201425049U, // BRAA
2148 : 5356784U, // BRAAZ
2149 : 201427464U, // BRAB
2150 : 5356799U, // BRABZ
2151 : 157269U, // BRK
2152 : 604010784U, // BRKAS_PPzP
2153 : 16607U, // BRKA_PPmP
2154 : 603996383U, // BRKA_PPzP
2155 : 604010820U, // BRKBS_PPzP
2156 : 19109U, // BRKB_PPmP
2157 : 603998885U, // BRKB_PPzP
2158 : 604010935U, // BRKNS_PPzP
2159 : 604006449U, // BRKN_PPzP
2160 : 604010791U, // BRKPAS_PPzPP
2161 : 603996427U, // BRKPA_PPzPP
2162 : 604010827U, // BRKPBS_PPzPP
2163 : 603999104U, // BRKPB_PPzPP
2164 : 268551342U, // BSLv16i8
2165 : 268552185U, // BSLv8i8
2166 : 179556U, // Bcc
2167 : 738380334U, // CASAB
2168 : 738386839U, // CASAH
2169 : 738380519U, // CASALB
2170 : 738386990U, // CASALH
2171 : 738387630U, // CASALW
2172 : 738387630U, // CASALX
2173 : 738378064U, // CASAW
2174 : 738378064U, // CASAX
2175 : 738380866U, // CASB
2176 : 738387358U, // CASH
2177 : 738380613U, // CASLB
2178 : 738387084U, // CASLH
2179 : 738387845U, // CASLW
2180 : 738387845U, // CASLX
2181 : 206477U, // CASPALW
2182 : 222861U, // CASPALX
2183 : 196882U, // CASPAW
2184 : 213266U, // CASPAX
2185 : 206696U, // CASPLW
2186 : 223080U, // CASPLX
2187 : 207153U, // CASPW
2188 : 223537U, // CASPX
2189 : 738392347U, // CASW
2190 : 738392347U, // CASX
2191 : 872529181U, // CBNZW
2192 : 872529181U, // CBNZX
2193 : 872529166U, // CBZW
2194 : 872529166U, // CBZX
2195 : 201435191U, // CCMNWi
2196 : 201435191U, // CCMNWr
2197 : 201435191U, // CCMNXi
2198 : 201435191U, // CCMNXr
2199 : 201435411U, // CCMPWi
2200 : 201435411U, // CCMPWr
2201 : 201435411U, // CCMPXi
2202 : 201435411U, // CCMPXr
2203 : 16230U, // CFINV
2204 : 604078438U, // CLASTA_RPZ_B
2205 : 604078438U, // CLASTA_RPZ_D
2206 : 604078438U, // CLASTA_RPZ_H
2207 : 604078438U, // CLASTA_RPZ_S
2208 : 604078438U, // CLASTA_VPZ_B
2209 : 604078438U, // CLASTA_VPZ_D
2210 : 604078438U, // CLASTA_VPZ_H
2211 : 604078438U, // CLASTA_VPZ_S
2212 : 603996518U, // CLASTA_ZPZ_B
2213 : 604012902U, // CLASTA_ZPZ_D
2214 : 472957286U, // CLASTA_ZPZ_H
2215 : 604045670U, // CLASTA_ZPZ_S
2216 : 604081307U, // CLASTB_RPZ_B
2217 : 604081307U, // CLASTB_RPZ_D
2218 : 604081307U, // CLASTB_RPZ_H
2219 : 604081307U, // CLASTB_RPZ_S
2220 : 604081307U, // CLASTB_VPZ_B
2221 : 604081307U, // CLASTB_VPZ_D
2222 : 604081307U, // CLASTB_VPZ_H
2223 : 604081307U, // CLASTB_VPZ_S
2224 : 603999387U, // CLASTB_ZPZ_B
2225 : 604015771U, // CLASTB_ZPZ_D
2226 : 472960155U, // CLASTB_ZPZ_H
2227 : 604048539U, // CLASTB_ZPZ_S
2228 : 5356719U, // CLREX
2229 : 201439629U, // CLSWr
2230 : 201439629U, // CLSXr
2231 : 31117U, // CLS_ZPmZ_B
2232 : 47501U, // CLS_ZPmZ_D
2233 : 68221325U, // CLS_ZPmZ_H
2234 : 80269U, // CLS_ZPmZ_S
2235 : 134301048U, // CLSv16i8
2236 : 134311792U, // CLSv2i32
2237 : 134306371U, // CLSv4i16
2238 : 134313775U, // CLSv4i32
2239 : 134308255U, // CLSv8i16
2240 : 134301995U, // CLSv8i8
2241 : 201440536U, // CLZWr
2242 : 201440536U, // CLZXr
2243 : 32024U, // CLZ_ZPmZ_B
2244 : 48408U, // CLZ_ZPmZ_D
2245 : 68222232U, // CLZ_ZPmZ_H
2246 : 81176U, // CLZ_ZPmZ_S
2247 : 134301244U, // CLZv16i8
2248 : 134312110U, // CLZv2i32
2249 : 134306752U, // CLZv4i16
2250 : 134314248U, // CLZv4i32
2251 : 134308676U, // CLZv8i16
2252 : 134302172U, // CLZv8i8
2253 : 134300957U, // CMEQv16i8
2254 : 134300957U, // CMEQv16i8rz
2255 : 201435525U, // CMEQv1i64
2256 : 201435525U, // CMEQv1i64rz
2257 : 134311698U, // CMEQv2i32
2258 : 134311698U, // CMEQv2i32rz
2259 : 134304220U, // CMEQv2i64
2260 : 134304220U, // CMEQv2i64rz
2261 : 134306277U, // CMEQv4i16
2262 : 134306277U, // CMEQv4i16rz
2263 : 134313681U, // CMEQv4i32
2264 : 134313681U, // CMEQv4i32rz
2265 : 134308161U, // CMEQv8i16
2266 : 134308161U, // CMEQv8i16rz
2267 : 134301913U, // CMEQv8i8
2268 : 134301913U, // CMEQv8i8rz
2269 : 134300670U, // CMGEv16i8
2270 : 134300670U, // CMGEv16i8rz
2271 : 201430116U, // CMGEv1i64
2272 : 201430116U, // CMGEv1i64rz
2273 : 134311047U, // CMGEv2i32
2274 : 134311047U, // CMGEv2i32rz
2275 : 134303638U, // CMGEv2i64
2276 : 134303638U, // CMGEv2i64rz
2277 : 134305649U, // CMGEv4i16
2278 : 134305649U, // CMGEv4i16rz
2279 : 134312926U, // CMGEv4i32
2280 : 134312926U, // CMGEv4i32rz
2281 : 134307487U, // CMGEv8i16
2282 : 134307487U, // CMGEv8i16rz
2283 : 134301539U, // CMGEv8i8
2284 : 134301539U, // CMGEv8i8rz
2285 : 134301066U, // CMGTv16i8
2286 : 134301066U, // CMGTv16i8rz
2287 : 201439806U, // CMGTv1i64
2288 : 201439806U, // CMGTv1i64rz
2289 : 134311887U, // CMGTv2i32
2290 : 134311887U, // CMGTv2i32rz
2291 : 134304393U, // CMGTv2i64
2292 : 134304393U, // CMGTv2i64rz
2293 : 134306466U, // CMGTv4i16
2294 : 134306466U, // CMGTv4i16rz
2295 : 134313870U, // CMGTv4i32
2296 : 134313870U, // CMGTv4i32rz
2297 : 134308350U, // CMGTv8i16
2298 : 134308350U, // CMGTv8i16rz
2299 : 134302011U, // CMGTv8i8
2300 : 134302011U, // CMGTv8i8rz
2301 : 134300720U, // CMHIv16i8
2302 : 201434667U, // CMHIv1i64
2303 : 134311202U, // CMHIv2i32
2304 : 134303719U, // CMHIv2i64
2305 : 134305781U, // CMHIv4i16
2306 : 134313093U, // CMHIv4i32
2307 : 134307619U, // CMHIv8i16
2308 : 134301575U, // CMHIv8i8
2309 : 134301038U, // CMHSv16i8
2310 : 201439616U, // CMHSv1i64
2311 : 134311783U, // CMHSv2i32
2312 : 134304297U, // CMHSv2i64
2313 : 134306362U, // CMHSv4i16
2314 : 134313766U, // CMHSv4i32
2315 : 134308246U, // CMHSv8i16
2316 : 134301986U, // CMHSv8i8
2317 : 134300680U, // CMLEv16i8rz
2318 : 201430147U, // CMLEv1i64rz
2319 : 134311057U, // CMLEv2i32rz
2320 : 134303648U, // CMLEv2i64rz
2321 : 134305659U, // CMLEv4i16rz
2322 : 134312936U, // CMLEv4i32rz
2323 : 134307497U, // CMLEv8i16rz
2324 : 134301548U, // CMLEv8i8rz
2325 : 134301086U, // CMLTv16i8rz
2326 : 201439840U, // CMLTv1i64rz
2327 : 134311897U, // CMLTv2i32rz
2328 : 134304403U, // CMLTv2i64rz
2329 : 134306476U, // CMLTv4i16rz
2330 : 134313880U, // CMLTv4i32rz
2331 : 134308360U, // CMLTv8i16rz
2332 : 134302029U, // CMLTv8i8rz
2333 : 604006804U, // CMPEQ_PPzZI_B
2334 : 604023188U, // CMPEQ_PPzZI_D
2335 : 942729620U, // CMPEQ_PPzZI_H
2336 : 604055956U, // CMPEQ_PPzZI_S
2337 : 604006804U, // CMPEQ_PPzZZ_B
2338 : 604023188U, // CMPEQ_PPzZZ_D
2339 : 942729620U, // CMPEQ_PPzZZ_H
2340 : 604055956U, // CMPEQ_PPzZZ_S
2341 : 604006804U, // CMPEQ_WIDE_PPzZZ_B
2342 : 942729620U, // CMPEQ_WIDE_PPzZZ_H
2343 : 604055956U, // CMPEQ_WIDE_PPzZZ_S
2344 : 604001386U, // CMPGE_PPzZI_B
2345 : 604017770U, // CMPGE_PPzZI_D
2346 : 942724202U, // CMPGE_PPzZI_H
2347 : 604050538U, // CMPGE_PPzZI_S
2348 : 604001386U, // CMPGE_PPzZZ_B
2349 : 604017770U, // CMPGE_PPzZZ_D
2350 : 942724202U, // CMPGE_PPzZZ_H
2351 : 604050538U, // CMPGE_PPzZZ_S
2352 : 604001386U, // CMPGE_WIDE_PPzZZ_B
2353 : 942724202U, // CMPGE_WIDE_PPzZZ_H
2354 : 604050538U, // CMPGE_WIDE_PPzZZ_S
2355 : 604011076U, // CMPGT_PPzZI_B
2356 : 604027460U, // CMPGT_PPzZI_D
2357 : 942733892U, // CMPGT_PPzZI_H
2358 : 604060228U, // CMPGT_PPzZI_S
2359 : 604011076U, // CMPGT_PPzZZ_B
2360 : 604027460U, // CMPGT_PPzZZ_D
2361 : 942733892U, // CMPGT_PPzZZ_H
2362 : 604060228U, // CMPGT_PPzZZ_S
2363 : 604011076U, // CMPGT_WIDE_PPzZZ_B
2364 : 942733892U, // CMPGT_WIDE_PPzZZ_H
2365 : 604060228U, // CMPGT_WIDE_PPzZZ_S
2366 : 604005937U, // CMPHI_PPzZI_B
2367 : 604022321U, // CMPHI_PPzZI_D
2368 : 942728753U, // CMPHI_PPzZI_H
2369 : 604055089U, // CMPHI_PPzZI_S
2370 : 604005937U, // CMPHI_PPzZZ_B
2371 : 604022321U, // CMPHI_PPzZZ_D
2372 : 942728753U, // CMPHI_PPzZZ_H
2373 : 604055089U, // CMPHI_PPzZZ_S
2374 : 604005937U, // CMPHI_WIDE_PPzZZ_B
2375 : 942728753U, // CMPHI_WIDE_PPzZZ_H
2376 : 604055089U, // CMPHI_WIDE_PPzZZ_S
2377 : 604010886U, // CMPHS_PPzZI_B
2378 : 604027270U, // CMPHS_PPzZI_D
2379 : 942733702U, // CMPHS_PPzZI_H
2380 : 604060038U, // CMPHS_PPzZI_S
2381 : 604010886U, // CMPHS_PPzZZ_B
2382 : 604027270U, // CMPHS_PPzZZ_D
2383 : 942733702U, // CMPHS_PPzZZ_H
2384 : 604060038U, // CMPHS_PPzZZ_S
2385 : 604010886U, // CMPHS_WIDE_PPzZZ_B
2386 : 942733702U, // CMPHS_WIDE_PPzZZ_H
2387 : 604060038U, // CMPHS_WIDE_PPzZZ_S
2388 : 604001417U, // CMPLE_PPzZI_B
2389 : 604017801U, // CMPLE_PPzZI_D
2390 : 942724233U, // CMPLE_PPzZI_H
2391 : 604050569U, // CMPLE_PPzZI_S
2392 : 604001417U, // CMPLE_WIDE_PPzZZ_B
2393 : 942724233U, // CMPLE_WIDE_PPzZZ_H
2394 : 604050569U, // CMPLE_WIDE_PPzZZ_S
2395 : 604006611U, // CMPLO_PPzZI_B
2396 : 604022995U, // CMPLO_PPzZI_D
2397 : 942729427U, // CMPLO_PPzZI_H
2398 : 604055763U, // CMPLO_PPzZI_S
2399 : 604006611U, // CMPLO_WIDE_PPzZZ_B
2400 : 942729427U, // CMPLO_WIDE_PPzZZ_H
2401 : 604055763U, // CMPLO_WIDE_PPzZZ_S
2402 : 604010920U, // CMPLS_PPzZI_B
2403 : 604027304U, // CMPLS_PPzZI_D
2404 : 942733736U, // CMPLS_PPzZI_H
2405 : 604060072U, // CMPLS_PPzZI_S
2406 : 604010920U, // CMPLS_WIDE_PPzZZ_B
2407 : 942733736U, // CMPLS_WIDE_PPzZZ_H
2408 : 604060072U, // CMPLS_WIDE_PPzZZ_S
2409 : 604011110U, // CMPLT_PPzZI_B
2410 : 604027494U, // CMPLT_PPzZI_D
2411 : 942733926U, // CMPLT_PPzZI_H
2412 : 604060262U, // CMPLT_PPzZI_S
2413 : 604011110U, // CMPLT_WIDE_PPzZZ_B
2414 : 942733926U, // CMPLT_WIDE_PPzZZ_H
2415 : 604060262U, // CMPLT_WIDE_PPzZZ_S
2416 : 604001440U, // CMPNE_PPzZI_B
2417 : 604017824U, // CMPNE_PPzZI_D
2418 : 942724256U, // CMPNE_PPzZI_H
2419 : 604050592U, // CMPNE_PPzZI_S
2420 : 604001440U, // CMPNE_PPzZZ_B
2421 : 604017824U, // CMPNE_PPzZZ_D
2422 : 942724256U, // CMPNE_PPzZZ_H
2423 : 604050592U, // CMPNE_PPzZZ_S
2424 : 604001440U, // CMPNE_WIDE_PPzZZ_B
2425 : 942724256U, // CMPNE_WIDE_PPzZZ_H
2426 : 604050592U, // CMPNE_WIDE_PPzZZ_S
2427 : 0U, // CMP_SWAP_128
2428 : 0U, // CMP_SWAP_16
2429 : 0U, // CMP_SWAP_32
2430 : 0U, // CMP_SWAP_64
2431 : 0U, // CMP_SWAP_8
2432 : 134301114U, // CMTSTv16i8
2433 : 201439904U, // CMTSTv1i64
2434 : 134311916U, // CMTSTv2i32
2435 : 134304422U, // CMTSTv2i64
2436 : 134306495U, // CMTSTv4i16
2437 : 134313899U, // CMTSTv4i32
2438 : 134308379U, // CMTSTv8i16
2439 : 134302054U, // CMTSTv8i8
2440 : 31364U, // CNOT_ZPmZ_B
2441 : 47748U, // CNOT_ZPmZ_D
2442 : 68221572U, // CNOT_ZPmZ_H
2443 : 80516U, // CNOT_ZPmZ_S
2444 : 1006734485U, // CNTB_XPiI
2445 : 1006736462U, // CNTD_XPiI
2446 : 1006740959U, // CNTH_XPiI
2447 : 604088631U, // CNTP_XPP_B
2448 : 604088631U, // CNTP_XPP_D
2449 : 604088631U, // CNTP_XPP_H
2450 : 604088631U, // CNTP_XPP_S
2451 : 1006746704U, // CNTW_XPiI
2452 : 31341U, // CNT_ZPmZ_B
2453 : 47725U, // CNT_ZPmZ_D
2454 : 68221549U, // CNT_ZPmZ_H
2455 : 80493U, // CNT_ZPmZ_S
2456 : 134301096U, // CNTv16i8
2457 : 134302038U, // CNTv8i8
2458 : 604027425U, // COMPACT_ZPZ_D
2459 : 604060193U, // COMPACT_ZPZ_S
2460 : 31959U, // CPY_ZPmI_B
2461 : 48343U, // CPY_ZPmI_D
2462 : 68222167U, // CPY_ZPmI_H
2463 : 81111U, // CPY_ZPmI_S
2464 : 31959U, // CPY_ZPmR_B
2465 : 48343U, // CPY_ZPmR_D
2466 : 68222167U, // CPY_ZPmR_H
2467 : 81111U, // CPY_ZPmR_S
2468 : 31959U, // CPY_ZPmV_B
2469 : 48343U, // CPY_ZPmV_D
2470 : 68222167U, // CPY_ZPmV_H
2471 : 81111U, // CPY_ZPmV_S
2472 : 604011735U, // CPY_ZPzI_B
2473 : 604028119U, // CPY_ZPzI_D
2474 : 942734551U, // CPY_ZPzI_H
2475 : 604060887U, // CPY_ZPzI_S
2476 : 134331217U, // CPYi16
2477 : 134331217U, // CPYi32
2478 : 134331217U, // CPYi64
2479 : 134331217U, // CPYi8
2480 : 201425379U, // CRC32Brr
2481 : 201427538U, // CRC32CBrr
2482 : 201434043U, // CRC32CHrr
2483 : 201440201U, // CRC32CWrr
2484 : 201440415U, // CRC32CXrr
2485 : 201430527U, // CRC32Hrr
2486 : 201440157U, // CRC32Wrr
2487 : 201440360U, // CRC32Xrr
2488 : 201434880U, // CSELWr
2489 : 201434880U, // CSELXr
2490 : 201428254U, // CSINCWr
2491 : 201428254U, // CSINCXr
2492 : 201440073U, // CSINVWr
2493 : 201440073U, // CSINVXr
2494 : 201430274U, // CSNEGWr
2495 : 201430274U, // CSNEGXr
2496 : 201435531U, // CTERMEQ_WW
2497 : 201435531U, // CTERMEQ_XX
2498 : 201430167U, // CTERMNE_WW
2499 : 201430167U, // CTERMNE_XX
2500 : 0U, // CompilerBarrier
2501 : 147480U, // DCPS1
2502 : 147563U, // DCPS2
2503 : 147580U, // DCPS3
2504 : 1073842781U, // DECB_XPiI
2505 : 1073845212U, // DECD_XPiI
2506 : 1073779676U, // DECD_ZPiI
2507 : 1073849286U, // DECH_XPiI
2508 : 6349766U, // DECH_ZPiI
2509 : 335653097U, // DECP_XP_B
2510 : 402761961U, // DECP_XP_D
2511 : 1140959465U, // DECP_XP_H
2512 : 536979689U, // DECP_XP_S
2513 : 43241U, // DECP_ZP_D
2514 : 1209067753U, // DECP_ZP_H
2515 : 76009U, // DECP_ZP_S
2516 : 1073855444U, // DECW_XPiI
2517 : 1073822676U, // DECW_ZPiI
2518 : 232297U, // DMB
2519 : 16210U, // DRPS
2520 : 232520U, // DSB
2521 : 1275111430U, // DUPM_ZI
2522 : 1342204235U, // DUP_ZI_B
2523 : 1409329483U, // DUP_ZI_D
2524 : 7399755U, // DUP_ZI_H
2525 : 1476471115U, // DUP_ZI_S
2526 : 201353547U, // DUP_ZR_B
2527 : 201369931U, // DUP_ZR_D
2528 : 1216407883U, // DUP_ZR_H
2529 : 201402699U, // DUP_ZR_S
2530 : 335571275U, // DUP_ZZI_B
2531 : 402696523U, // DUP_ZZI_D
2532 : 1545660747U, // DUP_ZZI_H
2533 : 256331U, // DUP_ZZI_Q
2534 : 536947019U, // DUP_ZZI_S
2535 : 201409790U, // DUPv16i8gpr
2536 : 134300926U, // DUPv16i8lane
2537 : 201420523U, // DUPv2i32gpr
2538 : 134311659U, // DUPv2i32lane
2539 : 201413065U, // DUPv2i64gpr
2540 : 134304201U, // DUPv2i64lane
2541 : 201415102U, // DUPv4i16gpr
2542 : 134306238U, // DUPv4i16lane
2543 : 201422506U, // DUPv4i32gpr
2544 : 134313642U, // DUPv4i32lane
2545 : 201416986U, // DUPv8i16gpr
2546 : 134308122U, // DUPv8i16lane
2547 : 201410749U, // DUPv8i8gpr
2548 : 134301885U, // DUPv8i8lane
2549 : 0U, // EONWrr
2550 : 201435197U, // EONWrs
2551 : 0U, // EONXrr
2552 : 201435197U, // EONXrs
2553 : 15911U, // EOR3
2554 : 604010992U, // EORS_PPzPP
2555 : 604093270U, // EORV_VPZ_B
2556 : 604093270U, // EORV_VPZ_D
2557 : 604093270U, // EORV_VPZ_H
2558 : 604093270U, // EORV_VPZ_S
2559 : 201435674U, // EORWri
2560 : 0U, // EORWrr
2561 : 201435674U, // EORWrs
2562 : 201435674U, // EORXri
2563 : 0U, // EORXrr
2564 : 201435674U, // EORXrs
2565 : 604006938U, // EOR_PPzPP
2566 : 402696730U, // EOR_ZI
2567 : 604006938U, // EOR_ZPmZ_B
2568 : 604023322U, // EOR_ZPmZ_D
2569 : 70314522U, // EOR_ZPmZ_H
2570 : 604056090U, // EOR_ZPmZ_S
2571 : 402696730U, // EOR_ZZZ
2572 : 134301009U, // EORv16i8
2573 : 134301960U, // EORv8i8
2574 : 16215U, // ERET
2575 : 16068U, // ERETAA
2576 : 16091U, // ERETAB
2577 : 201435751U, // EXTRWrri
2578 : 201435751U, // EXTRXrri
2579 : 335575727U, // EXT_ZZI
2580 : 134301125U, // EXTv16i8
2581 : 134302064U, // EXTv8i8
2582 : 0U, // F128CSEL
2583 : 201429953U, // FABD16
2584 : 201429953U, // FABD32
2585 : 201429953U, // FABD64
2586 : 604017601U, // FABD_ZPmZ_D
2587 : 70308801U, // FABD_ZPmZ_H
2588 : 604050369U, // FABD_ZPmZ_S
2589 : 134310926U, // FABDv2f32
2590 : 134303577U, // FABDv2f64
2591 : 134305528U, // FABDv4f16
2592 : 134312805U, // FABDv4f32
2593 : 134307366U, // FABDv8f16
2594 : 201439543U, // FABSDr
2595 : 201439543U, // FABSHr
2596 : 201439543U, // FABSSr
2597 : 47415U, // FABS_ZPmZ_D
2598 : 68221239U, // FABS_ZPmZ_H
2599 : 80183U, // FABS_ZPmZ_S
2600 : 134311764U, // FABSv2f32
2601 : 134304278U, // FABSv2f64
2602 : 134306343U, // FABSv4f16
2603 : 134313747U, // FABSv4f32
2604 : 134308227U, // FABSv8f16
2605 : 201430108U, // FACGE16
2606 : 201430108U, // FACGE32
2607 : 201430108U, // FACGE64
2608 : 604017756U, // FACGE_PPzZZ_D
2609 : 942724188U, // FACGE_PPzZZ_H
2610 : 604050524U, // FACGE_PPzZZ_S
2611 : 134311036U, // FACGEv2f32
2612 : 134303627U, // FACGEv2f64
2613 : 134305638U, // FACGEv4f16
2614 : 134312915U, // FACGEv4f32
2615 : 134307476U, // FACGEv8f16
2616 : 201439798U, // FACGT16
2617 : 201439798U, // FACGT32
2618 : 201439798U, // FACGT64
2619 : 604027446U, // FACGT_PPzZZ_D
2620 : 942733878U, // FACGT_PPzZZ_H
2621 : 604060214U, // FACGT_PPzZZ_S
2622 : 134311876U, // FACGTv2f32
2623 : 134304382U, // FACGTv2f64
2624 : 134306455U, // FACGTv4f16
2625 : 134313859U, // FACGTv4f32
2626 : 134308339U, // FACGTv8f16
2627 : 604078268U, // FADDA_VPZ_D
2628 : 604078268U, // FADDA_VPZ_H
2629 : 604078268U, // FADDA_VPZ_S
2630 : 201430024U, // FADDDrr
2631 : 201430024U, // FADDHrr
2632 : 134311540U, // FADDPv2f32
2633 : 134304102U, // FADDPv2f64
2634 : 134321609U, // FADDPv2i16p
2635 : 134327924U, // FADDPv2i32p
2636 : 134320486U, // FADDPv2i64p
2637 : 134306119U, // FADDPv4f16
2638 : 134313523U, // FADDPv4f32
2639 : 134308003U, // FADDPv8f16
2640 : 201430024U, // FADDSrr
2641 : 604093156U, // FADDV_VPZ_D
2642 : 604093156U, // FADDV_VPZ_H
2643 : 604093156U, // FADDV_VPZ_S
2644 : 604017672U, // FADD_ZPmI_D
2645 : 70308872U, // FADD_ZPmI_H
2646 : 604050440U, // FADD_ZPmI_S
2647 : 604017672U, // FADD_ZPmZ_D
2648 : 70308872U, // FADD_ZPmZ_H
2649 : 604050440U, // FADD_ZPmZ_S
2650 : 402691080U, // FADD_ZZZ_D
2651 : 471913480U, // FADD_ZZZ_H
2652 : 536941576U, // FADD_ZZZ_S
2653 : 134310963U, // FADDv2f32
2654 : 134303596U, // FADDv2f64
2655 : 134305565U, // FADDv4f16
2656 : 134312842U, // FADDv4f32
2657 : 134307403U, // FADDv8f16
2658 : 604017658U, // FCADD_ZPmZ_D
2659 : 70308858U, // FCADD_ZPmZ_H
2660 : 604050426U, // FCADD_ZPmZ_S
2661 : 134310953U, // FCADDv2f32
2662 : 134303586U, // FCADDv2f64
2663 : 134305555U, // FCADDv4f16
2664 : 134312832U, // FCADDv4f32
2665 : 134307393U, // FCADDv8f16
2666 : 201435410U, // FCCMPDrr
2667 : 201430191U, // FCCMPEDrr
2668 : 201430191U, // FCCMPEHrr
2669 : 201430191U, // FCCMPESrr
2670 : 201435410U, // FCCMPHrr
2671 : 201435410U, // FCCMPSrr
2672 : 201435524U, // FCMEQ16
2673 : 201435524U, // FCMEQ32
2674 : 201435524U, // FCMEQ64
2675 : 604023172U, // FCMEQ_PPzZ0_D
2676 : 942729604U, // FCMEQ_PPzZ0_H
2677 : 604055940U, // FCMEQ_PPzZ0_S
2678 : 604023172U, // FCMEQ_PPzZZ_D
2679 : 942729604U, // FCMEQ_PPzZZ_H
2680 : 604055940U, // FCMEQ_PPzZZ_S
2681 : 201435524U, // FCMEQv1i16rz
2682 : 201435524U, // FCMEQv1i32rz
2683 : 201435524U, // FCMEQv1i64rz
2684 : 134311697U, // FCMEQv2f32
2685 : 134304219U, // FCMEQv2f64
2686 : 134311697U, // FCMEQv2i32rz
2687 : 134304219U, // FCMEQv2i64rz
2688 : 134306276U, // FCMEQv4f16
2689 : 134313680U, // FCMEQv4f32
2690 : 134306276U, // FCMEQv4i16rz
2691 : 134313680U, // FCMEQv4i32rz
2692 : 134308160U, // FCMEQv8f16
2693 : 134308160U, // FCMEQv8i16rz
2694 : 201430115U, // FCMGE16
2695 : 201430115U, // FCMGE32
2696 : 201430115U, // FCMGE64
2697 : 604017763U, // FCMGE_PPzZ0_D
2698 : 942724195U, // FCMGE_PPzZ0_H
2699 : 604050531U, // FCMGE_PPzZ0_S
2700 : 604017763U, // FCMGE_PPzZZ_D
2701 : 942724195U, // FCMGE_PPzZZ_H
2702 : 604050531U, // FCMGE_PPzZZ_S
2703 : 201430115U, // FCMGEv1i16rz
2704 : 201430115U, // FCMGEv1i32rz
2705 : 201430115U, // FCMGEv1i64rz
2706 : 134311046U, // FCMGEv2f32
2707 : 134303637U, // FCMGEv2f64
2708 : 134311046U, // FCMGEv2i32rz
2709 : 134303637U, // FCMGEv2i64rz
2710 : 134305648U, // FCMGEv4f16
2711 : 134312925U, // FCMGEv4f32
2712 : 134305648U, // FCMGEv4i16rz
2713 : 134312925U, // FCMGEv4i32rz
2714 : 134307486U, // FCMGEv8f16
2715 : 134307486U, // FCMGEv8i16rz
2716 : 201439805U, // FCMGT16
2717 : 201439805U, // FCMGT32
2718 : 201439805U, // FCMGT64
2719 : 604027453U, // FCMGT_PPzZ0_D
2720 : 942733885U, // FCMGT_PPzZ0_H
2721 : 604060221U, // FCMGT_PPzZ0_S
2722 : 604027453U, // FCMGT_PPzZZ_D
2723 : 942733885U, // FCMGT_PPzZZ_H
2724 : 604060221U, // FCMGT_PPzZZ_S
2725 : 201439805U, // FCMGTv1i16rz
2726 : 201439805U, // FCMGTv1i32rz
2727 : 201439805U, // FCMGTv1i64rz
2728 : 134311886U, // FCMGTv2f32
2729 : 134304392U, // FCMGTv2f64
2730 : 134311886U, // FCMGTv2i32rz
2731 : 134304392U, // FCMGTv2i64rz
2732 : 134306465U, // FCMGTv4f16
2733 : 134313869U, // FCMGTv4f32
2734 : 134306465U, // FCMGTv4i16rz
2735 : 134313869U, // FCMGTv4i32rz
2736 : 134308349U, // FCMGTv8f16
2737 : 134308349U, // FCMGTv8i16rz
2738 : 604012773U, // FCMLA_ZPmZZ_D
2739 : 70303973U, // FCMLA_ZPmZZ_H
2740 : 604045541U, // FCMLA_ZPmZZ_S
2741 : 479248613U, // FCMLA_ZZZI_H
2742 : 1610678501U, // FCMLA_ZZZI_S
2743 : 268561297U, // FCMLAv2f32
2744 : 268553976U, // FCMLAv2f64
2745 : 268555899U, // FCMLAv4f16
2746 : 268555899U, // FCMLAv4f16_indexed
2747 : 268563166U, // FCMLAv4f32
2748 : 268563166U, // FCMLAv4f32_indexed
2749 : 268557737U, // FCMLAv8f16
2750 : 268557737U, // FCMLAv8f16_indexed
2751 : 604017794U, // FCMLE_PPzZ0_D
2752 : 942724226U, // FCMLE_PPzZ0_H
2753 : 604050562U, // FCMLE_PPzZ0_S
2754 : 201430146U, // FCMLEv1i16rz
2755 : 201430146U, // FCMLEv1i32rz
2756 : 201430146U, // FCMLEv1i64rz
2757 : 134311056U, // FCMLEv2i32rz
2758 : 134303647U, // FCMLEv2i64rz
2759 : 134305658U, // FCMLEv4i16rz
2760 : 134312935U, // FCMLEv4i32rz
2761 : 134307496U, // FCMLEv8i16rz
2762 : 604027487U, // FCMLT_PPzZ0_D
2763 : 942733919U, // FCMLT_PPzZ0_H
2764 : 604060255U, // FCMLT_PPzZ0_S
2765 : 201439839U, // FCMLTv1i16rz
2766 : 201439839U, // FCMLTv1i32rz
2767 : 201439839U, // FCMLTv1i64rz
2768 : 134311896U, // FCMLTv2i32rz
2769 : 134304402U, // FCMLTv2i64rz
2770 : 134306475U, // FCMLTv4i16rz
2771 : 134313879U, // FCMLTv4i32rz
2772 : 134308359U, // FCMLTv8i16rz
2773 : 604017808U, // FCMNE_PPzZ0_D
2774 : 942724240U, // FCMNE_PPzZ0_H
2775 : 604050576U, // FCMNE_PPzZ0_S
2776 : 604017808U, // FCMNE_PPzZZ_D
2777 : 942724240U, // FCMNE_PPzZZ_H
2778 : 604050576U, // FCMNE_PPzZZ_S
2779 : 10594585U, // FCMPDri
2780 : 201435417U, // FCMPDrr
2781 : 10589367U, // FCMPEDri
2782 : 201430199U, // FCMPEDrr
2783 : 10589367U, // FCMPEHri
2784 : 201430199U, // FCMPEHrr
2785 : 10589367U, // FCMPESri
2786 : 201430199U, // FCMPESrr
2787 : 10594585U, // FCMPHri
2788 : 201435417U, // FCMPHrr
2789 : 10594585U, // FCMPSri
2790 : 201435417U, // FCMPSrr
2791 : 604023002U, // FCMUO_PPzZZ_D
2792 : 942729434U, // FCMUO_PPzZZ_H
2793 : 604055770U, // FCMUO_PPzZZ_S
2794 : 48342U, // FCPY_ZPmI_D
2795 : 68222166U, // FCPY_ZPmI_H
2796 : 81110U, // FCPY_ZPmI_S
2797 : 201434879U, // FCSELDrrr
2798 : 201434879U, // FCSELHrrr
2799 : 201434879U, // FCSELSrrr
2800 : 201439535U, // FCVTASUWDr
2801 : 201439535U, // FCVTASUWHr
2802 : 201439535U, // FCVTASUWSr
2803 : 201439535U, // FCVTASUXDr
2804 : 201439535U, // FCVTASUXHr
2805 : 201439535U, // FCVTASUXSr
2806 : 201439535U, // FCVTASv1f16
2807 : 201439535U, // FCVTASv1i32
2808 : 201439535U, // FCVTASv1i64
2809 : 134311753U, // FCVTASv2f32
2810 : 134304267U, // FCVTASv2f64
2811 : 134306332U, // FCVTASv4f16
2812 : 134313736U, // FCVTASv4f32
2813 : 134308216U, // FCVTASv8f16
2814 : 201439924U, // FCVTAUUWDr
2815 : 201439924U, // FCVTAUUWHr
2816 : 201439924U, // FCVTAUUWSr
2817 : 201439924U, // FCVTAUUXDr
2818 : 201439924U, // FCVTAUUXHr
2819 : 201439924U, // FCVTAUUXSr
2820 : 201439924U, // FCVTAUv1f16
2821 : 201439924U, // FCVTAUv1i32
2822 : 201439924U, // FCVTAUv1i64
2823 : 134311926U, // FCVTAUv2f32
2824 : 134304432U, // FCVTAUv2f64
2825 : 134306505U, // FCVTAUv4f16
2826 : 134313909U, // FCVTAUv4f32
2827 : 134308389U, // FCVTAUv8f16
2828 : 201439911U, // FCVTDHr
2829 : 201439911U, // FCVTDSr
2830 : 201439911U, // FCVTHDr
2831 : 201439911U, // FCVTHSr
2832 : 1689348009U, // FCVTLv2i32
2833 : 146892713U, // FCVTLv4i16
2834 : 1756446784U, // FCVTLv4i32
2835 : 146882624U, // FCVTLv8i16
2836 : 201439663U, // FCVTMSUWDr
2837 : 201439663U, // FCVTMSUWHr
2838 : 201439663U, // FCVTMSUWSr
2839 : 201439663U, // FCVTMSUXDr
2840 : 201439663U, // FCVTMSUXHr
2841 : 201439663U, // FCVTMSUXSr
2842 : 201439663U, // FCVTMSv1f16
2843 : 201439663U, // FCVTMSv1i32
2844 : 201439663U, // FCVTMSv1i64
2845 : 134311809U, // FCVTMSv2f32
2846 : 134304315U, // FCVTMSv2f64
2847 : 134306388U, // FCVTMSv4f16
2848 : 134313792U, // FCVTMSv4f32
2849 : 134308272U, // FCVTMSv8f16
2850 : 201439940U, // FCVTMUUWDr
2851 : 201439940U, // FCVTMUUWHr
2852 : 201439940U, // FCVTMUUWSr
2853 : 201439940U, // FCVTMUUXDr
2854 : 201439940U, // FCVTMUUXHr
2855 : 201439940U, // FCVTMUUXSr
2856 : 201439940U, // FCVTMUv1f16
2857 : 201439940U, // FCVTMUv1i32
2858 : 201439940U, // FCVTMUv1i64
2859 : 134311948U, // FCVTMUv2f32
2860 : 134304454U, // FCVTMUv2f64
2861 : 134306527U, // FCVTMUv4f16
2862 : 134313931U, // FCVTMUv4f32
2863 : 134308411U, // FCVTMUv8f16
2864 : 201439684U, // FCVTNSUWDr
2865 : 201439684U, // FCVTNSUWHr
2866 : 201439684U, // FCVTNSUWSr
2867 : 201439684U, // FCVTNSUXDr
2868 : 201439684U, // FCVTNSUXHr
2869 : 201439684U, // FCVTNSUXSr
2870 : 201439684U, // FCVTNSv1f16
2871 : 201439684U, // FCVTNSv1i32
2872 : 201439684U, // FCVTNSv1i64
2873 : 134311820U, // FCVTNSv2f32
2874 : 134304326U, // FCVTNSv2f64
2875 : 134306399U, // FCVTNSv4f16
2876 : 134313803U, // FCVTNSv4f32
2877 : 134308283U, // FCVTNSv8f16
2878 : 201439948U, // FCVTNUUWDr
2879 : 201439948U, // FCVTNUUWHr
2880 : 201439948U, // FCVTNUUWSr
2881 : 201439948U, // FCVTNUUXDr
2882 : 201439948U, // FCVTNUUXHr
2883 : 201439948U, // FCVTNUUXSr
2884 : 201439948U, // FCVTNUv1f16
2885 : 201439948U, // FCVTNUv1i32
2886 : 201439948U, // FCVTNUv1i64
2887 : 134311959U, // FCVTNUv2f32
2888 : 134304465U, // FCVTNUv2f64
2889 : 134306538U, // FCVTNUv4f16
2890 : 134313942U, // FCVTNUv4f32
2891 : 134308422U, // FCVTNUv8f16
2892 : 13723761U, // FCVTNv2i32
2893 : 14772337U, // FCVTNv4i16
2894 : 281133134U, // FCVTNv4i32
2895 : 15843406U, // FCVTNv8i16
2896 : 201439707U, // FCVTPSUWDr
2897 : 201439707U, // FCVTPSUWHr
2898 : 201439707U, // FCVTPSUWSr
2899 : 201439707U, // FCVTPSUXDr
2900 : 201439707U, // FCVTPSUXHr
2901 : 201439707U, // FCVTPSUXSr
2902 : 201439707U, // FCVTPSv1f16
2903 : 201439707U, // FCVTPSv1i32
2904 : 201439707U, // FCVTPSv1i64
2905 : 134311842U, // FCVTPSv2f32
2906 : 134304348U, // FCVTPSv2f64
2907 : 134306421U, // FCVTPSv4f16
2908 : 134313825U, // FCVTPSv4f32
2909 : 134308305U, // FCVTPSv8f16
2910 : 201439956U, // FCVTPUUWDr
2911 : 201439956U, // FCVTPUUWHr
2912 : 201439956U, // FCVTPUUWSr
2913 : 201439956U, // FCVTPUUXDr
2914 : 201439956U, // FCVTPUUXHr
2915 : 201439956U, // FCVTPUUXSr
2916 : 201439956U, // FCVTPUv1f16
2917 : 201439956U, // FCVTPUv1i32
2918 : 201439956U, // FCVTPUv1i64
2919 : 134311970U, // FCVTPUv2f32
2920 : 134304476U, // FCVTPUv2f64
2921 : 134306549U, // FCVTPUv4f16
2922 : 134313953U, // FCVTPUv4f32
2923 : 134308433U, // FCVTPUv8f16
2924 : 201439911U, // FCVTSDr
2925 : 201439911U, // FCVTSHr
2926 : 201435303U, // FCVTXNv1i64
2927 : 13723815U, // FCVTXNv2f32
2928 : 281133142U, // FCVTXNv4f32
2929 : 201439760U, // FCVTZSSWDri
2930 : 201439760U, // FCVTZSSWHri
2931 : 201439760U, // FCVTZSSWSri
2932 : 201439760U, // FCVTZSSXDri
2933 : 201439760U, // FCVTZSSXHri
2934 : 201439760U, // FCVTZSSXSri
2935 : 201439760U, // FCVTZSUWDr
2936 : 201439760U, // FCVTZSUWHr
2937 : 201439760U, // FCVTZSUWSr
2938 : 201439760U, // FCVTZSUXDr
2939 : 201439760U, // FCVTZSUXHr
2940 : 201439760U, // FCVTZSUXSr
2941 : 47632U, // FCVTZS_ZPmZ_DtoD
2942 : 80400U, // FCVTZS_ZPmZ_DtoS
2943 : 47632U, // FCVTZS_ZPmZ_HtoD
2944 : 68221456U, // FCVTZS_ZPmZ_HtoH
2945 : 80400U, // FCVTZS_ZPmZ_HtoS
2946 : 47632U, // FCVTZS_ZPmZ_StoD
2947 : 80400U, // FCVTZS_ZPmZ_StoS
2948 : 201439760U, // FCVTZSd
2949 : 201439760U, // FCVTZSh
2950 : 201439760U, // FCVTZSs
2951 : 201439760U, // FCVTZSv1f16
2952 : 201439760U, // FCVTZSv1i32
2953 : 201439760U, // FCVTZSv1i64
2954 : 134311865U, // FCVTZSv2f32
2955 : 134304371U, // FCVTZSv2f64
2956 : 134311865U, // FCVTZSv2i32_shift
2957 : 134304371U, // FCVTZSv2i64_shift
2958 : 134306444U, // FCVTZSv4f16
2959 : 134313848U, // FCVTZSv4f32
2960 : 134306444U, // FCVTZSv4i16_shift
2961 : 134313848U, // FCVTZSv4i32_shift
2962 : 134308328U, // FCVTZSv8f16
2963 : 134308328U, // FCVTZSv8i16_shift
2964 : 201439964U, // FCVTZUSWDri
2965 : 201439964U, // FCVTZUSWHri
2966 : 201439964U, // FCVTZUSWSri
2967 : 201439964U, // FCVTZUSXDri
2968 : 201439964U, // FCVTZUSXHri
2969 : 201439964U, // FCVTZUSXSri
2970 : 201439964U, // FCVTZUUWDr
2971 : 201439964U, // FCVTZUUWHr
2972 : 201439964U, // FCVTZUUWSr
2973 : 201439964U, // FCVTZUUXDr
2974 : 201439964U, // FCVTZUUXHr
2975 : 201439964U, // FCVTZUUXSr
2976 : 47836U, // FCVTZU_ZPmZ_DtoD
2977 : 80604U, // FCVTZU_ZPmZ_DtoS
2978 : 47836U, // FCVTZU_ZPmZ_HtoD
2979 : 68221660U, // FCVTZU_ZPmZ_HtoH
2980 : 80604U, // FCVTZU_ZPmZ_HtoS
2981 : 47836U, // FCVTZU_ZPmZ_StoD
2982 : 80604U, // FCVTZU_ZPmZ_StoS
2983 : 201439964U, // FCVTZUd
2984 : 201439964U, // FCVTZUh
2985 : 201439964U, // FCVTZUs
2986 : 201439964U, // FCVTZUv1f16
2987 : 201439964U, // FCVTZUv1i32
2988 : 201439964U, // FCVTZUv1i64
2989 : 134311981U, // FCVTZUv2f32
2990 : 134304487U, // FCVTZUv2f64
2991 : 134311981U, // FCVTZUv2i32_shift
2992 : 134304487U, // FCVTZUv2i64_shift
2993 : 134306560U, // FCVTZUv4f16
2994 : 134313964U, // FCVTZUv4f32
2995 : 134306560U, // FCVTZUv4i16_shift
2996 : 134313964U, // FCVTZUv4i32_shift
2997 : 134308444U, // FCVTZUv8f16
2998 : 134308444U, // FCVTZUv8i16_shift
2999 : 68221607U, // FCVT_ZPmZ_DtoH
3000 : 80551U, // FCVT_ZPmZ_DtoS
3001 : 47783U, // FCVT_ZPmZ_HtoD
3002 : 80551U, // FCVT_ZPmZ_HtoS
3003 : 47783U, // FCVT_ZPmZ_StoD
3004 : 68221607U, // FCVT_ZPmZ_StoH
3005 : 201440016U, // FDIVDrr
3006 : 201440016U, // FDIVHrr
3007 : 604023432U, // FDIVR_ZPmZ_D
3008 : 70314632U, // FDIVR_ZPmZ_H
3009 : 604056200U, // FDIVR_ZPmZ_S
3010 : 201440016U, // FDIVSrr
3011 : 604027664U, // FDIV_ZPmZ_D
3012 : 70318864U, // FDIV_ZPmZ_H
3013 : 604060432U, // FDIV_ZPmZ_S
3014 : 134311992U, // FDIVv2f32
3015 : 134304498U, // FDIVv2f64
3016 : 134306580U, // FDIVv4f16
3017 : 134313984U, // FDIVv4f32
3018 : 134308464U, // FDIVv8f16
3019 : 1811982666U, // FDUP_ZI_D
3020 : 16836938U, // FDUP_ZI_H
3021 : 1812015434U, // FDUP_ZI_S
3022 : 402686239U, // FEXPA_ZZ_D
3023 : 1210106143U, // FEXPA_ZZ_H
3024 : 536936735U, // FEXPA_ZZ_S
3025 : 201439768U, // FJCVTZS
3026 : 201430030U, // FMADDDrrr
3027 : 201430030U, // FMADDHrrr
3028 : 201430030U, // FMADDSrrr
3029 : 604017581U, // FMAD_ZPmZZ_D
3030 : 70308781U, // FMAD_ZPmZZ_H
3031 : 604050349U, // FMAD_ZPmZZ_S
3032 : 201440388U, // FMAXDrr
3033 : 201440388U, // FMAXHrr
3034 : 201435134U, // FMAXNMDrr
3035 : 201435134U, // FMAXNMHrr
3036 : 134311606U, // FMAXNMPv2f32
3037 : 134304168U, // FMAXNMPv2f64
3038 : 134321631U, // FMAXNMPv2i16p
3039 : 134327990U, // FMAXNMPv2i32p
3040 : 134320552U, // FMAXNMPv2i64p
3041 : 134306185U, // FMAXNMPv4f16
3042 : 134313589U, // FMAXNMPv4f32
3043 : 134308069U, // FMAXNMPv8f16
3044 : 201435134U, // FMAXNMSrr
3045 : 604093227U, // FMAXNMV_VPZ_D
3046 : 604093227U, // FMAXNMV_VPZ_H
3047 : 604093227U, // FMAXNMV_VPZ_S
3048 : 134323007U, // FMAXNMVv4i16v
3049 : 134330411U, // FMAXNMVv4i32v
3050 : 134324891U, // FMAXNMVv8i16v
3051 : 604022782U, // FMAXNM_ZPmI_D
3052 : 70313982U, // FMAXNM_ZPmI_H
3053 : 604055550U, // FMAXNM_ZPmI_S
3054 : 604022782U, // FMAXNM_ZPmZ_D
3055 : 70313982U, // FMAXNM_ZPmZ_H
3056 : 604055550U, // FMAXNM_ZPmZ_S
3057 : 134311356U, // FMAXNMv2f32
3058 : 134304060U, // FMAXNMv2f64
3059 : 134305935U, // FMAXNMv4f16
3060 : 134313453U, // FMAXNMv4f32
3061 : 134307943U, // FMAXNMv8f16
3062 : 134311667U, // FMAXPv2f32
3063 : 134304209U, // FMAXPv2f64
3064 : 134321653U, // FMAXPv2i16p
3065 : 134328051U, // FMAXPv2i32p
3066 : 134320593U, // FMAXPv2i64p
3067 : 134306246U, // FMAXPv4f16
3068 : 134313650U, // FMAXPv4f32
3069 : 134308130U, // FMAXPv8f16
3070 : 201440388U, // FMAXSrr
3071 : 604093276U, // FMAXV_VPZ_D
3072 : 604093276U, // FMAXV_VPZ_H
3073 : 604093276U, // FMAXV_VPZ_S
3074 : 134323058U, // FMAXVv4i16v
3075 : 134330462U, // FMAXVv4i32v
3076 : 134324942U, // FMAXVv8i16v
3077 : 604028036U, // FMAX_ZPmI_D
3078 : 70319236U, // FMAX_ZPmI_H
3079 : 604060804U, // FMAX_ZPmI_S
3080 : 604028036U, // FMAX_ZPmZ_D
3081 : 70319236U, // FMAX_ZPmZ_H
3082 : 604060804U, // FMAX_ZPmZ_S
3083 : 134312036U, // FMAXv2f32
3084 : 134304582U, // FMAXv2f64
3085 : 134306704U, // FMAXv4f16
3086 : 134314174U, // FMAXv4f32
3087 : 134308628U, // FMAXv8f16
3088 : 201435163U, // FMINDrr
3089 : 201435163U, // FMINHrr
3090 : 201435126U, // FMINNMDrr
3091 : 201435126U, // FMINNMHrr
3092 : 134311594U, // FMINNMPv2f32
3093 : 134304156U, // FMINNMPv2f64
3094 : 134321619U, // FMINNMPv2i16p
3095 : 134327978U, // FMINNMPv2i32p
3096 : 134320540U, // FMINNMPv2i64p
3097 : 134306173U, // FMINNMPv4f16
3098 : 134313577U, // FMINNMPv4f32
3099 : 134308057U, // FMINNMPv8f16
3100 : 201435126U, // FMINNMSrr
3101 : 604093218U, // FMINNMV_VPZ_D
3102 : 604093218U, // FMINNMV_VPZ_H
3103 : 604093218U, // FMINNMV_VPZ_S
3104 : 134322995U, // FMINNMVv4i16v
3105 : 134330399U, // FMINNMVv4i32v
3106 : 134324879U, // FMINNMVv8i16v
3107 : 604022774U, // FMINNM_ZPmI_D
3108 : 70313974U, // FMINNM_ZPmI_H
3109 : 604055542U, // FMINNM_ZPmI_S
3110 : 604022774U, // FMINNM_ZPmZ_D
3111 : 70313974U, // FMINNM_ZPmZ_H
3112 : 604055542U, // FMINNM_ZPmZ_S
3113 : 134311345U, // FMINNMv2f32
3114 : 134304049U, // FMINNMv2f64
3115 : 134305924U, // FMINNMv4f16
3116 : 134313442U, // FMINNMv4f32
3117 : 134307932U, // FMINNMv8f16
3118 : 134311618U, // FMINPv2f32
3119 : 134304180U, // FMINPv2f64
3120 : 134321643U, // FMINPv2i16p
3121 : 134328002U, // FMINPv2i32p
3122 : 134320564U, // FMINPv2i64p
3123 : 134306197U, // FMINPv4f16
3124 : 134313601U, // FMINPv4f32
3125 : 134308081U, // FMINPv8f16
3126 : 201435163U, // FMINSrr
3127 : 604093236U, // FMINV_VPZ_D
3128 : 604093236U, // FMINV_VPZ_H
3129 : 604093236U, // FMINV_VPZ_S
3130 : 134323019U, // FMINVv4i16v
3131 : 134330423U, // FMINVv4i32v
3132 : 134324903U, // FMINVv8i16v
3133 : 604022811U, // FMIN_ZPmI_D
3134 : 70314011U, // FMIN_ZPmI_H
3135 : 604055579U, // FMIN_ZPmI_S
3136 : 604022811U, // FMIN_ZPmZ_D
3137 : 70314011U, // FMIN_ZPmZ_H
3138 : 604055579U, // FMIN_ZPmZ_S
3139 : 134311400U, // FMINv2f32
3140 : 134304082U, // FMINv2f64
3141 : 134305979U, // FMINv4f16
3142 : 134313475U, // FMINv4f32
3143 : 134307965U, // FMINv8f16
3144 : 15887U, // FMLAL2_2S
3145 : 15887U, // FMLAL2_4S
3146 : 268550192U, // FMLALI2_2s
3147 : 268550192U, // FMLALI2_4s
3148 : 268559986U, // FMLALI_2s
3149 : 268559986U, // FMLALI_4s
3150 : 16141U, // FMLAL_2S
3151 : 16141U, // FMLAL_4S
3152 : 604012780U, // FMLA_ZPmZZ_D
3153 : 70303980U, // FMLA_ZPmZZ_H
3154 : 604045548U, // FMLA_ZPmZZ_S
3155 : 1879081196U, // FMLA_ZZZI_D
3156 : 1217446124U, // FMLA_ZZZI_H
3157 : 1610678508U, // FMLA_ZZZI_S
3158 : 738383118U, // FMLAv1i16_indexed
3159 : 738388663U, // FMLAv1i32_indexed
3160 : 738381103U, // FMLAv1i64_indexed
3161 : 268561307U, // FMLAv2f32
3162 : 268553986U, // FMLAv2f64
3163 : 268561307U, // FMLAv2i32_indexed
3164 : 268553986U, // FMLAv2i64_indexed
3165 : 268555909U, // FMLAv4f16
3166 : 268563176U, // FMLAv4f32
3167 : 268555909U, // FMLAv4i16_indexed
3168 : 268563176U, // FMLAv4i32_indexed
3169 : 268557747U, // FMLAv8f16
3170 : 268557747U, // FMLAv8i16_indexed
3171 : 15894U, // FMLSL2_2S
3172 : 15894U, // FMLSL2_4S
3173 : 268550200U, // FMLSLI2_2s
3174 : 268550200U, // FMLSLI2_4s
3175 : 268560276U, // FMLSLI_2s
3176 : 268560276U, // FMLSLI_4s
3177 : 16161U, // FMLSL_2S
3178 : 16161U, // FMLSL_4S
3179 : 604027291U, // FMLS_ZPmZZ_D
3180 : 70318491U, // FMLS_ZPmZZ_H
3181 : 604060059U, // FMLS_ZPmZZ_S
3182 : 1879095707U, // FMLS_ZZZI_D
3183 : 1217460635U, // FMLS_ZZZI_H
3184 : 1610693019U, // FMLS_ZZZI_S
3185 : 738383214U, // FMLSv1i16_indexed
3186 : 738388759U, // FMLSv1i32_indexed
3187 : 738381119U, // FMLSv1i64_indexed
3188 : 268562296U, // FMLSv2f32
3189 : 268554802U, // FMLSv2f64
3190 : 268562296U, // FMLSv2i32_indexed
3191 : 268554802U, // FMLSv2i64_indexed
3192 : 268556875U, // FMLSv4f16
3193 : 268564279U, // FMLSv4f32
3194 : 268556875U, // FMLSv4i16_indexed
3195 : 268564279U, // FMLSv4i32_indexed
3196 : 268558759U, // FMLSv8f16
3197 : 268558759U, // FMLSv8i16_indexed
3198 : 0U, // FMOVD0
3199 : 134319438U, // FMOVDXHighr
3200 : 201440080U, // FMOVDXr
3201 : 1812052816U, // FMOVDi
3202 : 201440080U, // FMOVDr
3203 : 0U, // FMOVH0
3204 : 201440080U, // FMOVHWr
3205 : 201440080U, // FMOVHXr
3206 : 1812052816U, // FMOVHi
3207 : 201440080U, // FMOVHr
3208 : 0U, // FMOVS0
3209 : 201440080U, // FMOVSWr
3210 : 1812052816U, // FMOVSi
3211 : 201440080U, // FMOVSr
3212 : 201440080U, // FMOVWHr
3213 : 201440080U, // FMOVWSr
3214 : 219237710U, // FMOVXDHighr
3215 : 201440080U, // FMOVXDr
3216 : 201440080U, // FMOVXHr
3217 : 1812033601U, // FMOVv2f32_ns
3218 : 1812026107U, // FMOVv2f64_ns
3219 : 1812028265U, // FMOVv4f16_ns
3220 : 1812035669U, // FMOVv4f32_ns
3221 : 1812030149U, // FMOVv8f16_ns
3222 : 604015698U, // FMSB_ZPmZZ_D
3223 : 70306898U, // FMSB_ZPmZZ_H
3224 : 604048466U, // FMSB_ZPmZZ_S
3225 : 201428149U, // FMSUBDrrr
3226 : 201428149U, // FMSUBHrrr
3227 : 201428149U, // FMSUBSrrr
3228 : 201435056U, // FMULDrr
3229 : 201435056U, // FMULHrr
3230 : 201435056U, // FMULSrr
3231 : 201440447U, // FMULX16
3232 : 201440447U, // FMULX32
3233 : 201440447U, // FMULX64
3234 : 604028095U, // FMULX_ZPmZ_D
3235 : 70319295U, // FMULX_ZPmZ_H
3236 : 604060863U, // FMULX_ZPmZ_S
3237 : 201430413U, // FMULXv1i16_indexed
3238 : 201435958U, // FMULXv1i32_indexed
3239 : 201428318U, // FMULXv1i64_indexed
3240 : 134312063U, // FMULXv2f32
3241 : 134304591U, // FMULXv2f64
3242 : 134312063U, // FMULXv2i32_indexed
3243 : 134304591U, // FMULXv2i64_indexed
3244 : 134306731U, // FMULXv4f16
3245 : 134314201U, // FMULXv4f32
3246 : 134306731U, // FMULXv4i16_indexed
3247 : 134314201U, // FMULXv4i32_indexed
3248 : 134308655U, // FMULXv8f16
3249 : 134308655U, // FMULXv8i16_indexed
3250 : 604022704U, // FMUL_ZPmI_D
3251 : 70313904U, // FMUL_ZPmI_H
3252 : 604055472U, // FMUL_ZPmI_S
3253 : 604022704U, // FMUL_ZPmZ_D
3254 : 70313904U, // FMUL_ZPmZ_H
3255 : 604055472U, // FMUL_ZPmZ_S
3256 : 402696112U, // FMUL_ZZZI_D
3257 : 471918512U, // FMUL_ZZZI_H
3258 : 536946608U, // FMUL_ZZZI_S
3259 : 402696112U, // FMUL_ZZZ_D
3260 : 471918512U, // FMUL_ZZZ_H
3261 : 536946608U, // FMUL_ZZZ_S
3262 : 201430374U, // FMULv1i16_indexed
3263 : 201435919U, // FMULv1i32_indexed
3264 : 201428279U, // FMULv1i64_indexed
3265 : 134311336U, // FMULv2f32
3266 : 134304040U, // FMULv2f64
3267 : 134311336U, // FMULv2i32_indexed
3268 : 134304040U, // FMULv2i64_indexed
3269 : 134305915U, // FMULv4f16
3270 : 134313423U, // FMULv4f32
3271 : 134305915U, // FMULv4i16_indexed
3272 : 134313423U, // FMULv4i32_indexed
3273 : 134307923U, // FMULv8f16
3274 : 134307923U, // FMULv8i16_indexed
3275 : 201430261U, // FNEGDr
3276 : 201430261U, // FNEGHr
3277 : 201430261U, // FNEGSr
3278 : 38133U, // FNEG_ZPmZ_D
3279 : 68211957U, // FNEG_ZPmZ_H
3280 : 70901U, // FNEG_ZPmZ_S
3281 : 134311132U, // FNEGv2f32
3282 : 134303700U, // FNEGv2f64
3283 : 134305711U, // FNEGv4f16
3284 : 134313011U, // FNEGv4f32
3285 : 134307549U, // FNEGv8f16
3286 : 201430037U, // FNMADDDrrr
3287 : 201430037U, // FNMADDHrrr
3288 : 201430037U, // FNMADDSrrr
3289 : 604017587U, // FNMAD_ZPmZZ_D
3290 : 70308787U, // FNMAD_ZPmZZ_H
3291 : 604050355U, // FNMAD_ZPmZZ_S
3292 : 604012786U, // FNMLA_ZPmZZ_D
3293 : 70303986U, // FNMLA_ZPmZZ_H
3294 : 604045554U, // FNMLA_ZPmZZ_S
3295 : 604027297U, // FNMLS_ZPmZZ_D
3296 : 70318497U, // FNMLS_ZPmZZ_H
3297 : 604060065U, // FNMLS_ZPmZZ_S
3298 : 604015704U, // FNMSB_ZPmZZ_D
3299 : 70306904U, // FNMSB_ZPmZZ_H
3300 : 604048472U, // FNMSB_ZPmZZ_S
3301 : 201428156U, // FNMSUBDrrr
3302 : 201428156U, // FNMSUBHrrr
3303 : 201428156U, // FNMSUBSrrr
3304 : 201435062U, // FNMULDrr
3305 : 201435062U, // FNMULHrr
3306 : 201435062U, // FNMULSrr
3307 : 402691239U, // FRECPE_ZZ_D
3308 : 1210111143U, // FRECPE_ZZ_H
3309 : 536941735U, // FRECPE_ZZ_S
3310 : 201430183U, // FRECPEv1f16
3311 : 201430183U, // FRECPEv1i32
3312 : 201430183U, // FRECPEv1i64
3313 : 134311066U, // FRECPEv2f32
3314 : 134303657U, // FRECPEv2f64
3315 : 134305668U, // FRECPEv4f16
3316 : 134312945U, // FRECPEv4f32
3317 : 134307506U, // FRECPEv8f16
3318 : 201439699U, // FRECPS16
3319 : 201439699U, // FRECPS32
3320 : 201439699U, // FRECPS64
3321 : 402700755U, // FRECPS_ZZZ_D
3322 : 471923155U, // FRECPS_ZZZ_H
3323 : 536951251U, // FRECPS_ZZZ_S
3324 : 134311831U, // FRECPSv2f32
3325 : 134304337U, // FRECPSv2f64
3326 : 134306410U, // FRECPSv4f16
3327 : 134313814U, // FRECPSv4f32
3328 : 134308294U, // FRECPSv8f16
3329 : 48326U, // FRECPX_ZPmZ_D
3330 : 68222150U, // FRECPX_ZPmZ_H
3331 : 81094U, // FRECPX_ZPmZ_S
3332 : 201440454U, // FRECPXv1f16
3333 : 201440454U, // FRECPXv1i32
3334 : 201440454U, // FRECPXv1i64
3335 : 201440368U, // FRINT32XDr
3336 : 201440368U, // FRINT32XSr
3337 : 134312010U, // FRINT32Xv2f32
3338 : 134304556U, // FRINT32Xv2f64
3339 : 134314148U, // FRINT32Xv4f32
3340 : 201440476U, // FRINT32ZDr
3341 : 201440476U, // FRINT32ZSr
3342 : 134312084U, // FRINT32Zv2f32
3343 : 134304612U, // FRINT32Zv2f64
3344 : 134314222U, // FRINT32Zv4f32
3345 : 201440378U, // FRINT64XDr
3346 : 201440378U, // FRINT64XSr
3347 : 134312023U, // FRINT64Xv2f32
3348 : 134304569U, // FRINT64Xv2f64
3349 : 134314161U, // FRINT64Xv4f32
3350 : 201440486U, // FRINT64ZDr
3351 : 201440486U, // FRINT64ZSr
3352 : 134312097U, // FRINT64Zv2f32
3353 : 134304625U, // FRINT64Zv2f64
3354 : 134314235U, // FRINT64Zv4f32
3355 : 201425246U, // FRINTADr
3356 : 201425246U, // FRINTAHr
3357 : 201425246U, // FRINTASr
3358 : 33118U, // FRINTA_ZPmZ_D
3359 : 68206942U, // FRINTA_ZPmZ_H
3360 : 65886U, // FRINTA_ZPmZ_S
3361 : 134310858U, // FRINTAv2f32
3362 : 134303537U, // FRINTAv2f64
3363 : 134305460U, // FRINTAv4f16
3364 : 134312727U, // FRINTAv4f32
3365 : 134307298U, // FRINTAv8f16
3366 : 201434695U, // FRINTIDr
3367 : 201434695U, // FRINTIHr
3368 : 201434695U, // FRINTISr
3369 : 42567U, // FRINTI_ZPmZ_D
3370 : 68216391U, // FRINTI_ZPmZ_H
3371 : 75335U, // FRINTI_ZPmZ_S
3372 : 134311236U, // FRINTIv2f32
3373 : 134303744U, // FRINTIv2f64
3374 : 134305815U, // FRINTIv4f16
3375 : 134313127U, // FRINTIv4f32
3376 : 134307653U, // FRINTIv8f16
3377 : 201435148U, // FRINTMDr
3378 : 201435148U, // FRINTMHr
3379 : 201435148U, // FRINTMSr
3380 : 43020U, // FRINTM_ZPmZ_D
3381 : 68216844U, // FRINTM_ZPmZ_H
3382 : 75788U, // FRINTM_ZPmZ_S
3383 : 134311367U, // FRINTMv2f32
3384 : 134304071U, // FRINTMv2f64
3385 : 134305946U, // FRINTMv4f16
3386 : 134313464U, // FRINTMv4f32
3387 : 134307954U, // FRINTMv8f16
3388 : 201435241U, // FRINTNDr
3389 : 201435241U, // FRINTNHr
3390 : 201435241U, // FRINTNSr
3391 : 43113U, // FRINTN_ZPmZ_D
3392 : 68216937U, // FRINTN_ZPmZ_H
3393 : 75881U, // FRINTN_ZPmZ_S
3394 : 134311473U, // FRINTNv2f32
3395 : 134304091U, // FRINTNv2f64
3396 : 134306052U, // FRINTNv4f16
3397 : 134313502U, // FRINTNv4f32
3398 : 134307992U, // FRINTNv8f16
3399 : 201435453U, // FRINTPDr
3400 : 201435453U, // FRINTPHr
3401 : 201435453U, // FRINTPSr
3402 : 43325U, // FRINTP_ZPmZ_D
3403 : 68217149U, // FRINTP_ZPmZ_H
3404 : 76093U, // FRINTP_ZPmZ_S
3405 : 134311648U, // FRINTPv2f32
3406 : 134304190U, // FRINTPv2f64
3407 : 134306227U, // FRINTPv4f16
3408 : 134313631U, // FRINTPv4f32
3409 : 134308111U, // FRINTPv8f16
3410 : 201440462U, // FRINTXDr
3411 : 201440462U, // FRINTXHr
3412 : 201440462U, // FRINTXSr
3413 : 48334U, // FRINTX_ZPmZ_D
3414 : 68222158U, // FRINTX_ZPmZ_H
3415 : 81102U, // FRINTX_ZPmZ_S
3416 : 134312073U, // FRINTXv2f32
3417 : 134304601U, // FRINTXv2f64
3418 : 134306741U, // FRINTXv4f16
3419 : 134314211U, // FRINTXv4f32
3420 : 134308665U, // FRINTXv8f16
3421 : 201440553U, // FRINTZDr
3422 : 201440553U, // FRINTZHr
3423 : 201440553U, // FRINTZSr
3424 : 48425U, // FRINTZ_ZPmZ_D
3425 : 68222249U, // FRINTZ_ZPmZ_H
3426 : 81193U, // FRINTZ_ZPmZ_S
3427 : 134312118U, // FRINTZv2f32
3428 : 134304638U, // FRINTZv2f64
3429 : 134306760U, // FRINTZv4f16
3430 : 134314256U, // FRINTZv4f32
3431 : 134308684U, // FRINTZv8f16
3432 : 402691270U, // FRSQRTE_ZZ_D
3433 : 1210111174U, // FRSQRTE_ZZ_H
3434 : 536941766U, // FRSQRTE_ZZ_S
3435 : 201430214U, // FRSQRTEv1f16
3436 : 201430214U, // FRSQRTEv1i32
3437 : 201430214U, // FRSQRTEv1i64
3438 : 134311088U, // FRSQRTEv2f32
3439 : 134303668U, // FRSQRTEv2f64
3440 : 134305679U, // FRSQRTEv4f16
3441 : 134312967U, // FRSQRTEv4f32
3442 : 134307517U, // FRSQRTEv8f16
3443 : 201439746U, // FRSQRTS16
3444 : 201439746U, // FRSQRTS32
3445 : 201439746U, // FRSQRTS64
3446 : 402700802U, // FRSQRTS_ZZZ_D
3447 : 471923202U, // FRSQRTS_ZZZ_H
3448 : 536951298U, // FRSQRTS_ZZZ_S
3449 : 134311853U, // FRSQRTSv2f32
3450 : 134304359U, // FRSQRTSv2f64
3451 : 134306432U, // FRSQRTSv4f16
3452 : 134313836U, // FRSQRTSv4f32
3453 : 134308316U, // FRSQRTSv8f16
3454 : 604017777U, // FSCALE_ZPmZ_D
3455 : 70308977U, // FSCALE_ZPmZ_H
3456 : 604050545U, // FSCALE_ZPmZ_S
3457 : 201439882U, // FSQRTDr
3458 : 201439882U, // FSQRTHr
3459 : 201439882U, // FSQRTSr
3460 : 47754U, // FSQRT_ZPmZ_D
3461 : 68221578U, // FSQRT_ZPmZ_H
3462 : 80522U, // FSQRT_ZPmZ_S
3463 : 134311906U, // FSQRTv2f32
3464 : 134304412U, // FSQRTv2f64
3465 : 134306485U, // FSQRTv4f16
3466 : 134313889U, // FSQRTv4f32
3467 : 134308369U, // FSQRTv8f16
3468 : 201428143U, // FSUBDrr
3469 : 201428143U, // FSUBHrr
3470 : 604023232U, // FSUBR_ZPmI_D
3471 : 70314432U, // FSUBR_ZPmI_H
3472 : 604056000U, // FSUBR_ZPmI_S
3473 : 604023232U, // FSUBR_ZPmZ_D
3474 : 70314432U, // FSUBR_ZPmZ_H
3475 : 604056000U, // FSUBR_ZPmZ_S
3476 : 201428143U, // FSUBSrr
3477 : 604015791U, // FSUB_ZPmI_D
3478 : 70306991U, // FSUB_ZPmI_H
3479 : 604048559U, // FSUB_ZPmI_S
3480 : 604015791U, // FSUB_ZPmZ_D
3481 : 70306991U, // FSUB_ZPmZ_H
3482 : 604048559U, // FSUB_ZPmZ_S
3483 : 402689199U, // FSUB_ZZZ_D
3484 : 471911599U, // FSUB_ZZZ_H
3485 : 536939695U, // FSUB_ZZZ_S
3486 : 134310869U, // FSUBv2f32
3487 : 134303548U, // FSUBv2f64
3488 : 134305471U, // FSUBv4f16
3489 : 134312738U, // FSUBv4f32
3490 : 134307309U, // FSUBv8f16
3491 : 402691002U, // FTMAD_ZZI_D
3492 : 471913402U, // FTMAD_ZZI_H
3493 : 536941498U, // FTMAD_ZZI_S
3494 : 402696125U, // FTSMUL_ZZZ_D
3495 : 471918525U, // FTSMUL_ZZZ_H
3496 : 536946621U, // FTSMUL_ZZZ_S
3497 : 402695942U, // FTSSEL_ZZZ_D
3498 : 471918342U, // FTSSEL_ZZZ_H
3499 : 536946438U, // FTSSEL_ZZZ_S
3500 : 1898185143U, // GLD1B_D_IMM_REAL
3501 : 757334455U, // GLD1B_D_REAL
3502 : 757334455U, // GLD1B_D_SXTW_REAL
3503 : 757334455U, // GLD1B_D_UXTW_REAL
3504 : 1629766071U, // GLD1B_S_IMM_REAL
3505 : 757350839U, // GLD1B_S_SXTW_REAL
3506 : 757350839U, // GLD1B_S_UXTW_REAL
3507 : 1898188179U, // GLD1D_IMM_REAL
3508 : 757337491U, // GLD1D_REAL
3509 : 757337491U, // GLD1D_SCALED_REAL
3510 : 757337491U, // GLD1D_SXTW_REAL
3511 : 757337491U, // GLD1D_SXTW_SCALED_REAL
3512 : 757337491U, // GLD1D_UXTW_REAL
3513 : 757337491U, // GLD1D_UXTW_SCALED_REAL
3514 : 1898190237U, // GLD1H_D_IMM_REAL
3515 : 757339549U, // GLD1H_D_REAL
3516 : 757339549U, // GLD1H_D_SCALED_REAL
3517 : 757339549U, // GLD1H_D_SXTW_REAL
3518 : 757339549U, // GLD1H_D_SXTW_SCALED_REAL
3519 : 757339549U, // GLD1H_D_UXTW_REAL
3520 : 757339549U, // GLD1H_D_UXTW_SCALED_REAL
3521 : 1629771165U, // GLD1H_S_IMM_REAL
3522 : 757355933U, // GLD1H_S_SXTW_REAL
3523 : 757355933U, // GLD1H_S_SXTW_SCALED_REAL
3524 : 757355933U, // GLD1H_S_UXTW_REAL
3525 : 757355933U, // GLD1H_S_UXTW_SCALED_REAL
3526 : 1898187817U, // GLD1SB_D_IMM_REAL
3527 : 757337129U, // GLD1SB_D_REAL
3528 : 757337129U, // GLD1SB_D_SXTW_REAL
3529 : 757337129U, // GLD1SB_D_UXTW_REAL
3530 : 1629768745U, // GLD1SB_S_IMM_REAL
3531 : 757353513U, // GLD1SB_S_SXTW_REAL
3532 : 757353513U, // GLD1SB_S_UXTW_REAL
3533 : 1898194309U, // GLD1SH_D_IMM_REAL
3534 : 757343621U, // GLD1SH_D_REAL
3535 : 757343621U, // GLD1SH_D_SCALED_REAL
3536 : 757343621U, // GLD1SH_D_SXTW_REAL
3537 : 757343621U, // GLD1SH_D_SXTW_SCALED_REAL
3538 : 757343621U, // GLD1SH_D_UXTW_REAL
3539 : 757343621U, // GLD1SH_D_UXTW_SCALED_REAL
3540 : 1629775237U, // GLD1SH_S_IMM_REAL
3541 : 757360005U, // GLD1SH_S_SXTW_REAL
3542 : 757360005U, // GLD1SH_S_SXTW_SCALED_REAL
3543 : 757360005U, // GLD1SH_S_UXTW_REAL
3544 : 757360005U, // GLD1SH_S_UXTW_SCALED_REAL
3545 : 1898200071U, // GLD1SW_D_IMM_REAL
3546 : 757349383U, // GLD1SW_D_REAL
3547 : 757349383U, // GLD1SW_D_SCALED_REAL
3548 : 757349383U, // GLD1SW_D_SXTW_REAL
3549 : 757349383U, // GLD1SW_D_SXTW_SCALED_REAL
3550 : 757349383U, // GLD1SW_D_UXTW_REAL
3551 : 757349383U, // GLD1SW_D_UXTW_SCALED_REAL
3552 : 1898199921U, // GLD1W_D_IMM_REAL
3553 : 757349233U, // GLD1W_D_REAL
3554 : 757349233U, // GLD1W_D_SCALED_REAL
3555 : 757349233U, // GLD1W_D_SXTW_REAL
3556 : 757349233U, // GLD1W_D_SXTW_SCALED_REAL
3557 : 757349233U, // GLD1W_D_UXTW_REAL
3558 : 757349233U, // GLD1W_D_UXTW_SCALED_REAL
3559 : 1629780849U, // GLD1W_IMM_REAL
3560 : 757365617U, // GLD1W_SXTW_REAL
3561 : 757365617U, // GLD1W_SXTW_SCALED_REAL
3562 : 757365617U, // GLD1W_UXTW_REAL
3563 : 757365617U, // GLD1W_UXTW_SCALED_REAL
3564 : 1898185149U, // GLDFF1B_D_IMM_REAL
3565 : 757334461U, // GLDFF1B_D_REAL
3566 : 757334461U, // GLDFF1B_D_SXTW_REAL
3567 : 757334461U, // GLDFF1B_D_UXTW_REAL
3568 : 1629766077U, // GLDFF1B_S_IMM_REAL
3569 : 757350845U, // GLDFF1B_S_SXTW_REAL
3570 : 757350845U, // GLDFF1B_S_UXTW_REAL
3571 : 1898188185U, // GLDFF1D_IMM_REAL
3572 : 757337497U, // GLDFF1D_REAL
3573 : 757337497U, // GLDFF1D_SCALED_REAL
3574 : 757337497U, // GLDFF1D_SXTW_REAL
3575 : 757337497U, // GLDFF1D_SXTW_SCALED_REAL
3576 : 757337497U, // GLDFF1D_UXTW_REAL
3577 : 757337497U, // GLDFF1D_UXTW_SCALED_REAL
3578 : 1898190243U, // GLDFF1H_D_IMM_REAL
3579 : 757339555U, // GLDFF1H_D_REAL
3580 : 757339555U, // GLDFF1H_D_SCALED_REAL
3581 : 757339555U, // GLDFF1H_D_SXTW_REAL
3582 : 757339555U, // GLDFF1H_D_SXTW_SCALED_REAL
3583 : 757339555U, // GLDFF1H_D_UXTW_REAL
3584 : 757339555U, // GLDFF1H_D_UXTW_SCALED_REAL
3585 : 1629771171U, // GLDFF1H_S_IMM_REAL
3586 : 757355939U, // GLDFF1H_S_SXTW_REAL
3587 : 757355939U, // GLDFF1H_S_SXTW_SCALED_REAL
3588 : 757355939U, // GLDFF1H_S_UXTW_REAL
3589 : 757355939U, // GLDFF1H_S_UXTW_SCALED_REAL
3590 : 1898187824U, // GLDFF1SB_D_IMM_REAL
3591 : 757337136U, // GLDFF1SB_D_REAL
3592 : 757337136U, // GLDFF1SB_D_SXTW_REAL
3593 : 757337136U, // GLDFF1SB_D_UXTW_REAL
3594 : 1629768752U, // GLDFF1SB_S_IMM_REAL
3595 : 757353520U, // GLDFF1SB_S_SXTW_REAL
3596 : 757353520U, // GLDFF1SB_S_UXTW_REAL
3597 : 1898194316U, // GLDFF1SH_D_IMM_REAL
3598 : 757343628U, // GLDFF1SH_D_REAL
3599 : 757343628U, // GLDFF1SH_D_SCALED_REAL
3600 : 757343628U, // GLDFF1SH_D_SXTW_REAL
3601 : 757343628U, // GLDFF1SH_D_SXTW_SCALED_REAL
3602 : 757343628U, // GLDFF1SH_D_UXTW_REAL
3603 : 757343628U, // GLDFF1SH_D_UXTW_SCALED_REAL
3604 : 1629775244U, // GLDFF1SH_S_IMM_REAL
3605 : 757360012U, // GLDFF1SH_S_SXTW_REAL
3606 : 757360012U, // GLDFF1SH_S_SXTW_SCALED_REAL
3607 : 757360012U, // GLDFF1SH_S_UXTW_REAL
3608 : 757360012U, // GLDFF1SH_S_UXTW_SCALED_REAL
3609 : 1898200078U, // GLDFF1SW_D_IMM_REAL
3610 : 757349390U, // GLDFF1SW_D_REAL
3611 : 757349390U, // GLDFF1SW_D_SCALED_REAL
3612 : 757349390U, // GLDFF1SW_D_SXTW_REAL
3613 : 757349390U, // GLDFF1SW_D_SXTW_SCALED_REAL
3614 : 757349390U, // GLDFF1SW_D_UXTW_REAL
3615 : 757349390U, // GLDFF1SW_D_UXTW_SCALED_REAL
3616 : 1898199927U, // GLDFF1W_D_IMM_REAL
3617 : 757349239U, // GLDFF1W_D_REAL
3618 : 757349239U, // GLDFF1W_D_SCALED_REAL
3619 : 757349239U, // GLDFF1W_D_SXTW_REAL
3620 : 757349239U, // GLDFF1W_D_SXTW_SCALED_REAL
3621 : 757349239U, // GLDFF1W_D_UXTW_REAL
3622 : 757349239U, // GLDFF1W_D_UXTW_SCALED_REAL
3623 : 1629780855U, // GLDFF1W_IMM_REAL
3624 : 757365623U, // GLDFF1W_SXTW_REAL
3625 : 757365623U, // GLDFF1W_SXTW_SCALED_REAL
3626 : 757365623U, // GLDFF1W_UXTW_REAL
3627 : 757365623U, // GLDFF1W_UXTW_SCALED_REAL
3628 : 201434685U, // GMI
3629 : 309874U, // HINT
3630 : 162394U, // HLT
3631 : 150821U, // HVC
3632 : 1073842797U, // INCB_XPiI
3633 : 1073845228U, // INCD_XPiI
3634 : 1073779692U, // INCD_ZPiI
3635 : 1073849302U, // INCH_XPiI
3636 : 6349782U, // INCH_ZPiI
3637 : 335653113U, // INCP_XP_B
3638 : 402761977U, // INCP_XP_D
3639 : 1140959481U, // INCP_XP_H
3640 : 536979705U, // INCP_XP_S
3641 : 43257U, // INCP_ZP_D
3642 : 1209067769U, // INCP_ZP_H
3643 : 76025U, // INCP_ZP_S
3644 : 1073855460U, // INCW_XPiI
3645 : 1073822692U, // INCW_ZPiI
3646 : 201358504U, // INDEX_II_B
3647 : 201374888U, // INDEX_II_D
3648 : 478215336U, // INDEX_II_H
3649 : 201407656U, // INDEX_II_S
3650 : 201358504U, // INDEX_IR_B
3651 : 201374888U, // INDEX_IR_D
3652 : 478215336U, // INDEX_IR_H
3653 : 201407656U, // INDEX_IR_S
3654 : 201358504U, // INDEX_RI_B
3655 : 201374888U, // INDEX_RI_D
3656 : 478215336U, // INDEX_RI_H
3657 : 201407656U, // INDEX_RI_S
3658 : 201358504U, // INDEX_RR_B
3659 : 201374888U, // INDEX_RR_D
3660 : 478215336U, // INDEX_RR_H
3661 : 201407656U, // INDEX_RR_S
3662 : 738224720U, // INSR_ZR_B
3663 : 738241104U, // INSR_ZR_D
3664 : 1227942480U, // INSR_ZR_H
3665 : 738273872U, // INSR_ZR_S
3666 : 738224720U, // INSR_ZV_B
3667 : 738241104U, // INSR_ZV_D
3668 : 1227942480U, // INSR_ZV_H
3669 : 738273872U, // INSR_ZV_S
3670 : 1964103030U, // INSvi16gpr
3671 : 2031211894U, // INSvi16lane
3672 : 1964108575U, // INSvi32gpr
3673 : 2031217439U, // INSvi32lane
3674 : 1964100935U, // INSvi64gpr
3675 : 2031209799U, // INSvi64lane
3676 : 1964097952U, // INSvi8gpr
3677 : 2031206816U, // INSvi8lane
3678 : 201430281U, // IRG
3679 : 232525U, // ISB
3680 : 604078439U, // LASTA_RPZ_B
3681 : 604078439U, // LASTA_RPZ_D
3682 : 604078439U, // LASTA_RPZ_H
3683 : 604078439U, // LASTA_RPZ_S
3684 : 604078439U, // LASTA_VPZ_B
3685 : 604078439U, // LASTA_VPZ_D
3686 : 604078439U, // LASTA_VPZ_H
3687 : 604078439U, // LASTA_VPZ_S
3688 : 604081308U, // LASTB_RPZ_B
3689 : 604081308U, // LASTB_RPZ_D
3690 : 604081308U, // LASTB_RPZ_H
3691 : 604081308U, // LASTB_RPZ_S
3692 : 604081308U, // LASTB_VPZ_B
3693 : 604081308U, // LASTB_VPZ_D
3694 : 604081308U, // LASTB_VPZ_H
3695 : 604081308U, // LASTB_VPZ_S
3696 : 757383607U, // LD1B
3697 : 757334455U, // LD1B_D
3698 : 757334455U, // LD1B_D_IMM_REAL
3699 : 757399991U, // LD1B_H
3700 : 757399991U, // LD1B_H_IMM_REAL
3701 : 757383607U, // LD1B_IMM_REAL
3702 : 757350839U, // LD1B_S
3703 : 757350839U, // LD1B_S_IMM_REAL
3704 : 757337491U, // LD1D
3705 : 757337491U, // LD1D_IMM_REAL
3706 : 344065U, // LD1Fourv16b
3707 : 21331969U, // LD1Fourv16b_POST
3708 : 376833U, // LD1Fourv1d
3709 : 22413313U, // LD1Fourv1d_POST
3710 : 409601U, // LD1Fourv2d
3711 : 21397505U, // LD1Fourv2d_POST
3712 : 442369U, // LD1Fourv2s
3713 : 22478849U, // LD1Fourv2s_POST
3714 : 475137U, // LD1Fourv4h
3715 : 22511617U, // LD1Fourv4h_POST
3716 : 507905U, // LD1Fourv4s
3717 : 21495809U, // LD1Fourv4s_POST
3718 : 540673U, // LD1Fourv8b
3719 : 22577153U, // LD1Fourv8b_POST
3720 : 573441U, // LD1Fourv8h
3721 : 21561345U, // LD1Fourv8h_POST
3722 : 757405085U, // LD1H
3723 : 757339549U, // LD1H_D
3724 : 757339549U, // LD1H_D_IMM_REAL
3725 : 757405085U, // LD1H_IMM_REAL
3726 : 757355933U, // LD1H_S
3727 : 757355933U, // LD1H_S_IMM_REAL
3728 : 344065U, // LD1Onev16b
3729 : 23429121U, // LD1Onev16b_POST
3730 : 376833U, // LD1Onev1d
3731 : 24510465U, // LD1Onev1d_POST
3732 : 409601U, // LD1Onev2d
3733 : 23494657U, // LD1Onev2d_POST
3734 : 442369U, // LD1Onev2s
3735 : 24576001U, // LD1Onev2s_POST
3736 : 475137U, // LD1Onev4h
3737 : 24608769U, // LD1Onev4h_POST
3738 : 507905U, // LD1Onev4s
3739 : 23592961U, // LD1Onev4s_POST
3740 : 540673U, // LD1Onev8b
3741 : 24674305U, // LD1Onev8b_POST
3742 : 573441U, // LD1Onev8h
3743 : 23658497U, // LD1Onev8h_POST
3744 : 757336981U, // LD1RB_D_IMM
3745 : 757402517U, // LD1RB_H_IMM
3746 : 757386133U, // LD1RB_IMM
3747 : 757353365U, // LD1RB_S_IMM
3748 : 757339201U, // LD1RD_IMM
3749 : 757343473U, // LD1RH_D_IMM
3750 : 757409009U, // LD1RH_IMM
3751 : 757359857U, // LD1RH_S_IMM
3752 : 757386125U, // LD1RQ_B
3753 : 757386125U, // LD1RQ_B_IMM
3754 : 757339193U, // LD1RQ_D
3755 : 757339193U, // LD1RQ_D_IMM
3756 : 757409001U, // LD1RQ_H
3757 : 757409001U, // LD1RQ_H_IMM
3758 : 757365752U, // LD1RQ_W
3759 : 757365752U, // LD1RQ_W_IMM
3760 : 757337183U, // LD1RSB_D_IMM
3761 : 757402719U, // LD1RSB_H_IMM
3762 : 757353567U, // LD1RSB_S_IMM
3763 : 757343662U, // LD1RSH_D_IMM
3764 : 757360046U, // LD1RSH_S_IMM
3765 : 757349415U, // LD1RSW_IMM
3766 : 757349376U, // LD1RW_D_IMM
3767 : 757365760U, // LD1RW_IMM
3768 : 354715U, // LD1Rv16b
3769 : 25536923U, // LD1Rv16b_POST
3770 : 387483U, // LD1Rv1d
3771 : 24521115U, // LD1Rv1d_POST
3772 : 420251U, // LD1Rv2d
3773 : 24553883U, // LD1Rv2d_POST
3774 : 453019U, // LD1Rv2s
3775 : 26683803U, // LD1Rv2s_POST
3776 : 485787U, // LD1Rv4h
3777 : 27765147U, // LD1Rv4h_POST
3778 : 518555U, // LD1Rv4s
3779 : 26749339U, // LD1Rv4s_POST
3780 : 551323U, // LD1Rv8b
3781 : 25733531U, // LD1Rv8b_POST
3782 : 584091U, // LD1Rv8h
3783 : 27863451U, // LD1Rv8h_POST
3784 : 757337129U, // LD1SB_D
3785 : 757337129U, // LD1SB_D_IMM_REAL
3786 : 757402665U, // LD1SB_H
3787 : 757402665U, // LD1SB_H_IMM_REAL
3788 : 757353513U, // LD1SB_S
3789 : 757353513U, // LD1SB_S_IMM_REAL
3790 : 757343621U, // LD1SH_D
3791 : 757343621U, // LD1SH_D_IMM_REAL
3792 : 757360005U, // LD1SH_S
3793 : 757360005U, // LD1SH_S_IMM_REAL
3794 : 757349383U, // LD1SW_D
3795 : 757349383U, // LD1SW_D_IMM_REAL
3796 : 344065U, // LD1Threev16b
3797 : 28672001U, // LD1Threev16b_POST
3798 : 376833U, // LD1Threev1d
3799 : 29753345U, // LD1Threev1d_POST
3800 : 409601U, // LD1Threev2d
3801 : 28737537U, // LD1Threev2d_POST
3802 : 442369U, // LD1Threev2s
3803 : 29818881U, // LD1Threev2s_POST
3804 : 475137U, // LD1Threev4h
3805 : 29851649U, // LD1Threev4h_POST
3806 : 507905U, // LD1Threev4s
3807 : 28835841U, // LD1Threev4s_POST
3808 : 540673U, // LD1Threev8b
3809 : 29917185U, // LD1Threev8b_POST
3810 : 573441U, // LD1Threev8h
3811 : 28901377U, // LD1Threev8h_POST
3812 : 344065U, // LD1Twov16b
3813 : 22380545U, // LD1Twov16b_POST
3814 : 376833U, // LD1Twov1d
3815 : 23461889U, // LD1Twov1d_POST
3816 : 409601U, // LD1Twov2d
3817 : 22446081U, // LD1Twov2d_POST
3818 : 442369U, // LD1Twov2s
3819 : 23527425U, // LD1Twov2s_POST
3820 : 475137U, // LD1Twov4h
3821 : 23560193U, // LD1Twov4h_POST
3822 : 507905U, // LD1Twov4s
3823 : 22544385U, // LD1Twov4s_POST
3824 : 540673U, // LD1Twov8b
3825 : 23625729U, // LD1Twov8b_POST
3826 : 573441U, // LD1Twov8h
3827 : 22609921U, // LD1Twov8h_POST
3828 : 757365617U, // LD1W
3829 : 757349233U, // LD1W_D
3830 : 757349233U, // LD1W_D_IMM_REAL
3831 : 757365617U, // LD1W_IMM_REAL
3832 : 31014913U, // LD1i16
3833 : 32079873U, // LD1i16_POST
3834 : 31047681U, // LD1i32
3835 : 33161217U, // LD1i32_POST
3836 : 31080449U, // LD1i64
3837 : 34242561U, // LD1i64_POST
3838 : 31113217U, // LD1i8
3839 : 35323905U, // LD1i8_POST
3840 : 757383659U, // LD2B
3841 : 757383659U, // LD2B_IMM
3842 : 757339017U, // LD2D
3843 : 757339017U, // LD2D_IMM
3844 : 757405191U, // LD2H
3845 : 757405191U, // LD2H_IMM
3846 : 354721U, // LD2Rv16b
3847 : 27634081U, // LD2Rv16b_POST
3848 : 387489U, // LD2Rv1d
3849 : 23472545U, // LD2Rv1d_POST
3850 : 420257U, // LD2Rv2d
3851 : 23505313U, // LD2Rv2d_POST
3852 : 453025U, // LD2Rv2s
3853 : 24586657U, // LD2Rv2s_POST
3854 : 485793U, // LD2Rv4h
3855 : 26716577U, // LD2Rv4h_POST
3856 : 518561U, // LD2Rv4s
3857 : 24652193U, // LD2Rv4s_POST
3858 : 551329U, // LD2Rv8b
3859 : 27830689U, // LD2Rv8b_POST
3860 : 584097U, // LD2Rv8h
3861 : 26814881U, // LD2Rv8h_POST
3862 : 344107U, // LD2Twov16b
3863 : 22380587U, // LD2Twov16b_POST
3864 : 409643U, // LD2Twov2d
3865 : 22446123U, // LD2Twov2d_POST
3866 : 442411U, // LD2Twov2s
3867 : 23527467U, // LD2Twov2s_POST
3868 : 475179U, // LD2Twov4h
3869 : 23560235U, // LD2Twov4h_POST
3870 : 507947U, // LD2Twov4s
3871 : 22544427U, // LD2Twov4s_POST
3872 : 540715U, // LD2Twov8b
3873 : 23625771U, // LD2Twov8b_POST
3874 : 573483U, // LD2Twov8h
3875 : 22609963U, // LD2Twov8h_POST
3876 : 757365669U, // LD2W
3877 : 757365669U, // LD2W_IMM
3878 : 31014955U, // LD2i16
3879 : 33128491U, // LD2i16_POST
3880 : 31047723U, // LD2i32
3881 : 34209835U, // LD2i32_POST
3882 : 31080491U, // LD2i64
3883 : 36339755U, // LD2i64_POST
3884 : 31113259U, // LD2i8
3885 : 32178219U, // LD2i8_POST
3886 : 757383671U, // LD3B
3887 : 757383671U, // LD3B_IMM
3888 : 757339029U, // LD3D
3889 : 757339029U, // LD3D_IMM
3890 : 757405203U, // LD3H
3891 : 757405203U, // LD3H_IMM
3892 : 354727U, // LD3Rv16b
3893 : 37071271U, // LD3Rv16b_POST
3894 : 387495U, // LD3Rv1d
3895 : 29764007U, // LD3Rv1d_POST
3896 : 420263U, // LD3Rv2d
3897 : 29796775U, // LD3Rv2d_POST
3898 : 453031U, // LD3Rv2s
3899 : 38218151U, // LD3Rv2s_POST
3900 : 485799U, // LD3Rv4h
3901 : 39299495U, // LD3Rv4h_POST
3902 : 518567U, // LD3Rv4s
3903 : 38283687U, // LD3Rv4s_POST
3904 : 551335U, // LD3Rv8b
3905 : 37267879U, // LD3Rv8b_POST
3906 : 584103U, // LD3Rv8h
3907 : 39397799U, // LD3Rv8h_POST
3908 : 344183U, // LD3Threev16b
3909 : 28672119U, // LD3Threev16b_POST
3910 : 409719U, // LD3Threev2d
3911 : 28737655U, // LD3Threev2d_POST
3912 : 442487U, // LD3Threev2s
3913 : 29818999U, // LD3Threev2s_POST
3914 : 475255U, // LD3Threev4h
3915 : 29851767U, // LD3Threev4h_POST
3916 : 508023U, // LD3Threev4s
3917 : 28835959U, // LD3Threev4s_POST
3918 : 540791U, // LD3Threev8b
3919 : 29917303U, // LD3Threev8b_POST
3920 : 573559U, // LD3Threev8h
3921 : 28901495U, // LD3Threev8h_POST
3922 : 757365681U, // LD3W
3923 : 757365681U, // LD3W_IMM
3924 : 31015031U, // LD3i16
3925 : 40468599U, // LD3i16_POST
3926 : 31047799U, // LD3i32
3927 : 41549943U, // LD3i32_POST
3928 : 31080567U, // LD3i64
3929 : 42631287U, // LD3i64_POST
3930 : 31113335U, // LD3i8
3931 : 43712631U, // LD3i8_POST
3932 : 757383683U, // LD4B
3933 : 757383683U, // LD4B_IMM
3934 : 757339041U, // LD4D
3935 : 757339041U, // LD4D_IMM
3936 : 344200U, // LD4Fourv16b
3937 : 21332104U, // LD4Fourv16b_POST
3938 : 409736U, // LD4Fourv2d
3939 : 21397640U, // LD4Fourv2d_POST
3940 : 442504U, // LD4Fourv2s
3941 : 22478984U, // LD4Fourv2s_POST
3942 : 475272U, // LD4Fourv4h
3943 : 22511752U, // LD4Fourv4h_POST
3944 : 508040U, // LD4Fourv4s
3945 : 21495944U, // LD4Fourv4s_POST
3946 : 540808U, // LD4Fourv8b
3947 : 22577288U, // LD4Fourv8b_POST
3948 : 573576U, // LD4Fourv8h
3949 : 21561480U, // LD4Fourv8h_POST
3950 : 757406675U, // LD4H
3951 : 757406675U, // LD4H_IMM
3952 : 354733U, // LD4Rv16b
3953 : 26585517U, // LD4Rv16b_POST
3954 : 387501U, // LD4Rv1d
3955 : 22423981U, // LD4Rv1d_POST
3956 : 420269U, // LD4Rv2d
3957 : 22456749U, // LD4Rv2d_POST
3958 : 453037U, // LD4Rv2s
3959 : 23538093U, // LD4Rv2s_POST
3960 : 485805U, // LD4Rv4h
3961 : 24619437U, // LD4Rv4h_POST
3962 : 518573U, // LD4Rv4s
3963 : 23603629U, // LD4Rv4s_POST
3964 : 551341U, // LD4Rv8b
3965 : 26782125U, // LD4Rv8b_POST
3966 : 584109U, // LD4Rv8h
3967 : 24717741U, // LD4Rv8h_POST
3968 : 757365693U, // LD4W
3969 : 757365693U, // LD4W_IMM
3970 : 31015048U, // LD4i16
3971 : 34177160U, // LD4i16_POST
3972 : 31047816U, // LD4i32
3973 : 36307080U, // LD4i32_POST
3974 : 31080584U, // LD4i64
3975 : 44728456U, // LD4i64_POST
3976 : 31113352U, // LD4i8
3977 : 33226888U, // LD4i8_POST
3978 : 2080557540U, // LDADDAB
3979 : 2080564055U, // LDADDAH
3980 : 2080557739U, // LDADDALB
3981 : 2080564210U, // LDADDALH
3982 : 2080564832U, // LDADDALW
3983 : 2080564832U, // LDADDALX
3984 : 2080555188U, // LDADDAW
3985 : 2080555188U, // LDADDAX
3986 : 2080557698U, // LDADDB
3987 : 2080564196U, // LDADDH
3988 : 2080557839U, // LDADDLB
3989 : 2080564310U, // LDADDLH
3990 : 2080564967U, // LDADDLW
3991 : 2080564967U, // LDADDLX
3992 : 2080560129U, // LDADDW
3993 : 2080560129U, // LDADDX
3994 : 205622224U, // LDAPRB
3995 : 205628716U, // LDAPRH
3996 : 205629993U, // LDAPRW
3997 : 205629993U, // LDAPRX
3998 : 205622267U, // LDAPURBi
3999 : 205628759U, // LDAPURHi
4000 : 205622398U, // LDAPURSBWi
4001 : 205622398U, // LDAPURSBXi
4002 : 205628877U, // LDAPURSHWi
4003 : 205628877U, // LDAPURSHXi
4004 : 205634630U, // LDAPURSWi
4005 : 205630074U, // LDAPURXi
4006 : 205630074U, // LDAPURi
4007 : 205622172U, // LDARB
4008 : 205628664U, // LDARH
4009 : 205629875U, // LDARW
4010 : 205629875U, // LDARX
4011 : 201435477U, // LDAXPW
4012 : 201435477U, // LDAXPX
4013 : 205622283U, // LDAXRB
4014 : 205628775U, // LDAXRH
4015 : 205630109U, // LDAXRW
4016 : 205630109U, // LDAXRX
4017 : 2080557596U, // LDCLRAB
4018 : 2080564101U, // LDCLRAH
4019 : 2080557779U, // LDCLRALB
4020 : 2080564250U, // LDCLRALH
4021 : 2080564892U, // LDCLRALW
4022 : 2080564892U, // LDCLRALX
4023 : 2080555302U, // LDCLRAW
4024 : 2080555302U, // LDCLRAX
4025 : 2080558001U, // LDCLRB
4026 : 2080564493U, // LDCLRH
4027 : 2080557875U, // LDCLRLB
4028 : 2080564346U, // LDCLRLH
4029 : 2080565109U, // LDCLRLW
4030 : 2080565109U, // LDCLRLX
4031 : 2080565758U, // LDCLRW
4032 : 2080565758U, // LDCLRX
4033 : 2080557605U, // LDEORAB
4034 : 2080564110U, // LDEORAH
4035 : 2080557789U, // LDEORALB
4036 : 2080564260U, // LDEORALH
4037 : 2080564901U, // LDEORALW
4038 : 2080564901U, // LDEORALX
4039 : 2080555310U, // LDEORAW
4040 : 2080555310U, // LDEORAX
4041 : 2080558024U, // LDEORB
4042 : 2080564516U, // LDEORH
4043 : 2080557884U, // LDEORLB
4044 : 2080564355U, // LDEORLH
4045 : 2080565117U, // LDEORLW
4046 : 2080565117U, // LDEORLX
4047 : 2080565784U, // LDEORW
4048 : 2080565784U, // LDEORX
4049 : 757334461U, // LDFF1B_D_REAL
4050 : 757399997U, // LDFF1B_H_REAL
4051 : 757383613U, // LDFF1B_REAL
4052 : 757350845U, // LDFF1B_S_REAL
4053 : 757337497U, // LDFF1D_REAL
4054 : 757339555U, // LDFF1H_D_REAL
4055 : 757405091U, // LDFF1H_REAL
4056 : 757355939U, // LDFF1H_S_REAL
4057 : 757337136U, // LDFF1SB_D_REAL
4058 : 757402672U, // LDFF1SB_H_REAL
4059 : 757353520U, // LDFF1SB_S_REAL
4060 : 757343628U, // LDFF1SH_D_REAL
4061 : 757360012U, // LDFF1SH_S_REAL
4062 : 757349390U, // LDFF1SW_D_REAL
4063 : 757349239U, // LDFF1W_D_REAL
4064 : 757365623U, // LDFF1W_REAL
4065 : 205624560U, // LDG
4066 : 742587140U, // LDGV
4067 : 205622179U, // LDLARB
4068 : 205628671U, // LDLARH
4069 : 205629881U, // LDLARW
4070 : 205629881U, // LDLARX
4071 : 757334469U, // LDNF1B_D_IMM_REAL
4072 : 757400005U, // LDNF1B_H_IMM_REAL
4073 : 757383621U, // LDNF1B_IMM_REAL
4074 : 757350853U, // LDNF1B_S_IMM_REAL
4075 : 757337505U, // LDNF1D_IMM_REAL
4076 : 757339563U, // LDNF1H_D_IMM_REAL
4077 : 757405099U, // LDNF1H_IMM_REAL
4078 : 757355947U, // LDNF1H_S_IMM_REAL
4079 : 757337145U, // LDNF1SB_D_IMM_REAL
4080 : 757402681U, // LDNF1SB_H_IMM_REAL
4081 : 757353529U, // LDNF1SB_S_IMM_REAL
4082 : 757343637U, // LDNF1SH_D_IMM_REAL
4083 : 757360021U, // LDNF1SH_S_IMM_REAL
4084 : 757349399U, // LDNF1SW_D_IMM_REAL
4085 : 757349247U, // LDNF1W_D_IMM_REAL
4086 : 757365631U, // LDNF1W_IMM_REAL
4087 : 201435423U, // LDNPDi
4088 : 201435423U, // LDNPQi
4089 : 201435423U, // LDNPSi
4090 : 201435423U, // LDNPWi
4091 : 201435423U, // LDNPXi
4092 : 757383629U, // LDNT1B_ZRI
4093 : 757383629U, // LDNT1B_ZRR
4094 : 757337513U, // LDNT1D_ZRI
4095 : 757337513U, // LDNT1D_ZRR
4096 : 757405107U, // LDNT1H_ZRI
4097 : 757405107U, // LDNT1H_ZRR
4098 : 757365639U, // LDNT1W_ZRI
4099 : 757365639U, // LDNT1W_ZRR
4100 : 201435399U, // LDPDi
4101 : 738388231U, // LDPDpost
4102 : 738388231U, // LDPDpre
4103 : 201435399U, // LDPQi
4104 : 738388231U, // LDPQpost
4105 : 738388231U, // LDPQpre
4106 : 201440288U, // LDPSWi
4107 : 738393120U, // LDPSWpost
4108 : 738393120U, // LDPSWpre
4109 : 201435399U, // LDPSi
4110 : 738388231U, // LDPSpost
4111 : 738388231U, // LDPSpre
4112 : 201435399U, // LDPWi
4113 : 738388231U, // LDPWpost
4114 : 738388231U, // LDPWpre
4115 : 201435399U, // LDPXi
4116 : 738388231U, // LDPXpost
4117 : 738388231U, // LDPXpre
4118 : 205619359U, // LDRAAindexed
4119 : 742572191U, // LDRAAwriteback
4120 : 205621774U, // LDRABindexed
4121 : 742574606U, // LDRABwriteback
4122 : 742575019U, // LDRBBpost
4123 : 742575019U, // LDRBBpre
4124 : 205622187U, // LDRBBroW
4125 : 205622187U, // LDRBBroX
4126 : 205622187U, // LDRBBui
4127 : 742582732U, // LDRBpost
4128 : 742582732U, // LDRBpre
4129 : 205629900U, // LDRBroW
4130 : 205629900U, // LDRBroX
4131 : 205629900U, // LDRBui
4132 : 872524236U, // LDRDl
4133 : 742582732U, // LDRDpost
4134 : 742582732U, // LDRDpre
4135 : 205629900U, // LDRDroW
4136 : 205629900U, // LDRDroX
4137 : 205629900U, // LDRDui
4138 : 742581511U, // LDRHHpost
4139 : 742581511U, // LDRHHpre
4140 : 205628679U, // LDRHHroW
4141 : 205628679U, // LDRHHroX
4142 : 205628679U, // LDRHHui
4143 : 742582732U, // LDRHpost
4144 : 742582732U, // LDRHpre
4145 : 205629900U, // LDRHroW
4146 : 205629900U, // LDRHroX
4147 : 205629900U, // LDRHui
4148 : 872524236U, // LDRQl
4149 : 742582732U, // LDRQpost
4150 : 742582732U, // LDRQpre
4151 : 205629900U, // LDRQroW
4152 : 205629900U, // LDRQroX
4153 : 205629900U, // LDRQui
4154 : 742575207U, // LDRSBWpost
4155 : 742575207U, // LDRSBWpre
4156 : 205622375U, // LDRSBWroW
4157 : 205622375U, // LDRSBWroX
4158 : 205622375U, // LDRSBWui
4159 : 742575207U, // LDRSBXpost
4160 : 742575207U, // LDRSBXpre
4161 : 205622375U, // LDRSBXroW
4162 : 205622375U, // LDRSBXroX
4163 : 205622375U, // LDRSBXui
4164 : 742581686U, // LDRSHWpost
4165 : 742581686U, // LDRSHWpre
4166 : 205628854U, // LDRSHWroW
4167 : 205628854U, // LDRSHWroX
4168 : 205628854U, // LDRSHWui
4169 : 742581686U, // LDRSHXpost
4170 : 742581686U, // LDRSHXpre
4171 : 205628854U, // LDRSHXroW
4172 : 205628854U, // LDRSHXroX
4173 : 205628854U, // LDRSHXui
4174 : 872528943U, // LDRSWl
4175 : 742587439U, // LDRSWpost
4176 : 742587439U, // LDRSWpre
4177 : 205634607U, // LDRSWroW
4178 : 205634607U, // LDRSWroX
4179 : 205634607U, // LDRSWui
4180 : 872524236U, // LDRSl
4181 : 742582732U, // LDRSpost
4182 : 742582732U, // LDRSpre
4183 : 205629900U, // LDRSroW
4184 : 205629900U, // LDRSroX
4185 : 205629900U, // LDRSui
4186 : 872524236U, // LDRWl
4187 : 742582732U, // LDRWpost
4188 : 742582732U, // LDRWpre
4189 : 205629900U, // LDRWroW
4190 : 205629900U, // LDRWroX
4191 : 205629900U, // LDRWui
4192 : 872524236U, // LDRXl
4193 : 742582732U, // LDRXpost
4194 : 742582732U, // LDRXpre
4195 : 205629900U, // LDRXroW
4196 : 205629900U, // LDRXroX
4197 : 205629900U, // LDRXui
4198 : 206268876U, // LDR_PXI
4199 : 206268876U, // LDR_ZXI
4200 : 2080557621U, // LDSETAB
4201 : 2080564126U, // LDSETAH
4202 : 2080557807U, // LDSETALB
4203 : 2080564278U, // LDSETALH
4204 : 2080564917U, // LDSETALW
4205 : 2080564917U, // LDSETALX
4206 : 2080555350U, // LDSETAW
4207 : 2080555350U, // LDSETAX
4208 : 2080558221U, // LDSETB
4209 : 2080564695U, // LDSETH
4210 : 2080557900U, // LDSETLB
4211 : 2080564371U, // LDSETLH
4212 : 2080565153U, // LDSETLW
4213 : 2080565153U, // LDSETLX
4214 : 2080569903U, // LDSETW
4215 : 2080569903U, // LDSETX
4216 : 2080557630U, // LDSMAXAB
4217 : 2080564135U, // LDSMAXAH
4218 : 2080557817U, // LDSMAXALB
4219 : 2080564288U, // LDSMAXALH
4220 : 2080564926U, // LDSMAXALW
4221 : 2080564926U, // LDSMAXALX
4222 : 2080555374U, // LDSMAXAW
4223 : 2080555374U, // LDSMAXAX
4224 : 2080558296U, // LDSMAXB
4225 : 2080564727U, // LDSMAXH
4226 : 2080557909U, // LDSMAXLB
4227 : 2080564413U, // LDSMAXLH
4228 : 2080565202U, // LDSMAXLW
4229 : 2080565202U, // LDSMAXLX
4230 : 2080570506U, // LDSMAXW
4231 : 2080570506U, // LDSMAXX
4232 : 2080557549U, // LDSMINAB
4233 : 2080564074U, // LDSMINAH
4234 : 2080557749U, // LDSMINALB
4235 : 2080564220U, // LDSMINALH
4236 : 2080564857U, // LDSMINALW
4237 : 2080564857U, // LDSMINALX
4238 : 2080555257U, // LDSMINAW
4239 : 2080555257U, // LDSMINAX
4240 : 2080557934U, // LDSMINB
4241 : 2080564433U, // LDSMINH
4242 : 2080557848U, // LDSMINLB
4243 : 2080564319U, // LDSMINLH
4244 : 2080565071U, // LDSMINLW
4245 : 2080565071U, // LDSMINLX
4246 : 2080565281U, // LDSMINW
4247 : 2080565281U, // LDSMINX
4248 : 205622232U, // LDTRBi
4249 : 205628724U, // LDTRHi
4250 : 205622382U, // LDTRSBWi
4251 : 205622382U, // LDTRSBXi
4252 : 205628861U, // LDTRSHWi
4253 : 205628861U, // LDTRSHXi
4254 : 205634614U, // LDTRSWi
4255 : 205630038U, // LDTRWi
4256 : 205630038U, // LDTRXi
4257 : 2080557640U, // LDUMAXAB
4258 : 2080564145U, // LDUMAXAH
4259 : 2080557828U, // LDUMAXALB
4260 : 2080564299U, // LDUMAXALH
4261 : 2080564936U, // LDUMAXALW
4262 : 2080564936U, // LDUMAXALX
4263 : 2080555383U, // LDUMAXAW
4264 : 2080555383U, // LDUMAXAX
4265 : 2080558305U, // LDUMAXB
4266 : 2080564736U, // LDUMAXH
4267 : 2080557919U, // LDUMAXLB
4268 : 2080564423U, // LDUMAXLH
4269 : 2080565211U, // LDUMAXLW
4270 : 2080565211U, // LDUMAXLX
4271 : 2080570514U, // LDUMAXW
4272 : 2080570514U, // LDUMAXX
4273 : 2080557559U, // LDUMINAB
4274 : 2080564084U, // LDUMINAH
4275 : 2080557760U, // LDUMINALB
4276 : 2080564231U, // LDUMINALH
4277 : 2080564867U, // LDUMINALW
4278 : 2080564867U, // LDUMINALX
4279 : 2080555266U, // LDUMINAW
4280 : 2080555266U, // LDUMINAX
4281 : 2080557943U, // LDUMINB
4282 : 2080564442U, // LDUMINH
4283 : 2080557858U, // LDUMINLB
4284 : 2080564329U, // LDUMINLH
4285 : 2080565080U, // LDUMINLW
4286 : 2080565080U, // LDUMINLX
4287 : 2080565289U, // LDUMINW
4288 : 2080565289U, // LDUMINX
4289 : 205622252U, // LDURBBi
4290 : 205630061U, // LDURBi
4291 : 205630061U, // LDURDi
4292 : 205628744U, // LDURHHi
4293 : 205630061U, // LDURHi
4294 : 205630061U, // LDURQi
4295 : 205622390U, // LDURSBWi
4296 : 205622390U, // LDURSBXi
4297 : 205628869U, // LDURSHWi
4298 : 205628869U, // LDURSHXi
4299 : 205634622U, // LDURSWi
4300 : 205630061U, // LDURSi
4301 : 205630061U, // LDURWi
4302 : 205630061U, // LDURXi
4303 : 201435484U, // LDXPW
4304 : 201435484U, // LDXPX
4305 : 205622291U, // LDXRB
4306 : 205628783U, // LDXRH
4307 : 205630116U, // LDXRW
4308 : 205630116U, // LDXRX
4309 : 0U, // LOADgot
4310 : 604006924U, // LSLR_ZPmZ_B
4311 : 604023308U, // LSLR_ZPmZ_D
4312 : 70314508U, // LSLR_ZPmZ_H
4313 : 604056076U, // LSLR_ZPmZ_S
4314 : 201435023U, // LSLVWr
4315 : 201435023U, // LSLVXr
4316 : 604006287U, // LSL_WIDE_ZPmZ_B
4317 : 70313871U, // LSL_WIDE_ZPmZ_H
4318 : 604055439U, // LSL_WIDE_ZPmZ_S
4319 : 335570831U, // LSL_WIDE_ZZZ_B
4320 : 471918479U, // LSL_WIDE_ZZZ_H
4321 : 536946575U, // LSL_WIDE_ZZZ_S
4322 : 604006287U, // LSL_ZPmI_B
4323 : 604022671U, // LSL_ZPmI_D
4324 : 70313871U, // LSL_ZPmI_H
4325 : 604055439U, // LSL_ZPmI_S
4326 : 604006287U, // LSL_ZPmZ_B
4327 : 604022671U, // LSL_ZPmZ_D
4328 : 70313871U, // LSL_ZPmZ_H
4329 : 604055439U, // LSL_ZPmZ_S
4330 : 335570831U, // LSL_ZZI_B
4331 : 402696079U, // LSL_ZZI_D
4332 : 471918479U, // LSL_ZZI_H
4333 : 536946575U, // LSL_ZZI_S
4334 : 604006971U, // LSRR_ZPmZ_B
4335 : 604023355U, // LSRR_ZPmZ_D
4336 : 70314555U, // LSRR_ZPmZ_H
4337 : 604056123U, // LSRR_ZPmZ_S
4338 : 201435718U, // LSRVWr
4339 : 201435718U, // LSRVXr
4340 : 604006982U, // LSR_WIDE_ZPmZ_B
4341 : 70314566U, // LSR_WIDE_ZPmZ_H
4342 : 604056134U, // LSR_WIDE_ZPmZ_S
4343 : 335571526U, // LSR_WIDE_ZZZ_B
4344 : 471919174U, // LSR_WIDE_ZZZ_H
4345 : 536947270U, // LSR_WIDE_ZZZ_S
4346 : 604006982U, // LSR_ZPmI_B
4347 : 604023366U, // LSR_ZPmI_D
4348 : 70314566U, // LSR_ZPmI_H
4349 : 604056134U, // LSR_ZPmI_S
4350 : 604006982U, // LSR_ZPmZ_B
4351 : 604023366U, // LSR_ZPmZ_D
4352 : 70314566U, // LSR_ZPmZ_H
4353 : 604056134U, // LSR_ZPmZ_S
4354 : 335571526U, // LSR_ZZI_B
4355 : 402696774U, // LSR_ZZI_D
4356 : 471919174U, // LSR_ZZI_H
4357 : 536947270U, // LSR_ZZI_S
4358 : 201430031U, // MADDWrrr
4359 : 201430031U, // MADDXrrr
4360 : 604001198U, // MAD_ZPmZZ_B
4361 : 604017582U, // MAD_ZPmZZ_D
4362 : 70308782U, // MAD_ZPmZZ_H
4363 : 604050350U, // MAD_ZPmZZ_S
4364 : 603996391U, // MLA_ZPmZZ_B
4365 : 604012775U, // MLA_ZPmZZ_D
4366 : 70303975U, // MLA_ZPmZZ_H
4367 : 604045543U, // MLA_ZPmZZ_S
4368 : 268550930U, // MLAv16i8
4369 : 268561299U, // MLAv2i32
4370 : 268561299U, // MLAv2i32_indexed
4371 : 268555901U, // MLAv4i16
4372 : 268555901U, // MLAv4i16_indexed
4373 : 268563168U, // MLAv4i32
4374 : 268563168U, // MLAv4i32_indexed
4375 : 268557739U, // MLAv8i16
4376 : 268557739U, // MLAv8i16_indexed
4377 : 268551851U, // MLAv8i8
4378 : 604010908U, // MLS_ZPmZZ_B
4379 : 604027292U, // MLS_ZPmZZ_D
4380 : 70318492U, // MLS_ZPmZZ_H
4381 : 604060060U, // MLS_ZPmZZ_S
4382 : 268551553U, // MLSv16i8
4383 : 268562297U, // MLSv2i32
4384 : 268562297U, // MLSv2i32_indexed
4385 : 268556876U, // MLSv4i16
4386 : 268556876U, // MLSv4i16_indexed
4387 : 268564280U, // MLSv4i32
4388 : 268564280U, // MLSv4i32_indexed
4389 : 268558760U, // MLSv8i16
4390 : 268558760U, // MLSv8i16_indexed
4391 : 268552499U, // MLSv8i8
4392 : 2147591759U, // MOVID
4393 : 2214675532U, // MOVIv16b_ns
4394 : 2147569675U, // MOVIv2d_ns
4395 : 2214686031U, // MOVIv2i32
4396 : 2214686031U, // MOVIv2s_msl
4397 : 2214680610U, // MOVIv4i16
4398 : 2214687922U, // MOVIv4i32
4399 : 2214687922U, // MOVIv4s_msl
4400 : 2214676384U, // MOVIv8b_ns
4401 : 2214682448U, // MOVIv8i16
4402 : 805414490U, // MOVKWi
4403 : 805414490U, // MOVKXi
4404 : 2214701217U, // MOVNWi
4405 : 2214701217U, // MOVNXi
4406 : 31926U, // MOVPRFX_ZPmZ_B
4407 : 48310U, // MOVPRFX_ZPmZ_D
4408 : 68222134U, // MOVPRFX_ZPmZ_H
4409 : 81078U, // MOVPRFX_ZPmZ_S
4410 : 604011702U, // MOVPRFX_ZPzZ_B
4411 : 604028086U, // MOVPRFX_ZPzZ_D
4412 : 942734518U, // MOVPRFX_ZPzZ_H
4413 : 604060854U, // MOVPRFX_ZPzZ_S
4414 : 604732598U, // MOVPRFX_ZZ
4415 : 2214706481U, // MOVZWi
4416 : 2214706481U, // MOVZXi
4417 : 0U, // MOVaddr
4418 : 0U, // MOVaddrBA
4419 : 0U, // MOVaddrCP
4420 : 0U, // MOVaddrEXT
4421 : 0U, // MOVaddrJT
4422 : 0U, // MOVaddrTLS
4423 : 0U, // MOVbaseTLS
4424 : 0U, // MOVi32imm
4425 : 0U, // MOVi64imm
4426 : 2281814507U, // MRS
4427 : 603999315U, // MSB_ZPmZZ_B
4428 : 604015699U, // MSB_ZPmZZ_D
4429 : 70306899U, // MSB_ZPmZZ_H
4430 : 604048467U, // MSB_ZPmZZ_S
4431 : 764491U, // MSR
4432 : 780875U, // MSRpstateImm1
4433 : 780875U, // MSRpstateImm4
4434 : 201428150U, // MSUBWrrr
4435 : 201428150U, // MSUBXrrr
4436 : 335570865U, // MUL_ZI_B
4437 : 402696113U, // MUL_ZI_D
4438 : 471918513U, // MUL_ZI_H
4439 : 536946609U, // MUL_ZI_S
4440 : 604006321U, // MUL_ZPmZ_B
4441 : 604022705U, // MUL_ZPmZ_D
4442 : 70313905U, // MUL_ZPmZ_H
4443 : 604055473U, // MUL_ZPmZ_S
4444 : 134300856U, // MULv16i8
4445 : 134311337U, // MULv2i32
4446 : 134311337U, // MULv2i32_indexed
4447 : 134305916U, // MULv4i16
4448 : 134305916U, // MULv4i16_indexed
4449 : 134313424U, // MULv4i32
4450 : 134313424U, // MULv4i32_indexed
4451 : 134307924U, // MULv8i16
4452 : 134307924U, // MULv8i16_indexed
4453 : 134301698U, // MULv8i8
4454 : 2214686003U, // MVNIv2i32
4455 : 2214686003U, // MVNIv2s_msl
4456 : 2214680582U, // MVNIv4i16
4457 : 2214687894U, // MVNIv4i32
4458 : 2214687894U, // MVNIv4s_msl
4459 : 2214682420U, // MVNIv8i16
4460 : 604010865U, // NANDS_PPzPP
4461 : 604001331U, // NAND_PPzPP
4462 : 21750U, // NEG_ZPmZ_B
4463 : 38134U, // NEG_ZPmZ_D
4464 : 68211958U, // NEG_ZPmZ_H
4465 : 70902U, // NEG_ZPmZ_S
4466 : 134300711U, // NEGv16i8
4467 : 201430262U, // NEGv1i64
4468 : 134311133U, // NEGv2i32
4469 : 134303701U, // NEGv2i64
4470 : 134305712U, // NEGv4i16
4471 : 134313012U, // NEGv4i32
4472 : 134307550U, // NEGv8i16
4473 : 134301567U, // NEGv8i8
4474 : 604010998U, // NORS_PPzPP
4475 : 604006943U, // NOR_PPzPP
4476 : 31365U, // NOT_ZPmZ_B
4477 : 47749U, // NOT_ZPmZ_D
4478 : 68221573U, // NOT_ZPmZ_H
4479 : 80517U, // NOT_ZPmZ_S
4480 : 134301105U, // NOTv16i8
4481 : 134302046U, // NOTv8i8
4482 : 604010942U, // ORNS_PPzPP
4483 : 0U, // ORNWrr
4484 : 201435236U, // ORNWrs
4485 : 0U, // ORNXrr
4486 : 201435236U, // ORNXrs
4487 : 604006500U, // ORN_PPzPP
4488 : 134300885U, // ORNv16i8
4489 : 134301792U, // ORNv8i8
4490 : 604011004U, // ORRS_PPzPP
4491 : 201435696U, // ORRWri
4492 : 0U, // ORRWrr
4493 : 201435696U, // ORRWrs
4494 : 201435696U, // ORRXri
4495 : 0U, // ORRXrr
4496 : 201435696U, // ORRXrs
4497 : 604006960U, // ORR_PPzPP
4498 : 402696752U, // ORR_ZI
4499 : 604006960U, // ORR_ZPmZ_B
4500 : 604023344U, // ORR_ZPmZ_D
4501 : 70314544U, // ORR_ZPmZ_H
4502 : 604056112U, // ORR_ZPmZ_S
4503 : 402696752U, // ORR_ZZZ
4504 : 134301018U, // ORRv16i8
4505 : 805433153U, // ORRv2i32
4506 : 805427732U, // ORRv4i16
4507 : 805435136U, // ORRv4i32
4508 : 805429616U, // ORRv8i16
4509 : 134301968U, // ORRv8i8
4510 : 604093271U, // ORV_VPZ_B
4511 : 604093271U, // ORV_VPZ_D
4512 : 604093271U, // ORV_VPZ_H
4513 : 604093271U, // ORV_VPZ_S
4514 : 201425069U, // PACDA
4515 : 201427579U, // PACDB
4516 : 5341568U, // PACDZA
4517 : 5344490U, // PACDZB
4518 : 201425098U, // PACGA
4519 : 201425105U, // PACIA
4520 : 15916U, // PACIA1716
4521 : 16167U, // PACIASP
4522 : 16249U, // PACIAZ
4523 : 201427607U, // PACIB
4524 : 15936U, // PACIB1716
4525 : 16183U, // PACIBSP
4526 : 16263U, // PACIBZ
4527 : 5341584U, // PACIZA
4528 : 5344506U, // PACIZB
4529 : 5264574U, // PFALSE
4530 : 134306952U, // PMULLv16i8
4531 : 134310266U, // PMULLv1i64
4532 : 134310255U, // PMULLv2i64
4533 : 134307873U, // PMULLv8i8
4534 : 134300855U, // PMULv16i8
4535 : 134301697U, // PMULv8i8
4536 : 604011181U, // PNEXT_B
4537 : 604027565U, // PNEXT_D
4538 : 472971949U, // PNEXT_H
4539 : 604060333U, // PNEXT_S
4540 : 1992034961U, // PRFB_D_PZI
4541 : 490474129U, // PRFB_D_SCALED
4542 : 490474129U, // PRFB_D_SXTW_SCALED
4543 : 490474129U, // PRFB_D_UXTW_SCALED
4544 : 490474129U, // PRFB_PRI
4545 : 490474129U, // PRFB_PRR
4546 : 1993083537U, // PRFB_S_PZI
4547 : 490474129U, // PRFB_S_SXTW_SCALED
4548 : 490474129U, // PRFB_S_UXTW_SCALED
4549 : 2394690605U, // PRFD_D_PZI
4550 : 490476589U, // PRFD_D_SCALED
4551 : 490476589U, // PRFD_D_SXTW_SCALED
4552 : 490476589U, // PRFD_D_UXTW_SCALED
4553 : 490476589U, // PRFD_PRI
4554 : 490476589U, // PRFD_PRR
4555 : 2395739181U, // PRFD_S_PZI
4556 : 490476589U, // PRFD_S_SXTW_SCALED
4557 : 490476589U, // PRFD_S_UXTW_SCALED
4558 : 2461803500U, // PRFH_D_PZI
4559 : 490480620U, // PRFH_D_SCALED
4560 : 490480620U, // PRFH_D_SXTW_SCALED
4561 : 490480620U, // PRFH_D_UXTW_SCALED
4562 : 490480620U, // PRFH_PRI
4563 : 490480620U, // PRFH_PRR
4564 : 2462852076U, // PRFH_S_PZI
4565 : 490480620U, // PRFH_S_SXTW_SCALED
4566 : 490480620U, // PRFH_S_UXTW_SCALED
4567 : 873228272U, // PRFMl
4568 : 206333936U, // PRFMroW
4569 : 206333936U, // PRFMroX
4570 : 206333936U, // PRFMui
4571 : 490486770U, // PRFS_PRR
4572 : 206333972U, // PRFUMi
4573 : 2528918514U, // PRFW_D_PZI
4574 : 490486770U, // PRFW_D_SCALED
4575 : 490486770U, // PRFW_D_SXTW_SCALED
4576 : 490486770U, // PRFW_D_UXTW_SCALED
4577 : 490486770U, // PRFW_PRI
4578 : 2529967090U, // PRFW_S_PZI
4579 : 490486770U, // PRFW_S_SXTW_SCALED
4580 : 490486770U, // PRFW_S_UXTW_SCALED
4581 : 336296593U, // PTEST_PP
4582 : 1006664056U, // PTRUES_B
4583 : 1006680440U, // PTRUES_D
4584 : 47249784U, // PTRUES_H
4585 : 1006713208U, // PTRUES_S
4586 : 1006654671U, // PTRUE_B
4587 : 1006671055U, // PTRUE_D
4588 : 47240399U, // PTRUE_H
4589 : 1006703823U, // PTRUE_S
4590 : 48293392U, // PUNPKHI_PP
4591 : 48294072U, // PUNPKLO_PP
4592 : 134311389U, // RADDHNv2i64_v2i32
4593 : 268562944U, // RADDHNv2i64_v4i32
4594 : 134305968U, // RADDHNv4i32_v4i16
4595 : 268557515U, // RADDHNv4i32_v8i16
4596 : 268550725U, // RADDHNv8i16_v16i8
4597 : 134301717U, // RADDHNv8i16_v8i8
4598 : 15873U, // RAX1
4599 : 201439819U, // RBITWr
4600 : 201439819U, // RBITXr
4601 : 31307U, // RBIT_ZPmZ_B
4602 : 47691U, // RBIT_ZPmZ_D
4603 : 68221515U, // RBIT_ZPmZ_H
4604 : 80459U, // RBIT_ZPmZ_S
4605 : 134301076U, // RBITv16i8
4606 : 134302020U, // RBITv8i8
4607 : 604010979U, // RDFFRS_PPz
4608 : 5269969U, // RDFFR_P
4609 : 604006865U, // RDFFR_PPz
4610 : 201435084U, // RDVLI_XI
4611 : 5356074U, // RET
4612 : 16069U, // RETAA
4613 : 16092U, // RETAB
4614 : 0U, // RET_ReallyLR
4615 : 201425042U, // REV16Wr
4616 : 201425042U, // REV16Xr
4617 : 134300403U, // REV16v16i8
4618 : 134301327U, // REV16v8i8
4619 : 201424932U, // REV32Xr
4620 : 134300205U, // REV32v16i8
4621 : 134305338U, // REV32v4i16
4622 : 134306810U, // REV32v8i16
4623 : 134301280U, // REV32v8i8
4624 : 134300392U, // REV64v16i8
4625 : 134310773U, // REV64v2i32
4626 : 134305375U, // REV64v4i16
4627 : 134312642U, // REV64v4i32
4628 : 134307213U, // REV64v8i16
4629 : 134301317U, // REV64v8i8
4630 : 36050U, // REVB_ZPmZ_D
4631 : 68209874U, // REVB_ZPmZ_H
4632 : 68818U, // REVB_ZPmZ_S
4633 : 42481U, // REVH_ZPmZ_D
4634 : 75249U, // REVH_ZPmZ_S
4635 : 48226U, // REVW_ZPmZ_D
4636 : 201439999U, // REVWr
4637 : 201439999U, // REVXr
4638 : 335575807U, // REV_PP_B
4639 : 402701055U, // REV_PP_D
4640 : 1210120959U, // REV_PP_H
4641 : 536951551U, // REV_PP_S
4642 : 335575807U, // REV_ZZ_B
4643 : 402701055U, // REV_ZZ_D
4644 : 1210120959U, // REV_ZZ_H
4645 : 536951551U, // REV_ZZ_S
4646 : 16106U, // RMIF
4647 : 201435684U, // RORVWr
4648 : 201435684U, // RORVXr
4649 : 268550766U, // RSHRNv16i8_shift
4650 : 134311451U, // RSHRNv2i32_shift
4651 : 134306030U, // RSHRNv4i16_shift
4652 : 268562982U, // RSHRNv4i32_shift
4653 : 268557553U, // RSHRNv8i16_shift
4654 : 134301770U, // RSHRNv8i8_shift
4655 : 134311378U, // RSUBHNv2i64_v2i32
4656 : 268562932U, // RSUBHNv2i64_v4i32
4657 : 134305957U, // RSUBHNv4i32_v4i16
4658 : 268557503U, // RSUBHNv4i32_v8i16
4659 : 268550712U, // RSUBHNv8i16_v16i8
4660 : 134301706U, // RSUBHNv8i16_v8i8
4661 : 268557316U, // SABALv16i8_v8i16
4662 : 268554260U, // SABALv2i32_v2i64
4663 : 268563643U, // SABALv4i16_v4i32
4664 : 268553690U, // SABALv4i32_v2i64
4665 : 268562717U, // SABALv8i16_v4i32
4666 : 268558169U, // SABALv8i8_v8i16
4667 : 268550910U, // SABAv16i8
4668 : 268561279U, // SABAv2i32
4669 : 268555881U, // SABAv4i16
4670 : 268563148U, // SABAv4i32
4671 : 268557719U, // SABAv8i16
4672 : 268551833U, // SABAv8i8
4673 : 134306886U, // SABDLv16i8_v8i16
4674 : 134303836U, // SABDLv2i32_v2i64
4675 : 134313219U, // SABDLv4i16_v4i32
4676 : 134303273U, // SABDLv4i32_v2i64
4677 : 134312300U, // SABDLv8i16_v4i32
4678 : 134307733U, // SABDLv8i8_v8i16
4679 : 604001223U, // SABD_ZPmZ_B
4680 : 604017607U, // SABD_ZPmZ_D
4681 : 70308807U, // SABD_ZPmZ_H
4682 : 604050375U, // SABD_ZPmZ_S
4683 : 134300561U, // SABDv16i8
4684 : 134310935U, // SABDv2i32
4685 : 134305537U, // SABDv4i16
4686 : 134312814U, // SABDv4i32
4687 : 134307375U, // SABDv8i16
4688 : 134301449U, // SABDv8i8
4689 : 268558509U, // SADALPv16i8_v8i16
4690 : 268553575U, // SADALPv2i32_v1i64
4691 : 268562046U, // SADALPv4i16_v2i32
4692 : 268554608U, // SADALPv4i32_v2i64
4693 : 268564029U, // SADALPv8i16_v4i32
4694 : 268556625U, // SADALPv8i8_v4i16
4695 : 134308035U, // SADDLPv16i8_v8i16
4696 : 134303101U, // SADDLPv2i32_v1i64
4697 : 134311572U, // SADDLPv4i16_v2i32
4698 : 134304134U, // SADDLPv4i32_v2i64
4699 : 134313555U, // SADDLPv8i16_v4i32
4700 : 134306151U, // SADDLPv8i8_v4i16
4701 : 134317540U, // SADDLVv16i8v
4702 : 134322973U, // SADDLVv4i16v
4703 : 134330377U, // SADDLVv4i32v
4704 : 134324857U, // SADDLVv8i16v
4705 : 134318476U, // SADDLVv8i8v
4706 : 134306908U, // SADDLv16i8_v8i16
4707 : 134303856U, // SADDLv2i32_v2i64
4708 : 134313239U, // SADDLv4i16_v4i32
4709 : 134303295U, // SADDLv4i32_v2i64
4710 : 134312322U, // SADDLv8i16_v4i32
4711 : 134307753U, // SADDLv8i8_v8i16
4712 : 604093163U, // SADDV_VPZ_B
4713 : 604093163U, // SADDV_VPZ_H
4714 : 604093163U, // SADDV_VPZ_S
4715 : 134307191U, // SADDWv16i8_v8i16
4716 : 134304536U, // SADDWv2i32_v2i64
4717 : 134314128U, // SADDWv4i16_v4i32
4718 : 134303458U, // SADDWv4i32_v2i64
4719 : 134312620U, // SADDWv8i16_v4i32
4720 : 134308608U, // SADDWv8i8_v8i16
4721 : 16098U, // SB
4722 : 201439577U, // SBCSWr
4723 : 201439577U, // SBCSXr
4724 : 201428234U, // SBCWr
4725 : 201428234U, // SBCXr
4726 : 201435108U, // SBFMWri
4727 : 201435108U, // SBFMXri
4728 : 201430230U, // SCVTFSWDri
4729 : 201430230U, // SCVTFSWHri
4730 : 201430230U, // SCVTFSWSri
4731 : 201430230U, // SCVTFSXDri
4732 : 201430230U, // SCVTFSXHri
4733 : 201430230U, // SCVTFSXSri
4734 : 201430230U, // SCVTFUWDri
4735 : 201430230U, // SCVTFUWHri
4736 : 201430230U, // SCVTFUWSri
4737 : 201430230U, // SCVTFUXDri
4738 : 201430230U, // SCVTFUXHri
4739 : 201430230U, // SCVTFUXSri
4740 : 38102U, // SCVTF_ZPmZ_DtoD
4741 : 68211926U, // SCVTF_ZPmZ_DtoH
4742 : 70870U, // SCVTF_ZPmZ_DtoS
4743 : 68211926U, // SCVTF_ZPmZ_HtoH
4744 : 38102U, // SCVTF_ZPmZ_StoD
4745 : 68211926U, // SCVTF_ZPmZ_StoH
4746 : 70870U, // SCVTF_ZPmZ_StoS
4747 : 201430230U, // SCVTFd
4748 : 201430230U, // SCVTFh
4749 : 201430230U, // SCVTFs
4750 : 201430230U, // SCVTFv1i16
4751 : 201430230U, // SCVTFv1i32
4752 : 201430230U, // SCVTFv1i64
4753 : 134311112U, // SCVTFv2f32
4754 : 134303680U, // SCVTFv2f64
4755 : 134311112U, // SCVTFv2i32_shift
4756 : 134303680U, // SCVTFv2i64_shift
4757 : 134305691U, // SCVTFv4f16
4758 : 134312991U, // SCVTFv4f32
4759 : 134305691U, // SCVTFv4i16_shift
4760 : 134312991U, // SCVTFv4i32_shift
4761 : 134307529U, // SCVTFv8f16
4762 : 134307529U, // SCVTFv8i16_shift
4763 : 604023439U, // SDIVR_ZPmZ_D
4764 : 604056207U, // SDIVR_ZPmZ_S
4765 : 201440022U, // SDIVWr
4766 : 201440022U, // SDIVXr
4767 : 604027670U, // SDIV_ZPmZ_D
4768 : 604060438U, // SDIV_ZPmZ_S
4769 : 2550184568U, // SDOT_ZZZI_D
4770 : 2617326200U, // SDOT_ZZZI_S
4771 : 2550184568U, // SDOT_ZZZ_D
4772 : 2617326200U, // SDOT_ZZZ_S
4773 : 268565112U, // SDOTlanev16i8
4774 : 268565112U, // SDOTlanev8i8
4775 : 16220U, // SDOTv16i8
4776 : 16220U, // SDOTv8i8
4777 : 604006145U, // SEL_PPPP
4778 : 604006145U, // SEL_ZPZZ_B
4779 : 604022529U, // SEL_ZPZZ_D
4780 : 472966913U, // SEL_ZPZZ_H
4781 : 604055297U, // SEL_ZPZZ_S
4782 : 15956U, // SETF16
4783 : 15963U, // SETF8
4784 : 16203U, // SETFFR
4785 : 738390867U, // SHA1Crrr
4786 : 201430422U, // SHA1Hrr
4787 : 738391512U, // SHA1Mrrr
4788 : 738391593U, // SHA1Prrr
4789 : 268562625U, // SHA1SU0rrr
4790 : 268562678U, // SHA1SU1rr
4791 : 738390288U, // SHA256H2rrr
4792 : 738391110U, // SHA256Hrrr
4793 : 268562637U, // SHA256SU0rr
4794 : 268562690U, // SHA256SU1rrr
4795 : 16125U, // SHA512H
4796 : 15878U, // SHA512H2
4797 : 15836U, // SHA512SU0
4798 : 15853U, // SHA512SU1
4799 : 134300605U, // SHADDv16i8
4800 : 134310994U, // SHADDv2i32
4801 : 134305596U, // SHADDv4i16
4802 : 134312873U, // SHADDv4i32
4803 : 134307434U, // SHADDv8i16
4804 : 134301489U, // SHADDv8i8
4805 : 134306931U, // SHLLv16i8
4806 : 134303957U, // SHLLv2i32
4807 : 134313340U, // SHLLv4i16
4808 : 134303318U, // SHLLv4i32
4809 : 134312345U, // SHLLv8i16
4810 : 134307854U, // SHLLv8i8
4811 : 201434896U, // SHLd
4812 : 134300760U, // SHLv16i8_shift
4813 : 134311258U, // SHLv2i32_shift
4814 : 134303878U, // SHLv2i64_shift
4815 : 134305837U, // SHLv4i16_shift
4816 : 134313261U, // SHLv4i32_shift
4817 : 134307775U, // SHLv8i16_shift
4818 : 134301611U, // SHLv8i8_shift
4819 : 268550740U, // SHRNv16i8_shift
4820 : 134311429U, // SHRNv2i32_shift
4821 : 134306008U, // SHRNv4i16_shift
4822 : 268562958U, // SHRNv4i32_shift
4823 : 268557529U, // SHRNv8i16_shift
4824 : 134301748U, // SHRNv8i8_shift
4825 : 134300485U, // SHSUBv16i8
4826 : 134310878U, // SHSUBv2i32
4827 : 134305480U, // SHSUBv4i16
4828 : 134312747U, // SHSUBv4i32
4829 : 134307318U, // SHSUBv8i16
4830 : 134301401U, // SHSUBv8i8
4831 : 738387512U, // SLId
4832 : 268551226U, // SLIv16i8_shift
4833 : 268561707U, // SLIv2i32_shift
4834 : 268554224U, // SLIv2i64_shift
4835 : 268556286U, // SLIv4i16_shift
4836 : 268563598U, // SLIv4i32_shift
4837 : 268558124U, // SLIv8i16_shift
4838 : 268552080U, // SLIv8i8_shift
4839 : 15863U, // SM3PARTW1
4840 : 15901U, // SM3PARTW2
4841 : 15846U, // SM3SS1
4842 : 16052U, // SM3TT1A
4843 : 16075U, // SM3TT1B
4844 : 16060U, // SM3TT2A
4845 : 16083U, // SM3TT2B
4846 : 16101U, // SM4E
4847 : 16241U, // SM4ENCKEY
4848 : 201434863U, // SMADDLrrr
4849 : 134300935U, // SMAXPv16i8
4850 : 134311677U, // SMAXPv2i32
4851 : 134306256U, // SMAXPv4i16
4852 : 134313660U, // SMAXPv4i32
4853 : 134308140U, // SMAXPv8i16
4854 : 134301893U, // SMAXPv8i8
4855 : 604093283U, // SMAXV_VPZ_B
4856 : 604093283U, // SMAXV_VPZ_D
4857 : 604093283U, // SMAXV_VPZ_H
4858 : 604093283U, // SMAXV_VPZ_S
4859 : 134317586U, // SMAXVv16i8v
4860 : 134323068U, // SMAXVv4i16v
4861 : 134330472U, // SMAXVv4i32v
4862 : 134324952U, // SMAXVv8i16v
4863 : 134318518U, // SMAXVv8i8v
4864 : 335576204U, // SMAX_ZI_B
4865 : 402701452U, // SMAX_ZI_D
4866 : 471923852U, // SMAX_ZI_H
4867 : 536951948U, // SMAX_ZI_S
4868 : 604011660U, // SMAX_ZPmZ_B
4869 : 604028044U, // SMAX_ZPmZ_D
4870 : 70319244U, // SMAX_ZPmZ_H
4871 : 604060812U, // SMAX_ZPmZ_S
4872 : 134301224U, // SMAXv16i8
4873 : 134312045U, // SMAXv2i32
4874 : 134306713U, // SMAXv4i16
4875 : 134314183U, // SMAXv4i32
4876 : 134308637U, // SMAXv8i16
4877 : 134302154U, // SMAXv8i8
4878 : 150809U, // SMC
4879 : 134300904U, // SMINPv16i8
4880 : 134311628U, // SMINPv2i32
4881 : 134306207U, // SMINPv4i16
4882 : 134313611U, // SMINPv4i32
4883 : 134308091U, // SMINPv8i16
4884 : 134301865U, // SMINPv8i8
4885 : 604093243U, // SMINV_VPZ_B
4886 : 604093243U, // SMINV_VPZ_D
4887 : 604093243U, // SMINV_VPZ_H
4888 : 604093243U, // SMINV_VPZ_S
4889 : 134317564U, // SMINVv16i8v
4890 : 134323029U, // SMINVv4i16v
4891 : 134330433U, // SMINVv4i32v
4892 : 134324913U, // SMINVv8i16v
4893 : 134318498U, // SMINVv8i8v
4894 : 335570979U, // SMIN_ZI_B
4895 : 402696227U, // SMIN_ZI_D
4896 : 471918627U, // SMIN_ZI_H
4897 : 536946723U, // SMIN_ZI_S
4898 : 604006435U, // SMIN_ZPmZ_B
4899 : 604022819U, // SMIN_ZPmZ_D
4900 : 70314019U, // SMIN_ZPmZ_H
4901 : 604055587U, // SMIN_ZPmZ_S
4902 : 134300865U, // SMINv16i8
4903 : 134311409U, // SMINv2i32
4904 : 134305988U, // SMINv4i16
4905 : 134313484U, // SMINv4i32
4906 : 134307974U, // SMINv8i16
4907 : 134301728U, // SMINv8i8
4908 : 268557338U, // SMLALv16i8_v8i16
4909 : 268554292U, // SMLALv2i32_indexed
4910 : 268554292U, // SMLALv2i32_v2i64
4911 : 268563675U, // SMLALv4i16_indexed
4912 : 268563675U, // SMLALv4i16_v4i32
4913 : 268553725U, // SMLALv4i32_indexed
4914 : 268553725U, // SMLALv4i32_v2i64
4915 : 268562752U, // SMLALv8i16_indexed
4916 : 268562752U, // SMLALv8i16_v4i32
4917 : 268558189U, // SMLALv8i8_v8i16
4918 : 268557481U, // SMLSLv16i8_v8i16
4919 : 268554516U, // SMLSLv2i32_indexed
4920 : 268554516U, // SMLSLv2i32_v2i64
4921 : 268563899U, // SMLSLv4i16_indexed
4922 : 268563899U, // SMLSLv4i16_v4i32
4923 : 268553883U, // SMLSLv4i32_indexed
4924 : 268553883U, // SMLSLv4i32_v2i64
4925 : 268562910U, // SMLSLv8i16_indexed
4926 : 268562910U, // SMLSLv8i16_v4i32
4927 : 268558399U, // SMLSLv8i8_v8i16
4928 : 134321533U, // SMOVvi16to32
4929 : 134321533U, // SMOVvi16to64
4930 : 134327078U, // SMOVvi32to64
4931 : 134316455U, // SMOVvi8to32
4932 : 134316455U, // SMOVvi8to64
4933 : 201434839U, // SMSUBLrrr
4934 : 604005551U, // SMULH_ZPmZ_B
4935 : 604021935U, // SMULH_ZPmZ_D
4936 : 70313135U, // SMULH_ZPmZ_H
4937 : 604054703U, // SMULH_ZPmZ_S
4938 : 201434287U, // SMULHrr
4939 : 134306963U, // SMULLv16i8_v8i16
4940 : 134303988U, // SMULLv2i32_indexed
4941 : 134303988U, // SMULLv2i32_v2i64
4942 : 134313371U, // SMULLv4i16_indexed
4943 : 134313371U, // SMULLv4i16_v4i32
4944 : 134303352U, // SMULLv4i32_indexed
4945 : 134303352U, // SMULLv4i32_v2i64
4946 : 134312379U, // SMULLv8i16_indexed
4947 : 134312379U, // SMULLv8i16_v4i32
4948 : 134307883U, // SMULLv8i8_v8i16
4949 : 604001364U, // SPLICE_ZPZ_B
4950 : 604017748U, // SPLICE_ZPZ_D
4951 : 472962132U, // SPLICE_ZPZ_H
4952 : 604050516U, // SPLICE_ZPZ_S
4953 : 134301027U, // SQABSv16i8
4954 : 201439549U, // SQABSv1i16
4955 : 201439549U, // SQABSv1i32
4956 : 201439549U, // SQABSv1i64
4957 : 201439549U, // SQABSv1i8
4958 : 134311773U, // SQABSv2i32
4959 : 134304287U, // SQABSv2i64
4960 : 134306352U, // SQABSv4i16
4961 : 134313756U, // SQABSv4i32
4962 : 134308236U, // SQABSv8i16
4963 : 134301976U, // SQABSv8i8
4964 : 335565854U, // SQADD_ZI_B
4965 : 402691102U, // SQADD_ZI_D
4966 : 471913502U, // SQADD_ZI_H
4967 : 536941598U, // SQADD_ZI_S
4968 : 335565854U, // SQADD_ZZZ_B
4969 : 402691102U, // SQADD_ZZZ_D
4970 : 471913502U, // SQADD_ZZZ_H
4971 : 536941598U, // SQADD_ZZZ_S
4972 : 134300628U, // SQADDv16i8
4973 : 201430046U, // SQADDv1i16
4974 : 201430046U, // SQADDv1i32
4975 : 201430046U, // SQADDv1i64
4976 : 201430046U, // SQADDv1i8
4977 : 134311015U, // SQADDv2i32
4978 : 134303606U, // SQADDv2i64
4979 : 134305617U, // SQADDv4i16
4980 : 134312894U, // SQADDv4i32
4981 : 134307455U, // SQADDv8i16
4982 : 134301510U, // SQADDv8i8
4983 : 1073842779U, // SQDECB_XPiI
4984 : 2684455515U, // SQDECB_XPiWdI
4985 : 1073845210U, // SQDECD_XPiI
4986 : 2684457946U, // SQDECD_XPiWdI
4987 : 1073779674U, // SQDECD_ZPiI
4988 : 1073849284U, // SQDECH_XPiI
4989 : 2684462020U, // SQDECH_XPiWdI
4990 : 6349764U, // SQDECH_ZPiI
4991 : 335653095U, // SQDECP_XPWd_B
4992 : 402761959U, // SQDECP_XPWd_D
4993 : 1140959463U, // SQDECP_XPWd_H
4994 : 536979687U, // SQDECP_XPWd_S
4995 : 335653095U, // SQDECP_XP_B
4996 : 402761959U, // SQDECP_XP_D
4997 : 1140959463U, // SQDECP_XP_H
4998 : 536979687U, // SQDECP_XP_S
4999 : 43239U, // SQDECP_ZP_D
5000 : 1209067751U, // SQDECP_ZP_H
5001 : 76007U, // SQDECP_ZP_S
5002 : 1073855442U, // SQDECW_XPiI
5003 : 2684468178U, // SQDECW_XPiWdI
5004 : 1073822674U, // SQDECW_ZPiI
5005 : 738387561U, // SQDMLALi16
5006 : 738387561U, // SQDMLALi32
5007 : 738383173U, // SQDMLALv1i32_indexed
5008 : 738388718U, // SQDMLALv1i64_indexed
5009 : 268554280U, // SQDMLALv2i32_indexed
5010 : 268554280U, // SQDMLALv2i32_v2i64
5011 : 268563663U, // SQDMLALv4i16_indexed
5012 : 268563663U, // SQDMLALv4i16_v4i32
5013 : 268553712U, // SQDMLALv4i32_indexed
5014 : 268553712U, // SQDMLALv4i32_v2i64
5015 : 268562739U, // SQDMLALv8i16_indexed
5016 : 268562739U, // SQDMLALv8i16_v4i32
5017 : 738387851U, // SQDMLSLi16
5018 : 738387851U, // SQDMLSLi32
5019 : 738383195U, // SQDMLSLv1i32_indexed
5020 : 738388740U, // SQDMLSLv1i64_indexed
5021 : 268554504U, // SQDMLSLv2i32_indexed
5022 : 268554504U, // SQDMLSLv2i32_v2i64
5023 : 268563887U, // SQDMLSLv4i16_indexed
5024 : 268563887U, // SQDMLSLv4i16_v4i32
5025 : 268553870U, // SQDMLSLv4i32_indexed
5026 : 268553870U, // SQDMLSLv4i32_v2i64
5027 : 268562897U, // SQDMLSLv8i16_indexed
5028 : 268562897U, // SQDMLSLv8i16_v4i32
5029 : 201434268U, // SQDMULHv1i16
5030 : 201430306U, // SQDMULHv1i16_indexed
5031 : 201434268U, // SQDMULHv1i32
5032 : 201435851U, // SQDMULHv1i32_indexed
5033 : 134311164U, // SQDMULHv2i32
5034 : 134311164U, // SQDMULHv2i32_indexed
5035 : 134305743U, // SQDMULHv4i16
5036 : 134305743U, // SQDMULHv4i16_indexed
5037 : 134313055U, // SQDMULHv4i32
5038 : 134313055U, // SQDMULHv4i32_indexed
5039 : 134307581U, // SQDMULHv8i16
5040 : 134307581U, // SQDMULHv8i16_indexed
5041 : 201434950U, // SQDMULLi16
5042 : 201434950U, // SQDMULLi32
5043 : 201430352U, // SQDMULLv1i32_indexed
5044 : 201435897U, // SQDMULLv1i64_indexed
5045 : 134303976U, // SQDMULLv2i32_indexed
5046 : 134303976U, // SQDMULLv2i32_v2i64
5047 : 134313359U, // SQDMULLv4i16_indexed
5048 : 134313359U, // SQDMULLv4i16_v4i32
5049 : 134303339U, // SQDMULLv4i32_indexed
5050 : 134303339U, // SQDMULLv4i32_v2i64
5051 : 134312366U, // SQDMULLv8i16_indexed
5052 : 134312366U, // SQDMULLv8i16_v4i32
5053 : 1073842795U, // SQINCB_XPiI
5054 : 2684455531U, // SQINCB_XPiWdI
5055 : 1073845226U, // SQINCD_XPiI
5056 : 2684457962U, // SQINCD_XPiWdI
5057 : 1073779690U, // SQINCD_ZPiI
5058 : 1073849300U, // SQINCH_XPiI
5059 : 2684462036U, // SQINCH_XPiWdI
5060 : 6349780U, // SQINCH_ZPiI
5061 : 335653111U, // SQINCP_XPWd_B
5062 : 402761975U, // SQINCP_XPWd_D
5063 : 1140959479U, // SQINCP_XPWd_H
5064 : 536979703U, // SQINCP_XPWd_S
5065 : 335653111U, // SQINCP_XP_B
5066 : 402761975U, // SQINCP_XP_D
5067 : 1140959479U, // SQINCP_XP_H
5068 : 536979703U, // SQINCP_XP_S
5069 : 43255U, // SQINCP_ZP_D
5070 : 1209067767U, // SQINCP_ZP_H
5071 : 76023U, // SQINCP_ZP_S
5072 : 1073855458U, // SQINCW_XPiI
5073 : 2684468194U, // SQINCW_XPiWdI
5074 : 1073822690U, // SQINCW_ZPiI
5075 : 134300709U, // SQNEGv16i8
5076 : 201430267U, // SQNEGv1i16
5077 : 201430267U, // SQNEGv1i32
5078 : 201430267U, // SQNEGv1i64
5079 : 201430267U, // SQNEGv1i8
5080 : 134311141U, // SQNEGv2i32
5081 : 134303709U, // SQNEGv2i64
5082 : 134305720U, // SQNEGv4i16
5083 : 134313020U, // SQNEGv4i32
5084 : 134307558U, // SQNEGv8i16
5085 : 134301565U, // SQNEGv8i8
5086 : 738383126U, // SQRDMLAHi16_indexed
5087 : 738388671U, // SQRDMLAHi32_indexed
5088 : 738386784U, // SQRDMLAHv1i16
5089 : 738386784U, // SQRDMLAHv1i32
5090 : 268561647U, // SQRDMLAHv2i32
5091 : 268561647U, // SQRDMLAHv2i32_indexed
5092 : 268556226U, // SQRDMLAHv4i16
5093 : 268556226U, // SQRDMLAHv4i16_indexed
5094 : 268563538U, // SQRDMLAHv4i32
5095 : 268563538U, // SQRDMLAHv4i32_indexed
5096 : 268558064U, // SQRDMLAHv8i16
5097 : 268558064U, // SQRDMLAHv8i16_indexed
5098 : 738383161U, // SQRDMLSHi16_indexed
5099 : 738388706U, // SQRDMLSHi32_indexed
5100 : 738387364U, // SQRDMLSHv1i16
5101 : 738387364U, // SQRDMLSHv1i32
5102 : 268561685U, // SQRDMLSHv2i32
5103 : 268561685U, // SQRDMLSHv2i32_indexed
5104 : 268556264U, // SQRDMLSHv4i16
5105 : 268556264U, // SQRDMLSHv4i16_indexed
5106 : 268563576U, // SQRDMLSHv4i32
5107 : 268563576U, // SQRDMLSHv4i32_indexed
5108 : 268558102U, // SQRDMLSHv8i16
5109 : 268558102U, // SQRDMLSHv8i16_indexed
5110 : 201434277U, // SQRDMULHv1i16
5111 : 201430317U, // SQRDMULHv1i16_indexed
5112 : 201434277U, // SQRDMULHv1i32
5113 : 201435862U, // SQRDMULHv1i32_indexed
5114 : 134311176U, // SQRDMULHv2i32
5115 : 134311176U, // SQRDMULHv2i32_indexed
5116 : 134305755U, // SQRDMULHv4i16
5117 : 134305755U, // SQRDMULHv4i16_indexed
5118 : 134313067U, // SQRDMULHv4i32
5119 : 134313067U, // SQRDMULHv4i32_indexed
5120 : 134307593U, // SQRDMULHv8i16
5121 : 134307593U, // SQRDMULHv8i16_indexed
5122 : 134300780U, // SQRSHLv16i8
5123 : 201434908U, // SQRSHLv1i16
5124 : 201434908U, // SQRSHLv1i32
5125 : 201434908U, // SQRSHLv1i64
5126 : 201434908U, // SQRSHLv1i8
5127 : 134311276U, // SQRSHLv2i32
5128 : 134303896U, // SQRSHLv2i64
5129 : 134305855U, // SQRSHLv4i16
5130 : 134313279U, // SQRSHLv4i32
5131 : 134307793U, // SQRSHLv8i16
5132 : 134301629U, // SQRSHLv8i8
5133 : 201435218U, // SQRSHRNb
5134 : 201435218U, // SQRSHRNh
5135 : 201435218U, // SQRSHRNs
5136 : 268550764U, // SQRSHRNv16i8_shift
5137 : 134311449U, // SQRSHRNv2i32_shift
5138 : 134306028U, // SQRSHRNv4i16_shift
5139 : 268562980U, // SQRSHRNv4i32_shift
5140 : 268557551U, // SQRSHRNv8i16_shift
5141 : 134301768U, // SQRSHRNv8i8_shift
5142 : 201435279U, // SQRSHRUNb
5143 : 201435279U, // SQRSHRUNh
5144 : 201435279U, // SQRSHRUNs
5145 : 268550840U, // SQRSHRUNv16i8_shift
5146 : 134311516U, // SQRSHRUNv2i32_shift
5147 : 134306095U, // SQRSHRUNv4i16_shift
5148 : 268563050U, // SQRSHRUNv4i32_shift
5149 : 268557621U, // SQRSHRUNv8i16_shift
5150 : 134301832U, // SQRSHRUNv8i8_shift
5151 : 201439932U, // SQSHLUb
5152 : 201439932U, // SQSHLUd
5153 : 201439932U, // SQSHLUh
5154 : 201439932U, // SQSHLUs
5155 : 134301134U, // SQSHLUv16i8_shift
5156 : 134311937U, // SQSHLUv2i32_shift
5157 : 134304443U, // SQSHLUv2i64_shift
5158 : 134306516U, // SQSHLUv4i16_shift
5159 : 134313920U, // SQSHLUv4i32_shift
5160 : 134308400U, // SQSHLUv8i16_shift
5161 : 134302072U, // SQSHLUv8i8_shift
5162 : 201434894U, // SQSHLb
5163 : 201434894U, // SQSHLd
5164 : 201434894U, // SQSHLh
5165 : 201434894U, // SQSHLs
5166 : 134300758U, // SQSHLv16i8
5167 : 134300758U, // SQSHLv16i8_shift
5168 : 201434894U, // SQSHLv1i16
5169 : 201434894U, // SQSHLv1i32
5170 : 201434894U, // SQSHLv1i64
5171 : 201434894U, // SQSHLv1i8
5172 : 134311256U, // SQSHLv2i32
5173 : 134311256U, // SQSHLv2i32_shift
5174 : 134303876U, // SQSHLv2i64
5175 : 134303876U, // SQSHLv2i64_shift
5176 : 134305835U, // SQSHLv4i16
5177 : 134305835U, // SQSHLv4i16_shift
5178 : 134313259U, // SQSHLv4i32
5179 : 134313259U, // SQSHLv4i32_shift
5180 : 134307773U, // SQSHLv8i16
5181 : 134307773U, // SQSHLv8i16_shift
5182 : 134301609U, // SQSHLv8i8
5183 : 134301609U, // SQSHLv8i8_shift
5184 : 201435202U, // SQSHRNb
5185 : 201435202U, // SQSHRNh
5186 : 201435202U, // SQSHRNs
5187 : 268550738U, // SQSHRNv16i8_shift
5188 : 134311427U, // SQSHRNv2i32_shift
5189 : 134306006U, // SQSHRNv4i16_shift
5190 : 268562956U, // SQSHRNv4i32_shift
5191 : 268557527U, // SQSHRNv8i16_shift
5192 : 134301746U, // SQSHRNv8i8_shift
5193 : 201435270U, // SQSHRUNb
5194 : 201435270U, // SQSHRUNh
5195 : 201435270U, // SQSHRUNs
5196 : 268550826U, // SQSHRUNv16i8_shift
5197 : 134311504U, // SQSHRUNv2i32_shift
5198 : 134306083U, // SQSHRUNv4i16_shift
5199 : 268563037U, // SQSHRUNv4i32_shift
5200 : 268557608U, // SQSHRUNv8i16_shift
5201 : 134301820U, // SQSHRUNv8i8_shift
5202 : 335563972U, // SQSUB_ZI_B
5203 : 402689220U, // SQSUB_ZI_D
5204 : 471911620U, // SQSUB_ZI_H
5205 : 536939716U, // SQSUB_ZI_S
5206 : 335563972U, // SQSUB_ZZZ_B
5207 : 402689220U, // SQSUB_ZZZ_D
5208 : 471911620U, // SQSUB_ZZZ_H
5209 : 536939716U, // SQSUB_ZZZ_S
5210 : 134300507U, // SQSUBv16i8
5211 : 201428164U, // SQSUBv1i16
5212 : 201428164U, // SQSUBv1i32
5213 : 201428164U, // SQSUBv1i64
5214 : 201428164U, // SQSUBv1i8
5215 : 134310898U, // SQSUBv2i32
5216 : 134303557U, // SQSUBv2i64
5217 : 134305500U, // SQSUBv4i16
5218 : 134312767U, // SQSUBv4i32
5219 : 134307338U, // SQSUBv8i16
5220 : 134301421U, // SQSUBv8i8
5221 : 268550802U, // SQXTNv16i8
5222 : 201435256U, // SQXTNv1i16
5223 : 201435256U, // SQXTNv1i32
5224 : 201435256U, // SQXTNv1i8
5225 : 134311484U, // SQXTNv2i32
5226 : 134306063U, // SQXTNv4i16
5227 : 268563015U, // SQXTNv4i32
5228 : 268557586U, // SQXTNv8i16
5229 : 134301800U, // SQXTNv8i8
5230 : 268550855U, // SQXTUNv16i8
5231 : 201435289U, // SQXTUNv1i16
5232 : 201435289U, // SQXTUNv1i32
5233 : 201435289U, // SQXTUNv1i8
5234 : 134311529U, // SQXTUNv2i32
5235 : 134306108U, // SQXTUNv4i16
5236 : 268563064U, // SQXTUNv4i32
5237 : 268557635U, // SQXTUNv8i16
5238 : 134301845U, // SQXTUNv8i8
5239 : 134300581U, // SRHADDv16i8
5240 : 134310972U, // SRHADDv2i32
5241 : 134305574U, // SRHADDv4i16
5242 : 134312851U, // SRHADDv4i32
5243 : 134307412U, // SRHADDv8i16
5244 : 134301467U, // SRHADDv8i8
5245 : 738387522U, // SRId
5246 : 268551235U, // SRIv16i8_shift
5247 : 268561724U, // SRIv2i32_shift
5248 : 268554232U, // SRIv2i64_shift
5249 : 268556303U, // SRIv4i16_shift
5250 : 268563615U, // SRIv4i32_shift
5251 : 268558141U, // SRIv8i16_shift
5252 : 268552088U, // SRIv8i8_shift
5253 : 134300804U, // SRSHLv16i8
5254 : 201434924U, // SRSHLv1i64
5255 : 134311298U, // SRSHLv2i32
5256 : 134303918U, // SRSHLv2i64
5257 : 134305877U, // SRSHLv4i16
5258 : 134313301U, // SRSHLv4i32
5259 : 134307815U, // SRSHLv8i16
5260 : 134301651U, // SRSHLv8i8
5261 : 201435615U, // SRSHRd
5262 : 134300967U, // SRSHRv16i8_shift
5263 : 134311707U, // SRSHRv2i32_shift
5264 : 134304229U, // SRSHRv2i64_shift
5265 : 134306286U, // SRSHRv4i16_shift
5266 : 134313690U, // SRSHRv4i32_shift
5267 : 134308170U, // SRSHRv8i16_shift
5268 : 134301922U, // SRSHRv8i8_shift
5269 : 738378038U, // SRSRAd
5270 : 268550939U, // SRSRAv16i8_shift
5271 : 268561316U, // SRSRAv2i32_shift
5272 : 268553995U, // SRSRAv2i64_shift
5273 : 268555918U, // SRSRAv4i16_shift
5274 : 268563185U, // SRSRAv4i32_shift
5275 : 268557756U, // SRSRAv8i16_shift
5276 : 268551859U, // SRSRAv8i8_shift
5277 : 134306930U, // SSHLLv16i8_shift
5278 : 134303956U, // SSHLLv2i32_shift
5279 : 134313339U, // SSHLLv4i16_shift
5280 : 134303317U, // SSHLLv4i32_shift
5281 : 134312344U, // SSHLLv8i16_shift
5282 : 134307853U, // SSHLLv8i8_shift
5283 : 134300826U, // SSHLv16i8
5284 : 201434938U, // SSHLv1i64
5285 : 134311318U, // SSHLv2i32
5286 : 134303938U, // SSHLv2i64
5287 : 134305897U, // SSHLv4i16
5288 : 134313321U, // SSHLv4i32
5289 : 134307835U, // SSHLv8i16
5290 : 134301671U, // SSHLv8i8
5291 : 201435629U, // SSHRd
5292 : 134300989U, // SSHRv16i8_shift
5293 : 134311727U, // SSHRv2i32_shift
5294 : 134304249U, // SSHRv2i64_shift
5295 : 134306306U, // SSHRv4i16_shift
5296 : 134313710U, // SSHRv4i32_shift
5297 : 134308190U, // SSHRv8i16_shift
5298 : 134301942U, // SSHRv8i8_shift
5299 : 738378052U, // SSRAd
5300 : 268550961U, // SSRAv16i8_shift
5301 : 268561336U, // SSRAv2i32_shift
5302 : 268554015U, // SSRAv2i64_shift
5303 : 268555938U, // SSRAv4i16_shift
5304 : 268563205U, // SSRAv4i32_shift
5305 : 268557776U, // SSRAv8i16_shift
5306 : 268551879U, // SSRAv8i8_shift
5307 : 742654429U, // SST1B_D
5308 : 1883505117U, // SST1B_D_IMM
5309 : 742654429U, // SST1B_D_SXTW
5310 : 742654429U, // SST1B_D_UXTW
5311 : 1615086045U, // SST1B_S_IMM
5312 : 742670813U, // SST1B_S_SXTW
5313 : 742670813U, // SST1B_S_UXTW
5314 : 742657465U, // SST1D
5315 : 1883508153U, // SST1D_IMM
5316 : 742657465U, // SST1D_SCALED
5317 : 742657465U, // SST1D_SXTW
5318 : 742657465U, // SST1D_SXTW_SCALED
5319 : 742657465U, // SST1D_UXTW
5320 : 742657465U, // SST1D_UXTW_SCALED
5321 : 742659523U, // SST1H_D
5322 : 1883510211U, // SST1H_D_IMM
5323 : 742659523U, // SST1H_D_SCALED
5324 : 742659523U, // SST1H_D_SXTW
5325 : 742659523U, // SST1H_D_SXTW_SCALED
5326 : 742659523U, // SST1H_D_UXTW
5327 : 742659523U, // SST1H_D_UXTW_SCALED
5328 : 1615091139U, // SST1H_S_IMM
5329 : 742675907U, // SST1H_S_SXTW
5330 : 742675907U, // SST1H_S_SXTW_SCALED
5331 : 742675907U, // SST1H_S_UXTW
5332 : 742675907U, // SST1H_S_UXTW_SCALED
5333 : 742669207U, // SST1W_D
5334 : 1883519895U, // SST1W_D_IMM
5335 : 742669207U, // SST1W_D_SCALED
5336 : 742669207U, // SST1W_D_SXTW
5337 : 742669207U, // SST1W_D_SXTW_SCALED
5338 : 742669207U, // SST1W_D_UXTW
5339 : 742669207U, // SST1W_D_UXTW_SCALED
5340 : 1615100823U, // SST1W_IMM
5341 : 742685591U, // SST1W_SXTW
5342 : 742685591U, // SST1W_SXTW_SCALED
5343 : 742685591U, // SST1W_UXTW
5344 : 742685591U, // SST1W_UXTW_SCALED
5345 : 134306864U, // SSUBLv16i8_v8i16
5346 : 134303816U, // SSUBLv2i32_v2i64
5347 : 134313199U, // SSUBLv4i16_v4i32
5348 : 134303251U, // SSUBLv4i32_v2i64
5349 : 134312278U, // SSUBLv8i16_v4i32
5350 : 134307713U, // SSUBLv8i8_v8i16
5351 : 134307169U, // SSUBWv16i8_v8i16
5352 : 134304516U, // SSUBWv2i32_v2i64
5353 : 134314108U, // SSUBWv4i16_v4i32
5354 : 134303436U, // SSUBWv4i32_v2i64
5355 : 134312598U, // SSUBWv8i16_v4i32
5356 : 134308588U, // SSUBWv8i8_v8i16
5357 : 742703581U, // ST1B
5358 : 742654429U, // ST1B_D
5359 : 742654429U, // ST1B_D_IMM
5360 : 742719965U, // ST1B_H
5361 : 742719965U, // ST1B_H_IMM
5362 : 742703581U, // ST1B_IMM
5363 : 742670813U, // ST1B_S
5364 : 742670813U, // ST1B_S_IMM
5365 : 742657465U, // ST1D
5366 : 742657465U, // ST1D_IMM
5367 : 344095U, // ST1Fourv16b
5368 : 21331999U, // ST1Fourv16b_POST
5369 : 376863U, // ST1Fourv1d
5370 : 22413343U, // ST1Fourv1d_POST
5371 : 409631U, // ST1Fourv2d
5372 : 21397535U, // ST1Fourv2d_POST
5373 : 442399U, // ST1Fourv2s
5374 : 22478879U, // ST1Fourv2s_POST
5375 : 475167U, // ST1Fourv4h
5376 : 22511647U, // ST1Fourv4h_POST
5377 : 507935U, // ST1Fourv4s
5378 : 21495839U, // ST1Fourv4s_POST
5379 : 540703U, // ST1Fourv8b
5380 : 22577183U, // ST1Fourv8b_POST
5381 : 573471U, // ST1Fourv8h
5382 : 21561375U, // ST1Fourv8h_POST
5383 : 742725059U, // ST1H
5384 : 742659523U, // ST1H_D
5385 : 742659523U, // ST1H_D_IMM
5386 : 742725059U, // ST1H_IMM
5387 : 742675907U, // ST1H_S
5388 : 742675907U, // ST1H_S_IMM
5389 : 344095U, // ST1Onev16b
5390 : 23429151U, // ST1Onev16b_POST
5391 : 376863U, // ST1Onev1d
5392 : 24510495U, // ST1Onev1d_POST
5393 : 409631U, // ST1Onev2d
5394 : 23494687U, // ST1Onev2d_POST
5395 : 442399U, // ST1Onev2s
5396 : 24576031U, // ST1Onev2s_POST
5397 : 475167U, // ST1Onev4h
5398 : 24608799U, // ST1Onev4h_POST
5399 : 507935U, // ST1Onev4s
5400 : 23592991U, // ST1Onev4s_POST
5401 : 540703U, // ST1Onev8b
5402 : 24674335U, // ST1Onev8b_POST
5403 : 573471U, // ST1Onev8h
5404 : 23658527U, // ST1Onev8h_POST
5405 : 344095U, // ST1Threev16b
5406 : 28672031U, // ST1Threev16b_POST
5407 : 376863U, // ST1Threev1d
5408 : 29753375U, // ST1Threev1d_POST
5409 : 409631U, // ST1Threev2d
5410 : 28737567U, // ST1Threev2d_POST
5411 : 442399U, // ST1Threev2s
5412 : 29818911U, // ST1Threev2s_POST
5413 : 475167U, // ST1Threev4h
5414 : 29851679U, // ST1Threev4h_POST
5415 : 507935U, // ST1Threev4s
5416 : 28835871U, // ST1Threev4s_POST
5417 : 540703U, // ST1Threev8b
5418 : 29917215U, // ST1Threev8b_POST
5419 : 573471U, // ST1Threev8h
5420 : 28901407U, // ST1Threev8h_POST
5421 : 344095U, // ST1Twov16b
5422 : 22380575U, // ST1Twov16b_POST
5423 : 376863U, // ST1Twov1d
5424 : 23461919U, // ST1Twov1d_POST
5425 : 409631U, // ST1Twov2d
5426 : 22446111U, // ST1Twov2d_POST
5427 : 442399U, // ST1Twov2s
5428 : 23527455U, // ST1Twov2s_POST
5429 : 475167U, // ST1Twov4h
5430 : 23560223U, // ST1Twov4h_POST
5431 : 507935U, // ST1Twov4s
5432 : 22544415U, // ST1Twov4s_POST
5433 : 540703U, // ST1Twov8b
5434 : 23625759U, // ST1Twov8b_POST
5435 : 573471U, // ST1Twov8h
5436 : 22609951U, // ST1Twov8h_POST
5437 : 742685591U, // ST1W
5438 : 742669207U, // ST1W_D
5439 : 742669207U, // ST1W_D_IMM
5440 : 742685591U, // ST1W_IMM
5441 : 819231U, // ST1i16
5442 : 2801352735U, // ST1i16_POST
5443 : 835615U, // ST1i32
5444 : 2868494367U, // ST1i32_POST
5445 : 851999U, // ST1i64
5446 : 2935635999U, // ST1i64_POST
5447 : 868383U, // ST1i8
5448 : 3002777631U, // ST1i8_POST
5449 : 742703601U, // ST2B
5450 : 742703601U, // ST2B_IMM
5451 : 742658959U, // ST2D
5452 : 742658959U, // ST2D_IMM
5453 : 3020013208U, // ST2GOffset
5454 : 3136487064U, // ST2GPostIndex
5455 : 3087203992U, // ST2GPreIndex
5456 : 742725133U, // ST2H
5457 : 742725133U, // ST2H_IMM
5458 : 344178U, // ST2Twov16b
5459 : 22380658U, // ST2Twov16b_POST
5460 : 409714U, // ST2Twov2d
5461 : 22446194U, // ST2Twov2d_POST
5462 : 442482U, // ST2Twov2s
5463 : 23527538U, // ST2Twov2s_POST
5464 : 475250U, // ST2Twov4h
5465 : 23560306U, // ST2Twov4h_POST
5466 : 508018U, // ST2Twov4s
5467 : 22544498U, // ST2Twov4s_POST
5468 : 540786U, // ST2Twov8b
5469 : 23625842U, // ST2Twov8b_POST
5470 : 573554U, // ST2Twov8h
5471 : 22610034U, // ST2Twov8h_POST
5472 : 742685611U, // ST2W
5473 : 742685611U, // ST2W_IMM
5474 : 819314U, // ST2i16
5475 : 2868461682U, // ST2i16_POST
5476 : 835698U, // ST2i32
5477 : 2935603314U, // ST2i32_POST
5478 : 852082U, // ST2i64
5479 : 3204071538U, // ST2i64_POST
5480 : 868466U, // ST2i8
5481 : 2801451122U, // ST2i8_POST
5482 : 742703613U, // ST3B
5483 : 742703613U, // ST3B_IMM
5484 : 742658971U, // ST3D
5485 : 742658971U, // ST3D_IMM
5486 : 742725145U, // ST3H
5487 : 742725145U, // ST3H_IMM
5488 : 344195U, // ST3Threev16b
5489 : 28672131U, // ST3Threev16b_POST
5490 : 409731U, // ST3Threev2d
5491 : 28737667U, // ST3Threev2d_POST
5492 : 442499U, // ST3Threev2s
5493 : 29819011U, // ST3Threev2s_POST
5494 : 475267U, // ST3Threev4h
5495 : 29851779U, // ST3Threev4h_POST
5496 : 508035U, // ST3Threev4s
5497 : 28835971U, // ST3Threev4s_POST
5498 : 540803U, // ST3Threev8b
5499 : 29917315U, // ST3Threev8b_POST
5500 : 573571U, // ST3Threev8h
5501 : 28901507U, // ST3Threev8h_POST
5502 : 742685623U, // ST3W
5503 : 742685623U, // ST3W_IMM
5504 : 819331U, // ST3i16
5505 : 3271114883U, // ST3i16_POST
5506 : 835715U, // ST3i32
5507 : 3338256515U, // ST3i32_POST
5508 : 852099U, // ST3i64
5509 : 3405398147U, // ST3i64_POST
5510 : 868483U, // ST3i8
5511 : 3472539779U, // ST3i8_POST
5512 : 742703625U, // ST4B
5513 : 742703625U, // ST4B_IMM
5514 : 742658983U, // ST4D
5515 : 742658983U, // ST4D_IMM
5516 : 344205U, // ST4Fourv16b
5517 : 21332109U, // ST4Fourv16b_POST
5518 : 409741U, // ST4Fourv2d
5519 : 21397645U, // ST4Fourv2d_POST
5520 : 442509U, // ST4Fourv2s
5521 : 22478989U, // ST4Fourv2s_POST
5522 : 475277U, // ST4Fourv4h
5523 : 22511757U, // ST4Fourv4h_POST
5524 : 508045U, // ST4Fourv4s
5525 : 21495949U, // ST4Fourv4s_POST
5526 : 540813U, // ST4Fourv8b
5527 : 22577293U, // ST4Fourv8b_POST
5528 : 573581U, // ST4Fourv8h
5529 : 21561485U, // ST4Fourv8h_POST
5530 : 742726617U, // ST4H
5531 : 742726617U, // ST4H_IMM
5532 : 742685635U, // ST4W
5533 : 742685635U, // ST4W_IMM
5534 : 819341U, // ST4i16
5535 : 2935570573U, // ST4i16_POST
5536 : 835725U, // ST4i32
5537 : 3204038797U, // ST4i32_POST
5538 : 852109U, // ST4i64
5539 : 3539615885U, // ST4i64_POST
5540 : 868493U, // ST4i8
5541 : 2868560013U, // ST4i8_POST
5542 : 3020013223U, // STGOffset
5543 : 201435404U, // STGPi
5544 : 3136487079U, // STGPostIndex
5545 : 738388236U, // STGPpost
5546 : 738388236U, // STGPpre
5547 : 3087204007U, // STGPreIndex
5548 : 742587146U, // STGV
5549 : 205622201U, // STLLRB
5550 : 205628693U, // STLLRH
5551 : 205629957U, // STLLRW
5552 : 205629957U, // STLLRX
5553 : 205622209U, // STLRB
5554 : 205628701U, // STLRH
5555 : 205629970U, // STLRW
5556 : 205629970U, // STLRX
5557 : 205622259U, // STLURBi
5558 : 205628751U, // STLURHi
5559 : 205630067U, // STLURWi
5560 : 205630067U, // STLURXi
5561 : 201435490U, // STLXPW
5562 : 201435490U, // STLXPX
5563 : 201427994U, // STLXRB
5564 : 201434486U, // STLXRH
5565 : 201435818U, // STLXRW
5566 : 201435818U, // STLXRX
5567 : 201435429U, // STNPDi
5568 : 201435429U, // STNPQi
5569 : 201435429U, // STNPSi
5570 : 201435429U, // STNPWi
5571 : 201435429U, // STNPXi
5572 : 742703573U, // STNT1B_ZRI
5573 : 742703573U, // STNT1B_ZRR
5574 : 742657457U, // STNT1D_ZRI
5575 : 742657457U, // STNT1D_ZRR
5576 : 742725051U, // STNT1H_ZRI
5577 : 742725051U, // STNT1H_ZRR
5578 : 742685583U, // STNT1W_ZRI
5579 : 742685583U, // STNT1W_ZRR
5580 : 201435461U, // STPDi
5581 : 738388293U, // STPDpost
5582 : 738388293U, // STPDpre
5583 : 201435461U, // STPQi
5584 : 738388293U, // STPQpost
5585 : 738388293U, // STPQpre
5586 : 201435461U, // STPSi
5587 : 738388293U, // STPSpost
5588 : 738388293U, // STPSpre
5589 : 201435461U, // STPWi
5590 : 738388293U, // STPWpost
5591 : 738388293U, // STPWpre
5592 : 201435461U, // STPXi
5593 : 738388293U, // STPXpost
5594 : 738388293U, // STPXpre
5595 : 742575071U, // STRBBpost
5596 : 742575071U, // STRBBpre
5597 : 205622239U, // STRBBroW
5598 : 205622239U, // STRBBroX
5599 : 205622239U, // STRBBui
5600 : 742582876U, // STRBpost
5601 : 742582876U, // STRBpre
5602 : 205630044U, // STRBroW
5603 : 205630044U, // STRBroX
5604 : 205630044U, // STRBui
5605 : 742582876U, // STRDpost
5606 : 742582876U, // STRDpre
5607 : 205630044U, // STRDroW
5608 : 205630044U, // STRDroX
5609 : 205630044U, // STRDui
5610 : 742581563U, // STRHHpost
5611 : 742581563U, // STRHHpre
5612 : 205628731U, // STRHHroW
5613 : 205628731U, // STRHHroX
5614 : 205628731U, // STRHHui
5615 : 742582876U, // STRHpost
5616 : 742582876U, // STRHpre
5617 : 205630044U, // STRHroW
5618 : 205630044U, // STRHroX
5619 : 205630044U, // STRHui
5620 : 742582876U, // STRQpost
5621 : 742582876U, // STRQpre
5622 : 205630044U, // STRQroW
5623 : 205630044U, // STRQroX
5624 : 205630044U, // STRQui
5625 : 742582876U, // STRSpost
5626 : 742582876U, // STRSpre
5627 : 205630044U, // STRSroW
5628 : 205630044U, // STRSroX
5629 : 205630044U, // STRSui
5630 : 742582876U, // STRWpost
5631 : 742582876U, // STRWpre
5632 : 205630044U, // STRWroW
5633 : 205630044U, // STRWroX
5634 : 205630044U, // STRWui
5635 : 742582876U, // STRXpost
5636 : 742582876U, // STRXpre
5637 : 205630044U, // STRXroW
5638 : 205630044U, // STRXroX
5639 : 205630044U, // STRXui
5640 : 206269020U, // STR_PXI
5641 : 206269020U, // STR_ZXI
5642 : 205622245U, // STTRBi
5643 : 205628737U, // STTRHi
5644 : 205630049U, // STTRWi
5645 : 205630049U, // STTRXi
5646 : 205622276U, // STURBBi
5647 : 205630082U, // STURBi
5648 : 205630082U, // STURDi
5649 : 205628768U, // STURHHi
5650 : 205630082U, // STURHi
5651 : 205630082U, // STURQi
5652 : 205630082U, // STURSi
5653 : 205630082U, // STURWi
5654 : 205630082U, // STURXi
5655 : 201435497U, // STXPW
5656 : 201435497U, // STXPX
5657 : 201428002U, // STXRB
5658 : 201434494U, // STXRH
5659 : 201435825U, // STXRW
5660 : 201435825U, // STXRX
5661 : 3020013215U, // STZ2GOffset
5662 : 3136487071U, // STZ2GPostIndex
5663 : 3087203999U, // STZ2GPreIndex
5664 : 3020013229U, // STZGOffset
5665 : 3136487085U, // STZGPostIndex
5666 : 3087204013U, // STZGPreIndex
5667 : 201430244U, // SUBG
5668 : 134311379U, // SUBHNv2i64_v2i32
5669 : 268562933U, // SUBHNv2i64_v4i32
5670 : 134305958U, // SUBHNv4i32_v4i16
5671 : 268557504U, // SUBHNv4i32_v8i16
5672 : 268550713U, // SUBHNv8i16_v16i8
5673 : 134301707U, // SUBHNv8i16_v8i8
5674 : 201435361U, // SUBP
5675 : 201439692U, // SUBPS
5676 : 335571393U, // SUBR_ZI_B
5677 : 402696641U, // SUBR_ZI_D
5678 : 471919041U, // SUBR_ZI_H
5679 : 536947137U, // SUBR_ZI_S
5680 : 604006849U, // SUBR_ZPmZ_B
5681 : 604023233U, // SUBR_ZPmZ_D
5682 : 70314433U, // SUBR_ZPmZ_H
5683 : 604056001U, // SUBR_ZPmZ_S
5684 : 201439571U, // SUBSWri
5685 : 0U, // SUBSWrr
5686 : 201439571U, // SUBSWrs
5687 : 201439571U, // SUBSWrx
5688 : 201439571U, // SUBSXri
5689 : 0U, // SUBSXrr
5690 : 201439571U, // SUBSXrs
5691 : 201439571U, // SUBSXrx
5692 : 201439571U, // SUBSXrx64
5693 : 201428144U, // SUBWri
5694 : 0U, // SUBWrr
5695 : 201428144U, // SUBWrs
5696 : 201428144U, // SUBWrx
5697 : 201428144U, // SUBXri
5698 : 0U, // SUBXrr
5699 : 201428144U, // SUBXrs
5700 : 201428144U, // SUBXrx
5701 : 201428144U, // SUBXrx64
5702 : 335563952U, // SUB_ZI_B
5703 : 402689200U, // SUB_ZI_D
5704 : 471911600U, // SUB_ZI_H
5705 : 536939696U, // SUB_ZI_S
5706 : 603999408U, // SUB_ZPmZ_B
5707 : 604015792U, // SUB_ZPmZ_D
5708 : 70306992U, // SUB_ZPmZ_H
5709 : 604048560U, // SUB_ZPmZ_S
5710 : 335563952U, // SUB_ZZZ_B
5711 : 402689200U, // SUB_ZZZ_D
5712 : 471911600U, // SUB_ZZZ_H
5713 : 536939696U, // SUB_ZZZ_S
5714 : 134300487U, // SUBv16i8
5715 : 201428144U, // SUBv1i64
5716 : 134310870U, // SUBv2i32
5717 : 134303549U, // SUBv2i64
5718 : 134305472U, // SUBv4i16
5719 : 134312739U, // SUBv4i32
5720 : 134307310U, // SUBv8i16
5721 : 134301403U, // SUBv8i8
5722 : 536913433U, // SUNPKHI_ZZ_D
5723 : 48293401U, // SUNPKHI_ZZ_H
5724 : 1140925977U, // SUNPKHI_ZZ_S
5725 : 536914113U, // SUNPKLO_ZZ_D
5726 : 48294081U, // SUNPKLO_ZZ_H
5727 : 1140926657U, // SUNPKLO_ZZ_S
5728 : 268551135U, // SUQADDv16i8
5729 : 738382885U, // SUQADDv1i16
5730 : 738382885U, // SUQADDv1i32
5731 : 738382885U, // SUQADDv1i64
5732 : 738382885U, // SUQADDv1i8
5733 : 268561521U, // SUQADDv2i32
5734 : 268554112U, // SUQADDv2i64
5735 : 268556123U, // SUQADDv4i16
5736 : 268563400U, // SUQADDv4i32
5737 : 268557961U, // SUQADDv8i16
5738 : 268552016U, // SUQADDv8i8
5739 : 150826U, // SVC
5740 : 2080557569U, // SWPAB
5741 : 2080564094U, // SWPAH
5742 : 2080557771U, // SWPALB
5743 : 2080564242U, // SWPALH
5744 : 2080564885U, // SWPALW
5745 : 2080564885U, // SWPALX
5746 : 2080555289U, // SWPAW
5747 : 2080555289U, // SWPAX
5748 : 2080557959U, // SWPB
5749 : 2080564451U, // SWPH
5750 : 2080557868U, // SWPLB
5751 : 2080564339U, // SWPLH
5752 : 2080565103U, // SWPLW
5753 : 2080565103U, // SWPLX
5754 : 2080565584U, // SWPW
5755 : 2080565584U, // SWPX
5756 : 36003U, // SXTB_ZPmZ_D
5757 : 68209827U, // SXTB_ZPmZ_H
5758 : 68771U, // SXTB_ZPmZ_S
5759 : 42469U, // SXTH_ZPmZ_D
5760 : 75237U, // SXTH_ZPmZ_S
5761 : 48214U, // SXTW_ZPmZ_D
5762 : 201435035U, // SYSLxt
5763 : 3556882955U, // SYSxt
5764 : 3623904978U, // TBL_ZZZ_B
5765 : 3691030226U, // TBL_ZZZ_D
5766 : 50390738U, // TBL_ZZZ_H
5767 : 3758171858U, // TBL_ZZZ_S
5768 : 3876677330U, // TBLv16i8Four
5769 : 3876677330U, // TBLv16i8One
5770 : 3876677330U, // TBLv16i8Three
5771 : 3876677330U, // TBLv16i8Two
5772 : 3877725906U, // TBLv8i8Four
5773 : 3877725906U, // TBLv8i8One
5774 : 3877725906U, // TBLv8i8Three
5775 : 3877725906U, // TBLv8i8Two
5776 : 201440547U, // TBNZW
5777 : 201440547U, // TBNZX
5778 : 3943824538U, // TBXv16i8Four
5779 : 3943824538U, // TBXv16i8One
5780 : 3943824538U, // TBXv16i8Three
5781 : 3943824538U, // TBXv16i8Two
5782 : 3944873114U, // TBXv8i8Four
5783 : 3944873114U, // TBXv8i8One
5784 : 3944873114U, // TBXv8i8Three
5785 : 3944873114U, // TBXv8i8Two
5786 : 201440531U, // TBZW
5787 : 201440531U, // TBZX
5788 : 0U, // TCRETURNdi
5789 : 0U, // TCRETURNri
5790 : 0U, // TCRETURNriALL
5791 : 0U, // TCRETURNriBTI
5792 : 5356855U, // TLSDESCCALL
5793 : 0U, // TLSDESC_CALLSEQ
5794 : 335560710U, // TRN1_PPP_B
5795 : 402685958U, // TRN1_PPP_D
5796 : 471908358U, // TRN1_PPP_H
5797 : 536936454U, // TRN1_PPP_S
5798 : 335560710U, // TRN1_ZZZ_B
5799 : 402685958U, // TRN1_ZZZ_D
5800 : 471908358U, // TRN1_ZZZ_H
5801 : 536936454U, // TRN1_ZZZ_S
5802 : 134300175U, // TRN1v16i8
5803 : 134310719U, // TRN1v2i32
5804 : 134303167U, // TRN1v2i64
5805 : 134305311U, // TRN1v4i16
5806 : 134312155U, // TRN1v4i32
5807 : 134306783U, // TRN1v8i16
5808 : 134301253U, // TRN1v8i8
5809 : 335560776U, // TRN2_PPP_B
5810 : 402686024U, // TRN2_PPP_D
5811 : 471908424U, // TRN2_PPP_H
5812 : 536936520U, // TRN2_PPP_S
5813 : 335560776U, // TRN2_ZZZ_B
5814 : 402686024U, // TRN2_ZZZ_D
5815 : 471908424U, // TRN2_ZZZ_H
5816 : 536936520U, // TRN2_ZZZ_S
5817 : 134300296U, // TRN2v16i8
5818 : 134310746U, // TRN2v2i32
5819 : 134303409U, // TRN2v2i64
5820 : 134305348U, // TRN2v4i16
5821 : 134312510U, // TRN2v4i32
5822 : 134307081U, // TRN2v8i16
5823 : 134301290U, // TRN2v8i8
5824 : 232584U, // TSB
5825 : 268557327U, // UABALv16i8_v8i16
5826 : 268554270U, // UABALv2i32_v2i64
5827 : 268563653U, // UABALv4i16_v4i32
5828 : 268553701U, // UABALv4i32_v2i64
5829 : 268562728U, // UABALv8i16_v4i32
5830 : 268558179U, // UABALv8i8_v8i16
5831 : 268550920U, // UABAv16i8
5832 : 268561288U, // UABAv2i32
5833 : 268555890U, // UABAv4i16
5834 : 268563157U, // UABAv4i32
5835 : 268557728U, // UABAv8i16
5836 : 268551842U, // UABAv8i8
5837 : 134306897U, // UABDLv16i8_v8i16
5838 : 134303846U, // UABDLv2i32_v2i64
5839 : 134313229U, // UABDLv4i16_v4i32
5840 : 134303284U, // UABDLv4i32_v2i64
5841 : 134312311U, // UABDLv8i16_v4i32
5842 : 134307743U, // UABDLv8i8_v8i16
5843 : 604001229U, // UABD_ZPmZ_B
5844 : 604017613U, // UABD_ZPmZ_D
5845 : 70308813U, // UABD_ZPmZ_H
5846 : 604050381U, // UABD_ZPmZ_S
5847 : 134300571U, // UABDv16i8
5848 : 134310944U, // UABDv2i32
5849 : 134305546U, // UABDv4i16
5850 : 134312823U, // UABDv4i32
5851 : 134307384U, // UABDv8i16
5852 : 134301458U, // UABDv8i8
5853 : 268558520U, // UADALPv16i8_v8i16
5854 : 268553586U, // UADALPv2i32_v1i64
5855 : 268562057U, // UADALPv4i16_v2i32
5856 : 268554619U, // UADALPv4i32_v2i64
5857 : 268564040U, // UADALPv8i16_v4i32
5858 : 268556636U, // UADALPv8i8_v4i16
5859 : 134308046U, // UADDLPv16i8_v8i16
5860 : 134303112U, // UADDLPv2i32_v1i64
5861 : 134311583U, // UADDLPv4i16_v2i32
5862 : 134304145U, // UADDLPv4i32_v2i64
5863 : 134313566U, // UADDLPv8i16_v4i32
5864 : 134306162U, // UADDLPv8i8_v4i16
5865 : 134317552U, // UADDLVv16i8v
5866 : 134322984U, // UADDLVv4i16v
5867 : 134330388U, // UADDLVv4i32v
5868 : 134324868U, // UADDLVv8i16v
5869 : 134318487U, // UADDLVv8i8v
5870 : 134306919U, // UADDLv16i8_v8i16
5871 : 134303866U, // UADDLv2i32_v2i64
5872 : 134313249U, // UADDLv4i16_v4i32
5873 : 134303306U, // UADDLv4i32_v2i64
5874 : 134312333U, // UADDLv8i16_v4i32
5875 : 134307763U, // UADDLv8i8_v8i16
5876 : 604093170U, // UADDV_VPZ_B
5877 : 604093170U, // UADDV_VPZ_D
5878 : 604093170U, // UADDV_VPZ_H
5879 : 604093170U, // UADDV_VPZ_S
5880 : 134307202U, // UADDWv16i8_v8i16
5881 : 134304546U, // UADDWv2i32_v2i64
5882 : 134314138U, // UADDWv4i16_v4i32
5883 : 134303469U, // UADDWv4i32_v2i64
5884 : 134312631U, // UADDWv8i16_v4i32
5885 : 134308618U, // UADDWv8i8_v8i16
5886 : 201435114U, // UBFMWri
5887 : 201435114U, // UBFMXri
5888 : 201430237U, // UCVTFSWDri
5889 : 201430237U, // UCVTFSWHri
5890 : 201430237U, // UCVTFSWSri
5891 : 201430237U, // UCVTFSXDri
5892 : 201430237U, // UCVTFSXHri
5893 : 201430237U, // UCVTFSXSri
5894 : 201430237U, // UCVTFUWDri
5895 : 201430237U, // UCVTFUWHri
5896 : 201430237U, // UCVTFUWSri
5897 : 201430237U, // UCVTFUXDri
5898 : 201430237U, // UCVTFUXHri
5899 : 201430237U, // UCVTFUXSri
5900 : 38109U, // UCVTF_ZPmZ_DtoD
5901 : 68211933U, // UCVTF_ZPmZ_DtoH
5902 : 70877U, // UCVTF_ZPmZ_DtoS
5903 : 68211933U, // UCVTF_ZPmZ_HtoH
5904 : 38109U, // UCVTF_ZPmZ_StoD
5905 : 68211933U, // UCVTF_ZPmZ_StoH
5906 : 70877U, // UCVTF_ZPmZ_StoS
5907 : 201430237U, // UCVTFd
5908 : 201430237U, // UCVTFh
5909 : 201430237U, // UCVTFs
5910 : 201430237U, // UCVTFv1i16
5911 : 201430237U, // UCVTFv1i32
5912 : 201430237U, // UCVTFv1i64
5913 : 134311122U, // UCVTFv2f32
5914 : 134303690U, // UCVTFv2f64
5915 : 134311122U, // UCVTFv2i32_shift
5916 : 134303690U, // UCVTFv2i64_shift
5917 : 134305701U, // UCVTFv4f16
5918 : 134313001U, // UCVTFv4f32
5919 : 134305701U, // UCVTFv4i16_shift
5920 : 134313001U, // UCVTFv4i32_shift
5921 : 134307539U, // UCVTFv8f16
5922 : 134307539U, // UCVTFv8i16_shift
5923 : 604023446U, // UDIVR_ZPmZ_D
5924 : 604056214U, // UDIVR_ZPmZ_S
5925 : 201440028U, // UDIVWr
5926 : 201440028U, // UDIVXr
5927 : 604027676U, // UDIV_ZPmZ_D
5928 : 604060444U, // UDIV_ZPmZ_S
5929 : 2550184574U, // UDOT_ZZZI_D
5930 : 2617326206U, // UDOT_ZZZI_S
5931 : 2550184574U, // UDOT_ZZZ_D
5932 : 2617326206U, // UDOT_ZZZ_S
5933 : 268565118U, // UDOTlanev16i8
5934 : 268565118U, // UDOTlanev8i8
5935 : 16225U, // UDOTv16i8
5936 : 16225U, // UDOTv8i8
5937 : 134300616U, // UHADDv16i8
5938 : 134311004U, // UHADDv2i32
5939 : 134305606U, // UHADDv4i16
5940 : 134312883U, // UHADDv4i32
5941 : 134307444U, // UHADDv8i16
5942 : 134301499U, // UHADDv8i8
5943 : 134300496U, // UHSUBv16i8
5944 : 134310888U, // UHSUBv2i32
5945 : 134305490U, // UHSUBv4i16
5946 : 134312757U, // UHSUBv4i32
5947 : 134307328U, // UHSUBv8i16
5948 : 134301411U, // UHSUBv8i8
5949 : 201434871U, // UMADDLrrr
5950 : 134300946U, // UMAXPv16i8
5951 : 134311687U, // UMAXPv2i32
5952 : 134306266U, // UMAXPv4i16
5953 : 134313670U, // UMAXPv4i32
5954 : 134308150U, // UMAXPv8i16
5955 : 134301903U, // UMAXPv8i8
5956 : 604093290U, // UMAXV_VPZ_B
5957 : 604093290U, // UMAXV_VPZ_D
5958 : 604093290U, // UMAXV_VPZ_H
5959 : 604093290U, // UMAXV_VPZ_S
5960 : 134317597U, // UMAXVv16i8v
5961 : 134323078U, // UMAXVv4i16v
5962 : 134330482U, // UMAXVv4i32v
5963 : 134324962U, // UMAXVv8i16v
5964 : 134318528U, // UMAXVv8i8v
5965 : 335576212U, // UMAX_ZI_B
5966 : 402701460U, // UMAX_ZI_D
5967 : 471923860U, // UMAX_ZI_H
5968 : 536951956U, // UMAX_ZI_S
5969 : 604011668U, // UMAX_ZPmZ_B
5970 : 604028052U, // UMAX_ZPmZ_D
5971 : 70319252U, // UMAX_ZPmZ_H
5972 : 604060820U, // UMAX_ZPmZ_S
5973 : 134301234U, // UMAXv16i8
5974 : 134312054U, // UMAXv2i32
5975 : 134306722U, // UMAXv4i16
5976 : 134314192U, // UMAXv4i32
5977 : 134308646U, // UMAXv8i16
5978 : 134302163U, // UMAXv8i8
5979 : 134300915U, // UMINPv16i8
5980 : 134311638U, // UMINPv2i32
5981 : 134306217U, // UMINPv4i16
5982 : 134313621U, // UMINPv4i32
5983 : 134308101U, // UMINPv8i16
5984 : 134301875U, // UMINPv8i8
5985 : 604093250U, // UMINV_VPZ_B
5986 : 604093250U, // UMINV_VPZ_D
5987 : 604093250U, // UMINV_VPZ_H
5988 : 604093250U, // UMINV_VPZ_S
5989 : 134317575U, // UMINVv16i8v
5990 : 134323039U, // UMINVv4i16v
5991 : 134330443U, // UMINVv4i32v
5992 : 134324923U, // UMINVv8i16v
5993 : 134318508U, // UMINVv8i8v
5994 : 335570987U, // UMIN_ZI_B
5995 : 402696235U, // UMIN_ZI_D
5996 : 471918635U, // UMIN_ZI_H
5997 : 536946731U, // UMIN_ZI_S
5998 : 604006443U, // UMIN_ZPmZ_B
5999 : 604022827U, // UMIN_ZPmZ_D
6000 : 70314027U, // UMIN_ZPmZ_H
6001 : 604055595U, // UMIN_ZPmZ_S
6002 : 134300875U, // UMINv16i8
6003 : 134311418U, // UMINv2i32
6004 : 134305997U, // UMINv4i16
6005 : 134313493U, // UMINv4i32
6006 : 134307983U, // UMINv8i16
6007 : 134301737U, // UMINv8i8
6008 : 268557349U, // UMLALv16i8_v8i16
6009 : 268554302U, // UMLALv2i32_indexed
6010 : 268554302U, // UMLALv2i32_v2i64
6011 : 268563685U, // UMLALv4i16_indexed
6012 : 268563685U, // UMLALv4i16_v4i32
6013 : 268553736U, // UMLALv4i32_indexed
6014 : 268553736U, // UMLALv4i32_v2i64
6015 : 268562763U, // UMLALv8i16_indexed
6016 : 268562763U, // UMLALv8i16_v4i32
6017 : 268558199U, // UMLALv8i8_v8i16
6018 : 268557492U, // UMLSLv16i8_v8i16
6019 : 268554526U, // UMLSLv2i32_indexed
6020 : 268554526U, // UMLSLv2i32_v2i64
6021 : 268563909U, // UMLSLv4i16_indexed
6022 : 268563909U, // UMLSLv4i16_v4i32
6023 : 268553894U, // UMLSLv4i32_indexed
6024 : 268553894U, // UMLSLv4i32_v2i64
6025 : 268562921U, // UMLSLv8i16_indexed
6026 : 268562921U, // UMLSLv8i16_v4i32
6027 : 268558409U, // UMLSLv8i8_v8i16
6028 : 134321541U, // UMOVvi16
6029 : 134327086U, // UMOVvi32
6030 : 134319446U, // UMOVvi64
6031 : 134316463U, // UMOVvi8
6032 : 201434847U, // UMSUBLrrr
6033 : 604005558U, // UMULH_ZPmZ_B
6034 : 604021942U, // UMULH_ZPmZ_D
6035 : 70313142U, // UMULH_ZPmZ_H
6036 : 604054710U, // UMULH_ZPmZ_S
6037 : 201434294U, // UMULHrr
6038 : 134306974U, // UMULLv16i8_v8i16
6039 : 134303998U, // UMULLv2i32_indexed
6040 : 134303998U, // UMULLv2i32_v2i64
6041 : 134313381U, // UMULLv4i16_indexed
6042 : 134313381U, // UMULLv4i16_v4i32
6043 : 134303363U, // UMULLv4i32_indexed
6044 : 134303363U, // UMULLv4i32_v2i64
6045 : 134312390U, // UMULLv8i16_indexed
6046 : 134312390U, // UMULLv8i16_v4i32
6047 : 134307893U, // UMULLv8i8_v8i16
6048 : 335565862U, // UQADD_ZI_B
6049 : 402691110U, // UQADD_ZI_D
6050 : 471913510U, // UQADD_ZI_H
6051 : 536941606U, // UQADD_ZI_S
6052 : 335565862U, // UQADD_ZZZ_B
6053 : 402691110U, // UQADD_ZZZ_D
6054 : 471913510U, // UQADD_ZZZ_H
6055 : 536941606U, // UQADD_ZZZ_S
6056 : 134300640U, // UQADDv16i8
6057 : 201430054U, // UQADDv1i16
6058 : 201430054U, // UQADDv1i32
6059 : 201430054U, // UQADDv1i64
6060 : 201430054U, // UQADDv1i8
6061 : 134311026U, // UQADDv2i32
6062 : 134303617U, // UQADDv2i64
6063 : 134305628U, // UQADDv4i16
6064 : 134312905U, // UQADDv4i32
6065 : 134307466U, // UQADDv8i16
6066 : 134301521U, // UQADDv8i8
6067 : 1073842787U, // UQDECB_WPiI
6068 : 1073842787U, // UQDECB_XPiI
6069 : 1073845218U, // UQDECD_WPiI
6070 : 1073845218U, // UQDECD_XPiI
6071 : 1073779682U, // UQDECD_ZPiI
6072 : 1073849292U, // UQDECH_WPiI
6073 : 1073849292U, // UQDECH_XPiI
6074 : 6349772U, // UQDECH_ZPiI
6075 : 335653103U, // UQDECP_WP_B
6076 : 402761967U, // UQDECP_WP_D
6077 : 1140959471U, // UQDECP_WP_H
6078 : 536979695U, // UQDECP_WP_S
6079 : 335653103U, // UQDECP_XP_B
6080 : 402761967U, // UQDECP_XP_D
6081 : 1140959471U, // UQDECP_XP_H
6082 : 536979695U, // UQDECP_XP_S
6083 : 43247U, // UQDECP_ZP_D
6084 : 1209067759U, // UQDECP_ZP_H
6085 : 76015U, // UQDECP_ZP_S
6086 : 1073855450U, // UQDECW_WPiI
6087 : 1073855450U, // UQDECW_XPiI
6088 : 1073822682U, // UQDECW_ZPiI
6089 : 1073842803U, // UQINCB_WPiI
6090 : 1073842803U, // UQINCB_XPiI
6091 : 1073845234U, // UQINCD_WPiI
6092 : 1073845234U, // UQINCD_XPiI
6093 : 1073779698U, // UQINCD_ZPiI
6094 : 1073849308U, // UQINCH_WPiI
6095 : 1073849308U, // UQINCH_XPiI
6096 : 6349788U, // UQINCH_ZPiI
6097 : 335653119U, // UQINCP_WP_B
6098 : 402761983U, // UQINCP_WP_D
6099 : 1140959487U, // UQINCP_WP_H
6100 : 536979711U, // UQINCP_WP_S
6101 : 335653119U, // UQINCP_XP_B
6102 : 402761983U, // UQINCP_XP_D
6103 : 1140959487U, // UQINCP_XP_H
6104 : 536979711U, // UQINCP_XP_S
6105 : 43263U, // UQINCP_ZP_D
6106 : 1209067775U, // UQINCP_ZP_H
6107 : 76031U, // UQINCP_ZP_S
6108 : 1073855466U, // UQINCW_WPiI
6109 : 1073855466U, // UQINCW_XPiI
6110 : 1073822698U, // UQINCW_ZPiI
6111 : 134300792U, // UQRSHLv16i8
6112 : 201434916U, // UQRSHLv1i16
6113 : 201434916U, // UQRSHLv1i32
6114 : 201434916U, // UQRSHLv1i64
6115 : 201434916U, // UQRSHLv1i8
6116 : 134311287U, // UQRSHLv2i32
6117 : 134303907U, // UQRSHLv2i64
6118 : 134305866U, // UQRSHLv4i16
6119 : 134313290U, // UQRSHLv4i32
6120 : 134307804U, // UQRSHLv8i16
6121 : 134301640U, // UQRSHLv8i8
6122 : 201435227U, // UQRSHRNb
6123 : 201435227U, // UQRSHRNh
6124 : 201435227U, // UQRSHRNs
6125 : 268550778U, // UQRSHRNv16i8_shift
6126 : 134311461U, // UQRSHRNv2i32_shift
6127 : 134306040U, // UQRSHRNv4i16_shift
6128 : 268562993U, // UQRSHRNv4i32_shift
6129 : 268557564U, // UQRSHRNv8i16_shift
6130 : 134301780U, // UQRSHRNv8i8_shift
6131 : 201434901U, // UQSHLb
6132 : 201434901U, // UQSHLd
6133 : 201434901U, // UQSHLh
6134 : 201434901U, // UQSHLs
6135 : 134300769U, // UQSHLv16i8
6136 : 134300769U, // UQSHLv16i8_shift
6137 : 201434901U, // UQSHLv1i16
6138 : 201434901U, // UQSHLv1i32
6139 : 201434901U, // UQSHLv1i64
6140 : 201434901U, // UQSHLv1i8
6141 : 134311266U, // UQSHLv2i32
6142 : 134311266U, // UQSHLv2i32_shift
6143 : 134303886U, // UQSHLv2i64
6144 : 134303886U, // UQSHLv2i64_shift
6145 : 134305845U, // UQSHLv4i16
6146 : 134305845U, // UQSHLv4i16_shift
6147 : 134313269U, // UQSHLv4i32
6148 : 134313269U, // UQSHLv4i32_shift
6149 : 134307783U, // UQSHLv8i16
6150 : 134307783U, // UQSHLv8i16_shift
6151 : 134301619U, // UQSHLv8i8
6152 : 134301619U, // UQSHLv8i8_shift
6153 : 201435210U, // UQSHRNb
6154 : 201435210U, // UQSHRNh
6155 : 201435210U, // UQSHRNs
6156 : 268550751U, // UQSHRNv16i8_shift
6157 : 134311438U, // UQSHRNv2i32_shift
6158 : 134306017U, // UQSHRNv4i16_shift
6159 : 268562968U, // UQSHRNv4i32_shift
6160 : 268557539U, // UQSHRNv8i16_shift
6161 : 134301757U, // UQSHRNv8i8_shift
6162 : 335563979U, // UQSUB_ZI_B
6163 : 402689227U, // UQSUB_ZI_D
6164 : 471911627U, // UQSUB_ZI_H
6165 : 536939723U, // UQSUB_ZI_S
6166 : 335563979U, // UQSUB_ZZZ_B
6167 : 402689227U, // UQSUB_ZZZ_D
6168 : 471911627U, // UQSUB_ZZZ_H
6169 : 536939723U, // UQSUB_ZZZ_S
6170 : 134300518U, // UQSUBv16i8
6171 : 201428171U, // UQSUBv1i16
6172 : 201428171U, // UQSUBv1i32
6173 : 201428171U, // UQSUBv1i64
6174 : 201428171U, // UQSUBv1i8
6175 : 134310908U, // UQSUBv2i32
6176 : 134303567U, // UQSUBv2i64
6177 : 134305510U, // UQSUBv4i16
6178 : 134312777U, // UQSUBv4i32
6179 : 134307348U, // UQSUBv8i16
6180 : 134301431U, // UQSUBv8i8
6181 : 268550814U, // UQXTNv16i8
6182 : 201435263U, // UQXTNv1i16
6183 : 201435263U, // UQXTNv1i32
6184 : 201435263U, // UQXTNv1i8
6185 : 134311494U, // UQXTNv2i32
6186 : 134306073U, // UQXTNv4i16
6187 : 268563026U, // UQXTNv4i32
6188 : 268557597U, // UQXTNv8i16
6189 : 134301810U, // UQXTNv8i8
6190 : 134311077U, // URECPEv2i32
6191 : 134312956U, // URECPEv4i32
6192 : 134300593U, // URHADDv16i8
6193 : 134310983U, // URHADDv2i32
6194 : 134305585U, // URHADDv4i16
6195 : 134312862U, // URHADDv4i32
6196 : 134307423U, // URHADDv8i16
6197 : 134301478U, // URHADDv8i8
6198 : 134300815U, // URSHLv16i8
6199 : 201434931U, // URSHLv1i64
6200 : 134311308U, // URSHLv2i32
6201 : 134303928U, // URSHLv2i64
6202 : 134305887U, // URSHLv4i16
6203 : 134313311U, // URSHLv4i32
6204 : 134307825U, // URSHLv8i16
6205 : 134301661U, // URSHLv8i8
6206 : 201435622U, // URSHRd
6207 : 134300978U, // URSHRv16i8_shift
6208 : 134311717U, // URSHRv2i32_shift
6209 : 134304239U, // URSHRv2i64_shift
6210 : 134306296U, // URSHRv4i16_shift
6211 : 134313700U, // URSHRv4i32_shift
6212 : 134308180U, // URSHRv8i16_shift
6213 : 134301932U, // URSHRv8i8_shift
6214 : 134311100U, // URSQRTEv2i32
6215 : 134312979U, // URSQRTEv4i32
6216 : 738378045U, // URSRAd
6217 : 268550950U, // URSRAv16i8_shift
6218 : 268561326U, // URSRAv2i32_shift
6219 : 268554005U, // URSRAv2i64_shift
6220 : 268555928U, // URSRAv4i16_shift
6221 : 268563195U, // URSRAv4i32_shift
6222 : 268557766U, // URSRAv8i16_shift
6223 : 268551869U, // URSRAv8i8_shift
6224 : 134306941U, // USHLLv16i8_shift
6225 : 134303966U, // USHLLv2i32_shift
6226 : 134313349U, // USHLLv4i16_shift
6227 : 134303328U, // USHLLv4i32_shift
6228 : 134312355U, // USHLLv8i16_shift
6229 : 134307863U, // USHLLv8i8_shift
6230 : 134300836U, // USHLv16i8
6231 : 201434944U, // USHLv1i64
6232 : 134311327U, // USHLv2i32
6233 : 134303947U, // USHLv2i64
6234 : 134305906U, // USHLv4i16
6235 : 134313330U, // USHLv4i32
6236 : 134307844U, // USHLv8i16
6237 : 134301680U, // USHLv8i8
6238 : 201435635U, // USHRd
6239 : 134300999U, // USHRv16i8_shift
6240 : 134311736U, // USHRv2i32_shift
6241 : 134304258U, // USHRv2i64_shift
6242 : 134306315U, // USHRv4i16_shift
6243 : 134313719U, // USHRv4i32_shift
6244 : 134308199U, // USHRv8i16_shift
6245 : 134301951U, // USHRv8i8_shift
6246 : 268551123U, // USQADDv16i8
6247 : 738382877U, // USQADDv1i16
6248 : 738382877U, // USQADDv1i32
6249 : 738382877U, // USQADDv1i64
6250 : 738382877U, // USQADDv1i8
6251 : 268561510U, // USQADDv2i32
6252 : 268554101U, // USQADDv2i64
6253 : 268556112U, // USQADDv4i16
6254 : 268563389U, // USQADDv4i32
6255 : 268557950U, // USQADDv8i16
6256 : 268552005U, // USQADDv8i8
6257 : 738378058U, // USRAd
6258 : 268550971U, // USRAv16i8_shift
6259 : 268561345U, // USRAv2i32_shift
6260 : 268554024U, // USRAv2i64_shift
6261 : 268555947U, // USRAv4i16_shift
6262 : 268563214U, // USRAv4i32_shift
6263 : 268557785U, // USRAv8i16_shift
6264 : 268551888U, // USRAv8i8_shift
6265 : 134306875U, // USUBLv16i8_v8i16
6266 : 134303826U, // USUBLv2i32_v2i64
6267 : 134313209U, // USUBLv4i16_v4i32
6268 : 134303262U, // USUBLv4i32_v2i64
6269 : 134312289U, // USUBLv8i16_v4i32
6270 : 134307723U, // USUBLv8i8_v8i16
6271 : 134307180U, // USUBWv16i8_v8i16
6272 : 134304526U, // USUBWv2i32_v2i64
6273 : 134314118U, // USUBWv4i16_v4i32
6274 : 134303447U, // USUBWv4i32_v2i64
6275 : 134312609U, // USUBWv8i16_v4i32
6276 : 134308598U, // USUBWv8i8_v8i16
6277 : 536913442U, // UUNPKHI_ZZ_D
6278 : 48293410U, // UUNPKHI_ZZ_H
6279 : 1140925986U, // UUNPKHI_ZZ_S
6280 : 536914122U, // UUNPKLO_ZZ_D
6281 : 48294090U, // UUNPKLO_ZZ_H
6282 : 1140926666U, // UUNPKLO_ZZ_S
6283 : 36009U, // UXTB_ZPmZ_D
6284 : 68209833U, // UXTB_ZPmZ_H
6285 : 68777U, // UXTB_ZPmZ_S
6286 : 42475U, // UXTH_ZPmZ_D
6287 : 75243U, // UXTH_ZPmZ_S
6288 : 48220U, // UXTW_ZPmZ_D
6289 : 335560722U, // UZP1_PPP_B
6290 : 402685970U, // UZP1_PPP_D
6291 : 471908370U, // UZP1_PPP_H
6292 : 536936466U, // UZP1_PPP_S
6293 : 335560722U, // UZP1_ZZZ_B
6294 : 402685970U, // UZP1_ZZZ_D
6295 : 471908370U, // UZP1_ZZZ_H
6296 : 536936466U, // UZP1_ZZZ_S
6297 : 134300195U, // UZP1v16i8
6298 : 134310737U, // UZP1v2i32
6299 : 134303185U, // UZP1v2i64
6300 : 134305329U, // UZP1v4i16
6301 : 134312173U, // UZP1v4i32
6302 : 134306801U, // UZP1v8i16
6303 : 134301271U, // UZP1v8i8
6304 : 335560805U, // UZP2_PPP_B
6305 : 402686053U, // UZP2_PPP_D
6306 : 471908453U, // UZP2_PPP_H
6307 : 536936549U, // UZP2_PPP_S
6308 : 335560805U, // UZP2_ZZZ_B
6309 : 402686053U, // UZP2_ZZZ_D
6310 : 471908453U, // UZP2_ZZZ_H
6311 : 536936549U, // UZP2_ZZZ_S
6312 : 134300382U, // UZP2v16i8
6313 : 134310764U, // UZP2v2i32
6314 : 134303427U, // UZP2v2i64
6315 : 134305366U, // UZP2v4i16
6316 : 134312589U, // UZP2v4i32
6317 : 134307160U, // UZP2v8i16
6318 : 134301308U, // UZP2v8i8
6319 : 201348217U, // WHILELE_PWW_B
6320 : 201364601U, // WHILELE_PWW_D
6321 : 478205049U, // WHILELE_PWW_H
6322 : 201397369U, // WHILELE_PWW_S
6323 : 201348217U, // WHILELE_PXX_B
6324 : 201364601U, // WHILELE_PXX_D
6325 : 478205049U, // WHILELE_PXX_H
6326 : 201397369U, // WHILELE_PXX_S
6327 : 201353391U, // WHILELO_PWW_B
6328 : 201369775U, // WHILELO_PWW_D
6329 : 478210223U, // WHILELO_PWW_H
6330 : 201402543U, // WHILELO_PWW_S
6331 : 201353391U, // WHILELO_PXX_B
6332 : 201369775U, // WHILELO_PXX_D
6333 : 478210223U, // WHILELO_PXX_H
6334 : 201402543U, // WHILELO_PXX_S
6335 : 201357714U, // WHILELS_PWW_B
6336 : 201374098U, // WHILELS_PWW_D
6337 : 478214546U, // WHILELS_PWW_H
6338 : 201406866U, // WHILELS_PWW_S
6339 : 201357714U, // WHILELS_PXX_B
6340 : 201374098U, // WHILELS_PXX_D
6341 : 478214546U, // WHILELS_PXX_H
6342 : 201406866U, // WHILELS_PXX_S
6343 : 201357905U, // WHILELT_PWW_B
6344 : 201374289U, // WHILELT_PWW_D
6345 : 478214737U, // WHILELT_PWW_H
6346 : 201407057U, // WHILELT_PWW_S
6347 : 201357905U, // WHILELT_PXX_B
6348 : 201374289U, // WHILELT_PXX_D
6349 : 478214737U, // WHILELT_PXX_H
6350 : 201407057U, // WHILELT_PXX_S
6351 : 5269976U, // WRFFR
6352 : 16111U, // XAFLAG
6353 : 16199U, // XAR
6354 : 5346259U, // XPACD
6355 : 5350921U, // XPACI
6356 : 16133U, // XPACLRI
6357 : 268550804U, // XTNv16i8
6358 : 134311486U, // XTNv2i32
6359 : 134306065U, // XTNv4i16
6360 : 268563017U, // XTNv4i32
6361 : 268557588U, // XTNv8i16
6362 : 134301802U, // XTNv8i8
6363 : 335560716U, // ZIP1_PPP_B
6364 : 402685964U, // ZIP1_PPP_D
6365 : 471908364U, // ZIP1_PPP_H
6366 : 536936460U, // ZIP1_PPP_S
6367 : 335560716U, // ZIP1_ZZZ_B
6368 : 402685964U, // ZIP1_ZZZ_D
6369 : 471908364U, // ZIP1_ZZZ_H
6370 : 536936460U, // ZIP1_ZZZ_S
6371 : 134300185U, // ZIP1v16i8
6372 : 134310728U, // ZIP1v2i32
6373 : 134303176U, // ZIP1v2i64
6374 : 134305320U, // ZIP1v4i16
6375 : 134312164U, // ZIP1v4i32
6376 : 134306792U, // ZIP1v8i16
6377 : 134301262U, // ZIP1v8i8
6378 : 335560799U, // ZIP2_PPP_B
6379 : 402686047U, // ZIP2_PPP_D
6380 : 471908447U, // ZIP2_PPP_H
6381 : 536936543U, // ZIP2_PPP_S
6382 : 335560799U, // ZIP2_ZZZ_B
6383 : 402686047U, // ZIP2_ZZZ_D
6384 : 471908447U, // ZIP2_ZZZ_H
6385 : 536936543U, // ZIP2_ZZZ_S
6386 : 134300372U, // ZIP2v16i8
6387 : 134310755U, // ZIP2v2i32
6388 : 134303418U, // ZIP2v2i64
6389 : 134305357U, // ZIP2v4i16
6390 : 134312580U, // ZIP2v4i32
6391 : 134307151U, // ZIP2v8i16
6392 : 134301299U, // ZIP2v8i8
6393 : 604011160U, // anonymous_1355
6394 : };
6395 :
6396 : static const uint32_t OpInfo1[] = {
6397 : 0U, // PHI
6398 : 0U, // INLINEASM
6399 : 0U, // CFI_INSTRUCTION
6400 : 0U, // EH_LABEL
6401 : 0U, // GC_LABEL
6402 : 0U, // ANNOTATION_LABEL
6403 : 0U, // KILL
6404 : 0U, // EXTRACT_SUBREG
6405 : 0U, // INSERT_SUBREG
6406 : 0U, // IMPLICIT_DEF
6407 : 0U, // SUBREG_TO_REG
6408 : 0U, // COPY_TO_REGCLASS
6409 : 0U, // DBG_VALUE
6410 : 0U, // DBG_LABEL
6411 : 0U, // REG_SEQUENCE
6412 : 0U, // COPY
6413 : 0U, // BUNDLE
6414 : 0U, // LIFETIME_START
6415 : 0U, // LIFETIME_END
6416 : 0U, // STACKMAP
6417 : 0U, // FENTRY_CALL
6418 : 0U, // PATCHPOINT
6419 : 0U, // LOAD_STACK_GUARD
6420 : 0U, // STATEPOINT
6421 : 0U, // LOCAL_ESCAPE
6422 : 0U, // FAULTING_OP
6423 : 0U, // PATCHABLE_OP
6424 : 0U, // PATCHABLE_FUNCTION_ENTER
6425 : 0U, // PATCHABLE_RET
6426 : 0U, // PATCHABLE_FUNCTION_EXIT
6427 : 0U, // PATCHABLE_TAIL_CALL
6428 : 0U, // PATCHABLE_EVENT_CALL
6429 : 0U, // PATCHABLE_TYPED_EVENT_CALL
6430 : 0U, // ICALL_BRANCH_FUNNEL
6431 : 0U, // G_ADD
6432 : 0U, // G_SUB
6433 : 0U, // G_MUL
6434 : 0U, // G_SDIV
6435 : 0U, // G_UDIV
6436 : 0U, // G_SREM
6437 : 0U, // G_UREM
6438 : 0U, // G_AND
6439 : 0U, // G_OR
6440 : 0U, // G_XOR
6441 : 0U, // G_IMPLICIT_DEF
6442 : 0U, // G_PHI
6443 : 0U, // G_FRAME_INDEX
6444 : 0U, // G_GLOBAL_VALUE
6445 : 0U, // G_EXTRACT
6446 : 0U, // G_UNMERGE_VALUES
6447 : 0U, // G_INSERT
6448 : 0U, // G_MERGE_VALUES
6449 : 0U, // G_PTRTOINT
6450 : 0U, // G_INTTOPTR
6451 : 0U, // G_BITCAST
6452 : 0U, // G_INTRINSIC_TRUNC
6453 : 0U, // G_INTRINSIC_ROUND
6454 : 0U, // G_LOAD
6455 : 0U, // G_SEXTLOAD
6456 : 0U, // G_ZEXTLOAD
6457 : 0U, // G_STORE
6458 : 0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
6459 : 0U, // G_ATOMIC_CMPXCHG
6460 : 0U, // G_ATOMICRMW_XCHG
6461 : 0U, // G_ATOMICRMW_ADD
6462 : 0U, // G_ATOMICRMW_SUB
6463 : 0U, // G_ATOMICRMW_AND
6464 : 0U, // G_ATOMICRMW_NAND
6465 : 0U, // G_ATOMICRMW_OR
6466 : 0U, // G_ATOMICRMW_XOR
6467 : 0U, // G_ATOMICRMW_MAX
6468 : 0U, // G_ATOMICRMW_MIN
6469 : 0U, // G_ATOMICRMW_UMAX
6470 : 0U, // G_ATOMICRMW_UMIN
6471 : 0U, // G_BRCOND
6472 : 0U, // G_BRINDIRECT
6473 : 0U, // G_INTRINSIC
6474 : 0U, // G_INTRINSIC_W_SIDE_EFFECTS
6475 : 0U, // G_ANYEXT
6476 : 0U, // G_TRUNC
6477 : 0U, // G_CONSTANT
6478 : 0U, // G_FCONSTANT
6479 : 0U, // G_VASTART
6480 : 0U, // G_VAARG
6481 : 0U, // G_SEXT
6482 : 0U, // G_ZEXT
6483 : 0U, // G_SHL
6484 : 0U, // G_LSHR
6485 : 0U, // G_ASHR
6486 : 0U, // G_ICMP
6487 : 0U, // G_FCMP
6488 : 0U, // G_SELECT
6489 : 0U, // G_UADDO
6490 : 0U, // G_UADDE
6491 : 0U, // G_USUBO
6492 : 0U, // G_USUBE
6493 : 0U, // G_SADDO
6494 : 0U, // G_SADDE
6495 : 0U, // G_SSUBO
6496 : 0U, // G_SSUBE
6497 : 0U, // G_UMULO
6498 : 0U, // G_SMULO
6499 : 0U, // G_UMULH
6500 : 0U, // G_SMULH
6501 : 0U, // G_FADD
6502 : 0U, // G_FSUB
6503 : 0U, // G_FMUL
6504 : 0U, // G_FMA
6505 : 0U, // G_FDIV
6506 : 0U, // G_FREM
6507 : 0U, // G_FPOW
6508 : 0U, // G_FEXP
6509 : 0U, // G_FEXP2
6510 : 0U, // G_FLOG
6511 : 0U, // G_FLOG2
6512 : 0U, // G_FNEG
6513 : 0U, // G_FPEXT
6514 : 0U, // G_FPTRUNC
6515 : 0U, // G_FPTOSI
6516 : 0U, // G_FPTOUI
6517 : 0U, // G_SITOFP
6518 : 0U, // G_UITOFP
6519 : 0U, // G_FABS
6520 : 0U, // G_GEP
6521 : 0U, // G_PTR_MASK
6522 : 0U, // G_BR
6523 : 0U, // G_INSERT_VECTOR_ELT
6524 : 0U, // G_EXTRACT_VECTOR_ELT
6525 : 0U, // G_SHUFFLE_VECTOR
6526 : 0U, // G_CTTZ
6527 : 0U, // G_CTTZ_ZERO_UNDEF
6528 : 0U, // G_CTLZ
6529 : 0U, // G_CTLZ_ZERO_UNDEF
6530 : 0U, // G_CTPOP
6531 : 0U, // G_BSWAP
6532 : 0U, // G_ADDRSPACE_CAST
6533 : 0U, // G_BLOCK_ADDR
6534 : 0U, // ABS_ZPmZ_B
6535 : 64U, // ABS_ZPmZ_D
6536 : 129U, // ABS_ZPmZ_H
6537 : 192U, // ABS_ZPmZ_S
6538 : 2U, // ABSv16i8
6539 : 2U, // ABSv1i64
6540 : 2U, // ABSv2i32
6541 : 2U, // ABSv2i64
6542 : 2U, // ABSv4i16
6543 : 2U, // ABSv4i32
6544 : 2U, // ABSv8i16
6545 : 2U, // ABSv8i8
6546 : 259U, // ADCSWr
6547 : 259U, // ADCSXr
6548 : 259U, // ADCWr
6549 : 259U, // ADCXr
6550 : 8515U, // ADDG
6551 : 387U, // ADDHNv2i64_v2i32
6552 : 451U, // ADDHNv2i64_v4i32
6553 : 387U, // ADDHNv4i32_v4i16
6554 : 451U, // ADDHNv4i32_v8i16
6555 : 451U, // ADDHNv8i16_v16i8
6556 : 387U, // ADDHNv8i16_v8i8
6557 : 259U, // ADDPL_XXI
6558 : 387U, // ADDPv16i8
6559 : 387U, // ADDPv2i32
6560 : 387U, // ADDPv2i64
6561 : 2U, // ADDPv2i64p
6562 : 387U, // ADDPv4i16
6563 : 387U, // ADDPv4i32
6564 : 387U, // ADDPv8i16
6565 : 387U, // ADDPv8i8
6566 : 515U, // ADDSWri
6567 : 0U, // ADDSWrr
6568 : 579U, // ADDSWrs
6569 : 643U, // ADDSWrx
6570 : 515U, // ADDSXri
6571 : 0U, // ADDSXrr
6572 : 579U, // ADDSXrs
6573 : 643U, // ADDSXrx
6574 : 16643U, // ADDSXrx64
6575 : 259U, // ADDVL_XXI
6576 : 2U, // ADDVv16i8v
6577 : 2U, // ADDVv4i16v
6578 : 2U, // ADDVv4i32v
6579 : 2U, // ADDVv8i16v
6580 : 2U, // ADDVv8i8v
6581 : 515U, // ADDWri
6582 : 0U, // ADDWrr
6583 : 579U, // ADDWrs
6584 : 643U, // ADDWrx
6585 : 515U, // ADDXri
6586 : 0U, // ADDXrr
6587 : 579U, // ADDXrs
6588 : 643U, // ADDXrx
6589 : 16643U, // ADDXrx64
6590 : 707U, // ADD_ZI_B
6591 : 771U, // ADD_ZI_D
6592 : 4U, // ADD_ZI_H
6593 : 835U, // ADD_ZI_S
6594 : 271232U, // ADD_ZPmZ_B
6595 : 533440U, // ADD_ZPmZ_D
6596 : 812037U, // ADD_ZPmZ_H
6597 : 1057856U, // ADD_ZPmZ_S
6598 : 899U, // ADD_ZZZ_B
6599 : 963U, // ADD_ZZZ_D
6600 : 133U, // ADD_ZZZ_H
6601 : 1091U, // ADD_ZZZ_S
6602 : 0U, // ADDlowTLS
6603 : 387U, // ADDv16i8
6604 : 259U, // ADDv1i64
6605 : 387U, // ADDv2i32
6606 : 387U, // ADDv2i64
6607 : 387U, // ADDv4i16
6608 : 387U, // ADDv4i32
6609 : 387U, // ADDv8i16
6610 : 387U, // ADDv8i8
6611 : 0U, // ADJCALLSTACKDOWN
6612 : 0U, // ADJCALLSTACKUP
6613 : 2U, // ADR
6614 : 0U, // ADRP
6615 : 1155U, // ADR_LSL_ZZZ_D_0
6616 : 1219U, // ADR_LSL_ZZZ_D_1
6617 : 1283U, // ADR_LSL_ZZZ_D_2
6618 : 1347U, // ADR_LSL_ZZZ_D_3
6619 : 1411U, // ADR_LSL_ZZZ_S_0
6620 : 1475U, // ADR_LSL_ZZZ_S_1
6621 : 1539U, // ADR_LSL_ZZZ_S_2
6622 : 1603U, // ADR_LSL_ZZZ_S_3
6623 : 1667U, // ADR_SXTW_ZZZ_D_0
6624 : 1731U, // ADR_SXTW_ZZZ_D_1
6625 : 1795U, // ADR_SXTW_ZZZ_D_2
6626 : 1859U, // ADR_SXTW_ZZZ_D_3
6627 : 1923U, // ADR_UXTW_ZZZ_D_0
6628 : 1987U, // ADR_UXTW_ZZZ_D_1
6629 : 2051U, // ADR_UXTW_ZZZ_D_2
6630 : 2115U, // ADR_UXTW_ZZZ_D_3
6631 : 2U, // AESDrr
6632 : 2U, // AESErr
6633 : 2U, // AESIMCrr
6634 : 0U, // AESIMCrrTied
6635 : 2U, // AESMCrr
6636 : 0U, // AESMCrrTied
6637 : 2179U, // ANDSWri
6638 : 0U, // ANDSWrr
6639 : 579U, // ANDSWrs
6640 : 2243U, // ANDSXri
6641 : 0U, // ANDSXrr
6642 : 579U, // ANDSXrs
6643 : 271238U, // ANDS_PPzPP
6644 : 899U, // ANDV_VPZ_B
6645 : 963U, // ANDV_VPZ_D
6646 : 2307U, // ANDV_VPZ_H
6647 : 1091U, // ANDV_VPZ_S
6648 : 2179U, // ANDWri
6649 : 0U, // ANDWrr
6650 : 579U, // ANDWrs
6651 : 2243U, // ANDXri
6652 : 0U, // ANDXrr
6653 : 579U, // ANDXrs
6654 : 271238U, // AND_PPzPP
6655 : 2243U, // AND_ZI
6656 : 271232U, // AND_ZPmZ_B
6657 : 533440U, // AND_ZPmZ_D
6658 : 812037U, // AND_ZPmZ_H
6659 : 1057856U, // AND_ZPmZ_S
6660 : 963U, // AND_ZZZ
6661 : 387U, // ANDv16i8
6662 : 387U, // ANDv8i8
6663 : 9088U, // ASRD_ZPmI_B
6664 : 9152U, // ASRD_ZPmI_D
6665 : 33797U, // ASRD_ZPmI_H
6666 : 9280U, // ASRD_ZPmI_S
6667 : 271232U, // ASRR_ZPmZ_B
6668 : 533440U, // ASRR_ZPmZ_D
6669 : 812037U, // ASRR_ZPmZ_H
6670 : 1057856U, // ASRR_ZPmZ_S
6671 : 259U, // ASRVWr
6672 : 259U, // ASRVXr
6673 : 533376U, // ASR_WIDE_ZPmZ_B
6674 : 41989U, // ASR_WIDE_ZPmZ_H
6675 : 533568U, // ASR_WIDE_ZPmZ_S
6676 : 963U, // ASR_WIDE_ZZZ_B
6677 : 7U, // ASR_WIDE_ZZZ_H
6678 : 963U, // ASR_WIDE_ZZZ_S
6679 : 9088U, // ASR_ZPmI_B
6680 : 9152U, // ASR_ZPmI_D
6681 : 33797U, // ASR_ZPmI_H
6682 : 9280U, // ASR_ZPmI_S
6683 : 271232U, // ASR_ZPmZ_B
6684 : 533440U, // ASR_ZPmZ_D
6685 : 812037U, // ASR_ZPmZ_H
6686 : 1057856U, // ASR_ZPmZ_S
6687 : 259U, // ASR_ZZI_B
6688 : 259U, // ASR_ZZI_D
6689 : 8U, // ASR_ZZI_H
6690 : 259U, // ASR_ZZI_S
6691 : 2U, // AUTDA
6692 : 2U, // AUTDB
6693 : 0U, // AUTDZA
6694 : 0U, // AUTDZB
6695 : 2U, // AUTIA
6696 : 0U, // AUTIA1716
6697 : 0U, // AUTIASP
6698 : 0U, // AUTIAZ
6699 : 2U, // AUTIB
6700 : 0U, // AUTIB1716
6701 : 0U, // AUTIBSP
6702 : 0U, // AUTIBZ
6703 : 0U, // AUTIZA
6704 : 0U, // AUTIZB
6705 : 0U, // AXFLAG
6706 : 0U, // B
6707 : 0U, // BCAX
6708 : 1321283U, // BFMWri
6709 : 1321283U, // BFMXri
6710 : 0U, // BICSWrr
6711 : 579U, // BICSWrs
6712 : 0U, // BICSXrr
6713 : 579U, // BICSXrs
6714 : 271238U, // BICS_PPzPP
6715 : 0U, // BICWrr
6716 : 579U, // BICWrs
6717 : 0U, // BICXrr
6718 : 579U, // BICXrs
6719 : 271238U, // BIC_PPzPP
6720 : 271232U, // BIC_ZPmZ_B
6721 : 533440U, // BIC_ZPmZ_D
6722 : 812037U, // BIC_ZPmZ_H
6723 : 1057856U, // BIC_ZPmZ_S
6724 : 963U, // BIC_ZZZ
6725 : 387U, // BICv16i8
6726 : 0U, // BICv2i32
6727 : 0U, // BICv4i16
6728 : 0U, // BICv4i32
6729 : 0U, // BICv8i16
6730 : 387U, // BICv8i8
6731 : 387U, // BIFv16i8
6732 : 387U, // BIFv8i8
6733 : 451U, // BITv16i8
6734 : 451U, // BITv8i8
6735 : 0U, // BL
6736 : 0U, // BLR
6737 : 2U, // BLRAA
6738 : 0U, // BLRAAZ
6739 : 2U, // BLRAB
6740 : 0U, // BLRABZ
6741 : 0U, // BR
6742 : 2U, // BRAA
6743 : 0U, // BRAAZ
6744 : 2U, // BRAB
6745 : 0U, // BRABZ
6746 : 0U, // BRK
6747 : 902U, // BRKAS_PPzP
6748 : 0U, // BRKA_PPmP
6749 : 902U, // BRKA_PPzP
6750 : 902U, // BRKBS_PPzP
6751 : 0U, // BRKB_PPmP
6752 : 902U, // BRKB_PPzP
6753 : 271238U, // BRKNS_PPzP
6754 : 271238U, // BRKN_PPzP
6755 : 271238U, // BRKPAS_PPzPP
6756 : 271238U, // BRKPA_PPzPP
6757 : 271238U, // BRKPBS_PPzPP
6758 : 271238U, // BRKPB_PPzPP
6759 : 451U, // BSLv16i8
6760 : 451U, // BSLv8i8
6761 : 0U, // Bcc
6762 : 51529U, // CASAB
6763 : 51529U, // CASAH
6764 : 51529U, // CASALB
6765 : 51529U, // CASALH
6766 : 51529U, // CASALW
6767 : 51529U, // CASALX
6768 : 51529U, // CASAW
6769 : 51529U, // CASAX
6770 : 51529U, // CASB
6771 : 51529U, // CASH
6772 : 51529U, // CASLB
6773 : 51529U, // CASLH
6774 : 51529U, // CASLW
6775 : 51529U, // CASLX
6776 : 0U, // CASPALW
6777 : 0U, // CASPALX
6778 : 0U, // CASPAW
6779 : 0U, // CASPAX
6780 : 0U, // CASPLW
6781 : 0U, // CASPLX
6782 : 0U, // CASPW
6783 : 0U, // CASPX
6784 : 51529U, // CASW
6785 : 51529U, // CASX
6786 : 0U, // CBNZW
6787 : 0U, // CBNZX
6788 : 0U, // CBZW
6789 : 0U, // CBZX
6790 : 1581315U, // CCMNWi
6791 : 1581315U, // CCMNWr
6792 : 1581315U, // CCMNXi
6793 : 1581315U, // CCMNXr
6794 : 1581315U, // CCMPWi
6795 : 1581315U, // CCMPWr
6796 : 1581315U, // CCMPXi
6797 : 1581315U, // CCMPXr
6798 : 0U, // CFINV
6799 : 270595U, // CLASTA_RPZ_B
6800 : 532739U, // CLASTA_RPZ_D
6801 : 1843459U, // CLASTA_RPZ_H
6802 : 1057027U, // CLASTA_RPZ_S
6803 : 270595U, // CLASTA_VPZ_B
6804 : 532739U, // CLASTA_VPZ_D
6805 : 1843459U, // CLASTA_VPZ_H
6806 : 1057027U, // CLASTA_VPZ_S
6807 : 271235U, // CLASTA_ZPZ_B
6808 : 533443U, // CLASTA_ZPZ_D
6809 : 812037U, // CLASTA_ZPZ_H
6810 : 1057859U, // CLASTA_ZPZ_S
6811 : 270595U, // CLASTB_RPZ_B
6812 : 532739U, // CLASTB_RPZ_D
6813 : 1843459U, // CLASTB_RPZ_H
6814 : 1057027U, // CLASTB_RPZ_S
6815 : 270595U, // CLASTB_VPZ_B
6816 : 532739U, // CLASTB_VPZ_D
6817 : 1843459U, // CLASTB_VPZ_H
6818 : 1057027U, // CLASTB_VPZ_S
6819 : 271235U, // CLASTB_ZPZ_B
6820 : 533443U, // CLASTB_ZPZ_D
6821 : 812037U, // CLASTB_ZPZ_H
6822 : 1057859U, // CLASTB_ZPZ_S
6823 : 0U, // CLREX
6824 : 2U, // CLSWr
6825 : 2U, // CLSXr
6826 : 0U, // CLS_ZPmZ_B
6827 : 64U, // CLS_ZPmZ_D
6828 : 129U, // CLS_ZPmZ_H
6829 : 192U, // CLS_ZPmZ_S
6830 : 2U, // CLSv16i8
6831 : 2U, // CLSv2i32
6832 : 2U, // CLSv4i16
6833 : 2U, // CLSv4i32
6834 : 2U, // CLSv8i16
6835 : 2U, // CLSv8i8
6836 : 2U, // CLZWr
6837 : 2U, // CLZXr
6838 : 0U, // CLZ_ZPmZ_B
6839 : 64U, // CLZ_ZPmZ_D
6840 : 129U, // CLZ_ZPmZ_H
6841 : 192U, // CLZ_ZPmZ_S
6842 : 2U, // CLZv16i8
6843 : 2U, // CLZv2i32
6844 : 2U, // CLZv4i16
6845 : 2U, // CLZv4i32
6846 : 2U, // CLZv8i16
6847 : 2U, // CLZv8i8
6848 : 387U, // CMEQv16i8
6849 : 10U, // CMEQv16i8rz
6850 : 259U, // CMEQv1i64
6851 : 10U, // CMEQv1i64rz
6852 : 387U, // CMEQv2i32
6853 : 10U, // CMEQv2i32rz
6854 : 387U, // CMEQv2i64
6855 : 10U, // CMEQv2i64rz
6856 : 387U, // CMEQv4i16
6857 : 10U, // CMEQv4i16rz
6858 : 387U, // CMEQv4i32
6859 : 10U, // CMEQv4i32rz
6860 : 387U, // CMEQv8i16
6861 : 10U, // CMEQv8i16rz
6862 : 387U, // CMEQv8i8
6863 : 10U, // CMEQv8i8rz
6864 : 387U, // CMGEv16i8
6865 : 10U, // CMGEv16i8rz
6866 : 259U, // CMGEv1i64
6867 : 10U, // CMGEv1i64rz
6868 : 387U, // CMGEv2i32
6869 : 10U, // CMGEv2i32rz
6870 : 387U, // CMGEv2i64
6871 : 10U, // CMGEv2i64rz
6872 : 387U, // CMGEv4i16
6873 : 10U, // CMGEv4i16rz
6874 : 387U, // CMGEv4i32
6875 : 10U, // CMGEv4i32rz
6876 : 387U, // CMGEv8i16
6877 : 10U, // CMGEv8i16rz
6878 : 387U, // CMGEv8i8
6879 : 10U, // CMGEv8i8rz
6880 : 387U, // CMGTv16i8
6881 : 10U, // CMGTv16i8rz
6882 : 259U, // CMGTv1i64
6883 : 10U, // CMGTv1i64rz
6884 : 387U, // CMGTv2i32
6885 : 10U, // CMGTv2i32rz
6886 : 387U, // CMGTv2i64
6887 : 10U, // CMGTv2i64rz
6888 : 387U, // CMGTv4i16
6889 : 10U, // CMGTv4i16rz
6890 : 387U, // CMGTv4i32
6891 : 10U, // CMGTv4i32rz
6892 : 387U, // CMGTv8i16
6893 : 10U, // CMGTv8i16rz
6894 : 387U, // CMGTv8i8
6895 : 10U, // CMGTv8i8rz
6896 : 387U, // CMHIv16i8
6897 : 259U, // CMHIv1i64
6898 : 387U, // CMHIv2i32
6899 : 387U, // CMHIv2i64
6900 : 387U, // CMHIv4i16
6901 : 387U, // CMHIv4i32
6902 : 387U, // CMHIv8i16
6903 : 387U, // CMHIv8i8
6904 : 387U, // CMHSv16i8
6905 : 259U, // CMHSv1i64
6906 : 387U, // CMHSv2i32
6907 : 387U, // CMHSv2i64
6908 : 387U, // CMHSv4i16
6909 : 387U, // CMHSv4i32
6910 : 387U, // CMHSv8i16
6911 : 387U, // CMHSv8i8
6912 : 10U, // CMLEv16i8rz
6913 : 10U, // CMLEv1i64rz
6914 : 10U, // CMLEv2i32rz
6915 : 10U, // CMLEv2i64rz
6916 : 10U, // CMLEv4i16rz
6917 : 10U, // CMLEv4i32rz
6918 : 10U, // CMLEv8i16rz
6919 : 10U, // CMLEv8i8rz
6920 : 10U, // CMLTv16i8rz
6921 : 10U, // CMLTv1i64rz
6922 : 10U, // CMLTv2i32rz
6923 : 10U, // CMLTv2i64rz
6924 : 10U, // CMLTv4i16rz
6925 : 10U, // CMLTv4i32rz
6926 : 10U, // CMLTv8i16rz
6927 : 10U, // CMLTv8i8rz
6928 : 9094U, // CMPEQ_PPzZI_B
6929 : 9158U, // CMPEQ_PPzZI_D
6930 : 33797U, // CMPEQ_PPzZI_H
6931 : 9286U, // CMPEQ_PPzZI_S
6932 : 271238U, // CMPEQ_PPzZZ_B
6933 : 533446U, // CMPEQ_PPzZZ_D
6934 : 812037U, // CMPEQ_PPzZZ_H
6935 : 1057862U, // CMPEQ_PPzZZ_S
6936 : 533382U, // CMPEQ_WIDE_PPzZZ_B
6937 : 41989U, // CMPEQ_WIDE_PPzZZ_H
6938 : 533574U, // CMPEQ_WIDE_PPzZZ_S
6939 : 9094U, // CMPGE_PPzZI_B
6940 : 9158U, // CMPGE_PPzZI_D
6941 : 33797U, // CMPGE_PPzZI_H
6942 : 9286U, // CMPGE_PPzZI_S
6943 : 271238U, // CMPGE_PPzZZ_B
6944 : 533446U, // CMPGE_PPzZZ_D
6945 : 812037U, // CMPGE_PPzZZ_H
6946 : 1057862U, // CMPGE_PPzZZ_S
6947 : 533382U, // CMPGE_WIDE_PPzZZ_B
6948 : 41989U, // CMPGE_WIDE_PPzZZ_H
6949 : 533574U, // CMPGE_WIDE_PPzZZ_S
6950 : 9094U, // CMPGT_PPzZI_B
6951 : 9158U, // CMPGT_PPzZI_D
6952 : 33797U, // CMPGT_PPzZI_H
6953 : 9286U, // CMPGT_PPzZI_S
6954 : 271238U, // CMPGT_PPzZZ_B
6955 : 533446U, // CMPGT_PPzZZ_D
6956 : 812037U, // CMPGT_PPzZZ_H
6957 : 1057862U, // CMPGT_PPzZZ_S
6958 : 533382U, // CMPGT_WIDE_PPzZZ_B
6959 : 41989U, // CMPGT_WIDE_PPzZZ_H
6960 : 533574U, // CMPGT_WIDE_PPzZZ_S
6961 : 2106246U, // CMPHI_PPzZI_B
6962 : 2106310U, // CMPHI_PPzZI_D
6963 : 58373U, // CMPHI_PPzZI_H
6964 : 2106438U, // CMPHI_PPzZI_S
6965 : 271238U, // CMPHI_PPzZZ_B
6966 : 533446U, // CMPHI_PPzZZ_D
6967 : 812037U, // CMPHI_PPzZZ_H
6968 : 1057862U, // CMPHI_PPzZZ_S
6969 : 533382U, // CMPHI_WIDE_PPzZZ_B
6970 : 41989U, // CMPHI_WIDE_PPzZZ_H
6971 : 533574U, // CMPHI_WIDE_PPzZZ_S
6972 : 2106246U, // CMPHS_PPzZI_B
6973 : 2106310U, // CMPHS_PPzZI_D
6974 : 58373U, // CMPHS_PPzZI_H
6975 : 2106438U, // CMPHS_PPzZI_S
6976 : 271238U, // CMPHS_PPzZZ_B
6977 : 533446U, // CMPHS_PPzZZ_D
6978 : 812037U, // CMPHS_PPzZZ_H
6979 : 1057862U, // CMPHS_PPzZZ_S
6980 : 533382U, // CMPHS_WIDE_PPzZZ_B
6981 : 41989U, // CMPHS_WIDE_PPzZZ_H
6982 : 533574U, // CMPHS_WIDE_PPzZZ_S
6983 : 9094U, // CMPLE_PPzZI_B
6984 : 9158U, // CMPLE_PPzZI_D
6985 : 33797U, // CMPLE_PPzZI_H
6986 : 9286U, // CMPLE_PPzZI_S
6987 : 533382U, // CMPLE_WIDE_PPzZZ_B
6988 : 41989U, // CMPLE_WIDE_PPzZZ_H
6989 : 533574U, // CMPLE_WIDE_PPzZZ_S
6990 : 2106246U, // CMPLO_PPzZI_B
6991 : 2106310U, // CMPLO_PPzZI_D
6992 : 58373U, // CMPLO_PPzZI_H
6993 : 2106438U, // CMPLO_PPzZI_S
6994 : 533382U, // CMPLO_WIDE_PPzZZ_B
6995 : 41989U, // CMPLO_WIDE_PPzZZ_H
6996 : 533574U, // CMPLO_WIDE_PPzZZ_S
6997 : 2106246U, // CMPLS_PPzZI_B
6998 : 2106310U, // CMPLS_PPzZI_D
6999 : 58373U, // CMPLS_PPzZI_H
7000 : 2106438U, // CMPLS_PPzZI_S
7001 : 533382U, // CMPLS_WIDE_PPzZZ_B
7002 : 41989U, // CMPLS_WIDE_PPzZZ_H
7003 : 533574U, // CMPLS_WIDE_PPzZZ_S
7004 : 9094U, // CMPLT_PPzZI_B
7005 : 9158U, // CMPLT_PPzZI_D
7006 : 33797U, // CMPLT_PPzZI_H
7007 : 9286U, // CMPLT_PPzZI_S
7008 : 533382U, // CMPLT_WIDE_PPzZZ_B
7009 : 41989U, // CMPLT_WIDE_PPzZZ_H
7010 : 533574U, // CMPLT_WIDE_PPzZZ_S
7011 : 9094U, // CMPNE_PPzZI_B
7012 : 9158U, // CMPNE_PPzZI_D
7013 : 33797U, // CMPNE_PPzZI_H
7014 : 9286U, // CMPNE_PPzZI_S
7015 : 271238U, // CMPNE_PPzZZ_B
7016 : 533446U, // CMPNE_PPzZZ_D
7017 : 812037U, // CMPNE_PPzZZ_H
7018 : 1057862U, // CMPNE_PPzZZ_S
7019 : 533382U, // CMPNE_WIDE_PPzZZ_B
7020 : 41989U, // CMPNE_WIDE_PPzZZ_H
7021 : 533574U, // CMPNE_WIDE_PPzZZ_S
7022 : 0U, // CMP_SWAP_128
7023 : 0U, // CMP_SWAP_16
7024 : 0U, // CMP_SWAP_32
7025 : 0U, // CMP_SWAP_64
7026 : 0U, // CMP_SWAP_8
7027 : 387U, // CMTSTv16i8
7028 : 259U, // CMTSTv1i64
7029 : 387U, // CMTSTv2i32
7030 : 387U, // CMTSTv2i64
7031 : 387U, // CMTSTv4i16
7032 : 387U, // CMTSTv4i32
7033 : 387U, // CMTSTv8i16
7034 : 387U, // CMTSTv8i8
7035 : 0U, // CNOT_ZPmZ_B
7036 : 64U, // CNOT_ZPmZ_D
7037 : 129U, // CNOT_ZPmZ_H
7038 : 192U, // CNOT_ZPmZ_S
7039 : 11U, // CNTB_XPiI
7040 : 11U, // CNTD_XPiI
7041 : 11U, // CNTH_XPiI
7042 : 899U, // CNTP_XPP_B
7043 : 963U, // CNTP_XPP_D
7044 : 2307U, // CNTP_XPP_H
7045 : 1091U, // CNTP_XPP_S
7046 : 11U, // CNTW_XPiI
7047 : 0U, // CNT_ZPmZ_B
7048 : 64U, // CNT_ZPmZ_D
7049 : 129U, // CNT_ZPmZ_H
7050 : 192U, // CNT_ZPmZ_S
7051 : 2U, // CNTv16i8
7052 : 2U, // CNTv8i8
7053 : 963U, // COMPACT_ZPZ_D
7054 : 1091U, // COMPACT_ZPZ_S
7055 : 2432U, // CPY_ZPmI_B
7056 : 2496U, // CPY_ZPmI_D
7057 : 12U, // CPY_ZPmI_H
7058 : 2560U, // CPY_ZPmI_S
7059 : 2368U, // CPY_ZPmR_B
7060 : 2368U, // CPY_ZPmR_D
7061 : 141U, // CPY_ZPmR_H
7062 : 2368U, // CPY_ZPmR_S
7063 : 2368U, // CPY_ZPmV_B
7064 : 2368U, // CPY_ZPmV_D
7065 : 141U, // CPY_ZPmV_H
7066 : 2368U, // CPY_ZPmV_S
7067 : 2630U, // CPY_ZPzI_B
7068 : 2694U, // CPY_ZPzI_D
7069 : 14U, // CPY_ZPzI_H
7070 : 2758U, // CPY_ZPzI_S
7071 : 15U, // CPYi16
7072 : 15U, // CPYi32
7073 : 15U, // CPYi64
7074 : 15U, // CPYi8
7075 : 259U, // CRC32Brr
7076 : 259U, // CRC32CBrr
7077 : 259U, // CRC32CHrr
7078 : 259U, // CRC32CWrr
7079 : 259U, // CRC32CXrr
7080 : 259U, // CRC32Hrr
7081 : 259U, // CRC32Wrr
7082 : 259U, // CRC32Xrr
7083 : 1581315U, // CSELWr
7084 : 1581315U, // CSELXr
7085 : 1581315U, // CSINCWr
7086 : 1581315U, // CSINCXr
7087 : 1581315U, // CSINVWr
7088 : 1581315U, // CSINVXr
7089 : 1581315U, // CSNEGWr
7090 : 1581315U, // CSNEGXr
7091 : 2U, // CTERMEQ_WW
7092 : 2U, // CTERMEQ_XX
7093 : 2U, // CTERMNE_WW
7094 : 2U, // CTERMNE_XX
7095 : 0U, // CompilerBarrier
7096 : 0U, // DCPS1
7097 : 0U, // DCPS2
7098 : 0U, // DCPS3
7099 : 0U, // DECB_XPiI
7100 : 0U, // DECD_XPiI
7101 : 0U, // DECD_ZPiI
7102 : 0U, // DECH_XPiI
7103 : 0U, // DECH_ZPiI
7104 : 2U, // DECP_XP_B
7105 : 2U, // DECP_XP_D
7106 : 2U, // DECP_XP_H
7107 : 2U, // DECP_XP_S
7108 : 2U, // DECP_ZP_D
7109 : 0U, // DECP_ZP_H
7110 : 2U, // DECP_ZP_S
7111 : 0U, // DECW_XPiI
7112 : 0U, // DECW_ZPiI
7113 : 0U, // DMB
7114 : 0U, // DRPS
7115 : 0U, // DSB
7116 : 0U, // DUPM_ZI
7117 : 0U, // DUP_ZI_B
7118 : 0U, // DUP_ZI_D
7119 : 0U, // DUP_ZI_H
7120 : 0U, // DUP_ZI_S
7121 : 2U, // DUP_ZR_B
7122 : 2U, // DUP_ZR_D
7123 : 0U, // DUP_ZR_H
7124 : 2U, // DUP_ZR_S
7125 : 15U, // DUP_ZZI_B
7126 : 15U, // DUP_ZZI_D
7127 : 0U, // DUP_ZZI_H
7128 : 0U, // DUP_ZZI_Q
7129 : 15U, // DUP_ZZI_S
7130 : 2U, // DUPv16i8gpr
7131 : 15U, // DUPv16i8lane
7132 : 2U, // DUPv2i32gpr
7133 : 15U, // DUPv2i32lane
7134 : 2U, // DUPv2i64gpr
7135 : 15U, // DUPv2i64lane
7136 : 2U, // DUPv4i16gpr
7137 : 15U, // DUPv4i16lane
7138 : 2U, // DUPv4i32gpr
7139 : 15U, // DUPv4i32lane
7140 : 2U, // DUPv8i16gpr
7141 : 15U, // DUPv8i16lane
7142 : 2U, // DUPv8i8gpr
7143 : 15U, // DUPv8i8lane
7144 : 0U, // EONWrr
7145 : 579U, // EONWrs
7146 : 0U, // EONXrr
7147 : 579U, // EONXrs
7148 : 0U, // EOR3
7149 : 271238U, // EORS_PPzPP
7150 : 899U, // EORV_VPZ_B
7151 : 963U, // EORV_VPZ_D
7152 : 2307U, // EORV_VPZ_H
7153 : 1091U, // EORV_VPZ_S
7154 : 2179U, // EORWri
7155 : 0U, // EORWrr
7156 : 579U, // EORWrs
7157 : 2243U, // EORXri
7158 : 0U, // EORXrr
7159 : 579U, // EORXrs
7160 : 271238U, // EOR_PPzPP
7161 : 2243U, // EOR_ZI
7162 : 271232U, // EOR_ZPmZ_B
7163 : 533440U, // EOR_ZPmZ_D
7164 : 812037U, // EOR_ZPmZ_H
7165 : 1057856U, // EOR_ZPmZ_S
7166 : 963U, // EOR_ZZZ
7167 : 387U, // EORv16i8
7168 : 387U, // EORv8i8
7169 : 0U, // ERET
7170 : 0U, // ERETAA
7171 : 0U, // ERETAB
7172 : 8451U, // EXTRWrri
7173 : 8451U, // EXTRXrri
7174 : 2106243U, // EXT_ZZI
7175 : 8579U, // EXTv16i8
7176 : 8579U, // EXTv8i8
7177 : 0U, // F128CSEL
7178 : 259U, // FABD16
7179 : 259U, // FABD32
7180 : 259U, // FABD64
7181 : 533440U, // FABD_ZPmZ_D
7182 : 812037U, // FABD_ZPmZ_H
7183 : 1057856U, // FABD_ZPmZ_S
7184 : 387U, // FABDv2f32
7185 : 387U, // FABDv2f64
7186 : 387U, // FABDv4f16
7187 : 387U, // FABDv4f32
7188 : 387U, // FABDv8f16
7189 : 2U, // FABSDr
7190 : 2U, // FABSHr
7191 : 2U, // FABSSr
7192 : 64U, // FABS_ZPmZ_D
7193 : 129U, // FABS_ZPmZ_H
7194 : 192U, // FABS_ZPmZ_S
7195 : 2U, // FABSv2f32
7196 : 2U, // FABSv2f64
7197 : 2U, // FABSv4f16
7198 : 2U, // FABSv4f32
7199 : 2U, // FABSv8f16
7200 : 259U, // FACGE16
7201 : 259U, // FACGE32
7202 : 259U, // FACGE64
7203 : 533446U, // FACGE_PPzZZ_D
7204 : 812037U, // FACGE_PPzZZ_H
7205 : 1057862U, // FACGE_PPzZZ_S
7206 : 387U, // FACGEv2f32
7207 : 387U, // FACGEv2f64
7208 : 387U, // FACGEv4f16
7209 : 387U, // FACGEv4f32
7210 : 387U, // FACGEv8f16
7211 : 259U, // FACGT16
7212 : 259U, // FACGT32
7213 : 259U, // FACGT64
7214 : 533446U, // FACGT_PPzZZ_D
7215 : 812037U, // FACGT_PPzZZ_H
7216 : 1057862U, // FACGT_PPzZZ_S
7217 : 387U, // FACGTv2f32
7218 : 387U, // FACGTv2f64
7219 : 387U, // FACGTv4f16
7220 : 387U, // FACGTv4f32
7221 : 387U, // FACGTv8f16
7222 : 532739U, // FADDA_VPZ_D
7223 : 1843459U, // FADDA_VPZ_H
7224 : 1057027U, // FADDA_VPZ_S
7225 : 259U, // FADDDrr
7226 : 259U, // FADDHrr
7227 : 387U, // FADDPv2f32
7228 : 387U, // FADDPv2f64
7229 : 2U, // FADDPv2i16p
7230 : 2U, // FADDPv2i32p
7231 : 2U, // FADDPv2i64p
7232 : 387U, // FADDPv4f16
7233 : 387U, // FADDPv4f32
7234 : 387U, // FADDPv8f16
7235 : 259U, // FADDSrr
7236 : 963U, // FADDV_VPZ_D
7237 : 2307U, // FADDV_VPZ_H
7238 : 1091U, // FADDV_VPZ_S
7239 : 2368448U, // FADD_ZPmI_D
7240 : 66565U, // FADD_ZPmI_H
7241 : 2368576U, // FADD_ZPmI_S
7242 : 533440U, // FADD_ZPmZ_D
7243 : 812037U, // FADD_ZPmZ_H
7244 : 1057856U, // FADD_ZPmZ_S
7245 : 963U, // FADD_ZZZ_D
7246 : 133U, // FADD_ZZZ_H
7247 : 1091U, // FADD_ZZZ_S
7248 : 387U, // FADDv2f32
7249 : 387U, // FADDv2f64
7250 : 387U, // FADDv4f16
7251 : 387U, // FADDv4f32
7252 : 387U, // FADDv8f16
7253 : 17310656U, // FCADD_ZPmZ_D
7254 : 36201477U, // FCADD_ZPmZ_H
7255 : 17835072U, // FCADD_ZPmZ_S
7256 : 2892163U, // FCADDv2f32
7257 : 2892163U, // FCADDv2f64
7258 : 2892163U, // FCADDv4f16
7259 : 2892163U, // FCADDv4f32
7260 : 2892163U, // FCADDv8f16
7261 : 1581315U, // FCCMPDrr
7262 : 1581315U, // FCCMPEDrr
7263 : 1581315U, // FCCMPEHrr
7264 : 1581315U, // FCCMPESrr
7265 : 1581315U, // FCCMPHrr
7266 : 1581315U, // FCCMPSrr
7267 : 259U, // FCMEQ16
7268 : 259U, // FCMEQ32
7269 : 259U, // FCMEQ64
7270 : 74694U, // FCMEQ_PPzZ0_D
7271 : 2821U, // FCMEQ_PPzZ0_H
7272 : 74822U, // FCMEQ_PPzZ0_S
7273 : 533446U, // FCMEQ_PPzZZ_D
7274 : 812037U, // FCMEQ_PPzZZ_H
7275 : 1057862U, // FCMEQ_PPzZZ_S
7276 : 16U, // FCMEQv1i16rz
7277 : 16U, // FCMEQv1i32rz
7278 : 16U, // FCMEQv1i64rz
7279 : 387U, // FCMEQv2f32
7280 : 387U, // FCMEQv2f64
7281 : 16U, // FCMEQv2i32rz
7282 : 16U, // FCMEQv2i64rz
7283 : 387U, // FCMEQv4f16
7284 : 387U, // FCMEQv4f32
7285 : 16U, // FCMEQv4i16rz
7286 : 16U, // FCMEQv4i32rz
7287 : 387U, // FCMEQv8f16
7288 : 16U, // FCMEQv8i16rz
7289 : 259U, // FCMGE16
7290 : 259U, // FCMGE32
7291 : 259U, // FCMGE64
7292 : 74694U, // FCMGE_PPzZ0_D
7293 : 2821U, // FCMGE_PPzZ0_H
7294 : 74822U, // FCMGE_PPzZ0_S
7295 : 533446U, // FCMGE_PPzZZ_D
7296 : 812037U, // FCMGE_PPzZZ_H
7297 : 1057862U, // FCMGE_PPzZZ_S
7298 : 16U, // FCMGEv1i16rz
7299 : 16U, // FCMGEv1i32rz
7300 : 16U, // FCMGEv1i64rz
7301 : 387U, // FCMGEv2f32
7302 : 387U, // FCMGEv2f64
7303 : 16U, // FCMGEv2i32rz
7304 : 16U, // FCMGEv2i64rz
7305 : 387U, // FCMGEv4f16
7306 : 387U, // FCMGEv4f32
7307 : 16U, // FCMGEv4i16rz
7308 : 16U, // FCMGEv4i32rz
7309 : 387U, // FCMGEv8f16
7310 : 16U, // FCMGEv8i16rz
7311 : 259U, // FCMGT16
7312 : 259U, // FCMGT32
7313 : 259U, // FCMGT64
7314 : 74694U, // FCMGT_PPzZ0_D
7315 : 2821U, // FCMGT_PPzZ0_H
7316 : 74822U, // FCMGT_PPzZ0_S
7317 : 533446U, // FCMGT_PPzZZ_D
7318 : 812037U, // FCMGT_PPzZZ_H
7319 : 1057862U, // FCMGT_PPzZZ_S
7320 : 16U, // FCMGTv1i16rz
7321 : 16U, // FCMGTv1i32rz
7322 : 16U, // FCMGTv1i64rz
7323 : 387U, // FCMGTv2f32
7324 : 387U, // FCMGTv2f64
7325 : 16U, // FCMGTv2i32rz
7326 : 16U, // FCMGTv2i64rz
7327 : 387U, // FCMGTv4f16
7328 : 387U, // FCMGTv4f32
7329 : 16U, // FCMGTv4i16rz
7330 : 16U, // FCMGTv4i32rz
7331 : 387U, // FCMGTv8f16
7332 : 16U, // FCMGTv8i16rz
7333 : 154148928U, // FCMLA_ZPmZZ_D
7334 : 53036033U, // FCMLA_ZPmZZ_H
7335 : 154411200U, // FCMLA_ZPmZZ_S
7336 : 17U, // FCMLA_ZZZI_H
7337 : 3681106U, // FCMLA_ZZZI_S
7338 : 3940803U, // FCMLAv2f32
7339 : 3940803U, // FCMLAv2f64
7340 : 3940803U, // FCMLAv4f16
7341 : 53043651U, // FCMLAv4f16_indexed
7342 : 3940803U, // FCMLAv4f32
7343 : 53043651U, // FCMLAv4f32_indexed
7344 : 3940803U, // FCMLAv8f16
7345 : 53043651U, // FCMLAv8f16_indexed
7346 : 74694U, // FCMLE_PPzZ0_D
7347 : 2821U, // FCMLE_PPzZ0_H
7348 : 74822U, // FCMLE_PPzZ0_S
7349 : 16U, // FCMLEv1i16rz
7350 : 16U, // FCMLEv1i32rz
7351 : 16U, // FCMLEv1i64rz
7352 : 16U, // FCMLEv2i32rz
7353 : 16U, // FCMLEv2i64rz
7354 : 16U, // FCMLEv4i16rz
7355 : 16U, // FCMLEv4i32rz
7356 : 16U, // FCMLEv8i16rz
7357 : 74694U, // FCMLT_PPzZ0_D
7358 : 2821U, // FCMLT_PPzZ0_H
7359 : 74822U, // FCMLT_PPzZ0_S
7360 : 16U, // FCMLTv1i16rz
7361 : 16U, // FCMLTv1i32rz
7362 : 16U, // FCMLTv1i64rz
7363 : 16U, // FCMLTv2i32rz
7364 : 16U, // FCMLTv2i64rz
7365 : 16U, // FCMLTv4i16rz
7366 : 16U, // FCMLTv4i32rz
7367 : 16U, // FCMLTv8i16rz
7368 : 74694U, // FCMNE_PPzZ0_D
7369 : 2821U, // FCMNE_PPzZ0_H
7370 : 74822U, // FCMNE_PPzZ0_S
7371 : 533446U, // FCMNE_PPzZZ_D
7372 : 812037U, // FCMNE_PPzZZ_H
7373 : 1057862U, // FCMNE_PPzZZ_S
7374 : 0U, // FCMPDri
7375 : 2U, // FCMPDrr
7376 : 0U, // FCMPEDri
7377 : 2U, // FCMPEDrr
7378 : 0U, // FCMPEHri
7379 : 2U, // FCMPEHrr
7380 : 0U, // FCMPESri
7381 : 2U, // FCMPESrr
7382 : 0U, // FCMPHri
7383 : 2U, // FCMPHrr
7384 : 0U, // FCMPSri
7385 : 2U, // FCMPSrr
7386 : 533446U, // FCMUO_PPzZZ_D
7387 : 812037U, // FCMUO_PPzZZ_H
7388 : 1057862U, // FCMUO_PPzZZ_S
7389 : 2944U, // FCPY_ZPmI_D
7390 : 19U, // FCPY_ZPmI_H
7391 : 2944U, // FCPY_ZPmI_S
7392 : 1581315U, // FCSELDrrr
7393 : 1581315U, // FCSELHrrr
7394 : 1581315U, // FCSELSrrr
7395 : 2U, // FCVTASUWDr
7396 : 2U, // FCVTASUWHr
7397 : 2U, // FCVTASUWSr
7398 : 2U, // FCVTASUXDr
7399 : 2U, // FCVTASUXHr
7400 : 2U, // FCVTASUXSr
7401 : 2U, // FCVTASv1f16
7402 : 2U, // FCVTASv1i32
7403 : 2U, // FCVTASv1i64
7404 : 2U, // FCVTASv2f32
7405 : 2U, // FCVTASv2f64
7406 : 2U, // FCVTASv4f16
7407 : 2U, // FCVTASv4f32
7408 : 2U, // FCVTASv8f16
7409 : 2U, // FCVTAUUWDr
7410 : 2U, // FCVTAUUWHr
7411 : 2U, // FCVTAUUWSr
7412 : 2U, // FCVTAUUXDr
7413 : 2U, // FCVTAUUXHr
7414 : 2U, // FCVTAUUXSr
7415 : 2U, // FCVTAUv1f16
7416 : 2U, // FCVTAUv1i32
7417 : 2U, // FCVTAUv1i64
7418 : 2U, // FCVTAUv2f32
7419 : 2U, // FCVTAUv2f64
7420 : 2U, // FCVTAUv4f16
7421 : 2U, // FCVTAUv4f32
7422 : 2U, // FCVTAUv8f16
7423 : 2U, // FCVTDHr
7424 : 2U, // FCVTDSr
7425 : 2U, // FCVTHDr
7426 : 2U, // FCVTHSr
7427 : 0U, // FCVTLv2i32
7428 : 20U, // FCVTLv4i16
7429 : 0U, // FCVTLv4i32
7430 : 21U, // FCVTLv8i16
7431 : 2U, // FCVTMSUWDr
7432 : 2U, // FCVTMSUWHr
7433 : 2U, // FCVTMSUWSr
7434 : 2U, // FCVTMSUXDr
7435 : 2U, // FCVTMSUXHr
7436 : 2U, // FCVTMSUXSr
7437 : 2U, // FCVTMSv1f16
7438 : 2U, // FCVTMSv1i32
7439 : 2U, // FCVTMSv1i64
7440 : 2U, // FCVTMSv2f32
7441 : 2U, // FCVTMSv2f64
7442 : 2U, // FCVTMSv4f16
7443 : 2U, // FCVTMSv4f32
7444 : 2U, // FCVTMSv8f16
7445 : 2U, // FCVTMUUWDr
7446 : 2U, // FCVTMUUWHr
7447 : 2U, // FCVTMUUWSr
7448 : 2U, // FCVTMUUXDr
7449 : 2U, // FCVTMUUXHr
7450 : 2U, // FCVTMUUXSr
7451 : 2U, // FCVTMUv1f16
7452 : 2U, // FCVTMUv1i32
7453 : 2U, // FCVTMUv1i64
7454 : 2U, // FCVTMUv2f32
7455 : 2U, // FCVTMUv2f64
7456 : 2U, // FCVTMUv4f16
7457 : 2U, // FCVTMUv4f32
7458 : 2U, // FCVTMUv8f16
7459 : 2U, // FCVTNSUWDr
7460 : 2U, // FCVTNSUWHr
7461 : 2U, // FCVTNSUWSr
7462 : 2U, // FCVTNSUXDr
7463 : 2U, // FCVTNSUXHr
7464 : 2U, // FCVTNSUXSr
7465 : 2U, // FCVTNSv1f16
7466 : 2U, // FCVTNSv1i32
7467 : 2U, // FCVTNSv1i64
7468 : 2U, // FCVTNSv2f32
7469 : 2U, // FCVTNSv2f64
7470 : 2U, // FCVTNSv4f16
7471 : 2U, // FCVTNSv4f32
7472 : 2U, // FCVTNSv8f16
7473 : 2U, // FCVTNUUWDr
7474 : 2U, // FCVTNUUWHr
7475 : 2U, // FCVTNUUWSr
7476 : 2U, // FCVTNUUXDr
7477 : 2U, // FCVTNUUXHr
7478 : 2U, // FCVTNUUXSr
7479 : 2U, // FCVTNUv1f16
7480 : 2U, // FCVTNUv1i32
7481 : 2U, // FCVTNUv1i64
7482 : 2U, // FCVTNUv2f32
7483 : 2U, // FCVTNUv2f64
7484 : 2U, // FCVTNUv4f16
7485 : 2U, // FCVTNUv4f32
7486 : 2U, // FCVTNUv8f16
7487 : 0U, // FCVTNv2i32
7488 : 0U, // FCVTNv4i16
7489 : 22U, // FCVTNv4i32
7490 : 0U, // FCVTNv8i16
7491 : 2U, // FCVTPSUWDr
7492 : 2U, // FCVTPSUWHr
7493 : 2U, // FCVTPSUWSr
7494 : 2U, // FCVTPSUXDr
7495 : 2U, // FCVTPSUXHr
7496 : 2U, // FCVTPSUXSr
7497 : 2U, // FCVTPSv1f16
7498 : 2U, // FCVTPSv1i32
7499 : 2U, // FCVTPSv1i64
7500 : 2U, // FCVTPSv2f32
7501 : 2U, // FCVTPSv2f64
7502 : 2U, // FCVTPSv4f16
7503 : 2U, // FCVTPSv4f32
7504 : 2U, // FCVTPSv8f16
7505 : 2U, // FCVTPUUWDr
7506 : 2U, // FCVTPUUWHr
7507 : 2U, // FCVTPUUWSr
7508 : 2U, // FCVTPUUXDr
7509 : 2U, // FCVTPUUXHr
7510 : 2U, // FCVTPUUXSr
7511 : 2U, // FCVTPUv1f16
7512 : 2U, // FCVTPUv1i32
7513 : 2U, // FCVTPUv1i64
7514 : 2U, // FCVTPUv2f32
7515 : 2U, // FCVTPUv2f64
7516 : 2U, // FCVTPUv4f16
7517 : 2U, // FCVTPUv4f32
7518 : 2U, // FCVTPUv8f16
7519 : 2U, // FCVTSDr
7520 : 2U, // FCVTSHr
7521 : 2U, // FCVTXNv1i64
7522 : 0U, // FCVTXNv2f32
7523 : 22U, // FCVTXNv4f32
7524 : 259U, // FCVTZSSWDri
7525 : 259U, // FCVTZSSWHri
7526 : 259U, // FCVTZSSWSri
7527 : 259U, // FCVTZSSXDri
7528 : 259U, // FCVTZSSXHri
7529 : 259U, // FCVTZSSXSri
7530 : 2U, // FCVTZSUWDr
7531 : 2U, // FCVTZSUWHr
7532 : 2U, // FCVTZSUWSr
7533 : 2U, // FCVTZSUXDr
7534 : 2U, // FCVTZSUXHr
7535 : 2U, // FCVTZSUXSr
7536 : 64U, // FCVTZS_ZPmZ_DtoD
7537 : 64U, // FCVTZS_ZPmZ_DtoS
7538 : 3008U, // FCVTZS_ZPmZ_HtoD
7539 : 129U, // FCVTZS_ZPmZ_HtoH
7540 : 3008U, // FCVTZS_ZPmZ_HtoS
7541 : 192U, // FCVTZS_ZPmZ_StoD
7542 : 192U, // FCVTZS_ZPmZ_StoS
7543 : 259U, // FCVTZSd
7544 : 259U, // FCVTZSh
7545 : 259U, // FCVTZSs
7546 : 2U, // FCVTZSv1f16
7547 : 2U, // FCVTZSv1i32
7548 : 2U, // FCVTZSv1i64
7549 : 2U, // FCVTZSv2f32
7550 : 2U, // FCVTZSv2f64
7551 : 259U, // FCVTZSv2i32_shift
7552 : 259U, // FCVTZSv2i64_shift
7553 : 2U, // FCVTZSv4f16
7554 : 2U, // FCVTZSv4f32
7555 : 259U, // FCVTZSv4i16_shift
7556 : 259U, // FCVTZSv4i32_shift
7557 : 2U, // FCVTZSv8f16
7558 : 259U, // FCVTZSv8i16_shift
7559 : 259U, // FCVTZUSWDri
7560 : 259U, // FCVTZUSWHri
7561 : 259U, // FCVTZUSWSri
7562 : 259U, // FCVTZUSXDri
7563 : 259U, // FCVTZUSXHri
7564 : 259U, // FCVTZUSXSri
7565 : 2U, // FCVTZUUWDr
7566 : 2U, // FCVTZUUWHr
7567 : 2U, // FCVTZUUWSr
7568 : 2U, // FCVTZUUXDr
7569 : 2U, // FCVTZUUXHr
7570 : 2U, // FCVTZUUXSr
7571 : 64U, // FCVTZU_ZPmZ_DtoD
7572 : 64U, // FCVTZU_ZPmZ_DtoS
7573 : 3008U, // FCVTZU_ZPmZ_HtoD
7574 : 129U, // FCVTZU_ZPmZ_HtoH
7575 : 3008U, // FCVTZU_ZPmZ_HtoS
7576 : 192U, // FCVTZU_ZPmZ_StoD
7577 : 192U, // FCVTZU_ZPmZ_StoS
7578 : 259U, // FCVTZUd
7579 : 259U, // FCVTZUh
7580 : 259U, // FCVTZUs
7581 : 2U, // FCVTZUv1f16
7582 : 2U, // FCVTZUv1i32
7583 : 2U, // FCVTZUv1i64
7584 : 2U, // FCVTZUv2f32
7585 : 2U, // FCVTZUv2f64
7586 : 259U, // FCVTZUv2i32_shift
7587 : 259U, // FCVTZUv2i64_shift
7588 : 2U, // FCVTZUv4f16
7589 : 2U, // FCVTZUv4f32
7590 : 259U, // FCVTZUv4i16_shift
7591 : 259U, // FCVTZUv4i32_shift
7592 : 2U, // FCVTZUv8f16
7593 : 259U, // FCVTZUv8i16_shift
7594 : 151U, // FCVT_ZPmZ_DtoH
7595 : 64U, // FCVT_ZPmZ_DtoS
7596 : 3008U, // FCVT_ZPmZ_HtoD
7597 : 3008U, // FCVT_ZPmZ_HtoS
7598 : 192U, // FCVT_ZPmZ_StoD
7599 : 146U, // FCVT_ZPmZ_StoH
7600 : 259U, // FDIVDrr
7601 : 259U, // FDIVHrr
7602 : 533440U, // FDIVR_ZPmZ_D
7603 : 812037U, // FDIVR_ZPmZ_H
7604 : 1057856U, // FDIVR_ZPmZ_S
7605 : 259U, // FDIVSrr
7606 : 533440U, // FDIV_ZPmZ_D
7607 : 812037U, // FDIV_ZPmZ_H
7608 : 1057856U, // FDIV_ZPmZ_S
7609 : 387U, // FDIVv2f32
7610 : 387U, // FDIVv2f64
7611 : 387U, // FDIVv4f16
7612 : 387U, // FDIVv4f32
7613 : 387U, // FDIVv8f16
7614 : 0U, // FDUP_ZI_D
7615 : 0U, // FDUP_ZI_H
7616 : 0U, // FDUP_ZI_S
7617 : 2U, // FEXPA_ZZ_D
7618 : 0U, // FEXPA_ZZ_H
7619 : 2U, // FEXPA_ZZ_S
7620 : 2U, // FJCVTZS
7621 : 8451U, // FMADDDrrr
7622 : 8451U, // FMADDHrrr
7623 : 8451U, // FMADDSrrr
7624 : 3153984U, // FMAD_ZPmZZ_D
7625 : 869377U, // FMAD_ZPmZZ_H
7626 : 3416256U, // FMAD_ZPmZZ_S
7627 : 259U, // FMAXDrr
7628 : 259U, // FMAXHrr
7629 : 259U, // FMAXNMDrr
7630 : 259U, // FMAXNMHrr
7631 : 387U, // FMAXNMPv2f32
7632 : 387U, // FMAXNMPv2f64
7633 : 2U, // FMAXNMPv2i16p
7634 : 2U, // FMAXNMPv2i32p
7635 : 2U, // FMAXNMPv2i64p
7636 : 387U, // FMAXNMPv4f16
7637 : 387U, // FMAXNMPv4f32
7638 : 387U, // FMAXNMPv8f16
7639 : 259U, // FMAXNMSrr
7640 : 963U, // FMAXNMV_VPZ_D
7641 : 2307U, // FMAXNMV_VPZ_H
7642 : 1091U, // FMAXNMV_VPZ_S
7643 : 2U, // FMAXNMVv4i16v
7644 : 2U, // FMAXNMVv4i32v
7645 : 2U, // FMAXNMVv8i16v
7646 : 4203456U, // FMAXNM_ZPmI_D
7647 : 99333U, // FMAXNM_ZPmI_H
7648 : 4203584U, // FMAXNM_ZPmI_S
7649 : 533440U, // FMAXNM_ZPmZ_D
7650 : 812037U, // FMAXNM_ZPmZ_H
7651 : 1057856U, // FMAXNM_ZPmZ_S
7652 : 387U, // FMAXNMv2f32
7653 : 387U, // FMAXNMv2f64
7654 : 387U, // FMAXNMv4f16
7655 : 387U, // FMAXNMv4f32
7656 : 387U, // FMAXNMv8f16
7657 : 387U, // FMAXPv2f32
7658 : 387U, // FMAXPv2f64
7659 : 2U, // FMAXPv2i16p
7660 : 2U, // FMAXPv2i32p
7661 : 2U, // FMAXPv2i64p
7662 : 387U, // FMAXPv4f16
7663 : 387U, // FMAXPv4f32
7664 : 387U, // FMAXPv8f16
7665 : 259U, // FMAXSrr
7666 : 963U, // FMAXV_VPZ_D
7667 : 2307U, // FMAXV_VPZ_H
7668 : 1091U, // FMAXV_VPZ_S
7669 : 2U, // FMAXVv4i16v
7670 : 2U, // FMAXVv4i32v
7671 : 2U, // FMAXVv8i16v
7672 : 4203456U, // FMAX_ZPmI_D
7673 : 99333U, // FMAX_ZPmI_H
7674 : 4203584U, // FMAX_ZPmI_S
7675 : 533440U, // FMAX_ZPmZ_D
7676 : 812037U, // FMAX_ZPmZ_H
7677 : 1057856U, // FMAX_ZPmZ_S
7678 : 387U, // FMAXv2f32
7679 : 387U, // FMAXv2f64
7680 : 387U, // FMAXv4f16
7681 : 387U, // FMAXv4f32
7682 : 387U, // FMAXv8f16
7683 : 259U, // FMINDrr
7684 : 259U, // FMINHrr
7685 : 259U, // FMINNMDrr
7686 : 259U, // FMINNMHrr
7687 : 387U, // FMINNMPv2f32
7688 : 387U, // FMINNMPv2f64
7689 : 2U, // FMINNMPv2i16p
7690 : 2U, // FMINNMPv2i32p
7691 : 2U, // FMINNMPv2i64p
7692 : 387U, // FMINNMPv4f16
7693 : 387U, // FMINNMPv4f32
7694 : 387U, // FMINNMPv8f16
7695 : 259U, // FMINNMSrr
7696 : 963U, // FMINNMV_VPZ_D
7697 : 2307U, // FMINNMV_VPZ_H
7698 : 1091U, // FMINNMV_VPZ_S
7699 : 2U, // FMINNMVv4i16v
7700 : 2U, // FMINNMVv4i32v
7701 : 2U, // FMINNMVv8i16v
7702 : 4203456U, // FMINNM_ZPmI_D
7703 : 99333U, // FMINNM_ZPmI_H
7704 : 4203584U, // FMINNM_ZPmI_S
7705 : 533440U, // FMINNM_ZPmZ_D
7706 : 812037U, // FMINNM_ZPmZ_H
7707 : 1057856U, // FMINNM_ZPmZ_S
7708 : 387U, // FMINNMv2f32
7709 : 387U, // FMINNMv2f64
7710 : 387U, // FMINNMv4f16
7711 : 387U, // FMINNMv4f32
7712 : 387U, // FMINNMv8f16
7713 : 387U, // FMINPv2f32
7714 : 387U, // FMINPv2f64
7715 : 2U, // FMINPv2i16p
7716 : 2U, // FMINPv2i32p
7717 : 2U, // FMINPv2i64p
7718 : 387U, // FMINPv4f16
7719 : 387U, // FMINPv4f32
7720 : 387U, // FMINPv8f16
7721 : 259U, // FMINSrr
7722 : 963U, // FMINV_VPZ_D
7723 : 2307U, // FMINV_VPZ_H
7724 : 1091U, // FMINV_VPZ_S
7725 : 2U, // FMINVv4i16v
7726 : 2U, // FMINVv4i32v
7727 : 2U, // FMINVv8i16v
7728 : 4203456U, // FMIN_ZPmI_D
7729 : 99333U, // FMIN_ZPmI_H
7730 : 4203584U, // FMIN_ZPmI_S
7731 : 533440U, // FMIN_ZPmZ_D
7732 : 812037U, // FMIN_ZPmZ_H
7733 : 1057856U, // FMIN_ZPmZ_S
7734 : 387U, // FMINv2f32
7735 : 387U, // FMINv2f64
7736 : 387U, // FMINv4f16
7737 : 387U, // FMINv4f32
7738 : 387U, // FMINv8f16
7739 : 0U, // FMLAL2_2S
7740 : 0U, // FMLAL2_4S
7741 : 876995U, // FMLALI2_2s
7742 : 876995U, // FMLALI2_4s
7743 : 876995U, // FMLALI_2s
7744 : 876995U, // FMLALI_4s
7745 : 0U, // FMLAL_2S
7746 : 0U, // FMLAL_4S
7747 : 3153984U, // FMLA_ZPmZZ_D
7748 : 869377U, // FMLA_ZPmZZ_H
7749 : 3416256U, // FMLA_ZPmZZ_S
7750 : 2903U, // FMLA_ZZZI_D
7751 : 0U, // FMLA_ZZZI_H
7752 : 2898U, // FMLA_ZZZI_S
7753 : 876995U, // FMLAv1i16_indexed
7754 : 876995U, // FMLAv1i32_indexed
7755 : 876995U, // FMLAv1i64_indexed
7756 : 451U, // FMLAv2f32
7757 : 451U, // FMLAv2f64
7758 : 876995U, // FMLAv2i32_indexed
7759 : 876995U, // FMLAv2i64_indexed
7760 : 451U, // FMLAv4f16
7761 : 451U, // FMLAv4f32
7762 : 876995U, // FMLAv4i16_indexed
7763 : 876995U, // FMLAv4i32_indexed
7764 : 451U, // FMLAv8f16
7765 : 876995U, // FMLAv8i16_indexed
7766 : 0U, // FMLSL2_2S
7767 : 0U, // FMLSL2_4S
7768 : 876995U, // FMLSLI2_2s
7769 : 876995U, // FMLSLI2_4s
7770 : 876995U, // FMLSLI_2s
7771 : 876995U, // FMLSLI_4s
7772 : 0U, // FMLSL_2S
7773 : 0U, // FMLSL_4S
7774 : 3153984U, // FMLS_ZPmZZ_D
7775 : 869377U, // FMLS_ZPmZZ_H
7776 : 3416256U, // FMLS_ZPmZZ_S
7777 : 2903U, // FMLS_ZZZI_D
7778 : 0U, // FMLS_ZZZI_H
7779 : 2898U, // FMLS_ZZZI_S
7780 : 876995U, // FMLSv1i16_indexed
7781 : 876995U, // FMLSv1i32_indexed
7782 : 876995U, // FMLSv1i64_indexed
7783 : 451U, // FMLSv2f32
7784 : 451U, // FMLSv2f64
7785 : 876995U, // FMLSv2i32_indexed
7786 : 876995U, // FMLSv2i64_indexed
7787 : 451U, // FMLSv4f16
7788 : 451U, // FMLSv4f32
7789 : 876995U, // FMLSv4i16_indexed
7790 : 876995U, // FMLSv4i32_indexed
7791 : 451U, // FMLSv8f16
7792 : 876995U, // FMLSv8i16_indexed
7793 : 0U, // FMOVD0
7794 : 15U, // FMOVDXHighr
7795 : 2U, // FMOVDXr
7796 : 0U, // FMOVDi
7797 : 2U, // FMOVDr
7798 : 0U, // FMOVH0
7799 : 2U, // FMOVHWr
7800 : 2U, // FMOVHXr
7801 : 0U, // FMOVHi
7802 : 2U, // FMOVHr
7803 : 0U, // FMOVS0
7804 : 2U, // FMOVSWr
7805 : 0U, // FMOVSi
7806 : 2U, // FMOVSr
7807 : 2U, // FMOVWHr
7808 : 2U, // FMOVWSr
7809 : 2U, // FMOVXDHighr
7810 : 2U, // FMOVXDr
7811 : 2U, // FMOVXHr
7812 : 0U, // FMOVv2f32_ns
7813 : 0U, // FMOVv2f64_ns
7814 : 0U, // FMOVv4f16_ns
7815 : 0U, // FMOVv4f32_ns
7816 : 0U, // FMOVv8f16_ns
7817 : 3153984U, // FMSB_ZPmZZ_D
7818 : 869377U, // FMSB_ZPmZZ_H
7819 : 3416256U, // FMSB_ZPmZZ_S
7820 : 8451U, // FMSUBDrrr
7821 : 8451U, // FMSUBHrrr
7822 : 8451U, // FMSUBSrrr
7823 : 259U, // FMULDrr
7824 : 259U, // FMULHrr
7825 : 259U, // FMULSrr
7826 : 259U, // FMULX16
7827 : 259U, // FMULX32
7828 : 259U, // FMULX64
7829 : 533440U, // FMULX_ZPmZ_D
7830 : 812037U, // FMULX_ZPmZ_H
7831 : 1057856U, // FMULX_ZPmZ_S
7832 : 106883U, // FMULXv1i16_indexed
7833 : 106883U, // FMULXv1i32_indexed
7834 : 106883U, // FMULXv1i64_indexed
7835 : 387U, // FMULXv2f32
7836 : 387U, // FMULXv2f64
7837 : 106883U, // FMULXv2i32_indexed
7838 : 106883U, // FMULXv2i64_indexed
7839 : 387U, // FMULXv4f16
7840 : 387U, // FMULXv4f32
7841 : 106883U, // FMULXv4i16_indexed
7842 : 106883U, // FMULXv4i32_indexed
7843 : 387U, // FMULXv8f16
7844 : 106883U, // FMULXv8i16_indexed
7845 : 4465600U, // FMUL_ZPmI_D
7846 : 115717U, // FMUL_ZPmI_H
7847 : 4465728U, // FMUL_ZPmI_S
7848 : 533440U, // FMUL_ZPmZ_D
7849 : 812037U, // FMUL_ZPmZ_H
7850 : 1057856U, // FMUL_ZPmZ_S
7851 : 107459U, // FMUL_ZZZI_D
7852 : 3077U, // FMUL_ZZZI_H
7853 : 107587U, // FMUL_ZZZI_S
7854 : 963U, // FMUL_ZZZ_D
7855 : 133U, // FMUL_ZZZ_H
7856 : 1091U, // FMUL_ZZZ_S
7857 : 106883U, // FMULv1i16_indexed
7858 : 106883U, // FMULv1i32_indexed
7859 : 106883U, // FMULv1i64_indexed
7860 : 387U, // FMULv2f32
7861 : 387U, // FMULv2f64
7862 : 106883U, // FMULv2i32_indexed
7863 : 106883U, // FMULv2i64_indexed
7864 : 387U, // FMULv4f16
7865 : 387U, // FMULv4f32
7866 : 106883U, // FMULv4i16_indexed
7867 : 106883U, // FMULv4i32_indexed
7868 : 387U, // FMULv8f16
7869 : 106883U, // FMULv8i16_indexed
7870 : 2U, // FNEGDr
7871 : 2U, // FNEGHr
7872 : 2U, // FNEGSr
7873 : 64U, // FNEG_ZPmZ_D
7874 : 129U, // FNEG_ZPmZ_H
7875 : 192U, // FNEG_ZPmZ_S
7876 : 2U, // FNEGv2f32
7877 : 2U, // FNEGv2f64
7878 : 2U, // FNEGv4f16
7879 : 2U, // FNEGv4f32
7880 : 2U, // FNEGv8f16
7881 : 8451U, // FNMADDDrrr
7882 : 8451U, // FNMADDHrrr
7883 : 8451U, // FNMADDSrrr
7884 : 3153984U, // FNMAD_ZPmZZ_D
7885 : 869377U, // FNMAD_ZPmZZ_H
7886 : 3416256U, // FNMAD_ZPmZZ_S
7887 : 3153984U, // FNMLA_ZPmZZ_D
7888 : 869377U, // FNMLA_ZPmZZ_H
7889 : 3416256U, // FNMLA_ZPmZZ_S
7890 : 3153984U, // FNMLS_ZPmZZ_D
7891 : 869377U, // FNMLS_ZPmZZ_H
7892 : 3416256U, // FNMLS_ZPmZZ_S
7893 : 3153984U, // FNMSB_ZPmZZ_D
7894 : 869377U, // FNMSB_ZPmZZ_H
7895 : 3416256U, // FNMSB_ZPmZZ_S
7896 : 8451U, // FNMSUBDrrr
7897 : 8451U, // FNMSUBHrrr
7898 : 8451U, // FNMSUBSrrr
7899 : 259U, // FNMULDrr
7900 : 259U, // FNMULHrr
7901 : 259U, // FNMULSrr
7902 : 2U, // FRECPE_ZZ_D
7903 : 0U, // FRECPE_ZZ_H
7904 : 2U, // FRECPE_ZZ_S
7905 : 2U, // FRECPEv1f16
7906 : 2U, // FRECPEv1i32
7907 : 2U, // FRECPEv1i64
7908 : 2U, // FRECPEv2f32
7909 : 2U, // FRECPEv2f64
7910 : 2U, // FRECPEv4f16
7911 : 2U, // FRECPEv4f32
7912 : 2U, // FRECPEv8f16
7913 : 259U, // FRECPS16
7914 : 259U, // FRECPS32
7915 : 259U, // FRECPS64
7916 : 963U, // FRECPS_ZZZ_D
7917 : 133U, // FRECPS_ZZZ_H
7918 : 1091U, // FRECPS_ZZZ_S
7919 : 387U, // FRECPSv2f32
7920 : 387U, // FRECPSv2f64
7921 : 387U, // FRECPSv4f16
7922 : 387U, // FRECPSv4f32
7923 : 387U, // FRECPSv8f16
7924 : 64U, // FRECPX_ZPmZ_D
7925 : 129U, // FRECPX_ZPmZ_H
7926 : 192U, // FRECPX_ZPmZ_S
7927 : 2U, // FRECPXv1f16
7928 : 2U, // FRECPXv1i32
7929 : 2U, // FRECPXv1i64
7930 : 2U, // FRINT32XDr
7931 : 2U, // FRINT32XSr
7932 : 2U, // FRINT32Xv2f32
7933 : 2U, // FRINT32Xv2f64
7934 : 2U, // FRINT32Xv4f32
7935 : 2U, // FRINT32ZDr
7936 : 2U, // FRINT32ZSr
7937 : 2U, // FRINT32Zv2f32
7938 : 2U, // FRINT32Zv2f64
7939 : 2U, // FRINT32Zv4f32
7940 : 2U, // FRINT64XDr
7941 : 2U, // FRINT64XSr
7942 : 2U, // FRINT64Xv2f32
7943 : 2U, // FRINT64Xv2f64
7944 : 2U, // FRINT64Xv4f32
7945 : 2U, // FRINT64ZDr
7946 : 2U, // FRINT64ZSr
7947 : 2U, // FRINT64Zv2f32
7948 : 2U, // FRINT64Zv2f64
7949 : 2U, // FRINT64Zv4f32
7950 : 2U, // FRINTADr
7951 : 2U, // FRINTAHr
7952 : 2U, // FRINTASr
7953 : 64U, // FRINTA_ZPmZ_D
7954 : 129U, // FRINTA_ZPmZ_H
7955 : 192U, // FRINTA_ZPmZ_S
7956 : 2U, // FRINTAv2f32
7957 : 2U, // FRINTAv2f64
7958 : 2U, // FRINTAv4f16
7959 : 2U, // FRINTAv4f32
7960 : 2U, // FRINTAv8f16
7961 : 2U, // FRINTIDr
7962 : 2U, // FRINTIHr
7963 : 2U, // FRINTISr
7964 : 64U, // FRINTI_ZPmZ_D
7965 : 129U, // FRINTI_ZPmZ_H
7966 : 192U, // FRINTI_ZPmZ_S
7967 : 2U, // FRINTIv2f32
7968 : 2U, // FRINTIv2f64
7969 : 2U, // FRINTIv4f16
7970 : 2U, // FRINTIv4f32
7971 : 2U, // FRINTIv8f16
7972 : 2U, // FRINTMDr
7973 : 2U, // FRINTMHr
7974 : 2U, // FRINTMSr
7975 : 64U, // FRINTM_ZPmZ_D
7976 : 129U, // FRINTM_ZPmZ_H
7977 : 192U, // FRINTM_ZPmZ_S
7978 : 2U, // FRINTMv2f32
7979 : 2U, // FRINTMv2f64
7980 : 2U, // FRINTMv4f16
7981 : 2U, // FRINTMv4f32
7982 : 2U, // FRINTMv8f16
7983 : 2U, // FRINTNDr
7984 : 2U, // FRINTNHr
7985 : 2U, // FRINTNSr
7986 : 64U, // FRINTN_ZPmZ_D
7987 : 129U, // FRINTN_ZPmZ_H
7988 : 192U, // FRINTN_ZPmZ_S
7989 : 2U, // FRINTNv2f32
7990 : 2U, // FRINTNv2f64
7991 : 2U, // FRINTNv4f16
7992 : 2U, // FRINTNv4f32
7993 : 2U, // FRINTNv8f16
7994 : 2U, // FRINTPDr
7995 : 2U, // FRINTPHr
7996 : 2U, // FRINTPSr
7997 : 64U, // FRINTP_ZPmZ_D
7998 : 129U, // FRINTP_ZPmZ_H
7999 : 192U, // FRINTP_ZPmZ_S
8000 : 2U, // FRINTPv2f32
8001 : 2U, // FRINTPv2f64
8002 : 2U, // FRINTPv4f16
8003 : 2U, // FRINTPv4f32
8004 : 2U, // FRINTPv8f16
8005 : 2U, // FRINTXDr
8006 : 2U, // FRINTXHr
8007 : 2U, // FRINTXSr
8008 : 64U, // FRINTX_ZPmZ_D
8009 : 129U, // FRINTX_ZPmZ_H
8010 : 192U, // FRINTX_ZPmZ_S
8011 : 2U, // FRINTXv2f32
8012 : 2U, // FRINTXv2f64
8013 : 2U, // FRINTXv4f16
8014 : 2U, // FRINTXv4f32
8015 : 2U, // FRINTXv8f16
8016 : 2U, // FRINTZDr
8017 : 2U, // FRINTZHr
8018 : 2U, // FRINTZSr
8019 : 64U, // FRINTZ_ZPmZ_D
8020 : 129U, // FRINTZ_ZPmZ_H
8021 : 192U, // FRINTZ_ZPmZ_S
8022 : 2U, // FRINTZv2f32
8023 : 2U, // FRINTZv2f64
8024 : 2U, // FRINTZv4f16
8025 : 2U, // FRINTZv4f32
8026 : 2U, // FRINTZv8f16
8027 : 2U, // FRSQRTE_ZZ_D
8028 : 0U, // FRSQRTE_ZZ_H
8029 : 2U, // FRSQRTE_ZZ_S
8030 : 2U, // FRSQRTEv1f16
8031 : 2U, // FRSQRTEv1i32
8032 : 2U, // FRSQRTEv1i64
8033 : 2U, // FRSQRTEv2f32
8034 : 2U, // FRSQRTEv2f64
8035 : 2U, // FRSQRTEv4f16
8036 : 2U, // FRSQRTEv4f32
8037 : 2U, // FRSQRTEv8f16
8038 : 259U, // FRSQRTS16
8039 : 259U, // FRSQRTS32
8040 : 259U, // FRSQRTS64
8041 : 963U, // FRSQRTS_ZZZ_D
8042 : 133U, // FRSQRTS_ZZZ_H
8043 : 1091U, // FRSQRTS_ZZZ_S
8044 : 387U, // FRSQRTSv2f32
8045 : 387U, // FRSQRTSv2f64
8046 : 387U, // FRSQRTSv4f16
8047 : 387U, // FRSQRTSv4f32
8048 : 387U, // FRSQRTSv8f16
8049 : 533440U, // FSCALE_ZPmZ_D
8050 : 812037U, // FSCALE_ZPmZ_H
8051 : 1057856U, // FSCALE_ZPmZ_S
8052 : 2U, // FSQRTDr
8053 : 2U, // FSQRTHr
8054 : 2U, // FSQRTSr
8055 : 64U, // FSQRT_ZPmZ_D
8056 : 129U, // FSQRT_ZPmZ_H
8057 : 192U, // FSQRT_ZPmZ_S
8058 : 2U, // FSQRTv2f32
8059 : 2U, // FSQRTv2f64
8060 : 2U, // FSQRTv4f16
8061 : 2U, // FSQRTv4f32
8062 : 2U, // FSQRTv8f16
8063 : 259U, // FSUBDrr
8064 : 259U, // FSUBHrr
8065 : 2368448U, // FSUBR_ZPmI_D
8066 : 66565U, // FSUBR_ZPmI_H
8067 : 2368576U, // FSUBR_ZPmI_S
8068 : 533440U, // FSUBR_ZPmZ_D
8069 : 812037U, // FSUBR_ZPmZ_H
8070 : 1057856U, // FSUBR_ZPmZ_S
8071 : 259U, // FSUBSrr
8072 : 2368448U, // FSUB_ZPmI_D
8073 : 66565U, // FSUB_ZPmI_H
8074 : 2368576U, // FSUB_ZPmI_S
8075 : 533440U, // FSUB_ZPmZ_D
8076 : 812037U, // FSUB_ZPmZ_H
8077 : 1057856U, // FSUB_ZPmZ_S
8078 : 963U, // FSUB_ZZZ_D
8079 : 133U, // FSUB_ZZZ_H
8080 : 1091U, // FSUB_ZZZ_S
8081 : 387U, // FSUBv2f32
8082 : 387U, // FSUBv2f64
8083 : 387U, // FSUBv4f16
8084 : 387U, // FSUBv4f32
8085 : 387U, // FSUBv8f16
8086 : 9155U, // FTMAD_ZZI_D
8087 : 33797U, // FTMAD_ZZI_H
8088 : 9283U, // FTMAD_ZZI_S
8089 : 963U, // FTSMUL_ZZZ_D
8090 : 133U, // FTSMUL_ZZZ_H
8091 : 1091U, // FTSMUL_ZZZ_S
8092 : 963U, // FTSSEL_ZZZ_D
8093 : 133U, // FTSSEL_ZZZ_H
8094 : 1091U, // FTSSEL_ZZZ_S
8095 : 3149U, // GLD1B_D_IMM_REAL
8096 : 3203U, // GLD1B_D_REAL
8097 : 3267U, // GLD1B_D_SXTW_REAL
8098 : 3331U, // GLD1B_D_UXTW_REAL
8099 : 3149U, // GLD1B_S_IMM_REAL
8100 : 3395U, // GLD1B_S_SXTW_REAL
8101 : 3459U, // GLD1B_S_UXTW_REAL
8102 : 24U, // GLD1D_IMM_REAL
8103 : 3203U, // GLD1D_REAL
8104 : 3523U, // GLD1D_SCALED_REAL
8105 : 3267U, // GLD1D_SXTW_REAL
8106 : 3587U, // GLD1D_SXTW_SCALED_REAL
8107 : 3331U, // GLD1D_UXTW_REAL
8108 : 3651U, // GLD1D_UXTW_SCALED_REAL
8109 : 25U, // GLD1H_D_IMM_REAL
8110 : 3203U, // GLD1H_D_REAL
8111 : 3715U, // GLD1H_D_SCALED_REAL
8112 : 3267U, // GLD1H_D_SXTW_REAL
8113 : 3779U, // GLD1H_D_SXTW_SCALED_REAL
8114 : 3331U, // GLD1H_D_UXTW_REAL
8115 : 3843U, // GLD1H_D_UXTW_SCALED_REAL
8116 : 25U, // GLD1H_S_IMM_REAL
8117 : 3395U, // GLD1H_S_SXTW_REAL
8118 : 3907U, // GLD1H_S_SXTW_SCALED_REAL
8119 : 3459U, // GLD1H_S_UXTW_REAL
8120 : 3971U, // GLD1H_S_UXTW_SCALED_REAL
8121 : 3149U, // GLD1SB_D_IMM_REAL
8122 : 3203U, // GLD1SB_D_REAL
8123 : 3267U, // GLD1SB_D_SXTW_REAL
8124 : 3331U, // GLD1SB_D_UXTW_REAL
8125 : 3149U, // GLD1SB_S_IMM_REAL
8126 : 3395U, // GLD1SB_S_SXTW_REAL
8127 : 3459U, // GLD1SB_S_UXTW_REAL
8128 : 25U, // GLD1SH_D_IMM_REAL
8129 : 3203U, // GLD1SH_D_REAL
8130 : 3715U, // GLD1SH_D_SCALED_REAL
8131 : 3267U, // GLD1SH_D_SXTW_REAL
8132 : 3779U, // GLD1SH_D_SXTW_SCALED_REAL
8133 : 3331U, // GLD1SH_D_UXTW_REAL
8134 : 3843U, // GLD1SH_D_UXTW_SCALED_REAL
8135 : 25U, // GLD1SH_S_IMM_REAL
8136 : 3395U, // GLD1SH_S_SXTW_REAL
8137 : 3907U, // GLD1SH_S_SXTW_SCALED_REAL
8138 : 3459U, // GLD1SH_S_UXTW_REAL
8139 : 3971U, // GLD1SH_S_UXTW_SCALED_REAL
8140 : 26U, // GLD1SW_D_IMM_REAL
8141 : 3203U, // GLD1SW_D_REAL
8142 : 4035U, // GLD1SW_D_SCALED_REAL
8143 : 3267U, // GLD1SW_D_SXTW_REAL
8144 : 4099U, // GLD1SW_D_SXTW_SCALED_REAL
8145 : 3331U, // GLD1SW_D_UXTW_REAL
8146 : 4163U, // GLD1SW_D_UXTW_SCALED_REAL
8147 : 26U, // GLD1W_D_IMM_REAL
8148 : 3203U, // GLD1W_D_REAL
8149 : 4035U, // GLD1W_D_SCALED_REAL
8150 : 3267U, // GLD1W_D_SXTW_REAL
8151 : 4099U, // GLD1W_D_SXTW_SCALED_REAL
8152 : 3331U, // GLD1W_D_UXTW_REAL
8153 : 4163U, // GLD1W_D_UXTW_SCALED_REAL
8154 : 26U, // GLD1W_IMM_REAL
8155 : 3395U, // GLD1W_SXTW_REAL
8156 : 4227U, // GLD1W_SXTW_SCALED_REAL
8157 : 3459U, // GLD1W_UXTW_REAL
8158 : 4291U, // GLD1W_UXTW_SCALED_REAL
8159 : 3149U, // GLDFF1B_D_IMM_REAL
8160 : 3203U, // GLDFF1B_D_REAL
8161 : 3267U, // GLDFF1B_D_SXTW_REAL
8162 : 3331U, // GLDFF1B_D_UXTW_REAL
8163 : 3149U, // GLDFF1B_S_IMM_REAL
8164 : 3395U, // GLDFF1B_S_SXTW_REAL
8165 : 3459U, // GLDFF1B_S_UXTW_REAL
8166 : 24U, // GLDFF1D_IMM_REAL
8167 : 3203U, // GLDFF1D_REAL
8168 : 3523U, // GLDFF1D_SCALED_REAL
8169 : 3267U, // GLDFF1D_SXTW_REAL
8170 : 3587U, // GLDFF1D_SXTW_SCALED_REAL
8171 : 3331U, // GLDFF1D_UXTW_REAL
8172 : 3651U, // GLDFF1D_UXTW_SCALED_REAL
8173 : 25U, // GLDFF1H_D_IMM_REAL
8174 : 3203U, // GLDFF1H_D_REAL
8175 : 3715U, // GLDFF1H_D_SCALED_REAL
8176 : 3267U, // GLDFF1H_D_SXTW_REAL
8177 : 3779U, // GLDFF1H_D_SXTW_SCALED_REAL
8178 : 3331U, // GLDFF1H_D_UXTW_REAL
8179 : 3843U, // GLDFF1H_D_UXTW_SCALED_REAL
8180 : 25U, // GLDFF1H_S_IMM_REAL
8181 : 3395U, // GLDFF1H_S_SXTW_REAL
8182 : 3907U, // GLDFF1H_S_SXTW_SCALED_REAL
8183 : 3459U, // GLDFF1H_S_UXTW_REAL
8184 : 3971U, // GLDFF1H_S_UXTW_SCALED_REAL
8185 : 3149U, // GLDFF1SB_D_IMM_REAL
8186 : 3203U, // GLDFF1SB_D_REAL
8187 : 3267U, // GLDFF1SB_D_SXTW_REAL
8188 : 3331U, // GLDFF1SB_D_UXTW_REAL
8189 : 3149U, // GLDFF1SB_S_IMM_REAL
8190 : 3395U, // GLDFF1SB_S_SXTW_REAL
8191 : 3459U, // GLDFF1SB_S_UXTW_REAL
8192 : 25U, // GLDFF1SH_D_IMM_REAL
8193 : 3203U, // GLDFF1SH_D_REAL
8194 : 3715U, // GLDFF1SH_D_SCALED_REAL
8195 : 3267U, // GLDFF1SH_D_SXTW_REAL
8196 : 3779U, // GLDFF1SH_D_SXTW_SCALED_REAL
8197 : 3331U, // GLDFF1SH_D_UXTW_REAL
8198 : 3843U, // GLDFF1SH_D_UXTW_SCALED_REAL
8199 : 25U, // GLDFF1SH_S_IMM_REAL
8200 : 3395U, // GLDFF1SH_S_SXTW_REAL
8201 : 3907U, // GLDFF1SH_S_SXTW_SCALED_REAL
8202 : 3459U, // GLDFF1SH_S_UXTW_REAL
8203 : 3971U, // GLDFF1SH_S_UXTW_SCALED_REAL
8204 : 26U, // GLDFF1SW_D_IMM_REAL
8205 : 3203U, // GLDFF1SW_D_REAL
8206 : 4035U, // GLDFF1SW_D_SCALED_REAL
8207 : 3267U, // GLDFF1SW_D_SXTW_REAL
8208 : 4099U, // GLDFF1SW_D_SXTW_SCALED_REAL
8209 : 3331U, // GLDFF1SW_D_UXTW_REAL
8210 : 4163U, // GLDFF1SW_D_UXTW_SCALED_REAL
8211 : 26U, // GLDFF1W_D_IMM_REAL
8212 : 3203U, // GLDFF1W_D_REAL
8213 : 4035U, // GLDFF1W_D_SCALED_REAL
8214 : 3267U, // GLDFF1W_D_SXTW_REAL
8215 : 4099U, // GLDFF1W_D_SXTW_SCALED_REAL
8216 : 3331U, // GLDFF1W_D_UXTW_REAL
8217 : 4163U, // GLDFF1W_D_UXTW_SCALED_REAL
8218 : 26U, // GLDFF1W_IMM_REAL
8219 : 3395U, // GLDFF1W_SXTW_REAL
8220 : 4227U, // GLDFF1W_SXTW_SCALED_REAL
8221 : 3459U, // GLDFF1W_UXTW_REAL
8222 : 4291U, // GLDFF1W_UXTW_SCALED_REAL
8223 : 259U, // GMI
8224 : 0U, // HINT
8225 : 0U, // HLT
8226 : 0U, // HVC
8227 : 0U, // INCB_XPiI
8228 : 0U, // INCD_XPiI
8229 : 0U, // INCD_ZPiI
8230 : 0U, // INCH_XPiI
8231 : 0U, // INCH_ZPiI
8232 : 2U, // INCP_XP_B
8233 : 2U, // INCP_XP_D
8234 : 2U, // INCP_XP_H
8235 : 2U, // INCP_XP_S
8236 : 2U, // INCP_ZP_D
8237 : 0U, // INCP_ZP_H
8238 : 2U, // INCP_ZP_S
8239 : 0U, // INCW_XPiI
8240 : 0U, // INCW_ZPiI
8241 : 259U, // INDEX_II_B
8242 : 259U, // INDEX_II_D
8243 : 8U, // INDEX_II_H
8244 : 259U, // INDEX_II_S
8245 : 259U, // INDEX_IR_B
8246 : 259U, // INDEX_IR_D
8247 : 8U, // INDEX_IR_H
8248 : 259U, // INDEX_IR_S
8249 : 259U, // INDEX_RI_B
8250 : 259U, // INDEX_RI_D
8251 : 8U, // INDEX_RI_H
8252 : 259U, // INDEX_RI_S
8253 : 259U, // INDEX_RR_B
8254 : 259U, // INDEX_RR_D
8255 : 8U, // INDEX_RR_H
8256 : 259U, // INDEX_RR_S
8257 : 2U, // INSR_ZR_B
8258 : 2U, // INSR_ZR_D
8259 : 0U, // INSR_ZR_H
8260 : 2U, // INSR_ZR_S
8261 : 2U, // INSR_ZV_B
8262 : 2U, // INSR_ZV_D
8263 : 0U, // INSR_ZV_H
8264 : 2U, // INSR_ZV_S
8265 : 2U, // INSvi16gpr
8266 : 0U, // INSvi16lane
8267 : 2U, // INSvi32gpr
8268 : 0U, // INSvi32lane
8269 : 2U, // INSvi64gpr
8270 : 0U, // INSvi64lane
8271 : 2U, // INSvi8gpr
8272 : 0U, // INSvi8lane
8273 : 259U, // IRG
8274 : 0U, // ISB
8275 : 899U, // LASTA_RPZ_B
8276 : 963U, // LASTA_RPZ_D
8277 : 2307U, // LASTA_RPZ_H
8278 : 1091U, // LASTA_RPZ_S
8279 : 899U, // LASTA_VPZ_B
8280 : 963U, // LASTA_VPZ_D
8281 : 2307U, // LASTA_VPZ_H
8282 : 1091U, // LASTA_VPZ_S
8283 : 899U, // LASTB_RPZ_B
8284 : 963U, // LASTB_RPZ_D
8285 : 2307U, // LASTB_RPZ_H
8286 : 1091U, // LASTB_RPZ_S
8287 : 899U, // LASTB_VPZ_B
8288 : 963U, // LASTB_VPZ_D
8289 : 2307U, // LASTB_VPZ_H
8290 : 1091U, // LASTB_VPZ_S
8291 : 4355U, // LD1B
8292 : 4355U, // LD1B_D
8293 : 125251U, // LD1B_D_IMM_REAL
8294 : 4355U, // LD1B_H
8295 : 125251U, // LD1B_H_IMM_REAL
8296 : 125251U, // LD1B_IMM_REAL
8297 : 4355U, // LD1B_S
8298 : 125251U, // LD1B_S_IMM_REAL
8299 : 4419U, // LD1D
8300 : 125251U, // LD1D_IMM_REAL
8301 : 0U, // LD1Fourv16b
8302 : 0U, // LD1Fourv16b_POST
8303 : 0U, // LD1Fourv1d
8304 : 0U, // LD1Fourv1d_POST
8305 : 0U, // LD1Fourv2d
8306 : 0U, // LD1Fourv2d_POST
8307 : 0U, // LD1Fourv2s
8308 : 0U, // LD1Fourv2s_POST
8309 : 0U, // LD1Fourv4h
8310 : 0U, // LD1Fourv4h_POST
8311 : 0U, // LD1Fourv4s
8312 : 0U, // LD1Fourv4s_POST
8313 : 0U, // LD1Fourv8b
8314 : 0U, // LD1Fourv8b_POST
8315 : 0U, // LD1Fourv8h
8316 : 0U, // LD1Fourv8h_POST
8317 : 4483U, // LD1H
8318 : 4483U, // LD1H_D
8319 : 125251U, // LD1H_D_IMM_REAL
8320 : 125251U, // LD1H_IMM_REAL
8321 : 4483U, // LD1H_S
8322 : 125251U, // LD1H_S_IMM_REAL
8323 : 0U, // LD1Onev16b
8324 : 0U, // LD1Onev16b_POST
8325 : 0U, // LD1Onev1d
8326 : 0U, // LD1Onev1d_POST
8327 : 0U, // LD1Onev2d
8328 : 0U, // LD1Onev2d_POST
8329 : 0U, // LD1Onev2s
8330 : 0U, // LD1Onev2s_POST
8331 : 0U, // LD1Onev4h
8332 : 0U, // LD1Onev4h_POST
8333 : 0U, // LD1Onev4s
8334 : 0U, // LD1Onev4s_POST
8335 : 0U, // LD1Onev8b
8336 : 0U, // LD1Onev8b_POST
8337 : 0U, // LD1Onev8h
8338 : 0U, // LD1Onev8h_POST
8339 : 51523U, // LD1RB_D_IMM
8340 : 51523U, // LD1RB_H_IMM
8341 : 51523U, // LD1RB_IMM
8342 : 51523U, // LD1RB_S_IMM
8343 : 53699U, // LD1RD_IMM
8344 : 53763U, // LD1RH_D_IMM
8345 : 53763U, // LD1RH_IMM
8346 : 53763U, // LD1RH_S_IMM
8347 : 4355U, // LD1RQ_B
8348 : 4675U, // LD1RQ_B_IMM
8349 : 4419U, // LD1RQ_D
8350 : 4675U, // LD1RQ_D_IMM
8351 : 4483U, // LD1RQ_H
8352 : 4675U, // LD1RQ_H_IMM
8353 : 4739U, // LD1RQ_W
8354 : 4675U, // LD1RQ_W_IMM
8355 : 51523U, // LD1RSB_D_IMM
8356 : 51523U, // LD1RSB_H_IMM
8357 : 51523U, // LD1RSB_S_IMM
8358 : 53763U, // LD1RSH_D_IMM
8359 : 53763U, // LD1RSH_S_IMM
8360 : 53955U, // LD1RSW_IMM
8361 : 53955U, // LD1RW_D_IMM
8362 : 53955U, // LD1RW_IMM
8363 : 0U, // LD1Rv16b
8364 : 0U, // LD1Rv16b_POST
8365 : 0U, // LD1Rv1d
8366 : 0U, // LD1Rv1d_POST
8367 : 0U, // LD1Rv2d
8368 : 0U, // LD1Rv2d_POST
8369 : 0U, // LD1Rv2s
8370 : 0U, // LD1Rv2s_POST
8371 : 0U, // LD1Rv4h
8372 : 0U, // LD1Rv4h_POST
8373 : 0U, // LD1Rv4s
8374 : 0U, // LD1Rv4s_POST
8375 : 0U, // LD1Rv8b
8376 : 0U, // LD1Rv8b_POST
8377 : 0U, // LD1Rv8h
8378 : 0U, // LD1Rv8h_POST
8379 : 4355U, // LD1SB_D
8380 : 125251U, // LD1SB_D_IMM_REAL
8381 : 4355U, // LD1SB_H
8382 : 125251U, // LD1SB_H_IMM_REAL
8383 : 4355U, // LD1SB_S
8384 : 125251U, // LD1SB_S_IMM_REAL
8385 : 4483U, // LD1SH_D
8386 : 125251U, // LD1SH_D_IMM_REAL
8387 : 4483U, // LD1SH_S
8388 : 125251U, // LD1SH_S_IMM_REAL
8389 : 4739U, // LD1SW_D
8390 : 125251U, // LD1SW_D_IMM_REAL
8391 : 0U, // LD1Threev16b
8392 : 0U, // LD1Threev16b_POST
8393 : 0U, // LD1Threev1d
8394 : 0U, // LD1Threev1d_POST
8395 : 0U, // LD1Threev2d
8396 : 0U, // LD1Threev2d_POST
8397 : 0U, // LD1Threev2s
8398 : 0U, // LD1Threev2s_POST
8399 : 0U, // LD1Threev4h
8400 : 0U, // LD1Threev4h_POST
8401 : 0U, // LD1Threev4s
8402 : 0U, // LD1Threev4s_POST
8403 : 0U, // LD1Threev8b
8404 : 0U, // LD1Threev8b_POST
8405 : 0U, // LD1Threev8h
8406 : 0U, // LD1Threev8h_POST
8407 : 0U, // LD1Twov16b
8408 : 0U, // LD1Twov16b_POST
8409 : 0U, // LD1Twov1d
8410 : 0U, // LD1Twov1d_POST
8411 : 0U, // LD1Twov2d
8412 : 0U, // LD1Twov2d_POST
8413 : 0U, // LD1Twov2s
8414 : 0U, // LD1Twov2s_POST
8415 : 0U, // LD1Twov4h
8416 : 0U, // LD1Twov4h_POST
8417 : 0U, // LD1Twov4s
8418 : 0U, // LD1Twov4s_POST
8419 : 0U, // LD1Twov8b
8420 : 0U, // LD1Twov8b_POST
8421 : 0U, // LD1Twov8h
8422 : 0U, // LD1Twov8h_POST
8423 : 4739U, // LD1W
8424 : 4739U, // LD1W_D
8425 : 125251U, // LD1W_D_IMM_REAL
8426 : 125251U, // LD1W_IMM_REAL
8427 : 0U, // LD1i16
8428 : 0U, // LD1i16_POST
8429 : 0U, // LD1i32
8430 : 0U, // LD1i32_POST
8431 : 0U, // LD1i64
8432 : 0U, // LD1i64_POST
8433 : 0U, // LD1i8
8434 : 0U, // LD1i8_POST
8435 : 4355U, // LD2B
8436 : 127491U, // LD2B_IMM
8437 : 4419U, // LD2D
8438 : 127491U, // LD2D_IMM
8439 : 4483U, // LD2H
8440 : 127491U, // LD2H_IMM
8441 : 0U, // LD2Rv16b
8442 : 0U, // LD2Rv16b_POST
8443 : 0U, // LD2Rv1d
8444 : 0U, // LD2Rv1d_POST
8445 : 0U, // LD2Rv2d
8446 : 0U, // LD2Rv2d_POST
8447 : 0U, // LD2Rv2s
8448 : 0U, // LD2Rv2s_POST
8449 : 0U, // LD2Rv4h
8450 : 0U, // LD2Rv4h_POST
8451 : 0U, // LD2Rv4s
8452 : 0U, // LD2Rv4s_POST
8453 : 0U, // LD2Rv8b
8454 : 0U, // LD2Rv8b_POST
8455 : 0U, // LD2Rv8h
8456 : 0U, // LD2Rv8h_POST
8457 : 0U, // LD2Twov16b
8458 : 0U, // LD2Twov16b_POST
8459 : 0U, // LD2Twov2d
8460 : 0U, // LD2Twov2d_POST
8461 : 0U, // LD2Twov2s
8462 : 0U, // LD2Twov2s_POST
8463 : 0U, // LD2Twov4h
8464 : 0U, // LD2Twov4h_POST
8465 : 0U, // LD2Twov4s
8466 : 0U, // LD2Twov4s_POST
8467 : 0U, // LD2Twov8b
8468 : 0U, // LD2Twov8b_POST
8469 : 0U, // LD2Twov8h
8470 : 0U, // LD2Twov8h_POST
8471 : 4739U, // LD2W
8472 : 127491U, // LD2W_IMM
8473 : 0U, // LD2i16
8474 : 0U, // LD2i16_POST
8475 : 0U, // LD2i32
8476 : 0U, // LD2i32_POST
8477 : 0U, // LD2i64
8478 : 0U, // LD2i64_POST
8479 : 0U, // LD2i8
8480 : 0U, // LD2i8_POST
8481 : 4355U, // LD3B
8482 : 4867U, // LD3B_IMM
8483 : 4419U, // LD3D
8484 : 4867U, // LD3D_IMM
8485 : 4483U, // LD3H
8486 : 4867U, // LD3H_IMM
8487 : 0U, // LD3Rv16b
8488 : 0U, // LD3Rv16b_POST
8489 : 0U, // LD3Rv1d
8490 : 0U, // LD3Rv1d_POST
8491 : 0U, // LD3Rv2d
8492 : 0U, // LD3Rv2d_POST
8493 : 0U, // LD3Rv2s
8494 : 0U, // LD3Rv2s_POST
8495 : 0U, // LD3Rv4h
8496 : 0U, // LD3Rv4h_POST
8497 : 0U, // LD3Rv4s
8498 : 0U, // LD3Rv4s_POST
8499 : 0U, // LD3Rv8b
8500 : 0U, // LD3Rv8b_POST
8501 : 0U, // LD3Rv8h
8502 : 0U, // LD3Rv8h_POST
8503 : 0U, // LD3Threev16b
8504 : 0U, // LD3Threev16b_POST
8505 : 0U, // LD3Threev2d
8506 : 0U, // LD3Threev2d_POST
8507 : 0U, // LD3Threev2s
8508 : 0U, // LD3Threev2s_POST
8509 : 0U, // LD3Threev4h
8510 : 0U, // LD3Threev4h_POST
8511 : 0U, // LD3Threev4s
8512 : 0U, // LD3Threev4s_POST
8513 : 0U, // LD3Threev8b
8514 : 0U, // LD3Threev8b_POST
8515 : 0U, // LD3Threev8h
8516 : 0U, // LD3Threev8h_POST
8517 : 4739U, // LD3W
8518 : 4867U, // LD3W_IMM
8519 : 0U, // LD3i16
8520 : 0U, // LD3i16_POST
8521 : 0U, // LD3i32
8522 : 0U, // LD3i32_POST
8523 : 0U, // LD3i64
8524 : 0U, // LD3i64_POST
8525 : 0U, // LD3i8
8526 : 0U, // LD3i8_POST
8527 : 4355U, // LD4B
8528 : 127683U, // LD4B_IMM
8529 : 4419U, // LD4D
8530 : 127683U, // LD4D_IMM
8531 : 0U, // LD4Fourv16b
8532 : 0U, // LD4Fourv16b_POST
8533 : 0U, // LD4Fourv2d
8534 : 0U, // LD4Fourv2d_POST
8535 : 0U, // LD4Fourv2s
8536 : 0U, // LD4Fourv2s_POST
8537 : 0U, // LD4Fourv4h
8538 : 0U, // LD4Fourv4h_POST
8539 : 0U, // LD4Fourv4s
8540 : 0U, // LD4Fourv4s_POST
8541 : 0U, // LD4Fourv8b
8542 : 0U, // LD4Fourv8b_POST
8543 : 0U, // LD4Fourv8h
8544 : 0U, // LD4Fourv8h_POST
8545 : 4483U, // LD4H
8546 : 127683U, // LD4H_IMM
8547 : 0U, // LD4Rv16b
8548 : 0U, // LD4Rv16b_POST
8549 : 0U, // LD4Rv1d
8550 : 0U, // LD4Rv1d_POST
8551 : 0U, // LD4Rv2d
8552 : 0U, // LD4Rv2d_POST
8553 : 0U, // LD4Rv2s
8554 : 0U, // LD4Rv2s_POST
8555 : 0U, // LD4Rv4h
8556 : 0U, // LD4Rv4h_POST
8557 : 0U, // LD4Rv4s
8558 : 0U, // LD4Rv4s_POST
8559 : 0U, // LD4Rv8b
8560 : 0U, // LD4Rv8b_POST
8561 : 0U, // LD4Rv8h
8562 : 0U, // LD4Rv8h_POST
8563 : 4739U, // LD4W
8564 : 127683U, // LD4W_IMM
8565 : 0U, // LD4i16
8566 : 0U, // LD4i16_POST
8567 : 0U, // LD4i32
8568 : 0U, // LD4i32_POST
8569 : 0U, // LD4i64
8570 : 0U, // LD4i64_POST
8571 : 0U, // LD4i8
8572 : 0U, // LD4i8_POST
8573 : 0U, // LDADDAB
8574 : 0U, // LDADDAH
8575 : 0U, // LDADDALB
8576 : 0U, // LDADDALH
8577 : 0U, // LDADDALW
8578 : 0U, // LDADDALX
8579 : 0U, // LDADDAW
8580 : 0U, // LDADDAX
8581 : 0U, // LDADDB
8582 : 0U, // LDADDH
8583 : 0U, // LDADDLB
8584 : 0U, // LDADDLH
8585 : 0U, // LDADDLW
8586 : 0U, // LDADDLX
8587 : 0U, // LDADDW
8588 : 0U, // LDADDX
8589 : 27U, // LDAPRB
8590 : 27U, // LDAPRH
8591 : 27U, // LDAPRW
8592 : 27U, // LDAPRX
8593 : 49411U, // LDAPURBi
8594 : 49411U, // LDAPURHi
8595 : 49411U, // LDAPURSBWi
8596 : 49411U, // LDAPURSBXi
8597 : 49411U, // LDAPURSHWi
8598 : 49411U, // LDAPURSHXi
8599 : 49411U, // LDAPURSWi
8600 : 49411U, // LDAPURXi
8601 : 49411U, // LDAPURi
8602 : 27U, // LDARB
8603 : 27U, // LDARH
8604 : 27U, // LDARW
8605 : 27U, // LDARX
8606 : 49417U, // LDAXPW
8607 : 49417U, // LDAXPX
8608 : 27U, // LDAXRB
8609 : 27U, // LDAXRH
8610 : 27U, // LDAXRW
8611 : 27U, // LDAXRX
8612 : 0U, // LDCLRAB
8613 : 0U, // LDCLRAH
8614 : 0U, // LDCLRALB
8615 : 0U, // LDCLRALH
8616 : 0U, // LDCLRALW
8617 : 0U, // LDCLRALX
8618 : 0U, // LDCLRAW
8619 : 0U, // LDCLRAX
8620 : 0U, // LDCLRB
8621 : 0U, // LDCLRH
8622 : 0U, // LDCLRLB
8623 : 0U, // LDCLRLH
8624 : 0U, // LDCLRLW
8625 : 0U, // LDCLRLX
8626 : 0U, // LDCLRW
8627 : 0U, // LDCLRX
8628 : 0U, // LDEORAB
8629 : 0U, // LDEORAH
8630 : 0U, // LDEORALB
8631 : 0U, // LDEORALH
8632 : 0U, // LDEORALW
8633 : 0U, // LDEORALX
8634 : 0U, // LDEORAW
8635 : 0U, // LDEORAX
8636 : 0U, // LDEORB
8637 : 0U, // LDEORH
8638 : 0U, // LDEORLB
8639 : 0U, // LDEORLH
8640 : 0U, // LDEORLW
8641 : 0U, // LDEORLX
8642 : 0U, // LDEORW
8643 : 0U, // LDEORX
8644 : 4355U, // LDFF1B_D_REAL
8645 : 4355U, // LDFF1B_H_REAL
8646 : 4355U, // LDFF1B_REAL
8647 : 4355U, // LDFF1B_S_REAL
8648 : 4419U, // LDFF1D_REAL
8649 : 4483U, // LDFF1H_D_REAL
8650 : 4483U, // LDFF1H_REAL
8651 : 4483U, // LDFF1H_S_REAL
8652 : 4355U, // LDFF1SB_D_REAL
8653 : 4355U, // LDFF1SB_H_REAL
8654 : 4355U, // LDFF1SB_S_REAL
8655 : 4483U, // LDFF1SH_D_REAL
8656 : 4483U, // LDFF1SH_S_REAL
8657 : 4739U, // LDFF1SW_D_REAL
8658 : 4739U, // LDFF1W_D_REAL
8659 : 4739U, // LDFF1W_REAL
8660 : 49475U, // LDG
8661 : 28U, // LDGV
8662 : 27U, // LDLARB
8663 : 27U, // LDLARH
8664 : 27U, // LDLARW
8665 : 27U, // LDLARX
8666 : 125251U, // LDNF1B_D_IMM_REAL
8667 : 125251U, // LDNF1B_H_IMM_REAL
8668 : 125251U, // LDNF1B_IMM_REAL
8669 : 125251U, // LDNF1B_S_IMM_REAL
8670 : 125251U, // LDNF1D_IMM_REAL
8671 : 125251U, // LDNF1H_D_IMM_REAL
8672 : 125251U, // LDNF1H_IMM_REAL
8673 : 125251U, // LDNF1H_S_IMM_REAL
8674 : 125251U, // LDNF1SB_D_IMM_REAL
8675 : 125251U, // LDNF1SB_H_IMM_REAL
8676 : 125251U, // LDNF1SB_S_IMM_REAL
8677 : 125251U, // LDNF1SH_D_IMM_REAL
8678 : 125251U, // LDNF1SH_S_IMM_REAL
8679 : 125251U, // LDNF1SW_D_IMM_REAL
8680 : 125251U, // LDNF1W_D_IMM_REAL
8681 : 125251U, // LDNF1W_IMM_REAL
8682 : 4727049U, // LDNPDi
8683 : 4989193U, // LDNPQi
8684 : 5251337U, // LDNPSi
8685 : 5251337U, // LDNPWi
8686 : 4727049U, // LDNPXi
8687 : 125251U, // LDNT1B_ZRI
8688 : 4355U, // LDNT1B_ZRR
8689 : 125251U, // LDNT1D_ZRI
8690 : 4419U, // LDNT1D_ZRR
8691 : 125251U, // LDNT1H_ZRI
8692 : 4483U, // LDNT1H_ZRR
8693 : 125251U, // LDNT1W_ZRI
8694 : 4739U, // LDNT1W_ZRR
8695 : 4727049U, // LDPDi
8696 : 5638473U, // LDPDpost
8697 : 72624457U, // LDPDpre
8698 : 4989193U, // LDPQi
8699 : 5900617U, // LDPQpost
8700 : 72886601U, // LDPQpre
8701 : 5251337U, // LDPSWi
8702 : 6162761U, // LDPSWpost
8703 : 73148745U, // LDPSWpre
8704 : 5251337U, // LDPSi
8705 : 6162761U, // LDPSpost
8706 : 73148745U, // LDPSpre
8707 : 5251337U, // LDPWi
8708 : 6162761U, // LDPWpost
8709 : 73148745U, // LDPWpre
8710 : 4727049U, // LDPXi
8711 : 5638473U, // LDPXpost
8712 : 72624457U, // LDPXpre
8713 : 4931U, // LDRAAindexed
8714 : 143811U, // LDRAAwriteback
8715 : 4931U, // LDRABindexed
8716 : 143811U, // LDRABwriteback
8717 : 29U, // LDRBBpost
8718 : 141635U, // LDRBBpre
8719 : 6299907U, // LDRBBroW
8720 : 6562051U, // LDRBBroX
8721 : 4995U, // LDRBBui
8722 : 29U, // LDRBpost
8723 : 141635U, // LDRBpre
8724 : 6299907U, // LDRBroW
8725 : 6562051U, // LDRBroX
8726 : 4995U, // LDRBui
8727 : 0U, // LDRDl
8728 : 29U, // LDRDpost
8729 : 141635U, // LDRDpre
8730 : 6824195U, // LDRDroW
8731 : 7086339U, // LDRDroX
8732 : 5059U, // LDRDui
8733 : 29U, // LDRHHpost
8734 : 141635U, // LDRHHpre
8735 : 7348483U, // LDRHHroW
8736 : 7610627U, // LDRHHroX
8737 : 5123U, // LDRHHui
8738 : 29U, // LDRHpost
8739 : 141635U, // LDRHpre
8740 : 7348483U, // LDRHroW
8741 : 7610627U, // LDRHroX
8742 : 5123U, // LDRHui
8743 : 0U, // LDRQl
8744 : 29U, // LDRQpost
8745 : 141635U, // LDRQpre
8746 : 7872771U, // LDRQroW
8747 : 8134915U, // LDRQroX
8748 : 5187U, // LDRQui
8749 : 29U, // LDRSBWpost
8750 : 141635U, // LDRSBWpre
8751 : 6299907U, // LDRSBWroW
8752 : 6562051U, // LDRSBWroX
8753 : 4995U, // LDRSBWui
8754 : 29U, // LDRSBXpost
8755 : 141635U, // LDRSBXpre
8756 : 6299907U, // LDRSBXroW
8757 : 6562051U, // LDRSBXroX
8758 : 4995U, // LDRSBXui
8759 : 29U, // LDRSHWpost
8760 : 141635U, // LDRSHWpre
8761 : 7348483U, // LDRSHWroW
8762 : 7610627U, // LDRSHWroX
8763 : 5123U, // LDRSHWui
8764 : 29U, // LDRSHXpost
8765 : 141635U, // LDRSHXpre
8766 : 7348483U, // LDRSHXroW
8767 : 7610627U, // LDRSHXroX
8768 : 5123U, // LDRSHXui
8769 : 0U, // LDRSWl
8770 : 29U, // LDRSWpost
8771 : 141635U, // LDRSWpre
8772 : 8397059U, // LDRSWroW
8773 : 8659203U, // LDRSWroX
8774 : 5251U, // LDRSWui
8775 : 0U, // LDRSl
8776 : 29U, // LDRSpost
8777 : 141635U, // LDRSpre
8778 : 8397059U, // LDRSroW
8779 : 8659203U, // LDRSroX
8780 : 5251U, // LDRSui
8781 : 0U, // LDRWl
8782 : 29U, // LDRWpost
8783 : 141635U, // LDRWpre
8784 : 8397059U, // LDRWroW
8785 : 8659203U, // LDRWroX
8786 : 5251U, // LDRWui
8787 : 0U, // LDRXl
8788 : 29U, // LDRXpost
8789 : 141635U, // LDRXpre
8790 : 6824195U, // LDRXroW
8791 : 7086339U, // LDRXroX
8792 : 5059U, // LDRXui
8793 : 123139U, // LDR_PXI
8794 : 123139U, // LDR_ZXI
8795 : 0U, // LDSETAB
8796 : 0U, // LDSETAH
8797 : 0U, // LDSETALB
8798 : 0U, // LDSETALH
8799 : 0U, // LDSETALW
8800 : 0U, // LDSETALX
8801 : 0U, // LDSETAW
8802 : 0U, // LDSETAX
8803 : 0U, // LDSETB
8804 : 0U, // LDSETH
8805 : 0U, // LDSETLB
8806 : 0U, // LDSETLH
8807 : 0U, // LDSETLW
8808 : 0U, // LDSETLX
8809 : 0U, // LDSETW
8810 : 0U, // LDSETX
8811 : 0U, // LDSMAXAB
8812 : 0U, // LDSMAXAH
8813 : 0U, // LDSMAXALB
8814 : 0U, // LDSMAXALH
8815 : 0U, // LDSMAXALW
8816 : 0U, // LDSMAXALX
8817 : 0U, // LDSMAXAW
8818 : 0U, // LDSMAXAX
8819 : 0U, // LDSMAXB
8820 : 0U, // LDSMAXH
8821 : 0U, // LDSMAXLB
8822 : 0U, // LDSMAXLH
8823 : 0U, // LDSMAXLW
8824 : 0U, // LDSMAXLX
8825 : 0U, // LDSMAXW
8826 : 0U, // LDSMAXX
8827 : 0U, // LDSMINAB
8828 : 0U, // LDSMINAH
8829 : 0U, // LDSMINALB
8830 : 0U, // LDSMINALH
8831 : 0U, // LDSMINALW
8832 : 0U, // LDSMINALX
8833 : 0U, // LDSMINAW
8834 : 0U, // LDSMINAX
8835 : 0U, // LDSMINB
8836 : 0U, // LDSMINH
8837 : 0U, // LDSMINLB
8838 : 0U, // LDSMINLH
8839 : 0U, // LDSMINLW
8840 : 0U, // LDSMINLX
8841 : 0U, // LDSMINW
8842 : 0U, // LDSMINX
8843 : 49411U, // LDTRBi
8844 : 49411U, // LDTRHi
8845 : 49411U, // LDTRSBWi
8846 : 49411U, // LDTRSBXi
8847 : 49411U, // LDTRSHWi
8848 : 49411U, // LDTRSHXi
8849 : 49411U, // LDTRSWi
8850 : 49411U, // LDTRWi
8851 : 49411U, // LDTRXi
8852 : 0U, // LDUMAXAB
8853 : 0U, // LDUMAXAH
8854 : 0U, // LDUMAXALB
8855 : 0U, // LDUMAXALH
8856 : 0U, // LDUMAXALW
8857 : 0U, // LDUMAXALX
8858 : 0U, // LDUMAXAW
8859 : 0U, // LDUMAXAX
8860 : 0U, // LDUMAXB
8861 : 0U, // LDUMAXH
8862 : 0U, // LDUMAXLB
8863 : 0U, // LDUMAXLH
8864 : 0U, // LDUMAXLW
8865 : 0U, // LDUMAXLX
8866 : 0U, // LDUMAXW
8867 : 0U, // LDUMAXX
8868 : 0U, // LDUMINAB
8869 : 0U, // LDUMINAH
8870 : 0U, // LDUMINALB
8871 : 0U, // LDUMINALH
8872 : 0U, // LDUMINALW
8873 : 0U, // LDUMINALX
8874 : 0U, // LDUMINAW
8875 : 0U, // LDUMINAX
8876 : 0U, // LDUMINB
8877 : 0U, // LDUMINH
8878 : 0U, // LDUMINLB
8879 : 0U, // LDUMINLH
8880 : 0U, // LDUMINLW
8881 : 0U, // LDUMINLX
8882 : 0U, // LDUMINW
8883 : 0U, // LDUMINX
8884 : 49411U, // LDURBBi
8885 : 49411U, // LDURBi
8886 : 49411U, // LDURDi
8887 : 49411U, // LDURHHi
8888 : 49411U, // LDURHi
8889 : 49411U, // LDURQi
8890 : 49411U, // LDURSBWi
8891 : 49411U, // LDURSBXi
8892 : 49411U, // LDURSHWi
8893 : 49411U, // LDURSHXi
8894 : 49411U, // LDURSWi
8895 : 49411U, // LDURSi
8896 : 49411U, // LDURWi
8897 : 49411U, // LDURXi
8898 : 49417U, // LDXPW
8899 : 49417U, // LDXPX
8900 : 27U, // LDXRB
8901 : 27U, // LDXRH
8902 : 27U, // LDXRW
8903 : 27U, // LDXRX
8904 : 0U, // LOADgot
8905 : 271232U, // LSLR_ZPmZ_B
8906 : 533440U, // LSLR_ZPmZ_D
8907 : 812037U, // LSLR_ZPmZ_H
8908 : 1057856U, // LSLR_ZPmZ_S
8909 : 259U, // LSLVWr
8910 : 259U, // LSLVXr
8911 : 533376U, // LSL_WIDE_ZPmZ_B
8912 : 41989U, // LSL_WIDE_ZPmZ_H
8913 : 533568U, // LSL_WIDE_ZPmZ_S
8914 : 963U, // LSL_WIDE_ZZZ_B
8915 : 7U, // LSL_WIDE_ZZZ_H
8916 : 963U, // LSL_WIDE_ZZZ_S
8917 : 9088U, // LSL_ZPmI_B
8918 : 9152U, // LSL_ZPmI_D
8919 : 33797U, // LSL_ZPmI_H
8920 : 9280U, // LSL_ZPmI_S
8921 : 271232U, // LSL_ZPmZ_B
8922 : 533440U, // LSL_ZPmZ_D
8923 : 812037U, // LSL_ZPmZ_H
8924 : 1057856U, // LSL_ZPmZ_S
8925 : 259U, // LSL_ZZI_B
8926 : 259U, // LSL_ZZI_D
8927 : 8U, // LSL_ZZI_H
8928 : 259U, // LSL_ZZI_S
8929 : 271232U, // LSRR_ZPmZ_B
8930 : 533440U, // LSRR_ZPmZ_D
8931 : 812037U, // LSRR_ZPmZ_H
8932 : 1057856U, // LSRR_ZPmZ_S
8933 : 259U, // LSRVWr
8934 : 259U, // LSRVXr
8935 : 533376U, // LSR_WIDE_ZPmZ_B
8936 : 41989U, // LSR_WIDE_ZPmZ_H
8937 : 533568U, // LSR_WIDE_ZPmZ_S
8938 : 963U, // LSR_WIDE_ZZZ_B
8939 : 7U, // LSR_WIDE_ZZZ_H
8940 : 963U, // LSR_WIDE_ZZZ_S
8941 : 9088U, // LSR_ZPmI_B
8942 : 9152U, // LSR_ZPmI_D
8943 : 33797U, // LSR_ZPmI_H
8944 : 9280U, // LSR_ZPmI_S
8945 : 271232U, // LSR_ZPmZ_B
8946 : 533440U, // LSR_ZPmZ_D
8947 : 812037U, // LSR_ZPmZ_H
8948 : 1057856U, // LSR_ZPmZ_S
8949 : 259U, // LSR_ZZI_B
8950 : 259U, // LSR_ZZI_D
8951 : 8U, // LSR_ZZI_H
8952 : 259U, // LSR_ZZI_S
8953 : 8451U, // MADDWrrr
8954 : 8451U, // MADDXrrr
8955 : 8921088U, // MAD_ZPmZZ_B
8956 : 3153984U, // MAD_ZPmZZ_D
8957 : 869377U, // MAD_ZPmZZ_H
8958 : 3416256U, // MAD_ZPmZZ_S
8959 : 8921088U, // MLA_ZPmZZ_B
8960 : 3153984U, // MLA_ZPmZZ_D
8961 : 869377U, // MLA_ZPmZZ_H
8962 : 3416256U, // MLA_ZPmZZ_S
8963 : 451U, // MLAv16i8
8964 : 451U, // MLAv2i32
8965 : 876995U, // MLAv2i32_indexed
8966 : 451U, // MLAv4i16
8967 : 876995U, // MLAv4i16_indexed
8968 : 451U, // MLAv4i32
8969 : 876995U, // MLAv4i32_indexed
8970 : 451U, // MLAv8i16
8971 : 876995U, // MLAv8i16_indexed
8972 : 451U, // MLAv8i8
8973 : 8921088U, // MLS_ZPmZZ_B
8974 : 3153984U, // MLS_ZPmZZ_D
8975 : 869377U, // MLS_ZPmZZ_H
8976 : 3416256U, // MLS_ZPmZZ_S
8977 : 451U, // MLSv16i8
8978 : 451U, // MLSv2i32
8979 : 876995U, // MLSv2i32_indexed
8980 : 451U, // MLSv4i16
8981 : 876995U, // MLSv4i16_indexed
8982 : 451U, // MLSv4i32
8983 : 876995U, // MLSv4i32_indexed
8984 : 451U, // MLSv8i16
8985 : 876995U, // MLSv8i16_indexed
8986 : 451U, // MLSv8i8
8987 : 0U, // MOVID
8988 : 2U, // MOVIv16b_ns
8989 : 0U, // MOVIv2d_ns
8990 : 30U, // MOVIv2i32
8991 : 30U, // MOVIv2s_msl
8992 : 30U, // MOVIv4i16
8993 : 30U, // MOVIv4i32
8994 : 30U, // MOVIv4s_msl
8995 : 2U, // MOVIv8b_ns
8996 : 30U, // MOVIv8i16
8997 : 0U, // MOVKWi
8998 : 0U, // MOVKXi
8999 : 30U, // MOVNWi
9000 : 30U, // MOVNXi
9001 : 0U, // MOVPRFX_ZPmZ_B
9002 : 64U, // MOVPRFX_ZPmZ_D
9003 : 129U, // MOVPRFX_ZPmZ_H
9004 : 192U, // MOVPRFX_ZPmZ_S
9005 : 902U, // MOVPRFX_ZPzZ_B
9006 : 966U, // MOVPRFX_ZPzZ_D
9007 : 133U, // MOVPRFX_ZPzZ_H
9008 : 1094U, // MOVPRFX_ZPzZ_S
9009 : 2U, // MOVPRFX_ZZ
9010 : 30U, // MOVZWi
9011 : 30U, // MOVZXi
9012 : 0U, // MOVaddr
9013 : 0U, // MOVaddrBA
9014 : 0U, // MOVaddrCP
9015 : 0U, // MOVaddrEXT
9016 : 0U, // MOVaddrJT
9017 : 0U, // MOVaddrTLS
9018 : 0U, // MOVbaseTLS
9019 : 0U, // MOVi32imm
9020 : 0U, // MOVi64imm
9021 : 0U, // MRS
9022 : 8921088U, // MSB_ZPmZZ_B
9023 : 3153984U, // MSB_ZPmZZ_D
9024 : 869377U, // MSB_ZPmZZ_H
9025 : 3416256U, // MSB_ZPmZZ_S
9026 : 0U, // MSR
9027 : 0U, // MSRpstateImm1
9028 : 0U, // MSRpstateImm4
9029 : 8451U, // MSUBWrrr
9030 : 8451U, // MSUBXrrr
9031 : 259U, // MUL_ZI_B
9032 : 259U, // MUL_ZI_D
9033 : 8U, // MUL_ZI_H
9034 : 259U, // MUL_ZI_S
9035 : 271232U, // MUL_ZPmZ_B
9036 : 533440U, // MUL_ZPmZ_D
9037 : 812037U, // MUL_ZPmZ_H
9038 : 1057856U, // MUL_ZPmZ_S
9039 : 387U, // MULv16i8
9040 : 387U, // MULv2i32
9041 : 106883U, // MULv2i32_indexed
9042 : 387U, // MULv4i16
9043 : 106883U, // MULv4i16_indexed
9044 : 387U, // MULv4i32
9045 : 106883U, // MULv4i32_indexed
9046 : 387U, // MULv8i16
9047 : 106883U, // MULv8i16_indexed
9048 : 387U, // MULv8i8
9049 : 30U, // MVNIv2i32
9050 : 30U, // MVNIv2s_msl
9051 : 30U, // MVNIv4i16
9052 : 30U, // MVNIv4i32
9053 : 30U, // MVNIv4s_msl
9054 : 30U, // MVNIv8i16
9055 : 271238U, // NANDS_PPzPP
9056 : 271238U, // NAND_PPzPP
9057 : 0U, // NEG_ZPmZ_B
9058 : 64U, // NEG_ZPmZ_D
9059 : 129U, // NEG_ZPmZ_H
9060 : 192U, // NEG_ZPmZ_S
9061 : 2U, // NEGv16i8
9062 : 2U, // NEGv1i64
9063 : 2U, // NEGv2i32
9064 : 2U, // NEGv2i64
9065 : 2U, // NEGv4i16
9066 : 2U, // NEGv4i32
9067 : 2U, // NEGv8i16
9068 : 2U, // NEGv8i8
9069 : 271238U, // NORS_PPzPP
9070 : 271238U, // NOR_PPzPP
9071 : 0U, // NOT_ZPmZ_B
9072 : 64U, // NOT_ZPmZ_D
9073 : 129U, // NOT_ZPmZ_H
9074 : 192U, // NOT_ZPmZ_S
9075 : 2U, // NOTv16i8
9076 : 2U, // NOTv8i8
9077 : 271238U, // ORNS_PPzPP
9078 : 0U, // ORNWrr
9079 : 579U, // ORNWrs
9080 : 0U, // ORNXrr
9081 : 579U, // ORNXrs
9082 : 271238U, // ORN_PPzPP
9083 : 387U, // ORNv16i8
9084 : 387U, // ORNv8i8
9085 : 271238U, // ORRS_PPzPP
9086 : 2179U, // ORRWri
9087 : 0U, // ORRWrr
9088 : 579U, // ORRWrs
9089 : 2243U, // ORRXri
9090 : 0U, // ORRXrr
9091 : 579U, // ORRXrs
9092 : 271238U, // ORR_PPzPP
9093 : 2243U, // ORR_ZI
9094 : 271232U, // ORR_ZPmZ_B
9095 : 533440U, // ORR_ZPmZ_D
9096 : 812037U, // ORR_ZPmZ_H
9097 : 1057856U, // ORR_ZPmZ_S
9098 : 963U, // ORR_ZZZ
9099 : 387U, // ORRv16i8
9100 : 0U, // ORRv2i32
9101 : 0U, // ORRv4i16
9102 : 0U, // ORRv4i32
9103 : 0U, // ORRv8i16
9104 : 387U, // ORRv8i8
9105 : 899U, // ORV_VPZ_B
9106 : 963U, // ORV_VPZ_D
9107 : 2307U, // ORV_VPZ_H
9108 : 1091U, // ORV_VPZ_S
9109 : 2U, // PACDA
9110 : 2U, // PACDB
9111 : 0U, // PACDZA
9112 : 0U, // PACDZB
9113 : 259U, // PACGA
9114 : 2U, // PACIA
9115 : 0U, // PACIA1716
9116 : 0U, // PACIASP
9117 : 0U, // PACIAZ
9118 : 2U, // PACIB
9119 : 0U, // PACIB1716
9120 : 0U, // PACIBSP
9121 : 0U, // PACIBZ
9122 : 0U, // PACIZA
9123 : 0U, // PACIZB
9124 : 0U, // PFALSE
9125 : 387U, // PMULLv16i8
9126 : 387U, // PMULLv1i64
9127 : 387U, // PMULLv2i64
9128 : 387U, // PMULLv8i8
9129 : 387U, // PMULv16i8
9130 : 387U, // PMULv8i8
9131 : 899U, // PNEXT_B
9132 : 963U, // PNEXT_D
9133 : 133U, // PNEXT_H
9134 : 1091U, // PNEXT_S
9135 : 27U, // PRFB_D_PZI
9136 : 31U, // PRFB_D_SCALED
9137 : 32U, // PRFB_D_SXTW_SCALED
9138 : 33U, // PRFB_D_UXTW_SCALED
9139 : 5325U, // PRFB_PRI
9140 : 34U, // PRFB_PRR
9141 : 27U, // PRFB_S_PZI
9142 : 35U, // PRFB_S_SXTW_SCALED
9143 : 36U, // PRFB_S_UXTW_SCALED
9144 : 0U, // PRFD_D_PZI
9145 : 37U, // PRFD_D_SCALED
9146 : 38U, // PRFD_D_SXTW_SCALED
9147 : 39U, // PRFD_D_UXTW_SCALED
9148 : 5325U, // PRFD_PRI
9149 : 40U, // PRFD_PRR
9150 : 0U, // PRFD_S_PZI
9151 : 41U, // PRFD_S_SXTW_SCALED
9152 : 42U, // PRFD_S_UXTW_SCALED
9153 : 0U, // PRFH_D_PZI
9154 : 43U, // PRFH_D_SCALED
9155 : 44U, // PRFH_D_SXTW_SCALED
9156 : 45U, // PRFH_D_UXTW_SCALED
9157 : 5325U, // PRFH_PRI
9158 : 46U, // PRFH_PRR
9159 : 0U, // PRFH_S_PZI
9160 : 47U, // PRFH_S_SXTW_SCALED
9161 : 48U, // PRFH_S_UXTW_SCALED
9162 : 0U, // PRFMl
9163 : 6824195U, // PRFMroW
9164 : 7086339U, // PRFMroX
9165 : 5059U, // PRFMui
9166 : 49U, // PRFS_PRR
9167 : 49411U, // PRFUMi
9168 : 0U, // PRFW_D_PZI
9169 : 50U, // PRFW_D_SCALED
9170 : 51U, // PRFW_D_SXTW_SCALED
9171 : 52U, // PRFW_D_UXTW_SCALED
9172 : 5325U, // PRFW_PRI
9173 : 0U, // PRFW_S_PZI
9174 : 53U, // PRFW_S_SXTW_SCALED
9175 : 54U, // PRFW_S_UXTW_SCALED
9176 : 2U, // PTEST_PP
9177 : 2U, // PTRUES_B
9178 : 2U, // PTRUES_D
9179 : 0U, // PTRUES_H
9180 : 2U, // PTRUES_S
9181 : 2U, // PTRUE_B
9182 : 2U, // PTRUE_D
9183 : 0U, // PTRUE_H
9184 : 2U, // PTRUE_S
9185 : 0U, // PUNPKHI_PP
9186 : 0U, // PUNPKLO_PP
9187 : 387U, // RADDHNv2i64_v2i32
9188 : 451U, // RADDHNv2i64_v4i32
9189 : 387U, // RADDHNv4i32_v4i16
9190 : 451U, // RADDHNv4i32_v8i16
9191 : 451U, // RADDHNv8i16_v16i8
9192 : 387U, // RADDHNv8i16_v8i8
9193 : 0U, // RAX1
9194 : 2U, // RBITWr
9195 : 2U, // RBITXr
9196 : 0U, // RBIT_ZPmZ_B
9197 : 64U, // RBIT_ZPmZ_D
9198 : 129U, // RBIT_ZPmZ_H
9199 : 192U, // RBIT_ZPmZ_S
9200 : 2U, // RBITv16i8
9201 : 2U, // RBITv8i8
9202 : 55U, // RDFFRS_PPz
9203 : 0U, // RDFFR_P
9204 : 55U, // RDFFR_PPz
9205 : 2U, // RDVLI_XI
9206 : 0U, // RET
9207 : 0U, // RETAA
9208 : 0U, // RETAB
9209 : 0U, // RET_ReallyLR
9210 : 2U, // REV16Wr
9211 : 2U, // REV16Xr
9212 : 2U, // REV16v16i8
9213 : 2U, // REV16v8i8
9214 : 2U, // REV32Xr
9215 : 2U, // REV32v16i8
9216 : 2U, // REV32v4i16
9217 : 2U, // REV32v8i16
9218 : 2U, // REV32v8i8
9219 : 2U, // REV64v16i8
9220 : 2U, // REV64v2i32
9221 : 2U, // REV64v4i16
9222 : 2U, // REV64v4i32
9223 : 2U, // REV64v8i16
9224 : 2U, // REV64v8i8
9225 : 64U, // REVB_ZPmZ_D
9226 : 129U, // REVB_ZPmZ_H
9227 : 192U, // REVB_ZPmZ_S
9228 : 64U, // REVH_ZPmZ_D
9229 : 192U, // REVH_ZPmZ_S
9230 : 64U, // REVW_ZPmZ_D
9231 : 2U, // REVWr
9232 : 2U, // REVXr
9233 : 2U, // REV_PP_B
9234 : 2U, // REV_PP_D
9235 : 0U, // REV_PP_H
9236 : 2U, // REV_PP_S
9237 : 2U, // REV_ZZ_B
9238 : 2U, // REV_ZZ_D
9239 : 0U, // REV_ZZ_H
9240 : 2U, // REV_ZZ_S
9241 : 0U, // RMIF
9242 : 259U, // RORVWr
9243 : 259U, // RORVXr
9244 : 2371U, // RSHRNv16i8_shift
9245 : 259U, // RSHRNv2i32_shift
9246 : 259U, // RSHRNv4i16_shift
9247 : 2371U, // RSHRNv4i32_shift
9248 : 2371U, // RSHRNv8i16_shift
9249 : 259U, // RSHRNv8i8_shift
9250 : 387U, // RSUBHNv2i64_v2i32
9251 : 451U, // RSUBHNv2i64_v4i32
9252 : 387U, // RSUBHNv4i32_v4i16
9253 : 451U, // RSUBHNv4i32_v8i16
9254 : 451U, // RSUBHNv8i16_v16i8
9255 : 387U, // RSUBHNv8i16_v8i8
9256 : 451U, // SABALv16i8_v8i16
9257 : 451U, // SABALv2i32_v2i64
9258 : 451U, // SABALv4i16_v4i32
9259 : 451U, // SABALv4i32_v2i64
9260 : 451U, // SABALv8i16_v4i32
9261 : 451U, // SABALv8i8_v8i16
9262 : 451U, // SABAv16i8
9263 : 451U, // SABAv2i32
9264 : 451U, // SABAv4i16
9265 : 451U, // SABAv4i32
9266 : 451U, // SABAv8i16
9267 : 451U, // SABAv8i8
9268 : 387U, // SABDLv16i8_v8i16
9269 : 387U, // SABDLv2i32_v2i64
9270 : 387U, // SABDLv4i16_v4i32
9271 : 387U, // SABDLv4i32_v2i64
9272 : 387U, // SABDLv8i16_v4i32
9273 : 387U, // SABDLv8i8_v8i16
9274 : 271232U, // SABD_ZPmZ_B
9275 : 533440U, // SABD_ZPmZ_D
9276 : 812037U, // SABD_ZPmZ_H
9277 : 1057856U, // SABD_ZPmZ_S
9278 : 387U, // SABDv16i8
9279 : 387U, // SABDv2i32
9280 : 387U, // SABDv4i16
9281 : 387U, // SABDv4i32
9282 : 387U, // SABDv8i16
9283 : 387U, // SABDv8i8
9284 : 2U, // SADALPv16i8_v8i16
9285 : 2U, // SADALPv2i32_v1i64
9286 : 2U, // SADALPv4i16_v2i32
9287 : 2U, // SADALPv4i32_v2i64
9288 : 2U, // SADALPv8i16_v4i32
9289 : 2U, // SADALPv8i8_v4i16
9290 : 2U, // SADDLPv16i8_v8i16
9291 : 2U, // SADDLPv2i32_v1i64
9292 : 2U, // SADDLPv4i16_v2i32
9293 : 2U, // SADDLPv4i32_v2i64
9294 : 2U, // SADDLPv8i16_v4i32
9295 : 2U, // SADDLPv8i8_v4i16
9296 : 2U, // SADDLVv16i8v
9297 : 2U, // SADDLVv4i16v
9298 : 2U, // SADDLVv4i32v
9299 : 2U, // SADDLVv8i16v
9300 : 2U, // SADDLVv8i8v
9301 : 387U, // SADDLv16i8_v8i16
9302 : 387U, // SADDLv2i32_v2i64
9303 : 387U, // SADDLv4i16_v4i32
9304 : 387U, // SADDLv4i32_v2i64
9305 : 387U, // SADDLv8i16_v4i32
9306 : 387U, // SADDLv8i8_v8i16
9307 : 899U, // SADDV_VPZ_B
9308 : 2307U, // SADDV_VPZ_H
9309 : 1091U, // SADDV_VPZ_S
9310 : 387U, // SADDWv16i8_v8i16
9311 : 387U, // SADDWv2i32_v2i64
9312 : 387U, // SADDWv4i16_v4i32
9313 : 387U, // SADDWv4i32_v2i64
9314 : 387U, // SADDWv8i16_v4i32
9315 : 387U, // SADDWv8i8_v8i16
9316 : 0U, // SB
9317 : 259U, // SBCSWr
9318 : 259U, // SBCSXr
9319 : 259U, // SBCWr
9320 : 259U, // SBCXr
9321 : 8451U, // SBFMWri
9322 : 8451U, // SBFMXri
9323 : 259U, // SCVTFSWDri
9324 : 259U, // SCVTFSWHri
9325 : 259U, // SCVTFSWSri
9326 : 259U, // SCVTFSXDri
9327 : 259U, // SCVTFSXHri
9328 : 259U, // SCVTFSXSri
9329 : 2U, // SCVTFUWDri
9330 : 2U, // SCVTFUWHri
9331 : 2U, // SCVTFUWSri
9332 : 2U, // SCVTFUXDri
9333 : 2U, // SCVTFUXHri
9334 : 2U, // SCVTFUXSri
9335 : 64U, // SCVTF_ZPmZ_DtoD
9336 : 151U, // SCVTF_ZPmZ_DtoH
9337 : 64U, // SCVTF_ZPmZ_DtoS
9338 : 129U, // SCVTF_ZPmZ_HtoH
9339 : 192U, // SCVTF_ZPmZ_StoD
9340 : 146U, // SCVTF_ZPmZ_StoH
9341 : 192U, // SCVTF_ZPmZ_StoS
9342 : 259U, // SCVTFd
9343 : 259U, // SCVTFh
9344 : 259U, // SCVTFs
9345 : 2U, // SCVTFv1i16
9346 : 2U, // SCVTFv1i32
9347 : 2U, // SCVTFv1i64
9348 : 2U, // SCVTFv2f32
9349 : 2U, // SCVTFv2f64
9350 : 259U, // SCVTFv2i32_shift
9351 : 259U, // SCVTFv2i64_shift
9352 : 2U, // SCVTFv4f16
9353 : 2U, // SCVTFv4f32
9354 : 259U, // SCVTFv4i16_shift
9355 : 259U, // SCVTFv4i32_shift
9356 : 2U, // SCVTFv8f16
9357 : 259U, // SCVTFv8i16_shift
9358 : 533440U, // SDIVR_ZPmZ_D
9359 : 1057856U, // SDIVR_ZPmZ_S
9360 : 259U, // SDIVWr
9361 : 259U, // SDIVXr
9362 : 533440U, // SDIV_ZPmZ_D
9363 : 1057856U, // SDIV_ZPmZ_S
9364 : 56U, // SDOT_ZZZI_D
9365 : 56U, // SDOT_ZZZI_S
9366 : 2U, // SDOT_ZZZ_D
9367 : 2U, // SDOT_ZZZ_S
9368 : 876995U, // SDOTlanev16i8
9369 : 876995U, // SDOTlanev8i8
9370 : 0U, // SDOTv16i8
9371 : 0U, // SDOTv8i8
9372 : 271235U, // SEL_PPPP
9373 : 271235U, // SEL_ZPZZ_B
9374 : 533443U, // SEL_ZPZZ_D
9375 : 812037U, // SEL_ZPZZ_H
9376 : 1057859U, // SEL_ZPZZ_S
9377 : 0U, // SETF16
9378 : 0U, // SETF8
9379 : 0U, // SETFFR
9380 : 451U, // SHA1Crrr
9381 : 2U, // SHA1Hrr
9382 : 451U, // SHA1Mrrr
9383 : 451U, // SHA1Prrr
9384 : 451U, // SHA1SU0rrr
9385 : 2U, // SHA1SU1rr
9386 : 451U, // SHA256H2rrr
9387 : 451U, // SHA256Hrrr
9388 : 2U, // SHA256SU0rr
9389 : 451U, // SHA256SU1rrr
9390 : 0U, // SHA512H
9391 : 0U, // SHA512H2
9392 : 0U, // SHA512SU0
9393 : 0U, // SHA512SU1
9394 : 387U, // SHADDv16i8
9395 : 387U, // SHADDv2i32
9396 : 387U, // SHADDv4i16
9397 : 387U, // SHADDv4i32
9398 : 387U, // SHADDv8i16
9399 : 387U, // SHADDv8i8
9400 : 57U, // SHLLv16i8
9401 : 58U, // SHLLv2i32
9402 : 59U, // SHLLv4i16
9403 : 58U, // SHLLv4i32
9404 : 59U, // SHLLv8i16
9405 : 57U, // SHLLv8i8
9406 : 259U, // SHLd
9407 : 259U, // SHLv16i8_shift
9408 : 259U, // SHLv2i32_shift
9409 : 259U, // SHLv2i64_shift
9410 : 259U, // SHLv4i16_shift
9411 : 259U, // SHLv4i32_shift
9412 : 259U, // SHLv8i16_shift
9413 : 259U, // SHLv8i8_shift
9414 : 2371U, // SHRNv16i8_shift
9415 : 259U, // SHRNv2i32_shift
9416 : 259U, // SHRNv4i16_shift
9417 : 2371U, // SHRNv4i32_shift
9418 : 2371U, // SHRNv8i16_shift
9419 : 259U, // SHRNv8i8_shift
9420 : 387U, // SHSUBv16i8
9421 : 387U, // SHSUBv2i32
9422 : 387U, // SHSUBv4i16
9423 : 387U, // SHSUBv4i32
9424 : 387U, // SHSUBv8i16
9425 : 387U, // SHSUBv8i8
9426 : 2371U, // SLId
9427 : 2371U, // SLIv16i8_shift
9428 : 2371U, // SLIv2i32_shift
9429 : 2371U, // SLIv2i64_shift
9430 : 2371U, // SLIv4i16_shift
9431 : 2371U, // SLIv4i32_shift
9432 : 2371U, // SLIv8i16_shift
9433 : 2371U, // SLIv8i8_shift
9434 : 0U, // SM3PARTW1
9435 : 0U, // SM3PARTW2
9436 : 0U, // SM3SS1
9437 : 0U, // SM3TT1A
9438 : 0U, // SM3TT1B
9439 : 0U, // SM3TT2A
9440 : 0U, // SM3TT2B
9441 : 0U, // SM4E
9442 : 0U, // SM4ENCKEY
9443 : 8451U, // SMADDLrrr
9444 : 387U, // SMAXPv16i8
9445 : 387U, // SMAXPv2i32
9446 : 387U, // SMAXPv4i16
9447 : 387U, // SMAXPv4i32
9448 : 387U, // SMAXPv8i16
9449 : 387U, // SMAXPv8i8
9450 : 899U, // SMAXV_VPZ_B
9451 : 963U, // SMAXV_VPZ_D
9452 : 2307U, // SMAXV_VPZ_H
9453 : 1091U, // SMAXV_VPZ_S
9454 : 2U, // SMAXVv16i8v
9455 : 2U, // SMAXVv4i16v
9456 : 2U, // SMAXVv4i32v
9457 : 2U, // SMAXVv8i16v
9458 : 2U, // SMAXVv8i8v
9459 : 259U, // SMAX_ZI_B
9460 : 259U, // SMAX_ZI_D
9461 : 8U, // SMAX_ZI_H
9462 : 259U, // SMAX_ZI_S
9463 : 271232U, // SMAX_ZPmZ_B
9464 : 533440U, // SMAX_ZPmZ_D
9465 : 812037U, // SMAX_ZPmZ_H
9466 : 1057856U, // SMAX_ZPmZ_S
9467 : 387U, // SMAXv16i8
9468 : 387U, // SMAXv2i32
9469 : 387U, // SMAXv4i16
9470 : 387U, // SMAXv4i32
9471 : 387U, // SMAXv8i16
9472 : 387U, // SMAXv8i8
9473 : 0U, // SMC
9474 : 387U, // SMINPv16i8
9475 : 387U, // SMINPv2i32
9476 : 387U, // SMINPv4i16
9477 : 387U, // SMINPv4i32
9478 : 387U, // SMINPv8i16
9479 : 387U, // SMINPv8i8
9480 : 899U, // SMINV_VPZ_B
9481 : 963U, // SMINV_VPZ_D
9482 : 2307U, // SMINV_VPZ_H
9483 : 1091U, // SMINV_VPZ_S
9484 : 2U, // SMINVv16i8v
9485 : 2U, // SMINVv4i16v
9486 : 2U, // SMINVv4i32v
9487 : 2U, // SMINVv8i16v
9488 : 2U, // SMINVv8i8v
9489 : 259U, // SMIN_ZI_B
9490 : 259U, // SMIN_ZI_D
9491 : 8U, // SMIN_ZI_H
9492 : 259U, // SMIN_ZI_S
9493 : 271232U, // SMIN_ZPmZ_B
9494 : 533440U, // SMIN_ZPmZ_D
9495 : 812037U, // SMIN_ZPmZ_H
9496 : 1057856U, // SMIN_ZPmZ_S
9497 : 387U, // SMINv16i8
9498 : 387U, // SMINv2i32
9499 : 387U, // SMINv4i16
9500 : 387U, // SMINv4i32
9501 : 387U, // SMINv8i16
9502 : 387U, // SMINv8i8
9503 : 451U, // SMLALv16i8_v8i16
9504 : 876995U, // SMLALv2i32_indexed
9505 : 451U, // SMLALv2i32_v2i64
9506 : 876995U, // SMLALv4i16_indexed
9507 : 451U, // SMLALv4i16_v4i32
9508 : 876995U, // SMLALv4i32_indexed
9509 : 451U, // SMLALv4i32_v2i64
9510 : 876995U, // SMLALv8i16_indexed
9511 : 451U, // SMLALv8i16_v4i32
9512 : 451U, // SMLALv8i8_v8i16
9513 : 451U, // SMLSLv16i8_v8i16
9514 : 876995U, // SMLSLv2i32_indexed
9515 : 451U, // SMLSLv2i32_v2i64
9516 : 876995U, // SMLSLv4i16_indexed
9517 : 451U, // SMLSLv4i16_v4i32
9518 : 876995U, // SMLSLv4i32_indexed
9519 : 451U, // SMLSLv4i32_v2i64
9520 : 876995U, // SMLSLv8i16_indexed
9521 : 451U, // SMLSLv8i16_v4i32
9522 : 451U, // SMLSLv8i8_v8i16
9523 : 15U, // SMOVvi16to32
9524 : 15U, // SMOVvi16to64
9525 : 15U, // SMOVvi32to64
9526 : 15U, // SMOVvi8to32
9527 : 15U, // SMOVvi8to64
9528 : 8451U, // SMSUBLrrr
9529 : 271232U, // SMULH_ZPmZ_B
9530 : 533440U, // SMULH_ZPmZ_D
9531 : 812037U, // SMULH_ZPmZ_H
9532 : 1057856U, // SMULH_ZPmZ_S
9533 : 259U, // SMULHrr
9534 : 387U, // SMULLv16i8_v8i16
9535 : 106883U, // SMULLv2i32_indexed
9536 : 387U, // SMULLv2i32_v2i64
9537 : 106883U, // SMULLv4i16_indexed
9538 : 387U, // SMULLv4i16_v4i32
9539 : 106883U, // SMULLv4i32_indexed
9540 : 387U, // SMULLv4i32_v2i64
9541 : 106883U, // SMULLv8i16_indexed
9542 : 387U, // SMULLv8i16_v4i32
9543 : 387U, // SMULLv8i8_v8i16
9544 : 271235U, // SPLICE_ZPZ_B
9545 : 533443U, // SPLICE_ZPZ_D
9546 : 812037U, // SPLICE_ZPZ_H
9547 : 1057859U, // SPLICE_ZPZ_S
9548 : 2U, // SQABSv16i8
9549 : 2U, // SQABSv1i16
9550 : 2U, // SQABSv1i32
9551 : 2U, // SQABSv1i64
9552 : 2U, // SQABSv1i8
9553 : 2U, // SQABSv2i32
9554 : 2U, // SQABSv2i64
9555 : 2U, // SQABSv4i16
9556 : 2U, // SQABSv4i32
9557 : 2U, // SQABSv8i16
9558 : 2U, // SQABSv8i8
9559 : 707U, // SQADD_ZI_B
9560 : 771U, // SQADD_ZI_D
9561 : 4U, // SQADD_ZI_H
9562 : 835U, // SQADD_ZI_S
9563 : 899U, // SQADD_ZZZ_B
9564 : 963U, // SQADD_ZZZ_D
9565 : 133U, // SQADD_ZZZ_H
9566 : 1091U, // SQADD_ZZZ_S
9567 : 387U, // SQADDv16i8
9568 : 259U, // SQADDv1i16
9569 : 259U, // SQADDv1i32
9570 : 259U, // SQADDv1i64
9571 : 259U, // SQADDv1i8
9572 : 387U, // SQADDv2i32
9573 : 387U, // SQADDv2i64
9574 : 387U, // SQADDv4i16
9575 : 387U, // SQADDv4i32
9576 : 387U, // SQADDv8i16
9577 : 387U, // SQADDv8i8
9578 : 0U, // SQDECB_XPiI
9579 : 0U, // SQDECB_XPiWdI
9580 : 0U, // SQDECD_XPiI
9581 : 0U, // SQDECD_XPiWdI
9582 : 0U, // SQDECD_ZPiI
9583 : 0U, // SQDECH_XPiI
9584 : 0U, // SQDECH_XPiWdI
9585 : 0U, // SQDECH_ZPiI
9586 : 5379U, // SQDECP_XPWd_B
9587 : 5379U, // SQDECP_XPWd_D
9588 : 5379U, // SQDECP_XPWd_H
9589 : 5379U, // SQDECP_XPWd_S
9590 : 2U, // SQDECP_XP_B
9591 : 2U, // SQDECP_XP_D
9592 : 2U, // SQDECP_XP_H
9593 : 2U, // SQDECP_XP_S
9594 : 2U, // SQDECP_ZP_D
9595 : 0U, // SQDECP_ZP_H
9596 : 2U, // SQDECP_ZP_S
9597 : 0U, // SQDECW_XPiI
9598 : 0U, // SQDECW_XPiWdI
9599 : 0U, // SQDECW_ZPiI
9600 : 2371U, // SQDMLALi16
9601 : 2371U, // SQDMLALi32
9602 : 876995U, // SQDMLALv1i32_indexed
9603 : 876995U, // SQDMLALv1i64_indexed
9604 : 876995U, // SQDMLALv2i32_indexed
9605 : 451U, // SQDMLALv2i32_v2i64
9606 : 876995U, // SQDMLALv4i16_indexed
9607 : 451U, // SQDMLALv4i16_v4i32
9608 : 876995U, // SQDMLALv4i32_indexed
9609 : 451U, // SQDMLALv4i32_v2i64
9610 : 876995U, // SQDMLALv8i16_indexed
9611 : 451U, // SQDMLALv8i16_v4i32
9612 : 2371U, // SQDMLSLi16
9613 : 2371U, // SQDMLSLi32
9614 : 876995U, // SQDMLSLv1i32_indexed
9615 : 876995U, // SQDMLSLv1i64_indexed
9616 : 876995U, // SQDMLSLv2i32_indexed
9617 : 451U, // SQDMLSLv2i32_v2i64
9618 : 876995U, // SQDMLSLv4i16_indexed
9619 : 451U, // SQDMLSLv4i16_v4i32
9620 : 876995U, // SQDMLSLv4i32_indexed
9621 : 451U, // SQDMLSLv4i32_v2i64
9622 : 876995U, // SQDMLSLv8i16_indexed
9623 : 451U, // SQDMLSLv8i16_v4i32
9624 : 259U, // SQDMULHv1i16
9625 : 106883U, // SQDMULHv1i16_indexed
9626 : 259U, // SQDMULHv1i32
9627 : 106883U, // SQDMULHv1i32_indexed
9628 : 387U, // SQDMULHv2i32
9629 : 106883U, // SQDMULHv2i32_indexed
9630 : 387U, // SQDMULHv4i16
9631 : 106883U, // SQDMULHv4i16_indexed
9632 : 387U, // SQDMULHv4i32
9633 : 106883U, // SQDMULHv4i32_indexed
9634 : 387U, // SQDMULHv8i16
9635 : 106883U, // SQDMULHv8i16_indexed
9636 : 259U, // SQDMULLi16
9637 : 259U, // SQDMULLi32
9638 : 106883U, // SQDMULLv1i32_indexed
9639 : 106883U, // SQDMULLv1i64_indexed
9640 : 106883U, // SQDMULLv2i32_indexed
9641 : 387U, // SQDMULLv2i32_v2i64
9642 : 106883U, // SQDMULLv4i16_indexed
9643 : 387U, // SQDMULLv4i16_v4i32
9644 : 106883U, // SQDMULLv4i32_indexed
9645 : 387U, // SQDMULLv4i32_v2i64
9646 : 106883U, // SQDMULLv8i16_indexed
9647 : 387U, // SQDMULLv8i16_v4i32
9648 : 0U, // SQINCB_XPiI
9649 : 0U, // SQINCB_XPiWdI
9650 : 0U, // SQINCD_XPiI
9651 : 0U, // SQINCD_XPiWdI
9652 : 0U, // SQINCD_ZPiI
9653 : 0U, // SQINCH_XPiI
9654 : 0U, // SQINCH_XPiWdI
9655 : 0U, // SQINCH_ZPiI
9656 : 5379U, // SQINCP_XPWd_B
9657 : 5379U, // SQINCP_XPWd_D
9658 : 5379U, // SQINCP_XPWd_H
9659 : 5379U, // SQINCP_XPWd_S
9660 : 2U, // SQINCP_XP_B
9661 : 2U, // SQINCP_XP_D
9662 : 2U, // SQINCP_XP_H
9663 : 2U, // SQINCP_XP_S
9664 : 2U, // SQINCP_ZP_D
9665 : 0U, // SQINCP_ZP_H
9666 : 2U, // SQINCP_ZP_S
9667 : 0U, // SQINCW_XPiI
9668 : 0U, // SQINCW_XPiWdI
9669 : 0U, // SQINCW_ZPiI
9670 : 2U, // SQNEGv16i8
9671 : 2U, // SQNEGv1i16
9672 : 2U, // SQNEGv1i32
9673 : 2U, // SQNEGv1i64
9674 : 2U, // SQNEGv1i8
9675 : 2U, // SQNEGv2i32
9676 : 2U, // SQNEGv2i64
9677 : 2U, // SQNEGv4i16
9678 : 2U, // SQNEGv4i32
9679 : 2U, // SQNEGv8i16
9680 : 2U, // SQNEGv8i8
9681 : 876995U, // SQRDMLAHi16_indexed
9682 : 876995U, // SQRDMLAHi32_indexed
9683 : 2371U, // SQRDMLAHv1i16
9684 : 2371U, // SQRDMLAHv1i32
9685 : 451U, // SQRDMLAHv2i32
9686 : 876995U, // SQRDMLAHv2i32_indexed
9687 : 451U, // SQRDMLAHv4i16
9688 : 876995U, // SQRDMLAHv4i16_indexed
9689 : 451U, // SQRDMLAHv4i32
9690 : 876995U, // SQRDMLAHv4i32_indexed
9691 : 451U, // SQRDMLAHv8i16
9692 : 876995U, // SQRDMLAHv8i16_indexed
9693 : 876995U, // SQRDMLSHi16_indexed
9694 : 876995U, // SQRDMLSHi32_indexed
9695 : 2371U, // SQRDMLSHv1i16
9696 : 2371U, // SQRDMLSHv1i32
9697 : 451U, // SQRDMLSHv2i32
9698 : 876995U, // SQRDMLSHv2i32_indexed
9699 : 451U, // SQRDMLSHv4i16
9700 : 876995U, // SQRDMLSHv4i16_indexed
9701 : 451U, // SQRDMLSHv4i32
9702 : 876995U, // SQRDMLSHv4i32_indexed
9703 : 451U, // SQRDMLSHv8i16
9704 : 876995U, // SQRDMLSHv8i16_indexed
9705 : 259U, // SQRDMULHv1i16
9706 : 106883U, // SQRDMULHv1i16_indexed
9707 : 259U, // SQRDMULHv1i32
9708 : 106883U, // SQRDMULHv1i32_indexed
9709 : 387U, // SQRDMULHv2i32
9710 : 106883U, // SQRDMULHv2i32_indexed
9711 : 387U, // SQRDMULHv4i16
9712 : 106883U, // SQRDMULHv4i16_indexed
9713 : 387U, // SQRDMULHv4i32
9714 : 106883U, // SQRDMULHv4i32_indexed
9715 : 387U, // SQRDMULHv8i16
9716 : 106883U, // SQRDMULHv8i16_indexed
9717 : 387U, // SQRSHLv16i8
9718 : 259U, // SQRSHLv1i16
9719 : 259U, // SQRSHLv1i32
9720 : 259U, // SQRSHLv1i64
9721 : 259U, // SQRSHLv1i8
9722 : 387U, // SQRSHLv2i32
9723 : 387U, // SQRSHLv2i64
9724 : 387U, // SQRSHLv4i16
9725 : 387U, // SQRSHLv4i32
9726 : 387U, // SQRSHLv8i16
9727 : 387U, // SQRSHLv8i8
9728 : 259U, // SQRSHRNb
9729 : 259U, // SQRSHRNh
9730 : 259U, // SQRSHRNs
9731 : 2371U, // SQRSHRNv16i8_shift
9732 : 259U, // SQRSHRNv2i32_shift
9733 : 259U, // SQRSHRNv4i16_shift
9734 : 2371U, // SQRSHRNv4i32_shift
9735 : 2371U, // SQRSHRNv8i16_shift
9736 : 259U, // SQRSHRNv8i8_shift
9737 : 259U, // SQRSHRUNb
9738 : 259U, // SQRSHRUNh
9739 : 259U, // SQRSHRUNs
9740 : 2371U, // SQRSHRUNv16i8_shift
9741 : 259U, // SQRSHRUNv2i32_shift
9742 : 259U, // SQRSHRUNv4i16_shift
9743 : 2371U, // SQRSHRUNv4i32_shift
9744 : 2371U, // SQRSHRUNv8i16_shift
9745 : 259U, // SQRSHRUNv8i8_shift
9746 : 259U, // SQSHLUb
9747 : 259U, // SQSHLUd
9748 : 259U, // SQSHLUh
9749 : 259U, // SQSHLUs
9750 : 259U, // SQSHLUv16i8_shift
9751 : 259U, // SQSHLUv2i32_shift
9752 : 259U, // SQSHLUv2i64_shift
9753 : 259U, // SQSHLUv4i16_shift
9754 : 259U, // SQSHLUv4i32_shift
9755 : 259U, // SQSHLUv8i16_shift
9756 : 259U, // SQSHLUv8i8_shift
9757 : 259U, // SQSHLb
9758 : 259U, // SQSHLd
9759 : 259U, // SQSHLh
9760 : 259U, // SQSHLs
9761 : 387U, // SQSHLv16i8
9762 : 259U, // SQSHLv16i8_shift
9763 : 259U, // SQSHLv1i16
9764 : 259U, // SQSHLv1i32
9765 : 259U, // SQSHLv1i64
9766 : 259U, // SQSHLv1i8
9767 : 387U, // SQSHLv2i32
9768 : 259U, // SQSHLv2i32_shift
9769 : 387U, // SQSHLv2i64
9770 : 259U, // SQSHLv2i64_shift
9771 : 387U, // SQSHLv4i16
9772 : 259U, // SQSHLv4i16_shift
9773 : 387U, // SQSHLv4i32
9774 : 259U, // SQSHLv4i32_shift
9775 : 387U, // SQSHLv8i16
9776 : 259U, // SQSHLv8i16_shift
9777 : 387U, // SQSHLv8i8
9778 : 259U, // SQSHLv8i8_shift
9779 : 259U, // SQSHRNb
9780 : 259U, // SQSHRNh
9781 : 259U, // SQSHRNs
9782 : 2371U, // SQSHRNv16i8_shift
9783 : 259U, // SQSHRNv2i32_shift
9784 : 259U, // SQSHRNv4i16_shift
9785 : 2371U, // SQSHRNv4i32_shift
9786 : 2371U, // SQSHRNv8i16_shift
9787 : 259U, // SQSHRNv8i8_shift
9788 : 259U, // SQSHRUNb
9789 : 259U, // SQSHRUNh
9790 : 259U, // SQSHRUNs
9791 : 2371U, // SQSHRUNv16i8_shift
9792 : 259U, // SQSHRUNv2i32_shift
9793 : 259U, // SQSHRUNv4i16_shift
9794 : 2371U, // SQSHRUNv4i32_shift
9795 : 2371U, // SQSHRUNv8i16_shift
9796 : 259U, // SQSHRUNv8i8_shift
9797 : 707U, // SQSUB_ZI_B
9798 : 771U, // SQSUB_ZI_D
9799 : 4U, // SQSUB_ZI_H
9800 : 835U, // SQSUB_ZI_S
9801 : 899U, // SQSUB_ZZZ_B
9802 : 963U, // SQSUB_ZZZ_D
9803 : 133U, // SQSUB_ZZZ_H
9804 : 1091U, // SQSUB_ZZZ_S
9805 : 387U, // SQSUBv16i8
9806 : 259U, // SQSUBv1i16
9807 : 259U, // SQSUBv1i32
9808 : 259U, // SQSUBv1i64
9809 : 259U, // SQSUBv1i8
9810 : 387U, // SQSUBv2i32
9811 : 387U, // SQSUBv2i64
9812 : 387U, // SQSUBv4i16
9813 : 387U, // SQSUBv4i32
9814 : 387U, // SQSUBv8i16
9815 : 387U, // SQSUBv8i8
9816 : 2U, // SQXTNv16i8
9817 : 2U, // SQXTNv1i16
9818 : 2U, // SQXTNv1i32
9819 : 2U, // SQXTNv1i8
9820 : 2U, // SQXTNv2i32
9821 : 2U, // SQXTNv4i16
9822 : 2U, // SQXTNv4i32
9823 : 2U, // SQXTNv8i16
9824 : 2U, // SQXTNv8i8
9825 : 2U, // SQXTUNv16i8
9826 : 2U, // SQXTUNv1i16
9827 : 2U, // SQXTUNv1i32
9828 : 2U, // SQXTUNv1i8
9829 : 2U, // SQXTUNv2i32
9830 : 2U, // SQXTUNv4i16
9831 : 2U, // SQXTUNv4i32
9832 : 2U, // SQXTUNv8i16
9833 : 2U, // SQXTUNv8i8
9834 : 387U, // SRHADDv16i8
9835 : 387U, // SRHADDv2i32
9836 : 387U, // SRHADDv4i16
9837 : 387U, // SRHADDv4i32
9838 : 387U, // SRHADDv8i16
9839 : 387U, // SRHADDv8i8
9840 : 2371U, // SRId
9841 : 2371U, // SRIv16i8_shift
9842 : 2371U, // SRIv2i32_shift
9843 : 2371U, // SRIv2i64_shift
9844 : 2371U, // SRIv4i16_shift
9845 : 2371U, // SRIv4i32_shift
9846 : 2371U, // SRIv8i16_shift
9847 : 2371U, // SRIv8i8_shift
9848 : 387U, // SRSHLv16i8
9849 : 259U, // SRSHLv1i64
9850 : 387U, // SRSHLv2i32
9851 : 387U, // SRSHLv2i64
9852 : 387U, // SRSHLv4i16
9853 : 387U, // SRSHLv4i32
9854 : 387U, // SRSHLv8i16
9855 : 387U, // SRSHLv8i8
9856 : 259U, // SRSHRd
9857 : 259U, // SRSHRv16i8_shift
9858 : 259U, // SRSHRv2i32_shift
9859 : 259U, // SRSHRv2i64_shift
9860 : 259U, // SRSHRv4i16_shift
9861 : 259U, // SRSHRv4i32_shift
9862 : 259U, // SRSHRv8i16_shift
9863 : 259U, // SRSHRv8i8_shift
9864 : 2371U, // SRSRAd
9865 : 2371U, // SRSRAv16i8_shift
9866 : 2371U, // SRSRAv2i32_shift
9867 : 2371U, // SRSRAv2i64_shift
9868 : 2371U, // SRSRAv4i16_shift
9869 : 2371U, // SRSRAv4i32_shift
9870 : 2371U, // SRSRAv8i16_shift
9871 : 2371U, // SRSRAv8i8_shift
9872 : 259U, // SSHLLv16i8_shift
9873 : 259U, // SSHLLv2i32_shift
9874 : 259U, // SSHLLv4i16_shift
9875 : 259U, // SSHLLv4i32_shift
9876 : 259U, // SSHLLv8i16_shift
9877 : 259U, // SSHLLv8i8_shift
9878 : 387U, // SSHLv16i8
9879 : 259U, // SSHLv1i64
9880 : 387U, // SSHLv2i32
9881 : 387U, // SSHLv2i64
9882 : 387U, // SSHLv4i16
9883 : 387U, // SSHLv4i32
9884 : 387U, // SSHLv8i16
9885 : 387U, // SSHLv8i8
9886 : 259U, // SSHRd
9887 : 259U, // SSHRv16i8_shift
9888 : 259U, // SSHRv2i32_shift
9889 : 259U, // SSHRv2i64_shift
9890 : 259U, // SSHRv4i16_shift
9891 : 259U, // SSHRv4i32_shift
9892 : 259U, // SSHRv8i16_shift
9893 : 259U, // SSHRv8i8_shift
9894 : 2371U, // SSRAd
9895 : 2371U, // SSRAv16i8_shift
9896 : 2371U, // SSRAv2i32_shift
9897 : 2371U, // SSRAv2i64_shift
9898 : 2371U, // SSRAv4i16_shift
9899 : 2371U, // SSRAv4i32_shift
9900 : 2371U, // SSRAv8i16_shift
9901 : 2371U, // SSRAv8i8_shift
9902 : 3203U, // SST1B_D
9903 : 3149U, // SST1B_D_IMM
9904 : 3267U, // SST1B_D_SXTW
9905 : 3331U, // SST1B_D_UXTW
9906 : 3149U, // SST1B_S_IMM
9907 : 3395U, // SST1B_S_SXTW
9908 : 3459U, // SST1B_S_UXTW
9909 : 3203U, // SST1D
9910 : 24U, // SST1D_IMM
9911 : 3523U, // SST1D_SCALED
9912 : 3267U, // SST1D_SXTW
9913 : 3587U, // SST1D_SXTW_SCALED
9914 : 3331U, // SST1D_UXTW
9915 : 3651U, // SST1D_UXTW_SCALED
9916 : 3203U, // SST1H_D
9917 : 25U, // SST1H_D_IMM
9918 : 3715U, // SST1H_D_SCALED
9919 : 3267U, // SST1H_D_SXTW
9920 : 3779U, // SST1H_D_SXTW_SCALED
9921 : 3331U, // SST1H_D_UXTW
9922 : 3843U, // SST1H_D_UXTW_SCALED
9923 : 25U, // SST1H_S_IMM
9924 : 3395U, // SST1H_S_SXTW
9925 : 3907U, // SST1H_S_SXTW_SCALED
9926 : 3459U, // SST1H_S_UXTW
9927 : 3971U, // SST1H_S_UXTW_SCALED
9928 : 3203U, // SST1W_D
9929 : 26U, // SST1W_D_IMM
9930 : 4035U, // SST1W_D_SCALED
9931 : 3267U, // SST1W_D_SXTW
9932 : 4099U, // SST1W_D_SXTW_SCALED
9933 : 3331U, // SST1W_D_UXTW
9934 : 4163U, // SST1W_D_UXTW_SCALED
9935 : 26U, // SST1W_IMM
9936 : 3395U, // SST1W_SXTW
9937 : 4227U, // SST1W_SXTW_SCALED
9938 : 3459U, // SST1W_UXTW
9939 : 4291U, // SST1W_UXTW_SCALED
9940 : 387U, // SSUBLv16i8_v8i16
9941 : 387U, // SSUBLv2i32_v2i64
9942 : 387U, // SSUBLv4i16_v4i32
9943 : 387U, // SSUBLv4i32_v2i64
9944 : 387U, // SSUBLv8i16_v4i32
9945 : 387U, // SSUBLv8i8_v8i16
9946 : 387U, // SSUBWv16i8_v8i16
9947 : 387U, // SSUBWv2i32_v2i64
9948 : 387U, // SSUBWv4i16_v4i32
9949 : 387U, // SSUBWv4i32_v2i64
9950 : 387U, // SSUBWv8i16_v4i32
9951 : 387U, // SSUBWv8i8_v8i16
9952 : 4355U, // ST1B
9953 : 4355U, // ST1B_D
9954 : 125251U, // ST1B_D_IMM
9955 : 4355U, // ST1B_H
9956 : 125251U, // ST1B_H_IMM
9957 : 125251U, // ST1B_IMM
9958 : 4355U, // ST1B_S
9959 : 125251U, // ST1B_S_IMM
9960 : 4419U, // ST1D
9961 : 125251U, // ST1D_IMM
9962 : 0U, // ST1Fourv16b
9963 : 0U, // ST1Fourv16b_POST
9964 : 0U, // ST1Fourv1d
9965 : 0U, // ST1Fourv1d_POST
9966 : 0U, // ST1Fourv2d
9967 : 0U, // ST1Fourv2d_POST
9968 : 0U, // ST1Fourv2s
9969 : 0U, // ST1Fourv2s_POST
9970 : 0U, // ST1Fourv4h
9971 : 0U, // ST1Fourv4h_POST
9972 : 0U, // ST1Fourv4s
9973 : 0U, // ST1Fourv4s_POST
9974 : 0U, // ST1Fourv8b
9975 : 0U, // ST1Fourv8b_POST
9976 : 0U, // ST1Fourv8h
9977 : 0U, // ST1Fourv8h_POST
9978 : 4483U, // ST1H
9979 : 4483U, // ST1H_D
9980 : 125251U, // ST1H_D_IMM
9981 : 125251U, // ST1H_IMM
9982 : 4483U, // ST1H_S
9983 : 125251U, // ST1H_S_IMM
9984 : 0U, // ST1Onev16b
9985 : 0U, // ST1Onev16b_POST
9986 : 0U, // ST1Onev1d
9987 : 0U, // ST1Onev1d_POST
9988 : 0U, // ST1Onev2d
9989 : 0U, // ST1Onev2d_POST
9990 : 0U, // ST1Onev2s
9991 : 0U, // ST1Onev2s_POST
9992 : 0U, // ST1Onev4h
9993 : 0U, // ST1Onev4h_POST
9994 : 0U, // ST1Onev4s
9995 : 0U, // ST1Onev4s_POST
9996 : 0U, // ST1Onev8b
9997 : 0U, // ST1Onev8b_POST
9998 : 0U, // ST1Onev8h
9999 : 0U, // ST1Onev8h_POST
10000 : 0U, // ST1Threev16b
10001 : 0U, // ST1Threev16b_POST
10002 : 0U, // ST1Threev1d
10003 : 0U, // ST1Threev1d_POST
10004 : 0U, // ST1Threev2d
10005 : 0U, // ST1Threev2d_POST
10006 : 0U, // ST1Threev2s
10007 : 0U, // ST1Threev2s_POST
10008 : 0U, // ST1Threev4h
10009 : 0U, // ST1Threev4h_POST
10010 : 0U, // ST1Threev4s
10011 : 0U, // ST1Threev4s_POST
10012 : 0U, // ST1Threev8b
10013 : 0U, // ST1Threev8b_POST
10014 : 0U, // ST1Threev8h
10015 : 0U, // ST1Threev8h_POST
10016 : 0U, // ST1Twov16b
10017 : 0U, // ST1Twov16b_POST
10018 : 0U, // ST1Twov1d
10019 : 0U, // ST1Twov1d_POST
10020 : 0U, // ST1Twov2d
10021 : 0U, // ST1Twov2d_POST
10022 : 0U, // ST1Twov2s
10023 : 0U, // ST1Twov2s_POST
10024 : 0U, // ST1Twov4h
10025 : 0U, // ST1Twov4h_POST
10026 : 0U, // ST1Twov4s
10027 : 0U, // ST1Twov4s_POST
10028 : 0U, // ST1Twov8b
10029 : 0U, // ST1Twov8b_POST
10030 : 0U, // ST1Twov8h
10031 : 0U, // ST1Twov8h_POST
10032 : 4739U, // ST1W
10033 : 4739U, // ST1W_D
10034 : 125251U, // ST1W_D_IMM
10035 : 125251U, // ST1W_IMM
10036 : 0U, // ST1i16
10037 : 0U, // ST1i16_POST
10038 : 0U, // ST1i32
10039 : 0U, // ST1i32_POST
10040 : 0U, // ST1i64
10041 : 0U, // ST1i64_POST
10042 : 0U, // ST1i8
10043 : 0U, // ST1i8_POST
10044 : 4355U, // ST2B
10045 : 127491U, // ST2B_IMM
10046 : 4419U, // ST2D
10047 : 127491U, // ST2D_IMM
10048 : 0U, // ST2GOffset
10049 : 2U, // ST2GPostIndex
10050 : 28U, // ST2GPreIndex
10051 : 4483U, // ST2H
10052 : 127491U, // ST2H_IMM
10053 : 0U, // ST2Twov16b
10054 : 0U, // ST2Twov16b_POST
10055 : 0U, // ST2Twov2d
10056 : 0U, // ST2Twov2d_POST
10057 : 0U, // ST2Twov2s
10058 : 0U, // ST2Twov2s_POST
10059 : 0U, // ST2Twov4h
10060 : 0U, // ST2Twov4h_POST
10061 : 0U, // ST2Twov4s
10062 : 0U, // ST2Twov4s_POST
10063 : 0U, // ST2Twov8b
10064 : 0U, // ST2Twov8b_POST
10065 : 0U, // ST2Twov8h
10066 : 0U, // ST2Twov8h_POST
10067 : 4739U, // ST2W
10068 : 127491U, // ST2W_IMM
10069 : 0U, // ST2i16
10070 : 0U, // ST2i16_POST
10071 : 0U, // ST2i32
10072 : 0U, // ST2i32_POST
10073 : 0U, // ST2i64
10074 : 0U, // ST2i64_POST
10075 : 0U, // ST2i8
10076 : 0U, // ST2i8_POST
10077 : 4355U, // ST3B
10078 : 4867U, // ST3B_IMM
10079 : 4419U, // ST3D
10080 : 4867U, // ST3D_IMM
10081 : 4483U, // ST3H
10082 : 4867U, // ST3H_IMM
10083 : 0U, // ST3Threev16b
10084 : 0U, // ST3Threev16b_POST
10085 : 0U, // ST3Threev2d
10086 : 0U, // ST3Threev2d_POST
10087 : 0U, // ST3Threev2s
10088 : 0U, // ST3Threev2s_POST
10089 : 0U, // ST3Threev4h
10090 : 0U, // ST3Threev4h_POST
10091 : 0U, // ST3Threev4s
10092 : 0U, // ST3Threev4s_POST
10093 : 0U, // ST3Threev8b
10094 : 0U, // ST3Threev8b_POST
10095 : 0U, // ST3Threev8h
10096 : 0U, // ST3Threev8h_POST
10097 : 4739U, // ST3W
10098 : 4867U, // ST3W_IMM
10099 : 0U, // ST3i16
10100 : 0U, // ST3i16_POST
10101 : 0U, // ST3i32
10102 : 0U, // ST3i32_POST
10103 : 0U, // ST3i64
10104 : 0U, // ST3i64_POST
10105 : 0U, // ST3i8
10106 : 0U, // ST3i8_POST
10107 : 4355U, // ST4B
10108 : 127683U, // ST4B_IMM
10109 : 4419U, // ST4D
10110 : 127683U, // ST4D_IMM
10111 : 0U, // ST4Fourv16b
10112 : 0U, // ST4Fourv16b_POST
10113 : 0U, // ST4Fourv2d
10114 : 0U, // ST4Fourv2d_POST
10115 : 0U, // ST4Fourv2s
10116 : 0U, // ST4Fourv2s_POST
10117 : 0U, // ST4Fourv4h
10118 : 0U, // ST4Fourv4h_POST
10119 : 0U, // ST4Fourv4s
10120 : 0U, // ST4Fourv4s_POST
10121 : 0U, // ST4Fourv8b
10122 : 0U, // ST4Fourv8b_POST
10123 : 0U, // ST4Fourv8h
10124 : 0U, // ST4Fourv8h_POST
10125 : 4483U, // ST4H
10126 : 127683U, // ST4H_IMM
10127 : 4739U, // ST4W
10128 : 127683U, // ST4W_IMM
10129 : 0U, // ST4i16
10130 : 0U, // ST4i16_POST
10131 : 0U, // ST4i32
10132 : 0U, // ST4i32_POST
10133 : 0U, // ST4i64
10134 : 0U, // ST4i64_POST
10135 : 0U, // ST4i8
10136 : 0U, // ST4i8_POST
10137 : 0U, // STGOffset
10138 : 4989193U, // STGPi
10139 : 2U, // STGPostIndex
10140 : 5900617U, // STGPpost
10141 : 72886601U, // STGPpre
10142 : 28U, // STGPreIndex
10143 : 28U, // STGV
10144 : 27U, // STLLRB
10145 : 27U, // STLLRH
10146 : 27U, // STLLRW
10147 : 27U, // STLLRX
10148 : 27U, // STLRB
10149 : 27U, // STLRH
10150 : 27U, // STLRW
10151 : 27U, // STLRX
10152 : 49411U, // STLURBi
10153 : 49411U, // STLURHi
10154 : 49411U, // STLURWi
10155 : 49411U, // STLURXi
10156 : 147715U, // STLXPW
10157 : 147715U, // STLXPX
10158 : 49417U, // STLXRB
10159 : 49417U, // STLXRH
10160 : 49417U, // STLXRW
10161 : 49417U, // STLXRX
10162 : 4727049U, // STNPDi
10163 : 4989193U, // STNPQi
10164 : 5251337U, // STNPSi
10165 : 5251337U, // STNPWi
10166 : 4727049U, // STNPXi
10167 : 125251U, // STNT1B_ZRI
10168 : 4355U, // STNT1B_ZRR
10169 : 125251U, // STNT1D_ZRI
10170 : 4419U, // STNT1D_ZRR
10171 : 125251U, // STNT1H_ZRI
10172 : 4483U, // STNT1H_ZRR
10173 : 125251U, // STNT1W_ZRI
10174 : 4739U, // STNT1W_ZRR
10175 : 4727049U, // STPDi
10176 : 5638473U, // STPDpost
10177 : 72624457U, // STPDpre
10178 : 4989193U, // STPQi
10179 : 5900617U, // STPQpost
10180 : 72886601U, // STPQpre
10181 : 5251337U, // STPSi
10182 : 6162761U, // STPSpost
10183 : 73148745U, // STPSpre
10184 : 5251337U, // STPWi
10185 : 6162761U, // STPWpost
10186 : 73148745U, // STPWpre
10187 : 4727049U, // STPXi
10188 : 5638473U, // STPXpost
10189 : 72624457U, // STPXpre
10190 : 29U, // STRBBpost
10191 : 141635U, // STRBBpre
10192 : 6299907U, // STRBBroW
10193 : 6562051U, // STRBBroX
10194 : 4995U, // STRBBui
10195 : 29U, // STRBpost
10196 : 141635U, // STRBpre
10197 : 6299907U, // STRBroW
10198 : 6562051U, // STRBroX
10199 : 4995U, // STRBui
10200 : 29U, // STRDpost
10201 : 141635U, // STRDpre
10202 : 6824195U, // STRDroW
10203 : 7086339U, // STRDroX
10204 : 5059U, // STRDui
10205 : 29U, // STRHHpost
10206 : 141635U, // STRHHpre
10207 : 7348483U, // STRHHroW
10208 : 7610627U, // STRHHroX
10209 : 5123U, // STRHHui
10210 : 29U, // STRHpost
10211 : 141635U, // STRHpre
10212 : 7348483U, // STRHroW
10213 : 7610627U, // STRHroX
10214 : 5123U, // STRHui
10215 : 29U, // STRQpost
10216 : 141635U, // STRQpre
10217 : 7872771U, // STRQroW
10218 : 8134915U, // STRQroX
10219 : 5187U, // STRQui
10220 : 29U, // STRSpost
10221 : 141635U, // STRSpre
10222 : 8397059U, // STRSroW
10223 : 8659203U, // STRSroX
10224 : 5251U, // STRSui
10225 : 29U, // STRWpost
10226 : 141635U, // STRWpre
10227 : 8397059U, // STRWroW
10228 : 8659203U, // STRWroX
10229 : 5251U, // STRWui
10230 : 29U, // STRXpost
10231 : 141635U, // STRXpre
10232 : 6824195U, // STRXroW
10233 : 7086339U, // STRXroX
10234 : 5059U, // STRXui
10235 : 123139U, // STR_PXI
10236 : 123139U, // STR_ZXI
10237 : 49411U, // STTRBi
10238 : 49411U, // STTRHi
10239 : 49411U, // STTRWi
10240 : 49411U, // STTRXi
10241 : 49411U, // STURBBi
10242 : 49411U, // STURBi
10243 : 49411U, // STURDi
10244 : 49411U, // STURHHi
10245 : 49411U, // STURHi
10246 : 49411U, // STURQi
10247 : 49411U, // STURSi
10248 : 49411U, // STURWi
10249 : 49411U, // STURXi
10250 : 147715U, // STXPW
10251 : 147715U, // STXPX
10252 : 49417U, // STXRB
10253 : 49417U, // STXRH
10254 : 49417U, // STXRW
10255 : 49417U, // STXRX
10256 : 0U, // STZ2GOffset
10257 : 2U, // STZ2GPostIndex
10258 : 28U, // STZ2GPreIndex
10259 : 0U, // STZGOffset
10260 : 2U, // STZGPostIndex
10261 : 28U, // STZGPreIndex
10262 : 8515U, // SUBG
10263 : 387U, // SUBHNv2i64_v2i32
10264 : 451U, // SUBHNv2i64_v4i32
10265 : 387U, // SUBHNv4i32_v4i16
10266 : 451U, // SUBHNv4i32_v8i16
10267 : 451U, // SUBHNv8i16_v16i8
10268 : 387U, // SUBHNv8i16_v8i8
10269 : 259U, // SUBP
10270 : 259U, // SUBPS
10271 : 707U, // SUBR_ZI_B
10272 : 771U, // SUBR_ZI_D
10273 : 4U, // SUBR_ZI_H
10274 : 835U, // SUBR_ZI_S
10275 : 271232U, // SUBR_ZPmZ_B
10276 : 533440U, // SUBR_ZPmZ_D
10277 : 812037U, // SUBR_ZPmZ_H
10278 : 1057856U, // SUBR_ZPmZ_S
10279 : 515U, // SUBSWri
10280 : 0U, // SUBSWrr
10281 : 579U, // SUBSWrs
10282 : 643U, // SUBSWrx
10283 : 515U, // SUBSXri
10284 : 0U, // SUBSXrr
10285 : 579U, // SUBSXrs
10286 : 643U, // SUBSXrx
10287 : 16643U, // SUBSXrx64
10288 : 515U, // SUBWri
10289 : 0U, // SUBWrr
10290 : 579U, // SUBWrs
10291 : 643U, // SUBWrx
10292 : 515U, // SUBXri
10293 : 0U, // SUBXrr
10294 : 579U, // SUBXrs
10295 : 643U, // SUBXrx
10296 : 16643U, // SUBXrx64
10297 : 707U, // SUB_ZI_B
10298 : 771U, // SUB_ZI_D
10299 : 4U, // SUB_ZI_H
10300 : 835U, // SUB_ZI_S
10301 : 271232U, // SUB_ZPmZ_B
10302 : 533440U, // SUB_ZPmZ_D
10303 : 812037U, // SUB_ZPmZ_H
10304 : 1057856U, // SUB_ZPmZ_S
10305 : 899U, // SUB_ZZZ_B
10306 : 963U, // SUB_ZZZ_D
10307 : 133U, // SUB_ZZZ_H
10308 : 1091U, // SUB_ZZZ_S
10309 : 387U, // SUBv16i8
10310 : 259U, // SUBv1i64
10311 : 387U, // SUBv2i32
10312 : 387U, // SUBv2i64
10313 : 387U, // SUBv4i16
10314 : 387U, // SUBv4i32
10315 : 387U, // SUBv8i16
10316 : 387U, // SUBv8i8
10317 : 2U, // SUNPKHI_ZZ_D
10318 : 0U, // SUNPKHI_ZZ_H
10319 : 2U, // SUNPKHI_ZZ_S
10320 : 2U, // SUNPKLO_ZZ_D
10321 : 0U, // SUNPKLO_ZZ_H
10322 : 2U, // SUNPKLO_ZZ_S
10323 : 2U, // SUQADDv16i8
10324 : 2U, // SUQADDv1i16
10325 : 2U, // SUQADDv1i32
10326 : 2U, // SUQADDv1i64
10327 : 2U, // SUQADDv1i8
10328 : 2U, // SUQADDv2i32
10329 : 2U, // SUQADDv2i64
10330 : 2U, // SUQADDv4i16
10331 : 2U, // SUQADDv4i32
10332 : 2U, // SUQADDv8i16
10333 : 2U, // SUQADDv8i8
10334 : 0U, // SVC
10335 : 0U, // SWPAB
10336 : 0U, // SWPAH
10337 : 0U, // SWPALB
10338 : 0U, // SWPALH
10339 : 0U, // SWPALW
10340 : 0U, // SWPALX
10341 : 0U, // SWPAW
10342 : 0U, // SWPAX
10343 : 0U, // SWPB
10344 : 0U, // SWPH
10345 : 0U, // SWPLB
10346 : 0U, // SWPLH
10347 : 0U, // SWPLW
10348 : 0U, // SWPLX
10349 : 0U, // SWPW
10350 : 0U, // SWPX
10351 : 64U, // SXTB_ZPmZ_D
10352 : 129U, // SXTB_ZPmZ_H
10353 : 192U, // SXTB_ZPmZ_S
10354 : 64U, // SXTH_ZPmZ_D
10355 : 192U, // SXTH_ZPmZ_S
10356 : 64U, // SXTW_ZPmZ_D
10357 : 5443U, // SYSLxt
10358 : 0U, // SYSxt
10359 : 0U, // TBL_ZZZ_B
10360 : 0U, // TBL_ZZZ_D
10361 : 0U, // TBL_ZZZ_H
10362 : 0U, // TBL_ZZZ_S
10363 : 60U, // TBLv16i8Four
10364 : 60U, // TBLv16i8One
10365 : 60U, // TBLv16i8Three
10366 : 60U, // TBLv16i8Two
10367 : 61U, // TBLv8i8Four
10368 : 61U, // TBLv8i8One
10369 : 61U, // TBLv8i8Three
10370 : 61U, // TBLv8i8Two
10371 : 5507U, // TBNZW
10372 : 5507U, // TBNZX
10373 : 60U, // TBXv16i8Four
10374 : 60U, // TBXv16i8One
10375 : 60U, // TBXv16i8Three
10376 : 60U, // TBXv16i8Two
10377 : 61U, // TBXv8i8Four
10378 : 61U, // TBXv8i8One
10379 : 61U, // TBXv8i8Three
10380 : 61U, // TBXv8i8Two
10381 : 5507U, // TBZW
10382 : 5507U, // TBZX
10383 : 0U, // TCRETURNdi
10384 : 0U, // TCRETURNri
10385 : 0U, // TCRETURNriALL
10386 : 0U, // TCRETURNriBTI
10387 : 0U, // TLSDESCCALL
10388 : 0U, // TLSDESC_CALLSEQ
10389 : 899U, // TRN1_PPP_B
10390 : 963U, // TRN1_PPP_D
10391 : 133U, // TRN1_PPP_H
10392 : 1091U, // TRN1_PPP_S
10393 : 899U, // TRN1_ZZZ_B
10394 : 963U, // TRN1_ZZZ_D
10395 : 133U, // TRN1_ZZZ_H
10396 : 1091U, // TRN1_ZZZ_S
10397 : 387U, // TRN1v16i8
10398 : 387U, // TRN1v2i32
10399 : 387U, // TRN1v2i64
10400 : 387U, // TRN1v4i16
10401 : 387U, // TRN1v4i32
10402 : 387U, // TRN1v8i16
10403 : 387U, // TRN1v8i8
10404 : 899U, // TRN2_PPP_B
10405 : 963U, // TRN2_PPP_D
10406 : 133U, // TRN2_PPP_H
10407 : 1091U, // TRN2_PPP_S
10408 : 899U, // TRN2_ZZZ_B
10409 : 963U, // TRN2_ZZZ_D
10410 : 133U, // TRN2_ZZZ_H
10411 : 1091U, // TRN2_ZZZ_S
10412 : 387U, // TRN2v16i8
10413 : 387U, // TRN2v2i32
10414 : 387U, // TRN2v2i64
10415 : 387U, // TRN2v4i16
10416 : 387U, // TRN2v4i32
10417 : 387U, // TRN2v8i16
10418 : 387U, // TRN2v8i8
10419 : 0U, // TSB
10420 : 451U, // UABALv16i8_v8i16
10421 : 451U, // UABALv2i32_v2i64
10422 : 451U, // UABALv4i16_v4i32
10423 : 451U, // UABALv4i32_v2i64
10424 : 451U, // UABALv8i16_v4i32
10425 : 451U, // UABALv8i8_v8i16
10426 : 451U, // UABAv16i8
10427 : 451U, // UABAv2i32
10428 : 451U, // UABAv4i16
10429 : 451U, // UABAv4i32
10430 : 451U, // UABAv8i16
10431 : 451U, // UABAv8i8
10432 : 387U, // UABDLv16i8_v8i16
10433 : 387U, // UABDLv2i32_v2i64
10434 : 387U, // UABDLv4i16_v4i32
10435 : 387U, // UABDLv4i32_v2i64
10436 : 387U, // UABDLv8i16_v4i32
10437 : 387U, // UABDLv8i8_v8i16
10438 : 271232U, // UABD_ZPmZ_B
10439 : 533440U, // UABD_ZPmZ_D
10440 : 812037U, // UABD_ZPmZ_H
10441 : 1057856U, // UABD_ZPmZ_S
10442 : 387U, // UABDv16i8
10443 : 387U, // UABDv2i32
10444 : 387U, // UABDv4i16
10445 : 387U, // UABDv4i32
10446 : 387U, // UABDv8i16
10447 : 387U, // UABDv8i8
10448 : 2U, // UADALPv16i8_v8i16
10449 : 2U, // UADALPv2i32_v1i64
10450 : 2U, // UADALPv4i16_v2i32
10451 : 2U, // UADALPv4i32_v2i64
10452 : 2U, // UADALPv8i16_v4i32
10453 : 2U, // UADALPv8i8_v4i16
10454 : 2U, // UADDLPv16i8_v8i16
10455 : 2U, // UADDLPv2i32_v1i64
10456 : 2U, // UADDLPv4i16_v2i32
10457 : 2U, // UADDLPv4i32_v2i64
10458 : 2U, // UADDLPv8i16_v4i32
10459 : 2U, // UADDLPv8i8_v4i16
10460 : 2U, // UADDLVv16i8v
10461 : 2U, // UADDLVv4i16v
10462 : 2U, // UADDLVv4i32v
10463 : 2U, // UADDLVv8i16v
10464 : 2U, // UADDLVv8i8v
10465 : 387U, // UADDLv16i8_v8i16
10466 : 387U, // UADDLv2i32_v2i64
10467 : 387U, // UADDLv4i16_v4i32
10468 : 387U, // UADDLv4i32_v2i64
10469 : 387U, // UADDLv8i16_v4i32
10470 : 387U, // UADDLv8i8_v8i16
10471 : 899U, // UADDV_VPZ_B
10472 : 963U, // UADDV_VPZ_D
10473 : 2307U, // UADDV_VPZ_H
10474 : 1091U, // UADDV_VPZ_S
10475 : 387U, // UADDWv16i8_v8i16
10476 : 387U, // UADDWv2i32_v2i64
10477 : 387U, // UADDWv4i16_v4i32
10478 : 387U, // UADDWv4i32_v2i64
10479 : 387U, // UADDWv8i16_v4i32
10480 : 387U, // UADDWv8i8_v8i16
10481 : 8451U, // UBFMWri
10482 : 8451U, // UBFMXri
10483 : 259U, // UCVTFSWDri
10484 : 259U, // UCVTFSWHri
10485 : 259U, // UCVTFSWSri
10486 : 259U, // UCVTFSXDri
10487 : 259U, // UCVTFSXHri
10488 : 259U, // UCVTFSXSri
10489 : 2U, // UCVTFUWDri
10490 : 2U, // UCVTFUWHri
10491 : 2U, // UCVTFUWSri
10492 : 2U, // UCVTFUXDri
10493 : 2U, // UCVTFUXHri
10494 : 2U, // UCVTFUXSri
10495 : 64U, // UCVTF_ZPmZ_DtoD
10496 : 151U, // UCVTF_ZPmZ_DtoH
10497 : 64U, // UCVTF_ZPmZ_DtoS
10498 : 129U, // UCVTF_ZPmZ_HtoH
10499 : 192U, // UCVTF_ZPmZ_StoD
10500 : 146U, // UCVTF_ZPmZ_StoH
10501 : 192U, // UCVTF_ZPmZ_StoS
10502 : 259U, // UCVTFd
10503 : 259U, // UCVTFh
10504 : 259U, // UCVTFs
10505 : 2U, // UCVTFv1i16
10506 : 2U, // UCVTFv1i32
10507 : 2U, // UCVTFv1i64
10508 : 2U, // UCVTFv2f32
10509 : 2U, // UCVTFv2f64
10510 : 259U, // UCVTFv2i32_shift
10511 : 259U, // UCVTFv2i64_shift
10512 : 2U, // UCVTFv4f16
10513 : 2U, // UCVTFv4f32
10514 : 259U, // UCVTFv4i16_shift
10515 : 259U, // UCVTFv4i32_shift
10516 : 2U, // UCVTFv8f16
10517 : 259U, // UCVTFv8i16_shift
10518 : 533440U, // UDIVR_ZPmZ_D
10519 : 1057856U, // UDIVR_ZPmZ_S
10520 : 259U, // UDIVWr
10521 : 259U, // UDIVXr
10522 : 533440U, // UDIV_ZPmZ_D
10523 : 1057856U, // UDIV_ZPmZ_S
10524 : 56U, // UDOT_ZZZI_D
10525 : 56U, // UDOT_ZZZI_S
10526 : 2U, // UDOT_ZZZ_D
10527 : 2U, // UDOT_ZZZ_S
10528 : 876995U, // UDOTlanev16i8
10529 : 876995U, // UDOTlanev8i8
10530 : 0U, // UDOTv16i8
10531 : 0U, // UDOTv8i8
10532 : 387U, // UHADDv16i8
10533 : 387U, // UHADDv2i32
10534 : 387U, // UHADDv4i16
10535 : 387U, // UHADDv4i32
10536 : 387U, // UHADDv8i16
10537 : 387U, // UHADDv8i8
10538 : 387U, // UHSUBv16i8
10539 : 387U, // UHSUBv2i32
10540 : 387U, // UHSUBv4i16
10541 : 387U, // UHSUBv4i32
10542 : 387U, // UHSUBv8i16
10543 : 387U, // UHSUBv8i8
10544 : 8451U, // UMADDLrrr
10545 : 387U, // UMAXPv16i8
10546 : 387U, // UMAXPv2i32
10547 : 387U, // UMAXPv4i16
10548 : 387U, // UMAXPv4i32
10549 : 387U, // UMAXPv8i16
10550 : 387U, // UMAXPv8i8
10551 : 899U, // UMAXV_VPZ_B
10552 : 963U, // UMAXV_VPZ_D
10553 : 2307U, // UMAXV_VPZ_H
10554 : 1091U, // UMAXV_VPZ_S
10555 : 2U, // UMAXVv16i8v
10556 : 2U, // UMAXVv4i16v
10557 : 2U, // UMAXVv4i32v
10558 : 2U, // UMAXVv8i16v
10559 : 2U, // UMAXVv8i8v
10560 : 5571U, // UMAX_ZI_B
10561 : 5571U, // UMAX_ZI_D
10562 : 62U, // UMAX_ZI_H
10563 : 5571U, // UMAX_ZI_S
10564 : 271232U, // UMAX_ZPmZ_B
10565 : 533440U, // UMAX_ZPmZ_D
10566 : 812037U, // UMAX_ZPmZ_H
10567 : 1057856U, // UMAX_ZPmZ_S
10568 : 387U, // UMAXv16i8
10569 : 387U, // UMAXv2i32
10570 : 387U, // UMAXv4i16
10571 : 387U, // UMAXv4i32
10572 : 387U, // UMAXv8i16
10573 : 387U, // UMAXv8i8
10574 : 387U, // UMINPv16i8
10575 : 387U, // UMINPv2i32
10576 : 387U, // UMINPv4i16
10577 : 387U, // UMINPv4i32
10578 : 387U, // UMINPv8i16
10579 : 387U, // UMINPv8i8
10580 : 899U, // UMINV_VPZ_B
10581 : 963U, // UMINV_VPZ_D
10582 : 2307U, // UMINV_VPZ_H
10583 : 1091U, // UMINV_VPZ_S
10584 : 2U, // UMINVv16i8v
10585 : 2U, // UMINVv4i16v
10586 : 2U, // UMINVv4i32v
10587 : 2U, // UMINVv8i16v
10588 : 2U, // UMINVv8i8v
10589 : 5571U, // UMIN_ZI_B
10590 : 5571U, // UMIN_ZI_D
10591 : 62U, // UMIN_ZI_H
10592 : 5571U, // UMIN_ZI_S
10593 : 271232U, // UMIN_ZPmZ_B
10594 : 533440U, // UMIN_ZPmZ_D
10595 : 812037U, // UMIN_ZPmZ_H
10596 : 1057856U, // UMIN_ZPmZ_S
10597 : 387U, // UMINv16i8
10598 : 387U, // UMINv2i32
10599 : 387U, // UMINv4i16
10600 : 387U, // UMINv4i32
10601 : 387U, // UMINv8i16
10602 : 387U, // UMINv8i8
10603 : 451U, // UMLALv16i8_v8i16
10604 : 876995U, // UMLALv2i32_indexed
10605 : 451U, // UMLALv2i32_v2i64
10606 : 876995U, // UMLALv4i16_indexed
10607 : 451U, // UMLALv4i16_v4i32
10608 : 876995U, // UMLALv4i32_indexed
10609 : 451U, // UMLALv4i32_v2i64
10610 : 876995U, // UMLALv8i16_indexed
10611 : 451U, // UMLALv8i16_v4i32
10612 : 451U, // UMLALv8i8_v8i16
10613 : 451U, // UMLSLv16i8_v8i16
10614 : 876995U, // UMLSLv2i32_indexed
10615 : 451U, // UMLSLv2i32_v2i64
10616 : 876995U, // UMLSLv4i16_indexed
10617 : 451U, // UMLSLv4i16_v4i32
10618 : 876995U, // UMLSLv4i32_indexed
10619 : 451U, // UMLSLv4i32_v2i64
10620 : 876995U, // UMLSLv8i16_indexed
10621 : 451U, // UMLSLv8i16_v4i32
10622 : 451U, // UMLSLv8i8_v8i16
10623 : 15U, // UMOVvi16
10624 : 15U, // UMOVvi32
10625 : 15U, // UMOVvi64
10626 : 15U, // UMOVvi8
10627 : 8451U, // UMSUBLrrr
10628 : 271232U, // UMULH_ZPmZ_B
10629 : 533440U, // UMULH_ZPmZ_D
10630 : 812037U, // UMULH_ZPmZ_H
10631 : 1057856U, // UMULH_ZPmZ_S
10632 : 259U, // UMULHrr
10633 : 387U, // UMULLv16i8_v8i16
10634 : 106883U, // UMULLv2i32_indexed
10635 : 387U, // UMULLv2i32_v2i64
10636 : 106883U, // UMULLv4i16_indexed
10637 : 387U, // UMULLv4i16_v4i32
10638 : 106883U, // UMULLv4i32_indexed
10639 : 387U, // UMULLv4i32_v2i64
10640 : 106883U, // UMULLv8i16_indexed
10641 : 387U, // UMULLv8i16_v4i32
10642 : 387U, // UMULLv8i8_v8i16
10643 : 707U, // UQADD_ZI_B
10644 : 771U, // UQADD_ZI_D
10645 : 4U, // UQADD_ZI_H
10646 : 835U, // UQADD_ZI_S
10647 : 899U, // UQADD_ZZZ_B
10648 : 963U, // UQADD_ZZZ_D
10649 : 133U, // UQADD_ZZZ_H
10650 : 1091U, // UQADD_ZZZ_S
10651 : 387U, // UQADDv16i8
10652 : 259U, // UQADDv1i16
10653 : 259U, // UQADDv1i32
10654 : 259U, // UQADDv1i64
10655 : 259U, // UQADDv1i8
10656 : 387U, // UQADDv2i32
10657 : 387U, // UQADDv2i64
10658 : 387U, // UQADDv4i16
10659 : 387U, // UQADDv4i32
10660 : 387U, // UQADDv8i16
10661 : 387U, // UQADDv8i8
10662 : 0U, // UQDECB_WPiI
10663 : 0U, // UQDECB_XPiI
10664 : 0U, // UQDECD_WPiI
10665 : 0U, // UQDECD_XPiI
10666 : 0U, // UQDECD_ZPiI
10667 : 0U, // UQDECH_WPiI
10668 : 0U, // UQDECH_XPiI
10669 : 0U, // UQDECH_ZPiI
10670 : 2U, // UQDECP_WP_B
10671 : 2U, // UQDECP_WP_D
10672 : 2U, // UQDECP_WP_H
10673 : 2U, // UQDECP_WP_S
10674 : 2U, // UQDECP_XP_B
10675 : 2U, // UQDECP_XP_D
10676 : 2U, // UQDECP_XP_H
10677 : 2U, // UQDECP_XP_S
10678 : 2U, // UQDECP_ZP_D
10679 : 0U, // UQDECP_ZP_H
10680 : 2U, // UQDECP_ZP_S
10681 : 0U, // UQDECW_WPiI
10682 : 0U, // UQDECW_XPiI
10683 : 0U, // UQDECW_ZPiI
10684 : 0U, // UQINCB_WPiI
10685 : 0U, // UQINCB_XPiI
10686 : 0U, // UQINCD_WPiI
10687 : 0U, // UQINCD_XPiI
10688 : 0U, // UQINCD_ZPiI
10689 : 0U, // UQINCH_WPiI
10690 : 0U, // UQINCH_XPiI
10691 : 0U, // UQINCH_ZPiI
10692 : 2U, // UQINCP_WP_B
10693 : 2U, // UQINCP_WP_D
10694 : 2U, // UQINCP_WP_H
10695 : 2U, // UQINCP_WP_S
10696 : 2U, // UQINCP_XP_B
10697 : 2U, // UQINCP_XP_D
10698 : 2U, // UQINCP_XP_H
10699 : 2U, // UQINCP_XP_S
10700 : 2U, // UQINCP_ZP_D
10701 : 0U, // UQINCP_ZP_H
10702 : 2U, // UQINCP_ZP_S
10703 : 0U, // UQINCW_WPiI
10704 : 0U, // UQINCW_XPiI
10705 : 0U, // UQINCW_ZPiI
10706 : 387U, // UQRSHLv16i8
10707 : 259U, // UQRSHLv1i16
10708 : 259U, // UQRSHLv1i32
10709 : 259U, // UQRSHLv1i64
10710 : 259U, // UQRSHLv1i8
10711 : 387U, // UQRSHLv2i32
10712 : 387U, // UQRSHLv2i64
10713 : 387U, // UQRSHLv4i16
10714 : 387U, // UQRSHLv4i32
10715 : 387U, // UQRSHLv8i16
10716 : 387U, // UQRSHLv8i8
10717 : 259U, // UQRSHRNb
10718 : 259U, // UQRSHRNh
10719 : 259U, // UQRSHRNs
10720 : 2371U, // UQRSHRNv16i8_shift
10721 : 259U, // UQRSHRNv2i32_shift
10722 : 259U, // UQRSHRNv4i16_shift
10723 : 2371U, // UQRSHRNv4i32_shift
10724 : 2371U, // UQRSHRNv8i16_shift
10725 : 259U, // UQRSHRNv8i8_shift
10726 : 259U, // UQSHLb
10727 : 259U, // UQSHLd
10728 : 259U, // UQSHLh
10729 : 259U, // UQSHLs
10730 : 387U, // UQSHLv16i8
10731 : 259U, // UQSHLv16i8_shift
10732 : 259U, // UQSHLv1i16
10733 : 259U, // UQSHLv1i32
10734 : 259U, // UQSHLv1i64
10735 : 259U, // UQSHLv1i8
10736 : 387U, // UQSHLv2i32
10737 : 259U, // UQSHLv2i32_shift
10738 : 387U, // UQSHLv2i64
10739 : 259U, // UQSHLv2i64_shift
10740 : 387U, // UQSHLv4i16
10741 : 259U, // UQSHLv4i16_shift
10742 : 387U, // UQSHLv4i32
10743 : 259U, // UQSHLv4i32_shift
10744 : 387U, // UQSHLv8i16
10745 : 259U, // UQSHLv8i16_shift
10746 : 387U, // UQSHLv8i8
10747 : 259U, // UQSHLv8i8_shift
10748 : 259U, // UQSHRNb
10749 : 259U, // UQSHRNh
10750 : 259U, // UQSHRNs
10751 : 2371U, // UQSHRNv16i8_shift
10752 : 259U, // UQSHRNv2i32_shift
10753 : 259U, // UQSHRNv4i16_shift
10754 : 2371U, // UQSHRNv4i32_shift
10755 : 2371U, // UQSHRNv8i16_shift
10756 : 259U, // UQSHRNv8i8_shift
10757 : 707U, // UQSUB_ZI_B
10758 : 771U, // UQSUB_ZI_D
10759 : 4U, // UQSUB_ZI_H
10760 : 835U, // UQSUB_ZI_S
10761 : 899U, // UQSUB_ZZZ_B
10762 : 963U, // UQSUB_ZZZ_D
10763 : 133U, // UQSUB_ZZZ_H
10764 : 1091U, // UQSUB_ZZZ_S
10765 : 387U, // UQSUBv16i8
10766 : 259U, // UQSUBv1i16
10767 : 259U, // UQSUBv1i32
10768 : 259U, // UQSUBv1i64
10769 : 259U, // UQSUBv1i8
10770 : 387U, // UQSUBv2i32
10771 : 387U, // UQSUBv2i64
10772 : 387U, // UQSUBv4i16
10773 : 387U, // UQSUBv4i32
10774 : 387U, // UQSUBv8i16
10775 : 387U, // UQSUBv8i8
10776 : 2U, // UQXTNv16i8
10777 : 2U, // UQXTNv1i16
10778 : 2U, // UQXTNv1i32
10779 : 2U, // UQXTNv1i8
10780 : 2U, // UQXTNv2i32
10781 : 2U, // UQXTNv4i16
10782 : 2U, // UQXTNv4i32
10783 : 2U, // UQXTNv8i16
10784 : 2U, // UQXTNv8i8
10785 : 2U, // URECPEv2i32
10786 : 2U, // URECPEv4i32
10787 : 387U, // URHADDv16i8
10788 : 387U, // URHADDv2i32
10789 : 387U, // URHADDv4i16
10790 : 387U, // URHADDv4i32
10791 : 387U, // URHADDv8i16
10792 : 387U, // URHADDv8i8
10793 : 387U, // URSHLv16i8
10794 : 259U, // URSHLv1i64
10795 : 387U, // URSHLv2i32
10796 : 387U, // URSHLv2i64
10797 : 387U, // URSHLv4i16
10798 : 387U, // URSHLv4i32
10799 : 387U, // URSHLv8i16
10800 : 387U, // URSHLv8i8
10801 : 259U, // URSHRd
10802 : 259U, // URSHRv16i8_shift
10803 : 259U, // URSHRv2i32_shift
10804 : 259U, // URSHRv2i64_shift
10805 : 259U, // URSHRv4i16_shift
10806 : 259U, // URSHRv4i32_shift
10807 : 259U, // URSHRv8i16_shift
10808 : 259U, // URSHRv8i8_shift
10809 : 2U, // URSQRTEv2i32
10810 : 2U, // URSQRTEv4i32
10811 : 2371U, // URSRAd
10812 : 2371U, // URSRAv16i8_shift
10813 : 2371U, // URSRAv2i32_shift
10814 : 2371U, // URSRAv2i64_shift
10815 : 2371U, // URSRAv4i16_shift
10816 : 2371U, // URSRAv4i32_shift
10817 : 2371U, // URSRAv8i16_shift
10818 : 2371U, // URSRAv8i8_shift
10819 : 259U, // USHLLv16i8_shift
10820 : 259U, // USHLLv2i32_shift
10821 : 259U, // USHLLv4i16_shift
10822 : 259U, // USHLLv4i32_shift
10823 : 259U, // USHLLv8i16_shift
10824 : 259U, // USHLLv8i8_shift
10825 : 387U, // USHLv16i8
10826 : 259U, // USHLv1i64
10827 : 387U, // USHLv2i32
10828 : 387U, // USHLv2i64
10829 : 387U, // USHLv4i16
10830 : 387U, // USHLv4i32
10831 : 387U, // USHLv8i16
10832 : 387U, // USHLv8i8
10833 : 259U, // USHRd
10834 : 259U, // USHRv16i8_shift
10835 : 259U, // USHRv2i32_shift
10836 : 259U, // USHRv2i64_shift
10837 : 259U, // USHRv4i16_shift
10838 : 259U, // USHRv4i32_shift
10839 : 259U, // USHRv8i16_shift
10840 : 259U, // USHRv8i8_shift
10841 : 2U, // USQADDv16i8
10842 : 2U, // USQADDv1i16
10843 : 2U, // USQADDv1i32
10844 : 2U, // USQADDv1i64
10845 : 2U, // USQADDv1i8
10846 : 2U, // USQADDv2i32
10847 : 2U, // USQADDv2i64
10848 : 2U, // USQADDv4i16
10849 : 2U, // USQADDv4i32
10850 : 2U, // USQADDv8i16
10851 : 2U, // USQADDv8i8
10852 : 2371U, // USRAd
10853 : 2371U, // USRAv16i8_shift
10854 : 2371U, // USRAv2i32_shift
10855 : 2371U, // USRAv2i64_shift
10856 : 2371U, // USRAv4i16_shift
10857 : 2371U, // USRAv4i32_shift
10858 : 2371U, // USRAv8i16_shift
10859 : 2371U, // USRAv8i8_shift
10860 : 387U, // USUBLv16i8_v8i16
10861 : 387U, // USUBLv2i32_v2i64
10862 : 387U, // USUBLv4i16_v4i32
10863 : 387U, // USUBLv4i32_v2i64
10864 : 387U, // USUBLv8i16_v4i32
10865 : 387U, // USUBLv8i8_v8i16
10866 : 387U, // USUBWv16i8_v8i16
10867 : 387U, // USUBWv2i32_v2i64
10868 : 387U, // USUBWv4i16_v4i32
10869 : 387U, // USUBWv4i32_v2i64
10870 : 387U, // USUBWv8i16_v4i32
10871 : 387U, // USUBWv8i8_v8i16
10872 : 2U, // UUNPKHI_ZZ_D
10873 : 0U, // UUNPKHI_ZZ_H
10874 : 2U, // UUNPKHI_ZZ_S
10875 : 2U, // UUNPKLO_ZZ_D
10876 : 0U, // UUNPKLO_ZZ_H
10877 : 2U, // UUNPKLO_ZZ_S
10878 : 64U, // UXTB_ZPmZ_D
10879 : 129U, // UXTB_ZPmZ_H
10880 : 192U, // UXTB_ZPmZ_S
10881 : 64U, // UXTH_ZPmZ_D
10882 : 192U, // UXTH_ZPmZ_S
10883 : 64U, // UXTW_ZPmZ_D
10884 : 899U, // UZP1_PPP_B
10885 : 963U, // UZP1_PPP_D
10886 : 133U, // UZP1_PPP_H
10887 : 1091U, // UZP1_PPP_S
10888 : 899U, // UZP1_ZZZ_B
10889 : 963U, // UZP1_ZZZ_D
10890 : 133U, // UZP1_ZZZ_H
10891 : 1091U, // UZP1_ZZZ_S
10892 : 387U, // UZP1v16i8
10893 : 387U, // UZP1v2i32
10894 : 387U, // UZP1v2i64
10895 : 387U, // UZP1v4i16
10896 : 387U, // UZP1v4i32
10897 : 387U, // UZP1v8i16
10898 : 387U, // UZP1v8i8
10899 : 899U, // UZP2_PPP_B
10900 : 963U, // UZP2_PPP_D
10901 : 133U, // UZP2_PPP_H
10902 : 1091U, // UZP2_PPP_S
10903 : 899U, // UZP2_ZZZ_B
10904 : 963U, // UZP2_ZZZ_D
10905 : 133U, // UZP2_ZZZ_H
10906 : 1091U, // UZP2_ZZZ_S
10907 : 387U, // UZP2v16i8
10908 : 387U, // UZP2v2i32
10909 : 387U, // UZP2v2i64
10910 : 387U, // UZP2v4i16
10911 : 387U, // UZP2v4i32
10912 : 387U, // UZP2v8i16
10913 : 387U, // UZP2v8i8
10914 : 259U, // WHILELE_PWW_B
10915 : 259U, // WHILELE_PWW_D
10916 : 8U, // WHILELE_PWW_H
10917 : 259U, // WHILELE_PWW_S
10918 : 259U, // WHILELE_PXX_B
10919 : 259U, // WHILELE_PXX_D
10920 : 8U, // WHILELE_PXX_H
10921 : 259U, // WHILELE_PXX_S
10922 : 259U, // WHILELO_PWW_B
10923 : 259U, // WHILELO_PWW_D
10924 : 8U, // WHILELO_PWW_H
10925 : 259U, // WHILELO_PWW_S
10926 : 259U, // WHILELO_PXX_B
10927 : 259U, // WHILELO_PXX_D
10928 : 8U, // WHILELO_PXX_H
10929 : 259U, // WHILELO_PXX_S
10930 : 259U, // WHILELS_PWW_B
10931 : 259U, // WHILELS_PWW_D
10932 : 8U, // WHILELS_PWW_H
10933 : 259U, // WHILELS_PWW_S
10934 : 259U, // WHILELS_PXX_B
10935 : 259U, // WHILELS_PXX_D
10936 : 8U, // WHILELS_PXX_H
10937 : 259U, // WHILELS_PXX_S
10938 : 259U, // WHILELT_PWW_B
10939 : 259U, // WHILELT_PWW_D
10940 : 8U, // WHILELT_PWW_H
10941 : 259U, // WHILELT_PWW_S
10942 : 259U, // WHILELT_PXX_B
10943 : 259U, // WHILELT_PXX_D
10944 : 8U, // WHILELT_PXX_H
10945 : 259U, // WHILELT_PXX_S
10946 : 0U, // WRFFR
10947 : 0U, // XAFLAG
10948 : 0U, // XAR
10949 : 0U, // XPACD
10950 : 0U, // XPACI
10951 : 0U, // XPACLRI
10952 : 2U, // XTNv16i8
10953 : 2U, // XTNv2i32
10954 : 2U, // XTNv4i16
10955 : 2U, // XTNv4i32
10956 : 2U, // XTNv8i16
10957 : 2U, // XTNv8i8
10958 : 899U, // ZIP1_PPP_B
10959 : 963U, // ZIP1_PPP_D
10960 : 133U, // ZIP1_PPP_H
10961 : 1091U, // ZIP1_PPP_S
10962 : 899U, // ZIP1_ZZZ_B
10963 : 963U, // ZIP1_ZZZ_D
10964 : 133U, // ZIP1_ZZZ_H
10965 : 1091U, // ZIP1_ZZZ_S
10966 : 387U, // ZIP1v16i8
10967 : 387U, // ZIP1v2i32
10968 : 387U, // ZIP1v2i64
10969 : 387U, // ZIP1v4i16
10970 : 387U, // ZIP1v4i32
10971 : 387U, // ZIP1v8i16
10972 : 387U, // ZIP1v8i8
10973 : 899U, // ZIP2_PPP_B
10974 : 963U, // ZIP2_PPP_D
10975 : 133U, // ZIP2_PPP_H
10976 : 1091U, // ZIP2_PPP_S
10977 : 899U, // ZIP2_ZZZ_B
10978 : 963U, // ZIP2_ZZZ_D
10979 : 133U, // ZIP2_ZZZ_H
10980 : 1091U, // ZIP2_ZZZ_S
10981 : 387U, // ZIP2v16i8
10982 : 387U, // ZIP2v2i32
10983 : 387U, // ZIP2v2i64
10984 : 387U, // ZIP2v4i16
10985 : 387U, // ZIP2v4i32
10986 : 387U, // ZIP2v8i16
10987 : 387U, // ZIP2v8i8
10988 : 899U, // anonymous_1355
10989 : };
10990 :
10991 14967 : O << "\t";
10992 :
10993 : // Emit the opcode for the instruction.
10994 : uint64_t Bits = 0;
10995 14967 : Bits |= (uint64_t)OpInfo0[MI->getOpcode()] << 0;
10996 14967 : Bits |= (uint64_t)OpInfo1[MI->getOpcode()] << 32;
10997 : assert(Bits != 0 && "Cannot print this instruction.");
10998 14967 : O << AsmStrs+(Bits & 16383)-1;
10999 :
11000 :
11001 : // Fragment 0 encoded into 6 bits for 54 unique commands.
11002 14967 : switch ((Bits >> 14) & 63) {
11003 0 : default: llvm_unreachable("Invalid command number.");
11004 : case 0:
11005 : // DBG_VALUE, DBG_LABEL, BUNDLE, LIFETIME_START, LIFETIME_END, FENTRY_CAL...
11006 : return;
11007 : break;
11008 0 : case 1:
11009 : // ABS_ZPmZ_B, ADD_ZI_B, ADD_ZPmZ_B, ADD_ZZZ_B, ANDS_PPzPP, AND_PPzPP, AN...
11010 0 : printSVERegOp<'b'>(MI, 0, STI, O);
11011 0 : break;
11012 0 : case 2:
11013 : // ABS_ZPmZ_D, ADD_ZI_D, ADD_ZPmZ_D, ADD_ZZZ_D, ADR_LSL_ZZZ_D_0, ADR_LSL_...
11014 0 : printSVERegOp<'d'>(MI, 0, STI, O);
11015 0 : break;
11016 0 : case 3:
11017 : // ABS_ZPmZ_H, ADD_ZI_H, ADD_ZPmZ_H, ADD_ZZZ_H, AND_ZPmZ_H, ASRD_ZPmI_H, ...
11018 0 : printSVERegOp<'h'>(MI, 0, STI, O);
11019 0 : O << ", ";
11020 0 : break;
11021 0 : case 4:
11022 : // ABS_ZPmZ_S, ADD_ZI_S, ADD_ZPmZ_S, ADD_ZZZ_S, ADR_LSL_ZZZ_S_0, ADR_LSL_...
11023 0 : printSVERegOp<'s'>(MI, 0, STI, O);
11024 0 : break;
11025 2755 : case 5:
11026 : // ABSv16i8, ABSv2i32, ABSv2i64, ABSv4i16, ABSv4i32, ABSv8i16, ABSv8i8, A...
11027 2755 : printVRegOperand(MI, 0, STI, O);
11028 2755 : break;
11029 9906 : case 6:
11030 : // ABSv1i64, ADCSWr, ADCSXr, ADCWr, ADCXr, ADDG, ADDPL_XXI, ADDPv2i64p, A...
11031 9906 : printOperand(MI, 0, STI, O);
11032 9906 : break;
11033 785 : case 7:
11034 : // ADDHNv2i64_v4i32, ADDHNv4i32_v8i16, ADDHNv8i16_v16i8, AESDrr, AESErr, ...
11035 785 : printVRegOperand(MI, 1, STI, O);
11036 785 : break;
11037 602 : case 8:
11038 : // B, BL
11039 602 : printAlignedLabel(MI, 0, STI, O);
11040 602 : return;
11041 : break;
11042 18 : case 9:
11043 : // BRK, DCPS1, DCPS2, DCPS3, HLT, HVC, SMC, SVC
11044 18 : printImmHex(MI, 0, STI, O);
11045 18 : return;
11046 : break;
11047 230 : case 10:
11048 : // Bcc
11049 230 : printCondCode(MI, 0, STI, O);
11050 230 : O << "\t";
11051 230 : printAlignedLabel(MI, 1, STI, O);
11052 230 : return;
11053 : break;
11054 671 : case 11:
11055 : // CASAB, CASAH, CASALB, CASALH, CASALW, CASALX, CASAW, CASAX, CASB, CASH...
11056 671 : printOperand(MI, 1, STI, O);
11057 671 : break;
11058 0 : case 12:
11059 : // CASPALW, CASPAW, CASPLW, CASPW
11060 0 : printGPRSeqPairsClassOperand<32>(MI, 1, STI, O);
11061 0 : O << ", ";
11062 0 : printGPRSeqPairsClassOperand<32>(MI, 2, STI, O);
11063 0 : O << ", [";
11064 0 : printOperand(MI, 3, STI, O);
11065 : O << ']';
11066 : return;
11067 : break;
11068 0 : case 13:
11069 : // CASPALX, CASPAX, CASPLX, CASPX
11070 0 : printGPRSeqPairsClassOperand<64>(MI, 1, STI, O);
11071 0 : O << ", ";
11072 0 : printGPRSeqPairsClassOperand<64>(MI, 2, STI, O);
11073 0 : O << ", [";
11074 0 : printOperand(MI, 3, STI, O);
11075 : O << ']';
11076 : return;
11077 : break;
11078 0 : case 14:
11079 : // DMB, DSB, ISB, TSB
11080 0 : printBarrierOption(MI, 0, STI, O);
11081 0 : return;
11082 : break;
11083 0 : case 15:
11084 : // DUP_ZZI_Q
11085 0 : printSVERegOp<'q'>(MI, 0, STI, O);
11086 0 : O << ", ";
11087 0 : printSVERegOp<'q'>(MI, 1, STI, O);
11088 0 : printVectorIndex(MI, 2, STI, O);
11089 0 : return;
11090 : break;
11091 0 : case 16:
11092 : // GLD1B_D_IMM_REAL, GLD1B_D_REAL, GLD1B_D_SXTW_REAL, GLD1B_D_UXTW_REAL, ...
11093 0 : printTypedVectorList<0,'d'>(MI, 0, STI, O);
11094 0 : O << ", ";
11095 0 : printSVERegOp<>(MI, 1, STI, O);
11096 0 : break;
11097 0 : case 17:
11098 : // GLD1B_S_IMM_REAL, GLD1B_S_SXTW_REAL, GLD1B_S_UXTW_REAL, GLD1H_S_IMM_RE...
11099 0 : printTypedVectorList<0,'s'>(MI, 0, STI, O);
11100 0 : O << ", ";
11101 0 : printSVERegOp<>(MI, 1, STI, O);
11102 0 : break;
11103 0 : case 18:
11104 : // HINT
11105 0 : printImm(MI, 0, STI, O);
11106 0 : return;
11107 : break;
11108 0 : case 19:
11109 : // LD1B, LD1B_IMM_REAL, LD1RB_IMM, LD1RQ_B, LD1RQ_B_IMM, LD2B, LD2B_IMM, ...
11110 0 : printTypedVectorList<0,'b'>(MI, 0, STI, O);
11111 0 : O << ", ";
11112 0 : printSVERegOp<>(MI, 1, STI, O);
11113 0 : break;
11114 0 : case 20:
11115 : // LD1B_H, LD1B_H_IMM_REAL, LD1H, LD1H_IMM_REAL, LD1RB_H_IMM, LD1RH_IMM, ...
11116 0 : printTypedVectorList<0,'h'>(MI, 0, STI, O);
11117 0 : O << ", ";
11118 0 : printSVERegOp<>(MI, 1, STI, O);
11119 0 : break;
11120 0 : case 21:
11121 : // LD1Fourv16b, LD1Onev16b, LD1Rv16b, LD1Threev16b, LD1Twov16b, LD2Rv16b,...
11122 0 : printTypedVectorList<16, 'b'>(MI, 0, STI, O);
11123 0 : O << ", [";
11124 0 : printOperand(MI, 1, STI, O);
11125 : O << ']';
11126 : return;
11127 : break;
11128 0 : case 22:
11129 : // LD1Fourv16b_POST, LD1Onev16b_POST, LD1Rv16b_POST, LD1Threev16b_POST, L...
11130 0 : printTypedVectorList<16, 'b'>(MI, 1, STI, O);
11131 0 : O << ", [";
11132 0 : printOperand(MI, 2, STI, O);
11133 0 : O << "], ";
11134 0 : break;
11135 0 : case 23:
11136 : // LD1Fourv1d, LD1Onev1d, LD1Rv1d, LD1Threev1d, LD1Twov1d, LD2Rv1d, LD3Rv...
11137 0 : printTypedVectorList<1, 'd'>(MI, 0, STI, O);
11138 0 : O << ", [";
11139 0 : printOperand(MI, 1, STI, O);
11140 : O << ']';
11141 : return;
11142 : break;
11143 0 : case 24:
11144 : // LD1Fourv1d_POST, LD1Onev1d_POST, LD1Rv1d_POST, LD1Threev1d_POST, LD1Tw...
11145 0 : printTypedVectorList<1, 'd'>(MI, 1, STI, O);
11146 0 : O << ", [";
11147 0 : printOperand(MI, 2, STI, O);
11148 0 : O << "], ";
11149 0 : break;
11150 0 : case 25:
11151 : // LD1Fourv2d, LD1Onev2d, LD1Rv2d, LD1Threev2d, LD1Twov2d, LD2Rv2d, LD2Tw...
11152 0 : printTypedVectorList<2, 'd'>(MI, 0, STI, O);
11153 0 : O << ", [";
11154 0 : printOperand(MI, 1, STI, O);
11155 : O << ']';
11156 : return;
11157 : break;
11158 0 : case 26:
11159 : // LD1Fourv2d_POST, LD1Onev2d_POST, LD1Rv2d_POST, LD1Threev2d_POST, LD1Tw...
11160 0 : printTypedVectorList<2, 'd'>(MI, 1, STI, O);
11161 0 : O << ", [";
11162 0 : printOperand(MI, 2, STI, O);
11163 0 : O << "], ";
11164 0 : break;
11165 0 : case 27:
11166 : // LD1Fourv2s, LD1Onev2s, LD1Rv2s, LD1Threev2s, LD1Twov2s, LD2Rv2s, LD2Tw...
11167 0 : printTypedVectorList<2, 's'>(MI, 0, STI, O);
11168 0 : O << ", [";
11169 0 : printOperand(MI, 1, STI, O);
11170 : O << ']';
11171 : return;
11172 : break;
11173 0 : case 28:
11174 : // LD1Fourv2s_POST, LD1Onev2s_POST, LD1Rv2s_POST, LD1Threev2s_POST, LD1Tw...
11175 0 : printTypedVectorList<2, 's'>(MI, 1, STI, O);
11176 0 : O << ", [";
11177 0 : printOperand(MI, 2, STI, O);
11178 0 : O << "], ";
11179 0 : break;
11180 0 : case 29:
11181 : // LD1Fourv4h, LD1Onev4h, LD1Rv4h, LD1Threev4h, LD1Twov4h, LD2Rv4h, LD2Tw...
11182 0 : printTypedVectorList<4, 'h'>(MI, 0, STI, O);
11183 0 : O << ", [";
11184 0 : printOperand(MI, 1, STI, O);
11185 : O << ']';
11186 : return;
11187 : break;
11188 0 : case 30:
11189 : // LD1Fourv4h_POST, LD1Onev4h_POST, LD1Rv4h_POST, LD1Threev4h_POST, LD1Tw...
11190 0 : printTypedVectorList<4, 'h'>(MI, 1, STI, O);
11191 0 : O << ", [";
11192 0 : printOperand(MI, 2, STI, O);
11193 0 : O << "], ";
11194 0 : break;
11195 0 : case 31:
11196 : // LD1Fourv4s, LD1Onev4s, LD1Rv4s, LD1Threev4s, LD1Twov4s, LD2Rv4s, LD2Tw...
11197 0 : printTypedVectorList<4, 's'>(MI, 0, STI, O);
11198 0 : O << ", [";
11199 0 : printOperand(MI, 1, STI, O);
11200 : O << ']';
11201 : return;
11202 : break;
11203 0 : case 32:
11204 : // LD1Fourv4s_POST, LD1Onev4s_POST, LD1Rv4s_POST, LD1Threev4s_POST, LD1Tw...
11205 0 : printTypedVectorList<4, 's'>(MI, 1, STI, O);
11206 0 : O << ", [";
11207 0 : printOperand(MI, 2, STI, O);
11208 0 : O << "], ";
11209 0 : break;
11210 0 : case 33:
11211 : // LD1Fourv8b, LD1Onev8b, LD1Rv8b, LD1Threev8b, LD1Twov8b, LD2Rv8b, LD2Tw...
11212 0 : printTypedVectorList<8, 'b'>(MI, 0, STI, O);
11213 0 : O << ", [";
11214 0 : printOperand(MI, 1, STI, O);
11215 : O << ']';
11216 : return;
11217 : break;
11218 0 : case 34:
11219 : // LD1Fourv8b_POST, LD1Onev8b_POST, LD1Rv8b_POST, LD1Threev8b_POST, LD1Tw...
11220 0 : printTypedVectorList<8, 'b'>(MI, 1, STI, O);
11221 0 : O << ", [";
11222 0 : printOperand(MI, 2, STI, O);
11223 0 : O << "], ";
11224 0 : break;
11225 0 : case 35:
11226 : // LD1Fourv8h, LD1Onev8h, LD1Rv8h, LD1Threev8h, LD1Twov8h, LD2Rv8h, LD2Tw...
11227 0 : printTypedVectorList<8, 'h'>(MI, 0, STI, O);
11228 0 : O << ", [";
11229 0 : printOperand(MI, 1, STI, O);
11230 : O << ']';
11231 : return;
11232 : break;
11233 0 : case 36:
11234 : // LD1Fourv8h_POST, LD1Onev8h_POST, LD1Rv8h_POST, LD1Threev8h_POST, LD1Tw...
11235 0 : printTypedVectorList<8, 'h'>(MI, 1, STI, O);
11236 0 : O << ", [";
11237 0 : printOperand(MI, 2, STI, O);
11238 0 : O << "], ";
11239 0 : break;
11240 0 : case 37:
11241 : // LD1i16, LD2i16, LD3i16, LD4i16, ST1i16_POST, ST2i16_POST, ST3i16_POST,...
11242 0 : printTypedVectorList<0, 'h'>(MI, 1, STI, O);
11243 0 : printVectorIndex(MI, 2, STI, O);
11244 0 : O << ", [";
11245 0 : printOperand(MI, 3, STI, O);
11246 0 : break;
11247 0 : case 38:
11248 : // LD1i16_POST, LD2i16_POST, LD3i16_POST, LD4i16_POST
11249 0 : printTypedVectorList<0, 'h'>(MI, 2, STI, O);
11250 0 : printVectorIndex(MI, 3, STI, O);
11251 0 : O << ", [";
11252 0 : printOperand(MI, 4, STI, O);
11253 0 : O << "], ";
11254 0 : break;
11255 0 : case 39:
11256 : // LD1i32, LD2i32, LD3i32, LD4i32, ST1i32_POST, ST2i32_POST, ST3i32_POST,...
11257 0 : printTypedVectorList<0, 's'>(MI, 1, STI, O);
11258 0 : printVectorIndex(MI, 2, STI, O);
11259 0 : O << ", [";
11260 0 : printOperand(MI, 3, STI, O);
11261 0 : break;
11262 0 : case 40:
11263 : // LD1i32_POST, LD2i32_POST, LD3i32_POST, LD4i32_POST
11264 0 : printTypedVectorList<0, 's'>(MI, 2, STI, O);
11265 0 : printVectorIndex(MI, 3, STI, O);
11266 0 : O << ", [";
11267 0 : printOperand(MI, 4, STI, O);
11268 0 : O << "], ";
11269 0 : break;
11270 0 : case 41:
11271 : // LD1i64, LD2i64, LD3i64, LD4i64, ST1i64_POST, ST2i64_POST, ST3i64_POST,...
11272 0 : printTypedVectorList<0, 'd'>(MI, 1, STI, O);
11273 0 : printVectorIndex(MI, 2, STI, O);
11274 0 : O << ", [";
11275 0 : printOperand(MI, 3, STI, O);
11276 0 : break;
11277 0 : case 42:
11278 : // LD1i64_POST, LD2i64_POST, LD3i64_POST, LD4i64_POST
11279 0 : printTypedVectorList<0, 'd'>(MI, 2, STI, O);
11280 0 : printVectorIndex(MI, 3, STI, O);
11281 0 : O << ", [";
11282 0 : printOperand(MI, 4, STI, O);
11283 0 : O << "], ";
11284 0 : break;
11285 0 : case 43:
11286 : // LD1i8, LD2i8, LD3i8, LD4i8, ST1i8_POST, ST2i8_POST, ST3i8_POST, ST4i8_...
11287 0 : printTypedVectorList<0, 'b'>(MI, 1, STI, O);
11288 0 : printVectorIndex(MI, 2, STI, O);
11289 0 : O << ", [";
11290 0 : printOperand(MI, 3, STI, O);
11291 0 : break;
11292 0 : case 44:
11293 : // LD1i8_POST, LD2i8_POST, LD3i8_POST, LD4i8_POST
11294 0 : printTypedVectorList<0, 'b'>(MI, 2, STI, O);
11295 0 : printVectorIndex(MI, 3, STI, O);
11296 0 : O << ", [";
11297 0 : printOperand(MI, 4, STI, O);
11298 0 : O << "], ";
11299 0 : break;
11300 0 : case 45:
11301 : // LDR_PXI, LDR_ZXI, MOVPRFX_ZZ, PTEST_PP, STR_PXI, STR_ZXI
11302 0 : printSVERegOp<>(MI, 0, STI, O);
11303 0 : break;
11304 0 : case 46:
11305 : // MSR
11306 0 : printMSRSystemRegister(MI, 0, STI, O);
11307 0 : O << ", ";
11308 0 : printOperand(MI, 1, STI, O);
11309 0 : return;
11310 : break;
11311 0 : case 47:
11312 : // MSRpstateImm1, MSRpstateImm4
11313 0 : printSystemPStateField(MI, 0, STI, O);
11314 0 : O << ", ";
11315 0 : printOperand(MI, 1, STI, O);
11316 0 : return;
11317 : break;
11318 0 : case 48:
11319 : // PRFB_D_PZI, PRFB_D_SCALED, PRFB_D_SXTW_SCALED, PRFB_D_UXTW_SCALED, PRF...
11320 0 : printPrefetchOp<true>(MI, 0, STI, O);
11321 0 : O << ", ";
11322 0 : printSVERegOp<>(MI, 1, STI, O);
11323 0 : O << ", [";
11324 0 : break;
11325 0 : case 49:
11326 : // PRFMl, PRFMroW, PRFMroX, PRFMui, PRFUMi
11327 0 : printPrefetchOp(MI, 0, STI, O);
11328 0 : break;
11329 0 : case 50:
11330 : // ST1i16, ST2i16, ST3i16, ST4i16
11331 0 : printTypedVectorList<0, 'h'>(MI, 0, STI, O);
11332 0 : printVectorIndex(MI, 1, STI, O);
11333 0 : O << ", [";
11334 0 : printOperand(MI, 2, STI, O);
11335 : O << ']';
11336 : return;
11337 : break;
11338 0 : case 51:
11339 : // ST1i32, ST2i32, ST3i32, ST4i32
11340 0 : printTypedVectorList<0, 's'>(MI, 0, STI, O);
11341 0 : printVectorIndex(MI, 1, STI, O);
11342 0 : O << ", [";
11343 0 : printOperand(MI, 2, STI, O);
11344 : O << ']';
11345 : return;
11346 : break;
11347 0 : case 52:
11348 : // ST1i64, ST2i64, ST3i64, ST4i64
11349 0 : printTypedVectorList<0, 'd'>(MI, 0, STI, O);
11350 0 : printVectorIndex(MI, 1, STI, O);
11351 0 : O << ", [";
11352 0 : printOperand(MI, 2, STI, O);
11353 : O << ']';
11354 : return;
11355 : break;
11356 0 : case 53:
11357 : // ST1i8, ST2i8, ST3i8, ST4i8
11358 0 : printTypedVectorList<0, 'b'>(MI, 0, STI, O);
11359 0 : printVectorIndex(MI, 1, STI, O);
11360 0 : O << ", [";
11361 0 : printOperand(MI, 2, STI, O);
11362 : O << ']';
11363 : return;
11364 : break;
11365 : }
11366 :
11367 :
11368 : // Fragment 1 encoded into 6 bits for 51 unique commands.
11369 14117 : switch ((Bits >> 20) & 63) {
11370 0 : default: llvm_unreachable("Invalid command number.");
11371 11444 : case 0:
11372 : // ABS_ZPmZ_B, ABS_ZPmZ_D, ABS_ZPmZ_S, ABSv16i8, ABSv1i64, ABSv2i32, ABSv...
11373 11444 : O << ", ";
11374 11444 : break;
11375 0 : case 1:
11376 : // ABS_ZPmZ_H, CLS_ZPmZ_H, CLZ_ZPmZ_H, CNOT_ZPmZ_H, CNT_ZPmZ_H, CPY_ZPmI_...
11377 0 : printSVERegOp<>(MI, 2, STI, O);
11378 0 : break;
11379 0 : case 2:
11380 : // ADD_ZI_H, ADD_ZZZ_H, ASR_WIDE_ZZZ_H, ASR_ZZI_H, DUP_ZZI_H, FADD_ZZZ_H,...
11381 0 : printSVERegOp<'h'>(MI, 1, STI, O);
11382 0 : break;
11383 0 : case 3:
11384 : // ADD_ZPmZ_H, AND_ZPmZ_H, ASRD_ZPmI_H, ASRR_ZPmZ_H, ASR_WIDE_ZPmZ_H, ASR...
11385 0 : printSVERegOp<>(MI, 1, STI, O);
11386 0 : break;
11387 2493 : case 4:
11388 : // ADR_LSL_ZZZ_D_0, ADR_LSL_ZZZ_D_1, ADR_LSL_ZZZ_D_2, ADR_LSL_ZZZ_D_3, AD...
11389 2493 : O << ", [";
11390 2493 : break;
11391 : case 5:
11392 : // AUTDZA, AUTDZB, AUTIZA, AUTIZB, BLR, BLRAAZ, BLRABZ, BR, BRAAZ, BRABZ,...
11393 : return;
11394 : break;
11395 0 : case 6:
11396 : // DECH_ZPiI, INCH_ZPiI, SQDECH_ZPiI, SQINCH_ZPiI, UQDECH_ZPiI, UQINCH_ZP...
11397 0 : printSVEPattern(MI, 2, STI, O);
11398 0 : O << ", mul ";
11399 0 : printOperand(MI, 3, STI, O);
11400 0 : return;
11401 : break;
11402 0 : case 7:
11403 : // DUP_ZI_H
11404 0 : printImm8OptLsl<int16_t>(MI, 1, STI, O);
11405 0 : return;
11406 : break;
11407 0 : case 8:
11408 : // DUP_ZR_H, INDEX_II_H, INDEX_IR_H, INDEX_RI_H, INDEX_RR_H, WHILELE_PWW_...
11409 0 : printOperand(MI, 1, STI, O);
11410 0 : break;
11411 0 : case 9:
11412 : // FCMLA_ZZZI_H, FMLA_ZZZI_H, FMLS_ZZZI_H
11413 0 : printSVERegOp<'h'>(MI, 2, STI, O);
11414 0 : O << ", ";
11415 0 : printSVERegOp<'h'>(MI, 3, STI, O);
11416 0 : printVectorIndex(MI, 4, STI, O);
11417 0 : break;
11418 24 : case 10:
11419 : // FCMPDri, FCMPEDri, FCMPEHri, FCMPESri, FCMPHri, FCMPSri
11420 24 : O << ", #0.0";
11421 24 : return;
11422 : break;
11423 18 : case 11:
11424 : // FCVTLv2i32, FCVTLv4i32
11425 18 : O << ".2d, ";
11426 18 : printVRegOperand(MI, 1, STI, O);
11427 18 : break;
11428 19 : case 12:
11429 : // FCVTLv4i16, FCVTLv8i16, FCVTNv4i32, FCVTXNv4f32
11430 19 : O << ".4s, ";
11431 19 : break;
11432 16 : case 13:
11433 : // FCVTNv2i32, FCVTXNv2f32
11434 16 : O << ".2s, ";
11435 16 : printVRegOperand(MI, 1, STI, O);
11436 16 : O << ".2d";
11437 16 : return;
11438 : break;
11439 4 : case 14:
11440 : // FCVTNv4i16
11441 4 : O << ".4h, ";
11442 4 : printVRegOperand(MI, 1, STI, O);
11443 4 : O << ".4s";
11444 4 : return;
11445 : break;
11446 3 : case 15:
11447 : // FCVTNv8i16
11448 3 : O << ".8h, ";
11449 3 : printVRegOperand(MI, 2, STI, O);
11450 3 : O << ".4s";
11451 3 : return;
11452 : break;
11453 0 : case 16:
11454 : // FDUP_ZI_H
11455 0 : printFPImmOperand(MI, 1, STI, O);
11456 0 : return;
11457 : break;
11458 6 : case 17:
11459 : // FMOVXDHighr, INSvi16gpr, INSvi16lane, INSvi32gpr, INSvi32lane, INSvi64...
11460 6 : printVectorIndex(MI, 2, STI, O);
11461 6 : O << ", ";
11462 6 : break;
11463 0 : case 18:
11464 : // GLD1B_D_IMM_REAL, GLD1B_D_REAL, GLD1B_D_SXTW_REAL, GLD1B_D_UXTW_REAL, ...
11465 0 : O << "/z, [";
11466 0 : break;
11467 0 : case 19:
11468 : // INSR_ZR_H, INSR_ZV_H, PRFB_D_SCALED, PRFB_D_SXTW_SCALED, PRFB_D_UXTW_S...
11469 0 : printOperand(MI, 2, STI, O);
11470 0 : break;
11471 0 : case 20:
11472 : // LD1Fourv16b_POST, LD1Fourv2d_POST, LD1Fourv4s_POST, LD1Fourv8h_POST, L...
11473 0 : printPostIncOperand<64>(MI, 3, STI, O);
11474 : return;
11475 : break;
11476 0 : case 21:
11477 : // LD1Fourv1d_POST, LD1Fourv2s_POST, LD1Fourv4h_POST, LD1Fourv8b_POST, LD...
11478 0 : printPostIncOperand<32>(MI, 3, STI, O);
11479 : return;
11480 : break;
11481 0 : case 22:
11482 : // LD1Onev16b_POST, LD1Onev2d_POST, LD1Onev4s_POST, LD1Onev8h_POST, LD1Tw...
11483 0 : printPostIncOperand<16>(MI, 3, STI, O);
11484 : return;
11485 : break;
11486 0 : case 23:
11487 : // LD1Onev1d_POST, LD1Onev2s_POST, LD1Onev4h_POST, LD1Onev8b_POST, LD1Rv1...
11488 0 : printPostIncOperand<8>(MI, 3, STI, O);
11489 : return;
11490 : break;
11491 0 : case 24:
11492 : // LD1Rv16b_POST, LD1Rv8b_POST
11493 0 : printPostIncOperand<1>(MI, 3, STI, O);
11494 : return;
11495 : break;
11496 0 : case 25:
11497 : // LD1Rv2s_POST, LD1Rv4s_POST, LD2Rv4h_POST, LD2Rv8h_POST, LD4Rv16b_POST,...
11498 0 : printPostIncOperand<4>(MI, 3, STI, O);
11499 : return;
11500 : break;
11501 0 : case 26:
11502 : // LD1Rv4h_POST, LD1Rv8h_POST, LD2Rv16b_POST, LD2Rv8b_POST
11503 0 : printPostIncOperand<2>(MI, 3, STI, O);
11504 : return;
11505 : break;
11506 0 : case 27:
11507 : // LD1Threev16b_POST, LD1Threev2d_POST, LD1Threev4s_POST, LD1Threev8h_POS...
11508 0 : printPostIncOperand<48>(MI, 3, STI, O);
11509 : return;
11510 : break;
11511 0 : case 28:
11512 : // LD1Threev1d_POST, LD1Threev2s_POST, LD1Threev4h_POST, LD1Threev8b_POST...
11513 0 : printPostIncOperand<24>(MI, 3, STI, O);
11514 : return;
11515 : break;
11516 : case 29:
11517 : // LD1i16, LD1i32, LD1i64, LD1i8, LD2i16, LD2i32, LD2i64, LD2i8, LD3i16, ...
11518 : O << ']';
11519 : return;
11520 : break;
11521 0 : case 30:
11522 : // LD1i16_POST, LD2i8_POST
11523 0 : printPostIncOperand<2>(MI, 5, STI, O);
11524 : return;
11525 : break;
11526 0 : case 31:
11527 : // LD1i32_POST, LD2i16_POST, LD4i8_POST
11528 0 : printPostIncOperand<4>(MI, 5, STI, O);
11529 : return;
11530 : break;
11531 0 : case 32:
11532 : // LD1i64_POST, LD2i32_POST, LD4i16_POST
11533 0 : printPostIncOperand<8>(MI, 5, STI, O);
11534 : return;
11535 : break;
11536 0 : case 33:
11537 : // LD1i8_POST
11538 0 : printPostIncOperand<1>(MI, 5, STI, O);
11539 : return;
11540 : break;
11541 0 : case 34:
11542 : // LD2i64_POST, LD4i32_POST
11543 0 : printPostIncOperand<16>(MI, 5, STI, O);
11544 : return;
11545 : break;
11546 0 : case 35:
11547 : // LD3Rv16b_POST, LD3Rv8b_POST
11548 0 : printPostIncOperand<3>(MI, 3, STI, O);
11549 : return;
11550 : break;
11551 0 : case 36:
11552 : // LD3Rv2s_POST, LD3Rv4s_POST
11553 0 : printPostIncOperand<12>(MI, 3, STI, O);
11554 : return;
11555 : break;
11556 0 : case 37:
11557 : // LD3Rv4h_POST, LD3Rv8h_POST
11558 0 : printPostIncOperand<6>(MI, 3, STI, O);
11559 : return;
11560 : break;
11561 0 : case 38:
11562 : // LD3i16_POST
11563 0 : printPostIncOperand<6>(MI, 5, STI, O);
11564 : return;
11565 : break;
11566 0 : case 39:
11567 : // LD3i32_POST
11568 0 : printPostIncOperand<12>(MI, 5, STI, O);
11569 : return;
11570 : break;
11571 0 : case 40:
11572 : // LD3i64_POST
11573 0 : printPostIncOperand<24>(MI, 5, STI, O);
11574 : return;
11575 : break;
11576 0 : case 41:
11577 : // LD3i8_POST
11578 0 : printPostIncOperand<3>(MI, 5, STI, O);
11579 : return;
11580 : break;
11581 0 : case 42:
11582 : // LD4i64_POST
11583 0 : printPostIncOperand<32>(MI, 5, STI, O);
11584 : return;
11585 : break;
11586 0 : case 43:
11587 : // PRFB_D_PZI, PRFD_D_PZI, PRFH_D_PZI, PRFW_D_PZI
11588 0 : printSVERegOp<'d'>(MI, 2, STI, O);
11589 0 : O << ", ";
11590 0 : break;
11591 0 : case 44:
11592 : // PRFB_S_PZI, PRFD_S_PZI, PRFH_S_PZI, PRFW_S_PZI
11593 0 : printSVERegOp<'s'>(MI, 2, STI, O);
11594 0 : O << ", ";
11595 0 : break;
11596 0 : case 45:
11597 : // PTRUES_H, PTRUE_H
11598 0 : printSVEPattern(MI, 1, STI, O);
11599 0 : return;
11600 : break;
11601 0 : case 46:
11602 : // PUNPKHI_PP, PUNPKLO_PP, SUNPKHI_ZZ_H, SUNPKLO_ZZ_H, UUNPKHI_ZZ_H, UUNP...
11603 0 : printSVERegOp<'b'>(MI, 1, STI, O);
11604 0 : return;
11605 : break;
11606 0 : case 47:
11607 : // ST1i16_POST, ST1i32_POST, ST1i64_POST, ST1i8_POST, ST2GPostIndex, ST2i...
11608 0 : O << "], ";
11609 0 : break;
11610 0 : case 48:
11611 : // TBL_ZZZ_H
11612 0 : printTypedVectorList<0,'h'>(MI, 1, STI, O);
11613 0 : O << ", ";
11614 0 : printSVERegOp<'h'>(MI, 2, STI, O);
11615 0 : return;
11616 : break;
11617 0 : case 49:
11618 : // TBLv16i8Four, TBLv16i8One, TBLv16i8Three, TBLv16i8Two, TBXv16i8Four, T...
11619 0 : O << ".16b, ";
11620 0 : break;
11621 0 : case 50:
11622 : // TBLv8i8Four, TBLv8i8One, TBLv8i8Three, TBLv8i8Two, TBXv8i8Four, TBXv8i...
11623 0 : O << ".8b, ";
11624 0 : break;
11625 : }
11626 :
11627 :
11628 : // Fragment 2 encoded into 6 bits for 59 unique commands.
11629 13980 : switch ((Bits >> 26) & 63) {
11630 0 : default: llvm_unreachable("Invalid command number.");
11631 0 : case 0:
11632 : // ABS_ZPmZ_B, ABS_ZPmZ_D, ABS_ZPmZ_S, BRKA_PPmP, BRKB_PPmP, CLS_ZPmZ_B, ...
11633 0 : printSVERegOp<>(MI, 2, STI, O);
11634 0 : break;
11635 0 : case 1:
11636 : // ABS_ZPmZ_H, ADD_ZPmZ_H, AND_ZPmZ_H, ASRD_ZPmI_H, ASRR_ZPmZ_H, ASR_WIDE...
11637 0 : O << "/m, ";
11638 0 : break;
11639 2870 : case 2:
11640 : // ABSv16i8, ABSv2i32, ABSv2i64, ABSv4i16, ABSv4i32, ABSv8i16, ABSv8i8, A...
11641 2870 : printVRegOperand(MI, 1, STI, O);
11642 2870 : break;
11643 8696 : case 3:
11644 : // ABSv1i64, ADCSWr, ADCSXr, ADCWr, ADCXr, ADDG, ADDPL_XXI, ADDSWri, ADDS...
11645 8696 : printOperand(MI, 1, STI, O);
11646 8696 : break;
11647 720 : case 4:
11648 : // ADDHNv2i64_v4i32, ADDHNv4i32_v8i16, ADDHNv8i16_v16i8, AESDrr, AESErr, ...
11649 720 : printVRegOperand(MI, 2, STI, O);
11650 720 : break;
11651 0 : case 5:
11652 : // ADD_ZI_B, ADD_ZZZ_B, ASR_WIDE_ZZZ_B, ASR_ZZI_B, DECP_XP_B, DUP_ZZI_B, ...
11653 0 : printSVERegOp<'b'>(MI, 1, STI, O);
11654 0 : break;
11655 0 : case 6:
11656 : // ADD_ZI_D, ADD_ZZZ_D, ADR_LSL_ZZZ_D_0, ADR_LSL_ZZZ_D_1, ADR_LSL_ZZZ_D_2...
11657 0 : printSVERegOp<'d'>(MI, 1, STI, O);
11658 0 : break;
11659 0 : case 7:
11660 : // ADD_ZI_H, ADD_ZZZ_H, ASR_WIDE_ZZZ_H, ASR_ZZI_H, CLASTA_ZPZ_H, CLASTB_Z...
11661 0 : O << ", ";
11662 0 : break;
11663 0 : case 8:
11664 : // ADD_ZI_S, ADD_ZZZ_S, ADR_LSL_ZZZ_S_0, ADR_LSL_ZZZ_S_1, ADR_LSL_ZZZ_S_2...
11665 0 : printSVERegOp<'s'>(MI, 1, STI, O);
11666 0 : break;
11667 0 : case 9:
11668 : // ADD_ZPmZ_B, ADD_ZPmZ_D, ADD_ZPmZ_S, ANDS_PPzPP, ANDV_VPZ_B, ANDV_VPZ_D...
11669 0 : printSVERegOp<>(MI, 1, STI, O);
11670 0 : break;
11671 432 : case 10:
11672 : // ADRP
11673 432 : printAdrpLabel(MI, 1, STI, O);
11674 432 : return;
11675 : break;
11676 671 : case 11:
11677 : // BFMWri, BFMXri, CASAB, CASAH, CASALB, CASALH, CASALW, CASALX, CASAW, C...
11678 671 : printOperand(MI, 2, STI, O);
11679 671 : break;
11680 156 : case 12:
11681 : // BICv2i32, BICv4i16, BICv4i32, BICv8i16, MOVKWi, MOVKXi, ORRv2i32, ORRv...
11682 156 : printImm(MI, 2, STI, O);
11683 156 : printShifter(MI, 3, STI, O);
11684 156 : return;
11685 : break;
11686 114 : case 13:
11687 : // CBNZW, CBNZX, CBZW, CBZX, LDRDl, LDRQl, LDRSWl, LDRSl, LDRWl, LDRXl, P...
11688 114 : printAlignedLabel(MI, 1, STI, O);
11689 114 : return;
11690 : break;
11691 0 : case 14:
11692 : // CMPEQ_PPzZI_H, CMPEQ_PPzZZ_H, CMPEQ_WIDE_PPzZZ_H, CMPGE_PPzZI_H, CMPGE...
11693 0 : O << "/z, ";
11694 0 : break;
11695 0 : case 15:
11696 : // CNTB_XPiI, CNTD_XPiI, CNTH_XPiI, CNTW_XPiI, PTRUES_B, PTRUES_D, PTRUES...
11697 0 : printSVEPattern(MI, 1, STI, O);
11698 0 : break;
11699 0 : case 16:
11700 : // DECB_XPiI, DECD_XPiI, DECD_ZPiI, DECH_XPiI, DECW_XPiI, DECW_ZPiI, INCB...
11701 0 : printSVEPattern(MI, 2, STI, O);
11702 0 : O << ", mul ";
11703 0 : printOperand(MI, 3, STI, O);
11704 0 : return;
11705 : break;
11706 0 : case 17:
11707 : // DECP_XP_H, INCP_XP_H, SQDECP_XPWd_H, SQDECP_XP_H, SQINCP_XPWd_H, SQINC...
11708 0 : printSVERegOp<'h'>(MI, 1, STI, O);
11709 0 : break;
11710 : case 18:
11711 : // DECP_ZP_H, DUP_ZR_H, FEXPA_ZZ_H, FMLA_ZZZI_H, FMLS_ZZZI_H, FRECPE_ZZ_H...
11712 : return;
11713 : break;
11714 0 : case 19:
11715 : // DUPM_ZI
11716 0 : printLogicalImm<int64_t>(MI, 1, STI, O);
11717 0 : return;
11718 : break;
11719 0 : case 20:
11720 : // DUP_ZI_B
11721 0 : printImm8OptLsl<int8_t>(MI, 1, STI, O);
11722 0 : return;
11723 : break;
11724 0 : case 21:
11725 : // DUP_ZI_D
11726 0 : printImm8OptLsl<int64_t>(MI, 1, STI, O);
11727 0 : return;
11728 : break;
11729 0 : case 22:
11730 : // DUP_ZI_S
11731 0 : printImm8OptLsl<int32_t>(MI, 1, STI, O);
11732 0 : return;
11733 : break;
11734 0 : case 23:
11735 : // DUP_ZZI_H
11736 0 : printVectorIndex(MI, 2, STI, O);
11737 0 : return;
11738 : break;
11739 0 : case 24:
11740 : // FCMLA_ZZZI_S, FMLA_ZZZI_S, FMLS_ZZZI_S, GLD1B_S_IMM_REAL, GLD1H_S_IMM_...
11741 0 : printSVERegOp<'s'>(MI, 2, STI, O);
11742 0 : O << ", ";
11743 0 : break;
11744 11 : case 25:
11745 : // FCVTLv2i32
11746 11 : O << ".2s";
11747 11 : return;
11748 : break;
11749 7 : case 26:
11750 : // FCVTLv4i32
11751 7 : O << ".4s";
11752 7 : return;
11753 : break;
11754 108 : case 27:
11755 : // FDUP_ZI_D, FDUP_ZI_S, FMOVDi, FMOVHi, FMOVSi, FMOVv2f32_ns, FMOVv2f64_...
11756 108 : printFPImmOperand(MI, 1, STI, O);
11757 108 : return;
11758 : break;
11759 0 : case 28:
11760 : // FMLA_ZZZI_D, FMLS_ZZZI_D, GLD1B_D_IMM_REAL, GLD1D_IMM_REAL, GLD1H_D_IM...
11761 0 : printSVERegOp<'d'>(MI, 2, STI, O);
11762 0 : O << ", ";
11763 0 : break;
11764 0 : case 29:
11765 : // INSvi16gpr, INSvi32gpr, INSvi64gpr, INSvi8gpr, PRFB_D_PZI, PRFB_S_PZI
11766 0 : printOperand(MI, 3, STI, O);
11767 0 : break;
11768 0 : case 30:
11769 : // INSvi16lane, INSvi32lane, INSvi64lane, INSvi8lane
11770 0 : printVRegOperand(MI, 3, STI, O);
11771 0 : printVectorIndex(MI, 4, STI, O);
11772 0 : return;
11773 : break;
11774 0 : case 31:
11775 : // LDADDAB, LDADDAH, LDADDALB, LDADDALH, LDADDALW, LDADDALX, LDADDAW, LDA...
11776 0 : printOperand(MI, 0, STI, O);
11777 0 : O << ", [";
11778 0 : printOperand(MI, 2, STI, O);
11779 : O << ']';
11780 : return;
11781 : break;
11782 46 : case 32:
11783 : // MOVID, MOVIv2d_ns
11784 46 : printSIMDType10Operand(MI, 1, STI, O);
11785 46 : return;
11786 : break;
11787 147 : case 33:
11788 : // MOVIv16b_ns, MOVIv2i32, MOVIv2s_msl, MOVIv4i16, MOVIv4i32, MOVIv4s_msl...
11789 147 : printImm(MI, 1, STI, O);
11790 147 : break;
11791 2 : case 34:
11792 : // MRS
11793 2 : printMRSSystemRegister(MI, 1, STI, O);
11794 2 : return;
11795 : break;
11796 0 : case 35:
11797 : // PRFD_D_PZI, PRFD_S_PZI
11798 0 : printImmScale<8>(MI, 3, STI, O);
11799 : O << ']';
11800 : return;
11801 : break;
11802 0 : case 36:
11803 : // PRFH_D_PZI, PRFH_S_PZI
11804 0 : printImmScale<2>(MI, 3, STI, O);
11805 : O << ']';
11806 : return;
11807 : break;
11808 0 : case 37:
11809 : // PRFW_D_PZI, PRFW_S_PZI
11810 0 : printImmScale<4>(MI, 3, STI, O);
11811 : O << ']';
11812 : return;
11813 : break;
11814 0 : case 38:
11815 : // SDOT_ZZZI_D, SDOT_ZZZ_D, UDOT_ZZZI_D, UDOT_ZZZ_D
11816 0 : printSVERegOp<'h'>(MI, 2, STI, O);
11817 0 : O << ", ";
11818 0 : printSVERegOp<'h'>(MI, 3, STI, O);
11819 0 : break;
11820 0 : case 39:
11821 : // SDOT_ZZZI_S, SDOT_ZZZ_S, UDOT_ZZZI_S, UDOT_ZZZ_S
11822 0 : printSVERegOp<'b'>(MI, 2, STI, O);
11823 0 : O << ", ";
11824 0 : printSVERegOp<'b'>(MI, 3, STI, O);
11825 0 : break;
11826 0 : case 40:
11827 : // SQDECB_XPiWdI, SQDECD_XPiWdI, SQDECH_XPiWdI, SQDECW_XPiWdI, SQINCB_XPi...
11828 0 : printGPR64as32(MI, 1, STI, O);
11829 0 : O << ", ";
11830 0 : printSVEPattern(MI, 2, STI, O);
11831 0 : O << ", mul ";
11832 0 : printOperand(MI, 3, STI, O);
11833 0 : return;
11834 : break;
11835 0 : case 41:
11836 : // ST1i16_POST, ST2i8_POST
11837 0 : printPostIncOperand<2>(MI, 4, STI, O);
11838 : return;
11839 : break;
11840 0 : case 42:
11841 : // ST1i32_POST, ST2i16_POST, ST4i8_POST
11842 0 : printPostIncOperand<4>(MI, 4, STI, O);
11843 : return;
11844 : break;
11845 0 : case 43:
11846 : // ST1i64_POST, ST2i32_POST, ST4i16_POST
11847 0 : printPostIncOperand<8>(MI, 4, STI, O);
11848 : return;
11849 : break;
11850 0 : case 44:
11851 : // ST1i8_POST
11852 0 : printPostIncOperand<1>(MI, 4, STI, O);
11853 : return;
11854 : break;
11855 0 : case 45:
11856 : // ST2GOffset, STGOffset, STZ2GOffset, STZGOffset
11857 0 : printImmScale<16>(MI, 1, STI, O);
11858 : O << ']';
11859 : return;
11860 : break;
11861 0 : case 46:
11862 : // ST2GPostIndex, ST2GPreIndex, STGPostIndex, STGPreIndex, STZ2GPostIndex...
11863 0 : printImmScale<16>(MI, 2, STI, O);
11864 0 : break;
11865 0 : case 47:
11866 : // ST2i64_POST, ST4i32_POST
11867 0 : printPostIncOperand<16>(MI, 4, STI, O);
11868 : return;
11869 : break;
11870 0 : case 48:
11871 : // ST3i16_POST
11872 0 : printPostIncOperand<6>(MI, 4, STI, O);
11873 : return;
11874 : break;
11875 0 : case 49:
11876 : // ST3i32_POST
11877 0 : printPostIncOperand<12>(MI, 4, STI, O);
11878 : return;
11879 : break;
11880 0 : case 50:
11881 : // ST3i64_POST
11882 0 : printPostIncOperand<24>(MI, 4, STI, O);
11883 : return;
11884 : break;
11885 0 : case 51:
11886 : // ST3i8_POST
11887 0 : printPostIncOperand<3>(MI, 4, STI, O);
11888 : return;
11889 : break;
11890 0 : case 52:
11891 : // ST4i64_POST
11892 0 : printPostIncOperand<32>(MI, 4, STI, O);
11893 : return;
11894 : break;
11895 0 : case 53:
11896 : // SYSxt
11897 0 : printSysCROperand(MI, 1, STI, O);
11898 0 : O << ", ";
11899 0 : printSysCROperand(MI, 2, STI, O);
11900 0 : O << ", ";
11901 0 : printOperand(MI, 3, STI, O);
11902 0 : O << ", ";
11903 0 : printOperand(MI, 4, STI, O);
11904 0 : return;
11905 : break;
11906 0 : case 54:
11907 : // TBL_ZZZ_B
11908 0 : printTypedVectorList<0,'b'>(MI, 1, STI, O);
11909 0 : O << ", ";
11910 0 : printSVERegOp<'b'>(MI, 2, STI, O);
11911 0 : return;
11912 : break;
11913 0 : case 55:
11914 : // TBL_ZZZ_D
11915 0 : printTypedVectorList<0,'d'>(MI, 1, STI, O);
11916 0 : O << ", ";
11917 0 : printSVERegOp<'d'>(MI, 2, STI, O);
11918 0 : return;
11919 : break;
11920 0 : case 56:
11921 : // TBL_ZZZ_S
11922 0 : printTypedVectorList<0,'s'>(MI, 1, STI, O);
11923 0 : O << ", ";
11924 0 : printSVERegOp<'s'>(MI, 2, STI, O);
11925 0 : return;
11926 : break;
11927 0 : case 57:
11928 : // TBLv16i8Four, TBLv16i8One, TBLv16i8Three, TBLv16i8Two, TBLv8i8Four, TB...
11929 0 : printTypedVectorList<16, 'b'>(MI, 1, STI, O);
11930 0 : O << ", ";
11931 0 : printVRegOperand(MI, 2, STI, O);
11932 0 : break;
11933 0 : case 58:
11934 : // TBXv16i8Four, TBXv16i8One, TBXv16i8Three, TBXv16i8Two, TBXv8i8Four, TB...
11935 0 : printTypedVectorList<16, 'b'>(MI, 2, STI, O);
11936 0 : O << ", ";
11937 0 : printVRegOperand(MI, 3, STI, O);
11938 0 : break;
11939 : }
11940 :
11941 :
11942 : // Fragment 3 encoded into 6 bits for 63 unique commands.
11943 13104 : switch ((Bits >> 32) & 63) {
11944 0 : default: llvm_unreachable("Invalid command number.");
11945 0 : case 0:
11946 : // ABS_ZPmZ_B, ABS_ZPmZ_D, ABS_ZPmZ_S, ADD_ZPmZ_B, ADD_ZPmZ_D, ADD_ZPmZ_S...
11947 0 : O << "/m, ";
11948 0 : break;
11949 0 : case 1:
11950 : // ABS_ZPmZ_H, CLS_ZPmZ_H, CLZ_ZPmZ_H, CNOT_ZPmZ_H, CNT_ZPmZ_H, FABS_ZPmZ...
11951 0 : printSVERegOp<'h'>(MI, 3, STI, O);
11952 0 : break;
11953 : case 2:
11954 : // ABSv16i8, ABSv1i64, ABSv2i32, ABSv2i64, ABSv4i16, ABSv4i32, ABSv8i16, ...
11955 : return;
11956 : break;
11957 8170 : case 3:
11958 : // ADCSWr, ADCSXr, ADCWr, ADCXr, ADDG, ADDHNv2i64_v2i32, ADDHNv2i64_v4i32...
11959 8170 : O << ", ";
11960 8170 : break;
11961 0 : case 4:
11962 : // ADD_ZI_H, SQADD_ZI_H, SQSUB_ZI_H, SUBR_ZI_H, SUB_ZI_H, UQADD_ZI_H, UQS...
11963 0 : printImm8OptLsl<uint16_t>(MI, 2, STI, O);
11964 0 : return;
11965 : break;
11966 0 : case 5:
11967 : // ADD_ZPmZ_H, ADD_ZZZ_H, AND_ZPmZ_H, ASRD_ZPmI_H, ASRR_ZPmZ_H, ASR_WIDE_...
11968 0 : printSVERegOp<'h'>(MI, 2, STI, O);
11969 0 : break;
11970 0 : case 6:
11971 : // ANDS_PPzPP, AND_PPzPP, BICS_PPzPP, BIC_PPzPP, BRKAS_PPzP, BRKA_PPzP, B...
11972 0 : O << "/z, ";
11973 0 : break;
11974 0 : case 7:
11975 : // ASR_WIDE_ZZZ_H, LSL_WIDE_ZZZ_H, LSR_WIDE_ZZZ_H
11976 0 : printSVERegOp<'d'>(MI, 2, STI, O);
11977 0 : return;
11978 : break;
11979 0 : case 8:
11980 : // ASR_ZZI_H, INDEX_II_H, INDEX_IR_H, INDEX_RI_H, INDEX_RR_H, LSL_ZZI_H, ...
11981 0 : printOperand(MI, 2, STI, O);
11982 0 : return;
11983 : break;
11984 1917 : case 9:
11985 : // CASAB, CASAH, CASALB, CASALH, CASALW, CASALX, CASAW, CASAX, CASB, CASH...
11986 1917 : O << ", [";
11987 1917 : break;
11988 33 : case 10:
11989 : // CMEQv16i8rz, CMEQv1i64rz, CMEQv2i32rz, CMEQv2i64rz, CMEQv4i16rz, CMEQv...
11990 33 : O << ", #0";
11991 33 : return;
11992 : break;
11993 0 : case 11:
11994 : // CNTB_XPiI, CNTD_XPiI, CNTH_XPiI, CNTW_XPiI
11995 0 : O << ", mul ";
11996 0 : printOperand(MI, 2, STI, O);
11997 0 : return;
11998 : break;
11999 0 : case 12:
12000 : // CPY_ZPmI_H
12001 0 : printImm8OptLsl<int16_t>(MI, 3, STI, O);
12002 0 : return;
12003 : break;
12004 0 : case 13:
12005 : // CPY_ZPmR_H, CPY_ZPmV_H, GLD1B_D_IMM_REAL, GLD1B_S_IMM_REAL, GLD1SB_D_I...
12006 0 : printOperand(MI, 3, STI, O);
12007 0 : break;
12008 0 : case 14:
12009 : // CPY_ZPzI_H
12010 0 : printImm8OptLsl<int16_t>(MI, 2, STI, O);
12011 0 : return;
12012 : break;
12013 357 : case 15:
12014 : // CPYi16, CPYi32, CPYi64, CPYi8, DUP_ZZI_B, DUP_ZZI_D, DUP_ZZI_S, DUPv16...
12015 357 : printVectorIndex(MI, 2, STI, O);
12016 357 : return;
12017 : break;
12018 11 : case 16:
12019 : // FCMEQv1i16rz, FCMEQv1i32rz, FCMEQv1i64rz, FCMEQv2i32rz, FCMEQv2i64rz, ...
12020 11 : O << ", #0.0";
12021 11 : return;
12022 : break;
12023 0 : case 17:
12024 : // FCMLA_ZZZI_H
12025 0 : printComplexRotationOp<90, 0>(MI, 5, STI, O);
12026 0 : return;
12027 : break;
12028 0 : case 18:
12029 : // FCMLA_ZZZI_S, FCVT_ZPmZ_StoH, FMLA_ZZZI_S, FMLS_ZZZI_S, SCVTF_ZPmZ_Sto...
12030 0 : printSVERegOp<'s'>(MI, 3, STI, O);
12031 0 : break;
12032 0 : case 19:
12033 : // FCPY_ZPmI_H
12034 0 : printFPImmOperand(MI, 3, STI, O);
12035 0 : return;
12036 : break;
12037 5 : case 20:
12038 : // FCVTLv4i16
12039 5 : O << ".4h";
12040 5 : return;
12041 : break;
12042 3 : case 21:
12043 : // FCVTLv8i16
12044 3 : O << ".8h";
12045 3 : return;
12046 : break;
12047 11 : case 22:
12048 : // FCVTNv4i32, FCVTXNv4f32
12049 11 : O << ".2d";
12050 11 : return;
12051 : break;
12052 0 : case 23:
12053 : // FCVT_ZPmZ_DtoH, FMLA_ZZZI_D, FMLS_ZZZI_D, SCVTF_ZPmZ_DtoH, UCVTF_ZPmZ_...
12054 0 : printSVERegOp<'d'>(MI, 3, STI, O);
12055 0 : break;
12056 0 : case 24:
12057 : // GLD1D_IMM_REAL, GLDFF1D_IMM_REAL, SST1D_IMM
12058 0 : printImmScale<8>(MI, 3, STI, O);
12059 : O << ']';
12060 : return;
12061 : break;
12062 0 : case 25:
12063 : // GLD1H_D_IMM_REAL, GLD1H_S_IMM_REAL, GLD1SH_D_IMM_REAL, GLD1SH_S_IMM_RE...
12064 0 : printImmScale<2>(MI, 3, STI, O);
12065 : O << ']';
12066 : return;
12067 : break;
12068 0 : case 26:
12069 : // GLD1SW_D_IMM_REAL, GLD1W_D_IMM_REAL, GLD1W_IMM_REAL, GLDFF1SW_D_IMM_RE...
12070 0 : printImmScale<4>(MI, 3, STI, O);
12071 : O << ']';
12072 : return;
12073 : break;
12074 : case 27:
12075 : // LDAPRB, LDAPRH, LDAPRW, LDAPRX, LDARB, LDARH, LDARW, LDARX, LDAXRB, LD...
12076 : O << ']';
12077 : return;
12078 : break;
12079 0 : case 28:
12080 : // LDGV, ST2GPreIndex, STGPreIndex, STGV, STZ2GPreIndex, STZGPreIndex
12081 0 : O << "]!";
12082 0 : return;
12083 : break;
12084 46 : case 29:
12085 : // LDRBBpost, LDRBpost, LDRDpost, LDRHHpost, LDRHpost, LDRQpost, LDRSBWpo...
12086 46 : O << "], ";
12087 46 : printOperand(MI, 3, STI, O);
12088 46 : return;
12089 : break;
12090 115 : case 30:
12091 : // MOVIv2i32, MOVIv2s_msl, MOVIv4i16, MOVIv4i32, MOVIv4s_msl, MOVIv8i16, ...
12092 115 : printShifter(MI, 2, STI, O);
12093 115 : return;
12094 : break;
12095 0 : case 31:
12096 : // PRFB_D_SCALED
12097 0 : printRegWithShiftExtend<false, 8, 'x', 'd'>(MI, 3, STI, O);
12098 : O << ']';
12099 : return;
12100 : break;
12101 0 : case 32:
12102 : // PRFB_D_SXTW_SCALED
12103 0 : printRegWithShiftExtend<true, 8, 'w', 'd'>(MI, 3, STI, O);
12104 : O << ']';
12105 : return;
12106 : break;
12107 0 : case 33:
12108 : // PRFB_D_UXTW_SCALED
12109 0 : printRegWithShiftExtend<false, 8, 'w', 'd'>(MI, 3, STI, O);
12110 : O << ']';
12111 : return;
12112 : break;
12113 0 : case 34:
12114 : // PRFB_PRR
12115 0 : printRegWithShiftExtend<false, 8, 'x', 0>(MI, 3, STI, O);
12116 : O << ']';
12117 : return;
12118 : break;
12119 0 : case 35:
12120 : // PRFB_S_SXTW_SCALED
12121 0 : printRegWithShiftExtend<true, 8, 'w', 's'>(MI, 3, STI, O);
12122 : O << ']';
12123 : return;
12124 : break;
12125 0 : case 36:
12126 : // PRFB_S_UXTW_SCALED
12127 0 : printRegWithShiftExtend<false, 8, 'w', 's'>(MI, 3, STI, O);
12128 : O << ']';
12129 : return;
12130 : break;
12131 0 : case 37:
12132 : // PRFD_D_SCALED
12133 0 : printRegWithShiftExtend<false, 64, 'x', 'd'>(MI, 3, STI, O);
12134 : O << ']';
12135 : return;
12136 : break;
12137 0 : case 38:
12138 : // PRFD_D_SXTW_SCALED
12139 0 : printRegWithShiftExtend<true, 64, 'w', 'd'>(MI, 3, STI, O);
12140 : O << ']';
12141 : return;
12142 : break;
12143 0 : case 39:
12144 : // PRFD_D_UXTW_SCALED
12145 0 : printRegWithShiftExtend<false, 64, 'w', 'd'>(MI, 3, STI, O);
12146 : O << ']';
12147 : return;
12148 : break;
12149 0 : case 40:
12150 : // PRFD_PRR
12151 0 : printRegWithShiftExtend<false, 64, 'x', 0>(MI, 3, STI, O);
12152 : O << ']';
12153 : return;
12154 : break;
12155 0 : case 41:
12156 : // PRFD_S_SXTW_SCALED
12157 0 : printRegWithShiftExtend<true, 64, 'w', 's'>(MI, 3, STI, O);
12158 : O << ']';
12159 : return;
12160 : break;
12161 0 : case 42:
12162 : // PRFD_S_UXTW_SCALED
12163 0 : printRegWithShiftExtend<false, 64, 'w', 's'>(MI, 3, STI, O);
12164 : O << ']';
12165 : return;
12166 : break;
12167 0 : case 43:
12168 : // PRFH_D_SCALED
12169 0 : printRegWithShiftExtend<false, 16, 'x', 'd'>(MI, 3, STI, O);
12170 : O << ']';
12171 : return;
12172 : break;
12173 0 : case 44:
12174 : // PRFH_D_SXTW_SCALED
12175 0 : printRegWithShiftExtend<true, 16, 'w', 'd'>(MI, 3, STI, O);
12176 : O << ']';
12177 : return;
12178 : break;
12179 0 : case 45:
12180 : // PRFH_D_UXTW_SCALED
12181 0 : printRegWithShiftExtend<false, 16, 'w', 'd'>(MI, 3, STI, O);
12182 : O << ']';
12183 : return;
12184 : break;
12185 0 : case 46:
12186 : // PRFH_PRR
12187 0 : printRegWithShiftExtend<false, 16, 'x', 0>(MI, 3, STI, O);
12188 : O << ']';
12189 : return;
12190 : break;
12191 0 : case 47:
12192 : // PRFH_S_SXTW_SCALED
12193 0 : printRegWithShiftExtend<true, 16, 'w', 's'>(MI, 3, STI, O);
12194 : O << ']';
12195 : return;
12196 : break;
12197 0 : case 48:
12198 : // PRFH_S_UXTW_SCALED
12199 0 : printRegWithShiftExtend<false, 16, 'w', 's'>(MI, 3, STI, O);
12200 : O << ']';
12201 : return;
12202 : break;
12203 0 : case 49:
12204 : // PRFS_PRR
12205 0 : printRegWithShiftExtend<false, 32, 'x', 0>(MI, 3, STI, O);
12206 : O << ']';
12207 : return;
12208 : break;
12209 0 : case 50:
12210 : // PRFW_D_SCALED
12211 0 : printRegWithShiftExtend<false, 32, 'x', 'd'>(MI, 3, STI, O);
12212 : O << ']';
12213 : return;
12214 : break;
12215 0 : case 51:
12216 : // PRFW_D_SXTW_SCALED
12217 0 : printRegWithShiftExtend<true, 32, 'w', 'd'>(MI, 3, STI, O);
12218 : O << ']';
12219 : return;
12220 : break;
12221 0 : case 52:
12222 : // PRFW_D_UXTW_SCALED
12223 0 : printRegWithShiftExtend<false, 32, 'w', 'd'>(MI, 3, STI, O);
12224 : O << ']';
12225 : return;
12226 : break;
12227 0 : case 53:
12228 : // PRFW_S_SXTW_SCALED
12229 0 : printRegWithShiftExtend<true, 32, 'w', 's'>(MI, 3, STI, O);
12230 : O << ']';
12231 : return;
12232 : break;
12233 0 : case 54:
12234 : // PRFW_S_UXTW_SCALED
12235 0 : printRegWithShiftExtend<false, 32, 'w', 's'>(MI, 3, STI, O);
12236 : O << ']';
12237 : return;
12238 : break;
12239 0 : case 55:
12240 : // RDFFRS_PPz, RDFFR_PPz
12241 0 : O << "/z";
12242 0 : return;
12243 : break;
12244 0 : case 56:
12245 : // SDOT_ZZZI_D, SDOT_ZZZI_S, UDOT_ZZZI_D, UDOT_ZZZI_S
12246 0 : printVectorIndex(MI, 4, STI, O);
12247 0 : return;
12248 : break;
12249 7 : case 57:
12250 : // SHLLv16i8, SHLLv8i8
12251 7 : O << ", #8";
12252 7 : return;
12253 : break;
12254 4 : case 58:
12255 : // SHLLv2i32, SHLLv4i32
12256 4 : O << ", #32";
12257 4 : return;
12258 : break;
12259 5 : case 59:
12260 : // SHLLv4i16, SHLLv8i16
12261 5 : O << ", #16";
12262 5 : return;
12263 : break;
12264 0 : case 60:
12265 : // TBLv16i8Four, TBLv16i8One, TBLv16i8Three, TBLv16i8Two, TBXv16i8Four, T...
12266 0 : O << ".16b";
12267 0 : return;
12268 : break;
12269 0 : case 61:
12270 : // TBLv8i8Four, TBLv8i8One, TBLv8i8Three, TBLv8i8Two, TBXv8i8Four, TBXv8i...
12271 0 : O << ".8b";
12272 0 : return;
12273 : break;
12274 0 : case 62:
12275 : // UMAX_ZI_H, UMIN_ZI_H
12276 0 : printImm(MI, 2, STI, O);
12277 0 : return;
12278 : break;
12279 : }
12280 :
12281 :
12282 : // Fragment 4 encoded into 7 bits for 88 unique commands.
12283 10087 : switch ((Bits >> 38) & 127) {
12284 0 : default: llvm_unreachable("Invalid command number.");
12285 0 : case 0:
12286 : // ABS_ZPmZ_B, BRKA_PPmP, BRKB_PPmP, CLS_ZPmZ_B, CLZ_ZPmZ_B, CNOT_ZPmZ_B,...
12287 0 : printSVERegOp<'b'>(MI, 3, STI, O);
12288 0 : break;
12289 0 : case 1:
12290 : // ABS_ZPmZ_D, CLS_ZPmZ_D, CLZ_ZPmZ_D, CNOT_ZPmZ_D, CNT_ZPmZ_D, FABS_ZPmZ...
12291 0 : printSVERegOp<'d'>(MI, 3, STI, O);
12292 0 : break;
12293 : case 2:
12294 : // ABS_ZPmZ_H, ADD_ZZZ_H, CLS_ZPmZ_H, CLZ_ZPmZ_H, CNOT_ZPmZ_H, CNT_ZPmZ_H...
12295 : return;
12296 : break;
12297 0 : case 3:
12298 : // ABS_ZPmZ_S, CLS_ZPmZ_S, CLZ_ZPmZ_S, CNOT_ZPmZ_S, CNT_ZPmZ_S, FABS_ZPmZ...
12299 0 : printSVERegOp<'s'>(MI, 3, STI, O);
12300 0 : break;
12301 3246 : case 4:
12302 : // ADCSWr, ADCSXr, ADCWr, ADCXr, ADDPL_XXI, ADDSXrx64, ADDVL_XXI, ADDXrx6...
12303 3246 : printOperand(MI, 2, STI, O);
12304 3246 : break;
12305 0 : case 5:
12306 : // ADDG, LDG, SUBG
12307 0 : printImmScale<16>(MI, 2, STI, O);
12308 0 : break;
12309 1336 : case 6:
12310 : // ADDHNv2i64_v2i32, ADDHNv4i32_v4i16, ADDHNv8i16_v8i8, ADDPv16i8, ADDPv2...
12311 1336 : printVRegOperand(MI, 2, STI, O);
12312 1336 : break;
12313 438 : case 7:
12314 : // ADDHNv2i64_v4i32, ADDHNv4i32_v8i16, ADDHNv8i16_v16i8, BITv16i8, BITv8i...
12315 438 : printVRegOperand(MI, 3, STI, O);
12316 438 : break;
12317 1144 : case 8:
12318 : // ADDSWri, ADDSXri, ADDWri, ADDXri, SUBSWri, SUBSXri, SUBWri, SUBXri
12319 1144 : printAddSubImm(MI, 2, STI, O);
12320 1144 : return;
12321 : break;
12322 101 : case 9:
12323 : // ADDSWrs, ADDSXrs, ADDWrs, ADDXrs, ANDSWrs, ANDSXrs, ANDWrs, ANDXrs, BI...
12324 101 : printShiftedRegister(MI, 2, STI, O);
12325 101 : return;
12326 : break;
12327 19 : case 10:
12328 : // ADDSWrx, ADDSXrx, ADDWrx, ADDXrx, SUBSWrx, SUBSXrx, SUBWrx, SUBXrx
12329 19 : printExtendedRegister(MI, 2, STI, O);
12330 19 : return;
12331 : break;
12332 0 : case 11:
12333 : // ADD_ZI_B, SQADD_ZI_B, SQSUB_ZI_B, SUBR_ZI_B, SUB_ZI_B, UQADD_ZI_B, UQS...
12334 0 : printImm8OptLsl<uint8_t>(MI, 2, STI, O);
12335 0 : return;
12336 : break;
12337 0 : case 12:
12338 : // ADD_ZI_D, SQADD_ZI_D, SQSUB_ZI_D, SUBR_ZI_D, SUB_ZI_D, UQADD_ZI_D, UQS...
12339 0 : printImm8OptLsl<uint64_t>(MI, 2, STI, O);
12340 0 : return;
12341 : break;
12342 0 : case 13:
12343 : // ADD_ZI_S, SQADD_ZI_S, SQSUB_ZI_S, SUBR_ZI_S, SUB_ZI_S, UQADD_ZI_S, UQS...
12344 0 : printImm8OptLsl<uint32_t>(MI, 2, STI, O);
12345 0 : return;
12346 : break;
12347 0 : case 14:
12348 : // ADD_ZPmZ_B, ADD_ZZZ_B, ANDS_PPzPP, ANDV_VPZ_B, AND_PPzPP, AND_ZPmZ_B, ...
12349 0 : printSVERegOp<'b'>(MI, 2, STI, O);
12350 0 : break;
12351 0 : case 15:
12352 : // ADD_ZPmZ_D, ADD_ZZZ_D, ANDV_VPZ_D, AND_ZPmZ_D, AND_ZZZ, ASRD_ZPmI_D, A...
12353 0 : printSVERegOp<'d'>(MI, 2, STI, O);
12354 0 : break;
12355 0 : case 16:
12356 : // ADD_ZPmZ_H, AND_ZPmZ_H, ASRD_ZPmI_H, ASRR_ZPmZ_H, ASR_WIDE_ZPmZ_H, ASR...
12357 0 : O << ", ";
12358 0 : break;
12359 0 : case 17:
12360 : // ADD_ZPmZ_S, ADD_ZZZ_S, ANDV_VPZ_S, AND_ZPmZ_S, ASRD_ZPmI_S, ASRR_ZPmZ_...
12361 0 : printSVERegOp<'s'>(MI, 2, STI, O);
12362 0 : break;
12363 0 : case 18:
12364 : // ADR_LSL_ZZZ_D_0
12365 0 : printRegWithShiftExtend<false, 8, 'x', 'd'>(MI, 2, STI, O);
12366 : O << ']';
12367 : return;
12368 : break;
12369 0 : case 19:
12370 : // ADR_LSL_ZZZ_D_1
12371 0 : printRegWithShiftExtend<false, 16, 'x', 'd'>(MI, 2, STI, O);
12372 : O << ']';
12373 : return;
12374 : break;
12375 0 : case 20:
12376 : // ADR_LSL_ZZZ_D_2
12377 0 : printRegWithShiftExtend<false, 32, 'x', 'd'>(MI, 2, STI, O);
12378 : O << ']';
12379 : return;
12380 : break;
12381 0 : case 21:
12382 : // ADR_LSL_ZZZ_D_3
12383 0 : printRegWithShiftExtend<false, 64, 'x', 'd'>(MI, 2, STI, O);
12384 : O << ']';
12385 : return;
12386 : break;
12387 0 : case 22:
12388 : // ADR_LSL_ZZZ_S_0
12389 0 : printRegWithShiftExtend<false, 8, 'x', 's'>(MI, 2, STI, O);
12390 : O << ']';
12391 : return;
12392 : break;
12393 0 : case 23:
12394 : // ADR_LSL_ZZZ_S_1
12395 0 : printRegWithShiftExtend<false, 16, 'x', 's'>(MI, 2, STI, O);
12396 : O << ']';
12397 : return;
12398 : break;
12399 0 : case 24:
12400 : // ADR_LSL_ZZZ_S_2
12401 0 : printRegWithShiftExtend<false, 32, 'x', 's'>(MI, 2, STI, O);
12402 : O << ']';
12403 : return;
12404 : break;
12405 0 : case 25:
12406 : // ADR_LSL_ZZZ_S_3
12407 0 : printRegWithShiftExtend<false, 64, 'x', 's'>(MI, 2, STI, O);
12408 : O << ']';
12409 : return;
12410 : break;
12411 0 : case 26:
12412 : // ADR_SXTW_ZZZ_D_0
12413 0 : printRegWithShiftExtend<true, 8, 'w', 'd'>(MI, 2, STI, O);
12414 : O << ']';
12415 : return;
12416 : break;
12417 0 : case 27:
12418 : // ADR_SXTW_ZZZ_D_1
12419 0 : printRegWithShiftExtend<true, 16, 'w', 'd'>(MI, 2, STI, O);
12420 : O << ']';
12421 : return;
12422 : break;
12423 0 : case 28:
12424 : // ADR_SXTW_ZZZ_D_2
12425 0 : printRegWithShiftExtend<true, 32, 'w', 'd'>(MI, 2, STI, O);
12426 : O << ']';
12427 : return;
12428 : break;
12429 0 : case 29:
12430 : // ADR_SXTW_ZZZ_D_3
12431 0 : printRegWithShiftExtend<true, 64, 'w', 'd'>(MI, 2, STI, O);
12432 : O << ']';
12433 : return;
12434 : break;
12435 0 : case 30:
12436 : // ADR_UXTW_ZZZ_D_0
12437 0 : printRegWithShiftExtend<false, 8, 'w', 'd'>(MI, 2, STI, O);
12438 : O << ']';
12439 : return;
12440 : break;
12441 0 : case 31:
12442 : // ADR_UXTW_ZZZ_D_1
12443 0 : printRegWithShiftExtend<false, 16, 'w', 'd'>(MI, 2, STI, O);
12444 : O << ']';
12445 : return;
12446 : break;
12447 0 : case 32:
12448 : // ADR_UXTW_ZZZ_D_2
12449 0 : printRegWithShiftExtend<false, 32, 'w', 'd'>(MI, 2, STI, O);
12450 : O << ']';
12451 : return;
12452 : break;
12453 0 : case 33:
12454 : // ADR_UXTW_ZZZ_D_3
12455 0 : printRegWithShiftExtend<false, 64, 'w', 'd'>(MI, 2, STI, O);
12456 : O << ']';
12457 : return;
12458 : break;
12459 778 : case 34:
12460 : // ANDSWri, ANDWri, EORWri, ORRWri
12461 778 : printLogicalImm<int32_t>(MI, 2, STI, O);
12462 778 : return;
12463 : break;
12464 119 : case 35:
12465 : // ANDSXri, ANDXri, AND_ZI, EORXri, EOR_ZI, ORRXri, ORR_ZI
12466 119 : printLogicalImm<int64_t>(MI, 2, STI, O);
12467 119 : return;
12468 : break;
12469 0 : case 36:
12470 : // ANDV_VPZ_H, CNTP_XPP_H, EORV_VPZ_H, FADDV_VPZ_H, FMAXNMV_VPZ_H, FMAXV_...
12471 0 : printSVERegOp<'h'>(MI, 2, STI, O);
12472 0 : return;
12473 : break;
12474 783 : case 37:
12475 : // BFMWri, BFMXri, CASAB, CASAH, CASALB, CASALH, CASALW, CASALX, CASAW, C...
12476 783 : printOperand(MI, 3, STI, O);
12477 783 : break;
12478 0 : case 38:
12479 : // CPY_ZPmI_B
12480 0 : printImm8OptLsl<int8_t>(MI, 3, STI, O);
12481 0 : return;
12482 : break;
12483 0 : case 39:
12484 : // CPY_ZPmI_D
12485 0 : printImm8OptLsl<int64_t>(MI, 3, STI, O);
12486 0 : return;
12487 : break;
12488 0 : case 40:
12489 : // CPY_ZPmI_S
12490 0 : printImm8OptLsl<int32_t>(MI, 3, STI, O);
12491 0 : return;
12492 : break;
12493 0 : case 41:
12494 : // CPY_ZPzI_B
12495 0 : printImm8OptLsl<int8_t>(MI, 2, STI, O);
12496 0 : return;
12497 : break;
12498 0 : case 42:
12499 : // CPY_ZPzI_D
12500 0 : printImm8OptLsl<int64_t>(MI, 2, STI, O);
12501 0 : return;
12502 : break;
12503 0 : case 43:
12504 : // CPY_ZPzI_S
12505 0 : printImm8OptLsl<int32_t>(MI, 2, STI, O);
12506 0 : return;
12507 : break;
12508 0 : case 44:
12509 : // FCMEQ_PPzZ0_H, FCMGE_PPzZ0_H, FCMGT_PPzZ0_H, FCMLE_PPzZ0_H, FCMLT_PPzZ...
12510 0 : O << ", #0.0";
12511 0 : return;
12512 : break;
12513 0 : case 45:
12514 : // FCMLA_ZZZI_S, FMLA_ZZZI_D, FMLA_ZZZI_S, FMLS_ZZZI_D, FMLS_ZZZI_S
12515 0 : printVectorIndex(MI, 4, STI, O);
12516 0 : break;
12517 0 : case 46:
12518 : // FCPY_ZPmI_D, FCPY_ZPmI_S
12519 0 : printFPImmOperand(MI, 3, STI, O);
12520 0 : return;
12521 : break;
12522 0 : case 47:
12523 : // FCVTZS_ZPmZ_HtoD, FCVTZS_ZPmZ_HtoS, FCVTZU_ZPmZ_HtoD, FCVTZU_ZPmZ_HtoS...
12524 0 : printSVERegOp<'h'>(MI, 3, STI, O);
12525 0 : return;
12526 : break;
12527 0 : case 48:
12528 : // FMUL_ZZZI_H
12529 0 : printVectorIndex(MI, 3, STI, O);
12530 0 : return;
12531 : break;
12532 : case 49:
12533 : // GLD1B_D_IMM_REAL, GLD1B_S_IMM_REAL, GLD1SB_D_IMM_REAL, GLD1SB_S_IMM_RE...
12534 : O << ']';
12535 : return;
12536 : break;
12537 0 : case 50:
12538 : // GLD1B_D_REAL, GLD1D_REAL, GLD1H_D_REAL, GLD1SB_D_REAL, GLD1SH_D_REAL, ...
12539 0 : printRegWithShiftExtend<false, 8, 'x', 'd'>(MI, 3, STI, O);
12540 : O << ']';
12541 : return;
12542 : break;
12543 0 : case 51:
12544 : // GLD1B_D_SXTW_REAL, GLD1D_SXTW_REAL, GLD1H_D_SXTW_REAL, GLD1SB_D_SXTW_R...
12545 0 : printRegWithShiftExtend<true, 8, 'w', 'd'>(MI, 3, STI, O);
12546 : O << ']';
12547 : return;
12548 : break;
12549 0 : case 52:
12550 : // GLD1B_D_UXTW_REAL, GLD1D_UXTW_REAL, GLD1H_D_UXTW_REAL, GLD1SB_D_UXTW_R...
12551 0 : printRegWithShiftExtend<false, 8, 'w', 'd'>(MI, 3, STI, O);
12552 : O << ']';
12553 : return;
12554 : break;
12555 0 : case 53:
12556 : // GLD1B_S_SXTW_REAL, GLD1H_S_SXTW_REAL, GLD1SB_S_SXTW_REAL, GLD1SH_S_SXT...
12557 0 : printRegWithShiftExtend<true, 8, 'w', 's'>(MI, 3, STI, O);
12558 : O << ']';
12559 : return;
12560 : break;
12561 0 : case 54:
12562 : // GLD1B_S_UXTW_REAL, GLD1H_S_UXTW_REAL, GLD1SB_S_UXTW_REAL, GLD1SH_S_UXT...
12563 0 : printRegWithShiftExtend<false, 8, 'w', 's'>(MI, 3, STI, O);
12564 : O << ']';
12565 : return;
12566 : break;
12567 0 : case 55:
12568 : // GLD1D_SCALED_REAL, GLDFF1D_SCALED_REAL, SST1D_SCALED
12569 0 : printRegWithShiftExtend<false, 64, 'x', 'd'>(MI, 3, STI, O);
12570 : O << ']';
12571 : return;
12572 : break;
12573 0 : case 56:
12574 : // GLD1D_SXTW_SCALED_REAL, GLDFF1D_SXTW_SCALED_REAL, SST1D_SXTW_SCALED
12575 0 : printRegWithShiftExtend<true, 64, 'w', 'd'>(MI, 3, STI, O);
12576 : O << ']';
12577 : return;
12578 : break;
12579 0 : case 57:
12580 : // GLD1D_UXTW_SCALED_REAL, GLDFF1D_UXTW_SCALED_REAL, SST1D_UXTW_SCALED
12581 0 : printRegWithShiftExtend<false, 64, 'w', 'd'>(MI, 3, STI, O);
12582 : O << ']';
12583 : return;
12584 : break;
12585 0 : case 58:
12586 : // GLD1H_D_SCALED_REAL, GLD1SH_D_SCALED_REAL, GLDFF1H_D_SCALED_REAL, GLDF...
12587 0 : printRegWithShiftExtend<false, 16, 'x', 'd'>(MI, 3, STI, O);
12588 : O << ']';
12589 : return;
12590 : break;
12591 0 : case 59:
12592 : // GLD1H_D_SXTW_SCALED_REAL, GLD1SH_D_SXTW_SCALED_REAL, GLDFF1H_D_SXTW_SC...
12593 0 : printRegWithShiftExtend<true, 16, 'w', 'd'>(MI, 3, STI, O);
12594 : O << ']';
12595 : return;
12596 : break;
12597 0 : case 60:
12598 : // GLD1H_D_UXTW_SCALED_REAL, GLD1SH_D_UXTW_SCALED_REAL, GLDFF1H_D_UXTW_SC...
12599 0 : printRegWithShiftExtend<false, 16, 'w', 'd'>(MI, 3, STI, O);
12600 : O << ']';
12601 : return;
12602 : break;
12603 0 : case 61:
12604 : // GLD1H_S_SXTW_SCALED_REAL, GLD1SH_S_SXTW_SCALED_REAL, GLDFF1H_S_SXTW_SC...
12605 0 : printRegWithShiftExtend<true, 16, 'w', 's'>(MI, 3, STI, O);
12606 : O << ']';
12607 : return;
12608 : break;
12609 0 : case 62:
12610 : // GLD1H_S_UXTW_SCALED_REAL, GLD1SH_S_UXTW_SCALED_REAL, GLDFF1H_S_UXTW_SC...
12611 0 : printRegWithShiftExtend<false, 16, 'w', 's'>(MI, 3, STI, O);
12612 : O << ']';
12613 : return;
12614 : break;
12615 0 : case 63:
12616 : // GLD1SW_D_SCALED_REAL, GLD1W_D_SCALED_REAL, GLDFF1SW_D_SCALED_REAL, GLD...
12617 0 : printRegWithShiftExtend<false, 32, 'x', 'd'>(MI, 3, STI, O);
12618 : O << ']';
12619 : return;
12620 : break;
12621 0 : case 64:
12622 : // GLD1SW_D_SXTW_SCALED_REAL, GLD1W_D_SXTW_SCALED_REAL, GLDFF1SW_D_SXTW_S...
12623 0 : printRegWithShiftExtend<true, 32, 'w', 'd'>(MI, 3, STI, O);
12624 : O << ']';
12625 : return;
12626 : break;
12627 0 : case 65:
12628 : // GLD1SW_D_UXTW_SCALED_REAL, GLD1W_D_UXTW_SCALED_REAL, GLDFF1SW_D_UXTW_S...
12629 0 : printRegWithShiftExtend<false, 32, 'w', 'd'>(MI, 3, STI, O);
12630 : O << ']';
12631 : return;
12632 : break;
12633 0 : case 66:
12634 : // GLD1W_SXTW_SCALED_REAL, GLDFF1W_SXTW_SCALED_REAL, SST1W_SXTW_SCALED
12635 0 : printRegWithShiftExtend<true, 32, 'w', 's'>(MI, 3, STI, O);
12636 : O << ']';
12637 : return;
12638 : break;
12639 0 : case 67:
12640 : // GLD1W_UXTW_SCALED_REAL, GLDFF1W_UXTW_SCALED_REAL, SST1W_UXTW_SCALED
12641 0 : printRegWithShiftExtend<false, 32, 'w', 's'>(MI, 3, STI, O);
12642 : O << ']';
12643 : return;
12644 : break;
12645 0 : case 68:
12646 : // LD1B, LD1B_D, LD1B_H, LD1B_S, LD1RQ_B, LD1SB_D, LD1SB_H, LD1SB_S, LD2B...
12647 0 : printRegWithShiftExtend<false, 8, 'x', 0>(MI, 3, STI, O);
12648 : O << ']';
12649 : return;
12650 : break;
12651 0 : case 69:
12652 : // LD1D, LD1RQ_D, LD2D, LD3D, LD4D, LDFF1D_REAL, LDNT1D_ZRR, ST1D, ST2D, ...
12653 0 : printRegWithShiftExtend<false, 64, 'x', 0>(MI, 3, STI, O);
12654 : O << ']';
12655 : return;
12656 : break;
12657 0 : case 70:
12658 : // LD1H, LD1H_D, LD1H_S, LD1RQ_H, LD1SH_D, LD1SH_S, LD2H, LD3H, LD4H, LDF...
12659 0 : printRegWithShiftExtend<false, 16, 'x', 0>(MI, 3, STI, O);
12660 : O << ']';
12661 : return;
12662 : break;
12663 0 : case 71:
12664 : // LD1RD_IMM, LDRAAwriteback, LDRABwriteback
12665 0 : printImmScale<8>(MI, 3, STI, O);
12666 0 : break;
12667 0 : case 72:
12668 : // LD1RH_D_IMM, LD1RH_IMM, LD1RH_S_IMM, LD1RSH_D_IMM, LD1RSH_S_IMM, LD2B_...
12669 0 : printImmScale<2>(MI, 3, STI, O);
12670 0 : break;
12671 0 : case 73:
12672 : // LD1RQ_B_IMM, LD1RQ_D_IMM, LD1RQ_H_IMM, LD1RQ_W_IMM
12673 0 : printImmScale<16>(MI, 3, STI, O);
12674 : O << ']';
12675 : return;
12676 : break;
12677 0 : case 74:
12678 : // LD1RQ_W, LD1SW_D, LD1W, LD1W_D, LD2W, LD3W, LD4W, LDFF1SW_D_REAL, LDFF...
12679 0 : printRegWithShiftExtend<false, 32, 'x', 0>(MI, 3, STI, O);
12680 : O << ']';
12681 : return;
12682 : break;
12683 0 : case 75:
12684 : // LD1RSW_IMM, LD1RW_D_IMM, LD1RW_IMM, LD4B_IMM, LD4D_IMM, LD4H_IMM, LD4W...
12685 0 : printImmScale<4>(MI, 3, STI, O);
12686 0 : break;
12687 0 : case 76:
12688 : // LD3B_IMM, LD3D_IMM, LD3H_IMM, LD3W_IMM, ST3B_IMM, ST3D_IMM, ST3H_IMM, ...
12689 0 : printImmScale<3>(MI, 3, STI, O);
12690 0 : O << ", mul vl]";
12691 0 : return;
12692 : break;
12693 0 : case 77:
12694 : // LDRAAindexed, LDRABindexed
12695 0 : printImmScale<8>(MI, 2, STI, O);
12696 : O << ']';
12697 : return;
12698 : break;
12699 95 : case 78:
12700 : // LDRBBui, LDRBui, LDRSBWui, LDRSBXui, STRBBui, STRBui
12701 95 : printUImm12Offset<1>(MI, 2, STI, O);
12702 : O << ']';
12703 : return;
12704 : break;
12705 1151 : case 79:
12706 : // LDRDui, LDRXui, PRFMui, STRDui, STRXui
12707 1151 : printUImm12Offset<8>(MI, 2, STI, O);
12708 : O << ']';
12709 : return;
12710 : break;
12711 53 : case 80:
12712 : // LDRHHui, LDRHui, LDRSHWui, LDRSHXui, STRHHui, STRHui
12713 53 : printUImm12Offset<2>(MI, 2, STI, O);
12714 : O << ']';
12715 : return;
12716 : break;
12717 286 : case 81:
12718 : // LDRQui, STRQui
12719 286 : printUImm12Offset<16>(MI, 2, STI, O);
12720 : O << ']';
12721 : return;
12722 : break;
12723 439 : case 82:
12724 : // LDRSWui, LDRSui, LDRWui, STRSui, STRWui
12725 439 : printUImm12Offset<4>(MI, 2, STI, O);
12726 : O << ']';
12727 : return;
12728 : break;
12729 0 : case 83:
12730 : // PRFB_PRI, PRFD_PRI, PRFH_PRI, PRFW_PRI
12731 0 : O << ", mul vl]";
12732 0 : return;
12733 : break;
12734 0 : case 84:
12735 : // SQDECP_XPWd_B, SQDECP_XPWd_D, SQDECP_XPWd_H, SQDECP_XPWd_S, SQINCP_XPW...
12736 0 : printGPR64as32(MI, 2, STI, O);
12737 0 : return;
12738 : break;
12739 0 : case 85:
12740 : // SYSLxt
12741 0 : printSysCROperand(MI, 2, STI, O);
12742 0 : O << ", ";
12743 0 : printSysCROperand(MI, 3, STI, O);
12744 0 : O << ", ";
12745 0 : printOperand(MI, 4, STI, O);
12746 0 : return;
12747 : break;
12748 99 : case 86:
12749 : // TBNZW, TBNZX, TBZW, TBZX
12750 99 : printAlignedLabel(MI, 2, STI, O);
12751 99 : return;
12752 : break;
12753 0 : case 87:
12754 : // UMAX_ZI_B, UMAX_ZI_D, UMAX_ZI_S, UMIN_ZI_B, UMIN_ZI_D, UMIN_ZI_S
12755 0 : printImm(MI, 2, STI, O);
12756 0 : return;
12757 : break;
12758 : }
12759 :
12760 :
12761 : // Fragment 5 encoded into 5 bits for 19 unique commands.
12762 5803 : switch ((Bits >> 45) & 31) {
12763 0 : default: llvm_unreachable("Invalid command number.");
12764 : case 0:
12765 : // ABS_ZPmZ_B, ABS_ZPmZ_D, ABS_ZPmZ_S, ADCSWr, ADCSXr, ADCWr, ADCXr, ADDH...
12766 : return;
12767 : break;
12768 2216 : case 1:
12769 : // ADDG, ADD_ZPmZ_B, ADD_ZPmZ_D, ADD_ZPmZ_S, ANDS_PPzPP, AND_PPzPP, AND_Z...
12770 2216 : O << ", ";
12771 2216 : break;
12772 0 : case 2:
12773 : // ADDSXrx64, ADDXrx64, SUBSXrx64, SUBXrx64
12774 0 : printArithExtend(MI, 3, STI, O);
12775 0 : return;
12776 : break;
12777 0 : case 3:
12778 : // ADD_ZPmZ_H, AND_ZPmZ_H, ASRR_ZPmZ_H, ASR_ZPmZ_H, BIC_ZPmZ_H, CLASTA_ZP...
12779 0 : printSVERegOp<'h'>(MI, 3, STI, O);
12780 0 : break;
12781 0 : case 4:
12782 : // ASRD_ZPmI_H, ASR_ZPmI_H, CMPEQ_PPzZI_H, CMPGE_PPzZI_H, CMPGT_PPzZI_H, ...
12783 0 : printOperand(MI, 3, STI, O);
12784 0 : return;
12785 : break;
12786 0 : case 5:
12787 : // ASR_WIDE_ZPmZ_H, CMPEQ_WIDE_PPzZZ_H, CMPGE_WIDE_PPzZZ_H, CMPGT_WIDE_PP...
12788 0 : printSVERegOp<'d'>(MI, 3, STI, O);
12789 0 : return;
12790 : break;
12791 : case 6:
12792 : // CASAB, CASAH, CASALB, CASALH, CASALW, CASALX, CASAW, CASAX, CASB, CASH...
12793 : O << ']';
12794 : return;
12795 : break;
12796 0 : case 7:
12797 : // CMPHI_PPzZI_H, CMPHS_PPzZI_H, CMPLO_PPzZI_H, CMPLS_PPzZI_H
12798 0 : printImm(MI, 3, STI, O);
12799 0 : return;
12800 : break;
12801 0 : case 8:
12802 : // FADD_ZPmI_H, FSUBR_ZPmI_H, FSUB_ZPmI_H
12803 0 : printExactFPImm<AArch64ExactFPImm::half, AArch64ExactFPImm::one>(MI, 3, STI, O);
12804 0 : return;
12805 : break;
12806 0 : case 9:
12807 : // FCMEQ_PPzZ0_D, FCMEQ_PPzZ0_S, FCMGE_PPzZ0_D, FCMGE_PPzZ0_S, FCMGT_PPzZ...
12808 0 : O << ", #0.0";
12809 0 : return;
12810 : break;
12811 0 : case 10:
12812 : // FCMLA_ZPmZZ_H, FMAD_ZPmZZ_H, FMLA_ZPmZZ_H, FMLS_ZPmZZ_H, FMSB_ZPmZZ_H,...
12813 0 : printSVERegOp<'h'>(MI, 4, STI, O);
12814 0 : break;
12815 172 : case 11:
12816 : // FCMLAv4f16_indexed, FCMLAv4f32_indexed, FCMLAv8f16_indexed, FMLALI2_2s...
12817 172 : printVectorIndex(MI, 4, STI, O);
12818 172 : break;
12819 0 : case 12:
12820 : // FMAXNM_ZPmI_H, FMAX_ZPmI_H, FMINNM_ZPmI_H, FMIN_ZPmI_H
12821 0 : printExactFPImm<AArch64ExactFPImm::zero, AArch64ExactFPImm::one>(MI, 3, STI, O);
12822 0 : return;
12823 : break;
12824 131 : case 13:
12825 : // FMULXv1i16_indexed, FMULXv1i32_indexed, FMULXv1i64_indexed, FMULXv2i32...
12826 131 : printVectorIndex(MI, 3, STI, O);
12827 131 : return;
12828 : break;
12829 0 : case 14:
12830 : // FMUL_ZPmI_H
12831 0 : printExactFPImm<AArch64ExactFPImm::half, AArch64ExactFPImm::two>(MI, 3, STI, O);
12832 0 : return;
12833 : break;
12834 0 : case 15:
12835 : // LD1B_D_IMM_REAL, LD1B_H_IMM_REAL, LD1B_IMM_REAL, LD1B_S_IMM_REAL, LD1D...
12836 0 : O << ", mul vl]";
12837 0 : return;
12838 : break;
12839 245 : case 16:
12840 : // LDPDpost, LDPQpost, LDPSWpost, LDPSpost, LDPWpost, LDPXpost, STGPpost,...
12841 245 : O << "], ";
12842 245 : break;
12843 31 : case 17:
12844 : // LDRAAwriteback, LDRABwriteback, LDRBBpre, LDRBpre, LDRDpre, LDRHHpre, ...
12845 31 : O << "]!";
12846 31 : return;
12847 : break;
12848 0 : case 18:
12849 : // STLXPW, STLXPX, STXPW, STXPX
12850 0 : O << ", [";
12851 0 : printOperand(MI, 3, STI, O);
12852 : O << ']';
12853 : return;
12854 : break;
12855 : }
12856 :
12857 :
12858 : // Fragment 6 encoded into 6 bits for 35 unique commands.
12859 2633 : switch ((Bits >> 50) & 63) {
12860 0 : default: llvm_unreachable("Invalid command number.");
12861 153 : case 0:
12862 : // ADDG, ASRD_ZPmI_B, ASRD_ZPmI_D, ASRD_ZPmI_S, ASR_ZPmI_B, ASR_ZPmI_D, A...
12863 153 : printOperand(MI, 3, STI, O);
12864 153 : return;
12865 : break;
12866 0 : case 1:
12867 : // ADD_ZPmZ_B, ANDS_PPzPP, AND_PPzPP, AND_ZPmZ_B, ASRR_ZPmZ_B, ASR_ZPmZ_B...
12868 0 : printSVERegOp<'b'>(MI, 3, STI, O);
12869 0 : return;
12870 : break;
12871 0 : case 2:
12872 : // ADD_ZPmZ_D, AND_ZPmZ_D, ASRR_ZPmZ_D, ASR_WIDE_ZPmZ_B, ASR_WIDE_ZPmZ_S,...
12873 0 : printSVERegOp<'d'>(MI, 3, STI, O);
12874 0 : break;
12875 : case 3:
12876 : // ADD_ZPmZ_H, AND_ZPmZ_H, ASRR_ZPmZ_H, ASR_ZPmZ_H, BIC_ZPmZ_H, CLASTA_ZP...
12877 : return;
12878 : break;
12879 0 : case 4:
12880 : // ADD_ZPmZ_S, AND_ZPmZ_S, ASRR_ZPmZ_S, ASR_ZPmZ_S, BIC_ZPmZ_S, CLASTA_RP...
12881 0 : printSVERegOp<'s'>(MI, 3, STI, O);
12882 0 : break;
12883 0 : case 5:
12884 : // BFMWri, BFMXri
12885 0 : printOperand(MI, 4, STI, O);
12886 0 : return;
12887 : break;
12888 233 : case 6:
12889 : // CCMNWi, CCMNWr, CCMNXi, CCMNXr, CCMPWi, CCMPWr, CCMPXi, CCMPXr, CSELWr...
12890 233 : printCondCode(MI, 3, STI, O);
12891 233 : return;
12892 : break;
12893 0 : case 7:
12894 : // CLASTA_RPZ_H, CLASTA_VPZ_H, CLASTB_RPZ_H, CLASTB_VPZ_H, FADDA_VPZ_H
12895 0 : printSVERegOp<'h'>(MI, 3, STI, O);
12896 0 : return;
12897 : break;
12898 0 : case 8:
12899 : // CMPHI_PPzZI_B, CMPHI_PPzZI_D, CMPHI_PPzZI_S, CMPHS_PPzZI_B, CMPHS_PPzZ...
12900 0 : printImm(MI, 3, STI, O);
12901 0 : return;
12902 : break;
12903 0 : case 9:
12904 : // FADD_ZPmI_D, FADD_ZPmI_S, FSUBR_ZPmI_D, FSUBR_ZPmI_S, FSUB_ZPmI_D, FSU...
12905 0 : printExactFPImm<AArch64ExactFPImm::half, AArch64ExactFPImm::one>(MI, 3, STI, O);
12906 0 : return;
12907 : break;
12908 0 : case 10:
12909 : // FCADD_ZPmZ_H, FCMLA_ZPmZZ_H, FCMLAv4f16_indexed, FCMLAv4f32_indexed, F...
12910 0 : O << ", ";
12911 0 : break;
12912 0 : case 11:
12913 : // FCADDv2f32, FCADDv2f64, FCADDv4f16, FCADDv4f32, FCADDv8f16
12914 0 : printComplexRotationOp<180, 90>(MI, 3, STI, O);
12915 0 : return;
12916 : break;
12917 0 : case 12:
12918 : // FCMLA_ZPmZZ_D, FMAD_ZPmZZ_D, FMLA_ZPmZZ_D, FMLS_ZPmZZ_D, FMSB_ZPmZZ_D,...
12919 0 : printSVERegOp<'d'>(MI, 4, STI, O);
12920 0 : break;
12921 0 : case 13:
12922 : // FCMLA_ZPmZZ_S, FMAD_ZPmZZ_S, FMLA_ZPmZZ_S, FMLS_ZPmZZ_S, FMSB_ZPmZZ_S,...
12923 0 : printSVERegOp<'s'>(MI, 4, STI, O);
12924 0 : break;
12925 0 : case 14:
12926 : // FCMLA_ZZZI_S
12927 0 : printComplexRotationOp<90, 0>(MI, 5, STI, O);
12928 0 : return;
12929 : break;
12930 0 : case 15:
12931 : // FCMLAv2f32, FCMLAv2f64, FCMLAv4f16, FCMLAv4f32, FCMLAv8f16
12932 0 : printComplexRotationOp<90, 0>(MI, 4, STI, O);
12933 0 : return;
12934 : break;
12935 0 : case 16:
12936 : // FMAXNM_ZPmI_D, FMAXNM_ZPmI_S, FMAX_ZPmI_D, FMAX_ZPmI_S, FMINNM_ZPmI_D,...
12937 0 : printExactFPImm<AArch64ExactFPImm::zero, AArch64ExactFPImm::one>(MI, 3, STI, O);
12938 0 : return;
12939 : break;
12940 0 : case 17:
12941 : // FMUL_ZPmI_D, FMUL_ZPmI_S
12942 0 : printExactFPImm<AArch64ExactFPImm::half, AArch64ExactFPImm::two>(MI, 3, STI, O);
12943 0 : return;
12944 : break;
12945 1364 : case 18:
12946 : // LDNPDi, LDNPXi, LDPDi, LDPXi, STNPDi, STNPXi, STPDi, STPXi
12947 1364 : printImmScale<8>(MI, 3, STI, O);
12948 : O << ']';
12949 : return;
12950 : break;
12951 23 : case 19:
12952 : // LDNPQi, LDPQi, STGPi, STNPQi, STPQi
12953 23 : printImmScale<16>(MI, 3, STI, O);
12954 : O << ']';
12955 : return;
12956 : break;
12957 31 : case 20:
12958 : // LDNPSi, LDNPWi, LDPSWi, LDPSi, LDPWi, STNPSi, STNPWi, STPSi, STPWi
12959 31 : printImmScale<4>(MI, 3, STI, O);
12960 : O << ']';
12961 : return;
12962 : break;
12963 493 : case 21:
12964 : // LDPDpost, LDPDpre, LDPXpost, LDPXpre, STPDpost, STPDpre, STPXpost, STP...
12965 493 : printImmScale<8>(MI, 4, STI, O);
12966 493 : break;
12967 2 : case 22:
12968 : // LDPQpost, LDPQpre, STGPpost, STGPpre, STPQpost, STPQpre
12969 2 : printImmScale<16>(MI, 4, STI, O);
12970 2 : break;
12971 0 : case 23:
12972 : // LDPSWpost, LDPSWpre, LDPSpost, LDPSpre, LDPWpost, LDPWpre, STPSpost, S...
12973 0 : printImmScale<4>(MI, 4, STI, O);
12974 0 : break;
12975 16 : case 24:
12976 : // LDRBBroW, LDRBroW, LDRSBWroW, LDRSBXroW, STRBBroW, STRBroW
12977 16 : printMemExtend<'w', 8>(MI, 3, STI, O);
12978 : O << ']';
12979 : return;
12980 : break;
12981 0 : case 25:
12982 : // LDRBBroX, LDRBroX, LDRSBWroX, LDRSBXroX, STRBBroX, STRBroX
12983 0 : printMemExtend<'x', 8>(MI, 3, STI, O);
12984 : O << ']';
12985 : return;
12986 : break;
12987 13 : case 26:
12988 : // LDRDroW, LDRXroW, PRFMroW, STRDroW, STRXroW
12989 13 : printMemExtend<'w', 64>(MI, 3, STI, O);
12990 : O << ']';
12991 : return;
12992 : break;
12993 29 : case 27:
12994 : // LDRDroX, LDRXroX, PRFMroX, STRDroX, STRXroX
12995 29 : printMemExtend<'x', 64>(MI, 3, STI, O);
12996 : O << ']';
12997 : return;
12998 : break;
12999 18 : case 28:
13000 : // LDRHHroW, LDRHroW, LDRSHWroW, LDRSHXroW, STRHHroW, STRHroW
13001 18 : printMemExtend<'w', 16>(MI, 3, STI, O);
13002 : O << ']';
13003 : return;
13004 : break;
13005 19 : case 29:
13006 : // LDRHHroX, LDRHroX, LDRSHWroX, LDRSHXroX, STRHHroX, STRHroX
13007 19 : printMemExtend<'x', 16>(MI, 3, STI, O);
13008 : O << ']';
13009 : return;
13010 : break;
13011 0 : case 30:
13012 : // LDRQroW, STRQroW
13013 0 : printMemExtend<'w', 128>(MI, 3, STI, O);
13014 : O << ']';
13015 : return;
13016 : break;
13017 0 : case 31:
13018 : // LDRQroX, STRQroX
13019 0 : printMemExtend<'x', 128>(MI, 3, STI, O);
13020 : O << ']';
13021 : return;
13022 : break;
13023 30 : case 32:
13024 : // LDRSWroW, LDRSroW, LDRWroW, STRSroW, STRWroW
13025 30 : printMemExtend<'w', 32>(MI, 3, STI, O);
13026 : O << ']';
13027 : return;
13028 : break;
13029 37 : case 33:
13030 : // LDRSWroX, LDRSroX, LDRWroX, STRSroX, STRWroX
13031 37 : printMemExtend<'x', 32>(MI, 3, STI, O);
13032 : O << ']';
13033 : return;
13034 : break;
13035 0 : case 34:
13036 : // MAD_ZPmZZ_B, MLA_ZPmZZ_B, MLS_ZPmZZ_B, MSB_ZPmZZ_B
13037 0 : printSVERegOp<'b'>(MI, 4, STI, O);
13038 0 : return;
13039 : break;
13040 : }
13041 :
13042 :
13043 : // Fragment 7 encoded into 3 bits for 5 unique commands.
13044 495 : switch ((Bits >> 56) & 7) {
13045 0 : default: llvm_unreachable("Invalid command number.");
13046 : case 0:
13047 : // ADD_ZPmZ_D, ADD_ZPmZ_S, AND_ZPmZ_D, AND_ZPmZ_S, ASRR_ZPmZ_D, ASRR_ZPmZ...
13048 : return;
13049 : break;
13050 0 : case 1:
13051 : // FCADD_ZPmZ_D, FCADD_ZPmZ_S, FCMLA_ZPmZZ_D, FCMLA_ZPmZZ_S
13052 0 : O << ", ";
13053 : break;
13054 0 : case 2:
13055 : // FCADD_ZPmZ_H
13056 0 : printComplexRotationOp<180, 90>(MI, 4, STI, O);
13057 0 : return;
13058 : break;
13059 0 : case 3:
13060 : // FCMLA_ZPmZZ_H, FCMLAv4f16_indexed, FCMLAv4f32_indexed, FCMLAv8f16_inde...
13061 0 : printComplexRotationOp<90, 0>(MI, 5, STI, O);
13062 0 : return;
13063 : break;
13064 250 : case 4:
13065 : // LDPDpre, LDPQpre, LDPSWpre, LDPSpre, LDPWpre, LDPXpre, STGPpre, STPDpr...
13066 250 : O << "]!";
13067 250 : return;
13068 : break;
13069 : }
13070 :
13071 :
13072 : // Fragment 8 encoded into 1 bits for 2 unique commands.
13073 0 : if ((Bits >> 59) & 1) {
13074 : // FCMLA_ZPmZZ_D, FCMLA_ZPmZZ_S
13075 0 : printComplexRotationOp<90, 0>(MI, 5, STI, O);
13076 0 : return;
13077 : } else {
13078 : // FCADD_ZPmZ_D, FCADD_ZPmZ_S
13079 0 : printComplexRotationOp<180, 90>(MI, 4, STI, O);
13080 0 : return;
13081 : }
13082 :
13083 : }
13084 :
13085 :
13086 : /// getRegisterName - This method is automatically generated by tblgen
13087 : /// from the register set description. This returns the assembler name
13088 : /// for the specified register.
13089 3149 : const char *AArch64AppleInstPrinter::
13090 : getRegisterName(unsigned RegNo, unsigned AltIdx) {
13091 : assert(RegNo && RegNo < 661 && "Invalid register number!");
13092 :
13093 : static const char AsmStrsNoRegAltName[] = {
13094 : /* 0 */ 'D', '7', '_', 'D', '8', '_', 'D', '9', '_', 'D', '1', '0', 0,
13095 : /* 13 */ 'Q', '7', '_', 'Q', '8', '_', 'Q', '9', '_', 'Q', '1', '0', 0,
13096 : /* 26 */ 'W', '9', '_', 'W', '1', '0', 0,
13097 : /* 33 */ 'X', '9', '_', 'X', '1', '0', 0,
13098 : /* 40 */ 'Z', '7', '_', 'Z', '8', '_', 'Z', '9', '_', 'Z', '1', '0', 0,
13099 : /* 53 */ 'b', '1', '0', 0,
13100 : /* 57 */ 'd', '1', '0', 0,
13101 : /* 61 */ 'h', '1', '0', 0,
13102 : /* 65 */ 'p', '1', '0', 0,
13103 : /* 69 */ 'q', '1', '0', 0,
13104 : /* 73 */ 's', '1', '0', 0,
13105 : /* 77 */ 'w', '1', '0', 0,
13106 : /* 81 */ 'x', '1', '0', 0,
13107 : /* 85 */ 'z', '1', '0', 0,
13108 : /* 89 */ 'D', '1', '7', '_', 'D', '1', '8', '_', 'D', '1', '9', '_', 'D', '2', '0', 0,
13109 : /* 105 */ 'Q', '1', '7', '_', 'Q', '1', '8', '_', 'Q', '1', '9', '_', 'Q', '2', '0', 0,
13110 : /* 121 */ 'W', '1', '9', '_', 'W', '2', '0', 0,
13111 : /* 129 */ 'X', '1', '9', '_', 'X', '2', '0', 0,
13112 : /* 137 */ 'Z', '1', '7', '_', 'Z', '1', '8', '_', 'Z', '1', '9', '_', 'Z', '2', '0', 0,
13113 : /* 153 */ 'b', '2', '0', 0,
13114 : /* 157 */ 'd', '2', '0', 0,
13115 : /* 161 */ 'h', '2', '0', 0,
13116 : /* 165 */ 'q', '2', '0', 0,
13117 : /* 169 */ 's', '2', '0', 0,
13118 : /* 173 */ 'w', '2', '0', 0,
13119 : /* 177 */ 'x', '2', '0', 0,
13120 : /* 181 */ 'z', '2', '0', 0,
13121 : /* 185 */ 'D', '2', '7', '_', 'D', '2', '8', '_', 'D', '2', '9', '_', 'D', '3', '0', 0,
13122 : /* 201 */ 'Q', '2', '7', '_', 'Q', '2', '8', '_', 'Q', '2', '9', '_', 'Q', '3', '0', 0,
13123 : /* 217 */ 'W', '2', '9', '_', 'W', '3', '0', 0,
13124 : /* 225 */ 'Z', '2', '7', '_', 'Z', '2', '8', '_', 'Z', '2', '9', '_', 'Z', '3', '0', 0,
13125 : /* 241 */ 'b', '3', '0', 0,
13126 : /* 245 */ 'd', '3', '0', 0,
13127 : /* 249 */ 'h', '3', '0', 0,
13128 : /* 253 */ 'q', '3', '0', 0,
13129 : /* 257 */ 's', '3', '0', 0,
13130 : /* 261 */ 'w', '3', '0', 0,
13131 : /* 265 */ 'x', '3', '0', 0,
13132 : /* 269 */ 'z', '3', '0', 0,
13133 : /* 273 */ 'D', '2', '9', '_', 'D', '3', '0', '_', 'D', '3', '1', '_', 'D', '0', 0,
13134 : /* 288 */ 'Q', '2', '9', '_', 'Q', '3', '0', '_', 'Q', '3', '1', '_', 'Q', '0', 0,
13135 : /* 303 */ 'W', 'Z', 'R', '_', 'W', '0', 0,
13136 : /* 310 */ 'X', 'Z', 'R', '_', 'X', '0', 0,
13137 : /* 317 */ 'Z', '2', '9', '_', 'Z', '3', '0', '_', 'Z', '3', '1', '_', 'Z', '0', 0,
13138 : /* 332 */ 'b', '0', 0,
13139 : /* 335 */ 'd', '0', 0,
13140 : /* 338 */ 'h', '0', 0,
13141 : /* 341 */ 'p', '0', 0,
13142 : /* 344 */ 'q', '0', 0,
13143 : /* 347 */ 's', '0', 0,
13144 : /* 350 */ 'w', '0', 0,
13145 : /* 353 */ 'x', '0', 0,
13146 : /* 356 */ 'z', '0', 0,
13147 : /* 359 */ 'D', '8', '_', 'D', '9', '_', 'D', '1', '0', '_', 'D', '1', '1', 0,
13148 : /* 373 */ 'Q', '8', '_', 'Q', '9', '_', 'Q', '1', '0', '_', 'Q', '1', '1', 0,
13149 : /* 387 */ 'W', '1', '0', '_', 'W', '1', '1', 0,
13150 : /* 395 */ 'X', '1', '0', '_', 'X', '1', '1', 0,
13151 : /* 403 */ 'Z', '8', '_', 'Z', '9', '_', 'Z', '1', '0', '_', 'Z', '1', '1', 0,
13152 : /* 417 */ 'b', '1', '1', 0,
13153 : /* 421 */ 'd', '1', '1', 0,
13154 : /* 425 */ 'h', '1', '1', 0,
13155 : /* 429 */ 'p', '1', '1', 0,
13156 : /* 433 */ 'q', '1', '1', 0,
13157 : /* 437 */ 's', '1', '1', 0,
13158 : /* 441 */ 'w', '1', '1', 0,
13159 : /* 445 */ 'x', '1', '1', 0,
13160 : /* 449 */ 'z', '1', '1', 0,
13161 : /* 453 */ 'D', '1', '8', '_', 'D', '1', '9', '_', 'D', '2', '0', '_', 'D', '2', '1', 0,
13162 : /* 469 */ 'Q', '1', '8', '_', 'Q', '1', '9', '_', 'Q', '2', '0', '_', 'Q', '2', '1', 0,
13163 : /* 485 */ 'W', '2', '0', '_', 'W', '2', '1', 0,
13164 : /* 493 */ 'X', '2', '0', '_', 'X', '2', '1', 0,
13165 : /* 501 */ 'Z', '1', '8', '_', 'Z', '1', '9', '_', 'Z', '2', '0', '_', 'Z', '2', '1', 0,
13166 : /* 517 */ 'b', '2', '1', 0,
13167 : /* 521 */ 'd', '2', '1', 0,
13168 : /* 525 */ 'h', '2', '1', 0,
13169 : /* 529 */ 'q', '2', '1', 0,
13170 : /* 533 */ 's', '2', '1', 0,
13171 : /* 537 */ 'w', '2', '1', 0,
13172 : /* 541 */ 'x', '2', '1', 0,
13173 : /* 545 */ 'z', '2', '1', 0,
13174 : /* 549 */ 'D', '2', '8', '_', 'D', '2', '9', '_', 'D', '3', '0', '_', 'D', '3', '1', 0,
13175 : /* 565 */ 'Q', '2', '8', '_', 'Q', '2', '9', '_', 'Q', '3', '0', '_', 'Q', '3', '1', 0,
13176 : /* 581 */ 'Z', '2', '8', '_', 'Z', '2', '9', '_', 'Z', '3', '0', '_', 'Z', '3', '1', 0,
13177 : /* 597 */ 'b', '3', '1', 0,
13178 : /* 601 */ 'd', '3', '1', 0,
13179 : /* 605 */ 'h', '3', '1', 0,
13180 : /* 609 */ 'q', '3', '1', 0,
13181 : /* 613 */ 's', '3', '1', 0,
13182 : /* 617 */ 'z', '3', '1', 0,
13183 : /* 621 */ 'D', '3', '0', '_', 'D', '3', '1', '_', 'D', '0', '_', 'D', '1', 0,
13184 : /* 635 */ 'Q', '3', '0', '_', 'Q', '3', '1', '_', 'Q', '0', '_', 'Q', '1', 0,
13185 : /* 649 */ 'W', '0', '_', 'W', '1', 0,
13186 : /* 655 */ 'X', '0', '_', 'X', '1', 0,
13187 : /* 661 */ 'Z', '3', '0', '_', 'Z', '3', '1', '_', 'Z', '0', '_', 'Z', '1', 0,
13188 : /* 675 */ 'b', '1', 0,
13189 : /* 678 */ 'd', '1', 0,
13190 : /* 681 */ 'h', '1', 0,
13191 : /* 684 */ 'p', '1', 0,
13192 : /* 687 */ 'q', '1', 0,
13193 : /* 690 */ 's', '1', 0,
13194 : /* 693 */ 'w', '1', 0,
13195 : /* 696 */ 'x', '1', 0,
13196 : /* 699 */ 'z', '1', 0,
13197 : /* 702 */ 'D', '9', '_', 'D', '1', '0', '_', 'D', '1', '1', '_', 'D', '1', '2', 0,
13198 : /* 717 */ 'Q', '9', '_', 'Q', '1', '0', '_', 'Q', '1', '1', '_', 'Q', '1', '2', 0,
13199 : /* 732 */ 'W', '1', '1', '_', 'W', '1', '2', 0,
13200 : /* 740 */ 'X', '1', '1', '_', 'X', '1', '2', 0,
13201 : /* 748 */ 'Z', '9', '_', 'Z', '1', '0', '_', 'Z', '1', '1', '_', 'Z', '1', '2', 0,
13202 : /* 763 */ 'b', '1', '2', 0,
13203 : /* 767 */ 'd', '1', '2', 0,
13204 : /* 771 */ 'h', '1', '2', 0,
13205 : /* 775 */ 'p', '1', '2', 0,
13206 : /* 779 */ 'q', '1', '2', 0,
13207 : /* 783 */ 's', '1', '2', 0,
13208 : /* 787 */ 'w', '1', '2', 0,
13209 : /* 791 */ 'x', '1', '2', 0,
13210 : /* 795 */ 'z', '1', '2', 0,
13211 : /* 799 */ 'D', '1', '9', '_', 'D', '2', '0', '_', 'D', '2', '1', '_', 'D', '2', '2', 0,
13212 : /* 815 */ 'Q', '1', '9', '_', 'Q', '2', '0', '_', 'Q', '2', '1', '_', 'Q', '2', '2', 0,
13213 : /* 831 */ 'W', '2', '1', '_', 'W', '2', '2', 0,
13214 : /* 839 */ 'X', '2', '1', '_', 'X', '2', '2', 0,
13215 : /* 847 */ 'Z', '1', '9', '_', 'Z', '2', '0', '_', 'Z', '2', '1', '_', 'Z', '2', '2', 0,
13216 : /* 863 */ 'b', '2', '2', 0,
13217 : /* 867 */ 'd', '2', '2', 0,
13218 : /* 871 */ 'h', '2', '2', 0,
13219 : /* 875 */ 'q', '2', '2', 0,
13220 : /* 879 */ 's', '2', '2', 0,
13221 : /* 883 */ 'w', '2', '2', 0,
13222 : /* 887 */ 'x', '2', '2', 0,
13223 : /* 891 */ 'z', '2', '2', 0,
13224 : /* 895 */ 'D', '3', '1', '_', 'D', '0', '_', 'D', '1', '_', 'D', '2', 0,
13225 : /* 908 */ 'Q', '3', '1', '_', 'Q', '0', '_', 'Q', '1', '_', 'Q', '2', 0,
13226 : /* 921 */ 'W', '1', '_', 'W', '2', 0,
13227 : /* 927 */ 'X', '1', '_', 'X', '2', 0,
13228 : /* 933 */ 'Z', '3', '1', '_', 'Z', '0', '_', 'Z', '1', '_', 'Z', '2', 0,
13229 : /* 946 */ 'b', '2', 0,
13230 : /* 949 */ 'd', '2', 0,
13231 : /* 952 */ 'h', '2', 0,
13232 : /* 955 */ 'p', '2', 0,
13233 : /* 958 */ 'q', '2', 0,
13234 : /* 961 */ 's', '2', 0,
13235 : /* 964 */ 'w', '2', 0,
13236 : /* 967 */ 'x', '2', 0,
13237 : /* 970 */ 'z', '2', 0,
13238 : /* 973 */ 'D', '1', '0', '_', 'D', '1', '1', '_', 'D', '1', '2', '_', 'D', '1', '3', 0,
13239 : /* 989 */ 'Q', '1', '0', '_', 'Q', '1', '1', '_', 'Q', '1', '2', '_', 'Q', '1', '3', 0,
13240 : /* 1005 */ 'W', '1', '2', '_', 'W', '1', '3', 0,
13241 : /* 1013 */ 'X', '1', '2', '_', 'X', '1', '3', 0,
13242 : /* 1021 */ 'Z', '1', '0', '_', 'Z', '1', '1', '_', 'Z', '1', '2', '_', 'Z', '1', '3', 0,
13243 : /* 1037 */ 'b', '1', '3', 0,
13244 : /* 1041 */ 'd', '1', '3', 0,
13245 : /* 1045 */ 'h', '1', '3', 0,
13246 : /* 1049 */ 'p', '1', '3', 0,
13247 : /* 1053 */ 'q', '1', '3', 0,
13248 : /* 1057 */ 's', '1', '3', 0,
13249 : /* 1061 */ 'w', '1', '3', 0,
13250 : /* 1065 */ 'x', '1', '3', 0,
13251 : /* 1069 */ 'z', '1', '3', 0,
13252 : /* 1073 */ 'D', '2', '0', '_', 'D', '2', '1', '_', 'D', '2', '2', '_', 'D', '2', '3', 0,
13253 : /* 1089 */ 'Q', '2', '0', '_', 'Q', '2', '1', '_', 'Q', '2', '2', '_', 'Q', '2', '3', 0,
13254 : /* 1105 */ 'W', '2', '2', '_', 'W', '2', '3', 0,
13255 : /* 1113 */ 'X', '2', '2', '_', 'X', '2', '3', 0,
13256 : /* 1121 */ 'Z', '2', '0', '_', 'Z', '2', '1', '_', 'Z', '2', '2', '_', 'Z', '2', '3', 0,
13257 : /* 1137 */ 'b', '2', '3', 0,
13258 : /* 1141 */ 'd', '2', '3', 0,
13259 : /* 1145 */ 'h', '2', '3', 0,
13260 : /* 1149 */ 'q', '2', '3', 0,
13261 : /* 1153 */ 's', '2', '3', 0,
13262 : /* 1157 */ 'w', '2', '3', 0,
13263 : /* 1161 */ 'x', '2', '3', 0,
13264 : /* 1165 */ 'z', '2', '3', 0,
13265 : /* 1169 */ 'D', '0', '_', 'D', '1', '_', 'D', '2', '_', 'D', '3', 0,
13266 : /* 1181 */ 'Q', '0', '_', 'Q', '1', '_', 'Q', '2', '_', 'Q', '3', 0,
13267 : /* 1193 */ 'W', '2', '_', 'W', '3', 0,
13268 : /* 1199 */ 'X', '2', '_', 'X', '3', 0,
13269 : /* 1205 */ 'Z', '0', '_', 'Z', '1', '_', 'Z', '2', '_', 'Z', '3', 0,
13270 : /* 1217 */ 'b', '3', 0,
13271 : /* 1220 */ 'd', '3', 0,
13272 : /* 1223 */ 'h', '3', 0,
13273 : /* 1226 */ 'p', '3', 0,
13274 : /* 1229 */ 'q', '3', 0,
13275 : /* 1232 */ 's', '3', 0,
13276 : /* 1235 */ 'w', '3', 0,
13277 : /* 1238 */ 'x', '3', 0,
13278 : /* 1241 */ 'z', '3', 0,
13279 : /* 1244 */ 'D', '1', '1', '_', 'D', '1', '2', '_', 'D', '1', '3', '_', 'D', '1', '4', 0,
13280 : /* 1260 */ 'Q', '1', '1', '_', 'Q', '1', '2', '_', 'Q', '1', '3', '_', 'Q', '1', '4', 0,
13281 : /* 1276 */ 'W', '1', '3', '_', 'W', '1', '4', 0,
13282 : /* 1284 */ 'X', '1', '3', '_', 'X', '1', '4', 0,
13283 : /* 1292 */ 'Z', '1', '1', '_', 'Z', '1', '2', '_', 'Z', '1', '3', '_', 'Z', '1', '4', 0,
13284 : /* 1308 */ 'b', '1', '4', 0,
13285 : /* 1312 */ 'd', '1', '4', 0,
13286 : /* 1316 */ 'h', '1', '4', 0,
13287 : /* 1320 */ 'p', '1', '4', 0,
13288 : /* 1324 */ 'q', '1', '4', 0,
13289 : /* 1328 */ 's', '1', '4', 0,
13290 : /* 1332 */ 'w', '1', '4', 0,
13291 : /* 1336 */ 'x', '1', '4', 0,
13292 : /* 1340 */ 'z', '1', '4', 0,
13293 : /* 1344 */ 'D', '2', '1', '_', 'D', '2', '2', '_', 'D', '2', '3', '_', 'D', '2', '4', 0,
13294 : /* 1360 */ 'Q', '2', '1', '_', 'Q', '2', '2', '_', 'Q', '2', '3', '_', 'Q', '2', '4', 0,
13295 : /* 1376 */ 'W', '2', '3', '_', 'W', '2', '4', 0,
13296 : /* 1384 */ 'X', '2', '3', '_', 'X', '2', '4', 0,
13297 : /* 1392 */ 'Z', '2', '1', '_', 'Z', '2', '2', '_', 'Z', '2', '3', '_', 'Z', '2', '4', 0,
13298 : /* 1408 */ 'b', '2', '4', 0,
13299 : /* 1412 */ 'd', '2', '4', 0,
13300 : /* 1416 */ 'h', '2', '4', 0,
13301 : /* 1420 */ 'q', '2', '4', 0,
13302 : /* 1424 */ 's', '2', '4', 0,
13303 : /* 1428 */ 'w', '2', '4', 0,
13304 : /* 1432 */ 'x', '2', '4', 0,
13305 : /* 1436 */ 'z', '2', '4', 0,
13306 : /* 1440 */ 'D', '1', '_', 'D', '2', '_', 'D', '3', '_', 'D', '4', 0,
13307 : /* 1452 */ 'Q', '1', '_', 'Q', '2', '_', 'Q', '3', '_', 'Q', '4', 0,
13308 : /* 1464 */ 'W', '3', '_', 'W', '4', 0,
13309 : /* 1470 */ 'X', '3', '_', 'X', '4', 0,
13310 : /* 1476 */ 'Z', '1', '_', 'Z', '2', '_', 'Z', '3', '_', 'Z', '4', 0,
13311 : /* 1488 */ 'b', '4', 0,
13312 : /* 1491 */ 'd', '4', 0,
13313 : /* 1494 */ 'h', '4', 0,
13314 : /* 1497 */ 'p', '4', 0,
13315 : /* 1500 */ 'q', '4', 0,
13316 : /* 1503 */ 's', '4', 0,
13317 : /* 1506 */ 'w', '4', 0,
13318 : /* 1509 */ 'x', '4', 0,
13319 : /* 1512 */ 'z', '4', 0,
13320 : /* 1515 */ 'D', '1', '2', '_', 'D', '1', '3', '_', 'D', '1', '4', '_', 'D', '1', '5', 0,
13321 : /* 1531 */ 'Q', '1', '2', '_', 'Q', '1', '3', '_', 'Q', '1', '4', '_', 'Q', '1', '5', 0,
13322 : /* 1547 */ 'W', '1', '4', '_', 'W', '1', '5', 0,
13323 : /* 1555 */ 'X', '1', '4', '_', 'X', '1', '5', 0,
13324 : /* 1563 */ 'Z', '1', '2', '_', 'Z', '1', '3', '_', 'Z', '1', '4', '_', 'Z', '1', '5', 0,
13325 : /* 1579 */ 'b', '1', '5', 0,
13326 : /* 1583 */ 'd', '1', '5', 0,
13327 : /* 1587 */ 'h', '1', '5', 0,
13328 : /* 1591 */ 'p', '1', '5', 0,
13329 : /* 1595 */ 'q', '1', '5', 0,
13330 : /* 1599 */ 's', '1', '5', 0,
13331 : /* 1603 */ 'w', '1', '5', 0,
13332 : /* 1607 */ 'x', '1', '5', 0,
13333 : /* 1611 */ 'z', '1', '5', 0,
13334 : /* 1615 */ 'D', '2', '2', '_', 'D', '2', '3', '_', 'D', '2', '4', '_', 'D', '2', '5', 0,
13335 : /* 1631 */ 'Q', '2', '2', '_', 'Q', '2', '3', '_', 'Q', '2', '4', '_', 'Q', '2', '5', 0,
13336 : /* 1647 */ 'W', '2', '4', '_', 'W', '2', '5', 0,
13337 : /* 1655 */ 'X', '2', '4', '_', 'X', '2', '5', 0,
13338 : /* 1663 */ 'Z', '2', '2', '_', 'Z', '2', '3', '_', 'Z', '2', '4', '_', 'Z', '2', '5', 0,
13339 : /* 1679 */ 'b', '2', '5', 0,
13340 : /* 1683 */ 'd', '2', '5', 0,
13341 : /* 1687 */ 'h', '2', '5', 0,
13342 : /* 1691 */ 'q', '2', '5', 0,
13343 : /* 1695 */ 's', '2', '5', 0,
13344 : /* 1699 */ 'w', '2', '5', 0,
13345 : /* 1703 */ 'x', '2', '5', 0,
13346 : /* 1707 */ 'z', '2', '5', 0,
13347 : /* 1711 */ 'D', '2', '_', 'D', '3', '_', 'D', '4', '_', 'D', '5', 0,
13348 : /* 1723 */ 'Q', '2', '_', 'Q', '3', '_', 'Q', '4', '_', 'Q', '5', 0,
13349 : /* 1735 */ 'W', '4', '_', 'W', '5', 0,
13350 : /* 1741 */ 'X', '4', '_', 'X', '5', 0,
13351 : /* 1747 */ 'Z', '2', '_', 'Z', '3', '_', 'Z', '4', '_', 'Z', '5', 0,
13352 : /* 1759 */ 'b', '5', 0,
13353 : /* 1762 */ 'd', '5', 0,
13354 : /* 1765 */ 'h', '5', 0,
13355 : /* 1768 */ 'p', '5', 0,
13356 : /* 1771 */ 'q', '5', 0,
13357 : /* 1774 */ 's', '5', 0,
13358 : /* 1777 */ 'w', '5', 0,
13359 : /* 1780 */ 'x', '5', 0,
13360 : /* 1783 */ 'z', '5', 0,
13361 : /* 1786 */ 'D', '1', '3', '_', 'D', '1', '4', '_', 'D', '1', '5', '_', 'D', '1', '6', 0,
13362 : /* 1802 */ 'Q', '1', '3', '_', 'Q', '1', '4', '_', 'Q', '1', '5', '_', 'Q', '1', '6', 0,
13363 : /* 1818 */ 'W', '1', '5', '_', 'W', '1', '6', 0,
13364 : /* 1826 */ 'X', '1', '5', '_', 'X', '1', '6', 0,
13365 : /* 1834 */ 'Z', '1', '3', '_', 'Z', '1', '4', '_', 'Z', '1', '5', '_', 'Z', '1', '6', 0,
13366 : /* 1850 */ 'b', '1', '6', 0,
13367 : /* 1854 */ 'd', '1', '6', 0,
13368 : /* 1858 */ 'h', '1', '6', 0,
13369 : /* 1862 */ 'q', '1', '6', 0,
13370 : /* 1866 */ 's', '1', '6', 0,
13371 : /* 1870 */ 'w', '1', '6', 0,
13372 : /* 1874 */ 'x', '1', '6', 0,
13373 : /* 1878 */ 'z', '1', '6', 0,
13374 : /* 1882 */ 'D', '2', '3', '_', 'D', '2', '4', '_', 'D', '2', '5', '_', 'D', '2', '6', 0,
13375 : /* 1898 */ 'Q', '2', '3', '_', 'Q', '2', '4', '_', 'Q', '2', '5', '_', 'Q', '2', '6', 0,
13376 : /* 1914 */ 'W', '2', '5', '_', 'W', '2', '6', 0,
13377 : /* 1922 */ 'X', '2', '5', '_', 'X', '2', '6', 0,
13378 : /* 1930 */ 'Z', '2', '3', '_', 'Z', '2', '4', '_', 'Z', '2', '5', '_', 'Z', '2', '6', 0,
13379 : /* 1946 */ 'b', '2', '6', 0,
13380 : /* 1950 */ 'd', '2', '6', 0,
13381 : /* 1954 */ 'h', '2', '6', 0,
13382 : /* 1958 */ 'q', '2', '6', 0,
13383 : /* 1962 */ 's', '2', '6', 0,
13384 : /* 1966 */ 'w', '2', '6', 0,
13385 : /* 1970 */ 'x', '2', '6', 0,
13386 : /* 1974 */ 'z', '2', '6', 0,
13387 : /* 1978 */ 'D', '3', '_', 'D', '4', '_', 'D', '5', '_', 'D', '6', 0,
13388 : /* 1990 */ 'Q', '3', '_', 'Q', '4', '_', 'Q', '5', '_', 'Q', '6', 0,
13389 : /* 2002 */ 'W', '5', '_', 'W', '6', 0,
13390 : /* 2008 */ 'X', '5', '_', 'X', '6', 0,
13391 : /* 2014 */ 'Z', '3', '_', 'Z', '4', '_', 'Z', '5', '_', 'Z', '6', 0,
13392 : /* 2026 */ 'b', '6', 0,
13393 : /* 2029 */ 'd', '6', 0,
13394 : /* 2032 */ 'h', '6', 0,
13395 : /* 2035 */ 'p', '6', 0,
13396 : /* 2038 */ 'q', '6', 0,
13397 : /* 2041 */ 's', '6', 0,
13398 : /* 2044 */ 'w', '6', 0,
13399 : /* 2047 */ 'x', '6', 0,
13400 : /* 2050 */ 'z', '6', 0,
13401 : /* 2053 */ 'D', '1', '4', '_', 'D', '1', '5', '_', 'D', '1', '6', '_', 'D', '1', '7', 0,
13402 : /* 2069 */ 'Q', '1', '4', '_', 'Q', '1', '5', '_', 'Q', '1', '6', '_', 'Q', '1', '7', 0,
13403 : /* 2085 */ 'W', '1', '6', '_', 'W', '1', '7', 0,
13404 : /* 2093 */ 'X', '1', '6', '_', 'X', '1', '7', 0,
13405 : /* 2101 */ 'Z', '1', '4', '_', 'Z', '1', '5', '_', 'Z', '1', '6', '_', 'Z', '1', '7', 0,
13406 : /* 2117 */ 'b', '1', '7', 0,
13407 : /* 2121 */ 'd', '1', '7', 0,
13408 : /* 2125 */ 'h', '1', '7', 0,
13409 : /* 2129 */ 'q', '1', '7', 0,
13410 : /* 2133 */ 's', '1', '7', 0,
13411 : /* 2137 */ 'w', '1', '7', 0,
13412 : /* 2141 */ 'x', '1', '7', 0,
13413 : /* 2145 */ 'z', '1', '7', 0,
13414 : /* 2149 */ 'D', '2', '4', '_', 'D', '2', '5', '_', 'D', '2', '6', '_', 'D', '2', '7', 0,
13415 : /* 2165 */ 'Q', '2', '4', '_', 'Q', '2', '5', '_', 'Q', '2', '6', '_', 'Q', '2', '7', 0,
13416 : /* 2181 */ 'W', '2', '6', '_', 'W', '2', '7', 0,
13417 : /* 2189 */ 'X', '2', '6', '_', 'X', '2', '7', 0,
13418 : /* 2197 */ 'Z', '2', '4', '_', 'Z', '2', '5', '_', 'Z', '2', '6', '_', 'Z', '2', '7', 0,
13419 : /* 2213 */ 'b', '2', '7', 0,
13420 : /* 2217 */ 'd', '2', '7', 0,
13421 : /* 2221 */ 'h', '2', '7', 0,
13422 : /* 2225 */ 'q', '2', '7', 0,
13423 : /* 2229 */ 's', '2', '7', 0,
13424 : /* 2233 */ 'w', '2', '7', 0,
13425 : /* 2237 */ 'x', '2', '7', 0,
13426 : /* 2241 */ 'z', '2', '7', 0,
13427 : /* 2245 */ 'D', '4', '_', 'D', '5', '_', 'D', '6', '_', 'D', '7', 0,
13428 : /* 2257 */ 'Q', '4', '_', 'Q', '5', '_', 'Q', '6', '_', 'Q', '7', 0,
13429 : /* 2269 */ 'W', '6', '_', 'W', '7', 0,
13430 : /* 2275 */ 'X', '6', '_', 'X', '7', 0,
13431 : /* 2281 */ 'Z', '4', '_', 'Z', '5', '_', 'Z', '6', '_', 'Z', '7', 0,
13432 : /* 2293 */ 'b', '7', 0,
13433 : /* 2296 */ 'd', '7', 0,
13434 : /* 2299 */ 'h', '7', 0,
13435 : /* 2302 */ 'p', '7', 0,
13436 : /* 2305 */ 'q', '7', 0,
13437 : /* 2308 */ 's', '7', 0,
13438 : /* 2311 */ 'w', '7', 0,
13439 : /* 2314 */ 'x', '7', 0,
13440 : /* 2317 */ 'z', '7', 0,
13441 : /* 2320 */ 'D', '1', '5', '_', 'D', '1', '6', '_', 'D', '1', '7', '_', 'D', '1', '8', 0,
13442 : /* 2336 */ 'Q', '1', '5', '_', 'Q', '1', '6', '_', 'Q', '1', '7', '_', 'Q', '1', '8', 0,
13443 : /* 2352 */ 'W', '1', '7', '_', 'W', '1', '8', 0,
13444 : /* 2360 */ 'X', '1', '7', '_', 'X', '1', '8', 0,
13445 : /* 2368 */ 'Z', '1', '5', '_', 'Z', '1', '6', '_', 'Z', '1', '7', '_', 'Z', '1', '8', 0,
13446 : /* 2384 */ 'b', '1', '8', 0,
13447 : /* 2388 */ 'd', '1', '8', 0,
13448 : /* 2392 */ 'h', '1', '8', 0,
13449 : /* 2396 */ 'q', '1', '8', 0,
13450 : /* 2400 */ 's', '1', '8', 0,
13451 : /* 2404 */ 'w', '1', '8', 0,
13452 : /* 2408 */ 'x', '1', '8', 0,
13453 : /* 2412 */ 'z', '1', '8', 0,
13454 : /* 2416 */ 'D', '2', '5', '_', 'D', '2', '6', '_', 'D', '2', '7', '_', 'D', '2', '8', 0,
13455 : /* 2432 */ 'Q', '2', '5', '_', 'Q', '2', '6', '_', 'Q', '2', '7', '_', 'Q', '2', '8', 0,
13456 : /* 2448 */ 'W', '2', '7', '_', 'W', '2', '8', 0,
13457 : /* 2456 */ 'X', '2', '7', '_', 'X', '2', '8', 0,
13458 : /* 2464 */ 'Z', '2', '5', '_', 'Z', '2', '6', '_', 'Z', '2', '7', '_', 'Z', '2', '8', 0,
13459 : /* 2480 */ 'b', '2', '8', 0,
13460 : /* 2484 */ 'd', '2', '8', 0,
13461 : /* 2488 */ 'h', '2', '8', 0,
13462 : /* 2492 */ 'q', '2', '8', 0,
13463 : /* 2496 */ 's', '2', '8', 0,
13464 : /* 2500 */ 'w', '2', '8', 0,
13465 : /* 2504 */ 'x', '2', '8', 0,
13466 : /* 2508 */ 'z', '2', '8', 0,
13467 : /* 2512 */ 'D', '5', '_', 'D', '6', '_', 'D', '7', '_', 'D', '8', 0,
13468 : /* 2524 */ 'Q', '5', '_', 'Q', '6', '_', 'Q', '7', '_', 'Q', '8', 0,
13469 : /* 2536 */ 'W', '7', '_', 'W', '8', 0,
13470 : /* 2542 */ 'X', '7', '_', 'X', '8', 0,
13471 : /* 2548 */ 'Z', '5', '_', 'Z', '6', '_', 'Z', '7', '_', 'Z', '8', 0,
13472 : /* 2560 */ 'b', '8', 0,
13473 : /* 2563 */ 'd', '8', 0,
13474 : /* 2566 */ 'h', '8', 0,
13475 : /* 2569 */ 'p', '8', 0,
13476 : /* 2572 */ 'q', '8', 0,
13477 : /* 2575 */ 's', '8', 0,
13478 : /* 2578 */ 'w', '8', 0,
13479 : /* 2581 */ 'x', '8', 0,
13480 : /* 2584 */ 'z', '8', 0,
13481 : /* 2587 */ 'D', '1', '6', '_', 'D', '1', '7', '_', 'D', '1', '8', '_', 'D', '1', '9', 0,
13482 : /* 2603 */ 'Q', '1', '6', '_', 'Q', '1', '7', '_', 'Q', '1', '8', '_', 'Q', '1', '9', 0,
13483 : /* 2619 */ 'W', '1', '8', '_', 'W', '1', '9', 0,
13484 : /* 2627 */ 'X', '1', '8', '_', 'X', '1', '9', 0,
13485 : /* 2635 */ 'Z', '1', '6', '_', 'Z', '1', '7', '_', 'Z', '1', '8', '_', 'Z', '1', '9', 0,
13486 : /* 2651 */ 'b', '1', '9', 0,
13487 : /* 2655 */ 'd', '1', '9', 0,
13488 : /* 2659 */ 'h', '1', '9', 0,
13489 : /* 2663 */ 'q', '1', '9', 0,
13490 : /* 2667 */ 's', '1', '9', 0,
13491 : /* 2671 */ 'w', '1', '9', 0,
13492 : /* 2675 */ 'x', '1', '9', 0,
13493 : /* 2679 */ 'z', '1', '9', 0,
13494 : /* 2683 */ 'D', '2', '6', '_', 'D', '2', '7', '_', 'D', '2', '8', '_', 'D', '2', '9', 0,
13495 : /* 2699 */ 'Q', '2', '6', '_', 'Q', '2', '7', '_', 'Q', '2', '8', '_', 'Q', '2', '9', 0,
13496 : /* 2715 */ 'W', '2', '8', '_', 'W', '2', '9', 0,
13497 : /* 2723 */ 'Z', '2', '6', '_', 'Z', '2', '7', '_', 'Z', '2', '8', '_', 'Z', '2', '9', 0,
13498 : /* 2739 */ 'b', '2', '9', 0,
13499 : /* 2743 */ 'd', '2', '9', 0,
13500 : /* 2747 */ 'h', '2', '9', 0,
13501 : /* 2751 */ 'q', '2', '9', 0,
13502 : /* 2755 */ 's', '2', '9', 0,
13503 : /* 2759 */ 'w', '2', '9', 0,
13504 : /* 2763 */ 'x', '2', '9', 0,
13505 : /* 2767 */ 'z', '2', '9', 0,
13506 : /* 2771 */ 'D', '6', '_', 'D', '7', '_', 'D', '8', '_', 'D', '9', 0,
13507 : /* 2783 */ 'Q', '6', '_', 'Q', '7', '_', 'Q', '8', '_', 'Q', '9', 0,
13508 : /* 2795 */ 'W', '8', '_', 'W', '9', 0,
13509 : /* 2801 */ 'X', '8', '_', 'X', '9', 0,
13510 : /* 2807 */ 'Z', '6', '_', 'Z', '7', '_', 'Z', '8', '_', 'Z', '9', 0,
13511 : /* 2819 */ 'b', '9', 0,
13512 : /* 2822 */ 'd', '9', 0,
13513 : /* 2825 */ 'h', '9', 0,
13514 : /* 2828 */ 'p', '9', 0,
13515 : /* 2831 */ 'q', '9', 0,
13516 : /* 2834 */ 's', '9', 0,
13517 : /* 2837 */ 'w', '9', 0,
13518 : /* 2840 */ 'x', '9', 0,
13519 : /* 2843 */ 'z', '9', 0,
13520 : /* 2846 */ 'X', '2', '8', '_', 'F', 'P', 0,
13521 : /* 2853 */ 'F', 'P', '_', 'L', 'R', 0,
13522 : /* 2859 */ 'W', '3', '0', '_', 'W', 'Z', 'R', 0,
13523 : /* 2867 */ 'L', 'R', '_', 'X', 'Z', 'R', 0,
13524 : /* 2874 */ 'z', '1', '0', '_', 'h', 'i', 0,
13525 : /* 2881 */ 'z', '2', '0', '_', 'h', 'i', 0,
13526 : /* 2888 */ 'z', '3', '0', '_', 'h', 'i', 0,
13527 : /* 2895 */ 'z', '0', '_', 'h', 'i', 0,
13528 : /* 2901 */ 'z', '1', '1', '_', 'h', 'i', 0,
13529 : /* 2908 */ 'z', '2', '1', '_', 'h', 'i', 0,
13530 : /* 2915 */ 'z', '3', '1', '_', 'h', 'i', 0,
13531 : /* 2922 */ 'z', '1', '_', 'h', 'i', 0,
13532 : /* 2928 */ 'z', '1', '2', '_', 'h', 'i', 0,
13533 : /* 2935 */ 'z', '2', '2', '_', 'h', 'i', 0,
13534 : /* 2942 */ 'z', '2', '_', 'h', 'i', 0,
13535 : /* 2948 */ 'z', '1', '3', '_', 'h', 'i', 0,
13536 : /* 2955 */ 'z', '2', '3', '_', 'h', 'i', 0,
13537 : /* 2962 */ 'z', '3', '_', 'h', 'i', 0,
13538 : /* 2968 */ 'z', '1', '4', '_', 'h', 'i', 0,
13539 : /* 2975 */ 'z', '2', '4', '_', 'h', 'i', 0,
13540 : /* 2982 */ 'z', '4', '_', 'h', 'i', 0,
13541 : /* 2988 */ 'z', '1', '5', '_', 'h', 'i', 0,
13542 : /* 2995 */ 'z', '2', '5', '_', 'h', 'i', 0,
13543 : /* 3002 */ 'z', '5', '_', 'h', 'i', 0,
13544 : /* 3008 */ 'z', '1', '6', '_', 'h', 'i', 0,
13545 : /* 3015 */ 'z', '2', '6', '_', 'h', 'i', 0,
13546 : /* 3022 */ 'z', '6', '_', 'h', 'i', 0,
13547 : /* 3028 */ 'z', '1', '7', '_', 'h', 'i', 0,
13548 : /* 3035 */ 'z', '2', '7', '_', 'h', 'i', 0,
13549 : /* 3042 */ 'z', '7', '_', 'h', 'i', 0,
13550 : /* 3048 */ 'z', '1', '8', '_', 'h', 'i', 0,
13551 : /* 3055 */ 'z', '2', '8', '_', 'h', 'i', 0,
13552 : /* 3062 */ 'z', '8', '_', 'h', 'i', 0,
13553 : /* 3068 */ 'z', '1', '9', '_', 'h', 'i', 0,
13554 : /* 3075 */ 'z', '2', '9', '_', 'h', 'i', 0,
13555 : /* 3082 */ 'z', '9', '_', 'h', 'i', 0,
13556 : /* 3088 */ 'w', 's', 'p', 0,
13557 : /* 3092 */ 'f', 'f', 'r', 0,
13558 : /* 3096 */ 'w', 'z', 'r', 0,
13559 : /* 3100 */ 'x', 'z', 'r', 0,
13560 : /* 3104 */ 'n', 'z', 'c', 'v', 0,
13561 : };
13562 :
13563 : static const uint16_t RegAsmOffsetNoRegAltName[] = {
13564 : 3092, 2763, 265, 3104, 3089, 3088, 3096, 3100, 332, 675, 946, 1217, 1488, 1759,
13565 : 2026, 2293, 2560, 2819, 53, 417, 763, 1037, 1308, 1579, 1850, 2117, 2384, 2651,
13566 : 153, 517, 863, 1137, 1408, 1679, 1946, 2213, 2480, 2739, 241, 597, 335, 678,
13567 : 949, 1220, 1491, 1762, 2029, 2296, 2563, 2822, 57, 421, 767, 1041, 1312, 1583,
13568 : 1854, 2121, 2388, 2655, 157, 521, 867, 1141, 1412, 1683, 1950, 2217, 2484, 2743,
13569 : 245, 601, 338, 681, 952, 1223, 1494, 1765, 2032, 2299, 2566, 2825, 61, 425,
13570 : 771, 1045, 1316, 1587, 1858, 2125, 2392, 2659, 161, 525, 871, 1145, 1416, 1687,
13571 : 1954, 2221, 2488, 2747, 249, 605, 341, 684, 955, 1226, 1497, 1768, 2035, 2302,
13572 : 2569, 2828, 65, 429, 775, 1049, 1320, 1591, 344, 687, 958, 1229, 1500, 1771,
13573 : 2038, 2305, 2572, 2831, 69, 433, 779, 1053, 1324, 1595, 1862, 2129, 2396, 2663,
13574 : 165, 529, 875, 1149, 1420, 1691, 1958, 2225, 2492, 2751, 253, 609, 347, 690,
13575 : 961, 1232, 1503, 1774, 2041, 2308, 2575, 2834, 73, 437, 783, 1057, 1328, 1599,
13576 : 1866, 2133, 2400, 2667, 169, 533, 879, 1153, 1424, 1695, 1962, 2229, 2496, 2755,
13577 : 257, 613, 350, 693, 964, 1235, 1506, 1777, 2044, 2311, 2578, 2837, 77, 441,
13578 : 787, 1061, 1332, 1603, 1870, 2137, 2404, 2671, 173, 537, 883, 1157, 1428, 1699,
13579 : 1966, 2233, 2500, 2759, 261, 353, 696, 967, 1238, 1509, 1780, 2047, 2314, 2581,
13580 : 2840, 81, 445, 791, 1065, 1336, 1607, 1874, 2141, 2408, 2675, 177, 541, 887,
13581 : 1161, 1432, 1703, 1970, 2237, 2504, 356, 699, 970, 1241, 1512, 1783, 2050, 2317,
13582 : 2584, 2843, 85, 449, 795, 1069, 1340, 1611, 1878, 2145, 2412, 2679, 181, 545,
13583 : 891, 1165, 1436, 1707, 1974, 2241, 2508, 2767, 269, 617, 2895, 2922, 2942, 2962,
13584 : 2982, 3002, 3022, 3042, 3062, 3082, 2874, 2901, 2928, 2948, 2968, 2988, 3008, 3028,
13585 : 3048, 3068, 2881, 2908, 2935, 2955, 2975, 2995, 3015, 3035, 3055, 3075, 2888, 2915,
13586 : 629, 902, 1175, 1446, 1717, 1984, 2251, 2518, 2777, 6, 365, 709, 981, 1252,
13587 : 1523, 1794, 2061, 2328, 2595, 97, 461, 807, 1081, 1352, 1623, 1890, 2157, 2424,
13588 : 2691, 193, 557, 281, 1169, 1440, 1711, 1978, 2245, 2512, 2771, 0, 359, 702,
13589 : 973, 1244, 1515, 1786, 2053, 2320, 2587, 89, 453, 799, 1073, 1344, 1615, 1882,
13590 : 2149, 2416, 2683, 185, 549, 273, 621, 895, 899, 1172, 1443, 1714, 1981, 2248,
13591 : 2515, 2774, 3, 362, 705, 977, 1248, 1519, 1790, 2057, 2324, 2591, 93, 457,
13592 : 803, 1077, 1348, 1619, 1886, 2153, 2420, 2687, 189, 553, 277, 625, 643, 915,
13593 : 1187, 1458, 1729, 1996, 2263, 2530, 2789, 19, 379, 724, 997, 1268, 1539, 1810,
13594 : 2077, 2344, 2611, 113, 477, 823, 1097, 1368, 1639, 1906, 2173, 2440, 2707, 209,
13595 : 573, 296, 1181, 1452, 1723, 1990, 2257, 2524, 2783, 13, 373, 717, 989, 1260,
13596 : 1531, 1802, 2069, 2336, 2603, 105, 469, 815, 1089, 1360, 1631, 1898, 2165, 2432,
13597 : 2699, 201, 565, 288, 635, 908, 912, 1184, 1455, 1726, 1993, 2260, 2527, 2786,
13598 : 16, 376, 720, 993, 1264, 1535, 1806, 2073, 2340, 2607, 109, 473, 819, 1093,
13599 : 1364, 1635, 1902, 2169, 2436, 2703, 205, 569, 292, 639, 303, 2859, 649, 921,
13600 : 1193, 1464, 1735, 2002, 2269, 2536, 2795, 26, 387, 732, 1005, 1276, 1547, 1818,
13601 : 2085, 2352, 2619, 121, 485, 831, 1105, 1376, 1647, 1914, 2181, 2448, 2715, 217,
13602 : 2853, 2867, 310, 2846, 655, 927, 1199, 1470, 1741, 2008, 2275, 2542, 2801, 33,
13603 : 395, 740, 1013, 1284, 1555, 1826, 2093, 2360, 2627, 129, 493, 839, 1113, 1384,
13604 : 1655, 1922, 2189, 2456, 669, 940, 1211, 1482, 1753, 2020, 2287, 2554, 2813, 46,
13605 : 409, 755, 1029, 1300, 1571, 1842, 2109, 2376, 2643, 145, 509, 855, 1129, 1400,
13606 : 1671, 1938, 2205, 2472, 2731, 233, 589, 325, 1205, 1476, 1747, 2014, 2281, 2548,
13607 : 2807, 40, 403, 748, 1021, 1292, 1563, 1834, 2101, 2368, 2635, 137, 501, 847,
13608 : 1121, 1392, 1663, 1930, 2197, 2464, 2723, 225, 581, 317, 661, 933, 937, 1208,
13609 : 1479, 1750, 2017, 2284, 2551, 2810, 43, 406, 751, 1025, 1296, 1567, 1838, 2105,
13610 : 2372, 2639, 141, 505, 851, 1125, 1396, 1667, 1934, 2201, 2468, 2727, 229, 585,
13611 : 321, 665,
13612 : };
13613 :
13614 : static const char AsmStrsvlist1[] = {
13615 : /* 0 */ 0,
13616 : };
13617 :
13618 : static const uint8_t RegAsmOffsetvlist1[] = {
13619 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13620 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13621 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13622 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13623 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13624 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13625 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13626 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13627 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13628 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13629 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13630 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13631 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13632 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13633 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13634 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13635 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13636 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13637 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13638 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13639 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13640 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13641 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13642 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13643 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13644 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13645 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13646 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13647 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13648 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13649 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13650 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13651 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13652 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13653 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13654 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13655 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13656 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13657 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13658 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13659 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13660 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13661 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13662 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13663 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13664 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13665 : 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
13666 : 0, 0,
13667 : };
13668 :
13669 : static const char AsmStrsvreg[] = {
13670 : /* 0 */ 'v', '1', '0', 0,
13671 : /* 4 */ 'v', '2', '0', 0,
13672 : /* 8 */ 'v', '3', '0', 0,
13673 : /* 12 */ 'v', '0', 0,
13674 : /* 15 */ 'v', '1', '1', 0,
13675 : /* 19 */ 'v', '2', '1', 0,
13676 : /* 23 */ 'v', '3', '1', 0,
13677 : /* 27 */ 'v', '1', 0,
13678 : /* 30 */ 'v', '1', '2', 0,
13679 : /* 34 */ 'v', '2', '2', 0,
13680 : /* 38 */ 'v', '2', 0,
13681 : /* 41 */ 'v', '1', '3', 0,
13682 : /* 45 */ 'v', '2', '3', 0,
13683 : /* 49 */ 'v', '3', 0,
13684 : /* 52 */ 'v', '1', '4', 0,
13685 : /* 56 */ 'v', '2', '4', 0,
13686 : /* 60 */ 'v', '4', 0,
13687 : /* 63 */ 'v', '1', '5', 0,
13688 : /* 67 */ 'v', '2', '5', 0,
13689 : /* 71 */ 'v', '5', 0,
13690 : /* 74 */ 'v', '1', '6', 0,
13691 : /* 78 */ 'v', '2', '6', 0,
13692 : /* 82 */ 'v', '6', 0,
13693 : /* 85 */ 'v', '1', '7', 0,
13694 : /* 89 */ 'v', '2', '7', 0,
13695 : /* 93 */ 'v', '7', 0,
13696 : /* 96 */ 'v', '1', '8', 0,
13697 : /* 100 */ 'v', '2', '8', 0,
13698 : /* 104 */ 'v', '8', 0,
13699 : /* 107 */ 'v', '1', '9', 0,
13700 : /* 111 */ 'v', '2', '9', 0,
13701 : /* 115 */ 'v', '9', 0,
13702 : };
13703 :
13704 : static const uint8_t RegAsmOffsetvreg[] = {
13705 : 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13706 : 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13707 : 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 12, 27,
13708 : 38, 49, 60, 71, 82, 93, 104, 115, 0, 15, 30, 41, 52, 63,
13709 : 74, 85, 96, 107, 4, 19, 34, 45, 56, 67, 78, 89, 100, 111,
13710 : 8, 23, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13711 : 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13712 : 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13713 : 3, 3, 3, 3, 3, 3, 3, 3, 12, 27, 38, 49, 60, 71,
13714 : 82, 93, 104, 115, 0, 15, 30, 41, 52, 63, 74, 85, 96, 107,
13715 : 4, 19, 34, 45, 56, 67, 78, 89, 100, 111, 8, 23, 3, 3,
13716 : 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13717 : 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13718 : 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13719 : 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13720 : 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13721 : 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13722 : 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13723 : 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13724 : 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13725 : 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13726 : 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13727 : 12, 27, 38, 49, 60, 71, 82, 93, 104, 115, 0, 15, 30, 41,
13728 : 52, 63, 74, 85, 96, 107, 4, 19, 34, 45, 56, 67, 78, 89,
13729 : 100, 111, 8, 23, 12, 27, 38, 49, 60, 71, 82, 93, 104, 115,
13730 : 0, 15, 30, 41, 52, 63, 74, 85, 96, 107, 4, 19, 34, 45,
13731 : 56, 67, 78, 89, 100, 111, 8, 23, 12, 27, 38, 49, 60, 71,
13732 : 82, 93, 104, 115, 0, 15, 30, 41, 52, 63, 74, 85, 96, 107,
13733 : 4, 19, 34, 45, 56, 67, 78, 89, 100, 111, 8, 23, 12, 27,
13734 : 38, 49, 60, 71, 82, 93, 104, 115, 0, 15, 30, 41, 52, 63,
13735 : 74, 85, 96, 107, 4, 19, 34, 45, 56, 67, 78, 89, 100, 111,
13736 : 8, 23, 12, 27, 38, 49, 60, 71, 82, 93, 104, 115, 0, 15,
13737 : 30, 41, 52, 63, 74, 85, 96, 107, 4, 19, 34, 45, 56, 67,
13738 : 78, 89, 100, 111, 8, 23, 12, 27, 38, 49, 60, 71, 82, 93,
13739 : 104, 115, 0, 15, 30, 41, 52, 63, 74, 85, 96, 107, 4, 19,
13740 : 34, 45, 56, 67, 78, 89, 100, 111, 8, 23, 3, 3, 3, 3,
13741 : 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13742 : 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13743 : 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13744 : 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13745 : 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13746 : 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13747 : 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13748 : 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13749 : 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13750 : 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13751 : 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3,
13752 : 3, 3,
13753 : };
13754 :
13755 3149 : switch(AltIdx) {
13756 0 : default: llvm_unreachable("Invalid register alt name index!");
13757 3049 : case AArch64::NoRegAltName:
13758 : assert(*(AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1]) &&
13759 : "Invalid alt name index for register!");
13760 3049 : return AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1];
13761 0 : case AArch64::vlist1:
13762 : assert(*(AsmStrsvlist1+RegAsmOffsetvlist1[RegNo-1]) &&
13763 : "Invalid alt name index for register!");
13764 0 : return AsmStrsvlist1+RegAsmOffsetvlist1[RegNo-1];
13765 100 : case AArch64::vreg:
13766 : assert(*(AsmStrsvreg+RegAsmOffsetvreg[RegNo-1]) &&
13767 : "Invalid alt name index for register!");
13768 100 : return AsmStrsvreg+RegAsmOffsetvreg[RegNo-1];
13769 : }
13770 : }
13771 :
13772 : #ifdef PRINT_ALIAS_INSTR
13773 : #undef PRINT_ALIAS_INSTR
13774 :
13775 : static bool AArch64AppleInstPrinterValidateMCOperand(const MCOperand &MCOp,
13776 : const MCSubtargetInfo &STI,
13777 : unsigned PredicateIndex);
13778 25688 : bool AArch64AppleInstPrinter::printAliasInstr(const MCInst *MI, const MCSubtargetInfo &STI, raw_ostream &OS) {
13779 : const char *AsmString;
13780 25688 : switch (MI->getOpcode()) {
13781 : default: return false;
13782 : case AArch64::ADDSWri:
13783 5 : if (MI->getNumOperands() == 4 &&
13784 5 : MI->getOperand(0).getReg() == AArch64::WZR &&
13785 11 : MI->getOperand(1).isReg() &&
13786 3 : MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(1).getReg())) {
13787 : // (ADDSWri WZR, GPR32sp:$src, addsub_shifted_imm32:$imm)
13788 : AsmString = "cmn $\x02, $\xFF\x03\x01";
13789 : break;
13790 : }
13791 : return false;
13792 : case AArch64::ADDSWrs:
13793 7 : if (MI->getNumOperands() == 4 &&
13794 7 : MI->getOperand(0).getReg() == AArch64::WZR &&
13795 12 : MI->getOperand(1).isReg() &&
13796 6 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
13797 12 : MI->getOperand(2).isReg() &&
13798 6 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
13799 13 : MI->getOperand(3).isImm() &&
13800 6 : MI->getOperand(3).getImm() == 0) {
13801 : // (ADDSWrs WZR, GPR32:$src1, GPR32:$src2, 0)
13802 : AsmString = "cmn $\x02, $\x03";
13803 : break;
13804 : }
13805 4 : if (MI->getNumOperands() == 4 &&
13806 4 : MI->getOperand(0).getReg() == AArch64::WZR &&
13807 6 : MI->getOperand(1).isReg() &&
13808 3 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
13809 10 : MI->getOperand(2).isReg() &&
13810 3 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
13811 : // (ADDSWrs WZR, GPR32:$src1, GPR32:$src2, arith_shift32:$sh)
13812 : AsmString = "cmn $\x02, $\x03$\xFF\x04\x02";
13813 : break;
13814 : }
13815 1 : if (MI->getNumOperands() == 4 &&
13816 2 : MI->getOperand(0).isReg() &&
13817 1 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
13818 2 : MI->getOperand(1).isReg() &&
13819 1 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
13820 2 : MI->getOperand(2).isReg() &&
13821 1 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
13822 2 : MI->getOperand(3).isImm() &&
13823 1 : MI->getOperand(3).getImm() == 0) {
13824 : // (ADDSWrs GPR32:$dst, GPR32:$src1, GPR32:$src2, 0)
13825 : AsmString = "adds $\x01, $\x02, $\x03";
13826 : break;
13827 : }
13828 : return false;
13829 : case AArch64::ADDSWrx:
13830 0 : if (MI->getNumOperands() == 4 &&
13831 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
13832 0 : MI->getOperand(1).isReg() &&
13833 0 : MRI.getRegClass(AArch64::GPR32sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
13834 0 : MI->getOperand(2).isReg() &&
13835 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
13836 0 : MI->getOperand(3).isImm() &&
13837 0 : MI->getOperand(3).getImm() == 16) {
13838 : // (ADDSWrx WZR, GPR32sponly:$src1, GPR32:$src2, 16)
13839 : AsmString = "cmn $\x02, $\x03";
13840 : break;
13841 : }
13842 0 : if (MI->getNumOperands() == 4 &&
13843 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
13844 0 : MI->getOperand(1).isReg() &&
13845 0 : MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(1).getReg()) &&
13846 0 : MI->getOperand(2).isReg() &&
13847 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
13848 : // (ADDSWrx WZR, GPR32sp:$src1, GPR32:$src2, arith_extend:$sh)
13849 : AsmString = "cmn $\x02, $\x03$\xFF\x04\x03";
13850 : break;
13851 : }
13852 0 : if (MI->getNumOperands() == 4 &&
13853 0 : MI->getOperand(0).isReg() &&
13854 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
13855 0 : MI->getOperand(1).isReg() &&
13856 0 : MRI.getRegClass(AArch64::GPR32sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
13857 0 : MI->getOperand(2).isReg() &&
13858 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
13859 0 : MI->getOperand(3).isImm() &&
13860 0 : MI->getOperand(3).getImm() == 16) {
13861 : // (ADDSWrx GPR32:$dst, GPR32sponly:$src1, GPR32:$src2, 16)
13862 : AsmString = "adds $\x01, $\x02, $\x03";
13863 : break;
13864 : }
13865 : return false;
13866 : case AArch64::ADDSXri:
13867 8 : if (MI->getNumOperands() == 4 &&
13868 8 : MI->getOperand(0).getReg() == AArch64::XZR &&
13869 12 : MI->getOperand(1).isReg() &&
13870 2 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg())) {
13871 : // (ADDSXri XZR, GPR64sp:$src, addsub_shifted_imm64:$imm)
13872 : AsmString = "cmn $\x02, $\xFF\x03\x01";
13873 : break;
13874 : }
13875 : return false;
13876 : case AArch64::ADDSXrs:
13877 7 : if (MI->getNumOperands() == 4 &&
13878 7 : MI->getOperand(0).getReg() == AArch64::XZR &&
13879 10 : MI->getOperand(1).isReg() &&
13880 5 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
13881 10 : MI->getOperand(2).isReg() &&
13882 5 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
13883 12 : MI->getOperand(3).isImm() &&
13884 5 : MI->getOperand(3).getImm() == 0) {
13885 : // (ADDSXrs XZR, GPR64:$src1, GPR64:$src2, 0)
13886 : AsmString = "cmn $\x02, $\x03";
13887 : break;
13888 : }
13889 5 : if (MI->getNumOperands() == 4 &&
13890 5 : MI->getOperand(0).getReg() == AArch64::XZR &&
13891 6 : MI->getOperand(1).isReg() &&
13892 3 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
13893 11 : MI->getOperand(2).isReg() &&
13894 3 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
13895 : // (ADDSXrs XZR, GPR64:$src1, GPR64:$src2, arith_shift64:$sh)
13896 : AsmString = "cmn $\x02, $\x03$\xFF\x04\x02";
13897 : break;
13898 : }
13899 2 : if (MI->getNumOperands() == 4 &&
13900 4 : MI->getOperand(0).isReg() &&
13901 2 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
13902 4 : MI->getOperand(1).isReg() &&
13903 2 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
13904 4 : MI->getOperand(2).isReg() &&
13905 2 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
13906 4 : MI->getOperand(3).isImm() &&
13907 2 : MI->getOperand(3).getImm() == 0) {
13908 : // (ADDSXrs GPR64:$dst, GPR64:$src1, GPR64:$src2, 0)
13909 : AsmString = "adds $\x01, $\x02, $\x03";
13910 : break;
13911 : }
13912 : return false;
13913 : case AArch64::ADDSXrx:
13914 2 : if (MI->getNumOperands() == 4 &&
13915 2 : MI->getOperand(0).getReg() == AArch64::XZR &&
13916 2 : MI->getOperand(1).isReg() &&
13917 1 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
13918 4 : MI->getOperand(2).isReg() &&
13919 1 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
13920 : // (ADDSXrx XZR, GPR64sp:$src1, GPR32:$src2, arith_extend:$sh)
13921 : AsmString = "cmn $\x02, $\x03$\xFF\x04\x03";
13922 : break;
13923 : }
13924 : return false;
13925 : case AArch64::ADDSXrx64:
13926 1 : if (MI->getNumOperands() == 4 &&
13927 1 : MI->getOperand(0).getReg() == AArch64::XZR &&
13928 1 : MI->getOperand(1).isReg() &&
13929 1 : MRI.getRegClass(AArch64::GPR64sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
13930 0 : MI->getOperand(2).isReg() &&
13931 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
13932 1 : MI->getOperand(3).isImm() &&
13933 0 : MI->getOperand(3).getImm() == 24) {
13934 : // (ADDSXrx64 XZR, GPR64sponly:$src1, GPR64:$src2, 24)
13935 : AsmString = "cmn $\x02, $\x03";
13936 : break;
13937 : }
13938 1 : if (MI->getNumOperands() == 4 &&
13939 1 : MI->getOperand(0).getReg() == AArch64::XZR &&
13940 2 : MI->getOperand(1).isReg() &&
13941 1 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
13942 3 : MI->getOperand(2).isReg() &&
13943 1 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
13944 : // (ADDSXrx64 XZR, GPR64sp:$src1, GPR64:$src2, arith_extendlsl64:$sh)
13945 : AsmString = "cmn $\x02, $\x03$\xFF\x04\x03";
13946 : break;
13947 : }
13948 0 : if (MI->getNumOperands() == 4 &&
13949 0 : MI->getOperand(0).isReg() &&
13950 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
13951 0 : MI->getOperand(1).isReg() &&
13952 0 : MRI.getRegClass(AArch64::GPR64sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
13953 0 : MI->getOperand(2).isReg() &&
13954 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
13955 0 : MI->getOperand(3).isImm() &&
13956 0 : MI->getOperand(3).getImm() == 24) {
13957 : // (ADDSXrx64 GPR64:$dst, GPR64sponly:$src1, GPR64:$src2, 24)
13958 : AsmString = "adds $\x01, $\x02, $\x03";
13959 : break;
13960 : }
13961 : return false;
13962 : case AArch64::ADDWri:
13963 83 : if (MI->getNumOperands() == 4 &&
13964 85 : MI->getOperand(0).isReg() &&
13965 83 : MRI.getRegClass(AArch64::GPR32sponlyRegClassID).contains(MI->getOperand(0).getReg()) &&
13966 4 : MI->getOperand(1).isReg() &&
13967 2 : MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(1).getReg()) &&
13968 2 : MI->getOperand(2).isImm() &&
13969 2 : MI->getOperand(2).getImm() == 0 &&
13970 85 : MI->getOperand(3).isImm() &&
13971 2 : MI->getOperand(3).getImm() == 0) {
13972 : // (ADDWri GPR32sponly:$dst, GPR32sp:$src, 0, 0)
13973 : AsmString = "mov $\x01, $\x02";
13974 : break;
13975 : }
13976 81 : if (MI->getNumOperands() == 4 &&
13977 162 : MI->getOperand(0).isReg() &&
13978 81 : MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(0).getReg()) &&
13979 83 : MI->getOperand(1).isReg() &&
13980 81 : MRI.getRegClass(AArch64::GPR32sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
13981 2 : MI->getOperand(2).isImm() &&
13982 2 : MI->getOperand(2).getImm() == 0 &&
13983 83 : MI->getOperand(3).isImm() &&
13984 2 : MI->getOperand(3).getImm() == 0) {
13985 : // (ADDWri GPR32sp:$dst, GPR32sponly:$src, 0, 0)
13986 : AsmString = "mov $\x01, $\x02";
13987 : break;
13988 : }
13989 : return false;
13990 : case AArch64::ADDWrs:
13991 225 : if (MI->getNumOperands() == 4 &&
13992 450 : MI->getOperand(0).isReg() &&
13993 225 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
13994 450 : MI->getOperand(1).isReg() &&
13995 225 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
13996 450 : MI->getOperand(2).isReg() &&
13997 225 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
13998 450 : MI->getOperand(3).isImm() &&
13999 225 : MI->getOperand(3).getImm() == 0) {
14000 : // (ADDWrs GPR32:$dst, GPR32:$src1, GPR32:$src2, 0)
14001 : AsmString = "add $\x01, $\x02, $\x03";
14002 : break;
14003 : }
14004 : return false;
14005 : case AArch64::ADDWrx:
14006 12 : if (MI->getNumOperands() == 4 &&
14007 12 : MI->getOperand(0).isReg() &&
14008 12 : MRI.getRegClass(AArch64::GPR32sponlyRegClassID).contains(MI->getOperand(0).getReg()) &&
14009 0 : MI->getOperand(1).isReg() &&
14010 0 : MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(1).getReg()) &&
14011 0 : MI->getOperand(2).isReg() &&
14012 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
14013 12 : MI->getOperand(3).isImm() &&
14014 0 : MI->getOperand(3).getImm() == 16) {
14015 : // (ADDWrx GPR32sponly:$dst, GPR32sp:$src1, GPR32:$src2, 16)
14016 : AsmString = "add $\x01, $\x02, $\x03";
14017 : break;
14018 : }
14019 12 : if (MI->getNumOperands() == 4 &&
14020 24 : MI->getOperand(0).isReg() &&
14021 12 : MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(0).getReg()) &&
14022 12 : MI->getOperand(1).isReg() &&
14023 12 : MRI.getRegClass(AArch64::GPR32sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
14024 0 : MI->getOperand(2).isReg() &&
14025 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
14026 12 : MI->getOperand(3).isImm() &&
14027 0 : MI->getOperand(3).getImm() == 16) {
14028 : // (ADDWrx GPR32sp:$dst, GPR32sponly:$src1, GPR32:$src2, 16)
14029 : AsmString = "add $\x01, $\x02, $\x03";
14030 : break;
14031 : }
14032 : return false;
14033 : case AArch64::ADDXri:
14034 800 : if (MI->getNumOperands() == 4 &&
14035 1356 : MI->getOperand(0).isReg() &&
14036 800 : MRI.getRegClass(AArch64::GPR64sponlyRegClassID).contains(MI->getOperand(0).getReg()) &&
14037 704 : MI->getOperand(1).isReg() &&
14038 352 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
14039 352 : MI->getOperand(2).isImm() &&
14040 352 : MI->getOperand(2).getImm() == 0 &&
14041 831 : MI->getOperand(3).isImm() &&
14042 31 : MI->getOperand(3).getImm() == 0) {
14043 : // (ADDXri GPR64sponly:$dst, GPR64sp:$src, 0, 0)
14044 : AsmString = "mov $\x01, $\x02";
14045 : break;
14046 : }
14047 769 : if (MI->getNumOperands() == 4 &&
14048 1538 : MI->getOperand(0).isReg() &&
14049 769 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
14050 1377 : MI->getOperand(1).isReg() &&
14051 769 : MRI.getRegClass(AArch64::GPR64sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
14052 606 : MI->getOperand(2).isImm() &&
14053 606 : MI->getOperand(2).getImm() == 0 &&
14054 911 : MI->getOperand(3).isImm() &&
14055 142 : MI->getOperand(3).getImm() == 0) {
14056 : // (ADDXri GPR64sp:$dst, GPR64sponly:$src, 0, 0)
14057 : AsmString = "mov $\x01, $\x02";
14058 : break;
14059 : }
14060 : return false;
14061 : case AArch64::ADDXrs:
14062 125 : if (MI->getNumOperands() == 4 &&
14063 250 : MI->getOperand(0).isReg() &&
14064 125 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14065 250 : MI->getOperand(1).isReg() &&
14066 125 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
14067 250 : MI->getOperand(2).isReg() &&
14068 125 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
14069 250 : MI->getOperand(3).isImm() &&
14070 125 : MI->getOperand(3).getImm() == 0) {
14071 : // (ADDXrs GPR64:$dst, GPR64:$src1, GPR64:$src2, 0)
14072 : AsmString = "add $\x01, $\x02, $\x03";
14073 : break;
14074 : }
14075 : return false;
14076 : case AArch64::ADDXrx64:
14077 0 : if (MI->getNumOperands() == 4 &&
14078 0 : MI->getOperand(0).isReg() &&
14079 0 : MRI.getRegClass(AArch64::GPR64sponlyRegClassID).contains(MI->getOperand(0).getReg()) &&
14080 0 : MI->getOperand(1).isReg() &&
14081 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
14082 0 : MI->getOperand(2).isReg() &&
14083 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
14084 0 : MI->getOperand(3).isImm() &&
14085 0 : MI->getOperand(3).getImm() == 24) {
14086 : // (ADDXrx64 GPR64sponly:$dst, GPR64sp:$src1, GPR64:$src2, 24)
14087 : AsmString = "add $\x01, $\x02, $\x03";
14088 : break;
14089 : }
14090 0 : if (MI->getNumOperands() == 4 &&
14091 0 : MI->getOperand(0).isReg() &&
14092 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
14093 0 : MI->getOperand(1).isReg() &&
14094 0 : MRI.getRegClass(AArch64::GPR64sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
14095 0 : MI->getOperand(2).isReg() &&
14096 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
14097 0 : MI->getOperand(3).isImm() &&
14098 0 : MI->getOperand(3).getImm() == 24) {
14099 : // (ADDXrx64 GPR64sp:$dst, GPR64sponly:$src1, GPR64:$src2, 24)
14100 : AsmString = "add $\x01, $\x02, $\x03";
14101 : break;
14102 : }
14103 : return false;
14104 : case AArch64::ANDSWri:
14105 20 : if (MI->getNumOperands() == 3 &&
14106 20 : MI->getOperand(0).getReg() == AArch64::WZR &&
14107 56 : MI->getOperand(1).isReg() &&
14108 18 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
14109 : // (ANDSWri WZR, GPR32:$src1, logical_imm32:$src2)
14110 : AsmString = "tst $\x02, $\xFF\x03\x04";
14111 : break;
14112 : }
14113 : return false;
14114 : case AArch64::ANDSWrs:
14115 6 : if (MI->getNumOperands() == 4 &&
14116 6 : MI->getOperand(0).getReg() == AArch64::WZR &&
14117 12 : MI->getOperand(1).isReg() &&
14118 6 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
14119 12 : MI->getOperand(2).isReg() &&
14120 6 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
14121 12 : MI->getOperand(3).isImm() &&
14122 6 : MI->getOperand(3).getImm() == 0) {
14123 : // (ANDSWrs WZR, GPR32:$src1, GPR32:$src2, 0)
14124 : AsmString = "tst $\x02, $\x03";
14125 : break;
14126 : }
14127 2 : if (MI->getNumOperands() == 4 &&
14128 2 : MI->getOperand(0).getReg() == AArch64::WZR &&
14129 4 : MI->getOperand(1).isReg() &&
14130 2 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
14131 6 : MI->getOperand(2).isReg() &&
14132 2 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
14133 : // (ANDSWrs WZR, GPR32:$src1, GPR32:$src2, logical_shift32:$sh)
14134 : AsmString = "tst $\x02, $\x03$\xFF\x04\x02";
14135 : break;
14136 : }
14137 0 : if (MI->getNumOperands() == 4 &&
14138 0 : MI->getOperand(0).isReg() &&
14139 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
14140 0 : MI->getOperand(1).isReg() &&
14141 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
14142 0 : MI->getOperand(2).isReg() &&
14143 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
14144 0 : MI->getOperand(3).isImm() &&
14145 0 : MI->getOperand(3).getImm() == 0) {
14146 : // (ANDSWrs GPR32:$dst, GPR32:$src1, GPR32:$src2, 0)
14147 : AsmString = "ands $\x01, $\x02, $\x03";
14148 : break;
14149 : }
14150 : return false;
14151 : case AArch64::ANDSXri:
14152 3 : if (MI->getNumOperands() == 3 &&
14153 3 : MI->getOperand(0).getReg() == AArch64::XZR &&
14154 9 : MI->getOperand(1).isReg() &&
14155 3 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg())) {
14156 : // (ANDSXri XZR, GPR64:$src1, logical_imm64:$src2)
14157 : AsmString = "tst $\x02, $\xFF\x03\x05";
14158 : break;
14159 : }
14160 : return false;
14161 : case AArch64::ANDSXrs:
14162 3 : if (MI->getNumOperands() == 4 &&
14163 3 : MI->getOperand(0).getReg() == AArch64::XZR &&
14164 6 : MI->getOperand(1).isReg() &&
14165 3 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
14166 6 : MI->getOperand(2).isReg() &&
14167 3 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
14168 6 : MI->getOperand(3).isImm() &&
14169 3 : MI->getOperand(3).getImm() == 0) {
14170 : // (ANDSXrs XZR, GPR64:$src1, GPR64:$src2, 0)
14171 : AsmString = "tst $\x02, $\x03";
14172 : break;
14173 : }
14174 2 : if (MI->getNumOperands() == 4 &&
14175 2 : MI->getOperand(0).getReg() == AArch64::XZR &&
14176 4 : MI->getOperand(1).isReg() &&
14177 2 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
14178 6 : MI->getOperand(2).isReg() &&
14179 2 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
14180 : // (ANDSXrs XZR, GPR64:$src1, GPR64:$src2, logical_shift64:$sh)
14181 : AsmString = "tst $\x02, $\x03$\xFF\x04\x02";
14182 : break;
14183 : }
14184 0 : if (MI->getNumOperands() == 4 &&
14185 0 : MI->getOperand(0).isReg() &&
14186 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14187 0 : MI->getOperand(1).isReg() &&
14188 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
14189 0 : MI->getOperand(2).isReg() &&
14190 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
14191 0 : MI->getOperand(3).isImm() &&
14192 0 : MI->getOperand(3).getImm() == 0) {
14193 : // (ANDSXrs GPR64:$dst, GPR64:$src1, GPR64:$src2, 0)
14194 : AsmString = "ands $\x01, $\x02, $\x03";
14195 : break;
14196 : }
14197 : return false;
14198 : case AArch64::ANDS_PPzPP:
14199 0 : if (MI->getNumOperands() == 4 &&
14200 0 : MI->getOperand(0).isReg() &&
14201 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14202 0 : MI->getOperand(1).isReg() &&
14203 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
14204 0 : MI->getOperand(2).isReg() &&
14205 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(2).getReg()) &&
14206 0 : MI->getOperand(3).isReg() &&
14207 0 : MI->getOperand(3).getReg() == MI->getOperand(2).getReg() &&
14208 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14209 : // (ANDS_PPzPP PPR8:$Pd, PPRAny:$Pg, PPR8:$Pn, PPR8:$Pn)
14210 : AsmString = "movs $\xFF\x01\x06, $\xFF\x02\x07/z, $\xFF\x03\x06";
14211 : break;
14212 : }
14213 : return false;
14214 : case AArch64::ANDWrs:
14215 40 : if (MI->getNumOperands() == 4 &&
14216 80 : MI->getOperand(0).isReg() &&
14217 40 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
14218 80 : MI->getOperand(1).isReg() &&
14219 40 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
14220 80 : MI->getOperand(2).isReg() &&
14221 40 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
14222 80 : MI->getOperand(3).isImm() &&
14223 40 : MI->getOperand(3).getImm() == 0) {
14224 : // (ANDWrs GPR32:$dst, GPR32:$src1, GPR32:$src2, 0)
14225 : AsmString = "and $\x01, $\x02, $\x03";
14226 : break;
14227 : }
14228 : return false;
14229 : case AArch64::ANDXrs:
14230 12 : if (MI->getNumOperands() == 4 &&
14231 24 : MI->getOperand(0).isReg() &&
14232 12 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14233 24 : MI->getOperand(1).isReg() &&
14234 12 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
14235 24 : MI->getOperand(2).isReg() &&
14236 12 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
14237 24 : MI->getOperand(3).isImm() &&
14238 12 : MI->getOperand(3).getImm() == 0) {
14239 : // (ANDXrs GPR64:$dst, GPR64:$src1, GPR64:$src2, 0)
14240 : AsmString = "and $\x01, $\x02, $\x03";
14241 : break;
14242 : }
14243 : return false;
14244 : case AArch64::AND_PPzPP:
14245 0 : if (MI->getNumOperands() == 4 &&
14246 0 : MI->getOperand(0).isReg() &&
14247 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14248 0 : MI->getOperand(1).isReg() &&
14249 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
14250 0 : MI->getOperand(2).isReg() &&
14251 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(2).getReg()) &&
14252 0 : MI->getOperand(3).isReg() &&
14253 0 : MI->getOperand(3).getReg() == MI->getOperand(2).getReg() &&
14254 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14255 : // (AND_PPzPP PPR8:$Pd, PPRAny:$Pg, PPR8:$Pn, PPR8:$Pn)
14256 : AsmString = "mov $\xFF\x01\x06, $\xFF\x02\x07/z, $\xFF\x03\x06";
14257 : break;
14258 : }
14259 : return false;
14260 : case AArch64::AND_ZI:
14261 0 : if (MI->getNumOperands() == 3 &&
14262 0 : MI->getOperand(0).isReg() &&
14263 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14264 0 : AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(2), STI, 1) &&
14265 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14266 : // (AND_ZI ZPR8:$Zdn, sve_logical_imm8:$imm)
14267 : AsmString = "and $\xFF\x01\x06, $\xFF\x01\x06, $\xFF\x03\x08";
14268 : break;
14269 : }
14270 0 : if (MI->getNumOperands() == 3 &&
14271 0 : MI->getOperand(0).isReg() &&
14272 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14273 0 : AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(2), STI, 2) &&
14274 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14275 : // (AND_ZI ZPR16:$Zdn, sve_logical_imm16:$imm)
14276 : AsmString = "and $\xFF\x01\x09, $\xFF\x01\x09, $\xFF\x03\x0A";
14277 : break;
14278 : }
14279 0 : if (MI->getNumOperands() == 3 &&
14280 0 : MI->getOperand(0).isReg() &&
14281 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14282 0 : AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(2), STI, 3) &&
14283 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14284 : // (AND_ZI ZPR32:$Zdn, sve_logical_imm32:$imm)
14285 : AsmString = "and $\xFF\x01\x0B, $\xFF\x01\x0B, $\xFF\x03\x04";
14286 : break;
14287 : }
14288 : return false;
14289 : case AArch64::BICSWrs:
14290 0 : if (MI->getNumOperands() == 4 &&
14291 0 : MI->getOperand(0).isReg() &&
14292 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
14293 0 : MI->getOperand(1).isReg() &&
14294 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
14295 0 : MI->getOperand(2).isReg() &&
14296 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
14297 0 : MI->getOperand(3).isImm() &&
14298 0 : MI->getOperand(3).getImm() == 0) {
14299 : // (BICSWrs GPR32:$dst, GPR32:$src1, GPR32:$src2, 0)
14300 : AsmString = "bics $\x01, $\x02, $\x03";
14301 : break;
14302 : }
14303 : return false;
14304 : case AArch64::BICSXrs:
14305 0 : if (MI->getNumOperands() == 4 &&
14306 0 : MI->getOperand(0).isReg() &&
14307 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14308 0 : MI->getOperand(1).isReg() &&
14309 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
14310 0 : MI->getOperand(2).isReg() &&
14311 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
14312 0 : MI->getOperand(3).isImm() &&
14313 0 : MI->getOperand(3).getImm() == 0) {
14314 : // (BICSXrs GPR64:$dst, GPR64:$src1, GPR64:$src2, 0)
14315 : AsmString = "bics $\x01, $\x02, $\x03";
14316 : break;
14317 : }
14318 : return false;
14319 : case AArch64::BICWrs:
14320 2 : if (MI->getNumOperands() == 4 &&
14321 4 : MI->getOperand(0).isReg() &&
14322 2 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
14323 4 : MI->getOperand(1).isReg() &&
14324 2 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
14325 4 : MI->getOperand(2).isReg() &&
14326 2 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
14327 4 : MI->getOperand(3).isImm() &&
14328 2 : MI->getOperand(3).getImm() == 0) {
14329 : // (BICWrs GPR32:$dst, GPR32:$src1, GPR32:$src2, 0)
14330 : AsmString = "bic $\x01, $\x02, $\x03";
14331 : break;
14332 : }
14333 : return false;
14334 : case AArch64::BICXrs:
14335 0 : if (MI->getNumOperands() == 4 &&
14336 0 : MI->getOperand(0).isReg() &&
14337 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14338 0 : MI->getOperand(1).isReg() &&
14339 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
14340 0 : MI->getOperand(2).isReg() &&
14341 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
14342 0 : MI->getOperand(3).isImm() &&
14343 0 : MI->getOperand(3).getImm() == 0) {
14344 : // (BICXrs GPR64:$dst, GPR64:$src1, GPR64:$src2, 0)
14345 : AsmString = "bic $\x01, $\x02, $\x03";
14346 : break;
14347 : }
14348 : return false;
14349 : case AArch64::CLREX:
14350 4 : if (MI->getNumOperands() == 1 &&
14351 4 : MI->getOperand(0).isImm() &&
14352 4 : MI->getOperand(0).getImm() == 15) {
14353 : // (CLREX 15)
14354 : AsmString = "clrex";
14355 : break;
14356 : }
14357 : return false;
14358 : case AArch64::CNTB_XPiI:
14359 0 : if (MI->getNumOperands() == 3 &&
14360 0 : MI->getOperand(0).isReg() &&
14361 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14362 0 : MI->getOperand(1).isImm() &&
14363 0 : MI->getOperand(1).getImm() == 31 &&
14364 0 : MI->getOperand(2).isImm() &&
14365 0 : MI->getOperand(2).getImm() == 1 &&
14366 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14367 : // (CNTB_XPiI GPR64:$Rd, { 1, 1, 1, 1, 1 }, 1)
14368 : AsmString = "cntb $\x01";
14369 : break;
14370 : }
14371 0 : if (MI->getNumOperands() == 3 &&
14372 0 : MI->getOperand(0).isReg() &&
14373 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14374 0 : MI->getOperand(2).isImm() &&
14375 0 : MI->getOperand(2).getImm() == 1 &&
14376 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14377 : // (CNTB_XPiI GPR64:$Rd, sve_pred_enum:$pattern, 1)
14378 : AsmString = "cntb $\x01, $\xFF\x02\x0E";
14379 : break;
14380 : }
14381 : return false;
14382 : case AArch64::CNTD_XPiI:
14383 0 : if (MI->getNumOperands() == 3 &&
14384 0 : MI->getOperand(0).isReg() &&
14385 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14386 0 : MI->getOperand(1).isImm() &&
14387 0 : MI->getOperand(1).getImm() == 31 &&
14388 0 : MI->getOperand(2).isImm() &&
14389 0 : MI->getOperand(2).getImm() == 1 &&
14390 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14391 : // (CNTD_XPiI GPR64:$Rd, { 1, 1, 1, 1, 1 }, 1)
14392 : AsmString = "cntd $\x01";
14393 : break;
14394 : }
14395 0 : if (MI->getNumOperands() == 3 &&
14396 0 : MI->getOperand(0).isReg() &&
14397 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14398 0 : MI->getOperand(2).isImm() &&
14399 0 : MI->getOperand(2).getImm() == 1 &&
14400 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14401 : // (CNTD_XPiI GPR64:$Rd, sve_pred_enum:$pattern, 1)
14402 : AsmString = "cntd $\x01, $\xFF\x02\x0E";
14403 : break;
14404 : }
14405 : return false;
14406 : case AArch64::CNTH_XPiI:
14407 0 : if (MI->getNumOperands() == 3 &&
14408 0 : MI->getOperand(0).isReg() &&
14409 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14410 0 : MI->getOperand(1).isImm() &&
14411 0 : MI->getOperand(1).getImm() == 31 &&
14412 0 : MI->getOperand(2).isImm() &&
14413 0 : MI->getOperand(2).getImm() == 1 &&
14414 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14415 : // (CNTH_XPiI GPR64:$Rd, { 1, 1, 1, 1, 1 }, 1)
14416 : AsmString = "cnth $\x01";
14417 : break;
14418 : }
14419 0 : if (MI->getNumOperands() == 3 &&
14420 0 : MI->getOperand(0).isReg() &&
14421 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14422 0 : MI->getOperand(2).isImm() &&
14423 0 : MI->getOperand(2).getImm() == 1 &&
14424 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14425 : // (CNTH_XPiI GPR64:$Rd, sve_pred_enum:$pattern, 1)
14426 : AsmString = "cnth $\x01, $\xFF\x02\x0E";
14427 : break;
14428 : }
14429 : return false;
14430 : case AArch64::CNTW_XPiI:
14431 0 : if (MI->getNumOperands() == 3 &&
14432 0 : MI->getOperand(0).isReg() &&
14433 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14434 0 : MI->getOperand(1).isImm() &&
14435 0 : MI->getOperand(1).getImm() == 31 &&
14436 0 : MI->getOperand(2).isImm() &&
14437 0 : MI->getOperand(2).getImm() == 1 &&
14438 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14439 : // (CNTW_XPiI GPR64:$Rd, { 1, 1, 1, 1, 1 }, 1)
14440 : AsmString = "cntw $\x01";
14441 : break;
14442 : }
14443 0 : if (MI->getNumOperands() == 3 &&
14444 0 : MI->getOperand(0).isReg() &&
14445 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14446 0 : MI->getOperand(2).isImm() &&
14447 0 : MI->getOperand(2).getImm() == 1 &&
14448 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14449 : // (CNTW_XPiI GPR64:$Rd, sve_pred_enum:$pattern, 1)
14450 : AsmString = "cntw $\x01, $\xFF\x02\x0E";
14451 : break;
14452 : }
14453 : return false;
14454 : case AArch64::CPY_ZPmI_B:
14455 0 : if (MI->getNumOperands() == 5 &&
14456 0 : MI->getOperand(0).isReg() &&
14457 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14458 0 : MI->getOperand(2).isReg() &&
14459 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(2).getReg()) &&
14460 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14461 : // (CPY_ZPmI_B ZPR8:$Zd, PPRAny:$Pg, cpy_imm8_opt_lsl_i8:$imm)
14462 : AsmString = "mov $\xFF\x01\x06, $\xFF\x03\x07/m, $\xFF\x04\x0F";
14463 : break;
14464 : }
14465 : return false;
14466 : case AArch64::CPY_ZPmI_D:
14467 0 : if (MI->getNumOperands() == 5 &&
14468 0 : MI->getOperand(0).isReg() &&
14469 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14470 0 : MI->getOperand(2).isReg() &&
14471 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(2).getReg()) &&
14472 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14473 : // (CPY_ZPmI_D ZPR64:$Zd, PPRAny:$Pg, cpy_imm8_opt_lsl_i64:$imm)
14474 : AsmString = "mov $\xFF\x01\x10, $\xFF\x03\x07/m, $\xFF\x04\x11";
14475 : break;
14476 : }
14477 : return false;
14478 : case AArch64::CPY_ZPmI_H:
14479 0 : if (MI->getNumOperands() == 5 &&
14480 0 : MI->getOperand(0).isReg() &&
14481 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14482 0 : MI->getOperand(2).isReg() &&
14483 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(2).getReg()) &&
14484 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14485 : // (CPY_ZPmI_H ZPR16:$Zd, PPRAny:$Pg, cpy_imm8_opt_lsl_i16:$imm)
14486 : AsmString = "mov $\xFF\x01\x09, $\xFF\x03\x07/m, $\xFF\x04\x12";
14487 : break;
14488 : }
14489 : return false;
14490 : case AArch64::CPY_ZPmI_S:
14491 0 : if (MI->getNumOperands() == 5 &&
14492 0 : MI->getOperand(0).isReg() &&
14493 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14494 0 : MI->getOperand(2).isReg() &&
14495 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(2).getReg()) &&
14496 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14497 : // (CPY_ZPmI_S ZPR32:$Zd, PPRAny:$Pg, cpy_imm8_opt_lsl_i32:$imm)
14498 : AsmString = "mov $\xFF\x01\x0B, $\xFF\x03\x07/m, $\xFF\x04\x13";
14499 : break;
14500 : }
14501 : return false;
14502 : case AArch64::CPY_ZPmR_B:
14503 0 : if (MI->getNumOperands() == 4 &&
14504 0 : MI->getOperand(0).isReg() &&
14505 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14506 0 : MI->getOperand(2).isReg() &&
14507 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(2).getReg()) &&
14508 0 : MI->getOperand(3).isReg() &&
14509 0 : MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(3).getReg()) &&
14510 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14511 : // (CPY_ZPmR_B ZPR8:$Zd, PPR3bAny:$Pg, GPR32sp:$Rn)
14512 : AsmString = "mov $\xFF\x01\x06, $\xFF\x03\x07/m, $\x04";
14513 : break;
14514 : }
14515 : return false;
14516 : case AArch64::CPY_ZPmR_D:
14517 0 : if (MI->getNumOperands() == 4 &&
14518 0 : MI->getOperand(0).isReg() &&
14519 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14520 0 : MI->getOperand(2).isReg() &&
14521 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(2).getReg()) &&
14522 0 : MI->getOperand(3).isReg() &&
14523 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(3).getReg()) &&
14524 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14525 : // (CPY_ZPmR_D ZPR64:$Zd, PPR3bAny:$Pg, GPR64sp:$Rn)
14526 : AsmString = "mov $\xFF\x01\x10, $\xFF\x03\x07/m, $\x04";
14527 : break;
14528 : }
14529 : return false;
14530 : case AArch64::CPY_ZPmR_H:
14531 0 : if (MI->getNumOperands() == 4 &&
14532 0 : MI->getOperand(0).isReg() &&
14533 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14534 0 : MI->getOperand(2).isReg() &&
14535 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(2).getReg()) &&
14536 0 : MI->getOperand(3).isReg() &&
14537 0 : MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(3).getReg()) &&
14538 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14539 : // (CPY_ZPmR_H ZPR16:$Zd, PPR3bAny:$Pg, GPR32sp:$Rn)
14540 : AsmString = "mov $\xFF\x01\x09, $\xFF\x03\x07/m, $\x04";
14541 : break;
14542 : }
14543 : return false;
14544 : case AArch64::CPY_ZPmR_S:
14545 0 : if (MI->getNumOperands() == 4 &&
14546 0 : MI->getOperand(0).isReg() &&
14547 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14548 0 : MI->getOperand(2).isReg() &&
14549 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(2).getReg()) &&
14550 0 : MI->getOperand(3).isReg() &&
14551 0 : MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(3).getReg()) &&
14552 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14553 : // (CPY_ZPmR_S ZPR32:$Zd, PPR3bAny:$Pg, GPR32sp:$Rn)
14554 : AsmString = "mov $\xFF\x01\x0B, $\xFF\x03\x07/m, $\x04";
14555 : break;
14556 : }
14557 : return false;
14558 : case AArch64::CPY_ZPmV_B:
14559 0 : if (MI->getNumOperands() == 4 &&
14560 0 : MI->getOperand(0).isReg() &&
14561 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14562 0 : MI->getOperand(2).isReg() &&
14563 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(2).getReg()) &&
14564 0 : MI->getOperand(3).isReg() &&
14565 0 : MRI.getRegClass(AArch64::FPR8RegClassID).contains(MI->getOperand(3).getReg()) &&
14566 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14567 : // (CPY_ZPmV_B ZPR8:$Zd, PPR3bAny:$Pg, FPR8:$Vn)
14568 : AsmString = "mov $\xFF\x01\x06, $\xFF\x03\x07/m, $\x04";
14569 : break;
14570 : }
14571 : return false;
14572 : case AArch64::CPY_ZPmV_D:
14573 0 : if (MI->getNumOperands() == 4 &&
14574 0 : MI->getOperand(0).isReg() &&
14575 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14576 0 : MI->getOperand(2).isReg() &&
14577 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(2).getReg()) &&
14578 0 : MI->getOperand(3).isReg() &&
14579 0 : MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(3).getReg()) &&
14580 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14581 : // (CPY_ZPmV_D ZPR64:$Zd, PPR3bAny:$Pg, FPR64:$Vn)
14582 : AsmString = "mov $\xFF\x01\x10, $\xFF\x03\x07/m, $\x04";
14583 : break;
14584 : }
14585 : return false;
14586 : case AArch64::CPY_ZPmV_H:
14587 0 : if (MI->getNumOperands() == 4 &&
14588 0 : MI->getOperand(0).isReg() &&
14589 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14590 0 : MI->getOperand(2).isReg() &&
14591 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(2).getReg()) &&
14592 0 : MI->getOperand(3).isReg() &&
14593 0 : MRI.getRegClass(AArch64::FPR16RegClassID).contains(MI->getOperand(3).getReg()) &&
14594 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14595 : // (CPY_ZPmV_H ZPR16:$Zd, PPR3bAny:$Pg, FPR16:$Vn)
14596 : AsmString = "mov $\xFF\x01\x09, $\xFF\x03\x07/m, $\x04";
14597 : break;
14598 : }
14599 : return false;
14600 : case AArch64::CPY_ZPmV_S:
14601 0 : if (MI->getNumOperands() == 4 &&
14602 0 : MI->getOperand(0).isReg() &&
14603 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14604 0 : MI->getOperand(2).isReg() &&
14605 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(2).getReg()) &&
14606 0 : MI->getOperand(3).isReg() &&
14607 0 : MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(3).getReg()) &&
14608 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14609 : // (CPY_ZPmV_S ZPR32:$Zd, PPR3bAny:$Pg, FPR32:$Vn)
14610 : AsmString = "mov $\xFF\x01\x0B, $\xFF\x03\x07/m, $\x04";
14611 : break;
14612 : }
14613 : return false;
14614 : case AArch64::CPY_ZPzI_B:
14615 0 : if (MI->getNumOperands() == 4 &&
14616 0 : MI->getOperand(0).isReg() &&
14617 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14618 0 : MI->getOperand(1).isReg() &&
14619 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
14620 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14621 : // (CPY_ZPzI_B ZPR8:$Zd, PPRAny:$Pg, cpy_imm8_opt_lsl_i8:$imm)
14622 : AsmString = "mov $\xFF\x01\x06, $\xFF\x02\x07/z, $\xFF\x03\x0F";
14623 : break;
14624 : }
14625 : return false;
14626 : case AArch64::CPY_ZPzI_D:
14627 0 : if (MI->getNumOperands() == 4 &&
14628 0 : MI->getOperand(0).isReg() &&
14629 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14630 0 : MI->getOperand(1).isReg() &&
14631 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
14632 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14633 : // (CPY_ZPzI_D ZPR64:$Zd, PPRAny:$Pg, cpy_imm8_opt_lsl_i64:$imm)
14634 : AsmString = "mov $\xFF\x01\x10, $\xFF\x02\x07/z, $\xFF\x03\x11";
14635 : break;
14636 : }
14637 : return false;
14638 : case AArch64::CPY_ZPzI_H:
14639 0 : if (MI->getNumOperands() == 4 &&
14640 0 : MI->getOperand(0).isReg() &&
14641 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14642 0 : MI->getOperand(1).isReg() &&
14643 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
14644 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14645 : // (CPY_ZPzI_H ZPR16:$Zd, PPRAny:$Pg, cpy_imm8_opt_lsl_i16:$imm)
14646 : AsmString = "mov $\xFF\x01\x09, $\xFF\x02\x07/z, $\xFF\x03\x12";
14647 : break;
14648 : }
14649 : return false;
14650 : case AArch64::CPY_ZPzI_S:
14651 0 : if (MI->getNumOperands() == 4 &&
14652 0 : MI->getOperand(0).isReg() &&
14653 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14654 0 : MI->getOperand(1).isReg() &&
14655 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
14656 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14657 : // (CPY_ZPzI_S ZPR32:$Zd, PPRAny:$Pg, cpy_imm8_opt_lsl_i32:$imm)
14658 : AsmString = "mov $\xFF\x01\x0B, $\xFF\x02\x07/z, $\xFF\x03\x13";
14659 : break;
14660 : }
14661 : return false;
14662 : case AArch64::CSINCWr:
14663 144 : if (MI->getNumOperands() == 4 &&
14664 288 : MI->getOperand(0).isReg() &&
14665 144 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
14666 144 : MI->getOperand(1).getReg() == AArch64::WZR &&
14667 404 : MI->getOperand(2).getReg() == AArch64::WZR &&
14668 130 : AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(3), STI, 4)) {
14669 : // (CSINCWr GPR32:$dst, WZR, WZR, inv_ccode:$cc)
14670 : AsmString = "cset $\x01, $\xFF\x04\x14";
14671 : break;
14672 : }
14673 14 : if (MI->getNumOperands() == 4 &&
14674 28 : MI->getOperand(0).isReg() &&
14675 14 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
14676 28 : MI->getOperand(1).isReg() &&
14677 14 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
14678 14 : MI->getOperand(2).isReg() &&
14679 29 : MI->getOperand(2).getReg() == MI->getOperand(1).getReg() &&
14680 1 : AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(3), STI, 4)) {
14681 : // (CSINCWr GPR32:$dst, GPR32:$src, GPR32:$src, inv_ccode:$cc)
14682 : AsmString = "cinc $\x01, $\x02, $\xFF\x04\x14";
14683 : break;
14684 : }
14685 : return false;
14686 : case AArch64::CSINCXr:
14687 7 : if (MI->getNumOperands() == 4 &&
14688 14 : MI->getOperand(0).isReg() &&
14689 7 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14690 7 : MI->getOperand(1).getReg() == AArch64::XZR &&
14691 9 : MI->getOperand(2).getReg() == AArch64::XZR &&
14692 1 : AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(3), STI, 4)) {
14693 : // (CSINCXr GPR64:$dst, XZR, XZR, inv_ccode:$cc)
14694 : AsmString = "cset $\x01, $\xFF\x04\x14";
14695 : break;
14696 : }
14697 6 : if (MI->getNumOperands() == 4 &&
14698 12 : MI->getOperand(0).isReg() &&
14699 6 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14700 12 : MI->getOperand(1).isReg() &&
14701 6 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
14702 6 : MI->getOperand(2).isReg() &&
14703 16 : MI->getOperand(2).getReg() == MI->getOperand(1).getReg() &&
14704 4 : AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(3), STI, 4)) {
14705 : // (CSINCXr GPR64:$dst, GPR64:$src, GPR64:$src, inv_ccode:$cc)
14706 : AsmString = "cinc $\x01, $\x02, $\xFF\x04\x14";
14707 : break;
14708 : }
14709 : return false;
14710 : case AArch64::CSINVWr:
14711 4 : if (MI->getNumOperands() == 4 &&
14712 8 : MI->getOperand(0).isReg() &&
14713 4 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
14714 4 : MI->getOperand(1).getReg() == AArch64::WZR &&
14715 6 : MI->getOperand(2).getReg() == AArch64::WZR &&
14716 1 : AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(3), STI, 4)) {
14717 : // (CSINVWr GPR32:$dst, WZR, WZR, inv_ccode:$cc)
14718 : AsmString = "csetm $\x01, $\xFF\x04\x14";
14719 : break;
14720 : }
14721 3 : if (MI->getNumOperands() == 4 &&
14722 6 : MI->getOperand(0).isReg() &&
14723 3 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
14724 6 : MI->getOperand(1).isReg() &&
14725 3 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
14726 3 : MI->getOperand(2).isReg() &&
14727 7 : MI->getOperand(2).getReg() == MI->getOperand(1).getReg() &&
14728 1 : AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(3), STI, 4)) {
14729 : // (CSINVWr GPR32:$dst, GPR32:$src, GPR32:$src, inv_ccode:$cc)
14730 : AsmString = "cinv $\x01, $\x02, $\xFF\x04\x14";
14731 : break;
14732 : }
14733 : return false;
14734 : case AArch64::CSINVXr:
14735 4 : if (MI->getNumOperands() == 4 &&
14736 8 : MI->getOperand(0).isReg() &&
14737 4 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14738 4 : MI->getOperand(1).getReg() == AArch64::XZR &&
14739 6 : MI->getOperand(2).getReg() == AArch64::XZR &&
14740 1 : AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(3), STI, 4)) {
14741 : // (CSINVXr GPR64:$dst, XZR, XZR, inv_ccode:$cc)
14742 : AsmString = "csetm $\x01, $\xFF\x04\x14";
14743 : break;
14744 : }
14745 3 : if (MI->getNumOperands() == 4 &&
14746 6 : MI->getOperand(0).isReg() &&
14747 3 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14748 6 : MI->getOperand(1).isReg() &&
14749 3 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
14750 3 : MI->getOperand(2).isReg() &&
14751 7 : MI->getOperand(2).getReg() == MI->getOperand(1).getReg() &&
14752 1 : AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(3), STI, 4)) {
14753 : // (CSINVXr GPR64:$dst, GPR64:$src, GPR64:$src, inv_ccode:$cc)
14754 : AsmString = "cinv $\x01, $\x02, $\xFF\x04\x14";
14755 : break;
14756 : }
14757 : return false;
14758 : case AArch64::CSNEGWr:
14759 3 : if (MI->getNumOperands() == 4 &&
14760 6 : MI->getOperand(0).isReg() &&
14761 3 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
14762 6 : MI->getOperand(1).isReg() &&
14763 3 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
14764 3 : MI->getOperand(2).isReg() &&
14765 7 : MI->getOperand(2).getReg() == MI->getOperand(1).getReg() &&
14766 1 : AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(3), STI, 4)) {
14767 : // (CSNEGWr GPR32:$dst, GPR32:$src, GPR32:$src, inv_ccode:$cc)
14768 : AsmString = "cneg $\x01, $\x02, $\xFF\x04\x14";
14769 : break;
14770 : }
14771 : return false;
14772 : case AArch64::CSNEGXr:
14773 3 : if (MI->getNumOperands() == 4 &&
14774 6 : MI->getOperand(0).isReg() &&
14775 3 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14776 6 : MI->getOperand(1).isReg() &&
14777 3 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
14778 3 : MI->getOperand(2).isReg() &&
14779 7 : MI->getOperand(2).getReg() == MI->getOperand(1).getReg() &&
14780 1 : AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(3), STI, 4)) {
14781 : // (CSNEGXr GPR64:$dst, GPR64:$src, GPR64:$src, inv_ccode:$cc)
14782 : AsmString = "cneg $\x01, $\x02, $\xFF\x04\x14";
14783 : break;
14784 : }
14785 : return false;
14786 : case AArch64::DCPS1:
14787 0 : if (MI->getNumOperands() == 1 &&
14788 0 : MI->getOperand(0).isImm() &&
14789 0 : MI->getOperand(0).getImm() == 0) {
14790 : // (DCPS1 0)
14791 : AsmString = "dcps1";
14792 : break;
14793 : }
14794 : return false;
14795 : case AArch64::DCPS2:
14796 0 : if (MI->getNumOperands() == 1 &&
14797 0 : MI->getOperand(0).isImm() &&
14798 0 : MI->getOperand(0).getImm() == 0) {
14799 : // (DCPS2 0)
14800 : AsmString = "dcps2";
14801 : break;
14802 : }
14803 : return false;
14804 : case AArch64::DCPS3:
14805 0 : if (MI->getNumOperands() == 1 &&
14806 0 : MI->getOperand(0).isImm() &&
14807 0 : MI->getOperand(0).getImm() == 0) {
14808 : // (DCPS3 0)
14809 : AsmString = "dcps3";
14810 : break;
14811 : }
14812 : return false;
14813 : case AArch64::DECB_XPiI:
14814 0 : if (MI->getNumOperands() == 4 &&
14815 0 : MI->getOperand(0).isReg() &&
14816 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14817 0 : MI->getOperand(2).isImm() &&
14818 0 : MI->getOperand(2).getImm() == 31 &&
14819 0 : MI->getOperand(3).isImm() &&
14820 0 : MI->getOperand(3).getImm() == 1 &&
14821 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14822 : // (DECB_XPiI GPR64:$Rdn, { 1, 1, 1, 1, 1 }, 1)
14823 : AsmString = "decb $\x01";
14824 : break;
14825 : }
14826 0 : if (MI->getNumOperands() == 4 &&
14827 0 : MI->getOperand(0).isReg() &&
14828 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14829 0 : MI->getOperand(3).isImm() &&
14830 0 : MI->getOperand(3).getImm() == 1 &&
14831 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14832 : // (DECB_XPiI GPR64:$Rdn, sve_pred_enum:$pattern, 1)
14833 : AsmString = "decb $\x01, $\xFF\x03\x0E";
14834 : break;
14835 : }
14836 : return false;
14837 : case AArch64::DECD_XPiI:
14838 0 : if (MI->getNumOperands() == 4 &&
14839 0 : MI->getOperand(0).isReg() &&
14840 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14841 0 : MI->getOperand(2).isImm() &&
14842 0 : MI->getOperand(2).getImm() == 31 &&
14843 0 : MI->getOperand(3).isImm() &&
14844 0 : MI->getOperand(3).getImm() == 1 &&
14845 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14846 : // (DECD_XPiI GPR64:$Rdn, { 1, 1, 1, 1, 1 }, 1)
14847 : AsmString = "decd $\x01";
14848 : break;
14849 : }
14850 0 : if (MI->getNumOperands() == 4 &&
14851 0 : MI->getOperand(0).isReg() &&
14852 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14853 0 : MI->getOperand(3).isImm() &&
14854 0 : MI->getOperand(3).getImm() == 1 &&
14855 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14856 : // (DECD_XPiI GPR64:$Rdn, sve_pred_enum:$pattern, 1)
14857 : AsmString = "decd $\x01, $\xFF\x03\x0E";
14858 : break;
14859 : }
14860 : return false;
14861 : case AArch64::DECD_ZPiI:
14862 0 : if (MI->getNumOperands() == 4 &&
14863 0 : MI->getOperand(0).isReg() &&
14864 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14865 0 : MI->getOperand(2).isImm() &&
14866 0 : MI->getOperand(2).getImm() == 31 &&
14867 0 : MI->getOperand(3).isImm() &&
14868 0 : MI->getOperand(3).getImm() == 1 &&
14869 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14870 : // (DECD_ZPiI ZPR64:$Zdn, { 1, 1, 1, 1, 1 }, 1)
14871 : AsmString = "decd $\xFF\x01\x10";
14872 : break;
14873 : }
14874 0 : if (MI->getNumOperands() == 4 &&
14875 0 : MI->getOperand(0).isReg() &&
14876 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14877 0 : MI->getOperand(3).isImm() &&
14878 0 : MI->getOperand(3).getImm() == 1 &&
14879 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14880 : // (DECD_ZPiI ZPR64:$Zdn, sve_pred_enum:$pattern, 1)
14881 : AsmString = "decd $\xFF\x01\x10, $\xFF\x03\x0E";
14882 : break;
14883 : }
14884 : return false;
14885 : case AArch64::DECH_XPiI:
14886 0 : if (MI->getNumOperands() == 4 &&
14887 0 : MI->getOperand(0).isReg() &&
14888 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14889 0 : MI->getOperand(2).isImm() &&
14890 0 : MI->getOperand(2).getImm() == 31 &&
14891 0 : MI->getOperand(3).isImm() &&
14892 0 : MI->getOperand(3).getImm() == 1 &&
14893 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14894 : // (DECH_XPiI GPR64:$Rdn, { 1, 1, 1, 1, 1 }, 1)
14895 : AsmString = "dech $\x01";
14896 : break;
14897 : }
14898 0 : if (MI->getNumOperands() == 4 &&
14899 0 : MI->getOperand(0).isReg() &&
14900 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14901 0 : MI->getOperand(3).isImm() &&
14902 0 : MI->getOperand(3).getImm() == 1 &&
14903 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14904 : // (DECH_XPiI GPR64:$Rdn, sve_pred_enum:$pattern, 1)
14905 : AsmString = "dech $\x01, $\xFF\x03\x0E";
14906 : break;
14907 : }
14908 : return false;
14909 : case AArch64::DECH_ZPiI:
14910 0 : if (MI->getNumOperands() == 4 &&
14911 0 : MI->getOperand(0).isReg() &&
14912 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14913 0 : MI->getOperand(2).isImm() &&
14914 0 : MI->getOperand(2).getImm() == 31 &&
14915 0 : MI->getOperand(3).isImm() &&
14916 0 : MI->getOperand(3).getImm() == 1 &&
14917 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14918 : // (DECH_ZPiI ZPR16:$Zdn, { 1, 1, 1, 1, 1 }, 1)
14919 : AsmString = "dech $\xFF\x01\x09";
14920 : break;
14921 : }
14922 0 : if (MI->getNumOperands() == 4 &&
14923 0 : MI->getOperand(0).isReg() &&
14924 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14925 0 : MI->getOperand(3).isImm() &&
14926 0 : MI->getOperand(3).getImm() == 1 &&
14927 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14928 : // (DECH_ZPiI ZPR16:$Zdn, sve_pred_enum:$pattern, 1)
14929 : AsmString = "dech $\xFF\x01\x09, $\xFF\x03\x0E";
14930 : break;
14931 : }
14932 : return false;
14933 : case AArch64::DECW_XPiI:
14934 0 : if (MI->getNumOperands() == 4 &&
14935 0 : MI->getOperand(0).isReg() &&
14936 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14937 0 : MI->getOperand(2).isImm() &&
14938 0 : MI->getOperand(2).getImm() == 31 &&
14939 0 : MI->getOperand(3).isImm() &&
14940 0 : MI->getOperand(3).getImm() == 1 &&
14941 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14942 : // (DECW_XPiI GPR64:$Rdn, { 1, 1, 1, 1, 1 }, 1)
14943 : AsmString = "decw $\x01";
14944 : break;
14945 : }
14946 0 : if (MI->getNumOperands() == 4 &&
14947 0 : MI->getOperand(0).isReg() &&
14948 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
14949 0 : MI->getOperand(3).isImm() &&
14950 0 : MI->getOperand(3).getImm() == 1 &&
14951 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14952 : // (DECW_XPiI GPR64:$Rdn, sve_pred_enum:$pattern, 1)
14953 : AsmString = "decw $\x01, $\xFF\x03\x0E";
14954 : break;
14955 : }
14956 : return false;
14957 : case AArch64::DECW_ZPiI:
14958 0 : if (MI->getNumOperands() == 4 &&
14959 0 : MI->getOperand(0).isReg() &&
14960 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14961 0 : MI->getOperand(2).isImm() &&
14962 0 : MI->getOperand(2).getImm() == 31 &&
14963 0 : MI->getOperand(3).isImm() &&
14964 0 : MI->getOperand(3).getImm() == 1 &&
14965 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14966 : // (DECW_ZPiI ZPR32:$Zdn, { 1, 1, 1, 1, 1 }, 1)
14967 : AsmString = "decw $\xFF\x01\x0B";
14968 : break;
14969 : }
14970 0 : if (MI->getNumOperands() == 4 &&
14971 0 : MI->getOperand(0).isReg() &&
14972 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
14973 0 : MI->getOperand(3).isImm() &&
14974 0 : MI->getOperand(3).getImm() == 1 &&
14975 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
14976 : // (DECW_ZPiI ZPR32:$Zdn, sve_pred_enum:$pattern, 1)
14977 : AsmString = "decw $\xFF\x01\x0B, $\xFF\x03\x0E";
14978 : break;
14979 : }
14980 : return false;
14981 : case AArch64::DSB:
14982 0 : if (MI->getNumOperands() == 1 &&
14983 0 : MI->getOperand(0).isImm() &&
14984 0 : MI->getOperand(0).getImm() == 0) {
14985 : // (DSB 0)
14986 : AsmString = "ssbb";
14987 : break;
14988 : }
14989 0 : if (MI->getNumOperands() == 1 &&
14990 0 : MI->getOperand(0).isImm() &&
14991 0 : MI->getOperand(0).getImm() == 4) {
14992 : // (DSB 4)
14993 : AsmString = "pssbb";
14994 : break;
14995 : }
14996 : return false;
14997 : case AArch64::DUPM_ZI:
14998 0 : if (MI->getNumOperands() == 2 &&
14999 0 : MI->getOperand(0).isReg() &&
15000 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15001 0 : AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(1), STI, 5) &&
15002 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15003 : // (DUPM_ZI ZPR16:$Zd, sve_preferred_logical_imm16:$imm)
15004 : AsmString = "mov $\xFF\x01\x09, $\xFF\x02\x15";
15005 : break;
15006 : }
15007 0 : if (MI->getNumOperands() == 2 &&
15008 0 : MI->getOperand(0).isReg() &&
15009 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15010 0 : AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(1), STI, 6) &&
15011 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15012 : // (DUPM_ZI ZPR32:$Zd, sve_preferred_logical_imm32:$imm)
15013 : AsmString = "mov $\xFF\x01\x0B, $\xFF\x02\x16";
15014 : break;
15015 : }
15016 0 : if (MI->getNumOperands() == 2 &&
15017 0 : MI->getOperand(0).isReg() &&
15018 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15019 0 : AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(1), STI, 7) &&
15020 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15021 : // (DUPM_ZI ZPR64:$Zd, sve_preferred_logical_imm64:$imm)
15022 : AsmString = "mov $\xFF\x01\x10, $\xFF\x02\x17";
15023 : break;
15024 : }
15025 0 : if (MI->getNumOperands() == 2 &&
15026 0 : MI->getOperand(0).isReg() &&
15027 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15028 0 : AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(1), STI, 1) &&
15029 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15030 : // (DUPM_ZI ZPR8:$Zd, sve_logical_imm8:$imm)
15031 : AsmString = "dupm $\xFF\x01\x06, $\xFF\x02\x08";
15032 : break;
15033 : }
15034 0 : if (MI->getNumOperands() == 2 &&
15035 0 : MI->getOperand(0).isReg() &&
15036 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15037 0 : AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(1), STI, 2) &&
15038 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15039 : // (DUPM_ZI ZPR16:$Zd, sve_logical_imm16:$imm)
15040 : AsmString = "dupm $\xFF\x01\x09, $\xFF\x02\x0A";
15041 : break;
15042 : }
15043 0 : if (MI->getNumOperands() == 2 &&
15044 0 : MI->getOperand(0).isReg() &&
15045 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15046 0 : AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(1), STI, 3) &&
15047 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15048 : // (DUPM_ZI ZPR32:$Zd, sve_logical_imm32:$imm)
15049 : AsmString = "dupm $\xFF\x01\x0B, $\xFF\x02\x04";
15050 : break;
15051 : }
15052 : return false;
15053 : case AArch64::DUP_ZI_B:
15054 0 : if (MI->getNumOperands() == 3 &&
15055 0 : MI->getOperand(0).isReg() &&
15056 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15057 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15058 : // (DUP_ZI_B ZPR8:$Zd, cpy_imm8_opt_lsl_i8:$imm)
15059 : AsmString = "mov $\xFF\x01\x06, $\xFF\x02\x0F";
15060 : break;
15061 : }
15062 : return false;
15063 : case AArch64::DUP_ZI_D:
15064 0 : if (MI->getNumOperands() == 3 &&
15065 0 : MI->getOperand(0).isReg() &&
15066 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15067 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15068 : // (DUP_ZI_D ZPR64:$Zd, cpy_imm8_opt_lsl_i64:$imm)
15069 : AsmString = "mov $\xFF\x01\x10, $\xFF\x02\x11";
15070 : break;
15071 : }
15072 0 : if (MI->getNumOperands() == 3 &&
15073 0 : MI->getOperand(0).isReg() &&
15074 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15075 0 : MI->getOperand(1).isImm() &&
15076 0 : MI->getOperand(1).getImm() == 0 &&
15077 0 : MI->getOperand(2).isImm() &&
15078 0 : MI->getOperand(2).getImm() == 0 &&
15079 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15080 : // (DUP_ZI_D ZPR64:$Zd, 0, 0)
15081 : AsmString = "fmov $\xFF\x01\x10, #0.0";
15082 : break;
15083 : }
15084 : return false;
15085 : case AArch64::DUP_ZI_H:
15086 0 : if (MI->getNumOperands() == 3 &&
15087 0 : MI->getOperand(0).isReg() &&
15088 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15089 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15090 : // (DUP_ZI_H ZPR16:$Zd, cpy_imm8_opt_lsl_i16:$imm)
15091 : AsmString = "mov $\xFF\x01\x09, $\xFF\x02\x12";
15092 : break;
15093 : }
15094 0 : if (MI->getNumOperands() == 3 &&
15095 0 : MI->getOperand(0).isReg() &&
15096 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15097 0 : MI->getOperand(1).isImm() &&
15098 0 : MI->getOperand(1).getImm() == 0 &&
15099 0 : MI->getOperand(2).isImm() &&
15100 0 : MI->getOperand(2).getImm() == 0 &&
15101 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15102 : // (DUP_ZI_H ZPR16:$Zd, 0, 0)
15103 : AsmString = "fmov $\xFF\x01\x09, #0.0";
15104 : break;
15105 : }
15106 : return false;
15107 : case AArch64::DUP_ZI_S:
15108 0 : if (MI->getNumOperands() == 3 &&
15109 0 : MI->getOperand(0).isReg() &&
15110 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15111 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15112 : // (DUP_ZI_S ZPR32:$Zd, cpy_imm8_opt_lsl_i32:$imm)
15113 : AsmString = "mov $\xFF\x01\x0B, $\xFF\x02\x13";
15114 : break;
15115 : }
15116 0 : if (MI->getNumOperands() == 3 &&
15117 0 : MI->getOperand(0).isReg() &&
15118 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15119 0 : MI->getOperand(1).isImm() &&
15120 0 : MI->getOperand(1).getImm() == 0 &&
15121 0 : MI->getOperand(2).isImm() &&
15122 0 : MI->getOperand(2).getImm() == 0 &&
15123 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15124 : // (DUP_ZI_S ZPR32:$Zd, 0, 0)
15125 : AsmString = "fmov $\xFF\x01\x0B, #0.0";
15126 : break;
15127 : }
15128 : return false;
15129 : case AArch64::DUP_ZR_B:
15130 0 : if (MI->getNumOperands() == 2 &&
15131 0 : MI->getOperand(0).isReg() &&
15132 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15133 0 : MI->getOperand(1).isReg() &&
15134 0 : MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(1).getReg()) &&
15135 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15136 : // (DUP_ZR_B ZPR8:$Zd, GPR32sp:$Rn)
15137 : AsmString = "mov $\xFF\x01\x06, $\x02";
15138 : break;
15139 : }
15140 : return false;
15141 : case AArch64::DUP_ZR_D:
15142 0 : if (MI->getNumOperands() == 2 &&
15143 0 : MI->getOperand(0).isReg() &&
15144 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15145 0 : MI->getOperand(1).isReg() &&
15146 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
15147 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15148 : // (DUP_ZR_D ZPR64:$Zd, GPR64sp:$Rn)
15149 : AsmString = "mov $\xFF\x01\x10, $\x02";
15150 : break;
15151 : }
15152 : return false;
15153 : case AArch64::DUP_ZR_H:
15154 0 : if (MI->getNumOperands() == 2 &&
15155 0 : MI->getOperand(0).isReg() &&
15156 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15157 0 : MI->getOperand(1).isReg() &&
15158 0 : MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(1).getReg()) &&
15159 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15160 : // (DUP_ZR_H ZPR16:$Zd, GPR32sp:$Rn)
15161 : AsmString = "mov $\xFF\x01\x09, $\x02";
15162 : break;
15163 : }
15164 : return false;
15165 : case AArch64::DUP_ZR_S:
15166 0 : if (MI->getNumOperands() == 2 &&
15167 0 : MI->getOperand(0).isReg() &&
15168 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15169 0 : MI->getOperand(1).isReg() &&
15170 0 : MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(1).getReg()) &&
15171 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15172 : // (DUP_ZR_S ZPR32:$Zd, GPR32sp:$Rn)
15173 : AsmString = "mov $\xFF\x01\x0B, $\x02";
15174 : break;
15175 : }
15176 : return false;
15177 : case AArch64::DUP_ZZI_B:
15178 0 : if (MI->getNumOperands() == 3 &&
15179 0 : MI->getOperand(0).isReg() &&
15180 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15181 0 : MI->getOperand(1).isReg() &&
15182 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(1).getReg()) &&
15183 0 : MI->getOperand(2).isImm() &&
15184 0 : MI->getOperand(2).getImm() == 0 &&
15185 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15186 : // (DUP_ZZI_B ZPR8:$Zd, FPR8asZPR:$Bn, 0)
15187 : AsmString = "mov $\xFF\x01\x06, $\xFF\x02\x18";
15188 : break;
15189 : }
15190 0 : if (MI->getNumOperands() == 3 &&
15191 0 : MI->getOperand(0).isReg() &&
15192 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15193 0 : MI->getOperand(1).isReg() &&
15194 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(1).getReg()) &&
15195 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15196 : // (DUP_ZZI_B ZPR8:$Zd, ZPR8:$Zn, sve_elm_idx_extdup_b:$idx)
15197 : AsmString = "mov $\xFF\x01\x06, $\xFF\x02\x06$\xFF\x03\x19";
15198 : break;
15199 : }
15200 : return false;
15201 : case AArch64::DUP_ZZI_D:
15202 0 : if (MI->getNumOperands() == 3 &&
15203 0 : MI->getOperand(0).isReg() &&
15204 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15205 0 : MI->getOperand(1).isReg() &&
15206 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(1).getReg()) &&
15207 0 : MI->getOperand(2).isImm() &&
15208 0 : MI->getOperand(2).getImm() == 0 &&
15209 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15210 : // (DUP_ZZI_D ZPR64:$Zd, FPR64asZPR:$Dn, 0)
15211 : AsmString = "mov $\xFF\x01\x10, $\xFF\x02\x1A";
15212 : break;
15213 : }
15214 0 : if (MI->getNumOperands() == 3 &&
15215 0 : MI->getOperand(0).isReg() &&
15216 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15217 0 : MI->getOperand(1).isReg() &&
15218 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(1).getReg()) &&
15219 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15220 : // (DUP_ZZI_D ZPR64:$Zd, ZPR64:$Zn, sve_elm_idx_extdup_d:$idx)
15221 : AsmString = "mov $\xFF\x01\x10, $\xFF\x02\x10$\xFF\x03\x19";
15222 : break;
15223 : }
15224 : return false;
15225 : case AArch64::DUP_ZZI_H:
15226 0 : if (MI->getNumOperands() == 3 &&
15227 0 : MI->getOperand(0).isReg() &&
15228 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15229 0 : MI->getOperand(1).isReg() &&
15230 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(1).getReg()) &&
15231 0 : MI->getOperand(2).isImm() &&
15232 0 : MI->getOperand(2).getImm() == 0 &&
15233 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15234 : // (DUP_ZZI_H ZPR16:$Zd, FPR16asZPR:$Hn, 0)
15235 : AsmString = "mov $\xFF\x01\x09, $\xFF\x02\x1B";
15236 : break;
15237 : }
15238 0 : if (MI->getNumOperands() == 3 &&
15239 0 : MI->getOperand(0).isReg() &&
15240 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15241 0 : MI->getOperand(1).isReg() &&
15242 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(1).getReg()) &&
15243 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15244 : // (DUP_ZZI_H ZPR16:$Zd, ZPR16:$Zn, sve_elm_idx_extdup_h:$idx)
15245 : AsmString = "mov $\xFF\x01\x09, $\xFF\x02\x09$\xFF\x03\x19";
15246 : break;
15247 : }
15248 : return false;
15249 : case AArch64::DUP_ZZI_Q:
15250 0 : if (MI->getNumOperands() == 3 &&
15251 0 : MI->getOperand(0).isReg() &&
15252 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15253 0 : MI->getOperand(1).isReg() &&
15254 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(1).getReg()) &&
15255 0 : MI->getOperand(2).isImm() &&
15256 0 : MI->getOperand(2).getImm() == 0 &&
15257 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15258 : // (DUP_ZZI_Q ZPR128:$Zd, FPR128asZPR:$Qn, 0)
15259 : AsmString = "mov $\xFF\x01\x1C, $\xFF\x02\x1D";
15260 : break;
15261 : }
15262 0 : if (MI->getNumOperands() == 3 &&
15263 0 : MI->getOperand(0).isReg() &&
15264 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15265 0 : MI->getOperand(1).isReg() &&
15266 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(1).getReg()) &&
15267 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15268 : // (DUP_ZZI_Q ZPR128:$Zd, ZPR128:$Zn, sve_elm_idx_extdup_q:$idx)
15269 : AsmString = "mov $\xFF\x01\x1C, $\xFF\x02\x1C$\xFF\x03\x19";
15270 : break;
15271 : }
15272 : return false;
15273 : case AArch64::DUP_ZZI_S:
15274 0 : if (MI->getNumOperands() == 3 &&
15275 0 : MI->getOperand(0).isReg() &&
15276 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15277 0 : MI->getOperand(1).isReg() &&
15278 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(1).getReg()) &&
15279 0 : MI->getOperand(2).isImm() &&
15280 0 : MI->getOperand(2).getImm() == 0 &&
15281 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15282 : // (DUP_ZZI_S ZPR32:$Zd, FPR32asZPR:$Sn, 0)
15283 : AsmString = "mov $\xFF\x01\x0B, $\xFF\x02\x1E";
15284 : break;
15285 : }
15286 0 : if (MI->getNumOperands() == 3 &&
15287 0 : MI->getOperand(0).isReg() &&
15288 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15289 0 : MI->getOperand(1).isReg() &&
15290 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(1).getReg()) &&
15291 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15292 : // (DUP_ZZI_S ZPR32:$Zd, ZPR32:$Zn, sve_elm_idx_extdup_s:$idx)
15293 : AsmString = "mov $\xFF\x01\x0B, $\xFF\x02\x0B$\xFF\x03\x19";
15294 : break;
15295 : }
15296 : return false;
15297 : case AArch64::EONWrs:
15298 0 : if (MI->getNumOperands() == 4 &&
15299 0 : MI->getOperand(0).isReg() &&
15300 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
15301 0 : MI->getOperand(1).isReg() &&
15302 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
15303 0 : MI->getOperand(2).isReg() &&
15304 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
15305 0 : MI->getOperand(3).isImm() &&
15306 0 : MI->getOperand(3).getImm() == 0) {
15307 : // (EONWrs GPR32:$dst, GPR32:$src1, GPR32:$src2, 0)
15308 : AsmString = "eon $\x01, $\x02, $\x03";
15309 : break;
15310 : }
15311 : return false;
15312 : case AArch64::EONXrs:
15313 0 : if (MI->getNumOperands() == 4 &&
15314 0 : MI->getOperand(0).isReg() &&
15315 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
15316 0 : MI->getOperand(1).isReg() &&
15317 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
15318 0 : MI->getOperand(2).isReg() &&
15319 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
15320 0 : MI->getOperand(3).isImm() &&
15321 0 : MI->getOperand(3).getImm() == 0) {
15322 : // (EONXrs GPR64:$dst, GPR64:$src1, GPR64:$src2, 0)
15323 : AsmString = "eon $\x01, $\x02, $\x03";
15324 : break;
15325 : }
15326 : return false;
15327 : case AArch64::EORS_PPzPP:
15328 0 : if (MI->getNumOperands() == 4 &&
15329 0 : MI->getOperand(0).isReg() &&
15330 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15331 0 : MI->getOperand(1).isReg() &&
15332 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
15333 0 : MI->getOperand(2).isReg() &&
15334 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15335 0 : MI->getOperand(3).isReg() &&
15336 0 : MI->getOperand(3).getReg() == MI->getOperand(1).getReg() &&
15337 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15338 : // (EORS_PPzPP PPR8:$Pd, PPRAny:$Pg, PPR8:$Pn, PPRAny:$Pg)
15339 : AsmString = "nots $\xFF\x01\x06, $\xFF\x02\x07/z, $\xFF\x03\x06";
15340 : break;
15341 : }
15342 : return false;
15343 : case AArch64::EORWrs:
15344 21 : if (MI->getNumOperands() == 4 &&
15345 42 : MI->getOperand(0).isReg() &&
15346 21 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
15347 42 : MI->getOperand(1).isReg() &&
15348 21 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
15349 42 : MI->getOperand(2).isReg() &&
15350 21 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
15351 42 : MI->getOperand(3).isImm() &&
15352 21 : MI->getOperand(3).getImm() == 0) {
15353 : // (EORWrs GPR32:$dst, GPR32:$src1, GPR32:$src2, 0)
15354 : AsmString = "eor $\x01, $\x02, $\x03";
15355 : break;
15356 : }
15357 : return false;
15358 : case AArch64::EORXrs:
15359 7 : if (MI->getNumOperands() == 4 &&
15360 14 : MI->getOperand(0).isReg() &&
15361 7 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
15362 14 : MI->getOperand(1).isReg() &&
15363 7 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
15364 14 : MI->getOperand(2).isReg() &&
15365 7 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
15366 14 : MI->getOperand(3).isImm() &&
15367 7 : MI->getOperand(3).getImm() == 0) {
15368 : // (EORXrs GPR64:$dst, GPR64:$src1, GPR64:$src2, 0)
15369 : AsmString = "eor $\x01, $\x02, $\x03";
15370 : break;
15371 : }
15372 : return false;
15373 : case AArch64::EOR_PPzPP:
15374 0 : if (MI->getNumOperands() == 4 &&
15375 0 : MI->getOperand(0).isReg() &&
15376 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15377 0 : MI->getOperand(1).isReg() &&
15378 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
15379 0 : MI->getOperand(2).isReg() &&
15380 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15381 0 : MI->getOperand(3).isReg() &&
15382 0 : MI->getOperand(3).getReg() == MI->getOperand(1).getReg() &&
15383 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15384 : // (EOR_PPzPP PPR8:$Pd, PPRAny:$Pg, PPR8:$Pn, PPRAny:$Pg)
15385 : AsmString = "not $\xFF\x01\x06, $\xFF\x02\x07/z, $\xFF\x03\x06";
15386 : break;
15387 : }
15388 : return false;
15389 : case AArch64::EOR_ZI:
15390 0 : if (MI->getNumOperands() == 3 &&
15391 0 : MI->getOperand(0).isReg() &&
15392 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15393 0 : AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(2), STI, 1) &&
15394 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15395 : // (EOR_ZI ZPR8:$Zdn, sve_logical_imm8:$imm)
15396 : AsmString = "eor $\xFF\x01\x06, $\xFF\x01\x06, $\xFF\x03\x08";
15397 : break;
15398 : }
15399 0 : if (MI->getNumOperands() == 3 &&
15400 0 : MI->getOperand(0).isReg() &&
15401 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15402 0 : AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(2), STI, 2) &&
15403 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15404 : // (EOR_ZI ZPR16:$Zdn, sve_logical_imm16:$imm)
15405 : AsmString = "eor $\xFF\x01\x09, $\xFF\x01\x09, $\xFF\x03\x0A";
15406 : break;
15407 : }
15408 0 : if (MI->getNumOperands() == 3 &&
15409 0 : MI->getOperand(0).isReg() &&
15410 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15411 0 : AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(2), STI, 3) &&
15412 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15413 : // (EOR_ZI ZPR32:$Zdn, sve_logical_imm32:$imm)
15414 : AsmString = "eor $\xFF\x01\x0B, $\xFF\x01\x0B, $\xFF\x03\x04";
15415 : break;
15416 : }
15417 : return false;
15418 : case AArch64::EXTRWrri:
15419 3 : if (MI->getNumOperands() == 4 &&
15420 6 : MI->getOperand(0).isReg() &&
15421 3 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
15422 6 : MI->getOperand(1).isReg() &&
15423 3 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
15424 6 : MI->getOperand(2).isReg() &&
15425 3 : MI->getOperand(2).getReg() == MI->getOperand(1).getReg()) {
15426 : // (EXTRWrri GPR32:$dst, GPR32:$src, GPR32:$src, imm0_31:$shift)
15427 : AsmString = "ror $\x01, $\x02, $\x04";
15428 : break;
15429 : }
15430 : return false;
15431 : case AArch64::EXTRXrri:
15432 6 : if (MI->getNumOperands() == 4 &&
15433 12 : MI->getOperand(0).isReg() &&
15434 6 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
15435 12 : MI->getOperand(1).isReg() &&
15436 6 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
15437 12 : MI->getOperand(2).isReg() &&
15438 6 : MI->getOperand(2).getReg() == MI->getOperand(1).getReg()) {
15439 : // (EXTRXrri GPR64:$dst, GPR64:$src, GPR64:$src, imm0_63:$shift)
15440 : AsmString = "ror $\x01, $\x02, $\x04";
15441 : break;
15442 : }
15443 : return false;
15444 : case AArch64::FCPY_ZPmI_D:
15445 0 : if (MI->getNumOperands() == 4 &&
15446 0 : MI->getOperand(0).isReg() &&
15447 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15448 0 : MI->getOperand(2).isReg() &&
15449 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15450 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15451 : // (FCPY_ZPmI_D ZPR64:$Zd, PPRAny:$Pg, fpimm64:$imm8)
15452 : AsmString = "fmov $\xFF\x01\x10, $\xFF\x03\x07/m, $\xFF\x04\x1F";
15453 : break;
15454 : }
15455 : return false;
15456 : case AArch64::FCPY_ZPmI_H:
15457 0 : if (MI->getNumOperands() == 4 &&
15458 0 : MI->getOperand(0).isReg() &&
15459 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15460 0 : MI->getOperand(2).isReg() &&
15461 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15462 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15463 : // (FCPY_ZPmI_H ZPR16:$Zd, PPRAny:$Pg, fpimm16:$imm8)
15464 : AsmString = "fmov $\xFF\x01\x09, $\xFF\x03\x07/m, $\xFF\x04\x1F";
15465 : break;
15466 : }
15467 : return false;
15468 : case AArch64::FCPY_ZPmI_S:
15469 0 : if (MI->getNumOperands() == 4 &&
15470 0 : MI->getOperand(0).isReg() &&
15471 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15472 0 : MI->getOperand(2).isReg() &&
15473 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15474 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15475 : // (FCPY_ZPmI_S ZPR32:$Zd, PPRAny:$Pg, fpimm32:$imm8)
15476 : AsmString = "fmov $\xFF\x01\x0B, $\xFF\x03\x07/m, $\xFF\x04\x1F";
15477 : break;
15478 : }
15479 : return false;
15480 : case AArch64::FDUP_ZI_D:
15481 0 : if (MI->getNumOperands() == 2 &&
15482 0 : MI->getOperand(0).isReg() &&
15483 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15484 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15485 : // (FDUP_ZI_D ZPR64:$Zd, fpimm64:$imm8)
15486 : AsmString = "fmov $\xFF\x01\x10, $\xFF\x02\x1F";
15487 : break;
15488 : }
15489 : return false;
15490 : case AArch64::FDUP_ZI_H:
15491 0 : if (MI->getNumOperands() == 2 &&
15492 0 : MI->getOperand(0).isReg() &&
15493 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15494 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15495 : // (FDUP_ZI_H ZPR16:$Zd, fpimm16:$imm8)
15496 : AsmString = "fmov $\xFF\x01\x09, $\xFF\x02\x1F";
15497 : break;
15498 : }
15499 : return false;
15500 : case AArch64::FDUP_ZI_S:
15501 0 : if (MI->getNumOperands() == 2 &&
15502 0 : MI->getOperand(0).isReg() &&
15503 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15504 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15505 : // (FDUP_ZI_S ZPR32:$Zd, fpimm32:$imm8)
15506 : AsmString = "fmov $\xFF\x01\x0B, $\xFF\x02\x1F";
15507 : break;
15508 : }
15509 : return false;
15510 : case AArch64::GLD1B_D_IMM_REAL:
15511 0 : if (MI->getNumOperands() == 4 &&
15512 0 : MI->getOperand(0).isReg() &&
15513 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15514 0 : MI->getOperand(1).isReg() &&
15515 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15516 0 : MI->getOperand(2).isReg() &&
15517 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15518 0 : MI->getOperand(3).isImm() &&
15519 0 : MI->getOperand(3).getImm() == 0 &&
15520 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15521 : // (GLD1B_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
15522 : AsmString = "ld1b $\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
15523 : break;
15524 : }
15525 : return false;
15526 : case AArch64::GLD1B_S_IMM_REAL:
15527 0 : if (MI->getNumOperands() == 4 &&
15528 0 : MI->getOperand(0).isReg() &&
15529 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15530 0 : MI->getOperand(1).isReg() &&
15531 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15532 0 : MI->getOperand(2).isReg() &&
15533 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15534 0 : MI->getOperand(3).isImm() &&
15535 0 : MI->getOperand(3).getImm() == 0 &&
15536 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15537 : // (GLD1B_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
15538 : AsmString = "ld1b $\xFF\x01\x21, $\xFF\x02\x07/z, [$\xFF\x03\x0B]";
15539 : break;
15540 : }
15541 : return false;
15542 : case AArch64::GLD1D_IMM_REAL:
15543 0 : if (MI->getNumOperands() == 4 &&
15544 0 : MI->getOperand(0).isReg() &&
15545 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15546 0 : MI->getOperand(1).isReg() &&
15547 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15548 0 : MI->getOperand(2).isReg() &&
15549 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15550 0 : MI->getOperand(3).isImm() &&
15551 0 : MI->getOperand(3).getImm() == 0 &&
15552 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15553 : // (GLD1D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
15554 : AsmString = "ld1d $\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
15555 : break;
15556 : }
15557 : return false;
15558 : case AArch64::GLD1H_D_IMM_REAL:
15559 0 : if (MI->getNumOperands() == 4 &&
15560 0 : MI->getOperand(0).isReg() &&
15561 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15562 0 : MI->getOperand(1).isReg() &&
15563 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15564 0 : MI->getOperand(2).isReg() &&
15565 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15566 0 : MI->getOperand(3).isImm() &&
15567 0 : MI->getOperand(3).getImm() == 0 &&
15568 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15569 : // (GLD1H_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
15570 : AsmString = "ld1h $\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
15571 : break;
15572 : }
15573 : return false;
15574 : case AArch64::GLD1H_S_IMM_REAL:
15575 0 : if (MI->getNumOperands() == 4 &&
15576 0 : MI->getOperand(0).isReg() &&
15577 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15578 0 : MI->getOperand(1).isReg() &&
15579 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15580 0 : MI->getOperand(2).isReg() &&
15581 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15582 0 : MI->getOperand(3).isImm() &&
15583 0 : MI->getOperand(3).getImm() == 0 &&
15584 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15585 : // (GLD1H_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
15586 : AsmString = "ld1h $\xFF\x01\x21, $\xFF\x02\x07/z, [$\xFF\x03\x0B]";
15587 : break;
15588 : }
15589 : return false;
15590 : case AArch64::GLD1SB_D_IMM_REAL:
15591 0 : if (MI->getNumOperands() == 4 &&
15592 0 : MI->getOperand(0).isReg() &&
15593 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15594 0 : MI->getOperand(1).isReg() &&
15595 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15596 0 : MI->getOperand(2).isReg() &&
15597 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15598 0 : MI->getOperand(3).isImm() &&
15599 0 : MI->getOperand(3).getImm() == 0 &&
15600 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15601 : // (GLD1SB_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
15602 : AsmString = "ld1sb $\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
15603 : break;
15604 : }
15605 : return false;
15606 : case AArch64::GLD1SB_S_IMM_REAL:
15607 0 : if (MI->getNumOperands() == 4 &&
15608 0 : MI->getOperand(0).isReg() &&
15609 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15610 0 : MI->getOperand(1).isReg() &&
15611 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15612 0 : MI->getOperand(2).isReg() &&
15613 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15614 0 : MI->getOperand(3).isImm() &&
15615 0 : MI->getOperand(3).getImm() == 0 &&
15616 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15617 : // (GLD1SB_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
15618 : AsmString = "ld1sb $\xFF\x01\x21, $\xFF\x02\x07/z, [$\xFF\x03\x0B]";
15619 : break;
15620 : }
15621 : return false;
15622 : case AArch64::GLD1SH_D_IMM_REAL:
15623 0 : if (MI->getNumOperands() == 4 &&
15624 0 : MI->getOperand(0).isReg() &&
15625 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15626 0 : MI->getOperand(1).isReg() &&
15627 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15628 0 : MI->getOperand(2).isReg() &&
15629 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15630 0 : MI->getOperand(3).isImm() &&
15631 0 : MI->getOperand(3).getImm() == 0 &&
15632 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15633 : // (GLD1SH_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
15634 : AsmString = "ld1sh $\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
15635 : break;
15636 : }
15637 : return false;
15638 : case AArch64::GLD1SH_S_IMM_REAL:
15639 0 : if (MI->getNumOperands() == 4 &&
15640 0 : MI->getOperand(0).isReg() &&
15641 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15642 0 : MI->getOperand(1).isReg() &&
15643 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15644 0 : MI->getOperand(2).isReg() &&
15645 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15646 0 : MI->getOperand(3).isImm() &&
15647 0 : MI->getOperand(3).getImm() == 0 &&
15648 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15649 : // (GLD1SH_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
15650 : AsmString = "ld1sh $\xFF\x01\x21, $\xFF\x02\x07/z, [$\xFF\x03\x0B]";
15651 : break;
15652 : }
15653 : return false;
15654 : case AArch64::GLD1SW_D_IMM_REAL:
15655 0 : if (MI->getNumOperands() == 4 &&
15656 0 : MI->getOperand(0).isReg() &&
15657 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15658 0 : MI->getOperand(1).isReg() &&
15659 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15660 0 : MI->getOperand(2).isReg() &&
15661 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15662 0 : MI->getOperand(3).isImm() &&
15663 0 : MI->getOperand(3).getImm() == 0 &&
15664 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15665 : // (GLD1SW_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
15666 : AsmString = "ld1sw $\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
15667 : break;
15668 : }
15669 : return false;
15670 : case AArch64::GLD1W_D_IMM_REAL:
15671 0 : if (MI->getNumOperands() == 4 &&
15672 0 : MI->getOperand(0).isReg() &&
15673 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15674 0 : MI->getOperand(1).isReg() &&
15675 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15676 0 : MI->getOperand(2).isReg() &&
15677 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15678 0 : MI->getOperand(3).isImm() &&
15679 0 : MI->getOperand(3).getImm() == 0 &&
15680 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15681 : // (GLD1W_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
15682 : AsmString = "ld1w $\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
15683 : break;
15684 : }
15685 : return false;
15686 : case AArch64::GLD1W_IMM_REAL:
15687 0 : if (MI->getNumOperands() == 4 &&
15688 0 : MI->getOperand(0).isReg() &&
15689 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15690 0 : MI->getOperand(1).isReg() &&
15691 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15692 0 : MI->getOperand(2).isReg() &&
15693 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15694 0 : MI->getOperand(3).isImm() &&
15695 0 : MI->getOperand(3).getImm() == 0 &&
15696 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15697 : // (GLD1W_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
15698 : AsmString = "ld1w $\xFF\x01\x21, $\xFF\x02\x07/z, [$\xFF\x03\x0B]";
15699 : break;
15700 : }
15701 : return false;
15702 : case AArch64::GLDFF1B_D_IMM_REAL:
15703 0 : if (MI->getNumOperands() == 4 &&
15704 0 : MI->getOperand(0).isReg() &&
15705 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15706 0 : MI->getOperand(1).isReg() &&
15707 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15708 0 : MI->getOperand(2).isReg() &&
15709 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15710 0 : MI->getOperand(3).isImm() &&
15711 0 : MI->getOperand(3).getImm() == 0 &&
15712 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15713 : // (GLDFF1B_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
15714 : AsmString = "ldff1b $\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
15715 : break;
15716 : }
15717 : return false;
15718 : case AArch64::GLDFF1B_S_IMM_REAL:
15719 0 : if (MI->getNumOperands() == 4 &&
15720 0 : MI->getOperand(0).isReg() &&
15721 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15722 0 : MI->getOperand(1).isReg() &&
15723 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15724 0 : MI->getOperand(2).isReg() &&
15725 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15726 0 : MI->getOperand(3).isImm() &&
15727 0 : MI->getOperand(3).getImm() == 0 &&
15728 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15729 : // (GLDFF1B_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
15730 : AsmString = "ldff1b $\xFF\x01\x21, $\xFF\x02\x07/z, [$\xFF\x03\x0B]";
15731 : break;
15732 : }
15733 : return false;
15734 : case AArch64::GLDFF1D_IMM_REAL:
15735 0 : if (MI->getNumOperands() == 4 &&
15736 0 : MI->getOperand(0).isReg() &&
15737 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15738 0 : MI->getOperand(1).isReg() &&
15739 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15740 0 : MI->getOperand(2).isReg() &&
15741 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15742 0 : MI->getOperand(3).isImm() &&
15743 0 : MI->getOperand(3).getImm() == 0 &&
15744 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15745 : // (GLDFF1D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
15746 : AsmString = "ldff1d $\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
15747 : break;
15748 : }
15749 : return false;
15750 : case AArch64::GLDFF1H_D_IMM_REAL:
15751 0 : if (MI->getNumOperands() == 4 &&
15752 0 : MI->getOperand(0).isReg() &&
15753 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15754 0 : MI->getOperand(1).isReg() &&
15755 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15756 0 : MI->getOperand(2).isReg() &&
15757 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15758 0 : MI->getOperand(3).isImm() &&
15759 0 : MI->getOperand(3).getImm() == 0 &&
15760 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15761 : // (GLDFF1H_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
15762 : AsmString = "ldff1h $\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
15763 : break;
15764 : }
15765 : return false;
15766 : case AArch64::GLDFF1H_S_IMM_REAL:
15767 0 : if (MI->getNumOperands() == 4 &&
15768 0 : MI->getOperand(0).isReg() &&
15769 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15770 0 : MI->getOperand(1).isReg() &&
15771 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15772 0 : MI->getOperand(2).isReg() &&
15773 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15774 0 : MI->getOperand(3).isImm() &&
15775 0 : MI->getOperand(3).getImm() == 0 &&
15776 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15777 : // (GLDFF1H_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
15778 : AsmString = "ldff1h $\xFF\x01\x21, $\xFF\x02\x07/z, [$\xFF\x03\x0B]";
15779 : break;
15780 : }
15781 : return false;
15782 : case AArch64::GLDFF1SB_D_IMM_REAL:
15783 0 : if (MI->getNumOperands() == 4 &&
15784 0 : MI->getOperand(0).isReg() &&
15785 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15786 0 : MI->getOperand(1).isReg() &&
15787 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15788 0 : MI->getOperand(2).isReg() &&
15789 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15790 0 : MI->getOperand(3).isImm() &&
15791 0 : MI->getOperand(3).getImm() == 0 &&
15792 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15793 : // (GLDFF1SB_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
15794 : AsmString = "ldff1sb $\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
15795 : break;
15796 : }
15797 : return false;
15798 : case AArch64::GLDFF1SB_S_IMM_REAL:
15799 0 : if (MI->getNumOperands() == 4 &&
15800 0 : MI->getOperand(0).isReg() &&
15801 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15802 0 : MI->getOperand(1).isReg() &&
15803 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15804 0 : MI->getOperand(2).isReg() &&
15805 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15806 0 : MI->getOperand(3).isImm() &&
15807 0 : MI->getOperand(3).getImm() == 0 &&
15808 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15809 : // (GLDFF1SB_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
15810 : AsmString = "ldff1sb $\xFF\x01\x21, $\xFF\x02\x07/z, [$\xFF\x03\x0B]";
15811 : break;
15812 : }
15813 : return false;
15814 : case AArch64::GLDFF1SH_D_IMM_REAL:
15815 0 : if (MI->getNumOperands() == 4 &&
15816 0 : MI->getOperand(0).isReg() &&
15817 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15818 0 : MI->getOperand(1).isReg() &&
15819 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15820 0 : MI->getOperand(2).isReg() &&
15821 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15822 0 : MI->getOperand(3).isImm() &&
15823 0 : MI->getOperand(3).getImm() == 0 &&
15824 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15825 : // (GLDFF1SH_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
15826 : AsmString = "ldff1sh $\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
15827 : break;
15828 : }
15829 : return false;
15830 : case AArch64::GLDFF1SH_S_IMM_REAL:
15831 0 : if (MI->getNumOperands() == 4 &&
15832 0 : MI->getOperand(0).isReg() &&
15833 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15834 0 : MI->getOperand(1).isReg() &&
15835 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15836 0 : MI->getOperand(2).isReg() &&
15837 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15838 0 : MI->getOperand(3).isImm() &&
15839 0 : MI->getOperand(3).getImm() == 0 &&
15840 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15841 : // (GLDFF1SH_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
15842 : AsmString = "ldff1sh $\xFF\x01\x21, $\xFF\x02\x07/z, [$\xFF\x03\x0B]";
15843 : break;
15844 : }
15845 : return false;
15846 : case AArch64::GLDFF1SW_D_IMM_REAL:
15847 0 : if (MI->getNumOperands() == 4 &&
15848 0 : MI->getOperand(0).isReg() &&
15849 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15850 0 : MI->getOperand(1).isReg() &&
15851 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15852 0 : MI->getOperand(2).isReg() &&
15853 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15854 0 : MI->getOperand(3).isImm() &&
15855 0 : MI->getOperand(3).getImm() == 0 &&
15856 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15857 : // (GLDFF1SW_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
15858 : AsmString = "ldff1sw $\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
15859 : break;
15860 : }
15861 : return false;
15862 : case AArch64::GLDFF1W_D_IMM_REAL:
15863 0 : if (MI->getNumOperands() == 4 &&
15864 0 : MI->getOperand(0).isReg() &&
15865 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15866 0 : MI->getOperand(1).isReg() &&
15867 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15868 0 : MI->getOperand(2).isReg() &&
15869 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15870 0 : MI->getOperand(3).isImm() &&
15871 0 : MI->getOperand(3).getImm() == 0 &&
15872 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15873 : // (GLDFF1W_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
15874 : AsmString = "ldff1w $\xFF\x01\x20, $\xFF\x02\x07/z, [$\xFF\x03\x10]";
15875 : break;
15876 : }
15877 : return false;
15878 : case AArch64::GLDFF1W_IMM_REAL:
15879 0 : if (MI->getNumOperands() == 4 &&
15880 0 : MI->getOperand(0).isReg() &&
15881 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
15882 0 : MI->getOperand(1).isReg() &&
15883 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
15884 0 : MI->getOperand(2).isReg() &&
15885 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
15886 0 : MI->getOperand(3).isImm() &&
15887 0 : MI->getOperand(3).getImm() == 0 &&
15888 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15889 : // (GLDFF1W_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
15890 : AsmString = "ldff1w $\xFF\x01\x21, $\xFF\x02\x07/z, [$\xFF\x03\x0B]";
15891 : break;
15892 : }
15893 : return false;
15894 : case AArch64::HINT:
15895 139 : if (MI->getNumOperands() == 1 &&
15896 139 : MI->getOperand(0).isImm() &&
15897 139 : MI->getOperand(0).getImm() == 0) {
15898 : // (HINT { 0, 0, 0 })
15899 : AsmString = "nop";
15900 : break;
15901 : }
15902 0 : if (MI->getNumOperands() == 1 &&
15903 0 : MI->getOperand(0).isImm() &&
15904 0 : MI->getOperand(0).getImm() == 1) {
15905 : // (HINT { 0, 0, 1 })
15906 : AsmString = "yield";
15907 : break;
15908 : }
15909 0 : if (MI->getNumOperands() == 1 &&
15910 0 : MI->getOperand(0).isImm() &&
15911 0 : MI->getOperand(0).getImm() == 2) {
15912 : // (HINT { 0, 1, 0 })
15913 : AsmString = "wfe";
15914 : break;
15915 : }
15916 0 : if (MI->getNumOperands() == 1 &&
15917 0 : MI->getOperand(0).isImm() &&
15918 0 : MI->getOperand(0).getImm() == 3) {
15919 : // (HINT { 0, 1, 1 })
15920 : AsmString = "wfi";
15921 : break;
15922 : }
15923 0 : if (MI->getNumOperands() == 1 &&
15924 0 : MI->getOperand(0).isImm() &&
15925 0 : MI->getOperand(0).getImm() == 4) {
15926 : // (HINT { 1, 0, 0 })
15927 : AsmString = "sev";
15928 : break;
15929 : }
15930 0 : if (MI->getNumOperands() == 1 &&
15931 0 : MI->getOperand(0).isImm() &&
15932 0 : MI->getOperand(0).getImm() == 5) {
15933 : // (HINT { 1, 0, 1 })
15934 : AsmString = "sevl";
15935 : break;
15936 : }
15937 0 : if (MI->getNumOperands() == 1 &&
15938 0 : MI->getOperand(0).isImm() &&
15939 0 : MI->getOperand(0).getImm() == 16 &&
15940 : STI.getFeatureBits()[AArch64::FeatureRAS]) {
15941 : // (HINT { 1, 0, 0, 0, 0 })
15942 : AsmString = "esb";
15943 : break;
15944 : }
15945 0 : if (MI->getNumOperands() == 1 &&
15946 0 : MI->getOperand(0).isImm() &&
15947 0 : MI->getOperand(0).getImm() == 20) {
15948 : // (HINT 20)
15949 : AsmString = "csdb";
15950 : break;
15951 : }
15952 0 : if (MI->getNumOperands() == 1 &&
15953 0 : MI->getOperand(0).isImm() &&
15954 0 : MI->getOperand(0).getImm() == 32 &&
15955 : STI.getFeatureBits()[AArch64::FeatureBranchTargetId]) {
15956 : // (HINT 32)
15957 : AsmString = "bti";
15958 : break;
15959 : }
15960 0 : if (MI->getNumOperands() == 1 &&
15961 0 : AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(0), STI, 8) &&
15962 : STI.getFeatureBits()[AArch64::FeatureBranchTargetId]) {
15963 : // (HINT btihint_op:$op)
15964 : AsmString = "bti $\xFF\x01\x22";
15965 : break;
15966 : }
15967 0 : if (MI->getNumOperands() == 1 &&
15968 0 : AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(0), STI, 9) &&
15969 : STI.getFeatureBits()[AArch64::FeatureSPE]) {
15970 : // (HINT psbhint_op:$op)
15971 : AsmString = "psb $\xFF\x01\x23";
15972 : break;
15973 : }
15974 : return false;
15975 : case AArch64::INCB_XPiI:
15976 0 : if (MI->getNumOperands() == 4 &&
15977 0 : MI->getOperand(0).isReg() &&
15978 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
15979 0 : MI->getOperand(2).isImm() &&
15980 0 : MI->getOperand(2).getImm() == 31 &&
15981 0 : MI->getOperand(3).isImm() &&
15982 0 : MI->getOperand(3).getImm() == 1 &&
15983 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15984 : // (INCB_XPiI GPR64:$Rdn, { 1, 1, 1, 1, 1 }, 1)
15985 : AsmString = "incb $\x01";
15986 : break;
15987 : }
15988 0 : if (MI->getNumOperands() == 4 &&
15989 0 : MI->getOperand(0).isReg() &&
15990 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
15991 0 : MI->getOperand(3).isImm() &&
15992 0 : MI->getOperand(3).getImm() == 1 &&
15993 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
15994 : // (INCB_XPiI GPR64:$Rdn, sve_pred_enum:$pattern, 1)
15995 : AsmString = "incb $\x01, $\xFF\x03\x0E";
15996 : break;
15997 : }
15998 : return false;
15999 : case AArch64::INCD_XPiI:
16000 0 : if (MI->getNumOperands() == 4 &&
16001 0 : MI->getOperand(0).isReg() &&
16002 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
16003 0 : MI->getOperand(2).isImm() &&
16004 0 : MI->getOperand(2).getImm() == 31 &&
16005 0 : MI->getOperand(3).isImm() &&
16006 0 : MI->getOperand(3).getImm() == 1 &&
16007 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16008 : // (INCD_XPiI GPR64:$Rdn, { 1, 1, 1, 1, 1 }, 1)
16009 : AsmString = "incd $\x01";
16010 : break;
16011 : }
16012 0 : if (MI->getNumOperands() == 4 &&
16013 0 : MI->getOperand(0).isReg() &&
16014 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
16015 0 : MI->getOperand(3).isImm() &&
16016 0 : MI->getOperand(3).getImm() == 1 &&
16017 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16018 : // (INCD_XPiI GPR64:$Rdn, sve_pred_enum:$pattern, 1)
16019 : AsmString = "incd $\x01, $\xFF\x03\x0E";
16020 : break;
16021 : }
16022 : return false;
16023 : case AArch64::INCD_ZPiI:
16024 0 : if (MI->getNumOperands() == 4 &&
16025 0 : MI->getOperand(0).isReg() &&
16026 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16027 0 : MI->getOperand(2).isImm() &&
16028 0 : MI->getOperand(2).getImm() == 31 &&
16029 0 : MI->getOperand(3).isImm() &&
16030 0 : MI->getOperand(3).getImm() == 1 &&
16031 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16032 : // (INCD_ZPiI ZPR64:$Zdn, { 1, 1, 1, 1, 1 }, 1)
16033 : AsmString = "incd $\xFF\x01\x10";
16034 : break;
16035 : }
16036 0 : if (MI->getNumOperands() == 4 &&
16037 0 : MI->getOperand(0).isReg() &&
16038 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16039 0 : MI->getOperand(3).isImm() &&
16040 0 : MI->getOperand(3).getImm() == 1 &&
16041 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16042 : // (INCD_ZPiI ZPR64:$Zdn, sve_pred_enum:$pattern, 1)
16043 : AsmString = "incd $\xFF\x01\x10, $\xFF\x03\x0E";
16044 : break;
16045 : }
16046 : return false;
16047 : case AArch64::INCH_XPiI:
16048 0 : if (MI->getNumOperands() == 4 &&
16049 0 : MI->getOperand(0).isReg() &&
16050 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
16051 0 : MI->getOperand(2).isImm() &&
16052 0 : MI->getOperand(2).getImm() == 31 &&
16053 0 : MI->getOperand(3).isImm() &&
16054 0 : MI->getOperand(3).getImm() == 1 &&
16055 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16056 : // (INCH_XPiI GPR64:$Rdn, { 1, 1, 1, 1, 1 }, 1)
16057 : AsmString = "inch $\x01";
16058 : break;
16059 : }
16060 0 : if (MI->getNumOperands() == 4 &&
16061 0 : MI->getOperand(0).isReg() &&
16062 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
16063 0 : MI->getOperand(3).isImm() &&
16064 0 : MI->getOperand(3).getImm() == 1 &&
16065 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16066 : // (INCH_XPiI GPR64:$Rdn, sve_pred_enum:$pattern, 1)
16067 : AsmString = "inch $\x01, $\xFF\x03\x0E";
16068 : break;
16069 : }
16070 : return false;
16071 : case AArch64::INCH_ZPiI:
16072 0 : if (MI->getNumOperands() == 4 &&
16073 0 : MI->getOperand(0).isReg() &&
16074 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16075 0 : MI->getOperand(2).isImm() &&
16076 0 : MI->getOperand(2).getImm() == 31 &&
16077 0 : MI->getOperand(3).isImm() &&
16078 0 : MI->getOperand(3).getImm() == 1 &&
16079 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16080 : // (INCH_ZPiI ZPR16:$Zdn, { 1, 1, 1, 1, 1 }, 1)
16081 : AsmString = "inch $\xFF\x01\x09";
16082 : break;
16083 : }
16084 0 : if (MI->getNumOperands() == 4 &&
16085 0 : MI->getOperand(0).isReg() &&
16086 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16087 0 : MI->getOperand(3).isImm() &&
16088 0 : MI->getOperand(3).getImm() == 1 &&
16089 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16090 : // (INCH_ZPiI ZPR16:$Zdn, sve_pred_enum:$pattern, 1)
16091 : AsmString = "inch $\xFF\x01\x09, $\xFF\x03\x0E";
16092 : break;
16093 : }
16094 : return false;
16095 : case AArch64::INCW_XPiI:
16096 0 : if (MI->getNumOperands() == 4 &&
16097 0 : MI->getOperand(0).isReg() &&
16098 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
16099 0 : MI->getOperand(2).isImm() &&
16100 0 : MI->getOperand(2).getImm() == 31 &&
16101 0 : MI->getOperand(3).isImm() &&
16102 0 : MI->getOperand(3).getImm() == 1 &&
16103 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16104 : // (INCW_XPiI GPR64:$Rdn, { 1, 1, 1, 1, 1 }, 1)
16105 : AsmString = "incw $\x01";
16106 : break;
16107 : }
16108 0 : if (MI->getNumOperands() == 4 &&
16109 0 : MI->getOperand(0).isReg() &&
16110 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
16111 0 : MI->getOperand(3).isImm() &&
16112 0 : MI->getOperand(3).getImm() == 1 &&
16113 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16114 : // (INCW_XPiI GPR64:$Rdn, sve_pred_enum:$pattern, 1)
16115 : AsmString = "incw $\x01, $\xFF\x03\x0E";
16116 : break;
16117 : }
16118 : return false;
16119 : case AArch64::INCW_ZPiI:
16120 0 : if (MI->getNumOperands() == 4 &&
16121 0 : MI->getOperand(0).isReg() &&
16122 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16123 0 : MI->getOperand(2).isImm() &&
16124 0 : MI->getOperand(2).getImm() == 31 &&
16125 0 : MI->getOperand(3).isImm() &&
16126 0 : MI->getOperand(3).getImm() == 1 &&
16127 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16128 : // (INCW_ZPiI ZPR32:$Zdn, { 1, 1, 1, 1, 1 }, 1)
16129 : AsmString = "incw $\xFF\x01\x0B";
16130 : break;
16131 : }
16132 0 : if (MI->getNumOperands() == 4 &&
16133 0 : MI->getOperand(0).isReg() &&
16134 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16135 0 : MI->getOperand(3).isImm() &&
16136 0 : MI->getOperand(3).getImm() == 1 &&
16137 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16138 : // (INCW_ZPiI ZPR32:$Zdn, sve_pred_enum:$pattern, 1)
16139 : AsmString = "incw $\xFF\x01\x0B, $\xFF\x03\x0E";
16140 : break;
16141 : }
16142 : return false;
16143 : case AArch64::INSvi16gpr:
16144 8 : if (MI->getNumOperands() == 4 &&
16145 16 : MI->getOperand(0).isReg() &&
16146 8 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
16147 16 : MI->getOperand(3).isReg() &&
16148 24 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(3).getReg()) &&
16149 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
16150 : // (INSvi16gpr V128:$dst, VectorIndexH:$idx, GPR32:$src)
16151 : AsmString = "mov.h $\xFF\x01\x0C$\xFF\x03\x19, $\x04";
16152 : break;
16153 : }
16154 : return false;
16155 : case AArch64::INSvi16lane:
16156 106 : if (MI->getNumOperands() == 5 &&
16157 212 : MI->getOperand(0).isReg() &&
16158 106 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
16159 212 : MI->getOperand(3).isReg() &&
16160 318 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(3).getReg()) &&
16161 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
16162 : // (INSvi16lane V128:$dst, VectorIndexH:$idx, V128:$src, VectorIndexH:$idx2)
16163 : AsmString = "mov.h $\xFF\x01\x0C$\xFF\x03\x19, $\xFF\x04\x0C$\xFF\x05\x19";
16164 : break;
16165 : }
16166 : return false;
16167 : case AArch64::INSvi32gpr:
16168 15 : if (MI->getNumOperands() == 4 &&
16169 30 : MI->getOperand(0).isReg() &&
16170 15 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
16171 30 : MI->getOperand(3).isReg() &&
16172 45 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(3).getReg()) &&
16173 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
16174 : // (INSvi32gpr V128:$dst, VectorIndexS:$idx, GPR32:$src)
16175 : AsmString = "mov.s $\xFF\x01\x0C$\xFF\x03\x19, $\x04";
16176 : break;
16177 : }
16178 : return false;
16179 : case AArch64::INSvi32lane:
16180 102 : if (MI->getNumOperands() == 5 &&
16181 204 : MI->getOperand(0).isReg() &&
16182 102 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
16183 204 : MI->getOperand(3).isReg() &&
16184 306 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(3).getReg()) &&
16185 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
16186 : // (INSvi32lane V128:$dst, VectorIndexS:$idx, V128:$src, VectorIndexS:$idx2)
16187 : AsmString = "mov.s $\xFF\x01\x0C$\xFF\x03\x19, $\xFF\x04\x0C$\xFF\x05\x19";
16188 : break;
16189 : }
16190 : return false;
16191 : case AArch64::INSvi64gpr:
16192 11 : if (MI->getNumOperands() == 4 &&
16193 22 : MI->getOperand(0).isReg() &&
16194 11 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
16195 22 : MI->getOperand(3).isReg() &&
16196 33 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(3).getReg()) &&
16197 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
16198 : // (INSvi64gpr V128:$dst, VectorIndexD:$idx, GPR64:$src)
16199 : AsmString = "mov.d $\xFF\x01\x0C$\xFF\x03\x19, $\x04";
16200 : break;
16201 : }
16202 : return false;
16203 : case AArch64::INSvi64lane:
16204 30 : if (MI->getNumOperands() == 5 &&
16205 60 : MI->getOperand(0).isReg() &&
16206 30 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
16207 60 : MI->getOperand(3).isReg() &&
16208 90 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(3).getReg()) &&
16209 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
16210 : // (INSvi64lane V128:$dst, VectorIndexD:$idx, V128:$src, VectorIndexD:$idx2)
16211 : AsmString = "mov.d $\xFF\x01\x0C$\xFF\x03\x19, $\xFF\x04\x0C$\xFF\x05\x19";
16212 : break;
16213 : }
16214 : return false;
16215 : case AArch64::INSvi8gpr:
16216 6 : if (MI->getNumOperands() == 4 &&
16217 12 : MI->getOperand(0).isReg() &&
16218 6 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
16219 12 : MI->getOperand(3).isReg() &&
16220 18 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(3).getReg()) &&
16221 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
16222 : // (INSvi8gpr V128:$dst, VectorIndexB:$idx, GPR32:$src)
16223 : AsmString = "mov.b $\xFF\x01\x0C$\xFF\x03\x19, $\x04";
16224 : break;
16225 : }
16226 : return false;
16227 : case AArch64::INSvi8lane:
16228 20 : if (MI->getNumOperands() == 5 &&
16229 40 : MI->getOperand(0).isReg() &&
16230 20 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
16231 40 : MI->getOperand(3).isReg() &&
16232 60 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(3).getReg()) &&
16233 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
16234 : // (INSvi8lane V128:$dst, VectorIndexB:$idx, V128:$src, VectorIndexB:$idx2)
16235 : AsmString = "mov.b $\xFF\x01\x0C$\xFF\x03\x19, $\xFF\x04\x0C$\xFF\x05\x19";
16236 : break;
16237 : }
16238 : return false;
16239 : case AArch64::IRG:
16240 0 : if (MI->getNumOperands() == 3 &&
16241 0 : MI->getOperand(0).isReg() &&
16242 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16243 0 : MI->getOperand(1).isReg() &&
16244 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
16245 0 : MI->getOperand(2).getReg() == AArch64::XZR &&
16246 : STI.getFeatureBits()[AArch64::FeatureMTE]) {
16247 : // (IRG GPR64sp:$dst, GPR64sp:$src, XZR)
16248 : AsmString = "irg $\x01, $\x02";
16249 : break;
16250 : }
16251 : return false;
16252 : case AArch64::ISB:
16253 0 : if (MI->getNumOperands() == 1 &&
16254 0 : MI->getOperand(0).isImm() &&
16255 0 : MI->getOperand(0).getImm() == 15) {
16256 : // (ISB 15)
16257 : AsmString = "isb";
16258 : break;
16259 : }
16260 : return false;
16261 : case AArch64::LD1B_D_IMM_REAL:
16262 0 : if (MI->getNumOperands() == 4 &&
16263 0 : MI->getOperand(0).isReg() &&
16264 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16265 0 : MI->getOperand(1).isReg() &&
16266 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16267 0 : MI->getOperand(2).isReg() &&
16268 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16269 0 : MI->getOperand(3).isImm() &&
16270 0 : MI->getOperand(3).getImm() == 0 &&
16271 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16272 : // (LD1B_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16273 : AsmString = "ld1b $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
16274 : break;
16275 : }
16276 : return false;
16277 : case AArch64::LD1B_H_IMM_REAL:
16278 0 : if (MI->getNumOperands() == 4 &&
16279 0 : MI->getOperand(0).isReg() &&
16280 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16281 0 : MI->getOperand(1).isReg() &&
16282 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16283 0 : MI->getOperand(2).isReg() &&
16284 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16285 0 : MI->getOperand(3).isImm() &&
16286 0 : MI->getOperand(3).getImm() == 0 &&
16287 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16288 : // (LD1B_H_IMM_REAL Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16289 : AsmString = "ld1b $\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
16290 : break;
16291 : }
16292 : return false;
16293 : case AArch64::LD1B_IMM_REAL:
16294 0 : if (MI->getNumOperands() == 4 &&
16295 0 : MI->getOperand(0).isReg() &&
16296 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16297 0 : MI->getOperand(1).isReg() &&
16298 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16299 0 : MI->getOperand(2).isReg() &&
16300 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16301 0 : MI->getOperand(3).isImm() &&
16302 0 : MI->getOperand(3).getImm() == 0 &&
16303 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16304 : // (LD1B_IMM_REAL Z_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16305 : AsmString = "ld1b $\xFF\x01\x25, $\xFF\x02\x07/z, [$\x03]";
16306 : break;
16307 : }
16308 : return false;
16309 : case AArch64::LD1B_S_IMM_REAL:
16310 0 : if (MI->getNumOperands() == 4 &&
16311 0 : MI->getOperand(0).isReg() &&
16312 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16313 0 : MI->getOperand(1).isReg() &&
16314 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16315 0 : MI->getOperand(2).isReg() &&
16316 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16317 0 : MI->getOperand(3).isImm() &&
16318 0 : MI->getOperand(3).getImm() == 0 &&
16319 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16320 : // (LD1B_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16321 : AsmString = "ld1b $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
16322 : break;
16323 : }
16324 : return false;
16325 : case AArch64::LD1D_IMM_REAL:
16326 0 : if (MI->getNumOperands() == 4 &&
16327 0 : MI->getOperand(0).isReg() &&
16328 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16329 0 : MI->getOperand(1).isReg() &&
16330 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16331 0 : MI->getOperand(2).isReg() &&
16332 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16333 0 : MI->getOperand(3).isImm() &&
16334 0 : MI->getOperand(3).getImm() == 0 &&
16335 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16336 : // (LD1D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16337 : AsmString = "ld1d $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
16338 : break;
16339 : }
16340 : return false;
16341 : case AArch64::LD1Fourv16b_POST:
16342 0 : if (MI->getNumOperands() == 4 &&
16343 0 : MI->getOperand(0).isReg() &&
16344 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16345 0 : MI->getOperand(1).isReg() &&
16346 0 : MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
16347 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
16348 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
16349 : // (LD1Fourv16b_POST GPR64sp:$Rn, VecListFour16b:$Vt, XZR)
16350 : AsmString = "ld1 $\xFF\x02\x26, [$\x01], #64";
16351 : break;
16352 : }
16353 : return false;
16354 : case AArch64::LD1Fourv1d_POST:
16355 0 : if (MI->getNumOperands() == 4 &&
16356 0 : MI->getOperand(0).isReg() &&
16357 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16358 0 : MI->getOperand(1).isReg() &&
16359 0 : MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
16360 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
16361 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
16362 : // (LD1Fourv1d_POST GPR64sp:$Rn, VecListFour1d:$Vt, XZR)
16363 : AsmString = "ld1 $\xFF\x02\x27, [$\x01], #32";
16364 : break;
16365 : }
16366 : return false;
16367 : case AArch64::LD1Fourv2d_POST:
16368 0 : if (MI->getNumOperands() == 4 &&
16369 0 : MI->getOperand(0).isReg() &&
16370 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16371 0 : MI->getOperand(1).isReg() &&
16372 0 : MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
16373 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
16374 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
16375 : // (LD1Fourv2d_POST GPR64sp:$Rn, VecListFour2d:$Vt, XZR)
16376 : AsmString = "ld1 $\xFF\x02\x28, [$\x01], #64";
16377 : break;
16378 : }
16379 : return false;
16380 : case AArch64::LD1Fourv2s_POST:
16381 0 : if (MI->getNumOperands() == 4 &&
16382 0 : MI->getOperand(0).isReg() &&
16383 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16384 0 : MI->getOperand(1).isReg() &&
16385 0 : MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
16386 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
16387 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
16388 : // (LD1Fourv2s_POST GPR64sp:$Rn, VecListFour2s:$Vt, XZR)
16389 : AsmString = "ld1 $\xFF\x02\x29, [$\x01], #32";
16390 : break;
16391 : }
16392 : return false;
16393 : case AArch64::LD1Fourv4h_POST:
16394 0 : if (MI->getNumOperands() == 4 &&
16395 0 : MI->getOperand(0).isReg() &&
16396 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16397 0 : MI->getOperand(1).isReg() &&
16398 0 : MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
16399 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
16400 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
16401 : // (LD1Fourv4h_POST GPR64sp:$Rn, VecListFour4h:$Vt, XZR)
16402 : AsmString = "ld1 $\xFF\x02\x2A, [$\x01], #32";
16403 : break;
16404 : }
16405 : return false;
16406 : case AArch64::LD1Fourv4s_POST:
16407 0 : if (MI->getNumOperands() == 4 &&
16408 0 : MI->getOperand(0).isReg() &&
16409 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16410 0 : MI->getOperand(1).isReg() &&
16411 0 : MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
16412 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
16413 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
16414 : // (LD1Fourv4s_POST GPR64sp:$Rn, VecListFour4s:$Vt, XZR)
16415 : AsmString = "ld1 $\xFF\x02\x2B, [$\x01], #64";
16416 : break;
16417 : }
16418 : return false;
16419 : case AArch64::LD1Fourv8b_POST:
16420 0 : if (MI->getNumOperands() == 4 &&
16421 0 : MI->getOperand(0).isReg() &&
16422 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16423 0 : MI->getOperand(1).isReg() &&
16424 0 : MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
16425 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
16426 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
16427 : // (LD1Fourv8b_POST GPR64sp:$Rn, VecListFour8b:$Vt, XZR)
16428 : AsmString = "ld1 $\xFF\x02\x2C, [$\x01], #32";
16429 : break;
16430 : }
16431 : return false;
16432 : case AArch64::LD1Fourv8h_POST:
16433 0 : if (MI->getNumOperands() == 4 &&
16434 0 : MI->getOperand(0).isReg() &&
16435 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16436 0 : MI->getOperand(1).isReg() &&
16437 0 : MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
16438 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
16439 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
16440 : // (LD1Fourv8h_POST GPR64sp:$Rn, VecListFour8h:$Vt, XZR)
16441 : AsmString = "ld1 $\xFF\x02\x2D, [$\x01], #64";
16442 : break;
16443 : }
16444 : return false;
16445 : case AArch64::LD1H_D_IMM_REAL:
16446 0 : if (MI->getNumOperands() == 4 &&
16447 0 : MI->getOperand(0).isReg() &&
16448 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16449 0 : MI->getOperand(1).isReg() &&
16450 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16451 0 : MI->getOperand(2).isReg() &&
16452 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16453 0 : MI->getOperand(3).isImm() &&
16454 0 : MI->getOperand(3).getImm() == 0 &&
16455 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16456 : // (LD1H_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16457 : AsmString = "ld1h $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
16458 : break;
16459 : }
16460 : return false;
16461 : case AArch64::LD1H_IMM_REAL:
16462 0 : if (MI->getNumOperands() == 4 &&
16463 0 : MI->getOperand(0).isReg() &&
16464 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16465 0 : MI->getOperand(1).isReg() &&
16466 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16467 0 : MI->getOperand(2).isReg() &&
16468 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16469 0 : MI->getOperand(3).isImm() &&
16470 0 : MI->getOperand(3).getImm() == 0 &&
16471 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16472 : // (LD1H_IMM_REAL Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16473 : AsmString = "ld1h $\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
16474 : break;
16475 : }
16476 : return false;
16477 : case AArch64::LD1H_S_IMM_REAL:
16478 0 : if (MI->getNumOperands() == 4 &&
16479 0 : MI->getOperand(0).isReg() &&
16480 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16481 0 : MI->getOperand(1).isReg() &&
16482 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16483 0 : MI->getOperand(2).isReg() &&
16484 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16485 0 : MI->getOperand(3).isImm() &&
16486 0 : MI->getOperand(3).getImm() == 0 &&
16487 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16488 : // (LD1H_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16489 : AsmString = "ld1h $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
16490 : break;
16491 : }
16492 : return false;
16493 : case AArch64::LD1Onev16b_POST:
16494 0 : if (MI->getNumOperands() == 4 &&
16495 0 : MI->getOperand(0).isReg() &&
16496 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16497 0 : MI->getOperand(1).isReg() &&
16498 0 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
16499 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
16500 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
16501 : // (LD1Onev16b_POST GPR64sp:$Rn, VecListOne16b:$Vt, XZR)
16502 : AsmString = "ld1 $\xFF\x02\x26, [$\x01], #16";
16503 : break;
16504 : }
16505 : return false;
16506 : case AArch64::LD1Onev1d_POST:
16507 0 : if (MI->getNumOperands() == 4 &&
16508 0 : MI->getOperand(0).isReg() &&
16509 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16510 0 : MI->getOperand(1).isReg() &&
16511 0 : MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
16512 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
16513 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
16514 : // (LD1Onev1d_POST GPR64sp:$Rn, VecListOne1d:$Vt, XZR)
16515 : AsmString = "ld1 $\xFF\x02\x27, [$\x01], #8";
16516 : break;
16517 : }
16518 : return false;
16519 : case AArch64::LD1Onev2d_POST:
16520 0 : if (MI->getNumOperands() == 4 &&
16521 0 : MI->getOperand(0).isReg() &&
16522 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16523 0 : MI->getOperand(1).isReg() &&
16524 0 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
16525 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
16526 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
16527 : // (LD1Onev2d_POST GPR64sp:$Rn, VecListOne2d:$Vt, XZR)
16528 : AsmString = "ld1 $\xFF\x02\x28, [$\x01], #16";
16529 : break;
16530 : }
16531 : return false;
16532 : case AArch64::LD1Onev2s_POST:
16533 0 : if (MI->getNumOperands() == 4 &&
16534 0 : MI->getOperand(0).isReg() &&
16535 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16536 0 : MI->getOperand(1).isReg() &&
16537 0 : MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
16538 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
16539 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
16540 : // (LD1Onev2s_POST GPR64sp:$Rn, VecListOne2s:$Vt, XZR)
16541 : AsmString = "ld1 $\xFF\x02\x29, [$\x01], #8";
16542 : break;
16543 : }
16544 : return false;
16545 : case AArch64::LD1Onev4h_POST:
16546 0 : if (MI->getNumOperands() == 4 &&
16547 0 : MI->getOperand(0).isReg() &&
16548 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16549 0 : MI->getOperand(1).isReg() &&
16550 0 : MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
16551 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
16552 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
16553 : // (LD1Onev4h_POST GPR64sp:$Rn, VecListOne4h:$Vt, XZR)
16554 : AsmString = "ld1 $\xFF\x02\x2A, [$\x01], #8";
16555 : break;
16556 : }
16557 : return false;
16558 : case AArch64::LD1Onev4s_POST:
16559 0 : if (MI->getNumOperands() == 4 &&
16560 0 : MI->getOperand(0).isReg() &&
16561 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16562 0 : MI->getOperand(1).isReg() &&
16563 0 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
16564 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
16565 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
16566 : // (LD1Onev4s_POST GPR64sp:$Rn, VecListOne4s:$Vt, XZR)
16567 : AsmString = "ld1 $\xFF\x02\x2B, [$\x01], #16";
16568 : break;
16569 : }
16570 : return false;
16571 : case AArch64::LD1Onev8b_POST:
16572 0 : if (MI->getNumOperands() == 4 &&
16573 0 : MI->getOperand(0).isReg() &&
16574 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16575 0 : MI->getOperand(1).isReg() &&
16576 0 : MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
16577 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
16578 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
16579 : // (LD1Onev8b_POST GPR64sp:$Rn, VecListOne8b:$Vt, XZR)
16580 : AsmString = "ld1 $\xFF\x02\x2C, [$\x01], #8";
16581 : break;
16582 : }
16583 : return false;
16584 : case AArch64::LD1Onev8h_POST:
16585 0 : if (MI->getNumOperands() == 4 &&
16586 0 : MI->getOperand(0).isReg() &&
16587 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16588 0 : MI->getOperand(1).isReg() &&
16589 0 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
16590 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
16591 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
16592 : // (LD1Onev8h_POST GPR64sp:$Rn, VecListOne8h:$Vt, XZR)
16593 : AsmString = "ld1 $\xFF\x02\x2D, [$\x01], #16";
16594 : break;
16595 : }
16596 : return false;
16597 : case AArch64::LD1RB_D_IMM:
16598 0 : if (MI->getNumOperands() == 4 &&
16599 0 : MI->getOperand(0).isReg() &&
16600 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16601 0 : MI->getOperand(1).isReg() &&
16602 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16603 0 : MI->getOperand(2).isReg() &&
16604 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16605 0 : MI->getOperand(3).isImm() &&
16606 0 : MI->getOperand(3).getImm() == 0 &&
16607 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16608 : // (LD1RB_D_IMM Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16609 : AsmString = "ld1rb $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
16610 : break;
16611 : }
16612 : return false;
16613 : case AArch64::LD1RB_H_IMM:
16614 0 : if (MI->getNumOperands() == 4 &&
16615 0 : MI->getOperand(0).isReg() &&
16616 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16617 0 : MI->getOperand(1).isReg() &&
16618 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16619 0 : MI->getOperand(2).isReg() &&
16620 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16621 0 : MI->getOperand(3).isImm() &&
16622 0 : MI->getOperand(3).getImm() == 0 &&
16623 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16624 : // (LD1RB_H_IMM Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16625 : AsmString = "ld1rb $\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
16626 : break;
16627 : }
16628 : return false;
16629 : case AArch64::LD1RB_IMM:
16630 0 : if (MI->getNumOperands() == 4 &&
16631 0 : MI->getOperand(0).isReg() &&
16632 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16633 0 : MI->getOperand(1).isReg() &&
16634 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16635 0 : MI->getOperand(2).isReg() &&
16636 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16637 0 : MI->getOperand(3).isImm() &&
16638 0 : MI->getOperand(3).getImm() == 0 &&
16639 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16640 : // (LD1RB_IMM Z_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16641 : AsmString = "ld1rb $\xFF\x01\x25, $\xFF\x02\x07/z, [$\x03]";
16642 : break;
16643 : }
16644 : return false;
16645 : case AArch64::LD1RB_S_IMM:
16646 0 : if (MI->getNumOperands() == 4 &&
16647 0 : MI->getOperand(0).isReg() &&
16648 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16649 0 : MI->getOperand(1).isReg() &&
16650 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16651 0 : MI->getOperand(2).isReg() &&
16652 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16653 0 : MI->getOperand(3).isImm() &&
16654 0 : MI->getOperand(3).getImm() == 0 &&
16655 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16656 : // (LD1RB_S_IMM Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16657 : AsmString = "ld1rb $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
16658 : break;
16659 : }
16660 : return false;
16661 : case AArch64::LD1RD_IMM:
16662 0 : if (MI->getNumOperands() == 4 &&
16663 0 : MI->getOperand(0).isReg() &&
16664 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16665 0 : MI->getOperand(1).isReg() &&
16666 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16667 0 : MI->getOperand(2).isReg() &&
16668 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16669 0 : MI->getOperand(3).isImm() &&
16670 0 : MI->getOperand(3).getImm() == 0 &&
16671 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16672 : // (LD1RD_IMM Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16673 : AsmString = "ld1rd $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
16674 : break;
16675 : }
16676 : return false;
16677 : case AArch64::LD1RH_D_IMM:
16678 0 : if (MI->getNumOperands() == 4 &&
16679 0 : MI->getOperand(0).isReg() &&
16680 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16681 0 : MI->getOperand(1).isReg() &&
16682 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16683 0 : MI->getOperand(2).isReg() &&
16684 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16685 0 : MI->getOperand(3).isImm() &&
16686 0 : MI->getOperand(3).getImm() == 0 &&
16687 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16688 : // (LD1RH_D_IMM Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16689 : AsmString = "ld1rh $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
16690 : break;
16691 : }
16692 : return false;
16693 : case AArch64::LD1RH_IMM:
16694 0 : if (MI->getNumOperands() == 4 &&
16695 0 : MI->getOperand(0).isReg() &&
16696 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16697 0 : MI->getOperand(1).isReg() &&
16698 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16699 0 : MI->getOperand(2).isReg() &&
16700 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16701 0 : MI->getOperand(3).isImm() &&
16702 0 : MI->getOperand(3).getImm() == 0 &&
16703 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16704 : // (LD1RH_IMM Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16705 : AsmString = "ld1rh $\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
16706 : break;
16707 : }
16708 : return false;
16709 : case AArch64::LD1RH_S_IMM:
16710 0 : if (MI->getNumOperands() == 4 &&
16711 0 : MI->getOperand(0).isReg() &&
16712 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16713 0 : MI->getOperand(1).isReg() &&
16714 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16715 0 : MI->getOperand(2).isReg() &&
16716 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16717 0 : MI->getOperand(3).isImm() &&
16718 0 : MI->getOperand(3).getImm() == 0 &&
16719 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16720 : // (LD1RH_S_IMM Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16721 : AsmString = "ld1rh $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
16722 : break;
16723 : }
16724 : return false;
16725 : case AArch64::LD1RQ_B_IMM:
16726 0 : if (MI->getNumOperands() == 4 &&
16727 0 : MI->getOperand(0).isReg() &&
16728 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16729 0 : MI->getOperand(1).isReg() &&
16730 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16731 0 : MI->getOperand(2).isReg() &&
16732 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16733 0 : MI->getOperand(3).isImm() &&
16734 0 : MI->getOperand(3).getImm() == 0 &&
16735 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16736 : // (LD1RQ_B_IMM Z_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16737 : AsmString = "ld1rqb $\xFF\x01\x25, $\xFF\x02\x07/z, [$\x03]";
16738 : break;
16739 : }
16740 : return false;
16741 : case AArch64::LD1RQ_D_IMM:
16742 0 : if (MI->getNumOperands() == 4 &&
16743 0 : MI->getOperand(0).isReg() &&
16744 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16745 0 : MI->getOperand(1).isReg() &&
16746 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16747 0 : MI->getOperand(2).isReg() &&
16748 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16749 0 : MI->getOperand(3).isImm() &&
16750 0 : MI->getOperand(3).getImm() == 0 &&
16751 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16752 : // (LD1RQ_D_IMM Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16753 : AsmString = "ld1rqd $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
16754 : break;
16755 : }
16756 : return false;
16757 : case AArch64::LD1RQ_H_IMM:
16758 0 : if (MI->getNumOperands() == 4 &&
16759 0 : MI->getOperand(0).isReg() &&
16760 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16761 0 : MI->getOperand(1).isReg() &&
16762 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16763 0 : MI->getOperand(2).isReg() &&
16764 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16765 0 : MI->getOperand(3).isImm() &&
16766 0 : MI->getOperand(3).getImm() == 0 &&
16767 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16768 : // (LD1RQ_H_IMM Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16769 : AsmString = "ld1rqh $\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
16770 : break;
16771 : }
16772 : return false;
16773 : case AArch64::LD1RQ_W_IMM:
16774 0 : if (MI->getNumOperands() == 4 &&
16775 0 : MI->getOperand(0).isReg() &&
16776 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16777 0 : MI->getOperand(1).isReg() &&
16778 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16779 0 : MI->getOperand(2).isReg() &&
16780 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16781 0 : MI->getOperand(3).isImm() &&
16782 0 : MI->getOperand(3).getImm() == 0 &&
16783 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16784 : // (LD1RQ_W_IMM Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16785 : AsmString = "ld1rqw $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
16786 : break;
16787 : }
16788 : return false;
16789 : case AArch64::LD1RSB_D_IMM:
16790 0 : if (MI->getNumOperands() == 4 &&
16791 0 : MI->getOperand(0).isReg() &&
16792 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16793 0 : MI->getOperand(1).isReg() &&
16794 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16795 0 : MI->getOperand(2).isReg() &&
16796 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16797 0 : MI->getOperand(3).isImm() &&
16798 0 : MI->getOperand(3).getImm() == 0 &&
16799 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16800 : // (LD1RSB_D_IMM Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16801 : AsmString = "ld1rsb $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
16802 : break;
16803 : }
16804 : return false;
16805 : case AArch64::LD1RSB_H_IMM:
16806 0 : if (MI->getNumOperands() == 4 &&
16807 0 : MI->getOperand(0).isReg() &&
16808 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16809 0 : MI->getOperand(1).isReg() &&
16810 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16811 0 : MI->getOperand(2).isReg() &&
16812 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16813 0 : MI->getOperand(3).isImm() &&
16814 0 : MI->getOperand(3).getImm() == 0 &&
16815 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16816 : // (LD1RSB_H_IMM Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16817 : AsmString = "ld1rsb $\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
16818 : break;
16819 : }
16820 : return false;
16821 : case AArch64::LD1RSB_S_IMM:
16822 0 : if (MI->getNumOperands() == 4 &&
16823 0 : MI->getOperand(0).isReg() &&
16824 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16825 0 : MI->getOperand(1).isReg() &&
16826 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16827 0 : MI->getOperand(2).isReg() &&
16828 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16829 0 : MI->getOperand(3).isImm() &&
16830 0 : MI->getOperand(3).getImm() == 0 &&
16831 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16832 : // (LD1RSB_S_IMM Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16833 : AsmString = "ld1rsb $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
16834 : break;
16835 : }
16836 : return false;
16837 : case AArch64::LD1RSH_D_IMM:
16838 0 : if (MI->getNumOperands() == 4 &&
16839 0 : MI->getOperand(0).isReg() &&
16840 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16841 0 : MI->getOperand(1).isReg() &&
16842 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16843 0 : MI->getOperand(2).isReg() &&
16844 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16845 0 : MI->getOperand(3).isImm() &&
16846 0 : MI->getOperand(3).getImm() == 0 &&
16847 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16848 : // (LD1RSH_D_IMM Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16849 : AsmString = "ld1rsh $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
16850 : break;
16851 : }
16852 : return false;
16853 : case AArch64::LD1RSH_S_IMM:
16854 0 : if (MI->getNumOperands() == 4 &&
16855 0 : MI->getOperand(0).isReg() &&
16856 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16857 0 : MI->getOperand(1).isReg() &&
16858 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16859 0 : MI->getOperand(2).isReg() &&
16860 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16861 0 : MI->getOperand(3).isImm() &&
16862 0 : MI->getOperand(3).getImm() == 0 &&
16863 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16864 : // (LD1RSH_S_IMM Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16865 : AsmString = "ld1rsh $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
16866 : break;
16867 : }
16868 : return false;
16869 : case AArch64::LD1RSW_IMM:
16870 0 : if (MI->getNumOperands() == 4 &&
16871 0 : MI->getOperand(0).isReg() &&
16872 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16873 0 : MI->getOperand(1).isReg() &&
16874 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16875 0 : MI->getOperand(2).isReg() &&
16876 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16877 0 : MI->getOperand(3).isImm() &&
16878 0 : MI->getOperand(3).getImm() == 0 &&
16879 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16880 : // (LD1RSW_IMM Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16881 : AsmString = "ld1rsw $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
16882 : break;
16883 : }
16884 : return false;
16885 : case AArch64::LD1RW_D_IMM:
16886 0 : if (MI->getNumOperands() == 4 &&
16887 0 : MI->getOperand(0).isReg() &&
16888 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16889 0 : MI->getOperand(1).isReg() &&
16890 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16891 0 : MI->getOperand(2).isReg() &&
16892 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16893 0 : MI->getOperand(3).isImm() &&
16894 0 : MI->getOperand(3).getImm() == 0 &&
16895 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16896 : // (LD1RW_D_IMM Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16897 : AsmString = "ld1rw $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
16898 : break;
16899 : }
16900 : return false;
16901 : case AArch64::LD1RW_IMM:
16902 0 : if (MI->getNumOperands() == 4 &&
16903 0 : MI->getOperand(0).isReg() &&
16904 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
16905 0 : MI->getOperand(1).isReg() &&
16906 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
16907 0 : MI->getOperand(2).isReg() &&
16908 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
16909 0 : MI->getOperand(3).isImm() &&
16910 0 : MI->getOperand(3).getImm() == 0 &&
16911 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
16912 : // (LD1RW_IMM Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
16913 : AsmString = "ld1rw $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
16914 : break;
16915 : }
16916 : return false;
16917 : case AArch64::LD1Rv16b_POST:
16918 0 : if (MI->getNumOperands() == 4 &&
16919 0 : MI->getOperand(0).isReg() &&
16920 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16921 0 : MI->getOperand(1).isReg() &&
16922 0 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
16923 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
16924 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
16925 : // (LD1Rv16b_POST GPR64sp:$Rn, VecListOne16b:$Vt, XZR)
16926 : AsmString = "ld1r $\xFF\x02\x26, [$\x01], #1";
16927 : break;
16928 : }
16929 : return false;
16930 : case AArch64::LD1Rv1d_POST:
16931 0 : if (MI->getNumOperands() == 4 &&
16932 0 : MI->getOperand(0).isReg() &&
16933 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16934 0 : MI->getOperand(1).isReg() &&
16935 0 : MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
16936 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
16937 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
16938 : // (LD1Rv1d_POST GPR64sp:$Rn, VecListOne1d:$Vt, XZR)
16939 : AsmString = "ld1r $\xFF\x02\x27, [$\x01], #8";
16940 : break;
16941 : }
16942 : return false;
16943 : case AArch64::LD1Rv2d_POST:
16944 0 : if (MI->getNumOperands() == 4 &&
16945 0 : MI->getOperand(0).isReg() &&
16946 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16947 0 : MI->getOperand(1).isReg() &&
16948 0 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
16949 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
16950 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
16951 : // (LD1Rv2d_POST GPR64sp:$Rn, VecListOne2d:$Vt, XZR)
16952 : AsmString = "ld1r $\xFF\x02\x28, [$\x01], #8";
16953 : break;
16954 : }
16955 : return false;
16956 : case AArch64::LD1Rv2s_POST:
16957 0 : if (MI->getNumOperands() == 4 &&
16958 0 : MI->getOperand(0).isReg() &&
16959 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16960 0 : MI->getOperand(1).isReg() &&
16961 0 : MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
16962 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
16963 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
16964 : // (LD1Rv2s_POST GPR64sp:$Rn, VecListOne2s:$Vt, XZR)
16965 : AsmString = "ld1r $\xFF\x02\x29, [$\x01], #4";
16966 : break;
16967 : }
16968 : return false;
16969 : case AArch64::LD1Rv4h_POST:
16970 0 : if (MI->getNumOperands() == 4 &&
16971 0 : MI->getOperand(0).isReg() &&
16972 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16973 0 : MI->getOperand(1).isReg() &&
16974 0 : MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
16975 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
16976 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
16977 : // (LD1Rv4h_POST GPR64sp:$Rn, VecListOne4h:$Vt, XZR)
16978 : AsmString = "ld1r $\xFF\x02\x2A, [$\x01], #2";
16979 : break;
16980 : }
16981 : return false;
16982 : case AArch64::LD1Rv4s_POST:
16983 0 : if (MI->getNumOperands() == 4 &&
16984 0 : MI->getOperand(0).isReg() &&
16985 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16986 0 : MI->getOperand(1).isReg() &&
16987 0 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
16988 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
16989 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
16990 : // (LD1Rv4s_POST GPR64sp:$Rn, VecListOne4s:$Vt, XZR)
16991 : AsmString = "ld1r $\xFF\x02\x2B, [$\x01], #4";
16992 : break;
16993 : }
16994 : return false;
16995 : case AArch64::LD1Rv8b_POST:
16996 0 : if (MI->getNumOperands() == 4 &&
16997 0 : MI->getOperand(0).isReg() &&
16998 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
16999 0 : MI->getOperand(1).isReg() &&
17000 0 : MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
17001 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17002 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17003 : // (LD1Rv8b_POST GPR64sp:$Rn, VecListOne8b:$Vt, XZR)
17004 : AsmString = "ld1r $\xFF\x02\x2C, [$\x01], #1";
17005 : break;
17006 : }
17007 : return false;
17008 : case AArch64::LD1Rv8h_POST:
17009 0 : if (MI->getNumOperands() == 4 &&
17010 0 : MI->getOperand(0).isReg() &&
17011 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17012 0 : MI->getOperand(1).isReg() &&
17013 0 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
17014 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17015 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17016 : // (LD1Rv8h_POST GPR64sp:$Rn, VecListOne8h:$Vt, XZR)
17017 : AsmString = "ld1r $\xFF\x02\x2D, [$\x01], #2";
17018 : break;
17019 : }
17020 : return false;
17021 : case AArch64::LD1SB_D_IMM_REAL:
17022 0 : if (MI->getNumOperands() == 4 &&
17023 0 : MI->getOperand(0).isReg() &&
17024 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
17025 0 : MI->getOperand(1).isReg() &&
17026 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
17027 0 : MI->getOperand(2).isReg() &&
17028 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
17029 0 : MI->getOperand(3).isImm() &&
17030 0 : MI->getOperand(3).getImm() == 0 &&
17031 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
17032 : // (LD1SB_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
17033 : AsmString = "ld1sb $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
17034 : break;
17035 : }
17036 : return false;
17037 : case AArch64::LD1SB_H_IMM_REAL:
17038 0 : if (MI->getNumOperands() == 4 &&
17039 0 : MI->getOperand(0).isReg() &&
17040 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
17041 0 : MI->getOperand(1).isReg() &&
17042 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
17043 0 : MI->getOperand(2).isReg() &&
17044 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
17045 0 : MI->getOperand(3).isImm() &&
17046 0 : MI->getOperand(3).getImm() == 0 &&
17047 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
17048 : // (LD1SB_H_IMM_REAL Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
17049 : AsmString = "ld1sb $\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
17050 : break;
17051 : }
17052 : return false;
17053 : case AArch64::LD1SB_S_IMM_REAL:
17054 0 : if (MI->getNumOperands() == 4 &&
17055 0 : MI->getOperand(0).isReg() &&
17056 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
17057 0 : MI->getOperand(1).isReg() &&
17058 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
17059 0 : MI->getOperand(2).isReg() &&
17060 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
17061 0 : MI->getOperand(3).isImm() &&
17062 0 : MI->getOperand(3).getImm() == 0 &&
17063 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
17064 : // (LD1SB_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
17065 : AsmString = "ld1sb $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
17066 : break;
17067 : }
17068 : return false;
17069 : case AArch64::LD1SH_D_IMM_REAL:
17070 0 : if (MI->getNumOperands() == 4 &&
17071 0 : MI->getOperand(0).isReg() &&
17072 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
17073 0 : MI->getOperand(1).isReg() &&
17074 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
17075 0 : MI->getOperand(2).isReg() &&
17076 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
17077 0 : MI->getOperand(3).isImm() &&
17078 0 : MI->getOperand(3).getImm() == 0 &&
17079 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
17080 : // (LD1SH_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
17081 : AsmString = "ld1sh $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
17082 : break;
17083 : }
17084 : return false;
17085 : case AArch64::LD1SH_S_IMM_REAL:
17086 0 : if (MI->getNumOperands() == 4 &&
17087 0 : MI->getOperand(0).isReg() &&
17088 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
17089 0 : MI->getOperand(1).isReg() &&
17090 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
17091 0 : MI->getOperand(2).isReg() &&
17092 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
17093 0 : MI->getOperand(3).isImm() &&
17094 0 : MI->getOperand(3).getImm() == 0 &&
17095 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
17096 : // (LD1SH_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
17097 : AsmString = "ld1sh $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
17098 : break;
17099 : }
17100 : return false;
17101 : case AArch64::LD1SW_D_IMM_REAL:
17102 0 : if (MI->getNumOperands() == 4 &&
17103 0 : MI->getOperand(0).isReg() &&
17104 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
17105 0 : MI->getOperand(1).isReg() &&
17106 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
17107 0 : MI->getOperand(2).isReg() &&
17108 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
17109 0 : MI->getOperand(3).isImm() &&
17110 0 : MI->getOperand(3).getImm() == 0 &&
17111 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
17112 : // (LD1SW_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
17113 : AsmString = "ld1sw $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
17114 : break;
17115 : }
17116 : return false;
17117 : case AArch64::LD1Threev16b_POST:
17118 0 : if (MI->getNumOperands() == 4 &&
17119 0 : MI->getOperand(0).isReg() &&
17120 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17121 0 : MI->getOperand(1).isReg() &&
17122 0 : MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
17123 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17124 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17125 : // (LD1Threev16b_POST GPR64sp:$Rn, VecListThree16b:$Vt, XZR)
17126 : AsmString = "ld1 $\xFF\x02\x26, [$\x01], #48";
17127 : break;
17128 : }
17129 : return false;
17130 : case AArch64::LD1Threev1d_POST:
17131 0 : if (MI->getNumOperands() == 4 &&
17132 0 : MI->getOperand(0).isReg() &&
17133 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17134 0 : MI->getOperand(1).isReg() &&
17135 0 : MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
17136 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17137 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17138 : // (LD1Threev1d_POST GPR64sp:$Rn, VecListThree1d:$Vt, XZR)
17139 : AsmString = "ld1 $\xFF\x02\x27, [$\x01], #24";
17140 : break;
17141 : }
17142 : return false;
17143 : case AArch64::LD1Threev2d_POST:
17144 0 : if (MI->getNumOperands() == 4 &&
17145 0 : MI->getOperand(0).isReg() &&
17146 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17147 0 : MI->getOperand(1).isReg() &&
17148 0 : MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
17149 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17150 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17151 : // (LD1Threev2d_POST GPR64sp:$Rn, VecListThree2d:$Vt, XZR)
17152 : AsmString = "ld1 $\xFF\x02\x28, [$\x01], #48";
17153 : break;
17154 : }
17155 : return false;
17156 : case AArch64::LD1Threev2s_POST:
17157 0 : if (MI->getNumOperands() == 4 &&
17158 0 : MI->getOperand(0).isReg() &&
17159 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17160 0 : MI->getOperand(1).isReg() &&
17161 0 : MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
17162 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17163 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17164 : // (LD1Threev2s_POST GPR64sp:$Rn, VecListThree2s:$Vt, XZR)
17165 : AsmString = "ld1 $\xFF\x02\x29, [$\x01], #24";
17166 : break;
17167 : }
17168 : return false;
17169 : case AArch64::LD1Threev4h_POST:
17170 0 : if (MI->getNumOperands() == 4 &&
17171 0 : MI->getOperand(0).isReg() &&
17172 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17173 0 : MI->getOperand(1).isReg() &&
17174 0 : MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
17175 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17176 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17177 : // (LD1Threev4h_POST GPR64sp:$Rn, VecListThree4h:$Vt, XZR)
17178 : AsmString = "ld1 $\xFF\x02\x2A, [$\x01], #24";
17179 : break;
17180 : }
17181 : return false;
17182 : case AArch64::LD1Threev4s_POST:
17183 0 : if (MI->getNumOperands() == 4 &&
17184 0 : MI->getOperand(0).isReg() &&
17185 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17186 0 : MI->getOperand(1).isReg() &&
17187 0 : MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
17188 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17189 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17190 : // (LD1Threev4s_POST GPR64sp:$Rn, VecListThree4s:$Vt, XZR)
17191 : AsmString = "ld1 $\xFF\x02\x2B, [$\x01], #48";
17192 : break;
17193 : }
17194 : return false;
17195 : case AArch64::LD1Threev8b_POST:
17196 0 : if (MI->getNumOperands() == 4 &&
17197 0 : MI->getOperand(0).isReg() &&
17198 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17199 0 : MI->getOperand(1).isReg() &&
17200 0 : MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
17201 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17202 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17203 : // (LD1Threev8b_POST GPR64sp:$Rn, VecListThree8b:$Vt, XZR)
17204 : AsmString = "ld1 $\xFF\x02\x2C, [$\x01], #24";
17205 : break;
17206 : }
17207 : return false;
17208 : case AArch64::LD1Threev8h_POST:
17209 0 : if (MI->getNumOperands() == 4 &&
17210 0 : MI->getOperand(0).isReg() &&
17211 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17212 0 : MI->getOperand(1).isReg() &&
17213 0 : MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
17214 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17215 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17216 : // (LD1Threev8h_POST GPR64sp:$Rn, VecListThree8h:$Vt, XZR)
17217 : AsmString = "ld1 $\xFF\x02\x2D, [$\x01], #48";
17218 : break;
17219 : }
17220 : return false;
17221 : case AArch64::LD1Twov16b_POST:
17222 0 : if (MI->getNumOperands() == 4 &&
17223 0 : MI->getOperand(0).isReg() &&
17224 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17225 0 : MI->getOperand(1).isReg() &&
17226 0 : MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
17227 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17228 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17229 : // (LD1Twov16b_POST GPR64sp:$Rn, VecListTwo16b:$Vt, XZR)
17230 : AsmString = "ld1 $\xFF\x02\x26, [$\x01], #32";
17231 : break;
17232 : }
17233 : return false;
17234 : case AArch64::LD1Twov1d_POST:
17235 0 : if (MI->getNumOperands() == 4 &&
17236 0 : MI->getOperand(0).isReg() &&
17237 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17238 0 : MI->getOperand(1).isReg() &&
17239 0 : MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
17240 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17241 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17242 : // (LD1Twov1d_POST GPR64sp:$Rn, VecListTwo1d:$Vt, XZR)
17243 : AsmString = "ld1 $\xFF\x02\x27, [$\x01], #16";
17244 : break;
17245 : }
17246 : return false;
17247 : case AArch64::LD1Twov2d_POST:
17248 0 : if (MI->getNumOperands() == 4 &&
17249 0 : MI->getOperand(0).isReg() &&
17250 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17251 0 : MI->getOperand(1).isReg() &&
17252 0 : MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
17253 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17254 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17255 : // (LD1Twov2d_POST GPR64sp:$Rn, VecListTwo2d:$Vt, XZR)
17256 : AsmString = "ld1 $\xFF\x02\x28, [$\x01], #32";
17257 : break;
17258 : }
17259 : return false;
17260 : case AArch64::LD1Twov2s_POST:
17261 0 : if (MI->getNumOperands() == 4 &&
17262 0 : MI->getOperand(0).isReg() &&
17263 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17264 0 : MI->getOperand(1).isReg() &&
17265 0 : MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
17266 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17267 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17268 : // (LD1Twov2s_POST GPR64sp:$Rn, VecListTwo2s:$Vt, XZR)
17269 : AsmString = "ld1 $\xFF\x02\x29, [$\x01], #16";
17270 : break;
17271 : }
17272 : return false;
17273 : case AArch64::LD1Twov4h_POST:
17274 0 : if (MI->getNumOperands() == 4 &&
17275 0 : MI->getOperand(0).isReg() &&
17276 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17277 0 : MI->getOperand(1).isReg() &&
17278 0 : MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
17279 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17280 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17281 : // (LD1Twov4h_POST GPR64sp:$Rn, VecListTwo4h:$Vt, XZR)
17282 : AsmString = "ld1 $\xFF\x02\x2A, [$\x01], #16";
17283 : break;
17284 : }
17285 : return false;
17286 : case AArch64::LD1Twov4s_POST:
17287 0 : if (MI->getNumOperands() == 4 &&
17288 0 : MI->getOperand(0).isReg() &&
17289 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17290 0 : MI->getOperand(1).isReg() &&
17291 0 : MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
17292 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17293 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17294 : // (LD1Twov4s_POST GPR64sp:$Rn, VecListTwo4s:$Vt, XZR)
17295 : AsmString = "ld1 $\xFF\x02\x2B, [$\x01], #32";
17296 : break;
17297 : }
17298 : return false;
17299 : case AArch64::LD1Twov8b_POST:
17300 0 : if (MI->getNumOperands() == 4 &&
17301 0 : MI->getOperand(0).isReg() &&
17302 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17303 0 : MI->getOperand(1).isReg() &&
17304 0 : MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
17305 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17306 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17307 : // (LD1Twov8b_POST GPR64sp:$Rn, VecListTwo8b:$Vt, XZR)
17308 : AsmString = "ld1 $\xFF\x02\x2C, [$\x01], #16";
17309 : break;
17310 : }
17311 : return false;
17312 : case AArch64::LD1Twov8h_POST:
17313 0 : if (MI->getNumOperands() == 4 &&
17314 0 : MI->getOperand(0).isReg() &&
17315 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17316 0 : MI->getOperand(1).isReg() &&
17317 0 : MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
17318 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17319 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17320 : // (LD1Twov8h_POST GPR64sp:$Rn, VecListTwo8h:$Vt, XZR)
17321 : AsmString = "ld1 $\xFF\x02\x2D, [$\x01], #32";
17322 : break;
17323 : }
17324 : return false;
17325 : case AArch64::LD1W_D_IMM_REAL:
17326 0 : if (MI->getNumOperands() == 4 &&
17327 0 : MI->getOperand(0).isReg() &&
17328 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
17329 0 : MI->getOperand(1).isReg() &&
17330 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
17331 0 : MI->getOperand(2).isReg() &&
17332 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
17333 0 : MI->getOperand(3).isImm() &&
17334 0 : MI->getOperand(3).getImm() == 0 &&
17335 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
17336 : // (LD1W_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
17337 : AsmString = "ld1w $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
17338 : break;
17339 : }
17340 : return false;
17341 : case AArch64::LD1W_IMM_REAL:
17342 0 : if (MI->getNumOperands() == 4 &&
17343 0 : MI->getOperand(0).isReg() &&
17344 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
17345 0 : MI->getOperand(1).isReg() &&
17346 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
17347 0 : MI->getOperand(2).isReg() &&
17348 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
17349 0 : MI->getOperand(3).isImm() &&
17350 0 : MI->getOperand(3).getImm() == 0 &&
17351 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
17352 : // (LD1W_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
17353 : AsmString = "ld1w $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
17354 : break;
17355 : }
17356 : return false;
17357 : case AArch64::LD1i16_POST:
17358 0 : if (MI->getNumOperands() == 6 &&
17359 0 : MI->getOperand(0).isReg() &&
17360 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17361 0 : MI->getOperand(1).isReg() &&
17362 0 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
17363 0 : MI->getOperand(5).getReg() == AArch64::XZR &&
17364 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17365 : // (LD1i16_POST GPR64sp:$Rn, VecListOneh:$Vt, VectorIndexH:$idx, XZR)
17366 : AsmString = "ld1 $\xFF\x02\x2E$\xFF\x04\x19, [$\x01], #2";
17367 : break;
17368 : }
17369 : return false;
17370 : case AArch64::LD1i32_POST:
17371 0 : if (MI->getNumOperands() == 6 &&
17372 0 : MI->getOperand(0).isReg() &&
17373 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17374 0 : MI->getOperand(1).isReg() &&
17375 0 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
17376 0 : MI->getOperand(5).getReg() == AArch64::XZR &&
17377 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17378 : // (LD1i32_POST GPR64sp:$Rn, VecListOnes:$Vt, VectorIndexS:$idx, XZR)
17379 : AsmString = "ld1 $\xFF\x02\x2F$\xFF\x04\x19, [$\x01], #4";
17380 : break;
17381 : }
17382 : return false;
17383 : case AArch64::LD1i64_POST:
17384 0 : if (MI->getNumOperands() == 6 &&
17385 0 : MI->getOperand(0).isReg() &&
17386 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17387 0 : MI->getOperand(1).isReg() &&
17388 0 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
17389 0 : MI->getOperand(5).getReg() == AArch64::XZR &&
17390 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17391 : // (LD1i64_POST GPR64sp:$Rn, VecListOned:$Vt, VectorIndexD:$idx, XZR)
17392 : AsmString = "ld1 $\xFF\x02\x30$\xFF\x04\x19, [$\x01], #8";
17393 : break;
17394 : }
17395 : return false;
17396 : case AArch64::LD1i8_POST:
17397 0 : if (MI->getNumOperands() == 6 &&
17398 0 : MI->getOperand(0).isReg() &&
17399 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17400 0 : MI->getOperand(1).isReg() &&
17401 0 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
17402 0 : MI->getOperand(5).getReg() == AArch64::XZR &&
17403 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17404 : // (LD1i8_POST GPR64sp:$Rn, VecListOneb:$Vt, VectorIndexB:$idx, XZR)
17405 : AsmString = "ld1 $\xFF\x02\x31$\xFF\x04\x19, [$\x01], #1";
17406 : break;
17407 : }
17408 : return false;
17409 : case AArch64::LD2B_IMM:
17410 0 : if (MI->getNumOperands() == 4 &&
17411 0 : MI->getOperand(0).isReg() &&
17412 0 : MRI.getRegClass(AArch64::ZPR2RegClassID).contains(MI->getOperand(0).getReg()) &&
17413 0 : MI->getOperand(1).isReg() &&
17414 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
17415 0 : MI->getOperand(2).isReg() &&
17416 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
17417 0 : MI->getOperand(3).isImm() &&
17418 0 : MI->getOperand(3).getImm() == 0 &&
17419 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
17420 : // (LD2B_IMM ZZ_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
17421 : AsmString = "ld2b $\xFF\x01\x25, $\xFF\x02\x07/z, [$\x03]";
17422 : break;
17423 : }
17424 : return false;
17425 : case AArch64::LD2D_IMM:
17426 0 : if (MI->getNumOperands() == 4 &&
17427 0 : MI->getOperand(0).isReg() &&
17428 0 : MRI.getRegClass(AArch64::ZPR2RegClassID).contains(MI->getOperand(0).getReg()) &&
17429 0 : MI->getOperand(1).isReg() &&
17430 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
17431 0 : MI->getOperand(2).isReg() &&
17432 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
17433 0 : MI->getOperand(3).isImm() &&
17434 0 : MI->getOperand(3).getImm() == 0 &&
17435 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
17436 : // (LD2D_IMM ZZ_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
17437 : AsmString = "ld2d $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
17438 : break;
17439 : }
17440 : return false;
17441 : case AArch64::LD2H_IMM:
17442 0 : if (MI->getNumOperands() == 4 &&
17443 0 : MI->getOperand(0).isReg() &&
17444 0 : MRI.getRegClass(AArch64::ZPR2RegClassID).contains(MI->getOperand(0).getReg()) &&
17445 0 : MI->getOperand(1).isReg() &&
17446 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
17447 0 : MI->getOperand(2).isReg() &&
17448 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
17449 0 : MI->getOperand(3).isImm() &&
17450 0 : MI->getOperand(3).getImm() == 0 &&
17451 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
17452 : // (LD2H_IMM ZZ_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
17453 : AsmString = "ld2h $\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
17454 : break;
17455 : }
17456 : return false;
17457 : case AArch64::LD2Rv16b_POST:
17458 0 : if (MI->getNumOperands() == 4 &&
17459 0 : MI->getOperand(0).isReg() &&
17460 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17461 0 : MI->getOperand(1).isReg() &&
17462 0 : MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
17463 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17464 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17465 : // (LD2Rv16b_POST GPR64sp:$Rn, VecListTwo16b:$Vt, XZR)
17466 : AsmString = "ld2r $\xFF\x02\x26, [$\x01], #2";
17467 : break;
17468 : }
17469 : return false;
17470 : case AArch64::LD2Rv1d_POST:
17471 0 : if (MI->getNumOperands() == 4 &&
17472 0 : MI->getOperand(0).isReg() &&
17473 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17474 0 : MI->getOperand(1).isReg() &&
17475 0 : MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
17476 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17477 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17478 : // (LD2Rv1d_POST GPR64sp:$Rn, VecListTwo1d:$Vt, XZR)
17479 : AsmString = "ld2r $\xFF\x02\x27, [$\x01], #16";
17480 : break;
17481 : }
17482 : return false;
17483 : case AArch64::LD2Rv2d_POST:
17484 0 : if (MI->getNumOperands() == 4 &&
17485 0 : MI->getOperand(0).isReg() &&
17486 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17487 0 : MI->getOperand(1).isReg() &&
17488 0 : MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
17489 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17490 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17491 : // (LD2Rv2d_POST GPR64sp:$Rn, VecListTwo2d:$Vt, XZR)
17492 : AsmString = "ld2r $\xFF\x02\x28, [$\x01], #16";
17493 : break;
17494 : }
17495 : return false;
17496 : case AArch64::LD2Rv2s_POST:
17497 0 : if (MI->getNumOperands() == 4 &&
17498 0 : MI->getOperand(0).isReg() &&
17499 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17500 0 : MI->getOperand(1).isReg() &&
17501 0 : MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
17502 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17503 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17504 : // (LD2Rv2s_POST GPR64sp:$Rn, VecListTwo2s:$Vt, XZR)
17505 : AsmString = "ld2r $\xFF\x02\x29, [$\x01], #8";
17506 : break;
17507 : }
17508 : return false;
17509 : case AArch64::LD2Rv4h_POST:
17510 0 : if (MI->getNumOperands() == 4 &&
17511 0 : MI->getOperand(0).isReg() &&
17512 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17513 0 : MI->getOperand(1).isReg() &&
17514 0 : MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
17515 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17516 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17517 : // (LD2Rv4h_POST GPR64sp:$Rn, VecListTwo4h:$Vt, XZR)
17518 : AsmString = "ld2r $\xFF\x02\x2A, [$\x01], #4";
17519 : break;
17520 : }
17521 : return false;
17522 : case AArch64::LD2Rv4s_POST:
17523 0 : if (MI->getNumOperands() == 4 &&
17524 0 : MI->getOperand(0).isReg() &&
17525 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17526 0 : MI->getOperand(1).isReg() &&
17527 0 : MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
17528 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17529 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17530 : // (LD2Rv4s_POST GPR64sp:$Rn, VecListTwo4s:$Vt, XZR)
17531 : AsmString = "ld2r $\xFF\x02\x2B, [$\x01], #8";
17532 : break;
17533 : }
17534 : return false;
17535 : case AArch64::LD2Rv8b_POST:
17536 0 : if (MI->getNumOperands() == 4 &&
17537 0 : MI->getOperand(0).isReg() &&
17538 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17539 0 : MI->getOperand(1).isReg() &&
17540 0 : MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
17541 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17542 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17543 : // (LD2Rv8b_POST GPR64sp:$Rn, VecListTwo8b:$Vt, XZR)
17544 : AsmString = "ld2r $\xFF\x02\x2C, [$\x01], #2";
17545 : break;
17546 : }
17547 : return false;
17548 : case AArch64::LD2Rv8h_POST:
17549 0 : if (MI->getNumOperands() == 4 &&
17550 0 : MI->getOperand(0).isReg() &&
17551 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17552 0 : MI->getOperand(1).isReg() &&
17553 0 : MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
17554 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17555 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17556 : // (LD2Rv8h_POST GPR64sp:$Rn, VecListTwo8h:$Vt, XZR)
17557 : AsmString = "ld2r $\xFF\x02\x2D, [$\x01], #4";
17558 : break;
17559 : }
17560 : return false;
17561 : case AArch64::LD2Twov16b_POST:
17562 0 : if (MI->getNumOperands() == 4 &&
17563 0 : MI->getOperand(0).isReg() &&
17564 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17565 0 : MI->getOperand(1).isReg() &&
17566 0 : MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
17567 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17568 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17569 : // (LD2Twov16b_POST GPR64sp:$Rn, VecListTwo16b:$Vt, XZR)
17570 : AsmString = "ld2 $\xFF\x02\x26, [$\x01], #32";
17571 : break;
17572 : }
17573 : return false;
17574 : case AArch64::LD2Twov2d_POST:
17575 0 : if (MI->getNumOperands() == 4 &&
17576 0 : MI->getOperand(0).isReg() &&
17577 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17578 0 : MI->getOperand(1).isReg() &&
17579 0 : MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
17580 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17581 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17582 : // (LD2Twov2d_POST GPR64sp:$Rn, VecListTwo2d:$Vt, XZR)
17583 : AsmString = "ld2 $\xFF\x02\x28, [$\x01], #32";
17584 : break;
17585 : }
17586 : return false;
17587 : case AArch64::LD2Twov2s_POST:
17588 0 : if (MI->getNumOperands() == 4 &&
17589 0 : MI->getOperand(0).isReg() &&
17590 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17591 0 : MI->getOperand(1).isReg() &&
17592 0 : MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
17593 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17594 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17595 : // (LD2Twov2s_POST GPR64sp:$Rn, VecListTwo2s:$Vt, XZR)
17596 : AsmString = "ld2 $\xFF\x02\x29, [$\x01], #16";
17597 : break;
17598 : }
17599 : return false;
17600 : case AArch64::LD2Twov4h_POST:
17601 0 : if (MI->getNumOperands() == 4 &&
17602 0 : MI->getOperand(0).isReg() &&
17603 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17604 0 : MI->getOperand(1).isReg() &&
17605 0 : MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
17606 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17607 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17608 : // (LD2Twov4h_POST GPR64sp:$Rn, VecListTwo4h:$Vt, XZR)
17609 : AsmString = "ld2 $\xFF\x02\x2A, [$\x01], #16";
17610 : break;
17611 : }
17612 : return false;
17613 : case AArch64::LD2Twov4s_POST:
17614 0 : if (MI->getNumOperands() == 4 &&
17615 0 : MI->getOperand(0).isReg() &&
17616 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17617 0 : MI->getOperand(1).isReg() &&
17618 0 : MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
17619 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17620 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17621 : // (LD2Twov4s_POST GPR64sp:$Rn, VecListTwo4s:$Vt, XZR)
17622 : AsmString = "ld2 $\xFF\x02\x2B, [$\x01], #32";
17623 : break;
17624 : }
17625 : return false;
17626 : case AArch64::LD2Twov8b_POST:
17627 0 : if (MI->getNumOperands() == 4 &&
17628 0 : MI->getOperand(0).isReg() &&
17629 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17630 0 : MI->getOperand(1).isReg() &&
17631 0 : MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
17632 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17633 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17634 : // (LD2Twov8b_POST GPR64sp:$Rn, VecListTwo8b:$Vt, XZR)
17635 : AsmString = "ld2 $\xFF\x02\x2C, [$\x01], #16";
17636 : break;
17637 : }
17638 : return false;
17639 : case AArch64::LD2Twov8h_POST:
17640 0 : if (MI->getNumOperands() == 4 &&
17641 0 : MI->getOperand(0).isReg() &&
17642 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17643 0 : MI->getOperand(1).isReg() &&
17644 0 : MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
17645 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17646 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17647 : // (LD2Twov8h_POST GPR64sp:$Rn, VecListTwo8h:$Vt, XZR)
17648 : AsmString = "ld2 $\xFF\x02\x2D, [$\x01], #32";
17649 : break;
17650 : }
17651 : return false;
17652 : case AArch64::LD2W_IMM:
17653 0 : if (MI->getNumOperands() == 4 &&
17654 0 : MI->getOperand(0).isReg() &&
17655 0 : MRI.getRegClass(AArch64::ZPR2RegClassID).contains(MI->getOperand(0).getReg()) &&
17656 0 : MI->getOperand(1).isReg() &&
17657 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
17658 0 : MI->getOperand(2).isReg() &&
17659 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
17660 0 : MI->getOperand(3).isImm() &&
17661 0 : MI->getOperand(3).getImm() == 0 &&
17662 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
17663 : // (LD2W_IMM ZZ_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
17664 : AsmString = "ld2w $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
17665 : break;
17666 : }
17667 : return false;
17668 : case AArch64::LD2i16_POST:
17669 0 : if (MI->getNumOperands() == 6 &&
17670 0 : MI->getOperand(0).isReg() &&
17671 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17672 0 : MI->getOperand(1).isReg() &&
17673 0 : MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
17674 0 : MI->getOperand(5).getReg() == AArch64::XZR &&
17675 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17676 : // (LD2i16_POST GPR64sp:$Rn, VecListTwoh:$Vt, VectorIndexH:$idx, XZR)
17677 : AsmString = "ld2 $\xFF\x02\x2E$\xFF\x04\x19, [$\x01], #4";
17678 : break;
17679 : }
17680 : return false;
17681 : case AArch64::LD2i32_POST:
17682 0 : if (MI->getNumOperands() == 6 &&
17683 0 : MI->getOperand(0).isReg() &&
17684 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17685 0 : MI->getOperand(1).isReg() &&
17686 0 : MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
17687 0 : MI->getOperand(5).getReg() == AArch64::XZR &&
17688 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17689 : // (LD2i32_POST GPR64sp:$Rn, VecListTwos:$Vt, VectorIndexS:$idx, XZR)
17690 : AsmString = "ld2 $\xFF\x02\x2F$\xFF\x04\x19, [$\x01], #8";
17691 : break;
17692 : }
17693 : return false;
17694 : case AArch64::LD2i64_POST:
17695 0 : if (MI->getNumOperands() == 6 &&
17696 0 : MI->getOperand(0).isReg() &&
17697 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17698 0 : MI->getOperand(1).isReg() &&
17699 0 : MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
17700 0 : MI->getOperand(5).getReg() == AArch64::XZR &&
17701 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17702 : // (LD2i64_POST GPR64sp:$Rn, VecListTwod:$Vt, VectorIndexD:$idx, XZR)
17703 : AsmString = "ld2 $\xFF\x02\x30$\xFF\x04\x19, [$\x01], #16";
17704 : break;
17705 : }
17706 : return false;
17707 : case AArch64::LD2i8_POST:
17708 0 : if (MI->getNumOperands() == 6 &&
17709 0 : MI->getOperand(0).isReg() &&
17710 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17711 0 : MI->getOperand(1).isReg() &&
17712 0 : MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
17713 0 : MI->getOperand(5).getReg() == AArch64::XZR &&
17714 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17715 : // (LD2i8_POST GPR64sp:$Rn, VecListTwob:$Vt, VectorIndexB:$idx, XZR)
17716 : AsmString = "ld2 $\xFF\x02\x31$\xFF\x04\x19, [$\x01], #2";
17717 : break;
17718 : }
17719 : return false;
17720 : case AArch64::LD3B_IMM:
17721 0 : if (MI->getNumOperands() == 4 &&
17722 0 : MI->getOperand(0).isReg() &&
17723 0 : MRI.getRegClass(AArch64::ZPR3RegClassID).contains(MI->getOperand(0).getReg()) &&
17724 0 : MI->getOperand(1).isReg() &&
17725 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
17726 0 : MI->getOperand(2).isReg() &&
17727 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
17728 0 : MI->getOperand(3).isImm() &&
17729 0 : MI->getOperand(3).getImm() == 0 &&
17730 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
17731 : // (LD3B_IMM ZZZ_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
17732 : AsmString = "ld3b $\xFF\x01\x25, $\xFF\x02\x07/z, [$\x03]";
17733 : break;
17734 : }
17735 : return false;
17736 : case AArch64::LD3D_IMM:
17737 0 : if (MI->getNumOperands() == 4 &&
17738 0 : MI->getOperand(0).isReg() &&
17739 0 : MRI.getRegClass(AArch64::ZPR3RegClassID).contains(MI->getOperand(0).getReg()) &&
17740 0 : MI->getOperand(1).isReg() &&
17741 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
17742 0 : MI->getOperand(2).isReg() &&
17743 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
17744 0 : MI->getOperand(3).isImm() &&
17745 0 : MI->getOperand(3).getImm() == 0 &&
17746 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
17747 : // (LD3D_IMM ZZZ_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
17748 : AsmString = "ld3d $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
17749 : break;
17750 : }
17751 : return false;
17752 : case AArch64::LD3H_IMM:
17753 0 : if (MI->getNumOperands() == 4 &&
17754 0 : MI->getOperand(0).isReg() &&
17755 0 : MRI.getRegClass(AArch64::ZPR3RegClassID).contains(MI->getOperand(0).getReg()) &&
17756 0 : MI->getOperand(1).isReg() &&
17757 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
17758 0 : MI->getOperand(2).isReg() &&
17759 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
17760 0 : MI->getOperand(3).isImm() &&
17761 0 : MI->getOperand(3).getImm() == 0 &&
17762 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
17763 : // (LD3H_IMM ZZZ_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
17764 : AsmString = "ld3h $\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
17765 : break;
17766 : }
17767 : return false;
17768 : case AArch64::LD3Rv16b_POST:
17769 0 : if (MI->getNumOperands() == 4 &&
17770 0 : MI->getOperand(0).isReg() &&
17771 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17772 0 : MI->getOperand(1).isReg() &&
17773 0 : MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
17774 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17775 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17776 : // (LD3Rv16b_POST GPR64sp:$Rn, VecListThree16b:$Vt, XZR)
17777 : AsmString = "ld3r $\xFF\x02\x26, [$\x01], #3";
17778 : break;
17779 : }
17780 : return false;
17781 : case AArch64::LD3Rv1d_POST:
17782 0 : if (MI->getNumOperands() == 4 &&
17783 0 : MI->getOperand(0).isReg() &&
17784 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17785 0 : MI->getOperand(1).isReg() &&
17786 0 : MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
17787 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17788 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17789 : // (LD3Rv1d_POST GPR64sp:$Rn, VecListThree1d:$Vt, XZR)
17790 : AsmString = "ld3r $\xFF\x02\x27, [$\x01], #24";
17791 : break;
17792 : }
17793 : return false;
17794 : case AArch64::LD3Rv2d_POST:
17795 0 : if (MI->getNumOperands() == 4 &&
17796 0 : MI->getOperand(0).isReg() &&
17797 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17798 0 : MI->getOperand(1).isReg() &&
17799 0 : MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
17800 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17801 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17802 : // (LD3Rv2d_POST GPR64sp:$Rn, VecListThree2d:$Vt, XZR)
17803 : AsmString = "ld3r $\xFF\x02\x28, [$\x01], #24";
17804 : break;
17805 : }
17806 : return false;
17807 : case AArch64::LD3Rv2s_POST:
17808 0 : if (MI->getNumOperands() == 4 &&
17809 0 : MI->getOperand(0).isReg() &&
17810 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17811 0 : MI->getOperand(1).isReg() &&
17812 0 : MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
17813 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17814 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17815 : // (LD3Rv2s_POST GPR64sp:$Rn, VecListThree2s:$Vt, XZR)
17816 : AsmString = "ld3r $\xFF\x02\x29, [$\x01], #12";
17817 : break;
17818 : }
17819 : return false;
17820 : case AArch64::LD3Rv4h_POST:
17821 0 : if (MI->getNumOperands() == 4 &&
17822 0 : MI->getOperand(0).isReg() &&
17823 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17824 0 : MI->getOperand(1).isReg() &&
17825 0 : MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
17826 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17827 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17828 : // (LD3Rv4h_POST GPR64sp:$Rn, VecListThree4h:$Vt, XZR)
17829 : AsmString = "ld3r $\xFF\x02\x2A, [$\x01], #6";
17830 : break;
17831 : }
17832 : return false;
17833 : case AArch64::LD3Rv4s_POST:
17834 0 : if (MI->getNumOperands() == 4 &&
17835 0 : MI->getOperand(0).isReg() &&
17836 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17837 0 : MI->getOperand(1).isReg() &&
17838 0 : MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
17839 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17840 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17841 : // (LD3Rv4s_POST GPR64sp:$Rn, VecListThree4s:$Vt, XZR)
17842 : AsmString = "ld3r $\xFF\x02\x2B, [$\x01], #12";
17843 : break;
17844 : }
17845 : return false;
17846 : case AArch64::LD3Rv8b_POST:
17847 0 : if (MI->getNumOperands() == 4 &&
17848 0 : MI->getOperand(0).isReg() &&
17849 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17850 0 : MI->getOperand(1).isReg() &&
17851 0 : MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
17852 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17853 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17854 : // (LD3Rv8b_POST GPR64sp:$Rn, VecListThree8b:$Vt, XZR)
17855 : AsmString = "ld3r $\xFF\x02\x2C, [$\x01], #3";
17856 : break;
17857 : }
17858 : return false;
17859 : case AArch64::LD3Rv8h_POST:
17860 0 : if (MI->getNumOperands() == 4 &&
17861 0 : MI->getOperand(0).isReg() &&
17862 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17863 0 : MI->getOperand(1).isReg() &&
17864 0 : MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
17865 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17866 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17867 : // (LD3Rv8h_POST GPR64sp:$Rn, VecListThree8h:$Vt, XZR)
17868 : AsmString = "ld3r $\xFF\x02\x2D, [$\x01], #6";
17869 : break;
17870 : }
17871 : return false;
17872 : case AArch64::LD3Threev16b_POST:
17873 0 : if (MI->getNumOperands() == 4 &&
17874 0 : MI->getOperand(0).isReg() &&
17875 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17876 0 : MI->getOperand(1).isReg() &&
17877 0 : MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
17878 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17879 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17880 : // (LD3Threev16b_POST GPR64sp:$Rn, VecListThree16b:$Vt, XZR)
17881 : AsmString = "ld3 $\xFF\x02\x26, [$\x01], #48";
17882 : break;
17883 : }
17884 : return false;
17885 : case AArch64::LD3Threev2d_POST:
17886 0 : if (MI->getNumOperands() == 4 &&
17887 0 : MI->getOperand(0).isReg() &&
17888 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17889 0 : MI->getOperand(1).isReg() &&
17890 0 : MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
17891 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17892 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17893 : // (LD3Threev2d_POST GPR64sp:$Rn, VecListThree2d:$Vt, XZR)
17894 : AsmString = "ld3 $\xFF\x02\x28, [$\x01], #48";
17895 : break;
17896 : }
17897 : return false;
17898 : case AArch64::LD3Threev2s_POST:
17899 0 : if (MI->getNumOperands() == 4 &&
17900 0 : MI->getOperand(0).isReg() &&
17901 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17902 0 : MI->getOperand(1).isReg() &&
17903 0 : MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
17904 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17905 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17906 : // (LD3Threev2s_POST GPR64sp:$Rn, VecListThree2s:$Vt, XZR)
17907 : AsmString = "ld3 $\xFF\x02\x29, [$\x01], #24";
17908 : break;
17909 : }
17910 : return false;
17911 : case AArch64::LD3Threev4h_POST:
17912 0 : if (MI->getNumOperands() == 4 &&
17913 0 : MI->getOperand(0).isReg() &&
17914 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17915 0 : MI->getOperand(1).isReg() &&
17916 0 : MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
17917 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17918 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17919 : // (LD3Threev4h_POST GPR64sp:$Rn, VecListThree4h:$Vt, XZR)
17920 : AsmString = "ld3 $\xFF\x02\x2A, [$\x01], #24";
17921 : break;
17922 : }
17923 : return false;
17924 : case AArch64::LD3Threev4s_POST:
17925 0 : if (MI->getNumOperands() == 4 &&
17926 0 : MI->getOperand(0).isReg() &&
17927 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17928 0 : MI->getOperand(1).isReg() &&
17929 0 : MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
17930 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17931 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17932 : // (LD3Threev4s_POST GPR64sp:$Rn, VecListThree4s:$Vt, XZR)
17933 : AsmString = "ld3 $\xFF\x02\x2B, [$\x01], #48";
17934 : break;
17935 : }
17936 : return false;
17937 : case AArch64::LD3Threev8b_POST:
17938 0 : if (MI->getNumOperands() == 4 &&
17939 0 : MI->getOperand(0).isReg() &&
17940 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17941 0 : MI->getOperand(1).isReg() &&
17942 0 : MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
17943 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17944 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17945 : // (LD3Threev8b_POST GPR64sp:$Rn, VecListThree8b:$Vt, XZR)
17946 : AsmString = "ld3 $\xFF\x02\x2C, [$\x01], #24";
17947 : break;
17948 : }
17949 : return false;
17950 : case AArch64::LD3Threev8h_POST:
17951 0 : if (MI->getNumOperands() == 4 &&
17952 0 : MI->getOperand(0).isReg() &&
17953 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17954 0 : MI->getOperand(1).isReg() &&
17955 0 : MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
17956 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
17957 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17958 : // (LD3Threev8h_POST GPR64sp:$Rn, VecListThree8h:$Vt, XZR)
17959 : AsmString = "ld3 $\xFF\x02\x2D, [$\x01], #48";
17960 : break;
17961 : }
17962 : return false;
17963 : case AArch64::LD3W_IMM:
17964 0 : if (MI->getNumOperands() == 4 &&
17965 0 : MI->getOperand(0).isReg() &&
17966 0 : MRI.getRegClass(AArch64::ZPR3RegClassID).contains(MI->getOperand(0).getReg()) &&
17967 0 : MI->getOperand(1).isReg() &&
17968 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
17969 0 : MI->getOperand(2).isReg() &&
17970 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
17971 0 : MI->getOperand(3).isImm() &&
17972 0 : MI->getOperand(3).getImm() == 0 &&
17973 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
17974 : // (LD3W_IMM ZZZ_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
17975 : AsmString = "ld3w $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
17976 : break;
17977 : }
17978 : return false;
17979 : case AArch64::LD3i16_POST:
17980 0 : if (MI->getNumOperands() == 6 &&
17981 0 : MI->getOperand(0).isReg() &&
17982 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17983 0 : MI->getOperand(1).isReg() &&
17984 0 : MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
17985 0 : MI->getOperand(5).getReg() == AArch64::XZR &&
17986 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
17987 : // (LD3i16_POST GPR64sp:$Rn, VecListThreeh:$Vt, VectorIndexH:$idx, XZR)
17988 : AsmString = "ld3 $\xFF\x02\x2E$\xFF\x04\x19, [$\x01], #6";
17989 : break;
17990 : }
17991 : return false;
17992 : case AArch64::LD3i32_POST:
17993 0 : if (MI->getNumOperands() == 6 &&
17994 0 : MI->getOperand(0).isReg() &&
17995 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
17996 0 : MI->getOperand(1).isReg() &&
17997 0 : MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
17998 0 : MI->getOperand(5).getReg() == AArch64::XZR &&
17999 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
18000 : // (LD3i32_POST GPR64sp:$Rn, VecListThrees:$Vt, VectorIndexS:$idx, XZR)
18001 : AsmString = "ld3 $\xFF\x02\x2F$\xFF\x04\x19, [$\x01], #12";
18002 : break;
18003 : }
18004 : return false;
18005 : case AArch64::LD3i64_POST:
18006 0 : if (MI->getNumOperands() == 6 &&
18007 0 : MI->getOperand(0).isReg() &&
18008 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
18009 0 : MI->getOperand(1).isReg() &&
18010 0 : MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
18011 0 : MI->getOperand(5).getReg() == AArch64::XZR &&
18012 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
18013 : // (LD3i64_POST GPR64sp:$Rn, VecListThreed:$Vt, VectorIndexD:$idx, XZR)
18014 : AsmString = "ld3 $\xFF\x02\x30$\xFF\x04\x19, [$\x01], #24";
18015 : break;
18016 : }
18017 : return false;
18018 : case AArch64::LD3i8_POST:
18019 0 : if (MI->getNumOperands() == 6 &&
18020 0 : MI->getOperand(0).isReg() &&
18021 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
18022 0 : MI->getOperand(1).isReg() &&
18023 0 : MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
18024 0 : MI->getOperand(5).getReg() == AArch64::XZR &&
18025 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
18026 : // (LD3i8_POST GPR64sp:$Rn, VecListThreeb:$Vt, VectorIndexB:$idx, XZR)
18027 : AsmString = "ld3 $\xFF\x02\x31$\xFF\x04\x19, [$\x01], #3";
18028 : break;
18029 : }
18030 : return false;
18031 : case AArch64::LD4B_IMM:
18032 0 : if (MI->getNumOperands() == 4 &&
18033 0 : MI->getOperand(0).isReg() &&
18034 0 : MRI.getRegClass(AArch64::ZPR4RegClassID).contains(MI->getOperand(0).getReg()) &&
18035 0 : MI->getOperand(1).isReg() &&
18036 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18037 0 : MI->getOperand(2).isReg() &&
18038 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18039 0 : MI->getOperand(3).isImm() &&
18040 0 : MI->getOperand(3).getImm() == 0 &&
18041 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
18042 : // (LD4B_IMM ZZZZ_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
18043 : AsmString = "ld4b $\xFF\x01\x25, $\xFF\x02\x07/z, [$\x03]";
18044 : break;
18045 : }
18046 : return false;
18047 : case AArch64::LD4D_IMM:
18048 0 : if (MI->getNumOperands() == 4 &&
18049 0 : MI->getOperand(0).isReg() &&
18050 0 : MRI.getRegClass(AArch64::ZPR4RegClassID).contains(MI->getOperand(0).getReg()) &&
18051 0 : MI->getOperand(1).isReg() &&
18052 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18053 0 : MI->getOperand(2).isReg() &&
18054 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18055 0 : MI->getOperand(3).isImm() &&
18056 0 : MI->getOperand(3).getImm() == 0 &&
18057 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
18058 : // (LD4D_IMM ZZZZ_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
18059 : AsmString = "ld4d $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
18060 : break;
18061 : }
18062 : return false;
18063 : case AArch64::LD4Fourv16b_POST:
18064 0 : if (MI->getNumOperands() == 4 &&
18065 0 : MI->getOperand(0).isReg() &&
18066 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
18067 0 : MI->getOperand(1).isReg() &&
18068 0 : MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
18069 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
18070 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
18071 : // (LD4Fourv16b_POST GPR64sp:$Rn, VecListFour16b:$Vt, XZR)
18072 : AsmString = "ld4 $\xFF\x02\x26, [$\x01], #64";
18073 : break;
18074 : }
18075 : return false;
18076 : case AArch64::LD4Fourv2d_POST:
18077 0 : if (MI->getNumOperands() == 4 &&
18078 0 : MI->getOperand(0).isReg() &&
18079 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
18080 0 : MI->getOperand(1).isReg() &&
18081 0 : MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
18082 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
18083 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
18084 : // (LD4Fourv2d_POST GPR64sp:$Rn, VecListFour2d:$Vt, XZR)
18085 : AsmString = "ld4 $\xFF\x02\x28, [$\x01], #64";
18086 : break;
18087 : }
18088 : return false;
18089 : case AArch64::LD4Fourv2s_POST:
18090 0 : if (MI->getNumOperands() == 4 &&
18091 0 : MI->getOperand(0).isReg() &&
18092 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
18093 0 : MI->getOperand(1).isReg() &&
18094 0 : MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
18095 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
18096 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
18097 : // (LD4Fourv2s_POST GPR64sp:$Rn, VecListFour2s:$Vt, XZR)
18098 : AsmString = "ld4 $\xFF\x02\x29, [$\x01], #32";
18099 : break;
18100 : }
18101 : return false;
18102 : case AArch64::LD4Fourv4h_POST:
18103 0 : if (MI->getNumOperands() == 4 &&
18104 0 : MI->getOperand(0).isReg() &&
18105 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
18106 0 : MI->getOperand(1).isReg() &&
18107 0 : MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
18108 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
18109 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
18110 : // (LD4Fourv4h_POST GPR64sp:$Rn, VecListFour4h:$Vt, XZR)
18111 : AsmString = "ld4 $\xFF\x02\x2A, [$\x01], #32";
18112 : break;
18113 : }
18114 : return false;
18115 : case AArch64::LD4Fourv4s_POST:
18116 0 : if (MI->getNumOperands() == 4 &&
18117 0 : MI->getOperand(0).isReg() &&
18118 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
18119 0 : MI->getOperand(1).isReg() &&
18120 0 : MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
18121 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
18122 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
18123 : // (LD4Fourv4s_POST GPR64sp:$Rn, VecListFour4s:$Vt, XZR)
18124 : AsmString = "ld4 $\xFF\x02\x2B, [$\x01], #64";
18125 : break;
18126 : }
18127 : return false;
18128 : case AArch64::LD4Fourv8b_POST:
18129 0 : if (MI->getNumOperands() == 4 &&
18130 0 : MI->getOperand(0).isReg() &&
18131 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
18132 0 : MI->getOperand(1).isReg() &&
18133 0 : MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
18134 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
18135 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
18136 : // (LD4Fourv8b_POST GPR64sp:$Rn, VecListFour8b:$Vt, XZR)
18137 : AsmString = "ld4 $\xFF\x02\x2C, [$\x01], #32";
18138 : break;
18139 : }
18140 : return false;
18141 : case AArch64::LD4Fourv8h_POST:
18142 0 : if (MI->getNumOperands() == 4 &&
18143 0 : MI->getOperand(0).isReg() &&
18144 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
18145 0 : MI->getOperand(1).isReg() &&
18146 0 : MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
18147 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
18148 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
18149 : // (LD4Fourv8h_POST GPR64sp:$Rn, VecListFour8h:$Vt, XZR)
18150 : AsmString = "ld4 $\xFF\x02\x2D, [$\x01], #64";
18151 : break;
18152 : }
18153 : return false;
18154 : case AArch64::LD4H_IMM:
18155 0 : if (MI->getNumOperands() == 4 &&
18156 0 : MI->getOperand(0).isReg() &&
18157 0 : MRI.getRegClass(AArch64::ZPR4RegClassID).contains(MI->getOperand(0).getReg()) &&
18158 0 : MI->getOperand(1).isReg() &&
18159 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18160 0 : MI->getOperand(2).isReg() &&
18161 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18162 0 : MI->getOperand(3).isImm() &&
18163 0 : MI->getOperand(3).getImm() == 0 &&
18164 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
18165 : // (LD4H_IMM ZZZZ_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
18166 : AsmString = "ld4h $\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
18167 : break;
18168 : }
18169 : return false;
18170 : case AArch64::LD4Rv16b_POST:
18171 0 : if (MI->getNumOperands() == 4 &&
18172 0 : MI->getOperand(0).isReg() &&
18173 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
18174 0 : MI->getOperand(1).isReg() &&
18175 0 : MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
18176 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
18177 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
18178 : // (LD4Rv16b_POST GPR64sp:$Rn, VecListFour16b:$Vt, XZR)
18179 : AsmString = "ld4r $\xFF\x02\x26, [$\x01], #4";
18180 : break;
18181 : }
18182 : return false;
18183 : case AArch64::LD4Rv1d_POST:
18184 0 : if (MI->getNumOperands() == 4 &&
18185 0 : MI->getOperand(0).isReg() &&
18186 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
18187 0 : MI->getOperand(1).isReg() &&
18188 0 : MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
18189 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
18190 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
18191 : // (LD4Rv1d_POST GPR64sp:$Rn, VecListFour1d:$Vt, XZR)
18192 : AsmString = "ld4r $\xFF\x02\x27, [$\x01], #32";
18193 : break;
18194 : }
18195 : return false;
18196 : case AArch64::LD4Rv2d_POST:
18197 0 : if (MI->getNumOperands() == 4 &&
18198 0 : MI->getOperand(0).isReg() &&
18199 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
18200 0 : MI->getOperand(1).isReg() &&
18201 0 : MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
18202 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
18203 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
18204 : // (LD4Rv2d_POST GPR64sp:$Rn, VecListFour2d:$Vt, XZR)
18205 : AsmString = "ld4r $\xFF\x02\x28, [$\x01], #32";
18206 : break;
18207 : }
18208 : return false;
18209 : case AArch64::LD4Rv2s_POST:
18210 0 : if (MI->getNumOperands() == 4 &&
18211 0 : MI->getOperand(0).isReg() &&
18212 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
18213 0 : MI->getOperand(1).isReg() &&
18214 0 : MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
18215 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
18216 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
18217 : // (LD4Rv2s_POST GPR64sp:$Rn, VecListFour2s:$Vt, XZR)
18218 : AsmString = "ld4r $\xFF\x02\x29, [$\x01], #16";
18219 : break;
18220 : }
18221 : return false;
18222 : case AArch64::LD4Rv4h_POST:
18223 0 : if (MI->getNumOperands() == 4 &&
18224 0 : MI->getOperand(0).isReg() &&
18225 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
18226 0 : MI->getOperand(1).isReg() &&
18227 0 : MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
18228 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
18229 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
18230 : // (LD4Rv4h_POST GPR64sp:$Rn, VecListFour4h:$Vt, XZR)
18231 : AsmString = "ld4r $\xFF\x02\x2A, [$\x01], #8";
18232 : break;
18233 : }
18234 : return false;
18235 : case AArch64::LD4Rv4s_POST:
18236 0 : if (MI->getNumOperands() == 4 &&
18237 0 : MI->getOperand(0).isReg() &&
18238 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
18239 0 : MI->getOperand(1).isReg() &&
18240 0 : MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
18241 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
18242 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
18243 : // (LD4Rv4s_POST GPR64sp:$Rn, VecListFour4s:$Vt, XZR)
18244 : AsmString = "ld4r $\xFF\x02\x2B, [$\x01], #16";
18245 : break;
18246 : }
18247 : return false;
18248 : case AArch64::LD4Rv8b_POST:
18249 0 : if (MI->getNumOperands() == 4 &&
18250 0 : MI->getOperand(0).isReg() &&
18251 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
18252 0 : MI->getOperand(1).isReg() &&
18253 0 : MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
18254 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
18255 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
18256 : // (LD4Rv8b_POST GPR64sp:$Rn, VecListFour8b:$Vt, XZR)
18257 : AsmString = "ld4r $\xFF\x02\x2C, [$\x01], #4";
18258 : break;
18259 : }
18260 : return false;
18261 : case AArch64::LD4Rv8h_POST:
18262 0 : if (MI->getNumOperands() == 4 &&
18263 0 : MI->getOperand(0).isReg() &&
18264 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
18265 0 : MI->getOperand(1).isReg() &&
18266 0 : MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
18267 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
18268 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
18269 : // (LD4Rv8h_POST GPR64sp:$Rn, VecListFour8h:$Vt, XZR)
18270 : AsmString = "ld4r $\xFF\x02\x2D, [$\x01], #8";
18271 : break;
18272 : }
18273 : return false;
18274 : case AArch64::LD4W_IMM:
18275 0 : if (MI->getNumOperands() == 4 &&
18276 0 : MI->getOperand(0).isReg() &&
18277 0 : MRI.getRegClass(AArch64::ZPR4RegClassID).contains(MI->getOperand(0).getReg()) &&
18278 0 : MI->getOperand(1).isReg() &&
18279 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18280 0 : MI->getOperand(2).isReg() &&
18281 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18282 0 : MI->getOperand(3).isImm() &&
18283 0 : MI->getOperand(3).getImm() == 0 &&
18284 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
18285 : // (LD4W_IMM ZZZZ_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
18286 : AsmString = "ld4w $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
18287 : break;
18288 : }
18289 : return false;
18290 : case AArch64::LD4i16_POST:
18291 0 : if (MI->getNumOperands() == 6 &&
18292 0 : MI->getOperand(0).isReg() &&
18293 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
18294 0 : MI->getOperand(1).isReg() &&
18295 0 : MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
18296 0 : MI->getOperand(5).getReg() == AArch64::XZR &&
18297 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
18298 : // (LD4i16_POST GPR64sp:$Rn, VecListFourh:$Vt, VectorIndexH:$idx, XZR)
18299 : AsmString = "ld4 $\xFF\x02\x2E$\xFF\x04\x19, [$\x01], #8";
18300 : break;
18301 : }
18302 : return false;
18303 : case AArch64::LD4i32_POST:
18304 0 : if (MI->getNumOperands() == 6 &&
18305 0 : MI->getOperand(0).isReg() &&
18306 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
18307 0 : MI->getOperand(1).isReg() &&
18308 0 : MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
18309 0 : MI->getOperand(5).getReg() == AArch64::XZR &&
18310 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
18311 : // (LD4i32_POST GPR64sp:$Rn, VecListFours:$Vt, VectorIndexS:$idx, XZR)
18312 : AsmString = "ld4 $\xFF\x02\x2F$\xFF\x04\x19, [$\x01], #16";
18313 : break;
18314 : }
18315 : return false;
18316 : case AArch64::LD4i64_POST:
18317 0 : if (MI->getNumOperands() == 6 &&
18318 0 : MI->getOperand(0).isReg() &&
18319 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
18320 0 : MI->getOperand(1).isReg() &&
18321 0 : MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
18322 0 : MI->getOperand(5).getReg() == AArch64::XZR &&
18323 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
18324 : // (LD4i64_POST GPR64sp:$Rn, VecListFourd:$Vt, VectorIndexD:$idx, XZR)
18325 : AsmString = "ld4 $\xFF\x02\x30$\xFF\x04\x19, [$\x01], #32";
18326 : break;
18327 : }
18328 : return false;
18329 : case AArch64::LD4i8_POST:
18330 0 : if (MI->getNumOperands() == 6 &&
18331 0 : MI->getOperand(0).isReg() &&
18332 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
18333 0 : MI->getOperand(1).isReg() &&
18334 0 : MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
18335 0 : MI->getOperand(5).getReg() == AArch64::XZR &&
18336 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
18337 : // (LD4i8_POST GPR64sp:$Rn, VecListFourb:$Vt, VectorIndexB:$idx, XZR)
18338 : AsmString = "ld4 $\xFF\x02\x31$\xFF\x04\x19, [$\x01], #4";
18339 : break;
18340 : }
18341 : return false;
18342 : case AArch64::LDADDB:
18343 0 : if (MI->getNumOperands() == 3 &&
18344 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
18345 0 : MI->getOperand(1).isReg() &&
18346 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
18347 0 : MI->getOperand(2).isReg() &&
18348 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18349 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
18350 : // (LDADDB WZR, GPR32:$Rs, GPR64sp:$Rn)
18351 : AsmString = "staddb $\x02, [$\x03]";
18352 : break;
18353 : }
18354 : return false;
18355 : case AArch64::LDADDH:
18356 0 : if (MI->getNumOperands() == 3 &&
18357 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
18358 0 : MI->getOperand(1).isReg() &&
18359 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
18360 0 : MI->getOperand(2).isReg() &&
18361 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18362 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
18363 : // (LDADDH WZR, GPR32:$Rs, GPR64sp:$Rn)
18364 : AsmString = "staddh $\x02, [$\x03]";
18365 : break;
18366 : }
18367 : return false;
18368 : case AArch64::LDADDLB:
18369 0 : if (MI->getNumOperands() == 3 &&
18370 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
18371 0 : MI->getOperand(1).isReg() &&
18372 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
18373 0 : MI->getOperand(2).isReg() &&
18374 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18375 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
18376 : // (LDADDLB WZR, GPR32:$Rs, GPR64sp:$Rn)
18377 : AsmString = "staddlb $\x02, [$\x03]";
18378 : break;
18379 : }
18380 : return false;
18381 : case AArch64::LDADDLH:
18382 0 : if (MI->getNumOperands() == 3 &&
18383 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
18384 0 : MI->getOperand(1).isReg() &&
18385 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
18386 0 : MI->getOperand(2).isReg() &&
18387 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18388 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
18389 : // (LDADDLH WZR, GPR32:$Rs, GPR64sp:$Rn)
18390 : AsmString = "staddlh $\x02, [$\x03]";
18391 : break;
18392 : }
18393 : return false;
18394 : case AArch64::LDADDLW:
18395 0 : if (MI->getNumOperands() == 3 &&
18396 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
18397 0 : MI->getOperand(1).isReg() &&
18398 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
18399 0 : MI->getOperand(2).isReg() &&
18400 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18401 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
18402 : // (LDADDLW WZR, GPR32:$Rs, GPR64sp:$Rn)
18403 : AsmString = "staddl $\x02, [$\x03]";
18404 : break;
18405 : }
18406 : return false;
18407 : case AArch64::LDADDLX:
18408 0 : if (MI->getNumOperands() == 3 &&
18409 0 : MI->getOperand(0).getReg() == AArch64::XZR &&
18410 0 : MI->getOperand(1).isReg() &&
18411 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
18412 0 : MI->getOperand(2).isReg() &&
18413 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18414 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
18415 : // (LDADDLX XZR, GPR64:$Rs, GPR64sp:$Rn)
18416 : AsmString = "staddl $\x02, [$\x03]";
18417 : break;
18418 : }
18419 : return false;
18420 : case AArch64::LDADDW:
18421 0 : if (MI->getNumOperands() == 3 &&
18422 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
18423 0 : MI->getOperand(1).isReg() &&
18424 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
18425 0 : MI->getOperand(2).isReg() &&
18426 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18427 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
18428 : // (LDADDW WZR, GPR32:$Rs, GPR64sp:$Rn)
18429 : AsmString = "stadd $\x02, [$\x03]";
18430 : break;
18431 : }
18432 : return false;
18433 : case AArch64::LDADDX:
18434 0 : if (MI->getNumOperands() == 3 &&
18435 0 : MI->getOperand(0).getReg() == AArch64::XZR &&
18436 0 : MI->getOperand(1).isReg() &&
18437 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
18438 0 : MI->getOperand(2).isReg() &&
18439 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18440 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
18441 : // (LDADDX XZR, GPR64:$Rs, GPR64sp:$Rn)
18442 : AsmString = "stadd $\x02, [$\x03]";
18443 : break;
18444 : }
18445 : return false;
18446 : case AArch64::LDAPURBi:
18447 0 : if (MI->getNumOperands() == 3 &&
18448 0 : MI->getOperand(0).isReg() &&
18449 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
18450 0 : MI->getOperand(1).isReg() &&
18451 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
18452 0 : MI->getOperand(2).isImm() &&
18453 0 : MI->getOperand(2).getImm() == 0 &&
18454 : STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
18455 : // (LDAPURBi GPR32:$Rt, GPR64sp:$Rn, 0)
18456 : AsmString = "ldapurb $\x01, [$\x02]";
18457 : break;
18458 : }
18459 : return false;
18460 : case AArch64::LDAPURHi:
18461 0 : if (MI->getNumOperands() == 3 &&
18462 0 : MI->getOperand(0).isReg() &&
18463 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
18464 0 : MI->getOperand(1).isReg() &&
18465 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
18466 0 : MI->getOperand(2).isImm() &&
18467 0 : MI->getOperand(2).getImm() == 0 &&
18468 : STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
18469 : // (LDAPURHi GPR32:$Rt, GPR64sp:$Rn, 0)
18470 : AsmString = "ldapurh $\x01, [$\x02]";
18471 : break;
18472 : }
18473 : return false;
18474 : case AArch64::LDAPURSBWi:
18475 0 : if (MI->getNumOperands() == 3 &&
18476 0 : MI->getOperand(0).isReg() &&
18477 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
18478 0 : MI->getOperand(1).isReg() &&
18479 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
18480 0 : MI->getOperand(2).isImm() &&
18481 0 : MI->getOperand(2).getImm() == 0 &&
18482 : STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
18483 : // (LDAPURSBWi GPR32:$Rt, GPR64sp:$Rn, 0)
18484 : AsmString = "ldapursb $\x01, [$\x02]";
18485 : break;
18486 : }
18487 : return false;
18488 : case AArch64::LDAPURSBXi:
18489 0 : if (MI->getNumOperands() == 3 &&
18490 0 : MI->getOperand(0).isReg() &&
18491 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
18492 0 : MI->getOperand(1).isReg() &&
18493 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
18494 0 : MI->getOperand(2).isImm() &&
18495 0 : MI->getOperand(2).getImm() == 0 &&
18496 : STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
18497 : // (LDAPURSBXi GPR64:$Rt, GPR64sp:$Rn, 0)
18498 : AsmString = "ldapursb $\x01, [$\x02]";
18499 : break;
18500 : }
18501 : return false;
18502 : case AArch64::LDAPURSHWi:
18503 0 : if (MI->getNumOperands() == 3 &&
18504 0 : MI->getOperand(0).isReg() &&
18505 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
18506 0 : MI->getOperand(1).isReg() &&
18507 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
18508 0 : MI->getOperand(2).isImm() &&
18509 0 : MI->getOperand(2).getImm() == 0 &&
18510 : STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
18511 : // (LDAPURSHWi GPR32:$Rt, GPR64sp:$Rn, 0)
18512 : AsmString = "ldapursh $\x01, [$\x02]";
18513 : break;
18514 : }
18515 : return false;
18516 : case AArch64::LDAPURSHXi:
18517 0 : if (MI->getNumOperands() == 3 &&
18518 0 : MI->getOperand(0).isReg() &&
18519 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
18520 0 : MI->getOperand(1).isReg() &&
18521 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
18522 0 : MI->getOperand(2).isImm() &&
18523 0 : MI->getOperand(2).getImm() == 0 &&
18524 : STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
18525 : // (LDAPURSHXi GPR64:$Rt, GPR64sp:$Rn, 0)
18526 : AsmString = "ldapursh $\x01, [$\x02]";
18527 : break;
18528 : }
18529 : return false;
18530 : case AArch64::LDAPURSWi:
18531 0 : if (MI->getNumOperands() == 3 &&
18532 0 : MI->getOperand(0).isReg() &&
18533 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
18534 0 : MI->getOperand(1).isReg() &&
18535 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
18536 0 : MI->getOperand(2).isImm() &&
18537 0 : MI->getOperand(2).getImm() == 0 &&
18538 : STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
18539 : // (LDAPURSWi GPR64:$Rt, GPR64sp:$Rn, 0)
18540 : AsmString = "ldapursw $\x01, [$\x02]";
18541 : break;
18542 : }
18543 : return false;
18544 : case AArch64::LDAPURXi:
18545 0 : if (MI->getNumOperands() == 3 &&
18546 0 : MI->getOperand(0).isReg() &&
18547 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
18548 0 : MI->getOperand(1).isReg() &&
18549 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
18550 0 : MI->getOperand(2).isImm() &&
18551 0 : MI->getOperand(2).getImm() == 0 &&
18552 : STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
18553 : // (LDAPURXi GPR64:$Rt, GPR64sp:$Rn, 0)
18554 : AsmString = "ldapur $\x01, [$\x02]";
18555 : break;
18556 : }
18557 : return false;
18558 : case AArch64::LDAPURi:
18559 0 : if (MI->getNumOperands() == 3 &&
18560 0 : MI->getOperand(0).isReg() &&
18561 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
18562 0 : MI->getOperand(1).isReg() &&
18563 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
18564 0 : MI->getOperand(2).isImm() &&
18565 0 : MI->getOperand(2).getImm() == 0 &&
18566 : STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
18567 : // (LDAPURi GPR32:$Rt, GPR64sp:$Rn, 0)
18568 : AsmString = "ldapur $\x01, [$\x02]";
18569 : break;
18570 : }
18571 : return false;
18572 : case AArch64::LDCLRB:
18573 0 : if (MI->getNumOperands() == 3 &&
18574 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
18575 0 : MI->getOperand(1).isReg() &&
18576 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
18577 0 : MI->getOperand(2).isReg() &&
18578 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18579 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
18580 : // (LDCLRB WZR, GPR32:$Rs, GPR64sp:$Rn)
18581 : AsmString = "stclrb $\x02, [$\x03]";
18582 : break;
18583 : }
18584 : return false;
18585 : case AArch64::LDCLRH:
18586 0 : if (MI->getNumOperands() == 3 &&
18587 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
18588 0 : MI->getOperand(1).isReg() &&
18589 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
18590 0 : MI->getOperand(2).isReg() &&
18591 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18592 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
18593 : // (LDCLRH WZR, GPR32:$Rs, GPR64sp:$Rn)
18594 : AsmString = "stclrh $\x02, [$\x03]";
18595 : break;
18596 : }
18597 : return false;
18598 : case AArch64::LDCLRLB:
18599 0 : if (MI->getNumOperands() == 3 &&
18600 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
18601 0 : MI->getOperand(1).isReg() &&
18602 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
18603 0 : MI->getOperand(2).isReg() &&
18604 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18605 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
18606 : // (LDCLRLB WZR, GPR32:$Rs, GPR64sp:$Rn)
18607 : AsmString = "stclrlb $\x02, [$\x03]";
18608 : break;
18609 : }
18610 : return false;
18611 : case AArch64::LDCLRLH:
18612 0 : if (MI->getNumOperands() == 3 &&
18613 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
18614 0 : MI->getOperand(1).isReg() &&
18615 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
18616 0 : MI->getOperand(2).isReg() &&
18617 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18618 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
18619 : // (LDCLRLH WZR, GPR32:$Rs, GPR64sp:$Rn)
18620 : AsmString = "stclrlh $\x02, [$\x03]";
18621 : break;
18622 : }
18623 : return false;
18624 : case AArch64::LDCLRLW:
18625 0 : if (MI->getNumOperands() == 3 &&
18626 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
18627 0 : MI->getOperand(1).isReg() &&
18628 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
18629 0 : MI->getOperand(2).isReg() &&
18630 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18631 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
18632 : // (LDCLRLW WZR, GPR32:$Rs, GPR64sp:$Rn)
18633 : AsmString = "stclrl $\x02, [$\x03]";
18634 : break;
18635 : }
18636 : return false;
18637 : case AArch64::LDCLRLX:
18638 0 : if (MI->getNumOperands() == 3 &&
18639 0 : MI->getOperand(0).getReg() == AArch64::XZR &&
18640 0 : MI->getOperand(1).isReg() &&
18641 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
18642 0 : MI->getOperand(2).isReg() &&
18643 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18644 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
18645 : // (LDCLRLX XZR, GPR64:$Rs, GPR64sp:$Rn)
18646 : AsmString = "stclrl $\x02, [$\x03]";
18647 : break;
18648 : }
18649 : return false;
18650 : case AArch64::LDCLRW:
18651 0 : if (MI->getNumOperands() == 3 &&
18652 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
18653 0 : MI->getOperand(1).isReg() &&
18654 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
18655 0 : MI->getOperand(2).isReg() &&
18656 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18657 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
18658 : // (LDCLRW WZR, GPR32:$Rs, GPR64sp:$Rn)
18659 : AsmString = "stclr $\x02, [$\x03]";
18660 : break;
18661 : }
18662 : return false;
18663 : case AArch64::LDCLRX:
18664 0 : if (MI->getNumOperands() == 3 &&
18665 0 : MI->getOperand(0).getReg() == AArch64::XZR &&
18666 0 : MI->getOperand(1).isReg() &&
18667 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
18668 0 : MI->getOperand(2).isReg() &&
18669 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18670 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
18671 : // (LDCLRX XZR, GPR64:$Rs, GPR64sp:$Rn)
18672 : AsmString = "stclr $\x02, [$\x03]";
18673 : break;
18674 : }
18675 : return false;
18676 : case AArch64::LDEORB:
18677 0 : if (MI->getNumOperands() == 3 &&
18678 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
18679 0 : MI->getOperand(1).isReg() &&
18680 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
18681 0 : MI->getOperand(2).isReg() &&
18682 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18683 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
18684 : // (LDEORB WZR, GPR32:$Rs, GPR64sp:$Rn)
18685 : AsmString = "steorb $\x02, [$\x03]";
18686 : break;
18687 : }
18688 : return false;
18689 : case AArch64::LDEORH:
18690 0 : if (MI->getNumOperands() == 3 &&
18691 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
18692 0 : MI->getOperand(1).isReg() &&
18693 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
18694 0 : MI->getOperand(2).isReg() &&
18695 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18696 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
18697 : // (LDEORH WZR, GPR32:$Rs, GPR64sp:$Rn)
18698 : AsmString = "steorh $\x02, [$\x03]";
18699 : break;
18700 : }
18701 : return false;
18702 : case AArch64::LDEORLB:
18703 0 : if (MI->getNumOperands() == 3 &&
18704 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
18705 0 : MI->getOperand(1).isReg() &&
18706 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
18707 0 : MI->getOperand(2).isReg() &&
18708 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18709 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
18710 : // (LDEORLB WZR, GPR32:$Rs, GPR64sp:$Rn)
18711 : AsmString = "steorlb $\x02, [$\x03]";
18712 : break;
18713 : }
18714 : return false;
18715 : case AArch64::LDEORLH:
18716 0 : if (MI->getNumOperands() == 3 &&
18717 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
18718 0 : MI->getOperand(1).isReg() &&
18719 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
18720 0 : MI->getOperand(2).isReg() &&
18721 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18722 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
18723 : // (LDEORLH WZR, GPR32:$Rs, GPR64sp:$Rn)
18724 : AsmString = "steorlh $\x02, [$\x03]";
18725 : break;
18726 : }
18727 : return false;
18728 : case AArch64::LDEORLW:
18729 0 : if (MI->getNumOperands() == 3 &&
18730 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
18731 0 : MI->getOperand(1).isReg() &&
18732 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
18733 0 : MI->getOperand(2).isReg() &&
18734 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18735 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
18736 : // (LDEORLW WZR, GPR32:$Rs, GPR64sp:$Rn)
18737 : AsmString = "steorl $\x02, [$\x03]";
18738 : break;
18739 : }
18740 : return false;
18741 : case AArch64::LDEORLX:
18742 0 : if (MI->getNumOperands() == 3 &&
18743 0 : MI->getOperand(0).getReg() == AArch64::XZR &&
18744 0 : MI->getOperand(1).isReg() &&
18745 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
18746 0 : MI->getOperand(2).isReg() &&
18747 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18748 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
18749 : // (LDEORLX XZR, GPR64:$Rs, GPR64sp:$Rn)
18750 : AsmString = "steorl $\x02, [$\x03]";
18751 : break;
18752 : }
18753 : return false;
18754 : case AArch64::LDEORW:
18755 0 : if (MI->getNumOperands() == 3 &&
18756 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
18757 0 : MI->getOperand(1).isReg() &&
18758 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
18759 0 : MI->getOperand(2).isReg() &&
18760 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18761 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
18762 : // (LDEORW WZR, GPR32:$Rs, GPR64sp:$Rn)
18763 : AsmString = "steor $\x02, [$\x03]";
18764 : break;
18765 : }
18766 : return false;
18767 : case AArch64::LDEORX:
18768 0 : if (MI->getNumOperands() == 3 &&
18769 0 : MI->getOperand(0).getReg() == AArch64::XZR &&
18770 0 : MI->getOperand(1).isReg() &&
18771 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
18772 0 : MI->getOperand(2).isReg() &&
18773 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18774 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
18775 : // (LDEORX XZR, GPR64:$Rs, GPR64sp:$Rn)
18776 : AsmString = "steor $\x02, [$\x03]";
18777 : break;
18778 : }
18779 : return false;
18780 : case AArch64::LDFF1B_D_REAL:
18781 0 : if (MI->getNumOperands() == 4 &&
18782 0 : MI->getOperand(0).isReg() &&
18783 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18784 0 : MI->getOperand(1).isReg() &&
18785 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18786 0 : MI->getOperand(2).isReg() &&
18787 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18788 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
18789 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
18790 : // (LDFF1B_D_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
18791 : AsmString = "ldff1b $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
18792 : break;
18793 : }
18794 : return false;
18795 : case AArch64::LDFF1B_H_REAL:
18796 0 : if (MI->getNumOperands() == 4 &&
18797 0 : MI->getOperand(0).isReg() &&
18798 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18799 0 : MI->getOperand(1).isReg() &&
18800 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18801 0 : MI->getOperand(2).isReg() &&
18802 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18803 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
18804 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
18805 : // (LDFF1B_H_REAL Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
18806 : AsmString = "ldff1b $\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
18807 : break;
18808 : }
18809 : return false;
18810 : case AArch64::LDFF1B_REAL:
18811 0 : if (MI->getNumOperands() == 4 &&
18812 0 : MI->getOperand(0).isReg() &&
18813 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18814 0 : MI->getOperand(1).isReg() &&
18815 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18816 0 : MI->getOperand(2).isReg() &&
18817 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18818 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
18819 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
18820 : // (LDFF1B_REAL Z_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
18821 : AsmString = "ldff1b $\xFF\x01\x25, $\xFF\x02\x07/z, [$\x03]";
18822 : break;
18823 : }
18824 : return false;
18825 : case AArch64::LDFF1B_S_REAL:
18826 0 : if (MI->getNumOperands() == 4 &&
18827 0 : MI->getOperand(0).isReg() &&
18828 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18829 0 : MI->getOperand(1).isReg() &&
18830 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18831 0 : MI->getOperand(2).isReg() &&
18832 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18833 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
18834 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
18835 : // (LDFF1B_S_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
18836 : AsmString = "ldff1b $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
18837 : break;
18838 : }
18839 : return false;
18840 : case AArch64::LDFF1D_REAL:
18841 0 : if (MI->getNumOperands() == 4 &&
18842 0 : MI->getOperand(0).isReg() &&
18843 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18844 0 : MI->getOperand(1).isReg() &&
18845 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18846 0 : MI->getOperand(2).isReg() &&
18847 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18848 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
18849 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
18850 : // (LDFF1D_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
18851 : AsmString = "ldff1d $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
18852 : break;
18853 : }
18854 : return false;
18855 : case AArch64::LDFF1H_D_REAL:
18856 0 : if (MI->getNumOperands() == 4 &&
18857 0 : MI->getOperand(0).isReg() &&
18858 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18859 0 : MI->getOperand(1).isReg() &&
18860 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18861 0 : MI->getOperand(2).isReg() &&
18862 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18863 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
18864 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
18865 : // (LDFF1H_D_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
18866 : AsmString = "ldff1h $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
18867 : break;
18868 : }
18869 : return false;
18870 : case AArch64::LDFF1H_REAL:
18871 0 : if (MI->getNumOperands() == 4 &&
18872 0 : MI->getOperand(0).isReg() &&
18873 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18874 0 : MI->getOperand(1).isReg() &&
18875 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18876 0 : MI->getOperand(2).isReg() &&
18877 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18878 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
18879 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
18880 : // (LDFF1H_REAL Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
18881 : AsmString = "ldff1h $\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
18882 : break;
18883 : }
18884 : return false;
18885 : case AArch64::LDFF1H_S_REAL:
18886 0 : if (MI->getNumOperands() == 4 &&
18887 0 : MI->getOperand(0).isReg() &&
18888 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18889 0 : MI->getOperand(1).isReg() &&
18890 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18891 0 : MI->getOperand(2).isReg() &&
18892 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18893 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
18894 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
18895 : // (LDFF1H_S_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
18896 : AsmString = "ldff1h $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
18897 : break;
18898 : }
18899 : return false;
18900 : case AArch64::LDFF1SB_D_REAL:
18901 0 : if (MI->getNumOperands() == 4 &&
18902 0 : MI->getOperand(0).isReg() &&
18903 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18904 0 : MI->getOperand(1).isReg() &&
18905 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18906 0 : MI->getOperand(2).isReg() &&
18907 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18908 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
18909 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
18910 : // (LDFF1SB_D_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
18911 : AsmString = "ldff1sb $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
18912 : break;
18913 : }
18914 : return false;
18915 : case AArch64::LDFF1SB_H_REAL:
18916 0 : if (MI->getNumOperands() == 4 &&
18917 0 : MI->getOperand(0).isReg() &&
18918 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18919 0 : MI->getOperand(1).isReg() &&
18920 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18921 0 : MI->getOperand(2).isReg() &&
18922 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18923 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
18924 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
18925 : // (LDFF1SB_H_REAL Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
18926 : AsmString = "ldff1sb $\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
18927 : break;
18928 : }
18929 : return false;
18930 : case AArch64::LDFF1SB_S_REAL:
18931 0 : if (MI->getNumOperands() == 4 &&
18932 0 : MI->getOperand(0).isReg() &&
18933 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18934 0 : MI->getOperand(1).isReg() &&
18935 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18936 0 : MI->getOperand(2).isReg() &&
18937 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18938 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
18939 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
18940 : // (LDFF1SB_S_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
18941 : AsmString = "ldff1sb $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
18942 : break;
18943 : }
18944 : return false;
18945 : case AArch64::LDFF1SH_D_REAL:
18946 0 : if (MI->getNumOperands() == 4 &&
18947 0 : MI->getOperand(0).isReg() &&
18948 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18949 0 : MI->getOperand(1).isReg() &&
18950 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18951 0 : MI->getOperand(2).isReg() &&
18952 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18953 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
18954 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
18955 : // (LDFF1SH_D_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
18956 : AsmString = "ldff1sh $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
18957 : break;
18958 : }
18959 : return false;
18960 : case AArch64::LDFF1SH_S_REAL:
18961 0 : if (MI->getNumOperands() == 4 &&
18962 0 : MI->getOperand(0).isReg() &&
18963 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18964 0 : MI->getOperand(1).isReg() &&
18965 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18966 0 : MI->getOperand(2).isReg() &&
18967 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18968 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
18969 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
18970 : // (LDFF1SH_S_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
18971 : AsmString = "ldff1sh $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
18972 : break;
18973 : }
18974 : return false;
18975 : case AArch64::LDFF1SW_D_REAL:
18976 0 : if (MI->getNumOperands() == 4 &&
18977 0 : MI->getOperand(0).isReg() &&
18978 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18979 0 : MI->getOperand(1).isReg() &&
18980 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18981 0 : MI->getOperand(2).isReg() &&
18982 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18983 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
18984 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
18985 : // (LDFF1SW_D_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
18986 : AsmString = "ldff1sw $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
18987 : break;
18988 : }
18989 : return false;
18990 : case AArch64::LDFF1W_D_REAL:
18991 0 : if (MI->getNumOperands() == 4 &&
18992 0 : MI->getOperand(0).isReg() &&
18993 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
18994 0 : MI->getOperand(1).isReg() &&
18995 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
18996 0 : MI->getOperand(2).isReg() &&
18997 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
18998 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
18999 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
19000 : // (LDFF1W_D_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
19001 : AsmString = "ldff1w $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
19002 : break;
19003 : }
19004 : return false;
19005 : case AArch64::LDFF1W_REAL:
19006 0 : if (MI->getNumOperands() == 4 &&
19007 0 : MI->getOperand(0).isReg() &&
19008 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
19009 0 : MI->getOperand(1).isReg() &&
19010 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
19011 0 : MI->getOperand(2).isReg() &&
19012 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19013 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
19014 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
19015 : // (LDFF1W_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, XZR)
19016 : AsmString = "ldff1w $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
19017 : break;
19018 : }
19019 : return false;
19020 : case AArch64::LDG:
19021 0 : if (MI->getNumOperands() == 3 &&
19022 0 : MI->getOperand(0).isReg() &&
19023 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
19024 0 : MI->getOperand(1).isReg() &&
19025 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19026 0 : MI->getOperand(2).isImm() &&
19027 0 : MI->getOperand(2).getImm() == 0 &&
19028 : STI.getFeatureBits()[AArch64::FeatureMTE]) {
19029 : // (LDG GPR64:$Rt, GPR64sp:$Rn, 0)
19030 : AsmString = "ldg $\x01, [$\x02]";
19031 : break;
19032 : }
19033 : return false;
19034 : case AArch64::LDNF1B_D_IMM_REAL:
19035 0 : if (MI->getNumOperands() == 4 &&
19036 0 : MI->getOperand(0).isReg() &&
19037 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
19038 0 : MI->getOperand(1).isReg() &&
19039 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
19040 0 : MI->getOperand(2).isReg() &&
19041 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19042 0 : MI->getOperand(3).isImm() &&
19043 0 : MI->getOperand(3).getImm() == 0 &&
19044 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
19045 : // (LDNF1B_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
19046 : AsmString = "ldnf1b $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
19047 : break;
19048 : }
19049 : return false;
19050 : case AArch64::LDNF1B_H_IMM_REAL:
19051 0 : if (MI->getNumOperands() == 4 &&
19052 0 : MI->getOperand(0).isReg() &&
19053 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
19054 0 : MI->getOperand(1).isReg() &&
19055 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
19056 0 : MI->getOperand(2).isReg() &&
19057 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19058 0 : MI->getOperand(3).isImm() &&
19059 0 : MI->getOperand(3).getImm() == 0 &&
19060 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
19061 : // (LDNF1B_H_IMM_REAL Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
19062 : AsmString = "ldnf1b $\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
19063 : break;
19064 : }
19065 : return false;
19066 : case AArch64::LDNF1B_IMM_REAL:
19067 0 : if (MI->getNumOperands() == 4 &&
19068 0 : MI->getOperand(0).isReg() &&
19069 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
19070 0 : MI->getOperand(1).isReg() &&
19071 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
19072 0 : MI->getOperand(2).isReg() &&
19073 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19074 0 : MI->getOperand(3).isImm() &&
19075 0 : MI->getOperand(3).getImm() == 0 &&
19076 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
19077 : // (LDNF1B_IMM_REAL Z_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
19078 : AsmString = "ldnf1b $\xFF\x01\x25, $\xFF\x02\x07/z, [$\x03]";
19079 : break;
19080 : }
19081 : return false;
19082 : case AArch64::LDNF1B_S_IMM_REAL:
19083 0 : if (MI->getNumOperands() == 4 &&
19084 0 : MI->getOperand(0).isReg() &&
19085 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
19086 0 : MI->getOperand(1).isReg() &&
19087 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
19088 0 : MI->getOperand(2).isReg() &&
19089 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19090 0 : MI->getOperand(3).isImm() &&
19091 0 : MI->getOperand(3).getImm() == 0 &&
19092 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
19093 : // (LDNF1B_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
19094 : AsmString = "ldnf1b $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
19095 : break;
19096 : }
19097 : return false;
19098 : case AArch64::LDNF1D_IMM_REAL:
19099 0 : if (MI->getNumOperands() == 4 &&
19100 0 : MI->getOperand(0).isReg() &&
19101 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
19102 0 : MI->getOperand(1).isReg() &&
19103 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
19104 0 : MI->getOperand(2).isReg() &&
19105 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19106 0 : MI->getOperand(3).isImm() &&
19107 0 : MI->getOperand(3).getImm() == 0 &&
19108 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
19109 : // (LDNF1D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
19110 : AsmString = "ldnf1d $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
19111 : break;
19112 : }
19113 : return false;
19114 : case AArch64::LDNF1H_D_IMM_REAL:
19115 0 : if (MI->getNumOperands() == 4 &&
19116 0 : MI->getOperand(0).isReg() &&
19117 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
19118 0 : MI->getOperand(1).isReg() &&
19119 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
19120 0 : MI->getOperand(2).isReg() &&
19121 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19122 0 : MI->getOperand(3).isImm() &&
19123 0 : MI->getOperand(3).getImm() == 0 &&
19124 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
19125 : // (LDNF1H_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
19126 : AsmString = "ldnf1h $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
19127 : break;
19128 : }
19129 : return false;
19130 : case AArch64::LDNF1H_IMM_REAL:
19131 0 : if (MI->getNumOperands() == 4 &&
19132 0 : MI->getOperand(0).isReg() &&
19133 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
19134 0 : MI->getOperand(1).isReg() &&
19135 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
19136 0 : MI->getOperand(2).isReg() &&
19137 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19138 0 : MI->getOperand(3).isImm() &&
19139 0 : MI->getOperand(3).getImm() == 0 &&
19140 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
19141 : // (LDNF1H_IMM_REAL Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
19142 : AsmString = "ldnf1h $\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
19143 : break;
19144 : }
19145 : return false;
19146 : case AArch64::LDNF1H_S_IMM_REAL:
19147 0 : if (MI->getNumOperands() == 4 &&
19148 0 : MI->getOperand(0).isReg() &&
19149 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
19150 0 : MI->getOperand(1).isReg() &&
19151 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
19152 0 : MI->getOperand(2).isReg() &&
19153 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19154 0 : MI->getOperand(3).isImm() &&
19155 0 : MI->getOperand(3).getImm() == 0 &&
19156 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
19157 : // (LDNF1H_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
19158 : AsmString = "ldnf1h $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
19159 : break;
19160 : }
19161 : return false;
19162 : case AArch64::LDNF1SB_D_IMM_REAL:
19163 0 : if (MI->getNumOperands() == 4 &&
19164 0 : MI->getOperand(0).isReg() &&
19165 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
19166 0 : MI->getOperand(1).isReg() &&
19167 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
19168 0 : MI->getOperand(2).isReg() &&
19169 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19170 0 : MI->getOperand(3).isImm() &&
19171 0 : MI->getOperand(3).getImm() == 0 &&
19172 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
19173 : // (LDNF1SB_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
19174 : AsmString = "ldnf1sb $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
19175 : break;
19176 : }
19177 : return false;
19178 : case AArch64::LDNF1SB_H_IMM_REAL:
19179 0 : if (MI->getNumOperands() == 4 &&
19180 0 : MI->getOperand(0).isReg() &&
19181 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
19182 0 : MI->getOperand(1).isReg() &&
19183 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
19184 0 : MI->getOperand(2).isReg() &&
19185 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19186 0 : MI->getOperand(3).isImm() &&
19187 0 : MI->getOperand(3).getImm() == 0 &&
19188 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
19189 : // (LDNF1SB_H_IMM_REAL Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
19190 : AsmString = "ldnf1sb $\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
19191 : break;
19192 : }
19193 : return false;
19194 : case AArch64::LDNF1SB_S_IMM_REAL:
19195 0 : if (MI->getNumOperands() == 4 &&
19196 0 : MI->getOperand(0).isReg() &&
19197 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
19198 0 : MI->getOperand(1).isReg() &&
19199 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
19200 0 : MI->getOperand(2).isReg() &&
19201 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19202 0 : MI->getOperand(3).isImm() &&
19203 0 : MI->getOperand(3).getImm() == 0 &&
19204 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
19205 : // (LDNF1SB_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
19206 : AsmString = "ldnf1sb $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
19207 : break;
19208 : }
19209 : return false;
19210 : case AArch64::LDNF1SH_D_IMM_REAL:
19211 0 : if (MI->getNumOperands() == 4 &&
19212 0 : MI->getOperand(0).isReg() &&
19213 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
19214 0 : MI->getOperand(1).isReg() &&
19215 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
19216 0 : MI->getOperand(2).isReg() &&
19217 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19218 0 : MI->getOperand(3).isImm() &&
19219 0 : MI->getOperand(3).getImm() == 0 &&
19220 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
19221 : // (LDNF1SH_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
19222 : AsmString = "ldnf1sh $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
19223 : break;
19224 : }
19225 : return false;
19226 : case AArch64::LDNF1SH_S_IMM_REAL:
19227 0 : if (MI->getNumOperands() == 4 &&
19228 0 : MI->getOperand(0).isReg() &&
19229 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
19230 0 : MI->getOperand(1).isReg() &&
19231 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
19232 0 : MI->getOperand(2).isReg() &&
19233 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19234 0 : MI->getOperand(3).isImm() &&
19235 0 : MI->getOperand(3).getImm() == 0 &&
19236 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
19237 : // (LDNF1SH_S_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
19238 : AsmString = "ldnf1sh $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
19239 : break;
19240 : }
19241 : return false;
19242 : case AArch64::LDNF1SW_D_IMM_REAL:
19243 0 : if (MI->getNumOperands() == 4 &&
19244 0 : MI->getOperand(0).isReg() &&
19245 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
19246 0 : MI->getOperand(1).isReg() &&
19247 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
19248 0 : MI->getOperand(2).isReg() &&
19249 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19250 0 : MI->getOperand(3).isImm() &&
19251 0 : MI->getOperand(3).getImm() == 0 &&
19252 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
19253 : // (LDNF1SW_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
19254 : AsmString = "ldnf1sw $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
19255 : break;
19256 : }
19257 : return false;
19258 : case AArch64::LDNF1W_D_IMM_REAL:
19259 0 : if (MI->getNumOperands() == 4 &&
19260 0 : MI->getOperand(0).isReg() &&
19261 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
19262 0 : MI->getOperand(1).isReg() &&
19263 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
19264 0 : MI->getOperand(2).isReg() &&
19265 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19266 0 : MI->getOperand(3).isImm() &&
19267 0 : MI->getOperand(3).getImm() == 0 &&
19268 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
19269 : // (LDNF1W_D_IMM_REAL Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
19270 : AsmString = "ldnf1w $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
19271 : break;
19272 : }
19273 : return false;
19274 : case AArch64::LDNF1W_IMM_REAL:
19275 0 : if (MI->getNumOperands() == 4 &&
19276 0 : MI->getOperand(0).isReg() &&
19277 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
19278 0 : MI->getOperand(1).isReg() &&
19279 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
19280 0 : MI->getOperand(2).isReg() &&
19281 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19282 0 : MI->getOperand(3).isImm() &&
19283 0 : MI->getOperand(3).getImm() == 0 &&
19284 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
19285 : // (LDNF1W_IMM_REAL Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
19286 : AsmString = "ldnf1w $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
19287 : break;
19288 : }
19289 : return false;
19290 : case AArch64::LDNPDi:
19291 0 : if (MI->getNumOperands() == 4 &&
19292 0 : MI->getOperand(0).isReg() &&
19293 0 : MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
19294 0 : MI->getOperand(1).isReg() &&
19295 0 : MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
19296 0 : MI->getOperand(2).isReg() &&
19297 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19298 0 : MI->getOperand(3).isImm() &&
19299 0 : MI->getOperand(3).getImm() == 0) {
19300 : // (LDNPDi FPR64Op:$Rt, FPR64Op:$Rt2, GPR64sp:$Rn, 0)
19301 : AsmString = "ldnp $\x01, $\x02, [$\x03]";
19302 : break;
19303 : }
19304 : return false;
19305 : case AArch64::LDNPQi:
19306 0 : if (MI->getNumOperands() == 4 &&
19307 0 : MI->getOperand(0).isReg() &&
19308 0 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
19309 0 : MI->getOperand(1).isReg() &&
19310 0 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
19311 0 : MI->getOperand(2).isReg() &&
19312 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19313 0 : MI->getOperand(3).isImm() &&
19314 0 : MI->getOperand(3).getImm() == 0) {
19315 : // (LDNPQi FPR128Op:$Rt, FPR128Op:$Rt2, GPR64sp:$Rn, 0)
19316 : AsmString = "ldnp $\x01, $\x02, [$\x03]";
19317 : break;
19318 : }
19319 : return false;
19320 : case AArch64::LDNPSi:
19321 0 : if (MI->getNumOperands() == 4 &&
19322 0 : MI->getOperand(0).isReg() &&
19323 0 : MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
19324 0 : MI->getOperand(1).isReg() &&
19325 0 : MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
19326 0 : MI->getOperand(2).isReg() &&
19327 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19328 0 : MI->getOperand(3).isImm() &&
19329 0 : MI->getOperand(3).getImm() == 0) {
19330 : // (LDNPSi FPR32Op:$Rt, FPR32Op:$Rt2, GPR64sp:$Rn, 0)
19331 : AsmString = "ldnp $\x01, $\x02, [$\x03]";
19332 : break;
19333 : }
19334 : return false;
19335 : case AArch64::LDNPWi:
19336 0 : if (MI->getNumOperands() == 4 &&
19337 0 : MI->getOperand(0).isReg() &&
19338 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
19339 0 : MI->getOperand(1).isReg() &&
19340 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
19341 0 : MI->getOperand(2).isReg() &&
19342 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19343 0 : MI->getOperand(3).isImm() &&
19344 0 : MI->getOperand(3).getImm() == 0) {
19345 : // (LDNPWi GPR32z:$Rt, GPR32z:$Rt2, GPR64sp:$Rn, 0)
19346 : AsmString = "ldnp $\x01, $\x02, [$\x03]";
19347 : break;
19348 : }
19349 : return false;
19350 : case AArch64::LDNPXi:
19351 0 : if (MI->getNumOperands() == 4 &&
19352 0 : MI->getOperand(0).isReg() &&
19353 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
19354 0 : MI->getOperand(1).isReg() &&
19355 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
19356 0 : MI->getOperand(2).isReg() &&
19357 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19358 0 : MI->getOperand(3).isImm() &&
19359 0 : MI->getOperand(3).getImm() == 0) {
19360 : // (LDNPXi GPR64z:$Rt, GPR64z:$Rt2, GPR64sp:$Rn, 0)
19361 : AsmString = "ldnp $\x01, $\x02, [$\x03]";
19362 : break;
19363 : }
19364 : return false;
19365 : case AArch64::LDNT1B_ZRI:
19366 0 : if (MI->getNumOperands() == 4 &&
19367 0 : MI->getOperand(0).isReg() &&
19368 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
19369 0 : MI->getOperand(1).isReg() &&
19370 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
19371 0 : MI->getOperand(2).isReg() &&
19372 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19373 0 : MI->getOperand(3).isImm() &&
19374 0 : MI->getOperand(3).getImm() == 0 &&
19375 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
19376 : // (LDNT1B_ZRI Z_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
19377 : AsmString = "ldnt1b $\xFF\x01\x25, $\xFF\x02\x07/z, [$\x03]";
19378 : break;
19379 : }
19380 : return false;
19381 : case AArch64::LDNT1D_ZRI:
19382 0 : if (MI->getNumOperands() == 4 &&
19383 0 : MI->getOperand(0).isReg() &&
19384 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
19385 0 : MI->getOperand(1).isReg() &&
19386 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
19387 0 : MI->getOperand(2).isReg() &&
19388 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19389 0 : MI->getOperand(3).isImm() &&
19390 0 : MI->getOperand(3).getImm() == 0 &&
19391 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
19392 : // (LDNT1D_ZRI Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
19393 : AsmString = "ldnt1d $\xFF\x01\x20, $\xFF\x02\x07/z, [$\x03]";
19394 : break;
19395 : }
19396 : return false;
19397 : case AArch64::LDNT1H_ZRI:
19398 0 : if (MI->getNumOperands() == 4 &&
19399 0 : MI->getOperand(0).isReg() &&
19400 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
19401 0 : MI->getOperand(1).isReg() &&
19402 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
19403 0 : MI->getOperand(2).isReg() &&
19404 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19405 0 : MI->getOperand(3).isImm() &&
19406 0 : MI->getOperand(3).getImm() == 0 &&
19407 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
19408 : // (LDNT1H_ZRI Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
19409 : AsmString = "ldnt1h $\xFF\x01\x24, $\xFF\x02\x07/z, [$\x03]";
19410 : break;
19411 : }
19412 : return false;
19413 : case AArch64::LDNT1W_ZRI:
19414 0 : if (MI->getNumOperands() == 4 &&
19415 0 : MI->getOperand(0).isReg() &&
19416 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
19417 0 : MI->getOperand(1).isReg() &&
19418 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
19419 0 : MI->getOperand(2).isReg() &&
19420 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19421 0 : MI->getOperand(3).isImm() &&
19422 0 : MI->getOperand(3).getImm() == 0 &&
19423 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
19424 : // (LDNT1W_ZRI Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
19425 : AsmString = "ldnt1w $\xFF\x01\x21, $\xFF\x02\x07/z, [$\x03]";
19426 : break;
19427 : }
19428 : return false;
19429 : case AArch64::LDPDi:
19430 153 : if (MI->getNumOperands() == 4 &&
19431 306 : MI->getOperand(0).isReg() &&
19432 153 : MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
19433 306 : MI->getOperand(1).isReg() &&
19434 153 : MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
19435 306 : MI->getOperand(2).isReg() &&
19436 153 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19437 306 : MI->getOperand(3).isImm() &&
19438 153 : MI->getOperand(3).getImm() == 0) {
19439 : // (LDPDi FPR64Op:$Rt, FPR64Op:$Rt2, GPR64sp:$Rn, 0)
19440 : AsmString = "ldp $\x01, $\x02, [$\x03]";
19441 : break;
19442 : }
19443 : return false;
19444 : case AArch64::LDPQi:
19445 23 : if (MI->getNumOperands() == 4 &&
19446 46 : MI->getOperand(0).isReg() &&
19447 23 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
19448 46 : MI->getOperand(1).isReg() &&
19449 23 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
19450 46 : MI->getOperand(2).isReg() &&
19451 23 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19452 46 : MI->getOperand(3).isImm() &&
19453 23 : MI->getOperand(3).getImm() == 0) {
19454 : // (LDPQi FPR128Op:$Rt, FPR128Op:$Rt2, GPR64sp:$Rn, 0)
19455 : AsmString = "ldp $\x01, $\x02, [$\x03]";
19456 : break;
19457 : }
19458 : return false;
19459 : case AArch64::LDPSWi:
19460 1 : if (MI->getNumOperands() == 4 &&
19461 2 : MI->getOperand(0).isReg() &&
19462 1 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
19463 2 : MI->getOperand(1).isReg() &&
19464 1 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
19465 2 : MI->getOperand(2).isReg() &&
19466 1 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19467 2 : MI->getOperand(3).isImm() &&
19468 1 : MI->getOperand(3).getImm() == 0) {
19469 : // (LDPSWi GPR64z:$Rt, GPR64z:$Rt2, GPR64sp:$Rn, 0)
19470 : AsmString = "ldpsw $\x01, $\x02, [$\x03]";
19471 : break;
19472 : }
19473 : return false;
19474 : case AArch64::LDPSi:
19475 4 : if (MI->getNumOperands() == 4 &&
19476 8 : MI->getOperand(0).isReg() &&
19477 4 : MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
19478 8 : MI->getOperand(1).isReg() &&
19479 4 : MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
19480 8 : MI->getOperand(2).isReg() &&
19481 4 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19482 8 : MI->getOperand(3).isImm() &&
19483 4 : MI->getOperand(3).getImm() == 0) {
19484 : // (LDPSi FPR32Op:$Rt, FPR32Op:$Rt2, GPR64sp:$Rn, 0)
19485 : AsmString = "ldp $\x01, $\x02, [$\x03]";
19486 : break;
19487 : }
19488 : return false;
19489 : case AArch64::LDPWi:
19490 8 : if (MI->getNumOperands() == 4 &&
19491 16 : MI->getOperand(0).isReg() &&
19492 8 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
19493 16 : MI->getOperand(1).isReg() &&
19494 8 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
19495 16 : MI->getOperand(2).isReg() &&
19496 8 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19497 16 : MI->getOperand(3).isImm() &&
19498 8 : MI->getOperand(3).getImm() == 0) {
19499 : // (LDPWi GPR32z:$Rt, GPR32z:$Rt2, GPR64sp:$Rn, 0)
19500 : AsmString = "ldp $\x01, $\x02, [$\x03]";
19501 : break;
19502 : }
19503 : return false;
19504 : case AArch64::LDPXi:
19505 554 : if (MI->getNumOperands() == 4 &&
19506 1108 : MI->getOperand(0).isReg() &&
19507 554 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
19508 1108 : MI->getOperand(1).isReg() &&
19509 554 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
19510 1108 : MI->getOperand(2).isReg() &&
19511 554 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
19512 1108 : MI->getOperand(3).isImm() &&
19513 554 : MI->getOperand(3).getImm() == 0) {
19514 : // (LDPXi GPR64z:$Rt, GPR64z:$Rt2, GPR64sp:$Rn, 0)
19515 : AsmString = "ldp $\x01, $\x02, [$\x03]";
19516 : break;
19517 : }
19518 : return false;
19519 : case AArch64::LDRAAindexed:
19520 0 : if (MI->getNumOperands() == 3 &&
19521 0 : MI->getOperand(0).isReg() &&
19522 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
19523 0 : MI->getOperand(1).isReg() &&
19524 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19525 0 : MI->getOperand(2).isImm() &&
19526 0 : MI->getOperand(2).getImm() == 0 &&
19527 : STI.getFeatureBits()[AArch64::HasV8_3aOps]) {
19528 : // (LDRAAindexed GPR64:$Rt, GPR64sp:$Rn, 0)
19529 : AsmString = "ldraa $\x01, [$\x02]";
19530 : break;
19531 : }
19532 : return false;
19533 : case AArch64::LDRABindexed:
19534 0 : if (MI->getNumOperands() == 3 &&
19535 0 : MI->getOperand(0).isReg() &&
19536 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
19537 0 : MI->getOperand(1).isReg() &&
19538 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19539 0 : MI->getOperand(2).isImm() &&
19540 0 : MI->getOperand(2).getImm() == 0 &&
19541 : STI.getFeatureBits()[AArch64::HasV8_3aOps]) {
19542 : // (LDRABindexed GPR64:$Rt, GPR64sp:$Rn, 0)
19543 : AsmString = "ldrab $\x01, [$\x02]";
19544 : break;
19545 : }
19546 : return false;
19547 : case AArch64::LDRBBroX:
19548 28 : if (MI->getNumOperands() == 5 &&
19549 56 : MI->getOperand(0).isReg() &&
19550 28 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
19551 56 : MI->getOperand(1).isReg() &&
19552 28 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19553 56 : MI->getOperand(2).isReg() &&
19554 28 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
19555 28 : MI->getOperand(3).isImm() &&
19556 28 : MI->getOperand(3).getImm() == 0 &&
19557 56 : MI->getOperand(4).isImm() &&
19558 28 : MI->getOperand(4).getImm() == 0) {
19559 : // (LDRBBroX GPR32:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
19560 : AsmString = "ldrb $\x01, [$\x02, $\x03]";
19561 : break;
19562 : }
19563 : return false;
19564 : case AArch64::LDRBBui:
19565 59 : if (MI->getNumOperands() == 3 &&
19566 118 : MI->getOperand(0).isReg() &&
19567 59 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
19568 118 : MI->getOperand(1).isReg() &&
19569 59 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19570 118 : MI->getOperand(2).isImm() &&
19571 59 : MI->getOperand(2).getImm() == 0) {
19572 : // (LDRBBui GPR32:$Rt, GPR64sp:$Rn, 0)
19573 : AsmString = "ldrb $\x01, [$\x02]";
19574 : break;
19575 : }
19576 : return false;
19577 : case AArch64::LDRBroX:
19578 5 : if (MI->getNumOperands() == 5 &&
19579 10 : MI->getOperand(0).isReg() &&
19580 5 : MRI.getRegClass(AArch64::FPR8RegClassID).contains(MI->getOperand(0).getReg()) &&
19581 10 : MI->getOperand(1).isReg() &&
19582 5 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19583 10 : MI->getOperand(2).isReg() &&
19584 5 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
19585 5 : MI->getOperand(3).isImm() &&
19586 5 : MI->getOperand(3).getImm() == 0 &&
19587 10 : MI->getOperand(4).isImm() &&
19588 5 : MI->getOperand(4).getImm() == 0) {
19589 : // (LDRBroX FPR8Op:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
19590 : AsmString = "ldr $\x01, [$\x02, $\x03]";
19591 : break;
19592 : }
19593 : return false;
19594 : case AArch64::LDRBui:
19595 7 : if (MI->getNumOperands() == 3 &&
19596 14 : MI->getOperand(0).isReg() &&
19597 7 : MRI.getRegClass(AArch64::FPR8RegClassID).contains(MI->getOperand(0).getReg()) &&
19598 14 : MI->getOperand(1).isReg() &&
19599 7 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19600 14 : MI->getOperand(2).isImm() &&
19601 7 : MI->getOperand(2).getImm() == 0) {
19602 : // (LDRBui FPR8Op:$Rt, GPR64sp:$Rn, 0)
19603 : AsmString = "ldr $\x01, [$\x02]";
19604 : break;
19605 : }
19606 : return false;
19607 : case AArch64::LDRDroX:
19608 12 : if (MI->getNumOperands() == 5 &&
19609 24 : MI->getOperand(0).isReg() &&
19610 12 : MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
19611 24 : MI->getOperand(1).isReg() &&
19612 12 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19613 24 : MI->getOperand(2).isReg() &&
19614 12 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
19615 12 : MI->getOperand(3).isImm() &&
19616 12 : MI->getOperand(3).getImm() == 0 &&
19617 24 : MI->getOperand(4).isImm() &&
19618 12 : MI->getOperand(4).getImm() == 0) {
19619 : // (LDRDroX FPR64Op:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
19620 : AsmString = "ldr $\x01, [$\x02, $\x03]";
19621 : break;
19622 : }
19623 : return false;
19624 : case AArch64::LDRDui:
19625 884 : if (MI->getNumOperands() == 3 &&
19626 1768 : MI->getOperand(0).isReg() &&
19627 884 : MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
19628 1768 : MI->getOperand(1).isReg() &&
19629 884 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19630 1768 : MI->getOperand(2).isImm() &&
19631 871 : MI->getOperand(2).getImm() == 0) {
19632 : // (LDRDui FPR64Op:$Rt, GPR64sp:$Rn, 0)
19633 : AsmString = "ldr $\x01, [$\x02]";
19634 : break;
19635 : }
19636 : return false;
19637 : case AArch64::LDRHHroX:
19638 11 : if (MI->getNumOperands() == 5 &&
19639 22 : MI->getOperand(0).isReg() &&
19640 11 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
19641 22 : MI->getOperand(1).isReg() &&
19642 11 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19643 22 : MI->getOperand(2).isReg() &&
19644 11 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
19645 11 : MI->getOperand(3).isImm() &&
19646 11 : MI->getOperand(3).getImm() == 0 &&
19647 22 : MI->getOperand(4).isImm() &&
19648 11 : MI->getOperand(4).getImm() == 0) {
19649 : // (LDRHHroX GPR32:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
19650 : AsmString = "ldrh $\x01, [$\x02, $\x03]";
19651 : break;
19652 : }
19653 : return false;
19654 : case AArch64::LDRHHui:
19655 29 : if (MI->getNumOperands() == 3 &&
19656 58 : MI->getOperand(0).isReg() &&
19657 29 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
19658 58 : MI->getOperand(1).isReg() &&
19659 29 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19660 58 : MI->getOperand(2).isImm() &&
19661 29 : MI->getOperand(2).getImm() == 0) {
19662 : // (LDRHHui GPR32:$Rt, GPR64sp:$Rn, 0)
19663 : AsmString = "ldrh $\x01, [$\x02]";
19664 : break;
19665 : }
19666 : return false;
19667 : case AArch64::LDRHroX:
19668 8 : if (MI->getNumOperands() == 5 &&
19669 16 : MI->getOperand(0).isReg() &&
19670 8 : MRI.getRegClass(AArch64::FPR16RegClassID).contains(MI->getOperand(0).getReg()) &&
19671 16 : MI->getOperand(1).isReg() &&
19672 8 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19673 16 : MI->getOperand(2).isReg() &&
19674 8 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
19675 8 : MI->getOperand(3).isImm() &&
19676 8 : MI->getOperand(3).getImm() == 0 &&
19677 16 : MI->getOperand(4).isImm() &&
19678 8 : MI->getOperand(4).getImm() == 0) {
19679 : // (LDRHroX FPR16Op:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
19680 : AsmString = "ldr $\x01, [$\x02, $\x03]";
19681 : break;
19682 : }
19683 : return false;
19684 : case AArch64::LDRHui:
19685 25 : if (MI->getNumOperands() == 3 &&
19686 50 : MI->getOperand(0).isReg() &&
19687 25 : MRI.getRegClass(AArch64::FPR16RegClassID).contains(MI->getOperand(0).getReg()) &&
19688 50 : MI->getOperand(1).isReg() &&
19689 25 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19690 50 : MI->getOperand(2).isImm() &&
19691 23 : MI->getOperand(2).getImm() == 0) {
19692 : // (LDRHui FPR16Op:$Rt, GPR64sp:$Rn, 0)
19693 : AsmString = "ldr $\x01, [$\x02]";
19694 : break;
19695 : }
19696 : return false;
19697 : case AArch64::LDRQroX:
19698 4 : if (MI->getNumOperands() == 5 &&
19699 8 : MI->getOperand(0).isReg() &&
19700 4 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
19701 8 : MI->getOperand(1).isReg() &&
19702 4 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19703 8 : MI->getOperand(2).isReg() &&
19704 4 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
19705 4 : MI->getOperand(3).isImm() &&
19706 4 : MI->getOperand(3).getImm() == 0 &&
19707 8 : MI->getOperand(4).isImm() &&
19708 4 : MI->getOperand(4).getImm() == 0) {
19709 : // (LDRQroX FPR128Op:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
19710 : AsmString = "ldr $\x01, [$\x02, $\x03]";
19711 : break;
19712 : }
19713 : return false;
19714 : case AArch64::LDRQui:
19715 1128 : if (MI->getNumOperands() == 3 &&
19716 2256 : MI->getOperand(0).isReg() &&
19717 1128 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
19718 2256 : MI->getOperand(1).isReg() &&
19719 1128 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19720 2256 : MI->getOperand(2).isImm() &&
19721 1102 : MI->getOperand(2).getImm() == 0) {
19722 : // (LDRQui FPR128Op:$Rt, GPR64sp:$Rn, 0)
19723 : AsmString = "ldr $\x01, [$\x02]";
19724 : break;
19725 : }
19726 : return false;
19727 : case AArch64::LDRSBWroX:
19728 3 : if (MI->getNumOperands() == 5 &&
19729 6 : MI->getOperand(0).isReg() &&
19730 3 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
19731 6 : MI->getOperand(1).isReg() &&
19732 3 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19733 6 : MI->getOperand(2).isReg() &&
19734 3 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
19735 3 : MI->getOperand(3).isImm() &&
19736 3 : MI->getOperand(3).getImm() == 0 &&
19737 6 : MI->getOperand(4).isImm() &&
19738 3 : MI->getOperand(4).getImm() == 0) {
19739 : // (LDRSBWroX GPR32:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
19740 : AsmString = "ldrsb $\x01, [$\x02, $\x03]";
19741 : break;
19742 : }
19743 : return false;
19744 : case AArch64::LDRSBWui:
19745 10 : if (MI->getNumOperands() == 3 &&
19746 20 : MI->getOperand(0).isReg() &&
19747 10 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
19748 20 : MI->getOperand(1).isReg() &&
19749 10 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19750 20 : MI->getOperand(2).isImm() &&
19751 10 : MI->getOperand(2).getImm() == 0) {
19752 : // (LDRSBWui GPR32:$Rt, GPR64sp:$Rn, 0)
19753 : AsmString = "ldrsb $\x01, [$\x02]";
19754 : break;
19755 : }
19756 : return false;
19757 : case AArch64::LDRSBXroX:
19758 8 : if (MI->getNumOperands() == 5 &&
19759 16 : MI->getOperand(0).isReg() &&
19760 8 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
19761 16 : MI->getOperand(1).isReg() &&
19762 8 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19763 16 : MI->getOperand(2).isReg() &&
19764 8 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
19765 8 : MI->getOperand(3).isImm() &&
19766 8 : MI->getOperand(3).getImm() == 0 &&
19767 16 : MI->getOperand(4).isImm() &&
19768 8 : MI->getOperand(4).getImm() == 0) {
19769 : // (LDRSBXroX GPR64:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
19770 : AsmString = "ldrsb $\x01, [$\x02, $\x03]";
19771 : break;
19772 : }
19773 : return false;
19774 : case AArch64::LDRSBXui:
19775 1 : if (MI->getNumOperands() == 3 &&
19776 2 : MI->getOperand(0).isReg() &&
19777 1 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
19778 2 : MI->getOperand(1).isReg() &&
19779 1 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19780 2 : MI->getOperand(2).isImm() &&
19781 1 : MI->getOperand(2).getImm() == 0) {
19782 : // (LDRSBXui GPR64:$Rt, GPR64sp:$Rn, 0)
19783 : AsmString = "ldrsb $\x01, [$\x02]";
19784 : break;
19785 : }
19786 : return false;
19787 : case AArch64::LDRSHWroX:
19788 2 : if (MI->getNumOperands() == 5 &&
19789 4 : MI->getOperand(0).isReg() &&
19790 2 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
19791 4 : MI->getOperand(1).isReg() &&
19792 2 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19793 4 : MI->getOperand(2).isReg() &&
19794 2 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
19795 2 : MI->getOperand(3).isImm() &&
19796 2 : MI->getOperand(3).getImm() == 0 &&
19797 4 : MI->getOperand(4).isImm() &&
19798 2 : MI->getOperand(4).getImm() == 0) {
19799 : // (LDRSHWroX GPR32:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
19800 : AsmString = "ldrsh $\x01, [$\x02, $\x03]";
19801 : break;
19802 : }
19803 : return false;
19804 : case AArch64::LDRSHWui:
19805 13 : if (MI->getNumOperands() == 3 &&
19806 26 : MI->getOperand(0).isReg() &&
19807 13 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
19808 26 : MI->getOperand(1).isReg() &&
19809 13 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19810 26 : MI->getOperand(2).isImm() &&
19811 13 : MI->getOperand(2).getImm() == 0) {
19812 : // (LDRSHWui GPR32:$Rt, GPR64sp:$Rn, 0)
19813 : AsmString = "ldrsh $\x01, [$\x02]";
19814 : break;
19815 : }
19816 : return false;
19817 : case AArch64::LDRSHXroX:
19818 4 : if (MI->getNumOperands() == 5 &&
19819 8 : MI->getOperand(0).isReg() &&
19820 4 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
19821 8 : MI->getOperand(1).isReg() &&
19822 4 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19823 8 : MI->getOperand(2).isReg() &&
19824 4 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
19825 4 : MI->getOperand(3).isImm() &&
19826 4 : MI->getOperand(3).getImm() == 0 &&
19827 8 : MI->getOperand(4).isImm() &&
19828 4 : MI->getOperand(4).getImm() == 0) {
19829 : // (LDRSHXroX GPR64:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
19830 : AsmString = "ldrsh $\x01, [$\x02, $\x03]";
19831 : break;
19832 : }
19833 : return false;
19834 : case AArch64::LDRSHXui:
19835 1 : if (MI->getNumOperands() == 3 &&
19836 2 : MI->getOperand(0).isReg() &&
19837 1 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
19838 2 : MI->getOperand(1).isReg() &&
19839 1 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19840 2 : MI->getOperand(2).isImm() &&
19841 1 : MI->getOperand(2).getImm() == 0) {
19842 : // (LDRSHXui GPR64:$Rt, GPR64sp:$Rn, 0)
19843 : AsmString = "ldrsh $\x01, [$\x02]";
19844 : break;
19845 : }
19846 : return false;
19847 : case AArch64::LDRSWroX:
19848 4 : if (MI->getNumOperands() == 5 &&
19849 8 : MI->getOperand(0).isReg() &&
19850 4 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
19851 8 : MI->getOperand(1).isReg() &&
19852 4 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19853 8 : MI->getOperand(2).isReg() &&
19854 4 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
19855 4 : MI->getOperand(3).isImm() &&
19856 4 : MI->getOperand(3).getImm() == 0 &&
19857 8 : MI->getOperand(4).isImm() &&
19858 4 : MI->getOperand(4).getImm() == 0) {
19859 : // (LDRSWroX GPR64:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
19860 : AsmString = "ldrsw $\x01, [$\x02, $\x03]";
19861 : break;
19862 : }
19863 : return false;
19864 : case AArch64::LDRSWui:
19865 4 : if (MI->getNumOperands() == 3 &&
19866 8 : MI->getOperand(0).isReg() &&
19867 4 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
19868 8 : MI->getOperand(1).isReg() &&
19869 4 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19870 8 : MI->getOperand(2).isImm() &&
19871 3 : MI->getOperand(2).getImm() == 0) {
19872 : // (LDRSWui GPR64:$Rt, GPR64sp:$Rn, 0)
19873 : AsmString = "ldrsw $\x01, [$\x02]";
19874 : break;
19875 : }
19876 : return false;
19877 : case AArch64::LDRSroX:
19878 12 : if (MI->getNumOperands() == 5 &&
19879 24 : MI->getOperand(0).isReg() &&
19880 12 : MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
19881 24 : MI->getOperand(1).isReg() &&
19882 12 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19883 24 : MI->getOperand(2).isReg() &&
19884 12 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
19885 12 : MI->getOperand(3).isImm() &&
19886 12 : MI->getOperand(3).getImm() == 0 &&
19887 24 : MI->getOperand(4).isImm() &&
19888 12 : MI->getOperand(4).getImm() == 0) {
19889 : // (LDRSroX FPR32Op:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
19890 : AsmString = "ldr $\x01, [$\x02, $\x03]";
19891 : break;
19892 : }
19893 : return false;
19894 : case AArch64::LDRSui:
19895 74 : if (MI->getNumOperands() == 3 &&
19896 148 : MI->getOperand(0).isReg() &&
19897 74 : MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
19898 148 : MI->getOperand(1).isReg() &&
19899 74 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19900 148 : MI->getOperand(2).isImm() &&
19901 36 : MI->getOperand(2).getImm() == 0) {
19902 : // (LDRSui FPR32Op:$Rt, GPR64sp:$Rn, 0)
19903 : AsmString = "ldr $\x01, [$\x02]";
19904 : break;
19905 : }
19906 : return false;
19907 : case AArch64::LDRWroX:
19908 30 : if (MI->getNumOperands() == 5 &&
19909 60 : MI->getOperand(0).isReg() &&
19910 30 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
19911 60 : MI->getOperand(1).isReg() &&
19912 30 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19913 60 : MI->getOperand(2).isReg() &&
19914 30 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
19915 30 : MI->getOperand(3).isImm() &&
19916 30 : MI->getOperand(3).getImm() == 0 &&
19917 60 : MI->getOperand(4).isImm() &&
19918 30 : MI->getOperand(4).getImm() == 0) {
19919 : // (LDRWroX GPR32:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
19920 : AsmString = "ldr $\x01, [$\x02, $\x03]";
19921 : break;
19922 : }
19923 : return false;
19924 : case AArch64::LDRWui:
19925 195 : if (MI->getNumOperands() == 3 &&
19926 390 : MI->getOperand(0).isReg() &&
19927 195 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
19928 390 : MI->getOperand(1).isReg() &&
19929 195 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19930 390 : MI->getOperand(2).isImm() &&
19931 182 : MI->getOperand(2).getImm() == 0) {
19932 : // (LDRWui GPR32z:$Rt, GPR64sp:$Rn, 0)
19933 : AsmString = "ldr $\x01, [$\x02]";
19934 : break;
19935 : }
19936 : return false;
19937 : case AArch64::LDRXroX:
19938 26 : if (MI->getNumOperands() == 5 &&
19939 52 : MI->getOperand(0).isReg() &&
19940 26 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
19941 52 : MI->getOperand(1).isReg() &&
19942 26 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19943 52 : MI->getOperand(2).isReg() &&
19944 26 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
19945 26 : MI->getOperand(3).isImm() &&
19946 26 : MI->getOperand(3).getImm() == 0 &&
19947 52 : MI->getOperand(4).isImm() &&
19948 26 : MI->getOperand(4).getImm() == 0) {
19949 : // (LDRXroX GPR64:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
19950 : AsmString = "ldr $\x01, [$\x02, $\x03]";
19951 : break;
19952 : }
19953 : return false;
19954 : case AArch64::LDRXui:
19955 712 : if (MI->getNumOperands() == 3 &&
19956 1424 : MI->getOperand(0).isReg() &&
19957 712 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
19958 1424 : MI->getOperand(1).isReg() &&
19959 712 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19960 1424 : MI->getOperand(2).isImm() &&
19961 479 : MI->getOperand(2).getImm() == 0) {
19962 : // (LDRXui GPR64z:$Rt, GPR64sp:$Rn, 0)
19963 : AsmString = "ldr $\x01, [$\x02]";
19964 : break;
19965 : }
19966 : return false;
19967 : case AArch64::LDR_PXI:
19968 0 : if (MI->getNumOperands() == 3 &&
19969 0 : MI->getOperand(0).isReg() &&
19970 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
19971 0 : MI->getOperand(1).isReg() &&
19972 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19973 0 : MI->getOperand(2).isImm() &&
19974 0 : MI->getOperand(2).getImm() == 0 &&
19975 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
19976 : // (LDR_PXI PPRAny:$Pt, GPR64sp:$Rn, 0)
19977 : AsmString = "ldr $\xFF\x01\x07, [$\x02]";
19978 : break;
19979 : }
19980 : return false;
19981 : case AArch64::LDR_ZXI:
19982 0 : if (MI->getNumOperands() == 3 &&
19983 0 : MI->getOperand(0).isReg() &&
19984 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
19985 0 : MI->getOperand(1).isReg() &&
19986 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
19987 0 : MI->getOperand(2).isImm() &&
19988 0 : MI->getOperand(2).getImm() == 0 &&
19989 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
19990 : // (LDR_ZXI ZPRAny:$Zt, GPR64sp:$Rn, 0)
19991 : AsmString = "ldr $\xFF\x01\x07, [$\x02]";
19992 : break;
19993 : }
19994 : return false;
19995 : case AArch64::LDSETB:
19996 0 : if (MI->getNumOperands() == 3 &&
19997 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
19998 0 : MI->getOperand(1).isReg() &&
19999 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20000 0 : MI->getOperand(2).isReg() &&
20001 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20002 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20003 : // (LDSETB WZR, GPR32:$Rs, GPR64sp:$Rn)
20004 : AsmString = "stsetb $\x02, [$\x03]";
20005 : break;
20006 : }
20007 : return false;
20008 : case AArch64::LDSETH:
20009 0 : if (MI->getNumOperands() == 3 &&
20010 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
20011 0 : MI->getOperand(1).isReg() &&
20012 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20013 0 : MI->getOperand(2).isReg() &&
20014 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20015 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20016 : // (LDSETH WZR, GPR32:$Rs, GPR64sp:$Rn)
20017 : AsmString = "stseth $\x02, [$\x03]";
20018 : break;
20019 : }
20020 : return false;
20021 : case AArch64::LDSETLB:
20022 0 : if (MI->getNumOperands() == 3 &&
20023 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
20024 0 : MI->getOperand(1).isReg() &&
20025 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20026 0 : MI->getOperand(2).isReg() &&
20027 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20028 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20029 : // (LDSETLB WZR, GPR32:$Rs, GPR64sp:$Rn)
20030 : AsmString = "stsetlb $\x02, [$\x03]";
20031 : break;
20032 : }
20033 : return false;
20034 : case AArch64::LDSETLH:
20035 0 : if (MI->getNumOperands() == 3 &&
20036 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
20037 0 : MI->getOperand(1).isReg() &&
20038 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20039 0 : MI->getOperand(2).isReg() &&
20040 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20041 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20042 : // (LDSETLH WZR, GPR32:$Rs, GPR64sp:$Rn)
20043 : AsmString = "stsetlh $\x02, [$\x03]";
20044 : break;
20045 : }
20046 : return false;
20047 : case AArch64::LDSETLW:
20048 0 : if (MI->getNumOperands() == 3 &&
20049 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
20050 0 : MI->getOperand(1).isReg() &&
20051 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20052 0 : MI->getOperand(2).isReg() &&
20053 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20054 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20055 : // (LDSETLW WZR, GPR32:$Rs, GPR64sp:$Rn)
20056 : AsmString = "stsetl $\x02, [$\x03]";
20057 : break;
20058 : }
20059 : return false;
20060 : case AArch64::LDSETLX:
20061 0 : if (MI->getNumOperands() == 3 &&
20062 0 : MI->getOperand(0).getReg() == AArch64::XZR &&
20063 0 : MI->getOperand(1).isReg() &&
20064 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
20065 0 : MI->getOperand(2).isReg() &&
20066 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20067 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20068 : // (LDSETLX XZR, GPR64:$Rs, GPR64sp:$Rn)
20069 : AsmString = "stsetl $\x02, [$\x03]";
20070 : break;
20071 : }
20072 : return false;
20073 : case AArch64::LDSETW:
20074 0 : if (MI->getNumOperands() == 3 &&
20075 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
20076 0 : MI->getOperand(1).isReg() &&
20077 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20078 0 : MI->getOperand(2).isReg() &&
20079 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20080 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20081 : // (LDSETW WZR, GPR32:$Rs, GPR64sp:$Rn)
20082 : AsmString = "stset $\x02, [$\x03]";
20083 : break;
20084 : }
20085 : return false;
20086 : case AArch64::LDSETX:
20087 0 : if (MI->getNumOperands() == 3 &&
20088 0 : MI->getOperand(0).getReg() == AArch64::XZR &&
20089 0 : MI->getOperand(1).isReg() &&
20090 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
20091 0 : MI->getOperand(2).isReg() &&
20092 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20093 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20094 : // (LDSETX XZR, GPR64:$Rs, GPR64sp:$Rn)
20095 : AsmString = "stset $\x02, [$\x03]";
20096 : break;
20097 : }
20098 : return false;
20099 : case AArch64::LDSMAXB:
20100 0 : if (MI->getNumOperands() == 3 &&
20101 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
20102 0 : MI->getOperand(1).isReg() &&
20103 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20104 0 : MI->getOperand(2).isReg() &&
20105 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20106 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20107 : // (LDSMAXB WZR, GPR32:$Rs, GPR64sp:$Rn)
20108 : AsmString = "stsmaxb $\x02, [$\x03]";
20109 : break;
20110 : }
20111 : return false;
20112 : case AArch64::LDSMAXH:
20113 0 : if (MI->getNumOperands() == 3 &&
20114 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
20115 0 : MI->getOperand(1).isReg() &&
20116 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20117 0 : MI->getOperand(2).isReg() &&
20118 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20119 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20120 : // (LDSMAXH WZR, GPR32:$Rs, GPR64sp:$Rn)
20121 : AsmString = "stsmaxh $\x02, [$\x03]";
20122 : break;
20123 : }
20124 : return false;
20125 : case AArch64::LDSMAXLB:
20126 0 : if (MI->getNumOperands() == 3 &&
20127 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
20128 0 : MI->getOperand(1).isReg() &&
20129 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20130 0 : MI->getOperand(2).isReg() &&
20131 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20132 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20133 : // (LDSMAXLB WZR, GPR32:$Rs, GPR64sp:$Rn)
20134 : AsmString = "stsmaxlb $\x02, [$\x03]";
20135 : break;
20136 : }
20137 : return false;
20138 : case AArch64::LDSMAXLH:
20139 0 : if (MI->getNumOperands() == 3 &&
20140 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
20141 0 : MI->getOperand(1).isReg() &&
20142 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20143 0 : MI->getOperand(2).isReg() &&
20144 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20145 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20146 : // (LDSMAXLH WZR, GPR32:$Rs, GPR64sp:$Rn)
20147 : AsmString = "stsmaxlh $\x02, [$\x03]";
20148 : break;
20149 : }
20150 : return false;
20151 : case AArch64::LDSMAXLW:
20152 0 : if (MI->getNumOperands() == 3 &&
20153 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
20154 0 : MI->getOperand(1).isReg() &&
20155 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20156 0 : MI->getOperand(2).isReg() &&
20157 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20158 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20159 : // (LDSMAXLW WZR, GPR32:$Rs, GPR64sp:$Rn)
20160 : AsmString = "stsmaxl $\x02, [$\x03]";
20161 : break;
20162 : }
20163 : return false;
20164 : case AArch64::LDSMAXLX:
20165 0 : if (MI->getNumOperands() == 3 &&
20166 0 : MI->getOperand(0).getReg() == AArch64::XZR &&
20167 0 : MI->getOperand(1).isReg() &&
20168 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
20169 0 : MI->getOperand(2).isReg() &&
20170 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20171 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20172 : // (LDSMAXLX XZR, GPR64:$Rs, GPR64sp:$Rn)
20173 : AsmString = "stsmaxl $\x02, [$\x03]";
20174 : break;
20175 : }
20176 : return false;
20177 : case AArch64::LDSMAXW:
20178 0 : if (MI->getNumOperands() == 3 &&
20179 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
20180 0 : MI->getOperand(1).isReg() &&
20181 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20182 0 : MI->getOperand(2).isReg() &&
20183 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20184 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20185 : // (LDSMAXW WZR, GPR32:$Rs, GPR64sp:$Rn)
20186 : AsmString = "stsmax $\x02, [$\x03]";
20187 : break;
20188 : }
20189 : return false;
20190 : case AArch64::LDSMAXX:
20191 0 : if (MI->getNumOperands() == 3 &&
20192 0 : MI->getOperand(0).getReg() == AArch64::XZR &&
20193 0 : MI->getOperand(1).isReg() &&
20194 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
20195 0 : MI->getOperand(2).isReg() &&
20196 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20197 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20198 : // (LDSMAXX XZR, GPR64:$Rs, GPR64sp:$Rn)
20199 : AsmString = "stsmax $\x02, [$\x03]";
20200 : break;
20201 : }
20202 : return false;
20203 : case AArch64::LDSMINB:
20204 0 : if (MI->getNumOperands() == 3 &&
20205 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
20206 0 : MI->getOperand(1).isReg() &&
20207 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20208 0 : MI->getOperand(2).isReg() &&
20209 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20210 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20211 : // (LDSMINB WZR, GPR32:$Rs, GPR64sp:$Rn)
20212 : AsmString = "stsminb $\x02, [$\x03]";
20213 : break;
20214 : }
20215 : return false;
20216 : case AArch64::LDSMINH:
20217 0 : if (MI->getNumOperands() == 3 &&
20218 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
20219 0 : MI->getOperand(1).isReg() &&
20220 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20221 0 : MI->getOperand(2).isReg() &&
20222 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20223 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20224 : // (LDSMINH WZR, GPR32:$Rs, GPR64sp:$Rn)
20225 : AsmString = "stsminh $\x02, [$\x03]";
20226 : break;
20227 : }
20228 : return false;
20229 : case AArch64::LDSMINLB:
20230 0 : if (MI->getNumOperands() == 3 &&
20231 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
20232 0 : MI->getOperand(1).isReg() &&
20233 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20234 0 : MI->getOperand(2).isReg() &&
20235 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20236 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20237 : // (LDSMINLB WZR, GPR32:$Rs, GPR64sp:$Rn)
20238 : AsmString = "stsminlb $\x02, [$\x03]";
20239 : break;
20240 : }
20241 : return false;
20242 : case AArch64::LDSMINLH:
20243 0 : if (MI->getNumOperands() == 3 &&
20244 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
20245 0 : MI->getOperand(1).isReg() &&
20246 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20247 0 : MI->getOperand(2).isReg() &&
20248 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20249 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20250 : // (LDSMINLH WZR, GPR32:$Rs, GPR64sp:$Rn)
20251 : AsmString = "stsminlh $\x02, [$\x03]";
20252 : break;
20253 : }
20254 : return false;
20255 : case AArch64::LDSMINLW:
20256 0 : if (MI->getNumOperands() == 3 &&
20257 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
20258 0 : MI->getOperand(1).isReg() &&
20259 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20260 0 : MI->getOperand(2).isReg() &&
20261 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20262 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20263 : // (LDSMINLW WZR, GPR32:$Rs, GPR64sp:$Rn)
20264 : AsmString = "stsminl $\x02, [$\x03]";
20265 : break;
20266 : }
20267 : return false;
20268 : case AArch64::LDSMINLX:
20269 0 : if (MI->getNumOperands() == 3 &&
20270 0 : MI->getOperand(0).getReg() == AArch64::XZR &&
20271 0 : MI->getOperand(1).isReg() &&
20272 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
20273 0 : MI->getOperand(2).isReg() &&
20274 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20275 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20276 : // (LDSMINLX XZR, GPR64:$Rs, GPR64sp:$Rn)
20277 : AsmString = "stsminl $\x02, [$\x03]";
20278 : break;
20279 : }
20280 : return false;
20281 : case AArch64::LDSMINW:
20282 0 : if (MI->getNumOperands() == 3 &&
20283 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
20284 0 : MI->getOperand(1).isReg() &&
20285 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20286 0 : MI->getOperand(2).isReg() &&
20287 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20288 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20289 : // (LDSMINW WZR, GPR32:$Rs, GPR64sp:$Rn)
20290 : AsmString = "stsmin $\x02, [$\x03]";
20291 : break;
20292 : }
20293 : return false;
20294 : case AArch64::LDSMINX:
20295 0 : if (MI->getNumOperands() == 3 &&
20296 0 : MI->getOperand(0).getReg() == AArch64::XZR &&
20297 0 : MI->getOperand(1).isReg() &&
20298 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
20299 0 : MI->getOperand(2).isReg() &&
20300 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20301 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20302 : // (LDSMINX XZR, GPR64:$Rs, GPR64sp:$Rn)
20303 : AsmString = "stsmin $\x02, [$\x03]";
20304 : break;
20305 : }
20306 : return false;
20307 : case AArch64::LDTRBi:
20308 0 : if (MI->getNumOperands() == 3 &&
20309 0 : MI->getOperand(0).isReg() &&
20310 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
20311 0 : MI->getOperand(1).isReg() &&
20312 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20313 0 : MI->getOperand(2).isImm() &&
20314 0 : MI->getOperand(2).getImm() == 0) {
20315 : // (LDTRBi GPR32:$Rt, GPR64sp:$Rn, 0)
20316 : AsmString = "ldtrb $\x01, [$\x02]";
20317 : break;
20318 : }
20319 : return false;
20320 : case AArch64::LDTRHi:
20321 0 : if (MI->getNumOperands() == 3 &&
20322 0 : MI->getOperand(0).isReg() &&
20323 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
20324 0 : MI->getOperand(1).isReg() &&
20325 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20326 0 : MI->getOperand(2).isImm() &&
20327 0 : MI->getOperand(2).getImm() == 0) {
20328 : // (LDTRHi GPR32:$Rt, GPR64sp:$Rn, 0)
20329 : AsmString = "ldtrh $\x01, [$\x02]";
20330 : break;
20331 : }
20332 : return false;
20333 : case AArch64::LDTRSBWi:
20334 0 : if (MI->getNumOperands() == 3 &&
20335 0 : MI->getOperand(0).isReg() &&
20336 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
20337 0 : MI->getOperand(1).isReg() &&
20338 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20339 0 : MI->getOperand(2).isImm() &&
20340 0 : MI->getOperand(2).getImm() == 0) {
20341 : // (LDTRSBWi GPR32:$Rt, GPR64sp:$Rn, 0)
20342 : AsmString = "ldtrsb $\x01, [$\x02]";
20343 : break;
20344 : }
20345 : return false;
20346 : case AArch64::LDTRSBXi:
20347 0 : if (MI->getNumOperands() == 3 &&
20348 0 : MI->getOperand(0).isReg() &&
20349 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
20350 0 : MI->getOperand(1).isReg() &&
20351 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20352 0 : MI->getOperand(2).isImm() &&
20353 0 : MI->getOperand(2).getImm() == 0) {
20354 : // (LDTRSBXi GPR64:$Rt, GPR64sp:$Rn, 0)
20355 : AsmString = "ldtrsb $\x01, [$\x02]";
20356 : break;
20357 : }
20358 : return false;
20359 : case AArch64::LDTRSHWi:
20360 0 : if (MI->getNumOperands() == 3 &&
20361 0 : MI->getOperand(0).isReg() &&
20362 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
20363 0 : MI->getOperand(1).isReg() &&
20364 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20365 0 : MI->getOperand(2).isImm() &&
20366 0 : MI->getOperand(2).getImm() == 0) {
20367 : // (LDTRSHWi GPR32:$Rt, GPR64sp:$Rn, 0)
20368 : AsmString = "ldtrsh $\x01, [$\x02]";
20369 : break;
20370 : }
20371 : return false;
20372 : case AArch64::LDTRSHXi:
20373 0 : if (MI->getNumOperands() == 3 &&
20374 0 : MI->getOperand(0).isReg() &&
20375 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
20376 0 : MI->getOperand(1).isReg() &&
20377 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20378 0 : MI->getOperand(2).isImm() &&
20379 0 : MI->getOperand(2).getImm() == 0) {
20380 : // (LDTRSHXi GPR64:$Rt, GPR64sp:$Rn, 0)
20381 : AsmString = "ldtrsh $\x01, [$\x02]";
20382 : break;
20383 : }
20384 : return false;
20385 : case AArch64::LDTRSWi:
20386 0 : if (MI->getNumOperands() == 3 &&
20387 0 : MI->getOperand(0).isReg() &&
20388 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
20389 0 : MI->getOperand(1).isReg() &&
20390 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20391 0 : MI->getOperand(2).isImm() &&
20392 0 : MI->getOperand(2).getImm() == 0) {
20393 : // (LDTRSWi GPR64:$Rt, GPR64sp:$Rn, 0)
20394 : AsmString = "ldtrsw $\x01, [$\x02]";
20395 : break;
20396 : }
20397 : return false;
20398 : case AArch64::LDTRWi:
20399 0 : if (MI->getNumOperands() == 3 &&
20400 0 : MI->getOperand(0).isReg() &&
20401 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
20402 0 : MI->getOperand(1).isReg() &&
20403 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20404 0 : MI->getOperand(2).isImm() &&
20405 0 : MI->getOperand(2).getImm() == 0) {
20406 : // (LDTRWi GPR32:$Rt, GPR64sp:$Rn, 0)
20407 : AsmString = "ldtr $\x01, [$\x02]";
20408 : break;
20409 : }
20410 : return false;
20411 : case AArch64::LDTRXi:
20412 0 : if (MI->getNumOperands() == 3 &&
20413 0 : MI->getOperand(0).isReg() &&
20414 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
20415 0 : MI->getOperand(1).isReg() &&
20416 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20417 0 : MI->getOperand(2).isImm() &&
20418 0 : MI->getOperand(2).getImm() == 0) {
20419 : // (LDTRXi GPR64:$Rt, GPR64sp:$Rn, 0)
20420 : AsmString = "ldtr $\x01, [$\x02]";
20421 : break;
20422 : }
20423 : return false;
20424 : case AArch64::LDUMAXB:
20425 0 : if (MI->getNumOperands() == 3 &&
20426 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
20427 0 : MI->getOperand(1).isReg() &&
20428 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20429 0 : MI->getOperand(2).isReg() &&
20430 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20431 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20432 : // (LDUMAXB WZR, GPR32:$Rs, GPR64sp:$Rn)
20433 : AsmString = "stumaxb $\x02, [$\x03]";
20434 : break;
20435 : }
20436 : return false;
20437 : case AArch64::LDUMAXH:
20438 0 : if (MI->getNumOperands() == 3 &&
20439 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
20440 0 : MI->getOperand(1).isReg() &&
20441 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20442 0 : MI->getOperand(2).isReg() &&
20443 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20444 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20445 : // (LDUMAXH WZR, GPR32:$Rs, GPR64sp:$Rn)
20446 : AsmString = "stumaxh $\x02, [$\x03]";
20447 : break;
20448 : }
20449 : return false;
20450 : case AArch64::LDUMAXLB:
20451 0 : if (MI->getNumOperands() == 3 &&
20452 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
20453 0 : MI->getOperand(1).isReg() &&
20454 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20455 0 : MI->getOperand(2).isReg() &&
20456 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20457 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20458 : // (LDUMAXLB WZR, GPR32:$Rs, GPR64sp:$Rn)
20459 : AsmString = "stumaxlb $\x02, [$\x03]";
20460 : break;
20461 : }
20462 : return false;
20463 : case AArch64::LDUMAXLH:
20464 0 : if (MI->getNumOperands() == 3 &&
20465 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
20466 0 : MI->getOperand(1).isReg() &&
20467 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20468 0 : MI->getOperand(2).isReg() &&
20469 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20470 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20471 : // (LDUMAXLH WZR, GPR32:$Rs, GPR64sp:$Rn)
20472 : AsmString = "stumaxlh $\x02, [$\x03]";
20473 : break;
20474 : }
20475 : return false;
20476 : case AArch64::LDUMAXLW:
20477 0 : if (MI->getNumOperands() == 3 &&
20478 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
20479 0 : MI->getOperand(1).isReg() &&
20480 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20481 0 : MI->getOperand(2).isReg() &&
20482 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20483 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20484 : // (LDUMAXLW WZR, GPR32:$Rs, GPR64sp:$Rn)
20485 : AsmString = "stumaxl $\x02, [$\x03]";
20486 : break;
20487 : }
20488 : return false;
20489 : case AArch64::LDUMAXLX:
20490 0 : if (MI->getNumOperands() == 3 &&
20491 0 : MI->getOperand(0).getReg() == AArch64::XZR &&
20492 0 : MI->getOperand(1).isReg() &&
20493 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
20494 0 : MI->getOperand(2).isReg() &&
20495 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20496 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20497 : // (LDUMAXLX XZR, GPR64:$Rs, GPR64sp:$Rn)
20498 : AsmString = "stumaxl $\x02, [$\x03]";
20499 : break;
20500 : }
20501 : return false;
20502 : case AArch64::LDUMAXW:
20503 0 : if (MI->getNumOperands() == 3 &&
20504 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
20505 0 : MI->getOperand(1).isReg() &&
20506 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20507 0 : MI->getOperand(2).isReg() &&
20508 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20509 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20510 : // (LDUMAXW WZR, GPR32:$Rs, GPR64sp:$Rn)
20511 : AsmString = "stumax $\x02, [$\x03]";
20512 : break;
20513 : }
20514 : return false;
20515 : case AArch64::LDUMAXX:
20516 0 : if (MI->getNumOperands() == 3 &&
20517 0 : MI->getOperand(0).getReg() == AArch64::XZR &&
20518 0 : MI->getOperand(1).isReg() &&
20519 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
20520 0 : MI->getOperand(2).isReg() &&
20521 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20522 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20523 : // (LDUMAXX XZR, GPR64:$Rs, GPR64sp:$Rn)
20524 : AsmString = "stumax $\x02, [$\x03]";
20525 : break;
20526 : }
20527 : return false;
20528 : case AArch64::LDUMINB:
20529 0 : if (MI->getNumOperands() == 3 &&
20530 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
20531 0 : MI->getOperand(1).isReg() &&
20532 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20533 0 : MI->getOperand(2).isReg() &&
20534 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20535 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20536 : // (LDUMINB WZR, GPR32:$Rs, GPR64sp:$Rn)
20537 : AsmString = "stuminb $\x02, [$\x03]";
20538 : break;
20539 : }
20540 : return false;
20541 : case AArch64::LDUMINH:
20542 0 : if (MI->getNumOperands() == 3 &&
20543 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
20544 0 : MI->getOperand(1).isReg() &&
20545 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20546 0 : MI->getOperand(2).isReg() &&
20547 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20548 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20549 : // (LDUMINH WZR, GPR32:$Rs, GPR64sp:$Rn)
20550 : AsmString = "stuminh $\x02, [$\x03]";
20551 : break;
20552 : }
20553 : return false;
20554 : case AArch64::LDUMINLB:
20555 0 : if (MI->getNumOperands() == 3 &&
20556 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
20557 0 : MI->getOperand(1).isReg() &&
20558 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20559 0 : MI->getOperand(2).isReg() &&
20560 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20561 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20562 : // (LDUMINLB WZR, GPR32:$Rs, GPR64sp:$Rn)
20563 : AsmString = "stuminlb $\x02, [$\x03]";
20564 : break;
20565 : }
20566 : return false;
20567 : case AArch64::LDUMINLH:
20568 0 : if (MI->getNumOperands() == 3 &&
20569 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
20570 0 : MI->getOperand(1).isReg() &&
20571 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20572 0 : MI->getOperand(2).isReg() &&
20573 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20574 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20575 : // (LDUMINLH WZR, GPR32:$Rs, GPR64sp:$Rn)
20576 : AsmString = "stuminlh $\x02, [$\x03]";
20577 : break;
20578 : }
20579 : return false;
20580 : case AArch64::LDUMINLW:
20581 0 : if (MI->getNumOperands() == 3 &&
20582 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
20583 0 : MI->getOperand(1).isReg() &&
20584 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20585 0 : MI->getOperand(2).isReg() &&
20586 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20587 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20588 : // (LDUMINLW WZR, GPR32:$Rs, GPR64sp:$Rn)
20589 : AsmString = "stuminl $\x02, [$\x03]";
20590 : break;
20591 : }
20592 : return false;
20593 : case AArch64::LDUMINLX:
20594 0 : if (MI->getNumOperands() == 3 &&
20595 0 : MI->getOperand(0).getReg() == AArch64::XZR &&
20596 0 : MI->getOperand(1).isReg() &&
20597 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
20598 0 : MI->getOperand(2).isReg() &&
20599 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20600 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20601 : // (LDUMINLX XZR, GPR64:$Rs, GPR64sp:$Rn)
20602 : AsmString = "stuminl $\x02, [$\x03]";
20603 : break;
20604 : }
20605 : return false;
20606 : case AArch64::LDUMINW:
20607 0 : if (MI->getNumOperands() == 3 &&
20608 0 : MI->getOperand(0).getReg() == AArch64::WZR &&
20609 0 : MI->getOperand(1).isReg() &&
20610 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20611 0 : MI->getOperand(2).isReg() &&
20612 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20613 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20614 : // (LDUMINW WZR, GPR32:$Rs, GPR64sp:$Rn)
20615 : AsmString = "stumin $\x02, [$\x03]";
20616 : break;
20617 : }
20618 : return false;
20619 : case AArch64::LDUMINX:
20620 0 : if (MI->getNumOperands() == 3 &&
20621 0 : MI->getOperand(0).getReg() == AArch64::XZR &&
20622 0 : MI->getOperand(1).isReg() &&
20623 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
20624 0 : MI->getOperand(2).isReg() &&
20625 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
20626 : STI.getFeatureBits()[AArch64::FeatureLSE]) {
20627 : // (LDUMINX XZR, GPR64:$Rs, GPR64sp:$Rn)
20628 : AsmString = "stumin $\x02, [$\x03]";
20629 : break;
20630 : }
20631 : return false;
20632 : case AArch64::LDURBBi:
20633 11 : if (MI->getNumOperands() == 3 &&
20634 22 : MI->getOperand(0).isReg() &&
20635 11 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
20636 22 : MI->getOperand(1).isReg() &&
20637 11 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20638 22 : MI->getOperand(2).isImm() &&
20639 11 : MI->getOperand(2).getImm() == 0) {
20640 : // (LDURBBi GPR32:$Rt, GPR64sp:$Rn, 0)
20641 : AsmString = "ldurb $\x01, [$\x02]";
20642 : break;
20643 : }
20644 : return false;
20645 : case AArch64::LDURBi:
20646 3 : if (MI->getNumOperands() == 3 &&
20647 6 : MI->getOperand(0).isReg() &&
20648 3 : MRI.getRegClass(AArch64::FPR8RegClassID).contains(MI->getOperand(0).getReg()) &&
20649 6 : MI->getOperand(1).isReg() &&
20650 3 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20651 6 : MI->getOperand(2).isImm() &&
20652 3 : MI->getOperand(2).getImm() == 0) {
20653 : // (LDURBi FPR8Op:$Rt, GPR64sp:$Rn, 0)
20654 : AsmString = "ldur $\x01, [$\x02]";
20655 : break;
20656 : }
20657 : return false;
20658 : case AArch64::LDURDi:
20659 10 : if (MI->getNumOperands() == 3 &&
20660 20 : MI->getOperand(0).isReg() &&
20661 10 : MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
20662 20 : MI->getOperand(1).isReg() &&
20663 10 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20664 20 : MI->getOperand(2).isImm() &&
20665 10 : MI->getOperand(2).getImm() == 0) {
20666 : // (LDURDi FPR64Op:$Rt, GPR64sp:$Rn, 0)
20667 : AsmString = "ldur $\x01, [$\x02]";
20668 : break;
20669 : }
20670 : return false;
20671 : case AArch64::LDURHHi:
20672 8 : if (MI->getNumOperands() == 3 &&
20673 16 : MI->getOperand(0).isReg() &&
20674 8 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
20675 16 : MI->getOperand(1).isReg() &&
20676 8 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20677 16 : MI->getOperand(2).isImm() &&
20678 8 : MI->getOperand(2).getImm() == 0) {
20679 : // (LDURHHi GPR32:$Rt, GPR64sp:$Rn, 0)
20680 : AsmString = "ldurh $\x01, [$\x02]";
20681 : break;
20682 : }
20683 : return false;
20684 : case AArch64::LDURHi:
20685 6 : if (MI->getNumOperands() == 3 &&
20686 12 : MI->getOperand(0).isReg() &&
20687 6 : MRI.getRegClass(AArch64::FPR16RegClassID).contains(MI->getOperand(0).getReg()) &&
20688 12 : MI->getOperand(1).isReg() &&
20689 6 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20690 12 : MI->getOperand(2).isImm() &&
20691 6 : MI->getOperand(2).getImm() == 0) {
20692 : // (LDURHi FPR16Op:$Rt, GPR64sp:$Rn, 0)
20693 : AsmString = "ldur $\x01, [$\x02]";
20694 : break;
20695 : }
20696 : return false;
20697 : case AArch64::LDURQi:
20698 9 : if (MI->getNumOperands() == 3 &&
20699 18 : MI->getOperand(0).isReg() &&
20700 9 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
20701 18 : MI->getOperand(1).isReg() &&
20702 9 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20703 18 : MI->getOperand(2).isImm() &&
20704 9 : MI->getOperand(2).getImm() == 0) {
20705 : // (LDURQi FPR128Op:$Rt, GPR64sp:$Rn, 0)
20706 : AsmString = "ldur $\x01, [$\x02]";
20707 : break;
20708 : }
20709 : return false;
20710 : case AArch64::LDURSBWi:
20711 4 : if (MI->getNumOperands() == 3 &&
20712 8 : MI->getOperand(0).isReg() &&
20713 4 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
20714 8 : MI->getOperand(1).isReg() &&
20715 4 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20716 8 : MI->getOperand(2).isImm() &&
20717 4 : MI->getOperand(2).getImm() == 0) {
20718 : // (LDURSBWi GPR32:$Rt, GPR64sp:$Rn, 0)
20719 : AsmString = "ldursb $\x01, [$\x02]";
20720 : break;
20721 : }
20722 : return false;
20723 : case AArch64::LDURSBXi:
20724 2 : if (MI->getNumOperands() == 3 &&
20725 4 : MI->getOperand(0).isReg() &&
20726 2 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
20727 4 : MI->getOperand(1).isReg() &&
20728 2 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20729 4 : MI->getOperand(2).isImm() &&
20730 2 : MI->getOperand(2).getImm() == 0) {
20731 : // (LDURSBXi GPR64:$Rt, GPR64sp:$Rn, 0)
20732 : AsmString = "ldursb $\x01, [$\x02]";
20733 : break;
20734 : }
20735 : return false;
20736 : case AArch64::LDURSHWi:
20737 2 : if (MI->getNumOperands() == 3 &&
20738 4 : MI->getOperand(0).isReg() &&
20739 2 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
20740 4 : MI->getOperand(1).isReg() &&
20741 2 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20742 4 : MI->getOperand(2).isImm() &&
20743 2 : MI->getOperand(2).getImm() == 0) {
20744 : // (LDURSHWi GPR32:$Rt, GPR64sp:$Rn, 0)
20745 : AsmString = "ldursh $\x01, [$\x02]";
20746 : break;
20747 : }
20748 : return false;
20749 : case AArch64::LDURSHXi:
20750 2 : if (MI->getNumOperands() == 3 &&
20751 4 : MI->getOperand(0).isReg() &&
20752 2 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
20753 4 : MI->getOperand(1).isReg() &&
20754 2 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20755 4 : MI->getOperand(2).isImm() &&
20756 2 : MI->getOperand(2).getImm() == 0) {
20757 : // (LDURSHXi GPR64:$Rt, GPR64sp:$Rn, 0)
20758 : AsmString = "ldursh $\x01, [$\x02]";
20759 : break;
20760 : }
20761 : return false;
20762 : case AArch64::LDURSWi:
20763 2 : if (MI->getNumOperands() == 3 &&
20764 4 : MI->getOperand(0).isReg() &&
20765 2 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
20766 4 : MI->getOperand(1).isReg() &&
20767 2 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20768 4 : MI->getOperand(2).isImm() &&
20769 2 : MI->getOperand(2).getImm() == 0) {
20770 : // (LDURSWi GPR64:$Rt, GPR64sp:$Rn, 0)
20771 : AsmString = "ldursw $\x01, [$\x02]";
20772 : break;
20773 : }
20774 : return false;
20775 : case AArch64::LDURSi:
20776 5 : if (MI->getNumOperands() == 3 &&
20777 10 : MI->getOperand(0).isReg() &&
20778 5 : MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
20779 10 : MI->getOperand(1).isReg() &&
20780 5 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20781 10 : MI->getOperand(2).isImm() &&
20782 5 : MI->getOperand(2).getImm() == 0) {
20783 : // (LDURSi FPR32Op:$Rt, GPR64sp:$Rn, 0)
20784 : AsmString = "ldur $\x01, [$\x02]";
20785 : break;
20786 : }
20787 : return false;
20788 : case AArch64::LDURWi:
20789 19 : if (MI->getNumOperands() == 3 &&
20790 38 : MI->getOperand(0).isReg() &&
20791 19 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
20792 38 : MI->getOperand(1).isReg() &&
20793 19 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20794 38 : MI->getOperand(2).isImm() &&
20795 19 : MI->getOperand(2).getImm() == 0) {
20796 : // (LDURWi GPR32z:$Rt, GPR64sp:$Rn, 0)
20797 : AsmString = "ldur $\x01, [$\x02]";
20798 : break;
20799 : }
20800 : return false;
20801 : case AArch64::LDURXi:
20802 27 : if (MI->getNumOperands() == 3 &&
20803 54 : MI->getOperand(0).isReg() &&
20804 27 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
20805 54 : MI->getOperand(1).isReg() &&
20806 27 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
20807 54 : MI->getOperand(2).isImm() &&
20808 27 : MI->getOperand(2).getImm() == 0) {
20809 : // (LDURXi GPR64z:$Rt, GPR64sp:$Rn, 0)
20810 : AsmString = "ldur $\x01, [$\x02]";
20811 : break;
20812 : }
20813 : return false;
20814 : case AArch64::MADDWrrr:
20815 12 : if (MI->getNumOperands() == 4 &&
20816 24 : MI->getOperand(0).isReg() &&
20817 12 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
20818 24 : MI->getOperand(1).isReg() &&
20819 12 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20820 24 : MI->getOperand(2).isReg() &&
20821 24 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
20822 12 : MI->getOperand(3).getReg() == AArch64::WZR) {
20823 : // (MADDWrrr GPR32:$dst, GPR32:$src1, GPR32:$src2, WZR)
20824 : AsmString = "mul $\x01, $\x02, $\x03";
20825 : break;
20826 : }
20827 : return false;
20828 : case AArch64::MADDXrrr:
20829 30 : if (MI->getNumOperands() == 4 &&
20830 60 : MI->getOperand(0).isReg() &&
20831 30 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
20832 60 : MI->getOperand(1).isReg() &&
20833 30 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
20834 60 : MI->getOperand(2).isReg() &&
20835 60 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
20836 30 : MI->getOperand(3).getReg() == AArch64::XZR) {
20837 : // (MADDXrrr GPR64:$dst, GPR64:$src1, GPR64:$src2, XZR)
20838 : AsmString = "mul $\x01, $\x02, $\x03";
20839 : break;
20840 : }
20841 : return false;
20842 : case AArch64::MSUBWrrr:
20843 10 : if (MI->getNumOperands() == 4 &&
20844 20 : MI->getOperand(0).isReg() &&
20845 10 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
20846 20 : MI->getOperand(1).isReg() &&
20847 10 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20848 20 : MI->getOperand(2).isReg() &&
20849 20 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
20850 10 : MI->getOperand(3).getReg() == AArch64::WZR) {
20851 : // (MSUBWrrr GPR32:$dst, GPR32:$src1, GPR32:$src2, WZR)
20852 : AsmString = "mneg $\x01, $\x02, $\x03";
20853 : break;
20854 : }
20855 : return false;
20856 : case AArch64::MSUBXrrr:
20857 7 : if (MI->getNumOperands() == 4 &&
20858 14 : MI->getOperand(0).isReg() &&
20859 7 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
20860 14 : MI->getOperand(1).isReg() &&
20861 7 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
20862 14 : MI->getOperand(2).isReg() &&
20863 14 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
20864 7 : MI->getOperand(3).getReg() == AArch64::XZR) {
20865 : // (MSUBXrrr GPR64:$dst, GPR64:$src1, GPR64:$src2, XZR)
20866 : AsmString = "mneg $\x01, $\x02, $\x03";
20867 : break;
20868 : }
20869 : return false;
20870 : case AArch64::NOTv16i8:
20871 4 : if (MI->getNumOperands() == 2 &&
20872 8 : MI->getOperand(0).isReg() &&
20873 4 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
20874 12 : MI->getOperand(1).isReg() &&
20875 4 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg())) {
20876 : // (NOTv16i8 V128:$Vd, V128:$Vn)
20877 : AsmString = "mvn.16b $\xFF\x01\x0C, $\xFF\x02\x0C";
20878 : break;
20879 : }
20880 : return false;
20881 : case AArch64::NOTv8i8:
20882 7 : if (MI->getNumOperands() == 2 &&
20883 14 : MI->getOperand(0).isReg() &&
20884 7 : MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
20885 21 : MI->getOperand(1).isReg() &&
20886 7 : MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg())) {
20887 : // (NOTv8i8 V64:$Vd, V64:$Vn)
20888 : AsmString = "mvn.8b $\xFF\x01\x0C, $\xFF\x02\x0C";
20889 : break;
20890 : }
20891 : return false;
20892 : case AArch64::ORNWrs:
20893 4 : if (MI->getNumOperands() == 4 &&
20894 8 : MI->getOperand(0).isReg() &&
20895 4 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
20896 4 : MI->getOperand(1).getReg() == AArch64::WZR &&
20897 8 : MI->getOperand(2).isReg() &&
20898 4 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
20899 8 : MI->getOperand(3).isImm() &&
20900 4 : MI->getOperand(3).getImm() == 0) {
20901 : // (ORNWrs GPR32:$Wd, WZR, GPR32:$Wm, 0)
20902 : AsmString = "mvn $\x01, $\x03";
20903 : break;
20904 : }
20905 2 : if (MI->getNumOperands() == 4 &&
20906 4 : MI->getOperand(0).isReg() &&
20907 2 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
20908 2 : MI->getOperand(1).getReg() == AArch64::WZR &&
20909 6 : MI->getOperand(2).isReg() &&
20910 2 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
20911 : // (ORNWrs GPR32:$Wd, WZR, GPR32:$Wm, logical_shift32:$sh)
20912 : AsmString = "mvn $\x01, $\x03$\xFF\x04\x02";
20913 : break;
20914 : }
20915 0 : if (MI->getNumOperands() == 4 &&
20916 0 : MI->getOperand(0).isReg() &&
20917 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
20918 0 : MI->getOperand(1).isReg() &&
20919 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
20920 0 : MI->getOperand(2).isReg() &&
20921 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
20922 0 : MI->getOperand(3).isImm() &&
20923 0 : MI->getOperand(3).getImm() == 0) {
20924 : // (ORNWrs GPR32:$dst, GPR32:$src1, GPR32:$src2, 0)
20925 : AsmString = "orn $\x01, $\x02, $\x03";
20926 : break;
20927 : }
20928 : return false;
20929 : case AArch64::ORNXrs:
20930 2 : if (MI->getNumOperands() == 4 &&
20931 4 : MI->getOperand(0).isReg() &&
20932 2 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
20933 2 : MI->getOperand(1).getReg() == AArch64::XZR &&
20934 4 : MI->getOperand(2).isReg() &&
20935 2 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
20936 4 : MI->getOperand(3).isImm() &&
20937 2 : MI->getOperand(3).getImm() == 0) {
20938 : // (ORNXrs GPR64:$Xd, XZR, GPR64:$Xm, 0)
20939 : AsmString = "mvn $\x01, $\x03";
20940 : break;
20941 : }
20942 1 : if (MI->getNumOperands() == 4 &&
20943 2 : MI->getOperand(0).isReg() &&
20944 1 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
20945 1 : MI->getOperand(1).getReg() == AArch64::XZR &&
20946 3 : MI->getOperand(2).isReg() &&
20947 1 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
20948 : // (ORNXrs GPR64:$Xd, XZR, GPR64:$Xm, logical_shift64:$sh)
20949 : AsmString = "mvn $\x01, $\x03$\xFF\x04\x02";
20950 : break;
20951 : }
20952 0 : if (MI->getNumOperands() == 4 &&
20953 0 : MI->getOperand(0).isReg() &&
20954 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
20955 0 : MI->getOperand(1).isReg() &&
20956 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
20957 0 : MI->getOperand(2).isReg() &&
20958 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
20959 0 : MI->getOperand(3).isImm() &&
20960 0 : MI->getOperand(3).getImm() == 0) {
20961 : // (ORNXrs GPR64:$dst, GPR64:$src1, GPR64:$src2, 0)
20962 : AsmString = "orn $\x01, $\x02, $\x03";
20963 : break;
20964 : }
20965 : return false;
20966 : case AArch64::ORRS_PPzPP:
20967 0 : if (MI->getNumOperands() == 4 &&
20968 0 : MI->getOperand(0).isReg() &&
20969 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
20970 0 : MI->getOperand(1).isReg() &&
20971 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
20972 0 : MI->getOperand(2).isReg() &&
20973 0 : MI->getOperand(2).getReg() == MI->getOperand(1).getReg() &&
20974 0 : MI->getOperand(3).isReg() &&
20975 0 : MI->getOperand(3).getReg() == MI->getOperand(1).getReg() &&
20976 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
20977 : // (ORRS_PPzPP PPR8:$Pd, PPR8:$Pn, PPR8:$Pn, PPR8:$Pn)
20978 : AsmString = "movs $\xFF\x01\x06, $\xFF\x02\x06";
20979 : break;
20980 : }
20981 : return false;
20982 : case AArch64::ORRWrs:
20983 381 : if (MI->getNumOperands() == 4 &&
20984 762 : MI->getOperand(0).isReg() &&
20985 381 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
20986 381 : MI->getOperand(1).getReg() == AArch64::WZR &&
20987 696 : MI->getOperand(2).isReg() &&
20988 348 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
20989 729 : MI->getOperand(3).isImm() &&
20990 348 : MI->getOperand(3).getImm() == 0) {
20991 : // (ORRWrs GPR32:$dst, WZR, GPR32:$src, 0)
20992 : AsmString = "mov $\x01, $\x03";
20993 : break;
20994 : }
20995 33 : if (MI->getNumOperands() == 4 &&
20996 66 : MI->getOperand(0).isReg() &&
20997 33 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
20998 66 : MI->getOperand(1).isReg() &&
20999 33 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
21000 66 : MI->getOperand(2).isReg() &&
21001 33 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
21002 66 : MI->getOperand(3).isImm() &&
21003 33 : MI->getOperand(3).getImm() == 0) {
21004 : // (ORRWrs GPR32:$dst, GPR32:$src1, GPR32:$src2, 0)
21005 : AsmString = "orr $\x01, $\x02, $\x03";
21006 : break;
21007 : }
21008 : return false;
21009 : case AArch64::ORRXrs:
21010 454 : if (MI->getNumOperands() == 4 &&
21011 908 : MI->getOperand(0).isReg() &&
21012 454 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21013 454 : MI->getOperand(1).getReg() == AArch64::XZR &&
21014 890 : MI->getOperand(2).isReg() &&
21015 445 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
21016 899 : MI->getOperand(3).isImm() &&
21017 445 : MI->getOperand(3).getImm() == 0) {
21018 : // (ORRXrs GPR64:$dst, XZR, GPR64:$src, 0)
21019 : AsmString = "mov $\x01, $\x03";
21020 : break;
21021 : }
21022 9 : if (MI->getNumOperands() == 4 &&
21023 18 : MI->getOperand(0).isReg() &&
21024 9 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21025 18 : MI->getOperand(1).isReg() &&
21026 9 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
21027 18 : MI->getOperand(2).isReg() &&
21028 9 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
21029 18 : MI->getOperand(3).isImm() &&
21030 9 : MI->getOperand(3).getImm() == 0) {
21031 : // (ORRXrs GPR64:$dst, GPR64:$src1, GPR64:$src2, 0)
21032 : AsmString = "orr $\x01, $\x02, $\x03";
21033 : break;
21034 : }
21035 : return false;
21036 : case AArch64::ORR_PPzPP:
21037 0 : if (MI->getNumOperands() == 4 &&
21038 0 : MI->getOperand(0).isReg() &&
21039 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21040 0 : MI->getOperand(1).isReg() &&
21041 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
21042 0 : MI->getOperand(2).isReg() &&
21043 0 : MI->getOperand(2).getReg() == MI->getOperand(1).getReg() &&
21044 0 : MI->getOperand(3).isReg() &&
21045 0 : MI->getOperand(3).getReg() == MI->getOperand(1).getReg() &&
21046 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21047 : // (ORR_PPzPP PPR8:$Pd, PPR8:$Pn, PPR8:$Pn, PPR8:$Pn)
21048 : AsmString = "mov $\xFF\x01\x06, $\xFF\x02\x06";
21049 : break;
21050 : }
21051 : return false;
21052 : case AArch64::ORR_ZI:
21053 0 : if (MI->getNumOperands() == 3 &&
21054 0 : MI->getOperand(0).isReg() &&
21055 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21056 0 : AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(2), STI, 1) &&
21057 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21058 : // (ORR_ZI ZPR8:$Zdn, sve_logical_imm8:$imm)
21059 : AsmString = "orr $\xFF\x01\x06, $\xFF\x01\x06, $\xFF\x03\x08";
21060 : break;
21061 : }
21062 0 : if (MI->getNumOperands() == 3 &&
21063 0 : MI->getOperand(0).isReg() &&
21064 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21065 0 : AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(2), STI, 2) &&
21066 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21067 : // (ORR_ZI ZPR16:$Zdn, sve_logical_imm16:$imm)
21068 : AsmString = "orr $\xFF\x01\x09, $\xFF\x01\x09, $\xFF\x03\x0A";
21069 : break;
21070 : }
21071 0 : if (MI->getNumOperands() == 3 &&
21072 0 : MI->getOperand(0).isReg() &&
21073 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21074 0 : AArch64AppleInstPrinterValidateMCOperand(MI->getOperand(2), STI, 3) &&
21075 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21076 : // (ORR_ZI ZPR32:$Zdn, sve_logical_imm32:$imm)
21077 : AsmString = "orr $\xFF\x01\x0B, $\xFF\x01\x0B, $\xFF\x03\x04";
21078 : break;
21079 : }
21080 : return false;
21081 : case AArch64::ORR_ZZZ:
21082 0 : if (MI->getNumOperands() == 3 &&
21083 0 : MI->getOperand(0).isReg() &&
21084 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21085 0 : MI->getOperand(1).isReg() &&
21086 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(1).getReg()) &&
21087 0 : MI->getOperand(2).isReg() &&
21088 0 : MI->getOperand(2).getReg() == MI->getOperand(1).getReg() &&
21089 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21090 : // (ORR_ZZZ ZPR64:$Zd, ZPR64:$Zn, ZPR64:$Zn)
21091 : AsmString = "mov $\xFF\x01\x10, $\xFF\x02\x10";
21092 : break;
21093 : }
21094 : return false;
21095 : case AArch64::ORRv16i8:
21096 204 : if (MI->getNumOperands() == 3 &&
21097 408 : MI->getOperand(0).isReg() &&
21098 204 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
21099 408 : MI->getOperand(1).isReg() &&
21100 204 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
21101 408 : MI->getOperand(2).isReg() &&
21102 204 : MI->getOperand(2).getReg() == MI->getOperand(1).getReg()) {
21103 : // (ORRv16i8 V128:$dst, V128:$src, V128:$src)
21104 : AsmString = "mov.16b $\xFF\x01\x0C, $\xFF\x02\x0C";
21105 : break;
21106 : }
21107 : return false;
21108 : case AArch64::ORRv8i8:
21109 35 : if (MI->getNumOperands() == 3 &&
21110 70 : MI->getOperand(0).isReg() &&
21111 35 : MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21112 70 : MI->getOperand(1).isReg() &&
21113 35 : MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
21114 70 : MI->getOperand(2).isReg() &&
21115 35 : MI->getOperand(2).getReg() == MI->getOperand(1).getReg()) {
21116 : // (ORRv8i8 V64:$dst, V64:$src, V64:$src)
21117 : AsmString = "mov.8b $\xFF\x01\x0C, $\xFF\x02\x0C";
21118 : break;
21119 : }
21120 : return false;
21121 : case AArch64::PRFB_D_PZI:
21122 0 : if (MI->getNumOperands() == 4 &&
21123 0 : MI->getOperand(1).isReg() &&
21124 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
21125 0 : MI->getOperand(2).isReg() &&
21126 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
21127 0 : MI->getOperand(3).isImm() &&
21128 0 : MI->getOperand(3).getImm() == 0 &&
21129 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21130 : // (PRFB_D_PZI sve_prfop:$prfop, PPR3bAny:$Pg, ZPR64:$Zn, 0)
21131 : AsmString = "prfb $\xFF\x01\x33, $\xFF\x02\x07, [$\xFF\x03\x10]";
21132 : break;
21133 : }
21134 : return false;
21135 : case AArch64::PRFB_PRI:
21136 0 : if (MI->getNumOperands() == 4 &&
21137 0 : MI->getOperand(1).isReg() &&
21138 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
21139 0 : MI->getOperand(2).isReg() &&
21140 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
21141 0 : MI->getOperand(3).isImm() &&
21142 0 : MI->getOperand(3).getImm() == 0 &&
21143 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21144 : // (PRFB_PRI sve_prfop:$prfop, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
21145 : AsmString = "prfb $\xFF\x01\x33, $\xFF\x02\x07, [$\x03]";
21146 : break;
21147 : }
21148 : return false;
21149 : case AArch64::PRFB_S_PZI:
21150 0 : if (MI->getNumOperands() == 4 &&
21151 0 : MI->getOperand(1).isReg() &&
21152 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
21153 0 : MI->getOperand(2).isReg() &&
21154 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
21155 0 : MI->getOperand(3).isImm() &&
21156 0 : MI->getOperand(3).getImm() == 0 &&
21157 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21158 : // (PRFB_S_PZI sve_prfop:$prfop, PPR3bAny:$Pg, ZPR32:$Zn, 0)
21159 : AsmString = "prfb $\xFF\x01\x33, $\xFF\x02\x07, [$\xFF\x03\x0B]";
21160 : break;
21161 : }
21162 : return false;
21163 : case AArch64::PRFD_D_PZI:
21164 0 : if (MI->getNumOperands() == 4 &&
21165 0 : MI->getOperand(1).isReg() &&
21166 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
21167 0 : MI->getOperand(2).isReg() &&
21168 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
21169 0 : MI->getOperand(3).isImm() &&
21170 0 : MI->getOperand(3).getImm() == 0 &&
21171 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21172 : // (PRFD_D_PZI sve_prfop:$prfop, PPR3bAny:$Pg, ZPR64:$Zn, 0)
21173 : AsmString = "prfd $\xFF\x01\x33, $\xFF\x02\x07, [$\xFF\x03\x10]";
21174 : break;
21175 : }
21176 : return false;
21177 : case AArch64::PRFD_PRI:
21178 0 : if (MI->getNumOperands() == 4 &&
21179 0 : MI->getOperand(1).isReg() &&
21180 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
21181 0 : MI->getOperand(2).isReg() &&
21182 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
21183 0 : MI->getOperand(3).isImm() &&
21184 0 : MI->getOperand(3).getImm() == 0 &&
21185 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21186 : // (PRFD_PRI sve_prfop:$prfop, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
21187 : AsmString = "prfd $\xFF\x01\x33, $\xFF\x02\x07, [$\x03]";
21188 : break;
21189 : }
21190 : return false;
21191 : case AArch64::PRFD_S_PZI:
21192 0 : if (MI->getNumOperands() == 4 &&
21193 0 : MI->getOperand(1).isReg() &&
21194 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
21195 0 : MI->getOperand(2).isReg() &&
21196 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
21197 0 : MI->getOperand(3).isImm() &&
21198 0 : MI->getOperand(3).getImm() == 0 &&
21199 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21200 : // (PRFD_S_PZI sve_prfop:$prfop, PPR3bAny:$Pg, ZPR32:$Zn, 0)
21201 : AsmString = "prfd $\xFF\x01\x33, $\xFF\x02\x07, [$\xFF\x03\x0B]";
21202 : break;
21203 : }
21204 : return false;
21205 : case AArch64::PRFH_D_PZI:
21206 0 : if (MI->getNumOperands() == 4 &&
21207 0 : MI->getOperand(1).isReg() &&
21208 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
21209 0 : MI->getOperand(2).isReg() &&
21210 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
21211 0 : MI->getOperand(3).isImm() &&
21212 0 : MI->getOperand(3).getImm() == 0 &&
21213 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21214 : // (PRFH_D_PZI sve_prfop:$prfop, PPR3bAny:$Pg, ZPR64:$Zn, 0)
21215 : AsmString = "prfh $\xFF\x01\x33, $\xFF\x02\x07, [$\xFF\x03\x10]";
21216 : break;
21217 : }
21218 : return false;
21219 : case AArch64::PRFH_PRI:
21220 0 : if (MI->getNumOperands() == 4 &&
21221 0 : MI->getOperand(1).isReg() &&
21222 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
21223 0 : MI->getOperand(2).isReg() &&
21224 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
21225 0 : MI->getOperand(3).isImm() &&
21226 0 : MI->getOperand(3).getImm() == 0 &&
21227 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21228 : // (PRFH_PRI sve_prfop:$prfop, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
21229 : AsmString = "prfh $\xFF\x01\x33, $\xFF\x02\x07, [$\x03]";
21230 : break;
21231 : }
21232 : return false;
21233 : case AArch64::PRFH_S_PZI:
21234 0 : if (MI->getNumOperands() == 4 &&
21235 0 : MI->getOperand(1).isReg() &&
21236 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
21237 0 : MI->getOperand(2).isReg() &&
21238 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
21239 0 : MI->getOperand(3).isImm() &&
21240 0 : MI->getOperand(3).getImm() == 0 &&
21241 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21242 : // (PRFH_S_PZI sve_prfop:$prfop, PPR3bAny:$Pg, ZPR32:$Zn, 0)
21243 : AsmString = "prfh $\xFF\x01\x33, $\xFF\x02\x07, [$\xFF\x03\x0B]";
21244 : break;
21245 : }
21246 : return false;
21247 : case AArch64::PRFMroX:
21248 0 : if (MI->getNumOperands() == 5 &&
21249 0 : MI->getOperand(1).isReg() &&
21250 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
21251 0 : MI->getOperand(2).isReg() &&
21252 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
21253 0 : MI->getOperand(3).isImm() &&
21254 0 : MI->getOperand(3).getImm() == 0 &&
21255 0 : MI->getOperand(4).isImm() &&
21256 0 : MI->getOperand(4).getImm() == 0) {
21257 : // (PRFMroX prfop:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
21258 : AsmString = "prfm $\xFF\x01\x34, [$\x02, $\x03]";
21259 : break;
21260 : }
21261 : return false;
21262 : case AArch64::PRFMui:
21263 0 : if (MI->getNumOperands() == 3 &&
21264 0 : MI->getOperand(1).isReg() &&
21265 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
21266 0 : MI->getOperand(2).isImm() &&
21267 0 : MI->getOperand(2).getImm() == 0) {
21268 : // (PRFMui prfop:$Rt, GPR64sp:$Rn, 0)
21269 : AsmString = "prfm $\xFF\x01\x34, [$\x02]";
21270 : break;
21271 : }
21272 : return false;
21273 : case AArch64::PRFUMi:
21274 0 : if (MI->getNumOperands() == 3 &&
21275 0 : MI->getOperand(1).isReg() &&
21276 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
21277 0 : MI->getOperand(2).isImm() &&
21278 0 : MI->getOperand(2).getImm() == 0) {
21279 : // (PRFUMi prfop:$Rt, GPR64sp:$Rn, 0)
21280 : AsmString = "prfum $\xFF\x01\x34, [$\x02]";
21281 : break;
21282 : }
21283 : return false;
21284 : case AArch64::PRFW_D_PZI:
21285 0 : if (MI->getNumOperands() == 4 &&
21286 0 : MI->getOperand(1).isReg() &&
21287 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
21288 0 : MI->getOperand(2).isReg() &&
21289 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
21290 0 : MI->getOperand(3).isImm() &&
21291 0 : MI->getOperand(3).getImm() == 0 &&
21292 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21293 : // (PRFW_D_PZI sve_prfop:$prfop, PPR3bAny:$Pg, ZPR64:$Zn, 0)
21294 : AsmString = "prfw $\xFF\x01\x33, $\xFF\x02\x07, [$\xFF\x03\x10]";
21295 : break;
21296 : }
21297 : return false;
21298 : case AArch64::PRFW_PRI:
21299 0 : if (MI->getNumOperands() == 4 &&
21300 0 : MI->getOperand(1).isReg() &&
21301 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
21302 0 : MI->getOperand(2).isReg() &&
21303 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
21304 0 : MI->getOperand(3).isImm() &&
21305 0 : MI->getOperand(3).getImm() == 0 &&
21306 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21307 : // (PRFW_PRI sve_prfop:$prfop, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
21308 : AsmString = "prfw $\xFF\x01\x33, $\xFF\x02\x07, [$\x03]";
21309 : break;
21310 : }
21311 : return false;
21312 : case AArch64::PRFW_S_PZI:
21313 0 : if (MI->getNumOperands() == 4 &&
21314 0 : MI->getOperand(1).isReg() &&
21315 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
21316 0 : MI->getOperand(2).isReg() &&
21317 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
21318 0 : MI->getOperand(3).isImm() &&
21319 0 : MI->getOperand(3).getImm() == 0 &&
21320 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21321 : // (PRFW_S_PZI sve_prfop:$prfop, PPR3bAny:$Pg, ZPR32:$Zn, 0)
21322 : AsmString = "prfw $\xFF\x01\x33, $\xFF\x02\x07, [$\xFF\x03\x0B]";
21323 : break;
21324 : }
21325 : return false;
21326 : case AArch64::PTRUES_B:
21327 0 : if (MI->getNumOperands() == 2 &&
21328 0 : MI->getOperand(0).isReg() &&
21329 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21330 0 : MI->getOperand(1).isImm() &&
21331 0 : MI->getOperand(1).getImm() == 31 &&
21332 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21333 : // (PTRUES_B PPR8:$Pd, { 1, 1, 1, 1, 1 })
21334 : AsmString = "ptrues $\xFF\x01\x06";
21335 : break;
21336 : }
21337 : return false;
21338 : case AArch64::PTRUES_D:
21339 0 : if (MI->getNumOperands() == 2 &&
21340 0 : MI->getOperand(0).isReg() &&
21341 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21342 0 : MI->getOperand(1).isImm() &&
21343 0 : MI->getOperand(1).getImm() == 31 &&
21344 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21345 : // (PTRUES_D PPR64:$Pd, { 1, 1, 1, 1, 1 })
21346 : AsmString = "ptrues $\xFF\x01\x10";
21347 : break;
21348 : }
21349 : return false;
21350 : case AArch64::PTRUES_H:
21351 0 : if (MI->getNumOperands() == 2 &&
21352 0 : MI->getOperand(0).isReg() &&
21353 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21354 0 : MI->getOperand(1).isImm() &&
21355 0 : MI->getOperand(1).getImm() == 31 &&
21356 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21357 : // (PTRUES_H PPR16:$Pd, { 1, 1, 1, 1, 1 })
21358 : AsmString = "ptrues $\xFF\x01\x09";
21359 : break;
21360 : }
21361 : return false;
21362 : case AArch64::PTRUES_S:
21363 0 : if (MI->getNumOperands() == 2 &&
21364 0 : MI->getOperand(0).isReg() &&
21365 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21366 0 : MI->getOperand(1).isImm() &&
21367 0 : MI->getOperand(1).getImm() == 31 &&
21368 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21369 : // (PTRUES_S PPR32:$Pd, { 1, 1, 1, 1, 1 })
21370 : AsmString = "ptrues $\xFF\x01\x0B";
21371 : break;
21372 : }
21373 : return false;
21374 : case AArch64::PTRUE_B:
21375 0 : if (MI->getNumOperands() == 2 &&
21376 0 : MI->getOperand(0).isReg() &&
21377 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21378 0 : MI->getOperand(1).isImm() &&
21379 0 : MI->getOperand(1).getImm() == 31 &&
21380 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21381 : // (PTRUE_B PPR8:$Pd, { 1, 1, 1, 1, 1 })
21382 : AsmString = "ptrue $\xFF\x01\x06";
21383 : break;
21384 : }
21385 : return false;
21386 : case AArch64::PTRUE_D:
21387 0 : if (MI->getNumOperands() == 2 &&
21388 0 : MI->getOperand(0).isReg() &&
21389 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21390 0 : MI->getOperand(1).isImm() &&
21391 0 : MI->getOperand(1).getImm() == 31 &&
21392 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21393 : // (PTRUE_D PPR64:$Pd, { 1, 1, 1, 1, 1 })
21394 : AsmString = "ptrue $\xFF\x01\x10";
21395 : break;
21396 : }
21397 : return false;
21398 : case AArch64::PTRUE_H:
21399 0 : if (MI->getNumOperands() == 2 &&
21400 0 : MI->getOperand(0).isReg() &&
21401 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21402 0 : MI->getOperand(1).isImm() &&
21403 0 : MI->getOperand(1).getImm() == 31 &&
21404 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21405 : // (PTRUE_H PPR16:$Pd, { 1, 1, 1, 1, 1 })
21406 : AsmString = "ptrue $\xFF\x01\x09";
21407 : break;
21408 : }
21409 : return false;
21410 : case AArch64::PTRUE_S:
21411 0 : if (MI->getNumOperands() == 2 &&
21412 0 : MI->getOperand(0).isReg() &&
21413 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21414 0 : MI->getOperand(1).isImm() &&
21415 0 : MI->getOperand(1).getImm() == 31 &&
21416 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21417 : // (PTRUE_S PPR32:$Pd, { 1, 1, 1, 1, 1 })
21418 : AsmString = "ptrue $\xFF\x01\x0B";
21419 : break;
21420 : }
21421 : return false;
21422 : case AArch64::RET:
21423 5028 : if (MI->getNumOperands() == 1 &&
21424 5028 : MI->getOperand(0).getReg() == AArch64::LR) {
21425 : // (RET LR)
21426 : AsmString = "ret";
21427 : break;
21428 : }
21429 : return false;
21430 : case AArch64::SBCSWr:
21431 1 : if (MI->getNumOperands() == 3 &&
21432 2 : MI->getOperand(0).isReg() &&
21433 1 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
21434 1 : MI->getOperand(1).getReg() == AArch64::WZR &&
21435 3 : MI->getOperand(2).isReg() &&
21436 1 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
21437 : // (SBCSWr GPR32:$dst, WZR, GPR32:$src)
21438 : AsmString = "ngcs $\x01, $\x03";
21439 : break;
21440 : }
21441 : return false;
21442 : case AArch64::SBCSXr:
21443 2 : if (MI->getNumOperands() == 3 &&
21444 4 : MI->getOperand(0).isReg() &&
21445 2 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21446 2 : MI->getOperand(1).getReg() == AArch64::XZR &&
21447 4 : MI->getOperand(2).isReg() &&
21448 1 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
21449 : // (SBCSXr GPR64:$dst, XZR, GPR64:$src)
21450 : AsmString = "ngcs $\x01, $\x03";
21451 : break;
21452 : }
21453 : return false;
21454 : case AArch64::SBCWr:
21455 1 : if (MI->getNumOperands() == 3 &&
21456 2 : MI->getOperand(0).isReg() &&
21457 1 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
21458 1 : MI->getOperand(1).getReg() == AArch64::WZR &&
21459 3 : MI->getOperand(2).isReg() &&
21460 1 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
21461 : // (SBCWr GPR32:$dst, WZR, GPR32:$src)
21462 : AsmString = "ngc $\x01, $\x03";
21463 : break;
21464 : }
21465 : return false;
21466 : case AArch64::SBCXr:
21467 1 : if (MI->getNumOperands() == 3 &&
21468 2 : MI->getOperand(0).isReg() &&
21469 1 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21470 1 : MI->getOperand(1).getReg() == AArch64::XZR &&
21471 3 : MI->getOperand(2).isReg() &&
21472 1 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
21473 : // (SBCXr GPR64:$dst, XZR, GPR64:$src)
21474 : AsmString = "ngc $\x01, $\x03";
21475 : break;
21476 : }
21477 : return false;
21478 : case AArch64::SBFMWri:
21479 0 : if (MI->getNumOperands() == 4 &&
21480 0 : MI->getOperand(0).isReg() &&
21481 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
21482 0 : MI->getOperand(1).isReg() &&
21483 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
21484 0 : MI->getOperand(3).isImm() &&
21485 0 : MI->getOperand(3).getImm() == 31) {
21486 : // (SBFMWri GPR32:$dst, GPR32:$src, imm0_31:$shift, 31)
21487 : AsmString = "asr $\x01, $\x02, $\x03";
21488 : break;
21489 : }
21490 0 : if (MI->getNumOperands() == 4 &&
21491 0 : MI->getOperand(0).isReg() &&
21492 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
21493 0 : MI->getOperand(1).isReg() &&
21494 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
21495 0 : MI->getOperand(2).isImm() &&
21496 0 : MI->getOperand(2).getImm() == 0 &&
21497 0 : MI->getOperand(3).isImm() &&
21498 0 : MI->getOperand(3).getImm() == 7) {
21499 : // (SBFMWri GPR32:$dst, GPR32:$src, 0, 7)
21500 : AsmString = "sxtb $\x01, $\x02";
21501 : break;
21502 : }
21503 0 : if (MI->getNumOperands() == 4 &&
21504 0 : MI->getOperand(0).isReg() &&
21505 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
21506 0 : MI->getOperand(1).isReg() &&
21507 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
21508 0 : MI->getOperand(2).isImm() &&
21509 0 : MI->getOperand(2).getImm() == 0 &&
21510 0 : MI->getOperand(3).isImm() &&
21511 0 : MI->getOperand(3).getImm() == 15) {
21512 : // (SBFMWri GPR32:$dst, GPR32:$src, 0, 15)
21513 : AsmString = "sxth $\x01, $\x02";
21514 : break;
21515 : }
21516 : return false;
21517 : case AArch64::SBFMXri:
21518 0 : if (MI->getNumOperands() == 4 &&
21519 0 : MI->getOperand(0).isReg() &&
21520 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21521 0 : MI->getOperand(1).isReg() &&
21522 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
21523 0 : MI->getOperand(3).isImm() &&
21524 0 : MI->getOperand(3).getImm() == 63) {
21525 : // (SBFMXri GPR64:$dst, GPR64:$src, imm0_63:$shift, 63)
21526 : AsmString = "asr $\x01, $\x02, $\x03";
21527 : break;
21528 : }
21529 0 : if (MI->getNumOperands() == 4 &&
21530 0 : MI->getOperand(0).isReg() &&
21531 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21532 0 : MI->getOperand(1).isReg() &&
21533 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
21534 0 : MI->getOperand(2).isImm() &&
21535 0 : MI->getOperand(2).getImm() == 0 &&
21536 0 : MI->getOperand(3).isImm() &&
21537 0 : MI->getOperand(3).getImm() == 7) {
21538 : // (SBFMXri GPR64:$dst, GPR64:$src, 0, 7)
21539 : AsmString = "sxtb $\x01, $\x02";
21540 : break;
21541 : }
21542 0 : if (MI->getNumOperands() == 4 &&
21543 0 : MI->getOperand(0).isReg() &&
21544 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21545 0 : MI->getOperand(1).isReg() &&
21546 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
21547 0 : MI->getOperand(2).isImm() &&
21548 0 : MI->getOperand(2).getImm() == 0 &&
21549 0 : MI->getOperand(3).isImm() &&
21550 0 : MI->getOperand(3).getImm() == 15) {
21551 : // (SBFMXri GPR64:$dst, GPR64:$src, 0, 15)
21552 : AsmString = "sxth $\x01, $\x02";
21553 : break;
21554 : }
21555 0 : if (MI->getNumOperands() == 4 &&
21556 0 : MI->getOperand(0).isReg() &&
21557 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21558 0 : MI->getOperand(1).isReg() &&
21559 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
21560 0 : MI->getOperand(2).isImm() &&
21561 0 : MI->getOperand(2).getImm() == 0 &&
21562 0 : MI->getOperand(3).isImm() &&
21563 0 : MI->getOperand(3).getImm() == 31) {
21564 : // (SBFMXri GPR64:$dst, GPR64:$src, 0, 31)
21565 : AsmString = "sxtw $\x01, $\x02";
21566 : break;
21567 : }
21568 : return false;
21569 : case AArch64::SEL_PPPP:
21570 0 : if (MI->getNumOperands() == 4 &&
21571 0 : MI->getOperand(0).isReg() &&
21572 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21573 0 : MI->getOperand(1).isReg() &&
21574 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
21575 0 : MI->getOperand(2).isReg() &&
21576 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(2).getReg()) &&
21577 0 : MI->getOperand(3).isReg() &&
21578 0 : MI->getOperand(3).getReg() == MI->getOperand(0).getReg() &&
21579 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21580 : // (SEL_PPPP PPR8:$Pd, PPRAny:$Pg, PPR8:$Pn, PPR8:$Pd)
21581 : AsmString = "mov $\xFF\x01\x06, $\xFF\x02\x07/m, $\xFF\x03\x06";
21582 : break;
21583 : }
21584 : return false;
21585 : case AArch64::SEL_ZPZZ_B:
21586 0 : if (MI->getNumOperands() == 4 &&
21587 0 : MI->getOperand(0).isReg() &&
21588 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21589 0 : MI->getOperand(1).isReg() &&
21590 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
21591 0 : MI->getOperand(2).isReg() &&
21592 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
21593 0 : MI->getOperand(3).isReg() &&
21594 0 : MI->getOperand(3).getReg() == MI->getOperand(0).getReg() &&
21595 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21596 : // (SEL_ZPZZ_B ZPR8:$Zd, PPRAny:$Pg, ZPR8:$Zn, ZPR8:$Zd)
21597 : AsmString = "mov $\xFF\x01\x06, $\xFF\x02\x07/m, $\xFF\x03\x06";
21598 : break;
21599 : }
21600 : return false;
21601 : case AArch64::SEL_ZPZZ_D:
21602 0 : if (MI->getNumOperands() == 4 &&
21603 0 : MI->getOperand(0).isReg() &&
21604 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21605 0 : MI->getOperand(1).isReg() &&
21606 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
21607 0 : MI->getOperand(2).isReg() &&
21608 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
21609 0 : MI->getOperand(3).isReg() &&
21610 0 : MI->getOperand(3).getReg() == MI->getOperand(0).getReg() &&
21611 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21612 : // (SEL_ZPZZ_D ZPR64:$Zd, PPRAny:$Pg, ZPR64:$Zn, ZPR64:$Zd)
21613 : AsmString = "mov $\xFF\x01\x10, $\xFF\x02\x07/m, $\xFF\x03\x10";
21614 : break;
21615 : }
21616 : return false;
21617 : case AArch64::SEL_ZPZZ_H:
21618 0 : if (MI->getNumOperands() == 4 &&
21619 0 : MI->getOperand(0).isReg() &&
21620 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21621 0 : MI->getOperand(1).isReg() &&
21622 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
21623 0 : MI->getOperand(2).isReg() &&
21624 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
21625 0 : MI->getOperand(3).isReg() &&
21626 0 : MI->getOperand(3).getReg() == MI->getOperand(0).getReg() &&
21627 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21628 : // (SEL_ZPZZ_H ZPR16:$Zd, PPRAny:$Pg, ZPR16:$Zn, ZPR16:$Zd)
21629 : AsmString = "mov $\xFF\x01\x09, $\xFF\x02\x07/m, $\xFF\x03\x09";
21630 : break;
21631 : }
21632 : return false;
21633 : case AArch64::SEL_ZPZZ_S:
21634 0 : if (MI->getNumOperands() == 4 &&
21635 0 : MI->getOperand(0).isReg() &&
21636 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21637 0 : MI->getOperand(1).isReg() &&
21638 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(1).getReg()) &&
21639 0 : MI->getOperand(2).isReg() &&
21640 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
21641 0 : MI->getOperand(3).isReg() &&
21642 0 : MI->getOperand(3).getReg() == MI->getOperand(0).getReg() &&
21643 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21644 : // (SEL_ZPZZ_S ZPR32:$Zd, PPRAny:$Pg, ZPR32:$Zn, ZPR32:$Zd)
21645 : AsmString = "mov $\xFF\x01\x0B, $\xFF\x02\x07/m, $\xFF\x03\x0B";
21646 : break;
21647 : }
21648 : return false;
21649 : case AArch64::SMADDLrrr:
21650 3 : if (MI->getNumOperands() == 4 &&
21651 6 : MI->getOperand(0).isReg() &&
21652 3 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21653 6 : MI->getOperand(1).isReg() &&
21654 3 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
21655 6 : MI->getOperand(2).isReg() &&
21656 6 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
21657 3 : MI->getOperand(3).getReg() == AArch64::XZR) {
21658 : // (SMADDLrrr GPR64:$dst, GPR32:$src1, GPR32:$src2, XZR)
21659 : AsmString = "smull $\x01, $\x02, $\x03";
21660 : break;
21661 : }
21662 : return false;
21663 : case AArch64::SMSUBLrrr:
21664 3 : if (MI->getNumOperands() == 4 &&
21665 6 : MI->getOperand(0).isReg() &&
21666 3 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21667 6 : MI->getOperand(1).isReg() &&
21668 3 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
21669 6 : MI->getOperand(2).isReg() &&
21670 6 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
21671 3 : MI->getOperand(3).getReg() == AArch64::XZR) {
21672 : // (SMSUBLrrr GPR64:$dst, GPR32:$src1, GPR32:$src2, XZR)
21673 : AsmString = "smnegl $\x01, $\x02, $\x03";
21674 : break;
21675 : }
21676 : return false;
21677 : case AArch64::SQDECB_XPiI:
21678 0 : if (MI->getNumOperands() == 4 &&
21679 0 : MI->getOperand(0).isReg() &&
21680 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21681 0 : MI->getOperand(2).isImm() &&
21682 0 : MI->getOperand(2).getImm() == 31 &&
21683 0 : MI->getOperand(3).isImm() &&
21684 0 : MI->getOperand(3).getImm() == 1 &&
21685 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21686 : // (SQDECB_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
21687 : AsmString = "sqdecb $\x01";
21688 : break;
21689 : }
21690 0 : if (MI->getNumOperands() == 4 &&
21691 0 : MI->getOperand(0).isReg() &&
21692 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21693 0 : MI->getOperand(3).isImm() &&
21694 0 : MI->getOperand(3).getImm() == 1 &&
21695 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21696 : // (SQDECB_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
21697 : AsmString = "sqdecb $\x01, $\xFF\x03\x0E";
21698 : break;
21699 : }
21700 : return false;
21701 : case AArch64::SQDECB_XPiWdI:
21702 0 : if (MI->getNumOperands() == 4 &&
21703 0 : MI->getOperand(0).isReg() &&
21704 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21705 0 : MI->getOperand(1).isReg() &&
21706 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
21707 0 : MI->getOperand(2).isImm() &&
21708 0 : MI->getOperand(2).getImm() == 31 &&
21709 0 : MI->getOperand(3).isImm() &&
21710 0 : MI->getOperand(3).getImm() == 1 &&
21711 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21712 : // (SQDECB_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, { 1, 1, 1, 1, 1 }, 1)
21713 : AsmString = "sqdecb $\x01, $\xFF\x02\x35";
21714 : break;
21715 : }
21716 0 : if (MI->getNumOperands() == 4 &&
21717 0 : MI->getOperand(0).isReg() &&
21718 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21719 0 : MI->getOperand(1).isReg() &&
21720 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
21721 0 : MI->getOperand(3).isImm() &&
21722 0 : MI->getOperand(3).getImm() == 1 &&
21723 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21724 : // (SQDECB_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, sve_pred_enum:$pattern, 1)
21725 : AsmString = "sqdecb $\x01, $\xFF\x02\x35, $\xFF\x03\x0E";
21726 : break;
21727 : }
21728 : return false;
21729 : case AArch64::SQDECD_XPiI:
21730 0 : if (MI->getNumOperands() == 4 &&
21731 0 : MI->getOperand(0).isReg() &&
21732 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21733 0 : MI->getOperand(2).isImm() &&
21734 0 : MI->getOperand(2).getImm() == 31 &&
21735 0 : MI->getOperand(3).isImm() &&
21736 0 : MI->getOperand(3).getImm() == 1 &&
21737 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21738 : // (SQDECD_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
21739 : AsmString = "sqdecd $\x01";
21740 : break;
21741 : }
21742 0 : if (MI->getNumOperands() == 4 &&
21743 0 : MI->getOperand(0).isReg() &&
21744 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21745 0 : MI->getOperand(3).isImm() &&
21746 0 : MI->getOperand(3).getImm() == 1 &&
21747 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21748 : // (SQDECD_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
21749 : AsmString = "sqdecd $\x01, $\xFF\x03\x0E";
21750 : break;
21751 : }
21752 : return false;
21753 : case AArch64::SQDECD_XPiWdI:
21754 0 : if (MI->getNumOperands() == 4 &&
21755 0 : MI->getOperand(0).isReg() &&
21756 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21757 0 : MI->getOperand(1).isReg() &&
21758 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
21759 0 : MI->getOperand(2).isImm() &&
21760 0 : MI->getOperand(2).getImm() == 31 &&
21761 0 : MI->getOperand(3).isImm() &&
21762 0 : MI->getOperand(3).getImm() == 1 &&
21763 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21764 : // (SQDECD_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, { 1, 1, 1, 1, 1 }, 1)
21765 : AsmString = "sqdecd $\x01, $\xFF\x02\x35";
21766 : break;
21767 : }
21768 0 : if (MI->getNumOperands() == 4 &&
21769 0 : MI->getOperand(0).isReg() &&
21770 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21771 0 : MI->getOperand(1).isReg() &&
21772 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
21773 0 : MI->getOperand(3).isImm() &&
21774 0 : MI->getOperand(3).getImm() == 1 &&
21775 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21776 : // (SQDECD_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, sve_pred_enum:$pattern, 1)
21777 : AsmString = "sqdecd $\x01, $\xFF\x02\x35, $\xFF\x03\x0E";
21778 : break;
21779 : }
21780 : return false;
21781 : case AArch64::SQDECD_ZPiI:
21782 0 : if (MI->getNumOperands() == 4 &&
21783 0 : MI->getOperand(0).isReg() &&
21784 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21785 0 : MI->getOperand(2).isImm() &&
21786 0 : MI->getOperand(2).getImm() == 31 &&
21787 0 : MI->getOperand(3).isImm() &&
21788 0 : MI->getOperand(3).getImm() == 1 &&
21789 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21790 : // (SQDECD_ZPiI ZPR64:$Zdn, { 1, 1, 1, 1, 1 }, 1)
21791 : AsmString = "sqdecd $\xFF\x01\x10";
21792 : break;
21793 : }
21794 0 : if (MI->getNumOperands() == 4 &&
21795 0 : MI->getOperand(0).isReg() &&
21796 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21797 0 : MI->getOperand(3).isImm() &&
21798 0 : MI->getOperand(3).getImm() == 1 &&
21799 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21800 : // (SQDECD_ZPiI ZPR64:$Zdn, sve_pred_enum:$pattern, 1)
21801 : AsmString = "sqdecd $\xFF\x01\x10, $\xFF\x03\x0E";
21802 : break;
21803 : }
21804 : return false;
21805 : case AArch64::SQDECH_XPiI:
21806 0 : if (MI->getNumOperands() == 4 &&
21807 0 : MI->getOperand(0).isReg() &&
21808 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21809 0 : MI->getOperand(2).isImm() &&
21810 0 : MI->getOperand(2).getImm() == 31 &&
21811 0 : MI->getOperand(3).isImm() &&
21812 0 : MI->getOperand(3).getImm() == 1 &&
21813 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21814 : // (SQDECH_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
21815 : AsmString = "sqdech $\x01";
21816 : break;
21817 : }
21818 0 : if (MI->getNumOperands() == 4 &&
21819 0 : MI->getOperand(0).isReg() &&
21820 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21821 0 : MI->getOperand(3).isImm() &&
21822 0 : MI->getOperand(3).getImm() == 1 &&
21823 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21824 : // (SQDECH_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
21825 : AsmString = "sqdech $\x01, $\xFF\x03\x0E";
21826 : break;
21827 : }
21828 : return false;
21829 : case AArch64::SQDECH_XPiWdI:
21830 0 : if (MI->getNumOperands() == 4 &&
21831 0 : MI->getOperand(0).isReg() &&
21832 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21833 0 : MI->getOperand(1).isReg() &&
21834 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
21835 0 : MI->getOperand(2).isImm() &&
21836 0 : MI->getOperand(2).getImm() == 31 &&
21837 0 : MI->getOperand(3).isImm() &&
21838 0 : MI->getOperand(3).getImm() == 1 &&
21839 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21840 : // (SQDECH_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, { 1, 1, 1, 1, 1 }, 1)
21841 : AsmString = "sqdech $\x01, $\xFF\x02\x35";
21842 : break;
21843 : }
21844 0 : if (MI->getNumOperands() == 4 &&
21845 0 : MI->getOperand(0).isReg() &&
21846 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21847 0 : MI->getOperand(1).isReg() &&
21848 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
21849 0 : MI->getOperand(3).isImm() &&
21850 0 : MI->getOperand(3).getImm() == 1 &&
21851 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21852 : // (SQDECH_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, sve_pred_enum:$pattern, 1)
21853 : AsmString = "sqdech $\x01, $\xFF\x02\x35, $\xFF\x03\x0E";
21854 : break;
21855 : }
21856 : return false;
21857 : case AArch64::SQDECH_ZPiI:
21858 0 : if (MI->getNumOperands() == 4 &&
21859 0 : MI->getOperand(0).isReg() &&
21860 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21861 0 : MI->getOperand(2).isImm() &&
21862 0 : MI->getOperand(2).getImm() == 31 &&
21863 0 : MI->getOperand(3).isImm() &&
21864 0 : MI->getOperand(3).getImm() == 1 &&
21865 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21866 : // (SQDECH_ZPiI ZPR16:$Zdn, { 1, 1, 1, 1, 1 }, 1)
21867 : AsmString = "sqdech $\xFF\x01\x09";
21868 : break;
21869 : }
21870 0 : if (MI->getNumOperands() == 4 &&
21871 0 : MI->getOperand(0).isReg() &&
21872 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21873 0 : MI->getOperand(3).isImm() &&
21874 0 : MI->getOperand(3).getImm() == 1 &&
21875 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21876 : // (SQDECH_ZPiI ZPR16:$Zdn, sve_pred_enum:$pattern, 1)
21877 : AsmString = "sqdech $\xFF\x01\x09, $\xFF\x03\x0E";
21878 : break;
21879 : }
21880 : return false;
21881 : case AArch64::SQDECW_XPiI:
21882 0 : if (MI->getNumOperands() == 4 &&
21883 0 : MI->getOperand(0).isReg() &&
21884 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21885 0 : MI->getOperand(2).isImm() &&
21886 0 : MI->getOperand(2).getImm() == 31 &&
21887 0 : MI->getOperand(3).isImm() &&
21888 0 : MI->getOperand(3).getImm() == 1 &&
21889 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21890 : // (SQDECW_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
21891 : AsmString = "sqdecw $\x01";
21892 : break;
21893 : }
21894 0 : if (MI->getNumOperands() == 4 &&
21895 0 : MI->getOperand(0).isReg() &&
21896 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21897 0 : MI->getOperand(3).isImm() &&
21898 0 : MI->getOperand(3).getImm() == 1 &&
21899 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21900 : // (SQDECW_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
21901 : AsmString = "sqdecw $\x01, $\xFF\x03\x0E";
21902 : break;
21903 : }
21904 : return false;
21905 : case AArch64::SQDECW_XPiWdI:
21906 0 : if (MI->getNumOperands() == 4 &&
21907 0 : MI->getOperand(0).isReg() &&
21908 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21909 0 : MI->getOperand(1).isReg() &&
21910 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
21911 0 : MI->getOperand(2).isImm() &&
21912 0 : MI->getOperand(2).getImm() == 31 &&
21913 0 : MI->getOperand(3).isImm() &&
21914 0 : MI->getOperand(3).getImm() == 1 &&
21915 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21916 : // (SQDECW_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, { 1, 1, 1, 1, 1 }, 1)
21917 : AsmString = "sqdecw $\x01, $\xFF\x02\x35";
21918 : break;
21919 : }
21920 0 : if (MI->getNumOperands() == 4 &&
21921 0 : MI->getOperand(0).isReg() &&
21922 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21923 0 : MI->getOperand(1).isReg() &&
21924 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
21925 0 : MI->getOperand(3).isImm() &&
21926 0 : MI->getOperand(3).getImm() == 1 &&
21927 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21928 : // (SQDECW_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, sve_pred_enum:$pattern, 1)
21929 : AsmString = "sqdecw $\x01, $\xFF\x02\x35, $\xFF\x03\x0E";
21930 : break;
21931 : }
21932 : return false;
21933 : case AArch64::SQDECW_ZPiI:
21934 0 : if (MI->getNumOperands() == 4 &&
21935 0 : MI->getOperand(0).isReg() &&
21936 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21937 0 : MI->getOperand(2).isImm() &&
21938 0 : MI->getOperand(2).getImm() == 31 &&
21939 0 : MI->getOperand(3).isImm() &&
21940 0 : MI->getOperand(3).getImm() == 1 &&
21941 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21942 : // (SQDECW_ZPiI ZPR32:$Zdn, { 1, 1, 1, 1, 1 }, 1)
21943 : AsmString = "sqdecw $\xFF\x01\x0B";
21944 : break;
21945 : }
21946 0 : if (MI->getNumOperands() == 4 &&
21947 0 : MI->getOperand(0).isReg() &&
21948 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
21949 0 : MI->getOperand(3).isImm() &&
21950 0 : MI->getOperand(3).getImm() == 1 &&
21951 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21952 : // (SQDECW_ZPiI ZPR32:$Zdn, sve_pred_enum:$pattern, 1)
21953 : AsmString = "sqdecw $\xFF\x01\x0B, $\xFF\x03\x0E";
21954 : break;
21955 : }
21956 : return false;
21957 : case AArch64::SQINCB_XPiI:
21958 0 : if (MI->getNumOperands() == 4 &&
21959 0 : MI->getOperand(0).isReg() &&
21960 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21961 0 : MI->getOperand(2).isImm() &&
21962 0 : MI->getOperand(2).getImm() == 31 &&
21963 0 : MI->getOperand(3).isImm() &&
21964 0 : MI->getOperand(3).getImm() == 1 &&
21965 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21966 : // (SQINCB_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
21967 : AsmString = "sqincb $\x01";
21968 : break;
21969 : }
21970 0 : if (MI->getNumOperands() == 4 &&
21971 0 : MI->getOperand(0).isReg() &&
21972 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21973 0 : MI->getOperand(3).isImm() &&
21974 0 : MI->getOperand(3).getImm() == 1 &&
21975 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21976 : // (SQINCB_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
21977 : AsmString = "sqincb $\x01, $\xFF\x03\x0E";
21978 : break;
21979 : }
21980 : return false;
21981 : case AArch64::SQINCB_XPiWdI:
21982 0 : if (MI->getNumOperands() == 4 &&
21983 0 : MI->getOperand(0).isReg() &&
21984 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21985 0 : MI->getOperand(1).isReg() &&
21986 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
21987 0 : MI->getOperand(2).isImm() &&
21988 0 : MI->getOperand(2).getImm() == 31 &&
21989 0 : MI->getOperand(3).isImm() &&
21990 0 : MI->getOperand(3).getImm() == 1 &&
21991 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
21992 : // (SQINCB_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, { 1, 1, 1, 1, 1 }, 1)
21993 : AsmString = "sqincb $\x01, $\xFF\x02\x35";
21994 : break;
21995 : }
21996 0 : if (MI->getNumOperands() == 4 &&
21997 0 : MI->getOperand(0).isReg() &&
21998 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
21999 0 : MI->getOperand(1).isReg() &&
22000 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
22001 0 : MI->getOperand(3).isImm() &&
22002 0 : MI->getOperand(3).getImm() == 1 &&
22003 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
22004 : // (SQINCB_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, sve_pred_enum:$pattern, 1)
22005 : AsmString = "sqincb $\x01, $\xFF\x02\x35, $\xFF\x03\x0E";
22006 : break;
22007 : }
22008 : return false;
22009 : case AArch64::SQINCD_XPiI:
22010 0 : if (MI->getNumOperands() == 4 &&
22011 0 : MI->getOperand(0).isReg() &&
22012 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
22013 0 : MI->getOperand(2).isImm() &&
22014 0 : MI->getOperand(2).getImm() == 31 &&
22015 0 : MI->getOperand(3).isImm() &&
22016 0 : MI->getOperand(3).getImm() == 1 &&
22017 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
22018 : // (SQINCD_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
22019 : AsmString = "sqincd $\x01";
22020 : break;
22021 : }
22022 0 : if (MI->getNumOperands() == 4 &&
22023 0 : MI->getOperand(0).isReg() &&
22024 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
22025 0 : MI->getOperand(3).isImm() &&
22026 0 : MI->getOperand(3).getImm() == 1 &&
22027 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
22028 : // (SQINCD_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
22029 : AsmString = "sqincd $\x01, $\xFF\x03\x0E";
22030 : break;
22031 : }
22032 : return false;
22033 : case AArch64::SQINCD_XPiWdI:
22034 0 : if (MI->getNumOperands() == 4 &&
22035 0 : MI->getOperand(0).isReg() &&
22036 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
22037 0 : MI->getOperand(1).isReg() &&
22038 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
22039 0 : MI->getOperand(2).isImm() &&
22040 0 : MI->getOperand(2).getImm() == 31 &&
22041 0 : MI->getOperand(3).isImm() &&
22042 0 : MI->getOperand(3).getImm() == 1 &&
22043 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
22044 : // (SQINCD_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, { 1, 1, 1, 1, 1 }, 1)
22045 : AsmString = "sqincd $\x01, $\xFF\x02\x35";
22046 : break;
22047 : }
22048 0 : if (MI->getNumOperands() == 4 &&
22049 0 : MI->getOperand(0).isReg() &&
22050 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
22051 0 : MI->getOperand(1).isReg() &&
22052 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
22053 0 : MI->getOperand(3).isImm() &&
22054 0 : MI->getOperand(3).getImm() == 1 &&
22055 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
22056 : // (SQINCD_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, sve_pred_enum:$pattern, 1)
22057 : AsmString = "sqincd $\x01, $\xFF\x02\x35, $\xFF\x03\x0E";
22058 : break;
22059 : }
22060 : return false;
22061 : case AArch64::SQINCD_ZPiI:
22062 0 : if (MI->getNumOperands() == 4 &&
22063 0 : MI->getOperand(0).isReg() &&
22064 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
22065 0 : MI->getOperand(2).isImm() &&
22066 0 : MI->getOperand(2).getImm() == 31 &&
22067 0 : MI->getOperand(3).isImm() &&
22068 0 : MI->getOperand(3).getImm() == 1 &&
22069 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
22070 : // (SQINCD_ZPiI ZPR64:$Zdn, { 1, 1, 1, 1, 1 }, 1)
22071 : AsmString = "sqincd $\xFF\x01\x10";
22072 : break;
22073 : }
22074 0 : if (MI->getNumOperands() == 4 &&
22075 0 : MI->getOperand(0).isReg() &&
22076 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
22077 0 : MI->getOperand(3).isImm() &&
22078 0 : MI->getOperand(3).getImm() == 1 &&
22079 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
22080 : // (SQINCD_ZPiI ZPR64:$Zdn, sve_pred_enum:$pattern, 1)
22081 : AsmString = "sqincd $\xFF\x01\x10, $\xFF\x03\x0E";
22082 : break;
22083 : }
22084 : return false;
22085 : case AArch64::SQINCH_XPiI:
22086 0 : if (MI->getNumOperands() == 4 &&
22087 0 : MI->getOperand(0).isReg() &&
22088 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
22089 0 : MI->getOperand(2).isImm() &&
22090 0 : MI->getOperand(2).getImm() == 31 &&
22091 0 : MI->getOperand(3).isImm() &&
22092 0 : MI->getOperand(3).getImm() == 1 &&
22093 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
22094 : // (SQINCH_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
22095 : AsmString = "sqinch $\x01";
22096 : break;
22097 : }
22098 0 : if (MI->getNumOperands() == 4 &&
22099 0 : MI->getOperand(0).isReg() &&
22100 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
22101 0 : MI->getOperand(3).isImm() &&
22102 0 : MI->getOperand(3).getImm() == 1 &&
22103 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
22104 : // (SQINCH_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
22105 : AsmString = "sqinch $\x01, $\xFF\x03\x0E";
22106 : break;
22107 : }
22108 : return false;
22109 : case AArch64::SQINCH_XPiWdI:
22110 0 : if (MI->getNumOperands() == 4 &&
22111 0 : MI->getOperand(0).isReg() &&
22112 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
22113 0 : MI->getOperand(1).isReg() &&
22114 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
22115 0 : MI->getOperand(2).isImm() &&
22116 0 : MI->getOperand(2).getImm() == 31 &&
22117 0 : MI->getOperand(3).isImm() &&
22118 0 : MI->getOperand(3).getImm() == 1 &&
22119 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
22120 : // (SQINCH_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, { 1, 1, 1, 1, 1 }, 1)
22121 : AsmString = "sqinch $\x01, $\xFF\x02\x35";
22122 : break;
22123 : }
22124 0 : if (MI->getNumOperands() == 4 &&
22125 0 : MI->getOperand(0).isReg() &&
22126 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
22127 0 : MI->getOperand(1).isReg() &&
22128 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
22129 0 : MI->getOperand(3).isImm() &&
22130 0 : MI->getOperand(3).getImm() == 1 &&
22131 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
22132 : // (SQINCH_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, sve_pred_enum:$pattern, 1)
22133 : AsmString = "sqinch $\x01, $\xFF\x02\x35, $\xFF\x03\x0E";
22134 : break;
22135 : }
22136 : return false;
22137 : case AArch64::SQINCH_ZPiI:
22138 0 : if (MI->getNumOperands() == 4 &&
22139 0 : MI->getOperand(0).isReg() &&
22140 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
22141 0 : MI->getOperand(2).isImm() &&
22142 0 : MI->getOperand(2).getImm() == 31 &&
22143 0 : MI->getOperand(3).isImm() &&
22144 0 : MI->getOperand(3).getImm() == 1 &&
22145 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
22146 : // (SQINCH_ZPiI ZPR16:$Zdn, { 1, 1, 1, 1, 1 }, 1)
22147 : AsmString = "sqinch $\xFF\x01\x09";
22148 : break;
22149 : }
22150 0 : if (MI->getNumOperands() == 4 &&
22151 0 : MI->getOperand(0).isReg() &&
22152 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
22153 0 : MI->getOperand(3).isImm() &&
22154 0 : MI->getOperand(3).getImm() == 1 &&
22155 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
22156 : // (SQINCH_ZPiI ZPR16:$Zdn, sve_pred_enum:$pattern, 1)
22157 : AsmString = "sqinch $\xFF\x01\x09, $\xFF\x03\x0E";
22158 : break;
22159 : }
22160 : return false;
22161 : case AArch64::SQINCW_XPiI:
22162 0 : if (MI->getNumOperands() == 4 &&
22163 0 : MI->getOperand(0).isReg() &&
22164 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
22165 0 : MI->getOperand(2).isImm() &&
22166 0 : MI->getOperand(2).getImm() == 31 &&
22167 0 : MI->getOperand(3).isImm() &&
22168 0 : MI->getOperand(3).getImm() == 1 &&
22169 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
22170 : // (SQINCW_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
22171 : AsmString = "sqincw $\x01";
22172 : break;
22173 : }
22174 0 : if (MI->getNumOperands() == 4 &&
22175 0 : MI->getOperand(0).isReg() &&
22176 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
22177 0 : MI->getOperand(3).isImm() &&
22178 0 : MI->getOperand(3).getImm() == 1 &&
22179 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
22180 : // (SQINCW_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
22181 : AsmString = "sqincw $\x01, $\xFF\x03\x0E";
22182 : break;
22183 : }
22184 : return false;
22185 : case AArch64::SQINCW_XPiWdI:
22186 0 : if (MI->getNumOperands() == 4 &&
22187 0 : MI->getOperand(0).isReg() &&
22188 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
22189 0 : MI->getOperand(1).isReg() &&
22190 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
22191 0 : MI->getOperand(2).isImm() &&
22192 0 : MI->getOperand(2).getImm() == 31 &&
22193 0 : MI->getOperand(3).isImm() &&
22194 0 : MI->getOperand(3).getImm() == 1 &&
22195 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
22196 : // (SQINCW_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, { 1, 1, 1, 1, 1 }, 1)
22197 : AsmString = "sqincw $\x01, $\xFF\x02\x35";
22198 : break;
22199 : }
22200 0 : if (MI->getNumOperands() == 4 &&
22201 0 : MI->getOperand(0).isReg() &&
22202 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
22203 0 : MI->getOperand(1).isReg() &&
22204 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
22205 0 : MI->getOperand(3).isImm() &&
22206 0 : MI->getOperand(3).getImm() == 1 &&
22207 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
22208 : // (SQINCW_XPiWdI GPR64z:$Rd, GPR64as32:$Rn, sve_pred_enum:$pattern, 1)
22209 : AsmString = "sqincw $\x01, $\xFF\x02\x35, $\xFF\x03\x0E";
22210 : break;
22211 : }
22212 : return false;
22213 : case AArch64::SQINCW_ZPiI:
22214 0 : if (MI->getNumOperands() == 4 &&
22215 0 : MI->getOperand(0).isReg() &&
22216 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
22217 0 : MI->getOperand(2).isImm() &&
22218 0 : MI->getOperand(2).getImm() == 31 &&
22219 0 : MI->getOperand(3).isImm() &&
22220 0 : MI->getOperand(3).getImm() == 1 &&
22221 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
22222 : // (SQINCW_ZPiI ZPR32:$Zdn, { 1, 1, 1, 1, 1 }, 1)
22223 : AsmString = "sqincw $\xFF\x01\x0B";
22224 : break;
22225 : }
22226 0 : if (MI->getNumOperands() == 4 &&
22227 0 : MI->getOperand(0).isReg() &&
22228 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
22229 0 : MI->getOperand(3).isImm() &&
22230 0 : MI->getOperand(3).getImm() == 1 &&
22231 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
22232 : // (SQINCW_ZPiI ZPR32:$Zdn, sve_pred_enum:$pattern, 1)
22233 : AsmString = "sqincw $\xFF\x01\x0B, $\xFF\x03\x0E";
22234 : break;
22235 : }
22236 : return false;
22237 : case AArch64::SST1B_D_IMM:
22238 0 : if (MI->getNumOperands() == 4 &&
22239 0 : MI->getOperand(0).isReg() &&
22240 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
22241 0 : MI->getOperand(1).isReg() &&
22242 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22243 0 : MI->getOperand(2).isReg() &&
22244 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
22245 0 : MI->getOperand(3).isImm() &&
22246 0 : MI->getOperand(3).getImm() == 0 &&
22247 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
22248 : // (SST1B_D_IMM Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
22249 : AsmString = "st1b $\xFF\x01\x20, $\xFF\x02\x07, [$\xFF\x03\x10]";
22250 : break;
22251 : }
22252 : return false;
22253 : case AArch64::SST1B_S_IMM:
22254 0 : if (MI->getNumOperands() == 4 &&
22255 0 : MI->getOperand(0).isReg() &&
22256 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
22257 0 : MI->getOperand(1).isReg() &&
22258 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22259 0 : MI->getOperand(2).isReg() &&
22260 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
22261 0 : MI->getOperand(3).isImm() &&
22262 0 : MI->getOperand(3).getImm() == 0 &&
22263 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
22264 : // (SST1B_S_IMM Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
22265 : AsmString = "st1b $\xFF\x01\x21, $\xFF\x02\x07, [$\xFF\x03\x0B]";
22266 : break;
22267 : }
22268 : return false;
22269 : case AArch64::SST1D_IMM:
22270 0 : if (MI->getNumOperands() == 4 &&
22271 0 : MI->getOperand(0).isReg() &&
22272 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
22273 0 : MI->getOperand(1).isReg() &&
22274 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22275 0 : MI->getOperand(2).isReg() &&
22276 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
22277 0 : MI->getOperand(3).isImm() &&
22278 0 : MI->getOperand(3).getImm() == 0 &&
22279 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
22280 : // (SST1D_IMM Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
22281 : AsmString = "st1d $\xFF\x01\x20, $\xFF\x02\x07, [$\xFF\x03\x10]";
22282 : break;
22283 : }
22284 : return false;
22285 : case AArch64::SST1H_D_IMM:
22286 0 : if (MI->getNumOperands() == 4 &&
22287 0 : MI->getOperand(0).isReg() &&
22288 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
22289 0 : MI->getOperand(1).isReg() &&
22290 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22291 0 : MI->getOperand(2).isReg() &&
22292 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
22293 0 : MI->getOperand(3).isImm() &&
22294 0 : MI->getOperand(3).getImm() == 0 &&
22295 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
22296 : // (SST1H_D_IMM Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
22297 : AsmString = "st1h $\xFF\x01\x20, $\xFF\x02\x07, [$\xFF\x03\x10]";
22298 : break;
22299 : }
22300 : return false;
22301 : case AArch64::SST1H_S_IMM:
22302 0 : if (MI->getNumOperands() == 4 &&
22303 0 : MI->getOperand(0).isReg() &&
22304 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
22305 0 : MI->getOperand(1).isReg() &&
22306 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22307 0 : MI->getOperand(2).isReg() &&
22308 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
22309 0 : MI->getOperand(3).isImm() &&
22310 0 : MI->getOperand(3).getImm() == 0 &&
22311 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
22312 : // (SST1H_S_IMM Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
22313 : AsmString = "st1h $\xFF\x01\x21, $\xFF\x02\x07, [$\xFF\x03\x0B]";
22314 : break;
22315 : }
22316 : return false;
22317 : case AArch64::SST1W_D_IMM:
22318 0 : if (MI->getNumOperands() == 4 &&
22319 0 : MI->getOperand(0).isReg() &&
22320 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
22321 0 : MI->getOperand(1).isReg() &&
22322 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22323 0 : MI->getOperand(2).isReg() &&
22324 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
22325 0 : MI->getOperand(3).isImm() &&
22326 0 : MI->getOperand(3).getImm() == 0 &&
22327 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
22328 : // (SST1W_D_IMM Z_d:$Zt, PPR3bAny:$Pg, ZPR64:$Zn, 0)
22329 : AsmString = "st1w $\xFF\x01\x20, $\xFF\x02\x07, [$\xFF\x03\x10]";
22330 : break;
22331 : }
22332 : return false;
22333 : case AArch64::SST1W_IMM:
22334 0 : if (MI->getNumOperands() == 4 &&
22335 0 : MI->getOperand(0).isReg() &&
22336 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
22337 0 : MI->getOperand(1).isReg() &&
22338 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22339 0 : MI->getOperand(2).isReg() &&
22340 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(2).getReg()) &&
22341 0 : MI->getOperand(3).isImm() &&
22342 0 : MI->getOperand(3).getImm() == 0 &&
22343 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
22344 : // (SST1W_IMM Z_s:$Zt, PPR3bAny:$Pg, ZPR32:$Zn, 0)
22345 : AsmString = "st1w $\xFF\x01\x21, $\xFF\x02\x07, [$\xFF\x03\x0B]";
22346 : break;
22347 : }
22348 : return false;
22349 : case AArch64::ST1B_D_IMM:
22350 0 : if (MI->getNumOperands() == 4 &&
22351 0 : MI->getOperand(0).isReg() &&
22352 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
22353 0 : MI->getOperand(1).isReg() &&
22354 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22355 0 : MI->getOperand(2).isReg() &&
22356 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
22357 0 : MI->getOperand(3).isImm() &&
22358 0 : MI->getOperand(3).getImm() == 0 &&
22359 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
22360 : // (ST1B_D_IMM Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
22361 : AsmString = "st1b $\xFF\x01\x20, $\xFF\x02\x07, [$\x03]";
22362 : break;
22363 : }
22364 : return false;
22365 : case AArch64::ST1B_H_IMM:
22366 0 : if (MI->getNumOperands() == 4 &&
22367 0 : MI->getOperand(0).isReg() &&
22368 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
22369 0 : MI->getOperand(1).isReg() &&
22370 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22371 0 : MI->getOperand(2).isReg() &&
22372 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
22373 0 : MI->getOperand(3).isImm() &&
22374 0 : MI->getOperand(3).getImm() == 0 &&
22375 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
22376 : // (ST1B_H_IMM Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
22377 : AsmString = "st1b $\xFF\x01\x24, $\xFF\x02\x07, [$\x03]";
22378 : break;
22379 : }
22380 : return false;
22381 : case AArch64::ST1B_IMM:
22382 0 : if (MI->getNumOperands() == 4 &&
22383 0 : MI->getOperand(0).isReg() &&
22384 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
22385 0 : MI->getOperand(1).isReg() &&
22386 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22387 0 : MI->getOperand(2).isReg() &&
22388 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
22389 0 : MI->getOperand(3).isImm() &&
22390 0 : MI->getOperand(3).getImm() == 0 &&
22391 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
22392 : // (ST1B_IMM Z_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
22393 : AsmString = "st1b $\xFF\x01\x25, $\xFF\x02\x07, [$\x03]";
22394 : break;
22395 : }
22396 : return false;
22397 : case AArch64::ST1B_S_IMM:
22398 0 : if (MI->getNumOperands() == 4 &&
22399 0 : MI->getOperand(0).isReg() &&
22400 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
22401 0 : MI->getOperand(1).isReg() &&
22402 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22403 0 : MI->getOperand(2).isReg() &&
22404 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
22405 0 : MI->getOperand(3).isImm() &&
22406 0 : MI->getOperand(3).getImm() == 0 &&
22407 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
22408 : // (ST1B_S_IMM Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
22409 : AsmString = "st1b $\xFF\x01\x21, $\xFF\x02\x07, [$\x03]";
22410 : break;
22411 : }
22412 : return false;
22413 : case AArch64::ST1D_IMM:
22414 0 : if (MI->getNumOperands() == 4 &&
22415 0 : MI->getOperand(0).isReg() &&
22416 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
22417 0 : MI->getOperand(1).isReg() &&
22418 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22419 0 : MI->getOperand(2).isReg() &&
22420 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
22421 0 : MI->getOperand(3).isImm() &&
22422 0 : MI->getOperand(3).getImm() == 0 &&
22423 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
22424 : // (ST1D_IMM Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
22425 : AsmString = "st1d $\xFF\x01\x20, $\xFF\x02\x07, [$\x03]";
22426 : break;
22427 : }
22428 : return false;
22429 : case AArch64::ST1Fourv16b_POST:
22430 0 : if (MI->getNumOperands() == 4 &&
22431 0 : MI->getOperand(0).isReg() &&
22432 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22433 0 : MI->getOperand(1).isReg() &&
22434 0 : MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
22435 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
22436 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
22437 : // (ST1Fourv16b_POST GPR64sp:$Rn, VecListFour16b:$Vt, XZR)
22438 : AsmString = "st1 $\xFF\x02\x26, [$\x01], #64";
22439 : break;
22440 : }
22441 : return false;
22442 : case AArch64::ST1Fourv1d_POST:
22443 0 : if (MI->getNumOperands() == 4 &&
22444 0 : MI->getOperand(0).isReg() &&
22445 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22446 0 : MI->getOperand(1).isReg() &&
22447 0 : MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
22448 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
22449 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
22450 : // (ST1Fourv1d_POST GPR64sp:$Rn, VecListFour1d:$Vt, XZR)
22451 : AsmString = "st1 $\xFF\x02\x27, [$\x01], #32";
22452 : break;
22453 : }
22454 : return false;
22455 : case AArch64::ST1Fourv2d_POST:
22456 0 : if (MI->getNumOperands() == 4 &&
22457 0 : MI->getOperand(0).isReg() &&
22458 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22459 0 : MI->getOperand(1).isReg() &&
22460 0 : MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
22461 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
22462 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
22463 : // (ST1Fourv2d_POST GPR64sp:$Rn, VecListFour2d:$Vt, XZR)
22464 : AsmString = "st1 $\xFF\x02\x28, [$\x01], #64";
22465 : break;
22466 : }
22467 : return false;
22468 : case AArch64::ST1Fourv2s_POST:
22469 0 : if (MI->getNumOperands() == 4 &&
22470 0 : MI->getOperand(0).isReg() &&
22471 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22472 0 : MI->getOperand(1).isReg() &&
22473 0 : MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
22474 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
22475 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
22476 : // (ST1Fourv2s_POST GPR64sp:$Rn, VecListFour2s:$Vt, XZR)
22477 : AsmString = "st1 $\xFF\x02\x29, [$\x01], #32";
22478 : break;
22479 : }
22480 : return false;
22481 : case AArch64::ST1Fourv4h_POST:
22482 0 : if (MI->getNumOperands() == 4 &&
22483 0 : MI->getOperand(0).isReg() &&
22484 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22485 0 : MI->getOperand(1).isReg() &&
22486 0 : MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
22487 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
22488 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
22489 : // (ST1Fourv4h_POST GPR64sp:$Rn, VecListFour4h:$Vt, XZR)
22490 : AsmString = "st1 $\xFF\x02\x2A, [$\x01], #32";
22491 : break;
22492 : }
22493 : return false;
22494 : case AArch64::ST1Fourv4s_POST:
22495 0 : if (MI->getNumOperands() == 4 &&
22496 0 : MI->getOperand(0).isReg() &&
22497 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22498 0 : MI->getOperand(1).isReg() &&
22499 0 : MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
22500 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
22501 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
22502 : // (ST1Fourv4s_POST GPR64sp:$Rn, VecListFour4s:$Vt, XZR)
22503 : AsmString = "st1 $\xFF\x02\x2B, [$\x01], #64";
22504 : break;
22505 : }
22506 : return false;
22507 : case AArch64::ST1Fourv8b_POST:
22508 0 : if (MI->getNumOperands() == 4 &&
22509 0 : MI->getOperand(0).isReg() &&
22510 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22511 0 : MI->getOperand(1).isReg() &&
22512 0 : MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
22513 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
22514 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
22515 : // (ST1Fourv8b_POST GPR64sp:$Rn, VecListFour8b:$Vt, XZR)
22516 : AsmString = "st1 $\xFF\x02\x2C, [$\x01], #32";
22517 : break;
22518 : }
22519 : return false;
22520 : case AArch64::ST1Fourv8h_POST:
22521 0 : if (MI->getNumOperands() == 4 &&
22522 0 : MI->getOperand(0).isReg() &&
22523 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22524 0 : MI->getOperand(1).isReg() &&
22525 0 : MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
22526 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
22527 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
22528 : // (ST1Fourv8h_POST GPR64sp:$Rn, VecListFour8h:$Vt, XZR)
22529 : AsmString = "st1 $\xFF\x02\x2D, [$\x01], #64";
22530 : break;
22531 : }
22532 : return false;
22533 : case AArch64::ST1H_D_IMM:
22534 0 : if (MI->getNumOperands() == 4 &&
22535 0 : MI->getOperand(0).isReg() &&
22536 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
22537 0 : MI->getOperand(1).isReg() &&
22538 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22539 0 : MI->getOperand(2).isReg() &&
22540 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
22541 0 : MI->getOperand(3).isImm() &&
22542 0 : MI->getOperand(3).getImm() == 0 &&
22543 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
22544 : // (ST1H_D_IMM Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
22545 : AsmString = "st1h $\xFF\x01\x20, $\xFF\x02\x07, [$\x03]";
22546 : break;
22547 : }
22548 : return false;
22549 : case AArch64::ST1H_IMM:
22550 0 : if (MI->getNumOperands() == 4 &&
22551 0 : MI->getOperand(0).isReg() &&
22552 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
22553 0 : MI->getOperand(1).isReg() &&
22554 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22555 0 : MI->getOperand(2).isReg() &&
22556 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
22557 0 : MI->getOperand(3).isImm() &&
22558 0 : MI->getOperand(3).getImm() == 0 &&
22559 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
22560 : // (ST1H_IMM Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
22561 : AsmString = "st1h $\xFF\x01\x24, $\xFF\x02\x07, [$\x03]";
22562 : break;
22563 : }
22564 : return false;
22565 : case AArch64::ST1H_S_IMM:
22566 0 : if (MI->getNumOperands() == 4 &&
22567 0 : MI->getOperand(0).isReg() &&
22568 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
22569 0 : MI->getOperand(1).isReg() &&
22570 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22571 0 : MI->getOperand(2).isReg() &&
22572 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
22573 0 : MI->getOperand(3).isImm() &&
22574 0 : MI->getOperand(3).getImm() == 0 &&
22575 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
22576 : // (ST1H_S_IMM Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
22577 : AsmString = "st1h $\xFF\x01\x21, $\xFF\x02\x07, [$\x03]";
22578 : break;
22579 : }
22580 : return false;
22581 : case AArch64::ST1Onev16b_POST:
22582 0 : if (MI->getNumOperands() == 4 &&
22583 0 : MI->getOperand(0).isReg() &&
22584 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22585 0 : MI->getOperand(1).isReg() &&
22586 0 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
22587 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
22588 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
22589 : // (ST1Onev16b_POST GPR64sp:$Rn, VecListOne16b:$Vt, XZR)
22590 : AsmString = "st1 $\xFF\x02\x26, [$\x01], #16";
22591 : break;
22592 : }
22593 : return false;
22594 : case AArch64::ST1Onev1d_POST:
22595 0 : if (MI->getNumOperands() == 4 &&
22596 0 : MI->getOperand(0).isReg() &&
22597 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22598 0 : MI->getOperand(1).isReg() &&
22599 0 : MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
22600 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
22601 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
22602 : // (ST1Onev1d_POST GPR64sp:$Rn, VecListOne1d:$Vt, XZR)
22603 : AsmString = "st1 $\xFF\x02\x27, [$\x01], #8";
22604 : break;
22605 : }
22606 : return false;
22607 : case AArch64::ST1Onev2d_POST:
22608 0 : if (MI->getNumOperands() == 4 &&
22609 0 : MI->getOperand(0).isReg() &&
22610 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22611 0 : MI->getOperand(1).isReg() &&
22612 0 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
22613 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
22614 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
22615 : // (ST1Onev2d_POST GPR64sp:$Rn, VecListOne2d:$Vt, XZR)
22616 : AsmString = "st1 $\xFF\x02\x28, [$\x01], #16";
22617 : break;
22618 : }
22619 : return false;
22620 : case AArch64::ST1Onev2s_POST:
22621 0 : if (MI->getNumOperands() == 4 &&
22622 0 : MI->getOperand(0).isReg() &&
22623 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22624 0 : MI->getOperand(1).isReg() &&
22625 0 : MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
22626 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
22627 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
22628 : // (ST1Onev2s_POST GPR64sp:$Rn, VecListOne2s:$Vt, XZR)
22629 : AsmString = "st1 $\xFF\x02\x29, [$\x01], #8";
22630 : break;
22631 : }
22632 : return false;
22633 : case AArch64::ST1Onev4h_POST:
22634 0 : if (MI->getNumOperands() == 4 &&
22635 0 : MI->getOperand(0).isReg() &&
22636 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22637 0 : MI->getOperand(1).isReg() &&
22638 0 : MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
22639 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
22640 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
22641 : // (ST1Onev4h_POST GPR64sp:$Rn, VecListOne4h:$Vt, XZR)
22642 : AsmString = "st1 $\xFF\x02\x2A, [$\x01], #8";
22643 : break;
22644 : }
22645 : return false;
22646 : case AArch64::ST1Onev4s_POST:
22647 0 : if (MI->getNumOperands() == 4 &&
22648 0 : MI->getOperand(0).isReg() &&
22649 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22650 0 : MI->getOperand(1).isReg() &&
22651 0 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
22652 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
22653 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
22654 : // (ST1Onev4s_POST GPR64sp:$Rn, VecListOne4s:$Vt, XZR)
22655 : AsmString = "st1 $\xFF\x02\x2B, [$\x01], #16";
22656 : break;
22657 : }
22658 : return false;
22659 : case AArch64::ST1Onev8b_POST:
22660 0 : if (MI->getNumOperands() == 4 &&
22661 0 : MI->getOperand(0).isReg() &&
22662 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22663 0 : MI->getOperand(1).isReg() &&
22664 0 : MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
22665 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
22666 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
22667 : // (ST1Onev8b_POST GPR64sp:$Rn, VecListOne8b:$Vt, XZR)
22668 : AsmString = "st1 $\xFF\x02\x2C, [$\x01], #8";
22669 : break;
22670 : }
22671 : return false;
22672 : case AArch64::ST1Onev8h_POST:
22673 0 : if (MI->getNumOperands() == 4 &&
22674 0 : MI->getOperand(0).isReg() &&
22675 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22676 0 : MI->getOperand(1).isReg() &&
22677 0 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
22678 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
22679 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
22680 : // (ST1Onev8h_POST GPR64sp:$Rn, VecListOne8h:$Vt, XZR)
22681 : AsmString = "st1 $\xFF\x02\x2D, [$\x01], #16";
22682 : break;
22683 : }
22684 : return false;
22685 : case AArch64::ST1Threev16b_POST:
22686 0 : if (MI->getNumOperands() == 4 &&
22687 0 : MI->getOperand(0).isReg() &&
22688 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22689 0 : MI->getOperand(1).isReg() &&
22690 0 : MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
22691 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
22692 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
22693 : // (ST1Threev16b_POST GPR64sp:$Rn, VecListThree16b:$Vt, XZR)
22694 : AsmString = "st1 $\xFF\x02\x26, [$\x01], #48";
22695 : break;
22696 : }
22697 : return false;
22698 : case AArch64::ST1Threev1d_POST:
22699 0 : if (MI->getNumOperands() == 4 &&
22700 0 : MI->getOperand(0).isReg() &&
22701 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22702 0 : MI->getOperand(1).isReg() &&
22703 0 : MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
22704 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
22705 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
22706 : // (ST1Threev1d_POST GPR64sp:$Rn, VecListThree1d:$Vt, XZR)
22707 : AsmString = "st1 $\xFF\x02\x27, [$\x01], #24";
22708 : break;
22709 : }
22710 : return false;
22711 : case AArch64::ST1Threev2d_POST:
22712 0 : if (MI->getNumOperands() == 4 &&
22713 0 : MI->getOperand(0).isReg() &&
22714 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22715 0 : MI->getOperand(1).isReg() &&
22716 0 : MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
22717 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
22718 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
22719 : // (ST1Threev2d_POST GPR64sp:$Rn, VecListThree2d:$Vt, XZR)
22720 : AsmString = "st1 $\xFF\x02\x28, [$\x01], #48";
22721 : break;
22722 : }
22723 : return false;
22724 : case AArch64::ST1Threev2s_POST:
22725 0 : if (MI->getNumOperands() == 4 &&
22726 0 : MI->getOperand(0).isReg() &&
22727 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22728 0 : MI->getOperand(1).isReg() &&
22729 0 : MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
22730 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
22731 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
22732 : // (ST1Threev2s_POST GPR64sp:$Rn, VecListThree2s:$Vt, XZR)
22733 : AsmString = "st1 $\xFF\x02\x29, [$\x01], #24";
22734 : break;
22735 : }
22736 : return false;
22737 : case AArch64::ST1Threev4h_POST:
22738 0 : if (MI->getNumOperands() == 4 &&
22739 0 : MI->getOperand(0).isReg() &&
22740 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22741 0 : MI->getOperand(1).isReg() &&
22742 0 : MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
22743 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
22744 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
22745 : // (ST1Threev4h_POST GPR64sp:$Rn, VecListThree4h:$Vt, XZR)
22746 : AsmString = "st1 $\xFF\x02\x2A, [$\x01], #24";
22747 : break;
22748 : }
22749 : return false;
22750 : case AArch64::ST1Threev4s_POST:
22751 0 : if (MI->getNumOperands() == 4 &&
22752 0 : MI->getOperand(0).isReg() &&
22753 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22754 0 : MI->getOperand(1).isReg() &&
22755 0 : MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
22756 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
22757 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
22758 : // (ST1Threev4s_POST GPR64sp:$Rn, VecListThree4s:$Vt, XZR)
22759 : AsmString = "st1 $\xFF\x02\x2B, [$\x01], #48";
22760 : break;
22761 : }
22762 : return false;
22763 : case AArch64::ST1Threev8b_POST:
22764 0 : if (MI->getNumOperands() == 4 &&
22765 0 : MI->getOperand(0).isReg() &&
22766 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22767 0 : MI->getOperand(1).isReg() &&
22768 0 : MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
22769 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
22770 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
22771 : // (ST1Threev8b_POST GPR64sp:$Rn, VecListThree8b:$Vt, XZR)
22772 : AsmString = "st1 $\xFF\x02\x2C, [$\x01], #24";
22773 : break;
22774 : }
22775 : return false;
22776 : case AArch64::ST1Threev8h_POST:
22777 0 : if (MI->getNumOperands() == 4 &&
22778 0 : MI->getOperand(0).isReg() &&
22779 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22780 0 : MI->getOperand(1).isReg() &&
22781 0 : MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
22782 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
22783 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
22784 : // (ST1Threev8h_POST GPR64sp:$Rn, VecListThree8h:$Vt, XZR)
22785 : AsmString = "st1 $\xFF\x02\x2D, [$\x01], #48";
22786 : break;
22787 : }
22788 : return false;
22789 : case AArch64::ST1Twov16b_POST:
22790 0 : if (MI->getNumOperands() == 4 &&
22791 0 : MI->getOperand(0).isReg() &&
22792 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22793 0 : MI->getOperand(1).isReg() &&
22794 0 : MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
22795 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
22796 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
22797 : // (ST1Twov16b_POST GPR64sp:$Rn, VecListTwo16b:$Vt, XZR)
22798 : AsmString = "st1 $\xFF\x02\x26, [$\x01], #32";
22799 : break;
22800 : }
22801 : return false;
22802 : case AArch64::ST1Twov1d_POST:
22803 0 : if (MI->getNumOperands() == 4 &&
22804 0 : MI->getOperand(0).isReg() &&
22805 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22806 0 : MI->getOperand(1).isReg() &&
22807 0 : MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
22808 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
22809 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
22810 : // (ST1Twov1d_POST GPR64sp:$Rn, VecListTwo1d:$Vt, XZR)
22811 : AsmString = "st1 $\xFF\x02\x27, [$\x01], #16";
22812 : break;
22813 : }
22814 : return false;
22815 : case AArch64::ST1Twov2d_POST:
22816 0 : if (MI->getNumOperands() == 4 &&
22817 0 : MI->getOperand(0).isReg() &&
22818 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22819 0 : MI->getOperand(1).isReg() &&
22820 0 : MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
22821 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
22822 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
22823 : // (ST1Twov2d_POST GPR64sp:$Rn, VecListTwo2d:$Vt, XZR)
22824 : AsmString = "st1 $\xFF\x02\x28, [$\x01], #32";
22825 : break;
22826 : }
22827 : return false;
22828 : case AArch64::ST1Twov2s_POST:
22829 0 : if (MI->getNumOperands() == 4 &&
22830 0 : MI->getOperand(0).isReg() &&
22831 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22832 0 : MI->getOperand(1).isReg() &&
22833 0 : MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
22834 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
22835 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
22836 : // (ST1Twov2s_POST GPR64sp:$Rn, VecListTwo2s:$Vt, XZR)
22837 : AsmString = "st1 $\xFF\x02\x29, [$\x01], #16";
22838 : break;
22839 : }
22840 : return false;
22841 : case AArch64::ST1Twov4h_POST:
22842 0 : if (MI->getNumOperands() == 4 &&
22843 0 : MI->getOperand(0).isReg() &&
22844 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22845 0 : MI->getOperand(1).isReg() &&
22846 0 : MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
22847 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
22848 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
22849 : // (ST1Twov4h_POST GPR64sp:$Rn, VecListTwo4h:$Vt, XZR)
22850 : AsmString = "st1 $\xFF\x02\x2A, [$\x01], #16";
22851 : break;
22852 : }
22853 : return false;
22854 : case AArch64::ST1Twov4s_POST:
22855 0 : if (MI->getNumOperands() == 4 &&
22856 0 : MI->getOperand(0).isReg() &&
22857 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22858 0 : MI->getOperand(1).isReg() &&
22859 0 : MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
22860 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
22861 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
22862 : // (ST1Twov4s_POST GPR64sp:$Rn, VecListTwo4s:$Vt, XZR)
22863 : AsmString = "st1 $\xFF\x02\x2B, [$\x01], #32";
22864 : break;
22865 : }
22866 : return false;
22867 : case AArch64::ST1Twov8b_POST:
22868 0 : if (MI->getNumOperands() == 4 &&
22869 0 : MI->getOperand(0).isReg() &&
22870 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22871 0 : MI->getOperand(1).isReg() &&
22872 0 : MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
22873 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
22874 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
22875 : // (ST1Twov8b_POST GPR64sp:$Rn, VecListTwo8b:$Vt, XZR)
22876 : AsmString = "st1 $\xFF\x02\x2C, [$\x01], #16";
22877 : break;
22878 : }
22879 : return false;
22880 : case AArch64::ST1Twov8h_POST:
22881 0 : if (MI->getNumOperands() == 4 &&
22882 0 : MI->getOperand(0).isReg() &&
22883 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22884 0 : MI->getOperand(1).isReg() &&
22885 0 : MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
22886 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
22887 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
22888 : // (ST1Twov8h_POST GPR64sp:$Rn, VecListTwo8h:$Vt, XZR)
22889 : AsmString = "st1 $\xFF\x02\x2D, [$\x01], #32";
22890 : break;
22891 : }
22892 : return false;
22893 : case AArch64::ST1W_D_IMM:
22894 0 : if (MI->getNumOperands() == 4 &&
22895 0 : MI->getOperand(0).isReg() &&
22896 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
22897 0 : MI->getOperand(1).isReg() &&
22898 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22899 0 : MI->getOperand(2).isReg() &&
22900 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
22901 0 : MI->getOperand(3).isImm() &&
22902 0 : MI->getOperand(3).getImm() == 0 &&
22903 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
22904 : // (ST1W_D_IMM Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
22905 : AsmString = "st1w $\xFF\x01\x20, $\xFF\x02\x07, [$\x03]";
22906 : break;
22907 : }
22908 : return false;
22909 : case AArch64::ST1W_IMM:
22910 0 : if (MI->getNumOperands() == 4 &&
22911 0 : MI->getOperand(0).isReg() &&
22912 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
22913 0 : MI->getOperand(1).isReg() &&
22914 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22915 0 : MI->getOperand(2).isReg() &&
22916 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
22917 0 : MI->getOperand(3).isImm() &&
22918 0 : MI->getOperand(3).getImm() == 0 &&
22919 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
22920 : // (ST1W_IMM Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
22921 : AsmString = "st1w $\xFF\x01\x21, $\xFF\x02\x07, [$\x03]";
22922 : break;
22923 : }
22924 : return false;
22925 : case AArch64::ST1i16_POST:
22926 0 : if (MI->getNumOperands() == 5 &&
22927 0 : MI->getOperand(0).isReg() &&
22928 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22929 0 : MI->getOperand(1).isReg() &&
22930 0 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
22931 0 : MI->getOperand(4).getReg() == AArch64::XZR &&
22932 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
22933 : // (ST1i16_POST GPR64sp:$Rn, VecListOneh:$Vt, VectorIndexH:$idx, XZR)
22934 : AsmString = "st1 $\xFF\x02\x2E$\xFF\x03\x19, [$\x01], #2";
22935 : break;
22936 : }
22937 : return false;
22938 : case AArch64::ST1i32_POST:
22939 0 : if (MI->getNumOperands() == 5 &&
22940 0 : MI->getOperand(0).isReg() &&
22941 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22942 0 : MI->getOperand(1).isReg() &&
22943 0 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
22944 0 : MI->getOperand(4).getReg() == AArch64::XZR &&
22945 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
22946 : // (ST1i32_POST GPR64sp:$Rn, VecListOnes:$Vt, VectorIndexS:$idx, XZR)
22947 : AsmString = "st1 $\xFF\x02\x2F$\xFF\x03\x19, [$\x01], #4";
22948 : break;
22949 : }
22950 : return false;
22951 : case AArch64::ST1i64_POST:
22952 0 : if (MI->getNumOperands() == 5 &&
22953 0 : MI->getOperand(0).isReg() &&
22954 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22955 0 : MI->getOperand(1).isReg() &&
22956 0 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
22957 0 : MI->getOperand(4).getReg() == AArch64::XZR &&
22958 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
22959 : // (ST1i64_POST GPR64sp:$Rn, VecListOned:$Vt, VectorIndexD:$idx, XZR)
22960 : AsmString = "st1 $\xFF\x02\x30$\xFF\x03\x19, [$\x01], #8";
22961 : break;
22962 : }
22963 : return false;
22964 : case AArch64::ST1i8_POST:
22965 0 : if (MI->getNumOperands() == 5 &&
22966 0 : MI->getOperand(0).isReg() &&
22967 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
22968 0 : MI->getOperand(1).isReg() &&
22969 0 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
22970 0 : MI->getOperand(4).getReg() == AArch64::XZR &&
22971 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
22972 : // (ST1i8_POST GPR64sp:$Rn, VecListOneb:$Vt, VectorIndexB:$idx, XZR)
22973 : AsmString = "st1 $\xFF\x02\x31$\xFF\x03\x19, [$\x01], #1";
22974 : break;
22975 : }
22976 : return false;
22977 : case AArch64::ST2B_IMM:
22978 0 : if (MI->getNumOperands() == 4 &&
22979 0 : MI->getOperand(0).isReg() &&
22980 0 : MRI.getRegClass(AArch64::ZPR2RegClassID).contains(MI->getOperand(0).getReg()) &&
22981 0 : MI->getOperand(1).isReg() &&
22982 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22983 0 : MI->getOperand(2).isReg() &&
22984 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
22985 0 : MI->getOperand(3).isImm() &&
22986 0 : MI->getOperand(3).getImm() == 0 &&
22987 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
22988 : // (ST2B_IMM ZZ_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
22989 : AsmString = "st2b $\xFF\x01\x25, $\xFF\x02\x07, [$\x03]";
22990 : break;
22991 : }
22992 : return false;
22993 : case AArch64::ST2D_IMM:
22994 0 : if (MI->getNumOperands() == 4 &&
22995 0 : MI->getOperand(0).isReg() &&
22996 0 : MRI.getRegClass(AArch64::ZPR2RegClassID).contains(MI->getOperand(0).getReg()) &&
22997 0 : MI->getOperand(1).isReg() &&
22998 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
22999 0 : MI->getOperand(2).isReg() &&
23000 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23001 0 : MI->getOperand(3).isImm() &&
23002 0 : MI->getOperand(3).getImm() == 0 &&
23003 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
23004 : // (ST2D_IMM ZZ_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
23005 : AsmString = "st2d $\xFF\x01\x20, $\xFF\x02\x07, [$\x03]";
23006 : break;
23007 : }
23008 : return false;
23009 : case AArch64::ST2GOffset:
23010 0 : if (MI->getNumOperands() == 2 &&
23011 0 : MI->getOperand(0).isReg() &&
23012 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23013 0 : MI->getOperand(1).isImm() &&
23014 0 : MI->getOperand(1).getImm() == 0 &&
23015 : STI.getFeatureBits()[AArch64::FeatureMTE]) {
23016 : // (ST2GOffset GPR64sp:$Rn, 0)
23017 : AsmString = "st2g [$\x01]";
23018 : break;
23019 : }
23020 : return false;
23021 : case AArch64::ST2H_IMM:
23022 0 : if (MI->getNumOperands() == 4 &&
23023 0 : MI->getOperand(0).isReg() &&
23024 0 : MRI.getRegClass(AArch64::ZPR2RegClassID).contains(MI->getOperand(0).getReg()) &&
23025 0 : MI->getOperand(1).isReg() &&
23026 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
23027 0 : MI->getOperand(2).isReg() &&
23028 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23029 0 : MI->getOperand(3).isImm() &&
23030 0 : MI->getOperand(3).getImm() == 0 &&
23031 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
23032 : // (ST2H_IMM ZZ_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
23033 : AsmString = "st2h $\xFF\x01\x24, $\xFF\x02\x07, [$\x03]";
23034 : break;
23035 : }
23036 : return false;
23037 : case AArch64::ST2Twov16b_POST:
23038 0 : if (MI->getNumOperands() == 4 &&
23039 0 : MI->getOperand(0).isReg() &&
23040 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23041 0 : MI->getOperand(1).isReg() &&
23042 0 : MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
23043 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
23044 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
23045 : // (ST2Twov16b_POST GPR64sp:$Rn, VecListTwo16b:$Vt, XZR)
23046 : AsmString = "st2 $\xFF\x02\x26, [$\x01], #32";
23047 : break;
23048 : }
23049 : return false;
23050 : case AArch64::ST2Twov2d_POST:
23051 0 : if (MI->getNumOperands() == 4 &&
23052 0 : MI->getOperand(0).isReg() &&
23053 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23054 0 : MI->getOperand(1).isReg() &&
23055 0 : MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
23056 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
23057 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
23058 : // (ST2Twov2d_POST GPR64sp:$Rn, VecListTwo2d:$Vt, XZR)
23059 : AsmString = "st2 $\xFF\x02\x28, [$\x01], #32";
23060 : break;
23061 : }
23062 : return false;
23063 : case AArch64::ST2Twov2s_POST:
23064 0 : if (MI->getNumOperands() == 4 &&
23065 0 : MI->getOperand(0).isReg() &&
23066 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23067 0 : MI->getOperand(1).isReg() &&
23068 0 : MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
23069 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
23070 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
23071 : // (ST2Twov2s_POST GPR64sp:$Rn, VecListTwo2s:$Vt, XZR)
23072 : AsmString = "st2 $\xFF\x02\x29, [$\x01], #16";
23073 : break;
23074 : }
23075 : return false;
23076 : case AArch64::ST2Twov4h_POST:
23077 0 : if (MI->getNumOperands() == 4 &&
23078 0 : MI->getOperand(0).isReg() &&
23079 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23080 0 : MI->getOperand(1).isReg() &&
23081 0 : MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
23082 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
23083 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
23084 : // (ST2Twov4h_POST GPR64sp:$Rn, VecListTwo4h:$Vt, XZR)
23085 : AsmString = "st2 $\xFF\x02\x2A, [$\x01], #16";
23086 : break;
23087 : }
23088 : return false;
23089 : case AArch64::ST2Twov4s_POST:
23090 0 : if (MI->getNumOperands() == 4 &&
23091 0 : MI->getOperand(0).isReg() &&
23092 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23093 0 : MI->getOperand(1).isReg() &&
23094 0 : MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
23095 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
23096 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
23097 : // (ST2Twov4s_POST GPR64sp:$Rn, VecListTwo4s:$Vt, XZR)
23098 : AsmString = "st2 $\xFF\x02\x2B, [$\x01], #32";
23099 : break;
23100 : }
23101 : return false;
23102 : case AArch64::ST2Twov8b_POST:
23103 0 : if (MI->getNumOperands() == 4 &&
23104 0 : MI->getOperand(0).isReg() &&
23105 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23106 0 : MI->getOperand(1).isReg() &&
23107 0 : MRI.getRegClass(AArch64::DDRegClassID).contains(MI->getOperand(1).getReg()) &&
23108 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
23109 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
23110 : // (ST2Twov8b_POST GPR64sp:$Rn, VecListTwo8b:$Vt, XZR)
23111 : AsmString = "st2 $\xFF\x02\x2C, [$\x01], #16";
23112 : break;
23113 : }
23114 : return false;
23115 : case AArch64::ST2Twov8h_POST:
23116 0 : if (MI->getNumOperands() == 4 &&
23117 0 : MI->getOperand(0).isReg() &&
23118 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23119 0 : MI->getOperand(1).isReg() &&
23120 0 : MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
23121 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
23122 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
23123 : // (ST2Twov8h_POST GPR64sp:$Rn, VecListTwo8h:$Vt, XZR)
23124 : AsmString = "st2 $\xFF\x02\x2D, [$\x01], #32";
23125 : break;
23126 : }
23127 : return false;
23128 : case AArch64::ST2W_IMM:
23129 0 : if (MI->getNumOperands() == 4 &&
23130 0 : MI->getOperand(0).isReg() &&
23131 0 : MRI.getRegClass(AArch64::ZPR2RegClassID).contains(MI->getOperand(0).getReg()) &&
23132 0 : MI->getOperand(1).isReg() &&
23133 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
23134 0 : MI->getOperand(2).isReg() &&
23135 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23136 0 : MI->getOperand(3).isImm() &&
23137 0 : MI->getOperand(3).getImm() == 0 &&
23138 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
23139 : // (ST2W_IMM ZZ_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
23140 : AsmString = "st2w $\xFF\x01\x21, $\xFF\x02\x07, [$\x03]";
23141 : break;
23142 : }
23143 : return false;
23144 : case AArch64::ST2i16_POST:
23145 0 : if (MI->getNumOperands() == 5 &&
23146 0 : MI->getOperand(0).isReg() &&
23147 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23148 0 : MI->getOperand(1).isReg() &&
23149 0 : MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
23150 0 : MI->getOperand(4).getReg() == AArch64::XZR &&
23151 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
23152 : // (ST2i16_POST GPR64sp:$Rn, VecListTwoh:$Vt, VectorIndexH:$idx, XZR)
23153 : AsmString = "st2 $\xFF\x02\x2E$\xFF\x03\x19, [$\x01], #4";
23154 : break;
23155 : }
23156 : return false;
23157 : case AArch64::ST2i32_POST:
23158 0 : if (MI->getNumOperands() == 5 &&
23159 0 : MI->getOperand(0).isReg() &&
23160 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23161 0 : MI->getOperand(1).isReg() &&
23162 0 : MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
23163 0 : MI->getOperand(4).getReg() == AArch64::XZR &&
23164 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
23165 : // (ST2i32_POST GPR64sp:$Rn, VecListTwos:$Vt, VectorIndexS:$idx, XZR)
23166 : AsmString = "st2 $\xFF\x02\x2F$\xFF\x03\x19, [$\x01], #8";
23167 : break;
23168 : }
23169 : return false;
23170 : case AArch64::ST2i64_POST:
23171 0 : if (MI->getNumOperands() == 5 &&
23172 0 : MI->getOperand(0).isReg() &&
23173 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23174 0 : MI->getOperand(1).isReg() &&
23175 0 : MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
23176 0 : MI->getOperand(4).getReg() == AArch64::XZR &&
23177 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
23178 : // (ST2i64_POST GPR64sp:$Rn, VecListTwod:$Vt, VectorIndexD:$idx, XZR)
23179 : AsmString = "st2 $\xFF\x02\x30$\xFF\x03\x19, [$\x01], #16";
23180 : break;
23181 : }
23182 : return false;
23183 : case AArch64::ST2i8_POST:
23184 0 : if (MI->getNumOperands() == 5 &&
23185 0 : MI->getOperand(0).isReg() &&
23186 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23187 0 : MI->getOperand(1).isReg() &&
23188 0 : MRI.getRegClass(AArch64::QQRegClassID).contains(MI->getOperand(1).getReg()) &&
23189 0 : MI->getOperand(4).getReg() == AArch64::XZR &&
23190 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
23191 : // (ST2i8_POST GPR64sp:$Rn, VecListTwob:$Vt, VectorIndexB:$idx, XZR)
23192 : AsmString = "st2 $\xFF\x02\x31$\xFF\x03\x19, [$\x01], #2";
23193 : break;
23194 : }
23195 : return false;
23196 : case AArch64::ST3B_IMM:
23197 0 : if (MI->getNumOperands() == 4 &&
23198 0 : MI->getOperand(0).isReg() &&
23199 0 : MRI.getRegClass(AArch64::ZPR3RegClassID).contains(MI->getOperand(0).getReg()) &&
23200 0 : MI->getOperand(1).isReg() &&
23201 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
23202 0 : MI->getOperand(2).isReg() &&
23203 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23204 0 : MI->getOperand(3).isImm() &&
23205 0 : MI->getOperand(3).getImm() == 0 &&
23206 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
23207 : // (ST3B_IMM ZZZ_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
23208 : AsmString = "st3b $\xFF\x01\x25, $\xFF\x02\x07, [$\x03]";
23209 : break;
23210 : }
23211 : return false;
23212 : case AArch64::ST3D_IMM:
23213 0 : if (MI->getNumOperands() == 4 &&
23214 0 : MI->getOperand(0).isReg() &&
23215 0 : MRI.getRegClass(AArch64::ZPR3RegClassID).contains(MI->getOperand(0).getReg()) &&
23216 0 : MI->getOperand(1).isReg() &&
23217 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
23218 0 : MI->getOperand(2).isReg() &&
23219 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23220 0 : MI->getOperand(3).isImm() &&
23221 0 : MI->getOperand(3).getImm() == 0 &&
23222 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
23223 : // (ST3D_IMM ZZZ_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
23224 : AsmString = "st3d $\xFF\x01\x20, $\xFF\x02\x07, [$\x03]";
23225 : break;
23226 : }
23227 : return false;
23228 : case AArch64::ST3H_IMM:
23229 0 : if (MI->getNumOperands() == 4 &&
23230 0 : MI->getOperand(0).isReg() &&
23231 0 : MRI.getRegClass(AArch64::ZPR3RegClassID).contains(MI->getOperand(0).getReg()) &&
23232 0 : MI->getOperand(1).isReg() &&
23233 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
23234 0 : MI->getOperand(2).isReg() &&
23235 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23236 0 : MI->getOperand(3).isImm() &&
23237 0 : MI->getOperand(3).getImm() == 0 &&
23238 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
23239 : // (ST3H_IMM ZZZ_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
23240 : AsmString = "st3h $\xFF\x01\x24, $\xFF\x02\x07, [$\x03]";
23241 : break;
23242 : }
23243 : return false;
23244 : case AArch64::ST3Threev16b_POST:
23245 0 : if (MI->getNumOperands() == 4 &&
23246 0 : MI->getOperand(0).isReg() &&
23247 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23248 0 : MI->getOperand(1).isReg() &&
23249 0 : MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
23250 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
23251 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
23252 : // (ST3Threev16b_POST GPR64sp:$Rn, VecListThree16b:$Vt, XZR)
23253 : AsmString = "st3 $\xFF\x02\x26, [$\x01], #48";
23254 : break;
23255 : }
23256 : return false;
23257 : case AArch64::ST3Threev2d_POST:
23258 0 : if (MI->getNumOperands() == 4 &&
23259 0 : MI->getOperand(0).isReg() &&
23260 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23261 0 : MI->getOperand(1).isReg() &&
23262 0 : MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
23263 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
23264 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
23265 : // (ST3Threev2d_POST GPR64sp:$Rn, VecListThree2d:$Vt, XZR)
23266 : AsmString = "st3 $\xFF\x02\x28, [$\x01], #48";
23267 : break;
23268 : }
23269 : return false;
23270 : case AArch64::ST3Threev2s_POST:
23271 0 : if (MI->getNumOperands() == 4 &&
23272 0 : MI->getOperand(0).isReg() &&
23273 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23274 0 : MI->getOperand(1).isReg() &&
23275 0 : MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
23276 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
23277 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
23278 : // (ST3Threev2s_POST GPR64sp:$Rn, VecListThree2s:$Vt, XZR)
23279 : AsmString = "st3 $\xFF\x02\x29, [$\x01], #24";
23280 : break;
23281 : }
23282 : return false;
23283 : case AArch64::ST3Threev4h_POST:
23284 0 : if (MI->getNumOperands() == 4 &&
23285 0 : MI->getOperand(0).isReg() &&
23286 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23287 0 : MI->getOperand(1).isReg() &&
23288 0 : MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
23289 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
23290 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
23291 : // (ST3Threev4h_POST GPR64sp:$Rn, VecListThree4h:$Vt, XZR)
23292 : AsmString = "st3 $\xFF\x02\x2A, [$\x01], #24";
23293 : break;
23294 : }
23295 : return false;
23296 : case AArch64::ST3Threev4s_POST:
23297 0 : if (MI->getNumOperands() == 4 &&
23298 0 : MI->getOperand(0).isReg() &&
23299 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23300 0 : MI->getOperand(1).isReg() &&
23301 0 : MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
23302 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
23303 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
23304 : // (ST3Threev4s_POST GPR64sp:$Rn, VecListThree4s:$Vt, XZR)
23305 : AsmString = "st3 $\xFF\x02\x2B, [$\x01], #48";
23306 : break;
23307 : }
23308 : return false;
23309 : case AArch64::ST3Threev8b_POST:
23310 0 : if (MI->getNumOperands() == 4 &&
23311 0 : MI->getOperand(0).isReg() &&
23312 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23313 0 : MI->getOperand(1).isReg() &&
23314 0 : MRI.getRegClass(AArch64::DDDRegClassID).contains(MI->getOperand(1).getReg()) &&
23315 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
23316 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
23317 : // (ST3Threev8b_POST GPR64sp:$Rn, VecListThree8b:$Vt, XZR)
23318 : AsmString = "st3 $\xFF\x02\x2C, [$\x01], #24";
23319 : break;
23320 : }
23321 : return false;
23322 : case AArch64::ST3Threev8h_POST:
23323 0 : if (MI->getNumOperands() == 4 &&
23324 0 : MI->getOperand(0).isReg() &&
23325 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23326 0 : MI->getOperand(1).isReg() &&
23327 0 : MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
23328 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
23329 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
23330 : // (ST3Threev8h_POST GPR64sp:$Rn, VecListThree8h:$Vt, XZR)
23331 : AsmString = "st3 $\xFF\x02\x2D, [$\x01], #48";
23332 : break;
23333 : }
23334 : return false;
23335 : case AArch64::ST3W_IMM:
23336 0 : if (MI->getNumOperands() == 4 &&
23337 0 : MI->getOperand(0).isReg() &&
23338 0 : MRI.getRegClass(AArch64::ZPR3RegClassID).contains(MI->getOperand(0).getReg()) &&
23339 0 : MI->getOperand(1).isReg() &&
23340 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
23341 0 : MI->getOperand(2).isReg() &&
23342 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23343 0 : MI->getOperand(3).isImm() &&
23344 0 : MI->getOperand(3).getImm() == 0 &&
23345 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
23346 : // (ST3W_IMM ZZZ_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
23347 : AsmString = "st3w $\xFF\x01\x21, $\xFF\x02\x07, [$\x03]";
23348 : break;
23349 : }
23350 : return false;
23351 : case AArch64::ST3i16_POST:
23352 0 : if (MI->getNumOperands() == 5 &&
23353 0 : MI->getOperand(0).isReg() &&
23354 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23355 0 : MI->getOperand(1).isReg() &&
23356 0 : MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
23357 0 : MI->getOperand(4).getReg() == AArch64::XZR &&
23358 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
23359 : // (ST3i16_POST GPR64sp:$Rn, VecListThreeh:$Vt, VectorIndexH:$idx, XZR)
23360 : AsmString = "st3 $\xFF\x02\x2E$\xFF\x03\x19, [$\x01], #6";
23361 : break;
23362 : }
23363 : return false;
23364 : case AArch64::ST3i32_POST:
23365 0 : if (MI->getNumOperands() == 5 &&
23366 0 : MI->getOperand(0).isReg() &&
23367 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23368 0 : MI->getOperand(1).isReg() &&
23369 0 : MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
23370 0 : MI->getOperand(4).getReg() == AArch64::XZR &&
23371 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
23372 : // (ST3i32_POST GPR64sp:$Rn, VecListThrees:$Vt, VectorIndexS:$idx, XZR)
23373 : AsmString = "st3 $\xFF\x02\x2F$\xFF\x03\x19, [$\x01], #12";
23374 : break;
23375 : }
23376 : return false;
23377 : case AArch64::ST3i64_POST:
23378 0 : if (MI->getNumOperands() == 5 &&
23379 0 : MI->getOperand(0).isReg() &&
23380 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23381 0 : MI->getOperand(1).isReg() &&
23382 0 : MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
23383 0 : MI->getOperand(4).getReg() == AArch64::XZR &&
23384 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
23385 : // (ST3i64_POST GPR64sp:$Rn, VecListThreed:$Vt, VectorIndexD:$idx, XZR)
23386 : AsmString = "st3 $\xFF\x02\x30$\xFF\x03\x19, [$\x01], #24";
23387 : break;
23388 : }
23389 : return false;
23390 : case AArch64::ST3i8_POST:
23391 0 : if (MI->getNumOperands() == 5 &&
23392 0 : MI->getOperand(0).isReg() &&
23393 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23394 0 : MI->getOperand(1).isReg() &&
23395 0 : MRI.getRegClass(AArch64::QQQRegClassID).contains(MI->getOperand(1).getReg()) &&
23396 0 : MI->getOperand(4).getReg() == AArch64::XZR &&
23397 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
23398 : // (ST3i8_POST GPR64sp:$Rn, VecListThreeb:$Vt, VectorIndexB:$idx, XZR)
23399 : AsmString = "st3 $\xFF\x02\x31$\xFF\x03\x19, [$\x01], #3";
23400 : break;
23401 : }
23402 : return false;
23403 : case AArch64::ST4B_IMM:
23404 0 : if (MI->getNumOperands() == 4 &&
23405 0 : MI->getOperand(0).isReg() &&
23406 0 : MRI.getRegClass(AArch64::ZPR4RegClassID).contains(MI->getOperand(0).getReg()) &&
23407 0 : MI->getOperand(1).isReg() &&
23408 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
23409 0 : MI->getOperand(2).isReg() &&
23410 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23411 0 : MI->getOperand(3).isImm() &&
23412 0 : MI->getOperand(3).getImm() == 0 &&
23413 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
23414 : // (ST4B_IMM ZZZZ_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
23415 : AsmString = "st4b $\xFF\x01\x25, $\xFF\x02\x07, [$\x03]";
23416 : break;
23417 : }
23418 : return false;
23419 : case AArch64::ST4D_IMM:
23420 0 : if (MI->getNumOperands() == 4 &&
23421 0 : MI->getOperand(0).isReg() &&
23422 0 : MRI.getRegClass(AArch64::ZPR4RegClassID).contains(MI->getOperand(0).getReg()) &&
23423 0 : MI->getOperand(1).isReg() &&
23424 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
23425 0 : MI->getOperand(2).isReg() &&
23426 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23427 0 : MI->getOperand(3).isImm() &&
23428 0 : MI->getOperand(3).getImm() == 0 &&
23429 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
23430 : // (ST4D_IMM ZZZZ_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
23431 : AsmString = "st4d $\xFF\x01\x20, $\xFF\x02\x07, [$\x03]";
23432 : break;
23433 : }
23434 : return false;
23435 : case AArch64::ST4Fourv16b_POST:
23436 0 : if (MI->getNumOperands() == 4 &&
23437 0 : MI->getOperand(0).isReg() &&
23438 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23439 0 : MI->getOperand(1).isReg() &&
23440 0 : MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
23441 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
23442 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
23443 : // (ST4Fourv16b_POST GPR64sp:$Rn, VecListFour16b:$Vt, XZR)
23444 : AsmString = "st4 $\xFF\x02\x26, [$\x01], #64";
23445 : break;
23446 : }
23447 : return false;
23448 : case AArch64::ST4Fourv2d_POST:
23449 0 : if (MI->getNumOperands() == 4 &&
23450 0 : MI->getOperand(0).isReg() &&
23451 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23452 0 : MI->getOperand(1).isReg() &&
23453 0 : MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
23454 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
23455 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
23456 : // (ST4Fourv2d_POST GPR64sp:$Rn, VecListFour2d:$Vt, XZR)
23457 : AsmString = "st4 $\xFF\x02\x28, [$\x01], #64";
23458 : break;
23459 : }
23460 : return false;
23461 : case AArch64::ST4Fourv2s_POST:
23462 0 : if (MI->getNumOperands() == 4 &&
23463 0 : MI->getOperand(0).isReg() &&
23464 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23465 0 : MI->getOperand(1).isReg() &&
23466 0 : MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
23467 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
23468 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
23469 : // (ST4Fourv2s_POST GPR64sp:$Rn, VecListFour2s:$Vt, XZR)
23470 : AsmString = "st4 $\xFF\x02\x29, [$\x01], #32";
23471 : break;
23472 : }
23473 : return false;
23474 : case AArch64::ST4Fourv4h_POST:
23475 0 : if (MI->getNumOperands() == 4 &&
23476 0 : MI->getOperand(0).isReg() &&
23477 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23478 0 : MI->getOperand(1).isReg() &&
23479 0 : MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
23480 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
23481 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
23482 : // (ST4Fourv4h_POST GPR64sp:$Rn, VecListFour4h:$Vt, XZR)
23483 : AsmString = "st4 $\xFF\x02\x2A, [$\x01], #32";
23484 : break;
23485 : }
23486 : return false;
23487 : case AArch64::ST4Fourv4s_POST:
23488 0 : if (MI->getNumOperands() == 4 &&
23489 0 : MI->getOperand(0).isReg() &&
23490 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23491 0 : MI->getOperand(1).isReg() &&
23492 0 : MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
23493 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
23494 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
23495 : // (ST4Fourv4s_POST GPR64sp:$Rn, VecListFour4s:$Vt, XZR)
23496 : AsmString = "st4 $\xFF\x02\x2B, [$\x01], #64";
23497 : break;
23498 : }
23499 : return false;
23500 : case AArch64::ST4Fourv8b_POST:
23501 0 : if (MI->getNumOperands() == 4 &&
23502 0 : MI->getOperand(0).isReg() &&
23503 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23504 0 : MI->getOperand(1).isReg() &&
23505 0 : MRI.getRegClass(AArch64::DDDDRegClassID).contains(MI->getOperand(1).getReg()) &&
23506 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
23507 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
23508 : // (ST4Fourv8b_POST GPR64sp:$Rn, VecListFour8b:$Vt, XZR)
23509 : AsmString = "st4 $\xFF\x02\x2C, [$\x01], #32";
23510 : break;
23511 : }
23512 : return false;
23513 : case AArch64::ST4Fourv8h_POST:
23514 0 : if (MI->getNumOperands() == 4 &&
23515 0 : MI->getOperand(0).isReg() &&
23516 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23517 0 : MI->getOperand(1).isReg() &&
23518 0 : MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
23519 0 : MI->getOperand(3).getReg() == AArch64::XZR &&
23520 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
23521 : // (ST4Fourv8h_POST GPR64sp:$Rn, VecListFour8h:$Vt, XZR)
23522 : AsmString = "st4 $\xFF\x02\x2D, [$\x01], #64";
23523 : break;
23524 : }
23525 : return false;
23526 : case AArch64::ST4H_IMM:
23527 0 : if (MI->getNumOperands() == 4 &&
23528 0 : MI->getOperand(0).isReg() &&
23529 0 : MRI.getRegClass(AArch64::ZPR4RegClassID).contains(MI->getOperand(0).getReg()) &&
23530 0 : MI->getOperand(1).isReg() &&
23531 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
23532 0 : MI->getOperand(2).isReg() &&
23533 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23534 0 : MI->getOperand(3).isImm() &&
23535 0 : MI->getOperand(3).getImm() == 0 &&
23536 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
23537 : // (ST4H_IMM ZZZZ_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
23538 : AsmString = "st4h $\xFF\x01\x24, $\xFF\x02\x07, [$\x03]";
23539 : break;
23540 : }
23541 : return false;
23542 : case AArch64::ST4W_IMM:
23543 0 : if (MI->getNumOperands() == 4 &&
23544 0 : MI->getOperand(0).isReg() &&
23545 0 : MRI.getRegClass(AArch64::ZPR4RegClassID).contains(MI->getOperand(0).getReg()) &&
23546 0 : MI->getOperand(1).isReg() &&
23547 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
23548 0 : MI->getOperand(2).isReg() &&
23549 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23550 0 : MI->getOperand(3).isImm() &&
23551 0 : MI->getOperand(3).getImm() == 0 &&
23552 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
23553 : // (ST4W_IMM ZZZZ_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
23554 : AsmString = "st4w $\xFF\x01\x21, $\xFF\x02\x07, [$\x03]";
23555 : break;
23556 : }
23557 : return false;
23558 : case AArch64::ST4i16_POST:
23559 0 : if (MI->getNumOperands() == 5 &&
23560 0 : MI->getOperand(0).isReg() &&
23561 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23562 0 : MI->getOperand(1).isReg() &&
23563 0 : MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
23564 0 : MI->getOperand(4).getReg() == AArch64::XZR &&
23565 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
23566 : // (ST4i16_POST GPR64sp:$Rn, VecListFourh:$Vt, VectorIndexH:$idx, XZR)
23567 : AsmString = "st4 $\xFF\x02\x2E$\xFF\x03\x19, [$\x01], #8";
23568 : break;
23569 : }
23570 : return false;
23571 : case AArch64::ST4i32_POST:
23572 0 : if (MI->getNumOperands() == 5 &&
23573 0 : MI->getOperand(0).isReg() &&
23574 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23575 0 : MI->getOperand(1).isReg() &&
23576 0 : MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
23577 0 : MI->getOperand(4).getReg() == AArch64::XZR &&
23578 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
23579 : // (ST4i32_POST GPR64sp:$Rn, VecListFours:$Vt, VectorIndexS:$idx, XZR)
23580 : AsmString = "st4 $\xFF\x02\x2F$\xFF\x03\x19, [$\x01], #16";
23581 : break;
23582 : }
23583 : return false;
23584 : case AArch64::ST4i64_POST:
23585 0 : if (MI->getNumOperands() == 5 &&
23586 0 : MI->getOperand(0).isReg() &&
23587 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23588 0 : MI->getOperand(1).isReg() &&
23589 0 : MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
23590 0 : MI->getOperand(4).getReg() == AArch64::XZR &&
23591 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
23592 : // (ST4i64_POST GPR64sp:$Rn, VecListFourd:$Vt, VectorIndexD:$idx, XZR)
23593 : AsmString = "st4 $\xFF\x02\x30$\xFF\x03\x19, [$\x01], #32";
23594 : break;
23595 : }
23596 : return false;
23597 : case AArch64::ST4i8_POST:
23598 0 : if (MI->getNumOperands() == 5 &&
23599 0 : MI->getOperand(0).isReg() &&
23600 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23601 0 : MI->getOperand(1).isReg() &&
23602 0 : MRI.getRegClass(AArch64::QQQQRegClassID).contains(MI->getOperand(1).getReg()) &&
23603 0 : MI->getOperand(4).getReg() == AArch64::XZR &&
23604 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
23605 : // (ST4i8_POST GPR64sp:$Rn, VecListFourb:$Vt, VectorIndexB:$idx, XZR)
23606 : AsmString = "st4 $\xFF\x02\x31$\xFF\x03\x19, [$\x01], #4";
23607 : break;
23608 : }
23609 : return false;
23610 : case AArch64::STGOffset:
23611 0 : if (MI->getNumOperands() == 2 &&
23612 0 : MI->getOperand(0).isReg() &&
23613 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
23614 0 : MI->getOperand(1).isImm() &&
23615 0 : MI->getOperand(1).getImm() == 0 &&
23616 : STI.getFeatureBits()[AArch64::FeatureMTE]) {
23617 : // (STGOffset GPR64sp:$Rn, 0)
23618 : AsmString = "stg [$\x01]";
23619 : break;
23620 : }
23621 : return false;
23622 : case AArch64::STGPi:
23623 0 : if (MI->getNumOperands() == 4 &&
23624 0 : MI->getOperand(0).isReg() &&
23625 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
23626 0 : MI->getOperand(1).isReg() &&
23627 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
23628 0 : MI->getOperand(2).isReg() &&
23629 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23630 0 : MI->getOperand(3).isImm() &&
23631 0 : MI->getOperand(3).getImm() == 0 &&
23632 : STI.getFeatureBits()[AArch64::FeatureMTE]) {
23633 : // (STGPi GPR64z:$Rt, GPR64z:$Rt2, GPR64sp:$Rn, 0)
23634 : AsmString = "stgp $\x01, $\x02, [$\x03]";
23635 : break;
23636 : }
23637 : return false;
23638 : case AArch64::STLURBi:
23639 0 : if (MI->getNumOperands() == 3 &&
23640 0 : MI->getOperand(0).isReg() &&
23641 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
23642 0 : MI->getOperand(1).isReg() &&
23643 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23644 0 : MI->getOperand(2).isImm() &&
23645 0 : MI->getOperand(2).getImm() == 0 &&
23646 : STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
23647 : // (STLURBi GPR32:$Rt, GPR64sp:$Rn, 0)
23648 : AsmString = "stlurb $\x01, [$\x02]";
23649 : break;
23650 : }
23651 : return false;
23652 : case AArch64::STLURHi:
23653 0 : if (MI->getNumOperands() == 3 &&
23654 0 : MI->getOperand(0).isReg() &&
23655 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
23656 0 : MI->getOperand(1).isReg() &&
23657 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23658 0 : MI->getOperand(2).isImm() &&
23659 0 : MI->getOperand(2).getImm() == 0 &&
23660 : STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
23661 : // (STLURHi GPR32:$Rt, GPR64sp:$Rn, 0)
23662 : AsmString = "stlurh $\x01, [$\x02]";
23663 : break;
23664 : }
23665 : return false;
23666 : case AArch64::STLURWi:
23667 0 : if (MI->getNumOperands() == 3 &&
23668 0 : MI->getOperand(0).isReg() &&
23669 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
23670 0 : MI->getOperand(1).isReg() &&
23671 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23672 0 : MI->getOperand(2).isImm() &&
23673 0 : MI->getOperand(2).getImm() == 0 &&
23674 : STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
23675 : // (STLURWi GPR32:$Rt, GPR64sp:$Rn, 0)
23676 : AsmString = "stlur $\x01, [$\x02]";
23677 : break;
23678 : }
23679 : return false;
23680 : case AArch64::STLURXi:
23681 0 : if (MI->getNumOperands() == 3 &&
23682 0 : MI->getOperand(0).isReg() &&
23683 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
23684 0 : MI->getOperand(1).isReg() &&
23685 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23686 0 : MI->getOperand(2).isImm() &&
23687 0 : MI->getOperand(2).getImm() == 0 &&
23688 : STI.getFeatureBits()[AArch64::HasV8_4aOps]) {
23689 : // (STLURXi GPR64:$Rt, GPR64sp:$Rn, 0)
23690 : AsmString = "stlur $\x01, [$\x02]";
23691 : break;
23692 : }
23693 : return false;
23694 : case AArch64::STNPDi:
23695 18 : if (MI->getNumOperands() == 4 &&
23696 36 : MI->getOperand(0).isReg() &&
23697 18 : MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
23698 36 : MI->getOperand(1).isReg() &&
23699 18 : MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
23700 36 : MI->getOperand(2).isReg() &&
23701 18 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23702 36 : MI->getOperand(3).isImm() &&
23703 18 : MI->getOperand(3).getImm() == 0) {
23704 : // (STNPDi FPR64Op:$Rt, FPR64Op:$Rt2, GPR64sp:$Rn, 0)
23705 : AsmString = "stnp $\x01, $\x02, [$\x03]";
23706 : break;
23707 : }
23708 : return false;
23709 : case AArch64::STNPQi:
23710 0 : if (MI->getNumOperands() == 4 &&
23711 0 : MI->getOperand(0).isReg() &&
23712 0 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
23713 0 : MI->getOperand(1).isReg() &&
23714 0 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
23715 0 : MI->getOperand(2).isReg() &&
23716 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23717 0 : MI->getOperand(3).isImm() &&
23718 0 : MI->getOperand(3).getImm() == 0) {
23719 : // (STNPQi FPR128Op:$Rt, FPR128Op:$Rt2, GPR64sp:$Rn, 0)
23720 : AsmString = "stnp $\x01, $\x02, [$\x03]";
23721 : break;
23722 : }
23723 : return false;
23724 : case AArch64::STNPSi:
23725 12 : if (MI->getNumOperands() == 4 &&
23726 24 : MI->getOperand(0).isReg() &&
23727 12 : MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
23728 24 : MI->getOperand(1).isReg() &&
23729 12 : MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
23730 24 : MI->getOperand(2).isReg() &&
23731 12 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23732 24 : MI->getOperand(3).isImm() &&
23733 12 : MI->getOperand(3).getImm() == 0) {
23734 : // (STNPSi FPR32Op:$Rt, FPR32Op:$Rt2, GPR64sp:$Rn, 0)
23735 : AsmString = "stnp $\x01, $\x02, [$\x03]";
23736 : break;
23737 : }
23738 : return false;
23739 : case AArch64::STNPWi:
23740 3 : if (MI->getNumOperands() == 4 &&
23741 6 : MI->getOperand(0).isReg() &&
23742 3 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
23743 6 : MI->getOperand(1).isReg() &&
23744 3 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
23745 6 : MI->getOperand(2).isReg() &&
23746 3 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23747 6 : MI->getOperand(3).isImm() &&
23748 3 : MI->getOperand(3).getImm() == 0) {
23749 : // (STNPWi GPR32z:$Rt, GPR32z:$Rt2, GPR64sp:$Rn, 0)
23750 : AsmString = "stnp $\x01, $\x02, [$\x03]";
23751 : break;
23752 : }
23753 : return false;
23754 : case AArch64::STNPXi:
23755 0 : if (MI->getNumOperands() == 4 &&
23756 0 : MI->getOperand(0).isReg() &&
23757 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
23758 0 : MI->getOperand(1).isReg() &&
23759 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
23760 0 : MI->getOperand(2).isReg() &&
23761 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23762 0 : MI->getOperand(3).isImm() &&
23763 0 : MI->getOperand(3).getImm() == 0) {
23764 : // (STNPXi GPR64z:$Rt, GPR64z:$Rt2, GPR64sp:$Rn, 0)
23765 : AsmString = "stnp $\x01, $\x02, [$\x03]";
23766 : break;
23767 : }
23768 : return false;
23769 : case AArch64::STNT1B_ZRI:
23770 0 : if (MI->getNumOperands() == 4 &&
23771 0 : MI->getOperand(0).isReg() &&
23772 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
23773 0 : MI->getOperand(1).isReg() &&
23774 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
23775 0 : MI->getOperand(2).isReg() &&
23776 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23777 0 : MI->getOperand(3).isImm() &&
23778 0 : MI->getOperand(3).getImm() == 0 &&
23779 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
23780 : // (STNT1B_ZRI Z_b:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
23781 : AsmString = "stnt1b $\xFF\x01\x25, $\xFF\x02\x07, [$\x03]";
23782 : break;
23783 : }
23784 : return false;
23785 : case AArch64::STNT1D_ZRI:
23786 0 : if (MI->getNumOperands() == 4 &&
23787 0 : MI->getOperand(0).isReg() &&
23788 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
23789 0 : MI->getOperand(1).isReg() &&
23790 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
23791 0 : MI->getOperand(2).isReg() &&
23792 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23793 0 : MI->getOperand(3).isImm() &&
23794 0 : MI->getOperand(3).getImm() == 0 &&
23795 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
23796 : // (STNT1D_ZRI Z_d:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
23797 : AsmString = "stnt1d $\xFF\x01\x20, $\xFF\x02\x07, [$\x03]";
23798 : break;
23799 : }
23800 : return false;
23801 : case AArch64::STNT1H_ZRI:
23802 0 : if (MI->getNumOperands() == 4 &&
23803 0 : MI->getOperand(0).isReg() &&
23804 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
23805 0 : MI->getOperand(1).isReg() &&
23806 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
23807 0 : MI->getOperand(2).isReg() &&
23808 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23809 0 : MI->getOperand(3).isImm() &&
23810 0 : MI->getOperand(3).getImm() == 0 &&
23811 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
23812 : // (STNT1H_ZRI Z_h:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
23813 : AsmString = "stnt1h $\xFF\x01\x24, $\xFF\x02\x07, [$\x03]";
23814 : break;
23815 : }
23816 : return false;
23817 : case AArch64::STNT1W_ZRI:
23818 0 : if (MI->getNumOperands() == 4 &&
23819 0 : MI->getOperand(0).isReg() &&
23820 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
23821 0 : MI->getOperand(1).isReg() &&
23822 0 : MRI.getRegClass(AArch64::PPR_3bRegClassID).contains(MI->getOperand(1).getReg()) &&
23823 0 : MI->getOperand(2).isReg() &&
23824 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23825 0 : MI->getOperand(3).isImm() &&
23826 0 : MI->getOperand(3).getImm() == 0 &&
23827 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
23828 : // (STNT1W_ZRI Z_s:$Zt, PPR3bAny:$Pg, GPR64sp:$Rn, 0)
23829 : AsmString = "stnt1w $\xFF\x01\x21, $\xFF\x02\x07, [$\x03]";
23830 : break;
23831 : }
23832 : return false;
23833 : case AArch64::STPDi:
23834 171 : if (MI->getNumOperands() == 4 &&
23835 342 : MI->getOperand(0).isReg() &&
23836 171 : MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
23837 342 : MI->getOperand(1).isReg() &&
23838 171 : MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
23839 342 : MI->getOperand(2).isReg() &&
23840 171 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23841 342 : MI->getOperand(3).isImm() &&
23842 171 : MI->getOperand(3).getImm() == 0) {
23843 : // (STPDi FPR64Op:$Rt, FPR64Op:$Rt2, GPR64sp:$Rn, 0)
23844 : AsmString = "stp $\x01, $\x02, [$\x03]";
23845 : break;
23846 : }
23847 : return false;
23848 : case AArch64::STPQi:
23849 45 : if (MI->getNumOperands() == 4 &&
23850 90 : MI->getOperand(0).isReg() &&
23851 45 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
23852 90 : MI->getOperand(1).isReg() &&
23853 45 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
23854 90 : MI->getOperand(2).isReg() &&
23855 45 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23856 90 : MI->getOperand(3).isImm() &&
23857 45 : MI->getOperand(3).getImm() == 0) {
23858 : // (STPQi FPR128Op:$Rt, FPR128Op:$Rt2, GPR64sp:$Rn, 0)
23859 : AsmString = "stp $\x01, $\x02, [$\x03]";
23860 : break;
23861 : }
23862 : return false;
23863 : case AArch64::STPSi:
23864 0 : if (MI->getNumOperands() == 4 &&
23865 0 : MI->getOperand(0).isReg() &&
23866 0 : MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
23867 0 : MI->getOperand(1).isReg() &&
23868 0 : MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
23869 0 : MI->getOperand(2).isReg() &&
23870 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23871 0 : MI->getOperand(3).isImm() &&
23872 0 : MI->getOperand(3).getImm() == 0) {
23873 : // (STPSi FPR32Op:$Rt, FPR32Op:$Rt2, GPR64sp:$Rn, 0)
23874 : AsmString = "stp $\x01, $\x02, [$\x03]";
23875 : break;
23876 : }
23877 : return false;
23878 : case AArch64::STPWi:
23879 31 : if (MI->getNumOperands() == 4 &&
23880 62 : MI->getOperand(0).isReg() &&
23881 31 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
23882 62 : MI->getOperand(1).isReg() &&
23883 31 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
23884 62 : MI->getOperand(2).isReg() &&
23885 31 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23886 62 : MI->getOperand(3).isImm() &&
23887 31 : MI->getOperand(3).getImm() == 0) {
23888 : // (STPWi GPR32z:$Rt, GPR32z:$Rt2, GPR64sp:$Rn, 0)
23889 : AsmString = "stp $\x01, $\x02, [$\x03]";
23890 : break;
23891 : }
23892 : return false;
23893 : case AArch64::STPXi:
23894 514 : if (MI->getNumOperands() == 4 &&
23895 1028 : MI->getOperand(0).isReg() &&
23896 514 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
23897 1028 : MI->getOperand(1).isReg() &&
23898 514 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
23899 1028 : MI->getOperand(2).isReg() &&
23900 514 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(2).getReg()) &&
23901 1028 : MI->getOperand(3).isImm() &&
23902 514 : MI->getOperand(3).getImm() == 0) {
23903 : // (STPXi GPR64z:$Rt, GPR64z:$Rt2, GPR64sp:$Rn, 0)
23904 : AsmString = "stp $\x01, $\x02, [$\x03]";
23905 : break;
23906 : }
23907 : return false;
23908 : case AArch64::STRBBroX:
23909 2 : if (MI->getNumOperands() == 5 &&
23910 4 : MI->getOperand(0).isReg() &&
23911 2 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
23912 4 : MI->getOperand(1).isReg() &&
23913 2 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23914 4 : MI->getOperand(2).isReg() &&
23915 2 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
23916 2 : MI->getOperand(3).isImm() &&
23917 2 : MI->getOperand(3).getImm() == 0 &&
23918 4 : MI->getOperand(4).isImm() &&
23919 2 : MI->getOperand(4).getImm() == 0) {
23920 : // (STRBBroX GPR32:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
23921 : AsmString = "strb $\x01, [$\x02, $\x03]";
23922 : break;
23923 : }
23924 : return false;
23925 : case AArch64::STRBBui:
23926 73 : if (MI->getNumOperands() == 3 &&
23927 146 : MI->getOperand(0).isReg() &&
23928 73 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
23929 146 : MI->getOperand(1).isReg() &&
23930 73 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23931 146 : MI->getOperand(2).isImm() &&
23932 72 : MI->getOperand(2).getImm() == 0) {
23933 : // (STRBBui GPR32z:$Rt, GPR64sp:$Rn, 0)
23934 : AsmString = "strb $\x01, [$\x02]";
23935 : break;
23936 : }
23937 : return false;
23938 : case AArch64::STRBroX:
23939 0 : if (MI->getNumOperands() == 5 &&
23940 0 : MI->getOperand(0).isReg() &&
23941 0 : MRI.getRegClass(AArch64::FPR8RegClassID).contains(MI->getOperand(0).getReg()) &&
23942 0 : MI->getOperand(1).isReg() &&
23943 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23944 0 : MI->getOperand(2).isReg() &&
23945 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
23946 0 : MI->getOperand(3).isImm() &&
23947 0 : MI->getOperand(3).getImm() == 0 &&
23948 0 : MI->getOperand(4).isImm() &&
23949 0 : MI->getOperand(4).getImm() == 0) {
23950 : // (STRBroX FPR8Op:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
23951 : AsmString = "str $\x01, [$\x02, $\x03]";
23952 : break;
23953 : }
23954 : return false;
23955 : case AArch64::STRBui:
23956 0 : if (MI->getNumOperands() == 3 &&
23957 0 : MI->getOperand(0).isReg() &&
23958 0 : MRI.getRegClass(AArch64::FPR8RegClassID).contains(MI->getOperand(0).getReg()) &&
23959 0 : MI->getOperand(1).isReg() &&
23960 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23961 0 : MI->getOperand(2).isImm() &&
23962 0 : MI->getOperand(2).getImm() == 0) {
23963 : // (STRBui FPR8Op:$Rt, GPR64sp:$Rn, 0)
23964 : AsmString = "str $\x01, [$\x02]";
23965 : break;
23966 : }
23967 : return false;
23968 : case AArch64::STRDroX:
23969 12 : if (MI->getNumOperands() == 5 &&
23970 24 : MI->getOperand(0).isReg() &&
23971 12 : MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
23972 24 : MI->getOperand(1).isReg() &&
23973 12 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23974 24 : MI->getOperand(2).isReg() &&
23975 12 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
23976 12 : MI->getOperand(3).isImm() &&
23977 12 : MI->getOperand(3).getImm() == 0 &&
23978 24 : MI->getOperand(4).isImm() &&
23979 12 : MI->getOperand(4).getImm() == 0) {
23980 : // (STRDroX FPR64Op:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
23981 : AsmString = "str $\x01, [$\x02, $\x03]";
23982 : break;
23983 : }
23984 : return false;
23985 : case AArch64::STRDui:
23986 118 : if (MI->getNumOperands() == 3 &&
23987 236 : MI->getOperand(0).isReg() &&
23988 118 : MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
23989 236 : MI->getOperand(1).isReg() &&
23990 118 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
23991 236 : MI->getOperand(2).isImm() &&
23992 108 : MI->getOperand(2).getImm() == 0) {
23993 : // (STRDui FPR64Op:$Rt, GPR64sp:$Rn, 0)
23994 : AsmString = "str $\x01, [$\x02]";
23995 : break;
23996 : }
23997 : return false;
23998 : case AArch64::STRHHroX:
23999 2 : if (MI->getNumOperands() == 5 &&
24000 4 : MI->getOperand(0).isReg() &&
24001 2 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24002 4 : MI->getOperand(1).isReg() &&
24003 2 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
24004 4 : MI->getOperand(2).isReg() &&
24005 2 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
24006 2 : MI->getOperand(3).isImm() &&
24007 2 : MI->getOperand(3).getImm() == 0 &&
24008 4 : MI->getOperand(4).isImm() &&
24009 2 : MI->getOperand(4).getImm() == 0) {
24010 : // (STRHHroX GPR32:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
24011 : AsmString = "strh $\x01, [$\x02, $\x03]";
24012 : break;
24013 : }
24014 : return false;
24015 : case AArch64::STRHHui:
24016 25 : if (MI->getNumOperands() == 3 &&
24017 50 : MI->getOperand(0).isReg() &&
24018 25 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24019 50 : MI->getOperand(1).isReg() &&
24020 25 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
24021 50 : MI->getOperand(2).isImm() &&
24022 24 : MI->getOperand(2).getImm() == 0) {
24023 : // (STRHHui GPR32z:$Rt, GPR64sp:$Rn, 0)
24024 : AsmString = "strh $\x01, [$\x02]";
24025 : break;
24026 : }
24027 : return false;
24028 : case AArch64::STRHroX:
24029 6 : if (MI->getNumOperands() == 5 &&
24030 12 : MI->getOperand(0).isReg() &&
24031 6 : MRI.getRegClass(AArch64::FPR16RegClassID).contains(MI->getOperand(0).getReg()) &&
24032 12 : MI->getOperand(1).isReg() &&
24033 6 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
24034 12 : MI->getOperand(2).isReg() &&
24035 6 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
24036 6 : MI->getOperand(3).isImm() &&
24037 6 : MI->getOperand(3).getImm() == 0 &&
24038 12 : MI->getOperand(4).isImm() &&
24039 6 : MI->getOperand(4).getImm() == 0) {
24040 : // (STRHroX FPR16Op:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
24041 : AsmString = "str $\x01, [$\x02, $\x03]";
24042 : break;
24043 : }
24044 : return false;
24045 : case AArch64::STRHui:
24046 18 : if (MI->getNumOperands() == 3 &&
24047 36 : MI->getOperand(0).isReg() &&
24048 18 : MRI.getRegClass(AArch64::FPR16RegClassID).contains(MI->getOperand(0).getReg()) &&
24049 36 : MI->getOperand(1).isReg() &&
24050 18 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
24051 36 : MI->getOperand(2).isImm() &&
24052 16 : MI->getOperand(2).getImm() == 0) {
24053 : // (STRHui FPR16Op:$Rt, GPR64sp:$Rn, 0)
24054 : AsmString = "str $\x01, [$\x02]";
24055 : break;
24056 : }
24057 : return false;
24058 : case AArch64::STRQroX:
24059 4 : if (MI->getNumOperands() == 5 &&
24060 8 : MI->getOperand(0).isReg() &&
24061 4 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
24062 8 : MI->getOperand(1).isReg() &&
24063 4 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
24064 8 : MI->getOperand(2).isReg() &&
24065 4 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
24066 4 : MI->getOperand(3).isImm() &&
24067 4 : MI->getOperand(3).getImm() == 0 &&
24068 8 : MI->getOperand(4).isImm() &&
24069 4 : MI->getOperand(4).getImm() == 0) {
24070 : // (STRQroX FPR128Op:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
24071 : AsmString = "str $\x01, [$\x02, $\x03]";
24072 : break;
24073 : }
24074 : return false;
24075 : case AArch64::STRQui:
24076 206 : if (MI->getNumOperands() == 3 &&
24077 412 : MI->getOperand(0).isReg() &&
24078 206 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
24079 412 : MI->getOperand(1).isReg() &&
24080 206 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
24081 412 : MI->getOperand(2).isImm() &&
24082 206 : MI->getOperand(2).getImm() == 0) {
24083 : // (STRQui FPR128Op:$Rt, GPR64sp:$Rn, 0)
24084 : AsmString = "str $\x01, [$\x02]";
24085 : break;
24086 : }
24087 : return false;
24088 : case AArch64::STRSroX:
24089 8 : if (MI->getNumOperands() == 5 &&
24090 16 : MI->getOperand(0).isReg() &&
24091 8 : MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24092 16 : MI->getOperand(1).isReg() &&
24093 8 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
24094 16 : MI->getOperand(2).isReg() &&
24095 8 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
24096 8 : MI->getOperand(3).isImm() &&
24097 8 : MI->getOperand(3).getImm() == 0 &&
24098 16 : MI->getOperand(4).isImm() &&
24099 8 : MI->getOperand(4).getImm() == 0) {
24100 : // (STRSroX FPR32Op:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
24101 : AsmString = "str $\x01, [$\x02, $\x03]";
24102 : break;
24103 : }
24104 : return false;
24105 : case AArch64::STRSui:
24106 84 : if (MI->getNumOperands() == 3 &&
24107 168 : MI->getOperand(0).isReg() &&
24108 84 : MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24109 168 : MI->getOperand(1).isReg() &&
24110 84 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
24111 168 : MI->getOperand(2).isImm() &&
24112 42 : MI->getOperand(2).getImm() == 0) {
24113 : // (STRSui FPR32Op:$Rt, GPR64sp:$Rn, 0)
24114 : AsmString = "str $\x01, [$\x02]";
24115 : break;
24116 : }
24117 : return false;
24118 : case AArch64::STRWroX:
24119 6 : if (MI->getNumOperands() == 5 &&
24120 12 : MI->getOperand(0).isReg() &&
24121 6 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24122 12 : MI->getOperand(1).isReg() &&
24123 6 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
24124 12 : MI->getOperand(2).isReg() &&
24125 6 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
24126 6 : MI->getOperand(3).isImm() &&
24127 6 : MI->getOperand(3).getImm() == 0 &&
24128 12 : MI->getOperand(4).isImm() &&
24129 6 : MI->getOperand(4).getImm() == 0) {
24130 : // (STRWroX GPR32:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
24131 : AsmString = "str $\x01, [$\x02, $\x03]";
24132 : break;
24133 : }
24134 : return false;
24135 : case AArch64::STRWui:
24136 319 : if (MI->getNumOperands() == 3 &&
24137 638 : MI->getOperand(0).isReg() &&
24138 319 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24139 638 : MI->getOperand(1).isReg() &&
24140 319 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
24141 638 : MI->getOperand(2).isImm() &&
24142 270 : MI->getOperand(2).getImm() == 0) {
24143 : // (STRWui GPR32z:$Rt, GPR64sp:$Rn, 0)
24144 : AsmString = "str $\x01, [$\x02]";
24145 : break;
24146 : }
24147 : return false;
24148 : case AArch64::STRXroX:
24149 1 : if (MI->getNumOperands() == 5 &&
24150 2 : MI->getOperand(0).isReg() &&
24151 1 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24152 2 : MI->getOperand(1).isReg() &&
24153 1 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
24154 2 : MI->getOperand(2).isReg() &&
24155 1 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
24156 1 : MI->getOperand(3).isImm() &&
24157 1 : MI->getOperand(3).getImm() == 0 &&
24158 2 : MI->getOperand(4).isImm() &&
24159 1 : MI->getOperand(4).getImm() == 0) {
24160 : // (STRXroX GPR64:$Rt, GPR64sp:$Rn, GPR64:$Rm, 0, 0)
24161 : AsmString = "str $\x01, [$\x02, $\x03]";
24162 : break;
24163 : }
24164 : return false;
24165 : case AArch64::STRXui:
24166 856 : if (MI->getNumOperands() == 3 &&
24167 1712 : MI->getOperand(0).isReg() &&
24168 856 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24169 1712 : MI->getOperand(1).isReg() &&
24170 856 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
24171 1712 : MI->getOperand(2).isImm() &&
24172 786 : MI->getOperand(2).getImm() == 0) {
24173 : // (STRXui GPR64z:$Rt, GPR64sp:$Rn, 0)
24174 : AsmString = "str $\x01, [$\x02]";
24175 : break;
24176 : }
24177 : return false;
24178 : case AArch64::STR_PXI:
24179 0 : if (MI->getNumOperands() == 3 &&
24180 0 : MI->getOperand(0).isReg() &&
24181 0 : MRI.getRegClass(AArch64::PPRRegClassID).contains(MI->getOperand(0).getReg()) &&
24182 0 : MI->getOperand(1).isReg() &&
24183 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
24184 0 : MI->getOperand(2).isImm() &&
24185 0 : MI->getOperand(2).getImm() == 0 &&
24186 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
24187 : // (STR_PXI PPRAny:$Pt, GPR64sp:$Rn, 0)
24188 : AsmString = "str $\xFF\x01\x07, [$\x02]";
24189 : break;
24190 : }
24191 : return false;
24192 : case AArch64::STR_ZXI:
24193 0 : if (MI->getNumOperands() == 3 &&
24194 0 : MI->getOperand(0).isReg() &&
24195 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
24196 0 : MI->getOperand(1).isReg() &&
24197 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
24198 0 : MI->getOperand(2).isImm() &&
24199 0 : MI->getOperand(2).getImm() == 0 &&
24200 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
24201 : // (STR_ZXI ZPRAny:$Zt, GPR64sp:$Rn, 0)
24202 : AsmString = "str $\xFF\x01\x07, [$\x02]";
24203 : break;
24204 : }
24205 : return false;
24206 : case AArch64::STTRBi:
24207 0 : if (MI->getNumOperands() == 3 &&
24208 0 : MI->getOperand(0).isReg() &&
24209 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24210 0 : MI->getOperand(1).isReg() &&
24211 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
24212 0 : MI->getOperand(2).isImm() &&
24213 0 : MI->getOperand(2).getImm() == 0) {
24214 : // (STTRBi GPR32:$Rt, GPR64sp:$Rn, 0)
24215 : AsmString = "sttrb $\x01, [$\x02]";
24216 : break;
24217 : }
24218 : return false;
24219 : case AArch64::STTRHi:
24220 0 : if (MI->getNumOperands() == 3 &&
24221 0 : MI->getOperand(0).isReg() &&
24222 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24223 0 : MI->getOperand(1).isReg() &&
24224 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
24225 0 : MI->getOperand(2).isImm() &&
24226 0 : MI->getOperand(2).getImm() == 0) {
24227 : // (STTRHi GPR32:$Rt, GPR64sp:$Rn, 0)
24228 : AsmString = "sttrh $\x01, [$\x02]";
24229 : break;
24230 : }
24231 : return false;
24232 : case AArch64::STTRWi:
24233 0 : if (MI->getNumOperands() == 3 &&
24234 0 : MI->getOperand(0).isReg() &&
24235 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24236 0 : MI->getOperand(1).isReg() &&
24237 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
24238 0 : MI->getOperand(2).isImm() &&
24239 0 : MI->getOperand(2).getImm() == 0) {
24240 : // (STTRWi GPR32:$Rt, GPR64sp:$Rn, 0)
24241 : AsmString = "sttr $\x01, [$\x02]";
24242 : break;
24243 : }
24244 : return false;
24245 : case AArch64::STTRXi:
24246 0 : if (MI->getNumOperands() == 3 &&
24247 0 : MI->getOperand(0).isReg() &&
24248 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24249 0 : MI->getOperand(1).isReg() &&
24250 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
24251 0 : MI->getOperand(2).isImm() &&
24252 0 : MI->getOperand(2).getImm() == 0) {
24253 : // (STTRXi GPR64:$Rt, GPR64sp:$Rn, 0)
24254 : AsmString = "sttr $\x01, [$\x02]";
24255 : break;
24256 : }
24257 : return false;
24258 : case AArch64::STURBBi:
24259 4 : if (MI->getNumOperands() == 3 &&
24260 8 : MI->getOperand(0).isReg() &&
24261 4 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24262 8 : MI->getOperand(1).isReg() &&
24263 4 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
24264 8 : MI->getOperand(2).isImm() &&
24265 4 : MI->getOperand(2).getImm() == 0) {
24266 : // (STURBBi GPR32z:$Rt, GPR64sp:$Rn, 0)
24267 : AsmString = "sturb $\x01, [$\x02]";
24268 : break;
24269 : }
24270 : return false;
24271 : case AArch64::STURBi:
24272 0 : if (MI->getNumOperands() == 3 &&
24273 0 : MI->getOperand(0).isReg() &&
24274 0 : MRI.getRegClass(AArch64::FPR8RegClassID).contains(MI->getOperand(0).getReg()) &&
24275 0 : MI->getOperand(1).isReg() &&
24276 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
24277 0 : MI->getOperand(2).isImm() &&
24278 0 : MI->getOperand(2).getImm() == 0) {
24279 : // (STURBi FPR8Op:$Rt, GPR64sp:$Rn, 0)
24280 : AsmString = "stur $\x01, [$\x02]";
24281 : break;
24282 : }
24283 : return false;
24284 : case AArch64::STURDi:
24285 15 : if (MI->getNumOperands() == 3 &&
24286 30 : MI->getOperand(0).isReg() &&
24287 15 : MRI.getRegClass(AArch64::FPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24288 30 : MI->getOperand(1).isReg() &&
24289 15 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
24290 30 : MI->getOperand(2).isImm() &&
24291 15 : MI->getOperand(2).getImm() == 0) {
24292 : // (STURDi FPR64Op:$Rt, GPR64sp:$Rn, 0)
24293 : AsmString = "stur $\x01, [$\x02]";
24294 : break;
24295 : }
24296 : return false;
24297 : case AArch64::STURHHi:
24298 2 : if (MI->getNumOperands() == 3 &&
24299 4 : MI->getOperand(0).isReg() &&
24300 2 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24301 4 : MI->getOperand(1).isReg() &&
24302 2 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
24303 4 : MI->getOperand(2).isImm() &&
24304 2 : MI->getOperand(2).getImm() == 0) {
24305 : // (STURHHi GPR32z:$Rt, GPR64sp:$Rn, 0)
24306 : AsmString = "sturh $\x01, [$\x02]";
24307 : break;
24308 : }
24309 : return false;
24310 : case AArch64::STURHi:
24311 6 : if (MI->getNumOperands() == 3 &&
24312 12 : MI->getOperand(0).isReg() &&
24313 6 : MRI.getRegClass(AArch64::FPR16RegClassID).contains(MI->getOperand(0).getReg()) &&
24314 12 : MI->getOperand(1).isReg() &&
24315 6 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
24316 12 : MI->getOperand(2).isImm() &&
24317 6 : MI->getOperand(2).getImm() == 0) {
24318 : // (STURHi FPR16Op:$Rt, GPR64sp:$Rn, 0)
24319 : AsmString = "stur $\x01, [$\x02]";
24320 : break;
24321 : }
24322 : return false;
24323 : case AArch64::STURQi:
24324 14 : if (MI->getNumOperands() == 3 &&
24325 28 : MI->getOperand(0).isReg() &&
24326 14 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(0).getReg()) &&
24327 28 : MI->getOperand(1).isReg() &&
24328 14 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
24329 28 : MI->getOperand(2).isImm() &&
24330 14 : MI->getOperand(2).getImm() == 0) {
24331 : // (STURQi FPR128Op:$Rt, GPR64sp:$Rn, 0)
24332 : AsmString = "stur $\x01, [$\x02]";
24333 : break;
24334 : }
24335 : return false;
24336 : case AArch64::STURSi:
24337 9 : if (MI->getNumOperands() == 3 &&
24338 18 : MI->getOperand(0).isReg() &&
24339 9 : MRI.getRegClass(AArch64::FPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24340 18 : MI->getOperand(1).isReg() &&
24341 9 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
24342 18 : MI->getOperand(2).isImm() &&
24343 9 : MI->getOperand(2).getImm() == 0) {
24344 : // (STURSi FPR32Op:$Rt, GPR64sp:$Rn, 0)
24345 : AsmString = "stur $\x01, [$\x02]";
24346 : break;
24347 : }
24348 : return false;
24349 : case AArch64::STURWi:
24350 32 : if (MI->getNumOperands() == 3 &&
24351 64 : MI->getOperand(0).isReg() &&
24352 32 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24353 64 : MI->getOperand(1).isReg() &&
24354 32 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
24355 64 : MI->getOperand(2).isImm() &&
24356 32 : MI->getOperand(2).getImm() == 0) {
24357 : // (STURWi GPR32z:$Rt, GPR64sp:$Rn, 0)
24358 : AsmString = "stur $\x01, [$\x02]";
24359 : break;
24360 : }
24361 : return false;
24362 : case AArch64::STURXi:
24363 34 : if (MI->getNumOperands() == 3 &&
24364 68 : MI->getOperand(0).isReg() &&
24365 34 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24366 68 : MI->getOperand(1).isReg() &&
24367 34 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
24368 68 : MI->getOperand(2).isImm() &&
24369 34 : MI->getOperand(2).getImm() == 0) {
24370 : // (STURXi GPR64z:$Rt, GPR64sp:$Rn, 0)
24371 : AsmString = "stur $\x01, [$\x02]";
24372 : break;
24373 : }
24374 : return false;
24375 : case AArch64::STZ2GOffset:
24376 0 : if (MI->getNumOperands() == 2 &&
24377 0 : MI->getOperand(0).isReg() &&
24378 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
24379 0 : MI->getOperand(1).isImm() &&
24380 0 : MI->getOperand(1).getImm() == 0 &&
24381 : STI.getFeatureBits()[AArch64::FeatureMTE]) {
24382 : // (STZ2GOffset GPR64sp:$Rn, 0)
24383 : AsmString = "stz2g [$\x01]";
24384 : break;
24385 : }
24386 : return false;
24387 : case AArch64::STZGOffset:
24388 0 : if (MI->getNumOperands() == 2 &&
24389 0 : MI->getOperand(0).isReg() &&
24390 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
24391 0 : MI->getOperand(1).isImm() &&
24392 0 : MI->getOperand(1).getImm() == 0 &&
24393 : STI.getFeatureBits()[AArch64::FeatureMTE]) {
24394 : // (STZGOffset GPR64sp:$Rn, 0)
24395 : AsmString = "stzg [$\x01]";
24396 : break;
24397 : }
24398 : return false;
24399 : case AArch64::SUBSWri:
24400 153 : if (MI->getNumOperands() == 4 &&
24401 153 : MI->getOperand(0).getReg() == AArch64::WZR &&
24402 425 : MI->getOperand(1).isReg() &&
24403 136 : MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(1).getReg())) {
24404 : // (SUBSWri WZR, GPR32sp:$src, addsub_shifted_imm32:$imm)
24405 : AsmString = "cmp $\x02, $\xFF\x03\x01";
24406 : break;
24407 : }
24408 : return false;
24409 : case AArch64::SUBSWrs:
24410 103 : if (MI->getNumOperands() == 4 &&
24411 103 : MI->getOperand(0).getReg() == AArch64::WZR &&
24412 200 : MI->getOperand(1).isReg() &&
24413 100 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
24414 200 : MI->getOperand(2).isReg() &&
24415 100 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
24416 203 : MI->getOperand(3).isImm() &&
24417 100 : MI->getOperand(3).getImm() == 0) {
24418 : // (SUBSWrs WZR, GPR32:$src1, GPR32:$src2, 0)
24419 : AsmString = "cmp $\x02, $\x03";
24420 : break;
24421 : }
24422 7 : if (MI->getNumOperands() == 4 &&
24423 7 : MI->getOperand(0).getReg() == AArch64::WZR &&
24424 8 : MI->getOperand(1).isReg() &&
24425 4 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
24426 15 : MI->getOperand(2).isReg() &&
24427 4 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
24428 : // (SUBSWrs WZR, GPR32:$src1, GPR32:$src2, arith_shift32:$sh)
24429 : AsmString = "cmp $\x02, $\x03$\xFF\x04\x02";
24430 : break;
24431 : }
24432 3 : if (MI->getNumOperands() == 4 &&
24433 6 : MI->getOperand(0).isReg() &&
24434 3 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24435 3 : MI->getOperand(1).getReg() == AArch64::WZR &&
24436 4 : MI->getOperand(2).isReg() &&
24437 2 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
24438 5 : MI->getOperand(3).isImm() &&
24439 2 : MI->getOperand(3).getImm() == 0) {
24440 : // (SUBSWrs GPR32:$dst, WZR, GPR32:$src, 0)
24441 : AsmString = "negs $\x01, $\x03";
24442 : break;
24443 : }
24444 2 : if (MI->getNumOperands() == 4 &&
24445 4 : MI->getOperand(0).isReg() &&
24446 2 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24447 2 : MI->getOperand(1).getReg() == AArch64::WZR &&
24448 4 : MI->getOperand(2).isReg() &&
24449 1 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
24450 : // (SUBSWrs GPR32:$dst, WZR, GPR32:$src, arith_shift32:$shift)
24451 : AsmString = "negs $\x01, $\x03$\xFF\x04\x02";
24452 : break;
24453 : }
24454 1 : if (MI->getNumOperands() == 4 &&
24455 2 : MI->getOperand(0).isReg() &&
24456 1 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24457 2 : MI->getOperand(1).isReg() &&
24458 1 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
24459 2 : MI->getOperand(2).isReg() &&
24460 1 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
24461 2 : MI->getOperand(3).isImm() &&
24462 1 : MI->getOperand(3).getImm() == 0) {
24463 : // (SUBSWrs GPR32:$dst, GPR32:$src1, GPR32:$src2, 0)
24464 : AsmString = "subs $\x01, $\x02, $\x03";
24465 : break;
24466 : }
24467 : return false;
24468 : case AArch64::SUBSWrx:
24469 15 : if (MI->getNumOperands() == 4 &&
24470 15 : MI->getOperand(0).getReg() == AArch64::WZR &&
24471 16 : MI->getOperand(1).isReg() &&
24472 15 : MRI.getRegClass(AArch64::GPR32sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
24473 2 : MI->getOperand(2).isReg() &&
24474 1 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
24475 16 : MI->getOperand(3).isImm() &&
24476 1 : MI->getOperand(3).getImm() == 16) {
24477 : // (SUBSWrx WZR, GPR32sponly:$src1, GPR32:$src2, 16)
24478 : AsmString = "cmp $\x02, $\x03";
24479 : break;
24480 : }
24481 14 : if (MI->getNumOperands() == 4 &&
24482 14 : MI->getOperand(0).getReg() == AArch64::WZR &&
24483 28 : MI->getOperand(1).isReg() &&
24484 14 : MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(1).getReg()) &&
24485 42 : MI->getOperand(2).isReg() &&
24486 14 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
24487 : // (SUBSWrx WZR, GPR32sp:$src1, GPR32:$src2, arith_extend:$sh)
24488 : AsmString = "cmp $\x02, $\x03$\xFF\x04\x03";
24489 : break;
24490 : }
24491 0 : if (MI->getNumOperands() == 4 &&
24492 0 : MI->getOperand(0).isReg() &&
24493 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24494 0 : MI->getOperand(1).isReg() &&
24495 0 : MRI.getRegClass(AArch64::GPR32sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
24496 0 : MI->getOperand(2).isReg() &&
24497 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
24498 0 : MI->getOperand(3).isImm() &&
24499 0 : MI->getOperand(3).getImm() == 16) {
24500 : // (SUBSWrx GPR32:$dst, GPR32sponly:$src1, GPR32:$src2, 16)
24501 : AsmString = "subs $\x01, $\x02, $\x03";
24502 : break;
24503 : }
24504 : return false;
24505 : case AArch64::SUBSXri:
24506 39 : if (MI->getNumOperands() == 4 &&
24507 39 : MI->getOperand(0).getReg() == AArch64::XZR &&
24508 115 : MI->getOperand(1).isReg() &&
24509 38 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg())) {
24510 : // (SUBSXri XZR, GPR64sp:$src, addsub_shifted_imm64:$imm)
24511 : AsmString = "cmp $\x02, $\xFF\x03\x01";
24512 : break;
24513 : }
24514 : return false;
24515 : case AArch64::SUBSXrs:
24516 35 : if (MI->getNumOperands() == 4 &&
24517 35 : MI->getOperand(0).getReg() == AArch64::XZR &&
24518 64 : MI->getOperand(1).isReg() &&
24519 32 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
24520 64 : MI->getOperand(2).isReg() &&
24521 32 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
24522 67 : MI->getOperand(3).isImm() &&
24523 32 : MI->getOperand(3).getImm() == 0) {
24524 : // (SUBSXrs XZR, GPR64:$src1, GPR64:$src2, 0)
24525 : AsmString = "cmp $\x02, $\x03";
24526 : break;
24527 : }
24528 7 : if (MI->getNumOperands() == 4 &&
24529 7 : MI->getOperand(0).getReg() == AArch64::XZR &&
24530 8 : MI->getOperand(1).isReg() &&
24531 4 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
24532 15 : MI->getOperand(2).isReg() &&
24533 4 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
24534 : // (SUBSXrs XZR, GPR64:$src1, GPR64:$src2, arith_shift64:$sh)
24535 : AsmString = "cmp $\x02, $\x03$\xFF\x04\x02";
24536 : break;
24537 : }
24538 3 : if (MI->getNumOperands() == 4 &&
24539 6 : MI->getOperand(0).isReg() &&
24540 3 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24541 3 : MI->getOperand(1).getReg() == AArch64::XZR &&
24542 4 : MI->getOperand(2).isReg() &&
24543 2 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
24544 5 : MI->getOperand(3).isImm() &&
24545 2 : MI->getOperand(3).getImm() == 0) {
24546 : // (SUBSXrs GPR64:$dst, XZR, GPR64:$src, 0)
24547 : AsmString = "negs $\x01, $\x03";
24548 : break;
24549 : }
24550 2 : if (MI->getNumOperands() == 4 &&
24551 4 : MI->getOperand(0).isReg() &&
24552 2 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24553 2 : MI->getOperand(1).getReg() == AArch64::XZR &&
24554 4 : MI->getOperand(2).isReg() &&
24555 1 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
24556 : // (SUBSXrs GPR64:$dst, XZR, GPR64:$src, arith_shift64:$shift)
24557 : AsmString = "negs $\x01, $\x03$\xFF\x04\x02";
24558 : break;
24559 : }
24560 1 : if (MI->getNumOperands() == 4 &&
24561 2 : MI->getOperand(0).isReg() &&
24562 1 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24563 2 : MI->getOperand(1).isReg() &&
24564 1 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
24565 2 : MI->getOperand(2).isReg() &&
24566 1 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
24567 2 : MI->getOperand(3).isImm() &&
24568 1 : MI->getOperand(3).getImm() == 0) {
24569 : // (SUBSXrs GPR64:$dst, GPR64:$src1, GPR64:$src2, 0)
24570 : AsmString = "subs $\x01, $\x02, $\x03";
24571 : break;
24572 : }
24573 : return false;
24574 : case AArch64::SUBSXrx:
24575 2 : if (MI->getNumOperands() == 4 &&
24576 2 : MI->getOperand(0).getReg() == AArch64::XZR &&
24577 4 : MI->getOperand(1).isReg() &&
24578 2 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
24579 6 : MI->getOperand(2).isReg() &&
24580 2 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
24581 : // (SUBSXrx XZR, GPR64sp:$src1, GPR32:$src2, arith_extend:$sh)
24582 : AsmString = "cmp $\x02, $\x03$\xFF\x04\x03";
24583 : break;
24584 : }
24585 : return false;
24586 : case AArch64::SUBSXrx64:
24587 1 : if (MI->getNumOperands() == 4 &&
24588 1 : MI->getOperand(0).getReg() == AArch64::XZR &&
24589 1 : MI->getOperand(1).isReg() &&
24590 1 : MRI.getRegClass(AArch64::GPR64sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
24591 0 : MI->getOperand(2).isReg() &&
24592 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
24593 1 : MI->getOperand(3).isImm() &&
24594 0 : MI->getOperand(3).getImm() == 24) {
24595 : // (SUBSXrx64 XZR, GPR64sponly:$src1, GPR64:$src2, 24)
24596 : AsmString = "cmp $\x02, $\x03";
24597 : break;
24598 : }
24599 1 : if (MI->getNumOperands() == 4 &&
24600 1 : MI->getOperand(0).getReg() == AArch64::XZR &&
24601 2 : MI->getOperand(1).isReg() &&
24602 1 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
24603 3 : MI->getOperand(2).isReg() &&
24604 1 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
24605 : // (SUBSXrx64 XZR, GPR64sp:$src1, GPR64:$src2, arith_extendlsl64:$sh)
24606 : AsmString = "cmp $\x02, $\x03$\xFF\x04\x03";
24607 : break;
24608 : }
24609 0 : if (MI->getNumOperands() == 4 &&
24610 0 : MI->getOperand(0).isReg() &&
24611 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24612 0 : MI->getOperand(1).isReg() &&
24613 0 : MRI.getRegClass(AArch64::GPR64sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
24614 0 : MI->getOperand(2).isReg() &&
24615 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
24616 0 : MI->getOperand(3).isImm() &&
24617 0 : MI->getOperand(3).getImm() == 24) {
24618 : // (SUBSXrx64 GPR64:$dst, GPR64sponly:$src1, GPR64:$src2, 24)
24619 : AsmString = "subs $\x01, $\x02, $\x03";
24620 : break;
24621 : }
24622 : return false;
24623 : case AArch64::SUBWrs:
24624 34 : if (MI->getNumOperands() == 4 &&
24625 68 : MI->getOperand(0).isReg() &&
24626 34 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24627 34 : MI->getOperand(1).getReg() == AArch64::WZR &&
24628 12 : MI->getOperand(2).isReg() &&
24629 6 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
24630 40 : MI->getOperand(3).isImm() &&
24631 6 : MI->getOperand(3).getImm() == 0) {
24632 : // (SUBWrs GPR32:$dst, WZR, GPR32:$src, 0)
24633 : AsmString = "neg $\x01, $\x03";
24634 : break;
24635 : }
24636 33 : if (MI->getNumOperands() == 4 &&
24637 66 : MI->getOperand(0).isReg() &&
24638 33 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24639 33 : MI->getOperand(1).getReg() == AArch64::WZR &&
24640 43 : MI->getOperand(2).isReg() &&
24641 5 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
24642 : // (SUBWrs GPR32:$dst, WZR, GPR32:$src, arith_shift32:$shift)
24643 : AsmString = "neg $\x01, $\x03$\xFF\x04\x02";
24644 : break;
24645 : }
24646 28 : if (MI->getNumOperands() == 4 &&
24647 56 : MI->getOperand(0).isReg() &&
24648 28 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24649 56 : MI->getOperand(1).isReg() &&
24650 28 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
24651 56 : MI->getOperand(2).isReg() &&
24652 28 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
24653 56 : MI->getOperand(3).isImm() &&
24654 28 : MI->getOperand(3).getImm() == 0) {
24655 : // (SUBWrs GPR32:$dst, GPR32:$src1, GPR32:$src2, 0)
24656 : AsmString = "sub $\x01, $\x02, $\x03";
24657 : break;
24658 : }
24659 : return false;
24660 : case AArch64::SUBWrx:
24661 0 : if (MI->getNumOperands() == 4 &&
24662 0 : MI->getOperand(0).isReg() &&
24663 0 : MRI.getRegClass(AArch64::GPR32sponlyRegClassID).contains(MI->getOperand(0).getReg()) &&
24664 0 : MI->getOperand(1).isReg() &&
24665 0 : MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(1).getReg()) &&
24666 0 : MI->getOperand(2).isReg() &&
24667 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
24668 0 : MI->getOperand(3).isImm() &&
24669 0 : MI->getOperand(3).getImm() == 16) {
24670 : // (SUBWrx GPR32sponly:$dst, GPR32sp:$src1, GPR32:$src2, 16)
24671 : AsmString = "sub $\x01, $\x02, $\x03";
24672 : break;
24673 : }
24674 0 : if (MI->getNumOperands() == 4 &&
24675 0 : MI->getOperand(0).isReg() &&
24676 0 : MRI.getRegClass(AArch64::GPR32spRegClassID).contains(MI->getOperand(0).getReg()) &&
24677 0 : MI->getOperand(1).isReg() &&
24678 0 : MRI.getRegClass(AArch64::GPR32sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
24679 0 : MI->getOperand(2).isReg() &&
24680 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
24681 0 : MI->getOperand(3).isImm() &&
24682 0 : MI->getOperand(3).getImm() == 16) {
24683 : // (SUBWrx GPR32sp:$dst, GPR32sponly:$src1, GPR32:$src2, 16)
24684 : AsmString = "sub $\x01, $\x02, $\x03";
24685 : break;
24686 : }
24687 : return false;
24688 : case AArch64::SUBXrs:
24689 28 : if (MI->getNumOperands() == 4 &&
24690 56 : MI->getOperand(0).isReg() &&
24691 28 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24692 28 : MI->getOperand(1).getReg() == AArch64::XZR &&
24693 12 : MI->getOperand(2).isReg() &&
24694 6 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
24695 34 : MI->getOperand(3).isImm() &&
24696 6 : MI->getOperand(3).getImm() == 0) {
24697 : // (SUBXrs GPR64:$dst, XZR, GPR64:$src, 0)
24698 : AsmString = "neg $\x01, $\x03";
24699 : break;
24700 : }
24701 27 : if (MI->getNumOperands() == 4 &&
24702 54 : MI->getOperand(0).isReg() &&
24703 27 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24704 27 : MI->getOperand(1).getReg() == AArch64::XZR &&
24705 37 : MI->getOperand(2).isReg() &&
24706 5 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
24707 : // (SUBXrs GPR64:$dst, XZR, GPR64:$src, arith_shift64:$shift)
24708 : AsmString = "neg $\x01, $\x03$\xFF\x04\x02";
24709 : break;
24710 : }
24711 22 : if (MI->getNumOperands() == 4 &&
24712 44 : MI->getOperand(0).isReg() &&
24713 22 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24714 44 : MI->getOperand(1).isReg() &&
24715 22 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
24716 44 : MI->getOperand(2).isReg() &&
24717 22 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
24718 44 : MI->getOperand(3).isImm() &&
24719 22 : MI->getOperand(3).getImm() == 0) {
24720 : // (SUBXrs GPR64:$dst, GPR64:$src1, GPR64:$src2, 0)
24721 : AsmString = "sub $\x01, $\x02, $\x03";
24722 : break;
24723 : }
24724 : return false;
24725 : case AArch64::SUBXrx64:
24726 0 : if (MI->getNumOperands() == 4 &&
24727 0 : MI->getOperand(0).isReg() &&
24728 0 : MRI.getRegClass(AArch64::GPR64sponlyRegClassID).contains(MI->getOperand(0).getReg()) &&
24729 0 : MI->getOperand(1).isReg() &&
24730 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(1).getReg()) &&
24731 0 : MI->getOperand(2).isReg() &&
24732 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
24733 0 : MI->getOperand(3).isImm() &&
24734 0 : MI->getOperand(3).getImm() == 24) {
24735 : // (SUBXrx64 GPR64sponly:$dst, GPR64sp:$src1, GPR64:$src2, 24)
24736 : AsmString = "sub $\x01, $\x02, $\x03";
24737 : break;
24738 : }
24739 0 : if (MI->getNumOperands() == 4 &&
24740 0 : MI->getOperand(0).isReg() &&
24741 0 : MRI.getRegClass(AArch64::GPR64spRegClassID).contains(MI->getOperand(0).getReg()) &&
24742 0 : MI->getOperand(1).isReg() &&
24743 0 : MRI.getRegClass(AArch64::GPR64sponlyRegClassID).contains(MI->getOperand(1).getReg()) &&
24744 0 : MI->getOperand(2).isReg() &&
24745 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(2).getReg()) &&
24746 0 : MI->getOperand(3).isImm() &&
24747 0 : MI->getOperand(3).getImm() == 24) {
24748 : // (SUBXrx64 GPR64sp:$dst, GPR64sponly:$src1, GPR64:$src2, 24)
24749 : AsmString = "sub $\x01, $\x02, $\x03";
24750 : break;
24751 : }
24752 : return false;
24753 : case AArch64::SYSxt:
24754 0 : if (MI->getNumOperands() == 5 &&
24755 0 : MI->getOperand(4).getReg() == AArch64::XZR) {
24756 : // (SYSxt imm0_7:$op1, sys_cr_op:$Cn, sys_cr_op:$Cm, imm0_7:$op2, XZR)
24757 : AsmString = "sys $\x01, $\xFF\x02\x36, $\xFF\x03\x36, $\x04";
24758 : break;
24759 : }
24760 : return false;
24761 : case AArch64::UBFMWri:
24762 0 : if (MI->getNumOperands() == 4 &&
24763 0 : MI->getOperand(0).isReg() &&
24764 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24765 0 : MI->getOperand(1).isReg() &&
24766 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
24767 0 : MI->getOperand(3).isImm() &&
24768 0 : MI->getOperand(3).getImm() == 31) {
24769 : // (UBFMWri GPR32:$dst, GPR32:$src, imm0_31:$shift, 31)
24770 : AsmString = "lsr $\x01, $\x02, $\x03";
24771 : break;
24772 : }
24773 0 : if (MI->getNumOperands() == 4 &&
24774 0 : MI->getOperand(0).isReg() &&
24775 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24776 0 : MI->getOperand(1).isReg() &&
24777 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
24778 0 : MI->getOperand(2).isImm() &&
24779 0 : MI->getOperand(2).getImm() == 0 &&
24780 0 : MI->getOperand(3).isImm() &&
24781 0 : MI->getOperand(3).getImm() == 7) {
24782 : // (UBFMWri GPR32:$dst, GPR32:$src, 0, 7)
24783 : AsmString = "uxtb $\x01, $\x02";
24784 : break;
24785 : }
24786 0 : if (MI->getNumOperands() == 4 &&
24787 0 : MI->getOperand(0).isReg() &&
24788 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24789 0 : MI->getOperand(1).isReg() &&
24790 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
24791 0 : MI->getOperand(2).isImm() &&
24792 0 : MI->getOperand(2).getImm() == 0 &&
24793 0 : MI->getOperand(3).isImm() &&
24794 0 : MI->getOperand(3).getImm() == 15) {
24795 : // (UBFMWri GPR32:$dst, GPR32:$src, 0, 15)
24796 : AsmString = "uxth $\x01, $\x02";
24797 : break;
24798 : }
24799 : return false;
24800 : case AArch64::UBFMXri:
24801 0 : if (MI->getNumOperands() == 4 &&
24802 0 : MI->getOperand(0).isReg() &&
24803 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24804 0 : MI->getOperand(1).isReg() &&
24805 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
24806 0 : MI->getOperand(3).isImm() &&
24807 0 : MI->getOperand(3).getImm() == 63) {
24808 : // (UBFMXri GPR64:$dst, GPR64:$src, imm0_63:$shift, 63)
24809 : AsmString = "lsr $\x01, $\x02, $\x03";
24810 : break;
24811 : }
24812 0 : if (MI->getNumOperands() == 4 &&
24813 0 : MI->getOperand(0).isReg() &&
24814 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24815 0 : MI->getOperand(1).isReg() &&
24816 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
24817 0 : MI->getOperand(2).isImm() &&
24818 0 : MI->getOperand(2).getImm() == 0 &&
24819 0 : MI->getOperand(3).isImm() &&
24820 0 : MI->getOperand(3).getImm() == 7) {
24821 : // (UBFMXri GPR64:$dst, GPR64:$src, 0, 7)
24822 : AsmString = "uxtb $\x01, $\x02";
24823 : break;
24824 : }
24825 0 : if (MI->getNumOperands() == 4 &&
24826 0 : MI->getOperand(0).isReg() &&
24827 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24828 0 : MI->getOperand(1).isReg() &&
24829 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
24830 0 : MI->getOperand(2).isImm() &&
24831 0 : MI->getOperand(2).getImm() == 0 &&
24832 0 : MI->getOperand(3).isImm() &&
24833 0 : MI->getOperand(3).getImm() == 15) {
24834 : // (UBFMXri GPR64:$dst, GPR64:$src, 0, 15)
24835 : AsmString = "uxth $\x01, $\x02";
24836 : break;
24837 : }
24838 0 : if (MI->getNumOperands() == 4 &&
24839 0 : MI->getOperand(0).isReg() &&
24840 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24841 0 : MI->getOperand(1).isReg() &&
24842 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
24843 0 : MI->getOperand(2).isImm() &&
24844 0 : MI->getOperand(2).getImm() == 0 &&
24845 0 : MI->getOperand(3).isImm() &&
24846 0 : MI->getOperand(3).getImm() == 31) {
24847 : // (UBFMXri GPR64:$dst, GPR64:$src, 0, 31)
24848 : AsmString = "uxtw $\x01, $\x02";
24849 : break;
24850 : }
24851 : return false;
24852 : case AArch64::UMADDLrrr:
24853 3 : if (MI->getNumOperands() == 4 &&
24854 6 : MI->getOperand(0).isReg() &&
24855 3 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24856 6 : MI->getOperand(1).isReg() &&
24857 3 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
24858 6 : MI->getOperand(2).isReg() &&
24859 6 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
24860 3 : MI->getOperand(3).getReg() == AArch64::XZR) {
24861 : // (UMADDLrrr GPR64:$dst, GPR32:$src1, GPR32:$src2, XZR)
24862 : AsmString = "umull $\x01, $\x02, $\x03";
24863 : break;
24864 : }
24865 : return false;
24866 : case AArch64::UMOVvi32:
24867 8 : if (MI->getNumOperands() == 3 &&
24868 16 : MI->getOperand(0).isReg() &&
24869 8 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24870 16 : MI->getOperand(1).isReg() &&
24871 24 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
24872 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
24873 : // (UMOVvi32 GPR32:$dst, V128:$src, VectorIndexS:$idx)
24874 : AsmString = "mov.s $\x01, $\xFF\x02\x0C$\xFF\x03\x19";
24875 : break;
24876 : }
24877 : return false;
24878 : case AArch64::UMOVvi64:
24879 9 : if (MI->getNumOperands() == 3 &&
24880 18 : MI->getOperand(0).isReg() &&
24881 9 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24882 18 : MI->getOperand(1).isReg() &&
24883 27 : MRI.getRegClass(AArch64::FPR128RegClassID).contains(MI->getOperand(1).getReg()) &&
24884 : STI.getFeatureBits()[AArch64::FeatureNEON]) {
24885 : // (UMOVvi64 GPR64:$dst, V128:$src, VectorIndexD:$idx)
24886 : AsmString = "mov.d $\x01, $\xFF\x02\x0C$\xFF\x03\x19";
24887 : break;
24888 : }
24889 : return false;
24890 : case AArch64::UMSUBLrrr:
24891 3 : if (MI->getNumOperands() == 4 &&
24892 6 : MI->getOperand(0).isReg() &&
24893 3 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24894 6 : MI->getOperand(1).isReg() &&
24895 3 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
24896 6 : MI->getOperand(2).isReg() &&
24897 6 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(2).getReg()) &&
24898 3 : MI->getOperand(3).getReg() == AArch64::XZR) {
24899 : // (UMSUBLrrr GPR64:$dst, GPR32:$src1, GPR32:$src2, XZR)
24900 : AsmString = "umnegl $\x01, $\x02, $\x03";
24901 : break;
24902 : }
24903 : return false;
24904 : case AArch64::UQDECB_WPiI:
24905 0 : if (MI->getNumOperands() == 4 &&
24906 0 : MI->getOperand(0).isReg() &&
24907 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24908 0 : MI->getOperand(2).isImm() &&
24909 0 : MI->getOperand(2).getImm() == 31 &&
24910 0 : MI->getOperand(3).isImm() &&
24911 0 : MI->getOperand(3).getImm() == 1 &&
24912 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
24913 : // (UQDECB_WPiI GPR32z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
24914 : AsmString = "uqdecb $\x01";
24915 : break;
24916 : }
24917 0 : if (MI->getNumOperands() == 4 &&
24918 0 : MI->getOperand(0).isReg() &&
24919 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24920 0 : MI->getOperand(3).isImm() &&
24921 0 : MI->getOperand(3).getImm() == 1 &&
24922 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
24923 : // (UQDECB_WPiI GPR32z:$Rdn, sve_pred_enum:$pattern, 1)
24924 : AsmString = "uqdecb $\x01, $\xFF\x03\x0E";
24925 : break;
24926 : }
24927 : return false;
24928 : case AArch64::UQDECB_XPiI:
24929 0 : if (MI->getNumOperands() == 4 &&
24930 0 : MI->getOperand(0).isReg() &&
24931 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24932 0 : MI->getOperand(2).isImm() &&
24933 0 : MI->getOperand(2).getImm() == 31 &&
24934 0 : MI->getOperand(3).isImm() &&
24935 0 : MI->getOperand(3).getImm() == 1 &&
24936 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
24937 : // (UQDECB_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
24938 : AsmString = "uqdecb $\x01";
24939 : break;
24940 : }
24941 0 : if (MI->getNumOperands() == 4 &&
24942 0 : MI->getOperand(0).isReg() &&
24943 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24944 0 : MI->getOperand(3).isImm() &&
24945 0 : MI->getOperand(3).getImm() == 1 &&
24946 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
24947 : // (UQDECB_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
24948 : AsmString = "uqdecb $\x01, $\xFF\x03\x0E";
24949 : break;
24950 : }
24951 : return false;
24952 : case AArch64::UQDECD_WPiI:
24953 0 : if (MI->getNumOperands() == 4 &&
24954 0 : MI->getOperand(0).isReg() &&
24955 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24956 0 : MI->getOperand(2).isImm() &&
24957 0 : MI->getOperand(2).getImm() == 31 &&
24958 0 : MI->getOperand(3).isImm() &&
24959 0 : MI->getOperand(3).getImm() == 1 &&
24960 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
24961 : // (UQDECD_WPiI GPR32z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
24962 : AsmString = "uqdecd $\x01";
24963 : break;
24964 : }
24965 0 : if (MI->getNumOperands() == 4 &&
24966 0 : MI->getOperand(0).isReg() &&
24967 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
24968 0 : MI->getOperand(3).isImm() &&
24969 0 : MI->getOperand(3).getImm() == 1 &&
24970 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
24971 : // (UQDECD_WPiI GPR32z:$Rdn, sve_pred_enum:$pattern, 1)
24972 : AsmString = "uqdecd $\x01, $\xFF\x03\x0E";
24973 : break;
24974 : }
24975 : return false;
24976 : case AArch64::UQDECD_XPiI:
24977 0 : if (MI->getNumOperands() == 4 &&
24978 0 : MI->getOperand(0).isReg() &&
24979 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24980 0 : MI->getOperand(2).isImm() &&
24981 0 : MI->getOperand(2).getImm() == 31 &&
24982 0 : MI->getOperand(3).isImm() &&
24983 0 : MI->getOperand(3).getImm() == 1 &&
24984 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
24985 : // (UQDECD_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
24986 : AsmString = "uqdecd $\x01";
24987 : break;
24988 : }
24989 0 : if (MI->getNumOperands() == 4 &&
24990 0 : MI->getOperand(0).isReg() &&
24991 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
24992 0 : MI->getOperand(3).isImm() &&
24993 0 : MI->getOperand(3).getImm() == 1 &&
24994 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
24995 : // (UQDECD_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
24996 : AsmString = "uqdecd $\x01, $\xFF\x03\x0E";
24997 : break;
24998 : }
24999 : return false;
25000 : case AArch64::UQDECD_ZPiI:
25001 0 : if (MI->getNumOperands() == 4 &&
25002 0 : MI->getOperand(0).isReg() &&
25003 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
25004 0 : MI->getOperand(2).isImm() &&
25005 0 : MI->getOperand(2).getImm() == 31 &&
25006 0 : MI->getOperand(3).isImm() &&
25007 0 : MI->getOperand(3).getImm() == 1 &&
25008 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
25009 : // (UQDECD_ZPiI ZPR64:$Zdn, { 1, 1, 1, 1, 1 }, 1)
25010 : AsmString = "uqdecd $\xFF\x01\x10";
25011 : break;
25012 : }
25013 0 : if (MI->getNumOperands() == 4 &&
25014 0 : MI->getOperand(0).isReg() &&
25015 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
25016 0 : MI->getOperand(3).isImm() &&
25017 0 : MI->getOperand(3).getImm() == 1 &&
25018 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
25019 : // (UQDECD_ZPiI ZPR64:$Zdn, sve_pred_enum:$pattern, 1)
25020 : AsmString = "uqdecd $\xFF\x01\x10, $\xFF\x03\x0E";
25021 : break;
25022 : }
25023 : return false;
25024 : case AArch64::UQDECH_WPiI:
25025 0 : if (MI->getNumOperands() == 4 &&
25026 0 : MI->getOperand(0).isReg() &&
25027 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
25028 0 : MI->getOperand(2).isImm() &&
25029 0 : MI->getOperand(2).getImm() == 31 &&
25030 0 : MI->getOperand(3).isImm() &&
25031 0 : MI->getOperand(3).getImm() == 1 &&
25032 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
25033 : // (UQDECH_WPiI GPR32z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
25034 : AsmString = "uqdech $\x01";
25035 : break;
25036 : }
25037 0 : if (MI->getNumOperands() == 4 &&
25038 0 : MI->getOperand(0).isReg() &&
25039 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
25040 0 : MI->getOperand(3).isImm() &&
25041 0 : MI->getOperand(3).getImm() == 1 &&
25042 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
25043 : // (UQDECH_WPiI GPR32z:$Rdn, sve_pred_enum:$pattern, 1)
25044 : AsmString = "uqdech $\x01, $\xFF\x03\x0E";
25045 : break;
25046 : }
25047 : return false;
25048 : case AArch64::UQDECH_XPiI:
25049 0 : if (MI->getNumOperands() == 4 &&
25050 0 : MI->getOperand(0).isReg() &&
25051 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
25052 0 : MI->getOperand(2).isImm() &&
25053 0 : MI->getOperand(2).getImm() == 31 &&
25054 0 : MI->getOperand(3).isImm() &&
25055 0 : MI->getOperand(3).getImm() == 1 &&
25056 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
25057 : // (UQDECH_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
25058 : AsmString = "uqdech $\x01";
25059 : break;
25060 : }
25061 0 : if (MI->getNumOperands() == 4 &&
25062 0 : MI->getOperand(0).isReg() &&
25063 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
25064 0 : MI->getOperand(3).isImm() &&
25065 0 : MI->getOperand(3).getImm() == 1 &&
25066 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
25067 : // (UQDECH_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
25068 : AsmString = "uqdech $\x01, $\xFF\x03\x0E";
25069 : break;
25070 : }
25071 : return false;
25072 : case AArch64::UQDECH_ZPiI:
25073 0 : if (MI->getNumOperands() == 4 &&
25074 0 : MI->getOperand(0).isReg() &&
25075 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
25076 0 : MI->getOperand(2).isImm() &&
25077 0 : MI->getOperand(2).getImm() == 31 &&
25078 0 : MI->getOperand(3).isImm() &&
25079 0 : MI->getOperand(3).getImm() == 1 &&
25080 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
25081 : // (UQDECH_ZPiI ZPR16:$Zdn, { 1, 1, 1, 1, 1 }, 1)
25082 : AsmString = "uqdech $\xFF\x01\x09";
25083 : break;
25084 : }
25085 0 : if (MI->getNumOperands() == 4 &&
25086 0 : MI->getOperand(0).isReg() &&
25087 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
25088 0 : MI->getOperand(3).isImm() &&
25089 0 : MI->getOperand(3).getImm() == 1 &&
25090 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
25091 : // (UQDECH_ZPiI ZPR16:$Zdn, sve_pred_enum:$pattern, 1)
25092 : AsmString = "uqdech $\xFF\x01\x09, $\xFF\x03\x0E";
25093 : break;
25094 : }
25095 : return false;
25096 : case AArch64::UQDECW_WPiI:
25097 0 : if (MI->getNumOperands() == 4 &&
25098 0 : MI->getOperand(0).isReg() &&
25099 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
25100 0 : MI->getOperand(2).isImm() &&
25101 0 : MI->getOperand(2).getImm() == 31 &&
25102 0 : MI->getOperand(3).isImm() &&
25103 0 : MI->getOperand(3).getImm() == 1 &&
25104 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
25105 : // (UQDECW_WPiI GPR32z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
25106 : AsmString = "uqdecw $\x01";
25107 : break;
25108 : }
25109 0 : if (MI->getNumOperands() == 4 &&
25110 0 : MI->getOperand(0).isReg() &&
25111 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
25112 0 : MI->getOperand(3).isImm() &&
25113 0 : MI->getOperand(3).getImm() == 1 &&
25114 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
25115 : // (UQDECW_WPiI GPR32z:$Rdn, sve_pred_enum:$pattern, 1)
25116 : AsmString = "uqdecw $\x01, $\xFF\x03\x0E";
25117 : break;
25118 : }
25119 : return false;
25120 : case AArch64::UQDECW_XPiI:
25121 0 : if (MI->getNumOperands() == 4 &&
25122 0 : MI->getOperand(0).isReg() &&
25123 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
25124 0 : MI->getOperand(2).isImm() &&
25125 0 : MI->getOperand(2).getImm() == 31 &&
25126 0 : MI->getOperand(3).isImm() &&
25127 0 : MI->getOperand(3).getImm() == 1 &&
25128 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
25129 : // (UQDECW_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
25130 : AsmString = "uqdecw $\x01";
25131 : break;
25132 : }
25133 0 : if (MI->getNumOperands() == 4 &&
25134 0 : MI->getOperand(0).isReg() &&
25135 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
25136 0 : MI->getOperand(3).isImm() &&
25137 0 : MI->getOperand(3).getImm() == 1 &&
25138 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
25139 : // (UQDECW_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
25140 : AsmString = "uqdecw $\x01, $\xFF\x03\x0E";
25141 : break;
25142 : }
25143 : return false;
25144 : case AArch64::UQDECW_ZPiI:
25145 0 : if (MI->getNumOperands() == 4 &&
25146 0 : MI->getOperand(0).isReg() &&
25147 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
25148 0 : MI->getOperand(2).isImm() &&
25149 0 : MI->getOperand(2).getImm() == 31 &&
25150 0 : MI->getOperand(3).isImm() &&
25151 0 : MI->getOperand(3).getImm() == 1 &&
25152 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
25153 : // (UQDECW_ZPiI ZPR32:$Zdn, { 1, 1, 1, 1, 1 }, 1)
25154 : AsmString = "uqdecw $\xFF\x01\x0B";
25155 : break;
25156 : }
25157 0 : if (MI->getNumOperands() == 4 &&
25158 0 : MI->getOperand(0).isReg() &&
25159 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
25160 0 : MI->getOperand(3).isImm() &&
25161 0 : MI->getOperand(3).getImm() == 1 &&
25162 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
25163 : // (UQDECW_ZPiI ZPR32:$Zdn, sve_pred_enum:$pattern, 1)
25164 : AsmString = "uqdecw $\xFF\x01\x0B, $\xFF\x03\x0E";
25165 : break;
25166 : }
25167 : return false;
25168 : case AArch64::UQINCB_WPiI:
25169 0 : if (MI->getNumOperands() == 4 &&
25170 0 : MI->getOperand(0).isReg() &&
25171 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
25172 0 : MI->getOperand(2).isImm() &&
25173 0 : MI->getOperand(2).getImm() == 31 &&
25174 0 : MI->getOperand(3).isImm() &&
25175 0 : MI->getOperand(3).getImm() == 1 &&
25176 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
25177 : // (UQINCB_WPiI GPR32z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
25178 : AsmString = "uqincb $\x01";
25179 : break;
25180 : }
25181 0 : if (MI->getNumOperands() == 4 &&
25182 0 : MI->getOperand(0).isReg() &&
25183 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
25184 0 : MI->getOperand(3).isImm() &&
25185 0 : MI->getOperand(3).getImm() == 1 &&
25186 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
25187 : // (UQINCB_WPiI GPR32z:$Rdn, sve_pred_enum:$pattern, 1)
25188 : AsmString = "uqincb $\x01, $\xFF\x03\x0E";
25189 : break;
25190 : }
25191 : return false;
25192 : case AArch64::UQINCB_XPiI:
25193 0 : if (MI->getNumOperands() == 4 &&
25194 0 : MI->getOperand(0).isReg() &&
25195 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
25196 0 : MI->getOperand(2).isImm() &&
25197 0 : MI->getOperand(2).getImm() == 31 &&
25198 0 : MI->getOperand(3).isImm() &&
25199 0 : MI->getOperand(3).getImm() == 1 &&
25200 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
25201 : // (UQINCB_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
25202 : AsmString = "uqincb $\x01";
25203 : break;
25204 : }
25205 0 : if (MI->getNumOperands() == 4 &&
25206 0 : MI->getOperand(0).isReg() &&
25207 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
25208 0 : MI->getOperand(3).isImm() &&
25209 0 : MI->getOperand(3).getImm() == 1 &&
25210 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
25211 : // (UQINCB_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
25212 : AsmString = "uqincb $\x01, $\xFF\x03\x0E";
25213 : break;
25214 : }
25215 : return false;
25216 : case AArch64::UQINCD_WPiI:
25217 0 : if (MI->getNumOperands() == 4 &&
25218 0 : MI->getOperand(0).isReg() &&
25219 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
25220 0 : MI->getOperand(2).isImm() &&
25221 0 : MI->getOperand(2).getImm() == 31 &&
25222 0 : MI->getOperand(3).isImm() &&
25223 0 : MI->getOperand(3).getImm() == 1 &&
25224 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
25225 : // (UQINCD_WPiI GPR32z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
25226 : AsmString = "uqincd $\x01";
25227 : break;
25228 : }
25229 0 : if (MI->getNumOperands() == 4 &&
25230 0 : MI->getOperand(0).isReg() &&
25231 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
25232 0 : MI->getOperand(3).isImm() &&
25233 0 : MI->getOperand(3).getImm() == 1 &&
25234 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
25235 : // (UQINCD_WPiI GPR32z:$Rdn, sve_pred_enum:$pattern, 1)
25236 : AsmString = "uqincd $\x01, $\xFF\x03\x0E";
25237 : break;
25238 : }
25239 : return false;
25240 : case AArch64::UQINCD_XPiI:
25241 0 : if (MI->getNumOperands() == 4 &&
25242 0 : MI->getOperand(0).isReg() &&
25243 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
25244 0 : MI->getOperand(2).isImm() &&
25245 0 : MI->getOperand(2).getImm() == 31 &&
25246 0 : MI->getOperand(3).isImm() &&
25247 0 : MI->getOperand(3).getImm() == 1 &&
25248 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
25249 : // (UQINCD_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
25250 : AsmString = "uqincd $\x01";
25251 : break;
25252 : }
25253 0 : if (MI->getNumOperands() == 4 &&
25254 0 : MI->getOperand(0).isReg() &&
25255 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
25256 0 : MI->getOperand(3).isImm() &&
25257 0 : MI->getOperand(3).getImm() == 1 &&
25258 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
25259 : // (UQINCD_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
25260 : AsmString = "uqincd $\x01, $\xFF\x03\x0E";
25261 : break;
25262 : }
25263 : return false;
25264 : case AArch64::UQINCD_ZPiI:
25265 0 : if (MI->getNumOperands() == 4 &&
25266 0 : MI->getOperand(0).isReg() &&
25267 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
25268 0 : MI->getOperand(2).isImm() &&
25269 0 : MI->getOperand(2).getImm() == 31 &&
25270 0 : MI->getOperand(3).isImm() &&
25271 0 : MI->getOperand(3).getImm() == 1 &&
25272 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
25273 : // (UQINCD_ZPiI ZPR64:$Zdn, { 1, 1, 1, 1, 1 }, 1)
25274 : AsmString = "uqincd $\xFF\x01\x10";
25275 : break;
25276 : }
25277 0 : if (MI->getNumOperands() == 4 &&
25278 0 : MI->getOperand(0).isReg() &&
25279 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
25280 0 : MI->getOperand(3).isImm() &&
25281 0 : MI->getOperand(3).getImm() == 1 &&
25282 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
25283 : // (UQINCD_ZPiI ZPR64:$Zdn, sve_pred_enum:$pattern, 1)
25284 : AsmString = "uqincd $\xFF\x01\x10, $\xFF\x03\x0E";
25285 : break;
25286 : }
25287 : return false;
25288 : case AArch64::UQINCH_WPiI:
25289 0 : if (MI->getNumOperands() == 4 &&
25290 0 : MI->getOperand(0).isReg() &&
25291 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
25292 0 : MI->getOperand(2).isImm() &&
25293 0 : MI->getOperand(2).getImm() == 31 &&
25294 0 : MI->getOperand(3).isImm() &&
25295 0 : MI->getOperand(3).getImm() == 1 &&
25296 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
25297 : // (UQINCH_WPiI GPR32z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
25298 : AsmString = "uqinch $\x01";
25299 : break;
25300 : }
25301 0 : if (MI->getNumOperands() == 4 &&
25302 0 : MI->getOperand(0).isReg() &&
25303 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
25304 0 : MI->getOperand(3).isImm() &&
25305 0 : MI->getOperand(3).getImm() == 1 &&
25306 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
25307 : // (UQINCH_WPiI GPR32z:$Rdn, sve_pred_enum:$pattern, 1)
25308 : AsmString = "uqinch $\x01, $\xFF\x03\x0E";
25309 : break;
25310 : }
25311 : return false;
25312 : case AArch64::UQINCH_XPiI:
25313 0 : if (MI->getNumOperands() == 4 &&
25314 0 : MI->getOperand(0).isReg() &&
25315 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
25316 0 : MI->getOperand(2).isImm() &&
25317 0 : MI->getOperand(2).getImm() == 31 &&
25318 0 : MI->getOperand(3).isImm() &&
25319 0 : MI->getOperand(3).getImm() == 1 &&
25320 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
25321 : // (UQINCH_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
25322 : AsmString = "uqinch $\x01";
25323 : break;
25324 : }
25325 0 : if (MI->getNumOperands() == 4 &&
25326 0 : MI->getOperand(0).isReg() &&
25327 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
25328 0 : MI->getOperand(3).isImm() &&
25329 0 : MI->getOperand(3).getImm() == 1 &&
25330 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
25331 : // (UQINCH_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
25332 : AsmString = "uqinch $\x01, $\xFF\x03\x0E";
25333 : break;
25334 : }
25335 : return false;
25336 : case AArch64::UQINCH_ZPiI:
25337 0 : if (MI->getNumOperands() == 4 &&
25338 0 : MI->getOperand(0).isReg() &&
25339 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
25340 0 : MI->getOperand(2).isImm() &&
25341 0 : MI->getOperand(2).getImm() == 31 &&
25342 0 : MI->getOperand(3).isImm() &&
25343 0 : MI->getOperand(3).getImm() == 1 &&
25344 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
25345 : // (UQINCH_ZPiI ZPR16:$Zdn, { 1, 1, 1, 1, 1 }, 1)
25346 : AsmString = "uqinch $\xFF\x01\x09";
25347 : break;
25348 : }
25349 0 : if (MI->getNumOperands() == 4 &&
25350 0 : MI->getOperand(0).isReg() &&
25351 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
25352 0 : MI->getOperand(3).isImm() &&
25353 0 : MI->getOperand(3).getImm() == 1 &&
25354 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
25355 : // (UQINCH_ZPiI ZPR16:$Zdn, sve_pred_enum:$pattern, 1)
25356 : AsmString = "uqinch $\xFF\x01\x09, $\xFF\x03\x0E";
25357 : break;
25358 : }
25359 : return false;
25360 : case AArch64::UQINCW_WPiI:
25361 0 : if (MI->getNumOperands() == 4 &&
25362 0 : MI->getOperand(0).isReg() &&
25363 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
25364 0 : MI->getOperand(2).isImm() &&
25365 0 : MI->getOperand(2).getImm() == 31 &&
25366 0 : MI->getOperand(3).isImm() &&
25367 0 : MI->getOperand(3).getImm() == 1 &&
25368 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
25369 : // (UQINCW_WPiI GPR32z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
25370 : AsmString = "uqincw $\x01";
25371 : break;
25372 : }
25373 0 : if (MI->getNumOperands() == 4 &&
25374 0 : MI->getOperand(0).isReg() &&
25375 0 : MRI.getRegClass(AArch64::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
25376 0 : MI->getOperand(3).isImm() &&
25377 0 : MI->getOperand(3).getImm() == 1 &&
25378 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
25379 : // (UQINCW_WPiI GPR32z:$Rdn, sve_pred_enum:$pattern, 1)
25380 : AsmString = "uqincw $\x01, $\xFF\x03\x0E";
25381 : break;
25382 : }
25383 : return false;
25384 : case AArch64::UQINCW_XPiI:
25385 0 : if (MI->getNumOperands() == 4 &&
25386 0 : MI->getOperand(0).isReg() &&
25387 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
25388 0 : MI->getOperand(2).isImm() &&
25389 0 : MI->getOperand(2).getImm() == 31 &&
25390 0 : MI->getOperand(3).isImm() &&
25391 0 : MI->getOperand(3).getImm() == 1 &&
25392 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
25393 : // (UQINCW_XPiI GPR64z:$Rdn, { 1, 1, 1, 1, 1 }, 1)
25394 : AsmString = "uqincw $\x01";
25395 : break;
25396 : }
25397 0 : if (MI->getNumOperands() == 4 &&
25398 0 : MI->getOperand(0).isReg() &&
25399 0 : MRI.getRegClass(AArch64::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
25400 0 : MI->getOperand(3).isImm() &&
25401 0 : MI->getOperand(3).getImm() == 1 &&
25402 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
25403 : // (UQINCW_XPiI GPR64z:$Rdn, sve_pred_enum:$pattern, 1)
25404 : AsmString = "uqincw $\x01, $\xFF\x03\x0E";
25405 : break;
25406 : }
25407 : return false;
25408 : case AArch64::UQINCW_ZPiI:
25409 0 : if (MI->getNumOperands() == 4 &&
25410 0 : MI->getOperand(0).isReg() &&
25411 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
25412 0 : MI->getOperand(2).isImm() &&
25413 0 : MI->getOperand(2).getImm() == 31 &&
25414 0 : MI->getOperand(3).isImm() &&
25415 0 : MI->getOperand(3).getImm() == 1 &&
25416 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
25417 : // (UQINCW_ZPiI ZPR32:$Zdn, { 1, 1, 1, 1, 1 }, 1)
25418 : AsmString = "uqincw $\xFF\x01\x0B";
25419 : break;
25420 : }
25421 0 : if (MI->getNumOperands() == 4 &&
25422 0 : MI->getOperand(0).isReg() &&
25423 0 : MRI.getRegClass(AArch64::ZPRRegClassID).contains(MI->getOperand(0).getReg()) &&
25424 0 : MI->getOperand(3).isImm() &&
25425 0 : MI->getOperand(3).getImm() == 1 &&
25426 : STI.getFeatureBits()[AArch64::FeatureSVE]) {
25427 : // (UQINCW_ZPiI ZPR32:$Zdn, sve_pred_enum:$pattern, 1)
25428 : AsmString = "uqincw $\xFF\x01\x0B, $\xFF\x03\x0E";
25429 : break;
25430 : }
25431 : return false;
25432 : }
25433 :
25434 : unsigned I = 0;
25435 39139 : while (AsmString[I] != ' ' && AsmString[I] != '\t' &&
25436 83828 : AsmString[I] != '$' && AsmString[I] != '\0')
25437 33968 : ++I;
25438 10721 : OS << '\t' << StringRef(AsmString, I);
25439 10721 : if (AsmString[I] != '\0') {
25440 5550 : if (AsmString[I] == ' ' || AsmString[I] == '\t') {
25441 : OS << '\t';
25442 5550 : ++I;
25443 : }
25444 : do {
25445 31065 : if (AsmString[I] == '$') {
25446 12439 : ++I;
25447 12439 : if (AsmString[I] == (char)0xff) {
25448 1946 : ++I;
25449 1946 : int OpIdx = AsmString[I++] - 1;
25450 1946 : int PrintMethodIdx = AsmString[I++] - 1;
25451 1946 : printCustomAliasOperand(MI, OpIdx, PrintMethodIdx, STI, OS);
25452 : } else
25453 10493 : printOperand(MI, unsigned(AsmString[I++]) - 1, STI, OS);
25454 : } else {
25455 18626 : OS << AsmString[I++];
25456 : }
25457 31065 : } while (AsmString[I] != '\0');
25458 : }
25459 :
25460 : return true;
25461 : }
25462 :
25463 1946 : void AArch64AppleInstPrinter::printCustomAliasOperand(
25464 : const MCInst *MI, unsigned OpIdx,
25465 : unsigned PrintMethodIdx,
25466 : const MCSubtargetInfo &STI,
25467 : raw_ostream &OS) {
25468 1946 : switch (PrintMethodIdx) {
25469 0 : default:
25470 0 : llvm_unreachable("Unknown PrintMethod kind");
25471 : break;
25472 179 : case 0:
25473 179 : printAddSubImm(MI, OpIdx, STI, OS);
25474 179 : break;
25475 33 : case 1:
25476 33 : printShifter(MI, OpIdx, STI, OS);
25477 33 : break;
25478 19 : case 2:
25479 19 : printArithExtend(MI, OpIdx, STI, OS);
25480 19 : break;
25481 18 : case 3:
25482 18 : printLogicalImm<int32_t>(MI, OpIdx, STI, OS);
25483 18 : break;
25484 3 : case 4:
25485 3 : printLogicalImm<int64_t>(MI, OpIdx, STI, OS);
25486 3 : break;
25487 0 : case 5:
25488 0 : printSVERegOp<'b'>(MI, OpIdx, STI, OS);
25489 0 : break;
25490 0 : case 6:
25491 0 : printSVERegOp<>(MI, OpIdx, STI, OS);
25492 0 : break;
25493 0 : case 7:
25494 0 : printLogicalImm<int8_t>(MI, OpIdx, STI, OS);
25495 0 : break;
25496 0 : case 8:
25497 0 : printSVERegOp<'h'>(MI, OpIdx, STI, OS);
25498 0 : break;
25499 0 : case 9:
25500 0 : printLogicalImm<int16_t>(MI, OpIdx, STI, OS);
25501 0 : break;
25502 0 : case 10:
25503 0 : printSVERegOp<'s'>(MI, OpIdx, STI, OS);
25504 0 : break;
25505 979 : case 11:
25506 979 : printVRegOperand(MI, OpIdx, STI, OS);
25507 979 : break;
25508 0 : case 12:
25509 0 : printImm(MI, OpIdx, STI, OS);
25510 0 : break;
25511 0 : case 13:
25512 0 : printSVEPattern(MI, OpIdx, STI, OS);
25513 0 : break;
25514 0 : case 14:
25515 0 : printImm8OptLsl<int8_t>(MI, OpIdx, STI, OS);
25516 0 : break;
25517 0 : case 15:
25518 0 : printSVERegOp<'d'>(MI, OpIdx, STI, OS);
25519 0 : break;
25520 0 : case 16:
25521 0 : printImm8OptLsl<int64_t>(MI, OpIdx, STI, OS);
25522 0 : break;
25523 0 : case 17:
25524 0 : printImm8OptLsl<int16_t>(MI, OpIdx, STI, OS);
25525 0 : break;
25526 0 : case 18:
25527 0 : printImm8OptLsl<int32_t>(MI, OpIdx, STI, OS);
25528 0 : break;
25529 142 : case 19:
25530 142 : printInverseCondCode(MI, OpIdx, STI, OS);
25531 142 : break;
25532 0 : case 20:
25533 0 : printSVELogicalImm<int16_t>(MI, OpIdx, STI, OS);
25534 0 : break;
25535 0 : case 21:
25536 0 : printSVELogicalImm<int32_t>(MI, OpIdx, STI, OS);
25537 0 : break;
25538 0 : case 22:
25539 0 : printSVELogicalImm<int64_t>(MI, OpIdx, STI, OS);
25540 0 : break;
25541 0 : case 23:
25542 0 : printZPRasFPR<8>(MI, OpIdx, STI, OS);
25543 0 : break;
25544 573 : case 24:
25545 573 : printVectorIndex(MI, OpIdx, STI, OS);
25546 573 : break;
25547 0 : case 25:
25548 0 : printZPRasFPR<64>(MI, OpIdx, STI, OS);
25549 0 : break;
25550 0 : case 26:
25551 0 : printZPRasFPR<16>(MI, OpIdx, STI, OS);
25552 0 : break;
25553 0 : case 27:
25554 0 : printSVERegOp<'q'>(MI, OpIdx, STI, OS);
25555 0 : break;
25556 0 : case 28:
25557 0 : printZPRasFPR<128>(MI, OpIdx, STI, OS);
25558 0 : break;
25559 0 : case 29:
25560 0 : printZPRasFPR<32>(MI, OpIdx, STI, OS);
25561 0 : break;
25562 0 : case 30:
25563 0 : printFPImmOperand(MI, OpIdx, STI, OS);
25564 0 : break;
25565 0 : case 31:
25566 0 : printTypedVectorList<0,'d'>(MI, OpIdx, STI, OS);
25567 0 : break;
25568 0 : case 32:
25569 0 : printTypedVectorList<0,'s'>(MI, OpIdx, STI, OS);
25570 0 : break;
25571 0 : case 33:
25572 0 : printBTIHintOp(MI, OpIdx, STI, OS);
25573 0 : break;
25574 0 : case 34:
25575 0 : printPSBHintOp(MI, OpIdx, STI, OS);
25576 0 : break;
25577 0 : case 35:
25578 0 : printTypedVectorList<0,'h'>(MI, OpIdx, STI, OS);
25579 0 : break;
25580 0 : case 36:
25581 0 : printTypedVectorList<0,'b'>(MI, OpIdx, STI, OS);
25582 0 : break;
25583 0 : case 37:
25584 0 : printTypedVectorList<16, 'b'>(MI, OpIdx, STI, OS);
25585 0 : break;
25586 0 : case 38:
25587 0 : printTypedVectorList<1, 'd'>(MI, OpIdx, STI, OS);
25588 0 : break;
25589 0 : case 39:
25590 0 : printTypedVectorList<2, 'd'>(MI, OpIdx, STI, OS);
25591 0 : break;
25592 0 : case 40:
25593 0 : printTypedVectorList<2, 's'>(MI, OpIdx, STI, OS);
25594 0 : break;
25595 0 : case 41:
25596 0 : printTypedVectorList<4, 'h'>(MI, OpIdx, STI, OS);
25597 0 : break;
25598 0 : case 42:
25599 0 : printTypedVectorList<4, 's'>(MI, OpIdx, STI, OS);
25600 0 : break;
25601 0 : case 43:
25602 0 : printTypedVectorList<8, 'b'>(MI, OpIdx, STI, OS);
25603 0 : break;
25604 0 : case 44:
25605 0 : printTypedVectorList<8, 'h'>(MI, OpIdx, STI, OS);
25606 0 : break;
25607 0 : case 45:
25608 0 : printTypedVectorList<0, 'h'>(MI, OpIdx, STI, OS);
25609 0 : break;
25610 0 : case 46:
25611 0 : printTypedVectorList<0, 's'>(MI, OpIdx, STI, OS);
25612 0 : break;
25613 0 : case 47:
25614 0 : printTypedVectorList<0, 'd'>(MI, OpIdx, STI, OS);
25615 0 : break;
25616 0 : case 48:
25617 0 : printTypedVectorList<0, 'b'>(MI, OpIdx, STI, OS);
25618 0 : break;
25619 0 : case 49:
25620 0 : printImmHex(MI, OpIdx, STI, OS);
25621 0 : break;
25622 0 : case 50:
25623 0 : printPrefetchOp<true>(MI, OpIdx, STI, OS);
25624 0 : break;
25625 0 : case 51:
25626 0 : printPrefetchOp(MI, OpIdx, STI, OS);
25627 0 : break;
25628 0 : case 52:
25629 0 : printGPR64as32(MI, OpIdx, STI, OS);
25630 0 : break;
25631 0 : case 53:
25632 0 : printSysCROperand(MI, OpIdx, STI, OS);
25633 0 : break;
25634 : }
25635 1946 : }
25636 :
25637 0 : static bool AArch64AppleInstPrinterValidateMCOperand(const MCOperand &MCOp,
25638 : const MCSubtargetInfo &STI,
25639 : unsigned PredicateIndex) {
25640 0 : switch (PredicateIndex) {
25641 0 : default:
25642 0 : llvm_unreachable("Unknown MCOperandPredicate kind");
25643 : break;
25644 0 : case 1: {
25645 :
25646 0 : if (!MCOp.isImm())
25647 0 : return false;
25648 0 : int64_t Val = AArch64_AM::decodeLogicalImmediate(MCOp.getImm(), 64);
25649 0 : return AArch64_AM::isSVEMaskOfIdenticalElements<int8_t>(Val);
25650 :
25651 : }
25652 0 : case 2: {
25653 :
25654 0 : if (!MCOp.isImm())
25655 0 : return false;
25656 0 : int64_t Val = AArch64_AM::decodeLogicalImmediate(MCOp.getImm(), 64);
25657 0 : return AArch64_AM::isSVEMaskOfIdenticalElements<int16_t>(Val);
25658 :
25659 : }
25660 0 : case 3: {
25661 :
25662 0 : if (!MCOp.isImm())
25663 0 : return false;
25664 0 : int64_t Val = AArch64_AM::decodeLogicalImmediate(MCOp.getImm(), 64);
25665 0 : return AArch64_AM::isSVEMaskOfIdenticalElements<int32_t>(Val);
25666 :
25667 : }
25668 0 : case 4: {
25669 :
25670 0 : return MCOp.isImm() &&
25671 0 : MCOp.getImm() != AArch64CC::AL &&
25672 : MCOp.getImm() != AArch64CC::NV;
25673 :
25674 : }
25675 0 : case 5: {
25676 :
25677 0 : if (!MCOp.isImm())
25678 0 : return false;
25679 0 : int64_t Val = AArch64_AM::decodeLogicalImmediate(MCOp.getImm(), 64);
25680 0 : return AArch64_AM::isSVEMaskOfIdenticalElements<int16_t>(Val) &&
25681 0 : AArch64_AM::isSVEMoveMaskPreferredLogicalImmediate(Val);
25682 :
25683 : }
25684 0 : case 6: {
25685 :
25686 0 : if (!MCOp.isImm())
25687 0 : return false;
25688 0 : int64_t Val = AArch64_AM::decodeLogicalImmediate(MCOp.getImm(), 64);
25689 0 : return AArch64_AM::isSVEMaskOfIdenticalElements<int32_t>(Val) &&
25690 0 : AArch64_AM::isSVEMoveMaskPreferredLogicalImmediate(Val);
25691 :
25692 : }
25693 0 : case 7: {
25694 :
25695 0 : if (!MCOp.isImm())
25696 0 : return false;
25697 0 : int64_t Val = AArch64_AM::decodeLogicalImmediate(MCOp.getImm(), 64);
25698 0 : return AArch64_AM::isSVEMaskOfIdenticalElements<int64_t>(Val) &&
25699 0 : AArch64_AM::isSVEMoveMaskPreferredLogicalImmediate(Val);
25700 :
25701 : }
25702 0 : case 8: {
25703 :
25704 : // "bti" is an alias to "hint" only for certain values of CRm:Op2 fields.
25705 0 : if (!MCOp.isImm())
25706 0 : return false;
25707 0 : return AArch64BTIHint::lookupBTIByEncoding((MCOp.getImm() ^ 32) >> 1) != nullptr;
25708 :
25709 : }
25710 0 : case 9: {
25711 :
25712 : // Check, if operand is valid, to fix exhaustive aliasing in disassembly.
25713 : // "psb" is an alias to "hint" only for certain values of CRm:Op2 fields.
25714 0 : if (!MCOp.isImm())
25715 0 : return false;
25716 0 : return AArch64PSBHint::lookupPSBByEncoding(MCOp.getImm()) != nullptr;
25717 :
25718 : }
25719 : }
25720 : }
25721 :
25722 : #endif // PRINT_ALIAS_INSTR
|
