LCOV - code coverage report
Current view: top level - build-llvm/lib/Target/AMDGPU - AMDGPUGenDAGISel.inc (source / functions) Hit Total Coverage
Test: llvm-toolchain.info Lines: 346 363 95.3 %
Date: 2018-06-17 00:07:59 Functions: 4 4 100.0 %
Legend: Lines: hit not hit

          Line data    Source code
       1             : /*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
       2             : |*                                                                            *|
       3             : |* DAG Instruction Selector for the AMDGPU target                             *|
       4             : |*                                                                            *|
       5             : |* Automatically generated file, do not edit!                                 *|
       6             : |*                                                                            *|
       7             : \*===----------------------------------------------------------------------===*/
       8             : 
       9             : // *** NOTE: This file is #included into the middle of the target
      10             : // *** instruction selector class.  These functions are really methods.
      11             : 
      12             : // If GET_DAGISEL_DECL is #defined with any value, only function
      13             : // declarations will be included when this file is included.
      14             : // If GET_DAGISEL_BODY is #defined, its value should be the name of
      15             : // the instruction selector class. Function bodies will be emitted
      16             : // and each function's name will be qualified with the name of the
      17             : // class.
      18             : //
      19             : // When neither of the GET_DAGISEL* macros is defined, the functions
      20             : // are emitted inline.
      21             : 
      22             : #if defined(GET_DAGISEL_DECL) && defined(GET_DAGISEL_BODY)
      23             : #error GET_DAGISEL_DECL and GET_DAGISEL_BODY cannot be both defined, undef both for inline definitions
      24             : #endif
      25             : 
      26             : #ifdef GET_DAGISEL_BODY
      27             : #define LOCAL_DAGISEL_STRINGIZE(X) LOCAL_DAGISEL_STRINGIZE_(X)
      28             : #define LOCAL_DAGISEL_STRINGIZE_(X) #X
      29             : static_assert(sizeof(LOCAL_DAGISEL_STRINGIZE(GET_DAGISEL_BODY)) > 1,
      30             :    "GET_DAGISEL_BODY is empty: it should be defined with the class name");
      31             : #undef LOCAL_DAGISEL_STRINGIZE_
      32             : #undef LOCAL_DAGISEL_STRINGIZE
      33             : #endif
      34             : 
      35             : #if !defined(GET_DAGISEL_DECL) && !defined(GET_DAGISEL_BODY)
      36             : #define DAGISEL_INLINE 1
      37             : #else
      38             : #define DAGISEL_INLINE 0
      39             : #endif
      40             : 
      41             : #if !DAGISEL_INLINE
      42             : #define DAGISEL_CLASS_COLONCOLON GET_DAGISEL_BODY ::
      43             : #else
      44             : #define DAGISEL_CLASS_COLONCOLON
      45             : #endif
      46             : 
      47             : #ifdef GET_DAGISEL_DECL
      48             : void SelectCode(SDNode *N);
      49             : #endif
      50             : #if defined(GET_DAGISEL_BODY) || DAGISEL_INLINE
      51             : void DAGISEL_CLASS_COLONCOLON SelectCode(SDNode *N)
      52             : {
      53             :   // Some target values are emitted as 2 bytes, TARGET_VAL handles
      54             :   // this.
      55             :   #define TARGET_VAL(X) X & 255, unsigned(X) >> 8
      56             :   static const unsigned char MatcherTable[] = {
      57             : /*     0*/  OPC_SwitchOpcode /*280 cases */, 39|128,31/*4007*/, TARGET_VAL(ISD::LOAD),// ->4012
      58             : /*     5*/    OPC_RecordMemRef,
      59             : /*     6*/    OPC_RecordNode, // #0 = 'ld' chained node
      60             : /*     7*/    OPC_Scope, 13|128,13/*1677*/, /*->1687*/ // 25 children in Scope
      61             : /*    10*/      OPC_RecordChild1, // #1 = $SMRDImm:sbase:offset
      62             : /*    11*/      OPC_CheckPredicate, 0, // Predicate_unindexedload
      63             : /*    13*/      OPC_Scope, 66, /*->81*/ // 35 children in Scope
      64             : /*    15*/        OPC_CheckPredicate, 1, // Predicate_load
      65             : /*    17*/        OPC_CheckPredicate, 2, // Predicate_smrd_load
      66             : /*    19*/        OPC_CheckType, MVT::i32,
      67             : /*    21*/        OPC_Scope, 38, /*->61*/ // 2 children in Scope
      68             : /*    23*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
      69             : /*    25*/          OPC_Scope, 16, /*->43*/ // 2 children in Scope
      70             : /*    27*/            OPC_CheckComplexPat, /*CP*/0, /*#*/1, // SelectSMRDImm:$ #2 #3
      71             : /*    30*/            OPC_EmitMergeInputChains1_0,
      72             : /*    31*/            OPC_EmitInteger, MVT::i1, 0, 
      73             : /*    34*/            OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_LOAD_DWORD_IMM), 0|OPFL_Chain|OPFL_MemRefs,
      74             :                           MVT::i32, 3/*#Ops*/, 2, 3, 4, 
      75             :                       // Src: (ld:{ *:[i32] } (SMRDImm:{ *:[iPTR] } i64:{ *:[i64] }:$sbase, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_smrd_load>> - Complexity = 113
      76             :                       // Dst: (S_LOAD_DWORD_IMM:{ *:[i32] } ?:{ *:[i64] }:$sbase, ?:{ *:[i32] }:$offset, 0:{ *:[i1] })
      77             : /*    43*/          /*Scope*/ 16, /*->60*/
      78             : /*    44*/            OPC_CheckComplexPat, /*CP*/1, /*#*/1, // SelectSMRDSgpr:$ #2 #3
      79             : /*    47*/            OPC_EmitMergeInputChains1_0,
      80             : /*    48*/            OPC_EmitInteger, MVT::i1, 0, 
      81             : /*    51*/            OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_LOAD_DWORD_SGPR), 0|OPFL_Chain|OPFL_MemRefs,
      82             :                           MVT::i32, 3/*#Ops*/, 2, 3, 4, 
      83             :                       // Src: (ld:{ *:[i32] } (SMRDSgpr:{ *:[iPTR] } i64:{ *:[i64] }:$sbase, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_smrd_load>> - Complexity = 113
      84             :                       // Dst: (S_LOAD_DWORD_SGPR:{ *:[i32] } ?:{ *:[i64] }:$sbase, ?:{ *:[i32] }:$offset, 0:{ *:[i1] })
      85             : /*    60*/          0, /*End of Scope*/
      86             : /*    61*/        /*Scope*/ 18, /*->80*/
      87             : /*    62*/          OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() ==SISubtarget::SEA_ISLANDS) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
      88             : /*    64*/          OPC_CheckComplexPat, /*CP*/2, /*#*/1, // SelectSMRDImm32:$ #2 #3
      89             : /*    67*/          OPC_EmitMergeInputChains1_0,
      90             : /*    68*/          OPC_EmitInteger, MVT::i1, 0, 
      91             : /*    71*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_LOAD_DWORD_IMM_ci), 0|OPFL_Chain|OPFL_MemRefs,
      92             :                         MVT::i32, 3/*#Ops*/, 2, 3, 4, 
      93             :                     // Src: (ld:{ *:[i32] } (SMRDImm32:{ *:[iPTR] } i64:{ *:[i64] }:$sbase, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_smrd_load>> - Complexity = 113
      94             :                     // Dst: (S_LOAD_DWORD_IMM_ci:{ *:[i32] } ?:{ *:[i64] }:$sbase, ?:{ *:[i32] }:$offset, 0:{ *:[i1] })
      95             : /*    80*/        0, /*End of Scope*/
      96             : /*    81*/      /*Scope*/ 27, /*->109*/
      97             : /*    82*/        OPC_CheckPredicate, 3, // Predicate_az_extload
      98             : /*    84*/        OPC_CheckPredicate, 4, // Predicate_az_extloadi8
      99             : /*    86*/        OPC_CheckPredicate, 5, // Predicate_mubuf_az_extloadi8
     100             : /*    88*/        OPC_CheckType, MVT::i32,
     101             : /*    90*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     102             : /*    92*/        OPC_CheckComplexPat, /*CP*/3, /*#*/1, // SelectMUBUFAddr64:$ #2 #3 #4 #5 #6 #7 #8
     103             : /*    95*/        OPC_EmitMergeInputChains1_0,
     104             : /*    96*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_UBYTE_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
     105             :                       MVT::i32, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8, 
     106             :                   // Src: (ld:{ *:[i32] } (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_mubuf_az_extloadi8>> - Complexity = 28
     107             :                   // Dst: (BUFFER_LOAD_UBYTE_ADDR64:{ *:[i32] } i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
     108             : /*   109*/      /*Scope*/ 27, /*->137*/
     109             : /*   110*/        OPC_CheckPredicate, 6, // Predicate_sextload
     110             : /*   112*/        OPC_CheckPredicate, 7, // Predicate_sextloadi8
     111             : /*   114*/        OPC_CheckPredicate, 5, // Predicate_mubuf_sextloadi8
     112             : /*   116*/        OPC_CheckType, MVT::i32,
     113             : /*   118*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     114             : /*   120*/        OPC_CheckComplexPat, /*CP*/3, /*#*/1, // SelectMUBUFAddr64:$ #2 #3 #4 #5 #6 #7 #8
     115             : /*   123*/        OPC_EmitMergeInputChains1_0,
     116             : /*   124*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SBYTE_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
     117             :                       MVT::i32, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8, 
     118             :                   // Src: (ld:{ *:[i32] } (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_mubuf_sextloadi8>> - Complexity = 28
     119             :                   // Dst: (BUFFER_LOAD_SBYTE_ADDR64:{ *:[i32] } i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
     120             : /*   137*/      /*Scope*/ 27, /*->165*/
     121             : /*   138*/        OPC_CheckPredicate, 3, // Predicate_az_extload
     122             : /*   140*/        OPC_CheckPredicate, 8, // Predicate_az_extloadi16
     123             : /*   142*/        OPC_CheckPredicate, 5, // Predicate_mubuf_az_extloadi16
     124             : /*   144*/        OPC_CheckType, MVT::i32,
     125             : /*   146*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     126             : /*   148*/        OPC_CheckComplexPat, /*CP*/3, /*#*/1, // SelectMUBUFAddr64:$ #2 #3 #4 #5 #6 #7 #8
     127             : /*   151*/        OPC_EmitMergeInputChains1_0,
     128             : /*   152*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_USHORT_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
     129             :                       MVT::i32, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8, 
     130             :                   // Src: (ld:{ *:[i32] } (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi16>><<P:Predicate_mubuf_az_extloadi16>> - Complexity = 28
     131             :                   // Dst: (BUFFER_LOAD_USHORT_ADDR64:{ *:[i32] } i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
     132             : /*   165*/      /*Scope*/ 27, /*->193*/
     133             : /*   166*/        OPC_CheckPredicate, 6, // Predicate_sextload
     134             : /*   168*/        OPC_CheckPredicate, 9, // Predicate_sextloadi16
     135             : /*   170*/        OPC_CheckPredicate, 5, // Predicate_mubuf_sextloadi16
     136             : /*   172*/        OPC_CheckType, MVT::i32,
     137             : /*   174*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     138             : /*   176*/        OPC_CheckComplexPat, /*CP*/3, /*#*/1, // SelectMUBUFAddr64:$ #2 #3 #4 #5 #6 #7 #8
     139             : /*   179*/        OPC_EmitMergeInputChains1_0,
     140             : /*   180*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SSHORT_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
     141             :                       MVT::i32, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8, 
     142             :                   // Src: (ld:{ *:[i32] } (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi16>><<P:Predicate_mubuf_sextloadi16>> - Complexity = 28
     143             :                   // Dst: (BUFFER_LOAD_SSHORT_ADDR64:{ *:[i32] } i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
     144             : /*   193*/      /*Scope*/ 48, /*->242*/
     145             : /*   194*/        OPC_CheckPredicate, 1, // Predicate_load
     146             : /*   196*/        OPC_CheckPredicate, 5, // Predicate_mubuf_load
     147             : /*   198*/        OPC_SwitchType /*2 cases */, 19, MVT::i32,// ->220
     148             : /*   201*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     149             : /*   203*/          OPC_CheckComplexPat, /*CP*/3, /*#*/1, // SelectMUBUFAddr64:$ #2 #3 #4 #5 #6 #7 #8
     150             : /*   206*/          OPC_EmitMergeInputChains1_0,
     151             : /*   207*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORD_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
     152             :                         MVT::i32, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8, 
     153             :                     // Src: (ld:{ *:[i32] } (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_mubuf_load>> - Complexity = 28
     154             :                     // Dst: (BUFFER_LOAD_DWORD_ADDR64:{ *:[i32] } i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
     155             : /*   220*/        /*SwitchType*/ 19, MVT::Untyped,// ->241
     156             : /*   222*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     157             : /*   224*/          OPC_CheckComplexPat, /*CP*/3, /*#*/1, // SelectMUBUFAddr64:$ #2 #3 #4 #5 #6 #7 #8
     158             : /*   227*/          OPC_EmitMergeInputChains1_0,
     159             : /*   228*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX3_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
     160             :                         MVT::Untyped, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8, 
     161             :                     // Src: (ld:{ *:[Untyped] } (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_mubuf_load>> - Complexity = 28
     162             :                     // Dst: (BUFFER_LOAD_DWORDX3_ADDR64:{ *:[Untyped] } i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
     163             : /*   241*/        0, // EndSwitchType
     164             : /*   242*/      /*Scope*/ 27, /*->270*/
     165             : /*   243*/        OPC_CheckPredicate, 6, // Predicate_sextload
     166             : /*   245*/        OPC_CheckPredicate, 7, // Predicate_sextloadi8
     167             : /*   247*/        OPC_CheckPredicate, 10, // Predicate_sextloadi8_constant
     168             : /*   249*/        OPC_CheckType, MVT::i32,
     169             : /*   251*/        OPC_CheckPatternPredicate, 2, // (true) && (Subtarget->getGeneration() == AMDGPUSubtarget::SOUTHERN_ISLANDS ||Subtarget->getGeneration() == AMDGPUSubtarget::SEA_ISLANDS)
     170             : /*   253*/        OPC_CheckComplexPat, /*CP*/3, /*#*/1, // SelectMUBUFAddr64:$ #2 #3 #4 #5 #6 #7 #8
     171             : /*   256*/        OPC_EmitMergeInputChains1_0,
     172             : /*   257*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SBYTE_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
     173             :                       MVT::i32, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8, 
     174             :                   // Src: (ld:{ *:[i32] } (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_constant>> - Complexity = 28
     175             :                   // Dst: (BUFFER_LOAD_SBYTE_ADDR64:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$glc, ?:{ *:[i1] }:$slc, ?:{ *:[i1] }:$tfe)
     176             : /*   270*/      /*Scope*/ 27, /*->298*/
     177             : /*   271*/        OPC_CheckPredicate, 3, // Predicate_az_extload
     178             : /*   273*/        OPC_CheckPredicate, 4, // Predicate_az_extloadi8
     179             : /*   275*/        OPC_CheckPredicate, 10, // Predicate_az_extloadi8_constant
     180             : /*   277*/        OPC_CheckType, MVT::i32,
     181             : /*   279*/        OPC_CheckPatternPredicate, 2, // (true) && (Subtarget->getGeneration() == AMDGPUSubtarget::SOUTHERN_ISLANDS ||Subtarget->getGeneration() == AMDGPUSubtarget::SEA_ISLANDS)
     182             : /*   281*/        OPC_CheckComplexPat, /*CP*/3, /*#*/1, // SelectMUBUFAddr64:$ #2 #3 #4 #5 #6 #7 #8
     183             : /*   284*/        OPC_EmitMergeInputChains1_0,
     184             : /*   285*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_UBYTE_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
     185             :                       MVT::i32, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8, 
     186             :                   // Src: (ld:{ *:[i32] } (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_constant>> - Complexity = 28
     187             :                   // Dst: (BUFFER_LOAD_UBYTE_ADDR64:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$glc, ?:{ *:[i1] }:$slc, ?:{ *:[i1] }:$tfe)
     188             : /*   298*/      /*Scope*/ 27, /*->326*/
     189             : /*   299*/        OPC_CheckPredicate, 6, // Predicate_sextload
     190             : /*   301*/        OPC_CheckPredicate, 9, // Predicate_sextloadi16
     191             : /*   303*/        OPC_CheckPredicate, 10, // Predicate_sextloadi16_constant
     192             : /*   305*/        OPC_CheckType, MVT::i32,
     193             : /*   307*/        OPC_CheckPatternPredicate, 2, // (true) && (Subtarget->getGeneration() == AMDGPUSubtarget::SOUTHERN_ISLANDS ||Subtarget->getGeneration() == AMDGPUSubtarget::SEA_ISLANDS)
     194             : /*   309*/        OPC_CheckComplexPat, /*CP*/3, /*#*/1, // SelectMUBUFAddr64:$ #2 #3 #4 #5 #6 #7 #8
     195             : /*   312*/        OPC_EmitMergeInputChains1_0,
     196             : /*   313*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SSHORT_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
     197             :                       MVT::i32, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8, 
     198             :                   // Src: (ld:{ *:[i32] } (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi16>><<P:Predicate_sextloadi16_constant>> - Complexity = 28
     199             :                   // Dst: (BUFFER_LOAD_SSHORT_ADDR64:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$glc, ?:{ *:[i1] }:$slc, ?:{ *:[i1] }:$tfe)
     200             : /*   326*/      /*Scope*/ 27, /*->354*/
     201             : /*   327*/        OPC_CheckPredicate, 3, // Predicate_az_extload
     202             : /*   329*/        OPC_CheckPredicate, 8, // Predicate_az_extloadi16
     203             : /*   331*/        OPC_CheckPredicate, 10, // Predicate_az_extloadi16_constant
     204             : /*   333*/        OPC_CheckType, MVT::i32,
     205             : /*   335*/        OPC_CheckPatternPredicate, 2, // (true) && (Subtarget->getGeneration() == AMDGPUSubtarget::SOUTHERN_ISLANDS ||Subtarget->getGeneration() == AMDGPUSubtarget::SEA_ISLANDS)
     206             : /*   337*/        OPC_CheckComplexPat, /*CP*/3, /*#*/1, // SelectMUBUFAddr64:$ #2 #3 #4 #5 #6 #7 #8
     207             : /*   340*/        OPC_EmitMergeInputChains1_0,
     208             : /*   341*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_USHORT_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
     209             :                       MVT::i32, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8, 
     210             :                   // Src: (ld:{ *:[i32] } (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi16>><<P:Predicate_az_extloadi16_constant>> - Complexity = 28
     211             :                   // Dst: (BUFFER_LOAD_USHORT_ADDR64:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$glc, ?:{ *:[i1] }:$slc, ?:{ *:[i1] }:$tfe)
     212             : /*   354*/      /*Scope*/ 35, /*->390*/
     213             : /*   355*/        OPC_CheckPredicate, 6, // Predicate_sextload
     214             : /*   357*/        OPC_CheckPredicate, 7, // Predicate_sextloadi8
     215             : /*   359*/        OPC_CheckPredicate, 11, // Predicate_sextloadi8_private
     216             : /*   361*/        OPC_CheckType, MVT::i32,
     217             : /*   363*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     218             : /*   365*/        OPC_CheckComplexPat, /*CP*/4, /*#*/1, // SelectMUBUFScratchOffset:$ #2 #3 #4
     219             : /*   368*/        OPC_EmitMergeInputChains1_0,
     220             : /*   369*/        OPC_EmitInteger, MVT::i1, 0, 
     221             : /*   372*/        OPC_EmitInteger, MVT::i1, 0, 
     222             : /*   375*/        OPC_EmitInteger, MVT::i1, 0, 
     223             : /*   378*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SBYTE_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
     224             :                       MVT::i32, 6/*#Ops*/, 2, 3, 4, 5, 6, 7, 
     225             :                   // Src: (ld:{ *:[i32] } (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_private>> - Complexity = 27
     226             :                   // Dst: (BUFFER_LOAD_SBYTE_OFFSET:{ *:[i32] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
     227             : /*   390*/      /*Scope*/ 35, /*->426*/
     228             : /*   391*/        OPC_CheckPredicate, 3, // Predicate_az_extload
     229             : /*   393*/        OPC_CheckPredicate, 4, // Predicate_az_extloadi8
     230             : /*   395*/        OPC_CheckPredicate, 11, // Predicate_az_extloadi8_private
     231             : /*   397*/        OPC_CheckType, MVT::i32,
     232             : /*   399*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     233             : /*   401*/        OPC_CheckComplexPat, /*CP*/4, /*#*/1, // SelectMUBUFScratchOffset:$ #2 #3 #4
     234             : /*   404*/        OPC_EmitMergeInputChains1_0,
     235             : /*   405*/        OPC_EmitInteger, MVT::i1, 0, 
     236             : /*   408*/        OPC_EmitInteger, MVT::i1, 0, 
     237             : /*   411*/        OPC_EmitInteger, MVT::i1, 0, 
     238             : /*   414*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_UBYTE_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
     239             :                       MVT::i32, 6/*#Ops*/, 2, 3, 4, 5, 6, 7, 
     240             :                   // Src: (ld:{ *:[i32] } (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_private>> - Complexity = 27
     241             :                   // Dst: (BUFFER_LOAD_UBYTE_OFFSET:{ *:[i32] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
     242             : /*   426*/      /*Scope*/ 35, /*->462*/
     243             : /*   427*/        OPC_CheckPredicate, 6, // Predicate_sextload
     244             : /*   429*/        OPC_CheckPredicate, 7, // Predicate_sextloadi8
     245             : /*   431*/        OPC_CheckPredicate, 11, // Predicate_sextloadi8_private
     246             : /*   433*/        OPC_CheckType, MVT::i16,
     247             : /*   435*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     248             : /*   437*/        OPC_CheckComplexPat, /*CP*/4, /*#*/1, // SelectMUBUFScratchOffset:$ #2 #3 #4
     249             : /*   440*/        OPC_EmitMergeInputChains1_0,
     250             : /*   441*/        OPC_EmitInteger, MVT::i1, 0, 
     251             : /*   444*/        OPC_EmitInteger, MVT::i1, 0, 
     252             : /*   447*/        OPC_EmitInteger, MVT::i1, 0, 
     253             : /*   450*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SBYTE_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
     254             :                       MVT::i16, 6/*#Ops*/, 2, 3, 4, 5, 6, 7, 
     255             :                   // Src: (ld:{ *:[i16] } (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_private>> - Complexity = 27
     256             :                   // Dst: (BUFFER_LOAD_SBYTE_OFFSET:{ *:[i16] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
     257             : /*   462*/      /*Scope*/ 35, /*->498*/
     258             : /*   463*/        OPC_CheckPredicate, 3, // Predicate_az_extload
     259             : /*   465*/        OPC_CheckPredicate, 4, // Predicate_az_extloadi8
     260             : /*   467*/        OPC_CheckPredicate, 11, // Predicate_az_extloadi8_private
     261             : /*   469*/        OPC_CheckType, MVT::i16,
     262             : /*   471*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     263             : /*   473*/        OPC_CheckComplexPat, /*CP*/4, /*#*/1, // SelectMUBUFScratchOffset:$ #2 #3 #4
     264             : /*   476*/        OPC_EmitMergeInputChains1_0,
     265             : /*   477*/        OPC_EmitInteger, MVT::i1, 0, 
     266             : /*   480*/        OPC_EmitInteger, MVT::i1, 0, 
     267             : /*   483*/        OPC_EmitInteger, MVT::i1, 0, 
     268             : /*   486*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_UBYTE_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
     269             :                       MVT::i16, 6/*#Ops*/, 2, 3, 4, 5, 6, 7, 
     270             :                   // Src: (ld:{ *:[i16] } (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_private>> - Complexity = 27
     271             :                   // Dst: (BUFFER_LOAD_UBYTE_OFFSET:{ *:[i16] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
     272             : /*   498*/      /*Scope*/ 35, /*->534*/
     273             : /*   499*/        OPC_CheckPredicate, 6, // Predicate_sextload
     274             : /*   501*/        OPC_CheckPredicate, 9, // Predicate_sextloadi16
     275             : /*   503*/        OPC_CheckPredicate, 11, // Predicate_sextloadi16_private
     276             : /*   505*/        OPC_CheckType, MVT::i32,
     277             : /*   507*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     278             : /*   509*/        OPC_CheckComplexPat, /*CP*/4, /*#*/1, // SelectMUBUFScratchOffset:$ #2 #3 #4
     279             : /*   512*/        OPC_EmitMergeInputChains1_0,
     280             : /*   513*/        OPC_EmitInteger, MVT::i1, 0, 
     281             : /*   516*/        OPC_EmitInteger, MVT::i1, 0, 
     282             : /*   519*/        OPC_EmitInteger, MVT::i1, 0, 
     283             : /*   522*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SSHORT_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
     284             :                       MVT::i32, 6/*#Ops*/, 2, 3, 4, 5, 6, 7, 
     285             :                   // Src: (ld:{ *:[i32] } (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi16>><<P:Predicate_sextloadi16_private>> - Complexity = 27
     286             :                   // Dst: (BUFFER_LOAD_SSHORT_OFFSET:{ *:[i32] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
     287             : /*   534*/      /*Scope*/ 35, /*->570*/
     288             : /*   535*/        OPC_CheckPredicate, 3, // Predicate_az_extload
     289             : /*   537*/        OPC_CheckPredicate, 8, // Predicate_az_extloadi16
     290             : /*   539*/        OPC_CheckPredicate, 11, // Predicate_az_extloadi16_private
     291             : /*   541*/        OPC_CheckType, MVT::i32,
     292             : /*   543*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     293             : /*   545*/        OPC_CheckComplexPat, /*CP*/4, /*#*/1, // SelectMUBUFScratchOffset:$ #2 #3 #4
     294             : /*   548*/        OPC_EmitMergeInputChains1_0,
     295             : /*   549*/        OPC_EmitInteger, MVT::i1, 0, 
     296             : /*   552*/        OPC_EmitInteger, MVT::i1, 0, 
     297             : /*   555*/        OPC_EmitInteger, MVT::i1, 0, 
     298             : /*   558*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_USHORT_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
     299             :                       MVT::i32, 6/*#Ops*/, 2, 3, 4, 5, 6, 7, 
     300             :                   // Src: (ld:{ *:[i32] } (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi16>><<P:Predicate_az_extloadi16_private>> - Complexity = 27
     301             :                   // Dst: (BUFFER_LOAD_USHORT_OFFSET:{ *:[i32] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
     302             : /*   570*/      /*Scope*/ 64, /*->635*/
     303             : /*   571*/        OPC_CheckPredicate, 1, // Predicate_load
     304             : /*   573*/        OPC_CheckPredicate, 11, // Predicate_load_private
     305             : /*   575*/        OPC_SwitchType /*2 cases */, 27, MVT::i16,// ->605
     306             : /*   578*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     307             : /*   580*/          OPC_CheckComplexPat, /*CP*/4, /*#*/1, // SelectMUBUFScratchOffset:$ #2 #3 #4
     308             : /*   583*/          OPC_EmitMergeInputChains1_0,
     309             : /*   584*/          OPC_EmitInteger, MVT::i1, 0, 
     310             : /*   587*/          OPC_EmitInteger, MVT::i1, 0, 
     311             : /*   590*/          OPC_EmitInteger, MVT::i1, 0, 
     312             : /*   593*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_USHORT_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
     313             :                         MVT::i16, 6/*#Ops*/, 2, 3, 4, 5, 6, 7, 
     314             :                     // Src: (ld:{ *:[i16] } (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_private>> - Complexity = 27
     315             :                     // Dst: (BUFFER_LOAD_USHORT_OFFSET:{ *:[i16] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
     316             : /*   605*/        /*SwitchType*/ 27, MVT::i32,// ->634
     317             : /*   607*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     318             : /*   609*/          OPC_CheckComplexPat, /*CP*/4, /*#*/1, // SelectMUBUFScratchOffset:$ #2 #3 #4
     319             : /*   612*/          OPC_EmitMergeInputChains1_0,
     320             : /*   613*/          OPC_EmitInteger, MVT::i1, 0, 
     321             : /*   616*/          OPC_EmitInteger, MVT::i1, 0, 
     322             : /*   619*/          OPC_EmitInteger, MVT::i1, 0, 
     323             : /*   622*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORD_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
     324             :                         MVT::i32, 6/*#Ops*/, 2, 3, 4, 5, 6, 7, 
     325             :                     // Src: (ld:{ *:[i32] } (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_private>> - Complexity = 27
     326             :                     // Dst: (BUFFER_LOAD_DWORD_OFFSET:{ *:[i32] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
     327             : /*   634*/        0, // EndSwitchType
     328             : /*   635*/      /*Scope*/ 26, /*->662*/
     329             : /*   636*/        OPC_CheckPredicate, 3, // Predicate_az_extload
     330             : /*   638*/        OPC_CheckPredicate, 4, // Predicate_az_extloadi8
     331             : /*   640*/        OPC_CheckPredicate, 5, // Predicate_mubuf_az_extloadi8
     332             : /*   642*/        OPC_CheckType, MVT::i32,
     333             : /*   644*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     334             : /*   646*/        OPC_CheckComplexPat, /*CP*/5, /*#*/1, // SelectMUBUFOffset:$ #2 #3 #4 #5 #6 #7
     335             : /*   649*/        OPC_EmitMergeInputChains1_0,
     336             : /*   650*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_UBYTE_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
     337             :                       MVT::i32, 6/*#Ops*/, 2, 3, 4, 5, 6, 7, 
     338             :                   // Src: (ld:{ *:[i32] } (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_mubuf_az_extloadi8>> - Complexity = 25
     339             :                   // Dst: (BUFFER_LOAD_UBYTE_OFFSET:{ *:[i32] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
     340             : /*   662*/      /*Scope*/ 26, /*->689*/
     341             : /*   663*/        OPC_CheckPredicate, 6, // Predicate_sextload
     342             : /*   665*/        OPC_CheckPredicate, 7, // Predicate_sextloadi8
     343             : /*   667*/        OPC_CheckPredicate, 5, // Predicate_mubuf_sextloadi8
     344             : /*   669*/        OPC_CheckType, MVT::i32,
     345             : /*   671*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     346             : /*   673*/        OPC_CheckComplexPat, /*CP*/5, /*#*/1, // SelectMUBUFOffset:$ #2 #3 #4 #5 #6 #7
     347             : /*   676*/        OPC_EmitMergeInputChains1_0,
     348             : /*   677*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SBYTE_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
     349             :                       MVT::i32, 6/*#Ops*/, 2, 3, 4, 5, 6, 7, 
     350             :                   // Src: (ld:{ *:[i32] } (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_mubuf_sextloadi8>> - Complexity = 25
     351             :                   // Dst: (BUFFER_LOAD_SBYTE_OFFSET:{ *:[i32] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
     352             : /*   689*/      /*Scope*/ 26, /*->716*/
     353             : /*   690*/        OPC_CheckPredicate, 3, // Predicate_az_extload
     354             : /*   692*/        OPC_CheckPredicate, 8, // Predicate_az_extloadi16
     355             : /*   694*/        OPC_CheckPredicate, 5, // Predicate_mubuf_az_extloadi16
     356             : /*   696*/        OPC_CheckType, MVT::i32,
     357             : /*   698*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     358             : /*   700*/        OPC_CheckComplexPat, /*CP*/5, /*#*/1, // SelectMUBUFOffset:$ #2 #3 #4 #5 #6 #7
     359             : /*   703*/        OPC_EmitMergeInputChains1_0,
     360             : /*   704*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_USHORT_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
     361             :                       MVT::i32, 6/*#Ops*/, 2, 3, 4, 5, 6, 7, 
     362             :                   // Src: (ld:{ *:[i32] } (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi16>><<P:Predicate_mubuf_az_extloadi16>> - Complexity = 25
     363             :                   // Dst: (BUFFER_LOAD_USHORT_OFFSET:{ *:[i32] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
     364             : /*   716*/      /*Scope*/ 26, /*->743*/
     365             : /*   717*/        OPC_CheckPredicate, 6, // Predicate_sextload
     366             : /*   719*/        OPC_CheckPredicate, 9, // Predicate_sextloadi16
     367             : /*   721*/        OPC_CheckPredicate, 5, // Predicate_mubuf_sextloadi16
     368             : /*   723*/        OPC_CheckType, MVT::i32,
     369             : /*   725*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     370             : /*   727*/        OPC_CheckComplexPat, /*CP*/5, /*#*/1, // SelectMUBUFOffset:$ #2 #3 #4 #5 #6 #7
     371             : /*   730*/        OPC_EmitMergeInputChains1_0,
     372             : /*   731*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SSHORT_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
     373             :                       MVT::i32, 6/*#Ops*/, 2, 3, 4, 5, 6, 7, 
     374             :                   // Src: (ld:{ *:[i32] } (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi16>><<P:Predicate_mubuf_sextloadi16>> - Complexity = 25
     375             :                   // Dst: (BUFFER_LOAD_SSHORT_OFFSET:{ *:[i32] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
     376             : /*   743*/      /*Scope*/ 46, /*->790*/
     377             : /*   744*/        OPC_CheckPredicate, 1, // Predicate_load
     378             : /*   746*/        OPC_CheckPredicate, 5, // Predicate_mubuf_load
     379             : /*   748*/        OPC_SwitchType /*2 cases */, 18, MVT::i32,// ->769
     380             : /*   751*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     381             : /*   753*/          OPC_CheckComplexPat, /*CP*/5, /*#*/1, // SelectMUBUFOffset:$ #2 #3 #4 #5 #6 #7
     382             : /*   756*/          OPC_EmitMergeInputChains1_0,
     383             : /*   757*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORD_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
     384             :                         MVT::i32, 6/*#Ops*/, 2, 3, 4, 5, 6, 7, 
     385             :                     // Src: (ld:{ *:[i32] } (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_mubuf_load>> - Complexity = 25
     386             :                     // Dst: (BUFFER_LOAD_DWORD_OFFSET:{ *:[i32] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
     387             : /*   769*/        /*SwitchType*/ 18, MVT::Untyped,// ->789
     388             : /*   771*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     389             : /*   773*/          OPC_CheckComplexPat, /*CP*/5, /*#*/1, // SelectMUBUFOffset:$ #2 #3 #4 #5 #6 #7
     390             : /*   776*/          OPC_EmitMergeInputChains1_0,
     391             : /*   777*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX3_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
     392             :                         MVT::Untyped, 6/*#Ops*/, 2, 3, 4, 5, 6, 7, 
     393             :                     // Src: (ld:{ *:[Untyped] } (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_mubuf_load>> - Complexity = 25
     394             :                     // Dst: (BUFFER_LOAD_DWORDX3_OFFSET:{ *:[Untyped] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
     395             : /*   789*/        0, // EndSwitchType
     396             : /*   790*/      /*Scope*/ 26, /*->817*/
     397             : /*   791*/        OPC_CheckPredicate, 6, // Predicate_sextload
     398             : /*   793*/        OPC_CheckPredicate, 7, // Predicate_sextloadi8
     399             : /*   795*/        OPC_CheckPredicate, 10, // Predicate_sextloadi8_constant
     400             : /*   797*/        OPC_CheckType, MVT::i16,
     401             : /*   799*/        OPC_CheckPatternPredicate, 3, // (Subtarget->has16BitInsts()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     402             : /*   801*/        OPC_CheckComplexPat, /*CP*/5, /*#*/1, // SelectMUBUFOffset:$ #2 #3 #4 #5 #6 #7
     403             : /*   804*/        OPC_EmitMergeInputChains1_0,
     404             : /*   805*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SBYTE_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
     405             :                       MVT::i16, 6/*#Ops*/, 2, 3, 4, 5, 6, 7, 
     406             :                   // Src: (ld:{ *:[i16] } (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_constant>> - Complexity = 25
     407             :                   // Dst: (BUFFER_LOAD_SBYTE_OFFSET:{ *:[i16] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$glc, ?:{ *:[i1] }:$slc, ?:{ *:[i1] }:$tfe)
     408             : /*   817*/      /*Scope*/ 26, /*->844*/
     409             : /*   818*/        OPC_CheckPredicate, 3, // Predicate_az_extload
     410             : /*   820*/        OPC_CheckPredicate, 4, // Predicate_az_extloadi8
     411             : /*   822*/        OPC_CheckPredicate, 10, // Predicate_az_extloadi8_constant
     412             : /*   824*/        OPC_CheckType, MVT::i16,
     413             : /*   826*/        OPC_CheckPatternPredicate, 3, // (Subtarget->has16BitInsts()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     414             : /*   828*/        OPC_CheckComplexPat, /*CP*/5, /*#*/1, // SelectMUBUFOffset:$ #2 #3 #4 #5 #6 #7
     415             : /*   831*/        OPC_EmitMergeInputChains1_0,
     416             : /*   832*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_UBYTE_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
     417             :                       MVT::i16, 6/*#Ops*/, 2, 3, 4, 5, 6, 7, 
     418             :                   // Src: (ld:{ *:[i16] } (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_constant>> - Complexity = 25
     419             :                   // Dst: (BUFFER_LOAD_UBYTE_OFFSET:{ *:[i16] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$glc, ?:{ *:[i1] }:$slc, ?:{ *:[i1] }:$tfe)
     420             : /*   844*/      /*Scope*/ 26, /*->871*/
     421             : /*   845*/        OPC_CheckPredicate, 6, // Predicate_sextload
     422             : /*   847*/        OPC_CheckPredicate, 7, // Predicate_sextloadi8
     423             : /*   849*/        OPC_CheckPredicate, 5, // Predicate_mubuf_sextloadi8
     424             : /*   851*/        OPC_CheckType, MVT::i16,
     425             : /*   853*/        OPC_CheckPatternPredicate, 3, // (Subtarget->has16BitInsts()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     426             : /*   855*/        OPC_CheckComplexPat, /*CP*/5, /*#*/1, // SelectMUBUFOffset:$ #2 #3 #4 #5 #6 #7
     427             : /*   858*/        OPC_EmitMergeInputChains1_0,
     428             : /*   859*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SBYTE_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
     429             :                       MVT::i16, 6/*#Ops*/, 2, 3, 4, 5, 6, 7, 
     430             :                   // Src: (ld:{ *:[i16] } (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_mubuf_sextloadi8>> - Complexity = 25
     431             :                   // Dst: (BUFFER_LOAD_SBYTE_OFFSET:{ *:[i16] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$glc, ?:{ *:[i1] }:$slc, ?:{ *:[i1] }:$tfe)
     432             : /*   871*/      /*Scope*/ 26, /*->898*/
     433             : /*   872*/        OPC_CheckPredicate, 3, // Predicate_az_extload
     434             : /*   874*/        OPC_CheckPredicate, 4, // Predicate_az_extloadi8
     435             : /*   876*/        OPC_CheckPredicate, 5, // Predicate_mubuf_az_extloadi8
     436             : /*   878*/        OPC_CheckType, MVT::i16,
     437             : /*   880*/        OPC_CheckPatternPredicate, 3, // (Subtarget->has16BitInsts()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     438             : /*   882*/        OPC_CheckComplexPat, /*CP*/5, /*#*/1, // SelectMUBUFOffset:$ #2 #3 #4 #5 #6 #7
     439             : /*   885*/        OPC_EmitMergeInputChains1_0,
     440             : /*   886*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_UBYTE_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
     441             :                       MVT::i16, 6/*#Ops*/, 2, 3, 4, 5, 6, 7, 
     442             :                   // Src: (ld:{ *:[i16] } (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_mubuf_az_extloadi8>> - Complexity = 25
     443             :                   // Dst: (BUFFER_LOAD_UBYTE_OFFSET:{ *:[i16] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$glc, ?:{ *:[i1] }:$slc, ?:{ *:[i1] }:$tfe)
     444             : /*   898*/      /*Scope*/ 24, /*->923*/
     445             : /*   899*/        OPC_CheckPredicate, 1, // Predicate_load
     446             : /*   901*/        OPC_CheckPredicate, 5, // Predicate_mubuf_load
     447             : /*   903*/        OPC_CheckType, MVT::i16,
     448             : /*   905*/        OPC_CheckPatternPredicate, 3, // (Subtarget->has16BitInsts()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     449             : /*   907*/        OPC_CheckComplexPat, /*CP*/5, /*#*/1, // SelectMUBUFOffset:$ #2 #3 #4 #5 #6 #7
     450             : /*   910*/        OPC_EmitMergeInputChains1_0,
     451             : /*   911*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_USHORT_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
     452             :                       MVT::i16, 6/*#Ops*/, 2, 3, 4, 5, 6, 7, 
     453             :                   // Src: (ld:{ *:[i16] } (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_mubuf_load>> - Complexity = 25
     454             :                   // Dst: (BUFFER_LOAD_USHORT_OFFSET:{ *:[i16] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$glc, ?:{ *:[i1] }:$slc, ?:{ *:[i1] }:$tfe)
     455             : /*   923*/      /*Scope*/ 36, /*->960*/
     456             : /*   924*/        OPC_CheckPredicate, 6, // Predicate_sextload
     457             : /*   926*/        OPC_CheckPredicate, 7, // Predicate_sextloadi8
     458             : /*   928*/        OPC_CheckPredicate, 11, // Predicate_sextloadi8_private
     459             : /*   930*/        OPC_CheckType, MVT::i32,
     460             : /*   932*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     461             : /*   934*/        OPC_CheckComplexPat, /*CP*/6, /*#*/1, // SelectMUBUFScratchOffen:$ #2 #3 #4 #5
     462             : /*   937*/        OPC_EmitMergeInputChains1_0,
     463             : /*   938*/        OPC_EmitInteger, MVT::i1, 0, 
     464             : /*   941*/        OPC_EmitInteger, MVT::i1, 0, 
     465             : /*   944*/        OPC_EmitInteger, MVT::i1, 0, 
     466             : /*   947*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SBYTE_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
     467             :                       MVT::i32, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8, 
     468             :                   // Src: (ld:{ *:[i32] } (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_private>> - Complexity = 19
     469             :                   // Dst: (BUFFER_LOAD_SBYTE_OFFEN:{ *:[i32] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
     470             : /*   960*/      /*Scope*/ 36, /*->997*/
     471             : /*   961*/        OPC_CheckPredicate, 3, // Predicate_az_extload
     472             : /*   963*/        OPC_CheckPredicate, 4, // Predicate_az_extloadi8
     473             : /*   965*/        OPC_CheckPredicate, 11, // Predicate_az_extloadi8_private
     474             : /*   967*/        OPC_CheckType, MVT::i32,
     475             : /*   969*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     476             : /*   971*/        OPC_CheckComplexPat, /*CP*/6, /*#*/1, // SelectMUBUFScratchOffen:$ #2 #3 #4 #5
     477             : /*   974*/        OPC_EmitMergeInputChains1_0,
     478             : /*   975*/        OPC_EmitInteger, MVT::i1, 0, 
     479             : /*   978*/        OPC_EmitInteger, MVT::i1, 0, 
     480             : /*   981*/        OPC_EmitInteger, MVT::i1, 0, 
     481             : /*   984*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_UBYTE_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
     482             :                       MVT::i32, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8, 
     483             :                   // Src: (ld:{ *:[i32] } (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_private>> - Complexity = 19
     484             :                   // Dst: (BUFFER_LOAD_UBYTE_OFFEN:{ *:[i32] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
     485             : /*   997*/      /*Scope*/ 36, /*->1034*/
     486             : /*   998*/        OPC_CheckPredicate, 6, // Predicate_sextload
     487             : /*  1000*/        OPC_CheckPredicate, 7, // Predicate_sextloadi8
     488             : /*  1002*/        OPC_CheckPredicate, 11, // Predicate_sextloadi8_private
     489             : /*  1004*/        OPC_CheckType, MVT::i16,
     490             : /*  1006*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     491             : /*  1008*/        OPC_CheckComplexPat, /*CP*/6, /*#*/1, // SelectMUBUFScratchOffen:$ #2 #3 #4 #5
     492             : /*  1011*/        OPC_EmitMergeInputChains1_0,
     493             : /*  1012*/        OPC_EmitInteger, MVT::i1, 0, 
     494             : /*  1015*/        OPC_EmitInteger, MVT::i1, 0, 
     495             : /*  1018*/        OPC_EmitInteger, MVT::i1, 0, 
     496             : /*  1021*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SBYTE_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
     497             :                       MVT::i16, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8, 
     498             :                   // Src: (ld:{ *:[i16] } (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_private>> - Complexity = 19
     499             :                   // Dst: (BUFFER_LOAD_SBYTE_OFFEN:{ *:[i16] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
     500             : /*  1034*/      /*Scope*/ 36, /*->1071*/
     501             : /*  1035*/        OPC_CheckPredicate, 3, // Predicate_az_extload
     502             : /*  1037*/        OPC_CheckPredicate, 4, // Predicate_az_extloadi8
     503             : /*  1039*/        OPC_CheckPredicate, 11, // Predicate_az_extloadi8_private
     504             : /*  1041*/        OPC_CheckType, MVT::i16,
     505             : /*  1043*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     506             : /*  1045*/        OPC_CheckComplexPat, /*CP*/6, /*#*/1, // SelectMUBUFScratchOffen:$ #2 #3 #4 #5
     507             : /*  1048*/        OPC_EmitMergeInputChains1_0,
     508             : /*  1049*/        OPC_EmitInteger, MVT::i1, 0, 
     509             : /*  1052*/        OPC_EmitInteger, MVT::i1, 0, 
     510             : /*  1055*/        OPC_EmitInteger, MVT::i1, 0, 
     511             : /*  1058*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_UBYTE_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
     512             :                       MVT::i16, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8, 
     513             :                   // Src: (ld:{ *:[i16] } (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_private>> - Complexity = 19
     514             :                   // Dst: (BUFFER_LOAD_UBYTE_OFFEN:{ *:[i16] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
     515             : /*  1071*/      /*Scope*/ 36, /*->1108*/
     516             : /*  1072*/        OPC_CheckPredicate, 6, // Predicate_sextload
     517             : /*  1074*/        OPC_CheckPredicate, 9, // Predicate_sextloadi16
     518             : /*  1076*/        OPC_CheckPredicate, 11, // Predicate_sextloadi16_private
     519             : /*  1078*/        OPC_CheckType, MVT::i32,
     520             : /*  1080*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     521             : /*  1082*/        OPC_CheckComplexPat, /*CP*/6, /*#*/1, // SelectMUBUFScratchOffen:$ #2 #3 #4 #5
     522             : /*  1085*/        OPC_EmitMergeInputChains1_0,
     523             : /*  1086*/        OPC_EmitInteger, MVT::i1, 0, 
     524             : /*  1089*/        OPC_EmitInteger, MVT::i1, 0, 
     525             : /*  1092*/        OPC_EmitInteger, MVT::i1, 0, 
     526             : /*  1095*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SSHORT_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
     527             :                       MVT::i32, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8, 
     528             :                   // Src: (ld:{ *:[i32] } (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi16>><<P:Predicate_sextloadi16_private>> - Complexity = 19
     529             :                   // Dst: (BUFFER_LOAD_SSHORT_OFFEN:{ *:[i32] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
     530             : /*  1108*/      /*Scope*/ 36, /*->1145*/
     531             : /*  1109*/        OPC_CheckPredicate, 3, // Predicate_az_extload
     532             : /*  1111*/        OPC_CheckPredicate, 8, // Predicate_az_extloadi16
     533             : /*  1113*/        OPC_CheckPredicate, 11, // Predicate_az_extloadi16_private
     534             : /*  1115*/        OPC_CheckType, MVT::i32,
     535             : /*  1117*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     536             : /*  1119*/        OPC_CheckComplexPat, /*CP*/6, /*#*/1, // SelectMUBUFScratchOffen:$ #2 #3 #4 #5
     537             : /*  1122*/        OPC_EmitMergeInputChains1_0,
     538             : /*  1123*/        OPC_EmitInteger, MVT::i1, 0, 
     539             : /*  1126*/        OPC_EmitInteger, MVT::i1, 0, 
     540             : /*  1129*/        OPC_EmitInteger, MVT::i1, 0, 
     541             : /*  1132*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_USHORT_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
     542             :                       MVT::i32, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8, 
     543             :                   // Src: (ld:{ *:[i32] } (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi16>><<P:Predicate_az_extloadi16_private>> - Complexity = 19
     544             :                   // Dst: (BUFFER_LOAD_USHORT_OFFEN:{ *:[i32] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
     545             : /*  1145*/      /*Scope*/ 88, /*->1234*/
     546             : /*  1146*/        OPC_CheckPredicate, 1, // Predicate_load
     547             : /*  1148*/        OPC_CheckPredicate, 11, // Predicate_load_private
     548             : /*  1150*/        OPC_SwitchType /*2 cases */, 28, MVT::i16,// ->1181
     549             : /*  1153*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     550             : /*  1155*/          OPC_CheckComplexPat, /*CP*/6, /*#*/1, // SelectMUBUFScratchOffen:$ #2 #3 #4 #5
     551             : /*  1158*/          OPC_EmitMergeInputChains1_0,
     552             : /*  1159*/          OPC_EmitInteger, MVT::i1, 0, 
     553             : /*  1162*/          OPC_EmitInteger, MVT::i1, 0, 
     554             : /*  1165*/          OPC_EmitInteger, MVT::i1, 0, 
     555             : /*  1168*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_USHORT_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
     556             :                         MVT::i16, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8, 
     557             :                     // Src: (ld:{ *:[i16] } (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_private>> - Complexity = 19
     558             :                     // Dst: (BUFFER_LOAD_USHORT_OFFEN:{ *:[i16] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
     559             : /*  1181*/        /*SwitchType*/ 50, MVT::i32,// ->1233
     560             : /*  1183*/          OPC_Scope, 28, /*->1213*/ // 2 children in Scope
     561             : /*  1185*/            OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     562             : /*  1187*/            OPC_CheckComplexPat, /*CP*/6, /*#*/1, // SelectMUBUFScratchOffen:$ #2 #3 #4 #5
     563             : /*  1190*/            OPC_EmitMergeInputChains1_0,
     564             : /*  1191*/            OPC_EmitInteger, MVT::i1, 0, 
     565             : /*  1194*/            OPC_EmitInteger, MVT::i1, 0, 
     566             : /*  1197*/            OPC_EmitInteger, MVT::i1, 0, 
     567             : /*  1200*/            OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORD_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
     568             :                           MVT::i32, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8, 
     569             :                       // Src: (ld:{ *:[i32] } (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_private>> - Complexity = 19
     570             :                       // Dst: (BUFFER_LOAD_DWORD_OFFEN:{ *:[i32] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
     571             : /*  1213*/          /*Scope*/ 18, /*->1232*/
     572             : /*  1214*/            OPC_CheckPatternPredicate, 4, // (true) && (Subtarget->getGeneration() <= R600Subtarget::NORTHERN_ISLANDS)
     573             : /*  1216*/            OPC_CheckComplexPat, /*CP*/7, /*#*/1, // SelectADDRIndirect:$addr #2 #3
     574             : /*  1219*/            OPC_EmitMergeInputChains1_0,
     575             : /*  1220*/            OPC_EmitInteger, MVT::i32, 0, 
     576             : /*  1223*/            OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::R600_RegisterLoad), 0|OPFL_Chain|OPFL_MemRefs,
     577             :                           MVT::i32, 3/*#Ops*/, 2, 3, 4, 
     578             :                       // Src: (ld:{ *:[i32] } ADDRIndirect:{ *:[iPTR] }:$addr)<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_private>> - Complexity = 13
     579             :                       // Dst: (R600_RegisterLoad:{ *:[i32] } FRAMEri:{ *:[iPTR] }:$addr, 0:{ *:[i32] })
     580             : /*  1232*/          0, /*End of Scope*/
     581             : /*  1233*/        0, // EndSwitchType
     582             : /*  1234*/      /*Scope*/ 66|128,3/*450*/, /*->1686*/
     583             : /*  1236*/        OPC_CheckChild1Type, MVT::i32,
     584             : /*  1238*/        OPC_CheckType, MVT::i32,
     585             : /*  1240*/        OPC_Scope, 50, /*->1292*/ // 12 children in Scope
     586             : /*  1242*/          OPC_CheckPredicate, 3, // Predicate_az_extload
     587             : /*  1244*/          OPC_Scope, 22, /*->1268*/ // 2 children in Scope
     588             : /*  1246*/            OPC_CheckPredicate, 4, // Predicate_az_extloadi8
     589             : /*  1248*/            OPC_CheckPredicate, 12, // Predicate_vtx_id3_az_extloadi8
     590             : /*  1250*/            OPC_CheckPatternPredicate, 5, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::EVERGREEN && Subtarget->getGeneration() <= AMDGPUSubtarget::NORTHERN_ISLANDS && !Subtarget->hasCaymanISA())
     591             : /*  1252*/            OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectADDRVTX_READ:$src_gpr #2 #3
     592             : /*  1255*/            OPC_EmitMergeInputChains1_0,
     593             : /*  1256*/            OPC_EmitInteger, MVT::i8, 3, 
     594             : /*  1259*/            OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::VTX_READ_8_eg), 0|OPFL_Chain|OPFL_MemRefs,
     595             :                           MVT::i32, 3/*#Ops*/, 2, 3, 4, 
     596             :                       // Src: (ld:{ *:[i32] } ADDRVTX_READ:{ *:[i32] }:$src_gpr)<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_vtx_id3_az_extloadi8>> - Complexity = 13
     597             :                       // Dst: (VTX_READ_8_eg:{ *:[i32] } MEMxi:{ *:[i32] }:$src_gpr, 3:{ *:[i8] })
     598             : /*  1268*/          /*Scope*/ 22, /*->1291*/
     599             : /*  1269*/            OPC_CheckPredicate, 8, // Predicate_az_extloadi16
     600             : /*  1271*/            OPC_CheckPredicate, 12, // Predicate_vtx_id3_az_extloadi16
     601             : /*  1273*/            OPC_CheckPatternPredicate, 5, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::EVERGREEN && Subtarget->getGeneration() <= AMDGPUSubtarget::NORTHERN_ISLANDS && !Subtarget->hasCaymanISA())
     602             : /*  1275*/            OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectADDRVTX_READ:$src_gpr #2 #3
     603             : /*  1278*/            OPC_EmitMergeInputChains1_0,
     604             : /*  1279*/            OPC_EmitInteger, MVT::i8, 3, 
     605             : /*  1282*/            OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::VTX_READ_16_eg), 0|OPFL_Chain|OPFL_MemRefs,
     606             :                           MVT::i32, 3/*#Ops*/, 2, 3, 4, 
     607             :                       // Src: (ld:{ *:[i32] } ADDRVTX_READ:{ *:[i32] }:$src_gpr)<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi16>><<P:Predicate_vtx_id3_az_extloadi16>> - Complexity = 13
     608             :                       // Dst: (VTX_READ_16_eg:{ *:[i32] } MEMxi:{ *:[i32] }:$src_gpr, 3:{ *:[i8] })
     609             : /*  1291*/          0, /*End of Scope*/
     610             : /*  1292*/        /*Scope*/ 22, /*->1315*/
     611             : /*  1293*/          OPC_CheckPredicate, 1, // Predicate_load
     612             : /*  1295*/          OPC_CheckPredicate, 12, // Predicate_vtx_id3_load
     613             : /*  1297*/          OPC_CheckPatternPredicate, 5, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::EVERGREEN && Subtarget->getGeneration() <= AMDGPUSubtarget::NORTHERN_ISLANDS && !Subtarget->hasCaymanISA())
     614             : /*  1299*/          OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectADDRVTX_READ:$src_gpr #2 #3
     615             : /*  1302*/          OPC_EmitMergeInputChains1_0,
     616             : /*  1303*/          OPC_EmitInteger, MVT::i8, 3, 
     617             : /*  1306*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::VTX_READ_32_eg), 0|OPFL_Chain|OPFL_MemRefs,
     618             :                         MVT::i32, 3/*#Ops*/, 2, 3, 4, 
     619             :                     // Src: (ld:{ *:[i32] } ADDRVTX_READ:{ *:[i32] }:$src_gpr)<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_vtx_id3_load>> - Complexity = 13
     620             :                     // Dst: (VTX_READ_32_eg:{ *:[i32] } MEMxi:{ *:[i32] }:$src_gpr, 3:{ *:[i8] })
     621             : /*  1315*/        /*Scope*/ 50, /*->1366*/
     622             : /*  1316*/          OPC_CheckPredicate, 3, // Predicate_az_extload
     623             : /*  1318*/          OPC_Scope, 22, /*->1342*/ // 2 children in Scope
     624             : /*  1320*/            OPC_CheckPredicate, 4, // Predicate_az_extloadi8
     625             : /*  1322*/            OPC_CheckPredicate, 13, // Predicate_vtx_id2_az_extloadi8
     626             : /*  1324*/            OPC_CheckPatternPredicate, 5, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::EVERGREEN && Subtarget->getGeneration() <= AMDGPUSubtarget::NORTHERN_ISLANDS && !Subtarget->hasCaymanISA())
     627             : /*  1326*/            OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectADDRVTX_READ:$src_gpr #2 #3
     628             : /*  1329*/            OPC_EmitMergeInputChains1_0,
     629             : /*  1330*/            OPC_EmitInteger, MVT::i8, 2, 
     630             : /*  1333*/            OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::VTX_READ_8_eg), 0|OPFL_Chain|OPFL_MemRefs,
     631             :                           MVT::i32, 3/*#Ops*/, 2, 3, 4, 
     632             :                       // Src: (ld:{ *:[i32] } ADDRVTX_READ:{ *:[i32] }:$src_gpr)<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_vtx_id2_az_extloadi8>> - Complexity = 13
     633             :                       // Dst: (VTX_READ_8_eg:{ *:[i32] } MEMxi:{ *:[i32] }:$src_gpr, 2:{ *:[i8] })
     634             : /*  1342*/          /*Scope*/ 22, /*->1365*/
     635             : /*  1343*/            OPC_CheckPredicate, 8, // Predicate_az_extloadi16
     636             : /*  1345*/            OPC_CheckPredicate, 13, // Predicate_vtx_id2_az_extloadi16
     637             : /*  1347*/            OPC_CheckPatternPredicate, 5, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::EVERGREEN && Subtarget->getGeneration() <= AMDGPUSubtarget::NORTHERN_ISLANDS && !Subtarget->hasCaymanISA())
     638             : /*  1349*/            OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectADDRVTX_READ:$src_gpr #2 #3
     639             : /*  1352*/            OPC_EmitMergeInputChains1_0,
     640             : /*  1353*/            OPC_EmitInteger, MVT::i8, 2, 
     641             : /*  1356*/            OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::VTX_READ_16_eg), 0|OPFL_Chain|OPFL_MemRefs,
     642             :                           MVT::i32, 3/*#Ops*/, 2, 3, 4, 
     643             :                       // Src: (ld:{ *:[i32] } ADDRVTX_READ:{ *:[i32] }:$src_gpr)<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi16>><<P:Predicate_vtx_id2_az_extloadi16>> - Complexity = 13
     644             :                       // Dst: (VTX_READ_16_eg:{ *:[i32] } MEMxi:{ *:[i32] }:$src_gpr, 2:{ *:[i8] })
     645             : /*  1365*/          0, /*End of Scope*/
     646             : /*  1366*/        /*Scope*/ 22, /*->1389*/
     647             : /*  1367*/          OPC_CheckPredicate, 1, // Predicate_load
     648             : /*  1369*/          OPC_CheckPredicate, 13, // Predicate_vtx_id2_load
     649             : /*  1371*/          OPC_CheckPatternPredicate, 5, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::EVERGREEN && Subtarget->getGeneration() <= AMDGPUSubtarget::NORTHERN_ISLANDS && !Subtarget->hasCaymanISA())
     650             : /*  1373*/          OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectADDRVTX_READ:$src_gpr #2 #3
     651             : /*  1376*/          OPC_EmitMergeInputChains1_0,
     652             : /*  1377*/          OPC_EmitInteger, MVT::i8, 2, 
     653             : /*  1380*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::VTX_READ_32_eg), 0|OPFL_Chain|OPFL_MemRefs,
     654             :                         MVT::i32, 3/*#Ops*/, 2, 3, 4, 
     655             :                     // Src: (ld:{ *:[i32] } ADDRVTX_READ:{ *:[i32] }:$src_gpr)<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_vtx_id2_load>> - Complexity = 13
     656             :                     // Dst: (VTX_READ_32_eg:{ *:[i32] } MEMxi:{ *:[i32] }:$src_gpr, 2:{ *:[i8] })
     657             : /*  1389*/        /*Scope*/ 50, /*->1440*/
     658             : /*  1390*/          OPC_CheckPredicate, 3, // Predicate_az_extload
     659             : /*  1392*/          OPC_Scope, 22, /*->1416*/ // 2 children in Scope
     660             : /*  1394*/            OPC_CheckPredicate, 4, // Predicate_az_extloadi8
     661             : /*  1396*/            OPC_CheckPredicate, 14, // Predicate_vtx_id1_az_extloadi8
     662             : /*  1398*/            OPC_CheckPatternPredicate, 5, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::EVERGREEN && Subtarget->getGeneration() <= AMDGPUSubtarget::NORTHERN_ISLANDS && !Subtarget->hasCaymanISA())
     663             : /*  1400*/            OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectADDRVTX_READ:$src_gpr #2 #3
     664             : /*  1403*/            OPC_EmitMergeInputChains1_0,
     665             : /*  1404*/            OPC_EmitInteger, MVT::i8, 1, 
     666             : /*  1407*/            OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::VTX_READ_8_eg), 0|OPFL_Chain|OPFL_MemRefs,
     667             :                           MVT::i32, 3/*#Ops*/, 2, 3, 4, 
     668             :                       // Src: (ld:{ *:[i32] } ADDRVTX_READ:{ *:[i32] }:$src_gpr)<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_vtx_id1_az_extloadi8>> - Complexity = 13
     669             :                       // Dst: (VTX_READ_8_eg:{ *:[i32] } MEMxi:{ *:[i32] }:$src_gpr, 1:{ *:[i8] })
     670             : /*  1416*/          /*Scope*/ 22, /*->1439*/
     671             : /*  1417*/            OPC_CheckPredicate, 8, // Predicate_az_extloadi16
     672             : /*  1419*/            OPC_CheckPredicate, 14, // Predicate_vtx_id1_az_extloadi16
     673             : /*  1421*/            OPC_CheckPatternPredicate, 5, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::EVERGREEN && Subtarget->getGeneration() <= AMDGPUSubtarget::NORTHERN_ISLANDS && !Subtarget->hasCaymanISA())
     674             : /*  1423*/            OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectADDRVTX_READ:$src_gpr #2 #3
     675             : /*  1426*/            OPC_EmitMergeInputChains1_0,
     676             : /*  1427*/            OPC_EmitInteger, MVT::i8, 1, 
     677             : /*  1430*/            OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::VTX_READ_16_eg), 0|OPFL_Chain|OPFL_MemRefs,
     678             :                           MVT::i32, 3/*#Ops*/, 2, 3, 4, 
     679             :                       // Src: (ld:{ *:[i32] } ADDRVTX_READ:{ *:[i32] }:$src_gpr)<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi16>><<P:Predicate_vtx_id1_az_extloadi16>> - Complexity = 13
     680             :                       // Dst: (VTX_READ_16_eg:{ *:[i32] } MEMxi:{ *:[i32] }:$src_gpr, 1:{ *:[i8] })
     681             : /*  1439*/          0, /*End of Scope*/
     682             : /*  1440*/        /*Scope*/ 22, /*->1463*/
     683             : /*  1441*/          OPC_CheckPredicate, 1, // Predicate_load
     684             : /*  1443*/          OPC_CheckPredicate, 14, // Predicate_vtx_id1_load
     685             : /*  1445*/          OPC_CheckPatternPredicate, 5, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::EVERGREEN && Subtarget->getGeneration() <= AMDGPUSubtarget::NORTHERN_ISLANDS && !Subtarget->hasCaymanISA())
     686             : /*  1447*/          OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectADDRVTX_READ:$src_gpr #2 #3
     687             : /*  1450*/          OPC_EmitMergeInputChains1_0,
     688             : /*  1451*/          OPC_EmitInteger, MVT::i8, 1, 
     689             : /*  1454*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::VTX_READ_32_eg), 0|OPFL_Chain|OPFL_MemRefs,
     690             :                         MVT::i32, 3/*#Ops*/, 2, 3, 4, 
     691             :                     // Src: (ld:{ *:[i32] } ADDRVTX_READ:{ *:[i32] }:$src_gpr)<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_vtx_id1_load>> - Complexity = 13
     692             :                     // Dst: (VTX_READ_32_eg:{ *:[i32] } MEMxi:{ *:[i32] }:$src_gpr, 1:{ *:[i8] })
     693             : /*  1463*/        /*Scope*/ 50, /*->1514*/
     694             : /*  1464*/          OPC_CheckPredicate, 3, // Predicate_az_extload
     695             : /*  1466*/          OPC_Scope, 22, /*->1490*/ // 2 children in Scope
     696             : /*  1468*/            OPC_CheckPredicate, 4, // Predicate_az_extloadi8
     697             : /*  1470*/            OPC_CheckPredicate, 12, // Predicate_vtx_id3_az_extloadi8
     698             : /*  1472*/            OPC_CheckPatternPredicate, 6, // (true) && (Subtarget->hasCaymanISA())
     699             : /*  1474*/            OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectADDRVTX_READ:$src_gpr #2 #3
     700             : /*  1477*/            OPC_EmitMergeInputChains1_0,
     701             : /*  1478*/            OPC_EmitInteger, MVT::i8, 3, 
     702             : /*  1481*/            OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::VTX_READ_8_cm), 0|OPFL_Chain|OPFL_MemRefs,
     703             :                           MVT::i32, 3/*#Ops*/, 2, 3, 4, 
     704             :                       // Src: (ld:{ *:[i32] } ADDRVTX_READ:{ *:[i32] }:$src_gpr)<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_vtx_id3_az_extloadi8>> - Complexity = 13
     705             :                       // Dst: (VTX_READ_8_cm:{ *:[i32] } MEMxi:{ *:[i32] }:$src_gpr, 3:{ *:[i8] })
     706             : /*  1490*/          /*Scope*/ 22, /*->1513*/
     707             : /*  1491*/            OPC_CheckPredicate, 8, // Predicate_az_extloadi16
     708             : /*  1493*/            OPC_CheckPredicate, 12, // Predicate_vtx_id3_az_extloadi16
     709             : /*  1495*/            OPC_CheckPatternPredicate, 6, // (true) && (Subtarget->hasCaymanISA())
     710             : /*  1497*/            OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectADDRVTX_READ:$src_gpr #2 #3
     711             : /*  1500*/            OPC_EmitMergeInputChains1_0,
     712             : /*  1501*/            OPC_EmitInteger, MVT::i8, 3, 
     713             : /*  1504*/            OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::VTX_READ_16_cm), 0|OPFL_Chain|OPFL_MemRefs,
     714             :                           MVT::i32, 3/*#Ops*/, 2, 3, 4, 
     715             :                       // Src: (ld:{ *:[i32] } ADDRVTX_READ:{ *:[i32] }:$src_gpr)<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi16>><<P:Predicate_vtx_id3_az_extloadi16>> - Complexity = 13
     716             :                       // Dst: (VTX_READ_16_cm:{ *:[i32] } MEMxi:{ *:[i32] }:$src_gpr, 3:{ *:[i8] })
     717             : /*  1513*/          0, /*End of Scope*/
     718             : /*  1514*/        /*Scope*/ 22, /*->1537*/
     719             : /*  1515*/          OPC_CheckPredicate, 1, // Predicate_load
     720             : /*  1517*/          OPC_CheckPredicate, 12, // Predicate_vtx_id3_load
     721             : /*  1519*/          OPC_CheckPatternPredicate, 6, // (true) && (Subtarget->hasCaymanISA())
     722             : /*  1521*/          OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectADDRVTX_READ:$src_gpr #2 #3
     723             : /*  1524*/          OPC_EmitMergeInputChains1_0,
     724             : /*  1525*/          OPC_EmitInteger, MVT::i8, 3, 
     725             : /*  1528*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::VTX_READ_32_cm), 0|OPFL_Chain|OPFL_MemRefs,
     726             :                         MVT::i32, 3/*#Ops*/, 2, 3, 4, 
     727             :                     // Src: (ld:{ *:[i32] } ADDRVTX_READ:{ *:[i32] }:$src_gpr)<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_vtx_id3_load>> - Complexity = 13
     728             :                     // Dst: (VTX_READ_32_cm:{ *:[i32] } MEMxi:{ *:[i32] }:$src_gpr, 3:{ *:[i8] })
     729             : /*  1537*/        /*Scope*/ 50, /*->1588*/
     730             : /*  1538*/          OPC_CheckPredicate, 3, // Predicate_az_extload
     731             : /*  1540*/          OPC_Scope, 22, /*->1564*/ // 2 children in Scope
     732             : /*  1542*/            OPC_CheckPredicate, 4, // Predicate_az_extloadi8
     733             : /*  1544*/            OPC_CheckPredicate, 13, // Predicate_vtx_id2_az_extloadi8
     734             : /*  1546*/            OPC_CheckPatternPredicate, 6, // (true) && (Subtarget->hasCaymanISA())
     735             : /*  1548*/            OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectADDRVTX_READ:$src_gpr #2 #3
     736             : /*  1551*/            OPC_EmitMergeInputChains1_0,
     737             : /*  1552*/            OPC_EmitInteger, MVT::i8, 2, 
     738             : /*  1555*/            OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::VTX_READ_8_cm), 0|OPFL_Chain|OPFL_MemRefs,
     739             :                           MVT::i32, 3/*#Ops*/, 2, 3, 4, 
     740             :                       // Src: (ld:{ *:[i32] } ADDRVTX_READ:{ *:[i32] }:$src_gpr)<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_vtx_id2_az_extloadi8>> - Complexity = 13
     741             :                       // Dst: (VTX_READ_8_cm:{ *:[i32] } MEMxi:{ *:[i32] }:$src_gpr, 2:{ *:[i8] })
     742             : /*  1564*/          /*Scope*/ 22, /*->1587*/
     743             : /*  1565*/            OPC_CheckPredicate, 8, // Predicate_az_extloadi16
     744             : /*  1567*/            OPC_CheckPredicate, 13, // Predicate_vtx_id2_az_extloadi16
     745             : /*  1569*/            OPC_CheckPatternPredicate, 6, // (true) && (Subtarget->hasCaymanISA())
     746             : /*  1571*/            OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectADDRVTX_READ:$src_gpr #2 #3
     747             : /*  1574*/            OPC_EmitMergeInputChains1_0,
     748             : /*  1575*/            OPC_EmitInteger, MVT::i8, 2, 
     749             : /*  1578*/            OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::VTX_READ_16_cm), 0|OPFL_Chain|OPFL_MemRefs,
     750             :                           MVT::i32, 3/*#Ops*/, 2, 3, 4, 
     751             :                       // Src: (ld:{ *:[i32] } ADDRVTX_READ:{ *:[i32] }:$src_gpr)<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi16>><<P:Predicate_vtx_id2_az_extloadi16>> - Complexity = 13
     752             :                       // Dst: (VTX_READ_16_cm:{ *:[i32] } MEMxi:{ *:[i32] }:$src_gpr, 2:{ *:[i8] })
     753             : /*  1587*/          0, /*End of Scope*/
     754             : /*  1588*/        /*Scope*/ 22, /*->1611*/
     755             : /*  1589*/          OPC_CheckPredicate, 1, // Predicate_load
     756             : /*  1591*/          OPC_CheckPredicate, 13, // Predicate_vtx_id2_load
     757             : /*  1593*/          OPC_CheckPatternPredicate, 6, // (true) && (Subtarget->hasCaymanISA())
     758             : /*  1595*/          OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectADDRVTX_READ:$src_gpr #2 #3
     759             : /*  1598*/          OPC_EmitMergeInputChains1_0,
     760             : /*  1599*/          OPC_EmitInteger, MVT::i8, 2, 
     761             : /*  1602*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::VTX_READ_32_cm), 0|OPFL_Chain|OPFL_MemRefs,
     762             :                         MVT::i32, 3/*#Ops*/, 2, 3, 4, 
     763             :                     // Src: (ld:{ *:[i32] } ADDRVTX_READ:{ *:[i32] }:$src_gpr)<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_vtx_id2_load>> - Complexity = 13
     764             :                     // Dst: (VTX_READ_32_cm:{ *:[i32] } MEMxi:{ *:[i32] }:$src_gpr, 2:{ *:[i8] })
     765             : /*  1611*/        /*Scope*/ 50, /*->1662*/
     766             : /*  1612*/          OPC_CheckPredicate, 3, // Predicate_az_extload
     767             : /*  1614*/          OPC_Scope, 22, /*->1638*/ // 2 children in Scope
     768             : /*  1616*/            OPC_CheckPredicate, 4, // Predicate_az_extloadi8
     769             : /*  1618*/            OPC_CheckPredicate, 14, // Predicate_vtx_id1_az_extloadi8
     770             : /*  1620*/            OPC_CheckPatternPredicate, 6, // (true) && (Subtarget->hasCaymanISA())
     771             : /*  1622*/            OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectADDRVTX_READ:$src_gpr #2 #3
     772             : /*  1625*/            OPC_EmitMergeInputChains1_0,
     773             : /*  1626*/            OPC_EmitInteger, MVT::i8, 1, 
     774             : /*  1629*/            OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::VTX_READ_8_cm), 0|OPFL_Chain|OPFL_MemRefs,
     775             :                           MVT::i32, 3/*#Ops*/, 2, 3, 4, 
     776             :                       // Src: (ld:{ *:[i32] } ADDRVTX_READ:{ *:[i32] }:$src_gpr)<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_vtx_id1_az_extloadi8>> - Complexity = 13
     777             :                       // Dst: (VTX_READ_8_cm:{ *:[i32] } MEMxi:{ *:[i32] }:$src_gpr, 1:{ *:[i8] })
     778             : /*  1638*/          /*Scope*/ 22, /*->1661*/
     779             : /*  1639*/            OPC_CheckPredicate, 8, // Predicate_az_extloadi16
     780             : /*  1641*/            OPC_CheckPredicate, 14, // Predicate_vtx_id1_az_extloadi16
     781             : /*  1643*/            OPC_CheckPatternPredicate, 6, // (true) && (Subtarget->hasCaymanISA())
     782             : /*  1645*/            OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectADDRVTX_READ:$src_gpr #2 #3
     783             : /*  1648*/            OPC_EmitMergeInputChains1_0,
     784             : /*  1649*/            OPC_EmitInteger, MVT::i8, 1, 
     785             : /*  1652*/            OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::VTX_READ_16_cm), 0|OPFL_Chain|OPFL_MemRefs,
     786             :                           MVT::i32, 3/*#Ops*/, 2, 3, 4, 
     787             :                       // Src: (ld:{ *:[i32] } ADDRVTX_READ:{ *:[i32] }:$src_gpr)<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi16>><<P:Predicate_vtx_id1_az_extloadi16>> - Complexity = 13
     788             :                       // Dst: (VTX_READ_16_cm:{ *:[i32] } MEMxi:{ *:[i32] }:$src_gpr, 1:{ *:[i8] })
     789             : /*  1661*/          0, /*End of Scope*/
     790             : /*  1662*/        /*Scope*/ 22, /*->1685*/
     791             : /*  1663*/          OPC_CheckPredicate, 1, // Predicate_load
     792             : /*  1665*/          OPC_CheckPredicate, 14, // Predicate_vtx_id1_load
     793             : /*  1667*/          OPC_CheckPatternPredicate, 6, // (true) && (Subtarget->hasCaymanISA())
     794             : /*  1669*/          OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectADDRVTX_READ:$src_gpr #2 #3
     795             : /*  1672*/          OPC_EmitMergeInputChains1_0,
     796             : /*  1673*/          OPC_EmitInteger, MVT::i8, 1, 
     797             : /*  1676*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::VTX_READ_32_cm), 0|OPFL_Chain|OPFL_MemRefs,
     798             :                         MVT::i32, 3/*#Ops*/, 2, 3, 4, 
     799             :                     // Src: (ld:{ *:[i32] } ADDRVTX_READ:{ *:[i32] }:$src_gpr)<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_vtx_id1_load>> - Complexity = 13
     800             :                     // Dst: (VTX_READ_32_cm:{ *:[i32] } MEMxi:{ *:[i32] }:$src_gpr, 1:{ *:[i8] })
     801             : /*  1685*/        0, /*End of Scope*/
     802             : /*  1686*/      0, /*End of Scope*/
     803             : /*  1687*/    /*Scope*/ 33, /*->1721*/
     804             : /*  1688*/      OPC_CaptureGlueInput,
     805             : /*  1689*/      OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
     806             : /*  1690*/      OPC_CheckPredicate, 15, // Predicate_unindexedload_glue
     807             : /*  1692*/      OPC_CheckPredicate, 16, // Predicate_sextload_glue
     808             : /*  1694*/      OPC_CheckPredicate, 4, // Predicate_sextloadi8_glue
     809             : /*  1696*/      OPC_CheckPredicate, 17, // Predicate_sextloadi8_local_m0
     810             : /*  1698*/      OPC_CheckType, MVT::i32,
     811             : /*  1700*/      OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     812             : /*  1702*/      OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
     813             : /*  1705*/      OPC_EmitMergeInputChains1_0,
     814             : /*  1706*/      OPC_EmitNodeXForm, 0, 3, // as_i16imm
     815             : /*  1709*/      OPC_EmitInteger, MVT::i1, 0, 
     816             : /*  1712*/      OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_I8), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
     817             :                     MVT::i32, 3/*#Ops*/, 2, 4, 5, 
     818             :                 // Src: (AMDGPUld_glue:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload_glue>><<P:Predicate_sextload_glue>><<P:Predicate_sextloadi8_glue>><<P:Predicate_sextloadi8_local_m0>> - Complexity = 13
     819             :                 // Dst: (DS_READ_I8:{ *:[i32] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
     820             : /*  1721*/    /*Scope*/ 32, /*->1754*/
     821             : /*  1722*/      OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
     822             : /*  1723*/      OPC_CheckPredicate, 0, // Predicate_unindexedload
     823             : /*  1725*/      OPC_CheckPredicate, 6, // Predicate_sextload
     824             : /*  1727*/      OPC_CheckPredicate, 7, // Predicate_sextloadi8
     825             : /*  1729*/      OPC_CheckPredicate, 17, // Predicate_sextloadi8_local
     826             : /*  1731*/      OPC_CheckType, MVT::i32,
     827             : /*  1733*/      OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     828             : /*  1735*/      OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
     829             : /*  1738*/      OPC_EmitMergeInputChains1_0,
     830             : /*  1739*/      OPC_EmitNodeXForm, 0, 3, // as_i16imm
     831             : /*  1742*/      OPC_EmitInteger, MVT::i1, 0, 
     832             : /*  1745*/      OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_I8_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
     833             :                     MVT::i32, 3/*#Ops*/, 2, 4, 5, 
     834             :                 // Src: (ld:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_local>> - Complexity = 13
     835             :                 // Dst: (DS_READ_I8_gfx9:{ *:[i32] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
     836             : /*  1754*/    /*Scope*/ 33, /*->1788*/
     837             : /*  1755*/      OPC_CaptureGlueInput,
     838             : /*  1756*/      OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
     839             : /*  1757*/      OPC_CheckPredicate, 15, // Predicate_unindexedload_glue
     840             : /*  1759*/      OPC_CheckPredicate, 3, // Predicate_az_extload_glue
     841             : /*  1761*/      OPC_CheckPredicate, 4, // Predicate_az_extloadi8_glue
     842             : /*  1763*/      OPC_CheckPredicate, 17, // Predicate_az_extloadi8_local_m0
     843             : /*  1765*/      OPC_CheckType, MVT::i32,
     844             : /*  1767*/      OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     845             : /*  1769*/      OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
     846             : /*  1772*/      OPC_EmitMergeInputChains1_0,
     847             : /*  1773*/      OPC_EmitNodeXForm, 0, 3, // as_i16imm
     848             : /*  1776*/      OPC_EmitInteger, MVT::i1, 0, 
     849             : /*  1779*/      OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_U8), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
     850             :                     MVT::i32, 3/*#Ops*/, 2, 4, 5, 
     851             :                 // Src: (AMDGPUld_glue:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload_glue>><<P:Predicate_az_extload_glue>><<P:Predicate_az_extloadi8_glue>><<P:Predicate_az_extloadi8_local_m0>> - Complexity = 13
     852             :                 // Dst: (DS_READ_U8:{ *:[i32] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
     853             : /*  1788*/    /*Scope*/ 32, /*->1821*/
     854             : /*  1789*/      OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
     855             : /*  1790*/      OPC_CheckPredicate, 0, // Predicate_unindexedload
     856             : /*  1792*/      OPC_CheckPredicate, 3, // Predicate_az_extload
     857             : /*  1794*/      OPC_CheckPredicate, 4, // Predicate_az_extloadi8
     858             : /*  1796*/      OPC_CheckPredicate, 17, // Predicate_az_extloadi8_local
     859             : /*  1798*/      OPC_CheckType, MVT::i32,
     860             : /*  1800*/      OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     861             : /*  1802*/      OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
     862             : /*  1805*/      OPC_EmitMergeInputChains1_0,
     863             : /*  1806*/      OPC_EmitNodeXForm, 0, 3, // as_i16imm
     864             : /*  1809*/      OPC_EmitInteger, MVT::i1, 0, 
     865             : /*  1812*/      OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_U8_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
     866             :                     MVT::i32, 3/*#Ops*/, 2, 4, 5, 
     867             :                 // Src: (ld:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_local>> - Complexity = 13
     868             :                 // Dst: (DS_READ_U8_gfx9:{ *:[i32] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
     869             : /*  1821*/    /*Scope*/ 33, /*->1855*/
     870             : /*  1822*/      OPC_CaptureGlueInput,
     871             : /*  1823*/      OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
     872             : /*  1824*/      OPC_CheckPredicate, 15, // Predicate_unindexedload_glue
     873             : /*  1826*/      OPC_CheckPredicate, 16, // Predicate_sextload_glue
     874             : /*  1828*/      OPC_CheckPredicate, 4, // Predicate_sextloadi8_glue
     875             : /*  1830*/      OPC_CheckPredicate, 17, // Predicate_sextloadi8_local_m0
     876             : /*  1832*/      OPC_CheckType, MVT::i16,
     877             : /*  1834*/      OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     878             : /*  1836*/      OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
     879             : /*  1839*/      OPC_EmitMergeInputChains1_0,
     880             : /*  1840*/      OPC_EmitNodeXForm, 0, 3, // as_i16imm
     881             : /*  1843*/      OPC_EmitInteger, MVT::i1, 0, 
     882             : /*  1846*/      OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_I8), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
     883             :                     MVT::i16, 3/*#Ops*/, 2, 4, 5, 
     884             :                 // Src: (AMDGPUld_glue:{ *:[i16] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload_glue>><<P:Predicate_sextload_glue>><<P:Predicate_sextloadi8_glue>><<P:Predicate_sextloadi8_local_m0>> - Complexity = 13
     885             :                 // Dst: (DS_READ_I8:{ *:[i16] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
     886             : /*  1855*/    /*Scope*/ 32, /*->1888*/
     887             : /*  1856*/      OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
     888             : /*  1857*/      OPC_CheckPredicate, 0, // Predicate_unindexedload
     889             : /*  1859*/      OPC_CheckPredicate, 6, // Predicate_sextload
     890             : /*  1861*/      OPC_CheckPredicate, 7, // Predicate_sextloadi8
     891             : /*  1863*/      OPC_CheckPredicate, 17, // Predicate_sextloadi8_local
     892             : /*  1865*/      OPC_CheckType, MVT::i16,
     893             : /*  1867*/      OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     894             : /*  1869*/      OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
     895             : /*  1872*/      OPC_EmitMergeInputChains1_0,
     896             : /*  1873*/      OPC_EmitNodeXForm, 0, 3, // as_i16imm
     897             : /*  1876*/      OPC_EmitInteger, MVT::i1, 0, 
     898             : /*  1879*/      OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_I8_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
     899             :                     MVT::i16, 3/*#Ops*/, 2, 4, 5, 
     900             :                 // Src: (ld:{ *:[i16] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_local>> - Complexity = 13
     901             :                 // Dst: (DS_READ_I8_gfx9:{ *:[i16] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
     902             : /*  1888*/    /*Scope*/ 33, /*->1922*/
     903             : /*  1889*/      OPC_CaptureGlueInput,
     904             : /*  1890*/      OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
     905             : /*  1891*/      OPC_CheckPredicate, 15, // Predicate_unindexedload_glue
     906             : /*  1893*/      OPC_CheckPredicate, 3, // Predicate_az_extload_glue
     907             : /*  1895*/      OPC_CheckPredicate, 4, // Predicate_az_extloadi8_glue
     908             : /*  1897*/      OPC_CheckPredicate, 17, // Predicate_az_extloadi8_local_m0
     909             : /*  1899*/      OPC_CheckType, MVT::i16,
     910             : /*  1901*/      OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     911             : /*  1903*/      OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
     912             : /*  1906*/      OPC_EmitMergeInputChains1_0,
     913             : /*  1907*/      OPC_EmitNodeXForm, 0, 3, // as_i16imm
     914             : /*  1910*/      OPC_EmitInteger, MVT::i1, 0, 
     915             : /*  1913*/      OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_U8), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
     916             :                     MVT::i16, 3/*#Ops*/, 2, 4, 5, 
     917             :                 // Src: (AMDGPUld_glue:{ *:[i16] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload_glue>><<P:Predicate_az_extload_glue>><<P:Predicate_az_extloadi8_glue>><<P:Predicate_az_extloadi8_local_m0>> - Complexity = 13
     918             :                 // Dst: (DS_READ_U8:{ *:[i16] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
     919             : /*  1922*/    /*Scope*/ 32, /*->1955*/
     920             : /*  1923*/      OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
     921             : /*  1924*/      OPC_CheckPredicate, 0, // Predicate_unindexedload
     922             : /*  1926*/      OPC_CheckPredicate, 3, // Predicate_az_extload
     923             : /*  1928*/      OPC_CheckPredicate, 4, // Predicate_az_extloadi8
     924             : /*  1930*/      OPC_CheckPredicate, 17, // Predicate_az_extloadi8_local
     925             : /*  1932*/      OPC_CheckType, MVT::i16,
     926             : /*  1934*/      OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     927             : /*  1936*/      OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
     928             : /*  1939*/      OPC_EmitMergeInputChains1_0,
     929             : /*  1940*/      OPC_EmitNodeXForm, 0, 3, // as_i16imm
     930             : /*  1943*/      OPC_EmitInteger, MVT::i1, 0, 
     931             : /*  1946*/      OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_U8_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
     932             :                     MVT::i16, 3/*#Ops*/, 2, 4, 5, 
     933             :                 // Src: (ld:{ *:[i16] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_local>> - Complexity = 13
     934             :                 // Dst: (DS_READ_U8_gfx9:{ *:[i16] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
     935             : /*  1955*/    /*Scope*/ 33, /*->1989*/
     936             : /*  1956*/      OPC_CaptureGlueInput,
     937             : /*  1957*/      OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
     938             : /*  1958*/      OPC_CheckPredicate, 15, // Predicate_unindexedload_glue
     939             : /*  1960*/      OPC_CheckPredicate, 16, // Predicate_sextload_glue
     940             : /*  1962*/      OPC_CheckPredicate, 8, // Predicate_sextloadi16_glue
     941             : /*  1964*/      OPC_CheckPredicate, 17, // Predicate_sextloadi16_local_m0
     942             : /*  1966*/      OPC_CheckType, MVT::i32,
     943             : /*  1968*/      OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     944             : /*  1970*/      OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
     945             : /*  1973*/      OPC_EmitMergeInputChains1_0,
     946             : /*  1974*/      OPC_EmitNodeXForm, 0, 3, // as_i16imm
     947             : /*  1977*/      OPC_EmitInteger, MVT::i1, 0, 
     948             : /*  1980*/      OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_I16), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
     949             :                     MVT::i32, 3/*#Ops*/, 2, 4, 5, 
     950             :                 // Src: (AMDGPUld_glue:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload_glue>><<P:Predicate_sextload_glue>><<P:Predicate_sextloadi16_glue>><<P:Predicate_sextloadi16_local_m0>> - Complexity = 13
     951             :                 // Dst: (DS_READ_I16:{ *:[i32] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
     952             : /*  1989*/    /*Scope*/ 32, /*->2022*/
     953             : /*  1990*/      OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
     954             : /*  1991*/      OPC_CheckPredicate, 0, // Predicate_unindexedload
     955             : /*  1993*/      OPC_CheckPredicate, 6, // Predicate_sextload
     956             : /*  1995*/      OPC_CheckPredicate, 9, // Predicate_sextloadi16
     957             : /*  1997*/      OPC_CheckPredicate, 17, // Predicate_sextloadi16_local
     958             : /*  1999*/      OPC_CheckType, MVT::i32,
     959             : /*  2001*/      OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     960             : /*  2003*/      OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
     961             : /*  2006*/      OPC_EmitMergeInputChains1_0,
     962             : /*  2007*/      OPC_EmitNodeXForm, 0, 3, // as_i16imm
     963             : /*  2010*/      OPC_EmitInteger, MVT::i1, 0, 
     964             : /*  2013*/      OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_I16_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
     965             :                     MVT::i32, 3/*#Ops*/, 2, 4, 5, 
     966             :                 // Src: (ld:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi16>><<P:Predicate_sextloadi16_local>> - Complexity = 13
     967             :                 // Dst: (DS_READ_I16_gfx9:{ *:[i32] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
     968             : /*  2022*/    /*Scope*/ 33, /*->2056*/
     969             : /*  2023*/      OPC_CaptureGlueInput,
     970             : /*  2024*/      OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
     971             : /*  2025*/      OPC_CheckPredicate, 15, // Predicate_unindexedload_glue
     972             : /*  2027*/      OPC_CheckPredicate, 16, // Predicate_sextload_glue
     973             : /*  2029*/      OPC_CheckPredicate, 8, // Predicate_sextloadi16_glue
     974             : /*  2031*/      OPC_CheckPredicate, 17, // Predicate_sextloadi16_local_m0
     975             : /*  2033*/      OPC_CheckType, MVT::i32,
     976             : /*  2035*/      OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     977             : /*  2037*/      OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
     978             : /*  2040*/      OPC_EmitMergeInputChains1_0,
     979             : /*  2041*/      OPC_EmitNodeXForm, 0, 3, // as_i16imm
     980             : /*  2044*/      OPC_EmitInteger, MVT::i1, 0, 
     981             : /*  2047*/      OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_I16), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
     982             :                     MVT::i32, 3/*#Ops*/, 2, 4, 5, 
     983             :                 // Src: (AMDGPUld_glue:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload_glue>><<P:Predicate_sextload_glue>><<P:Predicate_sextloadi16_glue>><<P:Predicate_sextloadi16_local_m0>> - Complexity = 13
     984             :                 // Dst: (DS_READ_I16:{ *:[i32] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
     985             : /*  2056*/    /*Scope*/ 32, /*->2089*/
     986             : /*  2057*/      OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
     987             : /*  2058*/      OPC_CheckPredicate, 0, // Predicate_unindexedload
     988             : /*  2060*/      OPC_CheckPredicate, 6, // Predicate_sextload
     989             : /*  2062*/      OPC_CheckPredicate, 9, // Predicate_sextloadi16
     990             : /*  2064*/      OPC_CheckPredicate, 17, // Predicate_sextloadi16_local
     991             : /*  2066*/      OPC_CheckType, MVT::i32,
     992             : /*  2068*/      OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
     993             : /*  2070*/      OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
     994             : /*  2073*/      OPC_EmitMergeInputChains1_0,
     995             : /*  2074*/      OPC_EmitNodeXForm, 0, 3, // as_i16imm
     996             : /*  2077*/      OPC_EmitInteger, MVT::i1, 0, 
     997             : /*  2080*/      OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_I16_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
     998             :                     MVT::i32, 3/*#Ops*/, 2, 4, 5, 
     999             :                 // Src: (ld:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi16>><<P:Predicate_sextloadi16_local>> - Complexity = 13
    1000             :                 // Dst: (DS_READ_I16_gfx9:{ *:[i32] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
    1001             : /*  2089*/    /*Scope*/ 33, /*->2123*/
    1002             : /*  2090*/      OPC_CaptureGlueInput,
    1003             : /*  2091*/      OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
    1004             : /*  2092*/      OPC_CheckPredicate, 15, // Predicate_unindexedload_glue
    1005             : /*  2094*/      OPC_CheckPredicate, 3, // Predicate_az_extload_glue
    1006             : /*  2096*/      OPC_CheckPredicate, 8, // Predicate_az_extloadi16_glue
    1007             : /*  2098*/      OPC_CheckPredicate, 17, // Predicate_az_extloadi16_local_m0
    1008             : /*  2100*/      OPC_CheckType, MVT::i32,
    1009             : /*  2102*/      OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1010             : /*  2104*/      OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
    1011             : /*  2107*/      OPC_EmitMergeInputChains1_0,
    1012             : /*  2108*/      OPC_EmitNodeXForm, 0, 3, // as_i16imm
    1013             : /*  2111*/      OPC_EmitInteger, MVT::i1, 0, 
    1014             : /*  2114*/      OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_U16), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
    1015             :                     MVT::i32, 3/*#Ops*/, 2, 4, 5, 
    1016             :                 // Src: (AMDGPUld_glue:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload_glue>><<P:Predicate_az_extload_glue>><<P:Predicate_az_extloadi16_glue>><<P:Predicate_az_extloadi16_local_m0>> - Complexity = 13
    1017             :                 // Dst: (DS_READ_U16:{ *:[i32] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
    1018             : /*  2123*/    /*Scope*/ 32, /*->2156*/
    1019             : /*  2124*/      OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
    1020             : /*  2125*/      OPC_CheckPredicate, 0, // Predicate_unindexedload
    1021             : /*  2127*/      OPC_CheckPredicate, 3, // Predicate_az_extload
    1022             : /*  2129*/      OPC_CheckPredicate, 8, // Predicate_az_extloadi16
    1023             : /*  2131*/      OPC_CheckPredicate, 17, // Predicate_az_extloadi16_local
    1024             : /*  2133*/      OPC_CheckType, MVT::i32,
    1025             : /*  2135*/      OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1026             : /*  2137*/      OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
    1027             : /*  2140*/      OPC_EmitMergeInputChains1_0,
    1028             : /*  2141*/      OPC_EmitNodeXForm, 0, 3, // as_i16imm
    1029             : /*  2144*/      OPC_EmitInteger, MVT::i1, 0, 
    1030             : /*  2147*/      OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_U16_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
    1031             :                     MVT::i32, 3/*#Ops*/, 2, 4, 5, 
    1032             :                 // Src: (ld:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi16>><<P:Predicate_az_extloadi16_local>> - Complexity = 13
    1033             :                 // Dst: (DS_READ_U16_gfx9:{ *:[i32] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
    1034             : /*  2156*/    /*Scope*/ 31, /*->2188*/
    1035             : /*  2157*/      OPC_CaptureGlueInput,
    1036             : /*  2158*/      OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
    1037             : /*  2159*/      OPC_CheckPredicate, 15, // Predicate_unindexedload_glue
    1038             : /*  2161*/      OPC_CheckPredicate, 18, // Predicate_load_glue
    1039             : /*  2163*/      OPC_CheckPredicate, 17, // Predicate_load_local_m0
    1040             : /*  2165*/      OPC_CheckType, MVT::i16,
    1041             : /*  2167*/      OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1042             : /*  2169*/      OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
    1043             : /*  2172*/      OPC_EmitMergeInputChains1_0,
    1044             : /*  2173*/      OPC_EmitNodeXForm, 0, 3, // as_i16imm
    1045             : /*  2176*/      OPC_EmitInteger, MVT::i1, 0, 
    1046             : /*  2179*/      OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_U16), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
    1047             :                     MVT::i16, 3/*#Ops*/, 2, 4, 5, 
    1048             :                 // Src: (AMDGPUld_glue:{ *:[i16] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload_glue>><<P:Predicate_load_glue>><<P:Predicate_load_local_m0>> - Complexity = 13
    1049             :                 // Dst: (DS_READ_U16:{ *:[i16] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
    1050             : /*  2188*/    /*Scope*/ 30, /*->2219*/
    1051             : /*  2189*/      OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
    1052             : /*  2190*/      OPC_CheckPredicate, 0, // Predicate_unindexedload
    1053             : /*  2192*/      OPC_CheckPredicate, 1, // Predicate_load
    1054             : /*  2194*/      OPC_CheckPredicate, 17, // Predicate_load_local
    1055             : /*  2196*/      OPC_CheckType, MVT::i16,
    1056             : /*  2198*/      OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1057             : /*  2200*/      OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
    1058             : /*  2203*/      OPC_EmitMergeInputChains1_0,
    1059             : /*  2204*/      OPC_EmitNodeXForm, 0, 3, // as_i16imm
    1060             : /*  2207*/      OPC_EmitInteger, MVT::i1, 0, 
    1061             : /*  2210*/      OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_U16_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
    1062             :                     MVT::i16, 3/*#Ops*/, 2, 4, 5, 
    1063             :                 // Src: (ld:{ *:[i16] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_local>> - Complexity = 13
    1064             :                 // Dst: (DS_READ_U16_gfx9:{ *:[i16] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
    1065             : /*  2219*/    /*Scope*/ 31, /*->2251*/
    1066             : /*  2220*/      OPC_CaptureGlueInput,
    1067             : /*  2221*/      OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
    1068             : /*  2222*/      OPC_CheckPredicate, 15, // Predicate_unindexedload_glue
    1069             : /*  2224*/      OPC_CheckPredicate, 18, // Predicate_load_glue
    1070             : /*  2226*/      OPC_CheckPredicate, 17, // Predicate_load_local_m0
    1071             : /*  2228*/      OPC_CheckType, MVT::i32,
    1072             : /*  2230*/      OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1073             : /*  2232*/      OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
    1074             : /*  2235*/      OPC_EmitMergeInputChains1_0,
    1075             : /*  2236*/      OPC_EmitNodeXForm, 0, 3, // as_i16imm
    1076             : /*  2239*/      OPC_EmitInteger, MVT::i1, 0, 
    1077             : /*  2242*/      OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_B32), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
    1078             :                     MVT::i32, 3/*#Ops*/, 2, 4, 5, 
    1079             :                 // Src: (AMDGPUld_glue:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload_glue>><<P:Predicate_load_glue>><<P:Predicate_load_local_m0>> - Complexity = 13
    1080             :                 // Dst: (DS_READ_B32:{ *:[i32] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
    1081             : /*  2251*/    /*Scope*/ 71|128,7/*967*/, /*->3220*/
    1082             : /*  2253*/      OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
    1083             : /*  2254*/      OPC_CheckPredicate, 0, // Predicate_unindexedload
    1084             : /*  2256*/      OPC_Scope, 27, /*->2285*/ // 17 children in Scope
    1085             : /*  2258*/        OPC_CheckPredicate, 1, // Predicate_load
    1086             : /*  2260*/        OPC_CheckPredicate, 17, // Predicate_load_local
    1087             : /*  2262*/        OPC_CheckType, MVT::i32,
    1088             : /*  2264*/        OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1089             : /*  2266*/        OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
    1090             : /*  2269*/        OPC_EmitMergeInputChains1_0,
    1091             : /*  2270*/        OPC_EmitNodeXForm, 0, 3, // as_i16imm
    1092             : /*  2273*/        OPC_EmitInteger, MVT::i1, 0, 
    1093             : /*  2276*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_B32_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
    1094             :                       MVT::i32, 3/*#Ops*/, 2, 4, 5, 
    1095             :                   // Src: (ld:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_local>> - Complexity = 13
    1096             :                   // Dst: (DS_READ_B32_gfx9:{ *:[i32] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
    1097             : /*  2285*/      /*Scope*/ 27, /*->2313*/
    1098             : /*  2286*/        OPC_CheckPredicate, 3, // Predicate_az_extload
    1099             : /*  2288*/        OPC_CheckPredicate, 4, // Predicate_az_extloadi8
    1100             : /*  2290*/        OPC_CheckPredicate, 19, // Predicate_az_extloadi8_global
    1101             : /*  2292*/        OPC_CheckType, MVT::i32,
    1102             : /*  2294*/        OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1103             : /*  2296*/        OPC_CheckComplexPat, /*CP*/10, /*#*/1, // SelectFlatOffset<true>:$ #2 #3 #4
    1104             : /*  2299*/        OPC_EmitMergeInputChains1_0,
    1105             : /*  2300*/        OPC_EmitInteger, MVT::i1, 0, 
    1106             : /*  2303*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_LOAD_UBYTE), 0|OPFL_Chain|OPFL_MemRefs,
    1107             :                       MVT::i32, 4/*#Ops*/, 2, 3, 5, 4, 
    1108             :                   // Src: (ld:{ *:[i32] } (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_global>> - Complexity = 7
    1109             :                   // Dst: (GLOBAL_LOAD_UBYTE:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
    1110             : /*  2313*/      /*Scope*/ 27, /*->2341*/
    1111             : /*  2314*/        OPC_CheckPredicate, 6, // Predicate_sextload
    1112             : /*  2316*/        OPC_CheckPredicate, 7, // Predicate_sextloadi8
    1113             : /*  2318*/        OPC_CheckPredicate, 19, // Predicate_sextloadi8_global
    1114             : /*  2320*/        OPC_CheckType, MVT::i32,
    1115             : /*  2322*/        OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1116             : /*  2324*/        OPC_CheckComplexPat, /*CP*/10, /*#*/1, // SelectFlatOffset<true>:$ #2 #3 #4
    1117             : /*  2327*/        OPC_EmitMergeInputChains1_0,
    1118             : /*  2328*/        OPC_EmitInteger, MVT::i1, 0, 
    1119             : /*  2331*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_LOAD_SBYTE), 0|OPFL_Chain|OPFL_MemRefs,
    1120             :                       MVT::i32, 4/*#Ops*/, 2, 3, 5, 4, 
    1121             :                   // Src: (ld:{ *:[i32] } (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_global>> - Complexity = 7
    1122             :                   // Dst: (GLOBAL_LOAD_SBYTE:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
    1123             : /*  2341*/      /*Scope*/ 27, /*->2369*/
    1124             : /*  2342*/        OPC_CheckPredicate, 3, // Predicate_az_extload
    1125             : /*  2344*/        OPC_CheckPredicate, 4, // Predicate_az_extloadi8
    1126             : /*  2346*/        OPC_CheckPredicate, 19, // Predicate_az_extloadi8_global
    1127             : /*  2348*/        OPC_CheckType, MVT::i16,
    1128             : /*  2350*/        OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1129             : /*  2352*/        OPC_CheckComplexPat, /*CP*/10, /*#*/1, // SelectFlatOffset<true>:$ #2 #3 #4
    1130             : /*  2355*/        OPC_EmitMergeInputChains1_0,
    1131             : /*  2356*/        OPC_EmitInteger, MVT::i1, 0, 
    1132             : /*  2359*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_LOAD_UBYTE), 0|OPFL_Chain|OPFL_MemRefs,
    1133             :                       MVT::i16, 4/*#Ops*/, 2, 3, 5, 4, 
    1134             :                   // Src: (ld:{ *:[i16] } (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_global>> - Complexity = 7
    1135             :                   // Dst: (GLOBAL_LOAD_UBYTE:{ *:[i16] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
    1136             : /*  2369*/      /*Scope*/ 27, /*->2397*/
    1137             : /*  2370*/        OPC_CheckPredicate, 6, // Predicate_sextload
    1138             : /*  2372*/        OPC_CheckPredicate, 7, // Predicate_sextloadi8
    1139             : /*  2374*/        OPC_CheckPredicate, 19, // Predicate_sextloadi8_global
    1140             : /*  2376*/        OPC_CheckType, MVT::i16,
    1141             : /*  2378*/        OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1142             : /*  2380*/        OPC_CheckComplexPat, /*CP*/10, /*#*/1, // SelectFlatOffset<true>:$ #2 #3 #4
    1143             : /*  2383*/        OPC_EmitMergeInputChains1_0,
    1144             : /*  2384*/        OPC_EmitInteger, MVT::i1, 0, 
    1145             : /*  2387*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_LOAD_SBYTE), 0|OPFL_Chain|OPFL_MemRefs,
    1146             :                       MVT::i16, 4/*#Ops*/, 2, 3, 5, 4, 
    1147             :                   // Src: (ld:{ *:[i16] } (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_global>> - Complexity = 7
    1148             :                   // Dst: (GLOBAL_LOAD_SBYTE:{ *:[i16] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
    1149             : /*  2397*/      /*Scope*/ 27, /*->2425*/
    1150             : /*  2398*/        OPC_CheckPredicate, 3, // Predicate_az_extload
    1151             : /*  2400*/        OPC_CheckPredicate, 8, // Predicate_az_extloadi16
    1152             : /*  2402*/        OPC_CheckPredicate, 19, // Predicate_az_extloadi16_global
    1153             : /*  2404*/        OPC_CheckType, MVT::i32,
    1154             : /*  2406*/        OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1155             : /*  2408*/        OPC_CheckComplexPat, /*CP*/10, /*#*/1, // SelectFlatOffset<true>:$ #2 #3 #4
    1156             : /*  2411*/        OPC_EmitMergeInputChains1_0,
    1157             : /*  2412*/        OPC_EmitInteger, MVT::i1, 0, 
    1158             : /*  2415*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_LOAD_USHORT), 0|OPFL_Chain|OPFL_MemRefs,
    1159             :                       MVT::i32, 4/*#Ops*/, 2, 3, 5, 4, 
    1160             :                   // Src: (ld:{ *:[i32] } (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi16>><<P:Predicate_az_extloadi16_global>> - Complexity = 7
    1161             :                   // Dst: (GLOBAL_LOAD_USHORT:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
    1162             : /*  2425*/      /*Scope*/ 27, /*->2453*/
    1163             : /*  2426*/        OPC_CheckPredicate, 6, // Predicate_sextload
    1164             : /*  2428*/        OPC_CheckPredicate, 9, // Predicate_sextloadi16
    1165             : /*  2430*/        OPC_CheckPredicate, 19, // Predicate_sextloadi16_global
    1166             : /*  2432*/        OPC_CheckType, MVT::i32,
    1167             : /*  2434*/        OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1168             : /*  2436*/        OPC_CheckComplexPat, /*CP*/10, /*#*/1, // SelectFlatOffset<true>:$ #2 #3 #4
    1169             : /*  2439*/        OPC_EmitMergeInputChains1_0,
    1170             : /*  2440*/        OPC_EmitInteger, MVT::i1, 0, 
    1171             : /*  2443*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_LOAD_SSHORT), 0|OPFL_Chain|OPFL_MemRefs,
    1172             :                       MVT::i32, 4/*#Ops*/, 2, 3, 5, 4, 
    1173             :                   // Src: (ld:{ *:[i32] } (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi16>><<P:Predicate_sextloadi16_global>> - Complexity = 7
    1174             :                   // Dst: (GLOBAL_LOAD_SSHORT:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
    1175             : /*  2453*/      /*Scope*/ 95, /*->2549*/
    1176             : /*  2454*/        OPC_CheckPredicate, 1, // Predicate_load
    1177             : /*  2456*/        OPC_Scope, 46, /*->2504*/ // 2 children in Scope
    1178             : /*  2458*/          OPC_CheckPredicate, 19, // Predicate_load_global
    1179             : /*  2460*/          OPC_SwitchType /*2 cases */, 19, MVT::i16,// ->2482
    1180             : /*  2463*/            OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1181             : /*  2465*/            OPC_CheckComplexPat, /*CP*/10, /*#*/1, // SelectFlatOffset<true>:$ #2 #3 #4
    1182             : /*  2468*/            OPC_EmitMergeInputChains1_0,
    1183             : /*  2469*/            OPC_EmitInteger, MVT::i1, 0, 
    1184             : /*  2472*/            OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_LOAD_USHORT), 0|OPFL_Chain|OPFL_MemRefs,
    1185             :                           MVT::i16, 4/*#Ops*/, 2, 3, 5, 4, 
    1186             :                       // Src: (ld:{ *:[i16] } (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_global>> - Complexity = 7
    1187             :                       // Dst: (GLOBAL_LOAD_USHORT:{ *:[i16] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
    1188             : /*  2482*/          /*SwitchType*/ 19, MVT::i32,// ->2503
    1189             : /*  2484*/            OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1190             : /*  2486*/            OPC_CheckComplexPat, /*CP*/10, /*#*/1, // SelectFlatOffset<true>:$ #2 #3 #4
    1191             : /*  2489*/            OPC_EmitMergeInputChains1_0,
    1192             : /*  2490*/            OPC_EmitInteger, MVT::i1, 0, 
    1193             : /*  2493*/            OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_LOAD_DWORD), 0|OPFL_Chain|OPFL_MemRefs,
    1194             :                           MVT::i32, 4/*#Ops*/, 2, 3, 5, 4, 
    1195             :                       // Src: (ld:{ *:[i32] } (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_global>> - Complexity = 7
    1196             :                       // Dst: (GLOBAL_LOAD_DWORD:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
    1197             : /*  2503*/          0, // EndSwitchType
    1198             : /*  2504*/        /*Scope*/ 43, /*->2548*/
    1199             : /*  2505*/          OPC_CheckPredicate, 17, // Predicate_load_local
    1200             : /*  2507*/          OPC_CheckType, MVT::i32,
    1201             : /*  2509*/          OPC_CheckPatternPredicate, 10, // (true) && (Subtarget->getGeneration() == AMDGPUSubtarget::EVERGREEN ||Subtarget->getGeneration() == AMDGPUSubtarget::NORTHERN_ISLANDS)
    1202             : /*  2511*/          OPC_EmitMergeInputChains1_0,
    1203             : /*  2512*/          OPC_EmitInteger, MVT::i32, 0, 
    1204             : /*  2515*/          OPC_EmitInteger, MVT::i32, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/, 
    1205             : /*  2527*/          OPC_EmitInteger, MVT::i32, 1, 
    1206             : /*  2530*/          OPC_EmitRegister, MVT::i32, AMDGPU::PRED_SEL_OFF,
    1207             : /*  2533*/          OPC_EmitInteger, MVT::i32, 0, 
    1208             : /*  2536*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::LDS_READ_RET), 0|OPFL_Chain|OPFL_MemRefs,
    1209             :                         MVT::i32, 6/*#Ops*/, 1, 2, 3, 4, 5, 6, 
    1210             :                     // Src: (ld:{ *:[i32] } R600_Reg32:{ *:[iPTR] }:$src0)<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_local>> - Complexity = 4
    1211             :                     // Dst: (LDS_READ_RET:{ *:[i32] } R600_Reg32:{ *:[iPTR] }:$src0)
    1212             : /*  2548*/        0, /*End of Scope*/
    1213             : /*  2549*/      /*Scope*/ 62|128,1/*190*/, /*->2741*/
    1214             : /*  2551*/        OPC_CheckChild1Type, MVT::i32,
    1215             : /*  2553*/        OPC_CheckType, MVT::i32,
    1216             : /*  2555*/        OPC_Scope, 45, /*->2602*/ // 4 children in Scope
    1217             : /*  2557*/          OPC_CheckPredicate, 6, // Predicate_sextload
    1218             : /*  2559*/          OPC_CheckPredicate, 7, // Predicate_sextloadi8
    1219             : /*  2561*/          OPC_CheckPredicate, 17, // Predicate_sextloadi8_local
    1220             : /*  2563*/          OPC_CheckPatternPredicate, 10, // (true) && (Subtarget->getGeneration() == AMDGPUSubtarget::EVERGREEN ||Subtarget->getGeneration() == AMDGPUSubtarget::NORTHERN_ISLANDS)
    1221             : /*  2565*/          OPC_EmitMergeInputChains1_0,
    1222             : /*  2566*/          OPC_EmitInteger, MVT::i32, 0, 
    1223             : /*  2569*/          OPC_EmitInteger, MVT::i32, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/, 
    1224             : /*  2581*/          OPC_EmitInteger, MVT::i32, 1, 
    1225             : /*  2584*/          OPC_EmitRegister, MVT::i32, AMDGPU::PRED_SEL_OFF,
    1226             : /*  2587*/          OPC_EmitInteger, MVT::i32, 0, 
    1227             : /*  2590*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::LDS_BYTE_READ_RET), 0|OPFL_Chain|OPFL_MemRefs,
    1228             :                         MVT::i32, 6/*#Ops*/, 1, 2, 3, 4, 5, 6, 
    1229             :                     // Src: (ld:{ *:[i32] } i32:{ *:[i32] }:$src0)<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_local>> - Complexity = 4
    1230             :                     // Dst: (LDS_BYTE_READ_RET:{ *:[i32] } i32:{ *:[i32] }:$src0)
    1231             : /*  2602*/        /*Scope*/ 45, /*->2648*/
    1232             : /*  2603*/          OPC_CheckPredicate, 3, // Predicate_az_extload
    1233             : /*  2605*/          OPC_CheckPredicate, 4, // Predicate_az_extloadi8
    1234             : /*  2607*/          OPC_CheckPredicate, 17, // Predicate_az_extloadi8_local
    1235             : /*  2609*/          OPC_CheckPatternPredicate, 10, // (true) && (Subtarget->getGeneration() == AMDGPUSubtarget::EVERGREEN ||Subtarget->getGeneration() == AMDGPUSubtarget::NORTHERN_ISLANDS)
    1236             : /*  2611*/          OPC_EmitMergeInputChains1_0,
    1237             : /*  2612*/          OPC_EmitInteger, MVT::i32, 0, 
    1238             : /*  2615*/          OPC_EmitInteger, MVT::i32, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/, 
    1239             : /*  2627*/          OPC_EmitInteger, MVT::i32, 1, 
    1240             : /*  2630*/          OPC_EmitRegister, MVT::i32, AMDGPU::PRED_SEL_OFF,
    1241             : /*  2633*/          OPC_EmitInteger, MVT::i32, 0, 
    1242             : /*  2636*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::LDS_UBYTE_READ_RET), 0|OPFL_Chain|OPFL_MemRefs,
    1243             :                         MVT::i32, 6/*#Ops*/, 1, 2, 3, 4, 5, 6, 
    1244             :                     // Src: (ld:{ *:[i32] } i32:{ *:[i32] }:$src0)<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_local>> - Complexity = 4
    1245             :                     // Dst: (LDS_UBYTE_READ_RET:{ *:[i32] } i32:{ *:[i32] }:$src0)
    1246             : /*  2648*/        /*Scope*/ 45, /*->2694*/
    1247             : /*  2649*/          OPC_CheckPredicate, 6, // Predicate_sextload
    1248             : /*  2651*/          OPC_CheckPredicate, 9, // Predicate_sextloadi16
    1249             : /*  2653*/          OPC_CheckPredicate, 17, // Predicate_sextloadi16_local
    1250             : /*  2655*/          OPC_CheckPatternPredicate, 10, // (true) && (Subtarget->getGeneration() == AMDGPUSubtarget::EVERGREEN ||Subtarget->getGeneration() == AMDGPUSubtarget::NORTHERN_ISLANDS)
    1251             : /*  2657*/          OPC_EmitMergeInputChains1_0,
    1252             : /*  2658*/          OPC_EmitInteger, MVT::i32, 0, 
    1253             : /*  2661*/          OPC_EmitInteger, MVT::i32, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/, 
    1254             : /*  2673*/          OPC_EmitInteger, MVT::i32, 1, 
    1255             : /*  2676*/          OPC_EmitRegister, MVT::i32, AMDGPU::PRED_SEL_OFF,
    1256             : /*  2679*/          OPC_EmitInteger, MVT::i32, 0, 
    1257             : /*  2682*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::LDS_SHORT_READ_RET), 0|OPFL_Chain|OPFL_MemRefs,
    1258             :                         MVT::i32, 6/*#Ops*/, 1, 2, 3, 4, 5, 6, 
    1259             :                     // Src: (ld:{ *:[i32] } i32:{ *:[i32] }:$src0)<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi16>><<P:Predicate_sextloadi16_local>> - Complexity = 4
    1260             :                     // Dst: (LDS_SHORT_READ_RET:{ *:[i32] } i32:{ *:[i32] }:$src0)
    1261             : /*  2694*/        /*Scope*/ 45, /*->2740*/
    1262             : /*  2695*/          OPC_CheckPredicate, 3, // Predicate_az_extload
    1263             : /*  2697*/          OPC_CheckPredicate, 8, // Predicate_az_extloadi16
    1264             : /*  2699*/          OPC_CheckPredicate, 17, // Predicate_az_extloadi16_local
    1265             : /*  2701*/          OPC_CheckPatternPredicate, 10, // (true) && (Subtarget->getGeneration() == AMDGPUSubtarget::EVERGREEN ||Subtarget->getGeneration() == AMDGPUSubtarget::NORTHERN_ISLANDS)
    1266             : /*  2703*/          OPC_EmitMergeInputChains1_0,
    1267             : /*  2704*/          OPC_EmitInteger, MVT::i32, 0, 
    1268             : /*  2707*/          OPC_EmitInteger, MVT::i32, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/, 
    1269             : /*  2719*/          OPC_EmitInteger, MVT::i32, 1, 
    1270             : /*  2722*/          OPC_EmitRegister, MVT::i32, AMDGPU::PRED_SEL_OFF,
    1271             : /*  2725*/          OPC_EmitInteger, MVT::i32, 0, 
    1272             : /*  2728*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::LDS_USHORT_READ_RET), 0|OPFL_Chain|OPFL_MemRefs,
    1273             :                         MVT::i32, 6/*#Ops*/, 1, 2, 3, 4, 5, 6, 
    1274             :                     // Src: (ld:{ *:[i32] } i32:{ *:[i32] }:$src0)<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi16>><<P:Predicate_az_extloadi16_local>> - Complexity = 4
    1275             :                     // Dst: (LDS_USHORT_READ_RET:{ *:[i32] } i32:{ *:[i32] }:$src0)
    1276             : /*  2740*/        0, /*End of Scope*/
    1277             : /*  2741*/      /*Scope*/ 27, /*->2769*/
    1278             : /*  2742*/        OPC_CheckPredicate, 3, // Predicate_az_extload
    1279             : /*  2744*/        OPC_CheckPredicate, 4, // Predicate_az_extloadi8
    1280             : /*  2746*/        OPC_CheckPredicate, 20, // Predicate_az_extloadi8_flat
    1281             : /*  2748*/        OPC_CheckType, MVT::i32,
    1282             : /*  2750*/        OPC_CheckPatternPredicate, 11, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1283             : /*  2752*/        OPC_CheckComplexPat, /*CP*/11, /*#*/1, // SelectFlatOffset<false>:$ #2 #3 #4
    1284             : /*  2755*/        OPC_EmitMergeInputChains1_0,
    1285             : /*  2756*/        OPC_EmitInteger, MVT::i1, 0, 
    1286             : /*  2759*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_LOAD_UBYTE), 0|OPFL_Chain|OPFL_MemRefs,
    1287             :                       MVT::i32, 4/*#Ops*/, 2, 3, 5, 4, 
    1288             :                   // Src: (ld:{ *:[i32] } (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_flat>> - Complexity = -3
    1289             :                   // Dst: (FLAT_LOAD_UBYTE:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
    1290             : /*  2769*/      /*Scope*/ 27, /*->2797*/
    1291             : /*  2770*/        OPC_CheckPredicate, 6, // Predicate_sextload
    1292             : /*  2772*/        OPC_CheckPredicate, 7, // Predicate_sextloadi8
    1293             : /*  2774*/        OPC_CheckPredicate, 20, // Predicate_sextloadi8_flat
    1294             : /*  2776*/        OPC_CheckType, MVT::i32,
    1295             : /*  2778*/        OPC_CheckPatternPredicate, 11, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1296             : /*  2780*/        OPC_CheckComplexPat, /*CP*/11, /*#*/1, // SelectFlatOffset<false>:$ #2 #3 #4
    1297             : /*  2783*/        OPC_EmitMergeInputChains1_0,
    1298             : /*  2784*/        OPC_EmitInteger, MVT::i1, 0, 
    1299             : /*  2787*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_LOAD_SBYTE), 0|OPFL_Chain|OPFL_MemRefs,
    1300             :                       MVT::i32, 4/*#Ops*/, 2, 3, 5, 4, 
    1301             :                   // Src: (ld:{ *:[i32] } (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_flat>> - Complexity = -3
    1302             :                   // Dst: (FLAT_LOAD_SBYTE:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
    1303             : /*  2797*/      /*Scope*/ 27, /*->2825*/
    1304             : /*  2798*/        OPC_CheckPredicate, 3, // Predicate_az_extload
    1305             : /*  2800*/        OPC_CheckPredicate, 4, // Predicate_az_extloadi8
    1306             : /*  2802*/        OPC_CheckPredicate, 20, // Predicate_az_extloadi8_flat
    1307             : /*  2804*/        OPC_CheckType, MVT::i16,
    1308             : /*  2806*/        OPC_CheckPatternPredicate, 11, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1309             : /*  2808*/        OPC_CheckComplexPat, /*CP*/11, /*#*/1, // SelectFlatOffset<false>:$ #2 #3 #4
    1310             : /*  2811*/        OPC_EmitMergeInputChains1_0,
    1311             : /*  2812*/        OPC_EmitInteger, MVT::i1, 0, 
    1312             : /*  2815*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_LOAD_UBYTE), 0|OPFL_Chain|OPFL_MemRefs,
    1313             :                       MVT::i16, 4/*#Ops*/, 2, 3, 5, 4, 
    1314             :                   // Src: (ld:{ *:[i16] } (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_flat>> - Complexity = -3
    1315             :                   // Dst: (FLAT_LOAD_UBYTE:{ *:[i16] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
    1316             : /*  2825*/      /*Scope*/ 27, /*->2853*/
    1317             : /*  2826*/        OPC_CheckPredicate, 6, // Predicate_sextload
    1318             : /*  2828*/        OPC_CheckPredicate, 7, // Predicate_sextloadi8
    1319             : /*  2830*/        OPC_CheckPredicate, 20, // Predicate_sextloadi8_flat
    1320             : /*  2832*/        OPC_CheckType, MVT::i16,
    1321             : /*  2834*/        OPC_CheckPatternPredicate, 11, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1322             : /*  2836*/        OPC_CheckComplexPat, /*CP*/11, /*#*/1, // SelectFlatOffset<false>:$ #2 #3 #4
    1323             : /*  2839*/        OPC_EmitMergeInputChains1_0,
    1324             : /*  2840*/        OPC_EmitInteger, MVT::i1, 0, 
    1325             : /*  2843*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_LOAD_SBYTE), 0|OPFL_Chain|OPFL_MemRefs,
    1326             :                       MVT::i16, 4/*#Ops*/, 2, 3, 5, 4, 
    1327             :                   // Src: (ld:{ *:[i16] } (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_flat>> - Complexity = -3
    1328             :                   // Dst: (FLAT_LOAD_SBYTE:{ *:[i16] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
    1329             : /*  2853*/      /*Scope*/ 27, /*->2881*/
    1330             : /*  2854*/        OPC_CheckPredicate, 3, // Predicate_az_extload
    1331             : /*  2856*/        OPC_CheckPredicate, 8, // Predicate_az_extloadi16
    1332             : /*  2858*/        OPC_CheckPredicate, 20, // Predicate_az_extloadi16_flat
    1333             : /*  2860*/        OPC_CheckType, MVT::i32,
    1334             : /*  2862*/        OPC_CheckPatternPredicate, 11, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1335             : /*  2864*/        OPC_CheckComplexPat, /*CP*/11, /*#*/1, // SelectFlatOffset<false>:$ #2 #3 #4
    1336             : /*  2867*/        OPC_EmitMergeInputChains1_0,
    1337             : /*  2868*/        OPC_EmitInteger, MVT::i1, 0, 
    1338             : /*  2871*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_LOAD_USHORT), 0|OPFL_Chain|OPFL_MemRefs,
    1339             :                       MVT::i32, 4/*#Ops*/, 2, 3, 5, 4, 
    1340             :                   // Src: (ld:{ *:[i32] } (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi16>><<P:Predicate_az_extloadi16_flat>> - Complexity = -3
    1341             :                   // Dst: (FLAT_LOAD_USHORT:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
    1342             : /*  2881*/      /*Scope*/ 25, /*->2907*/
    1343             : /*  2882*/        OPC_CheckPredicate, 1, // Predicate_load
    1344             : /*  2884*/        OPC_CheckPredicate, 20, // Predicate_load_flat
    1345             : /*  2886*/        OPC_CheckType, MVT::i16,
    1346             : /*  2888*/        OPC_CheckPatternPredicate, 11, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1347             : /*  2890*/        OPC_CheckComplexPat, /*CP*/11, /*#*/1, // SelectFlatOffset<false>:$ #2 #3 #4
    1348             : /*  2893*/        OPC_EmitMergeInputChains1_0,
    1349             : /*  2894*/        OPC_EmitInteger, MVT::i1, 0, 
    1350             : /*  2897*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_LOAD_USHORT), 0|OPFL_Chain|OPFL_MemRefs,
    1351             :                       MVT::i16, 4/*#Ops*/, 2, 3, 5, 4, 
    1352             :                   // Src: (ld:{ *:[i16] } (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_flat>> - Complexity = -3
    1353             :                   // Dst: (FLAT_LOAD_USHORT:{ *:[i16] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
    1354             : /*  2907*/      /*Scope*/ 27, /*->2935*/
    1355             : /*  2908*/        OPC_CheckPredicate, 6, // Predicate_sextload
    1356             : /*  2910*/        OPC_CheckPredicate, 9, // Predicate_sextloadi16
    1357             : /*  2912*/        OPC_CheckPredicate, 20, // Predicate_sextloadi16_flat
    1358             : /*  2914*/        OPC_CheckType, MVT::i32,
    1359             : /*  2916*/        OPC_CheckPatternPredicate, 11, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1360             : /*  2918*/        OPC_CheckComplexPat, /*CP*/11, /*#*/1, // SelectFlatOffset<false>:$ #2 #3 #4
    1361             : /*  2921*/        OPC_EmitMergeInputChains1_0,
    1362             : /*  2922*/        OPC_EmitInteger, MVT::i1, 0, 
    1363             : /*  2925*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_LOAD_SSHORT), 0|OPFL_Chain|OPFL_MemRefs,
    1364             :                       MVT::i32, 4/*#Ops*/, 2, 3, 5, 4, 
    1365             :                   // Src: (ld:{ *:[i32] } (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi16>><<P:Predicate_sextloadi16_flat>> - Complexity = -3
    1366             :                   // Dst: (FLAT_LOAD_SSHORT:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
    1367             : /*  2935*/      /*Scope*/ 26|128,2/*282*/, /*->3219*/
    1368             : /*  2937*/        OPC_CheckPredicate, 1, // Predicate_load
    1369             : /*  2939*/        OPC_Scope, 23, /*->2964*/ // 2 children in Scope
    1370             : /*  2941*/          OPC_CheckPredicate, 20, // Predicate_load_flat
    1371             : /*  2943*/          OPC_CheckType, MVT::i32,
    1372             : /*  2945*/          OPC_CheckPatternPredicate, 11, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1373             : /*  2947*/          OPC_CheckComplexPat, /*CP*/11, /*#*/1, // SelectFlatOffset<false>:$ #2 #3 #4
    1374             : /*  2950*/          OPC_EmitMergeInputChains1_0,
    1375             : /*  2951*/          OPC_EmitInteger, MVT::i1, 0, 
    1376             : /*  2954*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_LOAD_DWORD), 0|OPFL_Chain|OPFL_MemRefs,
    1377             :                         MVT::i32, 4/*#Ops*/, 2, 3, 5, 4, 
    1378             :                     // Src: (ld:{ *:[i32] } (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_flat>> - Complexity = -3
    1379             :                     // Dst: (FLAT_LOAD_DWORD:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
    1380             : /*  2964*/        /*Scope*/ 124|128,1/*252*/, /*->3218*/
    1381             : /*  2966*/          OPC_CheckPredicate, 2, // Predicate_smrd_load
    1382             : /*  2968*/          OPC_SwitchType /*4 cases */, 60, MVT::v2i32,// ->3031
    1383             : /*  2971*/            OPC_Scope, 38, /*->3011*/ // 2 children in Scope
    1384             : /*  2973*/              OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1385             : /*  2975*/              OPC_Scope, 16, /*->2993*/ // 2 children in Scope
    1386             : /*  2977*/                OPC_CheckComplexPat, /*CP*/0, /*#*/1, // SelectSMRDImm:$ #2 #3
    1387             : /*  2980*/                OPC_EmitMergeInputChains1_0,
    1388             : /*  2981*/                OPC_EmitInteger, MVT::i1, 0, 
    1389             : /*  2984*/                OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_LOAD_DWORDX2_IMM), 0|OPFL_Chain|OPFL_MemRefs,
    1390             :                               MVT::v2i32, 3/*#Ops*/, 2, 3, 4, 
    1391             :                           // Src: (ld:{ *:[v2i32] } (SMRDImm:{ *:[iPTR] } i64:{ *:[i64] }:$sbase, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_smrd_load>> - Complexity = 113
    1392             :                           // Dst: (S_LOAD_DWORDX2_IMM:{ *:[v2i32] } ?:{ *:[i64] }:$sbase, ?:{ *:[i32] }:$offset, 0:{ *:[i1] })
    1393             : /*  2993*/              /*Scope*/ 16, /*->3010*/
    1394             : /*  2994*/                OPC_CheckComplexPat, /*CP*/1, /*#*/1, // SelectSMRDSgpr:$ #2 #3
    1395             : /*  2997*/                OPC_EmitMergeInputChains1_0,
    1396             : /*  2998*/                OPC_EmitInteger, MVT::i1, 0, 
    1397             : /*  3001*/                OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_LOAD_DWORDX2_SGPR), 0|OPFL_Chain|OPFL_MemRefs,
    1398             :                               MVT::v2i32, 3/*#Ops*/, 2, 3, 4, 
    1399             :                           // Src: (ld:{ *:[v2i32] } (SMRDSgpr:{ *:[iPTR] } i64:{ *:[i64] }:$sbase, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_smrd_load>> - Complexity = 113
    1400             :                           // Dst: (S_LOAD_DWORDX2_SGPR:{ *:[v2i32] } ?:{ *:[i64] }:$sbase, ?:{ *:[i32] }:$offset, 0:{ *:[i1] })
    1401             : /*  3010*/              0, /*End of Scope*/
    1402             : /*  3011*/            /*Scope*/ 18, /*->3030*/
    1403             : /*  3012*/              OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() ==SISubtarget::SEA_ISLANDS) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1404             : /*  3014*/              OPC_CheckComplexPat, /*CP*/2, /*#*/1, // SelectSMRDImm32:$ #2 #3
    1405             : /*  3017*/              OPC_EmitMergeInputChains1_0,
    1406             : /*  3018*/              OPC_EmitInteger, MVT::i1, 0, 
    1407             : /*  3021*/              OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_LOAD_DWORDX2_IMM_ci), 0|OPFL_Chain|OPFL_MemRefs,
    1408             :                             MVT::v2i32, 3/*#Ops*/, 2, 3, 4, 
    1409             :                         // Src: (ld:{ *:[v2i32] } (SMRDImm32:{ *:[iPTR] } i64:{ *:[i64] }:$sbase, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_smrd_load>> - Complexity = 113
    1410             :                         // Dst: (S_LOAD_DWORDX2_IMM_ci:{ *:[v2i32] } ?:{ *:[i64] }:$sbase, ?:{ *:[i32] }:$offset, 0:{ *:[i1] })
    1411             : /*  3030*/            0, /*End of Scope*/
    1412             : /*  3031*/          /*SwitchType*/ 60, MVT::v4i32,// ->3093
    1413             : /*  3033*/            OPC_Scope, 38, /*->3073*/ // 2 children in Scope
    1414             : /*  3035*/              OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1415             : /*  3037*/              OPC_Scope, 16, /*->3055*/ // 2 children in Scope
    1416             : /*  3039*/                OPC_CheckComplexPat, /*CP*/0, /*#*/1, // SelectSMRDImm:$ #2 #3
    1417             : /*  3042*/                OPC_EmitMergeInputChains1_0,
    1418             : /*  3043*/                OPC_EmitInteger, MVT::i1, 0, 
    1419             : /*  3046*/                OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_LOAD_DWORDX4_IMM), 0|OPFL_Chain|OPFL_MemRefs,
    1420             :                               MVT::v4i32, 3/*#Ops*/, 2, 3, 4, 
    1421             :                           // Src: (ld:{ *:[v4i32] } (SMRDImm:{ *:[iPTR] } i64:{ *:[i64] }:$sbase, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_smrd_load>> - Complexity = 113
    1422             :                           // Dst: (S_LOAD_DWORDX4_IMM:{ *:[v4i32] } ?:{ *:[i64] }:$sbase, ?:{ *:[i32] }:$offset, 0:{ *:[i1] })
    1423             : /*  3055*/              /*Scope*/ 16, /*->3072*/
    1424             : /*  3056*/                OPC_CheckComplexPat, /*CP*/1, /*#*/1, // SelectSMRDSgpr:$ #2 #3
    1425             : /*  3059*/                OPC_EmitMergeInputChains1_0,
    1426             : /*  3060*/                OPC_EmitInteger, MVT::i1, 0, 
    1427             : /*  3063*/                OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_LOAD_DWORDX4_SGPR), 0|OPFL_Chain|OPFL_MemRefs,
    1428             :                               MVT::v4i32, 3/*#Ops*/, 2, 3, 4, 
    1429             :                           // Src: (ld:{ *:[v4i32] } (SMRDSgpr:{ *:[iPTR] } i64:{ *:[i64] }:$sbase, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_smrd_load>> - Complexity = 113
    1430             :                           // Dst: (S_LOAD_DWORDX4_SGPR:{ *:[v4i32] } ?:{ *:[i64] }:$sbase, ?:{ *:[i32] }:$offset, 0:{ *:[i1] })
    1431             : /*  3072*/              0, /*End of Scope*/
    1432             : /*  3073*/            /*Scope*/ 18, /*->3092*/
    1433             : /*  3074*/              OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() ==SISubtarget::SEA_ISLANDS) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1434             : /*  3076*/              OPC_CheckComplexPat, /*CP*/2, /*#*/1, // SelectSMRDImm32:$ #2 #3
    1435             : /*  3079*/              OPC_EmitMergeInputChains1_0,
    1436             : /*  3080*/              OPC_EmitInteger, MVT::i1, 0, 
    1437             : /*  3083*/              OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_LOAD_DWORDX4_IMM_ci), 0|OPFL_Chain|OPFL_MemRefs,
    1438             :                             MVT::v4i32, 3/*#Ops*/, 2, 3, 4, 
    1439             :                         // Src: (ld:{ *:[v4i32] } (SMRDImm32:{ *:[iPTR] } i64:{ *:[i64] }:$sbase, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_smrd_load>> - Complexity = 113
    1440             :                         // Dst: (S_LOAD_DWORDX4_IMM_ci:{ *:[v4i32] } ?:{ *:[i64] }:$sbase, ?:{ *:[i32] }:$offset, 0:{ *:[i1] })
    1441             : /*  3092*/            0, /*End of Scope*/
    1442             : /*  3093*/          /*SwitchType*/ 60, MVT::v8i32,// ->3155
    1443             : /*  3095*/            OPC_Scope, 38, /*->3135*/ // 2 children in Scope
    1444             : /*  3097*/              OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1445             : /*  3099*/              OPC_Scope, 16, /*->3117*/ // 2 children in Scope
    1446             : /*  3101*/                OPC_CheckComplexPat, /*CP*/0, /*#*/1, // SelectSMRDImm:$ #2 #3
    1447             : /*  3104*/                OPC_EmitMergeInputChains1_0,
    1448             : /*  3105*/                OPC_EmitInteger, MVT::i1, 0, 
    1449             : /*  3108*/                OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_LOAD_DWORDX8_IMM), 0|OPFL_Chain|OPFL_MemRefs,
    1450             :                               MVT::v8i32, 3/*#Ops*/, 2, 3, 4, 
    1451             :                           // Src: (ld:{ *:[v8i32] } (SMRDImm:{ *:[iPTR] } i64:{ *:[i64] }:$sbase, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_smrd_load>> - Complexity = 113
    1452             :                           // Dst: (S_LOAD_DWORDX8_IMM:{ *:[v8i32] } ?:{ *:[i64] }:$sbase, ?:{ *:[i32] }:$offset, 0:{ *:[i1] })
    1453             : /*  3117*/              /*Scope*/ 16, /*->3134*/
    1454             : /*  3118*/                OPC_CheckComplexPat, /*CP*/1, /*#*/1, // SelectSMRDSgpr:$ #2 #3
    1455             : /*  3121*/                OPC_EmitMergeInputChains1_0,
    1456             : /*  3122*/                OPC_EmitInteger, MVT::i1, 0, 
    1457             : /*  3125*/                OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_LOAD_DWORDX8_SGPR), 0|OPFL_Chain|OPFL_MemRefs,
    1458             :                               MVT::v8i32, 3/*#Ops*/, 2, 3, 4, 
    1459             :                           // Src: (ld:{ *:[v8i32] } (SMRDSgpr:{ *:[iPTR] } i64:{ *:[i64] }:$sbase, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_smrd_load>> - Complexity = 113
    1460             :                           // Dst: (S_LOAD_DWORDX8_SGPR:{ *:[v8i32] } ?:{ *:[i64] }:$sbase, ?:{ *:[i32] }:$offset, 0:{ *:[i1] })
    1461             : /*  3134*/              0, /*End of Scope*/
    1462             : /*  3135*/            /*Scope*/ 18, /*->3154*/
    1463             : /*  3136*/              OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() ==SISubtarget::SEA_ISLANDS) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1464             : /*  3138*/              OPC_CheckComplexPat, /*CP*/2, /*#*/1, // SelectSMRDImm32:$ #2 #3
    1465             : /*  3141*/              OPC_EmitMergeInputChains1_0,
    1466             : /*  3142*/              OPC_EmitInteger, MVT::i1, 0, 
    1467             : /*  3145*/              OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_LOAD_DWORDX8_IMM_ci), 0|OPFL_Chain|OPFL_MemRefs,
    1468             :                             MVT::v8i32, 3/*#Ops*/, 2, 3, 4, 
    1469             :                         // Src: (ld:{ *:[v8i32] } (SMRDImm32:{ *:[iPTR] } i64:{ *:[i64] }:$sbase, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_smrd_load>> - Complexity = 113
    1470             :                         // Dst: (S_LOAD_DWORDX8_IMM_ci:{ *:[v8i32] } ?:{ *:[i64] }:$sbase, ?:{ *:[i32] }:$offset, 0:{ *:[i1] })
    1471             : /*  3154*/            0, /*End of Scope*/
    1472             : /*  3155*/          /*SwitchType*/ 60, MVT::v16i32,// ->3217
    1473             : /*  3157*/            OPC_Scope, 38, /*->3197*/ // 2 children in Scope
    1474             : /*  3159*/              OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1475             : /*  3161*/              OPC_Scope, 16, /*->3179*/ // 2 children in Scope
    1476             : /*  3163*/                OPC_CheckComplexPat, /*CP*/0, /*#*/1, // SelectSMRDImm:$ #2 #3
    1477             : /*  3166*/                OPC_EmitMergeInputChains1_0,
    1478             : /*  3167*/                OPC_EmitInteger, MVT::i1, 0, 
    1479             : /*  3170*/                OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_LOAD_DWORDX16_IMM), 0|OPFL_Chain|OPFL_MemRefs,
    1480             :                               MVT::v16i32, 3/*#Ops*/, 2, 3, 4, 
    1481             :                           // Src: (ld:{ *:[v16i32] } (SMRDImm:{ *:[iPTR] } i64:{ *:[i64] }:$sbase, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_smrd_load>> - Complexity = 113
    1482             :                           // Dst: (S_LOAD_DWORDX16_IMM:{ *:[v16i32] } ?:{ *:[i64] }:$sbase, ?:{ *:[i32] }:$offset, 0:{ *:[i1] })
    1483             : /*  3179*/              /*Scope*/ 16, /*->3196*/
    1484             : /*  3180*/                OPC_CheckComplexPat, /*CP*/1, /*#*/1, // SelectSMRDSgpr:$ #2 #3
    1485             : /*  3183*/                OPC_EmitMergeInputChains1_0,
    1486             : /*  3184*/                OPC_EmitInteger, MVT::i1, 0, 
    1487             : /*  3187*/                OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_LOAD_DWORDX16_SGPR), 0|OPFL_Chain|OPFL_MemRefs,
    1488             :                               MVT::v16i32, 3/*#Ops*/, 2, 3, 4, 
    1489             :                           // Src: (ld:{ *:[v16i32] } (SMRDSgpr:{ *:[iPTR] } i64:{ *:[i64] }:$sbase, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_smrd_load>> - Complexity = 113
    1490             :                           // Dst: (S_LOAD_DWORDX16_SGPR:{ *:[v16i32] } ?:{ *:[i64] }:$sbase, ?:{ *:[i32] }:$offset, 0:{ *:[i1] })
    1491             : /*  3196*/              0, /*End of Scope*/
    1492             : /*  3197*/            /*Scope*/ 18, /*->3216*/
    1493             : /*  3198*/              OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() ==SISubtarget::SEA_ISLANDS) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1494             : /*  3200*/              OPC_CheckComplexPat, /*CP*/2, /*#*/1, // SelectSMRDImm32:$ #2 #3
    1495             : /*  3203*/              OPC_EmitMergeInputChains1_0,
    1496             : /*  3204*/              OPC_EmitInteger, MVT::i1, 0, 
    1497             : /*  3207*/              OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_LOAD_DWORDX16_IMM_ci), 0|OPFL_Chain|OPFL_MemRefs,
    1498             :                             MVT::v16i32, 3/*#Ops*/, 2, 3, 4, 
    1499             :                         // Src: (ld:{ *:[v16i32] } (SMRDImm32:{ *:[iPTR] } i64:{ *:[i64] }:$sbase, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_smrd_load>> - Complexity = 113
    1500             :                         // Dst: (S_LOAD_DWORDX16_IMM_ci:{ *:[v16i32] } ?:{ *:[i64] }:$sbase, ?:{ *:[i32] }:$offset, 0:{ *:[i1] })
    1501             : /*  3216*/            0, /*End of Scope*/
    1502             : /*  3217*/          0, // EndSwitchType
    1503             : /*  3218*/        0, /*End of Scope*/
    1504             : /*  3219*/      0, /*End of Scope*/
    1505             : /*  3220*/    /*Scope*/ 33, /*->3254*/
    1506             : /*  3221*/      OPC_CaptureGlueInput,
    1507             : /*  3222*/      OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
    1508             : /*  3223*/      OPC_CheckPredicate, 15, // Predicate_unindexedload_glue
    1509             : /*  3225*/      OPC_CheckPredicate, 18, // Predicate_load_glue
    1510             : /*  3227*/      OPC_CheckPredicate, 21, // Predicate_load_glue_align8
    1511             : /*  3229*/      OPC_CheckPredicate, 17, // Predicate_load_align8_local_m0
    1512             : /*  3231*/      OPC_CheckType, MVT::v2i32,
    1513             : /*  3233*/      OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1514             : /*  3235*/      OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
    1515             : /*  3238*/      OPC_EmitMergeInputChains1_0,
    1516             : /*  3239*/      OPC_EmitNodeXForm, 0, 3, // as_i16imm
    1517             : /*  3242*/      OPC_EmitInteger, MVT::i1, 0, 
    1518             : /*  3245*/      OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_B64), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
    1519             :                     MVT::v2i32, 3/*#Ops*/, 2, 4, 5, 
    1520             :                 // Src: (AMDGPUld_glue:{ *:[v2i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload_glue>><<P:Predicate_load_glue>><<P:Predicate_load_glue_align8>><<P:Predicate_load_align8_local_m0>> - Complexity = 113
    1521             :                 // Dst: (DS_READ_B64:{ *:[v2i32] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
    1522             : /*  3254*/    /*Scope*/ 32, /*->3287*/
    1523             : /*  3255*/      OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
    1524             : /*  3256*/      OPC_CheckPredicate, 0, // Predicate_unindexedload
    1525             : /*  3258*/      OPC_CheckPredicate, 1, // Predicate_load
    1526             : /*  3260*/      OPC_CheckPredicate, 17, // Predicate_load_local
    1527             : /*  3262*/      OPC_CheckPredicate, 21, // Predicate_load_align8_local
    1528             : /*  3264*/      OPC_CheckType, MVT::v2i32,
    1529             : /*  3266*/      OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1530             : /*  3268*/      OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
    1531             : /*  3271*/      OPC_EmitMergeInputChains1_0,
    1532             : /*  3272*/      OPC_EmitNodeXForm, 0, 3, // as_i16imm
    1533             : /*  3275*/      OPC_EmitInteger, MVT::i1, 0, 
    1534             : /*  3278*/      OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_B64_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
    1535             :                     MVT::v2i32, 3/*#Ops*/, 2, 4, 5, 
    1536             :                 // Src: (ld:{ *:[v2i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_local>><<P:Predicate_load_align8_local>> - Complexity = 113
    1537             :                 // Dst: (DS_READ_B64_gfx9:{ *:[v2i32] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
    1538             : /*  3287*/    /*Scope*/ 33, /*->3321*/
    1539             : /*  3288*/      OPC_CaptureGlueInput,
    1540             : /*  3289*/      OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
    1541             : /*  3290*/      OPC_CheckPredicate, 15, // Predicate_unindexedload_glue
    1542             : /*  3292*/      OPC_CheckPredicate, 18, // Predicate_load_glue
    1543             : /*  3294*/      OPC_CheckPredicate, 22, // Predicate_load_glue_align16
    1544             : /*  3296*/      OPC_CheckPredicate, 17, // Predicate_load_align16_local_m0
    1545             : /*  3298*/      OPC_CheckType, MVT::v4i32,
    1546             : /*  3300*/      OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1547             : /*  3302*/      OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
    1548             : /*  3305*/      OPC_EmitMergeInputChains1_0,
    1549             : /*  3306*/      OPC_EmitNodeXForm, 0, 3, // as_i16imm
    1550             : /*  3309*/      OPC_EmitInteger, MVT::i1, 0, 
    1551             : /*  3312*/      OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_B128), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
    1552             :                     MVT::v4i32, 3/*#Ops*/, 2, 4, 5, 
    1553             :                 // Src: (AMDGPUld_glue:{ *:[v4i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload_glue>><<P:Predicate_load_glue>><<P:Predicate_load_glue_align16>><<P:Predicate_load_align16_local_m0>> - Complexity = 113
    1554             :                 // Dst: (DS_READ_B128:{ *:[v4i32] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
    1555             : /*  3321*/    /*Scope*/ 127|128,1/*255*/, /*->3578*/
    1556             : /*  3323*/      OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
    1557             : /*  3324*/      OPC_CheckPredicate, 0, // Predicate_unindexedload
    1558             : /*  3326*/      OPC_CheckPredicate, 1, // Predicate_load
    1559             : /*  3328*/      OPC_Scope, 27, /*->3357*/ // 5 children in Scope
    1560             : /*  3330*/        OPC_CheckPredicate, 17, // Predicate_load_local
    1561             : /*  3332*/        OPC_CheckPredicate, 22, // Predicate_load_align16_local
    1562             : /*  3334*/        OPC_CheckType, MVT::v4i32,
    1563             : /*  3336*/        OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1564             : /*  3338*/        OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
    1565             : /*  3341*/        OPC_EmitMergeInputChains1_0,
    1566             : /*  3342*/        OPC_EmitNodeXForm, 0, 3, // as_i16imm
    1567             : /*  3345*/        OPC_EmitInteger, MVT::i1, 0, 
    1568             : /*  3348*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_B128_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
    1569             :                       MVT::v4i32, 3/*#Ops*/, 2, 4, 5, 
    1570             :                   // Src: (ld:{ *:[v4i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_local>><<P:Predicate_load_align16_local>> - Complexity = 113
    1571             :                   // Dst: (DS_READ_B128_gfx9:{ *:[v4i32] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
    1572             : /*  3357*/      /*Scope*/ 46, /*->3404*/
    1573             : /*  3358*/        OPC_CheckPredicate, 5, // Predicate_mubuf_load
    1574             : /*  3360*/        OPC_SwitchType /*2 cases */, 19, MVT::v2i32,// ->3382
    1575             : /*  3363*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1576             : /*  3365*/          OPC_CheckComplexPat, /*CP*/3, /*#*/1, // SelectMUBUFAddr64:$ #2 #3 #4 #5 #6 #7 #8
    1577             : /*  3368*/          OPC_EmitMergeInputChains1_0,
    1578             : /*  3369*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX2_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
    1579             :                         MVT::v2i32, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8, 
    1580             :                     // Src: (ld:{ *:[v2i32] } (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_mubuf_load>> - Complexity = 28
    1581             :                     // Dst: (BUFFER_LOAD_DWORDX2_ADDR64:{ *:[v2i32] } i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
    1582             : /*  3382*/        /*SwitchType*/ 19, MVT::v4i32,// ->3403
    1583             : /*  3384*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1584             : /*  3386*/          OPC_CheckComplexPat, /*CP*/3, /*#*/1, // SelectMUBUFAddr64:$ #2 #3 #4 #5 #6 #7 #8
    1585             : /*  3389*/          OPC_EmitMergeInputChains1_0,
    1586             : /*  3390*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX4_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
    1587             :                         MVT::v4i32, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8, 
    1588             :                     // Src: (ld:{ *:[v4i32] } (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_mubuf_load>> - Complexity = 28
    1589             :                     // Dst: (BUFFER_LOAD_DWORDX4_ADDR64:{ *:[v4i32] } i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
    1590             : /*  3403*/        0, // EndSwitchType
    1591             : /*  3404*/      /*Scope*/ 62, /*->3467*/
    1592             : /*  3405*/        OPC_CheckPredicate, 11, // Predicate_load_private
    1593             : /*  3407*/        OPC_SwitchType /*2 cases */, 27, MVT::v2i32,// ->3437
    1594             : /*  3410*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1595             : /*  3412*/          OPC_CheckComplexPat, /*CP*/4, /*#*/1, // SelectMUBUFScratchOffset:$ #2 #3 #4
    1596             : /*  3415*/          OPC_EmitMergeInputChains1_0,
    1597             : /*  3416*/          OPC_EmitInteger, MVT::i1, 0, 
    1598             : /*  3419*/          OPC_EmitInteger, MVT::i1, 0, 
    1599             : /*  3422*/          OPC_EmitInteger, MVT::i1, 0, 
    1600             : /*  3425*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX2_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
    1601             :                         MVT::v2i32, 6/*#Ops*/, 2, 3, 4, 5, 6, 7, 
    1602             :                     // Src: (ld:{ *:[v2i32] } (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_private>> - Complexity = 27
    1603             :                     // Dst: (BUFFER_LOAD_DWORDX2_OFFSET:{ *:[v2i32] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    1604             : /*  3437*/        /*SwitchType*/ 27, MVT::v4i32,// ->3466
    1605             : /*  3439*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1606             : /*  3441*/          OPC_CheckComplexPat, /*CP*/4, /*#*/1, // SelectMUBUFScratchOffset:$ #2 #3 #4
    1607             : /*  3444*/          OPC_EmitMergeInputChains1_0,
    1608             : /*  3445*/          OPC_EmitInteger, MVT::i1, 0, 
    1609             : /*  3448*/          OPC_EmitInteger, MVT::i1, 0, 
    1610             : /*  3451*/          OPC_EmitInteger, MVT::i1, 0, 
    1611             : /*  3454*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX4_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
    1612             :                         MVT::v4i32, 6/*#Ops*/, 2, 3, 4, 5, 6, 7, 
    1613             :                     // Src: (ld:{ *:[v4i32] } (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_private>> - Complexity = 27
    1614             :                     // Dst: (BUFFER_LOAD_DWORDX4_OFFSET:{ *:[v4i32] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    1615             : /*  3466*/        0, // EndSwitchType
    1616             : /*  3467*/      /*Scope*/ 44, /*->3512*/
    1617             : /*  3468*/        OPC_CheckPredicate, 5, // Predicate_mubuf_load
    1618             : /*  3470*/        OPC_SwitchType /*2 cases */, 18, MVT::v2i32,// ->3491
    1619             : /*  3473*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1620             : /*  3475*/          OPC_CheckComplexPat, /*CP*/5, /*#*/1, // SelectMUBUFOffset:$ #2 #3 #4 #5 #6 #7
    1621             : /*  3478*/          OPC_EmitMergeInputChains1_0,
    1622             : /*  3479*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX2_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
    1623             :                         MVT::v2i32, 6/*#Ops*/, 2, 3, 4, 5, 6, 7, 
    1624             :                     // Src: (ld:{ *:[v2i32] } (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_mubuf_load>> - Complexity = 25
    1625             :                     // Dst: (BUFFER_LOAD_DWORDX2_OFFSET:{ *:[v2i32] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
    1626             : /*  3491*/        /*SwitchType*/ 18, MVT::v4i32,// ->3511
    1627             : /*  3493*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1628             : /*  3495*/          OPC_CheckComplexPat, /*CP*/5, /*#*/1, // SelectMUBUFOffset:$ #2 #3 #4 #5 #6 #7
    1629             : /*  3498*/          OPC_EmitMergeInputChains1_0,
    1630             : /*  3499*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX4_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
    1631             :                         MVT::v4i32, 6/*#Ops*/, 2, 3, 4, 5, 6, 7, 
    1632             :                     // Src: (ld:{ *:[v4i32] } (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_mubuf_load>> - Complexity = 25
    1633             :                     // Dst: (BUFFER_LOAD_DWORDX4_OFFSET:{ *:[v4i32] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
    1634             : /*  3511*/        0, // EndSwitchType
    1635             : /*  3512*/      /*Scope*/ 64, /*->3577*/
    1636             : /*  3513*/        OPC_CheckPredicate, 11, // Predicate_load_private
    1637             : /*  3515*/        OPC_SwitchType /*2 cases */, 28, MVT::v2i32,// ->3546
    1638             : /*  3518*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1639             : /*  3520*/          OPC_CheckComplexPat, /*CP*/6, /*#*/1, // SelectMUBUFScratchOffen:$ #2 #3 #4 #5
    1640             : /*  3523*/          OPC_EmitMergeInputChains1_0,
    1641             : /*  3524*/          OPC_EmitInteger, MVT::i1, 0, 
    1642             : /*  3527*/          OPC_EmitInteger, MVT::i1, 0, 
    1643             : /*  3530*/          OPC_EmitInteger, MVT::i1, 0, 
    1644             : /*  3533*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX2_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
    1645             :                         MVT::v2i32, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8, 
    1646             :                     // Src: (ld:{ *:[v2i32] } (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_private>> - Complexity = 19
    1647             :                     // Dst: (BUFFER_LOAD_DWORDX2_OFFEN:{ *:[v2i32] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    1648             : /*  3546*/        /*SwitchType*/ 28, MVT::v4i32,// ->3576
    1649             : /*  3548*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1650             : /*  3550*/          OPC_CheckComplexPat, /*CP*/6, /*#*/1, // SelectMUBUFScratchOffen:$ #2 #3 #4 #5
    1651             : /*  3553*/          OPC_EmitMergeInputChains1_0,
    1652             : /*  3554*/          OPC_EmitInteger, MVT::i1, 0, 
    1653             : /*  3557*/          OPC_EmitInteger, MVT::i1, 0, 
    1654             : /*  3560*/          OPC_EmitInteger, MVT::i1, 0, 
    1655             : /*  3563*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX4_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
    1656             :                         MVT::v4i32, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8, 
    1657             :                     // Src: (ld:{ *:[v4i32] } (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_private>> - Complexity = 19
    1658             :                     // Dst: (BUFFER_LOAD_DWORDX4_OFFEN:{ *:[v4i32] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    1659             : /*  3576*/        0, // EndSwitchType
    1660             : /*  3577*/      0, /*End of Scope*/
    1661             : /*  3578*/    /*Scope*/ 29, /*->3608*/
    1662             : /*  3579*/      OPC_CaptureGlueInput,
    1663             : /*  3580*/      OPC_RecordChild1, // #1 = $DS64Bit4ByteAligned:ptr:offset0:offset1
    1664             : /*  3581*/      OPC_CheckPredicate, 15, // Predicate_unindexedload_glue
    1665             : /*  3583*/      OPC_CheckPredicate, 18, // Predicate_load_glue
    1666             : /*  3585*/      OPC_CheckPredicate, 17, // Predicate_load_local_m0
    1667             : /*  3587*/      OPC_CheckType, MVT::v2i32,
    1668             : /*  3589*/      OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1669             : /*  3591*/      OPC_CheckComplexPat, /*CP*/12, /*#*/1, // SelectDS64Bit4ByteAligned:$ #2 #3 #4
    1670             : /*  3594*/      OPC_EmitMergeInputChains1_0,
    1671             : /*  3595*/      OPC_EmitInteger, MVT::i1, 0, 
    1672             : /*  3598*/      OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ2_B32), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
    1673             :                     MVT::v2i32, 4/*#Ops*/, 2, 3, 4, 5, 
    1674             :                 // Src: (AMDGPUld_glue:{ *:[v2i32] } (DS64Bit4ByteAligned:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i8:{ *:[i8] }:$offset0, i8:{ *:[i8] }:$offset1))<<P:Predicate_unindexedload_glue>><<P:Predicate_load_glue>><<P:Predicate_load_local_m0>> - Complexity = 16
    1675             :                 // Dst: (DS_READ2_B32:{ *:[v2i32] } ?:{ *:[i32] }:$ptr, ?:{ *:[i8] }:$offset0, ?:{ *:[i8] }:$offset1, 0:{ *:[i1] })
    1676             : /*  3608*/    /*Scope*/ 17|128,3/*401*/, /*->4011*/
    1677             : /*  3610*/      OPC_RecordChild1, // #1 = $DS64Bit4ByteAligned:ptr:offset0:offset1
    1678             : /*  3611*/      OPC_CheckPredicate, 0, // Predicate_unindexedload
    1679             : /*  3613*/      OPC_CheckPredicate, 1, // Predicate_load
    1680             : /*  3615*/      OPC_Scope, 23, /*->3640*/ // 4 children in Scope
    1681             : /*  3617*/        OPC_CheckPredicate, 17, // Predicate_load_local
    1682             : /*  3619*/        OPC_CheckType, MVT::v2i32,
    1683             : /*  3621*/        OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1684             : /*  3623*/        OPC_CheckComplexPat, /*CP*/12, /*#*/1, // SelectDS64Bit4ByteAligned:$ #2 #3 #4
    1685             : /*  3626*/        OPC_EmitMergeInputChains1_0,
    1686             : /*  3627*/        OPC_EmitInteger, MVT::i1, 0, 
    1687             : /*  3630*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ2_B32_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
    1688             :                       MVT::v2i32, 4/*#Ops*/, 2, 3, 4, 5, 
    1689             :                   // Src: (ld:{ *:[v2i32] } (DS64Bit4ByteAligned:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i8:{ *:[i8] }:$offset0, i8:{ *:[i8] }:$offset1))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_local>> - Complexity = 16
    1690             :                   // Dst: (DS_READ2_B32_gfx9:{ *:[v2i32] } ?:{ *:[i32] }:$ptr, ?:{ *:[i8] }:$offset0, ?:{ *:[i8] }:$offset1, 0:{ *:[i1] })
    1691             : /*  3640*/      /*Scope*/ 18|128,2/*274*/, /*->3916*/
    1692             : /*  3642*/        OPC_CheckChild1Type, MVT::i32,
    1693             : /*  3644*/        OPC_Scope, 44, /*->3690*/ // 6 children in Scope
    1694             : /*  3646*/          OPC_CheckPredicate, 12, // Predicate_vtx_id3_load
    1695             : /*  3648*/          OPC_SwitchType /*2 cases */, 18, MVT::v2i32,// ->3669
    1696             : /*  3651*/            OPC_CheckPatternPredicate, 5, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::EVERGREEN && Subtarget->getGeneration() <= AMDGPUSubtarget::NORTHERN_ISLANDS && !Subtarget->hasCaymanISA())
    1697             : /*  3653*/            OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectADDRVTX_READ:$src_gpr #2 #3
    1698             : /*  3656*/            OPC_EmitMergeInputChains1_0,
    1699             : /*  3657*/            OPC_EmitInteger, MVT::i8, 3, 
    1700             : /*  3660*/            OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::VTX_READ_64_eg), 0|OPFL_Chain|OPFL_MemRefs,
    1701             :                           MVT::v2i32, 3/*#Ops*/, 2, 3, 4, 
    1702             :                       // Src: (ld:{ *:[v2i32] } ADDRVTX_READ:{ *:[i32] }:$src_gpr)<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_vtx_id3_load>> - Complexity = 13
    1703             :                       // Dst: (VTX_READ_64_eg:{ *:[v2i32] } MEMxi:{ *:[i32] }:$src_gpr, 3:{ *:[i8] })
    1704             : /*  3669*/          /*SwitchType*/ 18, MVT::v4i32,// ->3689
    1705             : /*  3671*/            OPC_CheckPatternPredicate, 5, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::EVERGREEN && Subtarget->getGeneration() <= AMDGPUSubtarget::NORTHERN_ISLANDS && !Subtarget->hasCaymanISA())
    1706             : /*  3673*/            OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectADDRVTX_READ:$src_gpr #2 #3
    1707             : /*  3676*/            OPC_EmitMergeInputChains1_0,
    1708             : /*  3677*/            OPC_EmitInteger, MVT::i8, 3, 
    1709             : /*  3680*/            OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::VTX_READ_128_eg), 0|OPFL_Chain|OPFL_MemRefs,
    1710             :                           MVT::v4i32, 3/*#Ops*/, 2, 3, 4, 
    1711             :                       // Src: (ld:{ *:[v4i32] } ADDRVTX_READ:{ *:[i32] }:$src_gpr)<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_vtx_id3_load>> - Complexity = 13
    1712             :                       // Dst: (VTX_READ_128_eg:{ *:[v4i32] } MEMxi:{ *:[i32] }:$src_gpr, 3:{ *:[i8] })
    1713             : /*  3689*/          0, // EndSwitchType
    1714             : /*  3690*/        /*Scope*/ 44, /*->3735*/
    1715             : /*  3691*/          OPC_CheckPredicate, 13, // Predicate_vtx_id2_load
    1716             : /*  3693*/          OPC_SwitchType /*2 cases */, 18, MVT::v2i32,// ->3714
    1717             : /*  3696*/            OPC_CheckPatternPredicate, 5, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::EVERGREEN && Subtarget->getGeneration() <= AMDGPUSubtarget::NORTHERN_ISLANDS && !Subtarget->hasCaymanISA())
    1718             : /*  3698*/            OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectADDRVTX_READ:$src_gpr #2 #3
    1719             : /*  3701*/            OPC_EmitMergeInputChains1_0,
    1720             : /*  3702*/            OPC_EmitInteger, MVT::i8, 2, 
    1721             : /*  3705*/            OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::VTX_READ_64_eg), 0|OPFL_Chain|OPFL_MemRefs,
    1722             :                           MVT::v2i32, 3/*#Ops*/, 2, 3, 4, 
    1723             :                       // Src: (ld:{ *:[v2i32] } ADDRVTX_READ:{ *:[i32] }:$src_gpr)<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_vtx_id2_load>> - Complexity = 13
    1724             :                       // Dst: (VTX_READ_64_eg:{ *:[v2i32] } MEMxi:{ *:[i32] }:$src_gpr, 2:{ *:[i8] })
    1725             : /*  3714*/          /*SwitchType*/ 18, MVT::v4i32,// ->3734
    1726             : /*  3716*/            OPC_CheckPatternPredicate, 5, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::EVERGREEN && Subtarget->getGeneration() <= AMDGPUSubtarget::NORTHERN_ISLANDS && !Subtarget->hasCaymanISA())
    1727             : /*  3718*/            OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectADDRVTX_READ:$src_gpr #2 #3
    1728             : /*  3721*/            OPC_EmitMergeInputChains1_0,
    1729             : /*  3722*/            OPC_EmitInteger, MVT::i8, 2, 
    1730             : /*  3725*/            OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::VTX_READ_128_eg), 0|OPFL_Chain|OPFL_MemRefs,
    1731             :                           MVT::v4i32, 3/*#Ops*/, 2, 3, 4, 
    1732             :                       // Src: (ld:{ *:[v4i32] } ADDRVTX_READ:{ *:[i32] }:$src_gpr)<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_vtx_id2_load>> - Complexity = 13
    1733             :                       // Dst: (VTX_READ_128_eg:{ *:[v4i32] } MEMxi:{ *:[i32] }:$src_gpr, 2:{ *:[i8] })
    1734             : /*  3734*/          0, // EndSwitchType
    1735             : /*  3735*/        /*Scope*/ 44, /*->3780*/
    1736             : /*  3736*/          OPC_CheckPredicate, 14, // Predicate_vtx_id1_load
    1737             : /*  3738*/          OPC_SwitchType /*2 cases */, 18, MVT::v2i32,// ->3759
    1738             : /*  3741*/            OPC_CheckPatternPredicate, 5, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::EVERGREEN && Subtarget->getGeneration() <= AMDGPUSubtarget::NORTHERN_ISLANDS && !Subtarget->hasCaymanISA())
    1739             : /*  3743*/            OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectADDRVTX_READ:$src_gpr #2 #3
    1740             : /*  3746*/            OPC_EmitMergeInputChains1_0,
    1741             : /*  3747*/            OPC_EmitInteger, MVT::i8, 1, 
    1742             : /*  3750*/            OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::VTX_READ_64_eg), 0|OPFL_Chain|OPFL_MemRefs,
    1743             :                           MVT::v2i32, 3/*#Ops*/, 2, 3, 4, 
    1744             :                       // Src: (ld:{ *:[v2i32] } ADDRVTX_READ:{ *:[i32] }:$src_gpr)<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_vtx_id1_load>> - Complexity = 13
    1745             :                       // Dst: (VTX_READ_64_eg:{ *:[v2i32] } MEMxi:{ *:[i32] }:$src_gpr, 1:{ *:[i8] })
    1746             : /*  3759*/          /*SwitchType*/ 18, MVT::v4i32,// ->3779
    1747             : /*  3761*/            OPC_CheckPatternPredicate, 5, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::EVERGREEN && Subtarget->getGeneration() <= AMDGPUSubtarget::NORTHERN_ISLANDS && !Subtarget->hasCaymanISA())
    1748             : /*  3763*/            OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectADDRVTX_READ:$src_gpr #2 #3
    1749             : /*  3766*/            OPC_EmitMergeInputChains1_0,
    1750             : /*  3767*/            OPC_EmitInteger, MVT::i8, 1, 
    1751             : /*  3770*/            OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::VTX_READ_128_eg), 0|OPFL_Chain|OPFL_MemRefs,
    1752             :                           MVT::v4i32, 3/*#Ops*/, 2, 3, 4, 
    1753             :                       // Src: (ld:{ *:[v4i32] } ADDRVTX_READ:{ *:[i32] }:$src_gpr)<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_vtx_id1_load>> - Complexity = 13
    1754             :                       // Dst: (VTX_READ_128_eg:{ *:[v4i32] } MEMxi:{ *:[i32] }:$src_gpr, 1:{ *:[i8] })
    1755             : /*  3779*/          0, // EndSwitchType
    1756             : /*  3780*/        /*Scope*/ 44, /*->3825*/
    1757             : /*  3781*/          OPC_CheckPredicate, 12, // Predicate_vtx_id3_load
    1758             : /*  3783*/          OPC_SwitchType /*2 cases */, 18, MVT::v2i32,// ->3804
    1759             : /*  3786*/            OPC_CheckPatternPredicate, 6, // (true) && (Subtarget->hasCaymanISA())
    1760             : /*  3788*/            OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectADDRVTX_READ:$src_gpr #2 #3
    1761             : /*  3791*/            OPC_EmitMergeInputChains1_0,
    1762             : /*  3792*/            OPC_EmitInteger, MVT::i8, 3, 
    1763             : /*  3795*/            OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::VTX_READ_64_cm), 0|OPFL_Chain|OPFL_MemRefs,
    1764             :                           MVT::v2i32, 3/*#Ops*/, 2, 3, 4, 
    1765             :                       // Src: (ld:{ *:[v2i32] } ADDRVTX_READ:{ *:[i32] }:$src_gpr)<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_vtx_id3_load>> - Complexity = 13
    1766             :                       // Dst: (VTX_READ_64_cm:{ *:[v2i32] } MEMxi:{ *:[i32] }:$src_gpr, 3:{ *:[i8] })
    1767             : /*  3804*/          /*SwitchType*/ 18, MVT::v4i32,// ->3824
    1768             : /*  3806*/            OPC_CheckPatternPredicate, 6, // (true) && (Subtarget->hasCaymanISA())
    1769             : /*  3808*/            OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectADDRVTX_READ:$src_gpr #2 #3
    1770             : /*  3811*/            OPC_EmitMergeInputChains1_0,
    1771             : /*  3812*/            OPC_EmitInteger, MVT::i8, 3, 
    1772             : /*  3815*/            OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::VTX_READ_128_cm), 0|OPFL_Chain|OPFL_MemRefs,
    1773             :                           MVT::v4i32, 3/*#Ops*/, 2, 3, 4, 
    1774             :                       // Src: (ld:{ *:[v4i32] } ADDRVTX_READ:{ *:[i32] }:$src_gpr)<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_vtx_id3_load>> - Complexity = 13
    1775             :                       // Dst: (VTX_READ_128_cm:{ *:[v4i32] } MEMxi:{ *:[i32] }:$src_gpr, 3:{ *:[i8] })
    1776             : /*  3824*/          0, // EndSwitchType
    1777             : /*  3825*/        /*Scope*/ 44, /*->3870*/
    1778             : /*  3826*/          OPC_CheckPredicate, 13, // Predicate_vtx_id2_load
    1779             : /*  3828*/          OPC_SwitchType /*2 cases */, 18, MVT::v2i32,// ->3849
    1780             : /*  3831*/            OPC_CheckPatternPredicate, 6, // (true) && (Subtarget->hasCaymanISA())
    1781             : /*  3833*/            OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectADDRVTX_READ:$src_gpr #2 #3
    1782             : /*  3836*/            OPC_EmitMergeInputChains1_0,
    1783             : /*  3837*/            OPC_EmitInteger, MVT::i8, 2, 
    1784             : /*  3840*/            OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::VTX_READ_64_cm), 0|OPFL_Chain|OPFL_MemRefs,
    1785             :                           MVT::v2i32, 3/*#Ops*/, 2, 3, 4, 
    1786             :                       // Src: (ld:{ *:[v2i32] } ADDRVTX_READ:{ *:[i32] }:$src_gpr)<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_vtx_id2_load>> - Complexity = 13
    1787             :                       // Dst: (VTX_READ_64_cm:{ *:[v2i32] } MEMxi:{ *:[i32] }:$src_gpr, 2:{ *:[i8] })
    1788             : /*  3849*/          /*SwitchType*/ 18, MVT::v4i32,// ->3869
    1789             : /*  3851*/            OPC_CheckPatternPredicate, 6, // (true) && (Subtarget->hasCaymanISA())
    1790             : /*  3853*/            OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectADDRVTX_READ:$src_gpr #2 #3
    1791             : /*  3856*/            OPC_EmitMergeInputChains1_0,
    1792             : /*  3857*/            OPC_EmitInteger, MVT::i8, 2, 
    1793             : /*  3860*/            OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::VTX_READ_128_cm), 0|OPFL_Chain|OPFL_MemRefs,
    1794             :                           MVT::v4i32, 3/*#Ops*/, 2, 3, 4, 
    1795             :                       // Src: (ld:{ *:[v4i32] } ADDRVTX_READ:{ *:[i32] }:$src_gpr)<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_vtx_id2_load>> - Complexity = 13
    1796             :                       // Dst: (VTX_READ_128_cm:{ *:[v4i32] } MEMxi:{ *:[i32] }:$src_gpr, 2:{ *:[i8] })
    1797             : /*  3869*/          0, // EndSwitchType
    1798             : /*  3870*/        /*Scope*/ 44, /*->3915*/
    1799             : /*  3871*/          OPC_CheckPredicate, 14, // Predicate_vtx_id1_load
    1800             : /*  3873*/          OPC_SwitchType /*2 cases */, 18, MVT::v2i32,// ->3894
    1801             : /*  3876*/            OPC_CheckPatternPredicate, 6, // (true) && (Subtarget->hasCaymanISA())
    1802             : /*  3878*/            OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectADDRVTX_READ:$src_gpr #2 #3
    1803             : /*  3881*/            OPC_EmitMergeInputChains1_0,
    1804             : /*  3882*/            OPC_EmitInteger, MVT::i8, 1, 
    1805             : /*  3885*/            OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::VTX_READ_64_cm), 0|OPFL_Chain|OPFL_MemRefs,
    1806             :                           MVT::v2i32, 3/*#Ops*/, 2, 3, 4, 
    1807             :                       // Src: (ld:{ *:[v2i32] } ADDRVTX_READ:{ *:[i32] }:$src_gpr)<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_vtx_id1_load>> - Complexity = 13
    1808             :                       // Dst: (VTX_READ_64_cm:{ *:[v2i32] } MEMxi:{ *:[i32] }:$src_gpr, 1:{ *:[i8] })
    1809             : /*  3894*/          /*SwitchType*/ 18, MVT::v4i32,// ->3914
    1810             : /*  3896*/            OPC_CheckPatternPredicate, 6, // (true) && (Subtarget->hasCaymanISA())
    1811             : /*  3898*/            OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectADDRVTX_READ:$src_gpr #2 #3
    1812             : /*  3901*/            OPC_EmitMergeInputChains1_0,
    1813             : /*  3902*/            OPC_EmitInteger, MVT::i8, 1, 
    1814             : /*  3905*/            OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::VTX_READ_128_cm), 0|OPFL_Chain|OPFL_MemRefs,
    1815             :                           MVT::v4i32, 3/*#Ops*/, 2, 3, 4, 
    1816             :                       // Src: (ld:{ *:[v4i32] } ADDRVTX_READ:{ *:[i32] }:$src_gpr)<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_vtx_id1_load>> - Complexity = 13
    1817             :                       // Dst: (VTX_READ_128_cm:{ *:[v4i32] } MEMxi:{ *:[i32] }:$src_gpr, 1:{ *:[i8] })
    1818             : /*  3914*/          0, // EndSwitchType
    1819             : /*  3915*/        0, /*End of Scope*/
    1820             : /*  3916*/      /*Scope*/ 46, /*->3963*/
    1821             : /*  3917*/        OPC_CheckPredicate, 19, // Predicate_load_global
    1822             : /*  3919*/        OPC_SwitchType /*2 cases */, 19, MVT::v2i32,// ->3941
    1823             : /*  3922*/          OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1824             : /*  3924*/          OPC_CheckComplexPat, /*CP*/10, /*#*/1, // SelectFlatOffset<true>:$ #2 #3 #4
    1825             : /*  3927*/          OPC_EmitMergeInputChains1_0,
    1826             : /*  3928*/          OPC_EmitInteger, MVT::i1, 0, 
    1827             : /*  3931*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_LOAD_DWORDX2), 0|OPFL_Chain|OPFL_MemRefs,
    1828             :                         MVT::v2i32, 4/*#Ops*/, 2, 3, 5, 4, 
    1829             :                     // Src: (ld:{ *:[v2i32] } (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_global>> - Complexity = 7
    1830             :                     // Dst: (GLOBAL_LOAD_DWORDX2:{ *:[v2i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
    1831             : /*  3941*/        /*SwitchType*/ 19, MVT::v4i32,// ->3962
    1832             : /*  3943*/          OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1833             : /*  3945*/          OPC_CheckComplexPat, /*CP*/10, /*#*/1, // SelectFlatOffset<true>:$ #2 #3 #4
    1834             : /*  3948*/          OPC_EmitMergeInputChains1_0,
    1835             : /*  3949*/          OPC_EmitInteger, MVT::i1, 0, 
    1836             : /*  3952*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_LOAD_DWORDX4), 0|OPFL_Chain|OPFL_MemRefs,
    1837             :                         MVT::v4i32, 4/*#Ops*/, 2, 3, 5, 4, 
    1838             :                     // Src: (ld:{ *:[v4i32] } (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_global>> - Complexity = 7
    1839             :                     // Dst: (GLOBAL_LOAD_DWORDX4:{ *:[v4i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
    1840             : /*  3962*/        0, // EndSwitchType
    1841             : /*  3963*/      /*Scope*/ 46, /*->4010*/
    1842             : /*  3964*/        OPC_CheckPredicate, 20, // Predicate_load_flat
    1843             : /*  3966*/        OPC_SwitchType /*2 cases */, 19, MVT::v2i32,// ->3988
    1844             : /*  3969*/          OPC_CheckPatternPredicate, 11, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1845             : /*  3971*/          OPC_CheckComplexPat, /*CP*/11, /*#*/1, // SelectFlatOffset<false>:$ #2 #3 #4
    1846             : /*  3974*/          OPC_EmitMergeInputChains1_0,
    1847             : /*  3975*/          OPC_EmitInteger, MVT::i1, 0, 
    1848             : /*  3978*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_LOAD_DWORDX2), 0|OPFL_Chain|OPFL_MemRefs,
    1849             :                         MVT::v2i32, 4/*#Ops*/, 2, 3, 5, 4, 
    1850             :                     // Src: (ld:{ *:[v2i32] } (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_flat>> - Complexity = -3
    1851             :                     // Dst: (FLAT_LOAD_DWORDX2:{ *:[v2i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
    1852             : /*  3988*/        /*SwitchType*/ 19, MVT::v4i32,// ->4009
    1853             : /*  3990*/          OPC_CheckPatternPredicate, 11, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1854             : /*  3992*/          OPC_CheckComplexPat, /*CP*/11, /*#*/1, // SelectFlatOffset<false>:$ #2 #3 #4
    1855             : /*  3995*/          OPC_EmitMergeInputChains1_0,
    1856             : /*  3996*/          OPC_EmitInteger, MVT::i1, 0, 
    1857             : /*  3999*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_LOAD_DWORDX4), 0|OPFL_Chain|OPFL_MemRefs,
    1858             :                         MVT::v4i32, 4/*#Ops*/, 2, 3, 5, 4, 
    1859             :                     // Src: (ld:{ *:[v4i32] } (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_flat>> - Complexity = -3
    1860             :                     // Dst: (FLAT_LOAD_DWORDX4:{ *:[v4i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
    1861             : /*  4009*/        0, // EndSwitchType
    1862             : /*  4010*/      0, /*End of Scope*/
    1863             : /*  4011*/    0, /*End of Scope*/
    1864             : /*  4012*/  /*SwitchOpcode*/ 54|128,20/*2614*/, TARGET_VAL(ISD::STORE),// ->6630
    1865             : /*  4016*/    OPC_RecordMemRef,
    1866             : /*  4017*/    OPC_RecordNode, // #0 = 'AMDGPUst_glue' chained node
    1867             : /*  4018*/    OPC_Scope, 34, /*->4054*/ // 26 children in Scope
    1868             : /*  4020*/      OPC_CaptureGlueInput,
    1869             : /*  4021*/      OPC_RecordChild1, // #1 = $value
    1870             : /*  4022*/      OPC_CheckChild1Type, MVT::v2i32,
    1871             : /*  4024*/      OPC_RecordChild2, // #2 = $DS1Addr1Offset:ptr:offset
    1872             : /*  4025*/      OPC_CheckPredicate, 23, // Predicate_unindexedstore_glue
    1873             : /*  4027*/      OPC_CheckPredicate, 24, // Predicate_store_glue
    1874             : /*  4029*/      OPC_CheckPredicate, 21, // Predicate_store_glue_align8
    1875             : /*  4031*/      OPC_CheckPredicate, 17, // Predicate_store_align8_local_m0
    1876             : /*  4033*/      OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1877             : /*  4035*/      OPC_CheckComplexPat, /*CP*/9, /*#*/2, // SelectDS1Addr1Offset:$ #3 #4
    1878             : /*  4038*/      OPC_EmitMergeInputChains1_0,
    1879             : /*  4039*/      OPC_EmitNodeXForm, 0, 4, // as_i16imm
    1880             : /*  4042*/      OPC_EmitInteger, MVT::i1, 0, 
    1881             : /*  4045*/      OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE_B64), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
    1882             :                     4/*#Ops*/, 3, 1, 5, 6, 
    1883             :                 // Src: (AMDGPUst_glue v2i32:{ *:[v2i32] }:$value, (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedstore_glue>><<P:Predicate_store_glue>><<P:Predicate_store_glue_align8>><<P:Predicate_store_align8_local_m0>> - Complexity = 113
    1884             :                 // Dst: (DS_WRITE_B64 ?:{ *:[i32] }:$ptr, ?:{ *:[v2i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
    1885             : /*  4054*/    /*Scope*/ 33, /*->4088*/
    1886             : /*  4055*/      OPC_RecordChild1, // #1 = $value
    1887             : /*  4056*/      OPC_CheckChild1Type, MVT::v2i32,
    1888             : /*  4058*/      OPC_RecordChild2, // #2 = $DS1Addr1Offset:ptr:offset
    1889             : /*  4059*/      OPC_CheckPredicate, 25, // Predicate_unindexedstore
    1890             : /*  4061*/      OPC_CheckPredicate, 26, // Predicate_store
    1891             : /*  4063*/      OPC_CheckPredicate, 17, // Predicate_store_local
    1892             : /*  4065*/      OPC_CheckPredicate, 21, // Predicate_store_align8_local
    1893             : /*  4067*/      OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1894             : /*  4069*/      OPC_CheckComplexPat, /*CP*/9, /*#*/2, // SelectDS1Addr1Offset:$ #3 #4
    1895             : /*  4072*/      OPC_EmitMergeInputChains1_0,
    1896             : /*  4073*/      OPC_EmitNodeXForm, 0, 4, // as_i16imm
    1897             : /*  4076*/      OPC_EmitInteger, MVT::i1, 0, 
    1898             : /*  4079*/      OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE_B64_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
    1899             :                     4/*#Ops*/, 3, 1, 5, 6, 
    1900             :                 // Src: (st v2i32:{ *:[v2i32] }:$value, (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_local>><<P:Predicate_store_align8_local>> - Complexity = 113
    1901             :                 // Dst: (DS_WRITE_B64_gfx9 ?:{ *:[i32] }:$ptr, ?:{ *:[v2i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
    1902             : /*  4088*/    /*Scope*/ 34, /*->4123*/
    1903             : /*  4089*/      OPC_CaptureGlueInput,
    1904             : /*  4090*/      OPC_RecordChild1, // #1 = $value
    1905             : /*  4091*/      OPC_CheckChild1Type, MVT::v4i32,
    1906             : /*  4093*/      OPC_RecordChild2, // #2 = $DS1Addr1Offset:ptr:offset
    1907             : /*  4094*/      OPC_CheckPredicate, 23, // Predicate_unindexedstore_glue
    1908             : /*  4096*/      OPC_CheckPredicate, 24, // Predicate_store_glue
    1909             : /*  4098*/      OPC_CheckPredicate, 22, // Predicate_store_glue_align16
    1910             : /*  4100*/      OPC_CheckPredicate, 17, // Predicate_store_align16_local_m0
    1911             : /*  4102*/      OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1912             : /*  4104*/      OPC_CheckComplexPat, /*CP*/9, /*#*/2, // SelectDS1Addr1Offset:$ #3 #4
    1913             : /*  4107*/      OPC_EmitMergeInputChains1_0,
    1914             : /*  4108*/      OPC_EmitNodeXForm, 0, 4, // as_i16imm
    1915             : /*  4111*/      OPC_EmitInteger, MVT::i1, 0, 
    1916             : /*  4114*/      OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE_B128), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
    1917             :                     4/*#Ops*/, 3, 1, 5, 6, 
    1918             :                 // Src: (AMDGPUst_glue v4i32:{ *:[v4i32] }:$value, (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedstore_glue>><<P:Predicate_store_glue>><<P:Predicate_store_glue_align16>><<P:Predicate_store_align16_local_m0>> - Complexity = 113
    1919             :                 // Dst: (DS_WRITE_B128 ?:{ *:[i32] }:$ptr, ?:{ *:[v4i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
    1920             : /*  4123*/    /*Scope*/ 33, /*->4157*/
    1921             : /*  4124*/      OPC_RecordChild1, // #1 = $value
    1922             : /*  4125*/      OPC_CheckChild1Type, MVT::v4i32,
    1923             : /*  4127*/      OPC_RecordChild2, // #2 = $DS1Addr1Offset:ptr:offset
    1924             : /*  4128*/      OPC_CheckPredicate, 25, // Predicate_unindexedstore
    1925             : /*  4130*/      OPC_CheckPredicate, 26, // Predicate_store
    1926             : /*  4132*/      OPC_CheckPredicate, 17, // Predicate_store_local
    1927             : /*  4134*/      OPC_CheckPredicate, 22, // Predicate_store_align16_local
    1928             : /*  4136*/      OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1929             : /*  4138*/      OPC_CheckComplexPat, /*CP*/9, /*#*/2, // SelectDS1Addr1Offset:$ #3 #4
    1930             : /*  4141*/      OPC_EmitMergeInputChains1_0,
    1931             : /*  4142*/      OPC_EmitNodeXForm, 0, 4, // as_i16imm
    1932             : /*  4145*/      OPC_EmitInteger, MVT::i1, 0, 
    1933             : /*  4148*/      OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE_B128_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
    1934             :                     4/*#Ops*/, 3, 1, 5, 6, 
    1935             :                 // Src: (st v4i32:{ *:[v4i32] }:$value, (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_local>><<P:Predicate_store_align16_local>> - Complexity = 113
    1936             :                 // Dst: (DS_WRITE_B128_gfx9 ?:{ *:[i32] }:$ptr, ?:{ *:[v4i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
    1937             : /*  4157*/    /*Scope*/ 83, /*->4241*/
    1938             : /*  4158*/      OPC_MoveChild1,
    1939             : /*  4159*/      OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
    1940             : /*  4162*/      OPC_RecordChild0, // #1 = $value
    1941             : /*  4163*/      OPC_CheckChild1Integer, 16, 
    1942             : /*  4165*/      OPC_CheckChild1Type, MVT::i32,
    1943             : /*  4167*/      OPC_CheckType, MVT::i32,
    1944             : /*  4169*/      OPC_MoveParent,
    1945             : /*  4170*/      OPC_RecordChild2, // #2 = $MUBUFScratchOffset:srsrc:soffset:offset
    1946             : /*  4171*/      OPC_CheckPredicate, 25, // Predicate_unindexedstore
    1947             : /*  4173*/      OPC_CheckPredicate, 27, // Predicate_truncstore
    1948             : /*  4175*/      OPC_Scope, 31, /*->4208*/ // 2 children in Scope
    1949             : /*  4177*/        OPC_CheckPredicate, 28, // Predicate_truncstorei16
    1950             : /*  4179*/        OPC_CheckPredicate, 11, // Predicate_store_hi16_private
    1951             : /*  4181*/        OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1952             : /*  4183*/        OPC_CheckComplexPat, /*CP*/4, /*#*/2, // SelectMUBUFScratchOffset:$ #3 #4 #5
    1953             : /*  4186*/        OPC_EmitMergeInputChains1_0,
    1954             : /*  4187*/        OPC_EmitInteger, MVT::i1, 0, 
    1955             : /*  4190*/        OPC_EmitInteger, MVT::i1, 0, 
    1956             : /*  4193*/        OPC_EmitInteger, MVT::i1, 0, 
    1957             : /*  4196*/        OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_SHORT_D16_HI_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
    1958             :                       7/*#Ops*/, 1, 3, 4, 5, 6, 7, 8, 
    1959             :                   // Src: (st (srl:{ *:[i32] } i32:{ *:[i32] }:$value, 16:{ *:[i32] }), (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei16>><<P:Predicate_store_hi16_private>> - Complexity = 36
    1960             :                   // Dst: (BUFFER_STORE_SHORT_D16_HI_OFFSET ?:{ *:[i32] }:$value, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    1961             : /*  4208*/      /*Scope*/ 31, /*->4240*/
    1962             : /*  4209*/        OPC_CheckPredicate, 29, // Predicate_truncstorei8
    1963             : /*  4211*/        OPC_CheckPredicate, 11, // Predicate_truncstorei8_hi16_private
    1964             : /*  4213*/        OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1965             : /*  4215*/        OPC_CheckComplexPat, /*CP*/4, /*#*/2, // SelectMUBUFScratchOffset:$ #3 #4 #5
    1966             : /*  4218*/        OPC_EmitMergeInputChains1_0,
    1967             : /*  4219*/        OPC_EmitInteger, MVT::i1, 0, 
    1968             : /*  4222*/        OPC_EmitInteger, MVT::i1, 0, 
    1969             : /*  4225*/        OPC_EmitInteger, MVT::i1, 0, 
    1970             : /*  4228*/        OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_BYTE_D16_HI_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
    1971             :                       7/*#Ops*/, 1, 3, 4, 5, 6, 7, 8, 
    1972             :                   // Src: (st (srl:{ *:[i32] } i32:{ *:[i32] }:$value, 16:{ *:[i32] }), (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei8>><<P:Predicate_truncstorei8_hi16_private>> - Complexity = 36
    1973             :                   // Dst: (BUFFER_STORE_BYTE_D16_HI_OFFSET ?:{ *:[i32] }:$value, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    1974             : /*  4240*/      0, /*End of Scope*/
    1975             : /*  4241*/    /*Scope*/ 47|128,1/*175*/, /*->4418*/
    1976             : /*  4243*/      OPC_RecordChild1, // #1 = $vdata
    1977             : /*  4244*/      OPC_Scope, 84, /*->4330*/ // 4 children in Scope
    1978             : /*  4246*/        OPC_CheckChild1Type, MVT::i32,
    1979             : /*  4248*/        OPC_RecordChild2, // #2 = $MUBUFAddr64:srsrc:vaddr:soffset:offset:glc:slc:tfe
    1980             : /*  4249*/        OPC_CheckPredicate, 25, // Predicate_unindexedstore
    1981             : /*  4251*/        OPC_Scope, 52, /*->4305*/ // 2 children in Scope
    1982             : /*  4253*/          OPC_CheckPredicate, 27, // Predicate_truncstore
    1983             : /*  4255*/          OPC_Scope, 23, /*->4280*/ // 2 children in Scope
    1984             : /*  4257*/            OPC_CheckPredicate, 29, // Predicate_truncstorei8
    1985             : /*  4259*/            OPC_CheckPredicate, 30, // Predicate_truncstorei8_global
    1986             : /*  4261*/            OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1987             : /*  4263*/            OPC_CheckComplexPat, /*CP*/3, /*#*/2, // SelectMUBUFAddr64:$ #3 #4 #5 #6 #7 #8 #9
    1988             : /*  4266*/            OPC_EmitMergeInputChains1_0,
    1989             : /*  4267*/            OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_BYTE_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
    1990             :                           8/*#Ops*/, 1, 4, 3, 5, 6, 7, 8, 9, 
    1991             :                       // Src: (st i32:{ *:[i32] }:$vdata, (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei8>><<P:Predicate_truncstorei8_global>> - Complexity = 28
    1992             :                       // Dst: (BUFFER_STORE_BYTE_ADDR64 i32:{ *:[i32] }:$vdata, i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
    1993             : /*  4280*/          /*Scope*/ 23, /*->4304*/
    1994             : /*  4281*/            OPC_CheckPredicate, 28, // Predicate_truncstorei16
    1995             : /*  4283*/            OPC_CheckPredicate, 30, // Predicate_truncstorei16_global
    1996             : /*  4285*/            OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    1997             : /*  4287*/            OPC_CheckComplexPat, /*CP*/3, /*#*/2, // SelectMUBUFAddr64:$ #3 #4 #5 #6 #7 #8 #9
    1998             : /*  4290*/            OPC_EmitMergeInputChains1_0,
    1999             : /*  4291*/            OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_SHORT_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
    2000             :                           8/*#Ops*/, 1, 4, 3, 5, 6, 7, 8, 9, 
    2001             :                       // Src: (st i32:{ *:[i32] }:$vdata, (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei16>><<P:Predicate_truncstorei16_global>> - Complexity = 28
    2002             :                       // Dst: (BUFFER_STORE_SHORT_ADDR64 i32:{ *:[i32] }:$vdata, i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
    2003             : /*  4304*/          0, /*End of Scope*/
    2004             : /*  4305*/        /*Scope*/ 23, /*->4329*/
    2005             : /*  4306*/          OPC_CheckPredicate, 26, // Predicate_store
    2006             : /*  4308*/          OPC_CheckPredicate, 30, // Predicate_store_global
    2007             : /*  4310*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2008             : /*  4312*/          OPC_CheckComplexPat, /*CP*/3, /*#*/2, // SelectMUBUFAddr64:$ #3 #4 #5 #6 #7 #8 #9
    2009             : /*  4315*/          OPC_EmitMergeInputChains1_0,
    2010             : /*  4316*/          OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORD_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
    2011             :                         8/*#Ops*/, 1, 4, 3, 5, 6, 7, 8, 9, 
    2012             :                     // Src: (st i32:{ *:[i32] }:$vdata, (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_global>> - Complexity = 28
    2013             :                     // Dst: (BUFFER_STORE_DWORD_ADDR64 i32:{ *:[i32] }:$vdata, i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
    2014             : /*  4329*/        0, /*End of Scope*/
    2015             : /*  4330*/      /*Scope*/ 28, /*->4359*/
    2016             : /*  4331*/        OPC_CheckChild1Type, MVT::v2i32,
    2017             : /*  4333*/        OPC_RecordChild2, // #2 = $MUBUFAddr64:srsrc:vaddr:soffset:offset:glc:slc:tfe
    2018             : /*  4334*/        OPC_CheckPredicate, 25, // Predicate_unindexedstore
    2019             : /*  4336*/        OPC_CheckPredicate, 26, // Predicate_store
    2020             : /*  4338*/        OPC_CheckPredicate, 30, // Predicate_store_global
    2021             : /*  4340*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2022             : /*  4342*/        OPC_CheckComplexPat, /*CP*/3, /*#*/2, // SelectMUBUFAddr64:$ #3 #4 #5 #6 #7 #8 #9
    2023             : /*  4345*/        OPC_EmitMergeInputChains1_0,
    2024             : /*  4346*/        OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORDX2_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
    2025             :                       8/*#Ops*/, 1, 4, 3, 5, 6, 7, 8, 9, 
    2026             :                   // Src: (st v2i32:{ *:[v2i32] }:$vdata, (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_global>> - Complexity = 28
    2027             :                   // Dst: (BUFFER_STORE_DWORDX2_ADDR64 v2i32:{ *:[v2i32] }:$vdata, i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
    2028             : /*  4359*/      /*Scope*/ 28, /*->4388*/
    2029             : /*  4360*/        OPC_CheckChild1Type, MVT::Untyped,
    2030             : /*  4362*/        OPC_RecordChild2, // #2 = $MUBUFAddr64:srsrc:vaddr:soffset:offset:glc:slc:tfe
    2031             : /*  4363*/        OPC_CheckPredicate, 25, // Predicate_unindexedstore
    2032             : /*  4365*/        OPC_CheckPredicate, 26, // Predicate_store
    2033             : /*  4367*/        OPC_CheckPredicate, 30, // Predicate_store_global
    2034             : /*  4369*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2035             : /*  4371*/        OPC_CheckComplexPat, /*CP*/3, /*#*/2, // SelectMUBUFAddr64:$ #3 #4 #5 #6 #7 #8 #9
    2036             : /*  4374*/        OPC_EmitMergeInputChains1_0,
    2037             : /*  4375*/        OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORDX3_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
    2038             :                       8/*#Ops*/, 1, 4, 3, 5, 6, 7, 8, 9, 
    2039             :                   // Src: (st untyped:{ *:[Untyped] }:$vdata, (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_global>> - Complexity = 28
    2040             :                   // Dst: (BUFFER_STORE_DWORDX3_ADDR64 untyped:{ *:[Untyped] }:$vdata, i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
    2041             : /*  4388*/      /*Scope*/ 28, /*->4417*/
    2042             : /*  4389*/        OPC_CheckChild1Type, MVT::v4i32,
    2043             : /*  4391*/        OPC_RecordChild2, // #2 = $MUBUFAddr64:srsrc:vaddr:soffset:offset:glc:slc:tfe
    2044             : /*  4392*/        OPC_CheckPredicate, 25, // Predicate_unindexedstore
    2045             : /*  4394*/        OPC_CheckPredicate, 26, // Predicate_store
    2046             : /*  4396*/        OPC_CheckPredicate, 30, // Predicate_store_global
    2047             : /*  4398*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2048             : /*  4400*/        OPC_CheckComplexPat, /*CP*/3, /*#*/2, // SelectMUBUFAddr64:$ #3 #4 #5 #6 #7 #8 #9
    2049             : /*  4403*/        OPC_EmitMergeInputChains1_0,
    2050             : /*  4404*/        OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORDX4_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
    2051             :                       8/*#Ops*/, 1, 4, 3, 5, 6, 7, 8, 9, 
    2052             :                   // Src: (st v4i32:{ *:[v4i32] }:$vdata, (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_global>> - Complexity = 28
    2053             :                   // Dst: (BUFFER_STORE_DWORDX4_ADDR64 v4i32:{ *:[v4i32] }:$vdata, i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
    2054             : /*  4417*/      0, /*End of Scope*/
    2055             : /*  4418*/    /*Scope*/ 85, /*->4504*/
    2056             : /*  4419*/      OPC_MoveChild1,
    2057             : /*  4420*/      OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
    2058             : /*  4423*/      OPC_RecordChild0, // #1 = $value
    2059             : /*  4424*/      OPC_CheckChild1Integer, 16, 
    2060             : /*  4426*/      OPC_CheckChild1Type, MVT::i32,
    2061             : /*  4428*/      OPC_CheckType, MVT::i32,
    2062             : /*  4430*/      OPC_MoveParent,
    2063             : /*  4431*/      OPC_RecordChild2, // #2 = $MUBUFScratchOffen:srsrc:vaddr:soffset:offset
    2064             : /*  4432*/      OPC_CheckPredicate, 25, // Predicate_unindexedstore
    2065             : /*  4434*/      OPC_CheckPredicate, 27, // Predicate_truncstore
    2066             : /*  4436*/      OPC_Scope, 32, /*->4470*/ // 2 children in Scope
    2067             : /*  4438*/        OPC_CheckPredicate, 28, // Predicate_truncstorei16
    2068             : /*  4440*/        OPC_CheckPredicate, 11, // Predicate_store_hi16_private
    2069             : /*  4442*/        OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2070             : /*  4444*/        OPC_CheckComplexPat, /*CP*/6, /*#*/2, // SelectMUBUFScratchOffen:$ #3 #4 #5 #6
    2071             : /*  4447*/        OPC_EmitMergeInputChains1_0,
    2072             : /*  4448*/        OPC_EmitInteger, MVT::i1, 0, 
    2073             : /*  4451*/        OPC_EmitInteger, MVT::i1, 0, 
    2074             : /*  4454*/        OPC_EmitInteger, MVT::i1, 0, 
    2075             : /*  4457*/        OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_SHORT_D16_HI_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
    2076             :                       8/*#Ops*/, 1, 4, 3, 5, 6, 7, 8, 9, 
    2077             :                   // Src: (st (srl:{ *:[i32] } i32:{ *:[i32] }:$value, 16:{ *:[i32] }), (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei16>><<P:Predicate_store_hi16_private>> - Complexity = 28
    2078             :                   // Dst: (BUFFER_STORE_SHORT_D16_HI_OFFEN ?:{ *:[i32] }:$value, ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    2079             : /*  4470*/      /*Scope*/ 32, /*->4503*/
    2080             : /*  4471*/        OPC_CheckPredicate, 29, // Predicate_truncstorei8
    2081             : /*  4473*/        OPC_CheckPredicate, 11, // Predicate_truncstorei8_hi16_private
    2082             : /*  4475*/        OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2083             : /*  4477*/        OPC_CheckComplexPat, /*CP*/6, /*#*/2, // SelectMUBUFScratchOffen:$ #3 #4 #5 #6
    2084             : /*  4480*/        OPC_EmitMergeInputChains1_0,
    2085             : /*  4481*/        OPC_EmitInteger, MVT::i1, 0, 
    2086             : /*  4484*/        OPC_EmitInteger, MVT::i1, 0, 
    2087             : /*  4487*/        OPC_EmitInteger, MVT::i1, 0, 
    2088             : /*  4490*/        OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_BYTE_D16_HI_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
    2089             :                       8/*#Ops*/, 1, 4, 3, 5, 6, 7, 8, 9, 
    2090             :                   // Src: (st (srl:{ *:[i32] } i32:{ *:[i32] }:$value, 16:{ *:[i32] }), (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei8>><<P:Predicate_truncstorei8_hi16_private>> - Complexity = 28
    2091             :                   // Dst: (BUFFER_STORE_BYTE_D16_HI_OFFEN ?:{ *:[i32] }:$value, ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    2092             : /*  4503*/      0, /*End of Scope*/
    2093             : /*  4504*/    /*Scope*/ 75|128,3/*459*/, /*->4965*/
    2094             : /*  4506*/      OPC_RecordChild1, // #1 = $value
    2095             : /*  4507*/      OPC_Scope, 54|128,1/*182*/, /*->4692*/ // 5 children in Scope
    2096             : /*  4510*/        OPC_CheckChild1Type, MVT::i32,
    2097             : /*  4512*/        OPC_RecordChild2, // #2 = $MUBUFScratchOffset:srsrc:soffset:offset
    2098             : /*  4513*/        OPC_CheckPredicate, 25, // Predicate_unindexedstore
    2099             : /*  4515*/        OPC_Scope, 68, /*->4585*/ // 4 children in Scope
    2100             : /*  4517*/          OPC_CheckPredicate, 27, // Predicate_truncstore
    2101             : /*  4519*/          OPC_Scope, 31, /*->4552*/ // 2 children in Scope
    2102             : /*  4521*/            OPC_CheckPredicate, 29, // Predicate_truncstorei8
    2103             : /*  4523*/            OPC_CheckPredicate, 11, // Predicate_truncstorei8_private
    2104             : /*  4525*/            OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2105             : /*  4527*/            OPC_CheckComplexPat, /*CP*/4, /*#*/2, // SelectMUBUFScratchOffset:$ #3 #4 #5
    2106             : /*  4530*/            OPC_EmitMergeInputChains1_0,
    2107             : /*  4531*/            OPC_EmitInteger, MVT::i1, 0, 
    2108             : /*  4534*/            OPC_EmitInteger, MVT::i1, 0, 
    2109             : /*  4537*/            OPC_EmitInteger, MVT::i1, 0, 
    2110             : /*  4540*/            OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_BYTE_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
    2111             :                           7/*#Ops*/, 1, 3, 4, 5, 6, 7, 8, 
    2112             :                       // Src: (st i32:{ *:[i32] }:$value, (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei8>><<P:Predicate_truncstorei8_private>> - Complexity = 27
    2113             :                       // Dst: (BUFFER_STORE_BYTE_OFFSET ?:{ *:[i32] }:$value, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    2114             : /*  4552*/          /*Scope*/ 31, /*->4584*/
    2115             : /*  4553*/            OPC_CheckPredicate, 28, // Predicate_truncstorei16
    2116             : /*  4555*/            OPC_CheckPredicate, 11, // Predicate_truncstorei16_private
    2117             : /*  4557*/            OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2118             : /*  4559*/            OPC_CheckComplexPat, /*CP*/4, /*#*/2, // SelectMUBUFScratchOffset:$ #3 #4 #5
    2119             : /*  4562*/            OPC_EmitMergeInputChains1_0,
    2120             : /*  4563*/            OPC_EmitInteger, MVT::i1, 0, 
    2121             : /*  4566*/            OPC_EmitInteger, MVT::i1, 0, 
    2122             : /*  4569*/            OPC_EmitInteger, MVT::i1, 0, 
    2123             : /*  4572*/            OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_SHORT_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
    2124             :                           7/*#Ops*/, 1, 3, 4, 5, 6, 7, 8, 
    2125             :                       // Src: (st i32:{ *:[i32] }:$value, (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei16>><<P:Predicate_truncstorei16_private>> - Complexity = 27
    2126             :                       // Dst: (BUFFER_STORE_SHORT_OFFSET ?:{ *:[i32] }:$value, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    2127             : /*  4584*/          0, /*End of Scope*/
    2128             : /*  4585*/        /*Scope*/ 31, /*->4617*/
    2129             : /*  4586*/          OPC_CheckPredicate, 26, // Predicate_store
    2130             : /*  4588*/          OPC_CheckPredicate, 11, // Predicate_store_private
    2131             : /*  4590*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2132             : /*  4592*/          OPC_CheckComplexPat, /*CP*/4, /*#*/2, // SelectMUBUFScratchOffset:$ #3 #4 #5
    2133             : /*  4595*/          OPC_EmitMergeInputChains1_0,
    2134             : /*  4596*/          OPC_EmitInteger, MVT::i1, 0, 
    2135             : /*  4599*/          OPC_EmitInteger, MVT::i1, 0, 
    2136             : /*  4602*/          OPC_EmitInteger, MVT::i1, 0, 
    2137             : /*  4605*/          OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORD_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
    2138             :                         7/*#Ops*/, 1, 3, 4, 5, 6, 7, 8, 
    2139             :                     // Src: (st i32:{ *:[i32] }:$value, (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_private>> - Complexity = 27
    2140             :                     // Dst: (BUFFER_STORE_DWORD_OFFSET ?:{ *:[i32] }:$value, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    2141             : /*  4617*/        /*Scope*/ 50, /*->4668*/
    2142             : /*  4618*/          OPC_CheckPredicate, 27, // Predicate_truncstore
    2143             : /*  4620*/          OPC_Scope, 22, /*->4644*/ // 2 children in Scope
    2144             : /*  4622*/            OPC_CheckPredicate, 29, // Predicate_truncstorei8
    2145             : /*  4624*/            OPC_CheckPredicate, 30, // Predicate_truncstorei8_global
    2146             : /*  4626*/            OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2147             : /*  4628*/            OPC_CheckComplexPat, /*CP*/5, /*#*/2, // SelectMUBUFOffset:$ #3 #4 #5 #6 #7 #8
    2148             : /*  4631*/            OPC_EmitMergeInputChains1_0,
    2149             : /*  4632*/            OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_BYTE_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
    2150             :                           7/*#Ops*/, 1, 3, 4, 5, 6, 7, 8, 
    2151             :                       // Src: (st i32:{ *:[i32] }:$vdata, (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei8>><<P:Predicate_truncstorei8_global>> - Complexity = 25
    2152             :                       // Dst: (BUFFER_STORE_BYTE_OFFSET i32:{ *:[i32] }:$vdata, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
    2153             : /*  4644*/          /*Scope*/ 22, /*->4667*/
    2154             : /*  4645*/            OPC_CheckPredicate, 28, // Predicate_truncstorei16
    2155             : /*  4647*/            OPC_CheckPredicate, 30, // Predicate_truncstorei16_global
    2156             : /*  4649*/            OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2157             : /*  4651*/            OPC_CheckComplexPat, /*CP*/5, /*#*/2, // SelectMUBUFOffset:$ #3 #4 #5 #6 #7 #8
    2158             : /*  4654*/            OPC_EmitMergeInputChains1_0,
    2159             : /*  4655*/            OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_SHORT_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
    2160             :                           7/*#Ops*/, 1, 3, 4, 5, 6, 7, 8, 
    2161             :                       // Src: (st i32:{ *:[i32] }:$vdata, (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei16>><<P:Predicate_truncstorei16_global>> - Complexity = 25
    2162             :                       // Dst: (BUFFER_STORE_SHORT_OFFSET i32:{ *:[i32] }:$vdata, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
    2163             : /*  4667*/          0, /*End of Scope*/
    2164             : /*  4668*/        /*Scope*/ 22, /*->4691*/
    2165             : /*  4669*/          OPC_CheckPredicate, 26, // Predicate_store
    2166             : /*  4671*/          OPC_CheckPredicate, 30, // Predicate_store_global
    2167             : /*  4673*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2168             : /*  4675*/          OPC_CheckComplexPat, /*CP*/5, /*#*/2, // SelectMUBUFOffset:$ #3 #4 #5 #6 #7 #8
    2169             : /*  4678*/          OPC_EmitMergeInputChains1_0,
    2170             : /*  4679*/          OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORD_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
    2171             :                         7/*#Ops*/, 1, 3, 4, 5, 6, 7, 8, 
    2172             :                     // Src: (st i32:{ *:[i32] }:$vdata, (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_global>> - Complexity = 25
    2173             :                     // Dst: (BUFFER_STORE_DWORD_OFFSET i32:{ *:[i32] }:$vdata, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
    2174             : /*  4691*/        0, /*End of Scope*/
    2175             : /*  4692*/      /*Scope*/ 121, /*->4814*/
    2176             : /*  4693*/        OPC_CheckChild1Type, MVT::i16,
    2177             : /*  4695*/        OPC_RecordChild2, // #2 = $MUBUFScratchOffset:srsrc:soffset:offset
    2178             : /*  4696*/        OPC_CheckPredicate, 25, // Predicate_unindexedstore
    2179             : /*  4698*/        OPC_Scope, 33, /*->4733*/ // 4 children in Scope
    2180             : /*  4700*/          OPC_CheckPredicate, 27, // Predicate_truncstore
    2181             : /*  4702*/          OPC_CheckPredicate, 29, // Predicate_truncstorei8
    2182             : /*  4704*/          OPC_CheckPredicate, 11, // Predicate_truncstorei8_private
    2183             : /*  4706*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2184             : /*  4708*/          OPC_CheckComplexPat, /*CP*/4, /*#*/2, // SelectMUBUFScratchOffset:$ #3 #4 #5
    2185             : /*  4711*/          OPC_EmitMergeInputChains1_0,
    2186             : /*  4712*/          OPC_EmitInteger, MVT::i1, 0, 
    2187             : /*  4715*/          OPC_EmitInteger, MVT::i1, 0, 
    2188             : /*  4718*/          OPC_EmitInteger, MVT::i1, 0, 
    2189             : /*  4721*/          OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_BYTE_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
    2190             :                         7/*#Ops*/, 1, 3, 4, 5, 6, 7, 8, 
    2191             :                     // Src: (st i16:{ *:[i16] }:$value, (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei8>><<P:Predicate_truncstorei8_private>> - Complexity = 27
    2192             :                     // Dst: (BUFFER_STORE_BYTE_OFFSET ?:{ *:[i16] }:$value, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    2193             : /*  4733*/        /*Scope*/ 31, /*->4765*/
    2194             : /*  4734*/          OPC_CheckPredicate, 26, // Predicate_store
    2195             : /*  4736*/          OPC_CheckPredicate, 11, // Predicate_store_private
    2196             : /*  4738*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2197             : /*  4740*/          OPC_CheckComplexPat, /*CP*/4, /*#*/2, // SelectMUBUFScratchOffset:$ #3 #4 #5
    2198             : /*  4743*/          OPC_EmitMergeInputChains1_0,
    2199             : /*  4744*/          OPC_EmitInteger, MVT::i1, 0, 
    2200             : /*  4747*/          OPC_EmitInteger, MVT::i1, 0, 
    2201             : /*  4750*/          OPC_EmitInteger, MVT::i1, 0, 
    2202             : /*  4753*/          OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_SHORT_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
    2203             :                         7/*#Ops*/, 1, 3, 4, 5, 6, 7, 8, 
    2204             :                     // Src: (st i16:{ *:[i16] }:$value, (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_private>> - Complexity = 27
    2205             :                     // Dst: (BUFFER_STORE_SHORT_OFFSET ?:{ *:[i16] }:$value, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    2206             : /*  4765*/        /*Scope*/ 24, /*->4790*/
    2207             : /*  4766*/          OPC_CheckPredicate, 27, // Predicate_truncstore
    2208             : /*  4768*/          OPC_CheckPredicate, 29, // Predicate_truncstorei8
    2209             : /*  4770*/          OPC_CheckPredicate, 30, // Predicate_truncstorei8_global
    2210             : /*  4772*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2211             : /*  4774*/          OPC_CheckComplexPat, /*CP*/5, /*#*/2, // SelectMUBUFOffset:$ #3 #4 #5 #6 #7 #8
    2212             : /*  4777*/          OPC_EmitMergeInputChains1_0,
    2213             : /*  4778*/          OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_BYTE_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
    2214             :                         7/*#Ops*/, 1, 3, 4, 5, 6, 7, 8, 
    2215             :                     // Src: (st i16:{ *:[i16] }:$vdata, (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei8>><<P:Predicate_truncstorei8_global>> - Complexity = 25
    2216             :                     // Dst: (BUFFER_STORE_BYTE_OFFSET ?:{ *:[i16] }:$vdata, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$glc, ?:{ *:[i1] }:$slc, ?:{ *:[i1] }:$tfe)
    2217             : /*  4790*/        /*Scope*/ 22, /*->4813*/
    2218             : /*  4791*/          OPC_CheckPredicate, 26, // Predicate_store
    2219             : /*  4793*/          OPC_CheckPredicate, 30, // Predicate_store_global
    2220             : /*  4795*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2221             : /*  4797*/          OPC_CheckComplexPat, /*CP*/5, /*#*/2, // SelectMUBUFOffset:$ #3 #4 #5 #6 #7 #8
    2222             : /*  4800*/          OPC_EmitMergeInputChains1_0,
    2223             : /*  4801*/          OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_SHORT_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
    2224             :                         7/*#Ops*/, 1, 3, 4, 5, 6, 7, 8, 
    2225             :                     // Src: (st i16:{ *:[i16] }:$vdata, (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_global>> - Complexity = 25
    2226             :                     // Dst: (BUFFER_STORE_SHORT_OFFSET ?:{ *:[i16] }:$vdata, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$glc, ?:{ *:[i1] }:$slc, ?:{ *:[i1] }:$tfe)
    2227             : /*  4813*/        0, /*End of Scope*/
    2228             : /*  4814*/      /*Scope*/ 60, /*->4875*/
    2229             : /*  4815*/        OPC_CheckChild1Type, MVT::v2i32,
    2230             : /*  4817*/        OPC_RecordChild2, // #2 = $MUBUFScratchOffset:srsrc:soffset:offset
    2231             : /*  4818*/        OPC_CheckPredicate, 25, // Predicate_unindexedstore
    2232             : /*  4820*/        OPC_CheckPredicate, 26, // Predicate_store
    2233             : /*  4822*/        OPC_Scope, 29, /*->4853*/ // 2 children in Scope
    2234             : /*  4824*/          OPC_CheckPredicate, 11, // Predicate_store_private
    2235             : /*  4826*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2236             : /*  4828*/          OPC_CheckComplexPat, /*CP*/4, /*#*/2, // SelectMUBUFScratchOffset:$ #3 #4 #5
    2237             : /*  4831*/          OPC_EmitMergeInputChains1_0,
    2238             : /*  4832*/          OPC_EmitInteger, MVT::i1, 0, 
    2239             : /*  4835*/          OPC_EmitInteger, MVT::i1, 0, 
    2240             : /*  4838*/          OPC_EmitInteger, MVT::i1, 0, 
    2241             : /*  4841*/          OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORDX2_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
    2242             :                         7/*#Ops*/, 1, 3, 4, 5, 6, 7, 8, 
    2243             :                     // Src: (st v2i32:{ *:[v2i32] }:$value, (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_private>> - Complexity = 27
    2244             :                     // Dst: (BUFFER_STORE_DWORDX2_OFFSET ?:{ *:[v2i32] }:$value, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    2245             : /*  4853*/        /*Scope*/ 20, /*->4874*/
    2246             : /*  4854*/          OPC_CheckPredicate, 30, // Predicate_store_global
    2247             : /*  4856*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2248             : /*  4858*/          OPC_CheckComplexPat, /*CP*/5, /*#*/2, // SelectMUBUFOffset:$ #3 #4 #5 #6 #7 #8
    2249             : /*  4861*/          OPC_EmitMergeInputChains1_0,
    2250             : /*  4862*/          OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORDX2_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
    2251             :                         7/*#Ops*/, 1, 3, 4, 5, 6, 7, 8, 
    2252             :                     // Src: (st v2i32:{ *:[v2i32] }:$vdata, (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_global>> - Complexity = 25
    2253             :                     // Dst: (BUFFER_STORE_DWORDX2_OFFSET v2i32:{ *:[v2i32] }:$vdata, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
    2254             : /*  4874*/        0, /*End of Scope*/
    2255             : /*  4875*/      /*Scope*/ 60, /*->4936*/
    2256             : /*  4876*/        OPC_CheckChild1Type, MVT::v4i32,
    2257             : /*  4878*/        OPC_RecordChild2, // #2 = $MUBUFScratchOffset:srsrc:soffset:offset
    2258             : /*  4879*/        OPC_CheckPredicate, 25, // Predicate_unindexedstore
    2259             : /*  4881*/        OPC_CheckPredicate, 26, // Predicate_store
    2260             : /*  4883*/        OPC_Scope, 29, /*->4914*/ // 2 children in Scope
    2261             : /*  4885*/          OPC_CheckPredicate, 11, // Predicate_store_private
    2262             : /*  4887*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2263             : /*  4889*/          OPC_CheckComplexPat, /*CP*/4, /*#*/2, // SelectMUBUFScratchOffset:$ #3 #4 #5
    2264             : /*  4892*/          OPC_EmitMergeInputChains1_0,
    2265             : /*  4893*/          OPC_EmitInteger, MVT::i1, 0, 
    2266             : /*  4896*/          OPC_EmitInteger, MVT::i1, 0, 
    2267             : /*  4899*/          OPC_EmitInteger, MVT::i1, 0, 
    2268             : /*  4902*/          OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORDX4_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
    2269             :                         7/*#Ops*/, 1, 3, 4, 5, 6, 7, 8, 
    2270             :                     // Src: (st v4i32:{ *:[v4i32] }:$value, (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_private>> - Complexity = 27
    2271             :                     // Dst: (BUFFER_STORE_DWORDX4_OFFSET ?:{ *:[v4i32] }:$value, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    2272             : /*  4914*/        /*Scope*/ 20, /*->4935*/
    2273             : /*  4915*/          OPC_CheckPredicate, 30, // Predicate_store_global
    2274             : /*  4917*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2275             : /*  4919*/          OPC_CheckComplexPat, /*CP*/5, /*#*/2, // SelectMUBUFOffset:$ #3 #4 #5 #6 #7 #8
    2276             : /*  4922*/          OPC_EmitMergeInputChains1_0,
    2277             : /*  4923*/          OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORDX4_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
    2278             :                         7/*#Ops*/, 1, 3, 4, 5, 6, 7, 8, 
    2279             :                     // Src: (st v4i32:{ *:[v4i32] }:$vdata, (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_global>> - Complexity = 25
    2280             :                     // Dst: (BUFFER_STORE_DWORDX4_OFFSET v4i32:{ *:[v4i32] }:$vdata, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
    2281             : /*  4935*/        0, /*End of Scope*/
    2282             : /*  4936*/      /*Scope*/ 27, /*->4964*/
    2283             : /*  4937*/        OPC_CheckChild1Type, MVT::Untyped,
    2284             : /*  4939*/        OPC_RecordChild2, // #2 = $MUBUFOffset:srsrc:soffset:offset:glc:slc:tfe
    2285             : /*  4940*/        OPC_CheckPredicate, 25, // Predicate_unindexedstore
    2286             : /*  4942*/        OPC_CheckPredicate, 26, // Predicate_store
    2287             : /*  4944*/        OPC_CheckPredicate, 30, // Predicate_store_global
    2288             : /*  4946*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2289             : /*  4948*/        OPC_CheckComplexPat, /*CP*/5, /*#*/2, // SelectMUBUFOffset:$ #3 #4 #5 #6 #7 #8
    2290             : /*  4951*/        OPC_EmitMergeInputChains1_0,
    2291             : /*  4952*/        OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORDX3_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
    2292             :                       7/*#Ops*/, 1, 3, 4, 5, 6, 7, 8, 
    2293             :                   // Src: (st untyped:{ *:[Untyped] }:$vdata, (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_global>> - Complexity = 25
    2294             :                   // Dst: (BUFFER_STORE_DWORDX3_OFFSET untyped:{ *:[Untyped] }:$vdata, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
    2295             : /*  4964*/      0, /*End of Scope*/
    2296             : /*  4965*/    /*Scope*/ 71, /*->5037*/
    2297             : /*  4966*/      OPC_MoveChild1,
    2298             : /*  4967*/      OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
    2299             : /*  4970*/      OPC_RecordChild0, // #1 = $value
    2300             : /*  4971*/      OPC_CheckChild1Integer, 16, 
    2301             : /*  4973*/      OPC_CheckChild1Type, MVT::i32,
    2302             : /*  4975*/      OPC_CheckType, MVT::i32,
    2303             : /*  4977*/      OPC_MoveParent,
    2304             : /*  4978*/      OPC_RecordChild2, // #2 = $DS1Addr1Offset:ptr:offset
    2305             : /*  4979*/      OPC_CheckPredicate, 25, // Predicate_unindexedstore
    2306             : /*  4981*/      OPC_CheckPredicate, 27, // Predicate_truncstore
    2307             : /*  4983*/      OPC_Scope, 25, /*->5010*/ // 2 children in Scope
    2308             : /*  4985*/        OPC_CheckPredicate, 28, // Predicate_truncstorei16
    2309             : /*  4987*/        OPC_CheckPredicate, 17, // Predicate_store_local_hi16
    2310             : /*  4989*/        OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2311             : /*  4991*/        OPC_CheckComplexPat, /*CP*/9, /*#*/2, // SelectDS1Addr1Offset:$ #3 #4
    2312             : /*  4994*/        OPC_EmitMergeInputChains1_0,
    2313             : /*  4995*/        OPC_EmitNodeXForm, 0, 4, // as_i16imm
    2314             : /*  4998*/        OPC_EmitInteger, MVT::i1, 0, 
    2315             : /*  5001*/        OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE_B16_D16_HI), 0|OPFL_Chain|OPFL_MemRefs,
    2316             :                       4/*#Ops*/, 3, 1, 5, 6, 
    2317             :                   // Src: (st (srl:{ *:[i32] } i32:{ *:[i32] }:$value, 16:{ *:[i32] }), (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei16>><<P:Predicate_store_local_hi16>> - Complexity = 21
    2318             :                   // Dst: (DS_WRITE_B16_D16_HI ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
    2319             : /*  5010*/      /*Scope*/ 25, /*->5036*/
    2320             : /*  5011*/        OPC_CheckPredicate, 29, // Predicate_truncstorei8
    2321             : /*  5013*/        OPC_CheckPredicate, 17, // Predicate_truncstorei8_local_hi16
    2322             : /*  5015*/        OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2323             : /*  5017*/        OPC_CheckComplexPat, /*CP*/9, /*#*/2, // SelectDS1Addr1Offset:$ #3 #4
    2324             : /*  5020*/        OPC_EmitMergeInputChains1_0,
    2325             : /*  5021*/        OPC_EmitNodeXForm, 0, 4, // as_i16imm
    2326             : /*  5024*/        OPC_EmitInteger, MVT::i1, 0, 
    2327             : /*  5027*/        OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE_B8_D16_HI), 0|OPFL_Chain|OPFL_MemRefs,
    2328             :                       4/*#Ops*/, 3, 1, 5, 6, 
    2329             :                   // Src: (st (srl:{ *:[i32] } i32:{ *:[i32] }:$value, 16:{ *:[i32] }), (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei8>><<P:Predicate_truncstorei8_local_hi16>> - Complexity = 21
    2330             :                   // Dst: (DS_WRITE_B8_D16_HI ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
    2331             : /*  5036*/      0, /*End of Scope*/
    2332             : /*  5037*/    /*Scope*/ 11|128,2/*267*/, /*->5306*/
    2333             : /*  5039*/      OPC_RecordChild1, // #1 = $value
    2334             : /*  5040*/      OPC_Scope, 111, /*->5153*/ // 4 children in Scope
    2335             : /*  5042*/        OPC_CheckChild1Type, MVT::i32,
    2336             : /*  5044*/        OPC_RecordChild2, // #2 = $MUBUFScratchOffen:srsrc:vaddr:soffset:offset
    2337             : /*  5045*/        OPC_CheckPredicate, 25, // Predicate_unindexedstore
    2338             : /*  5047*/        OPC_Scope, 70, /*->5119*/ // 2 children in Scope
    2339             : /*  5049*/          OPC_CheckPredicate, 27, // Predicate_truncstore
    2340             : /*  5051*/          OPC_Scope, 32, /*->5085*/ // 2 children in Scope
    2341             : /*  5053*/            OPC_CheckPredicate, 29, // Predicate_truncstorei8
    2342             : /*  5055*/            OPC_CheckPredicate, 11, // Predicate_truncstorei8_private
    2343             : /*  5057*/            OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2344             : /*  5059*/            OPC_CheckComplexPat, /*CP*/6, /*#*/2, // SelectMUBUFScratchOffen:$ #3 #4 #5 #6
    2345             : /*  5062*/            OPC_EmitMergeInputChains1_0,
    2346             : /*  5063*/            OPC_EmitInteger, MVT::i1, 0, 
    2347             : /*  5066*/            OPC_EmitInteger, MVT::i1, 0, 
    2348             : /*  5069*/            OPC_EmitInteger, MVT::i1, 0, 
    2349             : /*  5072*/            OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_BYTE_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
    2350             :                           8/*#Ops*/, 1, 4, 3, 5, 6, 7, 8, 9, 
    2351             :                       // Src: (st i32:{ *:[i32] }:$value, (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei8>><<P:Predicate_truncstorei8_private>> - Complexity = 19
    2352             :                       // Dst: (BUFFER_STORE_BYTE_OFFEN ?:{ *:[i32] }:$value, ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    2353             : /*  5085*/          /*Scope*/ 32, /*->5118*/
    2354             : /*  5086*/            OPC_CheckPredicate, 28, // Predicate_truncstorei16
    2355             : /*  5088*/            OPC_CheckPredicate, 11, // Predicate_truncstorei16_private
    2356             : /*  5090*/            OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2357             : /*  5092*/            OPC_CheckComplexPat, /*CP*/6, /*#*/2, // SelectMUBUFScratchOffen:$ #3 #4 #5 #6
    2358             : /*  5095*/            OPC_EmitMergeInputChains1_0,
    2359             : /*  5096*/            OPC_EmitInteger, MVT::i1, 0, 
    2360             : /*  5099*/            OPC_EmitInteger, MVT::i1, 0, 
    2361             : /*  5102*/            OPC_EmitInteger, MVT::i1, 0, 
    2362             : /*  5105*/            OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_SHORT_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
    2363             :                           8/*#Ops*/, 1, 4, 3, 5, 6, 7, 8, 9, 
    2364             :                       // Src: (st i32:{ *:[i32] }:$value, (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei16>><<P:Predicate_truncstorei16_private>> - Complexity = 19
    2365             :                       // Dst: (BUFFER_STORE_SHORT_OFFEN ?:{ *:[i32] }:$value, ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    2366             : /*  5118*/          0, /*End of Scope*/
    2367             : /*  5119*/        /*Scope*/ 32, /*->5152*/
    2368             : /*  5120*/          OPC_CheckPredicate, 26, // Predicate_store
    2369             : /*  5122*/          OPC_CheckPredicate, 11, // Predicate_store_private
    2370             : /*  5124*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2371             : /*  5126*/          OPC_CheckComplexPat, /*CP*/6, /*#*/2, // SelectMUBUFScratchOffen:$ #3 #4 #5 #6
    2372             : /*  5129*/          OPC_EmitMergeInputChains1_0,
    2373             : /*  5130*/          OPC_EmitInteger, MVT::i1, 0, 
    2374             : /*  5133*/          OPC_EmitInteger, MVT::i1, 0, 
    2375             : /*  5136*/          OPC_EmitInteger, MVT::i1, 0, 
    2376             : /*  5139*/          OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORD_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
    2377             :                         8/*#Ops*/, 1, 4, 3, 5, 6, 7, 8, 9, 
    2378             :                     // Src: (st i32:{ *:[i32] }:$value, (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_private>> - Complexity = 19
    2379             :                     // Dst: (BUFFER_STORE_DWORD_OFFEN ?:{ *:[i32] }:$value, ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    2380             : /*  5152*/        0, /*End of Scope*/
    2381             : /*  5153*/      /*Scope*/ 75, /*->5229*/
    2382             : /*  5154*/        OPC_CheckChild1Type, MVT::i16,
    2383             : /*  5156*/        OPC_RecordChild2, // #2 = $MUBUFScratchOffen:srsrc:vaddr:soffset:offset
    2384             : /*  5157*/        OPC_CheckPredicate, 25, // Predicate_unindexedstore
    2385             : /*  5159*/        OPC_Scope, 34, /*->5195*/ // 2 children in Scope
    2386             : /*  5161*/          OPC_CheckPredicate, 27, // Predicate_truncstore
    2387             : /*  5163*/          OPC_CheckPredicate, 29, // Predicate_truncstorei8
    2388             : /*  5165*/          OPC_CheckPredicate, 11, // Predicate_truncstorei8_private
    2389             : /*  5167*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2390             : /*  5169*/          OPC_CheckComplexPat, /*CP*/6, /*#*/2, // SelectMUBUFScratchOffen:$ #3 #4 #5 #6
    2391             : /*  5172*/          OPC_EmitMergeInputChains1_0,
    2392             : /*  5173*/          OPC_EmitInteger, MVT::i1, 0, 
    2393             : /*  5176*/          OPC_EmitInteger, MVT::i1, 0, 
    2394             : /*  5179*/          OPC_EmitInteger, MVT::i1, 0, 
    2395             : /*  5182*/          OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_BYTE_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
    2396             :                         8/*#Ops*/, 1, 4, 3, 5, 6, 7, 8, 9, 
    2397             :                     // Src: (st i16:{ *:[i16] }:$value, (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei8>><<P:Predicate_truncstorei8_private>> - Complexity = 19
    2398             :                     // Dst: (BUFFER_STORE_BYTE_OFFEN ?:{ *:[i16] }:$value, ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    2399             : /*  5195*/        /*Scope*/ 32, /*->5228*/
    2400             : /*  5196*/          OPC_CheckPredicate, 26, // Predicate_store
    2401             : /*  5198*/          OPC_CheckPredicate, 11, // Predicate_store_private
    2402             : /*  5200*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2403             : /*  5202*/          OPC_CheckComplexPat, /*CP*/6, /*#*/2, // SelectMUBUFScratchOffen:$ #3 #4 #5 #6
    2404             : /*  5205*/          OPC_EmitMergeInputChains1_0,
    2405             : /*  5206*/          OPC_EmitInteger, MVT::i1, 0, 
    2406             : /*  5209*/          OPC_EmitInteger, MVT::i1, 0, 
    2407             : /*  5212*/          OPC_EmitInteger, MVT::i1, 0, 
    2408             : /*  5215*/          OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_SHORT_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
    2409             :                         8/*#Ops*/, 1, 4, 3, 5, 6, 7, 8, 9, 
    2410             :                     // Src: (st i16:{ *:[i16] }:$value, (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_private>> - Complexity = 19
    2411             :                     // Dst: (BUFFER_STORE_SHORT_OFFEN ?:{ *:[i16] }:$value, ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    2412             : /*  5228*/        0, /*End of Scope*/
    2413             : /*  5229*/      /*Scope*/ 37, /*->5267*/
    2414             : /*  5230*/        OPC_CheckChild1Type, MVT::v2i32,
    2415             : /*  5232*/        OPC_RecordChild2, // #2 = $MUBUFScratchOffen:srsrc:vaddr:soffset:offset
    2416             : /*  5233*/        OPC_CheckPredicate, 25, // Predicate_unindexedstore
    2417             : /*  5235*/        OPC_CheckPredicate, 26, // Predicate_store
    2418             : /*  5237*/        OPC_CheckPredicate, 11, // Predicate_store_private
    2419             : /*  5239*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2420             : /*  5241*/        OPC_CheckComplexPat, /*CP*/6, /*#*/2, // SelectMUBUFScratchOffen:$ #3 #4 #5 #6
    2421             : /*  5244*/        OPC_EmitMergeInputChains1_0,
    2422             : /*  5245*/        OPC_EmitInteger, MVT::i1, 0, 
    2423             : /*  5248*/        OPC_EmitInteger, MVT::i1, 0, 
    2424             : /*  5251*/        OPC_EmitInteger, MVT::i1, 0, 
    2425             : /*  5254*/        OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORDX2_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
    2426             :                       8/*#Ops*/, 1, 4, 3, 5, 6, 7, 8, 9, 
    2427             :                   // Src: (st v2i32:{ *:[v2i32] }:$value, (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_private>> - Complexity = 19
    2428             :                   // Dst: (BUFFER_STORE_DWORDX2_OFFEN ?:{ *:[v2i32] }:$value, ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    2429             : /*  5267*/      /*Scope*/ 37, /*->5305*/
    2430             : /*  5268*/        OPC_CheckChild1Type, MVT::v4i32,
    2431             : /*  5270*/        OPC_RecordChild2, // #2 = $MUBUFScratchOffen:srsrc:vaddr:soffset:offset
    2432             : /*  5271*/        OPC_CheckPredicate, 25, // Predicate_unindexedstore
    2433             : /*  5273*/        OPC_CheckPredicate, 26, // Predicate_store
    2434             : /*  5275*/        OPC_CheckPredicate, 11, // Predicate_store_private
    2435             : /*  5277*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2436             : /*  5279*/        OPC_CheckComplexPat, /*CP*/6, /*#*/2, // SelectMUBUFScratchOffen:$ #3 #4 #5 #6
    2437             : /*  5282*/        OPC_EmitMergeInputChains1_0,
    2438             : /*  5283*/        OPC_EmitInteger, MVT::i1, 0, 
    2439             : /*  5286*/        OPC_EmitInteger, MVT::i1, 0, 
    2440             : /*  5289*/        OPC_EmitInteger, MVT::i1, 0, 
    2441             : /*  5292*/        OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORDX4_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
    2442             :                       8/*#Ops*/, 1, 4, 3, 5, 6, 7, 8, 9, 
    2443             :                   // Src: (st v4i32:{ *:[v4i32] }:$value, (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_private>> - Complexity = 19
    2444             :                   // Dst: (BUFFER_STORE_DWORDX4_OFFEN ?:{ *:[v4i32] }:$value, ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    2445             : /*  5305*/      0, /*End of Scope*/
    2446             : /*  5306*/    /*Scope*/ 53, /*->5360*/
    2447             : /*  5307*/      OPC_CaptureGlueInput,
    2448             : /*  5308*/      OPC_RecordChild1, // #1 = $value
    2449             : /*  5309*/      OPC_CheckChild1Type, MVT::v2i32,
    2450             : /*  5311*/      OPC_RecordChild2, // #2 = $DS64Bit4ByteAligned:ptr:offset0:offset1
    2451             : /*  5312*/      OPC_CheckPredicate, 23, // Predicate_unindexedstore_glue
    2452             : /*  5314*/      OPC_CheckPredicate, 24, // Predicate_store_glue
    2453             : /*  5316*/      OPC_CheckPredicate, 17, // Predicate_store_local_m0
    2454             : /*  5318*/      OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2455             : /*  5320*/      OPC_CheckComplexPat, /*CP*/12, /*#*/2, // SelectDS64Bit4ByteAligned:$ #3 #4 #5
    2456             : /*  5323*/      OPC_EmitMergeInputChains1_0,
    2457             : /*  5324*/      OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    2458             : /*  5327*/      OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
    2459             :                     MVT::i32, 2/*#Ops*/, 1, 6,  // Results = #7
    2460             : /*  5335*/      OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    2461             : /*  5338*/      OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
    2462             :                     MVT::i32, 2/*#Ops*/, 1, 8,  // Results = #9
    2463             : /*  5346*/      OPC_EmitInteger, MVT::i1, 0, 
    2464             : /*  5349*/      OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE2_B32), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
    2465             :                     6/*#Ops*/, 3, 7, 9, 4, 5, 10, 
    2466             :                 // Src: (AMDGPUst_glue v2i32:{ *:[v2i32] }:$value, (DS64Bit4ByteAligned:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i8:{ *:[i8] }:$offset0, i8:{ *:[i8] }:$offset1))<<P:Predicate_unindexedstore_glue>><<P:Predicate_store_glue>><<P:Predicate_store_local_m0>> - Complexity = 16
    2467             :                 // Dst: (DS_WRITE2_B32 ?:{ *:[i32] }:$ptr, (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v2i32] }:$value, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v2i32] }:$value, sub1:{ *:[i32] }), ?:{ *:[i8] }:$offset0, ?:{ *:[i8] }:$offset1, 0:{ *:[i1] })
    2468             : /*  5360*/    /*Scope*/ 52, /*->5413*/
    2469             : /*  5361*/      OPC_RecordChild1, // #1 = $value
    2470             : /*  5362*/      OPC_CheckChild1Type, MVT::v2i32,
    2471             : /*  5364*/      OPC_RecordChild2, // #2 = $DS64Bit4ByteAligned:ptr:offset0:offset1
    2472             : /*  5365*/      OPC_CheckPredicate, 25, // Predicate_unindexedstore
    2473             : /*  5367*/      OPC_CheckPredicate, 26, // Predicate_store
    2474             : /*  5369*/      OPC_CheckPredicate, 17, // Predicate_store_local
    2475             : /*  5371*/      OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2476             : /*  5373*/      OPC_CheckComplexPat, /*CP*/12, /*#*/2, // SelectDS64Bit4ByteAligned:$ #3 #4 #5
    2477             : /*  5376*/      OPC_EmitMergeInputChains1_0,
    2478             : /*  5377*/      OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    2479             : /*  5380*/      OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
    2480             :                     MVT::i32, 2/*#Ops*/, 1, 6,  // Results = #7
    2481             : /*  5388*/      OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    2482             : /*  5391*/      OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
    2483             :                     MVT::i32, 2/*#Ops*/, 1, 8,  // Results = #9
    2484             : /*  5399*/      OPC_EmitInteger, MVT::i1, 0, 
    2485             : /*  5402*/      OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE2_B32_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
    2486             :                     6/*#Ops*/, 3, 7, 9, 4, 5, 10, 
    2487             :                 // Src: (st v2i32:{ *:[v2i32] }:$value, (DS64Bit4ByteAligned:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i8:{ *:[i8] }:$offset0, i8:{ *:[i8] }:$offset1))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_local>> - Complexity = 16
    2488             :                 // Dst: (DS_WRITE2_B32_gfx9 ?:{ *:[i32] }:$ptr, (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v2i32] }:$value, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v2i32] }:$value, sub1:{ *:[i32] }), ?:{ *:[i8] }:$offset0, ?:{ *:[i8] }:$offset1, 0:{ *:[i1] })
    2489             : /*  5413*/    /*Scope*/ 67, /*->5481*/
    2490             : /*  5414*/      OPC_MoveChild1,
    2491             : /*  5415*/      OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
    2492             : /*  5418*/      OPC_RecordChild0, // #1 = $data
    2493             : /*  5419*/      OPC_CheckChild1Integer, 16, 
    2494             : /*  5421*/      OPC_CheckChild1Type, MVT::i32,
    2495             : /*  5423*/      OPC_CheckType, MVT::i32,
    2496             : /*  5425*/      OPC_MoveParent,
    2497             : /*  5426*/      OPC_RecordChild2, // #2 = $FLATOffsetSigned:vaddr:offset:slc
    2498             : /*  5427*/      OPC_CheckPredicate, 25, // Predicate_unindexedstore
    2499             : /*  5429*/      OPC_CheckPredicate, 27, // Predicate_truncstore
    2500             : /*  5431*/      OPC_Scope, 23, /*->5456*/ // 2 children in Scope
    2501             : /*  5433*/        OPC_CheckPredicate, 28, // Predicate_truncstorei16
    2502             : /*  5435*/        OPC_CheckPredicate, 30, // Predicate_truncstorei16_hi16_global
    2503             : /*  5437*/        OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2504             : /*  5439*/        OPC_CheckComplexPat, /*CP*/10, /*#*/2, // SelectFlatOffset<true>:$ #3 #4 #5
    2505             : /*  5442*/        OPC_EmitMergeInputChains1_0,
    2506             : /*  5443*/        OPC_EmitInteger, MVT::i1, 0, 
    2507             : /*  5446*/        OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::GLOBAL_STORE_SHORT_D16_HI), 0|OPFL_Chain|OPFL_MemRefs,
    2508             :                       5/*#Ops*/, 3, 1, 4, 6, 5, 
    2509             :                   // Src: (st (srl:{ *:[i32] } i32:{ *:[i32] }:$data, 16:{ *:[i32] }), (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei16>><<P:Predicate_truncstorei16_hi16_global>> - Complexity = 15
    2510             :                   // Dst: (GLOBAL_STORE_SHORT_D16_HI ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
    2511             : /*  5456*/      /*Scope*/ 23, /*->5480*/
    2512             : /*  5457*/        OPC_CheckPredicate, 29, // Predicate_truncstorei8
    2513             : /*  5459*/        OPC_CheckPredicate, 30, // Predicate_truncstorei8_hi16_global
    2514             : /*  5461*/        OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2515             : /*  5463*/        OPC_CheckComplexPat, /*CP*/10, /*#*/2, // SelectFlatOffset<true>:$ #3 #4 #5
    2516             : /*  5466*/        OPC_EmitMergeInputChains1_0,
    2517             : /*  5467*/        OPC_EmitInteger, MVT::i1, 0, 
    2518             : /*  5470*/        OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::GLOBAL_STORE_BYTE_D16_HI), 0|OPFL_Chain|OPFL_MemRefs,
    2519             :                       5/*#Ops*/, 3, 1, 4, 6, 5, 
    2520             :                   // Src: (st (srl:{ *:[i32] } i32:{ *:[i32] }:$data, 16:{ *:[i32] }), (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei8>><<P:Predicate_truncstorei8_hi16_global>> - Complexity = 15
    2521             :                   // Dst: (GLOBAL_STORE_BYTE_D16_HI ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
    2522             : /*  5480*/      0, /*End of Scope*/
    2523             : /*  5481*/    /*Scope*/ 28, /*->5510*/
    2524             : /*  5482*/      OPC_RecordChild1, // #1 = $val
    2525             : /*  5483*/      OPC_CheckChild1Type, MVT::i32,
    2526             : /*  5485*/      OPC_RecordChild2, // #2 = $addr
    2527             : /*  5486*/      OPC_CheckPredicate, 25, // Predicate_unindexedstore
    2528             : /*  5488*/      OPC_CheckPredicate, 26, // Predicate_store
    2529             : /*  5490*/      OPC_CheckPredicate, 11, // Predicate_store_private
    2530             : /*  5492*/      OPC_CheckPatternPredicate, 4, // (true) && (Subtarget->getGeneration() <= R600Subtarget::NORTHERN_ISLANDS)
    2531             : /*  5494*/      OPC_CheckComplexPat, /*CP*/7, /*#*/2, // SelectADDRIndirect:$addr #3 #4
    2532             : /*  5497*/      OPC_EmitMergeInputChains1_0,
    2533             : /*  5498*/      OPC_EmitInteger, MVT::i32, 0, 
    2534             : /*  5501*/      OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::R600_RegisterStore), 0|OPFL_Chain|OPFL_MemRefs,
    2535             :                     4/*#Ops*/, 1, 3, 4, 5, 
    2536             :                 // Src: (st i32:{ *:[i32] }:$val, ADDRIndirect:{ *:[iPTR] }:$addr)<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_private>> - Complexity = 13
    2537             :                 // Dst: (R600_RegisterStore i32:{ *:[i32] }:$val, FRAMEri:{ *:[iPTR] }:$addr, 0:{ *:[i32] })
    2538             : /*  5510*/    /*Scope*/ 34, /*->5545*/
    2539             : /*  5511*/      OPC_CaptureGlueInput,
    2540             : /*  5512*/      OPC_RecordChild1, // #1 = $value
    2541             : /*  5513*/      OPC_CheckChild1Type, MVT::i32,
    2542             : /*  5515*/      OPC_RecordChild2, // #2 = $DS1Addr1Offset:ptr:offset
    2543             : /*  5516*/      OPC_CheckPredicate, 23, // Predicate_unindexedstore_glue
    2544             : /*  5518*/      OPC_CheckPredicate, 31, // Predicate_truncstore_glue
    2545             : /*  5520*/      OPC_CheckPredicate, 32, // Predicate_truncstorei8_glue
    2546             : /*  5522*/      OPC_CheckPredicate, 17, // Predicate_truncstorei8_local_m0
    2547             : /*  5524*/      OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2548             : /*  5526*/      OPC_CheckComplexPat, /*CP*/9, /*#*/2, // SelectDS1Addr1Offset:$ #3 #4
    2549             : /*  5529*/      OPC_EmitMergeInputChains1_0,
    2550             : /*  5530*/      OPC_EmitNodeXForm, 0, 4, // as_i16imm
    2551             : /*  5533*/      OPC_EmitInteger, MVT::i1, 0, 
    2552             : /*  5536*/      OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE_B8), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
    2553             :                     4/*#Ops*/, 3, 1, 5, 6, 
    2554             :                 // Src: (AMDGPUst_glue i32:{ *:[i32] }:$value, (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedstore_glue>><<P:Predicate_truncstore_glue>><<P:Predicate_truncstorei8_glue>><<P:Predicate_truncstorei8_local_m0>> - Complexity = 13
    2555             :                 // Dst: (DS_WRITE_B8 ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
    2556             : /*  5545*/    /*Scope*/ 33, /*->5579*/
    2557             : /*  5546*/      OPC_RecordChild1, // #1 = $value
    2558             : /*  5547*/      OPC_CheckChild1Type, MVT::i32,
    2559             : /*  5549*/      OPC_RecordChild2, // #2 = $DS1Addr1Offset:ptr:offset
    2560             : /*  5550*/      OPC_CheckPredicate, 25, // Predicate_unindexedstore
    2561             : /*  5552*/      OPC_CheckPredicate, 27, // Predicate_truncstore
    2562             : /*  5554*/      OPC_CheckPredicate, 29, // Predicate_truncstorei8
    2563             : /*  5556*/      OPC_CheckPredicate, 17, // Predicate_truncstorei8_local
    2564             : /*  5558*/      OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2565             : /*  5560*/      OPC_CheckComplexPat, /*CP*/9, /*#*/2, // SelectDS1Addr1Offset:$ #3 #4
    2566             : /*  5563*/      OPC_EmitMergeInputChains1_0,
    2567             : /*  5564*/      OPC_EmitNodeXForm, 0, 4, // as_i16imm
    2568             : /*  5567*/      OPC_EmitInteger, MVT::i1, 0, 
    2569             : /*  5570*/      OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE_B8_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
    2570             :                     4/*#Ops*/, 3, 1, 5, 6, 
    2571             :                 // Src: (st i32:{ *:[i32] }:$value, (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei8>><<P:Predicate_truncstorei8_local>> - Complexity = 13
    2572             :                 // Dst: (DS_WRITE_B8_gfx9 ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
    2573             : /*  5579*/    /*Scope*/ 34, /*->5614*/
    2574             : /*  5580*/      OPC_CaptureGlueInput,
    2575             : /*  5581*/      OPC_RecordChild1, // #1 = $value
    2576             : /*  5582*/      OPC_CheckChild1Type, MVT::i32,
    2577             : /*  5584*/      OPC_RecordChild2, // #2 = $DS1Addr1Offset:ptr:offset
    2578             : /*  5585*/      OPC_CheckPredicate, 23, // Predicate_unindexedstore_glue
    2579             : /*  5587*/      OPC_CheckPredicate, 31, // Predicate_truncstore_glue
    2580             : /*  5589*/      OPC_CheckPredicate, 33, // Predicate_truncstorei16_glue
    2581             : /*  5591*/      OPC_CheckPredicate, 17, // Predicate_truncstorei16_local_m0
    2582             : /*  5593*/      OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2583             : /*  5595*/      OPC_CheckComplexPat, /*CP*/9, /*#*/2, // SelectDS1Addr1Offset:$ #3 #4
    2584             : /*  5598*/      OPC_EmitMergeInputChains1_0,
    2585             : /*  5599*/      OPC_EmitNodeXForm, 0, 4, // as_i16imm
    2586             : /*  5602*/      OPC_EmitInteger, MVT::i1, 0, 
    2587             : /*  5605*/      OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE_B16), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
    2588             :                     4/*#Ops*/, 3, 1, 5, 6, 
    2589             :                 // Src: (AMDGPUst_glue i32:{ *:[i32] }:$value, (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedstore_glue>><<P:Predicate_truncstore_glue>><<P:Predicate_truncstorei16_glue>><<P:Predicate_truncstorei16_local_m0>> - Complexity = 13
    2590             :                 // Dst: (DS_WRITE_B16 ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
    2591             : /*  5614*/    /*Scope*/ 33, /*->5648*/
    2592             : /*  5615*/      OPC_RecordChild1, // #1 = $value
    2593             : /*  5616*/      OPC_CheckChild1Type, MVT::i32,
    2594             : /*  5618*/      OPC_RecordChild2, // #2 = $DS1Addr1Offset:ptr:offset
    2595             : /*  5619*/      OPC_CheckPredicate, 25, // Predicate_unindexedstore
    2596             : /*  5621*/      OPC_CheckPredicate, 27, // Predicate_truncstore
    2597             : /*  5623*/      OPC_CheckPredicate, 28, // Predicate_truncstorei16
    2598             : /*  5625*/      OPC_CheckPredicate, 17, // Predicate_truncstorei16_local
    2599             : /*  5627*/      OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2600             : /*  5629*/      OPC_CheckComplexPat, /*CP*/9, /*#*/2, // SelectDS1Addr1Offset:$ #3 #4
    2601             : /*  5632*/      OPC_EmitMergeInputChains1_0,
    2602             : /*  5633*/      OPC_EmitNodeXForm, 0, 4, // as_i16imm
    2603             : /*  5636*/      OPC_EmitInteger, MVT::i1, 0, 
    2604             : /*  5639*/      OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE_B16_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
    2605             :                     4/*#Ops*/, 3, 1, 5, 6, 
    2606             :                 // Src: (st i32:{ *:[i32] }:$value, (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei16>><<P:Predicate_truncstorei16_local>> - Complexity = 13
    2607             :                 // Dst: (DS_WRITE_B16_gfx9 ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
    2608             : /*  5648*/    /*Scope*/ 34, /*->5683*/
    2609             : /*  5649*/      OPC_CaptureGlueInput,
    2610             : /*  5650*/      OPC_RecordChild1, // #1 = $value
    2611             : /*  5651*/      OPC_CheckChild1Type, MVT::i16,
    2612             : /*  5653*/      OPC_RecordChild2, // #2 = $DS1Addr1Offset:ptr:offset
    2613             : /*  5654*/      OPC_CheckPredicate, 23, // Predicate_unindexedstore_glue
    2614             : /*  5656*/      OPC_CheckPredicate, 31, // Predicate_truncstore_glue
    2615             : /*  5658*/      OPC_CheckPredicate, 32, // Predicate_truncstorei8_glue
    2616             : /*  5660*/      OPC_CheckPredicate, 17, // Predicate_truncstorei8_local_m0
    2617             : /*  5662*/      OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2618             : /*  5664*/      OPC_CheckComplexPat, /*CP*/9, /*#*/2, // SelectDS1Addr1Offset:$ #3 #4
    2619             : /*  5667*/      OPC_EmitMergeInputChains1_0,
    2620             : /*  5668*/      OPC_EmitNodeXForm, 0, 4, // as_i16imm
    2621             : /*  5671*/      OPC_EmitInteger, MVT::i1, 0, 
    2622             : /*  5674*/      OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE_B8), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
    2623             :                     4/*#Ops*/, 3, 1, 5, 6, 
    2624             :                 // Src: (AMDGPUst_glue i16:{ *:[i16] }:$value, (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedstore_glue>><<P:Predicate_truncstore_glue>><<P:Predicate_truncstorei8_glue>><<P:Predicate_truncstorei8_local_m0>> - Complexity = 13
    2625             :                 // Dst: (DS_WRITE_B8 ?:{ *:[i32] }:$ptr, ?:{ *:[i16] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
    2626             : /*  5683*/    /*Scope*/ 33, /*->5717*/
    2627             : /*  5684*/      OPC_RecordChild1, // #1 = $value
    2628             : /*  5685*/      OPC_CheckChild1Type, MVT::i16,
    2629             : /*  5687*/      OPC_RecordChild2, // #2 = $DS1Addr1Offset:ptr:offset
    2630             : /*  5688*/      OPC_CheckPredicate, 25, // Predicate_unindexedstore
    2631             : /*  5690*/      OPC_CheckPredicate, 27, // Predicate_truncstore
    2632             : /*  5692*/      OPC_CheckPredicate, 29, // Predicate_truncstorei8
    2633             : /*  5694*/      OPC_CheckPredicate, 17, // Predicate_truncstorei8_local
    2634             : /*  5696*/      OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2635             : /*  5698*/      OPC_CheckComplexPat, /*CP*/9, /*#*/2, // SelectDS1Addr1Offset:$ #3 #4
    2636             : /*  5701*/      OPC_EmitMergeInputChains1_0,
    2637             : /*  5702*/      OPC_EmitNodeXForm, 0, 4, // as_i16imm
    2638             : /*  5705*/      OPC_EmitInteger, MVT::i1, 0, 
    2639             : /*  5708*/      OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE_B8_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
    2640             :                     4/*#Ops*/, 3, 1, 5, 6, 
    2641             :                 // Src: (st i16:{ *:[i16] }:$value, (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei8>><<P:Predicate_truncstorei8_local>> - Complexity = 13
    2642             :                 // Dst: (DS_WRITE_B8_gfx9 ?:{ *:[i32] }:$ptr, ?:{ *:[i16] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
    2643             : /*  5717*/    /*Scope*/ 32, /*->5750*/
    2644             : /*  5718*/      OPC_CaptureGlueInput,
    2645             : /*  5719*/      OPC_RecordChild1, // #1 = $value
    2646             : /*  5720*/      OPC_CheckChild1Type, MVT::i16,
    2647             : /*  5722*/      OPC_RecordChild2, // #2 = $DS1Addr1Offset:ptr:offset
    2648             : /*  5723*/      OPC_CheckPredicate, 23, // Predicate_unindexedstore_glue
    2649             : /*  5725*/      OPC_CheckPredicate, 24, // Predicate_store_glue
    2650             : /*  5727*/      OPC_CheckPredicate, 17, // Predicate_store_local_m0
    2651             : /*  5729*/      OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2652             : /*  5731*/      OPC_CheckComplexPat, /*CP*/9, /*#*/2, // SelectDS1Addr1Offset:$ #3 #4
    2653             : /*  5734*/      OPC_EmitMergeInputChains1_0,
    2654             : /*  5735*/      OPC_EmitNodeXForm, 0, 4, // as_i16imm
    2655             : /*  5738*/      OPC_EmitInteger, MVT::i1, 0, 
    2656             : /*  5741*/      OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE_B16), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
    2657             :                     4/*#Ops*/, 3, 1, 5, 6, 
    2658             :                 // Src: (AMDGPUst_glue i16:{ *:[i16] }:$value, (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedstore_glue>><<P:Predicate_store_glue>><<P:Predicate_store_local_m0>> - Complexity = 13
    2659             :                 // Dst: (DS_WRITE_B16 ?:{ *:[i32] }:$ptr, ?:{ *:[i16] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
    2660             : /*  5750*/    /*Scope*/ 31, /*->5782*/
    2661             : /*  5751*/      OPC_RecordChild1, // #1 = $value
    2662             : /*  5752*/      OPC_CheckChild1Type, MVT::i16,
    2663             : /*  5754*/      OPC_RecordChild2, // #2 = $DS1Addr1Offset:ptr:offset
    2664             : /*  5755*/      OPC_CheckPredicate, 25, // Predicate_unindexedstore
    2665             : /*  5757*/      OPC_CheckPredicate, 26, // Predicate_store
    2666             : /*  5759*/      OPC_CheckPredicate, 17, // Predicate_store_local
    2667             : /*  5761*/      OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2668             : /*  5763*/      OPC_CheckComplexPat, /*CP*/9, /*#*/2, // SelectDS1Addr1Offset:$ #3 #4
    2669             : /*  5766*/      OPC_EmitMergeInputChains1_0,
    2670             : /*  5767*/      OPC_EmitNodeXForm, 0, 4, // as_i16imm
    2671             : /*  5770*/      OPC_EmitInteger, MVT::i1, 0, 
    2672             : /*  5773*/      OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE_B16_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
    2673             :                     4/*#Ops*/, 3, 1, 5, 6, 
    2674             :                 // Src: (st i16:{ *:[i16] }:$value, (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_local>> - Complexity = 13
    2675             :                 // Dst: (DS_WRITE_B16_gfx9 ?:{ *:[i32] }:$ptr, ?:{ *:[i16] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
    2676             : /*  5782*/    /*Scope*/ 32, /*->5815*/
    2677             : /*  5783*/      OPC_CaptureGlueInput,
    2678             : /*  5784*/      OPC_RecordChild1, // #1 = $value
    2679             : /*  5785*/      OPC_CheckChild1Type, MVT::i32,
    2680             : /*  5787*/      OPC_RecordChild2, // #2 = $DS1Addr1Offset:ptr:offset
    2681             : /*  5788*/      OPC_CheckPredicate, 23, // Predicate_unindexedstore_glue
    2682             : /*  5790*/      OPC_CheckPredicate, 24, // Predicate_store_glue
    2683             : /*  5792*/      OPC_CheckPredicate, 17, // Predicate_store_local_m0
    2684             : /*  5794*/      OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2685             : /*  5796*/      OPC_CheckComplexPat, /*CP*/9, /*#*/2, // SelectDS1Addr1Offset:$ #3 #4
    2686             : /*  5799*/      OPC_EmitMergeInputChains1_0,
    2687             : /*  5800*/      OPC_EmitNodeXForm, 0, 4, // as_i16imm
    2688             : /*  5803*/      OPC_EmitInteger, MVT::i1, 0, 
    2689             : /*  5806*/      OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE_B32), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
    2690             :                     4/*#Ops*/, 3, 1, 5, 6, 
    2691             :                 // Src: (AMDGPUst_glue i32:{ *:[i32] }:$value, (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedstore_glue>><<P:Predicate_store_glue>><<P:Predicate_store_local_m0>> - Complexity = 13
    2692             :                 // Dst: (DS_WRITE_B32 ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
    2693             : /*  5815*/    /*Scope*/ 102|128,1/*230*/, /*->6047*/
    2694             : /*  5817*/      OPC_RecordChild1, // #1 = $value
    2695             : /*  5818*/      OPC_Scope, 110, /*->5930*/ // 4 children in Scope
    2696             : /*  5820*/        OPC_CheckChild1Type, MVT::i32,
    2697             : /*  5822*/        OPC_RecordChild2, // #2 = $DS1Addr1Offset:ptr:offset
    2698             : /*  5823*/        OPC_CheckPredicate, 25, // Predicate_unindexedstore
    2699             : /*  5825*/        OPC_Scope, 25, /*->5852*/ // 3 children in Scope
    2700             : /*  5827*/          OPC_CheckPredicate, 26, // Predicate_store
    2701             : /*  5829*/          OPC_CheckPredicate, 17, // Predicate_store_local
    2702             : /*  5831*/          OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2703             : /*  5833*/          OPC_CheckComplexPat, /*CP*/9, /*#*/2, // SelectDS1Addr1Offset:$ #3 #4
    2704             : /*  5836*/          OPC_EmitMergeInputChains1_0,
    2705             : /*  5837*/          OPC_EmitNodeXForm, 0, 4, // as_i16imm
    2706             : /*  5840*/          OPC_EmitInteger, MVT::i1, 0, 
    2707             : /*  5843*/          OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE_B32_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
    2708             :                         4/*#Ops*/, 3, 1, 5, 6, 
    2709             :                     // Src: (st i32:{ *:[i32] }:$value, (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_local>> - Complexity = 13
    2710             :                     // Dst: (DS_WRITE_B32_gfx9 ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
    2711             : /*  5852*/        /*Scope*/ 52, /*->5905*/
    2712             : /*  5853*/          OPC_CheckPredicate, 27, // Predicate_truncstore
    2713             : /*  5855*/          OPC_Scope, 23, /*->5880*/ // 2 children in Scope
    2714             : /*  5857*/            OPC_CheckPredicate, 29, // Predicate_truncstorei8
    2715             : /*  5859*/            OPC_CheckPredicate, 30, // Predicate_truncstorei8_global
    2716             : /*  5861*/            OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2717             : /*  5863*/            OPC_CheckComplexPat, /*CP*/10, /*#*/2, // SelectFlatOffset<true>:$ #3 #4 #5
    2718             : /*  5866*/            OPC_EmitMergeInputChains1_0,
    2719             : /*  5867*/            OPC_EmitInteger, MVT::i1, 0, 
    2720             : /*  5870*/            OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::GLOBAL_STORE_BYTE), 0|OPFL_Chain|OPFL_MemRefs,
    2721             :                           5/*#Ops*/, 3, 1, 4, 6, 5, 
    2722             :                       // Src: (st i32:{ *:[i32] }:$data, (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei8>><<P:Predicate_truncstorei8_global>> - Complexity = 7
    2723             :                       // Dst: (GLOBAL_STORE_BYTE ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
    2724             : /*  5880*/          /*Scope*/ 23, /*->5904*/
    2725             : /*  5881*/            OPC_CheckPredicate, 28, // Predicate_truncstorei16
    2726             : /*  5883*/            OPC_CheckPredicate, 30, // Predicate_truncstorei16_global
    2727             : /*  5885*/            OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2728             : /*  5887*/            OPC_CheckComplexPat, /*CP*/10, /*#*/2, // SelectFlatOffset<true>:$ #3 #4 #5
    2729             : /*  5890*/            OPC_EmitMergeInputChains1_0,
    2730             : /*  5891*/            OPC_EmitInteger, MVT::i1, 0, 
    2731             : /*  5894*/            OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::GLOBAL_STORE_SHORT), 0|OPFL_Chain|OPFL_MemRefs,
    2732             :                           5/*#Ops*/, 3, 1, 4, 6, 5, 
    2733             :                       // Src: (st i32:{ *:[i32] }:$data, (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei16>><<P:Predicate_truncstorei16_global>> - Complexity = 7
    2734             :                       // Dst: (GLOBAL_STORE_SHORT ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
    2735             : /*  5904*/          0, /*End of Scope*/
    2736             : /*  5905*/        /*Scope*/ 23, /*->5929*/
    2737             : /*  5906*/          OPC_CheckPredicate, 26, // Predicate_store
    2738             : /*  5908*/          OPC_CheckPredicate, 30, // Predicate_store_global
    2739             : /*  5910*/          OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2740             : /*  5912*/          OPC_CheckComplexPat, /*CP*/10, /*#*/2, // SelectFlatOffset<true>:$ #3 #4 #5
    2741             : /*  5915*/          OPC_EmitMergeInputChains1_0,
    2742             : /*  5916*/          OPC_EmitInteger, MVT::i1, 0, 
    2743             : /*  5919*/          OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::GLOBAL_STORE_DWORD), 0|OPFL_Chain|OPFL_MemRefs,
    2744             :                         5/*#Ops*/, 3, 1, 4, 6, 5, 
    2745             :                     // Src: (st i32:{ *:[i32] }:$data, (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_global>> - Complexity = 7
    2746             :                     // Dst: (GLOBAL_STORE_DWORD ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
    2747             : /*  5929*/        0, /*End of Scope*/
    2748             : /*  5930*/      /*Scope*/ 57, /*->5988*/
    2749             : /*  5931*/        OPC_CheckChild1Type, MVT::i16,
    2750             : /*  5933*/        OPC_RecordChild2, // #2 = $FLATOffsetSigned:vaddr:offset:slc
    2751             : /*  5934*/        OPC_CheckPredicate, 25, // Predicate_unindexedstore
    2752             : /*  5936*/        OPC_Scope, 25, /*->5963*/ // 2 children in Scope
    2753             : /*  5938*/          OPC_CheckPredicate, 27, // Predicate_truncstore
    2754             : /*  5940*/          OPC_CheckPredicate, 29, // Predicate_truncstorei8
    2755             : /*  5942*/          OPC_CheckPredicate, 30, // Predicate_truncstorei8_global
    2756             : /*  5944*/          OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2757             : /*  5946*/          OPC_CheckComplexPat, /*CP*/10, /*#*/2, // SelectFlatOffset<true>:$ #3 #4 #5
    2758             : /*  5949*/          OPC_EmitMergeInputChains1_0,
    2759             : /*  5950*/          OPC_EmitInteger, MVT::i1, 0, 
    2760             : /*  5953*/          OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::GLOBAL_STORE_BYTE), 0|OPFL_Chain|OPFL_MemRefs,
    2761             :                         5/*#Ops*/, 3, 1, 4, 6, 5, 
    2762             :                     // Src: (st i16:{ *:[i16] }:$data, (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei8>><<P:Predicate_truncstorei8_global>> - Complexity = 7
    2763             :                     // Dst: (GLOBAL_STORE_BYTE ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
    2764             : /*  5963*/        /*Scope*/ 23, /*->5987*/
    2765             : /*  5964*/          OPC_CheckPredicate, 26, // Predicate_store
    2766             : /*  5966*/          OPC_CheckPredicate, 30, // Predicate_store_global
    2767             : /*  5968*/          OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2768             : /*  5970*/          OPC_CheckComplexPat, /*CP*/10, /*#*/2, // SelectFlatOffset<true>:$ #3 #4 #5
    2769             : /*  5973*/          OPC_EmitMergeInputChains1_0,
    2770             : /*  5974*/          OPC_EmitInteger, MVT::i1, 0, 
    2771             : /*  5977*/          OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::GLOBAL_STORE_SHORT), 0|OPFL_Chain|OPFL_MemRefs,
    2772             :                         5/*#Ops*/, 3, 1, 4, 6, 5, 
    2773             :                     // Src: (st i16:{ *:[i16] }:$data, (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_global>> - Complexity = 7
    2774             :                     // Dst: (GLOBAL_STORE_SHORT ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
    2775             : /*  5987*/        0, /*End of Scope*/
    2776             : /*  5988*/      /*Scope*/ 28, /*->6017*/
    2777             : /*  5989*/        OPC_CheckChild1Type, MVT::v2i32,
    2778             : /*  5991*/        OPC_RecordChild2, // #2 = $FLATOffsetSigned:vaddr:offset:slc
    2779             : /*  5992*/        OPC_CheckPredicate, 25, // Predicate_unindexedstore
    2780             : /*  5994*/        OPC_CheckPredicate, 26, // Predicate_store
    2781             : /*  5996*/        OPC_CheckPredicate, 30, // Predicate_store_global
    2782             : /*  5998*/        OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2783             : /*  6000*/        OPC_CheckComplexPat, /*CP*/10, /*#*/2, // SelectFlatOffset<true>:$ #3 #4 #5
    2784             : /*  6003*/        OPC_EmitMergeInputChains1_0,
    2785             : /*  6004*/        OPC_EmitInteger, MVT::i1, 0, 
    2786             : /*  6007*/        OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::GLOBAL_STORE_DWORDX2), 0|OPFL_Chain|OPFL_MemRefs,
    2787             :                       5/*#Ops*/, 3, 1, 4, 6, 5, 
    2788             :                   // Src: (st v2i32:{ *:[v2i32] }:$data, (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_global>> - Complexity = 7
    2789             :                   // Dst: (GLOBAL_STORE_DWORDX2 ?:{ *:[i64] }:$vaddr, ?:{ *:[v2i32] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
    2790             : /*  6017*/      /*Scope*/ 28, /*->6046*/
    2791             : /*  6018*/        OPC_CheckChild1Type, MVT::v4i32,
    2792             : /*  6020*/        OPC_RecordChild2, // #2 = $FLATOffsetSigned:vaddr:offset:slc
    2793             : /*  6021*/        OPC_CheckPredicate, 25, // Predicate_unindexedstore
    2794             : /*  6023*/        OPC_CheckPredicate, 26, // Predicate_store
    2795             : /*  6025*/        OPC_CheckPredicate, 30, // Predicate_store_global
    2796             : /*  6027*/        OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2797             : /*  6029*/        OPC_CheckComplexPat, /*CP*/10, /*#*/2, // SelectFlatOffset<true>:$ #3 #4 #5
    2798             : /*  6032*/        OPC_EmitMergeInputChains1_0,
    2799             : /*  6033*/        OPC_EmitInteger, MVT::i1, 0, 
    2800             : /*  6036*/        OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::GLOBAL_STORE_DWORDX4), 0|OPFL_Chain|OPFL_MemRefs,
    2801             :                       5/*#Ops*/, 3, 1, 4, 6, 5, 
    2802             :                   // Src: (st v4i32:{ *:[v4i32] }:$data, (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_global>> - Complexity = 7
    2803             :                   // Dst: (GLOBAL_STORE_DWORDX4 ?:{ *:[i64] }:$vaddr, ?:{ *:[v4i32] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
    2804             : /*  6046*/      0, /*End of Scope*/
    2805             : /*  6047*/    /*Scope*/ 67, /*->6115*/
    2806             : /*  6048*/      OPC_MoveChild1,
    2807             : /*  6049*/      OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
    2808             : /*  6052*/      OPC_RecordChild0, // #1 = $data
    2809             : /*  6053*/      OPC_CheckChild1Integer, 16, 
    2810             : /*  6055*/      OPC_CheckChild1Type, MVT::i32,
    2811             : /*  6057*/      OPC_CheckType, MVT::i32,
    2812             : /*  6059*/      OPC_MoveParent,
    2813             : /*  6060*/      OPC_RecordChild2, // #2 = $FLATOffset:vaddr:offset:slc
    2814             : /*  6061*/      OPC_CheckPredicate, 25, // Predicate_unindexedstore
    2815             : /*  6063*/      OPC_CheckPredicate, 27, // Predicate_truncstore
    2816             : /*  6065*/      OPC_Scope, 23, /*->6090*/ // 2 children in Scope
    2817             : /*  6067*/        OPC_CheckPredicate, 28, // Predicate_truncstorei16
    2818             : /*  6069*/        OPC_CheckPredicate, 34, // Predicate_truncstorei16_hi16_flat
    2819             : /*  6071*/        OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2820             : /*  6073*/        OPC_CheckComplexPat, /*CP*/11, /*#*/2, // SelectFlatOffset<false>:$ #3 #4 #5
    2821             : /*  6076*/        OPC_EmitMergeInputChains1_0,
    2822             : /*  6077*/        OPC_EmitInteger, MVT::i1, 0, 
    2823             : /*  6080*/        OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::FLAT_STORE_SHORT_D16_HI), 0|OPFL_Chain|OPFL_MemRefs,
    2824             :                       5/*#Ops*/, 3, 1, 4, 6, 5, 
    2825             :                   // Src: (st (srl:{ *:[i32] } i32:{ *:[i32] }:$data, 16:{ *:[i32] }), (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei16>><<P:Predicate_truncstorei16_hi16_flat>> - Complexity = 5
    2826             :                   // Dst: (FLAT_STORE_SHORT_D16_HI ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
    2827             : /*  6090*/      /*Scope*/ 23, /*->6114*/
    2828             : /*  6091*/        OPC_CheckPredicate, 29, // Predicate_truncstorei8
    2829             : /*  6093*/        OPC_CheckPredicate, 34, // Predicate_truncstorei8_hi16_flat
    2830             : /*  6095*/        OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2831             : /*  6097*/        OPC_CheckComplexPat, /*CP*/11, /*#*/2, // SelectFlatOffset<false>:$ #3 #4 #5
    2832             : /*  6100*/        OPC_EmitMergeInputChains1_0,
    2833             : /*  6101*/        OPC_EmitInteger, MVT::i1, 0, 
    2834             : /*  6104*/        OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::FLAT_STORE_BYTE_D16_HI), 0|OPFL_Chain|OPFL_MemRefs,
    2835             :                       5/*#Ops*/, 3, 1, 4, 6, 5, 
    2836             :                   // Src: (st (srl:{ *:[i32] } i32:{ *:[i32] }:$data, 16:{ *:[i32] }), (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei8>><<P:Predicate_truncstorei8_hi16_flat>> - Complexity = 5
    2837             :                   // Dst: (FLAT_STORE_BYTE_D16_HI ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
    2838             : /*  6114*/      0, /*End of Scope*/
    2839             : /*  6115*/    /*Scope*/ 0|128,4/*512*/, /*->6629*/
    2840             : /*  6117*/      OPC_RecordChild1, // #1 = $src1
    2841             : /*  6118*/      OPC_Scope, 55|128,2/*311*/, /*->6432*/ // 4 children in Scope
    2842             : /*  6121*/        OPC_CheckChild1Type, MVT::i32,
    2843             : /*  6123*/        OPC_RecordChild2, // #2 = $src0
    2844             : /*  6124*/        OPC_CheckPredicate, 25, // Predicate_unindexedstore
    2845             : /*  6126*/        OPC_Scope, 60, /*->6188*/ // 4 children in Scope
    2846             : /*  6128*/          OPC_CheckPredicate, 26, // Predicate_store
    2847             : /*  6130*/          OPC_CheckPredicate, 17, // Predicate_store_local
    2848             : /*  6132*/          OPC_CheckPatternPredicate, 10, // (true) && (Subtarget->getGeneration() == AMDGPUSubtarget::EVERGREEN ||Subtarget->getGeneration() == AMDGPUSubtarget::NORTHERN_ISLANDS)
    2849             : /*  6134*/          OPC_EmitMergeInputChains1_0,
    2850             : /*  6135*/          OPC_EmitInteger, MVT::i32, 0, 
    2851             : /*  6138*/          OPC_EmitInteger, MVT::i32, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/, 
    2852             : /*  6150*/          OPC_EmitInteger, MVT::i32, 0, 
    2853             : /*  6153*/          OPC_EmitInteger, MVT::i32, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/, 
    2854             : /*  6165*/          OPC_EmitInteger, MVT::i32, 1, 
    2855             : /*  6168*/          OPC_EmitRegister, MVT::i32, AMDGPU::PRED_SEL_OFF,
    2856             : /*  6171*/          OPC_EmitInteger, MVT::i32, 0, 
    2857             : /*  6174*/          OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::LDS_WRITE), 0|OPFL_Chain|OPFL_MemRefs,
    2858             :                         9/*#Ops*/, 2, 3, 4, 1, 5, 6, 7, 8, 9, 
    2859             :                     // Src: (st R600_Reg32:{ *:[i32] }:$src1, R600_Reg32:{ *:[iPTR] }:$src0)<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_local>> - Complexity = 4
    2860             :                     // Dst: (LDS_WRITE R600_Reg32:{ *:[iPTR] }:$src0, R600_Reg32:{ *:[i32] }:$src1)
    2861             : /*  6188*/        /*Scope*/ 36|128,1/*164*/, /*->6354*/
    2862             : /*  6190*/          OPC_CheckChild2Type, MVT::i32,
    2863             : /*  6192*/          OPC_Scope, 126, /*->6320*/ // 2 children in Scope
    2864             : /*  6194*/            OPC_CheckPredicate, 27, // Predicate_truncstore
    2865             : /*  6196*/            OPC_Scope, 60, /*->6258*/ // 2 children in Scope
    2866             : /*  6198*/              OPC_CheckPredicate, 29, // Predicate_truncstorei8
    2867             : /*  6200*/              OPC_CheckPredicate, 17, // Predicate_truncstorei8_local
    2868             : /*  6202*/              OPC_CheckPatternPredicate, 10, // (true) && (Subtarget->getGeneration() == AMDGPUSubtarget::EVERGREEN ||Subtarget->getGeneration() == AMDGPUSubtarget::NORTHERN_ISLANDS)
    2869             : /*  6204*/              OPC_EmitMergeInputChains1_0,
    2870             : /*  6205*/              OPC_EmitInteger, MVT::i32, 0, 
    2871             : /*  6208*/              OPC_EmitInteger, MVT::i32, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/, 
    2872             : /*  6220*/              OPC_EmitInteger, MVT::i32, 0, 
    2873             : /*  6223*/              OPC_EmitInteger, MVT::i32, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/, 
    2874             : /*  6235*/              OPC_EmitInteger, MVT::i32, 1, 
    2875             : /*  6238*/              OPC_EmitRegister, MVT::i32, AMDGPU::PRED_SEL_OFF,
    2876             : /*  6241*/              OPC_EmitInteger, MVT::i32, 0, 
    2877             : /*  6244*/              OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::LDS_BYTE_WRITE), 0|OPFL_Chain|OPFL_MemRefs,
    2878             :                             9/*#Ops*/, 2, 3, 4, 1, 5, 6, 7, 8, 9, 
    2879             :                         // Src: (st i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0)<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei8>><<P:Predicate_truncstorei8_local>> - Complexity = 4
    2880             :                         // Dst: (LDS_BYTE_WRITE i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
    2881             : /*  6258*/            /*Scope*/ 60, /*->6319*/
    2882             : /*  6259*/              OPC_CheckPredicate, 28, // Predicate_truncstorei16
    2883             : /*  6261*/              OPC_CheckPredicate, 17, // Predicate_truncstorei16_local
    2884             : /*  6263*/              OPC_CheckPatternPredicate, 10, // (true) && (Subtarget->getGeneration() == AMDGPUSubtarget::EVERGREEN ||Subtarget->getGeneration() == AMDGPUSubtarget::NORTHERN_ISLANDS)
    2885             : /*  6265*/              OPC_EmitMergeInputChains1_0,
    2886             : /*  6266*/              OPC_EmitInteger, MVT::i32, 0, 
    2887             : /*  6269*/              OPC_EmitInteger, MVT::i32, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/, 
    2888             : /*  6281*/              OPC_EmitInteger, MVT::i32, 0, 
    2889             : /*  6284*/              OPC_EmitInteger, MVT::i32, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/, 
    2890             : /*  6296*/              OPC_EmitInteger, MVT::i32, 1, 
    2891             : /*  6299*/              OPC_EmitRegister, MVT::i32, AMDGPU::PRED_SEL_OFF,
    2892             : /*  6302*/              OPC_EmitInteger, MVT::i32, 0, 
    2893             : /*  6305*/              OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::LDS_SHORT_WRITE), 0|OPFL_Chain|OPFL_MemRefs,
    2894             :                             9/*#Ops*/, 2, 3, 4, 1, 5, 6, 7, 8, 9, 
    2895             :                         // Src: (st i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0)<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei16>><<P:Predicate_truncstorei16_local>> - Complexity = 4
    2896             :                         // Dst: (LDS_SHORT_WRITE i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
    2897             : /*  6319*/            0, /*End of Scope*/
    2898             : /*  6320*/          /*Scope*/ 32, /*->6353*/
    2899             : /*  6321*/            OPC_CheckPredicate, 26, // Predicate_store
    2900             : /*  6323*/            OPC_CheckPredicate, 30, // Predicate_store_global
    2901             : /*  6325*/            OPC_Scope, 10, /*->6337*/ // 2 children in Scope
    2902             : /*  6327*/              OPC_CheckPatternPredicate, 6, // (true) && (Subtarget->hasCaymanISA())
    2903             : /*  6329*/              OPC_EmitMergeInputChains1_0,
    2904             : /*  6330*/              OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::RAT_STORE_DWORD32), 0|OPFL_Chain|OPFL_MemRefs,
    2905             :                             2/*#Ops*/, 1, 2, 
    2906             :                         // Src: (st i32:{ *:[i32] }:$rw_gpr, i32:{ *:[i32] }:$index_gpr)<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_global>> - Complexity = 4
    2907             :                         // Dst: (RAT_STORE_DWORD32 i32:{ *:[i32] }:$rw_gpr, i32:{ *:[i32] }:$index_gpr)
    2908             : /*  6337*/            /*Scope*/ 14, /*->6352*/
    2909             : /*  6338*/              OPC_CheckPatternPredicate, 10, // (true) && (Subtarget->getGeneration() == AMDGPUSubtarget::EVERGREEN ||Subtarget->getGeneration() == AMDGPUSubtarget::NORTHERN_ISLANDS)
    2910             : /*  6340*/              OPC_EmitMergeInputChains1_0,
    2911             : /*  6341*/              OPC_EmitInteger, MVT::i32, 0, 
    2912             : /*  6344*/              OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::RAT_WRITE_CACHELESS_32_eg), 0|OPFL_Chain|OPFL_MemRefs,
    2913             :                             3/*#Ops*/, 1, 2, 3, 
    2914             :                         // Src: (st i32:{ *:[i32] }:$rw_gpr, i32:{ *:[i32] }:$index_gpr)<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_global>> - Complexity = 4
    2915             :                         // Dst: (RAT_WRITE_CACHELESS_32_eg i32:{ *:[i32] }:$rw_gpr, i32:{ *:[i32] }:$index_gpr)
    2916             : /*  6352*/            0, /*End of Scope*/
    2917             : /*  6353*/          0, /*End of Scope*/
    2918             : /*  6354*/        /*Scope*/ 52, /*->6407*/
    2919             : /*  6355*/          OPC_CheckPredicate, 27, // Predicate_truncstore
    2920             : /*  6357*/          OPC_Scope, 23, /*->6382*/ // 2 children in Scope
    2921             : /*  6359*/            OPC_CheckPredicate, 29, // Predicate_truncstorei8
    2922             : /*  6361*/            OPC_CheckPredicate, 34, // Predicate_truncstorei8_flat
    2923             : /*  6363*/            OPC_CheckPatternPredicate, 11, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2924             : /*  6365*/            OPC_CheckComplexPat, /*CP*/11, /*#*/2, // SelectFlatOffset<false>:$ #3 #4 #5
    2925             : /*  6368*/            OPC_EmitMergeInputChains1_0,
    2926             : /*  6369*/            OPC_EmitInteger, MVT::i1, 0, 
    2927             : /*  6372*/            OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::FLAT_STORE_BYTE), 0|OPFL_Chain|OPFL_MemRefs,
    2928             :                           5/*#Ops*/, 3, 1, 4, 6, 5, 
    2929             :                       // Src: (st i32:{ *:[i32] }:$data, (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei8>><<P:Predicate_truncstorei8_flat>> - Complexity = -3
    2930             :                       // Dst: (FLAT_STORE_BYTE ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
    2931             : /*  6382*/          /*Scope*/ 23, /*->6406*/
    2932             : /*  6383*/            OPC_CheckPredicate, 28, // Predicate_truncstorei16
    2933             : /*  6385*/            OPC_CheckPredicate, 34, // Predicate_truncstorei16_flat
    2934             : /*  6387*/            OPC_CheckPatternPredicate, 11, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2935             : /*  6389*/            OPC_CheckComplexPat, /*CP*/11, /*#*/2, // SelectFlatOffset<false>:$ #3 #4 #5
    2936             : /*  6392*/            OPC_EmitMergeInputChains1_0,
    2937             : /*  6393*/            OPC_EmitInteger, MVT::i1, 0, 
    2938             : /*  6396*/            OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::FLAT_STORE_SHORT), 0|OPFL_Chain|OPFL_MemRefs,
    2939             :                           5/*#Ops*/, 3, 1, 4, 6, 5, 
    2940             :                       // Src: (st i32:{ *:[i32] }:$data, (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei16>><<P:Predicate_truncstorei16_flat>> - Complexity = -3
    2941             :                       // Dst: (FLAT_STORE_SHORT ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
    2942             : /*  6406*/          0, /*End of Scope*/
    2943             : /*  6407*/        /*Scope*/ 23, /*->6431*/
    2944             : /*  6408*/          OPC_CheckPredicate, 26, // Predicate_store
    2945             : /*  6410*/          OPC_CheckPredicate, 34, // Predicate_store_flat
    2946             : /*  6412*/          OPC_CheckPatternPredicate, 11, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2947             : /*  6414*/          OPC_CheckComplexPat, /*CP*/11, /*#*/2, // SelectFlatOffset<false>:$ #3 #4 #5
    2948             : /*  6417*/          OPC_EmitMergeInputChains1_0,
    2949             : /*  6418*/          OPC_EmitInteger, MVT::i1, 0, 
    2950             : /*  6421*/          OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::FLAT_STORE_DWORD), 0|OPFL_Chain|OPFL_MemRefs,
    2951             :                         5/*#Ops*/, 3, 1, 4, 6, 5, 
    2952             :                     // Src: (st i32:{ *:[i32] }:$data, (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_flat>> - Complexity = -3
    2953             :                     // Dst: (FLAT_STORE_DWORD ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
    2954             : /*  6431*/        0, /*End of Scope*/
    2955             : /*  6432*/      /*Scope*/ 68, /*->6501*/
    2956             : /*  6433*/        OPC_CheckChild1Type, MVT::v2i32,
    2957             : /*  6435*/        OPC_RecordChild2, // #2 = $index_gpr
    2958             : /*  6436*/        OPC_Scope, 36, /*->6474*/ // 2 children in Scope
    2959             : /*  6438*/          OPC_CheckChild2Type, MVT::i32,
    2960             : /*  6440*/          OPC_CheckPredicate, 25, // Predicate_unindexedstore
    2961             : /*  6442*/          OPC_CheckPredicate, 26, // Predicate_store
    2962             : /*  6444*/          OPC_CheckPredicate, 30, // Predicate_store_global
    2963             : /*  6446*/          OPC_Scope, 10, /*->6458*/ // 2 children in Scope
    2964             : /*  6448*/            OPC_CheckPatternPredicate, 6, // (true) && (Subtarget->hasCaymanISA())
    2965             : /*  6450*/            OPC_EmitMergeInputChains1_0,
    2966             : /*  6451*/            OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::RAT_STORE_DWORD64), 0|OPFL_Chain|OPFL_MemRefs,
    2967             :                           2/*#Ops*/, 1, 2, 
    2968             :                       // Src: (st v2i32:{ *:[v2i32] }:$rw_gpr, i32:{ *:[i32] }:$index_gpr)<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_global>> - Complexity = 4
    2969             :                       // Dst: (RAT_STORE_DWORD64 v2i32:{ *:[v2i32] }:$rw_gpr, i32:{ *:[i32] }:$index_gpr)
    2970             : /*  6458*/          /*Scope*/ 14, /*->6473*/
    2971             : /*  6459*/            OPC_CheckPatternPredicate, 10, // (true) && (Subtarget->getGeneration() == AMDGPUSubtarget::EVERGREEN ||Subtarget->getGeneration() == AMDGPUSubtarget::NORTHERN_ISLANDS)
    2972             : /*  6461*/            OPC_EmitMergeInputChains1_0,
    2973             : /*  6462*/            OPC_EmitInteger, MVT::i32, 0, 
    2974             : /*  6465*/            OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::RAT_WRITE_CACHELESS_64_eg), 0|OPFL_Chain|OPFL_MemRefs,
    2975             :                           3/*#Ops*/, 1, 2, 3, 
    2976             :                       // Src: (st v2i32:{ *:[v2i32] }:$rw_gpr, i32:{ *:[i32] }:$index_gpr)<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_global>> - Complexity = 4
    2977             :                       // Dst: (RAT_WRITE_CACHELESS_64_eg v2i32:{ *:[v2i32] }:$rw_gpr, i32:{ *:[i32] }:$index_gpr)
    2978             : /*  6473*/          0, /*End of Scope*/
    2979             : /*  6474*/        /*Scope*/ 25, /*->6500*/
    2980             : /*  6475*/          OPC_CheckPredicate, 25, // Predicate_unindexedstore
    2981             : /*  6477*/          OPC_CheckPredicate, 26, // Predicate_store
    2982             : /*  6479*/          OPC_CheckPredicate, 34, // Predicate_store_flat
    2983             : /*  6481*/          OPC_CheckPatternPredicate, 11, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    2984             : /*  6483*/          OPC_CheckComplexPat, /*CP*/11, /*#*/2, // SelectFlatOffset<false>:$ #3 #4 #5
    2985             : /*  6486*/          OPC_EmitMergeInputChains1_0,
    2986             : /*  6487*/          OPC_EmitInteger, MVT::i1, 0, 
    2987             : /*  6490*/          OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::FLAT_STORE_DWORDX2), 0|OPFL_Chain|OPFL_MemRefs,
    2988             :                         5/*#Ops*/, 3, 1, 4, 6, 5, 
    2989             :                     // Src: (st v2i32:{ *:[v2i32] }:$data, (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_flat>> - Complexity = -3
    2990             :                     // Dst: (FLAT_STORE_DWORDX2 ?:{ *:[i64] }:$vaddr, ?:{ *:[v2i32] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
    2991             : /*  6500*/        0, /*End of Scope*/
    2992             : /*  6501*/      /*Scope*/ 68, /*->6570*/
    2993             : /*  6502*/        OPC_CheckChild1Type, MVT::v4i32,
    2994             : /*  6504*/        OPC_RecordChild2, // #2 = $index_gpr
    2995             : /*  6505*/        OPC_Scope, 36, /*->6543*/ // 2 children in Scope
    2996             : /*  6507*/          OPC_CheckChild2Type, MVT::i32,
    2997             : /*  6509*/          OPC_CheckPredicate, 25, // Predicate_unindexedstore
    2998             : /*  6511*/          OPC_CheckPredicate, 26, // Predicate_store
    2999             : /*  6513*/          OPC_CheckPredicate, 30, // Predicate_store_global
    3000             : /*  6515*/          OPC_Scope, 10, /*->6527*/ // 2 children in Scope
    3001             : /*  6517*/            OPC_CheckPatternPredicate, 6, // (true) && (Subtarget->hasCaymanISA())
    3002             : /*  6519*/            OPC_EmitMergeInputChains1_0,
    3003             : /*  6520*/            OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::RAT_STORE_DWORD128), 0|OPFL_Chain|OPFL_MemRefs,
    3004             :                           2/*#Ops*/, 1, 2, 
    3005             :                       // Src: (st v4i32:{ *:[v4i32] }:$rw_gpr, i32:{ *:[i32] }:$index_gpr)<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_global>> - Complexity = 4
    3006             :                       // Dst: (RAT_STORE_DWORD128 v4i32:{ *:[v4i32] }:$rw_gpr, i32:{ *:[i32] }:$index_gpr)
    3007             : /*  6527*/          /*Scope*/ 14, /*->6542*/
    3008             : /*  6528*/            OPC_CheckPatternPredicate, 10, // (true) && (Subtarget->getGeneration() == AMDGPUSubtarget::EVERGREEN ||Subtarget->getGeneration() == AMDGPUSubtarget::NORTHERN_ISLANDS)
    3009             : /*  6530*/            OPC_EmitMergeInputChains1_0,
    3010             : /*  6531*/            OPC_EmitInteger, MVT::i32, 0, 
    3011             : /*  6534*/            OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::RAT_WRITE_CACHELESS_128_eg), 0|OPFL_Chain|OPFL_MemRefs,
    3012             :                           3/*#Ops*/, 1, 2, 3, 
    3013             :                       // Src: (st v4i32:{ *:[v4i32] }:$rw_gpr, i32:{ *:[i32] }:$index_gpr)<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_global>> - Complexity = 4
    3014             :                       // Dst: (RAT_WRITE_CACHELESS_128_eg v4i32:{ *:[v4i32] }:$rw_gpr, i32:{ *:[i32] }:$index_gpr)
    3015             : /*  6542*/          0, /*End of Scope*/
    3016             : /*  6543*/        /*Scope*/ 25, /*->6569*/
    3017             : /*  6544*/          OPC_CheckPredicate, 25, // Predicate_unindexedstore
    3018             : /*  6546*/          OPC_CheckPredicate, 26, // Predicate_store
    3019             : /*  6548*/          OPC_CheckPredicate, 34, // Predicate_store_flat
    3020             : /*  6550*/          OPC_CheckPatternPredicate, 11, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    3021             : /*  6552*/          OPC_CheckComplexPat, /*CP*/11, /*#*/2, // SelectFlatOffset<false>:$ #3 #4 #5
    3022             : /*  6555*/          OPC_EmitMergeInputChains1_0,
    3023             : /*  6556*/          OPC_EmitInteger, MVT::i1, 0, 
    3024             : /*  6559*/          OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::FLAT_STORE_DWORDX4), 0|OPFL_Chain|OPFL_MemRefs,
    3025             :                         5/*#Ops*/, 3, 1, 4, 6, 5, 
    3026             :                     // Src: (st v4i32:{ *:[v4i32] }:$data, (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_flat>> - Complexity = -3
    3027             :                     // Dst: (FLAT_STORE_DWORDX4 ?:{ *:[i64] }:$vaddr, ?:{ *:[v4i32] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
    3028             : /*  6569*/        0, /*End of Scope*/
    3029             : /*  6570*/      /*Scope*/ 57, /*->6628*/
    3030             : /*  6571*/        OPC_CheckChild1Type, MVT::i16,
    3031             : /*  6573*/        OPC_RecordChild2, // #2 = $FLATOffset:vaddr:offset:slc
    3032             : /*  6574*/        OPC_CheckPredicate, 25, // Predicate_unindexedstore
    3033             : /*  6576*/        OPC_Scope, 25, /*->6603*/ // 2 children in Scope
    3034             : /*  6578*/          OPC_CheckPredicate, 27, // Predicate_truncstore
    3035             : /*  6580*/          OPC_CheckPredicate, 29, // Predicate_truncstorei8
    3036             : /*  6582*/          OPC_CheckPredicate, 34, // Predicate_truncstorei8_flat
    3037             : /*  6584*/          OPC_CheckPatternPredicate, 11, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    3038             : /*  6586*/          OPC_CheckComplexPat, /*CP*/11, /*#*/2, // SelectFlatOffset<false>:$ #3 #4 #5
    3039             : /*  6589*/          OPC_EmitMergeInputChains1_0,
    3040             : /*  6590*/          OPC_EmitInteger, MVT::i1, 0, 
    3041             : /*  6593*/          OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::FLAT_STORE_BYTE), 0|OPFL_Chain|OPFL_MemRefs,
    3042             :                         5/*#Ops*/, 3, 1, 4, 6, 5, 
    3043             :                     // Src: (st i16:{ *:[i16] }:$data, (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei8>><<P:Predicate_truncstorei8_flat>> - Complexity = -3
    3044             :                     // Dst: (FLAT_STORE_BYTE ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
    3045             : /*  6603*/        /*Scope*/ 23, /*->6627*/
    3046             : /*  6604*/          OPC_CheckPredicate, 26, // Predicate_store
    3047             : /*  6606*/          OPC_CheckPredicate, 34, // Predicate_store_flat
    3048             : /*  6608*/          OPC_CheckPatternPredicate, 11, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    3049             : /*  6610*/          OPC_CheckComplexPat, /*CP*/11, /*#*/2, // SelectFlatOffset<false>:$ #3 #4 #5
    3050             : /*  6613*/          OPC_EmitMergeInputChains1_0,
    3051             : /*  6614*/          OPC_EmitInteger, MVT::i1, 0, 
    3052             : /*  6617*/          OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::FLAT_STORE_SHORT), 0|OPFL_Chain|OPFL_MemRefs,
    3053             :                         5/*#Ops*/, 3, 1, 4, 6, 5, 
    3054             :                     // Src: (st i16:{ *:[i16] }:$data, (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_flat>> - Complexity = -3
    3055             :                     // Dst: (FLAT_STORE_SHORT ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
    3056             : /*  6627*/        0, /*End of Scope*/
    3057             : /*  6628*/      0, /*End of Scope*/
    3058             : /*  6629*/    0, /*End of Scope*/
    3059             : /*  6630*/  /*SwitchOpcode*/ 56|128,81|128,26/*436408*/, TARGET_VAL(ISD::INTRINSIC_W_CHAIN),// ->443043
    3060             : /*  6635*/    OPC_Scope, 32|128,2/*288*/, /*->6926*/ // 6 children in Scope
    3061             : /*  6638*/      OPC_RecordNode, // #0 = 'intrinsic_w_chain' chained node
    3062             : /*  6639*/      OPC_CheckChild1Integer, 81|128,53/*6865*/, 
    3063             : /*  6642*/      OPC_RecordChild2, // #1 = $rsrc
    3064             : /*  6643*/      OPC_CheckChild2Type, MVT::v4i32,
    3065             : /*  6645*/      OPC_Scope, 72, /*->6719*/ // 2 children in Scope
    3066             : /*  6647*/        OPC_MoveChild3,
    3067             : /*  6648*/        OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3068             : /*  6651*/        OPC_CheckType, MVT::i32,
    3069             : /*  6653*/        OPC_MoveParent,
    3070             : /*  6654*/        OPC_RecordChild4, // #2 = $soffset
    3071             : /*  6655*/        OPC_RecordChild5, // #3 = $offset
    3072             : /*  6656*/        OPC_MoveChild5,
    3073             : /*  6657*/        OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3074             : /*  6660*/        OPC_MoveParent,
    3075             : /*  6661*/        OPC_MoveChild6,
    3076             : /*  6662*/        OPC_CheckInteger, 0, 
    3077             : /*  6664*/        OPC_MoveParent,
    3078             : /*  6665*/        OPC_MoveChild7,
    3079             : /*  6666*/        OPC_CheckInteger, 0, 
    3080             : /*  6668*/        OPC_MoveParent,
    3081             : /*  6669*/        OPC_MoveChild, 8,
    3082             : /*  6671*/        OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3083             : /*  6674*/        OPC_RecordNode, // #4 = $glc
    3084             : /*  6675*/        OPC_MoveParent,
    3085             : /*  6676*/        OPC_MoveChild, 9,
    3086             : /*  6678*/        OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3087             : /*  6681*/        OPC_RecordNode, // #5 = $slc
    3088             : /*  6682*/        OPC_MoveParent,
    3089             : /*  6683*/        OPC_MoveChild, 10,
    3090             : /*  6685*/        OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3091             : /*  6688*/        OPC_RecordNode, // #6 = $tfe
    3092             : /*  6689*/        OPC_MoveParent,
    3093             : /*  6690*/        OPC_CheckType, MVT::i32,
    3094             : /*  6692*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    3095             : /*  6694*/        OPC_EmitMergeInputChains1_0,
    3096             : /*  6695*/        OPC_EmitNodeXForm, 0, 3, // as_i16imm
    3097             : /*  6698*/        OPC_EmitNodeXForm, 1, 4, // as_i1imm
    3098             : /*  6701*/        OPC_EmitNodeXForm, 1, 5, // as_i1imm
    3099             : /*  6704*/        OPC_EmitNodeXForm, 1, 6, // as_i1imm
    3100             : /*  6707*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORD_OFFSET), 0|OPFL_Chain,
    3101             :                       MVT::i32, 6/*#Ops*/, 1, 2, 7, 8, 9, 10, 
    3102             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 6865:{ *:[iPTR] }, v4i32:{ *:[v4i32] }:$rsrc, (imm:{ *:[i32] }), i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, 0:{ *:[i32] }, 0:{ *:[i32] }, (imm:{ *:[i32] }):$glc, (imm:{ *:[i32] }):$slc, (imm:{ *:[i32] }):$tfe) - Complexity = 33
    3103             :                   // Dst: (BUFFER_LOAD_DWORD_OFFSET:{ *:[i32] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$glc), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$tfe))
    3104             : /*  6719*/      /*Scope*/ 76|128,1/*204*/, /*->6925*/
    3105             : /*  6721*/        OPC_RecordChild3, // #2 = $vaddr
    3106             : /*  6722*/        OPC_Scope, 2|128,1/*130*/, /*->6855*/ // 2 children in Scope
    3107             : /*  6725*/          OPC_CheckChild3Type, MVT::i32,
    3108             : /*  6727*/          OPC_RecordChild4, // #3 = $soffset
    3109             : /*  6728*/          OPC_RecordChild5, // #4 = $offset
    3110             : /*  6729*/          OPC_MoveChild5,
    3111             : /*  6730*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3112             : /*  6733*/          OPC_MoveParent,
    3113             : /*  6734*/          OPC_MoveChild6,
    3114             : /*  6735*/          OPC_Scope, 58, /*->6795*/ // 2 children in Scope
    3115             : /*  6737*/            OPC_CheckInteger, 1, 
    3116             : /*  6739*/            OPC_MoveParent,
    3117             : /*  6740*/            OPC_MoveChild7,
    3118             : /*  6741*/            OPC_CheckInteger, 0, 
    3119             : /*  6743*/            OPC_MoveParent,
    3120             : /*  6744*/            OPC_MoveChild, 8,
    3121             : /*  6746*/            OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3122             : /*  6749*/            OPC_RecordNode, // #5 = $glc
    3123             : /*  6750*/            OPC_MoveParent,
    3124             : /*  6751*/            OPC_MoveChild, 9,
    3125             : /*  6753*/            OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3126             : /*  6756*/            OPC_RecordNode, // #6 = $slc
    3127             : /*  6757*/            OPC_MoveParent,
    3128             : /*  6758*/            OPC_MoveChild, 10,
    3129             : /*  6760*/            OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3130             : /*  6763*/            OPC_RecordNode, // #7 = $tfe
    3131             : /*  6764*/            OPC_MoveParent,
    3132             : /*  6765*/            OPC_CheckType, MVT::i32,
    3133             : /*  6767*/            OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    3134             : /*  6769*/            OPC_EmitMergeInputChains1_0,
    3135             : /*  6770*/            OPC_EmitNodeXForm, 0, 4, // as_i16imm
    3136             : /*  6773*/            OPC_EmitNodeXForm, 1, 5, // as_i1imm
    3137             : /*  6776*/            OPC_EmitNodeXForm, 1, 6, // as_i1imm
    3138             : /*  6779*/            OPC_EmitNodeXForm, 1, 7, // as_i1imm
    3139             : /*  6782*/            OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORD_OFFEN), 0|OPFL_Chain,
    3140             :                           MVT::i32, 7/*#Ops*/, 2, 1, 3, 8, 9, 10, 11, 
    3141             :                       // Src: (intrinsic_w_chain:{ *:[i32] } 6865:{ *:[iPTR] }, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, 1:{ *:[i32] }, 0:{ *:[i32] }, (imm:{ *:[i32] }):$glc, (imm:{ *:[i32] }):$slc, (imm:{ *:[i32] }):$tfe) - Complexity = 30
    3142             :                       // Dst: (BUFFER_LOAD_DWORD_OFFEN:{ *:[i32] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$glc), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$tfe))
    3143             : /*  6795*/          /*Scope*/ 58, /*->6854*/
    3144             : /*  6796*/            OPC_CheckInteger, 0, 
    3145             : /*  6798*/            OPC_MoveParent,
    3146             : /*  6799*/            OPC_MoveChild7,
    3147             : /*  6800*/            OPC_CheckInteger, 1, 
    3148             : /*  6802*/            OPC_MoveParent,
    3149             : /*  6803*/            OPC_MoveChild, 8,
    3150             : /*  6805*/            OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3151             : /*  6808*/            OPC_RecordNode, // #5 = $glc
    3152             : /*  6809*/            OPC_MoveParent,
    3153             : /*  6810*/            OPC_MoveChild, 9,
    3154             : /*  6812*/            OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3155             : /*  6815*/            OPC_RecordNode, // #6 = $slc
    3156             : /*  6816*/            OPC_MoveParent,
    3157             : /*  6817*/            OPC_MoveChild, 10,
    3158             : /*  6819*/            OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3159             : /*  6822*/            OPC_RecordNode, // #7 = $tfe
    3160             : /*  6823*/            OPC_MoveParent,
    3161             : /*  6824*/            OPC_CheckType, MVT::i32,
    3162             : /*  6826*/            OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    3163             : /*  6828*/            OPC_EmitMergeInputChains1_0,
    3164             : /*  6829*/            OPC_EmitNodeXForm, 0, 4, // as_i16imm
    3165             : /*  6832*/            OPC_EmitNodeXForm, 1, 5, // as_i1imm
    3166             : /*  6835*/            OPC_EmitNodeXForm, 1, 6, // as_i1imm
    3167             : /*  6838*/            OPC_EmitNodeXForm, 1, 7, // as_i1imm
    3168             : /*  6841*/            OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORD_IDXEN), 0|OPFL_Chain,
    3169             :                           MVT::i32, 7/*#Ops*/, 2, 1, 3, 8, 9, 10, 11, 
    3170             :                       // Src: (intrinsic_w_chain:{ *:[i32] } 6865:{ *:[iPTR] }, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, 0:{ *:[i32] }, 1:{ *:[i32] }, (imm:{ *:[i32] }):$glc, (imm:{ *:[i32] }):$slc, (imm:{ *:[i32] }):$tfe) - Complexity = 30
    3171             :                       // Dst: (BUFFER_LOAD_DWORD_IDXEN:{ *:[i32] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$glc), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$tfe))
    3172             : /*  6854*/          0, /*End of Scope*/
    3173             : /*  6855*/        /*Scope*/ 68, /*->6924*/
    3174             : /*  6856*/          OPC_CheckChild3Type, MVT::v2i32,
    3175             : /*  6858*/          OPC_RecordChild4, // #3 = $soffset
    3176             : /*  6859*/          OPC_RecordChild5, // #4 = $offset
    3177             : /*  6860*/          OPC_MoveChild5,
    3178             : /*  6861*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3179             : /*  6864*/          OPC_MoveParent,
    3180             : /*  6865*/          OPC_MoveChild6,
    3181             : /*  6866*/          OPC_CheckInteger, 1, 
    3182             : /*  6868*/          OPC_MoveParent,
    3183             : /*  6869*/          OPC_MoveChild7,
    3184             : /*  6870*/          OPC_CheckInteger, 1, 
    3185             : /*  6872*/          OPC_MoveParent,
    3186             : /*  6873*/          OPC_MoveChild, 8,
    3187             : /*  6875*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3188             : /*  6878*/          OPC_RecordNode, // #5 = $glc
    3189             : /*  6879*/          OPC_MoveParent,
    3190             : /*  6880*/          OPC_MoveChild, 9,
    3191             : /*  6882*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3192             : /*  6885*/          OPC_RecordNode, // #6 = $slc
    3193             : /*  6886*/          OPC_MoveParent,
    3194             : /*  6887*/          OPC_MoveChild, 10,
    3195             : /*  6889*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3196             : /*  6892*/          OPC_RecordNode, // #7 = $tfe
    3197             : /*  6893*/          OPC_MoveParent,
    3198             : /*  6894*/          OPC_CheckType, MVT::i32,
    3199             : /*  6896*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    3200             : /*  6898*/          OPC_EmitMergeInputChains1_0,
    3201             : /*  6899*/          OPC_EmitNodeXForm, 0, 4, // as_i16imm
    3202             : /*  6902*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    3203             : /*  6905*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    3204             : /*  6908*/          OPC_EmitNodeXForm, 1, 7, // as_i1imm
    3205             : /*  6911*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORD_BOTHEN), 0|OPFL_Chain,
    3206             :                         MVT::i32, 7/*#Ops*/, 2, 1, 3, 8, 9, 10, 11, 
    3207             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 6865:{ *:[iPTR] }, v4i32:{ *:[v4i32] }:$rsrc, v2i32:{ *:[v2i32] }:$vaddr, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, 1:{ *:[i32] }, 1:{ *:[i32] }, (imm:{ *:[i32] }):$glc, (imm:{ *:[i32] }):$slc, (imm:{ *:[i32] }):$tfe) - Complexity = 30
    3208             :                     // Dst: (BUFFER_LOAD_DWORD_BOTHEN:{ *:[i32] } ?:{ *:[v2i32] }:$vaddr, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$glc), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$tfe))
    3209             : /*  6924*/        0, /*End of Scope*/
    3210             : /*  6925*/      0, /*End of Scope*/
    3211             : /*  6926*/    /*Scope*/ 100|128,118/*15204*/, /*->22132*/
    3212             : /*  6928*/      OPC_RecordMemRef,
    3213             : /*  6929*/      OPC_RecordNode, // #0 = 'intrinsic_w_chain' chained node
    3214             : /*  6930*/      OPC_Scope, 77|128,1/*205*/, /*->7138*/ // 117 children in Scope
    3215             : /*  6933*/        OPC_CheckChild1Integer, 1|128,4/*513*/, 
    3216             : /*  6936*/        OPC_RecordChild2, // #1 = $vdata
    3217             : /*  6937*/        OPC_RecordChild3, // #2 = $addr
    3218             : /*  6938*/        OPC_Scope, 65, /*->7005*/ // 3 children in Scope
    3219             : /*  6940*/          OPC_CheckChild3Type, MVT::i32,
    3220             : /*  6942*/          OPC_RecordChild4, // #3 = $rsrc
    3221             : /*  6943*/          OPC_RecordChild5, // #4 = $r128
    3222             : /*  6944*/          OPC_MoveChild5,
    3223             : /*  6945*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3224             : /*  6948*/          OPC_MoveParent,
    3225             : /*  6949*/          OPC_RecordChild6, // #5 = $da
    3226             : /*  6950*/          OPC_MoveChild6,
    3227             : /*  6951*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3228             : /*  6954*/          OPC_MoveParent,
    3229             : /*  6955*/          OPC_RecordChild7, // #6 = $slc
    3230             : /*  6956*/          OPC_MoveChild7,
    3231             : /*  6957*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3232             : /*  6960*/          OPC_MoveParent,
    3233             : /*  6961*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    3234             : /*  6963*/          OPC_EmitMergeInputChains1_0,
    3235             : /*  6964*/          OPC_EmitInteger, MVT::i16, 1, 
    3236             : /*  6967*/          OPC_EmitInteger, MVT::i1, 1, 
    3237             : /*  6970*/          OPC_EmitInteger, MVT::i1, 1, 
    3238             : /*  6973*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    3239             : /*  6976*/          OPC_EmitNodeXForm, 1, 4, // as_i1imm
    3240             : /*  6979*/          OPC_EmitInteger, MVT::i1, 0, 
    3241             : /*  6982*/          OPC_EmitInteger, MVT::i1, 0, 
    3242             : /*  6985*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    3243             : /*  6988*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SWAP_V1_V1), 0|OPFL_Chain|OPFL_MemRefs,
    3244             :                         MVT::i32, 11/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11, 12, 13, 14, 
    3245             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 513:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    3246             :                     // Dst: (IMAGE_ATOMIC_SWAP_V1_V1:{ *:[i32] } ?:{ *:[i32] }:$vdata, ?:{ *:[i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da))
    3247             : /*  7005*/        /*Scope*/ 65, /*->7071*/
    3248             : /*  7006*/          OPC_CheckChild3Type, MVT::v2i32,
    3249             : /*  7008*/          OPC_RecordChild4, // #3 = $rsrc
    3250             : /*  7009*/          OPC_RecordChild5, // #4 = $r128
    3251             : /*  7010*/          OPC_MoveChild5,
    3252             : /*  7011*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3253             : /*  7014*/          OPC_MoveParent,
    3254             : /*  7015*/          OPC_RecordChild6, // #5 = $da
    3255             : /*  7016*/          OPC_MoveChild6,
    3256             : /*  7017*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3257             : /*  7020*/          OPC_MoveParent,
    3258             : /*  7021*/          OPC_RecordChild7, // #6 = $slc
    3259             : /*  7022*/          OPC_MoveChild7,
    3260             : /*  7023*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3261             : /*  7026*/          OPC_MoveParent,
    3262             : /*  7027*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    3263             : /*  7029*/          OPC_EmitMergeInputChains1_0,
    3264             : /*  7030*/          OPC_EmitInteger, MVT::i16, 1, 
    3265             : /*  7033*/          OPC_EmitInteger, MVT::i1, 1, 
    3266             : /*  7036*/          OPC_EmitInteger, MVT::i1, 1, 
    3267             : /*  7039*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    3268             : /*  7042*/          OPC_EmitNodeXForm, 1, 4, // as_i1imm
    3269             : /*  7045*/          OPC_EmitInteger, MVT::i1, 0, 
    3270             : /*  7048*/          OPC_EmitInteger, MVT::i1, 0, 
    3271             : /*  7051*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    3272             : /*  7054*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SWAP_V1_V2), 0|OPFL_Chain|OPFL_MemRefs,
    3273             :                         MVT::i32, 11/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11, 12, 13, 14, 
    3274             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 513:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, v2i32:{ *:[v2i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    3275             :                     // Dst: (IMAGE_ATOMIC_SWAP_V1_V2:{ *:[i32] } ?:{ *:[i32] }:$vdata, ?:{ *:[v2i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da))
    3276             : /*  7071*/        /*Scope*/ 65, /*->7137*/
    3277             : /*  7072*/          OPC_CheckChild3Type, MVT::v4i32,
    3278             : /*  7074*/          OPC_RecordChild4, // #3 = $rsrc
    3279             : /*  7075*/          OPC_RecordChild5, // #4 = $r128
    3280             : /*  7076*/          OPC_MoveChild5,
    3281             : /*  7077*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3282             : /*  7080*/          OPC_MoveParent,
    3283             : /*  7081*/          OPC_RecordChild6, // #5 = $da
    3284             : /*  7082*/          OPC_MoveChild6,
    3285             : /*  7083*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3286             : /*  7086*/          OPC_MoveParent,
    3287             : /*  7087*/          OPC_RecordChild7, // #6 = $slc
    3288             : /*  7088*/          OPC_MoveChild7,
    3289             : /*  7089*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3290             : /*  7092*/          OPC_MoveParent,
    3291             : /*  7093*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    3292             : /*  7095*/          OPC_EmitMergeInputChains1_0,
    3293             : /*  7096*/          OPC_EmitInteger, MVT::i16, 1, 
    3294             : /*  7099*/          OPC_EmitInteger, MVT::i1, 1, 
    3295             : /*  7102*/          OPC_EmitInteger, MVT::i1, 1, 
    3296             : /*  7105*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    3297             : /*  7108*/          OPC_EmitNodeXForm, 1, 4, // as_i1imm
    3298             : /*  7111*/          OPC_EmitInteger, MVT::i1, 0, 
    3299             : /*  7114*/          OPC_EmitInteger, MVT::i1, 0, 
    3300             : /*  7117*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    3301             : /*  7120*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SWAP_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    3302             :                         MVT::i32, 11/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11, 12, 13, 14, 
    3303             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 513:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, v4i32:{ *:[v4i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    3304             :                     // Dst: (IMAGE_ATOMIC_SWAP_V1_V4:{ *:[i32] } ?:{ *:[i32] }:$vdata, ?:{ *:[v4i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da))
    3305             : /*  7137*/        0, /*End of Scope*/
    3306             : /*  7138*/      /*Scope*/ 77|128,1/*205*/, /*->7345*/
    3307             : /*  7140*/        OPC_CheckChild1Integer, 48|128,3/*432*/, 
    3308             : /*  7143*/        OPC_RecordChild2, // #1 = $vdata
    3309             : /*  7144*/        OPC_RecordChild3, // #2 = $addr
    3310             : /*  7145*/        OPC_Scope, 65, /*->7212*/ // 3 children in Scope
    3311             : /*  7147*/          OPC_CheckChild3Type, MVT::i32,
    3312             : /*  7149*/          OPC_RecordChild4, // #3 = $rsrc
    3313             : /*  7150*/          OPC_RecordChild5, // #4 = $r128
    3314             : /*  7151*/          OPC_MoveChild5,
    3315             : /*  7152*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3316             : /*  7155*/          OPC_MoveParent,
    3317             : /*  7156*/          OPC_RecordChild6, // #5 = $da
    3318             : /*  7157*/          OPC_MoveChild6,
    3319             : /*  7158*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3320             : /*  7161*/          OPC_MoveParent,
    3321             : /*  7162*/          OPC_RecordChild7, // #6 = $slc
    3322             : /*  7163*/          OPC_MoveChild7,
    3323             : /*  7164*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3324             : /*  7167*/          OPC_MoveParent,
    3325             : /*  7168*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    3326             : /*  7170*/          OPC_EmitMergeInputChains1_0,
    3327             : /*  7171*/          OPC_EmitInteger, MVT::i16, 1, 
    3328             : /*  7174*/          OPC_EmitInteger, MVT::i1, 1, 
    3329             : /*  7177*/          OPC_EmitInteger, MVT::i1, 1, 
    3330             : /*  7180*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    3331             : /*  7183*/          OPC_EmitNodeXForm, 1, 4, // as_i1imm
    3332             : /*  7186*/          OPC_EmitInteger, MVT::i1, 0, 
    3333             : /*  7189*/          OPC_EmitInteger, MVT::i1, 0, 
    3334             : /*  7192*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    3335             : /*  7195*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_ADD_V1_V1), 0|OPFL_Chain|OPFL_MemRefs,
    3336             :                         MVT::i32, 11/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11, 12, 13, 14, 
    3337             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 432:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    3338             :                     // Dst: (IMAGE_ATOMIC_ADD_V1_V1:{ *:[i32] } ?:{ *:[i32] }:$vdata, ?:{ *:[i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da))
    3339             : /*  7212*/        /*Scope*/ 65, /*->7278*/
    3340             : /*  7213*/          OPC_CheckChild3Type, MVT::v2i32,
    3341             : /*  7215*/          OPC_RecordChild4, // #3 = $rsrc
    3342             : /*  7216*/          OPC_RecordChild5, // #4 = $r128
    3343             : /*  7217*/          OPC_MoveChild5,
    3344             : /*  7218*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3345             : /*  7221*/          OPC_MoveParent,
    3346             : /*  7222*/          OPC_RecordChild6, // #5 = $da
    3347             : /*  7223*/          OPC_MoveChild6,
    3348             : /*  7224*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3349             : /*  7227*/          OPC_MoveParent,
    3350             : /*  7228*/          OPC_RecordChild7, // #6 = $slc
    3351             : /*  7229*/          OPC_MoveChild7,
    3352             : /*  7230*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3353             : /*  7233*/          OPC_MoveParent,
    3354             : /*  7234*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    3355             : /*  7236*/          OPC_EmitMergeInputChains1_0,
    3356             : /*  7237*/          OPC_EmitInteger, MVT::i16, 1, 
    3357             : /*  7240*/          OPC_EmitInteger, MVT::i1, 1, 
    3358             : /*  7243*/          OPC_EmitInteger, MVT::i1, 1, 
    3359             : /*  7246*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    3360             : /*  7249*/          OPC_EmitNodeXForm, 1, 4, // as_i1imm
    3361             : /*  7252*/          OPC_EmitInteger, MVT::i1, 0, 
    3362             : /*  7255*/          OPC_EmitInteger, MVT::i1, 0, 
    3363             : /*  7258*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    3364             : /*  7261*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_ADD_V1_V2), 0|OPFL_Chain|OPFL_MemRefs,
    3365             :                         MVT::i32, 11/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11, 12, 13, 14, 
    3366             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 432:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, v2i32:{ *:[v2i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    3367             :                     // Dst: (IMAGE_ATOMIC_ADD_V1_V2:{ *:[i32] } ?:{ *:[i32] }:$vdata, ?:{ *:[v2i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da))
    3368             : /*  7278*/        /*Scope*/ 65, /*->7344*/
    3369             : /*  7279*/          OPC_CheckChild3Type, MVT::v4i32,
    3370             : /*  7281*/          OPC_RecordChild4, // #3 = $rsrc
    3371             : /*  7282*/          OPC_RecordChild5, // #4 = $r128
    3372             : /*  7283*/          OPC_MoveChild5,
    3373             : /*  7284*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3374             : /*  7287*/          OPC_MoveParent,
    3375             : /*  7288*/          OPC_RecordChild6, // #5 = $da
    3376             : /*  7289*/          OPC_MoveChild6,
    3377             : /*  7290*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3378             : /*  7293*/          OPC_MoveParent,
    3379             : /*  7294*/          OPC_RecordChild7, // #6 = $slc
    3380             : /*  7295*/          OPC_MoveChild7,
    3381             : /*  7296*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3382             : /*  7299*/          OPC_MoveParent,
    3383             : /*  7300*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    3384             : /*  7302*/          OPC_EmitMergeInputChains1_0,
    3385             : /*  7303*/          OPC_EmitInteger, MVT::i16, 1, 
    3386             : /*  7306*/          OPC_EmitInteger, MVT::i1, 1, 
    3387             : /*  7309*/          OPC_EmitInteger, MVT::i1, 1, 
    3388             : /*  7312*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    3389             : /*  7315*/          OPC_EmitNodeXForm, 1, 4, // as_i1imm
    3390             : /*  7318*/          OPC_EmitInteger, MVT::i1, 0, 
    3391             : /*  7321*/          OPC_EmitInteger, MVT::i1, 0, 
    3392             : /*  7324*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    3393             : /*  7327*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_ADD_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    3394             :                         MVT::i32, 11/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11, 12, 13, 14, 
    3395             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 432:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, v4i32:{ *:[v4i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    3396             :                     // Dst: (IMAGE_ATOMIC_ADD_V1_V4:{ *:[i32] } ?:{ *:[i32] }:$vdata, ?:{ *:[v4i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da))
    3397             : /*  7344*/        0, /*End of Scope*/
    3398             : /*  7345*/      /*Scope*/ 77|128,1/*205*/, /*->7552*/
    3399             : /*  7347*/        OPC_CheckChild1Integer, 120|128,3/*504*/, 
    3400             : /*  7350*/        OPC_RecordChild2, // #1 = $vdata
    3401             : /*  7351*/        OPC_RecordChild3, // #2 = $addr
    3402             : /*  7352*/        OPC_Scope, 65, /*->7419*/ // 3 children in Scope
    3403             : /*  7354*/          OPC_CheckChild3Type, MVT::i32,
    3404             : /*  7356*/          OPC_RecordChild4, // #3 = $rsrc
    3405             : /*  7357*/          OPC_RecordChild5, // #4 = $r128
    3406             : /*  7358*/          OPC_MoveChild5,
    3407             : /*  7359*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3408             : /*  7362*/          OPC_MoveParent,
    3409             : /*  7363*/          OPC_RecordChild6, // #5 = $da
    3410             : /*  7364*/          OPC_MoveChild6,
    3411             : /*  7365*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3412             : /*  7368*/          OPC_MoveParent,
    3413             : /*  7369*/          OPC_RecordChild7, // #6 = $slc
    3414             : /*  7370*/          OPC_MoveChild7,
    3415             : /*  7371*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3416             : /*  7374*/          OPC_MoveParent,
    3417             : /*  7375*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    3418             : /*  7377*/          OPC_EmitMergeInputChains1_0,
    3419             : /*  7378*/          OPC_EmitInteger, MVT::i16, 1, 
    3420             : /*  7381*/          OPC_EmitInteger, MVT::i1, 1, 
    3421             : /*  7384*/          OPC_EmitInteger, MVT::i1, 1, 
    3422             : /*  7387*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    3423             : /*  7390*/          OPC_EmitNodeXForm, 1, 4, // as_i1imm
    3424             : /*  7393*/          OPC_EmitInteger, MVT::i1, 0, 
    3425             : /*  7396*/          OPC_EmitInteger, MVT::i1, 0, 
    3426             : /*  7399*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    3427             : /*  7402*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SUB_V1_V1), 0|OPFL_Chain|OPFL_MemRefs,
    3428             :                         MVT::i32, 11/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11, 12, 13, 14, 
    3429             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 504:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    3430             :                     // Dst: (IMAGE_ATOMIC_SUB_V1_V1:{ *:[i32] } ?:{ *:[i32] }:$vdata, ?:{ *:[i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da))
    3431             : /*  7419*/        /*Scope*/ 65, /*->7485*/
    3432             : /*  7420*/          OPC_CheckChild3Type, MVT::v2i32,
    3433             : /*  7422*/          OPC_RecordChild4, // #3 = $rsrc
    3434             : /*  7423*/          OPC_RecordChild5, // #4 = $r128
    3435             : /*  7424*/          OPC_MoveChild5,
    3436             : /*  7425*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3437             : /*  7428*/          OPC_MoveParent,
    3438             : /*  7429*/          OPC_RecordChild6, // #5 = $da
    3439             : /*  7430*/          OPC_MoveChild6,
    3440             : /*  7431*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3441             : /*  7434*/          OPC_MoveParent,
    3442             : /*  7435*/          OPC_RecordChild7, // #6 = $slc
    3443             : /*  7436*/          OPC_MoveChild7,
    3444             : /*  7437*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3445             : /*  7440*/          OPC_MoveParent,
    3446             : /*  7441*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    3447             : /*  7443*/          OPC_EmitMergeInputChains1_0,
    3448             : /*  7444*/          OPC_EmitInteger, MVT::i16, 1, 
    3449             : /*  7447*/          OPC_EmitInteger, MVT::i1, 1, 
    3450             : /*  7450*/          OPC_EmitInteger, MVT::i1, 1, 
    3451             : /*  7453*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    3452             : /*  7456*/          OPC_EmitNodeXForm, 1, 4, // as_i1imm
    3453             : /*  7459*/          OPC_EmitInteger, MVT::i1, 0, 
    3454             : /*  7462*/          OPC_EmitInteger, MVT::i1, 0, 
    3455             : /*  7465*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    3456             : /*  7468*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SUB_V1_V2), 0|OPFL_Chain|OPFL_MemRefs,
    3457             :                         MVT::i32, 11/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11, 12, 13, 14, 
    3458             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 504:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, v2i32:{ *:[v2i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    3459             :                     // Dst: (IMAGE_ATOMIC_SUB_V1_V2:{ *:[i32] } ?:{ *:[i32] }:$vdata, ?:{ *:[v2i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da))
    3460             : /*  7485*/        /*Scope*/ 65, /*->7551*/
    3461             : /*  7486*/          OPC_CheckChild3Type, MVT::v4i32,
    3462             : /*  7488*/          OPC_RecordChild4, // #3 = $rsrc
    3463             : /*  7489*/          OPC_RecordChild5, // #4 = $r128
    3464             : /*  7490*/          OPC_MoveChild5,
    3465             : /*  7491*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3466             : /*  7494*/          OPC_MoveParent,
    3467             : /*  7495*/          OPC_RecordChild6, // #5 = $da
    3468             : /*  7496*/          OPC_MoveChild6,
    3469             : /*  7497*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3470             : /*  7500*/          OPC_MoveParent,
    3471             : /*  7501*/          OPC_RecordChild7, // #6 = $slc
    3472             : /*  7502*/          OPC_MoveChild7,
    3473             : /*  7503*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3474             : /*  7506*/          OPC_MoveParent,
    3475             : /*  7507*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    3476             : /*  7509*/          OPC_EmitMergeInputChains1_0,
    3477             : /*  7510*/          OPC_EmitInteger, MVT::i16, 1, 
    3478             : /*  7513*/          OPC_EmitInteger, MVT::i1, 1, 
    3479             : /*  7516*/          OPC_EmitInteger, MVT::i1, 1, 
    3480             : /*  7519*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    3481             : /*  7522*/          OPC_EmitNodeXForm, 1, 4, // as_i1imm
    3482             : /*  7525*/          OPC_EmitInteger, MVT::i1, 0, 
    3483             : /*  7528*/          OPC_EmitInteger, MVT::i1, 0, 
    3484             : /*  7531*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    3485             : /*  7534*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SUB_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    3486             :                         MVT::i32, 11/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11, 12, 13, 14, 
    3487             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 504:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, v4i32:{ *:[v4i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    3488             :                     // Dst: (IMAGE_ATOMIC_SUB_V1_V4:{ *:[i32] } ?:{ *:[i32] }:$vdata, ?:{ *:[v4i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da))
    3489             : /*  7551*/        0, /*End of Scope*/
    3490             : /*  7552*/      /*Scope*/ 77|128,1/*205*/, /*->7759*/
    3491             : /*  7554*/        OPC_CheckChild1Integer, 111|128,3/*495*/, 
    3492             : /*  7557*/        OPC_RecordChild2, // #1 = $vdata
    3493             : /*  7558*/        OPC_RecordChild3, // #2 = $addr
    3494             : /*  7559*/        OPC_Scope, 65, /*->7626*/ // 3 children in Scope
    3495             : /*  7561*/          OPC_CheckChild3Type, MVT::i32,
    3496             : /*  7563*/          OPC_RecordChild4, // #3 = $rsrc
    3497             : /*  7564*/          OPC_RecordChild5, // #4 = $r128
    3498             : /*  7565*/          OPC_MoveChild5,
    3499             : /*  7566*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3500             : /*  7569*/          OPC_MoveParent,
    3501             : /*  7570*/          OPC_RecordChild6, // #5 = $da
    3502             : /*  7571*/          OPC_MoveChild6,
    3503             : /*  7572*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3504             : /*  7575*/          OPC_MoveParent,
    3505             : /*  7576*/          OPC_RecordChild7, // #6 = $slc
    3506             : /*  7577*/          OPC_MoveChild7,
    3507             : /*  7578*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3508             : /*  7581*/          OPC_MoveParent,
    3509             : /*  7582*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    3510             : /*  7584*/          OPC_EmitMergeInputChains1_0,
    3511             : /*  7585*/          OPC_EmitInteger, MVT::i16, 1, 
    3512             : /*  7588*/          OPC_EmitInteger, MVT::i1, 1, 
    3513             : /*  7591*/          OPC_EmitInteger, MVT::i1, 1, 
    3514             : /*  7594*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    3515             : /*  7597*/          OPC_EmitNodeXForm, 1, 4, // as_i1imm
    3516             : /*  7600*/          OPC_EmitInteger, MVT::i1, 0, 
    3517             : /*  7603*/          OPC_EmitInteger, MVT::i1, 0, 
    3518             : /*  7606*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    3519             : /*  7609*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SMIN_V1_V1), 0|OPFL_Chain|OPFL_MemRefs,
    3520             :                         MVT::i32, 11/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11, 12, 13, 14, 
    3521             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 495:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    3522             :                     // Dst: (IMAGE_ATOMIC_SMIN_V1_V1:{ *:[i32] } ?:{ *:[i32] }:$vdata, ?:{ *:[i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da))
    3523             : /*  7626*/        /*Scope*/ 65, /*->7692*/
    3524             : /*  7627*/          OPC_CheckChild3Type, MVT::v2i32,
    3525             : /*  7629*/          OPC_RecordChild4, // #3 = $rsrc
    3526             : /*  7630*/          OPC_RecordChild5, // #4 = $r128
    3527             : /*  7631*/          OPC_MoveChild5,
    3528             : /*  7632*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3529             : /*  7635*/          OPC_MoveParent,
    3530             : /*  7636*/          OPC_RecordChild6, // #5 = $da
    3531             : /*  7637*/          OPC_MoveChild6,
    3532             : /*  7638*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3533             : /*  7641*/          OPC_MoveParent,
    3534             : /*  7642*/          OPC_RecordChild7, // #6 = $slc
    3535             : /*  7643*/          OPC_MoveChild7,
    3536             : /*  7644*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3537             : /*  7647*/          OPC_MoveParent,
    3538             : /*  7648*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    3539             : /*  7650*/          OPC_EmitMergeInputChains1_0,
    3540             : /*  7651*/          OPC_EmitInteger, MVT::i16, 1, 
    3541             : /*  7654*/          OPC_EmitInteger, MVT::i1, 1, 
    3542             : /*  7657*/          OPC_EmitInteger, MVT::i1, 1, 
    3543             : /*  7660*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    3544             : /*  7663*/          OPC_EmitNodeXForm, 1, 4, // as_i1imm
    3545             : /*  7666*/          OPC_EmitInteger, MVT::i1, 0, 
    3546             : /*  7669*/          OPC_EmitInteger, MVT::i1, 0, 
    3547             : /*  7672*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    3548             : /*  7675*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SMIN_V1_V2), 0|OPFL_Chain|OPFL_MemRefs,
    3549             :                         MVT::i32, 11/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11, 12, 13, 14, 
    3550             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 495:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, v2i32:{ *:[v2i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    3551             :                     // Dst: (IMAGE_ATOMIC_SMIN_V1_V2:{ *:[i32] } ?:{ *:[i32] }:$vdata, ?:{ *:[v2i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da))
    3552             : /*  7692*/        /*Scope*/ 65, /*->7758*/
    3553             : /*  7693*/          OPC_CheckChild3Type, MVT::v4i32,
    3554             : /*  7695*/          OPC_RecordChild4, // #3 = $rsrc
    3555             : /*  7696*/          OPC_RecordChild5, // #4 = $r128
    3556             : /*  7697*/          OPC_MoveChild5,
    3557             : /*  7698*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3558             : /*  7701*/          OPC_MoveParent,
    3559             : /*  7702*/          OPC_RecordChild6, // #5 = $da
    3560             : /*  7703*/          OPC_MoveChild6,
    3561             : /*  7704*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3562             : /*  7707*/          OPC_MoveParent,
    3563             : /*  7708*/          OPC_RecordChild7, // #6 = $slc
    3564             : /*  7709*/          OPC_MoveChild7,
    3565             : /*  7710*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3566             : /*  7713*/          OPC_MoveParent,
    3567             : /*  7714*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    3568             : /*  7716*/          OPC_EmitMergeInputChains1_0,
    3569             : /*  7717*/          OPC_EmitInteger, MVT::i16, 1, 
    3570             : /*  7720*/          OPC_EmitInteger, MVT::i1, 1, 
    3571             : /*  7723*/          OPC_EmitInteger, MVT::i1, 1, 
    3572             : /*  7726*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    3573             : /*  7729*/          OPC_EmitNodeXForm, 1, 4, // as_i1imm
    3574             : /*  7732*/          OPC_EmitInteger, MVT::i1, 0, 
    3575             : /*  7735*/          OPC_EmitInteger, MVT::i1, 0, 
    3576             : /*  7738*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    3577             : /*  7741*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SMIN_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    3578             :                         MVT::i32, 11/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11, 12, 13, 14, 
    3579             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 495:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, v4i32:{ *:[v4i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    3580             :                     // Dst: (IMAGE_ATOMIC_SMIN_V1_V4:{ *:[i32] } ?:{ *:[i32] }:$vdata, ?:{ *:[v4i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da))
    3581             : /*  7758*/        0, /*End of Scope*/
    3582             : /*  7759*/      /*Scope*/ 77|128,1/*205*/, /*->7966*/
    3583             : /*  7761*/        OPC_CheckChild1Integer, 19|128,4/*531*/, 
    3584             : /*  7764*/        OPC_RecordChild2, // #1 = $vdata
    3585             : /*  7765*/        OPC_RecordChild3, // #2 = $addr
    3586             : /*  7766*/        OPC_Scope, 65, /*->7833*/ // 3 children in Scope
    3587             : /*  7768*/          OPC_CheckChild3Type, MVT::i32,
    3588             : /*  7770*/          OPC_RecordChild4, // #3 = $rsrc
    3589             : /*  7771*/          OPC_RecordChild5, // #4 = $r128
    3590             : /*  7772*/          OPC_MoveChild5,
    3591             : /*  7773*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3592             : /*  7776*/          OPC_MoveParent,
    3593             : /*  7777*/          OPC_RecordChild6, // #5 = $da
    3594             : /*  7778*/          OPC_MoveChild6,
    3595             : /*  7779*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3596             : /*  7782*/          OPC_MoveParent,
    3597             : /*  7783*/          OPC_RecordChild7, // #6 = $slc
    3598             : /*  7784*/          OPC_MoveChild7,
    3599             : /*  7785*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3600             : /*  7788*/          OPC_MoveParent,
    3601             : /*  7789*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    3602             : /*  7791*/          OPC_EmitMergeInputChains1_0,
    3603             : /*  7792*/          OPC_EmitInteger, MVT::i16, 1, 
    3604             : /*  7795*/          OPC_EmitInteger, MVT::i1, 1, 
    3605             : /*  7798*/          OPC_EmitInteger, MVT::i1, 1, 
    3606             : /*  7801*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    3607             : /*  7804*/          OPC_EmitNodeXForm, 1, 4, // as_i1imm
    3608             : /*  7807*/          OPC_EmitInteger, MVT::i1, 0, 
    3609             : /*  7810*/          OPC_EmitInteger, MVT::i1, 0, 
    3610             : /*  7813*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    3611             : /*  7816*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_UMIN_V1_V1), 0|OPFL_Chain|OPFL_MemRefs,
    3612             :                         MVT::i32, 11/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11, 12, 13, 14, 
    3613             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 531:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    3614             :                     // Dst: (IMAGE_ATOMIC_UMIN_V1_V1:{ *:[i32] } ?:{ *:[i32] }:$vdata, ?:{ *:[i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da))
    3615             : /*  7833*/        /*Scope*/ 65, /*->7899*/
    3616             : /*  7834*/          OPC_CheckChild3Type, MVT::v2i32,
    3617             : /*  7836*/          OPC_RecordChild4, // #3 = $rsrc
    3618             : /*  7837*/          OPC_RecordChild5, // #4 = $r128
    3619             : /*  7838*/          OPC_MoveChild5,
    3620             : /*  7839*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3621             : /*  7842*/          OPC_MoveParent,
    3622             : /*  7843*/          OPC_RecordChild6, // #5 = $da
    3623             : /*  7844*/          OPC_MoveChild6,
    3624             : /*  7845*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3625             : /*  7848*/          OPC_MoveParent,
    3626             : /*  7849*/          OPC_RecordChild7, // #6 = $slc
    3627             : /*  7850*/          OPC_MoveChild7,
    3628             : /*  7851*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3629             : /*  7854*/          OPC_MoveParent,
    3630             : /*  7855*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    3631             : /*  7857*/          OPC_EmitMergeInputChains1_0,
    3632             : /*  7858*/          OPC_EmitInteger, MVT::i16, 1, 
    3633             : /*  7861*/          OPC_EmitInteger, MVT::i1, 1, 
    3634             : /*  7864*/          OPC_EmitInteger, MVT::i1, 1, 
    3635             : /*  7867*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    3636             : /*  7870*/          OPC_EmitNodeXForm, 1, 4, // as_i1imm
    3637             : /*  7873*/          OPC_EmitInteger, MVT::i1, 0, 
    3638             : /*  7876*/          OPC_EmitInteger, MVT::i1, 0, 
    3639             : /*  7879*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    3640             : /*  7882*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_UMIN_V1_V2), 0|OPFL_Chain|OPFL_MemRefs,
    3641             :                         MVT::i32, 11/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11, 12, 13, 14, 
    3642             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 531:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, v2i32:{ *:[v2i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    3643             :                     // Dst: (IMAGE_ATOMIC_UMIN_V1_V2:{ *:[i32] } ?:{ *:[i32] }:$vdata, ?:{ *:[v2i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da))
    3644             : /*  7899*/        /*Scope*/ 65, /*->7965*/
    3645             : /*  7900*/          OPC_CheckChild3Type, MVT::v4i32,
    3646             : /*  7902*/          OPC_RecordChild4, // #3 = $rsrc
    3647             : /*  7903*/          OPC_RecordChild5, // #4 = $r128
    3648             : /*  7904*/          OPC_MoveChild5,
    3649             : /*  7905*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3650             : /*  7908*/          OPC_MoveParent,
    3651             : /*  7909*/          OPC_RecordChild6, // #5 = $da
    3652             : /*  7910*/          OPC_MoveChild6,
    3653             : /*  7911*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3654             : /*  7914*/          OPC_MoveParent,
    3655             : /*  7915*/          OPC_RecordChild7, // #6 = $slc
    3656             : /*  7916*/          OPC_MoveChild7,
    3657             : /*  7917*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3658             : /*  7920*/          OPC_MoveParent,
    3659             : /*  7921*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    3660             : /*  7923*/          OPC_EmitMergeInputChains1_0,
    3661             : /*  7924*/          OPC_EmitInteger, MVT::i16, 1, 
    3662             : /*  7927*/          OPC_EmitInteger, MVT::i1, 1, 
    3663             : /*  7930*/          OPC_EmitInteger, MVT::i1, 1, 
    3664             : /*  7933*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    3665             : /*  7936*/          OPC_EmitNodeXForm, 1, 4, // as_i1imm
    3666             : /*  7939*/          OPC_EmitInteger, MVT::i1, 0, 
    3667             : /*  7942*/          OPC_EmitInteger, MVT::i1, 0, 
    3668             : /*  7945*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    3669             : /*  7948*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_UMIN_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    3670             :                         MVT::i32, 11/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11, 12, 13, 14, 
    3671             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 531:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, v4i32:{ *:[v4i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    3672             :                     // Dst: (IMAGE_ATOMIC_UMIN_V1_V4:{ *:[i32] } ?:{ *:[i32] }:$vdata, ?:{ *:[v4i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da))
    3673             : /*  7965*/        0, /*End of Scope*/
    3674             : /*  7966*/      /*Scope*/ 77|128,1/*205*/, /*->8173*/
    3675             : /*  7968*/        OPC_CheckChild1Integer, 102|128,3/*486*/, 
    3676             : /*  7971*/        OPC_RecordChild2, // #1 = $vdata
    3677             : /*  7972*/        OPC_RecordChild3, // #2 = $addr
    3678             : /*  7973*/        OPC_Scope, 65, /*->8040*/ // 3 children in Scope
    3679             : /*  7975*/          OPC_CheckChild3Type, MVT::i32,
    3680             : /*  7977*/          OPC_RecordChild4, // #3 = $rsrc
    3681             : /*  7978*/          OPC_RecordChild5, // #4 = $r128
    3682             : /*  7979*/          OPC_MoveChild5,
    3683             : /*  7980*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3684             : /*  7983*/          OPC_MoveParent,
    3685             : /*  7984*/          OPC_RecordChild6, // #5 = $da
    3686             : /*  7985*/          OPC_MoveChild6,
    3687             : /*  7986*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3688             : /*  7989*/          OPC_MoveParent,
    3689             : /*  7990*/          OPC_RecordChild7, // #6 = $slc
    3690             : /*  7991*/          OPC_MoveChild7,
    3691             : /*  7992*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3692             : /*  7995*/          OPC_MoveParent,
    3693             : /*  7996*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    3694             : /*  7998*/          OPC_EmitMergeInputChains1_0,
    3695             : /*  7999*/          OPC_EmitInteger, MVT::i16, 1, 
    3696             : /*  8002*/          OPC_EmitInteger, MVT::i1, 1, 
    3697             : /*  8005*/          OPC_EmitInteger, MVT::i1, 1, 
    3698             : /*  8008*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    3699             : /*  8011*/          OPC_EmitNodeXForm, 1, 4, // as_i1imm
    3700             : /*  8014*/          OPC_EmitInteger, MVT::i1, 0, 
    3701             : /*  8017*/          OPC_EmitInteger, MVT::i1, 0, 
    3702             : /*  8020*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    3703             : /*  8023*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SMAX_V1_V1), 0|OPFL_Chain|OPFL_MemRefs,
    3704             :                         MVT::i32, 11/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11, 12, 13, 14, 
    3705             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 486:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    3706             :                     // Dst: (IMAGE_ATOMIC_SMAX_V1_V1:{ *:[i32] } ?:{ *:[i32] }:$vdata, ?:{ *:[i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da))
    3707             : /*  8040*/        /*Scope*/ 65, /*->8106*/
    3708             : /*  8041*/          OPC_CheckChild3Type, MVT::v2i32,
    3709             : /*  8043*/          OPC_RecordChild4, // #3 = $rsrc
    3710             : /*  8044*/          OPC_RecordChild5, // #4 = $r128
    3711             : /*  8045*/          OPC_MoveChild5,
    3712             : /*  8046*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3713             : /*  8049*/          OPC_MoveParent,
    3714             : /*  8050*/          OPC_RecordChild6, // #5 = $da
    3715             : /*  8051*/          OPC_MoveChild6,
    3716             : /*  8052*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3717             : /*  8055*/          OPC_MoveParent,
    3718             : /*  8056*/          OPC_RecordChild7, // #6 = $slc
    3719             : /*  8057*/          OPC_MoveChild7,
    3720             : /*  8058*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3721             : /*  8061*/          OPC_MoveParent,
    3722             : /*  8062*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    3723             : /*  8064*/          OPC_EmitMergeInputChains1_0,
    3724             : /*  8065*/          OPC_EmitInteger, MVT::i16, 1, 
    3725             : /*  8068*/          OPC_EmitInteger, MVT::i1, 1, 
    3726             : /*  8071*/          OPC_EmitInteger, MVT::i1, 1, 
    3727             : /*  8074*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    3728             : /*  8077*/          OPC_EmitNodeXForm, 1, 4, // as_i1imm
    3729             : /*  8080*/          OPC_EmitInteger, MVT::i1, 0, 
    3730             : /*  8083*/          OPC_EmitInteger, MVT::i1, 0, 
    3731             : /*  8086*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    3732             : /*  8089*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SMAX_V1_V2), 0|OPFL_Chain|OPFL_MemRefs,
    3733             :                         MVT::i32, 11/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11, 12, 13, 14, 
    3734             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 486:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, v2i32:{ *:[v2i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    3735             :                     // Dst: (IMAGE_ATOMIC_SMAX_V1_V2:{ *:[i32] } ?:{ *:[i32] }:$vdata, ?:{ *:[v2i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da))
    3736             : /*  8106*/        /*Scope*/ 65, /*->8172*/
    3737             : /*  8107*/          OPC_CheckChild3Type, MVT::v4i32,
    3738             : /*  8109*/          OPC_RecordChild4, // #3 = $rsrc
    3739             : /*  8110*/          OPC_RecordChild5, // #4 = $r128
    3740             : /*  8111*/          OPC_MoveChild5,
    3741             : /*  8112*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3742             : /*  8115*/          OPC_MoveParent,
    3743             : /*  8116*/          OPC_RecordChild6, // #5 = $da
    3744             : /*  8117*/          OPC_MoveChild6,
    3745             : /*  8118*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3746             : /*  8121*/          OPC_MoveParent,
    3747             : /*  8122*/          OPC_RecordChild7, // #6 = $slc
    3748             : /*  8123*/          OPC_MoveChild7,
    3749             : /*  8124*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3750             : /*  8127*/          OPC_MoveParent,
    3751             : /*  8128*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    3752             : /*  8130*/          OPC_EmitMergeInputChains1_0,
    3753             : /*  8131*/          OPC_EmitInteger, MVT::i16, 1, 
    3754             : /*  8134*/          OPC_EmitInteger, MVT::i1, 1, 
    3755             : /*  8137*/          OPC_EmitInteger, MVT::i1, 1, 
    3756             : /*  8140*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    3757             : /*  8143*/          OPC_EmitNodeXForm, 1, 4, // as_i1imm
    3758             : /*  8146*/          OPC_EmitInteger, MVT::i1, 0, 
    3759             : /*  8149*/          OPC_EmitInteger, MVT::i1, 0, 
    3760             : /*  8152*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    3761             : /*  8155*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SMAX_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    3762             :                         MVT::i32, 11/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11, 12, 13, 14, 
    3763             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 486:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, v4i32:{ *:[v4i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    3764             :                     // Dst: (IMAGE_ATOMIC_SMAX_V1_V4:{ *:[i32] } ?:{ *:[i32] }:$vdata, ?:{ *:[v4i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da))
    3765             : /*  8172*/        0, /*End of Scope*/
    3766             : /*  8173*/      /*Scope*/ 77|128,1/*205*/, /*->8380*/
    3767             : /*  8175*/        OPC_CheckChild1Integer, 10|128,4/*522*/, 
    3768             : /*  8178*/        OPC_RecordChild2, // #1 = $vdata
    3769             : /*  8179*/        OPC_RecordChild3, // #2 = $addr
    3770             : /*  8180*/        OPC_Scope, 65, /*->8247*/ // 3 children in Scope
    3771             : /*  8182*/          OPC_CheckChild3Type, MVT::i32,
    3772             : /*  8184*/          OPC_RecordChild4, // #3 = $rsrc
    3773             : /*  8185*/          OPC_RecordChild5, // #4 = $r128
    3774             : /*  8186*/          OPC_MoveChild5,
    3775             : /*  8187*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3776             : /*  8190*/          OPC_MoveParent,
    3777             : /*  8191*/          OPC_RecordChild6, // #5 = $da
    3778             : /*  8192*/          OPC_MoveChild6,
    3779             : /*  8193*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3780             : /*  8196*/          OPC_MoveParent,
    3781             : /*  8197*/          OPC_RecordChild7, // #6 = $slc
    3782             : /*  8198*/          OPC_MoveChild7,
    3783             : /*  8199*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3784             : /*  8202*/          OPC_MoveParent,
    3785             : /*  8203*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    3786             : /*  8205*/          OPC_EmitMergeInputChains1_0,
    3787             : /*  8206*/          OPC_EmitInteger, MVT::i16, 1, 
    3788             : /*  8209*/          OPC_EmitInteger, MVT::i1, 1, 
    3789             : /*  8212*/          OPC_EmitInteger, MVT::i1, 1, 
    3790             : /*  8215*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    3791             : /*  8218*/          OPC_EmitNodeXForm, 1, 4, // as_i1imm
    3792             : /*  8221*/          OPC_EmitInteger, MVT::i1, 0, 
    3793             : /*  8224*/          OPC_EmitInteger, MVT::i1, 0, 
    3794             : /*  8227*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    3795             : /*  8230*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_UMAX_V1_V1), 0|OPFL_Chain|OPFL_MemRefs,
    3796             :                         MVT::i32, 11/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11, 12, 13, 14, 
    3797             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 522:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    3798             :                     // Dst: (IMAGE_ATOMIC_UMAX_V1_V1:{ *:[i32] } ?:{ *:[i32] }:$vdata, ?:{ *:[i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da))
    3799             : /*  8247*/        /*Scope*/ 65, /*->8313*/
    3800             : /*  8248*/          OPC_CheckChild3Type, MVT::v2i32,
    3801             : /*  8250*/          OPC_RecordChild4, // #3 = $rsrc
    3802             : /*  8251*/          OPC_RecordChild5, // #4 = $r128
    3803             : /*  8252*/          OPC_MoveChild5,
    3804             : /*  8253*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3805             : /*  8256*/          OPC_MoveParent,
    3806             : /*  8257*/          OPC_RecordChild6, // #5 = $da
    3807             : /*  8258*/          OPC_MoveChild6,
    3808             : /*  8259*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3809             : /*  8262*/          OPC_MoveParent,
    3810             : /*  8263*/          OPC_RecordChild7, // #6 = $slc
    3811             : /*  8264*/          OPC_MoveChild7,
    3812             : /*  8265*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3813             : /*  8268*/          OPC_MoveParent,
    3814             : /*  8269*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    3815             : /*  8271*/          OPC_EmitMergeInputChains1_0,
    3816             : /*  8272*/          OPC_EmitInteger, MVT::i16, 1, 
    3817             : /*  8275*/          OPC_EmitInteger, MVT::i1, 1, 
    3818             : /*  8278*/          OPC_EmitInteger, MVT::i1, 1, 
    3819             : /*  8281*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    3820             : /*  8284*/          OPC_EmitNodeXForm, 1, 4, // as_i1imm
    3821             : /*  8287*/          OPC_EmitInteger, MVT::i1, 0, 
    3822             : /*  8290*/          OPC_EmitInteger, MVT::i1, 0, 
    3823             : /*  8293*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    3824             : /*  8296*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_UMAX_V1_V2), 0|OPFL_Chain|OPFL_MemRefs,
    3825             :                         MVT::i32, 11/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11, 12, 13, 14, 
    3826             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 522:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, v2i32:{ *:[v2i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    3827             :                     // Dst: (IMAGE_ATOMIC_UMAX_V1_V2:{ *:[i32] } ?:{ *:[i32] }:$vdata, ?:{ *:[v2i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da))
    3828             : /*  8313*/        /*Scope*/ 65, /*->8379*/
    3829             : /*  8314*/          OPC_CheckChild3Type, MVT::v4i32,
    3830             : /*  8316*/          OPC_RecordChild4, // #3 = $rsrc
    3831             : /*  8317*/          OPC_RecordChild5, // #4 = $r128
    3832             : /*  8318*/          OPC_MoveChild5,
    3833             : /*  8319*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3834             : /*  8322*/          OPC_MoveParent,
    3835             : /*  8323*/          OPC_RecordChild6, // #5 = $da
    3836             : /*  8324*/          OPC_MoveChild6,
    3837             : /*  8325*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3838             : /*  8328*/          OPC_MoveParent,
    3839             : /*  8329*/          OPC_RecordChild7, // #6 = $slc
    3840             : /*  8330*/          OPC_MoveChild7,
    3841             : /*  8331*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3842             : /*  8334*/          OPC_MoveParent,
    3843             : /*  8335*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    3844             : /*  8337*/          OPC_EmitMergeInputChains1_0,
    3845             : /*  8338*/          OPC_EmitInteger, MVT::i16, 1, 
    3846             : /*  8341*/          OPC_EmitInteger, MVT::i1, 1, 
    3847             : /*  8344*/          OPC_EmitInteger, MVT::i1, 1, 
    3848             : /*  8347*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    3849             : /*  8350*/          OPC_EmitNodeXForm, 1, 4, // as_i1imm
    3850             : /*  8353*/          OPC_EmitInteger, MVT::i1, 0, 
    3851             : /*  8356*/          OPC_EmitInteger, MVT::i1, 0, 
    3852             : /*  8359*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    3853             : /*  8362*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_UMAX_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    3854             :                         MVT::i32, 11/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11, 12, 13, 14, 
    3855             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 522:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, v4i32:{ *:[v4i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    3856             :                     // Dst: (IMAGE_ATOMIC_UMAX_V1_V4:{ *:[i32] } ?:{ *:[i32] }:$vdata, ?:{ *:[v4i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da))
    3857             : /*  8379*/        0, /*End of Scope*/
    3858             : /*  8380*/      /*Scope*/ 77|128,1/*205*/, /*->8587*/
    3859             : /*  8382*/        OPC_CheckChild1Integer, 57|128,3/*441*/, 
    3860             : /*  8385*/        OPC_RecordChild2, // #1 = $vdata
    3861             : /*  8386*/        OPC_RecordChild3, // #2 = $addr
    3862             : /*  8387*/        OPC_Scope, 65, /*->8454*/ // 3 children in Scope
    3863             : /*  8389*/          OPC_CheckChild3Type, MVT::i32,
    3864             : /*  8391*/          OPC_RecordChild4, // #3 = $rsrc
    3865             : /*  8392*/          OPC_RecordChild5, // #4 = $r128
    3866             : /*  8393*/          OPC_MoveChild5,
    3867             : /*  8394*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3868             : /*  8397*/          OPC_MoveParent,
    3869             : /*  8398*/          OPC_RecordChild6, // #5 = $da
    3870             : /*  8399*/          OPC_MoveChild6,
    3871             : /*  8400*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3872             : /*  8403*/          OPC_MoveParent,
    3873             : /*  8404*/          OPC_RecordChild7, // #6 = $slc
    3874             : /*  8405*/          OPC_MoveChild7,
    3875             : /*  8406*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3876             : /*  8409*/          OPC_MoveParent,
    3877             : /*  8410*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    3878             : /*  8412*/          OPC_EmitMergeInputChains1_0,
    3879             : /*  8413*/          OPC_EmitInteger, MVT::i16, 1, 
    3880             : /*  8416*/          OPC_EmitInteger, MVT::i1, 1, 
    3881             : /*  8419*/          OPC_EmitInteger, MVT::i1, 1, 
    3882             : /*  8422*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    3883             : /*  8425*/          OPC_EmitNodeXForm, 1, 4, // as_i1imm
    3884             : /*  8428*/          OPC_EmitInteger, MVT::i1, 0, 
    3885             : /*  8431*/          OPC_EmitInteger, MVT::i1, 0, 
    3886             : /*  8434*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    3887             : /*  8437*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_AND_V1_V1), 0|OPFL_Chain|OPFL_MemRefs,
    3888             :                         MVT::i32, 11/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11, 12, 13, 14, 
    3889             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 441:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    3890             :                     // Dst: (IMAGE_ATOMIC_AND_V1_V1:{ *:[i32] } ?:{ *:[i32] }:$vdata, ?:{ *:[i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da))
    3891             : /*  8454*/        /*Scope*/ 65, /*->8520*/
    3892             : /*  8455*/          OPC_CheckChild3Type, MVT::v2i32,
    3893             : /*  8457*/          OPC_RecordChild4, // #3 = $rsrc
    3894             : /*  8458*/          OPC_RecordChild5, // #4 = $r128
    3895             : /*  8459*/          OPC_MoveChild5,
    3896             : /*  8460*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3897             : /*  8463*/          OPC_MoveParent,
    3898             : /*  8464*/          OPC_RecordChild6, // #5 = $da
    3899             : /*  8465*/          OPC_MoveChild6,
    3900             : /*  8466*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3901             : /*  8469*/          OPC_MoveParent,
    3902             : /*  8470*/          OPC_RecordChild7, // #6 = $slc
    3903             : /*  8471*/          OPC_MoveChild7,
    3904             : /*  8472*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3905             : /*  8475*/          OPC_MoveParent,
    3906             : /*  8476*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    3907             : /*  8478*/          OPC_EmitMergeInputChains1_0,
    3908             : /*  8479*/          OPC_EmitInteger, MVT::i16, 1, 
    3909             : /*  8482*/          OPC_EmitInteger, MVT::i1, 1, 
    3910             : /*  8485*/          OPC_EmitInteger, MVT::i1, 1, 
    3911             : /*  8488*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    3912             : /*  8491*/          OPC_EmitNodeXForm, 1, 4, // as_i1imm
    3913             : /*  8494*/          OPC_EmitInteger, MVT::i1, 0, 
    3914             : /*  8497*/          OPC_EmitInteger, MVT::i1, 0, 
    3915             : /*  8500*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    3916             : /*  8503*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_AND_V1_V2), 0|OPFL_Chain|OPFL_MemRefs,
    3917             :                         MVT::i32, 11/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11, 12, 13, 14, 
    3918             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 441:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, v2i32:{ *:[v2i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    3919             :                     // Dst: (IMAGE_ATOMIC_AND_V1_V2:{ *:[i32] } ?:{ *:[i32] }:$vdata, ?:{ *:[v2i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da))
    3920             : /*  8520*/        /*Scope*/ 65, /*->8586*/
    3921             : /*  8521*/          OPC_CheckChild3Type, MVT::v4i32,
    3922             : /*  8523*/          OPC_RecordChild4, // #3 = $rsrc
    3923             : /*  8524*/          OPC_RecordChild5, // #4 = $r128
    3924             : /*  8525*/          OPC_MoveChild5,
    3925             : /*  8526*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3926             : /*  8529*/          OPC_MoveParent,
    3927             : /*  8530*/          OPC_RecordChild6, // #5 = $da
    3928             : /*  8531*/          OPC_MoveChild6,
    3929             : /*  8532*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3930             : /*  8535*/          OPC_MoveParent,
    3931             : /*  8536*/          OPC_RecordChild7, // #6 = $slc
    3932             : /*  8537*/          OPC_MoveChild7,
    3933             : /*  8538*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3934             : /*  8541*/          OPC_MoveParent,
    3935             : /*  8542*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    3936             : /*  8544*/          OPC_EmitMergeInputChains1_0,
    3937             : /*  8545*/          OPC_EmitInteger, MVT::i16, 1, 
    3938             : /*  8548*/          OPC_EmitInteger, MVT::i1, 1, 
    3939             : /*  8551*/          OPC_EmitInteger, MVT::i1, 1, 
    3940             : /*  8554*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    3941             : /*  8557*/          OPC_EmitNodeXForm, 1, 4, // as_i1imm
    3942             : /*  8560*/          OPC_EmitInteger, MVT::i1, 0, 
    3943             : /*  8563*/          OPC_EmitInteger, MVT::i1, 0, 
    3944             : /*  8566*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    3945             : /*  8569*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_AND_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    3946             :                         MVT::i32, 11/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11, 12, 13, 14, 
    3947             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 441:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, v4i32:{ *:[v4i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    3948             :                     // Dst: (IMAGE_ATOMIC_AND_V1_V4:{ *:[i32] } ?:{ *:[i32] }:$vdata, ?:{ *:[v4i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da))
    3949             : /*  8586*/        0, /*End of Scope*/
    3950             : /*  8587*/      /*Scope*/ 77|128,1/*205*/, /*->8794*/
    3951             : /*  8589*/        OPC_CheckChild1Integer, 93|128,3/*477*/, 
    3952             : /*  8592*/        OPC_RecordChild2, // #1 = $vdata
    3953             : /*  8593*/        OPC_RecordChild3, // #2 = $addr
    3954             : /*  8594*/        OPC_Scope, 65, /*->8661*/ // 3 children in Scope
    3955             : /*  8596*/          OPC_CheckChild3Type, MVT::i32,
    3956             : /*  8598*/          OPC_RecordChild4, // #3 = $rsrc
    3957             : /*  8599*/          OPC_RecordChild5, // #4 = $r128
    3958             : /*  8600*/          OPC_MoveChild5,
    3959             : /*  8601*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3960             : /*  8604*/          OPC_MoveParent,
    3961             : /*  8605*/          OPC_RecordChild6, // #5 = $da
    3962             : /*  8606*/          OPC_MoveChild6,
    3963             : /*  8607*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3964             : /*  8610*/          OPC_MoveParent,
    3965             : /*  8611*/          OPC_RecordChild7, // #6 = $slc
    3966             : /*  8612*/          OPC_MoveChild7,
    3967             : /*  8613*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3968             : /*  8616*/          OPC_MoveParent,
    3969             : /*  8617*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    3970             : /*  8619*/          OPC_EmitMergeInputChains1_0,
    3971             : /*  8620*/          OPC_EmitInteger, MVT::i16, 1, 
    3972             : /*  8623*/          OPC_EmitInteger, MVT::i1, 1, 
    3973             : /*  8626*/          OPC_EmitInteger, MVT::i1, 1, 
    3974             : /*  8629*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    3975             : /*  8632*/          OPC_EmitNodeXForm, 1, 4, // as_i1imm
    3976             : /*  8635*/          OPC_EmitInteger, MVT::i1, 0, 
    3977             : /*  8638*/          OPC_EmitInteger, MVT::i1, 0, 
    3978             : /*  8641*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    3979             : /*  8644*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_OR_V1_V1), 0|OPFL_Chain|OPFL_MemRefs,
    3980             :                         MVT::i32, 11/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11, 12, 13, 14, 
    3981             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 477:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    3982             :                     // Dst: (IMAGE_ATOMIC_OR_V1_V1:{ *:[i32] } ?:{ *:[i32] }:$vdata, ?:{ *:[i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da))
    3983             : /*  8661*/        /*Scope*/ 65, /*->8727*/
    3984             : /*  8662*/          OPC_CheckChild3Type, MVT::v2i32,
    3985             : /*  8664*/          OPC_RecordChild4, // #3 = $rsrc
    3986             : /*  8665*/          OPC_RecordChild5, // #4 = $r128
    3987             : /*  8666*/          OPC_MoveChild5,
    3988             : /*  8667*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3989             : /*  8670*/          OPC_MoveParent,
    3990             : /*  8671*/          OPC_RecordChild6, // #5 = $da
    3991             : /*  8672*/          OPC_MoveChild6,
    3992             : /*  8673*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3993             : /*  8676*/          OPC_MoveParent,
    3994             : /*  8677*/          OPC_RecordChild7, // #6 = $slc
    3995             : /*  8678*/          OPC_MoveChild7,
    3996             : /*  8679*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    3997             : /*  8682*/          OPC_MoveParent,
    3998             : /*  8683*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    3999             : /*  8685*/          OPC_EmitMergeInputChains1_0,
    4000             : /*  8686*/          OPC_EmitInteger, MVT::i16, 1, 
    4001             : /*  8689*/          OPC_EmitInteger, MVT::i1, 1, 
    4002             : /*  8692*/          OPC_EmitInteger, MVT::i1, 1, 
    4003             : /*  8695*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    4004             : /*  8698*/          OPC_EmitNodeXForm, 1, 4, // as_i1imm
    4005             : /*  8701*/          OPC_EmitInteger, MVT::i1, 0, 
    4006             : /*  8704*/          OPC_EmitInteger, MVT::i1, 0, 
    4007             : /*  8707*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    4008             : /*  8710*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_OR_V1_V2), 0|OPFL_Chain|OPFL_MemRefs,
    4009             :                         MVT::i32, 11/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11, 12, 13, 14, 
    4010             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 477:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, v2i32:{ *:[v2i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    4011             :                     // Dst: (IMAGE_ATOMIC_OR_V1_V2:{ *:[i32] } ?:{ *:[i32] }:$vdata, ?:{ *:[v2i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da))
    4012             : /*  8727*/        /*Scope*/ 65, /*->8793*/
    4013             : /*  8728*/          OPC_CheckChild3Type, MVT::v4i32,
    4014             : /*  8730*/          OPC_RecordChild4, // #3 = $rsrc
    4015             : /*  8731*/          OPC_RecordChild5, // #4 = $r128
    4016             : /*  8732*/          OPC_MoveChild5,
    4017             : /*  8733*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4018             : /*  8736*/          OPC_MoveParent,
    4019             : /*  8737*/          OPC_RecordChild6, // #5 = $da
    4020             : /*  8738*/          OPC_MoveChild6,
    4021             : /*  8739*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4022             : /*  8742*/          OPC_MoveParent,
    4023             : /*  8743*/          OPC_RecordChild7, // #6 = $slc
    4024             : /*  8744*/          OPC_MoveChild7,
    4025             : /*  8745*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4026             : /*  8748*/          OPC_MoveParent,
    4027             : /*  8749*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    4028             : /*  8751*/          OPC_EmitMergeInputChains1_0,
    4029             : /*  8752*/          OPC_EmitInteger, MVT::i16, 1, 
    4030             : /*  8755*/          OPC_EmitInteger, MVT::i1, 1, 
    4031             : /*  8758*/          OPC_EmitInteger, MVT::i1, 1, 
    4032             : /*  8761*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    4033             : /*  8764*/          OPC_EmitNodeXForm, 1, 4, // as_i1imm
    4034             : /*  8767*/          OPC_EmitInteger, MVT::i1, 0, 
    4035             : /*  8770*/          OPC_EmitInteger, MVT::i1, 0, 
    4036             : /*  8773*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    4037             : /*  8776*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_OR_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    4038             :                         MVT::i32, 11/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11, 12, 13, 14, 
    4039             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 477:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, v4i32:{ *:[v4i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    4040             :                     // Dst: (IMAGE_ATOMIC_OR_V1_V4:{ *:[i32] } ?:{ *:[i32] }:$vdata, ?:{ *:[v4i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da))
    4041             : /*  8793*/        0, /*End of Scope*/
    4042             : /*  8794*/      /*Scope*/ 77|128,1/*205*/, /*->9001*/
    4043             : /*  8796*/        OPC_CheckChild1Integer, 28|128,4/*540*/, 
    4044             : /*  8799*/        OPC_RecordChild2, // #1 = $vdata
    4045             : /*  8800*/        OPC_RecordChild3, // #2 = $addr
    4046             : /*  8801*/        OPC_Scope, 65, /*->8868*/ // 3 children in Scope
    4047             : /*  8803*/          OPC_CheckChild3Type, MVT::i32,
    4048             : /*  8805*/          OPC_RecordChild4, // #3 = $rsrc
    4049             : /*  8806*/          OPC_RecordChild5, // #4 = $r128
    4050             : /*  8807*/          OPC_MoveChild5,
    4051             : /*  8808*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4052             : /*  8811*/          OPC_MoveParent,
    4053             : /*  8812*/          OPC_RecordChild6, // #5 = $da
    4054             : /*  8813*/          OPC_MoveChild6,
    4055             : /*  8814*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4056             : /*  8817*/          OPC_MoveParent,
    4057             : /*  8818*/          OPC_RecordChild7, // #6 = $slc
    4058             : /*  8819*/          OPC_MoveChild7,
    4059             : /*  8820*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4060             : /*  8823*/          OPC_MoveParent,
    4061             : /*  8824*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    4062             : /*  8826*/          OPC_EmitMergeInputChains1_0,
    4063             : /*  8827*/          OPC_EmitInteger, MVT::i16, 1, 
    4064             : /*  8830*/          OPC_EmitInteger, MVT::i1, 1, 
    4065             : /*  8833*/          OPC_EmitInteger, MVT::i1, 1, 
    4066             : /*  8836*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    4067             : /*  8839*/          OPC_EmitNodeXForm, 1, 4, // as_i1imm
    4068             : /*  8842*/          OPC_EmitInteger, MVT::i1, 0, 
    4069             : /*  8845*/          OPC_EmitInteger, MVT::i1, 0, 
    4070             : /*  8848*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    4071             : /*  8851*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_XOR_V1_V1), 0|OPFL_Chain|OPFL_MemRefs,
    4072             :                         MVT::i32, 11/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11, 12, 13, 14, 
    4073             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 540:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    4074             :                     // Dst: (IMAGE_ATOMIC_XOR_V1_V1:{ *:[i32] } ?:{ *:[i32] }:$vdata, ?:{ *:[i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da))
    4075             : /*  8868*/        /*Scope*/ 65, /*->8934*/
    4076             : /*  8869*/          OPC_CheckChild3Type, MVT::v2i32,
    4077             : /*  8871*/          OPC_RecordChild4, // #3 = $rsrc
    4078             : /*  8872*/          OPC_RecordChild5, // #4 = $r128
    4079             : /*  8873*/          OPC_MoveChild5,
    4080             : /*  8874*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4081             : /*  8877*/          OPC_MoveParent,
    4082             : /*  8878*/          OPC_RecordChild6, // #5 = $da
    4083             : /*  8879*/          OPC_MoveChild6,
    4084             : /*  8880*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4085             : /*  8883*/          OPC_MoveParent,
    4086             : /*  8884*/          OPC_RecordChild7, // #6 = $slc
    4087             : /*  8885*/          OPC_MoveChild7,
    4088             : /*  8886*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4089             : /*  8889*/          OPC_MoveParent,
    4090             : /*  8890*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    4091             : /*  8892*/          OPC_EmitMergeInputChains1_0,
    4092             : /*  8893*/          OPC_EmitInteger, MVT::i16, 1, 
    4093             : /*  8896*/          OPC_EmitInteger, MVT::i1, 1, 
    4094             : /*  8899*/          OPC_EmitInteger, MVT::i1, 1, 
    4095             : /*  8902*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    4096             : /*  8905*/          OPC_EmitNodeXForm, 1, 4, // as_i1imm
    4097             : /*  8908*/          OPC_EmitInteger, MVT::i1, 0, 
    4098             : /*  8911*/          OPC_EmitInteger, MVT::i1, 0, 
    4099             : /*  8914*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    4100             : /*  8917*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_XOR_V1_V2), 0|OPFL_Chain|OPFL_MemRefs,
    4101             :                         MVT::i32, 11/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11, 12, 13, 14, 
    4102             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 540:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, v2i32:{ *:[v2i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    4103             :                     // Dst: (IMAGE_ATOMIC_XOR_V1_V2:{ *:[i32] } ?:{ *:[i32] }:$vdata, ?:{ *:[v2i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da))
    4104             : /*  8934*/        /*Scope*/ 65, /*->9000*/
    4105             : /*  8935*/          OPC_CheckChild3Type, MVT::v4i32,
    4106             : /*  8937*/          OPC_RecordChild4, // #3 = $rsrc
    4107             : /*  8938*/          OPC_RecordChild5, // #4 = $r128
    4108             : /*  8939*/          OPC_MoveChild5,
    4109             : /*  8940*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4110             : /*  8943*/          OPC_MoveParent,
    4111             : /*  8944*/          OPC_RecordChild6, // #5 = $da
    4112             : /*  8945*/          OPC_MoveChild6,
    4113             : /*  8946*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4114             : /*  8949*/          OPC_MoveParent,
    4115             : /*  8950*/          OPC_RecordChild7, // #6 = $slc
    4116             : /*  8951*/          OPC_MoveChild7,
    4117             : /*  8952*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4118             : /*  8955*/          OPC_MoveParent,
    4119             : /*  8956*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    4120             : /*  8958*/          OPC_EmitMergeInputChains1_0,
    4121             : /*  8959*/          OPC_EmitInteger, MVT::i16, 1, 
    4122             : /*  8962*/          OPC_EmitInteger, MVT::i1, 1, 
    4123             : /*  8965*/          OPC_EmitInteger, MVT::i1, 1, 
    4124             : /*  8968*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    4125             : /*  8971*/          OPC_EmitNodeXForm, 1, 4, // as_i1imm
    4126             : /*  8974*/          OPC_EmitInteger, MVT::i1, 0, 
    4127             : /*  8977*/          OPC_EmitInteger, MVT::i1, 0, 
    4128             : /*  8980*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    4129             : /*  8983*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_XOR_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    4130             :                         MVT::i32, 11/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11, 12, 13, 14, 
    4131             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 540:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, v4i32:{ *:[v4i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    4132             :                     // Dst: (IMAGE_ATOMIC_XOR_V1_V4:{ *:[i32] } ?:{ *:[i32] }:$vdata, ?:{ *:[v4i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da))
    4133             : /*  9000*/        0, /*End of Scope*/
    4134             : /*  9001*/      /*Scope*/ 77|128,1/*205*/, /*->9208*/
    4135             : /*  9003*/        OPC_CheckChild1Integer, 84|128,3/*468*/, 
    4136             : /*  9006*/        OPC_RecordChild2, // #1 = $vdata
    4137             : /*  9007*/        OPC_RecordChild3, // #2 = $addr
    4138             : /*  9008*/        OPC_Scope, 65, /*->9075*/ // 3 children in Scope
    4139             : /*  9010*/          OPC_CheckChild3Type, MVT::i32,
    4140             : /*  9012*/          OPC_RecordChild4, // #3 = $rsrc
    4141             : /*  9013*/          OPC_RecordChild5, // #4 = $r128
    4142             : /*  9014*/          OPC_MoveChild5,
    4143             : /*  9015*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4144             : /*  9018*/          OPC_MoveParent,
    4145             : /*  9019*/          OPC_RecordChild6, // #5 = $da
    4146             : /*  9020*/          OPC_MoveChild6,
    4147             : /*  9021*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4148             : /*  9024*/          OPC_MoveParent,
    4149             : /*  9025*/          OPC_RecordChild7, // #6 = $slc
    4150             : /*  9026*/          OPC_MoveChild7,
    4151             : /*  9027*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4152             : /*  9030*/          OPC_MoveParent,
    4153             : /*  9031*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    4154             : /*  9033*/          OPC_EmitMergeInputChains1_0,
    4155             : /*  9034*/          OPC_EmitInteger, MVT::i16, 1, 
    4156             : /*  9037*/          OPC_EmitInteger, MVT::i1, 1, 
    4157             : /*  9040*/          OPC_EmitInteger, MVT::i1, 1, 
    4158             : /*  9043*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    4159             : /*  9046*/          OPC_EmitNodeXForm, 1, 4, // as_i1imm
    4160             : /*  9049*/          OPC_EmitInteger, MVT::i1, 0, 
    4161             : /*  9052*/          OPC_EmitInteger, MVT::i1, 0, 
    4162             : /*  9055*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    4163             : /*  9058*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_INC_V1_V1), 0|OPFL_Chain|OPFL_MemRefs,
    4164             :                         MVT::i32, 11/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11, 12, 13, 14, 
    4165             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 468:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    4166             :                     // Dst: (IMAGE_ATOMIC_INC_V1_V1:{ *:[i32] } ?:{ *:[i32] }:$vdata, ?:{ *:[i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da))
    4167             : /*  9075*/        /*Scope*/ 65, /*->9141*/
    4168             : /*  9076*/          OPC_CheckChild3Type, MVT::v2i32,
    4169             : /*  9078*/          OPC_RecordChild4, // #3 = $rsrc
    4170             : /*  9079*/          OPC_RecordChild5, // #4 = $r128
    4171             : /*  9080*/          OPC_MoveChild5,
    4172             : /*  9081*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4173             : /*  9084*/          OPC_MoveParent,
    4174             : /*  9085*/          OPC_RecordChild6, // #5 = $da
    4175             : /*  9086*/          OPC_MoveChild6,
    4176             : /*  9087*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4177             : /*  9090*/          OPC_MoveParent,
    4178             : /*  9091*/          OPC_RecordChild7, // #6 = $slc
    4179             : /*  9092*/          OPC_MoveChild7,
    4180             : /*  9093*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4181             : /*  9096*/          OPC_MoveParent,
    4182             : /*  9097*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    4183             : /*  9099*/          OPC_EmitMergeInputChains1_0,
    4184             : /*  9100*/          OPC_EmitInteger, MVT::i16, 1, 
    4185             : /*  9103*/          OPC_EmitInteger, MVT::i1, 1, 
    4186             : /*  9106*/          OPC_EmitInteger, MVT::i1, 1, 
    4187             : /*  9109*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    4188             : /*  9112*/          OPC_EmitNodeXForm, 1, 4, // as_i1imm
    4189             : /*  9115*/          OPC_EmitInteger, MVT::i1, 0, 
    4190             : /*  9118*/          OPC_EmitInteger, MVT::i1, 0, 
    4191             : /*  9121*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    4192             : /*  9124*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_INC_V1_V2), 0|OPFL_Chain|OPFL_MemRefs,
    4193             :                         MVT::i32, 11/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11, 12, 13, 14, 
    4194             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 468:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, v2i32:{ *:[v2i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    4195             :                     // Dst: (IMAGE_ATOMIC_INC_V1_V2:{ *:[i32] } ?:{ *:[i32] }:$vdata, ?:{ *:[v2i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da))
    4196             : /*  9141*/        /*Scope*/ 65, /*->9207*/
    4197             : /*  9142*/          OPC_CheckChild3Type, MVT::v4i32,
    4198             : /*  9144*/          OPC_RecordChild4, // #3 = $rsrc
    4199             : /*  9145*/          OPC_RecordChild5, // #4 = $r128
    4200             : /*  9146*/          OPC_MoveChild5,
    4201             : /*  9147*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4202             : /*  9150*/          OPC_MoveParent,
    4203             : /*  9151*/          OPC_RecordChild6, // #5 = $da
    4204             : /*  9152*/          OPC_MoveChild6,
    4205             : /*  9153*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4206             : /*  9156*/          OPC_MoveParent,
    4207             : /*  9157*/          OPC_RecordChild7, // #6 = $slc
    4208             : /*  9158*/          OPC_MoveChild7,
    4209             : /*  9159*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4210             : /*  9162*/          OPC_MoveParent,
    4211             : /*  9163*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    4212             : /*  9165*/          OPC_EmitMergeInputChains1_0,
    4213             : /*  9166*/          OPC_EmitInteger, MVT::i16, 1, 
    4214             : /*  9169*/          OPC_EmitInteger, MVT::i1, 1, 
    4215             : /*  9172*/          OPC_EmitInteger, MVT::i1, 1, 
    4216             : /*  9175*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    4217             : /*  9178*/          OPC_EmitNodeXForm, 1, 4, // as_i1imm
    4218             : /*  9181*/          OPC_EmitInteger, MVT::i1, 0, 
    4219             : /*  9184*/          OPC_EmitInteger, MVT::i1, 0, 
    4220             : /*  9187*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    4221             : /*  9190*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_INC_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    4222             :                         MVT::i32, 11/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11, 12, 13, 14, 
    4223             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 468:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, v4i32:{ *:[v4i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    4224             :                     // Dst: (IMAGE_ATOMIC_INC_V1_V4:{ *:[i32] } ?:{ *:[i32] }:$vdata, ?:{ *:[v4i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da))
    4225             : /*  9207*/        0, /*End of Scope*/
    4226             : /*  9208*/      /*Scope*/ 77|128,1/*205*/, /*->9415*/
    4227             : /*  9210*/        OPC_CheckChild1Integer, 75|128,3/*459*/, 
    4228             : /*  9213*/        OPC_RecordChild2, // #1 = $vdata
    4229             : /*  9214*/        OPC_RecordChild3, // #2 = $addr
    4230             : /*  9215*/        OPC_Scope, 65, /*->9282*/ // 3 children in Scope
    4231             : /*  9217*/          OPC_CheckChild3Type, MVT::i32,
    4232             : /*  9219*/          OPC_RecordChild4, // #3 = $rsrc
    4233             : /*  9220*/          OPC_RecordChild5, // #4 = $r128
    4234             : /*  9221*/          OPC_MoveChild5,
    4235             : /*  9222*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4236             : /*  9225*/          OPC_MoveParent,
    4237             : /*  9226*/          OPC_RecordChild6, // #5 = $da
    4238             : /*  9227*/          OPC_MoveChild6,
    4239             : /*  9228*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4240             : /*  9231*/          OPC_MoveParent,
    4241             : /*  9232*/          OPC_RecordChild7, // #6 = $slc
    4242             : /*  9233*/          OPC_MoveChild7,
    4243             : /*  9234*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4244             : /*  9237*/          OPC_MoveParent,
    4245             : /*  9238*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    4246             : /*  9240*/          OPC_EmitMergeInputChains1_0,
    4247             : /*  9241*/          OPC_EmitInteger, MVT::i16, 1, 
    4248             : /*  9244*/          OPC_EmitInteger, MVT::i1, 1, 
    4249             : /*  9247*/          OPC_EmitInteger, MVT::i1, 1, 
    4250             : /*  9250*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    4251             : /*  9253*/          OPC_EmitNodeXForm, 1, 4, // as_i1imm
    4252             : /*  9256*/          OPC_EmitInteger, MVT::i1, 0, 
    4253             : /*  9259*/          OPC_EmitInteger, MVT::i1, 0, 
    4254             : /*  9262*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    4255             : /*  9265*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_DEC_V1_V1), 0|OPFL_Chain|OPFL_MemRefs,
    4256             :                         MVT::i32, 11/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11, 12, 13, 14, 
    4257             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 459:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    4258             :                     // Dst: (IMAGE_ATOMIC_DEC_V1_V1:{ *:[i32] } ?:{ *:[i32] }:$vdata, ?:{ *:[i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da))
    4259             : /*  9282*/        /*Scope*/ 65, /*->9348*/
    4260             : /*  9283*/          OPC_CheckChild3Type, MVT::v2i32,
    4261             : /*  9285*/          OPC_RecordChild4, // #3 = $rsrc
    4262             : /*  9286*/          OPC_RecordChild5, // #4 = $r128
    4263             : /*  9287*/          OPC_MoveChild5,
    4264             : /*  9288*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4265             : /*  9291*/          OPC_MoveParent,
    4266             : /*  9292*/          OPC_RecordChild6, // #5 = $da
    4267             : /*  9293*/          OPC_MoveChild6,
    4268             : /*  9294*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4269             : /*  9297*/          OPC_MoveParent,
    4270             : /*  9298*/          OPC_RecordChild7, // #6 = $slc
    4271             : /*  9299*/          OPC_MoveChild7,
    4272             : /*  9300*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4273             : /*  9303*/          OPC_MoveParent,
    4274             : /*  9304*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    4275             : /*  9306*/          OPC_EmitMergeInputChains1_0,
    4276             : /*  9307*/          OPC_EmitInteger, MVT::i16, 1, 
    4277             : /*  9310*/          OPC_EmitInteger, MVT::i1, 1, 
    4278             : /*  9313*/          OPC_EmitInteger, MVT::i1, 1, 
    4279             : /*  9316*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    4280             : /*  9319*/          OPC_EmitNodeXForm, 1, 4, // as_i1imm
    4281             : /*  9322*/          OPC_EmitInteger, MVT::i1, 0, 
    4282             : /*  9325*/          OPC_EmitInteger, MVT::i1, 0, 
    4283             : /*  9328*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    4284             : /*  9331*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_DEC_V1_V2), 0|OPFL_Chain|OPFL_MemRefs,
    4285             :                         MVT::i32, 11/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11, 12, 13, 14, 
    4286             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 459:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, v2i32:{ *:[v2i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    4287             :                     // Dst: (IMAGE_ATOMIC_DEC_V1_V2:{ *:[i32] } ?:{ *:[i32] }:$vdata, ?:{ *:[v2i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da))
    4288             : /*  9348*/        /*Scope*/ 65, /*->9414*/
    4289             : /*  9349*/          OPC_CheckChild3Type, MVT::v4i32,
    4290             : /*  9351*/          OPC_RecordChild4, // #3 = $rsrc
    4291             : /*  9352*/          OPC_RecordChild5, // #4 = $r128
    4292             : /*  9353*/          OPC_MoveChild5,
    4293             : /*  9354*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4294             : /*  9357*/          OPC_MoveParent,
    4295             : /*  9358*/          OPC_RecordChild6, // #5 = $da
    4296             : /*  9359*/          OPC_MoveChild6,
    4297             : /*  9360*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4298             : /*  9363*/          OPC_MoveParent,
    4299             : /*  9364*/          OPC_RecordChild7, // #6 = $slc
    4300             : /*  9365*/          OPC_MoveChild7,
    4301             : /*  9366*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4302             : /*  9369*/          OPC_MoveParent,
    4303             : /*  9370*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    4304             : /*  9372*/          OPC_EmitMergeInputChains1_0,
    4305             : /*  9373*/          OPC_EmitInteger, MVT::i16, 1, 
    4306             : /*  9376*/          OPC_EmitInteger, MVT::i1, 1, 
    4307             : /*  9379*/          OPC_EmitInteger, MVT::i1, 1, 
    4308             : /*  9382*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    4309             : /*  9385*/          OPC_EmitNodeXForm, 1, 4, // as_i1imm
    4310             : /*  9388*/          OPC_EmitInteger, MVT::i1, 0, 
    4311             : /*  9391*/          OPC_EmitInteger, MVT::i1, 0, 
    4312             : /*  9394*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    4313             : /*  9397*/          OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_DEC_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    4314             :                         MVT::i32, 11/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11, 12, 13, 14, 
    4315             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 459:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, v4i32:{ *:[v4i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    4316             :                     // Dst: (IMAGE_ATOMIC_DEC_V1_V4:{ *:[i32] } ?:{ *:[i32] }:$vdata, ?:{ *:[v4i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da))
    4317             : /*  9414*/        0, /*End of Scope*/
    4318             : /*  9415*/      /*Scope*/ 46|128,2/*302*/, /*->9719*/
    4319             : /*  9417*/        OPC_CheckChild1Integer, 66|128,3/*450*/, 
    4320             : /*  9420*/        OPC_RecordChild2, // #1 = $vsrc
    4321             : /*  9421*/        OPC_RecordChild3, // #2 = $vcmp
    4322             : /*  9422*/        OPC_RecordChild4, // #3 = $addr
    4323             : /*  9423*/        OPC_Scope, 97, /*->9522*/ // 3 children in Scope
    4324             : /*  9425*/          OPC_CheckChild4Type, MVT::i32,
    4325             : /*  9427*/          OPC_RecordChild5, // #4 = $rsrc
    4326             : /*  9428*/          OPC_RecordChild6, // #5 = $r128
    4327             : /*  9429*/          OPC_MoveChild6,
    4328             : /*  9430*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4329             : /*  9433*/          OPC_MoveParent,
    4330             : /*  9434*/          OPC_RecordChild7, // #6 = $da
    4331             : /*  9435*/          OPC_MoveChild7,
    4332             : /*  9436*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4333             : /*  9439*/          OPC_MoveParent,
    4334             : /*  9440*/          OPC_MoveChild, 8,
    4335             : /*  9442*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4336             : /*  9445*/          OPC_RecordNode, // #7 = $slc
    4337             : /*  9446*/          OPC_MoveParent,
    4338             : /*  9447*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    4339             : /*  9449*/          OPC_EmitMergeInputChains1_0,
    4340             : /*  9450*/          OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
    4341             : /*  9453*/          OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    4342             : /*  9456*/          OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    4343             : /*  9459*/          OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
    4344             :                         MVT::i64, 5/*#Ops*/, 8, 1, 9, 2, 10,  // Results = #11
    4345             : /*  9470*/          OPC_EmitInteger, MVT::i16, 3, 
    4346             : /*  9473*/          OPC_EmitInteger, MVT::i1, 1, 
    4347             : /*  9476*/          OPC_EmitInteger, MVT::i1, 1, 
    4348             : /*  9479*/          OPC_EmitNodeXForm, 1, 7, // as_i1imm
    4349             : /*  9482*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    4350             : /*  9485*/          OPC_EmitInteger, MVT::i1, 0, 
    4351             : /*  9488*/          OPC_EmitInteger, MVT::i1, 0, 
    4352             : /*  9491*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    4353             : /*  9494*/          OPC_EmitNode1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_CMPSWAP_V1_V1), 0|OPFL_Chain|OPFL_MemRefs,
    4354             :                         MVT::i64, 11/*#Ops*/, 11, 3, 4, 12, 13, 14, 15, 16, 17, 18, 19,  // Results = #20
    4355             : /*  9511*/          OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    4356             : /*  9514*/          OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0|OPFL_Chain,
    4357             :                         MVT::i32, 2/*#Ops*/, 20, 21, 
    4358             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 450:{ *:[iPTR] }, i32:{ *:[i32] }:$vsrc, i32:{ *:[i32] }:$vcmp, i32:{ *:[i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    4359             :                     // Dst: (EXTRACT_SUBREG:{ *:[i32] } (IMAGE_ATOMIC_CMPSWAP_V1_V1:{ *:[i64] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vsrc, sub0:{ *:[i32] }, ?:{ *:[i32] }:$vcmp, sub1:{ *:[i32] }), ?:{ *:[i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 3:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da)), sub0:{ *:[i32] })
    4360             : /*  9522*/        /*Scope*/ 97, /*->9620*/
    4361             : /*  9523*/          OPC_CheckChild4Type, MVT::v2i32,
    4362             : /*  9525*/          OPC_RecordChild5, // #4 = $rsrc
    4363             : /*  9526*/          OPC_RecordChild6, // #5 = $r128
    4364             : /*  9527*/          OPC_MoveChild6,
    4365             : /*  9528*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4366             : /*  9531*/          OPC_MoveParent,
    4367             : /*  9532*/          OPC_RecordChild7, // #6 = $da
    4368             : /*  9533*/          OPC_MoveChild7,
    4369             : /*  9534*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4370             : /*  9537*/          OPC_MoveParent,
    4371             : /*  9538*/          OPC_MoveChild, 8,
    4372             : /*  9540*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4373             : /*  9543*/          OPC_RecordNode, // #7 = $slc
    4374             : /*  9544*/          OPC_MoveParent,
    4375             : /*  9545*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    4376             : /*  9547*/          OPC_EmitMergeInputChains1_0,
    4377             : /*  9548*/          OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
    4378             : /*  9551*/          OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    4379             : /*  9554*/          OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    4380             : /*  9557*/          OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
    4381             :                         MVT::i64, 5/*#Ops*/, 8, 1, 9, 2, 10,  // Results = #11
    4382             : /*  9568*/          OPC_EmitInteger, MVT::i16, 3, 
    4383             : /*  9571*/          OPC_EmitInteger, MVT::i1, 1, 
    4384             : /*  9574*/          OPC_EmitInteger, MVT::i1, 1, 
    4385             : /*  9577*/          OPC_EmitNodeXForm, 1, 7, // as_i1imm
    4386             : /*  9580*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    4387             : /*  9583*/          OPC_EmitInteger, MVT::i1, 0, 
    4388             : /*  9586*/          OPC_EmitInteger, MVT::i1, 0, 
    4389             : /*  9589*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    4390             : /*  9592*/          OPC_EmitNode1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_CMPSWAP_V1_V2), 0|OPFL_Chain|OPFL_MemRefs,
    4391             :                         MVT::i64, 11/*#Ops*/, 11, 3, 4, 12, 13, 14, 15, 16, 17, 18, 19,  // Results = #20
    4392             : /*  9609*/          OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    4393             : /*  9612*/          OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0|OPFL_Chain,
    4394             :                         MVT::i32, 2/*#Ops*/, 20, 21, 
    4395             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 450:{ *:[iPTR] }, i32:{ *:[i32] }:$vsrc, i32:{ *:[i32] }:$vcmp, v2i32:{ *:[v2i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    4396             :                     // Dst: (EXTRACT_SUBREG:{ *:[i32] } (IMAGE_ATOMIC_CMPSWAP_V1_V2:{ *:[i64] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vsrc, sub0:{ *:[i32] }, ?:{ *:[i32] }:$vcmp, sub1:{ *:[i32] }), ?:{ *:[v2i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 3:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da)), sub0:{ *:[i32] })
    4397             : /*  9620*/        /*Scope*/ 97, /*->9718*/
    4398             : /*  9621*/          OPC_CheckChild4Type, MVT::v4i32,
    4399             : /*  9623*/          OPC_RecordChild5, // #4 = $rsrc
    4400             : /*  9624*/          OPC_RecordChild6, // #5 = $r128
    4401             : /*  9625*/          OPC_MoveChild6,
    4402             : /*  9626*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4403             : /*  9629*/          OPC_MoveParent,
    4404             : /*  9630*/          OPC_RecordChild7, // #6 = $da
    4405             : /*  9631*/          OPC_MoveChild7,
    4406             : /*  9632*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4407             : /*  9635*/          OPC_MoveParent,
    4408             : /*  9636*/          OPC_MoveChild, 8,
    4409             : /*  9638*/          OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
    4410             : /*  9641*/          OPC_RecordNode, // #7 = $slc
    4411             : /*  9642*/          OPC_MoveParent,
    4412             : /*  9643*/          OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    4413             : /*  9645*/          OPC_EmitMergeInputChains1_0,
    4414             : /*  9646*/          OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
    4415             : /*  9649*/          OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    4416             : /*  9652*/          OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    4417             : /*  9655*/          OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
    4418             :                         MVT::i64, 5/*#Ops*/, 8, 1, 9, 2, 10,  // Results = #11
    4419             : /*  9666*/          OPC_EmitInteger, MVT::i16, 3, 
    4420             : /*  9669*/          OPC_EmitInteger, MVT::i1, 1, 
    4421             : /*  9672*/          OPC_EmitInteger, MVT::i1, 1, 
    4422             : /*  9675*/          OPC_EmitNodeXForm, 1, 7, // as_i1imm
    4423             : /*  9678*/          OPC_EmitNodeXForm, 1, 5, // as_i1imm
    4424             : /*  9681*/          OPC_EmitInteger, MVT::i1, 0, 
    4425             : /*  9684*/          OPC_EmitInteger, MVT::i1, 0, 
    4426             : /*  9687*/          OPC_EmitNodeXForm, 1, 6, // as_i1imm
    4427             : /*  9690*/          OPC_EmitNode1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_CMPSWAP_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    4428             :                         MVT::i64, 11/*#Ops*/, 11, 3, 4, 12, 13, 14, 15, 16, 17, 18, 19,  // Results = #20
    4429             : /*  9707*/          OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    4430             : /*  9710*/          OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0|OPFL_Chain,
    4431             :                         MVT::i32, 2/*#Ops*/, 20, 21, 
    4432             :                     // Src: (intrinsic_w_chain:{ *:[i32] } 450:{ *:[iPTR] }, i32:{ *:[i32] }:$vsrc, i32:{ *:[i32] }:$vcmp, v4i32:{ *:[v4i32] }:$addr, v8i32:{ *:[v8i32] }:$rsrc, (imm:{ *:[i1] }):$r128, (imm:{ *:[i1] }):$da, (imm:{ *:[i1] }):$slc) - Complexity = 17
    4433             :                     // Dst: (EXTRACT_SUBREG:{ *:[i32] } (IMAGE_ATOMIC_CMPSWAP_V1_V4:{ *:[i64] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vsrc, sub0:{ *:[i32] }, ?:{ *:[i32] }:$vcmp, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$addr, ?:{ *:[v8i32] }:$rsrc, 3:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$r128), 0:{ *:[i1] }, 0:{ *:[i1] }, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$da)), sub0:{ *:[i32] })
    4434             : /*  9718*/        0, /*End of Scope*/
    4435             : /*  9719*/      /*Scope*/ 83, /*->9803*/
    4436             : /*  9720*/        OPC_CheckChild1Integer, 2|128,4/*514*/, 
    4437             : /*  9723*/        OPC_RecordChild2, // #1 = $vdata
    4438             : /*  9724*/        OPC_CheckChild2Type, MVT::i32,
    4439             : /*  9726*/        OPC_RecordChild3, // #2 = $s
    4440             : /*  9727*/        OPC_CheckChild3Type, MVT::i32,
    4441             : /*  9729*/        OPC_RecordChild4, // #3 = $rsrc
    4442             : /*  9730*/        OPC_MoveChild5,
    4443             : /*  9731*/        OPC_CheckInteger, 0, 
    4444             : /*  9733*/        OPC_MoveParent,
    4445             : /*  9734*/        OPC_RecordChild6, // #4 = $cachepolicy
    4446             : /*  9735*/        OPC_CheckType, MVT::i32,
    4447             : /*  9737*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    4448             : /*  9739*/        OPC_EmitMergeInputChains1_0,
    4449             : /*  9740*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    4450             : /*  9743*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    4451             :                       MVT::i16, 2/*#Ops*/, 1, 5,  // Results = #6
    4452             : /*  9751*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    4453             : /*  9754*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    4454             :                       MVT::i16, 2/*#Ops*/, 2, 7,  // Results = #8
    4455             : /*  9762*/        OPC_EmitInteger, MVT::i16, 1, 
    4456             : /*  9765*/        OPC_EmitInteger, MVT::i1, 1, 
    4457             : /*  9768*/        OPC_EmitInteger, MVT::i1, 1, 
    4458             : /*  9771*/        OPC_EmitNodeXForm, 2, 4, // anonymous_4220
    4459             : /*  9774*/        OPC_EmitInteger, MVT::i1, 0, 
    4460             : /*  9777*/        OPC_EmitInteger, MVT::i1, 0, 
    4461             : /*  9780*/        OPC_EmitInteger, MVT::i1, 0, 
    4462             : /*  9783*/        OPC_EmitInteger, MVT::i1, 0, 
    4463             : /*  9786*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SWAP_V1_V1), 0|OPFL_Chain|OPFL_MemRefs,
    4464             :                       MVT::i32, 11/*#Ops*/, 6, 8, 3, 9, 10, 11, 12, 13, 14, 15, 16, 
    4465             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 514:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    4466             :                   // Dst: (IMAGE_ATOMIC_SWAP_V1_V1:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$s, VGPR_32:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    4467             : /*  9803*/      /*Scope*/ 83, /*->9887*/
    4468             : /*  9804*/        OPC_CheckChild1Integer, 49|128,3/*433*/, 
    4469             : /*  9807*/        OPC_RecordChild2, // #1 = $vdata
    4470             : /*  9808*/        OPC_CheckChild2Type, MVT::i32,
    4471             : /*  9810*/        OPC_RecordChild3, // #2 = $s
    4472             : /*  9811*/        OPC_CheckChild3Type, MVT::i32,
    4473             : /*  9813*/        OPC_RecordChild4, // #3 = $rsrc
    4474             : /*  9814*/        OPC_MoveChild5,
    4475             : /*  9815*/        OPC_CheckInteger, 0, 
    4476             : /*  9817*/        OPC_MoveParent,
    4477             : /*  9818*/        OPC_RecordChild6, // #4 = $cachepolicy
    4478             : /*  9819*/        OPC_CheckType, MVT::i32,
    4479             : /*  9821*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    4480             : /*  9823*/        OPC_EmitMergeInputChains1_0,
    4481             : /*  9824*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    4482             : /*  9827*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    4483             :                       MVT::i16, 2/*#Ops*/, 1, 5,  // Results = #6
    4484             : /*  9835*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    4485             : /*  9838*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    4486             :                       MVT::i16, 2/*#Ops*/, 2, 7,  // Results = #8
    4487             : /*  9846*/        OPC_EmitInteger, MVT::i16, 1, 
    4488             : /*  9849*/        OPC_EmitInteger, MVT::i1, 1, 
    4489             : /*  9852*/        OPC_EmitInteger, MVT::i1, 1, 
    4490             : /*  9855*/        OPC_EmitNodeXForm, 2, 4, // anonymous_4220
    4491             : /*  9858*/        OPC_EmitInteger, MVT::i1, 0, 
    4492             : /*  9861*/        OPC_EmitInteger, MVT::i1, 0, 
    4493             : /*  9864*/        OPC_EmitInteger, MVT::i1, 0, 
    4494             : /*  9867*/        OPC_EmitInteger, MVT::i1, 0, 
    4495             : /*  9870*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_ADD_V1_V1), 0|OPFL_Chain|OPFL_MemRefs,
    4496             :                       MVT::i32, 11/*#Ops*/, 6, 8, 3, 9, 10, 11, 12, 13, 14, 15, 16, 
    4497             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 433:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    4498             :                   // Dst: (IMAGE_ATOMIC_ADD_V1_V1:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$s, VGPR_32:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    4499             : /*  9887*/      /*Scope*/ 83, /*->9971*/
    4500             : /*  9888*/        OPC_CheckChild1Integer, 121|128,3/*505*/, 
    4501             : /*  9891*/        OPC_RecordChild2, // #1 = $vdata
    4502             : /*  9892*/        OPC_CheckChild2Type, MVT::i32,
    4503             : /*  9894*/        OPC_RecordChild3, // #2 = $s
    4504             : /*  9895*/        OPC_CheckChild3Type, MVT::i32,
    4505             : /*  9897*/        OPC_RecordChild4, // #3 = $rsrc
    4506             : /*  9898*/        OPC_MoveChild5,
    4507             : /*  9899*/        OPC_CheckInteger, 0, 
    4508             : /*  9901*/        OPC_MoveParent,
    4509             : /*  9902*/        OPC_RecordChild6, // #4 = $cachepolicy
    4510             : /*  9903*/        OPC_CheckType, MVT::i32,
    4511             : /*  9905*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    4512             : /*  9907*/        OPC_EmitMergeInputChains1_0,
    4513             : /*  9908*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    4514             : /*  9911*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    4515             :                       MVT::i16, 2/*#Ops*/, 1, 5,  // Results = #6
    4516             : /*  9919*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    4517             : /*  9922*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    4518             :                       MVT::i16, 2/*#Ops*/, 2, 7,  // Results = #8
    4519             : /*  9930*/        OPC_EmitInteger, MVT::i16, 1, 
    4520             : /*  9933*/        OPC_EmitInteger, MVT::i1, 1, 
    4521             : /*  9936*/        OPC_EmitInteger, MVT::i1, 1, 
    4522             : /*  9939*/        OPC_EmitNodeXForm, 2, 4, // anonymous_4220
    4523             : /*  9942*/        OPC_EmitInteger, MVT::i1, 0, 
    4524             : /*  9945*/        OPC_EmitInteger, MVT::i1, 0, 
    4525             : /*  9948*/        OPC_EmitInteger, MVT::i1, 0, 
    4526             : /*  9951*/        OPC_EmitInteger, MVT::i1, 0, 
    4527             : /*  9954*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SUB_V1_V1), 0|OPFL_Chain|OPFL_MemRefs,
    4528             :                       MVT::i32, 11/*#Ops*/, 6, 8, 3, 9, 10, 11, 12, 13, 14, 15, 16, 
    4529             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 505:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    4530             :                   // Dst: (IMAGE_ATOMIC_SUB_V1_V1:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$s, VGPR_32:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    4531             : /*  9971*/      /*Scope*/ 83, /*->10055*/
    4532             : /*  9972*/        OPC_CheckChild1Integer, 112|128,3/*496*/, 
    4533             : /*  9975*/        OPC_RecordChild2, // #1 = $vdata
    4534             : /*  9976*/        OPC_CheckChild2Type, MVT::i32,
    4535             : /*  9978*/        OPC_RecordChild3, // #2 = $s
    4536             : /*  9979*/        OPC_CheckChild3Type, MVT::i32,
    4537             : /*  9981*/        OPC_RecordChild4, // #3 = $rsrc
    4538             : /*  9982*/        OPC_MoveChild5,
    4539             : /*  9983*/        OPC_CheckInteger, 0, 
    4540             : /*  9985*/        OPC_MoveParent,
    4541             : /*  9986*/        OPC_RecordChild6, // #4 = $cachepolicy
    4542             : /*  9987*/        OPC_CheckType, MVT::i32,
    4543             : /*  9989*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    4544             : /*  9991*/        OPC_EmitMergeInputChains1_0,
    4545             : /*  9992*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    4546             : /*  9995*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    4547             :                       MVT::i16, 2/*#Ops*/, 1, 5,  // Results = #6
    4548             : /* 10003*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    4549             : /* 10006*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    4550             :                       MVT::i16, 2/*#Ops*/, 2, 7,  // Results = #8
    4551             : /* 10014*/        OPC_EmitInteger, MVT::i16, 1, 
    4552             : /* 10017*/        OPC_EmitInteger, MVT::i1, 1, 
    4553             : /* 10020*/        OPC_EmitInteger, MVT::i1, 1, 
    4554             : /* 10023*/        OPC_EmitNodeXForm, 2, 4, // anonymous_4220
    4555             : /* 10026*/        OPC_EmitInteger, MVT::i1, 0, 
    4556             : /* 10029*/        OPC_EmitInteger, MVT::i1, 0, 
    4557             : /* 10032*/        OPC_EmitInteger, MVT::i1, 0, 
    4558             : /* 10035*/        OPC_EmitInteger, MVT::i1, 0, 
    4559             : /* 10038*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SMIN_V1_V1), 0|OPFL_Chain|OPFL_MemRefs,
    4560             :                       MVT::i32, 11/*#Ops*/, 6, 8, 3, 9, 10, 11, 12, 13, 14, 15, 16, 
    4561             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 496:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    4562             :                   // Dst: (IMAGE_ATOMIC_SMIN_V1_V1:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$s, VGPR_32:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    4563             : /* 10055*/      /*Scope*/ 83, /*->10139*/
    4564             : /* 10056*/        OPC_CheckChild1Integer, 20|128,4/*532*/, 
    4565             : /* 10059*/        OPC_RecordChild2, // #1 = $vdata
    4566             : /* 10060*/        OPC_CheckChild2Type, MVT::i32,
    4567             : /* 10062*/        OPC_RecordChild3, // #2 = $s
    4568             : /* 10063*/        OPC_CheckChild3Type, MVT::i32,
    4569             : /* 10065*/        OPC_RecordChild4, // #3 = $rsrc
    4570             : /* 10066*/        OPC_MoveChild5,
    4571             : /* 10067*/        OPC_CheckInteger, 0, 
    4572             : /* 10069*/        OPC_MoveParent,
    4573             : /* 10070*/        OPC_RecordChild6, // #4 = $cachepolicy
    4574             : /* 10071*/        OPC_CheckType, MVT::i32,
    4575             : /* 10073*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    4576             : /* 10075*/        OPC_EmitMergeInputChains1_0,
    4577             : /* 10076*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    4578             : /* 10079*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    4579             :                       MVT::i16, 2/*#Ops*/, 1, 5,  // Results = #6
    4580             : /* 10087*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    4581             : /* 10090*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    4582             :                       MVT::i16, 2/*#Ops*/, 2, 7,  // Results = #8
    4583             : /* 10098*/        OPC_EmitInteger, MVT::i16, 1, 
    4584             : /* 10101*/        OPC_EmitInteger, MVT::i1, 1, 
    4585             : /* 10104*/        OPC_EmitInteger, MVT::i1, 1, 
    4586             : /* 10107*/        OPC_EmitNodeXForm, 2, 4, // anonymous_4220
    4587             : /* 10110*/        OPC_EmitInteger, MVT::i1, 0, 
    4588             : /* 10113*/        OPC_EmitInteger, MVT::i1, 0, 
    4589             : /* 10116*/        OPC_EmitInteger, MVT::i1, 0, 
    4590             : /* 10119*/        OPC_EmitInteger, MVT::i1, 0, 
    4591             : /* 10122*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_UMIN_V1_V1), 0|OPFL_Chain|OPFL_MemRefs,
    4592             :                       MVT::i32, 11/*#Ops*/, 6, 8, 3, 9, 10, 11, 12, 13, 14, 15, 16, 
    4593             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 532:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    4594             :                   // Dst: (IMAGE_ATOMIC_UMIN_V1_V1:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$s, VGPR_32:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    4595             : /* 10139*/      /*Scope*/ 83, /*->10223*/
    4596             : /* 10140*/        OPC_CheckChild1Integer, 103|128,3/*487*/, 
    4597             : /* 10143*/        OPC_RecordChild2, // #1 = $vdata
    4598             : /* 10144*/        OPC_CheckChild2Type, MVT::i32,
    4599             : /* 10146*/        OPC_RecordChild3, // #2 = $s
    4600             : /* 10147*/        OPC_CheckChild3Type, MVT::i32,
    4601             : /* 10149*/        OPC_RecordChild4, // #3 = $rsrc
    4602             : /* 10150*/        OPC_MoveChild5,
    4603             : /* 10151*/        OPC_CheckInteger, 0, 
    4604             : /* 10153*/        OPC_MoveParent,
    4605             : /* 10154*/        OPC_RecordChild6, // #4 = $cachepolicy
    4606             : /* 10155*/        OPC_CheckType, MVT::i32,
    4607             : /* 10157*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    4608             : /* 10159*/        OPC_EmitMergeInputChains1_0,
    4609             : /* 10160*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    4610             : /* 10163*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    4611             :                       MVT::i16, 2/*#Ops*/, 1, 5,  // Results = #6
    4612             : /* 10171*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    4613             : /* 10174*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    4614             :                       MVT::i16, 2/*#Ops*/, 2, 7,  // Results = #8
    4615             : /* 10182*/        OPC_EmitInteger, MVT::i16, 1, 
    4616             : /* 10185*/        OPC_EmitInteger, MVT::i1, 1, 
    4617             : /* 10188*/        OPC_EmitInteger, MVT::i1, 1, 
    4618             : /* 10191*/        OPC_EmitNodeXForm, 2, 4, // anonymous_4220
    4619             : /* 10194*/        OPC_EmitInteger, MVT::i1, 0, 
    4620             : /* 10197*/        OPC_EmitInteger, MVT::i1, 0, 
    4621             : /* 10200*/        OPC_EmitInteger, MVT::i1, 0, 
    4622             : /* 10203*/        OPC_EmitInteger, MVT::i1, 0, 
    4623             : /* 10206*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SMAX_V1_V1), 0|OPFL_Chain|OPFL_MemRefs,
    4624             :                       MVT::i32, 11/*#Ops*/, 6, 8, 3, 9, 10, 11, 12, 13, 14, 15, 16, 
    4625             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 487:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    4626             :                   // Dst: (IMAGE_ATOMIC_SMAX_V1_V1:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$s, VGPR_32:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    4627             : /* 10223*/      /*Scope*/ 83, /*->10307*/
    4628             : /* 10224*/        OPC_CheckChild1Integer, 11|128,4/*523*/, 
    4629             : /* 10227*/        OPC_RecordChild2, // #1 = $vdata
    4630             : /* 10228*/        OPC_CheckChild2Type, MVT::i32,
    4631             : /* 10230*/        OPC_RecordChild3, // #2 = $s
    4632             : /* 10231*/        OPC_CheckChild3Type, MVT::i32,
    4633             : /* 10233*/        OPC_RecordChild4, // #3 = $rsrc
    4634             : /* 10234*/        OPC_MoveChild5,
    4635             : /* 10235*/        OPC_CheckInteger, 0, 
    4636             : /* 10237*/        OPC_MoveParent,
    4637             : /* 10238*/        OPC_RecordChild6, // #4 = $cachepolicy
    4638             : /* 10239*/        OPC_CheckType, MVT::i32,
    4639             : /* 10241*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    4640             : /* 10243*/        OPC_EmitMergeInputChains1_0,
    4641             : /* 10244*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    4642             : /* 10247*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    4643             :                       MVT::i16, 2/*#Ops*/, 1, 5,  // Results = #6
    4644             : /* 10255*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    4645             : /* 10258*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    4646             :                       MVT::i16, 2/*#Ops*/, 2, 7,  // Results = #8
    4647             : /* 10266*/        OPC_EmitInteger, MVT::i16, 1, 
    4648             : /* 10269*/        OPC_EmitInteger, MVT::i1, 1, 
    4649             : /* 10272*/        OPC_EmitInteger, MVT::i1, 1, 
    4650             : /* 10275*/        OPC_EmitNodeXForm, 2, 4, // anonymous_4220
    4651             : /* 10278*/        OPC_EmitInteger, MVT::i1, 0, 
    4652             : /* 10281*/        OPC_EmitInteger, MVT::i1, 0, 
    4653             : /* 10284*/        OPC_EmitInteger, MVT::i1, 0, 
    4654             : /* 10287*/        OPC_EmitInteger, MVT::i1, 0, 
    4655             : /* 10290*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_UMAX_V1_V1), 0|OPFL_Chain|OPFL_MemRefs,
    4656             :                       MVT::i32, 11/*#Ops*/, 6, 8, 3, 9, 10, 11, 12, 13, 14, 15, 16, 
    4657             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 523:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    4658             :                   // Dst: (IMAGE_ATOMIC_UMAX_V1_V1:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$s, VGPR_32:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    4659             : /* 10307*/      /*Scope*/ 83, /*->10391*/
    4660             : /* 10308*/        OPC_CheckChild1Integer, 58|128,3/*442*/, 
    4661             : /* 10311*/        OPC_RecordChild2, // #1 = $vdata
    4662             : /* 10312*/        OPC_CheckChild2Type, MVT::i32,
    4663             : /* 10314*/        OPC_RecordChild3, // #2 = $s
    4664             : /* 10315*/        OPC_CheckChild3Type, MVT::i32,
    4665             : /* 10317*/        OPC_RecordChild4, // #3 = $rsrc
    4666             : /* 10318*/        OPC_MoveChild5,
    4667             : /* 10319*/        OPC_CheckInteger, 0, 
    4668             : /* 10321*/        OPC_MoveParent,
    4669             : /* 10322*/        OPC_RecordChild6, // #4 = $cachepolicy
    4670             : /* 10323*/        OPC_CheckType, MVT::i32,
    4671             : /* 10325*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    4672             : /* 10327*/        OPC_EmitMergeInputChains1_0,
    4673             : /* 10328*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    4674             : /* 10331*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    4675             :                       MVT::i16, 2/*#Ops*/, 1, 5,  // Results = #6
    4676             : /* 10339*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    4677             : /* 10342*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    4678             :                       MVT::i16, 2/*#Ops*/, 2, 7,  // Results = #8
    4679             : /* 10350*/        OPC_EmitInteger, MVT::i16, 1, 
    4680             : /* 10353*/        OPC_EmitInteger, MVT::i1, 1, 
    4681             : /* 10356*/        OPC_EmitInteger, MVT::i1, 1, 
    4682             : /* 10359*/        OPC_EmitNodeXForm, 2, 4, // anonymous_4220
    4683             : /* 10362*/        OPC_EmitInteger, MVT::i1, 0, 
    4684             : /* 10365*/        OPC_EmitInteger, MVT::i1, 0, 
    4685             : /* 10368*/        OPC_EmitInteger, MVT::i1, 0, 
    4686             : /* 10371*/        OPC_EmitInteger, MVT::i1, 0, 
    4687             : /* 10374*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_AND_V1_V1), 0|OPFL_Chain|OPFL_MemRefs,
    4688             :                       MVT::i32, 11/*#Ops*/, 6, 8, 3, 9, 10, 11, 12, 13, 14, 15, 16, 
    4689             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 442:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    4690             :                   // Dst: (IMAGE_ATOMIC_AND_V1_V1:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$s, VGPR_32:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    4691             : /* 10391*/      /*Scope*/ 83, /*->10475*/
    4692             : /* 10392*/        OPC_CheckChild1Integer, 94|128,3/*478*/, 
    4693             : /* 10395*/        OPC_RecordChild2, // #1 = $vdata
    4694             : /* 10396*/        OPC_CheckChild2Type, MVT::i32,
    4695             : /* 10398*/        OPC_RecordChild3, // #2 = $s
    4696             : /* 10399*/        OPC_CheckChild3Type, MVT::i32,
    4697             : /* 10401*/        OPC_RecordChild4, // #3 = $rsrc
    4698             : /* 10402*/        OPC_MoveChild5,
    4699             : /* 10403*/        OPC_CheckInteger, 0, 
    4700             : /* 10405*/        OPC_MoveParent,
    4701             : /* 10406*/        OPC_RecordChild6, // #4 = $cachepolicy
    4702             : /* 10407*/        OPC_CheckType, MVT::i32,
    4703             : /* 10409*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    4704             : /* 10411*/        OPC_EmitMergeInputChains1_0,
    4705             : /* 10412*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    4706             : /* 10415*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    4707             :                       MVT::i16, 2/*#Ops*/, 1, 5,  // Results = #6
    4708             : /* 10423*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    4709             : /* 10426*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    4710             :                       MVT::i16, 2/*#Ops*/, 2, 7,  // Results = #8
    4711             : /* 10434*/        OPC_EmitInteger, MVT::i16, 1, 
    4712             : /* 10437*/        OPC_EmitInteger, MVT::i1, 1, 
    4713             : /* 10440*/        OPC_EmitInteger, MVT::i1, 1, 
    4714             : /* 10443*/        OPC_EmitNodeXForm, 2, 4, // anonymous_4220
    4715             : /* 10446*/        OPC_EmitInteger, MVT::i1, 0, 
    4716             : /* 10449*/        OPC_EmitInteger, MVT::i1, 0, 
    4717             : /* 10452*/        OPC_EmitInteger, MVT::i1, 0, 
    4718             : /* 10455*/        OPC_EmitInteger, MVT::i1, 0, 
    4719             : /* 10458*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_OR_V1_V1), 0|OPFL_Chain|OPFL_MemRefs,
    4720             :                       MVT::i32, 11/*#Ops*/, 6, 8, 3, 9, 10, 11, 12, 13, 14, 15, 16, 
    4721             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 478:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    4722             :                   // Dst: (IMAGE_ATOMIC_OR_V1_V1:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$s, VGPR_32:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    4723             : /* 10475*/      /*Scope*/ 83, /*->10559*/
    4724             : /* 10476*/        OPC_CheckChild1Integer, 29|128,4/*541*/, 
    4725             : /* 10479*/        OPC_RecordChild2, // #1 = $vdata
    4726             : /* 10480*/        OPC_CheckChild2Type, MVT::i32,
    4727             : /* 10482*/        OPC_RecordChild3, // #2 = $s
    4728             : /* 10483*/        OPC_CheckChild3Type, MVT::i32,
    4729             : /* 10485*/        OPC_RecordChild4, // #3 = $rsrc
    4730             : /* 10486*/        OPC_MoveChild5,
    4731             : /* 10487*/        OPC_CheckInteger, 0, 
    4732             : /* 10489*/        OPC_MoveParent,
    4733             : /* 10490*/        OPC_RecordChild6, // #4 = $cachepolicy
    4734             : /* 10491*/        OPC_CheckType, MVT::i32,
    4735             : /* 10493*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    4736             : /* 10495*/        OPC_EmitMergeInputChains1_0,
    4737             : /* 10496*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    4738             : /* 10499*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    4739             :                       MVT::i16, 2/*#Ops*/, 1, 5,  // Results = #6
    4740             : /* 10507*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    4741             : /* 10510*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    4742             :                       MVT::i16, 2/*#Ops*/, 2, 7,  // Results = #8
    4743             : /* 10518*/        OPC_EmitInteger, MVT::i16, 1, 
    4744             : /* 10521*/        OPC_EmitInteger, MVT::i1, 1, 
    4745             : /* 10524*/        OPC_EmitInteger, MVT::i1, 1, 
    4746             : /* 10527*/        OPC_EmitNodeXForm, 2, 4, // anonymous_4220
    4747             : /* 10530*/        OPC_EmitInteger, MVT::i1, 0, 
    4748             : /* 10533*/        OPC_EmitInteger, MVT::i1, 0, 
    4749             : /* 10536*/        OPC_EmitInteger, MVT::i1, 0, 
    4750             : /* 10539*/        OPC_EmitInteger, MVT::i1, 0, 
    4751             : /* 10542*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_XOR_V1_V1), 0|OPFL_Chain|OPFL_MemRefs,
    4752             :                       MVT::i32, 11/*#Ops*/, 6, 8, 3, 9, 10, 11, 12, 13, 14, 15, 16, 
    4753             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 541:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    4754             :                   // Dst: (IMAGE_ATOMIC_XOR_V1_V1:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$s, VGPR_32:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    4755             : /* 10559*/      /*Scope*/ 83, /*->10643*/
    4756             : /* 10560*/        OPC_CheckChild1Integer, 85|128,3/*469*/, 
    4757             : /* 10563*/        OPC_RecordChild2, // #1 = $vdata
    4758             : /* 10564*/        OPC_CheckChild2Type, MVT::i32,
    4759             : /* 10566*/        OPC_RecordChild3, // #2 = $s
    4760             : /* 10567*/        OPC_CheckChild3Type, MVT::i32,
    4761             : /* 10569*/        OPC_RecordChild4, // #3 = $rsrc
    4762             : /* 10570*/        OPC_MoveChild5,
    4763             : /* 10571*/        OPC_CheckInteger, 0, 
    4764             : /* 10573*/        OPC_MoveParent,
    4765             : /* 10574*/        OPC_RecordChild6, // #4 = $cachepolicy
    4766             : /* 10575*/        OPC_CheckType, MVT::i32,
    4767             : /* 10577*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    4768             : /* 10579*/        OPC_EmitMergeInputChains1_0,
    4769             : /* 10580*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    4770             : /* 10583*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    4771             :                       MVT::i16, 2/*#Ops*/, 1, 5,  // Results = #6
    4772             : /* 10591*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    4773             : /* 10594*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    4774             :                       MVT::i16, 2/*#Ops*/, 2, 7,  // Results = #8
    4775             : /* 10602*/        OPC_EmitInteger, MVT::i16, 1, 
    4776             : /* 10605*/        OPC_EmitInteger, MVT::i1, 1, 
    4777             : /* 10608*/        OPC_EmitInteger, MVT::i1, 1, 
    4778             : /* 10611*/        OPC_EmitNodeXForm, 2, 4, // anonymous_4220
    4779             : /* 10614*/        OPC_EmitInteger, MVT::i1, 0, 
    4780             : /* 10617*/        OPC_EmitInteger, MVT::i1, 0, 
    4781             : /* 10620*/        OPC_EmitInteger, MVT::i1, 0, 
    4782             : /* 10623*/        OPC_EmitInteger, MVT::i1, 0, 
    4783             : /* 10626*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_INC_V1_V1), 0|OPFL_Chain|OPFL_MemRefs,
    4784             :                       MVT::i32, 11/*#Ops*/, 6, 8, 3, 9, 10, 11, 12, 13, 14, 15, 16, 
    4785             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 469:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    4786             :                   // Dst: (IMAGE_ATOMIC_INC_V1_V1:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$s, VGPR_32:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    4787             : /* 10643*/      /*Scope*/ 83, /*->10727*/
    4788             : /* 10644*/        OPC_CheckChild1Integer, 76|128,3/*460*/, 
    4789             : /* 10647*/        OPC_RecordChild2, // #1 = $vdata
    4790             : /* 10648*/        OPC_CheckChild2Type, MVT::i32,
    4791             : /* 10650*/        OPC_RecordChild3, // #2 = $s
    4792             : /* 10651*/        OPC_CheckChild3Type, MVT::i32,
    4793             : /* 10653*/        OPC_RecordChild4, // #3 = $rsrc
    4794             : /* 10654*/        OPC_MoveChild5,
    4795             : /* 10655*/        OPC_CheckInteger, 0, 
    4796             : /* 10657*/        OPC_MoveParent,
    4797             : /* 10658*/        OPC_RecordChild6, // #4 = $cachepolicy
    4798             : /* 10659*/        OPC_CheckType, MVT::i32,
    4799             : /* 10661*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    4800             : /* 10663*/        OPC_EmitMergeInputChains1_0,
    4801             : /* 10664*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    4802             : /* 10667*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    4803             :                       MVT::i16, 2/*#Ops*/, 1, 5,  // Results = #6
    4804             : /* 10675*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    4805             : /* 10678*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    4806             :                       MVT::i16, 2/*#Ops*/, 2, 7,  // Results = #8
    4807             : /* 10686*/        OPC_EmitInteger, MVT::i16, 1, 
    4808             : /* 10689*/        OPC_EmitInteger, MVT::i1, 1, 
    4809             : /* 10692*/        OPC_EmitInteger, MVT::i1, 1, 
    4810             : /* 10695*/        OPC_EmitNodeXForm, 2, 4, // anonymous_4220
    4811             : /* 10698*/        OPC_EmitInteger, MVT::i1, 0, 
    4812             : /* 10701*/        OPC_EmitInteger, MVT::i1, 0, 
    4813             : /* 10704*/        OPC_EmitInteger, MVT::i1, 0, 
    4814             : /* 10707*/        OPC_EmitInteger, MVT::i1, 0, 
    4815             : /* 10710*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_DEC_V1_V1), 0|OPFL_Chain|OPFL_MemRefs,
    4816             :                       MVT::i32, 11/*#Ops*/, 6, 8, 3, 9, 10, 11, 12, 13, 14, 15, 16, 
    4817             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 460:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    4818             :                   // Dst: (IMAGE_ATOMIC_DEC_V1_V1:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$s, VGPR_32:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    4819             : /* 10727*/      /*Scope*/ 105, /*->10833*/
    4820             : /* 10728*/        OPC_CheckChild1Integer, 4|128,4/*516*/, 
    4821             : /* 10731*/        OPC_RecordChild2, // #1 = $vdata
    4822             : /* 10732*/        OPC_CheckChild2Type, MVT::i32,
    4823             : /* 10734*/        OPC_RecordChild3, // #2 = $s
    4824             : /* 10735*/        OPC_CheckChild3Type, MVT::i32,
    4825             : /* 10737*/        OPC_RecordChild4, // #3 = $t
    4826             : /* 10738*/        OPC_CheckChild4Type, MVT::i32,
    4827             : /* 10740*/        OPC_RecordChild5, // #4 = $rsrc
    4828             : /* 10741*/        OPC_MoveChild6,
    4829             : /* 10742*/        OPC_CheckInteger, 0, 
    4830             : /* 10744*/        OPC_MoveParent,
    4831             : /* 10745*/        OPC_RecordChild7, // #5 = $cachepolicy
    4832             : /* 10746*/        OPC_CheckType, MVT::i32,
    4833             : /* 10748*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    4834             : /* 10750*/        OPC_EmitMergeInputChains1_0,
    4835             : /* 10751*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    4836             : /* 10754*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    4837             :                       MVT::i16, 2/*#Ops*/, 1, 6,  // Results = #7
    4838             : /* 10762*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    4839             :                       MVT::v2f32, 0/*#Ops*/,  // Results = #8
    4840             : /* 10768*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    4841             : /* 10771*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    4842             :                       MVT::v2f32, 3/*#Ops*/, 8, 2, 9,  // Results = #10
    4843             : /* 10780*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    4844             : /* 10783*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    4845             :                       MVT::v2f32, 3/*#Ops*/, 10, 3, 11,  // Results = #12
    4846             : /* 10792*/        OPC_EmitInteger, MVT::i16, 1, 
    4847             : /* 10795*/        OPC_EmitInteger, MVT::i1, 1, 
    4848             : /* 10798*/        OPC_EmitInteger, MVT::i1, 1, 
    4849             : /* 10801*/        OPC_EmitNodeXForm, 2, 5, // anonymous_4220
    4850             : /* 10804*/        OPC_EmitInteger, MVT::i1, 0, 
    4851             : /* 10807*/        OPC_EmitInteger, MVT::i1, 0, 
    4852             : /* 10810*/        OPC_EmitInteger, MVT::i1, 0, 
    4853             : /* 10813*/        OPC_EmitInteger, MVT::i1, 0, 
    4854             : /* 10816*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SWAP_V1_V2), 0|OPFL_Chain|OPFL_MemRefs,
    4855             :                       MVT::i32, 11/*#Ops*/, 7, 12, 4, 13, 14, 15, 16, 17, 18, 19, 20, 
    4856             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 516:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    4857             :                   // Dst: (IMAGE_ATOMIC_SWAP_V1_V2:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v2f32] } (INSERT_SUBREG:{ *:[v2f32] } (IMPLICIT_DEF:{ *:[v2f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    4858             : /* 10833*/      /*Scope*/ 105, /*->10939*/
    4859             : /* 10834*/        OPC_CheckChild1Integer, 3|128,4/*515*/, 
    4860             : /* 10837*/        OPC_RecordChild2, // #1 = $vdata
    4861             : /* 10838*/        OPC_CheckChild2Type, MVT::i32,
    4862             : /* 10840*/        OPC_RecordChild3, // #2 = $s
    4863             : /* 10841*/        OPC_CheckChild3Type, MVT::i32,
    4864             : /* 10843*/        OPC_RecordChild4, // #3 = $slice
    4865             : /* 10844*/        OPC_CheckChild4Type, MVT::i32,
    4866             : /* 10846*/        OPC_RecordChild5, // #4 = $rsrc
    4867             : /* 10847*/        OPC_MoveChild6,
    4868             : /* 10848*/        OPC_CheckInteger, 0, 
    4869             : /* 10850*/        OPC_MoveParent,
    4870             : /* 10851*/        OPC_RecordChild7, // #5 = $cachepolicy
    4871             : /* 10852*/        OPC_CheckType, MVT::i32,
    4872             : /* 10854*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    4873             : /* 10856*/        OPC_EmitMergeInputChains1_0,
    4874             : /* 10857*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    4875             : /* 10860*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    4876             :                       MVT::i16, 2/*#Ops*/, 1, 6,  // Results = #7
    4877             : /* 10868*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    4878             :                       MVT::v2f32, 0/*#Ops*/,  // Results = #8
    4879             : /* 10874*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    4880             : /* 10877*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    4881             :                       MVT::v2f32, 3/*#Ops*/, 8, 2, 9,  // Results = #10
    4882             : /* 10886*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    4883             : /* 10889*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    4884             :                       MVT::v2f32, 3/*#Ops*/, 10, 3, 11,  // Results = #12
    4885             : /* 10898*/        OPC_EmitInteger, MVT::i16, 1, 
    4886             : /* 10901*/        OPC_EmitInteger, MVT::i1, 1, 
    4887             : /* 10904*/        OPC_EmitInteger, MVT::i1, 1, 
    4888             : /* 10907*/        OPC_EmitNodeXForm, 2, 5, // anonymous_4220
    4889             : /* 10910*/        OPC_EmitInteger, MVT::i1, 0, 
    4890             : /* 10913*/        OPC_EmitInteger, MVT::i1, 0, 
    4891             : /* 10916*/        OPC_EmitInteger, MVT::i1, 0, 
    4892             : /* 10919*/        OPC_EmitInteger, MVT::i1, 1, 
    4893             : /* 10922*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SWAP_V1_V2), 0|OPFL_Chain|OPFL_MemRefs,
    4894             :                       MVT::i32, 11/*#Ops*/, 7, 12, 4, 13, 14, 15, 16, 17, 18, 19, 20, 
    4895             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 515:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$slice, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    4896             :                   // Dst: (IMAGE_ATOMIC_SWAP_V1_V2:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v2f32] } (INSERT_SUBREG:{ *:[v2f32] } (IMPLICIT_DEF:{ *:[v2f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$slice, sub1:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 1:{ *:[i1] })
    4897             : /* 10939*/      /*Scope*/ 105, /*->11045*/
    4898             : /* 10940*/        OPC_CheckChild1Integer, 51|128,3/*435*/, 
    4899             : /* 10943*/        OPC_RecordChild2, // #1 = $vdata
    4900             : /* 10944*/        OPC_CheckChild2Type, MVT::i32,
    4901             : /* 10946*/        OPC_RecordChild3, // #2 = $s
    4902             : /* 10947*/        OPC_CheckChild3Type, MVT::i32,
    4903             : /* 10949*/        OPC_RecordChild4, // #3 = $t
    4904             : /* 10950*/        OPC_CheckChild4Type, MVT::i32,
    4905             : /* 10952*/        OPC_RecordChild5, // #4 = $rsrc
    4906             : /* 10953*/        OPC_MoveChild6,
    4907             : /* 10954*/        OPC_CheckInteger, 0, 
    4908             : /* 10956*/        OPC_MoveParent,
    4909             : /* 10957*/        OPC_RecordChild7, // #5 = $cachepolicy
    4910             : /* 10958*/        OPC_CheckType, MVT::i32,
    4911             : /* 10960*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    4912             : /* 10962*/        OPC_EmitMergeInputChains1_0,
    4913             : /* 10963*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    4914             : /* 10966*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    4915             :                       MVT::i16, 2/*#Ops*/, 1, 6,  // Results = #7
    4916             : /* 10974*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    4917             :                       MVT::v2f32, 0/*#Ops*/,  // Results = #8
    4918             : /* 10980*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    4919             : /* 10983*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    4920             :                       MVT::v2f32, 3/*#Ops*/, 8, 2, 9,  // Results = #10
    4921             : /* 10992*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    4922             : /* 10995*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    4923             :                       MVT::v2f32, 3/*#Ops*/, 10, 3, 11,  // Results = #12
    4924             : /* 11004*/        OPC_EmitInteger, MVT::i16, 1, 
    4925             : /* 11007*/        OPC_EmitInteger, MVT::i1, 1, 
    4926             : /* 11010*/        OPC_EmitInteger, MVT::i1, 1, 
    4927             : /* 11013*/        OPC_EmitNodeXForm, 2, 5, // anonymous_4220
    4928             : /* 11016*/        OPC_EmitInteger, MVT::i1, 0, 
    4929             : /* 11019*/        OPC_EmitInteger, MVT::i1, 0, 
    4930             : /* 11022*/        OPC_EmitInteger, MVT::i1, 0, 
    4931             : /* 11025*/        OPC_EmitInteger, MVT::i1, 0, 
    4932             : /* 11028*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_ADD_V1_V2), 0|OPFL_Chain|OPFL_MemRefs,
    4933             :                       MVT::i32, 11/*#Ops*/, 7, 12, 4, 13, 14, 15, 16, 17, 18, 19, 20, 
    4934             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 435:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    4935             :                   // Dst: (IMAGE_ATOMIC_ADD_V1_V2:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v2f32] } (INSERT_SUBREG:{ *:[v2f32] } (IMPLICIT_DEF:{ *:[v2f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    4936             : /* 11045*/      /*Scope*/ 105, /*->11151*/
    4937             : /* 11046*/        OPC_CheckChild1Integer, 50|128,3/*434*/, 
    4938             : /* 11049*/        OPC_RecordChild2, // #1 = $vdata
    4939             : /* 11050*/        OPC_CheckChild2Type, MVT::i32,
    4940             : /* 11052*/        OPC_RecordChild3, // #2 = $s
    4941             : /* 11053*/        OPC_CheckChild3Type, MVT::i32,
    4942             : /* 11055*/        OPC_RecordChild4, // #3 = $slice
    4943             : /* 11056*/        OPC_CheckChild4Type, MVT::i32,
    4944             : /* 11058*/        OPC_RecordChild5, // #4 = $rsrc
    4945             : /* 11059*/        OPC_MoveChild6,
    4946             : /* 11060*/        OPC_CheckInteger, 0, 
    4947             : /* 11062*/        OPC_MoveParent,
    4948             : /* 11063*/        OPC_RecordChild7, // #5 = $cachepolicy
    4949             : /* 11064*/        OPC_CheckType, MVT::i32,
    4950             : /* 11066*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    4951             : /* 11068*/        OPC_EmitMergeInputChains1_0,
    4952             : /* 11069*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    4953             : /* 11072*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    4954             :                       MVT::i16, 2/*#Ops*/, 1, 6,  // Results = #7
    4955             : /* 11080*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    4956             :                       MVT::v2f32, 0/*#Ops*/,  // Results = #8
    4957             : /* 11086*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    4958             : /* 11089*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    4959             :                       MVT::v2f32, 3/*#Ops*/, 8, 2, 9,  // Results = #10
    4960             : /* 11098*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    4961             : /* 11101*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    4962             :                       MVT::v2f32, 3/*#Ops*/, 10, 3, 11,  // Results = #12
    4963             : /* 11110*/        OPC_EmitInteger, MVT::i16, 1, 
    4964             : /* 11113*/        OPC_EmitInteger, MVT::i1, 1, 
    4965             : /* 11116*/        OPC_EmitInteger, MVT::i1, 1, 
    4966             : /* 11119*/        OPC_EmitNodeXForm, 2, 5, // anonymous_4220
    4967             : /* 11122*/        OPC_EmitInteger, MVT::i1, 0, 
    4968             : /* 11125*/        OPC_EmitInteger, MVT::i1, 0, 
    4969             : /* 11128*/        OPC_EmitInteger, MVT::i1, 0, 
    4970             : /* 11131*/        OPC_EmitInteger, MVT::i1, 1, 
    4971             : /* 11134*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_ADD_V1_V2), 0|OPFL_Chain|OPFL_MemRefs,
    4972             :                       MVT::i32, 11/*#Ops*/, 7, 12, 4, 13, 14, 15, 16, 17, 18, 19, 20, 
    4973             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 434:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$slice, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    4974             :                   // Dst: (IMAGE_ATOMIC_ADD_V1_V2:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v2f32] } (INSERT_SUBREG:{ *:[v2f32] } (IMPLICIT_DEF:{ *:[v2f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$slice, sub1:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 1:{ *:[i1] })
    4975             : /* 11151*/      /*Scope*/ 105, /*->11257*/
    4976             : /* 11152*/        OPC_CheckChild1Integer, 123|128,3/*507*/, 
    4977             : /* 11155*/        OPC_RecordChild2, // #1 = $vdata
    4978             : /* 11156*/        OPC_CheckChild2Type, MVT::i32,
    4979             : /* 11158*/        OPC_RecordChild3, // #2 = $s
    4980             : /* 11159*/        OPC_CheckChild3Type, MVT::i32,
    4981             : /* 11161*/        OPC_RecordChild4, // #3 = $t
    4982             : /* 11162*/        OPC_CheckChild4Type, MVT::i32,
    4983             : /* 11164*/        OPC_RecordChild5, // #4 = $rsrc
    4984             : /* 11165*/        OPC_MoveChild6,
    4985             : /* 11166*/        OPC_CheckInteger, 0, 
    4986             : /* 11168*/        OPC_MoveParent,
    4987             : /* 11169*/        OPC_RecordChild7, // #5 = $cachepolicy
    4988             : /* 11170*/        OPC_CheckType, MVT::i32,
    4989             : /* 11172*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    4990             : /* 11174*/        OPC_EmitMergeInputChains1_0,
    4991             : /* 11175*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    4992             : /* 11178*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    4993             :                       MVT::i16, 2/*#Ops*/, 1, 6,  // Results = #7
    4994             : /* 11186*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    4995             :                       MVT::v2f32, 0/*#Ops*/,  // Results = #8
    4996             : /* 11192*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    4997             : /* 11195*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    4998             :                       MVT::v2f32, 3/*#Ops*/, 8, 2, 9,  // Results = #10
    4999             : /* 11204*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    5000             : /* 11207*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5001             :                       MVT::v2f32, 3/*#Ops*/, 10, 3, 11,  // Results = #12
    5002             : /* 11216*/        OPC_EmitInteger, MVT::i16, 1, 
    5003             : /* 11219*/        OPC_EmitInteger, MVT::i1, 1, 
    5004             : /* 11222*/        OPC_EmitInteger, MVT::i1, 1, 
    5005             : /* 11225*/        OPC_EmitNodeXForm, 2, 5, // anonymous_4220
    5006             : /* 11228*/        OPC_EmitInteger, MVT::i1, 0, 
    5007             : /* 11231*/        OPC_EmitInteger, MVT::i1, 0, 
    5008             : /* 11234*/        OPC_EmitInteger, MVT::i1, 0, 
    5009             : /* 11237*/        OPC_EmitInteger, MVT::i1, 0, 
    5010             : /* 11240*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SUB_V1_V2), 0|OPFL_Chain|OPFL_MemRefs,
    5011             :                       MVT::i32, 11/*#Ops*/, 7, 12, 4, 13, 14, 15, 16, 17, 18, 19, 20, 
    5012             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 507:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    5013             :                   // Dst: (IMAGE_ATOMIC_SUB_V1_V2:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v2f32] } (INSERT_SUBREG:{ *:[v2f32] } (IMPLICIT_DEF:{ *:[v2f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    5014             : /* 11257*/      /*Scope*/ 105, /*->11363*/
    5015             : /* 11258*/        OPC_CheckChild1Integer, 122|128,3/*506*/, 
    5016             : /* 11261*/        OPC_RecordChild2, // #1 = $vdata
    5017             : /* 11262*/        OPC_CheckChild2Type, MVT::i32,
    5018             : /* 11264*/        OPC_RecordChild3, // #2 = $s
    5019             : /* 11265*/        OPC_CheckChild3Type, MVT::i32,
    5020             : /* 11267*/        OPC_RecordChild4, // #3 = $slice
    5021             : /* 11268*/        OPC_CheckChild4Type, MVT::i32,
    5022             : /* 11270*/        OPC_RecordChild5, // #4 = $rsrc
    5023             : /* 11271*/        OPC_MoveChild6,
    5024             : /* 11272*/        OPC_CheckInteger, 0, 
    5025             : /* 11274*/        OPC_MoveParent,
    5026             : /* 11275*/        OPC_RecordChild7, // #5 = $cachepolicy
    5027             : /* 11276*/        OPC_CheckType, MVT::i32,
    5028             : /* 11278*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    5029             : /* 11280*/        OPC_EmitMergeInputChains1_0,
    5030             : /* 11281*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    5031             : /* 11284*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    5032             :                       MVT::i16, 2/*#Ops*/, 1, 6,  // Results = #7
    5033             : /* 11292*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    5034             :                       MVT::v2f32, 0/*#Ops*/,  // Results = #8
    5035             : /* 11298*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    5036             : /* 11301*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5037             :                       MVT::v2f32, 3/*#Ops*/, 8, 2, 9,  // Results = #10
    5038             : /* 11310*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    5039             : /* 11313*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5040             :                       MVT::v2f32, 3/*#Ops*/, 10, 3, 11,  // Results = #12
    5041             : /* 11322*/        OPC_EmitInteger, MVT::i16, 1, 
    5042             : /* 11325*/        OPC_EmitInteger, MVT::i1, 1, 
    5043             : /* 11328*/        OPC_EmitInteger, MVT::i1, 1, 
    5044             : /* 11331*/        OPC_EmitNodeXForm, 2, 5, // anonymous_4220
    5045             : /* 11334*/        OPC_EmitInteger, MVT::i1, 0, 
    5046             : /* 11337*/        OPC_EmitInteger, MVT::i1, 0, 
    5047             : /* 11340*/        OPC_EmitInteger, MVT::i1, 0, 
    5048             : /* 11343*/        OPC_EmitInteger, MVT::i1, 1, 
    5049             : /* 11346*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SUB_V1_V2), 0|OPFL_Chain|OPFL_MemRefs,
    5050             :                       MVT::i32, 11/*#Ops*/, 7, 12, 4, 13, 14, 15, 16, 17, 18, 19, 20, 
    5051             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 506:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$slice, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    5052             :                   // Dst: (IMAGE_ATOMIC_SUB_V1_V2:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v2f32] } (INSERT_SUBREG:{ *:[v2f32] } (IMPLICIT_DEF:{ *:[v2f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$slice, sub1:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 1:{ *:[i1] })
    5053             : /* 11363*/      /*Scope*/ 105, /*->11469*/
    5054             : /* 11364*/        OPC_CheckChild1Integer, 114|128,3/*498*/, 
    5055             : /* 11367*/        OPC_RecordChild2, // #1 = $vdata
    5056             : /* 11368*/        OPC_CheckChild2Type, MVT::i32,
    5057             : /* 11370*/        OPC_RecordChild3, // #2 = $s
    5058             : /* 11371*/        OPC_CheckChild3Type, MVT::i32,
    5059             : /* 11373*/        OPC_RecordChild4, // #3 = $t
    5060             : /* 11374*/        OPC_CheckChild4Type, MVT::i32,
    5061             : /* 11376*/        OPC_RecordChild5, // #4 = $rsrc
    5062             : /* 11377*/        OPC_MoveChild6,
    5063             : /* 11378*/        OPC_CheckInteger, 0, 
    5064             : /* 11380*/        OPC_MoveParent,
    5065             : /* 11381*/        OPC_RecordChild7, // #5 = $cachepolicy
    5066             : /* 11382*/        OPC_CheckType, MVT::i32,
    5067             : /* 11384*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    5068             : /* 11386*/        OPC_EmitMergeInputChains1_0,
    5069             : /* 11387*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    5070             : /* 11390*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    5071             :                       MVT::i16, 2/*#Ops*/, 1, 6,  // Results = #7
    5072             : /* 11398*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    5073             :                       MVT::v2f32, 0/*#Ops*/,  // Results = #8
    5074             : /* 11404*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    5075             : /* 11407*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5076             :                       MVT::v2f32, 3/*#Ops*/, 8, 2, 9,  // Results = #10
    5077             : /* 11416*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    5078             : /* 11419*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5079             :                       MVT::v2f32, 3/*#Ops*/, 10, 3, 11,  // Results = #12
    5080             : /* 11428*/        OPC_EmitInteger, MVT::i16, 1, 
    5081             : /* 11431*/        OPC_EmitInteger, MVT::i1, 1, 
    5082             : /* 11434*/        OPC_EmitInteger, MVT::i1, 1, 
    5083             : /* 11437*/        OPC_EmitNodeXForm, 2, 5, // anonymous_4220
    5084             : /* 11440*/        OPC_EmitInteger, MVT::i1, 0, 
    5085             : /* 11443*/        OPC_EmitInteger, MVT::i1, 0, 
    5086             : /* 11446*/        OPC_EmitInteger, MVT::i1, 0, 
    5087             : /* 11449*/        OPC_EmitInteger, MVT::i1, 0, 
    5088             : /* 11452*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SMIN_V1_V2), 0|OPFL_Chain|OPFL_MemRefs,
    5089             :                       MVT::i32, 11/*#Ops*/, 7, 12, 4, 13, 14, 15, 16, 17, 18, 19, 20, 
    5090             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 498:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    5091             :                   // Dst: (IMAGE_ATOMIC_SMIN_V1_V2:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v2f32] } (INSERT_SUBREG:{ *:[v2f32] } (IMPLICIT_DEF:{ *:[v2f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    5092             : /* 11469*/      /*Scope*/ 105, /*->11575*/
    5093             : /* 11470*/        OPC_CheckChild1Integer, 113|128,3/*497*/, 
    5094             : /* 11473*/        OPC_RecordChild2, // #1 = $vdata
    5095             : /* 11474*/        OPC_CheckChild2Type, MVT::i32,
    5096             : /* 11476*/        OPC_RecordChild3, // #2 = $s
    5097             : /* 11477*/        OPC_CheckChild3Type, MVT::i32,
    5098             : /* 11479*/        OPC_RecordChild4, // #3 = $slice
    5099             : /* 11480*/        OPC_CheckChild4Type, MVT::i32,
    5100             : /* 11482*/        OPC_RecordChild5, // #4 = $rsrc
    5101             : /* 11483*/        OPC_MoveChild6,
    5102             : /* 11484*/        OPC_CheckInteger, 0, 
    5103             : /* 11486*/        OPC_MoveParent,
    5104             : /* 11487*/        OPC_RecordChild7, // #5 = $cachepolicy
    5105             : /* 11488*/        OPC_CheckType, MVT::i32,
    5106             : /* 11490*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    5107             : /* 11492*/        OPC_EmitMergeInputChains1_0,
    5108             : /* 11493*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    5109             : /* 11496*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    5110             :                       MVT::i16, 2/*#Ops*/, 1, 6,  // Results = #7
    5111             : /* 11504*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    5112             :                       MVT::v2f32, 0/*#Ops*/,  // Results = #8
    5113             : /* 11510*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    5114             : /* 11513*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5115             :                       MVT::v2f32, 3/*#Ops*/, 8, 2, 9,  // Results = #10
    5116             : /* 11522*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    5117             : /* 11525*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5118             :                       MVT::v2f32, 3/*#Ops*/, 10, 3, 11,  // Results = #12
    5119             : /* 11534*/        OPC_EmitInteger, MVT::i16, 1, 
    5120             : /* 11537*/        OPC_EmitInteger, MVT::i1, 1, 
    5121             : /* 11540*/        OPC_EmitInteger, MVT::i1, 1, 
    5122             : /* 11543*/        OPC_EmitNodeXForm, 2, 5, // anonymous_4220
    5123             : /* 11546*/        OPC_EmitInteger, MVT::i1, 0, 
    5124             : /* 11549*/        OPC_EmitInteger, MVT::i1, 0, 
    5125             : /* 11552*/        OPC_EmitInteger, MVT::i1, 0, 
    5126             : /* 11555*/        OPC_EmitInteger, MVT::i1, 1, 
    5127             : /* 11558*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SMIN_V1_V2), 0|OPFL_Chain|OPFL_MemRefs,
    5128             :                       MVT::i32, 11/*#Ops*/, 7, 12, 4, 13, 14, 15, 16, 17, 18, 19, 20, 
    5129             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 497:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$slice, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    5130             :                   // Dst: (IMAGE_ATOMIC_SMIN_V1_V2:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v2f32] } (INSERT_SUBREG:{ *:[v2f32] } (IMPLICIT_DEF:{ *:[v2f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$slice, sub1:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 1:{ *:[i1] })
    5131             : /* 11575*/      /*Scope*/ 105, /*->11681*/
    5132             : /* 11576*/        OPC_CheckChild1Integer, 22|128,4/*534*/, 
    5133             : /* 11579*/        OPC_RecordChild2, // #1 = $vdata
    5134             : /* 11580*/        OPC_CheckChild2Type, MVT::i32,
    5135             : /* 11582*/        OPC_RecordChild3, // #2 = $s
    5136             : /* 11583*/        OPC_CheckChild3Type, MVT::i32,
    5137             : /* 11585*/        OPC_RecordChild4, // #3 = $t
    5138             : /* 11586*/        OPC_CheckChild4Type, MVT::i32,
    5139             : /* 11588*/        OPC_RecordChild5, // #4 = $rsrc
    5140             : /* 11589*/        OPC_MoveChild6,
    5141             : /* 11590*/        OPC_CheckInteger, 0, 
    5142             : /* 11592*/        OPC_MoveParent,
    5143             : /* 11593*/        OPC_RecordChild7, // #5 = $cachepolicy
    5144             : /* 11594*/        OPC_CheckType, MVT::i32,
    5145             : /* 11596*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    5146             : /* 11598*/        OPC_EmitMergeInputChains1_0,
    5147             : /* 11599*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    5148             : /* 11602*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    5149             :                       MVT::i16, 2/*#Ops*/, 1, 6,  // Results = #7
    5150             : /* 11610*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    5151             :                       MVT::v2f32, 0/*#Ops*/,  // Results = #8
    5152             : /* 11616*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    5153             : /* 11619*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5154             :                       MVT::v2f32, 3/*#Ops*/, 8, 2, 9,  // Results = #10
    5155             : /* 11628*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    5156             : /* 11631*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5157             :                       MVT::v2f32, 3/*#Ops*/, 10, 3, 11,  // Results = #12
    5158             : /* 11640*/        OPC_EmitInteger, MVT::i16, 1, 
    5159             : /* 11643*/        OPC_EmitInteger, MVT::i1, 1, 
    5160             : /* 11646*/        OPC_EmitInteger, MVT::i1, 1, 
    5161             : /* 11649*/        OPC_EmitNodeXForm, 2, 5, // anonymous_4220
    5162             : /* 11652*/        OPC_EmitInteger, MVT::i1, 0, 
    5163             : /* 11655*/        OPC_EmitInteger, MVT::i1, 0, 
    5164             : /* 11658*/        OPC_EmitInteger, MVT::i1, 0, 
    5165             : /* 11661*/        OPC_EmitInteger, MVT::i1, 0, 
    5166             : /* 11664*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_UMIN_V1_V2), 0|OPFL_Chain|OPFL_MemRefs,
    5167             :                       MVT::i32, 11/*#Ops*/, 7, 12, 4, 13, 14, 15, 16, 17, 18, 19, 20, 
    5168             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 534:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    5169             :                   // Dst: (IMAGE_ATOMIC_UMIN_V1_V2:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v2f32] } (INSERT_SUBREG:{ *:[v2f32] } (IMPLICIT_DEF:{ *:[v2f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    5170             : /* 11681*/      /*Scope*/ 105, /*->11787*/
    5171             : /* 11682*/        OPC_CheckChild1Integer, 21|128,4/*533*/, 
    5172             : /* 11685*/        OPC_RecordChild2, // #1 = $vdata
    5173             : /* 11686*/        OPC_CheckChild2Type, MVT::i32,
    5174             : /* 11688*/        OPC_RecordChild3, // #2 = $s
    5175             : /* 11689*/        OPC_CheckChild3Type, MVT::i32,
    5176             : /* 11691*/        OPC_RecordChild4, // #3 = $slice
    5177             : /* 11692*/        OPC_CheckChild4Type, MVT::i32,
    5178             : /* 11694*/        OPC_RecordChild5, // #4 = $rsrc
    5179             : /* 11695*/        OPC_MoveChild6,
    5180             : /* 11696*/        OPC_CheckInteger, 0, 
    5181             : /* 11698*/        OPC_MoveParent,
    5182             : /* 11699*/        OPC_RecordChild7, // #5 = $cachepolicy
    5183             : /* 11700*/        OPC_CheckType, MVT::i32,
    5184             : /* 11702*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    5185             : /* 11704*/        OPC_EmitMergeInputChains1_0,
    5186             : /* 11705*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    5187             : /* 11708*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    5188             :                       MVT::i16, 2/*#Ops*/, 1, 6,  // Results = #7
    5189             : /* 11716*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    5190             :                       MVT::v2f32, 0/*#Ops*/,  // Results = #8
    5191             : /* 11722*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    5192             : /* 11725*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5193             :                       MVT::v2f32, 3/*#Ops*/, 8, 2, 9,  // Results = #10
    5194             : /* 11734*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    5195             : /* 11737*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5196             :                       MVT::v2f32, 3/*#Ops*/, 10, 3, 11,  // Results = #12
    5197             : /* 11746*/        OPC_EmitInteger, MVT::i16, 1, 
    5198             : /* 11749*/        OPC_EmitInteger, MVT::i1, 1, 
    5199             : /* 11752*/        OPC_EmitInteger, MVT::i1, 1, 
    5200             : /* 11755*/        OPC_EmitNodeXForm, 2, 5, // anonymous_4220
    5201             : /* 11758*/        OPC_EmitInteger, MVT::i1, 0, 
    5202             : /* 11761*/        OPC_EmitInteger, MVT::i1, 0, 
    5203             : /* 11764*/        OPC_EmitInteger, MVT::i1, 0, 
    5204             : /* 11767*/        OPC_EmitInteger, MVT::i1, 1, 
    5205             : /* 11770*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_UMIN_V1_V2), 0|OPFL_Chain|OPFL_MemRefs,
    5206             :                       MVT::i32, 11/*#Ops*/, 7, 12, 4, 13, 14, 15, 16, 17, 18, 19, 20, 
    5207             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 533:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$slice, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    5208             :                   // Dst: (IMAGE_ATOMIC_UMIN_V1_V2:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v2f32] } (INSERT_SUBREG:{ *:[v2f32] } (IMPLICIT_DEF:{ *:[v2f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$slice, sub1:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 1:{ *:[i1] })
    5209             : /* 11787*/      /*Scope*/ 105, /*->11893*/
    5210             : /* 11788*/        OPC_CheckChild1Integer, 105|128,3/*489*/, 
    5211             : /* 11791*/        OPC_RecordChild2, // #1 = $vdata
    5212             : /* 11792*/        OPC_CheckChild2Type, MVT::i32,
    5213             : /* 11794*/        OPC_RecordChild3, // #2 = $s
    5214             : /* 11795*/        OPC_CheckChild3Type, MVT::i32,
    5215             : /* 11797*/        OPC_RecordChild4, // #3 = $t
    5216             : /* 11798*/        OPC_CheckChild4Type, MVT::i32,
    5217             : /* 11800*/        OPC_RecordChild5, // #4 = $rsrc
    5218             : /* 11801*/        OPC_MoveChild6,
    5219             : /* 11802*/        OPC_CheckInteger, 0, 
    5220             : /* 11804*/        OPC_MoveParent,
    5221             : /* 11805*/        OPC_RecordChild7, // #5 = $cachepolicy
    5222             : /* 11806*/        OPC_CheckType, MVT::i32,
    5223             : /* 11808*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    5224             : /* 11810*/        OPC_EmitMergeInputChains1_0,
    5225             : /* 11811*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    5226             : /* 11814*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    5227             :                       MVT::i16, 2/*#Ops*/, 1, 6,  // Results = #7
    5228             : /* 11822*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    5229             :                       MVT::v2f32, 0/*#Ops*/,  // Results = #8
    5230             : /* 11828*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    5231             : /* 11831*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5232             :                       MVT::v2f32, 3/*#Ops*/, 8, 2, 9,  // Results = #10
    5233             : /* 11840*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    5234             : /* 11843*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5235             :                       MVT::v2f32, 3/*#Ops*/, 10, 3, 11,  // Results = #12
    5236             : /* 11852*/        OPC_EmitInteger, MVT::i16, 1, 
    5237             : /* 11855*/        OPC_EmitInteger, MVT::i1, 1, 
    5238             : /* 11858*/        OPC_EmitInteger, MVT::i1, 1, 
    5239             : /* 11861*/        OPC_EmitNodeXForm, 2, 5, // anonymous_4220
    5240             : /* 11864*/        OPC_EmitInteger, MVT::i1, 0, 
    5241             : /* 11867*/        OPC_EmitInteger, MVT::i1, 0, 
    5242             : /* 11870*/        OPC_EmitInteger, MVT::i1, 0, 
    5243             : /* 11873*/        OPC_EmitInteger, MVT::i1, 0, 
    5244             : /* 11876*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SMAX_V1_V2), 0|OPFL_Chain|OPFL_MemRefs,
    5245             :                       MVT::i32, 11/*#Ops*/, 7, 12, 4, 13, 14, 15, 16, 17, 18, 19, 20, 
    5246             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 489:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    5247             :                   // Dst: (IMAGE_ATOMIC_SMAX_V1_V2:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v2f32] } (INSERT_SUBREG:{ *:[v2f32] } (IMPLICIT_DEF:{ *:[v2f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    5248             : /* 11893*/      /*Scope*/ 105, /*->11999*/
    5249             : /* 11894*/        OPC_CheckChild1Integer, 104|128,3/*488*/, 
    5250             : /* 11897*/        OPC_RecordChild2, // #1 = $vdata
    5251             : /* 11898*/        OPC_CheckChild2Type, MVT::i32,
    5252             : /* 11900*/        OPC_RecordChild3, // #2 = $s
    5253             : /* 11901*/        OPC_CheckChild3Type, MVT::i32,
    5254             : /* 11903*/        OPC_RecordChild4, // #3 = $slice
    5255             : /* 11904*/        OPC_CheckChild4Type, MVT::i32,
    5256             : /* 11906*/        OPC_RecordChild5, // #4 = $rsrc
    5257             : /* 11907*/        OPC_MoveChild6,
    5258             : /* 11908*/        OPC_CheckInteger, 0, 
    5259             : /* 11910*/        OPC_MoveParent,
    5260             : /* 11911*/        OPC_RecordChild7, // #5 = $cachepolicy
    5261             : /* 11912*/        OPC_CheckType, MVT::i32,
    5262             : /* 11914*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    5263             : /* 11916*/        OPC_EmitMergeInputChains1_0,
    5264             : /* 11917*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    5265             : /* 11920*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    5266             :                       MVT::i16, 2/*#Ops*/, 1, 6,  // Results = #7
    5267             : /* 11928*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    5268             :                       MVT::v2f32, 0/*#Ops*/,  // Results = #8
    5269             : /* 11934*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    5270             : /* 11937*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5271             :                       MVT::v2f32, 3/*#Ops*/, 8, 2, 9,  // Results = #10
    5272             : /* 11946*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    5273             : /* 11949*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5274             :                       MVT::v2f32, 3/*#Ops*/, 10, 3, 11,  // Results = #12
    5275             : /* 11958*/        OPC_EmitInteger, MVT::i16, 1, 
    5276             : /* 11961*/        OPC_EmitInteger, MVT::i1, 1, 
    5277             : /* 11964*/        OPC_EmitInteger, MVT::i1, 1, 
    5278             : /* 11967*/        OPC_EmitNodeXForm, 2, 5, // anonymous_4220
    5279             : /* 11970*/        OPC_EmitInteger, MVT::i1, 0, 
    5280             : /* 11973*/        OPC_EmitInteger, MVT::i1, 0, 
    5281             : /* 11976*/        OPC_EmitInteger, MVT::i1, 0, 
    5282             : /* 11979*/        OPC_EmitInteger, MVT::i1, 1, 
    5283             : /* 11982*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SMAX_V1_V2), 0|OPFL_Chain|OPFL_MemRefs,
    5284             :                       MVT::i32, 11/*#Ops*/, 7, 12, 4, 13, 14, 15, 16, 17, 18, 19, 20, 
    5285             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 488:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$slice, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    5286             :                   // Dst: (IMAGE_ATOMIC_SMAX_V1_V2:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v2f32] } (INSERT_SUBREG:{ *:[v2f32] } (IMPLICIT_DEF:{ *:[v2f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$slice, sub1:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 1:{ *:[i1] })
    5287             : /* 11999*/      /*Scope*/ 105, /*->12105*/
    5288             : /* 12000*/        OPC_CheckChild1Integer, 13|128,4/*525*/, 
    5289             : /* 12003*/        OPC_RecordChild2, // #1 = $vdata
    5290             : /* 12004*/        OPC_CheckChild2Type, MVT::i32,
    5291             : /* 12006*/        OPC_RecordChild3, // #2 = $s
    5292             : /* 12007*/        OPC_CheckChild3Type, MVT::i32,
    5293             : /* 12009*/        OPC_RecordChild4, // #3 = $t
    5294             : /* 12010*/        OPC_CheckChild4Type, MVT::i32,
    5295             : /* 12012*/        OPC_RecordChild5, // #4 = $rsrc
    5296             : /* 12013*/        OPC_MoveChild6,
    5297             : /* 12014*/        OPC_CheckInteger, 0, 
    5298             : /* 12016*/        OPC_MoveParent,
    5299             : /* 12017*/        OPC_RecordChild7, // #5 = $cachepolicy
    5300             : /* 12018*/        OPC_CheckType, MVT::i32,
    5301             : /* 12020*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    5302             : /* 12022*/        OPC_EmitMergeInputChains1_0,
    5303             : /* 12023*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    5304             : /* 12026*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    5305             :                       MVT::i16, 2/*#Ops*/, 1, 6,  // Results = #7
    5306             : /* 12034*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    5307             :                       MVT::v2f32, 0/*#Ops*/,  // Results = #8
    5308             : /* 12040*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    5309             : /* 12043*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5310             :                       MVT::v2f32, 3/*#Ops*/, 8, 2, 9,  // Results = #10
    5311             : /* 12052*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    5312             : /* 12055*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5313             :                       MVT::v2f32, 3/*#Ops*/, 10, 3, 11,  // Results = #12
    5314             : /* 12064*/        OPC_EmitInteger, MVT::i16, 1, 
    5315             : /* 12067*/        OPC_EmitInteger, MVT::i1, 1, 
    5316             : /* 12070*/        OPC_EmitInteger, MVT::i1, 1, 
    5317             : /* 12073*/        OPC_EmitNodeXForm, 2, 5, // anonymous_4220
    5318             : /* 12076*/        OPC_EmitInteger, MVT::i1, 0, 
    5319             : /* 12079*/        OPC_EmitInteger, MVT::i1, 0, 
    5320             : /* 12082*/        OPC_EmitInteger, MVT::i1, 0, 
    5321             : /* 12085*/        OPC_EmitInteger, MVT::i1, 0, 
    5322             : /* 12088*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_UMAX_V1_V2), 0|OPFL_Chain|OPFL_MemRefs,
    5323             :                       MVT::i32, 11/*#Ops*/, 7, 12, 4, 13, 14, 15, 16, 17, 18, 19, 20, 
    5324             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 525:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    5325             :                   // Dst: (IMAGE_ATOMIC_UMAX_V1_V2:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v2f32] } (INSERT_SUBREG:{ *:[v2f32] } (IMPLICIT_DEF:{ *:[v2f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    5326             : /* 12105*/      /*Scope*/ 105, /*->12211*/
    5327             : /* 12106*/        OPC_CheckChild1Integer, 12|128,4/*524*/, 
    5328             : /* 12109*/        OPC_RecordChild2, // #1 = $vdata
    5329             : /* 12110*/        OPC_CheckChild2Type, MVT::i32,
    5330             : /* 12112*/        OPC_RecordChild3, // #2 = $s
    5331             : /* 12113*/        OPC_CheckChild3Type, MVT::i32,
    5332             : /* 12115*/        OPC_RecordChild4, // #3 = $slice
    5333             : /* 12116*/        OPC_CheckChild4Type, MVT::i32,
    5334             : /* 12118*/        OPC_RecordChild5, // #4 = $rsrc
    5335             : /* 12119*/        OPC_MoveChild6,
    5336             : /* 12120*/        OPC_CheckInteger, 0, 
    5337             : /* 12122*/        OPC_MoveParent,
    5338             : /* 12123*/        OPC_RecordChild7, // #5 = $cachepolicy
    5339             : /* 12124*/        OPC_CheckType, MVT::i32,
    5340             : /* 12126*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    5341             : /* 12128*/        OPC_EmitMergeInputChains1_0,
    5342             : /* 12129*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    5343             : /* 12132*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    5344             :                       MVT::i16, 2/*#Ops*/, 1, 6,  // Results = #7
    5345             : /* 12140*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    5346             :                       MVT::v2f32, 0/*#Ops*/,  // Results = #8
    5347             : /* 12146*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    5348             : /* 12149*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5349             :                       MVT::v2f32, 3/*#Ops*/, 8, 2, 9,  // Results = #10
    5350             : /* 12158*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    5351             : /* 12161*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5352             :                       MVT::v2f32, 3/*#Ops*/, 10, 3, 11,  // Results = #12
    5353             : /* 12170*/        OPC_EmitInteger, MVT::i16, 1, 
    5354             : /* 12173*/        OPC_EmitInteger, MVT::i1, 1, 
    5355             : /* 12176*/        OPC_EmitInteger, MVT::i1, 1, 
    5356             : /* 12179*/        OPC_EmitNodeXForm, 2, 5, // anonymous_4220
    5357             : /* 12182*/        OPC_EmitInteger, MVT::i1, 0, 
    5358             : /* 12185*/        OPC_EmitInteger, MVT::i1, 0, 
    5359             : /* 12188*/        OPC_EmitInteger, MVT::i1, 0, 
    5360             : /* 12191*/        OPC_EmitInteger, MVT::i1, 1, 
    5361             : /* 12194*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_UMAX_V1_V2), 0|OPFL_Chain|OPFL_MemRefs,
    5362             :                       MVT::i32, 11/*#Ops*/, 7, 12, 4, 13, 14, 15, 16, 17, 18, 19, 20, 
    5363             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 524:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$slice, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    5364             :                   // Dst: (IMAGE_ATOMIC_UMAX_V1_V2:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v2f32] } (INSERT_SUBREG:{ *:[v2f32] } (IMPLICIT_DEF:{ *:[v2f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$slice, sub1:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 1:{ *:[i1] })
    5365             : /* 12211*/      /*Scope*/ 105, /*->12317*/
    5366             : /* 12212*/        OPC_CheckChild1Integer, 60|128,3/*444*/, 
    5367             : /* 12215*/        OPC_RecordChild2, // #1 = $vdata
    5368             : /* 12216*/        OPC_CheckChild2Type, MVT::i32,
    5369             : /* 12218*/        OPC_RecordChild3, // #2 = $s
    5370             : /* 12219*/        OPC_CheckChild3Type, MVT::i32,
    5371             : /* 12221*/        OPC_RecordChild4, // #3 = $t
    5372             : /* 12222*/        OPC_CheckChild4Type, MVT::i32,
    5373             : /* 12224*/        OPC_RecordChild5, // #4 = $rsrc
    5374             : /* 12225*/        OPC_MoveChild6,
    5375             : /* 12226*/        OPC_CheckInteger, 0, 
    5376             : /* 12228*/        OPC_MoveParent,
    5377             : /* 12229*/        OPC_RecordChild7, // #5 = $cachepolicy
    5378             : /* 12230*/        OPC_CheckType, MVT::i32,
    5379             : /* 12232*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    5380             : /* 12234*/        OPC_EmitMergeInputChains1_0,
    5381             : /* 12235*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    5382             : /* 12238*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    5383             :                       MVT::i16, 2/*#Ops*/, 1, 6,  // Results = #7
    5384             : /* 12246*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    5385             :                       MVT::v2f32, 0/*#Ops*/,  // Results = #8
    5386             : /* 12252*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    5387             : /* 12255*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5388             :                       MVT::v2f32, 3/*#Ops*/, 8, 2, 9,  // Results = #10
    5389             : /* 12264*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    5390             : /* 12267*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5391             :                       MVT::v2f32, 3/*#Ops*/, 10, 3, 11,  // Results = #12
    5392             : /* 12276*/        OPC_EmitInteger, MVT::i16, 1, 
    5393             : /* 12279*/        OPC_EmitInteger, MVT::i1, 1, 
    5394             : /* 12282*/        OPC_EmitInteger, MVT::i1, 1, 
    5395             : /* 12285*/        OPC_EmitNodeXForm, 2, 5, // anonymous_4220
    5396             : /* 12288*/        OPC_EmitInteger, MVT::i1, 0, 
    5397             : /* 12291*/        OPC_EmitInteger, MVT::i1, 0, 
    5398             : /* 12294*/        OPC_EmitInteger, MVT::i1, 0, 
    5399             : /* 12297*/        OPC_EmitInteger, MVT::i1, 0, 
    5400             : /* 12300*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_AND_V1_V2), 0|OPFL_Chain|OPFL_MemRefs,
    5401             :                       MVT::i32, 11/*#Ops*/, 7, 12, 4, 13, 14, 15, 16, 17, 18, 19, 20, 
    5402             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 444:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    5403             :                   // Dst: (IMAGE_ATOMIC_AND_V1_V2:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v2f32] } (INSERT_SUBREG:{ *:[v2f32] } (IMPLICIT_DEF:{ *:[v2f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    5404             : /* 12317*/      /*Scope*/ 105, /*->12423*/
    5405             : /* 12318*/        OPC_CheckChild1Integer, 59|128,3/*443*/, 
    5406             : /* 12321*/        OPC_RecordChild2, // #1 = $vdata
    5407             : /* 12322*/        OPC_CheckChild2Type, MVT::i32,
    5408             : /* 12324*/        OPC_RecordChild3, // #2 = $s
    5409             : /* 12325*/        OPC_CheckChild3Type, MVT::i32,
    5410             : /* 12327*/        OPC_RecordChild4, // #3 = $slice
    5411             : /* 12328*/        OPC_CheckChild4Type, MVT::i32,
    5412             : /* 12330*/        OPC_RecordChild5, // #4 = $rsrc
    5413             : /* 12331*/        OPC_MoveChild6,
    5414             : /* 12332*/        OPC_CheckInteger, 0, 
    5415             : /* 12334*/        OPC_MoveParent,
    5416             : /* 12335*/        OPC_RecordChild7, // #5 = $cachepolicy
    5417             : /* 12336*/        OPC_CheckType, MVT::i32,
    5418             : /* 12338*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    5419             : /* 12340*/        OPC_EmitMergeInputChains1_0,
    5420             : /* 12341*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    5421             : /* 12344*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    5422             :                       MVT::i16, 2/*#Ops*/, 1, 6,  // Results = #7
    5423             : /* 12352*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    5424             :                       MVT::v2f32, 0/*#Ops*/,  // Results = #8
    5425             : /* 12358*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    5426             : /* 12361*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5427             :                       MVT::v2f32, 3/*#Ops*/, 8, 2, 9,  // Results = #10
    5428             : /* 12370*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    5429             : /* 12373*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5430             :                       MVT::v2f32, 3/*#Ops*/, 10, 3, 11,  // Results = #12
    5431             : /* 12382*/        OPC_EmitInteger, MVT::i16, 1, 
    5432             : /* 12385*/        OPC_EmitInteger, MVT::i1, 1, 
    5433             : /* 12388*/        OPC_EmitInteger, MVT::i1, 1, 
    5434             : /* 12391*/        OPC_EmitNodeXForm, 2, 5, // anonymous_4220
    5435             : /* 12394*/        OPC_EmitInteger, MVT::i1, 0, 
    5436             : /* 12397*/        OPC_EmitInteger, MVT::i1, 0, 
    5437             : /* 12400*/        OPC_EmitInteger, MVT::i1, 0, 
    5438             : /* 12403*/        OPC_EmitInteger, MVT::i1, 1, 
    5439             : /* 12406*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_AND_V1_V2), 0|OPFL_Chain|OPFL_MemRefs,
    5440             :                       MVT::i32, 11/*#Ops*/, 7, 12, 4, 13, 14, 15, 16, 17, 18, 19, 20, 
    5441             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 443:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$slice, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    5442             :                   // Dst: (IMAGE_ATOMIC_AND_V1_V2:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v2f32] } (INSERT_SUBREG:{ *:[v2f32] } (IMPLICIT_DEF:{ *:[v2f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$slice, sub1:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 1:{ *:[i1] })
    5443             : /* 12423*/      /*Scope*/ 105, /*->12529*/
    5444             : /* 12424*/        OPC_CheckChild1Integer, 96|128,3/*480*/, 
    5445             : /* 12427*/        OPC_RecordChild2, // #1 = $vdata
    5446             : /* 12428*/        OPC_CheckChild2Type, MVT::i32,
    5447             : /* 12430*/        OPC_RecordChild3, // #2 = $s
    5448             : /* 12431*/        OPC_CheckChild3Type, MVT::i32,
    5449             : /* 12433*/        OPC_RecordChild4, // #3 = $t
    5450             : /* 12434*/        OPC_CheckChild4Type, MVT::i32,
    5451             : /* 12436*/        OPC_RecordChild5, // #4 = $rsrc
    5452             : /* 12437*/        OPC_MoveChild6,
    5453             : /* 12438*/        OPC_CheckInteger, 0, 
    5454             : /* 12440*/        OPC_MoveParent,
    5455             : /* 12441*/        OPC_RecordChild7, // #5 = $cachepolicy
    5456             : /* 12442*/        OPC_CheckType, MVT::i32,
    5457             : /* 12444*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    5458             : /* 12446*/        OPC_EmitMergeInputChains1_0,
    5459             : /* 12447*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    5460             : /* 12450*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    5461             :                       MVT::i16, 2/*#Ops*/, 1, 6,  // Results = #7
    5462             : /* 12458*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    5463             :                       MVT::v2f32, 0/*#Ops*/,  // Results = #8
    5464             : /* 12464*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    5465             : /* 12467*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5466             :                       MVT::v2f32, 3/*#Ops*/, 8, 2, 9,  // Results = #10
    5467             : /* 12476*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    5468             : /* 12479*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5469             :                       MVT::v2f32, 3/*#Ops*/, 10, 3, 11,  // Results = #12
    5470             : /* 12488*/        OPC_EmitInteger, MVT::i16, 1, 
    5471             : /* 12491*/        OPC_EmitInteger, MVT::i1, 1, 
    5472             : /* 12494*/        OPC_EmitInteger, MVT::i1, 1, 
    5473             : /* 12497*/        OPC_EmitNodeXForm, 2, 5, // anonymous_4220
    5474             : /* 12500*/        OPC_EmitInteger, MVT::i1, 0, 
    5475             : /* 12503*/        OPC_EmitInteger, MVT::i1, 0, 
    5476             : /* 12506*/        OPC_EmitInteger, MVT::i1, 0, 
    5477             : /* 12509*/        OPC_EmitInteger, MVT::i1, 0, 
    5478             : /* 12512*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_OR_V1_V2), 0|OPFL_Chain|OPFL_MemRefs,
    5479             :                       MVT::i32, 11/*#Ops*/, 7, 12, 4, 13, 14, 15, 16, 17, 18, 19, 20, 
    5480             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 480:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    5481             :                   // Dst: (IMAGE_ATOMIC_OR_V1_V2:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v2f32] } (INSERT_SUBREG:{ *:[v2f32] } (IMPLICIT_DEF:{ *:[v2f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    5482             : /* 12529*/      /*Scope*/ 105, /*->12635*/
    5483             : /* 12530*/        OPC_CheckChild1Integer, 95|128,3/*479*/, 
    5484             : /* 12533*/        OPC_RecordChild2, // #1 = $vdata
    5485             : /* 12534*/        OPC_CheckChild2Type, MVT::i32,
    5486             : /* 12536*/        OPC_RecordChild3, // #2 = $s
    5487             : /* 12537*/        OPC_CheckChild3Type, MVT::i32,
    5488             : /* 12539*/        OPC_RecordChild4, // #3 = $slice
    5489             : /* 12540*/        OPC_CheckChild4Type, MVT::i32,
    5490             : /* 12542*/        OPC_RecordChild5, // #4 = $rsrc
    5491             : /* 12543*/        OPC_MoveChild6,
    5492             : /* 12544*/        OPC_CheckInteger, 0, 
    5493             : /* 12546*/        OPC_MoveParent,
    5494             : /* 12547*/        OPC_RecordChild7, // #5 = $cachepolicy
    5495             : /* 12548*/        OPC_CheckType, MVT::i32,
    5496             : /* 12550*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    5497             : /* 12552*/        OPC_EmitMergeInputChains1_0,
    5498             : /* 12553*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    5499             : /* 12556*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    5500             :                       MVT::i16, 2/*#Ops*/, 1, 6,  // Results = #7
    5501             : /* 12564*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    5502             :                       MVT::v2f32, 0/*#Ops*/,  // Results = #8
    5503             : /* 12570*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    5504             : /* 12573*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5505             :                       MVT::v2f32, 3/*#Ops*/, 8, 2, 9,  // Results = #10
    5506             : /* 12582*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    5507             : /* 12585*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5508             :                       MVT::v2f32, 3/*#Ops*/, 10, 3, 11,  // Results = #12
    5509             : /* 12594*/        OPC_EmitInteger, MVT::i16, 1, 
    5510             : /* 12597*/        OPC_EmitInteger, MVT::i1, 1, 
    5511             : /* 12600*/        OPC_EmitInteger, MVT::i1, 1, 
    5512             : /* 12603*/        OPC_EmitNodeXForm, 2, 5, // anonymous_4220
    5513             : /* 12606*/        OPC_EmitInteger, MVT::i1, 0, 
    5514             : /* 12609*/        OPC_EmitInteger, MVT::i1, 0, 
    5515             : /* 12612*/        OPC_EmitInteger, MVT::i1, 0, 
    5516             : /* 12615*/        OPC_EmitInteger, MVT::i1, 1, 
    5517             : /* 12618*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_OR_V1_V2), 0|OPFL_Chain|OPFL_MemRefs,
    5518             :                       MVT::i32, 11/*#Ops*/, 7, 12, 4, 13, 14, 15, 16, 17, 18, 19, 20, 
    5519             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 479:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$slice, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    5520             :                   // Dst: (IMAGE_ATOMIC_OR_V1_V2:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v2f32] } (INSERT_SUBREG:{ *:[v2f32] } (IMPLICIT_DEF:{ *:[v2f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$slice, sub1:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 1:{ *:[i1] })
    5521             : /* 12635*/      /*Scope*/ 105, /*->12741*/
    5522             : /* 12636*/        OPC_CheckChild1Integer, 31|128,4/*543*/, 
    5523             : /* 12639*/        OPC_RecordChild2, // #1 = $vdata
    5524             : /* 12640*/        OPC_CheckChild2Type, MVT::i32,
    5525             : /* 12642*/        OPC_RecordChild3, // #2 = $s
    5526             : /* 12643*/        OPC_CheckChild3Type, MVT::i32,
    5527             : /* 12645*/        OPC_RecordChild4, // #3 = $t
    5528             : /* 12646*/        OPC_CheckChild4Type, MVT::i32,
    5529             : /* 12648*/        OPC_RecordChild5, // #4 = $rsrc
    5530             : /* 12649*/        OPC_MoveChild6,
    5531             : /* 12650*/        OPC_CheckInteger, 0, 
    5532             : /* 12652*/        OPC_MoveParent,
    5533             : /* 12653*/        OPC_RecordChild7, // #5 = $cachepolicy
    5534             : /* 12654*/        OPC_CheckType, MVT::i32,
    5535             : /* 12656*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    5536             : /* 12658*/        OPC_EmitMergeInputChains1_0,
    5537             : /* 12659*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    5538             : /* 12662*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    5539             :                       MVT::i16, 2/*#Ops*/, 1, 6,  // Results = #7
    5540             : /* 12670*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    5541             :                       MVT::v2f32, 0/*#Ops*/,  // Results = #8
    5542             : /* 12676*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    5543             : /* 12679*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5544             :                       MVT::v2f32, 3/*#Ops*/, 8, 2, 9,  // Results = #10
    5545             : /* 12688*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    5546             : /* 12691*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5547             :                       MVT::v2f32, 3/*#Ops*/, 10, 3, 11,  // Results = #12
    5548             : /* 12700*/        OPC_EmitInteger, MVT::i16, 1, 
    5549             : /* 12703*/        OPC_EmitInteger, MVT::i1, 1, 
    5550             : /* 12706*/        OPC_EmitInteger, MVT::i1, 1, 
    5551             : /* 12709*/        OPC_EmitNodeXForm, 2, 5, // anonymous_4220
    5552             : /* 12712*/        OPC_EmitInteger, MVT::i1, 0, 
    5553             : /* 12715*/        OPC_EmitInteger, MVT::i1, 0, 
    5554             : /* 12718*/        OPC_EmitInteger, MVT::i1, 0, 
    5555             : /* 12721*/        OPC_EmitInteger, MVT::i1, 0, 
    5556             : /* 12724*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_XOR_V1_V2), 0|OPFL_Chain|OPFL_MemRefs,
    5557             :                       MVT::i32, 11/*#Ops*/, 7, 12, 4, 13, 14, 15, 16, 17, 18, 19, 20, 
    5558             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 543:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    5559             :                   // Dst: (IMAGE_ATOMIC_XOR_V1_V2:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v2f32] } (INSERT_SUBREG:{ *:[v2f32] } (IMPLICIT_DEF:{ *:[v2f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    5560             : /* 12741*/      /*Scope*/ 105, /*->12847*/
    5561             : /* 12742*/        OPC_CheckChild1Integer, 30|128,4/*542*/, 
    5562             : /* 12745*/        OPC_RecordChild2, // #1 = $vdata
    5563             : /* 12746*/        OPC_CheckChild2Type, MVT::i32,
    5564             : /* 12748*/        OPC_RecordChild3, // #2 = $s
    5565             : /* 12749*/        OPC_CheckChild3Type, MVT::i32,
    5566             : /* 12751*/        OPC_RecordChild4, // #3 = $slice
    5567             : /* 12752*/        OPC_CheckChild4Type, MVT::i32,
    5568             : /* 12754*/        OPC_RecordChild5, // #4 = $rsrc
    5569             : /* 12755*/        OPC_MoveChild6,
    5570             : /* 12756*/        OPC_CheckInteger, 0, 
    5571             : /* 12758*/        OPC_MoveParent,
    5572             : /* 12759*/        OPC_RecordChild7, // #5 = $cachepolicy
    5573             : /* 12760*/        OPC_CheckType, MVT::i32,
    5574             : /* 12762*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    5575             : /* 12764*/        OPC_EmitMergeInputChains1_0,
    5576             : /* 12765*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    5577             : /* 12768*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    5578             :                       MVT::i16, 2/*#Ops*/, 1, 6,  // Results = #7
    5579             : /* 12776*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    5580             :                       MVT::v2f32, 0/*#Ops*/,  // Results = #8
    5581             : /* 12782*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    5582             : /* 12785*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5583             :                       MVT::v2f32, 3/*#Ops*/, 8, 2, 9,  // Results = #10
    5584             : /* 12794*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    5585             : /* 12797*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5586             :                       MVT::v2f32, 3/*#Ops*/, 10, 3, 11,  // Results = #12
    5587             : /* 12806*/        OPC_EmitInteger, MVT::i16, 1, 
    5588             : /* 12809*/        OPC_EmitInteger, MVT::i1, 1, 
    5589             : /* 12812*/        OPC_EmitInteger, MVT::i1, 1, 
    5590             : /* 12815*/        OPC_EmitNodeXForm, 2, 5, // anonymous_4220
    5591             : /* 12818*/        OPC_EmitInteger, MVT::i1, 0, 
    5592             : /* 12821*/        OPC_EmitInteger, MVT::i1, 0, 
    5593             : /* 12824*/        OPC_EmitInteger, MVT::i1, 0, 
    5594             : /* 12827*/        OPC_EmitInteger, MVT::i1, 1, 
    5595             : /* 12830*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_XOR_V1_V2), 0|OPFL_Chain|OPFL_MemRefs,
    5596             :                       MVT::i32, 11/*#Ops*/, 7, 12, 4, 13, 14, 15, 16, 17, 18, 19, 20, 
    5597             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 542:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$slice, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    5598             :                   // Dst: (IMAGE_ATOMIC_XOR_V1_V2:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v2f32] } (INSERT_SUBREG:{ *:[v2f32] } (IMPLICIT_DEF:{ *:[v2f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$slice, sub1:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 1:{ *:[i1] })
    5599             : /* 12847*/      /*Scope*/ 105, /*->12953*/
    5600             : /* 12848*/        OPC_CheckChild1Integer, 87|128,3/*471*/, 
    5601             : /* 12851*/        OPC_RecordChild2, // #1 = $vdata
    5602             : /* 12852*/        OPC_CheckChild2Type, MVT::i32,
    5603             : /* 12854*/        OPC_RecordChild3, // #2 = $s
    5604             : /* 12855*/        OPC_CheckChild3Type, MVT::i32,
    5605             : /* 12857*/        OPC_RecordChild4, // #3 = $t
    5606             : /* 12858*/        OPC_CheckChild4Type, MVT::i32,
    5607             : /* 12860*/        OPC_RecordChild5, // #4 = $rsrc
    5608             : /* 12861*/        OPC_MoveChild6,
    5609             : /* 12862*/        OPC_CheckInteger, 0, 
    5610             : /* 12864*/        OPC_MoveParent,
    5611             : /* 12865*/        OPC_RecordChild7, // #5 = $cachepolicy
    5612             : /* 12866*/        OPC_CheckType, MVT::i32,
    5613             : /* 12868*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    5614             : /* 12870*/        OPC_EmitMergeInputChains1_0,
    5615             : /* 12871*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    5616             : /* 12874*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    5617             :                       MVT::i16, 2/*#Ops*/, 1, 6,  // Results = #7
    5618             : /* 12882*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    5619             :                       MVT::v2f32, 0/*#Ops*/,  // Results = #8
    5620             : /* 12888*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    5621             : /* 12891*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5622             :                       MVT::v2f32, 3/*#Ops*/, 8, 2, 9,  // Results = #10
    5623             : /* 12900*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    5624             : /* 12903*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5625             :                       MVT::v2f32, 3/*#Ops*/, 10, 3, 11,  // Results = #12
    5626             : /* 12912*/        OPC_EmitInteger, MVT::i16, 1, 
    5627             : /* 12915*/        OPC_EmitInteger, MVT::i1, 1, 
    5628             : /* 12918*/        OPC_EmitInteger, MVT::i1, 1, 
    5629             : /* 12921*/        OPC_EmitNodeXForm, 2, 5, // anonymous_4220
    5630             : /* 12924*/        OPC_EmitInteger, MVT::i1, 0, 
    5631             : /* 12927*/        OPC_EmitInteger, MVT::i1, 0, 
    5632             : /* 12930*/        OPC_EmitInteger, MVT::i1, 0, 
    5633             : /* 12933*/        OPC_EmitInteger, MVT::i1, 0, 
    5634             : /* 12936*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_INC_V1_V2), 0|OPFL_Chain|OPFL_MemRefs,
    5635             :                       MVT::i32, 11/*#Ops*/, 7, 12, 4, 13, 14, 15, 16, 17, 18, 19, 20, 
    5636             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 471:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    5637             :                   // Dst: (IMAGE_ATOMIC_INC_V1_V2:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v2f32] } (INSERT_SUBREG:{ *:[v2f32] } (IMPLICIT_DEF:{ *:[v2f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    5638             : /* 12953*/      /*Scope*/ 105, /*->13059*/
    5639             : /* 12954*/        OPC_CheckChild1Integer, 86|128,3/*470*/, 
    5640             : /* 12957*/        OPC_RecordChild2, // #1 = $vdata
    5641             : /* 12958*/        OPC_CheckChild2Type, MVT::i32,
    5642             : /* 12960*/        OPC_RecordChild3, // #2 = $s
    5643             : /* 12961*/        OPC_CheckChild3Type, MVT::i32,
    5644             : /* 12963*/        OPC_RecordChild4, // #3 = $slice
    5645             : /* 12964*/        OPC_CheckChild4Type, MVT::i32,
    5646             : /* 12966*/        OPC_RecordChild5, // #4 = $rsrc
    5647             : /* 12967*/        OPC_MoveChild6,
    5648             : /* 12968*/        OPC_CheckInteger, 0, 
    5649             : /* 12970*/        OPC_MoveParent,
    5650             : /* 12971*/        OPC_RecordChild7, // #5 = $cachepolicy
    5651             : /* 12972*/        OPC_CheckType, MVT::i32,
    5652             : /* 12974*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    5653             : /* 12976*/        OPC_EmitMergeInputChains1_0,
    5654             : /* 12977*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    5655             : /* 12980*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    5656             :                       MVT::i16, 2/*#Ops*/, 1, 6,  // Results = #7
    5657             : /* 12988*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    5658             :                       MVT::v2f32, 0/*#Ops*/,  // Results = #8
    5659             : /* 12994*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    5660             : /* 12997*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5661             :                       MVT::v2f32, 3/*#Ops*/, 8, 2, 9,  // Results = #10
    5662             : /* 13006*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    5663             : /* 13009*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5664             :                       MVT::v2f32, 3/*#Ops*/, 10, 3, 11,  // Results = #12
    5665             : /* 13018*/        OPC_EmitInteger, MVT::i16, 1, 
    5666             : /* 13021*/        OPC_EmitInteger, MVT::i1, 1, 
    5667             : /* 13024*/        OPC_EmitInteger, MVT::i1, 1, 
    5668             : /* 13027*/        OPC_EmitNodeXForm, 2, 5, // anonymous_4220
    5669             : /* 13030*/        OPC_EmitInteger, MVT::i1, 0, 
    5670             : /* 13033*/        OPC_EmitInteger, MVT::i1, 0, 
    5671             : /* 13036*/        OPC_EmitInteger, MVT::i1, 0, 
    5672             : /* 13039*/        OPC_EmitInteger, MVT::i1, 1, 
    5673             : /* 13042*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_INC_V1_V2), 0|OPFL_Chain|OPFL_MemRefs,
    5674             :                       MVT::i32, 11/*#Ops*/, 7, 12, 4, 13, 14, 15, 16, 17, 18, 19, 20, 
    5675             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 470:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$slice, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    5676             :                   // Dst: (IMAGE_ATOMIC_INC_V1_V2:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v2f32] } (INSERT_SUBREG:{ *:[v2f32] } (IMPLICIT_DEF:{ *:[v2f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$slice, sub1:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 1:{ *:[i1] })
    5677             : /* 13059*/      /*Scope*/ 105, /*->13165*/
    5678             : /* 13060*/        OPC_CheckChild1Integer, 78|128,3/*462*/, 
    5679             : /* 13063*/        OPC_RecordChild2, // #1 = $vdata
    5680             : /* 13064*/        OPC_CheckChild2Type, MVT::i32,
    5681             : /* 13066*/        OPC_RecordChild3, // #2 = $s
    5682             : /* 13067*/        OPC_CheckChild3Type, MVT::i32,
    5683             : /* 13069*/        OPC_RecordChild4, // #3 = $t
    5684             : /* 13070*/        OPC_CheckChild4Type, MVT::i32,
    5685             : /* 13072*/        OPC_RecordChild5, // #4 = $rsrc
    5686             : /* 13073*/        OPC_MoveChild6,
    5687             : /* 13074*/        OPC_CheckInteger, 0, 
    5688             : /* 13076*/        OPC_MoveParent,
    5689             : /* 13077*/        OPC_RecordChild7, // #5 = $cachepolicy
    5690             : /* 13078*/        OPC_CheckType, MVT::i32,
    5691             : /* 13080*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    5692             : /* 13082*/        OPC_EmitMergeInputChains1_0,
    5693             : /* 13083*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    5694             : /* 13086*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    5695             :                       MVT::i16, 2/*#Ops*/, 1, 6,  // Results = #7
    5696             : /* 13094*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    5697             :                       MVT::v2f32, 0/*#Ops*/,  // Results = #8
    5698             : /* 13100*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    5699             : /* 13103*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5700             :                       MVT::v2f32, 3/*#Ops*/, 8, 2, 9,  // Results = #10
    5701             : /* 13112*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    5702             : /* 13115*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5703             :                       MVT::v2f32, 3/*#Ops*/, 10, 3, 11,  // Results = #12
    5704             : /* 13124*/        OPC_EmitInteger, MVT::i16, 1, 
    5705             : /* 13127*/        OPC_EmitInteger, MVT::i1, 1, 
    5706             : /* 13130*/        OPC_EmitInteger, MVT::i1, 1, 
    5707             : /* 13133*/        OPC_EmitNodeXForm, 2, 5, // anonymous_4220
    5708             : /* 13136*/        OPC_EmitInteger, MVT::i1, 0, 
    5709             : /* 13139*/        OPC_EmitInteger, MVT::i1, 0, 
    5710             : /* 13142*/        OPC_EmitInteger, MVT::i1, 0, 
    5711             : /* 13145*/        OPC_EmitInteger, MVT::i1, 0, 
    5712             : /* 13148*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_DEC_V1_V2), 0|OPFL_Chain|OPFL_MemRefs,
    5713             :                       MVT::i32, 11/*#Ops*/, 7, 12, 4, 13, 14, 15, 16, 17, 18, 19, 20, 
    5714             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 462:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    5715             :                   // Dst: (IMAGE_ATOMIC_DEC_V1_V2:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v2f32] } (INSERT_SUBREG:{ *:[v2f32] } (IMPLICIT_DEF:{ *:[v2f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    5716             : /* 13165*/      /*Scope*/ 105, /*->13271*/
    5717             : /* 13166*/        OPC_CheckChild1Integer, 77|128,3/*461*/, 
    5718             : /* 13169*/        OPC_RecordChild2, // #1 = $vdata
    5719             : /* 13170*/        OPC_CheckChild2Type, MVT::i32,
    5720             : /* 13172*/        OPC_RecordChild3, // #2 = $s
    5721             : /* 13173*/        OPC_CheckChild3Type, MVT::i32,
    5722             : /* 13175*/        OPC_RecordChild4, // #3 = $slice
    5723             : /* 13176*/        OPC_CheckChild4Type, MVT::i32,
    5724             : /* 13178*/        OPC_RecordChild5, // #4 = $rsrc
    5725             : /* 13179*/        OPC_MoveChild6,
    5726             : /* 13180*/        OPC_CheckInteger, 0, 
    5727             : /* 13182*/        OPC_MoveParent,
    5728             : /* 13183*/        OPC_RecordChild7, // #5 = $cachepolicy
    5729             : /* 13184*/        OPC_CheckType, MVT::i32,
    5730             : /* 13186*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    5731             : /* 13188*/        OPC_EmitMergeInputChains1_0,
    5732             : /* 13189*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    5733             : /* 13192*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    5734             :                       MVT::i16, 2/*#Ops*/, 1, 6,  // Results = #7
    5735             : /* 13200*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    5736             :                       MVT::v2f32, 0/*#Ops*/,  // Results = #8
    5737             : /* 13206*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    5738             : /* 13209*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5739             :                       MVT::v2f32, 3/*#Ops*/, 8, 2, 9,  // Results = #10
    5740             : /* 13218*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    5741             : /* 13221*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5742             :                       MVT::v2f32, 3/*#Ops*/, 10, 3, 11,  // Results = #12
    5743             : /* 13230*/        OPC_EmitInteger, MVT::i16, 1, 
    5744             : /* 13233*/        OPC_EmitInteger, MVT::i1, 1, 
    5745             : /* 13236*/        OPC_EmitInteger, MVT::i1, 1, 
    5746             : /* 13239*/        OPC_EmitNodeXForm, 2, 5, // anonymous_4220
    5747             : /* 13242*/        OPC_EmitInteger, MVT::i1, 0, 
    5748             : /* 13245*/        OPC_EmitInteger, MVT::i1, 0, 
    5749             : /* 13248*/        OPC_EmitInteger, MVT::i1, 0, 
    5750             : /* 13251*/        OPC_EmitInteger, MVT::i1, 1, 
    5751             : /* 13254*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_DEC_V1_V2), 0|OPFL_Chain|OPFL_MemRefs,
    5752             :                       MVT::i32, 11/*#Ops*/, 7, 12, 4, 13, 14, 15, 16, 17, 18, 19, 20, 
    5753             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 461:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$slice, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    5754             :                   // Dst: (IMAGE_ATOMIC_DEC_V1_V2:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v2f32] } (INSERT_SUBREG:{ *:[v2f32] } (IMPLICIT_DEF:{ *:[v2f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$slice, sub1:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 1:{ *:[i1] })
    5755             : /* 13271*/      /*Scope*/ 123, /*->13395*/
    5756             : /* 13272*/        OPC_CheckChild1Integer, 8|128,4/*520*/, 
    5757             : /* 13275*/        OPC_RecordChild2, // #1 = $vdata
    5758             : /* 13276*/        OPC_CheckChild2Type, MVT::i32,
    5759             : /* 13278*/        OPC_RecordChild3, // #2 = $s
    5760             : /* 13279*/        OPC_CheckChild3Type, MVT::i32,
    5761             : /* 13281*/        OPC_RecordChild4, // #3 = $t
    5762             : /* 13282*/        OPC_CheckChild4Type, MVT::i32,
    5763             : /* 13284*/        OPC_RecordChild5, // #4 = $r
    5764             : /* 13285*/        OPC_CheckChild5Type, MVT::i32,
    5765             : /* 13287*/        OPC_RecordChild6, // #5 = $rsrc
    5766             : /* 13288*/        OPC_MoveChild7,
    5767             : /* 13289*/        OPC_CheckInteger, 0, 
    5768             : /* 13291*/        OPC_MoveParent,
    5769             : /* 13292*/        OPC_MoveChild, 8,
    5770             : /* 13294*/        OPC_RecordNode, // #6 = $cachepolicy
    5771             : /* 13295*/        OPC_MoveParent,
    5772             : /* 13296*/        OPC_CheckType, MVT::i32,
    5773             : /* 13298*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    5774             : /* 13300*/        OPC_EmitMergeInputChains1_0,
    5775             : /* 13301*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    5776             : /* 13304*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    5777             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    5778             : /* 13312*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    5779             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    5780             : /* 13318*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    5781             : /* 13321*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5782             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    5783             : /* 13330*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    5784             : /* 13333*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5785             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    5786             : /* 13342*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    5787             : /* 13345*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5788             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    5789             : /* 13354*/        OPC_EmitInteger, MVT::i16, 1, 
    5790             : /* 13357*/        OPC_EmitInteger, MVT::i1, 1, 
    5791             : /* 13360*/        OPC_EmitInteger, MVT::i1, 1, 
    5792             : /* 13363*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    5793             : /* 13366*/        OPC_EmitInteger, MVT::i1, 0, 
    5794             : /* 13369*/        OPC_EmitInteger, MVT::i1, 0, 
    5795             : /* 13372*/        OPC_EmitInteger, MVT::i1, 0, 
    5796             : /* 13375*/        OPC_EmitInteger, MVT::i1, 0, 
    5797             : /* 13378*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SWAP_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    5798             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    5799             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 520:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$r, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    5800             :                   // Dst: (IMAGE_ATOMIC_SWAP_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$r, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    5801             : /* 13395*/      /*Scope*/ 123, /*->13519*/
    5802             : /* 13396*/        OPC_CheckChild1Integer, 9|128,4/*521*/, 
    5803             : /* 13399*/        OPC_RecordChild2, // #1 = $vdata
    5804             : /* 13400*/        OPC_CheckChild2Type, MVT::i32,
    5805             : /* 13402*/        OPC_RecordChild3, // #2 = $s
    5806             : /* 13403*/        OPC_CheckChild3Type, MVT::i32,
    5807             : /* 13405*/        OPC_RecordChild4, // #3 = $t
    5808             : /* 13406*/        OPC_CheckChild4Type, MVT::i32,
    5809             : /* 13408*/        OPC_RecordChild5, // #4 = $face
    5810             : /* 13409*/        OPC_CheckChild5Type, MVT::i32,
    5811             : /* 13411*/        OPC_RecordChild6, // #5 = $rsrc
    5812             : /* 13412*/        OPC_MoveChild7,
    5813             : /* 13413*/        OPC_CheckInteger, 0, 
    5814             : /* 13415*/        OPC_MoveParent,
    5815             : /* 13416*/        OPC_MoveChild, 8,
    5816             : /* 13418*/        OPC_RecordNode, // #6 = $cachepolicy
    5817             : /* 13419*/        OPC_MoveParent,
    5818             : /* 13420*/        OPC_CheckType, MVT::i32,
    5819             : /* 13422*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    5820             : /* 13424*/        OPC_EmitMergeInputChains1_0,
    5821             : /* 13425*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    5822             : /* 13428*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    5823             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    5824             : /* 13436*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    5825             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    5826             : /* 13442*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    5827             : /* 13445*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5828             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    5829             : /* 13454*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    5830             : /* 13457*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5831             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    5832             : /* 13466*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    5833             : /* 13469*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5834             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    5835             : /* 13478*/        OPC_EmitInteger, MVT::i16, 1, 
    5836             : /* 13481*/        OPC_EmitInteger, MVT::i1, 1, 
    5837             : /* 13484*/        OPC_EmitInteger, MVT::i1, 1, 
    5838             : /* 13487*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    5839             : /* 13490*/        OPC_EmitInteger, MVT::i1, 0, 
    5840             : /* 13493*/        OPC_EmitInteger, MVT::i1, 0, 
    5841             : /* 13496*/        OPC_EmitInteger, MVT::i1, 0, 
    5842             : /* 13499*/        OPC_EmitInteger, MVT::i1, 1, 
    5843             : /* 13502*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SWAP_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    5844             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    5845             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 521:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$face, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    5846             :                   // Dst: (IMAGE_ATOMIC_SWAP_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$face, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 1:{ *:[i1] })
    5847             : /* 13519*/      /*Scope*/ 123, /*->13643*/
    5848             : /* 13520*/        OPC_CheckChild1Integer, 5|128,4/*517*/, 
    5849             : /* 13523*/        OPC_RecordChild2, // #1 = $vdata
    5850             : /* 13524*/        OPC_CheckChild2Type, MVT::i32,
    5851             : /* 13526*/        OPC_RecordChild3, // #2 = $s
    5852             : /* 13527*/        OPC_CheckChild3Type, MVT::i32,
    5853             : /* 13529*/        OPC_RecordChild4, // #3 = $t
    5854             : /* 13530*/        OPC_CheckChild4Type, MVT::i32,
    5855             : /* 13532*/        OPC_RecordChild5, // #4 = $slice
    5856             : /* 13533*/        OPC_CheckChild5Type, MVT::i32,
    5857             : /* 13535*/        OPC_RecordChild6, // #5 = $rsrc
    5858             : /* 13536*/        OPC_MoveChild7,
    5859             : /* 13537*/        OPC_CheckInteger, 0, 
    5860             : /* 13539*/        OPC_MoveParent,
    5861             : /* 13540*/        OPC_MoveChild, 8,
    5862             : /* 13542*/        OPC_RecordNode, // #6 = $cachepolicy
    5863             : /* 13543*/        OPC_MoveParent,
    5864             : /* 13544*/        OPC_CheckType, MVT::i32,
    5865             : /* 13546*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    5866             : /* 13548*/        OPC_EmitMergeInputChains1_0,
    5867             : /* 13549*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    5868             : /* 13552*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    5869             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    5870             : /* 13560*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    5871             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    5872             : /* 13566*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    5873             : /* 13569*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5874             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    5875             : /* 13578*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    5876             : /* 13581*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5877             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    5878             : /* 13590*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    5879             : /* 13593*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5880             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    5881             : /* 13602*/        OPC_EmitInteger, MVT::i16, 1, 
    5882             : /* 13605*/        OPC_EmitInteger, MVT::i1, 1, 
    5883             : /* 13608*/        OPC_EmitInteger, MVT::i1, 1, 
    5884             : /* 13611*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    5885             : /* 13614*/        OPC_EmitInteger, MVT::i1, 0, 
    5886             : /* 13617*/        OPC_EmitInteger, MVT::i1, 0, 
    5887             : /* 13620*/        OPC_EmitInteger, MVT::i1, 0, 
    5888             : /* 13623*/        OPC_EmitInteger, MVT::i1, 1, 
    5889             : /* 13626*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SWAP_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    5890             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    5891             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 517:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$slice, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    5892             :                   // Dst: (IMAGE_ATOMIC_SWAP_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$slice, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 1:{ *:[i1] })
    5893             : /* 13643*/      /*Scope*/ 123, /*->13767*/
    5894             : /* 13644*/        OPC_CheckChild1Integer, 7|128,4/*519*/, 
    5895             : /* 13647*/        OPC_RecordChild2, // #1 = $vdata
    5896             : /* 13648*/        OPC_CheckChild2Type, MVT::i32,
    5897             : /* 13650*/        OPC_RecordChild3, // #2 = $s
    5898             : /* 13651*/        OPC_CheckChild3Type, MVT::i32,
    5899             : /* 13653*/        OPC_RecordChild4, // #3 = $t
    5900             : /* 13654*/        OPC_CheckChild4Type, MVT::i32,
    5901             : /* 13656*/        OPC_RecordChild5, // #4 = $fragid
    5902             : /* 13657*/        OPC_CheckChild5Type, MVT::i32,
    5903             : /* 13659*/        OPC_RecordChild6, // #5 = $rsrc
    5904             : /* 13660*/        OPC_MoveChild7,
    5905             : /* 13661*/        OPC_CheckInteger, 0, 
    5906             : /* 13663*/        OPC_MoveParent,
    5907             : /* 13664*/        OPC_MoveChild, 8,
    5908             : /* 13666*/        OPC_RecordNode, // #6 = $cachepolicy
    5909             : /* 13667*/        OPC_MoveParent,
    5910             : /* 13668*/        OPC_CheckType, MVT::i32,
    5911             : /* 13670*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    5912             : /* 13672*/        OPC_EmitMergeInputChains1_0,
    5913             : /* 13673*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    5914             : /* 13676*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    5915             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    5916             : /* 13684*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    5917             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    5918             : /* 13690*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    5919             : /* 13693*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5920             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    5921             : /* 13702*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    5922             : /* 13705*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5923             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    5924             : /* 13714*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    5925             : /* 13717*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5926             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    5927             : /* 13726*/        OPC_EmitInteger, MVT::i16, 1, 
    5928             : /* 13729*/        OPC_EmitInteger, MVT::i1, 1, 
    5929             : /* 13732*/        OPC_EmitInteger, MVT::i1, 1, 
    5930             : /* 13735*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    5931             : /* 13738*/        OPC_EmitInteger, MVT::i1, 0, 
    5932             : /* 13741*/        OPC_EmitInteger, MVT::i1, 0, 
    5933             : /* 13744*/        OPC_EmitInteger, MVT::i1, 0, 
    5934             : /* 13747*/        OPC_EmitInteger, MVT::i1, 0, 
    5935             : /* 13750*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SWAP_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    5936             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    5937             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 519:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$fragid, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    5938             :                   // Dst: (IMAGE_ATOMIC_SWAP_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$fragid, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    5939             : /* 13767*/      /*Scope*/ 123, /*->13891*/
    5940             : /* 13768*/        OPC_CheckChild1Integer, 55|128,3/*439*/, 
    5941             : /* 13771*/        OPC_RecordChild2, // #1 = $vdata
    5942             : /* 13772*/        OPC_CheckChild2Type, MVT::i32,
    5943             : /* 13774*/        OPC_RecordChild3, // #2 = $s
    5944             : /* 13775*/        OPC_CheckChild3Type, MVT::i32,
    5945             : /* 13777*/        OPC_RecordChild4, // #3 = $t
    5946             : /* 13778*/        OPC_CheckChild4Type, MVT::i32,
    5947             : /* 13780*/        OPC_RecordChild5, // #4 = $r
    5948             : /* 13781*/        OPC_CheckChild5Type, MVT::i32,
    5949             : /* 13783*/        OPC_RecordChild6, // #5 = $rsrc
    5950             : /* 13784*/        OPC_MoveChild7,
    5951             : /* 13785*/        OPC_CheckInteger, 0, 
    5952             : /* 13787*/        OPC_MoveParent,
    5953             : /* 13788*/        OPC_MoveChild, 8,
    5954             : /* 13790*/        OPC_RecordNode, // #6 = $cachepolicy
    5955             : /* 13791*/        OPC_MoveParent,
    5956             : /* 13792*/        OPC_CheckType, MVT::i32,
    5957             : /* 13794*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    5958             : /* 13796*/        OPC_EmitMergeInputChains1_0,
    5959             : /* 13797*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    5960             : /* 13800*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    5961             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    5962             : /* 13808*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    5963             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    5964             : /* 13814*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    5965             : /* 13817*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5966             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    5967             : /* 13826*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    5968             : /* 13829*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5969             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    5970             : /* 13838*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    5971             : /* 13841*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    5972             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    5973             : /* 13850*/        OPC_EmitInteger, MVT::i16, 1, 
    5974             : /* 13853*/        OPC_EmitInteger, MVT::i1, 1, 
    5975             : /* 13856*/        OPC_EmitInteger, MVT::i1, 1, 
    5976             : /* 13859*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    5977             : /* 13862*/        OPC_EmitInteger, MVT::i1, 0, 
    5978             : /* 13865*/        OPC_EmitInteger, MVT::i1, 0, 
    5979             : /* 13868*/        OPC_EmitInteger, MVT::i1, 0, 
    5980             : /* 13871*/        OPC_EmitInteger, MVT::i1, 0, 
    5981             : /* 13874*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_ADD_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    5982             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    5983             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 439:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$r, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    5984             :                   // Dst: (IMAGE_ATOMIC_ADD_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$r, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    5985             : /* 13891*/      /*Scope*/ 123, /*->14015*/
    5986             : /* 13892*/        OPC_CheckChild1Integer, 56|128,3/*440*/, 
    5987             : /* 13895*/        OPC_RecordChild2, // #1 = $vdata
    5988             : /* 13896*/        OPC_CheckChild2Type, MVT::i32,
    5989             : /* 13898*/        OPC_RecordChild3, // #2 = $s
    5990             : /* 13899*/        OPC_CheckChild3Type, MVT::i32,
    5991             : /* 13901*/        OPC_RecordChild4, // #3 = $t
    5992             : /* 13902*/        OPC_CheckChild4Type, MVT::i32,
    5993             : /* 13904*/        OPC_RecordChild5, // #4 = $face
    5994             : /* 13905*/        OPC_CheckChild5Type, MVT::i32,
    5995             : /* 13907*/        OPC_RecordChild6, // #5 = $rsrc
    5996             : /* 13908*/        OPC_MoveChild7,
    5997             : /* 13909*/        OPC_CheckInteger, 0, 
    5998             : /* 13911*/        OPC_MoveParent,
    5999             : /* 13912*/        OPC_MoveChild, 8,
    6000             : /* 13914*/        OPC_RecordNode, // #6 = $cachepolicy
    6001             : /* 13915*/        OPC_MoveParent,
    6002             : /* 13916*/        OPC_CheckType, MVT::i32,
    6003             : /* 13918*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    6004             : /* 13920*/        OPC_EmitMergeInputChains1_0,
    6005             : /* 13921*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    6006             : /* 13924*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    6007             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    6008             : /* 13932*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    6009             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    6010             : /* 13938*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    6011             : /* 13941*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6012             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    6013             : /* 13950*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    6014             : /* 13953*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6015             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    6016             : /* 13962*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    6017             : /* 13965*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6018             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    6019             : /* 13974*/        OPC_EmitInteger, MVT::i16, 1, 
    6020             : /* 13977*/        OPC_EmitInteger, MVT::i1, 1, 
    6021             : /* 13980*/        OPC_EmitInteger, MVT::i1, 1, 
    6022             : /* 13983*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    6023             : /* 13986*/        OPC_EmitInteger, MVT::i1, 0, 
    6024             : /* 13989*/        OPC_EmitInteger, MVT::i1, 0, 
    6025             : /* 13992*/        OPC_EmitInteger, MVT::i1, 0, 
    6026             : /* 13995*/        OPC_EmitInteger, MVT::i1, 1, 
    6027             : /* 13998*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_ADD_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    6028             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    6029             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 440:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$face, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    6030             :                   // Dst: (IMAGE_ATOMIC_ADD_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$face, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 1:{ *:[i1] })
    6031             : /* 14015*/      /*Scope*/ 123, /*->14139*/
    6032             : /* 14016*/        OPC_CheckChild1Integer, 52|128,3/*436*/, 
    6033             : /* 14019*/        OPC_RecordChild2, // #1 = $vdata
    6034             : /* 14020*/        OPC_CheckChild2Type, MVT::i32,
    6035             : /* 14022*/        OPC_RecordChild3, // #2 = $s
    6036             : /* 14023*/        OPC_CheckChild3Type, MVT::i32,
    6037             : /* 14025*/        OPC_RecordChild4, // #3 = $t
    6038             : /* 14026*/        OPC_CheckChild4Type, MVT::i32,
    6039             : /* 14028*/        OPC_RecordChild5, // #4 = $slice
    6040             : /* 14029*/        OPC_CheckChild5Type, MVT::i32,
    6041             : /* 14031*/        OPC_RecordChild6, // #5 = $rsrc
    6042             : /* 14032*/        OPC_MoveChild7,
    6043             : /* 14033*/        OPC_CheckInteger, 0, 
    6044             : /* 14035*/        OPC_MoveParent,
    6045             : /* 14036*/        OPC_MoveChild, 8,
    6046             : /* 14038*/        OPC_RecordNode, // #6 = $cachepolicy
    6047             : /* 14039*/        OPC_MoveParent,
    6048             : /* 14040*/        OPC_CheckType, MVT::i32,
    6049             : /* 14042*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    6050             : /* 14044*/        OPC_EmitMergeInputChains1_0,
    6051             : /* 14045*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    6052             : /* 14048*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    6053             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    6054             : /* 14056*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    6055             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    6056             : /* 14062*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    6057             : /* 14065*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6058             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    6059             : /* 14074*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    6060             : /* 14077*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6061             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    6062             : /* 14086*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    6063             : /* 14089*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6064             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    6065             : /* 14098*/        OPC_EmitInteger, MVT::i16, 1, 
    6066             : /* 14101*/        OPC_EmitInteger, MVT::i1, 1, 
    6067             : /* 14104*/        OPC_EmitInteger, MVT::i1, 1, 
    6068             : /* 14107*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    6069             : /* 14110*/        OPC_EmitInteger, MVT::i1, 0, 
    6070             : /* 14113*/        OPC_EmitInteger, MVT::i1, 0, 
    6071             : /* 14116*/        OPC_EmitInteger, MVT::i1, 0, 
    6072             : /* 14119*/        OPC_EmitInteger, MVT::i1, 1, 
    6073             : /* 14122*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_ADD_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    6074             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    6075             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 436:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$slice, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    6076             :                   // Dst: (IMAGE_ATOMIC_ADD_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$slice, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 1:{ *:[i1] })
    6077             : /* 14139*/      /*Scope*/ 123, /*->14263*/
    6078             : /* 14140*/        OPC_CheckChild1Integer, 54|128,3/*438*/, 
    6079             : /* 14143*/        OPC_RecordChild2, // #1 = $vdata
    6080             : /* 14144*/        OPC_CheckChild2Type, MVT::i32,
    6081             : /* 14146*/        OPC_RecordChild3, // #2 = $s
    6082             : /* 14147*/        OPC_CheckChild3Type, MVT::i32,
    6083             : /* 14149*/        OPC_RecordChild4, // #3 = $t
    6084             : /* 14150*/        OPC_CheckChild4Type, MVT::i32,
    6085             : /* 14152*/        OPC_RecordChild5, // #4 = $fragid
    6086             : /* 14153*/        OPC_CheckChild5Type, MVT::i32,
    6087             : /* 14155*/        OPC_RecordChild6, // #5 = $rsrc
    6088             : /* 14156*/        OPC_MoveChild7,
    6089             : /* 14157*/        OPC_CheckInteger, 0, 
    6090             : /* 14159*/        OPC_MoveParent,
    6091             : /* 14160*/        OPC_MoveChild, 8,
    6092             : /* 14162*/        OPC_RecordNode, // #6 = $cachepolicy
    6093             : /* 14163*/        OPC_MoveParent,
    6094             : /* 14164*/        OPC_CheckType, MVT::i32,
    6095             : /* 14166*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    6096             : /* 14168*/        OPC_EmitMergeInputChains1_0,
    6097             : /* 14169*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    6098             : /* 14172*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    6099             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    6100             : /* 14180*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    6101             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    6102             : /* 14186*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    6103             : /* 14189*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6104             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    6105             : /* 14198*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    6106             : /* 14201*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6107             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    6108             : /* 14210*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    6109             : /* 14213*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6110             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    6111             : /* 14222*/        OPC_EmitInteger, MVT::i16, 1, 
    6112             : /* 14225*/        OPC_EmitInteger, MVT::i1, 1, 
    6113             : /* 14228*/        OPC_EmitInteger, MVT::i1, 1, 
    6114             : /* 14231*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    6115             : /* 14234*/        OPC_EmitInteger, MVT::i1, 0, 
    6116             : /* 14237*/        OPC_EmitInteger, MVT::i1, 0, 
    6117             : /* 14240*/        OPC_EmitInteger, MVT::i1, 0, 
    6118             : /* 14243*/        OPC_EmitInteger, MVT::i1, 0, 
    6119             : /* 14246*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_ADD_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    6120             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    6121             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 438:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$fragid, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    6122             :                   // Dst: (IMAGE_ATOMIC_ADD_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$fragid, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    6123             : /* 14263*/      /*Scope*/ 123, /*->14387*/
    6124             : /* 14264*/        OPC_CheckChild1Integer, 127|128,3/*511*/, 
    6125             : /* 14267*/        OPC_RecordChild2, // #1 = $vdata
    6126             : /* 14268*/        OPC_CheckChild2Type, MVT::i32,
    6127             : /* 14270*/        OPC_RecordChild3, // #2 = $s
    6128             : /* 14271*/        OPC_CheckChild3Type, MVT::i32,
    6129             : /* 14273*/        OPC_RecordChild4, // #3 = $t
    6130             : /* 14274*/        OPC_CheckChild4Type, MVT::i32,
    6131             : /* 14276*/        OPC_RecordChild5, // #4 = $r
    6132             : /* 14277*/        OPC_CheckChild5Type, MVT::i32,
    6133             : /* 14279*/        OPC_RecordChild6, // #5 = $rsrc
    6134             : /* 14280*/        OPC_MoveChild7,
    6135             : /* 14281*/        OPC_CheckInteger, 0, 
    6136             : /* 14283*/        OPC_MoveParent,
    6137             : /* 14284*/        OPC_MoveChild, 8,
    6138             : /* 14286*/        OPC_RecordNode, // #6 = $cachepolicy
    6139             : /* 14287*/        OPC_MoveParent,
    6140             : /* 14288*/        OPC_CheckType, MVT::i32,
    6141             : /* 14290*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    6142             : /* 14292*/        OPC_EmitMergeInputChains1_0,
    6143             : /* 14293*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    6144             : /* 14296*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    6145             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    6146             : /* 14304*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    6147             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    6148             : /* 14310*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    6149             : /* 14313*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6150             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    6151             : /* 14322*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    6152             : /* 14325*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6153             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    6154             : /* 14334*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    6155             : /* 14337*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6156             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    6157             : /* 14346*/        OPC_EmitInteger, MVT::i16, 1, 
    6158             : /* 14349*/        OPC_EmitInteger, MVT::i1, 1, 
    6159             : /* 14352*/        OPC_EmitInteger, MVT::i1, 1, 
    6160             : /* 14355*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    6161             : /* 14358*/        OPC_EmitInteger, MVT::i1, 0, 
    6162             : /* 14361*/        OPC_EmitInteger, MVT::i1, 0, 
    6163             : /* 14364*/        OPC_EmitInteger, MVT::i1, 0, 
    6164             : /* 14367*/        OPC_EmitInteger, MVT::i1, 0, 
    6165             : /* 14370*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SUB_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    6166             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    6167             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 511:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$r, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    6168             :                   // Dst: (IMAGE_ATOMIC_SUB_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$r, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    6169             : /* 14387*/      /*Scope*/ 123, /*->14511*/
    6170             : /* 14388*/        OPC_CheckChild1Integer, 0|128,4/*512*/, 
    6171             : /* 14391*/        OPC_RecordChild2, // #1 = $vdata
    6172             : /* 14392*/        OPC_CheckChild2Type, MVT::i32,
    6173             : /* 14394*/        OPC_RecordChild3, // #2 = $s
    6174             : /* 14395*/        OPC_CheckChild3Type, MVT::i32,
    6175             : /* 14397*/        OPC_RecordChild4, // #3 = $t
    6176             : /* 14398*/        OPC_CheckChild4Type, MVT::i32,
    6177             : /* 14400*/        OPC_RecordChild5, // #4 = $face
    6178             : /* 14401*/        OPC_CheckChild5Type, MVT::i32,
    6179             : /* 14403*/        OPC_RecordChild6, // #5 = $rsrc
    6180             : /* 14404*/        OPC_MoveChild7,
    6181             : /* 14405*/        OPC_CheckInteger, 0, 
    6182             : /* 14407*/        OPC_MoveParent,
    6183             : /* 14408*/        OPC_MoveChild, 8,
    6184             : /* 14410*/        OPC_RecordNode, // #6 = $cachepolicy
    6185             : /* 14411*/        OPC_MoveParent,
    6186             : /* 14412*/        OPC_CheckType, MVT::i32,
    6187             : /* 14414*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    6188             : /* 14416*/        OPC_EmitMergeInputChains1_0,
    6189             : /* 14417*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    6190             : /* 14420*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    6191             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    6192             : /* 14428*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    6193             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    6194             : /* 14434*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    6195             : /* 14437*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6196             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    6197             : /* 14446*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    6198             : /* 14449*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6199             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    6200             : /* 14458*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    6201             : /* 14461*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6202             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    6203             : /* 14470*/        OPC_EmitInteger, MVT::i16, 1, 
    6204             : /* 14473*/        OPC_EmitInteger, MVT::i1, 1, 
    6205             : /* 14476*/        OPC_EmitInteger, MVT::i1, 1, 
    6206             : /* 14479*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    6207             : /* 14482*/        OPC_EmitInteger, MVT::i1, 0, 
    6208             : /* 14485*/        OPC_EmitInteger, MVT::i1, 0, 
    6209             : /* 14488*/        OPC_EmitInteger, MVT::i1, 0, 
    6210             : /* 14491*/        OPC_EmitInteger, MVT::i1, 1, 
    6211             : /* 14494*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SUB_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    6212             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    6213             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 512:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$face, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    6214             :                   // Dst: (IMAGE_ATOMIC_SUB_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$face, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 1:{ *:[i1] })
    6215             : /* 14511*/      /*Scope*/ 123, /*->14635*/
    6216             : /* 14512*/        OPC_CheckChild1Integer, 124|128,3/*508*/, 
    6217             : /* 14515*/        OPC_RecordChild2, // #1 = $vdata
    6218             : /* 14516*/        OPC_CheckChild2Type, MVT::i32,
    6219             : /* 14518*/        OPC_RecordChild3, // #2 = $s
    6220             : /* 14519*/        OPC_CheckChild3Type, MVT::i32,
    6221             : /* 14521*/        OPC_RecordChild4, // #3 = $t
    6222             : /* 14522*/        OPC_CheckChild4Type, MVT::i32,
    6223             : /* 14524*/        OPC_RecordChild5, // #4 = $slice
    6224             : /* 14525*/        OPC_CheckChild5Type, MVT::i32,
    6225             : /* 14527*/        OPC_RecordChild6, // #5 = $rsrc
    6226             : /* 14528*/        OPC_MoveChild7,
    6227             : /* 14529*/        OPC_CheckInteger, 0, 
    6228             : /* 14531*/        OPC_MoveParent,
    6229             : /* 14532*/        OPC_MoveChild, 8,
    6230             : /* 14534*/        OPC_RecordNode, // #6 = $cachepolicy
    6231             : /* 14535*/        OPC_MoveParent,
    6232             : /* 14536*/        OPC_CheckType, MVT::i32,
    6233             : /* 14538*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    6234             : /* 14540*/        OPC_EmitMergeInputChains1_0,
    6235             : /* 14541*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    6236             : /* 14544*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    6237             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    6238             : /* 14552*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    6239             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    6240             : /* 14558*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    6241             : /* 14561*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6242             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    6243             : /* 14570*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    6244             : /* 14573*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6245             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    6246             : /* 14582*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    6247             : /* 14585*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6248             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    6249             : /* 14594*/        OPC_EmitInteger, MVT::i16, 1, 
    6250             : /* 14597*/        OPC_EmitInteger, MVT::i1, 1, 
    6251             : /* 14600*/        OPC_EmitInteger, MVT::i1, 1, 
    6252             : /* 14603*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    6253             : /* 14606*/        OPC_EmitInteger, MVT::i1, 0, 
    6254             : /* 14609*/        OPC_EmitInteger, MVT::i1, 0, 
    6255             : /* 14612*/        OPC_EmitInteger, MVT::i1, 0, 
    6256             : /* 14615*/        OPC_EmitInteger, MVT::i1, 1, 
    6257             : /* 14618*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SUB_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    6258             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    6259             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 508:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$slice, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    6260             :                   // Dst: (IMAGE_ATOMIC_SUB_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$slice, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 1:{ *:[i1] })
    6261             : /* 14635*/      /*Scope*/ 123, /*->14759*/
    6262             : /* 14636*/        OPC_CheckChild1Integer, 126|128,3/*510*/, 
    6263             : /* 14639*/        OPC_RecordChild2, // #1 = $vdata
    6264             : /* 14640*/        OPC_CheckChild2Type, MVT::i32,
    6265             : /* 14642*/        OPC_RecordChild3, // #2 = $s
    6266             : /* 14643*/        OPC_CheckChild3Type, MVT::i32,
    6267             : /* 14645*/        OPC_RecordChild4, // #3 = $t
    6268             : /* 14646*/        OPC_CheckChild4Type, MVT::i32,
    6269             : /* 14648*/        OPC_RecordChild5, // #4 = $fragid
    6270             : /* 14649*/        OPC_CheckChild5Type, MVT::i32,
    6271             : /* 14651*/        OPC_RecordChild6, // #5 = $rsrc
    6272             : /* 14652*/        OPC_MoveChild7,
    6273             : /* 14653*/        OPC_CheckInteger, 0, 
    6274             : /* 14655*/        OPC_MoveParent,
    6275             : /* 14656*/        OPC_MoveChild, 8,
    6276             : /* 14658*/        OPC_RecordNode, // #6 = $cachepolicy
    6277             : /* 14659*/        OPC_MoveParent,
    6278             : /* 14660*/        OPC_CheckType, MVT::i32,
    6279             : /* 14662*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    6280             : /* 14664*/        OPC_EmitMergeInputChains1_0,
    6281             : /* 14665*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    6282             : /* 14668*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    6283             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    6284             : /* 14676*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    6285             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    6286             : /* 14682*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    6287             : /* 14685*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6288             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    6289             : /* 14694*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    6290             : /* 14697*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6291             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    6292             : /* 14706*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    6293             : /* 14709*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6294             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    6295             : /* 14718*/        OPC_EmitInteger, MVT::i16, 1, 
    6296             : /* 14721*/        OPC_EmitInteger, MVT::i1, 1, 
    6297             : /* 14724*/        OPC_EmitInteger, MVT::i1, 1, 
    6298             : /* 14727*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    6299             : /* 14730*/        OPC_EmitInteger, MVT::i1, 0, 
    6300             : /* 14733*/        OPC_EmitInteger, MVT::i1, 0, 
    6301             : /* 14736*/        OPC_EmitInteger, MVT::i1, 0, 
    6302             : /* 14739*/        OPC_EmitInteger, MVT::i1, 0, 
    6303             : /* 14742*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SUB_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    6304             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    6305             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 510:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$fragid, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    6306             :                   // Dst: (IMAGE_ATOMIC_SUB_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$fragid, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    6307             : /* 14759*/      /*Scope*/ 123, /*->14883*/
    6308             : /* 14760*/        OPC_CheckChild1Integer, 118|128,3/*502*/, 
    6309             : /* 14763*/        OPC_RecordChild2, // #1 = $vdata
    6310             : /* 14764*/        OPC_CheckChild2Type, MVT::i32,
    6311             : /* 14766*/        OPC_RecordChild3, // #2 = $s
    6312             : /* 14767*/        OPC_CheckChild3Type, MVT::i32,
    6313             : /* 14769*/        OPC_RecordChild4, // #3 = $t
    6314             : /* 14770*/        OPC_CheckChild4Type, MVT::i32,
    6315             : /* 14772*/        OPC_RecordChild5, // #4 = $r
    6316             : /* 14773*/        OPC_CheckChild5Type, MVT::i32,
    6317             : /* 14775*/        OPC_RecordChild6, // #5 = $rsrc
    6318             : /* 14776*/        OPC_MoveChild7,
    6319             : /* 14777*/        OPC_CheckInteger, 0, 
    6320             : /* 14779*/        OPC_MoveParent,
    6321             : /* 14780*/        OPC_MoveChild, 8,
    6322             : /* 14782*/        OPC_RecordNode, // #6 = $cachepolicy
    6323             : /* 14783*/        OPC_MoveParent,
    6324             : /* 14784*/        OPC_CheckType, MVT::i32,
    6325             : /* 14786*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    6326             : /* 14788*/        OPC_EmitMergeInputChains1_0,
    6327             : /* 14789*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    6328             : /* 14792*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    6329             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    6330             : /* 14800*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    6331             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    6332             : /* 14806*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    6333             : /* 14809*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6334             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    6335             : /* 14818*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    6336             : /* 14821*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6337             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    6338             : /* 14830*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    6339             : /* 14833*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6340             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    6341             : /* 14842*/        OPC_EmitInteger, MVT::i16, 1, 
    6342             : /* 14845*/        OPC_EmitInteger, MVT::i1, 1, 
    6343             : /* 14848*/        OPC_EmitInteger, MVT::i1, 1, 
    6344             : /* 14851*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    6345             : /* 14854*/        OPC_EmitInteger, MVT::i1, 0, 
    6346             : /* 14857*/        OPC_EmitInteger, MVT::i1, 0, 
    6347             : /* 14860*/        OPC_EmitInteger, MVT::i1, 0, 
    6348             : /* 14863*/        OPC_EmitInteger, MVT::i1, 0, 
    6349             : /* 14866*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SMIN_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    6350             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    6351             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 502:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$r, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    6352             :                   // Dst: (IMAGE_ATOMIC_SMIN_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$r, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    6353             : /* 14883*/      /*Scope*/ 123, /*->15007*/
    6354             : /* 14884*/        OPC_CheckChild1Integer, 119|128,3/*503*/, 
    6355             : /* 14887*/        OPC_RecordChild2, // #1 = $vdata
    6356             : /* 14888*/        OPC_CheckChild2Type, MVT::i32,
    6357             : /* 14890*/        OPC_RecordChild3, // #2 = $s
    6358             : /* 14891*/        OPC_CheckChild3Type, MVT::i32,
    6359             : /* 14893*/        OPC_RecordChild4, // #3 = $t
    6360             : /* 14894*/        OPC_CheckChild4Type, MVT::i32,
    6361             : /* 14896*/        OPC_RecordChild5, // #4 = $face
    6362             : /* 14897*/        OPC_CheckChild5Type, MVT::i32,
    6363             : /* 14899*/        OPC_RecordChild6, // #5 = $rsrc
    6364             : /* 14900*/        OPC_MoveChild7,
    6365             : /* 14901*/        OPC_CheckInteger, 0, 
    6366             : /* 14903*/        OPC_MoveParent,
    6367             : /* 14904*/        OPC_MoveChild, 8,
    6368             : /* 14906*/        OPC_RecordNode, // #6 = $cachepolicy
    6369             : /* 14907*/        OPC_MoveParent,
    6370             : /* 14908*/        OPC_CheckType, MVT::i32,
    6371             : /* 14910*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    6372             : /* 14912*/        OPC_EmitMergeInputChains1_0,
    6373             : /* 14913*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    6374             : /* 14916*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    6375             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    6376             : /* 14924*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    6377             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    6378             : /* 14930*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    6379             : /* 14933*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6380             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    6381             : /* 14942*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    6382             : /* 14945*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6383             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    6384             : /* 14954*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    6385             : /* 14957*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6386             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    6387             : /* 14966*/        OPC_EmitInteger, MVT::i16, 1, 
    6388             : /* 14969*/        OPC_EmitInteger, MVT::i1, 1, 
    6389             : /* 14972*/        OPC_EmitInteger, MVT::i1, 1, 
    6390             : /* 14975*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    6391             : /* 14978*/        OPC_EmitInteger, MVT::i1, 0, 
    6392             : /* 14981*/        OPC_EmitInteger, MVT::i1, 0, 
    6393             : /* 14984*/        OPC_EmitInteger, MVT::i1, 0, 
    6394             : /* 14987*/        OPC_EmitInteger, MVT::i1, 1, 
    6395             : /* 14990*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SMIN_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    6396             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    6397             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 503:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$face, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    6398             :                   // Dst: (IMAGE_ATOMIC_SMIN_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$face, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 1:{ *:[i1] })
    6399             : /* 15007*/      /*Scope*/ 123, /*->15131*/
    6400             : /* 15008*/        OPC_CheckChild1Integer, 115|128,3/*499*/, 
    6401             : /* 15011*/        OPC_RecordChild2, // #1 = $vdata
    6402             : /* 15012*/        OPC_CheckChild2Type, MVT::i32,
    6403             : /* 15014*/        OPC_RecordChild3, // #2 = $s
    6404             : /* 15015*/        OPC_CheckChild3Type, MVT::i32,
    6405             : /* 15017*/        OPC_RecordChild4, // #3 = $t
    6406             : /* 15018*/        OPC_CheckChild4Type, MVT::i32,
    6407             : /* 15020*/        OPC_RecordChild5, // #4 = $slice
    6408             : /* 15021*/        OPC_CheckChild5Type, MVT::i32,
    6409             : /* 15023*/        OPC_RecordChild6, // #5 = $rsrc
    6410             : /* 15024*/        OPC_MoveChild7,
    6411             : /* 15025*/        OPC_CheckInteger, 0, 
    6412             : /* 15027*/        OPC_MoveParent,
    6413             : /* 15028*/        OPC_MoveChild, 8,
    6414             : /* 15030*/        OPC_RecordNode, // #6 = $cachepolicy
    6415             : /* 15031*/        OPC_MoveParent,
    6416             : /* 15032*/        OPC_CheckType, MVT::i32,
    6417             : /* 15034*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    6418             : /* 15036*/        OPC_EmitMergeInputChains1_0,
    6419             : /* 15037*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    6420             : /* 15040*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    6421             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    6422             : /* 15048*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    6423             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    6424             : /* 15054*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    6425             : /* 15057*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6426             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    6427             : /* 15066*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    6428             : /* 15069*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6429             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    6430             : /* 15078*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    6431             : /* 15081*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6432             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    6433             : /* 15090*/        OPC_EmitInteger, MVT::i16, 1, 
    6434             : /* 15093*/        OPC_EmitInteger, MVT::i1, 1, 
    6435             : /* 15096*/        OPC_EmitInteger, MVT::i1, 1, 
    6436             : /* 15099*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    6437             : /* 15102*/        OPC_EmitInteger, MVT::i1, 0, 
    6438             : /* 15105*/        OPC_EmitInteger, MVT::i1, 0, 
    6439             : /* 15108*/        OPC_EmitInteger, MVT::i1, 0, 
    6440             : /* 15111*/        OPC_EmitInteger, MVT::i1, 1, 
    6441             : /* 15114*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SMIN_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    6442             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    6443             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 499:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$slice, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    6444             :                   // Dst: (IMAGE_ATOMIC_SMIN_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$slice, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 1:{ *:[i1] })
    6445             : /* 15131*/      /*Scope*/ 123, /*->15255*/
    6446             : /* 15132*/        OPC_CheckChild1Integer, 117|128,3/*501*/, 
    6447             : /* 15135*/        OPC_RecordChild2, // #1 = $vdata
    6448             : /* 15136*/        OPC_CheckChild2Type, MVT::i32,
    6449             : /* 15138*/        OPC_RecordChild3, // #2 = $s
    6450             : /* 15139*/        OPC_CheckChild3Type, MVT::i32,
    6451             : /* 15141*/        OPC_RecordChild4, // #3 = $t
    6452             : /* 15142*/        OPC_CheckChild4Type, MVT::i32,
    6453             : /* 15144*/        OPC_RecordChild5, // #4 = $fragid
    6454             : /* 15145*/        OPC_CheckChild5Type, MVT::i32,
    6455             : /* 15147*/        OPC_RecordChild6, // #5 = $rsrc
    6456             : /* 15148*/        OPC_MoveChild7,
    6457             : /* 15149*/        OPC_CheckInteger, 0, 
    6458             : /* 15151*/        OPC_MoveParent,
    6459             : /* 15152*/        OPC_MoveChild, 8,
    6460             : /* 15154*/        OPC_RecordNode, // #6 = $cachepolicy
    6461             : /* 15155*/        OPC_MoveParent,
    6462             : /* 15156*/        OPC_CheckType, MVT::i32,
    6463             : /* 15158*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    6464             : /* 15160*/        OPC_EmitMergeInputChains1_0,
    6465             : /* 15161*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    6466             : /* 15164*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    6467             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    6468             : /* 15172*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    6469             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    6470             : /* 15178*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    6471             : /* 15181*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6472             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    6473             : /* 15190*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    6474             : /* 15193*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6475             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    6476             : /* 15202*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    6477             : /* 15205*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6478             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    6479             : /* 15214*/        OPC_EmitInteger, MVT::i16, 1, 
    6480             : /* 15217*/        OPC_EmitInteger, MVT::i1, 1, 
    6481             : /* 15220*/        OPC_EmitInteger, MVT::i1, 1, 
    6482             : /* 15223*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    6483             : /* 15226*/        OPC_EmitInteger, MVT::i1, 0, 
    6484             : /* 15229*/        OPC_EmitInteger, MVT::i1, 0, 
    6485             : /* 15232*/        OPC_EmitInteger, MVT::i1, 0, 
    6486             : /* 15235*/        OPC_EmitInteger, MVT::i1, 0, 
    6487             : /* 15238*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SMIN_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    6488             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    6489             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 501:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$fragid, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    6490             :                   // Dst: (IMAGE_ATOMIC_SMIN_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$fragid, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    6491             : /* 15255*/      /*Scope*/ 123, /*->15379*/
    6492             : /* 15256*/        OPC_CheckChild1Integer, 26|128,4/*538*/, 
    6493             : /* 15259*/        OPC_RecordChild2, // #1 = $vdata
    6494             : /* 15260*/        OPC_CheckChild2Type, MVT::i32,
    6495             : /* 15262*/        OPC_RecordChild3, // #2 = $s
    6496             : /* 15263*/        OPC_CheckChild3Type, MVT::i32,
    6497             : /* 15265*/        OPC_RecordChild4, // #3 = $t
    6498             : /* 15266*/        OPC_CheckChild4Type, MVT::i32,
    6499             : /* 15268*/        OPC_RecordChild5, // #4 = $r
    6500             : /* 15269*/        OPC_CheckChild5Type, MVT::i32,
    6501             : /* 15271*/        OPC_RecordChild6, // #5 = $rsrc
    6502             : /* 15272*/        OPC_MoveChild7,
    6503             : /* 15273*/        OPC_CheckInteger, 0, 
    6504             : /* 15275*/        OPC_MoveParent,
    6505             : /* 15276*/        OPC_MoveChild, 8,
    6506             : /* 15278*/        OPC_RecordNode, // #6 = $cachepolicy
    6507             : /* 15279*/        OPC_MoveParent,
    6508             : /* 15280*/        OPC_CheckType, MVT::i32,
    6509             : /* 15282*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    6510             : /* 15284*/        OPC_EmitMergeInputChains1_0,
    6511             : /* 15285*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    6512             : /* 15288*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    6513             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    6514             : /* 15296*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    6515             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    6516             : /* 15302*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    6517             : /* 15305*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6518             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    6519             : /* 15314*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    6520             : /* 15317*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6521             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    6522             : /* 15326*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    6523             : /* 15329*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6524             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    6525             : /* 15338*/        OPC_EmitInteger, MVT::i16, 1, 
    6526             : /* 15341*/        OPC_EmitInteger, MVT::i1, 1, 
    6527             : /* 15344*/        OPC_EmitInteger, MVT::i1, 1, 
    6528             : /* 15347*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    6529             : /* 15350*/        OPC_EmitInteger, MVT::i1, 0, 
    6530             : /* 15353*/        OPC_EmitInteger, MVT::i1, 0, 
    6531             : /* 15356*/        OPC_EmitInteger, MVT::i1, 0, 
    6532             : /* 15359*/        OPC_EmitInteger, MVT::i1, 0, 
    6533             : /* 15362*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_UMIN_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    6534             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    6535             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 538:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$r, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    6536             :                   // Dst: (IMAGE_ATOMIC_UMIN_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$r, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    6537             : /* 15379*/      /*Scope*/ 123, /*->15503*/
    6538             : /* 15380*/        OPC_CheckChild1Integer, 27|128,4/*539*/, 
    6539             : /* 15383*/        OPC_RecordChild2, // #1 = $vdata
    6540             : /* 15384*/        OPC_CheckChild2Type, MVT::i32,
    6541             : /* 15386*/        OPC_RecordChild3, // #2 = $s
    6542             : /* 15387*/        OPC_CheckChild3Type, MVT::i32,
    6543             : /* 15389*/        OPC_RecordChild4, // #3 = $t
    6544             : /* 15390*/        OPC_CheckChild4Type, MVT::i32,
    6545             : /* 15392*/        OPC_RecordChild5, // #4 = $face
    6546             : /* 15393*/        OPC_CheckChild5Type, MVT::i32,
    6547             : /* 15395*/        OPC_RecordChild6, // #5 = $rsrc
    6548             : /* 15396*/        OPC_MoveChild7,
    6549             : /* 15397*/        OPC_CheckInteger, 0, 
    6550             : /* 15399*/        OPC_MoveParent,
    6551             : /* 15400*/        OPC_MoveChild, 8,
    6552             : /* 15402*/        OPC_RecordNode, // #6 = $cachepolicy
    6553             : /* 15403*/        OPC_MoveParent,
    6554             : /* 15404*/        OPC_CheckType, MVT::i32,
    6555             : /* 15406*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    6556             : /* 15408*/        OPC_EmitMergeInputChains1_0,
    6557             : /* 15409*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    6558             : /* 15412*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    6559             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    6560             : /* 15420*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    6561             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    6562             : /* 15426*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    6563             : /* 15429*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6564             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    6565             : /* 15438*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    6566             : /* 15441*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6567             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    6568             : /* 15450*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    6569             : /* 15453*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6570             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    6571             : /* 15462*/        OPC_EmitInteger, MVT::i16, 1, 
    6572             : /* 15465*/        OPC_EmitInteger, MVT::i1, 1, 
    6573             : /* 15468*/        OPC_EmitInteger, MVT::i1, 1, 
    6574             : /* 15471*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    6575             : /* 15474*/        OPC_EmitInteger, MVT::i1, 0, 
    6576             : /* 15477*/        OPC_EmitInteger, MVT::i1, 0, 
    6577             : /* 15480*/        OPC_EmitInteger, MVT::i1, 0, 
    6578             : /* 15483*/        OPC_EmitInteger, MVT::i1, 1, 
    6579             : /* 15486*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_UMIN_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    6580             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    6581             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 539:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$face, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    6582             :                   // Dst: (IMAGE_ATOMIC_UMIN_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$face, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 1:{ *:[i1] })
    6583             : /* 15503*/      /*Scope*/ 123, /*->15627*/
    6584             : /* 15504*/        OPC_CheckChild1Integer, 23|128,4/*535*/, 
    6585             : /* 15507*/        OPC_RecordChild2, // #1 = $vdata
    6586             : /* 15508*/        OPC_CheckChild2Type, MVT::i32,
    6587             : /* 15510*/        OPC_RecordChild3, // #2 = $s
    6588             : /* 15511*/        OPC_CheckChild3Type, MVT::i32,
    6589             : /* 15513*/        OPC_RecordChild4, // #3 = $t
    6590             : /* 15514*/        OPC_CheckChild4Type, MVT::i32,
    6591             : /* 15516*/        OPC_RecordChild5, // #4 = $slice
    6592             : /* 15517*/        OPC_CheckChild5Type, MVT::i32,
    6593             : /* 15519*/        OPC_RecordChild6, // #5 = $rsrc
    6594             : /* 15520*/        OPC_MoveChild7,
    6595             : /* 15521*/        OPC_CheckInteger, 0, 
    6596             : /* 15523*/        OPC_MoveParent,
    6597             : /* 15524*/        OPC_MoveChild, 8,
    6598             : /* 15526*/        OPC_RecordNode, // #6 = $cachepolicy
    6599             : /* 15527*/        OPC_MoveParent,
    6600             : /* 15528*/        OPC_CheckType, MVT::i32,
    6601             : /* 15530*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    6602             : /* 15532*/        OPC_EmitMergeInputChains1_0,
    6603             : /* 15533*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    6604             : /* 15536*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    6605             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    6606             : /* 15544*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    6607             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    6608             : /* 15550*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    6609             : /* 15553*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6610             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    6611             : /* 15562*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    6612             : /* 15565*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6613             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    6614             : /* 15574*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    6615             : /* 15577*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6616             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    6617             : /* 15586*/        OPC_EmitInteger, MVT::i16, 1, 
    6618             : /* 15589*/        OPC_EmitInteger, MVT::i1, 1, 
    6619             : /* 15592*/        OPC_EmitInteger, MVT::i1, 1, 
    6620             : /* 15595*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    6621             : /* 15598*/        OPC_EmitInteger, MVT::i1, 0, 
    6622             : /* 15601*/        OPC_EmitInteger, MVT::i1, 0, 
    6623             : /* 15604*/        OPC_EmitInteger, MVT::i1, 0, 
    6624             : /* 15607*/        OPC_EmitInteger, MVT::i1, 1, 
    6625             : /* 15610*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_UMIN_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    6626             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    6627             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 535:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$slice, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    6628             :                   // Dst: (IMAGE_ATOMIC_UMIN_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$slice, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 1:{ *:[i1] })
    6629             : /* 15627*/      /*Scope*/ 123, /*->15751*/
    6630             : /* 15628*/        OPC_CheckChild1Integer, 25|128,4/*537*/, 
    6631             : /* 15631*/        OPC_RecordChild2, // #1 = $vdata
    6632             : /* 15632*/        OPC_CheckChild2Type, MVT::i32,
    6633             : /* 15634*/        OPC_RecordChild3, // #2 = $s
    6634             : /* 15635*/        OPC_CheckChild3Type, MVT::i32,
    6635             : /* 15637*/        OPC_RecordChild4, // #3 = $t
    6636             : /* 15638*/        OPC_CheckChild4Type, MVT::i32,
    6637             : /* 15640*/        OPC_RecordChild5, // #4 = $fragid
    6638             : /* 15641*/        OPC_CheckChild5Type, MVT::i32,
    6639             : /* 15643*/        OPC_RecordChild6, // #5 = $rsrc
    6640             : /* 15644*/        OPC_MoveChild7,
    6641             : /* 15645*/        OPC_CheckInteger, 0, 
    6642             : /* 15647*/        OPC_MoveParent,
    6643             : /* 15648*/        OPC_MoveChild, 8,
    6644             : /* 15650*/        OPC_RecordNode, // #6 = $cachepolicy
    6645             : /* 15651*/        OPC_MoveParent,
    6646             : /* 15652*/        OPC_CheckType, MVT::i32,
    6647             : /* 15654*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    6648             : /* 15656*/        OPC_EmitMergeInputChains1_0,
    6649             : /* 15657*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    6650             : /* 15660*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    6651             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    6652             : /* 15668*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    6653             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    6654             : /* 15674*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    6655             : /* 15677*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6656             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    6657             : /* 15686*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    6658             : /* 15689*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6659             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    6660             : /* 15698*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    6661             : /* 15701*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6662             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    6663             : /* 15710*/        OPC_EmitInteger, MVT::i16, 1, 
    6664             : /* 15713*/        OPC_EmitInteger, MVT::i1, 1, 
    6665             : /* 15716*/        OPC_EmitInteger, MVT::i1, 1, 
    6666             : /* 15719*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    6667             : /* 15722*/        OPC_EmitInteger, MVT::i1, 0, 
    6668             : /* 15725*/        OPC_EmitInteger, MVT::i1, 0, 
    6669             : /* 15728*/        OPC_EmitInteger, MVT::i1, 0, 
    6670             : /* 15731*/        OPC_EmitInteger, MVT::i1, 0, 
    6671             : /* 15734*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_UMIN_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    6672             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    6673             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 537:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$fragid, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    6674             :                   // Dst: (IMAGE_ATOMIC_UMIN_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$fragid, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    6675             : /* 15751*/      /*Scope*/ 123, /*->15875*/
    6676             : /* 15752*/        OPC_CheckChild1Integer, 109|128,3/*493*/, 
    6677             : /* 15755*/        OPC_RecordChild2, // #1 = $vdata
    6678             : /* 15756*/        OPC_CheckChild2Type, MVT::i32,
    6679             : /* 15758*/        OPC_RecordChild3, // #2 = $s
    6680             : /* 15759*/        OPC_CheckChild3Type, MVT::i32,
    6681             : /* 15761*/        OPC_RecordChild4, // #3 = $t
    6682             : /* 15762*/        OPC_CheckChild4Type, MVT::i32,
    6683             : /* 15764*/        OPC_RecordChild5, // #4 = $r
    6684             : /* 15765*/        OPC_CheckChild5Type, MVT::i32,
    6685             : /* 15767*/        OPC_RecordChild6, // #5 = $rsrc
    6686             : /* 15768*/        OPC_MoveChild7,
    6687             : /* 15769*/        OPC_CheckInteger, 0, 
    6688             : /* 15771*/        OPC_MoveParent,
    6689             : /* 15772*/        OPC_MoveChild, 8,
    6690             : /* 15774*/        OPC_RecordNode, // #6 = $cachepolicy
    6691             : /* 15775*/        OPC_MoveParent,
    6692             : /* 15776*/        OPC_CheckType, MVT::i32,
    6693             : /* 15778*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    6694             : /* 15780*/        OPC_EmitMergeInputChains1_0,
    6695             : /* 15781*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    6696             : /* 15784*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    6697             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    6698             : /* 15792*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    6699             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    6700             : /* 15798*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    6701             : /* 15801*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6702             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    6703             : /* 15810*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    6704             : /* 15813*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6705             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    6706             : /* 15822*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    6707             : /* 15825*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6708             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    6709             : /* 15834*/        OPC_EmitInteger, MVT::i16, 1, 
    6710             : /* 15837*/        OPC_EmitInteger, MVT::i1, 1, 
    6711             : /* 15840*/        OPC_EmitInteger, MVT::i1, 1, 
    6712             : /* 15843*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    6713             : /* 15846*/        OPC_EmitInteger, MVT::i1, 0, 
    6714             : /* 15849*/        OPC_EmitInteger, MVT::i1, 0, 
    6715             : /* 15852*/        OPC_EmitInteger, MVT::i1, 0, 
    6716             : /* 15855*/        OPC_EmitInteger, MVT::i1, 0, 
    6717             : /* 15858*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SMAX_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    6718             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    6719             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 493:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$r, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    6720             :                   // Dst: (IMAGE_ATOMIC_SMAX_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$r, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    6721             : /* 15875*/      /*Scope*/ 123, /*->15999*/
    6722             : /* 15876*/        OPC_CheckChild1Integer, 110|128,3/*494*/, 
    6723             : /* 15879*/        OPC_RecordChild2, // #1 = $vdata
    6724             : /* 15880*/        OPC_CheckChild2Type, MVT::i32,
    6725             : /* 15882*/        OPC_RecordChild3, // #2 = $s
    6726             : /* 15883*/        OPC_CheckChild3Type, MVT::i32,
    6727             : /* 15885*/        OPC_RecordChild4, // #3 = $t
    6728             : /* 15886*/        OPC_CheckChild4Type, MVT::i32,
    6729             : /* 15888*/        OPC_RecordChild5, // #4 = $face
    6730             : /* 15889*/        OPC_CheckChild5Type, MVT::i32,
    6731             : /* 15891*/        OPC_RecordChild6, // #5 = $rsrc
    6732             : /* 15892*/        OPC_MoveChild7,
    6733             : /* 15893*/        OPC_CheckInteger, 0, 
    6734             : /* 15895*/        OPC_MoveParent,
    6735             : /* 15896*/        OPC_MoveChild, 8,
    6736             : /* 15898*/        OPC_RecordNode, // #6 = $cachepolicy
    6737             : /* 15899*/        OPC_MoveParent,
    6738             : /* 15900*/        OPC_CheckType, MVT::i32,
    6739             : /* 15902*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    6740             : /* 15904*/        OPC_EmitMergeInputChains1_0,
    6741             : /* 15905*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    6742             : /* 15908*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    6743             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    6744             : /* 15916*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    6745             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    6746             : /* 15922*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    6747             : /* 15925*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6748             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    6749             : /* 15934*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    6750             : /* 15937*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6751             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    6752             : /* 15946*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    6753             : /* 15949*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6754             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    6755             : /* 15958*/        OPC_EmitInteger, MVT::i16, 1, 
    6756             : /* 15961*/        OPC_EmitInteger, MVT::i1, 1, 
    6757             : /* 15964*/        OPC_EmitInteger, MVT::i1, 1, 
    6758             : /* 15967*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    6759             : /* 15970*/        OPC_EmitInteger, MVT::i1, 0, 
    6760             : /* 15973*/        OPC_EmitInteger, MVT::i1, 0, 
    6761             : /* 15976*/        OPC_EmitInteger, MVT::i1, 0, 
    6762             : /* 15979*/        OPC_EmitInteger, MVT::i1, 1, 
    6763             : /* 15982*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SMAX_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    6764             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    6765             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 494:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$face, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    6766             :                   // Dst: (IMAGE_ATOMIC_SMAX_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$face, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 1:{ *:[i1] })
    6767             : /* 15999*/      /*Scope*/ 123, /*->16123*/
    6768             : /* 16000*/        OPC_CheckChild1Integer, 106|128,3/*490*/, 
    6769             : /* 16003*/        OPC_RecordChild2, // #1 = $vdata
    6770             : /* 16004*/        OPC_CheckChild2Type, MVT::i32,
    6771             : /* 16006*/        OPC_RecordChild3, // #2 = $s
    6772             : /* 16007*/        OPC_CheckChild3Type, MVT::i32,
    6773             : /* 16009*/        OPC_RecordChild4, // #3 = $t
    6774             : /* 16010*/        OPC_CheckChild4Type, MVT::i32,
    6775             : /* 16012*/        OPC_RecordChild5, // #4 = $slice
    6776             : /* 16013*/        OPC_CheckChild5Type, MVT::i32,
    6777             : /* 16015*/        OPC_RecordChild6, // #5 = $rsrc
    6778             : /* 16016*/        OPC_MoveChild7,
    6779             : /* 16017*/        OPC_CheckInteger, 0, 
    6780             : /* 16019*/        OPC_MoveParent,
    6781             : /* 16020*/        OPC_MoveChild, 8,
    6782             : /* 16022*/        OPC_RecordNode, // #6 = $cachepolicy
    6783             : /* 16023*/        OPC_MoveParent,
    6784             : /* 16024*/        OPC_CheckType, MVT::i32,
    6785             : /* 16026*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    6786             : /* 16028*/        OPC_EmitMergeInputChains1_0,
    6787             : /* 16029*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    6788             : /* 16032*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    6789             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    6790             : /* 16040*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    6791             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    6792             : /* 16046*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    6793             : /* 16049*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6794             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    6795             : /* 16058*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    6796             : /* 16061*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6797             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    6798             : /* 16070*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    6799             : /* 16073*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6800             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    6801             : /* 16082*/        OPC_EmitInteger, MVT::i16, 1, 
    6802             : /* 16085*/        OPC_EmitInteger, MVT::i1, 1, 
    6803             : /* 16088*/        OPC_EmitInteger, MVT::i1, 1, 
    6804             : /* 16091*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    6805             : /* 16094*/        OPC_EmitInteger, MVT::i1, 0, 
    6806             : /* 16097*/        OPC_EmitInteger, MVT::i1, 0, 
    6807             : /* 16100*/        OPC_EmitInteger, MVT::i1, 0, 
    6808             : /* 16103*/        OPC_EmitInteger, MVT::i1, 1, 
    6809             : /* 16106*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SMAX_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    6810             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    6811             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 490:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$slice, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    6812             :                   // Dst: (IMAGE_ATOMIC_SMAX_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$slice, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 1:{ *:[i1] })
    6813             : /* 16123*/      /*Scope*/ 123, /*->16247*/
    6814             : /* 16124*/        OPC_CheckChild1Integer, 108|128,3/*492*/, 
    6815             : /* 16127*/        OPC_RecordChild2, // #1 = $vdata
    6816             : /* 16128*/        OPC_CheckChild2Type, MVT::i32,
    6817             : /* 16130*/        OPC_RecordChild3, // #2 = $s
    6818             : /* 16131*/        OPC_CheckChild3Type, MVT::i32,
    6819             : /* 16133*/        OPC_RecordChild4, // #3 = $t
    6820             : /* 16134*/        OPC_CheckChild4Type, MVT::i32,
    6821             : /* 16136*/        OPC_RecordChild5, // #4 = $fragid
    6822             : /* 16137*/        OPC_CheckChild5Type, MVT::i32,
    6823             : /* 16139*/        OPC_RecordChild6, // #5 = $rsrc
    6824             : /* 16140*/        OPC_MoveChild7,
    6825             : /* 16141*/        OPC_CheckInteger, 0, 
    6826             : /* 16143*/        OPC_MoveParent,
    6827             : /* 16144*/        OPC_MoveChild, 8,
    6828             : /* 16146*/        OPC_RecordNode, // #6 = $cachepolicy
    6829             : /* 16147*/        OPC_MoveParent,
    6830             : /* 16148*/        OPC_CheckType, MVT::i32,
    6831             : /* 16150*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    6832             : /* 16152*/        OPC_EmitMergeInputChains1_0,
    6833             : /* 16153*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    6834             : /* 16156*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    6835             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    6836             : /* 16164*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    6837             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    6838             : /* 16170*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    6839             : /* 16173*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6840             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    6841             : /* 16182*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    6842             : /* 16185*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6843             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    6844             : /* 16194*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    6845             : /* 16197*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6846             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    6847             : /* 16206*/        OPC_EmitInteger, MVT::i16, 1, 
    6848             : /* 16209*/        OPC_EmitInteger, MVT::i1, 1, 
    6849             : /* 16212*/        OPC_EmitInteger, MVT::i1, 1, 
    6850             : /* 16215*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    6851             : /* 16218*/        OPC_EmitInteger, MVT::i1, 0, 
    6852             : /* 16221*/        OPC_EmitInteger, MVT::i1, 0, 
    6853             : /* 16224*/        OPC_EmitInteger, MVT::i1, 0, 
    6854             : /* 16227*/        OPC_EmitInteger, MVT::i1, 0, 
    6855             : /* 16230*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_SMAX_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    6856             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    6857             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 492:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$fragid, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    6858             :                   // Dst: (IMAGE_ATOMIC_SMAX_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$fragid, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    6859             : /* 16247*/      /*Scope*/ 123, /*->16371*/
    6860             : /* 16248*/        OPC_CheckChild1Integer, 17|128,4/*529*/, 
    6861             : /* 16251*/        OPC_RecordChild2, // #1 = $vdata
    6862             : /* 16252*/        OPC_CheckChild2Type, MVT::i32,
    6863             : /* 16254*/        OPC_RecordChild3, // #2 = $s
    6864             : /* 16255*/        OPC_CheckChild3Type, MVT::i32,
    6865             : /* 16257*/        OPC_RecordChild4, // #3 = $t
    6866             : /* 16258*/        OPC_CheckChild4Type, MVT::i32,
    6867             : /* 16260*/        OPC_RecordChild5, // #4 = $r
    6868             : /* 16261*/        OPC_CheckChild5Type, MVT::i32,
    6869             : /* 16263*/        OPC_RecordChild6, // #5 = $rsrc
    6870             : /* 16264*/        OPC_MoveChild7,
    6871             : /* 16265*/        OPC_CheckInteger, 0, 
    6872             : /* 16267*/        OPC_MoveParent,
    6873             : /* 16268*/        OPC_MoveChild, 8,
    6874             : /* 16270*/        OPC_RecordNode, // #6 = $cachepolicy
    6875             : /* 16271*/        OPC_MoveParent,
    6876             : /* 16272*/        OPC_CheckType, MVT::i32,
    6877             : /* 16274*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    6878             : /* 16276*/        OPC_EmitMergeInputChains1_0,
    6879             : /* 16277*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    6880             : /* 16280*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    6881             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    6882             : /* 16288*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    6883             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    6884             : /* 16294*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    6885             : /* 16297*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6886             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    6887             : /* 16306*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    6888             : /* 16309*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6889             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    6890             : /* 16318*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    6891             : /* 16321*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6892             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    6893             : /* 16330*/        OPC_EmitInteger, MVT::i16, 1, 
    6894             : /* 16333*/        OPC_EmitInteger, MVT::i1, 1, 
    6895             : /* 16336*/        OPC_EmitInteger, MVT::i1, 1, 
    6896             : /* 16339*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    6897             : /* 16342*/        OPC_EmitInteger, MVT::i1, 0, 
    6898             : /* 16345*/        OPC_EmitInteger, MVT::i1, 0, 
    6899             : /* 16348*/        OPC_EmitInteger, MVT::i1, 0, 
    6900             : /* 16351*/        OPC_EmitInteger, MVT::i1, 0, 
    6901             : /* 16354*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_UMAX_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    6902             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    6903             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 529:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$r, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    6904             :                   // Dst: (IMAGE_ATOMIC_UMAX_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$r, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    6905             : /* 16371*/      /*Scope*/ 123, /*->16495*/
    6906             : /* 16372*/        OPC_CheckChild1Integer, 18|128,4/*530*/, 
    6907             : /* 16375*/        OPC_RecordChild2, // #1 = $vdata
    6908             : /* 16376*/        OPC_CheckChild2Type, MVT::i32,
    6909             : /* 16378*/        OPC_RecordChild3, // #2 = $s
    6910             : /* 16379*/        OPC_CheckChild3Type, MVT::i32,
    6911             : /* 16381*/        OPC_RecordChild4, // #3 = $t
    6912             : /* 16382*/        OPC_CheckChild4Type, MVT::i32,
    6913             : /* 16384*/        OPC_RecordChild5, // #4 = $face
    6914             : /* 16385*/        OPC_CheckChild5Type, MVT::i32,
    6915             : /* 16387*/        OPC_RecordChild6, // #5 = $rsrc
    6916             : /* 16388*/        OPC_MoveChild7,
    6917             : /* 16389*/        OPC_CheckInteger, 0, 
    6918             : /* 16391*/        OPC_MoveParent,
    6919             : /* 16392*/        OPC_MoveChild, 8,
    6920             : /* 16394*/        OPC_RecordNode, // #6 = $cachepolicy
    6921             : /* 16395*/        OPC_MoveParent,
    6922             : /* 16396*/        OPC_CheckType, MVT::i32,
    6923             : /* 16398*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    6924             : /* 16400*/        OPC_EmitMergeInputChains1_0,
    6925             : /* 16401*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    6926             : /* 16404*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    6927             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    6928             : /* 16412*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    6929             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    6930             : /* 16418*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    6931             : /* 16421*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6932             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    6933             : /* 16430*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    6934             : /* 16433*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6935             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    6936             : /* 16442*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    6937             : /* 16445*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6938             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    6939             : /* 16454*/        OPC_EmitInteger, MVT::i16, 1, 
    6940             : /* 16457*/        OPC_EmitInteger, MVT::i1, 1, 
    6941             : /* 16460*/        OPC_EmitInteger, MVT::i1, 1, 
    6942             : /* 16463*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    6943             : /* 16466*/        OPC_EmitInteger, MVT::i1, 0, 
    6944             : /* 16469*/        OPC_EmitInteger, MVT::i1, 0, 
    6945             : /* 16472*/        OPC_EmitInteger, MVT::i1, 0, 
    6946             : /* 16475*/        OPC_EmitInteger, MVT::i1, 1, 
    6947             : /* 16478*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_UMAX_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    6948             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    6949             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 530:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$face, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    6950             :                   // Dst: (IMAGE_ATOMIC_UMAX_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$face, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 1:{ *:[i1] })
    6951             : /* 16495*/      /*Scope*/ 123, /*->16619*/
    6952             : /* 16496*/        OPC_CheckChild1Integer, 14|128,4/*526*/, 
    6953             : /* 16499*/        OPC_RecordChild2, // #1 = $vdata
    6954             : /* 16500*/        OPC_CheckChild2Type, MVT::i32,
    6955             : /* 16502*/        OPC_RecordChild3, // #2 = $s
    6956             : /* 16503*/        OPC_CheckChild3Type, MVT::i32,
    6957             : /* 16505*/        OPC_RecordChild4, // #3 = $t
    6958             : /* 16506*/        OPC_CheckChild4Type, MVT::i32,
    6959             : /* 16508*/        OPC_RecordChild5, // #4 = $slice
    6960             : /* 16509*/        OPC_CheckChild5Type, MVT::i32,
    6961             : /* 16511*/        OPC_RecordChild6, // #5 = $rsrc
    6962             : /* 16512*/        OPC_MoveChild7,
    6963             : /* 16513*/        OPC_CheckInteger, 0, 
    6964             : /* 16515*/        OPC_MoveParent,
    6965             : /* 16516*/        OPC_MoveChild, 8,
    6966             : /* 16518*/        OPC_RecordNode, // #6 = $cachepolicy
    6967             : /* 16519*/        OPC_MoveParent,
    6968             : /* 16520*/        OPC_CheckType, MVT::i32,
    6969             : /* 16522*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    6970             : /* 16524*/        OPC_EmitMergeInputChains1_0,
    6971             : /* 16525*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    6972             : /* 16528*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    6973             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    6974             : /* 16536*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    6975             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    6976             : /* 16542*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    6977             : /* 16545*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6978             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    6979             : /* 16554*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    6980             : /* 16557*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6981             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    6982             : /* 16566*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    6983             : /* 16569*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    6984             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    6985             : /* 16578*/        OPC_EmitInteger, MVT::i16, 1, 
    6986             : /* 16581*/        OPC_EmitInteger, MVT::i1, 1, 
    6987             : /* 16584*/        OPC_EmitInteger, MVT::i1, 1, 
    6988             : /* 16587*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    6989             : /* 16590*/        OPC_EmitInteger, MVT::i1, 0, 
    6990             : /* 16593*/        OPC_EmitInteger, MVT::i1, 0, 
    6991             : /* 16596*/        OPC_EmitInteger, MVT::i1, 0, 
    6992             : /* 16599*/        OPC_EmitInteger, MVT::i1, 1, 
    6993             : /* 16602*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_UMAX_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    6994             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    6995             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 526:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$slice, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    6996             :                   // Dst: (IMAGE_ATOMIC_UMAX_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$slice, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 1:{ *:[i1] })
    6997             : /* 16619*/      /*Scope*/ 123, /*->16743*/
    6998             : /* 16620*/        OPC_CheckChild1Integer, 16|128,4/*528*/, 
    6999             : /* 16623*/        OPC_RecordChild2, // #1 = $vdata
    7000             : /* 16624*/        OPC_CheckChild2Type, MVT::i32,
    7001             : /* 16626*/        OPC_RecordChild3, // #2 = $s
    7002             : /* 16627*/        OPC_CheckChild3Type, MVT::i32,
    7003             : /* 16629*/        OPC_RecordChild4, // #3 = $t
    7004             : /* 16630*/        OPC_CheckChild4Type, MVT::i32,
    7005             : /* 16632*/        OPC_RecordChild5, // #4 = $fragid
    7006             : /* 16633*/        OPC_CheckChild5Type, MVT::i32,
    7007             : /* 16635*/        OPC_RecordChild6, // #5 = $rsrc
    7008             : /* 16636*/        OPC_MoveChild7,
    7009             : /* 16637*/        OPC_CheckInteger, 0, 
    7010             : /* 16639*/        OPC_MoveParent,
    7011             : /* 16640*/        OPC_MoveChild, 8,
    7012             : /* 16642*/        OPC_RecordNode, // #6 = $cachepolicy
    7013             : /* 16643*/        OPC_MoveParent,
    7014             : /* 16644*/        OPC_CheckType, MVT::i32,
    7015             : /* 16646*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    7016             : /* 16648*/        OPC_EmitMergeInputChains1_0,
    7017             : /* 16649*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    7018             : /* 16652*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    7019             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    7020             : /* 16660*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    7021             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    7022             : /* 16666*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    7023             : /* 16669*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7024             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    7025             : /* 16678*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    7026             : /* 16681*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7027             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    7028             : /* 16690*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    7029             : /* 16693*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7030             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    7031             : /* 16702*/        OPC_EmitInteger, MVT::i16, 1, 
    7032             : /* 16705*/        OPC_EmitInteger, MVT::i1, 1, 
    7033             : /* 16708*/        OPC_EmitInteger, MVT::i1, 1, 
    7034             : /* 16711*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    7035             : /* 16714*/        OPC_EmitInteger, MVT::i1, 0, 
    7036             : /* 16717*/        OPC_EmitInteger, MVT::i1, 0, 
    7037             : /* 16720*/        OPC_EmitInteger, MVT::i1, 0, 
    7038             : /* 16723*/        OPC_EmitInteger, MVT::i1, 0, 
    7039             : /* 16726*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_UMAX_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    7040             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    7041             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 528:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$fragid, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    7042             :                   // Dst: (IMAGE_ATOMIC_UMAX_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$fragid, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    7043             : /* 16743*/      /*Scope*/ 123, /*->16867*/
    7044             : /* 16744*/        OPC_CheckChild1Integer, 64|128,3/*448*/, 
    7045             : /* 16747*/        OPC_RecordChild2, // #1 = $vdata
    7046             : /* 16748*/        OPC_CheckChild2Type, MVT::i32,
    7047             : /* 16750*/        OPC_RecordChild3, // #2 = $s
    7048             : /* 16751*/        OPC_CheckChild3Type, MVT::i32,
    7049             : /* 16753*/        OPC_RecordChild4, // #3 = $t
    7050             : /* 16754*/        OPC_CheckChild4Type, MVT::i32,
    7051             : /* 16756*/        OPC_RecordChild5, // #4 = $r
    7052             : /* 16757*/        OPC_CheckChild5Type, MVT::i32,
    7053             : /* 16759*/        OPC_RecordChild6, // #5 = $rsrc
    7054             : /* 16760*/        OPC_MoveChild7,
    7055             : /* 16761*/        OPC_CheckInteger, 0, 
    7056             : /* 16763*/        OPC_MoveParent,
    7057             : /* 16764*/        OPC_MoveChild, 8,
    7058             : /* 16766*/        OPC_RecordNode, // #6 = $cachepolicy
    7059             : /* 16767*/        OPC_MoveParent,
    7060             : /* 16768*/        OPC_CheckType, MVT::i32,
    7061             : /* 16770*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    7062             : /* 16772*/        OPC_EmitMergeInputChains1_0,
    7063             : /* 16773*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    7064             : /* 16776*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    7065             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    7066             : /* 16784*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    7067             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    7068             : /* 16790*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    7069             : /* 16793*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7070             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    7071             : /* 16802*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    7072             : /* 16805*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7073             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    7074             : /* 16814*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    7075             : /* 16817*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7076             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    7077             : /* 16826*/        OPC_EmitInteger, MVT::i16, 1, 
    7078             : /* 16829*/        OPC_EmitInteger, MVT::i1, 1, 
    7079             : /* 16832*/        OPC_EmitInteger, MVT::i1, 1, 
    7080             : /* 16835*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    7081             : /* 16838*/        OPC_EmitInteger, MVT::i1, 0, 
    7082             : /* 16841*/        OPC_EmitInteger, MVT::i1, 0, 
    7083             : /* 16844*/        OPC_EmitInteger, MVT::i1, 0, 
    7084             : /* 16847*/        OPC_EmitInteger, MVT::i1, 0, 
    7085             : /* 16850*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_AND_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    7086             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    7087             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 448:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$r, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    7088             :                   // Dst: (IMAGE_ATOMIC_AND_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$r, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    7089             : /* 16867*/      /*Scope*/ 123, /*->16991*/
    7090             : /* 16868*/        OPC_CheckChild1Integer, 65|128,3/*449*/, 
    7091             : /* 16871*/        OPC_RecordChild2, // #1 = $vdata
    7092             : /* 16872*/        OPC_CheckChild2Type, MVT::i32,
    7093             : /* 16874*/        OPC_RecordChild3, // #2 = $s
    7094             : /* 16875*/        OPC_CheckChild3Type, MVT::i32,
    7095             : /* 16877*/        OPC_RecordChild4, // #3 = $t
    7096             : /* 16878*/        OPC_CheckChild4Type, MVT::i32,
    7097             : /* 16880*/        OPC_RecordChild5, // #4 = $face
    7098             : /* 16881*/        OPC_CheckChild5Type, MVT::i32,
    7099             : /* 16883*/        OPC_RecordChild6, // #5 = $rsrc
    7100             : /* 16884*/        OPC_MoveChild7,
    7101             : /* 16885*/        OPC_CheckInteger, 0, 
    7102             : /* 16887*/        OPC_MoveParent,
    7103             : /* 16888*/        OPC_MoveChild, 8,
    7104             : /* 16890*/        OPC_RecordNode, // #6 = $cachepolicy
    7105             : /* 16891*/        OPC_MoveParent,
    7106             : /* 16892*/        OPC_CheckType, MVT::i32,
    7107             : /* 16894*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    7108             : /* 16896*/        OPC_EmitMergeInputChains1_0,
    7109             : /* 16897*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    7110             : /* 16900*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    7111             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    7112             : /* 16908*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    7113             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    7114             : /* 16914*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    7115             : /* 16917*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7116             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    7117             : /* 16926*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    7118             : /* 16929*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7119             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    7120             : /* 16938*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    7121             : /* 16941*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7122             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    7123             : /* 16950*/        OPC_EmitInteger, MVT::i16, 1, 
    7124             : /* 16953*/        OPC_EmitInteger, MVT::i1, 1, 
    7125             : /* 16956*/        OPC_EmitInteger, MVT::i1, 1, 
    7126             : /* 16959*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    7127             : /* 16962*/        OPC_EmitInteger, MVT::i1, 0, 
    7128             : /* 16965*/        OPC_EmitInteger, MVT::i1, 0, 
    7129             : /* 16968*/        OPC_EmitInteger, MVT::i1, 0, 
    7130             : /* 16971*/        OPC_EmitInteger, MVT::i1, 1, 
    7131             : /* 16974*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_AND_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    7132             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    7133             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 449:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$face, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    7134             :                   // Dst: (IMAGE_ATOMIC_AND_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$face, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 1:{ *:[i1] })
    7135             : /* 16991*/      /*Scope*/ 123, /*->17115*/
    7136             : /* 16992*/        OPC_CheckChild1Integer, 61|128,3/*445*/, 
    7137             : /* 16995*/        OPC_RecordChild2, // #1 = $vdata
    7138             : /* 16996*/        OPC_CheckChild2Type, MVT::i32,
    7139             : /* 16998*/        OPC_RecordChild3, // #2 = $s
    7140             : /* 16999*/        OPC_CheckChild3Type, MVT::i32,
    7141             : /* 17001*/        OPC_RecordChild4, // #3 = $t
    7142             : /* 17002*/        OPC_CheckChild4Type, MVT::i32,
    7143             : /* 17004*/        OPC_RecordChild5, // #4 = $slice
    7144             : /* 17005*/        OPC_CheckChild5Type, MVT::i32,
    7145             : /* 17007*/        OPC_RecordChild6, // #5 = $rsrc
    7146             : /* 17008*/        OPC_MoveChild7,
    7147             : /* 17009*/        OPC_CheckInteger, 0, 
    7148             : /* 17011*/        OPC_MoveParent,
    7149             : /* 17012*/        OPC_MoveChild, 8,
    7150             : /* 17014*/        OPC_RecordNode, // #6 = $cachepolicy
    7151             : /* 17015*/        OPC_MoveParent,
    7152             : /* 17016*/        OPC_CheckType, MVT::i32,
    7153             : /* 17018*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    7154             : /* 17020*/        OPC_EmitMergeInputChains1_0,
    7155             : /* 17021*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    7156             : /* 17024*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    7157             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    7158             : /* 17032*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    7159             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    7160             : /* 17038*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    7161             : /* 17041*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7162             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    7163             : /* 17050*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    7164             : /* 17053*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7165             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    7166             : /* 17062*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    7167             : /* 17065*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7168             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    7169             : /* 17074*/        OPC_EmitInteger, MVT::i16, 1, 
    7170             : /* 17077*/        OPC_EmitInteger, MVT::i1, 1, 
    7171             : /* 17080*/        OPC_EmitInteger, MVT::i1, 1, 
    7172             : /* 17083*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    7173             : /* 17086*/        OPC_EmitInteger, MVT::i1, 0, 
    7174             : /* 17089*/        OPC_EmitInteger, MVT::i1, 0, 
    7175             : /* 17092*/        OPC_EmitInteger, MVT::i1, 0, 
    7176             : /* 17095*/        OPC_EmitInteger, MVT::i1, 1, 
    7177             : /* 17098*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_AND_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    7178             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    7179             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 445:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$slice, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    7180             :                   // Dst: (IMAGE_ATOMIC_AND_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$slice, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 1:{ *:[i1] })
    7181             : /* 17115*/      /*Scope*/ 123, /*->17239*/
    7182             : /* 17116*/        OPC_CheckChild1Integer, 63|128,3/*447*/, 
    7183             : /* 17119*/        OPC_RecordChild2, // #1 = $vdata
    7184             : /* 17120*/        OPC_CheckChild2Type, MVT::i32,
    7185             : /* 17122*/        OPC_RecordChild3, // #2 = $s
    7186             : /* 17123*/        OPC_CheckChild3Type, MVT::i32,
    7187             : /* 17125*/        OPC_RecordChild4, // #3 = $t
    7188             : /* 17126*/        OPC_CheckChild4Type, MVT::i32,
    7189             : /* 17128*/        OPC_RecordChild5, // #4 = $fragid
    7190             : /* 17129*/        OPC_CheckChild5Type, MVT::i32,
    7191             : /* 17131*/        OPC_RecordChild6, // #5 = $rsrc
    7192             : /* 17132*/        OPC_MoveChild7,
    7193             : /* 17133*/        OPC_CheckInteger, 0, 
    7194             : /* 17135*/        OPC_MoveParent,
    7195             : /* 17136*/        OPC_MoveChild, 8,
    7196             : /* 17138*/        OPC_RecordNode, // #6 = $cachepolicy
    7197             : /* 17139*/        OPC_MoveParent,
    7198             : /* 17140*/        OPC_CheckType, MVT::i32,
    7199             : /* 17142*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    7200             : /* 17144*/        OPC_EmitMergeInputChains1_0,
    7201             : /* 17145*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    7202             : /* 17148*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    7203             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    7204             : /* 17156*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    7205             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    7206             : /* 17162*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    7207             : /* 17165*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7208             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    7209             : /* 17174*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    7210             : /* 17177*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7211             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    7212             : /* 17186*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    7213             : /* 17189*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7214             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    7215             : /* 17198*/        OPC_EmitInteger, MVT::i16, 1, 
    7216             : /* 17201*/        OPC_EmitInteger, MVT::i1, 1, 
    7217             : /* 17204*/        OPC_EmitInteger, MVT::i1, 1, 
    7218             : /* 17207*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    7219             : /* 17210*/        OPC_EmitInteger, MVT::i1, 0, 
    7220             : /* 17213*/        OPC_EmitInteger, MVT::i1, 0, 
    7221             : /* 17216*/        OPC_EmitInteger, MVT::i1, 0, 
    7222             : /* 17219*/        OPC_EmitInteger, MVT::i1, 0, 
    7223             : /* 17222*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_AND_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    7224             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    7225             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 447:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$fragid, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    7226             :                   // Dst: (IMAGE_ATOMIC_AND_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$fragid, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    7227             : /* 17239*/      /*Scope*/ 123, /*->17363*/
    7228             : /* 17240*/        OPC_CheckChild1Integer, 100|128,3/*484*/, 
    7229             : /* 17243*/        OPC_RecordChild2, // #1 = $vdata
    7230             : /* 17244*/        OPC_CheckChild2Type, MVT::i32,
    7231             : /* 17246*/        OPC_RecordChild3, // #2 = $s
    7232             : /* 17247*/        OPC_CheckChild3Type, MVT::i32,
    7233             : /* 17249*/        OPC_RecordChild4, // #3 = $t
    7234             : /* 17250*/        OPC_CheckChild4Type, MVT::i32,
    7235             : /* 17252*/        OPC_RecordChild5, // #4 = $r
    7236             : /* 17253*/        OPC_CheckChild5Type, MVT::i32,
    7237             : /* 17255*/        OPC_RecordChild6, // #5 = $rsrc
    7238             : /* 17256*/        OPC_MoveChild7,
    7239             : /* 17257*/        OPC_CheckInteger, 0, 
    7240             : /* 17259*/        OPC_MoveParent,
    7241             : /* 17260*/        OPC_MoveChild, 8,
    7242             : /* 17262*/        OPC_RecordNode, // #6 = $cachepolicy
    7243             : /* 17263*/        OPC_MoveParent,
    7244             : /* 17264*/        OPC_CheckType, MVT::i32,
    7245             : /* 17266*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    7246             : /* 17268*/        OPC_EmitMergeInputChains1_0,
    7247             : /* 17269*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    7248             : /* 17272*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    7249             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    7250             : /* 17280*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    7251             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    7252             : /* 17286*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    7253             : /* 17289*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7254             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    7255             : /* 17298*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    7256             : /* 17301*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7257             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    7258             : /* 17310*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    7259             : /* 17313*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7260             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    7261             : /* 17322*/        OPC_EmitInteger, MVT::i16, 1, 
    7262             : /* 17325*/        OPC_EmitInteger, MVT::i1, 1, 
    7263             : /* 17328*/        OPC_EmitInteger, MVT::i1, 1, 
    7264             : /* 17331*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    7265             : /* 17334*/        OPC_EmitInteger, MVT::i1, 0, 
    7266             : /* 17337*/        OPC_EmitInteger, MVT::i1, 0, 
    7267             : /* 17340*/        OPC_EmitInteger, MVT::i1, 0, 
    7268             : /* 17343*/        OPC_EmitInteger, MVT::i1, 0, 
    7269             : /* 17346*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_OR_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    7270             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    7271             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 484:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$r, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    7272             :                   // Dst: (IMAGE_ATOMIC_OR_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$r, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    7273             : /* 17363*/      /*Scope*/ 123, /*->17487*/
    7274             : /* 17364*/        OPC_CheckChild1Integer, 101|128,3/*485*/, 
    7275             : /* 17367*/        OPC_RecordChild2, // #1 = $vdata
    7276             : /* 17368*/        OPC_CheckChild2Type, MVT::i32,
    7277             : /* 17370*/        OPC_RecordChild3, // #2 = $s
    7278             : /* 17371*/        OPC_CheckChild3Type, MVT::i32,
    7279             : /* 17373*/        OPC_RecordChild4, // #3 = $t
    7280             : /* 17374*/        OPC_CheckChild4Type, MVT::i32,
    7281             : /* 17376*/        OPC_RecordChild5, // #4 = $face
    7282             : /* 17377*/        OPC_CheckChild5Type, MVT::i32,
    7283             : /* 17379*/        OPC_RecordChild6, // #5 = $rsrc
    7284             : /* 17380*/        OPC_MoveChild7,
    7285             : /* 17381*/        OPC_CheckInteger, 0, 
    7286             : /* 17383*/        OPC_MoveParent,
    7287             : /* 17384*/        OPC_MoveChild, 8,
    7288             : /* 17386*/        OPC_RecordNode, // #6 = $cachepolicy
    7289             : /* 17387*/        OPC_MoveParent,
    7290             : /* 17388*/        OPC_CheckType, MVT::i32,
    7291             : /* 17390*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    7292             : /* 17392*/        OPC_EmitMergeInputChains1_0,
    7293             : /* 17393*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    7294             : /* 17396*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    7295             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    7296             : /* 17404*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    7297             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    7298             : /* 17410*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    7299             : /* 17413*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7300             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    7301             : /* 17422*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    7302             : /* 17425*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7303             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    7304             : /* 17434*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    7305             : /* 17437*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7306             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    7307             : /* 17446*/        OPC_EmitInteger, MVT::i16, 1, 
    7308             : /* 17449*/        OPC_EmitInteger, MVT::i1, 1, 
    7309             : /* 17452*/        OPC_EmitInteger, MVT::i1, 1, 
    7310             : /* 17455*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    7311             : /* 17458*/        OPC_EmitInteger, MVT::i1, 0, 
    7312             : /* 17461*/        OPC_EmitInteger, MVT::i1, 0, 
    7313             : /* 17464*/        OPC_EmitInteger, MVT::i1, 0, 
    7314             : /* 17467*/        OPC_EmitInteger, MVT::i1, 1, 
    7315             : /* 17470*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_OR_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    7316             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    7317             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 485:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$face, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    7318             :                   // Dst: (IMAGE_ATOMIC_OR_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$face, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 1:{ *:[i1] })
    7319             : /* 17487*/      /*Scope*/ 123, /*->17611*/
    7320             : /* 17488*/        OPC_CheckChild1Integer, 97|128,3/*481*/, 
    7321             : /* 17491*/        OPC_RecordChild2, // #1 = $vdata
    7322             : /* 17492*/        OPC_CheckChild2Type, MVT::i32,
    7323             : /* 17494*/        OPC_RecordChild3, // #2 = $s
    7324             : /* 17495*/        OPC_CheckChild3Type, MVT::i32,
    7325             : /* 17497*/        OPC_RecordChild4, // #3 = $t
    7326             : /* 17498*/        OPC_CheckChild4Type, MVT::i32,
    7327             : /* 17500*/        OPC_RecordChild5, // #4 = $slice
    7328             : /* 17501*/        OPC_CheckChild5Type, MVT::i32,
    7329             : /* 17503*/        OPC_RecordChild6, // #5 = $rsrc
    7330             : /* 17504*/        OPC_MoveChild7,
    7331             : /* 17505*/        OPC_CheckInteger, 0, 
    7332             : /* 17507*/        OPC_MoveParent,
    7333             : /* 17508*/        OPC_MoveChild, 8,
    7334             : /* 17510*/        OPC_RecordNode, // #6 = $cachepolicy
    7335             : /* 17511*/        OPC_MoveParent,
    7336             : /* 17512*/        OPC_CheckType, MVT::i32,
    7337             : /* 17514*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    7338             : /* 17516*/        OPC_EmitMergeInputChains1_0,
    7339             : /* 17517*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    7340             : /* 17520*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    7341             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    7342             : /* 17528*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    7343             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    7344             : /* 17534*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    7345             : /* 17537*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7346             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    7347             : /* 17546*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    7348             : /* 17549*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7349             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    7350             : /* 17558*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    7351             : /* 17561*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7352             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    7353             : /* 17570*/        OPC_EmitInteger, MVT::i16, 1, 
    7354             : /* 17573*/        OPC_EmitInteger, MVT::i1, 1, 
    7355             : /* 17576*/        OPC_EmitInteger, MVT::i1, 1, 
    7356             : /* 17579*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    7357             : /* 17582*/        OPC_EmitInteger, MVT::i1, 0, 
    7358             : /* 17585*/        OPC_EmitInteger, MVT::i1, 0, 
    7359             : /* 17588*/        OPC_EmitInteger, MVT::i1, 0, 
    7360             : /* 17591*/        OPC_EmitInteger, MVT::i1, 1, 
    7361             : /* 17594*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_OR_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    7362             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    7363             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 481:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$slice, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    7364             :                   // Dst: (IMAGE_ATOMIC_OR_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$slice, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 1:{ *:[i1] })
    7365             : /* 17611*/      /*Scope*/ 123, /*->17735*/
    7366             : /* 17612*/        OPC_CheckChild1Integer, 99|128,3/*483*/, 
    7367             : /* 17615*/        OPC_RecordChild2, // #1 = $vdata
    7368             : /* 17616*/        OPC_CheckChild2Type, MVT::i32,
    7369             : /* 17618*/        OPC_RecordChild3, // #2 = $s
    7370             : /* 17619*/        OPC_CheckChild3Type, MVT::i32,
    7371             : /* 17621*/        OPC_RecordChild4, // #3 = $t
    7372             : /* 17622*/        OPC_CheckChild4Type, MVT::i32,
    7373             : /* 17624*/        OPC_RecordChild5, // #4 = $fragid
    7374             : /* 17625*/        OPC_CheckChild5Type, MVT::i32,
    7375             : /* 17627*/        OPC_RecordChild6, // #5 = $rsrc
    7376             : /* 17628*/        OPC_MoveChild7,
    7377             : /* 17629*/        OPC_CheckInteger, 0, 
    7378             : /* 17631*/        OPC_MoveParent,
    7379             : /* 17632*/        OPC_MoveChild, 8,
    7380             : /* 17634*/        OPC_RecordNode, // #6 = $cachepolicy
    7381             : /* 17635*/        OPC_MoveParent,
    7382             : /* 17636*/        OPC_CheckType, MVT::i32,
    7383             : /* 17638*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    7384             : /* 17640*/        OPC_EmitMergeInputChains1_0,
    7385             : /* 17641*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    7386             : /* 17644*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    7387             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    7388             : /* 17652*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    7389             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    7390             : /* 17658*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    7391             : /* 17661*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7392             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    7393             : /* 17670*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    7394             : /* 17673*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7395             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    7396             : /* 17682*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    7397             : /* 17685*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7398             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    7399             : /* 17694*/        OPC_EmitInteger, MVT::i16, 1, 
    7400             : /* 17697*/        OPC_EmitInteger, MVT::i1, 1, 
    7401             : /* 17700*/        OPC_EmitInteger, MVT::i1, 1, 
    7402             : /* 17703*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    7403             : /* 17706*/        OPC_EmitInteger, MVT::i1, 0, 
    7404             : /* 17709*/        OPC_EmitInteger, MVT::i1, 0, 
    7405             : /* 17712*/        OPC_EmitInteger, MVT::i1, 0, 
    7406             : /* 17715*/        OPC_EmitInteger, MVT::i1, 0, 
    7407             : /* 17718*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_OR_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    7408             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    7409             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 483:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$fragid, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    7410             :                   // Dst: (IMAGE_ATOMIC_OR_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$fragid, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    7411             : /* 17735*/      /*Scope*/ 123, /*->17859*/
    7412             : /* 17736*/        OPC_CheckChild1Integer, 35|128,4/*547*/, 
    7413             : /* 17739*/        OPC_RecordChild2, // #1 = $vdata
    7414             : /* 17740*/        OPC_CheckChild2Type, MVT::i32,
    7415             : /* 17742*/        OPC_RecordChild3, // #2 = $s
    7416             : /* 17743*/        OPC_CheckChild3Type, MVT::i32,
    7417             : /* 17745*/        OPC_RecordChild4, // #3 = $t
    7418             : /* 17746*/        OPC_CheckChild4Type, MVT::i32,
    7419             : /* 17748*/        OPC_RecordChild5, // #4 = $r
    7420             : /* 17749*/        OPC_CheckChild5Type, MVT::i32,
    7421             : /* 17751*/        OPC_RecordChild6, // #5 = $rsrc
    7422             : /* 17752*/        OPC_MoveChild7,
    7423             : /* 17753*/        OPC_CheckInteger, 0, 
    7424             : /* 17755*/        OPC_MoveParent,
    7425             : /* 17756*/        OPC_MoveChild, 8,
    7426             : /* 17758*/        OPC_RecordNode, // #6 = $cachepolicy
    7427             : /* 17759*/        OPC_MoveParent,
    7428             : /* 17760*/        OPC_CheckType, MVT::i32,
    7429             : /* 17762*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    7430             : /* 17764*/        OPC_EmitMergeInputChains1_0,
    7431             : /* 17765*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    7432             : /* 17768*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    7433             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    7434             : /* 17776*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    7435             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    7436             : /* 17782*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    7437             : /* 17785*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7438             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    7439             : /* 17794*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    7440             : /* 17797*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7441             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    7442             : /* 17806*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    7443             : /* 17809*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7444             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    7445             : /* 17818*/        OPC_EmitInteger, MVT::i16, 1, 
    7446             : /* 17821*/        OPC_EmitInteger, MVT::i1, 1, 
    7447             : /* 17824*/        OPC_EmitInteger, MVT::i1, 1, 
    7448             : /* 17827*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    7449             : /* 17830*/        OPC_EmitInteger, MVT::i1, 0, 
    7450             : /* 17833*/        OPC_EmitInteger, MVT::i1, 0, 
    7451             : /* 17836*/        OPC_EmitInteger, MVT::i1, 0, 
    7452             : /* 17839*/        OPC_EmitInteger, MVT::i1, 0, 
    7453             : /* 17842*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_XOR_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    7454             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    7455             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 547:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$r, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    7456             :                   // Dst: (IMAGE_ATOMIC_XOR_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$r, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    7457             : /* 17859*/      /*Scope*/ 123, /*->17983*/
    7458             : /* 17860*/        OPC_CheckChild1Integer, 36|128,4/*548*/, 
    7459             : /* 17863*/        OPC_RecordChild2, // #1 = $vdata
    7460             : /* 17864*/        OPC_CheckChild2Type, MVT::i32,
    7461             : /* 17866*/        OPC_RecordChild3, // #2 = $s
    7462             : /* 17867*/        OPC_CheckChild3Type, MVT::i32,
    7463             : /* 17869*/        OPC_RecordChild4, // #3 = $t
    7464             : /* 17870*/        OPC_CheckChild4Type, MVT::i32,
    7465             : /* 17872*/        OPC_RecordChild5, // #4 = $face
    7466             : /* 17873*/        OPC_CheckChild5Type, MVT::i32,
    7467             : /* 17875*/        OPC_RecordChild6, // #5 = $rsrc
    7468             : /* 17876*/        OPC_MoveChild7,
    7469             : /* 17877*/        OPC_CheckInteger, 0, 
    7470             : /* 17879*/        OPC_MoveParent,
    7471             : /* 17880*/        OPC_MoveChild, 8,
    7472             : /* 17882*/        OPC_RecordNode, // #6 = $cachepolicy
    7473             : /* 17883*/        OPC_MoveParent,
    7474             : /* 17884*/        OPC_CheckType, MVT::i32,
    7475             : /* 17886*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    7476             : /* 17888*/        OPC_EmitMergeInputChains1_0,
    7477             : /* 17889*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    7478             : /* 17892*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    7479             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    7480             : /* 17900*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    7481             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    7482             : /* 17906*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    7483             : /* 17909*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7484             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    7485             : /* 17918*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    7486             : /* 17921*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7487             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    7488             : /* 17930*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    7489             : /* 17933*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7490             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    7491             : /* 17942*/        OPC_EmitInteger, MVT::i16, 1, 
    7492             : /* 17945*/        OPC_EmitInteger, MVT::i1, 1, 
    7493             : /* 17948*/        OPC_EmitInteger, MVT::i1, 1, 
    7494             : /* 17951*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    7495             : /* 17954*/        OPC_EmitInteger, MVT::i1, 0, 
    7496             : /* 17957*/        OPC_EmitInteger, MVT::i1, 0, 
    7497             : /* 17960*/        OPC_EmitInteger, MVT::i1, 0, 
    7498             : /* 17963*/        OPC_EmitInteger, MVT::i1, 1, 
    7499             : /* 17966*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_XOR_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    7500             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    7501             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 548:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$face, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    7502             :                   // Dst: (IMAGE_ATOMIC_XOR_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$face, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 1:{ *:[i1] })
    7503             : /* 17983*/      /*Scope*/ 123, /*->18107*/
    7504             : /* 17984*/        OPC_CheckChild1Integer, 32|128,4/*544*/, 
    7505             : /* 17987*/        OPC_RecordChild2, // #1 = $vdata
    7506             : /* 17988*/        OPC_CheckChild2Type, MVT::i32,
    7507             : /* 17990*/        OPC_RecordChild3, // #2 = $s
    7508             : /* 17991*/        OPC_CheckChild3Type, MVT::i32,
    7509             : /* 17993*/        OPC_RecordChild4, // #3 = $t
    7510             : /* 17994*/        OPC_CheckChild4Type, MVT::i32,
    7511             : /* 17996*/        OPC_RecordChild5, // #4 = $slice
    7512             : /* 17997*/        OPC_CheckChild5Type, MVT::i32,
    7513             : /* 17999*/        OPC_RecordChild6, // #5 = $rsrc
    7514             : /* 18000*/        OPC_MoveChild7,
    7515             : /* 18001*/        OPC_CheckInteger, 0, 
    7516             : /* 18003*/        OPC_MoveParent,
    7517             : /* 18004*/        OPC_MoveChild, 8,
    7518             : /* 18006*/        OPC_RecordNode, // #6 = $cachepolicy
    7519             : /* 18007*/        OPC_MoveParent,
    7520             : /* 18008*/        OPC_CheckType, MVT::i32,
    7521             : /* 18010*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    7522             : /* 18012*/        OPC_EmitMergeInputChains1_0,
    7523             : /* 18013*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    7524             : /* 18016*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    7525             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    7526             : /* 18024*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    7527             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    7528             : /* 18030*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    7529             : /* 18033*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7530             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    7531             : /* 18042*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    7532             : /* 18045*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7533             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    7534             : /* 18054*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    7535             : /* 18057*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7536             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    7537             : /* 18066*/        OPC_EmitInteger, MVT::i16, 1, 
    7538             : /* 18069*/        OPC_EmitInteger, MVT::i1, 1, 
    7539             : /* 18072*/        OPC_EmitInteger, MVT::i1, 1, 
    7540             : /* 18075*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    7541             : /* 18078*/        OPC_EmitInteger, MVT::i1, 0, 
    7542             : /* 18081*/        OPC_EmitInteger, MVT::i1, 0, 
    7543             : /* 18084*/        OPC_EmitInteger, MVT::i1, 0, 
    7544             : /* 18087*/        OPC_EmitInteger, MVT::i1, 1, 
    7545             : /* 18090*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_XOR_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    7546             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    7547             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 544:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$slice, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    7548             :                   // Dst: (IMAGE_ATOMIC_XOR_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$slice, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 1:{ *:[i1] })
    7549             : /* 18107*/      /*Scope*/ 123, /*->18231*/
    7550             : /* 18108*/        OPC_CheckChild1Integer, 34|128,4/*546*/, 
    7551             : /* 18111*/        OPC_RecordChild2, // #1 = $vdata
    7552             : /* 18112*/        OPC_CheckChild2Type, MVT::i32,
    7553             : /* 18114*/        OPC_RecordChild3, // #2 = $s
    7554             : /* 18115*/        OPC_CheckChild3Type, MVT::i32,
    7555             : /* 18117*/        OPC_RecordChild4, // #3 = $t
    7556             : /* 18118*/        OPC_CheckChild4Type, MVT::i32,
    7557             : /* 18120*/        OPC_RecordChild5, // #4 = $fragid
    7558             : /* 18121*/        OPC_CheckChild5Type, MVT::i32,
    7559             : /* 18123*/        OPC_RecordChild6, // #5 = $rsrc
    7560             : /* 18124*/        OPC_MoveChild7,
    7561             : /* 18125*/        OPC_CheckInteger, 0, 
    7562             : /* 18127*/        OPC_MoveParent,
    7563             : /* 18128*/        OPC_MoveChild, 8,
    7564             : /* 18130*/        OPC_RecordNode, // #6 = $cachepolicy
    7565             : /* 18131*/        OPC_MoveParent,
    7566             : /* 18132*/        OPC_CheckType, MVT::i32,
    7567             : /* 18134*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    7568             : /* 18136*/        OPC_EmitMergeInputChains1_0,
    7569             : /* 18137*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    7570             : /* 18140*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    7571             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    7572             : /* 18148*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    7573             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    7574             : /* 18154*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    7575             : /* 18157*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7576             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    7577             : /* 18166*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    7578             : /* 18169*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7579             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    7580             : /* 18178*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    7581             : /* 18181*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7582             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    7583             : /* 18190*/        OPC_EmitInteger, MVT::i16, 1, 
    7584             : /* 18193*/        OPC_EmitInteger, MVT::i1, 1, 
    7585             : /* 18196*/        OPC_EmitInteger, MVT::i1, 1, 
    7586             : /* 18199*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    7587             : /* 18202*/        OPC_EmitInteger, MVT::i1, 0, 
    7588             : /* 18205*/        OPC_EmitInteger, MVT::i1, 0, 
    7589             : /* 18208*/        OPC_EmitInteger, MVT::i1, 0, 
    7590             : /* 18211*/        OPC_EmitInteger, MVT::i1, 0, 
    7591             : /* 18214*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_XOR_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    7592             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    7593             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 546:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$fragid, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    7594             :                   // Dst: (IMAGE_ATOMIC_XOR_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$fragid, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    7595             : /* 18231*/      /*Scope*/ 123, /*->18355*/
    7596             : /* 18232*/        OPC_CheckChild1Integer, 91|128,3/*475*/, 
    7597             : /* 18235*/        OPC_RecordChild2, // #1 = $vdata
    7598             : /* 18236*/        OPC_CheckChild2Type, MVT::i32,
    7599             : /* 18238*/        OPC_RecordChild3, // #2 = $s
    7600             : /* 18239*/        OPC_CheckChild3Type, MVT::i32,
    7601             : /* 18241*/        OPC_RecordChild4, // #3 = $t
    7602             : /* 18242*/        OPC_CheckChild4Type, MVT::i32,
    7603             : /* 18244*/        OPC_RecordChild5, // #4 = $r
    7604             : /* 18245*/        OPC_CheckChild5Type, MVT::i32,
    7605             : /* 18247*/        OPC_RecordChild6, // #5 = $rsrc
    7606             : /* 18248*/        OPC_MoveChild7,
    7607             : /* 18249*/        OPC_CheckInteger, 0, 
    7608             : /* 18251*/        OPC_MoveParent,
    7609             : /* 18252*/        OPC_MoveChild, 8,
    7610             : /* 18254*/        OPC_RecordNode, // #6 = $cachepolicy
    7611             : /* 18255*/        OPC_MoveParent,
    7612             : /* 18256*/        OPC_CheckType, MVT::i32,
    7613             : /* 18258*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    7614             : /* 18260*/        OPC_EmitMergeInputChains1_0,
    7615             : /* 18261*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    7616             : /* 18264*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    7617             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    7618             : /* 18272*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    7619             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    7620             : /* 18278*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    7621             : /* 18281*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7622             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    7623             : /* 18290*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    7624             : /* 18293*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7625             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    7626             : /* 18302*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    7627             : /* 18305*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7628             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    7629             : /* 18314*/        OPC_EmitInteger, MVT::i16, 1, 
    7630             : /* 18317*/        OPC_EmitInteger, MVT::i1, 1, 
    7631             : /* 18320*/        OPC_EmitInteger, MVT::i1, 1, 
    7632             : /* 18323*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    7633             : /* 18326*/        OPC_EmitInteger, MVT::i1, 0, 
    7634             : /* 18329*/        OPC_EmitInteger, MVT::i1, 0, 
    7635             : /* 18332*/        OPC_EmitInteger, MVT::i1, 0, 
    7636             : /* 18335*/        OPC_EmitInteger, MVT::i1, 0, 
    7637             : /* 18338*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_INC_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    7638             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    7639             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 475:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$r, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    7640             :                   // Dst: (IMAGE_ATOMIC_INC_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$r, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    7641             : /* 18355*/      /*Scope*/ 123, /*->18479*/
    7642             : /* 18356*/        OPC_CheckChild1Integer, 92|128,3/*476*/, 
    7643             : /* 18359*/        OPC_RecordChild2, // #1 = $vdata
    7644             : /* 18360*/        OPC_CheckChild2Type, MVT::i32,
    7645             : /* 18362*/        OPC_RecordChild3, // #2 = $s
    7646             : /* 18363*/        OPC_CheckChild3Type, MVT::i32,
    7647             : /* 18365*/        OPC_RecordChild4, // #3 = $t
    7648             : /* 18366*/        OPC_CheckChild4Type, MVT::i32,
    7649             : /* 18368*/        OPC_RecordChild5, // #4 = $face
    7650             : /* 18369*/        OPC_CheckChild5Type, MVT::i32,
    7651             : /* 18371*/        OPC_RecordChild6, // #5 = $rsrc
    7652             : /* 18372*/        OPC_MoveChild7,
    7653             : /* 18373*/        OPC_CheckInteger, 0, 
    7654             : /* 18375*/        OPC_MoveParent,
    7655             : /* 18376*/        OPC_MoveChild, 8,
    7656             : /* 18378*/        OPC_RecordNode, // #6 = $cachepolicy
    7657             : /* 18379*/        OPC_MoveParent,
    7658             : /* 18380*/        OPC_CheckType, MVT::i32,
    7659             : /* 18382*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    7660             : /* 18384*/        OPC_EmitMergeInputChains1_0,
    7661             : /* 18385*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    7662             : /* 18388*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    7663             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    7664             : /* 18396*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    7665             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    7666             : /* 18402*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    7667             : /* 18405*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7668             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    7669             : /* 18414*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    7670             : /* 18417*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7671             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    7672             : /* 18426*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    7673             : /* 18429*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7674             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    7675             : /* 18438*/        OPC_EmitInteger, MVT::i16, 1, 
    7676             : /* 18441*/        OPC_EmitInteger, MVT::i1, 1, 
    7677             : /* 18444*/        OPC_EmitInteger, MVT::i1, 1, 
    7678             : /* 18447*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    7679             : /* 18450*/        OPC_EmitInteger, MVT::i1, 0, 
    7680             : /* 18453*/        OPC_EmitInteger, MVT::i1, 0, 
    7681             : /* 18456*/        OPC_EmitInteger, MVT::i1, 0, 
    7682             : /* 18459*/        OPC_EmitInteger, MVT::i1, 1, 
    7683             : /* 18462*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_INC_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    7684             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    7685             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 476:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$face, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    7686             :                   // Dst: (IMAGE_ATOMIC_INC_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$face, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 1:{ *:[i1] })
    7687             : /* 18479*/      /*Scope*/ 123, /*->18603*/
    7688             : /* 18480*/        OPC_CheckChild1Integer, 88|128,3/*472*/, 
    7689             : /* 18483*/        OPC_RecordChild2, // #1 = $vdata
    7690             : /* 18484*/        OPC_CheckChild2Type, MVT::i32,
    7691             : /* 18486*/        OPC_RecordChild3, // #2 = $s
    7692             : /* 18487*/        OPC_CheckChild3Type, MVT::i32,
    7693             : /* 18489*/        OPC_RecordChild4, // #3 = $t
    7694             : /* 18490*/        OPC_CheckChild4Type, MVT::i32,
    7695             : /* 18492*/        OPC_RecordChild5, // #4 = $slice
    7696             : /* 18493*/        OPC_CheckChild5Type, MVT::i32,
    7697             : /* 18495*/        OPC_RecordChild6, // #5 = $rsrc
    7698             : /* 18496*/        OPC_MoveChild7,
    7699             : /* 18497*/        OPC_CheckInteger, 0, 
    7700             : /* 18499*/        OPC_MoveParent,
    7701             : /* 18500*/        OPC_MoveChild, 8,
    7702             : /* 18502*/        OPC_RecordNode, // #6 = $cachepolicy
    7703             : /* 18503*/        OPC_MoveParent,
    7704             : /* 18504*/        OPC_CheckType, MVT::i32,
    7705             : /* 18506*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    7706             : /* 18508*/        OPC_EmitMergeInputChains1_0,
    7707             : /* 18509*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    7708             : /* 18512*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    7709             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    7710             : /* 18520*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    7711             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    7712             : /* 18526*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    7713             : /* 18529*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7714             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    7715             : /* 18538*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    7716             : /* 18541*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7717             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    7718             : /* 18550*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    7719             : /* 18553*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7720             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    7721             : /* 18562*/        OPC_EmitInteger, MVT::i16, 1, 
    7722             : /* 18565*/        OPC_EmitInteger, MVT::i1, 1, 
    7723             : /* 18568*/        OPC_EmitInteger, MVT::i1, 1, 
    7724             : /* 18571*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    7725             : /* 18574*/        OPC_EmitInteger, MVT::i1, 0, 
    7726             : /* 18577*/        OPC_EmitInteger, MVT::i1, 0, 
    7727             : /* 18580*/        OPC_EmitInteger, MVT::i1, 0, 
    7728             : /* 18583*/        OPC_EmitInteger, MVT::i1, 1, 
    7729             : /* 18586*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_INC_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    7730             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    7731             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 472:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$slice, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    7732             :                   // Dst: (IMAGE_ATOMIC_INC_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$slice, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 1:{ *:[i1] })
    7733             : /* 18603*/      /*Scope*/ 123, /*->18727*/
    7734             : /* 18604*/        OPC_CheckChild1Integer, 90|128,3/*474*/, 
    7735             : /* 18607*/        OPC_RecordChild2, // #1 = $vdata
    7736             : /* 18608*/        OPC_CheckChild2Type, MVT::i32,
    7737             : /* 18610*/        OPC_RecordChild3, // #2 = $s
    7738             : /* 18611*/        OPC_CheckChild3Type, MVT::i32,
    7739             : /* 18613*/        OPC_RecordChild4, // #3 = $t
    7740             : /* 18614*/        OPC_CheckChild4Type, MVT::i32,
    7741             : /* 18616*/        OPC_RecordChild5, // #4 = $fragid
    7742             : /* 18617*/        OPC_CheckChild5Type, MVT::i32,
    7743             : /* 18619*/        OPC_RecordChild6, // #5 = $rsrc
    7744             : /* 18620*/        OPC_MoveChild7,
    7745             : /* 18621*/        OPC_CheckInteger, 0, 
    7746             : /* 18623*/        OPC_MoveParent,
    7747             : /* 18624*/        OPC_MoveChild, 8,
    7748             : /* 18626*/        OPC_RecordNode, // #6 = $cachepolicy
    7749             : /* 18627*/        OPC_MoveParent,
    7750             : /* 18628*/        OPC_CheckType, MVT::i32,
    7751             : /* 18630*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    7752             : /* 18632*/        OPC_EmitMergeInputChains1_0,
    7753             : /* 18633*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    7754             : /* 18636*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    7755             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    7756             : /* 18644*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    7757             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    7758             : /* 18650*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    7759             : /* 18653*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7760             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    7761             : /* 18662*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    7762             : /* 18665*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7763             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    7764             : /* 18674*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    7765             : /* 18677*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7766             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    7767             : /* 18686*/        OPC_EmitInteger, MVT::i16, 1, 
    7768             : /* 18689*/        OPC_EmitInteger, MVT::i1, 1, 
    7769             : /* 18692*/        OPC_EmitInteger, MVT::i1, 1, 
    7770             : /* 18695*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    7771             : /* 18698*/        OPC_EmitInteger, MVT::i1, 0, 
    7772             : /* 18701*/        OPC_EmitInteger, MVT::i1, 0, 
    7773             : /* 18704*/        OPC_EmitInteger, MVT::i1, 0, 
    7774             : /* 18707*/        OPC_EmitInteger, MVT::i1, 0, 
    7775             : /* 18710*/        OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::IMAGE_ATOMIC_INC_V1_V4), 0|OPFL_Chain|OPFL_MemRefs,
    7776             :                       MVT::i32, 11/*#Ops*/, 8, 15, 5, 16, 17, 18, 19, 20, 21, 22, 23, 
    7777             :                   // Src: (intrinsic_w_chain:{ *:[i32] } 474:{ *:[iPTR] }, i32:{ *:[i32] }:$vdata, i32:{ *:[i32] }:$s, i32:{ *:[i32] }:$t, i32:{ *:[i32] }:$fragid, v8i32:{ *:[v8i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$cachepolicy) - Complexity = 13
    7778             :                   // Dst: (IMAGE_ATOMIC_INC_V1_V4:{ *:[i32] } (COPY_TO_REGCLASS:{ *:[i16] } ?:{ *:[i32] }:$vdata, VGPR_32:{ *:[i32] }), (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (INSERT_SUBREG:{ *:[v4f32] } (IMPLICIT_DEF:{ *:[v4f32] }), ?:{ *:[i32] }:$s, sub0:{ *:[i32] }), ?:{ *:[i32] }:$t, sub1:{ *:[i32] }), ?:{ *:[i32] }:$fragid, sub2:{ *:[i32] }), ?:{ *:[v8i32] }:$rsrc, 1:{ *:[i16] }, 1:{ *:[i1] }, 1:{ *:[i1] }, (anonymous_4220:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
    7779             : /* 18727*/      /*Scope*/ 123, /*->18851*/
    7780             : /* 18728*/        OPC_CheckChild1Integer, 82|128,3/*466*/, 
    7781             : /* 18731*/        OPC_RecordChild2, // #1 = $vdata
    7782             : /* 18732*/        OPC_CheckChild2Type, MVT::i32,
    7783             : /* 18734*/        OPC_RecordChild3, // #2 = $s
    7784             : /* 18735*/        OPC_CheckChild3Type, MVT::i32,
    7785             : /* 18737*/        OPC_RecordChild4, // #3 = $t
    7786             : /* 18738*/        OPC_CheckChild4Type, MVT::i32,
    7787             : /* 18740*/        OPC_RecordChild5, // #4 = $r
    7788             : /* 18741*/        OPC_CheckChild5Type, MVT::i32,
    7789             : /* 18743*/        OPC_RecordChild6, // #5 = $rsrc
    7790             : /* 18744*/        OPC_MoveChild7,
    7791             : /* 18745*/        OPC_CheckInteger, 0, 
    7792             : /* 18747*/        OPC_MoveParent,
    7793             : /* 18748*/        OPC_MoveChild, 8,
    7794             : /* 18750*/        OPC_RecordNode, // #6 = $cachepolicy
    7795             : /* 18751*/        OPC_MoveParent,
    7796             : /* 18752*/        OPC_CheckType, MVT::i32,
    7797             : /* 18754*/        OPC_CheckPatternPredicate, 0, // (true) && (Subtarget->getGeneration() >= SISubtarget::SOUTHERN_ISLANDS)
    7798             : /* 18756*/        OPC_EmitMergeInputChains1_0,
    7799             : /* 18757*/        OPC_EmitInteger, MVT::i32, AMDGPU::VGPR_32RegClassID,
    7800             : /* 18760*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
    7801             :                       MVT::i16, 2/*#Ops*/, 1, 7,  // Results = #8
    7802             : /* 18768*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
    7803             :                       MVT::v4f32, 0/*#Ops*/,  // Results = #9
    7804             : /* 18774*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
    7805             : /* 18777*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7806             :                       MVT::v4f32, 3/*#Ops*/, 9, 2, 10,  // Results = #11
    7807             : /* 18786*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
    7808             : /* 18789*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7809             :                       MVT::v4f32, 3/*#Ops*/, 11, 3, 12,  // Results = #13
    7810             : /* 18798*/        OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
    7811             : /* 18801*/        OPC_EmitNode1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
    7812             :                       MVT::v4f32, 3/*#Ops*/, 13, 4, 14,  // Results = #15
    7813             : /* 18810*/        OPC_EmitInteger, MVT::i16, 1, 
    7814             : /* 18813*/        OPC_EmitInteger, MVT::i1, 1, 
    7815             : /* 18816*/        OPC_EmitInteger, MVT::i1, 1, 
    7816             : /* 18819*/        OPC_EmitNodeXForm, 2, 6, // anonymous_4220
    7817             : /* 18822*/        OPC_EmitInteger, MVT::i1, 0, 
    7818             : /* 18825*/        OPC_EmitInteger, MVT::i1, 0, 
    7819