Line data Source code
1 : /*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
2 : |* *|
3 : |* DAG Instruction Selector for the AMDGPU target *|
4 : |* *|
5 : |* Automatically generated file, do not edit! *|
6 : |* *|
7 : \*===----------------------------------------------------------------------===*/
8 :
9 : // *** NOTE: This file is #included into the middle of the target
10 : // *** instruction selector class. These functions are really methods.
11 :
12 : // If GET_DAGISEL_DECL is #defined with any value, only function
13 : // declarations will be included when this file is included.
14 : // If GET_DAGISEL_BODY is #defined, its value should be the name of
15 : // the instruction selector class. Function bodies will be emitted
16 : // and each function's name will be qualified with the name of the
17 : // class.
18 : //
19 : // When neither of the GET_DAGISEL* macros is defined, the functions
20 : // are emitted inline.
21 :
22 : #if defined(GET_DAGISEL_DECL) && defined(GET_DAGISEL_BODY)
23 : #error GET_DAGISEL_DECL and GET_DAGISEL_BODY cannot be both defined, undef both for inline definitions
24 : #endif
25 :
26 : #ifdef GET_DAGISEL_BODY
27 : #define LOCAL_DAGISEL_STRINGIZE(X) LOCAL_DAGISEL_STRINGIZE_(X)
28 : #define LOCAL_DAGISEL_STRINGIZE_(X) #X
29 : static_assert(sizeof(LOCAL_DAGISEL_STRINGIZE(GET_DAGISEL_BODY)) > 1,
30 : "GET_DAGISEL_BODY is empty: it should be defined with the class name");
31 : #undef LOCAL_DAGISEL_STRINGIZE_
32 : #undef LOCAL_DAGISEL_STRINGIZE
33 : #endif
34 :
35 : #if !defined(GET_DAGISEL_DECL) && !defined(GET_DAGISEL_BODY)
36 : #define DAGISEL_INLINE 1
37 : #else
38 : #define DAGISEL_INLINE 0
39 : #endif
40 :
41 : #if !DAGISEL_INLINE
42 : #define DAGISEL_CLASS_COLONCOLON GET_DAGISEL_BODY ::
43 : #else
44 : #define DAGISEL_CLASS_COLONCOLON
45 : #endif
46 :
47 : #ifdef GET_DAGISEL_DECL
48 : void SelectCode(SDNode *N);
49 : #endif
50 : #if defined(GET_DAGISEL_BODY) || DAGISEL_INLINE
51 : void DAGISEL_CLASS_COLONCOLON SelectCode(SDNode *N)
52 : {
53 : // Some target values are emitted as 2 bytes, TARGET_VAL handles
54 : // this.
55 : #define TARGET_VAL(X) X & 255, unsigned(X) >> 8
56 : static const unsigned char MatcherTable[] = {
57 : /* 0*/ OPC_SwitchOpcode /*196 cases */, 84|128,70|128,3/*58196*/, TARGET_VAL(ISD::ADD),// ->58202
58 : /* 6*/ OPC_Scope, 123|128,63|128,3/*57339*/, /*->57349*/ // 10 children in Scope
59 : /* 10*/ OPC_MoveChild0,
60 : /* 11*/ OPC_SwitchOpcode /*4 cases */, 60|128,94|128,1/*28476*/, TARGET_VAL(ISD::ADD),// ->28493
61 : /* 17*/ OPC_Scope, 48|128,88|128,1/*27696*/, /*->27717*/ // 4 children in Scope
62 : /* 21*/ OPC_MoveChild0,
63 : /* 22*/ OPC_SwitchOpcode /*3 cases */, 95|128,113/*14559*/, TARGET_VAL(ISD::ADD),// ->14586
64 : /* 27*/ OPC_MoveChild0,
65 : /* 28*/ OPC_SwitchOpcode /*3 cases */, 30|128,61/*7838*/, TARGET_VAL(ISD::ADD),// ->7871
66 : /* 33*/ OPC_Scope, 14|128,12/*1550*/, /*->1586*/ // 5 children in Scope
67 : /* 36*/ OPC_MoveChild0,
68 : /* 37*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
69 : /* 40*/ OPC_MoveChild0,
70 : /* 41*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
71 : /* 44*/ OPC_MoveChild0,
72 : /* 45*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
73 : /* 48*/ OPC_MoveChild0,
74 : /* 49*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
75 : /* 52*/ OPC_Scope, 41|128,3/*425*/, /*->480*/ // 4 children in Scope
76 : /* 55*/ OPC_RecordChild0, // #0 = $src2
77 : /* 56*/ OPC_MoveChild1,
78 : /* 57*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
79 : /* 60*/ OPC_MoveChild0,
80 : /* 61*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
81 : /* 64*/ OPC_MoveChild0,
82 : /* 65*/ OPC_CheckOpcode, TARGET_VAL(ISD::SHL),
83 : /* 68*/ OPC_RecordChild0, // #1 = $src0
84 : /* 69*/ OPC_CheckChild1Integer, 28,
85 : /* 71*/ OPC_CheckChild1Type, MVT::i32,
86 : /* 73*/ OPC_MoveParent,
87 : /* 74*/ OPC_CheckChild1Integer, 28,
88 : /* 76*/ OPC_CheckChild1Type, MVT::i32,
89 : /* 78*/ OPC_MoveParent,
90 : /* 79*/ OPC_MoveChild1,
91 : /* 80*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
92 : /* 83*/ OPC_MoveChild0,
93 : /* 84*/ OPC_CheckOpcode, TARGET_VAL(ISD::SHL),
94 : /* 87*/ OPC_RecordChild0, // #2 = $src1
95 : /* 88*/ OPC_CheckChild1Integer, 28,
96 : /* 90*/ OPC_CheckChild1Type, MVT::i32,
97 : /* 92*/ OPC_MoveParent,
98 : /* 93*/ OPC_CheckChild1Integer, 28,
99 : /* 95*/ OPC_CheckChild1Type, MVT::i32,
100 : /* 97*/ OPC_MoveParent,
101 : /* 98*/ OPC_CheckPredicate, 0, // Predicate_NonACAMDGPUmul_i24_oneuse
102 : /* 100*/ OPC_MoveParent,
103 : /* 101*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
104 : /* 103*/ OPC_MoveParent,
105 : /* 104*/ OPC_MoveChild1,
106 : /* 105*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
107 : /* 108*/ OPC_MoveChild0,
108 : /* 109*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
109 : /* 112*/ OPC_MoveChild0,
110 : /* 113*/ OPC_CheckOpcode, TARGET_VAL(ISD::SHL),
111 : /* 116*/ OPC_CheckChild0Same, 1,
112 : /* 118*/ OPC_CheckChild1Integer, 24,
113 : /* 120*/ OPC_CheckChild1Type, MVT::i32,
114 : /* 122*/ OPC_MoveParent,
115 : /* 123*/ OPC_CheckChild1Integer, 28,
116 : /* 125*/ OPC_CheckChild1Type, MVT::i32,
117 : /* 127*/ OPC_MoveParent,
118 : /* 128*/ OPC_MoveChild1,
119 : /* 129*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
120 : /* 132*/ OPC_MoveChild0,
121 : /* 133*/ OPC_CheckOpcode, TARGET_VAL(ISD::SHL),
122 : /* 136*/ OPC_CheckChild0Same, 2,
123 : /* 138*/ OPC_CheckChild1Integer, 24,
124 : /* 140*/ OPC_CheckChild1Type, MVT::i32,
125 : /* 142*/ OPC_MoveParent,
126 : /* 143*/ OPC_CheckChild1Integer, 28,
127 : /* 145*/ OPC_CheckChild1Type, MVT::i32,
128 : /* 147*/ OPC_MoveParent,
129 : /* 148*/ OPC_CheckPredicate, 0, // Predicate_NonACAMDGPUmul_i24_oneuse
130 : /* 150*/ OPC_MoveParent,
131 : /* 151*/ OPC_CheckPredicate, 0, // Predicate_NonACAdd_oneuse
132 : /* 153*/ OPC_MoveParent,
133 : /* 154*/ OPC_MoveChild1,
134 : /* 155*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
135 : /* 158*/ OPC_MoveChild0,
136 : /* 159*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
137 : /* 162*/ OPC_MoveChild0,
138 : /* 163*/ OPC_CheckOpcode, TARGET_VAL(ISD::SHL),
139 : /* 166*/ OPC_CheckChild0Same, 1,
140 : /* 168*/ OPC_CheckChild1Integer, 20,
141 : /* 170*/ OPC_CheckChild1Type, MVT::i32,
142 : /* 172*/ OPC_MoveParent,
143 : /* 173*/ OPC_CheckChild1Integer, 28,
144 : /* 175*/ OPC_CheckChild1Type, MVT::i32,
145 : /* 177*/ OPC_MoveParent,
146 : /* 178*/ OPC_MoveChild1,
147 : /* 179*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
148 : /* 182*/ OPC_MoveChild0,
149 : /* 183*/ OPC_CheckOpcode, TARGET_VAL(ISD::SHL),
150 : /* 186*/ OPC_CheckChild0Same, 2,
151 : /* 188*/ OPC_CheckChild1Integer, 20,
152 : /* 190*/ OPC_CheckChild1Type, MVT::i32,
153 : /* 192*/ OPC_MoveParent,
154 : /* 193*/ OPC_CheckChild1Integer, 28,
155 : /* 195*/ OPC_CheckChild1Type, MVT::i32,
156 : /* 197*/ OPC_MoveParent,
157 : /* 198*/ OPC_CheckPredicate, 0, // Predicate_NonACAMDGPUmul_i24_oneuse
158 : /* 200*/ OPC_MoveParent,
159 : /* 201*/ OPC_CheckPredicate, 0, // Predicate_NonACAdd_oneuse
160 : /* 203*/ OPC_MoveParent,
161 : /* 204*/ OPC_MoveChild1,
162 : /* 205*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
163 : /* 208*/ OPC_MoveChild0,
164 : /* 209*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
165 : /* 212*/ OPC_MoveChild0,
166 : /* 213*/ OPC_CheckOpcode, TARGET_VAL(ISD::SHL),
167 : /* 216*/ OPC_CheckChild0Same, 1,
168 : /* 218*/ OPC_CheckChild1Integer, 16,
169 : /* 220*/ OPC_CheckChild1Type, MVT::i32,
170 : /* 222*/ OPC_MoveParent,
171 : /* 223*/ OPC_CheckChild1Integer, 28,
172 : /* 225*/ OPC_CheckChild1Type, MVT::i32,
173 : /* 227*/ OPC_MoveParent,
174 : /* 228*/ OPC_MoveChild1,
175 : /* 229*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
176 : /* 232*/ OPC_MoveChild0,
177 : /* 233*/ OPC_CheckOpcode, TARGET_VAL(ISD::SHL),
178 : /* 236*/ OPC_CheckChild0Same, 2,
179 : /* 238*/ OPC_CheckChild1Integer, 16,
180 : /* 240*/ OPC_CheckChild1Type, MVT::i32,
181 : /* 242*/ OPC_MoveParent,
182 : /* 243*/ OPC_CheckChild1Integer, 28,
183 : /* 245*/ OPC_CheckChild1Type, MVT::i32,
184 : /* 247*/ OPC_MoveParent,
185 : /* 248*/ OPC_CheckPredicate, 0, // Predicate_NonACAMDGPUmul_i24_oneuse
186 : /* 250*/ OPC_MoveParent,
187 : /* 251*/ OPC_CheckPredicate, 0, // Predicate_NonACAdd_oneuse
188 : /* 253*/ OPC_MoveParent,
189 : /* 254*/ OPC_MoveChild1,
190 : /* 255*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
191 : /* 258*/ OPC_MoveChild0,
192 : /* 259*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
193 : /* 262*/ OPC_MoveChild0,
194 : /* 263*/ OPC_CheckOpcode, TARGET_VAL(ISD::SHL),
195 : /* 266*/ OPC_CheckChild0Same, 1,
196 : /* 268*/ OPC_CheckChild1Integer, 12,
197 : /* 270*/ OPC_CheckChild1Type, MVT::i32,
198 : /* 272*/ OPC_MoveParent,
199 : /* 273*/ OPC_CheckChild1Integer, 28,
200 : /* 275*/ OPC_CheckChild1Type, MVT::i32,
201 : /* 277*/ OPC_MoveParent,
202 : /* 278*/ OPC_MoveChild1,
203 : /* 279*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
204 : /* 282*/ OPC_MoveChild0,
205 : /* 283*/ OPC_CheckOpcode, TARGET_VAL(ISD::SHL),
206 : /* 286*/ OPC_CheckChild0Same, 2,
207 : /* 288*/ OPC_CheckChild1Integer, 12,
208 : /* 290*/ OPC_CheckChild1Type, MVT::i32,
209 : /* 292*/ OPC_MoveParent,
210 : /* 293*/ OPC_CheckChild1Integer, 28,
211 : /* 295*/ OPC_CheckChild1Type, MVT::i32,
212 : /* 297*/ OPC_MoveParent,
213 : /* 298*/ OPC_CheckPredicate, 0, // Predicate_NonACAMDGPUmul_i24_oneuse
214 : /* 300*/ OPC_MoveParent,
215 : /* 301*/ OPC_CheckPredicate, 0, // Predicate_NonACAdd_oneuse
216 : /* 303*/ OPC_MoveParent,
217 : /* 304*/ OPC_MoveChild1,
218 : /* 305*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
219 : /* 308*/ OPC_MoveChild0,
220 : /* 309*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
221 : /* 312*/ OPC_MoveChild0,
222 : /* 313*/ OPC_CheckOpcode, TARGET_VAL(ISD::SHL),
223 : /* 316*/ OPC_CheckChild0Same, 1,
224 : /* 318*/ OPC_CheckChild1Integer, 8,
225 : /* 320*/ OPC_CheckChild1Type, MVT::i32,
226 : /* 322*/ OPC_MoveParent,
227 : /* 323*/ OPC_CheckChild1Integer, 28,
228 : /* 325*/ OPC_CheckChild1Type, MVT::i32,
229 : /* 327*/ OPC_MoveParent,
230 : /* 328*/ OPC_MoveChild1,
231 : /* 329*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
232 : /* 332*/ OPC_MoveChild0,
233 : /* 333*/ OPC_CheckOpcode, TARGET_VAL(ISD::SHL),
234 : /* 336*/ OPC_CheckChild0Same, 2,
235 : /* 338*/ OPC_CheckChild1Integer, 8,
236 : /* 340*/ OPC_CheckChild1Type, MVT::i32,
237 : /* 342*/ OPC_MoveParent,
238 : /* 343*/ OPC_CheckChild1Integer, 28,
239 : /* 345*/ OPC_CheckChild1Type, MVT::i32,
240 : /* 347*/ OPC_MoveParent,
241 : /* 348*/ OPC_CheckPredicate, 0, // Predicate_NonACAMDGPUmul_i24_oneuse
242 : /* 350*/ OPC_MoveParent,
243 : /* 351*/ OPC_CheckPredicate, 0, // Predicate_NonACAdd_oneuse
244 : /* 353*/ OPC_MoveParent,
245 : /* 354*/ OPC_MoveChild1,
246 : /* 355*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
247 : /* 358*/ OPC_MoveChild0,
248 : /* 359*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
249 : /* 362*/ OPC_MoveChild0,
250 : /* 363*/ OPC_CheckOpcode, TARGET_VAL(ISD::SHL),
251 : /* 366*/ OPC_CheckChild0Same, 1,
252 : /* 368*/ OPC_CheckChild1Integer, 4,
253 : /* 370*/ OPC_CheckChild1Type, MVT::i32,
254 : /* 372*/ OPC_MoveParent,
255 : /* 373*/ OPC_CheckChild1Integer, 28,
256 : /* 375*/ OPC_CheckChild1Type, MVT::i32,
257 : /* 377*/ OPC_MoveParent,
258 : /* 378*/ OPC_MoveChild1,
259 : /* 379*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
260 : /* 382*/ OPC_MoveChild0,
261 : /* 383*/ OPC_CheckOpcode, TARGET_VAL(ISD::SHL),
262 : /* 386*/ OPC_CheckChild0Same, 2,
263 : /* 388*/ OPC_CheckChild1Integer, 4,
264 : /* 390*/ OPC_CheckChild1Type, MVT::i32,
265 : /* 392*/ OPC_MoveParent,
266 : /* 393*/ OPC_CheckChild1Integer, 28,
267 : /* 395*/ OPC_CheckChild1Type, MVT::i32,
268 : /* 397*/ OPC_MoveParent,
269 : /* 398*/ OPC_CheckPredicate, 0, // Predicate_NonACAMDGPUmul_i24_oneuse
270 : /* 400*/ OPC_MoveParent,
271 : /* 401*/ OPC_CheckPredicate, 0, // Predicate_NonACAdd_oneuse
272 : /* 403*/ OPC_MoveParent,
273 : /* 404*/ OPC_MoveChild1,
274 : /* 405*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
275 : /* 408*/ OPC_MoveChild0,
276 : /* 409*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
277 : /* 412*/ OPC_CheckChild0Same, 1,
278 : /* 414*/ OPC_CheckChild1Integer, 28,
279 : /* 416*/ OPC_CheckChild1Type, MVT::i32,
280 : /* 418*/ OPC_MoveParent,
281 : /* 419*/ OPC_MoveChild1,
282 : /* 420*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
283 : /* 423*/ OPC_CheckChild0Same, 2,
284 : /* 425*/ OPC_CheckChild1Integer, 28,
285 : /* 427*/ OPC_CheckChild1Type, MVT::i32,
286 : /* 429*/ OPC_MoveParent,
287 : /* 430*/ OPC_CheckPredicate, 0, // Predicate_NonACAMDGPUmul_i24_oneuse
288 : /* 432*/ OPC_MoveParent,
289 : /* 433*/ OPC_CheckPredicate, 0, // Predicate_NonACAdd_oneuse
290 : /* 435*/ OPC_CheckType, MVT::i32,
291 : /* 437*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
292 : /* 439*/ OPC_EmitInteger, MVT::i32, 8,
293 : /* 442*/ OPC_EmitInteger, MVT::i32, 8,
294 : /* 445*/ OPC_EmitInteger, MVT::i32, 8,
295 : /* 448*/ OPC_EmitInteger, MVT::i1, 0,
296 : /* 451*/ OPC_EmitInteger, MVT::i32, 0,
297 : /* 454*/ OPC_EmitInteger, MVT::i32, 0,
298 : /* 457*/ OPC_EmitInteger, MVT::i32, 0,
299 : /* 460*/ OPC_EmitInteger, MVT::i32, 0,
300 : /* 463*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT8_I32_I4), 0,
301 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 2, 5, 0, 6, 7, 8, 9, 10,
302 : // Src: (NonACAdd:{ *:[i32] } (NonACAdd:{ *:[i32] } (NonACAdd:{ *:[i32] } (NonACAdd:{ *:[i32] } (NonACAdd:{ *:[i32] } (NonACAdd:{ *:[i32] } (NonACAdd:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (NonACAMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } (shl:{ *:[i32] } i32:{ *:[i32] }:$src0, 28:{ *:[i32] }), 28:{ *:[i32] }), (sra:{ *:[i32] } (shl:{ *:[i32] } i32:{ *:[i32] }:$src1, 28:{ *:[i32] }), 28:{ *:[i32] }))<<P:Predicate_NonACAMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (NonACAMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } (shl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), 28:{ *:[i32] }), (sra:{ *:[i32] } (shl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), 28:{ *:[i32] }))<<P:Predicate_NonACAMDGPUmul_i24_oneuse>>)<<P:Predicate_NonACAdd_oneuse>>, (NonACAMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } (shl:{ *:[i32] } i32:{ *:[i32] }:$src0, 20:{ *:[i32] }), 28:{ *:[i32] }), (sra:{ *:[i32] } (shl:{ *:[i32] } i32:{ *:[i32] }:$src1, 20:{ *:[i32] }), 28:{ *:[i32] }))<<P:Predicate_NonACAMDGPUmul_i24_oneuse>>)<<P:Predicate_NonACAdd_oneuse>>, (NonACAMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } (shl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 28:{ *:[i32] }), (sra:{ *:[i32] } (shl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 28:{ *:[i32] }))<<P:Predicate_NonACAMDGPUmul_i24_oneuse>>)<<P:Predicate_NonACAdd_oneuse>>, (NonACAMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } (shl:{ *:[i32] } i32:{ *:[i32] }:$src0, 12:{ *:[i32] }), 28:{ *:[i32] }), (sra:{ *:[i32] } (shl:{ *:[i32] } i32:{ *:[i32] }:$src1, 12:{ *:[i32] }), 28:{ *:[i32] }))<<P:Predicate_NonACAMDGPUmul_i24_oneuse>>)<<P:Predicate_NonACAdd_oneuse>>, (NonACAMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } (shl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 28:{ *:[i32] }), (sra:{ *:[i32] } (shl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 28:{ *:[i32] }))<<P:Predicate_NonACAMDGPUmul_i24_oneuse>>)<<P:Predicate_NonACAdd_oneuse>>, (NonACAMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } (shl:{ *:[i32] } i32:{ *:[i32] }:$src0, 4:{ *:[i32] }), 28:{ *:[i32] }), (sra:{ *:[i32] } (shl:{ *:[i32] } i32:{ *:[i32] }:$src1, 4:{ *:[i32] }), 28:{ *:[i32] }))<<P:Predicate_NonACAMDGPUmul_i24_oneuse>>)<<P:Predicate_NonACAdd_oneuse>>, (NonACAMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 28:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 28:{ *:[i32] }))<<P:Predicate_NonACAMDGPUmul_i24_oneuse>>)<<P:Predicate_NonACAdd_oneuse>> - Complexity = 304
303 : // Dst: (V_DOT8_I32_I4:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
304 : /* 480*/ /*Scope*/ 41|128,3/*425*/, /*->907*/
305 : /* 482*/ OPC_MoveChild0,
306 : /* 483*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
307 : /* 486*/ OPC_MoveChild0,
308 : /* 487*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
309 : /* 490*/ OPC_MoveChild0,
310 : /* 491*/ OPC_CheckOpcode, TARGET_VAL(ISD::SHL),
311 : /* 494*/ OPC_RecordChild0, // #0 = $src0
312 : /* 495*/ OPC_CheckChild1Integer, 28,
313 : /* 497*/ OPC_CheckChild1Type, MVT::i32,
314 : /* 499*/ OPC_MoveParent,
315 : /* 500*/ OPC_CheckChild1Integer, 28,
316 : /* 502*/ OPC_CheckChild1Type, MVT::i32,
317 : /* 504*/ OPC_MoveParent,
318 : /* 505*/ OPC_MoveChild1,
319 : /* 506*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
320 : /* 509*/ OPC_MoveChild0,
321 : /* 510*/ OPC_CheckOpcode, TARGET_VAL(ISD::SHL),
322 : /* 513*/ OPC_RecordChild0, // #1 = $src1
323 : /* 514*/ OPC_CheckChild1Integer, 28,
324 : /* 516*/ OPC_CheckChild1Type, MVT::i32,
325 : /* 518*/ OPC_MoveParent,
326 : /* 519*/ OPC_CheckChild1Integer, 28,
327 : /* 521*/ OPC_CheckChild1Type, MVT::i32,
328 : /* 523*/ OPC_MoveParent,
329 : /* 524*/ OPC_CheckPredicate, 0, // Predicate_NonACAMDGPUmul_i24_oneuse
330 : /* 526*/ OPC_MoveParent,
331 : /* 527*/ OPC_RecordChild1, // #2 = $src2
332 : /* 528*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
333 : /* 530*/ OPC_MoveParent,
334 : /* 531*/ OPC_MoveChild1,
335 : /* 532*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
336 : /* 535*/ OPC_MoveChild0,
337 : /* 536*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
338 : /* 539*/ OPC_MoveChild0,
339 : /* 540*/ OPC_CheckOpcode, TARGET_VAL(ISD::SHL),
340 : /* 543*/ OPC_CheckChild0Same, 0,
341 : /* 545*/ OPC_CheckChild1Integer, 24,
342 : /* 547*/ OPC_CheckChild1Type, MVT::i32,
343 : /* 549*/ OPC_MoveParent,
344 : /* 550*/ OPC_CheckChild1Integer, 28,
345 : /* 552*/ OPC_CheckChild1Type, MVT::i32,
346 : /* 554*/ OPC_MoveParent,
347 : /* 555*/ OPC_MoveChild1,
348 : /* 556*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
349 : /* 559*/ OPC_MoveChild0,
350 : /* 560*/ OPC_CheckOpcode, TARGET_VAL(ISD::SHL),
351 : /* 563*/ OPC_CheckChild0Same, 1,
352 : /* 565*/ OPC_CheckChild1Integer, 24,
353 : /* 567*/ OPC_CheckChild1Type, MVT::i32,
354 : /* 569*/ OPC_MoveParent,
355 : /* 570*/ OPC_CheckChild1Integer, 28,
356 : /* 572*/ OPC_CheckChild1Type, MVT::i32,
357 : /* 574*/ OPC_MoveParent,
358 : /* 575*/ OPC_CheckPredicate, 0, // Predicate_NonACAMDGPUmul_i24_oneuse
359 : /* 577*/ OPC_MoveParent,
360 : /* 578*/ OPC_CheckPredicate, 0, // Predicate_NonACAdd_oneuse
361 : /* 580*/ OPC_MoveParent,
362 : /* 581*/ OPC_MoveChild1,
363 : /* 582*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
364 : /* 585*/ OPC_MoveChild0,
365 : /* 586*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
366 : /* 589*/ OPC_MoveChild0,
367 : /* 590*/ OPC_CheckOpcode, TARGET_VAL(ISD::SHL),
368 : /* 593*/ OPC_CheckChild0Same, 0,
369 : /* 595*/ OPC_CheckChild1Integer, 20,
370 : /* 597*/ OPC_CheckChild1Type, MVT::i32,
371 : /* 599*/ OPC_MoveParent,
372 : /* 600*/ OPC_CheckChild1Integer, 28,
373 : /* 602*/ OPC_CheckChild1Type, MVT::i32,
374 : /* 604*/ OPC_MoveParent,
375 : /* 605*/ OPC_MoveChild1,
376 : /* 606*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
377 : /* 609*/ OPC_MoveChild0,
378 : /* 610*/ OPC_CheckOpcode, TARGET_VAL(ISD::SHL),
379 : /* 613*/ OPC_CheckChild0Same, 1,
380 : /* 615*/ OPC_CheckChild1Integer, 20,
381 : /* 617*/ OPC_CheckChild1Type, MVT::i32,
382 : /* 619*/ OPC_MoveParent,
383 : /* 620*/ OPC_CheckChild1Integer, 28,
384 : /* 622*/ OPC_CheckChild1Type, MVT::i32,
385 : /* 624*/ OPC_MoveParent,
386 : /* 625*/ OPC_CheckPredicate, 0, // Predicate_NonACAMDGPUmul_i24_oneuse
387 : /* 627*/ OPC_MoveParent,
388 : /* 628*/ OPC_CheckPredicate, 0, // Predicate_NonACAdd_oneuse
389 : /* 630*/ OPC_MoveParent,
390 : /* 631*/ OPC_MoveChild1,
391 : /* 632*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
392 : /* 635*/ OPC_MoveChild0,
393 : /* 636*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
394 : /* 639*/ OPC_MoveChild0,
395 : /* 640*/ OPC_CheckOpcode, TARGET_VAL(ISD::SHL),
396 : /* 643*/ OPC_CheckChild0Same, 0,
397 : /* 645*/ OPC_CheckChild1Integer, 16,
398 : /* 647*/ OPC_CheckChild1Type, MVT::i32,
399 : /* 649*/ OPC_MoveParent,
400 : /* 650*/ OPC_CheckChild1Integer, 28,
401 : /* 652*/ OPC_CheckChild1Type, MVT::i32,
402 : /* 654*/ OPC_MoveParent,
403 : /* 655*/ OPC_MoveChild1,
404 : /* 656*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
405 : /* 659*/ OPC_MoveChild0,
406 : /* 660*/ OPC_CheckOpcode, TARGET_VAL(ISD::SHL),
407 : /* 663*/ OPC_CheckChild0Same, 1,
408 : /* 665*/ OPC_CheckChild1Integer, 16,
409 : /* 667*/ OPC_CheckChild1Type, MVT::i32,
410 : /* 669*/ OPC_MoveParent,
411 : /* 670*/ OPC_CheckChild1Integer, 28,
412 : /* 672*/ OPC_CheckChild1Type, MVT::i32,
413 : /* 674*/ OPC_MoveParent,
414 : /* 675*/ OPC_CheckPredicate, 0, // Predicate_NonACAMDGPUmul_i24_oneuse
415 : /* 677*/ OPC_MoveParent,
416 : /* 678*/ OPC_CheckPredicate, 0, // Predicate_NonACAdd_oneuse
417 : /* 680*/ OPC_MoveParent,
418 : /* 681*/ OPC_MoveChild1,
419 : /* 682*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
420 : /* 685*/ OPC_MoveChild0,
421 : /* 686*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
422 : /* 689*/ OPC_MoveChild0,
423 : /* 690*/ OPC_CheckOpcode, TARGET_VAL(ISD::SHL),
424 : /* 693*/ OPC_CheckChild0Same, 0,
425 : /* 695*/ OPC_CheckChild1Integer, 12,
426 : /* 697*/ OPC_CheckChild1Type, MVT::i32,
427 : /* 699*/ OPC_MoveParent,
428 : /* 700*/ OPC_CheckChild1Integer, 28,
429 : /* 702*/ OPC_CheckChild1Type, MVT::i32,
430 : /* 704*/ OPC_MoveParent,
431 : /* 705*/ OPC_MoveChild1,
432 : /* 706*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
433 : /* 709*/ OPC_MoveChild0,
434 : /* 710*/ OPC_CheckOpcode, TARGET_VAL(ISD::SHL),
435 : /* 713*/ OPC_CheckChild0Same, 1,
436 : /* 715*/ OPC_CheckChild1Integer, 12,
437 : /* 717*/ OPC_CheckChild1Type, MVT::i32,
438 : /* 719*/ OPC_MoveParent,
439 : /* 720*/ OPC_CheckChild1Integer, 28,
440 : /* 722*/ OPC_CheckChild1Type, MVT::i32,
441 : /* 724*/ OPC_MoveParent,
442 : /* 725*/ OPC_CheckPredicate, 0, // Predicate_NonACAMDGPUmul_i24_oneuse
443 : /* 727*/ OPC_MoveParent,
444 : /* 728*/ OPC_CheckPredicate, 0, // Predicate_NonACAdd_oneuse
445 : /* 730*/ OPC_MoveParent,
446 : /* 731*/ OPC_MoveChild1,
447 : /* 732*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
448 : /* 735*/ OPC_MoveChild0,
449 : /* 736*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
450 : /* 739*/ OPC_MoveChild0,
451 : /* 740*/ OPC_CheckOpcode, TARGET_VAL(ISD::SHL),
452 : /* 743*/ OPC_CheckChild0Same, 0,
453 : /* 745*/ OPC_CheckChild1Integer, 8,
454 : /* 747*/ OPC_CheckChild1Type, MVT::i32,
455 : /* 749*/ OPC_MoveParent,
456 : /* 750*/ OPC_CheckChild1Integer, 28,
457 : /* 752*/ OPC_CheckChild1Type, MVT::i32,
458 : /* 754*/ OPC_MoveParent,
459 : /* 755*/ OPC_MoveChild1,
460 : /* 756*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
461 : /* 759*/ OPC_MoveChild0,
462 : /* 760*/ OPC_CheckOpcode, TARGET_VAL(ISD::SHL),
463 : /* 763*/ OPC_CheckChild0Same, 1,
464 : /* 765*/ OPC_CheckChild1Integer, 8,
465 : /* 767*/ OPC_CheckChild1Type, MVT::i32,
466 : /* 769*/ OPC_MoveParent,
467 : /* 770*/ OPC_CheckChild1Integer, 28,
468 : /* 772*/ OPC_CheckChild1Type, MVT::i32,
469 : /* 774*/ OPC_MoveParent,
470 : /* 775*/ OPC_CheckPredicate, 0, // Predicate_NonACAMDGPUmul_i24_oneuse
471 : /* 777*/ OPC_MoveParent,
472 : /* 778*/ OPC_CheckPredicate, 0, // Predicate_NonACAdd_oneuse
473 : /* 780*/ OPC_MoveParent,
474 : /* 781*/ OPC_MoveChild1,
475 : /* 782*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
476 : /* 785*/ OPC_MoveChild0,
477 : /* 786*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
478 : /* 789*/ OPC_MoveChild0,
479 : /* 790*/ OPC_CheckOpcode, TARGET_VAL(ISD::SHL),
480 : /* 793*/ OPC_CheckChild0Same, 0,
481 : /* 795*/ OPC_CheckChild1Integer, 4,
482 : /* 797*/ OPC_CheckChild1Type, MVT::i32,
483 : /* 799*/ OPC_MoveParent,
484 : /* 800*/ OPC_CheckChild1Integer, 28,
485 : /* 802*/ OPC_CheckChild1Type, MVT::i32,
486 : /* 804*/ OPC_MoveParent,
487 : /* 805*/ OPC_MoveChild1,
488 : /* 806*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
489 : /* 809*/ OPC_MoveChild0,
490 : /* 810*/ OPC_CheckOpcode, TARGET_VAL(ISD::SHL),
491 : /* 813*/ OPC_CheckChild0Same, 1,
492 : /* 815*/ OPC_CheckChild1Integer, 4,
493 : /* 817*/ OPC_CheckChild1Type, MVT::i32,
494 : /* 819*/ OPC_MoveParent,
495 : /* 820*/ OPC_CheckChild1Integer, 28,
496 : /* 822*/ OPC_CheckChild1Type, MVT::i32,
497 : /* 824*/ OPC_MoveParent,
498 : /* 825*/ OPC_CheckPredicate, 0, // Predicate_NonACAMDGPUmul_i24_oneuse
499 : /* 827*/ OPC_MoveParent,
500 : /* 828*/ OPC_CheckPredicate, 0, // Predicate_NonACAdd_oneuse
501 : /* 830*/ OPC_MoveParent,
502 : /* 831*/ OPC_MoveChild1,
503 : /* 832*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
504 : /* 835*/ OPC_MoveChild0,
505 : /* 836*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
506 : /* 839*/ OPC_CheckChild0Same, 0,
507 : /* 841*/ OPC_CheckChild1Integer, 28,
508 : /* 843*/ OPC_CheckChild1Type, MVT::i32,
509 : /* 845*/ OPC_MoveParent,
510 : /* 846*/ OPC_MoveChild1,
511 : /* 847*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
512 : /* 850*/ OPC_CheckChild0Same, 1,
513 : /* 852*/ OPC_CheckChild1Integer, 28,
514 : /* 854*/ OPC_CheckChild1Type, MVT::i32,
515 : /* 856*/ OPC_MoveParent,
516 : /* 857*/ OPC_CheckPredicate, 0, // Predicate_NonACAMDGPUmul_i24_oneuse
517 : /* 859*/ OPC_MoveParent,
518 : /* 860*/ OPC_CheckPredicate, 0, // Predicate_NonACAdd_oneuse
519 : /* 862*/ OPC_CheckType, MVT::i32,
520 : /* 864*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
521 : /* 866*/ OPC_EmitInteger, MVT::i32, 8,
522 : /* 869*/ OPC_EmitInteger, MVT::i32, 8,
523 : /* 872*/ OPC_EmitInteger, MVT::i32, 8,
524 : /* 875*/ OPC_EmitInteger, MVT::i1, 0,
525 : /* 878*/ OPC_EmitInteger, MVT::i32, 0,
526 : /* 881*/ OPC_EmitInteger, MVT::i32, 0,
527 : /* 884*/ OPC_EmitInteger, MVT::i32, 0,
528 : /* 887*/ OPC_EmitInteger, MVT::i32, 0,
529 : /* 890*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT8_I32_I4), 0,
530 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
531 : // Src: (NonACAdd:{ *:[i32] } (NonACAdd:{ *:[i32] } (NonACAdd:{ *:[i32] } (NonACAdd:{ *:[i32] } (NonACAdd:{ *:[i32] } (NonACAdd:{ *:[i32] } (NonACAdd:{ *:[i32] } (add:{ *:[i32] } (NonACAMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } (shl:{ *:[i32] } i32:{ *:[i32] }:$src0, 28:{ *:[i32] }), 28:{ *:[i32] }), (sra:{ *:[i32] } (shl:{ *:[i32] } i32:{ *:[i32] }:$src1, 28:{ *:[i32] }), 28:{ *:[i32] }))<<P:Predicate_NonACAMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (NonACAMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } (shl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), 28:{ *:[i32] }), (sra:{ *:[i32] } (shl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), 28:{ *:[i32] }))<<P:Predicate_NonACAMDGPUmul_i24_oneuse>>)<<P:Predicate_NonACAdd_oneuse>>, (NonACAMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } (shl:{ *:[i32] } i32:{ *:[i32] }:$src0, 20:{ *:[i32] }), 28:{ *:[i32] }), (sra:{ *:[i32] } (shl:{ *:[i32] } i32:{ *:[i32] }:$src1, 20:{ *:[i32] }), 28:{ *:[i32] }))<<P:Predicate_NonACAMDGPUmul_i24_oneuse>>)<<P:Predicate_NonACAdd_oneuse>>, (NonACAMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } (shl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 28:{ *:[i32] }), (sra:{ *:[i32] } (shl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 28:{ *:[i32] }))<<P:Predicate_NonACAMDGPUmul_i24_oneuse>>)<<P:Predicate_NonACAdd_oneuse>>, (NonACAMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } (shl:{ *:[i32] } i32:{ *:[i32] }:$src0, 12:{ *:[i32] }), 28:{ *:[i32] }), (sra:{ *:[i32] } (shl:{ *:[i32] } i32:{ *:[i32] }:$src1, 12:{ *:[i32] }), 28:{ *:[i32] }))<<P:Predicate_NonACAMDGPUmul_i24_oneuse>>)<<P:Predicate_NonACAdd_oneuse>>, (NonACAMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } (shl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 28:{ *:[i32] }), (sra:{ *:[i32] } (shl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 28:{ *:[i32] }))<<P:Predicate_NonACAMDGPUmul_i24_oneuse>>)<<P:Predicate_NonACAdd_oneuse>>, (NonACAMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } (shl:{ *:[i32] } i32:{ *:[i32] }:$src0, 4:{ *:[i32] }), 28:{ *:[i32] }), (sra:{ *:[i32] } (shl:{ *:[i32] } i32:{ *:[i32] }:$src1, 4:{ *:[i32] }), 28:{ *:[i32] }))<<P:Predicate_NonACAMDGPUmul_i24_oneuse>>)<<P:Predicate_NonACAdd_oneuse>>, (NonACAMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 28:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 28:{ *:[i32] }))<<P:Predicate_NonACAMDGPUmul_i24_oneuse>>)<<P:Predicate_NonACAdd_oneuse>> - Complexity = 304
532 : // Dst: (V_DOT8_I32_I4:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
533 : /* 907*/ /*Scope*/ 81|128,2/*337*/, /*->1246*/
534 : /* 909*/ OPC_RecordChild0, // #0 = $src2
535 : /* 910*/ OPC_MoveChild1,
536 : /* 911*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
537 : /* 914*/ OPC_MoveChild0,
538 : /* 915*/ OPC_CheckAndImm, 15,
539 : /* 917*/ OPC_RecordChild0, // #1 = $src0
540 : /* 918*/ OPC_MoveParent,
541 : /* 919*/ OPC_MoveChild1,
542 : /* 920*/ OPC_CheckAndImm, 15,
543 : /* 922*/ OPC_RecordChild0, // #2 = $src1
544 : /* 923*/ OPC_MoveParent,
545 : /* 924*/ OPC_CheckPredicate, 0, // Predicate_NonACAMDGPUmul_u24_oneuse
546 : /* 926*/ OPC_MoveParent,
547 : /* 927*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
548 : /* 929*/ OPC_MoveParent,
549 : /* 930*/ OPC_MoveChild1,
550 : /* 931*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
551 : /* 934*/ OPC_MoveChild0,
552 : /* 935*/ OPC_CheckAndImm, 15,
553 : /* 937*/ OPC_MoveChild0,
554 : /* 938*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
555 : /* 941*/ OPC_CheckChild0Same, 1,
556 : /* 943*/ OPC_CheckChild1Integer, 4,
557 : /* 945*/ OPC_CheckChild1Type, MVT::i32,
558 : /* 947*/ OPC_MoveParent,
559 : /* 948*/ OPC_MoveParent,
560 : /* 949*/ OPC_MoveChild1,
561 : /* 950*/ OPC_CheckAndImm, 15,
562 : /* 952*/ OPC_MoveChild0,
563 : /* 953*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
564 : /* 956*/ OPC_CheckChild0Same, 2,
565 : /* 958*/ OPC_CheckChild1Integer, 4,
566 : /* 960*/ OPC_CheckChild1Type, MVT::i32,
567 : /* 962*/ OPC_MoveParent,
568 : /* 963*/ OPC_MoveParent,
569 : /* 964*/ OPC_CheckPredicate, 0, // Predicate_NonACAMDGPUmul_u24_oneuse
570 : /* 966*/ OPC_MoveParent,
571 : /* 967*/ OPC_CheckPredicate, 0, // Predicate_NonACAdd_oneuse
572 : /* 969*/ OPC_MoveParent,
573 : /* 970*/ OPC_MoveChild1,
574 : /* 971*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
575 : /* 974*/ OPC_MoveChild0,
576 : /* 975*/ OPC_CheckAndImm, 15,
577 : /* 977*/ OPC_MoveChild0,
578 : /* 978*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
579 : /* 981*/ OPC_CheckChild0Same, 1,
580 : /* 983*/ OPC_CheckChild1Integer, 8,
581 : /* 985*/ OPC_CheckChild1Type, MVT::i32,
582 : /* 987*/ OPC_MoveParent,
583 : /* 988*/ OPC_MoveParent,
584 : /* 989*/ OPC_MoveChild1,
585 : /* 990*/ OPC_CheckAndImm, 15,
586 : /* 992*/ OPC_MoveChild0,
587 : /* 993*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
588 : /* 996*/ OPC_CheckChild0Same, 2,
589 : /* 998*/ OPC_CheckChild1Integer, 8,
590 : /* 1000*/ OPC_CheckChild1Type, MVT::i32,
591 : /* 1002*/ OPC_MoveParent,
592 : /* 1003*/ OPC_MoveParent,
593 : /* 1004*/ OPC_CheckPredicate, 0, // Predicate_NonACAMDGPUmul_u24_oneuse
594 : /* 1006*/ OPC_MoveParent,
595 : /* 1007*/ OPC_CheckPredicate, 0, // Predicate_NonACAdd_oneuse
596 : /* 1009*/ OPC_MoveParent,
597 : /* 1010*/ OPC_MoveChild1,
598 : /* 1011*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
599 : /* 1014*/ OPC_MoveChild0,
600 : /* 1015*/ OPC_CheckAndImm, 15,
601 : /* 1017*/ OPC_MoveChild0,
602 : /* 1018*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
603 : /* 1021*/ OPC_CheckChild0Same, 1,
604 : /* 1023*/ OPC_CheckChild1Integer, 12,
605 : /* 1025*/ OPC_CheckChild1Type, MVT::i32,
606 : /* 1027*/ OPC_MoveParent,
607 : /* 1028*/ OPC_MoveParent,
608 : /* 1029*/ OPC_MoveChild1,
609 : /* 1030*/ OPC_CheckAndImm, 15,
610 : /* 1032*/ OPC_MoveChild0,
611 : /* 1033*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
612 : /* 1036*/ OPC_CheckChild0Same, 2,
613 : /* 1038*/ OPC_CheckChild1Integer, 12,
614 : /* 1040*/ OPC_CheckChild1Type, MVT::i32,
615 : /* 1042*/ OPC_MoveParent,
616 : /* 1043*/ OPC_MoveParent,
617 : /* 1044*/ OPC_CheckPredicate, 0, // Predicate_NonACAMDGPUmul_u24_oneuse
618 : /* 1046*/ OPC_MoveParent,
619 : /* 1047*/ OPC_CheckPredicate, 0, // Predicate_NonACAdd_oneuse
620 : /* 1049*/ OPC_MoveParent,
621 : /* 1050*/ OPC_MoveChild1,
622 : /* 1051*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
623 : /* 1054*/ OPC_MoveChild0,
624 : /* 1055*/ OPC_CheckAndImm, 15,
625 : /* 1057*/ OPC_MoveChild0,
626 : /* 1058*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
627 : /* 1061*/ OPC_CheckChild0Same, 1,
628 : /* 1063*/ OPC_CheckChild1Integer, 16,
629 : /* 1065*/ OPC_CheckChild1Type, MVT::i32,
630 : /* 1067*/ OPC_MoveParent,
631 : /* 1068*/ OPC_MoveParent,
632 : /* 1069*/ OPC_MoveChild1,
633 : /* 1070*/ OPC_CheckAndImm, 15,
634 : /* 1072*/ OPC_MoveChild0,
635 : /* 1073*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
636 : /* 1076*/ OPC_CheckChild0Same, 2,
637 : /* 1078*/ OPC_CheckChild1Integer, 16,
638 : /* 1080*/ OPC_CheckChild1Type, MVT::i32,
639 : /* 1082*/ OPC_MoveParent,
640 : /* 1083*/ OPC_MoveParent,
641 : /* 1084*/ OPC_CheckPredicate, 0, // Predicate_NonACAMDGPUmul_u24_oneuse
642 : /* 1086*/ OPC_MoveParent,
643 : /* 1087*/ OPC_CheckPredicate, 0, // Predicate_NonACAdd_oneuse
644 : /* 1089*/ OPC_MoveParent,
645 : /* 1090*/ OPC_MoveChild1,
646 : /* 1091*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
647 : /* 1094*/ OPC_MoveChild0,
648 : /* 1095*/ OPC_CheckAndImm, 15,
649 : /* 1097*/ OPC_MoveChild0,
650 : /* 1098*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
651 : /* 1101*/ OPC_CheckChild0Same, 1,
652 : /* 1103*/ OPC_CheckChild1Integer, 20,
653 : /* 1105*/ OPC_CheckChild1Type, MVT::i32,
654 : /* 1107*/ OPC_MoveParent,
655 : /* 1108*/ OPC_MoveParent,
656 : /* 1109*/ OPC_MoveChild1,
657 : /* 1110*/ OPC_CheckAndImm, 15,
658 : /* 1112*/ OPC_MoveChild0,
659 : /* 1113*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
660 : /* 1116*/ OPC_CheckChild0Same, 2,
661 : /* 1118*/ OPC_CheckChild1Integer, 20,
662 : /* 1120*/ OPC_CheckChild1Type, MVT::i32,
663 : /* 1122*/ OPC_MoveParent,
664 : /* 1123*/ OPC_MoveParent,
665 : /* 1124*/ OPC_CheckPredicate, 0, // Predicate_NonACAMDGPUmul_u24_oneuse
666 : /* 1126*/ OPC_MoveParent,
667 : /* 1127*/ OPC_CheckPredicate, 0, // Predicate_NonACAdd_oneuse
668 : /* 1129*/ OPC_MoveParent,
669 : /* 1130*/ OPC_MoveChild1,
670 : /* 1131*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
671 : /* 1134*/ OPC_MoveChild0,
672 : /* 1135*/ OPC_CheckAndImm, 15,
673 : /* 1137*/ OPC_MoveChild0,
674 : /* 1138*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
675 : /* 1141*/ OPC_CheckChild0Same, 1,
676 : /* 1143*/ OPC_CheckChild1Integer, 24,
677 : /* 1145*/ OPC_CheckChild1Type, MVT::i32,
678 : /* 1147*/ OPC_MoveParent,
679 : /* 1148*/ OPC_MoveParent,
680 : /* 1149*/ OPC_MoveChild1,
681 : /* 1150*/ OPC_CheckAndImm, 15,
682 : /* 1152*/ OPC_MoveChild0,
683 : /* 1153*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
684 : /* 1156*/ OPC_CheckChild0Same, 2,
685 : /* 1158*/ OPC_CheckChild1Integer, 24,
686 : /* 1160*/ OPC_CheckChild1Type, MVT::i32,
687 : /* 1162*/ OPC_MoveParent,
688 : /* 1163*/ OPC_MoveParent,
689 : /* 1164*/ OPC_CheckPredicate, 0, // Predicate_NonACAMDGPUmul_u24_oneuse
690 : /* 1166*/ OPC_MoveParent,
691 : /* 1167*/ OPC_CheckPredicate, 0, // Predicate_NonACAdd_oneuse
692 : /* 1169*/ OPC_MoveParent,
693 : /* 1170*/ OPC_MoveChild1,
694 : /* 1171*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
695 : /* 1174*/ OPC_MoveChild0,
696 : /* 1175*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
697 : /* 1178*/ OPC_CheckChild0Same, 1,
698 : /* 1180*/ OPC_CheckChild1Integer, 28,
699 : /* 1182*/ OPC_CheckChild1Type, MVT::i32,
700 : /* 1184*/ OPC_MoveParent,
701 : /* 1185*/ OPC_MoveChild1,
702 : /* 1186*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
703 : /* 1189*/ OPC_CheckChild0Same, 2,
704 : /* 1191*/ OPC_CheckChild1Integer, 28,
705 : /* 1193*/ OPC_CheckChild1Type, MVT::i32,
706 : /* 1195*/ OPC_MoveParent,
707 : /* 1196*/ OPC_CheckPredicate, 0, // Predicate_NonACAMDGPUmul_u24_oneuse
708 : /* 1198*/ OPC_MoveParent,
709 : /* 1199*/ OPC_CheckPredicate, 0, // Predicate_NonACAdd_oneuse
710 : /* 1201*/ OPC_CheckType, MVT::i32,
711 : /* 1203*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
712 : /* 1205*/ OPC_EmitInteger, MVT::i32, 8,
713 : /* 1208*/ OPC_EmitInteger, MVT::i32, 8,
714 : /* 1211*/ OPC_EmitInteger, MVT::i32, 8,
715 : /* 1214*/ OPC_EmitInteger, MVT::i1, 0,
716 : /* 1217*/ OPC_EmitInteger, MVT::i32, 0,
717 : /* 1220*/ OPC_EmitInteger, MVT::i32, 0,
718 : /* 1223*/ OPC_EmitInteger, MVT::i32, 0,
719 : /* 1226*/ OPC_EmitInteger, MVT::i32, 0,
720 : /* 1229*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT8_U32_U4), 0,
721 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 2, 5, 0, 6, 7, 8, 9, 10,
722 : // Src: (NonACAdd:{ *:[i32] } (NonACAdd:{ *:[i32] } (NonACAdd:{ *:[i32] } (NonACAdd:{ *:[i32] } (NonACAdd:{ *:[i32] } (NonACAdd:{ *:[i32] } (NonACAdd:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (NonACAMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 15:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 15:{ *:[i32] }))<<P:Predicate_NonACAMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (NonACAMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 4:{ *:[i32] }), 15:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 4:{ *:[i32] }), 15:{ *:[i32] }))<<P:Predicate_NonACAMDGPUmul_u24_oneuse>>)<<P:Predicate_NonACAdd_oneuse>>, (NonACAMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 15:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 15:{ *:[i32] }))<<P:Predicate_NonACAMDGPUmul_u24_oneuse>>)<<P:Predicate_NonACAdd_oneuse>>, (NonACAMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 12:{ *:[i32] }), 15:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 12:{ *:[i32] }), 15:{ *:[i32] }))<<P:Predicate_NonACAMDGPUmul_u24_oneuse>>)<<P:Predicate_NonACAdd_oneuse>>, (NonACAMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 15:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 15:{ *:[i32] }))<<P:Predicate_NonACAMDGPUmul_u24_oneuse>>)<<P:Predicate_NonACAdd_oneuse>>, (NonACAMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 20:{ *:[i32] }), 15:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 20:{ *:[i32] }), 15:{ *:[i32] }))<<P:Predicate_NonACAMDGPUmul_u24_oneuse>>)<<P:Predicate_NonACAdd_oneuse>>, (NonACAMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), 15:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), 15:{ *:[i32] }))<<P:Predicate_NonACAMDGPUmul_u24_oneuse>>)<<P:Predicate_NonACAdd_oneuse>>, (NonACAMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 28:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 28:{ *:[i32] }))<<P:Predicate_NonACAMDGPUmul_u24_oneuse>>)<<P:Predicate_NonACAdd_oneuse>> - Complexity = 288
723 : // Dst: (V_DOT8_U32_U4:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
724 : /* 1246*/ /*Scope*/ 81|128,2/*337*/, /*->1585*/
725 : /* 1248*/ OPC_MoveChild0,
726 : /* 1249*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
727 : /* 1252*/ OPC_MoveChild0,
728 : /* 1253*/ OPC_CheckAndImm, 15,
729 : /* 1255*/ OPC_RecordChild0, // #0 = $src0
730 : /* 1256*/ OPC_MoveParent,
731 : /* 1257*/ OPC_MoveChild1,
732 : /* 1258*/ OPC_CheckAndImm, 15,
733 : /* 1260*/ OPC_RecordChild0, // #1 = $src1
734 : /* 1261*/ OPC_MoveParent,
735 : /* 1262*/ OPC_CheckPredicate, 0, // Predicate_NonACAMDGPUmul_u24_oneuse
736 : /* 1264*/ OPC_MoveParent,
737 : /* 1265*/ OPC_RecordChild1, // #2 = $src2
738 : /* 1266*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
739 : /* 1268*/ OPC_MoveParent,
740 : /* 1269*/ OPC_MoveChild1,
741 : /* 1270*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
742 : /* 1273*/ OPC_MoveChild0,
743 : /* 1274*/ OPC_CheckAndImm, 15,
744 : /* 1276*/ OPC_MoveChild0,
745 : /* 1277*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
746 : /* 1280*/ OPC_CheckChild0Same, 0,
747 : /* 1282*/ OPC_CheckChild1Integer, 4,
748 : /* 1284*/ OPC_CheckChild1Type, MVT::i32,
749 : /* 1286*/ OPC_MoveParent,
750 : /* 1287*/ OPC_MoveParent,
751 : /* 1288*/ OPC_MoveChild1,
752 : /* 1289*/ OPC_CheckAndImm, 15,
753 : /* 1291*/ OPC_MoveChild0,
754 : /* 1292*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
755 : /* 1295*/ OPC_CheckChild0Same, 1,
756 : /* 1297*/ OPC_CheckChild1Integer, 4,
757 : /* 1299*/ OPC_CheckChild1Type, MVT::i32,
758 : /* 1301*/ OPC_MoveParent,
759 : /* 1302*/ OPC_MoveParent,
760 : /* 1303*/ OPC_CheckPredicate, 0, // Predicate_NonACAMDGPUmul_u24_oneuse
761 : /* 1305*/ OPC_MoveParent,
762 : /* 1306*/ OPC_CheckPredicate, 0, // Predicate_NonACAdd_oneuse
763 : /* 1308*/ OPC_MoveParent,
764 : /* 1309*/ OPC_MoveChild1,
765 : /* 1310*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
766 : /* 1313*/ OPC_MoveChild0,
767 : /* 1314*/ OPC_CheckAndImm, 15,
768 : /* 1316*/ OPC_MoveChild0,
769 : /* 1317*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
770 : /* 1320*/ OPC_CheckChild0Same, 0,
771 : /* 1322*/ OPC_CheckChild1Integer, 8,
772 : /* 1324*/ OPC_CheckChild1Type, MVT::i32,
773 : /* 1326*/ OPC_MoveParent,
774 : /* 1327*/ OPC_MoveParent,
775 : /* 1328*/ OPC_MoveChild1,
776 : /* 1329*/ OPC_CheckAndImm, 15,
777 : /* 1331*/ OPC_MoveChild0,
778 : /* 1332*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
779 : /* 1335*/ OPC_CheckChild0Same, 1,
780 : /* 1337*/ OPC_CheckChild1Integer, 8,
781 : /* 1339*/ OPC_CheckChild1Type, MVT::i32,
782 : /* 1341*/ OPC_MoveParent,
783 : /* 1342*/ OPC_MoveParent,
784 : /* 1343*/ OPC_CheckPredicate, 0, // Predicate_NonACAMDGPUmul_u24_oneuse
785 : /* 1345*/ OPC_MoveParent,
786 : /* 1346*/ OPC_CheckPredicate, 0, // Predicate_NonACAdd_oneuse
787 : /* 1348*/ OPC_MoveParent,
788 : /* 1349*/ OPC_MoveChild1,
789 : /* 1350*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
790 : /* 1353*/ OPC_MoveChild0,
791 : /* 1354*/ OPC_CheckAndImm, 15,
792 : /* 1356*/ OPC_MoveChild0,
793 : /* 1357*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
794 : /* 1360*/ OPC_CheckChild0Same, 0,
795 : /* 1362*/ OPC_CheckChild1Integer, 12,
796 : /* 1364*/ OPC_CheckChild1Type, MVT::i32,
797 : /* 1366*/ OPC_MoveParent,
798 : /* 1367*/ OPC_MoveParent,
799 : /* 1368*/ OPC_MoveChild1,
800 : /* 1369*/ OPC_CheckAndImm, 15,
801 : /* 1371*/ OPC_MoveChild0,
802 : /* 1372*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
803 : /* 1375*/ OPC_CheckChild0Same, 1,
804 : /* 1377*/ OPC_CheckChild1Integer, 12,
805 : /* 1379*/ OPC_CheckChild1Type, MVT::i32,
806 : /* 1381*/ OPC_MoveParent,
807 : /* 1382*/ OPC_MoveParent,
808 : /* 1383*/ OPC_CheckPredicate, 0, // Predicate_NonACAMDGPUmul_u24_oneuse
809 : /* 1385*/ OPC_MoveParent,
810 : /* 1386*/ OPC_CheckPredicate, 0, // Predicate_NonACAdd_oneuse
811 : /* 1388*/ OPC_MoveParent,
812 : /* 1389*/ OPC_MoveChild1,
813 : /* 1390*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
814 : /* 1393*/ OPC_MoveChild0,
815 : /* 1394*/ OPC_CheckAndImm, 15,
816 : /* 1396*/ OPC_MoveChild0,
817 : /* 1397*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
818 : /* 1400*/ OPC_CheckChild0Same, 0,
819 : /* 1402*/ OPC_CheckChild1Integer, 16,
820 : /* 1404*/ OPC_CheckChild1Type, MVT::i32,
821 : /* 1406*/ OPC_MoveParent,
822 : /* 1407*/ OPC_MoveParent,
823 : /* 1408*/ OPC_MoveChild1,
824 : /* 1409*/ OPC_CheckAndImm, 15,
825 : /* 1411*/ OPC_MoveChild0,
826 : /* 1412*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
827 : /* 1415*/ OPC_CheckChild0Same, 1,
828 : /* 1417*/ OPC_CheckChild1Integer, 16,
829 : /* 1419*/ OPC_CheckChild1Type, MVT::i32,
830 : /* 1421*/ OPC_MoveParent,
831 : /* 1422*/ OPC_MoveParent,
832 : /* 1423*/ OPC_CheckPredicate, 0, // Predicate_NonACAMDGPUmul_u24_oneuse
833 : /* 1425*/ OPC_MoveParent,
834 : /* 1426*/ OPC_CheckPredicate, 0, // Predicate_NonACAdd_oneuse
835 : /* 1428*/ OPC_MoveParent,
836 : /* 1429*/ OPC_MoveChild1,
837 : /* 1430*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
838 : /* 1433*/ OPC_MoveChild0,
839 : /* 1434*/ OPC_CheckAndImm, 15,
840 : /* 1436*/ OPC_MoveChild0,
841 : /* 1437*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
842 : /* 1440*/ OPC_CheckChild0Same, 0,
843 : /* 1442*/ OPC_CheckChild1Integer, 20,
844 : /* 1444*/ OPC_CheckChild1Type, MVT::i32,
845 : /* 1446*/ OPC_MoveParent,
846 : /* 1447*/ OPC_MoveParent,
847 : /* 1448*/ OPC_MoveChild1,
848 : /* 1449*/ OPC_CheckAndImm, 15,
849 : /* 1451*/ OPC_MoveChild0,
850 : /* 1452*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
851 : /* 1455*/ OPC_CheckChild0Same, 1,
852 : /* 1457*/ OPC_CheckChild1Integer, 20,
853 : /* 1459*/ OPC_CheckChild1Type, MVT::i32,
854 : /* 1461*/ OPC_MoveParent,
855 : /* 1462*/ OPC_MoveParent,
856 : /* 1463*/ OPC_CheckPredicate, 0, // Predicate_NonACAMDGPUmul_u24_oneuse
857 : /* 1465*/ OPC_MoveParent,
858 : /* 1466*/ OPC_CheckPredicate, 0, // Predicate_NonACAdd_oneuse
859 : /* 1468*/ OPC_MoveParent,
860 : /* 1469*/ OPC_MoveChild1,
861 : /* 1470*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
862 : /* 1473*/ OPC_MoveChild0,
863 : /* 1474*/ OPC_CheckAndImm, 15,
864 : /* 1476*/ OPC_MoveChild0,
865 : /* 1477*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
866 : /* 1480*/ OPC_CheckChild0Same, 0,
867 : /* 1482*/ OPC_CheckChild1Integer, 24,
868 : /* 1484*/ OPC_CheckChild1Type, MVT::i32,
869 : /* 1486*/ OPC_MoveParent,
870 : /* 1487*/ OPC_MoveParent,
871 : /* 1488*/ OPC_MoveChild1,
872 : /* 1489*/ OPC_CheckAndImm, 15,
873 : /* 1491*/ OPC_MoveChild0,
874 : /* 1492*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
875 : /* 1495*/ OPC_CheckChild0Same, 1,
876 : /* 1497*/ OPC_CheckChild1Integer, 24,
877 : /* 1499*/ OPC_CheckChild1Type, MVT::i32,
878 : /* 1501*/ OPC_MoveParent,
879 : /* 1502*/ OPC_MoveParent,
880 : /* 1503*/ OPC_CheckPredicate, 0, // Predicate_NonACAMDGPUmul_u24_oneuse
881 : /* 1505*/ OPC_MoveParent,
882 : /* 1506*/ OPC_CheckPredicate, 0, // Predicate_NonACAdd_oneuse
883 : /* 1508*/ OPC_MoveParent,
884 : /* 1509*/ OPC_MoveChild1,
885 : /* 1510*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
886 : /* 1513*/ OPC_MoveChild0,
887 : /* 1514*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
888 : /* 1517*/ OPC_CheckChild0Same, 0,
889 : /* 1519*/ OPC_CheckChild1Integer, 28,
890 : /* 1521*/ OPC_CheckChild1Type, MVT::i32,
891 : /* 1523*/ OPC_MoveParent,
892 : /* 1524*/ OPC_MoveChild1,
893 : /* 1525*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
894 : /* 1528*/ OPC_CheckChild0Same, 1,
895 : /* 1530*/ OPC_CheckChild1Integer, 28,
896 : /* 1532*/ OPC_CheckChild1Type, MVT::i32,
897 : /* 1534*/ OPC_MoveParent,
898 : /* 1535*/ OPC_CheckPredicate, 0, // Predicate_NonACAMDGPUmul_u24_oneuse
899 : /* 1537*/ OPC_MoveParent,
900 : /* 1538*/ OPC_CheckPredicate, 0, // Predicate_NonACAdd_oneuse
901 : /* 1540*/ OPC_CheckType, MVT::i32,
902 : /* 1542*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
903 : /* 1544*/ OPC_EmitInteger, MVT::i32, 8,
904 : /* 1547*/ OPC_EmitInteger, MVT::i32, 8,
905 : /* 1550*/ OPC_EmitInteger, MVT::i32, 8,
906 : /* 1553*/ OPC_EmitInteger, MVT::i1, 0,
907 : /* 1556*/ OPC_EmitInteger, MVT::i32, 0,
908 : /* 1559*/ OPC_EmitInteger, MVT::i32, 0,
909 : /* 1562*/ OPC_EmitInteger, MVT::i32, 0,
910 : /* 1565*/ OPC_EmitInteger, MVT::i32, 0,
911 : /* 1568*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT8_U32_U4), 0,
912 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
913 : // Src: (NonACAdd:{ *:[i32] } (NonACAdd:{ *:[i32] } (NonACAdd:{ *:[i32] } (NonACAdd:{ *:[i32] } (NonACAdd:{ *:[i32] } (NonACAdd:{ *:[i32] } (NonACAdd:{ *:[i32] } (add:{ *:[i32] } (NonACAMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 15:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 15:{ *:[i32] }))<<P:Predicate_NonACAMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (NonACAMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 4:{ *:[i32] }), 15:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 4:{ *:[i32] }), 15:{ *:[i32] }))<<P:Predicate_NonACAMDGPUmul_u24_oneuse>>)<<P:Predicate_NonACAdd_oneuse>>, (NonACAMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 15:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 15:{ *:[i32] }))<<P:Predicate_NonACAMDGPUmul_u24_oneuse>>)<<P:Predicate_NonACAdd_oneuse>>, (NonACAMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 12:{ *:[i32] }), 15:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 12:{ *:[i32] }), 15:{ *:[i32] }))<<P:Predicate_NonACAMDGPUmul_u24_oneuse>>)<<P:Predicate_NonACAdd_oneuse>>, (NonACAMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 15:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 15:{ *:[i32] }))<<P:Predicate_NonACAMDGPUmul_u24_oneuse>>)<<P:Predicate_NonACAdd_oneuse>>, (NonACAMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 20:{ *:[i32] }), 15:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 20:{ *:[i32] }), 15:{ *:[i32] }))<<P:Predicate_NonACAMDGPUmul_u24_oneuse>>)<<P:Predicate_NonACAdd_oneuse>>, (NonACAMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), 15:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), 15:{ *:[i32] }))<<P:Predicate_NonACAMDGPUmul_u24_oneuse>>)<<P:Predicate_NonACAdd_oneuse>>, (NonACAMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 28:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 28:{ *:[i32] }))<<P:Predicate_NonACAMDGPUmul_u24_oneuse>>)<<P:Predicate_NonACAdd_oneuse>> - Complexity = 288
914 : // Dst: (V_DOT8_U32_U4:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
915 : /* 1585*/ 0, /*End of Scope*/
916 : /* 1586*/ /*Scope*/ 117|128,11/*1525*/, /*->3113*/
917 : /* 1588*/ OPC_RecordChild0, // #0 = $src2
918 : /* 1589*/ OPC_MoveChild1,
919 : /* 1590*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
920 : /* 1593*/ OPC_MoveChild0,
921 : /* 1594*/ OPC_CheckAndImm, 127|128,1/*255*/,
922 : /* 1597*/ OPC_RecordChild0, // #1 = $src0
923 : /* 1598*/ OPC_MoveParent,
924 : /* 1599*/ OPC_MoveChild1,
925 : /* 1600*/ OPC_CheckAndImm, 127|128,1/*255*/,
926 : /* 1603*/ OPC_RecordChild0, // #2 = $src1
927 : /* 1604*/ OPC_MoveParent,
928 : /* 1605*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
929 : /* 1607*/ OPC_MoveParent,
930 : /* 1608*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
931 : /* 1610*/ OPC_MoveParent,
932 : /* 1611*/ OPC_MoveChild1,
933 : /* 1612*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
934 : /* 1615*/ OPC_MoveChild0,
935 : /* 1616*/ OPC_CheckAndImm, 127|128,1/*255*/,
936 : /* 1619*/ OPC_MoveChild0,
937 : /* 1620*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
938 : /* 1623*/ OPC_Scope, 20|128,3/*404*/, /*->2030*/ // 3 children in Scope
939 : /* 1626*/ OPC_CheckChild0Same, 1,
940 : /* 1628*/ OPC_CheckChild1Integer, 8,
941 : /* 1630*/ OPC_CheckChild1Type, MVT::i32,
942 : /* 1632*/ OPC_MoveParent,
943 : /* 1633*/ OPC_MoveParent,
944 : /* 1634*/ OPC_MoveChild1,
945 : /* 1635*/ OPC_CheckAndImm, 127|128,1/*255*/,
946 : /* 1638*/ OPC_MoveChild0,
947 : /* 1639*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
948 : /* 1642*/ OPC_CheckChild0Same, 2,
949 : /* 1644*/ OPC_CheckChild1Integer, 8,
950 : /* 1646*/ OPC_CheckChild1Type, MVT::i32,
951 : /* 1648*/ OPC_MoveParent,
952 : /* 1649*/ OPC_MoveParent,
953 : /* 1650*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
954 : /* 1652*/ OPC_MoveParent,
955 : /* 1653*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
956 : /* 1655*/ OPC_MoveParent,
957 : /* 1656*/ OPC_MoveChild1,
958 : /* 1657*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
959 : /* 1660*/ OPC_MoveChild0,
960 : /* 1661*/ OPC_CheckAndImm, 127|128,1/*255*/,
961 : /* 1664*/ OPC_MoveChild0,
962 : /* 1665*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
963 : /* 1668*/ OPC_Scope, 50|128,1/*178*/, /*->1849*/ // 2 children in Scope
964 : /* 1671*/ OPC_CheckChild0Same, 1,
965 : /* 1673*/ OPC_CheckChild1Integer, 16,
966 : /* 1675*/ OPC_CheckChild1Type, MVT::i32,
967 : /* 1677*/ OPC_MoveParent,
968 : /* 1678*/ OPC_MoveParent,
969 : /* 1679*/ OPC_MoveChild1,
970 : /* 1680*/ OPC_CheckAndImm, 127|128,1/*255*/,
971 : /* 1683*/ OPC_MoveChild0,
972 : /* 1684*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
973 : /* 1687*/ OPC_CheckChild0Same, 2,
974 : /* 1689*/ OPC_CheckChild1Integer, 16,
975 : /* 1691*/ OPC_CheckChild1Type, MVT::i32,
976 : /* 1693*/ OPC_MoveParent,
977 : /* 1694*/ OPC_MoveParent,
978 : /* 1695*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
979 : /* 1697*/ OPC_MoveParent,
980 : /* 1698*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
981 : /* 1700*/ OPC_MoveParent,
982 : /* 1701*/ OPC_MoveChild1,
983 : /* 1702*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
984 : /* 1705*/ OPC_MoveChild0,
985 : /* 1706*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
986 : /* 1709*/ OPC_Scope, 68, /*->1779*/ // 2 children in Scope
987 : /* 1711*/ OPC_CheckChild0Same, 1,
988 : /* 1713*/ OPC_CheckChild1Integer, 24,
989 : /* 1715*/ OPC_CheckChild1Type, MVT::i32,
990 : /* 1717*/ OPC_MoveParent,
991 : /* 1718*/ OPC_MoveChild1,
992 : /* 1719*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
993 : /* 1722*/ OPC_CheckChild0Same, 2,
994 : /* 1724*/ OPC_CheckChild1Integer, 24,
995 : /* 1726*/ OPC_CheckChild1Type, MVT::i32,
996 : /* 1728*/ OPC_MoveParent,
997 : /* 1729*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
998 : /* 1731*/ OPC_MoveParent,
999 : /* 1732*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
1000 : /* 1734*/ OPC_CheckType, MVT::i32,
1001 : /* 1736*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
1002 : /* 1738*/ OPC_EmitInteger, MVT::i32, 8,
1003 : /* 1741*/ OPC_EmitInteger, MVT::i32, 8,
1004 : /* 1744*/ OPC_EmitInteger, MVT::i32, 8,
1005 : /* 1747*/ OPC_EmitInteger, MVT::i1, 0,
1006 : /* 1750*/ OPC_EmitInteger, MVT::i32, 0,
1007 : /* 1753*/ OPC_EmitInteger, MVT::i32, 0,
1008 : /* 1756*/ OPC_EmitInteger, MVT::i32, 0,
1009 : /* 1759*/ OPC_EmitInteger, MVT::i32, 0,
1010 : /* 1762*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
1011 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 2, 5, 0, 6, 7, 8, 9, 10,
1012 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
1013 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
1014 : /* 1779*/ /*Scope*/ 68, /*->1848*/
1015 : /* 1780*/ OPC_CheckChild0Same, 2,
1016 : /* 1782*/ OPC_CheckChild1Integer, 24,
1017 : /* 1784*/ OPC_CheckChild1Type, MVT::i32,
1018 : /* 1786*/ OPC_MoveParent,
1019 : /* 1787*/ OPC_MoveChild1,
1020 : /* 1788*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1021 : /* 1791*/ OPC_CheckChild0Same, 1,
1022 : /* 1793*/ OPC_CheckChild1Integer, 24,
1023 : /* 1795*/ OPC_CheckChild1Type, MVT::i32,
1024 : /* 1797*/ OPC_MoveParent,
1025 : /* 1798*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
1026 : /* 1800*/ OPC_MoveParent,
1027 : /* 1801*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
1028 : /* 1803*/ OPC_CheckType, MVT::i32,
1029 : /* 1805*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
1030 : /* 1807*/ OPC_EmitInteger, MVT::i32, 8,
1031 : /* 1810*/ OPC_EmitInteger, MVT::i32, 8,
1032 : /* 1813*/ OPC_EmitInteger, MVT::i32, 8,
1033 : /* 1816*/ OPC_EmitInteger, MVT::i1, 0,
1034 : /* 1819*/ OPC_EmitInteger, MVT::i32, 0,
1035 : /* 1822*/ OPC_EmitInteger, MVT::i32, 0,
1036 : /* 1825*/ OPC_EmitInteger, MVT::i32, 0,
1037 : /* 1828*/ OPC_EmitInteger, MVT::i32, 0,
1038 : /* 1831*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
1039 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 2, 5, 0, 6, 7, 8, 9, 10,
1040 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
1041 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
1042 : /* 1848*/ 0, /*End of Scope*/
1043 : /* 1849*/ /*Scope*/ 50|128,1/*178*/, /*->2029*/
1044 : /* 1851*/ OPC_CheckChild0Same, 2,
1045 : /* 1853*/ OPC_CheckChild1Integer, 16,
1046 : /* 1855*/ OPC_CheckChild1Type, MVT::i32,
1047 : /* 1857*/ OPC_MoveParent,
1048 : /* 1858*/ OPC_MoveParent,
1049 : /* 1859*/ OPC_MoveChild1,
1050 : /* 1860*/ OPC_CheckAndImm, 127|128,1/*255*/,
1051 : /* 1863*/ OPC_MoveChild0,
1052 : /* 1864*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1053 : /* 1867*/ OPC_CheckChild0Same, 1,
1054 : /* 1869*/ OPC_CheckChild1Integer, 16,
1055 : /* 1871*/ OPC_CheckChild1Type, MVT::i32,
1056 : /* 1873*/ OPC_MoveParent,
1057 : /* 1874*/ OPC_MoveParent,
1058 : /* 1875*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
1059 : /* 1877*/ OPC_MoveParent,
1060 : /* 1878*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
1061 : /* 1880*/ OPC_MoveParent,
1062 : /* 1881*/ OPC_MoveChild1,
1063 : /* 1882*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
1064 : /* 1885*/ OPC_MoveChild0,
1065 : /* 1886*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1066 : /* 1889*/ OPC_Scope, 68, /*->1959*/ // 2 children in Scope
1067 : /* 1891*/ OPC_CheckChild0Same, 1,
1068 : /* 1893*/ OPC_CheckChild1Integer, 24,
1069 : /* 1895*/ OPC_CheckChild1Type, MVT::i32,
1070 : /* 1897*/ OPC_MoveParent,
1071 : /* 1898*/ OPC_MoveChild1,
1072 : /* 1899*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1073 : /* 1902*/ OPC_CheckChild0Same, 2,
1074 : /* 1904*/ OPC_CheckChild1Integer, 24,
1075 : /* 1906*/ OPC_CheckChild1Type, MVT::i32,
1076 : /* 1908*/ OPC_MoveParent,
1077 : /* 1909*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
1078 : /* 1911*/ OPC_MoveParent,
1079 : /* 1912*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
1080 : /* 1914*/ OPC_CheckType, MVT::i32,
1081 : /* 1916*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
1082 : /* 1918*/ OPC_EmitInteger, MVT::i32, 8,
1083 : /* 1921*/ OPC_EmitInteger, MVT::i32, 8,
1084 : /* 1924*/ OPC_EmitInteger, MVT::i32, 8,
1085 : /* 1927*/ OPC_EmitInteger, MVT::i1, 0,
1086 : /* 1930*/ OPC_EmitInteger, MVT::i32, 0,
1087 : /* 1933*/ OPC_EmitInteger, MVT::i32, 0,
1088 : /* 1936*/ OPC_EmitInteger, MVT::i32, 0,
1089 : /* 1939*/ OPC_EmitInteger, MVT::i32, 0,
1090 : /* 1942*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
1091 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 2, 5, 0, 6, 7, 8, 9, 10,
1092 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
1093 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
1094 : /* 1959*/ /*Scope*/ 68, /*->2028*/
1095 : /* 1960*/ OPC_CheckChild0Same, 2,
1096 : /* 1962*/ OPC_CheckChild1Integer, 24,
1097 : /* 1964*/ OPC_CheckChild1Type, MVT::i32,
1098 : /* 1966*/ OPC_MoveParent,
1099 : /* 1967*/ OPC_MoveChild1,
1100 : /* 1968*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1101 : /* 1971*/ OPC_CheckChild0Same, 1,
1102 : /* 1973*/ OPC_CheckChild1Integer, 24,
1103 : /* 1975*/ OPC_CheckChild1Type, MVT::i32,
1104 : /* 1977*/ OPC_MoveParent,
1105 : /* 1978*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
1106 : /* 1980*/ OPC_MoveParent,
1107 : /* 1981*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
1108 : /* 1983*/ OPC_CheckType, MVT::i32,
1109 : /* 1985*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
1110 : /* 1987*/ OPC_EmitInteger, MVT::i32, 8,
1111 : /* 1990*/ OPC_EmitInteger, MVT::i32, 8,
1112 : /* 1993*/ OPC_EmitInteger, MVT::i32, 8,
1113 : /* 1996*/ OPC_EmitInteger, MVT::i1, 0,
1114 : /* 1999*/ OPC_EmitInteger, MVT::i32, 0,
1115 : /* 2002*/ OPC_EmitInteger, MVT::i32, 0,
1116 : /* 2005*/ OPC_EmitInteger, MVT::i32, 0,
1117 : /* 2008*/ OPC_EmitInteger, MVT::i32, 0,
1118 : /* 2011*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
1119 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 2, 5, 0, 6, 7, 8, 9, 10,
1120 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
1121 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
1122 : /* 2028*/ 0, /*End of Scope*/
1123 : /* 2029*/ 0, /*End of Scope*/
1124 : /* 2030*/ /*Scope*/ 34|128,5/*674*/, /*->2706*/
1125 : /* 2032*/ OPC_CheckChild0Same, 2,
1126 : /* 2034*/ OPC_CheckChild1Integer, 8,
1127 : /* 2036*/ OPC_CheckChild1Type, MVT::i32,
1128 : /* 2038*/ OPC_MoveParent,
1129 : /* 2039*/ OPC_MoveParent,
1130 : /* 2040*/ OPC_MoveChild1,
1131 : /* 2041*/ OPC_CheckAndImm, 127|128,1/*255*/,
1132 : /* 2044*/ OPC_MoveChild0,
1133 : /* 2045*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1134 : /* 2048*/ OPC_CheckChild0Same, 1,
1135 : /* 2050*/ OPC_CheckChild1Integer, 8,
1136 : /* 2052*/ OPC_CheckChild1Type, MVT::i32,
1137 : /* 2054*/ OPC_MoveParent,
1138 : /* 2055*/ OPC_MoveParent,
1139 : /* 2056*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
1140 : /* 2058*/ OPC_MoveParent,
1141 : /* 2059*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
1142 : /* 2061*/ OPC_MoveParent,
1143 : /* 2062*/ OPC_MoveChild1,
1144 : /* 2063*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
1145 : /* 2066*/ OPC_MoveChild0,
1146 : /* 2067*/ OPC_CheckAndImm, 127|128,1/*255*/,
1147 : /* 2070*/ OPC_MoveChild0,
1148 : /* 2071*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1149 : /* 2074*/ OPC_Scope, 50|128,1/*178*/, /*->2255*/ // 3 children in Scope
1150 : /* 2077*/ OPC_CheckChild0Same, 1,
1151 : /* 2079*/ OPC_CheckChild1Integer, 16,
1152 : /* 2081*/ OPC_CheckChild1Type, MVT::i32,
1153 : /* 2083*/ OPC_MoveParent,
1154 : /* 2084*/ OPC_MoveParent,
1155 : /* 2085*/ OPC_MoveChild1,
1156 : /* 2086*/ OPC_CheckAndImm, 127|128,1/*255*/,
1157 : /* 2089*/ OPC_MoveChild0,
1158 : /* 2090*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1159 : /* 2093*/ OPC_CheckChild0Same, 2,
1160 : /* 2095*/ OPC_CheckChild1Integer, 16,
1161 : /* 2097*/ OPC_CheckChild1Type, MVT::i32,
1162 : /* 2099*/ OPC_MoveParent,
1163 : /* 2100*/ OPC_MoveParent,
1164 : /* 2101*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
1165 : /* 2103*/ OPC_MoveParent,
1166 : /* 2104*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
1167 : /* 2106*/ OPC_MoveParent,
1168 : /* 2107*/ OPC_MoveChild1,
1169 : /* 2108*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
1170 : /* 2111*/ OPC_MoveChild0,
1171 : /* 2112*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1172 : /* 2115*/ OPC_Scope, 68, /*->2185*/ // 2 children in Scope
1173 : /* 2117*/ OPC_CheckChild0Same, 1,
1174 : /* 2119*/ OPC_CheckChild1Integer, 24,
1175 : /* 2121*/ OPC_CheckChild1Type, MVT::i32,
1176 : /* 2123*/ OPC_MoveParent,
1177 : /* 2124*/ OPC_MoveChild1,
1178 : /* 2125*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1179 : /* 2128*/ OPC_CheckChild0Same, 2,
1180 : /* 2130*/ OPC_CheckChild1Integer, 24,
1181 : /* 2132*/ OPC_CheckChild1Type, MVT::i32,
1182 : /* 2134*/ OPC_MoveParent,
1183 : /* 2135*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
1184 : /* 2137*/ OPC_MoveParent,
1185 : /* 2138*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
1186 : /* 2140*/ OPC_CheckType, MVT::i32,
1187 : /* 2142*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
1188 : /* 2144*/ OPC_EmitInteger, MVT::i32, 8,
1189 : /* 2147*/ OPC_EmitInteger, MVT::i32, 8,
1190 : /* 2150*/ OPC_EmitInteger, MVT::i32, 8,
1191 : /* 2153*/ OPC_EmitInteger, MVT::i1, 0,
1192 : /* 2156*/ OPC_EmitInteger, MVT::i32, 0,
1193 : /* 2159*/ OPC_EmitInteger, MVT::i32, 0,
1194 : /* 2162*/ OPC_EmitInteger, MVT::i32, 0,
1195 : /* 2165*/ OPC_EmitInteger, MVT::i32, 0,
1196 : /* 2168*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
1197 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 2, 5, 0, 6, 7, 8, 9, 10,
1198 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
1199 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
1200 : /* 2185*/ /*Scope*/ 68, /*->2254*/
1201 : /* 2186*/ OPC_CheckChild0Same, 2,
1202 : /* 2188*/ OPC_CheckChild1Integer, 24,
1203 : /* 2190*/ OPC_CheckChild1Type, MVT::i32,
1204 : /* 2192*/ OPC_MoveParent,
1205 : /* 2193*/ OPC_MoveChild1,
1206 : /* 2194*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1207 : /* 2197*/ OPC_CheckChild0Same, 1,
1208 : /* 2199*/ OPC_CheckChild1Integer, 24,
1209 : /* 2201*/ OPC_CheckChild1Type, MVT::i32,
1210 : /* 2203*/ OPC_MoveParent,
1211 : /* 2204*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
1212 : /* 2206*/ OPC_MoveParent,
1213 : /* 2207*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
1214 : /* 2209*/ OPC_CheckType, MVT::i32,
1215 : /* 2211*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
1216 : /* 2213*/ OPC_EmitInteger, MVT::i32, 8,
1217 : /* 2216*/ OPC_EmitInteger, MVT::i32, 8,
1218 : /* 2219*/ OPC_EmitInteger, MVT::i32, 8,
1219 : /* 2222*/ OPC_EmitInteger, MVT::i1, 0,
1220 : /* 2225*/ OPC_EmitInteger, MVT::i32, 0,
1221 : /* 2228*/ OPC_EmitInteger, MVT::i32, 0,
1222 : /* 2231*/ OPC_EmitInteger, MVT::i32, 0,
1223 : /* 2234*/ OPC_EmitInteger, MVT::i32, 0,
1224 : /* 2237*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
1225 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 2, 5, 0, 6, 7, 8, 9, 10,
1226 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
1227 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
1228 : /* 2254*/ 0, /*End of Scope*/
1229 : /* 2255*/ /*Scope*/ 12|128,2/*268*/, /*->2525*/
1230 : /* 2257*/ OPC_CheckChild0Same, 2,
1231 : /* 2259*/ OPC_CheckChild1Integer, 16,
1232 : /* 2261*/ OPC_CheckChild1Type, MVT::i32,
1233 : /* 2263*/ OPC_MoveParent,
1234 : /* 2264*/ OPC_MoveParent,
1235 : /* 2265*/ OPC_MoveChild1,
1236 : /* 2266*/ OPC_CheckAndImm, 127|128,1/*255*/,
1237 : /* 2269*/ OPC_MoveChild0,
1238 : /* 2270*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1239 : /* 2273*/ OPC_CheckChild0Same, 1,
1240 : /* 2275*/ OPC_CheckChild1Integer, 16,
1241 : /* 2277*/ OPC_CheckChild1Type, MVT::i32,
1242 : /* 2279*/ OPC_MoveParent,
1243 : /* 2280*/ OPC_MoveParent,
1244 : /* 2281*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
1245 : /* 2283*/ OPC_MoveParent,
1246 : /* 2284*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
1247 : /* 2286*/ OPC_MoveParent,
1248 : /* 2287*/ OPC_MoveChild1,
1249 : /* 2288*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
1250 : /* 2291*/ OPC_MoveChild0,
1251 : /* 2292*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1252 : /* 2295*/ OPC_Scope, 68, /*->2365*/ // 3 children in Scope
1253 : /* 2297*/ OPC_CheckChild0Same, 1,
1254 : /* 2299*/ OPC_CheckChild1Integer, 24,
1255 : /* 2301*/ OPC_CheckChild1Type, MVT::i32,
1256 : /* 2303*/ OPC_MoveParent,
1257 : /* 2304*/ OPC_MoveChild1,
1258 : /* 2305*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1259 : /* 2308*/ OPC_CheckChild0Same, 2,
1260 : /* 2310*/ OPC_CheckChild1Integer, 24,
1261 : /* 2312*/ OPC_CheckChild1Type, MVT::i32,
1262 : /* 2314*/ OPC_MoveParent,
1263 : /* 2315*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
1264 : /* 2317*/ OPC_MoveParent,
1265 : /* 2318*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
1266 : /* 2320*/ OPC_CheckType, MVT::i32,
1267 : /* 2322*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
1268 : /* 2324*/ OPC_EmitInteger, MVT::i32, 8,
1269 : /* 2327*/ OPC_EmitInteger, MVT::i32, 8,
1270 : /* 2330*/ OPC_EmitInteger, MVT::i32, 8,
1271 : /* 2333*/ OPC_EmitInteger, MVT::i1, 0,
1272 : /* 2336*/ OPC_EmitInteger, MVT::i32, 0,
1273 : /* 2339*/ OPC_EmitInteger, MVT::i32, 0,
1274 : /* 2342*/ OPC_EmitInteger, MVT::i32, 0,
1275 : /* 2345*/ OPC_EmitInteger, MVT::i32, 0,
1276 : /* 2348*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
1277 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 2, 5, 0, 6, 7, 8, 9, 10,
1278 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
1279 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
1280 : /* 2365*/ /*Scope*/ 89, /*->2455*/
1281 : /* 2366*/ OPC_CheckChild0Same, 2,
1282 : /* 2368*/ OPC_CheckChild1Integer, 24,
1283 : /* 2370*/ OPC_CheckChild1Type, MVT::i32,
1284 : /* 2372*/ OPC_MoveParent,
1285 : /* 2373*/ OPC_MoveChild1,
1286 : /* 2374*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1287 : /* 2377*/ OPC_CheckChild0Same, 1,
1288 : /* 2379*/ OPC_CheckChild1Integer, 24,
1289 : /* 2381*/ OPC_CheckChild1Type, MVT::i32,
1290 : /* 2383*/ OPC_MoveParent,
1291 : /* 2384*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
1292 : /* 2386*/ OPC_MoveParent,
1293 : /* 2387*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
1294 : /* 2389*/ OPC_CheckType, MVT::i32,
1295 : /* 2391*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
1296 : /* 2393*/ OPC_EmitInteger, MVT::i32, 8,
1297 : /* 2396*/ OPC_EmitInteger, MVT::i32, 8,
1298 : /* 2399*/ OPC_EmitInteger, MVT::i32, 8,
1299 : /* 2402*/ OPC_EmitInteger, MVT::i1, 0,
1300 : /* 2405*/ OPC_EmitInteger, MVT::i32, 0,
1301 : /* 2408*/ OPC_EmitInteger, MVT::i32, 0,
1302 : /* 2411*/ OPC_EmitInteger, MVT::i32, 0,
1303 : /* 2414*/ OPC_EmitInteger, MVT::i32, 0,
1304 : /* 2417*/ OPC_Scope, 17, /*->2436*/ // 2 children in Scope
1305 : /* 2419*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
1306 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 2, 5, 0, 6, 7, 8, 9, 10,
1307 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
1308 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
1309 : /* 2436*/ /*Scope*/ 17, /*->2454*/
1310 : /* 2437*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
1311 : MVT::i32, 11/*#Ops*/, 3, 2, 4, 1, 5, 0, 6, 7, 8, 9, 10,
1312 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
1313 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
1314 : /* 2454*/ 0, /*End of Scope*/
1315 : /* 2455*/ /*Scope*/ 68, /*->2524*/
1316 : /* 2456*/ OPC_CheckChild0Same, 1,
1317 : /* 2458*/ OPC_CheckChild1Integer, 24,
1318 : /* 2460*/ OPC_CheckChild1Type, MVT::i32,
1319 : /* 2462*/ OPC_MoveParent,
1320 : /* 2463*/ OPC_MoveChild1,
1321 : /* 2464*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1322 : /* 2467*/ OPC_CheckChild0Same, 2,
1323 : /* 2469*/ OPC_CheckChild1Integer, 24,
1324 : /* 2471*/ OPC_CheckChild1Type, MVT::i32,
1325 : /* 2473*/ OPC_MoveParent,
1326 : /* 2474*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
1327 : /* 2476*/ OPC_MoveParent,
1328 : /* 2477*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
1329 : /* 2479*/ OPC_CheckType, MVT::i32,
1330 : /* 2481*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
1331 : /* 2483*/ OPC_EmitInteger, MVT::i32, 8,
1332 : /* 2486*/ OPC_EmitInteger, MVT::i32, 8,
1333 : /* 2489*/ OPC_EmitInteger, MVT::i32, 8,
1334 : /* 2492*/ OPC_EmitInteger, MVT::i1, 0,
1335 : /* 2495*/ OPC_EmitInteger, MVT::i32, 0,
1336 : /* 2498*/ OPC_EmitInteger, MVT::i32, 0,
1337 : /* 2501*/ OPC_EmitInteger, MVT::i32, 0,
1338 : /* 2504*/ OPC_EmitInteger, MVT::i32, 0,
1339 : /* 2507*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
1340 : MVT::i32, 11/*#Ops*/, 3, 2, 4, 1, 5, 0, 6, 7, 8, 9, 10,
1341 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
1342 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
1343 : /* 2524*/ 0, /*End of Scope*/
1344 : /* 2525*/ /*Scope*/ 50|128,1/*178*/, /*->2705*/
1345 : /* 2527*/ OPC_CheckChild0Same, 1,
1346 : /* 2529*/ OPC_CheckChild1Integer, 16,
1347 : /* 2531*/ OPC_CheckChild1Type, MVT::i32,
1348 : /* 2533*/ OPC_MoveParent,
1349 : /* 2534*/ OPC_MoveParent,
1350 : /* 2535*/ OPC_MoveChild1,
1351 : /* 2536*/ OPC_CheckAndImm, 127|128,1/*255*/,
1352 : /* 2539*/ OPC_MoveChild0,
1353 : /* 2540*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1354 : /* 2543*/ OPC_CheckChild0Same, 2,
1355 : /* 2545*/ OPC_CheckChild1Integer, 16,
1356 : /* 2547*/ OPC_CheckChild1Type, MVT::i32,
1357 : /* 2549*/ OPC_MoveParent,
1358 : /* 2550*/ OPC_MoveParent,
1359 : /* 2551*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
1360 : /* 2553*/ OPC_MoveParent,
1361 : /* 2554*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
1362 : /* 2556*/ OPC_MoveParent,
1363 : /* 2557*/ OPC_MoveChild1,
1364 : /* 2558*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
1365 : /* 2561*/ OPC_MoveChild0,
1366 : /* 2562*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1367 : /* 2565*/ OPC_Scope, 68, /*->2635*/ // 2 children in Scope
1368 : /* 2567*/ OPC_CheckChild0Same, 2,
1369 : /* 2569*/ OPC_CheckChild1Integer, 24,
1370 : /* 2571*/ OPC_CheckChild1Type, MVT::i32,
1371 : /* 2573*/ OPC_MoveParent,
1372 : /* 2574*/ OPC_MoveChild1,
1373 : /* 2575*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1374 : /* 2578*/ OPC_CheckChild0Same, 1,
1375 : /* 2580*/ OPC_CheckChild1Integer, 24,
1376 : /* 2582*/ OPC_CheckChild1Type, MVT::i32,
1377 : /* 2584*/ OPC_MoveParent,
1378 : /* 2585*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
1379 : /* 2587*/ OPC_MoveParent,
1380 : /* 2588*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
1381 : /* 2590*/ OPC_CheckType, MVT::i32,
1382 : /* 2592*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
1383 : /* 2594*/ OPC_EmitInteger, MVT::i32, 8,
1384 : /* 2597*/ OPC_EmitInteger, MVT::i32, 8,
1385 : /* 2600*/ OPC_EmitInteger, MVT::i32, 8,
1386 : /* 2603*/ OPC_EmitInteger, MVT::i1, 0,
1387 : /* 2606*/ OPC_EmitInteger, MVT::i32, 0,
1388 : /* 2609*/ OPC_EmitInteger, MVT::i32, 0,
1389 : /* 2612*/ OPC_EmitInteger, MVT::i32, 0,
1390 : /* 2615*/ OPC_EmitInteger, MVT::i32, 0,
1391 : /* 2618*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
1392 : MVT::i32, 11/*#Ops*/, 3, 2, 4, 1, 5, 0, 6, 7, 8, 9, 10,
1393 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
1394 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
1395 : /* 2635*/ /*Scope*/ 68, /*->2704*/
1396 : /* 2636*/ OPC_CheckChild0Same, 1,
1397 : /* 2638*/ OPC_CheckChild1Integer, 24,
1398 : /* 2640*/ OPC_CheckChild1Type, MVT::i32,
1399 : /* 2642*/ OPC_MoveParent,
1400 : /* 2643*/ OPC_MoveChild1,
1401 : /* 2644*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1402 : /* 2647*/ OPC_CheckChild0Same, 2,
1403 : /* 2649*/ OPC_CheckChild1Integer, 24,
1404 : /* 2651*/ OPC_CheckChild1Type, MVT::i32,
1405 : /* 2653*/ OPC_MoveParent,
1406 : /* 2654*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
1407 : /* 2656*/ OPC_MoveParent,
1408 : /* 2657*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
1409 : /* 2659*/ OPC_CheckType, MVT::i32,
1410 : /* 2661*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
1411 : /* 2663*/ OPC_EmitInteger, MVT::i32, 8,
1412 : /* 2666*/ OPC_EmitInteger, MVT::i32, 8,
1413 : /* 2669*/ OPC_EmitInteger, MVT::i32, 8,
1414 : /* 2672*/ OPC_EmitInteger, MVT::i1, 0,
1415 : /* 2675*/ OPC_EmitInteger, MVT::i32, 0,
1416 : /* 2678*/ OPC_EmitInteger, MVT::i32, 0,
1417 : /* 2681*/ OPC_EmitInteger, MVT::i32, 0,
1418 : /* 2684*/ OPC_EmitInteger, MVT::i32, 0,
1419 : /* 2687*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
1420 : MVT::i32, 11/*#Ops*/, 3, 2, 4, 1, 5, 0, 6, 7, 8, 9, 10,
1421 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
1422 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
1423 : /* 2704*/ 0, /*End of Scope*/
1424 : /* 2705*/ 0, /*End of Scope*/
1425 : /* 2706*/ /*Scope*/ 20|128,3/*404*/, /*->3112*/
1426 : /* 2708*/ OPC_CheckChild0Same, 1,
1427 : /* 2710*/ OPC_CheckChild1Integer, 8,
1428 : /* 2712*/ OPC_CheckChild1Type, MVT::i32,
1429 : /* 2714*/ OPC_MoveParent,
1430 : /* 2715*/ OPC_MoveParent,
1431 : /* 2716*/ OPC_MoveChild1,
1432 : /* 2717*/ OPC_CheckAndImm, 127|128,1/*255*/,
1433 : /* 2720*/ OPC_MoveChild0,
1434 : /* 2721*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1435 : /* 2724*/ OPC_CheckChild0Same, 2,
1436 : /* 2726*/ OPC_CheckChild1Integer, 8,
1437 : /* 2728*/ OPC_CheckChild1Type, MVT::i32,
1438 : /* 2730*/ OPC_MoveParent,
1439 : /* 2731*/ OPC_MoveParent,
1440 : /* 2732*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
1441 : /* 2734*/ OPC_MoveParent,
1442 : /* 2735*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
1443 : /* 2737*/ OPC_MoveParent,
1444 : /* 2738*/ OPC_MoveChild1,
1445 : /* 2739*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
1446 : /* 2742*/ OPC_MoveChild0,
1447 : /* 2743*/ OPC_CheckAndImm, 127|128,1/*255*/,
1448 : /* 2746*/ OPC_MoveChild0,
1449 : /* 2747*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1450 : /* 2750*/ OPC_Scope, 50|128,1/*178*/, /*->2931*/ // 2 children in Scope
1451 : /* 2753*/ OPC_CheckChild0Same, 2,
1452 : /* 2755*/ OPC_CheckChild1Integer, 16,
1453 : /* 2757*/ OPC_CheckChild1Type, MVT::i32,
1454 : /* 2759*/ OPC_MoveParent,
1455 : /* 2760*/ OPC_MoveParent,
1456 : /* 2761*/ OPC_MoveChild1,
1457 : /* 2762*/ OPC_CheckAndImm, 127|128,1/*255*/,
1458 : /* 2765*/ OPC_MoveChild0,
1459 : /* 2766*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1460 : /* 2769*/ OPC_CheckChild0Same, 1,
1461 : /* 2771*/ OPC_CheckChild1Integer, 16,
1462 : /* 2773*/ OPC_CheckChild1Type, MVT::i32,
1463 : /* 2775*/ OPC_MoveParent,
1464 : /* 2776*/ OPC_MoveParent,
1465 : /* 2777*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
1466 : /* 2779*/ OPC_MoveParent,
1467 : /* 2780*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
1468 : /* 2782*/ OPC_MoveParent,
1469 : /* 2783*/ OPC_MoveChild1,
1470 : /* 2784*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
1471 : /* 2787*/ OPC_MoveChild0,
1472 : /* 2788*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1473 : /* 2791*/ OPC_Scope, 68, /*->2861*/ // 2 children in Scope
1474 : /* 2793*/ OPC_CheckChild0Same, 2,
1475 : /* 2795*/ OPC_CheckChild1Integer, 24,
1476 : /* 2797*/ OPC_CheckChild1Type, MVT::i32,
1477 : /* 2799*/ OPC_MoveParent,
1478 : /* 2800*/ OPC_MoveChild1,
1479 : /* 2801*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1480 : /* 2804*/ OPC_CheckChild0Same, 1,
1481 : /* 2806*/ OPC_CheckChild1Integer, 24,
1482 : /* 2808*/ OPC_CheckChild1Type, MVT::i32,
1483 : /* 2810*/ OPC_MoveParent,
1484 : /* 2811*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
1485 : /* 2813*/ OPC_MoveParent,
1486 : /* 2814*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
1487 : /* 2816*/ OPC_CheckType, MVT::i32,
1488 : /* 2818*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
1489 : /* 2820*/ OPC_EmitInteger, MVT::i32, 8,
1490 : /* 2823*/ OPC_EmitInteger, MVT::i32, 8,
1491 : /* 2826*/ OPC_EmitInteger, MVT::i32, 8,
1492 : /* 2829*/ OPC_EmitInteger, MVT::i1, 0,
1493 : /* 2832*/ OPC_EmitInteger, MVT::i32, 0,
1494 : /* 2835*/ OPC_EmitInteger, MVT::i32, 0,
1495 : /* 2838*/ OPC_EmitInteger, MVT::i32, 0,
1496 : /* 2841*/ OPC_EmitInteger, MVT::i32, 0,
1497 : /* 2844*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
1498 : MVT::i32, 11/*#Ops*/, 3, 2, 4, 1, 5, 0, 6, 7, 8, 9, 10,
1499 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
1500 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
1501 : /* 2861*/ /*Scope*/ 68, /*->2930*/
1502 : /* 2862*/ OPC_CheckChild0Same, 1,
1503 : /* 2864*/ OPC_CheckChild1Integer, 24,
1504 : /* 2866*/ OPC_CheckChild1Type, MVT::i32,
1505 : /* 2868*/ OPC_MoveParent,
1506 : /* 2869*/ OPC_MoveChild1,
1507 : /* 2870*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1508 : /* 2873*/ OPC_CheckChild0Same, 2,
1509 : /* 2875*/ OPC_CheckChild1Integer, 24,
1510 : /* 2877*/ OPC_CheckChild1Type, MVT::i32,
1511 : /* 2879*/ OPC_MoveParent,
1512 : /* 2880*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
1513 : /* 2882*/ OPC_MoveParent,
1514 : /* 2883*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
1515 : /* 2885*/ OPC_CheckType, MVT::i32,
1516 : /* 2887*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
1517 : /* 2889*/ OPC_EmitInteger, MVT::i32, 8,
1518 : /* 2892*/ OPC_EmitInteger, MVT::i32, 8,
1519 : /* 2895*/ OPC_EmitInteger, MVT::i32, 8,
1520 : /* 2898*/ OPC_EmitInteger, MVT::i1, 0,
1521 : /* 2901*/ OPC_EmitInteger, MVT::i32, 0,
1522 : /* 2904*/ OPC_EmitInteger, MVT::i32, 0,
1523 : /* 2907*/ OPC_EmitInteger, MVT::i32, 0,
1524 : /* 2910*/ OPC_EmitInteger, MVT::i32, 0,
1525 : /* 2913*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
1526 : MVT::i32, 11/*#Ops*/, 3, 2, 4, 1, 5, 0, 6, 7, 8, 9, 10,
1527 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
1528 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
1529 : /* 2930*/ 0, /*End of Scope*/
1530 : /* 2931*/ /*Scope*/ 50|128,1/*178*/, /*->3111*/
1531 : /* 2933*/ OPC_CheckChild0Same, 1,
1532 : /* 2935*/ OPC_CheckChild1Integer, 16,
1533 : /* 2937*/ OPC_CheckChild1Type, MVT::i32,
1534 : /* 2939*/ OPC_MoveParent,
1535 : /* 2940*/ OPC_MoveParent,
1536 : /* 2941*/ OPC_MoveChild1,
1537 : /* 2942*/ OPC_CheckAndImm, 127|128,1/*255*/,
1538 : /* 2945*/ OPC_MoveChild0,
1539 : /* 2946*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1540 : /* 2949*/ OPC_CheckChild0Same, 2,
1541 : /* 2951*/ OPC_CheckChild1Integer, 16,
1542 : /* 2953*/ OPC_CheckChild1Type, MVT::i32,
1543 : /* 2955*/ OPC_MoveParent,
1544 : /* 2956*/ OPC_MoveParent,
1545 : /* 2957*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
1546 : /* 2959*/ OPC_MoveParent,
1547 : /* 2960*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
1548 : /* 2962*/ OPC_MoveParent,
1549 : /* 2963*/ OPC_MoveChild1,
1550 : /* 2964*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
1551 : /* 2967*/ OPC_MoveChild0,
1552 : /* 2968*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1553 : /* 2971*/ OPC_Scope, 68, /*->3041*/ // 2 children in Scope
1554 : /* 2973*/ OPC_CheckChild0Same, 2,
1555 : /* 2975*/ OPC_CheckChild1Integer, 24,
1556 : /* 2977*/ OPC_CheckChild1Type, MVT::i32,
1557 : /* 2979*/ OPC_MoveParent,
1558 : /* 2980*/ OPC_MoveChild1,
1559 : /* 2981*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1560 : /* 2984*/ OPC_CheckChild0Same, 1,
1561 : /* 2986*/ OPC_CheckChild1Integer, 24,
1562 : /* 2988*/ OPC_CheckChild1Type, MVT::i32,
1563 : /* 2990*/ OPC_MoveParent,
1564 : /* 2991*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
1565 : /* 2993*/ OPC_MoveParent,
1566 : /* 2994*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
1567 : /* 2996*/ OPC_CheckType, MVT::i32,
1568 : /* 2998*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
1569 : /* 3000*/ OPC_EmitInteger, MVT::i32, 8,
1570 : /* 3003*/ OPC_EmitInteger, MVT::i32, 8,
1571 : /* 3006*/ OPC_EmitInteger, MVT::i32, 8,
1572 : /* 3009*/ OPC_EmitInteger, MVT::i1, 0,
1573 : /* 3012*/ OPC_EmitInteger, MVT::i32, 0,
1574 : /* 3015*/ OPC_EmitInteger, MVT::i32, 0,
1575 : /* 3018*/ OPC_EmitInteger, MVT::i32, 0,
1576 : /* 3021*/ OPC_EmitInteger, MVT::i32, 0,
1577 : /* 3024*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
1578 : MVT::i32, 11/*#Ops*/, 3, 2, 4, 1, 5, 0, 6, 7, 8, 9, 10,
1579 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
1580 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
1581 : /* 3041*/ /*Scope*/ 68, /*->3110*/
1582 : /* 3042*/ OPC_CheckChild0Same, 1,
1583 : /* 3044*/ OPC_CheckChild1Integer, 24,
1584 : /* 3046*/ OPC_CheckChild1Type, MVT::i32,
1585 : /* 3048*/ OPC_MoveParent,
1586 : /* 3049*/ OPC_MoveChild1,
1587 : /* 3050*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1588 : /* 3053*/ OPC_CheckChild0Same, 2,
1589 : /* 3055*/ OPC_CheckChild1Integer, 24,
1590 : /* 3057*/ OPC_CheckChild1Type, MVT::i32,
1591 : /* 3059*/ OPC_MoveParent,
1592 : /* 3060*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
1593 : /* 3062*/ OPC_MoveParent,
1594 : /* 3063*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
1595 : /* 3065*/ OPC_CheckType, MVT::i32,
1596 : /* 3067*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
1597 : /* 3069*/ OPC_EmitInteger, MVT::i32, 8,
1598 : /* 3072*/ OPC_EmitInteger, MVT::i32, 8,
1599 : /* 3075*/ OPC_EmitInteger, MVT::i32, 8,
1600 : /* 3078*/ OPC_EmitInteger, MVT::i1, 0,
1601 : /* 3081*/ OPC_EmitInteger, MVT::i32, 0,
1602 : /* 3084*/ OPC_EmitInteger, MVT::i32, 0,
1603 : /* 3087*/ OPC_EmitInteger, MVT::i32, 0,
1604 : /* 3090*/ OPC_EmitInteger, MVT::i32, 0,
1605 : /* 3093*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
1606 : MVT::i32, 11/*#Ops*/, 3, 2, 4, 1, 5, 0, 6, 7, 8, 9, 10,
1607 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
1608 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
1609 : /* 3110*/ 0, /*End of Scope*/
1610 : /* 3111*/ 0, /*End of Scope*/
1611 : /* 3112*/ 0, /*End of Scope*/
1612 : /* 3113*/ /*Scope*/ 117|128,11/*1525*/, /*->4640*/
1613 : /* 3115*/ OPC_MoveChild0,
1614 : /* 3116*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
1615 : /* 3119*/ OPC_MoveChild0,
1616 : /* 3120*/ OPC_CheckAndImm, 127|128,1/*255*/,
1617 : /* 3123*/ OPC_RecordChild0, // #0 = $src0
1618 : /* 3124*/ OPC_MoveParent,
1619 : /* 3125*/ OPC_MoveChild1,
1620 : /* 3126*/ OPC_CheckAndImm, 127|128,1/*255*/,
1621 : /* 3129*/ OPC_RecordChild0, // #1 = $src1
1622 : /* 3130*/ OPC_MoveParent,
1623 : /* 3131*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
1624 : /* 3133*/ OPC_MoveParent,
1625 : /* 3134*/ OPC_RecordChild1, // #2 = $src2
1626 : /* 3135*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
1627 : /* 3137*/ OPC_MoveParent,
1628 : /* 3138*/ OPC_MoveChild1,
1629 : /* 3139*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
1630 : /* 3142*/ OPC_MoveChild0,
1631 : /* 3143*/ OPC_CheckAndImm, 127|128,1/*255*/,
1632 : /* 3146*/ OPC_MoveChild0,
1633 : /* 3147*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1634 : /* 3150*/ OPC_Scope, 20|128,3/*404*/, /*->3557*/ // 3 children in Scope
1635 : /* 3153*/ OPC_CheckChild0Same, 0,
1636 : /* 3155*/ OPC_CheckChild1Integer, 8,
1637 : /* 3157*/ OPC_CheckChild1Type, MVT::i32,
1638 : /* 3159*/ OPC_MoveParent,
1639 : /* 3160*/ OPC_MoveParent,
1640 : /* 3161*/ OPC_MoveChild1,
1641 : /* 3162*/ OPC_CheckAndImm, 127|128,1/*255*/,
1642 : /* 3165*/ OPC_MoveChild0,
1643 : /* 3166*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1644 : /* 3169*/ OPC_CheckChild0Same, 1,
1645 : /* 3171*/ OPC_CheckChild1Integer, 8,
1646 : /* 3173*/ OPC_CheckChild1Type, MVT::i32,
1647 : /* 3175*/ OPC_MoveParent,
1648 : /* 3176*/ OPC_MoveParent,
1649 : /* 3177*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
1650 : /* 3179*/ OPC_MoveParent,
1651 : /* 3180*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
1652 : /* 3182*/ OPC_MoveParent,
1653 : /* 3183*/ OPC_MoveChild1,
1654 : /* 3184*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
1655 : /* 3187*/ OPC_MoveChild0,
1656 : /* 3188*/ OPC_CheckAndImm, 127|128,1/*255*/,
1657 : /* 3191*/ OPC_MoveChild0,
1658 : /* 3192*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1659 : /* 3195*/ OPC_Scope, 50|128,1/*178*/, /*->3376*/ // 2 children in Scope
1660 : /* 3198*/ OPC_CheckChild0Same, 0,
1661 : /* 3200*/ OPC_CheckChild1Integer, 16,
1662 : /* 3202*/ OPC_CheckChild1Type, MVT::i32,
1663 : /* 3204*/ OPC_MoveParent,
1664 : /* 3205*/ OPC_MoveParent,
1665 : /* 3206*/ OPC_MoveChild1,
1666 : /* 3207*/ OPC_CheckAndImm, 127|128,1/*255*/,
1667 : /* 3210*/ OPC_MoveChild0,
1668 : /* 3211*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1669 : /* 3214*/ OPC_CheckChild0Same, 1,
1670 : /* 3216*/ OPC_CheckChild1Integer, 16,
1671 : /* 3218*/ OPC_CheckChild1Type, MVT::i32,
1672 : /* 3220*/ OPC_MoveParent,
1673 : /* 3221*/ OPC_MoveParent,
1674 : /* 3222*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
1675 : /* 3224*/ OPC_MoveParent,
1676 : /* 3225*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
1677 : /* 3227*/ OPC_MoveParent,
1678 : /* 3228*/ OPC_MoveChild1,
1679 : /* 3229*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
1680 : /* 3232*/ OPC_MoveChild0,
1681 : /* 3233*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1682 : /* 3236*/ OPC_Scope, 68, /*->3306*/ // 2 children in Scope
1683 : /* 3238*/ OPC_CheckChild0Same, 0,
1684 : /* 3240*/ OPC_CheckChild1Integer, 24,
1685 : /* 3242*/ OPC_CheckChild1Type, MVT::i32,
1686 : /* 3244*/ OPC_MoveParent,
1687 : /* 3245*/ OPC_MoveChild1,
1688 : /* 3246*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1689 : /* 3249*/ OPC_CheckChild0Same, 1,
1690 : /* 3251*/ OPC_CheckChild1Integer, 24,
1691 : /* 3253*/ OPC_CheckChild1Type, MVT::i32,
1692 : /* 3255*/ OPC_MoveParent,
1693 : /* 3256*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
1694 : /* 3258*/ OPC_MoveParent,
1695 : /* 3259*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
1696 : /* 3261*/ OPC_CheckType, MVT::i32,
1697 : /* 3263*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
1698 : /* 3265*/ OPC_EmitInteger, MVT::i32, 8,
1699 : /* 3268*/ OPC_EmitInteger, MVT::i32, 8,
1700 : /* 3271*/ OPC_EmitInteger, MVT::i32, 8,
1701 : /* 3274*/ OPC_EmitInteger, MVT::i1, 0,
1702 : /* 3277*/ OPC_EmitInteger, MVT::i32, 0,
1703 : /* 3280*/ OPC_EmitInteger, MVT::i32, 0,
1704 : /* 3283*/ OPC_EmitInteger, MVT::i32, 0,
1705 : /* 3286*/ OPC_EmitInteger, MVT::i32, 0,
1706 : /* 3289*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
1707 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
1708 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
1709 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
1710 : /* 3306*/ /*Scope*/ 68, /*->3375*/
1711 : /* 3307*/ OPC_CheckChild0Same, 1,
1712 : /* 3309*/ OPC_CheckChild1Integer, 24,
1713 : /* 3311*/ OPC_CheckChild1Type, MVT::i32,
1714 : /* 3313*/ OPC_MoveParent,
1715 : /* 3314*/ OPC_MoveChild1,
1716 : /* 3315*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1717 : /* 3318*/ OPC_CheckChild0Same, 0,
1718 : /* 3320*/ OPC_CheckChild1Integer, 24,
1719 : /* 3322*/ OPC_CheckChild1Type, MVT::i32,
1720 : /* 3324*/ OPC_MoveParent,
1721 : /* 3325*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
1722 : /* 3327*/ OPC_MoveParent,
1723 : /* 3328*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
1724 : /* 3330*/ OPC_CheckType, MVT::i32,
1725 : /* 3332*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
1726 : /* 3334*/ OPC_EmitInteger, MVT::i32, 8,
1727 : /* 3337*/ OPC_EmitInteger, MVT::i32, 8,
1728 : /* 3340*/ OPC_EmitInteger, MVT::i32, 8,
1729 : /* 3343*/ OPC_EmitInteger, MVT::i1, 0,
1730 : /* 3346*/ OPC_EmitInteger, MVT::i32, 0,
1731 : /* 3349*/ OPC_EmitInteger, MVT::i32, 0,
1732 : /* 3352*/ OPC_EmitInteger, MVT::i32, 0,
1733 : /* 3355*/ OPC_EmitInteger, MVT::i32, 0,
1734 : /* 3358*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
1735 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
1736 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
1737 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
1738 : /* 3375*/ 0, /*End of Scope*/
1739 : /* 3376*/ /*Scope*/ 50|128,1/*178*/, /*->3556*/
1740 : /* 3378*/ OPC_CheckChild0Same, 1,
1741 : /* 3380*/ OPC_CheckChild1Integer, 16,
1742 : /* 3382*/ OPC_CheckChild1Type, MVT::i32,
1743 : /* 3384*/ OPC_MoveParent,
1744 : /* 3385*/ OPC_MoveParent,
1745 : /* 3386*/ OPC_MoveChild1,
1746 : /* 3387*/ OPC_CheckAndImm, 127|128,1/*255*/,
1747 : /* 3390*/ OPC_MoveChild0,
1748 : /* 3391*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1749 : /* 3394*/ OPC_CheckChild0Same, 0,
1750 : /* 3396*/ OPC_CheckChild1Integer, 16,
1751 : /* 3398*/ OPC_CheckChild1Type, MVT::i32,
1752 : /* 3400*/ OPC_MoveParent,
1753 : /* 3401*/ OPC_MoveParent,
1754 : /* 3402*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
1755 : /* 3404*/ OPC_MoveParent,
1756 : /* 3405*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
1757 : /* 3407*/ OPC_MoveParent,
1758 : /* 3408*/ OPC_MoveChild1,
1759 : /* 3409*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
1760 : /* 3412*/ OPC_MoveChild0,
1761 : /* 3413*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1762 : /* 3416*/ OPC_Scope, 68, /*->3486*/ // 2 children in Scope
1763 : /* 3418*/ OPC_CheckChild0Same, 0,
1764 : /* 3420*/ OPC_CheckChild1Integer, 24,
1765 : /* 3422*/ OPC_CheckChild1Type, MVT::i32,
1766 : /* 3424*/ OPC_MoveParent,
1767 : /* 3425*/ OPC_MoveChild1,
1768 : /* 3426*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1769 : /* 3429*/ OPC_CheckChild0Same, 1,
1770 : /* 3431*/ OPC_CheckChild1Integer, 24,
1771 : /* 3433*/ OPC_CheckChild1Type, MVT::i32,
1772 : /* 3435*/ OPC_MoveParent,
1773 : /* 3436*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
1774 : /* 3438*/ OPC_MoveParent,
1775 : /* 3439*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
1776 : /* 3441*/ OPC_CheckType, MVT::i32,
1777 : /* 3443*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
1778 : /* 3445*/ OPC_EmitInteger, MVT::i32, 8,
1779 : /* 3448*/ OPC_EmitInteger, MVT::i32, 8,
1780 : /* 3451*/ OPC_EmitInteger, MVT::i32, 8,
1781 : /* 3454*/ OPC_EmitInteger, MVT::i1, 0,
1782 : /* 3457*/ OPC_EmitInteger, MVT::i32, 0,
1783 : /* 3460*/ OPC_EmitInteger, MVT::i32, 0,
1784 : /* 3463*/ OPC_EmitInteger, MVT::i32, 0,
1785 : /* 3466*/ OPC_EmitInteger, MVT::i32, 0,
1786 : /* 3469*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
1787 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
1788 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
1789 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
1790 : /* 3486*/ /*Scope*/ 68, /*->3555*/
1791 : /* 3487*/ OPC_CheckChild0Same, 1,
1792 : /* 3489*/ OPC_CheckChild1Integer, 24,
1793 : /* 3491*/ OPC_CheckChild1Type, MVT::i32,
1794 : /* 3493*/ OPC_MoveParent,
1795 : /* 3494*/ OPC_MoveChild1,
1796 : /* 3495*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1797 : /* 3498*/ OPC_CheckChild0Same, 0,
1798 : /* 3500*/ OPC_CheckChild1Integer, 24,
1799 : /* 3502*/ OPC_CheckChild1Type, MVT::i32,
1800 : /* 3504*/ OPC_MoveParent,
1801 : /* 3505*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
1802 : /* 3507*/ OPC_MoveParent,
1803 : /* 3508*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
1804 : /* 3510*/ OPC_CheckType, MVT::i32,
1805 : /* 3512*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
1806 : /* 3514*/ OPC_EmitInteger, MVT::i32, 8,
1807 : /* 3517*/ OPC_EmitInteger, MVT::i32, 8,
1808 : /* 3520*/ OPC_EmitInteger, MVT::i32, 8,
1809 : /* 3523*/ OPC_EmitInteger, MVT::i1, 0,
1810 : /* 3526*/ OPC_EmitInteger, MVT::i32, 0,
1811 : /* 3529*/ OPC_EmitInteger, MVT::i32, 0,
1812 : /* 3532*/ OPC_EmitInteger, MVT::i32, 0,
1813 : /* 3535*/ OPC_EmitInteger, MVT::i32, 0,
1814 : /* 3538*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
1815 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
1816 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
1817 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
1818 : /* 3555*/ 0, /*End of Scope*/
1819 : /* 3556*/ 0, /*End of Scope*/
1820 : /* 3557*/ /*Scope*/ 34|128,5/*674*/, /*->4233*/
1821 : /* 3559*/ OPC_CheckChild0Same, 1,
1822 : /* 3561*/ OPC_CheckChild1Integer, 8,
1823 : /* 3563*/ OPC_CheckChild1Type, MVT::i32,
1824 : /* 3565*/ OPC_MoveParent,
1825 : /* 3566*/ OPC_MoveParent,
1826 : /* 3567*/ OPC_MoveChild1,
1827 : /* 3568*/ OPC_CheckAndImm, 127|128,1/*255*/,
1828 : /* 3571*/ OPC_MoveChild0,
1829 : /* 3572*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1830 : /* 3575*/ OPC_CheckChild0Same, 0,
1831 : /* 3577*/ OPC_CheckChild1Integer, 8,
1832 : /* 3579*/ OPC_CheckChild1Type, MVT::i32,
1833 : /* 3581*/ OPC_MoveParent,
1834 : /* 3582*/ OPC_MoveParent,
1835 : /* 3583*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
1836 : /* 3585*/ OPC_MoveParent,
1837 : /* 3586*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
1838 : /* 3588*/ OPC_MoveParent,
1839 : /* 3589*/ OPC_MoveChild1,
1840 : /* 3590*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
1841 : /* 3593*/ OPC_MoveChild0,
1842 : /* 3594*/ OPC_CheckAndImm, 127|128,1/*255*/,
1843 : /* 3597*/ OPC_MoveChild0,
1844 : /* 3598*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1845 : /* 3601*/ OPC_Scope, 50|128,1/*178*/, /*->3782*/ // 3 children in Scope
1846 : /* 3604*/ OPC_CheckChild0Same, 0,
1847 : /* 3606*/ OPC_CheckChild1Integer, 16,
1848 : /* 3608*/ OPC_CheckChild1Type, MVT::i32,
1849 : /* 3610*/ OPC_MoveParent,
1850 : /* 3611*/ OPC_MoveParent,
1851 : /* 3612*/ OPC_MoveChild1,
1852 : /* 3613*/ OPC_CheckAndImm, 127|128,1/*255*/,
1853 : /* 3616*/ OPC_MoveChild0,
1854 : /* 3617*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1855 : /* 3620*/ OPC_CheckChild0Same, 1,
1856 : /* 3622*/ OPC_CheckChild1Integer, 16,
1857 : /* 3624*/ OPC_CheckChild1Type, MVT::i32,
1858 : /* 3626*/ OPC_MoveParent,
1859 : /* 3627*/ OPC_MoveParent,
1860 : /* 3628*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
1861 : /* 3630*/ OPC_MoveParent,
1862 : /* 3631*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
1863 : /* 3633*/ OPC_MoveParent,
1864 : /* 3634*/ OPC_MoveChild1,
1865 : /* 3635*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
1866 : /* 3638*/ OPC_MoveChild0,
1867 : /* 3639*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1868 : /* 3642*/ OPC_Scope, 68, /*->3712*/ // 2 children in Scope
1869 : /* 3644*/ OPC_CheckChild0Same, 0,
1870 : /* 3646*/ OPC_CheckChild1Integer, 24,
1871 : /* 3648*/ OPC_CheckChild1Type, MVT::i32,
1872 : /* 3650*/ OPC_MoveParent,
1873 : /* 3651*/ OPC_MoveChild1,
1874 : /* 3652*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1875 : /* 3655*/ OPC_CheckChild0Same, 1,
1876 : /* 3657*/ OPC_CheckChild1Integer, 24,
1877 : /* 3659*/ OPC_CheckChild1Type, MVT::i32,
1878 : /* 3661*/ OPC_MoveParent,
1879 : /* 3662*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
1880 : /* 3664*/ OPC_MoveParent,
1881 : /* 3665*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
1882 : /* 3667*/ OPC_CheckType, MVT::i32,
1883 : /* 3669*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
1884 : /* 3671*/ OPC_EmitInteger, MVT::i32, 8,
1885 : /* 3674*/ OPC_EmitInteger, MVT::i32, 8,
1886 : /* 3677*/ OPC_EmitInteger, MVT::i32, 8,
1887 : /* 3680*/ OPC_EmitInteger, MVT::i1, 0,
1888 : /* 3683*/ OPC_EmitInteger, MVT::i32, 0,
1889 : /* 3686*/ OPC_EmitInteger, MVT::i32, 0,
1890 : /* 3689*/ OPC_EmitInteger, MVT::i32, 0,
1891 : /* 3692*/ OPC_EmitInteger, MVT::i32, 0,
1892 : /* 3695*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
1893 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
1894 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
1895 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
1896 : /* 3712*/ /*Scope*/ 68, /*->3781*/
1897 : /* 3713*/ OPC_CheckChild0Same, 1,
1898 : /* 3715*/ OPC_CheckChild1Integer, 24,
1899 : /* 3717*/ OPC_CheckChild1Type, MVT::i32,
1900 : /* 3719*/ OPC_MoveParent,
1901 : /* 3720*/ OPC_MoveChild1,
1902 : /* 3721*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1903 : /* 3724*/ OPC_CheckChild0Same, 0,
1904 : /* 3726*/ OPC_CheckChild1Integer, 24,
1905 : /* 3728*/ OPC_CheckChild1Type, MVT::i32,
1906 : /* 3730*/ OPC_MoveParent,
1907 : /* 3731*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
1908 : /* 3733*/ OPC_MoveParent,
1909 : /* 3734*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
1910 : /* 3736*/ OPC_CheckType, MVT::i32,
1911 : /* 3738*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
1912 : /* 3740*/ OPC_EmitInteger, MVT::i32, 8,
1913 : /* 3743*/ OPC_EmitInteger, MVT::i32, 8,
1914 : /* 3746*/ OPC_EmitInteger, MVT::i32, 8,
1915 : /* 3749*/ OPC_EmitInteger, MVT::i1, 0,
1916 : /* 3752*/ OPC_EmitInteger, MVT::i32, 0,
1917 : /* 3755*/ OPC_EmitInteger, MVT::i32, 0,
1918 : /* 3758*/ OPC_EmitInteger, MVT::i32, 0,
1919 : /* 3761*/ OPC_EmitInteger, MVT::i32, 0,
1920 : /* 3764*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
1921 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
1922 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
1923 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
1924 : /* 3781*/ 0, /*End of Scope*/
1925 : /* 3782*/ /*Scope*/ 12|128,2/*268*/, /*->4052*/
1926 : /* 3784*/ OPC_CheckChild0Same, 1,
1927 : /* 3786*/ OPC_CheckChild1Integer, 16,
1928 : /* 3788*/ OPC_CheckChild1Type, MVT::i32,
1929 : /* 3790*/ OPC_MoveParent,
1930 : /* 3791*/ OPC_MoveParent,
1931 : /* 3792*/ OPC_MoveChild1,
1932 : /* 3793*/ OPC_CheckAndImm, 127|128,1/*255*/,
1933 : /* 3796*/ OPC_MoveChild0,
1934 : /* 3797*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1935 : /* 3800*/ OPC_CheckChild0Same, 0,
1936 : /* 3802*/ OPC_CheckChild1Integer, 16,
1937 : /* 3804*/ OPC_CheckChild1Type, MVT::i32,
1938 : /* 3806*/ OPC_MoveParent,
1939 : /* 3807*/ OPC_MoveParent,
1940 : /* 3808*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
1941 : /* 3810*/ OPC_MoveParent,
1942 : /* 3811*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
1943 : /* 3813*/ OPC_MoveParent,
1944 : /* 3814*/ OPC_MoveChild1,
1945 : /* 3815*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
1946 : /* 3818*/ OPC_MoveChild0,
1947 : /* 3819*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1948 : /* 3822*/ OPC_Scope, 68, /*->3892*/ // 3 children in Scope
1949 : /* 3824*/ OPC_CheckChild0Same, 0,
1950 : /* 3826*/ OPC_CheckChild1Integer, 24,
1951 : /* 3828*/ OPC_CheckChild1Type, MVT::i32,
1952 : /* 3830*/ OPC_MoveParent,
1953 : /* 3831*/ OPC_MoveChild1,
1954 : /* 3832*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1955 : /* 3835*/ OPC_CheckChild0Same, 1,
1956 : /* 3837*/ OPC_CheckChild1Integer, 24,
1957 : /* 3839*/ OPC_CheckChild1Type, MVT::i32,
1958 : /* 3841*/ OPC_MoveParent,
1959 : /* 3842*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
1960 : /* 3844*/ OPC_MoveParent,
1961 : /* 3845*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
1962 : /* 3847*/ OPC_CheckType, MVT::i32,
1963 : /* 3849*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
1964 : /* 3851*/ OPC_EmitInteger, MVT::i32, 8,
1965 : /* 3854*/ OPC_EmitInteger, MVT::i32, 8,
1966 : /* 3857*/ OPC_EmitInteger, MVT::i32, 8,
1967 : /* 3860*/ OPC_EmitInteger, MVT::i1, 0,
1968 : /* 3863*/ OPC_EmitInteger, MVT::i32, 0,
1969 : /* 3866*/ OPC_EmitInteger, MVT::i32, 0,
1970 : /* 3869*/ OPC_EmitInteger, MVT::i32, 0,
1971 : /* 3872*/ OPC_EmitInteger, MVT::i32, 0,
1972 : /* 3875*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
1973 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
1974 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
1975 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
1976 : /* 3892*/ /*Scope*/ 89, /*->3982*/
1977 : /* 3893*/ OPC_CheckChild0Same, 1,
1978 : /* 3895*/ OPC_CheckChild1Integer, 24,
1979 : /* 3897*/ OPC_CheckChild1Type, MVT::i32,
1980 : /* 3899*/ OPC_MoveParent,
1981 : /* 3900*/ OPC_MoveChild1,
1982 : /* 3901*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
1983 : /* 3904*/ OPC_CheckChild0Same, 0,
1984 : /* 3906*/ OPC_CheckChild1Integer, 24,
1985 : /* 3908*/ OPC_CheckChild1Type, MVT::i32,
1986 : /* 3910*/ OPC_MoveParent,
1987 : /* 3911*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
1988 : /* 3913*/ OPC_MoveParent,
1989 : /* 3914*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
1990 : /* 3916*/ OPC_CheckType, MVT::i32,
1991 : /* 3918*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
1992 : /* 3920*/ OPC_EmitInteger, MVT::i32, 8,
1993 : /* 3923*/ OPC_EmitInteger, MVT::i32, 8,
1994 : /* 3926*/ OPC_EmitInteger, MVT::i32, 8,
1995 : /* 3929*/ OPC_EmitInteger, MVT::i1, 0,
1996 : /* 3932*/ OPC_EmitInteger, MVT::i32, 0,
1997 : /* 3935*/ OPC_EmitInteger, MVT::i32, 0,
1998 : /* 3938*/ OPC_EmitInteger, MVT::i32, 0,
1999 : /* 3941*/ OPC_EmitInteger, MVT::i32, 0,
2000 : /* 3944*/ OPC_Scope, 17, /*->3963*/ // 2 children in Scope
2001 : /* 3946*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
2002 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
2003 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
2004 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
2005 : /* 3963*/ /*Scope*/ 17, /*->3981*/
2006 : /* 3964*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
2007 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
2008 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
2009 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
2010 : /* 3981*/ 0, /*End of Scope*/
2011 : /* 3982*/ /*Scope*/ 68, /*->4051*/
2012 : /* 3983*/ OPC_CheckChild0Same, 0,
2013 : /* 3985*/ OPC_CheckChild1Integer, 24,
2014 : /* 3987*/ OPC_CheckChild1Type, MVT::i32,
2015 : /* 3989*/ OPC_MoveParent,
2016 : /* 3990*/ OPC_MoveChild1,
2017 : /* 3991*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
2018 : /* 3994*/ OPC_CheckChild0Same, 1,
2019 : /* 3996*/ OPC_CheckChild1Integer, 24,
2020 : /* 3998*/ OPC_CheckChild1Type, MVT::i32,
2021 : /* 4000*/ OPC_MoveParent,
2022 : /* 4001*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
2023 : /* 4003*/ OPC_MoveParent,
2024 : /* 4004*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
2025 : /* 4006*/ OPC_CheckType, MVT::i32,
2026 : /* 4008*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
2027 : /* 4010*/ OPC_EmitInteger, MVT::i32, 8,
2028 : /* 4013*/ OPC_EmitInteger, MVT::i32, 8,
2029 : /* 4016*/ OPC_EmitInteger, MVT::i32, 8,
2030 : /* 4019*/ OPC_EmitInteger, MVT::i1, 0,
2031 : /* 4022*/ OPC_EmitInteger, MVT::i32, 0,
2032 : /* 4025*/ OPC_EmitInteger, MVT::i32, 0,
2033 : /* 4028*/ OPC_EmitInteger, MVT::i32, 0,
2034 : /* 4031*/ OPC_EmitInteger, MVT::i32, 0,
2035 : /* 4034*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
2036 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
2037 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
2038 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
2039 : /* 4051*/ 0, /*End of Scope*/
2040 : /* 4052*/ /*Scope*/ 50|128,1/*178*/, /*->4232*/
2041 : /* 4054*/ OPC_CheckChild0Same, 0,
2042 : /* 4056*/ OPC_CheckChild1Integer, 16,
2043 : /* 4058*/ OPC_CheckChild1Type, MVT::i32,
2044 : /* 4060*/ OPC_MoveParent,
2045 : /* 4061*/ OPC_MoveParent,
2046 : /* 4062*/ OPC_MoveChild1,
2047 : /* 4063*/ OPC_CheckAndImm, 127|128,1/*255*/,
2048 : /* 4066*/ OPC_MoveChild0,
2049 : /* 4067*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
2050 : /* 4070*/ OPC_CheckChild0Same, 1,
2051 : /* 4072*/ OPC_CheckChild1Integer, 16,
2052 : /* 4074*/ OPC_CheckChild1Type, MVT::i32,
2053 : /* 4076*/ OPC_MoveParent,
2054 : /* 4077*/ OPC_MoveParent,
2055 : /* 4078*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
2056 : /* 4080*/ OPC_MoveParent,
2057 : /* 4081*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
2058 : /* 4083*/ OPC_MoveParent,
2059 : /* 4084*/ OPC_MoveChild1,
2060 : /* 4085*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
2061 : /* 4088*/ OPC_MoveChild0,
2062 : /* 4089*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
2063 : /* 4092*/ OPC_Scope, 68, /*->4162*/ // 2 children in Scope
2064 : /* 4094*/ OPC_CheckChild0Same, 1,
2065 : /* 4096*/ OPC_CheckChild1Integer, 24,
2066 : /* 4098*/ OPC_CheckChild1Type, MVT::i32,
2067 : /* 4100*/ OPC_MoveParent,
2068 : /* 4101*/ OPC_MoveChild1,
2069 : /* 4102*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
2070 : /* 4105*/ OPC_CheckChild0Same, 0,
2071 : /* 4107*/ OPC_CheckChild1Integer, 24,
2072 : /* 4109*/ OPC_CheckChild1Type, MVT::i32,
2073 : /* 4111*/ OPC_MoveParent,
2074 : /* 4112*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
2075 : /* 4114*/ OPC_MoveParent,
2076 : /* 4115*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
2077 : /* 4117*/ OPC_CheckType, MVT::i32,
2078 : /* 4119*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
2079 : /* 4121*/ OPC_EmitInteger, MVT::i32, 8,
2080 : /* 4124*/ OPC_EmitInteger, MVT::i32, 8,
2081 : /* 4127*/ OPC_EmitInteger, MVT::i32, 8,
2082 : /* 4130*/ OPC_EmitInteger, MVT::i1, 0,
2083 : /* 4133*/ OPC_EmitInteger, MVT::i32, 0,
2084 : /* 4136*/ OPC_EmitInteger, MVT::i32, 0,
2085 : /* 4139*/ OPC_EmitInteger, MVT::i32, 0,
2086 : /* 4142*/ OPC_EmitInteger, MVT::i32, 0,
2087 : /* 4145*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
2088 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
2089 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
2090 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
2091 : /* 4162*/ /*Scope*/ 68, /*->4231*/
2092 : /* 4163*/ OPC_CheckChild0Same, 0,
2093 : /* 4165*/ OPC_CheckChild1Integer, 24,
2094 : /* 4167*/ OPC_CheckChild1Type, MVT::i32,
2095 : /* 4169*/ OPC_MoveParent,
2096 : /* 4170*/ OPC_MoveChild1,
2097 : /* 4171*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
2098 : /* 4174*/ OPC_CheckChild0Same, 1,
2099 : /* 4176*/ OPC_CheckChild1Integer, 24,
2100 : /* 4178*/ OPC_CheckChild1Type, MVT::i32,
2101 : /* 4180*/ OPC_MoveParent,
2102 : /* 4181*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
2103 : /* 4183*/ OPC_MoveParent,
2104 : /* 4184*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
2105 : /* 4186*/ OPC_CheckType, MVT::i32,
2106 : /* 4188*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
2107 : /* 4190*/ OPC_EmitInteger, MVT::i32, 8,
2108 : /* 4193*/ OPC_EmitInteger, MVT::i32, 8,
2109 : /* 4196*/ OPC_EmitInteger, MVT::i32, 8,
2110 : /* 4199*/ OPC_EmitInteger, MVT::i1, 0,
2111 : /* 4202*/ OPC_EmitInteger, MVT::i32, 0,
2112 : /* 4205*/ OPC_EmitInteger, MVT::i32, 0,
2113 : /* 4208*/ OPC_EmitInteger, MVT::i32, 0,
2114 : /* 4211*/ OPC_EmitInteger, MVT::i32, 0,
2115 : /* 4214*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
2116 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
2117 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
2118 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
2119 : /* 4231*/ 0, /*End of Scope*/
2120 : /* 4232*/ 0, /*End of Scope*/
2121 : /* 4233*/ /*Scope*/ 20|128,3/*404*/, /*->4639*/
2122 : /* 4235*/ OPC_CheckChild0Same, 0,
2123 : /* 4237*/ OPC_CheckChild1Integer, 8,
2124 : /* 4239*/ OPC_CheckChild1Type, MVT::i32,
2125 : /* 4241*/ OPC_MoveParent,
2126 : /* 4242*/ OPC_MoveParent,
2127 : /* 4243*/ OPC_MoveChild1,
2128 : /* 4244*/ OPC_CheckAndImm, 127|128,1/*255*/,
2129 : /* 4247*/ OPC_MoveChild0,
2130 : /* 4248*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
2131 : /* 4251*/ OPC_CheckChild0Same, 1,
2132 : /* 4253*/ OPC_CheckChild1Integer, 8,
2133 : /* 4255*/ OPC_CheckChild1Type, MVT::i32,
2134 : /* 4257*/ OPC_MoveParent,
2135 : /* 4258*/ OPC_MoveParent,
2136 : /* 4259*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
2137 : /* 4261*/ OPC_MoveParent,
2138 : /* 4262*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
2139 : /* 4264*/ OPC_MoveParent,
2140 : /* 4265*/ OPC_MoveChild1,
2141 : /* 4266*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
2142 : /* 4269*/ OPC_MoveChild0,
2143 : /* 4270*/ OPC_CheckAndImm, 127|128,1/*255*/,
2144 : /* 4273*/ OPC_MoveChild0,
2145 : /* 4274*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
2146 : /* 4277*/ OPC_Scope, 50|128,1/*178*/, /*->4458*/ // 2 children in Scope
2147 : /* 4280*/ OPC_CheckChild0Same, 1,
2148 : /* 4282*/ OPC_CheckChild1Integer, 16,
2149 : /* 4284*/ OPC_CheckChild1Type, MVT::i32,
2150 : /* 4286*/ OPC_MoveParent,
2151 : /* 4287*/ OPC_MoveParent,
2152 : /* 4288*/ OPC_MoveChild1,
2153 : /* 4289*/ OPC_CheckAndImm, 127|128,1/*255*/,
2154 : /* 4292*/ OPC_MoveChild0,
2155 : /* 4293*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
2156 : /* 4296*/ OPC_CheckChild0Same, 0,
2157 : /* 4298*/ OPC_CheckChild1Integer, 16,
2158 : /* 4300*/ OPC_CheckChild1Type, MVT::i32,
2159 : /* 4302*/ OPC_MoveParent,
2160 : /* 4303*/ OPC_MoveParent,
2161 : /* 4304*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
2162 : /* 4306*/ OPC_MoveParent,
2163 : /* 4307*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
2164 : /* 4309*/ OPC_MoveParent,
2165 : /* 4310*/ OPC_MoveChild1,
2166 : /* 4311*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
2167 : /* 4314*/ OPC_MoveChild0,
2168 : /* 4315*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
2169 : /* 4318*/ OPC_Scope, 68, /*->4388*/ // 2 children in Scope
2170 : /* 4320*/ OPC_CheckChild0Same, 1,
2171 : /* 4322*/ OPC_CheckChild1Integer, 24,
2172 : /* 4324*/ OPC_CheckChild1Type, MVT::i32,
2173 : /* 4326*/ OPC_MoveParent,
2174 : /* 4327*/ OPC_MoveChild1,
2175 : /* 4328*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
2176 : /* 4331*/ OPC_CheckChild0Same, 0,
2177 : /* 4333*/ OPC_CheckChild1Integer, 24,
2178 : /* 4335*/ OPC_CheckChild1Type, MVT::i32,
2179 : /* 4337*/ OPC_MoveParent,
2180 : /* 4338*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
2181 : /* 4340*/ OPC_MoveParent,
2182 : /* 4341*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
2183 : /* 4343*/ OPC_CheckType, MVT::i32,
2184 : /* 4345*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
2185 : /* 4347*/ OPC_EmitInteger, MVT::i32, 8,
2186 : /* 4350*/ OPC_EmitInteger, MVT::i32, 8,
2187 : /* 4353*/ OPC_EmitInteger, MVT::i32, 8,
2188 : /* 4356*/ OPC_EmitInteger, MVT::i1, 0,
2189 : /* 4359*/ OPC_EmitInteger, MVT::i32, 0,
2190 : /* 4362*/ OPC_EmitInteger, MVT::i32, 0,
2191 : /* 4365*/ OPC_EmitInteger, MVT::i32, 0,
2192 : /* 4368*/ OPC_EmitInteger, MVT::i32, 0,
2193 : /* 4371*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
2194 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
2195 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
2196 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
2197 : /* 4388*/ /*Scope*/ 68, /*->4457*/
2198 : /* 4389*/ OPC_CheckChild0Same, 0,
2199 : /* 4391*/ OPC_CheckChild1Integer, 24,
2200 : /* 4393*/ OPC_CheckChild1Type, MVT::i32,
2201 : /* 4395*/ OPC_MoveParent,
2202 : /* 4396*/ OPC_MoveChild1,
2203 : /* 4397*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
2204 : /* 4400*/ OPC_CheckChild0Same, 1,
2205 : /* 4402*/ OPC_CheckChild1Integer, 24,
2206 : /* 4404*/ OPC_CheckChild1Type, MVT::i32,
2207 : /* 4406*/ OPC_MoveParent,
2208 : /* 4407*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
2209 : /* 4409*/ OPC_MoveParent,
2210 : /* 4410*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
2211 : /* 4412*/ OPC_CheckType, MVT::i32,
2212 : /* 4414*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
2213 : /* 4416*/ OPC_EmitInteger, MVT::i32, 8,
2214 : /* 4419*/ OPC_EmitInteger, MVT::i32, 8,
2215 : /* 4422*/ OPC_EmitInteger, MVT::i32, 8,
2216 : /* 4425*/ OPC_EmitInteger, MVT::i1, 0,
2217 : /* 4428*/ OPC_EmitInteger, MVT::i32, 0,
2218 : /* 4431*/ OPC_EmitInteger, MVT::i32, 0,
2219 : /* 4434*/ OPC_EmitInteger, MVT::i32, 0,
2220 : /* 4437*/ OPC_EmitInteger, MVT::i32, 0,
2221 : /* 4440*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
2222 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
2223 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
2224 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
2225 : /* 4457*/ 0, /*End of Scope*/
2226 : /* 4458*/ /*Scope*/ 50|128,1/*178*/, /*->4638*/
2227 : /* 4460*/ OPC_CheckChild0Same, 0,
2228 : /* 4462*/ OPC_CheckChild1Integer, 16,
2229 : /* 4464*/ OPC_CheckChild1Type, MVT::i32,
2230 : /* 4466*/ OPC_MoveParent,
2231 : /* 4467*/ OPC_MoveParent,
2232 : /* 4468*/ OPC_MoveChild1,
2233 : /* 4469*/ OPC_CheckAndImm, 127|128,1/*255*/,
2234 : /* 4472*/ OPC_MoveChild0,
2235 : /* 4473*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
2236 : /* 4476*/ OPC_CheckChild0Same, 1,
2237 : /* 4478*/ OPC_CheckChild1Integer, 16,
2238 : /* 4480*/ OPC_CheckChild1Type, MVT::i32,
2239 : /* 4482*/ OPC_MoveParent,
2240 : /* 4483*/ OPC_MoveParent,
2241 : /* 4484*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
2242 : /* 4486*/ OPC_MoveParent,
2243 : /* 4487*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
2244 : /* 4489*/ OPC_MoveParent,
2245 : /* 4490*/ OPC_MoveChild1,
2246 : /* 4491*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
2247 : /* 4494*/ OPC_MoveChild0,
2248 : /* 4495*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
2249 : /* 4498*/ OPC_Scope, 68, /*->4568*/ // 2 children in Scope
2250 : /* 4500*/ OPC_CheckChild0Same, 1,
2251 : /* 4502*/ OPC_CheckChild1Integer, 24,
2252 : /* 4504*/ OPC_CheckChild1Type, MVT::i32,
2253 : /* 4506*/ OPC_MoveParent,
2254 : /* 4507*/ OPC_MoveChild1,
2255 : /* 4508*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
2256 : /* 4511*/ OPC_CheckChild0Same, 0,
2257 : /* 4513*/ OPC_CheckChild1Integer, 24,
2258 : /* 4515*/ OPC_CheckChild1Type, MVT::i32,
2259 : /* 4517*/ OPC_MoveParent,
2260 : /* 4518*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
2261 : /* 4520*/ OPC_MoveParent,
2262 : /* 4521*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
2263 : /* 4523*/ OPC_CheckType, MVT::i32,
2264 : /* 4525*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
2265 : /* 4527*/ OPC_EmitInteger, MVT::i32, 8,
2266 : /* 4530*/ OPC_EmitInteger, MVT::i32, 8,
2267 : /* 4533*/ OPC_EmitInteger, MVT::i32, 8,
2268 : /* 4536*/ OPC_EmitInteger, MVT::i1, 0,
2269 : /* 4539*/ OPC_EmitInteger, MVT::i32, 0,
2270 : /* 4542*/ OPC_EmitInteger, MVT::i32, 0,
2271 : /* 4545*/ OPC_EmitInteger, MVT::i32, 0,
2272 : /* 4548*/ OPC_EmitInteger, MVT::i32, 0,
2273 : /* 4551*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
2274 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
2275 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
2276 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
2277 : /* 4568*/ /*Scope*/ 68, /*->4637*/
2278 : /* 4569*/ OPC_CheckChild0Same, 0,
2279 : /* 4571*/ OPC_CheckChild1Integer, 24,
2280 : /* 4573*/ OPC_CheckChild1Type, MVT::i32,
2281 : /* 4575*/ OPC_MoveParent,
2282 : /* 4576*/ OPC_MoveChild1,
2283 : /* 4577*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
2284 : /* 4580*/ OPC_CheckChild0Same, 1,
2285 : /* 4582*/ OPC_CheckChild1Integer, 24,
2286 : /* 4584*/ OPC_CheckChild1Type, MVT::i32,
2287 : /* 4586*/ OPC_MoveParent,
2288 : /* 4587*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
2289 : /* 4589*/ OPC_MoveParent,
2290 : /* 4590*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
2291 : /* 4592*/ OPC_CheckType, MVT::i32,
2292 : /* 4594*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
2293 : /* 4596*/ OPC_EmitInteger, MVT::i32, 8,
2294 : /* 4599*/ OPC_EmitInteger, MVT::i32, 8,
2295 : /* 4602*/ OPC_EmitInteger, MVT::i32, 8,
2296 : /* 4605*/ OPC_EmitInteger, MVT::i1, 0,
2297 : /* 4608*/ OPC_EmitInteger, MVT::i32, 0,
2298 : /* 4611*/ OPC_EmitInteger, MVT::i32, 0,
2299 : /* 4614*/ OPC_EmitInteger, MVT::i32, 0,
2300 : /* 4617*/ OPC_EmitInteger, MVT::i32, 0,
2301 : /* 4620*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
2302 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
2303 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
2304 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
2305 : /* 4637*/ 0, /*End of Scope*/
2306 : /* 4638*/ 0, /*End of Scope*/
2307 : /* 4639*/ 0, /*End of Scope*/
2308 : /* 4640*/ /*Scope*/ 77|128,12/*1613*/, /*->6255*/
2309 : /* 4642*/ OPC_RecordChild0, // #0 = $src2
2310 : /* 4643*/ OPC_MoveChild1,
2311 : /* 4644*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
2312 : /* 4647*/ OPC_MoveChild0,
2313 : /* 4648*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
2314 : /* 4651*/ OPC_RecordChild0, // #1 = $src0
2315 : /* 4652*/ OPC_MoveChild1,
2316 : /* 4653*/ OPC_CheckValueType, MVT::i8,
2317 : /* 4655*/ OPC_MoveParent,
2318 : /* 4656*/ OPC_MoveParent,
2319 : /* 4657*/ OPC_MoveChild1,
2320 : /* 4658*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
2321 : /* 4661*/ OPC_RecordChild0, // #2 = $src1
2322 : /* 4662*/ OPC_MoveChild1,
2323 : /* 4663*/ OPC_CheckValueType, MVT::i8,
2324 : /* 4665*/ OPC_MoveParent,
2325 : /* 4666*/ OPC_MoveParent,
2326 : /* 4667*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
2327 : /* 4669*/ OPC_MoveParent,
2328 : /* 4670*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
2329 : /* 4672*/ OPC_MoveParent,
2330 : /* 4673*/ OPC_MoveChild1,
2331 : /* 4674*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
2332 : /* 4677*/ OPC_MoveChild0,
2333 : /* 4678*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
2334 : /* 4681*/ OPC_MoveChild0,
2335 : /* 4682*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
2336 : /* 4685*/ OPC_Scope, 44|128,3/*428*/, /*->5116*/ // 3 children in Scope
2337 : /* 4688*/ OPC_CheckChild0Same, 1,
2338 : /* 4690*/ OPC_CheckChild1Integer, 8,
2339 : /* 4692*/ OPC_CheckChild1Type, MVT::i32,
2340 : /* 4694*/ OPC_MoveParent,
2341 : /* 4695*/ OPC_MoveChild1,
2342 : /* 4696*/ OPC_CheckValueType, MVT::i8,
2343 : /* 4698*/ OPC_MoveParent,
2344 : /* 4699*/ OPC_MoveParent,
2345 : /* 4700*/ OPC_MoveChild1,
2346 : /* 4701*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
2347 : /* 4704*/ OPC_MoveChild0,
2348 : /* 4705*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
2349 : /* 4708*/ OPC_CheckChild0Same, 2,
2350 : /* 4710*/ OPC_CheckChild1Integer, 8,
2351 : /* 4712*/ OPC_CheckChild1Type, MVT::i32,
2352 : /* 4714*/ OPC_MoveParent,
2353 : /* 4715*/ OPC_MoveChild1,
2354 : /* 4716*/ OPC_CheckValueType, MVT::i8,
2355 : /* 4718*/ OPC_MoveParent,
2356 : /* 4719*/ OPC_MoveParent,
2357 : /* 4720*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
2358 : /* 4722*/ OPC_MoveParent,
2359 : /* 4723*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
2360 : /* 4725*/ OPC_MoveParent,
2361 : /* 4726*/ OPC_MoveChild1,
2362 : /* 4727*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
2363 : /* 4730*/ OPC_MoveChild0,
2364 : /* 4731*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
2365 : /* 4734*/ OPC_MoveChild0,
2366 : /* 4735*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
2367 : /* 4738*/ OPC_Scope, 58|128,1/*186*/, /*->4927*/ // 2 children in Scope
2368 : /* 4741*/ OPC_CheckChild0Same, 1,
2369 : /* 4743*/ OPC_CheckChild1Integer, 16,
2370 : /* 4745*/ OPC_CheckChild1Type, MVT::i32,
2371 : /* 4747*/ OPC_MoveParent,
2372 : /* 4748*/ OPC_MoveChild1,
2373 : /* 4749*/ OPC_CheckValueType, MVT::i8,
2374 : /* 4751*/ OPC_MoveParent,
2375 : /* 4752*/ OPC_MoveParent,
2376 : /* 4753*/ OPC_MoveChild1,
2377 : /* 4754*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
2378 : /* 4757*/ OPC_MoveChild0,
2379 : /* 4758*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
2380 : /* 4761*/ OPC_CheckChild0Same, 2,
2381 : /* 4763*/ OPC_CheckChild1Integer, 16,
2382 : /* 4765*/ OPC_CheckChild1Type, MVT::i32,
2383 : /* 4767*/ OPC_MoveParent,
2384 : /* 4768*/ OPC_MoveChild1,
2385 : /* 4769*/ OPC_CheckValueType, MVT::i8,
2386 : /* 4771*/ OPC_MoveParent,
2387 : /* 4772*/ OPC_MoveParent,
2388 : /* 4773*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
2389 : /* 4775*/ OPC_MoveParent,
2390 : /* 4776*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
2391 : /* 4778*/ OPC_MoveParent,
2392 : /* 4779*/ OPC_MoveChild1,
2393 : /* 4780*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
2394 : /* 4783*/ OPC_MoveChild0,
2395 : /* 4784*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
2396 : /* 4787*/ OPC_Scope, 68, /*->4857*/ // 2 children in Scope
2397 : /* 4789*/ OPC_CheckChild0Same, 1,
2398 : /* 4791*/ OPC_CheckChild1Integer, 24,
2399 : /* 4793*/ OPC_CheckChild1Type, MVT::i32,
2400 : /* 4795*/ OPC_MoveParent,
2401 : /* 4796*/ OPC_MoveChild1,
2402 : /* 4797*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
2403 : /* 4800*/ OPC_CheckChild0Same, 2,
2404 : /* 4802*/ OPC_CheckChild1Integer, 24,
2405 : /* 4804*/ OPC_CheckChild1Type, MVT::i32,
2406 : /* 4806*/ OPC_MoveParent,
2407 : /* 4807*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
2408 : /* 4809*/ OPC_MoveParent,
2409 : /* 4810*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
2410 : /* 4812*/ OPC_CheckType, MVT::i32,
2411 : /* 4814*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
2412 : /* 4816*/ OPC_EmitInteger, MVT::i32, 8,
2413 : /* 4819*/ OPC_EmitInteger, MVT::i32, 8,
2414 : /* 4822*/ OPC_EmitInteger, MVT::i32, 8,
2415 : /* 4825*/ OPC_EmitInteger, MVT::i1, 0,
2416 : /* 4828*/ OPC_EmitInteger, MVT::i32, 0,
2417 : /* 4831*/ OPC_EmitInteger, MVT::i32, 0,
2418 : /* 4834*/ OPC_EmitInteger, MVT::i32, 0,
2419 : /* 4837*/ OPC_EmitInteger, MVT::i32, 0,
2420 : /* 4840*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
2421 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 2, 5, 0, 6, 7, 8, 9, 10,
2422 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
2423 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
2424 : /* 4857*/ /*Scope*/ 68, /*->4926*/
2425 : /* 4858*/ OPC_CheckChild0Same, 2,
2426 : /* 4860*/ OPC_CheckChild1Integer, 24,
2427 : /* 4862*/ OPC_CheckChild1Type, MVT::i32,
2428 : /* 4864*/ OPC_MoveParent,
2429 : /* 4865*/ OPC_MoveChild1,
2430 : /* 4866*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
2431 : /* 4869*/ OPC_CheckChild0Same, 1,
2432 : /* 4871*/ OPC_CheckChild1Integer, 24,
2433 : /* 4873*/ OPC_CheckChild1Type, MVT::i32,
2434 : /* 4875*/ OPC_MoveParent,
2435 : /* 4876*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
2436 : /* 4878*/ OPC_MoveParent,
2437 : /* 4879*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
2438 : /* 4881*/ OPC_CheckType, MVT::i32,
2439 : /* 4883*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
2440 : /* 4885*/ OPC_EmitInteger, MVT::i32, 8,
2441 : /* 4888*/ OPC_EmitInteger, MVT::i32, 8,
2442 : /* 4891*/ OPC_EmitInteger, MVT::i32, 8,
2443 : /* 4894*/ OPC_EmitInteger, MVT::i1, 0,
2444 : /* 4897*/ OPC_EmitInteger, MVT::i32, 0,
2445 : /* 4900*/ OPC_EmitInteger, MVT::i32, 0,
2446 : /* 4903*/ OPC_EmitInteger, MVT::i32, 0,
2447 : /* 4906*/ OPC_EmitInteger, MVT::i32, 0,
2448 : /* 4909*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
2449 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 2, 5, 0, 6, 7, 8, 9, 10,
2450 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
2451 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
2452 : /* 4926*/ 0, /*End of Scope*/
2453 : /* 4927*/ /*Scope*/ 58|128,1/*186*/, /*->5115*/
2454 : /* 4929*/ OPC_CheckChild0Same, 2,
2455 : /* 4931*/ OPC_CheckChild1Integer, 16,
2456 : /* 4933*/ OPC_CheckChild1Type, MVT::i32,
2457 : /* 4935*/ OPC_MoveParent,
2458 : /* 4936*/ OPC_MoveChild1,
2459 : /* 4937*/ OPC_CheckValueType, MVT::i8,
2460 : /* 4939*/ OPC_MoveParent,
2461 : /* 4940*/ OPC_MoveParent,
2462 : /* 4941*/ OPC_MoveChild1,
2463 : /* 4942*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
2464 : /* 4945*/ OPC_MoveChild0,
2465 : /* 4946*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
2466 : /* 4949*/ OPC_CheckChild0Same, 1,
2467 : /* 4951*/ OPC_CheckChild1Integer, 16,
2468 : /* 4953*/ OPC_CheckChild1Type, MVT::i32,
2469 : /* 4955*/ OPC_MoveParent,
2470 : /* 4956*/ OPC_MoveChild1,
2471 : /* 4957*/ OPC_CheckValueType, MVT::i8,
2472 : /* 4959*/ OPC_MoveParent,
2473 : /* 4960*/ OPC_MoveParent,
2474 : /* 4961*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
2475 : /* 4963*/ OPC_MoveParent,
2476 : /* 4964*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
2477 : /* 4966*/ OPC_MoveParent,
2478 : /* 4967*/ OPC_MoveChild1,
2479 : /* 4968*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
2480 : /* 4971*/ OPC_MoveChild0,
2481 : /* 4972*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
2482 : /* 4975*/ OPC_Scope, 68, /*->5045*/ // 2 children in Scope
2483 : /* 4977*/ OPC_CheckChild0Same, 1,
2484 : /* 4979*/ OPC_CheckChild1Integer, 24,
2485 : /* 4981*/ OPC_CheckChild1Type, MVT::i32,
2486 : /* 4983*/ OPC_MoveParent,
2487 : /* 4984*/ OPC_MoveChild1,
2488 : /* 4985*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
2489 : /* 4988*/ OPC_CheckChild0Same, 2,
2490 : /* 4990*/ OPC_CheckChild1Integer, 24,
2491 : /* 4992*/ OPC_CheckChild1Type, MVT::i32,
2492 : /* 4994*/ OPC_MoveParent,
2493 : /* 4995*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
2494 : /* 4997*/ OPC_MoveParent,
2495 : /* 4998*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
2496 : /* 5000*/ OPC_CheckType, MVT::i32,
2497 : /* 5002*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
2498 : /* 5004*/ OPC_EmitInteger, MVT::i32, 8,
2499 : /* 5007*/ OPC_EmitInteger, MVT::i32, 8,
2500 : /* 5010*/ OPC_EmitInteger, MVT::i32, 8,
2501 : /* 5013*/ OPC_EmitInteger, MVT::i1, 0,
2502 : /* 5016*/ OPC_EmitInteger, MVT::i32, 0,
2503 : /* 5019*/ OPC_EmitInteger, MVT::i32, 0,
2504 : /* 5022*/ OPC_EmitInteger, MVT::i32, 0,
2505 : /* 5025*/ OPC_EmitInteger, MVT::i32, 0,
2506 : /* 5028*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
2507 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 2, 5, 0, 6, 7, 8, 9, 10,
2508 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
2509 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
2510 : /* 5045*/ /*Scope*/ 68, /*->5114*/
2511 : /* 5046*/ OPC_CheckChild0Same, 2,
2512 : /* 5048*/ OPC_CheckChild1Integer, 24,
2513 : /* 5050*/ OPC_CheckChild1Type, MVT::i32,
2514 : /* 5052*/ OPC_MoveParent,
2515 : /* 5053*/ OPC_MoveChild1,
2516 : /* 5054*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
2517 : /* 5057*/ OPC_CheckChild0Same, 1,
2518 : /* 5059*/ OPC_CheckChild1Integer, 24,
2519 : /* 5061*/ OPC_CheckChild1Type, MVT::i32,
2520 : /* 5063*/ OPC_MoveParent,
2521 : /* 5064*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
2522 : /* 5066*/ OPC_MoveParent,
2523 : /* 5067*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
2524 : /* 5069*/ OPC_CheckType, MVT::i32,
2525 : /* 5071*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
2526 : /* 5073*/ OPC_EmitInteger, MVT::i32, 8,
2527 : /* 5076*/ OPC_EmitInteger, MVT::i32, 8,
2528 : /* 5079*/ OPC_EmitInteger, MVT::i32, 8,
2529 : /* 5082*/ OPC_EmitInteger, MVT::i1, 0,
2530 : /* 5085*/ OPC_EmitInteger, MVT::i32, 0,
2531 : /* 5088*/ OPC_EmitInteger, MVT::i32, 0,
2532 : /* 5091*/ OPC_EmitInteger, MVT::i32, 0,
2533 : /* 5094*/ OPC_EmitInteger, MVT::i32, 0,
2534 : /* 5097*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
2535 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 2, 5, 0, 6, 7, 8, 9, 10,
2536 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
2537 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
2538 : /* 5114*/ 0, /*End of Scope*/
2539 : /* 5115*/ 0, /*End of Scope*/
2540 : /* 5116*/ /*Scope*/ 66|128,5/*706*/, /*->5824*/
2541 : /* 5118*/ OPC_CheckChild0Same, 2,
2542 : /* 5120*/ OPC_CheckChild1Integer, 8,
2543 : /* 5122*/ OPC_CheckChild1Type, MVT::i32,
2544 : /* 5124*/ OPC_MoveParent,
2545 : /* 5125*/ OPC_MoveChild1,
2546 : /* 5126*/ OPC_CheckValueType, MVT::i8,
2547 : /* 5128*/ OPC_MoveParent,
2548 : /* 5129*/ OPC_MoveParent,
2549 : /* 5130*/ OPC_MoveChild1,
2550 : /* 5131*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
2551 : /* 5134*/ OPC_MoveChild0,
2552 : /* 5135*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
2553 : /* 5138*/ OPC_CheckChild0Same, 1,
2554 : /* 5140*/ OPC_CheckChild1Integer, 8,
2555 : /* 5142*/ OPC_CheckChild1Type, MVT::i32,
2556 : /* 5144*/ OPC_MoveParent,
2557 : /* 5145*/ OPC_MoveChild1,
2558 : /* 5146*/ OPC_CheckValueType, MVT::i8,
2559 : /* 5148*/ OPC_MoveParent,
2560 : /* 5149*/ OPC_MoveParent,
2561 : /* 5150*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
2562 : /* 5152*/ OPC_MoveParent,
2563 : /* 5153*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
2564 : /* 5155*/ OPC_MoveParent,
2565 : /* 5156*/ OPC_MoveChild1,
2566 : /* 5157*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
2567 : /* 5160*/ OPC_MoveChild0,
2568 : /* 5161*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
2569 : /* 5164*/ OPC_MoveChild0,
2570 : /* 5165*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
2571 : /* 5168*/ OPC_Scope, 58|128,1/*186*/, /*->5357*/ // 3 children in Scope
2572 : /* 5171*/ OPC_CheckChild0Same, 1,
2573 : /* 5173*/ OPC_CheckChild1Integer, 16,
2574 : /* 5175*/ OPC_CheckChild1Type, MVT::i32,
2575 : /* 5177*/ OPC_MoveParent,
2576 : /* 5178*/ OPC_MoveChild1,
2577 : /* 5179*/ OPC_CheckValueType, MVT::i8,
2578 : /* 5181*/ OPC_MoveParent,
2579 : /* 5182*/ OPC_MoveParent,
2580 : /* 5183*/ OPC_MoveChild1,
2581 : /* 5184*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
2582 : /* 5187*/ OPC_MoveChild0,
2583 : /* 5188*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
2584 : /* 5191*/ OPC_CheckChild0Same, 2,
2585 : /* 5193*/ OPC_CheckChild1Integer, 16,
2586 : /* 5195*/ OPC_CheckChild1Type, MVT::i32,
2587 : /* 5197*/ OPC_MoveParent,
2588 : /* 5198*/ OPC_MoveChild1,
2589 : /* 5199*/ OPC_CheckValueType, MVT::i8,
2590 : /* 5201*/ OPC_MoveParent,
2591 : /* 5202*/ OPC_MoveParent,
2592 : /* 5203*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
2593 : /* 5205*/ OPC_MoveParent,
2594 : /* 5206*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
2595 : /* 5208*/ OPC_MoveParent,
2596 : /* 5209*/ OPC_MoveChild1,
2597 : /* 5210*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
2598 : /* 5213*/ OPC_MoveChild0,
2599 : /* 5214*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
2600 : /* 5217*/ OPC_Scope, 68, /*->5287*/ // 2 children in Scope
2601 : /* 5219*/ OPC_CheckChild0Same, 1,
2602 : /* 5221*/ OPC_CheckChild1Integer, 24,
2603 : /* 5223*/ OPC_CheckChild1Type, MVT::i32,
2604 : /* 5225*/ OPC_MoveParent,
2605 : /* 5226*/ OPC_MoveChild1,
2606 : /* 5227*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
2607 : /* 5230*/ OPC_CheckChild0Same, 2,
2608 : /* 5232*/ OPC_CheckChild1Integer, 24,
2609 : /* 5234*/ OPC_CheckChild1Type, MVT::i32,
2610 : /* 5236*/ OPC_MoveParent,
2611 : /* 5237*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
2612 : /* 5239*/ OPC_MoveParent,
2613 : /* 5240*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
2614 : /* 5242*/ OPC_CheckType, MVT::i32,
2615 : /* 5244*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
2616 : /* 5246*/ OPC_EmitInteger, MVT::i32, 8,
2617 : /* 5249*/ OPC_EmitInteger, MVT::i32, 8,
2618 : /* 5252*/ OPC_EmitInteger, MVT::i32, 8,
2619 : /* 5255*/ OPC_EmitInteger, MVT::i1, 0,
2620 : /* 5258*/ OPC_EmitInteger, MVT::i32, 0,
2621 : /* 5261*/ OPC_EmitInteger, MVT::i32, 0,
2622 : /* 5264*/ OPC_EmitInteger, MVT::i32, 0,
2623 : /* 5267*/ OPC_EmitInteger, MVT::i32, 0,
2624 : /* 5270*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
2625 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 2, 5, 0, 6, 7, 8, 9, 10,
2626 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
2627 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
2628 : /* 5287*/ /*Scope*/ 68, /*->5356*/
2629 : /* 5288*/ OPC_CheckChild0Same, 2,
2630 : /* 5290*/ OPC_CheckChild1Integer, 24,
2631 : /* 5292*/ OPC_CheckChild1Type, MVT::i32,
2632 : /* 5294*/ OPC_MoveParent,
2633 : /* 5295*/ OPC_MoveChild1,
2634 : /* 5296*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
2635 : /* 5299*/ OPC_CheckChild0Same, 1,
2636 : /* 5301*/ OPC_CheckChild1Integer, 24,
2637 : /* 5303*/ OPC_CheckChild1Type, MVT::i32,
2638 : /* 5305*/ OPC_MoveParent,
2639 : /* 5306*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
2640 : /* 5308*/ OPC_MoveParent,
2641 : /* 5309*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
2642 : /* 5311*/ OPC_CheckType, MVT::i32,
2643 : /* 5313*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
2644 : /* 5315*/ OPC_EmitInteger, MVT::i32, 8,
2645 : /* 5318*/ OPC_EmitInteger, MVT::i32, 8,
2646 : /* 5321*/ OPC_EmitInteger, MVT::i32, 8,
2647 : /* 5324*/ OPC_EmitInteger, MVT::i1, 0,
2648 : /* 5327*/ OPC_EmitInteger, MVT::i32, 0,
2649 : /* 5330*/ OPC_EmitInteger, MVT::i32, 0,
2650 : /* 5333*/ OPC_EmitInteger, MVT::i32, 0,
2651 : /* 5336*/ OPC_EmitInteger, MVT::i32, 0,
2652 : /* 5339*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
2653 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 2, 5, 0, 6, 7, 8, 9, 10,
2654 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
2655 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
2656 : /* 5356*/ 0, /*End of Scope*/
2657 : /* 5357*/ /*Scope*/ 20|128,2/*276*/, /*->5635*/
2658 : /* 5359*/ OPC_CheckChild0Same, 2,
2659 : /* 5361*/ OPC_CheckChild1Integer, 16,
2660 : /* 5363*/ OPC_CheckChild1Type, MVT::i32,
2661 : /* 5365*/ OPC_MoveParent,
2662 : /* 5366*/ OPC_MoveChild1,
2663 : /* 5367*/ OPC_CheckValueType, MVT::i8,
2664 : /* 5369*/ OPC_MoveParent,
2665 : /* 5370*/ OPC_MoveParent,
2666 : /* 5371*/ OPC_MoveChild1,
2667 : /* 5372*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
2668 : /* 5375*/ OPC_MoveChild0,
2669 : /* 5376*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
2670 : /* 5379*/ OPC_CheckChild0Same, 1,
2671 : /* 5381*/ OPC_CheckChild1Integer, 16,
2672 : /* 5383*/ OPC_CheckChild1Type, MVT::i32,
2673 : /* 5385*/ OPC_MoveParent,
2674 : /* 5386*/ OPC_MoveChild1,
2675 : /* 5387*/ OPC_CheckValueType, MVT::i8,
2676 : /* 5389*/ OPC_MoveParent,
2677 : /* 5390*/ OPC_MoveParent,
2678 : /* 5391*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
2679 : /* 5393*/ OPC_MoveParent,
2680 : /* 5394*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
2681 : /* 5396*/ OPC_MoveParent,
2682 : /* 5397*/ OPC_MoveChild1,
2683 : /* 5398*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
2684 : /* 5401*/ OPC_MoveChild0,
2685 : /* 5402*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
2686 : /* 5405*/ OPC_Scope, 68, /*->5475*/ // 3 children in Scope
2687 : /* 5407*/ OPC_CheckChild0Same, 1,
2688 : /* 5409*/ OPC_CheckChild1Integer, 24,
2689 : /* 5411*/ OPC_CheckChild1Type, MVT::i32,
2690 : /* 5413*/ OPC_MoveParent,
2691 : /* 5414*/ OPC_MoveChild1,
2692 : /* 5415*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
2693 : /* 5418*/ OPC_CheckChild0Same, 2,
2694 : /* 5420*/ OPC_CheckChild1Integer, 24,
2695 : /* 5422*/ OPC_CheckChild1Type, MVT::i32,
2696 : /* 5424*/ OPC_MoveParent,
2697 : /* 5425*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
2698 : /* 5427*/ OPC_MoveParent,
2699 : /* 5428*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
2700 : /* 5430*/ OPC_CheckType, MVT::i32,
2701 : /* 5432*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
2702 : /* 5434*/ OPC_EmitInteger, MVT::i32, 8,
2703 : /* 5437*/ OPC_EmitInteger, MVT::i32, 8,
2704 : /* 5440*/ OPC_EmitInteger, MVT::i32, 8,
2705 : /* 5443*/ OPC_EmitInteger, MVT::i1, 0,
2706 : /* 5446*/ OPC_EmitInteger, MVT::i32, 0,
2707 : /* 5449*/ OPC_EmitInteger, MVT::i32, 0,
2708 : /* 5452*/ OPC_EmitInteger, MVT::i32, 0,
2709 : /* 5455*/ OPC_EmitInteger, MVT::i32, 0,
2710 : /* 5458*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
2711 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 2, 5, 0, 6, 7, 8, 9, 10,
2712 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
2713 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
2714 : /* 5475*/ /*Scope*/ 89, /*->5565*/
2715 : /* 5476*/ OPC_CheckChild0Same, 2,
2716 : /* 5478*/ OPC_CheckChild1Integer, 24,
2717 : /* 5480*/ OPC_CheckChild1Type, MVT::i32,
2718 : /* 5482*/ OPC_MoveParent,
2719 : /* 5483*/ OPC_MoveChild1,
2720 : /* 5484*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
2721 : /* 5487*/ OPC_CheckChild0Same, 1,
2722 : /* 5489*/ OPC_CheckChild1Integer, 24,
2723 : /* 5491*/ OPC_CheckChild1Type, MVT::i32,
2724 : /* 5493*/ OPC_MoveParent,
2725 : /* 5494*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
2726 : /* 5496*/ OPC_MoveParent,
2727 : /* 5497*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
2728 : /* 5499*/ OPC_CheckType, MVT::i32,
2729 : /* 5501*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
2730 : /* 5503*/ OPC_EmitInteger, MVT::i32, 8,
2731 : /* 5506*/ OPC_EmitInteger, MVT::i32, 8,
2732 : /* 5509*/ OPC_EmitInteger, MVT::i32, 8,
2733 : /* 5512*/ OPC_EmitInteger, MVT::i1, 0,
2734 : /* 5515*/ OPC_EmitInteger, MVT::i32, 0,
2735 : /* 5518*/ OPC_EmitInteger, MVT::i32, 0,
2736 : /* 5521*/ OPC_EmitInteger, MVT::i32, 0,
2737 : /* 5524*/ OPC_EmitInteger, MVT::i32, 0,
2738 : /* 5527*/ OPC_Scope, 17, /*->5546*/ // 2 children in Scope
2739 : /* 5529*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
2740 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 2, 5, 0, 6, 7, 8, 9, 10,
2741 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
2742 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
2743 : /* 5546*/ /*Scope*/ 17, /*->5564*/
2744 : /* 5547*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
2745 : MVT::i32, 11/*#Ops*/, 3, 2, 4, 1, 5, 0, 6, 7, 8, 9, 10,
2746 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
2747 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
2748 : /* 5564*/ 0, /*End of Scope*/
2749 : /* 5565*/ /*Scope*/ 68, /*->5634*/
2750 : /* 5566*/ OPC_CheckChild0Same, 1,
2751 : /* 5568*/ OPC_CheckChild1Integer, 24,
2752 : /* 5570*/ OPC_CheckChild1Type, MVT::i32,
2753 : /* 5572*/ OPC_MoveParent,
2754 : /* 5573*/ OPC_MoveChild1,
2755 : /* 5574*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
2756 : /* 5577*/ OPC_CheckChild0Same, 2,
2757 : /* 5579*/ OPC_CheckChild1Integer, 24,
2758 : /* 5581*/ OPC_CheckChild1Type, MVT::i32,
2759 : /* 5583*/ OPC_MoveParent,
2760 : /* 5584*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
2761 : /* 5586*/ OPC_MoveParent,
2762 : /* 5587*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
2763 : /* 5589*/ OPC_CheckType, MVT::i32,
2764 : /* 5591*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
2765 : /* 5593*/ OPC_EmitInteger, MVT::i32, 8,
2766 : /* 5596*/ OPC_EmitInteger, MVT::i32, 8,
2767 : /* 5599*/ OPC_EmitInteger, MVT::i32, 8,
2768 : /* 5602*/ OPC_EmitInteger, MVT::i1, 0,
2769 : /* 5605*/ OPC_EmitInteger, MVT::i32, 0,
2770 : /* 5608*/ OPC_EmitInteger, MVT::i32, 0,
2771 : /* 5611*/ OPC_EmitInteger, MVT::i32, 0,
2772 : /* 5614*/ OPC_EmitInteger, MVT::i32, 0,
2773 : /* 5617*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
2774 : MVT::i32, 11/*#Ops*/, 3, 2, 4, 1, 5, 0, 6, 7, 8, 9, 10,
2775 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
2776 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
2777 : /* 5634*/ 0, /*End of Scope*/
2778 : /* 5635*/ /*Scope*/ 58|128,1/*186*/, /*->5823*/
2779 : /* 5637*/ OPC_CheckChild0Same, 1,
2780 : /* 5639*/ OPC_CheckChild1Integer, 16,
2781 : /* 5641*/ OPC_CheckChild1Type, MVT::i32,
2782 : /* 5643*/ OPC_MoveParent,
2783 : /* 5644*/ OPC_MoveChild1,
2784 : /* 5645*/ OPC_CheckValueType, MVT::i8,
2785 : /* 5647*/ OPC_MoveParent,
2786 : /* 5648*/ OPC_MoveParent,
2787 : /* 5649*/ OPC_MoveChild1,
2788 : /* 5650*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
2789 : /* 5653*/ OPC_MoveChild0,
2790 : /* 5654*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
2791 : /* 5657*/ OPC_CheckChild0Same, 2,
2792 : /* 5659*/ OPC_CheckChild1Integer, 16,
2793 : /* 5661*/ OPC_CheckChild1Type, MVT::i32,
2794 : /* 5663*/ OPC_MoveParent,
2795 : /* 5664*/ OPC_MoveChild1,
2796 : /* 5665*/ OPC_CheckValueType, MVT::i8,
2797 : /* 5667*/ OPC_MoveParent,
2798 : /* 5668*/ OPC_MoveParent,
2799 : /* 5669*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
2800 : /* 5671*/ OPC_MoveParent,
2801 : /* 5672*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
2802 : /* 5674*/ OPC_MoveParent,
2803 : /* 5675*/ OPC_MoveChild1,
2804 : /* 5676*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
2805 : /* 5679*/ OPC_MoveChild0,
2806 : /* 5680*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
2807 : /* 5683*/ OPC_Scope, 68, /*->5753*/ // 2 children in Scope
2808 : /* 5685*/ OPC_CheckChild0Same, 2,
2809 : /* 5687*/ OPC_CheckChild1Integer, 24,
2810 : /* 5689*/ OPC_CheckChild1Type, MVT::i32,
2811 : /* 5691*/ OPC_MoveParent,
2812 : /* 5692*/ OPC_MoveChild1,
2813 : /* 5693*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
2814 : /* 5696*/ OPC_CheckChild0Same, 1,
2815 : /* 5698*/ OPC_CheckChild1Integer, 24,
2816 : /* 5700*/ OPC_CheckChild1Type, MVT::i32,
2817 : /* 5702*/ OPC_MoveParent,
2818 : /* 5703*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
2819 : /* 5705*/ OPC_MoveParent,
2820 : /* 5706*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
2821 : /* 5708*/ OPC_CheckType, MVT::i32,
2822 : /* 5710*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
2823 : /* 5712*/ OPC_EmitInteger, MVT::i32, 8,
2824 : /* 5715*/ OPC_EmitInteger, MVT::i32, 8,
2825 : /* 5718*/ OPC_EmitInteger, MVT::i32, 8,
2826 : /* 5721*/ OPC_EmitInteger, MVT::i1, 0,
2827 : /* 5724*/ OPC_EmitInteger, MVT::i32, 0,
2828 : /* 5727*/ OPC_EmitInteger, MVT::i32, 0,
2829 : /* 5730*/ OPC_EmitInteger, MVT::i32, 0,
2830 : /* 5733*/ OPC_EmitInteger, MVT::i32, 0,
2831 : /* 5736*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
2832 : MVT::i32, 11/*#Ops*/, 3, 2, 4, 1, 5, 0, 6, 7, 8, 9, 10,
2833 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
2834 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
2835 : /* 5753*/ /*Scope*/ 68, /*->5822*/
2836 : /* 5754*/ OPC_CheckChild0Same, 1,
2837 : /* 5756*/ OPC_CheckChild1Integer, 24,
2838 : /* 5758*/ OPC_CheckChild1Type, MVT::i32,
2839 : /* 5760*/ OPC_MoveParent,
2840 : /* 5761*/ OPC_MoveChild1,
2841 : /* 5762*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
2842 : /* 5765*/ OPC_CheckChild0Same, 2,
2843 : /* 5767*/ OPC_CheckChild1Integer, 24,
2844 : /* 5769*/ OPC_CheckChild1Type, MVT::i32,
2845 : /* 5771*/ OPC_MoveParent,
2846 : /* 5772*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
2847 : /* 5774*/ OPC_MoveParent,
2848 : /* 5775*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
2849 : /* 5777*/ OPC_CheckType, MVT::i32,
2850 : /* 5779*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
2851 : /* 5781*/ OPC_EmitInteger, MVT::i32, 8,
2852 : /* 5784*/ OPC_EmitInteger, MVT::i32, 8,
2853 : /* 5787*/ OPC_EmitInteger, MVT::i32, 8,
2854 : /* 5790*/ OPC_EmitInteger, MVT::i1, 0,
2855 : /* 5793*/ OPC_EmitInteger, MVT::i32, 0,
2856 : /* 5796*/ OPC_EmitInteger, MVT::i32, 0,
2857 : /* 5799*/ OPC_EmitInteger, MVT::i32, 0,
2858 : /* 5802*/ OPC_EmitInteger, MVT::i32, 0,
2859 : /* 5805*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
2860 : MVT::i32, 11/*#Ops*/, 3, 2, 4, 1, 5, 0, 6, 7, 8, 9, 10,
2861 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
2862 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
2863 : /* 5822*/ 0, /*End of Scope*/
2864 : /* 5823*/ 0, /*End of Scope*/
2865 : /* 5824*/ /*Scope*/ 44|128,3/*428*/, /*->6254*/
2866 : /* 5826*/ OPC_CheckChild0Same, 1,
2867 : /* 5828*/ OPC_CheckChild1Integer, 8,
2868 : /* 5830*/ OPC_CheckChild1Type, MVT::i32,
2869 : /* 5832*/ OPC_MoveParent,
2870 : /* 5833*/ OPC_MoveChild1,
2871 : /* 5834*/ OPC_CheckValueType, MVT::i8,
2872 : /* 5836*/ OPC_MoveParent,
2873 : /* 5837*/ OPC_MoveParent,
2874 : /* 5838*/ OPC_MoveChild1,
2875 : /* 5839*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
2876 : /* 5842*/ OPC_MoveChild0,
2877 : /* 5843*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
2878 : /* 5846*/ OPC_CheckChild0Same, 2,
2879 : /* 5848*/ OPC_CheckChild1Integer, 8,
2880 : /* 5850*/ OPC_CheckChild1Type, MVT::i32,
2881 : /* 5852*/ OPC_MoveParent,
2882 : /* 5853*/ OPC_MoveChild1,
2883 : /* 5854*/ OPC_CheckValueType, MVT::i8,
2884 : /* 5856*/ OPC_MoveParent,
2885 : /* 5857*/ OPC_MoveParent,
2886 : /* 5858*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
2887 : /* 5860*/ OPC_MoveParent,
2888 : /* 5861*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
2889 : /* 5863*/ OPC_MoveParent,
2890 : /* 5864*/ OPC_MoveChild1,
2891 : /* 5865*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
2892 : /* 5868*/ OPC_MoveChild0,
2893 : /* 5869*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
2894 : /* 5872*/ OPC_MoveChild0,
2895 : /* 5873*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
2896 : /* 5876*/ OPC_Scope, 58|128,1/*186*/, /*->6065*/ // 2 children in Scope
2897 : /* 5879*/ OPC_CheckChild0Same, 2,
2898 : /* 5881*/ OPC_CheckChild1Integer, 16,
2899 : /* 5883*/ OPC_CheckChild1Type, MVT::i32,
2900 : /* 5885*/ OPC_MoveParent,
2901 : /* 5886*/ OPC_MoveChild1,
2902 : /* 5887*/ OPC_CheckValueType, MVT::i8,
2903 : /* 5889*/ OPC_MoveParent,
2904 : /* 5890*/ OPC_MoveParent,
2905 : /* 5891*/ OPC_MoveChild1,
2906 : /* 5892*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
2907 : /* 5895*/ OPC_MoveChild0,
2908 : /* 5896*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
2909 : /* 5899*/ OPC_CheckChild0Same, 1,
2910 : /* 5901*/ OPC_CheckChild1Integer, 16,
2911 : /* 5903*/ OPC_CheckChild1Type, MVT::i32,
2912 : /* 5905*/ OPC_MoveParent,
2913 : /* 5906*/ OPC_MoveChild1,
2914 : /* 5907*/ OPC_CheckValueType, MVT::i8,
2915 : /* 5909*/ OPC_MoveParent,
2916 : /* 5910*/ OPC_MoveParent,
2917 : /* 5911*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
2918 : /* 5913*/ OPC_MoveParent,
2919 : /* 5914*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
2920 : /* 5916*/ OPC_MoveParent,
2921 : /* 5917*/ OPC_MoveChild1,
2922 : /* 5918*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
2923 : /* 5921*/ OPC_MoveChild0,
2924 : /* 5922*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
2925 : /* 5925*/ OPC_Scope, 68, /*->5995*/ // 2 children in Scope
2926 : /* 5927*/ OPC_CheckChild0Same, 2,
2927 : /* 5929*/ OPC_CheckChild1Integer, 24,
2928 : /* 5931*/ OPC_CheckChild1Type, MVT::i32,
2929 : /* 5933*/ OPC_MoveParent,
2930 : /* 5934*/ OPC_MoveChild1,
2931 : /* 5935*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
2932 : /* 5938*/ OPC_CheckChild0Same, 1,
2933 : /* 5940*/ OPC_CheckChild1Integer, 24,
2934 : /* 5942*/ OPC_CheckChild1Type, MVT::i32,
2935 : /* 5944*/ OPC_MoveParent,
2936 : /* 5945*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
2937 : /* 5947*/ OPC_MoveParent,
2938 : /* 5948*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
2939 : /* 5950*/ OPC_CheckType, MVT::i32,
2940 : /* 5952*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
2941 : /* 5954*/ OPC_EmitInteger, MVT::i32, 8,
2942 : /* 5957*/ OPC_EmitInteger, MVT::i32, 8,
2943 : /* 5960*/ OPC_EmitInteger, MVT::i32, 8,
2944 : /* 5963*/ OPC_EmitInteger, MVT::i1, 0,
2945 : /* 5966*/ OPC_EmitInteger, MVT::i32, 0,
2946 : /* 5969*/ OPC_EmitInteger, MVT::i32, 0,
2947 : /* 5972*/ OPC_EmitInteger, MVT::i32, 0,
2948 : /* 5975*/ OPC_EmitInteger, MVT::i32, 0,
2949 : /* 5978*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
2950 : MVT::i32, 11/*#Ops*/, 3, 2, 4, 1, 5, 0, 6, 7, 8, 9, 10,
2951 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
2952 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
2953 : /* 5995*/ /*Scope*/ 68, /*->6064*/
2954 : /* 5996*/ OPC_CheckChild0Same, 1,
2955 : /* 5998*/ OPC_CheckChild1Integer, 24,
2956 : /* 6000*/ OPC_CheckChild1Type, MVT::i32,
2957 : /* 6002*/ OPC_MoveParent,
2958 : /* 6003*/ OPC_MoveChild1,
2959 : /* 6004*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
2960 : /* 6007*/ OPC_CheckChild0Same, 2,
2961 : /* 6009*/ OPC_CheckChild1Integer, 24,
2962 : /* 6011*/ OPC_CheckChild1Type, MVT::i32,
2963 : /* 6013*/ OPC_MoveParent,
2964 : /* 6014*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
2965 : /* 6016*/ OPC_MoveParent,
2966 : /* 6017*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
2967 : /* 6019*/ OPC_CheckType, MVT::i32,
2968 : /* 6021*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
2969 : /* 6023*/ OPC_EmitInteger, MVT::i32, 8,
2970 : /* 6026*/ OPC_EmitInteger, MVT::i32, 8,
2971 : /* 6029*/ OPC_EmitInteger, MVT::i32, 8,
2972 : /* 6032*/ OPC_EmitInteger, MVT::i1, 0,
2973 : /* 6035*/ OPC_EmitInteger, MVT::i32, 0,
2974 : /* 6038*/ OPC_EmitInteger, MVT::i32, 0,
2975 : /* 6041*/ OPC_EmitInteger, MVT::i32, 0,
2976 : /* 6044*/ OPC_EmitInteger, MVT::i32, 0,
2977 : /* 6047*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
2978 : MVT::i32, 11/*#Ops*/, 3, 2, 4, 1, 5, 0, 6, 7, 8, 9, 10,
2979 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
2980 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
2981 : /* 6064*/ 0, /*End of Scope*/
2982 : /* 6065*/ /*Scope*/ 58|128,1/*186*/, /*->6253*/
2983 : /* 6067*/ OPC_CheckChild0Same, 1,
2984 : /* 6069*/ OPC_CheckChild1Integer, 16,
2985 : /* 6071*/ OPC_CheckChild1Type, MVT::i32,
2986 : /* 6073*/ OPC_MoveParent,
2987 : /* 6074*/ OPC_MoveChild1,
2988 : /* 6075*/ OPC_CheckValueType, MVT::i8,
2989 : /* 6077*/ OPC_MoveParent,
2990 : /* 6078*/ OPC_MoveParent,
2991 : /* 6079*/ OPC_MoveChild1,
2992 : /* 6080*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
2993 : /* 6083*/ OPC_MoveChild0,
2994 : /* 6084*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
2995 : /* 6087*/ OPC_CheckChild0Same, 2,
2996 : /* 6089*/ OPC_CheckChild1Integer, 16,
2997 : /* 6091*/ OPC_CheckChild1Type, MVT::i32,
2998 : /* 6093*/ OPC_MoveParent,
2999 : /* 6094*/ OPC_MoveChild1,
3000 : /* 6095*/ OPC_CheckValueType, MVT::i8,
3001 : /* 6097*/ OPC_MoveParent,
3002 : /* 6098*/ OPC_MoveParent,
3003 : /* 6099*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
3004 : /* 6101*/ OPC_MoveParent,
3005 : /* 6102*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
3006 : /* 6104*/ OPC_MoveParent,
3007 : /* 6105*/ OPC_MoveChild1,
3008 : /* 6106*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
3009 : /* 6109*/ OPC_MoveChild0,
3010 : /* 6110*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
3011 : /* 6113*/ OPC_Scope, 68, /*->6183*/ // 2 children in Scope
3012 : /* 6115*/ OPC_CheckChild0Same, 2,
3013 : /* 6117*/ OPC_CheckChild1Integer, 24,
3014 : /* 6119*/ OPC_CheckChild1Type, MVT::i32,
3015 : /* 6121*/ OPC_MoveParent,
3016 : /* 6122*/ OPC_MoveChild1,
3017 : /* 6123*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
3018 : /* 6126*/ OPC_CheckChild0Same, 1,
3019 : /* 6128*/ OPC_CheckChild1Integer, 24,
3020 : /* 6130*/ OPC_CheckChild1Type, MVT::i32,
3021 : /* 6132*/ OPC_MoveParent,
3022 : /* 6133*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
3023 : /* 6135*/ OPC_MoveParent,
3024 : /* 6136*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
3025 : /* 6138*/ OPC_CheckType, MVT::i32,
3026 : /* 6140*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
3027 : /* 6142*/ OPC_EmitInteger, MVT::i32, 8,
3028 : /* 6145*/ OPC_EmitInteger, MVT::i32, 8,
3029 : /* 6148*/ OPC_EmitInteger, MVT::i32, 8,
3030 : /* 6151*/ OPC_EmitInteger, MVT::i1, 0,
3031 : /* 6154*/ OPC_EmitInteger, MVT::i32, 0,
3032 : /* 6157*/ OPC_EmitInteger, MVT::i32, 0,
3033 : /* 6160*/ OPC_EmitInteger, MVT::i32, 0,
3034 : /* 6163*/ OPC_EmitInteger, MVT::i32, 0,
3035 : /* 6166*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
3036 : MVT::i32, 11/*#Ops*/, 3, 2, 4, 1, 5, 0, 6, 7, 8, 9, 10,
3037 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
3038 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
3039 : /* 6183*/ /*Scope*/ 68, /*->6252*/
3040 : /* 6184*/ OPC_CheckChild0Same, 1,
3041 : /* 6186*/ OPC_CheckChild1Integer, 24,
3042 : /* 6188*/ OPC_CheckChild1Type, MVT::i32,
3043 : /* 6190*/ OPC_MoveParent,
3044 : /* 6191*/ OPC_MoveChild1,
3045 : /* 6192*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
3046 : /* 6195*/ OPC_CheckChild0Same, 2,
3047 : /* 6197*/ OPC_CheckChild1Integer, 24,
3048 : /* 6199*/ OPC_CheckChild1Type, MVT::i32,
3049 : /* 6201*/ OPC_MoveParent,
3050 : /* 6202*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
3051 : /* 6204*/ OPC_MoveParent,
3052 : /* 6205*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
3053 : /* 6207*/ OPC_CheckType, MVT::i32,
3054 : /* 6209*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
3055 : /* 6211*/ OPC_EmitInteger, MVT::i32, 8,
3056 : /* 6214*/ OPC_EmitInteger, MVT::i32, 8,
3057 : /* 6217*/ OPC_EmitInteger, MVT::i32, 8,
3058 : /* 6220*/ OPC_EmitInteger, MVT::i1, 0,
3059 : /* 6223*/ OPC_EmitInteger, MVT::i32, 0,
3060 : /* 6226*/ OPC_EmitInteger, MVT::i32, 0,
3061 : /* 6229*/ OPC_EmitInteger, MVT::i32, 0,
3062 : /* 6232*/ OPC_EmitInteger, MVT::i32, 0,
3063 : /* 6235*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
3064 : MVT::i32, 11/*#Ops*/, 3, 2, 4, 1, 5, 0, 6, 7, 8, 9, 10,
3065 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
3066 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
3067 : /* 6252*/ 0, /*End of Scope*/
3068 : /* 6253*/ 0, /*End of Scope*/
3069 : /* 6254*/ 0, /*End of Scope*/
3070 : /* 6255*/ /*Scope*/ 77|128,12/*1613*/, /*->7870*/
3071 : /* 6257*/ OPC_MoveChild0,
3072 : /* 6258*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
3073 : /* 6261*/ OPC_MoveChild0,
3074 : /* 6262*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
3075 : /* 6265*/ OPC_RecordChild0, // #0 = $src0
3076 : /* 6266*/ OPC_MoveChild1,
3077 : /* 6267*/ OPC_CheckValueType, MVT::i8,
3078 : /* 6269*/ OPC_MoveParent,
3079 : /* 6270*/ OPC_MoveParent,
3080 : /* 6271*/ OPC_MoveChild1,
3081 : /* 6272*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
3082 : /* 6275*/ OPC_RecordChild0, // #1 = $src1
3083 : /* 6276*/ OPC_MoveChild1,
3084 : /* 6277*/ OPC_CheckValueType, MVT::i8,
3085 : /* 6279*/ OPC_MoveParent,
3086 : /* 6280*/ OPC_MoveParent,
3087 : /* 6281*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
3088 : /* 6283*/ OPC_MoveParent,
3089 : /* 6284*/ OPC_RecordChild1, // #2 = $src2
3090 : /* 6285*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
3091 : /* 6287*/ OPC_MoveParent,
3092 : /* 6288*/ OPC_MoveChild1,
3093 : /* 6289*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
3094 : /* 6292*/ OPC_MoveChild0,
3095 : /* 6293*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
3096 : /* 6296*/ OPC_MoveChild0,
3097 : /* 6297*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
3098 : /* 6300*/ OPC_Scope, 44|128,3/*428*/, /*->6731*/ // 3 children in Scope
3099 : /* 6303*/ OPC_CheckChild0Same, 0,
3100 : /* 6305*/ OPC_CheckChild1Integer, 8,
3101 : /* 6307*/ OPC_CheckChild1Type, MVT::i32,
3102 : /* 6309*/ OPC_MoveParent,
3103 : /* 6310*/ OPC_MoveChild1,
3104 : /* 6311*/ OPC_CheckValueType, MVT::i8,
3105 : /* 6313*/ OPC_MoveParent,
3106 : /* 6314*/ OPC_MoveParent,
3107 : /* 6315*/ OPC_MoveChild1,
3108 : /* 6316*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
3109 : /* 6319*/ OPC_MoveChild0,
3110 : /* 6320*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
3111 : /* 6323*/ OPC_CheckChild0Same, 1,
3112 : /* 6325*/ OPC_CheckChild1Integer, 8,
3113 : /* 6327*/ OPC_CheckChild1Type, MVT::i32,
3114 : /* 6329*/ OPC_MoveParent,
3115 : /* 6330*/ OPC_MoveChild1,
3116 : /* 6331*/ OPC_CheckValueType, MVT::i8,
3117 : /* 6333*/ OPC_MoveParent,
3118 : /* 6334*/ OPC_MoveParent,
3119 : /* 6335*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
3120 : /* 6337*/ OPC_MoveParent,
3121 : /* 6338*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
3122 : /* 6340*/ OPC_MoveParent,
3123 : /* 6341*/ OPC_MoveChild1,
3124 : /* 6342*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
3125 : /* 6345*/ OPC_MoveChild0,
3126 : /* 6346*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
3127 : /* 6349*/ OPC_MoveChild0,
3128 : /* 6350*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
3129 : /* 6353*/ OPC_Scope, 58|128,1/*186*/, /*->6542*/ // 2 children in Scope
3130 : /* 6356*/ OPC_CheckChild0Same, 0,
3131 : /* 6358*/ OPC_CheckChild1Integer, 16,
3132 : /* 6360*/ OPC_CheckChild1Type, MVT::i32,
3133 : /* 6362*/ OPC_MoveParent,
3134 : /* 6363*/ OPC_MoveChild1,
3135 : /* 6364*/ OPC_CheckValueType, MVT::i8,
3136 : /* 6366*/ OPC_MoveParent,
3137 : /* 6367*/ OPC_MoveParent,
3138 : /* 6368*/ OPC_MoveChild1,
3139 : /* 6369*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
3140 : /* 6372*/ OPC_MoveChild0,
3141 : /* 6373*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
3142 : /* 6376*/ OPC_CheckChild0Same, 1,
3143 : /* 6378*/ OPC_CheckChild1Integer, 16,
3144 : /* 6380*/ OPC_CheckChild1Type, MVT::i32,
3145 : /* 6382*/ OPC_MoveParent,
3146 : /* 6383*/ OPC_MoveChild1,
3147 : /* 6384*/ OPC_CheckValueType, MVT::i8,
3148 : /* 6386*/ OPC_MoveParent,
3149 : /* 6387*/ OPC_MoveParent,
3150 : /* 6388*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
3151 : /* 6390*/ OPC_MoveParent,
3152 : /* 6391*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
3153 : /* 6393*/ OPC_MoveParent,
3154 : /* 6394*/ OPC_MoveChild1,
3155 : /* 6395*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
3156 : /* 6398*/ OPC_MoveChild0,
3157 : /* 6399*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
3158 : /* 6402*/ OPC_Scope, 68, /*->6472*/ // 2 children in Scope
3159 : /* 6404*/ OPC_CheckChild0Same, 0,
3160 : /* 6406*/ OPC_CheckChild1Integer, 24,
3161 : /* 6408*/ OPC_CheckChild1Type, MVT::i32,
3162 : /* 6410*/ OPC_MoveParent,
3163 : /* 6411*/ OPC_MoveChild1,
3164 : /* 6412*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
3165 : /* 6415*/ OPC_CheckChild0Same, 1,
3166 : /* 6417*/ OPC_CheckChild1Integer, 24,
3167 : /* 6419*/ OPC_CheckChild1Type, MVT::i32,
3168 : /* 6421*/ OPC_MoveParent,
3169 : /* 6422*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
3170 : /* 6424*/ OPC_MoveParent,
3171 : /* 6425*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
3172 : /* 6427*/ OPC_CheckType, MVT::i32,
3173 : /* 6429*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
3174 : /* 6431*/ OPC_EmitInteger, MVT::i32, 8,
3175 : /* 6434*/ OPC_EmitInteger, MVT::i32, 8,
3176 : /* 6437*/ OPC_EmitInteger, MVT::i32, 8,
3177 : /* 6440*/ OPC_EmitInteger, MVT::i1, 0,
3178 : /* 6443*/ OPC_EmitInteger, MVT::i32, 0,
3179 : /* 6446*/ OPC_EmitInteger, MVT::i32, 0,
3180 : /* 6449*/ OPC_EmitInteger, MVT::i32, 0,
3181 : /* 6452*/ OPC_EmitInteger, MVT::i32, 0,
3182 : /* 6455*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
3183 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
3184 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
3185 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
3186 : /* 6472*/ /*Scope*/ 68, /*->6541*/
3187 : /* 6473*/ OPC_CheckChild0Same, 1,
3188 : /* 6475*/ OPC_CheckChild1Integer, 24,
3189 : /* 6477*/ OPC_CheckChild1Type, MVT::i32,
3190 : /* 6479*/ OPC_MoveParent,
3191 : /* 6480*/ OPC_MoveChild1,
3192 : /* 6481*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
3193 : /* 6484*/ OPC_CheckChild0Same, 0,
3194 : /* 6486*/ OPC_CheckChild1Integer, 24,
3195 : /* 6488*/ OPC_CheckChild1Type, MVT::i32,
3196 : /* 6490*/ OPC_MoveParent,
3197 : /* 6491*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
3198 : /* 6493*/ OPC_MoveParent,
3199 : /* 6494*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
3200 : /* 6496*/ OPC_CheckType, MVT::i32,
3201 : /* 6498*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
3202 : /* 6500*/ OPC_EmitInteger, MVT::i32, 8,
3203 : /* 6503*/ OPC_EmitInteger, MVT::i32, 8,
3204 : /* 6506*/ OPC_EmitInteger, MVT::i32, 8,
3205 : /* 6509*/ OPC_EmitInteger, MVT::i1, 0,
3206 : /* 6512*/ OPC_EmitInteger, MVT::i32, 0,
3207 : /* 6515*/ OPC_EmitInteger, MVT::i32, 0,
3208 : /* 6518*/ OPC_EmitInteger, MVT::i32, 0,
3209 : /* 6521*/ OPC_EmitInteger, MVT::i32, 0,
3210 : /* 6524*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
3211 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
3212 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
3213 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
3214 : /* 6541*/ 0, /*End of Scope*/
3215 : /* 6542*/ /*Scope*/ 58|128,1/*186*/, /*->6730*/
3216 : /* 6544*/ OPC_CheckChild0Same, 1,
3217 : /* 6546*/ OPC_CheckChild1Integer, 16,
3218 : /* 6548*/ OPC_CheckChild1Type, MVT::i32,
3219 : /* 6550*/ OPC_MoveParent,
3220 : /* 6551*/ OPC_MoveChild1,
3221 : /* 6552*/ OPC_CheckValueType, MVT::i8,
3222 : /* 6554*/ OPC_MoveParent,
3223 : /* 6555*/ OPC_MoveParent,
3224 : /* 6556*/ OPC_MoveChild1,
3225 : /* 6557*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
3226 : /* 6560*/ OPC_MoveChild0,
3227 : /* 6561*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
3228 : /* 6564*/ OPC_CheckChild0Same, 0,
3229 : /* 6566*/ OPC_CheckChild1Integer, 16,
3230 : /* 6568*/ OPC_CheckChild1Type, MVT::i32,
3231 : /* 6570*/ OPC_MoveParent,
3232 : /* 6571*/ OPC_MoveChild1,
3233 : /* 6572*/ OPC_CheckValueType, MVT::i8,
3234 : /* 6574*/ OPC_MoveParent,
3235 : /* 6575*/ OPC_MoveParent,
3236 : /* 6576*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
3237 : /* 6578*/ OPC_MoveParent,
3238 : /* 6579*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
3239 : /* 6581*/ OPC_MoveParent,
3240 : /* 6582*/ OPC_MoveChild1,
3241 : /* 6583*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
3242 : /* 6586*/ OPC_MoveChild0,
3243 : /* 6587*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
3244 : /* 6590*/ OPC_Scope, 68, /*->6660*/ // 2 children in Scope
3245 : /* 6592*/ OPC_CheckChild0Same, 0,
3246 : /* 6594*/ OPC_CheckChild1Integer, 24,
3247 : /* 6596*/ OPC_CheckChild1Type, MVT::i32,
3248 : /* 6598*/ OPC_MoveParent,
3249 : /* 6599*/ OPC_MoveChild1,
3250 : /* 6600*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
3251 : /* 6603*/ OPC_CheckChild0Same, 1,
3252 : /* 6605*/ OPC_CheckChild1Integer, 24,
3253 : /* 6607*/ OPC_CheckChild1Type, MVT::i32,
3254 : /* 6609*/ OPC_MoveParent,
3255 : /* 6610*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
3256 : /* 6612*/ OPC_MoveParent,
3257 : /* 6613*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
3258 : /* 6615*/ OPC_CheckType, MVT::i32,
3259 : /* 6617*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
3260 : /* 6619*/ OPC_EmitInteger, MVT::i32, 8,
3261 : /* 6622*/ OPC_EmitInteger, MVT::i32, 8,
3262 : /* 6625*/ OPC_EmitInteger, MVT::i32, 8,
3263 : /* 6628*/ OPC_EmitInteger, MVT::i1, 0,
3264 : /* 6631*/ OPC_EmitInteger, MVT::i32, 0,
3265 : /* 6634*/ OPC_EmitInteger, MVT::i32, 0,
3266 : /* 6637*/ OPC_EmitInteger, MVT::i32, 0,
3267 : /* 6640*/ OPC_EmitInteger, MVT::i32, 0,
3268 : /* 6643*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
3269 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
3270 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
3271 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
3272 : /* 6660*/ /*Scope*/ 68, /*->6729*/
3273 : /* 6661*/ OPC_CheckChild0Same, 1,
3274 : /* 6663*/ OPC_CheckChild1Integer, 24,
3275 : /* 6665*/ OPC_CheckChild1Type, MVT::i32,
3276 : /* 6667*/ OPC_MoveParent,
3277 : /* 6668*/ OPC_MoveChild1,
3278 : /* 6669*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
3279 : /* 6672*/ OPC_CheckChild0Same, 0,
3280 : /* 6674*/ OPC_CheckChild1Integer, 24,
3281 : /* 6676*/ OPC_CheckChild1Type, MVT::i32,
3282 : /* 6678*/ OPC_MoveParent,
3283 : /* 6679*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
3284 : /* 6681*/ OPC_MoveParent,
3285 : /* 6682*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
3286 : /* 6684*/ OPC_CheckType, MVT::i32,
3287 : /* 6686*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
3288 : /* 6688*/ OPC_EmitInteger, MVT::i32, 8,
3289 : /* 6691*/ OPC_EmitInteger, MVT::i32, 8,
3290 : /* 6694*/ OPC_EmitInteger, MVT::i32, 8,
3291 : /* 6697*/ OPC_EmitInteger, MVT::i1, 0,
3292 : /* 6700*/ OPC_EmitInteger, MVT::i32, 0,
3293 : /* 6703*/ OPC_EmitInteger, MVT::i32, 0,
3294 : /* 6706*/ OPC_EmitInteger, MVT::i32, 0,
3295 : /* 6709*/ OPC_EmitInteger, MVT::i32, 0,
3296 : /* 6712*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
3297 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
3298 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
3299 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
3300 : /* 6729*/ 0, /*End of Scope*/
3301 : /* 6730*/ 0, /*End of Scope*/
3302 : /* 6731*/ /*Scope*/ 66|128,5/*706*/, /*->7439*/
3303 : /* 6733*/ OPC_CheckChild0Same, 1,
3304 : /* 6735*/ OPC_CheckChild1Integer, 8,
3305 : /* 6737*/ OPC_CheckChild1Type, MVT::i32,
3306 : /* 6739*/ OPC_MoveParent,
3307 : /* 6740*/ OPC_MoveChild1,
3308 : /* 6741*/ OPC_CheckValueType, MVT::i8,
3309 : /* 6743*/ OPC_MoveParent,
3310 : /* 6744*/ OPC_MoveParent,
3311 : /* 6745*/ OPC_MoveChild1,
3312 : /* 6746*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
3313 : /* 6749*/ OPC_MoveChild0,
3314 : /* 6750*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
3315 : /* 6753*/ OPC_CheckChild0Same, 0,
3316 : /* 6755*/ OPC_CheckChild1Integer, 8,
3317 : /* 6757*/ OPC_CheckChild1Type, MVT::i32,
3318 : /* 6759*/ OPC_MoveParent,
3319 : /* 6760*/ OPC_MoveChild1,
3320 : /* 6761*/ OPC_CheckValueType, MVT::i8,
3321 : /* 6763*/ OPC_MoveParent,
3322 : /* 6764*/ OPC_MoveParent,
3323 : /* 6765*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
3324 : /* 6767*/ OPC_MoveParent,
3325 : /* 6768*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
3326 : /* 6770*/ OPC_MoveParent,
3327 : /* 6771*/ OPC_MoveChild1,
3328 : /* 6772*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
3329 : /* 6775*/ OPC_MoveChild0,
3330 : /* 6776*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
3331 : /* 6779*/ OPC_MoveChild0,
3332 : /* 6780*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
3333 : /* 6783*/ OPC_Scope, 58|128,1/*186*/, /*->6972*/ // 3 children in Scope
3334 : /* 6786*/ OPC_CheckChild0Same, 0,
3335 : /* 6788*/ OPC_CheckChild1Integer, 16,
3336 : /* 6790*/ OPC_CheckChild1Type, MVT::i32,
3337 : /* 6792*/ OPC_MoveParent,
3338 : /* 6793*/ OPC_MoveChild1,
3339 : /* 6794*/ OPC_CheckValueType, MVT::i8,
3340 : /* 6796*/ OPC_MoveParent,
3341 : /* 6797*/ OPC_MoveParent,
3342 : /* 6798*/ OPC_MoveChild1,
3343 : /* 6799*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
3344 : /* 6802*/ OPC_MoveChild0,
3345 : /* 6803*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
3346 : /* 6806*/ OPC_CheckChild0Same, 1,
3347 : /* 6808*/ OPC_CheckChild1Integer, 16,
3348 : /* 6810*/ OPC_CheckChild1Type, MVT::i32,
3349 : /* 6812*/ OPC_MoveParent,
3350 : /* 6813*/ OPC_MoveChild1,
3351 : /* 6814*/ OPC_CheckValueType, MVT::i8,
3352 : /* 6816*/ OPC_MoveParent,
3353 : /* 6817*/ OPC_MoveParent,
3354 : /* 6818*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
3355 : /* 6820*/ OPC_MoveParent,
3356 : /* 6821*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
3357 : /* 6823*/ OPC_MoveParent,
3358 : /* 6824*/ OPC_MoveChild1,
3359 : /* 6825*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
3360 : /* 6828*/ OPC_MoveChild0,
3361 : /* 6829*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
3362 : /* 6832*/ OPC_Scope, 68, /*->6902*/ // 2 children in Scope
3363 : /* 6834*/ OPC_CheckChild0Same, 0,
3364 : /* 6836*/ OPC_CheckChild1Integer, 24,
3365 : /* 6838*/ OPC_CheckChild1Type, MVT::i32,
3366 : /* 6840*/ OPC_MoveParent,
3367 : /* 6841*/ OPC_MoveChild1,
3368 : /* 6842*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
3369 : /* 6845*/ OPC_CheckChild0Same, 1,
3370 : /* 6847*/ OPC_CheckChild1Integer, 24,
3371 : /* 6849*/ OPC_CheckChild1Type, MVT::i32,
3372 : /* 6851*/ OPC_MoveParent,
3373 : /* 6852*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
3374 : /* 6854*/ OPC_MoveParent,
3375 : /* 6855*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
3376 : /* 6857*/ OPC_CheckType, MVT::i32,
3377 : /* 6859*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
3378 : /* 6861*/ OPC_EmitInteger, MVT::i32, 8,
3379 : /* 6864*/ OPC_EmitInteger, MVT::i32, 8,
3380 : /* 6867*/ OPC_EmitInteger, MVT::i32, 8,
3381 : /* 6870*/ OPC_EmitInteger, MVT::i1, 0,
3382 : /* 6873*/ OPC_EmitInteger, MVT::i32, 0,
3383 : /* 6876*/ OPC_EmitInteger, MVT::i32, 0,
3384 : /* 6879*/ OPC_EmitInteger, MVT::i32, 0,
3385 : /* 6882*/ OPC_EmitInteger, MVT::i32, 0,
3386 : /* 6885*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
3387 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
3388 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
3389 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
3390 : /* 6902*/ /*Scope*/ 68, /*->6971*/
3391 : /* 6903*/ OPC_CheckChild0Same, 1,
3392 : /* 6905*/ OPC_CheckChild1Integer, 24,
3393 : /* 6907*/ OPC_CheckChild1Type, MVT::i32,
3394 : /* 6909*/ OPC_MoveParent,
3395 : /* 6910*/ OPC_MoveChild1,
3396 : /* 6911*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
3397 : /* 6914*/ OPC_CheckChild0Same, 0,
3398 : /* 6916*/ OPC_CheckChild1Integer, 24,
3399 : /* 6918*/ OPC_CheckChild1Type, MVT::i32,
3400 : /* 6920*/ OPC_MoveParent,
3401 : /* 6921*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
3402 : /* 6923*/ OPC_MoveParent,
3403 : /* 6924*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
3404 : /* 6926*/ OPC_CheckType, MVT::i32,
3405 : /* 6928*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
3406 : /* 6930*/ OPC_EmitInteger, MVT::i32, 8,
3407 : /* 6933*/ OPC_EmitInteger, MVT::i32, 8,
3408 : /* 6936*/ OPC_EmitInteger, MVT::i32, 8,
3409 : /* 6939*/ OPC_EmitInteger, MVT::i1, 0,
3410 : /* 6942*/ OPC_EmitInteger, MVT::i32, 0,
3411 : /* 6945*/ OPC_EmitInteger, MVT::i32, 0,
3412 : /* 6948*/ OPC_EmitInteger, MVT::i32, 0,
3413 : /* 6951*/ OPC_EmitInteger, MVT::i32, 0,
3414 : /* 6954*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
3415 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
3416 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
3417 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
3418 : /* 6971*/ 0, /*End of Scope*/
3419 : /* 6972*/ /*Scope*/ 20|128,2/*276*/, /*->7250*/
3420 : /* 6974*/ OPC_CheckChild0Same, 1,
3421 : /* 6976*/ OPC_CheckChild1Integer, 16,
3422 : /* 6978*/ OPC_CheckChild1Type, MVT::i32,
3423 : /* 6980*/ OPC_MoveParent,
3424 : /* 6981*/ OPC_MoveChild1,
3425 : /* 6982*/ OPC_CheckValueType, MVT::i8,
3426 : /* 6984*/ OPC_MoveParent,
3427 : /* 6985*/ OPC_MoveParent,
3428 : /* 6986*/ OPC_MoveChild1,
3429 : /* 6987*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
3430 : /* 6990*/ OPC_MoveChild0,
3431 : /* 6991*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
3432 : /* 6994*/ OPC_CheckChild0Same, 0,
3433 : /* 6996*/ OPC_CheckChild1Integer, 16,
3434 : /* 6998*/ OPC_CheckChild1Type, MVT::i32,
3435 : /* 7000*/ OPC_MoveParent,
3436 : /* 7001*/ OPC_MoveChild1,
3437 : /* 7002*/ OPC_CheckValueType, MVT::i8,
3438 : /* 7004*/ OPC_MoveParent,
3439 : /* 7005*/ OPC_MoveParent,
3440 : /* 7006*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
3441 : /* 7008*/ OPC_MoveParent,
3442 : /* 7009*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
3443 : /* 7011*/ OPC_MoveParent,
3444 : /* 7012*/ OPC_MoveChild1,
3445 : /* 7013*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
3446 : /* 7016*/ OPC_MoveChild0,
3447 : /* 7017*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
3448 : /* 7020*/ OPC_Scope, 68, /*->7090*/ // 3 children in Scope
3449 : /* 7022*/ OPC_CheckChild0Same, 0,
3450 : /* 7024*/ OPC_CheckChild1Integer, 24,
3451 : /* 7026*/ OPC_CheckChild1Type, MVT::i32,
3452 : /* 7028*/ OPC_MoveParent,
3453 : /* 7029*/ OPC_MoveChild1,
3454 : /* 7030*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
3455 : /* 7033*/ OPC_CheckChild0Same, 1,
3456 : /* 7035*/ OPC_CheckChild1Integer, 24,
3457 : /* 7037*/ OPC_CheckChild1Type, MVT::i32,
3458 : /* 7039*/ OPC_MoveParent,
3459 : /* 7040*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
3460 : /* 7042*/ OPC_MoveParent,
3461 : /* 7043*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
3462 : /* 7045*/ OPC_CheckType, MVT::i32,
3463 : /* 7047*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
3464 : /* 7049*/ OPC_EmitInteger, MVT::i32, 8,
3465 : /* 7052*/ OPC_EmitInteger, MVT::i32, 8,
3466 : /* 7055*/ OPC_EmitInteger, MVT::i32, 8,
3467 : /* 7058*/ OPC_EmitInteger, MVT::i1, 0,
3468 : /* 7061*/ OPC_EmitInteger, MVT::i32, 0,
3469 : /* 7064*/ OPC_EmitInteger, MVT::i32, 0,
3470 : /* 7067*/ OPC_EmitInteger, MVT::i32, 0,
3471 : /* 7070*/ OPC_EmitInteger, MVT::i32, 0,
3472 : /* 7073*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
3473 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
3474 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
3475 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
3476 : /* 7090*/ /*Scope*/ 89, /*->7180*/
3477 : /* 7091*/ OPC_CheckChild0Same, 1,
3478 : /* 7093*/ OPC_CheckChild1Integer, 24,
3479 : /* 7095*/ OPC_CheckChild1Type, MVT::i32,
3480 : /* 7097*/ OPC_MoveParent,
3481 : /* 7098*/ OPC_MoveChild1,
3482 : /* 7099*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
3483 : /* 7102*/ OPC_CheckChild0Same, 0,
3484 : /* 7104*/ OPC_CheckChild1Integer, 24,
3485 : /* 7106*/ OPC_CheckChild1Type, MVT::i32,
3486 : /* 7108*/ OPC_MoveParent,
3487 : /* 7109*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
3488 : /* 7111*/ OPC_MoveParent,
3489 : /* 7112*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
3490 : /* 7114*/ OPC_CheckType, MVT::i32,
3491 : /* 7116*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
3492 : /* 7118*/ OPC_EmitInteger, MVT::i32, 8,
3493 : /* 7121*/ OPC_EmitInteger, MVT::i32, 8,
3494 : /* 7124*/ OPC_EmitInteger, MVT::i32, 8,
3495 : /* 7127*/ OPC_EmitInteger, MVT::i1, 0,
3496 : /* 7130*/ OPC_EmitInteger, MVT::i32, 0,
3497 : /* 7133*/ OPC_EmitInteger, MVT::i32, 0,
3498 : /* 7136*/ OPC_EmitInteger, MVT::i32, 0,
3499 : /* 7139*/ OPC_EmitInteger, MVT::i32, 0,
3500 : /* 7142*/ OPC_Scope, 17, /*->7161*/ // 2 children in Scope
3501 : /* 7144*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
3502 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
3503 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
3504 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
3505 : /* 7161*/ /*Scope*/ 17, /*->7179*/
3506 : /* 7162*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
3507 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
3508 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
3509 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
3510 : /* 7179*/ 0, /*End of Scope*/
3511 : /* 7180*/ /*Scope*/ 68, /*->7249*/
3512 : /* 7181*/ OPC_CheckChild0Same, 0,
3513 : /* 7183*/ OPC_CheckChild1Integer, 24,
3514 : /* 7185*/ OPC_CheckChild1Type, MVT::i32,
3515 : /* 7187*/ OPC_MoveParent,
3516 : /* 7188*/ OPC_MoveChild1,
3517 : /* 7189*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
3518 : /* 7192*/ OPC_CheckChild0Same, 1,
3519 : /* 7194*/ OPC_CheckChild1Integer, 24,
3520 : /* 7196*/ OPC_CheckChild1Type, MVT::i32,
3521 : /* 7198*/ OPC_MoveParent,
3522 : /* 7199*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
3523 : /* 7201*/ OPC_MoveParent,
3524 : /* 7202*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
3525 : /* 7204*/ OPC_CheckType, MVT::i32,
3526 : /* 7206*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
3527 : /* 7208*/ OPC_EmitInteger, MVT::i32, 8,
3528 : /* 7211*/ OPC_EmitInteger, MVT::i32, 8,
3529 : /* 7214*/ OPC_EmitInteger, MVT::i32, 8,
3530 : /* 7217*/ OPC_EmitInteger, MVT::i1, 0,
3531 : /* 7220*/ OPC_EmitInteger, MVT::i32, 0,
3532 : /* 7223*/ OPC_EmitInteger, MVT::i32, 0,
3533 : /* 7226*/ OPC_EmitInteger, MVT::i32, 0,
3534 : /* 7229*/ OPC_EmitInteger, MVT::i32, 0,
3535 : /* 7232*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
3536 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
3537 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
3538 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
3539 : /* 7249*/ 0, /*End of Scope*/
3540 : /* 7250*/ /*Scope*/ 58|128,1/*186*/, /*->7438*/
3541 : /* 7252*/ OPC_CheckChild0Same, 0,
3542 : /* 7254*/ OPC_CheckChild1Integer, 16,
3543 : /* 7256*/ OPC_CheckChild1Type, MVT::i32,
3544 : /* 7258*/ OPC_MoveParent,
3545 : /* 7259*/ OPC_MoveChild1,
3546 : /* 7260*/ OPC_CheckValueType, MVT::i8,
3547 : /* 7262*/ OPC_MoveParent,
3548 : /* 7263*/ OPC_MoveParent,
3549 : /* 7264*/ OPC_MoveChild1,
3550 : /* 7265*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
3551 : /* 7268*/ OPC_MoveChild0,
3552 : /* 7269*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
3553 : /* 7272*/ OPC_CheckChild0Same, 1,
3554 : /* 7274*/ OPC_CheckChild1Integer, 16,
3555 : /* 7276*/ OPC_CheckChild1Type, MVT::i32,
3556 : /* 7278*/ OPC_MoveParent,
3557 : /* 7279*/ OPC_MoveChild1,
3558 : /* 7280*/ OPC_CheckValueType, MVT::i8,
3559 : /* 7282*/ OPC_MoveParent,
3560 : /* 7283*/ OPC_MoveParent,
3561 : /* 7284*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
3562 : /* 7286*/ OPC_MoveParent,
3563 : /* 7287*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
3564 : /* 7289*/ OPC_MoveParent,
3565 : /* 7290*/ OPC_MoveChild1,
3566 : /* 7291*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
3567 : /* 7294*/ OPC_MoveChild0,
3568 : /* 7295*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
3569 : /* 7298*/ OPC_Scope, 68, /*->7368*/ // 2 children in Scope
3570 : /* 7300*/ OPC_CheckChild0Same, 1,
3571 : /* 7302*/ OPC_CheckChild1Integer, 24,
3572 : /* 7304*/ OPC_CheckChild1Type, MVT::i32,
3573 : /* 7306*/ OPC_MoveParent,
3574 : /* 7307*/ OPC_MoveChild1,
3575 : /* 7308*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
3576 : /* 7311*/ OPC_CheckChild0Same, 0,
3577 : /* 7313*/ OPC_CheckChild1Integer, 24,
3578 : /* 7315*/ OPC_CheckChild1Type, MVT::i32,
3579 : /* 7317*/ OPC_MoveParent,
3580 : /* 7318*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
3581 : /* 7320*/ OPC_MoveParent,
3582 : /* 7321*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
3583 : /* 7323*/ OPC_CheckType, MVT::i32,
3584 : /* 7325*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
3585 : /* 7327*/ OPC_EmitInteger, MVT::i32, 8,
3586 : /* 7330*/ OPC_EmitInteger, MVT::i32, 8,
3587 : /* 7333*/ OPC_EmitInteger, MVT::i32, 8,
3588 : /* 7336*/ OPC_EmitInteger, MVT::i1, 0,
3589 : /* 7339*/ OPC_EmitInteger, MVT::i32, 0,
3590 : /* 7342*/ OPC_EmitInteger, MVT::i32, 0,
3591 : /* 7345*/ OPC_EmitInteger, MVT::i32, 0,
3592 : /* 7348*/ OPC_EmitInteger, MVT::i32, 0,
3593 : /* 7351*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
3594 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
3595 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
3596 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
3597 : /* 7368*/ /*Scope*/ 68, /*->7437*/
3598 : /* 7369*/ OPC_CheckChild0Same, 0,
3599 : /* 7371*/ OPC_CheckChild1Integer, 24,
3600 : /* 7373*/ OPC_CheckChild1Type, MVT::i32,
3601 : /* 7375*/ OPC_MoveParent,
3602 : /* 7376*/ OPC_MoveChild1,
3603 : /* 7377*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
3604 : /* 7380*/ OPC_CheckChild0Same, 1,
3605 : /* 7382*/ OPC_CheckChild1Integer, 24,
3606 : /* 7384*/ OPC_CheckChild1Type, MVT::i32,
3607 : /* 7386*/ OPC_MoveParent,
3608 : /* 7387*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
3609 : /* 7389*/ OPC_MoveParent,
3610 : /* 7390*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
3611 : /* 7392*/ OPC_CheckType, MVT::i32,
3612 : /* 7394*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
3613 : /* 7396*/ OPC_EmitInteger, MVT::i32, 8,
3614 : /* 7399*/ OPC_EmitInteger, MVT::i32, 8,
3615 : /* 7402*/ OPC_EmitInteger, MVT::i32, 8,
3616 : /* 7405*/ OPC_EmitInteger, MVT::i1, 0,
3617 : /* 7408*/ OPC_EmitInteger, MVT::i32, 0,
3618 : /* 7411*/ OPC_EmitInteger, MVT::i32, 0,
3619 : /* 7414*/ OPC_EmitInteger, MVT::i32, 0,
3620 : /* 7417*/ OPC_EmitInteger, MVT::i32, 0,
3621 : /* 7420*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
3622 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
3623 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
3624 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
3625 : /* 7437*/ 0, /*End of Scope*/
3626 : /* 7438*/ 0, /*End of Scope*/
3627 : /* 7439*/ /*Scope*/ 44|128,3/*428*/, /*->7869*/
3628 : /* 7441*/ OPC_CheckChild0Same, 0,
3629 : /* 7443*/ OPC_CheckChild1Integer, 8,
3630 : /* 7445*/ OPC_CheckChild1Type, MVT::i32,
3631 : /* 7447*/ OPC_MoveParent,
3632 : /* 7448*/ OPC_MoveChild1,
3633 : /* 7449*/ OPC_CheckValueType, MVT::i8,
3634 : /* 7451*/ OPC_MoveParent,
3635 : /* 7452*/ OPC_MoveParent,
3636 : /* 7453*/ OPC_MoveChild1,
3637 : /* 7454*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
3638 : /* 7457*/ OPC_MoveChild0,
3639 : /* 7458*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
3640 : /* 7461*/ OPC_CheckChild0Same, 1,
3641 : /* 7463*/ OPC_CheckChild1Integer, 8,
3642 : /* 7465*/ OPC_CheckChild1Type, MVT::i32,
3643 : /* 7467*/ OPC_MoveParent,
3644 : /* 7468*/ OPC_MoveChild1,
3645 : /* 7469*/ OPC_CheckValueType, MVT::i8,
3646 : /* 7471*/ OPC_MoveParent,
3647 : /* 7472*/ OPC_MoveParent,
3648 : /* 7473*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
3649 : /* 7475*/ OPC_MoveParent,
3650 : /* 7476*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
3651 : /* 7478*/ OPC_MoveParent,
3652 : /* 7479*/ OPC_MoveChild1,
3653 : /* 7480*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
3654 : /* 7483*/ OPC_MoveChild0,
3655 : /* 7484*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
3656 : /* 7487*/ OPC_MoveChild0,
3657 : /* 7488*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
3658 : /* 7491*/ OPC_Scope, 58|128,1/*186*/, /*->7680*/ // 2 children in Scope
3659 : /* 7494*/ OPC_CheckChild0Same, 1,
3660 : /* 7496*/ OPC_CheckChild1Integer, 16,
3661 : /* 7498*/ OPC_CheckChild1Type, MVT::i32,
3662 : /* 7500*/ OPC_MoveParent,
3663 : /* 7501*/ OPC_MoveChild1,
3664 : /* 7502*/ OPC_CheckValueType, MVT::i8,
3665 : /* 7504*/ OPC_MoveParent,
3666 : /* 7505*/ OPC_MoveParent,
3667 : /* 7506*/ OPC_MoveChild1,
3668 : /* 7507*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
3669 : /* 7510*/ OPC_MoveChild0,
3670 : /* 7511*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
3671 : /* 7514*/ OPC_CheckChild0Same, 0,
3672 : /* 7516*/ OPC_CheckChild1Integer, 16,
3673 : /* 7518*/ OPC_CheckChild1Type, MVT::i32,
3674 : /* 7520*/ OPC_MoveParent,
3675 : /* 7521*/ OPC_MoveChild1,
3676 : /* 7522*/ OPC_CheckValueType, MVT::i8,
3677 : /* 7524*/ OPC_MoveParent,
3678 : /* 7525*/ OPC_MoveParent,
3679 : /* 7526*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
3680 : /* 7528*/ OPC_MoveParent,
3681 : /* 7529*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
3682 : /* 7531*/ OPC_MoveParent,
3683 : /* 7532*/ OPC_MoveChild1,
3684 : /* 7533*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
3685 : /* 7536*/ OPC_MoveChild0,
3686 : /* 7537*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
3687 : /* 7540*/ OPC_Scope, 68, /*->7610*/ // 2 children in Scope
3688 : /* 7542*/ OPC_CheckChild0Same, 1,
3689 : /* 7544*/ OPC_CheckChild1Integer, 24,
3690 : /* 7546*/ OPC_CheckChild1Type, MVT::i32,
3691 : /* 7548*/ OPC_MoveParent,
3692 : /* 7549*/ OPC_MoveChild1,
3693 : /* 7550*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
3694 : /* 7553*/ OPC_CheckChild0Same, 0,
3695 : /* 7555*/ OPC_CheckChild1Integer, 24,
3696 : /* 7557*/ OPC_CheckChild1Type, MVT::i32,
3697 : /* 7559*/ OPC_MoveParent,
3698 : /* 7560*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
3699 : /* 7562*/ OPC_MoveParent,
3700 : /* 7563*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
3701 : /* 7565*/ OPC_CheckType, MVT::i32,
3702 : /* 7567*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
3703 : /* 7569*/ OPC_EmitInteger, MVT::i32, 8,
3704 : /* 7572*/ OPC_EmitInteger, MVT::i32, 8,
3705 : /* 7575*/ OPC_EmitInteger, MVT::i32, 8,
3706 : /* 7578*/ OPC_EmitInteger, MVT::i1, 0,
3707 : /* 7581*/ OPC_EmitInteger, MVT::i32, 0,
3708 : /* 7584*/ OPC_EmitInteger, MVT::i32, 0,
3709 : /* 7587*/ OPC_EmitInteger, MVT::i32, 0,
3710 : /* 7590*/ OPC_EmitInteger, MVT::i32, 0,
3711 : /* 7593*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
3712 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
3713 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
3714 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
3715 : /* 7610*/ /*Scope*/ 68, /*->7679*/
3716 : /* 7611*/ OPC_CheckChild0Same, 0,
3717 : /* 7613*/ OPC_CheckChild1Integer, 24,
3718 : /* 7615*/ OPC_CheckChild1Type, MVT::i32,
3719 : /* 7617*/ OPC_MoveParent,
3720 : /* 7618*/ OPC_MoveChild1,
3721 : /* 7619*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
3722 : /* 7622*/ OPC_CheckChild0Same, 1,
3723 : /* 7624*/ OPC_CheckChild1Integer, 24,
3724 : /* 7626*/ OPC_CheckChild1Type, MVT::i32,
3725 : /* 7628*/ OPC_MoveParent,
3726 : /* 7629*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
3727 : /* 7631*/ OPC_MoveParent,
3728 : /* 7632*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
3729 : /* 7634*/ OPC_CheckType, MVT::i32,
3730 : /* 7636*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
3731 : /* 7638*/ OPC_EmitInteger, MVT::i32, 8,
3732 : /* 7641*/ OPC_EmitInteger, MVT::i32, 8,
3733 : /* 7644*/ OPC_EmitInteger, MVT::i32, 8,
3734 : /* 7647*/ OPC_EmitInteger, MVT::i1, 0,
3735 : /* 7650*/ OPC_EmitInteger, MVT::i32, 0,
3736 : /* 7653*/ OPC_EmitInteger, MVT::i32, 0,
3737 : /* 7656*/ OPC_EmitInteger, MVT::i32, 0,
3738 : /* 7659*/ OPC_EmitInteger, MVT::i32, 0,
3739 : /* 7662*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
3740 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
3741 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
3742 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
3743 : /* 7679*/ 0, /*End of Scope*/
3744 : /* 7680*/ /*Scope*/ 58|128,1/*186*/, /*->7868*/
3745 : /* 7682*/ OPC_CheckChild0Same, 0,
3746 : /* 7684*/ OPC_CheckChild1Integer, 16,
3747 : /* 7686*/ OPC_CheckChild1Type, MVT::i32,
3748 : /* 7688*/ OPC_MoveParent,
3749 : /* 7689*/ OPC_MoveChild1,
3750 : /* 7690*/ OPC_CheckValueType, MVT::i8,
3751 : /* 7692*/ OPC_MoveParent,
3752 : /* 7693*/ OPC_MoveParent,
3753 : /* 7694*/ OPC_MoveChild1,
3754 : /* 7695*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
3755 : /* 7698*/ OPC_MoveChild0,
3756 : /* 7699*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
3757 : /* 7702*/ OPC_CheckChild0Same, 1,
3758 : /* 7704*/ OPC_CheckChild1Integer, 16,
3759 : /* 7706*/ OPC_CheckChild1Type, MVT::i32,
3760 : /* 7708*/ OPC_MoveParent,
3761 : /* 7709*/ OPC_MoveChild1,
3762 : /* 7710*/ OPC_CheckValueType, MVT::i8,
3763 : /* 7712*/ OPC_MoveParent,
3764 : /* 7713*/ OPC_MoveParent,
3765 : /* 7714*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
3766 : /* 7716*/ OPC_MoveParent,
3767 : /* 7717*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
3768 : /* 7719*/ OPC_MoveParent,
3769 : /* 7720*/ OPC_MoveChild1,
3770 : /* 7721*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
3771 : /* 7724*/ OPC_MoveChild0,
3772 : /* 7725*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
3773 : /* 7728*/ OPC_Scope, 68, /*->7798*/ // 2 children in Scope
3774 : /* 7730*/ OPC_CheckChild0Same, 1,
3775 : /* 7732*/ OPC_CheckChild1Integer, 24,
3776 : /* 7734*/ OPC_CheckChild1Type, MVT::i32,
3777 : /* 7736*/ OPC_MoveParent,
3778 : /* 7737*/ OPC_MoveChild1,
3779 : /* 7738*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
3780 : /* 7741*/ OPC_CheckChild0Same, 0,
3781 : /* 7743*/ OPC_CheckChild1Integer, 24,
3782 : /* 7745*/ OPC_CheckChild1Type, MVT::i32,
3783 : /* 7747*/ OPC_MoveParent,
3784 : /* 7748*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
3785 : /* 7750*/ OPC_MoveParent,
3786 : /* 7751*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
3787 : /* 7753*/ OPC_CheckType, MVT::i32,
3788 : /* 7755*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
3789 : /* 7757*/ OPC_EmitInteger, MVT::i32, 8,
3790 : /* 7760*/ OPC_EmitInteger, MVT::i32, 8,
3791 : /* 7763*/ OPC_EmitInteger, MVT::i32, 8,
3792 : /* 7766*/ OPC_EmitInteger, MVT::i1, 0,
3793 : /* 7769*/ OPC_EmitInteger, MVT::i32, 0,
3794 : /* 7772*/ OPC_EmitInteger, MVT::i32, 0,
3795 : /* 7775*/ OPC_EmitInteger, MVT::i32, 0,
3796 : /* 7778*/ OPC_EmitInteger, MVT::i32, 0,
3797 : /* 7781*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
3798 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
3799 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
3800 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
3801 : /* 7798*/ /*Scope*/ 68, /*->7867*/
3802 : /* 7799*/ OPC_CheckChild0Same, 0,
3803 : /* 7801*/ OPC_CheckChild1Integer, 24,
3804 : /* 7803*/ OPC_CheckChild1Type, MVT::i32,
3805 : /* 7805*/ OPC_MoveParent,
3806 : /* 7806*/ OPC_MoveChild1,
3807 : /* 7807*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
3808 : /* 7810*/ OPC_CheckChild0Same, 1,
3809 : /* 7812*/ OPC_CheckChild1Integer, 24,
3810 : /* 7814*/ OPC_CheckChild1Type, MVT::i32,
3811 : /* 7816*/ OPC_MoveParent,
3812 : /* 7817*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
3813 : /* 7819*/ OPC_MoveParent,
3814 : /* 7820*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
3815 : /* 7822*/ OPC_CheckType, MVT::i32,
3816 : /* 7824*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
3817 : /* 7826*/ OPC_EmitInteger, MVT::i32, 8,
3818 : /* 7829*/ OPC_EmitInteger, MVT::i32, 8,
3819 : /* 7832*/ OPC_EmitInteger, MVT::i32, 8,
3820 : /* 7835*/ OPC_EmitInteger, MVT::i1, 0,
3821 : /* 7838*/ OPC_EmitInteger, MVT::i32, 0,
3822 : /* 7841*/ OPC_EmitInteger, MVT::i32, 0,
3823 : /* 7844*/ OPC_EmitInteger, MVT::i32, 0,
3824 : /* 7847*/ OPC_EmitInteger, MVT::i32, 0,
3825 : /* 7850*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
3826 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
3827 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
3828 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
3829 : /* 7867*/ 0, /*End of Scope*/
3830 : /* 7868*/ 0, /*End of Scope*/
3831 : /* 7869*/ 0, /*End of Scope*/
3832 : /* 7870*/ 0, /*End of Scope*/
3833 : /* 7871*/ /*SwitchOpcode*/ 53|128,25/*3253*/, TARGET_VAL(AMDGPUISD::MUL_U24),// ->11128
3834 : /* 7875*/ OPC_MoveChild0,
3835 : /* 7876*/ OPC_CheckAndImm, 127|128,1/*255*/,
3836 : /* 7879*/ OPC_MoveChild0,
3837 : /* 7880*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
3838 : /* 7883*/ OPC_RecordChild0, // #0 = $src0
3839 : /* 7884*/ OPC_CheckChild1Integer, 8,
3840 : /* 7886*/ OPC_CheckChild1Type, MVT::i32,
3841 : /* 7888*/ OPC_MoveParent,
3842 : /* 7889*/ OPC_MoveParent,
3843 : /* 7890*/ OPC_MoveChild1,
3844 : /* 7891*/ OPC_CheckAndImm, 127|128,1/*255*/,
3845 : /* 7894*/ OPC_MoveChild0,
3846 : /* 7895*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
3847 : /* 7898*/ OPC_RecordChild0, // #1 = $src1
3848 : /* 7899*/ OPC_CheckChild1Integer, 8,
3849 : /* 7901*/ OPC_CheckChild1Type, MVT::i32,
3850 : /* 7903*/ OPC_MoveParent,
3851 : /* 7904*/ OPC_MoveParent,
3852 : /* 7905*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
3853 : /* 7907*/ OPC_MoveParent,
3854 : /* 7908*/ OPC_MoveChild1,
3855 : /* 7909*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
3856 : /* 7912*/ OPC_Scope, 33|128,6/*801*/, /*->8716*/ // 4 children in Scope
3857 : /* 7915*/ OPC_RecordChild0, // #2 = $src2
3858 : /* 7916*/ OPC_MoveChild1,
3859 : /* 7917*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
3860 : /* 7920*/ OPC_MoveChild0,
3861 : /* 7921*/ OPC_CheckAndImm, 127|128,1/*255*/,
3862 : /* 7924*/ OPC_Scope, 9|128,3/*393*/, /*->8320*/ // 2 children in Scope
3863 : /* 7927*/ OPC_CheckChild0Same, 0,
3864 : /* 7929*/ OPC_MoveParent,
3865 : /* 7930*/ OPC_MoveChild1,
3866 : /* 7931*/ OPC_CheckAndImm, 127|128,1/*255*/,
3867 : /* 7934*/ OPC_CheckChild0Same, 1,
3868 : /* 7936*/ OPC_MoveParent,
3869 : /* 7937*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
3870 : /* 7939*/ OPC_MoveParent,
3871 : /* 7940*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
3872 : /* 7942*/ OPC_MoveParent,
3873 : /* 7943*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
3874 : /* 7945*/ OPC_MoveParent,
3875 : /* 7946*/ OPC_MoveChild1,
3876 : /* 7947*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
3877 : /* 7950*/ OPC_MoveChild0,
3878 : /* 7951*/ OPC_CheckAndImm, 127|128,1/*255*/,
3879 : /* 7954*/ OPC_MoveChild0,
3880 : /* 7955*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
3881 : /* 7958*/ OPC_Scope, 50|128,1/*178*/, /*->8139*/ // 2 children in Scope
3882 : /* 7961*/ OPC_CheckChild0Same, 0,
3883 : /* 7963*/ OPC_CheckChild1Integer, 16,
3884 : /* 7965*/ OPC_CheckChild1Type, MVT::i32,
3885 : /* 7967*/ OPC_MoveParent,
3886 : /* 7968*/ OPC_MoveParent,
3887 : /* 7969*/ OPC_MoveChild1,
3888 : /* 7970*/ OPC_CheckAndImm, 127|128,1/*255*/,
3889 : /* 7973*/ OPC_MoveChild0,
3890 : /* 7974*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
3891 : /* 7977*/ OPC_CheckChild0Same, 1,
3892 : /* 7979*/ OPC_CheckChild1Integer, 16,
3893 : /* 7981*/ OPC_CheckChild1Type, MVT::i32,
3894 : /* 7983*/ OPC_MoveParent,
3895 : /* 7984*/ OPC_MoveParent,
3896 : /* 7985*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
3897 : /* 7987*/ OPC_MoveParent,
3898 : /* 7988*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
3899 : /* 7990*/ OPC_MoveParent,
3900 : /* 7991*/ OPC_MoveChild1,
3901 : /* 7992*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
3902 : /* 7995*/ OPC_MoveChild0,
3903 : /* 7996*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
3904 : /* 7999*/ OPC_Scope, 68, /*->8069*/ // 2 children in Scope
3905 : /* 8001*/ OPC_CheckChild0Same, 0,
3906 : /* 8003*/ OPC_CheckChild1Integer, 24,
3907 : /* 8005*/ OPC_CheckChild1Type, MVT::i32,
3908 : /* 8007*/ OPC_MoveParent,
3909 : /* 8008*/ OPC_MoveChild1,
3910 : /* 8009*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
3911 : /* 8012*/ OPC_CheckChild0Same, 1,
3912 : /* 8014*/ OPC_CheckChild1Integer, 24,
3913 : /* 8016*/ OPC_CheckChild1Type, MVT::i32,
3914 : /* 8018*/ OPC_MoveParent,
3915 : /* 8019*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
3916 : /* 8021*/ OPC_MoveParent,
3917 : /* 8022*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
3918 : /* 8024*/ OPC_CheckType, MVT::i32,
3919 : /* 8026*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
3920 : /* 8028*/ OPC_EmitInteger, MVT::i32, 8,
3921 : /* 8031*/ OPC_EmitInteger, MVT::i32, 8,
3922 : /* 8034*/ OPC_EmitInteger, MVT::i32, 8,
3923 : /* 8037*/ OPC_EmitInteger, MVT::i1, 0,
3924 : /* 8040*/ OPC_EmitInteger, MVT::i32, 0,
3925 : /* 8043*/ OPC_EmitInteger, MVT::i32, 0,
3926 : /* 8046*/ OPC_EmitInteger, MVT::i32, 0,
3927 : /* 8049*/ OPC_EmitInteger, MVT::i32, 0,
3928 : /* 8052*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
3929 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
3930 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
3931 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
3932 : /* 8069*/ /*Scope*/ 68, /*->8138*/
3933 : /* 8070*/ OPC_CheckChild0Same, 1,
3934 : /* 8072*/ OPC_CheckChild1Integer, 24,
3935 : /* 8074*/ OPC_CheckChild1Type, MVT::i32,
3936 : /* 8076*/ OPC_MoveParent,
3937 : /* 8077*/ OPC_MoveChild1,
3938 : /* 8078*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
3939 : /* 8081*/ OPC_CheckChild0Same, 0,
3940 : /* 8083*/ OPC_CheckChild1Integer, 24,
3941 : /* 8085*/ OPC_CheckChild1Type, MVT::i32,
3942 : /* 8087*/ OPC_MoveParent,
3943 : /* 8088*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
3944 : /* 8090*/ OPC_MoveParent,
3945 : /* 8091*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
3946 : /* 8093*/ OPC_CheckType, MVT::i32,
3947 : /* 8095*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
3948 : /* 8097*/ OPC_EmitInteger, MVT::i32, 8,
3949 : /* 8100*/ OPC_EmitInteger, MVT::i32, 8,
3950 : /* 8103*/ OPC_EmitInteger, MVT::i32, 8,
3951 : /* 8106*/ OPC_EmitInteger, MVT::i1, 0,
3952 : /* 8109*/ OPC_EmitInteger, MVT::i32, 0,
3953 : /* 8112*/ OPC_EmitInteger, MVT::i32, 0,
3954 : /* 8115*/ OPC_EmitInteger, MVT::i32, 0,
3955 : /* 8118*/ OPC_EmitInteger, MVT::i32, 0,
3956 : /* 8121*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
3957 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
3958 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
3959 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
3960 : /* 8138*/ 0, /*End of Scope*/
3961 : /* 8139*/ /*Scope*/ 50|128,1/*178*/, /*->8319*/
3962 : /* 8141*/ OPC_CheckChild0Same, 1,
3963 : /* 8143*/ OPC_CheckChild1Integer, 16,
3964 : /* 8145*/ OPC_CheckChild1Type, MVT::i32,
3965 : /* 8147*/ OPC_MoveParent,
3966 : /* 8148*/ OPC_MoveParent,
3967 : /* 8149*/ OPC_MoveChild1,
3968 : /* 8150*/ OPC_CheckAndImm, 127|128,1/*255*/,
3969 : /* 8153*/ OPC_MoveChild0,
3970 : /* 8154*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
3971 : /* 8157*/ OPC_CheckChild0Same, 0,
3972 : /* 8159*/ OPC_CheckChild1Integer, 16,
3973 : /* 8161*/ OPC_CheckChild1Type, MVT::i32,
3974 : /* 8163*/ OPC_MoveParent,
3975 : /* 8164*/ OPC_MoveParent,
3976 : /* 8165*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
3977 : /* 8167*/ OPC_MoveParent,
3978 : /* 8168*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
3979 : /* 8170*/ OPC_MoveParent,
3980 : /* 8171*/ OPC_MoveChild1,
3981 : /* 8172*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
3982 : /* 8175*/ OPC_MoveChild0,
3983 : /* 8176*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
3984 : /* 8179*/ OPC_Scope, 68, /*->8249*/ // 2 children in Scope
3985 : /* 8181*/ OPC_CheckChild0Same, 0,
3986 : /* 8183*/ OPC_CheckChild1Integer, 24,
3987 : /* 8185*/ OPC_CheckChild1Type, MVT::i32,
3988 : /* 8187*/ OPC_MoveParent,
3989 : /* 8188*/ OPC_MoveChild1,
3990 : /* 8189*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
3991 : /* 8192*/ OPC_CheckChild0Same, 1,
3992 : /* 8194*/ OPC_CheckChild1Integer, 24,
3993 : /* 8196*/ OPC_CheckChild1Type, MVT::i32,
3994 : /* 8198*/ OPC_MoveParent,
3995 : /* 8199*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
3996 : /* 8201*/ OPC_MoveParent,
3997 : /* 8202*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
3998 : /* 8204*/ OPC_CheckType, MVT::i32,
3999 : /* 8206*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
4000 : /* 8208*/ OPC_EmitInteger, MVT::i32, 8,
4001 : /* 8211*/ OPC_EmitInteger, MVT::i32, 8,
4002 : /* 8214*/ OPC_EmitInteger, MVT::i32, 8,
4003 : /* 8217*/ OPC_EmitInteger, MVT::i1, 0,
4004 : /* 8220*/ OPC_EmitInteger, MVT::i32, 0,
4005 : /* 8223*/ OPC_EmitInteger, MVT::i32, 0,
4006 : /* 8226*/ OPC_EmitInteger, MVT::i32, 0,
4007 : /* 8229*/ OPC_EmitInteger, MVT::i32, 0,
4008 : /* 8232*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
4009 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
4010 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
4011 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
4012 : /* 8249*/ /*Scope*/ 68, /*->8318*/
4013 : /* 8250*/ OPC_CheckChild0Same, 1,
4014 : /* 8252*/ OPC_CheckChild1Integer, 24,
4015 : /* 8254*/ OPC_CheckChild1Type, MVT::i32,
4016 : /* 8256*/ OPC_MoveParent,
4017 : /* 8257*/ OPC_MoveChild1,
4018 : /* 8258*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4019 : /* 8261*/ OPC_CheckChild0Same, 0,
4020 : /* 8263*/ OPC_CheckChild1Integer, 24,
4021 : /* 8265*/ OPC_CheckChild1Type, MVT::i32,
4022 : /* 8267*/ OPC_MoveParent,
4023 : /* 8268*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
4024 : /* 8270*/ OPC_MoveParent,
4025 : /* 8271*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4026 : /* 8273*/ OPC_CheckType, MVT::i32,
4027 : /* 8275*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
4028 : /* 8277*/ OPC_EmitInteger, MVT::i32, 8,
4029 : /* 8280*/ OPC_EmitInteger, MVT::i32, 8,
4030 : /* 8283*/ OPC_EmitInteger, MVT::i32, 8,
4031 : /* 8286*/ OPC_EmitInteger, MVT::i1, 0,
4032 : /* 8289*/ OPC_EmitInteger, MVT::i32, 0,
4033 : /* 8292*/ OPC_EmitInteger, MVT::i32, 0,
4034 : /* 8295*/ OPC_EmitInteger, MVT::i32, 0,
4035 : /* 8298*/ OPC_EmitInteger, MVT::i32, 0,
4036 : /* 8301*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
4037 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
4038 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
4039 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
4040 : /* 8318*/ 0, /*End of Scope*/
4041 : /* 8319*/ 0, /*End of Scope*/
4042 : /* 8320*/ /*Scope*/ 9|128,3/*393*/, /*->8715*/
4043 : /* 8322*/ OPC_CheckChild0Same, 1,
4044 : /* 8324*/ OPC_MoveParent,
4045 : /* 8325*/ OPC_MoveChild1,
4046 : /* 8326*/ OPC_CheckAndImm, 127|128,1/*255*/,
4047 : /* 8329*/ OPC_CheckChild0Same, 0,
4048 : /* 8331*/ OPC_MoveParent,
4049 : /* 8332*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
4050 : /* 8334*/ OPC_MoveParent,
4051 : /* 8335*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4052 : /* 8337*/ OPC_MoveParent,
4053 : /* 8338*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4054 : /* 8340*/ OPC_MoveParent,
4055 : /* 8341*/ OPC_MoveChild1,
4056 : /* 8342*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
4057 : /* 8345*/ OPC_MoveChild0,
4058 : /* 8346*/ OPC_CheckAndImm, 127|128,1/*255*/,
4059 : /* 8349*/ OPC_MoveChild0,
4060 : /* 8350*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4061 : /* 8353*/ OPC_Scope, 50|128,1/*178*/, /*->8534*/ // 2 children in Scope
4062 : /* 8356*/ OPC_CheckChild0Same, 0,
4063 : /* 8358*/ OPC_CheckChild1Integer, 16,
4064 : /* 8360*/ OPC_CheckChild1Type, MVT::i32,
4065 : /* 8362*/ OPC_MoveParent,
4066 : /* 8363*/ OPC_MoveParent,
4067 : /* 8364*/ OPC_MoveChild1,
4068 : /* 8365*/ OPC_CheckAndImm, 127|128,1/*255*/,
4069 : /* 8368*/ OPC_MoveChild0,
4070 : /* 8369*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4071 : /* 8372*/ OPC_CheckChild0Same, 1,
4072 : /* 8374*/ OPC_CheckChild1Integer, 16,
4073 : /* 8376*/ OPC_CheckChild1Type, MVT::i32,
4074 : /* 8378*/ OPC_MoveParent,
4075 : /* 8379*/ OPC_MoveParent,
4076 : /* 8380*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
4077 : /* 8382*/ OPC_MoveParent,
4078 : /* 8383*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4079 : /* 8385*/ OPC_MoveParent,
4080 : /* 8386*/ OPC_MoveChild1,
4081 : /* 8387*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
4082 : /* 8390*/ OPC_MoveChild0,
4083 : /* 8391*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4084 : /* 8394*/ OPC_Scope, 68, /*->8464*/ // 2 children in Scope
4085 : /* 8396*/ OPC_CheckChild0Same, 0,
4086 : /* 8398*/ OPC_CheckChild1Integer, 24,
4087 : /* 8400*/ OPC_CheckChild1Type, MVT::i32,
4088 : /* 8402*/ OPC_MoveParent,
4089 : /* 8403*/ OPC_MoveChild1,
4090 : /* 8404*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4091 : /* 8407*/ OPC_CheckChild0Same, 1,
4092 : /* 8409*/ OPC_CheckChild1Integer, 24,
4093 : /* 8411*/ OPC_CheckChild1Type, MVT::i32,
4094 : /* 8413*/ OPC_MoveParent,
4095 : /* 8414*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
4096 : /* 8416*/ OPC_MoveParent,
4097 : /* 8417*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4098 : /* 8419*/ OPC_CheckType, MVT::i32,
4099 : /* 8421*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
4100 : /* 8423*/ OPC_EmitInteger, MVT::i32, 8,
4101 : /* 8426*/ OPC_EmitInteger, MVT::i32, 8,
4102 : /* 8429*/ OPC_EmitInteger, MVT::i32, 8,
4103 : /* 8432*/ OPC_EmitInteger, MVT::i1, 0,
4104 : /* 8435*/ OPC_EmitInteger, MVT::i32, 0,
4105 : /* 8438*/ OPC_EmitInteger, MVT::i32, 0,
4106 : /* 8441*/ OPC_EmitInteger, MVT::i32, 0,
4107 : /* 8444*/ OPC_EmitInteger, MVT::i32, 0,
4108 : /* 8447*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
4109 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
4110 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
4111 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
4112 : /* 8464*/ /*Scope*/ 68, /*->8533*/
4113 : /* 8465*/ OPC_CheckChild0Same, 1,
4114 : /* 8467*/ OPC_CheckChild1Integer, 24,
4115 : /* 8469*/ OPC_CheckChild1Type, MVT::i32,
4116 : /* 8471*/ OPC_MoveParent,
4117 : /* 8472*/ OPC_MoveChild1,
4118 : /* 8473*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4119 : /* 8476*/ OPC_CheckChild0Same, 0,
4120 : /* 8478*/ OPC_CheckChild1Integer, 24,
4121 : /* 8480*/ OPC_CheckChild1Type, MVT::i32,
4122 : /* 8482*/ OPC_MoveParent,
4123 : /* 8483*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
4124 : /* 8485*/ OPC_MoveParent,
4125 : /* 8486*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4126 : /* 8488*/ OPC_CheckType, MVT::i32,
4127 : /* 8490*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
4128 : /* 8492*/ OPC_EmitInteger, MVT::i32, 8,
4129 : /* 8495*/ OPC_EmitInteger, MVT::i32, 8,
4130 : /* 8498*/ OPC_EmitInteger, MVT::i32, 8,
4131 : /* 8501*/ OPC_EmitInteger, MVT::i1, 0,
4132 : /* 8504*/ OPC_EmitInteger, MVT::i32, 0,
4133 : /* 8507*/ OPC_EmitInteger, MVT::i32, 0,
4134 : /* 8510*/ OPC_EmitInteger, MVT::i32, 0,
4135 : /* 8513*/ OPC_EmitInteger, MVT::i32, 0,
4136 : /* 8516*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
4137 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
4138 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
4139 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
4140 : /* 8533*/ 0, /*End of Scope*/
4141 : /* 8534*/ /*Scope*/ 50|128,1/*178*/, /*->8714*/
4142 : /* 8536*/ OPC_CheckChild0Same, 1,
4143 : /* 8538*/ OPC_CheckChild1Integer, 16,
4144 : /* 8540*/ OPC_CheckChild1Type, MVT::i32,
4145 : /* 8542*/ OPC_MoveParent,
4146 : /* 8543*/ OPC_MoveParent,
4147 : /* 8544*/ OPC_MoveChild1,
4148 : /* 8545*/ OPC_CheckAndImm, 127|128,1/*255*/,
4149 : /* 8548*/ OPC_MoveChild0,
4150 : /* 8549*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4151 : /* 8552*/ OPC_CheckChild0Same, 0,
4152 : /* 8554*/ OPC_CheckChild1Integer, 16,
4153 : /* 8556*/ OPC_CheckChild1Type, MVT::i32,
4154 : /* 8558*/ OPC_MoveParent,
4155 : /* 8559*/ OPC_MoveParent,
4156 : /* 8560*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
4157 : /* 8562*/ OPC_MoveParent,
4158 : /* 8563*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4159 : /* 8565*/ OPC_MoveParent,
4160 : /* 8566*/ OPC_MoveChild1,
4161 : /* 8567*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
4162 : /* 8570*/ OPC_MoveChild0,
4163 : /* 8571*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4164 : /* 8574*/ OPC_Scope, 68, /*->8644*/ // 2 children in Scope
4165 : /* 8576*/ OPC_CheckChild0Same, 0,
4166 : /* 8578*/ OPC_CheckChild1Integer, 24,
4167 : /* 8580*/ OPC_CheckChild1Type, MVT::i32,
4168 : /* 8582*/ OPC_MoveParent,
4169 : /* 8583*/ OPC_MoveChild1,
4170 : /* 8584*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4171 : /* 8587*/ OPC_CheckChild0Same, 1,
4172 : /* 8589*/ OPC_CheckChild1Integer, 24,
4173 : /* 8591*/ OPC_CheckChild1Type, MVT::i32,
4174 : /* 8593*/ OPC_MoveParent,
4175 : /* 8594*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
4176 : /* 8596*/ OPC_MoveParent,
4177 : /* 8597*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4178 : /* 8599*/ OPC_CheckType, MVT::i32,
4179 : /* 8601*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
4180 : /* 8603*/ OPC_EmitInteger, MVT::i32, 8,
4181 : /* 8606*/ OPC_EmitInteger, MVT::i32, 8,
4182 : /* 8609*/ OPC_EmitInteger, MVT::i32, 8,
4183 : /* 8612*/ OPC_EmitInteger, MVT::i1, 0,
4184 : /* 8615*/ OPC_EmitInteger, MVT::i32, 0,
4185 : /* 8618*/ OPC_EmitInteger, MVT::i32, 0,
4186 : /* 8621*/ OPC_EmitInteger, MVT::i32, 0,
4187 : /* 8624*/ OPC_EmitInteger, MVT::i32, 0,
4188 : /* 8627*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
4189 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
4190 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
4191 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
4192 : /* 8644*/ /*Scope*/ 68, /*->8713*/
4193 : /* 8645*/ OPC_CheckChild0Same, 1,
4194 : /* 8647*/ OPC_CheckChild1Integer, 24,
4195 : /* 8649*/ OPC_CheckChild1Type, MVT::i32,
4196 : /* 8651*/ OPC_MoveParent,
4197 : /* 8652*/ OPC_MoveChild1,
4198 : /* 8653*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4199 : /* 8656*/ OPC_CheckChild0Same, 0,
4200 : /* 8658*/ OPC_CheckChild1Integer, 24,
4201 : /* 8660*/ OPC_CheckChild1Type, MVT::i32,
4202 : /* 8662*/ OPC_MoveParent,
4203 : /* 8663*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
4204 : /* 8665*/ OPC_MoveParent,
4205 : /* 8666*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4206 : /* 8668*/ OPC_CheckType, MVT::i32,
4207 : /* 8670*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
4208 : /* 8672*/ OPC_EmitInteger, MVT::i32, 8,
4209 : /* 8675*/ OPC_EmitInteger, MVT::i32, 8,
4210 : /* 8678*/ OPC_EmitInteger, MVT::i32, 8,
4211 : /* 8681*/ OPC_EmitInteger, MVT::i1, 0,
4212 : /* 8684*/ OPC_EmitInteger, MVT::i32, 0,
4213 : /* 8687*/ OPC_EmitInteger, MVT::i32, 0,
4214 : /* 8690*/ OPC_EmitInteger, MVT::i32, 0,
4215 : /* 8693*/ OPC_EmitInteger, MVT::i32, 0,
4216 : /* 8696*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
4217 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
4218 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
4219 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
4220 : /* 8713*/ 0, /*End of Scope*/
4221 : /* 8714*/ 0, /*End of Scope*/
4222 : /* 8715*/ 0, /*End of Scope*/
4223 : /* 8716*/ /*Scope*/ 34|128,6/*802*/, /*->9520*/
4224 : /* 8718*/ OPC_MoveChild0,
4225 : /* 8719*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
4226 : /* 8722*/ OPC_MoveChild0,
4227 : /* 8723*/ OPC_CheckAndImm, 127|128,1/*255*/,
4228 : /* 8726*/ OPC_Scope, 10|128,3/*394*/, /*->9123*/ // 2 children in Scope
4229 : /* 8729*/ OPC_CheckChild0Same, 0,
4230 : /* 8731*/ OPC_MoveParent,
4231 : /* 8732*/ OPC_MoveChild1,
4232 : /* 8733*/ OPC_CheckAndImm, 127|128,1/*255*/,
4233 : /* 8736*/ OPC_CheckChild0Same, 1,
4234 : /* 8738*/ OPC_MoveParent,
4235 : /* 8739*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
4236 : /* 8741*/ OPC_MoveParent,
4237 : /* 8742*/ OPC_RecordChild1, // #2 = $src2
4238 : /* 8743*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4239 : /* 8745*/ OPC_MoveParent,
4240 : /* 8746*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4241 : /* 8748*/ OPC_MoveParent,
4242 : /* 8749*/ OPC_MoveChild1,
4243 : /* 8750*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
4244 : /* 8753*/ OPC_MoveChild0,
4245 : /* 8754*/ OPC_CheckAndImm, 127|128,1/*255*/,
4246 : /* 8757*/ OPC_MoveChild0,
4247 : /* 8758*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4248 : /* 8761*/ OPC_Scope, 50|128,1/*178*/, /*->8942*/ // 2 children in Scope
4249 : /* 8764*/ OPC_CheckChild0Same, 0,
4250 : /* 8766*/ OPC_CheckChild1Integer, 16,
4251 : /* 8768*/ OPC_CheckChild1Type, MVT::i32,
4252 : /* 8770*/ OPC_MoveParent,
4253 : /* 8771*/ OPC_MoveParent,
4254 : /* 8772*/ OPC_MoveChild1,
4255 : /* 8773*/ OPC_CheckAndImm, 127|128,1/*255*/,
4256 : /* 8776*/ OPC_MoveChild0,
4257 : /* 8777*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4258 : /* 8780*/ OPC_CheckChild0Same, 1,
4259 : /* 8782*/ OPC_CheckChild1Integer, 16,
4260 : /* 8784*/ OPC_CheckChild1Type, MVT::i32,
4261 : /* 8786*/ OPC_MoveParent,
4262 : /* 8787*/ OPC_MoveParent,
4263 : /* 8788*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
4264 : /* 8790*/ OPC_MoveParent,
4265 : /* 8791*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4266 : /* 8793*/ OPC_MoveParent,
4267 : /* 8794*/ OPC_MoveChild1,
4268 : /* 8795*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
4269 : /* 8798*/ OPC_MoveChild0,
4270 : /* 8799*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4271 : /* 8802*/ OPC_Scope, 68, /*->8872*/ // 2 children in Scope
4272 : /* 8804*/ OPC_CheckChild0Same, 0,
4273 : /* 8806*/ OPC_CheckChild1Integer, 24,
4274 : /* 8808*/ OPC_CheckChild1Type, MVT::i32,
4275 : /* 8810*/ OPC_MoveParent,
4276 : /* 8811*/ OPC_MoveChild1,
4277 : /* 8812*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4278 : /* 8815*/ OPC_CheckChild0Same, 1,
4279 : /* 8817*/ OPC_CheckChild1Integer, 24,
4280 : /* 8819*/ OPC_CheckChild1Type, MVT::i32,
4281 : /* 8821*/ OPC_MoveParent,
4282 : /* 8822*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
4283 : /* 8824*/ OPC_MoveParent,
4284 : /* 8825*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4285 : /* 8827*/ OPC_CheckType, MVT::i32,
4286 : /* 8829*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
4287 : /* 8831*/ OPC_EmitInteger, MVT::i32, 8,
4288 : /* 8834*/ OPC_EmitInteger, MVT::i32, 8,
4289 : /* 8837*/ OPC_EmitInteger, MVT::i32, 8,
4290 : /* 8840*/ OPC_EmitInteger, MVT::i1, 0,
4291 : /* 8843*/ OPC_EmitInteger, MVT::i32, 0,
4292 : /* 8846*/ OPC_EmitInteger, MVT::i32, 0,
4293 : /* 8849*/ OPC_EmitInteger, MVT::i32, 0,
4294 : /* 8852*/ OPC_EmitInteger, MVT::i32, 0,
4295 : /* 8855*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
4296 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
4297 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
4298 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
4299 : /* 8872*/ /*Scope*/ 68, /*->8941*/
4300 : /* 8873*/ OPC_CheckChild0Same, 1,
4301 : /* 8875*/ OPC_CheckChild1Integer, 24,
4302 : /* 8877*/ OPC_CheckChild1Type, MVT::i32,
4303 : /* 8879*/ OPC_MoveParent,
4304 : /* 8880*/ OPC_MoveChild1,
4305 : /* 8881*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4306 : /* 8884*/ OPC_CheckChild0Same, 0,
4307 : /* 8886*/ OPC_CheckChild1Integer, 24,
4308 : /* 8888*/ OPC_CheckChild1Type, MVT::i32,
4309 : /* 8890*/ OPC_MoveParent,
4310 : /* 8891*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
4311 : /* 8893*/ OPC_MoveParent,
4312 : /* 8894*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4313 : /* 8896*/ OPC_CheckType, MVT::i32,
4314 : /* 8898*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
4315 : /* 8900*/ OPC_EmitInteger, MVT::i32, 8,
4316 : /* 8903*/ OPC_EmitInteger, MVT::i32, 8,
4317 : /* 8906*/ OPC_EmitInteger, MVT::i32, 8,
4318 : /* 8909*/ OPC_EmitInteger, MVT::i1, 0,
4319 : /* 8912*/ OPC_EmitInteger, MVT::i32, 0,
4320 : /* 8915*/ OPC_EmitInteger, MVT::i32, 0,
4321 : /* 8918*/ OPC_EmitInteger, MVT::i32, 0,
4322 : /* 8921*/ OPC_EmitInteger, MVT::i32, 0,
4323 : /* 8924*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
4324 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
4325 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
4326 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
4327 : /* 8941*/ 0, /*End of Scope*/
4328 : /* 8942*/ /*Scope*/ 50|128,1/*178*/, /*->9122*/
4329 : /* 8944*/ OPC_CheckChild0Same, 1,
4330 : /* 8946*/ OPC_CheckChild1Integer, 16,
4331 : /* 8948*/ OPC_CheckChild1Type, MVT::i32,
4332 : /* 8950*/ OPC_MoveParent,
4333 : /* 8951*/ OPC_MoveParent,
4334 : /* 8952*/ OPC_MoveChild1,
4335 : /* 8953*/ OPC_CheckAndImm, 127|128,1/*255*/,
4336 : /* 8956*/ OPC_MoveChild0,
4337 : /* 8957*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4338 : /* 8960*/ OPC_CheckChild0Same, 0,
4339 : /* 8962*/ OPC_CheckChild1Integer, 16,
4340 : /* 8964*/ OPC_CheckChild1Type, MVT::i32,
4341 : /* 8966*/ OPC_MoveParent,
4342 : /* 8967*/ OPC_MoveParent,
4343 : /* 8968*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
4344 : /* 8970*/ OPC_MoveParent,
4345 : /* 8971*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4346 : /* 8973*/ OPC_MoveParent,
4347 : /* 8974*/ OPC_MoveChild1,
4348 : /* 8975*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
4349 : /* 8978*/ OPC_MoveChild0,
4350 : /* 8979*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4351 : /* 8982*/ OPC_Scope, 68, /*->9052*/ // 2 children in Scope
4352 : /* 8984*/ OPC_CheckChild0Same, 0,
4353 : /* 8986*/ OPC_CheckChild1Integer, 24,
4354 : /* 8988*/ OPC_CheckChild1Type, MVT::i32,
4355 : /* 8990*/ OPC_MoveParent,
4356 : /* 8991*/ OPC_MoveChild1,
4357 : /* 8992*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4358 : /* 8995*/ OPC_CheckChild0Same, 1,
4359 : /* 8997*/ OPC_CheckChild1Integer, 24,
4360 : /* 8999*/ OPC_CheckChild1Type, MVT::i32,
4361 : /* 9001*/ OPC_MoveParent,
4362 : /* 9002*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
4363 : /* 9004*/ OPC_MoveParent,
4364 : /* 9005*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4365 : /* 9007*/ OPC_CheckType, MVT::i32,
4366 : /* 9009*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
4367 : /* 9011*/ OPC_EmitInteger, MVT::i32, 8,
4368 : /* 9014*/ OPC_EmitInteger, MVT::i32, 8,
4369 : /* 9017*/ OPC_EmitInteger, MVT::i32, 8,
4370 : /* 9020*/ OPC_EmitInteger, MVT::i1, 0,
4371 : /* 9023*/ OPC_EmitInteger, MVT::i32, 0,
4372 : /* 9026*/ OPC_EmitInteger, MVT::i32, 0,
4373 : /* 9029*/ OPC_EmitInteger, MVT::i32, 0,
4374 : /* 9032*/ OPC_EmitInteger, MVT::i32, 0,
4375 : /* 9035*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
4376 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
4377 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
4378 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
4379 : /* 9052*/ /*Scope*/ 68, /*->9121*/
4380 : /* 9053*/ OPC_CheckChild0Same, 1,
4381 : /* 9055*/ OPC_CheckChild1Integer, 24,
4382 : /* 9057*/ OPC_CheckChild1Type, MVT::i32,
4383 : /* 9059*/ OPC_MoveParent,
4384 : /* 9060*/ OPC_MoveChild1,
4385 : /* 9061*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4386 : /* 9064*/ OPC_CheckChild0Same, 0,
4387 : /* 9066*/ OPC_CheckChild1Integer, 24,
4388 : /* 9068*/ OPC_CheckChild1Type, MVT::i32,
4389 : /* 9070*/ OPC_MoveParent,
4390 : /* 9071*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
4391 : /* 9073*/ OPC_MoveParent,
4392 : /* 9074*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4393 : /* 9076*/ OPC_CheckType, MVT::i32,
4394 : /* 9078*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
4395 : /* 9080*/ OPC_EmitInteger, MVT::i32, 8,
4396 : /* 9083*/ OPC_EmitInteger, MVT::i32, 8,
4397 : /* 9086*/ OPC_EmitInteger, MVT::i32, 8,
4398 : /* 9089*/ OPC_EmitInteger, MVT::i1, 0,
4399 : /* 9092*/ OPC_EmitInteger, MVT::i32, 0,
4400 : /* 9095*/ OPC_EmitInteger, MVT::i32, 0,
4401 : /* 9098*/ OPC_EmitInteger, MVT::i32, 0,
4402 : /* 9101*/ OPC_EmitInteger, MVT::i32, 0,
4403 : /* 9104*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
4404 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
4405 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
4406 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
4407 : /* 9121*/ 0, /*End of Scope*/
4408 : /* 9122*/ 0, /*End of Scope*/
4409 : /* 9123*/ /*Scope*/ 10|128,3/*394*/, /*->9519*/
4410 : /* 9125*/ OPC_CheckChild0Same, 1,
4411 : /* 9127*/ OPC_MoveParent,
4412 : /* 9128*/ OPC_MoveChild1,
4413 : /* 9129*/ OPC_CheckAndImm, 127|128,1/*255*/,
4414 : /* 9132*/ OPC_CheckChild0Same, 0,
4415 : /* 9134*/ OPC_MoveParent,
4416 : /* 9135*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
4417 : /* 9137*/ OPC_MoveParent,
4418 : /* 9138*/ OPC_RecordChild1, // #2 = $src2
4419 : /* 9139*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4420 : /* 9141*/ OPC_MoveParent,
4421 : /* 9142*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4422 : /* 9144*/ OPC_MoveParent,
4423 : /* 9145*/ OPC_MoveChild1,
4424 : /* 9146*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
4425 : /* 9149*/ OPC_MoveChild0,
4426 : /* 9150*/ OPC_CheckAndImm, 127|128,1/*255*/,
4427 : /* 9153*/ OPC_MoveChild0,
4428 : /* 9154*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4429 : /* 9157*/ OPC_Scope, 50|128,1/*178*/, /*->9338*/ // 2 children in Scope
4430 : /* 9160*/ OPC_CheckChild0Same, 0,
4431 : /* 9162*/ OPC_CheckChild1Integer, 16,
4432 : /* 9164*/ OPC_CheckChild1Type, MVT::i32,
4433 : /* 9166*/ OPC_MoveParent,
4434 : /* 9167*/ OPC_MoveParent,
4435 : /* 9168*/ OPC_MoveChild1,
4436 : /* 9169*/ OPC_CheckAndImm, 127|128,1/*255*/,
4437 : /* 9172*/ OPC_MoveChild0,
4438 : /* 9173*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4439 : /* 9176*/ OPC_CheckChild0Same, 1,
4440 : /* 9178*/ OPC_CheckChild1Integer, 16,
4441 : /* 9180*/ OPC_CheckChild1Type, MVT::i32,
4442 : /* 9182*/ OPC_MoveParent,
4443 : /* 9183*/ OPC_MoveParent,
4444 : /* 9184*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
4445 : /* 9186*/ OPC_MoveParent,
4446 : /* 9187*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4447 : /* 9189*/ OPC_MoveParent,
4448 : /* 9190*/ OPC_MoveChild1,
4449 : /* 9191*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
4450 : /* 9194*/ OPC_MoveChild0,
4451 : /* 9195*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4452 : /* 9198*/ OPC_Scope, 68, /*->9268*/ // 2 children in Scope
4453 : /* 9200*/ OPC_CheckChild0Same, 0,
4454 : /* 9202*/ OPC_CheckChild1Integer, 24,
4455 : /* 9204*/ OPC_CheckChild1Type, MVT::i32,
4456 : /* 9206*/ OPC_MoveParent,
4457 : /* 9207*/ OPC_MoveChild1,
4458 : /* 9208*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4459 : /* 9211*/ OPC_CheckChild0Same, 1,
4460 : /* 9213*/ OPC_CheckChild1Integer, 24,
4461 : /* 9215*/ OPC_CheckChild1Type, MVT::i32,
4462 : /* 9217*/ OPC_MoveParent,
4463 : /* 9218*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
4464 : /* 9220*/ OPC_MoveParent,
4465 : /* 9221*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4466 : /* 9223*/ OPC_CheckType, MVT::i32,
4467 : /* 9225*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
4468 : /* 9227*/ OPC_EmitInteger, MVT::i32, 8,
4469 : /* 9230*/ OPC_EmitInteger, MVT::i32, 8,
4470 : /* 9233*/ OPC_EmitInteger, MVT::i32, 8,
4471 : /* 9236*/ OPC_EmitInteger, MVT::i1, 0,
4472 : /* 9239*/ OPC_EmitInteger, MVT::i32, 0,
4473 : /* 9242*/ OPC_EmitInteger, MVT::i32, 0,
4474 : /* 9245*/ OPC_EmitInteger, MVT::i32, 0,
4475 : /* 9248*/ OPC_EmitInteger, MVT::i32, 0,
4476 : /* 9251*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
4477 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
4478 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
4479 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
4480 : /* 9268*/ /*Scope*/ 68, /*->9337*/
4481 : /* 9269*/ OPC_CheckChild0Same, 1,
4482 : /* 9271*/ OPC_CheckChild1Integer, 24,
4483 : /* 9273*/ OPC_CheckChild1Type, MVT::i32,
4484 : /* 9275*/ OPC_MoveParent,
4485 : /* 9276*/ OPC_MoveChild1,
4486 : /* 9277*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4487 : /* 9280*/ OPC_CheckChild0Same, 0,
4488 : /* 9282*/ OPC_CheckChild1Integer, 24,
4489 : /* 9284*/ OPC_CheckChild1Type, MVT::i32,
4490 : /* 9286*/ OPC_MoveParent,
4491 : /* 9287*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
4492 : /* 9289*/ OPC_MoveParent,
4493 : /* 9290*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4494 : /* 9292*/ OPC_CheckType, MVT::i32,
4495 : /* 9294*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
4496 : /* 9296*/ OPC_EmitInteger, MVT::i32, 8,
4497 : /* 9299*/ OPC_EmitInteger, MVT::i32, 8,
4498 : /* 9302*/ OPC_EmitInteger, MVT::i32, 8,
4499 : /* 9305*/ OPC_EmitInteger, MVT::i1, 0,
4500 : /* 9308*/ OPC_EmitInteger, MVT::i32, 0,
4501 : /* 9311*/ OPC_EmitInteger, MVT::i32, 0,
4502 : /* 9314*/ OPC_EmitInteger, MVT::i32, 0,
4503 : /* 9317*/ OPC_EmitInteger, MVT::i32, 0,
4504 : /* 9320*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
4505 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
4506 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
4507 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
4508 : /* 9337*/ 0, /*End of Scope*/
4509 : /* 9338*/ /*Scope*/ 50|128,1/*178*/, /*->9518*/
4510 : /* 9340*/ OPC_CheckChild0Same, 1,
4511 : /* 9342*/ OPC_CheckChild1Integer, 16,
4512 : /* 9344*/ OPC_CheckChild1Type, MVT::i32,
4513 : /* 9346*/ OPC_MoveParent,
4514 : /* 9347*/ OPC_MoveParent,
4515 : /* 9348*/ OPC_MoveChild1,
4516 : /* 9349*/ OPC_CheckAndImm, 127|128,1/*255*/,
4517 : /* 9352*/ OPC_MoveChild0,
4518 : /* 9353*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4519 : /* 9356*/ OPC_CheckChild0Same, 0,
4520 : /* 9358*/ OPC_CheckChild1Integer, 16,
4521 : /* 9360*/ OPC_CheckChild1Type, MVT::i32,
4522 : /* 9362*/ OPC_MoveParent,
4523 : /* 9363*/ OPC_MoveParent,
4524 : /* 9364*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
4525 : /* 9366*/ OPC_MoveParent,
4526 : /* 9367*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4527 : /* 9369*/ OPC_MoveParent,
4528 : /* 9370*/ OPC_MoveChild1,
4529 : /* 9371*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
4530 : /* 9374*/ OPC_MoveChild0,
4531 : /* 9375*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4532 : /* 9378*/ OPC_Scope, 68, /*->9448*/ // 2 children in Scope
4533 : /* 9380*/ OPC_CheckChild0Same, 0,
4534 : /* 9382*/ OPC_CheckChild1Integer, 24,
4535 : /* 9384*/ OPC_CheckChild1Type, MVT::i32,
4536 : /* 9386*/ OPC_MoveParent,
4537 : /* 9387*/ OPC_MoveChild1,
4538 : /* 9388*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4539 : /* 9391*/ OPC_CheckChild0Same, 1,
4540 : /* 9393*/ OPC_CheckChild1Integer, 24,
4541 : /* 9395*/ OPC_CheckChild1Type, MVT::i32,
4542 : /* 9397*/ OPC_MoveParent,
4543 : /* 9398*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
4544 : /* 9400*/ OPC_MoveParent,
4545 : /* 9401*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4546 : /* 9403*/ OPC_CheckType, MVT::i32,
4547 : /* 9405*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
4548 : /* 9407*/ OPC_EmitInteger, MVT::i32, 8,
4549 : /* 9410*/ OPC_EmitInteger, MVT::i32, 8,
4550 : /* 9413*/ OPC_EmitInteger, MVT::i32, 8,
4551 : /* 9416*/ OPC_EmitInteger, MVT::i1, 0,
4552 : /* 9419*/ OPC_EmitInteger, MVT::i32, 0,
4553 : /* 9422*/ OPC_EmitInteger, MVT::i32, 0,
4554 : /* 9425*/ OPC_EmitInteger, MVT::i32, 0,
4555 : /* 9428*/ OPC_EmitInteger, MVT::i32, 0,
4556 : /* 9431*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
4557 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
4558 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
4559 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
4560 : /* 9448*/ /*Scope*/ 68, /*->9517*/
4561 : /* 9449*/ OPC_CheckChild0Same, 1,
4562 : /* 9451*/ OPC_CheckChild1Integer, 24,
4563 : /* 9453*/ OPC_CheckChild1Type, MVT::i32,
4564 : /* 9455*/ OPC_MoveParent,
4565 : /* 9456*/ OPC_MoveChild1,
4566 : /* 9457*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4567 : /* 9460*/ OPC_CheckChild0Same, 0,
4568 : /* 9462*/ OPC_CheckChild1Integer, 24,
4569 : /* 9464*/ OPC_CheckChild1Type, MVT::i32,
4570 : /* 9466*/ OPC_MoveParent,
4571 : /* 9467*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
4572 : /* 9469*/ OPC_MoveParent,
4573 : /* 9470*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4574 : /* 9472*/ OPC_CheckType, MVT::i32,
4575 : /* 9474*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
4576 : /* 9476*/ OPC_EmitInteger, MVT::i32, 8,
4577 : /* 9479*/ OPC_EmitInteger, MVT::i32, 8,
4578 : /* 9482*/ OPC_EmitInteger, MVT::i32, 8,
4579 : /* 9485*/ OPC_EmitInteger, MVT::i1, 0,
4580 : /* 9488*/ OPC_EmitInteger, MVT::i32, 0,
4581 : /* 9491*/ OPC_EmitInteger, MVT::i32, 0,
4582 : /* 9494*/ OPC_EmitInteger, MVT::i32, 0,
4583 : /* 9497*/ OPC_EmitInteger, MVT::i32, 0,
4584 : /* 9500*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
4585 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
4586 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
4587 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
4588 : /* 9517*/ 0, /*End of Scope*/
4589 : /* 9518*/ 0, /*End of Scope*/
4590 : /* 9519*/ 0, /*End of Scope*/
4591 : /* 9520*/ /*Scope*/ 33|128,6/*801*/, /*->10323*/
4592 : /* 9522*/ OPC_RecordChild0, // #2 = $src2
4593 : /* 9523*/ OPC_MoveChild1,
4594 : /* 9524*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
4595 : /* 9527*/ OPC_MoveChild0,
4596 : /* 9528*/ OPC_CheckAndImm, 127|128,1/*255*/,
4597 : /* 9531*/ OPC_Scope, 9|128,3/*393*/, /*->9927*/ // 2 children in Scope
4598 : /* 9534*/ OPC_CheckChild0Same, 1,
4599 : /* 9536*/ OPC_MoveParent,
4600 : /* 9537*/ OPC_MoveChild1,
4601 : /* 9538*/ OPC_CheckAndImm, 127|128,1/*255*/,
4602 : /* 9541*/ OPC_CheckChild0Same, 0,
4603 : /* 9543*/ OPC_MoveParent,
4604 : /* 9544*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
4605 : /* 9546*/ OPC_MoveParent,
4606 : /* 9547*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4607 : /* 9549*/ OPC_MoveParent,
4608 : /* 9550*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4609 : /* 9552*/ OPC_MoveParent,
4610 : /* 9553*/ OPC_MoveChild1,
4611 : /* 9554*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
4612 : /* 9557*/ OPC_MoveChild0,
4613 : /* 9558*/ OPC_CheckAndImm, 127|128,1/*255*/,
4614 : /* 9561*/ OPC_MoveChild0,
4615 : /* 9562*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4616 : /* 9565*/ OPC_Scope, 50|128,1/*178*/, /*->9746*/ // 2 children in Scope
4617 : /* 9568*/ OPC_CheckChild0Same, 1,
4618 : /* 9570*/ OPC_CheckChild1Integer, 16,
4619 : /* 9572*/ OPC_CheckChild1Type, MVT::i32,
4620 : /* 9574*/ OPC_MoveParent,
4621 : /* 9575*/ OPC_MoveParent,
4622 : /* 9576*/ OPC_MoveChild1,
4623 : /* 9577*/ OPC_CheckAndImm, 127|128,1/*255*/,
4624 : /* 9580*/ OPC_MoveChild0,
4625 : /* 9581*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4626 : /* 9584*/ OPC_CheckChild0Same, 0,
4627 : /* 9586*/ OPC_CheckChild1Integer, 16,
4628 : /* 9588*/ OPC_CheckChild1Type, MVT::i32,
4629 : /* 9590*/ OPC_MoveParent,
4630 : /* 9591*/ OPC_MoveParent,
4631 : /* 9592*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
4632 : /* 9594*/ OPC_MoveParent,
4633 : /* 9595*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4634 : /* 9597*/ OPC_MoveParent,
4635 : /* 9598*/ OPC_MoveChild1,
4636 : /* 9599*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
4637 : /* 9602*/ OPC_MoveChild0,
4638 : /* 9603*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4639 : /* 9606*/ OPC_Scope, 68, /*->9676*/ // 2 children in Scope
4640 : /* 9608*/ OPC_CheckChild0Same, 1,
4641 : /* 9610*/ OPC_CheckChild1Integer, 24,
4642 : /* 9612*/ OPC_CheckChild1Type, MVT::i32,
4643 : /* 9614*/ OPC_MoveParent,
4644 : /* 9615*/ OPC_MoveChild1,
4645 : /* 9616*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4646 : /* 9619*/ OPC_CheckChild0Same, 0,
4647 : /* 9621*/ OPC_CheckChild1Integer, 24,
4648 : /* 9623*/ OPC_CheckChild1Type, MVT::i32,
4649 : /* 9625*/ OPC_MoveParent,
4650 : /* 9626*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
4651 : /* 9628*/ OPC_MoveParent,
4652 : /* 9629*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4653 : /* 9631*/ OPC_CheckType, MVT::i32,
4654 : /* 9633*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
4655 : /* 9635*/ OPC_EmitInteger, MVT::i32, 8,
4656 : /* 9638*/ OPC_EmitInteger, MVT::i32, 8,
4657 : /* 9641*/ OPC_EmitInteger, MVT::i32, 8,
4658 : /* 9644*/ OPC_EmitInteger, MVT::i1, 0,
4659 : /* 9647*/ OPC_EmitInteger, MVT::i32, 0,
4660 : /* 9650*/ OPC_EmitInteger, MVT::i32, 0,
4661 : /* 9653*/ OPC_EmitInteger, MVT::i32, 0,
4662 : /* 9656*/ OPC_EmitInteger, MVT::i32, 0,
4663 : /* 9659*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
4664 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
4665 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
4666 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
4667 : /* 9676*/ /*Scope*/ 68, /*->9745*/
4668 : /* 9677*/ OPC_CheckChild0Same, 0,
4669 : /* 9679*/ OPC_CheckChild1Integer, 24,
4670 : /* 9681*/ OPC_CheckChild1Type, MVT::i32,
4671 : /* 9683*/ OPC_MoveParent,
4672 : /* 9684*/ OPC_MoveChild1,
4673 : /* 9685*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4674 : /* 9688*/ OPC_CheckChild0Same, 1,
4675 : /* 9690*/ OPC_CheckChild1Integer, 24,
4676 : /* 9692*/ OPC_CheckChild1Type, MVT::i32,
4677 : /* 9694*/ OPC_MoveParent,
4678 : /* 9695*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
4679 : /* 9697*/ OPC_MoveParent,
4680 : /* 9698*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4681 : /* 9700*/ OPC_CheckType, MVT::i32,
4682 : /* 9702*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
4683 : /* 9704*/ OPC_EmitInteger, MVT::i32, 8,
4684 : /* 9707*/ OPC_EmitInteger, MVT::i32, 8,
4685 : /* 9710*/ OPC_EmitInteger, MVT::i32, 8,
4686 : /* 9713*/ OPC_EmitInteger, MVT::i1, 0,
4687 : /* 9716*/ OPC_EmitInteger, MVT::i32, 0,
4688 : /* 9719*/ OPC_EmitInteger, MVT::i32, 0,
4689 : /* 9722*/ OPC_EmitInteger, MVT::i32, 0,
4690 : /* 9725*/ OPC_EmitInteger, MVT::i32, 0,
4691 : /* 9728*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
4692 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
4693 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
4694 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
4695 : /* 9745*/ 0, /*End of Scope*/
4696 : /* 9746*/ /*Scope*/ 50|128,1/*178*/, /*->9926*/
4697 : /* 9748*/ OPC_CheckChild0Same, 0,
4698 : /* 9750*/ OPC_CheckChild1Integer, 16,
4699 : /* 9752*/ OPC_CheckChild1Type, MVT::i32,
4700 : /* 9754*/ OPC_MoveParent,
4701 : /* 9755*/ OPC_MoveParent,
4702 : /* 9756*/ OPC_MoveChild1,
4703 : /* 9757*/ OPC_CheckAndImm, 127|128,1/*255*/,
4704 : /* 9760*/ OPC_MoveChild0,
4705 : /* 9761*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4706 : /* 9764*/ OPC_CheckChild0Same, 1,
4707 : /* 9766*/ OPC_CheckChild1Integer, 16,
4708 : /* 9768*/ OPC_CheckChild1Type, MVT::i32,
4709 : /* 9770*/ OPC_MoveParent,
4710 : /* 9771*/ OPC_MoveParent,
4711 : /* 9772*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
4712 : /* 9774*/ OPC_MoveParent,
4713 : /* 9775*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4714 : /* 9777*/ OPC_MoveParent,
4715 : /* 9778*/ OPC_MoveChild1,
4716 : /* 9779*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
4717 : /* 9782*/ OPC_MoveChild0,
4718 : /* 9783*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4719 : /* 9786*/ OPC_Scope, 68, /*->9856*/ // 2 children in Scope
4720 : /* 9788*/ OPC_CheckChild0Same, 1,
4721 : /* 9790*/ OPC_CheckChild1Integer, 24,
4722 : /* 9792*/ OPC_CheckChild1Type, MVT::i32,
4723 : /* 9794*/ OPC_MoveParent,
4724 : /* 9795*/ OPC_MoveChild1,
4725 : /* 9796*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4726 : /* 9799*/ OPC_CheckChild0Same, 0,
4727 : /* 9801*/ OPC_CheckChild1Integer, 24,
4728 : /* 9803*/ OPC_CheckChild1Type, MVT::i32,
4729 : /* 9805*/ OPC_MoveParent,
4730 : /* 9806*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
4731 : /* 9808*/ OPC_MoveParent,
4732 : /* 9809*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4733 : /* 9811*/ OPC_CheckType, MVT::i32,
4734 : /* 9813*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
4735 : /* 9815*/ OPC_EmitInteger, MVT::i32, 8,
4736 : /* 9818*/ OPC_EmitInteger, MVT::i32, 8,
4737 : /* 9821*/ OPC_EmitInteger, MVT::i32, 8,
4738 : /* 9824*/ OPC_EmitInteger, MVT::i1, 0,
4739 : /* 9827*/ OPC_EmitInteger, MVT::i32, 0,
4740 : /* 9830*/ OPC_EmitInteger, MVT::i32, 0,
4741 : /* 9833*/ OPC_EmitInteger, MVT::i32, 0,
4742 : /* 9836*/ OPC_EmitInteger, MVT::i32, 0,
4743 : /* 9839*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
4744 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
4745 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
4746 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
4747 : /* 9856*/ /*Scope*/ 68, /*->9925*/
4748 : /* 9857*/ OPC_CheckChild0Same, 0,
4749 : /* 9859*/ OPC_CheckChild1Integer, 24,
4750 : /* 9861*/ OPC_CheckChild1Type, MVT::i32,
4751 : /* 9863*/ OPC_MoveParent,
4752 : /* 9864*/ OPC_MoveChild1,
4753 : /* 9865*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4754 : /* 9868*/ OPC_CheckChild0Same, 1,
4755 : /* 9870*/ OPC_CheckChild1Integer, 24,
4756 : /* 9872*/ OPC_CheckChild1Type, MVT::i32,
4757 : /* 9874*/ OPC_MoveParent,
4758 : /* 9875*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
4759 : /* 9877*/ OPC_MoveParent,
4760 : /* 9878*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4761 : /* 9880*/ OPC_CheckType, MVT::i32,
4762 : /* 9882*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
4763 : /* 9884*/ OPC_EmitInteger, MVT::i32, 8,
4764 : /* 9887*/ OPC_EmitInteger, MVT::i32, 8,
4765 : /* 9890*/ OPC_EmitInteger, MVT::i32, 8,
4766 : /* 9893*/ OPC_EmitInteger, MVT::i1, 0,
4767 : /* 9896*/ OPC_EmitInteger, MVT::i32, 0,
4768 : /* 9899*/ OPC_EmitInteger, MVT::i32, 0,
4769 : /* 9902*/ OPC_EmitInteger, MVT::i32, 0,
4770 : /* 9905*/ OPC_EmitInteger, MVT::i32, 0,
4771 : /* 9908*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
4772 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
4773 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
4774 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
4775 : /* 9925*/ 0, /*End of Scope*/
4776 : /* 9926*/ 0, /*End of Scope*/
4777 : /* 9927*/ /*Scope*/ 9|128,3/*393*/, /*->10322*/
4778 : /* 9929*/ OPC_CheckChild0Same, 0,
4779 : /* 9931*/ OPC_MoveParent,
4780 : /* 9932*/ OPC_MoveChild1,
4781 : /* 9933*/ OPC_CheckAndImm, 127|128,1/*255*/,
4782 : /* 9936*/ OPC_CheckChild0Same, 1,
4783 : /* 9938*/ OPC_MoveParent,
4784 : /* 9939*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
4785 : /* 9941*/ OPC_MoveParent,
4786 : /* 9942*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4787 : /* 9944*/ OPC_MoveParent,
4788 : /* 9945*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4789 : /* 9947*/ OPC_MoveParent,
4790 : /* 9948*/ OPC_MoveChild1,
4791 : /* 9949*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
4792 : /* 9952*/ OPC_MoveChild0,
4793 : /* 9953*/ OPC_CheckAndImm, 127|128,1/*255*/,
4794 : /* 9956*/ OPC_MoveChild0,
4795 : /* 9957*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4796 : /* 9960*/ OPC_Scope, 50|128,1/*178*/, /*->10141*/ // 2 children in Scope
4797 : /* 9963*/ OPC_CheckChild0Same, 1,
4798 : /* 9965*/ OPC_CheckChild1Integer, 16,
4799 : /* 9967*/ OPC_CheckChild1Type, MVT::i32,
4800 : /* 9969*/ OPC_MoveParent,
4801 : /* 9970*/ OPC_MoveParent,
4802 : /* 9971*/ OPC_MoveChild1,
4803 : /* 9972*/ OPC_CheckAndImm, 127|128,1/*255*/,
4804 : /* 9975*/ OPC_MoveChild0,
4805 : /* 9976*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4806 : /* 9979*/ OPC_CheckChild0Same, 0,
4807 : /* 9981*/ OPC_CheckChild1Integer, 16,
4808 : /* 9983*/ OPC_CheckChild1Type, MVT::i32,
4809 : /* 9985*/ OPC_MoveParent,
4810 : /* 9986*/ OPC_MoveParent,
4811 : /* 9987*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
4812 : /* 9989*/ OPC_MoveParent,
4813 : /* 9990*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4814 : /* 9992*/ OPC_MoveParent,
4815 : /* 9993*/ OPC_MoveChild1,
4816 : /* 9994*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
4817 : /* 9997*/ OPC_MoveChild0,
4818 : /* 9998*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4819 : /* 10001*/ OPC_Scope, 68, /*->10071*/ // 2 children in Scope
4820 : /* 10003*/ OPC_CheckChild0Same, 1,
4821 : /* 10005*/ OPC_CheckChild1Integer, 24,
4822 : /* 10007*/ OPC_CheckChild1Type, MVT::i32,
4823 : /* 10009*/ OPC_MoveParent,
4824 : /* 10010*/ OPC_MoveChild1,
4825 : /* 10011*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4826 : /* 10014*/ OPC_CheckChild0Same, 0,
4827 : /* 10016*/ OPC_CheckChild1Integer, 24,
4828 : /* 10018*/ OPC_CheckChild1Type, MVT::i32,
4829 : /* 10020*/ OPC_MoveParent,
4830 : /* 10021*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
4831 : /* 10023*/ OPC_MoveParent,
4832 : /* 10024*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4833 : /* 10026*/ OPC_CheckType, MVT::i32,
4834 : /* 10028*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
4835 : /* 10030*/ OPC_EmitInteger, MVT::i32, 8,
4836 : /* 10033*/ OPC_EmitInteger, MVT::i32, 8,
4837 : /* 10036*/ OPC_EmitInteger, MVT::i32, 8,
4838 : /* 10039*/ OPC_EmitInteger, MVT::i1, 0,
4839 : /* 10042*/ OPC_EmitInteger, MVT::i32, 0,
4840 : /* 10045*/ OPC_EmitInteger, MVT::i32, 0,
4841 : /* 10048*/ OPC_EmitInteger, MVT::i32, 0,
4842 : /* 10051*/ OPC_EmitInteger, MVT::i32, 0,
4843 : /* 10054*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
4844 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
4845 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
4846 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
4847 : /* 10071*/ /*Scope*/ 68, /*->10140*/
4848 : /* 10072*/ OPC_CheckChild0Same, 0,
4849 : /* 10074*/ OPC_CheckChild1Integer, 24,
4850 : /* 10076*/ OPC_CheckChild1Type, MVT::i32,
4851 : /* 10078*/ OPC_MoveParent,
4852 : /* 10079*/ OPC_MoveChild1,
4853 : /* 10080*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4854 : /* 10083*/ OPC_CheckChild0Same, 1,
4855 : /* 10085*/ OPC_CheckChild1Integer, 24,
4856 : /* 10087*/ OPC_CheckChild1Type, MVT::i32,
4857 : /* 10089*/ OPC_MoveParent,
4858 : /* 10090*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
4859 : /* 10092*/ OPC_MoveParent,
4860 : /* 10093*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4861 : /* 10095*/ OPC_CheckType, MVT::i32,
4862 : /* 10097*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
4863 : /* 10099*/ OPC_EmitInteger, MVT::i32, 8,
4864 : /* 10102*/ OPC_EmitInteger, MVT::i32, 8,
4865 : /* 10105*/ OPC_EmitInteger, MVT::i32, 8,
4866 : /* 10108*/ OPC_EmitInteger, MVT::i1, 0,
4867 : /* 10111*/ OPC_EmitInteger, MVT::i32, 0,
4868 : /* 10114*/ OPC_EmitInteger, MVT::i32, 0,
4869 : /* 10117*/ OPC_EmitInteger, MVT::i32, 0,
4870 : /* 10120*/ OPC_EmitInteger, MVT::i32, 0,
4871 : /* 10123*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
4872 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
4873 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
4874 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
4875 : /* 10140*/ 0, /*End of Scope*/
4876 : /* 10141*/ /*Scope*/ 50|128,1/*178*/, /*->10321*/
4877 : /* 10143*/ OPC_CheckChild0Same, 0,
4878 : /* 10145*/ OPC_CheckChild1Integer, 16,
4879 : /* 10147*/ OPC_CheckChild1Type, MVT::i32,
4880 : /* 10149*/ OPC_MoveParent,
4881 : /* 10150*/ OPC_MoveParent,
4882 : /* 10151*/ OPC_MoveChild1,
4883 : /* 10152*/ OPC_CheckAndImm, 127|128,1/*255*/,
4884 : /* 10155*/ OPC_MoveChild0,
4885 : /* 10156*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4886 : /* 10159*/ OPC_CheckChild0Same, 1,
4887 : /* 10161*/ OPC_CheckChild1Integer, 16,
4888 : /* 10163*/ OPC_CheckChild1Type, MVT::i32,
4889 : /* 10165*/ OPC_MoveParent,
4890 : /* 10166*/ OPC_MoveParent,
4891 : /* 10167*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
4892 : /* 10169*/ OPC_MoveParent,
4893 : /* 10170*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4894 : /* 10172*/ OPC_MoveParent,
4895 : /* 10173*/ OPC_MoveChild1,
4896 : /* 10174*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
4897 : /* 10177*/ OPC_MoveChild0,
4898 : /* 10178*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4899 : /* 10181*/ OPC_Scope, 68, /*->10251*/ // 2 children in Scope
4900 : /* 10183*/ OPC_CheckChild0Same, 1,
4901 : /* 10185*/ OPC_CheckChild1Integer, 24,
4902 : /* 10187*/ OPC_CheckChild1Type, MVT::i32,
4903 : /* 10189*/ OPC_MoveParent,
4904 : /* 10190*/ OPC_MoveChild1,
4905 : /* 10191*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4906 : /* 10194*/ OPC_CheckChild0Same, 0,
4907 : /* 10196*/ OPC_CheckChild1Integer, 24,
4908 : /* 10198*/ OPC_CheckChild1Type, MVT::i32,
4909 : /* 10200*/ OPC_MoveParent,
4910 : /* 10201*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
4911 : /* 10203*/ OPC_MoveParent,
4912 : /* 10204*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4913 : /* 10206*/ OPC_CheckType, MVT::i32,
4914 : /* 10208*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
4915 : /* 10210*/ OPC_EmitInteger, MVT::i32, 8,
4916 : /* 10213*/ OPC_EmitInteger, MVT::i32, 8,
4917 : /* 10216*/ OPC_EmitInteger, MVT::i32, 8,
4918 : /* 10219*/ OPC_EmitInteger, MVT::i1, 0,
4919 : /* 10222*/ OPC_EmitInteger, MVT::i32, 0,
4920 : /* 10225*/ OPC_EmitInteger, MVT::i32, 0,
4921 : /* 10228*/ OPC_EmitInteger, MVT::i32, 0,
4922 : /* 10231*/ OPC_EmitInteger, MVT::i32, 0,
4923 : /* 10234*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
4924 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
4925 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
4926 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
4927 : /* 10251*/ /*Scope*/ 68, /*->10320*/
4928 : /* 10252*/ OPC_CheckChild0Same, 0,
4929 : /* 10254*/ OPC_CheckChild1Integer, 24,
4930 : /* 10256*/ OPC_CheckChild1Type, MVT::i32,
4931 : /* 10258*/ OPC_MoveParent,
4932 : /* 10259*/ OPC_MoveChild1,
4933 : /* 10260*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4934 : /* 10263*/ OPC_CheckChild0Same, 1,
4935 : /* 10265*/ OPC_CheckChild1Integer, 24,
4936 : /* 10267*/ OPC_CheckChild1Type, MVT::i32,
4937 : /* 10269*/ OPC_MoveParent,
4938 : /* 10270*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
4939 : /* 10272*/ OPC_MoveParent,
4940 : /* 10273*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4941 : /* 10275*/ OPC_CheckType, MVT::i32,
4942 : /* 10277*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
4943 : /* 10279*/ OPC_EmitInteger, MVT::i32, 8,
4944 : /* 10282*/ OPC_EmitInteger, MVT::i32, 8,
4945 : /* 10285*/ OPC_EmitInteger, MVT::i32, 8,
4946 : /* 10288*/ OPC_EmitInteger, MVT::i1, 0,
4947 : /* 10291*/ OPC_EmitInteger, MVT::i32, 0,
4948 : /* 10294*/ OPC_EmitInteger, MVT::i32, 0,
4949 : /* 10297*/ OPC_EmitInteger, MVT::i32, 0,
4950 : /* 10300*/ OPC_EmitInteger, MVT::i32, 0,
4951 : /* 10303*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
4952 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
4953 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
4954 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
4955 : /* 10320*/ 0, /*End of Scope*/
4956 : /* 10321*/ 0, /*End of Scope*/
4957 : /* 10322*/ 0, /*End of Scope*/
4958 : /* 10323*/ /*Scope*/ 34|128,6/*802*/, /*->11127*/
4959 : /* 10325*/ OPC_MoveChild0,
4960 : /* 10326*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
4961 : /* 10329*/ OPC_MoveChild0,
4962 : /* 10330*/ OPC_CheckAndImm, 127|128,1/*255*/,
4963 : /* 10333*/ OPC_Scope, 10|128,3/*394*/, /*->10730*/ // 2 children in Scope
4964 : /* 10336*/ OPC_CheckChild0Same, 1,
4965 : /* 10338*/ OPC_MoveParent,
4966 : /* 10339*/ OPC_MoveChild1,
4967 : /* 10340*/ OPC_CheckAndImm, 127|128,1/*255*/,
4968 : /* 10343*/ OPC_CheckChild0Same, 0,
4969 : /* 10345*/ OPC_MoveParent,
4970 : /* 10346*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
4971 : /* 10348*/ OPC_MoveParent,
4972 : /* 10349*/ OPC_RecordChild1, // #2 = $src2
4973 : /* 10350*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4974 : /* 10352*/ OPC_MoveParent,
4975 : /* 10353*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
4976 : /* 10355*/ OPC_MoveParent,
4977 : /* 10356*/ OPC_MoveChild1,
4978 : /* 10357*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
4979 : /* 10360*/ OPC_MoveChild0,
4980 : /* 10361*/ OPC_CheckAndImm, 127|128,1/*255*/,
4981 : /* 10364*/ OPC_MoveChild0,
4982 : /* 10365*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4983 : /* 10368*/ OPC_Scope, 50|128,1/*178*/, /*->10549*/ // 2 children in Scope
4984 : /* 10371*/ OPC_CheckChild0Same, 1,
4985 : /* 10373*/ OPC_CheckChild1Integer, 16,
4986 : /* 10375*/ OPC_CheckChild1Type, MVT::i32,
4987 : /* 10377*/ OPC_MoveParent,
4988 : /* 10378*/ OPC_MoveParent,
4989 : /* 10379*/ OPC_MoveChild1,
4990 : /* 10380*/ OPC_CheckAndImm, 127|128,1/*255*/,
4991 : /* 10383*/ OPC_MoveChild0,
4992 : /* 10384*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
4993 : /* 10387*/ OPC_CheckChild0Same, 0,
4994 : /* 10389*/ OPC_CheckChild1Integer, 16,
4995 : /* 10391*/ OPC_CheckChild1Type, MVT::i32,
4996 : /* 10393*/ OPC_MoveParent,
4997 : /* 10394*/ OPC_MoveParent,
4998 : /* 10395*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
4999 : /* 10397*/ OPC_MoveParent,
5000 : /* 10398*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5001 : /* 10400*/ OPC_MoveParent,
5002 : /* 10401*/ OPC_MoveChild1,
5003 : /* 10402*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
5004 : /* 10405*/ OPC_MoveChild0,
5005 : /* 10406*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
5006 : /* 10409*/ OPC_Scope, 68, /*->10479*/ // 2 children in Scope
5007 : /* 10411*/ OPC_CheckChild0Same, 1,
5008 : /* 10413*/ OPC_CheckChild1Integer, 24,
5009 : /* 10415*/ OPC_CheckChild1Type, MVT::i32,
5010 : /* 10417*/ OPC_MoveParent,
5011 : /* 10418*/ OPC_MoveChild1,
5012 : /* 10419*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
5013 : /* 10422*/ OPC_CheckChild0Same, 0,
5014 : /* 10424*/ OPC_CheckChild1Integer, 24,
5015 : /* 10426*/ OPC_CheckChild1Type, MVT::i32,
5016 : /* 10428*/ OPC_MoveParent,
5017 : /* 10429*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
5018 : /* 10431*/ OPC_MoveParent,
5019 : /* 10432*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5020 : /* 10434*/ OPC_CheckType, MVT::i32,
5021 : /* 10436*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
5022 : /* 10438*/ OPC_EmitInteger, MVT::i32, 8,
5023 : /* 10441*/ OPC_EmitInteger, MVT::i32, 8,
5024 : /* 10444*/ OPC_EmitInteger, MVT::i32, 8,
5025 : /* 10447*/ OPC_EmitInteger, MVT::i1, 0,
5026 : /* 10450*/ OPC_EmitInteger, MVT::i32, 0,
5027 : /* 10453*/ OPC_EmitInteger, MVT::i32, 0,
5028 : /* 10456*/ OPC_EmitInteger, MVT::i32, 0,
5029 : /* 10459*/ OPC_EmitInteger, MVT::i32, 0,
5030 : /* 10462*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
5031 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
5032 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
5033 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
5034 : /* 10479*/ /*Scope*/ 68, /*->10548*/
5035 : /* 10480*/ OPC_CheckChild0Same, 0,
5036 : /* 10482*/ OPC_CheckChild1Integer, 24,
5037 : /* 10484*/ OPC_CheckChild1Type, MVT::i32,
5038 : /* 10486*/ OPC_MoveParent,
5039 : /* 10487*/ OPC_MoveChild1,
5040 : /* 10488*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
5041 : /* 10491*/ OPC_CheckChild0Same, 1,
5042 : /* 10493*/ OPC_CheckChild1Integer, 24,
5043 : /* 10495*/ OPC_CheckChild1Type, MVT::i32,
5044 : /* 10497*/ OPC_MoveParent,
5045 : /* 10498*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
5046 : /* 10500*/ OPC_MoveParent,
5047 : /* 10501*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5048 : /* 10503*/ OPC_CheckType, MVT::i32,
5049 : /* 10505*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
5050 : /* 10507*/ OPC_EmitInteger, MVT::i32, 8,
5051 : /* 10510*/ OPC_EmitInteger, MVT::i32, 8,
5052 : /* 10513*/ OPC_EmitInteger, MVT::i32, 8,
5053 : /* 10516*/ OPC_EmitInteger, MVT::i1, 0,
5054 : /* 10519*/ OPC_EmitInteger, MVT::i32, 0,
5055 : /* 10522*/ OPC_EmitInteger, MVT::i32, 0,
5056 : /* 10525*/ OPC_EmitInteger, MVT::i32, 0,
5057 : /* 10528*/ OPC_EmitInteger, MVT::i32, 0,
5058 : /* 10531*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
5059 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
5060 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
5061 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
5062 : /* 10548*/ 0, /*End of Scope*/
5063 : /* 10549*/ /*Scope*/ 50|128,1/*178*/, /*->10729*/
5064 : /* 10551*/ OPC_CheckChild0Same, 0,
5065 : /* 10553*/ OPC_CheckChild1Integer, 16,
5066 : /* 10555*/ OPC_CheckChild1Type, MVT::i32,
5067 : /* 10557*/ OPC_MoveParent,
5068 : /* 10558*/ OPC_MoveParent,
5069 : /* 10559*/ OPC_MoveChild1,
5070 : /* 10560*/ OPC_CheckAndImm, 127|128,1/*255*/,
5071 : /* 10563*/ OPC_MoveChild0,
5072 : /* 10564*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
5073 : /* 10567*/ OPC_CheckChild0Same, 1,
5074 : /* 10569*/ OPC_CheckChild1Integer, 16,
5075 : /* 10571*/ OPC_CheckChild1Type, MVT::i32,
5076 : /* 10573*/ OPC_MoveParent,
5077 : /* 10574*/ OPC_MoveParent,
5078 : /* 10575*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
5079 : /* 10577*/ OPC_MoveParent,
5080 : /* 10578*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5081 : /* 10580*/ OPC_MoveParent,
5082 : /* 10581*/ OPC_MoveChild1,
5083 : /* 10582*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
5084 : /* 10585*/ OPC_MoveChild0,
5085 : /* 10586*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
5086 : /* 10589*/ OPC_Scope, 68, /*->10659*/ // 2 children in Scope
5087 : /* 10591*/ OPC_CheckChild0Same, 1,
5088 : /* 10593*/ OPC_CheckChild1Integer, 24,
5089 : /* 10595*/ OPC_CheckChild1Type, MVT::i32,
5090 : /* 10597*/ OPC_MoveParent,
5091 : /* 10598*/ OPC_MoveChild1,
5092 : /* 10599*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
5093 : /* 10602*/ OPC_CheckChild0Same, 0,
5094 : /* 10604*/ OPC_CheckChild1Integer, 24,
5095 : /* 10606*/ OPC_CheckChild1Type, MVT::i32,
5096 : /* 10608*/ OPC_MoveParent,
5097 : /* 10609*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
5098 : /* 10611*/ OPC_MoveParent,
5099 : /* 10612*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5100 : /* 10614*/ OPC_CheckType, MVT::i32,
5101 : /* 10616*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
5102 : /* 10618*/ OPC_EmitInteger, MVT::i32, 8,
5103 : /* 10621*/ OPC_EmitInteger, MVT::i32, 8,
5104 : /* 10624*/ OPC_EmitInteger, MVT::i32, 8,
5105 : /* 10627*/ OPC_EmitInteger, MVT::i1, 0,
5106 : /* 10630*/ OPC_EmitInteger, MVT::i32, 0,
5107 : /* 10633*/ OPC_EmitInteger, MVT::i32, 0,
5108 : /* 10636*/ OPC_EmitInteger, MVT::i32, 0,
5109 : /* 10639*/ OPC_EmitInteger, MVT::i32, 0,
5110 : /* 10642*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
5111 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
5112 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
5113 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
5114 : /* 10659*/ /*Scope*/ 68, /*->10728*/
5115 : /* 10660*/ OPC_CheckChild0Same, 0,
5116 : /* 10662*/ OPC_CheckChild1Integer, 24,
5117 : /* 10664*/ OPC_CheckChild1Type, MVT::i32,
5118 : /* 10666*/ OPC_MoveParent,
5119 : /* 10667*/ OPC_MoveChild1,
5120 : /* 10668*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
5121 : /* 10671*/ OPC_CheckChild0Same, 1,
5122 : /* 10673*/ OPC_CheckChild1Integer, 24,
5123 : /* 10675*/ OPC_CheckChild1Type, MVT::i32,
5124 : /* 10677*/ OPC_MoveParent,
5125 : /* 10678*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
5126 : /* 10680*/ OPC_MoveParent,
5127 : /* 10681*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5128 : /* 10683*/ OPC_CheckType, MVT::i32,
5129 : /* 10685*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
5130 : /* 10687*/ OPC_EmitInteger, MVT::i32, 8,
5131 : /* 10690*/ OPC_EmitInteger, MVT::i32, 8,
5132 : /* 10693*/ OPC_EmitInteger, MVT::i32, 8,
5133 : /* 10696*/ OPC_EmitInteger, MVT::i1, 0,
5134 : /* 10699*/ OPC_EmitInteger, MVT::i32, 0,
5135 : /* 10702*/ OPC_EmitInteger, MVT::i32, 0,
5136 : /* 10705*/ OPC_EmitInteger, MVT::i32, 0,
5137 : /* 10708*/ OPC_EmitInteger, MVT::i32, 0,
5138 : /* 10711*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
5139 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
5140 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
5141 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
5142 : /* 10728*/ 0, /*End of Scope*/
5143 : /* 10729*/ 0, /*End of Scope*/
5144 : /* 10730*/ /*Scope*/ 10|128,3/*394*/, /*->11126*/
5145 : /* 10732*/ OPC_CheckChild0Same, 0,
5146 : /* 10734*/ OPC_MoveParent,
5147 : /* 10735*/ OPC_MoveChild1,
5148 : /* 10736*/ OPC_CheckAndImm, 127|128,1/*255*/,
5149 : /* 10739*/ OPC_CheckChild0Same, 1,
5150 : /* 10741*/ OPC_MoveParent,
5151 : /* 10742*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
5152 : /* 10744*/ OPC_MoveParent,
5153 : /* 10745*/ OPC_RecordChild1, // #2 = $src2
5154 : /* 10746*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5155 : /* 10748*/ OPC_MoveParent,
5156 : /* 10749*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5157 : /* 10751*/ OPC_MoveParent,
5158 : /* 10752*/ OPC_MoveChild1,
5159 : /* 10753*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
5160 : /* 10756*/ OPC_MoveChild0,
5161 : /* 10757*/ OPC_CheckAndImm, 127|128,1/*255*/,
5162 : /* 10760*/ OPC_MoveChild0,
5163 : /* 10761*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
5164 : /* 10764*/ OPC_Scope, 50|128,1/*178*/, /*->10945*/ // 2 children in Scope
5165 : /* 10767*/ OPC_CheckChild0Same, 1,
5166 : /* 10769*/ OPC_CheckChild1Integer, 16,
5167 : /* 10771*/ OPC_CheckChild1Type, MVT::i32,
5168 : /* 10773*/ OPC_MoveParent,
5169 : /* 10774*/ OPC_MoveParent,
5170 : /* 10775*/ OPC_MoveChild1,
5171 : /* 10776*/ OPC_CheckAndImm, 127|128,1/*255*/,
5172 : /* 10779*/ OPC_MoveChild0,
5173 : /* 10780*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
5174 : /* 10783*/ OPC_CheckChild0Same, 0,
5175 : /* 10785*/ OPC_CheckChild1Integer, 16,
5176 : /* 10787*/ OPC_CheckChild1Type, MVT::i32,
5177 : /* 10789*/ OPC_MoveParent,
5178 : /* 10790*/ OPC_MoveParent,
5179 : /* 10791*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
5180 : /* 10793*/ OPC_MoveParent,
5181 : /* 10794*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5182 : /* 10796*/ OPC_MoveParent,
5183 : /* 10797*/ OPC_MoveChild1,
5184 : /* 10798*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
5185 : /* 10801*/ OPC_MoveChild0,
5186 : /* 10802*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
5187 : /* 10805*/ OPC_Scope, 68, /*->10875*/ // 2 children in Scope
5188 : /* 10807*/ OPC_CheckChild0Same, 1,
5189 : /* 10809*/ OPC_CheckChild1Integer, 24,
5190 : /* 10811*/ OPC_CheckChild1Type, MVT::i32,
5191 : /* 10813*/ OPC_MoveParent,
5192 : /* 10814*/ OPC_MoveChild1,
5193 : /* 10815*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
5194 : /* 10818*/ OPC_CheckChild0Same, 0,
5195 : /* 10820*/ OPC_CheckChild1Integer, 24,
5196 : /* 10822*/ OPC_CheckChild1Type, MVT::i32,
5197 : /* 10824*/ OPC_MoveParent,
5198 : /* 10825*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
5199 : /* 10827*/ OPC_MoveParent,
5200 : /* 10828*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5201 : /* 10830*/ OPC_CheckType, MVT::i32,
5202 : /* 10832*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
5203 : /* 10834*/ OPC_EmitInteger, MVT::i32, 8,
5204 : /* 10837*/ OPC_EmitInteger, MVT::i32, 8,
5205 : /* 10840*/ OPC_EmitInteger, MVT::i32, 8,
5206 : /* 10843*/ OPC_EmitInteger, MVT::i1, 0,
5207 : /* 10846*/ OPC_EmitInteger, MVT::i32, 0,
5208 : /* 10849*/ OPC_EmitInteger, MVT::i32, 0,
5209 : /* 10852*/ OPC_EmitInteger, MVT::i32, 0,
5210 : /* 10855*/ OPC_EmitInteger, MVT::i32, 0,
5211 : /* 10858*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
5212 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
5213 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
5214 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
5215 : /* 10875*/ /*Scope*/ 68, /*->10944*/
5216 : /* 10876*/ OPC_CheckChild0Same, 0,
5217 : /* 10878*/ OPC_CheckChild1Integer, 24,
5218 : /* 10880*/ OPC_CheckChild1Type, MVT::i32,
5219 : /* 10882*/ OPC_MoveParent,
5220 : /* 10883*/ OPC_MoveChild1,
5221 : /* 10884*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
5222 : /* 10887*/ OPC_CheckChild0Same, 1,
5223 : /* 10889*/ OPC_CheckChild1Integer, 24,
5224 : /* 10891*/ OPC_CheckChild1Type, MVT::i32,
5225 : /* 10893*/ OPC_MoveParent,
5226 : /* 10894*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
5227 : /* 10896*/ OPC_MoveParent,
5228 : /* 10897*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5229 : /* 10899*/ OPC_CheckType, MVT::i32,
5230 : /* 10901*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
5231 : /* 10903*/ OPC_EmitInteger, MVT::i32, 8,
5232 : /* 10906*/ OPC_EmitInteger, MVT::i32, 8,
5233 : /* 10909*/ OPC_EmitInteger, MVT::i32, 8,
5234 : /* 10912*/ OPC_EmitInteger, MVT::i1, 0,
5235 : /* 10915*/ OPC_EmitInteger, MVT::i32, 0,
5236 : /* 10918*/ OPC_EmitInteger, MVT::i32, 0,
5237 : /* 10921*/ OPC_EmitInteger, MVT::i32, 0,
5238 : /* 10924*/ OPC_EmitInteger, MVT::i32, 0,
5239 : /* 10927*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
5240 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
5241 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
5242 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
5243 : /* 10944*/ 0, /*End of Scope*/
5244 : /* 10945*/ /*Scope*/ 50|128,1/*178*/, /*->11125*/
5245 : /* 10947*/ OPC_CheckChild0Same, 0,
5246 : /* 10949*/ OPC_CheckChild1Integer, 16,
5247 : /* 10951*/ OPC_CheckChild1Type, MVT::i32,
5248 : /* 10953*/ OPC_MoveParent,
5249 : /* 10954*/ OPC_MoveParent,
5250 : /* 10955*/ OPC_MoveChild1,
5251 : /* 10956*/ OPC_CheckAndImm, 127|128,1/*255*/,
5252 : /* 10959*/ OPC_MoveChild0,
5253 : /* 10960*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
5254 : /* 10963*/ OPC_CheckChild0Same, 1,
5255 : /* 10965*/ OPC_CheckChild1Integer, 16,
5256 : /* 10967*/ OPC_CheckChild1Type, MVT::i32,
5257 : /* 10969*/ OPC_MoveParent,
5258 : /* 10970*/ OPC_MoveParent,
5259 : /* 10971*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
5260 : /* 10973*/ OPC_MoveParent,
5261 : /* 10974*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5262 : /* 10976*/ OPC_MoveParent,
5263 : /* 10977*/ OPC_MoveChild1,
5264 : /* 10978*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
5265 : /* 10981*/ OPC_MoveChild0,
5266 : /* 10982*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
5267 : /* 10985*/ OPC_Scope, 68, /*->11055*/ // 2 children in Scope
5268 : /* 10987*/ OPC_CheckChild0Same, 1,
5269 : /* 10989*/ OPC_CheckChild1Integer, 24,
5270 : /* 10991*/ OPC_CheckChild1Type, MVT::i32,
5271 : /* 10993*/ OPC_MoveParent,
5272 : /* 10994*/ OPC_MoveChild1,
5273 : /* 10995*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
5274 : /* 10998*/ OPC_CheckChild0Same, 0,
5275 : /* 11000*/ OPC_CheckChild1Integer, 24,
5276 : /* 11002*/ OPC_CheckChild1Type, MVT::i32,
5277 : /* 11004*/ OPC_MoveParent,
5278 : /* 11005*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
5279 : /* 11007*/ OPC_MoveParent,
5280 : /* 11008*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5281 : /* 11010*/ OPC_CheckType, MVT::i32,
5282 : /* 11012*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
5283 : /* 11014*/ OPC_EmitInteger, MVT::i32, 8,
5284 : /* 11017*/ OPC_EmitInteger, MVT::i32, 8,
5285 : /* 11020*/ OPC_EmitInteger, MVT::i32, 8,
5286 : /* 11023*/ OPC_EmitInteger, MVT::i1, 0,
5287 : /* 11026*/ OPC_EmitInteger, MVT::i32, 0,
5288 : /* 11029*/ OPC_EmitInteger, MVT::i32, 0,
5289 : /* 11032*/ OPC_EmitInteger, MVT::i32, 0,
5290 : /* 11035*/ OPC_EmitInteger, MVT::i32, 0,
5291 : /* 11038*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
5292 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
5293 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
5294 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
5295 : /* 11055*/ /*Scope*/ 68, /*->11124*/
5296 : /* 11056*/ OPC_CheckChild0Same, 0,
5297 : /* 11058*/ OPC_CheckChild1Integer, 24,
5298 : /* 11060*/ OPC_CheckChild1Type, MVT::i32,
5299 : /* 11062*/ OPC_MoveParent,
5300 : /* 11063*/ OPC_MoveChild1,
5301 : /* 11064*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
5302 : /* 11067*/ OPC_CheckChild0Same, 1,
5303 : /* 11069*/ OPC_CheckChild1Integer, 24,
5304 : /* 11071*/ OPC_CheckChild1Type, MVT::i32,
5305 : /* 11073*/ OPC_MoveParent,
5306 : /* 11074*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
5307 : /* 11076*/ OPC_MoveParent,
5308 : /* 11077*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5309 : /* 11079*/ OPC_CheckType, MVT::i32,
5310 : /* 11081*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
5311 : /* 11083*/ OPC_EmitInteger, MVT::i32, 8,
5312 : /* 11086*/ OPC_EmitInteger, MVT::i32, 8,
5313 : /* 11089*/ OPC_EmitInteger, MVT::i32, 8,
5314 : /* 11092*/ OPC_EmitInteger, MVT::i1, 0,
5315 : /* 11095*/ OPC_EmitInteger, MVT::i32, 0,
5316 : /* 11098*/ OPC_EmitInteger, MVT::i32, 0,
5317 : /* 11101*/ OPC_EmitInteger, MVT::i32, 0,
5318 : /* 11104*/ OPC_EmitInteger, MVT::i32, 0,
5319 : /* 11107*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
5320 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
5321 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
5322 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
5323 : /* 11124*/ 0, /*End of Scope*/
5324 : /* 11125*/ 0, /*End of Scope*/
5325 : /* 11126*/ 0, /*End of Scope*/
5326 : /* 11127*/ 0, /*End of Scope*/
5327 : /* 11128*/ /*SwitchOpcode*/ 125|128,26/*3453*/, TARGET_VAL(AMDGPUISD::MUL_I24),// ->14585
5328 : /* 11132*/ OPC_MoveChild0,
5329 : /* 11133*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
5330 : /* 11136*/ OPC_MoveChild0,
5331 : /* 11137*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
5332 : /* 11140*/ OPC_RecordChild0, // #0 = $src0
5333 : /* 11141*/ OPC_CheckChild1Integer, 8,
5334 : /* 11143*/ OPC_CheckChild1Type, MVT::i32,
5335 : /* 11145*/ OPC_MoveParent,
5336 : /* 11146*/ OPC_MoveChild1,
5337 : /* 11147*/ OPC_CheckValueType, MVT::i8,
5338 : /* 11149*/ OPC_MoveParent,
5339 : /* 11150*/ OPC_MoveParent,
5340 : /* 11151*/ OPC_MoveChild1,
5341 : /* 11152*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
5342 : /* 11155*/ OPC_MoveChild0,
5343 : /* 11156*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
5344 : /* 11159*/ OPC_RecordChild0, // #1 = $src1
5345 : /* 11160*/ OPC_CheckChild1Integer, 8,
5346 : /* 11162*/ OPC_CheckChild1Type, MVT::i32,
5347 : /* 11164*/ OPC_MoveParent,
5348 : /* 11165*/ OPC_MoveChild1,
5349 : /* 11166*/ OPC_CheckValueType, MVT::i8,
5350 : /* 11168*/ OPC_MoveParent,
5351 : /* 11169*/ OPC_MoveParent,
5352 : /* 11170*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
5353 : /* 11172*/ OPC_MoveParent,
5354 : /* 11173*/ OPC_MoveChild1,
5355 : /* 11174*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
5356 : /* 11177*/ OPC_Scope, 81|128,6/*849*/, /*->12029*/ // 4 children in Scope
5357 : /* 11180*/ OPC_RecordChild0, // #2 = $src2
5358 : /* 11181*/ OPC_MoveChild1,
5359 : /* 11182*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
5360 : /* 11185*/ OPC_MoveChild0,
5361 : /* 11186*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
5362 : /* 11189*/ OPC_Scope, 33|128,3/*417*/, /*->11609*/ // 2 children in Scope
5363 : /* 11192*/ OPC_CheckChild0Same, 0,
5364 : /* 11194*/ OPC_MoveChild1,
5365 : /* 11195*/ OPC_CheckValueType, MVT::i8,
5366 : /* 11197*/ OPC_MoveParent,
5367 : /* 11198*/ OPC_MoveParent,
5368 : /* 11199*/ OPC_MoveChild1,
5369 : /* 11200*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
5370 : /* 11203*/ OPC_CheckChild0Same, 1,
5371 : /* 11205*/ OPC_MoveChild1,
5372 : /* 11206*/ OPC_CheckValueType, MVT::i8,
5373 : /* 11208*/ OPC_MoveParent,
5374 : /* 11209*/ OPC_MoveParent,
5375 : /* 11210*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
5376 : /* 11212*/ OPC_MoveParent,
5377 : /* 11213*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5378 : /* 11215*/ OPC_MoveParent,
5379 : /* 11216*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5380 : /* 11218*/ OPC_MoveParent,
5381 : /* 11219*/ OPC_MoveChild1,
5382 : /* 11220*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
5383 : /* 11223*/ OPC_MoveChild0,
5384 : /* 11224*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
5385 : /* 11227*/ OPC_MoveChild0,
5386 : /* 11228*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
5387 : /* 11231*/ OPC_Scope, 58|128,1/*186*/, /*->11420*/ // 2 children in Scope
5388 : /* 11234*/ OPC_CheckChild0Same, 0,
5389 : /* 11236*/ OPC_CheckChild1Integer, 16,
5390 : /* 11238*/ OPC_CheckChild1Type, MVT::i32,
5391 : /* 11240*/ OPC_MoveParent,
5392 : /* 11241*/ OPC_MoveChild1,
5393 : /* 11242*/ OPC_CheckValueType, MVT::i8,
5394 : /* 11244*/ OPC_MoveParent,
5395 : /* 11245*/ OPC_MoveParent,
5396 : /* 11246*/ OPC_MoveChild1,
5397 : /* 11247*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
5398 : /* 11250*/ OPC_MoveChild0,
5399 : /* 11251*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
5400 : /* 11254*/ OPC_CheckChild0Same, 1,
5401 : /* 11256*/ OPC_CheckChild1Integer, 16,
5402 : /* 11258*/ OPC_CheckChild1Type, MVT::i32,
5403 : /* 11260*/ OPC_MoveParent,
5404 : /* 11261*/ OPC_MoveChild1,
5405 : /* 11262*/ OPC_CheckValueType, MVT::i8,
5406 : /* 11264*/ OPC_MoveParent,
5407 : /* 11265*/ OPC_MoveParent,
5408 : /* 11266*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
5409 : /* 11268*/ OPC_MoveParent,
5410 : /* 11269*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5411 : /* 11271*/ OPC_MoveParent,
5412 : /* 11272*/ OPC_MoveChild1,
5413 : /* 11273*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
5414 : /* 11276*/ OPC_MoveChild0,
5415 : /* 11277*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
5416 : /* 11280*/ OPC_Scope, 68, /*->11350*/ // 2 children in Scope
5417 : /* 11282*/ OPC_CheckChild0Same, 0,
5418 : /* 11284*/ OPC_CheckChild1Integer, 24,
5419 : /* 11286*/ OPC_CheckChild1Type, MVT::i32,
5420 : /* 11288*/ OPC_MoveParent,
5421 : /* 11289*/ OPC_MoveChild1,
5422 : /* 11290*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
5423 : /* 11293*/ OPC_CheckChild0Same, 1,
5424 : /* 11295*/ OPC_CheckChild1Integer, 24,
5425 : /* 11297*/ OPC_CheckChild1Type, MVT::i32,
5426 : /* 11299*/ OPC_MoveParent,
5427 : /* 11300*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
5428 : /* 11302*/ OPC_MoveParent,
5429 : /* 11303*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5430 : /* 11305*/ OPC_CheckType, MVT::i32,
5431 : /* 11307*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
5432 : /* 11309*/ OPC_EmitInteger, MVT::i32, 8,
5433 : /* 11312*/ OPC_EmitInteger, MVT::i32, 8,
5434 : /* 11315*/ OPC_EmitInteger, MVT::i32, 8,
5435 : /* 11318*/ OPC_EmitInteger, MVT::i1, 0,
5436 : /* 11321*/ OPC_EmitInteger, MVT::i32, 0,
5437 : /* 11324*/ OPC_EmitInteger, MVT::i32, 0,
5438 : /* 11327*/ OPC_EmitInteger, MVT::i32, 0,
5439 : /* 11330*/ OPC_EmitInteger, MVT::i32, 0,
5440 : /* 11333*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
5441 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
5442 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
5443 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
5444 : /* 11350*/ /*Scope*/ 68, /*->11419*/
5445 : /* 11351*/ OPC_CheckChild0Same, 1,
5446 : /* 11353*/ OPC_CheckChild1Integer, 24,
5447 : /* 11355*/ OPC_CheckChild1Type, MVT::i32,
5448 : /* 11357*/ OPC_MoveParent,
5449 : /* 11358*/ OPC_MoveChild1,
5450 : /* 11359*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
5451 : /* 11362*/ OPC_CheckChild0Same, 0,
5452 : /* 11364*/ OPC_CheckChild1Integer, 24,
5453 : /* 11366*/ OPC_CheckChild1Type, MVT::i32,
5454 : /* 11368*/ OPC_MoveParent,
5455 : /* 11369*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
5456 : /* 11371*/ OPC_MoveParent,
5457 : /* 11372*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5458 : /* 11374*/ OPC_CheckType, MVT::i32,
5459 : /* 11376*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
5460 : /* 11378*/ OPC_EmitInteger, MVT::i32, 8,
5461 : /* 11381*/ OPC_EmitInteger, MVT::i32, 8,
5462 : /* 11384*/ OPC_EmitInteger, MVT::i32, 8,
5463 : /* 11387*/ OPC_EmitInteger, MVT::i1, 0,
5464 : /* 11390*/ OPC_EmitInteger, MVT::i32, 0,
5465 : /* 11393*/ OPC_EmitInteger, MVT::i32, 0,
5466 : /* 11396*/ OPC_EmitInteger, MVT::i32, 0,
5467 : /* 11399*/ OPC_EmitInteger, MVT::i32, 0,
5468 : /* 11402*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
5469 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
5470 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
5471 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
5472 : /* 11419*/ 0, /*End of Scope*/
5473 : /* 11420*/ /*Scope*/ 58|128,1/*186*/, /*->11608*/
5474 : /* 11422*/ OPC_CheckChild0Same, 1,
5475 : /* 11424*/ OPC_CheckChild1Integer, 16,
5476 : /* 11426*/ OPC_CheckChild1Type, MVT::i32,
5477 : /* 11428*/ OPC_MoveParent,
5478 : /* 11429*/ OPC_MoveChild1,
5479 : /* 11430*/ OPC_CheckValueType, MVT::i8,
5480 : /* 11432*/ OPC_MoveParent,
5481 : /* 11433*/ OPC_MoveParent,
5482 : /* 11434*/ OPC_MoveChild1,
5483 : /* 11435*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
5484 : /* 11438*/ OPC_MoveChild0,
5485 : /* 11439*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
5486 : /* 11442*/ OPC_CheckChild0Same, 0,
5487 : /* 11444*/ OPC_CheckChild1Integer, 16,
5488 : /* 11446*/ OPC_CheckChild1Type, MVT::i32,
5489 : /* 11448*/ OPC_MoveParent,
5490 : /* 11449*/ OPC_MoveChild1,
5491 : /* 11450*/ OPC_CheckValueType, MVT::i8,
5492 : /* 11452*/ OPC_MoveParent,
5493 : /* 11453*/ OPC_MoveParent,
5494 : /* 11454*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
5495 : /* 11456*/ OPC_MoveParent,
5496 : /* 11457*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5497 : /* 11459*/ OPC_MoveParent,
5498 : /* 11460*/ OPC_MoveChild1,
5499 : /* 11461*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
5500 : /* 11464*/ OPC_MoveChild0,
5501 : /* 11465*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
5502 : /* 11468*/ OPC_Scope, 68, /*->11538*/ // 2 children in Scope
5503 : /* 11470*/ OPC_CheckChild0Same, 0,
5504 : /* 11472*/ OPC_CheckChild1Integer, 24,
5505 : /* 11474*/ OPC_CheckChild1Type, MVT::i32,
5506 : /* 11476*/ OPC_MoveParent,
5507 : /* 11477*/ OPC_MoveChild1,
5508 : /* 11478*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
5509 : /* 11481*/ OPC_CheckChild0Same, 1,
5510 : /* 11483*/ OPC_CheckChild1Integer, 24,
5511 : /* 11485*/ OPC_CheckChild1Type, MVT::i32,
5512 : /* 11487*/ OPC_MoveParent,
5513 : /* 11488*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
5514 : /* 11490*/ OPC_MoveParent,
5515 : /* 11491*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5516 : /* 11493*/ OPC_CheckType, MVT::i32,
5517 : /* 11495*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
5518 : /* 11497*/ OPC_EmitInteger, MVT::i32, 8,
5519 : /* 11500*/ OPC_EmitInteger, MVT::i32, 8,
5520 : /* 11503*/ OPC_EmitInteger, MVT::i32, 8,
5521 : /* 11506*/ OPC_EmitInteger, MVT::i1, 0,
5522 : /* 11509*/ OPC_EmitInteger, MVT::i32, 0,
5523 : /* 11512*/ OPC_EmitInteger, MVT::i32, 0,
5524 : /* 11515*/ OPC_EmitInteger, MVT::i32, 0,
5525 : /* 11518*/ OPC_EmitInteger, MVT::i32, 0,
5526 : /* 11521*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
5527 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
5528 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
5529 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
5530 : /* 11538*/ /*Scope*/ 68, /*->11607*/
5531 : /* 11539*/ OPC_CheckChild0Same, 1,
5532 : /* 11541*/ OPC_CheckChild1Integer, 24,
5533 : /* 11543*/ OPC_CheckChild1Type, MVT::i32,
5534 : /* 11545*/ OPC_MoveParent,
5535 : /* 11546*/ OPC_MoveChild1,
5536 : /* 11547*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
5537 : /* 11550*/ OPC_CheckChild0Same, 0,
5538 : /* 11552*/ OPC_CheckChild1Integer, 24,
5539 : /* 11554*/ OPC_CheckChild1Type, MVT::i32,
5540 : /* 11556*/ OPC_MoveParent,
5541 : /* 11557*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
5542 : /* 11559*/ OPC_MoveParent,
5543 : /* 11560*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5544 : /* 11562*/ OPC_CheckType, MVT::i32,
5545 : /* 11564*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
5546 : /* 11566*/ OPC_EmitInteger, MVT::i32, 8,
5547 : /* 11569*/ OPC_EmitInteger, MVT::i32, 8,
5548 : /* 11572*/ OPC_EmitInteger, MVT::i32, 8,
5549 : /* 11575*/ OPC_EmitInteger, MVT::i1, 0,
5550 : /* 11578*/ OPC_EmitInteger, MVT::i32, 0,
5551 : /* 11581*/ OPC_EmitInteger, MVT::i32, 0,
5552 : /* 11584*/ OPC_EmitInteger, MVT::i32, 0,
5553 : /* 11587*/ OPC_EmitInteger, MVT::i32, 0,
5554 : /* 11590*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
5555 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
5556 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
5557 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
5558 : /* 11607*/ 0, /*End of Scope*/
5559 : /* 11608*/ 0, /*End of Scope*/
5560 : /* 11609*/ /*Scope*/ 33|128,3/*417*/, /*->12028*/
5561 : /* 11611*/ OPC_CheckChild0Same, 1,
5562 : /* 11613*/ OPC_MoveChild1,
5563 : /* 11614*/ OPC_CheckValueType, MVT::i8,
5564 : /* 11616*/ OPC_MoveParent,
5565 : /* 11617*/ OPC_MoveParent,
5566 : /* 11618*/ OPC_MoveChild1,
5567 : /* 11619*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
5568 : /* 11622*/ OPC_CheckChild0Same, 0,
5569 : /* 11624*/ OPC_MoveChild1,
5570 : /* 11625*/ OPC_CheckValueType, MVT::i8,
5571 : /* 11627*/ OPC_MoveParent,
5572 : /* 11628*/ OPC_MoveParent,
5573 : /* 11629*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
5574 : /* 11631*/ OPC_MoveParent,
5575 : /* 11632*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5576 : /* 11634*/ OPC_MoveParent,
5577 : /* 11635*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5578 : /* 11637*/ OPC_MoveParent,
5579 : /* 11638*/ OPC_MoveChild1,
5580 : /* 11639*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
5581 : /* 11642*/ OPC_MoveChild0,
5582 : /* 11643*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
5583 : /* 11646*/ OPC_MoveChild0,
5584 : /* 11647*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
5585 : /* 11650*/ OPC_Scope, 58|128,1/*186*/, /*->11839*/ // 2 children in Scope
5586 : /* 11653*/ OPC_CheckChild0Same, 0,
5587 : /* 11655*/ OPC_CheckChild1Integer, 16,
5588 : /* 11657*/ OPC_CheckChild1Type, MVT::i32,
5589 : /* 11659*/ OPC_MoveParent,
5590 : /* 11660*/ OPC_MoveChild1,
5591 : /* 11661*/ OPC_CheckValueType, MVT::i8,
5592 : /* 11663*/ OPC_MoveParent,
5593 : /* 11664*/ OPC_MoveParent,
5594 : /* 11665*/ OPC_MoveChild1,
5595 : /* 11666*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
5596 : /* 11669*/ OPC_MoveChild0,
5597 : /* 11670*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
5598 : /* 11673*/ OPC_CheckChild0Same, 1,
5599 : /* 11675*/ OPC_CheckChild1Integer, 16,
5600 : /* 11677*/ OPC_CheckChild1Type, MVT::i32,
5601 : /* 11679*/ OPC_MoveParent,
5602 : /* 11680*/ OPC_MoveChild1,
5603 : /* 11681*/ OPC_CheckValueType, MVT::i8,
5604 : /* 11683*/ OPC_MoveParent,
5605 : /* 11684*/ OPC_MoveParent,
5606 : /* 11685*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
5607 : /* 11687*/ OPC_MoveParent,
5608 : /* 11688*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5609 : /* 11690*/ OPC_MoveParent,
5610 : /* 11691*/ OPC_MoveChild1,
5611 : /* 11692*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
5612 : /* 11695*/ OPC_MoveChild0,
5613 : /* 11696*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
5614 : /* 11699*/ OPC_Scope, 68, /*->11769*/ // 2 children in Scope
5615 : /* 11701*/ OPC_CheckChild0Same, 0,
5616 : /* 11703*/ OPC_CheckChild1Integer, 24,
5617 : /* 11705*/ OPC_CheckChild1Type, MVT::i32,
5618 : /* 11707*/ OPC_MoveParent,
5619 : /* 11708*/ OPC_MoveChild1,
5620 : /* 11709*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
5621 : /* 11712*/ OPC_CheckChild0Same, 1,
5622 : /* 11714*/ OPC_CheckChild1Integer, 24,
5623 : /* 11716*/ OPC_CheckChild1Type, MVT::i32,
5624 : /* 11718*/ OPC_MoveParent,
5625 : /* 11719*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
5626 : /* 11721*/ OPC_MoveParent,
5627 : /* 11722*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5628 : /* 11724*/ OPC_CheckType, MVT::i32,
5629 : /* 11726*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
5630 : /* 11728*/ OPC_EmitInteger, MVT::i32, 8,
5631 : /* 11731*/ OPC_EmitInteger, MVT::i32, 8,
5632 : /* 11734*/ OPC_EmitInteger, MVT::i32, 8,
5633 : /* 11737*/ OPC_EmitInteger, MVT::i1, 0,
5634 : /* 11740*/ OPC_EmitInteger, MVT::i32, 0,
5635 : /* 11743*/ OPC_EmitInteger, MVT::i32, 0,
5636 : /* 11746*/ OPC_EmitInteger, MVT::i32, 0,
5637 : /* 11749*/ OPC_EmitInteger, MVT::i32, 0,
5638 : /* 11752*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
5639 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
5640 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
5641 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
5642 : /* 11769*/ /*Scope*/ 68, /*->11838*/
5643 : /* 11770*/ OPC_CheckChild0Same, 1,
5644 : /* 11772*/ OPC_CheckChild1Integer, 24,
5645 : /* 11774*/ OPC_CheckChild1Type, MVT::i32,
5646 : /* 11776*/ OPC_MoveParent,
5647 : /* 11777*/ OPC_MoveChild1,
5648 : /* 11778*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
5649 : /* 11781*/ OPC_CheckChild0Same, 0,
5650 : /* 11783*/ OPC_CheckChild1Integer, 24,
5651 : /* 11785*/ OPC_CheckChild1Type, MVT::i32,
5652 : /* 11787*/ OPC_MoveParent,
5653 : /* 11788*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
5654 : /* 11790*/ OPC_MoveParent,
5655 : /* 11791*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5656 : /* 11793*/ OPC_CheckType, MVT::i32,
5657 : /* 11795*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
5658 : /* 11797*/ OPC_EmitInteger, MVT::i32, 8,
5659 : /* 11800*/ OPC_EmitInteger, MVT::i32, 8,
5660 : /* 11803*/ OPC_EmitInteger, MVT::i32, 8,
5661 : /* 11806*/ OPC_EmitInteger, MVT::i1, 0,
5662 : /* 11809*/ OPC_EmitInteger, MVT::i32, 0,
5663 : /* 11812*/ OPC_EmitInteger, MVT::i32, 0,
5664 : /* 11815*/ OPC_EmitInteger, MVT::i32, 0,
5665 : /* 11818*/ OPC_EmitInteger, MVT::i32, 0,
5666 : /* 11821*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
5667 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
5668 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
5669 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
5670 : /* 11838*/ 0, /*End of Scope*/
5671 : /* 11839*/ /*Scope*/ 58|128,1/*186*/, /*->12027*/
5672 : /* 11841*/ OPC_CheckChild0Same, 1,
5673 : /* 11843*/ OPC_CheckChild1Integer, 16,
5674 : /* 11845*/ OPC_CheckChild1Type, MVT::i32,
5675 : /* 11847*/ OPC_MoveParent,
5676 : /* 11848*/ OPC_MoveChild1,
5677 : /* 11849*/ OPC_CheckValueType, MVT::i8,
5678 : /* 11851*/ OPC_MoveParent,
5679 : /* 11852*/ OPC_MoveParent,
5680 : /* 11853*/ OPC_MoveChild1,
5681 : /* 11854*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
5682 : /* 11857*/ OPC_MoveChild0,
5683 : /* 11858*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
5684 : /* 11861*/ OPC_CheckChild0Same, 0,
5685 : /* 11863*/ OPC_CheckChild1Integer, 16,
5686 : /* 11865*/ OPC_CheckChild1Type, MVT::i32,
5687 : /* 11867*/ OPC_MoveParent,
5688 : /* 11868*/ OPC_MoveChild1,
5689 : /* 11869*/ OPC_CheckValueType, MVT::i8,
5690 : /* 11871*/ OPC_MoveParent,
5691 : /* 11872*/ OPC_MoveParent,
5692 : /* 11873*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
5693 : /* 11875*/ OPC_MoveParent,
5694 : /* 11876*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5695 : /* 11878*/ OPC_MoveParent,
5696 : /* 11879*/ OPC_MoveChild1,
5697 : /* 11880*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
5698 : /* 11883*/ OPC_MoveChild0,
5699 : /* 11884*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
5700 : /* 11887*/ OPC_Scope, 68, /*->11957*/ // 2 children in Scope
5701 : /* 11889*/ OPC_CheckChild0Same, 0,
5702 : /* 11891*/ OPC_CheckChild1Integer, 24,
5703 : /* 11893*/ OPC_CheckChild1Type, MVT::i32,
5704 : /* 11895*/ OPC_MoveParent,
5705 : /* 11896*/ OPC_MoveChild1,
5706 : /* 11897*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
5707 : /* 11900*/ OPC_CheckChild0Same, 1,
5708 : /* 11902*/ OPC_CheckChild1Integer, 24,
5709 : /* 11904*/ OPC_CheckChild1Type, MVT::i32,
5710 : /* 11906*/ OPC_MoveParent,
5711 : /* 11907*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
5712 : /* 11909*/ OPC_MoveParent,
5713 : /* 11910*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5714 : /* 11912*/ OPC_CheckType, MVT::i32,
5715 : /* 11914*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
5716 : /* 11916*/ OPC_EmitInteger, MVT::i32, 8,
5717 : /* 11919*/ OPC_EmitInteger, MVT::i32, 8,
5718 : /* 11922*/ OPC_EmitInteger, MVT::i32, 8,
5719 : /* 11925*/ OPC_EmitInteger, MVT::i1, 0,
5720 : /* 11928*/ OPC_EmitInteger, MVT::i32, 0,
5721 : /* 11931*/ OPC_EmitInteger, MVT::i32, 0,
5722 : /* 11934*/ OPC_EmitInteger, MVT::i32, 0,
5723 : /* 11937*/ OPC_EmitInteger, MVT::i32, 0,
5724 : /* 11940*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
5725 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
5726 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
5727 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
5728 : /* 11957*/ /*Scope*/ 68, /*->12026*/
5729 : /* 11958*/ OPC_CheckChild0Same, 1,
5730 : /* 11960*/ OPC_CheckChild1Integer, 24,
5731 : /* 11962*/ OPC_CheckChild1Type, MVT::i32,
5732 : /* 11964*/ OPC_MoveParent,
5733 : /* 11965*/ OPC_MoveChild1,
5734 : /* 11966*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
5735 : /* 11969*/ OPC_CheckChild0Same, 0,
5736 : /* 11971*/ OPC_CheckChild1Integer, 24,
5737 : /* 11973*/ OPC_CheckChild1Type, MVT::i32,
5738 : /* 11975*/ OPC_MoveParent,
5739 : /* 11976*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
5740 : /* 11978*/ OPC_MoveParent,
5741 : /* 11979*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5742 : /* 11981*/ OPC_CheckType, MVT::i32,
5743 : /* 11983*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
5744 : /* 11985*/ OPC_EmitInteger, MVT::i32, 8,
5745 : /* 11988*/ OPC_EmitInteger, MVT::i32, 8,
5746 : /* 11991*/ OPC_EmitInteger, MVT::i32, 8,
5747 : /* 11994*/ OPC_EmitInteger, MVT::i1, 0,
5748 : /* 11997*/ OPC_EmitInteger, MVT::i32, 0,
5749 : /* 12000*/ OPC_EmitInteger, MVT::i32, 0,
5750 : /* 12003*/ OPC_EmitInteger, MVT::i32, 0,
5751 : /* 12006*/ OPC_EmitInteger, MVT::i32, 0,
5752 : /* 12009*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
5753 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
5754 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
5755 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
5756 : /* 12026*/ 0, /*End of Scope*/
5757 : /* 12027*/ 0, /*End of Scope*/
5758 : /* 12028*/ 0, /*End of Scope*/
5759 : /* 12029*/ /*Scope*/ 82|128,6/*850*/, /*->12881*/
5760 : /* 12031*/ OPC_MoveChild0,
5761 : /* 12032*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
5762 : /* 12035*/ OPC_MoveChild0,
5763 : /* 12036*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
5764 : /* 12039*/ OPC_Scope, 34|128,3/*418*/, /*->12460*/ // 2 children in Scope
5765 : /* 12042*/ OPC_CheckChild0Same, 0,
5766 : /* 12044*/ OPC_MoveChild1,
5767 : /* 12045*/ OPC_CheckValueType, MVT::i8,
5768 : /* 12047*/ OPC_MoveParent,
5769 : /* 12048*/ OPC_MoveParent,
5770 : /* 12049*/ OPC_MoveChild1,
5771 : /* 12050*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
5772 : /* 12053*/ OPC_CheckChild0Same, 1,
5773 : /* 12055*/ OPC_MoveChild1,
5774 : /* 12056*/ OPC_CheckValueType, MVT::i8,
5775 : /* 12058*/ OPC_MoveParent,
5776 : /* 12059*/ OPC_MoveParent,
5777 : /* 12060*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
5778 : /* 12062*/ OPC_MoveParent,
5779 : /* 12063*/ OPC_RecordChild1, // #2 = $src2
5780 : /* 12064*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5781 : /* 12066*/ OPC_MoveParent,
5782 : /* 12067*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5783 : /* 12069*/ OPC_MoveParent,
5784 : /* 12070*/ OPC_MoveChild1,
5785 : /* 12071*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
5786 : /* 12074*/ OPC_MoveChild0,
5787 : /* 12075*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
5788 : /* 12078*/ OPC_MoveChild0,
5789 : /* 12079*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
5790 : /* 12082*/ OPC_Scope, 58|128,1/*186*/, /*->12271*/ // 2 children in Scope
5791 : /* 12085*/ OPC_CheckChild0Same, 0,
5792 : /* 12087*/ OPC_CheckChild1Integer, 16,
5793 : /* 12089*/ OPC_CheckChild1Type, MVT::i32,
5794 : /* 12091*/ OPC_MoveParent,
5795 : /* 12092*/ OPC_MoveChild1,
5796 : /* 12093*/ OPC_CheckValueType, MVT::i8,
5797 : /* 12095*/ OPC_MoveParent,
5798 : /* 12096*/ OPC_MoveParent,
5799 : /* 12097*/ OPC_MoveChild1,
5800 : /* 12098*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
5801 : /* 12101*/ OPC_MoveChild0,
5802 : /* 12102*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
5803 : /* 12105*/ OPC_CheckChild0Same, 1,
5804 : /* 12107*/ OPC_CheckChild1Integer, 16,
5805 : /* 12109*/ OPC_CheckChild1Type, MVT::i32,
5806 : /* 12111*/ OPC_MoveParent,
5807 : /* 12112*/ OPC_MoveChild1,
5808 : /* 12113*/ OPC_CheckValueType, MVT::i8,
5809 : /* 12115*/ OPC_MoveParent,
5810 : /* 12116*/ OPC_MoveParent,
5811 : /* 12117*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
5812 : /* 12119*/ OPC_MoveParent,
5813 : /* 12120*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5814 : /* 12122*/ OPC_MoveParent,
5815 : /* 12123*/ OPC_MoveChild1,
5816 : /* 12124*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
5817 : /* 12127*/ OPC_MoveChild0,
5818 : /* 12128*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
5819 : /* 12131*/ OPC_Scope, 68, /*->12201*/ // 2 children in Scope
5820 : /* 12133*/ OPC_CheckChild0Same, 0,
5821 : /* 12135*/ OPC_CheckChild1Integer, 24,
5822 : /* 12137*/ OPC_CheckChild1Type, MVT::i32,
5823 : /* 12139*/ OPC_MoveParent,
5824 : /* 12140*/ OPC_MoveChild1,
5825 : /* 12141*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
5826 : /* 12144*/ OPC_CheckChild0Same, 1,
5827 : /* 12146*/ OPC_CheckChild1Integer, 24,
5828 : /* 12148*/ OPC_CheckChild1Type, MVT::i32,
5829 : /* 12150*/ OPC_MoveParent,
5830 : /* 12151*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
5831 : /* 12153*/ OPC_MoveParent,
5832 : /* 12154*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5833 : /* 12156*/ OPC_CheckType, MVT::i32,
5834 : /* 12158*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
5835 : /* 12160*/ OPC_EmitInteger, MVT::i32, 8,
5836 : /* 12163*/ OPC_EmitInteger, MVT::i32, 8,
5837 : /* 12166*/ OPC_EmitInteger, MVT::i32, 8,
5838 : /* 12169*/ OPC_EmitInteger, MVT::i1, 0,
5839 : /* 12172*/ OPC_EmitInteger, MVT::i32, 0,
5840 : /* 12175*/ OPC_EmitInteger, MVT::i32, 0,
5841 : /* 12178*/ OPC_EmitInteger, MVT::i32, 0,
5842 : /* 12181*/ OPC_EmitInteger, MVT::i32, 0,
5843 : /* 12184*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
5844 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
5845 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
5846 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
5847 : /* 12201*/ /*Scope*/ 68, /*->12270*/
5848 : /* 12202*/ OPC_CheckChild0Same, 1,
5849 : /* 12204*/ OPC_CheckChild1Integer, 24,
5850 : /* 12206*/ OPC_CheckChild1Type, MVT::i32,
5851 : /* 12208*/ OPC_MoveParent,
5852 : /* 12209*/ OPC_MoveChild1,
5853 : /* 12210*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
5854 : /* 12213*/ OPC_CheckChild0Same, 0,
5855 : /* 12215*/ OPC_CheckChild1Integer, 24,
5856 : /* 12217*/ OPC_CheckChild1Type, MVT::i32,
5857 : /* 12219*/ OPC_MoveParent,
5858 : /* 12220*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
5859 : /* 12222*/ OPC_MoveParent,
5860 : /* 12223*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5861 : /* 12225*/ OPC_CheckType, MVT::i32,
5862 : /* 12227*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
5863 : /* 12229*/ OPC_EmitInteger, MVT::i32, 8,
5864 : /* 12232*/ OPC_EmitInteger, MVT::i32, 8,
5865 : /* 12235*/ OPC_EmitInteger, MVT::i32, 8,
5866 : /* 12238*/ OPC_EmitInteger, MVT::i1, 0,
5867 : /* 12241*/ OPC_EmitInteger, MVT::i32, 0,
5868 : /* 12244*/ OPC_EmitInteger, MVT::i32, 0,
5869 : /* 12247*/ OPC_EmitInteger, MVT::i32, 0,
5870 : /* 12250*/ OPC_EmitInteger, MVT::i32, 0,
5871 : /* 12253*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
5872 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
5873 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
5874 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
5875 : /* 12270*/ 0, /*End of Scope*/
5876 : /* 12271*/ /*Scope*/ 58|128,1/*186*/, /*->12459*/
5877 : /* 12273*/ OPC_CheckChild0Same, 1,
5878 : /* 12275*/ OPC_CheckChild1Integer, 16,
5879 : /* 12277*/ OPC_CheckChild1Type, MVT::i32,
5880 : /* 12279*/ OPC_MoveParent,
5881 : /* 12280*/ OPC_MoveChild1,
5882 : /* 12281*/ OPC_CheckValueType, MVT::i8,
5883 : /* 12283*/ OPC_MoveParent,
5884 : /* 12284*/ OPC_MoveParent,
5885 : /* 12285*/ OPC_MoveChild1,
5886 : /* 12286*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
5887 : /* 12289*/ OPC_MoveChild0,
5888 : /* 12290*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
5889 : /* 12293*/ OPC_CheckChild0Same, 0,
5890 : /* 12295*/ OPC_CheckChild1Integer, 16,
5891 : /* 12297*/ OPC_CheckChild1Type, MVT::i32,
5892 : /* 12299*/ OPC_MoveParent,
5893 : /* 12300*/ OPC_MoveChild1,
5894 : /* 12301*/ OPC_CheckValueType, MVT::i8,
5895 : /* 12303*/ OPC_MoveParent,
5896 : /* 12304*/ OPC_MoveParent,
5897 : /* 12305*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
5898 : /* 12307*/ OPC_MoveParent,
5899 : /* 12308*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5900 : /* 12310*/ OPC_MoveParent,
5901 : /* 12311*/ OPC_MoveChild1,
5902 : /* 12312*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
5903 : /* 12315*/ OPC_MoveChild0,
5904 : /* 12316*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
5905 : /* 12319*/ OPC_Scope, 68, /*->12389*/ // 2 children in Scope
5906 : /* 12321*/ OPC_CheckChild0Same, 0,
5907 : /* 12323*/ OPC_CheckChild1Integer, 24,
5908 : /* 12325*/ OPC_CheckChild1Type, MVT::i32,
5909 : /* 12327*/ OPC_MoveParent,
5910 : /* 12328*/ OPC_MoveChild1,
5911 : /* 12329*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
5912 : /* 12332*/ OPC_CheckChild0Same, 1,
5913 : /* 12334*/ OPC_CheckChild1Integer, 24,
5914 : /* 12336*/ OPC_CheckChild1Type, MVT::i32,
5915 : /* 12338*/ OPC_MoveParent,
5916 : /* 12339*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
5917 : /* 12341*/ OPC_MoveParent,
5918 : /* 12342*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5919 : /* 12344*/ OPC_CheckType, MVT::i32,
5920 : /* 12346*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
5921 : /* 12348*/ OPC_EmitInteger, MVT::i32, 8,
5922 : /* 12351*/ OPC_EmitInteger, MVT::i32, 8,
5923 : /* 12354*/ OPC_EmitInteger, MVT::i32, 8,
5924 : /* 12357*/ OPC_EmitInteger, MVT::i1, 0,
5925 : /* 12360*/ OPC_EmitInteger, MVT::i32, 0,
5926 : /* 12363*/ OPC_EmitInteger, MVT::i32, 0,
5927 : /* 12366*/ OPC_EmitInteger, MVT::i32, 0,
5928 : /* 12369*/ OPC_EmitInteger, MVT::i32, 0,
5929 : /* 12372*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
5930 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
5931 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
5932 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
5933 : /* 12389*/ /*Scope*/ 68, /*->12458*/
5934 : /* 12390*/ OPC_CheckChild0Same, 1,
5935 : /* 12392*/ OPC_CheckChild1Integer, 24,
5936 : /* 12394*/ OPC_CheckChild1Type, MVT::i32,
5937 : /* 12396*/ OPC_MoveParent,
5938 : /* 12397*/ OPC_MoveChild1,
5939 : /* 12398*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
5940 : /* 12401*/ OPC_CheckChild0Same, 0,
5941 : /* 12403*/ OPC_CheckChild1Integer, 24,
5942 : /* 12405*/ OPC_CheckChild1Type, MVT::i32,
5943 : /* 12407*/ OPC_MoveParent,
5944 : /* 12408*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
5945 : /* 12410*/ OPC_MoveParent,
5946 : /* 12411*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5947 : /* 12413*/ OPC_CheckType, MVT::i32,
5948 : /* 12415*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
5949 : /* 12417*/ OPC_EmitInteger, MVT::i32, 8,
5950 : /* 12420*/ OPC_EmitInteger, MVT::i32, 8,
5951 : /* 12423*/ OPC_EmitInteger, MVT::i32, 8,
5952 : /* 12426*/ OPC_EmitInteger, MVT::i1, 0,
5953 : /* 12429*/ OPC_EmitInteger, MVT::i32, 0,
5954 : /* 12432*/ OPC_EmitInteger, MVT::i32, 0,
5955 : /* 12435*/ OPC_EmitInteger, MVT::i32, 0,
5956 : /* 12438*/ OPC_EmitInteger, MVT::i32, 0,
5957 : /* 12441*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
5958 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
5959 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
5960 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
5961 : /* 12458*/ 0, /*End of Scope*/
5962 : /* 12459*/ 0, /*End of Scope*/
5963 : /* 12460*/ /*Scope*/ 34|128,3/*418*/, /*->12880*/
5964 : /* 12462*/ OPC_CheckChild0Same, 1,
5965 : /* 12464*/ OPC_MoveChild1,
5966 : /* 12465*/ OPC_CheckValueType, MVT::i8,
5967 : /* 12467*/ OPC_MoveParent,
5968 : /* 12468*/ OPC_MoveParent,
5969 : /* 12469*/ OPC_MoveChild1,
5970 : /* 12470*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
5971 : /* 12473*/ OPC_CheckChild0Same, 0,
5972 : /* 12475*/ OPC_MoveChild1,
5973 : /* 12476*/ OPC_CheckValueType, MVT::i8,
5974 : /* 12478*/ OPC_MoveParent,
5975 : /* 12479*/ OPC_MoveParent,
5976 : /* 12480*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
5977 : /* 12482*/ OPC_MoveParent,
5978 : /* 12483*/ OPC_RecordChild1, // #2 = $src2
5979 : /* 12484*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5980 : /* 12486*/ OPC_MoveParent,
5981 : /* 12487*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
5982 : /* 12489*/ OPC_MoveParent,
5983 : /* 12490*/ OPC_MoveChild1,
5984 : /* 12491*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
5985 : /* 12494*/ OPC_MoveChild0,
5986 : /* 12495*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
5987 : /* 12498*/ OPC_MoveChild0,
5988 : /* 12499*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
5989 : /* 12502*/ OPC_Scope, 58|128,1/*186*/, /*->12691*/ // 2 children in Scope
5990 : /* 12505*/ OPC_CheckChild0Same, 0,
5991 : /* 12507*/ OPC_CheckChild1Integer, 16,
5992 : /* 12509*/ OPC_CheckChild1Type, MVT::i32,
5993 : /* 12511*/ OPC_MoveParent,
5994 : /* 12512*/ OPC_MoveChild1,
5995 : /* 12513*/ OPC_CheckValueType, MVT::i8,
5996 : /* 12515*/ OPC_MoveParent,
5997 : /* 12516*/ OPC_MoveParent,
5998 : /* 12517*/ OPC_MoveChild1,
5999 : /* 12518*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
6000 : /* 12521*/ OPC_MoveChild0,
6001 : /* 12522*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
6002 : /* 12525*/ OPC_CheckChild0Same, 1,
6003 : /* 12527*/ OPC_CheckChild1Integer, 16,
6004 : /* 12529*/ OPC_CheckChild1Type, MVT::i32,
6005 : /* 12531*/ OPC_MoveParent,
6006 : /* 12532*/ OPC_MoveChild1,
6007 : /* 12533*/ OPC_CheckValueType, MVT::i8,
6008 : /* 12535*/ OPC_MoveParent,
6009 : /* 12536*/ OPC_MoveParent,
6010 : /* 12537*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
6011 : /* 12539*/ OPC_MoveParent,
6012 : /* 12540*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
6013 : /* 12542*/ OPC_MoveParent,
6014 : /* 12543*/ OPC_MoveChild1,
6015 : /* 12544*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
6016 : /* 12547*/ OPC_MoveChild0,
6017 : /* 12548*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
6018 : /* 12551*/ OPC_Scope, 68, /*->12621*/ // 2 children in Scope
6019 : /* 12553*/ OPC_CheckChild0Same, 0,
6020 : /* 12555*/ OPC_CheckChild1Integer, 24,
6021 : /* 12557*/ OPC_CheckChild1Type, MVT::i32,
6022 : /* 12559*/ OPC_MoveParent,
6023 : /* 12560*/ OPC_MoveChild1,
6024 : /* 12561*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
6025 : /* 12564*/ OPC_CheckChild0Same, 1,
6026 : /* 12566*/ OPC_CheckChild1Integer, 24,
6027 : /* 12568*/ OPC_CheckChild1Type, MVT::i32,
6028 : /* 12570*/ OPC_MoveParent,
6029 : /* 12571*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
6030 : /* 12573*/ OPC_MoveParent,
6031 : /* 12574*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
6032 : /* 12576*/ OPC_CheckType, MVT::i32,
6033 : /* 12578*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
6034 : /* 12580*/ OPC_EmitInteger, MVT::i32, 8,
6035 : /* 12583*/ OPC_EmitInteger, MVT::i32, 8,
6036 : /* 12586*/ OPC_EmitInteger, MVT::i32, 8,
6037 : /* 12589*/ OPC_EmitInteger, MVT::i1, 0,
6038 : /* 12592*/ OPC_EmitInteger, MVT::i32, 0,
6039 : /* 12595*/ OPC_EmitInteger, MVT::i32, 0,
6040 : /* 12598*/ OPC_EmitInteger, MVT::i32, 0,
6041 : /* 12601*/ OPC_EmitInteger, MVT::i32, 0,
6042 : /* 12604*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
6043 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
6044 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
6045 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
6046 : /* 12621*/ /*Scope*/ 68, /*->12690*/
6047 : /* 12622*/ OPC_CheckChild0Same, 1,
6048 : /* 12624*/ OPC_CheckChild1Integer, 24,
6049 : /* 12626*/ OPC_CheckChild1Type, MVT::i32,
6050 : /* 12628*/ OPC_MoveParent,
6051 : /* 12629*/ OPC_MoveChild1,
6052 : /* 12630*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
6053 : /* 12633*/ OPC_CheckChild0Same, 0,
6054 : /* 12635*/ OPC_CheckChild1Integer, 24,
6055 : /* 12637*/ OPC_CheckChild1Type, MVT::i32,
6056 : /* 12639*/ OPC_MoveParent,
6057 : /* 12640*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
6058 : /* 12642*/ OPC_MoveParent,
6059 : /* 12643*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
6060 : /* 12645*/ OPC_CheckType, MVT::i32,
6061 : /* 12647*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
6062 : /* 12649*/ OPC_EmitInteger, MVT::i32, 8,
6063 : /* 12652*/ OPC_EmitInteger, MVT::i32, 8,
6064 : /* 12655*/ OPC_EmitInteger, MVT::i32, 8,
6065 : /* 12658*/ OPC_EmitInteger, MVT::i1, 0,
6066 : /* 12661*/ OPC_EmitInteger, MVT::i32, 0,
6067 : /* 12664*/ OPC_EmitInteger, MVT::i32, 0,
6068 : /* 12667*/ OPC_EmitInteger, MVT::i32, 0,
6069 : /* 12670*/ OPC_EmitInteger, MVT::i32, 0,
6070 : /* 12673*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
6071 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
6072 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
6073 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
6074 : /* 12690*/ 0, /*End of Scope*/
6075 : /* 12691*/ /*Scope*/ 58|128,1/*186*/, /*->12879*/
6076 : /* 12693*/ OPC_CheckChild0Same, 1,
6077 : /* 12695*/ OPC_CheckChild1Integer, 16,
6078 : /* 12697*/ OPC_CheckChild1Type, MVT::i32,
6079 : /* 12699*/ OPC_MoveParent,
6080 : /* 12700*/ OPC_MoveChild1,
6081 : /* 12701*/ OPC_CheckValueType, MVT::i8,
6082 : /* 12703*/ OPC_MoveParent,
6083 : /* 12704*/ OPC_MoveParent,
6084 : /* 12705*/ OPC_MoveChild1,
6085 : /* 12706*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
6086 : /* 12709*/ OPC_MoveChild0,
6087 : /* 12710*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
6088 : /* 12713*/ OPC_CheckChild0Same, 0,
6089 : /* 12715*/ OPC_CheckChild1Integer, 16,
6090 : /* 12717*/ OPC_CheckChild1Type, MVT::i32,
6091 : /* 12719*/ OPC_MoveParent,
6092 : /* 12720*/ OPC_MoveChild1,
6093 : /* 12721*/ OPC_CheckValueType, MVT::i8,
6094 : /* 12723*/ OPC_MoveParent,
6095 : /* 12724*/ OPC_MoveParent,
6096 : /* 12725*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
6097 : /* 12727*/ OPC_MoveParent,
6098 : /* 12728*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
6099 : /* 12730*/ OPC_MoveParent,
6100 : /* 12731*/ OPC_MoveChild1,
6101 : /* 12732*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
6102 : /* 12735*/ OPC_MoveChild0,
6103 : /* 12736*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
6104 : /* 12739*/ OPC_Scope, 68, /*->12809*/ // 2 children in Scope
6105 : /* 12741*/ OPC_CheckChild0Same, 0,
6106 : /* 12743*/ OPC_CheckChild1Integer, 24,
6107 : /* 12745*/ OPC_CheckChild1Type, MVT::i32,
6108 : /* 12747*/ OPC_MoveParent,
6109 : /* 12748*/ OPC_MoveChild1,
6110 : /* 12749*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
6111 : /* 12752*/ OPC_CheckChild0Same, 1,
6112 : /* 12754*/ OPC_CheckChild1Integer, 24,
6113 : /* 12756*/ OPC_CheckChild1Type, MVT::i32,
6114 : /* 12758*/ OPC_MoveParent,
6115 : /* 12759*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
6116 : /* 12761*/ OPC_MoveParent,
6117 : /* 12762*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
6118 : /* 12764*/ OPC_CheckType, MVT::i32,
6119 : /* 12766*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
6120 : /* 12768*/ OPC_EmitInteger, MVT::i32, 8,
6121 : /* 12771*/ OPC_EmitInteger, MVT::i32, 8,
6122 : /* 12774*/ OPC_EmitInteger, MVT::i32, 8,
6123 : /* 12777*/ OPC_EmitInteger, MVT::i1, 0,
6124 : /* 12780*/ OPC_EmitInteger, MVT::i32, 0,
6125 : /* 12783*/ OPC_EmitInteger, MVT::i32, 0,
6126 : /* 12786*/ OPC_EmitInteger, MVT::i32, 0,
6127 : /* 12789*/ OPC_EmitInteger, MVT::i32, 0,
6128 : /* 12792*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
6129 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
6130 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
6131 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
6132 : /* 12809*/ /*Scope*/ 68, /*->12878*/
6133 : /* 12810*/ OPC_CheckChild0Same, 1,
6134 : /* 12812*/ OPC_CheckChild1Integer, 24,
6135 : /* 12814*/ OPC_CheckChild1Type, MVT::i32,
6136 : /* 12816*/ OPC_MoveParent,
6137 : /* 12817*/ OPC_MoveChild1,
6138 : /* 12818*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
6139 : /* 12821*/ OPC_CheckChild0Same, 0,
6140 : /* 12823*/ OPC_CheckChild1Integer, 24,
6141 : /* 12825*/ OPC_CheckChild1Type, MVT::i32,
6142 : /* 12827*/ OPC_MoveParent,
6143 : /* 12828*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
6144 : /* 12830*/ OPC_MoveParent,
6145 : /* 12831*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
6146 : /* 12833*/ OPC_CheckType, MVT::i32,
6147 : /* 12835*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
6148 : /* 12837*/ OPC_EmitInteger, MVT::i32, 8,
6149 : /* 12840*/ OPC_EmitInteger, MVT::i32, 8,
6150 : /* 12843*/ OPC_EmitInteger, MVT::i32, 8,
6151 : /* 12846*/ OPC_EmitInteger, MVT::i1, 0,
6152 : /* 12849*/ OPC_EmitInteger, MVT::i32, 0,
6153 : /* 12852*/ OPC_EmitInteger, MVT::i32, 0,
6154 : /* 12855*/ OPC_EmitInteger, MVT::i32, 0,
6155 : /* 12858*/ OPC_EmitInteger, MVT::i32, 0,
6156 : /* 12861*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
6157 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
6158 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
6159 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
6160 : /* 12878*/ 0, /*End of Scope*/
6161 : /* 12879*/ 0, /*End of Scope*/
6162 : /* 12880*/ 0, /*End of Scope*/
6163 : /* 12881*/ /*Scope*/ 81|128,6/*849*/, /*->13732*/
6164 : /* 12883*/ OPC_RecordChild0, // #2 = $src2
6165 : /* 12884*/ OPC_MoveChild1,
6166 : /* 12885*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
6167 : /* 12888*/ OPC_MoveChild0,
6168 : /* 12889*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
6169 : /* 12892*/ OPC_Scope, 33|128,3/*417*/, /*->13312*/ // 2 children in Scope
6170 : /* 12895*/ OPC_CheckChild0Same, 1,
6171 : /* 12897*/ OPC_MoveChild1,
6172 : /* 12898*/ OPC_CheckValueType, MVT::i8,
6173 : /* 12900*/ OPC_MoveParent,
6174 : /* 12901*/ OPC_MoveParent,
6175 : /* 12902*/ OPC_MoveChild1,
6176 : /* 12903*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
6177 : /* 12906*/ OPC_CheckChild0Same, 0,
6178 : /* 12908*/ OPC_MoveChild1,
6179 : /* 12909*/ OPC_CheckValueType, MVT::i8,
6180 : /* 12911*/ OPC_MoveParent,
6181 : /* 12912*/ OPC_MoveParent,
6182 : /* 12913*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
6183 : /* 12915*/ OPC_MoveParent,
6184 : /* 12916*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
6185 : /* 12918*/ OPC_MoveParent,
6186 : /* 12919*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
6187 : /* 12921*/ OPC_MoveParent,
6188 : /* 12922*/ OPC_MoveChild1,
6189 : /* 12923*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
6190 : /* 12926*/ OPC_MoveChild0,
6191 : /* 12927*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
6192 : /* 12930*/ OPC_MoveChild0,
6193 : /* 12931*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
6194 : /* 12934*/ OPC_Scope, 58|128,1/*186*/, /*->13123*/ // 2 children in Scope
6195 : /* 12937*/ OPC_CheckChild0Same, 1,
6196 : /* 12939*/ OPC_CheckChild1Integer, 16,
6197 : /* 12941*/ OPC_CheckChild1Type, MVT::i32,
6198 : /* 12943*/ OPC_MoveParent,
6199 : /* 12944*/ OPC_MoveChild1,
6200 : /* 12945*/ OPC_CheckValueType, MVT::i8,
6201 : /* 12947*/ OPC_MoveParent,
6202 : /* 12948*/ OPC_MoveParent,
6203 : /* 12949*/ OPC_MoveChild1,
6204 : /* 12950*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
6205 : /* 12953*/ OPC_MoveChild0,
6206 : /* 12954*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
6207 : /* 12957*/ OPC_CheckChild0Same, 0,
6208 : /* 12959*/ OPC_CheckChild1Integer, 16,
6209 : /* 12961*/ OPC_CheckChild1Type, MVT::i32,
6210 : /* 12963*/ OPC_MoveParent,
6211 : /* 12964*/ OPC_MoveChild1,
6212 : /* 12965*/ OPC_CheckValueType, MVT::i8,
6213 : /* 12967*/ OPC_MoveParent,
6214 : /* 12968*/ OPC_MoveParent,
6215 : /* 12969*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
6216 : /* 12971*/ OPC_MoveParent,
6217 : /* 12972*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
6218 : /* 12974*/ OPC_MoveParent,
6219 : /* 12975*/ OPC_MoveChild1,
6220 : /* 12976*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
6221 : /* 12979*/ OPC_MoveChild0,
6222 : /* 12980*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
6223 : /* 12983*/ OPC_Scope, 68, /*->13053*/ // 2 children in Scope
6224 : /* 12985*/ OPC_CheckChild0Same, 1,
6225 : /* 12987*/ OPC_CheckChild1Integer, 24,
6226 : /* 12989*/ OPC_CheckChild1Type, MVT::i32,
6227 : /* 12991*/ OPC_MoveParent,
6228 : /* 12992*/ OPC_MoveChild1,
6229 : /* 12993*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
6230 : /* 12996*/ OPC_CheckChild0Same, 0,
6231 : /* 12998*/ OPC_CheckChild1Integer, 24,
6232 : /* 13000*/ OPC_CheckChild1Type, MVT::i32,
6233 : /* 13002*/ OPC_MoveParent,
6234 : /* 13003*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
6235 : /* 13005*/ OPC_MoveParent,
6236 : /* 13006*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
6237 : /* 13008*/ OPC_CheckType, MVT::i32,
6238 : /* 13010*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
6239 : /* 13012*/ OPC_EmitInteger, MVT::i32, 8,
6240 : /* 13015*/ OPC_EmitInteger, MVT::i32, 8,
6241 : /* 13018*/ OPC_EmitInteger, MVT::i32, 8,
6242 : /* 13021*/ OPC_EmitInteger, MVT::i1, 0,
6243 : /* 13024*/ OPC_EmitInteger, MVT::i32, 0,
6244 : /* 13027*/ OPC_EmitInteger, MVT::i32, 0,
6245 : /* 13030*/ OPC_EmitInteger, MVT::i32, 0,
6246 : /* 13033*/ OPC_EmitInteger, MVT::i32, 0,
6247 : /* 13036*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
6248 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
6249 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
6250 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
6251 : /* 13053*/ /*Scope*/ 68, /*->13122*/
6252 : /* 13054*/ OPC_CheckChild0Same, 0,
6253 : /* 13056*/ OPC_CheckChild1Integer, 24,
6254 : /* 13058*/ OPC_CheckChild1Type, MVT::i32,
6255 : /* 13060*/ OPC_MoveParent,
6256 : /* 13061*/ OPC_MoveChild1,
6257 : /* 13062*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
6258 : /* 13065*/ OPC_CheckChild0Same, 1,
6259 : /* 13067*/ OPC_CheckChild1Integer, 24,
6260 : /* 13069*/ OPC_CheckChild1Type, MVT::i32,
6261 : /* 13071*/ OPC_MoveParent,
6262 : /* 13072*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
6263 : /* 13074*/ OPC_MoveParent,
6264 : /* 13075*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
6265 : /* 13077*/ OPC_CheckType, MVT::i32,
6266 : /* 13079*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
6267 : /* 13081*/ OPC_EmitInteger, MVT::i32, 8,
6268 : /* 13084*/ OPC_EmitInteger, MVT::i32, 8,
6269 : /* 13087*/ OPC_EmitInteger, MVT::i32, 8,
6270 : /* 13090*/ OPC_EmitInteger, MVT::i1, 0,
6271 : /* 13093*/ OPC_EmitInteger, MVT::i32, 0,
6272 : /* 13096*/ OPC_EmitInteger, MVT::i32, 0,
6273 : /* 13099*/ OPC_EmitInteger, MVT::i32, 0,
6274 : /* 13102*/ OPC_EmitInteger, MVT::i32, 0,
6275 : /* 13105*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
6276 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
6277 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
6278 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
6279 : /* 13122*/ 0, /*End of Scope*/
6280 : /* 13123*/ /*Scope*/ 58|128,1/*186*/, /*->13311*/
6281 : /* 13125*/ OPC_CheckChild0Same, 0,
6282 : /* 13127*/ OPC_CheckChild1Integer, 16,
6283 : /* 13129*/ OPC_CheckChild1Type, MVT::i32,
6284 : /* 13131*/ OPC_MoveParent,
6285 : /* 13132*/ OPC_MoveChild1,
6286 : /* 13133*/ OPC_CheckValueType, MVT::i8,
6287 : /* 13135*/ OPC_MoveParent,
6288 : /* 13136*/ OPC_MoveParent,
6289 : /* 13137*/ OPC_MoveChild1,
6290 : /* 13138*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
6291 : /* 13141*/ OPC_MoveChild0,
6292 : /* 13142*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
6293 : /* 13145*/ OPC_CheckChild0Same, 1,
6294 : /* 13147*/ OPC_CheckChild1Integer, 16,
6295 : /* 13149*/ OPC_CheckChild1Type, MVT::i32,
6296 : /* 13151*/ OPC_MoveParent,
6297 : /* 13152*/ OPC_MoveChild1,
6298 : /* 13153*/ OPC_CheckValueType, MVT::i8,
6299 : /* 13155*/ OPC_MoveParent,
6300 : /* 13156*/ OPC_MoveParent,
6301 : /* 13157*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
6302 : /* 13159*/ OPC_MoveParent,
6303 : /* 13160*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
6304 : /* 13162*/ OPC_MoveParent,
6305 : /* 13163*/ OPC_MoveChild1,
6306 : /* 13164*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
6307 : /* 13167*/ OPC_MoveChild0,
6308 : /* 13168*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
6309 : /* 13171*/ OPC_Scope, 68, /*->13241*/ // 2 children in Scope
6310 : /* 13173*/ OPC_CheckChild0Same, 1,
6311 : /* 13175*/ OPC_CheckChild1Integer, 24,
6312 : /* 13177*/ OPC_CheckChild1Type, MVT::i32,
6313 : /* 13179*/ OPC_MoveParent,
6314 : /* 13180*/ OPC_MoveChild1,
6315 : /* 13181*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
6316 : /* 13184*/ OPC_CheckChild0Same, 0,
6317 : /* 13186*/ OPC_CheckChild1Integer, 24,
6318 : /* 13188*/ OPC_CheckChild1Type, MVT::i32,
6319 : /* 13190*/ OPC_MoveParent,
6320 : /* 13191*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
6321 : /* 13193*/ OPC_MoveParent,
6322 : /* 13194*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
6323 : /* 13196*/ OPC_CheckType, MVT::i32,
6324 : /* 13198*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
6325 : /* 13200*/ OPC_EmitInteger, MVT::i32, 8,
6326 : /* 13203*/ OPC_EmitInteger, MVT::i32, 8,
6327 : /* 13206*/ OPC_EmitInteger, MVT::i32, 8,
6328 : /* 13209*/ OPC_EmitInteger, MVT::i1, 0,
6329 : /* 13212*/ OPC_EmitInteger, MVT::i32, 0,
6330 : /* 13215*/ OPC_EmitInteger, MVT::i32, 0,
6331 : /* 13218*/ OPC_EmitInteger, MVT::i32, 0,
6332 : /* 13221*/ OPC_EmitInteger, MVT::i32, 0,
6333 : /* 13224*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
6334 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
6335 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
6336 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
6337 : /* 13241*/ /*Scope*/ 68, /*->13310*/
6338 : /* 13242*/ OPC_CheckChild0Same, 0,
6339 : /* 13244*/ OPC_CheckChild1Integer, 24,
6340 : /* 13246*/ OPC_CheckChild1Type, MVT::i32,
6341 : /* 13248*/ OPC_MoveParent,
6342 : /* 13249*/ OPC_MoveChild1,
6343 : /* 13250*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
6344 : /* 13253*/ OPC_CheckChild0Same, 1,
6345 : /* 13255*/ OPC_CheckChild1Integer, 24,
6346 : /* 13257*/ OPC_CheckChild1Type, MVT::i32,
6347 : /* 13259*/ OPC_MoveParent,
6348 : /* 13260*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
6349 : /* 13262*/ OPC_MoveParent,
6350 : /* 13263*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
6351 : /* 13265*/ OPC_CheckType, MVT::i32,
6352 : /* 13267*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
6353 : /* 13269*/ OPC_EmitInteger, MVT::i32, 8,
6354 : /* 13272*/ OPC_EmitInteger, MVT::i32, 8,
6355 : /* 13275*/ OPC_EmitInteger, MVT::i32, 8,
6356 : /* 13278*/ OPC_EmitInteger, MVT::i1, 0,
6357 : /* 13281*/ OPC_EmitInteger, MVT::i32, 0,
6358 : /* 13284*/ OPC_EmitInteger, MVT::i32, 0,
6359 : /* 13287*/ OPC_EmitInteger, MVT::i32, 0,
6360 : /* 13290*/ OPC_EmitInteger, MVT::i32, 0,
6361 : /* 13293*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
6362 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
6363 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
6364 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
6365 : /* 13310*/ 0, /*End of Scope*/
6366 : /* 13311*/ 0, /*End of Scope*/
6367 : /* 13312*/ /*Scope*/ 33|128,3/*417*/, /*->13731*/
6368 : /* 13314*/ OPC_CheckChild0Same, 0,
6369 : /* 13316*/ OPC_MoveChild1,
6370 : /* 13317*/ OPC_CheckValueType, MVT::i8,
6371 : /* 13319*/ OPC_MoveParent,
6372 : /* 13320*/ OPC_MoveParent,
6373 : /* 13321*/ OPC_MoveChild1,
6374 : /* 13322*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
6375 : /* 13325*/ OPC_CheckChild0Same, 1,
6376 : /* 13327*/ OPC_MoveChild1,
6377 : /* 13328*/ OPC_CheckValueType, MVT::i8,
6378 : /* 13330*/ OPC_MoveParent,
6379 : /* 13331*/ OPC_MoveParent,
6380 : /* 13332*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
6381 : /* 13334*/ OPC_MoveParent,
6382 : /* 13335*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
6383 : /* 13337*/ OPC_MoveParent,
6384 : /* 13338*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
6385 : /* 13340*/ OPC_MoveParent,
6386 : /* 13341*/ OPC_MoveChild1,
6387 : /* 13342*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
6388 : /* 13345*/ OPC_MoveChild0,
6389 : /* 13346*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
6390 : /* 13349*/ OPC_MoveChild0,
6391 : /* 13350*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
6392 : /* 13353*/ OPC_Scope, 58|128,1/*186*/, /*->13542*/ // 2 children in Scope
6393 : /* 13356*/ OPC_CheckChild0Same, 1,
6394 : /* 13358*/ OPC_CheckChild1Integer, 16,
6395 : /* 13360*/ OPC_CheckChild1Type, MVT::i32,
6396 : /* 13362*/ OPC_MoveParent,
6397 : /* 13363*/ OPC_MoveChild1,
6398 : /* 13364*/ OPC_CheckValueType, MVT::i8,
6399 : /* 13366*/ OPC_MoveParent,
6400 : /* 13367*/ OPC_MoveParent,
6401 : /* 13368*/ OPC_MoveChild1,
6402 : /* 13369*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
6403 : /* 13372*/ OPC_MoveChild0,
6404 : /* 13373*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
6405 : /* 13376*/ OPC_CheckChild0Same, 0,
6406 : /* 13378*/ OPC_CheckChild1Integer, 16,
6407 : /* 13380*/ OPC_CheckChild1Type, MVT::i32,
6408 : /* 13382*/ OPC_MoveParent,
6409 : /* 13383*/ OPC_MoveChild1,
6410 : /* 13384*/ OPC_CheckValueType, MVT::i8,
6411 : /* 13386*/ OPC_MoveParent,
6412 : /* 13387*/ OPC_MoveParent,
6413 : /* 13388*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
6414 : /* 13390*/ OPC_MoveParent,
6415 : /* 13391*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
6416 : /* 13393*/ OPC_MoveParent,
6417 : /* 13394*/ OPC_MoveChild1,
6418 : /* 13395*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
6419 : /* 13398*/ OPC_MoveChild0,
6420 : /* 13399*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
6421 : /* 13402*/ OPC_Scope, 68, /*->13472*/ // 2 children in Scope
6422 : /* 13404*/ OPC_CheckChild0Same, 1,
6423 : /* 13406*/ OPC_CheckChild1Integer, 24,
6424 : /* 13408*/ OPC_CheckChild1Type, MVT::i32,
6425 : /* 13410*/ OPC_MoveParent,
6426 : /* 13411*/ OPC_MoveChild1,
6427 : /* 13412*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
6428 : /* 13415*/ OPC_CheckChild0Same, 0,
6429 : /* 13417*/ OPC_CheckChild1Integer, 24,
6430 : /* 13419*/ OPC_CheckChild1Type, MVT::i32,
6431 : /* 13421*/ OPC_MoveParent,
6432 : /* 13422*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
6433 : /* 13424*/ OPC_MoveParent,
6434 : /* 13425*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
6435 : /* 13427*/ OPC_CheckType, MVT::i32,
6436 : /* 13429*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
6437 : /* 13431*/ OPC_EmitInteger, MVT::i32, 8,
6438 : /* 13434*/ OPC_EmitInteger, MVT::i32, 8,
6439 : /* 13437*/ OPC_EmitInteger, MVT::i32, 8,
6440 : /* 13440*/ OPC_EmitInteger, MVT::i1, 0,
6441 : /* 13443*/ OPC_EmitInteger, MVT::i32, 0,
6442 : /* 13446*/ OPC_EmitInteger, MVT::i32, 0,
6443 : /* 13449*/ OPC_EmitInteger, MVT::i32, 0,
6444 : /* 13452*/ OPC_EmitInteger, MVT::i32, 0,
6445 : /* 13455*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
6446 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
6447 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
6448 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
6449 : /* 13472*/ /*Scope*/ 68, /*->13541*/
6450 : /* 13473*/ OPC_CheckChild0Same, 0,
6451 : /* 13475*/ OPC_CheckChild1Integer, 24,
6452 : /* 13477*/ OPC_CheckChild1Type, MVT::i32,
6453 : /* 13479*/ OPC_MoveParent,
6454 : /* 13480*/ OPC_MoveChild1,
6455 : /* 13481*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
6456 : /* 13484*/ OPC_CheckChild0Same, 1,
6457 : /* 13486*/ OPC_CheckChild1Integer, 24,
6458 : /* 13488*/ OPC_CheckChild1Type, MVT::i32,
6459 : /* 13490*/ OPC_MoveParent,
6460 : /* 13491*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
6461 : /* 13493*/ OPC_MoveParent,
6462 : /* 13494*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
6463 : /* 13496*/ OPC_CheckType, MVT::i32,
6464 : /* 13498*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
6465 : /* 13500*/ OPC_EmitInteger, MVT::i32, 8,
6466 : /* 13503*/ OPC_EmitInteger, MVT::i32, 8,
6467 : /* 13506*/ OPC_EmitInteger, MVT::i32, 8,
6468 : /* 13509*/ OPC_EmitInteger, MVT::i1, 0,
6469 : /* 13512*/ OPC_EmitInteger, MVT::i32, 0,
6470 : /* 13515*/ OPC_EmitInteger, MVT::i32, 0,
6471 : /* 13518*/ OPC_EmitInteger, MVT::i32, 0,
6472 : /* 13521*/ OPC_EmitInteger, MVT::i32, 0,
6473 : /* 13524*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
6474 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
6475 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
6476 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
6477 : /* 13541*/ 0, /*End of Scope*/
6478 : /* 13542*/ /*Scope*/ 58|128,1/*186*/, /*->13730*/
6479 : /* 13544*/ OPC_CheckChild0Same, 0,
6480 : /* 13546*/ OPC_CheckChild1Integer, 16,
6481 : /* 13548*/ OPC_CheckChild1Type, MVT::i32,
6482 : /* 13550*/ OPC_MoveParent,
6483 : /* 13551*/ OPC_MoveChild1,
6484 : /* 13552*/ OPC_CheckValueType, MVT::i8,
6485 : /* 13554*/ OPC_MoveParent,
6486 : /* 13555*/ OPC_MoveParent,
6487 : /* 13556*/ OPC_MoveChild1,
6488 : /* 13557*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
6489 : /* 13560*/ OPC_MoveChild0,
6490 : /* 13561*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
6491 : /* 13564*/ OPC_CheckChild0Same, 1,
6492 : /* 13566*/ OPC_CheckChild1Integer, 16,
6493 : /* 13568*/ OPC_CheckChild1Type, MVT::i32,
6494 : /* 13570*/ OPC_MoveParent,
6495 : /* 13571*/ OPC_MoveChild1,
6496 : /* 13572*/ OPC_CheckValueType, MVT::i8,
6497 : /* 13574*/ OPC_MoveParent,
6498 : /* 13575*/ OPC_MoveParent,
6499 : /* 13576*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
6500 : /* 13578*/ OPC_MoveParent,
6501 : /* 13579*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
6502 : /* 13581*/ OPC_MoveParent,
6503 : /* 13582*/ OPC_MoveChild1,
6504 : /* 13583*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
6505 : /* 13586*/ OPC_MoveChild0,
6506 : /* 13587*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
6507 : /* 13590*/ OPC_Scope, 68, /*->13660*/ // 2 children in Scope
6508 : /* 13592*/ OPC_CheckChild0Same, 1,
6509 : /* 13594*/ OPC_CheckChild1Integer, 24,
6510 : /* 13596*/ OPC_CheckChild1Type, MVT::i32,
6511 : /* 13598*/ OPC_MoveParent,
6512 : /* 13599*/ OPC_MoveChild1,
6513 : /* 13600*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
6514 : /* 13603*/ OPC_CheckChild0Same, 0,
6515 : /* 13605*/ OPC_CheckChild1Integer, 24,
6516 : /* 13607*/ OPC_CheckChild1Type, MVT::i32,
6517 : /* 13609*/ OPC_MoveParent,
6518 : /* 13610*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
6519 : /* 13612*/ OPC_MoveParent,
6520 : /* 13613*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
6521 : /* 13615*/ OPC_CheckType, MVT::i32,
6522 : /* 13617*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
6523 : /* 13619*/ OPC_EmitInteger, MVT::i32, 8,
6524 : /* 13622*/ OPC_EmitInteger, MVT::i32, 8,
6525 : /* 13625*/ OPC_EmitInteger, MVT::i32, 8,
6526 : /* 13628*/ OPC_EmitInteger, MVT::i1, 0,
6527 : /* 13631*/ OPC_EmitInteger, MVT::i32, 0,
6528 : /* 13634*/ OPC_EmitInteger, MVT::i32, 0,
6529 : /* 13637*/ OPC_EmitInteger, MVT::i32, 0,
6530 : /* 13640*/ OPC_EmitInteger, MVT::i32, 0,
6531 : /* 13643*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
6532 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
6533 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
6534 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
6535 : /* 13660*/ /*Scope*/ 68, /*->13729*/
6536 : /* 13661*/ OPC_CheckChild0Same, 0,
6537 : /* 13663*/ OPC_CheckChild1Integer, 24,
6538 : /* 13665*/ OPC_CheckChild1Type, MVT::i32,
6539 : /* 13667*/ OPC_MoveParent,
6540 : /* 13668*/ OPC_MoveChild1,
6541 : /* 13669*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
6542 : /* 13672*/ OPC_CheckChild0Same, 1,
6543 : /* 13674*/ OPC_CheckChild1Integer, 24,
6544 : /* 13676*/ OPC_CheckChild1Type, MVT::i32,
6545 : /* 13678*/ OPC_MoveParent,
6546 : /* 13679*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
6547 : /* 13681*/ OPC_MoveParent,
6548 : /* 13682*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
6549 : /* 13684*/ OPC_CheckType, MVT::i32,
6550 : /* 13686*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
6551 : /* 13688*/ OPC_EmitInteger, MVT::i32, 8,
6552 : /* 13691*/ OPC_EmitInteger, MVT::i32, 8,
6553 : /* 13694*/ OPC_EmitInteger, MVT::i32, 8,
6554 : /* 13697*/ OPC_EmitInteger, MVT::i1, 0,
6555 : /* 13700*/ OPC_EmitInteger, MVT::i32, 0,
6556 : /* 13703*/ OPC_EmitInteger, MVT::i32, 0,
6557 : /* 13706*/ OPC_EmitInteger, MVT::i32, 0,
6558 : /* 13709*/ OPC_EmitInteger, MVT::i32, 0,
6559 : /* 13712*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
6560 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
6561 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
6562 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
6563 : /* 13729*/ 0, /*End of Scope*/
6564 : /* 13730*/ 0, /*End of Scope*/
6565 : /* 13731*/ 0, /*End of Scope*/
6566 : /* 13732*/ /*Scope*/ 82|128,6/*850*/, /*->14584*/
6567 : /* 13734*/ OPC_MoveChild0,
6568 : /* 13735*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
6569 : /* 13738*/ OPC_MoveChild0,
6570 : /* 13739*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
6571 : /* 13742*/ OPC_Scope, 34|128,3/*418*/, /*->14163*/ // 2 children in Scope
6572 : /* 13745*/ OPC_CheckChild0Same, 1,
6573 : /* 13747*/ OPC_MoveChild1,
6574 : /* 13748*/ OPC_CheckValueType, MVT::i8,
6575 : /* 13750*/ OPC_MoveParent,
6576 : /* 13751*/ OPC_MoveParent,
6577 : /* 13752*/ OPC_MoveChild1,
6578 : /* 13753*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
6579 : /* 13756*/ OPC_CheckChild0Same, 0,
6580 : /* 13758*/ OPC_MoveChild1,
6581 : /* 13759*/ OPC_CheckValueType, MVT::i8,
6582 : /* 13761*/ OPC_MoveParent,
6583 : /* 13762*/ OPC_MoveParent,
6584 : /* 13763*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
6585 : /* 13765*/ OPC_MoveParent,
6586 : /* 13766*/ OPC_RecordChild1, // #2 = $src2
6587 : /* 13767*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
6588 : /* 13769*/ OPC_MoveParent,
6589 : /* 13770*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
6590 : /* 13772*/ OPC_MoveParent,
6591 : /* 13773*/ OPC_MoveChild1,
6592 : /* 13774*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
6593 : /* 13777*/ OPC_MoveChild0,
6594 : /* 13778*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
6595 : /* 13781*/ OPC_MoveChild0,
6596 : /* 13782*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
6597 : /* 13785*/ OPC_Scope, 58|128,1/*186*/, /*->13974*/ // 2 children in Scope
6598 : /* 13788*/ OPC_CheckChild0Same, 1,
6599 : /* 13790*/ OPC_CheckChild1Integer, 16,
6600 : /* 13792*/ OPC_CheckChild1Type, MVT::i32,
6601 : /* 13794*/ OPC_MoveParent,
6602 : /* 13795*/ OPC_MoveChild1,
6603 : /* 13796*/ OPC_CheckValueType, MVT::i8,
6604 : /* 13798*/ OPC_MoveParent,
6605 : /* 13799*/ OPC_MoveParent,
6606 : /* 13800*/ OPC_MoveChild1,
6607 : /* 13801*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
6608 : /* 13804*/ OPC_MoveChild0,
6609 : /* 13805*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
6610 : /* 13808*/ OPC_CheckChild0Same, 0,
6611 : /* 13810*/ OPC_CheckChild1Integer, 16,
6612 : /* 13812*/ OPC_CheckChild1Type, MVT::i32,
6613 : /* 13814*/ OPC_MoveParent,
6614 : /* 13815*/ OPC_MoveChild1,
6615 : /* 13816*/ OPC_CheckValueType, MVT::i8,
6616 : /* 13818*/ OPC_MoveParent,
6617 : /* 13819*/ OPC_MoveParent,
6618 : /* 13820*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
6619 : /* 13822*/ OPC_MoveParent,
6620 : /* 13823*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
6621 : /* 13825*/ OPC_MoveParent,
6622 : /* 13826*/ OPC_MoveChild1,
6623 : /* 13827*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
6624 : /* 13830*/ OPC_MoveChild0,
6625 : /* 13831*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
6626 : /* 13834*/ OPC_Scope, 68, /*->13904*/ // 2 children in Scope
6627 : /* 13836*/ OPC_CheckChild0Same, 1,
6628 : /* 13838*/ OPC_CheckChild1Integer, 24,
6629 : /* 13840*/ OPC_CheckChild1Type, MVT::i32,
6630 : /* 13842*/ OPC_MoveParent,
6631 : /* 13843*/ OPC_MoveChild1,
6632 : /* 13844*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
6633 : /* 13847*/ OPC_CheckChild0Same, 0,
6634 : /* 13849*/ OPC_CheckChild1Integer, 24,
6635 : /* 13851*/ OPC_CheckChild1Type, MVT::i32,
6636 : /* 13853*/ OPC_MoveParent,
6637 : /* 13854*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
6638 : /* 13856*/ OPC_MoveParent,
6639 : /* 13857*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
6640 : /* 13859*/ OPC_CheckType, MVT::i32,
6641 : /* 13861*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
6642 : /* 13863*/ OPC_EmitInteger, MVT::i32, 8,
6643 : /* 13866*/ OPC_EmitInteger, MVT::i32, 8,
6644 : /* 13869*/ OPC_EmitInteger, MVT::i32, 8,
6645 : /* 13872*/ OPC_EmitInteger, MVT::i1, 0,
6646 : /* 13875*/ OPC_EmitInteger, MVT::i32, 0,
6647 : /* 13878*/ OPC_EmitInteger, MVT::i32, 0,
6648 : /* 13881*/ OPC_EmitInteger, MVT::i32, 0,
6649 : /* 13884*/ OPC_EmitInteger, MVT::i32, 0,
6650 : /* 13887*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
6651 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
6652 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
6653 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
6654 : /* 13904*/ /*Scope*/ 68, /*->13973*/
6655 : /* 13905*/ OPC_CheckChild0Same, 0,
6656 : /* 13907*/ OPC_CheckChild1Integer, 24,
6657 : /* 13909*/ OPC_CheckChild1Type, MVT::i32,
6658 : /* 13911*/ OPC_MoveParent,
6659 : /* 13912*/ OPC_MoveChild1,
6660 : /* 13913*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
6661 : /* 13916*/ OPC_CheckChild0Same, 1,
6662 : /* 13918*/ OPC_CheckChild1Integer, 24,
6663 : /* 13920*/ OPC_CheckChild1Type, MVT::i32,
6664 : /* 13922*/ OPC_MoveParent,
6665 : /* 13923*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
6666 : /* 13925*/ OPC_MoveParent,
6667 : /* 13926*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
6668 : /* 13928*/ OPC_CheckType, MVT::i32,
6669 : /* 13930*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
6670 : /* 13932*/ OPC_EmitInteger, MVT::i32, 8,
6671 : /* 13935*/ OPC_EmitInteger, MVT::i32, 8,
6672 : /* 13938*/ OPC_EmitInteger, MVT::i32, 8,
6673 : /* 13941*/ OPC_EmitInteger, MVT::i1, 0,
6674 : /* 13944*/ OPC_EmitInteger, MVT::i32, 0,
6675 : /* 13947*/ OPC_EmitInteger, MVT::i32, 0,
6676 : /* 13950*/ OPC_EmitInteger, MVT::i32, 0,
6677 : /* 13953*/ OPC_EmitInteger, MVT::i32, 0,
6678 : /* 13956*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
6679 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
6680 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
6681 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
6682 : /* 13973*/ 0, /*End of Scope*/
6683 : /* 13974*/ /*Scope*/ 58|128,1/*186*/, /*->14162*/
6684 : /* 13976*/ OPC_CheckChild0Same, 0,
6685 : /* 13978*/ OPC_CheckChild1Integer, 16,
6686 : /* 13980*/ OPC_CheckChild1Type, MVT::i32,
6687 : /* 13982*/ OPC_MoveParent,
6688 : /* 13983*/ OPC_MoveChild1,
6689 : /* 13984*/ OPC_CheckValueType, MVT::i8,
6690 : /* 13986*/ OPC_MoveParent,
6691 : /* 13987*/ OPC_MoveParent,
6692 : /* 13988*/ OPC_MoveChild1,
6693 : /* 13989*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
6694 : /* 13992*/ OPC_MoveChild0,
6695 : /* 13993*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
6696 : /* 13996*/ OPC_CheckChild0Same, 1,
6697 : /* 13998*/ OPC_CheckChild1Integer, 16,
6698 : /* 14000*/ OPC_CheckChild1Type, MVT::i32,
6699 : /* 14002*/ OPC_MoveParent,
6700 : /* 14003*/ OPC_MoveChild1,
6701 : /* 14004*/ OPC_CheckValueType, MVT::i8,
6702 : /* 14006*/ OPC_MoveParent,
6703 : /* 14007*/ OPC_MoveParent,
6704 : /* 14008*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
6705 : /* 14010*/ OPC_MoveParent,
6706 : /* 14011*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
6707 : /* 14013*/ OPC_MoveParent,
6708 : /* 14014*/ OPC_MoveChild1,
6709 : /* 14015*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
6710 : /* 14018*/ OPC_MoveChild0,
6711 : /* 14019*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
6712 : /* 14022*/ OPC_Scope, 68, /*->14092*/ // 2 children in Scope
6713 : /* 14024*/ OPC_CheckChild0Same, 1,
6714 : /* 14026*/ OPC_CheckChild1Integer, 24,
6715 : /* 14028*/ OPC_CheckChild1Type, MVT::i32,
6716 : /* 14030*/ OPC_MoveParent,
6717 : /* 14031*/ OPC_MoveChild1,
6718 : /* 14032*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
6719 : /* 14035*/ OPC_CheckChild0Same, 0,
6720 : /* 14037*/ OPC_CheckChild1Integer, 24,
6721 : /* 14039*/ OPC_CheckChild1Type, MVT::i32,
6722 : /* 14041*/ OPC_MoveParent,
6723 : /* 14042*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
6724 : /* 14044*/ OPC_MoveParent,
6725 : /* 14045*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
6726 : /* 14047*/ OPC_CheckType, MVT::i32,
6727 : /* 14049*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
6728 : /* 14051*/ OPC_EmitInteger, MVT::i32, 8,
6729 : /* 14054*/ OPC_EmitInteger, MVT::i32, 8,
6730 : /* 14057*/ OPC_EmitInteger, MVT::i32, 8,
6731 : /* 14060*/ OPC_EmitInteger, MVT::i1, 0,
6732 : /* 14063*/ OPC_EmitInteger, MVT::i32, 0,
6733 : /* 14066*/ OPC_EmitInteger, MVT::i32, 0,
6734 : /* 14069*/ OPC_EmitInteger, MVT::i32, 0,
6735 : /* 14072*/ OPC_EmitInteger, MVT::i32, 0,
6736 : /* 14075*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
6737 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
6738 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
6739 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
6740 : /* 14092*/ /*Scope*/ 68, /*->14161*/
6741 : /* 14093*/ OPC_CheckChild0Same, 0,
6742 : /* 14095*/ OPC_CheckChild1Integer, 24,
6743 : /* 14097*/ OPC_CheckChild1Type, MVT::i32,
6744 : /* 14099*/ OPC_MoveParent,
6745 : /* 14100*/ OPC_MoveChild1,
6746 : /* 14101*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
6747 : /* 14104*/ OPC_CheckChild0Same, 1,
6748 : /* 14106*/ OPC_CheckChild1Integer, 24,
6749 : /* 14108*/ OPC_CheckChild1Type, MVT::i32,
6750 : /* 14110*/ OPC_MoveParent,
6751 : /* 14111*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
6752 : /* 14113*/ OPC_MoveParent,
6753 : /* 14114*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
6754 : /* 14116*/ OPC_CheckType, MVT::i32,
6755 : /* 14118*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
6756 : /* 14120*/ OPC_EmitInteger, MVT::i32, 8,
6757 : /* 14123*/ OPC_EmitInteger, MVT::i32, 8,
6758 : /* 14126*/ OPC_EmitInteger, MVT::i32, 8,
6759 : /* 14129*/ OPC_EmitInteger, MVT::i1, 0,
6760 : /* 14132*/ OPC_EmitInteger, MVT::i32, 0,
6761 : /* 14135*/ OPC_EmitInteger, MVT::i32, 0,
6762 : /* 14138*/ OPC_EmitInteger, MVT::i32, 0,
6763 : /* 14141*/ OPC_EmitInteger, MVT::i32, 0,
6764 : /* 14144*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
6765 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
6766 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
6767 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
6768 : /* 14161*/ 0, /*End of Scope*/
6769 : /* 14162*/ 0, /*End of Scope*/
6770 : /* 14163*/ /*Scope*/ 34|128,3/*418*/, /*->14583*/
6771 : /* 14165*/ OPC_CheckChild0Same, 0,
6772 : /* 14167*/ OPC_MoveChild1,
6773 : /* 14168*/ OPC_CheckValueType, MVT::i8,
6774 : /* 14170*/ OPC_MoveParent,
6775 : /* 14171*/ OPC_MoveParent,
6776 : /* 14172*/ OPC_MoveChild1,
6777 : /* 14173*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
6778 : /* 14176*/ OPC_CheckChild0Same, 1,
6779 : /* 14178*/ OPC_MoveChild1,
6780 : /* 14179*/ OPC_CheckValueType, MVT::i8,
6781 : /* 14181*/ OPC_MoveParent,
6782 : /* 14182*/ OPC_MoveParent,
6783 : /* 14183*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
6784 : /* 14185*/ OPC_MoveParent,
6785 : /* 14186*/ OPC_RecordChild1, // #2 = $src2
6786 : /* 14187*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
6787 : /* 14189*/ OPC_MoveParent,
6788 : /* 14190*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
6789 : /* 14192*/ OPC_MoveParent,
6790 : /* 14193*/ OPC_MoveChild1,
6791 : /* 14194*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
6792 : /* 14197*/ OPC_MoveChild0,
6793 : /* 14198*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
6794 : /* 14201*/ OPC_MoveChild0,
6795 : /* 14202*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
6796 : /* 14205*/ OPC_Scope, 58|128,1/*186*/, /*->14394*/ // 2 children in Scope
6797 : /* 14208*/ OPC_CheckChild0Same, 1,
6798 : /* 14210*/ OPC_CheckChild1Integer, 16,
6799 : /* 14212*/ OPC_CheckChild1Type, MVT::i32,
6800 : /* 14214*/ OPC_MoveParent,
6801 : /* 14215*/ OPC_MoveChild1,
6802 : /* 14216*/ OPC_CheckValueType, MVT::i8,
6803 : /* 14218*/ OPC_MoveParent,
6804 : /* 14219*/ OPC_MoveParent,
6805 : /* 14220*/ OPC_MoveChild1,
6806 : /* 14221*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
6807 : /* 14224*/ OPC_MoveChild0,
6808 : /* 14225*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
6809 : /* 14228*/ OPC_CheckChild0Same, 0,
6810 : /* 14230*/ OPC_CheckChild1Integer, 16,
6811 : /* 14232*/ OPC_CheckChild1Type, MVT::i32,
6812 : /* 14234*/ OPC_MoveParent,
6813 : /* 14235*/ OPC_MoveChild1,
6814 : /* 14236*/ OPC_CheckValueType, MVT::i8,
6815 : /* 14238*/ OPC_MoveParent,
6816 : /* 14239*/ OPC_MoveParent,
6817 : /* 14240*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
6818 : /* 14242*/ OPC_MoveParent,
6819 : /* 14243*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
6820 : /* 14245*/ OPC_MoveParent,
6821 : /* 14246*/ OPC_MoveChild1,
6822 : /* 14247*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
6823 : /* 14250*/ OPC_MoveChild0,
6824 : /* 14251*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
6825 : /* 14254*/ OPC_Scope, 68, /*->14324*/ // 2 children in Scope
6826 : /* 14256*/ OPC_CheckChild0Same, 1,
6827 : /* 14258*/ OPC_CheckChild1Integer, 24,
6828 : /* 14260*/ OPC_CheckChild1Type, MVT::i32,
6829 : /* 14262*/ OPC_MoveParent,
6830 : /* 14263*/ OPC_MoveChild1,
6831 : /* 14264*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
6832 : /* 14267*/ OPC_CheckChild0Same, 0,
6833 : /* 14269*/ OPC_CheckChild1Integer, 24,
6834 : /* 14271*/ OPC_CheckChild1Type, MVT::i32,
6835 : /* 14273*/ OPC_MoveParent,
6836 : /* 14274*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
6837 : /* 14276*/ OPC_MoveParent,
6838 : /* 14277*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
6839 : /* 14279*/ OPC_CheckType, MVT::i32,
6840 : /* 14281*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
6841 : /* 14283*/ OPC_EmitInteger, MVT::i32, 8,
6842 : /* 14286*/ OPC_EmitInteger, MVT::i32, 8,
6843 : /* 14289*/ OPC_EmitInteger, MVT::i32, 8,
6844 : /* 14292*/ OPC_EmitInteger, MVT::i1, 0,
6845 : /* 14295*/ OPC_EmitInteger, MVT::i32, 0,
6846 : /* 14298*/ OPC_EmitInteger, MVT::i32, 0,
6847 : /* 14301*/ OPC_EmitInteger, MVT::i32, 0,
6848 : /* 14304*/ OPC_EmitInteger, MVT::i32, 0,
6849 : /* 14307*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
6850 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
6851 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
6852 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
6853 : /* 14324*/ /*Scope*/ 68, /*->14393*/
6854 : /* 14325*/ OPC_CheckChild0Same, 0,
6855 : /* 14327*/ OPC_CheckChild1Integer, 24,
6856 : /* 14329*/ OPC_CheckChild1Type, MVT::i32,
6857 : /* 14331*/ OPC_MoveParent,
6858 : /* 14332*/ OPC_MoveChild1,
6859 : /* 14333*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
6860 : /* 14336*/ OPC_CheckChild0Same, 1,
6861 : /* 14338*/ OPC_CheckChild1Integer, 24,
6862 : /* 14340*/ OPC_CheckChild1Type, MVT::i32,
6863 : /* 14342*/ OPC_MoveParent,
6864 : /* 14343*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
6865 : /* 14345*/ OPC_MoveParent,
6866 : /* 14346*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
6867 : /* 14348*/ OPC_CheckType, MVT::i32,
6868 : /* 14350*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
6869 : /* 14352*/ OPC_EmitInteger, MVT::i32, 8,
6870 : /* 14355*/ OPC_EmitInteger, MVT::i32, 8,
6871 : /* 14358*/ OPC_EmitInteger, MVT::i32, 8,
6872 : /* 14361*/ OPC_EmitInteger, MVT::i1, 0,
6873 : /* 14364*/ OPC_EmitInteger, MVT::i32, 0,
6874 : /* 14367*/ OPC_EmitInteger, MVT::i32, 0,
6875 : /* 14370*/ OPC_EmitInteger, MVT::i32, 0,
6876 : /* 14373*/ OPC_EmitInteger, MVT::i32, 0,
6877 : /* 14376*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
6878 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
6879 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
6880 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
6881 : /* 14393*/ 0, /*End of Scope*/
6882 : /* 14394*/ /*Scope*/ 58|128,1/*186*/, /*->14582*/
6883 : /* 14396*/ OPC_CheckChild0Same, 0,
6884 : /* 14398*/ OPC_CheckChild1Integer, 16,
6885 : /* 14400*/ OPC_CheckChild1Type, MVT::i32,
6886 : /* 14402*/ OPC_MoveParent,
6887 : /* 14403*/ OPC_MoveChild1,
6888 : /* 14404*/ OPC_CheckValueType, MVT::i8,
6889 : /* 14406*/ OPC_MoveParent,
6890 : /* 14407*/ OPC_MoveParent,
6891 : /* 14408*/ OPC_MoveChild1,
6892 : /* 14409*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
6893 : /* 14412*/ OPC_MoveChild0,
6894 : /* 14413*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
6895 : /* 14416*/ OPC_CheckChild0Same, 1,
6896 : /* 14418*/ OPC_CheckChild1Integer, 16,
6897 : /* 14420*/ OPC_CheckChild1Type, MVT::i32,
6898 : /* 14422*/ OPC_MoveParent,
6899 : /* 14423*/ OPC_MoveChild1,
6900 : /* 14424*/ OPC_CheckValueType, MVT::i8,
6901 : /* 14426*/ OPC_MoveParent,
6902 : /* 14427*/ OPC_MoveParent,
6903 : /* 14428*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
6904 : /* 14430*/ OPC_MoveParent,
6905 : /* 14431*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
6906 : /* 14433*/ OPC_MoveParent,
6907 : /* 14434*/ OPC_MoveChild1,
6908 : /* 14435*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
6909 : /* 14438*/ OPC_MoveChild0,
6910 : /* 14439*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
6911 : /* 14442*/ OPC_Scope, 68, /*->14512*/ // 2 children in Scope
6912 : /* 14444*/ OPC_CheckChild0Same, 1,
6913 : /* 14446*/ OPC_CheckChild1Integer, 24,
6914 : /* 14448*/ OPC_CheckChild1Type, MVT::i32,
6915 : /* 14450*/ OPC_MoveParent,
6916 : /* 14451*/ OPC_MoveChild1,
6917 : /* 14452*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
6918 : /* 14455*/ OPC_CheckChild0Same, 0,
6919 : /* 14457*/ OPC_CheckChild1Integer, 24,
6920 : /* 14459*/ OPC_CheckChild1Type, MVT::i32,
6921 : /* 14461*/ OPC_MoveParent,
6922 : /* 14462*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
6923 : /* 14464*/ OPC_MoveParent,
6924 : /* 14465*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
6925 : /* 14467*/ OPC_CheckType, MVT::i32,
6926 : /* 14469*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
6927 : /* 14471*/ OPC_EmitInteger, MVT::i32, 8,
6928 : /* 14474*/ OPC_EmitInteger, MVT::i32, 8,
6929 : /* 14477*/ OPC_EmitInteger, MVT::i32, 8,
6930 : /* 14480*/ OPC_EmitInteger, MVT::i1, 0,
6931 : /* 14483*/ OPC_EmitInteger, MVT::i32, 0,
6932 : /* 14486*/ OPC_EmitInteger, MVT::i32, 0,
6933 : /* 14489*/ OPC_EmitInteger, MVT::i32, 0,
6934 : /* 14492*/ OPC_EmitInteger, MVT::i32, 0,
6935 : /* 14495*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
6936 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
6937 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
6938 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
6939 : /* 14512*/ /*Scope*/ 68, /*->14581*/
6940 : /* 14513*/ OPC_CheckChild0Same, 0,
6941 : /* 14515*/ OPC_CheckChild1Integer, 24,
6942 : /* 14517*/ OPC_CheckChild1Type, MVT::i32,
6943 : /* 14519*/ OPC_MoveParent,
6944 : /* 14520*/ OPC_MoveChild1,
6945 : /* 14521*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
6946 : /* 14524*/ OPC_CheckChild0Same, 1,
6947 : /* 14526*/ OPC_CheckChild1Integer, 24,
6948 : /* 14528*/ OPC_CheckChild1Type, MVT::i32,
6949 : /* 14530*/ OPC_MoveParent,
6950 : /* 14531*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
6951 : /* 14533*/ OPC_MoveParent,
6952 : /* 14534*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
6953 : /* 14536*/ OPC_CheckType, MVT::i32,
6954 : /* 14538*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
6955 : /* 14540*/ OPC_EmitInteger, MVT::i32, 8,
6956 : /* 14543*/ OPC_EmitInteger, MVT::i32, 8,
6957 : /* 14546*/ OPC_EmitInteger, MVT::i32, 8,
6958 : /* 14549*/ OPC_EmitInteger, MVT::i1, 0,
6959 : /* 14552*/ OPC_EmitInteger, MVT::i32, 0,
6960 : /* 14555*/ OPC_EmitInteger, MVT::i32, 0,
6961 : /* 14558*/ OPC_EmitInteger, MVT::i32, 0,
6962 : /* 14561*/ OPC_EmitInteger, MVT::i32, 0,
6963 : /* 14564*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
6964 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
6965 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
6966 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
6967 : /* 14581*/ 0, /*End of Scope*/
6968 : /* 14582*/ 0, /*End of Scope*/
6969 : /* 14583*/ 0, /*End of Scope*/
6970 : /* 14584*/ 0, /*End of Scope*/
6971 : /* 14585*/ 0, // EndSwitchOpcode
6972 : /* 14586*/ /*SwitchOpcode*/ 107|128,50/*6507*/, TARGET_VAL(AMDGPUISD::MUL_U24),// ->21097
6973 : /* 14590*/ OPC_MoveChild0,
6974 : /* 14591*/ OPC_Scope, 118|128,48/*6262*/, /*->20856*/ // 2 children in Scope
6975 : /* 14594*/ OPC_CheckAndImm, 127|128,1/*255*/,
6976 : /* 14597*/ OPC_MoveChild0,
6977 : /* 14598*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
6978 : /* 14601*/ OPC_RecordChild0, // #0 = $src0
6979 : /* 14602*/ OPC_CheckChild1Integer, 16,
6980 : /* 14604*/ OPC_CheckChild1Type, MVT::i32,
6981 : /* 14606*/ OPC_MoveParent,
6982 : /* 14607*/ OPC_MoveParent,
6983 : /* 14608*/ OPC_MoveChild1,
6984 : /* 14609*/ OPC_CheckAndImm, 127|128,1/*255*/,
6985 : /* 14612*/ OPC_MoveChild0,
6986 : /* 14613*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
6987 : /* 14616*/ OPC_RecordChild0, // #1 = $src1
6988 : /* 14617*/ OPC_CheckChild1Integer, 16,
6989 : /* 14619*/ OPC_CheckChild1Type, MVT::i32,
6990 : /* 14621*/ OPC_MoveParent,
6991 : /* 14622*/ OPC_MoveParent,
6992 : /* 14623*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
6993 : /* 14625*/ OPC_MoveParent,
6994 : /* 14626*/ OPC_MoveChild1,
6995 : /* 14627*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
6996 : /* 14630*/ OPC_MoveChild0,
6997 : /* 14631*/ OPC_SwitchOpcode /*2 cases */, 40|128,25/*3240*/, TARGET_VAL(ISD::ADD),// ->17876
6998 : /* 14636*/ OPC_Scope, 39|128,6/*807*/, /*->15446*/ // 4 children in Scope
6999 : /* 14639*/ OPC_RecordChild0, // #2 = $src2
7000 : /* 14640*/ OPC_MoveChild1,
7001 : /* 14641*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
7002 : /* 14644*/ OPC_MoveChild0,
7003 : /* 14645*/ OPC_CheckAndImm, 127|128,1/*255*/,
7004 : /* 14648*/ OPC_Scope, 12|128,3/*396*/, /*->15047*/ // 2 children in Scope
7005 : /* 14651*/ OPC_CheckChild0Same, 0,
7006 : /* 14653*/ OPC_MoveParent,
7007 : /* 14654*/ OPC_MoveChild1,
7008 : /* 14655*/ OPC_CheckAndImm, 127|128,1/*255*/,
7009 : /* 14658*/ OPC_CheckChild0Same, 1,
7010 : /* 14660*/ OPC_MoveParent,
7011 : /* 14661*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
7012 : /* 14663*/ OPC_MoveParent,
7013 : /* 14664*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7014 : /* 14666*/ OPC_MoveParent,
7015 : /* 14667*/ OPC_MoveChild1,
7016 : /* 14668*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
7017 : /* 14671*/ OPC_MoveChild0,
7018 : /* 14672*/ OPC_CheckAndImm, 127|128,1/*255*/,
7019 : /* 14675*/ OPC_MoveChild0,
7020 : /* 14676*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7021 : /* 14679*/ OPC_Scope, 53|128,1/*181*/, /*->14863*/ // 2 children in Scope
7022 : /* 14682*/ OPC_CheckChild0Same, 0,
7023 : /* 14684*/ OPC_CheckChild1Integer, 8,
7024 : /* 14686*/ OPC_CheckChild1Type, MVT::i32,
7025 : /* 14688*/ OPC_MoveParent,
7026 : /* 14689*/ OPC_MoveParent,
7027 : /* 14690*/ OPC_MoveChild1,
7028 : /* 14691*/ OPC_CheckAndImm, 127|128,1/*255*/,
7029 : /* 14694*/ OPC_MoveChild0,
7030 : /* 14695*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7031 : /* 14698*/ OPC_CheckChild0Same, 1,
7032 : /* 14700*/ OPC_CheckChild1Integer, 8,
7033 : /* 14702*/ OPC_CheckChild1Type, MVT::i32,
7034 : /* 14704*/ OPC_MoveParent,
7035 : /* 14705*/ OPC_MoveParent,
7036 : /* 14706*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
7037 : /* 14708*/ OPC_MoveParent,
7038 : /* 14709*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7039 : /* 14711*/ OPC_MoveParent,
7040 : /* 14712*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7041 : /* 14714*/ OPC_MoveParent,
7042 : /* 14715*/ OPC_MoveChild1,
7043 : /* 14716*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
7044 : /* 14719*/ OPC_MoveChild0,
7045 : /* 14720*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7046 : /* 14723*/ OPC_Scope, 68, /*->14793*/ // 2 children in Scope
7047 : /* 14725*/ OPC_CheckChild0Same, 0,
7048 : /* 14727*/ OPC_CheckChild1Integer, 24,
7049 : /* 14729*/ OPC_CheckChild1Type, MVT::i32,
7050 : /* 14731*/ OPC_MoveParent,
7051 : /* 14732*/ OPC_MoveChild1,
7052 : /* 14733*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7053 : /* 14736*/ OPC_CheckChild0Same, 1,
7054 : /* 14738*/ OPC_CheckChild1Integer, 24,
7055 : /* 14740*/ OPC_CheckChild1Type, MVT::i32,
7056 : /* 14742*/ OPC_MoveParent,
7057 : /* 14743*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
7058 : /* 14745*/ OPC_MoveParent,
7059 : /* 14746*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7060 : /* 14748*/ OPC_CheckType, MVT::i32,
7061 : /* 14750*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
7062 : /* 14752*/ OPC_EmitInteger, MVT::i32, 8,
7063 : /* 14755*/ OPC_EmitInteger, MVT::i32, 8,
7064 : /* 14758*/ OPC_EmitInteger, MVT::i32, 8,
7065 : /* 14761*/ OPC_EmitInteger, MVT::i1, 0,
7066 : /* 14764*/ OPC_EmitInteger, MVT::i32, 0,
7067 : /* 14767*/ OPC_EmitInteger, MVT::i32, 0,
7068 : /* 14770*/ OPC_EmitInteger, MVT::i32, 0,
7069 : /* 14773*/ OPC_EmitInteger, MVT::i32, 0,
7070 : /* 14776*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
7071 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
7072 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
7073 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
7074 : /* 14793*/ /*Scope*/ 68, /*->14862*/
7075 : /* 14794*/ OPC_CheckChild0Same, 1,
7076 : /* 14796*/ OPC_CheckChild1Integer, 24,
7077 : /* 14798*/ OPC_CheckChild1Type, MVT::i32,
7078 : /* 14800*/ OPC_MoveParent,
7079 : /* 14801*/ OPC_MoveChild1,
7080 : /* 14802*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7081 : /* 14805*/ OPC_CheckChild0Same, 0,
7082 : /* 14807*/ OPC_CheckChild1Integer, 24,
7083 : /* 14809*/ OPC_CheckChild1Type, MVT::i32,
7084 : /* 14811*/ OPC_MoveParent,
7085 : /* 14812*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
7086 : /* 14814*/ OPC_MoveParent,
7087 : /* 14815*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7088 : /* 14817*/ OPC_CheckType, MVT::i32,
7089 : /* 14819*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
7090 : /* 14821*/ OPC_EmitInteger, MVT::i32, 8,
7091 : /* 14824*/ OPC_EmitInteger, MVT::i32, 8,
7092 : /* 14827*/ OPC_EmitInteger, MVT::i32, 8,
7093 : /* 14830*/ OPC_EmitInteger, MVT::i1, 0,
7094 : /* 14833*/ OPC_EmitInteger, MVT::i32, 0,
7095 : /* 14836*/ OPC_EmitInteger, MVT::i32, 0,
7096 : /* 14839*/ OPC_EmitInteger, MVT::i32, 0,
7097 : /* 14842*/ OPC_EmitInteger, MVT::i32, 0,
7098 : /* 14845*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
7099 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
7100 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
7101 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
7102 : /* 14862*/ 0, /*End of Scope*/
7103 : /* 14863*/ /*Scope*/ 53|128,1/*181*/, /*->15046*/
7104 : /* 14865*/ OPC_CheckChild0Same, 1,
7105 : /* 14867*/ OPC_CheckChild1Integer, 8,
7106 : /* 14869*/ OPC_CheckChild1Type, MVT::i32,
7107 : /* 14871*/ OPC_MoveParent,
7108 : /* 14872*/ OPC_MoveParent,
7109 : /* 14873*/ OPC_MoveChild1,
7110 : /* 14874*/ OPC_CheckAndImm, 127|128,1/*255*/,
7111 : /* 14877*/ OPC_MoveChild0,
7112 : /* 14878*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7113 : /* 14881*/ OPC_CheckChild0Same, 0,
7114 : /* 14883*/ OPC_CheckChild1Integer, 8,
7115 : /* 14885*/ OPC_CheckChild1Type, MVT::i32,
7116 : /* 14887*/ OPC_MoveParent,
7117 : /* 14888*/ OPC_MoveParent,
7118 : /* 14889*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
7119 : /* 14891*/ OPC_MoveParent,
7120 : /* 14892*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7121 : /* 14894*/ OPC_MoveParent,
7122 : /* 14895*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7123 : /* 14897*/ OPC_MoveParent,
7124 : /* 14898*/ OPC_MoveChild1,
7125 : /* 14899*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
7126 : /* 14902*/ OPC_MoveChild0,
7127 : /* 14903*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7128 : /* 14906*/ OPC_Scope, 68, /*->14976*/ // 2 children in Scope
7129 : /* 14908*/ OPC_CheckChild0Same, 0,
7130 : /* 14910*/ OPC_CheckChild1Integer, 24,
7131 : /* 14912*/ OPC_CheckChild1Type, MVT::i32,
7132 : /* 14914*/ OPC_MoveParent,
7133 : /* 14915*/ OPC_MoveChild1,
7134 : /* 14916*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7135 : /* 14919*/ OPC_CheckChild0Same, 1,
7136 : /* 14921*/ OPC_CheckChild1Integer, 24,
7137 : /* 14923*/ OPC_CheckChild1Type, MVT::i32,
7138 : /* 14925*/ OPC_MoveParent,
7139 : /* 14926*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
7140 : /* 14928*/ OPC_MoveParent,
7141 : /* 14929*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7142 : /* 14931*/ OPC_CheckType, MVT::i32,
7143 : /* 14933*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
7144 : /* 14935*/ OPC_EmitInteger, MVT::i32, 8,
7145 : /* 14938*/ OPC_EmitInteger, MVT::i32, 8,
7146 : /* 14941*/ OPC_EmitInteger, MVT::i32, 8,
7147 : /* 14944*/ OPC_EmitInteger, MVT::i1, 0,
7148 : /* 14947*/ OPC_EmitInteger, MVT::i32, 0,
7149 : /* 14950*/ OPC_EmitInteger, MVT::i32, 0,
7150 : /* 14953*/ OPC_EmitInteger, MVT::i32, 0,
7151 : /* 14956*/ OPC_EmitInteger, MVT::i32, 0,
7152 : /* 14959*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
7153 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
7154 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
7155 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
7156 : /* 14976*/ /*Scope*/ 68, /*->15045*/
7157 : /* 14977*/ OPC_CheckChild0Same, 1,
7158 : /* 14979*/ OPC_CheckChild1Integer, 24,
7159 : /* 14981*/ OPC_CheckChild1Type, MVT::i32,
7160 : /* 14983*/ OPC_MoveParent,
7161 : /* 14984*/ OPC_MoveChild1,
7162 : /* 14985*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7163 : /* 14988*/ OPC_CheckChild0Same, 0,
7164 : /* 14990*/ OPC_CheckChild1Integer, 24,
7165 : /* 14992*/ OPC_CheckChild1Type, MVT::i32,
7166 : /* 14994*/ OPC_MoveParent,
7167 : /* 14995*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
7168 : /* 14997*/ OPC_MoveParent,
7169 : /* 14998*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7170 : /* 15000*/ OPC_CheckType, MVT::i32,
7171 : /* 15002*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
7172 : /* 15004*/ OPC_EmitInteger, MVT::i32, 8,
7173 : /* 15007*/ OPC_EmitInteger, MVT::i32, 8,
7174 : /* 15010*/ OPC_EmitInteger, MVT::i32, 8,
7175 : /* 15013*/ OPC_EmitInteger, MVT::i1, 0,
7176 : /* 15016*/ OPC_EmitInteger, MVT::i32, 0,
7177 : /* 15019*/ OPC_EmitInteger, MVT::i32, 0,
7178 : /* 15022*/ OPC_EmitInteger, MVT::i32, 0,
7179 : /* 15025*/ OPC_EmitInteger, MVT::i32, 0,
7180 : /* 15028*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
7181 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
7182 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
7183 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
7184 : /* 15045*/ 0, /*End of Scope*/
7185 : /* 15046*/ 0, /*End of Scope*/
7186 : /* 15047*/ /*Scope*/ 12|128,3/*396*/, /*->15445*/
7187 : /* 15049*/ OPC_CheckChild0Same, 1,
7188 : /* 15051*/ OPC_MoveParent,
7189 : /* 15052*/ OPC_MoveChild1,
7190 : /* 15053*/ OPC_CheckAndImm, 127|128,1/*255*/,
7191 : /* 15056*/ OPC_CheckChild0Same, 0,
7192 : /* 15058*/ OPC_MoveParent,
7193 : /* 15059*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
7194 : /* 15061*/ OPC_MoveParent,
7195 : /* 15062*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7196 : /* 15064*/ OPC_MoveParent,
7197 : /* 15065*/ OPC_MoveChild1,
7198 : /* 15066*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
7199 : /* 15069*/ OPC_MoveChild0,
7200 : /* 15070*/ OPC_CheckAndImm, 127|128,1/*255*/,
7201 : /* 15073*/ OPC_MoveChild0,
7202 : /* 15074*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7203 : /* 15077*/ OPC_Scope, 53|128,1/*181*/, /*->15261*/ // 2 children in Scope
7204 : /* 15080*/ OPC_CheckChild0Same, 0,
7205 : /* 15082*/ OPC_CheckChild1Integer, 8,
7206 : /* 15084*/ OPC_CheckChild1Type, MVT::i32,
7207 : /* 15086*/ OPC_MoveParent,
7208 : /* 15087*/ OPC_MoveParent,
7209 : /* 15088*/ OPC_MoveChild1,
7210 : /* 15089*/ OPC_CheckAndImm, 127|128,1/*255*/,
7211 : /* 15092*/ OPC_MoveChild0,
7212 : /* 15093*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7213 : /* 15096*/ OPC_CheckChild0Same, 1,
7214 : /* 15098*/ OPC_CheckChild1Integer, 8,
7215 : /* 15100*/ OPC_CheckChild1Type, MVT::i32,
7216 : /* 15102*/ OPC_MoveParent,
7217 : /* 15103*/ OPC_MoveParent,
7218 : /* 15104*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
7219 : /* 15106*/ OPC_MoveParent,
7220 : /* 15107*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7221 : /* 15109*/ OPC_MoveParent,
7222 : /* 15110*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7223 : /* 15112*/ OPC_MoveParent,
7224 : /* 15113*/ OPC_MoveChild1,
7225 : /* 15114*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
7226 : /* 15117*/ OPC_MoveChild0,
7227 : /* 15118*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7228 : /* 15121*/ OPC_Scope, 68, /*->15191*/ // 2 children in Scope
7229 : /* 15123*/ OPC_CheckChild0Same, 0,
7230 : /* 15125*/ OPC_CheckChild1Integer, 24,
7231 : /* 15127*/ OPC_CheckChild1Type, MVT::i32,
7232 : /* 15129*/ OPC_MoveParent,
7233 : /* 15130*/ OPC_MoveChild1,
7234 : /* 15131*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7235 : /* 15134*/ OPC_CheckChild0Same, 1,
7236 : /* 15136*/ OPC_CheckChild1Integer, 24,
7237 : /* 15138*/ OPC_CheckChild1Type, MVT::i32,
7238 : /* 15140*/ OPC_MoveParent,
7239 : /* 15141*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
7240 : /* 15143*/ OPC_MoveParent,
7241 : /* 15144*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7242 : /* 15146*/ OPC_CheckType, MVT::i32,
7243 : /* 15148*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
7244 : /* 15150*/ OPC_EmitInteger, MVT::i32, 8,
7245 : /* 15153*/ OPC_EmitInteger, MVT::i32, 8,
7246 : /* 15156*/ OPC_EmitInteger, MVT::i32, 8,
7247 : /* 15159*/ OPC_EmitInteger, MVT::i1, 0,
7248 : /* 15162*/ OPC_EmitInteger, MVT::i32, 0,
7249 : /* 15165*/ OPC_EmitInteger, MVT::i32, 0,
7250 : /* 15168*/ OPC_EmitInteger, MVT::i32, 0,
7251 : /* 15171*/ OPC_EmitInteger, MVT::i32, 0,
7252 : /* 15174*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
7253 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
7254 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
7255 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
7256 : /* 15191*/ /*Scope*/ 68, /*->15260*/
7257 : /* 15192*/ OPC_CheckChild0Same, 1,
7258 : /* 15194*/ OPC_CheckChild1Integer, 24,
7259 : /* 15196*/ OPC_CheckChild1Type, MVT::i32,
7260 : /* 15198*/ OPC_MoveParent,
7261 : /* 15199*/ OPC_MoveChild1,
7262 : /* 15200*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7263 : /* 15203*/ OPC_CheckChild0Same, 0,
7264 : /* 15205*/ OPC_CheckChild1Integer, 24,
7265 : /* 15207*/ OPC_CheckChild1Type, MVT::i32,
7266 : /* 15209*/ OPC_MoveParent,
7267 : /* 15210*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
7268 : /* 15212*/ OPC_MoveParent,
7269 : /* 15213*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7270 : /* 15215*/ OPC_CheckType, MVT::i32,
7271 : /* 15217*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
7272 : /* 15219*/ OPC_EmitInteger, MVT::i32, 8,
7273 : /* 15222*/ OPC_EmitInteger, MVT::i32, 8,
7274 : /* 15225*/ OPC_EmitInteger, MVT::i32, 8,
7275 : /* 15228*/ OPC_EmitInteger, MVT::i1, 0,
7276 : /* 15231*/ OPC_EmitInteger, MVT::i32, 0,
7277 : /* 15234*/ OPC_EmitInteger, MVT::i32, 0,
7278 : /* 15237*/ OPC_EmitInteger, MVT::i32, 0,
7279 : /* 15240*/ OPC_EmitInteger, MVT::i32, 0,
7280 : /* 15243*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
7281 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
7282 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
7283 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
7284 : /* 15260*/ 0, /*End of Scope*/
7285 : /* 15261*/ /*Scope*/ 53|128,1/*181*/, /*->15444*/
7286 : /* 15263*/ OPC_CheckChild0Same, 1,
7287 : /* 15265*/ OPC_CheckChild1Integer, 8,
7288 : /* 15267*/ OPC_CheckChild1Type, MVT::i32,
7289 : /* 15269*/ OPC_MoveParent,
7290 : /* 15270*/ OPC_MoveParent,
7291 : /* 15271*/ OPC_MoveChild1,
7292 : /* 15272*/ OPC_CheckAndImm, 127|128,1/*255*/,
7293 : /* 15275*/ OPC_MoveChild0,
7294 : /* 15276*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7295 : /* 15279*/ OPC_CheckChild0Same, 0,
7296 : /* 15281*/ OPC_CheckChild1Integer, 8,
7297 : /* 15283*/ OPC_CheckChild1Type, MVT::i32,
7298 : /* 15285*/ OPC_MoveParent,
7299 : /* 15286*/ OPC_MoveParent,
7300 : /* 15287*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
7301 : /* 15289*/ OPC_MoveParent,
7302 : /* 15290*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7303 : /* 15292*/ OPC_MoveParent,
7304 : /* 15293*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7305 : /* 15295*/ OPC_MoveParent,
7306 : /* 15296*/ OPC_MoveChild1,
7307 : /* 15297*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
7308 : /* 15300*/ OPC_MoveChild0,
7309 : /* 15301*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7310 : /* 15304*/ OPC_Scope, 68, /*->15374*/ // 2 children in Scope
7311 : /* 15306*/ OPC_CheckChild0Same, 0,
7312 : /* 15308*/ OPC_CheckChild1Integer, 24,
7313 : /* 15310*/ OPC_CheckChild1Type, MVT::i32,
7314 : /* 15312*/ OPC_MoveParent,
7315 : /* 15313*/ OPC_MoveChild1,
7316 : /* 15314*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7317 : /* 15317*/ OPC_CheckChild0Same, 1,
7318 : /* 15319*/ OPC_CheckChild1Integer, 24,
7319 : /* 15321*/ OPC_CheckChild1Type, MVT::i32,
7320 : /* 15323*/ OPC_MoveParent,
7321 : /* 15324*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
7322 : /* 15326*/ OPC_MoveParent,
7323 : /* 15327*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7324 : /* 15329*/ OPC_CheckType, MVT::i32,
7325 : /* 15331*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
7326 : /* 15333*/ OPC_EmitInteger, MVT::i32, 8,
7327 : /* 15336*/ OPC_EmitInteger, MVT::i32, 8,
7328 : /* 15339*/ OPC_EmitInteger, MVT::i32, 8,
7329 : /* 15342*/ OPC_EmitInteger, MVT::i1, 0,
7330 : /* 15345*/ OPC_EmitInteger, MVT::i32, 0,
7331 : /* 15348*/ OPC_EmitInteger, MVT::i32, 0,
7332 : /* 15351*/ OPC_EmitInteger, MVT::i32, 0,
7333 : /* 15354*/ OPC_EmitInteger, MVT::i32, 0,
7334 : /* 15357*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
7335 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
7336 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
7337 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
7338 : /* 15374*/ /*Scope*/ 68, /*->15443*/
7339 : /* 15375*/ OPC_CheckChild0Same, 1,
7340 : /* 15377*/ OPC_CheckChild1Integer, 24,
7341 : /* 15379*/ OPC_CheckChild1Type, MVT::i32,
7342 : /* 15381*/ OPC_MoveParent,
7343 : /* 15382*/ OPC_MoveChild1,
7344 : /* 15383*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7345 : /* 15386*/ OPC_CheckChild0Same, 0,
7346 : /* 15388*/ OPC_CheckChild1Integer, 24,
7347 : /* 15390*/ OPC_CheckChild1Type, MVT::i32,
7348 : /* 15392*/ OPC_MoveParent,
7349 : /* 15393*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
7350 : /* 15395*/ OPC_MoveParent,
7351 : /* 15396*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7352 : /* 15398*/ OPC_CheckType, MVT::i32,
7353 : /* 15400*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
7354 : /* 15402*/ OPC_EmitInteger, MVT::i32, 8,
7355 : /* 15405*/ OPC_EmitInteger, MVT::i32, 8,
7356 : /* 15408*/ OPC_EmitInteger, MVT::i32, 8,
7357 : /* 15411*/ OPC_EmitInteger, MVT::i1, 0,
7358 : /* 15414*/ OPC_EmitInteger, MVT::i32, 0,
7359 : /* 15417*/ OPC_EmitInteger, MVT::i32, 0,
7360 : /* 15420*/ OPC_EmitInteger, MVT::i32, 0,
7361 : /* 15423*/ OPC_EmitInteger, MVT::i32, 0,
7362 : /* 15426*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
7363 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
7364 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
7365 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
7366 : /* 15443*/ 0, /*End of Scope*/
7367 : /* 15444*/ 0, /*End of Scope*/
7368 : /* 15445*/ 0, /*End of Scope*/
7369 : /* 15446*/ /*Scope*/ 40|128,6/*808*/, /*->16256*/
7370 : /* 15448*/ OPC_MoveChild0,
7371 : /* 15449*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
7372 : /* 15452*/ OPC_MoveChild0,
7373 : /* 15453*/ OPC_CheckAndImm, 127|128,1/*255*/,
7374 : /* 15456*/ OPC_Scope, 13|128,3/*397*/, /*->15856*/ // 2 children in Scope
7375 : /* 15459*/ OPC_CheckChild0Same, 0,
7376 : /* 15461*/ OPC_MoveParent,
7377 : /* 15462*/ OPC_MoveChild1,
7378 : /* 15463*/ OPC_CheckAndImm, 127|128,1/*255*/,
7379 : /* 15466*/ OPC_CheckChild0Same, 1,
7380 : /* 15468*/ OPC_MoveParent,
7381 : /* 15469*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
7382 : /* 15471*/ OPC_MoveParent,
7383 : /* 15472*/ OPC_RecordChild1, // #2 = $src2
7384 : /* 15473*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7385 : /* 15475*/ OPC_MoveParent,
7386 : /* 15476*/ OPC_MoveChild1,
7387 : /* 15477*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
7388 : /* 15480*/ OPC_MoveChild0,
7389 : /* 15481*/ OPC_CheckAndImm, 127|128,1/*255*/,
7390 : /* 15484*/ OPC_MoveChild0,
7391 : /* 15485*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7392 : /* 15488*/ OPC_Scope, 53|128,1/*181*/, /*->15672*/ // 2 children in Scope
7393 : /* 15491*/ OPC_CheckChild0Same, 0,
7394 : /* 15493*/ OPC_CheckChild1Integer, 8,
7395 : /* 15495*/ OPC_CheckChild1Type, MVT::i32,
7396 : /* 15497*/ OPC_MoveParent,
7397 : /* 15498*/ OPC_MoveParent,
7398 : /* 15499*/ OPC_MoveChild1,
7399 : /* 15500*/ OPC_CheckAndImm, 127|128,1/*255*/,
7400 : /* 15503*/ OPC_MoveChild0,
7401 : /* 15504*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7402 : /* 15507*/ OPC_CheckChild0Same, 1,
7403 : /* 15509*/ OPC_CheckChild1Integer, 8,
7404 : /* 15511*/ OPC_CheckChild1Type, MVT::i32,
7405 : /* 15513*/ OPC_MoveParent,
7406 : /* 15514*/ OPC_MoveParent,
7407 : /* 15515*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
7408 : /* 15517*/ OPC_MoveParent,
7409 : /* 15518*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7410 : /* 15520*/ OPC_MoveParent,
7411 : /* 15521*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7412 : /* 15523*/ OPC_MoveParent,
7413 : /* 15524*/ OPC_MoveChild1,
7414 : /* 15525*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
7415 : /* 15528*/ OPC_MoveChild0,
7416 : /* 15529*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7417 : /* 15532*/ OPC_Scope, 68, /*->15602*/ // 2 children in Scope
7418 : /* 15534*/ OPC_CheckChild0Same, 0,
7419 : /* 15536*/ OPC_CheckChild1Integer, 24,
7420 : /* 15538*/ OPC_CheckChild1Type, MVT::i32,
7421 : /* 15540*/ OPC_MoveParent,
7422 : /* 15541*/ OPC_MoveChild1,
7423 : /* 15542*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7424 : /* 15545*/ OPC_CheckChild0Same, 1,
7425 : /* 15547*/ OPC_CheckChild1Integer, 24,
7426 : /* 15549*/ OPC_CheckChild1Type, MVT::i32,
7427 : /* 15551*/ OPC_MoveParent,
7428 : /* 15552*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
7429 : /* 15554*/ OPC_MoveParent,
7430 : /* 15555*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7431 : /* 15557*/ OPC_CheckType, MVT::i32,
7432 : /* 15559*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
7433 : /* 15561*/ OPC_EmitInteger, MVT::i32, 8,
7434 : /* 15564*/ OPC_EmitInteger, MVT::i32, 8,
7435 : /* 15567*/ OPC_EmitInteger, MVT::i32, 8,
7436 : /* 15570*/ OPC_EmitInteger, MVT::i1, 0,
7437 : /* 15573*/ OPC_EmitInteger, MVT::i32, 0,
7438 : /* 15576*/ OPC_EmitInteger, MVT::i32, 0,
7439 : /* 15579*/ OPC_EmitInteger, MVT::i32, 0,
7440 : /* 15582*/ OPC_EmitInteger, MVT::i32, 0,
7441 : /* 15585*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
7442 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
7443 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
7444 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
7445 : /* 15602*/ /*Scope*/ 68, /*->15671*/
7446 : /* 15603*/ OPC_CheckChild0Same, 1,
7447 : /* 15605*/ OPC_CheckChild1Integer, 24,
7448 : /* 15607*/ OPC_CheckChild1Type, MVT::i32,
7449 : /* 15609*/ OPC_MoveParent,
7450 : /* 15610*/ OPC_MoveChild1,
7451 : /* 15611*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7452 : /* 15614*/ OPC_CheckChild0Same, 0,
7453 : /* 15616*/ OPC_CheckChild1Integer, 24,
7454 : /* 15618*/ OPC_CheckChild1Type, MVT::i32,
7455 : /* 15620*/ OPC_MoveParent,
7456 : /* 15621*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
7457 : /* 15623*/ OPC_MoveParent,
7458 : /* 15624*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7459 : /* 15626*/ OPC_CheckType, MVT::i32,
7460 : /* 15628*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
7461 : /* 15630*/ OPC_EmitInteger, MVT::i32, 8,
7462 : /* 15633*/ OPC_EmitInteger, MVT::i32, 8,
7463 : /* 15636*/ OPC_EmitInteger, MVT::i32, 8,
7464 : /* 15639*/ OPC_EmitInteger, MVT::i1, 0,
7465 : /* 15642*/ OPC_EmitInteger, MVT::i32, 0,
7466 : /* 15645*/ OPC_EmitInteger, MVT::i32, 0,
7467 : /* 15648*/ OPC_EmitInteger, MVT::i32, 0,
7468 : /* 15651*/ OPC_EmitInteger, MVT::i32, 0,
7469 : /* 15654*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
7470 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
7471 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
7472 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
7473 : /* 15671*/ 0, /*End of Scope*/
7474 : /* 15672*/ /*Scope*/ 53|128,1/*181*/, /*->15855*/
7475 : /* 15674*/ OPC_CheckChild0Same, 1,
7476 : /* 15676*/ OPC_CheckChild1Integer, 8,
7477 : /* 15678*/ OPC_CheckChild1Type, MVT::i32,
7478 : /* 15680*/ OPC_MoveParent,
7479 : /* 15681*/ OPC_MoveParent,
7480 : /* 15682*/ OPC_MoveChild1,
7481 : /* 15683*/ OPC_CheckAndImm, 127|128,1/*255*/,
7482 : /* 15686*/ OPC_MoveChild0,
7483 : /* 15687*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7484 : /* 15690*/ OPC_CheckChild0Same, 0,
7485 : /* 15692*/ OPC_CheckChild1Integer, 8,
7486 : /* 15694*/ OPC_CheckChild1Type, MVT::i32,
7487 : /* 15696*/ OPC_MoveParent,
7488 : /* 15697*/ OPC_MoveParent,
7489 : /* 15698*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
7490 : /* 15700*/ OPC_MoveParent,
7491 : /* 15701*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7492 : /* 15703*/ OPC_MoveParent,
7493 : /* 15704*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7494 : /* 15706*/ OPC_MoveParent,
7495 : /* 15707*/ OPC_MoveChild1,
7496 : /* 15708*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
7497 : /* 15711*/ OPC_MoveChild0,
7498 : /* 15712*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7499 : /* 15715*/ OPC_Scope, 68, /*->15785*/ // 2 children in Scope
7500 : /* 15717*/ OPC_CheckChild0Same, 0,
7501 : /* 15719*/ OPC_CheckChild1Integer, 24,
7502 : /* 15721*/ OPC_CheckChild1Type, MVT::i32,
7503 : /* 15723*/ OPC_MoveParent,
7504 : /* 15724*/ OPC_MoveChild1,
7505 : /* 15725*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7506 : /* 15728*/ OPC_CheckChild0Same, 1,
7507 : /* 15730*/ OPC_CheckChild1Integer, 24,
7508 : /* 15732*/ OPC_CheckChild1Type, MVT::i32,
7509 : /* 15734*/ OPC_MoveParent,
7510 : /* 15735*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
7511 : /* 15737*/ OPC_MoveParent,
7512 : /* 15738*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7513 : /* 15740*/ OPC_CheckType, MVT::i32,
7514 : /* 15742*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
7515 : /* 15744*/ OPC_EmitInteger, MVT::i32, 8,
7516 : /* 15747*/ OPC_EmitInteger, MVT::i32, 8,
7517 : /* 15750*/ OPC_EmitInteger, MVT::i32, 8,
7518 : /* 15753*/ OPC_EmitInteger, MVT::i1, 0,
7519 : /* 15756*/ OPC_EmitInteger, MVT::i32, 0,
7520 : /* 15759*/ OPC_EmitInteger, MVT::i32, 0,
7521 : /* 15762*/ OPC_EmitInteger, MVT::i32, 0,
7522 : /* 15765*/ OPC_EmitInteger, MVT::i32, 0,
7523 : /* 15768*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
7524 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
7525 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
7526 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
7527 : /* 15785*/ /*Scope*/ 68, /*->15854*/
7528 : /* 15786*/ OPC_CheckChild0Same, 1,
7529 : /* 15788*/ OPC_CheckChild1Integer, 24,
7530 : /* 15790*/ OPC_CheckChild1Type, MVT::i32,
7531 : /* 15792*/ OPC_MoveParent,
7532 : /* 15793*/ OPC_MoveChild1,
7533 : /* 15794*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7534 : /* 15797*/ OPC_CheckChild0Same, 0,
7535 : /* 15799*/ OPC_CheckChild1Integer, 24,
7536 : /* 15801*/ OPC_CheckChild1Type, MVT::i32,
7537 : /* 15803*/ OPC_MoveParent,
7538 : /* 15804*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
7539 : /* 15806*/ OPC_MoveParent,
7540 : /* 15807*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7541 : /* 15809*/ OPC_CheckType, MVT::i32,
7542 : /* 15811*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
7543 : /* 15813*/ OPC_EmitInteger, MVT::i32, 8,
7544 : /* 15816*/ OPC_EmitInteger, MVT::i32, 8,
7545 : /* 15819*/ OPC_EmitInteger, MVT::i32, 8,
7546 : /* 15822*/ OPC_EmitInteger, MVT::i1, 0,
7547 : /* 15825*/ OPC_EmitInteger, MVT::i32, 0,
7548 : /* 15828*/ OPC_EmitInteger, MVT::i32, 0,
7549 : /* 15831*/ OPC_EmitInteger, MVT::i32, 0,
7550 : /* 15834*/ OPC_EmitInteger, MVT::i32, 0,
7551 : /* 15837*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
7552 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
7553 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
7554 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
7555 : /* 15854*/ 0, /*End of Scope*/
7556 : /* 15855*/ 0, /*End of Scope*/
7557 : /* 15856*/ /*Scope*/ 13|128,3/*397*/, /*->16255*/
7558 : /* 15858*/ OPC_CheckChild0Same, 1,
7559 : /* 15860*/ OPC_MoveParent,
7560 : /* 15861*/ OPC_MoveChild1,
7561 : /* 15862*/ OPC_CheckAndImm, 127|128,1/*255*/,
7562 : /* 15865*/ OPC_CheckChild0Same, 0,
7563 : /* 15867*/ OPC_MoveParent,
7564 : /* 15868*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
7565 : /* 15870*/ OPC_MoveParent,
7566 : /* 15871*/ OPC_RecordChild1, // #2 = $src2
7567 : /* 15872*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7568 : /* 15874*/ OPC_MoveParent,
7569 : /* 15875*/ OPC_MoveChild1,
7570 : /* 15876*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
7571 : /* 15879*/ OPC_MoveChild0,
7572 : /* 15880*/ OPC_CheckAndImm, 127|128,1/*255*/,
7573 : /* 15883*/ OPC_MoveChild0,
7574 : /* 15884*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7575 : /* 15887*/ OPC_Scope, 53|128,1/*181*/, /*->16071*/ // 2 children in Scope
7576 : /* 15890*/ OPC_CheckChild0Same, 0,
7577 : /* 15892*/ OPC_CheckChild1Integer, 8,
7578 : /* 15894*/ OPC_CheckChild1Type, MVT::i32,
7579 : /* 15896*/ OPC_MoveParent,
7580 : /* 15897*/ OPC_MoveParent,
7581 : /* 15898*/ OPC_MoveChild1,
7582 : /* 15899*/ OPC_CheckAndImm, 127|128,1/*255*/,
7583 : /* 15902*/ OPC_MoveChild0,
7584 : /* 15903*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7585 : /* 15906*/ OPC_CheckChild0Same, 1,
7586 : /* 15908*/ OPC_CheckChild1Integer, 8,
7587 : /* 15910*/ OPC_CheckChild1Type, MVT::i32,
7588 : /* 15912*/ OPC_MoveParent,
7589 : /* 15913*/ OPC_MoveParent,
7590 : /* 15914*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
7591 : /* 15916*/ OPC_MoveParent,
7592 : /* 15917*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7593 : /* 15919*/ OPC_MoveParent,
7594 : /* 15920*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7595 : /* 15922*/ OPC_MoveParent,
7596 : /* 15923*/ OPC_MoveChild1,
7597 : /* 15924*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
7598 : /* 15927*/ OPC_MoveChild0,
7599 : /* 15928*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7600 : /* 15931*/ OPC_Scope, 68, /*->16001*/ // 2 children in Scope
7601 : /* 15933*/ OPC_CheckChild0Same, 0,
7602 : /* 15935*/ OPC_CheckChild1Integer, 24,
7603 : /* 15937*/ OPC_CheckChild1Type, MVT::i32,
7604 : /* 15939*/ OPC_MoveParent,
7605 : /* 15940*/ OPC_MoveChild1,
7606 : /* 15941*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7607 : /* 15944*/ OPC_CheckChild0Same, 1,
7608 : /* 15946*/ OPC_CheckChild1Integer, 24,
7609 : /* 15948*/ OPC_CheckChild1Type, MVT::i32,
7610 : /* 15950*/ OPC_MoveParent,
7611 : /* 15951*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
7612 : /* 15953*/ OPC_MoveParent,
7613 : /* 15954*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7614 : /* 15956*/ OPC_CheckType, MVT::i32,
7615 : /* 15958*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
7616 : /* 15960*/ OPC_EmitInteger, MVT::i32, 8,
7617 : /* 15963*/ OPC_EmitInteger, MVT::i32, 8,
7618 : /* 15966*/ OPC_EmitInteger, MVT::i32, 8,
7619 : /* 15969*/ OPC_EmitInteger, MVT::i1, 0,
7620 : /* 15972*/ OPC_EmitInteger, MVT::i32, 0,
7621 : /* 15975*/ OPC_EmitInteger, MVT::i32, 0,
7622 : /* 15978*/ OPC_EmitInteger, MVT::i32, 0,
7623 : /* 15981*/ OPC_EmitInteger, MVT::i32, 0,
7624 : /* 15984*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
7625 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
7626 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
7627 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
7628 : /* 16001*/ /*Scope*/ 68, /*->16070*/
7629 : /* 16002*/ OPC_CheckChild0Same, 1,
7630 : /* 16004*/ OPC_CheckChild1Integer, 24,
7631 : /* 16006*/ OPC_CheckChild1Type, MVT::i32,
7632 : /* 16008*/ OPC_MoveParent,
7633 : /* 16009*/ OPC_MoveChild1,
7634 : /* 16010*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7635 : /* 16013*/ OPC_CheckChild0Same, 0,
7636 : /* 16015*/ OPC_CheckChild1Integer, 24,
7637 : /* 16017*/ OPC_CheckChild1Type, MVT::i32,
7638 : /* 16019*/ OPC_MoveParent,
7639 : /* 16020*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
7640 : /* 16022*/ OPC_MoveParent,
7641 : /* 16023*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7642 : /* 16025*/ OPC_CheckType, MVT::i32,
7643 : /* 16027*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
7644 : /* 16029*/ OPC_EmitInteger, MVT::i32, 8,
7645 : /* 16032*/ OPC_EmitInteger, MVT::i32, 8,
7646 : /* 16035*/ OPC_EmitInteger, MVT::i32, 8,
7647 : /* 16038*/ OPC_EmitInteger, MVT::i1, 0,
7648 : /* 16041*/ OPC_EmitInteger, MVT::i32, 0,
7649 : /* 16044*/ OPC_EmitInteger, MVT::i32, 0,
7650 : /* 16047*/ OPC_EmitInteger, MVT::i32, 0,
7651 : /* 16050*/ OPC_EmitInteger, MVT::i32, 0,
7652 : /* 16053*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
7653 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
7654 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
7655 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
7656 : /* 16070*/ 0, /*End of Scope*/
7657 : /* 16071*/ /*Scope*/ 53|128,1/*181*/, /*->16254*/
7658 : /* 16073*/ OPC_CheckChild0Same, 1,
7659 : /* 16075*/ OPC_CheckChild1Integer, 8,
7660 : /* 16077*/ OPC_CheckChild1Type, MVT::i32,
7661 : /* 16079*/ OPC_MoveParent,
7662 : /* 16080*/ OPC_MoveParent,
7663 : /* 16081*/ OPC_MoveChild1,
7664 : /* 16082*/ OPC_CheckAndImm, 127|128,1/*255*/,
7665 : /* 16085*/ OPC_MoveChild0,
7666 : /* 16086*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7667 : /* 16089*/ OPC_CheckChild0Same, 0,
7668 : /* 16091*/ OPC_CheckChild1Integer, 8,
7669 : /* 16093*/ OPC_CheckChild1Type, MVT::i32,
7670 : /* 16095*/ OPC_MoveParent,
7671 : /* 16096*/ OPC_MoveParent,
7672 : /* 16097*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
7673 : /* 16099*/ OPC_MoveParent,
7674 : /* 16100*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7675 : /* 16102*/ OPC_MoveParent,
7676 : /* 16103*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7677 : /* 16105*/ OPC_MoveParent,
7678 : /* 16106*/ OPC_MoveChild1,
7679 : /* 16107*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
7680 : /* 16110*/ OPC_MoveChild0,
7681 : /* 16111*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7682 : /* 16114*/ OPC_Scope, 68, /*->16184*/ // 2 children in Scope
7683 : /* 16116*/ OPC_CheckChild0Same, 0,
7684 : /* 16118*/ OPC_CheckChild1Integer, 24,
7685 : /* 16120*/ OPC_CheckChild1Type, MVT::i32,
7686 : /* 16122*/ OPC_MoveParent,
7687 : /* 16123*/ OPC_MoveChild1,
7688 : /* 16124*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7689 : /* 16127*/ OPC_CheckChild0Same, 1,
7690 : /* 16129*/ OPC_CheckChild1Integer, 24,
7691 : /* 16131*/ OPC_CheckChild1Type, MVT::i32,
7692 : /* 16133*/ OPC_MoveParent,
7693 : /* 16134*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
7694 : /* 16136*/ OPC_MoveParent,
7695 : /* 16137*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7696 : /* 16139*/ OPC_CheckType, MVT::i32,
7697 : /* 16141*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
7698 : /* 16143*/ OPC_EmitInteger, MVT::i32, 8,
7699 : /* 16146*/ OPC_EmitInteger, MVT::i32, 8,
7700 : /* 16149*/ OPC_EmitInteger, MVT::i32, 8,
7701 : /* 16152*/ OPC_EmitInteger, MVT::i1, 0,
7702 : /* 16155*/ OPC_EmitInteger, MVT::i32, 0,
7703 : /* 16158*/ OPC_EmitInteger, MVT::i32, 0,
7704 : /* 16161*/ OPC_EmitInteger, MVT::i32, 0,
7705 : /* 16164*/ OPC_EmitInteger, MVT::i32, 0,
7706 : /* 16167*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
7707 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
7708 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
7709 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
7710 : /* 16184*/ /*Scope*/ 68, /*->16253*/
7711 : /* 16185*/ OPC_CheckChild0Same, 1,
7712 : /* 16187*/ OPC_CheckChild1Integer, 24,
7713 : /* 16189*/ OPC_CheckChild1Type, MVT::i32,
7714 : /* 16191*/ OPC_MoveParent,
7715 : /* 16192*/ OPC_MoveChild1,
7716 : /* 16193*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7717 : /* 16196*/ OPC_CheckChild0Same, 0,
7718 : /* 16198*/ OPC_CheckChild1Integer, 24,
7719 : /* 16200*/ OPC_CheckChild1Type, MVT::i32,
7720 : /* 16202*/ OPC_MoveParent,
7721 : /* 16203*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
7722 : /* 16205*/ OPC_MoveParent,
7723 : /* 16206*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7724 : /* 16208*/ OPC_CheckType, MVT::i32,
7725 : /* 16210*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
7726 : /* 16212*/ OPC_EmitInteger, MVT::i32, 8,
7727 : /* 16215*/ OPC_EmitInteger, MVT::i32, 8,
7728 : /* 16218*/ OPC_EmitInteger, MVT::i32, 8,
7729 : /* 16221*/ OPC_EmitInteger, MVT::i1, 0,
7730 : /* 16224*/ OPC_EmitInteger, MVT::i32, 0,
7731 : /* 16227*/ OPC_EmitInteger, MVT::i32, 0,
7732 : /* 16230*/ OPC_EmitInteger, MVT::i32, 0,
7733 : /* 16233*/ OPC_EmitInteger, MVT::i32, 0,
7734 : /* 16236*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
7735 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
7736 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
7737 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
7738 : /* 16253*/ 0, /*End of Scope*/
7739 : /* 16254*/ 0, /*End of Scope*/
7740 : /* 16255*/ 0, /*End of Scope*/
7741 : /* 16256*/ /*Scope*/ 39|128,6/*807*/, /*->17065*/
7742 : /* 16258*/ OPC_RecordChild0, // #2 = $src2
7743 : /* 16259*/ OPC_MoveChild1,
7744 : /* 16260*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
7745 : /* 16263*/ OPC_MoveChild0,
7746 : /* 16264*/ OPC_CheckAndImm, 127|128,1/*255*/,
7747 : /* 16267*/ OPC_Scope, 12|128,3/*396*/, /*->16666*/ // 2 children in Scope
7748 : /* 16270*/ OPC_CheckChild0Same, 1,
7749 : /* 16272*/ OPC_MoveParent,
7750 : /* 16273*/ OPC_MoveChild1,
7751 : /* 16274*/ OPC_CheckAndImm, 127|128,1/*255*/,
7752 : /* 16277*/ OPC_CheckChild0Same, 0,
7753 : /* 16279*/ OPC_MoveParent,
7754 : /* 16280*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
7755 : /* 16282*/ OPC_MoveParent,
7756 : /* 16283*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7757 : /* 16285*/ OPC_MoveParent,
7758 : /* 16286*/ OPC_MoveChild1,
7759 : /* 16287*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
7760 : /* 16290*/ OPC_MoveChild0,
7761 : /* 16291*/ OPC_CheckAndImm, 127|128,1/*255*/,
7762 : /* 16294*/ OPC_MoveChild0,
7763 : /* 16295*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7764 : /* 16298*/ OPC_Scope, 53|128,1/*181*/, /*->16482*/ // 2 children in Scope
7765 : /* 16301*/ OPC_CheckChild0Same, 1,
7766 : /* 16303*/ OPC_CheckChild1Integer, 8,
7767 : /* 16305*/ OPC_CheckChild1Type, MVT::i32,
7768 : /* 16307*/ OPC_MoveParent,
7769 : /* 16308*/ OPC_MoveParent,
7770 : /* 16309*/ OPC_MoveChild1,
7771 : /* 16310*/ OPC_CheckAndImm, 127|128,1/*255*/,
7772 : /* 16313*/ OPC_MoveChild0,
7773 : /* 16314*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7774 : /* 16317*/ OPC_CheckChild0Same, 0,
7775 : /* 16319*/ OPC_CheckChild1Integer, 8,
7776 : /* 16321*/ OPC_CheckChild1Type, MVT::i32,
7777 : /* 16323*/ OPC_MoveParent,
7778 : /* 16324*/ OPC_MoveParent,
7779 : /* 16325*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
7780 : /* 16327*/ OPC_MoveParent,
7781 : /* 16328*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7782 : /* 16330*/ OPC_MoveParent,
7783 : /* 16331*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7784 : /* 16333*/ OPC_MoveParent,
7785 : /* 16334*/ OPC_MoveChild1,
7786 : /* 16335*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
7787 : /* 16338*/ OPC_MoveChild0,
7788 : /* 16339*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7789 : /* 16342*/ OPC_Scope, 68, /*->16412*/ // 2 children in Scope
7790 : /* 16344*/ OPC_CheckChild0Same, 1,
7791 : /* 16346*/ OPC_CheckChild1Integer, 24,
7792 : /* 16348*/ OPC_CheckChild1Type, MVT::i32,
7793 : /* 16350*/ OPC_MoveParent,
7794 : /* 16351*/ OPC_MoveChild1,
7795 : /* 16352*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7796 : /* 16355*/ OPC_CheckChild0Same, 0,
7797 : /* 16357*/ OPC_CheckChild1Integer, 24,
7798 : /* 16359*/ OPC_CheckChild1Type, MVT::i32,
7799 : /* 16361*/ OPC_MoveParent,
7800 : /* 16362*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
7801 : /* 16364*/ OPC_MoveParent,
7802 : /* 16365*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7803 : /* 16367*/ OPC_CheckType, MVT::i32,
7804 : /* 16369*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
7805 : /* 16371*/ OPC_EmitInteger, MVT::i32, 8,
7806 : /* 16374*/ OPC_EmitInteger, MVT::i32, 8,
7807 : /* 16377*/ OPC_EmitInteger, MVT::i32, 8,
7808 : /* 16380*/ OPC_EmitInteger, MVT::i1, 0,
7809 : /* 16383*/ OPC_EmitInteger, MVT::i32, 0,
7810 : /* 16386*/ OPC_EmitInteger, MVT::i32, 0,
7811 : /* 16389*/ OPC_EmitInteger, MVT::i32, 0,
7812 : /* 16392*/ OPC_EmitInteger, MVT::i32, 0,
7813 : /* 16395*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
7814 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
7815 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
7816 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
7817 : /* 16412*/ /*Scope*/ 68, /*->16481*/
7818 : /* 16413*/ OPC_CheckChild0Same, 0,
7819 : /* 16415*/ OPC_CheckChild1Integer, 24,
7820 : /* 16417*/ OPC_CheckChild1Type, MVT::i32,
7821 : /* 16419*/ OPC_MoveParent,
7822 : /* 16420*/ OPC_MoveChild1,
7823 : /* 16421*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7824 : /* 16424*/ OPC_CheckChild0Same, 1,
7825 : /* 16426*/ OPC_CheckChild1Integer, 24,
7826 : /* 16428*/ OPC_CheckChild1Type, MVT::i32,
7827 : /* 16430*/ OPC_MoveParent,
7828 : /* 16431*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
7829 : /* 16433*/ OPC_MoveParent,
7830 : /* 16434*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7831 : /* 16436*/ OPC_CheckType, MVT::i32,
7832 : /* 16438*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
7833 : /* 16440*/ OPC_EmitInteger, MVT::i32, 8,
7834 : /* 16443*/ OPC_EmitInteger, MVT::i32, 8,
7835 : /* 16446*/ OPC_EmitInteger, MVT::i32, 8,
7836 : /* 16449*/ OPC_EmitInteger, MVT::i1, 0,
7837 : /* 16452*/ OPC_EmitInteger, MVT::i32, 0,
7838 : /* 16455*/ OPC_EmitInteger, MVT::i32, 0,
7839 : /* 16458*/ OPC_EmitInteger, MVT::i32, 0,
7840 : /* 16461*/ OPC_EmitInteger, MVT::i32, 0,
7841 : /* 16464*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
7842 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
7843 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
7844 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
7845 : /* 16481*/ 0, /*End of Scope*/
7846 : /* 16482*/ /*Scope*/ 53|128,1/*181*/, /*->16665*/
7847 : /* 16484*/ OPC_CheckChild0Same, 0,
7848 : /* 16486*/ OPC_CheckChild1Integer, 8,
7849 : /* 16488*/ OPC_CheckChild1Type, MVT::i32,
7850 : /* 16490*/ OPC_MoveParent,
7851 : /* 16491*/ OPC_MoveParent,
7852 : /* 16492*/ OPC_MoveChild1,
7853 : /* 16493*/ OPC_CheckAndImm, 127|128,1/*255*/,
7854 : /* 16496*/ OPC_MoveChild0,
7855 : /* 16497*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7856 : /* 16500*/ OPC_CheckChild0Same, 1,
7857 : /* 16502*/ OPC_CheckChild1Integer, 8,
7858 : /* 16504*/ OPC_CheckChild1Type, MVT::i32,
7859 : /* 16506*/ OPC_MoveParent,
7860 : /* 16507*/ OPC_MoveParent,
7861 : /* 16508*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
7862 : /* 16510*/ OPC_MoveParent,
7863 : /* 16511*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7864 : /* 16513*/ OPC_MoveParent,
7865 : /* 16514*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7866 : /* 16516*/ OPC_MoveParent,
7867 : /* 16517*/ OPC_MoveChild1,
7868 : /* 16518*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
7869 : /* 16521*/ OPC_MoveChild0,
7870 : /* 16522*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7871 : /* 16525*/ OPC_Scope, 68, /*->16595*/ // 2 children in Scope
7872 : /* 16527*/ OPC_CheckChild0Same, 1,
7873 : /* 16529*/ OPC_CheckChild1Integer, 24,
7874 : /* 16531*/ OPC_CheckChild1Type, MVT::i32,
7875 : /* 16533*/ OPC_MoveParent,
7876 : /* 16534*/ OPC_MoveChild1,
7877 : /* 16535*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7878 : /* 16538*/ OPC_CheckChild0Same, 0,
7879 : /* 16540*/ OPC_CheckChild1Integer, 24,
7880 : /* 16542*/ OPC_CheckChild1Type, MVT::i32,
7881 : /* 16544*/ OPC_MoveParent,
7882 : /* 16545*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
7883 : /* 16547*/ OPC_MoveParent,
7884 : /* 16548*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7885 : /* 16550*/ OPC_CheckType, MVT::i32,
7886 : /* 16552*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
7887 : /* 16554*/ OPC_EmitInteger, MVT::i32, 8,
7888 : /* 16557*/ OPC_EmitInteger, MVT::i32, 8,
7889 : /* 16560*/ OPC_EmitInteger, MVT::i32, 8,
7890 : /* 16563*/ OPC_EmitInteger, MVT::i1, 0,
7891 : /* 16566*/ OPC_EmitInteger, MVT::i32, 0,
7892 : /* 16569*/ OPC_EmitInteger, MVT::i32, 0,
7893 : /* 16572*/ OPC_EmitInteger, MVT::i32, 0,
7894 : /* 16575*/ OPC_EmitInteger, MVT::i32, 0,
7895 : /* 16578*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
7896 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
7897 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
7898 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
7899 : /* 16595*/ /*Scope*/ 68, /*->16664*/
7900 : /* 16596*/ OPC_CheckChild0Same, 0,
7901 : /* 16598*/ OPC_CheckChild1Integer, 24,
7902 : /* 16600*/ OPC_CheckChild1Type, MVT::i32,
7903 : /* 16602*/ OPC_MoveParent,
7904 : /* 16603*/ OPC_MoveChild1,
7905 : /* 16604*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7906 : /* 16607*/ OPC_CheckChild0Same, 1,
7907 : /* 16609*/ OPC_CheckChild1Integer, 24,
7908 : /* 16611*/ OPC_CheckChild1Type, MVT::i32,
7909 : /* 16613*/ OPC_MoveParent,
7910 : /* 16614*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
7911 : /* 16616*/ OPC_MoveParent,
7912 : /* 16617*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7913 : /* 16619*/ OPC_CheckType, MVT::i32,
7914 : /* 16621*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
7915 : /* 16623*/ OPC_EmitInteger, MVT::i32, 8,
7916 : /* 16626*/ OPC_EmitInteger, MVT::i32, 8,
7917 : /* 16629*/ OPC_EmitInteger, MVT::i32, 8,
7918 : /* 16632*/ OPC_EmitInteger, MVT::i1, 0,
7919 : /* 16635*/ OPC_EmitInteger, MVT::i32, 0,
7920 : /* 16638*/ OPC_EmitInteger, MVT::i32, 0,
7921 : /* 16641*/ OPC_EmitInteger, MVT::i32, 0,
7922 : /* 16644*/ OPC_EmitInteger, MVT::i32, 0,
7923 : /* 16647*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
7924 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
7925 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
7926 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
7927 : /* 16664*/ 0, /*End of Scope*/
7928 : /* 16665*/ 0, /*End of Scope*/
7929 : /* 16666*/ /*Scope*/ 12|128,3/*396*/, /*->17064*/
7930 : /* 16668*/ OPC_CheckChild0Same, 0,
7931 : /* 16670*/ OPC_MoveParent,
7932 : /* 16671*/ OPC_MoveChild1,
7933 : /* 16672*/ OPC_CheckAndImm, 127|128,1/*255*/,
7934 : /* 16675*/ OPC_CheckChild0Same, 1,
7935 : /* 16677*/ OPC_MoveParent,
7936 : /* 16678*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
7937 : /* 16680*/ OPC_MoveParent,
7938 : /* 16681*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7939 : /* 16683*/ OPC_MoveParent,
7940 : /* 16684*/ OPC_MoveChild1,
7941 : /* 16685*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
7942 : /* 16688*/ OPC_MoveChild0,
7943 : /* 16689*/ OPC_CheckAndImm, 127|128,1/*255*/,
7944 : /* 16692*/ OPC_MoveChild0,
7945 : /* 16693*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7946 : /* 16696*/ OPC_Scope, 53|128,1/*181*/, /*->16880*/ // 2 children in Scope
7947 : /* 16699*/ OPC_CheckChild0Same, 1,
7948 : /* 16701*/ OPC_CheckChild1Integer, 8,
7949 : /* 16703*/ OPC_CheckChild1Type, MVT::i32,
7950 : /* 16705*/ OPC_MoveParent,
7951 : /* 16706*/ OPC_MoveParent,
7952 : /* 16707*/ OPC_MoveChild1,
7953 : /* 16708*/ OPC_CheckAndImm, 127|128,1/*255*/,
7954 : /* 16711*/ OPC_MoveChild0,
7955 : /* 16712*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7956 : /* 16715*/ OPC_CheckChild0Same, 0,
7957 : /* 16717*/ OPC_CheckChild1Integer, 8,
7958 : /* 16719*/ OPC_CheckChild1Type, MVT::i32,
7959 : /* 16721*/ OPC_MoveParent,
7960 : /* 16722*/ OPC_MoveParent,
7961 : /* 16723*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
7962 : /* 16725*/ OPC_MoveParent,
7963 : /* 16726*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7964 : /* 16728*/ OPC_MoveParent,
7965 : /* 16729*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7966 : /* 16731*/ OPC_MoveParent,
7967 : /* 16732*/ OPC_MoveChild1,
7968 : /* 16733*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
7969 : /* 16736*/ OPC_MoveChild0,
7970 : /* 16737*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7971 : /* 16740*/ OPC_Scope, 68, /*->16810*/ // 2 children in Scope
7972 : /* 16742*/ OPC_CheckChild0Same, 1,
7973 : /* 16744*/ OPC_CheckChild1Integer, 24,
7974 : /* 16746*/ OPC_CheckChild1Type, MVT::i32,
7975 : /* 16748*/ OPC_MoveParent,
7976 : /* 16749*/ OPC_MoveChild1,
7977 : /* 16750*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
7978 : /* 16753*/ OPC_CheckChild0Same, 0,
7979 : /* 16755*/ OPC_CheckChild1Integer, 24,
7980 : /* 16757*/ OPC_CheckChild1Type, MVT::i32,
7981 : /* 16759*/ OPC_MoveParent,
7982 : /* 16760*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
7983 : /* 16762*/ OPC_MoveParent,
7984 : /* 16763*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
7985 : /* 16765*/ OPC_CheckType, MVT::i32,
7986 : /* 16767*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
7987 : /* 16769*/ OPC_EmitInteger, MVT::i32, 8,
7988 : /* 16772*/ OPC_EmitInteger, MVT::i32, 8,
7989 : /* 16775*/ OPC_EmitInteger, MVT::i32, 8,
7990 : /* 16778*/ OPC_EmitInteger, MVT::i1, 0,
7991 : /* 16781*/ OPC_EmitInteger, MVT::i32, 0,
7992 : /* 16784*/ OPC_EmitInteger, MVT::i32, 0,
7993 : /* 16787*/ OPC_EmitInteger, MVT::i32, 0,
7994 : /* 16790*/ OPC_EmitInteger, MVT::i32, 0,
7995 : /* 16793*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
7996 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
7997 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
7998 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
7999 : /* 16810*/ /*Scope*/ 68, /*->16879*/
8000 : /* 16811*/ OPC_CheckChild0Same, 0,
8001 : /* 16813*/ OPC_CheckChild1Integer, 24,
8002 : /* 16815*/ OPC_CheckChild1Type, MVT::i32,
8003 : /* 16817*/ OPC_MoveParent,
8004 : /* 16818*/ OPC_MoveChild1,
8005 : /* 16819*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8006 : /* 16822*/ OPC_CheckChild0Same, 1,
8007 : /* 16824*/ OPC_CheckChild1Integer, 24,
8008 : /* 16826*/ OPC_CheckChild1Type, MVT::i32,
8009 : /* 16828*/ OPC_MoveParent,
8010 : /* 16829*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
8011 : /* 16831*/ OPC_MoveParent,
8012 : /* 16832*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8013 : /* 16834*/ OPC_CheckType, MVT::i32,
8014 : /* 16836*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
8015 : /* 16838*/ OPC_EmitInteger, MVT::i32, 8,
8016 : /* 16841*/ OPC_EmitInteger, MVT::i32, 8,
8017 : /* 16844*/ OPC_EmitInteger, MVT::i32, 8,
8018 : /* 16847*/ OPC_EmitInteger, MVT::i1, 0,
8019 : /* 16850*/ OPC_EmitInteger, MVT::i32, 0,
8020 : /* 16853*/ OPC_EmitInteger, MVT::i32, 0,
8021 : /* 16856*/ OPC_EmitInteger, MVT::i32, 0,
8022 : /* 16859*/ OPC_EmitInteger, MVT::i32, 0,
8023 : /* 16862*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
8024 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
8025 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
8026 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
8027 : /* 16879*/ 0, /*End of Scope*/
8028 : /* 16880*/ /*Scope*/ 53|128,1/*181*/, /*->17063*/
8029 : /* 16882*/ OPC_CheckChild0Same, 0,
8030 : /* 16884*/ OPC_CheckChild1Integer, 8,
8031 : /* 16886*/ OPC_CheckChild1Type, MVT::i32,
8032 : /* 16888*/ OPC_MoveParent,
8033 : /* 16889*/ OPC_MoveParent,
8034 : /* 16890*/ OPC_MoveChild1,
8035 : /* 16891*/ OPC_CheckAndImm, 127|128,1/*255*/,
8036 : /* 16894*/ OPC_MoveChild0,
8037 : /* 16895*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8038 : /* 16898*/ OPC_CheckChild0Same, 1,
8039 : /* 16900*/ OPC_CheckChild1Integer, 8,
8040 : /* 16902*/ OPC_CheckChild1Type, MVT::i32,
8041 : /* 16904*/ OPC_MoveParent,
8042 : /* 16905*/ OPC_MoveParent,
8043 : /* 16906*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
8044 : /* 16908*/ OPC_MoveParent,
8045 : /* 16909*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8046 : /* 16911*/ OPC_MoveParent,
8047 : /* 16912*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8048 : /* 16914*/ OPC_MoveParent,
8049 : /* 16915*/ OPC_MoveChild1,
8050 : /* 16916*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
8051 : /* 16919*/ OPC_MoveChild0,
8052 : /* 16920*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8053 : /* 16923*/ OPC_Scope, 68, /*->16993*/ // 2 children in Scope
8054 : /* 16925*/ OPC_CheckChild0Same, 1,
8055 : /* 16927*/ OPC_CheckChild1Integer, 24,
8056 : /* 16929*/ OPC_CheckChild1Type, MVT::i32,
8057 : /* 16931*/ OPC_MoveParent,
8058 : /* 16932*/ OPC_MoveChild1,
8059 : /* 16933*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8060 : /* 16936*/ OPC_CheckChild0Same, 0,
8061 : /* 16938*/ OPC_CheckChild1Integer, 24,
8062 : /* 16940*/ OPC_CheckChild1Type, MVT::i32,
8063 : /* 16942*/ OPC_MoveParent,
8064 : /* 16943*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
8065 : /* 16945*/ OPC_MoveParent,
8066 : /* 16946*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8067 : /* 16948*/ OPC_CheckType, MVT::i32,
8068 : /* 16950*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
8069 : /* 16952*/ OPC_EmitInteger, MVT::i32, 8,
8070 : /* 16955*/ OPC_EmitInteger, MVT::i32, 8,
8071 : /* 16958*/ OPC_EmitInteger, MVT::i32, 8,
8072 : /* 16961*/ OPC_EmitInteger, MVT::i1, 0,
8073 : /* 16964*/ OPC_EmitInteger, MVT::i32, 0,
8074 : /* 16967*/ OPC_EmitInteger, MVT::i32, 0,
8075 : /* 16970*/ OPC_EmitInteger, MVT::i32, 0,
8076 : /* 16973*/ OPC_EmitInteger, MVT::i32, 0,
8077 : /* 16976*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
8078 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
8079 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
8080 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
8081 : /* 16993*/ /*Scope*/ 68, /*->17062*/
8082 : /* 16994*/ OPC_CheckChild0Same, 0,
8083 : /* 16996*/ OPC_CheckChild1Integer, 24,
8084 : /* 16998*/ OPC_CheckChild1Type, MVT::i32,
8085 : /* 17000*/ OPC_MoveParent,
8086 : /* 17001*/ OPC_MoveChild1,
8087 : /* 17002*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8088 : /* 17005*/ OPC_CheckChild0Same, 1,
8089 : /* 17007*/ OPC_CheckChild1Integer, 24,
8090 : /* 17009*/ OPC_CheckChild1Type, MVT::i32,
8091 : /* 17011*/ OPC_MoveParent,
8092 : /* 17012*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
8093 : /* 17014*/ OPC_MoveParent,
8094 : /* 17015*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8095 : /* 17017*/ OPC_CheckType, MVT::i32,
8096 : /* 17019*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
8097 : /* 17021*/ OPC_EmitInteger, MVT::i32, 8,
8098 : /* 17024*/ OPC_EmitInteger, MVT::i32, 8,
8099 : /* 17027*/ OPC_EmitInteger, MVT::i32, 8,
8100 : /* 17030*/ OPC_EmitInteger, MVT::i1, 0,
8101 : /* 17033*/ OPC_EmitInteger, MVT::i32, 0,
8102 : /* 17036*/ OPC_EmitInteger, MVT::i32, 0,
8103 : /* 17039*/ OPC_EmitInteger, MVT::i32, 0,
8104 : /* 17042*/ OPC_EmitInteger, MVT::i32, 0,
8105 : /* 17045*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
8106 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
8107 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
8108 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
8109 : /* 17062*/ 0, /*End of Scope*/
8110 : /* 17063*/ 0, /*End of Scope*/
8111 : /* 17064*/ 0, /*End of Scope*/
8112 : /* 17065*/ /*Scope*/ 40|128,6/*808*/, /*->17875*/
8113 : /* 17067*/ OPC_MoveChild0,
8114 : /* 17068*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
8115 : /* 17071*/ OPC_MoveChild0,
8116 : /* 17072*/ OPC_CheckAndImm, 127|128,1/*255*/,
8117 : /* 17075*/ OPC_Scope, 13|128,3/*397*/, /*->17475*/ // 2 children in Scope
8118 : /* 17078*/ OPC_CheckChild0Same, 1,
8119 : /* 17080*/ OPC_MoveParent,
8120 : /* 17081*/ OPC_MoveChild1,
8121 : /* 17082*/ OPC_CheckAndImm, 127|128,1/*255*/,
8122 : /* 17085*/ OPC_CheckChild0Same, 0,
8123 : /* 17087*/ OPC_MoveParent,
8124 : /* 17088*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
8125 : /* 17090*/ OPC_MoveParent,
8126 : /* 17091*/ OPC_RecordChild1, // #2 = $src2
8127 : /* 17092*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8128 : /* 17094*/ OPC_MoveParent,
8129 : /* 17095*/ OPC_MoveChild1,
8130 : /* 17096*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
8131 : /* 17099*/ OPC_MoveChild0,
8132 : /* 17100*/ OPC_CheckAndImm, 127|128,1/*255*/,
8133 : /* 17103*/ OPC_MoveChild0,
8134 : /* 17104*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8135 : /* 17107*/ OPC_Scope, 53|128,1/*181*/, /*->17291*/ // 2 children in Scope
8136 : /* 17110*/ OPC_CheckChild0Same, 1,
8137 : /* 17112*/ OPC_CheckChild1Integer, 8,
8138 : /* 17114*/ OPC_CheckChild1Type, MVT::i32,
8139 : /* 17116*/ OPC_MoveParent,
8140 : /* 17117*/ OPC_MoveParent,
8141 : /* 17118*/ OPC_MoveChild1,
8142 : /* 17119*/ OPC_CheckAndImm, 127|128,1/*255*/,
8143 : /* 17122*/ OPC_MoveChild0,
8144 : /* 17123*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8145 : /* 17126*/ OPC_CheckChild0Same, 0,
8146 : /* 17128*/ OPC_CheckChild1Integer, 8,
8147 : /* 17130*/ OPC_CheckChild1Type, MVT::i32,
8148 : /* 17132*/ OPC_MoveParent,
8149 : /* 17133*/ OPC_MoveParent,
8150 : /* 17134*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
8151 : /* 17136*/ OPC_MoveParent,
8152 : /* 17137*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8153 : /* 17139*/ OPC_MoveParent,
8154 : /* 17140*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8155 : /* 17142*/ OPC_MoveParent,
8156 : /* 17143*/ OPC_MoveChild1,
8157 : /* 17144*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
8158 : /* 17147*/ OPC_MoveChild0,
8159 : /* 17148*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8160 : /* 17151*/ OPC_Scope, 68, /*->17221*/ // 2 children in Scope
8161 : /* 17153*/ OPC_CheckChild0Same, 1,
8162 : /* 17155*/ OPC_CheckChild1Integer, 24,
8163 : /* 17157*/ OPC_CheckChild1Type, MVT::i32,
8164 : /* 17159*/ OPC_MoveParent,
8165 : /* 17160*/ OPC_MoveChild1,
8166 : /* 17161*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8167 : /* 17164*/ OPC_CheckChild0Same, 0,
8168 : /* 17166*/ OPC_CheckChild1Integer, 24,
8169 : /* 17168*/ OPC_CheckChild1Type, MVT::i32,
8170 : /* 17170*/ OPC_MoveParent,
8171 : /* 17171*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
8172 : /* 17173*/ OPC_MoveParent,
8173 : /* 17174*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8174 : /* 17176*/ OPC_CheckType, MVT::i32,
8175 : /* 17178*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
8176 : /* 17180*/ OPC_EmitInteger, MVT::i32, 8,
8177 : /* 17183*/ OPC_EmitInteger, MVT::i32, 8,
8178 : /* 17186*/ OPC_EmitInteger, MVT::i32, 8,
8179 : /* 17189*/ OPC_EmitInteger, MVT::i1, 0,
8180 : /* 17192*/ OPC_EmitInteger, MVT::i32, 0,
8181 : /* 17195*/ OPC_EmitInteger, MVT::i32, 0,
8182 : /* 17198*/ OPC_EmitInteger, MVT::i32, 0,
8183 : /* 17201*/ OPC_EmitInteger, MVT::i32, 0,
8184 : /* 17204*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
8185 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
8186 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
8187 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
8188 : /* 17221*/ /*Scope*/ 68, /*->17290*/
8189 : /* 17222*/ OPC_CheckChild0Same, 0,
8190 : /* 17224*/ OPC_CheckChild1Integer, 24,
8191 : /* 17226*/ OPC_CheckChild1Type, MVT::i32,
8192 : /* 17228*/ OPC_MoveParent,
8193 : /* 17229*/ OPC_MoveChild1,
8194 : /* 17230*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8195 : /* 17233*/ OPC_CheckChild0Same, 1,
8196 : /* 17235*/ OPC_CheckChild1Integer, 24,
8197 : /* 17237*/ OPC_CheckChild1Type, MVT::i32,
8198 : /* 17239*/ OPC_MoveParent,
8199 : /* 17240*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
8200 : /* 17242*/ OPC_MoveParent,
8201 : /* 17243*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8202 : /* 17245*/ OPC_CheckType, MVT::i32,
8203 : /* 17247*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
8204 : /* 17249*/ OPC_EmitInteger, MVT::i32, 8,
8205 : /* 17252*/ OPC_EmitInteger, MVT::i32, 8,
8206 : /* 17255*/ OPC_EmitInteger, MVT::i32, 8,
8207 : /* 17258*/ OPC_EmitInteger, MVT::i1, 0,
8208 : /* 17261*/ OPC_EmitInteger, MVT::i32, 0,
8209 : /* 17264*/ OPC_EmitInteger, MVT::i32, 0,
8210 : /* 17267*/ OPC_EmitInteger, MVT::i32, 0,
8211 : /* 17270*/ OPC_EmitInteger, MVT::i32, 0,
8212 : /* 17273*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
8213 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
8214 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
8215 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
8216 : /* 17290*/ 0, /*End of Scope*/
8217 : /* 17291*/ /*Scope*/ 53|128,1/*181*/, /*->17474*/
8218 : /* 17293*/ OPC_CheckChild0Same, 0,
8219 : /* 17295*/ OPC_CheckChild1Integer, 8,
8220 : /* 17297*/ OPC_CheckChild1Type, MVT::i32,
8221 : /* 17299*/ OPC_MoveParent,
8222 : /* 17300*/ OPC_MoveParent,
8223 : /* 17301*/ OPC_MoveChild1,
8224 : /* 17302*/ OPC_CheckAndImm, 127|128,1/*255*/,
8225 : /* 17305*/ OPC_MoveChild0,
8226 : /* 17306*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8227 : /* 17309*/ OPC_CheckChild0Same, 1,
8228 : /* 17311*/ OPC_CheckChild1Integer, 8,
8229 : /* 17313*/ OPC_CheckChild1Type, MVT::i32,
8230 : /* 17315*/ OPC_MoveParent,
8231 : /* 17316*/ OPC_MoveParent,
8232 : /* 17317*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
8233 : /* 17319*/ OPC_MoveParent,
8234 : /* 17320*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8235 : /* 17322*/ OPC_MoveParent,
8236 : /* 17323*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8237 : /* 17325*/ OPC_MoveParent,
8238 : /* 17326*/ OPC_MoveChild1,
8239 : /* 17327*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
8240 : /* 17330*/ OPC_MoveChild0,
8241 : /* 17331*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8242 : /* 17334*/ OPC_Scope, 68, /*->17404*/ // 2 children in Scope
8243 : /* 17336*/ OPC_CheckChild0Same, 1,
8244 : /* 17338*/ OPC_CheckChild1Integer, 24,
8245 : /* 17340*/ OPC_CheckChild1Type, MVT::i32,
8246 : /* 17342*/ OPC_MoveParent,
8247 : /* 17343*/ OPC_MoveChild1,
8248 : /* 17344*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8249 : /* 17347*/ OPC_CheckChild0Same, 0,
8250 : /* 17349*/ OPC_CheckChild1Integer, 24,
8251 : /* 17351*/ OPC_CheckChild1Type, MVT::i32,
8252 : /* 17353*/ OPC_MoveParent,
8253 : /* 17354*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
8254 : /* 17356*/ OPC_MoveParent,
8255 : /* 17357*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8256 : /* 17359*/ OPC_CheckType, MVT::i32,
8257 : /* 17361*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
8258 : /* 17363*/ OPC_EmitInteger, MVT::i32, 8,
8259 : /* 17366*/ OPC_EmitInteger, MVT::i32, 8,
8260 : /* 17369*/ OPC_EmitInteger, MVT::i32, 8,
8261 : /* 17372*/ OPC_EmitInteger, MVT::i1, 0,
8262 : /* 17375*/ OPC_EmitInteger, MVT::i32, 0,
8263 : /* 17378*/ OPC_EmitInteger, MVT::i32, 0,
8264 : /* 17381*/ OPC_EmitInteger, MVT::i32, 0,
8265 : /* 17384*/ OPC_EmitInteger, MVT::i32, 0,
8266 : /* 17387*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
8267 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
8268 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
8269 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
8270 : /* 17404*/ /*Scope*/ 68, /*->17473*/
8271 : /* 17405*/ OPC_CheckChild0Same, 0,
8272 : /* 17407*/ OPC_CheckChild1Integer, 24,
8273 : /* 17409*/ OPC_CheckChild1Type, MVT::i32,
8274 : /* 17411*/ OPC_MoveParent,
8275 : /* 17412*/ OPC_MoveChild1,
8276 : /* 17413*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8277 : /* 17416*/ OPC_CheckChild0Same, 1,
8278 : /* 17418*/ OPC_CheckChild1Integer, 24,
8279 : /* 17420*/ OPC_CheckChild1Type, MVT::i32,
8280 : /* 17422*/ OPC_MoveParent,
8281 : /* 17423*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
8282 : /* 17425*/ OPC_MoveParent,
8283 : /* 17426*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8284 : /* 17428*/ OPC_CheckType, MVT::i32,
8285 : /* 17430*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
8286 : /* 17432*/ OPC_EmitInteger, MVT::i32, 8,
8287 : /* 17435*/ OPC_EmitInteger, MVT::i32, 8,
8288 : /* 17438*/ OPC_EmitInteger, MVT::i32, 8,
8289 : /* 17441*/ OPC_EmitInteger, MVT::i1, 0,
8290 : /* 17444*/ OPC_EmitInteger, MVT::i32, 0,
8291 : /* 17447*/ OPC_EmitInteger, MVT::i32, 0,
8292 : /* 17450*/ OPC_EmitInteger, MVT::i32, 0,
8293 : /* 17453*/ OPC_EmitInteger, MVT::i32, 0,
8294 : /* 17456*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
8295 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
8296 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
8297 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
8298 : /* 17473*/ 0, /*End of Scope*/
8299 : /* 17474*/ 0, /*End of Scope*/
8300 : /* 17475*/ /*Scope*/ 13|128,3/*397*/, /*->17874*/
8301 : /* 17477*/ OPC_CheckChild0Same, 0,
8302 : /* 17479*/ OPC_MoveParent,
8303 : /* 17480*/ OPC_MoveChild1,
8304 : /* 17481*/ OPC_CheckAndImm, 127|128,1/*255*/,
8305 : /* 17484*/ OPC_CheckChild0Same, 1,
8306 : /* 17486*/ OPC_MoveParent,
8307 : /* 17487*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
8308 : /* 17489*/ OPC_MoveParent,
8309 : /* 17490*/ OPC_RecordChild1, // #2 = $src2
8310 : /* 17491*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8311 : /* 17493*/ OPC_MoveParent,
8312 : /* 17494*/ OPC_MoveChild1,
8313 : /* 17495*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
8314 : /* 17498*/ OPC_MoveChild0,
8315 : /* 17499*/ OPC_CheckAndImm, 127|128,1/*255*/,
8316 : /* 17502*/ OPC_MoveChild0,
8317 : /* 17503*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8318 : /* 17506*/ OPC_Scope, 53|128,1/*181*/, /*->17690*/ // 2 children in Scope
8319 : /* 17509*/ OPC_CheckChild0Same, 1,
8320 : /* 17511*/ OPC_CheckChild1Integer, 8,
8321 : /* 17513*/ OPC_CheckChild1Type, MVT::i32,
8322 : /* 17515*/ OPC_MoveParent,
8323 : /* 17516*/ OPC_MoveParent,
8324 : /* 17517*/ OPC_MoveChild1,
8325 : /* 17518*/ OPC_CheckAndImm, 127|128,1/*255*/,
8326 : /* 17521*/ OPC_MoveChild0,
8327 : /* 17522*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8328 : /* 17525*/ OPC_CheckChild0Same, 0,
8329 : /* 17527*/ OPC_CheckChild1Integer, 8,
8330 : /* 17529*/ OPC_CheckChild1Type, MVT::i32,
8331 : /* 17531*/ OPC_MoveParent,
8332 : /* 17532*/ OPC_MoveParent,
8333 : /* 17533*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
8334 : /* 17535*/ OPC_MoveParent,
8335 : /* 17536*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8336 : /* 17538*/ OPC_MoveParent,
8337 : /* 17539*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8338 : /* 17541*/ OPC_MoveParent,
8339 : /* 17542*/ OPC_MoveChild1,
8340 : /* 17543*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
8341 : /* 17546*/ OPC_MoveChild0,
8342 : /* 17547*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8343 : /* 17550*/ OPC_Scope, 68, /*->17620*/ // 2 children in Scope
8344 : /* 17552*/ OPC_CheckChild0Same, 1,
8345 : /* 17554*/ OPC_CheckChild1Integer, 24,
8346 : /* 17556*/ OPC_CheckChild1Type, MVT::i32,
8347 : /* 17558*/ OPC_MoveParent,
8348 : /* 17559*/ OPC_MoveChild1,
8349 : /* 17560*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8350 : /* 17563*/ OPC_CheckChild0Same, 0,
8351 : /* 17565*/ OPC_CheckChild1Integer, 24,
8352 : /* 17567*/ OPC_CheckChild1Type, MVT::i32,
8353 : /* 17569*/ OPC_MoveParent,
8354 : /* 17570*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
8355 : /* 17572*/ OPC_MoveParent,
8356 : /* 17573*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8357 : /* 17575*/ OPC_CheckType, MVT::i32,
8358 : /* 17577*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
8359 : /* 17579*/ OPC_EmitInteger, MVT::i32, 8,
8360 : /* 17582*/ OPC_EmitInteger, MVT::i32, 8,
8361 : /* 17585*/ OPC_EmitInteger, MVT::i32, 8,
8362 : /* 17588*/ OPC_EmitInteger, MVT::i1, 0,
8363 : /* 17591*/ OPC_EmitInteger, MVT::i32, 0,
8364 : /* 17594*/ OPC_EmitInteger, MVT::i32, 0,
8365 : /* 17597*/ OPC_EmitInteger, MVT::i32, 0,
8366 : /* 17600*/ OPC_EmitInteger, MVT::i32, 0,
8367 : /* 17603*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
8368 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
8369 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
8370 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
8371 : /* 17620*/ /*Scope*/ 68, /*->17689*/
8372 : /* 17621*/ OPC_CheckChild0Same, 0,
8373 : /* 17623*/ OPC_CheckChild1Integer, 24,
8374 : /* 17625*/ OPC_CheckChild1Type, MVT::i32,
8375 : /* 17627*/ OPC_MoveParent,
8376 : /* 17628*/ OPC_MoveChild1,
8377 : /* 17629*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8378 : /* 17632*/ OPC_CheckChild0Same, 1,
8379 : /* 17634*/ OPC_CheckChild1Integer, 24,
8380 : /* 17636*/ OPC_CheckChild1Type, MVT::i32,
8381 : /* 17638*/ OPC_MoveParent,
8382 : /* 17639*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
8383 : /* 17641*/ OPC_MoveParent,
8384 : /* 17642*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8385 : /* 17644*/ OPC_CheckType, MVT::i32,
8386 : /* 17646*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
8387 : /* 17648*/ OPC_EmitInteger, MVT::i32, 8,
8388 : /* 17651*/ OPC_EmitInteger, MVT::i32, 8,
8389 : /* 17654*/ OPC_EmitInteger, MVT::i32, 8,
8390 : /* 17657*/ OPC_EmitInteger, MVT::i1, 0,
8391 : /* 17660*/ OPC_EmitInteger, MVT::i32, 0,
8392 : /* 17663*/ OPC_EmitInteger, MVT::i32, 0,
8393 : /* 17666*/ OPC_EmitInteger, MVT::i32, 0,
8394 : /* 17669*/ OPC_EmitInteger, MVT::i32, 0,
8395 : /* 17672*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
8396 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
8397 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
8398 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
8399 : /* 17689*/ 0, /*End of Scope*/
8400 : /* 17690*/ /*Scope*/ 53|128,1/*181*/, /*->17873*/
8401 : /* 17692*/ OPC_CheckChild0Same, 0,
8402 : /* 17694*/ OPC_CheckChild1Integer, 8,
8403 : /* 17696*/ OPC_CheckChild1Type, MVT::i32,
8404 : /* 17698*/ OPC_MoveParent,
8405 : /* 17699*/ OPC_MoveParent,
8406 : /* 17700*/ OPC_MoveChild1,
8407 : /* 17701*/ OPC_CheckAndImm, 127|128,1/*255*/,
8408 : /* 17704*/ OPC_MoveChild0,
8409 : /* 17705*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8410 : /* 17708*/ OPC_CheckChild0Same, 1,
8411 : /* 17710*/ OPC_CheckChild1Integer, 8,
8412 : /* 17712*/ OPC_CheckChild1Type, MVT::i32,
8413 : /* 17714*/ OPC_MoveParent,
8414 : /* 17715*/ OPC_MoveParent,
8415 : /* 17716*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
8416 : /* 17718*/ OPC_MoveParent,
8417 : /* 17719*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8418 : /* 17721*/ OPC_MoveParent,
8419 : /* 17722*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8420 : /* 17724*/ OPC_MoveParent,
8421 : /* 17725*/ OPC_MoveChild1,
8422 : /* 17726*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
8423 : /* 17729*/ OPC_MoveChild0,
8424 : /* 17730*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8425 : /* 17733*/ OPC_Scope, 68, /*->17803*/ // 2 children in Scope
8426 : /* 17735*/ OPC_CheckChild0Same, 1,
8427 : /* 17737*/ OPC_CheckChild1Integer, 24,
8428 : /* 17739*/ OPC_CheckChild1Type, MVT::i32,
8429 : /* 17741*/ OPC_MoveParent,
8430 : /* 17742*/ OPC_MoveChild1,
8431 : /* 17743*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8432 : /* 17746*/ OPC_CheckChild0Same, 0,
8433 : /* 17748*/ OPC_CheckChild1Integer, 24,
8434 : /* 17750*/ OPC_CheckChild1Type, MVT::i32,
8435 : /* 17752*/ OPC_MoveParent,
8436 : /* 17753*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
8437 : /* 17755*/ OPC_MoveParent,
8438 : /* 17756*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8439 : /* 17758*/ OPC_CheckType, MVT::i32,
8440 : /* 17760*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
8441 : /* 17762*/ OPC_EmitInteger, MVT::i32, 8,
8442 : /* 17765*/ OPC_EmitInteger, MVT::i32, 8,
8443 : /* 17768*/ OPC_EmitInteger, MVT::i32, 8,
8444 : /* 17771*/ OPC_EmitInteger, MVT::i1, 0,
8445 : /* 17774*/ OPC_EmitInteger, MVT::i32, 0,
8446 : /* 17777*/ OPC_EmitInteger, MVT::i32, 0,
8447 : /* 17780*/ OPC_EmitInteger, MVT::i32, 0,
8448 : /* 17783*/ OPC_EmitInteger, MVT::i32, 0,
8449 : /* 17786*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
8450 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
8451 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
8452 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
8453 : /* 17803*/ /*Scope*/ 68, /*->17872*/
8454 : /* 17804*/ OPC_CheckChild0Same, 0,
8455 : /* 17806*/ OPC_CheckChild1Integer, 24,
8456 : /* 17808*/ OPC_CheckChild1Type, MVT::i32,
8457 : /* 17810*/ OPC_MoveParent,
8458 : /* 17811*/ OPC_MoveChild1,
8459 : /* 17812*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8460 : /* 17815*/ OPC_CheckChild0Same, 1,
8461 : /* 17817*/ OPC_CheckChild1Integer, 24,
8462 : /* 17819*/ OPC_CheckChild1Type, MVT::i32,
8463 : /* 17821*/ OPC_MoveParent,
8464 : /* 17822*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
8465 : /* 17824*/ OPC_MoveParent,
8466 : /* 17825*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8467 : /* 17827*/ OPC_CheckType, MVT::i32,
8468 : /* 17829*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
8469 : /* 17831*/ OPC_EmitInteger, MVT::i32, 8,
8470 : /* 17834*/ OPC_EmitInteger, MVT::i32, 8,
8471 : /* 17837*/ OPC_EmitInteger, MVT::i32, 8,
8472 : /* 17840*/ OPC_EmitInteger, MVT::i1, 0,
8473 : /* 17843*/ OPC_EmitInteger, MVT::i32, 0,
8474 : /* 17846*/ OPC_EmitInteger, MVT::i32, 0,
8475 : /* 17849*/ OPC_EmitInteger, MVT::i32, 0,
8476 : /* 17852*/ OPC_EmitInteger, MVT::i32, 0,
8477 : /* 17855*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
8478 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
8479 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
8480 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
8481 : /* 17872*/ 0, /*End of Scope*/
8482 : /* 17873*/ 0, /*End of Scope*/
8483 : /* 17874*/ 0, /*End of Scope*/
8484 : /* 17875*/ 0, /*End of Scope*/
8485 : /* 17876*/ /*SwitchOpcode*/ 31|128,23/*2975*/, TARGET_VAL(AMDGPUISD::MUL_U24),// ->20855
8486 : /* 17880*/ OPC_MoveChild0,
8487 : /* 17881*/ OPC_CheckAndImm, 127|128,1/*255*/,
8488 : /* 17884*/ OPC_MoveChild0,
8489 : /* 17885*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8490 : /* 17888*/ OPC_Scope, 108|128,5/*748*/, /*->18639*/ // 3 children in Scope
8491 : /* 17891*/ OPC_CheckChild0Same, 0,
8492 : /* 17893*/ OPC_CheckChild1Integer, 8,
8493 : /* 17895*/ OPC_CheckChild1Type, MVT::i32,
8494 : /* 17897*/ OPC_MoveParent,
8495 : /* 17898*/ OPC_MoveParent,
8496 : /* 17899*/ OPC_MoveChild1,
8497 : /* 17900*/ OPC_CheckAndImm, 127|128,1/*255*/,
8498 : /* 17903*/ OPC_MoveChild0,
8499 : /* 17904*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8500 : /* 17907*/ OPC_CheckChild0Same, 1,
8501 : /* 17909*/ OPC_CheckChild1Integer, 8,
8502 : /* 17911*/ OPC_CheckChild1Type, MVT::i32,
8503 : /* 17913*/ OPC_MoveParent,
8504 : /* 17914*/ OPC_MoveParent,
8505 : /* 17915*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
8506 : /* 17917*/ OPC_MoveParent,
8507 : /* 17918*/ OPC_MoveChild1,
8508 : /* 17919*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
8509 : /* 17922*/ OPC_Scope, 99|128,2/*355*/, /*->18280*/ // 2 children in Scope
8510 : /* 17925*/ OPC_RecordChild0, // #2 = $src2
8511 : /* 17926*/ OPC_MoveChild1,
8512 : /* 17927*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
8513 : /* 17930*/ OPC_MoveChild0,
8514 : /* 17931*/ OPC_CheckAndImm, 127|128,1/*255*/,
8515 : /* 17934*/ OPC_Scope, 42|128,1/*170*/, /*->18107*/ // 2 children in Scope
8516 : /* 17937*/ OPC_CheckChild0Same, 0,
8517 : /* 17939*/ OPC_MoveParent,
8518 : /* 17940*/ OPC_MoveChild1,
8519 : /* 17941*/ OPC_CheckAndImm, 127|128,1/*255*/,
8520 : /* 17944*/ OPC_CheckChild0Same, 1,
8521 : /* 17946*/ OPC_MoveParent,
8522 : /* 17947*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
8523 : /* 17949*/ OPC_MoveParent,
8524 : /* 17950*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8525 : /* 17952*/ OPC_MoveParent,
8526 : /* 17953*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8527 : /* 17955*/ OPC_MoveParent,
8528 : /* 17956*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8529 : /* 17958*/ OPC_MoveParent,
8530 : /* 17959*/ OPC_MoveChild1,
8531 : /* 17960*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
8532 : /* 17963*/ OPC_MoveChild0,
8533 : /* 17964*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8534 : /* 17967*/ OPC_Scope, 68, /*->18037*/ // 2 children in Scope
8535 : /* 17969*/ OPC_CheckChild0Same, 0,
8536 : /* 17971*/ OPC_CheckChild1Integer, 24,
8537 : /* 17973*/ OPC_CheckChild1Type, MVT::i32,
8538 : /* 17975*/ OPC_MoveParent,
8539 : /* 17976*/ OPC_MoveChild1,
8540 : /* 17977*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8541 : /* 17980*/ OPC_CheckChild0Same, 1,
8542 : /* 17982*/ OPC_CheckChild1Integer, 24,
8543 : /* 17984*/ OPC_CheckChild1Type, MVT::i32,
8544 : /* 17986*/ OPC_MoveParent,
8545 : /* 17987*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
8546 : /* 17989*/ OPC_MoveParent,
8547 : /* 17990*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8548 : /* 17992*/ OPC_CheckType, MVT::i32,
8549 : /* 17994*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
8550 : /* 17996*/ OPC_EmitInteger, MVT::i32, 8,
8551 : /* 17999*/ OPC_EmitInteger, MVT::i32, 8,
8552 : /* 18002*/ OPC_EmitInteger, MVT::i32, 8,
8553 : /* 18005*/ OPC_EmitInteger, MVT::i1, 0,
8554 : /* 18008*/ OPC_EmitInteger, MVT::i32, 0,
8555 : /* 18011*/ OPC_EmitInteger, MVT::i32, 0,
8556 : /* 18014*/ OPC_EmitInteger, MVT::i32, 0,
8557 : /* 18017*/ OPC_EmitInteger, MVT::i32, 0,
8558 : /* 18020*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
8559 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
8560 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
8561 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
8562 : /* 18037*/ /*Scope*/ 68, /*->18106*/
8563 : /* 18038*/ OPC_CheckChild0Same, 1,
8564 : /* 18040*/ OPC_CheckChild1Integer, 24,
8565 : /* 18042*/ OPC_CheckChild1Type, MVT::i32,
8566 : /* 18044*/ OPC_MoveParent,
8567 : /* 18045*/ OPC_MoveChild1,
8568 : /* 18046*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8569 : /* 18049*/ OPC_CheckChild0Same, 0,
8570 : /* 18051*/ OPC_CheckChild1Integer, 24,
8571 : /* 18053*/ OPC_CheckChild1Type, MVT::i32,
8572 : /* 18055*/ OPC_MoveParent,
8573 : /* 18056*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
8574 : /* 18058*/ OPC_MoveParent,
8575 : /* 18059*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8576 : /* 18061*/ OPC_CheckType, MVT::i32,
8577 : /* 18063*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
8578 : /* 18065*/ OPC_EmitInteger, MVT::i32, 8,
8579 : /* 18068*/ OPC_EmitInteger, MVT::i32, 8,
8580 : /* 18071*/ OPC_EmitInteger, MVT::i32, 8,
8581 : /* 18074*/ OPC_EmitInteger, MVT::i1, 0,
8582 : /* 18077*/ OPC_EmitInteger, MVT::i32, 0,
8583 : /* 18080*/ OPC_EmitInteger, MVT::i32, 0,
8584 : /* 18083*/ OPC_EmitInteger, MVT::i32, 0,
8585 : /* 18086*/ OPC_EmitInteger, MVT::i32, 0,
8586 : /* 18089*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
8587 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
8588 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
8589 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
8590 : /* 18106*/ 0, /*End of Scope*/
8591 : /* 18107*/ /*Scope*/ 42|128,1/*170*/, /*->18279*/
8592 : /* 18109*/ OPC_CheckChild0Same, 1,
8593 : /* 18111*/ OPC_MoveParent,
8594 : /* 18112*/ OPC_MoveChild1,
8595 : /* 18113*/ OPC_CheckAndImm, 127|128,1/*255*/,
8596 : /* 18116*/ OPC_CheckChild0Same, 0,
8597 : /* 18118*/ OPC_MoveParent,
8598 : /* 18119*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
8599 : /* 18121*/ OPC_MoveParent,
8600 : /* 18122*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8601 : /* 18124*/ OPC_MoveParent,
8602 : /* 18125*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8603 : /* 18127*/ OPC_MoveParent,
8604 : /* 18128*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8605 : /* 18130*/ OPC_MoveParent,
8606 : /* 18131*/ OPC_MoveChild1,
8607 : /* 18132*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
8608 : /* 18135*/ OPC_MoveChild0,
8609 : /* 18136*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8610 : /* 18139*/ OPC_Scope, 68, /*->18209*/ // 2 children in Scope
8611 : /* 18141*/ OPC_CheckChild0Same, 0,
8612 : /* 18143*/ OPC_CheckChild1Integer, 24,
8613 : /* 18145*/ OPC_CheckChild1Type, MVT::i32,
8614 : /* 18147*/ OPC_MoveParent,
8615 : /* 18148*/ OPC_MoveChild1,
8616 : /* 18149*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8617 : /* 18152*/ OPC_CheckChild0Same, 1,
8618 : /* 18154*/ OPC_CheckChild1Integer, 24,
8619 : /* 18156*/ OPC_CheckChild1Type, MVT::i32,
8620 : /* 18158*/ OPC_MoveParent,
8621 : /* 18159*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
8622 : /* 18161*/ OPC_MoveParent,
8623 : /* 18162*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8624 : /* 18164*/ OPC_CheckType, MVT::i32,
8625 : /* 18166*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
8626 : /* 18168*/ OPC_EmitInteger, MVT::i32, 8,
8627 : /* 18171*/ OPC_EmitInteger, MVT::i32, 8,
8628 : /* 18174*/ OPC_EmitInteger, MVT::i32, 8,
8629 : /* 18177*/ OPC_EmitInteger, MVT::i1, 0,
8630 : /* 18180*/ OPC_EmitInteger, MVT::i32, 0,
8631 : /* 18183*/ OPC_EmitInteger, MVT::i32, 0,
8632 : /* 18186*/ OPC_EmitInteger, MVT::i32, 0,
8633 : /* 18189*/ OPC_EmitInteger, MVT::i32, 0,
8634 : /* 18192*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
8635 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
8636 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
8637 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
8638 : /* 18209*/ /*Scope*/ 68, /*->18278*/
8639 : /* 18210*/ OPC_CheckChild0Same, 1,
8640 : /* 18212*/ OPC_CheckChild1Integer, 24,
8641 : /* 18214*/ OPC_CheckChild1Type, MVT::i32,
8642 : /* 18216*/ OPC_MoveParent,
8643 : /* 18217*/ OPC_MoveChild1,
8644 : /* 18218*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8645 : /* 18221*/ OPC_CheckChild0Same, 0,
8646 : /* 18223*/ OPC_CheckChild1Integer, 24,
8647 : /* 18225*/ OPC_CheckChild1Type, MVT::i32,
8648 : /* 18227*/ OPC_MoveParent,
8649 : /* 18228*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
8650 : /* 18230*/ OPC_MoveParent,
8651 : /* 18231*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8652 : /* 18233*/ OPC_CheckType, MVT::i32,
8653 : /* 18235*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
8654 : /* 18237*/ OPC_EmitInteger, MVT::i32, 8,
8655 : /* 18240*/ OPC_EmitInteger, MVT::i32, 8,
8656 : /* 18243*/ OPC_EmitInteger, MVT::i32, 8,
8657 : /* 18246*/ OPC_EmitInteger, MVT::i1, 0,
8658 : /* 18249*/ OPC_EmitInteger, MVT::i32, 0,
8659 : /* 18252*/ OPC_EmitInteger, MVT::i32, 0,
8660 : /* 18255*/ OPC_EmitInteger, MVT::i32, 0,
8661 : /* 18258*/ OPC_EmitInteger, MVT::i32, 0,
8662 : /* 18261*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
8663 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
8664 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
8665 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
8666 : /* 18278*/ 0, /*End of Scope*/
8667 : /* 18279*/ 0, /*End of Scope*/
8668 : /* 18280*/ /*Scope*/ 100|128,2/*356*/, /*->18638*/
8669 : /* 18282*/ OPC_MoveChild0,
8670 : /* 18283*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
8671 : /* 18286*/ OPC_MoveChild0,
8672 : /* 18287*/ OPC_CheckAndImm, 127|128,1/*255*/,
8673 : /* 18290*/ OPC_Scope, 43|128,1/*171*/, /*->18464*/ // 2 children in Scope
8674 : /* 18293*/ OPC_CheckChild0Same, 0,
8675 : /* 18295*/ OPC_MoveParent,
8676 : /* 18296*/ OPC_MoveChild1,
8677 : /* 18297*/ OPC_CheckAndImm, 127|128,1/*255*/,
8678 : /* 18300*/ OPC_CheckChild0Same, 1,
8679 : /* 18302*/ OPC_MoveParent,
8680 : /* 18303*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
8681 : /* 18305*/ OPC_MoveParent,
8682 : /* 18306*/ OPC_RecordChild1, // #2 = $src2
8683 : /* 18307*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8684 : /* 18309*/ OPC_MoveParent,
8685 : /* 18310*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8686 : /* 18312*/ OPC_MoveParent,
8687 : /* 18313*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8688 : /* 18315*/ OPC_MoveParent,
8689 : /* 18316*/ OPC_MoveChild1,
8690 : /* 18317*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
8691 : /* 18320*/ OPC_MoveChild0,
8692 : /* 18321*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8693 : /* 18324*/ OPC_Scope, 68, /*->18394*/ // 2 children in Scope
8694 : /* 18326*/ OPC_CheckChild0Same, 0,
8695 : /* 18328*/ OPC_CheckChild1Integer, 24,
8696 : /* 18330*/ OPC_CheckChild1Type, MVT::i32,
8697 : /* 18332*/ OPC_MoveParent,
8698 : /* 18333*/ OPC_MoveChild1,
8699 : /* 18334*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8700 : /* 18337*/ OPC_CheckChild0Same, 1,
8701 : /* 18339*/ OPC_CheckChild1Integer, 24,
8702 : /* 18341*/ OPC_CheckChild1Type, MVT::i32,
8703 : /* 18343*/ OPC_MoveParent,
8704 : /* 18344*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
8705 : /* 18346*/ OPC_MoveParent,
8706 : /* 18347*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8707 : /* 18349*/ OPC_CheckType, MVT::i32,
8708 : /* 18351*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
8709 : /* 18353*/ OPC_EmitInteger, MVT::i32, 8,
8710 : /* 18356*/ OPC_EmitInteger, MVT::i32, 8,
8711 : /* 18359*/ OPC_EmitInteger, MVT::i32, 8,
8712 : /* 18362*/ OPC_EmitInteger, MVT::i1, 0,
8713 : /* 18365*/ OPC_EmitInteger, MVT::i32, 0,
8714 : /* 18368*/ OPC_EmitInteger, MVT::i32, 0,
8715 : /* 18371*/ OPC_EmitInteger, MVT::i32, 0,
8716 : /* 18374*/ OPC_EmitInteger, MVT::i32, 0,
8717 : /* 18377*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
8718 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
8719 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
8720 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
8721 : /* 18394*/ /*Scope*/ 68, /*->18463*/
8722 : /* 18395*/ OPC_CheckChild0Same, 1,
8723 : /* 18397*/ OPC_CheckChild1Integer, 24,
8724 : /* 18399*/ OPC_CheckChild1Type, MVT::i32,
8725 : /* 18401*/ OPC_MoveParent,
8726 : /* 18402*/ OPC_MoveChild1,
8727 : /* 18403*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8728 : /* 18406*/ OPC_CheckChild0Same, 0,
8729 : /* 18408*/ OPC_CheckChild1Integer, 24,
8730 : /* 18410*/ OPC_CheckChild1Type, MVT::i32,
8731 : /* 18412*/ OPC_MoveParent,
8732 : /* 18413*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
8733 : /* 18415*/ OPC_MoveParent,
8734 : /* 18416*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8735 : /* 18418*/ OPC_CheckType, MVT::i32,
8736 : /* 18420*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
8737 : /* 18422*/ OPC_EmitInteger, MVT::i32, 8,
8738 : /* 18425*/ OPC_EmitInteger, MVT::i32, 8,
8739 : /* 18428*/ OPC_EmitInteger, MVT::i32, 8,
8740 : /* 18431*/ OPC_EmitInteger, MVT::i1, 0,
8741 : /* 18434*/ OPC_EmitInteger, MVT::i32, 0,
8742 : /* 18437*/ OPC_EmitInteger, MVT::i32, 0,
8743 : /* 18440*/ OPC_EmitInteger, MVT::i32, 0,
8744 : /* 18443*/ OPC_EmitInteger, MVT::i32, 0,
8745 : /* 18446*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
8746 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
8747 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
8748 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
8749 : /* 18463*/ 0, /*End of Scope*/
8750 : /* 18464*/ /*Scope*/ 43|128,1/*171*/, /*->18637*/
8751 : /* 18466*/ OPC_CheckChild0Same, 1,
8752 : /* 18468*/ OPC_MoveParent,
8753 : /* 18469*/ OPC_MoveChild1,
8754 : /* 18470*/ OPC_CheckAndImm, 127|128,1/*255*/,
8755 : /* 18473*/ OPC_CheckChild0Same, 0,
8756 : /* 18475*/ OPC_MoveParent,
8757 : /* 18476*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
8758 : /* 18478*/ OPC_MoveParent,
8759 : /* 18479*/ OPC_RecordChild1, // #2 = $src2
8760 : /* 18480*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8761 : /* 18482*/ OPC_MoveParent,
8762 : /* 18483*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8763 : /* 18485*/ OPC_MoveParent,
8764 : /* 18486*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8765 : /* 18488*/ OPC_MoveParent,
8766 : /* 18489*/ OPC_MoveChild1,
8767 : /* 18490*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
8768 : /* 18493*/ OPC_MoveChild0,
8769 : /* 18494*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8770 : /* 18497*/ OPC_Scope, 68, /*->18567*/ // 2 children in Scope
8771 : /* 18499*/ OPC_CheckChild0Same, 0,
8772 : /* 18501*/ OPC_CheckChild1Integer, 24,
8773 : /* 18503*/ OPC_CheckChild1Type, MVT::i32,
8774 : /* 18505*/ OPC_MoveParent,
8775 : /* 18506*/ OPC_MoveChild1,
8776 : /* 18507*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8777 : /* 18510*/ OPC_CheckChild0Same, 1,
8778 : /* 18512*/ OPC_CheckChild1Integer, 24,
8779 : /* 18514*/ OPC_CheckChild1Type, MVT::i32,
8780 : /* 18516*/ OPC_MoveParent,
8781 : /* 18517*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
8782 : /* 18519*/ OPC_MoveParent,
8783 : /* 18520*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8784 : /* 18522*/ OPC_CheckType, MVT::i32,
8785 : /* 18524*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
8786 : /* 18526*/ OPC_EmitInteger, MVT::i32, 8,
8787 : /* 18529*/ OPC_EmitInteger, MVT::i32, 8,
8788 : /* 18532*/ OPC_EmitInteger, MVT::i32, 8,
8789 : /* 18535*/ OPC_EmitInteger, MVT::i1, 0,
8790 : /* 18538*/ OPC_EmitInteger, MVT::i32, 0,
8791 : /* 18541*/ OPC_EmitInteger, MVT::i32, 0,
8792 : /* 18544*/ OPC_EmitInteger, MVT::i32, 0,
8793 : /* 18547*/ OPC_EmitInteger, MVT::i32, 0,
8794 : /* 18550*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
8795 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
8796 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
8797 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
8798 : /* 18567*/ /*Scope*/ 68, /*->18636*/
8799 : /* 18568*/ OPC_CheckChild0Same, 1,
8800 : /* 18570*/ OPC_CheckChild1Integer, 24,
8801 : /* 18572*/ OPC_CheckChild1Type, MVT::i32,
8802 : /* 18574*/ OPC_MoveParent,
8803 : /* 18575*/ OPC_MoveChild1,
8804 : /* 18576*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8805 : /* 18579*/ OPC_CheckChild0Same, 0,
8806 : /* 18581*/ OPC_CheckChild1Integer, 24,
8807 : /* 18583*/ OPC_CheckChild1Type, MVT::i32,
8808 : /* 18585*/ OPC_MoveParent,
8809 : /* 18586*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
8810 : /* 18588*/ OPC_MoveParent,
8811 : /* 18589*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8812 : /* 18591*/ OPC_CheckType, MVT::i32,
8813 : /* 18593*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
8814 : /* 18595*/ OPC_EmitInteger, MVT::i32, 8,
8815 : /* 18598*/ OPC_EmitInteger, MVT::i32, 8,
8816 : /* 18601*/ OPC_EmitInteger, MVT::i32, 8,
8817 : /* 18604*/ OPC_EmitInteger, MVT::i1, 0,
8818 : /* 18607*/ OPC_EmitInteger, MVT::i32, 0,
8819 : /* 18610*/ OPC_EmitInteger, MVT::i32, 0,
8820 : /* 18613*/ OPC_EmitInteger, MVT::i32, 0,
8821 : /* 18616*/ OPC_EmitInteger, MVT::i32, 0,
8822 : /* 18619*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
8823 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
8824 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
8825 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
8826 : /* 18636*/ 0, /*End of Scope*/
8827 : /* 18637*/ 0, /*End of Scope*/
8828 : /* 18638*/ 0, /*End of Scope*/
8829 : /* 18639*/ /*Scope*/ 55|128,11/*1463*/, /*->20104*/
8830 : /* 18641*/ OPC_CheckChild0Same, 1,
8831 : /* 18643*/ OPC_CheckChild1Integer, 8,
8832 : /* 18645*/ OPC_CheckChild1Type, MVT::i32,
8833 : /* 18647*/ OPC_MoveParent,
8834 : /* 18648*/ OPC_MoveParent,
8835 : /* 18649*/ OPC_MoveChild1,
8836 : /* 18650*/ OPC_CheckAndImm, 127|128,1/*255*/,
8837 : /* 18653*/ OPC_MoveChild0,
8838 : /* 18654*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8839 : /* 18657*/ OPC_CheckChild0Same, 0,
8840 : /* 18659*/ OPC_CheckChild1Integer, 8,
8841 : /* 18661*/ OPC_CheckChild1Type, MVT::i32,
8842 : /* 18663*/ OPC_MoveParent,
8843 : /* 18664*/ OPC_MoveParent,
8844 : /* 18665*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
8845 : /* 18667*/ OPC_MoveParent,
8846 : /* 18668*/ OPC_MoveChild1,
8847 : /* 18669*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
8848 : /* 18672*/ OPC_Scope, 99|128,2/*355*/, /*->19030*/ // 4 children in Scope
8849 : /* 18675*/ OPC_RecordChild0, // #2 = $src2
8850 : /* 18676*/ OPC_MoveChild1,
8851 : /* 18677*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
8852 : /* 18680*/ OPC_MoveChild0,
8853 : /* 18681*/ OPC_CheckAndImm, 127|128,1/*255*/,
8854 : /* 18684*/ OPC_Scope, 42|128,1/*170*/, /*->18857*/ // 2 children in Scope
8855 : /* 18687*/ OPC_CheckChild0Same, 0,
8856 : /* 18689*/ OPC_MoveParent,
8857 : /* 18690*/ OPC_MoveChild1,
8858 : /* 18691*/ OPC_CheckAndImm, 127|128,1/*255*/,
8859 : /* 18694*/ OPC_CheckChild0Same, 1,
8860 : /* 18696*/ OPC_MoveParent,
8861 : /* 18697*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
8862 : /* 18699*/ OPC_MoveParent,
8863 : /* 18700*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8864 : /* 18702*/ OPC_MoveParent,
8865 : /* 18703*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8866 : /* 18705*/ OPC_MoveParent,
8867 : /* 18706*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8868 : /* 18708*/ OPC_MoveParent,
8869 : /* 18709*/ OPC_MoveChild1,
8870 : /* 18710*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
8871 : /* 18713*/ OPC_MoveChild0,
8872 : /* 18714*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8873 : /* 18717*/ OPC_Scope, 68, /*->18787*/ // 2 children in Scope
8874 : /* 18719*/ OPC_CheckChild0Same, 0,
8875 : /* 18721*/ OPC_CheckChild1Integer, 24,
8876 : /* 18723*/ OPC_CheckChild1Type, MVT::i32,
8877 : /* 18725*/ OPC_MoveParent,
8878 : /* 18726*/ OPC_MoveChild1,
8879 : /* 18727*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8880 : /* 18730*/ OPC_CheckChild0Same, 1,
8881 : /* 18732*/ OPC_CheckChild1Integer, 24,
8882 : /* 18734*/ OPC_CheckChild1Type, MVT::i32,
8883 : /* 18736*/ OPC_MoveParent,
8884 : /* 18737*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
8885 : /* 18739*/ OPC_MoveParent,
8886 : /* 18740*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8887 : /* 18742*/ OPC_CheckType, MVT::i32,
8888 : /* 18744*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
8889 : /* 18746*/ OPC_EmitInteger, MVT::i32, 8,
8890 : /* 18749*/ OPC_EmitInteger, MVT::i32, 8,
8891 : /* 18752*/ OPC_EmitInteger, MVT::i32, 8,
8892 : /* 18755*/ OPC_EmitInteger, MVT::i1, 0,
8893 : /* 18758*/ OPC_EmitInteger, MVT::i32, 0,
8894 : /* 18761*/ OPC_EmitInteger, MVT::i32, 0,
8895 : /* 18764*/ OPC_EmitInteger, MVT::i32, 0,
8896 : /* 18767*/ OPC_EmitInteger, MVT::i32, 0,
8897 : /* 18770*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
8898 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
8899 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
8900 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
8901 : /* 18787*/ /*Scope*/ 68, /*->18856*/
8902 : /* 18788*/ OPC_CheckChild0Same, 1,
8903 : /* 18790*/ OPC_CheckChild1Integer, 24,
8904 : /* 18792*/ OPC_CheckChild1Type, MVT::i32,
8905 : /* 18794*/ OPC_MoveParent,
8906 : /* 18795*/ OPC_MoveChild1,
8907 : /* 18796*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8908 : /* 18799*/ OPC_CheckChild0Same, 0,
8909 : /* 18801*/ OPC_CheckChild1Integer, 24,
8910 : /* 18803*/ OPC_CheckChild1Type, MVT::i32,
8911 : /* 18805*/ OPC_MoveParent,
8912 : /* 18806*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
8913 : /* 18808*/ OPC_MoveParent,
8914 : /* 18809*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8915 : /* 18811*/ OPC_CheckType, MVT::i32,
8916 : /* 18813*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
8917 : /* 18815*/ OPC_EmitInteger, MVT::i32, 8,
8918 : /* 18818*/ OPC_EmitInteger, MVT::i32, 8,
8919 : /* 18821*/ OPC_EmitInteger, MVT::i32, 8,
8920 : /* 18824*/ OPC_EmitInteger, MVT::i1, 0,
8921 : /* 18827*/ OPC_EmitInteger, MVT::i32, 0,
8922 : /* 18830*/ OPC_EmitInteger, MVT::i32, 0,
8923 : /* 18833*/ OPC_EmitInteger, MVT::i32, 0,
8924 : /* 18836*/ OPC_EmitInteger, MVT::i32, 0,
8925 : /* 18839*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
8926 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
8927 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
8928 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
8929 : /* 18856*/ 0, /*End of Scope*/
8930 : /* 18857*/ /*Scope*/ 42|128,1/*170*/, /*->19029*/
8931 : /* 18859*/ OPC_CheckChild0Same, 1,
8932 : /* 18861*/ OPC_MoveParent,
8933 : /* 18862*/ OPC_MoveChild1,
8934 : /* 18863*/ OPC_CheckAndImm, 127|128,1/*255*/,
8935 : /* 18866*/ OPC_CheckChild0Same, 0,
8936 : /* 18868*/ OPC_MoveParent,
8937 : /* 18869*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
8938 : /* 18871*/ OPC_MoveParent,
8939 : /* 18872*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8940 : /* 18874*/ OPC_MoveParent,
8941 : /* 18875*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8942 : /* 18877*/ OPC_MoveParent,
8943 : /* 18878*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8944 : /* 18880*/ OPC_MoveParent,
8945 : /* 18881*/ OPC_MoveChild1,
8946 : /* 18882*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
8947 : /* 18885*/ OPC_MoveChild0,
8948 : /* 18886*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8949 : /* 18889*/ OPC_Scope, 68, /*->18959*/ // 2 children in Scope
8950 : /* 18891*/ OPC_CheckChild0Same, 0,
8951 : /* 18893*/ OPC_CheckChild1Integer, 24,
8952 : /* 18895*/ OPC_CheckChild1Type, MVT::i32,
8953 : /* 18897*/ OPC_MoveParent,
8954 : /* 18898*/ OPC_MoveChild1,
8955 : /* 18899*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8956 : /* 18902*/ OPC_CheckChild0Same, 1,
8957 : /* 18904*/ OPC_CheckChild1Integer, 24,
8958 : /* 18906*/ OPC_CheckChild1Type, MVT::i32,
8959 : /* 18908*/ OPC_MoveParent,
8960 : /* 18909*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
8961 : /* 18911*/ OPC_MoveParent,
8962 : /* 18912*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8963 : /* 18914*/ OPC_CheckType, MVT::i32,
8964 : /* 18916*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
8965 : /* 18918*/ OPC_EmitInteger, MVT::i32, 8,
8966 : /* 18921*/ OPC_EmitInteger, MVT::i32, 8,
8967 : /* 18924*/ OPC_EmitInteger, MVT::i32, 8,
8968 : /* 18927*/ OPC_EmitInteger, MVT::i1, 0,
8969 : /* 18930*/ OPC_EmitInteger, MVT::i32, 0,
8970 : /* 18933*/ OPC_EmitInteger, MVT::i32, 0,
8971 : /* 18936*/ OPC_EmitInteger, MVT::i32, 0,
8972 : /* 18939*/ OPC_EmitInteger, MVT::i32, 0,
8973 : /* 18942*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
8974 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
8975 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
8976 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
8977 : /* 18959*/ /*Scope*/ 68, /*->19028*/
8978 : /* 18960*/ OPC_CheckChild0Same, 1,
8979 : /* 18962*/ OPC_CheckChild1Integer, 24,
8980 : /* 18964*/ OPC_CheckChild1Type, MVT::i32,
8981 : /* 18966*/ OPC_MoveParent,
8982 : /* 18967*/ OPC_MoveChild1,
8983 : /* 18968*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
8984 : /* 18971*/ OPC_CheckChild0Same, 0,
8985 : /* 18973*/ OPC_CheckChild1Integer, 24,
8986 : /* 18975*/ OPC_CheckChild1Type, MVT::i32,
8987 : /* 18977*/ OPC_MoveParent,
8988 : /* 18978*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
8989 : /* 18980*/ OPC_MoveParent,
8990 : /* 18981*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
8991 : /* 18983*/ OPC_CheckType, MVT::i32,
8992 : /* 18985*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
8993 : /* 18987*/ OPC_EmitInteger, MVT::i32, 8,
8994 : /* 18990*/ OPC_EmitInteger, MVT::i32, 8,
8995 : /* 18993*/ OPC_EmitInteger, MVT::i32, 8,
8996 : /* 18996*/ OPC_EmitInteger, MVT::i1, 0,
8997 : /* 18999*/ OPC_EmitInteger, MVT::i32, 0,
8998 : /* 19002*/ OPC_EmitInteger, MVT::i32, 0,
8999 : /* 19005*/ OPC_EmitInteger, MVT::i32, 0,
9000 : /* 19008*/ OPC_EmitInteger, MVT::i32, 0,
9001 : /* 19011*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
9002 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
9003 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
9004 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
9005 : /* 19028*/ 0, /*End of Scope*/
9006 : /* 19029*/ 0, /*End of Scope*/
9007 : /* 19030*/ /*Scope*/ 100|128,2/*356*/, /*->19388*/
9008 : /* 19032*/ OPC_MoveChild0,
9009 : /* 19033*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
9010 : /* 19036*/ OPC_MoveChild0,
9011 : /* 19037*/ OPC_CheckAndImm, 127|128,1/*255*/,
9012 : /* 19040*/ OPC_Scope, 43|128,1/*171*/, /*->19214*/ // 2 children in Scope
9013 : /* 19043*/ OPC_CheckChild0Same, 0,
9014 : /* 19045*/ OPC_MoveParent,
9015 : /* 19046*/ OPC_MoveChild1,
9016 : /* 19047*/ OPC_CheckAndImm, 127|128,1/*255*/,
9017 : /* 19050*/ OPC_CheckChild0Same, 1,
9018 : /* 19052*/ OPC_MoveParent,
9019 : /* 19053*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
9020 : /* 19055*/ OPC_MoveParent,
9021 : /* 19056*/ OPC_RecordChild1, // #2 = $src2
9022 : /* 19057*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9023 : /* 19059*/ OPC_MoveParent,
9024 : /* 19060*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9025 : /* 19062*/ OPC_MoveParent,
9026 : /* 19063*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9027 : /* 19065*/ OPC_MoveParent,
9028 : /* 19066*/ OPC_MoveChild1,
9029 : /* 19067*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
9030 : /* 19070*/ OPC_MoveChild0,
9031 : /* 19071*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
9032 : /* 19074*/ OPC_Scope, 68, /*->19144*/ // 2 children in Scope
9033 : /* 19076*/ OPC_CheckChild0Same, 0,
9034 : /* 19078*/ OPC_CheckChild1Integer, 24,
9035 : /* 19080*/ OPC_CheckChild1Type, MVT::i32,
9036 : /* 19082*/ OPC_MoveParent,
9037 : /* 19083*/ OPC_MoveChild1,
9038 : /* 19084*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
9039 : /* 19087*/ OPC_CheckChild0Same, 1,
9040 : /* 19089*/ OPC_CheckChild1Integer, 24,
9041 : /* 19091*/ OPC_CheckChild1Type, MVT::i32,
9042 : /* 19093*/ OPC_MoveParent,
9043 : /* 19094*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
9044 : /* 19096*/ OPC_MoveParent,
9045 : /* 19097*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9046 : /* 19099*/ OPC_CheckType, MVT::i32,
9047 : /* 19101*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
9048 : /* 19103*/ OPC_EmitInteger, MVT::i32, 8,
9049 : /* 19106*/ OPC_EmitInteger, MVT::i32, 8,
9050 : /* 19109*/ OPC_EmitInteger, MVT::i32, 8,
9051 : /* 19112*/ OPC_EmitInteger, MVT::i1, 0,
9052 : /* 19115*/ OPC_EmitInteger, MVT::i32, 0,
9053 : /* 19118*/ OPC_EmitInteger, MVT::i32, 0,
9054 : /* 19121*/ OPC_EmitInteger, MVT::i32, 0,
9055 : /* 19124*/ OPC_EmitInteger, MVT::i32, 0,
9056 : /* 19127*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
9057 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
9058 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
9059 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
9060 : /* 19144*/ /*Scope*/ 68, /*->19213*/
9061 : /* 19145*/ OPC_CheckChild0Same, 1,
9062 : /* 19147*/ OPC_CheckChild1Integer, 24,
9063 : /* 19149*/ OPC_CheckChild1Type, MVT::i32,
9064 : /* 19151*/ OPC_MoveParent,
9065 : /* 19152*/ OPC_MoveChild1,
9066 : /* 19153*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
9067 : /* 19156*/ OPC_CheckChild0Same, 0,
9068 : /* 19158*/ OPC_CheckChild1Integer, 24,
9069 : /* 19160*/ OPC_CheckChild1Type, MVT::i32,
9070 : /* 19162*/ OPC_MoveParent,
9071 : /* 19163*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
9072 : /* 19165*/ OPC_MoveParent,
9073 : /* 19166*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9074 : /* 19168*/ OPC_CheckType, MVT::i32,
9075 : /* 19170*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
9076 : /* 19172*/ OPC_EmitInteger, MVT::i32, 8,
9077 : /* 19175*/ OPC_EmitInteger, MVT::i32, 8,
9078 : /* 19178*/ OPC_EmitInteger, MVT::i32, 8,
9079 : /* 19181*/ OPC_EmitInteger, MVT::i1, 0,
9080 : /* 19184*/ OPC_EmitInteger, MVT::i32, 0,
9081 : /* 19187*/ OPC_EmitInteger, MVT::i32, 0,
9082 : /* 19190*/ OPC_EmitInteger, MVT::i32, 0,
9083 : /* 19193*/ OPC_EmitInteger, MVT::i32, 0,
9084 : /* 19196*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
9085 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
9086 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
9087 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
9088 : /* 19213*/ 0, /*End of Scope*/
9089 : /* 19214*/ /*Scope*/ 43|128,1/*171*/, /*->19387*/
9090 : /* 19216*/ OPC_CheckChild0Same, 1,
9091 : /* 19218*/ OPC_MoveParent,
9092 : /* 19219*/ OPC_MoveChild1,
9093 : /* 19220*/ OPC_CheckAndImm, 127|128,1/*255*/,
9094 : /* 19223*/ OPC_CheckChild0Same, 0,
9095 : /* 19225*/ OPC_MoveParent,
9096 : /* 19226*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
9097 : /* 19228*/ OPC_MoveParent,
9098 : /* 19229*/ OPC_RecordChild1, // #2 = $src2
9099 : /* 19230*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9100 : /* 19232*/ OPC_MoveParent,
9101 : /* 19233*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9102 : /* 19235*/ OPC_MoveParent,
9103 : /* 19236*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9104 : /* 19238*/ OPC_MoveParent,
9105 : /* 19239*/ OPC_MoveChild1,
9106 : /* 19240*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
9107 : /* 19243*/ OPC_MoveChild0,
9108 : /* 19244*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
9109 : /* 19247*/ OPC_Scope, 68, /*->19317*/ // 2 children in Scope
9110 : /* 19249*/ OPC_CheckChild0Same, 0,
9111 : /* 19251*/ OPC_CheckChild1Integer, 24,
9112 : /* 19253*/ OPC_CheckChild1Type, MVT::i32,
9113 : /* 19255*/ OPC_MoveParent,
9114 : /* 19256*/ OPC_MoveChild1,
9115 : /* 19257*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
9116 : /* 19260*/ OPC_CheckChild0Same, 1,
9117 : /* 19262*/ OPC_CheckChild1Integer, 24,
9118 : /* 19264*/ OPC_CheckChild1Type, MVT::i32,
9119 : /* 19266*/ OPC_MoveParent,
9120 : /* 19267*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
9121 : /* 19269*/ OPC_MoveParent,
9122 : /* 19270*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9123 : /* 19272*/ OPC_CheckType, MVT::i32,
9124 : /* 19274*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
9125 : /* 19276*/ OPC_EmitInteger, MVT::i32, 8,
9126 : /* 19279*/ OPC_EmitInteger, MVT::i32, 8,
9127 : /* 19282*/ OPC_EmitInteger, MVT::i32, 8,
9128 : /* 19285*/ OPC_EmitInteger, MVT::i1, 0,
9129 : /* 19288*/ OPC_EmitInteger, MVT::i32, 0,
9130 : /* 19291*/ OPC_EmitInteger, MVT::i32, 0,
9131 : /* 19294*/ OPC_EmitInteger, MVT::i32, 0,
9132 : /* 19297*/ OPC_EmitInteger, MVT::i32, 0,
9133 : /* 19300*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
9134 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
9135 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
9136 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
9137 : /* 19317*/ /*Scope*/ 68, /*->19386*/
9138 : /* 19318*/ OPC_CheckChild0Same, 1,
9139 : /* 19320*/ OPC_CheckChild1Integer, 24,
9140 : /* 19322*/ OPC_CheckChild1Type, MVT::i32,
9141 : /* 19324*/ OPC_MoveParent,
9142 : /* 19325*/ OPC_MoveChild1,
9143 : /* 19326*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
9144 : /* 19329*/ OPC_CheckChild0Same, 0,
9145 : /* 19331*/ OPC_CheckChild1Integer, 24,
9146 : /* 19333*/ OPC_CheckChild1Type, MVT::i32,
9147 : /* 19335*/ OPC_MoveParent,
9148 : /* 19336*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
9149 : /* 19338*/ OPC_MoveParent,
9150 : /* 19339*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9151 : /* 19341*/ OPC_CheckType, MVT::i32,
9152 : /* 19343*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
9153 : /* 19345*/ OPC_EmitInteger, MVT::i32, 8,
9154 : /* 19348*/ OPC_EmitInteger, MVT::i32, 8,
9155 : /* 19351*/ OPC_EmitInteger, MVT::i32, 8,
9156 : /* 19354*/ OPC_EmitInteger, MVT::i1, 0,
9157 : /* 19357*/ OPC_EmitInteger, MVT::i32, 0,
9158 : /* 19360*/ OPC_EmitInteger, MVT::i32, 0,
9159 : /* 19363*/ OPC_EmitInteger, MVT::i32, 0,
9160 : /* 19366*/ OPC_EmitInteger, MVT::i32, 0,
9161 : /* 19369*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
9162 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
9163 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
9164 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
9165 : /* 19386*/ 0, /*End of Scope*/
9166 : /* 19387*/ 0, /*End of Scope*/
9167 : /* 19388*/ /*Scope*/ 99|128,2/*355*/, /*->19745*/
9168 : /* 19390*/ OPC_RecordChild0, // #2 = $src2
9169 : /* 19391*/ OPC_MoveChild1,
9170 : /* 19392*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
9171 : /* 19395*/ OPC_MoveChild0,
9172 : /* 19396*/ OPC_CheckAndImm, 127|128,1/*255*/,
9173 : /* 19399*/ OPC_Scope, 42|128,1/*170*/, /*->19572*/ // 2 children in Scope
9174 : /* 19402*/ OPC_CheckChild0Same, 1,
9175 : /* 19404*/ OPC_MoveParent,
9176 : /* 19405*/ OPC_MoveChild1,
9177 : /* 19406*/ OPC_CheckAndImm, 127|128,1/*255*/,
9178 : /* 19409*/ OPC_CheckChild0Same, 0,
9179 : /* 19411*/ OPC_MoveParent,
9180 : /* 19412*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
9181 : /* 19414*/ OPC_MoveParent,
9182 : /* 19415*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9183 : /* 19417*/ OPC_MoveParent,
9184 : /* 19418*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9185 : /* 19420*/ OPC_MoveParent,
9186 : /* 19421*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9187 : /* 19423*/ OPC_MoveParent,
9188 : /* 19424*/ OPC_MoveChild1,
9189 : /* 19425*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
9190 : /* 19428*/ OPC_MoveChild0,
9191 : /* 19429*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
9192 : /* 19432*/ OPC_Scope, 68, /*->19502*/ // 2 children in Scope
9193 : /* 19434*/ OPC_CheckChild0Same, 1,
9194 : /* 19436*/ OPC_CheckChild1Integer, 24,
9195 : /* 19438*/ OPC_CheckChild1Type, MVT::i32,
9196 : /* 19440*/ OPC_MoveParent,
9197 : /* 19441*/ OPC_MoveChild1,
9198 : /* 19442*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
9199 : /* 19445*/ OPC_CheckChild0Same, 0,
9200 : /* 19447*/ OPC_CheckChild1Integer, 24,
9201 : /* 19449*/ OPC_CheckChild1Type, MVT::i32,
9202 : /* 19451*/ OPC_MoveParent,
9203 : /* 19452*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
9204 : /* 19454*/ OPC_MoveParent,
9205 : /* 19455*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9206 : /* 19457*/ OPC_CheckType, MVT::i32,
9207 : /* 19459*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
9208 : /* 19461*/ OPC_EmitInteger, MVT::i32, 8,
9209 : /* 19464*/ OPC_EmitInteger, MVT::i32, 8,
9210 : /* 19467*/ OPC_EmitInteger, MVT::i32, 8,
9211 : /* 19470*/ OPC_EmitInteger, MVT::i1, 0,
9212 : /* 19473*/ OPC_EmitInteger, MVT::i32, 0,
9213 : /* 19476*/ OPC_EmitInteger, MVT::i32, 0,
9214 : /* 19479*/ OPC_EmitInteger, MVT::i32, 0,
9215 : /* 19482*/ OPC_EmitInteger, MVT::i32, 0,
9216 : /* 19485*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
9217 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
9218 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
9219 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
9220 : /* 19502*/ /*Scope*/ 68, /*->19571*/
9221 : /* 19503*/ OPC_CheckChild0Same, 0,
9222 : /* 19505*/ OPC_CheckChild1Integer, 24,
9223 : /* 19507*/ OPC_CheckChild1Type, MVT::i32,
9224 : /* 19509*/ OPC_MoveParent,
9225 : /* 19510*/ OPC_MoveChild1,
9226 : /* 19511*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
9227 : /* 19514*/ OPC_CheckChild0Same, 1,
9228 : /* 19516*/ OPC_CheckChild1Integer, 24,
9229 : /* 19518*/ OPC_CheckChild1Type, MVT::i32,
9230 : /* 19520*/ OPC_MoveParent,
9231 : /* 19521*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
9232 : /* 19523*/ OPC_MoveParent,
9233 : /* 19524*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9234 : /* 19526*/ OPC_CheckType, MVT::i32,
9235 : /* 19528*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
9236 : /* 19530*/ OPC_EmitInteger, MVT::i32, 8,
9237 : /* 19533*/ OPC_EmitInteger, MVT::i32, 8,
9238 : /* 19536*/ OPC_EmitInteger, MVT::i32, 8,
9239 : /* 19539*/ OPC_EmitInteger, MVT::i1, 0,
9240 : /* 19542*/ OPC_EmitInteger, MVT::i32, 0,
9241 : /* 19545*/ OPC_EmitInteger, MVT::i32, 0,
9242 : /* 19548*/ OPC_EmitInteger, MVT::i32, 0,
9243 : /* 19551*/ OPC_EmitInteger, MVT::i32, 0,
9244 : /* 19554*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
9245 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
9246 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
9247 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
9248 : /* 19571*/ 0, /*End of Scope*/
9249 : /* 19572*/ /*Scope*/ 42|128,1/*170*/, /*->19744*/
9250 : /* 19574*/ OPC_CheckChild0Same, 0,
9251 : /* 19576*/ OPC_MoveParent,
9252 : /* 19577*/ OPC_MoveChild1,
9253 : /* 19578*/ OPC_CheckAndImm, 127|128,1/*255*/,
9254 : /* 19581*/ OPC_CheckChild0Same, 1,
9255 : /* 19583*/ OPC_MoveParent,
9256 : /* 19584*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
9257 : /* 19586*/ OPC_MoveParent,
9258 : /* 19587*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9259 : /* 19589*/ OPC_MoveParent,
9260 : /* 19590*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9261 : /* 19592*/ OPC_MoveParent,
9262 : /* 19593*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9263 : /* 19595*/ OPC_MoveParent,
9264 : /* 19596*/ OPC_MoveChild1,
9265 : /* 19597*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
9266 : /* 19600*/ OPC_MoveChild0,
9267 : /* 19601*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
9268 : /* 19604*/ OPC_Scope, 68, /*->19674*/ // 2 children in Scope
9269 : /* 19606*/ OPC_CheckChild0Same, 1,
9270 : /* 19608*/ OPC_CheckChild1Integer, 24,
9271 : /* 19610*/ OPC_CheckChild1Type, MVT::i32,
9272 : /* 19612*/ OPC_MoveParent,
9273 : /* 19613*/ OPC_MoveChild1,
9274 : /* 19614*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
9275 : /* 19617*/ OPC_CheckChild0Same, 0,
9276 : /* 19619*/ OPC_CheckChild1Integer, 24,
9277 : /* 19621*/ OPC_CheckChild1Type, MVT::i32,
9278 : /* 19623*/ OPC_MoveParent,
9279 : /* 19624*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
9280 : /* 19626*/ OPC_MoveParent,
9281 : /* 19627*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9282 : /* 19629*/ OPC_CheckType, MVT::i32,
9283 : /* 19631*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
9284 : /* 19633*/ OPC_EmitInteger, MVT::i32, 8,
9285 : /* 19636*/ OPC_EmitInteger, MVT::i32, 8,
9286 : /* 19639*/ OPC_EmitInteger, MVT::i32, 8,
9287 : /* 19642*/ OPC_EmitInteger, MVT::i1, 0,
9288 : /* 19645*/ OPC_EmitInteger, MVT::i32, 0,
9289 : /* 19648*/ OPC_EmitInteger, MVT::i32, 0,
9290 : /* 19651*/ OPC_EmitInteger, MVT::i32, 0,
9291 : /* 19654*/ OPC_EmitInteger, MVT::i32, 0,
9292 : /* 19657*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
9293 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
9294 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
9295 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
9296 : /* 19674*/ /*Scope*/ 68, /*->19743*/
9297 : /* 19675*/ OPC_CheckChild0Same, 0,
9298 : /* 19677*/ OPC_CheckChild1Integer, 24,
9299 : /* 19679*/ OPC_CheckChild1Type, MVT::i32,
9300 : /* 19681*/ OPC_MoveParent,
9301 : /* 19682*/ OPC_MoveChild1,
9302 : /* 19683*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
9303 : /* 19686*/ OPC_CheckChild0Same, 1,
9304 : /* 19688*/ OPC_CheckChild1Integer, 24,
9305 : /* 19690*/ OPC_CheckChild1Type, MVT::i32,
9306 : /* 19692*/ OPC_MoveParent,
9307 : /* 19693*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
9308 : /* 19695*/ OPC_MoveParent,
9309 : /* 19696*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9310 : /* 19698*/ OPC_CheckType, MVT::i32,
9311 : /* 19700*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
9312 : /* 19702*/ OPC_EmitInteger, MVT::i32, 8,
9313 : /* 19705*/ OPC_EmitInteger, MVT::i32, 8,
9314 : /* 19708*/ OPC_EmitInteger, MVT::i32, 8,
9315 : /* 19711*/ OPC_EmitInteger, MVT::i1, 0,
9316 : /* 19714*/ OPC_EmitInteger, MVT::i32, 0,
9317 : /* 19717*/ OPC_EmitInteger, MVT::i32, 0,
9318 : /* 19720*/ OPC_EmitInteger, MVT::i32, 0,
9319 : /* 19723*/ OPC_EmitInteger, MVT::i32, 0,
9320 : /* 19726*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
9321 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
9322 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
9323 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
9324 : /* 19743*/ 0, /*End of Scope*/
9325 : /* 19744*/ 0, /*End of Scope*/
9326 : /* 19745*/ /*Scope*/ 100|128,2/*356*/, /*->20103*/
9327 : /* 19747*/ OPC_MoveChild0,
9328 : /* 19748*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
9329 : /* 19751*/ OPC_MoveChild0,
9330 : /* 19752*/ OPC_CheckAndImm, 127|128,1/*255*/,
9331 : /* 19755*/ OPC_Scope, 43|128,1/*171*/, /*->19929*/ // 2 children in Scope
9332 : /* 19758*/ OPC_CheckChild0Same, 1,
9333 : /* 19760*/ OPC_MoveParent,
9334 : /* 19761*/ OPC_MoveChild1,
9335 : /* 19762*/ OPC_CheckAndImm, 127|128,1/*255*/,
9336 : /* 19765*/ OPC_CheckChild0Same, 0,
9337 : /* 19767*/ OPC_MoveParent,
9338 : /* 19768*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
9339 : /* 19770*/ OPC_MoveParent,
9340 : /* 19771*/ OPC_RecordChild1, // #2 = $src2
9341 : /* 19772*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9342 : /* 19774*/ OPC_MoveParent,
9343 : /* 19775*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9344 : /* 19777*/ OPC_MoveParent,
9345 : /* 19778*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9346 : /* 19780*/ OPC_MoveParent,
9347 : /* 19781*/ OPC_MoveChild1,
9348 : /* 19782*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
9349 : /* 19785*/ OPC_MoveChild0,
9350 : /* 19786*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
9351 : /* 19789*/ OPC_Scope, 68, /*->19859*/ // 2 children in Scope
9352 : /* 19791*/ OPC_CheckChild0Same, 1,
9353 : /* 19793*/ OPC_CheckChild1Integer, 24,
9354 : /* 19795*/ OPC_CheckChild1Type, MVT::i32,
9355 : /* 19797*/ OPC_MoveParent,
9356 : /* 19798*/ OPC_MoveChild1,
9357 : /* 19799*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
9358 : /* 19802*/ OPC_CheckChild0Same, 0,
9359 : /* 19804*/ OPC_CheckChild1Integer, 24,
9360 : /* 19806*/ OPC_CheckChild1Type, MVT::i32,
9361 : /* 19808*/ OPC_MoveParent,
9362 : /* 19809*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
9363 : /* 19811*/ OPC_MoveParent,
9364 : /* 19812*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9365 : /* 19814*/ OPC_CheckType, MVT::i32,
9366 : /* 19816*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
9367 : /* 19818*/ OPC_EmitInteger, MVT::i32, 8,
9368 : /* 19821*/ OPC_EmitInteger, MVT::i32, 8,
9369 : /* 19824*/ OPC_EmitInteger, MVT::i32, 8,
9370 : /* 19827*/ OPC_EmitInteger, MVT::i1, 0,
9371 : /* 19830*/ OPC_EmitInteger, MVT::i32, 0,
9372 : /* 19833*/ OPC_EmitInteger, MVT::i32, 0,
9373 : /* 19836*/ OPC_EmitInteger, MVT::i32, 0,
9374 : /* 19839*/ OPC_EmitInteger, MVT::i32, 0,
9375 : /* 19842*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
9376 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
9377 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
9378 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
9379 : /* 19859*/ /*Scope*/ 68, /*->19928*/
9380 : /* 19860*/ OPC_CheckChild0Same, 0,
9381 : /* 19862*/ OPC_CheckChild1Integer, 24,
9382 : /* 19864*/ OPC_CheckChild1Type, MVT::i32,
9383 : /* 19866*/ OPC_MoveParent,
9384 : /* 19867*/ OPC_MoveChild1,
9385 : /* 19868*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
9386 : /* 19871*/ OPC_CheckChild0Same, 1,
9387 : /* 19873*/ OPC_CheckChild1Integer, 24,
9388 : /* 19875*/ OPC_CheckChild1Type, MVT::i32,
9389 : /* 19877*/ OPC_MoveParent,
9390 : /* 19878*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
9391 : /* 19880*/ OPC_MoveParent,
9392 : /* 19881*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9393 : /* 19883*/ OPC_CheckType, MVT::i32,
9394 : /* 19885*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
9395 : /* 19887*/ OPC_EmitInteger, MVT::i32, 8,
9396 : /* 19890*/ OPC_EmitInteger, MVT::i32, 8,
9397 : /* 19893*/ OPC_EmitInteger, MVT::i32, 8,
9398 : /* 19896*/ OPC_EmitInteger, MVT::i1, 0,
9399 : /* 19899*/ OPC_EmitInteger, MVT::i32, 0,
9400 : /* 19902*/ OPC_EmitInteger, MVT::i32, 0,
9401 : /* 19905*/ OPC_EmitInteger, MVT::i32, 0,
9402 : /* 19908*/ OPC_EmitInteger, MVT::i32, 0,
9403 : /* 19911*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
9404 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
9405 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
9406 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
9407 : /* 19928*/ 0, /*End of Scope*/
9408 : /* 19929*/ /*Scope*/ 43|128,1/*171*/, /*->20102*/
9409 : /* 19931*/ OPC_CheckChild0Same, 0,
9410 : /* 19933*/ OPC_MoveParent,
9411 : /* 19934*/ OPC_MoveChild1,
9412 : /* 19935*/ OPC_CheckAndImm, 127|128,1/*255*/,
9413 : /* 19938*/ OPC_CheckChild0Same, 1,
9414 : /* 19940*/ OPC_MoveParent,
9415 : /* 19941*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
9416 : /* 19943*/ OPC_MoveParent,
9417 : /* 19944*/ OPC_RecordChild1, // #2 = $src2
9418 : /* 19945*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9419 : /* 19947*/ OPC_MoveParent,
9420 : /* 19948*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9421 : /* 19950*/ OPC_MoveParent,
9422 : /* 19951*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9423 : /* 19953*/ OPC_MoveParent,
9424 : /* 19954*/ OPC_MoveChild1,
9425 : /* 19955*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
9426 : /* 19958*/ OPC_MoveChild0,
9427 : /* 19959*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
9428 : /* 19962*/ OPC_Scope, 68, /*->20032*/ // 2 children in Scope
9429 : /* 19964*/ OPC_CheckChild0Same, 1,
9430 : /* 19966*/ OPC_CheckChild1Integer, 24,
9431 : /* 19968*/ OPC_CheckChild1Type, MVT::i32,
9432 : /* 19970*/ OPC_MoveParent,
9433 : /* 19971*/ OPC_MoveChild1,
9434 : /* 19972*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
9435 : /* 19975*/ OPC_CheckChild0Same, 0,
9436 : /* 19977*/ OPC_CheckChild1Integer, 24,
9437 : /* 19979*/ OPC_CheckChild1Type, MVT::i32,
9438 : /* 19981*/ OPC_MoveParent,
9439 : /* 19982*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
9440 : /* 19984*/ OPC_MoveParent,
9441 : /* 19985*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9442 : /* 19987*/ OPC_CheckType, MVT::i32,
9443 : /* 19989*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
9444 : /* 19991*/ OPC_EmitInteger, MVT::i32, 8,
9445 : /* 19994*/ OPC_EmitInteger, MVT::i32, 8,
9446 : /* 19997*/ OPC_EmitInteger, MVT::i32, 8,
9447 : /* 20000*/ OPC_EmitInteger, MVT::i1, 0,
9448 : /* 20003*/ OPC_EmitInteger, MVT::i32, 0,
9449 : /* 20006*/ OPC_EmitInteger, MVT::i32, 0,
9450 : /* 20009*/ OPC_EmitInteger, MVT::i32, 0,
9451 : /* 20012*/ OPC_EmitInteger, MVT::i32, 0,
9452 : /* 20015*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
9453 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
9454 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
9455 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
9456 : /* 20032*/ /*Scope*/ 68, /*->20101*/
9457 : /* 20033*/ OPC_CheckChild0Same, 0,
9458 : /* 20035*/ OPC_CheckChild1Integer, 24,
9459 : /* 20037*/ OPC_CheckChild1Type, MVT::i32,
9460 : /* 20039*/ OPC_MoveParent,
9461 : /* 20040*/ OPC_MoveChild1,
9462 : /* 20041*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
9463 : /* 20044*/ OPC_CheckChild0Same, 1,
9464 : /* 20046*/ OPC_CheckChild1Integer, 24,
9465 : /* 20048*/ OPC_CheckChild1Type, MVT::i32,
9466 : /* 20050*/ OPC_MoveParent,
9467 : /* 20051*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
9468 : /* 20053*/ OPC_MoveParent,
9469 : /* 20054*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9470 : /* 20056*/ OPC_CheckType, MVT::i32,
9471 : /* 20058*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
9472 : /* 20060*/ OPC_EmitInteger, MVT::i32, 8,
9473 : /* 20063*/ OPC_EmitInteger, MVT::i32, 8,
9474 : /* 20066*/ OPC_EmitInteger, MVT::i32, 8,
9475 : /* 20069*/ OPC_EmitInteger, MVT::i1, 0,
9476 : /* 20072*/ OPC_EmitInteger, MVT::i32, 0,
9477 : /* 20075*/ OPC_EmitInteger, MVT::i32, 0,
9478 : /* 20078*/ OPC_EmitInteger, MVT::i32, 0,
9479 : /* 20081*/ OPC_EmitInteger, MVT::i32, 0,
9480 : /* 20084*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
9481 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
9482 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
9483 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
9484 : /* 20101*/ 0, /*End of Scope*/
9485 : /* 20102*/ 0, /*End of Scope*/
9486 : /* 20103*/ 0, /*End of Scope*/
9487 : /* 20104*/ /*Scope*/ 108|128,5/*748*/, /*->20854*/
9488 : /* 20106*/ OPC_CheckChild0Same, 0,
9489 : /* 20108*/ OPC_CheckChild1Integer, 8,
9490 : /* 20110*/ OPC_CheckChild1Type, MVT::i32,
9491 : /* 20112*/ OPC_MoveParent,
9492 : /* 20113*/ OPC_MoveParent,
9493 : /* 20114*/ OPC_MoveChild1,
9494 : /* 20115*/ OPC_CheckAndImm, 127|128,1/*255*/,
9495 : /* 20118*/ OPC_MoveChild0,
9496 : /* 20119*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
9497 : /* 20122*/ OPC_CheckChild0Same, 1,
9498 : /* 20124*/ OPC_CheckChild1Integer, 8,
9499 : /* 20126*/ OPC_CheckChild1Type, MVT::i32,
9500 : /* 20128*/ OPC_MoveParent,
9501 : /* 20129*/ OPC_MoveParent,
9502 : /* 20130*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
9503 : /* 20132*/ OPC_MoveParent,
9504 : /* 20133*/ OPC_MoveChild1,
9505 : /* 20134*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
9506 : /* 20137*/ OPC_Scope, 99|128,2/*355*/, /*->20495*/ // 2 children in Scope
9507 : /* 20140*/ OPC_RecordChild0, // #2 = $src2
9508 : /* 20141*/ OPC_MoveChild1,
9509 : /* 20142*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
9510 : /* 20145*/ OPC_MoveChild0,
9511 : /* 20146*/ OPC_CheckAndImm, 127|128,1/*255*/,
9512 : /* 20149*/ OPC_Scope, 42|128,1/*170*/, /*->20322*/ // 2 children in Scope
9513 : /* 20152*/ OPC_CheckChild0Same, 1,
9514 : /* 20154*/ OPC_MoveParent,
9515 : /* 20155*/ OPC_MoveChild1,
9516 : /* 20156*/ OPC_CheckAndImm, 127|128,1/*255*/,
9517 : /* 20159*/ OPC_CheckChild0Same, 0,
9518 : /* 20161*/ OPC_MoveParent,
9519 : /* 20162*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
9520 : /* 20164*/ OPC_MoveParent,
9521 : /* 20165*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9522 : /* 20167*/ OPC_MoveParent,
9523 : /* 20168*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9524 : /* 20170*/ OPC_MoveParent,
9525 : /* 20171*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9526 : /* 20173*/ OPC_MoveParent,
9527 : /* 20174*/ OPC_MoveChild1,
9528 : /* 20175*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
9529 : /* 20178*/ OPC_MoveChild0,
9530 : /* 20179*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
9531 : /* 20182*/ OPC_Scope, 68, /*->20252*/ // 2 children in Scope
9532 : /* 20184*/ OPC_CheckChild0Same, 1,
9533 : /* 20186*/ OPC_CheckChild1Integer, 24,
9534 : /* 20188*/ OPC_CheckChild1Type, MVT::i32,
9535 : /* 20190*/ OPC_MoveParent,
9536 : /* 20191*/ OPC_MoveChild1,
9537 : /* 20192*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
9538 : /* 20195*/ OPC_CheckChild0Same, 0,
9539 : /* 20197*/ OPC_CheckChild1Integer, 24,
9540 : /* 20199*/ OPC_CheckChild1Type, MVT::i32,
9541 : /* 20201*/ OPC_MoveParent,
9542 : /* 20202*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
9543 : /* 20204*/ OPC_MoveParent,
9544 : /* 20205*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9545 : /* 20207*/ OPC_CheckType, MVT::i32,
9546 : /* 20209*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
9547 : /* 20211*/ OPC_EmitInteger, MVT::i32, 8,
9548 : /* 20214*/ OPC_EmitInteger, MVT::i32, 8,
9549 : /* 20217*/ OPC_EmitInteger, MVT::i32, 8,
9550 : /* 20220*/ OPC_EmitInteger, MVT::i1, 0,
9551 : /* 20223*/ OPC_EmitInteger, MVT::i32, 0,
9552 : /* 20226*/ OPC_EmitInteger, MVT::i32, 0,
9553 : /* 20229*/ OPC_EmitInteger, MVT::i32, 0,
9554 : /* 20232*/ OPC_EmitInteger, MVT::i32, 0,
9555 : /* 20235*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
9556 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
9557 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
9558 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
9559 : /* 20252*/ /*Scope*/ 68, /*->20321*/
9560 : /* 20253*/ OPC_CheckChild0Same, 0,
9561 : /* 20255*/ OPC_CheckChild1Integer, 24,
9562 : /* 20257*/ OPC_CheckChild1Type, MVT::i32,
9563 : /* 20259*/ OPC_MoveParent,
9564 : /* 20260*/ OPC_MoveChild1,
9565 : /* 20261*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
9566 : /* 20264*/ OPC_CheckChild0Same, 1,
9567 : /* 20266*/ OPC_CheckChild1Integer, 24,
9568 : /* 20268*/ OPC_CheckChild1Type, MVT::i32,
9569 : /* 20270*/ OPC_MoveParent,
9570 : /* 20271*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
9571 : /* 20273*/ OPC_MoveParent,
9572 : /* 20274*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9573 : /* 20276*/ OPC_CheckType, MVT::i32,
9574 : /* 20278*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
9575 : /* 20280*/ OPC_EmitInteger, MVT::i32, 8,
9576 : /* 20283*/ OPC_EmitInteger, MVT::i32, 8,
9577 : /* 20286*/ OPC_EmitInteger, MVT::i32, 8,
9578 : /* 20289*/ OPC_EmitInteger, MVT::i1, 0,
9579 : /* 20292*/ OPC_EmitInteger, MVT::i32, 0,
9580 : /* 20295*/ OPC_EmitInteger, MVT::i32, 0,
9581 : /* 20298*/ OPC_EmitInteger, MVT::i32, 0,
9582 : /* 20301*/ OPC_EmitInteger, MVT::i32, 0,
9583 : /* 20304*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
9584 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
9585 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
9586 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
9587 : /* 20321*/ 0, /*End of Scope*/
9588 : /* 20322*/ /*Scope*/ 42|128,1/*170*/, /*->20494*/
9589 : /* 20324*/ OPC_CheckChild0Same, 0,
9590 : /* 20326*/ OPC_MoveParent,
9591 : /* 20327*/ OPC_MoveChild1,
9592 : /* 20328*/ OPC_CheckAndImm, 127|128,1/*255*/,
9593 : /* 20331*/ OPC_CheckChild0Same, 1,
9594 : /* 20333*/ OPC_MoveParent,
9595 : /* 20334*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
9596 : /* 20336*/ OPC_MoveParent,
9597 : /* 20337*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9598 : /* 20339*/ OPC_MoveParent,
9599 : /* 20340*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9600 : /* 20342*/ OPC_MoveParent,
9601 : /* 20343*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9602 : /* 20345*/ OPC_MoveParent,
9603 : /* 20346*/ OPC_MoveChild1,
9604 : /* 20347*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
9605 : /* 20350*/ OPC_MoveChild0,
9606 : /* 20351*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
9607 : /* 20354*/ OPC_Scope, 68, /*->20424*/ // 2 children in Scope
9608 : /* 20356*/ OPC_CheckChild0Same, 1,
9609 : /* 20358*/ OPC_CheckChild1Integer, 24,
9610 : /* 20360*/ OPC_CheckChild1Type, MVT::i32,
9611 : /* 20362*/ OPC_MoveParent,
9612 : /* 20363*/ OPC_MoveChild1,
9613 : /* 20364*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
9614 : /* 20367*/ OPC_CheckChild0Same, 0,
9615 : /* 20369*/ OPC_CheckChild1Integer, 24,
9616 : /* 20371*/ OPC_CheckChild1Type, MVT::i32,
9617 : /* 20373*/ OPC_MoveParent,
9618 : /* 20374*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
9619 : /* 20376*/ OPC_MoveParent,
9620 : /* 20377*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9621 : /* 20379*/ OPC_CheckType, MVT::i32,
9622 : /* 20381*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
9623 : /* 20383*/ OPC_EmitInteger, MVT::i32, 8,
9624 : /* 20386*/ OPC_EmitInteger, MVT::i32, 8,
9625 : /* 20389*/ OPC_EmitInteger, MVT::i32, 8,
9626 : /* 20392*/ OPC_EmitInteger, MVT::i1, 0,
9627 : /* 20395*/ OPC_EmitInteger, MVT::i32, 0,
9628 : /* 20398*/ OPC_EmitInteger, MVT::i32, 0,
9629 : /* 20401*/ OPC_EmitInteger, MVT::i32, 0,
9630 : /* 20404*/ OPC_EmitInteger, MVT::i32, 0,
9631 : /* 20407*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
9632 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
9633 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
9634 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
9635 : /* 20424*/ /*Scope*/ 68, /*->20493*/
9636 : /* 20425*/ OPC_CheckChild0Same, 0,
9637 : /* 20427*/ OPC_CheckChild1Integer, 24,
9638 : /* 20429*/ OPC_CheckChild1Type, MVT::i32,
9639 : /* 20431*/ OPC_MoveParent,
9640 : /* 20432*/ OPC_MoveChild1,
9641 : /* 20433*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
9642 : /* 20436*/ OPC_CheckChild0Same, 1,
9643 : /* 20438*/ OPC_CheckChild1Integer, 24,
9644 : /* 20440*/ OPC_CheckChild1Type, MVT::i32,
9645 : /* 20442*/ OPC_MoveParent,
9646 : /* 20443*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
9647 : /* 20445*/ OPC_MoveParent,
9648 : /* 20446*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9649 : /* 20448*/ OPC_CheckType, MVT::i32,
9650 : /* 20450*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
9651 : /* 20452*/ OPC_EmitInteger, MVT::i32, 8,
9652 : /* 20455*/ OPC_EmitInteger, MVT::i32, 8,
9653 : /* 20458*/ OPC_EmitInteger, MVT::i32, 8,
9654 : /* 20461*/ OPC_EmitInteger, MVT::i1, 0,
9655 : /* 20464*/ OPC_EmitInteger, MVT::i32, 0,
9656 : /* 20467*/ OPC_EmitInteger, MVT::i32, 0,
9657 : /* 20470*/ OPC_EmitInteger, MVT::i32, 0,
9658 : /* 20473*/ OPC_EmitInteger, MVT::i32, 0,
9659 : /* 20476*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
9660 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
9661 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
9662 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
9663 : /* 20493*/ 0, /*End of Scope*/
9664 : /* 20494*/ 0, /*End of Scope*/
9665 : /* 20495*/ /*Scope*/ 100|128,2/*356*/, /*->20853*/
9666 : /* 20497*/ OPC_MoveChild0,
9667 : /* 20498*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
9668 : /* 20501*/ OPC_MoveChild0,
9669 : /* 20502*/ OPC_CheckAndImm, 127|128,1/*255*/,
9670 : /* 20505*/ OPC_Scope, 43|128,1/*171*/, /*->20679*/ // 2 children in Scope
9671 : /* 20508*/ OPC_CheckChild0Same, 1,
9672 : /* 20510*/ OPC_MoveParent,
9673 : /* 20511*/ OPC_MoveChild1,
9674 : /* 20512*/ OPC_CheckAndImm, 127|128,1/*255*/,
9675 : /* 20515*/ OPC_CheckChild0Same, 0,
9676 : /* 20517*/ OPC_MoveParent,
9677 : /* 20518*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
9678 : /* 20520*/ OPC_MoveParent,
9679 : /* 20521*/ OPC_RecordChild1, // #2 = $src2
9680 : /* 20522*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9681 : /* 20524*/ OPC_MoveParent,
9682 : /* 20525*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9683 : /* 20527*/ OPC_MoveParent,
9684 : /* 20528*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9685 : /* 20530*/ OPC_MoveParent,
9686 : /* 20531*/ OPC_MoveChild1,
9687 : /* 20532*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
9688 : /* 20535*/ OPC_MoveChild0,
9689 : /* 20536*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
9690 : /* 20539*/ OPC_Scope, 68, /*->20609*/ // 2 children in Scope
9691 : /* 20541*/ OPC_CheckChild0Same, 1,
9692 : /* 20543*/ OPC_CheckChild1Integer, 24,
9693 : /* 20545*/ OPC_CheckChild1Type, MVT::i32,
9694 : /* 20547*/ OPC_MoveParent,
9695 : /* 20548*/ OPC_MoveChild1,
9696 : /* 20549*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
9697 : /* 20552*/ OPC_CheckChild0Same, 0,
9698 : /* 20554*/ OPC_CheckChild1Integer, 24,
9699 : /* 20556*/ OPC_CheckChild1Type, MVT::i32,
9700 : /* 20558*/ OPC_MoveParent,
9701 : /* 20559*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
9702 : /* 20561*/ OPC_MoveParent,
9703 : /* 20562*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9704 : /* 20564*/ OPC_CheckType, MVT::i32,
9705 : /* 20566*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
9706 : /* 20568*/ OPC_EmitInteger, MVT::i32, 8,
9707 : /* 20571*/ OPC_EmitInteger, MVT::i32, 8,
9708 : /* 20574*/ OPC_EmitInteger, MVT::i32, 8,
9709 : /* 20577*/ OPC_EmitInteger, MVT::i1, 0,
9710 : /* 20580*/ OPC_EmitInteger, MVT::i32, 0,
9711 : /* 20583*/ OPC_EmitInteger, MVT::i32, 0,
9712 : /* 20586*/ OPC_EmitInteger, MVT::i32, 0,
9713 : /* 20589*/ OPC_EmitInteger, MVT::i32, 0,
9714 : /* 20592*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
9715 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
9716 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
9717 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
9718 : /* 20609*/ /*Scope*/ 68, /*->20678*/
9719 : /* 20610*/ OPC_CheckChild0Same, 0,
9720 : /* 20612*/ OPC_CheckChild1Integer, 24,
9721 : /* 20614*/ OPC_CheckChild1Type, MVT::i32,
9722 : /* 20616*/ OPC_MoveParent,
9723 : /* 20617*/ OPC_MoveChild1,
9724 : /* 20618*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
9725 : /* 20621*/ OPC_CheckChild0Same, 1,
9726 : /* 20623*/ OPC_CheckChild1Integer, 24,
9727 : /* 20625*/ OPC_CheckChild1Type, MVT::i32,
9728 : /* 20627*/ OPC_MoveParent,
9729 : /* 20628*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
9730 : /* 20630*/ OPC_MoveParent,
9731 : /* 20631*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9732 : /* 20633*/ OPC_CheckType, MVT::i32,
9733 : /* 20635*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
9734 : /* 20637*/ OPC_EmitInteger, MVT::i32, 8,
9735 : /* 20640*/ OPC_EmitInteger, MVT::i32, 8,
9736 : /* 20643*/ OPC_EmitInteger, MVT::i32, 8,
9737 : /* 20646*/ OPC_EmitInteger, MVT::i1, 0,
9738 : /* 20649*/ OPC_EmitInteger, MVT::i32, 0,
9739 : /* 20652*/ OPC_EmitInteger, MVT::i32, 0,
9740 : /* 20655*/ OPC_EmitInteger, MVT::i32, 0,
9741 : /* 20658*/ OPC_EmitInteger, MVT::i32, 0,
9742 : /* 20661*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
9743 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
9744 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
9745 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
9746 : /* 20678*/ 0, /*End of Scope*/
9747 : /* 20679*/ /*Scope*/ 43|128,1/*171*/, /*->20852*/
9748 : /* 20681*/ OPC_CheckChild0Same, 0,
9749 : /* 20683*/ OPC_MoveParent,
9750 : /* 20684*/ OPC_MoveChild1,
9751 : /* 20685*/ OPC_CheckAndImm, 127|128,1/*255*/,
9752 : /* 20688*/ OPC_CheckChild0Same, 1,
9753 : /* 20690*/ OPC_MoveParent,
9754 : /* 20691*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
9755 : /* 20693*/ OPC_MoveParent,
9756 : /* 20694*/ OPC_RecordChild1, // #2 = $src2
9757 : /* 20695*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9758 : /* 20697*/ OPC_MoveParent,
9759 : /* 20698*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9760 : /* 20700*/ OPC_MoveParent,
9761 : /* 20701*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9762 : /* 20703*/ OPC_MoveParent,
9763 : /* 20704*/ OPC_MoveChild1,
9764 : /* 20705*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
9765 : /* 20708*/ OPC_MoveChild0,
9766 : /* 20709*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
9767 : /* 20712*/ OPC_Scope, 68, /*->20782*/ // 2 children in Scope
9768 : /* 20714*/ OPC_CheckChild0Same, 1,
9769 : /* 20716*/ OPC_CheckChild1Integer, 24,
9770 : /* 20718*/ OPC_CheckChild1Type, MVT::i32,
9771 : /* 20720*/ OPC_MoveParent,
9772 : /* 20721*/ OPC_MoveChild1,
9773 : /* 20722*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
9774 : /* 20725*/ OPC_CheckChild0Same, 0,
9775 : /* 20727*/ OPC_CheckChild1Integer, 24,
9776 : /* 20729*/ OPC_CheckChild1Type, MVT::i32,
9777 : /* 20731*/ OPC_MoveParent,
9778 : /* 20732*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
9779 : /* 20734*/ OPC_MoveParent,
9780 : /* 20735*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9781 : /* 20737*/ OPC_CheckType, MVT::i32,
9782 : /* 20739*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
9783 : /* 20741*/ OPC_EmitInteger, MVT::i32, 8,
9784 : /* 20744*/ OPC_EmitInteger, MVT::i32, 8,
9785 : /* 20747*/ OPC_EmitInteger, MVT::i32, 8,
9786 : /* 20750*/ OPC_EmitInteger, MVT::i1, 0,
9787 : /* 20753*/ OPC_EmitInteger, MVT::i32, 0,
9788 : /* 20756*/ OPC_EmitInteger, MVT::i32, 0,
9789 : /* 20759*/ OPC_EmitInteger, MVT::i32, 0,
9790 : /* 20762*/ OPC_EmitInteger, MVT::i32, 0,
9791 : /* 20765*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
9792 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
9793 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
9794 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
9795 : /* 20782*/ /*Scope*/ 68, /*->20851*/
9796 : /* 20783*/ OPC_CheckChild0Same, 0,
9797 : /* 20785*/ OPC_CheckChild1Integer, 24,
9798 : /* 20787*/ OPC_CheckChild1Type, MVT::i32,
9799 : /* 20789*/ OPC_MoveParent,
9800 : /* 20790*/ OPC_MoveChild1,
9801 : /* 20791*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
9802 : /* 20794*/ OPC_CheckChild0Same, 1,
9803 : /* 20796*/ OPC_CheckChild1Integer, 24,
9804 : /* 20798*/ OPC_CheckChild1Type, MVT::i32,
9805 : /* 20800*/ OPC_MoveParent,
9806 : /* 20801*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
9807 : /* 20803*/ OPC_MoveParent,
9808 : /* 20804*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9809 : /* 20806*/ OPC_CheckType, MVT::i32,
9810 : /* 20808*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
9811 : /* 20810*/ OPC_EmitInteger, MVT::i32, 8,
9812 : /* 20813*/ OPC_EmitInteger, MVT::i32, 8,
9813 : /* 20816*/ OPC_EmitInteger, MVT::i32, 8,
9814 : /* 20819*/ OPC_EmitInteger, MVT::i1, 0,
9815 : /* 20822*/ OPC_EmitInteger, MVT::i32, 0,
9816 : /* 20825*/ OPC_EmitInteger, MVT::i32, 0,
9817 : /* 20828*/ OPC_EmitInteger, MVT::i32, 0,
9818 : /* 20831*/ OPC_EmitInteger, MVT::i32, 0,
9819 : /* 20834*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
9820 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
9821 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
9822 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
9823 : /* 20851*/ 0, /*End of Scope*/
9824 : /* 20852*/ 0, /*End of Scope*/
9825 : /* 20853*/ 0, /*End of Scope*/
9826 : /* 20854*/ 0, /*End of Scope*/
9827 : /* 20855*/ 0, // EndSwitchOpcode
9828 : /* 20856*/ /*Scope*/ 110|128,1/*238*/, /*->21096*/
9829 : /* 20858*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
9830 : /* 20861*/ OPC_RecordChild0, // #0 = $src0
9831 : /* 20862*/ OPC_CheckChild1Integer, 16,
9832 : /* 20864*/ OPC_CheckChild1Type, MVT::i32,
9833 : /* 20866*/ OPC_MoveParent,
9834 : /* 20867*/ OPC_MoveChild1,
9835 : /* 20868*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
9836 : /* 20871*/ OPC_RecordChild0, // #1 = $src1
9837 : /* 20872*/ OPC_CheckChild1Integer, 16,
9838 : /* 20874*/ OPC_CheckChild1Type, MVT::i32,
9839 : /* 20876*/ OPC_MoveParent,
9840 : /* 20877*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
9841 : /* 20879*/ OPC_MoveParent,
9842 : /* 20880*/ OPC_RecordChild1, // #2 = $src2
9843 : /* 20881*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9844 : /* 20883*/ OPC_MoveParent,
9845 : /* 20884*/ OPC_MoveChild1,
9846 : /* 20885*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
9847 : /* 20888*/ OPC_MoveChild0,
9848 : /* 20889*/ OPC_CheckAndImm, 127|128,127|128,3/*65535*/,
9849 : /* 20893*/ OPC_Scope, 59, /*->20954*/ // 3 children in Scope
9850 : /* 20895*/ OPC_CheckChild0Same, 0,
9851 : /* 20897*/ OPC_MoveParent,
9852 : /* 20898*/ OPC_MoveChild1,
9853 : /* 20899*/ OPC_CheckAndImm, 127|128,127|128,3/*65535*/,
9854 : /* 20903*/ OPC_CheckChild0Same, 1,
9855 : /* 20905*/ OPC_MoveParent,
9856 : /* 20906*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
9857 : /* 20908*/ OPC_MoveParent,
9858 : /* 20909*/ OPC_CheckType, MVT::i32,
9859 : /* 20911*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
9860 : /* 20913*/ OPC_EmitInteger, MVT::i32, 8,
9861 : /* 20916*/ OPC_EmitInteger, MVT::i32, 8,
9862 : /* 20919*/ OPC_EmitInteger, MVT::i32, 8,
9863 : /* 20922*/ OPC_EmitInteger, MVT::i1, 0,
9864 : /* 20925*/ OPC_EmitInteger, MVT::i32, 0,
9865 : /* 20928*/ OPC_EmitInteger, MVT::i32, 0,
9866 : /* 20931*/ OPC_EmitInteger, MVT::i32, 0,
9867 : /* 20934*/ OPC_EmitInteger, MVT::i32, 0,
9868 : /* 20937*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT2_U32_U16), 0,
9869 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
9870 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 65535:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 65535:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>) - Complexity = 47
9871 : // Dst: (V_DOT2_U32_U16:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
9872 : /* 20954*/ /*Scope*/ 80, /*->21035*/
9873 : /* 20955*/ OPC_CheckChild0Same, 1,
9874 : /* 20957*/ OPC_MoveParent,
9875 : /* 20958*/ OPC_MoveChild1,
9876 : /* 20959*/ OPC_CheckAndImm, 127|128,127|128,3/*65535*/,
9877 : /* 20963*/ OPC_CheckChild0Same, 0,
9878 : /* 20965*/ OPC_MoveParent,
9879 : /* 20966*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
9880 : /* 20968*/ OPC_MoveParent,
9881 : /* 20969*/ OPC_CheckType, MVT::i32,
9882 : /* 20971*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
9883 : /* 20973*/ OPC_EmitInteger, MVT::i32, 8,
9884 : /* 20976*/ OPC_EmitInteger, MVT::i32, 8,
9885 : /* 20979*/ OPC_EmitInteger, MVT::i32, 8,
9886 : /* 20982*/ OPC_EmitInteger, MVT::i1, 0,
9887 : /* 20985*/ OPC_EmitInteger, MVT::i32, 0,
9888 : /* 20988*/ OPC_EmitInteger, MVT::i32, 0,
9889 : /* 20991*/ OPC_EmitInteger, MVT::i32, 0,
9890 : /* 20994*/ OPC_EmitInteger, MVT::i32, 0,
9891 : /* 20997*/ OPC_Scope, 17, /*->21016*/ // 2 children in Scope
9892 : /* 20999*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT2_U32_U16), 0,
9893 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
9894 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 65535:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 65535:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>) - Complexity = 47
9895 : // Dst: (V_DOT2_U32_U16:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
9896 : /* 21016*/ /*Scope*/ 17, /*->21034*/
9897 : /* 21017*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT2_U32_U16), 0,
9898 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
9899 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 65535:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 65535:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>) - Complexity = 47
9900 : // Dst: (V_DOT2_U32_U16:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
9901 : /* 21034*/ 0, /*End of Scope*/
9902 : /* 21035*/ /*Scope*/ 59, /*->21095*/
9903 : /* 21036*/ OPC_CheckChild0Same, 0,
9904 : /* 21038*/ OPC_MoveParent,
9905 : /* 21039*/ OPC_MoveChild1,
9906 : /* 21040*/ OPC_CheckAndImm, 127|128,127|128,3/*65535*/,
9907 : /* 21044*/ OPC_CheckChild0Same, 1,
9908 : /* 21046*/ OPC_MoveParent,
9909 : /* 21047*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
9910 : /* 21049*/ OPC_MoveParent,
9911 : /* 21050*/ OPC_CheckType, MVT::i32,
9912 : /* 21052*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
9913 : /* 21054*/ OPC_EmitInteger, MVT::i32, 8,
9914 : /* 21057*/ OPC_EmitInteger, MVT::i32, 8,
9915 : /* 21060*/ OPC_EmitInteger, MVT::i32, 8,
9916 : /* 21063*/ OPC_EmitInteger, MVT::i1, 0,
9917 : /* 21066*/ OPC_EmitInteger, MVT::i32, 0,
9918 : /* 21069*/ OPC_EmitInteger, MVT::i32, 0,
9919 : /* 21072*/ OPC_EmitInteger, MVT::i32, 0,
9920 : /* 21075*/ OPC_EmitInteger, MVT::i32, 0,
9921 : /* 21078*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT2_U32_U16), 0,
9922 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
9923 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 65535:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 65535:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>) - Complexity = 47
9924 : // Dst: (V_DOT2_U32_U16:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
9925 : /* 21095*/ 0, /*End of Scope*/
9926 : /* 21096*/ 0, /*End of Scope*/
9927 : /* 21097*/ /*SwitchOpcode*/ 87|128,51/*6615*/, TARGET_VAL(AMDGPUISD::MUL_I24),// ->27716
9928 : /* 21101*/ OPC_MoveChild0,
9929 : /* 21102*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
9930 : /* 21105*/ OPC_MoveChild0,
9931 : /* 21106*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
9932 : /* 21109*/ OPC_RecordChild0, // #0 = $src0
9933 : /* 21110*/ OPC_CheckChild1Integer, 16,
9934 : /* 21112*/ OPC_CheckChild1Type, MVT::i32,
9935 : /* 21114*/ OPC_MoveParent,
9936 : /* 21115*/ OPC_MoveChild1,
9937 : /* 21116*/ OPC_CheckValueType, MVT::i8,
9938 : /* 21118*/ OPC_MoveParent,
9939 : /* 21119*/ OPC_MoveParent,
9940 : /* 21120*/ OPC_MoveChild1,
9941 : /* 21121*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
9942 : /* 21124*/ OPC_MoveChild0,
9943 : /* 21125*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
9944 : /* 21128*/ OPC_RecordChild0, // #1 = $src1
9945 : /* 21129*/ OPC_CheckChild1Integer, 16,
9946 : /* 21131*/ OPC_CheckChild1Type, MVT::i32,
9947 : /* 21133*/ OPC_MoveParent,
9948 : /* 21134*/ OPC_MoveChild1,
9949 : /* 21135*/ OPC_CheckValueType, MVT::i8,
9950 : /* 21137*/ OPC_MoveParent,
9951 : /* 21138*/ OPC_MoveParent,
9952 : /* 21139*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
9953 : /* 21141*/ OPC_MoveParent,
9954 : /* 21142*/ OPC_MoveChild1,
9955 : /* 21143*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
9956 : /* 21146*/ OPC_MoveChild0,
9957 : /* 21147*/ OPC_SwitchOpcode /*2 cases */, 104|128,26/*3432*/, TARGET_VAL(ISD::ADD),// ->24584
9958 : /* 21152*/ OPC_Scope, 87|128,6/*855*/, /*->22010*/ // 4 children in Scope
9959 : /* 21155*/ OPC_RecordChild0, // #2 = $src2
9960 : /* 21156*/ OPC_MoveChild1,
9961 : /* 21157*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
9962 : /* 21160*/ OPC_MoveChild0,
9963 : /* 21161*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
9964 : /* 21164*/ OPC_Scope, 36|128,3/*420*/, /*->21587*/ // 2 children in Scope
9965 : /* 21167*/ OPC_CheckChild0Same, 0,
9966 : /* 21169*/ OPC_MoveChild1,
9967 : /* 21170*/ OPC_CheckValueType, MVT::i8,
9968 : /* 21172*/ OPC_MoveParent,
9969 : /* 21173*/ OPC_MoveParent,
9970 : /* 21174*/ OPC_MoveChild1,
9971 : /* 21175*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
9972 : /* 21178*/ OPC_CheckChild0Same, 1,
9973 : /* 21180*/ OPC_MoveChild1,
9974 : /* 21181*/ OPC_CheckValueType, MVT::i8,
9975 : /* 21183*/ OPC_MoveParent,
9976 : /* 21184*/ OPC_MoveParent,
9977 : /* 21185*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
9978 : /* 21187*/ OPC_MoveParent,
9979 : /* 21188*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
9980 : /* 21190*/ OPC_MoveParent,
9981 : /* 21191*/ OPC_MoveChild1,
9982 : /* 21192*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
9983 : /* 21195*/ OPC_MoveChild0,
9984 : /* 21196*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
9985 : /* 21199*/ OPC_MoveChild0,
9986 : /* 21200*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
9987 : /* 21203*/ OPC_Scope, 61|128,1/*189*/, /*->21395*/ // 2 children in Scope
9988 : /* 21206*/ OPC_CheckChild0Same, 0,
9989 : /* 21208*/ OPC_CheckChild1Integer, 8,
9990 : /* 21210*/ OPC_CheckChild1Type, MVT::i32,
9991 : /* 21212*/ OPC_MoveParent,
9992 : /* 21213*/ OPC_MoveChild1,
9993 : /* 21214*/ OPC_CheckValueType, MVT::i8,
9994 : /* 21216*/ OPC_MoveParent,
9995 : /* 21217*/ OPC_MoveParent,
9996 : /* 21218*/ OPC_MoveChild1,
9997 : /* 21219*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
9998 : /* 21222*/ OPC_MoveChild0,
9999 : /* 21223*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
10000 : /* 21226*/ OPC_CheckChild0Same, 1,
10001 : /* 21228*/ OPC_CheckChild1Integer, 8,
10002 : /* 21230*/ OPC_CheckChild1Type, MVT::i32,
10003 : /* 21232*/ OPC_MoveParent,
10004 : /* 21233*/ OPC_MoveChild1,
10005 : /* 21234*/ OPC_CheckValueType, MVT::i8,
10006 : /* 21236*/ OPC_MoveParent,
10007 : /* 21237*/ OPC_MoveParent,
10008 : /* 21238*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
10009 : /* 21240*/ OPC_MoveParent,
10010 : /* 21241*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10011 : /* 21243*/ OPC_MoveParent,
10012 : /* 21244*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10013 : /* 21246*/ OPC_MoveParent,
10014 : /* 21247*/ OPC_MoveChild1,
10015 : /* 21248*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
10016 : /* 21251*/ OPC_MoveChild0,
10017 : /* 21252*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
10018 : /* 21255*/ OPC_Scope, 68, /*->21325*/ // 2 children in Scope
10019 : /* 21257*/ OPC_CheckChild0Same, 0,
10020 : /* 21259*/ OPC_CheckChild1Integer, 24,
10021 : /* 21261*/ OPC_CheckChild1Type, MVT::i32,
10022 : /* 21263*/ OPC_MoveParent,
10023 : /* 21264*/ OPC_MoveChild1,
10024 : /* 21265*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
10025 : /* 21268*/ OPC_CheckChild0Same, 1,
10026 : /* 21270*/ OPC_CheckChild1Integer, 24,
10027 : /* 21272*/ OPC_CheckChild1Type, MVT::i32,
10028 : /* 21274*/ OPC_MoveParent,
10029 : /* 21275*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
10030 : /* 21277*/ OPC_MoveParent,
10031 : /* 21278*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10032 : /* 21280*/ OPC_CheckType, MVT::i32,
10033 : /* 21282*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
10034 : /* 21284*/ OPC_EmitInteger, MVT::i32, 8,
10035 : /* 21287*/ OPC_EmitInteger, MVT::i32, 8,
10036 : /* 21290*/ OPC_EmitInteger, MVT::i32, 8,
10037 : /* 21293*/ OPC_EmitInteger, MVT::i1, 0,
10038 : /* 21296*/ OPC_EmitInteger, MVT::i32, 0,
10039 : /* 21299*/ OPC_EmitInteger, MVT::i32, 0,
10040 : /* 21302*/ OPC_EmitInteger, MVT::i32, 0,
10041 : /* 21305*/ OPC_EmitInteger, MVT::i32, 0,
10042 : /* 21308*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
10043 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
10044 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
10045 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
10046 : /* 21325*/ /*Scope*/ 68, /*->21394*/
10047 : /* 21326*/ OPC_CheckChild0Same, 1,
10048 : /* 21328*/ OPC_CheckChild1Integer, 24,
10049 : /* 21330*/ OPC_CheckChild1Type, MVT::i32,
10050 : /* 21332*/ OPC_MoveParent,
10051 : /* 21333*/ OPC_MoveChild1,
10052 : /* 21334*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
10053 : /* 21337*/ OPC_CheckChild0Same, 0,
10054 : /* 21339*/ OPC_CheckChild1Integer, 24,
10055 : /* 21341*/ OPC_CheckChild1Type, MVT::i32,
10056 : /* 21343*/ OPC_MoveParent,
10057 : /* 21344*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
10058 : /* 21346*/ OPC_MoveParent,
10059 : /* 21347*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10060 : /* 21349*/ OPC_CheckType, MVT::i32,
10061 : /* 21351*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
10062 : /* 21353*/ OPC_EmitInteger, MVT::i32, 8,
10063 : /* 21356*/ OPC_EmitInteger, MVT::i32, 8,
10064 : /* 21359*/ OPC_EmitInteger, MVT::i32, 8,
10065 : /* 21362*/ OPC_EmitInteger, MVT::i1, 0,
10066 : /* 21365*/ OPC_EmitInteger, MVT::i32, 0,
10067 : /* 21368*/ OPC_EmitInteger, MVT::i32, 0,
10068 : /* 21371*/ OPC_EmitInteger, MVT::i32, 0,
10069 : /* 21374*/ OPC_EmitInteger, MVT::i32, 0,
10070 : /* 21377*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
10071 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
10072 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
10073 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
10074 : /* 21394*/ 0, /*End of Scope*/
10075 : /* 21395*/ /*Scope*/ 61|128,1/*189*/, /*->21586*/
10076 : /* 21397*/ OPC_CheckChild0Same, 1,
10077 : /* 21399*/ OPC_CheckChild1Integer, 8,
10078 : /* 21401*/ OPC_CheckChild1Type, MVT::i32,
10079 : /* 21403*/ OPC_MoveParent,
10080 : /* 21404*/ OPC_MoveChild1,
10081 : /* 21405*/ OPC_CheckValueType, MVT::i8,
10082 : /* 21407*/ OPC_MoveParent,
10083 : /* 21408*/ OPC_MoveParent,
10084 : /* 21409*/ OPC_MoveChild1,
10085 : /* 21410*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
10086 : /* 21413*/ OPC_MoveChild0,
10087 : /* 21414*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
10088 : /* 21417*/ OPC_CheckChild0Same, 0,
10089 : /* 21419*/ OPC_CheckChild1Integer, 8,
10090 : /* 21421*/ OPC_CheckChild1Type, MVT::i32,
10091 : /* 21423*/ OPC_MoveParent,
10092 : /* 21424*/ OPC_MoveChild1,
10093 : /* 21425*/ OPC_CheckValueType, MVT::i8,
10094 : /* 21427*/ OPC_MoveParent,
10095 : /* 21428*/ OPC_MoveParent,
10096 : /* 21429*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
10097 : /* 21431*/ OPC_MoveParent,
10098 : /* 21432*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10099 : /* 21434*/ OPC_MoveParent,
10100 : /* 21435*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10101 : /* 21437*/ OPC_MoveParent,
10102 : /* 21438*/ OPC_MoveChild1,
10103 : /* 21439*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
10104 : /* 21442*/ OPC_MoveChild0,
10105 : /* 21443*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
10106 : /* 21446*/ OPC_Scope, 68, /*->21516*/ // 2 children in Scope
10107 : /* 21448*/ OPC_CheckChild0Same, 0,
10108 : /* 21450*/ OPC_CheckChild1Integer, 24,
10109 : /* 21452*/ OPC_CheckChild1Type, MVT::i32,
10110 : /* 21454*/ OPC_MoveParent,
10111 : /* 21455*/ OPC_MoveChild1,
10112 : /* 21456*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
10113 : /* 21459*/ OPC_CheckChild0Same, 1,
10114 : /* 21461*/ OPC_CheckChild1Integer, 24,
10115 : /* 21463*/ OPC_CheckChild1Type, MVT::i32,
10116 : /* 21465*/ OPC_MoveParent,
10117 : /* 21466*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
10118 : /* 21468*/ OPC_MoveParent,
10119 : /* 21469*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10120 : /* 21471*/ OPC_CheckType, MVT::i32,
10121 : /* 21473*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
10122 : /* 21475*/ OPC_EmitInteger, MVT::i32, 8,
10123 : /* 21478*/ OPC_EmitInteger, MVT::i32, 8,
10124 : /* 21481*/ OPC_EmitInteger, MVT::i32, 8,
10125 : /* 21484*/ OPC_EmitInteger, MVT::i1, 0,
10126 : /* 21487*/ OPC_EmitInteger, MVT::i32, 0,
10127 : /* 21490*/ OPC_EmitInteger, MVT::i32, 0,
10128 : /* 21493*/ OPC_EmitInteger, MVT::i32, 0,
10129 : /* 21496*/ OPC_EmitInteger, MVT::i32, 0,
10130 : /* 21499*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
10131 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
10132 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
10133 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
10134 : /* 21516*/ /*Scope*/ 68, /*->21585*/
10135 : /* 21517*/ OPC_CheckChild0Same, 1,
10136 : /* 21519*/ OPC_CheckChild1Integer, 24,
10137 : /* 21521*/ OPC_CheckChild1Type, MVT::i32,
10138 : /* 21523*/ OPC_MoveParent,
10139 : /* 21524*/ OPC_MoveChild1,
10140 : /* 21525*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
10141 : /* 21528*/ OPC_CheckChild0Same, 0,
10142 : /* 21530*/ OPC_CheckChild1Integer, 24,
10143 : /* 21532*/ OPC_CheckChild1Type, MVT::i32,
10144 : /* 21534*/ OPC_MoveParent,
10145 : /* 21535*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
10146 : /* 21537*/ OPC_MoveParent,
10147 : /* 21538*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10148 : /* 21540*/ OPC_CheckType, MVT::i32,
10149 : /* 21542*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
10150 : /* 21544*/ OPC_EmitInteger, MVT::i32, 8,
10151 : /* 21547*/ OPC_EmitInteger, MVT::i32, 8,
10152 : /* 21550*/ OPC_EmitInteger, MVT::i32, 8,
10153 : /* 21553*/ OPC_EmitInteger, MVT::i1, 0,
10154 : /* 21556*/ OPC_EmitInteger, MVT::i32, 0,
10155 : /* 21559*/ OPC_EmitInteger, MVT::i32, 0,
10156 : /* 21562*/ OPC_EmitInteger, MVT::i32, 0,
10157 : /* 21565*/ OPC_EmitInteger, MVT::i32, 0,
10158 : /* 21568*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
10159 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
10160 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
10161 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
10162 : /* 21585*/ 0, /*End of Scope*/
10163 : /* 21586*/ 0, /*End of Scope*/
10164 : /* 21587*/ /*Scope*/ 36|128,3/*420*/, /*->22009*/
10165 : /* 21589*/ OPC_CheckChild0Same, 1,
10166 : /* 21591*/ OPC_MoveChild1,
10167 : /* 21592*/ OPC_CheckValueType, MVT::i8,
10168 : /* 21594*/ OPC_MoveParent,
10169 : /* 21595*/ OPC_MoveParent,
10170 : /* 21596*/ OPC_MoveChild1,
10171 : /* 21597*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
10172 : /* 21600*/ OPC_CheckChild0Same, 0,
10173 : /* 21602*/ OPC_MoveChild1,
10174 : /* 21603*/ OPC_CheckValueType, MVT::i8,
10175 : /* 21605*/ OPC_MoveParent,
10176 : /* 21606*/ OPC_MoveParent,
10177 : /* 21607*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
10178 : /* 21609*/ OPC_MoveParent,
10179 : /* 21610*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10180 : /* 21612*/ OPC_MoveParent,
10181 : /* 21613*/ OPC_MoveChild1,
10182 : /* 21614*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
10183 : /* 21617*/ OPC_MoveChild0,
10184 : /* 21618*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
10185 : /* 21621*/ OPC_MoveChild0,
10186 : /* 21622*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
10187 : /* 21625*/ OPC_Scope, 61|128,1/*189*/, /*->21817*/ // 2 children in Scope
10188 : /* 21628*/ OPC_CheckChild0Same, 0,
10189 : /* 21630*/ OPC_CheckChild1Integer, 8,
10190 : /* 21632*/ OPC_CheckChild1Type, MVT::i32,
10191 : /* 21634*/ OPC_MoveParent,
10192 : /* 21635*/ OPC_MoveChild1,
10193 : /* 21636*/ OPC_CheckValueType, MVT::i8,
10194 : /* 21638*/ OPC_MoveParent,
10195 : /* 21639*/ OPC_MoveParent,
10196 : /* 21640*/ OPC_MoveChild1,
10197 : /* 21641*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
10198 : /* 21644*/ OPC_MoveChild0,
10199 : /* 21645*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
10200 : /* 21648*/ OPC_CheckChild0Same, 1,
10201 : /* 21650*/ OPC_CheckChild1Integer, 8,
10202 : /* 21652*/ OPC_CheckChild1Type, MVT::i32,
10203 : /* 21654*/ OPC_MoveParent,
10204 : /* 21655*/ OPC_MoveChild1,
10205 : /* 21656*/ OPC_CheckValueType, MVT::i8,
10206 : /* 21658*/ OPC_MoveParent,
10207 : /* 21659*/ OPC_MoveParent,
10208 : /* 21660*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
10209 : /* 21662*/ OPC_MoveParent,
10210 : /* 21663*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10211 : /* 21665*/ OPC_MoveParent,
10212 : /* 21666*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10213 : /* 21668*/ OPC_MoveParent,
10214 : /* 21669*/ OPC_MoveChild1,
10215 : /* 21670*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
10216 : /* 21673*/ OPC_MoveChild0,
10217 : /* 21674*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
10218 : /* 21677*/ OPC_Scope, 68, /*->21747*/ // 2 children in Scope
10219 : /* 21679*/ OPC_CheckChild0Same, 0,
10220 : /* 21681*/ OPC_CheckChild1Integer, 24,
10221 : /* 21683*/ OPC_CheckChild1Type, MVT::i32,
10222 : /* 21685*/ OPC_MoveParent,
10223 : /* 21686*/ OPC_MoveChild1,
10224 : /* 21687*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
10225 : /* 21690*/ OPC_CheckChild0Same, 1,
10226 : /* 21692*/ OPC_CheckChild1Integer, 24,
10227 : /* 21694*/ OPC_CheckChild1Type, MVT::i32,
10228 : /* 21696*/ OPC_MoveParent,
10229 : /* 21697*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
10230 : /* 21699*/ OPC_MoveParent,
10231 : /* 21700*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10232 : /* 21702*/ OPC_CheckType, MVT::i32,
10233 : /* 21704*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
10234 : /* 21706*/ OPC_EmitInteger, MVT::i32, 8,
10235 : /* 21709*/ OPC_EmitInteger, MVT::i32, 8,
10236 : /* 21712*/ OPC_EmitInteger, MVT::i32, 8,
10237 : /* 21715*/ OPC_EmitInteger, MVT::i1, 0,
10238 : /* 21718*/ OPC_EmitInteger, MVT::i32, 0,
10239 : /* 21721*/ OPC_EmitInteger, MVT::i32, 0,
10240 : /* 21724*/ OPC_EmitInteger, MVT::i32, 0,
10241 : /* 21727*/ OPC_EmitInteger, MVT::i32, 0,
10242 : /* 21730*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
10243 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
10244 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
10245 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
10246 : /* 21747*/ /*Scope*/ 68, /*->21816*/
10247 : /* 21748*/ OPC_CheckChild0Same, 1,
10248 : /* 21750*/ OPC_CheckChild1Integer, 24,
10249 : /* 21752*/ OPC_CheckChild1Type, MVT::i32,
10250 : /* 21754*/ OPC_MoveParent,
10251 : /* 21755*/ OPC_MoveChild1,
10252 : /* 21756*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
10253 : /* 21759*/ OPC_CheckChild0Same, 0,
10254 : /* 21761*/ OPC_CheckChild1Integer, 24,
10255 : /* 21763*/ OPC_CheckChild1Type, MVT::i32,
10256 : /* 21765*/ OPC_MoveParent,
10257 : /* 21766*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
10258 : /* 21768*/ OPC_MoveParent,
10259 : /* 21769*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10260 : /* 21771*/ OPC_CheckType, MVT::i32,
10261 : /* 21773*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
10262 : /* 21775*/ OPC_EmitInteger, MVT::i32, 8,
10263 : /* 21778*/ OPC_EmitInteger, MVT::i32, 8,
10264 : /* 21781*/ OPC_EmitInteger, MVT::i32, 8,
10265 : /* 21784*/ OPC_EmitInteger, MVT::i1, 0,
10266 : /* 21787*/ OPC_EmitInteger, MVT::i32, 0,
10267 : /* 21790*/ OPC_EmitInteger, MVT::i32, 0,
10268 : /* 21793*/ OPC_EmitInteger, MVT::i32, 0,
10269 : /* 21796*/ OPC_EmitInteger, MVT::i32, 0,
10270 : /* 21799*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
10271 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
10272 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
10273 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
10274 : /* 21816*/ 0, /*End of Scope*/
10275 : /* 21817*/ /*Scope*/ 61|128,1/*189*/, /*->22008*/
10276 : /* 21819*/ OPC_CheckChild0Same, 1,
10277 : /* 21821*/ OPC_CheckChild1Integer, 8,
10278 : /* 21823*/ OPC_CheckChild1Type, MVT::i32,
10279 : /* 21825*/ OPC_MoveParent,
10280 : /* 21826*/ OPC_MoveChild1,
10281 : /* 21827*/ OPC_CheckValueType, MVT::i8,
10282 : /* 21829*/ OPC_MoveParent,
10283 : /* 21830*/ OPC_MoveParent,
10284 : /* 21831*/ OPC_MoveChild1,
10285 : /* 21832*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
10286 : /* 21835*/ OPC_MoveChild0,
10287 : /* 21836*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
10288 : /* 21839*/ OPC_CheckChild0Same, 0,
10289 : /* 21841*/ OPC_CheckChild1Integer, 8,
10290 : /* 21843*/ OPC_CheckChild1Type, MVT::i32,
10291 : /* 21845*/ OPC_MoveParent,
10292 : /* 21846*/ OPC_MoveChild1,
10293 : /* 21847*/ OPC_CheckValueType, MVT::i8,
10294 : /* 21849*/ OPC_MoveParent,
10295 : /* 21850*/ OPC_MoveParent,
10296 : /* 21851*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
10297 : /* 21853*/ OPC_MoveParent,
10298 : /* 21854*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10299 : /* 21856*/ OPC_MoveParent,
10300 : /* 21857*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10301 : /* 21859*/ OPC_MoveParent,
10302 : /* 21860*/ OPC_MoveChild1,
10303 : /* 21861*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
10304 : /* 21864*/ OPC_MoveChild0,
10305 : /* 21865*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
10306 : /* 21868*/ OPC_Scope, 68, /*->21938*/ // 2 children in Scope
10307 : /* 21870*/ OPC_CheckChild0Same, 0,
10308 : /* 21872*/ OPC_CheckChild1Integer, 24,
10309 : /* 21874*/ OPC_CheckChild1Type, MVT::i32,
10310 : /* 21876*/ OPC_MoveParent,
10311 : /* 21877*/ OPC_MoveChild1,
10312 : /* 21878*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
10313 : /* 21881*/ OPC_CheckChild0Same, 1,
10314 : /* 21883*/ OPC_CheckChild1Integer, 24,
10315 : /* 21885*/ OPC_CheckChild1Type, MVT::i32,
10316 : /* 21887*/ OPC_MoveParent,
10317 : /* 21888*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
10318 : /* 21890*/ OPC_MoveParent,
10319 : /* 21891*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10320 : /* 21893*/ OPC_CheckType, MVT::i32,
10321 : /* 21895*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
10322 : /* 21897*/ OPC_EmitInteger, MVT::i32, 8,
10323 : /* 21900*/ OPC_EmitInteger, MVT::i32, 8,
10324 : /* 21903*/ OPC_EmitInteger, MVT::i32, 8,
10325 : /* 21906*/ OPC_EmitInteger, MVT::i1, 0,
10326 : /* 21909*/ OPC_EmitInteger, MVT::i32, 0,
10327 : /* 21912*/ OPC_EmitInteger, MVT::i32, 0,
10328 : /* 21915*/ OPC_EmitInteger, MVT::i32, 0,
10329 : /* 21918*/ OPC_EmitInteger, MVT::i32, 0,
10330 : /* 21921*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
10331 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
10332 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
10333 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
10334 : /* 21938*/ /*Scope*/ 68, /*->22007*/
10335 : /* 21939*/ OPC_CheckChild0Same, 1,
10336 : /* 21941*/ OPC_CheckChild1Integer, 24,
10337 : /* 21943*/ OPC_CheckChild1Type, MVT::i32,
10338 : /* 21945*/ OPC_MoveParent,
10339 : /* 21946*/ OPC_MoveChild1,
10340 : /* 21947*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
10341 : /* 21950*/ OPC_CheckChild0Same, 0,
10342 : /* 21952*/ OPC_CheckChild1Integer, 24,
10343 : /* 21954*/ OPC_CheckChild1Type, MVT::i32,
10344 : /* 21956*/ OPC_MoveParent,
10345 : /* 21957*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
10346 : /* 21959*/ OPC_MoveParent,
10347 : /* 21960*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10348 : /* 21962*/ OPC_CheckType, MVT::i32,
10349 : /* 21964*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
10350 : /* 21966*/ OPC_EmitInteger, MVT::i32, 8,
10351 : /* 21969*/ OPC_EmitInteger, MVT::i32, 8,
10352 : /* 21972*/ OPC_EmitInteger, MVT::i32, 8,
10353 : /* 21975*/ OPC_EmitInteger, MVT::i1, 0,
10354 : /* 21978*/ OPC_EmitInteger, MVT::i32, 0,
10355 : /* 21981*/ OPC_EmitInteger, MVT::i32, 0,
10356 : /* 21984*/ OPC_EmitInteger, MVT::i32, 0,
10357 : /* 21987*/ OPC_EmitInteger, MVT::i32, 0,
10358 : /* 21990*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
10359 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
10360 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
10361 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
10362 : /* 22007*/ 0, /*End of Scope*/
10363 : /* 22008*/ 0, /*End of Scope*/
10364 : /* 22009*/ 0, /*End of Scope*/
10365 : /* 22010*/ /*Scope*/ 88|128,6/*856*/, /*->22868*/
10366 : /* 22012*/ OPC_MoveChild0,
10367 : /* 22013*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
10368 : /* 22016*/ OPC_MoveChild0,
10369 : /* 22017*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
10370 : /* 22020*/ OPC_Scope, 37|128,3/*421*/, /*->22444*/ // 2 children in Scope
10371 : /* 22023*/ OPC_CheckChild0Same, 0,
10372 : /* 22025*/ OPC_MoveChild1,
10373 : /* 22026*/ OPC_CheckValueType, MVT::i8,
10374 : /* 22028*/ OPC_MoveParent,
10375 : /* 22029*/ OPC_MoveParent,
10376 : /* 22030*/ OPC_MoveChild1,
10377 : /* 22031*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
10378 : /* 22034*/ OPC_CheckChild0Same, 1,
10379 : /* 22036*/ OPC_MoveChild1,
10380 : /* 22037*/ OPC_CheckValueType, MVT::i8,
10381 : /* 22039*/ OPC_MoveParent,
10382 : /* 22040*/ OPC_MoveParent,
10383 : /* 22041*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
10384 : /* 22043*/ OPC_MoveParent,
10385 : /* 22044*/ OPC_RecordChild1, // #2 = $src2
10386 : /* 22045*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10387 : /* 22047*/ OPC_MoveParent,
10388 : /* 22048*/ OPC_MoveChild1,
10389 : /* 22049*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
10390 : /* 22052*/ OPC_MoveChild0,
10391 : /* 22053*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
10392 : /* 22056*/ OPC_MoveChild0,
10393 : /* 22057*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
10394 : /* 22060*/ OPC_Scope, 61|128,1/*189*/, /*->22252*/ // 2 children in Scope
10395 : /* 22063*/ OPC_CheckChild0Same, 0,
10396 : /* 22065*/ OPC_CheckChild1Integer, 8,
10397 : /* 22067*/ OPC_CheckChild1Type, MVT::i32,
10398 : /* 22069*/ OPC_MoveParent,
10399 : /* 22070*/ OPC_MoveChild1,
10400 : /* 22071*/ OPC_CheckValueType, MVT::i8,
10401 : /* 22073*/ OPC_MoveParent,
10402 : /* 22074*/ OPC_MoveParent,
10403 : /* 22075*/ OPC_MoveChild1,
10404 : /* 22076*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
10405 : /* 22079*/ OPC_MoveChild0,
10406 : /* 22080*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
10407 : /* 22083*/ OPC_CheckChild0Same, 1,
10408 : /* 22085*/ OPC_CheckChild1Integer, 8,
10409 : /* 22087*/ OPC_CheckChild1Type, MVT::i32,
10410 : /* 22089*/ OPC_MoveParent,
10411 : /* 22090*/ OPC_MoveChild1,
10412 : /* 22091*/ OPC_CheckValueType, MVT::i8,
10413 : /* 22093*/ OPC_MoveParent,
10414 : /* 22094*/ OPC_MoveParent,
10415 : /* 22095*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
10416 : /* 22097*/ OPC_MoveParent,
10417 : /* 22098*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10418 : /* 22100*/ OPC_MoveParent,
10419 : /* 22101*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10420 : /* 22103*/ OPC_MoveParent,
10421 : /* 22104*/ OPC_MoveChild1,
10422 : /* 22105*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
10423 : /* 22108*/ OPC_MoveChild0,
10424 : /* 22109*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
10425 : /* 22112*/ OPC_Scope, 68, /*->22182*/ // 2 children in Scope
10426 : /* 22114*/ OPC_CheckChild0Same, 0,
10427 : /* 22116*/ OPC_CheckChild1Integer, 24,
10428 : /* 22118*/ OPC_CheckChild1Type, MVT::i32,
10429 : /* 22120*/ OPC_MoveParent,
10430 : /* 22121*/ OPC_MoveChild1,
10431 : /* 22122*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
10432 : /* 22125*/ OPC_CheckChild0Same, 1,
10433 : /* 22127*/ OPC_CheckChild1Integer, 24,
10434 : /* 22129*/ OPC_CheckChild1Type, MVT::i32,
10435 : /* 22131*/ OPC_MoveParent,
10436 : /* 22132*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
10437 : /* 22134*/ OPC_MoveParent,
10438 : /* 22135*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10439 : /* 22137*/ OPC_CheckType, MVT::i32,
10440 : /* 22139*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
10441 : /* 22141*/ OPC_EmitInteger, MVT::i32, 8,
10442 : /* 22144*/ OPC_EmitInteger, MVT::i32, 8,
10443 : /* 22147*/ OPC_EmitInteger, MVT::i32, 8,
10444 : /* 22150*/ OPC_EmitInteger, MVT::i1, 0,
10445 : /* 22153*/ OPC_EmitInteger, MVT::i32, 0,
10446 : /* 22156*/ OPC_EmitInteger, MVT::i32, 0,
10447 : /* 22159*/ OPC_EmitInteger, MVT::i32, 0,
10448 : /* 22162*/ OPC_EmitInteger, MVT::i32, 0,
10449 : /* 22165*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
10450 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
10451 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
10452 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
10453 : /* 22182*/ /*Scope*/ 68, /*->22251*/
10454 : /* 22183*/ OPC_CheckChild0Same, 1,
10455 : /* 22185*/ OPC_CheckChild1Integer, 24,
10456 : /* 22187*/ OPC_CheckChild1Type, MVT::i32,
10457 : /* 22189*/ OPC_MoveParent,
10458 : /* 22190*/ OPC_MoveChild1,
10459 : /* 22191*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
10460 : /* 22194*/ OPC_CheckChild0Same, 0,
10461 : /* 22196*/ OPC_CheckChild1Integer, 24,
10462 : /* 22198*/ OPC_CheckChild1Type, MVT::i32,
10463 : /* 22200*/ OPC_MoveParent,
10464 : /* 22201*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
10465 : /* 22203*/ OPC_MoveParent,
10466 : /* 22204*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10467 : /* 22206*/ OPC_CheckType, MVT::i32,
10468 : /* 22208*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
10469 : /* 22210*/ OPC_EmitInteger, MVT::i32, 8,
10470 : /* 22213*/ OPC_EmitInteger, MVT::i32, 8,
10471 : /* 22216*/ OPC_EmitInteger, MVT::i32, 8,
10472 : /* 22219*/ OPC_EmitInteger, MVT::i1, 0,
10473 : /* 22222*/ OPC_EmitInteger, MVT::i32, 0,
10474 : /* 22225*/ OPC_EmitInteger, MVT::i32, 0,
10475 : /* 22228*/ OPC_EmitInteger, MVT::i32, 0,
10476 : /* 22231*/ OPC_EmitInteger, MVT::i32, 0,
10477 : /* 22234*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
10478 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
10479 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
10480 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
10481 : /* 22251*/ 0, /*End of Scope*/
10482 : /* 22252*/ /*Scope*/ 61|128,1/*189*/, /*->22443*/
10483 : /* 22254*/ OPC_CheckChild0Same, 1,
10484 : /* 22256*/ OPC_CheckChild1Integer, 8,
10485 : /* 22258*/ OPC_CheckChild1Type, MVT::i32,
10486 : /* 22260*/ OPC_MoveParent,
10487 : /* 22261*/ OPC_MoveChild1,
10488 : /* 22262*/ OPC_CheckValueType, MVT::i8,
10489 : /* 22264*/ OPC_MoveParent,
10490 : /* 22265*/ OPC_MoveParent,
10491 : /* 22266*/ OPC_MoveChild1,
10492 : /* 22267*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
10493 : /* 22270*/ OPC_MoveChild0,
10494 : /* 22271*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
10495 : /* 22274*/ OPC_CheckChild0Same, 0,
10496 : /* 22276*/ OPC_CheckChild1Integer, 8,
10497 : /* 22278*/ OPC_CheckChild1Type, MVT::i32,
10498 : /* 22280*/ OPC_MoveParent,
10499 : /* 22281*/ OPC_MoveChild1,
10500 : /* 22282*/ OPC_CheckValueType, MVT::i8,
10501 : /* 22284*/ OPC_MoveParent,
10502 : /* 22285*/ OPC_MoveParent,
10503 : /* 22286*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
10504 : /* 22288*/ OPC_MoveParent,
10505 : /* 22289*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10506 : /* 22291*/ OPC_MoveParent,
10507 : /* 22292*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10508 : /* 22294*/ OPC_MoveParent,
10509 : /* 22295*/ OPC_MoveChild1,
10510 : /* 22296*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
10511 : /* 22299*/ OPC_MoveChild0,
10512 : /* 22300*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
10513 : /* 22303*/ OPC_Scope, 68, /*->22373*/ // 2 children in Scope
10514 : /* 22305*/ OPC_CheckChild0Same, 0,
10515 : /* 22307*/ OPC_CheckChild1Integer, 24,
10516 : /* 22309*/ OPC_CheckChild1Type, MVT::i32,
10517 : /* 22311*/ OPC_MoveParent,
10518 : /* 22312*/ OPC_MoveChild1,
10519 : /* 22313*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
10520 : /* 22316*/ OPC_CheckChild0Same, 1,
10521 : /* 22318*/ OPC_CheckChild1Integer, 24,
10522 : /* 22320*/ OPC_CheckChild1Type, MVT::i32,
10523 : /* 22322*/ OPC_MoveParent,
10524 : /* 22323*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
10525 : /* 22325*/ OPC_MoveParent,
10526 : /* 22326*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10527 : /* 22328*/ OPC_CheckType, MVT::i32,
10528 : /* 22330*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
10529 : /* 22332*/ OPC_EmitInteger, MVT::i32, 8,
10530 : /* 22335*/ OPC_EmitInteger, MVT::i32, 8,
10531 : /* 22338*/ OPC_EmitInteger, MVT::i32, 8,
10532 : /* 22341*/ OPC_EmitInteger, MVT::i1, 0,
10533 : /* 22344*/ OPC_EmitInteger, MVT::i32, 0,
10534 : /* 22347*/ OPC_EmitInteger, MVT::i32, 0,
10535 : /* 22350*/ OPC_EmitInteger, MVT::i32, 0,
10536 : /* 22353*/ OPC_EmitInteger, MVT::i32, 0,
10537 : /* 22356*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
10538 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
10539 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
10540 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
10541 : /* 22373*/ /*Scope*/ 68, /*->22442*/
10542 : /* 22374*/ OPC_CheckChild0Same, 1,
10543 : /* 22376*/ OPC_CheckChild1Integer, 24,
10544 : /* 22378*/ OPC_CheckChild1Type, MVT::i32,
10545 : /* 22380*/ OPC_MoveParent,
10546 : /* 22381*/ OPC_MoveChild1,
10547 : /* 22382*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
10548 : /* 22385*/ OPC_CheckChild0Same, 0,
10549 : /* 22387*/ OPC_CheckChild1Integer, 24,
10550 : /* 22389*/ OPC_CheckChild1Type, MVT::i32,
10551 : /* 22391*/ OPC_MoveParent,
10552 : /* 22392*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
10553 : /* 22394*/ OPC_MoveParent,
10554 : /* 22395*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10555 : /* 22397*/ OPC_CheckType, MVT::i32,
10556 : /* 22399*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
10557 : /* 22401*/ OPC_EmitInteger, MVT::i32, 8,
10558 : /* 22404*/ OPC_EmitInteger, MVT::i32, 8,
10559 : /* 22407*/ OPC_EmitInteger, MVT::i32, 8,
10560 : /* 22410*/ OPC_EmitInteger, MVT::i1, 0,
10561 : /* 22413*/ OPC_EmitInteger, MVT::i32, 0,
10562 : /* 22416*/ OPC_EmitInteger, MVT::i32, 0,
10563 : /* 22419*/ OPC_EmitInteger, MVT::i32, 0,
10564 : /* 22422*/ OPC_EmitInteger, MVT::i32, 0,
10565 : /* 22425*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
10566 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
10567 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
10568 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
10569 : /* 22442*/ 0, /*End of Scope*/
10570 : /* 22443*/ 0, /*End of Scope*/
10571 : /* 22444*/ /*Scope*/ 37|128,3/*421*/, /*->22867*/
10572 : /* 22446*/ OPC_CheckChild0Same, 1,
10573 : /* 22448*/ OPC_MoveChild1,
10574 : /* 22449*/ OPC_CheckValueType, MVT::i8,
10575 : /* 22451*/ OPC_MoveParent,
10576 : /* 22452*/ OPC_MoveParent,
10577 : /* 22453*/ OPC_MoveChild1,
10578 : /* 22454*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
10579 : /* 22457*/ OPC_CheckChild0Same, 0,
10580 : /* 22459*/ OPC_MoveChild1,
10581 : /* 22460*/ OPC_CheckValueType, MVT::i8,
10582 : /* 22462*/ OPC_MoveParent,
10583 : /* 22463*/ OPC_MoveParent,
10584 : /* 22464*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
10585 : /* 22466*/ OPC_MoveParent,
10586 : /* 22467*/ OPC_RecordChild1, // #2 = $src2
10587 : /* 22468*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10588 : /* 22470*/ OPC_MoveParent,
10589 : /* 22471*/ OPC_MoveChild1,
10590 : /* 22472*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
10591 : /* 22475*/ OPC_MoveChild0,
10592 : /* 22476*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
10593 : /* 22479*/ OPC_MoveChild0,
10594 : /* 22480*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
10595 : /* 22483*/ OPC_Scope, 61|128,1/*189*/, /*->22675*/ // 2 children in Scope
10596 : /* 22486*/ OPC_CheckChild0Same, 0,
10597 : /* 22488*/ OPC_CheckChild1Integer, 8,
10598 : /* 22490*/ OPC_CheckChild1Type, MVT::i32,
10599 : /* 22492*/ OPC_MoveParent,
10600 : /* 22493*/ OPC_MoveChild1,
10601 : /* 22494*/ OPC_CheckValueType, MVT::i8,
10602 : /* 22496*/ OPC_MoveParent,
10603 : /* 22497*/ OPC_MoveParent,
10604 : /* 22498*/ OPC_MoveChild1,
10605 : /* 22499*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
10606 : /* 22502*/ OPC_MoveChild0,
10607 : /* 22503*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
10608 : /* 22506*/ OPC_CheckChild0Same, 1,
10609 : /* 22508*/ OPC_CheckChild1Integer, 8,
10610 : /* 22510*/ OPC_CheckChild1Type, MVT::i32,
10611 : /* 22512*/ OPC_MoveParent,
10612 : /* 22513*/ OPC_MoveChild1,
10613 : /* 22514*/ OPC_CheckValueType, MVT::i8,
10614 : /* 22516*/ OPC_MoveParent,
10615 : /* 22517*/ OPC_MoveParent,
10616 : /* 22518*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
10617 : /* 22520*/ OPC_MoveParent,
10618 : /* 22521*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10619 : /* 22523*/ OPC_MoveParent,
10620 : /* 22524*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10621 : /* 22526*/ OPC_MoveParent,
10622 : /* 22527*/ OPC_MoveChild1,
10623 : /* 22528*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
10624 : /* 22531*/ OPC_MoveChild0,
10625 : /* 22532*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
10626 : /* 22535*/ OPC_Scope, 68, /*->22605*/ // 2 children in Scope
10627 : /* 22537*/ OPC_CheckChild0Same, 0,
10628 : /* 22539*/ OPC_CheckChild1Integer, 24,
10629 : /* 22541*/ OPC_CheckChild1Type, MVT::i32,
10630 : /* 22543*/ OPC_MoveParent,
10631 : /* 22544*/ OPC_MoveChild1,
10632 : /* 22545*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
10633 : /* 22548*/ OPC_CheckChild0Same, 1,
10634 : /* 22550*/ OPC_CheckChild1Integer, 24,
10635 : /* 22552*/ OPC_CheckChild1Type, MVT::i32,
10636 : /* 22554*/ OPC_MoveParent,
10637 : /* 22555*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
10638 : /* 22557*/ OPC_MoveParent,
10639 : /* 22558*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10640 : /* 22560*/ OPC_CheckType, MVT::i32,
10641 : /* 22562*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
10642 : /* 22564*/ OPC_EmitInteger, MVT::i32, 8,
10643 : /* 22567*/ OPC_EmitInteger, MVT::i32, 8,
10644 : /* 22570*/ OPC_EmitInteger, MVT::i32, 8,
10645 : /* 22573*/ OPC_EmitInteger, MVT::i1, 0,
10646 : /* 22576*/ OPC_EmitInteger, MVT::i32, 0,
10647 : /* 22579*/ OPC_EmitInteger, MVT::i32, 0,
10648 : /* 22582*/ OPC_EmitInteger, MVT::i32, 0,
10649 : /* 22585*/ OPC_EmitInteger, MVT::i32, 0,
10650 : /* 22588*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
10651 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
10652 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
10653 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
10654 : /* 22605*/ /*Scope*/ 68, /*->22674*/
10655 : /* 22606*/ OPC_CheckChild0Same, 1,
10656 : /* 22608*/ OPC_CheckChild1Integer, 24,
10657 : /* 22610*/ OPC_CheckChild1Type, MVT::i32,
10658 : /* 22612*/ OPC_MoveParent,
10659 : /* 22613*/ OPC_MoveChild1,
10660 : /* 22614*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
10661 : /* 22617*/ OPC_CheckChild0Same, 0,
10662 : /* 22619*/ OPC_CheckChild1Integer, 24,
10663 : /* 22621*/ OPC_CheckChild1Type, MVT::i32,
10664 : /* 22623*/ OPC_MoveParent,
10665 : /* 22624*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
10666 : /* 22626*/ OPC_MoveParent,
10667 : /* 22627*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10668 : /* 22629*/ OPC_CheckType, MVT::i32,
10669 : /* 22631*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
10670 : /* 22633*/ OPC_EmitInteger, MVT::i32, 8,
10671 : /* 22636*/ OPC_EmitInteger, MVT::i32, 8,
10672 : /* 22639*/ OPC_EmitInteger, MVT::i32, 8,
10673 : /* 22642*/ OPC_EmitInteger, MVT::i1, 0,
10674 : /* 22645*/ OPC_EmitInteger, MVT::i32, 0,
10675 : /* 22648*/ OPC_EmitInteger, MVT::i32, 0,
10676 : /* 22651*/ OPC_EmitInteger, MVT::i32, 0,
10677 : /* 22654*/ OPC_EmitInteger, MVT::i32, 0,
10678 : /* 22657*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
10679 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
10680 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
10681 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
10682 : /* 22674*/ 0, /*End of Scope*/
10683 : /* 22675*/ /*Scope*/ 61|128,1/*189*/, /*->22866*/
10684 : /* 22677*/ OPC_CheckChild0Same, 1,
10685 : /* 22679*/ OPC_CheckChild1Integer, 8,
10686 : /* 22681*/ OPC_CheckChild1Type, MVT::i32,
10687 : /* 22683*/ OPC_MoveParent,
10688 : /* 22684*/ OPC_MoveChild1,
10689 : /* 22685*/ OPC_CheckValueType, MVT::i8,
10690 : /* 22687*/ OPC_MoveParent,
10691 : /* 22688*/ OPC_MoveParent,
10692 : /* 22689*/ OPC_MoveChild1,
10693 : /* 22690*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
10694 : /* 22693*/ OPC_MoveChild0,
10695 : /* 22694*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
10696 : /* 22697*/ OPC_CheckChild0Same, 0,
10697 : /* 22699*/ OPC_CheckChild1Integer, 8,
10698 : /* 22701*/ OPC_CheckChild1Type, MVT::i32,
10699 : /* 22703*/ OPC_MoveParent,
10700 : /* 22704*/ OPC_MoveChild1,
10701 : /* 22705*/ OPC_CheckValueType, MVT::i8,
10702 : /* 22707*/ OPC_MoveParent,
10703 : /* 22708*/ OPC_MoveParent,
10704 : /* 22709*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
10705 : /* 22711*/ OPC_MoveParent,
10706 : /* 22712*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10707 : /* 22714*/ OPC_MoveParent,
10708 : /* 22715*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10709 : /* 22717*/ OPC_MoveParent,
10710 : /* 22718*/ OPC_MoveChild1,
10711 : /* 22719*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
10712 : /* 22722*/ OPC_MoveChild0,
10713 : /* 22723*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
10714 : /* 22726*/ OPC_Scope, 68, /*->22796*/ // 2 children in Scope
10715 : /* 22728*/ OPC_CheckChild0Same, 0,
10716 : /* 22730*/ OPC_CheckChild1Integer, 24,
10717 : /* 22732*/ OPC_CheckChild1Type, MVT::i32,
10718 : /* 22734*/ OPC_MoveParent,
10719 : /* 22735*/ OPC_MoveChild1,
10720 : /* 22736*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
10721 : /* 22739*/ OPC_CheckChild0Same, 1,
10722 : /* 22741*/ OPC_CheckChild1Integer, 24,
10723 : /* 22743*/ OPC_CheckChild1Type, MVT::i32,
10724 : /* 22745*/ OPC_MoveParent,
10725 : /* 22746*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
10726 : /* 22748*/ OPC_MoveParent,
10727 : /* 22749*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10728 : /* 22751*/ OPC_CheckType, MVT::i32,
10729 : /* 22753*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
10730 : /* 22755*/ OPC_EmitInteger, MVT::i32, 8,
10731 : /* 22758*/ OPC_EmitInteger, MVT::i32, 8,
10732 : /* 22761*/ OPC_EmitInteger, MVT::i32, 8,
10733 : /* 22764*/ OPC_EmitInteger, MVT::i1, 0,
10734 : /* 22767*/ OPC_EmitInteger, MVT::i32, 0,
10735 : /* 22770*/ OPC_EmitInteger, MVT::i32, 0,
10736 : /* 22773*/ OPC_EmitInteger, MVT::i32, 0,
10737 : /* 22776*/ OPC_EmitInteger, MVT::i32, 0,
10738 : /* 22779*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
10739 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
10740 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
10741 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
10742 : /* 22796*/ /*Scope*/ 68, /*->22865*/
10743 : /* 22797*/ OPC_CheckChild0Same, 1,
10744 : /* 22799*/ OPC_CheckChild1Integer, 24,
10745 : /* 22801*/ OPC_CheckChild1Type, MVT::i32,
10746 : /* 22803*/ OPC_MoveParent,
10747 : /* 22804*/ OPC_MoveChild1,
10748 : /* 22805*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
10749 : /* 22808*/ OPC_CheckChild0Same, 0,
10750 : /* 22810*/ OPC_CheckChild1Integer, 24,
10751 : /* 22812*/ OPC_CheckChild1Type, MVT::i32,
10752 : /* 22814*/ OPC_MoveParent,
10753 : /* 22815*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
10754 : /* 22817*/ OPC_MoveParent,
10755 : /* 22818*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10756 : /* 22820*/ OPC_CheckType, MVT::i32,
10757 : /* 22822*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
10758 : /* 22824*/ OPC_EmitInteger, MVT::i32, 8,
10759 : /* 22827*/ OPC_EmitInteger, MVT::i32, 8,
10760 : /* 22830*/ OPC_EmitInteger, MVT::i32, 8,
10761 : /* 22833*/ OPC_EmitInteger, MVT::i1, 0,
10762 : /* 22836*/ OPC_EmitInteger, MVT::i32, 0,
10763 : /* 22839*/ OPC_EmitInteger, MVT::i32, 0,
10764 : /* 22842*/ OPC_EmitInteger, MVT::i32, 0,
10765 : /* 22845*/ OPC_EmitInteger, MVT::i32, 0,
10766 : /* 22848*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
10767 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
10768 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
10769 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
10770 : /* 22865*/ 0, /*End of Scope*/
10771 : /* 22866*/ 0, /*End of Scope*/
10772 : /* 22867*/ 0, /*End of Scope*/
10773 : /* 22868*/ /*Scope*/ 87|128,6/*855*/, /*->23725*/
10774 : /* 22870*/ OPC_RecordChild0, // #2 = $src2
10775 : /* 22871*/ OPC_MoveChild1,
10776 : /* 22872*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
10777 : /* 22875*/ OPC_MoveChild0,
10778 : /* 22876*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
10779 : /* 22879*/ OPC_Scope, 36|128,3/*420*/, /*->23302*/ // 2 children in Scope
10780 : /* 22882*/ OPC_CheckChild0Same, 1,
10781 : /* 22884*/ OPC_MoveChild1,
10782 : /* 22885*/ OPC_CheckValueType, MVT::i8,
10783 : /* 22887*/ OPC_MoveParent,
10784 : /* 22888*/ OPC_MoveParent,
10785 : /* 22889*/ OPC_MoveChild1,
10786 : /* 22890*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
10787 : /* 22893*/ OPC_CheckChild0Same, 0,
10788 : /* 22895*/ OPC_MoveChild1,
10789 : /* 22896*/ OPC_CheckValueType, MVT::i8,
10790 : /* 22898*/ OPC_MoveParent,
10791 : /* 22899*/ OPC_MoveParent,
10792 : /* 22900*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
10793 : /* 22902*/ OPC_MoveParent,
10794 : /* 22903*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10795 : /* 22905*/ OPC_MoveParent,
10796 : /* 22906*/ OPC_MoveChild1,
10797 : /* 22907*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
10798 : /* 22910*/ OPC_MoveChild0,
10799 : /* 22911*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
10800 : /* 22914*/ OPC_MoveChild0,
10801 : /* 22915*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
10802 : /* 22918*/ OPC_Scope, 61|128,1/*189*/, /*->23110*/ // 2 children in Scope
10803 : /* 22921*/ OPC_CheckChild0Same, 1,
10804 : /* 22923*/ OPC_CheckChild1Integer, 8,
10805 : /* 22925*/ OPC_CheckChild1Type, MVT::i32,
10806 : /* 22927*/ OPC_MoveParent,
10807 : /* 22928*/ OPC_MoveChild1,
10808 : /* 22929*/ OPC_CheckValueType, MVT::i8,
10809 : /* 22931*/ OPC_MoveParent,
10810 : /* 22932*/ OPC_MoveParent,
10811 : /* 22933*/ OPC_MoveChild1,
10812 : /* 22934*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
10813 : /* 22937*/ OPC_MoveChild0,
10814 : /* 22938*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
10815 : /* 22941*/ OPC_CheckChild0Same, 0,
10816 : /* 22943*/ OPC_CheckChild1Integer, 8,
10817 : /* 22945*/ OPC_CheckChild1Type, MVT::i32,
10818 : /* 22947*/ OPC_MoveParent,
10819 : /* 22948*/ OPC_MoveChild1,
10820 : /* 22949*/ OPC_CheckValueType, MVT::i8,
10821 : /* 22951*/ OPC_MoveParent,
10822 : /* 22952*/ OPC_MoveParent,
10823 : /* 22953*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
10824 : /* 22955*/ OPC_MoveParent,
10825 : /* 22956*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10826 : /* 22958*/ OPC_MoveParent,
10827 : /* 22959*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10828 : /* 22961*/ OPC_MoveParent,
10829 : /* 22962*/ OPC_MoveChild1,
10830 : /* 22963*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
10831 : /* 22966*/ OPC_MoveChild0,
10832 : /* 22967*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
10833 : /* 22970*/ OPC_Scope, 68, /*->23040*/ // 2 children in Scope
10834 : /* 22972*/ OPC_CheckChild0Same, 1,
10835 : /* 22974*/ OPC_CheckChild1Integer, 24,
10836 : /* 22976*/ OPC_CheckChild1Type, MVT::i32,
10837 : /* 22978*/ OPC_MoveParent,
10838 : /* 22979*/ OPC_MoveChild1,
10839 : /* 22980*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
10840 : /* 22983*/ OPC_CheckChild0Same, 0,
10841 : /* 22985*/ OPC_CheckChild1Integer, 24,
10842 : /* 22987*/ OPC_CheckChild1Type, MVT::i32,
10843 : /* 22989*/ OPC_MoveParent,
10844 : /* 22990*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
10845 : /* 22992*/ OPC_MoveParent,
10846 : /* 22993*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10847 : /* 22995*/ OPC_CheckType, MVT::i32,
10848 : /* 22997*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
10849 : /* 22999*/ OPC_EmitInteger, MVT::i32, 8,
10850 : /* 23002*/ OPC_EmitInteger, MVT::i32, 8,
10851 : /* 23005*/ OPC_EmitInteger, MVT::i32, 8,
10852 : /* 23008*/ OPC_EmitInteger, MVT::i1, 0,
10853 : /* 23011*/ OPC_EmitInteger, MVT::i32, 0,
10854 : /* 23014*/ OPC_EmitInteger, MVT::i32, 0,
10855 : /* 23017*/ OPC_EmitInteger, MVT::i32, 0,
10856 : /* 23020*/ OPC_EmitInteger, MVT::i32, 0,
10857 : /* 23023*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
10858 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
10859 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
10860 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
10861 : /* 23040*/ /*Scope*/ 68, /*->23109*/
10862 : /* 23041*/ OPC_CheckChild0Same, 0,
10863 : /* 23043*/ OPC_CheckChild1Integer, 24,
10864 : /* 23045*/ OPC_CheckChild1Type, MVT::i32,
10865 : /* 23047*/ OPC_MoveParent,
10866 : /* 23048*/ OPC_MoveChild1,
10867 : /* 23049*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
10868 : /* 23052*/ OPC_CheckChild0Same, 1,
10869 : /* 23054*/ OPC_CheckChild1Integer, 24,
10870 : /* 23056*/ OPC_CheckChild1Type, MVT::i32,
10871 : /* 23058*/ OPC_MoveParent,
10872 : /* 23059*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
10873 : /* 23061*/ OPC_MoveParent,
10874 : /* 23062*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10875 : /* 23064*/ OPC_CheckType, MVT::i32,
10876 : /* 23066*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
10877 : /* 23068*/ OPC_EmitInteger, MVT::i32, 8,
10878 : /* 23071*/ OPC_EmitInteger, MVT::i32, 8,
10879 : /* 23074*/ OPC_EmitInteger, MVT::i32, 8,
10880 : /* 23077*/ OPC_EmitInteger, MVT::i1, 0,
10881 : /* 23080*/ OPC_EmitInteger, MVT::i32, 0,
10882 : /* 23083*/ OPC_EmitInteger, MVT::i32, 0,
10883 : /* 23086*/ OPC_EmitInteger, MVT::i32, 0,
10884 : /* 23089*/ OPC_EmitInteger, MVT::i32, 0,
10885 : /* 23092*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
10886 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
10887 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
10888 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
10889 : /* 23109*/ 0, /*End of Scope*/
10890 : /* 23110*/ /*Scope*/ 61|128,1/*189*/, /*->23301*/
10891 : /* 23112*/ OPC_CheckChild0Same, 0,
10892 : /* 23114*/ OPC_CheckChild1Integer, 8,
10893 : /* 23116*/ OPC_CheckChild1Type, MVT::i32,
10894 : /* 23118*/ OPC_MoveParent,
10895 : /* 23119*/ OPC_MoveChild1,
10896 : /* 23120*/ OPC_CheckValueType, MVT::i8,
10897 : /* 23122*/ OPC_MoveParent,
10898 : /* 23123*/ OPC_MoveParent,
10899 : /* 23124*/ OPC_MoveChild1,
10900 : /* 23125*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
10901 : /* 23128*/ OPC_MoveChild0,
10902 : /* 23129*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
10903 : /* 23132*/ OPC_CheckChild0Same, 1,
10904 : /* 23134*/ OPC_CheckChild1Integer, 8,
10905 : /* 23136*/ OPC_CheckChild1Type, MVT::i32,
10906 : /* 23138*/ OPC_MoveParent,
10907 : /* 23139*/ OPC_MoveChild1,
10908 : /* 23140*/ OPC_CheckValueType, MVT::i8,
10909 : /* 23142*/ OPC_MoveParent,
10910 : /* 23143*/ OPC_MoveParent,
10911 : /* 23144*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
10912 : /* 23146*/ OPC_MoveParent,
10913 : /* 23147*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10914 : /* 23149*/ OPC_MoveParent,
10915 : /* 23150*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10916 : /* 23152*/ OPC_MoveParent,
10917 : /* 23153*/ OPC_MoveChild1,
10918 : /* 23154*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
10919 : /* 23157*/ OPC_MoveChild0,
10920 : /* 23158*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
10921 : /* 23161*/ OPC_Scope, 68, /*->23231*/ // 2 children in Scope
10922 : /* 23163*/ OPC_CheckChild0Same, 1,
10923 : /* 23165*/ OPC_CheckChild1Integer, 24,
10924 : /* 23167*/ OPC_CheckChild1Type, MVT::i32,
10925 : /* 23169*/ OPC_MoveParent,
10926 : /* 23170*/ OPC_MoveChild1,
10927 : /* 23171*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
10928 : /* 23174*/ OPC_CheckChild0Same, 0,
10929 : /* 23176*/ OPC_CheckChild1Integer, 24,
10930 : /* 23178*/ OPC_CheckChild1Type, MVT::i32,
10931 : /* 23180*/ OPC_MoveParent,
10932 : /* 23181*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
10933 : /* 23183*/ OPC_MoveParent,
10934 : /* 23184*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10935 : /* 23186*/ OPC_CheckType, MVT::i32,
10936 : /* 23188*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
10937 : /* 23190*/ OPC_EmitInteger, MVT::i32, 8,
10938 : /* 23193*/ OPC_EmitInteger, MVT::i32, 8,
10939 : /* 23196*/ OPC_EmitInteger, MVT::i32, 8,
10940 : /* 23199*/ OPC_EmitInteger, MVT::i1, 0,
10941 : /* 23202*/ OPC_EmitInteger, MVT::i32, 0,
10942 : /* 23205*/ OPC_EmitInteger, MVT::i32, 0,
10943 : /* 23208*/ OPC_EmitInteger, MVT::i32, 0,
10944 : /* 23211*/ OPC_EmitInteger, MVT::i32, 0,
10945 : /* 23214*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
10946 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
10947 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
10948 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
10949 : /* 23231*/ /*Scope*/ 68, /*->23300*/
10950 : /* 23232*/ OPC_CheckChild0Same, 0,
10951 : /* 23234*/ OPC_CheckChild1Integer, 24,
10952 : /* 23236*/ OPC_CheckChild1Type, MVT::i32,
10953 : /* 23238*/ OPC_MoveParent,
10954 : /* 23239*/ OPC_MoveChild1,
10955 : /* 23240*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
10956 : /* 23243*/ OPC_CheckChild0Same, 1,
10957 : /* 23245*/ OPC_CheckChild1Integer, 24,
10958 : /* 23247*/ OPC_CheckChild1Type, MVT::i32,
10959 : /* 23249*/ OPC_MoveParent,
10960 : /* 23250*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
10961 : /* 23252*/ OPC_MoveParent,
10962 : /* 23253*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10963 : /* 23255*/ OPC_CheckType, MVT::i32,
10964 : /* 23257*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
10965 : /* 23259*/ OPC_EmitInteger, MVT::i32, 8,
10966 : /* 23262*/ OPC_EmitInteger, MVT::i32, 8,
10967 : /* 23265*/ OPC_EmitInteger, MVT::i32, 8,
10968 : /* 23268*/ OPC_EmitInteger, MVT::i1, 0,
10969 : /* 23271*/ OPC_EmitInteger, MVT::i32, 0,
10970 : /* 23274*/ OPC_EmitInteger, MVT::i32, 0,
10971 : /* 23277*/ OPC_EmitInteger, MVT::i32, 0,
10972 : /* 23280*/ OPC_EmitInteger, MVT::i32, 0,
10973 : /* 23283*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
10974 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
10975 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
10976 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
10977 : /* 23300*/ 0, /*End of Scope*/
10978 : /* 23301*/ 0, /*End of Scope*/
10979 : /* 23302*/ /*Scope*/ 36|128,3/*420*/, /*->23724*/
10980 : /* 23304*/ OPC_CheckChild0Same, 0,
10981 : /* 23306*/ OPC_MoveChild1,
10982 : /* 23307*/ OPC_CheckValueType, MVT::i8,
10983 : /* 23309*/ OPC_MoveParent,
10984 : /* 23310*/ OPC_MoveParent,
10985 : /* 23311*/ OPC_MoveChild1,
10986 : /* 23312*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
10987 : /* 23315*/ OPC_CheckChild0Same, 1,
10988 : /* 23317*/ OPC_MoveChild1,
10989 : /* 23318*/ OPC_CheckValueType, MVT::i8,
10990 : /* 23320*/ OPC_MoveParent,
10991 : /* 23321*/ OPC_MoveParent,
10992 : /* 23322*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
10993 : /* 23324*/ OPC_MoveParent,
10994 : /* 23325*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
10995 : /* 23327*/ OPC_MoveParent,
10996 : /* 23328*/ OPC_MoveChild1,
10997 : /* 23329*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
10998 : /* 23332*/ OPC_MoveChild0,
10999 : /* 23333*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
11000 : /* 23336*/ OPC_MoveChild0,
11001 : /* 23337*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
11002 : /* 23340*/ OPC_Scope, 61|128,1/*189*/, /*->23532*/ // 2 children in Scope
11003 : /* 23343*/ OPC_CheckChild0Same, 1,
11004 : /* 23345*/ OPC_CheckChild1Integer, 8,
11005 : /* 23347*/ OPC_CheckChild1Type, MVT::i32,
11006 : /* 23349*/ OPC_MoveParent,
11007 : /* 23350*/ OPC_MoveChild1,
11008 : /* 23351*/ OPC_CheckValueType, MVT::i8,
11009 : /* 23353*/ OPC_MoveParent,
11010 : /* 23354*/ OPC_MoveParent,
11011 : /* 23355*/ OPC_MoveChild1,
11012 : /* 23356*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
11013 : /* 23359*/ OPC_MoveChild0,
11014 : /* 23360*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
11015 : /* 23363*/ OPC_CheckChild0Same, 0,
11016 : /* 23365*/ OPC_CheckChild1Integer, 8,
11017 : /* 23367*/ OPC_CheckChild1Type, MVT::i32,
11018 : /* 23369*/ OPC_MoveParent,
11019 : /* 23370*/ OPC_MoveChild1,
11020 : /* 23371*/ OPC_CheckValueType, MVT::i8,
11021 : /* 23373*/ OPC_MoveParent,
11022 : /* 23374*/ OPC_MoveParent,
11023 : /* 23375*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
11024 : /* 23377*/ OPC_MoveParent,
11025 : /* 23378*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11026 : /* 23380*/ OPC_MoveParent,
11027 : /* 23381*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11028 : /* 23383*/ OPC_MoveParent,
11029 : /* 23384*/ OPC_MoveChild1,
11030 : /* 23385*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
11031 : /* 23388*/ OPC_MoveChild0,
11032 : /* 23389*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
11033 : /* 23392*/ OPC_Scope, 68, /*->23462*/ // 2 children in Scope
11034 : /* 23394*/ OPC_CheckChild0Same, 1,
11035 : /* 23396*/ OPC_CheckChild1Integer, 24,
11036 : /* 23398*/ OPC_CheckChild1Type, MVT::i32,
11037 : /* 23400*/ OPC_MoveParent,
11038 : /* 23401*/ OPC_MoveChild1,
11039 : /* 23402*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
11040 : /* 23405*/ OPC_CheckChild0Same, 0,
11041 : /* 23407*/ OPC_CheckChild1Integer, 24,
11042 : /* 23409*/ OPC_CheckChild1Type, MVT::i32,
11043 : /* 23411*/ OPC_MoveParent,
11044 : /* 23412*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
11045 : /* 23414*/ OPC_MoveParent,
11046 : /* 23415*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11047 : /* 23417*/ OPC_CheckType, MVT::i32,
11048 : /* 23419*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
11049 : /* 23421*/ OPC_EmitInteger, MVT::i32, 8,
11050 : /* 23424*/ OPC_EmitInteger, MVT::i32, 8,
11051 : /* 23427*/ OPC_EmitInteger, MVT::i32, 8,
11052 : /* 23430*/ OPC_EmitInteger, MVT::i1, 0,
11053 : /* 23433*/ OPC_EmitInteger, MVT::i32, 0,
11054 : /* 23436*/ OPC_EmitInteger, MVT::i32, 0,
11055 : /* 23439*/ OPC_EmitInteger, MVT::i32, 0,
11056 : /* 23442*/ OPC_EmitInteger, MVT::i32, 0,
11057 : /* 23445*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
11058 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
11059 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
11060 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
11061 : /* 23462*/ /*Scope*/ 68, /*->23531*/
11062 : /* 23463*/ OPC_CheckChild0Same, 0,
11063 : /* 23465*/ OPC_CheckChild1Integer, 24,
11064 : /* 23467*/ OPC_CheckChild1Type, MVT::i32,
11065 : /* 23469*/ OPC_MoveParent,
11066 : /* 23470*/ OPC_MoveChild1,
11067 : /* 23471*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
11068 : /* 23474*/ OPC_CheckChild0Same, 1,
11069 : /* 23476*/ OPC_CheckChild1Integer, 24,
11070 : /* 23478*/ OPC_CheckChild1Type, MVT::i32,
11071 : /* 23480*/ OPC_MoveParent,
11072 : /* 23481*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
11073 : /* 23483*/ OPC_MoveParent,
11074 : /* 23484*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11075 : /* 23486*/ OPC_CheckType, MVT::i32,
11076 : /* 23488*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
11077 : /* 23490*/ OPC_EmitInteger, MVT::i32, 8,
11078 : /* 23493*/ OPC_EmitInteger, MVT::i32, 8,
11079 : /* 23496*/ OPC_EmitInteger, MVT::i32, 8,
11080 : /* 23499*/ OPC_EmitInteger, MVT::i1, 0,
11081 : /* 23502*/ OPC_EmitInteger, MVT::i32, 0,
11082 : /* 23505*/ OPC_EmitInteger, MVT::i32, 0,
11083 : /* 23508*/ OPC_EmitInteger, MVT::i32, 0,
11084 : /* 23511*/ OPC_EmitInteger, MVT::i32, 0,
11085 : /* 23514*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
11086 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
11087 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
11088 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
11089 : /* 23531*/ 0, /*End of Scope*/
11090 : /* 23532*/ /*Scope*/ 61|128,1/*189*/, /*->23723*/
11091 : /* 23534*/ OPC_CheckChild0Same, 0,
11092 : /* 23536*/ OPC_CheckChild1Integer, 8,
11093 : /* 23538*/ OPC_CheckChild1Type, MVT::i32,
11094 : /* 23540*/ OPC_MoveParent,
11095 : /* 23541*/ OPC_MoveChild1,
11096 : /* 23542*/ OPC_CheckValueType, MVT::i8,
11097 : /* 23544*/ OPC_MoveParent,
11098 : /* 23545*/ OPC_MoveParent,
11099 : /* 23546*/ OPC_MoveChild1,
11100 : /* 23547*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
11101 : /* 23550*/ OPC_MoveChild0,
11102 : /* 23551*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
11103 : /* 23554*/ OPC_CheckChild0Same, 1,
11104 : /* 23556*/ OPC_CheckChild1Integer, 8,
11105 : /* 23558*/ OPC_CheckChild1Type, MVT::i32,
11106 : /* 23560*/ OPC_MoveParent,
11107 : /* 23561*/ OPC_MoveChild1,
11108 : /* 23562*/ OPC_CheckValueType, MVT::i8,
11109 : /* 23564*/ OPC_MoveParent,
11110 : /* 23565*/ OPC_MoveParent,
11111 : /* 23566*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
11112 : /* 23568*/ OPC_MoveParent,
11113 : /* 23569*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11114 : /* 23571*/ OPC_MoveParent,
11115 : /* 23572*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11116 : /* 23574*/ OPC_MoveParent,
11117 : /* 23575*/ OPC_MoveChild1,
11118 : /* 23576*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
11119 : /* 23579*/ OPC_MoveChild0,
11120 : /* 23580*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
11121 : /* 23583*/ OPC_Scope, 68, /*->23653*/ // 2 children in Scope
11122 : /* 23585*/ OPC_CheckChild0Same, 1,
11123 : /* 23587*/ OPC_CheckChild1Integer, 24,
11124 : /* 23589*/ OPC_CheckChild1Type, MVT::i32,
11125 : /* 23591*/ OPC_MoveParent,
11126 : /* 23592*/ OPC_MoveChild1,
11127 : /* 23593*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
11128 : /* 23596*/ OPC_CheckChild0Same, 0,
11129 : /* 23598*/ OPC_CheckChild1Integer, 24,
11130 : /* 23600*/ OPC_CheckChild1Type, MVT::i32,
11131 : /* 23602*/ OPC_MoveParent,
11132 : /* 23603*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
11133 : /* 23605*/ OPC_MoveParent,
11134 : /* 23606*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11135 : /* 23608*/ OPC_CheckType, MVT::i32,
11136 : /* 23610*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
11137 : /* 23612*/ OPC_EmitInteger, MVT::i32, 8,
11138 : /* 23615*/ OPC_EmitInteger, MVT::i32, 8,
11139 : /* 23618*/ OPC_EmitInteger, MVT::i32, 8,
11140 : /* 23621*/ OPC_EmitInteger, MVT::i1, 0,
11141 : /* 23624*/ OPC_EmitInteger, MVT::i32, 0,
11142 : /* 23627*/ OPC_EmitInteger, MVT::i32, 0,
11143 : /* 23630*/ OPC_EmitInteger, MVT::i32, 0,
11144 : /* 23633*/ OPC_EmitInteger, MVT::i32, 0,
11145 : /* 23636*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
11146 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
11147 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
11148 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
11149 : /* 23653*/ /*Scope*/ 68, /*->23722*/
11150 : /* 23654*/ OPC_CheckChild0Same, 0,
11151 : /* 23656*/ OPC_CheckChild1Integer, 24,
11152 : /* 23658*/ OPC_CheckChild1Type, MVT::i32,
11153 : /* 23660*/ OPC_MoveParent,
11154 : /* 23661*/ OPC_MoveChild1,
11155 : /* 23662*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
11156 : /* 23665*/ OPC_CheckChild0Same, 1,
11157 : /* 23667*/ OPC_CheckChild1Integer, 24,
11158 : /* 23669*/ OPC_CheckChild1Type, MVT::i32,
11159 : /* 23671*/ OPC_MoveParent,
11160 : /* 23672*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
11161 : /* 23674*/ OPC_MoveParent,
11162 : /* 23675*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11163 : /* 23677*/ OPC_CheckType, MVT::i32,
11164 : /* 23679*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
11165 : /* 23681*/ OPC_EmitInteger, MVT::i32, 8,
11166 : /* 23684*/ OPC_EmitInteger, MVT::i32, 8,
11167 : /* 23687*/ OPC_EmitInteger, MVT::i32, 8,
11168 : /* 23690*/ OPC_EmitInteger, MVT::i1, 0,
11169 : /* 23693*/ OPC_EmitInteger, MVT::i32, 0,
11170 : /* 23696*/ OPC_EmitInteger, MVT::i32, 0,
11171 : /* 23699*/ OPC_EmitInteger, MVT::i32, 0,
11172 : /* 23702*/ OPC_EmitInteger, MVT::i32, 0,
11173 : /* 23705*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
11174 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
11175 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
11176 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
11177 : /* 23722*/ 0, /*End of Scope*/
11178 : /* 23723*/ 0, /*End of Scope*/
11179 : /* 23724*/ 0, /*End of Scope*/
11180 : /* 23725*/ /*Scope*/ 88|128,6/*856*/, /*->24583*/
11181 : /* 23727*/ OPC_MoveChild0,
11182 : /* 23728*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
11183 : /* 23731*/ OPC_MoveChild0,
11184 : /* 23732*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
11185 : /* 23735*/ OPC_Scope, 37|128,3/*421*/, /*->24159*/ // 2 children in Scope
11186 : /* 23738*/ OPC_CheckChild0Same, 1,
11187 : /* 23740*/ OPC_MoveChild1,
11188 : /* 23741*/ OPC_CheckValueType, MVT::i8,
11189 : /* 23743*/ OPC_MoveParent,
11190 : /* 23744*/ OPC_MoveParent,
11191 : /* 23745*/ OPC_MoveChild1,
11192 : /* 23746*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
11193 : /* 23749*/ OPC_CheckChild0Same, 0,
11194 : /* 23751*/ OPC_MoveChild1,
11195 : /* 23752*/ OPC_CheckValueType, MVT::i8,
11196 : /* 23754*/ OPC_MoveParent,
11197 : /* 23755*/ OPC_MoveParent,
11198 : /* 23756*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
11199 : /* 23758*/ OPC_MoveParent,
11200 : /* 23759*/ OPC_RecordChild1, // #2 = $src2
11201 : /* 23760*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11202 : /* 23762*/ OPC_MoveParent,
11203 : /* 23763*/ OPC_MoveChild1,
11204 : /* 23764*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
11205 : /* 23767*/ OPC_MoveChild0,
11206 : /* 23768*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
11207 : /* 23771*/ OPC_MoveChild0,
11208 : /* 23772*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
11209 : /* 23775*/ OPC_Scope, 61|128,1/*189*/, /*->23967*/ // 2 children in Scope
11210 : /* 23778*/ OPC_CheckChild0Same, 1,
11211 : /* 23780*/ OPC_CheckChild1Integer, 8,
11212 : /* 23782*/ OPC_CheckChild1Type, MVT::i32,
11213 : /* 23784*/ OPC_MoveParent,
11214 : /* 23785*/ OPC_MoveChild1,
11215 : /* 23786*/ OPC_CheckValueType, MVT::i8,
11216 : /* 23788*/ OPC_MoveParent,
11217 : /* 23789*/ OPC_MoveParent,
11218 : /* 23790*/ OPC_MoveChild1,
11219 : /* 23791*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
11220 : /* 23794*/ OPC_MoveChild0,
11221 : /* 23795*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
11222 : /* 23798*/ OPC_CheckChild0Same, 0,
11223 : /* 23800*/ OPC_CheckChild1Integer, 8,
11224 : /* 23802*/ OPC_CheckChild1Type, MVT::i32,
11225 : /* 23804*/ OPC_MoveParent,
11226 : /* 23805*/ OPC_MoveChild1,
11227 : /* 23806*/ OPC_CheckValueType, MVT::i8,
11228 : /* 23808*/ OPC_MoveParent,
11229 : /* 23809*/ OPC_MoveParent,
11230 : /* 23810*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
11231 : /* 23812*/ OPC_MoveParent,
11232 : /* 23813*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11233 : /* 23815*/ OPC_MoveParent,
11234 : /* 23816*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11235 : /* 23818*/ OPC_MoveParent,
11236 : /* 23819*/ OPC_MoveChild1,
11237 : /* 23820*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
11238 : /* 23823*/ OPC_MoveChild0,
11239 : /* 23824*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
11240 : /* 23827*/ OPC_Scope, 68, /*->23897*/ // 2 children in Scope
11241 : /* 23829*/ OPC_CheckChild0Same, 1,
11242 : /* 23831*/ OPC_CheckChild1Integer, 24,
11243 : /* 23833*/ OPC_CheckChild1Type, MVT::i32,
11244 : /* 23835*/ OPC_MoveParent,
11245 : /* 23836*/ OPC_MoveChild1,
11246 : /* 23837*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
11247 : /* 23840*/ OPC_CheckChild0Same, 0,
11248 : /* 23842*/ OPC_CheckChild1Integer, 24,
11249 : /* 23844*/ OPC_CheckChild1Type, MVT::i32,
11250 : /* 23846*/ OPC_MoveParent,
11251 : /* 23847*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
11252 : /* 23849*/ OPC_MoveParent,
11253 : /* 23850*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11254 : /* 23852*/ OPC_CheckType, MVT::i32,
11255 : /* 23854*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
11256 : /* 23856*/ OPC_EmitInteger, MVT::i32, 8,
11257 : /* 23859*/ OPC_EmitInteger, MVT::i32, 8,
11258 : /* 23862*/ OPC_EmitInteger, MVT::i32, 8,
11259 : /* 23865*/ OPC_EmitInteger, MVT::i1, 0,
11260 : /* 23868*/ OPC_EmitInteger, MVT::i32, 0,
11261 : /* 23871*/ OPC_EmitInteger, MVT::i32, 0,
11262 : /* 23874*/ OPC_EmitInteger, MVT::i32, 0,
11263 : /* 23877*/ OPC_EmitInteger, MVT::i32, 0,
11264 : /* 23880*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
11265 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
11266 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
11267 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
11268 : /* 23897*/ /*Scope*/ 68, /*->23966*/
11269 : /* 23898*/ OPC_CheckChild0Same, 0,
11270 : /* 23900*/ OPC_CheckChild1Integer, 24,
11271 : /* 23902*/ OPC_CheckChild1Type, MVT::i32,
11272 : /* 23904*/ OPC_MoveParent,
11273 : /* 23905*/ OPC_MoveChild1,
11274 : /* 23906*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
11275 : /* 23909*/ OPC_CheckChild0Same, 1,
11276 : /* 23911*/ OPC_CheckChild1Integer, 24,
11277 : /* 23913*/ OPC_CheckChild1Type, MVT::i32,
11278 : /* 23915*/ OPC_MoveParent,
11279 : /* 23916*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
11280 : /* 23918*/ OPC_MoveParent,
11281 : /* 23919*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11282 : /* 23921*/ OPC_CheckType, MVT::i32,
11283 : /* 23923*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
11284 : /* 23925*/ OPC_EmitInteger, MVT::i32, 8,
11285 : /* 23928*/ OPC_EmitInteger, MVT::i32, 8,
11286 : /* 23931*/ OPC_EmitInteger, MVT::i32, 8,
11287 : /* 23934*/ OPC_EmitInteger, MVT::i1, 0,
11288 : /* 23937*/ OPC_EmitInteger, MVT::i32, 0,
11289 : /* 23940*/ OPC_EmitInteger, MVT::i32, 0,
11290 : /* 23943*/ OPC_EmitInteger, MVT::i32, 0,
11291 : /* 23946*/ OPC_EmitInteger, MVT::i32, 0,
11292 : /* 23949*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
11293 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
11294 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
11295 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
11296 : /* 23966*/ 0, /*End of Scope*/
11297 : /* 23967*/ /*Scope*/ 61|128,1/*189*/, /*->24158*/
11298 : /* 23969*/ OPC_CheckChild0Same, 0,
11299 : /* 23971*/ OPC_CheckChild1Integer, 8,
11300 : /* 23973*/ OPC_CheckChild1Type, MVT::i32,
11301 : /* 23975*/ OPC_MoveParent,
11302 : /* 23976*/ OPC_MoveChild1,
11303 : /* 23977*/ OPC_CheckValueType, MVT::i8,
11304 : /* 23979*/ OPC_MoveParent,
11305 : /* 23980*/ OPC_MoveParent,
11306 : /* 23981*/ OPC_MoveChild1,
11307 : /* 23982*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
11308 : /* 23985*/ OPC_MoveChild0,
11309 : /* 23986*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
11310 : /* 23989*/ OPC_CheckChild0Same, 1,
11311 : /* 23991*/ OPC_CheckChild1Integer, 8,
11312 : /* 23993*/ OPC_CheckChild1Type, MVT::i32,
11313 : /* 23995*/ OPC_MoveParent,
11314 : /* 23996*/ OPC_MoveChild1,
11315 : /* 23997*/ OPC_CheckValueType, MVT::i8,
11316 : /* 23999*/ OPC_MoveParent,
11317 : /* 24000*/ OPC_MoveParent,
11318 : /* 24001*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
11319 : /* 24003*/ OPC_MoveParent,
11320 : /* 24004*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11321 : /* 24006*/ OPC_MoveParent,
11322 : /* 24007*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11323 : /* 24009*/ OPC_MoveParent,
11324 : /* 24010*/ OPC_MoveChild1,
11325 : /* 24011*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
11326 : /* 24014*/ OPC_MoveChild0,
11327 : /* 24015*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
11328 : /* 24018*/ OPC_Scope, 68, /*->24088*/ // 2 children in Scope
11329 : /* 24020*/ OPC_CheckChild0Same, 1,
11330 : /* 24022*/ OPC_CheckChild1Integer, 24,
11331 : /* 24024*/ OPC_CheckChild1Type, MVT::i32,
11332 : /* 24026*/ OPC_MoveParent,
11333 : /* 24027*/ OPC_MoveChild1,
11334 : /* 24028*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
11335 : /* 24031*/ OPC_CheckChild0Same, 0,
11336 : /* 24033*/ OPC_CheckChild1Integer, 24,
11337 : /* 24035*/ OPC_CheckChild1Type, MVT::i32,
11338 : /* 24037*/ OPC_MoveParent,
11339 : /* 24038*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
11340 : /* 24040*/ OPC_MoveParent,
11341 : /* 24041*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11342 : /* 24043*/ OPC_CheckType, MVT::i32,
11343 : /* 24045*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
11344 : /* 24047*/ OPC_EmitInteger, MVT::i32, 8,
11345 : /* 24050*/ OPC_EmitInteger, MVT::i32, 8,
11346 : /* 24053*/ OPC_EmitInteger, MVT::i32, 8,
11347 : /* 24056*/ OPC_EmitInteger, MVT::i1, 0,
11348 : /* 24059*/ OPC_EmitInteger, MVT::i32, 0,
11349 : /* 24062*/ OPC_EmitInteger, MVT::i32, 0,
11350 : /* 24065*/ OPC_EmitInteger, MVT::i32, 0,
11351 : /* 24068*/ OPC_EmitInteger, MVT::i32, 0,
11352 : /* 24071*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
11353 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
11354 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
11355 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
11356 : /* 24088*/ /*Scope*/ 68, /*->24157*/
11357 : /* 24089*/ OPC_CheckChild0Same, 0,
11358 : /* 24091*/ OPC_CheckChild1Integer, 24,
11359 : /* 24093*/ OPC_CheckChild1Type, MVT::i32,
11360 : /* 24095*/ OPC_MoveParent,
11361 : /* 24096*/ OPC_MoveChild1,
11362 : /* 24097*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
11363 : /* 24100*/ OPC_CheckChild0Same, 1,
11364 : /* 24102*/ OPC_CheckChild1Integer, 24,
11365 : /* 24104*/ OPC_CheckChild1Type, MVT::i32,
11366 : /* 24106*/ OPC_MoveParent,
11367 : /* 24107*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
11368 : /* 24109*/ OPC_MoveParent,
11369 : /* 24110*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11370 : /* 24112*/ OPC_CheckType, MVT::i32,
11371 : /* 24114*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
11372 : /* 24116*/ OPC_EmitInteger, MVT::i32, 8,
11373 : /* 24119*/ OPC_EmitInteger, MVT::i32, 8,
11374 : /* 24122*/ OPC_EmitInteger, MVT::i32, 8,
11375 : /* 24125*/ OPC_EmitInteger, MVT::i1, 0,
11376 : /* 24128*/ OPC_EmitInteger, MVT::i32, 0,
11377 : /* 24131*/ OPC_EmitInteger, MVT::i32, 0,
11378 : /* 24134*/ OPC_EmitInteger, MVT::i32, 0,
11379 : /* 24137*/ OPC_EmitInteger, MVT::i32, 0,
11380 : /* 24140*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
11381 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
11382 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
11383 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
11384 : /* 24157*/ 0, /*End of Scope*/
11385 : /* 24158*/ 0, /*End of Scope*/
11386 : /* 24159*/ /*Scope*/ 37|128,3/*421*/, /*->24582*/
11387 : /* 24161*/ OPC_CheckChild0Same, 0,
11388 : /* 24163*/ OPC_MoveChild1,
11389 : /* 24164*/ OPC_CheckValueType, MVT::i8,
11390 : /* 24166*/ OPC_MoveParent,
11391 : /* 24167*/ OPC_MoveParent,
11392 : /* 24168*/ OPC_MoveChild1,
11393 : /* 24169*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
11394 : /* 24172*/ OPC_CheckChild0Same, 1,
11395 : /* 24174*/ OPC_MoveChild1,
11396 : /* 24175*/ OPC_CheckValueType, MVT::i8,
11397 : /* 24177*/ OPC_MoveParent,
11398 : /* 24178*/ OPC_MoveParent,
11399 : /* 24179*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
11400 : /* 24181*/ OPC_MoveParent,
11401 : /* 24182*/ OPC_RecordChild1, // #2 = $src2
11402 : /* 24183*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11403 : /* 24185*/ OPC_MoveParent,
11404 : /* 24186*/ OPC_MoveChild1,
11405 : /* 24187*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
11406 : /* 24190*/ OPC_MoveChild0,
11407 : /* 24191*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
11408 : /* 24194*/ OPC_MoveChild0,
11409 : /* 24195*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
11410 : /* 24198*/ OPC_Scope, 61|128,1/*189*/, /*->24390*/ // 2 children in Scope
11411 : /* 24201*/ OPC_CheckChild0Same, 1,
11412 : /* 24203*/ OPC_CheckChild1Integer, 8,
11413 : /* 24205*/ OPC_CheckChild1Type, MVT::i32,
11414 : /* 24207*/ OPC_MoveParent,
11415 : /* 24208*/ OPC_MoveChild1,
11416 : /* 24209*/ OPC_CheckValueType, MVT::i8,
11417 : /* 24211*/ OPC_MoveParent,
11418 : /* 24212*/ OPC_MoveParent,
11419 : /* 24213*/ OPC_MoveChild1,
11420 : /* 24214*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
11421 : /* 24217*/ OPC_MoveChild0,
11422 : /* 24218*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
11423 : /* 24221*/ OPC_CheckChild0Same, 0,
11424 : /* 24223*/ OPC_CheckChild1Integer, 8,
11425 : /* 24225*/ OPC_CheckChild1Type, MVT::i32,
11426 : /* 24227*/ OPC_MoveParent,
11427 : /* 24228*/ OPC_MoveChild1,
11428 : /* 24229*/ OPC_CheckValueType, MVT::i8,
11429 : /* 24231*/ OPC_MoveParent,
11430 : /* 24232*/ OPC_MoveParent,
11431 : /* 24233*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
11432 : /* 24235*/ OPC_MoveParent,
11433 : /* 24236*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11434 : /* 24238*/ OPC_MoveParent,
11435 : /* 24239*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11436 : /* 24241*/ OPC_MoveParent,
11437 : /* 24242*/ OPC_MoveChild1,
11438 : /* 24243*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
11439 : /* 24246*/ OPC_MoveChild0,
11440 : /* 24247*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
11441 : /* 24250*/ OPC_Scope, 68, /*->24320*/ // 2 children in Scope
11442 : /* 24252*/ OPC_CheckChild0Same, 1,
11443 : /* 24254*/ OPC_CheckChild1Integer, 24,
11444 : /* 24256*/ OPC_CheckChild1Type, MVT::i32,
11445 : /* 24258*/ OPC_MoveParent,
11446 : /* 24259*/ OPC_MoveChild1,
11447 : /* 24260*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
11448 : /* 24263*/ OPC_CheckChild0Same, 0,
11449 : /* 24265*/ OPC_CheckChild1Integer, 24,
11450 : /* 24267*/ OPC_CheckChild1Type, MVT::i32,
11451 : /* 24269*/ OPC_MoveParent,
11452 : /* 24270*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
11453 : /* 24272*/ OPC_MoveParent,
11454 : /* 24273*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11455 : /* 24275*/ OPC_CheckType, MVT::i32,
11456 : /* 24277*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
11457 : /* 24279*/ OPC_EmitInteger, MVT::i32, 8,
11458 : /* 24282*/ OPC_EmitInteger, MVT::i32, 8,
11459 : /* 24285*/ OPC_EmitInteger, MVT::i32, 8,
11460 : /* 24288*/ OPC_EmitInteger, MVT::i1, 0,
11461 : /* 24291*/ OPC_EmitInteger, MVT::i32, 0,
11462 : /* 24294*/ OPC_EmitInteger, MVT::i32, 0,
11463 : /* 24297*/ OPC_EmitInteger, MVT::i32, 0,
11464 : /* 24300*/ OPC_EmitInteger, MVT::i32, 0,
11465 : /* 24303*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
11466 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
11467 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
11468 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
11469 : /* 24320*/ /*Scope*/ 68, /*->24389*/
11470 : /* 24321*/ OPC_CheckChild0Same, 0,
11471 : /* 24323*/ OPC_CheckChild1Integer, 24,
11472 : /* 24325*/ OPC_CheckChild1Type, MVT::i32,
11473 : /* 24327*/ OPC_MoveParent,
11474 : /* 24328*/ OPC_MoveChild1,
11475 : /* 24329*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
11476 : /* 24332*/ OPC_CheckChild0Same, 1,
11477 : /* 24334*/ OPC_CheckChild1Integer, 24,
11478 : /* 24336*/ OPC_CheckChild1Type, MVT::i32,
11479 : /* 24338*/ OPC_MoveParent,
11480 : /* 24339*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
11481 : /* 24341*/ OPC_MoveParent,
11482 : /* 24342*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11483 : /* 24344*/ OPC_CheckType, MVT::i32,
11484 : /* 24346*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
11485 : /* 24348*/ OPC_EmitInteger, MVT::i32, 8,
11486 : /* 24351*/ OPC_EmitInteger, MVT::i32, 8,
11487 : /* 24354*/ OPC_EmitInteger, MVT::i32, 8,
11488 : /* 24357*/ OPC_EmitInteger, MVT::i1, 0,
11489 : /* 24360*/ OPC_EmitInteger, MVT::i32, 0,
11490 : /* 24363*/ OPC_EmitInteger, MVT::i32, 0,
11491 : /* 24366*/ OPC_EmitInteger, MVT::i32, 0,
11492 : /* 24369*/ OPC_EmitInteger, MVT::i32, 0,
11493 : /* 24372*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
11494 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
11495 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
11496 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
11497 : /* 24389*/ 0, /*End of Scope*/
11498 : /* 24390*/ /*Scope*/ 61|128,1/*189*/, /*->24581*/
11499 : /* 24392*/ OPC_CheckChild0Same, 0,
11500 : /* 24394*/ OPC_CheckChild1Integer, 8,
11501 : /* 24396*/ OPC_CheckChild1Type, MVT::i32,
11502 : /* 24398*/ OPC_MoveParent,
11503 : /* 24399*/ OPC_MoveChild1,
11504 : /* 24400*/ OPC_CheckValueType, MVT::i8,
11505 : /* 24402*/ OPC_MoveParent,
11506 : /* 24403*/ OPC_MoveParent,
11507 : /* 24404*/ OPC_MoveChild1,
11508 : /* 24405*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
11509 : /* 24408*/ OPC_MoveChild0,
11510 : /* 24409*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
11511 : /* 24412*/ OPC_CheckChild0Same, 1,
11512 : /* 24414*/ OPC_CheckChild1Integer, 8,
11513 : /* 24416*/ OPC_CheckChild1Type, MVT::i32,
11514 : /* 24418*/ OPC_MoveParent,
11515 : /* 24419*/ OPC_MoveChild1,
11516 : /* 24420*/ OPC_CheckValueType, MVT::i8,
11517 : /* 24422*/ OPC_MoveParent,
11518 : /* 24423*/ OPC_MoveParent,
11519 : /* 24424*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
11520 : /* 24426*/ OPC_MoveParent,
11521 : /* 24427*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11522 : /* 24429*/ OPC_MoveParent,
11523 : /* 24430*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11524 : /* 24432*/ OPC_MoveParent,
11525 : /* 24433*/ OPC_MoveChild1,
11526 : /* 24434*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
11527 : /* 24437*/ OPC_MoveChild0,
11528 : /* 24438*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
11529 : /* 24441*/ OPC_Scope, 68, /*->24511*/ // 2 children in Scope
11530 : /* 24443*/ OPC_CheckChild0Same, 1,
11531 : /* 24445*/ OPC_CheckChild1Integer, 24,
11532 : /* 24447*/ OPC_CheckChild1Type, MVT::i32,
11533 : /* 24449*/ OPC_MoveParent,
11534 : /* 24450*/ OPC_MoveChild1,
11535 : /* 24451*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
11536 : /* 24454*/ OPC_CheckChild0Same, 0,
11537 : /* 24456*/ OPC_CheckChild1Integer, 24,
11538 : /* 24458*/ OPC_CheckChild1Type, MVT::i32,
11539 : /* 24460*/ OPC_MoveParent,
11540 : /* 24461*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
11541 : /* 24463*/ OPC_MoveParent,
11542 : /* 24464*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11543 : /* 24466*/ OPC_CheckType, MVT::i32,
11544 : /* 24468*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
11545 : /* 24470*/ OPC_EmitInteger, MVT::i32, 8,
11546 : /* 24473*/ OPC_EmitInteger, MVT::i32, 8,
11547 : /* 24476*/ OPC_EmitInteger, MVT::i32, 8,
11548 : /* 24479*/ OPC_EmitInteger, MVT::i1, 0,
11549 : /* 24482*/ OPC_EmitInteger, MVT::i32, 0,
11550 : /* 24485*/ OPC_EmitInteger, MVT::i32, 0,
11551 : /* 24488*/ OPC_EmitInteger, MVT::i32, 0,
11552 : /* 24491*/ OPC_EmitInteger, MVT::i32, 0,
11553 : /* 24494*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
11554 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
11555 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
11556 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
11557 : /* 24511*/ /*Scope*/ 68, /*->24580*/
11558 : /* 24512*/ OPC_CheckChild0Same, 0,
11559 : /* 24514*/ OPC_CheckChild1Integer, 24,
11560 : /* 24516*/ OPC_CheckChild1Type, MVT::i32,
11561 : /* 24518*/ OPC_MoveParent,
11562 : /* 24519*/ OPC_MoveChild1,
11563 : /* 24520*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
11564 : /* 24523*/ OPC_CheckChild0Same, 1,
11565 : /* 24525*/ OPC_CheckChild1Integer, 24,
11566 : /* 24527*/ OPC_CheckChild1Type, MVT::i32,
11567 : /* 24529*/ OPC_MoveParent,
11568 : /* 24530*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
11569 : /* 24532*/ OPC_MoveParent,
11570 : /* 24533*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11571 : /* 24535*/ OPC_CheckType, MVT::i32,
11572 : /* 24537*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
11573 : /* 24539*/ OPC_EmitInteger, MVT::i32, 8,
11574 : /* 24542*/ OPC_EmitInteger, MVT::i32, 8,
11575 : /* 24545*/ OPC_EmitInteger, MVT::i32, 8,
11576 : /* 24548*/ OPC_EmitInteger, MVT::i1, 0,
11577 : /* 24551*/ OPC_EmitInteger, MVT::i32, 0,
11578 : /* 24554*/ OPC_EmitInteger, MVT::i32, 0,
11579 : /* 24557*/ OPC_EmitInteger, MVT::i32, 0,
11580 : /* 24560*/ OPC_EmitInteger, MVT::i32, 0,
11581 : /* 24563*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
11582 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
11583 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
11584 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
11585 : /* 24580*/ 0, /*End of Scope*/
11586 : /* 24581*/ 0, /*End of Scope*/
11587 : /* 24582*/ 0, /*End of Scope*/
11588 : /* 24583*/ 0, /*End of Scope*/
11589 : /* 24584*/ /*SwitchOpcode*/ 55|128,24/*3127*/, TARGET_VAL(AMDGPUISD::MUL_I24),// ->27715
11590 : /* 24588*/ OPC_MoveChild0,
11591 : /* 24589*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
11592 : /* 24592*/ OPC_MoveChild0,
11593 : /* 24593*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
11594 : /* 24596*/ OPC_Scope, 20|128,6/*788*/, /*->25387*/ // 3 children in Scope
11595 : /* 24599*/ OPC_CheckChild0Same, 0,
11596 : /* 24601*/ OPC_CheckChild1Integer, 8,
11597 : /* 24603*/ OPC_CheckChild1Type, MVT::i32,
11598 : /* 24605*/ OPC_MoveParent,
11599 : /* 24606*/ OPC_MoveChild1,
11600 : /* 24607*/ OPC_CheckValueType, MVT::i8,
11601 : /* 24609*/ OPC_MoveParent,
11602 : /* 24610*/ OPC_MoveParent,
11603 : /* 24611*/ OPC_MoveChild1,
11604 : /* 24612*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
11605 : /* 24615*/ OPC_MoveChild0,
11606 : /* 24616*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
11607 : /* 24619*/ OPC_CheckChild0Same, 1,
11608 : /* 24621*/ OPC_CheckChild1Integer, 8,
11609 : /* 24623*/ OPC_CheckChild1Type, MVT::i32,
11610 : /* 24625*/ OPC_MoveParent,
11611 : /* 24626*/ OPC_MoveChild1,
11612 : /* 24627*/ OPC_CheckValueType, MVT::i8,
11613 : /* 24629*/ OPC_MoveParent,
11614 : /* 24630*/ OPC_MoveParent,
11615 : /* 24631*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
11616 : /* 24633*/ OPC_MoveParent,
11617 : /* 24634*/ OPC_MoveChild1,
11618 : /* 24635*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
11619 : /* 24638*/ OPC_Scope, 115|128,2/*371*/, /*->25012*/ // 2 children in Scope
11620 : /* 24641*/ OPC_RecordChild0, // #2 = $src2
11621 : /* 24642*/ OPC_MoveChild1,
11622 : /* 24643*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
11623 : /* 24646*/ OPC_MoveChild0,
11624 : /* 24647*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
11625 : /* 24650*/ OPC_Scope, 50|128,1/*178*/, /*->24831*/ // 2 children in Scope
11626 : /* 24653*/ OPC_CheckChild0Same, 0,
11627 : /* 24655*/ OPC_MoveChild1,
11628 : /* 24656*/ OPC_CheckValueType, MVT::i8,
11629 : /* 24658*/ OPC_MoveParent,
11630 : /* 24659*/ OPC_MoveParent,
11631 : /* 24660*/ OPC_MoveChild1,
11632 : /* 24661*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
11633 : /* 24664*/ OPC_CheckChild0Same, 1,
11634 : /* 24666*/ OPC_MoveChild1,
11635 : /* 24667*/ OPC_CheckValueType, MVT::i8,
11636 : /* 24669*/ OPC_MoveParent,
11637 : /* 24670*/ OPC_MoveParent,
11638 : /* 24671*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
11639 : /* 24673*/ OPC_MoveParent,
11640 : /* 24674*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11641 : /* 24676*/ OPC_MoveParent,
11642 : /* 24677*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11643 : /* 24679*/ OPC_MoveParent,
11644 : /* 24680*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11645 : /* 24682*/ OPC_MoveParent,
11646 : /* 24683*/ OPC_MoveChild1,
11647 : /* 24684*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
11648 : /* 24687*/ OPC_MoveChild0,
11649 : /* 24688*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
11650 : /* 24691*/ OPC_Scope, 68, /*->24761*/ // 2 children in Scope
11651 : /* 24693*/ OPC_CheckChild0Same, 0,
11652 : /* 24695*/ OPC_CheckChild1Integer, 24,
11653 : /* 24697*/ OPC_CheckChild1Type, MVT::i32,
11654 : /* 24699*/ OPC_MoveParent,
11655 : /* 24700*/ OPC_MoveChild1,
11656 : /* 24701*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
11657 : /* 24704*/ OPC_CheckChild0Same, 1,
11658 : /* 24706*/ OPC_CheckChild1Integer, 24,
11659 : /* 24708*/ OPC_CheckChild1Type, MVT::i32,
11660 : /* 24710*/ OPC_MoveParent,
11661 : /* 24711*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
11662 : /* 24713*/ OPC_MoveParent,
11663 : /* 24714*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11664 : /* 24716*/ OPC_CheckType, MVT::i32,
11665 : /* 24718*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
11666 : /* 24720*/ OPC_EmitInteger, MVT::i32, 8,
11667 : /* 24723*/ OPC_EmitInteger, MVT::i32, 8,
11668 : /* 24726*/ OPC_EmitInteger, MVT::i32, 8,
11669 : /* 24729*/ OPC_EmitInteger, MVT::i1, 0,
11670 : /* 24732*/ OPC_EmitInteger, MVT::i32, 0,
11671 : /* 24735*/ OPC_EmitInteger, MVT::i32, 0,
11672 : /* 24738*/ OPC_EmitInteger, MVT::i32, 0,
11673 : /* 24741*/ OPC_EmitInteger, MVT::i32, 0,
11674 : /* 24744*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
11675 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
11676 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
11677 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
11678 : /* 24761*/ /*Scope*/ 68, /*->24830*/
11679 : /* 24762*/ OPC_CheckChild0Same, 1,
11680 : /* 24764*/ OPC_CheckChild1Integer, 24,
11681 : /* 24766*/ OPC_CheckChild1Type, MVT::i32,
11682 : /* 24768*/ OPC_MoveParent,
11683 : /* 24769*/ OPC_MoveChild1,
11684 : /* 24770*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
11685 : /* 24773*/ OPC_CheckChild0Same, 0,
11686 : /* 24775*/ OPC_CheckChild1Integer, 24,
11687 : /* 24777*/ OPC_CheckChild1Type, MVT::i32,
11688 : /* 24779*/ OPC_MoveParent,
11689 : /* 24780*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
11690 : /* 24782*/ OPC_MoveParent,
11691 : /* 24783*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11692 : /* 24785*/ OPC_CheckType, MVT::i32,
11693 : /* 24787*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
11694 : /* 24789*/ OPC_EmitInteger, MVT::i32, 8,
11695 : /* 24792*/ OPC_EmitInteger, MVT::i32, 8,
11696 : /* 24795*/ OPC_EmitInteger, MVT::i32, 8,
11697 : /* 24798*/ OPC_EmitInteger, MVT::i1, 0,
11698 : /* 24801*/ OPC_EmitInteger, MVT::i32, 0,
11699 : /* 24804*/ OPC_EmitInteger, MVT::i32, 0,
11700 : /* 24807*/ OPC_EmitInteger, MVT::i32, 0,
11701 : /* 24810*/ OPC_EmitInteger, MVT::i32, 0,
11702 : /* 24813*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
11703 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
11704 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
11705 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
11706 : /* 24830*/ 0, /*End of Scope*/
11707 : /* 24831*/ /*Scope*/ 50|128,1/*178*/, /*->25011*/
11708 : /* 24833*/ OPC_CheckChild0Same, 1,
11709 : /* 24835*/ OPC_MoveChild1,
11710 : /* 24836*/ OPC_CheckValueType, MVT::i8,
11711 : /* 24838*/ OPC_MoveParent,
11712 : /* 24839*/ OPC_MoveParent,
11713 : /* 24840*/ OPC_MoveChild1,
11714 : /* 24841*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
11715 : /* 24844*/ OPC_CheckChild0Same, 0,
11716 : /* 24846*/ OPC_MoveChild1,
11717 : /* 24847*/ OPC_CheckValueType, MVT::i8,
11718 : /* 24849*/ OPC_MoveParent,
11719 : /* 24850*/ OPC_MoveParent,
11720 : /* 24851*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
11721 : /* 24853*/ OPC_MoveParent,
11722 : /* 24854*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11723 : /* 24856*/ OPC_MoveParent,
11724 : /* 24857*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11725 : /* 24859*/ OPC_MoveParent,
11726 : /* 24860*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11727 : /* 24862*/ OPC_MoveParent,
11728 : /* 24863*/ OPC_MoveChild1,
11729 : /* 24864*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
11730 : /* 24867*/ OPC_MoveChild0,
11731 : /* 24868*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
11732 : /* 24871*/ OPC_Scope, 68, /*->24941*/ // 2 children in Scope
11733 : /* 24873*/ OPC_CheckChild0Same, 0,
11734 : /* 24875*/ OPC_CheckChild1Integer, 24,
11735 : /* 24877*/ OPC_CheckChild1Type, MVT::i32,
11736 : /* 24879*/ OPC_MoveParent,
11737 : /* 24880*/ OPC_MoveChild1,
11738 : /* 24881*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
11739 : /* 24884*/ OPC_CheckChild0Same, 1,
11740 : /* 24886*/ OPC_CheckChild1Integer, 24,
11741 : /* 24888*/ OPC_CheckChild1Type, MVT::i32,
11742 : /* 24890*/ OPC_MoveParent,
11743 : /* 24891*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
11744 : /* 24893*/ OPC_MoveParent,
11745 : /* 24894*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11746 : /* 24896*/ OPC_CheckType, MVT::i32,
11747 : /* 24898*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
11748 : /* 24900*/ OPC_EmitInteger, MVT::i32, 8,
11749 : /* 24903*/ OPC_EmitInteger, MVT::i32, 8,
11750 : /* 24906*/ OPC_EmitInteger, MVT::i32, 8,
11751 : /* 24909*/ OPC_EmitInteger, MVT::i1, 0,
11752 : /* 24912*/ OPC_EmitInteger, MVT::i32, 0,
11753 : /* 24915*/ OPC_EmitInteger, MVT::i32, 0,
11754 : /* 24918*/ OPC_EmitInteger, MVT::i32, 0,
11755 : /* 24921*/ OPC_EmitInteger, MVT::i32, 0,
11756 : /* 24924*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
11757 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
11758 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
11759 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
11760 : /* 24941*/ /*Scope*/ 68, /*->25010*/
11761 : /* 24942*/ OPC_CheckChild0Same, 1,
11762 : /* 24944*/ OPC_CheckChild1Integer, 24,
11763 : /* 24946*/ OPC_CheckChild1Type, MVT::i32,
11764 : /* 24948*/ OPC_MoveParent,
11765 : /* 24949*/ OPC_MoveChild1,
11766 : /* 24950*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
11767 : /* 24953*/ OPC_CheckChild0Same, 0,
11768 : /* 24955*/ OPC_CheckChild1Integer, 24,
11769 : /* 24957*/ OPC_CheckChild1Type, MVT::i32,
11770 : /* 24959*/ OPC_MoveParent,
11771 : /* 24960*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
11772 : /* 24962*/ OPC_MoveParent,
11773 : /* 24963*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11774 : /* 24965*/ OPC_CheckType, MVT::i32,
11775 : /* 24967*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
11776 : /* 24969*/ OPC_EmitInteger, MVT::i32, 8,
11777 : /* 24972*/ OPC_EmitInteger, MVT::i32, 8,
11778 : /* 24975*/ OPC_EmitInteger, MVT::i32, 8,
11779 : /* 24978*/ OPC_EmitInteger, MVT::i1, 0,
11780 : /* 24981*/ OPC_EmitInteger, MVT::i32, 0,
11781 : /* 24984*/ OPC_EmitInteger, MVT::i32, 0,
11782 : /* 24987*/ OPC_EmitInteger, MVT::i32, 0,
11783 : /* 24990*/ OPC_EmitInteger, MVT::i32, 0,
11784 : /* 24993*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
11785 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
11786 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
11787 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
11788 : /* 25010*/ 0, /*End of Scope*/
11789 : /* 25011*/ 0, /*End of Scope*/
11790 : /* 25012*/ /*Scope*/ 116|128,2/*372*/, /*->25386*/
11791 : /* 25014*/ OPC_MoveChild0,
11792 : /* 25015*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
11793 : /* 25018*/ OPC_MoveChild0,
11794 : /* 25019*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
11795 : /* 25022*/ OPC_Scope, 51|128,1/*179*/, /*->25204*/ // 2 children in Scope
11796 : /* 25025*/ OPC_CheckChild0Same, 0,
11797 : /* 25027*/ OPC_MoveChild1,
11798 : /* 25028*/ OPC_CheckValueType, MVT::i8,
11799 : /* 25030*/ OPC_MoveParent,
11800 : /* 25031*/ OPC_MoveParent,
11801 : /* 25032*/ OPC_MoveChild1,
11802 : /* 25033*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
11803 : /* 25036*/ OPC_CheckChild0Same, 1,
11804 : /* 25038*/ OPC_MoveChild1,
11805 : /* 25039*/ OPC_CheckValueType, MVT::i8,
11806 : /* 25041*/ OPC_MoveParent,
11807 : /* 25042*/ OPC_MoveParent,
11808 : /* 25043*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
11809 : /* 25045*/ OPC_MoveParent,
11810 : /* 25046*/ OPC_RecordChild1, // #2 = $src2
11811 : /* 25047*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11812 : /* 25049*/ OPC_MoveParent,
11813 : /* 25050*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11814 : /* 25052*/ OPC_MoveParent,
11815 : /* 25053*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11816 : /* 25055*/ OPC_MoveParent,
11817 : /* 25056*/ OPC_MoveChild1,
11818 : /* 25057*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
11819 : /* 25060*/ OPC_MoveChild0,
11820 : /* 25061*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
11821 : /* 25064*/ OPC_Scope, 68, /*->25134*/ // 2 children in Scope
11822 : /* 25066*/ OPC_CheckChild0Same, 0,
11823 : /* 25068*/ OPC_CheckChild1Integer, 24,
11824 : /* 25070*/ OPC_CheckChild1Type, MVT::i32,
11825 : /* 25072*/ OPC_MoveParent,
11826 : /* 25073*/ OPC_MoveChild1,
11827 : /* 25074*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
11828 : /* 25077*/ OPC_CheckChild0Same, 1,
11829 : /* 25079*/ OPC_CheckChild1Integer, 24,
11830 : /* 25081*/ OPC_CheckChild1Type, MVT::i32,
11831 : /* 25083*/ OPC_MoveParent,
11832 : /* 25084*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
11833 : /* 25086*/ OPC_MoveParent,
11834 : /* 25087*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11835 : /* 25089*/ OPC_CheckType, MVT::i32,
11836 : /* 25091*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
11837 : /* 25093*/ OPC_EmitInteger, MVT::i32, 8,
11838 : /* 25096*/ OPC_EmitInteger, MVT::i32, 8,
11839 : /* 25099*/ OPC_EmitInteger, MVT::i32, 8,
11840 : /* 25102*/ OPC_EmitInteger, MVT::i1, 0,
11841 : /* 25105*/ OPC_EmitInteger, MVT::i32, 0,
11842 : /* 25108*/ OPC_EmitInteger, MVT::i32, 0,
11843 : /* 25111*/ OPC_EmitInteger, MVT::i32, 0,
11844 : /* 25114*/ OPC_EmitInteger, MVT::i32, 0,
11845 : /* 25117*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
11846 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
11847 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
11848 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
11849 : /* 25134*/ /*Scope*/ 68, /*->25203*/
11850 : /* 25135*/ OPC_CheckChild0Same, 1,
11851 : /* 25137*/ OPC_CheckChild1Integer, 24,
11852 : /* 25139*/ OPC_CheckChild1Type, MVT::i32,
11853 : /* 25141*/ OPC_MoveParent,
11854 : /* 25142*/ OPC_MoveChild1,
11855 : /* 25143*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
11856 : /* 25146*/ OPC_CheckChild0Same, 0,
11857 : /* 25148*/ OPC_CheckChild1Integer, 24,
11858 : /* 25150*/ OPC_CheckChild1Type, MVT::i32,
11859 : /* 25152*/ OPC_MoveParent,
11860 : /* 25153*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
11861 : /* 25155*/ OPC_MoveParent,
11862 : /* 25156*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11863 : /* 25158*/ OPC_CheckType, MVT::i32,
11864 : /* 25160*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
11865 : /* 25162*/ OPC_EmitInteger, MVT::i32, 8,
11866 : /* 25165*/ OPC_EmitInteger, MVT::i32, 8,
11867 : /* 25168*/ OPC_EmitInteger, MVT::i32, 8,
11868 : /* 25171*/ OPC_EmitInteger, MVT::i1, 0,
11869 : /* 25174*/ OPC_EmitInteger, MVT::i32, 0,
11870 : /* 25177*/ OPC_EmitInteger, MVT::i32, 0,
11871 : /* 25180*/ OPC_EmitInteger, MVT::i32, 0,
11872 : /* 25183*/ OPC_EmitInteger, MVT::i32, 0,
11873 : /* 25186*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
11874 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
11875 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
11876 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
11877 : /* 25203*/ 0, /*End of Scope*/
11878 : /* 25204*/ /*Scope*/ 51|128,1/*179*/, /*->25385*/
11879 : /* 25206*/ OPC_CheckChild0Same, 1,
11880 : /* 25208*/ OPC_MoveChild1,
11881 : /* 25209*/ OPC_CheckValueType, MVT::i8,
11882 : /* 25211*/ OPC_MoveParent,
11883 : /* 25212*/ OPC_MoveParent,
11884 : /* 25213*/ OPC_MoveChild1,
11885 : /* 25214*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
11886 : /* 25217*/ OPC_CheckChild0Same, 0,
11887 : /* 25219*/ OPC_MoveChild1,
11888 : /* 25220*/ OPC_CheckValueType, MVT::i8,
11889 : /* 25222*/ OPC_MoveParent,
11890 : /* 25223*/ OPC_MoveParent,
11891 : /* 25224*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
11892 : /* 25226*/ OPC_MoveParent,
11893 : /* 25227*/ OPC_RecordChild1, // #2 = $src2
11894 : /* 25228*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11895 : /* 25230*/ OPC_MoveParent,
11896 : /* 25231*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11897 : /* 25233*/ OPC_MoveParent,
11898 : /* 25234*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11899 : /* 25236*/ OPC_MoveParent,
11900 : /* 25237*/ OPC_MoveChild1,
11901 : /* 25238*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
11902 : /* 25241*/ OPC_MoveChild0,
11903 : /* 25242*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
11904 : /* 25245*/ OPC_Scope, 68, /*->25315*/ // 2 children in Scope
11905 : /* 25247*/ OPC_CheckChild0Same, 0,
11906 : /* 25249*/ OPC_CheckChild1Integer, 24,
11907 : /* 25251*/ OPC_CheckChild1Type, MVT::i32,
11908 : /* 25253*/ OPC_MoveParent,
11909 : /* 25254*/ OPC_MoveChild1,
11910 : /* 25255*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
11911 : /* 25258*/ OPC_CheckChild0Same, 1,
11912 : /* 25260*/ OPC_CheckChild1Integer, 24,
11913 : /* 25262*/ OPC_CheckChild1Type, MVT::i32,
11914 : /* 25264*/ OPC_MoveParent,
11915 : /* 25265*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
11916 : /* 25267*/ OPC_MoveParent,
11917 : /* 25268*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11918 : /* 25270*/ OPC_CheckType, MVT::i32,
11919 : /* 25272*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
11920 : /* 25274*/ OPC_EmitInteger, MVT::i32, 8,
11921 : /* 25277*/ OPC_EmitInteger, MVT::i32, 8,
11922 : /* 25280*/ OPC_EmitInteger, MVT::i32, 8,
11923 : /* 25283*/ OPC_EmitInteger, MVT::i1, 0,
11924 : /* 25286*/ OPC_EmitInteger, MVT::i32, 0,
11925 : /* 25289*/ OPC_EmitInteger, MVT::i32, 0,
11926 : /* 25292*/ OPC_EmitInteger, MVT::i32, 0,
11927 : /* 25295*/ OPC_EmitInteger, MVT::i32, 0,
11928 : /* 25298*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
11929 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
11930 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
11931 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
11932 : /* 25315*/ /*Scope*/ 68, /*->25384*/
11933 : /* 25316*/ OPC_CheckChild0Same, 1,
11934 : /* 25318*/ OPC_CheckChild1Integer, 24,
11935 : /* 25320*/ OPC_CheckChild1Type, MVT::i32,
11936 : /* 25322*/ OPC_MoveParent,
11937 : /* 25323*/ OPC_MoveChild1,
11938 : /* 25324*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
11939 : /* 25327*/ OPC_CheckChild0Same, 0,
11940 : /* 25329*/ OPC_CheckChild1Integer, 24,
11941 : /* 25331*/ OPC_CheckChild1Type, MVT::i32,
11942 : /* 25333*/ OPC_MoveParent,
11943 : /* 25334*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
11944 : /* 25336*/ OPC_MoveParent,
11945 : /* 25337*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
11946 : /* 25339*/ OPC_CheckType, MVT::i32,
11947 : /* 25341*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
11948 : /* 25343*/ OPC_EmitInteger, MVT::i32, 8,
11949 : /* 25346*/ OPC_EmitInteger, MVT::i32, 8,
11950 : /* 25349*/ OPC_EmitInteger, MVT::i32, 8,
11951 : /* 25352*/ OPC_EmitInteger, MVT::i1, 0,
11952 : /* 25355*/ OPC_EmitInteger, MVT::i32, 0,
11953 : /* 25358*/ OPC_EmitInteger, MVT::i32, 0,
11954 : /* 25361*/ OPC_EmitInteger, MVT::i32, 0,
11955 : /* 25364*/ OPC_EmitInteger, MVT::i32, 0,
11956 : /* 25367*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
11957 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
11958 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
11959 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
11960 : /* 25384*/ 0, /*End of Scope*/
11961 : /* 25385*/ 0, /*End of Scope*/
11962 : /* 25386*/ 0, /*End of Scope*/
11963 : /* 25387*/ /*Scope*/ 127|128,11/*1535*/, /*->26924*/
11964 : /* 25389*/ OPC_CheckChild0Same, 1,
11965 : /* 25391*/ OPC_CheckChild1Integer, 8,
11966 : /* 25393*/ OPC_CheckChild1Type, MVT::i32,
11967 : /* 25395*/ OPC_MoveParent,
11968 : /* 25396*/ OPC_MoveChild1,
11969 : /* 25397*/ OPC_CheckValueType, MVT::i8,
11970 : /* 25399*/ OPC_MoveParent,
11971 : /* 25400*/ OPC_MoveParent,
11972 : /* 25401*/ OPC_MoveChild1,
11973 : /* 25402*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
11974 : /* 25405*/ OPC_MoveChild0,
11975 : /* 25406*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
11976 : /* 25409*/ OPC_CheckChild0Same, 0,
11977 : /* 25411*/ OPC_CheckChild1Integer, 8,
11978 : /* 25413*/ OPC_CheckChild1Type, MVT::i32,
11979 : /* 25415*/ OPC_MoveParent,
11980 : /* 25416*/ OPC_MoveChild1,
11981 : /* 25417*/ OPC_CheckValueType, MVT::i8,
11982 : /* 25419*/ OPC_MoveParent,
11983 : /* 25420*/ OPC_MoveParent,
11984 : /* 25421*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
11985 : /* 25423*/ OPC_MoveParent,
11986 : /* 25424*/ OPC_MoveChild1,
11987 : /* 25425*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
11988 : /* 25428*/ OPC_Scope, 115|128,2/*371*/, /*->25802*/ // 4 children in Scope
11989 : /* 25431*/ OPC_RecordChild0, // #2 = $src2
11990 : /* 25432*/ OPC_MoveChild1,
11991 : /* 25433*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
11992 : /* 25436*/ OPC_MoveChild0,
11993 : /* 25437*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
11994 : /* 25440*/ OPC_Scope, 50|128,1/*178*/, /*->25621*/ // 2 children in Scope
11995 : /* 25443*/ OPC_CheckChild0Same, 0,
11996 : /* 25445*/ OPC_MoveChild1,
11997 : /* 25446*/ OPC_CheckValueType, MVT::i8,
11998 : /* 25448*/ OPC_MoveParent,
11999 : /* 25449*/ OPC_MoveParent,
12000 : /* 25450*/ OPC_MoveChild1,
12001 : /* 25451*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
12002 : /* 25454*/ OPC_CheckChild0Same, 1,
12003 : /* 25456*/ OPC_MoveChild1,
12004 : /* 25457*/ OPC_CheckValueType, MVT::i8,
12005 : /* 25459*/ OPC_MoveParent,
12006 : /* 25460*/ OPC_MoveParent,
12007 : /* 25461*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
12008 : /* 25463*/ OPC_MoveParent,
12009 : /* 25464*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12010 : /* 25466*/ OPC_MoveParent,
12011 : /* 25467*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12012 : /* 25469*/ OPC_MoveParent,
12013 : /* 25470*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12014 : /* 25472*/ OPC_MoveParent,
12015 : /* 25473*/ OPC_MoveChild1,
12016 : /* 25474*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
12017 : /* 25477*/ OPC_MoveChild0,
12018 : /* 25478*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
12019 : /* 25481*/ OPC_Scope, 68, /*->25551*/ // 2 children in Scope
12020 : /* 25483*/ OPC_CheckChild0Same, 0,
12021 : /* 25485*/ OPC_CheckChild1Integer, 24,
12022 : /* 25487*/ OPC_CheckChild1Type, MVT::i32,
12023 : /* 25489*/ OPC_MoveParent,
12024 : /* 25490*/ OPC_MoveChild1,
12025 : /* 25491*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
12026 : /* 25494*/ OPC_CheckChild0Same, 1,
12027 : /* 25496*/ OPC_CheckChild1Integer, 24,
12028 : /* 25498*/ OPC_CheckChild1Type, MVT::i32,
12029 : /* 25500*/ OPC_MoveParent,
12030 : /* 25501*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
12031 : /* 25503*/ OPC_MoveParent,
12032 : /* 25504*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12033 : /* 25506*/ OPC_CheckType, MVT::i32,
12034 : /* 25508*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
12035 : /* 25510*/ OPC_EmitInteger, MVT::i32, 8,
12036 : /* 25513*/ OPC_EmitInteger, MVT::i32, 8,
12037 : /* 25516*/ OPC_EmitInteger, MVT::i32, 8,
12038 : /* 25519*/ OPC_EmitInteger, MVT::i1, 0,
12039 : /* 25522*/ OPC_EmitInteger, MVT::i32, 0,
12040 : /* 25525*/ OPC_EmitInteger, MVT::i32, 0,
12041 : /* 25528*/ OPC_EmitInteger, MVT::i32, 0,
12042 : /* 25531*/ OPC_EmitInteger, MVT::i32, 0,
12043 : /* 25534*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
12044 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
12045 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
12046 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
12047 : /* 25551*/ /*Scope*/ 68, /*->25620*/
12048 : /* 25552*/ OPC_CheckChild0Same, 1,
12049 : /* 25554*/ OPC_CheckChild1Integer, 24,
12050 : /* 25556*/ OPC_CheckChild1Type, MVT::i32,
12051 : /* 25558*/ OPC_MoveParent,
12052 : /* 25559*/ OPC_MoveChild1,
12053 : /* 25560*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
12054 : /* 25563*/ OPC_CheckChild0Same, 0,
12055 : /* 25565*/ OPC_CheckChild1Integer, 24,
12056 : /* 25567*/ OPC_CheckChild1Type, MVT::i32,
12057 : /* 25569*/ OPC_MoveParent,
12058 : /* 25570*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
12059 : /* 25572*/ OPC_MoveParent,
12060 : /* 25573*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12061 : /* 25575*/ OPC_CheckType, MVT::i32,
12062 : /* 25577*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
12063 : /* 25579*/ OPC_EmitInteger, MVT::i32, 8,
12064 : /* 25582*/ OPC_EmitInteger, MVT::i32, 8,
12065 : /* 25585*/ OPC_EmitInteger, MVT::i32, 8,
12066 : /* 25588*/ OPC_EmitInteger, MVT::i1, 0,
12067 : /* 25591*/ OPC_EmitInteger, MVT::i32, 0,
12068 : /* 25594*/ OPC_EmitInteger, MVT::i32, 0,
12069 : /* 25597*/ OPC_EmitInteger, MVT::i32, 0,
12070 : /* 25600*/ OPC_EmitInteger, MVT::i32, 0,
12071 : /* 25603*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
12072 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
12073 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
12074 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
12075 : /* 25620*/ 0, /*End of Scope*/
12076 : /* 25621*/ /*Scope*/ 50|128,1/*178*/, /*->25801*/
12077 : /* 25623*/ OPC_CheckChild0Same, 1,
12078 : /* 25625*/ OPC_MoveChild1,
12079 : /* 25626*/ OPC_CheckValueType, MVT::i8,
12080 : /* 25628*/ OPC_MoveParent,
12081 : /* 25629*/ OPC_MoveParent,
12082 : /* 25630*/ OPC_MoveChild1,
12083 : /* 25631*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
12084 : /* 25634*/ OPC_CheckChild0Same, 0,
12085 : /* 25636*/ OPC_MoveChild1,
12086 : /* 25637*/ OPC_CheckValueType, MVT::i8,
12087 : /* 25639*/ OPC_MoveParent,
12088 : /* 25640*/ OPC_MoveParent,
12089 : /* 25641*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
12090 : /* 25643*/ OPC_MoveParent,
12091 : /* 25644*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12092 : /* 25646*/ OPC_MoveParent,
12093 : /* 25647*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12094 : /* 25649*/ OPC_MoveParent,
12095 : /* 25650*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12096 : /* 25652*/ OPC_MoveParent,
12097 : /* 25653*/ OPC_MoveChild1,
12098 : /* 25654*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
12099 : /* 25657*/ OPC_MoveChild0,
12100 : /* 25658*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
12101 : /* 25661*/ OPC_Scope, 68, /*->25731*/ // 2 children in Scope
12102 : /* 25663*/ OPC_CheckChild0Same, 0,
12103 : /* 25665*/ OPC_CheckChild1Integer, 24,
12104 : /* 25667*/ OPC_CheckChild1Type, MVT::i32,
12105 : /* 25669*/ OPC_MoveParent,
12106 : /* 25670*/ OPC_MoveChild1,
12107 : /* 25671*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
12108 : /* 25674*/ OPC_CheckChild0Same, 1,
12109 : /* 25676*/ OPC_CheckChild1Integer, 24,
12110 : /* 25678*/ OPC_CheckChild1Type, MVT::i32,
12111 : /* 25680*/ OPC_MoveParent,
12112 : /* 25681*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
12113 : /* 25683*/ OPC_MoveParent,
12114 : /* 25684*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12115 : /* 25686*/ OPC_CheckType, MVT::i32,
12116 : /* 25688*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
12117 : /* 25690*/ OPC_EmitInteger, MVT::i32, 8,
12118 : /* 25693*/ OPC_EmitInteger, MVT::i32, 8,
12119 : /* 25696*/ OPC_EmitInteger, MVT::i32, 8,
12120 : /* 25699*/ OPC_EmitInteger, MVT::i1, 0,
12121 : /* 25702*/ OPC_EmitInteger, MVT::i32, 0,
12122 : /* 25705*/ OPC_EmitInteger, MVT::i32, 0,
12123 : /* 25708*/ OPC_EmitInteger, MVT::i32, 0,
12124 : /* 25711*/ OPC_EmitInteger, MVT::i32, 0,
12125 : /* 25714*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
12126 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
12127 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
12128 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
12129 : /* 25731*/ /*Scope*/ 68, /*->25800*/
12130 : /* 25732*/ OPC_CheckChild0Same, 1,
12131 : /* 25734*/ OPC_CheckChild1Integer, 24,
12132 : /* 25736*/ OPC_CheckChild1Type, MVT::i32,
12133 : /* 25738*/ OPC_MoveParent,
12134 : /* 25739*/ OPC_MoveChild1,
12135 : /* 25740*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
12136 : /* 25743*/ OPC_CheckChild0Same, 0,
12137 : /* 25745*/ OPC_CheckChild1Integer, 24,
12138 : /* 25747*/ OPC_CheckChild1Type, MVT::i32,
12139 : /* 25749*/ OPC_MoveParent,
12140 : /* 25750*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
12141 : /* 25752*/ OPC_MoveParent,
12142 : /* 25753*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12143 : /* 25755*/ OPC_CheckType, MVT::i32,
12144 : /* 25757*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
12145 : /* 25759*/ OPC_EmitInteger, MVT::i32, 8,
12146 : /* 25762*/ OPC_EmitInteger, MVT::i32, 8,
12147 : /* 25765*/ OPC_EmitInteger, MVT::i32, 8,
12148 : /* 25768*/ OPC_EmitInteger, MVT::i1, 0,
12149 : /* 25771*/ OPC_EmitInteger, MVT::i32, 0,
12150 : /* 25774*/ OPC_EmitInteger, MVT::i32, 0,
12151 : /* 25777*/ OPC_EmitInteger, MVT::i32, 0,
12152 : /* 25780*/ OPC_EmitInteger, MVT::i32, 0,
12153 : /* 25783*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
12154 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
12155 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
12156 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
12157 : /* 25800*/ 0, /*End of Scope*/
12158 : /* 25801*/ 0, /*End of Scope*/
12159 : /* 25802*/ /*Scope*/ 116|128,2/*372*/, /*->26176*/
12160 : /* 25804*/ OPC_MoveChild0,
12161 : /* 25805*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
12162 : /* 25808*/ OPC_MoveChild0,
12163 : /* 25809*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
12164 : /* 25812*/ OPC_Scope, 51|128,1/*179*/, /*->25994*/ // 2 children in Scope
12165 : /* 25815*/ OPC_CheckChild0Same, 0,
12166 : /* 25817*/ OPC_MoveChild1,
12167 : /* 25818*/ OPC_CheckValueType, MVT::i8,
12168 : /* 25820*/ OPC_MoveParent,
12169 : /* 25821*/ OPC_MoveParent,
12170 : /* 25822*/ OPC_MoveChild1,
12171 : /* 25823*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
12172 : /* 25826*/ OPC_CheckChild0Same, 1,
12173 : /* 25828*/ OPC_MoveChild1,
12174 : /* 25829*/ OPC_CheckValueType, MVT::i8,
12175 : /* 25831*/ OPC_MoveParent,
12176 : /* 25832*/ OPC_MoveParent,
12177 : /* 25833*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
12178 : /* 25835*/ OPC_MoveParent,
12179 : /* 25836*/ OPC_RecordChild1, // #2 = $src2
12180 : /* 25837*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12181 : /* 25839*/ OPC_MoveParent,
12182 : /* 25840*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12183 : /* 25842*/ OPC_MoveParent,
12184 : /* 25843*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12185 : /* 25845*/ OPC_MoveParent,
12186 : /* 25846*/ OPC_MoveChild1,
12187 : /* 25847*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
12188 : /* 25850*/ OPC_MoveChild0,
12189 : /* 25851*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
12190 : /* 25854*/ OPC_Scope, 68, /*->25924*/ // 2 children in Scope
12191 : /* 25856*/ OPC_CheckChild0Same, 0,
12192 : /* 25858*/ OPC_CheckChild1Integer, 24,
12193 : /* 25860*/ OPC_CheckChild1Type, MVT::i32,
12194 : /* 25862*/ OPC_MoveParent,
12195 : /* 25863*/ OPC_MoveChild1,
12196 : /* 25864*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
12197 : /* 25867*/ OPC_CheckChild0Same, 1,
12198 : /* 25869*/ OPC_CheckChild1Integer, 24,
12199 : /* 25871*/ OPC_CheckChild1Type, MVT::i32,
12200 : /* 25873*/ OPC_MoveParent,
12201 : /* 25874*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
12202 : /* 25876*/ OPC_MoveParent,
12203 : /* 25877*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12204 : /* 25879*/ OPC_CheckType, MVT::i32,
12205 : /* 25881*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
12206 : /* 25883*/ OPC_EmitInteger, MVT::i32, 8,
12207 : /* 25886*/ OPC_EmitInteger, MVT::i32, 8,
12208 : /* 25889*/ OPC_EmitInteger, MVT::i32, 8,
12209 : /* 25892*/ OPC_EmitInteger, MVT::i1, 0,
12210 : /* 25895*/ OPC_EmitInteger, MVT::i32, 0,
12211 : /* 25898*/ OPC_EmitInteger, MVT::i32, 0,
12212 : /* 25901*/ OPC_EmitInteger, MVT::i32, 0,
12213 : /* 25904*/ OPC_EmitInteger, MVT::i32, 0,
12214 : /* 25907*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
12215 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
12216 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
12217 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
12218 : /* 25924*/ /*Scope*/ 68, /*->25993*/
12219 : /* 25925*/ OPC_CheckChild0Same, 1,
12220 : /* 25927*/ OPC_CheckChild1Integer, 24,
12221 : /* 25929*/ OPC_CheckChild1Type, MVT::i32,
12222 : /* 25931*/ OPC_MoveParent,
12223 : /* 25932*/ OPC_MoveChild1,
12224 : /* 25933*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
12225 : /* 25936*/ OPC_CheckChild0Same, 0,
12226 : /* 25938*/ OPC_CheckChild1Integer, 24,
12227 : /* 25940*/ OPC_CheckChild1Type, MVT::i32,
12228 : /* 25942*/ OPC_MoveParent,
12229 : /* 25943*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
12230 : /* 25945*/ OPC_MoveParent,
12231 : /* 25946*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12232 : /* 25948*/ OPC_CheckType, MVT::i32,
12233 : /* 25950*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
12234 : /* 25952*/ OPC_EmitInteger, MVT::i32, 8,
12235 : /* 25955*/ OPC_EmitInteger, MVT::i32, 8,
12236 : /* 25958*/ OPC_EmitInteger, MVT::i32, 8,
12237 : /* 25961*/ OPC_EmitInteger, MVT::i1, 0,
12238 : /* 25964*/ OPC_EmitInteger, MVT::i32, 0,
12239 : /* 25967*/ OPC_EmitInteger, MVT::i32, 0,
12240 : /* 25970*/ OPC_EmitInteger, MVT::i32, 0,
12241 : /* 25973*/ OPC_EmitInteger, MVT::i32, 0,
12242 : /* 25976*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
12243 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
12244 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
12245 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
12246 : /* 25993*/ 0, /*End of Scope*/
12247 : /* 25994*/ /*Scope*/ 51|128,1/*179*/, /*->26175*/
12248 : /* 25996*/ OPC_CheckChild0Same, 1,
12249 : /* 25998*/ OPC_MoveChild1,
12250 : /* 25999*/ OPC_CheckValueType, MVT::i8,
12251 : /* 26001*/ OPC_MoveParent,
12252 : /* 26002*/ OPC_MoveParent,
12253 : /* 26003*/ OPC_MoveChild1,
12254 : /* 26004*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
12255 : /* 26007*/ OPC_CheckChild0Same, 0,
12256 : /* 26009*/ OPC_MoveChild1,
12257 : /* 26010*/ OPC_CheckValueType, MVT::i8,
12258 : /* 26012*/ OPC_MoveParent,
12259 : /* 26013*/ OPC_MoveParent,
12260 : /* 26014*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
12261 : /* 26016*/ OPC_MoveParent,
12262 : /* 26017*/ OPC_RecordChild1, // #2 = $src2
12263 : /* 26018*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12264 : /* 26020*/ OPC_MoveParent,
12265 : /* 26021*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12266 : /* 26023*/ OPC_MoveParent,
12267 : /* 26024*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12268 : /* 26026*/ OPC_MoveParent,
12269 : /* 26027*/ OPC_MoveChild1,
12270 : /* 26028*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
12271 : /* 26031*/ OPC_MoveChild0,
12272 : /* 26032*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
12273 : /* 26035*/ OPC_Scope, 68, /*->26105*/ // 2 children in Scope
12274 : /* 26037*/ OPC_CheckChild0Same, 0,
12275 : /* 26039*/ OPC_CheckChild1Integer, 24,
12276 : /* 26041*/ OPC_CheckChild1Type, MVT::i32,
12277 : /* 26043*/ OPC_MoveParent,
12278 : /* 26044*/ OPC_MoveChild1,
12279 : /* 26045*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
12280 : /* 26048*/ OPC_CheckChild0Same, 1,
12281 : /* 26050*/ OPC_CheckChild1Integer, 24,
12282 : /* 26052*/ OPC_CheckChild1Type, MVT::i32,
12283 : /* 26054*/ OPC_MoveParent,
12284 : /* 26055*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
12285 : /* 26057*/ OPC_MoveParent,
12286 : /* 26058*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12287 : /* 26060*/ OPC_CheckType, MVT::i32,
12288 : /* 26062*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
12289 : /* 26064*/ OPC_EmitInteger, MVT::i32, 8,
12290 : /* 26067*/ OPC_EmitInteger, MVT::i32, 8,
12291 : /* 26070*/ OPC_EmitInteger, MVT::i32, 8,
12292 : /* 26073*/ OPC_EmitInteger, MVT::i1, 0,
12293 : /* 26076*/ OPC_EmitInteger, MVT::i32, 0,
12294 : /* 26079*/ OPC_EmitInteger, MVT::i32, 0,
12295 : /* 26082*/ OPC_EmitInteger, MVT::i32, 0,
12296 : /* 26085*/ OPC_EmitInteger, MVT::i32, 0,
12297 : /* 26088*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
12298 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
12299 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
12300 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
12301 : /* 26105*/ /*Scope*/ 68, /*->26174*/
12302 : /* 26106*/ OPC_CheckChild0Same, 1,
12303 : /* 26108*/ OPC_CheckChild1Integer, 24,
12304 : /* 26110*/ OPC_CheckChild1Type, MVT::i32,
12305 : /* 26112*/ OPC_MoveParent,
12306 : /* 26113*/ OPC_MoveChild1,
12307 : /* 26114*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
12308 : /* 26117*/ OPC_CheckChild0Same, 0,
12309 : /* 26119*/ OPC_CheckChild1Integer, 24,
12310 : /* 26121*/ OPC_CheckChild1Type, MVT::i32,
12311 : /* 26123*/ OPC_MoveParent,
12312 : /* 26124*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
12313 : /* 26126*/ OPC_MoveParent,
12314 : /* 26127*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12315 : /* 26129*/ OPC_CheckType, MVT::i32,
12316 : /* 26131*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
12317 : /* 26133*/ OPC_EmitInteger, MVT::i32, 8,
12318 : /* 26136*/ OPC_EmitInteger, MVT::i32, 8,
12319 : /* 26139*/ OPC_EmitInteger, MVT::i32, 8,
12320 : /* 26142*/ OPC_EmitInteger, MVT::i1, 0,
12321 : /* 26145*/ OPC_EmitInteger, MVT::i32, 0,
12322 : /* 26148*/ OPC_EmitInteger, MVT::i32, 0,
12323 : /* 26151*/ OPC_EmitInteger, MVT::i32, 0,
12324 : /* 26154*/ OPC_EmitInteger, MVT::i32, 0,
12325 : /* 26157*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
12326 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
12327 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
12328 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
12329 : /* 26174*/ 0, /*End of Scope*/
12330 : /* 26175*/ 0, /*End of Scope*/
12331 : /* 26176*/ /*Scope*/ 115|128,2/*371*/, /*->26549*/
12332 : /* 26178*/ OPC_RecordChild0, // #2 = $src2
12333 : /* 26179*/ OPC_MoveChild1,
12334 : /* 26180*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
12335 : /* 26183*/ OPC_MoveChild0,
12336 : /* 26184*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
12337 : /* 26187*/ OPC_Scope, 50|128,1/*178*/, /*->26368*/ // 2 children in Scope
12338 : /* 26190*/ OPC_CheckChild0Same, 1,
12339 : /* 26192*/ OPC_MoveChild1,
12340 : /* 26193*/ OPC_CheckValueType, MVT::i8,
12341 : /* 26195*/ OPC_MoveParent,
12342 : /* 26196*/ OPC_MoveParent,
12343 : /* 26197*/ OPC_MoveChild1,
12344 : /* 26198*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
12345 : /* 26201*/ OPC_CheckChild0Same, 0,
12346 : /* 26203*/ OPC_MoveChild1,
12347 : /* 26204*/ OPC_CheckValueType, MVT::i8,
12348 : /* 26206*/ OPC_MoveParent,
12349 : /* 26207*/ OPC_MoveParent,
12350 : /* 26208*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
12351 : /* 26210*/ OPC_MoveParent,
12352 : /* 26211*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12353 : /* 26213*/ OPC_MoveParent,
12354 : /* 26214*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12355 : /* 26216*/ OPC_MoveParent,
12356 : /* 26217*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12357 : /* 26219*/ OPC_MoveParent,
12358 : /* 26220*/ OPC_MoveChild1,
12359 : /* 26221*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
12360 : /* 26224*/ OPC_MoveChild0,
12361 : /* 26225*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
12362 : /* 26228*/ OPC_Scope, 68, /*->26298*/ // 2 children in Scope
12363 : /* 26230*/ OPC_CheckChild0Same, 1,
12364 : /* 26232*/ OPC_CheckChild1Integer, 24,
12365 : /* 26234*/ OPC_CheckChild1Type, MVT::i32,
12366 : /* 26236*/ OPC_MoveParent,
12367 : /* 26237*/ OPC_MoveChild1,
12368 : /* 26238*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
12369 : /* 26241*/ OPC_CheckChild0Same, 0,
12370 : /* 26243*/ OPC_CheckChild1Integer, 24,
12371 : /* 26245*/ OPC_CheckChild1Type, MVT::i32,
12372 : /* 26247*/ OPC_MoveParent,
12373 : /* 26248*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
12374 : /* 26250*/ OPC_MoveParent,
12375 : /* 26251*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12376 : /* 26253*/ OPC_CheckType, MVT::i32,
12377 : /* 26255*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
12378 : /* 26257*/ OPC_EmitInteger, MVT::i32, 8,
12379 : /* 26260*/ OPC_EmitInteger, MVT::i32, 8,
12380 : /* 26263*/ OPC_EmitInteger, MVT::i32, 8,
12381 : /* 26266*/ OPC_EmitInteger, MVT::i1, 0,
12382 : /* 26269*/ OPC_EmitInteger, MVT::i32, 0,
12383 : /* 26272*/ OPC_EmitInteger, MVT::i32, 0,
12384 : /* 26275*/ OPC_EmitInteger, MVT::i32, 0,
12385 : /* 26278*/ OPC_EmitInteger, MVT::i32, 0,
12386 : /* 26281*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
12387 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
12388 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
12389 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
12390 : /* 26298*/ /*Scope*/ 68, /*->26367*/
12391 : /* 26299*/ OPC_CheckChild0Same, 0,
12392 : /* 26301*/ OPC_CheckChild1Integer, 24,
12393 : /* 26303*/ OPC_CheckChild1Type, MVT::i32,
12394 : /* 26305*/ OPC_MoveParent,
12395 : /* 26306*/ OPC_MoveChild1,
12396 : /* 26307*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
12397 : /* 26310*/ OPC_CheckChild0Same, 1,
12398 : /* 26312*/ OPC_CheckChild1Integer, 24,
12399 : /* 26314*/ OPC_CheckChild1Type, MVT::i32,
12400 : /* 26316*/ OPC_MoveParent,
12401 : /* 26317*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
12402 : /* 26319*/ OPC_MoveParent,
12403 : /* 26320*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12404 : /* 26322*/ OPC_CheckType, MVT::i32,
12405 : /* 26324*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
12406 : /* 26326*/ OPC_EmitInteger, MVT::i32, 8,
12407 : /* 26329*/ OPC_EmitInteger, MVT::i32, 8,
12408 : /* 26332*/ OPC_EmitInteger, MVT::i32, 8,
12409 : /* 26335*/ OPC_EmitInteger, MVT::i1, 0,
12410 : /* 26338*/ OPC_EmitInteger, MVT::i32, 0,
12411 : /* 26341*/ OPC_EmitInteger, MVT::i32, 0,
12412 : /* 26344*/ OPC_EmitInteger, MVT::i32, 0,
12413 : /* 26347*/ OPC_EmitInteger, MVT::i32, 0,
12414 : /* 26350*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
12415 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
12416 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
12417 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
12418 : /* 26367*/ 0, /*End of Scope*/
12419 : /* 26368*/ /*Scope*/ 50|128,1/*178*/, /*->26548*/
12420 : /* 26370*/ OPC_CheckChild0Same, 0,
12421 : /* 26372*/ OPC_MoveChild1,
12422 : /* 26373*/ OPC_CheckValueType, MVT::i8,
12423 : /* 26375*/ OPC_MoveParent,
12424 : /* 26376*/ OPC_MoveParent,
12425 : /* 26377*/ OPC_MoveChild1,
12426 : /* 26378*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
12427 : /* 26381*/ OPC_CheckChild0Same, 1,
12428 : /* 26383*/ OPC_MoveChild1,
12429 : /* 26384*/ OPC_CheckValueType, MVT::i8,
12430 : /* 26386*/ OPC_MoveParent,
12431 : /* 26387*/ OPC_MoveParent,
12432 : /* 26388*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
12433 : /* 26390*/ OPC_MoveParent,
12434 : /* 26391*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12435 : /* 26393*/ OPC_MoveParent,
12436 : /* 26394*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12437 : /* 26396*/ OPC_MoveParent,
12438 : /* 26397*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12439 : /* 26399*/ OPC_MoveParent,
12440 : /* 26400*/ OPC_MoveChild1,
12441 : /* 26401*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
12442 : /* 26404*/ OPC_MoveChild0,
12443 : /* 26405*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
12444 : /* 26408*/ OPC_Scope, 68, /*->26478*/ // 2 children in Scope
12445 : /* 26410*/ OPC_CheckChild0Same, 1,
12446 : /* 26412*/ OPC_CheckChild1Integer, 24,
12447 : /* 26414*/ OPC_CheckChild1Type, MVT::i32,
12448 : /* 26416*/ OPC_MoveParent,
12449 : /* 26417*/ OPC_MoveChild1,
12450 : /* 26418*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
12451 : /* 26421*/ OPC_CheckChild0Same, 0,
12452 : /* 26423*/ OPC_CheckChild1Integer, 24,
12453 : /* 26425*/ OPC_CheckChild1Type, MVT::i32,
12454 : /* 26427*/ OPC_MoveParent,
12455 : /* 26428*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
12456 : /* 26430*/ OPC_MoveParent,
12457 : /* 26431*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12458 : /* 26433*/ OPC_CheckType, MVT::i32,
12459 : /* 26435*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
12460 : /* 26437*/ OPC_EmitInteger, MVT::i32, 8,
12461 : /* 26440*/ OPC_EmitInteger, MVT::i32, 8,
12462 : /* 26443*/ OPC_EmitInteger, MVT::i32, 8,
12463 : /* 26446*/ OPC_EmitInteger, MVT::i1, 0,
12464 : /* 26449*/ OPC_EmitInteger, MVT::i32, 0,
12465 : /* 26452*/ OPC_EmitInteger, MVT::i32, 0,
12466 : /* 26455*/ OPC_EmitInteger, MVT::i32, 0,
12467 : /* 26458*/ OPC_EmitInteger, MVT::i32, 0,
12468 : /* 26461*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
12469 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
12470 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
12471 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
12472 : /* 26478*/ /*Scope*/ 68, /*->26547*/
12473 : /* 26479*/ OPC_CheckChild0Same, 0,
12474 : /* 26481*/ OPC_CheckChild1Integer, 24,
12475 : /* 26483*/ OPC_CheckChild1Type, MVT::i32,
12476 : /* 26485*/ OPC_MoveParent,
12477 : /* 26486*/ OPC_MoveChild1,
12478 : /* 26487*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
12479 : /* 26490*/ OPC_CheckChild0Same, 1,
12480 : /* 26492*/ OPC_CheckChild1Integer, 24,
12481 : /* 26494*/ OPC_CheckChild1Type, MVT::i32,
12482 : /* 26496*/ OPC_MoveParent,
12483 : /* 26497*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
12484 : /* 26499*/ OPC_MoveParent,
12485 : /* 26500*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12486 : /* 26502*/ OPC_CheckType, MVT::i32,
12487 : /* 26504*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
12488 : /* 26506*/ OPC_EmitInteger, MVT::i32, 8,
12489 : /* 26509*/ OPC_EmitInteger, MVT::i32, 8,
12490 : /* 26512*/ OPC_EmitInteger, MVT::i32, 8,
12491 : /* 26515*/ OPC_EmitInteger, MVT::i1, 0,
12492 : /* 26518*/ OPC_EmitInteger, MVT::i32, 0,
12493 : /* 26521*/ OPC_EmitInteger, MVT::i32, 0,
12494 : /* 26524*/ OPC_EmitInteger, MVT::i32, 0,
12495 : /* 26527*/ OPC_EmitInteger, MVT::i32, 0,
12496 : /* 26530*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
12497 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
12498 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
12499 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
12500 : /* 26547*/ 0, /*End of Scope*/
12501 : /* 26548*/ 0, /*End of Scope*/
12502 : /* 26549*/ /*Scope*/ 116|128,2/*372*/, /*->26923*/
12503 : /* 26551*/ OPC_MoveChild0,
12504 : /* 26552*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
12505 : /* 26555*/ OPC_MoveChild0,
12506 : /* 26556*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
12507 : /* 26559*/ OPC_Scope, 51|128,1/*179*/, /*->26741*/ // 2 children in Scope
12508 : /* 26562*/ OPC_CheckChild0Same, 1,
12509 : /* 26564*/ OPC_MoveChild1,
12510 : /* 26565*/ OPC_CheckValueType, MVT::i8,
12511 : /* 26567*/ OPC_MoveParent,
12512 : /* 26568*/ OPC_MoveParent,
12513 : /* 26569*/ OPC_MoveChild1,
12514 : /* 26570*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
12515 : /* 26573*/ OPC_CheckChild0Same, 0,
12516 : /* 26575*/ OPC_MoveChild1,
12517 : /* 26576*/ OPC_CheckValueType, MVT::i8,
12518 : /* 26578*/ OPC_MoveParent,
12519 : /* 26579*/ OPC_MoveParent,
12520 : /* 26580*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
12521 : /* 26582*/ OPC_MoveParent,
12522 : /* 26583*/ OPC_RecordChild1, // #2 = $src2
12523 : /* 26584*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12524 : /* 26586*/ OPC_MoveParent,
12525 : /* 26587*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12526 : /* 26589*/ OPC_MoveParent,
12527 : /* 26590*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12528 : /* 26592*/ OPC_MoveParent,
12529 : /* 26593*/ OPC_MoveChild1,
12530 : /* 26594*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
12531 : /* 26597*/ OPC_MoveChild0,
12532 : /* 26598*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
12533 : /* 26601*/ OPC_Scope, 68, /*->26671*/ // 2 children in Scope
12534 : /* 26603*/ OPC_CheckChild0Same, 1,
12535 : /* 26605*/ OPC_CheckChild1Integer, 24,
12536 : /* 26607*/ OPC_CheckChild1Type, MVT::i32,
12537 : /* 26609*/ OPC_MoveParent,
12538 : /* 26610*/ OPC_MoveChild1,
12539 : /* 26611*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
12540 : /* 26614*/ OPC_CheckChild0Same, 0,
12541 : /* 26616*/ OPC_CheckChild1Integer, 24,
12542 : /* 26618*/ OPC_CheckChild1Type, MVT::i32,
12543 : /* 26620*/ OPC_MoveParent,
12544 : /* 26621*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
12545 : /* 26623*/ OPC_MoveParent,
12546 : /* 26624*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12547 : /* 26626*/ OPC_CheckType, MVT::i32,
12548 : /* 26628*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
12549 : /* 26630*/ OPC_EmitInteger, MVT::i32, 8,
12550 : /* 26633*/ OPC_EmitInteger, MVT::i32, 8,
12551 : /* 26636*/ OPC_EmitInteger, MVT::i32, 8,
12552 : /* 26639*/ OPC_EmitInteger, MVT::i1, 0,
12553 : /* 26642*/ OPC_EmitInteger, MVT::i32, 0,
12554 : /* 26645*/ OPC_EmitInteger, MVT::i32, 0,
12555 : /* 26648*/ OPC_EmitInteger, MVT::i32, 0,
12556 : /* 26651*/ OPC_EmitInteger, MVT::i32, 0,
12557 : /* 26654*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
12558 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
12559 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
12560 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
12561 : /* 26671*/ /*Scope*/ 68, /*->26740*/
12562 : /* 26672*/ OPC_CheckChild0Same, 0,
12563 : /* 26674*/ OPC_CheckChild1Integer, 24,
12564 : /* 26676*/ OPC_CheckChild1Type, MVT::i32,
12565 : /* 26678*/ OPC_MoveParent,
12566 : /* 26679*/ OPC_MoveChild1,
12567 : /* 26680*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
12568 : /* 26683*/ OPC_CheckChild0Same, 1,
12569 : /* 26685*/ OPC_CheckChild1Integer, 24,
12570 : /* 26687*/ OPC_CheckChild1Type, MVT::i32,
12571 : /* 26689*/ OPC_MoveParent,
12572 : /* 26690*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
12573 : /* 26692*/ OPC_MoveParent,
12574 : /* 26693*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12575 : /* 26695*/ OPC_CheckType, MVT::i32,
12576 : /* 26697*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
12577 : /* 26699*/ OPC_EmitInteger, MVT::i32, 8,
12578 : /* 26702*/ OPC_EmitInteger, MVT::i32, 8,
12579 : /* 26705*/ OPC_EmitInteger, MVT::i32, 8,
12580 : /* 26708*/ OPC_EmitInteger, MVT::i1, 0,
12581 : /* 26711*/ OPC_EmitInteger, MVT::i32, 0,
12582 : /* 26714*/ OPC_EmitInteger, MVT::i32, 0,
12583 : /* 26717*/ OPC_EmitInteger, MVT::i32, 0,
12584 : /* 26720*/ OPC_EmitInteger, MVT::i32, 0,
12585 : /* 26723*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
12586 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
12587 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
12588 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
12589 : /* 26740*/ 0, /*End of Scope*/
12590 : /* 26741*/ /*Scope*/ 51|128,1/*179*/, /*->26922*/
12591 : /* 26743*/ OPC_CheckChild0Same, 0,
12592 : /* 26745*/ OPC_MoveChild1,
12593 : /* 26746*/ OPC_CheckValueType, MVT::i8,
12594 : /* 26748*/ OPC_MoveParent,
12595 : /* 26749*/ OPC_MoveParent,
12596 : /* 26750*/ OPC_MoveChild1,
12597 : /* 26751*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
12598 : /* 26754*/ OPC_CheckChild0Same, 1,
12599 : /* 26756*/ OPC_MoveChild1,
12600 : /* 26757*/ OPC_CheckValueType, MVT::i8,
12601 : /* 26759*/ OPC_MoveParent,
12602 : /* 26760*/ OPC_MoveParent,
12603 : /* 26761*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
12604 : /* 26763*/ OPC_MoveParent,
12605 : /* 26764*/ OPC_RecordChild1, // #2 = $src2
12606 : /* 26765*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12607 : /* 26767*/ OPC_MoveParent,
12608 : /* 26768*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12609 : /* 26770*/ OPC_MoveParent,
12610 : /* 26771*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12611 : /* 26773*/ OPC_MoveParent,
12612 : /* 26774*/ OPC_MoveChild1,
12613 : /* 26775*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
12614 : /* 26778*/ OPC_MoveChild0,
12615 : /* 26779*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
12616 : /* 26782*/ OPC_Scope, 68, /*->26852*/ // 2 children in Scope
12617 : /* 26784*/ OPC_CheckChild0Same, 1,
12618 : /* 26786*/ OPC_CheckChild1Integer, 24,
12619 : /* 26788*/ OPC_CheckChild1Type, MVT::i32,
12620 : /* 26790*/ OPC_MoveParent,
12621 : /* 26791*/ OPC_MoveChild1,
12622 : /* 26792*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
12623 : /* 26795*/ OPC_CheckChild0Same, 0,
12624 : /* 26797*/ OPC_CheckChild1Integer, 24,
12625 : /* 26799*/ OPC_CheckChild1Type, MVT::i32,
12626 : /* 26801*/ OPC_MoveParent,
12627 : /* 26802*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
12628 : /* 26804*/ OPC_MoveParent,
12629 : /* 26805*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12630 : /* 26807*/ OPC_CheckType, MVT::i32,
12631 : /* 26809*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
12632 : /* 26811*/ OPC_EmitInteger, MVT::i32, 8,
12633 : /* 26814*/ OPC_EmitInteger, MVT::i32, 8,
12634 : /* 26817*/ OPC_EmitInteger, MVT::i32, 8,
12635 : /* 26820*/ OPC_EmitInteger, MVT::i1, 0,
12636 : /* 26823*/ OPC_EmitInteger, MVT::i32, 0,
12637 : /* 26826*/ OPC_EmitInteger, MVT::i32, 0,
12638 : /* 26829*/ OPC_EmitInteger, MVT::i32, 0,
12639 : /* 26832*/ OPC_EmitInteger, MVT::i32, 0,
12640 : /* 26835*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
12641 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
12642 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
12643 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
12644 : /* 26852*/ /*Scope*/ 68, /*->26921*/
12645 : /* 26853*/ OPC_CheckChild0Same, 0,
12646 : /* 26855*/ OPC_CheckChild1Integer, 24,
12647 : /* 26857*/ OPC_CheckChild1Type, MVT::i32,
12648 : /* 26859*/ OPC_MoveParent,
12649 : /* 26860*/ OPC_MoveChild1,
12650 : /* 26861*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
12651 : /* 26864*/ OPC_CheckChild0Same, 1,
12652 : /* 26866*/ OPC_CheckChild1Integer, 24,
12653 : /* 26868*/ OPC_CheckChild1Type, MVT::i32,
12654 : /* 26870*/ OPC_MoveParent,
12655 : /* 26871*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
12656 : /* 26873*/ OPC_MoveParent,
12657 : /* 26874*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12658 : /* 26876*/ OPC_CheckType, MVT::i32,
12659 : /* 26878*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
12660 : /* 26880*/ OPC_EmitInteger, MVT::i32, 8,
12661 : /* 26883*/ OPC_EmitInteger, MVT::i32, 8,
12662 : /* 26886*/ OPC_EmitInteger, MVT::i32, 8,
12663 : /* 26889*/ OPC_EmitInteger, MVT::i1, 0,
12664 : /* 26892*/ OPC_EmitInteger, MVT::i32, 0,
12665 : /* 26895*/ OPC_EmitInteger, MVT::i32, 0,
12666 : /* 26898*/ OPC_EmitInteger, MVT::i32, 0,
12667 : /* 26901*/ OPC_EmitInteger, MVT::i32, 0,
12668 : /* 26904*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
12669 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
12670 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
12671 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
12672 : /* 26921*/ 0, /*End of Scope*/
12673 : /* 26922*/ 0, /*End of Scope*/
12674 : /* 26923*/ 0, /*End of Scope*/
12675 : /* 26924*/ /*Scope*/ 20|128,6/*788*/, /*->27714*/
12676 : /* 26926*/ OPC_CheckChild0Same, 0,
12677 : /* 26928*/ OPC_CheckChild1Integer, 8,
12678 : /* 26930*/ OPC_CheckChild1Type, MVT::i32,
12679 : /* 26932*/ OPC_MoveParent,
12680 : /* 26933*/ OPC_MoveChild1,
12681 : /* 26934*/ OPC_CheckValueType, MVT::i8,
12682 : /* 26936*/ OPC_MoveParent,
12683 : /* 26937*/ OPC_MoveParent,
12684 : /* 26938*/ OPC_MoveChild1,
12685 : /* 26939*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
12686 : /* 26942*/ OPC_MoveChild0,
12687 : /* 26943*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
12688 : /* 26946*/ OPC_CheckChild0Same, 1,
12689 : /* 26948*/ OPC_CheckChild1Integer, 8,
12690 : /* 26950*/ OPC_CheckChild1Type, MVT::i32,
12691 : /* 26952*/ OPC_MoveParent,
12692 : /* 26953*/ OPC_MoveChild1,
12693 : /* 26954*/ OPC_CheckValueType, MVT::i8,
12694 : /* 26956*/ OPC_MoveParent,
12695 : /* 26957*/ OPC_MoveParent,
12696 : /* 26958*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
12697 : /* 26960*/ OPC_MoveParent,
12698 : /* 26961*/ OPC_MoveChild1,
12699 : /* 26962*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
12700 : /* 26965*/ OPC_Scope, 115|128,2/*371*/, /*->27339*/ // 2 children in Scope
12701 : /* 26968*/ OPC_RecordChild0, // #2 = $src2
12702 : /* 26969*/ OPC_MoveChild1,
12703 : /* 26970*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
12704 : /* 26973*/ OPC_MoveChild0,
12705 : /* 26974*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
12706 : /* 26977*/ OPC_Scope, 50|128,1/*178*/, /*->27158*/ // 2 children in Scope
12707 : /* 26980*/ OPC_CheckChild0Same, 1,
12708 : /* 26982*/ OPC_MoveChild1,
12709 : /* 26983*/ OPC_CheckValueType, MVT::i8,
12710 : /* 26985*/ OPC_MoveParent,
12711 : /* 26986*/ OPC_MoveParent,
12712 : /* 26987*/ OPC_MoveChild1,
12713 : /* 26988*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
12714 : /* 26991*/ OPC_CheckChild0Same, 0,
12715 : /* 26993*/ OPC_MoveChild1,
12716 : /* 26994*/ OPC_CheckValueType, MVT::i8,
12717 : /* 26996*/ OPC_MoveParent,
12718 : /* 26997*/ OPC_MoveParent,
12719 : /* 26998*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
12720 : /* 27000*/ OPC_MoveParent,
12721 : /* 27001*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12722 : /* 27003*/ OPC_MoveParent,
12723 : /* 27004*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12724 : /* 27006*/ OPC_MoveParent,
12725 : /* 27007*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12726 : /* 27009*/ OPC_MoveParent,
12727 : /* 27010*/ OPC_MoveChild1,
12728 : /* 27011*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
12729 : /* 27014*/ OPC_MoveChild0,
12730 : /* 27015*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
12731 : /* 27018*/ OPC_Scope, 68, /*->27088*/ // 2 children in Scope
12732 : /* 27020*/ OPC_CheckChild0Same, 1,
12733 : /* 27022*/ OPC_CheckChild1Integer, 24,
12734 : /* 27024*/ OPC_CheckChild1Type, MVT::i32,
12735 : /* 27026*/ OPC_MoveParent,
12736 : /* 27027*/ OPC_MoveChild1,
12737 : /* 27028*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
12738 : /* 27031*/ OPC_CheckChild0Same, 0,
12739 : /* 27033*/ OPC_CheckChild1Integer, 24,
12740 : /* 27035*/ OPC_CheckChild1Type, MVT::i32,
12741 : /* 27037*/ OPC_MoveParent,
12742 : /* 27038*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
12743 : /* 27040*/ OPC_MoveParent,
12744 : /* 27041*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12745 : /* 27043*/ OPC_CheckType, MVT::i32,
12746 : /* 27045*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
12747 : /* 27047*/ OPC_EmitInteger, MVT::i32, 8,
12748 : /* 27050*/ OPC_EmitInteger, MVT::i32, 8,
12749 : /* 27053*/ OPC_EmitInteger, MVT::i32, 8,
12750 : /* 27056*/ OPC_EmitInteger, MVT::i1, 0,
12751 : /* 27059*/ OPC_EmitInteger, MVT::i32, 0,
12752 : /* 27062*/ OPC_EmitInteger, MVT::i32, 0,
12753 : /* 27065*/ OPC_EmitInteger, MVT::i32, 0,
12754 : /* 27068*/ OPC_EmitInteger, MVT::i32, 0,
12755 : /* 27071*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
12756 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
12757 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
12758 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
12759 : /* 27088*/ /*Scope*/ 68, /*->27157*/
12760 : /* 27089*/ OPC_CheckChild0Same, 0,
12761 : /* 27091*/ OPC_CheckChild1Integer, 24,
12762 : /* 27093*/ OPC_CheckChild1Type, MVT::i32,
12763 : /* 27095*/ OPC_MoveParent,
12764 : /* 27096*/ OPC_MoveChild1,
12765 : /* 27097*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
12766 : /* 27100*/ OPC_CheckChild0Same, 1,
12767 : /* 27102*/ OPC_CheckChild1Integer, 24,
12768 : /* 27104*/ OPC_CheckChild1Type, MVT::i32,
12769 : /* 27106*/ OPC_MoveParent,
12770 : /* 27107*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
12771 : /* 27109*/ OPC_MoveParent,
12772 : /* 27110*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12773 : /* 27112*/ OPC_CheckType, MVT::i32,
12774 : /* 27114*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
12775 : /* 27116*/ OPC_EmitInteger, MVT::i32, 8,
12776 : /* 27119*/ OPC_EmitInteger, MVT::i32, 8,
12777 : /* 27122*/ OPC_EmitInteger, MVT::i32, 8,
12778 : /* 27125*/ OPC_EmitInteger, MVT::i1, 0,
12779 : /* 27128*/ OPC_EmitInteger, MVT::i32, 0,
12780 : /* 27131*/ OPC_EmitInteger, MVT::i32, 0,
12781 : /* 27134*/ OPC_EmitInteger, MVT::i32, 0,
12782 : /* 27137*/ OPC_EmitInteger, MVT::i32, 0,
12783 : /* 27140*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
12784 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
12785 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
12786 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
12787 : /* 27157*/ 0, /*End of Scope*/
12788 : /* 27158*/ /*Scope*/ 50|128,1/*178*/, /*->27338*/
12789 : /* 27160*/ OPC_CheckChild0Same, 0,
12790 : /* 27162*/ OPC_MoveChild1,
12791 : /* 27163*/ OPC_CheckValueType, MVT::i8,
12792 : /* 27165*/ OPC_MoveParent,
12793 : /* 27166*/ OPC_MoveParent,
12794 : /* 27167*/ OPC_MoveChild1,
12795 : /* 27168*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
12796 : /* 27171*/ OPC_CheckChild0Same, 1,
12797 : /* 27173*/ OPC_MoveChild1,
12798 : /* 27174*/ OPC_CheckValueType, MVT::i8,
12799 : /* 27176*/ OPC_MoveParent,
12800 : /* 27177*/ OPC_MoveParent,
12801 : /* 27178*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
12802 : /* 27180*/ OPC_MoveParent,
12803 : /* 27181*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12804 : /* 27183*/ OPC_MoveParent,
12805 : /* 27184*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12806 : /* 27186*/ OPC_MoveParent,
12807 : /* 27187*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12808 : /* 27189*/ OPC_MoveParent,
12809 : /* 27190*/ OPC_MoveChild1,
12810 : /* 27191*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
12811 : /* 27194*/ OPC_MoveChild0,
12812 : /* 27195*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
12813 : /* 27198*/ OPC_Scope, 68, /*->27268*/ // 2 children in Scope
12814 : /* 27200*/ OPC_CheckChild0Same, 1,
12815 : /* 27202*/ OPC_CheckChild1Integer, 24,
12816 : /* 27204*/ OPC_CheckChild1Type, MVT::i32,
12817 : /* 27206*/ OPC_MoveParent,
12818 : /* 27207*/ OPC_MoveChild1,
12819 : /* 27208*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
12820 : /* 27211*/ OPC_CheckChild0Same, 0,
12821 : /* 27213*/ OPC_CheckChild1Integer, 24,
12822 : /* 27215*/ OPC_CheckChild1Type, MVT::i32,
12823 : /* 27217*/ OPC_MoveParent,
12824 : /* 27218*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
12825 : /* 27220*/ OPC_MoveParent,
12826 : /* 27221*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12827 : /* 27223*/ OPC_CheckType, MVT::i32,
12828 : /* 27225*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
12829 : /* 27227*/ OPC_EmitInteger, MVT::i32, 8,
12830 : /* 27230*/ OPC_EmitInteger, MVT::i32, 8,
12831 : /* 27233*/ OPC_EmitInteger, MVT::i32, 8,
12832 : /* 27236*/ OPC_EmitInteger, MVT::i1, 0,
12833 : /* 27239*/ OPC_EmitInteger, MVT::i32, 0,
12834 : /* 27242*/ OPC_EmitInteger, MVT::i32, 0,
12835 : /* 27245*/ OPC_EmitInteger, MVT::i32, 0,
12836 : /* 27248*/ OPC_EmitInteger, MVT::i32, 0,
12837 : /* 27251*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
12838 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
12839 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
12840 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
12841 : /* 27268*/ /*Scope*/ 68, /*->27337*/
12842 : /* 27269*/ OPC_CheckChild0Same, 0,
12843 : /* 27271*/ OPC_CheckChild1Integer, 24,
12844 : /* 27273*/ OPC_CheckChild1Type, MVT::i32,
12845 : /* 27275*/ OPC_MoveParent,
12846 : /* 27276*/ OPC_MoveChild1,
12847 : /* 27277*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
12848 : /* 27280*/ OPC_CheckChild0Same, 1,
12849 : /* 27282*/ OPC_CheckChild1Integer, 24,
12850 : /* 27284*/ OPC_CheckChild1Type, MVT::i32,
12851 : /* 27286*/ OPC_MoveParent,
12852 : /* 27287*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
12853 : /* 27289*/ OPC_MoveParent,
12854 : /* 27290*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12855 : /* 27292*/ OPC_CheckType, MVT::i32,
12856 : /* 27294*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
12857 : /* 27296*/ OPC_EmitInteger, MVT::i32, 8,
12858 : /* 27299*/ OPC_EmitInteger, MVT::i32, 8,
12859 : /* 27302*/ OPC_EmitInteger, MVT::i32, 8,
12860 : /* 27305*/ OPC_EmitInteger, MVT::i1, 0,
12861 : /* 27308*/ OPC_EmitInteger, MVT::i32, 0,
12862 : /* 27311*/ OPC_EmitInteger, MVT::i32, 0,
12863 : /* 27314*/ OPC_EmitInteger, MVT::i32, 0,
12864 : /* 27317*/ OPC_EmitInteger, MVT::i32, 0,
12865 : /* 27320*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
12866 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
12867 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
12868 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
12869 : /* 27337*/ 0, /*End of Scope*/
12870 : /* 27338*/ 0, /*End of Scope*/
12871 : /* 27339*/ /*Scope*/ 116|128,2/*372*/, /*->27713*/
12872 : /* 27341*/ OPC_MoveChild0,
12873 : /* 27342*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
12874 : /* 27345*/ OPC_MoveChild0,
12875 : /* 27346*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
12876 : /* 27349*/ OPC_Scope, 51|128,1/*179*/, /*->27531*/ // 2 children in Scope
12877 : /* 27352*/ OPC_CheckChild0Same, 1,
12878 : /* 27354*/ OPC_MoveChild1,
12879 : /* 27355*/ OPC_CheckValueType, MVT::i8,
12880 : /* 27357*/ OPC_MoveParent,
12881 : /* 27358*/ OPC_MoveParent,
12882 : /* 27359*/ OPC_MoveChild1,
12883 : /* 27360*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
12884 : /* 27363*/ OPC_CheckChild0Same, 0,
12885 : /* 27365*/ OPC_MoveChild1,
12886 : /* 27366*/ OPC_CheckValueType, MVT::i8,
12887 : /* 27368*/ OPC_MoveParent,
12888 : /* 27369*/ OPC_MoveParent,
12889 : /* 27370*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
12890 : /* 27372*/ OPC_MoveParent,
12891 : /* 27373*/ OPC_RecordChild1, // #2 = $src2
12892 : /* 27374*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12893 : /* 27376*/ OPC_MoveParent,
12894 : /* 27377*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12895 : /* 27379*/ OPC_MoveParent,
12896 : /* 27380*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12897 : /* 27382*/ OPC_MoveParent,
12898 : /* 27383*/ OPC_MoveChild1,
12899 : /* 27384*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
12900 : /* 27387*/ OPC_MoveChild0,
12901 : /* 27388*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
12902 : /* 27391*/ OPC_Scope, 68, /*->27461*/ // 2 children in Scope
12903 : /* 27393*/ OPC_CheckChild0Same, 1,
12904 : /* 27395*/ OPC_CheckChild1Integer, 24,
12905 : /* 27397*/ OPC_CheckChild1Type, MVT::i32,
12906 : /* 27399*/ OPC_MoveParent,
12907 : /* 27400*/ OPC_MoveChild1,
12908 : /* 27401*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
12909 : /* 27404*/ OPC_CheckChild0Same, 0,
12910 : /* 27406*/ OPC_CheckChild1Integer, 24,
12911 : /* 27408*/ OPC_CheckChild1Type, MVT::i32,
12912 : /* 27410*/ OPC_MoveParent,
12913 : /* 27411*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
12914 : /* 27413*/ OPC_MoveParent,
12915 : /* 27414*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12916 : /* 27416*/ OPC_CheckType, MVT::i32,
12917 : /* 27418*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
12918 : /* 27420*/ OPC_EmitInteger, MVT::i32, 8,
12919 : /* 27423*/ OPC_EmitInteger, MVT::i32, 8,
12920 : /* 27426*/ OPC_EmitInteger, MVT::i32, 8,
12921 : /* 27429*/ OPC_EmitInteger, MVT::i1, 0,
12922 : /* 27432*/ OPC_EmitInteger, MVT::i32, 0,
12923 : /* 27435*/ OPC_EmitInteger, MVT::i32, 0,
12924 : /* 27438*/ OPC_EmitInteger, MVT::i32, 0,
12925 : /* 27441*/ OPC_EmitInteger, MVT::i32, 0,
12926 : /* 27444*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
12927 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
12928 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
12929 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
12930 : /* 27461*/ /*Scope*/ 68, /*->27530*/
12931 : /* 27462*/ OPC_CheckChild0Same, 0,
12932 : /* 27464*/ OPC_CheckChild1Integer, 24,
12933 : /* 27466*/ OPC_CheckChild1Type, MVT::i32,
12934 : /* 27468*/ OPC_MoveParent,
12935 : /* 27469*/ OPC_MoveChild1,
12936 : /* 27470*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
12937 : /* 27473*/ OPC_CheckChild0Same, 1,
12938 : /* 27475*/ OPC_CheckChild1Integer, 24,
12939 : /* 27477*/ OPC_CheckChild1Type, MVT::i32,
12940 : /* 27479*/ OPC_MoveParent,
12941 : /* 27480*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
12942 : /* 27482*/ OPC_MoveParent,
12943 : /* 27483*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12944 : /* 27485*/ OPC_CheckType, MVT::i32,
12945 : /* 27487*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
12946 : /* 27489*/ OPC_EmitInteger, MVT::i32, 8,
12947 : /* 27492*/ OPC_EmitInteger, MVT::i32, 8,
12948 : /* 27495*/ OPC_EmitInteger, MVT::i32, 8,
12949 : /* 27498*/ OPC_EmitInteger, MVT::i1, 0,
12950 : /* 27501*/ OPC_EmitInteger, MVT::i32, 0,
12951 : /* 27504*/ OPC_EmitInteger, MVT::i32, 0,
12952 : /* 27507*/ OPC_EmitInteger, MVT::i32, 0,
12953 : /* 27510*/ OPC_EmitInteger, MVT::i32, 0,
12954 : /* 27513*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
12955 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
12956 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
12957 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
12958 : /* 27530*/ 0, /*End of Scope*/
12959 : /* 27531*/ /*Scope*/ 51|128,1/*179*/, /*->27712*/
12960 : /* 27533*/ OPC_CheckChild0Same, 0,
12961 : /* 27535*/ OPC_MoveChild1,
12962 : /* 27536*/ OPC_CheckValueType, MVT::i8,
12963 : /* 27538*/ OPC_MoveParent,
12964 : /* 27539*/ OPC_MoveParent,
12965 : /* 27540*/ OPC_MoveChild1,
12966 : /* 27541*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
12967 : /* 27544*/ OPC_CheckChild0Same, 1,
12968 : /* 27546*/ OPC_MoveChild1,
12969 : /* 27547*/ OPC_CheckValueType, MVT::i8,
12970 : /* 27549*/ OPC_MoveParent,
12971 : /* 27550*/ OPC_MoveParent,
12972 : /* 27551*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
12973 : /* 27553*/ OPC_MoveParent,
12974 : /* 27554*/ OPC_RecordChild1, // #2 = $src2
12975 : /* 27555*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12976 : /* 27557*/ OPC_MoveParent,
12977 : /* 27558*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12978 : /* 27560*/ OPC_MoveParent,
12979 : /* 27561*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12980 : /* 27563*/ OPC_MoveParent,
12981 : /* 27564*/ OPC_MoveChild1,
12982 : /* 27565*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
12983 : /* 27568*/ OPC_MoveChild0,
12984 : /* 27569*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
12985 : /* 27572*/ OPC_Scope, 68, /*->27642*/ // 2 children in Scope
12986 : /* 27574*/ OPC_CheckChild0Same, 1,
12987 : /* 27576*/ OPC_CheckChild1Integer, 24,
12988 : /* 27578*/ OPC_CheckChild1Type, MVT::i32,
12989 : /* 27580*/ OPC_MoveParent,
12990 : /* 27581*/ OPC_MoveChild1,
12991 : /* 27582*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
12992 : /* 27585*/ OPC_CheckChild0Same, 0,
12993 : /* 27587*/ OPC_CheckChild1Integer, 24,
12994 : /* 27589*/ OPC_CheckChild1Type, MVT::i32,
12995 : /* 27591*/ OPC_MoveParent,
12996 : /* 27592*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
12997 : /* 27594*/ OPC_MoveParent,
12998 : /* 27595*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
12999 : /* 27597*/ OPC_CheckType, MVT::i32,
13000 : /* 27599*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
13001 : /* 27601*/ OPC_EmitInteger, MVT::i32, 8,
13002 : /* 27604*/ OPC_EmitInteger, MVT::i32, 8,
13003 : /* 27607*/ OPC_EmitInteger, MVT::i32, 8,
13004 : /* 27610*/ OPC_EmitInteger, MVT::i1, 0,
13005 : /* 27613*/ OPC_EmitInteger, MVT::i32, 0,
13006 : /* 27616*/ OPC_EmitInteger, MVT::i32, 0,
13007 : /* 27619*/ OPC_EmitInteger, MVT::i32, 0,
13008 : /* 27622*/ OPC_EmitInteger, MVT::i32, 0,
13009 : /* 27625*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
13010 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
13011 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
13012 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
13013 : /* 27642*/ /*Scope*/ 68, /*->27711*/
13014 : /* 27643*/ OPC_CheckChild0Same, 0,
13015 : /* 27645*/ OPC_CheckChild1Integer, 24,
13016 : /* 27647*/ OPC_CheckChild1Type, MVT::i32,
13017 : /* 27649*/ OPC_MoveParent,
13018 : /* 27650*/ OPC_MoveChild1,
13019 : /* 27651*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
13020 : /* 27654*/ OPC_CheckChild0Same, 1,
13021 : /* 27656*/ OPC_CheckChild1Integer, 24,
13022 : /* 27658*/ OPC_CheckChild1Type, MVT::i32,
13023 : /* 27660*/ OPC_MoveParent,
13024 : /* 27661*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
13025 : /* 27663*/ OPC_MoveParent,
13026 : /* 27664*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
13027 : /* 27666*/ OPC_CheckType, MVT::i32,
13028 : /* 27668*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
13029 : /* 27670*/ OPC_EmitInteger, MVT::i32, 8,
13030 : /* 27673*/ OPC_EmitInteger, MVT::i32, 8,
13031 : /* 27676*/ OPC_EmitInteger, MVT::i32, 8,
13032 : /* 27679*/ OPC_EmitInteger, MVT::i1, 0,
13033 : /* 27682*/ OPC_EmitInteger, MVT::i32, 0,
13034 : /* 27685*/ OPC_EmitInteger, MVT::i32, 0,
13035 : /* 27688*/ OPC_EmitInteger, MVT::i32, 0,
13036 : /* 27691*/ OPC_EmitInteger, MVT::i32, 0,
13037 : /* 27694*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
13038 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
13039 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
13040 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
13041 : /* 27711*/ 0, /*End of Scope*/
13042 : /* 27712*/ 0, /*End of Scope*/
13043 : /* 27713*/ 0, /*End of Scope*/
13044 : /* 27714*/ 0, /*End of Scope*/
13045 : /* 27715*/ 0, // EndSwitchOpcode
13046 : /* 27716*/ 0, // EndSwitchOpcode
13047 : /* 27717*/ /*Scope*/ 115|128,1/*243*/, /*->27962*/
13048 : /* 27719*/ OPC_RecordChild0, // #0 = $src2
13049 : /* 27720*/ OPC_MoveChild1,
13050 : /* 27721*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
13051 : /* 27724*/ OPC_MoveChild0,
13052 : /* 27725*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
13053 : /* 27728*/ OPC_RecordChild0, // #1 = $src0
13054 : /* 27729*/ OPC_CheckChild1Integer, 16,
13055 : /* 27731*/ OPC_CheckChild1Type, MVT::i32,
13056 : /* 27733*/ OPC_MoveParent,
13057 : /* 27734*/ OPC_MoveChild1,
13058 : /* 27735*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
13059 : /* 27738*/ OPC_RecordChild0, // #2 = $src1
13060 : /* 27739*/ OPC_CheckChild1Integer, 16,
13061 : /* 27741*/ OPC_CheckChild1Type, MVT::i32,
13062 : /* 27743*/ OPC_MoveParent,
13063 : /* 27744*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
13064 : /* 27746*/ OPC_MoveParent,
13065 : /* 27747*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
13066 : /* 27749*/ OPC_MoveParent,
13067 : /* 27750*/ OPC_MoveChild1,
13068 : /* 27751*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
13069 : /* 27754*/ OPC_MoveChild0,
13070 : /* 27755*/ OPC_CheckAndImm, 127|128,127|128,3/*65535*/,
13071 : /* 27759*/ OPC_Scope, 59, /*->27820*/ // 3 children in Scope
13072 : /* 27761*/ OPC_CheckChild0Same, 1,
13073 : /* 27763*/ OPC_MoveParent,
13074 : /* 27764*/ OPC_MoveChild1,
13075 : /* 27765*/ OPC_CheckAndImm, 127|128,127|128,3/*65535*/,
13076 : /* 27769*/ OPC_CheckChild0Same, 2,
13077 : /* 27771*/ OPC_MoveParent,
13078 : /* 27772*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
13079 : /* 27774*/ OPC_MoveParent,
13080 : /* 27775*/ OPC_CheckType, MVT::i32,
13081 : /* 27777*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
13082 : /* 27779*/ OPC_EmitInteger, MVT::i32, 8,
13083 : /* 27782*/ OPC_EmitInteger, MVT::i32, 8,
13084 : /* 27785*/ OPC_EmitInteger, MVT::i32, 8,
13085 : /* 27788*/ OPC_EmitInteger, MVT::i1, 0,
13086 : /* 27791*/ OPC_EmitInteger, MVT::i32, 0,
13087 : /* 27794*/ OPC_EmitInteger, MVT::i32, 0,
13088 : /* 27797*/ OPC_EmitInteger, MVT::i32, 0,
13089 : /* 27800*/ OPC_EmitInteger, MVT::i32, 0,
13090 : /* 27803*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT2_U32_U16), 0,
13091 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 2, 5, 0, 6, 7, 8, 9, 10,
13092 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 65535:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 65535:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>) - Complexity = 47
13093 : // Dst: (V_DOT2_U32_U16:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
13094 : /* 27820*/ /*Scope*/ 80, /*->27901*/
13095 : /* 27821*/ OPC_CheckChild0Same, 2,
13096 : /* 27823*/ OPC_MoveParent,
13097 : /* 27824*/ OPC_MoveChild1,
13098 : /* 27825*/ OPC_CheckAndImm, 127|128,127|128,3/*65535*/,
13099 : /* 27829*/ OPC_CheckChild0Same, 1,
13100 : /* 27831*/ OPC_MoveParent,
13101 : /* 27832*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
13102 : /* 27834*/ OPC_MoveParent,
13103 : /* 27835*/ OPC_CheckType, MVT::i32,
13104 : /* 27837*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
13105 : /* 27839*/ OPC_EmitInteger, MVT::i32, 8,
13106 : /* 27842*/ OPC_EmitInteger, MVT::i32, 8,
13107 : /* 27845*/ OPC_EmitInteger, MVT::i32, 8,
13108 : /* 27848*/ OPC_EmitInteger, MVT::i1, 0,
13109 : /* 27851*/ OPC_EmitInteger, MVT::i32, 0,
13110 : /* 27854*/ OPC_EmitInteger, MVT::i32, 0,
13111 : /* 27857*/ OPC_EmitInteger, MVT::i32, 0,
13112 : /* 27860*/ OPC_EmitInteger, MVT::i32, 0,
13113 : /* 27863*/ OPC_Scope, 17, /*->27882*/ // 2 children in Scope
13114 : /* 27865*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT2_U32_U16), 0,
13115 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 2, 5, 0, 6, 7, 8, 9, 10,
13116 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 65535:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 65535:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>) - Complexity = 47
13117 : // Dst: (V_DOT2_U32_U16:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
13118 : /* 27882*/ /*Scope*/ 17, /*->27900*/
13119 : /* 27883*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT2_U32_U16), 0,
13120 : MVT::i32, 11/*#Ops*/, 3, 2, 4, 1, 5, 0, 6, 7, 8, 9, 10,
13121 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 65535:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 65535:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>) - Complexity = 47
13122 : // Dst: (V_DOT2_U32_U16:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
13123 : /* 27900*/ 0, /*End of Scope*/
13124 : /* 27901*/ /*Scope*/ 59, /*->27961*/
13125 : /* 27902*/ OPC_CheckChild0Same, 1,
13126 : /* 27904*/ OPC_MoveParent,
13127 : /* 27905*/ OPC_MoveChild1,
13128 : /* 27906*/ OPC_CheckAndImm, 127|128,127|128,3/*65535*/,
13129 : /* 27910*/ OPC_CheckChild0Same, 2,
13130 : /* 27912*/ OPC_MoveParent,
13131 : /* 27913*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
13132 : /* 27915*/ OPC_MoveParent,
13133 : /* 27916*/ OPC_CheckType, MVT::i32,
13134 : /* 27918*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
13135 : /* 27920*/ OPC_EmitInteger, MVT::i32, 8,
13136 : /* 27923*/ OPC_EmitInteger, MVT::i32, 8,
13137 : /* 27926*/ OPC_EmitInteger, MVT::i32, 8,
13138 : /* 27929*/ OPC_EmitInteger, MVT::i1, 0,
13139 : /* 27932*/ OPC_EmitInteger, MVT::i32, 0,
13140 : /* 27935*/ OPC_EmitInteger, MVT::i32, 0,
13141 : /* 27938*/ OPC_EmitInteger, MVT::i32, 0,
13142 : /* 27941*/ OPC_EmitInteger, MVT::i32, 0,
13143 : /* 27944*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT2_U32_U16), 0,
13144 : MVT::i32, 11/*#Ops*/, 3, 2, 4, 1, 5, 0, 6, 7, 8, 9, 10,
13145 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 65535:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 65535:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>) - Complexity = 47
13146 : // Dst: (V_DOT2_U32_U16:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
13147 : /* 27961*/ 0, /*End of Scope*/
13148 : /* 27962*/ /*Scope*/ 7|128,2/*263*/, /*->28227*/
13149 : /* 27964*/ OPC_MoveChild0,
13150 : /* 27965*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
13151 : /* 27968*/ OPC_MoveChild0,
13152 : /* 27969*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
13153 : /* 27972*/ OPC_RecordChild0, // #0 = $src0
13154 : /* 27973*/ OPC_CheckChild1Integer, 16,
13155 : /* 27975*/ OPC_CheckChild1Type, MVT::i32,
13156 : /* 27977*/ OPC_MoveParent,
13157 : /* 27978*/ OPC_MoveChild1,
13158 : /* 27979*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
13159 : /* 27982*/ OPC_RecordChild0, // #1 = $src1
13160 : /* 27983*/ OPC_CheckChild1Integer, 16,
13161 : /* 27985*/ OPC_CheckChild1Type, MVT::i32,
13162 : /* 27987*/ OPC_MoveParent,
13163 : /* 27988*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
13164 : /* 27990*/ OPC_MoveParent,
13165 : /* 27991*/ OPC_RecordChild1, // #2 = $src2
13166 : /* 27992*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
13167 : /* 27994*/ OPC_MoveParent,
13168 : /* 27995*/ OPC_MoveChild1,
13169 : /* 27996*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
13170 : /* 27999*/ OPC_MoveChild0,
13171 : /* 28000*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
13172 : /* 28003*/ OPC_Scope, 66, /*->28071*/ // 3 children in Scope
13173 : /* 28005*/ OPC_CheckChild0Same, 0,
13174 : /* 28007*/ OPC_MoveChild1,
13175 : /* 28008*/ OPC_CheckValueType, MVT::i16,
13176 : /* 28010*/ OPC_MoveParent,
13177 : /* 28011*/ OPC_MoveParent,
13178 : /* 28012*/ OPC_MoveChild1,
13179 : /* 28013*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
13180 : /* 28016*/ OPC_CheckChild0Same, 1,
13181 : /* 28018*/ OPC_MoveChild1,
13182 : /* 28019*/ OPC_CheckValueType, MVT::i16,
13183 : /* 28021*/ OPC_MoveParent,
13184 : /* 28022*/ OPC_MoveParent,
13185 : /* 28023*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
13186 : /* 28025*/ OPC_MoveParent,
13187 : /* 28026*/ OPC_CheckType, MVT::i32,
13188 : /* 28028*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
13189 : /* 28030*/ OPC_EmitInteger, MVT::i32, 8,
13190 : /* 28033*/ OPC_EmitInteger, MVT::i32, 8,
13191 : /* 28036*/ OPC_EmitInteger, MVT::i32, 8,
13192 : /* 28039*/ OPC_EmitInteger, MVT::i1, 0,
13193 : /* 28042*/ OPC_EmitInteger, MVT::i32, 0,
13194 : /* 28045*/ OPC_EmitInteger, MVT::i32, 0,
13195 : /* 28048*/ OPC_EmitInteger, MVT::i32, 0,
13196 : /* 28051*/ OPC_EmitInteger, MVT::i32, 0,
13197 : /* 28054*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT2_I32_I16), 0,
13198 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
13199 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i16:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i16:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>) - Complexity = 37
13200 : // Dst: (V_DOT2_I32_I16:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
13201 : /* 28071*/ /*Scope*/ 87, /*->28159*/
13202 : /* 28072*/ OPC_CheckChild0Same, 1,
13203 : /* 28074*/ OPC_MoveChild1,
13204 : /* 28075*/ OPC_CheckValueType, MVT::i16,
13205 : /* 28077*/ OPC_MoveParent,
13206 : /* 28078*/ OPC_MoveParent,
13207 : /* 28079*/ OPC_MoveChild1,
13208 : /* 28080*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
13209 : /* 28083*/ OPC_CheckChild0Same, 0,
13210 : /* 28085*/ OPC_MoveChild1,
13211 : /* 28086*/ OPC_CheckValueType, MVT::i16,
13212 : /* 28088*/ OPC_MoveParent,
13213 : /* 28089*/ OPC_MoveParent,
13214 : /* 28090*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
13215 : /* 28092*/ OPC_MoveParent,
13216 : /* 28093*/ OPC_CheckType, MVT::i32,
13217 : /* 28095*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
13218 : /* 28097*/ OPC_EmitInteger, MVT::i32, 8,
13219 : /* 28100*/ OPC_EmitInteger, MVT::i32, 8,
13220 : /* 28103*/ OPC_EmitInteger, MVT::i32, 8,
13221 : /* 28106*/ OPC_EmitInteger, MVT::i1, 0,
13222 : /* 28109*/ OPC_EmitInteger, MVT::i32, 0,
13223 : /* 28112*/ OPC_EmitInteger, MVT::i32, 0,
13224 : /* 28115*/ OPC_EmitInteger, MVT::i32, 0,
13225 : /* 28118*/ OPC_EmitInteger, MVT::i32, 0,
13226 : /* 28121*/ OPC_Scope, 17, /*->28140*/ // 2 children in Scope
13227 : /* 28123*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT2_I32_I16), 0,
13228 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
13229 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i16:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i16:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>) - Complexity = 37
13230 : // Dst: (V_DOT2_I32_I16:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
13231 : /* 28140*/ /*Scope*/ 17, /*->28158*/
13232 : /* 28141*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT2_I32_I16), 0,
13233 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
13234 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i16:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i16:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>) - Complexity = 37
13235 : // Dst: (V_DOT2_I32_I16:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
13236 : /* 28158*/ 0, /*End of Scope*/
13237 : /* 28159*/ /*Scope*/ 66, /*->28226*/
13238 : /* 28160*/ OPC_CheckChild0Same, 0,
13239 : /* 28162*/ OPC_MoveChild1,
13240 : /* 28163*/ OPC_CheckValueType, MVT::i16,
13241 : /* 28165*/ OPC_MoveParent,
13242 : /* 28166*/ OPC_MoveParent,
13243 : /* 28167*/ OPC_MoveChild1,
13244 : /* 28168*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
13245 : /* 28171*/ OPC_CheckChild0Same, 1,
13246 : /* 28173*/ OPC_MoveChild1,
13247 : /* 28174*/ OPC_CheckValueType, MVT::i16,
13248 : /* 28176*/ OPC_MoveParent,
13249 : /* 28177*/ OPC_MoveParent,
13250 : /* 28178*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
13251 : /* 28180*/ OPC_MoveParent,
13252 : /* 28181*/ OPC_CheckType, MVT::i32,
13253 : /* 28183*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
13254 : /* 28185*/ OPC_EmitInteger, MVT::i32, 8,
13255 : /* 28188*/ OPC_EmitInteger, MVT::i32, 8,
13256 : /* 28191*/ OPC_EmitInteger, MVT::i32, 8,
13257 : /* 28194*/ OPC_EmitInteger, MVT::i1, 0,
13258 : /* 28197*/ OPC_EmitInteger, MVT::i32, 0,
13259 : /* 28200*/ OPC_EmitInteger, MVT::i32, 0,
13260 : /* 28203*/ OPC_EmitInteger, MVT::i32, 0,
13261 : /* 28206*/ OPC_EmitInteger, MVT::i32, 0,
13262 : /* 28209*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT2_I32_I16), 0,
13263 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
13264 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i16:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i16:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>) - Complexity = 37
13265 : // Dst: (V_DOT2_I32_I16:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
13266 : /* 28226*/ 0, /*End of Scope*/
13267 : /* 28227*/ /*Scope*/ 7|128,2/*263*/, /*->28492*/
13268 : /* 28229*/ OPC_RecordChild0, // #0 = $src2
13269 : /* 28230*/ OPC_MoveChild1,
13270 : /* 28231*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
13271 : /* 28234*/ OPC_MoveChild0,
13272 : /* 28235*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
13273 : /* 28238*/ OPC_RecordChild0, // #1 = $src0
13274 : /* 28239*/ OPC_CheckChild1Integer, 16,
13275 : /* 28241*/ OPC_CheckChild1Type, MVT::i32,
13276 : /* 28243*/ OPC_MoveParent,
13277 : /* 28244*/ OPC_MoveChild1,
13278 : /* 28245*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
13279 : /* 28248*/ OPC_RecordChild0, // #2 = $src1
13280 : /* 28249*/ OPC_CheckChild1Integer, 16,
13281 : /* 28251*/ OPC_CheckChild1Type, MVT::i32,
13282 : /* 28253*/ OPC_MoveParent,
13283 : /* 28254*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
13284 : /* 28256*/ OPC_MoveParent,
13285 : /* 28257*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
13286 : /* 28259*/ OPC_MoveParent,
13287 : /* 28260*/ OPC_MoveChild1,
13288 : /* 28261*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
13289 : /* 28264*/ OPC_MoveChild0,
13290 : /* 28265*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
13291 : /* 28268*/ OPC_Scope, 66, /*->28336*/ // 3 children in Scope
13292 : /* 28270*/ OPC_CheckChild0Same, 1,
13293 : /* 28272*/ OPC_MoveChild1,
13294 : /* 28273*/ OPC_CheckValueType, MVT::i16,
13295 : /* 28275*/ OPC_MoveParent,
13296 : /* 28276*/ OPC_MoveParent,
13297 : /* 28277*/ OPC_MoveChild1,
13298 : /* 28278*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
13299 : /* 28281*/ OPC_CheckChild0Same, 2,
13300 : /* 28283*/ OPC_MoveChild1,
13301 : /* 28284*/ OPC_CheckValueType, MVT::i16,
13302 : /* 28286*/ OPC_MoveParent,
13303 : /* 28287*/ OPC_MoveParent,
13304 : /* 28288*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
13305 : /* 28290*/ OPC_MoveParent,
13306 : /* 28291*/ OPC_CheckType, MVT::i32,
13307 : /* 28293*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
13308 : /* 28295*/ OPC_EmitInteger, MVT::i32, 8,
13309 : /* 28298*/ OPC_EmitInteger, MVT::i32, 8,
13310 : /* 28301*/ OPC_EmitInteger, MVT::i32, 8,
13311 : /* 28304*/ OPC_EmitInteger, MVT::i1, 0,
13312 : /* 28307*/ OPC_EmitInteger, MVT::i32, 0,
13313 : /* 28310*/ OPC_EmitInteger, MVT::i32, 0,
13314 : /* 28313*/ OPC_EmitInteger, MVT::i32, 0,
13315 : /* 28316*/ OPC_EmitInteger, MVT::i32, 0,
13316 : /* 28319*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT2_I32_I16), 0,
13317 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 2, 5, 0, 6, 7, 8, 9, 10,
13318 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i16:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i16:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>) - Complexity = 37
13319 : // Dst: (V_DOT2_I32_I16:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
13320 : /* 28336*/ /*Scope*/ 87, /*->28424*/
13321 : /* 28337*/ OPC_CheckChild0Same, 2,
13322 : /* 28339*/ OPC_MoveChild1,
13323 : /* 28340*/ OPC_CheckValueType, MVT::i16,
13324 : /* 28342*/ OPC_MoveParent,
13325 : /* 28343*/ OPC_MoveParent,
13326 : /* 28344*/ OPC_MoveChild1,
13327 : /* 28345*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
13328 : /* 28348*/ OPC_CheckChild0Same, 1,
13329 : /* 28350*/ OPC_MoveChild1,
13330 : /* 28351*/ OPC_CheckValueType, MVT::i16,
13331 : /* 28353*/ OPC_MoveParent,
13332 : /* 28354*/ OPC_MoveParent,
13333 : /* 28355*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
13334 : /* 28357*/ OPC_MoveParent,
13335 : /* 28358*/ OPC_CheckType, MVT::i32,
13336 : /* 28360*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
13337 : /* 28362*/ OPC_EmitInteger, MVT::i32, 8,
13338 : /* 28365*/ OPC_EmitInteger, MVT::i32, 8,
13339 : /* 28368*/ OPC_EmitInteger, MVT::i32, 8,
13340 : /* 28371*/ OPC_EmitInteger, MVT::i1, 0,
13341 : /* 28374*/ OPC_EmitInteger, MVT::i32, 0,
13342 : /* 28377*/ OPC_EmitInteger, MVT::i32, 0,
13343 : /* 28380*/ OPC_EmitInteger, MVT::i32, 0,
13344 : /* 28383*/ OPC_EmitInteger, MVT::i32, 0,
13345 : /* 28386*/ OPC_Scope, 17, /*->28405*/ // 2 children in Scope
13346 : /* 28388*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT2_I32_I16), 0,
13347 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 2, 5, 0, 6, 7, 8, 9, 10,
13348 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i16:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i16:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>) - Complexity = 37
13349 : // Dst: (V_DOT2_I32_I16:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
13350 : /* 28405*/ /*Scope*/ 17, /*->28423*/
13351 : /* 28406*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT2_I32_I16), 0,
13352 : MVT::i32, 11/*#Ops*/, 3, 2, 4, 1, 5, 0, 6, 7, 8, 9, 10,
13353 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i16:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i16:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>) - Complexity = 37
13354 : // Dst: (V_DOT2_I32_I16:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
13355 : /* 28423*/ 0, /*End of Scope*/
13356 : /* 28424*/ /*Scope*/ 66, /*->28491*/
13357 : /* 28425*/ OPC_CheckChild0Same, 1,
13358 : /* 28427*/ OPC_MoveChild1,
13359 : /* 28428*/ OPC_CheckValueType, MVT::i16,
13360 : /* 28430*/ OPC_MoveParent,
13361 : /* 28431*/ OPC_MoveParent,
13362 : /* 28432*/ OPC_MoveChild1,
13363 : /* 28433*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
13364 : /* 28436*/ OPC_CheckChild0Same, 2,
13365 : /* 28438*/ OPC_MoveChild1,
13366 : /* 28439*/ OPC_CheckValueType, MVT::i16,
13367 : /* 28441*/ OPC_MoveParent,
13368 : /* 28442*/ OPC_MoveParent,
13369 : /* 28443*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
13370 : /* 28445*/ OPC_MoveParent,
13371 : /* 28446*/ OPC_CheckType, MVT::i32,
13372 : /* 28448*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
13373 : /* 28450*/ OPC_EmitInteger, MVT::i32, 8,
13374 : /* 28453*/ OPC_EmitInteger, MVT::i32, 8,
13375 : /* 28456*/ OPC_EmitInteger, MVT::i32, 8,
13376 : /* 28459*/ OPC_EmitInteger, MVT::i1, 0,
13377 : /* 28462*/ OPC_EmitInteger, MVT::i32, 0,
13378 : /* 28465*/ OPC_EmitInteger, MVT::i32, 0,
13379 : /* 28468*/ OPC_EmitInteger, MVT::i32, 0,
13380 : /* 28471*/ OPC_EmitInteger, MVT::i32, 0,
13381 : /* 28474*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT2_I32_I16), 0,
13382 : MVT::i32, 11/*#Ops*/, 3, 2, 4, 1, 5, 0, 6, 7, 8, 9, 10,
13383 : // Src: (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i16:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i16:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>) - Complexity = 37
13384 : // Dst: (V_DOT2_I32_I16:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
13385 : /* 28491*/ 0, /*End of Scope*/
13386 : /* 28492*/ 0, /*End of Scope*/
13387 : /* 28493*/ /*SwitchOpcode*/ 37|128,106/*13605*/, TARGET_VAL(AMDGPUISD::MUL_U24),// ->42102
13388 : /* 28497*/ OPC_MoveChild0,
13389 : /* 28498*/ OPC_Scope, 34|128,101/*12962*/, /*->41463*/ // 2 children in Scope
13390 : /* 28501*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
13391 : /* 28504*/ OPC_RecordChild0, // #0 = $src0
13392 : /* 28505*/ OPC_CheckChild1Integer, 24,
13393 : /* 28507*/ OPC_CheckChild1Type, MVT::i32,
13394 : /* 28509*/ OPC_MoveParent,
13395 : /* 28510*/ OPC_MoveChild1,
13396 : /* 28511*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
13397 : /* 28514*/ OPC_RecordChild0, // #1 = $src1
13398 : /* 28515*/ OPC_CheckChild1Integer, 24,
13399 : /* 28517*/ OPC_CheckChild1Type, MVT::i32,
13400 : /* 28519*/ OPC_MoveParent,
13401 : /* 28520*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
13402 : /* 28522*/ OPC_MoveParent,
13403 : /* 28523*/ OPC_MoveChild1,
13404 : /* 28524*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
13405 : /* 28527*/ OPC_MoveChild0,
13406 : /* 28528*/ OPC_SwitchOpcode /*2 cases */, 50|128,53/*6834*/, TARGET_VAL(ISD::ADD),// ->35367
13407 : /* 28533*/ OPC_MoveChild0,
13408 : /* 28534*/ OPC_SwitchOpcode /*2 cases */, 88|128,27/*3544*/, TARGET_VAL(ISD::ADD),// ->32083
13409 : /* 28539*/ OPC_Scope, 115|128,6/*883*/, /*->29425*/ // 4 children in Scope
13410 : /* 28542*/ OPC_RecordChild0, // #2 = $src2
13411 : /* 28543*/ OPC_MoveChild1,
13412 : /* 28544*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
13413 : /* 28547*/ OPC_MoveChild0,
13414 : /* 28548*/ OPC_CheckAndImm, 127|128,1/*255*/,
13415 : /* 28551*/ OPC_Scope, 50|128,3/*434*/, /*->28988*/ // 2 children in Scope
13416 : /* 28554*/ OPC_CheckChild0Same, 0,
13417 : /* 28556*/ OPC_MoveParent,
13418 : /* 28557*/ OPC_MoveChild1,
13419 : /* 28558*/ OPC_CheckAndImm, 127|128,1/*255*/,
13420 : /* 28561*/ OPC_CheckChild0Same, 1,
13421 : /* 28563*/ OPC_MoveParent,
13422 : /* 28564*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
13423 : /* 28566*/ OPC_MoveParent,
13424 : /* 28567*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
13425 : /* 28569*/ OPC_MoveParent,
13426 : /* 28570*/ OPC_MoveChild1,
13427 : /* 28571*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
13428 : /* 28574*/ OPC_MoveChild0,
13429 : /* 28575*/ OPC_CheckAndImm, 127|128,1/*255*/,
13430 : /* 28578*/ OPC_MoveChild0,
13431 : /* 28579*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
13432 : /* 28582*/ OPC_Scope, 72|128,1/*200*/, /*->28785*/ // 2 children in Scope
13433 : /* 28585*/ OPC_CheckChild0Same, 0,
13434 : /* 28587*/ OPC_CheckChild1Integer, 8,
13435 : /* 28589*/ OPC_CheckChild1Type, MVT::i32,
13436 : /* 28591*/ OPC_MoveParent,
13437 : /* 28592*/ OPC_MoveParent,
13438 : /* 28593*/ OPC_MoveChild1,
13439 : /* 28594*/ OPC_CheckAndImm, 127|128,1/*255*/,
13440 : /* 28597*/ OPC_MoveChild0,
13441 : /* 28598*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
13442 : /* 28601*/ OPC_CheckChild0Same, 1,
13443 : /* 28603*/ OPC_CheckChild1Integer, 8,
13444 : /* 28605*/ OPC_CheckChild1Type, MVT::i32,
13445 : /* 28607*/ OPC_MoveParent,
13446 : /* 28608*/ OPC_MoveParent,
13447 : /* 28609*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
13448 : /* 28611*/ OPC_MoveParent,
13449 : /* 28612*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
13450 : /* 28614*/ OPC_MoveParent,
13451 : /* 28615*/ OPC_MoveChild1,
13452 : /* 28616*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
13453 : /* 28619*/ OPC_MoveChild0,
13454 : /* 28620*/ OPC_CheckAndImm, 127|128,1/*255*/,
13455 : /* 28623*/ OPC_MoveChild0,
13456 : /* 28624*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
13457 : /* 28627*/ OPC_Scope, 77, /*->28706*/ // 2 children in Scope
13458 : /* 28629*/ OPC_CheckChild0Same, 0,
13459 : /* 28631*/ OPC_CheckChild1Integer, 16,
13460 : /* 28633*/ OPC_CheckChild1Type, MVT::i32,
13461 : /* 28635*/ OPC_MoveParent,
13462 : /* 28636*/ OPC_MoveParent,
13463 : /* 28637*/ OPC_MoveChild1,
13464 : /* 28638*/ OPC_CheckAndImm, 127|128,1/*255*/,
13465 : /* 28641*/ OPC_MoveChild0,
13466 : /* 28642*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
13467 : /* 28645*/ OPC_CheckChild0Same, 1,
13468 : /* 28647*/ OPC_CheckChild1Integer, 16,
13469 : /* 28649*/ OPC_CheckChild1Type, MVT::i32,
13470 : /* 28651*/ OPC_MoveParent,
13471 : /* 28652*/ OPC_MoveParent,
13472 : /* 28653*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
13473 : /* 28655*/ OPC_MoveParent,
13474 : /* 28656*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
13475 : /* 28658*/ OPC_MoveParent,
13476 : /* 28659*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
13477 : /* 28661*/ OPC_CheckType, MVT::i32,
13478 : /* 28663*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
13479 : /* 28665*/ OPC_EmitInteger, MVT::i32, 8,
13480 : /* 28668*/ OPC_EmitInteger, MVT::i32, 8,
13481 : /* 28671*/ OPC_EmitInteger, MVT::i32, 8,
13482 : /* 28674*/ OPC_EmitInteger, MVT::i1, 0,
13483 : /* 28677*/ OPC_EmitInteger, MVT::i32, 0,
13484 : /* 28680*/ OPC_EmitInteger, MVT::i32, 0,
13485 : /* 28683*/ OPC_EmitInteger, MVT::i32, 0,
13486 : /* 28686*/ OPC_EmitInteger, MVT::i32, 0,
13487 : /* 28689*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
13488 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
13489 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
13490 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
13491 : /* 28706*/ /*Scope*/ 77, /*->28784*/
13492 : /* 28707*/ OPC_CheckChild0Same, 1,
13493 : /* 28709*/ OPC_CheckChild1Integer, 16,
13494 : /* 28711*/ OPC_CheckChild1Type, MVT::i32,
13495 : /* 28713*/ OPC_MoveParent,
13496 : /* 28714*/ OPC_MoveParent,
13497 : /* 28715*/ OPC_MoveChild1,
13498 : /* 28716*/ OPC_CheckAndImm, 127|128,1/*255*/,
13499 : /* 28719*/ OPC_MoveChild0,
13500 : /* 28720*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
13501 : /* 28723*/ OPC_CheckChild0Same, 0,
13502 : /* 28725*/ OPC_CheckChild1Integer, 16,
13503 : /* 28727*/ OPC_CheckChild1Type, MVT::i32,
13504 : /* 28729*/ OPC_MoveParent,
13505 : /* 28730*/ OPC_MoveParent,
13506 : /* 28731*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
13507 : /* 28733*/ OPC_MoveParent,
13508 : /* 28734*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
13509 : /* 28736*/ OPC_MoveParent,
13510 : /* 28737*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
13511 : /* 28739*/ OPC_CheckType, MVT::i32,
13512 : /* 28741*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
13513 : /* 28743*/ OPC_EmitInteger, MVT::i32, 8,
13514 : /* 28746*/ OPC_EmitInteger, MVT::i32, 8,
13515 : /* 28749*/ OPC_EmitInteger, MVT::i32, 8,
13516 : /* 28752*/ OPC_EmitInteger, MVT::i1, 0,
13517 : /* 28755*/ OPC_EmitInteger, MVT::i32, 0,
13518 : /* 28758*/ OPC_EmitInteger, MVT::i32, 0,
13519 : /* 28761*/ OPC_EmitInteger, MVT::i32, 0,
13520 : /* 28764*/ OPC_EmitInteger, MVT::i32, 0,
13521 : /* 28767*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
13522 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
13523 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
13524 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
13525 : /* 28784*/ 0, /*End of Scope*/
13526 : /* 28785*/ /*Scope*/ 72|128,1/*200*/, /*->28987*/
13527 : /* 28787*/ OPC_CheckChild0Same, 1,
13528 : /* 28789*/ OPC_CheckChild1Integer, 8,
13529 : /* 28791*/ OPC_CheckChild1Type, MVT::i32,
13530 : /* 28793*/ OPC_MoveParent,
13531 : /* 28794*/ OPC_MoveParent,
13532 : /* 28795*/ OPC_MoveChild1,
13533 : /* 28796*/ OPC_CheckAndImm, 127|128,1/*255*/,
13534 : /* 28799*/ OPC_MoveChild0,
13535 : /* 28800*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
13536 : /* 28803*/ OPC_CheckChild0Same, 0,
13537 : /* 28805*/ OPC_CheckChild1Integer, 8,
13538 : /* 28807*/ OPC_CheckChild1Type, MVT::i32,
13539 : /* 28809*/ OPC_MoveParent,
13540 : /* 28810*/ OPC_MoveParent,
13541 : /* 28811*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
13542 : /* 28813*/ OPC_MoveParent,
13543 : /* 28814*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
13544 : /* 28816*/ OPC_MoveParent,
13545 : /* 28817*/ OPC_MoveChild1,
13546 : /* 28818*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
13547 : /* 28821*/ OPC_MoveChild0,
13548 : /* 28822*/ OPC_CheckAndImm, 127|128,1/*255*/,
13549 : /* 28825*/ OPC_MoveChild0,
13550 : /* 28826*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
13551 : /* 28829*/ OPC_Scope, 77, /*->28908*/ // 2 children in Scope
13552 : /* 28831*/ OPC_CheckChild0Same, 0,
13553 : /* 28833*/ OPC_CheckChild1Integer, 16,
13554 : /* 28835*/ OPC_CheckChild1Type, MVT::i32,
13555 : /* 28837*/ OPC_MoveParent,
13556 : /* 28838*/ OPC_MoveParent,
13557 : /* 28839*/ OPC_MoveChild1,
13558 : /* 28840*/ OPC_CheckAndImm, 127|128,1/*255*/,
13559 : /* 28843*/ OPC_MoveChild0,
13560 : /* 28844*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
13561 : /* 28847*/ OPC_CheckChild0Same, 1,
13562 : /* 28849*/ OPC_CheckChild1Integer, 16,
13563 : /* 28851*/ OPC_CheckChild1Type, MVT::i32,
13564 : /* 28853*/ OPC_MoveParent,
13565 : /* 28854*/ OPC_MoveParent,
13566 : /* 28855*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
13567 : /* 28857*/ OPC_MoveParent,
13568 : /* 28858*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
13569 : /* 28860*/ OPC_MoveParent,
13570 : /* 28861*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
13571 : /* 28863*/ OPC_CheckType, MVT::i32,
13572 : /* 28865*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
13573 : /* 28867*/ OPC_EmitInteger, MVT::i32, 8,
13574 : /* 28870*/ OPC_EmitInteger, MVT::i32, 8,
13575 : /* 28873*/ OPC_EmitInteger, MVT::i32, 8,
13576 : /* 28876*/ OPC_EmitInteger, MVT::i1, 0,
13577 : /* 28879*/ OPC_EmitInteger, MVT::i32, 0,
13578 : /* 28882*/ OPC_EmitInteger, MVT::i32, 0,
13579 : /* 28885*/ OPC_EmitInteger, MVT::i32, 0,
13580 : /* 28888*/ OPC_EmitInteger, MVT::i32, 0,
13581 : /* 28891*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
13582 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
13583 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
13584 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
13585 : /* 28908*/ /*Scope*/ 77, /*->28986*/
13586 : /* 28909*/ OPC_CheckChild0Same, 1,
13587 : /* 28911*/ OPC_CheckChild1Integer, 16,
13588 : /* 28913*/ OPC_CheckChild1Type, MVT::i32,
13589 : /* 28915*/ OPC_MoveParent,
13590 : /* 28916*/ OPC_MoveParent,
13591 : /* 28917*/ OPC_MoveChild1,
13592 : /* 28918*/ OPC_CheckAndImm, 127|128,1/*255*/,
13593 : /* 28921*/ OPC_MoveChild0,
13594 : /* 28922*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
13595 : /* 28925*/ OPC_CheckChild0Same, 0,
13596 : /* 28927*/ OPC_CheckChild1Integer, 16,
13597 : /* 28929*/ OPC_CheckChild1Type, MVT::i32,
13598 : /* 28931*/ OPC_MoveParent,
13599 : /* 28932*/ OPC_MoveParent,
13600 : /* 28933*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
13601 : /* 28935*/ OPC_MoveParent,
13602 : /* 28936*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
13603 : /* 28938*/ OPC_MoveParent,
13604 : /* 28939*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
13605 : /* 28941*/ OPC_CheckType, MVT::i32,
13606 : /* 28943*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
13607 : /* 28945*/ OPC_EmitInteger, MVT::i32, 8,
13608 : /* 28948*/ OPC_EmitInteger, MVT::i32, 8,
13609 : /* 28951*/ OPC_EmitInteger, MVT::i32, 8,
13610 : /* 28954*/ OPC_EmitInteger, MVT::i1, 0,
13611 : /* 28957*/ OPC_EmitInteger, MVT::i32, 0,
13612 : /* 28960*/ OPC_EmitInteger, MVT::i32, 0,
13613 : /* 28963*/ OPC_EmitInteger, MVT::i32, 0,
13614 : /* 28966*/ OPC_EmitInteger, MVT::i32, 0,
13615 : /* 28969*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
13616 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
13617 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
13618 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
13619 : /* 28986*/ 0, /*End of Scope*/
13620 : /* 28987*/ 0, /*End of Scope*/
13621 : /* 28988*/ /*Scope*/ 50|128,3/*434*/, /*->29424*/
13622 : /* 28990*/ OPC_CheckChild0Same, 1,
13623 : /* 28992*/ OPC_MoveParent,
13624 : /* 28993*/ OPC_MoveChild1,
13625 : /* 28994*/ OPC_CheckAndImm, 127|128,1/*255*/,
13626 : /* 28997*/ OPC_CheckChild0Same, 0,
13627 : /* 28999*/ OPC_MoveParent,
13628 : /* 29000*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
13629 : /* 29002*/ OPC_MoveParent,
13630 : /* 29003*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
13631 : /* 29005*/ OPC_MoveParent,
13632 : /* 29006*/ OPC_MoveChild1,
13633 : /* 29007*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
13634 : /* 29010*/ OPC_MoveChild0,
13635 : /* 29011*/ OPC_CheckAndImm, 127|128,1/*255*/,
13636 : /* 29014*/ OPC_MoveChild0,
13637 : /* 29015*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
13638 : /* 29018*/ OPC_Scope, 72|128,1/*200*/, /*->29221*/ // 2 children in Scope
13639 : /* 29021*/ OPC_CheckChild0Same, 0,
13640 : /* 29023*/ OPC_CheckChild1Integer, 8,
13641 : /* 29025*/ OPC_CheckChild1Type, MVT::i32,
13642 : /* 29027*/ OPC_MoveParent,
13643 : /* 29028*/ OPC_MoveParent,
13644 : /* 29029*/ OPC_MoveChild1,
13645 : /* 29030*/ OPC_CheckAndImm, 127|128,1/*255*/,
13646 : /* 29033*/ OPC_MoveChild0,
13647 : /* 29034*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
13648 : /* 29037*/ OPC_CheckChild0Same, 1,
13649 : /* 29039*/ OPC_CheckChild1Integer, 8,
13650 : /* 29041*/ OPC_CheckChild1Type, MVT::i32,
13651 : /* 29043*/ OPC_MoveParent,
13652 : /* 29044*/ OPC_MoveParent,
13653 : /* 29045*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
13654 : /* 29047*/ OPC_MoveParent,
13655 : /* 29048*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
13656 : /* 29050*/ OPC_MoveParent,
13657 : /* 29051*/ OPC_MoveChild1,
13658 : /* 29052*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
13659 : /* 29055*/ OPC_MoveChild0,
13660 : /* 29056*/ OPC_CheckAndImm, 127|128,1/*255*/,
13661 : /* 29059*/ OPC_MoveChild0,
13662 : /* 29060*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
13663 : /* 29063*/ OPC_Scope, 77, /*->29142*/ // 2 children in Scope
13664 : /* 29065*/ OPC_CheckChild0Same, 0,
13665 : /* 29067*/ OPC_CheckChild1Integer, 16,
13666 : /* 29069*/ OPC_CheckChild1Type, MVT::i32,
13667 : /* 29071*/ OPC_MoveParent,
13668 : /* 29072*/ OPC_MoveParent,
13669 : /* 29073*/ OPC_MoveChild1,
13670 : /* 29074*/ OPC_CheckAndImm, 127|128,1/*255*/,
13671 : /* 29077*/ OPC_MoveChild0,
13672 : /* 29078*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
13673 : /* 29081*/ OPC_CheckChild0Same, 1,
13674 : /* 29083*/ OPC_CheckChild1Integer, 16,
13675 : /* 29085*/ OPC_CheckChild1Type, MVT::i32,
13676 : /* 29087*/ OPC_MoveParent,
13677 : /* 29088*/ OPC_MoveParent,
13678 : /* 29089*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
13679 : /* 29091*/ OPC_MoveParent,
13680 : /* 29092*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
13681 : /* 29094*/ OPC_MoveParent,
13682 : /* 29095*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
13683 : /* 29097*/ OPC_CheckType, MVT::i32,
13684 : /* 29099*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
13685 : /* 29101*/ OPC_EmitInteger, MVT::i32, 8,
13686 : /* 29104*/ OPC_EmitInteger, MVT::i32, 8,
13687 : /* 29107*/ OPC_EmitInteger, MVT::i32, 8,
13688 : /* 29110*/ OPC_EmitInteger, MVT::i1, 0,
13689 : /* 29113*/ OPC_EmitInteger, MVT::i32, 0,
13690 : /* 29116*/ OPC_EmitInteger, MVT::i32, 0,
13691 : /* 29119*/ OPC_EmitInteger, MVT::i32, 0,
13692 : /* 29122*/ OPC_EmitInteger, MVT::i32, 0,
13693 : /* 29125*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
13694 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
13695 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
13696 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
13697 : /* 29142*/ /*Scope*/ 77, /*->29220*/
13698 : /* 29143*/ OPC_CheckChild0Same, 1,
13699 : /* 29145*/ OPC_CheckChild1Integer, 16,
13700 : /* 29147*/ OPC_CheckChild1Type, MVT::i32,
13701 : /* 29149*/ OPC_MoveParent,
13702 : /* 29150*/ OPC_MoveParent,
13703 : /* 29151*/ OPC_MoveChild1,
13704 : /* 29152*/ OPC_CheckAndImm, 127|128,1/*255*/,
13705 : /* 29155*/ OPC_MoveChild0,
13706 : /* 29156*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
13707 : /* 29159*/ OPC_CheckChild0Same, 0,
13708 : /* 29161*/ OPC_CheckChild1Integer, 16,
13709 : /* 29163*/ OPC_CheckChild1Type, MVT::i32,
13710 : /* 29165*/ OPC_MoveParent,
13711 : /* 29166*/ OPC_MoveParent,
13712 : /* 29167*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
13713 : /* 29169*/ OPC_MoveParent,
13714 : /* 29170*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
13715 : /* 29172*/ OPC_MoveParent,
13716 : /* 29173*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
13717 : /* 29175*/ OPC_CheckType, MVT::i32,
13718 : /* 29177*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
13719 : /* 29179*/ OPC_EmitInteger, MVT::i32, 8,
13720 : /* 29182*/ OPC_EmitInteger, MVT::i32, 8,
13721 : /* 29185*/ OPC_EmitInteger, MVT::i32, 8,
13722 : /* 29188*/ OPC_EmitInteger, MVT::i1, 0,
13723 : /* 29191*/ OPC_EmitInteger, MVT::i32, 0,
13724 : /* 29194*/ OPC_EmitInteger, MVT::i32, 0,
13725 : /* 29197*/ OPC_EmitInteger, MVT::i32, 0,
13726 : /* 29200*/ OPC_EmitInteger, MVT::i32, 0,
13727 : /* 29203*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
13728 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
13729 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
13730 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
13731 : /* 29220*/ 0, /*End of Scope*/
13732 : /* 29221*/ /*Scope*/ 72|128,1/*200*/, /*->29423*/
13733 : /* 29223*/ OPC_CheckChild0Same, 1,
13734 : /* 29225*/ OPC_CheckChild1Integer, 8,
13735 : /* 29227*/ OPC_CheckChild1Type, MVT::i32,
13736 : /* 29229*/ OPC_MoveParent,
13737 : /* 29230*/ OPC_MoveParent,
13738 : /* 29231*/ OPC_MoveChild1,
13739 : /* 29232*/ OPC_CheckAndImm, 127|128,1/*255*/,
13740 : /* 29235*/ OPC_MoveChild0,
13741 : /* 29236*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
13742 : /* 29239*/ OPC_CheckChild0Same, 0,
13743 : /* 29241*/ OPC_CheckChild1Integer, 8,
13744 : /* 29243*/ OPC_CheckChild1Type, MVT::i32,
13745 : /* 29245*/ OPC_MoveParent,
13746 : /* 29246*/ OPC_MoveParent,
13747 : /* 29247*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
13748 : /* 29249*/ OPC_MoveParent,
13749 : /* 29250*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
13750 : /* 29252*/ OPC_MoveParent,
13751 : /* 29253*/ OPC_MoveChild1,
13752 : /* 29254*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
13753 : /* 29257*/ OPC_MoveChild0,
13754 : /* 29258*/ OPC_CheckAndImm, 127|128,1/*255*/,
13755 : /* 29261*/ OPC_MoveChild0,
13756 : /* 29262*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
13757 : /* 29265*/ OPC_Scope, 77, /*->29344*/ // 2 children in Scope
13758 : /* 29267*/ OPC_CheckChild0Same, 0,
13759 : /* 29269*/ OPC_CheckChild1Integer, 16,
13760 : /* 29271*/ OPC_CheckChild1Type, MVT::i32,
13761 : /* 29273*/ OPC_MoveParent,
13762 : /* 29274*/ OPC_MoveParent,
13763 : /* 29275*/ OPC_MoveChild1,
13764 : /* 29276*/ OPC_CheckAndImm, 127|128,1/*255*/,
13765 : /* 29279*/ OPC_MoveChild0,
13766 : /* 29280*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
13767 : /* 29283*/ OPC_CheckChild0Same, 1,
13768 : /* 29285*/ OPC_CheckChild1Integer, 16,
13769 : /* 29287*/ OPC_CheckChild1Type, MVT::i32,
13770 : /* 29289*/ OPC_MoveParent,
13771 : /* 29290*/ OPC_MoveParent,
13772 : /* 29291*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
13773 : /* 29293*/ OPC_MoveParent,
13774 : /* 29294*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
13775 : /* 29296*/ OPC_MoveParent,
13776 : /* 29297*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
13777 : /* 29299*/ OPC_CheckType, MVT::i32,
13778 : /* 29301*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
13779 : /* 29303*/ OPC_EmitInteger, MVT::i32, 8,
13780 : /* 29306*/ OPC_EmitInteger, MVT::i32, 8,
13781 : /* 29309*/ OPC_EmitInteger, MVT::i32, 8,
13782 : /* 29312*/ OPC_EmitInteger, MVT::i1, 0,
13783 : /* 29315*/ OPC_EmitInteger, MVT::i32, 0,
13784 : /* 29318*/ OPC_EmitInteger, MVT::i32, 0,
13785 : /* 29321*/ OPC_EmitInteger, MVT::i32, 0,
13786 : /* 29324*/ OPC_EmitInteger, MVT::i32, 0,
13787 : /* 29327*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
13788 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
13789 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
13790 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
13791 : /* 29344*/ /*Scope*/ 77, /*->29422*/
13792 : /* 29345*/ OPC_CheckChild0Same, 1,
13793 : /* 29347*/ OPC_CheckChild1Integer, 16,
13794 : /* 29349*/ OPC_CheckChild1Type, MVT::i32,
13795 : /* 29351*/ OPC_MoveParent,
13796 : /* 29352*/ OPC_MoveParent,
13797 : /* 29353*/ OPC_MoveChild1,
13798 : /* 29354*/ OPC_CheckAndImm, 127|128,1/*255*/,
13799 : /* 29357*/ OPC_MoveChild0,
13800 : /* 29358*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
13801 : /* 29361*/ OPC_CheckChild0Same, 0,
13802 : /* 29363*/ OPC_CheckChild1Integer, 16,
13803 : /* 29365*/ OPC_CheckChild1Type, MVT::i32,
13804 : /* 29367*/ OPC_MoveParent,
13805 : /* 29368*/ OPC_MoveParent,
13806 : /* 29369*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
13807 : /* 29371*/ OPC_MoveParent,
13808 : /* 29372*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
13809 : /* 29374*/ OPC_MoveParent,
13810 : /* 29375*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
13811 : /* 29377*/ OPC_CheckType, MVT::i32,
13812 : /* 29379*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
13813 : /* 29381*/ OPC_EmitInteger, MVT::i32, 8,
13814 : /* 29384*/ OPC_EmitInteger, MVT::i32, 8,
13815 : /* 29387*/ OPC_EmitInteger, MVT::i32, 8,
13816 : /* 29390*/ OPC_EmitInteger, MVT::i1, 0,
13817 : /* 29393*/ OPC_EmitInteger, MVT::i32, 0,
13818 : /* 29396*/ OPC_EmitInteger, MVT::i32, 0,
13819 : /* 29399*/ OPC_EmitInteger, MVT::i32, 0,
13820 : /* 29402*/ OPC_EmitInteger, MVT::i32, 0,
13821 : /* 29405*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
13822 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
13823 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
13824 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
13825 : /* 29422*/ 0, /*End of Scope*/
13826 : /* 29423*/ 0, /*End of Scope*/
13827 : /* 29424*/ 0, /*End of Scope*/
13828 : /* 29425*/ /*Scope*/ 116|128,6/*884*/, /*->30311*/
13829 : /* 29427*/ OPC_MoveChild0,
13830 : /* 29428*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
13831 : /* 29431*/ OPC_MoveChild0,
13832 : /* 29432*/ OPC_CheckAndImm, 127|128,1/*255*/,
13833 : /* 29435*/ OPC_Scope, 51|128,3/*435*/, /*->29873*/ // 2 children in Scope
13834 : /* 29438*/ OPC_CheckChild0Same, 0,
13835 : /* 29440*/ OPC_MoveParent,
13836 : /* 29441*/ OPC_MoveChild1,
13837 : /* 29442*/ OPC_CheckAndImm, 127|128,1/*255*/,
13838 : /* 29445*/ OPC_CheckChild0Same, 1,
13839 : /* 29447*/ OPC_MoveParent,
13840 : /* 29448*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
13841 : /* 29450*/ OPC_MoveParent,
13842 : /* 29451*/ OPC_RecordChild1, // #2 = $src2
13843 : /* 29452*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
13844 : /* 29454*/ OPC_MoveParent,
13845 : /* 29455*/ OPC_MoveChild1,
13846 : /* 29456*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
13847 : /* 29459*/ OPC_MoveChild0,
13848 : /* 29460*/ OPC_CheckAndImm, 127|128,1/*255*/,
13849 : /* 29463*/ OPC_MoveChild0,
13850 : /* 29464*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
13851 : /* 29467*/ OPC_Scope, 72|128,1/*200*/, /*->29670*/ // 2 children in Scope
13852 : /* 29470*/ OPC_CheckChild0Same, 0,
13853 : /* 29472*/ OPC_CheckChild1Integer, 8,
13854 : /* 29474*/ OPC_CheckChild1Type, MVT::i32,
13855 : /* 29476*/ OPC_MoveParent,
13856 : /* 29477*/ OPC_MoveParent,
13857 : /* 29478*/ OPC_MoveChild1,
13858 : /* 29479*/ OPC_CheckAndImm, 127|128,1/*255*/,
13859 : /* 29482*/ OPC_MoveChild0,
13860 : /* 29483*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
13861 : /* 29486*/ OPC_CheckChild0Same, 1,
13862 : /* 29488*/ OPC_CheckChild1Integer, 8,
13863 : /* 29490*/ OPC_CheckChild1Type, MVT::i32,
13864 : /* 29492*/ OPC_MoveParent,
13865 : /* 29493*/ OPC_MoveParent,
13866 : /* 29494*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
13867 : /* 29496*/ OPC_MoveParent,
13868 : /* 29497*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
13869 : /* 29499*/ OPC_MoveParent,
13870 : /* 29500*/ OPC_MoveChild1,
13871 : /* 29501*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
13872 : /* 29504*/ OPC_MoveChild0,
13873 : /* 29505*/ OPC_CheckAndImm, 127|128,1/*255*/,
13874 : /* 29508*/ OPC_MoveChild0,
13875 : /* 29509*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
13876 : /* 29512*/ OPC_Scope, 77, /*->29591*/ // 2 children in Scope
13877 : /* 29514*/ OPC_CheckChild0Same, 0,
13878 : /* 29516*/ OPC_CheckChild1Integer, 16,
13879 : /* 29518*/ OPC_CheckChild1Type, MVT::i32,
13880 : /* 29520*/ OPC_MoveParent,
13881 : /* 29521*/ OPC_MoveParent,
13882 : /* 29522*/ OPC_MoveChild1,
13883 : /* 29523*/ OPC_CheckAndImm, 127|128,1/*255*/,
13884 : /* 29526*/ OPC_MoveChild0,
13885 : /* 29527*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
13886 : /* 29530*/ OPC_CheckChild0Same, 1,
13887 : /* 29532*/ OPC_CheckChild1Integer, 16,
13888 : /* 29534*/ OPC_CheckChild1Type, MVT::i32,
13889 : /* 29536*/ OPC_MoveParent,
13890 : /* 29537*/ OPC_MoveParent,
13891 : /* 29538*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
13892 : /* 29540*/ OPC_MoveParent,
13893 : /* 29541*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
13894 : /* 29543*/ OPC_MoveParent,
13895 : /* 29544*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
13896 : /* 29546*/ OPC_CheckType, MVT::i32,
13897 : /* 29548*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
13898 : /* 29550*/ OPC_EmitInteger, MVT::i32, 8,
13899 : /* 29553*/ OPC_EmitInteger, MVT::i32, 8,
13900 : /* 29556*/ OPC_EmitInteger, MVT::i32, 8,
13901 : /* 29559*/ OPC_EmitInteger, MVT::i1, 0,
13902 : /* 29562*/ OPC_EmitInteger, MVT::i32, 0,
13903 : /* 29565*/ OPC_EmitInteger, MVT::i32, 0,
13904 : /* 29568*/ OPC_EmitInteger, MVT::i32, 0,
13905 : /* 29571*/ OPC_EmitInteger, MVT::i32, 0,
13906 : /* 29574*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
13907 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
13908 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
13909 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
13910 : /* 29591*/ /*Scope*/ 77, /*->29669*/
13911 : /* 29592*/ OPC_CheckChild0Same, 1,
13912 : /* 29594*/ OPC_CheckChild1Integer, 16,
13913 : /* 29596*/ OPC_CheckChild1Type, MVT::i32,
13914 : /* 29598*/ OPC_MoveParent,
13915 : /* 29599*/ OPC_MoveParent,
13916 : /* 29600*/ OPC_MoveChild1,
13917 : /* 29601*/ OPC_CheckAndImm, 127|128,1/*255*/,
13918 : /* 29604*/ OPC_MoveChild0,
13919 : /* 29605*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
13920 : /* 29608*/ OPC_CheckChild0Same, 0,
13921 : /* 29610*/ OPC_CheckChild1Integer, 16,
13922 : /* 29612*/ OPC_CheckChild1Type, MVT::i32,
13923 : /* 29614*/ OPC_MoveParent,
13924 : /* 29615*/ OPC_MoveParent,
13925 : /* 29616*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
13926 : /* 29618*/ OPC_MoveParent,
13927 : /* 29619*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
13928 : /* 29621*/ OPC_MoveParent,
13929 : /* 29622*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
13930 : /* 29624*/ OPC_CheckType, MVT::i32,
13931 : /* 29626*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
13932 : /* 29628*/ OPC_EmitInteger, MVT::i32, 8,
13933 : /* 29631*/ OPC_EmitInteger, MVT::i32, 8,
13934 : /* 29634*/ OPC_EmitInteger, MVT::i32, 8,
13935 : /* 29637*/ OPC_EmitInteger, MVT::i1, 0,
13936 : /* 29640*/ OPC_EmitInteger, MVT::i32, 0,
13937 : /* 29643*/ OPC_EmitInteger, MVT::i32, 0,
13938 : /* 29646*/ OPC_EmitInteger, MVT::i32, 0,
13939 : /* 29649*/ OPC_EmitInteger, MVT::i32, 0,
13940 : /* 29652*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
13941 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
13942 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
13943 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
13944 : /* 29669*/ 0, /*End of Scope*/
13945 : /* 29670*/ /*Scope*/ 72|128,1/*200*/, /*->29872*/
13946 : /* 29672*/ OPC_CheckChild0Same, 1,
13947 : /* 29674*/ OPC_CheckChild1Integer, 8,
13948 : /* 29676*/ OPC_CheckChild1Type, MVT::i32,
13949 : /* 29678*/ OPC_MoveParent,
13950 : /* 29679*/ OPC_MoveParent,
13951 : /* 29680*/ OPC_MoveChild1,
13952 : /* 29681*/ OPC_CheckAndImm, 127|128,1/*255*/,
13953 : /* 29684*/ OPC_MoveChild0,
13954 : /* 29685*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
13955 : /* 29688*/ OPC_CheckChild0Same, 0,
13956 : /* 29690*/ OPC_CheckChild1Integer, 8,
13957 : /* 29692*/ OPC_CheckChild1Type, MVT::i32,
13958 : /* 29694*/ OPC_MoveParent,
13959 : /* 29695*/ OPC_MoveParent,
13960 : /* 29696*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
13961 : /* 29698*/ OPC_MoveParent,
13962 : /* 29699*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
13963 : /* 29701*/ OPC_MoveParent,
13964 : /* 29702*/ OPC_MoveChild1,
13965 : /* 29703*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
13966 : /* 29706*/ OPC_MoveChild0,
13967 : /* 29707*/ OPC_CheckAndImm, 127|128,1/*255*/,
13968 : /* 29710*/ OPC_MoveChild0,
13969 : /* 29711*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
13970 : /* 29714*/ OPC_Scope, 77, /*->29793*/ // 2 children in Scope
13971 : /* 29716*/ OPC_CheckChild0Same, 0,
13972 : /* 29718*/ OPC_CheckChild1Integer, 16,
13973 : /* 29720*/ OPC_CheckChild1Type, MVT::i32,
13974 : /* 29722*/ OPC_MoveParent,
13975 : /* 29723*/ OPC_MoveParent,
13976 : /* 29724*/ OPC_MoveChild1,
13977 : /* 29725*/ OPC_CheckAndImm, 127|128,1/*255*/,
13978 : /* 29728*/ OPC_MoveChild0,
13979 : /* 29729*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
13980 : /* 29732*/ OPC_CheckChild0Same, 1,
13981 : /* 29734*/ OPC_CheckChild1Integer, 16,
13982 : /* 29736*/ OPC_CheckChild1Type, MVT::i32,
13983 : /* 29738*/ OPC_MoveParent,
13984 : /* 29739*/ OPC_MoveParent,
13985 : /* 29740*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
13986 : /* 29742*/ OPC_MoveParent,
13987 : /* 29743*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
13988 : /* 29745*/ OPC_MoveParent,
13989 : /* 29746*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
13990 : /* 29748*/ OPC_CheckType, MVT::i32,
13991 : /* 29750*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
13992 : /* 29752*/ OPC_EmitInteger, MVT::i32, 8,
13993 : /* 29755*/ OPC_EmitInteger, MVT::i32, 8,
13994 : /* 29758*/ OPC_EmitInteger, MVT::i32, 8,
13995 : /* 29761*/ OPC_EmitInteger, MVT::i1, 0,
13996 : /* 29764*/ OPC_EmitInteger, MVT::i32, 0,
13997 : /* 29767*/ OPC_EmitInteger, MVT::i32, 0,
13998 : /* 29770*/ OPC_EmitInteger, MVT::i32, 0,
13999 : /* 29773*/ OPC_EmitInteger, MVT::i32, 0,
14000 : /* 29776*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
14001 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
14002 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
14003 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
14004 : /* 29793*/ /*Scope*/ 77, /*->29871*/
14005 : /* 29794*/ OPC_CheckChild0Same, 1,
14006 : /* 29796*/ OPC_CheckChild1Integer, 16,
14007 : /* 29798*/ OPC_CheckChild1Type, MVT::i32,
14008 : /* 29800*/ OPC_MoveParent,
14009 : /* 29801*/ OPC_MoveParent,
14010 : /* 29802*/ OPC_MoveChild1,
14011 : /* 29803*/ OPC_CheckAndImm, 127|128,1/*255*/,
14012 : /* 29806*/ OPC_MoveChild0,
14013 : /* 29807*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14014 : /* 29810*/ OPC_CheckChild0Same, 0,
14015 : /* 29812*/ OPC_CheckChild1Integer, 16,
14016 : /* 29814*/ OPC_CheckChild1Type, MVT::i32,
14017 : /* 29816*/ OPC_MoveParent,
14018 : /* 29817*/ OPC_MoveParent,
14019 : /* 29818*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
14020 : /* 29820*/ OPC_MoveParent,
14021 : /* 29821*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14022 : /* 29823*/ OPC_MoveParent,
14023 : /* 29824*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14024 : /* 29826*/ OPC_CheckType, MVT::i32,
14025 : /* 29828*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
14026 : /* 29830*/ OPC_EmitInteger, MVT::i32, 8,
14027 : /* 29833*/ OPC_EmitInteger, MVT::i32, 8,
14028 : /* 29836*/ OPC_EmitInteger, MVT::i32, 8,
14029 : /* 29839*/ OPC_EmitInteger, MVT::i1, 0,
14030 : /* 29842*/ OPC_EmitInteger, MVT::i32, 0,
14031 : /* 29845*/ OPC_EmitInteger, MVT::i32, 0,
14032 : /* 29848*/ OPC_EmitInteger, MVT::i32, 0,
14033 : /* 29851*/ OPC_EmitInteger, MVT::i32, 0,
14034 : /* 29854*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
14035 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
14036 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
14037 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
14038 : /* 29871*/ 0, /*End of Scope*/
14039 : /* 29872*/ 0, /*End of Scope*/
14040 : /* 29873*/ /*Scope*/ 51|128,3/*435*/, /*->30310*/
14041 : /* 29875*/ OPC_CheckChild0Same, 1,
14042 : /* 29877*/ OPC_MoveParent,
14043 : /* 29878*/ OPC_MoveChild1,
14044 : /* 29879*/ OPC_CheckAndImm, 127|128,1/*255*/,
14045 : /* 29882*/ OPC_CheckChild0Same, 0,
14046 : /* 29884*/ OPC_MoveParent,
14047 : /* 29885*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
14048 : /* 29887*/ OPC_MoveParent,
14049 : /* 29888*/ OPC_RecordChild1, // #2 = $src2
14050 : /* 29889*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14051 : /* 29891*/ OPC_MoveParent,
14052 : /* 29892*/ OPC_MoveChild1,
14053 : /* 29893*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
14054 : /* 29896*/ OPC_MoveChild0,
14055 : /* 29897*/ OPC_CheckAndImm, 127|128,1/*255*/,
14056 : /* 29900*/ OPC_MoveChild0,
14057 : /* 29901*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14058 : /* 29904*/ OPC_Scope, 72|128,1/*200*/, /*->30107*/ // 2 children in Scope
14059 : /* 29907*/ OPC_CheckChild0Same, 0,
14060 : /* 29909*/ OPC_CheckChild1Integer, 8,
14061 : /* 29911*/ OPC_CheckChild1Type, MVT::i32,
14062 : /* 29913*/ OPC_MoveParent,
14063 : /* 29914*/ OPC_MoveParent,
14064 : /* 29915*/ OPC_MoveChild1,
14065 : /* 29916*/ OPC_CheckAndImm, 127|128,1/*255*/,
14066 : /* 29919*/ OPC_MoveChild0,
14067 : /* 29920*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14068 : /* 29923*/ OPC_CheckChild0Same, 1,
14069 : /* 29925*/ OPC_CheckChild1Integer, 8,
14070 : /* 29927*/ OPC_CheckChild1Type, MVT::i32,
14071 : /* 29929*/ OPC_MoveParent,
14072 : /* 29930*/ OPC_MoveParent,
14073 : /* 29931*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
14074 : /* 29933*/ OPC_MoveParent,
14075 : /* 29934*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14076 : /* 29936*/ OPC_MoveParent,
14077 : /* 29937*/ OPC_MoveChild1,
14078 : /* 29938*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
14079 : /* 29941*/ OPC_MoveChild0,
14080 : /* 29942*/ OPC_CheckAndImm, 127|128,1/*255*/,
14081 : /* 29945*/ OPC_MoveChild0,
14082 : /* 29946*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14083 : /* 29949*/ OPC_Scope, 77, /*->30028*/ // 2 children in Scope
14084 : /* 29951*/ OPC_CheckChild0Same, 0,
14085 : /* 29953*/ OPC_CheckChild1Integer, 16,
14086 : /* 29955*/ OPC_CheckChild1Type, MVT::i32,
14087 : /* 29957*/ OPC_MoveParent,
14088 : /* 29958*/ OPC_MoveParent,
14089 : /* 29959*/ OPC_MoveChild1,
14090 : /* 29960*/ OPC_CheckAndImm, 127|128,1/*255*/,
14091 : /* 29963*/ OPC_MoveChild0,
14092 : /* 29964*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14093 : /* 29967*/ OPC_CheckChild0Same, 1,
14094 : /* 29969*/ OPC_CheckChild1Integer, 16,
14095 : /* 29971*/ OPC_CheckChild1Type, MVT::i32,
14096 : /* 29973*/ OPC_MoveParent,
14097 : /* 29974*/ OPC_MoveParent,
14098 : /* 29975*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
14099 : /* 29977*/ OPC_MoveParent,
14100 : /* 29978*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14101 : /* 29980*/ OPC_MoveParent,
14102 : /* 29981*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14103 : /* 29983*/ OPC_CheckType, MVT::i32,
14104 : /* 29985*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
14105 : /* 29987*/ OPC_EmitInteger, MVT::i32, 8,
14106 : /* 29990*/ OPC_EmitInteger, MVT::i32, 8,
14107 : /* 29993*/ OPC_EmitInteger, MVT::i32, 8,
14108 : /* 29996*/ OPC_EmitInteger, MVT::i1, 0,
14109 : /* 29999*/ OPC_EmitInteger, MVT::i32, 0,
14110 : /* 30002*/ OPC_EmitInteger, MVT::i32, 0,
14111 : /* 30005*/ OPC_EmitInteger, MVT::i32, 0,
14112 : /* 30008*/ OPC_EmitInteger, MVT::i32, 0,
14113 : /* 30011*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
14114 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
14115 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
14116 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
14117 : /* 30028*/ /*Scope*/ 77, /*->30106*/
14118 : /* 30029*/ OPC_CheckChild0Same, 1,
14119 : /* 30031*/ OPC_CheckChild1Integer, 16,
14120 : /* 30033*/ OPC_CheckChild1Type, MVT::i32,
14121 : /* 30035*/ OPC_MoveParent,
14122 : /* 30036*/ OPC_MoveParent,
14123 : /* 30037*/ OPC_MoveChild1,
14124 : /* 30038*/ OPC_CheckAndImm, 127|128,1/*255*/,
14125 : /* 30041*/ OPC_MoveChild0,
14126 : /* 30042*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14127 : /* 30045*/ OPC_CheckChild0Same, 0,
14128 : /* 30047*/ OPC_CheckChild1Integer, 16,
14129 : /* 30049*/ OPC_CheckChild1Type, MVT::i32,
14130 : /* 30051*/ OPC_MoveParent,
14131 : /* 30052*/ OPC_MoveParent,
14132 : /* 30053*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
14133 : /* 30055*/ OPC_MoveParent,
14134 : /* 30056*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14135 : /* 30058*/ OPC_MoveParent,
14136 : /* 30059*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14137 : /* 30061*/ OPC_CheckType, MVT::i32,
14138 : /* 30063*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
14139 : /* 30065*/ OPC_EmitInteger, MVT::i32, 8,
14140 : /* 30068*/ OPC_EmitInteger, MVT::i32, 8,
14141 : /* 30071*/ OPC_EmitInteger, MVT::i32, 8,
14142 : /* 30074*/ OPC_EmitInteger, MVT::i1, 0,
14143 : /* 30077*/ OPC_EmitInteger, MVT::i32, 0,
14144 : /* 30080*/ OPC_EmitInteger, MVT::i32, 0,
14145 : /* 30083*/ OPC_EmitInteger, MVT::i32, 0,
14146 : /* 30086*/ OPC_EmitInteger, MVT::i32, 0,
14147 : /* 30089*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
14148 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
14149 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
14150 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
14151 : /* 30106*/ 0, /*End of Scope*/
14152 : /* 30107*/ /*Scope*/ 72|128,1/*200*/, /*->30309*/
14153 : /* 30109*/ OPC_CheckChild0Same, 1,
14154 : /* 30111*/ OPC_CheckChild1Integer, 8,
14155 : /* 30113*/ OPC_CheckChild1Type, MVT::i32,
14156 : /* 30115*/ OPC_MoveParent,
14157 : /* 30116*/ OPC_MoveParent,
14158 : /* 30117*/ OPC_MoveChild1,
14159 : /* 30118*/ OPC_CheckAndImm, 127|128,1/*255*/,
14160 : /* 30121*/ OPC_MoveChild0,
14161 : /* 30122*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14162 : /* 30125*/ OPC_CheckChild0Same, 0,
14163 : /* 30127*/ OPC_CheckChild1Integer, 8,
14164 : /* 30129*/ OPC_CheckChild1Type, MVT::i32,
14165 : /* 30131*/ OPC_MoveParent,
14166 : /* 30132*/ OPC_MoveParent,
14167 : /* 30133*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
14168 : /* 30135*/ OPC_MoveParent,
14169 : /* 30136*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14170 : /* 30138*/ OPC_MoveParent,
14171 : /* 30139*/ OPC_MoveChild1,
14172 : /* 30140*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
14173 : /* 30143*/ OPC_MoveChild0,
14174 : /* 30144*/ OPC_CheckAndImm, 127|128,1/*255*/,
14175 : /* 30147*/ OPC_MoveChild0,
14176 : /* 30148*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14177 : /* 30151*/ OPC_Scope, 77, /*->30230*/ // 2 children in Scope
14178 : /* 30153*/ OPC_CheckChild0Same, 0,
14179 : /* 30155*/ OPC_CheckChild1Integer, 16,
14180 : /* 30157*/ OPC_CheckChild1Type, MVT::i32,
14181 : /* 30159*/ OPC_MoveParent,
14182 : /* 30160*/ OPC_MoveParent,
14183 : /* 30161*/ OPC_MoveChild1,
14184 : /* 30162*/ OPC_CheckAndImm, 127|128,1/*255*/,
14185 : /* 30165*/ OPC_MoveChild0,
14186 : /* 30166*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14187 : /* 30169*/ OPC_CheckChild0Same, 1,
14188 : /* 30171*/ OPC_CheckChild1Integer, 16,
14189 : /* 30173*/ OPC_CheckChild1Type, MVT::i32,
14190 : /* 30175*/ OPC_MoveParent,
14191 : /* 30176*/ OPC_MoveParent,
14192 : /* 30177*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
14193 : /* 30179*/ OPC_MoveParent,
14194 : /* 30180*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14195 : /* 30182*/ OPC_MoveParent,
14196 : /* 30183*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14197 : /* 30185*/ OPC_CheckType, MVT::i32,
14198 : /* 30187*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
14199 : /* 30189*/ OPC_EmitInteger, MVT::i32, 8,
14200 : /* 30192*/ OPC_EmitInteger, MVT::i32, 8,
14201 : /* 30195*/ OPC_EmitInteger, MVT::i32, 8,
14202 : /* 30198*/ OPC_EmitInteger, MVT::i1, 0,
14203 : /* 30201*/ OPC_EmitInteger, MVT::i32, 0,
14204 : /* 30204*/ OPC_EmitInteger, MVT::i32, 0,
14205 : /* 30207*/ OPC_EmitInteger, MVT::i32, 0,
14206 : /* 30210*/ OPC_EmitInteger, MVT::i32, 0,
14207 : /* 30213*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
14208 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
14209 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
14210 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
14211 : /* 30230*/ /*Scope*/ 77, /*->30308*/
14212 : /* 30231*/ OPC_CheckChild0Same, 1,
14213 : /* 30233*/ OPC_CheckChild1Integer, 16,
14214 : /* 30235*/ OPC_CheckChild1Type, MVT::i32,
14215 : /* 30237*/ OPC_MoveParent,
14216 : /* 30238*/ OPC_MoveParent,
14217 : /* 30239*/ OPC_MoveChild1,
14218 : /* 30240*/ OPC_CheckAndImm, 127|128,1/*255*/,
14219 : /* 30243*/ OPC_MoveChild0,
14220 : /* 30244*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14221 : /* 30247*/ OPC_CheckChild0Same, 0,
14222 : /* 30249*/ OPC_CheckChild1Integer, 16,
14223 : /* 30251*/ OPC_CheckChild1Type, MVT::i32,
14224 : /* 30253*/ OPC_MoveParent,
14225 : /* 30254*/ OPC_MoveParent,
14226 : /* 30255*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
14227 : /* 30257*/ OPC_MoveParent,
14228 : /* 30258*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14229 : /* 30260*/ OPC_MoveParent,
14230 : /* 30261*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14231 : /* 30263*/ OPC_CheckType, MVT::i32,
14232 : /* 30265*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
14233 : /* 30267*/ OPC_EmitInteger, MVT::i32, 8,
14234 : /* 30270*/ OPC_EmitInteger, MVT::i32, 8,
14235 : /* 30273*/ OPC_EmitInteger, MVT::i32, 8,
14236 : /* 30276*/ OPC_EmitInteger, MVT::i1, 0,
14237 : /* 30279*/ OPC_EmitInteger, MVT::i32, 0,
14238 : /* 30282*/ OPC_EmitInteger, MVT::i32, 0,
14239 : /* 30285*/ OPC_EmitInteger, MVT::i32, 0,
14240 : /* 30288*/ OPC_EmitInteger, MVT::i32, 0,
14241 : /* 30291*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
14242 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
14243 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
14244 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
14245 : /* 30308*/ 0, /*End of Scope*/
14246 : /* 30309*/ 0, /*End of Scope*/
14247 : /* 30310*/ 0, /*End of Scope*/
14248 : /* 30311*/ /*Scope*/ 115|128,6/*883*/, /*->31196*/
14249 : /* 30313*/ OPC_RecordChild0, // #2 = $src2
14250 : /* 30314*/ OPC_MoveChild1,
14251 : /* 30315*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
14252 : /* 30318*/ OPC_MoveChild0,
14253 : /* 30319*/ OPC_CheckAndImm, 127|128,1/*255*/,
14254 : /* 30322*/ OPC_Scope, 50|128,3/*434*/, /*->30759*/ // 2 children in Scope
14255 : /* 30325*/ OPC_CheckChild0Same, 1,
14256 : /* 30327*/ OPC_MoveParent,
14257 : /* 30328*/ OPC_MoveChild1,
14258 : /* 30329*/ OPC_CheckAndImm, 127|128,1/*255*/,
14259 : /* 30332*/ OPC_CheckChild0Same, 0,
14260 : /* 30334*/ OPC_MoveParent,
14261 : /* 30335*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
14262 : /* 30337*/ OPC_MoveParent,
14263 : /* 30338*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14264 : /* 30340*/ OPC_MoveParent,
14265 : /* 30341*/ OPC_MoveChild1,
14266 : /* 30342*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
14267 : /* 30345*/ OPC_MoveChild0,
14268 : /* 30346*/ OPC_CheckAndImm, 127|128,1/*255*/,
14269 : /* 30349*/ OPC_MoveChild0,
14270 : /* 30350*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14271 : /* 30353*/ OPC_Scope, 72|128,1/*200*/, /*->30556*/ // 2 children in Scope
14272 : /* 30356*/ OPC_CheckChild0Same, 1,
14273 : /* 30358*/ OPC_CheckChild1Integer, 8,
14274 : /* 30360*/ OPC_CheckChild1Type, MVT::i32,
14275 : /* 30362*/ OPC_MoveParent,
14276 : /* 30363*/ OPC_MoveParent,
14277 : /* 30364*/ OPC_MoveChild1,
14278 : /* 30365*/ OPC_CheckAndImm, 127|128,1/*255*/,
14279 : /* 30368*/ OPC_MoveChild0,
14280 : /* 30369*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14281 : /* 30372*/ OPC_CheckChild0Same, 0,
14282 : /* 30374*/ OPC_CheckChild1Integer, 8,
14283 : /* 30376*/ OPC_CheckChild1Type, MVT::i32,
14284 : /* 30378*/ OPC_MoveParent,
14285 : /* 30379*/ OPC_MoveParent,
14286 : /* 30380*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
14287 : /* 30382*/ OPC_MoveParent,
14288 : /* 30383*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14289 : /* 30385*/ OPC_MoveParent,
14290 : /* 30386*/ OPC_MoveChild1,
14291 : /* 30387*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
14292 : /* 30390*/ OPC_MoveChild0,
14293 : /* 30391*/ OPC_CheckAndImm, 127|128,1/*255*/,
14294 : /* 30394*/ OPC_MoveChild0,
14295 : /* 30395*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14296 : /* 30398*/ OPC_Scope, 77, /*->30477*/ // 2 children in Scope
14297 : /* 30400*/ OPC_CheckChild0Same, 1,
14298 : /* 30402*/ OPC_CheckChild1Integer, 16,
14299 : /* 30404*/ OPC_CheckChild1Type, MVT::i32,
14300 : /* 30406*/ OPC_MoveParent,
14301 : /* 30407*/ OPC_MoveParent,
14302 : /* 30408*/ OPC_MoveChild1,
14303 : /* 30409*/ OPC_CheckAndImm, 127|128,1/*255*/,
14304 : /* 30412*/ OPC_MoveChild0,
14305 : /* 30413*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14306 : /* 30416*/ OPC_CheckChild0Same, 0,
14307 : /* 30418*/ OPC_CheckChild1Integer, 16,
14308 : /* 30420*/ OPC_CheckChild1Type, MVT::i32,
14309 : /* 30422*/ OPC_MoveParent,
14310 : /* 30423*/ OPC_MoveParent,
14311 : /* 30424*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
14312 : /* 30426*/ OPC_MoveParent,
14313 : /* 30427*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14314 : /* 30429*/ OPC_MoveParent,
14315 : /* 30430*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14316 : /* 30432*/ OPC_CheckType, MVT::i32,
14317 : /* 30434*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
14318 : /* 30436*/ OPC_EmitInteger, MVT::i32, 8,
14319 : /* 30439*/ OPC_EmitInteger, MVT::i32, 8,
14320 : /* 30442*/ OPC_EmitInteger, MVT::i32, 8,
14321 : /* 30445*/ OPC_EmitInteger, MVT::i1, 0,
14322 : /* 30448*/ OPC_EmitInteger, MVT::i32, 0,
14323 : /* 30451*/ OPC_EmitInteger, MVT::i32, 0,
14324 : /* 30454*/ OPC_EmitInteger, MVT::i32, 0,
14325 : /* 30457*/ OPC_EmitInteger, MVT::i32, 0,
14326 : /* 30460*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
14327 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
14328 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
14329 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
14330 : /* 30477*/ /*Scope*/ 77, /*->30555*/
14331 : /* 30478*/ OPC_CheckChild0Same, 0,
14332 : /* 30480*/ OPC_CheckChild1Integer, 16,
14333 : /* 30482*/ OPC_CheckChild1Type, MVT::i32,
14334 : /* 30484*/ OPC_MoveParent,
14335 : /* 30485*/ OPC_MoveParent,
14336 : /* 30486*/ OPC_MoveChild1,
14337 : /* 30487*/ OPC_CheckAndImm, 127|128,1/*255*/,
14338 : /* 30490*/ OPC_MoveChild0,
14339 : /* 30491*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14340 : /* 30494*/ OPC_CheckChild0Same, 1,
14341 : /* 30496*/ OPC_CheckChild1Integer, 16,
14342 : /* 30498*/ OPC_CheckChild1Type, MVT::i32,
14343 : /* 30500*/ OPC_MoveParent,
14344 : /* 30501*/ OPC_MoveParent,
14345 : /* 30502*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
14346 : /* 30504*/ OPC_MoveParent,
14347 : /* 30505*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14348 : /* 30507*/ OPC_MoveParent,
14349 : /* 30508*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14350 : /* 30510*/ OPC_CheckType, MVT::i32,
14351 : /* 30512*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
14352 : /* 30514*/ OPC_EmitInteger, MVT::i32, 8,
14353 : /* 30517*/ OPC_EmitInteger, MVT::i32, 8,
14354 : /* 30520*/ OPC_EmitInteger, MVT::i32, 8,
14355 : /* 30523*/ OPC_EmitInteger, MVT::i1, 0,
14356 : /* 30526*/ OPC_EmitInteger, MVT::i32, 0,
14357 : /* 30529*/ OPC_EmitInteger, MVT::i32, 0,
14358 : /* 30532*/ OPC_EmitInteger, MVT::i32, 0,
14359 : /* 30535*/ OPC_EmitInteger, MVT::i32, 0,
14360 : /* 30538*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
14361 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
14362 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
14363 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
14364 : /* 30555*/ 0, /*End of Scope*/
14365 : /* 30556*/ /*Scope*/ 72|128,1/*200*/, /*->30758*/
14366 : /* 30558*/ OPC_CheckChild0Same, 0,
14367 : /* 30560*/ OPC_CheckChild1Integer, 8,
14368 : /* 30562*/ OPC_CheckChild1Type, MVT::i32,
14369 : /* 30564*/ OPC_MoveParent,
14370 : /* 30565*/ OPC_MoveParent,
14371 : /* 30566*/ OPC_MoveChild1,
14372 : /* 30567*/ OPC_CheckAndImm, 127|128,1/*255*/,
14373 : /* 30570*/ OPC_MoveChild0,
14374 : /* 30571*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14375 : /* 30574*/ OPC_CheckChild0Same, 1,
14376 : /* 30576*/ OPC_CheckChild1Integer, 8,
14377 : /* 30578*/ OPC_CheckChild1Type, MVT::i32,
14378 : /* 30580*/ OPC_MoveParent,
14379 : /* 30581*/ OPC_MoveParent,
14380 : /* 30582*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
14381 : /* 30584*/ OPC_MoveParent,
14382 : /* 30585*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14383 : /* 30587*/ OPC_MoveParent,
14384 : /* 30588*/ OPC_MoveChild1,
14385 : /* 30589*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
14386 : /* 30592*/ OPC_MoveChild0,
14387 : /* 30593*/ OPC_CheckAndImm, 127|128,1/*255*/,
14388 : /* 30596*/ OPC_MoveChild0,
14389 : /* 30597*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14390 : /* 30600*/ OPC_Scope, 77, /*->30679*/ // 2 children in Scope
14391 : /* 30602*/ OPC_CheckChild0Same, 1,
14392 : /* 30604*/ OPC_CheckChild1Integer, 16,
14393 : /* 30606*/ OPC_CheckChild1Type, MVT::i32,
14394 : /* 30608*/ OPC_MoveParent,
14395 : /* 30609*/ OPC_MoveParent,
14396 : /* 30610*/ OPC_MoveChild1,
14397 : /* 30611*/ OPC_CheckAndImm, 127|128,1/*255*/,
14398 : /* 30614*/ OPC_MoveChild0,
14399 : /* 30615*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14400 : /* 30618*/ OPC_CheckChild0Same, 0,
14401 : /* 30620*/ OPC_CheckChild1Integer, 16,
14402 : /* 30622*/ OPC_CheckChild1Type, MVT::i32,
14403 : /* 30624*/ OPC_MoveParent,
14404 : /* 30625*/ OPC_MoveParent,
14405 : /* 30626*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
14406 : /* 30628*/ OPC_MoveParent,
14407 : /* 30629*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14408 : /* 30631*/ OPC_MoveParent,
14409 : /* 30632*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14410 : /* 30634*/ OPC_CheckType, MVT::i32,
14411 : /* 30636*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
14412 : /* 30638*/ OPC_EmitInteger, MVT::i32, 8,
14413 : /* 30641*/ OPC_EmitInteger, MVT::i32, 8,
14414 : /* 30644*/ OPC_EmitInteger, MVT::i32, 8,
14415 : /* 30647*/ OPC_EmitInteger, MVT::i1, 0,
14416 : /* 30650*/ OPC_EmitInteger, MVT::i32, 0,
14417 : /* 30653*/ OPC_EmitInteger, MVT::i32, 0,
14418 : /* 30656*/ OPC_EmitInteger, MVT::i32, 0,
14419 : /* 30659*/ OPC_EmitInteger, MVT::i32, 0,
14420 : /* 30662*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
14421 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
14422 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
14423 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
14424 : /* 30679*/ /*Scope*/ 77, /*->30757*/
14425 : /* 30680*/ OPC_CheckChild0Same, 0,
14426 : /* 30682*/ OPC_CheckChild1Integer, 16,
14427 : /* 30684*/ OPC_CheckChild1Type, MVT::i32,
14428 : /* 30686*/ OPC_MoveParent,
14429 : /* 30687*/ OPC_MoveParent,
14430 : /* 30688*/ OPC_MoveChild1,
14431 : /* 30689*/ OPC_CheckAndImm, 127|128,1/*255*/,
14432 : /* 30692*/ OPC_MoveChild0,
14433 : /* 30693*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14434 : /* 30696*/ OPC_CheckChild0Same, 1,
14435 : /* 30698*/ OPC_CheckChild1Integer, 16,
14436 : /* 30700*/ OPC_CheckChild1Type, MVT::i32,
14437 : /* 30702*/ OPC_MoveParent,
14438 : /* 30703*/ OPC_MoveParent,
14439 : /* 30704*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
14440 : /* 30706*/ OPC_MoveParent,
14441 : /* 30707*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14442 : /* 30709*/ OPC_MoveParent,
14443 : /* 30710*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14444 : /* 30712*/ OPC_CheckType, MVT::i32,
14445 : /* 30714*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
14446 : /* 30716*/ OPC_EmitInteger, MVT::i32, 8,
14447 : /* 30719*/ OPC_EmitInteger, MVT::i32, 8,
14448 : /* 30722*/ OPC_EmitInteger, MVT::i32, 8,
14449 : /* 30725*/ OPC_EmitInteger, MVT::i1, 0,
14450 : /* 30728*/ OPC_EmitInteger, MVT::i32, 0,
14451 : /* 30731*/ OPC_EmitInteger, MVT::i32, 0,
14452 : /* 30734*/ OPC_EmitInteger, MVT::i32, 0,
14453 : /* 30737*/ OPC_EmitInteger, MVT::i32, 0,
14454 : /* 30740*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
14455 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
14456 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
14457 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
14458 : /* 30757*/ 0, /*End of Scope*/
14459 : /* 30758*/ 0, /*End of Scope*/
14460 : /* 30759*/ /*Scope*/ 50|128,3/*434*/, /*->31195*/
14461 : /* 30761*/ OPC_CheckChild0Same, 0,
14462 : /* 30763*/ OPC_MoveParent,
14463 : /* 30764*/ OPC_MoveChild1,
14464 : /* 30765*/ OPC_CheckAndImm, 127|128,1/*255*/,
14465 : /* 30768*/ OPC_CheckChild0Same, 1,
14466 : /* 30770*/ OPC_MoveParent,
14467 : /* 30771*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
14468 : /* 30773*/ OPC_MoveParent,
14469 : /* 30774*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14470 : /* 30776*/ OPC_MoveParent,
14471 : /* 30777*/ OPC_MoveChild1,
14472 : /* 30778*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
14473 : /* 30781*/ OPC_MoveChild0,
14474 : /* 30782*/ OPC_CheckAndImm, 127|128,1/*255*/,
14475 : /* 30785*/ OPC_MoveChild0,
14476 : /* 30786*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14477 : /* 30789*/ OPC_Scope, 72|128,1/*200*/, /*->30992*/ // 2 children in Scope
14478 : /* 30792*/ OPC_CheckChild0Same, 1,
14479 : /* 30794*/ OPC_CheckChild1Integer, 8,
14480 : /* 30796*/ OPC_CheckChild1Type, MVT::i32,
14481 : /* 30798*/ OPC_MoveParent,
14482 : /* 30799*/ OPC_MoveParent,
14483 : /* 30800*/ OPC_MoveChild1,
14484 : /* 30801*/ OPC_CheckAndImm, 127|128,1/*255*/,
14485 : /* 30804*/ OPC_MoveChild0,
14486 : /* 30805*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14487 : /* 30808*/ OPC_CheckChild0Same, 0,
14488 : /* 30810*/ OPC_CheckChild1Integer, 8,
14489 : /* 30812*/ OPC_CheckChild1Type, MVT::i32,
14490 : /* 30814*/ OPC_MoveParent,
14491 : /* 30815*/ OPC_MoveParent,
14492 : /* 30816*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
14493 : /* 30818*/ OPC_MoveParent,
14494 : /* 30819*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14495 : /* 30821*/ OPC_MoveParent,
14496 : /* 30822*/ OPC_MoveChild1,
14497 : /* 30823*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
14498 : /* 30826*/ OPC_MoveChild0,
14499 : /* 30827*/ OPC_CheckAndImm, 127|128,1/*255*/,
14500 : /* 30830*/ OPC_MoveChild0,
14501 : /* 30831*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14502 : /* 30834*/ OPC_Scope, 77, /*->30913*/ // 2 children in Scope
14503 : /* 30836*/ OPC_CheckChild0Same, 1,
14504 : /* 30838*/ OPC_CheckChild1Integer, 16,
14505 : /* 30840*/ OPC_CheckChild1Type, MVT::i32,
14506 : /* 30842*/ OPC_MoveParent,
14507 : /* 30843*/ OPC_MoveParent,
14508 : /* 30844*/ OPC_MoveChild1,
14509 : /* 30845*/ OPC_CheckAndImm, 127|128,1/*255*/,
14510 : /* 30848*/ OPC_MoveChild0,
14511 : /* 30849*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14512 : /* 30852*/ OPC_CheckChild0Same, 0,
14513 : /* 30854*/ OPC_CheckChild1Integer, 16,
14514 : /* 30856*/ OPC_CheckChild1Type, MVT::i32,
14515 : /* 30858*/ OPC_MoveParent,
14516 : /* 30859*/ OPC_MoveParent,
14517 : /* 30860*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
14518 : /* 30862*/ OPC_MoveParent,
14519 : /* 30863*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14520 : /* 30865*/ OPC_MoveParent,
14521 : /* 30866*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14522 : /* 30868*/ OPC_CheckType, MVT::i32,
14523 : /* 30870*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
14524 : /* 30872*/ OPC_EmitInteger, MVT::i32, 8,
14525 : /* 30875*/ OPC_EmitInteger, MVT::i32, 8,
14526 : /* 30878*/ OPC_EmitInteger, MVT::i32, 8,
14527 : /* 30881*/ OPC_EmitInteger, MVT::i1, 0,
14528 : /* 30884*/ OPC_EmitInteger, MVT::i32, 0,
14529 : /* 30887*/ OPC_EmitInteger, MVT::i32, 0,
14530 : /* 30890*/ OPC_EmitInteger, MVT::i32, 0,
14531 : /* 30893*/ OPC_EmitInteger, MVT::i32, 0,
14532 : /* 30896*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
14533 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
14534 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
14535 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
14536 : /* 30913*/ /*Scope*/ 77, /*->30991*/
14537 : /* 30914*/ OPC_CheckChild0Same, 0,
14538 : /* 30916*/ OPC_CheckChild1Integer, 16,
14539 : /* 30918*/ OPC_CheckChild1Type, MVT::i32,
14540 : /* 30920*/ OPC_MoveParent,
14541 : /* 30921*/ OPC_MoveParent,
14542 : /* 30922*/ OPC_MoveChild1,
14543 : /* 30923*/ OPC_CheckAndImm, 127|128,1/*255*/,
14544 : /* 30926*/ OPC_MoveChild0,
14545 : /* 30927*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14546 : /* 30930*/ OPC_CheckChild0Same, 1,
14547 : /* 30932*/ OPC_CheckChild1Integer, 16,
14548 : /* 30934*/ OPC_CheckChild1Type, MVT::i32,
14549 : /* 30936*/ OPC_MoveParent,
14550 : /* 30937*/ OPC_MoveParent,
14551 : /* 30938*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
14552 : /* 30940*/ OPC_MoveParent,
14553 : /* 30941*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14554 : /* 30943*/ OPC_MoveParent,
14555 : /* 30944*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14556 : /* 30946*/ OPC_CheckType, MVT::i32,
14557 : /* 30948*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
14558 : /* 30950*/ OPC_EmitInteger, MVT::i32, 8,
14559 : /* 30953*/ OPC_EmitInteger, MVT::i32, 8,
14560 : /* 30956*/ OPC_EmitInteger, MVT::i32, 8,
14561 : /* 30959*/ OPC_EmitInteger, MVT::i1, 0,
14562 : /* 30962*/ OPC_EmitInteger, MVT::i32, 0,
14563 : /* 30965*/ OPC_EmitInteger, MVT::i32, 0,
14564 : /* 30968*/ OPC_EmitInteger, MVT::i32, 0,
14565 : /* 30971*/ OPC_EmitInteger, MVT::i32, 0,
14566 : /* 30974*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
14567 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
14568 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
14569 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
14570 : /* 30991*/ 0, /*End of Scope*/
14571 : /* 30992*/ /*Scope*/ 72|128,1/*200*/, /*->31194*/
14572 : /* 30994*/ OPC_CheckChild0Same, 0,
14573 : /* 30996*/ OPC_CheckChild1Integer, 8,
14574 : /* 30998*/ OPC_CheckChild1Type, MVT::i32,
14575 : /* 31000*/ OPC_MoveParent,
14576 : /* 31001*/ OPC_MoveParent,
14577 : /* 31002*/ OPC_MoveChild1,
14578 : /* 31003*/ OPC_CheckAndImm, 127|128,1/*255*/,
14579 : /* 31006*/ OPC_MoveChild0,
14580 : /* 31007*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14581 : /* 31010*/ OPC_CheckChild0Same, 1,
14582 : /* 31012*/ OPC_CheckChild1Integer, 8,
14583 : /* 31014*/ OPC_CheckChild1Type, MVT::i32,
14584 : /* 31016*/ OPC_MoveParent,
14585 : /* 31017*/ OPC_MoveParent,
14586 : /* 31018*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
14587 : /* 31020*/ OPC_MoveParent,
14588 : /* 31021*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14589 : /* 31023*/ OPC_MoveParent,
14590 : /* 31024*/ OPC_MoveChild1,
14591 : /* 31025*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
14592 : /* 31028*/ OPC_MoveChild0,
14593 : /* 31029*/ OPC_CheckAndImm, 127|128,1/*255*/,
14594 : /* 31032*/ OPC_MoveChild0,
14595 : /* 31033*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14596 : /* 31036*/ OPC_Scope, 77, /*->31115*/ // 2 children in Scope
14597 : /* 31038*/ OPC_CheckChild0Same, 1,
14598 : /* 31040*/ OPC_CheckChild1Integer, 16,
14599 : /* 31042*/ OPC_CheckChild1Type, MVT::i32,
14600 : /* 31044*/ OPC_MoveParent,
14601 : /* 31045*/ OPC_MoveParent,
14602 : /* 31046*/ OPC_MoveChild1,
14603 : /* 31047*/ OPC_CheckAndImm, 127|128,1/*255*/,
14604 : /* 31050*/ OPC_MoveChild0,
14605 : /* 31051*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14606 : /* 31054*/ OPC_CheckChild0Same, 0,
14607 : /* 31056*/ OPC_CheckChild1Integer, 16,
14608 : /* 31058*/ OPC_CheckChild1Type, MVT::i32,
14609 : /* 31060*/ OPC_MoveParent,
14610 : /* 31061*/ OPC_MoveParent,
14611 : /* 31062*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
14612 : /* 31064*/ OPC_MoveParent,
14613 : /* 31065*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14614 : /* 31067*/ OPC_MoveParent,
14615 : /* 31068*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14616 : /* 31070*/ OPC_CheckType, MVT::i32,
14617 : /* 31072*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
14618 : /* 31074*/ OPC_EmitInteger, MVT::i32, 8,
14619 : /* 31077*/ OPC_EmitInteger, MVT::i32, 8,
14620 : /* 31080*/ OPC_EmitInteger, MVT::i32, 8,
14621 : /* 31083*/ OPC_EmitInteger, MVT::i1, 0,
14622 : /* 31086*/ OPC_EmitInteger, MVT::i32, 0,
14623 : /* 31089*/ OPC_EmitInteger, MVT::i32, 0,
14624 : /* 31092*/ OPC_EmitInteger, MVT::i32, 0,
14625 : /* 31095*/ OPC_EmitInteger, MVT::i32, 0,
14626 : /* 31098*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
14627 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
14628 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
14629 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
14630 : /* 31115*/ /*Scope*/ 77, /*->31193*/
14631 : /* 31116*/ OPC_CheckChild0Same, 0,
14632 : /* 31118*/ OPC_CheckChild1Integer, 16,
14633 : /* 31120*/ OPC_CheckChild1Type, MVT::i32,
14634 : /* 31122*/ OPC_MoveParent,
14635 : /* 31123*/ OPC_MoveParent,
14636 : /* 31124*/ OPC_MoveChild1,
14637 : /* 31125*/ OPC_CheckAndImm, 127|128,1/*255*/,
14638 : /* 31128*/ OPC_MoveChild0,
14639 : /* 31129*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14640 : /* 31132*/ OPC_CheckChild0Same, 1,
14641 : /* 31134*/ OPC_CheckChild1Integer, 16,
14642 : /* 31136*/ OPC_CheckChild1Type, MVT::i32,
14643 : /* 31138*/ OPC_MoveParent,
14644 : /* 31139*/ OPC_MoveParent,
14645 : /* 31140*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
14646 : /* 31142*/ OPC_MoveParent,
14647 : /* 31143*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14648 : /* 31145*/ OPC_MoveParent,
14649 : /* 31146*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14650 : /* 31148*/ OPC_CheckType, MVT::i32,
14651 : /* 31150*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
14652 : /* 31152*/ OPC_EmitInteger, MVT::i32, 8,
14653 : /* 31155*/ OPC_EmitInteger, MVT::i32, 8,
14654 : /* 31158*/ OPC_EmitInteger, MVT::i32, 8,
14655 : /* 31161*/ OPC_EmitInteger, MVT::i1, 0,
14656 : /* 31164*/ OPC_EmitInteger, MVT::i32, 0,
14657 : /* 31167*/ OPC_EmitInteger, MVT::i32, 0,
14658 : /* 31170*/ OPC_EmitInteger, MVT::i32, 0,
14659 : /* 31173*/ OPC_EmitInteger, MVT::i32, 0,
14660 : /* 31176*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
14661 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
14662 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
14663 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
14664 : /* 31193*/ 0, /*End of Scope*/
14665 : /* 31194*/ 0, /*End of Scope*/
14666 : /* 31195*/ 0, /*End of Scope*/
14667 : /* 31196*/ /*Scope*/ 116|128,6/*884*/, /*->32082*/
14668 : /* 31198*/ OPC_MoveChild0,
14669 : /* 31199*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
14670 : /* 31202*/ OPC_MoveChild0,
14671 : /* 31203*/ OPC_CheckAndImm, 127|128,1/*255*/,
14672 : /* 31206*/ OPC_Scope, 51|128,3/*435*/, /*->31644*/ // 2 children in Scope
14673 : /* 31209*/ OPC_CheckChild0Same, 1,
14674 : /* 31211*/ OPC_MoveParent,
14675 : /* 31212*/ OPC_MoveChild1,
14676 : /* 31213*/ OPC_CheckAndImm, 127|128,1/*255*/,
14677 : /* 31216*/ OPC_CheckChild0Same, 0,
14678 : /* 31218*/ OPC_MoveParent,
14679 : /* 31219*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
14680 : /* 31221*/ OPC_MoveParent,
14681 : /* 31222*/ OPC_RecordChild1, // #2 = $src2
14682 : /* 31223*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14683 : /* 31225*/ OPC_MoveParent,
14684 : /* 31226*/ OPC_MoveChild1,
14685 : /* 31227*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
14686 : /* 31230*/ OPC_MoveChild0,
14687 : /* 31231*/ OPC_CheckAndImm, 127|128,1/*255*/,
14688 : /* 31234*/ OPC_MoveChild0,
14689 : /* 31235*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14690 : /* 31238*/ OPC_Scope, 72|128,1/*200*/, /*->31441*/ // 2 children in Scope
14691 : /* 31241*/ OPC_CheckChild0Same, 1,
14692 : /* 31243*/ OPC_CheckChild1Integer, 8,
14693 : /* 31245*/ OPC_CheckChild1Type, MVT::i32,
14694 : /* 31247*/ OPC_MoveParent,
14695 : /* 31248*/ OPC_MoveParent,
14696 : /* 31249*/ OPC_MoveChild1,
14697 : /* 31250*/ OPC_CheckAndImm, 127|128,1/*255*/,
14698 : /* 31253*/ OPC_MoveChild0,
14699 : /* 31254*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14700 : /* 31257*/ OPC_CheckChild0Same, 0,
14701 : /* 31259*/ OPC_CheckChild1Integer, 8,
14702 : /* 31261*/ OPC_CheckChild1Type, MVT::i32,
14703 : /* 31263*/ OPC_MoveParent,
14704 : /* 31264*/ OPC_MoveParent,
14705 : /* 31265*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
14706 : /* 31267*/ OPC_MoveParent,
14707 : /* 31268*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14708 : /* 31270*/ OPC_MoveParent,
14709 : /* 31271*/ OPC_MoveChild1,
14710 : /* 31272*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
14711 : /* 31275*/ OPC_MoveChild0,
14712 : /* 31276*/ OPC_CheckAndImm, 127|128,1/*255*/,
14713 : /* 31279*/ OPC_MoveChild0,
14714 : /* 31280*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14715 : /* 31283*/ OPC_Scope, 77, /*->31362*/ // 2 children in Scope
14716 : /* 31285*/ OPC_CheckChild0Same, 1,
14717 : /* 31287*/ OPC_CheckChild1Integer, 16,
14718 : /* 31289*/ OPC_CheckChild1Type, MVT::i32,
14719 : /* 31291*/ OPC_MoveParent,
14720 : /* 31292*/ OPC_MoveParent,
14721 : /* 31293*/ OPC_MoveChild1,
14722 : /* 31294*/ OPC_CheckAndImm, 127|128,1/*255*/,
14723 : /* 31297*/ OPC_MoveChild0,
14724 : /* 31298*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14725 : /* 31301*/ OPC_CheckChild0Same, 0,
14726 : /* 31303*/ OPC_CheckChild1Integer, 16,
14727 : /* 31305*/ OPC_CheckChild1Type, MVT::i32,
14728 : /* 31307*/ OPC_MoveParent,
14729 : /* 31308*/ OPC_MoveParent,
14730 : /* 31309*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
14731 : /* 31311*/ OPC_MoveParent,
14732 : /* 31312*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14733 : /* 31314*/ OPC_MoveParent,
14734 : /* 31315*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14735 : /* 31317*/ OPC_CheckType, MVT::i32,
14736 : /* 31319*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
14737 : /* 31321*/ OPC_EmitInteger, MVT::i32, 8,
14738 : /* 31324*/ OPC_EmitInteger, MVT::i32, 8,
14739 : /* 31327*/ OPC_EmitInteger, MVT::i32, 8,
14740 : /* 31330*/ OPC_EmitInteger, MVT::i1, 0,
14741 : /* 31333*/ OPC_EmitInteger, MVT::i32, 0,
14742 : /* 31336*/ OPC_EmitInteger, MVT::i32, 0,
14743 : /* 31339*/ OPC_EmitInteger, MVT::i32, 0,
14744 : /* 31342*/ OPC_EmitInteger, MVT::i32, 0,
14745 : /* 31345*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
14746 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
14747 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
14748 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
14749 : /* 31362*/ /*Scope*/ 77, /*->31440*/
14750 : /* 31363*/ OPC_CheckChild0Same, 0,
14751 : /* 31365*/ OPC_CheckChild1Integer, 16,
14752 : /* 31367*/ OPC_CheckChild1Type, MVT::i32,
14753 : /* 31369*/ OPC_MoveParent,
14754 : /* 31370*/ OPC_MoveParent,
14755 : /* 31371*/ OPC_MoveChild1,
14756 : /* 31372*/ OPC_CheckAndImm, 127|128,1/*255*/,
14757 : /* 31375*/ OPC_MoveChild0,
14758 : /* 31376*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14759 : /* 31379*/ OPC_CheckChild0Same, 1,
14760 : /* 31381*/ OPC_CheckChild1Integer, 16,
14761 : /* 31383*/ OPC_CheckChild1Type, MVT::i32,
14762 : /* 31385*/ OPC_MoveParent,
14763 : /* 31386*/ OPC_MoveParent,
14764 : /* 31387*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
14765 : /* 31389*/ OPC_MoveParent,
14766 : /* 31390*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14767 : /* 31392*/ OPC_MoveParent,
14768 : /* 31393*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14769 : /* 31395*/ OPC_CheckType, MVT::i32,
14770 : /* 31397*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
14771 : /* 31399*/ OPC_EmitInteger, MVT::i32, 8,
14772 : /* 31402*/ OPC_EmitInteger, MVT::i32, 8,
14773 : /* 31405*/ OPC_EmitInteger, MVT::i32, 8,
14774 : /* 31408*/ OPC_EmitInteger, MVT::i1, 0,
14775 : /* 31411*/ OPC_EmitInteger, MVT::i32, 0,
14776 : /* 31414*/ OPC_EmitInteger, MVT::i32, 0,
14777 : /* 31417*/ OPC_EmitInteger, MVT::i32, 0,
14778 : /* 31420*/ OPC_EmitInteger, MVT::i32, 0,
14779 : /* 31423*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
14780 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
14781 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
14782 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
14783 : /* 31440*/ 0, /*End of Scope*/
14784 : /* 31441*/ /*Scope*/ 72|128,1/*200*/, /*->31643*/
14785 : /* 31443*/ OPC_CheckChild0Same, 0,
14786 : /* 31445*/ OPC_CheckChild1Integer, 8,
14787 : /* 31447*/ OPC_CheckChild1Type, MVT::i32,
14788 : /* 31449*/ OPC_MoveParent,
14789 : /* 31450*/ OPC_MoveParent,
14790 : /* 31451*/ OPC_MoveChild1,
14791 : /* 31452*/ OPC_CheckAndImm, 127|128,1/*255*/,
14792 : /* 31455*/ OPC_MoveChild0,
14793 : /* 31456*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14794 : /* 31459*/ OPC_CheckChild0Same, 1,
14795 : /* 31461*/ OPC_CheckChild1Integer, 8,
14796 : /* 31463*/ OPC_CheckChild1Type, MVT::i32,
14797 : /* 31465*/ OPC_MoveParent,
14798 : /* 31466*/ OPC_MoveParent,
14799 : /* 31467*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
14800 : /* 31469*/ OPC_MoveParent,
14801 : /* 31470*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14802 : /* 31472*/ OPC_MoveParent,
14803 : /* 31473*/ OPC_MoveChild1,
14804 : /* 31474*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
14805 : /* 31477*/ OPC_MoveChild0,
14806 : /* 31478*/ OPC_CheckAndImm, 127|128,1/*255*/,
14807 : /* 31481*/ OPC_MoveChild0,
14808 : /* 31482*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14809 : /* 31485*/ OPC_Scope, 77, /*->31564*/ // 2 children in Scope
14810 : /* 31487*/ OPC_CheckChild0Same, 1,
14811 : /* 31489*/ OPC_CheckChild1Integer, 16,
14812 : /* 31491*/ OPC_CheckChild1Type, MVT::i32,
14813 : /* 31493*/ OPC_MoveParent,
14814 : /* 31494*/ OPC_MoveParent,
14815 : /* 31495*/ OPC_MoveChild1,
14816 : /* 31496*/ OPC_CheckAndImm, 127|128,1/*255*/,
14817 : /* 31499*/ OPC_MoveChild0,
14818 : /* 31500*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14819 : /* 31503*/ OPC_CheckChild0Same, 0,
14820 : /* 31505*/ OPC_CheckChild1Integer, 16,
14821 : /* 31507*/ OPC_CheckChild1Type, MVT::i32,
14822 : /* 31509*/ OPC_MoveParent,
14823 : /* 31510*/ OPC_MoveParent,
14824 : /* 31511*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
14825 : /* 31513*/ OPC_MoveParent,
14826 : /* 31514*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14827 : /* 31516*/ OPC_MoveParent,
14828 : /* 31517*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14829 : /* 31519*/ OPC_CheckType, MVT::i32,
14830 : /* 31521*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
14831 : /* 31523*/ OPC_EmitInteger, MVT::i32, 8,
14832 : /* 31526*/ OPC_EmitInteger, MVT::i32, 8,
14833 : /* 31529*/ OPC_EmitInteger, MVT::i32, 8,
14834 : /* 31532*/ OPC_EmitInteger, MVT::i1, 0,
14835 : /* 31535*/ OPC_EmitInteger, MVT::i32, 0,
14836 : /* 31538*/ OPC_EmitInteger, MVT::i32, 0,
14837 : /* 31541*/ OPC_EmitInteger, MVT::i32, 0,
14838 : /* 31544*/ OPC_EmitInteger, MVT::i32, 0,
14839 : /* 31547*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
14840 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
14841 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
14842 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
14843 : /* 31564*/ /*Scope*/ 77, /*->31642*/
14844 : /* 31565*/ OPC_CheckChild0Same, 0,
14845 : /* 31567*/ OPC_CheckChild1Integer, 16,
14846 : /* 31569*/ OPC_CheckChild1Type, MVT::i32,
14847 : /* 31571*/ OPC_MoveParent,
14848 : /* 31572*/ OPC_MoveParent,
14849 : /* 31573*/ OPC_MoveChild1,
14850 : /* 31574*/ OPC_CheckAndImm, 127|128,1/*255*/,
14851 : /* 31577*/ OPC_MoveChild0,
14852 : /* 31578*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14853 : /* 31581*/ OPC_CheckChild0Same, 1,
14854 : /* 31583*/ OPC_CheckChild1Integer, 16,
14855 : /* 31585*/ OPC_CheckChild1Type, MVT::i32,
14856 : /* 31587*/ OPC_MoveParent,
14857 : /* 31588*/ OPC_MoveParent,
14858 : /* 31589*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
14859 : /* 31591*/ OPC_MoveParent,
14860 : /* 31592*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14861 : /* 31594*/ OPC_MoveParent,
14862 : /* 31595*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14863 : /* 31597*/ OPC_CheckType, MVT::i32,
14864 : /* 31599*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
14865 : /* 31601*/ OPC_EmitInteger, MVT::i32, 8,
14866 : /* 31604*/ OPC_EmitInteger, MVT::i32, 8,
14867 : /* 31607*/ OPC_EmitInteger, MVT::i32, 8,
14868 : /* 31610*/ OPC_EmitInteger, MVT::i1, 0,
14869 : /* 31613*/ OPC_EmitInteger, MVT::i32, 0,
14870 : /* 31616*/ OPC_EmitInteger, MVT::i32, 0,
14871 : /* 31619*/ OPC_EmitInteger, MVT::i32, 0,
14872 : /* 31622*/ OPC_EmitInteger, MVT::i32, 0,
14873 : /* 31625*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
14874 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
14875 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
14876 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
14877 : /* 31642*/ 0, /*End of Scope*/
14878 : /* 31643*/ 0, /*End of Scope*/
14879 : /* 31644*/ /*Scope*/ 51|128,3/*435*/, /*->32081*/
14880 : /* 31646*/ OPC_CheckChild0Same, 0,
14881 : /* 31648*/ OPC_MoveParent,
14882 : /* 31649*/ OPC_MoveChild1,
14883 : /* 31650*/ OPC_CheckAndImm, 127|128,1/*255*/,
14884 : /* 31653*/ OPC_CheckChild0Same, 1,
14885 : /* 31655*/ OPC_MoveParent,
14886 : /* 31656*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
14887 : /* 31658*/ OPC_MoveParent,
14888 : /* 31659*/ OPC_RecordChild1, // #2 = $src2
14889 : /* 31660*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14890 : /* 31662*/ OPC_MoveParent,
14891 : /* 31663*/ OPC_MoveChild1,
14892 : /* 31664*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
14893 : /* 31667*/ OPC_MoveChild0,
14894 : /* 31668*/ OPC_CheckAndImm, 127|128,1/*255*/,
14895 : /* 31671*/ OPC_MoveChild0,
14896 : /* 31672*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14897 : /* 31675*/ OPC_Scope, 72|128,1/*200*/, /*->31878*/ // 2 children in Scope
14898 : /* 31678*/ OPC_CheckChild0Same, 1,
14899 : /* 31680*/ OPC_CheckChild1Integer, 8,
14900 : /* 31682*/ OPC_CheckChild1Type, MVT::i32,
14901 : /* 31684*/ OPC_MoveParent,
14902 : /* 31685*/ OPC_MoveParent,
14903 : /* 31686*/ OPC_MoveChild1,
14904 : /* 31687*/ OPC_CheckAndImm, 127|128,1/*255*/,
14905 : /* 31690*/ OPC_MoveChild0,
14906 : /* 31691*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14907 : /* 31694*/ OPC_CheckChild0Same, 0,
14908 : /* 31696*/ OPC_CheckChild1Integer, 8,
14909 : /* 31698*/ OPC_CheckChild1Type, MVT::i32,
14910 : /* 31700*/ OPC_MoveParent,
14911 : /* 31701*/ OPC_MoveParent,
14912 : /* 31702*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
14913 : /* 31704*/ OPC_MoveParent,
14914 : /* 31705*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14915 : /* 31707*/ OPC_MoveParent,
14916 : /* 31708*/ OPC_MoveChild1,
14917 : /* 31709*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
14918 : /* 31712*/ OPC_MoveChild0,
14919 : /* 31713*/ OPC_CheckAndImm, 127|128,1/*255*/,
14920 : /* 31716*/ OPC_MoveChild0,
14921 : /* 31717*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14922 : /* 31720*/ OPC_Scope, 77, /*->31799*/ // 2 children in Scope
14923 : /* 31722*/ OPC_CheckChild0Same, 1,
14924 : /* 31724*/ OPC_CheckChild1Integer, 16,
14925 : /* 31726*/ OPC_CheckChild1Type, MVT::i32,
14926 : /* 31728*/ OPC_MoveParent,
14927 : /* 31729*/ OPC_MoveParent,
14928 : /* 31730*/ OPC_MoveChild1,
14929 : /* 31731*/ OPC_CheckAndImm, 127|128,1/*255*/,
14930 : /* 31734*/ OPC_MoveChild0,
14931 : /* 31735*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14932 : /* 31738*/ OPC_CheckChild0Same, 0,
14933 : /* 31740*/ OPC_CheckChild1Integer, 16,
14934 : /* 31742*/ OPC_CheckChild1Type, MVT::i32,
14935 : /* 31744*/ OPC_MoveParent,
14936 : /* 31745*/ OPC_MoveParent,
14937 : /* 31746*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
14938 : /* 31748*/ OPC_MoveParent,
14939 : /* 31749*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14940 : /* 31751*/ OPC_MoveParent,
14941 : /* 31752*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14942 : /* 31754*/ OPC_CheckType, MVT::i32,
14943 : /* 31756*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
14944 : /* 31758*/ OPC_EmitInteger, MVT::i32, 8,
14945 : /* 31761*/ OPC_EmitInteger, MVT::i32, 8,
14946 : /* 31764*/ OPC_EmitInteger, MVT::i32, 8,
14947 : /* 31767*/ OPC_EmitInteger, MVT::i1, 0,
14948 : /* 31770*/ OPC_EmitInteger, MVT::i32, 0,
14949 : /* 31773*/ OPC_EmitInteger, MVT::i32, 0,
14950 : /* 31776*/ OPC_EmitInteger, MVT::i32, 0,
14951 : /* 31779*/ OPC_EmitInteger, MVT::i32, 0,
14952 : /* 31782*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
14953 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
14954 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
14955 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
14956 : /* 31799*/ /*Scope*/ 77, /*->31877*/
14957 : /* 31800*/ OPC_CheckChild0Same, 0,
14958 : /* 31802*/ OPC_CheckChild1Integer, 16,
14959 : /* 31804*/ OPC_CheckChild1Type, MVT::i32,
14960 : /* 31806*/ OPC_MoveParent,
14961 : /* 31807*/ OPC_MoveParent,
14962 : /* 31808*/ OPC_MoveChild1,
14963 : /* 31809*/ OPC_CheckAndImm, 127|128,1/*255*/,
14964 : /* 31812*/ OPC_MoveChild0,
14965 : /* 31813*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
14966 : /* 31816*/ OPC_CheckChild0Same, 1,
14967 : /* 31818*/ OPC_CheckChild1Integer, 16,
14968 : /* 31820*/ OPC_CheckChild1Type, MVT::i32,
14969 : /* 31822*/ OPC_MoveParent,
14970 : /* 31823*/ OPC_MoveParent,
14971 : /* 31824*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
14972 : /* 31826*/ OPC_MoveParent,
14973 : /* 31827*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14974 : /* 31829*/ OPC_MoveParent,
14975 : /* 31830*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
14976 : /* 31832*/ OPC_CheckType, MVT::i32,
14977 : /* 31834*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
14978 : /* 31836*/ OPC_EmitInteger, MVT::i32, 8,
14979 : /* 31839*/ OPC_EmitInteger, MVT::i32, 8,
14980 : /* 31842*/ OPC_EmitInteger, MVT::i32, 8,
14981 : /* 31845*/ OPC_EmitInteger, MVT::i1, 0,
14982 : /* 31848*/ OPC_EmitInteger, MVT::i32, 0,
14983 : /* 31851*/ OPC_EmitInteger, MVT::i32, 0,
14984 : /* 31854*/ OPC_EmitInteger, MVT::i32, 0,
14985 : /* 31857*/ OPC_EmitInteger, MVT::i32, 0,
14986 : /* 31860*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
14987 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
14988 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
14989 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
14990 : /* 31877*/ 0, /*End of Scope*/
14991 : /* 31878*/ /*Scope*/ 72|128,1/*200*/, /*->32080*/
14992 : /* 31880*/ OPC_CheckChild0Same, 0,
14993 : /* 31882*/ OPC_CheckChild1Integer, 8,
14994 : /* 31884*/ OPC_CheckChild1Type, MVT::i32,
14995 : /* 31886*/ OPC_MoveParent,
14996 : /* 31887*/ OPC_MoveParent,
14997 : /* 31888*/ OPC_MoveChild1,
14998 : /* 31889*/ OPC_CheckAndImm, 127|128,1/*255*/,
14999 : /* 31892*/ OPC_MoveChild0,
15000 : /* 31893*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
15001 : /* 31896*/ OPC_CheckChild0Same, 1,
15002 : /* 31898*/ OPC_CheckChild1Integer, 8,
15003 : /* 31900*/ OPC_CheckChild1Type, MVT::i32,
15004 : /* 31902*/ OPC_MoveParent,
15005 : /* 31903*/ OPC_MoveParent,
15006 : /* 31904*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
15007 : /* 31906*/ OPC_MoveParent,
15008 : /* 31907*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15009 : /* 31909*/ OPC_MoveParent,
15010 : /* 31910*/ OPC_MoveChild1,
15011 : /* 31911*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
15012 : /* 31914*/ OPC_MoveChild0,
15013 : /* 31915*/ OPC_CheckAndImm, 127|128,1/*255*/,
15014 : /* 31918*/ OPC_MoveChild0,
15015 : /* 31919*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
15016 : /* 31922*/ OPC_Scope, 77, /*->32001*/ // 2 children in Scope
15017 : /* 31924*/ OPC_CheckChild0Same, 1,
15018 : /* 31926*/ OPC_CheckChild1Integer, 16,
15019 : /* 31928*/ OPC_CheckChild1Type, MVT::i32,
15020 : /* 31930*/ OPC_MoveParent,
15021 : /* 31931*/ OPC_MoveParent,
15022 : /* 31932*/ OPC_MoveChild1,
15023 : /* 31933*/ OPC_CheckAndImm, 127|128,1/*255*/,
15024 : /* 31936*/ OPC_MoveChild0,
15025 : /* 31937*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
15026 : /* 31940*/ OPC_CheckChild0Same, 0,
15027 : /* 31942*/ OPC_CheckChild1Integer, 16,
15028 : /* 31944*/ OPC_CheckChild1Type, MVT::i32,
15029 : /* 31946*/ OPC_MoveParent,
15030 : /* 31947*/ OPC_MoveParent,
15031 : /* 31948*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
15032 : /* 31950*/ OPC_MoveParent,
15033 : /* 31951*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15034 : /* 31953*/ OPC_MoveParent,
15035 : /* 31954*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15036 : /* 31956*/ OPC_CheckType, MVT::i32,
15037 : /* 31958*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
15038 : /* 31960*/ OPC_EmitInteger, MVT::i32, 8,
15039 : /* 31963*/ OPC_EmitInteger, MVT::i32, 8,
15040 : /* 31966*/ OPC_EmitInteger, MVT::i32, 8,
15041 : /* 31969*/ OPC_EmitInteger, MVT::i1, 0,
15042 : /* 31972*/ OPC_EmitInteger, MVT::i32, 0,
15043 : /* 31975*/ OPC_EmitInteger, MVT::i32, 0,
15044 : /* 31978*/ OPC_EmitInteger, MVT::i32, 0,
15045 : /* 31981*/ OPC_EmitInteger, MVT::i32, 0,
15046 : /* 31984*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
15047 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
15048 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
15049 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
15050 : /* 32001*/ /*Scope*/ 77, /*->32079*/
15051 : /* 32002*/ OPC_CheckChild0Same, 0,
15052 : /* 32004*/ OPC_CheckChild1Integer, 16,
15053 : /* 32006*/ OPC_CheckChild1Type, MVT::i32,
15054 : /* 32008*/ OPC_MoveParent,
15055 : /* 32009*/ OPC_MoveParent,
15056 : /* 32010*/ OPC_MoveChild1,
15057 : /* 32011*/ OPC_CheckAndImm, 127|128,1/*255*/,
15058 : /* 32014*/ OPC_MoveChild0,
15059 : /* 32015*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
15060 : /* 32018*/ OPC_CheckChild0Same, 1,
15061 : /* 32020*/ OPC_CheckChild1Integer, 16,
15062 : /* 32022*/ OPC_CheckChild1Type, MVT::i32,
15063 : /* 32024*/ OPC_MoveParent,
15064 : /* 32025*/ OPC_MoveParent,
15065 : /* 32026*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
15066 : /* 32028*/ OPC_MoveParent,
15067 : /* 32029*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15068 : /* 32031*/ OPC_MoveParent,
15069 : /* 32032*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15070 : /* 32034*/ OPC_CheckType, MVT::i32,
15071 : /* 32036*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
15072 : /* 32038*/ OPC_EmitInteger, MVT::i32, 8,
15073 : /* 32041*/ OPC_EmitInteger, MVT::i32, 8,
15074 : /* 32044*/ OPC_EmitInteger, MVT::i32, 8,
15075 : /* 32047*/ OPC_EmitInteger, MVT::i1, 0,
15076 : /* 32050*/ OPC_EmitInteger, MVT::i32, 0,
15077 : /* 32053*/ OPC_EmitInteger, MVT::i32, 0,
15078 : /* 32056*/ OPC_EmitInteger, MVT::i32, 0,
15079 : /* 32059*/ OPC_EmitInteger, MVT::i32, 0,
15080 : /* 32062*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
15081 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
15082 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
15083 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
15084 : /* 32079*/ 0, /*End of Scope*/
15085 : /* 32080*/ 0, /*End of Scope*/
15086 : /* 32081*/ 0, /*End of Scope*/
15087 : /* 32082*/ 0, /*End of Scope*/
15088 : /* 32083*/ /*SwitchOpcode*/ 79|128,25/*3279*/, TARGET_VAL(AMDGPUISD::MUL_U24),// ->35366
15089 : /* 32087*/ OPC_MoveChild0,
15090 : /* 32088*/ OPC_CheckAndImm, 127|128,1/*255*/,
15091 : /* 32091*/ OPC_MoveChild0,
15092 : /* 32092*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
15093 : /* 32095*/ OPC_Scope, 56|128,6/*824*/, /*->32922*/ // 3 children in Scope
15094 : /* 32098*/ OPC_CheckChild0Same, 0,
15095 : /* 32100*/ OPC_CheckChild1Integer, 8,
15096 : /* 32102*/ OPC_CheckChild1Type, MVT::i32,
15097 : /* 32104*/ OPC_MoveParent,
15098 : /* 32105*/ OPC_MoveParent,
15099 : /* 32106*/ OPC_MoveChild1,
15100 : /* 32107*/ OPC_CheckAndImm, 127|128,1/*255*/,
15101 : /* 32110*/ OPC_MoveChild0,
15102 : /* 32111*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
15103 : /* 32114*/ OPC_CheckChild0Same, 1,
15104 : /* 32116*/ OPC_CheckChild1Integer, 8,
15105 : /* 32118*/ OPC_CheckChild1Type, MVT::i32,
15106 : /* 32120*/ OPC_MoveParent,
15107 : /* 32121*/ OPC_MoveParent,
15108 : /* 32122*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
15109 : /* 32124*/ OPC_MoveParent,
15110 : /* 32125*/ OPC_MoveChild1,
15111 : /* 32126*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
15112 : /* 32129*/ OPC_Scope, 9|128,3/*393*/, /*->32525*/ // 2 children in Scope
15113 : /* 32132*/ OPC_RecordChild0, // #2 = $src2
15114 : /* 32133*/ OPC_MoveChild1,
15115 : /* 32134*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
15116 : /* 32137*/ OPC_MoveChild0,
15117 : /* 32138*/ OPC_CheckAndImm, 127|128,1/*255*/,
15118 : /* 32141*/ OPC_Scope, 61|128,1/*189*/, /*->32333*/ // 2 children in Scope
15119 : /* 32144*/ OPC_CheckChild0Same, 0,
15120 : /* 32146*/ OPC_MoveParent,
15121 : /* 32147*/ OPC_MoveChild1,
15122 : /* 32148*/ OPC_CheckAndImm, 127|128,1/*255*/,
15123 : /* 32151*/ OPC_CheckChild0Same, 1,
15124 : /* 32153*/ OPC_MoveParent,
15125 : /* 32154*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
15126 : /* 32156*/ OPC_MoveParent,
15127 : /* 32157*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15128 : /* 32159*/ OPC_MoveParent,
15129 : /* 32160*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15130 : /* 32162*/ OPC_MoveParent,
15131 : /* 32163*/ OPC_MoveChild1,
15132 : /* 32164*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
15133 : /* 32167*/ OPC_MoveChild0,
15134 : /* 32168*/ OPC_CheckAndImm, 127|128,1/*255*/,
15135 : /* 32171*/ OPC_MoveChild0,
15136 : /* 32172*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
15137 : /* 32175*/ OPC_Scope, 77, /*->32254*/ // 2 children in Scope
15138 : /* 32177*/ OPC_CheckChild0Same, 0,
15139 : /* 32179*/ OPC_CheckChild1Integer, 16,
15140 : /* 32181*/ OPC_CheckChild1Type, MVT::i32,
15141 : /* 32183*/ OPC_MoveParent,
15142 : /* 32184*/ OPC_MoveParent,
15143 : /* 32185*/ OPC_MoveChild1,
15144 : /* 32186*/ OPC_CheckAndImm, 127|128,1/*255*/,
15145 : /* 32189*/ OPC_MoveChild0,
15146 : /* 32190*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
15147 : /* 32193*/ OPC_CheckChild0Same, 1,
15148 : /* 32195*/ OPC_CheckChild1Integer, 16,
15149 : /* 32197*/ OPC_CheckChild1Type, MVT::i32,
15150 : /* 32199*/ OPC_MoveParent,
15151 : /* 32200*/ OPC_MoveParent,
15152 : /* 32201*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
15153 : /* 32203*/ OPC_MoveParent,
15154 : /* 32204*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15155 : /* 32206*/ OPC_MoveParent,
15156 : /* 32207*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15157 : /* 32209*/ OPC_CheckType, MVT::i32,
15158 : /* 32211*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
15159 : /* 32213*/ OPC_EmitInteger, MVT::i32, 8,
15160 : /* 32216*/ OPC_EmitInteger, MVT::i32, 8,
15161 : /* 32219*/ OPC_EmitInteger, MVT::i32, 8,
15162 : /* 32222*/ OPC_EmitInteger, MVT::i1, 0,
15163 : /* 32225*/ OPC_EmitInteger, MVT::i32, 0,
15164 : /* 32228*/ OPC_EmitInteger, MVT::i32, 0,
15165 : /* 32231*/ OPC_EmitInteger, MVT::i32, 0,
15166 : /* 32234*/ OPC_EmitInteger, MVT::i32, 0,
15167 : /* 32237*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
15168 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
15169 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
15170 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
15171 : /* 32254*/ /*Scope*/ 77, /*->32332*/
15172 : /* 32255*/ OPC_CheckChild0Same, 1,
15173 : /* 32257*/ OPC_CheckChild1Integer, 16,
15174 : /* 32259*/ OPC_CheckChild1Type, MVT::i32,
15175 : /* 32261*/ OPC_MoveParent,
15176 : /* 32262*/ OPC_MoveParent,
15177 : /* 32263*/ OPC_MoveChild1,
15178 : /* 32264*/ OPC_CheckAndImm, 127|128,1/*255*/,
15179 : /* 32267*/ OPC_MoveChild0,
15180 : /* 32268*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
15181 : /* 32271*/ OPC_CheckChild0Same, 0,
15182 : /* 32273*/ OPC_CheckChild1Integer, 16,
15183 : /* 32275*/ OPC_CheckChild1Type, MVT::i32,
15184 : /* 32277*/ OPC_MoveParent,
15185 : /* 32278*/ OPC_MoveParent,
15186 : /* 32279*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
15187 : /* 32281*/ OPC_MoveParent,
15188 : /* 32282*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15189 : /* 32284*/ OPC_MoveParent,
15190 : /* 32285*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15191 : /* 32287*/ OPC_CheckType, MVT::i32,
15192 : /* 32289*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
15193 : /* 32291*/ OPC_EmitInteger, MVT::i32, 8,
15194 : /* 32294*/ OPC_EmitInteger, MVT::i32, 8,
15195 : /* 32297*/ OPC_EmitInteger, MVT::i32, 8,
15196 : /* 32300*/ OPC_EmitInteger, MVT::i1, 0,
15197 : /* 32303*/ OPC_EmitInteger, MVT::i32, 0,
15198 : /* 32306*/ OPC_EmitInteger, MVT::i32, 0,
15199 : /* 32309*/ OPC_EmitInteger, MVT::i32, 0,
15200 : /* 32312*/ OPC_EmitInteger, MVT::i32, 0,
15201 : /* 32315*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
15202 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
15203 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
15204 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
15205 : /* 32332*/ 0, /*End of Scope*/
15206 : /* 32333*/ /*Scope*/ 61|128,1/*189*/, /*->32524*/
15207 : /* 32335*/ OPC_CheckChild0Same, 1,
15208 : /* 32337*/ OPC_MoveParent,
15209 : /* 32338*/ OPC_MoveChild1,
15210 : /* 32339*/ OPC_CheckAndImm, 127|128,1/*255*/,
15211 : /* 32342*/ OPC_CheckChild0Same, 0,
15212 : /* 32344*/ OPC_MoveParent,
15213 : /* 32345*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
15214 : /* 32347*/ OPC_MoveParent,
15215 : /* 32348*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15216 : /* 32350*/ OPC_MoveParent,
15217 : /* 32351*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15218 : /* 32353*/ OPC_MoveParent,
15219 : /* 32354*/ OPC_MoveChild1,
15220 : /* 32355*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
15221 : /* 32358*/ OPC_MoveChild0,
15222 : /* 32359*/ OPC_CheckAndImm, 127|128,1/*255*/,
15223 : /* 32362*/ OPC_MoveChild0,
15224 : /* 32363*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
15225 : /* 32366*/ OPC_Scope, 77, /*->32445*/ // 2 children in Scope
15226 : /* 32368*/ OPC_CheckChild0Same, 0,
15227 : /* 32370*/ OPC_CheckChild1Integer, 16,
15228 : /* 32372*/ OPC_CheckChild1Type, MVT::i32,
15229 : /* 32374*/ OPC_MoveParent,
15230 : /* 32375*/ OPC_MoveParent,
15231 : /* 32376*/ OPC_MoveChild1,
15232 : /* 32377*/ OPC_CheckAndImm, 127|128,1/*255*/,
15233 : /* 32380*/ OPC_MoveChild0,
15234 : /* 32381*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
15235 : /* 32384*/ OPC_CheckChild0Same, 1,
15236 : /* 32386*/ OPC_CheckChild1Integer, 16,
15237 : /* 32388*/ OPC_CheckChild1Type, MVT::i32,
15238 : /* 32390*/ OPC_MoveParent,
15239 : /* 32391*/ OPC_MoveParent,
15240 : /* 32392*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
15241 : /* 32394*/ OPC_MoveParent,
15242 : /* 32395*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15243 : /* 32397*/ OPC_MoveParent,
15244 : /* 32398*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15245 : /* 32400*/ OPC_CheckType, MVT::i32,
15246 : /* 32402*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
15247 : /* 32404*/ OPC_EmitInteger, MVT::i32, 8,
15248 : /* 32407*/ OPC_EmitInteger, MVT::i32, 8,
15249 : /* 32410*/ OPC_EmitInteger, MVT::i32, 8,
15250 : /* 32413*/ OPC_EmitInteger, MVT::i1, 0,
15251 : /* 32416*/ OPC_EmitInteger, MVT::i32, 0,
15252 : /* 32419*/ OPC_EmitInteger, MVT::i32, 0,
15253 : /* 32422*/ OPC_EmitInteger, MVT::i32, 0,
15254 : /* 32425*/ OPC_EmitInteger, MVT::i32, 0,
15255 : /* 32428*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
15256 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
15257 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
15258 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
15259 : /* 32445*/ /*Scope*/ 77, /*->32523*/
15260 : /* 32446*/ OPC_CheckChild0Same, 1,
15261 : /* 32448*/ OPC_CheckChild1Integer, 16,
15262 : /* 32450*/ OPC_CheckChild1Type, MVT::i32,
15263 : /* 32452*/ OPC_MoveParent,
15264 : /* 32453*/ OPC_MoveParent,
15265 : /* 32454*/ OPC_MoveChild1,
15266 : /* 32455*/ OPC_CheckAndImm, 127|128,1/*255*/,
15267 : /* 32458*/ OPC_MoveChild0,
15268 : /* 32459*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
15269 : /* 32462*/ OPC_CheckChild0Same, 0,
15270 : /* 32464*/ OPC_CheckChild1Integer, 16,
15271 : /* 32466*/ OPC_CheckChild1Type, MVT::i32,
15272 : /* 32468*/ OPC_MoveParent,
15273 : /* 32469*/ OPC_MoveParent,
15274 : /* 32470*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
15275 : /* 32472*/ OPC_MoveParent,
15276 : /* 32473*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15277 : /* 32475*/ OPC_MoveParent,
15278 : /* 32476*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15279 : /* 32478*/ OPC_CheckType, MVT::i32,
15280 : /* 32480*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
15281 : /* 32482*/ OPC_EmitInteger, MVT::i32, 8,
15282 : /* 32485*/ OPC_EmitInteger, MVT::i32, 8,
15283 : /* 32488*/ OPC_EmitInteger, MVT::i32, 8,
15284 : /* 32491*/ OPC_EmitInteger, MVT::i1, 0,
15285 : /* 32494*/ OPC_EmitInteger, MVT::i32, 0,
15286 : /* 32497*/ OPC_EmitInteger, MVT::i32, 0,
15287 : /* 32500*/ OPC_EmitInteger, MVT::i32, 0,
15288 : /* 32503*/ OPC_EmitInteger, MVT::i32, 0,
15289 : /* 32506*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
15290 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
15291 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
15292 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
15293 : /* 32523*/ 0, /*End of Scope*/
15294 : /* 32524*/ 0, /*End of Scope*/
15295 : /* 32525*/ /*Scope*/ 10|128,3/*394*/, /*->32921*/
15296 : /* 32527*/ OPC_MoveChild0,
15297 : /* 32528*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
15298 : /* 32531*/ OPC_MoveChild0,
15299 : /* 32532*/ OPC_CheckAndImm, 127|128,1/*255*/,
15300 : /* 32535*/ OPC_Scope, 62|128,1/*190*/, /*->32728*/ // 2 children in Scope
15301 : /* 32538*/ OPC_CheckChild0Same, 0,
15302 : /* 32540*/ OPC_MoveParent,
15303 : /* 32541*/ OPC_MoveChild1,
15304 : /* 32542*/ OPC_CheckAndImm, 127|128,1/*255*/,
15305 : /* 32545*/ OPC_CheckChild0Same, 1,
15306 : /* 32547*/ OPC_MoveParent,
15307 : /* 32548*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
15308 : /* 32550*/ OPC_MoveParent,
15309 : /* 32551*/ OPC_RecordChild1, // #2 = $src2
15310 : /* 32552*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15311 : /* 32554*/ OPC_MoveParent,
15312 : /* 32555*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15313 : /* 32557*/ OPC_MoveParent,
15314 : /* 32558*/ OPC_MoveChild1,
15315 : /* 32559*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
15316 : /* 32562*/ OPC_MoveChild0,
15317 : /* 32563*/ OPC_CheckAndImm, 127|128,1/*255*/,
15318 : /* 32566*/ OPC_MoveChild0,
15319 : /* 32567*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
15320 : /* 32570*/ OPC_Scope, 77, /*->32649*/ // 2 children in Scope
15321 : /* 32572*/ OPC_CheckChild0Same, 0,
15322 : /* 32574*/ OPC_CheckChild1Integer, 16,
15323 : /* 32576*/ OPC_CheckChild1Type, MVT::i32,
15324 : /* 32578*/ OPC_MoveParent,
15325 : /* 32579*/ OPC_MoveParent,
15326 : /* 32580*/ OPC_MoveChild1,
15327 : /* 32581*/ OPC_CheckAndImm, 127|128,1/*255*/,
15328 : /* 32584*/ OPC_MoveChild0,
15329 : /* 32585*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
15330 : /* 32588*/ OPC_CheckChild0Same, 1,
15331 : /* 32590*/ OPC_CheckChild1Integer, 16,
15332 : /* 32592*/ OPC_CheckChild1Type, MVT::i32,
15333 : /* 32594*/ OPC_MoveParent,
15334 : /* 32595*/ OPC_MoveParent,
15335 : /* 32596*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
15336 : /* 32598*/ OPC_MoveParent,
15337 : /* 32599*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15338 : /* 32601*/ OPC_MoveParent,
15339 : /* 32602*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15340 : /* 32604*/ OPC_CheckType, MVT::i32,
15341 : /* 32606*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
15342 : /* 32608*/ OPC_EmitInteger, MVT::i32, 8,
15343 : /* 32611*/ OPC_EmitInteger, MVT::i32, 8,
15344 : /* 32614*/ OPC_EmitInteger, MVT::i32, 8,
15345 : /* 32617*/ OPC_EmitInteger, MVT::i1, 0,
15346 : /* 32620*/ OPC_EmitInteger, MVT::i32, 0,
15347 : /* 32623*/ OPC_EmitInteger, MVT::i32, 0,
15348 : /* 32626*/ OPC_EmitInteger, MVT::i32, 0,
15349 : /* 32629*/ OPC_EmitInteger, MVT::i32, 0,
15350 : /* 32632*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
15351 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
15352 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
15353 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
15354 : /* 32649*/ /*Scope*/ 77, /*->32727*/
15355 : /* 32650*/ OPC_CheckChild0Same, 1,
15356 : /* 32652*/ OPC_CheckChild1Integer, 16,
15357 : /* 32654*/ OPC_CheckChild1Type, MVT::i32,
15358 : /* 32656*/ OPC_MoveParent,
15359 : /* 32657*/ OPC_MoveParent,
15360 : /* 32658*/ OPC_MoveChild1,
15361 : /* 32659*/ OPC_CheckAndImm, 127|128,1/*255*/,
15362 : /* 32662*/ OPC_MoveChild0,
15363 : /* 32663*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
15364 : /* 32666*/ OPC_CheckChild0Same, 0,
15365 : /* 32668*/ OPC_CheckChild1Integer, 16,
15366 : /* 32670*/ OPC_CheckChild1Type, MVT::i32,
15367 : /* 32672*/ OPC_MoveParent,
15368 : /* 32673*/ OPC_MoveParent,
15369 : /* 32674*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
15370 : /* 32676*/ OPC_MoveParent,
15371 : /* 32677*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15372 : /* 32679*/ OPC_MoveParent,
15373 : /* 32680*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15374 : /* 32682*/ OPC_CheckType, MVT::i32,
15375 : /* 32684*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
15376 : /* 32686*/ OPC_EmitInteger, MVT::i32, 8,
15377 : /* 32689*/ OPC_EmitInteger, MVT::i32, 8,
15378 : /* 32692*/ OPC_EmitInteger, MVT::i32, 8,
15379 : /* 32695*/ OPC_EmitInteger, MVT::i1, 0,
15380 : /* 32698*/ OPC_EmitInteger, MVT::i32, 0,
15381 : /* 32701*/ OPC_EmitInteger, MVT::i32, 0,
15382 : /* 32704*/ OPC_EmitInteger, MVT::i32, 0,
15383 : /* 32707*/ OPC_EmitInteger, MVT::i32, 0,
15384 : /* 32710*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
15385 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
15386 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
15387 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
15388 : /* 32727*/ 0, /*End of Scope*/
15389 : /* 32728*/ /*Scope*/ 62|128,1/*190*/, /*->32920*/
15390 : /* 32730*/ OPC_CheckChild0Same, 1,
15391 : /* 32732*/ OPC_MoveParent,
15392 : /* 32733*/ OPC_MoveChild1,
15393 : /* 32734*/ OPC_CheckAndImm, 127|128,1/*255*/,
15394 : /* 32737*/ OPC_CheckChild0Same, 0,
15395 : /* 32739*/ OPC_MoveParent,
15396 : /* 32740*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
15397 : /* 32742*/ OPC_MoveParent,
15398 : /* 32743*/ OPC_RecordChild1, // #2 = $src2
15399 : /* 32744*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15400 : /* 32746*/ OPC_MoveParent,
15401 : /* 32747*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15402 : /* 32749*/ OPC_MoveParent,
15403 : /* 32750*/ OPC_MoveChild1,
15404 : /* 32751*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
15405 : /* 32754*/ OPC_MoveChild0,
15406 : /* 32755*/ OPC_CheckAndImm, 127|128,1/*255*/,
15407 : /* 32758*/ OPC_MoveChild0,
15408 : /* 32759*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
15409 : /* 32762*/ OPC_Scope, 77, /*->32841*/ // 2 children in Scope
15410 : /* 32764*/ OPC_CheckChild0Same, 0,
15411 : /* 32766*/ OPC_CheckChild1Integer, 16,
15412 : /* 32768*/ OPC_CheckChild1Type, MVT::i32,
15413 : /* 32770*/ OPC_MoveParent,
15414 : /* 32771*/ OPC_MoveParent,
15415 : /* 32772*/ OPC_MoveChild1,
15416 : /* 32773*/ OPC_CheckAndImm, 127|128,1/*255*/,
15417 : /* 32776*/ OPC_MoveChild0,
15418 : /* 32777*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
15419 : /* 32780*/ OPC_CheckChild0Same, 1,
15420 : /* 32782*/ OPC_CheckChild1Integer, 16,
15421 : /* 32784*/ OPC_CheckChild1Type, MVT::i32,
15422 : /* 32786*/ OPC_MoveParent,
15423 : /* 32787*/ OPC_MoveParent,
15424 : /* 32788*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
15425 : /* 32790*/ OPC_MoveParent,
15426 : /* 32791*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15427 : /* 32793*/ OPC_MoveParent,
15428 : /* 32794*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15429 : /* 32796*/ OPC_CheckType, MVT::i32,
15430 : /* 32798*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
15431 : /* 32800*/ OPC_EmitInteger, MVT::i32, 8,
15432 : /* 32803*/ OPC_EmitInteger, MVT::i32, 8,
15433 : /* 32806*/ OPC_EmitInteger, MVT::i32, 8,
15434 : /* 32809*/ OPC_EmitInteger, MVT::i1, 0,
15435 : /* 32812*/ OPC_EmitInteger, MVT::i32, 0,
15436 : /* 32815*/ OPC_EmitInteger, MVT::i32, 0,
15437 : /* 32818*/ OPC_EmitInteger, MVT::i32, 0,
15438 : /* 32821*/ OPC_EmitInteger, MVT::i32, 0,
15439 : /* 32824*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
15440 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
15441 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
15442 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
15443 : /* 32841*/ /*Scope*/ 77, /*->32919*/
15444 : /* 32842*/ OPC_CheckChild0Same, 1,
15445 : /* 32844*/ OPC_CheckChild1Integer, 16,
15446 : /* 32846*/ OPC_CheckChild1Type, MVT::i32,
15447 : /* 32848*/ OPC_MoveParent,
15448 : /* 32849*/ OPC_MoveParent,
15449 : /* 32850*/ OPC_MoveChild1,
15450 : /* 32851*/ OPC_CheckAndImm, 127|128,1/*255*/,
15451 : /* 32854*/ OPC_MoveChild0,
15452 : /* 32855*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
15453 : /* 32858*/ OPC_CheckChild0Same, 0,
15454 : /* 32860*/ OPC_CheckChild1Integer, 16,
15455 : /* 32862*/ OPC_CheckChild1Type, MVT::i32,
15456 : /* 32864*/ OPC_MoveParent,
15457 : /* 32865*/ OPC_MoveParent,
15458 : /* 32866*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
15459 : /* 32868*/ OPC_MoveParent,
15460 : /* 32869*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15461 : /* 32871*/ OPC_MoveParent,
15462 : /* 32872*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15463 : /* 32874*/ OPC_CheckType, MVT::i32,
15464 : /* 32876*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
15465 : /* 32878*/ OPC_EmitInteger, MVT::i32, 8,
15466 : /* 32881*/ OPC_EmitInteger, MVT::i32, 8,
15467 : /* 32884*/ OPC_EmitInteger, MVT::i32, 8,
15468 : /* 32887*/ OPC_EmitInteger, MVT::i1, 0,
15469 : /* 32890*/ OPC_EmitInteger, MVT::i32, 0,
15470 : /* 32893*/ OPC_EmitInteger, MVT::i32, 0,
15471 : /* 32896*/ OPC_EmitInteger, MVT::i32, 0,
15472 : /* 32899*/ OPC_EmitInteger, MVT::i32, 0,
15473 : /* 32902*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
15474 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
15475 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
15476 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
15477 : /* 32919*/ 0, /*End of Scope*/
15478 : /* 32920*/ 0, /*End of Scope*/
15479 : /* 32921*/ 0, /*End of Scope*/
15480 : /* 32922*/ /*Scope*/ 79|128,12/*1615*/, /*->34539*/
15481 : /* 32924*/ OPC_CheckChild0Same, 1,
15482 : /* 32926*/ OPC_CheckChild1Integer, 8,
15483 : /* 32928*/ OPC_CheckChild1Type, MVT::i32,
15484 : /* 32930*/ OPC_MoveParent,
15485 : /* 32931*/ OPC_MoveParent,
15486 : /* 32932*/ OPC_MoveChild1,
15487 : /* 32933*/ OPC_CheckAndImm, 127|128,1/*255*/,
15488 : /* 32936*/ OPC_MoveChild0,
15489 : /* 32937*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
15490 : /* 32940*/ OPC_CheckChild0Same, 0,
15491 : /* 32942*/ OPC_CheckChild1Integer, 8,
15492 : /* 32944*/ OPC_CheckChild1Type, MVT::i32,
15493 : /* 32946*/ OPC_MoveParent,
15494 : /* 32947*/ OPC_MoveParent,
15495 : /* 32948*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
15496 : /* 32950*/ OPC_MoveParent,
15497 : /* 32951*/ OPC_MoveChild1,
15498 : /* 32952*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
15499 : /* 32955*/ OPC_Scope, 9|128,3/*393*/, /*->33351*/ // 4 children in Scope
15500 : /* 32958*/ OPC_RecordChild0, // #2 = $src2
15501 : /* 32959*/ OPC_MoveChild1,
15502 : /* 32960*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
15503 : /* 32963*/ OPC_MoveChild0,
15504 : /* 32964*/ OPC_CheckAndImm, 127|128,1/*255*/,
15505 : /* 32967*/ OPC_Scope, 61|128,1/*189*/, /*->33159*/ // 2 children in Scope
15506 : /* 32970*/ OPC_CheckChild0Same, 0,
15507 : /* 32972*/ OPC_MoveParent,
15508 : /* 32973*/ OPC_MoveChild1,
15509 : /* 32974*/ OPC_CheckAndImm, 127|128,1/*255*/,
15510 : /* 32977*/ OPC_CheckChild0Same, 1,
15511 : /* 32979*/ OPC_MoveParent,
15512 : /* 32980*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
15513 : /* 32982*/ OPC_MoveParent,
15514 : /* 32983*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15515 : /* 32985*/ OPC_MoveParent,
15516 : /* 32986*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15517 : /* 32988*/ OPC_MoveParent,
15518 : /* 32989*/ OPC_MoveChild1,
15519 : /* 32990*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
15520 : /* 32993*/ OPC_MoveChild0,
15521 : /* 32994*/ OPC_CheckAndImm, 127|128,1/*255*/,
15522 : /* 32997*/ OPC_MoveChild0,
15523 : /* 32998*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
15524 : /* 33001*/ OPC_Scope, 77, /*->33080*/ // 2 children in Scope
15525 : /* 33003*/ OPC_CheckChild0Same, 0,
15526 : /* 33005*/ OPC_CheckChild1Integer, 16,
15527 : /* 33007*/ OPC_CheckChild1Type, MVT::i32,
15528 : /* 33009*/ OPC_MoveParent,
15529 : /* 33010*/ OPC_MoveParent,
15530 : /* 33011*/ OPC_MoveChild1,
15531 : /* 33012*/ OPC_CheckAndImm, 127|128,1/*255*/,
15532 : /* 33015*/ OPC_MoveChild0,
15533 : /* 33016*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
15534 : /* 33019*/ OPC_CheckChild0Same, 1,
15535 : /* 33021*/ OPC_CheckChild1Integer, 16,
15536 : /* 33023*/ OPC_CheckChild1Type, MVT::i32,
15537 : /* 33025*/ OPC_MoveParent,
15538 : /* 33026*/ OPC_MoveParent,
15539 : /* 33027*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
15540 : /* 33029*/ OPC_MoveParent,
15541 : /* 33030*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15542 : /* 33032*/ OPC_MoveParent,
15543 : /* 33033*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15544 : /* 33035*/ OPC_CheckType, MVT::i32,
15545 : /* 33037*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
15546 : /* 33039*/ OPC_EmitInteger, MVT::i32, 8,
15547 : /* 33042*/ OPC_EmitInteger, MVT::i32, 8,
15548 : /* 33045*/ OPC_EmitInteger, MVT::i32, 8,
15549 : /* 33048*/ OPC_EmitInteger, MVT::i1, 0,
15550 : /* 33051*/ OPC_EmitInteger, MVT::i32, 0,
15551 : /* 33054*/ OPC_EmitInteger, MVT::i32, 0,
15552 : /* 33057*/ OPC_EmitInteger, MVT::i32, 0,
15553 : /* 33060*/ OPC_EmitInteger, MVT::i32, 0,
15554 : /* 33063*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
15555 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
15556 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
15557 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
15558 : /* 33080*/ /*Scope*/ 77, /*->33158*/
15559 : /* 33081*/ OPC_CheckChild0Same, 1,
15560 : /* 33083*/ OPC_CheckChild1Integer, 16,
15561 : /* 33085*/ OPC_CheckChild1Type, MVT::i32,
15562 : /* 33087*/ OPC_MoveParent,
15563 : /* 33088*/ OPC_MoveParent,
15564 : /* 33089*/ OPC_MoveChild1,
15565 : /* 33090*/ OPC_CheckAndImm, 127|128,1/*255*/,
15566 : /* 33093*/ OPC_MoveChild0,
15567 : /* 33094*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
15568 : /* 33097*/ OPC_CheckChild0Same, 0,
15569 : /* 33099*/ OPC_CheckChild1Integer, 16,
15570 : /* 33101*/ OPC_CheckChild1Type, MVT::i32,
15571 : /* 33103*/ OPC_MoveParent,
15572 : /* 33104*/ OPC_MoveParent,
15573 : /* 33105*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
15574 : /* 33107*/ OPC_MoveParent,
15575 : /* 33108*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15576 : /* 33110*/ OPC_MoveParent,
15577 : /* 33111*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15578 : /* 33113*/ OPC_CheckType, MVT::i32,
15579 : /* 33115*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
15580 : /* 33117*/ OPC_EmitInteger, MVT::i32, 8,
15581 : /* 33120*/ OPC_EmitInteger, MVT::i32, 8,
15582 : /* 33123*/ OPC_EmitInteger, MVT::i32, 8,
15583 : /* 33126*/ OPC_EmitInteger, MVT::i1, 0,
15584 : /* 33129*/ OPC_EmitInteger, MVT::i32, 0,
15585 : /* 33132*/ OPC_EmitInteger, MVT::i32, 0,
15586 : /* 33135*/ OPC_EmitInteger, MVT::i32, 0,
15587 : /* 33138*/ OPC_EmitInteger, MVT::i32, 0,
15588 : /* 33141*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
15589 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
15590 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
15591 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
15592 : /* 33158*/ 0, /*End of Scope*/
15593 : /* 33159*/ /*Scope*/ 61|128,1/*189*/, /*->33350*/
15594 : /* 33161*/ OPC_CheckChild0Same, 1,
15595 : /* 33163*/ OPC_MoveParent,
15596 : /* 33164*/ OPC_MoveChild1,
15597 : /* 33165*/ OPC_CheckAndImm, 127|128,1/*255*/,
15598 : /* 33168*/ OPC_CheckChild0Same, 0,
15599 : /* 33170*/ OPC_MoveParent,
15600 : /* 33171*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
15601 : /* 33173*/ OPC_MoveParent,
15602 : /* 33174*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15603 : /* 33176*/ OPC_MoveParent,
15604 : /* 33177*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15605 : /* 33179*/ OPC_MoveParent,
15606 : /* 33180*/ OPC_MoveChild1,
15607 : /* 33181*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
15608 : /* 33184*/ OPC_MoveChild0,
15609 : /* 33185*/ OPC_CheckAndImm, 127|128,1/*255*/,
15610 : /* 33188*/ OPC_MoveChild0,
15611 : /* 33189*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
15612 : /* 33192*/ OPC_Scope, 77, /*->33271*/ // 2 children in Scope
15613 : /* 33194*/ OPC_CheckChild0Same, 0,
15614 : /* 33196*/ OPC_CheckChild1Integer, 16,
15615 : /* 33198*/ OPC_CheckChild1Type, MVT::i32,
15616 : /* 33200*/ OPC_MoveParent,
15617 : /* 33201*/ OPC_MoveParent,
15618 : /* 33202*/ OPC_MoveChild1,
15619 : /* 33203*/ OPC_CheckAndImm, 127|128,1/*255*/,
15620 : /* 33206*/ OPC_MoveChild0,
15621 : /* 33207*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
15622 : /* 33210*/ OPC_CheckChild0Same, 1,
15623 : /* 33212*/ OPC_CheckChild1Integer, 16,
15624 : /* 33214*/ OPC_CheckChild1Type, MVT::i32,
15625 : /* 33216*/ OPC_MoveParent,
15626 : /* 33217*/ OPC_MoveParent,
15627 : /* 33218*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
15628 : /* 33220*/ OPC_MoveParent,
15629 : /* 33221*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15630 : /* 33223*/ OPC_MoveParent,
15631 : /* 33224*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15632 : /* 33226*/ OPC_CheckType, MVT::i32,
15633 : /* 33228*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
15634 : /* 33230*/ OPC_EmitInteger, MVT::i32, 8,
15635 : /* 33233*/ OPC_EmitInteger, MVT::i32, 8,
15636 : /* 33236*/ OPC_EmitInteger, MVT::i32, 8,
15637 : /* 33239*/ OPC_EmitInteger, MVT::i1, 0,
15638 : /* 33242*/ OPC_EmitInteger, MVT::i32, 0,
15639 : /* 33245*/ OPC_EmitInteger, MVT::i32, 0,
15640 : /* 33248*/ OPC_EmitInteger, MVT::i32, 0,
15641 : /* 33251*/ OPC_EmitInteger, MVT::i32, 0,
15642 : /* 33254*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
15643 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
15644 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
15645 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
15646 : /* 33271*/ /*Scope*/ 77, /*->33349*/
15647 : /* 33272*/ OPC_CheckChild0Same, 1,
15648 : /* 33274*/ OPC_CheckChild1Integer, 16,
15649 : /* 33276*/ OPC_CheckChild1Type, MVT::i32,
15650 : /* 33278*/ OPC_MoveParent,
15651 : /* 33279*/ OPC_MoveParent,
15652 : /* 33280*/ OPC_MoveChild1,
15653 : /* 33281*/ OPC_CheckAndImm, 127|128,1/*255*/,
15654 : /* 33284*/ OPC_MoveChild0,
15655 : /* 33285*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
15656 : /* 33288*/ OPC_CheckChild0Same, 0,
15657 : /* 33290*/ OPC_CheckChild1Integer, 16,
15658 : /* 33292*/ OPC_CheckChild1Type, MVT::i32,
15659 : /* 33294*/ OPC_MoveParent,
15660 : /* 33295*/ OPC_MoveParent,
15661 : /* 33296*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
15662 : /* 33298*/ OPC_MoveParent,
15663 : /* 33299*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15664 : /* 33301*/ OPC_MoveParent,
15665 : /* 33302*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15666 : /* 33304*/ OPC_CheckType, MVT::i32,
15667 : /* 33306*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
15668 : /* 33308*/ OPC_EmitInteger, MVT::i32, 8,
15669 : /* 33311*/ OPC_EmitInteger, MVT::i32, 8,
15670 : /* 33314*/ OPC_EmitInteger, MVT::i32, 8,
15671 : /* 33317*/ OPC_EmitInteger, MVT::i1, 0,
15672 : /* 33320*/ OPC_EmitInteger, MVT::i32, 0,
15673 : /* 33323*/ OPC_EmitInteger, MVT::i32, 0,
15674 : /* 33326*/ OPC_EmitInteger, MVT::i32, 0,
15675 : /* 33329*/ OPC_EmitInteger, MVT::i32, 0,
15676 : /* 33332*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
15677 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
15678 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
15679 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
15680 : /* 33349*/ 0, /*End of Scope*/
15681 : /* 33350*/ 0, /*End of Scope*/
15682 : /* 33351*/ /*Scope*/ 10|128,3/*394*/, /*->33747*/
15683 : /* 33353*/ OPC_MoveChild0,
15684 : /* 33354*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
15685 : /* 33357*/ OPC_MoveChild0,
15686 : /* 33358*/ OPC_CheckAndImm, 127|128,1/*255*/,
15687 : /* 33361*/ OPC_Scope, 62|128,1/*190*/, /*->33554*/ // 2 children in Scope
15688 : /* 33364*/ OPC_CheckChild0Same, 0,
15689 : /* 33366*/ OPC_MoveParent,
15690 : /* 33367*/ OPC_MoveChild1,
15691 : /* 33368*/ OPC_CheckAndImm, 127|128,1/*255*/,
15692 : /* 33371*/ OPC_CheckChild0Same, 1,
15693 : /* 33373*/ OPC_MoveParent,
15694 : /* 33374*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
15695 : /* 33376*/ OPC_MoveParent,
15696 : /* 33377*/ OPC_RecordChild1, // #2 = $src2
15697 : /* 33378*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15698 : /* 33380*/ OPC_MoveParent,
15699 : /* 33381*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15700 : /* 33383*/ OPC_MoveParent,
15701 : /* 33384*/ OPC_MoveChild1,
15702 : /* 33385*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
15703 : /* 33388*/ OPC_MoveChild0,
15704 : /* 33389*/ OPC_CheckAndImm, 127|128,1/*255*/,
15705 : /* 33392*/ OPC_MoveChild0,
15706 : /* 33393*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
15707 : /* 33396*/ OPC_Scope, 77, /*->33475*/ // 2 children in Scope
15708 : /* 33398*/ OPC_CheckChild0Same, 0,
15709 : /* 33400*/ OPC_CheckChild1Integer, 16,
15710 : /* 33402*/ OPC_CheckChild1Type, MVT::i32,
15711 : /* 33404*/ OPC_MoveParent,
15712 : /* 33405*/ OPC_MoveParent,
15713 : /* 33406*/ OPC_MoveChild1,
15714 : /* 33407*/ OPC_CheckAndImm, 127|128,1/*255*/,
15715 : /* 33410*/ OPC_MoveChild0,
15716 : /* 33411*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
15717 : /* 33414*/ OPC_CheckChild0Same, 1,
15718 : /* 33416*/ OPC_CheckChild1Integer, 16,
15719 : /* 33418*/ OPC_CheckChild1Type, MVT::i32,
15720 : /* 33420*/ OPC_MoveParent,
15721 : /* 33421*/ OPC_MoveParent,
15722 : /* 33422*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
15723 : /* 33424*/ OPC_MoveParent,
15724 : /* 33425*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15725 : /* 33427*/ OPC_MoveParent,
15726 : /* 33428*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15727 : /* 33430*/ OPC_CheckType, MVT::i32,
15728 : /* 33432*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
15729 : /* 33434*/ OPC_EmitInteger, MVT::i32, 8,
15730 : /* 33437*/ OPC_EmitInteger, MVT::i32, 8,
15731 : /* 33440*/ OPC_EmitInteger, MVT::i32, 8,
15732 : /* 33443*/ OPC_EmitInteger, MVT::i1, 0,
15733 : /* 33446*/ OPC_EmitInteger, MVT::i32, 0,
15734 : /* 33449*/ OPC_EmitInteger, MVT::i32, 0,
15735 : /* 33452*/ OPC_EmitInteger, MVT::i32, 0,
15736 : /* 33455*/ OPC_EmitInteger, MVT::i32, 0,
15737 : /* 33458*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
15738 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
15739 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
15740 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
15741 : /* 33475*/ /*Scope*/ 77, /*->33553*/
15742 : /* 33476*/ OPC_CheckChild0Same, 1,
15743 : /* 33478*/ OPC_CheckChild1Integer, 16,
15744 : /* 33480*/ OPC_CheckChild1Type, MVT::i32,
15745 : /* 33482*/ OPC_MoveParent,
15746 : /* 33483*/ OPC_MoveParent,
15747 : /* 33484*/ OPC_MoveChild1,
15748 : /* 33485*/ OPC_CheckAndImm, 127|128,1/*255*/,
15749 : /* 33488*/ OPC_MoveChild0,
15750 : /* 33489*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
15751 : /* 33492*/ OPC_CheckChild0Same, 0,
15752 : /* 33494*/ OPC_CheckChild1Integer, 16,
15753 : /* 33496*/ OPC_CheckChild1Type, MVT::i32,
15754 : /* 33498*/ OPC_MoveParent,
15755 : /* 33499*/ OPC_MoveParent,
15756 : /* 33500*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
15757 : /* 33502*/ OPC_MoveParent,
15758 : /* 33503*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15759 : /* 33505*/ OPC_MoveParent,
15760 : /* 33506*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15761 : /* 33508*/ OPC_CheckType, MVT::i32,
15762 : /* 33510*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
15763 : /* 33512*/ OPC_EmitInteger, MVT::i32, 8,
15764 : /* 33515*/ OPC_EmitInteger, MVT::i32, 8,
15765 : /* 33518*/ OPC_EmitInteger, MVT::i32, 8,
15766 : /* 33521*/ OPC_EmitInteger, MVT::i1, 0,
15767 : /* 33524*/ OPC_EmitInteger, MVT::i32, 0,
15768 : /* 33527*/ OPC_EmitInteger, MVT::i32, 0,
15769 : /* 33530*/ OPC_EmitInteger, MVT::i32, 0,
15770 : /* 33533*/ OPC_EmitInteger, MVT::i32, 0,
15771 : /* 33536*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
15772 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
15773 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
15774 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
15775 : /* 33553*/ 0, /*End of Scope*/
15776 : /* 33554*/ /*Scope*/ 62|128,1/*190*/, /*->33746*/
15777 : /* 33556*/ OPC_CheckChild0Same, 1,
15778 : /* 33558*/ OPC_MoveParent,
15779 : /* 33559*/ OPC_MoveChild1,
15780 : /* 33560*/ OPC_CheckAndImm, 127|128,1/*255*/,
15781 : /* 33563*/ OPC_CheckChild0Same, 0,
15782 : /* 33565*/ OPC_MoveParent,
15783 : /* 33566*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
15784 : /* 33568*/ OPC_MoveParent,
15785 : /* 33569*/ OPC_RecordChild1, // #2 = $src2
15786 : /* 33570*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15787 : /* 33572*/ OPC_MoveParent,
15788 : /* 33573*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15789 : /* 33575*/ OPC_MoveParent,
15790 : /* 33576*/ OPC_MoveChild1,
15791 : /* 33577*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
15792 : /* 33580*/ OPC_MoveChild0,
15793 : /* 33581*/ OPC_CheckAndImm, 127|128,1/*255*/,
15794 : /* 33584*/ OPC_MoveChild0,
15795 : /* 33585*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
15796 : /* 33588*/ OPC_Scope, 77, /*->33667*/ // 2 children in Scope
15797 : /* 33590*/ OPC_CheckChild0Same, 0,
15798 : /* 33592*/ OPC_CheckChild1Integer, 16,
15799 : /* 33594*/ OPC_CheckChild1Type, MVT::i32,
15800 : /* 33596*/ OPC_MoveParent,
15801 : /* 33597*/ OPC_MoveParent,
15802 : /* 33598*/ OPC_MoveChild1,
15803 : /* 33599*/ OPC_CheckAndImm, 127|128,1/*255*/,
15804 : /* 33602*/ OPC_MoveChild0,
15805 : /* 33603*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
15806 : /* 33606*/ OPC_CheckChild0Same, 1,
15807 : /* 33608*/ OPC_CheckChild1Integer, 16,
15808 : /* 33610*/ OPC_CheckChild1Type, MVT::i32,
15809 : /* 33612*/ OPC_MoveParent,
15810 : /* 33613*/ OPC_MoveParent,
15811 : /* 33614*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
15812 : /* 33616*/ OPC_MoveParent,
15813 : /* 33617*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15814 : /* 33619*/ OPC_MoveParent,
15815 : /* 33620*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15816 : /* 33622*/ OPC_CheckType, MVT::i32,
15817 : /* 33624*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
15818 : /* 33626*/ OPC_EmitInteger, MVT::i32, 8,
15819 : /* 33629*/ OPC_EmitInteger, MVT::i32, 8,
15820 : /* 33632*/ OPC_EmitInteger, MVT::i32, 8,
15821 : /* 33635*/ OPC_EmitInteger, MVT::i1, 0,
15822 : /* 33638*/ OPC_EmitInteger, MVT::i32, 0,
15823 : /* 33641*/ OPC_EmitInteger, MVT::i32, 0,
15824 : /* 33644*/ OPC_EmitInteger, MVT::i32, 0,
15825 : /* 33647*/ OPC_EmitInteger, MVT::i32, 0,
15826 : /* 33650*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
15827 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
15828 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
15829 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
15830 : /* 33667*/ /*Scope*/ 77, /*->33745*/
15831 : /* 33668*/ OPC_CheckChild0Same, 1,
15832 : /* 33670*/ OPC_CheckChild1Integer, 16,
15833 : /* 33672*/ OPC_CheckChild1Type, MVT::i32,
15834 : /* 33674*/ OPC_MoveParent,
15835 : /* 33675*/ OPC_MoveParent,
15836 : /* 33676*/ OPC_MoveChild1,
15837 : /* 33677*/ OPC_CheckAndImm, 127|128,1/*255*/,
15838 : /* 33680*/ OPC_MoveChild0,
15839 : /* 33681*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
15840 : /* 33684*/ OPC_CheckChild0Same, 0,
15841 : /* 33686*/ OPC_CheckChild1Integer, 16,
15842 : /* 33688*/ OPC_CheckChild1Type, MVT::i32,
15843 : /* 33690*/ OPC_MoveParent,
15844 : /* 33691*/ OPC_MoveParent,
15845 : /* 33692*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
15846 : /* 33694*/ OPC_MoveParent,
15847 : /* 33695*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15848 : /* 33697*/ OPC_MoveParent,
15849 : /* 33698*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15850 : /* 33700*/ OPC_CheckType, MVT::i32,
15851 : /* 33702*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
15852 : /* 33704*/ OPC_EmitInteger, MVT::i32, 8,
15853 : /* 33707*/ OPC_EmitInteger, MVT::i32, 8,
15854 : /* 33710*/ OPC_EmitInteger, MVT::i32, 8,
15855 : /* 33713*/ OPC_EmitInteger, MVT::i1, 0,
15856 : /* 33716*/ OPC_EmitInteger, MVT::i32, 0,
15857 : /* 33719*/ OPC_EmitInteger, MVT::i32, 0,
15858 : /* 33722*/ OPC_EmitInteger, MVT::i32, 0,
15859 : /* 33725*/ OPC_EmitInteger, MVT::i32, 0,
15860 : /* 33728*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
15861 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
15862 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
15863 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
15864 : /* 33745*/ 0, /*End of Scope*/
15865 : /* 33746*/ 0, /*End of Scope*/
15866 : /* 33747*/ /*Scope*/ 9|128,3/*393*/, /*->34142*/
15867 : /* 33749*/ OPC_RecordChild0, // #2 = $src2
15868 : /* 33750*/ OPC_MoveChild1,
15869 : /* 33751*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
15870 : /* 33754*/ OPC_MoveChild0,
15871 : /* 33755*/ OPC_CheckAndImm, 127|128,1/*255*/,
15872 : /* 33758*/ OPC_Scope, 61|128,1/*189*/, /*->33950*/ // 2 children in Scope
15873 : /* 33761*/ OPC_CheckChild0Same, 1,
15874 : /* 33763*/ OPC_MoveParent,
15875 : /* 33764*/ OPC_MoveChild1,
15876 : /* 33765*/ OPC_CheckAndImm, 127|128,1/*255*/,
15877 : /* 33768*/ OPC_CheckChild0Same, 0,
15878 : /* 33770*/ OPC_MoveParent,
15879 : /* 33771*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
15880 : /* 33773*/ OPC_MoveParent,
15881 : /* 33774*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15882 : /* 33776*/ OPC_MoveParent,
15883 : /* 33777*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15884 : /* 33779*/ OPC_MoveParent,
15885 : /* 33780*/ OPC_MoveChild1,
15886 : /* 33781*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
15887 : /* 33784*/ OPC_MoveChild0,
15888 : /* 33785*/ OPC_CheckAndImm, 127|128,1/*255*/,
15889 : /* 33788*/ OPC_MoveChild0,
15890 : /* 33789*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
15891 : /* 33792*/ OPC_Scope, 77, /*->33871*/ // 2 children in Scope
15892 : /* 33794*/ OPC_CheckChild0Same, 1,
15893 : /* 33796*/ OPC_CheckChild1Integer, 16,
15894 : /* 33798*/ OPC_CheckChild1Type, MVT::i32,
15895 : /* 33800*/ OPC_MoveParent,
15896 : /* 33801*/ OPC_MoveParent,
15897 : /* 33802*/ OPC_MoveChild1,
15898 : /* 33803*/ OPC_CheckAndImm, 127|128,1/*255*/,
15899 : /* 33806*/ OPC_MoveChild0,
15900 : /* 33807*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
15901 : /* 33810*/ OPC_CheckChild0Same, 0,
15902 : /* 33812*/ OPC_CheckChild1Integer, 16,
15903 : /* 33814*/ OPC_CheckChild1Type, MVT::i32,
15904 : /* 33816*/ OPC_MoveParent,
15905 : /* 33817*/ OPC_MoveParent,
15906 : /* 33818*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
15907 : /* 33820*/ OPC_MoveParent,
15908 : /* 33821*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15909 : /* 33823*/ OPC_MoveParent,
15910 : /* 33824*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15911 : /* 33826*/ OPC_CheckType, MVT::i32,
15912 : /* 33828*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
15913 : /* 33830*/ OPC_EmitInteger, MVT::i32, 8,
15914 : /* 33833*/ OPC_EmitInteger, MVT::i32, 8,
15915 : /* 33836*/ OPC_EmitInteger, MVT::i32, 8,
15916 : /* 33839*/ OPC_EmitInteger, MVT::i1, 0,
15917 : /* 33842*/ OPC_EmitInteger, MVT::i32, 0,
15918 : /* 33845*/ OPC_EmitInteger, MVT::i32, 0,
15919 : /* 33848*/ OPC_EmitInteger, MVT::i32, 0,
15920 : /* 33851*/ OPC_EmitInteger, MVT::i32, 0,
15921 : /* 33854*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
15922 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
15923 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
15924 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
15925 : /* 33871*/ /*Scope*/ 77, /*->33949*/
15926 : /* 33872*/ OPC_CheckChild0Same, 0,
15927 : /* 33874*/ OPC_CheckChild1Integer, 16,
15928 : /* 33876*/ OPC_CheckChild1Type, MVT::i32,
15929 : /* 33878*/ OPC_MoveParent,
15930 : /* 33879*/ OPC_MoveParent,
15931 : /* 33880*/ OPC_MoveChild1,
15932 : /* 33881*/ OPC_CheckAndImm, 127|128,1/*255*/,
15933 : /* 33884*/ OPC_MoveChild0,
15934 : /* 33885*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
15935 : /* 33888*/ OPC_CheckChild0Same, 1,
15936 : /* 33890*/ OPC_CheckChild1Integer, 16,
15937 : /* 33892*/ OPC_CheckChild1Type, MVT::i32,
15938 : /* 33894*/ OPC_MoveParent,
15939 : /* 33895*/ OPC_MoveParent,
15940 : /* 33896*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
15941 : /* 33898*/ OPC_MoveParent,
15942 : /* 33899*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15943 : /* 33901*/ OPC_MoveParent,
15944 : /* 33902*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15945 : /* 33904*/ OPC_CheckType, MVT::i32,
15946 : /* 33906*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
15947 : /* 33908*/ OPC_EmitInteger, MVT::i32, 8,
15948 : /* 33911*/ OPC_EmitInteger, MVT::i32, 8,
15949 : /* 33914*/ OPC_EmitInteger, MVT::i32, 8,
15950 : /* 33917*/ OPC_EmitInteger, MVT::i1, 0,
15951 : /* 33920*/ OPC_EmitInteger, MVT::i32, 0,
15952 : /* 33923*/ OPC_EmitInteger, MVT::i32, 0,
15953 : /* 33926*/ OPC_EmitInteger, MVT::i32, 0,
15954 : /* 33929*/ OPC_EmitInteger, MVT::i32, 0,
15955 : /* 33932*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
15956 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
15957 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
15958 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
15959 : /* 33949*/ 0, /*End of Scope*/
15960 : /* 33950*/ /*Scope*/ 61|128,1/*189*/, /*->34141*/
15961 : /* 33952*/ OPC_CheckChild0Same, 0,
15962 : /* 33954*/ OPC_MoveParent,
15963 : /* 33955*/ OPC_MoveChild1,
15964 : /* 33956*/ OPC_CheckAndImm, 127|128,1/*255*/,
15965 : /* 33959*/ OPC_CheckChild0Same, 1,
15966 : /* 33961*/ OPC_MoveParent,
15967 : /* 33962*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
15968 : /* 33964*/ OPC_MoveParent,
15969 : /* 33965*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15970 : /* 33967*/ OPC_MoveParent,
15971 : /* 33968*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15972 : /* 33970*/ OPC_MoveParent,
15973 : /* 33971*/ OPC_MoveChild1,
15974 : /* 33972*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
15975 : /* 33975*/ OPC_MoveChild0,
15976 : /* 33976*/ OPC_CheckAndImm, 127|128,1/*255*/,
15977 : /* 33979*/ OPC_MoveChild0,
15978 : /* 33980*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
15979 : /* 33983*/ OPC_Scope, 77, /*->34062*/ // 2 children in Scope
15980 : /* 33985*/ OPC_CheckChild0Same, 1,
15981 : /* 33987*/ OPC_CheckChild1Integer, 16,
15982 : /* 33989*/ OPC_CheckChild1Type, MVT::i32,
15983 : /* 33991*/ OPC_MoveParent,
15984 : /* 33992*/ OPC_MoveParent,
15985 : /* 33993*/ OPC_MoveChild1,
15986 : /* 33994*/ OPC_CheckAndImm, 127|128,1/*255*/,
15987 : /* 33997*/ OPC_MoveChild0,
15988 : /* 33998*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
15989 : /* 34001*/ OPC_CheckChild0Same, 0,
15990 : /* 34003*/ OPC_CheckChild1Integer, 16,
15991 : /* 34005*/ OPC_CheckChild1Type, MVT::i32,
15992 : /* 34007*/ OPC_MoveParent,
15993 : /* 34008*/ OPC_MoveParent,
15994 : /* 34009*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
15995 : /* 34011*/ OPC_MoveParent,
15996 : /* 34012*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15997 : /* 34014*/ OPC_MoveParent,
15998 : /* 34015*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
15999 : /* 34017*/ OPC_CheckType, MVT::i32,
16000 : /* 34019*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
16001 : /* 34021*/ OPC_EmitInteger, MVT::i32, 8,
16002 : /* 34024*/ OPC_EmitInteger, MVT::i32, 8,
16003 : /* 34027*/ OPC_EmitInteger, MVT::i32, 8,
16004 : /* 34030*/ OPC_EmitInteger, MVT::i1, 0,
16005 : /* 34033*/ OPC_EmitInteger, MVT::i32, 0,
16006 : /* 34036*/ OPC_EmitInteger, MVT::i32, 0,
16007 : /* 34039*/ OPC_EmitInteger, MVT::i32, 0,
16008 : /* 34042*/ OPC_EmitInteger, MVT::i32, 0,
16009 : /* 34045*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
16010 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
16011 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
16012 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
16013 : /* 34062*/ /*Scope*/ 77, /*->34140*/
16014 : /* 34063*/ OPC_CheckChild0Same, 0,
16015 : /* 34065*/ OPC_CheckChild1Integer, 16,
16016 : /* 34067*/ OPC_CheckChild1Type, MVT::i32,
16017 : /* 34069*/ OPC_MoveParent,
16018 : /* 34070*/ OPC_MoveParent,
16019 : /* 34071*/ OPC_MoveChild1,
16020 : /* 34072*/ OPC_CheckAndImm, 127|128,1/*255*/,
16021 : /* 34075*/ OPC_MoveChild0,
16022 : /* 34076*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
16023 : /* 34079*/ OPC_CheckChild0Same, 1,
16024 : /* 34081*/ OPC_CheckChild1Integer, 16,
16025 : /* 34083*/ OPC_CheckChild1Type, MVT::i32,
16026 : /* 34085*/ OPC_MoveParent,
16027 : /* 34086*/ OPC_MoveParent,
16028 : /* 34087*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
16029 : /* 34089*/ OPC_MoveParent,
16030 : /* 34090*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16031 : /* 34092*/ OPC_MoveParent,
16032 : /* 34093*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16033 : /* 34095*/ OPC_CheckType, MVT::i32,
16034 : /* 34097*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
16035 : /* 34099*/ OPC_EmitInteger, MVT::i32, 8,
16036 : /* 34102*/ OPC_EmitInteger, MVT::i32, 8,
16037 : /* 34105*/ OPC_EmitInteger, MVT::i32, 8,
16038 : /* 34108*/ OPC_EmitInteger, MVT::i1, 0,
16039 : /* 34111*/ OPC_EmitInteger, MVT::i32, 0,
16040 : /* 34114*/ OPC_EmitInteger, MVT::i32, 0,
16041 : /* 34117*/ OPC_EmitInteger, MVT::i32, 0,
16042 : /* 34120*/ OPC_EmitInteger, MVT::i32, 0,
16043 : /* 34123*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
16044 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
16045 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
16046 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
16047 : /* 34140*/ 0, /*End of Scope*/
16048 : /* 34141*/ 0, /*End of Scope*/
16049 : /* 34142*/ /*Scope*/ 10|128,3/*394*/, /*->34538*/
16050 : /* 34144*/ OPC_MoveChild0,
16051 : /* 34145*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
16052 : /* 34148*/ OPC_MoveChild0,
16053 : /* 34149*/ OPC_CheckAndImm, 127|128,1/*255*/,
16054 : /* 34152*/ OPC_Scope, 62|128,1/*190*/, /*->34345*/ // 2 children in Scope
16055 : /* 34155*/ OPC_CheckChild0Same, 1,
16056 : /* 34157*/ OPC_MoveParent,
16057 : /* 34158*/ OPC_MoveChild1,
16058 : /* 34159*/ OPC_CheckAndImm, 127|128,1/*255*/,
16059 : /* 34162*/ OPC_CheckChild0Same, 0,
16060 : /* 34164*/ OPC_MoveParent,
16061 : /* 34165*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
16062 : /* 34167*/ OPC_MoveParent,
16063 : /* 34168*/ OPC_RecordChild1, // #2 = $src2
16064 : /* 34169*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16065 : /* 34171*/ OPC_MoveParent,
16066 : /* 34172*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16067 : /* 34174*/ OPC_MoveParent,
16068 : /* 34175*/ OPC_MoveChild1,
16069 : /* 34176*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
16070 : /* 34179*/ OPC_MoveChild0,
16071 : /* 34180*/ OPC_CheckAndImm, 127|128,1/*255*/,
16072 : /* 34183*/ OPC_MoveChild0,
16073 : /* 34184*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
16074 : /* 34187*/ OPC_Scope, 77, /*->34266*/ // 2 children in Scope
16075 : /* 34189*/ OPC_CheckChild0Same, 1,
16076 : /* 34191*/ OPC_CheckChild1Integer, 16,
16077 : /* 34193*/ OPC_CheckChild1Type, MVT::i32,
16078 : /* 34195*/ OPC_MoveParent,
16079 : /* 34196*/ OPC_MoveParent,
16080 : /* 34197*/ OPC_MoveChild1,
16081 : /* 34198*/ OPC_CheckAndImm, 127|128,1/*255*/,
16082 : /* 34201*/ OPC_MoveChild0,
16083 : /* 34202*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
16084 : /* 34205*/ OPC_CheckChild0Same, 0,
16085 : /* 34207*/ OPC_CheckChild1Integer, 16,
16086 : /* 34209*/ OPC_CheckChild1Type, MVT::i32,
16087 : /* 34211*/ OPC_MoveParent,
16088 : /* 34212*/ OPC_MoveParent,
16089 : /* 34213*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
16090 : /* 34215*/ OPC_MoveParent,
16091 : /* 34216*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16092 : /* 34218*/ OPC_MoveParent,
16093 : /* 34219*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16094 : /* 34221*/ OPC_CheckType, MVT::i32,
16095 : /* 34223*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
16096 : /* 34225*/ OPC_EmitInteger, MVT::i32, 8,
16097 : /* 34228*/ OPC_EmitInteger, MVT::i32, 8,
16098 : /* 34231*/ OPC_EmitInteger, MVT::i32, 8,
16099 : /* 34234*/ OPC_EmitInteger, MVT::i1, 0,
16100 : /* 34237*/ OPC_EmitInteger, MVT::i32, 0,
16101 : /* 34240*/ OPC_EmitInteger, MVT::i32, 0,
16102 : /* 34243*/ OPC_EmitInteger, MVT::i32, 0,
16103 : /* 34246*/ OPC_EmitInteger, MVT::i32, 0,
16104 : /* 34249*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
16105 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
16106 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
16107 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
16108 : /* 34266*/ /*Scope*/ 77, /*->34344*/
16109 : /* 34267*/ OPC_CheckChild0Same, 0,
16110 : /* 34269*/ OPC_CheckChild1Integer, 16,
16111 : /* 34271*/ OPC_CheckChild1Type, MVT::i32,
16112 : /* 34273*/ OPC_MoveParent,
16113 : /* 34274*/ OPC_MoveParent,
16114 : /* 34275*/ OPC_MoveChild1,
16115 : /* 34276*/ OPC_CheckAndImm, 127|128,1/*255*/,
16116 : /* 34279*/ OPC_MoveChild0,
16117 : /* 34280*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
16118 : /* 34283*/ OPC_CheckChild0Same, 1,
16119 : /* 34285*/ OPC_CheckChild1Integer, 16,
16120 : /* 34287*/ OPC_CheckChild1Type, MVT::i32,
16121 : /* 34289*/ OPC_MoveParent,
16122 : /* 34290*/ OPC_MoveParent,
16123 : /* 34291*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
16124 : /* 34293*/ OPC_MoveParent,
16125 : /* 34294*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16126 : /* 34296*/ OPC_MoveParent,
16127 : /* 34297*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16128 : /* 34299*/ OPC_CheckType, MVT::i32,
16129 : /* 34301*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
16130 : /* 34303*/ OPC_EmitInteger, MVT::i32, 8,
16131 : /* 34306*/ OPC_EmitInteger, MVT::i32, 8,
16132 : /* 34309*/ OPC_EmitInteger, MVT::i32, 8,
16133 : /* 34312*/ OPC_EmitInteger, MVT::i1, 0,
16134 : /* 34315*/ OPC_EmitInteger, MVT::i32, 0,
16135 : /* 34318*/ OPC_EmitInteger, MVT::i32, 0,
16136 : /* 34321*/ OPC_EmitInteger, MVT::i32, 0,
16137 : /* 34324*/ OPC_EmitInteger, MVT::i32, 0,
16138 : /* 34327*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
16139 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
16140 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
16141 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
16142 : /* 34344*/ 0, /*End of Scope*/
16143 : /* 34345*/ /*Scope*/ 62|128,1/*190*/, /*->34537*/
16144 : /* 34347*/ OPC_CheckChild0Same, 0,
16145 : /* 34349*/ OPC_MoveParent,
16146 : /* 34350*/ OPC_MoveChild1,
16147 : /* 34351*/ OPC_CheckAndImm, 127|128,1/*255*/,
16148 : /* 34354*/ OPC_CheckChild0Same, 1,
16149 : /* 34356*/ OPC_MoveParent,
16150 : /* 34357*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
16151 : /* 34359*/ OPC_MoveParent,
16152 : /* 34360*/ OPC_RecordChild1, // #2 = $src2
16153 : /* 34361*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16154 : /* 34363*/ OPC_MoveParent,
16155 : /* 34364*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16156 : /* 34366*/ OPC_MoveParent,
16157 : /* 34367*/ OPC_MoveChild1,
16158 : /* 34368*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
16159 : /* 34371*/ OPC_MoveChild0,
16160 : /* 34372*/ OPC_CheckAndImm, 127|128,1/*255*/,
16161 : /* 34375*/ OPC_MoveChild0,
16162 : /* 34376*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
16163 : /* 34379*/ OPC_Scope, 77, /*->34458*/ // 2 children in Scope
16164 : /* 34381*/ OPC_CheckChild0Same, 1,
16165 : /* 34383*/ OPC_CheckChild1Integer, 16,
16166 : /* 34385*/ OPC_CheckChild1Type, MVT::i32,
16167 : /* 34387*/ OPC_MoveParent,
16168 : /* 34388*/ OPC_MoveParent,
16169 : /* 34389*/ OPC_MoveChild1,
16170 : /* 34390*/ OPC_CheckAndImm, 127|128,1/*255*/,
16171 : /* 34393*/ OPC_MoveChild0,
16172 : /* 34394*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
16173 : /* 34397*/ OPC_CheckChild0Same, 0,
16174 : /* 34399*/ OPC_CheckChild1Integer, 16,
16175 : /* 34401*/ OPC_CheckChild1Type, MVT::i32,
16176 : /* 34403*/ OPC_MoveParent,
16177 : /* 34404*/ OPC_MoveParent,
16178 : /* 34405*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
16179 : /* 34407*/ OPC_MoveParent,
16180 : /* 34408*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16181 : /* 34410*/ OPC_MoveParent,
16182 : /* 34411*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16183 : /* 34413*/ OPC_CheckType, MVT::i32,
16184 : /* 34415*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
16185 : /* 34417*/ OPC_EmitInteger, MVT::i32, 8,
16186 : /* 34420*/ OPC_EmitInteger, MVT::i32, 8,
16187 : /* 34423*/ OPC_EmitInteger, MVT::i32, 8,
16188 : /* 34426*/ OPC_EmitInteger, MVT::i1, 0,
16189 : /* 34429*/ OPC_EmitInteger, MVT::i32, 0,
16190 : /* 34432*/ OPC_EmitInteger, MVT::i32, 0,
16191 : /* 34435*/ OPC_EmitInteger, MVT::i32, 0,
16192 : /* 34438*/ OPC_EmitInteger, MVT::i32, 0,
16193 : /* 34441*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
16194 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
16195 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
16196 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
16197 : /* 34458*/ /*Scope*/ 77, /*->34536*/
16198 : /* 34459*/ OPC_CheckChild0Same, 0,
16199 : /* 34461*/ OPC_CheckChild1Integer, 16,
16200 : /* 34463*/ OPC_CheckChild1Type, MVT::i32,
16201 : /* 34465*/ OPC_MoveParent,
16202 : /* 34466*/ OPC_MoveParent,
16203 : /* 34467*/ OPC_MoveChild1,
16204 : /* 34468*/ OPC_CheckAndImm, 127|128,1/*255*/,
16205 : /* 34471*/ OPC_MoveChild0,
16206 : /* 34472*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
16207 : /* 34475*/ OPC_CheckChild0Same, 1,
16208 : /* 34477*/ OPC_CheckChild1Integer, 16,
16209 : /* 34479*/ OPC_CheckChild1Type, MVT::i32,
16210 : /* 34481*/ OPC_MoveParent,
16211 : /* 34482*/ OPC_MoveParent,
16212 : /* 34483*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
16213 : /* 34485*/ OPC_MoveParent,
16214 : /* 34486*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16215 : /* 34488*/ OPC_MoveParent,
16216 : /* 34489*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16217 : /* 34491*/ OPC_CheckType, MVT::i32,
16218 : /* 34493*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
16219 : /* 34495*/ OPC_EmitInteger, MVT::i32, 8,
16220 : /* 34498*/ OPC_EmitInteger, MVT::i32, 8,
16221 : /* 34501*/ OPC_EmitInteger, MVT::i32, 8,
16222 : /* 34504*/ OPC_EmitInteger, MVT::i1, 0,
16223 : /* 34507*/ OPC_EmitInteger, MVT::i32, 0,
16224 : /* 34510*/ OPC_EmitInteger, MVT::i32, 0,
16225 : /* 34513*/ OPC_EmitInteger, MVT::i32, 0,
16226 : /* 34516*/ OPC_EmitInteger, MVT::i32, 0,
16227 : /* 34519*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
16228 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
16229 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
16230 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
16231 : /* 34536*/ 0, /*End of Scope*/
16232 : /* 34537*/ 0, /*End of Scope*/
16233 : /* 34538*/ 0, /*End of Scope*/
16234 : /* 34539*/ /*Scope*/ 56|128,6/*824*/, /*->35365*/
16235 : /* 34541*/ OPC_CheckChild0Same, 0,
16236 : /* 34543*/ OPC_CheckChild1Integer, 8,
16237 : /* 34545*/ OPC_CheckChild1Type, MVT::i32,
16238 : /* 34547*/ OPC_MoveParent,
16239 : /* 34548*/ OPC_MoveParent,
16240 : /* 34549*/ OPC_MoveChild1,
16241 : /* 34550*/ OPC_CheckAndImm, 127|128,1/*255*/,
16242 : /* 34553*/ OPC_MoveChild0,
16243 : /* 34554*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
16244 : /* 34557*/ OPC_CheckChild0Same, 1,
16245 : /* 34559*/ OPC_CheckChild1Integer, 8,
16246 : /* 34561*/ OPC_CheckChild1Type, MVT::i32,
16247 : /* 34563*/ OPC_MoveParent,
16248 : /* 34564*/ OPC_MoveParent,
16249 : /* 34565*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
16250 : /* 34567*/ OPC_MoveParent,
16251 : /* 34568*/ OPC_MoveChild1,
16252 : /* 34569*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
16253 : /* 34572*/ OPC_Scope, 9|128,3/*393*/, /*->34968*/ // 2 children in Scope
16254 : /* 34575*/ OPC_RecordChild0, // #2 = $src2
16255 : /* 34576*/ OPC_MoveChild1,
16256 : /* 34577*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
16257 : /* 34580*/ OPC_MoveChild0,
16258 : /* 34581*/ OPC_CheckAndImm, 127|128,1/*255*/,
16259 : /* 34584*/ OPC_Scope, 61|128,1/*189*/, /*->34776*/ // 2 children in Scope
16260 : /* 34587*/ OPC_CheckChild0Same, 1,
16261 : /* 34589*/ OPC_MoveParent,
16262 : /* 34590*/ OPC_MoveChild1,
16263 : /* 34591*/ OPC_CheckAndImm, 127|128,1/*255*/,
16264 : /* 34594*/ OPC_CheckChild0Same, 0,
16265 : /* 34596*/ OPC_MoveParent,
16266 : /* 34597*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
16267 : /* 34599*/ OPC_MoveParent,
16268 : /* 34600*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16269 : /* 34602*/ OPC_MoveParent,
16270 : /* 34603*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16271 : /* 34605*/ OPC_MoveParent,
16272 : /* 34606*/ OPC_MoveChild1,
16273 : /* 34607*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
16274 : /* 34610*/ OPC_MoveChild0,
16275 : /* 34611*/ OPC_CheckAndImm, 127|128,1/*255*/,
16276 : /* 34614*/ OPC_MoveChild0,
16277 : /* 34615*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
16278 : /* 34618*/ OPC_Scope, 77, /*->34697*/ // 2 children in Scope
16279 : /* 34620*/ OPC_CheckChild0Same, 1,
16280 : /* 34622*/ OPC_CheckChild1Integer, 16,
16281 : /* 34624*/ OPC_CheckChild1Type, MVT::i32,
16282 : /* 34626*/ OPC_MoveParent,
16283 : /* 34627*/ OPC_MoveParent,
16284 : /* 34628*/ OPC_MoveChild1,
16285 : /* 34629*/ OPC_CheckAndImm, 127|128,1/*255*/,
16286 : /* 34632*/ OPC_MoveChild0,
16287 : /* 34633*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
16288 : /* 34636*/ OPC_CheckChild0Same, 0,
16289 : /* 34638*/ OPC_CheckChild1Integer, 16,
16290 : /* 34640*/ OPC_CheckChild1Type, MVT::i32,
16291 : /* 34642*/ OPC_MoveParent,
16292 : /* 34643*/ OPC_MoveParent,
16293 : /* 34644*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
16294 : /* 34646*/ OPC_MoveParent,
16295 : /* 34647*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16296 : /* 34649*/ OPC_MoveParent,
16297 : /* 34650*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16298 : /* 34652*/ OPC_CheckType, MVT::i32,
16299 : /* 34654*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
16300 : /* 34656*/ OPC_EmitInteger, MVT::i32, 8,
16301 : /* 34659*/ OPC_EmitInteger, MVT::i32, 8,
16302 : /* 34662*/ OPC_EmitInteger, MVT::i32, 8,
16303 : /* 34665*/ OPC_EmitInteger, MVT::i1, 0,
16304 : /* 34668*/ OPC_EmitInteger, MVT::i32, 0,
16305 : /* 34671*/ OPC_EmitInteger, MVT::i32, 0,
16306 : /* 34674*/ OPC_EmitInteger, MVT::i32, 0,
16307 : /* 34677*/ OPC_EmitInteger, MVT::i32, 0,
16308 : /* 34680*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
16309 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
16310 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
16311 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
16312 : /* 34697*/ /*Scope*/ 77, /*->34775*/
16313 : /* 34698*/ OPC_CheckChild0Same, 0,
16314 : /* 34700*/ OPC_CheckChild1Integer, 16,
16315 : /* 34702*/ OPC_CheckChild1Type, MVT::i32,
16316 : /* 34704*/ OPC_MoveParent,
16317 : /* 34705*/ OPC_MoveParent,
16318 : /* 34706*/ OPC_MoveChild1,
16319 : /* 34707*/ OPC_CheckAndImm, 127|128,1/*255*/,
16320 : /* 34710*/ OPC_MoveChild0,
16321 : /* 34711*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
16322 : /* 34714*/ OPC_CheckChild0Same, 1,
16323 : /* 34716*/ OPC_CheckChild1Integer, 16,
16324 : /* 34718*/ OPC_CheckChild1Type, MVT::i32,
16325 : /* 34720*/ OPC_MoveParent,
16326 : /* 34721*/ OPC_MoveParent,
16327 : /* 34722*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
16328 : /* 34724*/ OPC_MoveParent,
16329 : /* 34725*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16330 : /* 34727*/ OPC_MoveParent,
16331 : /* 34728*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16332 : /* 34730*/ OPC_CheckType, MVT::i32,
16333 : /* 34732*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
16334 : /* 34734*/ OPC_EmitInteger, MVT::i32, 8,
16335 : /* 34737*/ OPC_EmitInteger, MVT::i32, 8,
16336 : /* 34740*/ OPC_EmitInteger, MVT::i32, 8,
16337 : /* 34743*/ OPC_EmitInteger, MVT::i1, 0,
16338 : /* 34746*/ OPC_EmitInteger, MVT::i32, 0,
16339 : /* 34749*/ OPC_EmitInteger, MVT::i32, 0,
16340 : /* 34752*/ OPC_EmitInteger, MVT::i32, 0,
16341 : /* 34755*/ OPC_EmitInteger, MVT::i32, 0,
16342 : /* 34758*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
16343 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
16344 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
16345 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
16346 : /* 34775*/ 0, /*End of Scope*/
16347 : /* 34776*/ /*Scope*/ 61|128,1/*189*/, /*->34967*/
16348 : /* 34778*/ OPC_CheckChild0Same, 0,
16349 : /* 34780*/ OPC_MoveParent,
16350 : /* 34781*/ OPC_MoveChild1,
16351 : /* 34782*/ OPC_CheckAndImm, 127|128,1/*255*/,
16352 : /* 34785*/ OPC_CheckChild0Same, 1,
16353 : /* 34787*/ OPC_MoveParent,
16354 : /* 34788*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
16355 : /* 34790*/ OPC_MoveParent,
16356 : /* 34791*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16357 : /* 34793*/ OPC_MoveParent,
16358 : /* 34794*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16359 : /* 34796*/ OPC_MoveParent,
16360 : /* 34797*/ OPC_MoveChild1,
16361 : /* 34798*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
16362 : /* 34801*/ OPC_MoveChild0,
16363 : /* 34802*/ OPC_CheckAndImm, 127|128,1/*255*/,
16364 : /* 34805*/ OPC_MoveChild0,
16365 : /* 34806*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
16366 : /* 34809*/ OPC_Scope, 77, /*->34888*/ // 2 children in Scope
16367 : /* 34811*/ OPC_CheckChild0Same, 1,
16368 : /* 34813*/ OPC_CheckChild1Integer, 16,
16369 : /* 34815*/ OPC_CheckChild1Type, MVT::i32,
16370 : /* 34817*/ OPC_MoveParent,
16371 : /* 34818*/ OPC_MoveParent,
16372 : /* 34819*/ OPC_MoveChild1,
16373 : /* 34820*/ OPC_CheckAndImm, 127|128,1/*255*/,
16374 : /* 34823*/ OPC_MoveChild0,
16375 : /* 34824*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
16376 : /* 34827*/ OPC_CheckChild0Same, 0,
16377 : /* 34829*/ OPC_CheckChild1Integer, 16,
16378 : /* 34831*/ OPC_CheckChild1Type, MVT::i32,
16379 : /* 34833*/ OPC_MoveParent,
16380 : /* 34834*/ OPC_MoveParent,
16381 : /* 34835*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
16382 : /* 34837*/ OPC_MoveParent,
16383 : /* 34838*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16384 : /* 34840*/ OPC_MoveParent,
16385 : /* 34841*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16386 : /* 34843*/ OPC_CheckType, MVT::i32,
16387 : /* 34845*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
16388 : /* 34847*/ OPC_EmitInteger, MVT::i32, 8,
16389 : /* 34850*/ OPC_EmitInteger, MVT::i32, 8,
16390 : /* 34853*/ OPC_EmitInteger, MVT::i32, 8,
16391 : /* 34856*/ OPC_EmitInteger, MVT::i1, 0,
16392 : /* 34859*/ OPC_EmitInteger, MVT::i32, 0,
16393 : /* 34862*/ OPC_EmitInteger, MVT::i32, 0,
16394 : /* 34865*/ OPC_EmitInteger, MVT::i32, 0,
16395 : /* 34868*/ OPC_EmitInteger, MVT::i32, 0,
16396 : /* 34871*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
16397 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
16398 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
16399 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
16400 : /* 34888*/ /*Scope*/ 77, /*->34966*/
16401 : /* 34889*/ OPC_CheckChild0Same, 0,
16402 : /* 34891*/ OPC_CheckChild1Integer, 16,
16403 : /* 34893*/ OPC_CheckChild1Type, MVT::i32,
16404 : /* 34895*/ OPC_MoveParent,
16405 : /* 34896*/ OPC_MoveParent,
16406 : /* 34897*/ OPC_MoveChild1,
16407 : /* 34898*/ OPC_CheckAndImm, 127|128,1/*255*/,
16408 : /* 34901*/ OPC_MoveChild0,
16409 : /* 34902*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
16410 : /* 34905*/ OPC_CheckChild0Same, 1,
16411 : /* 34907*/ OPC_CheckChild1Integer, 16,
16412 : /* 34909*/ OPC_CheckChild1Type, MVT::i32,
16413 : /* 34911*/ OPC_MoveParent,
16414 : /* 34912*/ OPC_MoveParent,
16415 : /* 34913*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
16416 : /* 34915*/ OPC_MoveParent,
16417 : /* 34916*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16418 : /* 34918*/ OPC_MoveParent,
16419 : /* 34919*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16420 : /* 34921*/ OPC_CheckType, MVT::i32,
16421 : /* 34923*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
16422 : /* 34925*/ OPC_EmitInteger, MVT::i32, 8,
16423 : /* 34928*/ OPC_EmitInteger, MVT::i32, 8,
16424 : /* 34931*/ OPC_EmitInteger, MVT::i32, 8,
16425 : /* 34934*/ OPC_EmitInteger, MVT::i1, 0,
16426 : /* 34937*/ OPC_EmitInteger, MVT::i32, 0,
16427 : /* 34940*/ OPC_EmitInteger, MVT::i32, 0,
16428 : /* 34943*/ OPC_EmitInteger, MVT::i32, 0,
16429 : /* 34946*/ OPC_EmitInteger, MVT::i32, 0,
16430 : /* 34949*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
16431 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
16432 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
16433 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
16434 : /* 34966*/ 0, /*End of Scope*/
16435 : /* 34967*/ 0, /*End of Scope*/
16436 : /* 34968*/ /*Scope*/ 10|128,3/*394*/, /*->35364*/
16437 : /* 34970*/ OPC_MoveChild0,
16438 : /* 34971*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
16439 : /* 34974*/ OPC_MoveChild0,
16440 : /* 34975*/ OPC_CheckAndImm, 127|128,1/*255*/,
16441 : /* 34978*/ OPC_Scope, 62|128,1/*190*/, /*->35171*/ // 2 children in Scope
16442 : /* 34981*/ OPC_CheckChild0Same, 1,
16443 : /* 34983*/ OPC_MoveParent,
16444 : /* 34984*/ OPC_MoveChild1,
16445 : /* 34985*/ OPC_CheckAndImm, 127|128,1/*255*/,
16446 : /* 34988*/ OPC_CheckChild0Same, 0,
16447 : /* 34990*/ OPC_MoveParent,
16448 : /* 34991*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
16449 : /* 34993*/ OPC_MoveParent,
16450 : /* 34994*/ OPC_RecordChild1, // #2 = $src2
16451 : /* 34995*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16452 : /* 34997*/ OPC_MoveParent,
16453 : /* 34998*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16454 : /* 35000*/ OPC_MoveParent,
16455 : /* 35001*/ OPC_MoveChild1,
16456 : /* 35002*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
16457 : /* 35005*/ OPC_MoveChild0,
16458 : /* 35006*/ OPC_CheckAndImm, 127|128,1/*255*/,
16459 : /* 35009*/ OPC_MoveChild0,
16460 : /* 35010*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
16461 : /* 35013*/ OPC_Scope, 77, /*->35092*/ // 2 children in Scope
16462 : /* 35015*/ OPC_CheckChild0Same, 1,
16463 : /* 35017*/ OPC_CheckChild1Integer, 16,
16464 : /* 35019*/ OPC_CheckChild1Type, MVT::i32,
16465 : /* 35021*/ OPC_MoveParent,
16466 : /* 35022*/ OPC_MoveParent,
16467 : /* 35023*/ OPC_MoveChild1,
16468 : /* 35024*/ OPC_CheckAndImm, 127|128,1/*255*/,
16469 : /* 35027*/ OPC_MoveChild0,
16470 : /* 35028*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
16471 : /* 35031*/ OPC_CheckChild0Same, 0,
16472 : /* 35033*/ OPC_CheckChild1Integer, 16,
16473 : /* 35035*/ OPC_CheckChild1Type, MVT::i32,
16474 : /* 35037*/ OPC_MoveParent,
16475 : /* 35038*/ OPC_MoveParent,
16476 : /* 35039*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
16477 : /* 35041*/ OPC_MoveParent,
16478 : /* 35042*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16479 : /* 35044*/ OPC_MoveParent,
16480 : /* 35045*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16481 : /* 35047*/ OPC_CheckType, MVT::i32,
16482 : /* 35049*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
16483 : /* 35051*/ OPC_EmitInteger, MVT::i32, 8,
16484 : /* 35054*/ OPC_EmitInteger, MVT::i32, 8,
16485 : /* 35057*/ OPC_EmitInteger, MVT::i32, 8,
16486 : /* 35060*/ OPC_EmitInteger, MVT::i1, 0,
16487 : /* 35063*/ OPC_EmitInteger, MVT::i32, 0,
16488 : /* 35066*/ OPC_EmitInteger, MVT::i32, 0,
16489 : /* 35069*/ OPC_EmitInteger, MVT::i32, 0,
16490 : /* 35072*/ OPC_EmitInteger, MVT::i32, 0,
16491 : /* 35075*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
16492 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
16493 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
16494 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
16495 : /* 35092*/ /*Scope*/ 77, /*->35170*/
16496 : /* 35093*/ OPC_CheckChild0Same, 0,
16497 : /* 35095*/ OPC_CheckChild1Integer, 16,
16498 : /* 35097*/ OPC_CheckChild1Type, MVT::i32,
16499 : /* 35099*/ OPC_MoveParent,
16500 : /* 35100*/ OPC_MoveParent,
16501 : /* 35101*/ OPC_MoveChild1,
16502 : /* 35102*/ OPC_CheckAndImm, 127|128,1/*255*/,
16503 : /* 35105*/ OPC_MoveChild0,
16504 : /* 35106*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
16505 : /* 35109*/ OPC_CheckChild0Same, 1,
16506 : /* 35111*/ OPC_CheckChild1Integer, 16,
16507 : /* 35113*/ OPC_CheckChild1Type, MVT::i32,
16508 : /* 35115*/ OPC_MoveParent,
16509 : /* 35116*/ OPC_MoveParent,
16510 : /* 35117*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
16511 : /* 35119*/ OPC_MoveParent,
16512 : /* 35120*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16513 : /* 35122*/ OPC_MoveParent,
16514 : /* 35123*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16515 : /* 35125*/ OPC_CheckType, MVT::i32,
16516 : /* 35127*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
16517 : /* 35129*/ OPC_EmitInteger, MVT::i32, 8,
16518 : /* 35132*/ OPC_EmitInteger, MVT::i32, 8,
16519 : /* 35135*/ OPC_EmitInteger, MVT::i32, 8,
16520 : /* 35138*/ OPC_EmitInteger, MVT::i1, 0,
16521 : /* 35141*/ OPC_EmitInteger, MVT::i32, 0,
16522 : /* 35144*/ OPC_EmitInteger, MVT::i32, 0,
16523 : /* 35147*/ OPC_EmitInteger, MVT::i32, 0,
16524 : /* 35150*/ OPC_EmitInteger, MVT::i32, 0,
16525 : /* 35153*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
16526 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
16527 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
16528 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
16529 : /* 35170*/ 0, /*End of Scope*/
16530 : /* 35171*/ /*Scope*/ 62|128,1/*190*/, /*->35363*/
16531 : /* 35173*/ OPC_CheckChild0Same, 0,
16532 : /* 35175*/ OPC_MoveParent,
16533 : /* 35176*/ OPC_MoveChild1,
16534 : /* 35177*/ OPC_CheckAndImm, 127|128,1/*255*/,
16535 : /* 35180*/ OPC_CheckChild0Same, 1,
16536 : /* 35182*/ OPC_MoveParent,
16537 : /* 35183*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
16538 : /* 35185*/ OPC_MoveParent,
16539 : /* 35186*/ OPC_RecordChild1, // #2 = $src2
16540 : /* 35187*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16541 : /* 35189*/ OPC_MoveParent,
16542 : /* 35190*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16543 : /* 35192*/ OPC_MoveParent,
16544 : /* 35193*/ OPC_MoveChild1,
16545 : /* 35194*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
16546 : /* 35197*/ OPC_MoveChild0,
16547 : /* 35198*/ OPC_CheckAndImm, 127|128,1/*255*/,
16548 : /* 35201*/ OPC_MoveChild0,
16549 : /* 35202*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
16550 : /* 35205*/ OPC_Scope, 77, /*->35284*/ // 2 children in Scope
16551 : /* 35207*/ OPC_CheckChild0Same, 1,
16552 : /* 35209*/ OPC_CheckChild1Integer, 16,
16553 : /* 35211*/ OPC_CheckChild1Type, MVT::i32,
16554 : /* 35213*/ OPC_MoveParent,
16555 : /* 35214*/ OPC_MoveParent,
16556 : /* 35215*/ OPC_MoveChild1,
16557 : /* 35216*/ OPC_CheckAndImm, 127|128,1/*255*/,
16558 : /* 35219*/ OPC_MoveChild0,
16559 : /* 35220*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
16560 : /* 35223*/ OPC_CheckChild0Same, 0,
16561 : /* 35225*/ OPC_CheckChild1Integer, 16,
16562 : /* 35227*/ OPC_CheckChild1Type, MVT::i32,
16563 : /* 35229*/ OPC_MoveParent,
16564 : /* 35230*/ OPC_MoveParent,
16565 : /* 35231*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
16566 : /* 35233*/ OPC_MoveParent,
16567 : /* 35234*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16568 : /* 35236*/ OPC_MoveParent,
16569 : /* 35237*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16570 : /* 35239*/ OPC_CheckType, MVT::i32,
16571 : /* 35241*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
16572 : /* 35243*/ OPC_EmitInteger, MVT::i32, 8,
16573 : /* 35246*/ OPC_EmitInteger, MVT::i32, 8,
16574 : /* 35249*/ OPC_EmitInteger, MVT::i32, 8,
16575 : /* 35252*/ OPC_EmitInteger, MVT::i1, 0,
16576 : /* 35255*/ OPC_EmitInteger, MVT::i32, 0,
16577 : /* 35258*/ OPC_EmitInteger, MVT::i32, 0,
16578 : /* 35261*/ OPC_EmitInteger, MVT::i32, 0,
16579 : /* 35264*/ OPC_EmitInteger, MVT::i32, 0,
16580 : /* 35267*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
16581 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
16582 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
16583 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
16584 : /* 35284*/ /*Scope*/ 77, /*->35362*/
16585 : /* 35285*/ OPC_CheckChild0Same, 0,
16586 : /* 35287*/ OPC_CheckChild1Integer, 16,
16587 : /* 35289*/ OPC_CheckChild1Type, MVT::i32,
16588 : /* 35291*/ OPC_MoveParent,
16589 : /* 35292*/ OPC_MoveParent,
16590 : /* 35293*/ OPC_MoveChild1,
16591 : /* 35294*/ OPC_CheckAndImm, 127|128,1/*255*/,
16592 : /* 35297*/ OPC_MoveChild0,
16593 : /* 35298*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
16594 : /* 35301*/ OPC_CheckChild0Same, 1,
16595 : /* 35303*/ OPC_CheckChild1Integer, 16,
16596 : /* 35305*/ OPC_CheckChild1Type, MVT::i32,
16597 : /* 35307*/ OPC_MoveParent,
16598 : /* 35308*/ OPC_MoveParent,
16599 : /* 35309*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
16600 : /* 35311*/ OPC_MoveParent,
16601 : /* 35312*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16602 : /* 35314*/ OPC_MoveParent,
16603 : /* 35315*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16604 : /* 35317*/ OPC_CheckType, MVT::i32,
16605 : /* 35319*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
16606 : /* 35321*/ OPC_EmitInteger, MVT::i32, 8,
16607 : /* 35324*/ OPC_EmitInteger, MVT::i32, 8,
16608 : /* 35327*/ OPC_EmitInteger, MVT::i32, 8,
16609 : /* 35330*/ OPC_EmitInteger, MVT::i1, 0,
16610 : /* 35333*/ OPC_EmitInteger, MVT::i32, 0,
16611 : /* 35336*/ OPC_EmitInteger, MVT::i32, 0,
16612 : /* 35339*/ OPC_EmitInteger, MVT::i32, 0,
16613 : /* 35342*/ OPC_EmitInteger, MVT::i32, 0,
16614 : /* 35345*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
16615 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
16616 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
16617 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
16618 : /* 35362*/ 0, /*End of Scope*/
16619 : /* 35363*/ 0, /*End of Scope*/
16620 : /* 35364*/ 0, /*End of Scope*/
16621 : /* 35365*/ 0, /*End of Scope*/
16622 : /* 35366*/ 0, // EndSwitchOpcode
16623 : /* 35367*/ /*SwitchOpcode*/ 75|128,47/*6091*/, TARGET_VAL(AMDGPUISD::MUL_U24),// ->41462
16624 : /* 35371*/ OPC_MoveChild0,
16625 : /* 35372*/ OPC_CheckAndImm, 127|128,1/*255*/,
16626 : /* 35375*/ OPC_MoveChild0,
16627 : /* 35376*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
16628 : /* 35379*/ OPC_Scope, 5|128,12/*1541*/, /*->36923*/ // 3 children in Scope
16629 : /* 35382*/ OPC_CheckChild0Same, 0,
16630 : /* 35384*/ OPC_CheckChild1Integer, 16,
16631 : /* 35386*/ OPC_CheckChild1Type, MVT::i32,
16632 : /* 35388*/ OPC_MoveParent,
16633 : /* 35389*/ OPC_MoveParent,
16634 : /* 35390*/ OPC_MoveChild1,
16635 : /* 35391*/ OPC_CheckAndImm, 127|128,1/*255*/,
16636 : /* 35394*/ OPC_MoveChild0,
16637 : /* 35395*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
16638 : /* 35398*/ OPC_CheckChild0Same, 1,
16639 : /* 35400*/ OPC_CheckChild1Integer, 16,
16640 : /* 35402*/ OPC_CheckChild1Type, MVT::i32,
16641 : /* 35404*/ OPC_MoveParent,
16642 : /* 35405*/ OPC_MoveParent,
16643 : /* 35406*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
16644 : /* 35408*/ OPC_MoveParent,
16645 : /* 35409*/ OPC_MoveChild1,
16646 : /* 35410*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
16647 : /* 35413*/ OPC_MoveChild0,
16648 : /* 35414*/ OPC_SwitchOpcode /*2 cases */, 37|128,6/*805*/, TARGET_VAL(ISD::ADD),// ->36224
16649 : /* 35419*/ OPC_Scope, 15|128,3/*399*/, /*->35821*/ // 2 children in Scope
16650 : /* 35422*/ OPC_RecordChild0, // #2 = $src2
16651 : /* 35423*/ OPC_MoveChild1,
16652 : /* 35424*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
16653 : /* 35427*/ OPC_MoveChild0,
16654 : /* 35428*/ OPC_CheckAndImm, 127|128,1/*255*/,
16655 : /* 35431*/ OPC_Scope, 64|128,1/*192*/, /*->35626*/ // 2 children in Scope
16656 : /* 35434*/ OPC_CheckChild0Same, 0,
16657 : /* 35436*/ OPC_MoveParent,
16658 : /* 35437*/ OPC_MoveChild1,
16659 : /* 35438*/ OPC_CheckAndImm, 127|128,1/*255*/,
16660 : /* 35441*/ OPC_CheckChild0Same, 1,
16661 : /* 35443*/ OPC_MoveParent,
16662 : /* 35444*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
16663 : /* 35446*/ OPC_MoveParent,
16664 : /* 35447*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16665 : /* 35449*/ OPC_MoveParent,
16666 : /* 35450*/ OPC_MoveChild1,
16667 : /* 35451*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
16668 : /* 35454*/ OPC_MoveChild0,
16669 : /* 35455*/ OPC_CheckAndImm, 127|128,1/*255*/,
16670 : /* 35458*/ OPC_MoveChild0,
16671 : /* 35459*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
16672 : /* 35462*/ OPC_Scope, 80, /*->35544*/ // 2 children in Scope
16673 : /* 35464*/ OPC_CheckChild0Same, 0,
16674 : /* 35466*/ OPC_CheckChild1Integer, 8,
16675 : /* 35468*/ OPC_CheckChild1Type, MVT::i32,
16676 : /* 35470*/ OPC_MoveParent,
16677 : /* 35471*/ OPC_MoveParent,
16678 : /* 35472*/ OPC_MoveChild1,
16679 : /* 35473*/ OPC_CheckAndImm, 127|128,1/*255*/,
16680 : /* 35476*/ OPC_MoveChild0,
16681 : /* 35477*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
16682 : /* 35480*/ OPC_CheckChild0Same, 1,
16683 : /* 35482*/ OPC_CheckChild1Integer, 8,
16684 : /* 35484*/ OPC_CheckChild1Type, MVT::i32,
16685 : /* 35486*/ OPC_MoveParent,
16686 : /* 35487*/ OPC_MoveParent,
16687 : /* 35488*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
16688 : /* 35490*/ OPC_MoveParent,
16689 : /* 35491*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16690 : /* 35493*/ OPC_MoveParent,
16691 : /* 35494*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16692 : /* 35496*/ OPC_MoveParent,
16693 : /* 35497*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16694 : /* 35499*/ OPC_CheckType, MVT::i32,
16695 : /* 35501*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
16696 : /* 35503*/ OPC_EmitInteger, MVT::i32, 8,
16697 : /* 35506*/ OPC_EmitInteger, MVT::i32, 8,
16698 : /* 35509*/ OPC_EmitInteger, MVT::i32, 8,
16699 : /* 35512*/ OPC_EmitInteger, MVT::i1, 0,
16700 : /* 35515*/ OPC_EmitInteger, MVT::i32, 0,
16701 : /* 35518*/ OPC_EmitInteger, MVT::i32, 0,
16702 : /* 35521*/ OPC_EmitInteger, MVT::i32, 0,
16703 : /* 35524*/ OPC_EmitInteger, MVT::i32, 0,
16704 : /* 35527*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
16705 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
16706 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
16707 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
16708 : /* 35544*/ /*Scope*/ 80, /*->35625*/
16709 : /* 35545*/ OPC_CheckChild0Same, 1,
16710 : /* 35547*/ OPC_CheckChild1Integer, 8,
16711 : /* 35549*/ OPC_CheckChild1Type, MVT::i32,
16712 : /* 35551*/ OPC_MoveParent,
16713 : /* 35552*/ OPC_MoveParent,
16714 : /* 35553*/ OPC_MoveChild1,
16715 : /* 35554*/ OPC_CheckAndImm, 127|128,1/*255*/,
16716 : /* 35557*/ OPC_MoveChild0,
16717 : /* 35558*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
16718 : /* 35561*/ OPC_CheckChild0Same, 0,
16719 : /* 35563*/ OPC_CheckChild1Integer, 8,
16720 : /* 35565*/ OPC_CheckChild1Type, MVT::i32,
16721 : /* 35567*/ OPC_MoveParent,
16722 : /* 35568*/ OPC_MoveParent,
16723 : /* 35569*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
16724 : /* 35571*/ OPC_MoveParent,
16725 : /* 35572*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16726 : /* 35574*/ OPC_MoveParent,
16727 : /* 35575*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16728 : /* 35577*/ OPC_MoveParent,
16729 : /* 35578*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16730 : /* 35580*/ OPC_CheckType, MVT::i32,
16731 : /* 35582*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
16732 : /* 35584*/ OPC_EmitInteger, MVT::i32, 8,
16733 : /* 35587*/ OPC_EmitInteger, MVT::i32, 8,
16734 : /* 35590*/ OPC_EmitInteger, MVT::i32, 8,
16735 : /* 35593*/ OPC_EmitInteger, MVT::i1, 0,
16736 : /* 35596*/ OPC_EmitInteger, MVT::i32, 0,
16737 : /* 35599*/ OPC_EmitInteger, MVT::i32, 0,
16738 : /* 35602*/ OPC_EmitInteger, MVT::i32, 0,
16739 : /* 35605*/ OPC_EmitInteger, MVT::i32, 0,
16740 : /* 35608*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
16741 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
16742 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
16743 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
16744 : /* 35625*/ 0, /*End of Scope*/
16745 : /* 35626*/ /*Scope*/ 64|128,1/*192*/, /*->35820*/
16746 : /* 35628*/ OPC_CheckChild0Same, 1,
16747 : /* 35630*/ OPC_MoveParent,
16748 : /* 35631*/ OPC_MoveChild1,
16749 : /* 35632*/ OPC_CheckAndImm, 127|128,1/*255*/,
16750 : /* 35635*/ OPC_CheckChild0Same, 0,
16751 : /* 35637*/ OPC_MoveParent,
16752 : /* 35638*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
16753 : /* 35640*/ OPC_MoveParent,
16754 : /* 35641*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16755 : /* 35643*/ OPC_MoveParent,
16756 : /* 35644*/ OPC_MoveChild1,
16757 : /* 35645*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
16758 : /* 35648*/ OPC_MoveChild0,
16759 : /* 35649*/ OPC_CheckAndImm, 127|128,1/*255*/,
16760 : /* 35652*/ OPC_MoveChild0,
16761 : /* 35653*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
16762 : /* 35656*/ OPC_Scope, 80, /*->35738*/ // 2 children in Scope
16763 : /* 35658*/ OPC_CheckChild0Same, 0,
16764 : /* 35660*/ OPC_CheckChild1Integer, 8,
16765 : /* 35662*/ OPC_CheckChild1Type, MVT::i32,
16766 : /* 35664*/ OPC_MoveParent,
16767 : /* 35665*/ OPC_MoveParent,
16768 : /* 35666*/ OPC_MoveChild1,
16769 : /* 35667*/ OPC_CheckAndImm, 127|128,1/*255*/,
16770 : /* 35670*/ OPC_MoveChild0,
16771 : /* 35671*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
16772 : /* 35674*/ OPC_CheckChild0Same, 1,
16773 : /* 35676*/ OPC_CheckChild1Integer, 8,
16774 : /* 35678*/ OPC_CheckChild1Type, MVT::i32,
16775 : /* 35680*/ OPC_MoveParent,
16776 : /* 35681*/ OPC_MoveParent,
16777 : /* 35682*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
16778 : /* 35684*/ OPC_MoveParent,
16779 : /* 35685*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16780 : /* 35687*/ OPC_MoveParent,
16781 : /* 35688*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16782 : /* 35690*/ OPC_MoveParent,
16783 : /* 35691*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16784 : /* 35693*/ OPC_CheckType, MVT::i32,
16785 : /* 35695*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
16786 : /* 35697*/ OPC_EmitInteger, MVT::i32, 8,
16787 : /* 35700*/ OPC_EmitInteger, MVT::i32, 8,
16788 : /* 35703*/ OPC_EmitInteger, MVT::i32, 8,
16789 : /* 35706*/ OPC_EmitInteger, MVT::i1, 0,
16790 : /* 35709*/ OPC_EmitInteger, MVT::i32, 0,
16791 : /* 35712*/ OPC_EmitInteger, MVT::i32, 0,
16792 : /* 35715*/ OPC_EmitInteger, MVT::i32, 0,
16793 : /* 35718*/ OPC_EmitInteger, MVT::i32, 0,
16794 : /* 35721*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
16795 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
16796 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
16797 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
16798 : /* 35738*/ /*Scope*/ 80, /*->35819*/
16799 : /* 35739*/ OPC_CheckChild0Same, 1,
16800 : /* 35741*/ OPC_CheckChild1Integer, 8,
16801 : /* 35743*/ OPC_CheckChild1Type, MVT::i32,
16802 : /* 35745*/ OPC_MoveParent,
16803 : /* 35746*/ OPC_MoveParent,
16804 : /* 35747*/ OPC_MoveChild1,
16805 : /* 35748*/ OPC_CheckAndImm, 127|128,1/*255*/,
16806 : /* 35751*/ OPC_MoveChild0,
16807 : /* 35752*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
16808 : /* 35755*/ OPC_CheckChild0Same, 0,
16809 : /* 35757*/ OPC_CheckChild1Integer, 8,
16810 : /* 35759*/ OPC_CheckChild1Type, MVT::i32,
16811 : /* 35761*/ OPC_MoveParent,
16812 : /* 35762*/ OPC_MoveParent,
16813 : /* 35763*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
16814 : /* 35765*/ OPC_MoveParent,
16815 : /* 35766*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16816 : /* 35768*/ OPC_MoveParent,
16817 : /* 35769*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16818 : /* 35771*/ OPC_MoveParent,
16819 : /* 35772*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16820 : /* 35774*/ OPC_CheckType, MVT::i32,
16821 : /* 35776*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
16822 : /* 35778*/ OPC_EmitInteger, MVT::i32, 8,
16823 : /* 35781*/ OPC_EmitInteger, MVT::i32, 8,
16824 : /* 35784*/ OPC_EmitInteger, MVT::i32, 8,
16825 : /* 35787*/ OPC_EmitInteger, MVT::i1, 0,
16826 : /* 35790*/ OPC_EmitInteger, MVT::i32, 0,
16827 : /* 35793*/ OPC_EmitInteger, MVT::i32, 0,
16828 : /* 35796*/ OPC_EmitInteger, MVT::i32, 0,
16829 : /* 35799*/ OPC_EmitInteger, MVT::i32, 0,
16830 : /* 35802*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
16831 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
16832 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
16833 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
16834 : /* 35819*/ 0, /*End of Scope*/
16835 : /* 35820*/ 0, /*End of Scope*/
16836 : /* 35821*/ /*Scope*/ 16|128,3/*400*/, /*->36223*/
16837 : /* 35823*/ OPC_MoveChild0,
16838 : /* 35824*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
16839 : /* 35827*/ OPC_MoveChild0,
16840 : /* 35828*/ OPC_CheckAndImm, 127|128,1/*255*/,
16841 : /* 35831*/ OPC_Scope, 65|128,1/*193*/, /*->36027*/ // 2 children in Scope
16842 : /* 35834*/ OPC_CheckChild0Same, 0,
16843 : /* 35836*/ OPC_MoveParent,
16844 : /* 35837*/ OPC_MoveChild1,
16845 : /* 35838*/ OPC_CheckAndImm, 127|128,1/*255*/,
16846 : /* 35841*/ OPC_CheckChild0Same, 1,
16847 : /* 35843*/ OPC_MoveParent,
16848 : /* 35844*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
16849 : /* 35846*/ OPC_MoveParent,
16850 : /* 35847*/ OPC_RecordChild1, // #2 = $src2
16851 : /* 35848*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16852 : /* 35850*/ OPC_MoveParent,
16853 : /* 35851*/ OPC_MoveChild1,
16854 : /* 35852*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
16855 : /* 35855*/ OPC_MoveChild0,
16856 : /* 35856*/ OPC_CheckAndImm, 127|128,1/*255*/,
16857 : /* 35859*/ OPC_MoveChild0,
16858 : /* 35860*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
16859 : /* 35863*/ OPC_Scope, 80, /*->35945*/ // 2 children in Scope
16860 : /* 35865*/ OPC_CheckChild0Same, 0,
16861 : /* 35867*/ OPC_CheckChild1Integer, 8,
16862 : /* 35869*/ OPC_CheckChild1Type, MVT::i32,
16863 : /* 35871*/ OPC_MoveParent,
16864 : /* 35872*/ OPC_MoveParent,
16865 : /* 35873*/ OPC_MoveChild1,
16866 : /* 35874*/ OPC_CheckAndImm, 127|128,1/*255*/,
16867 : /* 35877*/ OPC_MoveChild0,
16868 : /* 35878*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
16869 : /* 35881*/ OPC_CheckChild0Same, 1,
16870 : /* 35883*/ OPC_CheckChild1Integer, 8,
16871 : /* 35885*/ OPC_CheckChild1Type, MVT::i32,
16872 : /* 35887*/ OPC_MoveParent,
16873 : /* 35888*/ OPC_MoveParent,
16874 : /* 35889*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
16875 : /* 35891*/ OPC_MoveParent,
16876 : /* 35892*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16877 : /* 35894*/ OPC_MoveParent,
16878 : /* 35895*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16879 : /* 35897*/ OPC_MoveParent,
16880 : /* 35898*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16881 : /* 35900*/ OPC_CheckType, MVT::i32,
16882 : /* 35902*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
16883 : /* 35904*/ OPC_EmitInteger, MVT::i32, 8,
16884 : /* 35907*/ OPC_EmitInteger, MVT::i32, 8,
16885 : /* 35910*/ OPC_EmitInteger, MVT::i32, 8,
16886 : /* 35913*/ OPC_EmitInteger, MVT::i1, 0,
16887 : /* 35916*/ OPC_EmitInteger, MVT::i32, 0,
16888 : /* 35919*/ OPC_EmitInteger, MVT::i32, 0,
16889 : /* 35922*/ OPC_EmitInteger, MVT::i32, 0,
16890 : /* 35925*/ OPC_EmitInteger, MVT::i32, 0,
16891 : /* 35928*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
16892 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
16893 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
16894 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
16895 : /* 35945*/ /*Scope*/ 80, /*->36026*/
16896 : /* 35946*/ OPC_CheckChild0Same, 1,
16897 : /* 35948*/ OPC_CheckChild1Integer, 8,
16898 : /* 35950*/ OPC_CheckChild1Type, MVT::i32,
16899 : /* 35952*/ OPC_MoveParent,
16900 : /* 35953*/ OPC_MoveParent,
16901 : /* 35954*/ OPC_MoveChild1,
16902 : /* 35955*/ OPC_CheckAndImm, 127|128,1/*255*/,
16903 : /* 35958*/ OPC_MoveChild0,
16904 : /* 35959*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
16905 : /* 35962*/ OPC_CheckChild0Same, 0,
16906 : /* 35964*/ OPC_CheckChild1Integer, 8,
16907 : /* 35966*/ OPC_CheckChild1Type, MVT::i32,
16908 : /* 35968*/ OPC_MoveParent,
16909 : /* 35969*/ OPC_MoveParent,
16910 : /* 35970*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
16911 : /* 35972*/ OPC_MoveParent,
16912 : /* 35973*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16913 : /* 35975*/ OPC_MoveParent,
16914 : /* 35976*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16915 : /* 35978*/ OPC_MoveParent,
16916 : /* 35979*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16917 : /* 35981*/ OPC_CheckType, MVT::i32,
16918 : /* 35983*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
16919 : /* 35985*/ OPC_EmitInteger, MVT::i32, 8,
16920 : /* 35988*/ OPC_EmitInteger, MVT::i32, 8,
16921 : /* 35991*/ OPC_EmitInteger, MVT::i32, 8,
16922 : /* 35994*/ OPC_EmitInteger, MVT::i1, 0,
16923 : /* 35997*/ OPC_EmitInteger, MVT::i32, 0,
16924 : /* 36000*/ OPC_EmitInteger, MVT::i32, 0,
16925 : /* 36003*/ OPC_EmitInteger, MVT::i32, 0,
16926 : /* 36006*/ OPC_EmitInteger, MVT::i32, 0,
16927 : /* 36009*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
16928 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
16929 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
16930 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
16931 : /* 36026*/ 0, /*End of Scope*/
16932 : /* 36027*/ /*Scope*/ 65|128,1/*193*/, /*->36222*/
16933 : /* 36029*/ OPC_CheckChild0Same, 1,
16934 : /* 36031*/ OPC_MoveParent,
16935 : /* 36032*/ OPC_MoveChild1,
16936 : /* 36033*/ OPC_CheckAndImm, 127|128,1/*255*/,
16937 : /* 36036*/ OPC_CheckChild0Same, 0,
16938 : /* 36038*/ OPC_MoveParent,
16939 : /* 36039*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
16940 : /* 36041*/ OPC_MoveParent,
16941 : /* 36042*/ OPC_RecordChild1, // #2 = $src2
16942 : /* 36043*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16943 : /* 36045*/ OPC_MoveParent,
16944 : /* 36046*/ OPC_MoveChild1,
16945 : /* 36047*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
16946 : /* 36050*/ OPC_MoveChild0,
16947 : /* 36051*/ OPC_CheckAndImm, 127|128,1/*255*/,
16948 : /* 36054*/ OPC_MoveChild0,
16949 : /* 36055*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
16950 : /* 36058*/ OPC_Scope, 80, /*->36140*/ // 2 children in Scope
16951 : /* 36060*/ OPC_CheckChild0Same, 0,
16952 : /* 36062*/ OPC_CheckChild1Integer, 8,
16953 : /* 36064*/ OPC_CheckChild1Type, MVT::i32,
16954 : /* 36066*/ OPC_MoveParent,
16955 : /* 36067*/ OPC_MoveParent,
16956 : /* 36068*/ OPC_MoveChild1,
16957 : /* 36069*/ OPC_CheckAndImm, 127|128,1/*255*/,
16958 : /* 36072*/ OPC_MoveChild0,
16959 : /* 36073*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
16960 : /* 36076*/ OPC_CheckChild0Same, 1,
16961 : /* 36078*/ OPC_CheckChild1Integer, 8,
16962 : /* 36080*/ OPC_CheckChild1Type, MVT::i32,
16963 : /* 36082*/ OPC_MoveParent,
16964 : /* 36083*/ OPC_MoveParent,
16965 : /* 36084*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
16966 : /* 36086*/ OPC_MoveParent,
16967 : /* 36087*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16968 : /* 36089*/ OPC_MoveParent,
16969 : /* 36090*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16970 : /* 36092*/ OPC_MoveParent,
16971 : /* 36093*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
16972 : /* 36095*/ OPC_CheckType, MVT::i32,
16973 : /* 36097*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
16974 : /* 36099*/ OPC_EmitInteger, MVT::i32, 8,
16975 : /* 36102*/ OPC_EmitInteger, MVT::i32, 8,
16976 : /* 36105*/ OPC_EmitInteger, MVT::i32, 8,
16977 : /* 36108*/ OPC_EmitInteger, MVT::i1, 0,
16978 : /* 36111*/ OPC_EmitInteger, MVT::i32, 0,
16979 : /* 36114*/ OPC_EmitInteger, MVT::i32, 0,
16980 : /* 36117*/ OPC_EmitInteger, MVT::i32, 0,
16981 : /* 36120*/ OPC_EmitInteger, MVT::i32, 0,
16982 : /* 36123*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
16983 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
16984 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
16985 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
16986 : /* 36140*/ /*Scope*/ 80, /*->36221*/
16987 : /* 36141*/ OPC_CheckChild0Same, 1,
16988 : /* 36143*/ OPC_CheckChild1Integer, 8,
16989 : /* 36145*/ OPC_CheckChild1Type, MVT::i32,
16990 : /* 36147*/ OPC_MoveParent,
16991 : /* 36148*/ OPC_MoveParent,
16992 : /* 36149*/ OPC_MoveChild1,
16993 : /* 36150*/ OPC_CheckAndImm, 127|128,1/*255*/,
16994 : /* 36153*/ OPC_MoveChild0,
16995 : /* 36154*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
16996 : /* 36157*/ OPC_CheckChild0Same, 0,
16997 : /* 36159*/ OPC_CheckChild1Integer, 8,
16998 : /* 36161*/ OPC_CheckChild1Type, MVT::i32,
16999 : /* 36163*/ OPC_MoveParent,
17000 : /* 36164*/ OPC_MoveParent,
17001 : /* 36165*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
17002 : /* 36167*/ OPC_MoveParent,
17003 : /* 36168*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17004 : /* 36170*/ OPC_MoveParent,
17005 : /* 36171*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17006 : /* 36173*/ OPC_MoveParent,
17007 : /* 36174*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17008 : /* 36176*/ OPC_CheckType, MVT::i32,
17009 : /* 36178*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
17010 : /* 36180*/ OPC_EmitInteger, MVT::i32, 8,
17011 : /* 36183*/ OPC_EmitInteger, MVT::i32, 8,
17012 : /* 36186*/ OPC_EmitInteger, MVT::i32, 8,
17013 : /* 36189*/ OPC_EmitInteger, MVT::i1, 0,
17014 : /* 36192*/ OPC_EmitInteger, MVT::i32, 0,
17015 : /* 36195*/ OPC_EmitInteger, MVT::i32, 0,
17016 : /* 36198*/ OPC_EmitInteger, MVT::i32, 0,
17017 : /* 36201*/ OPC_EmitInteger, MVT::i32, 0,
17018 : /* 36204*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
17019 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
17020 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
17021 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
17022 : /* 36221*/ 0, /*End of Scope*/
17023 : /* 36222*/ 0, /*End of Scope*/
17024 : /* 36223*/ 0, /*End of Scope*/
17025 : /* 36224*/ /*SwitchOpcode*/ 54|128,5/*694*/, TARGET_VAL(AMDGPUISD::MUL_U24),// ->36922
17026 : /* 36228*/ OPC_MoveChild0,
17027 : /* 36229*/ OPC_CheckAndImm, 127|128,1/*255*/,
17028 : /* 36232*/ OPC_MoveChild0,
17029 : /* 36233*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
17030 : /* 36236*/ OPC_Scope, 84|128,2/*340*/, /*->36579*/ // 2 children in Scope
17031 : /* 36239*/ OPC_CheckChild0Same, 0,
17032 : /* 36241*/ OPC_CheckChild1Integer, 8,
17033 : /* 36243*/ OPC_CheckChild1Type, MVT::i32,
17034 : /* 36245*/ OPC_MoveParent,
17035 : /* 36246*/ OPC_MoveParent,
17036 : /* 36247*/ OPC_MoveChild1,
17037 : /* 36248*/ OPC_CheckAndImm, 127|128,1/*255*/,
17038 : /* 36251*/ OPC_MoveChild0,
17039 : /* 36252*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
17040 : /* 36255*/ OPC_CheckChild0Same, 1,
17041 : /* 36257*/ OPC_CheckChild1Integer, 8,
17042 : /* 36259*/ OPC_CheckChild1Type, MVT::i32,
17043 : /* 36261*/ OPC_MoveParent,
17044 : /* 36262*/ OPC_MoveParent,
17045 : /* 36263*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
17046 : /* 36265*/ OPC_MoveParent,
17047 : /* 36266*/ OPC_MoveChild1,
17048 : /* 36267*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
17049 : /* 36270*/ OPC_Scope, 23|128,1/*151*/, /*->36424*/ // 2 children in Scope
17050 : /* 36273*/ OPC_RecordChild0, // #2 = $src2
17051 : /* 36274*/ OPC_MoveChild1,
17052 : /* 36275*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
17053 : /* 36278*/ OPC_MoveChild0,
17054 : /* 36279*/ OPC_CheckAndImm, 127|128,1/*255*/,
17055 : /* 36282*/ OPC_Scope, 69, /*->36353*/ // 2 children in Scope
17056 : /* 36284*/ OPC_CheckChild0Same, 0,
17057 : /* 36286*/ OPC_MoveParent,
17058 : /* 36287*/ OPC_MoveChild1,
17059 : /* 36288*/ OPC_CheckAndImm, 127|128,1/*255*/,
17060 : /* 36291*/ OPC_CheckChild0Same, 1,
17061 : /* 36293*/ OPC_MoveParent,
17062 : /* 36294*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
17063 : /* 36296*/ OPC_MoveParent,
17064 : /* 36297*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17065 : /* 36299*/ OPC_MoveParent,
17066 : /* 36300*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17067 : /* 36302*/ OPC_MoveParent,
17068 : /* 36303*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17069 : /* 36305*/ OPC_MoveParent,
17070 : /* 36306*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17071 : /* 36308*/ OPC_CheckType, MVT::i32,
17072 : /* 36310*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
17073 : /* 36312*/ OPC_EmitInteger, MVT::i32, 8,
17074 : /* 36315*/ OPC_EmitInteger, MVT::i32, 8,
17075 : /* 36318*/ OPC_EmitInteger, MVT::i32, 8,
17076 : /* 36321*/ OPC_EmitInteger, MVT::i1, 0,
17077 : /* 36324*/ OPC_EmitInteger, MVT::i32, 0,
17078 : /* 36327*/ OPC_EmitInteger, MVT::i32, 0,
17079 : /* 36330*/ OPC_EmitInteger, MVT::i32, 0,
17080 : /* 36333*/ OPC_EmitInteger, MVT::i32, 0,
17081 : /* 36336*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
17082 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
17083 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
17084 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
17085 : /* 36353*/ /*Scope*/ 69, /*->36423*/
17086 : /* 36354*/ OPC_CheckChild0Same, 1,
17087 : /* 36356*/ OPC_MoveParent,
17088 : /* 36357*/ OPC_MoveChild1,
17089 : /* 36358*/ OPC_CheckAndImm, 127|128,1/*255*/,
17090 : /* 36361*/ OPC_CheckChild0Same, 0,
17091 : /* 36363*/ OPC_MoveParent,
17092 : /* 36364*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
17093 : /* 36366*/ OPC_MoveParent,
17094 : /* 36367*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17095 : /* 36369*/ OPC_MoveParent,
17096 : /* 36370*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17097 : /* 36372*/ OPC_MoveParent,
17098 : /* 36373*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17099 : /* 36375*/ OPC_MoveParent,
17100 : /* 36376*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17101 : /* 36378*/ OPC_CheckType, MVT::i32,
17102 : /* 36380*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
17103 : /* 36382*/ OPC_EmitInteger, MVT::i32, 8,
17104 : /* 36385*/ OPC_EmitInteger, MVT::i32, 8,
17105 : /* 36388*/ OPC_EmitInteger, MVT::i32, 8,
17106 : /* 36391*/ OPC_EmitInteger, MVT::i1, 0,
17107 : /* 36394*/ OPC_EmitInteger, MVT::i32, 0,
17108 : /* 36397*/ OPC_EmitInteger, MVT::i32, 0,
17109 : /* 36400*/ OPC_EmitInteger, MVT::i32, 0,
17110 : /* 36403*/ OPC_EmitInteger, MVT::i32, 0,
17111 : /* 36406*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
17112 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
17113 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
17114 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
17115 : /* 36423*/ 0, /*End of Scope*/
17116 : /* 36424*/ /*Scope*/ 24|128,1/*152*/, /*->36578*/
17117 : /* 36426*/ OPC_MoveChild0,
17118 : /* 36427*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
17119 : /* 36430*/ OPC_MoveChild0,
17120 : /* 36431*/ OPC_CheckAndImm, 127|128,1/*255*/,
17121 : /* 36434*/ OPC_Scope, 70, /*->36506*/ // 2 children in Scope
17122 : /* 36436*/ OPC_CheckChild0Same, 0,
17123 : /* 36438*/ OPC_MoveParent,
17124 : /* 36439*/ OPC_MoveChild1,
17125 : /* 36440*/ OPC_CheckAndImm, 127|128,1/*255*/,
17126 : /* 36443*/ OPC_CheckChild0Same, 1,
17127 : /* 36445*/ OPC_MoveParent,
17128 : /* 36446*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
17129 : /* 36448*/ OPC_MoveParent,
17130 : /* 36449*/ OPC_RecordChild1, // #2 = $src2
17131 : /* 36450*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17132 : /* 36452*/ OPC_MoveParent,
17133 : /* 36453*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17134 : /* 36455*/ OPC_MoveParent,
17135 : /* 36456*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17136 : /* 36458*/ OPC_MoveParent,
17137 : /* 36459*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17138 : /* 36461*/ OPC_CheckType, MVT::i32,
17139 : /* 36463*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
17140 : /* 36465*/ OPC_EmitInteger, MVT::i32, 8,
17141 : /* 36468*/ OPC_EmitInteger, MVT::i32, 8,
17142 : /* 36471*/ OPC_EmitInteger, MVT::i32, 8,
17143 : /* 36474*/ OPC_EmitInteger, MVT::i1, 0,
17144 : /* 36477*/ OPC_EmitInteger, MVT::i32, 0,
17145 : /* 36480*/ OPC_EmitInteger, MVT::i32, 0,
17146 : /* 36483*/ OPC_EmitInteger, MVT::i32, 0,
17147 : /* 36486*/ OPC_EmitInteger, MVT::i32, 0,
17148 : /* 36489*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
17149 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
17150 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
17151 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
17152 : /* 36506*/ /*Scope*/ 70, /*->36577*/
17153 : /* 36507*/ OPC_CheckChild0Same, 1,
17154 : /* 36509*/ OPC_MoveParent,
17155 : /* 36510*/ OPC_MoveChild1,
17156 : /* 36511*/ OPC_CheckAndImm, 127|128,1/*255*/,
17157 : /* 36514*/ OPC_CheckChild0Same, 0,
17158 : /* 36516*/ OPC_MoveParent,
17159 : /* 36517*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
17160 : /* 36519*/ OPC_MoveParent,
17161 : /* 36520*/ OPC_RecordChild1, // #2 = $src2
17162 : /* 36521*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17163 : /* 36523*/ OPC_MoveParent,
17164 : /* 36524*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17165 : /* 36526*/ OPC_MoveParent,
17166 : /* 36527*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17167 : /* 36529*/ OPC_MoveParent,
17168 : /* 36530*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17169 : /* 36532*/ OPC_CheckType, MVT::i32,
17170 : /* 36534*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
17171 : /* 36536*/ OPC_EmitInteger, MVT::i32, 8,
17172 : /* 36539*/ OPC_EmitInteger, MVT::i32, 8,
17173 : /* 36542*/ OPC_EmitInteger, MVT::i32, 8,
17174 : /* 36545*/ OPC_EmitInteger, MVT::i1, 0,
17175 : /* 36548*/ OPC_EmitInteger, MVT::i32, 0,
17176 : /* 36551*/ OPC_EmitInteger, MVT::i32, 0,
17177 : /* 36554*/ OPC_EmitInteger, MVT::i32, 0,
17178 : /* 36557*/ OPC_EmitInteger, MVT::i32, 0,
17179 : /* 36560*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
17180 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
17181 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
17182 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
17183 : /* 36577*/ 0, /*End of Scope*/
17184 : /* 36578*/ 0, /*End of Scope*/
17185 : /* 36579*/ /*Scope*/ 84|128,2/*340*/, /*->36921*/
17186 : /* 36581*/ OPC_CheckChild0Same, 1,
17187 : /* 36583*/ OPC_CheckChild1Integer, 8,
17188 : /* 36585*/ OPC_CheckChild1Type, MVT::i32,
17189 : /* 36587*/ OPC_MoveParent,
17190 : /* 36588*/ OPC_MoveParent,
17191 : /* 36589*/ OPC_MoveChild1,
17192 : /* 36590*/ OPC_CheckAndImm, 127|128,1/*255*/,
17193 : /* 36593*/ OPC_MoveChild0,
17194 : /* 36594*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
17195 : /* 36597*/ OPC_CheckChild0Same, 0,
17196 : /* 36599*/ OPC_CheckChild1Integer, 8,
17197 : /* 36601*/ OPC_CheckChild1Type, MVT::i32,
17198 : /* 36603*/ OPC_MoveParent,
17199 : /* 36604*/ OPC_MoveParent,
17200 : /* 36605*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
17201 : /* 36607*/ OPC_MoveParent,
17202 : /* 36608*/ OPC_MoveChild1,
17203 : /* 36609*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
17204 : /* 36612*/ OPC_Scope, 23|128,1/*151*/, /*->36766*/ // 2 children in Scope
17205 : /* 36615*/ OPC_RecordChild0, // #2 = $src2
17206 : /* 36616*/ OPC_MoveChild1,
17207 : /* 36617*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
17208 : /* 36620*/ OPC_MoveChild0,
17209 : /* 36621*/ OPC_CheckAndImm, 127|128,1/*255*/,
17210 : /* 36624*/ OPC_Scope, 69, /*->36695*/ // 2 children in Scope
17211 : /* 36626*/ OPC_CheckChild0Same, 0,
17212 : /* 36628*/ OPC_MoveParent,
17213 : /* 36629*/ OPC_MoveChild1,
17214 : /* 36630*/ OPC_CheckAndImm, 127|128,1/*255*/,
17215 : /* 36633*/ OPC_CheckChild0Same, 1,
17216 : /* 36635*/ OPC_MoveParent,
17217 : /* 36636*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
17218 : /* 36638*/ OPC_MoveParent,
17219 : /* 36639*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17220 : /* 36641*/ OPC_MoveParent,
17221 : /* 36642*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17222 : /* 36644*/ OPC_MoveParent,
17223 : /* 36645*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17224 : /* 36647*/ OPC_MoveParent,
17225 : /* 36648*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17226 : /* 36650*/ OPC_CheckType, MVT::i32,
17227 : /* 36652*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
17228 : /* 36654*/ OPC_EmitInteger, MVT::i32, 8,
17229 : /* 36657*/ OPC_EmitInteger, MVT::i32, 8,
17230 : /* 36660*/ OPC_EmitInteger, MVT::i32, 8,
17231 : /* 36663*/ OPC_EmitInteger, MVT::i1, 0,
17232 : /* 36666*/ OPC_EmitInteger, MVT::i32, 0,
17233 : /* 36669*/ OPC_EmitInteger, MVT::i32, 0,
17234 : /* 36672*/ OPC_EmitInteger, MVT::i32, 0,
17235 : /* 36675*/ OPC_EmitInteger, MVT::i32, 0,
17236 : /* 36678*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
17237 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
17238 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
17239 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
17240 : /* 36695*/ /*Scope*/ 69, /*->36765*/
17241 : /* 36696*/ OPC_CheckChild0Same, 1,
17242 : /* 36698*/ OPC_MoveParent,
17243 : /* 36699*/ OPC_MoveChild1,
17244 : /* 36700*/ OPC_CheckAndImm, 127|128,1/*255*/,
17245 : /* 36703*/ OPC_CheckChild0Same, 0,
17246 : /* 36705*/ OPC_MoveParent,
17247 : /* 36706*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
17248 : /* 36708*/ OPC_MoveParent,
17249 : /* 36709*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17250 : /* 36711*/ OPC_MoveParent,
17251 : /* 36712*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17252 : /* 36714*/ OPC_MoveParent,
17253 : /* 36715*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17254 : /* 36717*/ OPC_MoveParent,
17255 : /* 36718*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17256 : /* 36720*/ OPC_CheckType, MVT::i32,
17257 : /* 36722*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
17258 : /* 36724*/ OPC_EmitInteger, MVT::i32, 8,
17259 : /* 36727*/ OPC_EmitInteger, MVT::i32, 8,
17260 : /* 36730*/ OPC_EmitInteger, MVT::i32, 8,
17261 : /* 36733*/ OPC_EmitInteger, MVT::i1, 0,
17262 : /* 36736*/ OPC_EmitInteger, MVT::i32, 0,
17263 : /* 36739*/ OPC_EmitInteger, MVT::i32, 0,
17264 : /* 36742*/ OPC_EmitInteger, MVT::i32, 0,
17265 : /* 36745*/ OPC_EmitInteger, MVT::i32, 0,
17266 : /* 36748*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
17267 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
17268 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
17269 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
17270 : /* 36765*/ 0, /*End of Scope*/
17271 : /* 36766*/ /*Scope*/ 24|128,1/*152*/, /*->36920*/
17272 : /* 36768*/ OPC_MoveChild0,
17273 : /* 36769*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
17274 : /* 36772*/ OPC_MoveChild0,
17275 : /* 36773*/ OPC_CheckAndImm, 127|128,1/*255*/,
17276 : /* 36776*/ OPC_Scope, 70, /*->36848*/ // 2 children in Scope
17277 : /* 36778*/ OPC_CheckChild0Same, 0,
17278 : /* 36780*/ OPC_MoveParent,
17279 : /* 36781*/ OPC_MoveChild1,
17280 : /* 36782*/ OPC_CheckAndImm, 127|128,1/*255*/,
17281 : /* 36785*/ OPC_CheckChild0Same, 1,
17282 : /* 36787*/ OPC_MoveParent,
17283 : /* 36788*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
17284 : /* 36790*/ OPC_MoveParent,
17285 : /* 36791*/ OPC_RecordChild1, // #2 = $src2
17286 : /* 36792*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17287 : /* 36794*/ OPC_MoveParent,
17288 : /* 36795*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17289 : /* 36797*/ OPC_MoveParent,
17290 : /* 36798*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17291 : /* 36800*/ OPC_MoveParent,
17292 : /* 36801*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17293 : /* 36803*/ OPC_CheckType, MVT::i32,
17294 : /* 36805*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
17295 : /* 36807*/ OPC_EmitInteger, MVT::i32, 8,
17296 : /* 36810*/ OPC_EmitInteger, MVT::i32, 8,
17297 : /* 36813*/ OPC_EmitInteger, MVT::i32, 8,
17298 : /* 36816*/ OPC_EmitInteger, MVT::i1, 0,
17299 : /* 36819*/ OPC_EmitInteger, MVT::i32, 0,
17300 : /* 36822*/ OPC_EmitInteger, MVT::i32, 0,
17301 : /* 36825*/ OPC_EmitInteger, MVT::i32, 0,
17302 : /* 36828*/ OPC_EmitInteger, MVT::i32, 0,
17303 : /* 36831*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
17304 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
17305 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
17306 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
17307 : /* 36848*/ /*Scope*/ 70, /*->36919*/
17308 : /* 36849*/ OPC_CheckChild0Same, 1,
17309 : /* 36851*/ OPC_MoveParent,
17310 : /* 36852*/ OPC_MoveChild1,
17311 : /* 36853*/ OPC_CheckAndImm, 127|128,1/*255*/,
17312 : /* 36856*/ OPC_CheckChild0Same, 0,
17313 : /* 36858*/ OPC_MoveParent,
17314 : /* 36859*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
17315 : /* 36861*/ OPC_MoveParent,
17316 : /* 36862*/ OPC_RecordChild1, // #2 = $src2
17317 : /* 36863*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17318 : /* 36865*/ OPC_MoveParent,
17319 : /* 36866*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17320 : /* 36868*/ OPC_MoveParent,
17321 : /* 36869*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17322 : /* 36871*/ OPC_MoveParent,
17323 : /* 36872*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17324 : /* 36874*/ OPC_CheckType, MVT::i32,
17325 : /* 36876*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
17326 : /* 36878*/ OPC_EmitInteger, MVT::i32, 8,
17327 : /* 36881*/ OPC_EmitInteger, MVT::i32, 8,
17328 : /* 36884*/ OPC_EmitInteger, MVT::i32, 8,
17329 : /* 36887*/ OPC_EmitInteger, MVT::i1, 0,
17330 : /* 36890*/ OPC_EmitInteger, MVT::i32, 0,
17331 : /* 36893*/ OPC_EmitInteger, MVT::i32, 0,
17332 : /* 36896*/ OPC_EmitInteger, MVT::i32, 0,
17333 : /* 36899*/ OPC_EmitInteger, MVT::i32, 0,
17334 : /* 36902*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
17335 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
17336 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
17337 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
17338 : /* 36919*/ 0, /*End of Scope*/
17339 : /* 36920*/ 0, /*End of Scope*/
17340 : /* 36921*/ 0, /*End of Scope*/
17341 : /* 36922*/ 0, // EndSwitchOpcode
17342 : /* 36923*/ /*Scope*/ 49|128,23/*2993*/, /*->39918*/
17343 : /* 36925*/ OPC_CheckChild0Same, 1,
17344 : /* 36927*/ OPC_CheckChild1Integer, 16,
17345 : /* 36929*/ OPC_CheckChild1Type, MVT::i32,
17346 : /* 36931*/ OPC_MoveParent,
17347 : /* 36932*/ OPC_MoveParent,
17348 : /* 36933*/ OPC_MoveChild1,
17349 : /* 36934*/ OPC_CheckAndImm, 127|128,1/*255*/,
17350 : /* 36937*/ OPC_MoveChild0,
17351 : /* 36938*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
17352 : /* 36941*/ OPC_CheckChild0Same, 0,
17353 : /* 36943*/ OPC_CheckChild1Integer, 16,
17354 : /* 36945*/ OPC_CheckChild1Type, MVT::i32,
17355 : /* 36947*/ OPC_MoveParent,
17356 : /* 36948*/ OPC_MoveParent,
17357 : /* 36949*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
17358 : /* 36951*/ OPC_MoveParent,
17359 : /* 36952*/ OPC_MoveChild1,
17360 : /* 36953*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
17361 : /* 36956*/ OPC_MoveChild0,
17362 : /* 36957*/ OPC_SwitchOpcode /*2 cases */, 72|128,12/*1608*/, TARGET_VAL(ISD::ADD),// ->38570
17363 : /* 36962*/ OPC_Scope, 15|128,3/*399*/, /*->37364*/ // 4 children in Scope
17364 : /* 36965*/ OPC_RecordChild0, // #2 = $src2
17365 : /* 36966*/ OPC_MoveChild1,
17366 : /* 36967*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
17367 : /* 36970*/ OPC_MoveChild0,
17368 : /* 36971*/ OPC_CheckAndImm, 127|128,1/*255*/,
17369 : /* 36974*/ OPC_Scope, 64|128,1/*192*/, /*->37169*/ // 2 children in Scope
17370 : /* 36977*/ OPC_CheckChild0Same, 0,
17371 : /* 36979*/ OPC_MoveParent,
17372 : /* 36980*/ OPC_MoveChild1,
17373 : /* 36981*/ OPC_CheckAndImm, 127|128,1/*255*/,
17374 : /* 36984*/ OPC_CheckChild0Same, 1,
17375 : /* 36986*/ OPC_MoveParent,
17376 : /* 36987*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
17377 : /* 36989*/ OPC_MoveParent,
17378 : /* 36990*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17379 : /* 36992*/ OPC_MoveParent,
17380 : /* 36993*/ OPC_MoveChild1,
17381 : /* 36994*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
17382 : /* 36997*/ OPC_MoveChild0,
17383 : /* 36998*/ OPC_CheckAndImm, 127|128,1/*255*/,
17384 : /* 37001*/ OPC_MoveChild0,
17385 : /* 37002*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
17386 : /* 37005*/ OPC_Scope, 80, /*->37087*/ // 2 children in Scope
17387 : /* 37007*/ OPC_CheckChild0Same, 0,
17388 : /* 37009*/ OPC_CheckChild1Integer, 8,
17389 : /* 37011*/ OPC_CheckChild1Type, MVT::i32,
17390 : /* 37013*/ OPC_MoveParent,
17391 : /* 37014*/ OPC_MoveParent,
17392 : /* 37015*/ OPC_MoveChild1,
17393 : /* 37016*/ OPC_CheckAndImm, 127|128,1/*255*/,
17394 : /* 37019*/ OPC_MoveChild0,
17395 : /* 37020*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
17396 : /* 37023*/ OPC_CheckChild0Same, 1,
17397 : /* 37025*/ OPC_CheckChild1Integer, 8,
17398 : /* 37027*/ OPC_CheckChild1Type, MVT::i32,
17399 : /* 37029*/ OPC_MoveParent,
17400 : /* 37030*/ OPC_MoveParent,
17401 : /* 37031*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
17402 : /* 37033*/ OPC_MoveParent,
17403 : /* 37034*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17404 : /* 37036*/ OPC_MoveParent,
17405 : /* 37037*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17406 : /* 37039*/ OPC_MoveParent,
17407 : /* 37040*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17408 : /* 37042*/ OPC_CheckType, MVT::i32,
17409 : /* 37044*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
17410 : /* 37046*/ OPC_EmitInteger, MVT::i32, 8,
17411 : /* 37049*/ OPC_EmitInteger, MVT::i32, 8,
17412 : /* 37052*/ OPC_EmitInteger, MVT::i32, 8,
17413 : /* 37055*/ OPC_EmitInteger, MVT::i1, 0,
17414 : /* 37058*/ OPC_EmitInteger, MVT::i32, 0,
17415 : /* 37061*/ OPC_EmitInteger, MVT::i32, 0,
17416 : /* 37064*/ OPC_EmitInteger, MVT::i32, 0,
17417 : /* 37067*/ OPC_EmitInteger, MVT::i32, 0,
17418 : /* 37070*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
17419 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
17420 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
17421 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
17422 : /* 37087*/ /*Scope*/ 80, /*->37168*/
17423 : /* 37088*/ OPC_CheckChild0Same, 1,
17424 : /* 37090*/ OPC_CheckChild1Integer, 8,
17425 : /* 37092*/ OPC_CheckChild1Type, MVT::i32,
17426 : /* 37094*/ OPC_MoveParent,
17427 : /* 37095*/ OPC_MoveParent,
17428 : /* 37096*/ OPC_MoveChild1,
17429 : /* 37097*/ OPC_CheckAndImm, 127|128,1/*255*/,
17430 : /* 37100*/ OPC_MoveChild0,
17431 : /* 37101*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
17432 : /* 37104*/ OPC_CheckChild0Same, 0,
17433 : /* 37106*/ OPC_CheckChild1Integer, 8,
17434 : /* 37108*/ OPC_CheckChild1Type, MVT::i32,
17435 : /* 37110*/ OPC_MoveParent,
17436 : /* 37111*/ OPC_MoveParent,
17437 : /* 37112*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
17438 : /* 37114*/ OPC_MoveParent,
17439 : /* 37115*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17440 : /* 37117*/ OPC_MoveParent,
17441 : /* 37118*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17442 : /* 37120*/ OPC_MoveParent,
17443 : /* 37121*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17444 : /* 37123*/ OPC_CheckType, MVT::i32,
17445 : /* 37125*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
17446 : /* 37127*/ OPC_EmitInteger, MVT::i32, 8,
17447 : /* 37130*/ OPC_EmitInteger, MVT::i32, 8,
17448 : /* 37133*/ OPC_EmitInteger, MVT::i32, 8,
17449 : /* 37136*/ OPC_EmitInteger, MVT::i1, 0,
17450 : /* 37139*/ OPC_EmitInteger, MVT::i32, 0,
17451 : /* 37142*/ OPC_EmitInteger, MVT::i32, 0,
17452 : /* 37145*/ OPC_EmitInteger, MVT::i32, 0,
17453 : /* 37148*/ OPC_EmitInteger, MVT::i32, 0,
17454 : /* 37151*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
17455 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
17456 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
17457 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
17458 : /* 37168*/ 0, /*End of Scope*/
17459 : /* 37169*/ /*Scope*/ 64|128,1/*192*/, /*->37363*/
17460 : /* 37171*/ OPC_CheckChild0Same, 1,
17461 : /* 37173*/ OPC_MoveParent,
17462 : /* 37174*/ OPC_MoveChild1,
17463 : /* 37175*/ OPC_CheckAndImm, 127|128,1/*255*/,
17464 : /* 37178*/ OPC_CheckChild0Same, 0,
17465 : /* 37180*/ OPC_MoveParent,
17466 : /* 37181*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
17467 : /* 37183*/ OPC_MoveParent,
17468 : /* 37184*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17469 : /* 37186*/ OPC_MoveParent,
17470 : /* 37187*/ OPC_MoveChild1,
17471 : /* 37188*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
17472 : /* 37191*/ OPC_MoveChild0,
17473 : /* 37192*/ OPC_CheckAndImm, 127|128,1/*255*/,
17474 : /* 37195*/ OPC_MoveChild0,
17475 : /* 37196*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
17476 : /* 37199*/ OPC_Scope, 80, /*->37281*/ // 2 children in Scope
17477 : /* 37201*/ OPC_CheckChild0Same, 0,
17478 : /* 37203*/ OPC_CheckChild1Integer, 8,
17479 : /* 37205*/ OPC_CheckChild1Type, MVT::i32,
17480 : /* 37207*/ OPC_MoveParent,
17481 : /* 37208*/ OPC_MoveParent,
17482 : /* 37209*/ OPC_MoveChild1,
17483 : /* 37210*/ OPC_CheckAndImm, 127|128,1/*255*/,
17484 : /* 37213*/ OPC_MoveChild0,
17485 : /* 37214*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
17486 : /* 37217*/ OPC_CheckChild0Same, 1,
17487 : /* 37219*/ OPC_CheckChild1Integer, 8,
17488 : /* 37221*/ OPC_CheckChild1Type, MVT::i32,
17489 : /* 37223*/ OPC_MoveParent,
17490 : /* 37224*/ OPC_MoveParent,
17491 : /* 37225*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
17492 : /* 37227*/ OPC_MoveParent,
17493 : /* 37228*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17494 : /* 37230*/ OPC_MoveParent,
17495 : /* 37231*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17496 : /* 37233*/ OPC_MoveParent,
17497 : /* 37234*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17498 : /* 37236*/ OPC_CheckType, MVT::i32,
17499 : /* 37238*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
17500 : /* 37240*/ OPC_EmitInteger, MVT::i32, 8,
17501 : /* 37243*/ OPC_EmitInteger, MVT::i32, 8,
17502 : /* 37246*/ OPC_EmitInteger, MVT::i32, 8,
17503 : /* 37249*/ OPC_EmitInteger, MVT::i1, 0,
17504 : /* 37252*/ OPC_EmitInteger, MVT::i32, 0,
17505 : /* 37255*/ OPC_EmitInteger, MVT::i32, 0,
17506 : /* 37258*/ OPC_EmitInteger, MVT::i32, 0,
17507 : /* 37261*/ OPC_EmitInteger, MVT::i32, 0,
17508 : /* 37264*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
17509 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
17510 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
17511 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
17512 : /* 37281*/ /*Scope*/ 80, /*->37362*/
17513 : /* 37282*/ OPC_CheckChild0Same, 1,
17514 : /* 37284*/ OPC_CheckChild1Integer, 8,
17515 : /* 37286*/ OPC_CheckChild1Type, MVT::i32,
17516 : /* 37288*/ OPC_MoveParent,
17517 : /* 37289*/ OPC_MoveParent,
17518 : /* 37290*/ OPC_MoveChild1,
17519 : /* 37291*/ OPC_CheckAndImm, 127|128,1/*255*/,
17520 : /* 37294*/ OPC_MoveChild0,
17521 : /* 37295*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
17522 : /* 37298*/ OPC_CheckChild0Same, 0,
17523 : /* 37300*/ OPC_CheckChild1Integer, 8,
17524 : /* 37302*/ OPC_CheckChild1Type, MVT::i32,
17525 : /* 37304*/ OPC_MoveParent,
17526 : /* 37305*/ OPC_MoveParent,
17527 : /* 37306*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
17528 : /* 37308*/ OPC_MoveParent,
17529 : /* 37309*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17530 : /* 37311*/ OPC_MoveParent,
17531 : /* 37312*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17532 : /* 37314*/ OPC_MoveParent,
17533 : /* 37315*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17534 : /* 37317*/ OPC_CheckType, MVT::i32,
17535 : /* 37319*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
17536 : /* 37321*/ OPC_EmitInteger, MVT::i32, 8,
17537 : /* 37324*/ OPC_EmitInteger, MVT::i32, 8,
17538 : /* 37327*/ OPC_EmitInteger, MVT::i32, 8,
17539 : /* 37330*/ OPC_EmitInteger, MVT::i1, 0,
17540 : /* 37333*/ OPC_EmitInteger, MVT::i32, 0,
17541 : /* 37336*/ OPC_EmitInteger, MVT::i32, 0,
17542 : /* 37339*/ OPC_EmitInteger, MVT::i32, 0,
17543 : /* 37342*/ OPC_EmitInteger, MVT::i32, 0,
17544 : /* 37345*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
17545 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
17546 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
17547 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
17548 : /* 37362*/ 0, /*End of Scope*/
17549 : /* 37363*/ 0, /*End of Scope*/
17550 : /* 37364*/ /*Scope*/ 16|128,3/*400*/, /*->37766*/
17551 : /* 37366*/ OPC_MoveChild0,
17552 : /* 37367*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
17553 : /* 37370*/ OPC_MoveChild0,
17554 : /* 37371*/ OPC_CheckAndImm, 127|128,1/*255*/,
17555 : /* 37374*/ OPC_Scope, 65|128,1/*193*/, /*->37570*/ // 2 children in Scope
17556 : /* 37377*/ OPC_CheckChild0Same, 0,
17557 : /* 37379*/ OPC_MoveParent,
17558 : /* 37380*/ OPC_MoveChild1,
17559 : /* 37381*/ OPC_CheckAndImm, 127|128,1/*255*/,
17560 : /* 37384*/ OPC_CheckChild0Same, 1,
17561 : /* 37386*/ OPC_MoveParent,
17562 : /* 37387*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
17563 : /* 37389*/ OPC_MoveParent,
17564 : /* 37390*/ OPC_RecordChild1, // #2 = $src2
17565 : /* 37391*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17566 : /* 37393*/ OPC_MoveParent,
17567 : /* 37394*/ OPC_MoveChild1,
17568 : /* 37395*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
17569 : /* 37398*/ OPC_MoveChild0,
17570 : /* 37399*/ OPC_CheckAndImm, 127|128,1/*255*/,
17571 : /* 37402*/ OPC_MoveChild0,
17572 : /* 37403*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
17573 : /* 37406*/ OPC_Scope, 80, /*->37488*/ // 2 children in Scope
17574 : /* 37408*/ OPC_CheckChild0Same, 0,
17575 : /* 37410*/ OPC_CheckChild1Integer, 8,
17576 : /* 37412*/ OPC_CheckChild1Type, MVT::i32,
17577 : /* 37414*/ OPC_MoveParent,
17578 : /* 37415*/ OPC_MoveParent,
17579 : /* 37416*/ OPC_MoveChild1,
17580 : /* 37417*/ OPC_CheckAndImm, 127|128,1/*255*/,
17581 : /* 37420*/ OPC_MoveChild0,
17582 : /* 37421*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
17583 : /* 37424*/ OPC_CheckChild0Same, 1,
17584 : /* 37426*/ OPC_CheckChild1Integer, 8,
17585 : /* 37428*/ OPC_CheckChild1Type, MVT::i32,
17586 : /* 37430*/ OPC_MoveParent,
17587 : /* 37431*/ OPC_MoveParent,
17588 : /* 37432*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
17589 : /* 37434*/ OPC_MoveParent,
17590 : /* 37435*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17591 : /* 37437*/ OPC_MoveParent,
17592 : /* 37438*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17593 : /* 37440*/ OPC_MoveParent,
17594 : /* 37441*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17595 : /* 37443*/ OPC_CheckType, MVT::i32,
17596 : /* 37445*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
17597 : /* 37447*/ OPC_EmitInteger, MVT::i32, 8,
17598 : /* 37450*/ OPC_EmitInteger, MVT::i32, 8,
17599 : /* 37453*/ OPC_EmitInteger, MVT::i32, 8,
17600 : /* 37456*/ OPC_EmitInteger, MVT::i1, 0,
17601 : /* 37459*/ OPC_EmitInteger, MVT::i32, 0,
17602 : /* 37462*/ OPC_EmitInteger, MVT::i32, 0,
17603 : /* 37465*/ OPC_EmitInteger, MVT::i32, 0,
17604 : /* 37468*/ OPC_EmitInteger, MVT::i32, 0,
17605 : /* 37471*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
17606 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
17607 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
17608 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
17609 : /* 37488*/ /*Scope*/ 80, /*->37569*/
17610 : /* 37489*/ OPC_CheckChild0Same, 1,
17611 : /* 37491*/ OPC_CheckChild1Integer, 8,
17612 : /* 37493*/ OPC_CheckChild1Type, MVT::i32,
17613 : /* 37495*/ OPC_MoveParent,
17614 : /* 37496*/ OPC_MoveParent,
17615 : /* 37497*/ OPC_MoveChild1,
17616 : /* 37498*/ OPC_CheckAndImm, 127|128,1/*255*/,
17617 : /* 37501*/ OPC_MoveChild0,
17618 : /* 37502*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
17619 : /* 37505*/ OPC_CheckChild0Same, 0,
17620 : /* 37507*/ OPC_CheckChild1Integer, 8,
17621 : /* 37509*/ OPC_CheckChild1Type, MVT::i32,
17622 : /* 37511*/ OPC_MoveParent,
17623 : /* 37512*/ OPC_MoveParent,
17624 : /* 37513*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
17625 : /* 37515*/ OPC_MoveParent,
17626 : /* 37516*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17627 : /* 37518*/ OPC_MoveParent,
17628 : /* 37519*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17629 : /* 37521*/ OPC_MoveParent,
17630 : /* 37522*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17631 : /* 37524*/ OPC_CheckType, MVT::i32,
17632 : /* 37526*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
17633 : /* 37528*/ OPC_EmitInteger, MVT::i32, 8,
17634 : /* 37531*/ OPC_EmitInteger, MVT::i32, 8,
17635 : /* 37534*/ OPC_EmitInteger, MVT::i32, 8,
17636 : /* 37537*/ OPC_EmitInteger, MVT::i1, 0,
17637 : /* 37540*/ OPC_EmitInteger, MVT::i32, 0,
17638 : /* 37543*/ OPC_EmitInteger, MVT::i32, 0,
17639 : /* 37546*/ OPC_EmitInteger, MVT::i32, 0,
17640 : /* 37549*/ OPC_EmitInteger, MVT::i32, 0,
17641 : /* 37552*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
17642 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
17643 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
17644 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
17645 : /* 37569*/ 0, /*End of Scope*/
17646 : /* 37570*/ /*Scope*/ 65|128,1/*193*/, /*->37765*/
17647 : /* 37572*/ OPC_CheckChild0Same, 1,
17648 : /* 37574*/ OPC_MoveParent,
17649 : /* 37575*/ OPC_MoveChild1,
17650 : /* 37576*/ OPC_CheckAndImm, 127|128,1/*255*/,
17651 : /* 37579*/ OPC_CheckChild0Same, 0,
17652 : /* 37581*/ OPC_MoveParent,
17653 : /* 37582*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
17654 : /* 37584*/ OPC_MoveParent,
17655 : /* 37585*/ OPC_RecordChild1, // #2 = $src2
17656 : /* 37586*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17657 : /* 37588*/ OPC_MoveParent,
17658 : /* 37589*/ OPC_MoveChild1,
17659 : /* 37590*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
17660 : /* 37593*/ OPC_MoveChild0,
17661 : /* 37594*/ OPC_CheckAndImm, 127|128,1/*255*/,
17662 : /* 37597*/ OPC_MoveChild0,
17663 : /* 37598*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
17664 : /* 37601*/ OPC_Scope, 80, /*->37683*/ // 2 children in Scope
17665 : /* 37603*/ OPC_CheckChild0Same, 0,
17666 : /* 37605*/ OPC_CheckChild1Integer, 8,
17667 : /* 37607*/ OPC_CheckChild1Type, MVT::i32,
17668 : /* 37609*/ OPC_MoveParent,
17669 : /* 37610*/ OPC_MoveParent,
17670 : /* 37611*/ OPC_MoveChild1,
17671 : /* 37612*/ OPC_CheckAndImm, 127|128,1/*255*/,
17672 : /* 37615*/ OPC_MoveChild0,
17673 : /* 37616*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
17674 : /* 37619*/ OPC_CheckChild0Same, 1,
17675 : /* 37621*/ OPC_CheckChild1Integer, 8,
17676 : /* 37623*/ OPC_CheckChild1Type, MVT::i32,
17677 : /* 37625*/ OPC_MoveParent,
17678 : /* 37626*/ OPC_MoveParent,
17679 : /* 37627*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
17680 : /* 37629*/ OPC_MoveParent,
17681 : /* 37630*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17682 : /* 37632*/ OPC_MoveParent,
17683 : /* 37633*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17684 : /* 37635*/ OPC_MoveParent,
17685 : /* 37636*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17686 : /* 37638*/ OPC_CheckType, MVT::i32,
17687 : /* 37640*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
17688 : /* 37642*/ OPC_EmitInteger, MVT::i32, 8,
17689 : /* 37645*/ OPC_EmitInteger, MVT::i32, 8,
17690 : /* 37648*/ OPC_EmitInteger, MVT::i32, 8,
17691 : /* 37651*/ OPC_EmitInteger, MVT::i1, 0,
17692 : /* 37654*/ OPC_EmitInteger, MVT::i32, 0,
17693 : /* 37657*/ OPC_EmitInteger, MVT::i32, 0,
17694 : /* 37660*/ OPC_EmitInteger, MVT::i32, 0,
17695 : /* 37663*/ OPC_EmitInteger, MVT::i32, 0,
17696 : /* 37666*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
17697 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
17698 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
17699 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
17700 : /* 37683*/ /*Scope*/ 80, /*->37764*/
17701 : /* 37684*/ OPC_CheckChild0Same, 1,
17702 : /* 37686*/ OPC_CheckChild1Integer, 8,
17703 : /* 37688*/ OPC_CheckChild1Type, MVT::i32,
17704 : /* 37690*/ OPC_MoveParent,
17705 : /* 37691*/ OPC_MoveParent,
17706 : /* 37692*/ OPC_MoveChild1,
17707 : /* 37693*/ OPC_CheckAndImm, 127|128,1/*255*/,
17708 : /* 37696*/ OPC_MoveChild0,
17709 : /* 37697*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
17710 : /* 37700*/ OPC_CheckChild0Same, 0,
17711 : /* 37702*/ OPC_CheckChild1Integer, 8,
17712 : /* 37704*/ OPC_CheckChild1Type, MVT::i32,
17713 : /* 37706*/ OPC_MoveParent,
17714 : /* 37707*/ OPC_MoveParent,
17715 : /* 37708*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
17716 : /* 37710*/ OPC_MoveParent,
17717 : /* 37711*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17718 : /* 37713*/ OPC_MoveParent,
17719 : /* 37714*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17720 : /* 37716*/ OPC_MoveParent,
17721 : /* 37717*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17722 : /* 37719*/ OPC_CheckType, MVT::i32,
17723 : /* 37721*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
17724 : /* 37723*/ OPC_EmitInteger, MVT::i32, 8,
17725 : /* 37726*/ OPC_EmitInteger, MVT::i32, 8,
17726 : /* 37729*/ OPC_EmitInteger, MVT::i32, 8,
17727 : /* 37732*/ OPC_EmitInteger, MVT::i1, 0,
17728 : /* 37735*/ OPC_EmitInteger, MVT::i32, 0,
17729 : /* 37738*/ OPC_EmitInteger, MVT::i32, 0,
17730 : /* 37741*/ OPC_EmitInteger, MVT::i32, 0,
17731 : /* 37744*/ OPC_EmitInteger, MVT::i32, 0,
17732 : /* 37747*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
17733 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
17734 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
17735 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
17736 : /* 37764*/ 0, /*End of Scope*/
17737 : /* 37765*/ 0, /*End of Scope*/
17738 : /* 37766*/ /*Scope*/ 15|128,3/*399*/, /*->38167*/
17739 : /* 37768*/ OPC_RecordChild0, // #2 = $src2
17740 : /* 37769*/ OPC_MoveChild1,
17741 : /* 37770*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
17742 : /* 37773*/ OPC_MoveChild0,
17743 : /* 37774*/ OPC_CheckAndImm, 127|128,1/*255*/,
17744 : /* 37777*/ OPC_Scope, 64|128,1/*192*/, /*->37972*/ // 2 children in Scope
17745 : /* 37780*/ OPC_CheckChild0Same, 1,
17746 : /* 37782*/ OPC_MoveParent,
17747 : /* 37783*/ OPC_MoveChild1,
17748 : /* 37784*/ OPC_CheckAndImm, 127|128,1/*255*/,
17749 : /* 37787*/ OPC_CheckChild0Same, 0,
17750 : /* 37789*/ OPC_MoveParent,
17751 : /* 37790*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
17752 : /* 37792*/ OPC_MoveParent,
17753 : /* 37793*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17754 : /* 37795*/ OPC_MoveParent,
17755 : /* 37796*/ OPC_MoveChild1,
17756 : /* 37797*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
17757 : /* 37800*/ OPC_MoveChild0,
17758 : /* 37801*/ OPC_CheckAndImm, 127|128,1/*255*/,
17759 : /* 37804*/ OPC_MoveChild0,
17760 : /* 37805*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
17761 : /* 37808*/ OPC_Scope, 80, /*->37890*/ // 2 children in Scope
17762 : /* 37810*/ OPC_CheckChild0Same, 1,
17763 : /* 37812*/ OPC_CheckChild1Integer, 8,
17764 : /* 37814*/ OPC_CheckChild1Type, MVT::i32,
17765 : /* 37816*/ OPC_MoveParent,
17766 : /* 37817*/ OPC_MoveParent,
17767 : /* 37818*/ OPC_MoveChild1,
17768 : /* 37819*/ OPC_CheckAndImm, 127|128,1/*255*/,
17769 : /* 37822*/ OPC_MoveChild0,
17770 : /* 37823*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
17771 : /* 37826*/ OPC_CheckChild0Same, 0,
17772 : /* 37828*/ OPC_CheckChild1Integer, 8,
17773 : /* 37830*/ OPC_CheckChild1Type, MVT::i32,
17774 : /* 37832*/ OPC_MoveParent,
17775 : /* 37833*/ OPC_MoveParent,
17776 : /* 37834*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
17777 : /* 37836*/ OPC_MoveParent,
17778 : /* 37837*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17779 : /* 37839*/ OPC_MoveParent,
17780 : /* 37840*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17781 : /* 37842*/ OPC_MoveParent,
17782 : /* 37843*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17783 : /* 37845*/ OPC_CheckType, MVT::i32,
17784 : /* 37847*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
17785 : /* 37849*/ OPC_EmitInteger, MVT::i32, 8,
17786 : /* 37852*/ OPC_EmitInteger, MVT::i32, 8,
17787 : /* 37855*/ OPC_EmitInteger, MVT::i32, 8,
17788 : /* 37858*/ OPC_EmitInteger, MVT::i1, 0,
17789 : /* 37861*/ OPC_EmitInteger, MVT::i32, 0,
17790 : /* 37864*/ OPC_EmitInteger, MVT::i32, 0,
17791 : /* 37867*/ OPC_EmitInteger, MVT::i32, 0,
17792 : /* 37870*/ OPC_EmitInteger, MVT::i32, 0,
17793 : /* 37873*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
17794 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
17795 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
17796 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
17797 : /* 37890*/ /*Scope*/ 80, /*->37971*/
17798 : /* 37891*/ OPC_CheckChild0Same, 0,
17799 : /* 37893*/ OPC_CheckChild1Integer, 8,
17800 : /* 37895*/ OPC_CheckChild1Type, MVT::i32,
17801 : /* 37897*/ OPC_MoveParent,
17802 : /* 37898*/ OPC_MoveParent,
17803 : /* 37899*/ OPC_MoveChild1,
17804 : /* 37900*/ OPC_CheckAndImm, 127|128,1/*255*/,
17805 : /* 37903*/ OPC_MoveChild0,
17806 : /* 37904*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
17807 : /* 37907*/ OPC_CheckChild0Same, 1,
17808 : /* 37909*/ OPC_CheckChild1Integer, 8,
17809 : /* 37911*/ OPC_CheckChild1Type, MVT::i32,
17810 : /* 37913*/ OPC_MoveParent,
17811 : /* 37914*/ OPC_MoveParent,
17812 : /* 37915*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
17813 : /* 37917*/ OPC_MoveParent,
17814 : /* 37918*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17815 : /* 37920*/ OPC_MoveParent,
17816 : /* 37921*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17817 : /* 37923*/ OPC_MoveParent,
17818 : /* 37924*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17819 : /* 37926*/ OPC_CheckType, MVT::i32,
17820 : /* 37928*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
17821 : /* 37930*/ OPC_EmitInteger, MVT::i32, 8,
17822 : /* 37933*/ OPC_EmitInteger, MVT::i32, 8,
17823 : /* 37936*/ OPC_EmitInteger, MVT::i32, 8,
17824 : /* 37939*/ OPC_EmitInteger, MVT::i1, 0,
17825 : /* 37942*/ OPC_EmitInteger, MVT::i32, 0,
17826 : /* 37945*/ OPC_EmitInteger, MVT::i32, 0,
17827 : /* 37948*/ OPC_EmitInteger, MVT::i32, 0,
17828 : /* 37951*/ OPC_EmitInteger, MVT::i32, 0,
17829 : /* 37954*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
17830 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
17831 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
17832 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
17833 : /* 37971*/ 0, /*End of Scope*/
17834 : /* 37972*/ /*Scope*/ 64|128,1/*192*/, /*->38166*/
17835 : /* 37974*/ OPC_CheckChild0Same, 0,
17836 : /* 37976*/ OPC_MoveParent,
17837 : /* 37977*/ OPC_MoveChild1,
17838 : /* 37978*/ OPC_CheckAndImm, 127|128,1/*255*/,
17839 : /* 37981*/ OPC_CheckChild0Same, 1,
17840 : /* 37983*/ OPC_MoveParent,
17841 : /* 37984*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
17842 : /* 37986*/ OPC_MoveParent,
17843 : /* 37987*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17844 : /* 37989*/ OPC_MoveParent,
17845 : /* 37990*/ OPC_MoveChild1,
17846 : /* 37991*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
17847 : /* 37994*/ OPC_MoveChild0,
17848 : /* 37995*/ OPC_CheckAndImm, 127|128,1/*255*/,
17849 : /* 37998*/ OPC_MoveChild0,
17850 : /* 37999*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
17851 : /* 38002*/ OPC_Scope, 80, /*->38084*/ // 2 children in Scope
17852 : /* 38004*/ OPC_CheckChild0Same, 1,
17853 : /* 38006*/ OPC_CheckChild1Integer, 8,
17854 : /* 38008*/ OPC_CheckChild1Type, MVT::i32,
17855 : /* 38010*/ OPC_MoveParent,
17856 : /* 38011*/ OPC_MoveParent,
17857 : /* 38012*/ OPC_MoveChild1,
17858 : /* 38013*/ OPC_CheckAndImm, 127|128,1/*255*/,
17859 : /* 38016*/ OPC_MoveChild0,
17860 : /* 38017*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
17861 : /* 38020*/ OPC_CheckChild0Same, 0,
17862 : /* 38022*/ OPC_CheckChild1Integer, 8,
17863 : /* 38024*/ OPC_CheckChild1Type, MVT::i32,
17864 : /* 38026*/ OPC_MoveParent,
17865 : /* 38027*/ OPC_MoveParent,
17866 : /* 38028*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
17867 : /* 38030*/ OPC_MoveParent,
17868 : /* 38031*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17869 : /* 38033*/ OPC_MoveParent,
17870 : /* 38034*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17871 : /* 38036*/ OPC_MoveParent,
17872 : /* 38037*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17873 : /* 38039*/ OPC_CheckType, MVT::i32,
17874 : /* 38041*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
17875 : /* 38043*/ OPC_EmitInteger, MVT::i32, 8,
17876 : /* 38046*/ OPC_EmitInteger, MVT::i32, 8,
17877 : /* 38049*/ OPC_EmitInteger, MVT::i32, 8,
17878 : /* 38052*/ OPC_EmitInteger, MVT::i1, 0,
17879 : /* 38055*/ OPC_EmitInteger, MVT::i32, 0,
17880 : /* 38058*/ OPC_EmitInteger, MVT::i32, 0,
17881 : /* 38061*/ OPC_EmitInteger, MVT::i32, 0,
17882 : /* 38064*/ OPC_EmitInteger, MVT::i32, 0,
17883 : /* 38067*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
17884 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
17885 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
17886 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
17887 : /* 38084*/ /*Scope*/ 80, /*->38165*/
17888 : /* 38085*/ OPC_CheckChild0Same, 0,
17889 : /* 38087*/ OPC_CheckChild1Integer, 8,
17890 : /* 38089*/ OPC_CheckChild1Type, MVT::i32,
17891 : /* 38091*/ OPC_MoveParent,
17892 : /* 38092*/ OPC_MoveParent,
17893 : /* 38093*/ OPC_MoveChild1,
17894 : /* 38094*/ OPC_CheckAndImm, 127|128,1/*255*/,
17895 : /* 38097*/ OPC_MoveChild0,
17896 : /* 38098*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
17897 : /* 38101*/ OPC_CheckChild0Same, 1,
17898 : /* 38103*/ OPC_CheckChild1Integer, 8,
17899 : /* 38105*/ OPC_CheckChild1Type, MVT::i32,
17900 : /* 38107*/ OPC_MoveParent,
17901 : /* 38108*/ OPC_MoveParent,
17902 : /* 38109*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
17903 : /* 38111*/ OPC_MoveParent,
17904 : /* 38112*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17905 : /* 38114*/ OPC_MoveParent,
17906 : /* 38115*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17907 : /* 38117*/ OPC_MoveParent,
17908 : /* 38118*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17909 : /* 38120*/ OPC_CheckType, MVT::i32,
17910 : /* 38122*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
17911 : /* 38124*/ OPC_EmitInteger, MVT::i32, 8,
17912 : /* 38127*/ OPC_EmitInteger, MVT::i32, 8,
17913 : /* 38130*/ OPC_EmitInteger, MVT::i32, 8,
17914 : /* 38133*/ OPC_EmitInteger, MVT::i1, 0,
17915 : /* 38136*/ OPC_EmitInteger, MVT::i32, 0,
17916 : /* 38139*/ OPC_EmitInteger, MVT::i32, 0,
17917 : /* 38142*/ OPC_EmitInteger, MVT::i32, 0,
17918 : /* 38145*/ OPC_EmitInteger, MVT::i32, 0,
17919 : /* 38148*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
17920 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
17921 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
17922 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
17923 : /* 38165*/ 0, /*End of Scope*/
17924 : /* 38166*/ 0, /*End of Scope*/
17925 : /* 38167*/ /*Scope*/ 16|128,3/*400*/, /*->38569*/
17926 : /* 38169*/ OPC_MoveChild0,
17927 : /* 38170*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
17928 : /* 38173*/ OPC_MoveChild0,
17929 : /* 38174*/ OPC_CheckAndImm, 127|128,1/*255*/,
17930 : /* 38177*/ OPC_Scope, 65|128,1/*193*/, /*->38373*/ // 2 children in Scope
17931 : /* 38180*/ OPC_CheckChild0Same, 1,
17932 : /* 38182*/ OPC_MoveParent,
17933 : /* 38183*/ OPC_MoveChild1,
17934 : /* 38184*/ OPC_CheckAndImm, 127|128,1/*255*/,
17935 : /* 38187*/ OPC_CheckChild0Same, 0,
17936 : /* 38189*/ OPC_MoveParent,
17937 : /* 38190*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
17938 : /* 38192*/ OPC_MoveParent,
17939 : /* 38193*/ OPC_RecordChild1, // #2 = $src2
17940 : /* 38194*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17941 : /* 38196*/ OPC_MoveParent,
17942 : /* 38197*/ OPC_MoveChild1,
17943 : /* 38198*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
17944 : /* 38201*/ OPC_MoveChild0,
17945 : /* 38202*/ OPC_CheckAndImm, 127|128,1/*255*/,
17946 : /* 38205*/ OPC_MoveChild0,
17947 : /* 38206*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
17948 : /* 38209*/ OPC_Scope, 80, /*->38291*/ // 2 children in Scope
17949 : /* 38211*/ OPC_CheckChild0Same, 1,
17950 : /* 38213*/ OPC_CheckChild1Integer, 8,
17951 : /* 38215*/ OPC_CheckChild1Type, MVT::i32,
17952 : /* 38217*/ OPC_MoveParent,
17953 : /* 38218*/ OPC_MoveParent,
17954 : /* 38219*/ OPC_MoveChild1,
17955 : /* 38220*/ OPC_CheckAndImm, 127|128,1/*255*/,
17956 : /* 38223*/ OPC_MoveChild0,
17957 : /* 38224*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
17958 : /* 38227*/ OPC_CheckChild0Same, 0,
17959 : /* 38229*/ OPC_CheckChild1Integer, 8,
17960 : /* 38231*/ OPC_CheckChild1Type, MVT::i32,
17961 : /* 38233*/ OPC_MoveParent,
17962 : /* 38234*/ OPC_MoveParent,
17963 : /* 38235*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
17964 : /* 38237*/ OPC_MoveParent,
17965 : /* 38238*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17966 : /* 38240*/ OPC_MoveParent,
17967 : /* 38241*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17968 : /* 38243*/ OPC_MoveParent,
17969 : /* 38244*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
17970 : /* 38246*/ OPC_CheckType, MVT::i32,
17971 : /* 38248*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
17972 : /* 38250*/ OPC_EmitInteger, MVT::i32, 8,
17973 : /* 38253*/ OPC_EmitInteger, MVT::i32, 8,
17974 : /* 38256*/ OPC_EmitInteger, MVT::i32, 8,
17975 : /* 38259*/ OPC_EmitInteger, MVT::i1, 0,
17976 : /* 38262*/ OPC_EmitInteger, MVT::i32, 0,
17977 : /* 38265*/ OPC_EmitInteger, MVT::i32, 0,
17978 : /* 38268*/ OPC_EmitInteger, MVT::i32, 0,
17979 : /* 38271*/ OPC_EmitInteger, MVT::i32, 0,
17980 : /* 38274*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
17981 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
17982 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
17983 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
17984 : /* 38291*/ /*Scope*/ 80, /*->38372*/
17985 : /* 38292*/ OPC_CheckChild0Same, 0,
17986 : /* 38294*/ OPC_CheckChild1Integer, 8,
17987 : /* 38296*/ OPC_CheckChild1Type, MVT::i32,
17988 : /* 38298*/ OPC_MoveParent,
17989 : /* 38299*/ OPC_MoveParent,
17990 : /* 38300*/ OPC_MoveChild1,
17991 : /* 38301*/ OPC_CheckAndImm, 127|128,1/*255*/,
17992 : /* 38304*/ OPC_MoveChild0,
17993 : /* 38305*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
17994 : /* 38308*/ OPC_CheckChild0Same, 1,
17995 : /* 38310*/ OPC_CheckChild1Integer, 8,
17996 : /* 38312*/ OPC_CheckChild1Type, MVT::i32,
17997 : /* 38314*/ OPC_MoveParent,
17998 : /* 38315*/ OPC_MoveParent,
17999 : /* 38316*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
18000 : /* 38318*/ OPC_MoveParent,
18001 : /* 38319*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18002 : /* 38321*/ OPC_MoveParent,
18003 : /* 38322*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18004 : /* 38324*/ OPC_MoveParent,
18005 : /* 38325*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18006 : /* 38327*/ OPC_CheckType, MVT::i32,
18007 : /* 38329*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
18008 : /* 38331*/ OPC_EmitInteger, MVT::i32, 8,
18009 : /* 38334*/ OPC_EmitInteger, MVT::i32, 8,
18010 : /* 38337*/ OPC_EmitInteger, MVT::i32, 8,
18011 : /* 38340*/ OPC_EmitInteger, MVT::i1, 0,
18012 : /* 38343*/ OPC_EmitInteger, MVT::i32, 0,
18013 : /* 38346*/ OPC_EmitInteger, MVT::i32, 0,
18014 : /* 38349*/ OPC_EmitInteger, MVT::i32, 0,
18015 : /* 38352*/ OPC_EmitInteger, MVT::i32, 0,
18016 : /* 38355*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
18017 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
18018 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
18019 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
18020 : /* 38372*/ 0, /*End of Scope*/
18021 : /* 38373*/ /*Scope*/ 65|128,1/*193*/, /*->38568*/
18022 : /* 38375*/ OPC_CheckChild0Same, 0,
18023 : /* 38377*/ OPC_MoveParent,
18024 : /* 38378*/ OPC_MoveChild1,
18025 : /* 38379*/ OPC_CheckAndImm, 127|128,1/*255*/,
18026 : /* 38382*/ OPC_CheckChild0Same, 1,
18027 : /* 38384*/ OPC_MoveParent,
18028 : /* 38385*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
18029 : /* 38387*/ OPC_MoveParent,
18030 : /* 38388*/ OPC_RecordChild1, // #2 = $src2
18031 : /* 38389*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18032 : /* 38391*/ OPC_MoveParent,
18033 : /* 38392*/ OPC_MoveChild1,
18034 : /* 38393*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
18035 : /* 38396*/ OPC_MoveChild0,
18036 : /* 38397*/ OPC_CheckAndImm, 127|128,1/*255*/,
18037 : /* 38400*/ OPC_MoveChild0,
18038 : /* 38401*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
18039 : /* 38404*/ OPC_Scope, 80, /*->38486*/ // 2 children in Scope
18040 : /* 38406*/ OPC_CheckChild0Same, 1,
18041 : /* 38408*/ OPC_CheckChild1Integer, 8,
18042 : /* 38410*/ OPC_CheckChild1Type, MVT::i32,
18043 : /* 38412*/ OPC_MoveParent,
18044 : /* 38413*/ OPC_MoveParent,
18045 : /* 38414*/ OPC_MoveChild1,
18046 : /* 38415*/ OPC_CheckAndImm, 127|128,1/*255*/,
18047 : /* 38418*/ OPC_MoveChild0,
18048 : /* 38419*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
18049 : /* 38422*/ OPC_CheckChild0Same, 0,
18050 : /* 38424*/ OPC_CheckChild1Integer, 8,
18051 : /* 38426*/ OPC_CheckChild1Type, MVT::i32,
18052 : /* 38428*/ OPC_MoveParent,
18053 : /* 38429*/ OPC_MoveParent,
18054 : /* 38430*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
18055 : /* 38432*/ OPC_MoveParent,
18056 : /* 38433*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18057 : /* 38435*/ OPC_MoveParent,
18058 : /* 38436*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18059 : /* 38438*/ OPC_MoveParent,
18060 : /* 38439*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18061 : /* 38441*/ OPC_CheckType, MVT::i32,
18062 : /* 38443*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
18063 : /* 38445*/ OPC_EmitInteger, MVT::i32, 8,
18064 : /* 38448*/ OPC_EmitInteger, MVT::i32, 8,
18065 : /* 38451*/ OPC_EmitInteger, MVT::i32, 8,
18066 : /* 38454*/ OPC_EmitInteger, MVT::i1, 0,
18067 : /* 38457*/ OPC_EmitInteger, MVT::i32, 0,
18068 : /* 38460*/ OPC_EmitInteger, MVT::i32, 0,
18069 : /* 38463*/ OPC_EmitInteger, MVT::i32, 0,
18070 : /* 38466*/ OPC_EmitInteger, MVT::i32, 0,
18071 : /* 38469*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
18072 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
18073 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
18074 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
18075 : /* 38486*/ /*Scope*/ 80, /*->38567*/
18076 : /* 38487*/ OPC_CheckChild0Same, 0,
18077 : /* 38489*/ OPC_CheckChild1Integer, 8,
18078 : /* 38491*/ OPC_CheckChild1Type, MVT::i32,
18079 : /* 38493*/ OPC_MoveParent,
18080 : /* 38494*/ OPC_MoveParent,
18081 : /* 38495*/ OPC_MoveChild1,
18082 : /* 38496*/ OPC_CheckAndImm, 127|128,1/*255*/,
18083 : /* 38499*/ OPC_MoveChild0,
18084 : /* 38500*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
18085 : /* 38503*/ OPC_CheckChild0Same, 1,
18086 : /* 38505*/ OPC_CheckChild1Integer, 8,
18087 : /* 38507*/ OPC_CheckChild1Type, MVT::i32,
18088 : /* 38509*/ OPC_MoveParent,
18089 : /* 38510*/ OPC_MoveParent,
18090 : /* 38511*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
18091 : /* 38513*/ OPC_MoveParent,
18092 : /* 38514*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18093 : /* 38516*/ OPC_MoveParent,
18094 : /* 38517*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18095 : /* 38519*/ OPC_MoveParent,
18096 : /* 38520*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18097 : /* 38522*/ OPC_CheckType, MVT::i32,
18098 : /* 38524*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
18099 : /* 38526*/ OPC_EmitInteger, MVT::i32, 8,
18100 : /* 38529*/ OPC_EmitInteger, MVT::i32, 8,
18101 : /* 38532*/ OPC_EmitInteger, MVT::i32, 8,
18102 : /* 38535*/ OPC_EmitInteger, MVT::i1, 0,
18103 : /* 38538*/ OPC_EmitInteger, MVT::i32, 0,
18104 : /* 38541*/ OPC_EmitInteger, MVT::i32, 0,
18105 : /* 38544*/ OPC_EmitInteger, MVT::i32, 0,
18106 : /* 38547*/ OPC_EmitInteger, MVT::i32, 0,
18107 : /* 38550*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
18108 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
18109 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
18110 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
18111 : /* 38567*/ 0, /*End of Scope*/
18112 : /* 38568*/ 0, /*End of Scope*/
18113 : /* 38569*/ 0, /*End of Scope*/
18114 : /* 38570*/ /*SwitchOpcode*/ 63|128,10/*1343*/, TARGET_VAL(AMDGPUISD::MUL_U24),// ->39917
18115 : /* 38574*/ OPC_MoveChild0,
18116 : /* 38575*/ OPC_CheckAndImm, 127|128,1/*255*/,
18117 : /* 38578*/ OPC_MoveChild0,
18118 : /* 38579*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
18119 : /* 38582*/ OPC_Scope, 84|128,2/*340*/, /*->38925*/ // 3 children in Scope
18120 : /* 38585*/ OPC_CheckChild0Same, 0,
18121 : /* 38587*/ OPC_CheckChild1Integer, 8,
18122 : /* 38589*/ OPC_CheckChild1Type, MVT::i32,
18123 : /* 38591*/ OPC_MoveParent,
18124 : /* 38592*/ OPC_MoveParent,
18125 : /* 38593*/ OPC_MoveChild1,
18126 : /* 38594*/ OPC_CheckAndImm, 127|128,1/*255*/,
18127 : /* 38597*/ OPC_MoveChild0,
18128 : /* 38598*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
18129 : /* 38601*/ OPC_CheckChild0Same, 1,
18130 : /* 38603*/ OPC_CheckChild1Integer, 8,
18131 : /* 38605*/ OPC_CheckChild1Type, MVT::i32,
18132 : /* 38607*/ OPC_MoveParent,
18133 : /* 38608*/ OPC_MoveParent,
18134 : /* 38609*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
18135 : /* 38611*/ OPC_MoveParent,
18136 : /* 38612*/ OPC_MoveChild1,
18137 : /* 38613*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
18138 : /* 38616*/ OPC_Scope, 23|128,1/*151*/, /*->38770*/ // 2 children in Scope
18139 : /* 38619*/ OPC_RecordChild0, // #2 = $src2
18140 : /* 38620*/ OPC_MoveChild1,
18141 : /* 38621*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
18142 : /* 38624*/ OPC_MoveChild0,
18143 : /* 38625*/ OPC_CheckAndImm, 127|128,1/*255*/,
18144 : /* 38628*/ OPC_Scope, 69, /*->38699*/ // 2 children in Scope
18145 : /* 38630*/ OPC_CheckChild0Same, 0,
18146 : /* 38632*/ OPC_MoveParent,
18147 : /* 38633*/ OPC_MoveChild1,
18148 : /* 38634*/ OPC_CheckAndImm, 127|128,1/*255*/,
18149 : /* 38637*/ OPC_CheckChild0Same, 1,
18150 : /* 38639*/ OPC_MoveParent,
18151 : /* 38640*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
18152 : /* 38642*/ OPC_MoveParent,
18153 : /* 38643*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18154 : /* 38645*/ OPC_MoveParent,
18155 : /* 38646*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18156 : /* 38648*/ OPC_MoveParent,
18157 : /* 38649*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18158 : /* 38651*/ OPC_MoveParent,
18159 : /* 38652*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18160 : /* 38654*/ OPC_CheckType, MVT::i32,
18161 : /* 38656*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
18162 : /* 38658*/ OPC_EmitInteger, MVT::i32, 8,
18163 : /* 38661*/ OPC_EmitInteger, MVT::i32, 8,
18164 : /* 38664*/ OPC_EmitInteger, MVT::i32, 8,
18165 : /* 38667*/ OPC_EmitInteger, MVT::i1, 0,
18166 : /* 38670*/ OPC_EmitInteger, MVT::i32, 0,
18167 : /* 38673*/ OPC_EmitInteger, MVT::i32, 0,
18168 : /* 38676*/ OPC_EmitInteger, MVT::i32, 0,
18169 : /* 38679*/ OPC_EmitInteger, MVT::i32, 0,
18170 : /* 38682*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
18171 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
18172 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
18173 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
18174 : /* 38699*/ /*Scope*/ 69, /*->38769*/
18175 : /* 38700*/ OPC_CheckChild0Same, 1,
18176 : /* 38702*/ OPC_MoveParent,
18177 : /* 38703*/ OPC_MoveChild1,
18178 : /* 38704*/ OPC_CheckAndImm, 127|128,1/*255*/,
18179 : /* 38707*/ OPC_CheckChild0Same, 0,
18180 : /* 38709*/ OPC_MoveParent,
18181 : /* 38710*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
18182 : /* 38712*/ OPC_MoveParent,
18183 : /* 38713*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18184 : /* 38715*/ OPC_MoveParent,
18185 : /* 38716*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18186 : /* 38718*/ OPC_MoveParent,
18187 : /* 38719*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18188 : /* 38721*/ OPC_MoveParent,
18189 : /* 38722*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18190 : /* 38724*/ OPC_CheckType, MVT::i32,
18191 : /* 38726*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
18192 : /* 38728*/ OPC_EmitInteger, MVT::i32, 8,
18193 : /* 38731*/ OPC_EmitInteger, MVT::i32, 8,
18194 : /* 38734*/ OPC_EmitInteger, MVT::i32, 8,
18195 : /* 38737*/ OPC_EmitInteger, MVT::i1, 0,
18196 : /* 38740*/ OPC_EmitInteger, MVT::i32, 0,
18197 : /* 38743*/ OPC_EmitInteger, MVT::i32, 0,
18198 : /* 38746*/ OPC_EmitInteger, MVT::i32, 0,
18199 : /* 38749*/ OPC_EmitInteger, MVT::i32, 0,
18200 : /* 38752*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
18201 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
18202 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
18203 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
18204 : /* 38769*/ 0, /*End of Scope*/
18205 : /* 38770*/ /*Scope*/ 24|128,1/*152*/, /*->38924*/
18206 : /* 38772*/ OPC_MoveChild0,
18207 : /* 38773*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
18208 : /* 38776*/ OPC_MoveChild0,
18209 : /* 38777*/ OPC_CheckAndImm, 127|128,1/*255*/,
18210 : /* 38780*/ OPC_Scope, 70, /*->38852*/ // 2 children in Scope
18211 : /* 38782*/ OPC_CheckChild0Same, 0,
18212 : /* 38784*/ OPC_MoveParent,
18213 : /* 38785*/ OPC_MoveChild1,
18214 : /* 38786*/ OPC_CheckAndImm, 127|128,1/*255*/,
18215 : /* 38789*/ OPC_CheckChild0Same, 1,
18216 : /* 38791*/ OPC_MoveParent,
18217 : /* 38792*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
18218 : /* 38794*/ OPC_MoveParent,
18219 : /* 38795*/ OPC_RecordChild1, // #2 = $src2
18220 : /* 38796*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18221 : /* 38798*/ OPC_MoveParent,
18222 : /* 38799*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18223 : /* 38801*/ OPC_MoveParent,
18224 : /* 38802*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18225 : /* 38804*/ OPC_MoveParent,
18226 : /* 38805*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18227 : /* 38807*/ OPC_CheckType, MVT::i32,
18228 : /* 38809*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
18229 : /* 38811*/ OPC_EmitInteger, MVT::i32, 8,
18230 : /* 38814*/ OPC_EmitInteger, MVT::i32, 8,
18231 : /* 38817*/ OPC_EmitInteger, MVT::i32, 8,
18232 : /* 38820*/ OPC_EmitInteger, MVT::i1, 0,
18233 : /* 38823*/ OPC_EmitInteger, MVT::i32, 0,
18234 : /* 38826*/ OPC_EmitInteger, MVT::i32, 0,
18235 : /* 38829*/ OPC_EmitInteger, MVT::i32, 0,
18236 : /* 38832*/ OPC_EmitInteger, MVT::i32, 0,
18237 : /* 38835*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
18238 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
18239 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
18240 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
18241 : /* 38852*/ /*Scope*/ 70, /*->38923*/
18242 : /* 38853*/ OPC_CheckChild0Same, 1,
18243 : /* 38855*/ OPC_MoveParent,
18244 : /* 38856*/ OPC_MoveChild1,
18245 : /* 38857*/ OPC_CheckAndImm, 127|128,1/*255*/,
18246 : /* 38860*/ OPC_CheckChild0Same, 0,
18247 : /* 38862*/ OPC_MoveParent,
18248 : /* 38863*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
18249 : /* 38865*/ OPC_MoveParent,
18250 : /* 38866*/ OPC_RecordChild1, // #2 = $src2
18251 : /* 38867*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18252 : /* 38869*/ OPC_MoveParent,
18253 : /* 38870*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18254 : /* 38872*/ OPC_MoveParent,
18255 : /* 38873*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18256 : /* 38875*/ OPC_MoveParent,
18257 : /* 38876*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18258 : /* 38878*/ OPC_CheckType, MVT::i32,
18259 : /* 38880*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
18260 : /* 38882*/ OPC_EmitInteger, MVT::i32, 8,
18261 : /* 38885*/ OPC_EmitInteger, MVT::i32, 8,
18262 : /* 38888*/ OPC_EmitInteger, MVT::i32, 8,
18263 : /* 38891*/ OPC_EmitInteger, MVT::i1, 0,
18264 : /* 38894*/ OPC_EmitInteger, MVT::i32, 0,
18265 : /* 38897*/ OPC_EmitInteger, MVT::i32, 0,
18266 : /* 38900*/ OPC_EmitInteger, MVT::i32, 0,
18267 : /* 38903*/ OPC_EmitInteger, MVT::i32, 0,
18268 : /* 38906*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
18269 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
18270 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
18271 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
18272 : /* 38923*/ 0, /*End of Scope*/
18273 : /* 38924*/ 0, /*End of Scope*/
18274 : /* 38925*/ /*Scope*/ 7|128,5/*647*/, /*->39574*/
18275 : /* 38927*/ OPC_CheckChild0Same, 1,
18276 : /* 38929*/ OPC_CheckChild1Integer, 8,
18277 : /* 38931*/ OPC_CheckChild1Type, MVT::i32,
18278 : /* 38933*/ OPC_MoveParent,
18279 : /* 38934*/ OPC_MoveParent,
18280 : /* 38935*/ OPC_MoveChild1,
18281 : /* 38936*/ OPC_CheckAndImm, 127|128,1/*255*/,
18282 : /* 38939*/ OPC_MoveChild0,
18283 : /* 38940*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
18284 : /* 38943*/ OPC_CheckChild0Same, 0,
18285 : /* 38945*/ OPC_CheckChild1Integer, 8,
18286 : /* 38947*/ OPC_CheckChild1Type, MVT::i32,
18287 : /* 38949*/ OPC_MoveParent,
18288 : /* 38950*/ OPC_MoveParent,
18289 : /* 38951*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
18290 : /* 38953*/ OPC_MoveParent,
18291 : /* 38954*/ OPC_MoveChild1,
18292 : /* 38955*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
18293 : /* 38958*/ OPC_Scope, 23|128,1/*151*/, /*->39112*/ // 4 children in Scope
18294 : /* 38961*/ OPC_RecordChild0, // #2 = $src2
18295 : /* 38962*/ OPC_MoveChild1,
18296 : /* 38963*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
18297 : /* 38966*/ OPC_MoveChild0,
18298 : /* 38967*/ OPC_CheckAndImm, 127|128,1/*255*/,
18299 : /* 38970*/ OPC_Scope, 69, /*->39041*/ // 2 children in Scope
18300 : /* 38972*/ OPC_CheckChild0Same, 0,
18301 : /* 38974*/ OPC_MoveParent,
18302 : /* 38975*/ OPC_MoveChild1,
18303 : /* 38976*/ OPC_CheckAndImm, 127|128,1/*255*/,
18304 : /* 38979*/ OPC_CheckChild0Same, 1,
18305 : /* 38981*/ OPC_MoveParent,
18306 : /* 38982*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
18307 : /* 38984*/ OPC_MoveParent,
18308 : /* 38985*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18309 : /* 38987*/ OPC_MoveParent,
18310 : /* 38988*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18311 : /* 38990*/ OPC_MoveParent,
18312 : /* 38991*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18313 : /* 38993*/ OPC_MoveParent,
18314 : /* 38994*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18315 : /* 38996*/ OPC_CheckType, MVT::i32,
18316 : /* 38998*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
18317 : /* 39000*/ OPC_EmitInteger, MVT::i32, 8,
18318 : /* 39003*/ OPC_EmitInteger, MVT::i32, 8,
18319 : /* 39006*/ OPC_EmitInteger, MVT::i32, 8,
18320 : /* 39009*/ OPC_EmitInteger, MVT::i1, 0,
18321 : /* 39012*/ OPC_EmitInteger, MVT::i32, 0,
18322 : /* 39015*/ OPC_EmitInteger, MVT::i32, 0,
18323 : /* 39018*/ OPC_EmitInteger, MVT::i32, 0,
18324 : /* 39021*/ OPC_EmitInteger, MVT::i32, 0,
18325 : /* 39024*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
18326 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
18327 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
18328 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
18329 : /* 39041*/ /*Scope*/ 69, /*->39111*/
18330 : /* 39042*/ OPC_CheckChild0Same, 1,
18331 : /* 39044*/ OPC_MoveParent,
18332 : /* 39045*/ OPC_MoveChild1,
18333 : /* 39046*/ OPC_CheckAndImm, 127|128,1/*255*/,
18334 : /* 39049*/ OPC_CheckChild0Same, 0,
18335 : /* 39051*/ OPC_MoveParent,
18336 : /* 39052*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
18337 : /* 39054*/ OPC_MoveParent,
18338 : /* 39055*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18339 : /* 39057*/ OPC_MoveParent,
18340 : /* 39058*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18341 : /* 39060*/ OPC_MoveParent,
18342 : /* 39061*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18343 : /* 39063*/ OPC_MoveParent,
18344 : /* 39064*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18345 : /* 39066*/ OPC_CheckType, MVT::i32,
18346 : /* 39068*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
18347 : /* 39070*/ OPC_EmitInteger, MVT::i32, 8,
18348 : /* 39073*/ OPC_EmitInteger, MVT::i32, 8,
18349 : /* 39076*/ OPC_EmitInteger, MVT::i32, 8,
18350 : /* 39079*/ OPC_EmitInteger, MVT::i1, 0,
18351 : /* 39082*/ OPC_EmitInteger, MVT::i32, 0,
18352 : /* 39085*/ OPC_EmitInteger, MVT::i32, 0,
18353 : /* 39088*/ OPC_EmitInteger, MVT::i32, 0,
18354 : /* 39091*/ OPC_EmitInteger, MVT::i32, 0,
18355 : /* 39094*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
18356 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
18357 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
18358 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
18359 : /* 39111*/ 0, /*End of Scope*/
18360 : /* 39112*/ /*Scope*/ 24|128,1/*152*/, /*->39266*/
18361 : /* 39114*/ OPC_MoveChild0,
18362 : /* 39115*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
18363 : /* 39118*/ OPC_MoveChild0,
18364 : /* 39119*/ OPC_CheckAndImm, 127|128,1/*255*/,
18365 : /* 39122*/ OPC_Scope, 70, /*->39194*/ // 2 children in Scope
18366 : /* 39124*/ OPC_CheckChild0Same, 0,
18367 : /* 39126*/ OPC_MoveParent,
18368 : /* 39127*/ OPC_MoveChild1,
18369 : /* 39128*/ OPC_CheckAndImm, 127|128,1/*255*/,
18370 : /* 39131*/ OPC_CheckChild0Same, 1,
18371 : /* 39133*/ OPC_MoveParent,
18372 : /* 39134*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
18373 : /* 39136*/ OPC_MoveParent,
18374 : /* 39137*/ OPC_RecordChild1, // #2 = $src2
18375 : /* 39138*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18376 : /* 39140*/ OPC_MoveParent,
18377 : /* 39141*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18378 : /* 39143*/ OPC_MoveParent,
18379 : /* 39144*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18380 : /* 39146*/ OPC_MoveParent,
18381 : /* 39147*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18382 : /* 39149*/ OPC_CheckType, MVT::i32,
18383 : /* 39151*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
18384 : /* 39153*/ OPC_EmitInteger, MVT::i32, 8,
18385 : /* 39156*/ OPC_EmitInteger, MVT::i32, 8,
18386 : /* 39159*/ OPC_EmitInteger, MVT::i32, 8,
18387 : /* 39162*/ OPC_EmitInteger, MVT::i1, 0,
18388 : /* 39165*/ OPC_EmitInteger, MVT::i32, 0,
18389 : /* 39168*/ OPC_EmitInteger, MVT::i32, 0,
18390 : /* 39171*/ OPC_EmitInteger, MVT::i32, 0,
18391 : /* 39174*/ OPC_EmitInteger, MVT::i32, 0,
18392 : /* 39177*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
18393 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
18394 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
18395 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
18396 : /* 39194*/ /*Scope*/ 70, /*->39265*/
18397 : /* 39195*/ OPC_CheckChild0Same, 1,
18398 : /* 39197*/ OPC_MoveParent,
18399 : /* 39198*/ OPC_MoveChild1,
18400 : /* 39199*/ OPC_CheckAndImm, 127|128,1/*255*/,
18401 : /* 39202*/ OPC_CheckChild0Same, 0,
18402 : /* 39204*/ OPC_MoveParent,
18403 : /* 39205*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
18404 : /* 39207*/ OPC_MoveParent,
18405 : /* 39208*/ OPC_RecordChild1, // #2 = $src2
18406 : /* 39209*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18407 : /* 39211*/ OPC_MoveParent,
18408 : /* 39212*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18409 : /* 39214*/ OPC_MoveParent,
18410 : /* 39215*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18411 : /* 39217*/ OPC_MoveParent,
18412 : /* 39218*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18413 : /* 39220*/ OPC_CheckType, MVT::i32,
18414 : /* 39222*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
18415 : /* 39224*/ OPC_EmitInteger, MVT::i32, 8,
18416 : /* 39227*/ OPC_EmitInteger, MVT::i32, 8,
18417 : /* 39230*/ OPC_EmitInteger, MVT::i32, 8,
18418 : /* 39233*/ OPC_EmitInteger, MVT::i1, 0,
18419 : /* 39236*/ OPC_EmitInteger, MVT::i32, 0,
18420 : /* 39239*/ OPC_EmitInteger, MVT::i32, 0,
18421 : /* 39242*/ OPC_EmitInteger, MVT::i32, 0,
18422 : /* 39245*/ OPC_EmitInteger, MVT::i32, 0,
18423 : /* 39248*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
18424 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
18425 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
18426 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
18427 : /* 39265*/ 0, /*End of Scope*/
18428 : /* 39266*/ /*Scope*/ 23|128,1/*151*/, /*->39419*/
18429 : /* 39268*/ OPC_RecordChild0, // #2 = $src2
18430 : /* 39269*/ OPC_MoveChild1,
18431 : /* 39270*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
18432 : /* 39273*/ OPC_MoveChild0,
18433 : /* 39274*/ OPC_CheckAndImm, 127|128,1/*255*/,
18434 : /* 39277*/ OPC_Scope, 69, /*->39348*/ // 2 children in Scope
18435 : /* 39279*/ OPC_CheckChild0Same, 1,
18436 : /* 39281*/ OPC_MoveParent,
18437 : /* 39282*/ OPC_MoveChild1,
18438 : /* 39283*/ OPC_CheckAndImm, 127|128,1/*255*/,
18439 : /* 39286*/ OPC_CheckChild0Same, 0,
18440 : /* 39288*/ OPC_MoveParent,
18441 : /* 39289*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
18442 : /* 39291*/ OPC_MoveParent,
18443 : /* 39292*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18444 : /* 39294*/ OPC_MoveParent,
18445 : /* 39295*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18446 : /* 39297*/ OPC_MoveParent,
18447 : /* 39298*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18448 : /* 39300*/ OPC_MoveParent,
18449 : /* 39301*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18450 : /* 39303*/ OPC_CheckType, MVT::i32,
18451 : /* 39305*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
18452 : /* 39307*/ OPC_EmitInteger, MVT::i32, 8,
18453 : /* 39310*/ OPC_EmitInteger, MVT::i32, 8,
18454 : /* 39313*/ OPC_EmitInteger, MVT::i32, 8,
18455 : /* 39316*/ OPC_EmitInteger, MVT::i1, 0,
18456 : /* 39319*/ OPC_EmitInteger, MVT::i32, 0,
18457 : /* 39322*/ OPC_EmitInteger, MVT::i32, 0,
18458 : /* 39325*/ OPC_EmitInteger, MVT::i32, 0,
18459 : /* 39328*/ OPC_EmitInteger, MVT::i32, 0,
18460 : /* 39331*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
18461 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
18462 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
18463 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
18464 : /* 39348*/ /*Scope*/ 69, /*->39418*/
18465 : /* 39349*/ OPC_CheckChild0Same, 0,
18466 : /* 39351*/ OPC_MoveParent,
18467 : /* 39352*/ OPC_MoveChild1,
18468 : /* 39353*/ OPC_CheckAndImm, 127|128,1/*255*/,
18469 : /* 39356*/ OPC_CheckChild0Same, 1,
18470 : /* 39358*/ OPC_MoveParent,
18471 : /* 39359*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
18472 : /* 39361*/ OPC_MoveParent,
18473 : /* 39362*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18474 : /* 39364*/ OPC_MoveParent,
18475 : /* 39365*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18476 : /* 39367*/ OPC_MoveParent,
18477 : /* 39368*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18478 : /* 39370*/ OPC_MoveParent,
18479 : /* 39371*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18480 : /* 39373*/ OPC_CheckType, MVT::i32,
18481 : /* 39375*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
18482 : /* 39377*/ OPC_EmitInteger, MVT::i32, 8,
18483 : /* 39380*/ OPC_EmitInteger, MVT::i32, 8,
18484 : /* 39383*/ OPC_EmitInteger, MVT::i32, 8,
18485 : /* 39386*/ OPC_EmitInteger, MVT::i1, 0,
18486 : /* 39389*/ OPC_EmitInteger, MVT::i32, 0,
18487 : /* 39392*/ OPC_EmitInteger, MVT::i32, 0,
18488 : /* 39395*/ OPC_EmitInteger, MVT::i32, 0,
18489 : /* 39398*/ OPC_EmitInteger, MVT::i32, 0,
18490 : /* 39401*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
18491 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
18492 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
18493 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
18494 : /* 39418*/ 0, /*End of Scope*/
18495 : /* 39419*/ /*Scope*/ 24|128,1/*152*/, /*->39573*/
18496 : /* 39421*/ OPC_MoveChild0,
18497 : /* 39422*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
18498 : /* 39425*/ OPC_MoveChild0,
18499 : /* 39426*/ OPC_CheckAndImm, 127|128,1/*255*/,
18500 : /* 39429*/ OPC_Scope, 70, /*->39501*/ // 2 children in Scope
18501 : /* 39431*/ OPC_CheckChild0Same, 1,
18502 : /* 39433*/ OPC_MoveParent,
18503 : /* 39434*/ OPC_MoveChild1,
18504 : /* 39435*/ OPC_CheckAndImm, 127|128,1/*255*/,
18505 : /* 39438*/ OPC_CheckChild0Same, 0,
18506 : /* 39440*/ OPC_MoveParent,
18507 : /* 39441*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
18508 : /* 39443*/ OPC_MoveParent,
18509 : /* 39444*/ OPC_RecordChild1, // #2 = $src2
18510 : /* 39445*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18511 : /* 39447*/ OPC_MoveParent,
18512 : /* 39448*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18513 : /* 39450*/ OPC_MoveParent,
18514 : /* 39451*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18515 : /* 39453*/ OPC_MoveParent,
18516 : /* 39454*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18517 : /* 39456*/ OPC_CheckType, MVT::i32,
18518 : /* 39458*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
18519 : /* 39460*/ OPC_EmitInteger, MVT::i32, 8,
18520 : /* 39463*/ OPC_EmitInteger, MVT::i32, 8,
18521 : /* 39466*/ OPC_EmitInteger, MVT::i32, 8,
18522 : /* 39469*/ OPC_EmitInteger, MVT::i1, 0,
18523 : /* 39472*/ OPC_EmitInteger, MVT::i32, 0,
18524 : /* 39475*/ OPC_EmitInteger, MVT::i32, 0,
18525 : /* 39478*/ OPC_EmitInteger, MVT::i32, 0,
18526 : /* 39481*/ OPC_EmitInteger, MVT::i32, 0,
18527 : /* 39484*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
18528 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
18529 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
18530 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
18531 : /* 39501*/ /*Scope*/ 70, /*->39572*/
18532 : /* 39502*/ OPC_CheckChild0Same, 0,
18533 : /* 39504*/ OPC_MoveParent,
18534 : /* 39505*/ OPC_MoveChild1,
18535 : /* 39506*/ OPC_CheckAndImm, 127|128,1/*255*/,
18536 : /* 39509*/ OPC_CheckChild0Same, 1,
18537 : /* 39511*/ OPC_MoveParent,
18538 : /* 39512*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
18539 : /* 39514*/ OPC_MoveParent,
18540 : /* 39515*/ OPC_RecordChild1, // #2 = $src2
18541 : /* 39516*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18542 : /* 39518*/ OPC_MoveParent,
18543 : /* 39519*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18544 : /* 39521*/ OPC_MoveParent,
18545 : /* 39522*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18546 : /* 39524*/ OPC_MoveParent,
18547 : /* 39525*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18548 : /* 39527*/ OPC_CheckType, MVT::i32,
18549 : /* 39529*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
18550 : /* 39531*/ OPC_EmitInteger, MVT::i32, 8,
18551 : /* 39534*/ OPC_EmitInteger, MVT::i32, 8,
18552 : /* 39537*/ OPC_EmitInteger, MVT::i32, 8,
18553 : /* 39540*/ OPC_EmitInteger, MVT::i1, 0,
18554 : /* 39543*/ OPC_EmitInteger, MVT::i32, 0,
18555 : /* 39546*/ OPC_EmitInteger, MVT::i32, 0,
18556 : /* 39549*/ OPC_EmitInteger, MVT::i32, 0,
18557 : /* 39552*/ OPC_EmitInteger, MVT::i32, 0,
18558 : /* 39555*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
18559 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
18560 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
18561 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
18562 : /* 39572*/ 0, /*End of Scope*/
18563 : /* 39573*/ 0, /*End of Scope*/
18564 : /* 39574*/ /*Scope*/ 84|128,2/*340*/, /*->39916*/
18565 : /* 39576*/ OPC_CheckChild0Same, 0,
18566 : /* 39578*/ OPC_CheckChild1Integer, 8,
18567 : /* 39580*/ OPC_CheckChild1Type, MVT::i32,
18568 : /* 39582*/ OPC_MoveParent,
18569 : /* 39583*/ OPC_MoveParent,
18570 : /* 39584*/ OPC_MoveChild1,
18571 : /* 39585*/ OPC_CheckAndImm, 127|128,1/*255*/,
18572 : /* 39588*/ OPC_MoveChild0,
18573 : /* 39589*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
18574 : /* 39592*/ OPC_CheckChild0Same, 1,
18575 : /* 39594*/ OPC_CheckChild1Integer, 8,
18576 : /* 39596*/ OPC_CheckChild1Type, MVT::i32,
18577 : /* 39598*/ OPC_MoveParent,
18578 : /* 39599*/ OPC_MoveParent,
18579 : /* 39600*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
18580 : /* 39602*/ OPC_MoveParent,
18581 : /* 39603*/ OPC_MoveChild1,
18582 : /* 39604*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
18583 : /* 39607*/ OPC_Scope, 23|128,1/*151*/, /*->39761*/ // 2 children in Scope
18584 : /* 39610*/ OPC_RecordChild0, // #2 = $src2
18585 : /* 39611*/ OPC_MoveChild1,
18586 : /* 39612*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
18587 : /* 39615*/ OPC_MoveChild0,
18588 : /* 39616*/ OPC_CheckAndImm, 127|128,1/*255*/,
18589 : /* 39619*/ OPC_Scope, 69, /*->39690*/ // 2 children in Scope
18590 : /* 39621*/ OPC_CheckChild0Same, 1,
18591 : /* 39623*/ OPC_MoveParent,
18592 : /* 39624*/ OPC_MoveChild1,
18593 : /* 39625*/ OPC_CheckAndImm, 127|128,1/*255*/,
18594 : /* 39628*/ OPC_CheckChild0Same, 0,
18595 : /* 39630*/ OPC_MoveParent,
18596 : /* 39631*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
18597 : /* 39633*/ OPC_MoveParent,
18598 : /* 39634*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18599 : /* 39636*/ OPC_MoveParent,
18600 : /* 39637*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18601 : /* 39639*/ OPC_MoveParent,
18602 : /* 39640*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18603 : /* 39642*/ OPC_MoveParent,
18604 : /* 39643*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18605 : /* 39645*/ OPC_CheckType, MVT::i32,
18606 : /* 39647*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
18607 : /* 39649*/ OPC_EmitInteger, MVT::i32, 8,
18608 : /* 39652*/ OPC_EmitInteger, MVT::i32, 8,
18609 : /* 39655*/ OPC_EmitInteger, MVT::i32, 8,
18610 : /* 39658*/ OPC_EmitInteger, MVT::i1, 0,
18611 : /* 39661*/ OPC_EmitInteger, MVT::i32, 0,
18612 : /* 39664*/ OPC_EmitInteger, MVT::i32, 0,
18613 : /* 39667*/ OPC_EmitInteger, MVT::i32, 0,
18614 : /* 39670*/ OPC_EmitInteger, MVT::i32, 0,
18615 : /* 39673*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
18616 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
18617 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
18618 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
18619 : /* 39690*/ /*Scope*/ 69, /*->39760*/
18620 : /* 39691*/ OPC_CheckChild0Same, 0,
18621 : /* 39693*/ OPC_MoveParent,
18622 : /* 39694*/ OPC_MoveChild1,
18623 : /* 39695*/ OPC_CheckAndImm, 127|128,1/*255*/,
18624 : /* 39698*/ OPC_CheckChild0Same, 1,
18625 : /* 39700*/ OPC_MoveParent,
18626 : /* 39701*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
18627 : /* 39703*/ OPC_MoveParent,
18628 : /* 39704*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18629 : /* 39706*/ OPC_MoveParent,
18630 : /* 39707*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18631 : /* 39709*/ OPC_MoveParent,
18632 : /* 39710*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18633 : /* 39712*/ OPC_MoveParent,
18634 : /* 39713*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18635 : /* 39715*/ OPC_CheckType, MVT::i32,
18636 : /* 39717*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
18637 : /* 39719*/ OPC_EmitInteger, MVT::i32, 8,
18638 : /* 39722*/ OPC_EmitInteger, MVT::i32, 8,
18639 : /* 39725*/ OPC_EmitInteger, MVT::i32, 8,
18640 : /* 39728*/ OPC_EmitInteger, MVT::i1, 0,
18641 : /* 39731*/ OPC_EmitInteger, MVT::i32, 0,
18642 : /* 39734*/ OPC_EmitInteger, MVT::i32, 0,
18643 : /* 39737*/ OPC_EmitInteger, MVT::i32, 0,
18644 : /* 39740*/ OPC_EmitInteger, MVT::i32, 0,
18645 : /* 39743*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
18646 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
18647 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
18648 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
18649 : /* 39760*/ 0, /*End of Scope*/
18650 : /* 39761*/ /*Scope*/ 24|128,1/*152*/, /*->39915*/
18651 : /* 39763*/ OPC_MoveChild0,
18652 : /* 39764*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
18653 : /* 39767*/ OPC_MoveChild0,
18654 : /* 39768*/ OPC_CheckAndImm, 127|128,1/*255*/,
18655 : /* 39771*/ OPC_Scope, 70, /*->39843*/ // 2 children in Scope
18656 : /* 39773*/ OPC_CheckChild0Same, 1,
18657 : /* 39775*/ OPC_MoveParent,
18658 : /* 39776*/ OPC_MoveChild1,
18659 : /* 39777*/ OPC_CheckAndImm, 127|128,1/*255*/,
18660 : /* 39780*/ OPC_CheckChild0Same, 0,
18661 : /* 39782*/ OPC_MoveParent,
18662 : /* 39783*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
18663 : /* 39785*/ OPC_MoveParent,
18664 : /* 39786*/ OPC_RecordChild1, // #2 = $src2
18665 : /* 39787*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18666 : /* 39789*/ OPC_MoveParent,
18667 : /* 39790*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18668 : /* 39792*/ OPC_MoveParent,
18669 : /* 39793*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18670 : /* 39795*/ OPC_MoveParent,
18671 : /* 39796*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18672 : /* 39798*/ OPC_CheckType, MVT::i32,
18673 : /* 39800*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
18674 : /* 39802*/ OPC_EmitInteger, MVT::i32, 8,
18675 : /* 39805*/ OPC_EmitInteger, MVT::i32, 8,
18676 : /* 39808*/ OPC_EmitInteger, MVT::i32, 8,
18677 : /* 39811*/ OPC_EmitInteger, MVT::i1, 0,
18678 : /* 39814*/ OPC_EmitInteger, MVT::i32, 0,
18679 : /* 39817*/ OPC_EmitInteger, MVT::i32, 0,
18680 : /* 39820*/ OPC_EmitInteger, MVT::i32, 0,
18681 : /* 39823*/ OPC_EmitInteger, MVT::i32, 0,
18682 : /* 39826*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
18683 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
18684 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
18685 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
18686 : /* 39843*/ /*Scope*/ 70, /*->39914*/
18687 : /* 39844*/ OPC_CheckChild0Same, 0,
18688 : /* 39846*/ OPC_MoveParent,
18689 : /* 39847*/ OPC_MoveChild1,
18690 : /* 39848*/ OPC_CheckAndImm, 127|128,1/*255*/,
18691 : /* 39851*/ OPC_CheckChild0Same, 1,
18692 : /* 39853*/ OPC_MoveParent,
18693 : /* 39854*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
18694 : /* 39856*/ OPC_MoveParent,
18695 : /* 39857*/ OPC_RecordChild1, // #2 = $src2
18696 : /* 39858*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18697 : /* 39860*/ OPC_MoveParent,
18698 : /* 39861*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18699 : /* 39863*/ OPC_MoveParent,
18700 : /* 39864*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18701 : /* 39866*/ OPC_MoveParent,
18702 : /* 39867*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18703 : /* 39869*/ OPC_CheckType, MVT::i32,
18704 : /* 39871*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
18705 : /* 39873*/ OPC_EmitInteger, MVT::i32, 8,
18706 : /* 39876*/ OPC_EmitInteger, MVT::i32, 8,
18707 : /* 39879*/ OPC_EmitInteger, MVT::i32, 8,
18708 : /* 39882*/ OPC_EmitInteger, MVT::i1, 0,
18709 : /* 39885*/ OPC_EmitInteger, MVT::i32, 0,
18710 : /* 39888*/ OPC_EmitInteger, MVT::i32, 0,
18711 : /* 39891*/ OPC_EmitInteger, MVT::i32, 0,
18712 : /* 39894*/ OPC_EmitInteger, MVT::i32, 0,
18713 : /* 39897*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
18714 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
18715 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
18716 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
18717 : /* 39914*/ 0, /*End of Scope*/
18718 : /* 39915*/ 0, /*End of Scope*/
18719 : /* 39916*/ 0, /*End of Scope*/
18720 : /* 39917*/ 0, // EndSwitchOpcode
18721 : /* 39918*/ /*Scope*/ 5|128,12/*1541*/, /*->41461*/
18722 : /* 39920*/ OPC_CheckChild0Same, 0,
18723 : /* 39922*/ OPC_CheckChild1Integer, 16,
18724 : /* 39924*/ OPC_CheckChild1Type, MVT::i32,
18725 : /* 39926*/ OPC_MoveParent,
18726 : /* 39927*/ OPC_MoveParent,
18727 : /* 39928*/ OPC_MoveChild1,
18728 : /* 39929*/ OPC_CheckAndImm, 127|128,1/*255*/,
18729 : /* 39932*/ OPC_MoveChild0,
18730 : /* 39933*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
18731 : /* 39936*/ OPC_CheckChild0Same, 1,
18732 : /* 39938*/ OPC_CheckChild1Integer, 16,
18733 : /* 39940*/ OPC_CheckChild1Type, MVT::i32,
18734 : /* 39942*/ OPC_MoveParent,
18735 : /* 39943*/ OPC_MoveParent,
18736 : /* 39944*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
18737 : /* 39946*/ OPC_MoveParent,
18738 : /* 39947*/ OPC_MoveChild1,
18739 : /* 39948*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
18740 : /* 39951*/ OPC_MoveChild0,
18741 : /* 39952*/ OPC_SwitchOpcode /*2 cases */, 37|128,6/*805*/, TARGET_VAL(ISD::ADD),// ->40762
18742 : /* 39957*/ OPC_Scope, 15|128,3/*399*/, /*->40359*/ // 2 children in Scope
18743 : /* 39960*/ OPC_RecordChild0, // #2 = $src2
18744 : /* 39961*/ OPC_MoveChild1,
18745 : /* 39962*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
18746 : /* 39965*/ OPC_MoveChild0,
18747 : /* 39966*/ OPC_CheckAndImm, 127|128,1/*255*/,
18748 : /* 39969*/ OPC_Scope, 64|128,1/*192*/, /*->40164*/ // 2 children in Scope
18749 : /* 39972*/ OPC_CheckChild0Same, 1,
18750 : /* 39974*/ OPC_MoveParent,
18751 : /* 39975*/ OPC_MoveChild1,
18752 : /* 39976*/ OPC_CheckAndImm, 127|128,1/*255*/,
18753 : /* 39979*/ OPC_CheckChild0Same, 0,
18754 : /* 39981*/ OPC_MoveParent,
18755 : /* 39982*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
18756 : /* 39984*/ OPC_MoveParent,
18757 : /* 39985*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18758 : /* 39987*/ OPC_MoveParent,
18759 : /* 39988*/ OPC_MoveChild1,
18760 : /* 39989*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
18761 : /* 39992*/ OPC_MoveChild0,
18762 : /* 39993*/ OPC_CheckAndImm, 127|128,1/*255*/,
18763 : /* 39996*/ OPC_MoveChild0,
18764 : /* 39997*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
18765 : /* 40000*/ OPC_Scope, 80, /*->40082*/ // 2 children in Scope
18766 : /* 40002*/ OPC_CheckChild0Same, 1,
18767 : /* 40004*/ OPC_CheckChild1Integer, 8,
18768 : /* 40006*/ OPC_CheckChild1Type, MVT::i32,
18769 : /* 40008*/ OPC_MoveParent,
18770 : /* 40009*/ OPC_MoveParent,
18771 : /* 40010*/ OPC_MoveChild1,
18772 : /* 40011*/ OPC_CheckAndImm, 127|128,1/*255*/,
18773 : /* 40014*/ OPC_MoveChild0,
18774 : /* 40015*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
18775 : /* 40018*/ OPC_CheckChild0Same, 0,
18776 : /* 40020*/ OPC_CheckChild1Integer, 8,
18777 : /* 40022*/ OPC_CheckChild1Type, MVT::i32,
18778 : /* 40024*/ OPC_MoveParent,
18779 : /* 40025*/ OPC_MoveParent,
18780 : /* 40026*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
18781 : /* 40028*/ OPC_MoveParent,
18782 : /* 40029*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18783 : /* 40031*/ OPC_MoveParent,
18784 : /* 40032*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18785 : /* 40034*/ OPC_MoveParent,
18786 : /* 40035*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18787 : /* 40037*/ OPC_CheckType, MVT::i32,
18788 : /* 40039*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
18789 : /* 40041*/ OPC_EmitInteger, MVT::i32, 8,
18790 : /* 40044*/ OPC_EmitInteger, MVT::i32, 8,
18791 : /* 40047*/ OPC_EmitInteger, MVT::i32, 8,
18792 : /* 40050*/ OPC_EmitInteger, MVT::i1, 0,
18793 : /* 40053*/ OPC_EmitInteger, MVT::i32, 0,
18794 : /* 40056*/ OPC_EmitInteger, MVT::i32, 0,
18795 : /* 40059*/ OPC_EmitInteger, MVT::i32, 0,
18796 : /* 40062*/ OPC_EmitInteger, MVT::i32, 0,
18797 : /* 40065*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
18798 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
18799 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
18800 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
18801 : /* 40082*/ /*Scope*/ 80, /*->40163*/
18802 : /* 40083*/ OPC_CheckChild0Same, 0,
18803 : /* 40085*/ OPC_CheckChild1Integer, 8,
18804 : /* 40087*/ OPC_CheckChild1Type, MVT::i32,
18805 : /* 40089*/ OPC_MoveParent,
18806 : /* 40090*/ OPC_MoveParent,
18807 : /* 40091*/ OPC_MoveChild1,
18808 : /* 40092*/ OPC_CheckAndImm, 127|128,1/*255*/,
18809 : /* 40095*/ OPC_MoveChild0,
18810 : /* 40096*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
18811 : /* 40099*/ OPC_CheckChild0Same, 1,
18812 : /* 40101*/ OPC_CheckChild1Integer, 8,
18813 : /* 40103*/ OPC_CheckChild1Type, MVT::i32,
18814 : /* 40105*/ OPC_MoveParent,
18815 : /* 40106*/ OPC_MoveParent,
18816 : /* 40107*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
18817 : /* 40109*/ OPC_MoveParent,
18818 : /* 40110*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18819 : /* 40112*/ OPC_MoveParent,
18820 : /* 40113*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18821 : /* 40115*/ OPC_MoveParent,
18822 : /* 40116*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18823 : /* 40118*/ OPC_CheckType, MVT::i32,
18824 : /* 40120*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
18825 : /* 40122*/ OPC_EmitInteger, MVT::i32, 8,
18826 : /* 40125*/ OPC_EmitInteger, MVT::i32, 8,
18827 : /* 40128*/ OPC_EmitInteger, MVT::i32, 8,
18828 : /* 40131*/ OPC_EmitInteger, MVT::i1, 0,
18829 : /* 40134*/ OPC_EmitInteger, MVT::i32, 0,
18830 : /* 40137*/ OPC_EmitInteger, MVT::i32, 0,
18831 : /* 40140*/ OPC_EmitInteger, MVT::i32, 0,
18832 : /* 40143*/ OPC_EmitInteger, MVT::i32, 0,
18833 : /* 40146*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
18834 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
18835 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
18836 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
18837 : /* 40163*/ 0, /*End of Scope*/
18838 : /* 40164*/ /*Scope*/ 64|128,1/*192*/, /*->40358*/
18839 : /* 40166*/ OPC_CheckChild0Same, 0,
18840 : /* 40168*/ OPC_MoveParent,
18841 : /* 40169*/ OPC_MoveChild1,
18842 : /* 40170*/ OPC_CheckAndImm, 127|128,1/*255*/,
18843 : /* 40173*/ OPC_CheckChild0Same, 1,
18844 : /* 40175*/ OPC_MoveParent,
18845 : /* 40176*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
18846 : /* 40178*/ OPC_MoveParent,
18847 : /* 40179*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18848 : /* 40181*/ OPC_MoveParent,
18849 : /* 40182*/ OPC_MoveChild1,
18850 : /* 40183*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
18851 : /* 40186*/ OPC_MoveChild0,
18852 : /* 40187*/ OPC_CheckAndImm, 127|128,1/*255*/,
18853 : /* 40190*/ OPC_MoveChild0,
18854 : /* 40191*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
18855 : /* 40194*/ OPC_Scope, 80, /*->40276*/ // 2 children in Scope
18856 : /* 40196*/ OPC_CheckChild0Same, 1,
18857 : /* 40198*/ OPC_CheckChild1Integer, 8,
18858 : /* 40200*/ OPC_CheckChild1Type, MVT::i32,
18859 : /* 40202*/ OPC_MoveParent,
18860 : /* 40203*/ OPC_MoveParent,
18861 : /* 40204*/ OPC_MoveChild1,
18862 : /* 40205*/ OPC_CheckAndImm, 127|128,1/*255*/,
18863 : /* 40208*/ OPC_MoveChild0,
18864 : /* 40209*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
18865 : /* 40212*/ OPC_CheckChild0Same, 0,
18866 : /* 40214*/ OPC_CheckChild1Integer, 8,
18867 : /* 40216*/ OPC_CheckChild1Type, MVT::i32,
18868 : /* 40218*/ OPC_MoveParent,
18869 : /* 40219*/ OPC_MoveParent,
18870 : /* 40220*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
18871 : /* 40222*/ OPC_MoveParent,
18872 : /* 40223*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18873 : /* 40225*/ OPC_MoveParent,
18874 : /* 40226*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18875 : /* 40228*/ OPC_MoveParent,
18876 : /* 40229*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18877 : /* 40231*/ OPC_CheckType, MVT::i32,
18878 : /* 40233*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
18879 : /* 40235*/ OPC_EmitInteger, MVT::i32, 8,
18880 : /* 40238*/ OPC_EmitInteger, MVT::i32, 8,
18881 : /* 40241*/ OPC_EmitInteger, MVT::i32, 8,
18882 : /* 40244*/ OPC_EmitInteger, MVT::i1, 0,
18883 : /* 40247*/ OPC_EmitInteger, MVT::i32, 0,
18884 : /* 40250*/ OPC_EmitInteger, MVT::i32, 0,
18885 : /* 40253*/ OPC_EmitInteger, MVT::i32, 0,
18886 : /* 40256*/ OPC_EmitInteger, MVT::i32, 0,
18887 : /* 40259*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
18888 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
18889 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
18890 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
18891 : /* 40276*/ /*Scope*/ 80, /*->40357*/
18892 : /* 40277*/ OPC_CheckChild0Same, 0,
18893 : /* 40279*/ OPC_CheckChild1Integer, 8,
18894 : /* 40281*/ OPC_CheckChild1Type, MVT::i32,
18895 : /* 40283*/ OPC_MoveParent,
18896 : /* 40284*/ OPC_MoveParent,
18897 : /* 40285*/ OPC_MoveChild1,
18898 : /* 40286*/ OPC_CheckAndImm, 127|128,1/*255*/,
18899 : /* 40289*/ OPC_MoveChild0,
18900 : /* 40290*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
18901 : /* 40293*/ OPC_CheckChild0Same, 1,
18902 : /* 40295*/ OPC_CheckChild1Integer, 8,
18903 : /* 40297*/ OPC_CheckChild1Type, MVT::i32,
18904 : /* 40299*/ OPC_MoveParent,
18905 : /* 40300*/ OPC_MoveParent,
18906 : /* 40301*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
18907 : /* 40303*/ OPC_MoveParent,
18908 : /* 40304*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18909 : /* 40306*/ OPC_MoveParent,
18910 : /* 40307*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18911 : /* 40309*/ OPC_MoveParent,
18912 : /* 40310*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18913 : /* 40312*/ OPC_CheckType, MVT::i32,
18914 : /* 40314*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
18915 : /* 40316*/ OPC_EmitInteger, MVT::i32, 8,
18916 : /* 40319*/ OPC_EmitInteger, MVT::i32, 8,
18917 : /* 40322*/ OPC_EmitInteger, MVT::i32, 8,
18918 : /* 40325*/ OPC_EmitInteger, MVT::i1, 0,
18919 : /* 40328*/ OPC_EmitInteger, MVT::i32, 0,
18920 : /* 40331*/ OPC_EmitInteger, MVT::i32, 0,
18921 : /* 40334*/ OPC_EmitInteger, MVT::i32, 0,
18922 : /* 40337*/ OPC_EmitInteger, MVT::i32, 0,
18923 : /* 40340*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
18924 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
18925 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
18926 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
18927 : /* 40357*/ 0, /*End of Scope*/
18928 : /* 40358*/ 0, /*End of Scope*/
18929 : /* 40359*/ /*Scope*/ 16|128,3/*400*/, /*->40761*/
18930 : /* 40361*/ OPC_MoveChild0,
18931 : /* 40362*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
18932 : /* 40365*/ OPC_MoveChild0,
18933 : /* 40366*/ OPC_CheckAndImm, 127|128,1/*255*/,
18934 : /* 40369*/ OPC_Scope, 65|128,1/*193*/, /*->40565*/ // 2 children in Scope
18935 : /* 40372*/ OPC_CheckChild0Same, 1,
18936 : /* 40374*/ OPC_MoveParent,
18937 : /* 40375*/ OPC_MoveChild1,
18938 : /* 40376*/ OPC_CheckAndImm, 127|128,1/*255*/,
18939 : /* 40379*/ OPC_CheckChild0Same, 0,
18940 : /* 40381*/ OPC_MoveParent,
18941 : /* 40382*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
18942 : /* 40384*/ OPC_MoveParent,
18943 : /* 40385*/ OPC_RecordChild1, // #2 = $src2
18944 : /* 40386*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18945 : /* 40388*/ OPC_MoveParent,
18946 : /* 40389*/ OPC_MoveChild1,
18947 : /* 40390*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
18948 : /* 40393*/ OPC_MoveChild0,
18949 : /* 40394*/ OPC_CheckAndImm, 127|128,1/*255*/,
18950 : /* 40397*/ OPC_MoveChild0,
18951 : /* 40398*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
18952 : /* 40401*/ OPC_Scope, 80, /*->40483*/ // 2 children in Scope
18953 : /* 40403*/ OPC_CheckChild0Same, 1,
18954 : /* 40405*/ OPC_CheckChild1Integer, 8,
18955 : /* 40407*/ OPC_CheckChild1Type, MVT::i32,
18956 : /* 40409*/ OPC_MoveParent,
18957 : /* 40410*/ OPC_MoveParent,
18958 : /* 40411*/ OPC_MoveChild1,
18959 : /* 40412*/ OPC_CheckAndImm, 127|128,1/*255*/,
18960 : /* 40415*/ OPC_MoveChild0,
18961 : /* 40416*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
18962 : /* 40419*/ OPC_CheckChild0Same, 0,
18963 : /* 40421*/ OPC_CheckChild1Integer, 8,
18964 : /* 40423*/ OPC_CheckChild1Type, MVT::i32,
18965 : /* 40425*/ OPC_MoveParent,
18966 : /* 40426*/ OPC_MoveParent,
18967 : /* 40427*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
18968 : /* 40429*/ OPC_MoveParent,
18969 : /* 40430*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18970 : /* 40432*/ OPC_MoveParent,
18971 : /* 40433*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18972 : /* 40435*/ OPC_MoveParent,
18973 : /* 40436*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
18974 : /* 40438*/ OPC_CheckType, MVT::i32,
18975 : /* 40440*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
18976 : /* 40442*/ OPC_EmitInteger, MVT::i32, 8,
18977 : /* 40445*/ OPC_EmitInteger, MVT::i32, 8,
18978 : /* 40448*/ OPC_EmitInteger, MVT::i32, 8,
18979 : /* 40451*/ OPC_EmitInteger, MVT::i1, 0,
18980 : /* 40454*/ OPC_EmitInteger, MVT::i32, 0,
18981 : /* 40457*/ OPC_EmitInteger, MVT::i32, 0,
18982 : /* 40460*/ OPC_EmitInteger, MVT::i32, 0,
18983 : /* 40463*/ OPC_EmitInteger, MVT::i32, 0,
18984 : /* 40466*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
18985 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
18986 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
18987 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
18988 : /* 40483*/ /*Scope*/ 80, /*->40564*/
18989 : /* 40484*/ OPC_CheckChild0Same, 0,
18990 : /* 40486*/ OPC_CheckChild1Integer, 8,
18991 : /* 40488*/ OPC_CheckChild1Type, MVT::i32,
18992 : /* 40490*/ OPC_MoveParent,
18993 : /* 40491*/ OPC_MoveParent,
18994 : /* 40492*/ OPC_MoveChild1,
18995 : /* 40493*/ OPC_CheckAndImm, 127|128,1/*255*/,
18996 : /* 40496*/ OPC_MoveChild0,
18997 : /* 40497*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
18998 : /* 40500*/ OPC_CheckChild0Same, 1,
18999 : /* 40502*/ OPC_CheckChild1Integer, 8,
19000 : /* 40504*/ OPC_CheckChild1Type, MVT::i32,
19001 : /* 40506*/ OPC_MoveParent,
19002 : /* 40507*/ OPC_MoveParent,
19003 : /* 40508*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
19004 : /* 40510*/ OPC_MoveParent,
19005 : /* 40511*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19006 : /* 40513*/ OPC_MoveParent,
19007 : /* 40514*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19008 : /* 40516*/ OPC_MoveParent,
19009 : /* 40517*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19010 : /* 40519*/ OPC_CheckType, MVT::i32,
19011 : /* 40521*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
19012 : /* 40523*/ OPC_EmitInteger, MVT::i32, 8,
19013 : /* 40526*/ OPC_EmitInteger, MVT::i32, 8,
19014 : /* 40529*/ OPC_EmitInteger, MVT::i32, 8,
19015 : /* 40532*/ OPC_EmitInteger, MVT::i1, 0,
19016 : /* 40535*/ OPC_EmitInteger, MVT::i32, 0,
19017 : /* 40538*/ OPC_EmitInteger, MVT::i32, 0,
19018 : /* 40541*/ OPC_EmitInteger, MVT::i32, 0,
19019 : /* 40544*/ OPC_EmitInteger, MVT::i32, 0,
19020 : /* 40547*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
19021 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
19022 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
19023 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
19024 : /* 40564*/ 0, /*End of Scope*/
19025 : /* 40565*/ /*Scope*/ 65|128,1/*193*/, /*->40760*/
19026 : /* 40567*/ OPC_CheckChild0Same, 0,
19027 : /* 40569*/ OPC_MoveParent,
19028 : /* 40570*/ OPC_MoveChild1,
19029 : /* 40571*/ OPC_CheckAndImm, 127|128,1/*255*/,
19030 : /* 40574*/ OPC_CheckChild0Same, 1,
19031 : /* 40576*/ OPC_MoveParent,
19032 : /* 40577*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
19033 : /* 40579*/ OPC_MoveParent,
19034 : /* 40580*/ OPC_RecordChild1, // #2 = $src2
19035 : /* 40581*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19036 : /* 40583*/ OPC_MoveParent,
19037 : /* 40584*/ OPC_MoveChild1,
19038 : /* 40585*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
19039 : /* 40588*/ OPC_MoveChild0,
19040 : /* 40589*/ OPC_CheckAndImm, 127|128,1/*255*/,
19041 : /* 40592*/ OPC_MoveChild0,
19042 : /* 40593*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
19043 : /* 40596*/ OPC_Scope, 80, /*->40678*/ // 2 children in Scope
19044 : /* 40598*/ OPC_CheckChild0Same, 1,
19045 : /* 40600*/ OPC_CheckChild1Integer, 8,
19046 : /* 40602*/ OPC_CheckChild1Type, MVT::i32,
19047 : /* 40604*/ OPC_MoveParent,
19048 : /* 40605*/ OPC_MoveParent,
19049 : /* 40606*/ OPC_MoveChild1,
19050 : /* 40607*/ OPC_CheckAndImm, 127|128,1/*255*/,
19051 : /* 40610*/ OPC_MoveChild0,
19052 : /* 40611*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
19053 : /* 40614*/ OPC_CheckChild0Same, 0,
19054 : /* 40616*/ OPC_CheckChild1Integer, 8,
19055 : /* 40618*/ OPC_CheckChild1Type, MVT::i32,
19056 : /* 40620*/ OPC_MoveParent,
19057 : /* 40621*/ OPC_MoveParent,
19058 : /* 40622*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
19059 : /* 40624*/ OPC_MoveParent,
19060 : /* 40625*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19061 : /* 40627*/ OPC_MoveParent,
19062 : /* 40628*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19063 : /* 40630*/ OPC_MoveParent,
19064 : /* 40631*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19065 : /* 40633*/ OPC_CheckType, MVT::i32,
19066 : /* 40635*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
19067 : /* 40637*/ OPC_EmitInteger, MVT::i32, 8,
19068 : /* 40640*/ OPC_EmitInteger, MVT::i32, 8,
19069 : /* 40643*/ OPC_EmitInteger, MVT::i32, 8,
19070 : /* 40646*/ OPC_EmitInteger, MVT::i1, 0,
19071 : /* 40649*/ OPC_EmitInteger, MVT::i32, 0,
19072 : /* 40652*/ OPC_EmitInteger, MVT::i32, 0,
19073 : /* 40655*/ OPC_EmitInteger, MVT::i32, 0,
19074 : /* 40658*/ OPC_EmitInteger, MVT::i32, 0,
19075 : /* 40661*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
19076 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
19077 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
19078 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
19079 : /* 40678*/ /*Scope*/ 80, /*->40759*/
19080 : /* 40679*/ OPC_CheckChild0Same, 0,
19081 : /* 40681*/ OPC_CheckChild1Integer, 8,
19082 : /* 40683*/ OPC_CheckChild1Type, MVT::i32,
19083 : /* 40685*/ OPC_MoveParent,
19084 : /* 40686*/ OPC_MoveParent,
19085 : /* 40687*/ OPC_MoveChild1,
19086 : /* 40688*/ OPC_CheckAndImm, 127|128,1/*255*/,
19087 : /* 40691*/ OPC_MoveChild0,
19088 : /* 40692*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
19089 : /* 40695*/ OPC_CheckChild0Same, 1,
19090 : /* 40697*/ OPC_CheckChild1Integer, 8,
19091 : /* 40699*/ OPC_CheckChild1Type, MVT::i32,
19092 : /* 40701*/ OPC_MoveParent,
19093 : /* 40702*/ OPC_MoveParent,
19094 : /* 40703*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
19095 : /* 40705*/ OPC_MoveParent,
19096 : /* 40706*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19097 : /* 40708*/ OPC_MoveParent,
19098 : /* 40709*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19099 : /* 40711*/ OPC_MoveParent,
19100 : /* 40712*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19101 : /* 40714*/ OPC_CheckType, MVT::i32,
19102 : /* 40716*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
19103 : /* 40718*/ OPC_EmitInteger, MVT::i32, 8,
19104 : /* 40721*/ OPC_EmitInteger, MVT::i32, 8,
19105 : /* 40724*/ OPC_EmitInteger, MVT::i32, 8,
19106 : /* 40727*/ OPC_EmitInteger, MVT::i1, 0,
19107 : /* 40730*/ OPC_EmitInteger, MVT::i32, 0,
19108 : /* 40733*/ OPC_EmitInteger, MVT::i32, 0,
19109 : /* 40736*/ OPC_EmitInteger, MVT::i32, 0,
19110 : /* 40739*/ OPC_EmitInteger, MVT::i32, 0,
19111 : /* 40742*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
19112 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
19113 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
19114 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
19115 : /* 40759*/ 0, /*End of Scope*/
19116 : /* 40760*/ 0, /*End of Scope*/
19117 : /* 40761*/ 0, /*End of Scope*/
19118 : /* 40762*/ /*SwitchOpcode*/ 54|128,5/*694*/, TARGET_VAL(AMDGPUISD::MUL_U24),// ->41460
19119 : /* 40766*/ OPC_MoveChild0,
19120 : /* 40767*/ OPC_CheckAndImm, 127|128,1/*255*/,
19121 : /* 40770*/ OPC_MoveChild0,
19122 : /* 40771*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
19123 : /* 40774*/ OPC_Scope, 84|128,2/*340*/, /*->41117*/ // 2 children in Scope
19124 : /* 40777*/ OPC_CheckChild0Same, 1,
19125 : /* 40779*/ OPC_CheckChild1Integer, 8,
19126 : /* 40781*/ OPC_CheckChild1Type, MVT::i32,
19127 : /* 40783*/ OPC_MoveParent,
19128 : /* 40784*/ OPC_MoveParent,
19129 : /* 40785*/ OPC_MoveChild1,
19130 : /* 40786*/ OPC_CheckAndImm, 127|128,1/*255*/,
19131 : /* 40789*/ OPC_MoveChild0,
19132 : /* 40790*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
19133 : /* 40793*/ OPC_CheckChild0Same, 0,
19134 : /* 40795*/ OPC_CheckChild1Integer, 8,
19135 : /* 40797*/ OPC_CheckChild1Type, MVT::i32,
19136 : /* 40799*/ OPC_MoveParent,
19137 : /* 40800*/ OPC_MoveParent,
19138 : /* 40801*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
19139 : /* 40803*/ OPC_MoveParent,
19140 : /* 40804*/ OPC_MoveChild1,
19141 : /* 40805*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
19142 : /* 40808*/ OPC_Scope, 23|128,1/*151*/, /*->40962*/ // 2 children in Scope
19143 : /* 40811*/ OPC_RecordChild0, // #2 = $src2
19144 : /* 40812*/ OPC_MoveChild1,
19145 : /* 40813*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
19146 : /* 40816*/ OPC_MoveChild0,
19147 : /* 40817*/ OPC_CheckAndImm, 127|128,1/*255*/,
19148 : /* 40820*/ OPC_Scope, 69, /*->40891*/ // 2 children in Scope
19149 : /* 40822*/ OPC_CheckChild0Same, 1,
19150 : /* 40824*/ OPC_MoveParent,
19151 : /* 40825*/ OPC_MoveChild1,
19152 : /* 40826*/ OPC_CheckAndImm, 127|128,1/*255*/,
19153 : /* 40829*/ OPC_CheckChild0Same, 0,
19154 : /* 40831*/ OPC_MoveParent,
19155 : /* 40832*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
19156 : /* 40834*/ OPC_MoveParent,
19157 : /* 40835*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19158 : /* 40837*/ OPC_MoveParent,
19159 : /* 40838*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19160 : /* 40840*/ OPC_MoveParent,
19161 : /* 40841*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19162 : /* 40843*/ OPC_MoveParent,
19163 : /* 40844*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19164 : /* 40846*/ OPC_CheckType, MVT::i32,
19165 : /* 40848*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
19166 : /* 40850*/ OPC_EmitInteger, MVT::i32, 8,
19167 : /* 40853*/ OPC_EmitInteger, MVT::i32, 8,
19168 : /* 40856*/ OPC_EmitInteger, MVT::i32, 8,
19169 : /* 40859*/ OPC_EmitInteger, MVT::i1, 0,
19170 : /* 40862*/ OPC_EmitInteger, MVT::i32, 0,
19171 : /* 40865*/ OPC_EmitInteger, MVT::i32, 0,
19172 : /* 40868*/ OPC_EmitInteger, MVT::i32, 0,
19173 : /* 40871*/ OPC_EmitInteger, MVT::i32, 0,
19174 : /* 40874*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
19175 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
19176 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
19177 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
19178 : /* 40891*/ /*Scope*/ 69, /*->40961*/
19179 : /* 40892*/ OPC_CheckChild0Same, 0,
19180 : /* 40894*/ OPC_MoveParent,
19181 : /* 40895*/ OPC_MoveChild1,
19182 : /* 40896*/ OPC_CheckAndImm, 127|128,1/*255*/,
19183 : /* 40899*/ OPC_CheckChild0Same, 1,
19184 : /* 40901*/ OPC_MoveParent,
19185 : /* 40902*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
19186 : /* 40904*/ OPC_MoveParent,
19187 : /* 40905*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19188 : /* 40907*/ OPC_MoveParent,
19189 : /* 40908*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19190 : /* 40910*/ OPC_MoveParent,
19191 : /* 40911*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19192 : /* 40913*/ OPC_MoveParent,
19193 : /* 40914*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19194 : /* 40916*/ OPC_CheckType, MVT::i32,
19195 : /* 40918*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
19196 : /* 40920*/ OPC_EmitInteger, MVT::i32, 8,
19197 : /* 40923*/ OPC_EmitInteger, MVT::i32, 8,
19198 : /* 40926*/ OPC_EmitInteger, MVT::i32, 8,
19199 : /* 40929*/ OPC_EmitInteger, MVT::i1, 0,
19200 : /* 40932*/ OPC_EmitInteger, MVT::i32, 0,
19201 : /* 40935*/ OPC_EmitInteger, MVT::i32, 0,
19202 : /* 40938*/ OPC_EmitInteger, MVT::i32, 0,
19203 : /* 40941*/ OPC_EmitInteger, MVT::i32, 0,
19204 : /* 40944*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
19205 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
19206 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
19207 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
19208 : /* 40961*/ 0, /*End of Scope*/
19209 : /* 40962*/ /*Scope*/ 24|128,1/*152*/, /*->41116*/
19210 : /* 40964*/ OPC_MoveChild0,
19211 : /* 40965*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
19212 : /* 40968*/ OPC_MoveChild0,
19213 : /* 40969*/ OPC_CheckAndImm, 127|128,1/*255*/,
19214 : /* 40972*/ OPC_Scope, 70, /*->41044*/ // 2 children in Scope
19215 : /* 40974*/ OPC_CheckChild0Same, 1,
19216 : /* 40976*/ OPC_MoveParent,
19217 : /* 40977*/ OPC_MoveChild1,
19218 : /* 40978*/ OPC_CheckAndImm, 127|128,1/*255*/,
19219 : /* 40981*/ OPC_CheckChild0Same, 0,
19220 : /* 40983*/ OPC_MoveParent,
19221 : /* 40984*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
19222 : /* 40986*/ OPC_MoveParent,
19223 : /* 40987*/ OPC_RecordChild1, // #2 = $src2
19224 : /* 40988*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19225 : /* 40990*/ OPC_MoveParent,
19226 : /* 40991*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19227 : /* 40993*/ OPC_MoveParent,
19228 : /* 40994*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19229 : /* 40996*/ OPC_MoveParent,
19230 : /* 40997*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19231 : /* 40999*/ OPC_CheckType, MVT::i32,
19232 : /* 41001*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
19233 : /* 41003*/ OPC_EmitInteger, MVT::i32, 8,
19234 : /* 41006*/ OPC_EmitInteger, MVT::i32, 8,
19235 : /* 41009*/ OPC_EmitInteger, MVT::i32, 8,
19236 : /* 41012*/ OPC_EmitInteger, MVT::i1, 0,
19237 : /* 41015*/ OPC_EmitInteger, MVT::i32, 0,
19238 : /* 41018*/ OPC_EmitInteger, MVT::i32, 0,
19239 : /* 41021*/ OPC_EmitInteger, MVT::i32, 0,
19240 : /* 41024*/ OPC_EmitInteger, MVT::i32, 0,
19241 : /* 41027*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
19242 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
19243 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
19244 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
19245 : /* 41044*/ /*Scope*/ 70, /*->41115*/
19246 : /* 41045*/ OPC_CheckChild0Same, 0,
19247 : /* 41047*/ OPC_MoveParent,
19248 : /* 41048*/ OPC_MoveChild1,
19249 : /* 41049*/ OPC_CheckAndImm, 127|128,1/*255*/,
19250 : /* 41052*/ OPC_CheckChild0Same, 1,
19251 : /* 41054*/ OPC_MoveParent,
19252 : /* 41055*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
19253 : /* 41057*/ OPC_MoveParent,
19254 : /* 41058*/ OPC_RecordChild1, // #2 = $src2
19255 : /* 41059*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19256 : /* 41061*/ OPC_MoveParent,
19257 : /* 41062*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19258 : /* 41064*/ OPC_MoveParent,
19259 : /* 41065*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19260 : /* 41067*/ OPC_MoveParent,
19261 : /* 41068*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19262 : /* 41070*/ OPC_CheckType, MVT::i32,
19263 : /* 41072*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
19264 : /* 41074*/ OPC_EmitInteger, MVT::i32, 8,
19265 : /* 41077*/ OPC_EmitInteger, MVT::i32, 8,
19266 : /* 41080*/ OPC_EmitInteger, MVT::i32, 8,
19267 : /* 41083*/ OPC_EmitInteger, MVT::i1, 0,
19268 : /* 41086*/ OPC_EmitInteger, MVT::i32, 0,
19269 : /* 41089*/ OPC_EmitInteger, MVT::i32, 0,
19270 : /* 41092*/ OPC_EmitInteger, MVT::i32, 0,
19271 : /* 41095*/ OPC_EmitInteger, MVT::i32, 0,
19272 : /* 41098*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
19273 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
19274 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
19275 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
19276 : /* 41115*/ 0, /*End of Scope*/
19277 : /* 41116*/ 0, /*End of Scope*/
19278 : /* 41117*/ /*Scope*/ 84|128,2/*340*/, /*->41459*/
19279 : /* 41119*/ OPC_CheckChild0Same, 0,
19280 : /* 41121*/ OPC_CheckChild1Integer, 8,
19281 : /* 41123*/ OPC_CheckChild1Type, MVT::i32,
19282 : /* 41125*/ OPC_MoveParent,
19283 : /* 41126*/ OPC_MoveParent,
19284 : /* 41127*/ OPC_MoveChild1,
19285 : /* 41128*/ OPC_CheckAndImm, 127|128,1/*255*/,
19286 : /* 41131*/ OPC_MoveChild0,
19287 : /* 41132*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
19288 : /* 41135*/ OPC_CheckChild0Same, 1,
19289 : /* 41137*/ OPC_CheckChild1Integer, 8,
19290 : /* 41139*/ OPC_CheckChild1Type, MVT::i32,
19291 : /* 41141*/ OPC_MoveParent,
19292 : /* 41142*/ OPC_MoveParent,
19293 : /* 41143*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
19294 : /* 41145*/ OPC_MoveParent,
19295 : /* 41146*/ OPC_MoveChild1,
19296 : /* 41147*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
19297 : /* 41150*/ OPC_Scope, 23|128,1/*151*/, /*->41304*/ // 2 children in Scope
19298 : /* 41153*/ OPC_RecordChild0, // #2 = $src2
19299 : /* 41154*/ OPC_MoveChild1,
19300 : /* 41155*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
19301 : /* 41158*/ OPC_MoveChild0,
19302 : /* 41159*/ OPC_CheckAndImm, 127|128,1/*255*/,
19303 : /* 41162*/ OPC_Scope, 69, /*->41233*/ // 2 children in Scope
19304 : /* 41164*/ OPC_CheckChild0Same, 1,
19305 : /* 41166*/ OPC_MoveParent,
19306 : /* 41167*/ OPC_MoveChild1,
19307 : /* 41168*/ OPC_CheckAndImm, 127|128,1/*255*/,
19308 : /* 41171*/ OPC_CheckChild0Same, 0,
19309 : /* 41173*/ OPC_MoveParent,
19310 : /* 41174*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
19311 : /* 41176*/ OPC_MoveParent,
19312 : /* 41177*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19313 : /* 41179*/ OPC_MoveParent,
19314 : /* 41180*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19315 : /* 41182*/ OPC_MoveParent,
19316 : /* 41183*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19317 : /* 41185*/ OPC_MoveParent,
19318 : /* 41186*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19319 : /* 41188*/ OPC_CheckType, MVT::i32,
19320 : /* 41190*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
19321 : /* 41192*/ OPC_EmitInteger, MVT::i32, 8,
19322 : /* 41195*/ OPC_EmitInteger, MVT::i32, 8,
19323 : /* 41198*/ OPC_EmitInteger, MVT::i32, 8,
19324 : /* 41201*/ OPC_EmitInteger, MVT::i1, 0,
19325 : /* 41204*/ OPC_EmitInteger, MVT::i32, 0,
19326 : /* 41207*/ OPC_EmitInteger, MVT::i32, 0,
19327 : /* 41210*/ OPC_EmitInteger, MVT::i32, 0,
19328 : /* 41213*/ OPC_EmitInteger, MVT::i32, 0,
19329 : /* 41216*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
19330 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
19331 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
19332 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
19333 : /* 41233*/ /*Scope*/ 69, /*->41303*/
19334 : /* 41234*/ OPC_CheckChild0Same, 0,
19335 : /* 41236*/ OPC_MoveParent,
19336 : /* 41237*/ OPC_MoveChild1,
19337 : /* 41238*/ OPC_CheckAndImm, 127|128,1/*255*/,
19338 : /* 41241*/ OPC_CheckChild0Same, 1,
19339 : /* 41243*/ OPC_MoveParent,
19340 : /* 41244*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
19341 : /* 41246*/ OPC_MoveParent,
19342 : /* 41247*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19343 : /* 41249*/ OPC_MoveParent,
19344 : /* 41250*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19345 : /* 41252*/ OPC_MoveParent,
19346 : /* 41253*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19347 : /* 41255*/ OPC_MoveParent,
19348 : /* 41256*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19349 : /* 41258*/ OPC_CheckType, MVT::i32,
19350 : /* 41260*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
19351 : /* 41262*/ OPC_EmitInteger, MVT::i32, 8,
19352 : /* 41265*/ OPC_EmitInteger, MVT::i32, 8,
19353 : /* 41268*/ OPC_EmitInteger, MVT::i32, 8,
19354 : /* 41271*/ OPC_EmitInteger, MVT::i1, 0,
19355 : /* 41274*/ OPC_EmitInteger, MVT::i32, 0,
19356 : /* 41277*/ OPC_EmitInteger, MVT::i32, 0,
19357 : /* 41280*/ OPC_EmitInteger, MVT::i32, 0,
19358 : /* 41283*/ OPC_EmitInteger, MVT::i32, 0,
19359 : /* 41286*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
19360 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
19361 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
19362 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
19363 : /* 41303*/ 0, /*End of Scope*/
19364 : /* 41304*/ /*Scope*/ 24|128,1/*152*/, /*->41458*/
19365 : /* 41306*/ OPC_MoveChild0,
19366 : /* 41307*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
19367 : /* 41310*/ OPC_MoveChild0,
19368 : /* 41311*/ OPC_CheckAndImm, 127|128,1/*255*/,
19369 : /* 41314*/ OPC_Scope, 70, /*->41386*/ // 2 children in Scope
19370 : /* 41316*/ OPC_CheckChild0Same, 1,
19371 : /* 41318*/ OPC_MoveParent,
19372 : /* 41319*/ OPC_MoveChild1,
19373 : /* 41320*/ OPC_CheckAndImm, 127|128,1/*255*/,
19374 : /* 41323*/ OPC_CheckChild0Same, 0,
19375 : /* 41325*/ OPC_MoveParent,
19376 : /* 41326*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
19377 : /* 41328*/ OPC_MoveParent,
19378 : /* 41329*/ OPC_RecordChild1, // #2 = $src2
19379 : /* 41330*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19380 : /* 41332*/ OPC_MoveParent,
19381 : /* 41333*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19382 : /* 41335*/ OPC_MoveParent,
19383 : /* 41336*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19384 : /* 41338*/ OPC_MoveParent,
19385 : /* 41339*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19386 : /* 41341*/ OPC_CheckType, MVT::i32,
19387 : /* 41343*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
19388 : /* 41345*/ OPC_EmitInteger, MVT::i32, 8,
19389 : /* 41348*/ OPC_EmitInteger, MVT::i32, 8,
19390 : /* 41351*/ OPC_EmitInteger, MVT::i32, 8,
19391 : /* 41354*/ OPC_EmitInteger, MVT::i1, 0,
19392 : /* 41357*/ OPC_EmitInteger, MVT::i32, 0,
19393 : /* 41360*/ OPC_EmitInteger, MVT::i32, 0,
19394 : /* 41363*/ OPC_EmitInteger, MVT::i32, 0,
19395 : /* 41366*/ OPC_EmitInteger, MVT::i32, 0,
19396 : /* 41369*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
19397 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
19398 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
19399 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
19400 : /* 41386*/ /*Scope*/ 70, /*->41457*/
19401 : /* 41387*/ OPC_CheckChild0Same, 0,
19402 : /* 41389*/ OPC_MoveParent,
19403 : /* 41390*/ OPC_MoveChild1,
19404 : /* 41391*/ OPC_CheckAndImm, 127|128,1/*255*/,
19405 : /* 41394*/ OPC_CheckChild0Same, 1,
19406 : /* 41396*/ OPC_MoveParent,
19407 : /* 41397*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
19408 : /* 41399*/ OPC_MoveParent,
19409 : /* 41400*/ OPC_RecordChild1, // #2 = $src2
19410 : /* 41401*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19411 : /* 41403*/ OPC_MoveParent,
19412 : /* 41404*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19413 : /* 41406*/ OPC_MoveParent,
19414 : /* 41407*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19415 : /* 41409*/ OPC_MoveParent,
19416 : /* 41410*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19417 : /* 41412*/ OPC_CheckType, MVT::i32,
19418 : /* 41414*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
19419 : /* 41416*/ OPC_EmitInteger, MVT::i32, 8,
19420 : /* 41419*/ OPC_EmitInteger, MVT::i32, 8,
19421 : /* 41422*/ OPC_EmitInteger, MVT::i32, 8,
19422 : /* 41425*/ OPC_EmitInteger, MVT::i1, 0,
19423 : /* 41428*/ OPC_EmitInteger, MVT::i32, 0,
19424 : /* 41431*/ OPC_EmitInteger, MVT::i32, 0,
19425 : /* 41434*/ OPC_EmitInteger, MVT::i32, 0,
19426 : /* 41437*/ OPC_EmitInteger, MVT::i32, 0,
19427 : /* 41440*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
19428 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
19429 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), 255:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 255:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 255:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 128
19430 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
19431 : /* 41457*/ 0, /*End of Scope*/
19432 : /* 41458*/ 0, /*End of Scope*/
19433 : /* 41459*/ 0, /*End of Scope*/
19434 : /* 41460*/ 0, // EndSwitchOpcode
19435 : /* 41461*/ 0, /*End of Scope*/
19436 : /* 41462*/ 0, // EndSwitchOpcode
19437 : /* 41463*/ /*Scope*/ 124|128,4/*636*/, /*->42101*/
19438 : /* 41465*/ OPC_CheckAndImm, 127|128,127|128,3/*65535*/,
19439 : /* 41469*/ OPC_RecordChild0, // #0 = $src0
19440 : /* 41470*/ OPC_MoveParent,
19441 : /* 41471*/ OPC_MoveChild1,
19442 : /* 41472*/ OPC_CheckAndImm, 127|128,127|128,3/*65535*/,
19443 : /* 41476*/ OPC_RecordChild0, // #1 = $src1
19444 : /* 41477*/ OPC_MoveParent,
19445 : /* 41478*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
19446 : /* 41480*/ OPC_MoveParent,
19447 : /* 41481*/ OPC_MoveChild1,
19448 : /* 41482*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
19449 : /* 41485*/ OPC_Scope, 24|128,1/*152*/, /*->41640*/ // 4 children in Scope
19450 : /* 41488*/ OPC_MoveChild0,
19451 : /* 41489*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
19452 : /* 41492*/ OPC_MoveChild0,
19453 : /* 41493*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
19454 : /* 41496*/ OPC_Scope, 70, /*->41568*/ // 2 children in Scope
19455 : /* 41498*/ OPC_CheckChild0Same, 0,
19456 : /* 41500*/ OPC_CheckChild1Integer, 16,
19457 : /* 41502*/ OPC_CheckChild1Type, MVT::i32,
19458 : /* 41504*/ OPC_MoveParent,
19459 : /* 41505*/ OPC_MoveChild1,
19460 : /* 41506*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
19461 : /* 41509*/ OPC_CheckChild0Same, 1,
19462 : /* 41511*/ OPC_CheckChild1Integer, 16,
19463 : /* 41513*/ OPC_CheckChild1Type, MVT::i32,
19464 : /* 41515*/ OPC_MoveParent,
19465 : /* 41516*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
19466 : /* 41518*/ OPC_MoveParent,
19467 : /* 41519*/ OPC_RecordChild1, // #2 = $src2
19468 : /* 41520*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19469 : /* 41522*/ OPC_MoveParent,
19470 : /* 41523*/ OPC_CheckType, MVT::i32,
19471 : /* 41525*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
19472 : /* 41527*/ OPC_EmitInteger, MVT::i32, 8,
19473 : /* 41530*/ OPC_EmitInteger, MVT::i32, 8,
19474 : /* 41533*/ OPC_EmitInteger, MVT::i32, 8,
19475 : /* 41536*/ OPC_EmitInteger, MVT::i1, 0,
19476 : /* 41539*/ OPC_EmitInteger, MVT::i32, 0,
19477 : /* 41542*/ OPC_EmitInteger, MVT::i32, 0,
19478 : /* 41545*/ OPC_EmitInteger, MVT::i32, 0,
19479 : /* 41548*/ OPC_EmitInteger, MVT::i32, 0,
19480 : /* 41551*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT2_U32_U16), 0,
19481 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
19482 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 65535:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 65535:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>) - Complexity = 47
19483 : // Dst: (V_DOT2_U32_U16:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
19484 : /* 41568*/ /*Scope*/ 70, /*->41639*/
19485 : /* 41569*/ OPC_CheckChild0Same, 1,
19486 : /* 41571*/ OPC_CheckChild1Integer, 16,
19487 : /* 41573*/ OPC_CheckChild1Type, MVT::i32,
19488 : /* 41575*/ OPC_MoveParent,
19489 : /* 41576*/ OPC_MoveChild1,
19490 : /* 41577*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
19491 : /* 41580*/ OPC_CheckChild0Same, 0,
19492 : /* 41582*/ OPC_CheckChild1Integer, 16,
19493 : /* 41584*/ OPC_CheckChild1Type, MVT::i32,
19494 : /* 41586*/ OPC_MoveParent,
19495 : /* 41587*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
19496 : /* 41589*/ OPC_MoveParent,
19497 : /* 41590*/ OPC_RecordChild1, // #2 = $src2
19498 : /* 41591*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19499 : /* 41593*/ OPC_MoveParent,
19500 : /* 41594*/ OPC_CheckType, MVT::i32,
19501 : /* 41596*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
19502 : /* 41598*/ OPC_EmitInteger, MVT::i32, 8,
19503 : /* 41601*/ OPC_EmitInteger, MVT::i32, 8,
19504 : /* 41604*/ OPC_EmitInteger, MVT::i32, 8,
19505 : /* 41607*/ OPC_EmitInteger, MVT::i1, 0,
19506 : /* 41610*/ OPC_EmitInteger, MVT::i32, 0,
19507 : /* 41613*/ OPC_EmitInteger, MVT::i32, 0,
19508 : /* 41616*/ OPC_EmitInteger, MVT::i32, 0,
19509 : /* 41619*/ OPC_EmitInteger, MVT::i32, 0,
19510 : /* 41622*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT2_U32_U16), 0,
19511 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
19512 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 65535:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 65535:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>) - Complexity = 47
19513 : // Dst: (V_DOT2_U32_U16:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
19514 : /* 41639*/ 0, /*End of Scope*/
19515 : /* 41640*/ /*Scope*/ 23|128,1/*151*/, /*->41793*/
19516 : /* 41642*/ OPC_RecordChild0, // #2 = $src2
19517 : /* 41643*/ OPC_MoveChild1,
19518 : /* 41644*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
19519 : /* 41647*/ OPC_MoveChild0,
19520 : /* 41648*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
19521 : /* 41651*/ OPC_Scope, 69, /*->41722*/ // 2 children in Scope
19522 : /* 41653*/ OPC_CheckChild0Same, 0,
19523 : /* 41655*/ OPC_CheckChild1Integer, 16,
19524 : /* 41657*/ OPC_CheckChild1Type, MVT::i32,
19525 : /* 41659*/ OPC_MoveParent,
19526 : /* 41660*/ OPC_MoveChild1,
19527 : /* 41661*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
19528 : /* 41664*/ OPC_CheckChild0Same, 1,
19529 : /* 41666*/ OPC_CheckChild1Integer, 16,
19530 : /* 41668*/ OPC_CheckChild1Type, MVT::i32,
19531 : /* 41670*/ OPC_MoveParent,
19532 : /* 41671*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
19533 : /* 41673*/ OPC_MoveParent,
19534 : /* 41674*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19535 : /* 41676*/ OPC_MoveParent,
19536 : /* 41677*/ OPC_CheckType, MVT::i32,
19537 : /* 41679*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
19538 : /* 41681*/ OPC_EmitInteger, MVT::i32, 8,
19539 : /* 41684*/ OPC_EmitInteger, MVT::i32, 8,
19540 : /* 41687*/ OPC_EmitInteger, MVT::i32, 8,
19541 : /* 41690*/ OPC_EmitInteger, MVT::i1, 0,
19542 : /* 41693*/ OPC_EmitInteger, MVT::i32, 0,
19543 : /* 41696*/ OPC_EmitInteger, MVT::i32, 0,
19544 : /* 41699*/ OPC_EmitInteger, MVT::i32, 0,
19545 : /* 41702*/ OPC_EmitInteger, MVT::i32, 0,
19546 : /* 41705*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT2_U32_U16), 0,
19547 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
19548 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 65535:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 65535:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>) - Complexity = 47
19549 : // Dst: (V_DOT2_U32_U16:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
19550 : /* 41722*/ /*Scope*/ 69, /*->41792*/
19551 : /* 41723*/ OPC_CheckChild0Same, 1,
19552 : /* 41725*/ OPC_CheckChild1Integer, 16,
19553 : /* 41727*/ OPC_CheckChild1Type, MVT::i32,
19554 : /* 41729*/ OPC_MoveParent,
19555 : /* 41730*/ OPC_MoveChild1,
19556 : /* 41731*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
19557 : /* 41734*/ OPC_CheckChild0Same, 0,
19558 : /* 41736*/ OPC_CheckChild1Integer, 16,
19559 : /* 41738*/ OPC_CheckChild1Type, MVT::i32,
19560 : /* 41740*/ OPC_MoveParent,
19561 : /* 41741*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
19562 : /* 41743*/ OPC_MoveParent,
19563 : /* 41744*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19564 : /* 41746*/ OPC_MoveParent,
19565 : /* 41747*/ OPC_CheckType, MVT::i32,
19566 : /* 41749*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
19567 : /* 41751*/ OPC_EmitInteger, MVT::i32, 8,
19568 : /* 41754*/ OPC_EmitInteger, MVT::i32, 8,
19569 : /* 41757*/ OPC_EmitInteger, MVT::i32, 8,
19570 : /* 41760*/ OPC_EmitInteger, MVT::i1, 0,
19571 : /* 41763*/ OPC_EmitInteger, MVT::i32, 0,
19572 : /* 41766*/ OPC_EmitInteger, MVT::i32, 0,
19573 : /* 41769*/ OPC_EmitInteger, MVT::i32, 0,
19574 : /* 41772*/ OPC_EmitInteger, MVT::i32, 0,
19575 : /* 41775*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT2_U32_U16), 0,
19576 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
19577 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 65535:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 65535:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>) - Complexity = 47
19578 : // Dst: (V_DOT2_U32_U16:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
19579 : /* 41792*/ 0, /*End of Scope*/
19580 : /* 41793*/ /*Scope*/ 24|128,1/*152*/, /*->41947*/
19581 : /* 41795*/ OPC_MoveChild0,
19582 : /* 41796*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
19583 : /* 41799*/ OPC_MoveChild0,
19584 : /* 41800*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
19585 : /* 41803*/ OPC_Scope, 70, /*->41875*/ // 2 children in Scope
19586 : /* 41805*/ OPC_CheckChild0Same, 1,
19587 : /* 41807*/ OPC_CheckChild1Integer, 16,
19588 : /* 41809*/ OPC_CheckChild1Type, MVT::i32,
19589 : /* 41811*/ OPC_MoveParent,
19590 : /* 41812*/ OPC_MoveChild1,
19591 : /* 41813*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
19592 : /* 41816*/ OPC_CheckChild0Same, 0,
19593 : /* 41818*/ OPC_CheckChild1Integer, 16,
19594 : /* 41820*/ OPC_CheckChild1Type, MVT::i32,
19595 : /* 41822*/ OPC_MoveParent,
19596 : /* 41823*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
19597 : /* 41825*/ OPC_MoveParent,
19598 : /* 41826*/ OPC_RecordChild1, // #2 = $src2
19599 : /* 41827*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19600 : /* 41829*/ OPC_MoveParent,
19601 : /* 41830*/ OPC_CheckType, MVT::i32,
19602 : /* 41832*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
19603 : /* 41834*/ OPC_EmitInteger, MVT::i32, 8,
19604 : /* 41837*/ OPC_EmitInteger, MVT::i32, 8,
19605 : /* 41840*/ OPC_EmitInteger, MVT::i32, 8,
19606 : /* 41843*/ OPC_EmitInteger, MVT::i1, 0,
19607 : /* 41846*/ OPC_EmitInteger, MVT::i32, 0,
19608 : /* 41849*/ OPC_EmitInteger, MVT::i32, 0,
19609 : /* 41852*/ OPC_EmitInteger, MVT::i32, 0,
19610 : /* 41855*/ OPC_EmitInteger, MVT::i32, 0,
19611 : /* 41858*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT2_U32_U16), 0,
19612 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
19613 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 65535:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 65535:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>) - Complexity = 47
19614 : // Dst: (V_DOT2_U32_U16:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
19615 : /* 41875*/ /*Scope*/ 70, /*->41946*/
19616 : /* 41876*/ OPC_CheckChild0Same, 0,
19617 : /* 41878*/ OPC_CheckChild1Integer, 16,
19618 : /* 41880*/ OPC_CheckChild1Type, MVT::i32,
19619 : /* 41882*/ OPC_MoveParent,
19620 : /* 41883*/ OPC_MoveChild1,
19621 : /* 41884*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
19622 : /* 41887*/ OPC_CheckChild0Same, 1,
19623 : /* 41889*/ OPC_CheckChild1Integer, 16,
19624 : /* 41891*/ OPC_CheckChild1Type, MVT::i32,
19625 : /* 41893*/ OPC_MoveParent,
19626 : /* 41894*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
19627 : /* 41896*/ OPC_MoveParent,
19628 : /* 41897*/ OPC_RecordChild1, // #2 = $src2
19629 : /* 41898*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19630 : /* 41900*/ OPC_MoveParent,
19631 : /* 41901*/ OPC_CheckType, MVT::i32,
19632 : /* 41903*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
19633 : /* 41905*/ OPC_EmitInteger, MVT::i32, 8,
19634 : /* 41908*/ OPC_EmitInteger, MVT::i32, 8,
19635 : /* 41911*/ OPC_EmitInteger, MVT::i32, 8,
19636 : /* 41914*/ OPC_EmitInteger, MVT::i1, 0,
19637 : /* 41917*/ OPC_EmitInteger, MVT::i32, 0,
19638 : /* 41920*/ OPC_EmitInteger, MVT::i32, 0,
19639 : /* 41923*/ OPC_EmitInteger, MVT::i32, 0,
19640 : /* 41926*/ OPC_EmitInteger, MVT::i32, 0,
19641 : /* 41929*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT2_U32_U16), 0,
19642 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
19643 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 65535:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 65535:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>) - Complexity = 47
19644 : // Dst: (V_DOT2_U32_U16:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
19645 : /* 41946*/ 0, /*End of Scope*/
19646 : /* 41947*/ /*Scope*/ 23|128,1/*151*/, /*->42100*/
19647 : /* 41949*/ OPC_RecordChild0, // #2 = $src2
19648 : /* 41950*/ OPC_MoveChild1,
19649 : /* 41951*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_U24),
19650 : /* 41954*/ OPC_MoveChild0,
19651 : /* 41955*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
19652 : /* 41958*/ OPC_Scope, 69, /*->42029*/ // 2 children in Scope
19653 : /* 41960*/ OPC_CheckChild0Same, 1,
19654 : /* 41962*/ OPC_CheckChild1Integer, 16,
19655 : /* 41964*/ OPC_CheckChild1Type, MVT::i32,
19656 : /* 41966*/ OPC_MoveParent,
19657 : /* 41967*/ OPC_MoveChild1,
19658 : /* 41968*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
19659 : /* 41971*/ OPC_CheckChild0Same, 0,
19660 : /* 41973*/ OPC_CheckChild1Integer, 16,
19661 : /* 41975*/ OPC_CheckChild1Type, MVT::i32,
19662 : /* 41977*/ OPC_MoveParent,
19663 : /* 41978*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
19664 : /* 41980*/ OPC_MoveParent,
19665 : /* 41981*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19666 : /* 41983*/ OPC_MoveParent,
19667 : /* 41984*/ OPC_CheckType, MVT::i32,
19668 : /* 41986*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
19669 : /* 41988*/ OPC_EmitInteger, MVT::i32, 8,
19670 : /* 41991*/ OPC_EmitInteger, MVT::i32, 8,
19671 : /* 41994*/ OPC_EmitInteger, MVT::i32, 8,
19672 : /* 41997*/ OPC_EmitInteger, MVT::i1, 0,
19673 : /* 42000*/ OPC_EmitInteger, MVT::i32, 0,
19674 : /* 42003*/ OPC_EmitInteger, MVT::i32, 0,
19675 : /* 42006*/ OPC_EmitInteger, MVT::i32, 0,
19676 : /* 42009*/ OPC_EmitInteger, MVT::i32, 0,
19677 : /* 42012*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT2_U32_U16), 0,
19678 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
19679 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 65535:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 65535:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>) - Complexity = 47
19680 : // Dst: (V_DOT2_U32_U16:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
19681 : /* 42029*/ /*Scope*/ 69, /*->42099*/
19682 : /* 42030*/ OPC_CheckChild0Same, 0,
19683 : /* 42032*/ OPC_CheckChild1Integer, 16,
19684 : /* 42034*/ OPC_CheckChild1Type, MVT::i32,
19685 : /* 42036*/ OPC_MoveParent,
19686 : /* 42037*/ OPC_MoveChild1,
19687 : /* 42038*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
19688 : /* 42041*/ OPC_CheckChild0Same, 1,
19689 : /* 42043*/ OPC_CheckChild1Integer, 16,
19690 : /* 42045*/ OPC_CheckChild1Type, MVT::i32,
19691 : /* 42047*/ OPC_MoveParent,
19692 : /* 42048*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_u24_oneuse
19693 : /* 42050*/ OPC_MoveParent,
19694 : /* 42051*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19695 : /* 42053*/ OPC_MoveParent,
19696 : /* 42054*/ OPC_CheckType, MVT::i32,
19697 : /* 42056*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
19698 : /* 42058*/ OPC_EmitInteger, MVT::i32, 8,
19699 : /* 42061*/ OPC_EmitInteger, MVT::i32, 8,
19700 : /* 42064*/ OPC_EmitInteger, MVT::i32, 8,
19701 : /* 42067*/ OPC_EmitInteger, MVT::i1, 0,
19702 : /* 42070*/ OPC_EmitInteger, MVT::i32, 0,
19703 : /* 42073*/ OPC_EmitInteger, MVT::i32, 0,
19704 : /* 42076*/ OPC_EmitInteger, MVT::i32, 0,
19705 : /* 42079*/ OPC_EmitInteger, MVT::i32, 0,
19706 : /* 42082*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT2_U32_U16), 0,
19707 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
19708 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 65535:{ *:[i32] }), (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 65535:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }))<<P:Predicate_AMDGPUmul_u24_oneuse>>)<<P:Predicate_add_oneuse>>) - Complexity = 47
19709 : // Dst: (V_DOT2_U32_U16:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
19710 : /* 42099*/ 0, /*End of Scope*/
19711 : /* 42100*/ 0, /*End of Scope*/
19712 : /* 42101*/ 0, /*End of Scope*/
19713 : /* 42102*/ /*SwitchOpcode*/ 81|128,118/*15185*/, TARGET_VAL(AMDGPUISD::MUL_I24),// ->57291
19714 : /* 42106*/ OPC_MoveChild0,
19715 : /* 42107*/ OPC_SwitchOpcode /*2 cases */, 71|128,113/*14535*/, TARGET_VAL(ISD::SRA),// ->56647
19716 : /* 42112*/ OPC_RecordChild0, // #0 = $src0
19717 : /* 42113*/ OPC_CheckChild1Integer, 24,
19718 : /* 42115*/ OPC_CheckChild1Type, MVT::i32,
19719 : /* 42117*/ OPC_MoveParent,
19720 : /* 42118*/ OPC_MoveChild1,
19721 : /* 42119*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
19722 : /* 42122*/ OPC_RecordChild0, // #1 = $src1
19723 : /* 42123*/ OPC_CheckChild1Integer, 24,
19724 : /* 42125*/ OPC_CheckChild1Type, MVT::i32,
19725 : /* 42127*/ OPC_MoveParent,
19726 : /* 42128*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
19727 : /* 42130*/ OPC_MoveParent,
19728 : /* 42131*/ OPC_MoveChild1,
19729 : /* 42132*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
19730 : /* 42135*/ OPC_MoveChild0,
19731 : /* 42136*/ OPC_SwitchOpcode /*2 cases */, 10|128,60/*7690*/, TARGET_VAL(ISD::ADD),// ->49831
19732 : /* 42141*/ OPC_MoveChild0,
19733 : /* 42142*/ OPC_SwitchOpcode /*2 cases */, 24|128,31/*3992*/, TARGET_VAL(ISD::ADD),// ->46139
19734 : /* 42147*/ OPC_Scope, 99|128,7/*995*/, /*->43145*/ // 4 children in Scope
19735 : /* 42150*/ OPC_RecordChild0, // #2 = $src2
19736 : /* 42151*/ OPC_MoveChild1,
19737 : /* 42152*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
19738 : /* 42155*/ OPC_MoveChild0,
19739 : /* 42156*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
19740 : /* 42159*/ OPC_Scope, 106|128,3/*490*/, /*->42652*/ // 2 children in Scope
19741 : /* 42162*/ OPC_CheckChild0Same, 0,
19742 : /* 42164*/ OPC_MoveChild1,
19743 : /* 42165*/ OPC_CheckValueType, MVT::i8,
19744 : /* 42167*/ OPC_MoveParent,
19745 : /* 42168*/ OPC_MoveParent,
19746 : /* 42169*/ OPC_MoveChild1,
19747 : /* 42170*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
19748 : /* 42173*/ OPC_CheckChild0Same, 1,
19749 : /* 42175*/ OPC_MoveChild1,
19750 : /* 42176*/ OPC_CheckValueType, MVT::i8,
19751 : /* 42178*/ OPC_MoveParent,
19752 : /* 42179*/ OPC_MoveParent,
19753 : /* 42180*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
19754 : /* 42182*/ OPC_MoveParent,
19755 : /* 42183*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19756 : /* 42185*/ OPC_MoveParent,
19757 : /* 42186*/ OPC_MoveChild1,
19758 : /* 42187*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
19759 : /* 42190*/ OPC_MoveChild0,
19760 : /* 42191*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
19761 : /* 42194*/ OPC_MoveChild0,
19762 : /* 42195*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
19763 : /* 42198*/ OPC_Scope, 96|128,1/*224*/, /*->42425*/ // 2 children in Scope
19764 : /* 42201*/ OPC_CheckChild0Same, 0,
19765 : /* 42203*/ OPC_CheckChild1Integer, 8,
19766 : /* 42205*/ OPC_CheckChild1Type, MVT::i32,
19767 : /* 42207*/ OPC_MoveParent,
19768 : /* 42208*/ OPC_MoveChild1,
19769 : /* 42209*/ OPC_CheckValueType, MVT::i8,
19770 : /* 42211*/ OPC_MoveParent,
19771 : /* 42212*/ OPC_MoveParent,
19772 : /* 42213*/ OPC_MoveChild1,
19773 : /* 42214*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
19774 : /* 42217*/ OPC_MoveChild0,
19775 : /* 42218*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
19776 : /* 42221*/ OPC_CheckChild0Same, 1,
19777 : /* 42223*/ OPC_CheckChild1Integer, 8,
19778 : /* 42225*/ OPC_CheckChild1Type, MVT::i32,
19779 : /* 42227*/ OPC_MoveParent,
19780 : /* 42228*/ OPC_MoveChild1,
19781 : /* 42229*/ OPC_CheckValueType, MVT::i8,
19782 : /* 42231*/ OPC_MoveParent,
19783 : /* 42232*/ OPC_MoveParent,
19784 : /* 42233*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
19785 : /* 42235*/ OPC_MoveParent,
19786 : /* 42236*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19787 : /* 42238*/ OPC_MoveParent,
19788 : /* 42239*/ OPC_MoveChild1,
19789 : /* 42240*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
19790 : /* 42243*/ OPC_MoveChild0,
19791 : /* 42244*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
19792 : /* 42247*/ OPC_MoveChild0,
19793 : /* 42248*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
19794 : /* 42251*/ OPC_Scope, 85, /*->42338*/ // 2 children in Scope
19795 : /* 42253*/ OPC_CheckChild0Same, 0,
19796 : /* 42255*/ OPC_CheckChild1Integer, 16,
19797 : /* 42257*/ OPC_CheckChild1Type, MVT::i32,
19798 : /* 42259*/ OPC_MoveParent,
19799 : /* 42260*/ OPC_MoveChild1,
19800 : /* 42261*/ OPC_CheckValueType, MVT::i8,
19801 : /* 42263*/ OPC_MoveParent,
19802 : /* 42264*/ OPC_MoveParent,
19803 : /* 42265*/ OPC_MoveChild1,
19804 : /* 42266*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
19805 : /* 42269*/ OPC_MoveChild0,
19806 : /* 42270*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
19807 : /* 42273*/ OPC_CheckChild0Same, 1,
19808 : /* 42275*/ OPC_CheckChild1Integer, 16,
19809 : /* 42277*/ OPC_CheckChild1Type, MVT::i32,
19810 : /* 42279*/ OPC_MoveParent,
19811 : /* 42280*/ OPC_MoveChild1,
19812 : /* 42281*/ OPC_CheckValueType, MVT::i8,
19813 : /* 42283*/ OPC_MoveParent,
19814 : /* 42284*/ OPC_MoveParent,
19815 : /* 42285*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
19816 : /* 42287*/ OPC_MoveParent,
19817 : /* 42288*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19818 : /* 42290*/ OPC_MoveParent,
19819 : /* 42291*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19820 : /* 42293*/ OPC_CheckType, MVT::i32,
19821 : /* 42295*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
19822 : /* 42297*/ OPC_EmitInteger, MVT::i32, 8,
19823 : /* 42300*/ OPC_EmitInteger, MVT::i32, 8,
19824 : /* 42303*/ OPC_EmitInteger, MVT::i32, 8,
19825 : /* 42306*/ OPC_EmitInteger, MVT::i1, 0,
19826 : /* 42309*/ OPC_EmitInteger, MVT::i32, 0,
19827 : /* 42312*/ OPC_EmitInteger, MVT::i32, 0,
19828 : /* 42315*/ OPC_EmitInteger, MVT::i32, 0,
19829 : /* 42318*/ OPC_EmitInteger, MVT::i32, 0,
19830 : /* 42321*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
19831 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
19832 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
19833 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
19834 : /* 42338*/ /*Scope*/ 85, /*->42424*/
19835 : /* 42339*/ OPC_CheckChild0Same, 1,
19836 : /* 42341*/ OPC_CheckChild1Integer, 16,
19837 : /* 42343*/ OPC_CheckChild1Type, MVT::i32,
19838 : /* 42345*/ OPC_MoveParent,
19839 : /* 42346*/ OPC_MoveChild1,
19840 : /* 42347*/ OPC_CheckValueType, MVT::i8,
19841 : /* 42349*/ OPC_MoveParent,
19842 : /* 42350*/ OPC_MoveParent,
19843 : /* 42351*/ OPC_MoveChild1,
19844 : /* 42352*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
19845 : /* 42355*/ OPC_MoveChild0,
19846 : /* 42356*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
19847 : /* 42359*/ OPC_CheckChild0Same, 0,
19848 : /* 42361*/ OPC_CheckChild1Integer, 16,
19849 : /* 42363*/ OPC_CheckChild1Type, MVT::i32,
19850 : /* 42365*/ OPC_MoveParent,
19851 : /* 42366*/ OPC_MoveChild1,
19852 : /* 42367*/ OPC_CheckValueType, MVT::i8,
19853 : /* 42369*/ OPC_MoveParent,
19854 : /* 42370*/ OPC_MoveParent,
19855 : /* 42371*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
19856 : /* 42373*/ OPC_MoveParent,
19857 : /* 42374*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19858 : /* 42376*/ OPC_MoveParent,
19859 : /* 42377*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19860 : /* 42379*/ OPC_CheckType, MVT::i32,
19861 : /* 42381*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
19862 : /* 42383*/ OPC_EmitInteger, MVT::i32, 8,
19863 : /* 42386*/ OPC_EmitInteger, MVT::i32, 8,
19864 : /* 42389*/ OPC_EmitInteger, MVT::i32, 8,
19865 : /* 42392*/ OPC_EmitInteger, MVT::i1, 0,
19866 : /* 42395*/ OPC_EmitInteger, MVT::i32, 0,
19867 : /* 42398*/ OPC_EmitInteger, MVT::i32, 0,
19868 : /* 42401*/ OPC_EmitInteger, MVT::i32, 0,
19869 : /* 42404*/ OPC_EmitInteger, MVT::i32, 0,
19870 : /* 42407*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
19871 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
19872 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
19873 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
19874 : /* 42424*/ 0, /*End of Scope*/
19875 : /* 42425*/ /*Scope*/ 96|128,1/*224*/, /*->42651*/
19876 : /* 42427*/ OPC_CheckChild0Same, 1,
19877 : /* 42429*/ OPC_CheckChild1Integer, 8,
19878 : /* 42431*/ OPC_CheckChild1Type, MVT::i32,
19879 : /* 42433*/ OPC_MoveParent,
19880 : /* 42434*/ OPC_MoveChild1,
19881 : /* 42435*/ OPC_CheckValueType, MVT::i8,
19882 : /* 42437*/ OPC_MoveParent,
19883 : /* 42438*/ OPC_MoveParent,
19884 : /* 42439*/ OPC_MoveChild1,
19885 : /* 42440*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
19886 : /* 42443*/ OPC_MoveChild0,
19887 : /* 42444*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
19888 : /* 42447*/ OPC_CheckChild0Same, 0,
19889 : /* 42449*/ OPC_CheckChild1Integer, 8,
19890 : /* 42451*/ OPC_CheckChild1Type, MVT::i32,
19891 : /* 42453*/ OPC_MoveParent,
19892 : /* 42454*/ OPC_MoveChild1,
19893 : /* 42455*/ OPC_CheckValueType, MVT::i8,
19894 : /* 42457*/ OPC_MoveParent,
19895 : /* 42458*/ OPC_MoveParent,
19896 : /* 42459*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
19897 : /* 42461*/ OPC_MoveParent,
19898 : /* 42462*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19899 : /* 42464*/ OPC_MoveParent,
19900 : /* 42465*/ OPC_MoveChild1,
19901 : /* 42466*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
19902 : /* 42469*/ OPC_MoveChild0,
19903 : /* 42470*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
19904 : /* 42473*/ OPC_MoveChild0,
19905 : /* 42474*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
19906 : /* 42477*/ OPC_Scope, 85, /*->42564*/ // 2 children in Scope
19907 : /* 42479*/ OPC_CheckChild0Same, 0,
19908 : /* 42481*/ OPC_CheckChild1Integer, 16,
19909 : /* 42483*/ OPC_CheckChild1Type, MVT::i32,
19910 : /* 42485*/ OPC_MoveParent,
19911 : /* 42486*/ OPC_MoveChild1,
19912 : /* 42487*/ OPC_CheckValueType, MVT::i8,
19913 : /* 42489*/ OPC_MoveParent,
19914 : /* 42490*/ OPC_MoveParent,
19915 : /* 42491*/ OPC_MoveChild1,
19916 : /* 42492*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
19917 : /* 42495*/ OPC_MoveChild0,
19918 : /* 42496*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
19919 : /* 42499*/ OPC_CheckChild0Same, 1,
19920 : /* 42501*/ OPC_CheckChild1Integer, 16,
19921 : /* 42503*/ OPC_CheckChild1Type, MVT::i32,
19922 : /* 42505*/ OPC_MoveParent,
19923 : /* 42506*/ OPC_MoveChild1,
19924 : /* 42507*/ OPC_CheckValueType, MVT::i8,
19925 : /* 42509*/ OPC_MoveParent,
19926 : /* 42510*/ OPC_MoveParent,
19927 : /* 42511*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
19928 : /* 42513*/ OPC_MoveParent,
19929 : /* 42514*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19930 : /* 42516*/ OPC_MoveParent,
19931 : /* 42517*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19932 : /* 42519*/ OPC_CheckType, MVT::i32,
19933 : /* 42521*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
19934 : /* 42523*/ OPC_EmitInteger, MVT::i32, 8,
19935 : /* 42526*/ OPC_EmitInteger, MVT::i32, 8,
19936 : /* 42529*/ OPC_EmitInteger, MVT::i32, 8,
19937 : /* 42532*/ OPC_EmitInteger, MVT::i1, 0,
19938 : /* 42535*/ OPC_EmitInteger, MVT::i32, 0,
19939 : /* 42538*/ OPC_EmitInteger, MVT::i32, 0,
19940 : /* 42541*/ OPC_EmitInteger, MVT::i32, 0,
19941 : /* 42544*/ OPC_EmitInteger, MVT::i32, 0,
19942 : /* 42547*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
19943 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
19944 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
19945 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
19946 : /* 42564*/ /*Scope*/ 85, /*->42650*/
19947 : /* 42565*/ OPC_CheckChild0Same, 1,
19948 : /* 42567*/ OPC_CheckChild1Integer, 16,
19949 : /* 42569*/ OPC_CheckChild1Type, MVT::i32,
19950 : /* 42571*/ OPC_MoveParent,
19951 : /* 42572*/ OPC_MoveChild1,
19952 : /* 42573*/ OPC_CheckValueType, MVT::i8,
19953 : /* 42575*/ OPC_MoveParent,
19954 : /* 42576*/ OPC_MoveParent,
19955 : /* 42577*/ OPC_MoveChild1,
19956 : /* 42578*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
19957 : /* 42581*/ OPC_MoveChild0,
19958 : /* 42582*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
19959 : /* 42585*/ OPC_CheckChild0Same, 0,
19960 : /* 42587*/ OPC_CheckChild1Integer, 16,
19961 : /* 42589*/ OPC_CheckChild1Type, MVT::i32,
19962 : /* 42591*/ OPC_MoveParent,
19963 : /* 42592*/ OPC_MoveChild1,
19964 : /* 42593*/ OPC_CheckValueType, MVT::i8,
19965 : /* 42595*/ OPC_MoveParent,
19966 : /* 42596*/ OPC_MoveParent,
19967 : /* 42597*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
19968 : /* 42599*/ OPC_MoveParent,
19969 : /* 42600*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19970 : /* 42602*/ OPC_MoveParent,
19971 : /* 42603*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
19972 : /* 42605*/ OPC_CheckType, MVT::i32,
19973 : /* 42607*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
19974 : /* 42609*/ OPC_EmitInteger, MVT::i32, 8,
19975 : /* 42612*/ OPC_EmitInteger, MVT::i32, 8,
19976 : /* 42615*/ OPC_EmitInteger, MVT::i32, 8,
19977 : /* 42618*/ OPC_EmitInteger, MVT::i1, 0,
19978 : /* 42621*/ OPC_EmitInteger, MVT::i32, 0,
19979 : /* 42624*/ OPC_EmitInteger, MVT::i32, 0,
19980 : /* 42627*/ OPC_EmitInteger, MVT::i32, 0,
19981 : /* 42630*/ OPC_EmitInteger, MVT::i32, 0,
19982 : /* 42633*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
19983 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
19984 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
19985 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
19986 : /* 42650*/ 0, /*End of Scope*/
19987 : /* 42651*/ 0, /*End of Scope*/
19988 : /* 42652*/ /*Scope*/ 106|128,3/*490*/, /*->43144*/
19989 : /* 42654*/ OPC_CheckChild0Same, 1,
19990 : /* 42656*/ OPC_MoveChild1,
19991 : /* 42657*/ OPC_CheckValueType, MVT::i8,
19992 : /* 42659*/ OPC_MoveParent,
19993 : /* 42660*/ OPC_MoveParent,
19994 : /* 42661*/ OPC_MoveChild1,
19995 : /* 42662*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
19996 : /* 42665*/ OPC_CheckChild0Same, 0,
19997 : /* 42667*/ OPC_MoveChild1,
19998 : /* 42668*/ OPC_CheckValueType, MVT::i8,
19999 : /* 42670*/ OPC_MoveParent,
20000 : /* 42671*/ OPC_MoveParent,
20001 : /* 42672*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
20002 : /* 42674*/ OPC_MoveParent,
20003 : /* 42675*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20004 : /* 42677*/ OPC_MoveParent,
20005 : /* 42678*/ OPC_MoveChild1,
20006 : /* 42679*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
20007 : /* 42682*/ OPC_MoveChild0,
20008 : /* 42683*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20009 : /* 42686*/ OPC_MoveChild0,
20010 : /* 42687*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
20011 : /* 42690*/ OPC_Scope, 96|128,1/*224*/, /*->42917*/ // 2 children in Scope
20012 : /* 42693*/ OPC_CheckChild0Same, 0,
20013 : /* 42695*/ OPC_CheckChild1Integer, 8,
20014 : /* 42697*/ OPC_CheckChild1Type, MVT::i32,
20015 : /* 42699*/ OPC_MoveParent,
20016 : /* 42700*/ OPC_MoveChild1,
20017 : /* 42701*/ OPC_CheckValueType, MVT::i8,
20018 : /* 42703*/ OPC_MoveParent,
20019 : /* 42704*/ OPC_MoveParent,
20020 : /* 42705*/ OPC_MoveChild1,
20021 : /* 42706*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20022 : /* 42709*/ OPC_MoveChild0,
20023 : /* 42710*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
20024 : /* 42713*/ OPC_CheckChild0Same, 1,
20025 : /* 42715*/ OPC_CheckChild1Integer, 8,
20026 : /* 42717*/ OPC_CheckChild1Type, MVT::i32,
20027 : /* 42719*/ OPC_MoveParent,
20028 : /* 42720*/ OPC_MoveChild1,
20029 : /* 42721*/ OPC_CheckValueType, MVT::i8,
20030 : /* 42723*/ OPC_MoveParent,
20031 : /* 42724*/ OPC_MoveParent,
20032 : /* 42725*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
20033 : /* 42727*/ OPC_MoveParent,
20034 : /* 42728*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20035 : /* 42730*/ OPC_MoveParent,
20036 : /* 42731*/ OPC_MoveChild1,
20037 : /* 42732*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
20038 : /* 42735*/ OPC_MoveChild0,
20039 : /* 42736*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20040 : /* 42739*/ OPC_MoveChild0,
20041 : /* 42740*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
20042 : /* 42743*/ OPC_Scope, 85, /*->42830*/ // 2 children in Scope
20043 : /* 42745*/ OPC_CheckChild0Same, 0,
20044 : /* 42747*/ OPC_CheckChild1Integer, 16,
20045 : /* 42749*/ OPC_CheckChild1Type, MVT::i32,
20046 : /* 42751*/ OPC_MoveParent,
20047 : /* 42752*/ OPC_MoveChild1,
20048 : /* 42753*/ OPC_CheckValueType, MVT::i8,
20049 : /* 42755*/ OPC_MoveParent,
20050 : /* 42756*/ OPC_MoveParent,
20051 : /* 42757*/ OPC_MoveChild1,
20052 : /* 42758*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20053 : /* 42761*/ OPC_MoveChild0,
20054 : /* 42762*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
20055 : /* 42765*/ OPC_CheckChild0Same, 1,
20056 : /* 42767*/ OPC_CheckChild1Integer, 16,
20057 : /* 42769*/ OPC_CheckChild1Type, MVT::i32,
20058 : /* 42771*/ OPC_MoveParent,
20059 : /* 42772*/ OPC_MoveChild1,
20060 : /* 42773*/ OPC_CheckValueType, MVT::i8,
20061 : /* 42775*/ OPC_MoveParent,
20062 : /* 42776*/ OPC_MoveParent,
20063 : /* 42777*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
20064 : /* 42779*/ OPC_MoveParent,
20065 : /* 42780*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20066 : /* 42782*/ OPC_MoveParent,
20067 : /* 42783*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20068 : /* 42785*/ OPC_CheckType, MVT::i32,
20069 : /* 42787*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
20070 : /* 42789*/ OPC_EmitInteger, MVT::i32, 8,
20071 : /* 42792*/ OPC_EmitInteger, MVT::i32, 8,
20072 : /* 42795*/ OPC_EmitInteger, MVT::i32, 8,
20073 : /* 42798*/ OPC_EmitInteger, MVT::i1, 0,
20074 : /* 42801*/ OPC_EmitInteger, MVT::i32, 0,
20075 : /* 42804*/ OPC_EmitInteger, MVT::i32, 0,
20076 : /* 42807*/ OPC_EmitInteger, MVT::i32, 0,
20077 : /* 42810*/ OPC_EmitInteger, MVT::i32, 0,
20078 : /* 42813*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
20079 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
20080 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
20081 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
20082 : /* 42830*/ /*Scope*/ 85, /*->42916*/
20083 : /* 42831*/ OPC_CheckChild0Same, 1,
20084 : /* 42833*/ OPC_CheckChild1Integer, 16,
20085 : /* 42835*/ OPC_CheckChild1Type, MVT::i32,
20086 : /* 42837*/ OPC_MoveParent,
20087 : /* 42838*/ OPC_MoveChild1,
20088 : /* 42839*/ OPC_CheckValueType, MVT::i8,
20089 : /* 42841*/ OPC_MoveParent,
20090 : /* 42842*/ OPC_MoveParent,
20091 : /* 42843*/ OPC_MoveChild1,
20092 : /* 42844*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20093 : /* 42847*/ OPC_MoveChild0,
20094 : /* 42848*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
20095 : /* 42851*/ OPC_CheckChild0Same, 0,
20096 : /* 42853*/ OPC_CheckChild1Integer, 16,
20097 : /* 42855*/ OPC_CheckChild1Type, MVT::i32,
20098 : /* 42857*/ OPC_MoveParent,
20099 : /* 42858*/ OPC_MoveChild1,
20100 : /* 42859*/ OPC_CheckValueType, MVT::i8,
20101 : /* 42861*/ OPC_MoveParent,
20102 : /* 42862*/ OPC_MoveParent,
20103 : /* 42863*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
20104 : /* 42865*/ OPC_MoveParent,
20105 : /* 42866*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20106 : /* 42868*/ OPC_MoveParent,
20107 : /* 42869*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20108 : /* 42871*/ OPC_CheckType, MVT::i32,
20109 : /* 42873*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
20110 : /* 42875*/ OPC_EmitInteger, MVT::i32, 8,
20111 : /* 42878*/ OPC_EmitInteger, MVT::i32, 8,
20112 : /* 42881*/ OPC_EmitInteger, MVT::i32, 8,
20113 : /* 42884*/ OPC_EmitInteger, MVT::i1, 0,
20114 : /* 42887*/ OPC_EmitInteger, MVT::i32, 0,
20115 : /* 42890*/ OPC_EmitInteger, MVT::i32, 0,
20116 : /* 42893*/ OPC_EmitInteger, MVT::i32, 0,
20117 : /* 42896*/ OPC_EmitInteger, MVT::i32, 0,
20118 : /* 42899*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
20119 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
20120 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
20121 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
20122 : /* 42916*/ 0, /*End of Scope*/
20123 : /* 42917*/ /*Scope*/ 96|128,1/*224*/, /*->43143*/
20124 : /* 42919*/ OPC_CheckChild0Same, 1,
20125 : /* 42921*/ OPC_CheckChild1Integer, 8,
20126 : /* 42923*/ OPC_CheckChild1Type, MVT::i32,
20127 : /* 42925*/ OPC_MoveParent,
20128 : /* 42926*/ OPC_MoveChild1,
20129 : /* 42927*/ OPC_CheckValueType, MVT::i8,
20130 : /* 42929*/ OPC_MoveParent,
20131 : /* 42930*/ OPC_MoveParent,
20132 : /* 42931*/ OPC_MoveChild1,
20133 : /* 42932*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20134 : /* 42935*/ OPC_MoveChild0,
20135 : /* 42936*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
20136 : /* 42939*/ OPC_CheckChild0Same, 0,
20137 : /* 42941*/ OPC_CheckChild1Integer, 8,
20138 : /* 42943*/ OPC_CheckChild1Type, MVT::i32,
20139 : /* 42945*/ OPC_MoveParent,
20140 : /* 42946*/ OPC_MoveChild1,
20141 : /* 42947*/ OPC_CheckValueType, MVT::i8,
20142 : /* 42949*/ OPC_MoveParent,
20143 : /* 42950*/ OPC_MoveParent,
20144 : /* 42951*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
20145 : /* 42953*/ OPC_MoveParent,
20146 : /* 42954*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20147 : /* 42956*/ OPC_MoveParent,
20148 : /* 42957*/ OPC_MoveChild1,
20149 : /* 42958*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
20150 : /* 42961*/ OPC_MoveChild0,
20151 : /* 42962*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20152 : /* 42965*/ OPC_MoveChild0,
20153 : /* 42966*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
20154 : /* 42969*/ OPC_Scope, 85, /*->43056*/ // 2 children in Scope
20155 : /* 42971*/ OPC_CheckChild0Same, 0,
20156 : /* 42973*/ OPC_CheckChild1Integer, 16,
20157 : /* 42975*/ OPC_CheckChild1Type, MVT::i32,
20158 : /* 42977*/ OPC_MoveParent,
20159 : /* 42978*/ OPC_MoveChild1,
20160 : /* 42979*/ OPC_CheckValueType, MVT::i8,
20161 : /* 42981*/ OPC_MoveParent,
20162 : /* 42982*/ OPC_MoveParent,
20163 : /* 42983*/ OPC_MoveChild1,
20164 : /* 42984*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20165 : /* 42987*/ OPC_MoveChild0,
20166 : /* 42988*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
20167 : /* 42991*/ OPC_CheckChild0Same, 1,
20168 : /* 42993*/ OPC_CheckChild1Integer, 16,
20169 : /* 42995*/ OPC_CheckChild1Type, MVT::i32,
20170 : /* 42997*/ OPC_MoveParent,
20171 : /* 42998*/ OPC_MoveChild1,
20172 : /* 42999*/ OPC_CheckValueType, MVT::i8,
20173 : /* 43001*/ OPC_MoveParent,
20174 : /* 43002*/ OPC_MoveParent,
20175 : /* 43003*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
20176 : /* 43005*/ OPC_MoveParent,
20177 : /* 43006*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20178 : /* 43008*/ OPC_MoveParent,
20179 : /* 43009*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20180 : /* 43011*/ OPC_CheckType, MVT::i32,
20181 : /* 43013*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
20182 : /* 43015*/ OPC_EmitInteger, MVT::i32, 8,
20183 : /* 43018*/ OPC_EmitInteger, MVT::i32, 8,
20184 : /* 43021*/ OPC_EmitInteger, MVT::i32, 8,
20185 : /* 43024*/ OPC_EmitInteger, MVT::i1, 0,
20186 : /* 43027*/ OPC_EmitInteger, MVT::i32, 0,
20187 : /* 43030*/ OPC_EmitInteger, MVT::i32, 0,
20188 : /* 43033*/ OPC_EmitInteger, MVT::i32, 0,
20189 : /* 43036*/ OPC_EmitInteger, MVT::i32, 0,
20190 : /* 43039*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
20191 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
20192 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
20193 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
20194 : /* 43056*/ /*Scope*/ 85, /*->43142*/
20195 : /* 43057*/ OPC_CheckChild0Same, 1,
20196 : /* 43059*/ OPC_CheckChild1Integer, 16,
20197 : /* 43061*/ OPC_CheckChild1Type, MVT::i32,
20198 : /* 43063*/ OPC_MoveParent,
20199 : /* 43064*/ OPC_MoveChild1,
20200 : /* 43065*/ OPC_CheckValueType, MVT::i8,
20201 : /* 43067*/ OPC_MoveParent,
20202 : /* 43068*/ OPC_MoveParent,
20203 : /* 43069*/ OPC_MoveChild1,
20204 : /* 43070*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20205 : /* 43073*/ OPC_MoveChild0,
20206 : /* 43074*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
20207 : /* 43077*/ OPC_CheckChild0Same, 0,
20208 : /* 43079*/ OPC_CheckChild1Integer, 16,
20209 : /* 43081*/ OPC_CheckChild1Type, MVT::i32,
20210 : /* 43083*/ OPC_MoveParent,
20211 : /* 43084*/ OPC_MoveChild1,
20212 : /* 43085*/ OPC_CheckValueType, MVT::i8,
20213 : /* 43087*/ OPC_MoveParent,
20214 : /* 43088*/ OPC_MoveParent,
20215 : /* 43089*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
20216 : /* 43091*/ OPC_MoveParent,
20217 : /* 43092*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20218 : /* 43094*/ OPC_MoveParent,
20219 : /* 43095*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20220 : /* 43097*/ OPC_CheckType, MVT::i32,
20221 : /* 43099*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
20222 : /* 43101*/ OPC_EmitInteger, MVT::i32, 8,
20223 : /* 43104*/ OPC_EmitInteger, MVT::i32, 8,
20224 : /* 43107*/ OPC_EmitInteger, MVT::i32, 8,
20225 : /* 43110*/ OPC_EmitInteger, MVT::i1, 0,
20226 : /* 43113*/ OPC_EmitInteger, MVT::i32, 0,
20227 : /* 43116*/ OPC_EmitInteger, MVT::i32, 0,
20228 : /* 43119*/ OPC_EmitInteger, MVT::i32, 0,
20229 : /* 43122*/ OPC_EmitInteger, MVT::i32, 0,
20230 : /* 43125*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
20231 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
20232 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
20233 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
20234 : /* 43142*/ 0, /*End of Scope*/
20235 : /* 43143*/ 0, /*End of Scope*/
20236 : /* 43144*/ 0, /*End of Scope*/
20237 : /* 43145*/ /*Scope*/ 100|128,7/*996*/, /*->44143*/
20238 : /* 43147*/ OPC_MoveChild0,
20239 : /* 43148*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
20240 : /* 43151*/ OPC_MoveChild0,
20241 : /* 43152*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20242 : /* 43155*/ OPC_Scope, 107|128,3/*491*/, /*->43649*/ // 2 children in Scope
20243 : /* 43158*/ OPC_CheckChild0Same, 0,
20244 : /* 43160*/ OPC_MoveChild1,
20245 : /* 43161*/ OPC_CheckValueType, MVT::i8,
20246 : /* 43163*/ OPC_MoveParent,
20247 : /* 43164*/ OPC_MoveParent,
20248 : /* 43165*/ OPC_MoveChild1,
20249 : /* 43166*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20250 : /* 43169*/ OPC_CheckChild0Same, 1,
20251 : /* 43171*/ OPC_MoveChild1,
20252 : /* 43172*/ OPC_CheckValueType, MVT::i8,
20253 : /* 43174*/ OPC_MoveParent,
20254 : /* 43175*/ OPC_MoveParent,
20255 : /* 43176*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
20256 : /* 43178*/ OPC_MoveParent,
20257 : /* 43179*/ OPC_RecordChild1, // #2 = $src2
20258 : /* 43180*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20259 : /* 43182*/ OPC_MoveParent,
20260 : /* 43183*/ OPC_MoveChild1,
20261 : /* 43184*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
20262 : /* 43187*/ OPC_MoveChild0,
20263 : /* 43188*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20264 : /* 43191*/ OPC_MoveChild0,
20265 : /* 43192*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
20266 : /* 43195*/ OPC_Scope, 96|128,1/*224*/, /*->43422*/ // 2 children in Scope
20267 : /* 43198*/ OPC_CheckChild0Same, 0,
20268 : /* 43200*/ OPC_CheckChild1Integer, 8,
20269 : /* 43202*/ OPC_CheckChild1Type, MVT::i32,
20270 : /* 43204*/ OPC_MoveParent,
20271 : /* 43205*/ OPC_MoveChild1,
20272 : /* 43206*/ OPC_CheckValueType, MVT::i8,
20273 : /* 43208*/ OPC_MoveParent,
20274 : /* 43209*/ OPC_MoveParent,
20275 : /* 43210*/ OPC_MoveChild1,
20276 : /* 43211*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20277 : /* 43214*/ OPC_MoveChild0,
20278 : /* 43215*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
20279 : /* 43218*/ OPC_CheckChild0Same, 1,
20280 : /* 43220*/ OPC_CheckChild1Integer, 8,
20281 : /* 43222*/ OPC_CheckChild1Type, MVT::i32,
20282 : /* 43224*/ OPC_MoveParent,
20283 : /* 43225*/ OPC_MoveChild1,
20284 : /* 43226*/ OPC_CheckValueType, MVT::i8,
20285 : /* 43228*/ OPC_MoveParent,
20286 : /* 43229*/ OPC_MoveParent,
20287 : /* 43230*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
20288 : /* 43232*/ OPC_MoveParent,
20289 : /* 43233*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20290 : /* 43235*/ OPC_MoveParent,
20291 : /* 43236*/ OPC_MoveChild1,
20292 : /* 43237*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
20293 : /* 43240*/ OPC_MoveChild0,
20294 : /* 43241*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20295 : /* 43244*/ OPC_MoveChild0,
20296 : /* 43245*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
20297 : /* 43248*/ OPC_Scope, 85, /*->43335*/ // 2 children in Scope
20298 : /* 43250*/ OPC_CheckChild0Same, 0,
20299 : /* 43252*/ OPC_CheckChild1Integer, 16,
20300 : /* 43254*/ OPC_CheckChild1Type, MVT::i32,
20301 : /* 43256*/ OPC_MoveParent,
20302 : /* 43257*/ OPC_MoveChild1,
20303 : /* 43258*/ OPC_CheckValueType, MVT::i8,
20304 : /* 43260*/ OPC_MoveParent,
20305 : /* 43261*/ OPC_MoveParent,
20306 : /* 43262*/ OPC_MoveChild1,
20307 : /* 43263*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20308 : /* 43266*/ OPC_MoveChild0,
20309 : /* 43267*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
20310 : /* 43270*/ OPC_CheckChild0Same, 1,
20311 : /* 43272*/ OPC_CheckChild1Integer, 16,
20312 : /* 43274*/ OPC_CheckChild1Type, MVT::i32,
20313 : /* 43276*/ OPC_MoveParent,
20314 : /* 43277*/ OPC_MoveChild1,
20315 : /* 43278*/ OPC_CheckValueType, MVT::i8,
20316 : /* 43280*/ OPC_MoveParent,
20317 : /* 43281*/ OPC_MoveParent,
20318 : /* 43282*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
20319 : /* 43284*/ OPC_MoveParent,
20320 : /* 43285*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20321 : /* 43287*/ OPC_MoveParent,
20322 : /* 43288*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20323 : /* 43290*/ OPC_CheckType, MVT::i32,
20324 : /* 43292*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
20325 : /* 43294*/ OPC_EmitInteger, MVT::i32, 8,
20326 : /* 43297*/ OPC_EmitInteger, MVT::i32, 8,
20327 : /* 43300*/ OPC_EmitInteger, MVT::i32, 8,
20328 : /* 43303*/ OPC_EmitInteger, MVT::i1, 0,
20329 : /* 43306*/ OPC_EmitInteger, MVT::i32, 0,
20330 : /* 43309*/ OPC_EmitInteger, MVT::i32, 0,
20331 : /* 43312*/ OPC_EmitInteger, MVT::i32, 0,
20332 : /* 43315*/ OPC_EmitInteger, MVT::i32, 0,
20333 : /* 43318*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
20334 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
20335 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
20336 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
20337 : /* 43335*/ /*Scope*/ 85, /*->43421*/
20338 : /* 43336*/ OPC_CheckChild0Same, 1,
20339 : /* 43338*/ OPC_CheckChild1Integer, 16,
20340 : /* 43340*/ OPC_CheckChild1Type, MVT::i32,
20341 : /* 43342*/ OPC_MoveParent,
20342 : /* 43343*/ OPC_MoveChild1,
20343 : /* 43344*/ OPC_CheckValueType, MVT::i8,
20344 : /* 43346*/ OPC_MoveParent,
20345 : /* 43347*/ OPC_MoveParent,
20346 : /* 43348*/ OPC_MoveChild1,
20347 : /* 43349*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20348 : /* 43352*/ OPC_MoveChild0,
20349 : /* 43353*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
20350 : /* 43356*/ OPC_CheckChild0Same, 0,
20351 : /* 43358*/ OPC_CheckChild1Integer, 16,
20352 : /* 43360*/ OPC_CheckChild1Type, MVT::i32,
20353 : /* 43362*/ OPC_MoveParent,
20354 : /* 43363*/ OPC_MoveChild1,
20355 : /* 43364*/ OPC_CheckValueType, MVT::i8,
20356 : /* 43366*/ OPC_MoveParent,
20357 : /* 43367*/ OPC_MoveParent,
20358 : /* 43368*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
20359 : /* 43370*/ OPC_MoveParent,
20360 : /* 43371*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20361 : /* 43373*/ OPC_MoveParent,
20362 : /* 43374*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20363 : /* 43376*/ OPC_CheckType, MVT::i32,
20364 : /* 43378*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
20365 : /* 43380*/ OPC_EmitInteger, MVT::i32, 8,
20366 : /* 43383*/ OPC_EmitInteger, MVT::i32, 8,
20367 : /* 43386*/ OPC_EmitInteger, MVT::i32, 8,
20368 : /* 43389*/ OPC_EmitInteger, MVT::i1, 0,
20369 : /* 43392*/ OPC_EmitInteger, MVT::i32, 0,
20370 : /* 43395*/ OPC_EmitInteger, MVT::i32, 0,
20371 : /* 43398*/ OPC_EmitInteger, MVT::i32, 0,
20372 : /* 43401*/ OPC_EmitInteger, MVT::i32, 0,
20373 : /* 43404*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
20374 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
20375 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
20376 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
20377 : /* 43421*/ 0, /*End of Scope*/
20378 : /* 43422*/ /*Scope*/ 96|128,1/*224*/, /*->43648*/
20379 : /* 43424*/ OPC_CheckChild0Same, 1,
20380 : /* 43426*/ OPC_CheckChild1Integer, 8,
20381 : /* 43428*/ OPC_CheckChild1Type, MVT::i32,
20382 : /* 43430*/ OPC_MoveParent,
20383 : /* 43431*/ OPC_MoveChild1,
20384 : /* 43432*/ OPC_CheckValueType, MVT::i8,
20385 : /* 43434*/ OPC_MoveParent,
20386 : /* 43435*/ OPC_MoveParent,
20387 : /* 43436*/ OPC_MoveChild1,
20388 : /* 43437*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20389 : /* 43440*/ OPC_MoveChild0,
20390 : /* 43441*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
20391 : /* 43444*/ OPC_CheckChild0Same, 0,
20392 : /* 43446*/ OPC_CheckChild1Integer, 8,
20393 : /* 43448*/ OPC_CheckChild1Type, MVT::i32,
20394 : /* 43450*/ OPC_MoveParent,
20395 : /* 43451*/ OPC_MoveChild1,
20396 : /* 43452*/ OPC_CheckValueType, MVT::i8,
20397 : /* 43454*/ OPC_MoveParent,
20398 : /* 43455*/ OPC_MoveParent,
20399 : /* 43456*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
20400 : /* 43458*/ OPC_MoveParent,
20401 : /* 43459*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20402 : /* 43461*/ OPC_MoveParent,
20403 : /* 43462*/ OPC_MoveChild1,
20404 : /* 43463*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
20405 : /* 43466*/ OPC_MoveChild0,
20406 : /* 43467*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20407 : /* 43470*/ OPC_MoveChild0,
20408 : /* 43471*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
20409 : /* 43474*/ OPC_Scope, 85, /*->43561*/ // 2 children in Scope
20410 : /* 43476*/ OPC_CheckChild0Same, 0,
20411 : /* 43478*/ OPC_CheckChild1Integer, 16,
20412 : /* 43480*/ OPC_CheckChild1Type, MVT::i32,
20413 : /* 43482*/ OPC_MoveParent,
20414 : /* 43483*/ OPC_MoveChild1,
20415 : /* 43484*/ OPC_CheckValueType, MVT::i8,
20416 : /* 43486*/ OPC_MoveParent,
20417 : /* 43487*/ OPC_MoveParent,
20418 : /* 43488*/ OPC_MoveChild1,
20419 : /* 43489*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20420 : /* 43492*/ OPC_MoveChild0,
20421 : /* 43493*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
20422 : /* 43496*/ OPC_CheckChild0Same, 1,
20423 : /* 43498*/ OPC_CheckChild1Integer, 16,
20424 : /* 43500*/ OPC_CheckChild1Type, MVT::i32,
20425 : /* 43502*/ OPC_MoveParent,
20426 : /* 43503*/ OPC_MoveChild1,
20427 : /* 43504*/ OPC_CheckValueType, MVT::i8,
20428 : /* 43506*/ OPC_MoveParent,
20429 : /* 43507*/ OPC_MoveParent,
20430 : /* 43508*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
20431 : /* 43510*/ OPC_MoveParent,
20432 : /* 43511*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20433 : /* 43513*/ OPC_MoveParent,
20434 : /* 43514*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20435 : /* 43516*/ OPC_CheckType, MVT::i32,
20436 : /* 43518*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
20437 : /* 43520*/ OPC_EmitInteger, MVT::i32, 8,
20438 : /* 43523*/ OPC_EmitInteger, MVT::i32, 8,
20439 : /* 43526*/ OPC_EmitInteger, MVT::i32, 8,
20440 : /* 43529*/ OPC_EmitInteger, MVT::i1, 0,
20441 : /* 43532*/ OPC_EmitInteger, MVT::i32, 0,
20442 : /* 43535*/ OPC_EmitInteger, MVT::i32, 0,
20443 : /* 43538*/ OPC_EmitInteger, MVT::i32, 0,
20444 : /* 43541*/ OPC_EmitInteger, MVT::i32, 0,
20445 : /* 43544*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
20446 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
20447 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
20448 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
20449 : /* 43561*/ /*Scope*/ 85, /*->43647*/
20450 : /* 43562*/ OPC_CheckChild0Same, 1,
20451 : /* 43564*/ OPC_CheckChild1Integer, 16,
20452 : /* 43566*/ OPC_CheckChild1Type, MVT::i32,
20453 : /* 43568*/ OPC_MoveParent,
20454 : /* 43569*/ OPC_MoveChild1,
20455 : /* 43570*/ OPC_CheckValueType, MVT::i8,
20456 : /* 43572*/ OPC_MoveParent,
20457 : /* 43573*/ OPC_MoveParent,
20458 : /* 43574*/ OPC_MoveChild1,
20459 : /* 43575*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20460 : /* 43578*/ OPC_MoveChild0,
20461 : /* 43579*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
20462 : /* 43582*/ OPC_CheckChild0Same, 0,
20463 : /* 43584*/ OPC_CheckChild1Integer, 16,
20464 : /* 43586*/ OPC_CheckChild1Type, MVT::i32,
20465 : /* 43588*/ OPC_MoveParent,
20466 : /* 43589*/ OPC_MoveChild1,
20467 : /* 43590*/ OPC_CheckValueType, MVT::i8,
20468 : /* 43592*/ OPC_MoveParent,
20469 : /* 43593*/ OPC_MoveParent,
20470 : /* 43594*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
20471 : /* 43596*/ OPC_MoveParent,
20472 : /* 43597*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20473 : /* 43599*/ OPC_MoveParent,
20474 : /* 43600*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20475 : /* 43602*/ OPC_CheckType, MVT::i32,
20476 : /* 43604*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
20477 : /* 43606*/ OPC_EmitInteger, MVT::i32, 8,
20478 : /* 43609*/ OPC_EmitInteger, MVT::i32, 8,
20479 : /* 43612*/ OPC_EmitInteger, MVT::i32, 8,
20480 : /* 43615*/ OPC_EmitInteger, MVT::i1, 0,
20481 : /* 43618*/ OPC_EmitInteger, MVT::i32, 0,
20482 : /* 43621*/ OPC_EmitInteger, MVT::i32, 0,
20483 : /* 43624*/ OPC_EmitInteger, MVT::i32, 0,
20484 : /* 43627*/ OPC_EmitInteger, MVT::i32, 0,
20485 : /* 43630*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
20486 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
20487 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
20488 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
20489 : /* 43647*/ 0, /*End of Scope*/
20490 : /* 43648*/ 0, /*End of Scope*/
20491 : /* 43649*/ /*Scope*/ 107|128,3/*491*/, /*->44142*/
20492 : /* 43651*/ OPC_CheckChild0Same, 1,
20493 : /* 43653*/ OPC_MoveChild1,
20494 : /* 43654*/ OPC_CheckValueType, MVT::i8,
20495 : /* 43656*/ OPC_MoveParent,
20496 : /* 43657*/ OPC_MoveParent,
20497 : /* 43658*/ OPC_MoveChild1,
20498 : /* 43659*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20499 : /* 43662*/ OPC_CheckChild0Same, 0,
20500 : /* 43664*/ OPC_MoveChild1,
20501 : /* 43665*/ OPC_CheckValueType, MVT::i8,
20502 : /* 43667*/ OPC_MoveParent,
20503 : /* 43668*/ OPC_MoveParent,
20504 : /* 43669*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
20505 : /* 43671*/ OPC_MoveParent,
20506 : /* 43672*/ OPC_RecordChild1, // #2 = $src2
20507 : /* 43673*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20508 : /* 43675*/ OPC_MoveParent,
20509 : /* 43676*/ OPC_MoveChild1,
20510 : /* 43677*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
20511 : /* 43680*/ OPC_MoveChild0,
20512 : /* 43681*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20513 : /* 43684*/ OPC_MoveChild0,
20514 : /* 43685*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
20515 : /* 43688*/ OPC_Scope, 96|128,1/*224*/, /*->43915*/ // 2 children in Scope
20516 : /* 43691*/ OPC_CheckChild0Same, 0,
20517 : /* 43693*/ OPC_CheckChild1Integer, 8,
20518 : /* 43695*/ OPC_CheckChild1Type, MVT::i32,
20519 : /* 43697*/ OPC_MoveParent,
20520 : /* 43698*/ OPC_MoveChild1,
20521 : /* 43699*/ OPC_CheckValueType, MVT::i8,
20522 : /* 43701*/ OPC_MoveParent,
20523 : /* 43702*/ OPC_MoveParent,
20524 : /* 43703*/ OPC_MoveChild1,
20525 : /* 43704*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20526 : /* 43707*/ OPC_MoveChild0,
20527 : /* 43708*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
20528 : /* 43711*/ OPC_CheckChild0Same, 1,
20529 : /* 43713*/ OPC_CheckChild1Integer, 8,
20530 : /* 43715*/ OPC_CheckChild1Type, MVT::i32,
20531 : /* 43717*/ OPC_MoveParent,
20532 : /* 43718*/ OPC_MoveChild1,
20533 : /* 43719*/ OPC_CheckValueType, MVT::i8,
20534 : /* 43721*/ OPC_MoveParent,
20535 : /* 43722*/ OPC_MoveParent,
20536 : /* 43723*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
20537 : /* 43725*/ OPC_MoveParent,
20538 : /* 43726*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20539 : /* 43728*/ OPC_MoveParent,
20540 : /* 43729*/ OPC_MoveChild1,
20541 : /* 43730*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
20542 : /* 43733*/ OPC_MoveChild0,
20543 : /* 43734*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20544 : /* 43737*/ OPC_MoveChild0,
20545 : /* 43738*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
20546 : /* 43741*/ OPC_Scope, 85, /*->43828*/ // 2 children in Scope
20547 : /* 43743*/ OPC_CheckChild0Same, 0,
20548 : /* 43745*/ OPC_CheckChild1Integer, 16,
20549 : /* 43747*/ OPC_CheckChild1Type, MVT::i32,
20550 : /* 43749*/ OPC_MoveParent,
20551 : /* 43750*/ OPC_MoveChild1,
20552 : /* 43751*/ OPC_CheckValueType, MVT::i8,
20553 : /* 43753*/ OPC_MoveParent,
20554 : /* 43754*/ OPC_MoveParent,
20555 : /* 43755*/ OPC_MoveChild1,
20556 : /* 43756*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20557 : /* 43759*/ OPC_MoveChild0,
20558 : /* 43760*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
20559 : /* 43763*/ OPC_CheckChild0Same, 1,
20560 : /* 43765*/ OPC_CheckChild1Integer, 16,
20561 : /* 43767*/ OPC_CheckChild1Type, MVT::i32,
20562 : /* 43769*/ OPC_MoveParent,
20563 : /* 43770*/ OPC_MoveChild1,
20564 : /* 43771*/ OPC_CheckValueType, MVT::i8,
20565 : /* 43773*/ OPC_MoveParent,
20566 : /* 43774*/ OPC_MoveParent,
20567 : /* 43775*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
20568 : /* 43777*/ OPC_MoveParent,
20569 : /* 43778*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20570 : /* 43780*/ OPC_MoveParent,
20571 : /* 43781*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20572 : /* 43783*/ OPC_CheckType, MVT::i32,
20573 : /* 43785*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
20574 : /* 43787*/ OPC_EmitInteger, MVT::i32, 8,
20575 : /* 43790*/ OPC_EmitInteger, MVT::i32, 8,
20576 : /* 43793*/ OPC_EmitInteger, MVT::i32, 8,
20577 : /* 43796*/ OPC_EmitInteger, MVT::i1, 0,
20578 : /* 43799*/ OPC_EmitInteger, MVT::i32, 0,
20579 : /* 43802*/ OPC_EmitInteger, MVT::i32, 0,
20580 : /* 43805*/ OPC_EmitInteger, MVT::i32, 0,
20581 : /* 43808*/ OPC_EmitInteger, MVT::i32, 0,
20582 : /* 43811*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
20583 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
20584 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
20585 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
20586 : /* 43828*/ /*Scope*/ 85, /*->43914*/
20587 : /* 43829*/ OPC_CheckChild0Same, 1,
20588 : /* 43831*/ OPC_CheckChild1Integer, 16,
20589 : /* 43833*/ OPC_CheckChild1Type, MVT::i32,
20590 : /* 43835*/ OPC_MoveParent,
20591 : /* 43836*/ OPC_MoveChild1,
20592 : /* 43837*/ OPC_CheckValueType, MVT::i8,
20593 : /* 43839*/ OPC_MoveParent,
20594 : /* 43840*/ OPC_MoveParent,
20595 : /* 43841*/ OPC_MoveChild1,
20596 : /* 43842*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20597 : /* 43845*/ OPC_MoveChild0,
20598 : /* 43846*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
20599 : /* 43849*/ OPC_CheckChild0Same, 0,
20600 : /* 43851*/ OPC_CheckChild1Integer, 16,
20601 : /* 43853*/ OPC_CheckChild1Type, MVT::i32,
20602 : /* 43855*/ OPC_MoveParent,
20603 : /* 43856*/ OPC_MoveChild1,
20604 : /* 43857*/ OPC_CheckValueType, MVT::i8,
20605 : /* 43859*/ OPC_MoveParent,
20606 : /* 43860*/ OPC_MoveParent,
20607 : /* 43861*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
20608 : /* 43863*/ OPC_MoveParent,
20609 : /* 43864*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20610 : /* 43866*/ OPC_MoveParent,
20611 : /* 43867*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20612 : /* 43869*/ OPC_CheckType, MVT::i32,
20613 : /* 43871*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
20614 : /* 43873*/ OPC_EmitInteger, MVT::i32, 8,
20615 : /* 43876*/ OPC_EmitInteger, MVT::i32, 8,
20616 : /* 43879*/ OPC_EmitInteger, MVT::i32, 8,
20617 : /* 43882*/ OPC_EmitInteger, MVT::i1, 0,
20618 : /* 43885*/ OPC_EmitInteger, MVT::i32, 0,
20619 : /* 43888*/ OPC_EmitInteger, MVT::i32, 0,
20620 : /* 43891*/ OPC_EmitInteger, MVT::i32, 0,
20621 : /* 43894*/ OPC_EmitInteger, MVT::i32, 0,
20622 : /* 43897*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
20623 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
20624 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
20625 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
20626 : /* 43914*/ 0, /*End of Scope*/
20627 : /* 43915*/ /*Scope*/ 96|128,1/*224*/, /*->44141*/
20628 : /* 43917*/ OPC_CheckChild0Same, 1,
20629 : /* 43919*/ OPC_CheckChild1Integer, 8,
20630 : /* 43921*/ OPC_CheckChild1Type, MVT::i32,
20631 : /* 43923*/ OPC_MoveParent,
20632 : /* 43924*/ OPC_MoveChild1,
20633 : /* 43925*/ OPC_CheckValueType, MVT::i8,
20634 : /* 43927*/ OPC_MoveParent,
20635 : /* 43928*/ OPC_MoveParent,
20636 : /* 43929*/ OPC_MoveChild1,
20637 : /* 43930*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20638 : /* 43933*/ OPC_MoveChild0,
20639 : /* 43934*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
20640 : /* 43937*/ OPC_CheckChild0Same, 0,
20641 : /* 43939*/ OPC_CheckChild1Integer, 8,
20642 : /* 43941*/ OPC_CheckChild1Type, MVT::i32,
20643 : /* 43943*/ OPC_MoveParent,
20644 : /* 43944*/ OPC_MoveChild1,
20645 : /* 43945*/ OPC_CheckValueType, MVT::i8,
20646 : /* 43947*/ OPC_MoveParent,
20647 : /* 43948*/ OPC_MoveParent,
20648 : /* 43949*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
20649 : /* 43951*/ OPC_MoveParent,
20650 : /* 43952*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20651 : /* 43954*/ OPC_MoveParent,
20652 : /* 43955*/ OPC_MoveChild1,
20653 : /* 43956*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
20654 : /* 43959*/ OPC_MoveChild0,
20655 : /* 43960*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20656 : /* 43963*/ OPC_MoveChild0,
20657 : /* 43964*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
20658 : /* 43967*/ OPC_Scope, 85, /*->44054*/ // 2 children in Scope
20659 : /* 43969*/ OPC_CheckChild0Same, 0,
20660 : /* 43971*/ OPC_CheckChild1Integer, 16,
20661 : /* 43973*/ OPC_CheckChild1Type, MVT::i32,
20662 : /* 43975*/ OPC_MoveParent,
20663 : /* 43976*/ OPC_MoveChild1,
20664 : /* 43977*/ OPC_CheckValueType, MVT::i8,
20665 : /* 43979*/ OPC_MoveParent,
20666 : /* 43980*/ OPC_MoveParent,
20667 : /* 43981*/ OPC_MoveChild1,
20668 : /* 43982*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20669 : /* 43985*/ OPC_MoveChild0,
20670 : /* 43986*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
20671 : /* 43989*/ OPC_CheckChild0Same, 1,
20672 : /* 43991*/ OPC_CheckChild1Integer, 16,
20673 : /* 43993*/ OPC_CheckChild1Type, MVT::i32,
20674 : /* 43995*/ OPC_MoveParent,
20675 : /* 43996*/ OPC_MoveChild1,
20676 : /* 43997*/ OPC_CheckValueType, MVT::i8,
20677 : /* 43999*/ OPC_MoveParent,
20678 : /* 44000*/ OPC_MoveParent,
20679 : /* 44001*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
20680 : /* 44003*/ OPC_MoveParent,
20681 : /* 44004*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20682 : /* 44006*/ OPC_MoveParent,
20683 : /* 44007*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20684 : /* 44009*/ OPC_CheckType, MVT::i32,
20685 : /* 44011*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
20686 : /* 44013*/ OPC_EmitInteger, MVT::i32, 8,
20687 : /* 44016*/ OPC_EmitInteger, MVT::i32, 8,
20688 : /* 44019*/ OPC_EmitInteger, MVT::i32, 8,
20689 : /* 44022*/ OPC_EmitInteger, MVT::i1, 0,
20690 : /* 44025*/ OPC_EmitInteger, MVT::i32, 0,
20691 : /* 44028*/ OPC_EmitInteger, MVT::i32, 0,
20692 : /* 44031*/ OPC_EmitInteger, MVT::i32, 0,
20693 : /* 44034*/ OPC_EmitInteger, MVT::i32, 0,
20694 : /* 44037*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
20695 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
20696 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
20697 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
20698 : /* 44054*/ /*Scope*/ 85, /*->44140*/
20699 : /* 44055*/ OPC_CheckChild0Same, 1,
20700 : /* 44057*/ OPC_CheckChild1Integer, 16,
20701 : /* 44059*/ OPC_CheckChild1Type, MVT::i32,
20702 : /* 44061*/ OPC_MoveParent,
20703 : /* 44062*/ OPC_MoveChild1,
20704 : /* 44063*/ OPC_CheckValueType, MVT::i8,
20705 : /* 44065*/ OPC_MoveParent,
20706 : /* 44066*/ OPC_MoveParent,
20707 : /* 44067*/ OPC_MoveChild1,
20708 : /* 44068*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20709 : /* 44071*/ OPC_MoveChild0,
20710 : /* 44072*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
20711 : /* 44075*/ OPC_CheckChild0Same, 0,
20712 : /* 44077*/ OPC_CheckChild1Integer, 16,
20713 : /* 44079*/ OPC_CheckChild1Type, MVT::i32,
20714 : /* 44081*/ OPC_MoveParent,
20715 : /* 44082*/ OPC_MoveChild1,
20716 : /* 44083*/ OPC_CheckValueType, MVT::i8,
20717 : /* 44085*/ OPC_MoveParent,
20718 : /* 44086*/ OPC_MoveParent,
20719 : /* 44087*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
20720 : /* 44089*/ OPC_MoveParent,
20721 : /* 44090*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20722 : /* 44092*/ OPC_MoveParent,
20723 : /* 44093*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20724 : /* 44095*/ OPC_CheckType, MVT::i32,
20725 : /* 44097*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
20726 : /* 44099*/ OPC_EmitInteger, MVT::i32, 8,
20727 : /* 44102*/ OPC_EmitInteger, MVT::i32, 8,
20728 : /* 44105*/ OPC_EmitInteger, MVT::i32, 8,
20729 : /* 44108*/ OPC_EmitInteger, MVT::i1, 0,
20730 : /* 44111*/ OPC_EmitInteger, MVT::i32, 0,
20731 : /* 44114*/ OPC_EmitInteger, MVT::i32, 0,
20732 : /* 44117*/ OPC_EmitInteger, MVT::i32, 0,
20733 : /* 44120*/ OPC_EmitInteger, MVT::i32, 0,
20734 : /* 44123*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
20735 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
20736 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
20737 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
20738 : /* 44140*/ 0, /*End of Scope*/
20739 : /* 44141*/ 0, /*End of Scope*/
20740 : /* 44142*/ 0, /*End of Scope*/
20741 : /* 44143*/ /*Scope*/ 99|128,7/*995*/, /*->45140*/
20742 : /* 44145*/ OPC_RecordChild0, // #2 = $src2
20743 : /* 44146*/ OPC_MoveChild1,
20744 : /* 44147*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
20745 : /* 44150*/ OPC_MoveChild0,
20746 : /* 44151*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20747 : /* 44154*/ OPC_Scope, 106|128,3/*490*/, /*->44647*/ // 2 children in Scope
20748 : /* 44157*/ OPC_CheckChild0Same, 1,
20749 : /* 44159*/ OPC_MoveChild1,
20750 : /* 44160*/ OPC_CheckValueType, MVT::i8,
20751 : /* 44162*/ OPC_MoveParent,
20752 : /* 44163*/ OPC_MoveParent,
20753 : /* 44164*/ OPC_MoveChild1,
20754 : /* 44165*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20755 : /* 44168*/ OPC_CheckChild0Same, 0,
20756 : /* 44170*/ OPC_MoveChild1,
20757 : /* 44171*/ OPC_CheckValueType, MVT::i8,
20758 : /* 44173*/ OPC_MoveParent,
20759 : /* 44174*/ OPC_MoveParent,
20760 : /* 44175*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
20761 : /* 44177*/ OPC_MoveParent,
20762 : /* 44178*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20763 : /* 44180*/ OPC_MoveParent,
20764 : /* 44181*/ OPC_MoveChild1,
20765 : /* 44182*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
20766 : /* 44185*/ OPC_MoveChild0,
20767 : /* 44186*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20768 : /* 44189*/ OPC_MoveChild0,
20769 : /* 44190*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
20770 : /* 44193*/ OPC_Scope, 96|128,1/*224*/, /*->44420*/ // 2 children in Scope
20771 : /* 44196*/ OPC_CheckChild0Same, 1,
20772 : /* 44198*/ OPC_CheckChild1Integer, 8,
20773 : /* 44200*/ OPC_CheckChild1Type, MVT::i32,
20774 : /* 44202*/ OPC_MoveParent,
20775 : /* 44203*/ OPC_MoveChild1,
20776 : /* 44204*/ OPC_CheckValueType, MVT::i8,
20777 : /* 44206*/ OPC_MoveParent,
20778 : /* 44207*/ OPC_MoveParent,
20779 : /* 44208*/ OPC_MoveChild1,
20780 : /* 44209*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20781 : /* 44212*/ OPC_MoveChild0,
20782 : /* 44213*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
20783 : /* 44216*/ OPC_CheckChild0Same, 0,
20784 : /* 44218*/ OPC_CheckChild1Integer, 8,
20785 : /* 44220*/ OPC_CheckChild1Type, MVT::i32,
20786 : /* 44222*/ OPC_MoveParent,
20787 : /* 44223*/ OPC_MoveChild1,
20788 : /* 44224*/ OPC_CheckValueType, MVT::i8,
20789 : /* 44226*/ OPC_MoveParent,
20790 : /* 44227*/ OPC_MoveParent,
20791 : /* 44228*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
20792 : /* 44230*/ OPC_MoveParent,
20793 : /* 44231*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20794 : /* 44233*/ OPC_MoveParent,
20795 : /* 44234*/ OPC_MoveChild1,
20796 : /* 44235*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
20797 : /* 44238*/ OPC_MoveChild0,
20798 : /* 44239*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20799 : /* 44242*/ OPC_MoveChild0,
20800 : /* 44243*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
20801 : /* 44246*/ OPC_Scope, 85, /*->44333*/ // 2 children in Scope
20802 : /* 44248*/ OPC_CheckChild0Same, 1,
20803 : /* 44250*/ OPC_CheckChild1Integer, 16,
20804 : /* 44252*/ OPC_CheckChild1Type, MVT::i32,
20805 : /* 44254*/ OPC_MoveParent,
20806 : /* 44255*/ OPC_MoveChild1,
20807 : /* 44256*/ OPC_CheckValueType, MVT::i8,
20808 : /* 44258*/ OPC_MoveParent,
20809 : /* 44259*/ OPC_MoveParent,
20810 : /* 44260*/ OPC_MoveChild1,
20811 : /* 44261*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20812 : /* 44264*/ OPC_MoveChild0,
20813 : /* 44265*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
20814 : /* 44268*/ OPC_CheckChild0Same, 0,
20815 : /* 44270*/ OPC_CheckChild1Integer, 16,
20816 : /* 44272*/ OPC_CheckChild1Type, MVT::i32,
20817 : /* 44274*/ OPC_MoveParent,
20818 : /* 44275*/ OPC_MoveChild1,
20819 : /* 44276*/ OPC_CheckValueType, MVT::i8,
20820 : /* 44278*/ OPC_MoveParent,
20821 : /* 44279*/ OPC_MoveParent,
20822 : /* 44280*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
20823 : /* 44282*/ OPC_MoveParent,
20824 : /* 44283*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20825 : /* 44285*/ OPC_MoveParent,
20826 : /* 44286*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20827 : /* 44288*/ OPC_CheckType, MVT::i32,
20828 : /* 44290*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
20829 : /* 44292*/ OPC_EmitInteger, MVT::i32, 8,
20830 : /* 44295*/ OPC_EmitInteger, MVT::i32, 8,
20831 : /* 44298*/ OPC_EmitInteger, MVT::i32, 8,
20832 : /* 44301*/ OPC_EmitInteger, MVT::i1, 0,
20833 : /* 44304*/ OPC_EmitInteger, MVT::i32, 0,
20834 : /* 44307*/ OPC_EmitInteger, MVT::i32, 0,
20835 : /* 44310*/ OPC_EmitInteger, MVT::i32, 0,
20836 : /* 44313*/ OPC_EmitInteger, MVT::i32, 0,
20837 : /* 44316*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
20838 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
20839 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
20840 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
20841 : /* 44333*/ /*Scope*/ 85, /*->44419*/
20842 : /* 44334*/ OPC_CheckChild0Same, 0,
20843 : /* 44336*/ OPC_CheckChild1Integer, 16,
20844 : /* 44338*/ OPC_CheckChild1Type, MVT::i32,
20845 : /* 44340*/ OPC_MoveParent,
20846 : /* 44341*/ OPC_MoveChild1,
20847 : /* 44342*/ OPC_CheckValueType, MVT::i8,
20848 : /* 44344*/ OPC_MoveParent,
20849 : /* 44345*/ OPC_MoveParent,
20850 : /* 44346*/ OPC_MoveChild1,
20851 : /* 44347*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20852 : /* 44350*/ OPC_MoveChild0,
20853 : /* 44351*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
20854 : /* 44354*/ OPC_CheckChild0Same, 1,
20855 : /* 44356*/ OPC_CheckChild1Integer, 16,
20856 : /* 44358*/ OPC_CheckChild1Type, MVT::i32,
20857 : /* 44360*/ OPC_MoveParent,
20858 : /* 44361*/ OPC_MoveChild1,
20859 : /* 44362*/ OPC_CheckValueType, MVT::i8,
20860 : /* 44364*/ OPC_MoveParent,
20861 : /* 44365*/ OPC_MoveParent,
20862 : /* 44366*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
20863 : /* 44368*/ OPC_MoveParent,
20864 : /* 44369*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20865 : /* 44371*/ OPC_MoveParent,
20866 : /* 44372*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20867 : /* 44374*/ OPC_CheckType, MVT::i32,
20868 : /* 44376*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
20869 : /* 44378*/ OPC_EmitInteger, MVT::i32, 8,
20870 : /* 44381*/ OPC_EmitInteger, MVT::i32, 8,
20871 : /* 44384*/ OPC_EmitInteger, MVT::i32, 8,
20872 : /* 44387*/ OPC_EmitInteger, MVT::i1, 0,
20873 : /* 44390*/ OPC_EmitInteger, MVT::i32, 0,
20874 : /* 44393*/ OPC_EmitInteger, MVT::i32, 0,
20875 : /* 44396*/ OPC_EmitInteger, MVT::i32, 0,
20876 : /* 44399*/ OPC_EmitInteger, MVT::i32, 0,
20877 : /* 44402*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
20878 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
20879 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
20880 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
20881 : /* 44419*/ 0, /*End of Scope*/
20882 : /* 44420*/ /*Scope*/ 96|128,1/*224*/, /*->44646*/
20883 : /* 44422*/ OPC_CheckChild0Same, 0,
20884 : /* 44424*/ OPC_CheckChild1Integer, 8,
20885 : /* 44426*/ OPC_CheckChild1Type, MVT::i32,
20886 : /* 44428*/ OPC_MoveParent,
20887 : /* 44429*/ OPC_MoveChild1,
20888 : /* 44430*/ OPC_CheckValueType, MVT::i8,
20889 : /* 44432*/ OPC_MoveParent,
20890 : /* 44433*/ OPC_MoveParent,
20891 : /* 44434*/ OPC_MoveChild1,
20892 : /* 44435*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20893 : /* 44438*/ OPC_MoveChild0,
20894 : /* 44439*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
20895 : /* 44442*/ OPC_CheckChild0Same, 1,
20896 : /* 44444*/ OPC_CheckChild1Integer, 8,
20897 : /* 44446*/ OPC_CheckChild1Type, MVT::i32,
20898 : /* 44448*/ OPC_MoveParent,
20899 : /* 44449*/ OPC_MoveChild1,
20900 : /* 44450*/ OPC_CheckValueType, MVT::i8,
20901 : /* 44452*/ OPC_MoveParent,
20902 : /* 44453*/ OPC_MoveParent,
20903 : /* 44454*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
20904 : /* 44456*/ OPC_MoveParent,
20905 : /* 44457*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20906 : /* 44459*/ OPC_MoveParent,
20907 : /* 44460*/ OPC_MoveChild1,
20908 : /* 44461*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
20909 : /* 44464*/ OPC_MoveChild0,
20910 : /* 44465*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20911 : /* 44468*/ OPC_MoveChild0,
20912 : /* 44469*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
20913 : /* 44472*/ OPC_Scope, 85, /*->44559*/ // 2 children in Scope
20914 : /* 44474*/ OPC_CheckChild0Same, 1,
20915 : /* 44476*/ OPC_CheckChild1Integer, 16,
20916 : /* 44478*/ OPC_CheckChild1Type, MVT::i32,
20917 : /* 44480*/ OPC_MoveParent,
20918 : /* 44481*/ OPC_MoveChild1,
20919 : /* 44482*/ OPC_CheckValueType, MVT::i8,
20920 : /* 44484*/ OPC_MoveParent,
20921 : /* 44485*/ OPC_MoveParent,
20922 : /* 44486*/ OPC_MoveChild1,
20923 : /* 44487*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20924 : /* 44490*/ OPC_MoveChild0,
20925 : /* 44491*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
20926 : /* 44494*/ OPC_CheckChild0Same, 0,
20927 : /* 44496*/ OPC_CheckChild1Integer, 16,
20928 : /* 44498*/ OPC_CheckChild1Type, MVT::i32,
20929 : /* 44500*/ OPC_MoveParent,
20930 : /* 44501*/ OPC_MoveChild1,
20931 : /* 44502*/ OPC_CheckValueType, MVT::i8,
20932 : /* 44504*/ OPC_MoveParent,
20933 : /* 44505*/ OPC_MoveParent,
20934 : /* 44506*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
20935 : /* 44508*/ OPC_MoveParent,
20936 : /* 44509*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20937 : /* 44511*/ OPC_MoveParent,
20938 : /* 44512*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20939 : /* 44514*/ OPC_CheckType, MVT::i32,
20940 : /* 44516*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
20941 : /* 44518*/ OPC_EmitInteger, MVT::i32, 8,
20942 : /* 44521*/ OPC_EmitInteger, MVT::i32, 8,
20943 : /* 44524*/ OPC_EmitInteger, MVT::i32, 8,
20944 : /* 44527*/ OPC_EmitInteger, MVT::i1, 0,
20945 : /* 44530*/ OPC_EmitInteger, MVT::i32, 0,
20946 : /* 44533*/ OPC_EmitInteger, MVT::i32, 0,
20947 : /* 44536*/ OPC_EmitInteger, MVT::i32, 0,
20948 : /* 44539*/ OPC_EmitInteger, MVT::i32, 0,
20949 : /* 44542*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
20950 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
20951 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
20952 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
20953 : /* 44559*/ /*Scope*/ 85, /*->44645*/
20954 : /* 44560*/ OPC_CheckChild0Same, 0,
20955 : /* 44562*/ OPC_CheckChild1Integer, 16,
20956 : /* 44564*/ OPC_CheckChild1Type, MVT::i32,
20957 : /* 44566*/ OPC_MoveParent,
20958 : /* 44567*/ OPC_MoveChild1,
20959 : /* 44568*/ OPC_CheckValueType, MVT::i8,
20960 : /* 44570*/ OPC_MoveParent,
20961 : /* 44571*/ OPC_MoveParent,
20962 : /* 44572*/ OPC_MoveChild1,
20963 : /* 44573*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
20964 : /* 44576*/ OPC_MoveChild0,
20965 : /* 44577*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
20966 : /* 44580*/ OPC_CheckChild0Same, 1,
20967 : /* 44582*/ OPC_CheckChild1Integer, 16,
20968 : /* 44584*/ OPC_CheckChild1Type, MVT::i32,
20969 : /* 44586*/ OPC_MoveParent,
20970 : /* 44587*/ OPC_MoveChild1,
20971 : /* 44588*/ OPC_CheckValueType, MVT::i8,
20972 : /* 44590*/ OPC_MoveParent,
20973 : /* 44591*/ OPC_MoveParent,
20974 : /* 44592*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
20975 : /* 44594*/ OPC_MoveParent,
20976 : /* 44595*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20977 : /* 44597*/ OPC_MoveParent,
20978 : /* 44598*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
20979 : /* 44600*/ OPC_CheckType, MVT::i32,
20980 : /* 44602*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
20981 : /* 44604*/ OPC_EmitInteger, MVT::i32, 8,
20982 : /* 44607*/ OPC_EmitInteger, MVT::i32, 8,
20983 : /* 44610*/ OPC_EmitInteger, MVT::i32, 8,
20984 : /* 44613*/ OPC_EmitInteger, MVT::i1, 0,
20985 : /* 44616*/ OPC_EmitInteger, MVT::i32, 0,
20986 : /* 44619*/ OPC_EmitInteger, MVT::i32, 0,
20987 : /* 44622*/ OPC_EmitInteger, MVT::i32, 0,
20988 : /* 44625*/ OPC_EmitInteger, MVT::i32, 0,
20989 : /* 44628*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
20990 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
20991 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
20992 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
20993 : /* 44645*/ 0, /*End of Scope*/
20994 : /* 44646*/ 0, /*End of Scope*/
20995 : /* 44647*/ /*Scope*/ 106|128,3/*490*/, /*->45139*/
20996 : /* 44649*/ OPC_CheckChild0Same, 0,
20997 : /* 44651*/ OPC_MoveChild1,
20998 : /* 44652*/ OPC_CheckValueType, MVT::i8,
20999 : /* 44654*/ OPC_MoveParent,
21000 : /* 44655*/ OPC_MoveParent,
21001 : /* 44656*/ OPC_MoveChild1,
21002 : /* 44657*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21003 : /* 44660*/ OPC_CheckChild0Same, 1,
21004 : /* 44662*/ OPC_MoveChild1,
21005 : /* 44663*/ OPC_CheckValueType, MVT::i8,
21006 : /* 44665*/ OPC_MoveParent,
21007 : /* 44666*/ OPC_MoveParent,
21008 : /* 44667*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
21009 : /* 44669*/ OPC_MoveParent,
21010 : /* 44670*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21011 : /* 44672*/ OPC_MoveParent,
21012 : /* 44673*/ OPC_MoveChild1,
21013 : /* 44674*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
21014 : /* 44677*/ OPC_MoveChild0,
21015 : /* 44678*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21016 : /* 44681*/ OPC_MoveChild0,
21017 : /* 44682*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
21018 : /* 44685*/ OPC_Scope, 96|128,1/*224*/, /*->44912*/ // 2 children in Scope
21019 : /* 44688*/ OPC_CheckChild0Same, 1,
21020 : /* 44690*/ OPC_CheckChild1Integer, 8,
21021 : /* 44692*/ OPC_CheckChild1Type, MVT::i32,
21022 : /* 44694*/ OPC_MoveParent,
21023 : /* 44695*/ OPC_MoveChild1,
21024 : /* 44696*/ OPC_CheckValueType, MVT::i8,
21025 : /* 44698*/ OPC_MoveParent,
21026 : /* 44699*/ OPC_MoveParent,
21027 : /* 44700*/ OPC_MoveChild1,
21028 : /* 44701*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21029 : /* 44704*/ OPC_MoveChild0,
21030 : /* 44705*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
21031 : /* 44708*/ OPC_CheckChild0Same, 0,
21032 : /* 44710*/ OPC_CheckChild1Integer, 8,
21033 : /* 44712*/ OPC_CheckChild1Type, MVT::i32,
21034 : /* 44714*/ OPC_MoveParent,
21035 : /* 44715*/ OPC_MoveChild1,
21036 : /* 44716*/ OPC_CheckValueType, MVT::i8,
21037 : /* 44718*/ OPC_MoveParent,
21038 : /* 44719*/ OPC_MoveParent,
21039 : /* 44720*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
21040 : /* 44722*/ OPC_MoveParent,
21041 : /* 44723*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21042 : /* 44725*/ OPC_MoveParent,
21043 : /* 44726*/ OPC_MoveChild1,
21044 : /* 44727*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
21045 : /* 44730*/ OPC_MoveChild0,
21046 : /* 44731*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21047 : /* 44734*/ OPC_MoveChild0,
21048 : /* 44735*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
21049 : /* 44738*/ OPC_Scope, 85, /*->44825*/ // 2 children in Scope
21050 : /* 44740*/ OPC_CheckChild0Same, 1,
21051 : /* 44742*/ OPC_CheckChild1Integer, 16,
21052 : /* 44744*/ OPC_CheckChild1Type, MVT::i32,
21053 : /* 44746*/ OPC_MoveParent,
21054 : /* 44747*/ OPC_MoveChild1,
21055 : /* 44748*/ OPC_CheckValueType, MVT::i8,
21056 : /* 44750*/ OPC_MoveParent,
21057 : /* 44751*/ OPC_MoveParent,
21058 : /* 44752*/ OPC_MoveChild1,
21059 : /* 44753*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21060 : /* 44756*/ OPC_MoveChild0,
21061 : /* 44757*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
21062 : /* 44760*/ OPC_CheckChild0Same, 0,
21063 : /* 44762*/ OPC_CheckChild1Integer, 16,
21064 : /* 44764*/ OPC_CheckChild1Type, MVT::i32,
21065 : /* 44766*/ OPC_MoveParent,
21066 : /* 44767*/ OPC_MoveChild1,
21067 : /* 44768*/ OPC_CheckValueType, MVT::i8,
21068 : /* 44770*/ OPC_MoveParent,
21069 : /* 44771*/ OPC_MoveParent,
21070 : /* 44772*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
21071 : /* 44774*/ OPC_MoveParent,
21072 : /* 44775*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21073 : /* 44777*/ OPC_MoveParent,
21074 : /* 44778*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21075 : /* 44780*/ OPC_CheckType, MVT::i32,
21076 : /* 44782*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
21077 : /* 44784*/ OPC_EmitInteger, MVT::i32, 8,
21078 : /* 44787*/ OPC_EmitInteger, MVT::i32, 8,
21079 : /* 44790*/ OPC_EmitInteger, MVT::i32, 8,
21080 : /* 44793*/ OPC_EmitInteger, MVT::i1, 0,
21081 : /* 44796*/ OPC_EmitInteger, MVT::i32, 0,
21082 : /* 44799*/ OPC_EmitInteger, MVT::i32, 0,
21083 : /* 44802*/ OPC_EmitInteger, MVT::i32, 0,
21084 : /* 44805*/ OPC_EmitInteger, MVT::i32, 0,
21085 : /* 44808*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
21086 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
21087 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
21088 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
21089 : /* 44825*/ /*Scope*/ 85, /*->44911*/
21090 : /* 44826*/ OPC_CheckChild0Same, 0,
21091 : /* 44828*/ OPC_CheckChild1Integer, 16,
21092 : /* 44830*/ OPC_CheckChild1Type, MVT::i32,
21093 : /* 44832*/ OPC_MoveParent,
21094 : /* 44833*/ OPC_MoveChild1,
21095 : /* 44834*/ OPC_CheckValueType, MVT::i8,
21096 : /* 44836*/ OPC_MoveParent,
21097 : /* 44837*/ OPC_MoveParent,
21098 : /* 44838*/ OPC_MoveChild1,
21099 : /* 44839*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21100 : /* 44842*/ OPC_MoveChild0,
21101 : /* 44843*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
21102 : /* 44846*/ OPC_CheckChild0Same, 1,
21103 : /* 44848*/ OPC_CheckChild1Integer, 16,
21104 : /* 44850*/ OPC_CheckChild1Type, MVT::i32,
21105 : /* 44852*/ OPC_MoveParent,
21106 : /* 44853*/ OPC_MoveChild1,
21107 : /* 44854*/ OPC_CheckValueType, MVT::i8,
21108 : /* 44856*/ OPC_MoveParent,
21109 : /* 44857*/ OPC_MoveParent,
21110 : /* 44858*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
21111 : /* 44860*/ OPC_MoveParent,
21112 : /* 44861*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21113 : /* 44863*/ OPC_MoveParent,
21114 : /* 44864*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21115 : /* 44866*/ OPC_CheckType, MVT::i32,
21116 : /* 44868*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
21117 : /* 44870*/ OPC_EmitInteger, MVT::i32, 8,
21118 : /* 44873*/ OPC_EmitInteger, MVT::i32, 8,
21119 : /* 44876*/ OPC_EmitInteger, MVT::i32, 8,
21120 : /* 44879*/ OPC_EmitInteger, MVT::i1, 0,
21121 : /* 44882*/ OPC_EmitInteger, MVT::i32, 0,
21122 : /* 44885*/ OPC_EmitInteger, MVT::i32, 0,
21123 : /* 44888*/ OPC_EmitInteger, MVT::i32, 0,
21124 : /* 44891*/ OPC_EmitInteger, MVT::i32, 0,
21125 : /* 44894*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
21126 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
21127 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
21128 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
21129 : /* 44911*/ 0, /*End of Scope*/
21130 : /* 44912*/ /*Scope*/ 96|128,1/*224*/, /*->45138*/
21131 : /* 44914*/ OPC_CheckChild0Same, 0,
21132 : /* 44916*/ OPC_CheckChild1Integer, 8,
21133 : /* 44918*/ OPC_CheckChild1Type, MVT::i32,
21134 : /* 44920*/ OPC_MoveParent,
21135 : /* 44921*/ OPC_MoveChild1,
21136 : /* 44922*/ OPC_CheckValueType, MVT::i8,
21137 : /* 44924*/ OPC_MoveParent,
21138 : /* 44925*/ OPC_MoveParent,
21139 : /* 44926*/ OPC_MoveChild1,
21140 : /* 44927*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21141 : /* 44930*/ OPC_MoveChild0,
21142 : /* 44931*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
21143 : /* 44934*/ OPC_CheckChild0Same, 1,
21144 : /* 44936*/ OPC_CheckChild1Integer, 8,
21145 : /* 44938*/ OPC_CheckChild1Type, MVT::i32,
21146 : /* 44940*/ OPC_MoveParent,
21147 : /* 44941*/ OPC_MoveChild1,
21148 : /* 44942*/ OPC_CheckValueType, MVT::i8,
21149 : /* 44944*/ OPC_MoveParent,
21150 : /* 44945*/ OPC_MoveParent,
21151 : /* 44946*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
21152 : /* 44948*/ OPC_MoveParent,
21153 : /* 44949*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21154 : /* 44951*/ OPC_MoveParent,
21155 : /* 44952*/ OPC_MoveChild1,
21156 : /* 44953*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
21157 : /* 44956*/ OPC_MoveChild0,
21158 : /* 44957*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21159 : /* 44960*/ OPC_MoveChild0,
21160 : /* 44961*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
21161 : /* 44964*/ OPC_Scope, 85, /*->45051*/ // 2 children in Scope
21162 : /* 44966*/ OPC_CheckChild0Same, 1,
21163 : /* 44968*/ OPC_CheckChild1Integer, 16,
21164 : /* 44970*/ OPC_CheckChild1Type, MVT::i32,
21165 : /* 44972*/ OPC_MoveParent,
21166 : /* 44973*/ OPC_MoveChild1,
21167 : /* 44974*/ OPC_CheckValueType, MVT::i8,
21168 : /* 44976*/ OPC_MoveParent,
21169 : /* 44977*/ OPC_MoveParent,
21170 : /* 44978*/ OPC_MoveChild1,
21171 : /* 44979*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21172 : /* 44982*/ OPC_MoveChild0,
21173 : /* 44983*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
21174 : /* 44986*/ OPC_CheckChild0Same, 0,
21175 : /* 44988*/ OPC_CheckChild1Integer, 16,
21176 : /* 44990*/ OPC_CheckChild1Type, MVT::i32,
21177 : /* 44992*/ OPC_MoveParent,
21178 : /* 44993*/ OPC_MoveChild1,
21179 : /* 44994*/ OPC_CheckValueType, MVT::i8,
21180 : /* 44996*/ OPC_MoveParent,
21181 : /* 44997*/ OPC_MoveParent,
21182 : /* 44998*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
21183 : /* 45000*/ OPC_MoveParent,
21184 : /* 45001*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21185 : /* 45003*/ OPC_MoveParent,
21186 : /* 45004*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21187 : /* 45006*/ OPC_CheckType, MVT::i32,
21188 : /* 45008*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
21189 : /* 45010*/ OPC_EmitInteger, MVT::i32, 8,
21190 : /* 45013*/ OPC_EmitInteger, MVT::i32, 8,
21191 : /* 45016*/ OPC_EmitInteger, MVT::i32, 8,
21192 : /* 45019*/ OPC_EmitInteger, MVT::i1, 0,
21193 : /* 45022*/ OPC_EmitInteger, MVT::i32, 0,
21194 : /* 45025*/ OPC_EmitInteger, MVT::i32, 0,
21195 : /* 45028*/ OPC_EmitInteger, MVT::i32, 0,
21196 : /* 45031*/ OPC_EmitInteger, MVT::i32, 0,
21197 : /* 45034*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
21198 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
21199 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
21200 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
21201 : /* 45051*/ /*Scope*/ 85, /*->45137*/
21202 : /* 45052*/ OPC_CheckChild0Same, 0,
21203 : /* 45054*/ OPC_CheckChild1Integer, 16,
21204 : /* 45056*/ OPC_CheckChild1Type, MVT::i32,
21205 : /* 45058*/ OPC_MoveParent,
21206 : /* 45059*/ OPC_MoveChild1,
21207 : /* 45060*/ OPC_CheckValueType, MVT::i8,
21208 : /* 45062*/ OPC_MoveParent,
21209 : /* 45063*/ OPC_MoveParent,
21210 : /* 45064*/ OPC_MoveChild1,
21211 : /* 45065*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21212 : /* 45068*/ OPC_MoveChild0,
21213 : /* 45069*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
21214 : /* 45072*/ OPC_CheckChild0Same, 1,
21215 : /* 45074*/ OPC_CheckChild1Integer, 16,
21216 : /* 45076*/ OPC_CheckChild1Type, MVT::i32,
21217 : /* 45078*/ OPC_MoveParent,
21218 : /* 45079*/ OPC_MoveChild1,
21219 : /* 45080*/ OPC_CheckValueType, MVT::i8,
21220 : /* 45082*/ OPC_MoveParent,
21221 : /* 45083*/ OPC_MoveParent,
21222 : /* 45084*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
21223 : /* 45086*/ OPC_MoveParent,
21224 : /* 45087*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21225 : /* 45089*/ OPC_MoveParent,
21226 : /* 45090*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21227 : /* 45092*/ OPC_CheckType, MVT::i32,
21228 : /* 45094*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
21229 : /* 45096*/ OPC_EmitInteger, MVT::i32, 8,
21230 : /* 45099*/ OPC_EmitInteger, MVT::i32, 8,
21231 : /* 45102*/ OPC_EmitInteger, MVT::i32, 8,
21232 : /* 45105*/ OPC_EmitInteger, MVT::i1, 0,
21233 : /* 45108*/ OPC_EmitInteger, MVT::i32, 0,
21234 : /* 45111*/ OPC_EmitInteger, MVT::i32, 0,
21235 : /* 45114*/ OPC_EmitInteger, MVT::i32, 0,
21236 : /* 45117*/ OPC_EmitInteger, MVT::i32, 0,
21237 : /* 45120*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
21238 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
21239 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
21240 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
21241 : /* 45137*/ 0, /*End of Scope*/
21242 : /* 45138*/ 0, /*End of Scope*/
21243 : /* 45139*/ 0, /*End of Scope*/
21244 : /* 45140*/ /*Scope*/ 100|128,7/*996*/, /*->46138*/
21245 : /* 45142*/ OPC_MoveChild0,
21246 : /* 45143*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
21247 : /* 45146*/ OPC_MoveChild0,
21248 : /* 45147*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21249 : /* 45150*/ OPC_Scope, 107|128,3/*491*/, /*->45644*/ // 2 children in Scope
21250 : /* 45153*/ OPC_CheckChild0Same, 1,
21251 : /* 45155*/ OPC_MoveChild1,
21252 : /* 45156*/ OPC_CheckValueType, MVT::i8,
21253 : /* 45158*/ OPC_MoveParent,
21254 : /* 45159*/ OPC_MoveParent,
21255 : /* 45160*/ OPC_MoveChild1,
21256 : /* 45161*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21257 : /* 45164*/ OPC_CheckChild0Same, 0,
21258 : /* 45166*/ OPC_MoveChild1,
21259 : /* 45167*/ OPC_CheckValueType, MVT::i8,
21260 : /* 45169*/ OPC_MoveParent,
21261 : /* 45170*/ OPC_MoveParent,
21262 : /* 45171*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
21263 : /* 45173*/ OPC_MoveParent,
21264 : /* 45174*/ OPC_RecordChild1, // #2 = $src2
21265 : /* 45175*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21266 : /* 45177*/ OPC_MoveParent,
21267 : /* 45178*/ OPC_MoveChild1,
21268 : /* 45179*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
21269 : /* 45182*/ OPC_MoveChild0,
21270 : /* 45183*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21271 : /* 45186*/ OPC_MoveChild0,
21272 : /* 45187*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
21273 : /* 45190*/ OPC_Scope, 96|128,1/*224*/, /*->45417*/ // 2 children in Scope
21274 : /* 45193*/ OPC_CheckChild0Same, 1,
21275 : /* 45195*/ OPC_CheckChild1Integer, 8,
21276 : /* 45197*/ OPC_CheckChild1Type, MVT::i32,
21277 : /* 45199*/ OPC_MoveParent,
21278 : /* 45200*/ OPC_MoveChild1,
21279 : /* 45201*/ OPC_CheckValueType, MVT::i8,
21280 : /* 45203*/ OPC_MoveParent,
21281 : /* 45204*/ OPC_MoveParent,
21282 : /* 45205*/ OPC_MoveChild1,
21283 : /* 45206*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21284 : /* 45209*/ OPC_MoveChild0,
21285 : /* 45210*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
21286 : /* 45213*/ OPC_CheckChild0Same, 0,
21287 : /* 45215*/ OPC_CheckChild1Integer, 8,
21288 : /* 45217*/ OPC_CheckChild1Type, MVT::i32,
21289 : /* 45219*/ OPC_MoveParent,
21290 : /* 45220*/ OPC_MoveChild1,
21291 : /* 45221*/ OPC_CheckValueType, MVT::i8,
21292 : /* 45223*/ OPC_MoveParent,
21293 : /* 45224*/ OPC_MoveParent,
21294 : /* 45225*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
21295 : /* 45227*/ OPC_MoveParent,
21296 : /* 45228*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21297 : /* 45230*/ OPC_MoveParent,
21298 : /* 45231*/ OPC_MoveChild1,
21299 : /* 45232*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
21300 : /* 45235*/ OPC_MoveChild0,
21301 : /* 45236*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21302 : /* 45239*/ OPC_MoveChild0,
21303 : /* 45240*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
21304 : /* 45243*/ OPC_Scope, 85, /*->45330*/ // 2 children in Scope
21305 : /* 45245*/ OPC_CheckChild0Same, 1,
21306 : /* 45247*/ OPC_CheckChild1Integer, 16,
21307 : /* 45249*/ OPC_CheckChild1Type, MVT::i32,
21308 : /* 45251*/ OPC_MoveParent,
21309 : /* 45252*/ OPC_MoveChild1,
21310 : /* 45253*/ OPC_CheckValueType, MVT::i8,
21311 : /* 45255*/ OPC_MoveParent,
21312 : /* 45256*/ OPC_MoveParent,
21313 : /* 45257*/ OPC_MoveChild1,
21314 : /* 45258*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21315 : /* 45261*/ OPC_MoveChild0,
21316 : /* 45262*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
21317 : /* 45265*/ OPC_CheckChild0Same, 0,
21318 : /* 45267*/ OPC_CheckChild1Integer, 16,
21319 : /* 45269*/ OPC_CheckChild1Type, MVT::i32,
21320 : /* 45271*/ OPC_MoveParent,
21321 : /* 45272*/ OPC_MoveChild1,
21322 : /* 45273*/ OPC_CheckValueType, MVT::i8,
21323 : /* 45275*/ OPC_MoveParent,
21324 : /* 45276*/ OPC_MoveParent,
21325 : /* 45277*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
21326 : /* 45279*/ OPC_MoveParent,
21327 : /* 45280*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21328 : /* 45282*/ OPC_MoveParent,
21329 : /* 45283*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21330 : /* 45285*/ OPC_CheckType, MVT::i32,
21331 : /* 45287*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
21332 : /* 45289*/ OPC_EmitInteger, MVT::i32, 8,
21333 : /* 45292*/ OPC_EmitInteger, MVT::i32, 8,
21334 : /* 45295*/ OPC_EmitInteger, MVT::i32, 8,
21335 : /* 45298*/ OPC_EmitInteger, MVT::i1, 0,
21336 : /* 45301*/ OPC_EmitInteger, MVT::i32, 0,
21337 : /* 45304*/ OPC_EmitInteger, MVT::i32, 0,
21338 : /* 45307*/ OPC_EmitInteger, MVT::i32, 0,
21339 : /* 45310*/ OPC_EmitInteger, MVT::i32, 0,
21340 : /* 45313*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
21341 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
21342 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
21343 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
21344 : /* 45330*/ /*Scope*/ 85, /*->45416*/
21345 : /* 45331*/ OPC_CheckChild0Same, 0,
21346 : /* 45333*/ OPC_CheckChild1Integer, 16,
21347 : /* 45335*/ OPC_CheckChild1Type, MVT::i32,
21348 : /* 45337*/ OPC_MoveParent,
21349 : /* 45338*/ OPC_MoveChild1,
21350 : /* 45339*/ OPC_CheckValueType, MVT::i8,
21351 : /* 45341*/ OPC_MoveParent,
21352 : /* 45342*/ OPC_MoveParent,
21353 : /* 45343*/ OPC_MoveChild1,
21354 : /* 45344*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21355 : /* 45347*/ OPC_MoveChild0,
21356 : /* 45348*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
21357 : /* 45351*/ OPC_CheckChild0Same, 1,
21358 : /* 45353*/ OPC_CheckChild1Integer, 16,
21359 : /* 45355*/ OPC_CheckChild1Type, MVT::i32,
21360 : /* 45357*/ OPC_MoveParent,
21361 : /* 45358*/ OPC_MoveChild1,
21362 : /* 45359*/ OPC_CheckValueType, MVT::i8,
21363 : /* 45361*/ OPC_MoveParent,
21364 : /* 45362*/ OPC_MoveParent,
21365 : /* 45363*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
21366 : /* 45365*/ OPC_MoveParent,
21367 : /* 45366*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21368 : /* 45368*/ OPC_MoveParent,
21369 : /* 45369*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21370 : /* 45371*/ OPC_CheckType, MVT::i32,
21371 : /* 45373*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
21372 : /* 45375*/ OPC_EmitInteger, MVT::i32, 8,
21373 : /* 45378*/ OPC_EmitInteger, MVT::i32, 8,
21374 : /* 45381*/ OPC_EmitInteger, MVT::i32, 8,
21375 : /* 45384*/ OPC_EmitInteger, MVT::i1, 0,
21376 : /* 45387*/ OPC_EmitInteger, MVT::i32, 0,
21377 : /* 45390*/ OPC_EmitInteger, MVT::i32, 0,
21378 : /* 45393*/ OPC_EmitInteger, MVT::i32, 0,
21379 : /* 45396*/ OPC_EmitInteger, MVT::i32, 0,
21380 : /* 45399*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
21381 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
21382 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
21383 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
21384 : /* 45416*/ 0, /*End of Scope*/
21385 : /* 45417*/ /*Scope*/ 96|128,1/*224*/, /*->45643*/
21386 : /* 45419*/ OPC_CheckChild0Same, 0,
21387 : /* 45421*/ OPC_CheckChild1Integer, 8,
21388 : /* 45423*/ OPC_CheckChild1Type, MVT::i32,
21389 : /* 45425*/ OPC_MoveParent,
21390 : /* 45426*/ OPC_MoveChild1,
21391 : /* 45427*/ OPC_CheckValueType, MVT::i8,
21392 : /* 45429*/ OPC_MoveParent,
21393 : /* 45430*/ OPC_MoveParent,
21394 : /* 45431*/ OPC_MoveChild1,
21395 : /* 45432*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21396 : /* 45435*/ OPC_MoveChild0,
21397 : /* 45436*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
21398 : /* 45439*/ OPC_CheckChild0Same, 1,
21399 : /* 45441*/ OPC_CheckChild1Integer, 8,
21400 : /* 45443*/ OPC_CheckChild1Type, MVT::i32,
21401 : /* 45445*/ OPC_MoveParent,
21402 : /* 45446*/ OPC_MoveChild1,
21403 : /* 45447*/ OPC_CheckValueType, MVT::i8,
21404 : /* 45449*/ OPC_MoveParent,
21405 : /* 45450*/ OPC_MoveParent,
21406 : /* 45451*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
21407 : /* 45453*/ OPC_MoveParent,
21408 : /* 45454*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21409 : /* 45456*/ OPC_MoveParent,
21410 : /* 45457*/ OPC_MoveChild1,
21411 : /* 45458*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
21412 : /* 45461*/ OPC_MoveChild0,
21413 : /* 45462*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21414 : /* 45465*/ OPC_MoveChild0,
21415 : /* 45466*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
21416 : /* 45469*/ OPC_Scope, 85, /*->45556*/ // 2 children in Scope
21417 : /* 45471*/ OPC_CheckChild0Same, 1,
21418 : /* 45473*/ OPC_CheckChild1Integer, 16,
21419 : /* 45475*/ OPC_CheckChild1Type, MVT::i32,
21420 : /* 45477*/ OPC_MoveParent,
21421 : /* 45478*/ OPC_MoveChild1,
21422 : /* 45479*/ OPC_CheckValueType, MVT::i8,
21423 : /* 45481*/ OPC_MoveParent,
21424 : /* 45482*/ OPC_MoveParent,
21425 : /* 45483*/ OPC_MoveChild1,
21426 : /* 45484*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21427 : /* 45487*/ OPC_MoveChild0,
21428 : /* 45488*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
21429 : /* 45491*/ OPC_CheckChild0Same, 0,
21430 : /* 45493*/ OPC_CheckChild1Integer, 16,
21431 : /* 45495*/ OPC_CheckChild1Type, MVT::i32,
21432 : /* 45497*/ OPC_MoveParent,
21433 : /* 45498*/ OPC_MoveChild1,
21434 : /* 45499*/ OPC_CheckValueType, MVT::i8,
21435 : /* 45501*/ OPC_MoveParent,
21436 : /* 45502*/ OPC_MoveParent,
21437 : /* 45503*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
21438 : /* 45505*/ OPC_MoveParent,
21439 : /* 45506*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21440 : /* 45508*/ OPC_MoveParent,
21441 : /* 45509*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21442 : /* 45511*/ OPC_CheckType, MVT::i32,
21443 : /* 45513*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
21444 : /* 45515*/ OPC_EmitInteger, MVT::i32, 8,
21445 : /* 45518*/ OPC_EmitInteger, MVT::i32, 8,
21446 : /* 45521*/ OPC_EmitInteger, MVT::i32, 8,
21447 : /* 45524*/ OPC_EmitInteger, MVT::i1, 0,
21448 : /* 45527*/ OPC_EmitInteger, MVT::i32, 0,
21449 : /* 45530*/ OPC_EmitInteger, MVT::i32, 0,
21450 : /* 45533*/ OPC_EmitInteger, MVT::i32, 0,
21451 : /* 45536*/ OPC_EmitInteger, MVT::i32, 0,
21452 : /* 45539*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
21453 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
21454 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
21455 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
21456 : /* 45556*/ /*Scope*/ 85, /*->45642*/
21457 : /* 45557*/ OPC_CheckChild0Same, 0,
21458 : /* 45559*/ OPC_CheckChild1Integer, 16,
21459 : /* 45561*/ OPC_CheckChild1Type, MVT::i32,
21460 : /* 45563*/ OPC_MoveParent,
21461 : /* 45564*/ OPC_MoveChild1,
21462 : /* 45565*/ OPC_CheckValueType, MVT::i8,
21463 : /* 45567*/ OPC_MoveParent,
21464 : /* 45568*/ OPC_MoveParent,
21465 : /* 45569*/ OPC_MoveChild1,
21466 : /* 45570*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21467 : /* 45573*/ OPC_MoveChild0,
21468 : /* 45574*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
21469 : /* 45577*/ OPC_CheckChild0Same, 1,
21470 : /* 45579*/ OPC_CheckChild1Integer, 16,
21471 : /* 45581*/ OPC_CheckChild1Type, MVT::i32,
21472 : /* 45583*/ OPC_MoveParent,
21473 : /* 45584*/ OPC_MoveChild1,
21474 : /* 45585*/ OPC_CheckValueType, MVT::i8,
21475 : /* 45587*/ OPC_MoveParent,
21476 : /* 45588*/ OPC_MoveParent,
21477 : /* 45589*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
21478 : /* 45591*/ OPC_MoveParent,
21479 : /* 45592*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21480 : /* 45594*/ OPC_MoveParent,
21481 : /* 45595*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21482 : /* 45597*/ OPC_CheckType, MVT::i32,
21483 : /* 45599*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
21484 : /* 45601*/ OPC_EmitInteger, MVT::i32, 8,
21485 : /* 45604*/ OPC_EmitInteger, MVT::i32, 8,
21486 : /* 45607*/ OPC_EmitInteger, MVT::i32, 8,
21487 : /* 45610*/ OPC_EmitInteger, MVT::i1, 0,
21488 : /* 45613*/ OPC_EmitInteger, MVT::i32, 0,
21489 : /* 45616*/ OPC_EmitInteger, MVT::i32, 0,
21490 : /* 45619*/ OPC_EmitInteger, MVT::i32, 0,
21491 : /* 45622*/ OPC_EmitInteger, MVT::i32, 0,
21492 : /* 45625*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
21493 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
21494 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
21495 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
21496 : /* 45642*/ 0, /*End of Scope*/
21497 : /* 45643*/ 0, /*End of Scope*/
21498 : /* 45644*/ /*Scope*/ 107|128,3/*491*/, /*->46137*/
21499 : /* 45646*/ OPC_CheckChild0Same, 0,
21500 : /* 45648*/ OPC_MoveChild1,
21501 : /* 45649*/ OPC_CheckValueType, MVT::i8,
21502 : /* 45651*/ OPC_MoveParent,
21503 : /* 45652*/ OPC_MoveParent,
21504 : /* 45653*/ OPC_MoveChild1,
21505 : /* 45654*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21506 : /* 45657*/ OPC_CheckChild0Same, 1,
21507 : /* 45659*/ OPC_MoveChild1,
21508 : /* 45660*/ OPC_CheckValueType, MVT::i8,
21509 : /* 45662*/ OPC_MoveParent,
21510 : /* 45663*/ OPC_MoveParent,
21511 : /* 45664*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
21512 : /* 45666*/ OPC_MoveParent,
21513 : /* 45667*/ OPC_RecordChild1, // #2 = $src2
21514 : /* 45668*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21515 : /* 45670*/ OPC_MoveParent,
21516 : /* 45671*/ OPC_MoveChild1,
21517 : /* 45672*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
21518 : /* 45675*/ OPC_MoveChild0,
21519 : /* 45676*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21520 : /* 45679*/ OPC_MoveChild0,
21521 : /* 45680*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
21522 : /* 45683*/ OPC_Scope, 96|128,1/*224*/, /*->45910*/ // 2 children in Scope
21523 : /* 45686*/ OPC_CheckChild0Same, 1,
21524 : /* 45688*/ OPC_CheckChild1Integer, 8,
21525 : /* 45690*/ OPC_CheckChild1Type, MVT::i32,
21526 : /* 45692*/ OPC_MoveParent,
21527 : /* 45693*/ OPC_MoveChild1,
21528 : /* 45694*/ OPC_CheckValueType, MVT::i8,
21529 : /* 45696*/ OPC_MoveParent,
21530 : /* 45697*/ OPC_MoveParent,
21531 : /* 45698*/ OPC_MoveChild1,
21532 : /* 45699*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21533 : /* 45702*/ OPC_MoveChild0,
21534 : /* 45703*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
21535 : /* 45706*/ OPC_CheckChild0Same, 0,
21536 : /* 45708*/ OPC_CheckChild1Integer, 8,
21537 : /* 45710*/ OPC_CheckChild1Type, MVT::i32,
21538 : /* 45712*/ OPC_MoveParent,
21539 : /* 45713*/ OPC_MoveChild1,
21540 : /* 45714*/ OPC_CheckValueType, MVT::i8,
21541 : /* 45716*/ OPC_MoveParent,
21542 : /* 45717*/ OPC_MoveParent,
21543 : /* 45718*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
21544 : /* 45720*/ OPC_MoveParent,
21545 : /* 45721*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21546 : /* 45723*/ OPC_MoveParent,
21547 : /* 45724*/ OPC_MoveChild1,
21548 : /* 45725*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
21549 : /* 45728*/ OPC_MoveChild0,
21550 : /* 45729*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21551 : /* 45732*/ OPC_MoveChild0,
21552 : /* 45733*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
21553 : /* 45736*/ OPC_Scope, 85, /*->45823*/ // 2 children in Scope
21554 : /* 45738*/ OPC_CheckChild0Same, 1,
21555 : /* 45740*/ OPC_CheckChild1Integer, 16,
21556 : /* 45742*/ OPC_CheckChild1Type, MVT::i32,
21557 : /* 45744*/ OPC_MoveParent,
21558 : /* 45745*/ OPC_MoveChild1,
21559 : /* 45746*/ OPC_CheckValueType, MVT::i8,
21560 : /* 45748*/ OPC_MoveParent,
21561 : /* 45749*/ OPC_MoveParent,
21562 : /* 45750*/ OPC_MoveChild1,
21563 : /* 45751*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21564 : /* 45754*/ OPC_MoveChild0,
21565 : /* 45755*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
21566 : /* 45758*/ OPC_CheckChild0Same, 0,
21567 : /* 45760*/ OPC_CheckChild1Integer, 16,
21568 : /* 45762*/ OPC_CheckChild1Type, MVT::i32,
21569 : /* 45764*/ OPC_MoveParent,
21570 : /* 45765*/ OPC_MoveChild1,
21571 : /* 45766*/ OPC_CheckValueType, MVT::i8,
21572 : /* 45768*/ OPC_MoveParent,
21573 : /* 45769*/ OPC_MoveParent,
21574 : /* 45770*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
21575 : /* 45772*/ OPC_MoveParent,
21576 : /* 45773*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21577 : /* 45775*/ OPC_MoveParent,
21578 : /* 45776*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21579 : /* 45778*/ OPC_CheckType, MVT::i32,
21580 : /* 45780*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
21581 : /* 45782*/ OPC_EmitInteger, MVT::i32, 8,
21582 : /* 45785*/ OPC_EmitInteger, MVT::i32, 8,
21583 : /* 45788*/ OPC_EmitInteger, MVT::i32, 8,
21584 : /* 45791*/ OPC_EmitInteger, MVT::i1, 0,
21585 : /* 45794*/ OPC_EmitInteger, MVT::i32, 0,
21586 : /* 45797*/ OPC_EmitInteger, MVT::i32, 0,
21587 : /* 45800*/ OPC_EmitInteger, MVT::i32, 0,
21588 : /* 45803*/ OPC_EmitInteger, MVT::i32, 0,
21589 : /* 45806*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
21590 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
21591 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
21592 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
21593 : /* 45823*/ /*Scope*/ 85, /*->45909*/
21594 : /* 45824*/ OPC_CheckChild0Same, 0,
21595 : /* 45826*/ OPC_CheckChild1Integer, 16,
21596 : /* 45828*/ OPC_CheckChild1Type, MVT::i32,
21597 : /* 45830*/ OPC_MoveParent,
21598 : /* 45831*/ OPC_MoveChild1,
21599 : /* 45832*/ OPC_CheckValueType, MVT::i8,
21600 : /* 45834*/ OPC_MoveParent,
21601 : /* 45835*/ OPC_MoveParent,
21602 : /* 45836*/ OPC_MoveChild1,
21603 : /* 45837*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21604 : /* 45840*/ OPC_MoveChild0,
21605 : /* 45841*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
21606 : /* 45844*/ OPC_CheckChild0Same, 1,
21607 : /* 45846*/ OPC_CheckChild1Integer, 16,
21608 : /* 45848*/ OPC_CheckChild1Type, MVT::i32,
21609 : /* 45850*/ OPC_MoveParent,
21610 : /* 45851*/ OPC_MoveChild1,
21611 : /* 45852*/ OPC_CheckValueType, MVT::i8,
21612 : /* 45854*/ OPC_MoveParent,
21613 : /* 45855*/ OPC_MoveParent,
21614 : /* 45856*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
21615 : /* 45858*/ OPC_MoveParent,
21616 : /* 45859*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21617 : /* 45861*/ OPC_MoveParent,
21618 : /* 45862*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21619 : /* 45864*/ OPC_CheckType, MVT::i32,
21620 : /* 45866*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
21621 : /* 45868*/ OPC_EmitInteger, MVT::i32, 8,
21622 : /* 45871*/ OPC_EmitInteger, MVT::i32, 8,
21623 : /* 45874*/ OPC_EmitInteger, MVT::i32, 8,
21624 : /* 45877*/ OPC_EmitInteger, MVT::i1, 0,
21625 : /* 45880*/ OPC_EmitInteger, MVT::i32, 0,
21626 : /* 45883*/ OPC_EmitInteger, MVT::i32, 0,
21627 : /* 45886*/ OPC_EmitInteger, MVT::i32, 0,
21628 : /* 45889*/ OPC_EmitInteger, MVT::i32, 0,
21629 : /* 45892*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
21630 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
21631 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
21632 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
21633 : /* 45909*/ 0, /*End of Scope*/
21634 : /* 45910*/ /*Scope*/ 96|128,1/*224*/, /*->46136*/
21635 : /* 45912*/ OPC_CheckChild0Same, 0,
21636 : /* 45914*/ OPC_CheckChild1Integer, 8,
21637 : /* 45916*/ OPC_CheckChild1Type, MVT::i32,
21638 : /* 45918*/ OPC_MoveParent,
21639 : /* 45919*/ OPC_MoveChild1,
21640 : /* 45920*/ OPC_CheckValueType, MVT::i8,
21641 : /* 45922*/ OPC_MoveParent,
21642 : /* 45923*/ OPC_MoveParent,
21643 : /* 45924*/ OPC_MoveChild1,
21644 : /* 45925*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21645 : /* 45928*/ OPC_MoveChild0,
21646 : /* 45929*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
21647 : /* 45932*/ OPC_CheckChild0Same, 1,
21648 : /* 45934*/ OPC_CheckChild1Integer, 8,
21649 : /* 45936*/ OPC_CheckChild1Type, MVT::i32,
21650 : /* 45938*/ OPC_MoveParent,
21651 : /* 45939*/ OPC_MoveChild1,
21652 : /* 45940*/ OPC_CheckValueType, MVT::i8,
21653 : /* 45942*/ OPC_MoveParent,
21654 : /* 45943*/ OPC_MoveParent,
21655 : /* 45944*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
21656 : /* 45946*/ OPC_MoveParent,
21657 : /* 45947*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21658 : /* 45949*/ OPC_MoveParent,
21659 : /* 45950*/ OPC_MoveChild1,
21660 : /* 45951*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
21661 : /* 45954*/ OPC_MoveChild0,
21662 : /* 45955*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21663 : /* 45958*/ OPC_MoveChild0,
21664 : /* 45959*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
21665 : /* 45962*/ OPC_Scope, 85, /*->46049*/ // 2 children in Scope
21666 : /* 45964*/ OPC_CheckChild0Same, 1,
21667 : /* 45966*/ OPC_CheckChild1Integer, 16,
21668 : /* 45968*/ OPC_CheckChild1Type, MVT::i32,
21669 : /* 45970*/ OPC_MoveParent,
21670 : /* 45971*/ OPC_MoveChild1,
21671 : /* 45972*/ OPC_CheckValueType, MVT::i8,
21672 : /* 45974*/ OPC_MoveParent,
21673 : /* 45975*/ OPC_MoveParent,
21674 : /* 45976*/ OPC_MoveChild1,
21675 : /* 45977*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21676 : /* 45980*/ OPC_MoveChild0,
21677 : /* 45981*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
21678 : /* 45984*/ OPC_CheckChild0Same, 0,
21679 : /* 45986*/ OPC_CheckChild1Integer, 16,
21680 : /* 45988*/ OPC_CheckChild1Type, MVT::i32,
21681 : /* 45990*/ OPC_MoveParent,
21682 : /* 45991*/ OPC_MoveChild1,
21683 : /* 45992*/ OPC_CheckValueType, MVT::i8,
21684 : /* 45994*/ OPC_MoveParent,
21685 : /* 45995*/ OPC_MoveParent,
21686 : /* 45996*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
21687 : /* 45998*/ OPC_MoveParent,
21688 : /* 45999*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21689 : /* 46001*/ OPC_MoveParent,
21690 : /* 46002*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21691 : /* 46004*/ OPC_CheckType, MVT::i32,
21692 : /* 46006*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
21693 : /* 46008*/ OPC_EmitInteger, MVT::i32, 8,
21694 : /* 46011*/ OPC_EmitInteger, MVT::i32, 8,
21695 : /* 46014*/ OPC_EmitInteger, MVT::i32, 8,
21696 : /* 46017*/ OPC_EmitInteger, MVT::i1, 0,
21697 : /* 46020*/ OPC_EmitInteger, MVT::i32, 0,
21698 : /* 46023*/ OPC_EmitInteger, MVT::i32, 0,
21699 : /* 46026*/ OPC_EmitInteger, MVT::i32, 0,
21700 : /* 46029*/ OPC_EmitInteger, MVT::i32, 0,
21701 : /* 46032*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
21702 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
21703 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
21704 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
21705 : /* 46049*/ /*Scope*/ 85, /*->46135*/
21706 : /* 46050*/ OPC_CheckChild0Same, 0,
21707 : /* 46052*/ OPC_CheckChild1Integer, 16,
21708 : /* 46054*/ OPC_CheckChild1Type, MVT::i32,
21709 : /* 46056*/ OPC_MoveParent,
21710 : /* 46057*/ OPC_MoveChild1,
21711 : /* 46058*/ OPC_CheckValueType, MVT::i8,
21712 : /* 46060*/ OPC_MoveParent,
21713 : /* 46061*/ OPC_MoveParent,
21714 : /* 46062*/ OPC_MoveChild1,
21715 : /* 46063*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21716 : /* 46066*/ OPC_MoveChild0,
21717 : /* 46067*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
21718 : /* 46070*/ OPC_CheckChild0Same, 1,
21719 : /* 46072*/ OPC_CheckChild1Integer, 16,
21720 : /* 46074*/ OPC_CheckChild1Type, MVT::i32,
21721 : /* 46076*/ OPC_MoveParent,
21722 : /* 46077*/ OPC_MoveChild1,
21723 : /* 46078*/ OPC_CheckValueType, MVT::i8,
21724 : /* 46080*/ OPC_MoveParent,
21725 : /* 46081*/ OPC_MoveParent,
21726 : /* 46082*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
21727 : /* 46084*/ OPC_MoveParent,
21728 : /* 46085*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21729 : /* 46087*/ OPC_MoveParent,
21730 : /* 46088*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21731 : /* 46090*/ OPC_CheckType, MVT::i32,
21732 : /* 46092*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
21733 : /* 46094*/ OPC_EmitInteger, MVT::i32, 8,
21734 : /* 46097*/ OPC_EmitInteger, MVT::i32, 8,
21735 : /* 46100*/ OPC_EmitInteger, MVT::i32, 8,
21736 : /* 46103*/ OPC_EmitInteger, MVT::i1, 0,
21737 : /* 46106*/ OPC_EmitInteger, MVT::i32, 0,
21738 : /* 46109*/ OPC_EmitInteger, MVT::i32, 0,
21739 : /* 46112*/ OPC_EmitInteger, MVT::i32, 0,
21740 : /* 46115*/ OPC_EmitInteger, MVT::i32, 0,
21741 : /* 46118*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
21742 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
21743 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
21744 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
21745 : /* 46135*/ 0, /*End of Scope*/
21746 : /* 46136*/ 0, /*End of Scope*/
21747 : /* 46137*/ 0, /*End of Scope*/
21748 : /* 46138*/ 0, /*End of Scope*/
21749 : /* 46139*/ /*SwitchOpcode*/ 103|128,28/*3687*/, TARGET_VAL(AMDGPUISD::MUL_I24),// ->49830
21750 : /* 46143*/ OPC_MoveChild0,
21751 : /* 46144*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21752 : /* 46147*/ OPC_MoveChild0,
21753 : /* 46148*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
21754 : /* 46151*/ OPC_Scope, 32|128,7/*928*/, /*->47082*/ // 3 children in Scope
21755 : /* 46154*/ OPC_CheckChild0Same, 0,
21756 : /* 46156*/ OPC_CheckChild1Integer, 8,
21757 : /* 46158*/ OPC_CheckChild1Type, MVT::i32,
21758 : /* 46160*/ OPC_MoveParent,
21759 : /* 46161*/ OPC_MoveChild1,
21760 : /* 46162*/ OPC_CheckValueType, MVT::i8,
21761 : /* 46164*/ OPC_MoveParent,
21762 : /* 46165*/ OPC_MoveParent,
21763 : /* 46166*/ OPC_MoveChild1,
21764 : /* 46167*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21765 : /* 46170*/ OPC_MoveChild0,
21766 : /* 46171*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
21767 : /* 46174*/ OPC_CheckChild0Same, 1,
21768 : /* 46176*/ OPC_CheckChild1Integer, 8,
21769 : /* 46178*/ OPC_CheckChild1Type, MVT::i32,
21770 : /* 46180*/ OPC_MoveParent,
21771 : /* 46181*/ OPC_MoveChild1,
21772 : /* 46182*/ OPC_CheckValueType, MVT::i8,
21773 : /* 46184*/ OPC_MoveParent,
21774 : /* 46185*/ OPC_MoveParent,
21775 : /* 46186*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
21776 : /* 46188*/ OPC_MoveParent,
21777 : /* 46189*/ OPC_MoveChild1,
21778 : /* 46190*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
21779 : /* 46193*/ OPC_Scope, 57|128,3/*441*/, /*->46637*/ // 2 children in Scope
21780 : /* 46196*/ OPC_RecordChild0, // #2 = $src2
21781 : /* 46197*/ OPC_MoveChild1,
21782 : /* 46198*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
21783 : /* 46201*/ OPC_MoveChild0,
21784 : /* 46202*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21785 : /* 46205*/ OPC_Scope, 85|128,1/*213*/, /*->46421*/ // 2 children in Scope
21786 : /* 46208*/ OPC_CheckChild0Same, 0,
21787 : /* 46210*/ OPC_MoveChild1,
21788 : /* 46211*/ OPC_CheckValueType, MVT::i8,
21789 : /* 46213*/ OPC_MoveParent,
21790 : /* 46214*/ OPC_MoveParent,
21791 : /* 46215*/ OPC_MoveChild1,
21792 : /* 46216*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21793 : /* 46219*/ OPC_CheckChild0Same, 1,
21794 : /* 46221*/ OPC_MoveChild1,
21795 : /* 46222*/ OPC_CheckValueType, MVT::i8,
21796 : /* 46224*/ OPC_MoveParent,
21797 : /* 46225*/ OPC_MoveParent,
21798 : /* 46226*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
21799 : /* 46228*/ OPC_MoveParent,
21800 : /* 46229*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21801 : /* 46231*/ OPC_MoveParent,
21802 : /* 46232*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21803 : /* 46234*/ OPC_MoveParent,
21804 : /* 46235*/ OPC_MoveChild1,
21805 : /* 46236*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
21806 : /* 46239*/ OPC_MoveChild0,
21807 : /* 46240*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21808 : /* 46243*/ OPC_MoveChild0,
21809 : /* 46244*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
21810 : /* 46247*/ OPC_Scope, 85, /*->46334*/ // 2 children in Scope
21811 : /* 46249*/ OPC_CheckChild0Same, 0,
21812 : /* 46251*/ OPC_CheckChild1Integer, 16,
21813 : /* 46253*/ OPC_CheckChild1Type, MVT::i32,
21814 : /* 46255*/ OPC_MoveParent,
21815 : /* 46256*/ OPC_MoveChild1,
21816 : /* 46257*/ OPC_CheckValueType, MVT::i8,
21817 : /* 46259*/ OPC_MoveParent,
21818 : /* 46260*/ OPC_MoveParent,
21819 : /* 46261*/ OPC_MoveChild1,
21820 : /* 46262*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21821 : /* 46265*/ OPC_MoveChild0,
21822 : /* 46266*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
21823 : /* 46269*/ OPC_CheckChild0Same, 1,
21824 : /* 46271*/ OPC_CheckChild1Integer, 16,
21825 : /* 46273*/ OPC_CheckChild1Type, MVT::i32,
21826 : /* 46275*/ OPC_MoveParent,
21827 : /* 46276*/ OPC_MoveChild1,
21828 : /* 46277*/ OPC_CheckValueType, MVT::i8,
21829 : /* 46279*/ OPC_MoveParent,
21830 : /* 46280*/ OPC_MoveParent,
21831 : /* 46281*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
21832 : /* 46283*/ OPC_MoveParent,
21833 : /* 46284*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21834 : /* 46286*/ OPC_MoveParent,
21835 : /* 46287*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21836 : /* 46289*/ OPC_CheckType, MVT::i32,
21837 : /* 46291*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
21838 : /* 46293*/ OPC_EmitInteger, MVT::i32, 8,
21839 : /* 46296*/ OPC_EmitInteger, MVT::i32, 8,
21840 : /* 46299*/ OPC_EmitInteger, MVT::i32, 8,
21841 : /* 46302*/ OPC_EmitInteger, MVT::i1, 0,
21842 : /* 46305*/ OPC_EmitInteger, MVT::i32, 0,
21843 : /* 46308*/ OPC_EmitInteger, MVT::i32, 0,
21844 : /* 46311*/ OPC_EmitInteger, MVT::i32, 0,
21845 : /* 46314*/ OPC_EmitInteger, MVT::i32, 0,
21846 : /* 46317*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
21847 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
21848 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
21849 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
21850 : /* 46334*/ /*Scope*/ 85, /*->46420*/
21851 : /* 46335*/ OPC_CheckChild0Same, 1,
21852 : /* 46337*/ OPC_CheckChild1Integer, 16,
21853 : /* 46339*/ OPC_CheckChild1Type, MVT::i32,
21854 : /* 46341*/ OPC_MoveParent,
21855 : /* 46342*/ OPC_MoveChild1,
21856 : /* 46343*/ OPC_CheckValueType, MVT::i8,
21857 : /* 46345*/ OPC_MoveParent,
21858 : /* 46346*/ OPC_MoveParent,
21859 : /* 46347*/ OPC_MoveChild1,
21860 : /* 46348*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21861 : /* 46351*/ OPC_MoveChild0,
21862 : /* 46352*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
21863 : /* 46355*/ OPC_CheckChild0Same, 0,
21864 : /* 46357*/ OPC_CheckChild1Integer, 16,
21865 : /* 46359*/ OPC_CheckChild1Type, MVT::i32,
21866 : /* 46361*/ OPC_MoveParent,
21867 : /* 46362*/ OPC_MoveChild1,
21868 : /* 46363*/ OPC_CheckValueType, MVT::i8,
21869 : /* 46365*/ OPC_MoveParent,
21870 : /* 46366*/ OPC_MoveParent,
21871 : /* 46367*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
21872 : /* 46369*/ OPC_MoveParent,
21873 : /* 46370*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21874 : /* 46372*/ OPC_MoveParent,
21875 : /* 46373*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21876 : /* 46375*/ OPC_CheckType, MVT::i32,
21877 : /* 46377*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
21878 : /* 46379*/ OPC_EmitInteger, MVT::i32, 8,
21879 : /* 46382*/ OPC_EmitInteger, MVT::i32, 8,
21880 : /* 46385*/ OPC_EmitInteger, MVT::i32, 8,
21881 : /* 46388*/ OPC_EmitInteger, MVT::i1, 0,
21882 : /* 46391*/ OPC_EmitInteger, MVT::i32, 0,
21883 : /* 46394*/ OPC_EmitInteger, MVT::i32, 0,
21884 : /* 46397*/ OPC_EmitInteger, MVT::i32, 0,
21885 : /* 46400*/ OPC_EmitInteger, MVT::i32, 0,
21886 : /* 46403*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
21887 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
21888 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
21889 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
21890 : /* 46420*/ 0, /*End of Scope*/
21891 : /* 46421*/ /*Scope*/ 85|128,1/*213*/, /*->46636*/
21892 : /* 46423*/ OPC_CheckChild0Same, 1,
21893 : /* 46425*/ OPC_MoveChild1,
21894 : /* 46426*/ OPC_CheckValueType, MVT::i8,
21895 : /* 46428*/ OPC_MoveParent,
21896 : /* 46429*/ OPC_MoveParent,
21897 : /* 46430*/ OPC_MoveChild1,
21898 : /* 46431*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21899 : /* 46434*/ OPC_CheckChild0Same, 0,
21900 : /* 46436*/ OPC_MoveChild1,
21901 : /* 46437*/ OPC_CheckValueType, MVT::i8,
21902 : /* 46439*/ OPC_MoveParent,
21903 : /* 46440*/ OPC_MoveParent,
21904 : /* 46441*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
21905 : /* 46443*/ OPC_MoveParent,
21906 : /* 46444*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21907 : /* 46446*/ OPC_MoveParent,
21908 : /* 46447*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21909 : /* 46449*/ OPC_MoveParent,
21910 : /* 46450*/ OPC_MoveChild1,
21911 : /* 46451*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
21912 : /* 46454*/ OPC_MoveChild0,
21913 : /* 46455*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21914 : /* 46458*/ OPC_MoveChild0,
21915 : /* 46459*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
21916 : /* 46462*/ OPC_Scope, 85, /*->46549*/ // 2 children in Scope
21917 : /* 46464*/ OPC_CheckChild0Same, 0,
21918 : /* 46466*/ OPC_CheckChild1Integer, 16,
21919 : /* 46468*/ OPC_CheckChild1Type, MVT::i32,
21920 : /* 46470*/ OPC_MoveParent,
21921 : /* 46471*/ OPC_MoveChild1,
21922 : /* 46472*/ OPC_CheckValueType, MVT::i8,
21923 : /* 46474*/ OPC_MoveParent,
21924 : /* 46475*/ OPC_MoveParent,
21925 : /* 46476*/ OPC_MoveChild1,
21926 : /* 46477*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21927 : /* 46480*/ OPC_MoveChild0,
21928 : /* 46481*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
21929 : /* 46484*/ OPC_CheckChild0Same, 1,
21930 : /* 46486*/ OPC_CheckChild1Integer, 16,
21931 : /* 46488*/ OPC_CheckChild1Type, MVT::i32,
21932 : /* 46490*/ OPC_MoveParent,
21933 : /* 46491*/ OPC_MoveChild1,
21934 : /* 46492*/ OPC_CheckValueType, MVT::i8,
21935 : /* 46494*/ OPC_MoveParent,
21936 : /* 46495*/ OPC_MoveParent,
21937 : /* 46496*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
21938 : /* 46498*/ OPC_MoveParent,
21939 : /* 46499*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21940 : /* 46501*/ OPC_MoveParent,
21941 : /* 46502*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21942 : /* 46504*/ OPC_CheckType, MVT::i32,
21943 : /* 46506*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
21944 : /* 46508*/ OPC_EmitInteger, MVT::i32, 8,
21945 : /* 46511*/ OPC_EmitInteger, MVT::i32, 8,
21946 : /* 46514*/ OPC_EmitInteger, MVT::i32, 8,
21947 : /* 46517*/ OPC_EmitInteger, MVT::i1, 0,
21948 : /* 46520*/ OPC_EmitInteger, MVT::i32, 0,
21949 : /* 46523*/ OPC_EmitInteger, MVT::i32, 0,
21950 : /* 46526*/ OPC_EmitInteger, MVT::i32, 0,
21951 : /* 46529*/ OPC_EmitInteger, MVT::i32, 0,
21952 : /* 46532*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
21953 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
21954 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
21955 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
21956 : /* 46549*/ /*Scope*/ 85, /*->46635*/
21957 : /* 46550*/ OPC_CheckChild0Same, 1,
21958 : /* 46552*/ OPC_CheckChild1Integer, 16,
21959 : /* 46554*/ OPC_CheckChild1Type, MVT::i32,
21960 : /* 46556*/ OPC_MoveParent,
21961 : /* 46557*/ OPC_MoveChild1,
21962 : /* 46558*/ OPC_CheckValueType, MVT::i8,
21963 : /* 46560*/ OPC_MoveParent,
21964 : /* 46561*/ OPC_MoveParent,
21965 : /* 46562*/ OPC_MoveChild1,
21966 : /* 46563*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
21967 : /* 46566*/ OPC_MoveChild0,
21968 : /* 46567*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
21969 : /* 46570*/ OPC_CheckChild0Same, 0,
21970 : /* 46572*/ OPC_CheckChild1Integer, 16,
21971 : /* 46574*/ OPC_CheckChild1Type, MVT::i32,
21972 : /* 46576*/ OPC_MoveParent,
21973 : /* 46577*/ OPC_MoveChild1,
21974 : /* 46578*/ OPC_CheckValueType, MVT::i8,
21975 : /* 46580*/ OPC_MoveParent,
21976 : /* 46581*/ OPC_MoveParent,
21977 : /* 46582*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
21978 : /* 46584*/ OPC_MoveParent,
21979 : /* 46585*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21980 : /* 46587*/ OPC_MoveParent,
21981 : /* 46588*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
21982 : /* 46590*/ OPC_CheckType, MVT::i32,
21983 : /* 46592*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
21984 : /* 46594*/ OPC_EmitInteger, MVT::i32, 8,
21985 : /* 46597*/ OPC_EmitInteger, MVT::i32, 8,
21986 : /* 46600*/ OPC_EmitInteger, MVT::i32, 8,
21987 : /* 46603*/ OPC_EmitInteger, MVT::i1, 0,
21988 : /* 46606*/ OPC_EmitInteger, MVT::i32, 0,
21989 : /* 46609*/ OPC_EmitInteger, MVT::i32, 0,
21990 : /* 46612*/ OPC_EmitInteger, MVT::i32, 0,
21991 : /* 46615*/ OPC_EmitInteger, MVT::i32, 0,
21992 : /* 46618*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
21993 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
21994 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
21995 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
21996 : /* 46635*/ 0, /*End of Scope*/
21997 : /* 46636*/ 0, /*End of Scope*/
21998 : /* 46637*/ /*Scope*/ 58|128,3/*442*/, /*->47081*/
21999 : /* 46639*/ OPC_MoveChild0,
22000 : /* 46640*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
22001 : /* 46643*/ OPC_MoveChild0,
22002 : /* 46644*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22003 : /* 46647*/ OPC_Scope, 86|128,1/*214*/, /*->46864*/ // 2 children in Scope
22004 : /* 46650*/ OPC_CheckChild0Same, 0,
22005 : /* 46652*/ OPC_MoveChild1,
22006 : /* 46653*/ OPC_CheckValueType, MVT::i8,
22007 : /* 46655*/ OPC_MoveParent,
22008 : /* 46656*/ OPC_MoveParent,
22009 : /* 46657*/ OPC_MoveChild1,
22010 : /* 46658*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22011 : /* 46661*/ OPC_CheckChild0Same, 1,
22012 : /* 46663*/ OPC_MoveChild1,
22013 : /* 46664*/ OPC_CheckValueType, MVT::i8,
22014 : /* 46666*/ OPC_MoveParent,
22015 : /* 46667*/ OPC_MoveParent,
22016 : /* 46668*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
22017 : /* 46670*/ OPC_MoveParent,
22018 : /* 46671*/ OPC_RecordChild1, // #2 = $src2
22019 : /* 46672*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22020 : /* 46674*/ OPC_MoveParent,
22021 : /* 46675*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22022 : /* 46677*/ OPC_MoveParent,
22023 : /* 46678*/ OPC_MoveChild1,
22024 : /* 46679*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
22025 : /* 46682*/ OPC_MoveChild0,
22026 : /* 46683*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22027 : /* 46686*/ OPC_MoveChild0,
22028 : /* 46687*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
22029 : /* 46690*/ OPC_Scope, 85, /*->46777*/ // 2 children in Scope
22030 : /* 46692*/ OPC_CheckChild0Same, 0,
22031 : /* 46694*/ OPC_CheckChild1Integer, 16,
22032 : /* 46696*/ OPC_CheckChild1Type, MVT::i32,
22033 : /* 46698*/ OPC_MoveParent,
22034 : /* 46699*/ OPC_MoveChild1,
22035 : /* 46700*/ OPC_CheckValueType, MVT::i8,
22036 : /* 46702*/ OPC_MoveParent,
22037 : /* 46703*/ OPC_MoveParent,
22038 : /* 46704*/ OPC_MoveChild1,
22039 : /* 46705*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22040 : /* 46708*/ OPC_MoveChild0,
22041 : /* 46709*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
22042 : /* 46712*/ OPC_CheckChild0Same, 1,
22043 : /* 46714*/ OPC_CheckChild1Integer, 16,
22044 : /* 46716*/ OPC_CheckChild1Type, MVT::i32,
22045 : /* 46718*/ OPC_MoveParent,
22046 : /* 46719*/ OPC_MoveChild1,
22047 : /* 46720*/ OPC_CheckValueType, MVT::i8,
22048 : /* 46722*/ OPC_MoveParent,
22049 : /* 46723*/ OPC_MoveParent,
22050 : /* 46724*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
22051 : /* 46726*/ OPC_MoveParent,
22052 : /* 46727*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22053 : /* 46729*/ OPC_MoveParent,
22054 : /* 46730*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22055 : /* 46732*/ OPC_CheckType, MVT::i32,
22056 : /* 46734*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
22057 : /* 46736*/ OPC_EmitInteger, MVT::i32, 8,
22058 : /* 46739*/ OPC_EmitInteger, MVT::i32, 8,
22059 : /* 46742*/ OPC_EmitInteger, MVT::i32, 8,
22060 : /* 46745*/ OPC_EmitInteger, MVT::i1, 0,
22061 : /* 46748*/ OPC_EmitInteger, MVT::i32, 0,
22062 : /* 46751*/ OPC_EmitInteger, MVT::i32, 0,
22063 : /* 46754*/ OPC_EmitInteger, MVT::i32, 0,
22064 : /* 46757*/ OPC_EmitInteger, MVT::i32, 0,
22065 : /* 46760*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
22066 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
22067 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
22068 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
22069 : /* 46777*/ /*Scope*/ 85, /*->46863*/
22070 : /* 46778*/ OPC_CheckChild0Same, 1,
22071 : /* 46780*/ OPC_CheckChild1Integer, 16,
22072 : /* 46782*/ OPC_CheckChild1Type, MVT::i32,
22073 : /* 46784*/ OPC_MoveParent,
22074 : /* 46785*/ OPC_MoveChild1,
22075 : /* 46786*/ OPC_CheckValueType, MVT::i8,
22076 : /* 46788*/ OPC_MoveParent,
22077 : /* 46789*/ OPC_MoveParent,
22078 : /* 46790*/ OPC_MoveChild1,
22079 : /* 46791*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22080 : /* 46794*/ OPC_MoveChild0,
22081 : /* 46795*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
22082 : /* 46798*/ OPC_CheckChild0Same, 0,
22083 : /* 46800*/ OPC_CheckChild1Integer, 16,
22084 : /* 46802*/ OPC_CheckChild1Type, MVT::i32,
22085 : /* 46804*/ OPC_MoveParent,
22086 : /* 46805*/ OPC_MoveChild1,
22087 : /* 46806*/ OPC_CheckValueType, MVT::i8,
22088 : /* 46808*/ OPC_MoveParent,
22089 : /* 46809*/ OPC_MoveParent,
22090 : /* 46810*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
22091 : /* 46812*/ OPC_MoveParent,
22092 : /* 46813*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22093 : /* 46815*/ OPC_MoveParent,
22094 : /* 46816*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22095 : /* 46818*/ OPC_CheckType, MVT::i32,
22096 : /* 46820*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
22097 : /* 46822*/ OPC_EmitInteger, MVT::i32, 8,
22098 : /* 46825*/ OPC_EmitInteger, MVT::i32, 8,
22099 : /* 46828*/ OPC_EmitInteger, MVT::i32, 8,
22100 : /* 46831*/ OPC_EmitInteger, MVT::i1, 0,
22101 : /* 46834*/ OPC_EmitInteger, MVT::i32, 0,
22102 : /* 46837*/ OPC_EmitInteger, MVT::i32, 0,
22103 : /* 46840*/ OPC_EmitInteger, MVT::i32, 0,
22104 : /* 46843*/ OPC_EmitInteger, MVT::i32, 0,
22105 : /* 46846*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
22106 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
22107 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
22108 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
22109 : /* 46863*/ 0, /*End of Scope*/
22110 : /* 46864*/ /*Scope*/ 86|128,1/*214*/, /*->47080*/
22111 : /* 46866*/ OPC_CheckChild0Same, 1,
22112 : /* 46868*/ OPC_MoveChild1,
22113 : /* 46869*/ OPC_CheckValueType, MVT::i8,
22114 : /* 46871*/ OPC_MoveParent,
22115 : /* 46872*/ OPC_MoveParent,
22116 : /* 46873*/ OPC_MoveChild1,
22117 : /* 46874*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22118 : /* 46877*/ OPC_CheckChild0Same, 0,
22119 : /* 46879*/ OPC_MoveChild1,
22120 : /* 46880*/ OPC_CheckValueType, MVT::i8,
22121 : /* 46882*/ OPC_MoveParent,
22122 : /* 46883*/ OPC_MoveParent,
22123 : /* 46884*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
22124 : /* 46886*/ OPC_MoveParent,
22125 : /* 46887*/ OPC_RecordChild1, // #2 = $src2
22126 : /* 46888*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22127 : /* 46890*/ OPC_MoveParent,
22128 : /* 46891*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22129 : /* 46893*/ OPC_MoveParent,
22130 : /* 46894*/ OPC_MoveChild1,
22131 : /* 46895*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
22132 : /* 46898*/ OPC_MoveChild0,
22133 : /* 46899*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22134 : /* 46902*/ OPC_MoveChild0,
22135 : /* 46903*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
22136 : /* 46906*/ OPC_Scope, 85, /*->46993*/ // 2 children in Scope
22137 : /* 46908*/ OPC_CheckChild0Same, 0,
22138 : /* 46910*/ OPC_CheckChild1Integer, 16,
22139 : /* 46912*/ OPC_CheckChild1Type, MVT::i32,
22140 : /* 46914*/ OPC_MoveParent,
22141 : /* 46915*/ OPC_MoveChild1,
22142 : /* 46916*/ OPC_CheckValueType, MVT::i8,
22143 : /* 46918*/ OPC_MoveParent,
22144 : /* 46919*/ OPC_MoveParent,
22145 : /* 46920*/ OPC_MoveChild1,
22146 : /* 46921*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22147 : /* 46924*/ OPC_MoveChild0,
22148 : /* 46925*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
22149 : /* 46928*/ OPC_CheckChild0Same, 1,
22150 : /* 46930*/ OPC_CheckChild1Integer, 16,
22151 : /* 46932*/ OPC_CheckChild1Type, MVT::i32,
22152 : /* 46934*/ OPC_MoveParent,
22153 : /* 46935*/ OPC_MoveChild1,
22154 : /* 46936*/ OPC_CheckValueType, MVT::i8,
22155 : /* 46938*/ OPC_MoveParent,
22156 : /* 46939*/ OPC_MoveParent,
22157 : /* 46940*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
22158 : /* 46942*/ OPC_MoveParent,
22159 : /* 46943*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22160 : /* 46945*/ OPC_MoveParent,
22161 : /* 46946*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22162 : /* 46948*/ OPC_CheckType, MVT::i32,
22163 : /* 46950*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
22164 : /* 46952*/ OPC_EmitInteger, MVT::i32, 8,
22165 : /* 46955*/ OPC_EmitInteger, MVT::i32, 8,
22166 : /* 46958*/ OPC_EmitInteger, MVT::i32, 8,
22167 : /* 46961*/ OPC_EmitInteger, MVT::i1, 0,
22168 : /* 46964*/ OPC_EmitInteger, MVT::i32, 0,
22169 : /* 46967*/ OPC_EmitInteger, MVT::i32, 0,
22170 : /* 46970*/ OPC_EmitInteger, MVT::i32, 0,
22171 : /* 46973*/ OPC_EmitInteger, MVT::i32, 0,
22172 : /* 46976*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
22173 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
22174 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
22175 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
22176 : /* 46993*/ /*Scope*/ 85, /*->47079*/
22177 : /* 46994*/ OPC_CheckChild0Same, 1,
22178 : /* 46996*/ OPC_CheckChild1Integer, 16,
22179 : /* 46998*/ OPC_CheckChild1Type, MVT::i32,
22180 : /* 47000*/ OPC_MoveParent,
22181 : /* 47001*/ OPC_MoveChild1,
22182 : /* 47002*/ OPC_CheckValueType, MVT::i8,
22183 : /* 47004*/ OPC_MoveParent,
22184 : /* 47005*/ OPC_MoveParent,
22185 : /* 47006*/ OPC_MoveChild1,
22186 : /* 47007*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22187 : /* 47010*/ OPC_MoveChild0,
22188 : /* 47011*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
22189 : /* 47014*/ OPC_CheckChild0Same, 0,
22190 : /* 47016*/ OPC_CheckChild1Integer, 16,
22191 : /* 47018*/ OPC_CheckChild1Type, MVT::i32,
22192 : /* 47020*/ OPC_MoveParent,
22193 : /* 47021*/ OPC_MoveChild1,
22194 : /* 47022*/ OPC_CheckValueType, MVT::i8,
22195 : /* 47024*/ OPC_MoveParent,
22196 : /* 47025*/ OPC_MoveParent,
22197 : /* 47026*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
22198 : /* 47028*/ OPC_MoveParent,
22199 : /* 47029*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22200 : /* 47031*/ OPC_MoveParent,
22201 : /* 47032*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22202 : /* 47034*/ OPC_CheckType, MVT::i32,
22203 : /* 47036*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
22204 : /* 47038*/ OPC_EmitInteger, MVT::i32, 8,
22205 : /* 47041*/ OPC_EmitInteger, MVT::i32, 8,
22206 : /* 47044*/ OPC_EmitInteger, MVT::i32, 8,
22207 : /* 47047*/ OPC_EmitInteger, MVT::i1, 0,
22208 : /* 47050*/ OPC_EmitInteger, MVT::i32, 0,
22209 : /* 47053*/ OPC_EmitInteger, MVT::i32, 0,
22210 : /* 47056*/ OPC_EmitInteger, MVT::i32, 0,
22211 : /* 47059*/ OPC_EmitInteger, MVT::i32, 0,
22212 : /* 47062*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
22213 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
22214 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
22215 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
22216 : /* 47079*/ 0, /*End of Scope*/
22217 : /* 47080*/ 0, /*End of Scope*/
22218 : /* 47081*/ 0, /*End of Scope*/
22219 : /* 47082*/ /*Scope*/ 23|128,14/*1815*/, /*->48899*/
22220 : /* 47084*/ OPC_CheckChild0Same, 1,
22221 : /* 47086*/ OPC_CheckChild1Integer, 8,
22222 : /* 47088*/ OPC_CheckChild1Type, MVT::i32,
22223 : /* 47090*/ OPC_MoveParent,
22224 : /* 47091*/ OPC_MoveChild1,
22225 : /* 47092*/ OPC_CheckValueType, MVT::i8,
22226 : /* 47094*/ OPC_MoveParent,
22227 : /* 47095*/ OPC_MoveParent,
22228 : /* 47096*/ OPC_MoveChild1,
22229 : /* 47097*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22230 : /* 47100*/ OPC_MoveChild0,
22231 : /* 47101*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
22232 : /* 47104*/ OPC_CheckChild0Same, 0,
22233 : /* 47106*/ OPC_CheckChild1Integer, 8,
22234 : /* 47108*/ OPC_CheckChild1Type, MVT::i32,
22235 : /* 47110*/ OPC_MoveParent,
22236 : /* 47111*/ OPC_MoveChild1,
22237 : /* 47112*/ OPC_CheckValueType, MVT::i8,
22238 : /* 47114*/ OPC_MoveParent,
22239 : /* 47115*/ OPC_MoveParent,
22240 : /* 47116*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
22241 : /* 47118*/ OPC_MoveParent,
22242 : /* 47119*/ OPC_MoveChild1,
22243 : /* 47120*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
22244 : /* 47123*/ OPC_Scope, 57|128,3/*441*/, /*->47567*/ // 4 children in Scope
22245 : /* 47126*/ OPC_RecordChild0, // #2 = $src2
22246 : /* 47127*/ OPC_MoveChild1,
22247 : /* 47128*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
22248 : /* 47131*/ OPC_MoveChild0,
22249 : /* 47132*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22250 : /* 47135*/ OPC_Scope, 85|128,1/*213*/, /*->47351*/ // 2 children in Scope
22251 : /* 47138*/ OPC_CheckChild0Same, 0,
22252 : /* 47140*/ OPC_MoveChild1,
22253 : /* 47141*/ OPC_CheckValueType, MVT::i8,
22254 : /* 47143*/ OPC_MoveParent,
22255 : /* 47144*/ OPC_MoveParent,
22256 : /* 47145*/ OPC_MoveChild1,
22257 : /* 47146*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22258 : /* 47149*/ OPC_CheckChild0Same, 1,
22259 : /* 47151*/ OPC_MoveChild1,
22260 : /* 47152*/ OPC_CheckValueType, MVT::i8,
22261 : /* 47154*/ OPC_MoveParent,
22262 : /* 47155*/ OPC_MoveParent,
22263 : /* 47156*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
22264 : /* 47158*/ OPC_MoveParent,
22265 : /* 47159*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22266 : /* 47161*/ OPC_MoveParent,
22267 : /* 47162*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22268 : /* 47164*/ OPC_MoveParent,
22269 : /* 47165*/ OPC_MoveChild1,
22270 : /* 47166*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
22271 : /* 47169*/ OPC_MoveChild0,
22272 : /* 47170*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22273 : /* 47173*/ OPC_MoveChild0,
22274 : /* 47174*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
22275 : /* 47177*/ OPC_Scope, 85, /*->47264*/ // 2 children in Scope
22276 : /* 47179*/ OPC_CheckChild0Same, 0,
22277 : /* 47181*/ OPC_CheckChild1Integer, 16,
22278 : /* 47183*/ OPC_CheckChild1Type, MVT::i32,
22279 : /* 47185*/ OPC_MoveParent,
22280 : /* 47186*/ OPC_MoveChild1,
22281 : /* 47187*/ OPC_CheckValueType, MVT::i8,
22282 : /* 47189*/ OPC_MoveParent,
22283 : /* 47190*/ OPC_MoveParent,
22284 : /* 47191*/ OPC_MoveChild1,
22285 : /* 47192*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22286 : /* 47195*/ OPC_MoveChild0,
22287 : /* 47196*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
22288 : /* 47199*/ OPC_CheckChild0Same, 1,
22289 : /* 47201*/ OPC_CheckChild1Integer, 16,
22290 : /* 47203*/ OPC_CheckChild1Type, MVT::i32,
22291 : /* 47205*/ OPC_MoveParent,
22292 : /* 47206*/ OPC_MoveChild1,
22293 : /* 47207*/ OPC_CheckValueType, MVT::i8,
22294 : /* 47209*/ OPC_MoveParent,
22295 : /* 47210*/ OPC_MoveParent,
22296 : /* 47211*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
22297 : /* 47213*/ OPC_MoveParent,
22298 : /* 47214*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22299 : /* 47216*/ OPC_MoveParent,
22300 : /* 47217*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22301 : /* 47219*/ OPC_CheckType, MVT::i32,
22302 : /* 47221*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
22303 : /* 47223*/ OPC_EmitInteger, MVT::i32, 8,
22304 : /* 47226*/ OPC_EmitInteger, MVT::i32, 8,
22305 : /* 47229*/ OPC_EmitInteger, MVT::i32, 8,
22306 : /* 47232*/ OPC_EmitInteger, MVT::i1, 0,
22307 : /* 47235*/ OPC_EmitInteger, MVT::i32, 0,
22308 : /* 47238*/ OPC_EmitInteger, MVT::i32, 0,
22309 : /* 47241*/ OPC_EmitInteger, MVT::i32, 0,
22310 : /* 47244*/ OPC_EmitInteger, MVT::i32, 0,
22311 : /* 47247*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
22312 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
22313 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
22314 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
22315 : /* 47264*/ /*Scope*/ 85, /*->47350*/
22316 : /* 47265*/ OPC_CheckChild0Same, 1,
22317 : /* 47267*/ OPC_CheckChild1Integer, 16,
22318 : /* 47269*/ OPC_CheckChild1Type, MVT::i32,
22319 : /* 47271*/ OPC_MoveParent,
22320 : /* 47272*/ OPC_MoveChild1,
22321 : /* 47273*/ OPC_CheckValueType, MVT::i8,
22322 : /* 47275*/ OPC_MoveParent,
22323 : /* 47276*/ OPC_MoveParent,
22324 : /* 47277*/ OPC_MoveChild1,
22325 : /* 47278*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22326 : /* 47281*/ OPC_MoveChild0,
22327 : /* 47282*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
22328 : /* 47285*/ OPC_CheckChild0Same, 0,
22329 : /* 47287*/ OPC_CheckChild1Integer, 16,
22330 : /* 47289*/ OPC_CheckChild1Type, MVT::i32,
22331 : /* 47291*/ OPC_MoveParent,
22332 : /* 47292*/ OPC_MoveChild1,
22333 : /* 47293*/ OPC_CheckValueType, MVT::i8,
22334 : /* 47295*/ OPC_MoveParent,
22335 : /* 47296*/ OPC_MoveParent,
22336 : /* 47297*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
22337 : /* 47299*/ OPC_MoveParent,
22338 : /* 47300*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22339 : /* 47302*/ OPC_MoveParent,
22340 : /* 47303*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22341 : /* 47305*/ OPC_CheckType, MVT::i32,
22342 : /* 47307*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
22343 : /* 47309*/ OPC_EmitInteger, MVT::i32, 8,
22344 : /* 47312*/ OPC_EmitInteger, MVT::i32, 8,
22345 : /* 47315*/ OPC_EmitInteger, MVT::i32, 8,
22346 : /* 47318*/ OPC_EmitInteger, MVT::i1, 0,
22347 : /* 47321*/ OPC_EmitInteger, MVT::i32, 0,
22348 : /* 47324*/ OPC_EmitInteger, MVT::i32, 0,
22349 : /* 47327*/ OPC_EmitInteger, MVT::i32, 0,
22350 : /* 47330*/ OPC_EmitInteger, MVT::i32, 0,
22351 : /* 47333*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
22352 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
22353 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
22354 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
22355 : /* 47350*/ 0, /*End of Scope*/
22356 : /* 47351*/ /*Scope*/ 85|128,1/*213*/, /*->47566*/
22357 : /* 47353*/ OPC_CheckChild0Same, 1,
22358 : /* 47355*/ OPC_MoveChild1,
22359 : /* 47356*/ OPC_CheckValueType, MVT::i8,
22360 : /* 47358*/ OPC_MoveParent,
22361 : /* 47359*/ OPC_MoveParent,
22362 : /* 47360*/ OPC_MoveChild1,
22363 : /* 47361*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22364 : /* 47364*/ OPC_CheckChild0Same, 0,
22365 : /* 47366*/ OPC_MoveChild1,
22366 : /* 47367*/ OPC_CheckValueType, MVT::i8,
22367 : /* 47369*/ OPC_MoveParent,
22368 : /* 47370*/ OPC_MoveParent,
22369 : /* 47371*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
22370 : /* 47373*/ OPC_MoveParent,
22371 : /* 47374*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22372 : /* 47376*/ OPC_MoveParent,
22373 : /* 47377*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22374 : /* 47379*/ OPC_MoveParent,
22375 : /* 47380*/ OPC_MoveChild1,
22376 : /* 47381*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
22377 : /* 47384*/ OPC_MoveChild0,
22378 : /* 47385*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22379 : /* 47388*/ OPC_MoveChild0,
22380 : /* 47389*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
22381 : /* 47392*/ OPC_Scope, 85, /*->47479*/ // 2 children in Scope
22382 : /* 47394*/ OPC_CheckChild0Same, 0,
22383 : /* 47396*/ OPC_CheckChild1Integer, 16,
22384 : /* 47398*/ OPC_CheckChild1Type, MVT::i32,
22385 : /* 47400*/ OPC_MoveParent,
22386 : /* 47401*/ OPC_MoveChild1,
22387 : /* 47402*/ OPC_CheckValueType, MVT::i8,
22388 : /* 47404*/ OPC_MoveParent,
22389 : /* 47405*/ OPC_MoveParent,
22390 : /* 47406*/ OPC_MoveChild1,
22391 : /* 47407*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22392 : /* 47410*/ OPC_MoveChild0,
22393 : /* 47411*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
22394 : /* 47414*/ OPC_CheckChild0Same, 1,
22395 : /* 47416*/ OPC_CheckChild1Integer, 16,
22396 : /* 47418*/ OPC_CheckChild1Type, MVT::i32,
22397 : /* 47420*/ OPC_MoveParent,
22398 : /* 47421*/ OPC_MoveChild1,
22399 : /* 47422*/ OPC_CheckValueType, MVT::i8,
22400 : /* 47424*/ OPC_MoveParent,
22401 : /* 47425*/ OPC_MoveParent,
22402 : /* 47426*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
22403 : /* 47428*/ OPC_MoveParent,
22404 : /* 47429*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22405 : /* 47431*/ OPC_MoveParent,
22406 : /* 47432*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22407 : /* 47434*/ OPC_CheckType, MVT::i32,
22408 : /* 47436*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
22409 : /* 47438*/ OPC_EmitInteger, MVT::i32, 8,
22410 : /* 47441*/ OPC_EmitInteger, MVT::i32, 8,
22411 : /* 47444*/ OPC_EmitInteger, MVT::i32, 8,
22412 : /* 47447*/ OPC_EmitInteger, MVT::i1, 0,
22413 : /* 47450*/ OPC_EmitInteger, MVT::i32, 0,
22414 : /* 47453*/ OPC_EmitInteger, MVT::i32, 0,
22415 : /* 47456*/ OPC_EmitInteger, MVT::i32, 0,
22416 : /* 47459*/ OPC_EmitInteger, MVT::i32, 0,
22417 : /* 47462*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
22418 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
22419 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
22420 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
22421 : /* 47479*/ /*Scope*/ 85, /*->47565*/
22422 : /* 47480*/ OPC_CheckChild0Same, 1,
22423 : /* 47482*/ OPC_CheckChild1Integer, 16,
22424 : /* 47484*/ OPC_CheckChild1Type, MVT::i32,
22425 : /* 47486*/ OPC_MoveParent,
22426 : /* 47487*/ OPC_MoveChild1,
22427 : /* 47488*/ OPC_CheckValueType, MVT::i8,
22428 : /* 47490*/ OPC_MoveParent,
22429 : /* 47491*/ OPC_MoveParent,
22430 : /* 47492*/ OPC_MoveChild1,
22431 : /* 47493*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22432 : /* 47496*/ OPC_MoveChild0,
22433 : /* 47497*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
22434 : /* 47500*/ OPC_CheckChild0Same, 0,
22435 : /* 47502*/ OPC_CheckChild1Integer, 16,
22436 : /* 47504*/ OPC_CheckChild1Type, MVT::i32,
22437 : /* 47506*/ OPC_MoveParent,
22438 : /* 47507*/ OPC_MoveChild1,
22439 : /* 47508*/ OPC_CheckValueType, MVT::i8,
22440 : /* 47510*/ OPC_MoveParent,
22441 : /* 47511*/ OPC_MoveParent,
22442 : /* 47512*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
22443 : /* 47514*/ OPC_MoveParent,
22444 : /* 47515*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22445 : /* 47517*/ OPC_MoveParent,
22446 : /* 47518*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22447 : /* 47520*/ OPC_CheckType, MVT::i32,
22448 : /* 47522*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
22449 : /* 47524*/ OPC_EmitInteger, MVT::i32, 8,
22450 : /* 47527*/ OPC_EmitInteger, MVT::i32, 8,
22451 : /* 47530*/ OPC_EmitInteger, MVT::i32, 8,
22452 : /* 47533*/ OPC_EmitInteger, MVT::i1, 0,
22453 : /* 47536*/ OPC_EmitInteger, MVT::i32, 0,
22454 : /* 47539*/ OPC_EmitInteger, MVT::i32, 0,
22455 : /* 47542*/ OPC_EmitInteger, MVT::i32, 0,
22456 : /* 47545*/ OPC_EmitInteger, MVT::i32, 0,
22457 : /* 47548*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
22458 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
22459 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
22460 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
22461 : /* 47565*/ 0, /*End of Scope*/
22462 : /* 47566*/ 0, /*End of Scope*/
22463 : /* 47567*/ /*Scope*/ 58|128,3/*442*/, /*->48011*/
22464 : /* 47569*/ OPC_MoveChild0,
22465 : /* 47570*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
22466 : /* 47573*/ OPC_MoveChild0,
22467 : /* 47574*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22468 : /* 47577*/ OPC_Scope, 86|128,1/*214*/, /*->47794*/ // 2 children in Scope
22469 : /* 47580*/ OPC_CheckChild0Same, 0,
22470 : /* 47582*/ OPC_MoveChild1,
22471 : /* 47583*/ OPC_CheckValueType, MVT::i8,
22472 : /* 47585*/ OPC_MoveParent,
22473 : /* 47586*/ OPC_MoveParent,
22474 : /* 47587*/ OPC_MoveChild1,
22475 : /* 47588*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22476 : /* 47591*/ OPC_CheckChild0Same, 1,
22477 : /* 47593*/ OPC_MoveChild1,
22478 : /* 47594*/ OPC_CheckValueType, MVT::i8,
22479 : /* 47596*/ OPC_MoveParent,
22480 : /* 47597*/ OPC_MoveParent,
22481 : /* 47598*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
22482 : /* 47600*/ OPC_MoveParent,
22483 : /* 47601*/ OPC_RecordChild1, // #2 = $src2
22484 : /* 47602*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22485 : /* 47604*/ OPC_MoveParent,
22486 : /* 47605*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22487 : /* 47607*/ OPC_MoveParent,
22488 : /* 47608*/ OPC_MoveChild1,
22489 : /* 47609*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
22490 : /* 47612*/ OPC_MoveChild0,
22491 : /* 47613*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22492 : /* 47616*/ OPC_MoveChild0,
22493 : /* 47617*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
22494 : /* 47620*/ OPC_Scope, 85, /*->47707*/ // 2 children in Scope
22495 : /* 47622*/ OPC_CheckChild0Same, 0,
22496 : /* 47624*/ OPC_CheckChild1Integer, 16,
22497 : /* 47626*/ OPC_CheckChild1Type, MVT::i32,
22498 : /* 47628*/ OPC_MoveParent,
22499 : /* 47629*/ OPC_MoveChild1,
22500 : /* 47630*/ OPC_CheckValueType, MVT::i8,
22501 : /* 47632*/ OPC_MoveParent,
22502 : /* 47633*/ OPC_MoveParent,
22503 : /* 47634*/ OPC_MoveChild1,
22504 : /* 47635*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22505 : /* 47638*/ OPC_MoveChild0,
22506 : /* 47639*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
22507 : /* 47642*/ OPC_CheckChild0Same, 1,
22508 : /* 47644*/ OPC_CheckChild1Integer, 16,
22509 : /* 47646*/ OPC_CheckChild1Type, MVT::i32,
22510 : /* 47648*/ OPC_MoveParent,
22511 : /* 47649*/ OPC_MoveChild1,
22512 : /* 47650*/ OPC_CheckValueType, MVT::i8,
22513 : /* 47652*/ OPC_MoveParent,
22514 : /* 47653*/ OPC_MoveParent,
22515 : /* 47654*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
22516 : /* 47656*/ OPC_MoveParent,
22517 : /* 47657*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22518 : /* 47659*/ OPC_MoveParent,
22519 : /* 47660*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22520 : /* 47662*/ OPC_CheckType, MVT::i32,
22521 : /* 47664*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
22522 : /* 47666*/ OPC_EmitInteger, MVT::i32, 8,
22523 : /* 47669*/ OPC_EmitInteger, MVT::i32, 8,
22524 : /* 47672*/ OPC_EmitInteger, MVT::i32, 8,
22525 : /* 47675*/ OPC_EmitInteger, MVT::i1, 0,
22526 : /* 47678*/ OPC_EmitInteger, MVT::i32, 0,
22527 : /* 47681*/ OPC_EmitInteger, MVT::i32, 0,
22528 : /* 47684*/ OPC_EmitInteger, MVT::i32, 0,
22529 : /* 47687*/ OPC_EmitInteger, MVT::i32, 0,
22530 : /* 47690*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
22531 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
22532 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
22533 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
22534 : /* 47707*/ /*Scope*/ 85, /*->47793*/
22535 : /* 47708*/ OPC_CheckChild0Same, 1,
22536 : /* 47710*/ OPC_CheckChild1Integer, 16,
22537 : /* 47712*/ OPC_CheckChild1Type, MVT::i32,
22538 : /* 47714*/ OPC_MoveParent,
22539 : /* 47715*/ OPC_MoveChild1,
22540 : /* 47716*/ OPC_CheckValueType, MVT::i8,
22541 : /* 47718*/ OPC_MoveParent,
22542 : /* 47719*/ OPC_MoveParent,
22543 : /* 47720*/ OPC_MoveChild1,
22544 : /* 47721*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22545 : /* 47724*/ OPC_MoveChild0,
22546 : /* 47725*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
22547 : /* 47728*/ OPC_CheckChild0Same, 0,
22548 : /* 47730*/ OPC_CheckChild1Integer, 16,
22549 : /* 47732*/ OPC_CheckChild1Type, MVT::i32,
22550 : /* 47734*/ OPC_MoveParent,
22551 : /* 47735*/ OPC_MoveChild1,
22552 : /* 47736*/ OPC_CheckValueType, MVT::i8,
22553 : /* 47738*/ OPC_MoveParent,
22554 : /* 47739*/ OPC_MoveParent,
22555 : /* 47740*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
22556 : /* 47742*/ OPC_MoveParent,
22557 : /* 47743*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22558 : /* 47745*/ OPC_MoveParent,
22559 : /* 47746*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22560 : /* 47748*/ OPC_CheckType, MVT::i32,
22561 : /* 47750*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
22562 : /* 47752*/ OPC_EmitInteger, MVT::i32, 8,
22563 : /* 47755*/ OPC_EmitInteger, MVT::i32, 8,
22564 : /* 47758*/ OPC_EmitInteger, MVT::i32, 8,
22565 : /* 47761*/ OPC_EmitInteger, MVT::i1, 0,
22566 : /* 47764*/ OPC_EmitInteger, MVT::i32, 0,
22567 : /* 47767*/ OPC_EmitInteger, MVT::i32, 0,
22568 : /* 47770*/ OPC_EmitInteger, MVT::i32, 0,
22569 : /* 47773*/ OPC_EmitInteger, MVT::i32, 0,
22570 : /* 47776*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
22571 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
22572 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
22573 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
22574 : /* 47793*/ 0, /*End of Scope*/
22575 : /* 47794*/ /*Scope*/ 86|128,1/*214*/, /*->48010*/
22576 : /* 47796*/ OPC_CheckChild0Same, 1,
22577 : /* 47798*/ OPC_MoveChild1,
22578 : /* 47799*/ OPC_CheckValueType, MVT::i8,
22579 : /* 47801*/ OPC_MoveParent,
22580 : /* 47802*/ OPC_MoveParent,
22581 : /* 47803*/ OPC_MoveChild1,
22582 : /* 47804*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22583 : /* 47807*/ OPC_CheckChild0Same, 0,
22584 : /* 47809*/ OPC_MoveChild1,
22585 : /* 47810*/ OPC_CheckValueType, MVT::i8,
22586 : /* 47812*/ OPC_MoveParent,
22587 : /* 47813*/ OPC_MoveParent,
22588 : /* 47814*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
22589 : /* 47816*/ OPC_MoveParent,
22590 : /* 47817*/ OPC_RecordChild1, // #2 = $src2
22591 : /* 47818*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22592 : /* 47820*/ OPC_MoveParent,
22593 : /* 47821*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22594 : /* 47823*/ OPC_MoveParent,
22595 : /* 47824*/ OPC_MoveChild1,
22596 : /* 47825*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
22597 : /* 47828*/ OPC_MoveChild0,
22598 : /* 47829*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22599 : /* 47832*/ OPC_MoveChild0,
22600 : /* 47833*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
22601 : /* 47836*/ OPC_Scope, 85, /*->47923*/ // 2 children in Scope
22602 : /* 47838*/ OPC_CheckChild0Same, 0,
22603 : /* 47840*/ OPC_CheckChild1Integer, 16,
22604 : /* 47842*/ OPC_CheckChild1Type, MVT::i32,
22605 : /* 47844*/ OPC_MoveParent,
22606 : /* 47845*/ OPC_MoveChild1,
22607 : /* 47846*/ OPC_CheckValueType, MVT::i8,
22608 : /* 47848*/ OPC_MoveParent,
22609 : /* 47849*/ OPC_MoveParent,
22610 : /* 47850*/ OPC_MoveChild1,
22611 : /* 47851*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22612 : /* 47854*/ OPC_MoveChild0,
22613 : /* 47855*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
22614 : /* 47858*/ OPC_CheckChild0Same, 1,
22615 : /* 47860*/ OPC_CheckChild1Integer, 16,
22616 : /* 47862*/ OPC_CheckChild1Type, MVT::i32,
22617 : /* 47864*/ OPC_MoveParent,
22618 : /* 47865*/ OPC_MoveChild1,
22619 : /* 47866*/ OPC_CheckValueType, MVT::i8,
22620 : /* 47868*/ OPC_MoveParent,
22621 : /* 47869*/ OPC_MoveParent,
22622 : /* 47870*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
22623 : /* 47872*/ OPC_MoveParent,
22624 : /* 47873*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22625 : /* 47875*/ OPC_MoveParent,
22626 : /* 47876*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22627 : /* 47878*/ OPC_CheckType, MVT::i32,
22628 : /* 47880*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
22629 : /* 47882*/ OPC_EmitInteger, MVT::i32, 8,
22630 : /* 47885*/ OPC_EmitInteger, MVT::i32, 8,
22631 : /* 47888*/ OPC_EmitInteger, MVT::i32, 8,
22632 : /* 47891*/ OPC_EmitInteger, MVT::i1, 0,
22633 : /* 47894*/ OPC_EmitInteger, MVT::i32, 0,
22634 : /* 47897*/ OPC_EmitInteger, MVT::i32, 0,
22635 : /* 47900*/ OPC_EmitInteger, MVT::i32, 0,
22636 : /* 47903*/ OPC_EmitInteger, MVT::i32, 0,
22637 : /* 47906*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
22638 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
22639 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
22640 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
22641 : /* 47923*/ /*Scope*/ 85, /*->48009*/
22642 : /* 47924*/ OPC_CheckChild0Same, 1,
22643 : /* 47926*/ OPC_CheckChild1Integer, 16,
22644 : /* 47928*/ OPC_CheckChild1Type, MVT::i32,
22645 : /* 47930*/ OPC_MoveParent,
22646 : /* 47931*/ OPC_MoveChild1,
22647 : /* 47932*/ OPC_CheckValueType, MVT::i8,
22648 : /* 47934*/ OPC_MoveParent,
22649 : /* 47935*/ OPC_MoveParent,
22650 : /* 47936*/ OPC_MoveChild1,
22651 : /* 47937*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22652 : /* 47940*/ OPC_MoveChild0,
22653 : /* 47941*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
22654 : /* 47944*/ OPC_CheckChild0Same, 0,
22655 : /* 47946*/ OPC_CheckChild1Integer, 16,
22656 : /* 47948*/ OPC_CheckChild1Type, MVT::i32,
22657 : /* 47950*/ OPC_MoveParent,
22658 : /* 47951*/ OPC_MoveChild1,
22659 : /* 47952*/ OPC_CheckValueType, MVT::i8,
22660 : /* 47954*/ OPC_MoveParent,
22661 : /* 47955*/ OPC_MoveParent,
22662 : /* 47956*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
22663 : /* 47958*/ OPC_MoveParent,
22664 : /* 47959*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22665 : /* 47961*/ OPC_MoveParent,
22666 : /* 47962*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22667 : /* 47964*/ OPC_CheckType, MVT::i32,
22668 : /* 47966*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
22669 : /* 47968*/ OPC_EmitInteger, MVT::i32, 8,
22670 : /* 47971*/ OPC_EmitInteger, MVT::i32, 8,
22671 : /* 47974*/ OPC_EmitInteger, MVT::i32, 8,
22672 : /* 47977*/ OPC_EmitInteger, MVT::i1, 0,
22673 : /* 47980*/ OPC_EmitInteger, MVT::i32, 0,
22674 : /* 47983*/ OPC_EmitInteger, MVT::i32, 0,
22675 : /* 47986*/ OPC_EmitInteger, MVT::i32, 0,
22676 : /* 47989*/ OPC_EmitInteger, MVT::i32, 0,
22677 : /* 47992*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
22678 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
22679 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
22680 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
22681 : /* 48009*/ 0, /*End of Scope*/
22682 : /* 48010*/ 0, /*End of Scope*/
22683 : /* 48011*/ /*Scope*/ 57|128,3/*441*/, /*->48454*/
22684 : /* 48013*/ OPC_RecordChild0, // #2 = $src2
22685 : /* 48014*/ OPC_MoveChild1,
22686 : /* 48015*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
22687 : /* 48018*/ OPC_MoveChild0,
22688 : /* 48019*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22689 : /* 48022*/ OPC_Scope, 85|128,1/*213*/, /*->48238*/ // 2 children in Scope
22690 : /* 48025*/ OPC_CheckChild0Same, 1,
22691 : /* 48027*/ OPC_MoveChild1,
22692 : /* 48028*/ OPC_CheckValueType, MVT::i8,
22693 : /* 48030*/ OPC_MoveParent,
22694 : /* 48031*/ OPC_MoveParent,
22695 : /* 48032*/ OPC_MoveChild1,
22696 : /* 48033*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22697 : /* 48036*/ OPC_CheckChild0Same, 0,
22698 : /* 48038*/ OPC_MoveChild1,
22699 : /* 48039*/ OPC_CheckValueType, MVT::i8,
22700 : /* 48041*/ OPC_MoveParent,
22701 : /* 48042*/ OPC_MoveParent,
22702 : /* 48043*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
22703 : /* 48045*/ OPC_MoveParent,
22704 : /* 48046*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22705 : /* 48048*/ OPC_MoveParent,
22706 : /* 48049*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22707 : /* 48051*/ OPC_MoveParent,
22708 : /* 48052*/ OPC_MoveChild1,
22709 : /* 48053*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
22710 : /* 48056*/ OPC_MoveChild0,
22711 : /* 48057*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22712 : /* 48060*/ OPC_MoveChild0,
22713 : /* 48061*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
22714 : /* 48064*/ OPC_Scope, 85, /*->48151*/ // 2 children in Scope
22715 : /* 48066*/ OPC_CheckChild0Same, 1,
22716 : /* 48068*/ OPC_CheckChild1Integer, 16,
22717 : /* 48070*/ OPC_CheckChild1Type, MVT::i32,
22718 : /* 48072*/ OPC_MoveParent,
22719 : /* 48073*/ OPC_MoveChild1,
22720 : /* 48074*/ OPC_CheckValueType, MVT::i8,
22721 : /* 48076*/ OPC_MoveParent,
22722 : /* 48077*/ OPC_MoveParent,
22723 : /* 48078*/ OPC_MoveChild1,
22724 : /* 48079*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22725 : /* 48082*/ OPC_MoveChild0,
22726 : /* 48083*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
22727 : /* 48086*/ OPC_CheckChild0Same, 0,
22728 : /* 48088*/ OPC_CheckChild1Integer, 16,
22729 : /* 48090*/ OPC_CheckChild1Type, MVT::i32,
22730 : /* 48092*/ OPC_MoveParent,
22731 : /* 48093*/ OPC_MoveChild1,
22732 : /* 48094*/ OPC_CheckValueType, MVT::i8,
22733 : /* 48096*/ OPC_MoveParent,
22734 : /* 48097*/ OPC_MoveParent,
22735 : /* 48098*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
22736 : /* 48100*/ OPC_MoveParent,
22737 : /* 48101*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22738 : /* 48103*/ OPC_MoveParent,
22739 : /* 48104*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22740 : /* 48106*/ OPC_CheckType, MVT::i32,
22741 : /* 48108*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
22742 : /* 48110*/ OPC_EmitInteger, MVT::i32, 8,
22743 : /* 48113*/ OPC_EmitInteger, MVT::i32, 8,
22744 : /* 48116*/ OPC_EmitInteger, MVT::i32, 8,
22745 : /* 48119*/ OPC_EmitInteger, MVT::i1, 0,
22746 : /* 48122*/ OPC_EmitInteger, MVT::i32, 0,
22747 : /* 48125*/ OPC_EmitInteger, MVT::i32, 0,
22748 : /* 48128*/ OPC_EmitInteger, MVT::i32, 0,
22749 : /* 48131*/ OPC_EmitInteger, MVT::i32, 0,
22750 : /* 48134*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
22751 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
22752 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
22753 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
22754 : /* 48151*/ /*Scope*/ 85, /*->48237*/
22755 : /* 48152*/ OPC_CheckChild0Same, 0,
22756 : /* 48154*/ OPC_CheckChild1Integer, 16,
22757 : /* 48156*/ OPC_CheckChild1Type, MVT::i32,
22758 : /* 48158*/ OPC_MoveParent,
22759 : /* 48159*/ OPC_MoveChild1,
22760 : /* 48160*/ OPC_CheckValueType, MVT::i8,
22761 : /* 48162*/ OPC_MoveParent,
22762 : /* 48163*/ OPC_MoveParent,
22763 : /* 48164*/ OPC_MoveChild1,
22764 : /* 48165*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22765 : /* 48168*/ OPC_MoveChild0,
22766 : /* 48169*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
22767 : /* 48172*/ OPC_CheckChild0Same, 1,
22768 : /* 48174*/ OPC_CheckChild1Integer, 16,
22769 : /* 48176*/ OPC_CheckChild1Type, MVT::i32,
22770 : /* 48178*/ OPC_MoveParent,
22771 : /* 48179*/ OPC_MoveChild1,
22772 : /* 48180*/ OPC_CheckValueType, MVT::i8,
22773 : /* 48182*/ OPC_MoveParent,
22774 : /* 48183*/ OPC_MoveParent,
22775 : /* 48184*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
22776 : /* 48186*/ OPC_MoveParent,
22777 : /* 48187*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22778 : /* 48189*/ OPC_MoveParent,
22779 : /* 48190*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22780 : /* 48192*/ OPC_CheckType, MVT::i32,
22781 : /* 48194*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
22782 : /* 48196*/ OPC_EmitInteger, MVT::i32, 8,
22783 : /* 48199*/ OPC_EmitInteger, MVT::i32, 8,
22784 : /* 48202*/ OPC_EmitInteger, MVT::i32, 8,
22785 : /* 48205*/ OPC_EmitInteger, MVT::i1, 0,
22786 : /* 48208*/ OPC_EmitInteger, MVT::i32, 0,
22787 : /* 48211*/ OPC_EmitInteger, MVT::i32, 0,
22788 : /* 48214*/ OPC_EmitInteger, MVT::i32, 0,
22789 : /* 48217*/ OPC_EmitInteger, MVT::i32, 0,
22790 : /* 48220*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
22791 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
22792 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
22793 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
22794 : /* 48237*/ 0, /*End of Scope*/
22795 : /* 48238*/ /*Scope*/ 85|128,1/*213*/, /*->48453*/
22796 : /* 48240*/ OPC_CheckChild0Same, 0,
22797 : /* 48242*/ OPC_MoveChild1,
22798 : /* 48243*/ OPC_CheckValueType, MVT::i8,
22799 : /* 48245*/ OPC_MoveParent,
22800 : /* 48246*/ OPC_MoveParent,
22801 : /* 48247*/ OPC_MoveChild1,
22802 : /* 48248*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22803 : /* 48251*/ OPC_CheckChild0Same, 1,
22804 : /* 48253*/ OPC_MoveChild1,
22805 : /* 48254*/ OPC_CheckValueType, MVT::i8,
22806 : /* 48256*/ OPC_MoveParent,
22807 : /* 48257*/ OPC_MoveParent,
22808 : /* 48258*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
22809 : /* 48260*/ OPC_MoveParent,
22810 : /* 48261*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22811 : /* 48263*/ OPC_MoveParent,
22812 : /* 48264*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22813 : /* 48266*/ OPC_MoveParent,
22814 : /* 48267*/ OPC_MoveChild1,
22815 : /* 48268*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
22816 : /* 48271*/ OPC_MoveChild0,
22817 : /* 48272*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22818 : /* 48275*/ OPC_MoveChild0,
22819 : /* 48276*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
22820 : /* 48279*/ OPC_Scope, 85, /*->48366*/ // 2 children in Scope
22821 : /* 48281*/ OPC_CheckChild0Same, 1,
22822 : /* 48283*/ OPC_CheckChild1Integer, 16,
22823 : /* 48285*/ OPC_CheckChild1Type, MVT::i32,
22824 : /* 48287*/ OPC_MoveParent,
22825 : /* 48288*/ OPC_MoveChild1,
22826 : /* 48289*/ OPC_CheckValueType, MVT::i8,
22827 : /* 48291*/ OPC_MoveParent,
22828 : /* 48292*/ OPC_MoveParent,
22829 : /* 48293*/ OPC_MoveChild1,
22830 : /* 48294*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22831 : /* 48297*/ OPC_MoveChild0,
22832 : /* 48298*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
22833 : /* 48301*/ OPC_CheckChild0Same, 0,
22834 : /* 48303*/ OPC_CheckChild1Integer, 16,
22835 : /* 48305*/ OPC_CheckChild1Type, MVT::i32,
22836 : /* 48307*/ OPC_MoveParent,
22837 : /* 48308*/ OPC_MoveChild1,
22838 : /* 48309*/ OPC_CheckValueType, MVT::i8,
22839 : /* 48311*/ OPC_MoveParent,
22840 : /* 48312*/ OPC_MoveParent,
22841 : /* 48313*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
22842 : /* 48315*/ OPC_MoveParent,
22843 : /* 48316*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22844 : /* 48318*/ OPC_MoveParent,
22845 : /* 48319*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22846 : /* 48321*/ OPC_CheckType, MVT::i32,
22847 : /* 48323*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
22848 : /* 48325*/ OPC_EmitInteger, MVT::i32, 8,
22849 : /* 48328*/ OPC_EmitInteger, MVT::i32, 8,
22850 : /* 48331*/ OPC_EmitInteger, MVT::i32, 8,
22851 : /* 48334*/ OPC_EmitInteger, MVT::i1, 0,
22852 : /* 48337*/ OPC_EmitInteger, MVT::i32, 0,
22853 : /* 48340*/ OPC_EmitInteger, MVT::i32, 0,
22854 : /* 48343*/ OPC_EmitInteger, MVT::i32, 0,
22855 : /* 48346*/ OPC_EmitInteger, MVT::i32, 0,
22856 : /* 48349*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
22857 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
22858 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
22859 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
22860 : /* 48366*/ /*Scope*/ 85, /*->48452*/
22861 : /* 48367*/ OPC_CheckChild0Same, 0,
22862 : /* 48369*/ OPC_CheckChild1Integer, 16,
22863 : /* 48371*/ OPC_CheckChild1Type, MVT::i32,
22864 : /* 48373*/ OPC_MoveParent,
22865 : /* 48374*/ OPC_MoveChild1,
22866 : /* 48375*/ OPC_CheckValueType, MVT::i8,
22867 : /* 48377*/ OPC_MoveParent,
22868 : /* 48378*/ OPC_MoveParent,
22869 : /* 48379*/ OPC_MoveChild1,
22870 : /* 48380*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22871 : /* 48383*/ OPC_MoveChild0,
22872 : /* 48384*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
22873 : /* 48387*/ OPC_CheckChild0Same, 1,
22874 : /* 48389*/ OPC_CheckChild1Integer, 16,
22875 : /* 48391*/ OPC_CheckChild1Type, MVT::i32,
22876 : /* 48393*/ OPC_MoveParent,
22877 : /* 48394*/ OPC_MoveChild1,
22878 : /* 48395*/ OPC_CheckValueType, MVT::i8,
22879 : /* 48397*/ OPC_MoveParent,
22880 : /* 48398*/ OPC_MoveParent,
22881 : /* 48399*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
22882 : /* 48401*/ OPC_MoveParent,
22883 : /* 48402*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22884 : /* 48404*/ OPC_MoveParent,
22885 : /* 48405*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22886 : /* 48407*/ OPC_CheckType, MVT::i32,
22887 : /* 48409*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
22888 : /* 48411*/ OPC_EmitInteger, MVT::i32, 8,
22889 : /* 48414*/ OPC_EmitInteger, MVT::i32, 8,
22890 : /* 48417*/ OPC_EmitInteger, MVT::i32, 8,
22891 : /* 48420*/ OPC_EmitInteger, MVT::i1, 0,
22892 : /* 48423*/ OPC_EmitInteger, MVT::i32, 0,
22893 : /* 48426*/ OPC_EmitInteger, MVT::i32, 0,
22894 : /* 48429*/ OPC_EmitInteger, MVT::i32, 0,
22895 : /* 48432*/ OPC_EmitInteger, MVT::i32, 0,
22896 : /* 48435*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
22897 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
22898 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
22899 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
22900 : /* 48452*/ 0, /*End of Scope*/
22901 : /* 48453*/ 0, /*End of Scope*/
22902 : /* 48454*/ /*Scope*/ 58|128,3/*442*/, /*->48898*/
22903 : /* 48456*/ OPC_MoveChild0,
22904 : /* 48457*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
22905 : /* 48460*/ OPC_MoveChild0,
22906 : /* 48461*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22907 : /* 48464*/ OPC_Scope, 86|128,1/*214*/, /*->48681*/ // 2 children in Scope
22908 : /* 48467*/ OPC_CheckChild0Same, 1,
22909 : /* 48469*/ OPC_MoveChild1,
22910 : /* 48470*/ OPC_CheckValueType, MVT::i8,
22911 : /* 48472*/ OPC_MoveParent,
22912 : /* 48473*/ OPC_MoveParent,
22913 : /* 48474*/ OPC_MoveChild1,
22914 : /* 48475*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22915 : /* 48478*/ OPC_CheckChild0Same, 0,
22916 : /* 48480*/ OPC_MoveChild1,
22917 : /* 48481*/ OPC_CheckValueType, MVT::i8,
22918 : /* 48483*/ OPC_MoveParent,
22919 : /* 48484*/ OPC_MoveParent,
22920 : /* 48485*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
22921 : /* 48487*/ OPC_MoveParent,
22922 : /* 48488*/ OPC_RecordChild1, // #2 = $src2
22923 : /* 48489*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22924 : /* 48491*/ OPC_MoveParent,
22925 : /* 48492*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22926 : /* 48494*/ OPC_MoveParent,
22927 : /* 48495*/ OPC_MoveChild1,
22928 : /* 48496*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
22929 : /* 48499*/ OPC_MoveChild0,
22930 : /* 48500*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22931 : /* 48503*/ OPC_MoveChild0,
22932 : /* 48504*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
22933 : /* 48507*/ OPC_Scope, 85, /*->48594*/ // 2 children in Scope
22934 : /* 48509*/ OPC_CheckChild0Same, 1,
22935 : /* 48511*/ OPC_CheckChild1Integer, 16,
22936 : /* 48513*/ OPC_CheckChild1Type, MVT::i32,
22937 : /* 48515*/ OPC_MoveParent,
22938 : /* 48516*/ OPC_MoveChild1,
22939 : /* 48517*/ OPC_CheckValueType, MVT::i8,
22940 : /* 48519*/ OPC_MoveParent,
22941 : /* 48520*/ OPC_MoveParent,
22942 : /* 48521*/ OPC_MoveChild1,
22943 : /* 48522*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22944 : /* 48525*/ OPC_MoveChild0,
22945 : /* 48526*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
22946 : /* 48529*/ OPC_CheckChild0Same, 0,
22947 : /* 48531*/ OPC_CheckChild1Integer, 16,
22948 : /* 48533*/ OPC_CheckChild1Type, MVT::i32,
22949 : /* 48535*/ OPC_MoveParent,
22950 : /* 48536*/ OPC_MoveChild1,
22951 : /* 48537*/ OPC_CheckValueType, MVT::i8,
22952 : /* 48539*/ OPC_MoveParent,
22953 : /* 48540*/ OPC_MoveParent,
22954 : /* 48541*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
22955 : /* 48543*/ OPC_MoveParent,
22956 : /* 48544*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22957 : /* 48546*/ OPC_MoveParent,
22958 : /* 48547*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22959 : /* 48549*/ OPC_CheckType, MVT::i32,
22960 : /* 48551*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
22961 : /* 48553*/ OPC_EmitInteger, MVT::i32, 8,
22962 : /* 48556*/ OPC_EmitInteger, MVT::i32, 8,
22963 : /* 48559*/ OPC_EmitInteger, MVT::i32, 8,
22964 : /* 48562*/ OPC_EmitInteger, MVT::i1, 0,
22965 : /* 48565*/ OPC_EmitInteger, MVT::i32, 0,
22966 : /* 48568*/ OPC_EmitInteger, MVT::i32, 0,
22967 : /* 48571*/ OPC_EmitInteger, MVT::i32, 0,
22968 : /* 48574*/ OPC_EmitInteger, MVT::i32, 0,
22969 : /* 48577*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
22970 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
22971 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
22972 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
22973 : /* 48594*/ /*Scope*/ 85, /*->48680*/
22974 : /* 48595*/ OPC_CheckChild0Same, 0,
22975 : /* 48597*/ OPC_CheckChild1Integer, 16,
22976 : /* 48599*/ OPC_CheckChild1Type, MVT::i32,
22977 : /* 48601*/ OPC_MoveParent,
22978 : /* 48602*/ OPC_MoveChild1,
22979 : /* 48603*/ OPC_CheckValueType, MVT::i8,
22980 : /* 48605*/ OPC_MoveParent,
22981 : /* 48606*/ OPC_MoveParent,
22982 : /* 48607*/ OPC_MoveChild1,
22983 : /* 48608*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
22984 : /* 48611*/ OPC_MoveChild0,
22985 : /* 48612*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
22986 : /* 48615*/ OPC_CheckChild0Same, 1,
22987 : /* 48617*/ OPC_CheckChild1Integer, 16,
22988 : /* 48619*/ OPC_CheckChild1Type, MVT::i32,
22989 : /* 48621*/ OPC_MoveParent,
22990 : /* 48622*/ OPC_MoveChild1,
22991 : /* 48623*/ OPC_CheckValueType, MVT::i8,
22992 : /* 48625*/ OPC_MoveParent,
22993 : /* 48626*/ OPC_MoveParent,
22994 : /* 48627*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
22995 : /* 48629*/ OPC_MoveParent,
22996 : /* 48630*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22997 : /* 48632*/ OPC_MoveParent,
22998 : /* 48633*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
22999 : /* 48635*/ OPC_CheckType, MVT::i32,
23000 : /* 48637*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
23001 : /* 48639*/ OPC_EmitInteger, MVT::i32, 8,
23002 : /* 48642*/ OPC_EmitInteger, MVT::i32, 8,
23003 : /* 48645*/ OPC_EmitInteger, MVT::i32, 8,
23004 : /* 48648*/ OPC_EmitInteger, MVT::i1, 0,
23005 : /* 48651*/ OPC_EmitInteger, MVT::i32, 0,
23006 : /* 48654*/ OPC_EmitInteger, MVT::i32, 0,
23007 : /* 48657*/ OPC_EmitInteger, MVT::i32, 0,
23008 : /* 48660*/ OPC_EmitInteger, MVT::i32, 0,
23009 : /* 48663*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
23010 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
23011 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
23012 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
23013 : /* 48680*/ 0, /*End of Scope*/
23014 : /* 48681*/ /*Scope*/ 86|128,1/*214*/, /*->48897*/
23015 : /* 48683*/ OPC_CheckChild0Same, 0,
23016 : /* 48685*/ OPC_MoveChild1,
23017 : /* 48686*/ OPC_CheckValueType, MVT::i8,
23018 : /* 48688*/ OPC_MoveParent,
23019 : /* 48689*/ OPC_MoveParent,
23020 : /* 48690*/ OPC_MoveChild1,
23021 : /* 48691*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23022 : /* 48694*/ OPC_CheckChild0Same, 1,
23023 : /* 48696*/ OPC_MoveChild1,
23024 : /* 48697*/ OPC_CheckValueType, MVT::i8,
23025 : /* 48699*/ OPC_MoveParent,
23026 : /* 48700*/ OPC_MoveParent,
23027 : /* 48701*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
23028 : /* 48703*/ OPC_MoveParent,
23029 : /* 48704*/ OPC_RecordChild1, // #2 = $src2
23030 : /* 48705*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23031 : /* 48707*/ OPC_MoveParent,
23032 : /* 48708*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23033 : /* 48710*/ OPC_MoveParent,
23034 : /* 48711*/ OPC_MoveChild1,
23035 : /* 48712*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
23036 : /* 48715*/ OPC_MoveChild0,
23037 : /* 48716*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23038 : /* 48719*/ OPC_MoveChild0,
23039 : /* 48720*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
23040 : /* 48723*/ OPC_Scope, 85, /*->48810*/ // 2 children in Scope
23041 : /* 48725*/ OPC_CheckChild0Same, 1,
23042 : /* 48727*/ OPC_CheckChild1Integer, 16,
23043 : /* 48729*/ OPC_CheckChild1Type, MVT::i32,
23044 : /* 48731*/ OPC_MoveParent,
23045 : /* 48732*/ OPC_MoveChild1,
23046 : /* 48733*/ OPC_CheckValueType, MVT::i8,
23047 : /* 48735*/ OPC_MoveParent,
23048 : /* 48736*/ OPC_MoveParent,
23049 : /* 48737*/ OPC_MoveChild1,
23050 : /* 48738*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23051 : /* 48741*/ OPC_MoveChild0,
23052 : /* 48742*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
23053 : /* 48745*/ OPC_CheckChild0Same, 0,
23054 : /* 48747*/ OPC_CheckChild1Integer, 16,
23055 : /* 48749*/ OPC_CheckChild1Type, MVT::i32,
23056 : /* 48751*/ OPC_MoveParent,
23057 : /* 48752*/ OPC_MoveChild1,
23058 : /* 48753*/ OPC_CheckValueType, MVT::i8,
23059 : /* 48755*/ OPC_MoveParent,
23060 : /* 48756*/ OPC_MoveParent,
23061 : /* 48757*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
23062 : /* 48759*/ OPC_MoveParent,
23063 : /* 48760*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23064 : /* 48762*/ OPC_MoveParent,
23065 : /* 48763*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23066 : /* 48765*/ OPC_CheckType, MVT::i32,
23067 : /* 48767*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
23068 : /* 48769*/ OPC_EmitInteger, MVT::i32, 8,
23069 : /* 48772*/ OPC_EmitInteger, MVT::i32, 8,
23070 : /* 48775*/ OPC_EmitInteger, MVT::i32, 8,
23071 : /* 48778*/ OPC_EmitInteger, MVT::i1, 0,
23072 : /* 48781*/ OPC_EmitInteger, MVT::i32, 0,
23073 : /* 48784*/ OPC_EmitInteger, MVT::i32, 0,
23074 : /* 48787*/ OPC_EmitInteger, MVT::i32, 0,
23075 : /* 48790*/ OPC_EmitInteger, MVT::i32, 0,
23076 : /* 48793*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
23077 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
23078 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
23079 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
23080 : /* 48810*/ /*Scope*/ 85, /*->48896*/
23081 : /* 48811*/ OPC_CheckChild0Same, 0,
23082 : /* 48813*/ OPC_CheckChild1Integer, 16,
23083 : /* 48815*/ OPC_CheckChild1Type, MVT::i32,
23084 : /* 48817*/ OPC_MoveParent,
23085 : /* 48818*/ OPC_MoveChild1,
23086 : /* 48819*/ OPC_CheckValueType, MVT::i8,
23087 : /* 48821*/ OPC_MoveParent,
23088 : /* 48822*/ OPC_MoveParent,
23089 : /* 48823*/ OPC_MoveChild1,
23090 : /* 48824*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23091 : /* 48827*/ OPC_MoveChild0,
23092 : /* 48828*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
23093 : /* 48831*/ OPC_CheckChild0Same, 1,
23094 : /* 48833*/ OPC_CheckChild1Integer, 16,
23095 : /* 48835*/ OPC_CheckChild1Type, MVT::i32,
23096 : /* 48837*/ OPC_MoveParent,
23097 : /* 48838*/ OPC_MoveChild1,
23098 : /* 48839*/ OPC_CheckValueType, MVT::i8,
23099 : /* 48841*/ OPC_MoveParent,
23100 : /* 48842*/ OPC_MoveParent,
23101 : /* 48843*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
23102 : /* 48845*/ OPC_MoveParent,
23103 : /* 48846*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23104 : /* 48848*/ OPC_MoveParent,
23105 : /* 48849*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23106 : /* 48851*/ OPC_CheckType, MVT::i32,
23107 : /* 48853*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
23108 : /* 48855*/ OPC_EmitInteger, MVT::i32, 8,
23109 : /* 48858*/ OPC_EmitInteger, MVT::i32, 8,
23110 : /* 48861*/ OPC_EmitInteger, MVT::i32, 8,
23111 : /* 48864*/ OPC_EmitInteger, MVT::i1, 0,
23112 : /* 48867*/ OPC_EmitInteger, MVT::i32, 0,
23113 : /* 48870*/ OPC_EmitInteger, MVT::i32, 0,
23114 : /* 48873*/ OPC_EmitInteger, MVT::i32, 0,
23115 : /* 48876*/ OPC_EmitInteger, MVT::i32, 0,
23116 : /* 48879*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
23117 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
23118 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
23119 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
23120 : /* 48896*/ 0, /*End of Scope*/
23121 : /* 48897*/ 0, /*End of Scope*/
23122 : /* 48898*/ 0, /*End of Scope*/
23123 : /* 48899*/ /*Scope*/ 32|128,7/*928*/, /*->49829*/
23124 : /* 48901*/ OPC_CheckChild0Same, 0,
23125 : /* 48903*/ OPC_CheckChild1Integer, 8,
23126 : /* 48905*/ OPC_CheckChild1Type, MVT::i32,
23127 : /* 48907*/ OPC_MoveParent,
23128 : /* 48908*/ OPC_MoveChild1,
23129 : /* 48909*/ OPC_CheckValueType, MVT::i8,
23130 : /* 48911*/ OPC_MoveParent,
23131 : /* 48912*/ OPC_MoveParent,
23132 : /* 48913*/ OPC_MoveChild1,
23133 : /* 48914*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23134 : /* 48917*/ OPC_MoveChild0,
23135 : /* 48918*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
23136 : /* 48921*/ OPC_CheckChild0Same, 1,
23137 : /* 48923*/ OPC_CheckChild1Integer, 8,
23138 : /* 48925*/ OPC_CheckChild1Type, MVT::i32,
23139 : /* 48927*/ OPC_MoveParent,
23140 : /* 48928*/ OPC_MoveChild1,
23141 : /* 48929*/ OPC_CheckValueType, MVT::i8,
23142 : /* 48931*/ OPC_MoveParent,
23143 : /* 48932*/ OPC_MoveParent,
23144 : /* 48933*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
23145 : /* 48935*/ OPC_MoveParent,
23146 : /* 48936*/ OPC_MoveChild1,
23147 : /* 48937*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
23148 : /* 48940*/ OPC_Scope, 57|128,3/*441*/, /*->49384*/ // 2 children in Scope
23149 : /* 48943*/ OPC_RecordChild0, // #2 = $src2
23150 : /* 48944*/ OPC_MoveChild1,
23151 : /* 48945*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
23152 : /* 48948*/ OPC_MoveChild0,
23153 : /* 48949*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23154 : /* 48952*/ OPC_Scope, 85|128,1/*213*/, /*->49168*/ // 2 children in Scope
23155 : /* 48955*/ OPC_CheckChild0Same, 1,
23156 : /* 48957*/ OPC_MoveChild1,
23157 : /* 48958*/ OPC_CheckValueType, MVT::i8,
23158 : /* 48960*/ OPC_MoveParent,
23159 : /* 48961*/ OPC_MoveParent,
23160 : /* 48962*/ OPC_MoveChild1,
23161 : /* 48963*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23162 : /* 48966*/ OPC_CheckChild0Same, 0,
23163 : /* 48968*/ OPC_MoveChild1,
23164 : /* 48969*/ OPC_CheckValueType, MVT::i8,
23165 : /* 48971*/ OPC_MoveParent,
23166 : /* 48972*/ OPC_MoveParent,
23167 : /* 48973*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
23168 : /* 48975*/ OPC_MoveParent,
23169 : /* 48976*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23170 : /* 48978*/ OPC_MoveParent,
23171 : /* 48979*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23172 : /* 48981*/ OPC_MoveParent,
23173 : /* 48982*/ OPC_MoveChild1,
23174 : /* 48983*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
23175 : /* 48986*/ OPC_MoveChild0,
23176 : /* 48987*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23177 : /* 48990*/ OPC_MoveChild0,
23178 : /* 48991*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
23179 : /* 48994*/ OPC_Scope, 85, /*->49081*/ // 2 children in Scope
23180 : /* 48996*/ OPC_CheckChild0Same, 1,
23181 : /* 48998*/ OPC_CheckChild1Integer, 16,
23182 : /* 49000*/ OPC_CheckChild1Type, MVT::i32,
23183 : /* 49002*/ OPC_MoveParent,
23184 : /* 49003*/ OPC_MoveChild1,
23185 : /* 49004*/ OPC_CheckValueType, MVT::i8,
23186 : /* 49006*/ OPC_MoveParent,
23187 : /* 49007*/ OPC_MoveParent,
23188 : /* 49008*/ OPC_MoveChild1,
23189 : /* 49009*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23190 : /* 49012*/ OPC_MoveChild0,
23191 : /* 49013*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
23192 : /* 49016*/ OPC_CheckChild0Same, 0,
23193 : /* 49018*/ OPC_CheckChild1Integer, 16,
23194 : /* 49020*/ OPC_CheckChild1Type, MVT::i32,
23195 : /* 49022*/ OPC_MoveParent,
23196 : /* 49023*/ OPC_MoveChild1,
23197 : /* 49024*/ OPC_CheckValueType, MVT::i8,
23198 : /* 49026*/ OPC_MoveParent,
23199 : /* 49027*/ OPC_MoveParent,
23200 : /* 49028*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
23201 : /* 49030*/ OPC_MoveParent,
23202 : /* 49031*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23203 : /* 49033*/ OPC_MoveParent,
23204 : /* 49034*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23205 : /* 49036*/ OPC_CheckType, MVT::i32,
23206 : /* 49038*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
23207 : /* 49040*/ OPC_EmitInteger, MVT::i32, 8,
23208 : /* 49043*/ OPC_EmitInteger, MVT::i32, 8,
23209 : /* 49046*/ OPC_EmitInteger, MVT::i32, 8,
23210 : /* 49049*/ OPC_EmitInteger, MVT::i1, 0,
23211 : /* 49052*/ OPC_EmitInteger, MVT::i32, 0,
23212 : /* 49055*/ OPC_EmitInteger, MVT::i32, 0,
23213 : /* 49058*/ OPC_EmitInteger, MVT::i32, 0,
23214 : /* 49061*/ OPC_EmitInteger, MVT::i32, 0,
23215 : /* 49064*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
23216 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
23217 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
23218 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
23219 : /* 49081*/ /*Scope*/ 85, /*->49167*/
23220 : /* 49082*/ OPC_CheckChild0Same, 0,
23221 : /* 49084*/ OPC_CheckChild1Integer, 16,
23222 : /* 49086*/ OPC_CheckChild1Type, MVT::i32,
23223 : /* 49088*/ OPC_MoveParent,
23224 : /* 49089*/ OPC_MoveChild1,
23225 : /* 49090*/ OPC_CheckValueType, MVT::i8,
23226 : /* 49092*/ OPC_MoveParent,
23227 : /* 49093*/ OPC_MoveParent,
23228 : /* 49094*/ OPC_MoveChild1,
23229 : /* 49095*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23230 : /* 49098*/ OPC_MoveChild0,
23231 : /* 49099*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
23232 : /* 49102*/ OPC_CheckChild0Same, 1,
23233 : /* 49104*/ OPC_CheckChild1Integer, 16,
23234 : /* 49106*/ OPC_CheckChild1Type, MVT::i32,
23235 : /* 49108*/ OPC_MoveParent,
23236 : /* 49109*/ OPC_MoveChild1,
23237 : /* 49110*/ OPC_CheckValueType, MVT::i8,
23238 : /* 49112*/ OPC_MoveParent,
23239 : /* 49113*/ OPC_MoveParent,
23240 : /* 49114*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
23241 : /* 49116*/ OPC_MoveParent,
23242 : /* 49117*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23243 : /* 49119*/ OPC_MoveParent,
23244 : /* 49120*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23245 : /* 49122*/ OPC_CheckType, MVT::i32,
23246 : /* 49124*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
23247 : /* 49126*/ OPC_EmitInteger, MVT::i32, 8,
23248 : /* 49129*/ OPC_EmitInteger, MVT::i32, 8,
23249 : /* 49132*/ OPC_EmitInteger, MVT::i32, 8,
23250 : /* 49135*/ OPC_EmitInteger, MVT::i1, 0,
23251 : /* 49138*/ OPC_EmitInteger, MVT::i32, 0,
23252 : /* 49141*/ OPC_EmitInteger, MVT::i32, 0,
23253 : /* 49144*/ OPC_EmitInteger, MVT::i32, 0,
23254 : /* 49147*/ OPC_EmitInteger, MVT::i32, 0,
23255 : /* 49150*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
23256 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
23257 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
23258 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
23259 : /* 49167*/ 0, /*End of Scope*/
23260 : /* 49168*/ /*Scope*/ 85|128,1/*213*/, /*->49383*/
23261 : /* 49170*/ OPC_CheckChild0Same, 0,
23262 : /* 49172*/ OPC_MoveChild1,
23263 : /* 49173*/ OPC_CheckValueType, MVT::i8,
23264 : /* 49175*/ OPC_MoveParent,
23265 : /* 49176*/ OPC_MoveParent,
23266 : /* 49177*/ OPC_MoveChild1,
23267 : /* 49178*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23268 : /* 49181*/ OPC_CheckChild0Same, 1,
23269 : /* 49183*/ OPC_MoveChild1,
23270 : /* 49184*/ OPC_CheckValueType, MVT::i8,
23271 : /* 49186*/ OPC_MoveParent,
23272 : /* 49187*/ OPC_MoveParent,
23273 : /* 49188*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
23274 : /* 49190*/ OPC_MoveParent,
23275 : /* 49191*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23276 : /* 49193*/ OPC_MoveParent,
23277 : /* 49194*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23278 : /* 49196*/ OPC_MoveParent,
23279 : /* 49197*/ OPC_MoveChild1,
23280 : /* 49198*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
23281 : /* 49201*/ OPC_MoveChild0,
23282 : /* 49202*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23283 : /* 49205*/ OPC_MoveChild0,
23284 : /* 49206*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
23285 : /* 49209*/ OPC_Scope, 85, /*->49296*/ // 2 children in Scope
23286 : /* 49211*/ OPC_CheckChild0Same, 1,
23287 : /* 49213*/ OPC_CheckChild1Integer, 16,
23288 : /* 49215*/ OPC_CheckChild1Type, MVT::i32,
23289 : /* 49217*/ OPC_MoveParent,
23290 : /* 49218*/ OPC_MoveChild1,
23291 : /* 49219*/ OPC_CheckValueType, MVT::i8,
23292 : /* 49221*/ OPC_MoveParent,
23293 : /* 49222*/ OPC_MoveParent,
23294 : /* 49223*/ OPC_MoveChild1,
23295 : /* 49224*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23296 : /* 49227*/ OPC_MoveChild0,
23297 : /* 49228*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
23298 : /* 49231*/ OPC_CheckChild0Same, 0,
23299 : /* 49233*/ OPC_CheckChild1Integer, 16,
23300 : /* 49235*/ OPC_CheckChild1Type, MVT::i32,
23301 : /* 49237*/ OPC_MoveParent,
23302 : /* 49238*/ OPC_MoveChild1,
23303 : /* 49239*/ OPC_CheckValueType, MVT::i8,
23304 : /* 49241*/ OPC_MoveParent,
23305 : /* 49242*/ OPC_MoveParent,
23306 : /* 49243*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
23307 : /* 49245*/ OPC_MoveParent,
23308 : /* 49246*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23309 : /* 49248*/ OPC_MoveParent,
23310 : /* 49249*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23311 : /* 49251*/ OPC_CheckType, MVT::i32,
23312 : /* 49253*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
23313 : /* 49255*/ OPC_EmitInteger, MVT::i32, 8,
23314 : /* 49258*/ OPC_EmitInteger, MVT::i32, 8,
23315 : /* 49261*/ OPC_EmitInteger, MVT::i32, 8,
23316 : /* 49264*/ OPC_EmitInteger, MVT::i1, 0,
23317 : /* 49267*/ OPC_EmitInteger, MVT::i32, 0,
23318 : /* 49270*/ OPC_EmitInteger, MVT::i32, 0,
23319 : /* 49273*/ OPC_EmitInteger, MVT::i32, 0,
23320 : /* 49276*/ OPC_EmitInteger, MVT::i32, 0,
23321 : /* 49279*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
23322 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
23323 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
23324 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
23325 : /* 49296*/ /*Scope*/ 85, /*->49382*/
23326 : /* 49297*/ OPC_CheckChild0Same, 0,
23327 : /* 49299*/ OPC_CheckChild1Integer, 16,
23328 : /* 49301*/ OPC_CheckChild1Type, MVT::i32,
23329 : /* 49303*/ OPC_MoveParent,
23330 : /* 49304*/ OPC_MoveChild1,
23331 : /* 49305*/ OPC_CheckValueType, MVT::i8,
23332 : /* 49307*/ OPC_MoveParent,
23333 : /* 49308*/ OPC_MoveParent,
23334 : /* 49309*/ OPC_MoveChild1,
23335 : /* 49310*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23336 : /* 49313*/ OPC_MoveChild0,
23337 : /* 49314*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
23338 : /* 49317*/ OPC_CheckChild0Same, 1,
23339 : /* 49319*/ OPC_CheckChild1Integer, 16,
23340 : /* 49321*/ OPC_CheckChild1Type, MVT::i32,
23341 : /* 49323*/ OPC_MoveParent,
23342 : /* 49324*/ OPC_MoveChild1,
23343 : /* 49325*/ OPC_CheckValueType, MVT::i8,
23344 : /* 49327*/ OPC_MoveParent,
23345 : /* 49328*/ OPC_MoveParent,
23346 : /* 49329*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
23347 : /* 49331*/ OPC_MoveParent,
23348 : /* 49332*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23349 : /* 49334*/ OPC_MoveParent,
23350 : /* 49335*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23351 : /* 49337*/ OPC_CheckType, MVT::i32,
23352 : /* 49339*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
23353 : /* 49341*/ OPC_EmitInteger, MVT::i32, 8,
23354 : /* 49344*/ OPC_EmitInteger, MVT::i32, 8,
23355 : /* 49347*/ OPC_EmitInteger, MVT::i32, 8,
23356 : /* 49350*/ OPC_EmitInteger, MVT::i1, 0,
23357 : /* 49353*/ OPC_EmitInteger, MVT::i32, 0,
23358 : /* 49356*/ OPC_EmitInteger, MVT::i32, 0,
23359 : /* 49359*/ OPC_EmitInteger, MVT::i32, 0,
23360 : /* 49362*/ OPC_EmitInteger, MVT::i32, 0,
23361 : /* 49365*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
23362 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
23363 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
23364 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
23365 : /* 49382*/ 0, /*End of Scope*/
23366 : /* 49383*/ 0, /*End of Scope*/
23367 : /* 49384*/ /*Scope*/ 58|128,3/*442*/, /*->49828*/
23368 : /* 49386*/ OPC_MoveChild0,
23369 : /* 49387*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
23370 : /* 49390*/ OPC_MoveChild0,
23371 : /* 49391*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23372 : /* 49394*/ OPC_Scope, 86|128,1/*214*/, /*->49611*/ // 2 children in Scope
23373 : /* 49397*/ OPC_CheckChild0Same, 1,
23374 : /* 49399*/ OPC_MoveChild1,
23375 : /* 49400*/ OPC_CheckValueType, MVT::i8,
23376 : /* 49402*/ OPC_MoveParent,
23377 : /* 49403*/ OPC_MoveParent,
23378 : /* 49404*/ OPC_MoveChild1,
23379 : /* 49405*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23380 : /* 49408*/ OPC_CheckChild0Same, 0,
23381 : /* 49410*/ OPC_MoveChild1,
23382 : /* 49411*/ OPC_CheckValueType, MVT::i8,
23383 : /* 49413*/ OPC_MoveParent,
23384 : /* 49414*/ OPC_MoveParent,
23385 : /* 49415*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
23386 : /* 49417*/ OPC_MoveParent,
23387 : /* 49418*/ OPC_RecordChild1, // #2 = $src2
23388 : /* 49419*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23389 : /* 49421*/ OPC_MoveParent,
23390 : /* 49422*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23391 : /* 49424*/ OPC_MoveParent,
23392 : /* 49425*/ OPC_MoveChild1,
23393 : /* 49426*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
23394 : /* 49429*/ OPC_MoveChild0,
23395 : /* 49430*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23396 : /* 49433*/ OPC_MoveChild0,
23397 : /* 49434*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
23398 : /* 49437*/ OPC_Scope, 85, /*->49524*/ // 2 children in Scope
23399 : /* 49439*/ OPC_CheckChild0Same, 1,
23400 : /* 49441*/ OPC_CheckChild1Integer, 16,
23401 : /* 49443*/ OPC_CheckChild1Type, MVT::i32,
23402 : /* 49445*/ OPC_MoveParent,
23403 : /* 49446*/ OPC_MoveChild1,
23404 : /* 49447*/ OPC_CheckValueType, MVT::i8,
23405 : /* 49449*/ OPC_MoveParent,
23406 : /* 49450*/ OPC_MoveParent,
23407 : /* 49451*/ OPC_MoveChild1,
23408 : /* 49452*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23409 : /* 49455*/ OPC_MoveChild0,
23410 : /* 49456*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
23411 : /* 49459*/ OPC_CheckChild0Same, 0,
23412 : /* 49461*/ OPC_CheckChild1Integer, 16,
23413 : /* 49463*/ OPC_CheckChild1Type, MVT::i32,
23414 : /* 49465*/ OPC_MoveParent,
23415 : /* 49466*/ OPC_MoveChild1,
23416 : /* 49467*/ OPC_CheckValueType, MVT::i8,
23417 : /* 49469*/ OPC_MoveParent,
23418 : /* 49470*/ OPC_MoveParent,
23419 : /* 49471*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
23420 : /* 49473*/ OPC_MoveParent,
23421 : /* 49474*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23422 : /* 49476*/ OPC_MoveParent,
23423 : /* 49477*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23424 : /* 49479*/ OPC_CheckType, MVT::i32,
23425 : /* 49481*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
23426 : /* 49483*/ OPC_EmitInteger, MVT::i32, 8,
23427 : /* 49486*/ OPC_EmitInteger, MVT::i32, 8,
23428 : /* 49489*/ OPC_EmitInteger, MVT::i32, 8,
23429 : /* 49492*/ OPC_EmitInteger, MVT::i1, 0,
23430 : /* 49495*/ OPC_EmitInteger, MVT::i32, 0,
23431 : /* 49498*/ OPC_EmitInteger, MVT::i32, 0,
23432 : /* 49501*/ OPC_EmitInteger, MVT::i32, 0,
23433 : /* 49504*/ OPC_EmitInteger, MVT::i32, 0,
23434 : /* 49507*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
23435 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
23436 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
23437 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
23438 : /* 49524*/ /*Scope*/ 85, /*->49610*/
23439 : /* 49525*/ OPC_CheckChild0Same, 0,
23440 : /* 49527*/ OPC_CheckChild1Integer, 16,
23441 : /* 49529*/ OPC_CheckChild1Type, MVT::i32,
23442 : /* 49531*/ OPC_MoveParent,
23443 : /* 49532*/ OPC_MoveChild1,
23444 : /* 49533*/ OPC_CheckValueType, MVT::i8,
23445 : /* 49535*/ OPC_MoveParent,
23446 : /* 49536*/ OPC_MoveParent,
23447 : /* 49537*/ OPC_MoveChild1,
23448 : /* 49538*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23449 : /* 49541*/ OPC_MoveChild0,
23450 : /* 49542*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
23451 : /* 49545*/ OPC_CheckChild0Same, 1,
23452 : /* 49547*/ OPC_CheckChild1Integer, 16,
23453 : /* 49549*/ OPC_CheckChild1Type, MVT::i32,
23454 : /* 49551*/ OPC_MoveParent,
23455 : /* 49552*/ OPC_MoveChild1,
23456 : /* 49553*/ OPC_CheckValueType, MVT::i8,
23457 : /* 49555*/ OPC_MoveParent,
23458 : /* 49556*/ OPC_MoveParent,
23459 : /* 49557*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
23460 : /* 49559*/ OPC_MoveParent,
23461 : /* 49560*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23462 : /* 49562*/ OPC_MoveParent,
23463 : /* 49563*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23464 : /* 49565*/ OPC_CheckType, MVT::i32,
23465 : /* 49567*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
23466 : /* 49569*/ OPC_EmitInteger, MVT::i32, 8,
23467 : /* 49572*/ OPC_EmitInteger, MVT::i32, 8,
23468 : /* 49575*/ OPC_EmitInteger, MVT::i32, 8,
23469 : /* 49578*/ OPC_EmitInteger, MVT::i1, 0,
23470 : /* 49581*/ OPC_EmitInteger, MVT::i32, 0,
23471 : /* 49584*/ OPC_EmitInteger, MVT::i32, 0,
23472 : /* 49587*/ OPC_EmitInteger, MVT::i32, 0,
23473 : /* 49590*/ OPC_EmitInteger, MVT::i32, 0,
23474 : /* 49593*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
23475 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
23476 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
23477 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
23478 : /* 49610*/ 0, /*End of Scope*/
23479 : /* 49611*/ /*Scope*/ 86|128,1/*214*/, /*->49827*/
23480 : /* 49613*/ OPC_CheckChild0Same, 0,
23481 : /* 49615*/ OPC_MoveChild1,
23482 : /* 49616*/ OPC_CheckValueType, MVT::i8,
23483 : /* 49618*/ OPC_MoveParent,
23484 : /* 49619*/ OPC_MoveParent,
23485 : /* 49620*/ OPC_MoveChild1,
23486 : /* 49621*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23487 : /* 49624*/ OPC_CheckChild0Same, 1,
23488 : /* 49626*/ OPC_MoveChild1,
23489 : /* 49627*/ OPC_CheckValueType, MVT::i8,
23490 : /* 49629*/ OPC_MoveParent,
23491 : /* 49630*/ OPC_MoveParent,
23492 : /* 49631*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
23493 : /* 49633*/ OPC_MoveParent,
23494 : /* 49634*/ OPC_RecordChild1, // #2 = $src2
23495 : /* 49635*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23496 : /* 49637*/ OPC_MoveParent,
23497 : /* 49638*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23498 : /* 49640*/ OPC_MoveParent,
23499 : /* 49641*/ OPC_MoveChild1,
23500 : /* 49642*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
23501 : /* 49645*/ OPC_MoveChild0,
23502 : /* 49646*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23503 : /* 49649*/ OPC_MoveChild0,
23504 : /* 49650*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
23505 : /* 49653*/ OPC_Scope, 85, /*->49740*/ // 2 children in Scope
23506 : /* 49655*/ OPC_CheckChild0Same, 1,
23507 : /* 49657*/ OPC_CheckChild1Integer, 16,
23508 : /* 49659*/ OPC_CheckChild1Type, MVT::i32,
23509 : /* 49661*/ OPC_MoveParent,
23510 : /* 49662*/ OPC_MoveChild1,
23511 : /* 49663*/ OPC_CheckValueType, MVT::i8,
23512 : /* 49665*/ OPC_MoveParent,
23513 : /* 49666*/ OPC_MoveParent,
23514 : /* 49667*/ OPC_MoveChild1,
23515 : /* 49668*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23516 : /* 49671*/ OPC_MoveChild0,
23517 : /* 49672*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
23518 : /* 49675*/ OPC_CheckChild0Same, 0,
23519 : /* 49677*/ OPC_CheckChild1Integer, 16,
23520 : /* 49679*/ OPC_CheckChild1Type, MVT::i32,
23521 : /* 49681*/ OPC_MoveParent,
23522 : /* 49682*/ OPC_MoveChild1,
23523 : /* 49683*/ OPC_CheckValueType, MVT::i8,
23524 : /* 49685*/ OPC_MoveParent,
23525 : /* 49686*/ OPC_MoveParent,
23526 : /* 49687*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
23527 : /* 49689*/ OPC_MoveParent,
23528 : /* 49690*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23529 : /* 49692*/ OPC_MoveParent,
23530 : /* 49693*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23531 : /* 49695*/ OPC_CheckType, MVT::i32,
23532 : /* 49697*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
23533 : /* 49699*/ OPC_EmitInteger, MVT::i32, 8,
23534 : /* 49702*/ OPC_EmitInteger, MVT::i32, 8,
23535 : /* 49705*/ OPC_EmitInteger, MVT::i32, 8,
23536 : /* 49708*/ OPC_EmitInteger, MVT::i1, 0,
23537 : /* 49711*/ OPC_EmitInteger, MVT::i32, 0,
23538 : /* 49714*/ OPC_EmitInteger, MVT::i32, 0,
23539 : /* 49717*/ OPC_EmitInteger, MVT::i32, 0,
23540 : /* 49720*/ OPC_EmitInteger, MVT::i32, 0,
23541 : /* 49723*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
23542 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
23543 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
23544 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
23545 : /* 49740*/ /*Scope*/ 85, /*->49826*/
23546 : /* 49741*/ OPC_CheckChild0Same, 0,
23547 : /* 49743*/ OPC_CheckChild1Integer, 16,
23548 : /* 49745*/ OPC_CheckChild1Type, MVT::i32,
23549 : /* 49747*/ OPC_MoveParent,
23550 : /* 49748*/ OPC_MoveChild1,
23551 : /* 49749*/ OPC_CheckValueType, MVT::i8,
23552 : /* 49751*/ OPC_MoveParent,
23553 : /* 49752*/ OPC_MoveParent,
23554 : /* 49753*/ OPC_MoveChild1,
23555 : /* 49754*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23556 : /* 49757*/ OPC_MoveChild0,
23557 : /* 49758*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
23558 : /* 49761*/ OPC_CheckChild0Same, 1,
23559 : /* 49763*/ OPC_CheckChild1Integer, 16,
23560 : /* 49765*/ OPC_CheckChild1Type, MVT::i32,
23561 : /* 49767*/ OPC_MoveParent,
23562 : /* 49768*/ OPC_MoveChild1,
23563 : /* 49769*/ OPC_CheckValueType, MVT::i8,
23564 : /* 49771*/ OPC_MoveParent,
23565 : /* 49772*/ OPC_MoveParent,
23566 : /* 49773*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
23567 : /* 49775*/ OPC_MoveParent,
23568 : /* 49776*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23569 : /* 49778*/ OPC_MoveParent,
23570 : /* 49779*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23571 : /* 49781*/ OPC_CheckType, MVT::i32,
23572 : /* 49783*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
23573 : /* 49785*/ OPC_EmitInteger, MVT::i32, 8,
23574 : /* 49788*/ OPC_EmitInteger, MVT::i32, 8,
23575 : /* 49791*/ OPC_EmitInteger, MVT::i32, 8,
23576 : /* 49794*/ OPC_EmitInteger, MVT::i1, 0,
23577 : /* 49797*/ OPC_EmitInteger, MVT::i32, 0,
23578 : /* 49800*/ OPC_EmitInteger, MVT::i32, 0,
23579 : /* 49803*/ OPC_EmitInteger, MVT::i32, 0,
23580 : /* 49806*/ OPC_EmitInteger, MVT::i32, 0,
23581 : /* 49809*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
23582 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
23583 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
23584 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
23585 : /* 49826*/ 0, /*End of Scope*/
23586 : /* 49827*/ 0, /*End of Scope*/
23587 : /* 49828*/ 0, /*End of Scope*/
23588 : /* 49829*/ 0, /*End of Scope*/
23589 : /* 49830*/ 0, // EndSwitchOpcode
23590 : /* 49831*/ /*SwitchOpcode*/ 27|128,53/*6811*/, TARGET_VAL(AMDGPUISD::MUL_I24),// ->56646
23591 : /* 49835*/ OPC_MoveChild0,
23592 : /* 49836*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23593 : /* 49839*/ OPC_MoveChild0,
23594 : /* 49840*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
23595 : /* 49843*/ OPC_Scope, 61|128,13/*1725*/, /*->51571*/ // 3 children in Scope
23596 : /* 49846*/ OPC_CheckChild0Same, 0,
23597 : /* 49848*/ OPC_CheckChild1Integer, 16,
23598 : /* 49850*/ OPC_CheckChild1Type, MVT::i32,
23599 : /* 49852*/ OPC_MoveParent,
23600 : /* 49853*/ OPC_MoveChild1,
23601 : /* 49854*/ OPC_CheckValueType, MVT::i8,
23602 : /* 49856*/ OPC_MoveParent,
23603 : /* 49857*/ OPC_MoveParent,
23604 : /* 49858*/ OPC_MoveChild1,
23605 : /* 49859*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23606 : /* 49862*/ OPC_MoveChild0,
23607 : /* 49863*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
23608 : /* 49866*/ OPC_CheckChild0Same, 1,
23609 : /* 49868*/ OPC_CheckChild1Integer, 16,
23610 : /* 49870*/ OPC_CheckChild1Type, MVT::i32,
23611 : /* 49872*/ OPC_MoveParent,
23612 : /* 49873*/ OPC_MoveChild1,
23613 : /* 49874*/ OPC_CheckValueType, MVT::i8,
23614 : /* 49876*/ OPC_MoveParent,
23615 : /* 49877*/ OPC_MoveParent,
23616 : /* 49878*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
23617 : /* 49880*/ OPC_MoveParent,
23618 : /* 49881*/ OPC_MoveChild1,
23619 : /* 49882*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
23620 : /* 49885*/ OPC_MoveChild0,
23621 : /* 49886*/ OPC_SwitchOpcode /*2 cases */, 5|128,7/*901*/, TARGET_VAL(ISD::ADD),// ->50792
23622 : /* 49891*/ OPC_Scope, 63|128,3/*447*/, /*->50341*/ // 2 children in Scope
23623 : /* 49894*/ OPC_RecordChild0, // #2 = $src2
23624 : /* 49895*/ OPC_MoveChild1,
23625 : /* 49896*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
23626 : /* 49899*/ OPC_MoveChild0,
23627 : /* 49900*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23628 : /* 49903*/ OPC_Scope, 88|128,1/*216*/, /*->50122*/ // 2 children in Scope
23629 : /* 49906*/ OPC_CheckChild0Same, 0,
23630 : /* 49908*/ OPC_MoveChild1,
23631 : /* 49909*/ OPC_CheckValueType, MVT::i8,
23632 : /* 49911*/ OPC_MoveParent,
23633 : /* 49912*/ OPC_MoveParent,
23634 : /* 49913*/ OPC_MoveChild1,
23635 : /* 49914*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23636 : /* 49917*/ OPC_CheckChild0Same, 1,
23637 : /* 49919*/ OPC_MoveChild1,
23638 : /* 49920*/ OPC_CheckValueType, MVT::i8,
23639 : /* 49922*/ OPC_MoveParent,
23640 : /* 49923*/ OPC_MoveParent,
23641 : /* 49924*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
23642 : /* 49926*/ OPC_MoveParent,
23643 : /* 49927*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23644 : /* 49929*/ OPC_MoveParent,
23645 : /* 49930*/ OPC_MoveChild1,
23646 : /* 49931*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
23647 : /* 49934*/ OPC_MoveChild0,
23648 : /* 49935*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23649 : /* 49938*/ OPC_MoveChild0,
23650 : /* 49939*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
23651 : /* 49942*/ OPC_Scope, 88, /*->50032*/ // 2 children in Scope
23652 : /* 49944*/ OPC_CheckChild0Same, 0,
23653 : /* 49946*/ OPC_CheckChild1Integer, 8,
23654 : /* 49948*/ OPC_CheckChild1Type, MVT::i32,
23655 : /* 49950*/ OPC_MoveParent,
23656 : /* 49951*/ OPC_MoveChild1,
23657 : /* 49952*/ OPC_CheckValueType, MVT::i8,
23658 : /* 49954*/ OPC_MoveParent,
23659 : /* 49955*/ OPC_MoveParent,
23660 : /* 49956*/ OPC_MoveChild1,
23661 : /* 49957*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23662 : /* 49960*/ OPC_MoveChild0,
23663 : /* 49961*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
23664 : /* 49964*/ OPC_CheckChild0Same, 1,
23665 : /* 49966*/ OPC_CheckChild1Integer, 8,
23666 : /* 49968*/ OPC_CheckChild1Type, MVT::i32,
23667 : /* 49970*/ OPC_MoveParent,
23668 : /* 49971*/ OPC_MoveChild1,
23669 : /* 49972*/ OPC_CheckValueType, MVT::i8,
23670 : /* 49974*/ OPC_MoveParent,
23671 : /* 49975*/ OPC_MoveParent,
23672 : /* 49976*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
23673 : /* 49978*/ OPC_MoveParent,
23674 : /* 49979*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23675 : /* 49981*/ OPC_MoveParent,
23676 : /* 49982*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23677 : /* 49984*/ OPC_MoveParent,
23678 : /* 49985*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23679 : /* 49987*/ OPC_CheckType, MVT::i32,
23680 : /* 49989*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
23681 : /* 49991*/ OPC_EmitInteger, MVT::i32, 8,
23682 : /* 49994*/ OPC_EmitInteger, MVT::i32, 8,
23683 : /* 49997*/ OPC_EmitInteger, MVT::i32, 8,
23684 : /* 50000*/ OPC_EmitInteger, MVT::i1, 0,
23685 : /* 50003*/ OPC_EmitInteger, MVT::i32, 0,
23686 : /* 50006*/ OPC_EmitInteger, MVT::i32, 0,
23687 : /* 50009*/ OPC_EmitInteger, MVT::i32, 0,
23688 : /* 50012*/ OPC_EmitInteger, MVT::i32, 0,
23689 : /* 50015*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
23690 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
23691 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
23692 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
23693 : /* 50032*/ /*Scope*/ 88, /*->50121*/
23694 : /* 50033*/ OPC_CheckChild0Same, 1,
23695 : /* 50035*/ OPC_CheckChild1Integer, 8,
23696 : /* 50037*/ OPC_CheckChild1Type, MVT::i32,
23697 : /* 50039*/ OPC_MoveParent,
23698 : /* 50040*/ OPC_MoveChild1,
23699 : /* 50041*/ OPC_CheckValueType, MVT::i8,
23700 : /* 50043*/ OPC_MoveParent,
23701 : /* 50044*/ OPC_MoveParent,
23702 : /* 50045*/ OPC_MoveChild1,
23703 : /* 50046*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23704 : /* 50049*/ OPC_MoveChild0,
23705 : /* 50050*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
23706 : /* 50053*/ OPC_CheckChild0Same, 0,
23707 : /* 50055*/ OPC_CheckChild1Integer, 8,
23708 : /* 50057*/ OPC_CheckChild1Type, MVT::i32,
23709 : /* 50059*/ OPC_MoveParent,
23710 : /* 50060*/ OPC_MoveChild1,
23711 : /* 50061*/ OPC_CheckValueType, MVT::i8,
23712 : /* 50063*/ OPC_MoveParent,
23713 : /* 50064*/ OPC_MoveParent,
23714 : /* 50065*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
23715 : /* 50067*/ OPC_MoveParent,
23716 : /* 50068*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23717 : /* 50070*/ OPC_MoveParent,
23718 : /* 50071*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23719 : /* 50073*/ OPC_MoveParent,
23720 : /* 50074*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23721 : /* 50076*/ OPC_CheckType, MVT::i32,
23722 : /* 50078*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
23723 : /* 50080*/ OPC_EmitInteger, MVT::i32, 8,
23724 : /* 50083*/ OPC_EmitInteger, MVT::i32, 8,
23725 : /* 50086*/ OPC_EmitInteger, MVT::i32, 8,
23726 : /* 50089*/ OPC_EmitInteger, MVT::i1, 0,
23727 : /* 50092*/ OPC_EmitInteger, MVT::i32, 0,
23728 : /* 50095*/ OPC_EmitInteger, MVT::i32, 0,
23729 : /* 50098*/ OPC_EmitInteger, MVT::i32, 0,
23730 : /* 50101*/ OPC_EmitInteger, MVT::i32, 0,
23731 : /* 50104*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
23732 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
23733 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
23734 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
23735 : /* 50121*/ 0, /*End of Scope*/
23736 : /* 50122*/ /*Scope*/ 88|128,1/*216*/, /*->50340*/
23737 : /* 50124*/ OPC_CheckChild0Same, 1,
23738 : /* 50126*/ OPC_MoveChild1,
23739 : /* 50127*/ OPC_CheckValueType, MVT::i8,
23740 : /* 50129*/ OPC_MoveParent,
23741 : /* 50130*/ OPC_MoveParent,
23742 : /* 50131*/ OPC_MoveChild1,
23743 : /* 50132*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23744 : /* 50135*/ OPC_CheckChild0Same, 0,
23745 : /* 50137*/ OPC_MoveChild1,
23746 : /* 50138*/ OPC_CheckValueType, MVT::i8,
23747 : /* 50140*/ OPC_MoveParent,
23748 : /* 50141*/ OPC_MoveParent,
23749 : /* 50142*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
23750 : /* 50144*/ OPC_MoveParent,
23751 : /* 50145*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23752 : /* 50147*/ OPC_MoveParent,
23753 : /* 50148*/ OPC_MoveChild1,
23754 : /* 50149*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
23755 : /* 50152*/ OPC_MoveChild0,
23756 : /* 50153*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23757 : /* 50156*/ OPC_MoveChild0,
23758 : /* 50157*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
23759 : /* 50160*/ OPC_Scope, 88, /*->50250*/ // 2 children in Scope
23760 : /* 50162*/ OPC_CheckChild0Same, 0,
23761 : /* 50164*/ OPC_CheckChild1Integer, 8,
23762 : /* 50166*/ OPC_CheckChild1Type, MVT::i32,
23763 : /* 50168*/ OPC_MoveParent,
23764 : /* 50169*/ OPC_MoveChild1,
23765 : /* 50170*/ OPC_CheckValueType, MVT::i8,
23766 : /* 50172*/ OPC_MoveParent,
23767 : /* 50173*/ OPC_MoveParent,
23768 : /* 50174*/ OPC_MoveChild1,
23769 : /* 50175*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23770 : /* 50178*/ OPC_MoveChild0,
23771 : /* 50179*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
23772 : /* 50182*/ OPC_CheckChild0Same, 1,
23773 : /* 50184*/ OPC_CheckChild1Integer, 8,
23774 : /* 50186*/ OPC_CheckChild1Type, MVT::i32,
23775 : /* 50188*/ OPC_MoveParent,
23776 : /* 50189*/ OPC_MoveChild1,
23777 : /* 50190*/ OPC_CheckValueType, MVT::i8,
23778 : /* 50192*/ OPC_MoveParent,
23779 : /* 50193*/ OPC_MoveParent,
23780 : /* 50194*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
23781 : /* 50196*/ OPC_MoveParent,
23782 : /* 50197*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23783 : /* 50199*/ OPC_MoveParent,
23784 : /* 50200*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23785 : /* 50202*/ OPC_MoveParent,
23786 : /* 50203*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23787 : /* 50205*/ OPC_CheckType, MVT::i32,
23788 : /* 50207*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
23789 : /* 50209*/ OPC_EmitInteger, MVT::i32, 8,
23790 : /* 50212*/ OPC_EmitInteger, MVT::i32, 8,
23791 : /* 50215*/ OPC_EmitInteger, MVT::i32, 8,
23792 : /* 50218*/ OPC_EmitInteger, MVT::i1, 0,
23793 : /* 50221*/ OPC_EmitInteger, MVT::i32, 0,
23794 : /* 50224*/ OPC_EmitInteger, MVT::i32, 0,
23795 : /* 50227*/ OPC_EmitInteger, MVT::i32, 0,
23796 : /* 50230*/ OPC_EmitInteger, MVT::i32, 0,
23797 : /* 50233*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
23798 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
23799 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
23800 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
23801 : /* 50250*/ /*Scope*/ 88, /*->50339*/
23802 : /* 50251*/ OPC_CheckChild0Same, 1,
23803 : /* 50253*/ OPC_CheckChild1Integer, 8,
23804 : /* 50255*/ OPC_CheckChild1Type, MVT::i32,
23805 : /* 50257*/ OPC_MoveParent,
23806 : /* 50258*/ OPC_MoveChild1,
23807 : /* 50259*/ OPC_CheckValueType, MVT::i8,
23808 : /* 50261*/ OPC_MoveParent,
23809 : /* 50262*/ OPC_MoveParent,
23810 : /* 50263*/ OPC_MoveChild1,
23811 : /* 50264*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23812 : /* 50267*/ OPC_MoveChild0,
23813 : /* 50268*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
23814 : /* 50271*/ OPC_CheckChild0Same, 0,
23815 : /* 50273*/ OPC_CheckChild1Integer, 8,
23816 : /* 50275*/ OPC_CheckChild1Type, MVT::i32,
23817 : /* 50277*/ OPC_MoveParent,
23818 : /* 50278*/ OPC_MoveChild1,
23819 : /* 50279*/ OPC_CheckValueType, MVT::i8,
23820 : /* 50281*/ OPC_MoveParent,
23821 : /* 50282*/ OPC_MoveParent,
23822 : /* 50283*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
23823 : /* 50285*/ OPC_MoveParent,
23824 : /* 50286*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23825 : /* 50288*/ OPC_MoveParent,
23826 : /* 50289*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23827 : /* 50291*/ OPC_MoveParent,
23828 : /* 50292*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23829 : /* 50294*/ OPC_CheckType, MVT::i32,
23830 : /* 50296*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
23831 : /* 50298*/ OPC_EmitInteger, MVT::i32, 8,
23832 : /* 50301*/ OPC_EmitInteger, MVT::i32, 8,
23833 : /* 50304*/ OPC_EmitInteger, MVT::i32, 8,
23834 : /* 50307*/ OPC_EmitInteger, MVT::i1, 0,
23835 : /* 50310*/ OPC_EmitInteger, MVT::i32, 0,
23836 : /* 50313*/ OPC_EmitInteger, MVT::i32, 0,
23837 : /* 50316*/ OPC_EmitInteger, MVT::i32, 0,
23838 : /* 50319*/ OPC_EmitInteger, MVT::i32, 0,
23839 : /* 50322*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
23840 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
23841 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
23842 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
23843 : /* 50339*/ 0, /*End of Scope*/
23844 : /* 50340*/ 0, /*End of Scope*/
23845 : /* 50341*/ /*Scope*/ 64|128,3/*448*/, /*->50791*/
23846 : /* 50343*/ OPC_MoveChild0,
23847 : /* 50344*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
23848 : /* 50347*/ OPC_MoveChild0,
23849 : /* 50348*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23850 : /* 50351*/ OPC_Scope, 89|128,1/*217*/, /*->50571*/ // 2 children in Scope
23851 : /* 50354*/ OPC_CheckChild0Same, 0,
23852 : /* 50356*/ OPC_MoveChild1,
23853 : /* 50357*/ OPC_CheckValueType, MVT::i8,
23854 : /* 50359*/ OPC_MoveParent,
23855 : /* 50360*/ OPC_MoveParent,
23856 : /* 50361*/ OPC_MoveChild1,
23857 : /* 50362*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23858 : /* 50365*/ OPC_CheckChild0Same, 1,
23859 : /* 50367*/ OPC_MoveChild1,
23860 : /* 50368*/ OPC_CheckValueType, MVT::i8,
23861 : /* 50370*/ OPC_MoveParent,
23862 : /* 50371*/ OPC_MoveParent,
23863 : /* 50372*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
23864 : /* 50374*/ OPC_MoveParent,
23865 : /* 50375*/ OPC_RecordChild1, // #2 = $src2
23866 : /* 50376*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23867 : /* 50378*/ OPC_MoveParent,
23868 : /* 50379*/ OPC_MoveChild1,
23869 : /* 50380*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
23870 : /* 50383*/ OPC_MoveChild0,
23871 : /* 50384*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23872 : /* 50387*/ OPC_MoveChild0,
23873 : /* 50388*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
23874 : /* 50391*/ OPC_Scope, 88, /*->50481*/ // 2 children in Scope
23875 : /* 50393*/ OPC_CheckChild0Same, 0,
23876 : /* 50395*/ OPC_CheckChild1Integer, 8,
23877 : /* 50397*/ OPC_CheckChild1Type, MVT::i32,
23878 : /* 50399*/ OPC_MoveParent,
23879 : /* 50400*/ OPC_MoveChild1,
23880 : /* 50401*/ OPC_CheckValueType, MVT::i8,
23881 : /* 50403*/ OPC_MoveParent,
23882 : /* 50404*/ OPC_MoveParent,
23883 : /* 50405*/ OPC_MoveChild1,
23884 : /* 50406*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23885 : /* 50409*/ OPC_MoveChild0,
23886 : /* 50410*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
23887 : /* 50413*/ OPC_CheckChild0Same, 1,
23888 : /* 50415*/ OPC_CheckChild1Integer, 8,
23889 : /* 50417*/ OPC_CheckChild1Type, MVT::i32,
23890 : /* 50419*/ OPC_MoveParent,
23891 : /* 50420*/ OPC_MoveChild1,
23892 : /* 50421*/ OPC_CheckValueType, MVT::i8,
23893 : /* 50423*/ OPC_MoveParent,
23894 : /* 50424*/ OPC_MoveParent,
23895 : /* 50425*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
23896 : /* 50427*/ OPC_MoveParent,
23897 : /* 50428*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23898 : /* 50430*/ OPC_MoveParent,
23899 : /* 50431*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23900 : /* 50433*/ OPC_MoveParent,
23901 : /* 50434*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23902 : /* 50436*/ OPC_CheckType, MVT::i32,
23903 : /* 50438*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
23904 : /* 50440*/ OPC_EmitInteger, MVT::i32, 8,
23905 : /* 50443*/ OPC_EmitInteger, MVT::i32, 8,
23906 : /* 50446*/ OPC_EmitInteger, MVT::i32, 8,
23907 : /* 50449*/ OPC_EmitInteger, MVT::i1, 0,
23908 : /* 50452*/ OPC_EmitInteger, MVT::i32, 0,
23909 : /* 50455*/ OPC_EmitInteger, MVT::i32, 0,
23910 : /* 50458*/ OPC_EmitInteger, MVT::i32, 0,
23911 : /* 50461*/ OPC_EmitInteger, MVT::i32, 0,
23912 : /* 50464*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
23913 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
23914 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
23915 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
23916 : /* 50481*/ /*Scope*/ 88, /*->50570*/
23917 : /* 50482*/ OPC_CheckChild0Same, 1,
23918 : /* 50484*/ OPC_CheckChild1Integer, 8,
23919 : /* 50486*/ OPC_CheckChild1Type, MVT::i32,
23920 : /* 50488*/ OPC_MoveParent,
23921 : /* 50489*/ OPC_MoveChild1,
23922 : /* 50490*/ OPC_CheckValueType, MVT::i8,
23923 : /* 50492*/ OPC_MoveParent,
23924 : /* 50493*/ OPC_MoveParent,
23925 : /* 50494*/ OPC_MoveChild1,
23926 : /* 50495*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23927 : /* 50498*/ OPC_MoveChild0,
23928 : /* 50499*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
23929 : /* 50502*/ OPC_CheckChild0Same, 0,
23930 : /* 50504*/ OPC_CheckChild1Integer, 8,
23931 : /* 50506*/ OPC_CheckChild1Type, MVT::i32,
23932 : /* 50508*/ OPC_MoveParent,
23933 : /* 50509*/ OPC_MoveChild1,
23934 : /* 50510*/ OPC_CheckValueType, MVT::i8,
23935 : /* 50512*/ OPC_MoveParent,
23936 : /* 50513*/ OPC_MoveParent,
23937 : /* 50514*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
23938 : /* 50516*/ OPC_MoveParent,
23939 : /* 50517*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23940 : /* 50519*/ OPC_MoveParent,
23941 : /* 50520*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23942 : /* 50522*/ OPC_MoveParent,
23943 : /* 50523*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23944 : /* 50525*/ OPC_CheckType, MVT::i32,
23945 : /* 50527*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
23946 : /* 50529*/ OPC_EmitInteger, MVT::i32, 8,
23947 : /* 50532*/ OPC_EmitInteger, MVT::i32, 8,
23948 : /* 50535*/ OPC_EmitInteger, MVT::i32, 8,
23949 : /* 50538*/ OPC_EmitInteger, MVT::i1, 0,
23950 : /* 50541*/ OPC_EmitInteger, MVT::i32, 0,
23951 : /* 50544*/ OPC_EmitInteger, MVT::i32, 0,
23952 : /* 50547*/ OPC_EmitInteger, MVT::i32, 0,
23953 : /* 50550*/ OPC_EmitInteger, MVT::i32, 0,
23954 : /* 50553*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
23955 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
23956 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
23957 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
23958 : /* 50570*/ 0, /*End of Scope*/
23959 : /* 50571*/ /*Scope*/ 89|128,1/*217*/, /*->50790*/
23960 : /* 50573*/ OPC_CheckChild0Same, 1,
23961 : /* 50575*/ OPC_MoveChild1,
23962 : /* 50576*/ OPC_CheckValueType, MVT::i8,
23963 : /* 50578*/ OPC_MoveParent,
23964 : /* 50579*/ OPC_MoveParent,
23965 : /* 50580*/ OPC_MoveChild1,
23966 : /* 50581*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23967 : /* 50584*/ OPC_CheckChild0Same, 0,
23968 : /* 50586*/ OPC_MoveChild1,
23969 : /* 50587*/ OPC_CheckValueType, MVT::i8,
23970 : /* 50589*/ OPC_MoveParent,
23971 : /* 50590*/ OPC_MoveParent,
23972 : /* 50591*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
23973 : /* 50593*/ OPC_MoveParent,
23974 : /* 50594*/ OPC_RecordChild1, // #2 = $src2
23975 : /* 50595*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
23976 : /* 50597*/ OPC_MoveParent,
23977 : /* 50598*/ OPC_MoveChild1,
23978 : /* 50599*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
23979 : /* 50602*/ OPC_MoveChild0,
23980 : /* 50603*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23981 : /* 50606*/ OPC_MoveChild0,
23982 : /* 50607*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
23983 : /* 50610*/ OPC_Scope, 88, /*->50700*/ // 2 children in Scope
23984 : /* 50612*/ OPC_CheckChild0Same, 0,
23985 : /* 50614*/ OPC_CheckChild1Integer, 8,
23986 : /* 50616*/ OPC_CheckChild1Type, MVT::i32,
23987 : /* 50618*/ OPC_MoveParent,
23988 : /* 50619*/ OPC_MoveChild1,
23989 : /* 50620*/ OPC_CheckValueType, MVT::i8,
23990 : /* 50622*/ OPC_MoveParent,
23991 : /* 50623*/ OPC_MoveParent,
23992 : /* 50624*/ OPC_MoveChild1,
23993 : /* 50625*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
23994 : /* 50628*/ OPC_MoveChild0,
23995 : /* 50629*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
23996 : /* 50632*/ OPC_CheckChild0Same, 1,
23997 : /* 50634*/ OPC_CheckChild1Integer, 8,
23998 : /* 50636*/ OPC_CheckChild1Type, MVT::i32,
23999 : /* 50638*/ OPC_MoveParent,
24000 : /* 50639*/ OPC_MoveChild1,
24001 : /* 50640*/ OPC_CheckValueType, MVT::i8,
24002 : /* 50642*/ OPC_MoveParent,
24003 : /* 50643*/ OPC_MoveParent,
24004 : /* 50644*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
24005 : /* 50646*/ OPC_MoveParent,
24006 : /* 50647*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24007 : /* 50649*/ OPC_MoveParent,
24008 : /* 50650*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24009 : /* 50652*/ OPC_MoveParent,
24010 : /* 50653*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24011 : /* 50655*/ OPC_CheckType, MVT::i32,
24012 : /* 50657*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
24013 : /* 50659*/ OPC_EmitInteger, MVT::i32, 8,
24014 : /* 50662*/ OPC_EmitInteger, MVT::i32, 8,
24015 : /* 50665*/ OPC_EmitInteger, MVT::i32, 8,
24016 : /* 50668*/ OPC_EmitInteger, MVT::i1, 0,
24017 : /* 50671*/ OPC_EmitInteger, MVT::i32, 0,
24018 : /* 50674*/ OPC_EmitInteger, MVT::i32, 0,
24019 : /* 50677*/ OPC_EmitInteger, MVT::i32, 0,
24020 : /* 50680*/ OPC_EmitInteger, MVT::i32, 0,
24021 : /* 50683*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
24022 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
24023 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
24024 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
24025 : /* 50700*/ /*Scope*/ 88, /*->50789*/
24026 : /* 50701*/ OPC_CheckChild0Same, 1,
24027 : /* 50703*/ OPC_CheckChild1Integer, 8,
24028 : /* 50705*/ OPC_CheckChild1Type, MVT::i32,
24029 : /* 50707*/ OPC_MoveParent,
24030 : /* 50708*/ OPC_MoveChild1,
24031 : /* 50709*/ OPC_CheckValueType, MVT::i8,
24032 : /* 50711*/ OPC_MoveParent,
24033 : /* 50712*/ OPC_MoveParent,
24034 : /* 50713*/ OPC_MoveChild1,
24035 : /* 50714*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24036 : /* 50717*/ OPC_MoveChild0,
24037 : /* 50718*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
24038 : /* 50721*/ OPC_CheckChild0Same, 0,
24039 : /* 50723*/ OPC_CheckChild1Integer, 8,
24040 : /* 50725*/ OPC_CheckChild1Type, MVT::i32,
24041 : /* 50727*/ OPC_MoveParent,
24042 : /* 50728*/ OPC_MoveChild1,
24043 : /* 50729*/ OPC_CheckValueType, MVT::i8,
24044 : /* 50731*/ OPC_MoveParent,
24045 : /* 50732*/ OPC_MoveParent,
24046 : /* 50733*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
24047 : /* 50735*/ OPC_MoveParent,
24048 : /* 50736*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24049 : /* 50738*/ OPC_MoveParent,
24050 : /* 50739*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24051 : /* 50741*/ OPC_MoveParent,
24052 : /* 50742*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24053 : /* 50744*/ OPC_CheckType, MVT::i32,
24054 : /* 50746*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
24055 : /* 50748*/ OPC_EmitInteger, MVT::i32, 8,
24056 : /* 50751*/ OPC_EmitInteger, MVT::i32, 8,
24057 : /* 50754*/ OPC_EmitInteger, MVT::i32, 8,
24058 : /* 50757*/ OPC_EmitInteger, MVT::i1, 0,
24059 : /* 50760*/ OPC_EmitInteger, MVT::i32, 0,
24060 : /* 50763*/ OPC_EmitInteger, MVT::i32, 0,
24061 : /* 50766*/ OPC_EmitInteger, MVT::i32, 0,
24062 : /* 50769*/ OPC_EmitInteger, MVT::i32, 0,
24063 : /* 50772*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
24064 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
24065 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
24066 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
24067 : /* 50789*/ 0, /*End of Scope*/
24068 : /* 50790*/ 0, /*End of Scope*/
24069 : /* 50791*/ 0, /*End of Scope*/
24070 : /* 50792*/ /*SwitchOpcode*/ 6|128,6/*774*/, TARGET_VAL(AMDGPUISD::MUL_I24),// ->51570
24071 : /* 50796*/ OPC_MoveChild0,
24072 : /* 50797*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24073 : /* 50800*/ OPC_MoveChild0,
24074 : /* 50801*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
24075 : /* 50804*/ OPC_Scope, 124|128,2/*380*/, /*->51187*/ // 2 children in Scope
24076 : /* 50807*/ OPC_CheckChild0Same, 0,
24077 : /* 50809*/ OPC_CheckChild1Integer, 8,
24078 : /* 50811*/ OPC_CheckChild1Type, MVT::i32,
24079 : /* 50813*/ OPC_MoveParent,
24080 : /* 50814*/ OPC_MoveChild1,
24081 : /* 50815*/ OPC_CheckValueType, MVT::i8,
24082 : /* 50817*/ OPC_MoveParent,
24083 : /* 50818*/ OPC_MoveParent,
24084 : /* 50819*/ OPC_MoveChild1,
24085 : /* 50820*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24086 : /* 50823*/ OPC_MoveChild0,
24087 : /* 50824*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
24088 : /* 50827*/ OPC_CheckChild0Same, 1,
24089 : /* 50829*/ OPC_CheckChild1Integer, 8,
24090 : /* 50831*/ OPC_CheckChild1Type, MVT::i32,
24091 : /* 50833*/ OPC_MoveParent,
24092 : /* 50834*/ OPC_MoveChild1,
24093 : /* 50835*/ OPC_CheckValueType, MVT::i8,
24094 : /* 50837*/ OPC_MoveParent,
24095 : /* 50838*/ OPC_MoveParent,
24096 : /* 50839*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
24097 : /* 50841*/ OPC_MoveParent,
24098 : /* 50842*/ OPC_MoveChild1,
24099 : /* 50843*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
24100 : /* 50846*/ OPC_Scope, 39|128,1/*167*/, /*->51016*/ // 2 children in Scope
24101 : /* 50849*/ OPC_RecordChild0, // #2 = $src2
24102 : /* 50850*/ OPC_MoveChild1,
24103 : /* 50851*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
24104 : /* 50854*/ OPC_MoveChild0,
24105 : /* 50855*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24106 : /* 50858*/ OPC_Scope, 77, /*->50937*/ // 2 children in Scope
24107 : /* 50860*/ OPC_CheckChild0Same, 0,
24108 : /* 50862*/ OPC_MoveChild1,
24109 : /* 50863*/ OPC_CheckValueType, MVT::i8,
24110 : /* 50865*/ OPC_MoveParent,
24111 : /* 50866*/ OPC_MoveParent,
24112 : /* 50867*/ OPC_MoveChild1,
24113 : /* 50868*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24114 : /* 50871*/ OPC_CheckChild0Same, 1,
24115 : /* 50873*/ OPC_MoveChild1,
24116 : /* 50874*/ OPC_CheckValueType, MVT::i8,
24117 : /* 50876*/ OPC_MoveParent,
24118 : /* 50877*/ OPC_MoveParent,
24119 : /* 50878*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
24120 : /* 50880*/ OPC_MoveParent,
24121 : /* 50881*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24122 : /* 50883*/ OPC_MoveParent,
24123 : /* 50884*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24124 : /* 50886*/ OPC_MoveParent,
24125 : /* 50887*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24126 : /* 50889*/ OPC_MoveParent,
24127 : /* 50890*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24128 : /* 50892*/ OPC_CheckType, MVT::i32,
24129 : /* 50894*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
24130 : /* 50896*/ OPC_EmitInteger, MVT::i32, 8,
24131 : /* 50899*/ OPC_EmitInteger, MVT::i32, 8,
24132 : /* 50902*/ OPC_EmitInteger, MVT::i32, 8,
24133 : /* 50905*/ OPC_EmitInteger, MVT::i1, 0,
24134 : /* 50908*/ OPC_EmitInteger, MVT::i32, 0,
24135 : /* 50911*/ OPC_EmitInteger, MVT::i32, 0,
24136 : /* 50914*/ OPC_EmitInteger, MVT::i32, 0,
24137 : /* 50917*/ OPC_EmitInteger, MVT::i32, 0,
24138 : /* 50920*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
24139 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
24140 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
24141 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
24142 : /* 50937*/ /*Scope*/ 77, /*->51015*/
24143 : /* 50938*/ OPC_CheckChild0Same, 1,
24144 : /* 50940*/ OPC_MoveChild1,
24145 : /* 50941*/ OPC_CheckValueType, MVT::i8,
24146 : /* 50943*/ OPC_MoveParent,
24147 : /* 50944*/ OPC_MoveParent,
24148 : /* 50945*/ OPC_MoveChild1,
24149 : /* 50946*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24150 : /* 50949*/ OPC_CheckChild0Same, 0,
24151 : /* 50951*/ OPC_MoveChild1,
24152 : /* 50952*/ OPC_CheckValueType, MVT::i8,
24153 : /* 50954*/ OPC_MoveParent,
24154 : /* 50955*/ OPC_MoveParent,
24155 : /* 50956*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
24156 : /* 50958*/ OPC_MoveParent,
24157 : /* 50959*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24158 : /* 50961*/ OPC_MoveParent,
24159 : /* 50962*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24160 : /* 50964*/ OPC_MoveParent,
24161 : /* 50965*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24162 : /* 50967*/ OPC_MoveParent,
24163 : /* 50968*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24164 : /* 50970*/ OPC_CheckType, MVT::i32,
24165 : /* 50972*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
24166 : /* 50974*/ OPC_EmitInteger, MVT::i32, 8,
24167 : /* 50977*/ OPC_EmitInteger, MVT::i32, 8,
24168 : /* 50980*/ OPC_EmitInteger, MVT::i32, 8,
24169 : /* 50983*/ OPC_EmitInteger, MVT::i1, 0,
24170 : /* 50986*/ OPC_EmitInteger, MVT::i32, 0,
24171 : /* 50989*/ OPC_EmitInteger, MVT::i32, 0,
24172 : /* 50992*/ OPC_EmitInteger, MVT::i32, 0,
24173 : /* 50995*/ OPC_EmitInteger, MVT::i32, 0,
24174 : /* 50998*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
24175 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
24176 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
24177 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
24178 : /* 51015*/ 0, /*End of Scope*/
24179 : /* 51016*/ /*Scope*/ 40|128,1/*168*/, /*->51186*/
24180 : /* 51018*/ OPC_MoveChild0,
24181 : /* 51019*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
24182 : /* 51022*/ OPC_MoveChild0,
24183 : /* 51023*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24184 : /* 51026*/ OPC_Scope, 78, /*->51106*/ // 2 children in Scope
24185 : /* 51028*/ OPC_CheckChild0Same, 0,
24186 : /* 51030*/ OPC_MoveChild1,
24187 : /* 51031*/ OPC_CheckValueType, MVT::i8,
24188 : /* 51033*/ OPC_MoveParent,
24189 : /* 51034*/ OPC_MoveParent,
24190 : /* 51035*/ OPC_MoveChild1,
24191 : /* 51036*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24192 : /* 51039*/ OPC_CheckChild0Same, 1,
24193 : /* 51041*/ OPC_MoveChild1,
24194 : /* 51042*/ OPC_CheckValueType, MVT::i8,
24195 : /* 51044*/ OPC_MoveParent,
24196 : /* 51045*/ OPC_MoveParent,
24197 : /* 51046*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
24198 : /* 51048*/ OPC_MoveParent,
24199 : /* 51049*/ OPC_RecordChild1, // #2 = $src2
24200 : /* 51050*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24201 : /* 51052*/ OPC_MoveParent,
24202 : /* 51053*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24203 : /* 51055*/ OPC_MoveParent,
24204 : /* 51056*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24205 : /* 51058*/ OPC_MoveParent,
24206 : /* 51059*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24207 : /* 51061*/ OPC_CheckType, MVT::i32,
24208 : /* 51063*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
24209 : /* 51065*/ OPC_EmitInteger, MVT::i32, 8,
24210 : /* 51068*/ OPC_EmitInteger, MVT::i32, 8,
24211 : /* 51071*/ OPC_EmitInteger, MVT::i32, 8,
24212 : /* 51074*/ OPC_EmitInteger, MVT::i1, 0,
24213 : /* 51077*/ OPC_EmitInteger, MVT::i32, 0,
24214 : /* 51080*/ OPC_EmitInteger, MVT::i32, 0,
24215 : /* 51083*/ OPC_EmitInteger, MVT::i32, 0,
24216 : /* 51086*/ OPC_EmitInteger, MVT::i32, 0,
24217 : /* 51089*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
24218 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
24219 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
24220 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
24221 : /* 51106*/ /*Scope*/ 78, /*->51185*/
24222 : /* 51107*/ OPC_CheckChild0Same, 1,
24223 : /* 51109*/ OPC_MoveChild1,
24224 : /* 51110*/ OPC_CheckValueType, MVT::i8,
24225 : /* 51112*/ OPC_MoveParent,
24226 : /* 51113*/ OPC_MoveParent,
24227 : /* 51114*/ OPC_MoveChild1,
24228 : /* 51115*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24229 : /* 51118*/ OPC_CheckChild0Same, 0,
24230 : /* 51120*/ OPC_MoveChild1,
24231 : /* 51121*/ OPC_CheckValueType, MVT::i8,
24232 : /* 51123*/ OPC_MoveParent,
24233 : /* 51124*/ OPC_MoveParent,
24234 : /* 51125*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
24235 : /* 51127*/ OPC_MoveParent,
24236 : /* 51128*/ OPC_RecordChild1, // #2 = $src2
24237 : /* 51129*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24238 : /* 51131*/ OPC_MoveParent,
24239 : /* 51132*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24240 : /* 51134*/ OPC_MoveParent,
24241 : /* 51135*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24242 : /* 51137*/ OPC_MoveParent,
24243 : /* 51138*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24244 : /* 51140*/ OPC_CheckType, MVT::i32,
24245 : /* 51142*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
24246 : /* 51144*/ OPC_EmitInteger, MVT::i32, 8,
24247 : /* 51147*/ OPC_EmitInteger, MVT::i32, 8,
24248 : /* 51150*/ OPC_EmitInteger, MVT::i32, 8,
24249 : /* 51153*/ OPC_EmitInteger, MVT::i1, 0,
24250 : /* 51156*/ OPC_EmitInteger, MVT::i32, 0,
24251 : /* 51159*/ OPC_EmitInteger, MVT::i32, 0,
24252 : /* 51162*/ OPC_EmitInteger, MVT::i32, 0,
24253 : /* 51165*/ OPC_EmitInteger, MVT::i32, 0,
24254 : /* 51168*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
24255 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
24256 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
24257 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
24258 : /* 51185*/ 0, /*End of Scope*/
24259 : /* 51186*/ 0, /*End of Scope*/
24260 : /* 51187*/ /*Scope*/ 124|128,2/*380*/, /*->51569*/
24261 : /* 51189*/ OPC_CheckChild0Same, 1,
24262 : /* 51191*/ OPC_CheckChild1Integer, 8,
24263 : /* 51193*/ OPC_CheckChild1Type, MVT::i32,
24264 : /* 51195*/ OPC_MoveParent,
24265 : /* 51196*/ OPC_MoveChild1,
24266 : /* 51197*/ OPC_CheckValueType, MVT::i8,
24267 : /* 51199*/ OPC_MoveParent,
24268 : /* 51200*/ OPC_MoveParent,
24269 : /* 51201*/ OPC_MoveChild1,
24270 : /* 51202*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24271 : /* 51205*/ OPC_MoveChild0,
24272 : /* 51206*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
24273 : /* 51209*/ OPC_CheckChild0Same, 0,
24274 : /* 51211*/ OPC_CheckChild1Integer, 8,
24275 : /* 51213*/ OPC_CheckChild1Type, MVT::i32,
24276 : /* 51215*/ OPC_MoveParent,
24277 : /* 51216*/ OPC_MoveChild1,
24278 : /* 51217*/ OPC_CheckValueType, MVT::i8,
24279 : /* 51219*/ OPC_MoveParent,
24280 : /* 51220*/ OPC_MoveParent,
24281 : /* 51221*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
24282 : /* 51223*/ OPC_MoveParent,
24283 : /* 51224*/ OPC_MoveChild1,
24284 : /* 51225*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
24285 : /* 51228*/ OPC_Scope, 39|128,1/*167*/, /*->51398*/ // 2 children in Scope
24286 : /* 51231*/ OPC_RecordChild0, // #2 = $src2
24287 : /* 51232*/ OPC_MoveChild1,
24288 : /* 51233*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
24289 : /* 51236*/ OPC_MoveChild0,
24290 : /* 51237*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24291 : /* 51240*/ OPC_Scope, 77, /*->51319*/ // 2 children in Scope
24292 : /* 51242*/ OPC_CheckChild0Same, 0,
24293 : /* 51244*/ OPC_MoveChild1,
24294 : /* 51245*/ OPC_CheckValueType, MVT::i8,
24295 : /* 51247*/ OPC_MoveParent,
24296 : /* 51248*/ OPC_MoveParent,
24297 : /* 51249*/ OPC_MoveChild1,
24298 : /* 51250*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24299 : /* 51253*/ OPC_CheckChild0Same, 1,
24300 : /* 51255*/ OPC_MoveChild1,
24301 : /* 51256*/ OPC_CheckValueType, MVT::i8,
24302 : /* 51258*/ OPC_MoveParent,
24303 : /* 51259*/ OPC_MoveParent,
24304 : /* 51260*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
24305 : /* 51262*/ OPC_MoveParent,
24306 : /* 51263*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24307 : /* 51265*/ OPC_MoveParent,
24308 : /* 51266*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24309 : /* 51268*/ OPC_MoveParent,
24310 : /* 51269*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24311 : /* 51271*/ OPC_MoveParent,
24312 : /* 51272*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24313 : /* 51274*/ OPC_CheckType, MVT::i32,
24314 : /* 51276*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
24315 : /* 51278*/ OPC_EmitInteger, MVT::i32, 8,
24316 : /* 51281*/ OPC_EmitInteger, MVT::i32, 8,
24317 : /* 51284*/ OPC_EmitInteger, MVT::i32, 8,
24318 : /* 51287*/ OPC_EmitInteger, MVT::i1, 0,
24319 : /* 51290*/ OPC_EmitInteger, MVT::i32, 0,
24320 : /* 51293*/ OPC_EmitInteger, MVT::i32, 0,
24321 : /* 51296*/ OPC_EmitInteger, MVT::i32, 0,
24322 : /* 51299*/ OPC_EmitInteger, MVT::i32, 0,
24323 : /* 51302*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
24324 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
24325 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
24326 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
24327 : /* 51319*/ /*Scope*/ 77, /*->51397*/
24328 : /* 51320*/ OPC_CheckChild0Same, 1,
24329 : /* 51322*/ OPC_MoveChild1,
24330 : /* 51323*/ OPC_CheckValueType, MVT::i8,
24331 : /* 51325*/ OPC_MoveParent,
24332 : /* 51326*/ OPC_MoveParent,
24333 : /* 51327*/ OPC_MoveChild1,
24334 : /* 51328*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24335 : /* 51331*/ OPC_CheckChild0Same, 0,
24336 : /* 51333*/ OPC_MoveChild1,
24337 : /* 51334*/ OPC_CheckValueType, MVT::i8,
24338 : /* 51336*/ OPC_MoveParent,
24339 : /* 51337*/ OPC_MoveParent,
24340 : /* 51338*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
24341 : /* 51340*/ OPC_MoveParent,
24342 : /* 51341*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24343 : /* 51343*/ OPC_MoveParent,
24344 : /* 51344*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24345 : /* 51346*/ OPC_MoveParent,
24346 : /* 51347*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24347 : /* 51349*/ OPC_MoveParent,
24348 : /* 51350*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24349 : /* 51352*/ OPC_CheckType, MVT::i32,
24350 : /* 51354*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
24351 : /* 51356*/ OPC_EmitInteger, MVT::i32, 8,
24352 : /* 51359*/ OPC_EmitInteger, MVT::i32, 8,
24353 : /* 51362*/ OPC_EmitInteger, MVT::i32, 8,
24354 : /* 51365*/ OPC_EmitInteger, MVT::i1, 0,
24355 : /* 51368*/ OPC_EmitInteger, MVT::i32, 0,
24356 : /* 51371*/ OPC_EmitInteger, MVT::i32, 0,
24357 : /* 51374*/ OPC_EmitInteger, MVT::i32, 0,
24358 : /* 51377*/ OPC_EmitInteger, MVT::i32, 0,
24359 : /* 51380*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
24360 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
24361 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
24362 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
24363 : /* 51397*/ 0, /*End of Scope*/
24364 : /* 51398*/ /*Scope*/ 40|128,1/*168*/, /*->51568*/
24365 : /* 51400*/ OPC_MoveChild0,
24366 : /* 51401*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
24367 : /* 51404*/ OPC_MoveChild0,
24368 : /* 51405*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24369 : /* 51408*/ OPC_Scope, 78, /*->51488*/ // 2 children in Scope
24370 : /* 51410*/ OPC_CheckChild0Same, 0,
24371 : /* 51412*/ OPC_MoveChild1,
24372 : /* 51413*/ OPC_CheckValueType, MVT::i8,
24373 : /* 51415*/ OPC_MoveParent,
24374 : /* 51416*/ OPC_MoveParent,
24375 : /* 51417*/ OPC_MoveChild1,
24376 : /* 51418*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24377 : /* 51421*/ OPC_CheckChild0Same, 1,
24378 : /* 51423*/ OPC_MoveChild1,
24379 : /* 51424*/ OPC_CheckValueType, MVT::i8,
24380 : /* 51426*/ OPC_MoveParent,
24381 : /* 51427*/ OPC_MoveParent,
24382 : /* 51428*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
24383 : /* 51430*/ OPC_MoveParent,
24384 : /* 51431*/ OPC_RecordChild1, // #2 = $src2
24385 : /* 51432*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24386 : /* 51434*/ OPC_MoveParent,
24387 : /* 51435*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24388 : /* 51437*/ OPC_MoveParent,
24389 : /* 51438*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24390 : /* 51440*/ OPC_MoveParent,
24391 : /* 51441*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24392 : /* 51443*/ OPC_CheckType, MVT::i32,
24393 : /* 51445*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
24394 : /* 51447*/ OPC_EmitInteger, MVT::i32, 8,
24395 : /* 51450*/ OPC_EmitInteger, MVT::i32, 8,
24396 : /* 51453*/ OPC_EmitInteger, MVT::i32, 8,
24397 : /* 51456*/ OPC_EmitInteger, MVT::i1, 0,
24398 : /* 51459*/ OPC_EmitInteger, MVT::i32, 0,
24399 : /* 51462*/ OPC_EmitInteger, MVT::i32, 0,
24400 : /* 51465*/ OPC_EmitInteger, MVT::i32, 0,
24401 : /* 51468*/ OPC_EmitInteger, MVT::i32, 0,
24402 : /* 51471*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
24403 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
24404 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
24405 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
24406 : /* 51488*/ /*Scope*/ 78, /*->51567*/
24407 : /* 51489*/ OPC_CheckChild0Same, 1,
24408 : /* 51491*/ OPC_MoveChild1,
24409 : /* 51492*/ OPC_CheckValueType, MVT::i8,
24410 : /* 51494*/ OPC_MoveParent,
24411 : /* 51495*/ OPC_MoveParent,
24412 : /* 51496*/ OPC_MoveChild1,
24413 : /* 51497*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24414 : /* 51500*/ OPC_CheckChild0Same, 0,
24415 : /* 51502*/ OPC_MoveChild1,
24416 : /* 51503*/ OPC_CheckValueType, MVT::i8,
24417 : /* 51505*/ OPC_MoveParent,
24418 : /* 51506*/ OPC_MoveParent,
24419 : /* 51507*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
24420 : /* 51509*/ OPC_MoveParent,
24421 : /* 51510*/ OPC_RecordChild1, // #2 = $src2
24422 : /* 51511*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24423 : /* 51513*/ OPC_MoveParent,
24424 : /* 51514*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24425 : /* 51516*/ OPC_MoveParent,
24426 : /* 51517*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24427 : /* 51519*/ OPC_MoveParent,
24428 : /* 51520*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24429 : /* 51522*/ OPC_CheckType, MVT::i32,
24430 : /* 51524*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
24431 : /* 51526*/ OPC_EmitInteger, MVT::i32, 8,
24432 : /* 51529*/ OPC_EmitInteger, MVT::i32, 8,
24433 : /* 51532*/ OPC_EmitInteger, MVT::i32, 8,
24434 : /* 51535*/ OPC_EmitInteger, MVT::i1, 0,
24435 : /* 51538*/ OPC_EmitInteger, MVT::i32, 0,
24436 : /* 51541*/ OPC_EmitInteger, MVT::i32, 0,
24437 : /* 51544*/ OPC_EmitInteger, MVT::i32, 0,
24438 : /* 51547*/ OPC_EmitInteger, MVT::i32, 0,
24439 : /* 51550*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
24440 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
24441 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
24442 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
24443 : /* 51567*/ 0, /*End of Scope*/
24444 : /* 51568*/ 0, /*End of Scope*/
24445 : /* 51569*/ 0, /*End of Scope*/
24446 : /* 51570*/ 0, // EndSwitchOpcode
24447 : /* 51571*/ /*Scope*/ 17|128,26/*3345*/, /*->54918*/
24448 : /* 51573*/ OPC_CheckChild0Same, 1,
24449 : /* 51575*/ OPC_CheckChild1Integer, 16,
24450 : /* 51577*/ OPC_CheckChild1Type, MVT::i32,
24451 : /* 51579*/ OPC_MoveParent,
24452 : /* 51580*/ OPC_MoveChild1,
24453 : /* 51581*/ OPC_CheckValueType, MVT::i8,
24454 : /* 51583*/ OPC_MoveParent,
24455 : /* 51584*/ OPC_MoveParent,
24456 : /* 51585*/ OPC_MoveChild1,
24457 : /* 51586*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24458 : /* 51589*/ OPC_MoveChild0,
24459 : /* 51590*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
24460 : /* 51593*/ OPC_CheckChild0Same, 0,
24461 : /* 51595*/ OPC_CheckChild1Integer, 16,
24462 : /* 51597*/ OPC_CheckChild1Type, MVT::i32,
24463 : /* 51599*/ OPC_MoveParent,
24464 : /* 51600*/ OPC_MoveChild1,
24465 : /* 51601*/ OPC_CheckValueType, MVT::i8,
24466 : /* 51603*/ OPC_MoveParent,
24467 : /* 51604*/ OPC_MoveParent,
24468 : /* 51605*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
24469 : /* 51607*/ OPC_MoveParent,
24470 : /* 51608*/ OPC_MoveChild1,
24471 : /* 51609*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
24472 : /* 51612*/ OPC_MoveChild0,
24473 : /* 51613*/ OPC_SwitchOpcode /*2 cases */, 8|128,14/*1800*/, TARGET_VAL(ISD::ADD),// ->53418
24474 : /* 51618*/ OPC_Scope, 63|128,3/*447*/, /*->52068*/ // 4 children in Scope
24475 : /* 51621*/ OPC_RecordChild0, // #2 = $src2
24476 : /* 51622*/ OPC_MoveChild1,
24477 : /* 51623*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
24478 : /* 51626*/ OPC_MoveChild0,
24479 : /* 51627*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24480 : /* 51630*/ OPC_Scope, 88|128,1/*216*/, /*->51849*/ // 2 children in Scope
24481 : /* 51633*/ OPC_CheckChild0Same, 0,
24482 : /* 51635*/ OPC_MoveChild1,
24483 : /* 51636*/ OPC_CheckValueType, MVT::i8,
24484 : /* 51638*/ OPC_MoveParent,
24485 : /* 51639*/ OPC_MoveParent,
24486 : /* 51640*/ OPC_MoveChild1,
24487 : /* 51641*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24488 : /* 51644*/ OPC_CheckChild0Same, 1,
24489 : /* 51646*/ OPC_MoveChild1,
24490 : /* 51647*/ OPC_CheckValueType, MVT::i8,
24491 : /* 51649*/ OPC_MoveParent,
24492 : /* 51650*/ OPC_MoveParent,
24493 : /* 51651*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
24494 : /* 51653*/ OPC_MoveParent,
24495 : /* 51654*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24496 : /* 51656*/ OPC_MoveParent,
24497 : /* 51657*/ OPC_MoveChild1,
24498 : /* 51658*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
24499 : /* 51661*/ OPC_MoveChild0,
24500 : /* 51662*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24501 : /* 51665*/ OPC_MoveChild0,
24502 : /* 51666*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
24503 : /* 51669*/ OPC_Scope, 88, /*->51759*/ // 2 children in Scope
24504 : /* 51671*/ OPC_CheckChild0Same, 0,
24505 : /* 51673*/ OPC_CheckChild1Integer, 8,
24506 : /* 51675*/ OPC_CheckChild1Type, MVT::i32,
24507 : /* 51677*/ OPC_MoveParent,
24508 : /* 51678*/ OPC_MoveChild1,
24509 : /* 51679*/ OPC_CheckValueType, MVT::i8,
24510 : /* 51681*/ OPC_MoveParent,
24511 : /* 51682*/ OPC_MoveParent,
24512 : /* 51683*/ OPC_MoveChild1,
24513 : /* 51684*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24514 : /* 51687*/ OPC_MoveChild0,
24515 : /* 51688*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
24516 : /* 51691*/ OPC_CheckChild0Same, 1,
24517 : /* 51693*/ OPC_CheckChild1Integer, 8,
24518 : /* 51695*/ OPC_CheckChild1Type, MVT::i32,
24519 : /* 51697*/ OPC_MoveParent,
24520 : /* 51698*/ OPC_MoveChild1,
24521 : /* 51699*/ OPC_CheckValueType, MVT::i8,
24522 : /* 51701*/ OPC_MoveParent,
24523 : /* 51702*/ OPC_MoveParent,
24524 : /* 51703*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
24525 : /* 51705*/ OPC_MoveParent,
24526 : /* 51706*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24527 : /* 51708*/ OPC_MoveParent,
24528 : /* 51709*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24529 : /* 51711*/ OPC_MoveParent,
24530 : /* 51712*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24531 : /* 51714*/ OPC_CheckType, MVT::i32,
24532 : /* 51716*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
24533 : /* 51718*/ OPC_EmitInteger, MVT::i32, 8,
24534 : /* 51721*/ OPC_EmitInteger, MVT::i32, 8,
24535 : /* 51724*/ OPC_EmitInteger, MVT::i32, 8,
24536 : /* 51727*/ OPC_EmitInteger, MVT::i1, 0,
24537 : /* 51730*/ OPC_EmitInteger, MVT::i32, 0,
24538 : /* 51733*/ OPC_EmitInteger, MVT::i32, 0,
24539 : /* 51736*/ OPC_EmitInteger, MVT::i32, 0,
24540 : /* 51739*/ OPC_EmitInteger, MVT::i32, 0,
24541 : /* 51742*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
24542 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
24543 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
24544 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
24545 : /* 51759*/ /*Scope*/ 88, /*->51848*/
24546 : /* 51760*/ OPC_CheckChild0Same, 1,
24547 : /* 51762*/ OPC_CheckChild1Integer, 8,
24548 : /* 51764*/ OPC_CheckChild1Type, MVT::i32,
24549 : /* 51766*/ OPC_MoveParent,
24550 : /* 51767*/ OPC_MoveChild1,
24551 : /* 51768*/ OPC_CheckValueType, MVT::i8,
24552 : /* 51770*/ OPC_MoveParent,
24553 : /* 51771*/ OPC_MoveParent,
24554 : /* 51772*/ OPC_MoveChild1,
24555 : /* 51773*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24556 : /* 51776*/ OPC_MoveChild0,
24557 : /* 51777*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
24558 : /* 51780*/ OPC_CheckChild0Same, 0,
24559 : /* 51782*/ OPC_CheckChild1Integer, 8,
24560 : /* 51784*/ OPC_CheckChild1Type, MVT::i32,
24561 : /* 51786*/ OPC_MoveParent,
24562 : /* 51787*/ OPC_MoveChild1,
24563 : /* 51788*/ OPC_CheckValueType, MVT::i8,
24564 : /* 51790*/ OPC_MoveParent,
24565 : /* 51791*/ OPC_MoveParent,
24566 : /* 51792*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
24567 : /* 51794*/ OPC_MoveParent,
24568 : /* 51795*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24569 : /* 51797*/ OPC_MoveParent,
24570 : /* 51798*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24571 : /* 51800*/ OPC_MoveParent,
24572 : /* 51801*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24573 : /* 51803*/ OPC_CheckType, MVT::i32,
24574 : /* 51805*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
24575 : /* 51807*/ OPC_EmitInteger, MVT::i32, 8,
24576 : /* 51810*/ OPC_EmitInteger, MVT::i32, 8,
24577 : /* 51813*/ OPC_EmitInteger, MVT::i32, 8,
24578 : /* 51816*/ OPC_EmitInteger, MVT::i1, 0,
24579 : /* 51819*/ OPC_EmitInteger, MVT::i32, 0,
24580 : /* 51822*/ OPC_EmitInteger, MVT::i32, 0,
24581 : /* 51825*/ OPC_EmitInteger, MVT::i32, 0,
24582 : /* 51828*/ OPC_EmitInteger, MVT::i32, 0,
24583 : /* 51831*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
24584 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
24585 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
24586 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
24587 : /* 51848*/ 0, /*End of Scope*/
24588 : /* 51849*/ /*Scope*/ 88|128,1/*216*/, /*->52067*/
24589 : /* 51851*/ OPC_CheckChild0Same, 1,
24590 : /* 51853*/ OPC_MoveChild1,
24591 : /* 51854*/ OPC_CheckValueType, MVT::i8,
24592 : /* 51856*/ OPC_MoveParent,
24593 : /* 51857*/ OPC_MoveParent,
24594 : /* 51858*/ OPC_MoveChild1,
24595 : /* 51859*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24596 : /* 51862*/ OPC_CheckChild0Same, 0,
24597 : /* 51864*/ OPC_MoveChild1,
24598 : /* 51865*/ OPC_CheckValueType, MVT::i8,
24599 : /* 51867*/ OPC_MoveParent,
24600 : /* 51868*/ OPC_MoveParent,
24601 : /* 51869*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
24602 : /* 51871*/ OPC_MoveParent,
24603 : /* 51872*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24604 : /* 51874*/ OPC_MoveParent,
24605 : /* 51875*/ OPC_MoveChild1,
24606 : /* 51876*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
24607 : /* 51879*/ OPC_MoveChild0,
24608 : /* 51880*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24609 : /* 51883*/ OPC_MoveChild0,
24610 : /* 51884*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
24611 : /* 51887*/ OPC_Scope, 88, /*->51977*/ // 2 children in Scope
24612 : /* 51889*/ OPC_CheckChild0Same, 0,
24613 : /* 51891*/ OPC_CheckChild1Integer, 8,
24614 : /* 51893*/ OPC_CheckChild1Type, MVT::i32,
24615 : /* 51895*/ OPC_MoveParent,
24616 : /* 51896*/ OPC_MoveChild1,
24617 : /* 51897*/ OPC_CheckValueType, MVT::i8,
24618 : /* 51899*/ OPC_MoveParent,
24619 : /* 51900*/ OPC_MoveParent,
24620 : /* 51901*/ OPC_MoveChild1,
24621 : /* 51902*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24622 : /* 51905*/ OPC_MoveChild0,
24623 : /* 51906*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
24624 : /* 51909*/ OPC_CheckChild0Same, 1,
24625 : /* 51911*/ OPC_CheckChild1Integer, 8,
24626 : /* 51913*/ OPC_CheckChild1Type, MVT::i32,
24627 : /* 51915*/ OPC_MoveParent,
24628 : /* 51916*/ OPC_MoveChild1,
24629 : /* 51917*/ OPC_CheckValueType, MVT::i8,
24630 : /* 51919*/ OPC_MoveParent,
24631 : /* 51920*/ OPC_MoveParent,
24632 : /* 51921*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
24633 : /* 51923*/ OPC_MoveParent,
24634 : /* 51924*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24635 : /* 51926*/ OPC_MoveParent,
24636 : /* 51927*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24637 : /* 51929*/ OPC_MoveParent,
24638 : /* 51930*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24639 : /* 51932*/ OPC_CheckType, MVT::i32,
24640 : /* 51934*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
24641 : /* 51936*/ OPC_EmitInteger, MVT::i32, 8,
24642 : /* 51939*/ OPC_EmitInteger, MVT::i32, 8,
24643 : /* 51942*/ OPC_EmitInteger, MVT::i32, 8,
24644 : /* 51945*/ OPC_EmitInteger, MVT::i1, 0,
24645 : /* 51948*/ OPC_EmitInteger, MVT::i32, 0,
24646 : /* 51951*/ OPC_EmitInteger, MVT::i32, 0,
24647 : /* 51954*/ OPC_EmitInteger, MVT::i32, 0,
24648 : /* 51957*/ OPC_EmitInteger, MVT::i32, 0,
24649 : /* 51960*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
24650 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
24651 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
24652 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
24653 : /* 51977*/ /*Scope*/ 88, /*->52066*/
24654 : /* 51978*/ OPC_CheckChild0Same, 1,
24655 : /* 51980*/ OPC_CheckChild1Integer, 8,
24656 : /* 51982*/ OPC_CheckChild1Type, MVT::i32,
24657 : /* 51984*/ OPC_MoveParent,
24658 : /* 51985*/ OPC_MoveChild1,
24659 : /* 51986*/ OPC_CheckValueType, MVT::i8,
24660 : /* 51988*/ OPC_MoveParent,
24661 : /* 51989*/ OPC_MoveParent,
24662 : /* 51990*/ OPC_MoveChild1,
24663 : /* 51991*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24664 : /* 51994*/ OPC_MoveChild0,
24665 : /* 51995*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
24666 : /* 51998*/ OPC_CheckChild0Same, 0,
24667 : /* 52000*/ OPC_CheckChild1Integer, 8,
24668 : /* 52002*/ OPC_CheckChild1Type, MVT::i32,
24669 : /* 52004*/ OPC_MoveParent,
24670 : /* 52005*/ OPC_MoveChild1,
24671 : /* 52006*/ OPC_CheckValueType, MVT::i8,
24672 : /* 52008*/ OPC_MoveParent,
24673 : /* 52009*/ OPC_MoveParent,
24674 : /* 52010*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
24675 : /* 52012*/ OPC_MoveParent,
24676 : /* 52013*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24677 : /* 52015*/ OPC_MoveParent,
24678 : /* 52016*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24679 : /* 52018*/ OPC_MoveParent,
24680 : /* 52019*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24681 : /* 52021*/ OPC_CheckType, MVT::i32,
24682 : /* 52023*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
24683 : /* 52025*/ OPC_EmitInteger, MVT::i32, 8,
24684 : /* 52028*/ OPC_EmitInteger, MVT::i32, 8,
24685 : /* 52031*/ OPC_EmitInteger, MVT::i32, 8,
24686 : /* 52034*/ OPC_EmitInteger, MVT::i1, 0,
24687 : /* 52037*/ OPC_EmitInteger, MVT::i32, 0,
24688 : /* 52040*/ OPC_EmitInteger, MVT::i32, 0,
24689 : /* 52043*/ OPC_EmitInteger, MVT::i32, 0,
24690 : /* 52046*/ OPC_EmitInteger, MVT::i32, 0,
24691 : /* 52049*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
24692 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
24693 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
24694 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
24695 : /* 52066*/ 0, /*End of Scope*/
24696 : /* 52067*/ 0, /*End of Scope*/
24697 : /* 52068*/ /*Scope*/ 64|128,3/*448*/, /*->52518*/
24698 : /* 52070*/ OPC_MoveChild0,
24699 : /* 52071*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
24700 : /* 52074*/ OPC_MoveChild0,
24701 : /* 52075*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24702 : /* 52078*/ OPC_Scope, 89|128,1/*217*/, /*->52298*/ // 2 children in Scope
24703 : /* 52081*/ OPC_CheckChild0Same, 0,
24704 : /* 52083*/ OPC_MoveChild1,
24705 : /* 52084*/ OPC_CheckValueType, MVT::i8,
24706 : /* 52086*/ OPC_MoveParent,
24707 : /* 52087*/ OPC_MoveParent,
24708 : /* 52088*/ OPC_MoveChild1,
24709 : /* 52089*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24710 : /* 52092*/ OPC_CheckChild0Same, 1,
24711 : /* 52094*/ OPC_MoveChild1,
24712 : /* 52095*/ OPC_CheckValueType, MVT::i8,
24713 : /* 52097*/ OPC_MoveParent,
24714 : /* 52098*/ OPC_MoveParent,
24715 : /* 52099*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
24716 : /* 52101*/ OPC_MoveParent,
24717 : /* 52102*/ OPC_RecordChild1, // #2 = $src2
24718 : /* 52103*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24719 : /* 52105*/ OPC_MoveParent,
24720 : /* 52106*/ OPC_MoveChild1,
24721 : /* 52107*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
24722 : /* 52110*/ OPC_MoveChild0,
24723 : /* 52111*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24724 : /* 52114*/ OPC_MoveChild0,
24725 : /* 52115*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
24726 : /* 52118*/ OPC_Scope, 88, /*->52208*/ // 2 children in Scope
24727 : /* 52120*/ OPC_CheckChild0Same, 0,
24728 : /* 52122*/ OPC_CheckChild1Integer, 8,
24729 : /* 52124*/ OPC_CheckChild1Type, MVT::i32,
24730 : /* 52126*/ OPC_MoveParent,
24731 : /* 52127*/ OPC_MoveChild1,
24732 : /* 52128*/ OPC_CheckValueType, MVT::i8,
24733 : /* 52130*/ OPC_MoveParent,
24734 : /* 52131*/ OPC_MoveParent,
24735 : /* 52132*/ OPC_MoveChild1,
24736 : /* 52133*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24737 : /* 52136*/ OPC_MoveChild0,
24738 : /* 52137*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
24739 : /* 52140*/ OPC_CheckChild0Same, 1,
24740 : /* 52142*/ OPC_CheckChild1Integer, 8,
24741 : /* 52144*/ OPC_CheckChild1Type, MVT::i32,
24742 : /* 52146*/ OPC_MoveParent,
24743 : /* 52147*/ OPC_MoveChild1,
24744 : /* 52148*/ OPC_CheckValueType, MVT::i8,
24745 : /* 52150*/ OPC_MoveParent,
24746 : /* 52151*/ OPC_MoveParent,
24747 : /* 52152*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
24748 : /* 52154*/ OPC_MoveParent,
24749 : /* 52155*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24750 : /* 52157*/ OPC_MoveParent,
24751 : /* 52158*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24752 : /* 52160*/ OPC_MoveParent,
24753 : /* 52161*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24754 : /* 52163*/ OPC_CheckType, MVT::i32,
24755 : /* 52165*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
24756 : /* 52167*/ OPC_EmitInteger, MVT::i32, 8,
24757 : /* 52170*/ OPC_EmitInteger, MVT::i32, 8,
24758 : /* 52173*/ OPC_EmitInteger, MVT::i32, 8,
24759 : /* 52176*/ OPC_EmitInteger, MVT::i1, 0,
24760 : /* 52179*/ OPC_EmitInteger, MVT::i32, 0,
24761 : /* 52182*/ OPC_EmitInteger, MVT::i32, 0,
24762 : /* 52185*/ OPC_EmitInteger, MVT::i32, 0,
24763 : /* 52188*/ OPC_EmitInteger, MVT::i32, 0,
24764 : /* 52191*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
24765 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
24766 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
24767 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
24768 : /* 52208*/ /*Scope*/ 88, /*->52297*/
24769 : /* 52209*/ OPC_CheckChild0Same, 1,
24770 : /* 52211*/ OPC_CheckChild1Integer, 8,
24771 : /* 52213*/ OPC_CheckChild1Type, MVT::i32,
24772 : /* 52215*/ OPC_MoveParent,
24773 : /* 52216*/ OPC_MoveChild1,
24774 : /* 52217*/ OPC_CheckValueType, MVT::i8,
24775 : /* 52219*/ OPC_MoveParent,
24776 : /* 52220*/ OPC_MoveParent,
24777 : /* 52221*/ OPC_MoveChild1,
24778 : /* 52222*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24779 : /* 52225*/ OPC_MoveChild0,
24780 : /* 52226*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
24781 : /* 52229*/ OPC_CheckChild0Same, 0,
24782 : /* 52231*/ OPC_CheckChild1Integer, 8,
24783 : /* 52233*/ OPC_CheckChild1Type, MVT::i32,
24784 : /* 52235*/ OPC_MoveParent,
24785 : /* 52236*/ OPC_MoveChild1,
24786 : /* 52237*/ OPC_CheckValueType, MVT::i8,
24787 : /* 52239*/ OPC_MoveParent,
24788 : /* 52240*/ OPC_MoveParent,
24789 : /* 52241*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
24790 : /* 52243*/ OPC_MoveParent,
24791 : /* 52244*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24792 : /* 52246*/ OPC_MoveParent,
24793 : /* 52247*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24794 : /* 52249*/ OPC_MoveParent,
24795 : /* 52250*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24796 : /* 52252*/ OPC_CheckType, MVT::i32,
24797 : /* 52254*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
24798 : /* 52256*/ OPC_EmitInteger, MVT::i32, 8,
24799 : /* 52259*/ OPC_EmitInteger, MVT::i32, 8,
24800 : /* 52262*/ OPC_EmitInteger, MVT::i32, 8,
24801 : /* 52265*/ OPC_EmitInteger, MVT::i1, 0,
24802 : /* 52268*/ OPC_EmitInteger, MVT::i32, 0,
24803 : /* 52271*/ OPC_EmitInteger, MVT::i32, 0,
24804 : /* 52274*/ OPC_EmitInteger, MVT::i32, 0,
24805 : /* 52277*/ OPC_EmitInteger, MVT::i32, 0,
24806 : /* 52280*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
24807 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
24808 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
24809 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
24810 : /* 52297*/ 0, /*End of Scope*/
24811 : /* 52298*/ /*Scope*/ 89|128,1/*217*/, /*->52517*/
24812 : /* 52300*/ OPC_CheckChild0Same, 1,
24813 : /* 52302*/ OPC_MoveChild1,
24814 : /* 52303*/ OPC_CheckValueType, MVT::i8,
24815 : /* 52305*/ OPC_MoveParent,
24816 : /* 52306*/ OPC_MoveParent,
24817 : /* 52307*/ OPC_MoveChild1,
24818 : /* 52308*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24819 : /* 52311*/ OPC_CheckChild0Same, 0,
24820 : /* 52313*/ OPC_MoveChild1,
24821 : /* 52314*/ OPC_CheckValueType, MVT::i8,
24822 : /* 52316*/ OPC_MoveParent,
24823 : /* 52317*/ OPC_MoveParent,
24824 : /* 52318*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
24825 : /* 52320*/ OPC_MoveParent,
24826 : /* 52321*/ OPC_RecordChild1, // #2 = $src2
24827 : /* 52322*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24828 : /* 52324*/ OPC_MoveParent,
24829 : /* 52325*/ OPC_MoveChild1,
24830 : /* 52326*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
24831 : /* 52329*/ OPC_MoveChild0,
24832 : /* 52330*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24833 : /* 52333*/ OPC_MoveChild0,
24834 : /* 52334*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
24835 : /* 52337*/ OPC_Scope, 88, /*->52427*/ // 2 children in Scope
24836 : /* 52339*/ OPC_CheckChild0Same, 0,
24837 : /* 52341*/ OPC_CheckChild1Integer, 8,
24838 : /* 52343*/ OPC_CheckChild1Type, MVT::i32,
24839 : /* 52345*/ OPC_MoveParent,
24840 : /* 52346*/ OPC_MoveChild1,
24841 : /* 52347*/ OPC_CheckValueType, MVT::i8,
24842 : /* 52349*/ OPC_MoveParent,
24843 : /* 52350*/ OPC_MoveParent,
24844 : /* 52351*/ OPC_MoveChild1,
24845 : /* 52352*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24846 : /* 52355*/ OPC_MoveChild0,
24847 : /* 52356*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
24848 : /* 52359*/ OPC_CheckChild0Same, 1,
24849 : /* 52361*/ OPC_CheckChild1Integer, 8,
24850 : /* 52363*/ OPC_CheckChild1Type, MVT::i32,
24851 : /* 52365*/ OPC_MoveParent,
24852 : /* 52366*/ OPC_MoveChild1,
24853 : /* 52367*/ OPC_CheckValueType, MVT::i8,
24854 : /* 52369*/ OPC_MoveParent,
24855 : /* 52370*/ OPC_MoveParent,
24856 : /* 52371*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
24857 : /* 52373*/ OPC_MoveParent,
24858 : /* 52374*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24859 : /* 52376*/ OPC_MoveParent,
24860 : /* 52377*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24861 : /* 52379*/ OPC_MoveParent,
24862 : /* 52380*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24863 : /* 52382*/ OPC_CheckType, MVT::i32,
24864 : /* 52384*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
24865 : /* 52386*/ OPC_EmitInteger, MVT::i32, 8,
24866 : /* 52389*/ OPC_EmitInteger, MVT::i32, 8,
24867 : /* 52392*/ OPC_EmitInteger, MVT::i32, 8,
24868 : /* 52395*/ OPC_EmitInteger, MVT::i1, 0,
24869 : /* 52398*/ OPC_EmitInteger, MVT::i32, 0,
24870 : /* 52401*/ OPC_EmitInteger, MVT::i32, 0,
24871 : /* 52404*/ OPC_EmitInteger, MVT::i32, 0,
24872 : /* 52407*/ OPC_EmitInteger, MVT::i32, 0,
24873 : /* 52410*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
24874 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
24875 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
24876 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
24877 : /* 52427*/ /*Scope*/ 88, /*->52516*/
24878 : /* 52428*/ OPC_CheckChild0Same, 1,
24879 : /* 52430*/ OPC_CheckChild1Integer, 8,
24880 : /* 52432*/ OPC_CheckChild1Type, MVT::i32,
24881 : /* 52434*/ OPC_MoveParent,
24882 : /* 52435*/ OPC_MoveChild1,
24883 : /* 52436*/ OPC_CheckValueType, MVT::i8,
24884 : /* 52438*/ OPC_MoveParent,
24885 : /* 52439*/ OPC_MoveParent,
24886 : /* 52440*/ OPC_MoveChild1,
24887 : /* 52441*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24888 : /* 52444*/ OPC_MoveChild0,
24889 : /* 52445*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
24890 : /* 52448*/ OPC_CheckChild0Same, 0,
24891 : /* 52450*/ OPC_CheckChild1Integer, 8,
24892 : /* 52452*/ OPC_CheckChild1Type, MVT::i32,
24893 : /* 52454*/ OPC_MoveParent,
24894 : /* 52455*/ OPC_MoveChild1,
24895 : /* 52456*/ OPC_CheckValueType, MVT::i8,
24896 : /* 52458*/ OPC_MoveParent,
24897 : /* 52459*/ OPC_MoveParent,
24898 : /* 52460*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
24899 : /* 52462*/ OPC_MoveParent,
24900 : /* 52463*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24901 : /* 52465*/ OPC_MoveParent,
24902 : /* 52466*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24903 : /* 52468*/ OPC_MoveParent,
24904 : /* 52469*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24905 : /* 52471*/ OPC_CheckType, MVT::i32,
24906 : /* 52473*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
24907 : /* 52475*/ OPC_EmitInteger, MVT::i32, 8,
24908 : /* 52478*/ OPC_EmitInteger, MVT::i32, 8,
24909 : /* 52481*/ OPC_EmitInteger, MVT::i32, 8,
24910 : /* 52484*/ OPC_EmitInteger, MVT::i1, 0,
24911 : /* 52487*/ OPC_EmitInteger, MVT::i32, 0,
24912 : /* 52490*/ OPC_EmitInteger, MVT::i32, 0,
24913 : /* 52493*/ OPC_EmitInteger, MVT::i32, 0,
24914 : /* 52496*/ OPC_EmitInteger, MVT::i32, 0,
24915 : /* 52499*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
24916 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
24917 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
24918 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
24919 : /* 52516*/ 0, /*End of Scope*/
24920 : /* 52517*/ 0, /*End of Scope*/
24921 : /* 52518*/ /*Scope*/ 63|128,3/*447*/, /*->52967*/
24922 : /* 52520*/ OPC_RecordChild0, // #2 = $src2
24923 : /* 52521*/ OPC_MoveChild1,
24924 : /* 52522*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
24925 : /* 52525*/ OPC_MoveChild0,
24926 : /* 52526*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24927 : /* 52529*/ OPC_Scope, 88|128,1/*216*/, /*->52748*/ // 2 children in Scope
24928 : /* 52532*/ OPC_CheckChild0Same, 1,
24929 : /* 52534*/ OPC_MoveChild1,
24930 : /* 52535*/ OPC_CheckValueType, MVT::i8,
24931 : /* 52537*/ OPC_MoveParent,
24932 : /* 52538*/ OPC_MoveParent,
24933 : /* 52539*/ OPC_MoveChild1,
24934 : /* 52540*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24935 : /* 52543*/ OPC_CheckChild0Same, 0,
24936 : /* 52545*/ OPC_MoveChild1,
24937 : /* 52546*/ OPC_CheckValueType, MVT::i8,
24938 : /* 52548*/ OPC_MoveParent,
24939 : /* 52549*/ OPC_MoveParent,
24940 : /* 52550*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
24941 : /* 52552*/ OPC_MoveParent,
24942 : /* 52553*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24943 : /* 52555*/ OPC_MoveParent,
24944 : /* 52556*/ OPC_MoveChild1,
24945 : /* 52557*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
24946 : /* 52560*/ OPC_MoveChild0,
24947 : /* 52561*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24948 : /* 52564*/ OPC_MoveChild0,
24949 : /* 52565*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
24950 : /* 52568*/ OPC_Scope, 88, /*->52658*/ // 2 children in Scope
24951 : /* 52570*/ OPC_CheckChild0Same, 1,
24952 : /* 52572*/ OPC_CheckChild1Integer, 8,
24953 : /* 52574*/ OPC_CheckChild1Type, MVT::i32,
24954 : /* 52576*/ OPC_MoveParent,
24955 : /* 52577*/ OPC_MoveChild1,
24956 : /* 52578*/ OPC_CheckValueType, MVT::i8,
24957 : /* 52580*/ OPC_MoveParent,
24958 : /* 52581*/ OPC_MoveParent,
24959 : /* 52582*/ OPC_MoveChild1,
24960 : /* 52583*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
24961 : /* 52586*/ OPC_MoveChild0,
24962 : /* 52587*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
24963 : /* 52590*/ OPC_CheckChild0Same, 0,
24964 : /* 52592*/ OPC_CheckChild1Integer, 8,
24965 : /* 52594*/ OPC_CheckChild1Type, MVT::i32,
24966 : /* 52596*/ OPC_MoveParent,
24967 : /* 52597*/ OPC_MoveChild1,
24968 : /* 52598*/ OPC_CheckValueType, MVT::i8,
24969 : /* 52600*/ OPC_MoveParent,
24970 : /* 52601*/ OPC_MoveParent,
24971 : /* 52602*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
24972 : /* 52604*/ OPC_MoveParent,
24973 : /* 52605*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24974 : /* 52607*/ OPC_MoveParent,
24975 : /* 52608*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24976 : /* 52610*/ OPC_MoveParent,
24977 : /* 52611*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
24978 : /* 52613*/ OPC_CheckType, MVT::i32,
24979 : /* 52615*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
24980 : /* 52617*/ OPC_EmitInteger, MVT::i32, 8,
24981 : /* 52620*/ OPC_EmitInteger, MVT::i32, 8,
24982 : /* 52623*/ OPC_EmitInteger, MVT::i32, 8,
24983 : /* 52626*/ OPC_EmitInteger, MVT::i1, 0,
24984 : /* 52629*/ OPC_EmitInteger, MVT::i32, 0,
24985 : /* 52632*/ OPC_EmitInteger, MVT::i32, 0,
24986 : /* 52635*/ OPC_EmitInteger, MVT::i32, 0,
24987 : /* 52638*/ OPC_EmitInteger, MVT::i32, 0,
24988 : /* 52641*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
24989 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
24990 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
24991 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
24992 : /* 52658*/ /*Scope*/ 88, /*->52747*/
24993 : /* 52659*/ OPC_CheckChild0Same, 0,
24994 : /* 52661*/ OPC_CheckChild1Integer, 8,
24995 : /* 52663*/ OPC_CheckChild1Type, MVT::i32,
24996 : /* 52665*/ OPC_MoveParent,
24997 : /* 52666*/ OPC_MoveChild1,
24998 : /* 52667*/ OPC_CheckValueType, MVT::i8,
24999 : /* 52669*/ OPC_MoveParent,
25000 : /* 52670*/ OPC_MoveParent,
25001 : /* 52671*/ OPC_MoveChild1,
25002 : /* 52672*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25003 : /* 52675*/ OPC_MoveChild0,
25004 : /* 52676*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
25005 : /* 52679*/ OPC_CheckChild0Same, 1,
25006 : /* 52681*/ OPC_CheckChild1Integer, 8,
25007 : /* 52683*/ OPC_CheckChild1Type, MVT::i32,
25008 : /* 52685*/ OPC_MoveParent,
25009 : /* 52686*/ OPC_MoveChild1,
25010 : /* 52687*/ OPC_CheckValueType, MVT::i8,
25011 : /* 52689*/ OPC_MoveParent,
25012 : /* 52690*/ OPC_MoveParent,
25013 : /* 52691*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
25014 : /* 52693*/ OPC_MoveParent,
25015 : /* 52694*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25016 : /* 52696*/ OPC_MoveParent,
25017 : /* 52697*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25018 : /* 52699*/ OPC_MoveParent,
25019 : /* 52700*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25020 : /* 52702*/ OPC_CheckType, MVT::i32,
25021 : /* 52704*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
25022 : /* 52706*/ OPC_EmitInteger, MVT::i32, 8,
25023 : /* 52709*/ OPC_EmitInteger, MVT::i32, 8,
25024 : /* 52712*/ OPC_EmitInteger, MVT::i32, 8,
25025 : /* 52715*/ OPC_EmitInteger, MVT::i1, 0,
25026 : /* 52718*/ OPC_EmitInteger, MVT::i32, 0,
25027 : /* 52721*/ OPC_EmitInteger, MVT::i32, 0,
25028 : /* 52724*/ OPC_EmitInteger, MVT::i32, 0,
25029 : /* 52727*/ OPC_EmitInteger, MVT::i32, 0,
25030 : /* 52730*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
25031 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
25032 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
25033 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
25034 : /* 52747*/ 0, /*End of Scope*/
25035 : /* 52748*/ /*Scope*/ 88|128,1/*216*/, /*->52966*/
25036 : /* 52750*/ OPC_CheckChild0Same, 0,
25037 : /* 52752*/ OPC_MoveChild1,
25038 : /* 52753*/ OPC_CheckValueType, MVT::i8,
25039 : /* 52755*/ OPC_MoveParent,
25040 : /* 52756*/ OPC_MoveParent,
25041 : /* 52757*/ OPC_MoveChild1,
25042 : /* 52758*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25043 : /* 52761*/ OPC_CheckChild0Same, 1,
25044 : /* 52763*/ OPC_MoveChild1,
25045 : /* 52764*/ OPC_CheckValueType, MVT::i8,
25046 : /* 52766*/ OPC_MoveParent,
25047 : /* 52767*/ OPC_MoveParent,
25048 : /* 52768*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
25049 : /* 52770*/ OPC_MoveParent,
25050 : /* 52771*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25051 : /* 52773*/ OPC_MoveParent,
25052 : /* 52774*/ OPC_MoveChild1,
25053 : /* 52775*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
25054 : /* 52778*/ OPC_MoveChild0,
25055 : /* 52779*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25056 : /* 52782*/ OPC_MoveChild0,
25057 : /* 52783*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
25058 : /* 52786*/ OPC_Scope, 88, /*->52876*/ // 2 children in Scope
25059 : /* 52788*/ OPC_CheckChild0Same, 1,
25060 : /* 52790*/ OPC_CheckChild1Integer, 8,
25061 : /* 52792*/ OPC_CheckChild1Type, MVT::i32,
25062 : /* 52794*/ OPC_MoveParent,
25063 : /* 52795*/ OPC_MoveChild1,
25064 : /* 52796*/ OPC_CheckValueType, MVT::i8,
25065 : /* 52798*/ OPC_MoveParent,
25066 : /* 52799*/ OPC_MoveParent,
25067 : /* 52800*/ OPC_MoveChild1,
25068 : /* 52801*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25069 : /* 52804*/ OPC_MoveChild0,
25070 : /* 52805*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
25071 : /* 52808*/ OPC_CheckChild0Same, 0,
25072 : /* 52810*/ OPC_CheckChild1Integer, 8,
25073 : /* 52812*/ OPC_CheckChild1Type, MVT::i32,
25074 : /* 52814*/ OPC_MoveParent,
25075 : /* 52815*/ OPC_MoveChild1,
25076 : /* 52816*/ OPC_CheckValueType, MVT::i8,
25077 : /* 52818*/ OPC_MoveParent,
25078 : /* 52819*/ OPC_MoveParent,
25079 : /* 52820*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
25080 : /* 52822*/ OPC_MoveParent,
25081 : /* 52823*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25082 : /* 52825*/ OPC_MoveParent,
25083 : /* 52826*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25084 : /* 52828*/ OPC_MoveParent,
25085 : /* 52829*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25086 : /* 52831*/ OPC_CheckType, MVT::i32,
25087 : /* 52833*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
25088 : /* 52835*/ OPC_EmitInteger, MVT::i32, 8,
25089 : /* 52838*/ OPC_EmitInteger, MVT::i32, 8,
25090 : /* 52841*/ OPC_EmitInteger, MVT::i32, 8,
25091 : /* 52844*/ OPC_EmitInteger, MVT::i1, 0,
25092 : /* 52847*/ OPC_EmitInteger, MVT::i32, 0,
25093 : /* 52850*/ OPC_EmitInteger, MVT::i32, 0,
25094 : /* 52853*/ OPC_EmitInteger, MVT::i32, 0,
25095 : /* 52856*/ OPC_EmitInteger, MVT::i32, 0,
25096 : /* 52859*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
25097 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
25098 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
25099 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
25100 : /* 52876*/ /*Scope*/ 88, /*->52965*/
25101 : /* 52877*/ OPC_CheckChild0Same, 0,
25102 : /* 52879*/ OPC_CheckChild1Integer, 8,
25103 : /* 52881*/ OPC_CheckChild1Type, MVT::i32,
25104 : /* 52883*/ OPC_MoveParent,
25105 : /* 52884*/ OPC_MoveChild1,
25106 : /* 52885*/ OPC_CheckValueType, MVT::i8,
25107 : /* 52887*/ OPC_MoveParent,
25108 : /* 52888*/ OPC_MoveParent,
25109 : /* 52889*/ OPC_MoveChild1,
25110 : /* 52890*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25111 : /* 52893*/ OPC_MoveChild0,
25112 : /* 52894*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
25113 : /* 52897*/ OPC_CheckChild0Same, 1,
25114 : /* 52899*/ OPC_CheckChild1Integer, 8,
25115 : /* 52901*/ OPC_CheckChild1Type, MVT::i32,
25116 : /* 52903*/ OPC_MoveParent,
25117 : /* 52904*/ OPC_MoveChild1,
25118 : /* 52905*/ OPC_CheckValueType, MVT::i8,
25119 : /* 52907*/ OPC_MoveParent,
25120 : /* 52908*/ OPC_MoveParent,
25121 : /* 52909*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
25122 : /* 52911*/ OPC_MoveParent,
25123 : /* 52912*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25124 : /* 52914*/ OPC_MoveParent,
25125 : /* 52915*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25126 : /* 52917*/ OPC_MoveParent,
25127 : /* 52918*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25128 : /* 52920*/ OPC_CheckType, MVT::i32,
25129 : /* 52922*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
25130 : /* 52924*/ OPC_EmitInteger, MVT::i32, 8,
25131 : /* 52927*/ OPC_EmitInteger, MVT::i32, 8,
25132 : /* 52930*/ OPC_EmitInteger, MVT::i32, 8,
25133 : /* 52933*/ OPC_EmitInteger, MVT::i1, 0,
25134 : /* 52936*/ OPC_EmitInteger, MVT::i32, 0,
25135 : /* 52939*/ OPC_EmitInteger, MVT::i32, 0,
25136 : /* 52942*/ OPC_EmitInteger, MVT::i32, 0,
25137 : /* 52945*/ OPC_EmitInteger, MVT::i32, 0,
25138 : /* 52948*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
25139 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
25140 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
25141 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
25142 : /* 52965*/ 0, /*End of Scope*/
25143 : /* 52966*/ 0, /*End of Scope*/
25144 : /* 52967*/ /*Scope*/ 64|128,3/*448*/, /*->53417*/
25145 : /* 52969*/ OPC_MoveChild0,
25146 : /* 52970*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
25147 : /* 52973*/ OPC_MoveChild0,
25148 : /* 52974*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25149 : /* 52977*/ OPC_Scope, 89|128,1/*217*/, /*->53197*/ // 2 children in Scope
25150 : /* 52980*/ OPC_CheckChild0Same, 1,
25151 : /* 52982*/ OPC_MoveChild1,
25152 : /* 52983*/ OPC_CheckValueType, MVT::i8,
25153 : /* 52985*/ OPC_MoveParent,
25154 : /* 52986*/ OPC_MoveParent,
25155 : /* 52987*/ OPC_MoveChild1,
25156 : /* 52988*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25157 : /* 52991*/ OPC_CheckChild0Same, 0,
25158 : /* 52993*/ OPC_MoveChild1,
25159 : /* 52994*/ OPC_CheckValueType, MVT::i8,
25160 : /* 52996*/ OPC_MoveParent,
25161 : /* 52997*/ OPC_MoveParent,
25162 : /* 52998*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
25163 : /* 53000*/ OPC_MoveParent,
25164 : /* 53001*/ OPC_RecordChild1, // #2 = $src2
25165 : /* 53002*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25166 : /* 53004*/ OPC_MoveParent,
25167 : /* 53005*/ OPC_MoveChild1,
25168 : /* 53006*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
25169 : /* 53009*/ OPC_MoveChild0,
25170 : /* 53010*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25171 : /* 53013*/ OPC_MoveChild0,
25172 : /* 53014*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
25173 : /* 53017*/ OPC_Scope, 88, /*->53107*/ // 2 children in Scope
25174 : /* 53019*/ OPC_CheckChild0Same, 1,
25175 : /* 53021*/ OPC_CheckChild1Integer, 8,
25176 : /* 53023*/ OPC_CheckChild1Type, MVT::i32,
25177 : /* 53025*/ OPC_MoveParent,
25178 : /* 53026*/ OPC_MoveChild1,
25179 : /* 53027*/ OPC_CheckValueType, MVT::i8,
25180 : /* 53029*/ OPC_MoveParent,
25181 : /* 53030*/ OPC_MoveParent,
25182 : /* 53031*/ OPC_MoveChild1,
25183 : /* 53032*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25184 : /* 53035*/ OPC_MoveChild0,
25185 : /* 53036*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
25186 : /* 53039*/ OPC_CheckChild0Same, 0,
25187 : /* 53041*/ OPC_CheckChild1Integer, 8,
25188 : /* 53043*/ OPC_CheckChild1Type, MVT::i32,
25189 : /* 53045*/ OPC_MoveParent,
25190 : /* 53046*/ OPC_MoveChild1,
25191 : /* 53047*/ OPC_CheckValueType, MVT::i8,
25192 : /* 53049*/ OPC_MoveParent,
25193 : /* 53050*/ OPC_MoveParent,
25194 : /* 53051*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
25195 : /* 53053*/ OPC_MoveParent,
25196 : /* 53054*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25197 : /* 53056*/ OPC_MoveParent,
25198 : /* 53057*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25199 : /* 53059*/ OPC_MoveParent,
25200 : /* 53060*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25201 : /* 53062*/ OPC_CheckType, MVT::i32,
25202 : /* 53064*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
25203 : /* 53066*/ OPC_EmitInteger, MVT::i32, 8,
25204 : /* 53069*/ OPC_EmitInteger, MVT::i32, 8,
25205 : /* 53072*/ OPC_EmitInteger, MVT::i32, 8,
25206 : /* 53075*/ OPC_EmitInteger, MVT::i1, 0,
25207 : /* 53078*/ OPC_EmitInteger, MVT::i32, 0,
25208 : /* 53081*/ OPC_EmitInteger, MVT::i32, 0,
25209 : /* 53084*/ OPC_EmitInteger, MVT::i32, 0,
25210 : /* 53087*/ OPC_EmitInteger, MVT::i32, 0,
25211 : /* 53090*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
25212 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
25213 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
25214 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
25215 : /* 53107*/ /*Scope*/ 88, /*->53196*/
25216 : /* 53108*/ OPC_CheckChild0Same, 0,
25217 : /* 53110*/ OPC_CheckChild1Integer, 8,
25218 : /* 53112*/ OPC_CheckChild1Type, MVT::i32,
25219 : /* 53114*/ OPC_MoveParent,
25220 : /* 53115*/ OPC_MoveChild1,
25221 : /* 53116*/ OPC_CheckValueType, MVT::i8,
25222 : /* 53118*/ OPC_MoveParent,
25223 : /* 53119*/ OPC_MoveParent,
25224 : /* 53120*/ OPC_MoveChild1,
25225 : /* 53121*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25226 : /* 53124*/ OPC_MoveChild0,
25227 : /* 53125*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
25228 : /* 53128*/ OPC_CheckChild0Same, 1,
25229 : /* 53130*/ OPC_CheckChild1Integer, 8,
25230 : /* 53132*/ OPC_CheckChild1Type, MVT::i32,
25231 : /* 53134*/ OPC_MoveParent,
25232 : /* 53135*/ OPC_MoveChild1,
25233 : /* 53136*/ OPC_CheckValueType, MVT::i8,
25234 : /* 53138*/ OPC_MoveParent,
25235 : /* 53139*/ OPC_MoveParent,
25236 : /* 53140*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
25237 : /* 53142*/ OPC_MoveParent,
25238 : /* 53143*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25239 : /* 53145*/ OPC_MoveParent,
25240 : /* 53146*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25241 : /* 53148*/ OPC_MoveParent,
25242 : /* 53149*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25243 : /* 53151*/ OPC_CheckType, MVT::i32,
25244 : /* 53153*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
25245 : /* 53155*/ OPC_EmitInteger, MVT::i32, 8,
25246 : /* 53158*/ OPC_EmitInteger, MVT::i32, 8,
25247 : /* 53161*/ OPC_EmitInteger, MVT::i32, 8,
25248 : /* 53164*/ OPC_EmitInteger, MVT::i1, 0,
25249 : /* 53167*/ OPC_EmitInteger, MVT::i32, 0,
25250 : /* 53170*/ OPC_EmitInteger, MVT::i32, 0,
25251 : /* 53173*/ OPC_EmitInteger, MVT::i32, 0,
25252 : /* 53176*/ OPC_EmitInteger, MVT::i32, 0,
25253 : /* 53179*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
25254 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
25255 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
25256 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
25257 : /* 53196*/ 0, /*End of Scope*/
25258 : /* 53197*/ /*Scope*/ 89|128,1/*217*/, /*->53416*/
25259 : /* 53199*/ OPC_CheckChild0Same, 0,
25260 : /* 53201*/ OPC_MoveChild1,
25261 : /* 53202*/ OPC_CheckValueType, MVT::i8,
25262 : /* 53204*/ OPC_MoveParent,
25263 : /* 53205*/ OPC_MoveParent,
25264 : /* 53206*/ OPC_MoveChild1,
25265 : /* 53207*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25266 : /* 53210*/ OPC_CheckChild0Same, 1,
25267 : /* 53212*/ OPC_MoveChild1,
25268 : /* 53213*/ OPC_CheckValueType, MVT::i8,
25269 : /* 53215*/ OPC_MoveParent,
25270 : /* 53216*/ OPC_MoveParent,
25271 : /* 53217*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
25272 : /* 53219*/ OPC_MoveParent,
25273 : /* 53220*/ OPC_RecordChild1, // #2 = $src2
25274 : /* 53221*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25275 : /* 53223*/ OPC_MoveParent,
25276 : /* 53224*/ OPC_MoveChild1,
25277 : /* 53225*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
25278 : /* 53228*/ OPC_MoveChild0,
25279 : /* 53229*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25280 : /* 53232*/ OPC_MoveChild0,
25281 : /* 53233*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
25282 : /* 53236*/ OPC_Scope, 88, /*->53326*/ // 2 children in Scope
25283 : /* 53238*/ OPC_CheckChild0Same, 1,
25284 : /* 53240*/ OPC_CheckChild1Integer, 8,
25285 : /* 53242*/ OPC_CheckChild1Type, MVT::i32,
25286 : /* 53244*/ OPC_MoveParent,
25287 : /* 53245*/ OPC_MoveChild1,
25288 : /* 53246*/ OPC_CheckValueType, MVT::i8,
25289 : /* 53248*/ OPC_MoveParent,
25290 : /* 53249*/ OPC_MoveParent,
25291 : /* 53250*/ OPC_MoveChild1,
25292 : /* 53251*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25293 : /* 53254*/ OPC_MoveChild0,
25294 : /* 53255*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
25295 : /* 53258*/ OPC_CheckChild0Same, 0,
25296 : /* 53260*/ OPC_CheckChild1Integer, 8,
25297 : /* 53262*/ OPC_CheckChild1Type, MVT::i32,
25298 : /* 53264*/ OPC_MoveParent,
25299 : /* 53265*/ OPC_MoveChild1,
25300 : /* 53266*/ OPC_CheckValueType, MVT::i8,
25301 : /* 53268*/ OPC_MoveParent,
25302 : /* 53269*/ OPC_MoveParent,
25303 : /* 53270*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
25304 : /* 53272*/ OPC_MoveParent,
25305 : /* 53273*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25306 : /* 53275*/ OPC_MoveParent,
25307 : /* 53276*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25308 : /* 53278*/ OPC_MoveParent,
25309 : /* 53279*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25310 : /* 53281*/ OPC_CheckType, MVT::i32,
25311 : /* 53283*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
25312 : /* 53285*/ OPC_EmitInteger, MVT::i32, 8,
25313 : /* 53288*/ OPC_EmitInteger, MVT::i32, 8,
25314 : /* 53291*/ OPC_EmitInteger, MVT::i32, 8,
25315 : /* 53294*/ OPC_EmitInteger, MVT::i1, 0,
25316 : /* 53297*/ OPC_EmitInteger, MVT::i32, 0,
25317 : /* 53300*/ OPC_EmitInteger, MVT::i32, 0,
25318 : /* 53303*/ OPC_EmitInteger, MVT::i32, 0,
25319 : /* 53306*/ OPC_EmitInteger, MVT::i32, 0,
25320 : /* 53309*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
25321 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
25322 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
25323 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
25324 : /* 53326*/ /*Scope*/ 88, /*->53415*/
25325 : /* 53327*/ OPC_CheckChild0Same, 0,
25326 : /* 53329*/ OPC_CheckChild1Integer, 8,
25327 : /* 53331*/ OPC_CheckChild1Type, MVT::i32,
25328 : /* 53333*/ OPC_MoveParent,
25329 : /* 53334*/ OPC_MoveChild1,
25330 : /* 53335*/ OPC_CheckValueType, MVT::i8,
25331 : /* 53337*/ OPC_MoveParent,
25332 : /* 53338*/ OPC_MoveParent,
25333 : /* 53339*/ OPC_MoveChild1,
25334 : /* 53340*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25335 : /* 53343*/ OPC_MoveChild0,
25336 : /* 53344*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
25337 : /* 53347*/ OPC_CheckChild0Same, 1,
25338 : /* 53349*/ OPC_CheckChild1Integer, 8,
25339 : /* 53351*/ OPC_CheckChild1Type, MVT::i32,
25340 : /* 53353*/ OPC_MoveParent,
25341 : /* 53354*/ OPC_MoveChild1,
25342 : /* 53355*/ OPC_CheckValueType, MVT::i8,
25343 : /* 53357*/ OPC_MoveParent,
25344 : /* 53358*/ OPC_MoveParent,
25345 : /* 53359*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
25346 : /* 53361*/ OPC_MoveParent,
25347 : /* 53362*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25348 : /* 53364*/ OPC_MoveParent,
25349 : /* 53365*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25350 : /* 53367*/ OPC_MoveParent,
25351 : /* 53368*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25352 : /* 53370*/ OPC_CheckType, MVT::i32,
25353 : /* 53372*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
25354 : /* 53374*/ OPC_EmitInteger, MVT::i32, 8,
25355 : /* 53377*/ OPC_EmitInteger, MVT::i32, 8,
25356 : /* 53380*/ OPC_EmitInteger, MVT::i32, 8,
25357 : /* 53383*/ OPC_EmitInteger, MVT::i1, 0,
25358 : /* 53386*/ OPC_EmitInteger, MVT::i32, 0,
25359 : /* 53389*/ OPC_EmitInteger, MVT::i32, 0,
25360 : /* 53392*/ OPC_EmitInteger, MVT::i32, 0,
25361 : /* 53395*/ OPC_EmitInteger, MVT::i32, 0,
25362 : /* 53398*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
25363 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
25364 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
25365 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
25366 : /* 53415*/ 0, /*End of Scope*/
25367 : /* 53416*/ 0, /*End of Scope*/
25368 : /* 53417*/ 0, /*End of Scope*/
25369 : /* 53418*/ /*SwitchOpcode*/ 87|128,11/*1495*/, TARGET_VAL(AMDGPUISD::MUL_I24),// ->54917
25370 : /* 53422*/ OPC_MoveChild0,
25371 : /* 53423*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25372 : /* 53426*/ OPC_MoveChild0,
25373 : /* 53427*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
25374 : /* 53430*/ OPC_Scope, 124|128,2/*380*/, /*->53813*/ // 3 children in Scope
25375 : /* 53433*/ OPC_CheckChild0Same, 0,
25376 : /* 53435*/ OPC_CheckChild1Integer, 8,
25377 : /* 53437*/ OPC_CheckChild1Type, MVT::i32,
25378 : /* 53439*/ OPC_MoveParent,
25379 : /* 53440*/ OPC_MoveChild1,
25380 : /* 53441*/ OPC_CheckValueType, MVT::i8,
25381 : /* 53443*/ OPC_MoveParent,
25382 : /* 53444*/ OPC_MoveParent,
25383 : /* 53445*/ OPC_MoveChild1,
25384 : /* 53446*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25385 : /* 53449*/ OPC_MoveChild0,
25386 : /* 53450*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
25387 : /* 53453*/ OPC_CheckChild0Same, 1,
25388 : /* 53455*/ OPC_CheckChild1Integer, 8,
25389 : /* 53457*/ OPC_CheckChild1Type, MVT::i32,
25390 : /* 53459*/ OPC_MoveParent,
25391 : /* 53460*/ OPC_MoveChild1,
25392 : /* 53461*/ OPC_CheckValueType, MVT::i8,
25393 : /* 53463*/ OPC_MoveParent,
25394 : /* 53464*/ OPC_MoveParent,
25395 : /* 53465*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
25396 : /* 53467*/ OPC_MoveParent,
25397 : /* 53468*/ OPC_MoveChild1,
25398 : /* 53469*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
25399 : /* 53472*/ OPC_Scope, 39|128,1/*167*/, /*->53642*/ // 2 children in Scope
25400 : /* 53475*/ OPC_RecordChild0, // #2 = $src2
25401 : /* 53476*/ OPC_MoveChild1,
25402 : /* 53477*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
25403 : /* 53480*/ OPC_MoveChild0,
25404 : /* 53481*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25405 : /* 53484*/ OPC_Scope, 77, /*->53563*/ // 2 children in Scope
25406 : /* 53486*/ OPC_CheckChild0Same, 0,
25407 : /* 53488*/ OPC_MoveChild1,
25408 : /* 53489*/ OPC_CheckValueType, MVT::i8,
25409 : /* 53491*/ OPC_MoveParent,
25410 : /* 53492*/ OPC_MoveParent,
25411 : /* 53493*/ OPC_MoveChild1,
25412 : /* 53494*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25413 : /* 53497*/ OPC_CheckChild0Same, 1,
25414 : /* 53499*/ OPC_MoveChild1,
25415 : /* 53500*/ OPC_CheckValueType, MVT::i8,
25416 : /* 53502*/ OPC_MoveParent,
25417 : /* 53503*/ OPC_MoveParent,
25418 : /* 53504*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
25419 : /* 53506*/ OPC_MoveParent,
25420 : /* 53507*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25421 : /* 53509*/ OPC_MoveParent,
25422 : /* 53510*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25423 : /* 53512*/ OPC_MoveParent,
25424 : /* 53513*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25425 : /* 53515*/ OPC_MoveParent,
25426 : /* 53516*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25427 : /* 53518*/ OPC_CheckType, MVT::i32,
25428 : /* 53520*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
25429 : /* 53522*/ OPC_EmitInteger, MVT::i32, 8,
25430 : /* 53525*/ OPC_EmitInteger, MVT::i32, 8,
25431 : /* 53528*/ OPC_EmitInteger, MVT::i32, 8,
25432 : /* 53531*/ OPC_EmitInteger, MVT::i1, 0,
25433 : /* 53534*/ OPC_EmitInteger, MVT::i32, 0,
25434 : /* 53537*/ OPC_EmitInteger, MVT::i32, 0,
25435 : /* 53540*/ OPC_EmitInteger, MVT::i32, 0,
25436 : /* 53543*/ OPC_EmitInteger, MVT::i32, 0,
25437 : /* 53546*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
25438 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
25439 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
25440 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
25441 : /* 53563*/ /*Scope*/ 77, /*->53641*/
25442 : /* 53564*/ OPC_CheckChild0Same, 1,
25443 : /* 53566*/ OPC_MoveChild1,
25444 : /* 53567*/ OPC_CheckValueType, MVT::i8,
25445 : /* 53569*/ OPC_MoveParent,
25446 : /* 53570*/ OPC_MoveParent,
25447 : /* 53571*/ OPC_MoveChild1,
25448 : /* 53572*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25449 : /* 53575*/ OPC_CheckChild0Same, 0,
25450 : /* 53577*/ OPC_MoveChild1,
25451 : /* 53578*/ OPC_CheckValueType, MVT::i8,
25452 : /* 53580*/ OPC_MoveParent,
25453 : /* 53581*/ OPC_MoveParent,
25454 : /* 53582*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
25455 : /* 53584*/ OPC_MoveParent,
25456 : /* 53585*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25457 : /* 53587*/ OPC_MoveParent,
25458 : /* 53588*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25459 : /* 53590*/ OPC_MoveParent,
25460 : /* 53591*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25461 : /* 53593*/ OPC_MoveParent,
25462 : /* 53594*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25463 : /* 53596*/ OPC_CheckType, MVT::i32,
25464 : /* 53598*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
25465 : /* 53600*/ OPC_EmitInteger, MVT::i32, 8,
25466 : /* 53603*/ OPC_EmitInteger, MVT::i32, 8,
25467 : /* 53606*/ OPC_EmitInteger, MVT::i32, 8,
25468 : /* 53609*/ OPC_EmitInteger, MVT::i1, 0,
25469 : /* 53612*/ OPC_EmitInteger, MVT::i32, 0,
25470 : /* 53615*/ OPC_EmitInteger, MVT::i32, 0,
25471 : /* 53618*/ OPC_EmitInteger, MVT::i32, 0,
25472 : /* 53621*/ OPC_EmitInteger, MVT::i32, 0,
25473 : /* 53624*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
25474 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
25475 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
25476 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
25477 : /* 53641*/ 0, /*End of Scope*/
25478 : /* 53642*/ /*Scope*/ 40|128,1/*168*/, /*->53812*/
25479 : /* 53644*/ OPC_MoveChild0,
25480 : /* 53645*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
25481 : /* 53648*/ OPC_MoveChild0,
25482 : /* 53649*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25483 : /* 53652*/ OPC_Scope, 78, /*->53732*/ // 2 children in Scope
25484 : /* 53654*/ OPC_CheckChild0Same, 0,
25485 : /* 53656*/ OPC_MoveChild1,
25486 : /* 53657*/ OPC_CheckValueType, MVT::i8,
25487 : /* 53659*/ OPC_MoveParent,
25488 : /* 53660*/ OPC_MoveParent,
25489 : /* 53661*/ OPC_MoveChild1,
25490 : /* 53662*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25491 : /* 53665*/ OPC_CheckChild0Same, 1,
25492 : /* 53667*/ OPC_MoveChild1,
25493 : /* 53668*/ OPC_CheckValueType, MVT::i8,
25494 : /* 53670*/ OPC_MoveParent,
25495 : /* 53671*/ OPC_MoveParent,
25496 : /* 53672*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
25497 : /* 53674*/ OPC_MoveParent,
25498 : /* 53675*/ OPC_RecordChild1, // #2 = $src2
25499 : /* 53676*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25500 : /* 53678*/ OPC_MoveParent,
25501 : /* 53679*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25502 : /* 53681*/ OPC_MoveParent,
25503 : /* 53682*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25504 : /* 53684*/ OPC_MoveParent,
25505 : /* 53685*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25506 : /* 53687*/ OPC_CheckType, MVT::i32,
25507 : /* 53689*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
25508 : /* 53691*/ OPC_EmitInteger, MVT::i32, 8,
25509 : /* 53694*/ OPC_EmitInteger, MVT::i32, 8,
25510 : /* 53697*/ OPC_EmitInteger, MVT::i32, 8,
25511 : /* 53700*/ OPC_EmitInteger, MVT::i1, 0,
25512 : /* 53703*/ OPC_EmitInteger, MVT::i32, 0,
25513 : /* 53706*/ OPC_EmitInteger, MVT::i32, 0,
25514 : /* 53709*/ OPC_EmitInteger, MVT::i32, 0,
25515 : /* 53712*/ OPC_EmitInteger, MVT::i32, 0,
25516 : /* 53715*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
25517 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
25518 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
25519 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
25520 : /* 53732*/ /*Scope*/ 78, /*->53811*/
25521 : /* 53733*/ OPC_CheckChild0Same, 1,
25522 : /* 53735*/ OPC_MoveChild1,
25523 : /* 53736*/ OPC_CheckValueType, MVT::i8,
25524 : /* 53738*/ OPC_MoveParent,
25525 : /* 53739*/ OPC_MoveParent,
25526 : /* 53740*/ OPC_MoveChild1,
25527 : /* 53741*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25528 : /* 53744*/ OPC_CheckChild0Same, 0,
25529 : /* 53746*/ OPC_MoveChild1,
25530 : /* 53747*/ OPC_CheckValueType, MVT::i8,
25531 : /* 53749*/ OPC_MoveParent,
25532 : /* 53750*/ OPC_MoveParent,
25533 : /* 53751*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
25534 : /* 53753*/ OPC_MoveParent,
25535 : /* 53754*/ OPC_RecordChild1, // #2 = $src2
25536 : /* 53755*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25537 : /* 53757*/ OPC_MoveParent,
25538 : /* 53758*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25539 : /* 53760*/ OPC_MoveParent,
25540 : /* 53761*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25541 : /* 53763*/ OPC_MoveParent,
25542 : /* 53764*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25543 : /* 53766*/ OPC_CheckType, MVT::i32,
25544 : /* 53768*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
25545 : /* 53770*/ OPC_EmitInteger, MVT::i32, 8,
25546 : /* 53773*/ OPC_EmitInteger, MVT::i32, 8,
25547 : /* 53776*/ OPC_EmitInteger, MVT::i32, 8,
25548 : /* 53779*/ OPC_EmitInteger, MVT::i1, 0,
25549 : /* 53782*/ OPC_EmitInteger, MVT::i32, 0,
25550 : /* 53785*/ OPC_EmitInteger, MVT::i32, 0,
25551 : /* 53788*/ OPC_EmitInteger, MVT::i32, 0,
25552 : /* 53791*/ OPC_EmitInteger, MVT::i32, 0,
25553 : /* 53794*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
25554 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
25555 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
25556 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
25557 : /* 53811*/ 0, /*End of Scope*/
25558 : /* 53812*/ 0, /*End of Scope*/
25559 : /* 53813*/ /*Scope*/ 79|128,5/*719*/, /*->54534*/
25560 : /* 53815*/ OPC_CheckChild0Same, 1,
25561 : /* 53817*/ OPC_CheckChild1Integer, 8,
25562 : /* 53819*/ OPC_CheckChild1Type, MVT::i32,
25563 : /* 53821*/ OPC_MoveParent,
25564 : /* 53822*/ OPC_MoveChild1,
25565 : /* 53823*/ OPC_CheckValueType, MVT::i8,
25566 : /* 53825*/ OPC_MoveParent,
25567 : /* 53826*/ OPC_MoveParent,
25568 : /* 53827*/ OPC_MoveChild1,
25569 : /* 53828*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25570 : /* 53831*/ OPC_MoveChild0,
25571 : /* 53832*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
25572 : /* 53835*/ OPC_CheckChild0Same, 0,
25573 : /* 53837*/ OPC_CheckChild1Integer, 8,
25574 : /* 53839*/ OPC_CheckChild1Type, MVT::i32,
25575 : /* 53841*/ OPC_MoveParent,
25576 : /* 53842*/ OPC_MoveChild1,
25577 : /* 53843*/ OPC_CheckValueType, MVT::i8,
25578 : /* 53845*/ OPC_MoveParent,
25579 : /* 53846*/ OPC_MoveParent,
25580 : /* 53847*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
25581 : /* 53849*/ OPC_MoveParent,
25582 : /* 53850*/ OPC_MoveChild1,
25583 : /* 53851*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
25584 : /* 53854*/ OPC_Scope, 39|128,1/*167*/, /*->54024*/ // 4 children in Scope
25585 : /* 53857*/ OPC_RecordChild0, // #2 = $src2
25586 : /* 53858*/ OPC_MoveChild1,
25587 : /* 53859*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
25588 : /* 53862*/ OPC_MoveChild0,
25589 : /* 53863*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25590 : /* 53866*/ OPC_Scope, 77, /*->53945*/ // 2 children in Scope
25591 : /* 53868*/ OPC_CheckChild0Same, 0,
25592 : /* 53870*/ OPC_MoveChild1,
25593 : /* 53871*/ OPC_CheckValueType, MVT::i8,
25594 : /* 53873*/ OPC_MoveParent,
25595 : /* 53874*/ OPC_MoveParent,
25596 : /* 53875*/ OPC_MoveChild1,
25597 : /* 53876*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25598 : /* 53879*/ OPC_CheckChild0Same, 1,
25599 : /* 53881*/ OPC_MoveChild1,
25600 : /* 53882*/ OPC_CheckValueType, MVT::i8,
25601 : /* 53884*/ OPC_MoveParent,
25602 : /* 53885*/ OPC_MoveParent,
25603 : /* 53886*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
25604 : /* 53888*/ OPC_MoveParent,
25605 : /* 53889*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25606 : /* 53891*/ OPC_MoveParent,
25607 : /* 53892*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25608 : /* 53894*/ OPC_MoveParent,
25609 : /* 53895*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25610 : /* 53897*/ OPC_MoveParent,
25611 : /* 53898*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25612 : /* 53900*/ OPC_CheckType, MVT::i32,
25613 : /* 53902*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
25614 : /* 53904*/ OPC_EmitInteger, MVT::i32, 8,
25615 : /* 53907*/ OPC_EmitInteger, MVT::i32, 8,
25616 : /* 53910*/ OPC_EmitInteger, MVT::i32, 8,
25617 : /* 53913*/ OPC_EmitInteger, MVT::i1, 0,
25618 : /* 53916*/ OPC_EmitInteger, MVT::i32, 0,
25619 : /* 53919*/ OPC_EmitInteger, MVT::i32, 0,
25620 : /* 53922*/ OPC_EmitInteger, MVT::i32, 0,
25621 : /* 53925*/ OPC_EmitInteger, MVT::i32, 0,
25622 : /* 53928*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
25623 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
25624 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
25625 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
25626 : /* 53945*/ /*Scope*/ 77, /*->54023*/
25627 : /* 53946*/ OPC_CheckChild0Same, 1,
25628 : /* 53948*/ OPC_MoveChild1,
25629 : /* 53949*/ OPC_CheckValueType, MVT::i8,
25630 : /* 53951*/ OPC_MoveParent,
25631 : /* 53952*/ OPC_MoveParent,
25632 : /* 53953*/ OPC_MoveChild1,
25633 : /* 53954*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25634 : /* 53957*/ OPC_CheckChild0Same, 0,
25635 : /* 53959*/ OPC_MoveChild1,
25636 : /* 53960*/ OPC_CheckValueType, MVT::i8,
25637 : /* 53962*/ OPC_MoveParent,
25638 : /* 53963*/ OPC_MoveParent,
25639 : /* 53964*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
25640 : /* 53966*/ OPC_MoveParent,
25641 : /* 53967*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25642 : /* 53969*/ OPC_MoveParent,
25643 : /* 53970*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25644 : /* 53972*/ OPC_MoveParent,
25645 : /* 53973*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25646 : /* 53975*/ OPC_MoveParent,
25647 : /* 53976*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25648 : /* 53978*/ OPC_CheckType, MVT::i32,
25649 : /* 53980*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
25650 : /* 53982*/ OPC_EmitInteger, MVT::i32, 8,
25651 : /* 53985*/ OPC_EmitInteger, MVT::i32, 8,
25652 : /* 53988*/ OPC_EmitInteger, MVT::i32, 8,
25653 : /* 53991*/ OPC_EmitInteger, MVT::i1, 0,
25654 : /* 53994*/ OPC_EmitInteger, MVT::i32, 0,
25655 : /* 53997*/ OPC_EmitInteger, MVT::i32, 0,
25656 : /* 54000*/ OPC_EmitInteger, MVT::i32, 0,
25657 : /* 54003*/ OPC_EmitInteger, MVT::i32, 0,
25658 : /* 54006*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
25659 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
25660 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
25661 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
25662 : /* 54023*/ 0, /*End of Scope*/
25663 : /* 54024*/ /*Scope*/ 40|128,1/*168*/, /*->54194*/
25664 : /* 54026*/ OPC_MoveChild0,
25665 : /* 54027*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
25666 : /* 54030*/ OPC_MoveChild0,
25667 : /* 54031*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25668 : /* 54034*/ OPC_Scope, 78, /*->54114*/ // 2 children in Scope
25669 : /* 54036*/ OPC_CheckChild0Same, 0,
25670 : /* 54038*/ OPC_MoveChild1,
25671 : /* 54039*/ OPC_CheckValueType, MVT::i8,
25672 : /* 54041*/ OPC_MoveParent,
25673 : /* 54042*/ OPC_MoveParent,
25674 : /* 54043*/ OPC_MoveChild1,
25675 : /* 54044*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25676 : /* 54047*/ OPC_CheckChild0Same, 1,
25677 : /* 54049*/ OPC_MoveChild1,
25678 : /* 54050*/ OPC_CheckValueType, MVT::i8,
25679 : /* 54052*/ OPC_MoveParent,
25680 : /* 54053*/ OPC_MoveParent,
25681 : /* 54054*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
25682 : /* 54056*/ OPC_MoveParent,
25683 : /* 54057*/ OPC_RecordChild1, // #2 = $src2
25684 : /* 54058*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25685 : /* 54060*/ OPC_MoveParent,
25686 : /* 54061*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25687 : /* 54063*/ OPC_MoveParent,
25688 : /* 54064*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25689 : /* 54066*/ OPC_MoveParent,
25690 : /* 54067*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25691 : /* 54069*/ OPC_CheckType, MVT::i32,
25692 : /* 54071*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
25693 : /* 54073*/ OPC_EmitInteger, MVT::i32, 8,
25694 : /* 54076*/ OPC_EmitInteger, MVT::i32, 8,
25695 : /* 54079*/ OPC_EmitInteger, MVT::i32, 8,
25696 : /* 54082*/ OPC_EmitInteger, MVT::i1, 0,
25697 : /* 54085*/ OPC_EmitInteger, MVT::i32, 0,
25698 : /* 54088*/ OPC_EmitInteger, MVT::i32, 0,
25699 : /* 54091*/ OPC_EmitInteger, MVT::i32, 0,
25700 : /* 54094*/ OPC_EmitInteger, MVT::i32, 0,
25701 : /* 54097*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
25702 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
25703 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
25704 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
25705 : /* 54114*/ /*Scope*/ 78, /*->54193*/
25706 : /* 54115*/ OPC_CheckChild0Same, 1,
25707 : /* 54117*/ OPC_MoveChild1,
25708 : /* 54118*/ OPC_CheckValueType, MVT::i8,
25709 : /* 54120*/ OPC_MoveParent,
25710 : /* 54121*/ OPC_MoveParent,
25711 : /* 54122*/ OPC_MoveChild1,
25712 : /* 54123*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25713 : /* 54126*/ OPC_CheckChild0Same, 0,
25714 : /* 54128*/ OPC_MoveChild1,
25715 : /* 54129*/ OPC_CheckValueType, MVT::i8,
25716 : /* 54131*/ OPC_MoveParent,
25717 : /* 54132*/ OPC_MoveParent,
25718 : /* 54133*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
25719 : /* 54135*/ OPC_MoveParent,
25720 : /* 54136*/ OPC_RecordChild1, // #2 = $src2
25721 : /* 54137*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25722 : /* 54139*/ OPC_MoveParent,
25723 : /* 54140*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25724 : /* 54142*/ OPC_MoveParent,
25725 : /* 54143*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25726 : /* 54145*/ OPC_MoveParent,
25727 : /* 54146*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25728 : /* 54148*/ OPC_CheckType, MVT::i32,
25729 : /* 54150*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
25730 : /* 54152*/ OPC_EmitInteger, MVT::i32, 8,
25731 : /* 54155*/ OPC_EmitInteger, MVT::i32, 8,
25732 : /* 54158*/ OPC_EmitInteger, MVT::i32, 8,
25733 : /* 54161*/ OPC_EmitInteger, MVT::i1, 0,
25734 : /* 54164*/ OPC_EmitInteger, MVT::i32, 0,
25735 : /* 54167*/ OPC_EmitInteger, MVT::i32, 0,
25736 : /* 54170*/ OPC_EmitInteger, MVT::i32, 0,
25737 : /* 54173*/ OPC_EmitInteger, MVT::i32, 0,
25738 : /* 54176*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
25739 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
25740 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
25741 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
25742 : /* 54193*/ 0, /*End of Scope*/
25743 : /* 54194*/ /*Scope*/ 39|128,1/*167*/, /*->54363*/
25744 : /* 54196*/ OPC_RecordChild0, // #2 = $src2
25745 : /* 54197*/ OPC_MoveChild1,
25746 : /* 54198*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
25747 : /* 54201*/ OPC_MoveChild0,
25748 : /* 54202*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25749 : /* 54205*/ OPC_Scope, 77, /*->54284*/ // 2 children in Scope
25750 : /* 54207*/ OPC_CheckChild0Same, 1,
25751 : /* 54209*/ OPC_MoveChild1,
25752 : /* 54210*/ OPC_CheckValueType, MVT::i8,
25753 : /* 54212*/ OPC_MoveParent,
25754 : /* 54213*/ OPC_MoveParent,
25755 : /* 54214*/ OPC_MoveChild1,
25756 : /* 54215*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25757 : /* 54218*/ OPC_CheckChild0Same, 0,
25758 : /* 54220*/ OPC_MoveChild1,
25759 : /* 54221*/ OPC_CheckValueType, MVT::i8,
25760 : /* 54223*/ OPC_MoveParent,
25761 : /* 54224*/ OPC_MoveParent,
25762 : /* 54225*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
25763 : /* 54227*/ OPC_MoveParent,
25764 : /* 54228*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25765 : /* 54230*/ OPC_MoveParent,
25766 : /* 54231*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25767 : /* 54233*/ OPC_MoveParent,
25768 : /* 54234*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25769 : /* 54236*/ OPC_MoveParent,
25770 : /* 54237*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25771 : /* 54239*/ OPC_CheckType, MVT::i32,
25772 : /* 54241*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
25773 : /* 54243*/ OPC_EmitInteger, MVT::i32, 8,
25774 : /* 54246*/ OPC_EmitInteger, MVT::i32, 8,
25775 : /* 54249*/ OPC_EmitInteger, MVT::i32, 8,
25776 : /* 54252*/ OPC_EmitInteger, MVT::i1, 0,
25777 : /* 54255*/ OPC_EmitInteger, MVT::i32, 0,
25778 : /* 54258*/ OPC_EmitInteger, MVT::i32, 0,
25779 : /* 54261*/ OPC_EmitInteger, MVT::i32, 0,
25780 : /* 54264*/ OPC_EmitInteger, MVT::i32, 0,
25781 : /* 54267*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
25782 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
25783 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
25784 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
25785 : /* 54284*/ /*Scope*/ 77, /*->54362*/
25786 : /* 54285*/ OPC_CheckChild0Same, 0,
25787 : /* 54287*/ OPC_MoveChild1,
25788 : /* 54288*/ OPC_CheckValueType, MVT::i8,
25789 : /* 54290*/ OPC_MoveParent,
25790 : /* 54291*/ OPC_MoveParent,
25791 : /* 54292*/ OPC_MoveChild1,
25792 : /* 54293*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25793 : /* 54296*/ OPC_CheckChild0Same, 1,
25794 : /* 54298*/ OPC_MoveChild1,
25795 : /* 54299*/ OPC_CheckValueType, MVT::i8,
25796 : /* 54301*/ OPC_MoveParent,
25797 : /* 54302*/ OPC_MoveParent,
25798 : /* 54303*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
25799 : /* 54305*/ OPC_MoveParent,
25800 : /* 54306*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25801 : /* 54308*/ OPC_MoveParent,
25802 : /* 54309*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25803 : /* 54311*/ OPC_MoveParent,
25804 : /* 54312*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25805 : /* 54314*/ OPC_MoveParent,
25806 : /* 54315*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25807 : /* 54317*/ OPC_CheckType, MVT::i32,
25808 : /* 54319*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
25809 : /* 54321*/ OPC_EmitInteger, MVT::i32, 8,
25810 : /* 54324*/ OPC_EmitInteger, MVT::i32, 8,
25811 : /* 54327*/ OPC_EmitInteger, MVT::i32, 8,
25812 : /* 54330*/ OPC_EmitInteger, MVT::i1, 0,
25813 : /* 54333*/ OPC_EmitInteger, MVT::i32, 0,
25814 : /* 54336*/ OPC_EmitInteger, MVT::i32, 0,
25815 : /* 54339*/ OPC_EmitInteger, MVT::i32, 0,
25816 : /* 54342*/ OPC_EmitInteger, MVT::i32, 0,
25817 : /* 54345*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
25818 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
25819 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
25820 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
25821 : /* 54362*/ 0, /*End of Scope*/
25822 : /* 54363*/ /*Scope*/ 40|128,1/*168*/, /*->54533*/
25823 : /* 54365*/ OPC_MoveChild0,
25824 : /* 54366*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
25825 : /* 54369*/ OPC_MoveChild0,
25826 : /* 54370*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25827 : /* 54373*/ OPC_Scope, 78, /*->54453*/ // 2 children in Scope
25828 : /* 54375*/ OPC_CheckChild0Same, 1,
25829 : /* 54377*/ OPC_MoveChild1,
25830 : /* 54378*/ OPC_CheckValueType, MVT::i8,
25831 : /* 54380*/ OPC_MoveParent,
25832 : /* 54381*/ OPC_MoveParent,
25833 : /* 54382*/ OPC_MoveChild1,
25834 : /* 54383*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25835 : /* 54386*/ OPC_CheckChild0Same, 0,
25836 : /* 54388*/ OPC_MoveChild1,
25837 : /* 54389*/ OPC_CheckValueType, MVT::i8,
25838 : /* 54391*/ OPC_MoveParent,
25839 : /* 54392*/ OPC_MoveParent,
25840 : /* 54393*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
25841 : /* 54395*/ OPC_MoveParent,
25842 : /* 54396*/ OPC_RecordChild1, // #2 = $src2
25843 : /* 54397*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25844 : /* 54399*/ OPC_MoveParent,
25845 : /* 54400*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25846 : /* 54402*/ OPC_MoveParent,
25847 : /* 54403*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25848 : /* 54405*/ OPC_MoveParent,
25849 : /* 54406*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25850 : /* 54408*/ OPC_CheckType, MVT::i32,
25851 : /* 54410*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
25852 : /* 54412*/ OPC_EmitInteger, MVT::i32, 8,
25853 : /* 54415*/ OPC_EmitInteger, MVT::i32, 8,
25854 : /* 54418*/ OPC_EmitInteger, MVT::i32, 8,
25855 : /* 54421*/ OPC_EmitInteger, MVT::i1, 0,
25856 : /* 54424*/ OPC_EmitInteger, MVT::i32, 0,
25857 : /* 54427*/ OPC_EmitInteger, MVT::i32, 0,
25858 : /* 54430*/ OPC_EmitInteger, MVT::i32, 0,
25859 : /* 54433*/ OPC_EmitInteger, MVT::i32, 0,
25860 : /* 54436*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
25861 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
25862 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
25863 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
25864 : /* 54453*/ /*Scope*/ 78, /*->54532*/
25865 : /* 54454*/ OPC_CheckChild0Same, 0,
25866 : /* 54456*/ OPC_MoveChild1,
25867 : /* 54457*/ OPC_CheckValueType, MVT::i8,
25868 : /* 54459*/ OPC_MoveParent,
25869 : /* 54460*/ OPC_MoveParent,
25870 : /* 54461*/ OPC_MoveChild1,
25871 : /* 54462*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25872 : /* 54465*/ OPC_CheckChild0Same, 1,
25873 : /* 54467*/ OPC_MoveChild1,
25874 : /* 54468*/ OPC_CheckValueType, MVT::i8,
25875 : /* 54470*/ OPC_MoveParent,
25876 : /* 54471*/ OPC_MoveParent,
25877 : /* 54472*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
25878 : /* 54474*/ OPC_MoveParent,
25879 : /* 54475*/ OPC_RecordChild1, // #2 = $src2
25880 : /* 54476*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25881 : /* 54478*/ OPC_MoveParent,
25882 : /* 54479*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25883 : /* 54481*/ OPC_MoveParent,
25884 : /* 54482*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25885 : /* 54484*/ OPC_MoveParent,
25886 : /* 54485*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25887 : /* 54487*/ OPC_CheckType, MVT::i32,
25888 : /* 54489*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
25889 : /* 54491*/ OPC_EmitInteger, MVT::i32, 8,
25890 : /* 54494*/ OPC_EmitInteger, MVT::i32, 8,
25891 : /* 54497*/ OPC_EmitInteger, MVT::i32, 8,
25892 : /* 54500*/ OPC_EmitInteger, MVT::i1, 0,
25893 : /* 54503*/ OPC_EmitInteger, MVT::i32, 0,
25894 : /* 54506*/ OPC_EmitInteger, MVT::i32, 0,
25895 : /* 54509*/ OPC_EmitInteger, MVT::i32, 0,
25896 : /* 54512*/ OPC_EmitInteger, MVT::i32, 0,
25897 : /* 54515*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
25898 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
25899 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
25900 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
25901 : /* 54532*/ 0, /*End of Scope*/
25902 : /* 54533*/ 0, /*End of Scope*/
25903 : /* 54534*/ /*Scope*/ 124|128,2/*380*/, /*->54916*/
25904 : /* 54536*/ OPC_CheckChild0Same, 0,
25905 : /* 54538*/ OPC_CheckChild1Integer, 8,
25906 : /* 54540*/ OPC_CheckChild1Type, MVT::i32,
25907 : /* 54542*/ OPC_MoveParent,
25908 : /* 54543*/ OPC_MoveChild1,
25909 : /* 54544*/ OPC_CheckValueType, MVT::i8,
25910 : /* 54546*/ OPC_MoveParent,
25911 : /* 54547*/ OPC_MoveParent,
25912 : /* 54548*/ OPC_MoveChild1,
25913 : /* 54549*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25914 : /* 54552*/ OPC_MoveChild0,
25915 : /* 54553*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
25916 : /* 54556*/ OPC_CheckChild0Same, 1,
25917 : /* 54558*/ OPC_CheckChild1Integer, 8,
25918 : /* 54560*/ OPC_CheckChild1Type, MVT::i32,
25919 : /* 54562*/ OPC_MoveParent,
25920 : /* 54563*/ OPC_MoveChild1,
25921 : /* 54564*/ OPC_CheckValueType, MVT::i8,
25922 : /* 54566*/ OPC_MoveParent,
25923 : /* 54567*/ OPC_MoveParent,
25924 : /* 54568*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
25925 : /* 54570*/ OPC_MoveParent,
25926 : /* 54571*/ OPC_MoveChild1,
25927 : /* 54572*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
25928 : /* 54575*/ OPC_Scope, 39|128,1/*167*/, /*->54745*/ // 2 children in Scope
25929 : /* 54578*/ OPC_RecordChild0, // #2 = $src2
25930 : /* 54579*/ OPC_MoveChild1,
25931 : /* 54580*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
25932 : /* 54583*/ OPC_MoveChild0,
25933 : /* 54584*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25934 : /* 54587*/ OPC_Scope, 77, /*->54666*/ // 2 children in Scope
25935 : /* 54589*/ OPC_CheckChild0Same, 1,
25936 : /* 54591*/ OPC_MoveChild1,
25937 : /* 54592*/ OPC_CheckValueType, MVT::i8,
25938 : /* 54594*/ OPC_MoveParent,
25939 : /* 54595*/ OPC_MoveParent,
25940 : /* 54596*/ OPC_MoveChild1,
25941 : /* 54597*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25942 : /* 54600*/ OPC_CheckChild0Same, 0,
25943 : /* 54602*/ OPC_MoveChild1,
25944 : /* 54603*/ OPC_CheckValueType, MVT::i8,
25945 : /* 54605*/ OPC_MoveParent,
25946 : /* 54606*/ OPC_MoveParent,
25947 : /* 54607*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
25948 : /* 54609*/ OPC_MoveParent,
25949 : /* 54610*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25950 : /* 54612*/ OPC_MoveParent,
25951 : /* 54613*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25952 : /* 54615*/ OPC_MoveParent,
25953 : /* 54616*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25954 : /* 54618*/ OPC_MoveParent,
25955 : /* 54619*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25956 : /* 54621*/ OPC_CheckType, MVT::i32,
25957 : /* 54623*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
25958 : /* 54625*/ OPC_EmitInteger, MVT::i32, 8,
25959 : /* 54628*/ OPC_EmitInteger, MVT::i32, 8,
25960 : /* 54631*/ OPC_EmitInteger, MVT::i32, 8,
25961 : /* 54634*/ OPC_EmitInteger, MVT::i1, 0,
25962 : /* 54637*/ OPC_EmitInteger, MVT::i32, 0,
25963 : /* 54640*/ OPC_EmitInteger, MVT::i32, 0,
25964 : /* 54643*/ OPC_EmitInteger, MVT::i32, 0,
25965 : /* 54646*/ OPC_EmitInteger, MVT::i32, 0,
25966 : /* 54649*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
25967 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
25968 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
25969 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
25970 : /* 54666*/ /*Scope*/ 77, /*->54744*/
25971 : /* 54667*/ OPC_CheckChild0Same, 0,
25972 : /* 54669*/ OPC_MoveChild1,
25973 : /* 54670*/ OPC_CheckValueType, MVT::i8,
25974 : /* 54672*/ OPC_MoveParent,
25975 : /* 54673*/ OPC_MoveParent,
25976 : /* 54674*/ OPC_MoveChild1,
25977 : /* 54675*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
25978 : /* 54678*/ OPC_CheckChild0Same, 1,
25979 : /* 54680*/ OPC_MoveChild1,
25980 : /* 54681*/ OPC_CheckValueType, MVT::i8,
25981 : /* 54683*/ OPC_MoveParent,
25982 : /* 54684*/ OPC_MoveParent,
25983 : /* 54685*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
25984 : /* 54687*/ OPC_MoveParent,
25985 : /* 54688*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25986 : /* 54690*/ OPC_MoveParent,
25987 : /* 54691*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25988 : /* 54693*/ OPC_MoveParent,
25989 : /* 54694*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25990 : /* 54696*/ OPC_MoveParent,
25991 : /* 54697*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
25992 : /* 54699*/ OPC_CheckType, MVT::i32,
25993 : /* 54701*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
25994 : /* 54703*/ OPC_EmitInteger, MVT::i32, 8,
25995 : /* 54706*/ OPC_EmitInteger, MVT::i32, 8,
25996 : /* 54709*/ OPC_EmitInteger, MVT::i32, 8,
25997 : /* 54712*/ OPC_EmitInteger, MVT::i1, 0,
25998 : /* 54715*/ OPC_EmitInteger, MVT::i32, 0,
25999 : /* 54718*/ OPC_EmitInteger, MVT::i32, 0,
26000 : /* 54721*/ OPC_EmitInteger, MVT::i32, 0,
26001 : /* 54724*/ OPC_EmitInteger, MVT::i32, 0,
26002 : /* 54727*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
26003 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
26004 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
26005 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
26006 : /* 54744*/ 0, /*End of Scope*/
26007 : /* 54745*/ /*Scope*/ 40|128,1/*168*/, /*->54915*/
26008 : /* 54747*/ OPC_MoveChild0,
26009 : /* 54748*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
26010 : /* 54751*/ OPC_MoveChild0,
26011 : /* 54752*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
26012 : /* 54755*/ OPC_Scope, 78, /*->54835*/ // 2 children in Scope
26013 : /* 54757*/ OPC_CheckChild0Same, 1,
26014 : /* 54759*/ OPC_MoveChild1,
26015 : /* 54760*/ OPC_CheckValueType, MVT::i8,
26016 : /* 54762*/ OPC_MoveParent,
26017 : /* 54763*/ OPC_MoveParent,
26018 : /* 54764*/ OPC_MoveChild1,
26019 : /* 54765*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
26020 : /* 54768*/ OPC_CheckChild0Same, 0,
26021 : /* 54770*/ OPC_MoveChild1,
26022 : /* 54771*/ OPC_CheckValueType, MVT::i8,
26023 : /* 54773*/ OPC_MoveParent,
26024 : /* 54774*/ OPC_MoveParent,
26025 : /* 54775*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
26026 : /* 54777*/ OPC_MoveParent,
26027 : /* 54778*/ OPC_RecordChild1, // #2 = $src2
26028 : /* 54779*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26029 : /* 54781*/ OPC_MoveParent,
26030 : /* 54782*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26031 : /* 54784*/ OPC_MoveParent,
26032 : /* 54785*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26033 : /* 54787*/ OPC_MoveParent,
26034 : /* 54788*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26035 : /* 54790*/ OPC_CheckType, MVT::i32,
26036 : /* 54792*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
26037 : /* 54794*/ OPC_EmitInteger, MVT::i32, 8,
26038 : /* 54797*/ OPC_EmitInteger, MVT::i32, 8,
26039 : /* 54800*/ OPC_EmitInteger, MVT::i32, 8,
26040 : /* 54803*/ OPC_EmitInteger, MVT::i1, 0,
26041 : /* 54806*/ OPC_EmitInteger, MVT::i32, 0,
26042 : /* 54809*/ OPC_EmitInteger, MVT::i32, 0,
26043 : /* 54812*/ OPC_EmitInteger, MVT::i32, 0,
26044 : /* 54815*/ OPC_EmitInteger, MVT::i32, 0,
26045 : /* 54818*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
26046 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
26047 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
26048 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
26049 : /* 54835*/ /*Scope*/ 78, /*->54914*/
26050 : /* 54836*/ OPC_CheckChild0Same, 0,
26051 : /* 54838*/ OPC_MoveChild1,
26052 : /* 54839*/ OPC_CheckValueType, MVT::i8,
26053 : /* 54841*/ OPC_MoveParent,
26054 : /* 54842*/ OPC_MoveParent,
26055 : /* 54843*/ OPC_MoveChild1,
26056 : /* 54844*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
26057 : /* 54847*/ OPC_CheckChild0Same, 1,
26058 : /* 54849*/ OPC_MoveChild1,
26059 : /* 54850*/ OPC_CheckValueType, MVT::i8,
26060 : /* 54852*/ OPC_MoveParent,
26061 : /* 54853*/ OPC_MoveParent,
26062 : /* 54854*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
26063 : /* 54856*/ OPC_MoveParent,
26064 : /* 54857*/ OPC_RecordChild1, // #2 = $src2
26065 : /* 54858*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26066 : /* 54860*/ OPC_MoveParent,
26067 : /* 54861*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26068 : /* 54863*/ OPC_MoveParent,
26069 : /* 54864*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26070 : /* 54866*/ OPC_MoveParent,
26071 : /* 54867*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26072 : /* 54869*/ OPC_CheckType, MVT::i32,
26073 : /* 54871*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
26074 : /* 54873*/ OPC_EmitInteger, MVT::i32, 8,
26075 : /* 54876*/ OPC_EmitInteger, MVT::i32, 8,
26076 : /* 54879*/ OPC_EmitInteger, MVT::i32, 8,
26077 : /* 54882*/ OPC_EmitInteger, MVT::i1, 0,
26078 : /* 54885*/ OPC_EmitInteger, MVT::i32, 0,
26079 : /* 54888*/ OPC_EmitInteger, MVT::i32, 0,
26080 : /* 54891*/ OPC_EmitInteger, MVT::i32, 0,
26081 : /* 54894*/ OPC_EmitInteger, MVT::i32, 0,
26082 : /* 54897*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
26083 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
26084 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
26085 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
26086 : /* 54914*/ 0, /*End of Scope*/
26087 : /* 54915*/ 0, /*End of Scope*/
26088 : /* 54916*/ 0, /*End of Scope*/
26089 : /* 54917*/ 0, // EndSwitchOpcode
26090 : /* 54918*/ /*Scope*/ 61|128,13/*1725*/, /*->56645*/
26091 : /* 54920*/ OPC_CheckChild0Same, 0,
26092 : /* 54922*/ OPC_CheckChild1Integer, 16,
26093 : /* 54924*/ OPC_CheckChild1Type, MVT::i32,
26094 : /* 54926*/ OPC_MoveParent,
26095 : /* 54927*/ OPC_MoveChild1,
26096 : /* 54928*/ OPC_CheckValueType, MVT::i8,
26097 : /* 54930*/ OPC_MoveParent,
26098 : /* 54931*/ OPC_MoveParent,
26099 : /* 54932*/ OPC_MoveChild1,
26100 : /* 54933*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
26101 : /* 54936*/ OPC_MoveChild0,
26102 : /* 54937*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
26103 : /* 54940*/ OPC_CheckChild0Same, 1,
26104 : /* 54942*/ OPC_CheckChild1Integer, 16,
26105 : /* 54944*/ OPC_CheckChild1Type, MVT::i32,
26106 : /* 54946*/ OPC_MoveParent,
26107 : /* 54947*/ OPC_MoveChild1,
26108 : /* 54948*/ OPC_CheckValueType, MVT::i8,
26109 : /* 54950*/ OPC_MoveParent,
26110 : /* 54951*/ OPC_MoveParent,
26111 : /* 54952*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
26112 : /* 54954*/ OPC_MoveParent,
26113 : /* 54955*/ OPC_MoveChild1,
26114 : /* 54956*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
26115 : /* 54959*/ OPC_MoveChild0,
26116 : /* 54960*/ OPC_SwitchOpcode /*2 cases */, 5|128,7/*901*/, TARGET_VAL(ISD::ADD),// ->55866
26117 : /* 54965*/ OPC_Scope, 63|128,3/*447*/, /*->55415*/ // 2 children in Scope
26118 : /* 54968*/ OPC_RecordChild0, // #2 = $src2
26119 : /* 54969*/ OPC_MoveChild1,
26120 : /* 54970*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
26121 : /* 54973*/ OPC_MoveChild0,
26122 : /* 54974*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
26123 : /* 54977*/ OPC_Scope, 88|128,1/*216*/, /*->55196*/ // 2 children in Scope
26124 : /* 54980*/ OPC_CheckChild0Same, 1,
26125 : /* 54982*/ OPC_MoveChild1,
26126 : /* 54983*/ OPC_CheckValueType, MVT::i8,
26127 : /* 54985*/ OPC_MoveParent,
26128 : /* 54986*/ OPC_MoveParent,
26129 : /* 54987*/ OPC_MoveChild1,
26130 : /* 54988*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
26131 : /* 54991*/ OPC_CheckChild0Same, 0,
26132 : /* 54993*/ OPC_MoveChild1,
26133 : /* 54994*/ OPC_CheckValueType, MVT::i8,
26134 : /* 54996*/ OPC_MoveParent,
26135 : /* 54997*/ OPC_MoveParent,
26136 : /* 54998*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
26137 : /* 55000*/ OPC_MoveParent,
26138 : /* 55001*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26139 : /* 55003*/ OPC_MoveParent,
26140 : /* 55004*/ OPC_MoveChild1,
26141 : /* 55005*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
26142 : /* 55008*/ OPC_MoveChild0,
26143 : /* 55009*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
26144 : /* 55012*/ OPC_MoveChild0,
26145 : /* 55013*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
26146 : /* 55016*/ OPC_Scope, 88, /*->55106*/ // 2 children in Scope
26147 : /* 55018*/ OPC_CheckChild0Same, 1,
26148 : /* 55020*/ OPC_CheckChild1Integer, 8,
26149 : /* 55022*/ OPC_CheckChild1Type, MVT::i32,
26150 : /* 55024*/ OPC_MoveParent,
26151 : /* 55025*/ OPC_MoveChild1,
26152 : /* 55026*/ OPC_CheckValueType, MVT::i8,
26153 : /* 55028*/ OPC_MoveParent,
26154 : /* 55029*/ OPC_MoveParent,
26155 : /* 55030*/ OPC_MoveChild1,
26156 : /* 55031*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
26157 : /* 55034*/ OPC_MoveChild0,
26158 : /* 55035*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
26159 : /* 55038*/ OPC_CheckChild0Same, 0,
26160 : /* 55040*/ OPC_CheckChild1Integer, 8,
26161 : /* 55042*/ OPC_CheckChild1Type, MVT::i32,
26162 : /* 55044*/ OPC_MoveParent,
26163 : /* 55045*/ OPC_MoveChild1,
26164 : /* 55046*/ OPC_CheckValueType, MVT::i8,
26165 : /* 55048*/ OPC_MoveParent,
26166 : /* 55049*/ OPC_MoveParent,
26167 : /* 55050*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
26168 : /* 55052*/ OPC_MoveParent,
26169 : /* 55053*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26170 : /* 55055*/ OPC_MoveParent,
26171 : /* 55056*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26172 : /* 55058*/ OPC_MoveParent,
26173 : /* 55059*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26174 : /* 55061*/ OPC_CheckType, MVT::i32,
26175 : /* 55063*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
26176 : /* 55065*/ OPC_EmitInteger, MVT::i32, 8,
26177 : /* 55068*/ OPC_EmitInteger, MVT::i32, 8,
26178 : /* 55071*/ OPC_EmitInteger, MVT::i32, 8,
26179 : /* 55074*/ OPC_EmitInteger, MVT::i1, 0,
26180 : /* 55077*/ OPC_EmitInteger, MVT::i32, 0,
26181 : /* 55080*/ OPC_EmitInteger, MVT::i32, 0,
26182 : /* 55083*/ OPC_EmitInteger, MVT::i32, 0,
26183 : /* 55086*/ OPC_EmitInteger, MVT::i32, 0,
26184 : /* 55089*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
26185 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
26186 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
26187 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
26188 : /* 55106*/ /*Scope*/ 88, /*->55195*/
26189 : /* 55107*/ OPC_CheckChild0Same, 0,
26190 : /* 55109*/ OPC_CheckChild1Integer, 8,
26191 : /* 55111*/ OPC_CheckChild1Type, MVT::i32,
26192 : /* 55113*/ OPC_MoveParent,
26193 : /* 55114*/ OPC_MoveChild1,
26194 : /* 55115*/ OPC_CheckValueType, MVT::i8,
26195 : /* 55117*/ OPC_MoveParent,
26196 : /* 55118*/ OPC_MoveParent,
26197 : /* 55119*/ OPC_MoveChild1,
26198 : /* 55120*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
26199 : /* 55123*/ OPC_MoveChild0,
26200 : /* 55124*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
26201 : /* 55127*/ OPC_CheckChild0Same, 1,
26202 : /* 55129*/ OPC_CheckChild1Integer, 8,
26203 : /* 55131*/ OPC_CheckChild1Type, MVT::i32,
26204 : /* 55133*/ OPC_MoveParent,
26205 : /* 55134*/ OPC_MoveChild1,
26206 : /* 55135*/ OPC_CheckValueType, MVT::i8,
26207 : /* 55137*/ OPC_MoveParent,
26208 : /* 55138*/ OPC_MoveParent,
26209 : /* 55139*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
26210 : /* 55141*/ OPC_MoveParent,
26211 : /* 55142*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26212 : /* 55144*/ OPC_MoveParent,
26213 : /* 55145*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26214 : /* 55147*/ OPC_MoveParent,
26215 : /* 55148*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26216 : /* 55150*/ OPC_CheckType, MVT::i32,
26217 : /* 55152*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
26218 : /* 55154*/ OPC_EmitInteger, MVT::i32, 8,
26219 : /* 55157*/ OPC_EmitInteger, MVT::i32, 8,
26220 : /* 55160*/ OPC_EmitInteger, MVT::i32, 8,
26221 : /* 55163*/ OPC_EmitInteger, MVT::i1, 0,
26222 : /* 55166*/ OPC_EmitInteger, MVT::i32, 0,
26223 : /* 55169*/ OPC_EmitInteger, MVT::i32, 0,
26224 : /* 55172*/ OPC_EmitInteger, MVT::i32, 0,
26225 : /* 55175*/ OPC_EmitInteger, MVT::i32, 0,
26226 : /* 55178*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
26227 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
26228 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
26229 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
26230 : /* 55195*/ 0, /*End of Scope*/
26231 : /* 55196*/ /*Scope*/ 88|128,1/*216*/, /*->55414*/
26232 : /* 55198*/ OPC_CheckChild0Same, 0,
26233 : /* 55200*/ OPC_MoveChild1,
26234 : /* 55201*/ OPC_CheckValueType, MVT::i8,
26235 : /* 55203*/ OPC_MoveParent,
26236 : /* 55204*/ OPC_MoveParent,
26237 : /* 55205*/ OPC_MoveChild1,
26238 : /* 55206*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
26239 : /* 55209*/ OPC_CheckChild0Same, 1,
26240 : /* 55211*/ OPC_MoveChild1,
26241 : /* 55212*/ OPC_CheckValueType, MVT::i8,
26242 : /* 55214*/ OPC_MoveParent,
26243 : /* 55215*/ OPC_MoveParent,
26244 : /* 55216*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
26245 : /* 55218*/ OPC_MoveParent,
26246 : /* 55219*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26247 : /* 55221*/ OPC_MoveParent,
26248 : /* 55222*/ OPC_MoveChild1,
26249 : /* 55223*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
26250 : /* 55226*/ OPC_MoveChild0,
26251 : /* 55227*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
26252 : /* 55230*/ OPC_MoveChild0,
26253 : /* 55231*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
26254 : /* 55234*/ OPC_Scope, 88, /*->55324*/ // 2 children in Scope
26255 : /* 55236*/ OPC_CheckChild0Same, 1,
26256 : /* 55238*/ OPC_CheckChild1Integer, 8,
26257 : /* 55240*/ OPC_CheckChild1Type, MVT::i32,
26258 : /* 55242*/ OPC_MoveParent,
26259 : /* 55243*/ OPC_MoveChild1,
26260 : /* 55244*/ OPC_CheckValueType, MVT::i8,
26261 : /* 55246*/ OPC_MoveParent,
26262 : /* 55247*/ OPC_MoveParent,
26263 : /* 55248*/ OPC_MoveChild1,
26264 : /* 55249*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
26265 : /* 55252*/ OPC_MoveChild0,
26266 : /* 55253*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
26267 : /* 55256*/ OPC_CheckChild0Same, 0,
26268 : /* 55258*/ OPC_CheckChild1Integer, 8,
26269 : /* 55260*/ OPC_CheckChild1Type, MVT::i32,
26270 : /* 55262*/ OPC_MoveParent,
26271 : /* 55263*/ OPC_MoveChild1,
26272 : /* 55264*/ OPC_CheckValueType, MVT::i8,
26273 : /* 55266*/ OPC_MoveParent,
26274 : /* 55267*/ OPC_MoveParent,
26275 : /* 55268*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
26276 : /* 55270*/ OPC_MoveParent,
26277 : /* 55271*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26278 : /* 55273*/ OPC_MoveParent,
26279 : /* 55274*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26280 : /* 55276*/ OPC_MoveParent,
26281 : /* 55277*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26282 : /* 55279*/ OPC_CheckType, MVT::i32,
26283 : /* 55281*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
26284 : /* 55283*/ OPC_EmitInteger, MVT::i32, 8,
26285 : /* 55286*/ OPC_EmitInteger, MVT::i32, 8,
26286 : /* 55289*/ OPC_EmitInteger, MVT::i32, 8,
26287 : /* 55292*/ OPC_EmitInteger, MVT::i1, 0,
26288 : /* 55295*/ OPC_EmitInteger, MVT::i32, 0,
26289 : /* 55298*/ OPC_EmitInteger, MVT::i32, 0,
26290 : /* 55301*/ OPC_EmitInteger, MVT::i32, 0,
26291 : /* 55304*/ OPC_EmitInteger, MVT::i32, 0,
26292 : /* 55307*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
26293 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
26294 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
26295 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
26296 : /* 55324*/ /*Scope*/ 88, /*->55413*/
26297 : /* 55325*/ OPC_CheckChild0Same, 0,
26298 : /* 55327*/ OPC_CheckChild1Integer, 8,
26299 : /* 55329*/ OPC_CheckChild1Type, MVT::i32,
26300 : /* 55331*/ OPC_MoveParent,
26301 : /* 55332*/ OPC_MoveChild1,
26302 : /* 55333*/ OPC_CheckValueType, MVT::i8,
26303 : /* 55335*/ OPC_MoveParent,
26304 : /* 55336*/ OPC_MoveParent,
26305 : /* 55337*/ OPC_MoveChild1,
26306 : /* 55338*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
26307 : /* 55341*/ OPC_MoveChild0,
26308 : /* 55342*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
26309 : /* 55345*/ OPC_CheckChild0Same, 1,
26310 : /* 55347*/ OPC_CheckChild1Integer, 8,
26311 : /* 55349*/ OPC_CheckChild1Type, MVT::i32,
26312 : /* 55351*/ OPC_MoveParent,
26313 : /* 55352*/ OPC_MoveChild1,
26314 : /* 55353*/ OPC_CheckValueType, MVT::i8,
26315 : /* 55355*/ OPC_MoveParent,
26316 : /* 55356*/ OPC_MoveParent,
26317 : /* 55357*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
26318 : /* 55359*/ OPC_MoveParent,
26319 : /* 55360*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26320 : /* 55362*/ OPC_MoveParent,
26321 : /* 55363*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26322 : /* 55365*/ OPC_MoveParent,
26323 : /* 55366*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26324 : /* 55368*/ OPC_CheckType, MVT::i32,
26325 : /* 55370*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
26326 : /* 55372*/ OPC_EmitInteger, MVT::i32, 8,
26327 : /* 55375*/ OPC_EmitInteger, MVT::i32, 8,
26328 : /* 55378*/ OPC_EmitInteger, MVT::i32, 8,
26329 : /* 55381*/ OPC_EmitInteger, MVT::i1, 0,
26330 : /* 55384*/ OPC_EmitInteger, MVT::i32, 0,
26331 : /* 55387*/ OPC_EmitInteger, MVT::i32, 0,
26332 : /* 55390*/ OPC_EmitInteger, MVT::i32, 0,
26333 : /* 55393*/ OPC_EmitInteger, MVT::i32, 0,
26334 : /* 55396*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
26335 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
26336 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
26337 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
26338 : /* 55413*/ 0, /*End of Scope*/
26339 : /* 55414*/ 0, /*End of Scope*/
26340 : /* 55415*/ /*Scope*/ 64|128,3/*448*/, /*->55865*/
26341 : /* 55417*/ OPC_MoveChild0,
26342 : /* 55418*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
26343 : /* 55421*/ OPC_MoveChild0,
26344 : /* 55422*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
26345 : /* 55425*/ OPC_Scope, 89|128,1/*217*/, /*->55645*/ // 2 children in Scope
26346 : /* 55428*/ OPC_CheckChild0Same, 1,
26347 : /* 55430*/ OPC_MoveChild1,
26348 : /* 55431*/ OPC_CheckValueType, MVT::i8,
26349 : /* 55433*/ OPC_MoveParent,
26350 : /* 55434*/ OPC_MoveParent,
26351 : /* 55435*/ OPC_MoveChild1,
26352 : /* 55436*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
26353 : /* 55439*/ OPC_CheckChild0Same, 0,
26354 : /* 55441*/ OPC_MoveChild1,
26355 : /* 55442*/ OPC_CheckValueType, MVT::i8,
26356 : /* 55444*/ OPC_MoveParent,
26357 : /* 55445*/ OPC_MoveParent,
26358 : /* 55446*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
26359 : /* 55448*/ OPC_MoveParent,
26360 : /* 55449*/ OPC_RecordChild1, // #2 = $src2
26361 : /* 55450*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26362 : /* 55452*/ OPC_MoveParent,
26363 : /* 55453*/ OPC_MoveChild1,
26364 : /* 55454*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
26365 : /* 55457*/ OPC_MoveChild0,
26366 : /* 55458*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
26367 : /* 55461*/ OPC_MoveChild0,
26368 : /* 55462*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
26369 : /* 55465*/ OPC_Scope, 88, /*->55555*/ // 2 children in Scope
26370 : /* 55467*/ OPC_CheckChild0Same, 1,
26371 : /* 55469*/ OPC_CheckChild1Integer, 8,
26372 : /* 55471*/ OPC_CheckChild1Type, MVT::i32,
26373 : /* 55473*/ OPC_MoveParent,
26374 : /* 55474*/ OPC_MoveChild1,
26375 : /* 55475*/ OPC_CheckValueType, MVT::i8,
26376 : /* 55477*/ OPC_MoveParent,
26377 : /* 55478*/ OPC_MoveParent,
26378 : /* 55479*/ OPC_MoveChild1,
26379 : /* 55480*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
26380 : /* 55483*/ OPC_MoveChild0,
26381 : /* 55484*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
26382 : /* 55487*/ OPC_CheckChild0Same, 0,
26383 : /* 55489*/ OPC_CheckChild1Integer, 8,
26384 : /* 55491*/ OPC_CheckChild1Type, MVT::i32,
26385 : /* 55493*/ OPC_MoveParent,
26386 : /* 55494*/ OPC_MoveChild1,
26387 : /* 55495*/ OPC_CheckValueType, MVT::i8,
26388 : /* 55497*/ OPC_MoveParent,
26389 : /* 55498*/ OPC_MoveParent,
26390 : /* 55499*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
26391 : /* 55501*/ OPC_MoveParent,
26392 : /* 55502*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26393 : /* 55504*/ OPC_MoveParent,
26394 : /* 55505*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26395 : /* 55507*/ OPC_MoveParent,
26396 : /* 55508*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26397 : /* 55510*/ OPC_CheckType, MVT::i32,
26398 : /* 55512*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
26399 : /* 55514*/ OPC_EmitInteger, MVT::i32, 8,
26400 : /* 55517*/ OPC_EmitInteger, MVT::i32, 8,
26401 : /* 55520*/ OPC_EmitInteger, MVT::i32, 8,
26402 : /* 55523*/ OPC_EmitInteger, MVT::i1, 0,
26403 : /* 55526*/ OPC_EmitInteger, MVT::i32, 0,
26404 : /* 55529*/ OPC_EmitInteger, MVT::i32, 0,
26405 : /* 55532*/ OPC_EmitInteger, MVT::i32, 0,
26406 : /* 55535*/ OPC_EmitInteger, MVT::i32, 0,
26407 : /* 55538*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
26408 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
26409 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
26410 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
26411 : /* 55555*/ /*Scope*/ 88, /*->55644*/
26412 : /* 55556*/ OPC_CheckChild0Same, 0,
26413 : /* 55558*/ OPC_CheckChild1Integer, 8,
26414 : /* 55560*/ OPC_CheckChild1Type, MVT::i32,
26415 : /* 55562*/ OPC_MoveParent,
26416 : /* 55563*/ OPC_MoveChild1,
26417 : /* 55564*/ OPC_CheckValueType, MVT::i8,
26418 : /* 55566*/ OPC_MoveParent,
26419 : /* 55567*/ OPC_MoveParent,
26420 : /* 55568*/ OPC_MoveChild1,
26421 : /* 55569*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
26422 : /* 55572*/ OPC_MoveChild0,
26423 : /* 55573*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
26424 : /* 55576*/ OPC_CheckChild0Same, 1,
26425 : /* 55578*/ OPC_CheckChild1Integer, 8,
26426 : /* 55580*/ OPC_CheckChild1Type, MVT::i32,
26427 : /* 55582*/ OPC_MoveParent,
26428 : /* 55583*/ OPC_MoveChild1,
26429 : /* 55584*/ OPC_CheckValueType, MVT::i8,
26430 : /* 55586*/ OPC_MoveParent,
26431 : /* 55587*/ OPC_MoveParent,
26432 : /* 55588*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
26433 : /* 55590*/ OPC_MoveParent,
26434 : /* 55591*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26435 : /* 55593*/ OPC_MoveParent,
26436 : /* 55594*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26437 : /* 55596*/ OPC_MoveParent,
26438 : /* 55597*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26439 : /* 55599*/ OPC_CheckType, MVT::i32,
26440 : /* 55601*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
26441 : /* 55603*/ OPC_EmitInteger, MVT::i32, 8,
26442 : /* 55606*/ OPC_EmitInteger, MVT::i32, 8,
26443 : /* 55609*/ OPC_EmitInteger, MVT::i32, 8,
26444 : /* 55612*/ OPC_EmitInteger, MVT::i1, 0,
26445 : /* 55615*/ OPC_EmitInteger, MVT::i32, 0,
26446 : /* 55618*/ OPC_EmitInteger, MVT::i32, 0,
26447 : /* 55621*/ OPC_EmitInteger, MVT::i32, 0,
26448 : /* 55624*/ OPC_EmitInteger, MVT::i32, 0,
26449 : /* 55627*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
26450 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
26451 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
26452 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
26453 : /* 55644*/ 0, /*End of Scope*/
26454 : /* 55645*/ /*Scope*/ 89|128,1/*217*/, /*->55864*/
26455 : /* 55647*/ OPC_CheckChild0Same, 0,
26456 : /* 55649*/ OPC_MoveChild1,
26457 : /* 55650*/ OPC_CheckValueType, MVT::i8,
26458 : /* 55652*/ OPC_MoveParent,
26459 : /* 55653*/ OPC_MoveParent,
26460 : /* 55654*/ OPC_MoveChild1,
26461 : /* 55655*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
26462 : /* 55658*/ OPC_CheckChild0Same, 1,
26463 : /* 55660*/ OPC_MoveChild1,
26464 : /* 55661*/ OPC_CheckValueType, MVT::i8,
26465 : /* 55663*/ OPC_MoveParent,
26466 : /* 55664*/ OPC_MoveParent,
26467 : /* 55665*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
26468 : /* 55667*/ OPC_MoveParent,
26469 : /* 55668*/ OPC_RecordChild1, // #2 = $src2
26470 : /* 55669*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26471 : /* 55671*/ OPC_MoveParent,
26472 : /* 55672*/ OPC_MoveChild1,
26473 : /* 55673*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
26474 : /* 55676*/ OPC_MoveChild0,
26475 : /* 55677*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
26476 : /* 55680*/ OPC_MoveChild0,
26477 : /* 55681*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
26478 : /* 55684*/ OPC_Scope, 88, /*->55774*/ // 2 children in Scope
26479 : /* 55686*/ OPC_CheckChild0Same, 1,
26480 : /* 55688*/ OPC_CheckChild1Integer, 8,
26481 : /* 55690*/ OPC_CheckChild1Type, MVT::i32,
26482 : /* 55692*/ OPC_MoveParent,
26483 : /* 55693*/ OPC_MoveChild1,
26484 : /* 55694*/ OPC_CheckValueType, MVT::i8,
26485 : /* 55696*/ OPC_MoveParent,
26486 : /* 55697*/ OPC_MoveParent,
26487 : /* 55698*/ OPC_MoveChild1,
26488 : /* 55699*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
26489 : /* 55702*/ OPC_MoveChild0,
26490 : /* 55703*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
26491 : /* 55706*/ OPC_CheckChild0Same, 0,
26492 : /* 55708*/ OPC_CheckChild1Integer, 8,
26493 : /* 55710*/ OPC_CheckChild1Type, MVT::i32,
26494 : /* 55712*/ OPC_MoveParent,
26495 : /* 55713*/ OPC_MoveChild1,
26496 : /* 55714*/ OPC_CheckValueType, MVT::i8,
26497 : /* 55716*/ OPC_MoveParent,
26498 : /* 55717*/ OPC_MoveParent,
26499 : /* 55718*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
26500 : /* 55720*/ OPC_MoveParent,
26501 : /* 55721*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26502 : /* 55723*/ OPC_MoveParent,
26503 : /* 55724*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26504 : /* 55726*/ OPC_MoveParent,
26505 : /* 55727*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26506 : /* 55729*/ OPC_CheckType, MVT::i32,
26507 : /* 55731*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
26508 : /* 55733*/ OPC_EmitInteger, MVT::i32, 8,
26509 : /* 55736*/ OPC_EmitInteger, MVT::i32, 8,
26510 : /* 55739*/ OPC_EmitInteger, MVT::i32, 8,
26511 : /* 55742*/ OPC_EmitInteger, MVT::i1, 0,
26512 : /* 55745*/ OPC_EmitInteger, MVT::i32, 0,
26513 : /* 55748*/ OPC_EmitInteger, MVT::i32, 0,
26514 : /* 55751*/ OPC_EmitInteger, MVT::i32, 0,
26515 : /* 55754*/ OPC_EmitInteger, MVT::i32, 0,
26516 : /* 55757*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
26517 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
26518 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
26519 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
26520 : /* 55774*/ /*Scope*/ 88, /*->55863*/
26521 : /* 55775*/ OPC_CheckChild0Same, 0,
26522 : /* 55777*/ OPC_CheckChild1Integer, 8,
26523 : /* 55779*/ OPC_CheckChild1Type, MVT::i32,
26524 : /* 55781*/ OPC_MoveParent,
26525 : /* 55782*/ OPC_MoveChild1,
26526 : /* 55783*/ OPC_CheckValueType, MVT::i8,
26527 : /* 55785*/ OPC_MoveParent,
26528 : /* 55786*/ OPC_MoveParent,
26529 : /* 55787*/ OPC_MoveChild1,
26530 : /* 55788*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
26531 : /* 55791*/ OPC_MoveChild0,
26532 : /* 55792*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
26533 : /* 55795*/ OPC_CheckChild0Same, 1,
26534 : /* 55797*/ OPC_CheckChild1Integer, 8,
26535 : /* 55799*/ OPC_CheckChild1Type, MVT::i32,
26536 : /* 55801*/ OPC_MoveParent,
26537 : /* 55802*/ OPC_MoveChild1,
26538 : /* 55803*/ OPC_CheckValueType, MVT::i8,
26539 : /* 55805*/ OPC_MoveParent,
26540 : /* 55806*/ OPC_MoveParent,
26541 : /* 55807*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
26542 : /* 55809*/ OPC_MoveParent,
26543 : /* 55810*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26544 : /* 55812*/ OPC_MoveParent,
26545 : /* 55813*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26546 : /* 55815*/ OPC_MoveParent,
26547 : /* 55816*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26548 : /* 55818*/ OPC_CheckType, MVT::i32,
26549 : /* 55820*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
26550 : /* 55822*/ OPC_EmitInteger, MVT::i32, 8,
26551 : /* 55825*/ OPC_EmitInteger, MVT::i32, 8,
26552 : /* 55828*/ OPC_EmitInteger, MVT::i32, 8,
26553 : /* 55831*/ OPC_EmitInteger, MVT::i1, 0,
26554 : /* 55834*/ OPC_EmitInteger, MVT::i32, 0,
26555 : /* 55837*/ OPC_EmitInteger, MVT::i32, 0,
26556 : /* 55840*/ OPC_EmitInteger, MVT::i32, 0,
26557 : /* 55843*/ OPC_EmitInteger, MVT::i32, 0,
26558 : /* 55846*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
26559 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
26560 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
26561 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
26562 : /* 55863*/ 0, /*End of Scope*/
26563 : /* 55864*/ 0, /*End of Scope*/
26564 : /* 55865*/ 0, /*End of Scope*/
26565 : /* 55866*/ /*SwitchOpcode*/ 6|128,6/*774*/, TARGET_VAL(AMDGPUISD::MUL_I24),// ->56644
26566 : /* 55870*/ OPC_MoveChild0,
26567 : /* 55871*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
26568 : /* 55874*/ OPC_MoveChild0,
26569 : /* 55875*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
26570 : /* 55878*/ OPC_Scope, 124|128,2/*380*/, /*->56261*/ // 2 children in Scope
26571 : /* 55881*/ OPC_CheckChild0Same, 1,
26572 : /* 55883*/ OPC_CheckChild1Integer, 8,
26573 : /* 55885*/ OPC_CheckChild1Type, MVT::i32,
26574 : /* 55887*/ OPC_MoveParent,
26575 : /* 55888*/ OPC_MoveChild1,
26576 : /* 55889*/ OPC_CheckValueType, MVT::i8,
26577 : /* 55891*/ OPC_MoveParent,
26578 : /* 55892*/ OPC_MoveParent,
26579 : /* 55893*/ OPC_MoveChild1,
26580 : /* 55894*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
26581 : /* 55897*/ OPC_MoveChild0,
26582 : /* 55898*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
26583 : /* 55901*/ OPC_CheckChild0Same, 0,
26584 : /* 55903*/ OPC_CheckChild1Integer, 8,
26585 : /* 55905*/ OPC_CheckChild1Type, MVT::i32,
26586 : /* 55907*/ OPC_MoveParent,
26587 : /* 55908*/ OPC_MoveChild1,
26588 : /* 55909*/ OPC_CheckValueType, MVT::i8,
26589 : /* 55911*/ OPC_MoveParent,
26590 : /* 55912*/ OPC_MoveParent,
26591 : /* 55913*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
26592 : /* 55915*/ OPC_MoveParent,
26593 : /* 55916*/ OPC_MoveChild1,
26594 : /* 55917*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
26595 : /* 55920*/ OPC_Scope, 39|128,1/*167*/, /*->56090*/ // 2 children in Scope
26596 : /* 55923*/ OPC_RecordChild0, // #2 = $src2
26597 : /* 55924*/ OPC_MoveChild1,
26598 : /* 55925*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
26599 : /* 55928*/ OPC_MoveChild0,
26600 : /* 55929*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
26601 : /* 55932*/ OPC_Scope, 77, /*->56011*/ // 2 children in Scope
26602 : /* 55934*/ OPC_CheckChild0Same, 1,
26603 : /* 55936*/ OPC_MoveChild1,
26604 : /* 55937*/ OPC_CheckValueType, MVT::i8,
26605 : /* 55939*/ OPC_MoveParent,
26606 : /* 55940*/ OPC_MoveParent,
26607 : /* 55941*/ OPC_MoveChild1,
26608 : /* 55942*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
26609 : /* 55945*/ OPC_CheckChild0Same, 0,
26610 : /* 55947*/ OPC_MoveChild1,
26611 : /* 55948*/ OPC_CheckValueType, MVT::i8,
26612 : /* 55950*/ OPC_MoveParent,
26613 : /* 55951*/ OPC_MoveParent,
26614 : /* 55952*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
26615 : /* 55954*/ OPC_MoveParent,
26616 : /* 55955*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26617 : /* 55957*/ OPC_MoveParent,
26618 : /* 55958*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26619 : /* 55960*/ OPC_MoveParent,
26620 : /* 55961*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26621 : /* 55963*/ OPC_MoveParent,
26622 : /* 55964*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26623 : /* 55966*/ OPC_CheckType, MVT::i32,
26624 : /* 55968*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
26625 : /* 55970*/ OPC_EmitInteger, MVT::i32, 8,
26626 : /* 55973*/ OPC_EmitInteger, MVT::i32, 8,
26627 : /* 55976*/ OPC_EmitInteger, MVT::i32, 8,
26628 : /* 55979*/ OPC_EmitInteger, MVT::i1, 0,
26629 : /* 55982*/ OPC_EmitInteger, MVT::i32, 0,
26630 : /* 55985*/ OPC_EmitInteger, MVT::i32, 0,
26631 : /* 55988*/ OPC_EmitInteger, MVT::i32, 0,
26632 : /* 55991*/ OPC_EmitInteger, MVT::i32, 0,
26633 : /* 55994*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
26634 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
26635 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
26636 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
26637 : /* 56011*/ /*Scope*/ 77, /*->56089*/
26638 : /* 56012*/ OPC_CheckChild0Same, 0,
26639 : /* 56014*/ OPC_MoveChild1,
26640 : /* 56015*/ OPC_CheckValueType, MVT::i8,
26641 : /* 56017*/ OPC_MoveParent,
26642 : /* 56018*/ OPC_MoveParent,
26643 : /* 56019*/ OPC_MoveChild1,
26644 : /* 56020*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
26645 : /* 56023*/ OPC_CheckChild0Same, 1,
26646 : /* 56025*/ OPC_MoveChild1,
26647 : /* 56026*/ OPC_CheckValueType, MVT::i8,
26648 : /* 56028*/ OPC_MoveParent,
26649 : /* 56029*/ OPC_MoveParent,
26650 : /* 56030*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
26651 : /* 56032*/ OPC_MoveParent,
26652 : /* 56033*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26653 : /* 56035*/ OPC_MoveParent,
26654 : /* 56036*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26655 : /* 56038*/ OPC_MoveParent,
26656 : /* 56039*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26657 : /* 56041*/ OPC_MoveParent,
26658 : /* 56042*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26659 : /* 56044*/ OPC_CheckType, MVT::i32,
26660 : /* 56046*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
26661 : /* 56048*/ OPC_EmitInteger, MVT::i32, 8,
26662 : /* 56051*/ OPC_EmitInteger, MVT::i32, 8,
26663 : /* 56054*/ OPC_EmitInteger, MVT::i32, 8,
26664 : /* 56057*/ OPC_EmitInteger, MVT::i1, 0,
26665 : /* 56060*/ OPC_EmitInteger, MVT::i32, 0,
26666 : /* 56063*/ OPC_EmitInteger, MVT::i32, 0,
26667 : /* 56066*/ OPC_EmitInteger, MVT::i32, 0,
26668 : /* 56069*/ OPC_EmitInteger, MVT::i32, 0,
26669 : /* 56072*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
26670 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
26671 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
26672 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
26673 : /* 56089*/ 0, /*End of Scope*/
26674 : /* 56090*/ /*Scope*/ 40|128,1/*168*/, /*->56260*/
26675 : /* 56092*/ OPC_MoveChild0,
26676 : /* 56093*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
26677 : /* 56096*/ OPC_MoveChild0,
26678 : /* 56097*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
26679 : /* 56100*/ OPC_Scope, 78, /*->56180*/ // 2 children in Scope
26680 : /* 56102*/ OPC_CheckChild0Same, 1,
26681 : /* 56104*/ OPC_MoveChild1,
26682 : /* 56105*/ OPC_CheckValueType, MVT::i8,
26683 : /* 56107*/ OPC_MoveParent,
26684 : /* 56108*/ OPC_MoveParent,
26685 : /* 56109*/ OPC_MoveChild1,
26686 : /* 56110*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
26687 : /* 56113*/ OPC_CheckChild0Same, 0,
26688 : /* 56115*/ OPC_MoveChild1,
26689 : /* 56116*/ OPC_CheckValueType, MVT::i8,
26690 : /* 56118*/ OPC_MoveParent,
26691 : /* 56119*/ OPC_MoveParent,
26692 : /* 56120*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
26693 : /* 56122*/ OPC_MoveParent,
26694 : /* 56123*/ OPC_RecordChild1, // #2 = $src2
26695 : /* 56124*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26696 : /* 56126*/ OPC_MoveParent,
26697 : /* 56127*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26698 : /* 56129*/ OPC_MoveParent,
26699 : /* 56130*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26700 : /* 56132*/ OPC_MoveParent,
26701 : /* 56133*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26702 : /* 56135*/ OPC_CheckType, MVT::i32,
26703 : /* 56137*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
26704 : /* 56139*/ OPC_EmitInteger, MVT::i32, 8,
26705 : /* 56142*/ OPC_EmitInteger, MVT::i32, 8,
26706 : /* 56145*/ OPC_EmitInteger, MVT::i32, 8,
26707 : /* 56148*/ OPC_EmitInteger, MVT::i1, 0,
26708 : /* 56151*/ OPC_EmitInteger, MVT::i32, 0,
26709 : /* 56154*/ OPC_EmitInteger, MVT::i32, 0,
26710 : /* 56157*/ OPC_EmitInteger, MVT::i32, 0,
26711 : /* 56160*/ OPC_EmitInteger, MVT::i32, 0,
26712 : /* 56163*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
26713 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
26714 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
26715 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
26716 : /* 56180*/ /*Scope*/ 78, /*->56259*/
26717 : /* 56181*/ OPC_CheckChild0Same, 0,
26718 : /* 56183*/ OPC_MoveChild1,
26719 : /* 56184*/ OPC_CheckValueType, MVT::i8,
26720 : /* 56186*/ OPC_MoveParent,
26721 : /* 56187*/ OPC_MoveParent,
26722 : /* 56188*/ OPC_MoveChild1,
26723 : /* 56189*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
26724 : /* 56192*/ OPC_CheckChild0Same, 1,
26725 : /* 56194*/ OPC_MoveChild1,
26726 : /* 56195*/ OPC_CheckValueType, MVT::i8,
26727 : /* 56197*/ OPC_MoveParent,
26728 : /* 56198*/ OPC_MoveParent,
26729 : /* 56199*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
26730 : /* 56201*/ OPC_MoveParent,
26731 : /* 56202*/ OPC_RecordChild1, // #2 = $src2
26732 : /* 56203*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26733 : /* 56205*/ OPC_MoveParent,
26734 : /* 56206*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26735 : /* 56208*/ OPC_MoveParent,
26736 : /* 56209*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26737 : /* 56211*/ OPC_MoveParent,
26738 : /* 56212*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26739 : /* 56214*/ OPC_CheckType, MVT::i32,
26740 : /* 56216*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
26741 : /* 56218*/ OPC_EmitInteger, MVT::i32, 8,
26742 : /* 56221*/ OPC_EmitInteger, MVT::i32, 8,
26743 : /* 56224*/ OPC_EmitInteger, MVT::i32, 8,
26744 : /* 56227*/ OPC_EmitInteger, MVT::i1, 0,
26745 : /* 56230*/ OPC_EmitInteger, MVT::i32, 0,
26746 : /* 56233*/ OPC_EmitInteger, MVT::i32, 0,
26747 : /* 56236*/ OPC_EmitInteger, MVT::i32, 0,
26748 : /* 56239*/ OPC_EmitInteger, MVT::i32, 0,
26749 : /* 56242*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
26750 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
26751 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
26752 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
26753 : /* 56259*/ 0, /*End of Scope*/
26754 : /* 56260*/ 0, /*End of Scope*/
26755 : /* 56261*/ /*Scope*/ 124|128,2/*380*/, /*->56643*/
26756 : /* 56263*/ OPC_CheckChild0Same, 0,
26757 : /* 56265*/ OPC_CheckChild1Integer, 8,
26758 : /* 56267*/ OPC_CheckChild1Type, MVT::i32,
26759 : /* 56269*/ OPC_MoveParent,
26760 : /* 56270*/ OPC_MoveChild1,
26761 : /* 56271*/ OPC_CheckValueType, MVT::i8,
26762 : /* 56273*/ OPC_MoveParent,
26763 : /* 56274*/ OPC_MoveParent,
26764 : /* 56275*/ OPC_MoveChild1,
26765 : /* 56276*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
26766 : /* 56279*/ OPC_MoveChild0,
26767 : /* 56280*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
26768 : /* 56283*/ OPC_CheckChild0Same, 1,
26769 : /* 56285*/ OPC_CheckChild1Integer, 8,
26770 : /* 56287*/ OPC_CheckChild1Type, MVT::i32,
26771 : /* 56289*/ OPC_MoveParent,
26772 : /* 56290*/ OPC_MoveChild1,
26773 : /* 56291*/ OPC_CheckValueType, MVT::i8,
26774 : /* 56293*/ OPC_MoveParent,
26775 : /* 56294*/ OPC_MoveParent,
26776 : /* 56295*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
26777 : /* 56297*/ OPC_MoveParent,
26778 : /* 56298*/ OPC_MoveChild1,
26779 : /* 56299*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
26780 : /* 56302*/ OPC_Scope, 39|128,1/*167*/, /*->56472*/ // 2 children in Scope
26781 : /* 56305*/ OPC_RecordChild0, // #2 = $src2
26782 : /* 56306*/ OPC_MoveChild1,
26783 : /* 56307*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
26784 : /* 56310*/ OPC_MoveChild0,
26785 : /* 56311*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
26786 : /* 56314*/ OPC_Scope, 77, /*->56393*/ // 2 children in Scope
26787 : /* 56316*/ OPC_CheckChild0Same, 1,
26788 : /* 56318*/ OPC_MoveChild1,
26789 : /* 56319*/ OPC_CheckValueType, MVT::i8,
26790 : /* 56321*/ OPC_MoveParent,
26791 : /* 56322*/ OPC_MoveParent,
26792 : /* 56323*/ OPC_MoveChild1,
26793 : /* 56324*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
26794 : /* 56327*/ OPC_CheckChild0Same, 0,
26795 : /* 56329*/ OPC_MoveChild1,
26796 : /* 56330*/ OPC_CheckValueType, MVT::i8,
26797 : /* 56332*/ OPC_MoveParent,
26798 : /* 56333*/ OPC_MoveParent,
26799 : /* 56334*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
26800 : /* 56336*/ OPC_MoveParent,
26801 : /* 56337*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26802 : /* 56339*/ OPC_MoveParent,
26803 : /* 56340*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26804 : /* 56342*/ OPC_MoveParent,
26805 : /* 56343*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26806 : /* 56345*/ OPC_MoveParent,
26807 : /* 56346*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26808 : /* 56348*/ OPC_CheckType, MVT::i32,
26809 : /* 56350*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
26810 : /* 56352*/ OPC_EmitInteger, MVT::i32, 8,
26811 : /* 56355*/ OPC_EmitInteger, MVT::i32, 8,
26812 : /* 56358*/ OPC_EmitInteger, MVT::i32, 8,
26813 : /* 56361*/ OPC_EmitInteger, MVT::i1, 0,
26814 : /* 56364*/ OPC_EmitInteger, MVT::i32, 0,
26815 : /* 56367*/ OPC_EmitInteger, MVT::i32, 0,
26816 : /* 56370*/ OPC_EmitInteger, MVT::i32, 0,
26817 : /* 56373*/ OPC_EmitInteger, MVT::i32, 0,
26818 : /* 56376*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
26819 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
26820 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
26821 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
26822 : /* 56393*/ /*Scope*/ 77, /*->56471*/
26823 : /* 56394*/ OPC_CheckChild0Same, 0,
26824 : /* 56396*/ OPC_MoveChild1,
26825 : /* 56397*/ OPC_CheckValueType, MVT::i8,
26826 : /* 56399*/ OPC_MoveParent,
26827 : /* 56400*/ OPC_MoveParent,
26828 : /* 56401*/ OPC_MoveChild1,
26829 : /* 56402*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
26830 : /* 56405*/ OPC_CheckChild0Same, 1,
26831 : /* 56407*/ OPC_MoveChild1,
26832 : /* 56408*/ OPC_CheckValueType, MVT::i8,
26833 : /* 56410*/ OPC_MoveParent,
26834 : /* 56411*/ OPC_MoveParent,
26835 : /* 56412*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
26836 : /* 56414*/ OPC_MoveParent,
26837 : /* 56415*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26838 : /* 56417*/ OPC_MoveParent,
26839 : /* 56418*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26840 : /* 56420*/ OPC_MoveParent,
26841 : /* 56421*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26842 : /* 56423*/ OPC_MoveParent,
26843 : /* 56424*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26844 : /* 56426*/ OPC_CheckType, MVT::i32,
26845 : /* 56428*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
26846 : /* 56430*/ OPC_EmitInteger, MVT::i32, 8,
26847 : /* 56433*/ OPC_EmitInteger, MVT::i32, 8,
26848 : /* 56436*/ OPC_EmitInteger, MVT::i32, 8,
26849 : /* 56439*/ OPC_EmitInteger, MVT::i1, 0,
26850 : /* 56442*/ OPC_EmitInteger, MVT::i32, 0,
26851 : /* 56445*/ OPC_EmitInteger, MVT::i32, 0,
26852 : /* 56448*/ OPC_EmitInteger, MVT::i32, 0,
26853 : /* 56451*/ OPC_EmitInteger, MVT::i32, 0,
26854 : /* 56454*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
26855 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
26856 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
26857 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
26858 : /* 56471*/ 0, /*End of Scope*/
26859 : /* 56472*/ /*Scope*/ 40|128,1/*168*/, /*->56642*/
26860 : /* 56474*/ OPC_MoveChild0,
26861 : /* 56475*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
26862 : /* 56478*/ OPC_MoveChild0,
26863 : /* 56479*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
26864 : /* 56482*/ OPC_Scope, 78, /*->56562*/ // 2 children in Scope
26865 : /* 56484*/ OPC_CheckChild0Same, 1,
26866 : /* 56486*/ OPC_MoveChild1,
26867 : /* 56487*/ OPC_CheckValueType, MVT::i8,
26868 : /* 56489*/ OPC_MoveParent,
26869 : /* 56490*/ OPC_MoveParent,
26870 : /* 56491*/ OPC_MoveChild1,
26871 : /* 56492*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
26872 : /* 56495*/ OPC_CheckChild0Same, 0,
26873 : /* 56497*/ OPC_MoveChild1,
26874 : /* 56498*/ OPC_CheckValueType, MVT::i8,
26875 : /* 56500*/ OPC_MoveParent,
26876 : /* 56501*/ OPC_MoveParent,
26877 : /* 56502*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
26878 : /* 56504*/ OPC_MoveParent,
26879 : /* 56505*/ OPC_RecordChild1, // #2 = $src2
26880 : /* 56506*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26881 : /* 56508*/ OPC_MoveParent,
26882 : /* 56509*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26883 : /* 56511*/ OPC_MoveParent,
26884 : /* 56512*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26885 : /* 56514*/ OPC_MoveParent,
26886 : /* 56515*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26887 : /* 56517*/ OPC_CheckType, MVT::i32,
26888 : /* 56519*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
26889 : /* 56521*/ OPC_EmitInteger, MVT::i32, 8,
26890 : /* 56524*/ OPC_EmitInteger, MVT::i32, 8,
26891 : /* 56527*/ OPC_EmitInteger, MVT::i32, 8,
26892 : /* 56530*/ OPC_EmitInteger, MVT::i1, 0,
26893 : /* 56533*/ OPC_EmitInteger, MVT::i32, 0,
26894 : /* 56536*/ OPC_EmitInteger, MVT::i32, 0,
26895 : /* 56539*/ OPC_EmitInteger, MVT::i32, 0,
26896 : /* 56542*/ OPC_EmitInteger, MVT::i32, 0,
26897 : /* 56545*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
26898 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
26899 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
26900 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
26901 : /* 56562*/ /*Scope*/ 78, /*->56641*/
26902 : /* 56563*/ OPC_CheckChild0Same, 0,
26903 : /* 56565*/ OPC_MoveChild1,
26904 : /* 56566*/ OPC_CheckValueType, MVT::i8,
26905 : /* 56568*/ OPC_MoveParent,
26906 : /* 56569*/ OPC_MoveParent,
26907 : /* 56570*/ OPC_MoveChild1,
26908 : /* 56571*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
26909 : /* 56574*/ OPC_CheckChild0Same, 1,
26910 : /* 56576*/ OPC_MoveChild1,
26911 : /* 56577*/ OPC_CheckValueType, MVT::i8,
26912 : /* 56579*/ OPC_MoveParent,
26913 : /* 56580*/ OPC_MoveParent,
26914 : /* 56581*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
26915 : /* 56583*/ OPC_MoveParent,
26916 : /* 56584*/ OPC_RecordChild1, // #2 = $src2
26917 : /* 56585*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26918 : /* 56587*/ OPC_MoveParent,
26919 : /* 56588*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26920 : /* 56590*/ OPC_MoveParent,
26921 : /* 56591*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26922 : /* 56593*/ OPC_MoveParent,
26923 : /* 56594*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26924 : /* 56596*/ OPC_CheckType, MVT::i32,
26925 : /* 56598*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
26926 : /* 56600*/ OPC_EmitInteger, MVT::i32, 8,
26927 : /* 56603*/ OPC_EmitInteger, MVT::i32, 8,
26928 : /* 56606*/ OPC_EmitInteger, MVT::i32, 8,
26929 : /* 56609*/ OPC_EmitInteger, MVT::i1, 0,
26930 : /* 56612*/ OPC_EmitInteger, MVT::i32, 0,
26931 : /* 56615*/ OPC_EmitInteger, MVT::i32, 0,
26932 : /* 56618*/ OPC_EmitInteger, MVT::i32, 0,
26933 : /* 56621*/ OPC_EmitInteger, MVT::i32, 0,
26934 : /* 56624*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
26935 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
26936 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 24:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 24:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 8:{ *:[i32] }), i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 8:{ *:[i32] }), i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i8:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>>)<<P:Predicate_add_oneuse>> - Complexity = 98
26937 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
26938 : /* 56641*/ 0, /*End of Scope*/
26939 : /* 56642*/ 0, /*End of Scope*/
26940 : /* 56643*/ 0, /*End of Scope*/
26941 : /* 56644*/ 0, // EndSwitchOpcode
26942 : /* 56645*/ 0, /*End of Scope*/
26943 : /* 56646*/ 0, // EndSwitchOpcode
26944 : /* 56647*/ /*SwitchOpcode*/ 127|128,4/*639*/, TARGET_VAL(ISD::SIGN_EXTEND_INREG),// ->57290
26945 : /* 56651*/ OPC_RecordChild0, // #0 = $src0
26946 : /* 56652*/ OPC_MoveChild1,
26947 : /* 56653*/ OPC_CheckValueType, MVT::i16,
26948 : /* 56655*/ OPC_MoveParent,
26949 : /* 56656*/ OPC_MoveParent,
26950 : /* 56657*/ OPC_MoveChild1,
26951 : /* 56658*/ OPC_CheckOpcode, TARGET_VAL(ISD::SIGN_EXTEND_INREG),
26952 : /* 56661*/ OPC_RecordChild0, // #1 = $src1
26953 : /* 56662*/ OPC_MoveChild1,
26954 : /* 56663*/ OPC_CheckValueType, MVT::i16,
26955 : /* 56665*/ OPC_MoveParent,
26956 : /* 56666*/ OPC_MoveParent,
26957 : /* 56667*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
26958 : /* 56669*/ OPC_MoveParent,
26959 : /* 56670*/ OPC_MoveChild1,
26960 : /* 56671*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
26961 : /* 56674*/ OPC_Scope, 24|128,1/*152*/, /*->56829*/ // 4 children in Scope
26962 : /* 56677*/ OPC_MoveChild0,
26963 : /* 56678*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
26964 : /* 56681*/ OPC_MoveChild0,
26965 : /* 56682*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
26966 : /* 56685*/ OPC_Scope, 70, /*->56757*/ // 2 children in Scope
26967 : /* 56687*/ OPC_CheckChild0Same, 0,
26968 : /* 56689*/ OPC_CheckChild1Integer, 16,
26969 : /* 56691*/ OPC_CheckChild1Type, MVT::i32,
26970 : /* 56693*/ OPC_MoveParent,
26971 : /* 56694*/ OPC_MoveChild1,
26972 : /* 56695*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
26973 : /* 56698*/ OPC_CheckChild0Same, 1,
26974 : /* 56700*/ OPC_CheckChild1Integer, 16,
26975 : /* 56702*/ OPC_CheckChild1Type, MVT::i32,
26976 : /* 56704*/ OPC_MoveParent,
26977 : /* 56705*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
26978 : /* 56707*/ OPC_MoveParent,
26979 : /* 56708*/ OPC_RecordChild1, // #2 = $src2
26980 : /* 56709*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
26981 : /* 56711*/ OPC_MoveParent,
26982 : /* 56712*/ OPC_CheckType, MVT::i32,
26983 : /* 56714*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
26984 : /* 56716*/ OPC_EmitInteger, MVT::i32, 8,
26985 : /* 56719*/ OPC_EmitInteger, MVT::i32, 8,
26986 : /* 56722*/ OPC_EmitInteger, MVT::i32, 8,
26987 : /* 56725*/ OPC_EmitInteger, MVT::i1, 0,
26988 : /* 56728*/ OPC_EmitInteger, MVT::i32, 0,
26989 : /* 56731*/ OPC_EmitInteger, MVT::i32, 0,
26990 : /* 56734*/ OPC_EmitInteger, MVT::i32, 0,
26991 : /* 56737*/ OPC_EmitInteger, MVT::i32, 0,
26992 : /* 56740*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT2_I32_I16), 0,
26993 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
26994 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i16:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i16:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>) - Complexity = 37
26995 : // Dst: (V_DOT2_I32_I16:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
26996 : /* 56757*/ /*Scope*/ 70, /*->56828*/
26997 : /* 56758*/ OPC_CheckChild0Same, 1,
26998 : /* 56760*/ OPC_CheckChild1Integer, 16,
26999 : /* 56762*/ OPC_CheckChild1Type, MVT::i32,
27000 : /* 56764*/ OPC_MoveParent,
27001 : /* 56765*/ OPC_MoveChild1,
27002 : /* 56766*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
27003 : /* 56769*/ OPC_CheckChild0Same, 0,
27004 : /* 56771*/ OPC_CheckChild1Integer, 16,
27005 : /* 56773*/ OPC_CheckChild1Type, MVT::i32,
27006 : /* 56775*/ OPC_MoveParent,
27007 : /* 56776*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
27008 : /* 56778*/ OPC_MoveParent,
27009 : /* 56779*/ OPC_RecordChild1, // #2 = $src2
27010 : /* 56780*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
27011 : /* 56782*/ OPC_MoveParent,
27012 : /* 56783*/ OPC_CheckType, MVT::i32,
27013 : /* 56785*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
27014 : /* 56787*/ OPC_EmitInteger, MVT::i32, 8,
27015 : /* 56790*/ OPC_EmitInteger, MVT::i32, 8,
27016 : /* 56793*/ OPC_EmitInteger, MVT::i32, 8,
27017 : /* 56796*/ OPC_EmitInteger, MVT::i1, 0,
27018 : /* 56799*/ OPC_EmitInteger, MVT::i32, 0,
27019 : /* 56802*/ OPC_EmitInteger, MVT::i32, 0,
27020 : /* 56805*/ OPC_EmitInteger, MVT::i32, 0,
27021 : /* 56808*/ OPC_EmitInteger, MVT::i32, 0,
27022 : /* 56811*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT2_I32_I16), 0,
27023 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
27024 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i16:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i16:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>) - Complexity = 37
27025 : // Dst: (V_DOT2_I32_I16:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
27026 : /* 56828*/ 0, /*End of Scope*/
27027 : /* 56829*/ /*Scope*/ 23|128,1/*151*/, /*->56982*/
27028 : /* 56831*/ OPC_RecordChild0, // #2 = $src2
27029 : /* 56832*/ OPC_MoveChild1,
27030 : /* 56833*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
27031 : /* 56836*/ OPC_MoveChild0,
27032 : /* 56837*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
27033 : /* 56840*/ OPC_Scope, 69, /*->56911*/ // 2 children in Scope
27034 : /* 56842*/ OPC_CheckChild0Same, 0,
27035 : /* 56844*/ OPC_CheckChild1Integer, 16,
27036 : /* 56846*/ OPC_CheckChild1Type, MVT::i32,
27037 : /* 56848*/ OPC_MoveParent,
27038 : /* 56849*/ OPC_MoveChild1,
27039 : /* 56850*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
27040 : /* 56853*/ OPC_CheckChild0Same, 1,
27041 : /* 56855*/ OPC_CheckChild1Integer, 16,
27042 : /* 56857*/ OPC_CheckChild1Type, MVT::i32,
27043 : /* 56859*/ OPC_MoveParent,
27044 : /* 56860*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
27045 : /* 56862*/ OPC_MoveParent,
27046 : /* 56863*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
27047 : /* 56865*/ OPC_MoveParent,
27048 : /* 56866*/ OPC_CheckType, MVT::i32,
27049 : /* 56868*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
27050 : /* 56870*/ OPC_EmitInteger, MVT::i32, 8,
27051 : /* 56873*/ OPC_EmitInteger, MVT::i32, 8,
27052 : /* 56876*/ OPC_EmitInteger, MVT::i32, 8,
27053 : /* 56879*/ OPC_EmitInteger, MVT::i1, 0,
27054 : /* 56882*/ OPC_EmitInteger, MVT::i32, 0,
27055 : /* 56885*/ OPC_EmitInteger, MVT::i32, 0,
27056 : /* 56888*/ OPC_EmitInteger, MVT::i32, 0,
27057 : /* 56891*/ OPC_EmitInteger, MVT::i32, 0,
27058 : /* 56894*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT2_I32_I16), 0,
27059 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
27060 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i16:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i16:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>) - Complexity = 37
27061 : // Dst: (V_DOT2_I32_I16:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
27062 : /* 56911*/ /*Scope*/ 69, /*->56981*/
27063 : /* 56912*/ OPC_CheckChild0Same, 1,
27064 : /* 56914*/ OPC_CheckChild1Integer, 16,
27065 : /* 56916*/ OPC_CheckChild1Type, MVT::i32,
27066 : /* 56918*/ OPC_MoveParent,
27067 : /* 56919*/ OPC_MoveChild1,
27068 : /* 56920*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
27069 : /* 56923*/ OPC_CheckChild0Same, 0,
27070 : /* 56925*/ OPC_CheckChild1Integer, 16,
27071 : /* 56927*/ OPC_CheckChild1Type, MVT::i32,
27072 : /* 56929*/ OPC_MoveParent,
27073 : /* 56930*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
27074 : /* 56932*/ OPC_MoveParent,
27075 : /* 56933*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
27076 : /* 56935*/ OPC_MoveParent,
27077 : /* 56936*/ OPC_CheckType, MVT::i32,
27078 : /* 56938*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
27079 : /* 56940*/ OPC_EmitInteger, MVT::i32, 8,
27080 : /* 56943*/ OPC_EmitInteger, MVT::i32, 8,
27081 : /* 56946*/ OPC_EmitInteger, MVT::i32, 8,
27082 : /* 56949*/ OPC_EmitInteger, MVT::i1, 0,
27083 : /* 56952*/ OPC_EmitInteger, MVT::i32, 0,
27084 : /* 56955*/ OPC_EmitInteger, MVT::i32, 0,
27085 : /* 56958*/ OPC_EmitInteger, MVT::i32, 0,
27086 : /* 56961*/ OPC_EmitInteger, MVT::i32, 0,
27087 : /* 56964*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT2_I32_I16), 0,
27088 : MVT::i32, 11/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7, 8, 9, 10,
27089 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i16:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i16:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>) - Complexity = 37
27090 : // Dst: (V_DOT2_I32_I16:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
27091 : /* 56981*/ 0, /*End of Scope*/
27092 : /* 56982*/ /*Scope*/ 24|128,1/*152*/, /*->57136*/
27093 : /* 56984*/ OPC_MoveChild0,
27094 : /* 56985*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
27095 : /* 56988*/ OPC_MoveChild0,
27096 : /* 56989*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
27097 : /* 56992*/ OPC_Scope, 70, /*->57064*/ // 2 children in Scope
27098 : /* 56994*/ OPC_CheckChild0Same, 1,
27099 : /* 56996*/ OPC_CheckChild1Integer, 16,
27100 : /* 56998*/ OPC_CheckChild1Type, MVT::i32,
27101 : /* 57000*/ OPC_MoveParent,
27102 : /* 57001*/ OPC_MoveChild1,
27103 : /* 57002*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
27104 : /* 57005*/ OPC_CheckChild0Same, 0,
27105 : /* 57007*/ OPC_CheckChild1Integer, 16,
27106 : /* 57009*/ OPC_CheckChild1Type, MVT::i32,
27107 : /* 57011*/ OPC_MoveParent,
27108 : /* 57012*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
27109 : /* 57014*/ OPC_MoveParent,
27110 : /* 57015*/ OPC_RecordChild1, // #2 = $src2
27111 : /* 57016*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
27112 : /* 57018*/ OPC_MoveParent,
27113 : /* 57019*/ OPC_CheckType, MVT::i32,
27114 : /* 57021*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
27115 : /* 57023*/ OPC_EmitInteger, MVT::i32, 8,
27116 : /* 57026*/ OPC_EmitInteger, MVT::i32, 8,
27117 : /* 57029*/ OPC_EmitInteger, MVT::i32, 8,
27118 : /* 57032*/ OPC_EmitInteger, MVT::i1, 0,
27119 : /* 57035*/ OPC_EmitInteger, MVT::i32, 0,
27120 : /* 57038*/ OPC_EmitInteger, MVT::i32, 0,
27121 : /* 57041*/ OPC_EmitInteger, MVT::i32, 0,
27122 : /* 57044*/ OPC_EmitInteger, MVT::i32, 0,
27123 : /* 57047*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT2_I32_I16), 0,
27124 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
27125 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i16:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i16:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>) - Complexity = 37
27126 : // Dst: (V_DOT2_I32_I16:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
27127 : /* 57064*/ /*Scope*/ 70, /*->57135*/
27128 : /* 57065*/ OPC_CheckChild0Same, 0,
27129 : /* 57067*/ OPC_CheckChild1Integer, 16,
27130 : /* 57069*/ OPC_CheckChild1Type, MVT::i32,
27131 : /* 57071*/ OPC_MoveParent,
27132 : /* 57072*/ OPC_MoveChild1,
27133 : /* 57073*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
27134 : /* 57076*/ OPC_CheckChild0Same, 1,
27135 : /* 57078*/ OPC_CheckChild1Integer, 16,
27136 : /* 57080*/ OPC_CheckChild1Type, MVT::i32,
27137 : /* 57082*/ OPC_MoveParent,
27138 : /* 57083*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
27139 : /* 57085*/ OPC_MoveParent,
27140 : /* 57086*/ OPC_RecordChild1, // #2 = $src2
27141 : /* 57087*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
27142 : /* 57089*/ OPC_MoveParent,
27143 : /* 57090*/ OPC_CheckType, MVT::i32,
27144 : /* 57092*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
27145 : /* 57094*/ OPC_EmitInteger, MVT::i32, 8,
27146 : /* 57097*/ OPC_EmitInteger, MVT::i32, 8,
27147 : /* 57100*/ OPC_EmitInteger, MVT::i32, 8,
27148 : /* 57103*/ OPC_EmitInteger, MVT::i1, 0,
27149 : /* 57106*/ OPC_EmitInteger, MVT::i32, 0,
27150 : /* 57109*/ OPC_EmitInteger, MVT::i32, 0,
27151 : /* 57112*/ OPC_EmitInteger, MVT::i32, 0,
27152 : /* 57115*/ OPC_EmitInteger, MVT::i32, 0,
27153 : /* 57118*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT2_I32_I16), 0,
27154 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
27155 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i16:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i16:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_add_oneuse>>) - Complexity = 37
27156 : // Dst: (V_DOT2_I32_I16:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
27157 : /* 57135*/ 0, /*End of Scope*/
27158 : /* 57136*/ /*Scope*/ 23|128,1/*151*/, /*->57289*/
27159 : /* 57138*/ OPC_RecordChild0, // #2 = $src2
27160 : /* 57139*/ OPC_MoveChild1,
27161 : /* 57140*/ OPC_CheckOpcode, TARGET_VAL(AMDGPUISD::MUL_I24),
27162 : /* 57143*/ OPC_MoveChild0,
27163 : /* 57144*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
27164 : /* 57147*/ OPC_Scope, 69, /*->57218*/ // 2 children in Scope
27165 : /* 57149*/ OPC_CheckChild0Same, 1,
27166 : /* 57151*/ OPC_CheckChild1Integer, 16,
27167 : /* 57153*/ OPC_CheckChild1Type, MVT::i32,
27168 : /* 57155*/ OPC_MoveParent,
27169 : /* 57156*/ OPC_MoveChild1,
27170 : /* 57157*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
27171 : /* 57160*/ OPC_CheckChild0Same, 0,
27172 : /* 57162*/ OPC_CheckChild1Integer, 16,
27173 : /* 57164*/ OPC_CheckChild1Type, MVT::i32,
27174 : /* 57166*/ OPC_MoveParent,
27175 : /* 57167*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
27176 : /* 57169*/ OPC_MoveParent,
27177 : /* 57170*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
27178 : /* 57172*/ OPC_MoveParent,
27179 : /* 57173*/ OPC_CheckType, MVT::i32,
27180 : /* 57175*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
27181 : /* 57177*/ OPC_EmitInteger, MVT::i32, 8,
27182 : /* 57180*/ OPC_EmitInteger, MVT::i32, 8,
27183 : /* 57183*/ OPC_EmitInteger, MVT::i32, 8,
27184 : /* 57186*/ OPC_EmitInteger, MVT::i1, 0,
27185 : /* 57189*/ OPC_EmitInteger, MVT::i32, 0,
27186 : /* 57192*/ OPC_EmitInteger, MVT::i32, 0,
27187 : /* 57195*/ OPC_EmitInteger, MVT::i32, 0,
27188 : /* 57198*/ OPC_EmitInteger, MVT::i32, 0,
27189 : /* 57201*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT2_I32_I16), 0,
27190 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
27191 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i16:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i16:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>) - Complexity = 37
27192 : // Dst: (V_DOT2_I32_I16:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
27193 : /* 57218*/ /*Scope*/ 69, /*->57288*/
27194 : /* 57219*/ OPC_CheckChild0Same, 0,
27195 : /* 57221*/ OPC_CheckChild1Integer, 16,
27196 : /* 57223*/ OPC_CheckChild1Type, MVT::i32,
27197 : /* 57225*/ OPC_MoveParent,
27198 : /* 57226*/ OPC_MoveChild1,
27199 : /* 57227*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRA),
27200 : /* 57230*/ OPC_CheckChild0Same, 1,
27201 : /* 57232*/ OPC_CheckChild1Integer, 16,
27202 : /* 57234*/ OPC_CheckChild1Type, MVT::i32,
27203 : /* 57236*/ OPC_MoveParent,
27204 : /* 57237*/ OPC_CheckPredicate, 0, // Predicate_AMDGPUmul_i24_oneuse
27205 : /* 57239*/ OPC_MoveParent,
27206 : /* 57240*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
27207 : /* 57242*/ OPC_MoveParent,
27208 : /* 57243*/ OPC_CheckType, MVT::i32,
27209 : /* 57245*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
27210 : /* 57247*/ OPC_EmitInteger, MVT::i32, 8,
27211 : /* 57250*/ OPC_EmitInteger, MVT::i32, 8,
27212 : /* 57253*/ OPC_EmitInteger, MVT::i32, 8,
27213 : /* 57256*/ OPC_EmitInteger, MVT::i1, 0,
27214 : /* 57259*/ OPC_EmitInteger, MVT::i32, 0,
27215 : /* 57262*/ OPC_EmitInteger, MVT::i32, 0,
27216 : /* 57265*/ OPC_EmitInteger, MVT::i32, 0,
27217 : /* 57268*/ OPC_EmitInteger, MVT::i32, 0,
27218 : /* 57271*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT2_I32_I16), 0,
27219 : MVT::i32, 11/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7, 8, 9, 10,
27220 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src1, i16:{ *:[Other] }), (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i16:{ *:[Other] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>, (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } (sra:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] }), (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] }))<<P:Predicate_AMDGPUmul_i24_oneuse>>)<<P:Predicate_add_oneuse>>) - Complexity = 37
27221 : // Dst: (V_DOT2_I32_I16:{ *:[i32] } 8:{ *:[i32] }, ?:{ *:[i32] }:$src0, 8:{ *:[i32] }, ?:{ *:[i32] }:$src1, 8:{ *:[i32] }, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
27222 : /* 57288*/ 0, /*End of Scope*/
27223 : /* 57289*/ 0, /*End of Scope*/
27224 : /* 57290*/ 0, // EndSwitchOpcode
27225 : /* 57291*/ /*SwitchOpcode*/ 54, TARGET_VAL(ISD::SELECT),// ->57348
27226 : /* 57294*/ OPC_MoveChild0,
27227 : /* 57295*/ OPC_CheckOpcode, TARGET_VAL(ISD::SETCC),
27228 : /* 57298*/ OPC_RecordChild0, // #0 = $src0
27229 : /* 57299*/ OPC_CheckChild0Type, MVT::i32,
27230 : /* 57301*/ OPC_RecordChild1, // #1 = $src1
27231 : /* 57302*/ OPC_MoveChild2,
27232 : /* 57303*/ OPC_CheckCondCode, ISD::SETUGT,
27233 : /* 57305*/ OPC_MoveParent,
27234 : /* 57306*/ OPC_CheckType, MVT::i1,
27235 : /* 57308*/ OPC_MoveParent,
27236 : /* 57309*/ OPC_MoveChild1,
27237 : /* 57310*/ OPC_CheckOpcode, TARGET_VAL(ISD::SUB),
27238 : /* 57313*/ OPC_CheckChild0Same, 0,
27239 : /* 57315*/ OPC_CheckChild1Same, 1,
27240 : /* 57317*/ OPC_MoveParent,
27241 : /* 57318*/ OPC_MoveChild2,
27242 : /* 57319*/ OPC_CheckOpcode, TARGET_VAL(ISD::SUB),
27243 : /* 57322*/ OPC_CheckChild0Same, 1,
27244 : /* 57324*/ OPC_CheckChild1Same, 0,
27245 : /* 57326*/ OPC_MoveParent,
27246 : /* 57327*/ OPC_CheckPredicate, 0, // Predicate_select_oneuse
27247 : /* 57329*/ OPC_MoveParent,
27248 : /* 57330*/ OPC_RecordChild1, // #2 = $src2
27249 : /* 57331*/ OPC_CheckType, MVT::i32,
27250 : /* 57333*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27251 : /* 57335*/ OPC_EmitInteger, MVT::i1, 0,
27252 : /* 57338*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_SAD_U32), 0,
27253 : MVT::i32, 4/*#Ops*/, 0, 1, 2, 3,
27254 : // Src: (add:{ *:[i32] } (select:{ *:[i32] } (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, SETUGT:{ *:[Other] }), (sub:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1), (sub:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0))<<P:Predicate_select_oneuse>>, i32:{ *:[i32] }:$src2) - Complexity = 16
27255 : // Dst: (V_SAD_U32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
27256 : /* 57348*/ 0, // EndSwitchOpcode
27257 : /* 57349*/ /*Scope*/ 58, /*->57408*/
27258 : /* 57350*/ OPC_RecordChild0, // #0 = $src2
27259 : /* 57351*/ OPC_MoveChild1,
27260 : /* 57352*/ OPC_CheckOpcode, TARGET_VAL(ISD::SELECT),
27261 : /* 57355*/ OPC_MoveChild0,
27262 : /* 57356*/ OPC_CheckOpcode, TARGET_VAL(ISD::SETCC),
27263 : /* 57359*/ OPC_RecordChild0, // #1 = $src0
27264 : /* 57360*/ OPC_CheckChild0Type, MVT::i32,
27265 : /* 57362*/ OPC_RecordChild1, // #2 = $src1
27266 : /* 57363*/ OPC_MoveChild2,
27267 : /* 57364*/ OPC_CheckCondCode, ISD::SETUGT,
27268 : /* 57366*/ OPC_MoveParent,
27269 : /* 57367*/ OPC_CheckType, MVT::i1,
27270 : /* 57369*/ OPC_MoveParent,
27271 : /* 57370*/ OPC_MoveChild1,
27272 : /* 57371*/ OPC_CheckOpcode, TARGET_VAL(ISD::SUB),
27273 : /* 57374*/ OPC_CheckChild0Same, 1,
27274 : /* 57376*/ OPC_CheckChild1Same, 2,
27275 : /* 57378*/ OPC_MoveParent,
27276 : /* 57379*/ OPC_MoveChild2,
27277 : /* 57380*/ OPC_CheckOpcode, TARGET_VAL(ISD::SUB),
27278 : /* 57383*/ OPC_CheckChild0Same, 2,
27279 : /* 57385*/ OPC_CheckChild1Same, 1,
27280 : /* 57387*/ OPC_MoveParent,
27281 : /* 57388*/ OPC_CheckPredicate, 0, // Predicate_select_oneuse
27282 : /* 57390*/ OPC_MoveParent,
27283 : /* 57391*/ OPC_CheckType, MVT::i32,
27284 : /* 57393*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27285 : /* 57395*/ OPC_EmitInteger, MVT::i1, 0,
27286 : /* 57398*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_SAD_U32), 0,
27287 : MVT::i32, 4/*#Ops*/, 1, 2, 0, 3,
27288 : // Src: (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (select:{ *:[i32] } (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, SETUGT:{ *:[Other] }), (sub:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1), (sub:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0))<<P:Predicate_select_oneuse>>) - Complexity = 16
27289 : // Dst: (V_SAD_U32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
27290 : /* 57408*/ /*Scope*/ 28|128,1/*156*/, /*->57566*/
27291 : /* 57410*/ OPC_MoveChild0,
27292 : /* 57411*/ OPC_SwitchOpcode /*2 cases */, 39, TARGET_VAL(ISD::SHL),// ->57454
27293 : /* 57415*/ OPC_CheckChild0Integer, 1,
27294 : /* 57417*/ OPC_RecordChild1, // #0 = $a
27295 : /* 57418*/ OPC_CheckChild1Type, MVT::i32,
27296 : /* 57420*/ OPC_MoveParent,
27297 : /* 57421*/ OPC_CheckChild1Integer, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/,
27298 : /* 57432*/ OPC_CheckType, MVT::i32,
27299 : /* 57434*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27300 : /* 57436*/ OPC_EmitInteger, MVT::i32, 0,
27301 : /* 57439*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
27302 : MVT::i16, 1/*#Ops*/, 1, // Results = #2
27303 : /* 57446*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_BFM_B32), 0,
27304 : MVT::i32, 2/*#Ops*/, 0, 2,
27305 : // Src: (add:{ *:[i32] } (shl:{ *:[i32] } 1:{ *:[i32] }, i32:{ *:[i32] }:$a), -1:{ *:[i32] }) - Complexity = 16
27306 : // Dst: (S_BFM_B32:{ *:[i32] } ?:{ *:[i32] }:$a, (S_MOV_B32:{ *:[i16] } 0:{ *:[i32] }))
27307 : /* 57454*/ /*SwitchOpcode*/ 108, TARGET_VAL(ISD::SUB),// ->57565
27308 : /* 57457*/ OPC_MoveChild0,
27309 : /* 57458*/ OPC_CheckOpcode, TARGET_VAL(ISD::UMAX),
27310 : /* 57461*/ OPC_RecordChild0, // #0 = $src0
27311 : /* 57462*/ OPC_RecordChild1, // #1 = $src1
27312 : /* 57463*/ OPC_MoveParent,
27313 : /* 57464*/ OPC_MoveChild1,
27314 : /* 57465*/ OPC_CheckOpcode, TARGET_VAL(ISD::UMIN),
27315 : /* 57468*/ OPC_Scope, 26, /*->57496*/ // 3 children in Scope
27316 : /* 57470*/ OPC_CheckChild0Same, 0,
27317 : /* 57472*/ OPC_CheckChild1Same, 1,
27318 : /* 57474*/ OPC_MoveParent,
27319 : /* 57475*/ OPC_CheckPredicate, 0, // Predicate_sub_oneuse
27320 : /* 57477*/ OPC_MoveParent,
27321 : /* 57478*/ OPC_RecordChild1, // #2 = $src2
27322 : /* 57479*/ OPC_CheckType, MVT::i32,
27323 : /* 57481*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27324 : /* 57483*/ OPC_EmitInteger, MVT::i1, 0,
27325 : /* 57486*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_SAD_U32), 0,
27326 : MVT::i32, 4/*#Ops*/, 0, 1, 2, 3,
27327 : // Src: (add:{ *:[i32] } (sub:{ *:[i32] } (umax:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1), (umin:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1))<<P:Predicate_sub_oneuse>>, i32:{ *:[i32] }:$src2) - Complexity = 13
27328 : // Dst: (V_SAD_U32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
27329 : /* 57496*/ /*Scope*/ 40, /*->57537*/
27330 : /* 57497*/ OPC_CheckChild0Same, 1,
27331 : /* 57499*/ OPC_CheckChild1Same, 0,
27332 : /* 57501*/ OPC_MoveParent,
27333 : /* 57502*/ OPC_CheckPredicate, 0, // Predicate_sub_oneuse
27334 : /* 57504*/ OPC_MoveParent,
27335 : /* 57505*/ OPC_RecordChild1, // #2 = $src2
27336 : /* 57506*/ OPC_CheckType, MVT::i32,
27337 : /* 57508*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27338 : /* 57510*/ OPC_EmitInteger, MVT::i1, 0,
27339 : /* 57513*/ OPC_Scope, 10, /*->57525*/ // 2 children in Scope
27340 : /* 57515*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_SAD_U32), 0,
27341 : MVT::i32, 4/*#Ops*/, 0, 1, 2, 3,
27342 : // Src: (add:{ *:[i32] } (sub:{ *:[i32] } (umax:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1), (umin:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0))<<P:Predicate_sub_oneuse>>, i32:{ *:[i32] }:$src2) - Complexity = 13
27343 : // Dst: (V_SAD_U32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
27344 : /* 57525*/ /*Scope*/ 10, /*->57536*/
27345 : /* 57526*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_SAD_U32), 0,
27346 : MVT::i32, 4/*#Ops*/, 1, 0, 2, 3,
27347 : // Src: (add:{ *:[i32] } (sub:{ *:[i32] } (umax:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0), (umin:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1))<<P:Predicate_sub_oneuse>>, i32:{ *:[i32] }:$src2) - Complexity = 13
27348 : // Dst: (V_SAD_U32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
27349 : /* 57536*/ 0, /*End of Scope*/
27350 : /* 57537*/ /*Scope*/ 26, /*->57564*/
27351 : /* 57538*/ OPC_CheckChild0Same, 0,
27352 : /* 57540*/ OPC_CheckChild1Same, 1,
27353 : /* 57542*/ OPC_MoveParent,
27354 : /* 57543*/ OPC_CheckPredicate, 0, // Predicate_sub_oneuse
27355 : /* 57545*/ OPC_MoveParent,
27356 : /* 57546*/ OPC_RecordChild1, // #2 = $src2
27357 : /* 57547*/ OPC_CheckType, MVT::i32,
27358 : /* 57549*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27359 : /* 57551*/ OPC_EmitInteger, MVT::i1, 0,
27360 : /* 57554*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_SAD_U32), 0,
27361 : MVT::i32, 4/*#Ops*/, 1, 0, 2, 3,
27362 : // Src: (add:{ *:[i32] } (sub:{ *:[i32] } (umax:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0), (umin:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0))<<P:Predicate_sub_oneuse>>, i32:{ *:[i32] }:$src2) - Complexity = 13
27363 : // Dst: (V_SAD_U32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
27364 : /* 57564*/ 0, /*End of Scope*/
27365 : /* 57565*/ 0, // EndSwitchOpcode
27366 : /* 57566*/ /*Scope*/ 110, /*->57677*/
27367 : /* 57567*/ OPC_RecordChild0, // #0 = $src2
27368 : /* 57568*/ OPC_MoveChild1,
27369 : /* 57569*/ OPC_CheckOpcode, TARGET_VAL(ISD::SUB),
27370 : /* 57572*/ OPC_MoveChild0,
27371 : /* 57573*/ OPC_CheckOpcode, TARGET_VAL(ISD::UMAX),
27372 : /* 57576*/ OPC_RecordChild0, // #1 = $src0
27373 : /* 57577*/ OPC_RecordChild1, // #2 = $src1
27374 : /* 57578*/ OPC_MoveParent,
27375 : /* 57579*/ OPC_MoveChild1,
27376 : /* 57580*/ OPC_CheckOpcode, TARGET_VAL(ISD::UMIN),
27377 : /* 57583*/ OPC_Scope, 25, /*->57610*/ // 3 children in Scope
27378 : /* 57585*/ OPC_CheckChild0Same, 1,
27379 : /* 57587*/ OPC_CheckChild1Same, 2,
27380 : /* 57589*/ OPC_MoveParent,
27381 : /* 57590*/ OPC_CheckPredicate, 0, // Predicate_sub_oneuse
27382 : /* 57592*/ OPC_MoveParent,
27383 : /* 57593*/ OPC_CheckType, MVT::i32,
27384 : /* 57595*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27385 : /* 57597*/ OPC_EmitInteger, MVT::i1, 0,
27386 : /* 57600*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_SAD_U32), 0,
27387 : MVT::i32, 4/*#Ops*/, 1, 2, 0, 3,
27388 : // Src: (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (sub:{ *:[i32] } (umax:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1), (umin:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1))<<P:Predicate_sub_oneuse>>) - Complexity = 13
27389 : // Dst: (V_SAD_U32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
27390 : /* 57610*/ /*Scope*/ 39, /*->57650*/
27391 : /* 57611*/ OPC_CheckChild0Same, 2,
27392 : /* 57613*/ OPC_CheckChild1Same, 1,
27393 : /* 57615*/ OPC_MoveParent,
27394 : /* 57616*/ OPC_CheckPredicate, 0, // Predicate_sub_oneuse
27395 : /* 57618*/ OPC_MoveParent,
27396 : /* 57619*/ OPC_CheckType, MVT::i32,
27397 : /* 57621*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27398 : /* 57623*/ OPC_EmitInteger, MVT::i1, 0,
27399 : /* 57626*/ OPC_Scope, 10, /*->57638*/ // 2 children in Scope
27400 : /* 57628*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_SAD_U32), 0,
27401 : MVT::i32, 4/*#Ops*/, 1, 2, 0, 3,
27402 : // Src: (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (sub:{ *:[i32] } (umax:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1), (umin:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0))<<P:Predicate_sub_oneuse>>) - Complexity = 13
27403 : // Dst: (V_SAD_U32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
27404 : /* 57638*/ /*Scope*/ 10, /*->57649*/
27405 : /* 57639*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_SAD_U32), 0,
27406 : MVT::i32, 4/*#Ops*/, 2, 1, 0, 3,
27407 : // Src: (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (sub:{ *:[i32] } (umax:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0), (umin:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1))<<P:Predicate_sub_oneuse>>) - Complexity = 13
27408 : // Dst: (V_SAD_U32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
27409 : /* 57649*/ 0, /*End of Scope*/
27410 : /* 57650*/ /*Scope*/ 25, /*->57676*/
27411 : /* 57651*/ OPC_CheckChild0Same, 1,
27412 : /* 57653*/ OPC_CheckChild1Same, 2,
27413 : /* 57655*/ OPC_MoveParent,
27414 : /* 57656*/ OPC_CheckPredicate, 0, // Predicate_sub_oneuse
27415 : /* 57658*/ OPC_MoveParent,
27416 : /* 57659*/ OPC_CheckType, MVT::i32,
27417 : /* 57661*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27418 : /* 57663*/ OPC_EmitInteger, MVT::i1, 0,
27419 : /* 57666*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_SAD_U32), 0,
27420 : MVT::i32, 4/*#Ops*/, 2, 1, 0, 3,
27421 : // Src: (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (sub:{ *:[i32] } (umax:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0), (umin:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0))<<P:Predicate_sub_oneuse>>) - Complexity = 13
27422 : // Dst: (V_SAD_U32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
27423 : /* 57676*/ 0, /*End of Scope*/
27424 : /* 57677*/ /*Scope*/ 28, /*->57706*/
27425 : /* 57678*/ OPC_MoveChild0,
27426 : /* 57679*/ OPC_CheckOpcode, TARGET_VAL(ISD::TRUNCATE),
27427 : /* 57682*/ OPC_MoveChild0,
27428 : /* 57683*/ OPC_CheckOpcode, TARGET_VAL(ISD::CTPOP),
27429 : /* 57686*/ OPC_RecordChild0, // #0 = $popcnt
27430 : /* 57687*/ OPC_CheckPredicate, 1, // Predicate_anonymous_4034
27431 : /* 57689*/ OPC_CheckType, MVT::i32,
27432 : /* 57691*/ OPC_MoveParent,
27433 : /* 57692*/ OPC_MoveParent,
27434 : /* 57693*/ OPC_RecordChild1, // #1 = $val
27435 : /* 57694*/ OPC_CheckType, MVT::i16,
27436 : /* 57696*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27437 : /* 57698*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BCNT_U32_B32_e64), 0,
27438 : MVT::i16, 2/*#Ops*/, 0, 1,
27439 : // Src: (add:{ *:[i16] } (trunc:{ *:[i16] } (ctpop:{ *:[i32] } i32:{ *:[i32] }:$popcnt)<<P:Predicate_anonymous_4034>>), i16:{ *:[i16] }:$val) - Complexity = 10
27440 : // Dst: (V_BCNT_U32_B32_e64:{ *:[i16] } ?:{ *:[i32] }:$popcnt, ?:{ *:[i16] }:$val)
27441 : /* 57706*/ /*Scope*/ 55, /*->57762*/
27442 : /* 57707*/ OPC_RecordChild0, // #0 = $val
27443 : /* 57708*/ OPC_Scope, 27, /*->57737*/ // 2 children in Scope
27444 : /* 57710*/ OPC_MoveChild1,
27445 : /* 57711*/ OPC_CheckOpcode, TARGET_VAL(ISD::TRUNCATE),
27446 : /* 57714*/ OPC_MoveChild0,
27447 : /* 57715*/ OPC_CheckOpcode, TARGET_VAL(ISD::CTPOP),
27448 : /* 57718*/ OPC_RecordChild0, // #1 = $popcnt
27449 : /* 57719*/ OPC_CheckPredicate, 1, // Predicate_anonymous_4034
27450 : /* 57721*/ OPC_CheckType, MVT::i32,
27451 : /* 57723*/ OPC_MoveParent,
27452 : /* 57724*/ OPC_MoveParent,
27453 : /* 57725*/ OPC_CheckType, MVT::i16,
27454 : /* 57727*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27455 : /* 57729*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BCNT_U32_B32_e64), 0,
27456 : MVT::i16, 2/*#Ops*/, 1, 0,
27457 : // Src: (add:{ *:[i16] } i16:{ *:[i16] }:$val, (trunc:{ *:[i16] } (ctpop:{ *:[i32] } i32:{ *:[i32] }:$popcnt)<<P:Predicate_anonymous_4034>>)) - Complexity = 10
27458 : // Dst: (V_BCNT_U32_B32_e64:{ *:[i16] } ?:{ *:[i32] }:$popcnt, ?:{ *:[i16] }:$val)
27459 : /* 57737*/ /*Scope*/ 23, /*->57761*/
27460 : /* 57738*/ OPC_CheckChild1Integer, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/,
27461 : /* 57749*/ OPC_CheckType, MVT::i1,
27462 : /* 57751*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27463 : /* 57753*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_NOT_B64), 0,
27464 : MVT::i1, MVT::i1, 1/*#Ops*/, 0,
27465 : // Src: (add:{ *:[i1] } i1:{ *:[i1] }:$src0, -1:{ *:[i1] }) - Complexity = 9
27466 : // Dst: (S_NOT_B64:{ *:[i1] }:{ *:[i1] } ?:{ *:[i1] }:$src0)
27467 : /* 57761*/ 0, /*End of Scope*/
27468 : /* 57762*/ /*Scope*/ 21, /*->57784*/
27469 : /* 57763*/ OPC_MoveChild0,
27470 : /* 57764*/ OPC_CheckOpcode, TARGET_VAL(ISD::CTPOP),
27471 : /* 57767*/ OPC_RecordChild0, // #0 = $popcnt
27472 : /* 57768*/ OPC_CheckPredicate, 1, // Predicate_anonymous_4034
27473 : /* 57770*/ OPC_MoveParent,
27474 : /* 57771*/ OPC_RecordChild1, // #1 = $val
27475 : /* 57772*/ OPC_CheckType, MVT::i32,
27476 : /* 57774*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27477 : /* 57776*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BCNT_U32_B32_e64), 0,
27478 : MVT::i32, 2/*#Ops*/, 0, 1,
27479 : // Src: (add:{ *:[i32] } (ctpop:{ *:[i32] } i32:{ *:[i32] }:$popcnt)<<P:Predicate_anonymous_4034>>, i32:{ *:[i32] }:$val) - Complexity = 8
27480 : // Dst: (V_BCNT_U32_B32_e64:{ *:[i32] } ?:{ *:[i32] }:$popcnt, ?:{ *:[i32] }:$val)
27481 : /* 57784*/ /*Scope*/ 75, /*->57860*/
27482 : /* 57785*/ OPC_RecordChild0, // #0 = $val
27483 : /* 57786*/ OPC_Scope, 20, /*->57808*/ // 2 children in Scope
27484 : /* 57788*/ OPC_MoveChild1,
27485 : /* 57789*/ OPC_CheckOpcode, TARGET_VAL(ISD::CTPOP),
27486 : /* 57792*/ OPC_RecordChild0, // #1 = $popcnt
27487 : /* 57793*/ OPC_CheckPredicate, 1, // Predicate_anonymous_4034
27488 : /* 57795*/ OPC_MoveParent,
27489 : /* 57796*/ OPC_CheckType, MVT::i32,
27490 : /* 57798*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27491 : /* 57800*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BCNT_U32_B32_e64), 0,
27492 : MVT::i32, 2/*#Ops*/, 1, 0,
27493 : // Src: (add:{ *:[i32] } i32:{ *:[i32] }:$val, (ctpop:{ *:[i32] } i32:{ *:[i32] }:$popcnt)<<P:Predicate_anonymous_4034>>) - Complexity = 8
27494 : // Dst: (V_BCNT_U32_B32_e64:{ *:[i32] } ?:{ *:[i32] }:$popcnt, ?:{ *:[i32] }:$val)
27495 : /* 57808*/ /*Scope*/ 50, /*->57859*/
27496 : /* 57809*/ OPC_RecordChild1, // #1 = $src1
27497 : /* 57810*/ OPC_MoveChild1,
27498 : /* 57811*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
27499 : /* 57814*/ OPC_Scope, 20, /*->57836*/ // 2 children in Scope
27500 : /* 57816*/ OPC_CheckPredicate, 2, // Predicate_NegSubInlineConst16
27501 : /* 57818*/ OPC_MoveParent,
27502 : /* 57819*/ OPC_CheckType, MVT::i16,
27503 : /* 57821*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
27504 : /* 57823*/ OPC_EmitConvertToTarget, 1,
27505 : /* 57825*/ OPC_EmitNodeXForm, 0, 2, // NegateImm
27506 : /* 57828*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_SUB_U16_e64), 0,
27507 : MVT::i16, 2/*#Ops*/, 0, 3,
27508 : // Src: (add:{ *:[i16] } i16:{ *:[i16] }:$src0, (imm:{ *:[i16] })<<P:Predicate_NegSubInlineConst16>><<X:NegateImm>>:$src1) - Complexity = 7
27509 : // Dst: (V_SUB_U16_e64:{ *:[i16] } ?:{ *:[i16] }:$src0, (NegateImm:{ *:[i16 i32 f16 f32 v2i16 v2f16] } (imm:{ *:[i16] })<<P:Predicate_NegSubInlineConst16>>:$src1))
27510 : /* 57836*/ /*Scope*/ 21, /*->57858*/
27511 : /* 57837*/ OPC_CheckPredicate, 2, // Predicate_NegSubInlineConst32
27512 : /* 57839*/ OPC_MoveParent,
27513 : /* 57840*/ OPC_CheckType, MVT::i32,
27514 : /* 57842*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27515 : /* 57844*/ OPC_EmitConvertToTarget, 1,
27516 : /* 57846*/ OPC_EmitNodeXForm, 0, 2, // NegateImm
27517 : /* 57849*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_SUB_I32), 0,
27518 : MVT::i32, MVT::i1, 2/*#Ops*/, 0, 3,
27519 : // Src: (add:{ *:[i32] } i32:{ *:[i32] }:$src0, (imm:{ *:[i32] })<<P:Predicate_NegSubInlineConst32>><<X:NegateImm>>:$src1) - Complexity = 7
27520 : // Dst: (S_SUB_I32:{ *:[i32] }:{ *:[i1] } ?:{ *:[i32] }:$src0, (NegateImm:{ *:[i16 i32 f16 f32 v2i16 v2f16] } (imm:{ *:[i32] })<<P:Predicate_NegSubInlineConst32>>:$src1))
27521 : /* 57858*/ 0, /*End of Scope*/
27522 : /* 57859*/ 0, /*End of Scope*/
27523 : /* 57860*/ /*Scope*/ 89, /*->57950*/
27524 : /* 57861*/ OPC_MoveChild0,
27525 : /* 57862*/ OPC_SwitchOpcode /*3 cases */, 35, TARGET_VAL(ISD::MUL),// ->57901
27526 : /* 57866*/ OPC_RecordChild0, // #0 = $src0
27527 : /* 57867*/ OPC_RecordChild1, // #1 = $src1
27528 : /* 57868*/ OPC_MoveParent,
27529 : /* 57869*/ OPC_RecordChild1, // #2 = $src2
27530 : /* 57870*/ OPC_CheckType, MVT::i16,
27531 : /* 57872*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
27532 : /* 57874*/ OPC_EmitInteger, MVT::i1, 0,
27533 : /* 57877*/ OPC_Scope, 10, /*->57889*/ // 2 children in Scope
27534 : /* 57879*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAD_U16), 0,
27535 : MVT::i16, 4/*#Ops*/, 0, 1, 2, 3,
27536 : // Src: (add:{ *:[i16] } (mul:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1), i16:{ *:[i16] }:$src2) - Complexity = 6
27537 : // Dst: (V_MAD_U16:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, i16:{ *:[i16] }:$src2, 0:{ *:[i1] })
27538 : /* 57889*/ /*Scope*/ 10, /*->57900*/
27539 : /* 57890*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAD_I16), 0,
27540 : MVT::i16, 4/*#Ops*/, 0, 1, 2, 3,
27541 : // Src: (add:{ *:[i16] } (mul:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1), i16:{ *:[i16] }:$src2) - Complexity = 6
27542 : // Dst: (V_MAD_I16:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, i16:{ *:[i16] }:$src2, 0:{ *:[i1] })
27543 : /* 57900*/ 0, /*End of Scope*/
27544 : /* 57901*/ /*SwitchOpcode*/ 21, TARGET_VAL(AMDGPUISD::MUL_I24),// ->57925
27545 : /* 57904*/ OPC_RecordChild0, // #0 = $src0
27546 : /* 57905*/ OPC_RecordChild1, // #1 = $src1
27547 : /* 57906*/ OPC_MoveParent,
27548 : /* 57907*/ OPC_RecordChild1, // #2 = $src2
27549 : /* 57908*/ OPC_CheckType, MVT::i32,
27550 : /* 57910*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27551 : /* 57912*/ OPC_EmitInteger, MVT::i1, 0,
27552 : /* 57915*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAD_I32_I24), 0,
27553 : MVT::i32, 4/*#Ops*/, 0, 1, 2, 3,
27554 : // Src: (add:{ *:[i32] } (AMDGPUmul_i24:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1), i32:{ *:[i32] }:$src2) - Complexity = 6
27555 : // Dst: (V_MAD_I32_I24:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
27556 : /* 57925*/ /*SwitchOpcode*/ 21, TARGET_VAL(AMDGPUISD::MUL_U24),// ->57949
27557 : /* 57928*/ OPC_RecordChild0, // #0 = $src0
27558 : /* 57929*/ OPC_RecordChild1, // #1 = $src1
27559 : /* 57930*/ OPC_MoveParent,
27560 : /* 57931*/ OPC_RecordChild1, // #2 = $src2
27561 : /* 57932*/ OPC_CheckType, MVT::i32,
27562 : /* 57934*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27563 : /* 57936*/ OPC_EmitInteger, MVT::i1, 0,
27564 : /* 57939*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAD_U32_U24), 0,
27565 : MVT::i32, 4/*#Ops*/, 0, 1, 2, 3,
27566 : // Src: (add:{ *:[i32] } (AMDGPUmul_u24:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1), i32:{ *:[i32] }:$src2) - Complexity = 6
27567 : // Dst: (V_MAD_U32_U24:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
27568 : /* 57949*/ 0, // EndSwitchOpcode
27569 : /* 57950*/ /*Scope*/ 121|128,1/*249*/, /*->58201*/
27570 : /* 57952*/ OPC_RecordChild0, // #0 = $src2
27571 : /* 57953*/ OPC_Scope, 72, /*->58027*/ // 2 children in Scope
27572 : /* 57955*/ OPC_MoveChild1,
27573 : /* 57956*/ OPC_SwitchOpcode /*3 cases */, 20, TARGET_VAL(ISD::MUL),// ->57980
27574 : /* 57960*/ OPC_RecordChild0, // #1 = $src0
27575 : /* 57961*/ OPC_RecordChild1, // #2 = $src1
27576 : /* 57962*/ OPC_MoveParent,
27577 : /* 57963*/ OPC_CheckType, MVT::i16,
27578 : /* 57965*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
27579 : /* 57967*/ OPC_EmitInteger, MVT::i1, 0,
27580 : /* 57970*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAD_U16), 0,
27581 : MVT::i16, 4/*#Ops*/, 1, 2, 0, 3,
27582 : // Src: (add:{ *:[i16] } i16:{ *:[i16] }:$src2, (mul:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)) - Complexity = 6
27583 : // Dst: (V_MAD_U16:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, i16:{ *:[i16] }:$src2, 0:{ *:[i1] })
27584 : /* 57980*/ /*SwitchOpcode*/ 20, TARGET_VAL(AMDGPUISD::MUL_I24),// ->58003
27585 : /* 57983*/ OPC_RecordChild0, // #1 = $src0
27586 : /* 57984*/ OPC_RecordChild1, // #2 = $src1
27587 : /* 57985*/ OPC_MoveParent,
27588 : /* 57986*/ OPC_CheckType, MVT::i32,
27589 : /* 57988*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27590 : /* 57990*/ OPC_EmitInteger, MVT::i1, 0,
27591 : /* 57993*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAD_I32_I24), 0,
27592 : MVT::i32, 4/*#Ops*/, 1, 2, 0, 3,
27593 : // Src: (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_i24:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)) - Complexity = 6
27594 : // Dst: (V_MAD_I32_I24:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
27595 : /* 58003*/ /*SwitchOpcode*/ 20, TARGET_VAL(AMDGPUISD::MUL_U24),// ->58026
27596 : /* 58006*/ OPC_RecordChild0, // #1 = $src0
27597 : /* 58007*/ OPC_RecordChild1, // #2 = $src1
27598 : /* 58008*/ OPC_MoveParent,
27599 : /* 58009*/ OPC_CheckType, MVT::i32,
27600 : /* 58011*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27601 : /* 58013*/ OPC_EmitInteger, MVT::i1, 0,
27602 : /* 58016*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAD_U32_U24), 0,
27603 : MVT::i32, 4/*#Ops*/, 1, 2, 0, 3,
27604 : // Src: (add:{ *:[i32] } i32:{ *:[i32] }:$src2, (AMDGPUmul_u24:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)) - Complexity = 6
27605 : // Dst: (V_MAD_U32_U24:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2, 0:{ *:[i1] })
27606 : /* 58026*/ 0, // EndSwitchOpcode
27607 : /* 58027*/ /*Scope*/ 43|128,1/*171*/, /*->58200*/
27608 : /* 58029*/ OPC_RecordChild1, // #1 = $src1
27609 : /* 58030*/ OPC_SwitchType /*5 cases */, 56, MVT::i32,// ->58089
27610 : /* 58033*/ OPC_Scope, 13, /*->58048*/ // 2 children in Scope
27611 : /* 58035*/ OPC_CheckPredicate, 3, // Predicate_anonymous_1798
27612 : /* 58037*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27613 : /* 58039*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_ADD_I32), 0,
27614 : MVT::i32, MVT::i1, 2/*#Ops*/, 0, 1,
27615 : // Src: (add:{ *:[i32] } SSrc_b32:{ *:[i32] }:$src0, SSrc_b32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_1798>> - Complexity = 4
27616 : // Dst: (S_ADD_I32:{ *:[i32] }:{ *:[i1] } SSrc_b32:{ *:[i32] }:$src0, SSrc_b32:{ *:[i32] }:$src1)
27617 : /* 58048*/ /*Scope*/ 39, /*->58088*/
27618 : /* 58049*/ OPC_CheckPredicate, 1, // Predicate_anonymous_2700
27619 : /* 58051*/ OPC_Scope, 10, /*->58063*/ // 2 children in Scope
27620 : /* 58053*/ OPC_CheckPatternPredicate, 3, // (Subtarget->hasAddNoCarry()) && (true)
27621 : /* 58055*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_ADD_U32_e32), 0,
27622 : MVT::i32, 2/*#Ops*/, 0, 1,
27623 : // Src: (add:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_2700>> - Complexity = 4
27624 : // Dst: (V_ADD_U32_e32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1)
27625 : /* 58063*/ /*Scope*/ 23, /*->58087*/
27626 : /* 58064*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27627 : /* 58066*/ OPC_Scope, 8, /*->58076*/ // 2 children in Scope
27628 : /* 58068*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_ADD_I32_e32), 0,
27629 : MVT::i32, 2/*#Ops*/, 0, 1,
27630 : // Src: (add:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_2700>> - Complexity = 4
27631 : // Dst: (V_ADD_I32_e32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1)
27632 : /* 58076*/ /*Scope*/ 9, /*->58086*/
27633 : /* 58077*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::V_ADD_I32_e64), 0,
27634 : MVT::i32, MVT::i1, 2/*#Ops*/, 0, 1,
27635 : // Src: (add:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_2700>> - Complexity = 4
27636 : // Dst: (V_ADD_I32_e64:{ *:[i32] }:{ *:[i1] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1)
27637 : /* 58086*/ 0, /*End of Scope*/
27638 : /* 58087*/ 0, /*End of Scope*/
27639 : /* 58088*/ 0, /*End of Scope*/
27640 : /* 58089*/ /*SwitchType*/ 10, MVT::i16,// ->58101
27641 : /* 58091*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
27642 : /* 58093*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_ADD_U16_e64), 0,
27643 : MVT::i16, 2/*#Ops*/, 0, 1,
27644 : // Src: (add:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1) - Complexity = 3
27645 : // Dst: (V_ADD_U16_e64:{ *:[i16] } ?:{ *:[i16] }:$src0, ?:{ *:[i16] }:$src1)
27646 : /* 58101*/ /*SwitchType*/ 11, MVT::i1,// ->58114
27647 : /* 58103*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27648 : /* 58105*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_XOR_B64), 0,
27649 : MVT::i1, MVT::i1, 2/*#Ops*/, 0, 1,
27650 : // Src: (add:{ *:[i1] } i1:{ *:[i1] }:$src0, i1:{ *:[i1] }:$src1) - Complexity = 3
27651 : // Dst: (S_XOR_B64:{ *:[i1] }:{ *:[i1] } ?:{ *:[i1] }:$src0, ?:{ *:[i1] }:$src1)
27652 : /* 58114*/ /*SwitchType*/ 11, MVT::i64,// ->58127
27653 : /* 58116*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27654 : /* 58118*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_ADD_U64_PSEUDO), 0,
27655 : MVT::i64, MVT::i1, 2/*#Ops*/, 0, 1,
27656 : // Src: (add:{ *:[i64] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1) - Complexity = 3
27657 : // Dst: (S_ADD_U64_PSEUDO:{ *:[i64] }:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
27658 : /* 58127*/ /*SwitchType*/ 70, MVT::v2i16,// ->58199
27659 : /* 58129*/ OPC_Scope, 33, /*->58164*/ // 2 children in Scope
27660 : /* 58131*/ OPC_CheckComplexPat, /*CP*/0, /*#*/0, // SelectVOP3PMods0:$ #2 #3 #4
27661 : /* 58134*/ OPC_CheckComplexPat, /*CP*/1, /*#*/1, // SelectVOP3PMods:$ #5 #6
27662 : /* 58137*/ OPC_EmitInteger, MVT::i32, 0,
27663 : /* 58140*/ OPC_EmitInteger, MVT::i32, 0,
27664 : /* 58143*/ OPC_EmitInteger, MVT::i32, 0,
27665 : /* 58146*/ OPC_EmitInteger, MVT::i32, 0,
27666 : /* 58149*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_PK_ADD_U16), 0,
27667 : MVT::v2i16, 9/*#Ops*/, 3, 2, 6, 5, 4, 7, 8, 9, 10,
27668 : // Src: (add:{ *:[v2i16] } (VOP3PMods0:{ *:[v2i16] } v2i16:{ *:[v2i16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3PMods:{ *:[v2i16] } v2i16:{ *:[v2i16] }:$src1, i32:{ *:[i32] }:$src1_modifiers)) - Complexity = -976
27669 : // Dst: (V_PK_ADD_U16:{ *:[v2i16] } i32:{ *:[i32] }:$src0_modifiers, v2i16:{ *:[v2i16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, v2i16:{ *:[v2i16] }:$src1, i1:{ *:[i1] }:$clamp)
27670 : /* 58164*/ /*Scope*/ 33, /*->58198*/
27671 : /* 58165*/ OPC_CheckComplexPat, /*CP*/1, /*#*/0, // SelectVOP3PMods:$ #2 #3
27672 : /* 58168*/ OPC_CheckComplexPat, /*CP*/0, /*#*/1, // SelectVOP3PMods0:$ #4 #5 #6
27673 : /* 58171*/ OPC_EmitInteger, MVT::i32, 0,
27674 : /* 58174*/ OPC_EmitInteger, MVT::i32, 0,
27675 : /* 58177*/ OPC_EmitInteger, MVT::i32, 0,
27676 : /* 58180*/ OPC_EmitInteger, MVT::i32, 0,
27677 : /* 58183*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_PK_ADD_U16), 0,
27678 : MVT::v2i16, 9/*#Ops*/, 5, 4, 3, 2, 6, 7, 8, 9, 10,
27679 : // Src: (add:{ *:[v2i16] } (VOP3PMods:{ *:[v2i16] } v2i16:{ *:[v2i16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3PMods0:{ *:[v2i16] } v2i16:{ *:[v2i16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp)) - Complexity = -976
27680 : // Dst: (V_PK_ADD_U16:{ *:[v2i16] } i32:{ *:[i32] }:$src0_modifiers, v2i16:{ *:[v2i16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, v2i16:{ *:[v2i16] }:$src1, i1:{ *:[i1] }:$clamp)
27681 : /* 58198*/ 0, /*End of Scope*/
27682 : /* 58199*/ 0, // EndSwitchType
27683 : /* 58200*/ 0, /*End of Scope*/
27684 : /* 58201*/ 0, /*End of Scope*/
27685 : /* 58202*/ /*SwitchOpcode*/ 68|128,23/*3012*/, TARGET_VAL(ISD::LOAD),// ->61218
27686 : /* 58206*/ OPC_RecordMemRef,
27687 : /* 58207*/ OPC_RecordNode, // #0 = 'ld' chained node
27688 : /* 58208*/ OPC_Scope, 50|128,9/*1202*/, /*->59413*/ // 25 children in Scope
27689 : /* 58211*/ OPC_RecordChild1, // #1 = $SMRDImm:sbase:offset
27690 : /* 58212*/ OPC_CheckPredicate, 4, // Predicate_unindexedload
27691 : /* 58214*/ OPC_Scope, 65, /*->58281*/ // 34 children in Scope
27692 : /* 58216*/ OPC_CheckPredicate, 5, // Predicate_load
27693 : /* 58218*/ OPC_CheckPredicate, 6, // Predicate_smrd_load
27694 : /* 58220*/ OPC_CheckType, MVT::i32,
27695 : /* 58222*/ OPC_Scope, 18, /*->58242*/ // 3 children in Scope
27696 : /* 58224*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27697 : /* 58226*/ OPC_CheckComplexPat, /*CP*/2, /*#*/1, // SelectSMRDImm:$ #2 #3
27698 : /* 58229*/ OPC_EmitMergeInputChains1_0,
27699 : /* 58230*/ OPC_EmitInteger, MVT::i1, 0,
27700 : /* 58233*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_LOAD_DWORD_IMM), 0|OPFL_Chain|OPFL_MemRefs,
27701 : MVT::i32, 3/*#Ops*/, 2, 3, 4,
27702 : // Src: (ld:{ *:[i32] } (SMRDImm:{ *:[iPTR] } i64:{ *:[i64] }:$sbase, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_smrd_load>> - Complexity = 113
27703 : // Dst: (S_LOAD_DWORD_IMM:{ *:[i32] } ?:{ *:[i64] }:$sbase, ?:{ *:[i32] }:$offset, 0:{ *:[i1] })
27704 : /* 58242*/ /*Scope*/ 18, /*->58261*/
27705 : /* 58243*/ OPC_CheckPatternPredicate, 4, // (true) && (Subtarget->getGeneration() ==AMDGPUSubtarget::SEA_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27706 : /* 58245*/ OPC_CheckComplexPat, /*CP*/3, /*#*/1, // SelectSMRDImm32:$ #2 #3
27707 : /* 58248*/ OPC_EmitMergeInputChains1_0,
27708 : /* 58249*/ OPC_EmitInteger, MVT::i1, 0,
27709 : /* 58252*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_LOAD_DWORD_IMM_ci), 0|OPFL_Chain|OPFL_MemRefs,
27710 : MVT::i32, 3/*#Ops*/, 2, 3, 4,
27711 : // Src: (ld:{ *:[i32] } (SMRDImm32:{ *:[iPTR] } i64:{ *:[i64] }:$sbase, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_smrd_load>> - Complexity = 113
27712 : // Dst: (S_LOAD_DWORD_IMM_ci:{ *:[i32] } ?:{ *:[i64] }:$sbase, ?:{ *:[i32] }:$offset, 0:{ *:[i1] })
27713 : /* 58261*/ /*Scope*/ 18, /*->58280*/
27714 : /* 58262*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27715 : /* 58264*/ OPC_CheckComplexPat, /*CP*/4, /*#*/1, // SelectSMRDSgpr:$ #2 #3
27716 : /* 58267*/ OPC_EmitMergeInputChains1_0,
27717 : /* 58268*/ OPC_EmitInteger, MVT::i1, 0,
27718 : /* 58271*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_LOAD_DWORD_SGPR), 0|OPFL_Chain|OPFL_MemRefs,
27719 : MVT::i32, 3/*#Ops*/, 2, 3, 4,
27720 : // Src: (ld:{ *:[i32] } (SMRDSgpr:{ *:[iPTR] } i64:{ *:[i64] }:$sbase, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_smrd_load>> - Complexity = 113
27721 : // Dst: (S_LOAD_DWORD_SGPR:{ *:[i32] } ?:{ *:[i64] }:$sbase, ?:{ *:[i32] }:$offset, 0:{ *:[i1] })
27722 : /* 58280*/ 0, /*End of Scope*/
27723 : /* 58281*/ /*Scope*/ 27, /*->58309*/
27724 : /* 58282*/ OPC_CheckPredicate, 7, // Predicate_az_extload
27725 : /* 58284*/ OPC_CheckPredicate, 8, // Predicate_az_extloadi8
27726 : /* 58286*/ OPC_CheckPredicate, 9, // Predicate_mubuf_az_extloadi8
27727 : /* 58288*/ OPC_CheckType, MVT::i32,
27728 : /* 58290*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27729 : /* 58292*/ OPC_CheckComplexPat, /*CP*/5, /*#*/1, // SelectMUBUFAddr64:$ #2 #3 #4 #5 #6 #7 #8
27730 : /* 58295*/ OPC_EmitMergeInputChains1_0,
27731 : /* 58296*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_UBYTE_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
27732 : MVT::i32, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8,
27733 : // Src: (ld:{ *:[i32] } (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_mubuf_az_extloadi8>> - Complexity = 28
27734 : // Dst: (BUFFER_LOAD_UBYTE_ADDR64:{ *:[i32] } i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
27735 : /* 58309*/ /*Scope*/ 27, /*->58337*/
27736 : /* 58310*/ OPC_CheckPredicate, 10, // Predicate_sextload
27737 : /* 58312*/ OPC_CheckPredicate, 11, // Predicate_sextloadi8
27738 : /* 58314*/ OPC_CheckPredicate, 9, // Predicate_mubuf_sextloadi8
27739 : /* 58316*/ OPC_CheckType, MVT::i32,
27740 : /* 58318*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27741 : /* 58320*/ OPC_CheckComplexPat, /*CP*/5, /*#*/1, // SelectMUBUFAddr64:$ #2 #3 #4 #5 #6 #7 #8
27742 : /* 58323*/ OPC_EmitMergeInputChains1_0,
27743 : /* 58324*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SBYTE_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
27744 : MVT::i32, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8,
27745 : // Src: (ld:{ *:[i32] } (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_mubuf_sextloadi8>> - Complexity = 28
27746 : // Dst: (BUFFER_LOAD_SBYTE_ADDR64:{ *:[i32] } i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
27747 : /* 58337*/ /*Scope*/ 27, /*->58365*/
27748 : /* 58338*/ OPC_CheckPredicate, 7, // Predicate_az_extload
27749 : /* 58340*/ OPC_CheckPredicate, 12, // Predicate_az_extloadi16
27750 : /* 58342*/ OPC_CheckPredicate, 9, // Predicate_mubuf_az_extloadi16
27751 : /* 58344*/ OPC_CheckType, MVT::i32,
27752 : /* 58346*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27753 : /* 58348*/ OPC_CheckComplexPat, /*CP*/5, /*#*/1, // SelectMUBUFAddr64:$ #2 #3 #4 #5 #6 #7 #8
27754 : /* 58351*/ OPC_EmitMergeInputChains1_0,
27755 : /* 58352*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_USHORT_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
27756 : MVT::i32, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8,
27757 : // Src: (ld:{ *:[i32] } (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi16>><<P:Predicate_mubuf_az_extloadi16>> - Complexity = 28
27758 : // Dst: (BUFFER_LOAD_USHORT_ADDR64:{ *:[i32] } i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
27759 : /* 58365*/ /*Scope*/ 27, /*->58393*/
27760 : /* 58366*/ OPC_CheckPredicate, 10, // Predicate_sextload
27761 : /* 58368*/ OPC_CheckPredicate, 13, // Predicate_sextloadi16
27762 : /* 58370*/ OPC_CheckPredicate, 9, // Predicate_mubuf_sextloadi16
27763 : /* 58372*/ OPC_CheckType, MVT::i32,
27764 : /* 58374*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27765 : /* 58376*/ OPC_CheckComplexPat, /*CP*/5, /*#*/1, // SelectMUBUFAddr64:$ #2 #3 #4 #5 #6 #7 #8
27766 : /* 58379*/ OPC_EmitMergeInputChains1_0,
27767 : /* 58380*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SSHORT_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
27768 : MVT::i32, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8,
27769 : // Src: (ld:{ *:[i32] } (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi16>><<P:Predicate_mubuf_sextloadi16>> - Complexity = 28
27770 : // Dst: (BUFFER_LOAD_SSHORT_ADDR64:{ *:[i32] } i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
27771 : /* 58393*/ /*Scope*/ 48, /*->58442*/
27772 : /* 58394*/ OPC_CheckPredicate, 5, // Predicate_load
27773 : /* 58396*/ OPC_CheckPredicate, 9, // Predicate_mubuf_load
27774 : /* 58398*/ OPC_SwitchType /*2 cases */, 19, MVT::i32,// ->58420
27775 : /* 58401*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27776 : /* 58403*/ OPC_CheckComplexPat, /*CP*/5, /*#*/1, // SelectMUBUFAddr64:$ #2 #3 #4 #5 #6 #7 #8
27777 : /* 58406*/ OPC_EmitMergeInputChains1_0,
27778 : /* 58407*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORD_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
27779 : MVT::i32, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8,
27780 : // Src: (ld:{ *:[i32] } (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_mubuf_load>> - Complexity = 28
27781 : // Dst: (BUFFER_LOAD_DWORD_ADDR64:{ *:[i32] } i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
27782 : /* 58420*/ /*SwitchType*/ 19, MVT::Untyped,// ->58441
27783 : /* 58422*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27784 : /* 58424*/ OPC_CheckComplexPat, /*CP*/5, /*#*/1, // SelectMUBUFAddr64:$ #2 #3 #4 #5 #6 #7 #8
27785 : /* 58427*/ OPC_EmitMergeInputChains1_0,
27786 : /* 58428*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX3_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
27787 : MVT::Untyped, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8,
27788 : // Src: (ld:{ *:[Untyped] } (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_mubuf_load>> - Complexity = 28
27789 : // Dst: (BUFFER_LOAD_DWORDX3_ADDR64:{ *:[Untyped] } i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
27790 : /* 58441*/ 0, // EndSwitchType
27791 : /* 58442*/ /*Scope*/ 27, /*->58470*/
27792 : /* 58443*/ OPC_CheckPredicate, 10, // Predicate_sextload
27793 : /* 58445*/ OPC_CheckPredicate, 11, // Predicate_sextloadi8
27794 : /* 58447*/ OPC_CheckPredicate, 14, // Predicate_sextloadi8_constant
27795 : /* 58449*/ OPC_CheckType, MVT::i32,
27796 : /* 58451*/ OPC_CheckPatternPredicate, 5, // (true) && (Subtarget->getGeneration() == AMDGPUSubtarget::SOUTHERN_ISLANDS ||Subtarget->getGeneration() == AMDGPUSubtarget::SEA_ISLANDS)
27797 : /* 58453*/ OPC_CheckComplexPat, /*CP*/5, /*#*/1, // SelectMUBUFAddr64:$ #2 #3 #4 #5 #6 #7 #8
27798 : /* 58456*/ OPC_EmitMergeInputChains1_0,
27799 : /* 58457*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SBYTE_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
27800 : MVT::i32, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8,
27801 : // Src: (ld:{ *:[i32] } (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_constant>> - Complexity = 28
27802 : // Dst: (BUFFER_LOAD_SBYTE_ADDR64:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$glc, ?:{ *:[i1] }:$slc, ?:{ *:[i1] }:$tfe)
27803 : /* 58470*/ /*Scope*/ 27, /*->58498*/
27804 : /* 58471*/ OPC_CheckPredicate, 7, // Predicate_az_extload
27805 : /* 58473*/ OPC_CheckPredicate, 8, // Predicate_az_extloadi8
27806 : /* 58475*/ OPC_CheckPredicate, 14, // Predicate_az_extloadi8_constant
27807 : /* 58477*/ OPC_CheckType, MVT::i32,
27808 : /* 58479*/ OPC_CheckPatternPredicate, 5, // (true) && (Subtarget->getGeneration() == AMDGPUSubtarget::SOUTHERN_ISLANDS ||Subtarget->getGeneration() == AMDGPUSubtarget::SEA_ISLANDS)
27809 : /* 58481*/ OPC_CheckComplexPat, /*CP*/5, /*#*/1, // SelectMUBUFAddr64:$ #2 #3 #4 #5 #6 #7 #8
27810 : /* 58484*/ OPC_EmitMergeInputChains1_0,
27811 : /* 58485*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_UBYTE_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
27812 : MVT::i32, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8,
27813 : // Src: (ld:{ *:[i32] } (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_constant>> - Complexity = 28
27814 : // Dst: (BUFFER_LOAD_UBYTE_ADDR64:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$glc, ?:{ *:[i1] }:$slc, ?:{ *:[i1] }:$tfe)
27815 : /* 58498*/ /*Scope*/ 27, /*->58526*/
27816 : /* 58499*/ OPC_CheckPredicate, 10, // Predicate_sextload
27817 : /* 58501*/ OPC_CheckPredicate, 13, // Predicate_sextloadi16
27818 : /* 58503*/ OPC_CheckPredicate, 14, // Predicate_sextloadi16_constant
27819 : /* 58505*/ OPC_CheckType, MVT::i32,
27820 : /* 58507*/ OPC_CheckPatternPredicate, 5, // (true) && (Subtarget->getGeneration() == AMDGPUSubtarget::SOUTHERN_ISLANDS ||Subtarget->getGeneration() == AMDGPUSubtarget::SEA_ISLANDS)
27821 : /* 58509*/ OPC_CheckComplexPat, /*CP*/5, /*#*/1, // SelectMUBUFAddr64:$ #2 #3 #4 #5 #6 #7 #8
27822 : /* 58512*/ OPC_EmitMergeInputChains1_0,
27823 : /* 58513*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SSHORT_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
27824 : MVT::i32, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8,
27825 : // Src: (ld:{ *:[i32] } (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi16>><<P:Predicate_sextloadi16_constant>> - Complexity = 28
27826 : // Dst: (BUFFER_LOAD_SSHORT_ADDR64:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$glc, ?:{ *:[i1] }:$slc, ?:{ *:[i1] }:$tfe)
27827 : /* 58526*/ /*Scope*/ 27, /*->58554*/
27828 : /* 58527*/ OPC_CheckPredicate, 7, // Predicate_az_extload
27829 : /* 58529*/ OPC_CheckPredicate, 12, // Predicate_az_extloadi16
27830 : /* 58531*/ OPC_CheckPredicate, 14, // Predicate_az_extloadi16_constant
27831 : /* 58533*/ OPC_CheckType, MVT::i32,
27832 : /* 58535*/ OPC_CheckPatternPredicate, 5, // (true) && (Subtarget->getGeneration() == AMDGPUSubtarget::SOUTHERN_ISLANDS ||Subtarget->getGeneration() == AMDGPUSubtarget::SEA_ISLANDS)
27833 : /* 58537*/ OPC_CheckComplexPat, /*CP*/5, /*#*/1, // SelectMUBUFAddr64:$ #2 #3 #4 #5 #6 #7 #8
27834 : /* 58540*/ OPC_EmitMergeInputChains1_0,
27835 : /* 58541*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_USHORT_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
27836 : MVT::i32, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8,
27837 : // Src: (ld:{ *:[i32] } (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi16>><<P:Predicate_az_extloadi16_constant>> - Complexity = 28
27838 : // Dst: (BUFFER_LOAD_USHORT_ADDR64:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$glc, ?:{ *:[i1] }:$slc, ?:{ *:[i1] }:$tfe)
27839 : /* 58554*/ /*Scope*/ 35, /*->58590*/
27840 : /* 58555*/ OPC_CheckPredicate, 10, // Predicate_sextload
27841 : /* 58557*/ OPC_CheckPredicate, 11, // Predicate_sextloadi8
27842 : /* 58559*/ OPC_CheckPredicate, 15, // Predicate_sextloadi8_private
27843 : /* 58561*/ OPC_CheckType, MVT::i32,
27844 : /* 58563*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27845 : /* 58565*/ OPC_CheckComplexPat, /*CP*/6, /*#*/1, // SelectMUBUFScratchOffset:$ #2 #3 #4
27846 : /* 58568*/ OPC_EmitMergeInputChains1_0,
27847 : /* 58569*/ OPC_EmitInteger, MVT::i1, 0,
27848 : /* 58572*/ OPC_EmitInteger, MVT::i1, 0,
27849 : /* 58575*/ OPC_EmitInteger, MVT::i1, 0,
27850 : /* 58578*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SBYTE_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
27851 : MVT::i32, 6/*#Ops*/, 2, 3, 4, 5, 6, 7,
27852 : // Src: (ld:{ *:[i32] } (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_private>> - Complexity = 27
27853 : // Dst: (BUFFER_LOAD_SBYTE_OFFSET:{ *:[i32] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
27854 : /* 58590*/ /*Scope*/ 35, /*->58626*/
27855 : /* 58591*/ OPC_CheckPredicate, 7, // Predicate_az_extload
27856 : /* 58593*/ OPC_CheckPredicate, 8, // Predicate_az_extloadi8
27857 : /* 58595*/ OPC_CheckPredicate, 15, // Predicate_az_extloadi8_private
27858 : /* 58597*/ OPC_CheckType, MVT::i32,
27859 : /* 58599*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27860 : /* 58601*/ OPC_CheckComplexPat, /*CP*/6, /*#*/1, // SelectMUBUFScratchOffset:$ #2 #3 #4
27861 : /* 58604*/ OPC_EmitMergeInputChains1_0,
27862 : /* 58605*/ OPC_EmitInteger, MVT::i1, 0,
27863 : /* 58608*/ OPC_EmitInteger, MVT::i1, 0,
27864 : /* 58611*/ OPC_EmitInteger, MVT::i1, 0,
27865 : /* 58614*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_UBYTE_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
27866 : MVT::i32, 6/*#Ops*/, 2, 3, 4, 5, 6, 7,
27867 : // Src: (ld:{ *:[i32] } (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_private>> - Complexity = 27
27868 : // Dst: (BUFFER_LOAD_UBYTE_OFFSET:{ *:[i32] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
27869 : /* 58626*/ /*Scope*/ 35, /*->58662*/
27870 : /* 58627*/ OPC_CheckPredicate, 10, // Predicate_sextload
27871 : /* 58629*/ OPC_CheckPredicate, 11, // Predicate_sextloadi8
27872 : /* 58631*/ OPC_CheckPredicate, 15, // Predicate_sextloadi8_private
27873 : /* 58633*/ OPC_CheckType, MVT::i16,
27874 : /* 58635*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27875 : /* 58637*/ OPC_CheckComplexPat, /*CP*/6, /*#*/1, // SelectMUBUFScratchOffset:$ #2 #3 #4
27876 : /* 58640*/ OPC_EmitMergeInputChains1_0,
27877 : /* 58641*/ OPC_EmitInteger, MVT::i1, 0,
27878 : /* 58644*/ OPC_EmitInteger, MVT::i1, 0,
27879 : /* 58647*/ OPC_EmitInteger, MVT::i1, 0,
27880 : /* 58650*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SBYTE_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
27881 : MVT::i16, 6/*#Ops*/, 2, 3, 4, 5, 6, 7,
27882 : // Src: (ld:{ *:[i16] } (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_private>> - Complexity = 27
27883 : // Dst: (BUFFER_LOAD_SBYTE_OFFSET:{ *:[i16] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
27884 : /* 58662*/ /*Scope*/ 35, /*->58698*/
27885 : /* 58663*/ OPC_CheckPredicate, 7, // Predicate_az_extload
27886 : /* 58665*/ OPC_CheckPredicate, 8, // Predicate_az_extloadi8
27887 : /* 58667*/ OPC_CheckPredicate, 15, // Predicate_az_extloadi8_private
27888 : /* 58669*/ OPC_CheckType, MVT::i16,
27889 : /* 58671*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27890 : /* 58673*/ OPC_CheckComplexPat, /*CP*/6, /*#*/1, // SelectMUBUFScratchOffset:$ #2 #3 #4
27891 : /* 58676*/ OPC_EmitMergeInputChains1_0,
27892 : /* 58677*/ OPC_EmitInteger, MVT::i1, 0,
27893 : /* 58680*/ OPC_EmitInteger, MVT::i1, 0,
27894 : /* 58683*/ OPC_EmitInteger, MVT::i1, 0,
27895 : /* 58686*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_UBYTE_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
27896 : MVT::i16, 6/*#Ops*/, 2, 3, 4, 5, 6, 7,
27897 : // Src: (ld:{ *:[i16] } (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_private>> - Complexity = 27
27898 : // Dst: (BUFFER_LOAD_UBYTE_OFFSET:{ *:[i16] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
27899 : /* 58698*/ /*Scope*/ 35, /*->58734*/
27900 : /* 58699*/ OPC_CheckPredicate, 10, // Predicate_sextload
27901 : /* 58701*/ OPC_CheckPredicate, 13, // Predicate_sextloadi16
27902 : /* 58703*/ OPC_CheckPredicate, 15, // Predicate_sextloadi16_private
27903 : /* 58705*/ OPC_CheckType, MVT::i32,
27904 : /* 58707*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27905 : /* 58709*/ OPC_CheckComplexPat, /*CP*/6, /*#*/1, // SelectMUBUFScratchOffset:$ #2 #3 #4
27906 : /* 58712*/ OPC_EmitMergeInputChains1_0,
27907 : /* 58713*/ OPC_EmitInteger, MVT::i1, 0,
27908 : /* 58716*/ OPC_EmitInteger, MVT::i1, 0,
27909 : /* 58719*/ OPC_EmitInteger, MVT::i1, 0,
27910 : /* 58722*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SSHORT_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
27911 : MVT::i32, 6/*#Ops*/, 2, 3, 4, 5, 6, 7,
27912 : // Src: (ld:{ *:[i32] } (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi16>><<P:Predicate_sextloadi16_private>> - Complexity = 27
27913 : // Dst: (BUFFER_LOAD_SSHORT_OFFSET:{ *:[i32] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
27914 : /* 58734*/ /*Scope*/ 35, /*->58770*/
27915 : /* 58735*/ OPC_CheckPredicate, 7, // Predicate_az_extload
27916 : /* 58737*/ OPC_CheckPredicate, 12, // Predicate_az_extloadi16
27917 : /* 58739*/ OPC_CheckPredicate, 15, // Predicate_az_extloadi16_private
27918 : /* 58741*/ OPC_CheckType, MVT::i32,
27919 : /* 58743*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27920 : /* 58745*/ OPC_CheckComplexPat, /*CP*/6, /*#*/1, // SelectMUBUFScratchOffset:$ #2 #3 #4
27921 : /* 58748*/ OPC_EmitMergeInputChains1_0,
27922 : /* 58749*/ OPC_EmitInteger, MVT::i1, 0,
27923 : /* 58752*/ OPC_EmitInteger, MVT::i1, 0,
27924 : /* 58755*/ OPC_EmitInteger, MVT::i1, 0,
27925 : /* 58758*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_USHORT_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
27926 : MVT::i32, 6/*#Ops*/, 2, 3, 4, 5, 6, 7,
27927 : // Src: (ld:{ *:[i32] } (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi16>><<P:Predicate_az_extloadi16_private>> - Complexity = 27
27928 : // Dst: (BUFFER_LOAD_USHORT_OFFSET:{ *:[i32] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
27929 : /* 58770*/ /*Scope*/ 64, /*->58835*/
27930 : /* 58771*/ OPC_CheckPredicate, 5, // Predicate_load
27931 : /* 58773*/ OPC_CheckPredicate, 15, // Predicate_load_private
27932 : /* 58775*/ OPC_SwitchType /*2 cases */, 27, MVT::i16,// ->58805
27933 : /* 58778*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27934 : /* 58780*/ OPC_CheckComplexPat, /*CP*/6, /*#*/1, // SelectMUBUFScratchOffset:$ #2 #3 #4
27935 : /* 58783*/ OPC_EmitMergeInputChains1_0,
27936 : /* 58784*/ OPC_EmitInteger, MVT::i1, 0,
27937 : /* 58787*/ OPC_EmitInteger, MVT::i1, 0,
27938 : /* 58790*/ OPC_EmitInteger, MVT::i1, 0,
27939 : /* 58793*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_USHORT_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
27940 : MVT::i16, 6/*#Ops*/, 2, 3, 4, 5, 6, 7,
27941 : // Src: (ld:{ *:[i16] } (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_private>> - Complexity = 27
27942 : // Dst: (BUFFER_LOAD_USHORT_OFFSET:{ *:[i16] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
27943 : /* 58805*/ /*SwitchType*/ 27, MVT::i32,// ->58834
27944 : /* 58807*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27945 : /* 58809*/ OPC_CheckComplexPat, /*CP*/6, /*#*/1, // SelectMUBUFScratchOffset:$ #2 #3 #4
27946 : /* 58812*/ OPC_EmitMergeInputChains1_0,
27947 : /* 58813*/ OPC_EmitInteger, MVT::i1, 0,
27948 : /* 58816*/ OPC_EmitInteger, MVT::i1, 0,
27949 : /* 58819*/ OPC_EmitInteger, MVT::i1, 0,
27950 : /* 58822*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORD_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
27951 : MVT::i32, 6/*#Ops*/, 2, 3, 4, 5, 6, 7,
27952 : // Src: (ld:{ *:[i32] } (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_private>> - Complexity = 27
27953 : // Dst: (BUFFER_LOAD_DWORD_OFFSET:{ *:[i32] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
27954 : /* 58834*/ 0, // EndSwitchType
27955 : /* 58835*/ /*Scope*/ 26, /*->58862*/
27956 : /* 58836*/ OPC_CheckPredicate, 7, // Predicate_az_extload
27957 : /* 58838*/ OPC_CheckPredicate, 8, // Predicate_az_extloadi8
27958 : /* 58840*/ OPC_CheckPredicate, 9, // Predicate_mubuf_az_extloadi8
27959 : /* 58842*/ OPC_CheckType, MVT::i32,
27960 : /* 58844*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27961 : /* 58846*/ OPC_CheckComplexPat, /*CP*/7, /*#*/1, // SelectMUBUFOffset:$ #2 #3 #4 #5 #6 #7
27962 : /* 58849*/ OPC_EmitMergeInputChains1_0,
27963 : /* 58850*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_UBYTE_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
27964 : MVT::i32, 6/*#Ops*/, 2, 3, 4, 5, 6, 7,
27965 : // Src: (ld:{ *:[i32] } (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_mubuf_az_extloadi8>> - Complexity = 25
27966 : // Dst: (BUFFER_LOAD_UBYTE_OFFSET:{ *:[i32] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
27967 : /* 58862*/ /*Scope*/ 26, /*->58889*/
27968 : /* 58863*/ OPC_CheckPredicate, 10, // Predicate_sextload
27969 : /* 58865*/ OPC_CheckPredicate, 11, // Predicate_sextloadi8
27970 : /* 58867*/ OPC_CheckPredicate, 9, // Predicate_mubuf_sextloadi8
27971 : /* 58869*/ OPC_CheckType, MVT::i32,
27972 : /* 58871*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27973 : /* 58873*/ OPC_CheckComplexPat, /*CP*/7, /*#*/1, // SelectMUBUFOffset:$ #2 #3 #4 #5 #6 #7
27974 : /* 58876*/ OPC_EmitMergeInputChains1_0,
27975 : /* 58877*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SBYTE_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
27976 : MVT::i32, 6/*#Ops*/, 2, 3, 4, 5, 6, 7,
27977 : // Src: (ld:{ *:[i32] } (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_mubuf_sextloadi8>> - Complexity = 25
27978 : // Dst: (BUFFER_LOAD_SBYTE_OFFSET:{ *:[i32] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
27979 : /* 58889*/ /*Scope*/ 26, /*->58916*/
27980 : /* 58890*/ OPC_CheckPredicate, 7, // Predicate_az_extload
27981 : /* 58892*/ OPC_CheckPredicate, 12, // Predicate_az_extloadi16
27982 : /* 58894*/ OPC_CheckPredicate, 9, // Predicate_mubuf_az_extloadi16
27983 : /* 58896*/ OPC_CheckType, MVT::i32,
27984 : /* 58898*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27985 : /* 58900*/ OPC_CheckComplexPat, /*CP*/7, /*#*/1, // SelectMUBUFOffset:$ #2 #3 #4 #5 #6 #7
27986 : /* 58903*/ OPC_EmitMergeInputChains1_0,
27987 : /* 58904*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_USHORT_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
27988 : MVT::i32, 6/*#Ops*/, 2, 3, 4, 5, 6, 7,
27989 : // Src: (ld:{ *:[i32] } (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi16>><<P:Predicate_mubuf_az_extloadi16>> - Complexity = 25
27990 : // Dst: (BUFFER_LOAD_USHORT_OFFSET:{ *:[i32] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
27991 : /* 58916*/ /*Scope*/ 26, /*->58943*/
27992 : /* 58917*/ OPC_CheckPredicate, 10, // Predicate_sextload
27993 : /* 58919*/ OPC_CheckPredicate, 13, // Predicate_sextloadi16
27994 : /* 58921*/ OPC_CheckPredicate, 9, // Predicate_mubuf_sextloadi16
27995 : /* 58923*/ OPC_CheckType, MVT::i32,
27996 : /* 58925*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
27997 : /* 58927*/ OPC_CheckComplexPat, /*CP*/7, /*#*/1, // SelectMUBUFOffset:$ #2 #3 #4 #5 #6 #7
27998 : /* 58930*/ OPC_EmitMergeInputChains1_0,
27999 : /* 58931*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SSHORT_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
28000 : MVT::i32, 6/*#Ops*/, 2, 3, 4, 5, 6, 7,
28001 : // Src: (ld:{ *:[i32] } (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi16>><<P:Predicate_mubuf_sextloadi16>> - Complexity = 25
28002 : // Dst: (BUFFER_LOAD_SSHORT_OFFSET:{ *:[i32] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
28003 : /* 58943*/ /*Scope*/ 46, /*->58990*/
28004 : /* 58944*/ OPC_CheckPredicate, 5, // Predicate_load
28005 : /* 58946*/ OPC_CheckPredicate, 9, // Predicate_mubuf_load
28006 : /* 58948*/ OPC_SwitchType /*2 cases */, 18, MVT::i32,// ->58969
28007 : /* 58951*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28008 : /* 58953*/ OPC_CheckComplexPat, /*CP*/7, /*#*/1, // SelectMUBUFOffset:$ #2 #3 #4 #5 #6 #7
28009 : /* 58956*/ OPC_EmitMergeInputChains1_0,
28010 : /* 58957*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORD_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
28011 : MVT::i32, 6/*#Ops*/, 2, 3, 4, 5, 6, 7,
28012 : // Src: (ld:{ *:[i32] } (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_mubuf_load>> - Complexity = 25
28013 : // Dst: (BUFFER_LOAD_DWORD_OFFSET:{ *:[i32] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
28014 : /* 58969*/ /*SwitchType*/ 18, MVT::Untyped,// ->58989
28015 : /* 58971*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28016 : /* 58973*/ OPC_CheckComplexPat, /*CP*/7, /*#*/1, // SelectMUBUFOffset:$ #2 #3 #4 #5 #6 #7
28017 : /* 58976*/ OPC_EmitMergeInputChains1_0,
28018 : /* 58977*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX3_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
28019 : MVT::Untyped, 6/*#Ops*/, 2, 3, 4, 5, 6, 7,
28020 : // Src: (ld:{ *:[Untyped] } (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_mubuf_load>> - Complexity = 25
28021 : // Dst: (BUFFER_LOAD_DWORDX3_OFFSET:{ *:[Untyped] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
28022 : /* 58989*/ 0, // EndSwitchType
28023 : /* 58990*/ /*Scope*/ 26, /*->59017*/
28024 : /* 58991*/ OPC_CheckPredicate, 10, // Predicate_sextload
28025 : /* 58993*/ OPC_CheckPredicate, 11, // Predicate_sextloadi8
28026 : /* 58995*/ OPC_CheckPredicate, 14, // Predicate_sextloadi8_constant
28027 : /* 58997*/ OPC_CheckType, MVT::i16,
28028 : /* 58999*/ OPC_CheckPatternPredicate, 6, // (Subtarget->has16BitInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28029 : /* 59001*/ OPC_CheckComplexPat, /*CP*/7, /*#*/1, // SelectMUBUFOffset:$ #2 #3 #4 #5 #6 #7
28030 : /* 59004*/ OPC_EmitMergeInputChains1_0,
28031 : /* 59005*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SBYTE_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
28032 : MVT::i16, 6/*#Ops*/, 2, 3, 4, 5, 6, 7,
28033 : // Src: (ld:{ *:[i16] } (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_constant>> - Complexity = 25
28034 : // Dst: (BUFFER_LOAD_SBYTE_OFFSET:{ *:[i16] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$glc, ?:{ *:[i1] }:$slc, ?:{ *:[i1] }:$tfe)
28035 : /* 59017*/ /*Scope*/ 26, /*->59044*/
28036 : /* 59018*/ OPC_CheckPredicate, 7, // Predicate_az_extload
28037 : /* 59020*/ OPC_CheckPredicate, 8, // Predicate_az_extloadi8
28038 : /* 59022*/ OPC_CheckPredicate, 14, // Predicate_az_extloadi8_constant
28039 : /* 59024*/ OPC_CheckType, MVT::i16,
28040 : /* 59026*/ OPC_CheckPatternPredicate, 6, // (Subtarget->has16BitInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28041 : /* 59028*/ OPC_CheckComplexPat, /*CP*/7, /*#*/1, // SelectMUBUFOffset:$ #2 #3 #4 #5 #6 #7
28042 : /* 59031*/ OPC_EmitMergeInputChains1_0,
28043 : /* 59032*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_UBYTE_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
28044 : MVT::i16, 6/*#Ops*/, 2, 3, 4, 5, 6, 7,
28045 : // Src: (ld:{ *:[i16] } (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_constant>> - Complexity = 25
28046 : // Dst: (BUFFER_LOAD_UBYTE_OFFSET:{ *:[i16] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$glc, ?:{ *:[i1] }:$slc, ?:{ *:[i1] }:$tfe)
28047 : /* 59044*/ /*Scope*/ 26, /*->59071*/
28048 : /* 59045*/ OPC_CheckPredicate, 10, // Predicate_sextload
28049 : /* 59047*/ OPC_CheckPredicate, 11, // Predicate_sextloadi8
28050 : /* 59049*/ OPC_CheckPredicate, 9, // Predicate_mubuf_sextloadi8
28051 : /* 59051*/ OPC_CheckType, MVT::i16,
28052 : /* 59053*/ OPC_CheckPatternPredicate, 6, // (Subtarget->has16BitInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28053 : /* 59055*/ OPC_CheckComplexPat, /*CP*/7, /*#*/1, // SelectMUBUFOffset:$ #2 #3 #4 #5 #6 #7
28054 : /* 59058*/ OPC_EmitMergeInputChains1_0,
28055 : /* 59059*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SBYTE_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
28056 : MVT::i16, 6/*#Ops*/, 2, 3, 4, 5, 6, 7,
28057 : // Src: (ld:{ *:[i16] } (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_mubuf_sextloadi8>> - Complexity = 25
28058 : // Dst: (BUFFER_LOAD_SBYTE_OFFSET:{ *:[i16] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$glc, ?:{ *:[i1] }:$slc, ?:{ *:[i1] }:$tfe)
28059 : /* 59071*/ /*Scope*/ 26, /*->59098*/
28060 : /* 59072*/ OPC_CheckPredicate, 7, // Predicate_az_extload
28061 : /* 59074*/ OPC_CheckPredicate, 8, // Predicate_az_extloadi8
28062 : /* 59076*/ OPC_CheckPredicate, 9, // Predicate_mubuf_az_extloadi8
28063 : /* 59078*/ OPC_CheckType, MVT::i16,
28064 : /* 59080*/ OPC_CheckPatternPredicate, 6, // (Subtarget->has16BitInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28065 : /* 59082*/ OPC_CheckComplexPat, /*CP*/7, /*#*/1, // SelectMUBUFOffset:$ #2 #3 #4 #5 #6 #7
28066 : /* 59085*/ OPC_EmitMergeInputChains1_0,
28067 : /* 59086*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_UBYTE_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
28068 : MVT::i16, 6/*#Ops*/, 2, 3, 4, 5, 6, 7,
28069 : // Src: (ld:{ *:[i16] } (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_mubuf_az_extloadi8>> - Complexity = 25
28070 : // Dst: (BUFFER_LOAD_UBYTE_OFFSET:{ *:[i16] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$glc, ?:{ *:[i1] }:$slc, ?:{ *:[i1] }:$tfe)
28071 : /* 59098*/ /*Scope*/ 24, /*->59123*/
28072 : /* 59099*/ OPC_CheckPredicate, 5, // Predicate_load
28073 : /* 59101*/ OPC_CheckPredicate, 9, // Predicate_mubuf_load
28074 : /* 59103*/ OPC_CheckType, MVT::i16,
28075 : /* 59105*/ OPC_CheckPatternPredicate, 6, // (Subtarget->has16BitInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28076 : /* 59107*/ OPC_CheckComplexPat, /*CP*/7, /*#*/1, // SelectMUBUFOffset:$ #2 #3 #4 #5 #6 #7
28077 : /* 59110*/ OPC_EmitMergeInputChains1_0,
28078 : /* 59111*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_USHORT_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
28079 : MVT::i16, 6/*#Ops*/, 2, 3, 4, 5, 6, 7,
28080 : // Src: (ld:{ *:[i16] } (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_mubuf_load>> - Complexity = 25
28081 : // Dst: (BUFFER_LOAD_USHORT_OFFSET:{ *:[i16] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$glc, ?:{ *:[i1] }:$slc, ?:{ *:[i1] }:$tfe)
28082 : /* 59123*/ /*Scope*/ 36, /*->59160*/
28083 : /* 59124*/ OPC_CheckPredicate, 10, // Predicate_sextload
28084 : /* 59126*/ OPC_CheckPredicate, 11, // Predicate_sextloadi8
28085 : /* 59128*/ OPC_CheckPredicate, 15, // Predicate_sextloadi8_private
28086 : /* 59130*/ OPC_CheckType, MVT::i32,
28087 : /* 59132*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28088 : /* 59134*/ OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectMUBUFScratchOffen:$ #2 #3 #4 #5
28089 : /* 59137*/ OPC_EmitMergeInputChains1_0,
28090 : /* 59138*/ OPC_EmitInteger, MVT::i1, 0,
28091 : /* 59141*/ OPC_EmitInteger, MVT::i1, 0,
28092 : /* 59144*/ OPC_EmitInteger, MVT::i1, 0,
28093 : /* 59147*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SBYTE_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
28094 : MVT::i32, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8,
28095 : // Src: (ld:{ *:[i32] } (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_private>> - Complexity = 19
28096 : // Dst: (BUFFER_LOAD_SBYTE_OFFEN:{ *:[i32] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
28097 : /* 59160*/ /*Scope*/ 36, /*->59197*/
28098 : /* 59161*/ OPC_CheckPredicate, 7, // Predicate_az_extload
28099 : /* 59163*/ OPC_CheckPredicate, 8, // Predicate_az_extloadi8
28100 : /* 59165*/ OPC_CheckPredicate, 15, // Predicate_az_extloadi8_private
28101 : /* 59167*/ OPC_CheckType, MVT::i32,
28102 : /* 59169*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28103 : /* 59171*/ OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectMUBUFScratchOffen:$ #2 #3 #4 #5
28104 : /* 59174*/ OPC_EmitMergeInputChains1_0,
28105 : /* 59175*/ OPC_EmitInteger, MVT::i1, 0,
28106 : /* 59178*/ OPC_EmitInteger, MVT::i1, 0,
28107 : /* 59181*/ OPC_EmitInteger, MVT::i1, 0,
28108 : /* 59184*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_UBYTE_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
28109 : MVT::i32, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8,
28110 : // Src: (ld:{ *:[i32] } (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_private>> - Complexity = 19
28111 : // Dst: (BUFFER_LOAD_UBYTE_OFFEN:{ *:[i32] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
28112 : /* 59197*/ /*Scope*/ 36, /*->59234*/
28113 : /* 59198*/ OPC_CheckPredicate, 10, // Predicate_sextload
28114 : /* 59200*/ OPC_CheckPredicate, 11, // Predicate_sextloadi8
28115 : /* 59202*/ OPC_CheckPredicate, 15, // Predicate_sextloadi8_private
28116 : /* 59204*/ OPC_CheckType, MVT::i16,
28117 : /* 59206*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28118 : /* 59208*/ OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectMUBUFScratchOffen:$ #2 #3 #4 #5
28119 : /* 59211*/ OPC_EmitMergeInputChains1_0,
28120 : /* 59212*/ OPC_EmitInteger, MVT::i1, 0,
28121 : /* 59215*/ OPC_EmitInteger, MVT::i1, 0,
28122 : /* 59218*/ OPC_EmitInteger, MVT::i1, 0,
28123 : /* 59221*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SBYTE_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
28124 : MVT::i16, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8,
28125 : // Src: (ld:{ *:[i16] } (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_private>> - Complexity = 19
28126 : // Dst: (BUFFER_LOAD_SBYTE_OFFEN:{ *:[i16] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
28127 : /* 59234*/ /*Scope*/ 36, /*->59271*/
28128 : /* 59235*/ OPC_CheckPredicate, 7, // Predicate_az_extload
28129 : /* 59237*/ OPC_CheckPredicate, 8, // Predicate_az_extloadi8
28130 : /* 59239*/ OPC_CheckPredicate, 15, // Predicate_az_extloadi8_private
28131 : /* 59241*/ OPC_CheckType, MVT::i16,
28132 : /* 59243*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28133 : /* 59245*/ OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectMUBUFScratchOffen:$ #2 #3 #4 #5
28134 : /* 59248*/ OPC_EmitMergeInputChains1_0,
28135 : /* 59249*/ OPC_EmitInteger, MVT::i1, 0,
28136 : /* 59252*/ OPC_EmitInteger, MVT::i1, 0,
28137 : /* 59255*/ OPC_EmitInteger, MVT::i1, 0,
28138 : /* 59258*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_UBYTE_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
28139 : MVT::i16, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8,
28140 : // Src: (ld:{ *:[i16] } (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_private>> - Complexity = 19
28141 : // Dst: (BUFFER_LOAD_UBYTE_OFFEN:{ *:[i16] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
28142 : /* 59271*/ /*Scope*/ 36, /*->59308*/
28143 : /* 59272*/ OPC_CheckPredicate, 10, // Predicate_sextload
28144 : /* 59274*/ OPC_CheckPredicate, 13, // Predicate_sextloadi16
28145 : /* 59276*/ OPC_CheckPredicate, 15, // Predicate_sextloadi16_private
28146 : /* 59278*/ OPC_CheckType, MVT::i32,
28147 : /* 59280*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28148 : /* 59282*/ OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectMUBUFScratchOffen:$ #2 #3 #4 #5
28149 : /* 59285*/ OPC_EmitMergeInputChains1_0,
28150 : /* 59286*/ OPC_EmitInteger, MVT::i1, 0,
28151 : /* 59289*/ OPC_EmitInteger, MVT::i1, 0,
28152 : /* 59292*/ OPC_EmitInteger, MVT::i1, 0,
28153 : /* 59295*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SSHORT_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
28154 : MVT::i32, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8,
28155 : // Src: (ld:{ *:[i32] } (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi16>><<P:Predicate_sextloadi16_private>> - Complexity = 19
28156 : // Dst: (BUFFER_LOAD_SSHORT_OFFEN:{ *:[i32] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
28157 : /* 59308*/ /*Scope*/ 36, /*->59345*/
28158 : /* 59309*/ OPC_CheckPredicate, 7, // Predicate_az_extload
28159 : /* 59311*/ OPC_CheckPredicate, 12, // Predicate_az_extloadi16
28160 : /* 59313*/ OPC_CheckPredicate, 15, // Predicate_az_extloadi16_private
28161 : /* 59315*/ OPC_CheckType, MVT::i32,
28162 : /* 59317*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28163 : /* 59319*/ OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectMUBUFScratchOffen:$ #2 #3 #4 #5
28164 : /* 59322*/ OPC_EmitMergeInputChains1_0,
28165 : /* 59323*/ OPC_EmitInteger, MVT::i1, 0,
28166 : /* 59326*/ OPC_EmitInteger, MVT::i1, 0,
28167 : /* 59329*/ OPC_EmitInteger, MVT::i1, 0,
28168 : /* 59332*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_USHORT_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
28169 : MVT::i32, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8,
28170 : // Src: (ld:{ *:[i32] } (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi16>><<P:Predicate_az_extloadi16_private>> - Complexity = 19
28171 : // Dst: (BUFFER_LOAD_USHORT_OFFEN:{ *:[i32] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
28172 : /* 59345*/ /*Scope*/ 66, /*->59412*/
28173 : /* 59346*/ OPC_CheckPredicate, 5, // Predicate_load
28174 : /* 59348*/ OPC_CheckPredicate, 15, // Predicate_load_private
28175 : /* 59350*/ OPC_SwitchType /*2 cases */, 28, MVT::i16,// ->59381
28176 : /* 59353*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28177 : /* 59355*/ OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectMUBUFScratchOffen:$ #2 #3 #4 #5
28178 : /* 59358*/ OPC_EmitMergeInputChains1_0,
28179 : /* 59359*/ OPC_EmitInteger, MVT::i1, 0,
28180 : /* 59362*/ OPC_EmitInteger, MVT::i1, 0,
28181 : /* 59365*/ OPC_EmitInteger, MVT::i1, 0,
28182 : /* 59368*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_USHORT_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
28183 : MVT::i16, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8,
28184 : // Src: (ld:{ *:[i16] } (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_private>> - Complexity = 19
28185 : // Dst: (BUFFER_LOAD_USHORT_OFFEN:{ *:[i16] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
28186 : /* 59381*/ /*SwitchType*/ 28, MVT::i32,// ->59411
28187 : /* 59383*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28188 : /* 59385*/ OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectMUBUFScratchOffen:$ #2 #3 #4 #5
28189 : /* 59388*/ OPC_EmitMergeInputChains1_0,
28190 : /* 59389*/ OPC_EmitInteger, MVT::i1, 0,
28191 : /* 59392*/ OPC_EmitInteger, MVT::i1, 0,
28192 : /* 59395*/ OPC_EmitInteger, MVT::i1, 0,
28193 : /* 59398*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORD_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
28194 : MVT::i32, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8,
28195 : // Src: (ld:{ *:[i32] } (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_private>> - Complexity = 19
28196 : // Dst: (BUFFER_LOAD_DWORD_OFFEN:{ *:[i32] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
28197 : /* 59411*/ 0, // EndSwitchType
28198 : /* 59412*/ 0, /*End of Scope*/
28199 : /* 59413*/ /*Scope*/ 33, /*->59447*/
28200 : /* 59414*/ OPC_CaptureGlueInput,
28201 : /* 59415*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
28202 : /* 59416*/ OPC_CheckPredicate, 16, // Predicate_unindexedload_glue
28203 : /* 59418*/ OPC_CheckPredicate, 17, // Predicate_sextload_glue
28204 : /* 59420*/ OPC_CheckPredicate, 8, // Predicate_sextloadi8_glue
28205 : /* 59422*/ OPC_CheckPredicate, 18, // Predicate_sextloadi8_local_m0
28206 : /* 59424*/ OPC_CheckType, MVT::i32,
28207 : /* 59426*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28208 : /* 59428*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
28209 : /* 59431*/ OPC_EmitMergeInputChains1_0,
28210 : /* 59432*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
28211 : /* 59435*/ OPC_EmitInteger, MVT::i1, 0,
28212 : /* 59438*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_I8), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
28213 : MVT::i32, 3/*#Ops*/, 2, 4, 5,
28214 : // Src: (AMDGPUld_glue:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload_glue>><<P:Predicate_sextload_glue>><<P:Predicate_sextloadi8_glue>><<P:Predicate_sextloadi8_local_m0>> - Complexity = 13
28215 : // Dst: (DS_READ_I8:{ *:[i32] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
28216 : /* 59447*/ /*Scope*/ 32, /*->59480*/
28217 : /* 59448*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
28218 : /* 59449*/ OPC_CheckPredicate, 4, // Predicate_unindexedload
28219 : /* 59451*/ OPC_CheckPredicate, 10, // Predicate_sextload
28220 : /* 59453*/ OPC_CheckPredicate, 11, // Predicate_sextloadi8
28221 : /* 59455*/ OPC_CheckPredicate, 18, // Predicate_sextloadi8_local
28222 : /* 59457*/ OPC_CheckType, MVT::i32,
28223 : /* 59459*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28224 : /* 59461*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
28225 : /* 59464*/ OPC_EmitMergeInputChains1_0,
28226 : /* 59465*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
28227 : /* 59468*/ OPC_EmitInteger, MVT::i1, 0,
28228 : /* 59471*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_I8_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
28229 : MVT::i32, 3/*#Ops*/, 2, 4, 5,
28230 : // Src: (ld:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_local>> - Complexity = 13
28231 : // Dst: (DS_READ_I8_gfx9:{ *:[i32] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
28232 : /* 59480*/ /*Scope*/ 33, /*->59514*/
28233 : /* 59481*/ OPC_CaptureGlueInput,
28234 : /* 59482*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
28235 : /* 59483*/ OPC_CheckPredicate, 16, // Predicate_unindexedload_glue
28236 : /* 59485*/ OPC_CheckPredicate, 7, // Predicate_az_extload_glue
28237 : /* 59487*/ OPC_CheckPredicate, 8, // Predicate_az_extloadi8_glue
28238 : /* 59489*/ OPC_CheckPredicate, 18, // Predicate_az_extloadi8_local_m0
28239 : /* 59491*/ OPC_CheckType, MVT::i32,
28240 : /* 59493*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28241 : /* 59495*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
28242 : /* 59498*/ OPC_EmitMergeInputChains1_0,
28243 : /* 59499*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
28244 : /* 59502*/ OPC_EmitInteger, MVT::i1, 0,
28245 : /* 59505*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_U8), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
28246 : MVT::i32, 3/*#Ops*/, 2, 4, 5,
28247 : // Src: (AMDGPUld_glue:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload_glue>><<P:Predicate_az_extload_glue>><<P:Predicate_az_extloadi8_glue>><<P:Predicate_az_extloadi8_local_m0>> - Complexity = 13
28248 : // Dst: (DS_READ_U8:{ *:[i32] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
28249 : /* 59514*/ /*Scope*/ 32, /*->59547*/
28250 : /* 59515*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
28251 : /* 59516*/ OPC_CheckPredicate, 4, // Predicate_unindexedload
28252 : /* 59518*/ OPC_CheckPredicate, 7, // Predicate_az_extload
28253 : /* 59520*/ OPC_CheckPredicate, 8, // Predicate_az_extloadi8
28254 : /* 59522*/ OPC_CheckPredicate, 18, // Predicate_az_extloadi8_local
28255 : /* 59524*/ OPC_CheckType, MVT::i32,
28256 : /* 59526*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28257 : /* 59528*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
28258 : /* 59531*/ OPC_EmitMergeInputChains1_0,
28259 : /* 59532*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
28260 : /* 59535*/ OPC_EmitInteger, MVT::i1, 0,
28261 : /* 59538*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_U8_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
28262 : MVT::i32, 3/*#Ops*/, 2, 4, 5,
28263 : // Src: (ld:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_local>> - Complexity = 13
28264 : // Dst: (DS_READ_U8_gfx9:{ *:[i32] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
28265 : /* 59547*/ /*Scope*/ 33, /*->59581*/
28266 : /* 59548*/ OPC_CaptureGlueInput,
28267 : /* 59549*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
28268 : /* 59550*/ OPC_CheckPredicate, 16, // Predicate_unindexedload_glue
28269 : /* 59552*/ OPC_CheckPredicate, 17, // Predicate_sextload_glue
28270 : /* 59554*/ OPC_CheckPredicate, 8, // Predicate_sextloadi8_glue
28271 : /* 59556*/ OPC_CheckPredicate, 18, // Predicate_sextloadi8_local_m0
28272 : /* 59558*/ OPC_CheckType, MVT::i16,
28273 : /* 59560*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28274 : /* 59562*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
28275 : /* 59565*/ OPC_EmitMergeInputChains1_0,
28276 : /* 59566*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
28277 : /* 59569*/ OPC_EmitInteger, MVT::i1, 0,
28278 : /* 59572*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_I8), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
28279 : MVT::i16, 3/*#Ops*/, 2, 4, 5,
28280 : // Src: (AMDGPUld_glue:{ *:[i16] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload_glue>><<P:Predicate_sextload_glue>><<P:Predicate_sextloadi8_glue>><<P:Predicate_sextloadi8_local_m0>> - Complexity = 13
28281 : // Dst: (DS_READ_I8:{ *:[i16] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
28282 : /* 59581*/ /*Scope*/ 32, /*->59614*/
28283 : /* 59582*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
28284 : /* 59583*/ OPC_CheckPredicate, 4, // Predicate_unindexedload
28285 : /* 59585*/ OPC_CheckPredicate, 10, // Predicate_sextload
28286 : /* 59587*/ OPC_CheckPredicate, 11, // Predicate_sextloadi8
28287 : /* 59589*/ OPC_CheckPredicate, 18, // Predicate_sextloadi8_local
28288 : /* 59591*/ OPC_CheckType, MVT::i16,
28289 : /* 59593*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28290 : /* 59595*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
28291 : /* 59598*/ OPC_EmitMergeInputChains1_0,
28292 : /* 59599*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
28293 : /* 59602*/ OPC_EmitInteger, MVT::i1, 0,
28294 : /* 59605*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_I8_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
28295 : MVT::i16, 3/*#Ops*/, 2, 4, 5,
28296 : // Src: (ld:{ *:[i16] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_local>> - Complexity = 13
28297 : // Dst: (DS_READ_I8_gfx9:{ *:[i16] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
28298 : /* 59614*/ /*Scope*/ 33, /*->59648*/
28299 : /* 59615*/ OPC_CaptureGlueInput,
28300 : /* 59616*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
28301 : /* 59617*/ OPC_CheckPredicate, 16, // Predicate_unindexedload_glue
28302 : /* 59619*/ OPC_CheckPredicate, 7, // Predicate_az_extload_glue
28303 : /* 59621*/ OPC_CheckPredicate, 8, // Predicate_az_extloadi8_glue
28304 : /* 59623*/ OPC_CheckPredicate, 18, // Predicate_az_extloadi8_local_m0
28305 : /* 59625*/ OPC_CheckType, MVT::i16,
28306 : /* 59627*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28307 : /* 59629*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
28308 : /* 59632*/ OPC_EmitMergeInputChains1_0,
28309 : /* 59633*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
28310 : /* 59636*/ OPC_EmitInteger, MVT::i1, 0,
28311 : /* 59639*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_U8), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
28312 : MVT::i16, 3/*#Ops*/, 2, 4, 5,
28313 : // Src: (AMDGPUld_glue:{ *:[i16] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload_glue>><<P:Predicate_az_extload_glue>><<P:Predicate_az_extloadi8_glue>><<P:Predicate_az_extloadi8_local_m0>> - Complexity = 13
28314 : // Dst: (DS_READ_U8:{ *:[i16] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
28315 : /* 59648*/ /*Scope*/ 32, /*->59681*/
28316 : /* 59649*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
28317 : /* 59650*/ OPC_CheckPredicate, 4, // Predicate_unindexedload
28318 : /* 59652*/ OPC_CheckPredicate, 7, // Predicate_az_extload
28319 : /* 59654*/ OPC_CheckPredicate, 8, // Predicate_az_extloadi8
28320 : /* 59656*/ OPC_CheckPredicate, 18, // Predicate_az_extloadi8_local
28321 : /* 59658*/ OPC_CheckType, MVT::i16,
28322 : /* 59660*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28323 : /* 59662*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
28324 : /* 59665*/ OPC_EmitMergeInputChains1_0,
28325 : /* 59666*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
28326 : /* 59669*/ OPC_EmitInteger, MVT::i1, 0,
28327 : /* 59672*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_U8_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
28328 : MVT::i16, 3/*#Ops*/, 2, 4, 5,
28329 : // Src: (ld:{ *:[i16] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_local>> - Complexity = 13
28330 : // Dst: (DS_READ_U8_gfx9:{ *:[i16] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
28331 : /* 59681*/ /*Scope*/ 33, /*->59715*/
28332 : /* 59682*/ OPC_CaptureGlueInput,
28333 : /* 59683*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
28334 : /* 59684*/ OPC_CheckPredicate, 16, // Predicate_unindexedload_glue
28335 : /* 59686*/ OPC_CheckPredicate, 17, // Predicate_sextload_glue
28336 : /* 59688*/ OPC_CheckPredicate, 12, // Predicate_sextloadi16_glue
28337 : /* 59690*/ OPC_CheckPredicate, 18, // Predicate_sextloadi16_local_m0
28338 : /* 59692*/ OPC_CheckType, MVT::i32,
28339 : /* 59694*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28340 : /* 59696*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
28341 : /* 59699*/ OPC_EmitMergeInputChains1_0,
28342 : /* 59700*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
28343 : /* 59703*/ OPC_EmitInteger, MVT::i1, 0,
28344 : /* 59706*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_I16), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
28345 : MVT::i32, 3/*#Ops*/, 2, 4, 5,
28346 : // Src: (AMDGPUld_glue:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload_glue>><<P:Predicate_sextload_glue>><<P:Predicate_sextloadi16_glue>><<P:Predicate_sextloadi16_local_m0>> - Complexity = 13
28347 : // Dst: (DS_READ_I16:{ *:[i32] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
28348 : /* 59715*/ /*Scope*/ 32, /*->59748*/
28349 : /* 59716*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
28350 : /* 59717*/ OPC_CheckPredicate, 4, // Predicate_unindexedload
28351 : /* 59719*/ OPC_CheckPredicate, 10, // Predicate_sextload
28352 : /* 59721*/ OPC_CheckPredicate, 13, // Predicate_sextloadi16
28353 : /* 59723*/ OPC_CheckPredicate, 18, // Predicate_sextloadi16_local
28354 : /* 59725*/ OPC_CheckType, MVT::i32,
28355 : /* 59727*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28356 : /* 59729*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
28357 : /* 59732*/ OPC_EmitMergeInputChains1_0,
28358 : /* 59733*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
28359 : /* 59736*/ OPC_EmitInteger, MVT::i1, 0,
28360 : /* 59739*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_I16_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
28361 : MVT::i32, 3/*#Ops*/, 2, 4, 5,
28362 : // Src: (ld:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi16>><<P:Predicate_sextloadi16_local>> - Complexity = 13
28363 : // Dst: (DS_READ_I16_gfx9:{ *:[i32] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
28364 : /* 59748*/ /*Scope*/ 33, /*->59782*/
28365 : /* 59749*/ OPC_CaptureGlueInput,
28366 : /* 59750*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
28367 : /* 59751*/ OPC_CheckPredicate, 16, // Predicate_unindexedload_glue
28368 : /* 59753*/ OPC_CheckPredicate, 17, // Predicate_sextload_glue
28369 : /* 59755*/ OPC_CheckPredicate, 12, // Predicate_sextloadi16_glue
28370 : /* 59757*/ OPC_CheckPredicate, 18, // Predicate_sextloadi16_local_m0
28371 : /* 59759*/ OPC_CheckType, MVT::i32,
28372 : /* 59761*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28373 : /* 59763*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
28374 : /* 59766*/ OPC_EmitMergeInputChains1_0,
28375 : /* 59767*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
28376 : /* 59770*/ OPC_EmitInteger, MVT::i1, 0,
28377 : /* 59773*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_I16), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
28378 : MVT::i32, 3/*#Ops*/, 2, 4, 5,
28379 : // Src: (AMDGPUld_glue:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload_glue>><<P:Predicate_sextload_glue>><<P:Predicate_sextloadi16_glue>><<P:Predicate_sextloadi16_local_m0>> - Complexity = 13
28380 : // Dst: (DS_READ_I16:{ *:[i32] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
28381 : /* 59782*/ /*Scope*/ 32, /*->59815*/
28382 : /* 59783*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
28383 : /* 59784*/ OPC_CheckPredicate, 4, // Predicate_unindexedload
28384 : /* 59786*/ OPC_CheckPredicate, 10, // Predicate_sextload
28385 : /* 59788*/ OPC_CheckPredicate, 13, // Predicate_sextloadi16
28386 : /* 59790*/ OPC_CheckPredicate, 18, // Predicate_sextloadi16_local
28387 : /* 59792*/ OPC_CheckType, MVT::i32,
28388 : /* 59794*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28389 : /* 59796*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
28390 : /* 59799*/ OPC_EmitMergeInputChains1_0,
28391 : /* 59800*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
28392 : /* 59803*/ OPC_EmitInteger, MVT::i1, 0,
28393 : /* 59806*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_I16_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
28394 : MVT::i32, 3/*#Ops*/, 2, 4, 5,
28395 : // Src: (ld:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi16>><<P:Predicate_sextloadi16_local>> - Complexity = 13
28396 : // Dst: (DS_READ_I16_gfx9:{ *:[i32] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
28397 : /* 59815*/ /*Scope*/ 33, /*->59849*/
28398 : /* 59816*/ OPC_CaptureGlueInput,
28399 : /* 59817*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
28400 : /* 59818*/ OPC_CheckPredicate, 16, // Predicate_unindexedload_glue
28401 : /* 59820*/ OPC_CheckPredicate, 7, // Predicate_az_extload_glue
28402 : /* 59822*/ OPC_CheckPredicate, 12, // Predicate_az_extloadi16_glue
28403 : /* 59824*/ OPC_CheckPredicate, 18, // Predicate_az_extloadi16_local_m0
28404 : /* 59826*/ OPC_CheckType, MVT::i32,
28405 : /* 59828*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28406 : /* 59830*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
28407 : /* 59833*/ OPC_EmitMergeInputChains1_0,
28408 : /* 59834*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
28409 : /* 59837*/ OPC_EmitInteger, MVT::i1, 0,
28410 : /* 59840*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_U16), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
28411 : MVT::i32, 3/*#Ops*/, 2, 4, 5,
28412 : // Src: (AMDGPUld_glue:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload_glue>><<P:Predicate_az_extload_glue>><<P:Predicate_az_extloadi16_glue>><<P:Predicate_az_extloadi16_local_m0>> - Complexity = 13
28413 : // Dst: (DS_READ_U16:{ *:[i32] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
28414 : /* 59849*/ /*Scope*/ 32, /*->59882*/
28415 : /* 59850*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
28416 : /* 59851*/ OPC_CheckPredicate, 4, // Predicate_unindexedload
28417 : /* 59853*/ OPC_CheckPredicate, 7, // Predicate_az_extload
28418 : /* 59855*/ OPC_CheckPredicate, 12, // Predicate_az_extloadi16
28419 : /* 59857*/ OPC_CheckPredicate, 18, // Predicate_az_extloadi16_local
28420 : /* 59859*/ OPC_CheckType, MVT::i32,
28421 : /* 59861*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28422 : /* 59863*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
28423 : /* 59866*/ OPC_EmitMergeInputChains1_0,
28424 : /* 59867*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
28425 : /* 59870*/ OPC_EmitInteger, MVT::i1, 0,
28426 : /* 59873*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_U16_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
28427 : MVT::i32, 3/*#Ops*/, 2, 4, 5,
28428 : // Src: (ld:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi16>><<P:Predicate_az_extloadi16_local>> - Complexity = 13
28429 : // Dst: (DS_READ_U16_gfx9:{ *:[i32] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
28430 : /* 59882*/ /*Scope*/ 31, /*->59914*/
28431 : /* 59883*/ OPC_CaptureGlueInput,
28432 : /* 59884*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
28433 : /* 59885*/ OPC_CheckPredicate, 16, // Predicate_unindexedload_glue
28434 : /* 59887*/ OPC_CheckPredicate, 19, // Predicate_load_glue
28435 : /* 59889*/ OPC_CheckPredicate, 18, // Predicate_load_local_m0
28436 : /* 59891*/ OPC_CheckType, MVT::i16,
28437 : /* 59893*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28438 : /* 59895*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
28439 : /* 59898*/ OPC_EmitMergeInputChains1_0,
28440 : /* 59899*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
28441 : /* 59902*/ OPC_EmitInteger, MVT::i1, 0,
28442 : /* 59905*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_U16), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
28443 : MVT::i16, 3/*#Ops*/, 2, 4, 5,
28444 : // Src: (AMDGPUld_glue:{ *:[i16] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload_glue>><<P:Predicate_load_glue>><<P:Predicate_load_local_m0>> - Complexity = 13
28445 : // Dst: (DS_READ_U16:{ *:[i16] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
28446 : /* 59914*/ /*Scope*/ 30, /*->59945*/
28447 : /* 59915*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
28448 : /* 59916*/ OPC_CheckPredicate, 4, // Predicate_unindexedload
28449 : /* 59918*/ OPC_CheckPredicate, 5, // Predicate_load
28450 : /* 59920*/ OPC_CheckPredicate, 18, // Predicate_load_local
28451 : /* 59922*/ OPC_CheckType, MVT::i16,
28452 : /* 59924*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28453 : /* 59926*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
28454 : /* 59929*/ OPC_EmitMergeInputChains1_0,
28455 : /* 59930*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
28456 : /* 59933*/ OPC_EmitInteger, MVT::i1, 0,
28457 : /* 59936*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_U16_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
28458 : MVT::i16, 3/*#Ops*/, 2, 4, 5,
28459 : // Src: (ld:{ *:[i16] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_local>> - Complexity = 13
28460 : // Dst: (DS_READ_U16_gfx9:{ *:[i16] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
28461 : /* 59945*/ /*Scope*/ 31, /*->59977*/
28462 : /* 59946*/ OPC_CaptureGlueInput,
28463 : /* 59947*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
28464 : /* 59948*/ OPC_CheckPredicate, 16, // Predicate_unindexedload_glue
28465 : /* 59950*/ OPC_CheckPredicate, 19, // Predicate_load_glue
28466 : /* 59952*/ OPC_CheckPredicate, 18, // Predicate_load_local_m0
28467 : /* 59954*/ OPC_CheckType, MVT::i32,
28468 : /* 59956*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28469 : /* 59958*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
28470 : /* 59961*/ OPC_EmitMergeInputChains1_0,
28471 : /* 59962*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
28472 : /* 59965*/ OPC_EmitInteger, MVT::i1, 0,
28473 : /* 59968*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_B32), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
28474 : MVT::i32, 3/*#Ops*/, 2, 4, 5,
28475 : // Src: (AMDGPUld_glue:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload_glue>><<P:Predicate_load_glue>><<P:Predicate_load_local_m0>> - Complexity = 13
28476 : // Dst: (DS_READ_B32:{ *:[i32] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
28477 : /* 59977*/ /*Scope*/ 84|128,5/*724*/, /*->60703*/
28478 : /* 59979*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
28479 : /* 59980*/ OPC_CheckPredicate, 4, // Predicate_unindexedload
28480 : /* 59982*/ OPC_Scope, 27, /*->60011*/ // 16 children in Scope
28481 : /* 59984*/ OPC_CheckPredicate, 5, // Predicate_load
28482 : /* 59986*/ OPC_CheckPredicate, 18, // Predicate_load_local
28483 : /* 59988*/ OPC_CheckType, MVT::i32,
28484 : /* 59990*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28485 : /* 59992*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
28486 : /* 59995*/ OPC_EmitMergeInputChains1_0,
28487 : /* 59996*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
28488 : /* 59999*/ OPC_EmitInteger, MVT::i1, 0,
28489 : /* 60002*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_B32_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
28490 : MVT::i32, 3/*#Ops*/, 2, 4, 5,
28491 : // Src: (ld:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_local>> - Complexity = 13
28492 : // Dst: (DS_READ_B32_gfx9:{ *:[i32] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
28493 : /* 60011*/ /*Scope*/ 27, /*->60039*/
28494 : /* 60012*/ OPC_CheckPredicate, 7, // Predicate_az_extload
28495 : /* 60014*/ OPC_CheckPredicate, 8, // Predicate_az_extloadi8
28496 : /* 60016*/ OPC_CheckPredicate, 20, // Predicate_az_extloadi8_global
28497 : /* 60018*/ OPC_CheckType, MVT::i32,
28498 : /* 60020*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28499 : /* 60022*/ OPC_CheckComplexPat, /*CP*/10, /*#*/1, // SelectFlatOffset<true>:$ #2 #3 #4
28500 : /* 60025*/ OPC_EmitMergeInputChains1_0,
28501 : /* 60026*/ OPC_EmitInteger, MVT::i1, 0,
28502 : /* 60029*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_LOAD_UBYTE), 0|OPFL_Chain|OPFL_MemRefs,
28503 : MVT::i32, 4/*#Ops*/, 2, 3, 5, 4,
28504 : // Src: (ld:{ *:[i32] } (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_global>> - Complexity = 7
28505 : // Dst: (GLOBAL_LOAD_UBYTE:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
28506 : /* 60039*/ /*Scope*/ 27, /*->60067*/
28507 : /* 60040*/ OPC_CheckPredicate, 10, // Predicate_sextload
28508 : /* 60042*/ OPC_CheckPredicate, 11, // Predicate_sextloadi8
28509 : /* 60044*/ OPC_CheckPredicate, 20, // Predicate_sextloadi8_global
28510 : /* 60046*/ OPC_CheckType, MVT::i32,
28511 : /* 60048*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28512 : /* 60050*/ OPC_CheckComplexPat, /*CP*/10, /*#*/1, // SelectFlatOffset<true>:$ #2 #3 #4
28513 : /* 60053*/ OPC_EmitMergeInputChains1_0,
28514 : /* 60054*/ OPC_EmitInteger, MVT::i1, 0,
28515 : /* 60057*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_LOAD_SBYTE), 0|OPFL_Chain|OPFL_MemRefs,
28516 : MVT::i32, 4/*#Ops*/, 2, 3, 5, 4,
28517 : // Src: (ld:{ *:[i32] } (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_global>> - Complexity = 7
28518 : // Dst: (GLOBAL_LOAD_SBYTE:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
28519 : /* 60067*/ /*Scope*/ 27, /*->60095*/
28520 : /* 60068*/ OPC_CheckPredicate, 7, // Predicate_az_extload
28521 : /* 60070*/ OPC_CheckPredicate, 8, // Predicate_az_extloadi8
28522 : /* 60072*/ OPC_CheckPredicate, 20, // Predicate_az_extloadi8_global
28523 : /* 60074*/ OPC_CheckType, MVT::i16,
28524 : /* 60076*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28525 : /* 60078*/ OPC_CheckComplexPat, /*CP*/10, /*#*/1, // SelectFlatOffset<true>:$ #2 #3 #4
28526 : /* 60081*/ OPC_EmitMergeInputChains1_0,
28527 : /* 60082*/ OPC_EmitInteger, MVT::i1, 0,
28528 : /* 60085*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_LOAD_UBYTE), 0|OPFL_Chain|OPFL_MemRefs,
28529 : MVT::i16, 4/*#Ops*/, 2, 3, 5, 4,
28530 : // Src: (ld:{ *:[i16] } (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_global>> - Complexity = 7
28531 : // Dst: (GLOBAL_LOAD_UBYTE:{ *:[i16] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
28532 : /* 60095*/ /*Scope*/ 27, /*->60123*/
28533 : /* 60096*/ OPC_CheckPredicate, 10, // Predicate_sextload
28534 : /* 60098*/ OPC_CheckPredicate, 11, // Predicate_sextloadi8
28535 : /* 60100*/ OPC_CheckPredicate, 20, // Predicate_sextloadi8_global
28536 : /* 60102*/ OPC_CheckType, MVT::i16,
28537 : /* 60104*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28538 : /* 60106*/ OPC_CheckComplexPat, /*CP*/10, /*#*/1, // SelectFlatOffset<true>:$ #2 #3 #4
28539 : /* 60109*/ OPC_EmitMergeInputChains1_0,
28540 : /* 60110*/ OPC_EmitInteger, MVT::i1, 0,
28541 : /* 60113*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_LOAD_SBYTE), 0|OPFL_Chain|OPFL_MemRefs,
28542 : MVT::i16, 4/*#Ops*/, 2, 3, 5, 4,
28543 : // Src: (ld:{ *:[i16] } (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_global>> - Complexity = 7
28544 : // Dst: (GLOBAL_LOAD_SBYTE:{ *:[i16] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
28545 : /* 60123*/ /*Scope*/ 27, /*->60151*/
28546 : /* 60124*/ OPC_CheckPredicate, 7, // Predicate_az_extload
28547 : /* 60126*/ OPC_CheckPredicate, 12, // Predicate_az_extloadi16
28548 : /* 60128*/ OPC_CheckPredicate, 20, // Predicate_az_extloadi16_global
28549 : /* 60130*/ OPC_CheckType, MVT::i32,
28550 : /* 60132*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28551 : /* 60134*/ OPC_CheckComplexPat, /*CP*/10, /*#*/1, // SelectFlatOffset<true>:$ #2 #3 #4
28552 : /* 60137*/ OPC_EmitMergeInputChains1_0,
28553 : /* 60138*/ OPC_EmitInteger, MVT::i1, 0,
28554 : /* 60141*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_LOAD_USHORT), 0|OPFL_Chain|OPFL_MemRefs,
28555 : MVT::i32, 4/*#Ops*/, 2, 3, 5, 4,
28556 : // Src: (ld:{ *:[i32] } (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi16>><<P:Predicate_az_extloadi16_global>> - Complexity = 7
28557 : // Dst: (GLOBAL_LOAD_USHORT:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
28558 : /* 60151*/ /*Scope*/ 27, /*->60179*/
28559 : /* 60152*/ OPC_CheckPredicate, 10, // Predicate_sextload
28560 : /* 60154*/ OPC_CheckPredicate, 13, // Predicate_sextloadi16
28561 : /* 60156*/ OPC_CheckPredicate, 20, // Predicate_sextloadi16_global
28562 : /* 60158*/ OPC_CheckType, MVT::i32,
28563 : /* 60160*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28564 : /* 60162*/ OPC_CheckComplexPat, /*CP*/10, /*#*/1, // SelectFlatOffset<true>:$ #2 #3 #4
28565 : /* 60165*/ OPC_EmitMergeInputChains1_0,
28566 : /* 60166*/ OPC_EmitInteger, MVT::i1, 0,
28567 : /* 60169*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_LOAD_SSHORT), 0|OPFL_Chain|OPFL_MemRefs,
28568 : MVT::i32, 4/*#Ops*/, 2, 3, 5, 4,
28569 : // Src: (ld:{ *:[i32] } (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi16>><<P:Predicate_sextloadi16_global>> - Complexity = 7
28570 : // Dst: (GLOBAL_LOAD_SSHORT:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
28571 : /* 60179*/ /*Scope*/ 48, /*->60228*/
28572 : /* 60180*/ OPC_CheckPredicate, 5, // Predicate_load
28573 : /* 60182*/ OPC_CheckPredicate, 20, // Predicate_load_global
28574 : /* 60184*/ OPC_SwitchType /*2 cases */, 19, MVT::i16,// ->60206
28575 : /* 60187*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28576 : /* 60189*/ OPC_CheckComplexPat, /*CP*/10, /*#*/1, // SelectFlatOffset<true>:$ #2 #3 #4
28577 : /* 60192*/ OPC_EmitMergeInputChains1_0,
28578 : /* 60193*/ OPC_EmitInteger, MVT::i1, 0,
28579 : /* 60196*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_LOAD_USHORT), 0|OPFL_Chain|OPFL_MemRefs,
28580 : MVT::i16, 4/*#Ops*/, 2, 3, 5, 4,
28581 : // Src: (ld:{ *:[i16] } (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_global>> - Complexity = 7
28582 : // Dst: (GLOBAL_LOAD_USHORT:{ *:[i16] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
28583 : /* 60206*/ /*SwitchType*/ 19, MVT::i32,// ->60227
28584 : /* 60208*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28585 : /* 60210*/ OPC_CheckComplexPat, /*CP*/10, /*#*/1, // SelectFlatOffset<true>:$ #2 #3 #4
28586 : /* 60213*/ OPC_EmitMergeInputChains1_0,
28587 : /* 60214*/ OPC_EmitInteger, MVT::i1, 0,
28588 : /* 60217*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_LOAD_DWORD), 0|OPFL_Chain|OPFL_MemRefs,
28589 : MVT::i32, 4/*#Ops*/, 2, 3, 5, 4,
28590 : // Src: (ld:{ *:[i32] } (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_global>> - Complexity = 7
28591 : // Dst: (GLOBAL_LOAD_DWORD:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
28592 : /* 60227*/ 0, // EndSwitchType
28593 : /* 60228*/ /*Scope*/ 27, /*->60256*/
28594 : /* 60229*/ OPC_CheckPredicate, 7, // Predicate_az_extload
28595 : /* 60231*/ OPC_CheckPredicate, 8, // Predicate_az_extloadi8
28596 : /* 60233*/ OPC_CheckPredicate, 21, // Predicate_az_extloadi8_flat
28597 : /* 60235*/ OPC_CheckType, MVT::i32,
28598 : /* 60237*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28599 : /* 60239*/ OPC_CheckComplexPat, /*CP*/11, /*#*/1, // SelectFlatOffset<false>:$ #2 #3 #4
28600 : /* 60242*/ OPC_EmitMergeInputChains1_0,
28601 : /* 60243*/ OPC_EmitInteger, MVT::i1, 0,
28602 : /* 60246*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_LOAD_UBYTE), 0|OPFL_Chain|OPFL_MemRefs,
28603 : MVT::i32, 4/*#Ops*/, 2, 3, 5, 4,
28604 : // Src: (ld:{ *:[i32] } (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_flat>> - Complexity = -3
28605 : // Dst: (FLAT_LOAD_UBYTE:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
28606 : /* 60256*/ /*Scope*/ 27, /*->60284*/
28607 : /* 60257*/ OPC_CheckPredicate, 10, // Predicate_sextload
28608 : /* 60259*/ OPC_CheckPredicate, 11, // Predicate_sextloadi8
28609 : /* 60261*/ OPC_CheckPredicate, 21, // Predicate_sextloadi8_flat
28610 : /* 60263*/ OPC_CheckType, MVT::i32,
28611 : /* 60265*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28612 : /* 60267*/ OPC_CheckComplexPat, /*CP*/11, /*#*/1, // SelectFlatOffset<false>:$ #2 #3 #4
28613 : /* 60270*/ OPC_EmitMergeInputChains1_0,
28614 : /* 60271*/ OPC_EmitInteger, MVT::i1, 0,
28615 : /* 60274*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_LOAD_SBYTE), 0|OPFL_Chain|OPFL_MemRefs,
28616 : MVT::i32, 4/*#Ops*/, 2, 3, 5, 4,
28617 : // Src: (ld:{ *:[i32] } (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_flat>> - Complexity = -3
28618 : // Dst: (FLAT_LOAD_SBYTE:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
28619 : /* 60284*/ /*Scope*/ 27, /*->60312*/
28620 : /* 60285*/ OPC_CheckPredicate, 7, // Predicate_az_extload
28621 : /* 60287*/ OPC_CheckPredicate, 8, // Predicate_az_extloadi8
28622 : /* 60289*/ OPC_CheckPredicate, 21, // Predicate_az_extloadi8_flat
28623 : /* 60291*/ OPC_CheckType, MVT::i16,
28624 : /* 60293*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28625 : /* 60295*/ OPC_CheckComplexPat, /*CP*/11, /*#*/1, // SelectFlatOffset<false>:$ #2 #3 #4
28626 : /* 60298*/ OPC_EmitMergeInputChains1_0,
28627 : /* 60299*/ OPC_EmitInteger, MVT::i1, 0,
28628 : /* 60302*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_LOAD_UBYTE), 0|OPFL_Chain|OPFL_MemRefs,
28629 : MVT::i16, 4/*#Ops*/, 2, 3, 5, 4,
28630 : // Src: (ld:{ *:[i16] } (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_flat>> - Complexity = -3
28631 : // Dst: (FLAT_LOAD_UBYTE:{ *:[i16] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
28632 : /* 60312*/ /*Scope*/ 27, /*->60340*/
28633 : /* 60313*/ OPC_CheckPredicate, 10, // Predicate_sextload
28634 : /* 60315*/ OPC_CheckPredicate, 11, // Predicate_sextloadi8
28635 : /* 60317*/ OPC_CheckPredicate, 21, // Predicate_sextloadi8_flat
28636 : /* 60319*/ OPC_CheckType, MVT::i16,
28637 : /* 60321*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28638 : /* 60323*/ OPC_CheckComplexPat, /*CP*/11, /*#*/1, // SelectFlatOffset<false>:$ #2 #3 #4
28639 : /* 60326*/ OPC_EmitMergeInputChains1_0,
28640 : /* 60327*/ OPC_EmitInteger, MVT::i1, 0,
28641 : /* 60330*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_LOAD_SBYTE), 0|OPFL_Chain|OPFL_MemRefs,
28642 : MVT::i16, 4/*#Ops*/, 2, 3, 5, 4,
28643 : // Src: (ld:{ *:[i16] } (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_flat>> - Complexity = -3
28644 : // Dst: (FLAT_LOAD_SBYTE:{ *:[i16] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
28645 : /* 60340*/ /*Scope*/ 27, /*->60368*/
28646 : /* 60341*/ OPC_CheckPredicate, 7, // Predicate_az_extload
28647 : /* 60343*/ OPC_CheckPredicate, 12, // Predicate_az_extloadi16
28648 : /* 60345*/ OPC_CheckPredicate, 21, // Predicate_az_extloadi16_flat
28649 : /* 60347*/ OPC_CheckType, MVT::i32,
28650 : /* 60349*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28651 : /* 60351*/ OPC_CheckComplexPat, /*CP*/11, /*#*/1, // SelectFlatOffset<false>:$ #2 #3 #4
28652 : /* 60354*/ OPC_EmitMergeInputChains1_0,
28653 : /* 60355*/ OPC_EmitInteger, MVT::i1, 0,
28654 : /* 60358*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_LOAD_USHORT), 0|OPFL_Chain|OPFL_MemRefs,
28655 : MVT::i32, 4/*#Ops*/, 2, 3, 5, 4,
28656 : // Src: (ld:{ *:[i32] } (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi16>><<P:Predicate_az_extloadi16_flat>> - Complexity = -3
28657 : // Dst: (FLAT_LOAD_USHORT:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
28658 : /* 60368*/ /*Scope*/ 25, /*->60394*/
28659 : /* 60369*/ OPC_CheckPredicate, 5, // Predicate_load
28660 : /* 60371*/ OPC_CheckPredicate, 21, // Predicate_load_flat
28661 : /* 60373*/ OPC_CheckType, MVT::i16,
28662 : /* 60375*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28663 : /* 60377*/ OPC_CheckComplexPat, /*CP*/11, /*#*/1, // SelectFlatOffset<false>:$ #2 #3 #4
28664 : /* 60380*/ OPC_EmitMergeInputChains1_0,
28665 : /* 60381*/ OPC_EmitInteger, MVT::i1, 0,
28666 : /* 60384*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_LOAD_USHORT), 0|OPFL_Chain|OPFL_MemRefs,
28667 : MVT::i16, 4/*#Ops*/, 2, 3, 5, 4,
28668 : // Src: (ld:{ *:[i16] } (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_flat>> - Complexity = -3
28669 : // Dst: (FLAT_LOAD_USHORT:{ *:[i16] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
28670 : /* 60394*/ /*Scope*/ 27, /*->60422*/
28671 : /* 60395*/ OPC_CheckPredicate, 10, // Predicate_sextload
28672 : /* 60397*/ OPC_CheckPredicate, 13, // Predicate_sextloadi16
28673 : /* 60399*/ OPC_CheckPredicate, 21, // Predicate_sextloadi16_flat
28674 : /* 60401*/ OPC_CheckType, MVT::i32,
28675 : /* 60403*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28676 : /* 60405*/ OPC_CheckComplexPat, /*CP*/11, /*#*/1, // SelectFlatOffset<false>:$ #2 #3 #4
28677 : /* 60408*/ OPC_EmitMergeInputChains1_0,
28678 : /* 60409*/ OPC_EmitInteger, MVT::i1, 0,
28679 : /* 60412*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_LOAD_SSHORT), 0|OPFL_Chain|OPFL_MemRefs,
28680 : MVT::i32, 4/*#Ops*/, 2, 3, 5, 4,
28681 : // Src: (ld:{ *:[i32] } (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi16>><<P:Predicate_sextloadi16_flat>> - Complexity = -3
28682 : // Dst: (FLAT_LOAD_SSHORT:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
28683 : /* 60422*/ /*Scope*/ 22|128,2/*278*/, /*->60702*/
28684 : /* 60424*/ OPC_CheckPredicate, 5, // Predicate_load
28685 : /* 60426*/ OPC_Scope, 23, /*->60451*/ // 2 children in Scope
28686 : /* 60428*/ OPC_CheckPredicate, 21, // Predicate_load_flat
28687 : /* 60430*/ OPC_CheckType, MVT::i32,
28688 : /* 60432*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28689 : /* 60434*/ OPC_CheckComplexPat, /*CP*/11, /*#*/1, // SelectFlatOffset<false>:$ #2 #3 #4
28690 : /* 60437*/ OPC_EmitMergeInputChains1_0,
28691 : /* 60438*/ OPC_EmitInteger, MVT::i1, 0,
28692 : /* 60441*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_LOAD_DWORD), 0|OPFL_Chain|OPFL_MemRefs,
28693 : MVT::i32, 4/*#Ops*/, 2, 3, 5, 4,
28694 : // Src: (ld:{ *:[i32] } (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_flat>> - Complexity = -3
28695 : // Dst: (FLAT_LOAD_DWORD:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
28696 : /* 60451*/ /*Scope*/ 120|128,1/*248*/, /*->60701*/
28697 : /* 60453*/ OPC_CheckPredicate, 6, // Predicate_smrd_load
28698 : /* 60455*/ OPC_SwitchType /*4 cases */, 59, MVT::v2i32,// ->60517
28699 : /* 60458*/ OPC_Scope, 18, /*->60478*/ // 3 children in Scope
28700 : /* 60460*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28701 : /* 60462*/ OPC_CheckComplexPat, /*CP*/2, /*#*/1, // SelectSMRDImm:$ #2 #3
28702 : /* 60465*/ OPC_EmitMergeInputChains1_0,
28703 : /* 60466*/ OPC_EmitInteger, MVT::i1, 0,
28704 : /* 60469*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_LOAD_DWORDX2_IMM), 0|OPFL_Chain|OPFL_MemRefs,
28705 : MVT::v2i32, 3/*#Ops*/, 2, 3, 4,
28706 : // Src: (ld:{ *:[v2i32] } (SMRDImm:{ *:[iPTR] } i64:{ *:[i64] }:$sbase, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_smrd_load>> - Complexity = 113
28707 : // Dst: (S_LOAD_DWORDX2_IMM:{ *:[v2i32] } ?:{ *:[i64] }:$sbase, ?:{ *:[i32] }:$offset, 0:{ *:[i1] })
28708 : /* 60478*/ /*Scope*/ 18, /*->60497*/
28709 : /* 60479*/ OPC_CheckPatternPredicate, 4, // (true) && (Subtarget->getGeneration() ==AMDGPUSubtarget::SEA_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28710 : /* 60481*/ OPC_CheckComplexPat, /*CP*/3, /*#*/1, // SelectSMRDImm32:$ #2 #3
28711 : /* 60484*/ OPC_EmitMergeInputChains1_0,
28712 : /* 60485*/ OPC_EmitInteger, MVT::i1, 0,
28713 : /* 60488*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_LOAD_DWORDX2_IMM_ci), 0|OPFL_Chain|OPFL_MemRefs,
28714 : MVT::v2i32, 3/*#Ops*/, 2, 3, 4,
28715 : // Src: (ld:{ *:[v2i32] } (SMRDImm32:{ *:[iPTR] } i64:{ *:[i64] }:$sbase, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_smrd_load>> - Complexity = 113
28716 : // Dst: (S_LOAD_DWORDX2_IMM_ci:{ *:[v2i32] } ?:{ *:[i64] }:$sbase, ?:{ *:[i32] }:$offset, 0:{ *:[i1] })
28717 : /* 60497*/ /*Scope*/ 18, /*->60516*/
28718 : /* 60498*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28719 : /* 60500*/ OPC_CheckComplexPat, /*CP*/4, /*#*/1, // SelectSMRDSgpr:$ #2 #3
28720 : /* 60503*/ OPC_EmitMergeInputChains1_0,
28721 : /* 60504*/ OPC_EmitInteger, MVT::i1, 0,
28722 : /* 60507*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_LOAD_DWORDX2_SGPR), 0|OPFL_Chain|OPFL_MemRefs,
28723 : MVT::v2i32, 3/*#Ops*/, 2, 3, 4,
28724 : // Src: (ld:{ *:[v2i32] } (SMRDSgpr:{ *:[iPTR] } i64:{ *:[i64] }:$sbase, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_smrd_load>> - Complexity = 113
28725 : // Dst: (S_LOAD_DWORDX2_SGPR:{ *:[v2i32] } ?:{ *:[i64] }:$sbase, ?:{ *:[i32] }:$offset, 0:{ *:[i1] })
28726 : /* 60516*/ 0, /*End of Scope*/
28727 : /* 60517*/ /*SwitchType*/ 59, MVT::v4i32,// ->60578
28728 : /* 60519*/ OPC_Scope, 18, /*->60539*/ // 3 children in Scope
28729 : /* 60521*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28730 : /* 60523*/ OPC_CheckComplexPat, /*CP*/2, /*#*/1, // SelectSMRDImm:$ #2 #3
28731 : /* 60526*/ OPC_EmitMergeInputChains1_0,
28732 : /* 60527*/ OPC_EmitInteger, MVT::i1, 0,
28733 : /* 60530*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_LOAD_DWORDX4_IMM), 0|OPFL_Chain|OPFL_MemRefs,
28734 : MVT::v4i32, 3/*#Ops*/, 2, 3, 4,
28735 : // Src: (ld:{ *:[v4i32] } (SMRDImm:{ *:[iPTR] } i64:{ *:[i64] }:$sbase, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_smrd_load>> - Complexity = 113
28736 : // Dst: (S_LOAD_DWORDX4_IMM:{ *:[v4i32] } ?:{ *:[i64] }:$sbase, ?:{ *:[i32] }:$offset, 0:{ *:[i1] })
28737 : /* 60539*/ /*Scope*/ 18, /*->60558*/
28738 : /* 60540*/ OPC_CheckPatternPredicate, 4, // (true) && (Subtarget->getGeneration() ==AMDGPUSubtarget::SEA_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28739 : /* 60542*/ OPC_CheckComplexPat, /*CP*/3, /*#*/1, // SelectSMRDImm32:$ #2 #3
28740 : /* 60545*/ OPC_EmitMergeInputChains1_0,
28741 : /* 60546*/ OPC_EmitInteger, MVT::i1, 0,
28742 : /* 60549*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_LOAD_DWORDX4_IMM_ci), 0|OPFL_Chain|OPFL_MemRefs,
28743 : MVT::v4i32, 3/*#Ops*/, 2, 3, 4,
28744 : // Src: (ld:{ *:[v4i32] } (SMRDImm32:{ *:[iPTR] } i64:{ *:[i64] }:$sbase, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_smrd_load>> - Complexity = 113
28745 : // Dst: (S_LOAD_DWORDX4_IMM_ci:{ *:[v4i32] } ?:{ *:[i64] }:$sbase, ?:{ *:[i32] }:$offset, 0:{ *:[i1] })
28746 : /* 60558*/ /*Scope*/ 18, /*->60577*/
28747 : /* 60559*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28748 : /* 60561*/ OPC_CheckComplexPat, /*CP*/4, /*#*/1, // SelectSMRDSgpr:$ #2 #3
28749 : /* 60564*/ OPC_EmitMergeInputChains1_0,
28750 : /* 60565*/ OPC_EmitInteger, MVT::i1, 0,
28751 : /* 60568*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_LOAD_DWORDX4_SGPR), 0|OPFL_Chain|OPFL_MemRefs,
28752 : MVT::v4i32, 3/*#Ops*/, 2, 3, 4,
28753 : // Src: (ld:{ *:[v4i32] } (SMRDSgpr:{ *:[iPTR] } i64:{ *:[i64] }:$sbase, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_smrd_load>> - Complexity = 113
28754 : // Dst: (S_LOAD_DWORDX4_SGPR:{ *:[v4i32] } ?:{ *:[i64] }:$sbase, ?:{ *:[i32] }:$offset, 0:{ *:[i1] })
28755 : /* 60577*/ 0, /*End of Scope*/
28756 : /* 60578*/ /*SwitchType*/ 59, MVT::v8i32,// ->60639
28757 : /* 60580*/ OPC_Scope, 18, /*->60600*/ // 3 children in Scope
28758 : /* 60582*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28759 : /* 60584*/ OPC_CheckComplexPat, /*CP*/2, /*#*/1, // SelectSMRDImm:$ #2 #3
28760 : /* 60587*/ OPC_EmitMergeInputChains1_0,
28761 : /* 60588*/ OPC_EmitInteger, MVT::i1, 0,
28762 : /* 60591*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_LOAD_DWORDX8_IMM), 0|OPFL_Chain|OPFL_MemRefs,
28763 : MVT::v8i32, 3/*#Ops*/, 2, 3, 4,
28764 : // Src: (ld:{ *:[v8i32] } (SMRDImm:{ *:[iPTR] } i64:{ *:[i64] }:$sbase, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_smrd_load>> - Complexity = 113
28765 : // Dst: (S_LOAD_DWORDX8_IMM:{ *:[v8i32] } ?:{ *:[i64] }:$sbase, ?:{ *:[i32] }:$offset, 0:{ *:[i1] })
28766 : /* 60600*/ /*Scope*/ 18, /*->60619*/
28767 : /* 60601*/ OPC_CheckPatternPredicate, 4, // (true) && (Subtarget->getGeneration() ==AMDGPUSubtarget::SEA_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28768 : /* 60603*/ OPC_CheckComplexPat, /*CP*/3, /*#*/1, // SelectSMRDImm32:$ #2 #3
28769 : /* 60606*/ OPC_EmitMergeInputChains1_0,
28770 : /* 60607*/ OPC_EmitInteger, MVT::i1, 0,
28771 : /* 60610*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_LOAD_DWORDX8_IMM_ci), 0|OPFL_Chain|OPFL_MemRefs,
28772 : MVT::v8i32, 3/*#Ops*/, 2, 3, 4,
28773 : // Src: (ld:{ *:[v8i32] } (SMRDImm32:{ *:[iPTR] } i64:{ *:[i64] }:$sbase, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_smrd_load>> - Complexity = 113
28774 : // Dst: (S_LOAD_DWORDX8_IMM_ci:{ *:[v8i32] } ?:{ *:[i64] }:$sbase, ?:{ *:[i32] }:$offset, 0:{ *:[i1] })
28775 : /* 60619*/ /*Scope*/ 18, /*->60638*/
28776 : /* 60620*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28777 : /* 60622*/ OPC_CheckComplexPat, /*CP*/4, /*#*/1, // SelectSMRDSgpr:$ #2 #3
28778 : /* 60625*/ OPC_EmitMergeInputChains1_0,
28779 : /* 60626*/ OPC_EmitInteger, MVT::i1, 0,
28780 : /* 60629*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_LOAD_DWORDX8_SGPR), 0|OPFL_Chain|OPFL_MemRefs,
28781 : MVT::v8i32, 3/*#Ops*/, 2, 3, 4,
28782 : // Src: (ld:{ *:[v8i32] } (SMRDSgpr:{ *:[iPTR] } i64:{ *:[i64] }:$sbase, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_smrd_load>> - Complexity = 113
28783 : // Dst: (S_LOAD_DWORDX8_SGPR:{ *:[v8i32] } ?:{ *:[i64] }:$sbase, ?:{ *:[i32] }:$offset, 0:{ *:[i1] })
28784 : /* 60638*/ 0, /*End of Scope*/
28785 : /* 60639*/ /*SwitchType*/ 59, MVT::v16i32,// ->60700
28786 : /* 60641*/ OPC_Scope, 18, /*->60661*/ // 3 children in Scope
28787 : /* 60643*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28788 : /* 60645*/ OPC_CheckComplexPat, /*CP*/2, /*#*/1, // SelectSMRDImm:$ #2 #3
28789 : /* 60648*/ OPC_EmitMergeInputChains1_0,
28790 : /* 60649*/ OPC_EmitInteger, MVT::i1, 0,
28791 : /* 60652*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_LOAD_DWORDX16_IMM), 0|OPFL_Chain|OPFL_MemRefs,
28792 : MVT::v16i32, 3/*#Ops*/, 2, 3, 4,
28793 : // Src: (ld:{ *:[v16i32] } (SMRDImm:{ *:[iPTR] } i64:{ *:[i64] }:$sbase, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_smrd_load>> - Complexity = 113
28794 : // Dst: (S_LOAD_DWORDX16_IMM:{ *:[v16i32] } ?:{ *:[i64] }:$sbase, ?:{ *:[i32] }:$offset, 0:{ *:[i1] })
28795 : /* 60661*/ /*Scope*/ 18, /*->60680*/
28796 : /* 60662*/ OPC_CheckPatternPredicate, 4, // (true) && (Subtarget->getGeneration() ==AMDGPUSubtarget::SEA_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28797 : /* 60664*/ OPC_CheckComplexPat, /*CP*/3, /*#*/1, // SelectSMRDImm32:$ #2 #3
28798 : /* 60667*/ OPC_EmitMergeInputChains1_0,
28799 : /* 60668*/ OPC_EmitInteger, MVT::i1, 0,
28800 : /* 60671*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_LOAD_DWORDX16_IMM_ci), 0|OPFL_Chain|OPFL_MemRefs,
28801 : MVT::v16i32, 3/*#Ops*/, 2, 3, 4,
28802 : // Src: (ld:{ *:[v16i32] } (SMRDImm32:{ *:[iPTR] } i64:{ *:[i64] }:$sbase, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_smrd_load>> - Complexity = 113
28803 : // Dst: (S_LOAD_DWORDX16_IMM_ci:{ *:[v16i32] } ?:{ *:[i64] }:$sbase, ?:{ *:[i32] }:$offset, 0:{ *:[i1] })
28804 : /* 60680*/ /*Scope*/ 18, /*->60699*/
28805 : /* 60681*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28806 : /* 60683*/ OPC_CheckComplexPat, /*CP*/4, /*#*/1, // SelectSMRDSgpr:$ #2 #3
28807 : /* 60686*/ OPC_EmitMergeInputChains1_0,
28808 : /* 60687*/ OPC_EmitInteger, MVT::i1, 0,
28809 : /* 60690*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_LOAD_DWORDX16_SGPR), 0|OPFL_Chain|OPFL_MemRefs,
28810 : MVT::v16i32, 3/*#Ops*/, 2, 3, 4,
28811 : // Src: (ld:{ *:[v16i32] } (SMRDSgpr:{ *:[iPTR] } i64:{ *:[i64] }:$sbase, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_smrd_load>> - Complexity = 113
28812 : // Dst: (S_LOAD_DWORDX16_SGPR:{ *:[v16i32] } ?:{ *:[i64] }:$sbase, ?:{ *:[i32] }:$offset, 0:{ *:[i1] })
28813 : /* 60699*/ 0, /*End of Scope*/
28814 : /* 60700*/ 0, // EndSwitchType
28815 : /* 60701*/ 0, /*End of Scope*/
28816 : /* 60702*/ 0, /*End of Scope*/
28817 : /* 60703*/ /*Scope*/ 33, /*->60737*/
28818 : /* 60704*/ OPC_CaptureGlueInput,
28819 : /* 60705*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
28820 : /* 60706*/ OPC_CheckPredicate, 16, // Predicate_unindexedload_glue
28821 : /* 60708*/ OPC_CheckPredicate, 19, // Predicate_load_glue
28822 : /* 60710*/ OPC_CheckPredicate, 22, // Predicate_load_glue_align8
28823 : /* 60712*/ OPC_CheckPredicate, 18, // Predicate_load_align8_local_m0
28824 : /* 60714*/ OPC_CheckType, MVT::v2i32,
28825 : /* 60716*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28826 : /* 60718*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
28827 : /* 60721*/ OPC_EmitMergeInputChains1_0,
28828 : /* 60722*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
28829 : /* 60725*/ OPC_EmitInteger, MVT::i1, 0,
28830 : /* 60728*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_B64), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
28831 : MVT::v2i32, 3/*#Ops*/, 2, 4, 5,
28832 : // Src: (AMDGPUld_glue:{ *:[v2i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload_glue>><<P:Predicate_load_glue>><<P:Predicate_load_glue_align8>><<P:Predicate_load_align8_local_m0>> - Complexity = 113
28833 : // Dst: (DS_READ_B64:{ *:[v2i32] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
28834 : /* 60737*/ /*Scope*/ 32, /*->60770*/
28835 : /* 60738*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
28836 : /* 60739*/ OPC_CheckPredicate, 4, // Predicate_unindexedload
28837 : /* 60741*/ OPC_CheckPredicate, 5, // Predicate_load
28838 : /* 60743*/ OPC_CheckPredicate, 18, // Predicate_load_local
28839 : /* 60745*/ OPC_CheckPredicate, 22, // Predicate_load_align8_local
28840 : /* 60747*/ OPC_CheckType, MVT::v2i32,
28841 : /* 60749*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28842 : /* 60751*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
28843 : /* 60754*/ OPC_EmitMergeInputChains1_0,
28844 : /* 60755*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
28845 : /* 60758*/ OPC_EmitInteger, MVT::i1, 0,
28846 : /* 60761*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_B64_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
28847 : MVT::v2i32, 3/*#Ops*/, 2, 4, 5,
28848 : // Src: (ld:{ *:[v2i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_local>><<P:Predicate_load_align8_local>> - Complexity = 113
28849 : // Dst: (DS_READ_B64_gfx9:{ *:[v2i32] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
28850 : /* 60770*/ /*Scope*/ 33, /*->60804*/
28851 : /* 60771*/ OPC_CaptureGlueInput,
28852 : /* 60772*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
28853 : /* 60773*/ OPC_CheckPredicate, 16, // Predicate_unindexedload_glue
28854 : /* 60775*/ OPC_CheckPredicate, 19, // Predicate_load_glue
28855 : /* 60777*/ OPC_CheckPredicate, 23, // Predicate_load_glue_align16
28856 : /* 60779*/ OPC_CheckPredicate, 18, // Predicate_load_align16_local_m0
28857 : /* 60781*/ OPC_CheckType, MVT::v4i32,
28858 : /* 60783*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28859 : /* 60785*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
28860 : /* 60788*/ OPC_EmitMergeInputChains1_0,
28861 : /* 60789*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
28862 : /* 60792*/ OPC_EmitInteger, MVT::i1, 0,
28863 : /* 60795*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_B128), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
28864 : MVT::v4i32, 3/*#Ops*/, 2, 4, 5,
28865 : // Src: (AMDGPUld_glue:{ *:[v4i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload_glue>><<P:Predicate_load_glue>><<P:Predicate_load_glue_align16>><<P:Predicate_load_align16_local_m0>> - Complexity = 113
28866 : // Dst: (DS_READ_B128:{ *:[v4i32] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
28867 : /* 60804*/ /*Scope*/ 127|128,1/*255*/, /*->61061*/
28868 : /* 60806*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
28869 : /* 60807*/ OPC_CheckPredicate, 4, // Predicate_unindexedload
28870 : /* 60809*/ OPC_CheckPredicate, 5, // Predicate_load
28871 : /* 60811*/ OPC_Scope, 27, /*->60840*/ // 5 children in Scope
28872 : /* 60813*/ OPC_CheckPredicate, 18, // Predicate_load_local
28873 : /* 60815*/ OPC_CheckPredicate, 23, // Predicate_load_align16_local
28874 : /* 60817*/ OPC_CheckType, MVT::v4i32,
28875 : /* 60819*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28876 : /* 60821*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
28877 : /* 60824*/ OPC_EmitMergeInputChains1_0,
28878 : /* 60825*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
28879 : /* 60828*/ OPC_EmitInteger, MVT::i1, 0,
28880 : /* 60831*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_B128_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
28881 : MVT::v4i32, 3/*#Ops*/, 2, 4, 5,
28882 : // Src: (ld:{ *:[v4i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_local>><<P:Predicate_load_align16_local>> - Complexity = 113
28883 : // Dst: (DS_READ_B128_gfx9:{ *:[v4i32] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
28884 : /* 60840*/ /*Scope*/ 46, /*->60887*/
28885 : /* 60841*/ OPC_CheckPredicate, 9, // Predicate_mubuf_load
28886 : /* 60843*/ OPC_SwitchType /*2 cases */, 19, MVT::v2i32,// ->60865
28887 : /* 60846*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28888 : /* 60848*/ OPC_CheckComplexPat, /*CP*/5, /*#*/1, // SelectMUBUFAddr64:$ #2 #3 #4 #5 #6 #7 #8
28889 : /* 60851*/ OPC_EmitMergeInputChains1_0,
28890 : /* 60852*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX2_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
28891 : MVT::v2i32, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8,
28892 : // Src: (ld:{ *:[v2i32] } (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_mubuf_load>> - Complexity = 28
28893 : // Dst: (BUFFER_LOAD_DWORDX2_ADDR64:{ *:[v2i32] } i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
28894 : /* 60865*/ /*SwitchType*/ 19, MVT::v4i32,// ->60886
28895 : /* 60867*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28896 : /* 60869*/ OPC_CheckComplexPat, /*CP*/5, /*#*/1, // SelectMUBUFAddr64:$ #2 #3 #4 #5 #6 #7 #8
28897 : /* 60872*/ OPC_EmitMergeInputChains1_0,
28898 : /* 60873*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX4_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
28899 : MVT::v4i32, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8,
28900 : // Src: (ld:{ *:[v4i32] } (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_mubuf_load>> - Complexity = 28
28901 : // Dst: (BUFFER_LOAD_DWORDX4_ADDR64:{ *:[v4i32] } i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
28902 : /* 60886*/ 0, // EndSwitchType
28903 : /* 60887*/ /*Scope*/ 62, /*->60950*/
28904 : /* 60888*/ OPC_CheckPredicate, 15, // Predicate_load_private
28905 : /* 60890*/ OPC_SwitchType /*2 cases */, 27, MVT::v2i32,// ->60920
28906 : /* 60893*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28907 : /* 60895*/ OPC_CheckComplexPat, /*CP*/6, /*#*/1, // SelectMUBUFScratchOffset:$ #2 #3 #4
28908 : /* 60898*/ OPC_EmitMergeInputChains1_0,
28909 : /* 60899*/ OPC_EmitInteger, MVT::i1, 0,
28910 : /* 60902*/ OPC_EmitInteger, MVT::i1, 0,
28911 : /* 60905*/ OPC_EmitInteger, MVT::i1, 0,
28912 : /* 60908*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX2_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
28913 : MVT::v2i32, 6/*#Ops*/, 2, 3, 4, 5, 6, 7,
28914 : // Src: (ld:{ *:[v2i32] } (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_private>> - Complexity = 27
28915 : // Dst: (BUFFER_LOAD_DWORDX2_OFFSET:{ *:[v2i32] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
28916 : /* 60920*/ /*SwitchType*/ 27, MVT::v4i32,// ->60949
28917 : /* 60922*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28918 : /* 60924*/ OPC_CheckComplexPat, /*CP*/6, /*#*/1, // SelectMUBUFScratchOffset:$ #2 #3 #4
28919 : /* 60927*/ OPC_EmitMergeInputChains1_0,
28920 : /* 60928*/ OPC_EmitInteger, MVT::i1, 0,
28921 : /* 60931*/ OPC_EmitInteger, MVT::i1, 0,
28922 : /* 60934*/ OPC_EmitInteger, MVT::i1, 0,
28923 : /* 60937*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX4_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
28924 : MVT::v4i32, 6/*#Ops*/, 2, 3, 4, 5, 6, 7,
28925 : // Src: (ld:{ *:[v4i32] } (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_private>> - Complexity = 27
28926 : // Dst: (BUFFER_LOAD_DWORDX4_OFFSET:{ *:[v4i32] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
28927 : /* 60949*/ 0, // EndSwitchType
28928 : /* 60950*/ /*Scope*/ 44, /*->60995*/
28929 : /* 60951*/ OPC_CheckPredicate, 9, // Predicate_mubuf_load
28930 : /* 60953*/ OPC_SwitchType /*2 cases */, 18, MVT::v2i32,// ->60974
28931 : /* 60956*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28932 : /* 60958*/ OPC_CheckComplexPat, /*CP*/7, /*#*/1, // SelectMUBUFOffset:$ #2 #3 #4 #5 #6 #7
28933 : /* 60961*/ OPC_EmitMergeInputChains1_0,
28934 : /* 60962*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX2_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
28935 : MVT::v2i32, 6/*#Ops*/, 2, 3, 4, 5, 6, 7,
28936 : // Src: (ld:{ *:[v2i32] } (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_mubuf_load>> - Complexity = 25
28937 : // Dst: (BUFFER_LOAD_DWORDX2_OFFSET:{ *:[v2i32] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
28938 : /* 60974*/ /*SwitchType*/ 18, MVT::v4i32,// ->60994
28939 : /* 60976*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28940 : /* 60978*/ OPC_CheckComplexPat, /*CP*/7, /*#*/1, // SelectMUBUFOffset:$ #2 #3 #4 #5 #6 #7
28941 : /* 60981*/ OPC_EmitMergeInputChains1_0,
28942 : /* 60982*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX4_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
28943 : MVT::v4i32, 6/*#Ops*/, 2, 3, 4, 5, 6, 7,
28944 : // Src: (ld:{ *:[v4i32] } (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_mubuf_load>> - Complexity = 25
28945 : // Dst: (BUFFER_LOAD_DWORDX4_OFFSET:{ *:[v4i32] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
28946 : /* 60994*/ 0, // EndSwitchType
28947 : /* 60995*/ /*Scope*/ 64, /*->61060*/
28948 : /* 60996*/ OPC_CheckPredicate, 15, // Predicate_load_private
28949 : /* 60998*/ OPC_SwitchType /*2 cases */, 28, MVT::v2i32,// ->61029
28950 : /* 61001*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28951 : /* 61003*/ OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectMUBUFScratchOffen:$ #2 #3 #4 #5
28952 : /* 61006*/ OPC_EmitMergeInputChains1_0,
28953 : /* 61007*/ OPC_EmitInteger, MVT::i1, 0,
28954 : /* 61010*/ OPC_EmitInteger, MVT::i1, 0,
28955 : /* 61013*/ OPC_EmitInteger, MVT::i1, 0,
28956 : /* 61016*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX2_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
28957 : MVT::v2i32, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8,
28958 : // Src: (ld:{ *:[v2i32] } (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_private>> - Complexity = 19
28959 : // Dst: (BUFFER_LOAD_DWORDX2_OFFEN:{ *:[v2i32] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
28960 : /* 61029*/ /*SwitchType*/ 28, MVT::v4i32,// ->61059
28961 : /* 61031*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28962 : /* 61033*/ OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectMUBUFScratchOffen:$ #2 #3 #4 #5
28963 : /* 61036*/ OPC_EmitMergeInputChains1_0,
28964 : /* 61037*/ OPC_EmitInteger, MVT::i1, 0,
28965 : /* 61040*/ OPC_EmitInteger, MVT::i1, 0,
28966 : /* 61043*/ OPC_EmitInteger, MVT::i1, 0,
28967 : /* 61046*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX4_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
28968 : MVT::v4i32, 7/*#Ops*/, 3, 2, 4, 5, 6, 7, 8,
28969 : // Src: (ld:{ *:[v4i32] } (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_private>> - Complexity = 19
28970 : // Dst: (BUFFER_LOAD_DWORDX4_OFFEN:{ *:[v4i32] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
28971 : /* 61059*/ 0, // EndSwitchType
28972 : /* 61060*/ 0, /*End of Scope*/
28973 : /* 61061*/ /*Scope*/ 29, /*->61091*/
28974 : /* 61062*/ OPC_CaptureGlueInput,
28975 : /* 61063*/ OPC_RecordChild1, // #1 = $DS64Bit4ByteAligned:ptr:offset0:offset1
28976 : /* 61064*/ OPC_CheckPredicate, 16, // Predicate_unindexedload_glue
28977 : /* 61066*/ OPC_CheckPredicate, 19, // Predicate_load_glue
28978 : /* 61068*/ OPC_CheckPredicate, 18, // Predicate_load_local_m0
28979 : /* 61070*/ OPC_CheckType, MVT::v2i32,
28980 : /* 61072*/ OPC_CheckPatternPredicate, 11, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SEA_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28981 : /* 61074*/ OPC_CheckComplexPat, /*CP*/12, /*#*/1, // SelectDS64Bit4ByteAligned:$ #2 #3 #4
28982 : /* 61077*/ OPC_EmitMergeInputChains1_0,
28983 : /* 61078*/ OPC_EmitInteger, MVT::i1, 0,
28984 : /* 61081*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ2_B32), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
28985 : MVT::v2i32, 4/*#Ops*/, 2, 3, 4, 5,
28986 : // Src: (AMDGPUld_glue:{ *:[v2i32] } (DS64Bit4ByteAligned:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i8:{ *:[i8] }:$offset0, i8:{ *:[i8] }:$offset1))<<P:Predicate_unindexedload_glue>><<P:Predicate_load_glue>><<P:Predicate_load_local_m0>> - Complexity = 16
28987 : // Dst: (DS_READ2_B32:{ *:[v2i32] } ?:{ *:[i32] }:$ptr, ?:{ *:[i8] }:$offset0, ?:{ *:[i8] }:$offset1, 0:{ *:[i1] })
28988 : /* 61091*/ /*Scope*/ 125, /*->61217*/
28989 : /* 61092*/ OPC_RecordChild1, // #1 = $DS64Bit4ByteAligned:ptr:offset0:offset1
28990 : /* 61093*/ OPC_CheckPredicate, 4, // Predicate_unindexedload
28991 : /* 61095*/ OPC_CheckPredicate, 5, // Predicate_load
28992 : /* 61097*/ OPC_Scope, 23, /*->61122*/ // 3 children in Scope
28993 : /* 61099*/ OPC_CheckPredicate, 18, // Predicate_load_local
28994 : /* 61101*/ OPC_CheckType, MVT::v2i32,
28995 : /* 61103*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
28996 : /* 61105*/ OPC_CheckComplexPat, /*CP*/12, /*#*/1, // SelectDS64Bit4ByteAligned:$ #2 #3 #4
28997 : /* 61108*/ OPC_EmitMergeInputChains1_0,
28998 : /* 61109*/ OPC_EmitInteger, MVT::i1, 0,
28999 : /* 61112*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ2_B32_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
29000 : MVT::v2i32, 4/*#Ops*/, 2, 3, 4, 5,
29001 : // Src: (ld:{ *:[v2i32] } (DS64Bit4ByteAligned:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i8:{ *:[i8] }:$offset0, i8:{ *:[i8] }:$offset1))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_local>> - Complexity = 16
29002 : // Dst: (DS_READ2_B32_gfx9:{ *:[v2i32] } ?:{ *:[i32] }:$ptr, ?:{ *:[i8] }:$offset0, ?:{ *:[i8] }:$offset1, 0:{ *:[i1] })
29003 : /* 61122*/ /*Scope*/ 46, /*->61169*/
29004 : /* 61123*/ OPC_CheckPredicate, 20, // Predicate_load_global
29005 : /* 61125*/ OPC_SwitchType /*2 cases */, 19, MVT::v2i32,// ->61147
29006 : /* 61128*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29007 : /* 61130*/ OPC_CheckComplexPat, /*CP*/10, /*#*/1, // SelectFlatOffset<true>:$ #2 #3 #4
29008 : /* 61133*/ OPC_EmitMergeInputChains1_0,
29009 : /* 61134*/ OPC_EmitInteger, MVT::i1, 0,
29010 : /* 61137*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_LOAD_DWORDX2), 0|OPFL_Chain|OPFL_MemRefs,
29011 : MVT::v2i32, 4/*#Ops*/, 2, 3, 5, 4,
29012 : // Src: (ld:{ *:[v2i32] } (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_global>> - Complexity = 7
29013 : // Dst: (GLOBAL_LOAD_DWORDX2:{ *:[v2i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
29014 : /* 61147*/ /*SwitchType*/ 19, MVT::v4i32,// ->61168
29015 : /* 61149*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29016 : /* 61151*/ OPC_CheckComplexPat, /*CP*/10, /*#*/1, // SelectFlatOffset<true>:$ #2 #3 #4
29017 : /* 61154*/ OPC_EmitMergeInputChains1_0,
29018 : /* 61155*/ OPC_EmitInteger, MVT::i1, 0,
29019 : /* 61158*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_LOAD_DWORDX4), 0|OPFL_Chain|OPFL_MemRefs,
29020 : MVT::v4i32, 4/*#Ops*/, 2, 3, 5, 4,
29021 : // Src: (ld:{ *:[v4i32] } (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_global>> - Complexity = 7
29022 : // Dst: (GLOBAL_LOAD_DWORDX4:{ *:[v4i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
29023 : /* 61168*/ 0, // EndSwitchType
29024 : /* 61169*/ /*Scope*/ 46, /*->61216*/
29025 : /* 61170*/ OPC_CheckPredicate, 21, // Predicate_load_flat
29026 : /* 61172*/ OPC_SwitchType /*2 cases */, 19, MVT::v2i32,// ->61194
29027 : /* 61175*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29028 : /* 61177*/ OPC_CheckComplexPat, /*CP*/11, /*#*/1, // SelectFlatOffset<false>:$ #2 #3 #4
29029 : /* 61180*/ OPC_EmitMergeInputChains1_0,
29030 : /* 61181*/ OPC_EmitInteger, MVT::i1, 0,
29031 : /* 61184*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_LOAD_DWORDX2), 0|OPFL_Chain|OPFL_MemRefs,
29032 : MVT::v2i32, 4/*#Ops*/, 2, 3, 5, 4,
29033 : // Src: (ld:{ *:[v2i32] } (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_flat>> - Complexity = -3
29034 : // Dst: (FLAT_LOAD_DWORDX2:{ *:[v2i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
29035 : /* 61194*/ /*SwitchType*/ 19, MVT::v4i32,// ->61215
29036 : /* 61196*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29037 : /* 61198*/ OPC_CheckComplexPat, /*CP*/11, /*#*/1, // SelectFlatOffset<false>:$ #2 #3 #4
29038 : /* 61201*/ OPC_EmitMergeInputChains1_0,
29039 : /* 61202*/ OPC_EmitInteger, MVT::i1, 0,
29040 : /* 61205*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_LOAD_DWORDX4), 0|OPFL_Chain|OPFL_MemRefs,
29041 : MVT::v4i32, 4/*#Ops*/, 2, 3, 5, 4,
29042 : // Src: (ld:{ *:[v4i32] } (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_flat>> - Complexity = -3
29043 : // Dst: (FLAT_LOAD_DWORDX4:{ *:[v4i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
29044 : /* 61215*/ 0, // EndSwitchType
29045 : /* 61216*/ 0, /*End of Scope*/
29046 : /* 61217*/ 0, /*End of Scope*/
29047 : /* 61218*/ /*SwitchOpcode*/ 101|128,17/*2277*/, TARGET_VAL(ISD::STORE),// ->63499
29048 : /* 61222*/ OPC_RecordMemRef,
29049 : /* 61223*/ OPC_RecordNode, // #0 = 'AMDGPUst_glue' chained node
29050 : /* 61224*/ OPC_Scope, 34, /*->61260*/ // 25 children in Scope
29051 : /* 61226*/ OPC_CaptureGlueInput,
29052 : /* 61227*/ OPC_RecordChild1, // #1 = $value
29053 : /* 61228*/ OPC_CheckChild1Type, MVT::v2i32,
29054 : /* 61230*/ OPC_RecordChild2, // #2 = $DS1Addr1Offset:ptr:offset
29055 : /* 61231*/ OPC_CheckPredicate, 24, // Predicate_unindexedstore_glue
29056 : /* 61233*/ OPC_CheckPredicate, 25, // Predicate_store_glue
29057 : /* 61235*/ OPC_CheckPredicate, 22, // Predicate_store_glue_align8
29058 : /* 61237*/ OPC_CheckPredicate, 18, // Predicate_store_align8_local_m0
29059 : /* 61239*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29060 : /* 61241*/ OPC_CheckComplexPat, /*CP*/9, /*#*/2, // SelectDS1Addr1Offset:$ #3 #4
29061 : /* 61244*/ OPC_EmitMergeInputChains1_0,
29062 : /* 61245*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
29063 : /* 61248*/ OPC_EmitInteger, MVT::i1, 0,
29064 : /* 61251*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE_B64), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
29065 : 4/*#Ops*/, 3, 1, 5, 6,
29066 : // Src: (AMDGPUst_glue v2i32:{ *:[v2i32] }:$value, (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedstore_glue>><<P:Predicate_store_glue>><<P:Predicate_store_glue_align8>><<P:Predicate_store_align8_local_m0>> - Complexity = 113
29067 : // Dst: (DS_WRITE_B64 ?:{ *:[i32] }:$ptr, ?:{ *:[v2i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
29068 : /* 61260*/ /*Scope*/ 33, /*->61294*/
29069 : /* 61261*/ OPC_RecordChild1, // #1 = $value
29070 : /* 61262*/ OPC_CheckChild1Type, MVT::v2i32,
29071 : /* 61264*/ OPC_RecordChild2, // #2 = $DS1Addr1Offset:ptr:offset
29072 : /* 61265*/ OPC_CheckPredicate, 26, // Predicate_unindexedstore
29073 : /* 61267*/ OPC_CheckPredicate, 27, // Predicate_store
29074 : /* 61269*/ OPC_CheckPredicate, 18, // Predicate_store_local
29075 : /* 61271*/ OPC_CheckPredicate, 22, // Predicate_store_align8_local
29076 : /* 61273*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29077 : /* 61275*/ OPC_CheckComplexPat, /*CP*/9, /*#*/2, // SelectDS1Addr1Offset:$ #3 #4
29078 : /* 61278*/ OPC_EmitMergeInputChains1_0,
29079 : /* 61279*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
29080 : /* 61282*/ OPC_EmitInteger, MVT::i1, 0,
29081 : /* 61285*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE_B64_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
29082 : 4/*#Ops*/, 3, 1, 5, 6,
29083 : // Src: (st v2i32:{ *:[v2i32] }:$value, (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_local>><<P:Predicate_store_align8_local>> - Complexity = 113
29084 : // Dst: (DS_WRITE_B64_gfx9 ?:{ *:[i32] }:$ptr, ?:{ *:[v2i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
29085 : /* 61294*/ /*Scope*/ 34, /*->61329*/
29086 : /* 61295*/ OPC_CaptureGlueInput,
29087 : /* 61296*/ OPC_RecordChild1, // #1 = $value
29088 : /* 61297*/ OPC_CheckChild1Type, MVT::v4i32,
29089 : /* 61299*/ OPC_RecordChild2, // #2 = $DS1Addr1Offset:ptr:offset
29090 : /* 61300*/ OPC_CheckPredicate, 24, // Predicate_unindexedstore_glue
29091 : /* 61302*/ OPC_CheckPredicate, 25, // Predicate_store_glue
29092 : /* 61304*/ OPC_CheckPredicate, 23, // Predicate_store_glue_align16
29093 : /* 61306*/ OPC_CheckPredicate, 18, // Predicate_store_align16_local_m0
29094 : /* 61308*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29095 : /* 61310*/ OPC_CheckComplexPat, /*CP*/9, /*#*/2, // SelectDS1Addr1Offset:$ #3 #4
29096 : /* 61313*/ OPC_EmitMergeInputChains1_0,
29097 : /* 61314*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
29098 : /* 61317*/ OPC_EmitInteger, MVT::i1, 0,
29099 : /* 61320*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE_B128), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
29100 : 4/*#Ops*/, 3, 1, 5, 6,
29101 : // Src: (AMDGPUst_glue v4i32:{ *:[v4i32] }:$value, (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedstore_glue>><<P:Predicate_store_glue>><<P:Predicate_store_glue_align16>><<P:Predicate_store_align16_local_m0>> - Complexity = 113
29102 : // Dst: (DS_WRITE_B128 ?:{ *:[i32] }:$ptr, ?:{ *:[v4i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
29103 : /* 61329*/ /*Scope*/ 33, /*->61363*/
29104 : /* 61330*/ OPC_RecordChild1, // #1 = $value
29105 : /* 61331*/ OPC_CheckChild1Type, MVT::v4i32,
29106 : /* 61333*/ OPC_RecordChild2, // #2 = $DS1Addr1Offset:ptr:offset
29107 : /* 61334*/ OPC_CheckPredicate, 26, // Predicate_unindexedstore
29108 : /* 61336*/ OPC_CheckPredicate, 27, // Predicate_store
29109 : /* 61338*/ OPC_CheckPredicate, 18, // Predicate_store_local
29110 : /* 61340*/ OPC_CheckPredicate, 23, // Predicate_store_align16_local
29111 : /* 61342*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29112 : /* 61344*/ OPC_CheckComplexPat, /*CP*/9, /*#*/2, // SelectDS1Addr1Offset:$ #3 #4
29113 : /* 61347*/ OPC_EmitMergeInputChains1_0,
29114 : /* 61348*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
29115 : /* 61351*/ OPC_EmitInteger, MVT::i1, 0,
29116 : /* 61354*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE_B128_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
29117 : 4/*#Ops*/, 3, 1, 5, 6,
29118 : // Src: (st v4i32:{ *:[v4i32] }:$value, (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_local>><<P:Predicate_store_align16_local>> - Complexity = 113
29119 : // Dst: (DS_WRITE_B128_gfx9 ?:{ *:[i32] }:$ptr, ?:{ *:[v4i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
29120 : /* 61363*/ /*Scope*/ 83, /*->61447*/
29121 : /* 61364*/ OPC_MoveChild1,
29122 : /* 61365*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
29123 : /* 61368*/ OPC_RecordChild0, // #1 = $value
29124 : /* 61369*/ OPC_CheckChild1Integer, 16,
29125 : /* 61371*/ OPC_CheckChild1Type, MVT::i32,
29126 : /* 61373*/ OPC_CheckType, MVT::i32,
29127 : /* 61375*/ OPC_MoveParent,
29128 : /* 61376*/ OPC_RecordChild2, // #2 = $MUBUFScratchOffset:srsrc:soffset:offset
29129 : /* 61377*/ OPC_CheckPredicate, 26, // Predicate_unindexedstore
29130 : /* 61379*/ OPC_CheckPredicate, 28, // Predicate_truncstore
29131 : /* 61381*/ OPC_Scope, 31, /*->61414*/ // 2 children in Scope
29132 : /* 61383*/ OPC_CheckPredicate, 29, // Predicate_truncstorei16
29133 : /* 61385*/ OPC_CheckPredicate, 15, // Predicate_store_hi16_private
29134 : /* 61387*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29135 : /* 61389*/ OPC_CheckComplexPat, /*CP*/6, /*#*/2, // SelectMUBUFScratchOffset:$ #3 #4 #5
29136 : /* 61392*/ OPC_EmitMergeInputChains1_0,
29137 : /* 61393*/ OPC_EmitInteger, MVT::i1, 0,
29138 : /* 61396*/ OPC_EmitInteger, MVT::i1, 0,
29139 : /* 61399*/ OPC_EmitInteger, MVT::i1, 0,
29140 : /* 61402*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_SHORT_D16_HI_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
29141 : 7/*#Ops*/, 1, 3, 4, 5, 6, 7, 8,
29142 : // Src: (st (srl:{ *:[i32] } i32:{ *:[i32] }:$value, 16:{ *:[i32] }), (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei16>><<P:Predicate_store_hi16_private>> - Complexity = 36
29143 : // Dst: (BUFFER_STORE_SHORT_D16_HI_OFFSET ?:{ *:[i32] }:$value, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
29144 : /* 61414*/ /*Scope*/ 31, /*->61446*/
29145 : /* 61415*/ OPC_CheckPredicate, 30, // Predicate_truncstorei8
29146 : /* 61417*/ OPC_CheckPredicate, 15, // Predicate_truncstorei8_hi16_private
29147 : /* 61419*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29148 : /* 61421*/ OPC_CheckComplexPat, /*CP*/6, /*#*/2, // SelectMUBUFScratchOffset:$ #3 #4 #5
29149 : /* 61424*/ OPC_EmitMergeInputChains1_0,
29150 : /* 61425*/ OPC_EmitInteger, MVT::i1, 0,
29151 : /* 61428*/ OPC_EmitInteger, MVT::i1, 0,
29152 : /* 61431*/ OPC_EmitInteger, MVT::i1, 0,
29153 : /* 61434*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_BYTE_D16_HI_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
29154 : 7/*#Ops*/, 1, 3, 4, 5, 6, 7, 8,
29155 : // Src: (st (srl:{ *:[i32] } i32:{ *:[i32] }:$value, 16:{ *:[i32] }), (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei8>><<P:Predicate_truncstorei8_hi16_private>> - Complexity = 36
29156 : // Dst: (BUFFER_STORE_BYTE_D16_HI_OFFSET ?:{ *:[i32] }:$value, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
29157 : /* 61446*/ 0, /*End of Scope*/
29158 : /* 61447*/ /*Scope*/ 47|128,1/*175*/, /*->61624*/
29159 : /* 61449*/ OPC_RecordChild1, // #1 = $vdata
29160 : /* 61450*/ OPC_Scope, 84, /*->61536*/ // 4 children in Scope
29161 : /* 61452*/ OPC_CheckChild1Type, MVT::i32,
29162 : /* 61454*/ OPC_RecordChild2, // #2 = $MUBUFAddr64:srsrc:vaddr:soffset:offset:glc:slc:tfe
29163 : /* 61455*/ OPC_CheckPredicate, 26, // Predicate_unindexedstore
29164 : /* 61457*/ OPC_Scope, 52, /*->61511*/ // 2 children in Scope
29165 : /* 61459*/ OPC_CheckPredicate, 28, // Predicate_truncstore
29166 : /* 61461*/ OPC_Scope, 23, /*->61486*/ // 2 children in Scope
29167 : /* 61463*/ OPC_CheckPredicate, 30, // Predicate_truncstorei8
29168 : /* 61465*/ OPC_CheckPredicate, 31, // Predicate_truncstorei8_global
29169 : /* 61467*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29170 : /* 61469*/ OPC_CheckComplexPat, /*CP*/5, /*#*/2, // SelectMUBUFAddr64:$ #3 #4 #5 #6 #7 #8 #9
29171 : /* 61472*/ OPC_EmitMergeInputChains1_0,
29172 : /* 61473*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_BYTE_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
29173 : 8/*#Ops*/, 1, 4, 3, 5, 6, 7, 8, 9,
29174 : // Src: (st i32:{ *:[i32] }:$vdata, (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei8>><<P:Predicate_truncstorei8_global>> - Complexity = 28
29175 : // Dst: (BUFFER_STORE_BYTE_ADDR64 i32:{ *:[i32] }:$vdata, i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
29176 : /* 61486*/ /*Scope*/ 23, /*->61510*/
29177 : /* 61487*/ OPC_CheckPredicate, 29, // Predicate_truncstorei16
29178 : /* 61489*/ OPC_CheckPredicate, 31, // Predicate_truncstorei16_global
29179 : /* 61491*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29180 : /* 61493*/ OPC_CheckComplexPat, /*CP*/5, /*#*/2, // SelectMUBUFAddr64:$ #3 #4 #5 #6 #7 #8 #9
29181 : /* 61496*/ OPC_EmitMergeInputChains1_0,
29182 : /* 61497*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_SHORT_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
29183 : 8/*#Ops*/, 1, 4, 3, 5, 6, 7, 8, 9,
29184 : // Src: (st i32:{ *:[i32] }:$vdata, (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei16>><<P:Predicate_truncstorei16_global>> - Complexity = 28
29185 : // Dst: (BUFFER_STORE_SHORT_ADDR64 i32:{ *:[i32] }:$vdata, i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
29186 : /* 61510*/ 0, /*End of Scope*/
29187 : /* 61511*/ /*Scope*/ 23, /*->61535*/
29188 : /* 61512*/ OPC_CheckPredicate, 27, // Predicate_store
29189 : /* 61514*/ OPC_CheckPredicate, 31, // Predicate_store_global
29190 : /* 61516*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29191 : /* 61518*/ OPC_CheckComplexPat, /*CP*/5, /*#*/2, // SelectMUBUFAddr64:$ #3 #4 #5 #6 #7 #8 #9
29192 : /* 61521*/ OPC_EmitMergeInputChains1_0,
29193 : /* 61522*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORD_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
29194 : 8/*#Ops*/, 1, 4, 3, 5, 6, 7, 8, 9,
29195 : // Src: (st i32:{ *:[i32] }:$vdata, (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_global>> - Complexity = 28
29196 : // Dst: (BUFFER_STORE_DWORD_ADDR64 i32:{ *:[i32] }:$vdata, i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
29197 : /* 61535*/ 0, /*End of Scope*/
29198 : /* 61536*/ /*Scope*/ 28, /*->61565*/
29199 : /* 61537*/ OPC_CheckChild1Type, MVT::v2i32,
29200 : /* 61539*/ OPC_RecordChild2, // #2 = $MUBUFAddr64:srsrc:vaddr:soffset:offset:glc:slc:tfe
29201 : /* 61540*/ OPC_CheckPredicate, 26, // Predicate_unindexedstore
29202 : /* 61542*/ OPC_CheckPredicate, 27, // Predicate_store
29203 : /* 61544*/ OPC_CheckPredicate, 31, // Predicate_store_global
29204 : /* 61546*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29205 : /* 61548*/ OPC_CheckComplexPat, /*CP*/5, /*#*/2, // SelectMUBUFAddr64:$ #3 #4 #5 #6 #7 #8 #9
29206 : /* 61551*/ OPC_EmitMergeInputChains1_0,
29207 : /* 61552*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORDX2_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
29208 : 8/*#Ops*/, 1, 4, 3, 5, 6, 7, 8, 9,
29209 : // Src: (st v2i32:{ *:[v2i32] }:$vdata, (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_global>> - Complexity = 28
29210 : // Dst: (BUFFER_STORE_DWORDX2_ADDR64 v2i32:{ *:[v2i32] }:$vdata, i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
29211 : /* 61565*/ /*Scope*/ 28, /*->61594*/
29212 : /* 61566*/ OPC_CheckChild1Type, MVT::Untyped,
29213 : /* 61568*/ OPC_RecordChild2, // #2 = $MUBUFAddr64:srsrc:vaddr:soffset:offset:glc:slc:tfe
29214 : /* 61569*/ OPC_CheckPredicate, 26, // Predicate_unindexedstore
29215 : /* 61571*/ OPC_CheckPredicate, 27, // Predicate_store
29216 : /* 61573*/ OPC_CheckPredicate, 31, // Predicate_store_global
29217 : /* 61575*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29218 : /* 61577*/ OPC_CheckComplexPat, /*CP*/5, /*#*/2, // SelectMUBUFAddr64:$ #3 #4 #5 #6 #7 #8 #9
29219 : /* 61580*/ OPC_EmitMergeInputChains1_0,
29220 : /* 61581*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORDX3_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
29221 : 8/*#Ops*/, 1, 4, 3, 5, 6, 7, 8, 9,
29222 : // Src: (st untyped:{ *:[Untyped] }:$vdata, (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_global>> - Complexity = 28
29223 : // Dst: (BUFFER_STORE_DWORDX3_ADDR64 untyped:{ *:[Untyped] }:$vdata, i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
29224 : /* 61594*/ /*Scope*/ 28, /*->61623*/
29225 : /* 61595*/ OPC_CheckChild1Type, MVT::v4i32,
29226 : /* 61597*/ OPC_RecordChild2, // #2 = $MUBUFAddr64:srsrc:vaddr:soffset:offset:glc:slc:tfe
29227 : /* 61598*/ OPC_CheckPredicate, 26, // Predicate_unindexedstore
29228 : /* 61600*/ OPC_CheckPredicate, 27, // Predicate_store
29229 : /* 61602*/ OPC_CheckPredicate, 31, // Predicate_store_global
29230 : /* 61604*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29231 : /* 61606*/ OPC_CheckComplexPat, /*CP*/5, /*#*/2, // SelectMUBUFAddr64:$ #3 #4 #5 #6 #7 #8 #9
29232 : /* 61609*/ OPC_EmitMergeInputChains1_0,
29233 : /* 61610*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORDX4_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
29234 : 8/*#Ops*/, 1, 4, 3, 5, 6, 7, 8, 9,
29235 : // Src: (st v4i32:{ *:[v4i32] }:$vdata, (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_global>> - Complexity = 28
29236 : // Dst: (BUFFER_STORE_DWORDX4_ADDR64 v4i32:{ *:[v4i32] }:$vdata, i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
29237 : /* 61623*/ 0, /*End of Scope*/
29238 : /* 61624*/ /*Scope*/ 85, /*->61710*/
29239 : /* 61625*/ OPC_MoveChild1,
29240 : /* 61626*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
29241 : /* 61629*/ OPC_RecordChild0, // #1 = $value
29242 : /* 61630*/ OPC_CheckChild1Integer, 16,
29243 : /* 61632*/ OPC_CheckChild1Type, MVT::i32,
29244 : /* 61634*/ OPC_CheckType, MVT::i32,
29245 : /* 61636*/ OPC_MoveParent,
29246 : /* 61637*/ OPC_RecordChild2, // #2 = $MUBUFScratchOffen:srsrc:vaddr:soffset:offset
29247 : /* 61638*/ OPC_CheckPredicate, 26, // Predicate_unindexedstore
29248 : /* 61640*/ OPC_CheckPredicate, 28, // Predicate_truncstore
29249 : /* 61642*/ OPC_Scope, 32, /*->61676*/ // 2 children in Scope
29250 : /* 61644*/ OPC_CheckPredicate, 29, // Predicate_truncstorei16
29251 : /* 61646*/ OPC_CheckPredicate, 15, // Predicate_store_hi16_private
29252 : /* 61648*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29253 : /* 61650*/ OPC_CheckComplexPat, /*CP*/8, /*#*/2, // SelectMUBUFScratchOffen:$ #3 #4 #5 #6
29254 : /* 61653*/ OPC_EmitMergeInputChains1_0,
29255 : /* 61654*/ OPC_EmitInteger, MVT::i1, 0,
29256 : /* 61657*/ OPC_EmitInteger, MVT::i1, 0,
29257 : /* 61660*/ OPC_EmitInteger, MVT::i1, 0,
29258 : /* 61663*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_SHORT_D16_HI_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
29259 : 8/*#Ops*/, 1, 4, 3, 5, 6, 7, 8, 9,
29260 : // Src: (st (srl:{ *:[i32] } i32:{ *:[i32] }:$value, 16:{ *:[i32] }), (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei16>><<P:Predicate_store_hi16_private>> - Complexity = 28
29261 : // Dst: (BUFFER_STORE_SHORT_D16_HI_OFFEN ?:{ *:[i32] }:$value, ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
29262 : /* 61676*/ /*Scope*/ 32, /*->61709*/
29263 : /* 61677*/ OPC_CheckPredicate, 30, // Predicate_truncstorei8
29264 : /* 61679*/ OPC_CheckPredicate, 15, // Predicate_truncstorei8_hi16_private
29265 : /* 61681*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29266 : /* 61683*/ OPC_CheckComplexPat, /*CP*/8, /*#*/2, // SelectMUBUFScratchOffen:$ #3 #4 #5 #6
29267 : /* 61686*/ OPC_EmitMergeInputChains1_0,
29268 : /* 61687*/ OPC_EmitInteger, MVT::i1, 0,
29269 : /* 61690*/ OPC_EmitInteger, MVT::i1, 0,
29270 : /* 61693*/ OPC_EmitInteger, MVT::i1, 0,
29271 : /* 61696*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_BYTE_D16_HI_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
29272 : 8/*#Ops*/, 1, 4, 3, 5, 6, 7, 8, 9,
29273 : // Src: (st (srl:{ *:[i32] } i32:{ *:[i32] }:$value, 16:{ *:[i32] }), (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei8>><<P:Predicate_truncstorei8_hi16_private>> - Complexity = 28
29274 : // Dst: (BUFFER_STORE_BYTE_D16_HI_OFFEN ?:{ *:[i32] }:$value, ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
29275 : /* 61709*/ 0, /*End of Scope*/
29276 : /* 61710*/ /*Scope*/ 75|128,3/*459*/, /*->62171*/
29277 : /* 61712*/ OPC_RecordChild1, // #1 = $value
29278 : /* 61713*/ OPC_Scope, 54|128,1/*182*/, /*->61898*/ // 5 children in Scope
29279 : /* 61716*/ OPC_CheckChild1Type, MVT::i32,
29280 : /* 61718*/ OPC_RecordChild2, // #2 = $MUBUFScratchOffset:srsrc:soffset:offset
29281 : /* 61719*/ OPC_CheckPredicate, 26, // Predicate_unindexedstore
29282 : /* 61721*/ OPC_Scope, 68, /*->61791*/ // 4 children in Scope
29283 : /* 61723*/ OPC_CheckPredicate, 28, // Predicate_truncstore
29284 : /* 61725*/ OPC_Scope, 31, /*->61758*/ // 2 children in Scope
29285 : /* 61727*/ OPC_CheckPredicate, 30, // Predicate_truncstorei8
29286 : /* 61729*/ OPC_CheckPredicate, 15, // Predicate_truncstorei8_private
29287 : /* 61731*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29288 : /* 61733*/ OPC_CheckComplexPat, /*CP*/6, /*#*/2, // SelectMUBUFScratchOffset:$ #3 #4 #5
29289 : /* 61736*/ OPC_EmitMergeInputChains1_0,
29290 : /* 61737*/ OPC_EmitInteger, MVT::i1, 0,
29291 : /* 61740*/ OPC_EmitInteger, MVT::i1, 0,
29292 : /* 61743*/ OPC_EmitInteger, MVT::i1, 0,
29293 : /* 61746*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_BYTE_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
29294 : 7/*#Ops*/, 1, 3, 4, 5, 6, 7, 8,
29295 : // Src: (st i32:{ *:[i32] }:$value, (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei8>><<P:Predicate_truncstorei8_private>> - Complexity = 27
29296 : // Dst: (BUFFER_STORE_BYTE_OFFSET ?:{ *:[i32] }:$value, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
29297 : /* 61758*/ /*Scope*/ 31, /*->61790*/
29298 : /* 61759*/ OPC_CheckPredicate, 29, // Predicate_truncstorei16
29299 : /* 61761*/ OPC_CheckPredicate, 15, // Predicate_truncstorei16_private
29300 : /* 61763*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29301 : /* 61765*/ OPC_CheckComplexPat, /*CP*/6, /*#*/2, // SelectMUBUFScratchOffset:$ #3 #4 #5
29302 : /* 61768*/ OPC_EmitMergeInputChains1_0,
29303 : /* 61769*/ OPC_EmitInteger, MVT::i1, 0,
29304 : /* 61772*/ OPC_EmitInteger, MVT::i1, 0,
29305 : /* 61775*/ OPC_EmitInteger, MVT::i1, 0,
29306 : /* 61778*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_SHORT_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
29307 : 7/*#Ops*/, 1, 3, 4, 5, 6, 7, 8,
29308 : // Src: (st i32:{ *:[i32] }:$value, (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei16>><<P:Predicate_truncstorei16_private>> - Complexity = 27
29309 : // Dst: (BUFFER_STORE_SHORT_OFFSET ?:{ *:[i32] }:$value, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
29310 : /* 61790*/ 0, /*End of Scope*/
29311 : /* 61791*/ /*Scope*/ 31, /*->61823*/
29312 : /* 61792*/ OPC_CheckPredicate, 27, // Predicate_store
29313 : /* 61794*/ OPC_CheckPredicate, 15, // Predicate_store_private
29314 : /* 61796*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29315 : /* 61798*/ OPC_CheckComplexPat, /*CP*/6, /*#*/2, // SelectMUBUFScratchOffset:$ #3 #4 #5
29316 : /* 61801*/ OPC_EmitMergeInputChains1_0,
29317 : /* 61802*/ OPC_EmitInteger, MVT::i1, 0,
29318 : /* 61805*/ OPC_EmitInteger, MVT::i1, 0,
29319 : /* 61808*/ OPC_EmitInteger, MVT::i1, 0,
29320 : /* 61811*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORD_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
29321 : 7/*#Ops*/, 1, 3, 4, 5, 6, 7, 8,
29322 : // Src: (st i32:{ *:[i32] }:$value, (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_private>> - Complexity = 27
29323 : // Dst: (BUFFER_STORE_DWORD_OFFSET ?:{ *:[i32] }:$value, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
29324 : /* 61823*/ /*Scope*/ 50, /*->61874*/
29325 : /* 61824*/ OPC_CheckPredicate, 28, // Predicate_truncstore
29326 : /* 61826*/ OPC_Scope, 22, /*->61850*/ // 2 children in Scope
29327 : /* 61828*/ OPC_CheckPredicate, 30, // Predicate_truncstorei8
29328 : /* 61830*/ OPC_CheckPredicate, 31, // Predicate_truncstorei8_global
29329 : /* 61832*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29330 : /* 61834*/ OPC_CheckComplexPat, /*CP*/7, /*#*/2, // SelectMUBUFOffset:$ #3 #4 #5 #6 #7 #8
29331 : /* 61837*/ OPC_EmitMergeInputChains1_0,
29332 : /* 61838*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_BYTE_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
29333 : 7/*#Ops*/, 1, 3, 4, 5, 6, 7, 8,
29334 : // Src: (st i32:{ *:[i32] }:$vdata, (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei8>><<P:Predicate_truncstorei8_global>> - Complexity = 25
29335 : // Dst: (BUFFER_STORE_BYTE_OFFSET i32:{ *:[i32] }:$vdata, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
29336 : /* 61850*/ /*Scope*/ 22, /*->61873*/
29337 : /* 61851*/ OPC_CheckPredicate, 29, // Predicate_truncstorei16
29338 : /* 61853*/ OPC_CheckPredicate, 31, // Predicate_truncstorei16_global
29339 : /* 61855*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29340 : /* 61857*/ OPC_CheckComplexPat, /*CP*/7, /*#*/2, // SelectMUBUFOffset:$ #3 #4 #5 #6 #7 #8
29341 : /* 61860*/ OPC_EmitMergeInputChains1_0,
29342 : /* 61861*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_SHORT_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
29343 : 7/*#Ops*/, 1, 3, 4, 5, 6, 7, 8,
29344 : // Src: (st i32:{ *:[i32] }:$vdata, (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei16>><<P:Predicate_truncstorei16_global>> - Complexity = 25
29345 : // Dst: (BUFFER_STORE_SHORT_OFFSET i32:{ *:[i32] }:$vdata, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
29346 : /* 61873*/ 0, /*End of Scope*/
29347 : /* 61874*/ /*Scope*/ 22, /*->61897*/
29348 : /* 61875*/ OPC_CheckPredicate, 27, // Predicate_store
29349 : /* 61877*/ OPC_CheckPredicate, 31, // Predicate_store_global
29350 : /* 61879*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29351 : /* 61881*/ OPC_CheckComplexPat, /*CP*/7, /*#*/2, // SelectMUBUFOffset:$ #3 #4 #5 #6 #7 #8
29352 : /* 61884*/ OPC_EmitMergeInputChains1_0,
29353 : /* 61885*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORD_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
29354 : 7/*#Ops*/, 1, 3, 4, 5, 6, 7, 8,
29355 : // Src: (st i32:{ *:[i32] }:$vdata, (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_global>> - Complexity = 25
29356 : // Dst: (BUFFER_STORE_DWORD_OFFSET i32:{ *:[i32] }:$vdata, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
29357 : /* 61897*/ 0, /*End of Scope*/
29358 : /* 61898*/ /*Scope*/ 121, /*->62020*/
29359 : /* 61899*/ OPC_CheckChild1Type, MVT::i16,
29360 : /* 61901*/ OPC_RecordChild2, // #2 = $MUBUFScratchOffset:srsrc:soffset:offset
29361 : /* 61902*/ OPC_CheckPredicate, 26, // Predicate_unindexedstore
29362 : /* 61904*/ OPC_Scope, 33, /*->61939*/ // 4 children in Scope
29363 : /* 61906*/ OPC_CheckPredicate, 28, // Predicate_truncstore
29364 : /* 61908*/ OPC_CheckPredicate, 30, // Predicate_truncstorei8
29365 : /* 61910*/ OPC_CheckPredicate, 15, // Predicate_truncstorei8_private
29366 : /* 61912*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29367 : /* 61914*/ OPC_CheckComplexPat, /*CP*/6, /*#*/2, // SelectMUBUFScratchOffset:$ #3 #4 #5
29368 : /* 61917*/ OPC_EmitMergeInputChains1_0,
29369 : /* 61918*/ OPC_EmitInteger, MVT::i1, 0,
29370 : /* 61921*/ OPC_EmitInteger, MVT::i1, 0,
29371 : /* 61924*/ OPC_EmitInteger, MVT::i1, 0,
29372 : /* 61927*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_BYTE_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
29373 : 7/*#Ops*/, 1, 3, 4, 5, 6, 7, 8,
29374 : // Src: (st i16:{ *:[i16] }:$value, (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei8>><<P:Predicate_truncstorei8_private>> - Complexity = 27
29375 : // Dst: (BUFFER_STORE_BYTE_OFFSET ?:{ *:[i16] }:$value, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
29376 : /* 61939*/ /*Scope*/ 31, /*->61971*/
29377 : /* 61940*/ OPC_CheckPredicate, 27, // Predicate_store
29378 : /* 61942*/ OPC_CheckPredicate, 15, // Predicate_store_private
29379 : /* 61944*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29380 : /* 61946*/ OPC_CheckComplexPat, /*CP*/6, /*#*/2, // SelectMUBUFScratchOffset:$ #3 #4 #5
29381 : /* 61949*/ OPC_EmitMergeInputChains1_0,
29382 : /* 61950*/ OPC_EmitInteger, MVT::i1, 0,
29383 : /* 61953*/ OPC_EmitInteger, MVT::i1, 0,
29384 : /* 61956*/ OPC_EmitInteger, MVT::i1, 0,
29385 : /* 61959*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_SHORT_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
29386 : 7/*#Ops*/, 1, 3, 4, 5, 6, 7, 8,
29387 : // Src: (st i16:{ *:[i16] }:$value, (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_private>> - Complexity = 27
29388 : // Dst: (BUFFER_STORE_SHORT_OFFSET ?:{ *:[i16] }:$value, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
29389 : /* 61971*/ /*Scope*/ 24, /*->61996*/
29390 : /* 61972*/ OPC_CheckPredicate, 28, // Predicate_truncstore
29391 : /* 61974*/ OPC_CheckPredicate, 30, // Predicate_truncstorei8
29392 : /* 61976*/ OPC_CheckPredicate, 31, // Predicate_truncstorei8_global
29393 : /* 61978*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29394 : /* 61980*/ OPC_CheckComplexPat, /*CP*/7, /*#*/2, // SelectMUBUFOffset:$ #3 #4 #5 #6 #7 #8
29395 : /* 61983*/ OPC_EmitMergeInputChains1_0,
29396 : /* 61984*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_BYTE_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
29397 : 7/*#Ops*/, 1, 3, 4, 5, 6, 7, 8,
29398 : // Src: (st i16:{ *:[i16] }:$vdata, (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei8>><<P:Predicate_truncstorei8_global>> - Complexity = 25
29399 : // Dst: (BUFFER_STORE_BYTE_OFFSET ?:{ *:[i16] }:$vdata, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$glc, ?:{ *:[i1] }:$slc, ?:{ *:[i1] }:$tfe)
29400 : /* 61996*/ /*Scope*/ 22, /*->62019*/
29401 : /* 61997*/ OPC_CheckPredicate, 27, // Predicate_store
29402 : /* 61999*/ OPC_CheckPredicate, 31, // Predicate_store_global
29403 : /* 62001*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29404 : /* 62003*/ OPC_CheckComplexPat, /*CP*/7, /*#*/2, // SelectMUBUFOffset:$ #3 #4 #5 #6 #7 #8
29405 : /* 62006*/ OPC_EmitMergeInputChains1_0,
29406 : /* 62007*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_SHORT_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
29407 : 7/*#Ops*/, 1, 3, 4, 5, 6, 7, 8,
29408 : // Src: (st i16:{ *:[i16] }:$vdata, (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_global>> - Complexity = 25
29409 : // Dst: (BUFFER_STORE_SHORT_OFFSET ?:{ *:[i16] }:$vdata, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$glc, ?:{ *:[i1] }:$slc, ?:{ *:[i1] }:$tfe)
29410 : /* 62019*/ 0, /*End of Scope*/
29411 : /* 62020*/ /*Scope*/ 60, /*->62081*/
29412 : /* 62021*/ OPC_CheckChild1Type, MVT::v2i32,
29413 : /* 62023*/ OPC_RecordChild2, // #2 = $MUBUFScratchOffset:srsrc:soffset:offset
29414 : /* 62024*/ OPC_CheckPredicate, 26, // Predicate_unindexedstore
29415 : /* 62026*/ OPC_CheckPredicate, 27, // Predicate_store
29416 : /* 62028*/ OPC_Scope, 29, /*->62059*/ // 2 children in Scope
29417 : /* 62030*/ OPC_CheckPredicate, 15, // Predicate_store_private
29418 : /* 62032*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29419 : /* 62034*/ OPC_CheckComplexPat, /*CP*/6, /*#*/2, // SelectMUBUFScratchOffset:$ #3 #4 #5
29420 : /* 62037*/ OPC_EmitMergeInputChains1_0,
29421 : /* 62038*/ OPC_EmitInteger, MVT::i1, 0,
29422 : /* 62041*/ OPC_EmitInteger, MVT::i1, 0,
29423 : /* 62044*/ OPC_EmitInteger, MVT::i1, 0,
29424 : /* 62047*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORDX2_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
29425 : 7/*#Ops*/, 1, 3, 4, 5, 6, 7, 8,
29426 : // Src: (st v2i32:{ *:[v2i32] }:$value, (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_private>> - Complexity = 27
29427 : // Dst: (BUFFER_STORE_DWORDX2_OFFSET ?:{ *:[v2i32] }:$value, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
29428 : /* 62059*/ /*Scope*/ 20, /*->62080*/
29429 : /* 62060*/ OPC_CheckPredicate, 31, // Predicate_store_global
29430 : /* 62062*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29431 : /* 62064*/ OPC_CheckComplexPat, /*CP*/7, /*#*/2, // SelectMUBUFOffset:$ #3 #4 #5 #6 #7 #8
29432 : /* 62067*/ OPC_EmitMergeInputChains1_0,
29433 : /* 62068*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORDX2_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
29434 : 7/*#Ops*/, 1, 3, 4, 5, 6, 7, 8,
29435 : // Src: (st v2i32:{ *:[v2i32] }:$vdata, (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_global>> - Complexity = 25
29436 : // Dst: (BUFFER_STORE_DWORDX2_OFFSET v2i32:{ *:[v2i32] }:$vdata, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
29437 : /* 62080*/ 0, /*End of Scope*/
29438 : /* 62081*/ /*Scope*/ 60, /*->62142*/
29439 : /* 62082*/ OPC_CheckChild1Type, MVT::v4i32,
29440 : /* 62084*/ OPC_RecordChild2, // #2 = $MUBUFScratchOffset:srsrc:soffset:offset
29441 : /* 62085*/ OPC_CheckPredicate, 26, // Predicate_unindexedstore
29442 : /* 62087*/ OPC_CheckPredicate, 27, // Predicate_store
29443 : /* 62089*/ OPC_Scope, 29, /*->62120*/ // 2 children in Scope
29444 : /* 62091*/ OPC_CheckPredicate, 15, // Predicate_store_private
29445 : /* 62093*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29446 : /* 62095*/ OPC_CheckComplexPat, /*CP*/6, /*#*/2, // SelectMUBUFScratchOffset:$ #3 #4 #5
29447 : /* 62098*/ OPC_EmitMergeInputChains1_0,
29448 : /* 62099*/ OPC_EmitInteger, MVT::i1, 0,
29449 : /* 62102*/ OPC_EmitInteger, MVT::i1, 0,
29450 : /* 62105*/ OPC_EmitInteger, MVT::i1, 0,
29451 : /* 62108*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORDX4_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
29452 : 7/*#Ops*/, 1, 3, 4, 5, 6, 7, 8,
29453 : // Src: (st v4i32:{ *:[v4i32] }:$value, (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_private>> - Complexity = 27
29454 : // Dst: (BUFFER_STORE_DWORDX4_OFFSET ?:{ *:[v4i32] }:$value, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
29455 : /* 62120*/ /*Scope*/ 20, /*->62141*/
29456 : /* 62121*/ OPC_CheckPredicate, 31, // Predicate_store_global
29457 : /* 62123*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29458 : /* 62125*/ OPC_CheckComplexPat, /*CP*/7, /*#*/2, // SelectMUBUFOffset:$ #3 #4 #5 #6 #7 #8
29459 : /* 62128*/ OPC_EmitMergeInputChains1_0,
29460 : /* 62129*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORDX4_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
29461 : 7/*#Ops*/, 1, 3, 4, 5, 6, 7, 8,
29462 : // Src: (st v4i32:{ *:[v4i32] }:$vdata, (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_global>> - Complexity = 25
29463 : // Dst: (BUFFER_STORE_DWORDX4_OFFSET v4i32:{ *:[v4i32] }:$vdata, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
29464 : /* 62141*/ 0, /*End of Scope*/
29465 : /* 62142*/ /*Scope*/ 27, /*->62170*/
29466 : /* 62143*/ OPC_CheckChild1Type, MVT::Untyped,
29467 : /* 62145*/ OPC_RecordChild2, // #2 = $MUBUFOffset:srsrc:soffset:offset:glc:slc:tfe
29468 : /* 62146*/ OPC_CheckPredicate, 26, // Predicate_unindexedstore
29469 : /* 62148*/ OPC_CheckPredicate, 27, // Predicate_store
29470 : /* 62150*/ OPC_CheckPredicate, 31, // Predicate_store_global
29471 : /* 62152*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29472 : /* 62154*/ OPC_CheckComplexPat, /*CP*/7, /*#*/2, // SelectMUBUFOffset:$ #3 #4 #5 #6 #7 #8
29473 : /* 62157*/ OPC_EmitMergeInputChains1_0,
29474 : /* 62158*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORDX3_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
29475 : 7/*#Ops*/, 1, 3, 4, 5, 6, 7, 8,
29476 : // Src: (st untyped:{ *:[Untyped] }:$vdata, (MUBUFOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_global>> - Complexity = 25
29477 : // Dst: (BUFFER_STORE_DWORDX3_OFFSET untyped:{ *:[Untyped] }:$vdata, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$glc, i1:{ *:[i1] }:$slc, i1:{ *:[i1] }:$tfe)
29478 : /* 62170*/ 0, /*End of Scope*/
29479 : /* 62171*/ /*Scope*/ 71, /*->62243*/
29480 : /* 62172*/ OPC_MoveChild1,
29481 : /* 62173*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
29482 : /* 62176*/ OPC_RecordChild0, // #1 = $value
29483 : /* 62177*/ OPC_CheckChild1Integer, 16,
29484 : /* 62179*/ OPC_CheckChild1Type, MVT::i32,
29485 : /* 62181*/ OPC_CheckType, MVT::i32,
29486 : /* 62183*/ OPC_MoveParent,
29487 : /* 62184*/ OPC_RecordChild2, // #2 = $DS1Addr1Offset:ptr:offset
29488 : /* 62185*/ OPC_CheckPredicate, 26, // Predicate_unindexedstore
29489 : /* 62187*/ OPC_CheckPredicate, 28, // Predicate_truncstore
29490 : /* 62189*/ OPC_Scope, 25, /*->62216*/ // 2 children in Scope
29491 : /* 62191*/ OPC_CheckPredicate, 29, // Predicate_truncstorei16
29492 : /* 62193*/ OPC_CheckPredicate, 18, // Predicate_store_local_hi16
29493 : /* 62195*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29494 : /* 62197*/ OPC_CheckComplexPat, /*CP*/9, /*#*/2, // SelectDS1Addr1Offset:$ #3 #4
29495 : /* 62200*/ OPC_EmitMergeInputChains1_0,
29496 : /* 62201*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
29497 : /* 62204*/ OPC_EmitInteger, MVT::i1, 0,
29498 : /* 62207*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE_B16_D16_HI), 0|OPFL_Chain|OPFL_MemRefs,
29499 : 4/*#Ops*/, 3, 1, 5, 6,
29500 : // Src: (st (srl:{ *:[i32] } i32:{ *:[i32] }:$value, 16:{ *:[i32] }), (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei16>><<P:Predicate_store_local_hi16>> - Complexity = 21
29501 : // Dst: (DS_WRITE_B16_D16_HI ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
29502 : /* 62216*/ /*Scope*/ 25, /*->62242*/
29503 : /* 62217*/ OPC_CheckPredicate, 30, // Predicate_truncstorei8
29504 : /* 62219*/ OPC_CheckPredicate, 18, // Predicate_truncstorei8_local_hi16
29505 : /* 62221*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29506 : /* 62223*/ OPC_CheckComplexPat, /*CP*/9, /*#*/2, // SelectDS1Addr1Offset:$ #3 #4
29507 : /* 62226*/ OPC_EmitMergeInputChains1_0,
29508 : /* 62227*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
29509 : /* 62230*/ OPC_EmitInteger, MVT::i1, 0,
29510 : /* 62233*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE_B8_D16_HI), 0|OPFL_Chain|OPFL_MemRefs,
29511 : 4/*#Ops*/, 3, 1, 5, 6,
29512 : // Src: (st (srl:{ *:[i32] } i32:{ *:[i32] }:$value, 16:{ *:[i32] }), (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei8>><<P:Predicate_truncstorei8_local_hi16>> - Complexity = 21
29513 : // Dst: (DS_WRITE_B8_D16_HI ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
29514 : /* 62242*/ 0, /*End of Scope*/
29515 : /* 62243*/ /*Scope*/ 11|128,2/*267*/, /*->62512*/
29516 : /* 62245*/ OPC_RecordChild1, // #1 = $value
29517 : /* 62246*/ OPC_Scope, 111, /*->62359*/ // 4 children in Scope
29518 : /* 62248*/ OPC_CheckChild1Type, MVT::i32,
29519 : /* 62250*/ OPC_RecordChild2, // #2 = $MUBUFScratchOffen:srsrc:vaddr:soffset:offset
29520 : /* 62251*/ OPC_CheckPredicate, 26, // Predicate_unindexedstore
29521 : /* 62253*/ OPC_Scope, 70, /*->62325*/ // 2 children in Scope
29522 : /* 62255*/ OPC_CheckPredicate, 28, // Predicate_truncstore
29523 : /* 62257*/ OPC_Scope, 32, /*->62291*/ // 2 children in Scope
29524 : /* 62259*/ OPC_CheckPredicate, 30, // Predicate_truncstorei8
29525 : /* 62261*/ OPC_CheckPredicate, 15, // Predicate_truncstorei8_private
29526 : /* 62263*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29527 : /* 62265*/ OPC_CheckComplexPat, /*CP*/8, /*#*/2, // SelectMUBUFScratchOffen:$ #3 #4 #5 #6
29528 : /* 62268*/ OPC_EmitMergeInputChains1_0,
29529 : /* 62269*/ OPC_EmitInteger, MVT::i1, 0,
29530 : /* 62272*/ OPC_EmitInteger, MVT::i1, 0,
29531 : /* 62275*/ OPC_EmitInteger, MVT::i1, 0,
29532 : /* 62278*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_BYTE_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
29533 : 8/*#Ops*/, 1, 4, 3, 5, 6, 7, 8, 9,
29534 : // Src: (st i32:{ *:[i32] }:$value, (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei8>><<P:Predicate_truncstorei8_private>> - Complexity = 19
29535 : // Dst: (BUFFER_STORE_BYTE_OFFEN ?:{ *:[i32] }:$value, ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
29536 : /* 62291*/ /*Scope*/ 32, /*->62324*/
29537 : /* 62292*/ OPC_CheckPredicate, 29, // Predicate_truncstorei16
29538 : /* 62294*/ OPC_CheckPredicate, 15, // Predicate_truncstorei16_private
29539 : /* 62296*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29540 : /* 62298*/ OPC_CheckComplexPat, /*CP*/8, /*#*/2, // SelectMUBUFScratchOffen:$ #3 #4 #5 #6
29541 : /* 62301*/ OPC_EmitMergeInputChains1_0,
29542 : /* 62302*/ OPC_EmitInteger, MVT::i1, 0,
29543 : /* 62305*/ OPC_EmitInteger, MVT::i1, 0,
29544 : /* 62308*/ OPC_EmitInteger, MVT::i1, 0,
29545 : /* 62311*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_SHORT_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
29546 : 8/*#Ops*/, 1, 4, 3, 5, 6, 7, 8, 9,
29547 : // Src: (st i32:{ *:[i32] }:$value, (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei16>><<P:Predicate_truncstorei16_private>> - Complexity = 19
29548 : // Dst: (BUFFER_STORE_SHORT_OFFEN ?:{ *:[i32] }:$value, ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
29549 : /* 62324*/ 0, /*End of Scope*/
29550 : /* 62325*/ /*Scope*/ 32, /*->62358*/
29551 : /* 62326*/ OPC_CheckPredicate, 27, // Predicate_store
29552 : /* 62328*/ OPC_CheckPredicate, 15, // Predicate_store_private
29553 : /* 62330*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29554 : /* 62332*/ OPC_CheckComplexPat, /*CP*/8, /*#*/2, // SelectMUBUFScratchOffen:$ #3 #4 #5 #6
29555 : /* 62335*/ OPC_EmitMergeInputChains1_0,
29556 : /* 62336*/ OPC_EmitInteger, MVT::i1, 0,
29557 : /* 62339*/ OPC_EmitInteger, MVT::i1, 0,
29558 : /* 62342*/ OPC_EmitInteger, MVT::i1, 0,
29559 : /* 62345*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORD_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
29560 : 8/*#Ops*/, 1, 4, 3, 5, 6, 7, 8, 9,
29561 : // Src: (st i32:{ *:[i32] }:$value, (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_private>> - Complexity = 19
29562 : // Dst: (BUFFER_STORE_DWORD_OFFEN ?:{ *:[i32] }:$value, ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
29563 : /* 62358*/ 0, /*End of Scope*/
29564 : /* 62359*/ /*Scope*/ 75, /*->62435*/
29565 : /* 62360*/ OPC_CheckChild1Type, MVT::i16,
29566 : /* 62362*/ OPC_RecordChild2, // #2 = $MUBUFScratchOffen:srsrc:vaddr:soffset:offset
29567 : /* 62363*/ OPC_CheckPredicate, 26, // Predicate_unindexedstore
29568 : /* 62365*/ OPC_Scope, 34, /*->62401*/ // 2 children in Scope
29569 : /* 62367*/ OPC_CheckPredicate, 28, // Predicate_truncstore
29570 : /* 62369*/ OPC_CheckPredicate, 30, // Predicate_truncstorei8
29571 : /* 62371*/ OPC_CheckPredicate, 15, // Predicate_truncstorei8_private
29572 : /* 62373*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29573 : /* 62375*/ OPC_CheckComplexPat, /*CP*/8, /*#*/2, // SelectMUBUFScratchOffen:$ #3 #4 #5 #6
29574 : /* 62378*/ OPC_EmitMergeInputChains1_0,
29575 : /* 62379*/ OPC_EmitInteger, MVT::i1, 0,
29576 : /* 62382*/ OPC_EmitInteger, MVT::i1, 0,
29577 : /* 62385*/ OPC_EmitInteger, MVT::i1, 0,
29578 : /* 62388*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_BYTE_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
29579 : 8/*#Ops*/, 1, 4, 3, 5, 6, 7, 8, 9,
29580 : // Src: (st i16:{ *:[i16] }:$value, (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei8>><<P:Predicate_truncstorei8_private>> - Complexity = 19
29581 : // Dst: (BUFFER_STORE_BYTE_OFFEN ?:{ *:[i16] }:$value, ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
29582 : /* 62401*/ /*Scope*/ 32, /*->62434*/
29583 : /* 62402*/ OPC_CheckPredicate, 27, // Predicate_store
29584 : /* 62404*/ OPC_CheckPredicate, 15, // Predicate_store_private
29585 : /* 62406*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29586 : /* 62408*/ OPC_CheckComplexPat, /*CP*/8, /*#*/2, // SelectMUBUFScratchOffen:$ #3 #4 #5 #6
29587 : /* 62411*/ OPC_EmitMergeInputChains1_0,
29588 : /* 62412*/ OPC_EmitInteger, MVT::i1, 0,
29589 : /* 62415*/ OPC_EmitInteger, MVT::i1, 0,
29590 : /* 62418*/ OPC_EmitInteger, MVT::i1, 0,
29591 : /* 62421*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_SHORT_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
29592 : 8/*#Ops*/, 1, 4, 3, 5, 6, 7, 8, 9,
29593 : // Src: (st i16:{ *:[i16] }:$value, (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_private>> - Complexity = 19
29594 : // Dst: (BUFFER_STORE_SHORT_OFFEN ?:{ *:[i16] }:$value, ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
29595 : /* 62434*/ 0, /*End of Scope*/
29596 : /* 62435*/ /*Scope*/ 37, /*->62473*/
29597 : /* 62436*/ OPC_CheckChild1Type, MVT::v2i32,
29598 : /* 62438*/ OPC_RecordChild2, // #2 = $MUBUFScratchOffen:srsrc:vaddr:soffset:offset
29599 : /* 62439*/ OPC_CheckPredicate, 26, // Predicate_unindexedstore
29600 : /* 62441*/ OPC_CheckPredicate, 27, // Predicate_store
29601 : /* 62443*/ OPC_CheckPredicate, 15, // Predicate_store_private
29602 : /* 62445*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29603 : /* 62447*/ OPC_CheckComplexPat, /*CP*/8, /*#*/2, // SelectMUBUFScratchOffen:$ #3 #4 #5 #6
29604 : /* 62450*/ OPC_EmitMergeInputChains1_0,
29605 : /* 62451*/ OPC_EmitInteger, MVT::i1, 0,
29606 : /* 62454*/ OPC_EmitInteger, MVT::i1, 0,
29607 : /* 62457*/ OPC_EmitInteger, MVT::i1, 0,
29608 : /* 62460*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORDX2_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
29609 : 8/*#Ops*/, 1, 4, 3, 5, 6, 7, 8, 9,
29610 : // Src: (st v2i32:{ *:[v2i32] }:$value, (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_private>> - Complexity = 19
29611 : // Dst: (BUFFER_STORE_DWORDX2_OFFEN ?:{ *:[v2i32] }:$value, ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
29612 : /* 62473*/ /*Scope*/ 37, /*->62511*/
29613 : /* 62474*/ OPC_CheckChild1Type, MVT::v4i32,
29614 : /* 62476*/ OPC_RecordChild2, // #2 = $MUBUFScratchOffen:srsrc:vaddr:soffset:offset
29615 : /* 62477*/ OPC_CheckPredicate, 26, // Predicate_unindexedstore
29616 : /* 62479*/ OPC_CheckPredicate, 27, // Predicate_store
29617 : /* 62481*/ OPC_CheckPredicate, 15, // Predicate_store_private
29618 : /* 62483*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29619 : /* 62485*/ OPC_CheckComplexPat, /*CP*/8, /*#*/2, // SelectMUBUFScratchOffen:$ #3 #4 #5 #6
29620 : /* 62488*/ OPC_EmitMergeInputChains1_0,
29621 : /* 62489*/ OPC_EmitInteger, MVT::i1, 0,
29622 : /* 62492*/ OPC_EmitInteger, MVT::i1, 0,
29623 : /* 62495*/ OPC_EmitInteger, MVT::i1, 0,
29624 : /* 62498*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORDX4_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
29625 : 8/*#Ops*/, 1, 4, 3, 5, 6, 7, 8, 9,
29626 : // Src: (st v4i32:{ *:[v4i32] }:$value, (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_private>> - Complexity = 19
29627 : // Dst: (BUFFER_STORE_DWORDX4_OFFEN ?:{ *:[v4i32] }:$value, ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
29628 : /* 62511*/ 0, /*End of Scope*/
29629 : /* 62512*/ /*Scope*/ 53, /*->62566*/
29630 : /* 62513*/ OPC_CaptureGlueInput,
29631 : /* 62514*/ OPC_RecordChild1, // #1 = $value
29632 : /* 62515*/ OPC_CheckChild1Type, MVT::v2i32,
29633 : /* 62517*/ OPC_RecordChild2, // #2 = $DS64Bit4ByteAligned:ptr:offset0:offset1
29634 : /* 62518*/ OPC_CheckPredicate, 24, // Predicate_unindexedstore_glue
29635 : /* 62520*/ OPC_CheckPredicate, 25, // Predicate_store_glue
29636 : /* 62522*/ OPC_CheckPredicate, 18, // Predicate_store_local_m0
29637 : /* 62524*/ OPC_CheckPatternPredicate, 11, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SEA_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29638 : /* 62526*/ OPC_CheckComplexPat, /*CP*/12, /*#*/2, // SelectDS64Bit4ByteAligned:$ #3 #4 #5
29639 : /* 62529*/ OPC_EmitMergeInputChains1_0,
29640 : /* 62530*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
29641 : /* 62533*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
29642 : MVT::i32, 2/*#Ops*/, 1, 6, // Results = #7
29643 : /* 62541*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
29644 : /* 62544*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
29645 : MVT::i32, 2/*#Ops*/, 1, 8, // Results = #9
29646 : /* 62552*/ OPC_EmitInteger, MVT::i1, 0,
29647 : /* 62555*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE2_B32), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
29648 : 6/*#Ops*/, 3, 7, 9, 4, 5, 10,
29649 : // Src: (AMDGPUst_glue v2i32:{ *:[v2i32] }:$value, (DS64Bit4ByteAligned:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i8:{ *:[i8] }:$offset0, i8:{ *:[i8] }:$offset1))<<P:Predicate_unindexedstore_glue>><<P:Predicate_store_glue>><<P:Predicate_store_local_m0>> - Complexity = 16
29650 : // Dst: (DS_WRITE2_B32 ?:{ *:[i32] }:$ptr, (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v2i32] }:$value, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v2i32] }:$value, sub1:{ *:[i32] }), ?:{ *:[i8] }:$offset0, ?:{ *:[i8] }:$offset1, 0:{ *:[i1] })
29651 : /* 62566*/ /*Scope*/ 52, /*->62619*/
29652 : /* 62567*/ OPC_RecordChild1, // #1 = $value
29653 : /* 62568*/ OPC_CheckChild1Type, MVT::v2i32,
29654 : /* 62570*/ OPC_RecordChild2, // #2 = $DS64Bit4ByteAligned:ptr:offset0:offset1
29655 : /* 62571*/ OPC_CheckPredicate, 26, // Predicate_unindexedstore
29656 : /* 62573*/ OPC_CheckPredicate, 27, // Predicate_store
29657 : /* 62575*/ OPC_CheckPredicate, 18, // Predicate_store_local
29658 : /* 62577*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29659 : /* 62579*/ OPC_CheckComplexPat, /*CP*/12, /*#*/2, // SelectDS64Bit4ByteAligned:$ #3 #4 #5
29660 : /* 62582*/ OPC_EmitMergeInputChains1_0,
29661 : /* 62583*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
29662 : /* 62586*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
29663 : MVT::i32, 2/*#Ops*/, 1, 6, // Results = #7
29664 : /* 62594*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
29665 : /* 62597*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
29666 : MVT::i32, 2/*#Ops*/, 1, 8, // Results = #9
29667 : /* 62605*/ OPC_EmitInteger, MVT::i1, 0,
29668 : /* 62608*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE2_B32_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
29669 : 6/*#Ops*/, 3, 7, 9, 4, 5, 10,
29670 : // Src: (st v2i32:{ *:[v2i32] }:$value, (DS64Bit4ByteAligned:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i8:{ *:[i8] }:$offset0, i8:{ *:[i8] }:$offset1))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_local>> - Complexity = 16
29671 : // Dst: (DS_WRITE2_B32_gfx9 ?:{ *:[i32] }:$ptr, (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v2i32] }:$value, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v2i32] }:$value, sub1:{ *:[i32] }), ?:{ *:[i8] }:$offset0, ?:{ *:[i8] }:$offset1, 0:{ *:[i1] })
29672 : /* 62619*/ /*Scope*/ 67, /*->62687*/
29673 : /* 62620*/ OPC_MoveChild1,
29674 : /* 62621*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
29675 : /* 62624*/ OPC_RecordChild0, // #1 = $data
29676 : /* 62625*/ OPC_CheckChild1Integer, 16,
29677 : /* 62627*/ OPC_CheckChild1Type, MVT::i32,
29678 : /* 62629*/ OPC_CheckType, MVT::i32,
29679 : /* 62631*/ OPC_MoveParent,
29680 : /* 62632*/ OPC_RecordChild2, // #2 = $FLATOffsetSigned:vaddr:offset:slc
29681 : /* 62633*/ OPC_CheckPredicate, 26, // Predicate_unindexedstore
29682 : /* 62635*/ OPC_CheckPredicate, 28, // Predicate_truncstore
29683 : /* 62637*/ OPC_Scope, 23, /*->62662*/ // 2 children in Scope
29684 : /* 62639*/ OPC_CheckPredicate, 29, // Predicate_truncstorei16
29685 : /* 62641*/ OPC_CheckPredicate, 31, // Predicate_truncstorei16_hi16_global
29686 : /* 62643*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29687 : /* 62645*/ OPC_CheckComplexPat, /*CP*/10, /*#*/2, // SelectFlatOffset<true>:$ #3 #4 #5
29688 : /* 62648*/ OPC_EmitMergeInputChains1_0,
29689 : /* 62649*/ OPC_EmitInteger, MVT::i1, 0,
29690 : /* 62652*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::GLOBAL_STORE_SHORT_D16_HI), 0|OPFL_Chain|OPFL_MemRefs,
29691 : 5/*#Ops*/, 3, 1, 4, 6, 5,
29692 : // Src: (st (srl:{ *:[i32] } i32:{ *:[i32] }:$data, 16:{ *:[i32] }), (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei16>><<P:Predicate_truncstorei16_hi16_global>> - Complexity = 15
29693 : // Dst: (GLOBAL_STORE_SHORT_D16_HI ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
29694 : /* 62662*/ /*Scope*/ 23, /*->62686*/
29695 : /* 62663*/ OPC_CheckPredicate, 30, // Predicate_truncstorei8
29696 : /* 62665*/ OPC_CheckPredicate, 31, // Predicate_truncstorei8_hi16_global
29697 : /* 62667*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29698 : /* 62669*/ OPC_CheckComplexPat, /*CP*/10, /*#*/2, // SelectFlatOffset<true>:$ #3 #4 #5
29699 : /* 62672*/ OPC_EmitMergeInputChains1_0,
29700 : /* 62673*/ OPC_EmitInteger, MVT::i1, 0,
29701 : /* 62676*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::GLOBAL_STORE_BYTE_D16_HI), 0|OPFL_Chain|OPFL_MemRefs,
29702 : 5/*#Ops*/, 3, 1, 4, 6, 5,
29703 : // Src: (st (srl:{ *:[i32] } i32:{ *:[i32] }:$data, 16:{ *:[i32] }), (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei8>><<P:Predicate_truncstorei8_hi16_global>> - Complexity = 15
29704 : // Dst: (GLOBAL_STORE_BYTE_D16_HI ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
29705 : /* 62686*/ 0, /*End of Scope*/
29706 : /* 62687*/ /*Scope*/ 34, /*->62722*/
29707 : /* 62688*/ OPC_CaptureGlueInput,
29708 : /* 62689*/ OPC_RecordChild1, // #1 = $value
29709 : /* 62690*/ OPC_CheckChild1Type, MVT::i32,
29710 : /* 62692*/ OPC_RecordChild2, // #2 = $DS1Addr1Offset:ptr:offset
29711 : /* 62693*/ OPC_CheckPredicate, 24, // Predicate_unindexedstore_glue
29712 : /* 62695*/ OPC_CheckPredicate, 32, // Predicate_truncstore_glue
29713 : /* 62697*/ OPC_CheckPredicate, 33, // Predicate_truncstorei8_glue
29714 : /* 62699*/ OPC_CheckPredicate, 18, // Predicate_truncstorei8_local_m0
29715 : /* 62701*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29716 : /* 62703*/ OPC_CheckComplexPat, /*CP*/9, /*#*/2, // SelectDS1Addr1Offset:$ #3 #4
29717 : /* 62706*/ OPC_EmitMergeInputChains1_0,
29718 : /* 62707*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
29719 : /* 62710*/ OPC_EmitInteger, MVT::i1, 0,
29720 : /* 62713*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE_B8), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
29721 : 4/*#Ops*/, 3, 1, 5, 6,
29722 : // Src: (AMDGPUst_glue i32:{ *:[i32] }:$value, (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedstore_glue>><<P:Predicate_truncstore_glue>><<P:Predicate_truncstorei8_glue>><<P:Predicate_truncstorei8_local_m0>> - Complexity = 13
29723 : // Dst: (DS_WRITE_B8 ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
29724 : /* 62722*/ /*Scope*/ 33, /*->62756*/
29725 : /* 62723*/ OPC_RecordChild1, // #1 = $value
29726 : /* 62724*/ OPC_CheckChild1Type, MVT::i32,
29727 : /* 62726*/ OPC_RecordChild2, // #2 = $DS1Addr1Offset:ptr:offset
29728 : /* 62727*/ OPC_CheckPredicate, 26, // Predicate_unindexedstore
29729 : /* 62729*/ OPC_CheckPredicate, 28, // Predicate_truncstore
29730 : /* 62731*/ OPC_CheckPredicate, 30, // Predicate_truncstorei8
29731 : /* 62733*/ OPC_CheckPredicate, 18, // Predicate_truncstorei8_local
29732 : /* 62735*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29733 : /* 62737*/ OPC_CheckComplexPat, /*CP*/9, /*#*/2, // SelectDS1Addr1Offset:$ #3 #4
29734 : /* 62740*/ OPC_EmitMergeInputChains1_0,
29735 : /* 62741*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
29736 : /* 62744*/ OPC_EmitInteger, MVT::i1, 0,
29737 : /* 62747*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE_B8_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
29738 : 4/*#Ops*/, 3, 1, 5, 6,
29739 : // Src: (st i32:{ *:[i32] }:$value, (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei8>><<P:Predicate_truncstorei8_local>> - Complexity = 13
29740 : // Dst: (DS_WRITE_B8_gfx9 ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
29741 : /* 62756*/ /*Scope*/ 34, /*->62791*/
29742 : /* 62757*/ OPC_CaptureGlueInput,
29743 : /* 62758*/ OPC_RecordChild1, // #1 = $value
29744 : /* 62759*/ OPC_CheckChild1Type, MVT::i32,
29745 : /* 62761*/ OPC_RecordChild2, // #2 = $DS1Addr1Offset:ptr:offset
29746 : /* 62762*/ OPC_CheckPredicate, 24, // Predicate_unindexedstore_glue
29747 : /* 62764*/ OPC_CheckPredicate, 32, // Predicate_truncstore_glue
29748 : /* 62766*/ OPC_CheckPredicate, 34, // Predicate_truncstorei16_glue
29749 : /* 62768*/ OPC_CheckPredicate, 18, // Predicate_truncstorei16_local_m0
29750 : /* 62770*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29751 : /* 62772*/ OPC_CheckComplexPat, /*CP*/9, /*#*/2, // SelectDS1Addr1Offset:$ #3 #4
29752 : /* 62775*/ OPC_EmitMergeInputChains1_0,
29753 : /* 62776*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
29754 : /* 62779*/ OPC_EmitInteger, MVT::i1, 0,
29755 : /* 62782*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE_B16), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
29756 : 4/*#Ops*/, 3, 1, 5, 6,
29757 : // Src: (AMDGPUst_glue i32:{ *:[i32] }:$value, (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedstore_glue>><<P:Predicate_truncstore_glue>><<P:Predicate_truncstorei16_glue>><<P:Predicate_truncstorei16_local_m0>> - Complexity = 13
29758 : // Dst: (DS_WRITE_B16 ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
29759 : /* 62791*/ /*Scope*/ 33, /*->62825*/
29760 : /* 62792*/ OPC_RecordChild1, // #1 = $value
29761 : /* 62793*/ OPC_CheckChild1Type, MVT::i32,
29762 : /* 62795*/ OPC_RecordChild2, // #2 = $DS1Addr1Offset:ptr:offset
29763 : /* 62796*/ OPC_CheckPredicate, 26, // Predicate_unindexedstore
29764 : /* 62798*/ OPC_CheckPredicate, 28, // Predicate_truncstore
29765 : /* 62800*/ OPC_CheckPredicate, 29, // Predicate_truncstorei16
29766 : /* 62802*/ OPC_CheckPredicate, 18, // Predicate_truncstorei16_local
29767 : /* 62804*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29768 : /* 62806*/ OPC_CheckComplexPat, /*CP*/9, /*#*/2, // SelectDS1Addr1Offset:$ #3 #4
29769 : /* 62809*/ OPC_EmitMergeInputChains1_0,
29770 : /* 62810*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
29771 : /* 62813*/ OPC_EmitInteger, MVT::i1, 0,
29772 : /* 62816*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE_B16_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
29773 : 4/*#Ops*/, 3, 1, 5, 6,
29774 : // Src: (st i32:{ *:[i32] }:$value, (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei16>><<P:Predicate_truncstorei16_local>> - Complexity = 13
29775 : // Dst: (DS_WRITE_B16_gfx9 ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
29776 : /* 62825*/ /*Scope*/ 34, /*->62860*/
29777 : /* 62826*/ OPC_CaptureGlueInput,
29778 : /* 62827*/ OPC_RecordChild1, // #1 = $value
29779 : /* 62828*/ OPC_CheckChild1Type, MVT::i16,
29780 : /* 62830*/ OPC_RecordChild2, // #2 = $DS1Addr1Offset:ptr:offset
29781 : /* 62831*/ OPC_CheckPredicate, 24, // Predicate_unindexedstore_glue
29782 : /* 62833*/ OPC_CheckPredicate, 32, // Predicate_truncstore_glue
29783 : /* 62835*/ OPC_CheckPredicate, 33, // Predicate_truncstorei8_glue
29784 : /* 62837*/ OPC_CheckPredicate, 18, // Predicate_truncstorei8_local_m0
29785 : /* 62839*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29786 : /* 62841*/ OPC_CheckComplexPat, /*CP*/9, /*#*/2, // SelectDS1Addr1Offset:$ #3 #4
29787 : /* 62844*/ OPC_EmitMergeInputChains1_0,
29788 : /* 62845*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
29789 : /* 62848*/ OPC_EmitInteger, MVT::i1, 0,
29790 : /* 62851*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE_B8), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
29791 : 4/*#Ops*/, 3, 1, 5, 6,
29792 : // Src: (AMDGPUst_glue i16:{ *:[i16] }:$value, (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedstore_glue>><<P:Predicate_truncstore_glue>><<P:Predicate_truncstorei8_glue>><<P:Predicate_truncstorei8_local_m0>> - Complexity = 13
29793 : // Dst: (DS_WRITE_B8 ?:{ *:[i32] }:$ptr, ?:{ *:[i16] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
29794 : /* 62860*/ /*Scope*/ 33, /*->62894*/
29795 : /* 62861*/ OPC_RecordChild1, // #1 = $value
29796 : /* 62862*/ OPC_CheckChild1Type, MVT::i16,
29797 : /* 62864*/ OPC_RecordChild2, // #2 = $DS1Addr1Offset:ptr:offset
29798 : /* 62865*/ OPC_CheckPredicate, 26, // Predicate_unindexedstore
29799 : /* 62867*/ OPC_CheckPredicate, 28, // Predicate_truncstore
29800 : /* 62869*/ OPC_CheckPredicate, 30, // Predicate_truncstorei8
29801 : /* 62871*/ OPC_CheckPredicate, 18, // Predicate_truncstorei8_local
29802 : /* 62873*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29803 : /* 62875*/ OPC_CheckComplexPat, /*CP*/9, /*#*/2, // SelectDS1Addr1Offset:$ #3 #4
29804 : /* 62878*/ OPC_EmitMergeInputChains1_0,
29805 : /* 62879*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
29806 : /* 62882*/ OPC_EmitInteger, MVT::i1, 0,
29807 : /* 62885*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE_B8_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
29808 : 4/*#Ops*/, 3, 1, 5, 6,
29809 : // Src: (st i16:{ *:[i16] }:$value, (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei8>><<P:Predicate_truncstorei8_local>> - Complexity = 13
29810 : // Dst: (DS_WRITE_B8_gfx9 ?:{ *:[i32] }:$ptr, ?:{ *:[i16] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
29811 : /* 62894*/ /*Scope*/ 32, /*->62927*/
29812 : /* 62895*/ OPC_CaptureGlueInput,
29813 : /* 62896*/ OPC_RecordChild1, // #1 = $value
29814 : /* 62897*/ OPC_CheckChild1Type, MVT::i16,
29815 : /* 62899*/ OPC_RecordChild2, // #2 = $DS1Addr1Offset:ptr:offset
29816 : /* 62900*/ OPC_CheckPredicate, 24, // Predicate_unindexedstore_glue
29817 : /* 62902*/ OPC_CheckPredicate, 25, // Predicate_store_glue
29818 : /* 62904*/ OPC_CheckPredicate, 18, // Predicate_store_local_m0
29819 : /* 62906*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29820 : /* 62908*/ OPC_CheckComplexPat, /*CP*/9, /*#*/2, // SelectDS1Addr1Offset:$ #3 #4
29821 : /* 62911*/ OPC_EmitMergeInputChains1_0,
29822 : /* 62912*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
29823 : /* 62915*/ OPC_EmitInteger, MVT::i1, 0,
29824 : /* 62918*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE_B16), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
29825 : 4/*#Ops*/, 3, 1, 5, 6,
29826 : // Src: (AMDGPUst_glue i16:{ *:[i16] }:$value, (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedstore_glue>><<P:Predicate_store_glue>><<P:Predicate_store_local_m0>> - Complexity = 13
29827 : // Dst: (DS_WRITE_B16 ?:{ *:[i32] }:$ptr, ?:{ *:[i16] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
29828 : /* 62927*/ /*Scope*/ 31, /*->62959*/
29829 : /* 62928*/ OPC_RecordChild1, // #1 = $value
29830 : /* 62929*/ OPC_CheckChild1Type, MVT::i16,
29831 : /* 62931*/ OPC_RecordChild2, // #2 = $DS1Addr1Offset:ptr:offset
29832 : /* 62932*/ OPC_CheckPredicate, 26, // Predicate_unindexedstore
29833 : /* 62934*/ OPC_CheckPredicate, 27, // Predicate_store
29834 : /* 62936*/ OPC_CheckPredicate, 18, // Predicate_store_local
29835 : /* 62938*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29836 : /* 62940*/ OPC_CheckComplexPat, /*CP*/9, /*#*/2, // SelectDS1Addr1Offset:$ #3 #4
29837 : /* 62943*/ OPC_EmitMergeInputChains1_0,
29838 : /* 62944*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
29839 : /* 62947*/ OPC_EmitInteger, MVT::i1, 0,
29840 : /* 62950*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE_B16_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
29841 : 4/*#Ops*/, 3, 1, 5, 6,
29842 : // Src: (st i16:{ *:[i16] }:$value, (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_local>> - Complexity = 13
29843 : // Dst: (DS_WRITE_B16_gfx9 ?:{ *:[i32] }:$ptr, ?:{ *:[i16] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
29844 : /* 62959*/ /*Scope*/ 32, /*->62992*/
29845 : /* 62960*/ OPC_CaptureGlueInput,
29846 : /* 62961*/ OPC_RecordChild1, // #1 = $value
29847 : /* 62962*/ OPC_CheckChild1Type, MVT::i32,
29848 : /* 62964*/ OPC_RecordChild2, // #2 = $DS1Addr1Offset:ptr:offset
29849 : /* 62965*/ OPC_CheckPredicate, 24, // Predicate_unindexedstore_glue
29850 : /* 62967*/ OPC_CheckPredicate, 25, // Predicate_store_glue
29851 : /* 62969*/ OPC_CheckPredicate, 18, // Predicate_store_local_m0
29852 : /* 62971*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29853 : /* 62973*/ OPC_CheckComplexPat, /*CP*/9, /*#*/2, // SelectDS1Addr1Offset:$ #3 #4
29854 : /* 62976*/ OPC_EmitMergeInputChains1_0,
29855 : /* 62977*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
29856 : /* 62980*/ OPC_EmitInteger, MVT::i1, 0,
29857 : /* 62983*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE_B32), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
29858 : 4/*#Ops*/, 3, 1, 5, 6,
29859 : // Src: (AMDGPUst_glue i32:{ *:[i32] }:$value, (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedstore_glue>><<P:Predicate_store_glue>><<P:Predicate_store_local_m0>> - Complexity = 13
29860 : // Dst: (DS_WRITE_B32 ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
29861 : /* 62992*/ /*Scope*/ 102|128,1/*230*/, /*->63224*/
29862 : /* 62994*/ OPC_RecordChild1, // #1 = $value
29863 : /* 62995*/ OPC_Scope, 110, /*->63107*/ // 4 children in Scope
29864 : /* 62997*/ OPC_CheckChild1Type, MVT::i32,
29865 : /* 62999*/ OPC_RecordChild2, // #2 = $DS1Addr1Offset:ptr:offset
29866 : /* 63000*/ OPC_CheckPredicate, 26, // Predicate_unindexedstore
29867 : /* 63002*/ OPC_Scope, 25, /*->63029*/ // 3 children in Scope
29868 : /* 63004*/ OPC_CheckPredicate, 27, // Predicate_store
29869 : /* 63006*/ OPC_CheckPredicate, 18, // Predicate_store_local
29870 : /* 63008*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29871 : /* 63010*/ OPC_CheckComplexPat, /*CP*/9, /*#*/2, // SelectDS1Addr1Offset:$ #3 #4
29872 : /* 63013*/ OPC_EmitMergeInputChains1_0,
29873 : /* 63014*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
29874 : /* 63017*/ OPC_EmitInteger, MVT::i1, 0,
29875 : /* 63020*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE_B32_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
29876 : 4/*#Ops*/, 3, 1, 5, 6,
29877 : // Src: (st i32:{ *:[i32] }:$value, (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_local>> - Complexity = 13
29878 : // Dst: (DS_WRITE_B32_gfx9 ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
29879 : /* 63029*/ /*Scope*/ 52, /*->63082*/
29880 : /* 63030*/ OPC_CheckPredicate, 28, // Predicate_truncstore
29881 : /* 63032*/ OPC_Scope, 23, /*->63057*/ // 2 children in Scope
29882 : /* 63034*/ OPC_CheckPredicate, 30, // Predicate_truncstorei8
29883 : /* 63036*/ OPC_CheckPredicate, 31, // Predicate_truncstorei8_global
29884 : /* 63038*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29885 : /* 63040*/ OPC_CheckComplexPat, /*CP*/10, /*#*/2, // SelectFlatOffset<true>:$ #3 #4 #5
29886 : /* 63043*/ OPC_EmitMergeInputChains1_0,
29887 : /* 63044*/ OPC_EmitInteger, MVT::i1, 0,
29888 : /* 63047*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::GLOBAL_STORE_BYTE), 0|OPFL_Chain|OPFL_MemRefs,
29889 : 5/*#Ops*/, 3, 1, 4, 6, 5,
29890 : // Src: (st i32:{ *:[i32] }:$data, (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei8>><<P:Predicate_truncstorei8_global>> - Complexity = 7
29891 : // Dst: (GLOBAL_STORE_BYTE ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
29892 : /* 63057*/ /*Scope*/ 23, /*->63081*/
29893 : /* 63058*/ OPC_CheckPredicate, 29, // Predicate_truncstorei16
29894 : /* 63060*/ OPC_CheckPredicate, 31, // Predicate_truncstorei16_global
29895 : /* 63062*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29896 : /* 63064*/ OPC_CheckComplexPat, /*CP*/10, /*#*/2, // SelectFlatOffset<true>:$ #3 #4 #5
29897 : /* 63067*/ OPC_EmitMergeInputChains1_0,
29898 : /* 63068*/ OPC_EmitInteger, MVT::i1, 0,
29899 : /* 63071*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::GLOBAL_STORE_SHORT), 0|OPFL_Chain|OPFL_MemRefs,
29900 : 5/*#Ops*/, 3, 1, 4, 6, 5,
29901 : // Src: (st i32:{ *:[i32] }:$data, (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei16>><<P:Predicate_truncstorei16_global>> - Complexity = 7
29902 : // Dst: (GLOBAL_STORE_SHORT ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
29903 : /* 63081*/ 0, /*End of Scope*/
29904 : /* 63082*/ /*Scope*/ 23, /*->63106*/
29905 : /* 63083*/ OPC_CheckPredicate, 27, // Predicate_store
29906 : /* 63085*/ OPC_CheckPredicate, 31, // Predicate_store_global
29907 : /* 63087*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29908 : /* 63089*/ OPC_CheckComplexPat, /*CP*/10, /*#*/2, // SelectFlatOffset<true>:$ #3 #4 #5
29909 : /* 63092*/ OPC_EmitMergeInputChains1_0,
29910 : /* 63093*/ OPC_EmitInteger, MVT::i1, 0,
29911 : /* 63096*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::GLOBAL_STORE_DWORD), 0|OPFL_Chain|OPFL_MemRefs,
29912 : 5/*#Ops*/, 3, 1, 4, 6, 5,
29913 : // Src: (st i32:{ *:[i32] }:$data, (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_global>> - Complexity = 7
29914 : // Dst: (GLOBAL_STORE_DWORD ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
29915 : /* 63106*/ 0, /*End of Scope*/
29916 : /* 63107*/ /*Scope*/ 57, /*->63165*/
29917 : /* 63108*/ OPC_CheckChild1Type, MVT::i16,
29918 : /* 63110*/ OPC_RecordChild2, // #2 = $FLATOffsetSigned:vaddr:offset:slc
29919 : /* 63111*/ OPC_CheckPredicate, 26, // Predicate_unindexedstore
29920 : /* 63113*/ OPC_Scope, 25, /*->63140*/ // 2 children in Scope
29921 : /* 63115*/ OPC_CheckPredicate, 28, // Predicate_truncstore
29922 : /* 63117*/ OPC_CheckPredicate, 30, // Predicate_truncstorei8
29923 : /* 63119*/ OPC_CheckPredicate, 31, // Predicate_truncstorei8_global
29924 : /* 63121*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29925 : /* 63123*/ OPC_CheckComplexPat, /*CP*/10, /*#*/2, // SelectFlatOffset<true>:$ #3 #4 #5
29926 : /* 63126*/ OPC_EmitMergeInputChains1_0,
29927 : /* 63127*/ OPC_EmitInteger, MVT::i1, 0,
29928 : /* 63130*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::GLOBAL_STORE_BYTE), 0|OPFL_Chain|OPFL_MemRefs,
29929 : 5/*#Ops*/, 3, 1, 4, 6, 5,
29930 : // Src: (st i16:{ *:[i16] }:$data, (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei8>><<P:Predicate_truncstorei8_global>> - Complexity = 7
29931 : // Dst: (GLOBAL_STORE_BYTE ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
29932 : /* 63140*/ /*Scope*/ 23, /*->63164*/
29933 : /* 63141*/ OPC_CheckPredicate, 27, // Predicate_store
29934 : /* 63143*/ OPC_CheckPredicate, 31, // Predicate_store_global
29935 : /* 63145*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29936 : /* 63147*/ OPC_CheckComplexPat, /*CP*/10, /*#*/2, // SelectFlatOffset<true>:$ #3 #4 #5
29937 : /* 63150*/ OPC_EmitMergeInputChains1_0,
29938 : /* 63151*/ OPC_EmitInteger, MVT::i1, 0,
29939 : /* 63154*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::GLOBAL_STORE_SHORT), 0|OPFL_Chain|OPFL_MemRefs,
29940 : 5/*#Ops*/, 3, 1, 4, 6, 5,
29941 : // Src: (st i16:{ *:[i16] }:$data, (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_global>> - Complexity = 7
29942 : // Dst: (GLOBAL_STORE_SHORT ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
29943 : /* 63164*/ 0, /*End of Scope*/
29944 : /* 63165*/ /*Scope*/ 28, /*->63194*/
29945 : /* 63166*/ OPC_CheckChild1Type, MVT::v2i32,
29946 : /* 63168*/ OPC_RecordChild2, // #2 = $FLATOffsetSigned:vaddr:offset:slc
29947 : /* 63169*/ OPC_CheckPredicate, 26, // Predicate_unindexedstore
29948 : /* 63171*/ OPC_CheckPredicate, 27, // Predicate_store
29949 : /* 63173*/ OPC_CheckPredicate, 31, // Predicate_store_global
29950 : /* 63175*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29951 : /* 63177*/ OPC_CheckComplexPat, /*CP*/10, /*#*/2, // SelectFlatOffset<true>:$ #3 #4 #5
29952 : /* 63180*/ OPC_EmitMergeInputChains1_0,
29953 : /* 63181*/ OPC_EmitInteger, MVT::i1, 0,
29954 : /* 63184*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::GLOBAL_STORE_DWORDX2), 0|OPFL_Chain|OPFL_MemRefs,
29955 : 5/*#Ops*/, 3, 1, 4, 6, 5,
29956 : // Src: (st v2i32:{ *:[v2i32] }:$data, (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_global>> - Complexity = 7
29957 : // Dst: (GLOBAL_STORE_DWORDX2 ?:{ *:[i64] }:$vaddr, ?:{ *:[v2i32] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
29958 : /* 63194*/ /*Scope*/ 28, /*->63223*/
29959 : /* 63195*/ OPC_CheckChild1Type, MVT::v4i32,
29960 : /* 63197*/ OPC_RecordChild2, // #2 = $FLATOffsetSigned:vaddr:offset:slc
29961 : /* 63198*/ OPC_CheckPredicate, 26, // Predicate_unindexedstore
29962 : /* 63200*/ OPC_CheckPredicate, 27, // Predicate_store
29963 : /* 63202*/ OPC_CheckPredicate, 31, // Predicate_store_global
29964 : /* 63204*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29965 : /* 63206*/ OPC_CheckComplexPat, /*CP*/10, /*#*/2, // SelectFlatOffset<true>:$ #3 #4 #5
29966 : /* 63209*/ OPC_EmitMergeInputChains1_0,
29967 : /* 63210*/ OPC_EmitInteger, MVT::i1, 0,
29968 : /* 63213*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::GLOBAL_STORE_DWORDX4), 0|OPFL_Chain|OPFL_MemRefs,
29969 : 5/*#Ops*/, 3, 1, 4, 6, 5,
29970 : // Src: (st v4i32:{ *:[v4i32] }:$data, (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_global>> - Complexity = 7
29971 : // Dst: (GLOBAL_STORE_DWORDX4 ?:{ *:[i64] }:$vaddr, ?:{ *:[v4i32] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
29972 : /* 63223*/ 0, /*End of Scope*/
29973 : /* 63224*/ /*Scope*/ 67, /*->63292*/
29974 : /* 63225*/ OPC_MoveChild1,
29975 : /* 63226*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
29976 : /* 63229*/ OPC_RecordChild0, // #1 = $data
29977 : /* 63230*/ OPC_CheckChild1Integer, 16,
29978 : /* 63232*/ OPC_CheckChild1Type, MVT::i32,
29979 : /* 63234*/ OPC_CheckType, MVT::i32,
29980 : /* 63236*/ OPC_MoveParent,
29981 : /* 63237*/ OPC_RecordChild2, // #2 = $FLATOffset:vaddr:offset:slc
29982 : /* 63238*/ OPC_CheckPredicate, 26, // Predicate_unindexedstore
29983 : /* 63240*/ OPC_CheckPredicate, 28, // Predicate_truncstore
29984 : /* 63242*/ OPC_Scope, 23, /*->63267*/ // 2 children in Scope
29985 : /* 63244*/ OPC_CheckPredicate, 29, // Predicate_truncstorei16
29986 : /* 63246*/ OPC_CheckPredicate, 35, // Predicate_truncstorei16_hi16_flat
29987 : /* 63248*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29988 : /* 63250*/ OPC_CheckComplexPat, /*CP*/11, /*#*/2, // SelectFlatOffset<false>:$ #3 #4 #5
29989 : /* 63253*/ OPC_EmitMergeInputChains1_0,
29990 : /* 63254*/ OPC_EmitInteger, MVT::i1, 0,
29991 : /* 63257*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::FLAT_STORE_SHORT_D16_HI), 0|OPFL_Chain|OPFL_MemRefs,
29992 : 5/*#Ops*/, 3, 1, 4, 6, 5,
29993 : // Src: (st (srl:{ *:[i32] } i32:{ *:[i32] }:$data, 16:{ *:[i32] }), (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei16>><<P:Predicate_truncstorei16_hi16_flat>> - Complexity = 5
29994 : // Dst: (FLAT_STORE_SHORT_D16_HI ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
29995 : /* 63267*/ /*Scope*/ 23, /*->63291*/
29996 : /* 63268*/ OPC_CheckPredicate, 30, // Predicate_truncstorei8
29997 : /* 63270*/ OPC_CheckPredicate, 35, // Predicate_truncstorei8_hi16_flat
29998 : /* 63272*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
29999 : /* 63274*/ OPC_CheckComplexPat, /*CP*/11, /*#*/2, // SelectFlatOffset<false>:$ #3 #4 #5
30000 : /* 63277*/ OPC_EmitMergeInputChains1_0,
30001 : /* 63278*/ OPC_EmitInteger, MVT::i1, 0,
30002 : /* 63281*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::FLAT_STORE_BYTE_D16_HI), 0|OPFL_Chain|OPFL_MemRefs,
30003 : 5/*#Ops*/, 3, 1, 4, 6, 5,
30004 : // Src: (st (srl:{ *:[i32] } i32:{ *:[i32] }:$data, 16:{ *:[i32] }), (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei8>><<P:Predicate_truncstorei8_hi16_flat>> - Complexity = 5
30005 : // Dst: (FLAT_STORE_BYTE_D16_HI ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
30006 : /* 63291*/ 0, /*End of Scope*/
30007 : /* 63292*/ /*Scope*/ 76|128,1/*204*/, /*->63498*/
30008 : /* 63294*/ OPC_RecordChild1, // #1 = $data
30009 : /* 63295*/ OPC_Scope, 84, /*->63381*/ // 4 children in Scope
30010 : /* 63297*/ OPC_CheckChild1Type, MVT::i32,
30011 : /* 63299*/ OPC_RecordChild2, // #2 = $FLATOffset:vaddr:offset:slc
30012 : /* 63300*/ OPC_CheckPredicate, 26, // Predicate_unindexedstore
30013 : /* 63302*/ OPC_Scope, 52, /*->63356*/ // 2 children in Scope
30014 : /* 63304*/ OPC_CheckPredicate, 28, // Predicate_truncstore
30015 : /* 63306*/ OPC_Scope, 23, /*->63331*/ // 2 children in Scope
30016 : /* 63308*/ OPC_CheckPredicate, 30, // Predicate_truncstorei8
30017 : /* 63310*/ OPC_CheckPredicate, 35, // Predicate_truncstorei8_flat
30018 : /* 63312*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30019 : /* 63314*/ OPC_CheckComplexPat, /*CP*/11, /*#*/2, // SelectFlatOffset<false>:$ #3 #4 #5
30020 : /* 63317*/ OPC_EmitMergeInputChains1_0,
30021 : /* 63318*/ OPC_EmitInteger, MVT::i1, 0,
30022 : /* 63321*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::FLAT_STORE_BYTE), 0|OPFL_Chain|OPFL_MemRefs,
30023 : 5/*#Ops*/, 3, 1, 4, 6, 5,
30024 : // Src: (st i32:{ *:[i32] }:$data, (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei8>><<P:Predicate_truncstorei8_flat>> - Complexity = -3
30025 : // Dst: (FLAT_STORE_BYTE ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
30026 : /* 63331*/ /*Scope*/ 23, /*->63355*/
30027 : /* 63332*/ OPC_CheckPredicate, 29, // Predicate_truncstorei16
30028 : /* 63334*/ OPC_CheckPredicate, 35, // Predicate_truncstorei16_flat
30029 : /* 63336*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30030 : /* 63338*/ OPC_CheckComplexPat, /*CP*/11, /*#*/2, // SelectFlatOffset<false>:$ #3 #4 #5
30031 : /* 63341*/ OPC_EmitMergeInputChains1_0,
30032 : /* 63342*/ OPC_EmitInteger, MVT::i1, 0,
30033 : /* 63345*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::FLAT_STORE_SHORT), 0|OPFL_Chain|OPFL_MemRefs,
30034 : 5/*#Ops*/, 3, 1, 4, 6, 5,
30035 : // Src: (st i32:{ *:[i32] }:$data, (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei16>><<P:Predicate_truncstorei16_flat>> - Complexity = -3
30036 : // Dst: (FLAT_STORE_SHORT ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
30037 : /* 63355*/ 0, /*End of Scope*/
30038 : /* 63356*/ /*Scope*/ 23, /*->63380*/
30039 : /* 63357*/ OPC_CheckPredicate, 27, // Predicate_store
30040 : /* 63359*/ OPC_CheckPredicate, 35, // Predicate_store_flat
30041 : /* 63361*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30042 : /* 63363*/ OPC_CheckComplexPat, /*CP*/11, /*#*/2, // SelectFlatOffset<false>:$ #3 #4 #5
30043 : /* 63366*/ OPC_EmitMergeInputChains1_0,
30044 : /* 63367*/ OPC_EmitInteger, MVT::i1, 0,
30045 : /* 63370*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::FLAT_STORE_DWORD), 0|OPFL_Chain|OPFL_MemRefs,
30046 : 5/*#Ops*/, 3, 1, 4, 6, 5,
30047 : // Src: (st i32:{ *:[i32] }:$data, (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_flat>> - Complexity = -3
30048 : // Dst: (FLAT_STORE_DWORD ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
30049 : /* 63380*/ 0, /*End of Scope*/
30050 : /* 63381*/ /*Scope*/ 28, /*->63410*/
30051 : /* 63382*/ OPC_CheckChild1Type, MVT::v2i32,
30052 : /* 63384*/ OPC_RecordChild2, // #2 = $FLATOffset:vaddr:offset:slc
30053 : /* 63385*/ OPC_CheckPredicate, 26, // Predicate_unindexedstore
30054 : /* 63387*/ OPC_CheckPredicate, 27, // Predicate_store
30055 : /* 63389*/ OPC_CheckPredicate, 35, // Predicate_store_flat
30056 : /* 63391*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30057 : /* 63393*/ OPC_CheckComplexPat, /*CP*/11, /*#*/2, // SelectFlatOffset<false>:$ #3 #4 #5
30058 : /* 63396*/ OPC_EmitMergeInputChains1_0,
30059 : /* 63397*/ OPC_EmitInteger, MVT::i1, 0,
30060 : /* 63400*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::FLAT_STORE_DWORDX2), 0|OPFL_Chain|OPFL_MemRefs,
30061 : 5/*#Ops*/, 3, 1, 4, 6, 5,
30062 : // Src: (st v2i32:{ *:[v2i32] }:$data, (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_flat>> - Complexity = -3
30063 : // Dst: (FLAT_STORE_DWORDX2 ?:{ *:[i64] }:$vaddr, ?:{ *:[v2i32] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
30064 : /* 63410*/ /*Scope*/ 28, /*->63439*/
30065 : /* 63411*/ OPC_CheckChild1Type, MVT::v4i32,
30066 : /* 63413*/ OPC_RecordChild2, // #2 = $FLATOffset:vaddr:offset:slc
30067 : /* 63414*/ OPC_CheckPredicate, 26, // Predicate_unindexedstore
30068 : /* 63416*/ OPC_CheckPredicate, 27, // Predicate_store
30069 : /* 63418*/ OPC_CheckPredicate, 35, // Predicate_store_flat
30070 : /* 63420*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30071 : /* 63422*/ OPC_CheckComplexPat, /*CP*/11, /*#*/2, // SelectFlatOffset<false>:$ #3 #4 #5
30072 : /* 63425*/ OPC_EmitMergeInputChains1_0,
30073 : /* 63426*/ OPC_EmitInteger, MVT::i1, 0,
30074 : /* 63429*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::FLAT_STORE_DWORDX4), 0|OPFL_Chain|OPFL_MemRefs,
30075 : 5/*#Ops*/, 3, 1, 4, 6, 5,
30076 : // Src: (st v4i32:{ *:[v4i32] }:$data, (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_flat>> - Complexity = -3
30077 : // Dst: (FLAT_STORE_DWORDX4 ?:{ *:[i64] }:$vaddr, ?:{ *:[v4i32] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
30078 : /* 63439*/ /*Scope*/ 57, /*->63497*/
30079 : /* 63440*/ OPC_CheckChild1Type, MVT::i16,
30080 : /* 63442*/ OPC_RecordChild2, // #2 = $FLATOffset:vaddr:offset:slc
30081 : /* 63443*/ OPC_CheckPredicate, 26, // Predicate_unindexedstore
30082 : /* 63445*/ OPC_Scope, 25, /*->63472*/ // 2 children in Scope
30083 : /* 63447*/ OPC_CheckPredicate, 28, // Predicate_truncstore
30084 : /* 63449*/ OPC_CheckPredicate, 30, // Predicate_truncstorei8
30085 : /* 63451*/ OPC_CheckPredicate, 35, // Predicate_truncstorei8_flat
30086 : /* 63453*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30087 : /* 63455*/ OPC_CheckComplexPat, /*CP*/11, /*#*/2, // SelectFlatOffset<false>:$ #3 #4 #5
30088 : /* 63458*/ OPC_EmitMergeInputChains1_0,
30089 : /* 63459*/ OPC_EmitInteger, MVT::i1, 0,
30090 : /* 63462*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::FLAT_STORE_BYTE), 0|OPFL_Chain|OPFL_MemRefs,
30091 : 5/*#Ops*/, 3, 1, 4, 6, 5,
30092 : // Src: (st i16:{ *:[i16] }:$data, (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedstore>><<P:Predicate_truncstore>><<P:Predicate_truncstorei8>><<P:Predicate_truncstorei8_flat>> - Complexity = -3
30093 : // Dst: (FLAT_STORE_BYTE ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
30094 : /* 63472*/ /*Scope*/ 23, /*->63496*/
30095 : /* 63473*/ OPC_CheckPredicate, 27, // Predicate_store
30096 : /* 63475*/ OPC_CheckPredicate, 35, // Predicate_store_flat
30097 : /* 63477*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30098 : /* 63479*/ OPC_CheckComplexPat, /*CP*/11, /*#*/2, // SelectFlatOffset<false>:$ #3 #4 #5
30099 : /* 63482*/ OPC_EmitMergeInputChains1_0,
30100 : /* 63483*/ OPC_EmitInteger, MVT::i1, 0,
30101 : /* 63486*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::FLAT_STORE_SHORT), 0|OPFL_Chain|OPFL_MemRefs,
30102 : 5/*#Ops*/, 3, 1, 4, 6, 5,
30103 : // Src: (st i16:{ *:[i16] }:$data, (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedstore>><<P:Predicate_store>><<P:Predicate_store_flat>> - Complexity = -3
30104 : // Dst: (FLAT_STORE_SHORT ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
30105 : /* 63496*/ 0, /*End of Scope*/
30106 : /* 63497*/ 0, /*End of Scope*/
30107 : /* 63498*/ 0, /*End of Scope*/
30108 : /* 63499*/ /*SwitchOpcode*/ 25|128,2/*281*/, TARGET_VAL(AMDGPUISD::SBUFFER_LOAD),// ->63784
30109 : /* 63503*/ OPC_RecordMemRef,
30110 : /* 63504*/ OPC_RecordChild0, // #0 = $sbase
30111 : /* 63505*/ OPC_RecordChild1, // #1 = $SMRDBufferImm:offset
30112 : /* 63506*/ OPC_RecordChild2, // #2 = $glc
30113 : /* 63507*/ OPC_SwitchType /*5 cases */, 53, MVT::i32,// ->63563
30114 : /* 63510*/ OPC_Scope, 17, /*->63529*/ // 3 children in Scope
30115 : /* 63512*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30116 : /* 63514*/ OPC_CheckComplexPat, /*CP*/13, /*#*/1, // SelectSMRDBufferImm:$ #3
30117 : /* 63517*/ OPC_EmitNodeXForm, 2, 2, // as_i1imm
30118 : /* 63520*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_BUFFER_LOAD_DWORD_IMM), 0|OPFL_MemRefs,
30119 : MVT::i32, 3/*#Ops*/, 0, 3, 4,
30120 : // Src: (SIsbuffer_load:{ *:[i32] } v4i32:{ *:[v4i32] }:$sbase, (SMRDBufferImm:{ *:[i32] } i32:{ *:[i32] }:$offset), i1:{ *:[i1] }:$glc) - Complexity = 109
30121 : // Dst: (S_BUFFER_LOAD_DWORD_IMM:{ *:[i32] } ?:{ *:[v4i32] }:$sbase, ?:{ *:[i32] }:$offset, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$glc))
30122 : /* 63529*/ /*Scope*/ 17, /*->63547*/
30123 : /* 63530*/ OPC_CheckPatternPredicate, 4, // (true) && (Subtarget->getGeneration() ==AMDGPUSubtarget::SEA_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30124 : /* 63532*/ OPC_CheckComplexPat, /*CP*/14, /*#*/1, // SelectSMRDBufferImm32:$ #3
30125 : /* 63535*/ OPC_EmitNodeXForm, 2, 2, // as_i1imm
30126 : /* 63538*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_BUFFER_LOAD_DWORD_IMM_ci), 0|OPFL_MemRefs,
30127 : MVT::i32, 3/*#Ops*/, 0, 3, 4,
30128 : // Src: (SIsbuffer_load:{ *:[i32] } v4i32:{ *:[v4i32] }:$sbase, (SMRDBufferImm32:{ *:[i32] } i32:{ *:[i32] }:$offset), i1:{ *:[i1] }:$glc) - Complexity = 109
30129 : // Dst: (S_BUFFER_LOAD_DWORD_IMM_ci:{ *:[i32] } ?:{ *:[v4i32] }:$sbase, ?:{ *:[i32] }:$offset, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$glc))
30130 : /* 63547*/ /*Scope*/ 14, /*->63562*/
30131 : /* 63548*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30132 : /* 63550*/ OPC_EmitNodeXForm, 2, 2, // as_i1imm
30133 : /* 63553*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_BUFFER_LOAD_DWORD_SGPR), 0|OPFL_MemRefs,
30134 : MVT::i32, 3/*#Ops*/, 0, 1, 3,
30135 : // Src: (SIsbuffer_load:{ *:[i32] } v4i32:{ *:[v4i32] }:$sbase, i32:{ *:[i32] }:$offset, i1:{ *:[i1] }:$glc) - Complexity = 103
30136 : // Dst: (S_BUFFER_LOAD_DWORD_SGPR:{ *:[i32] } ?:{ *:[v4i32] }:$sbase, ?:{ *:[i32] }:$offset, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$glc))
30137 : /* 63562*/ 0, /*End of Scope*/
30138 : /* 63563*/ /*SwitchType*/ 53, MVT::v2i32,// ->63618
30139 : /* 63565*/ OPC_Scope, 17, /*->63584*/ // 3 children in Scope
30140 : /* 63567*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30141 : /* 63569*/ OPC_CheckComplexPat, /*CP*/13, /*#*/1, // SelectSMRDBufferImm:$ #3
30142 : /* 63572*/ OPC_EmitNodeXForm, 2, 2, // as_i1imm
30143 : /* 63575*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_BUFFER_LOAD_DWORDX2_IMM), 0|OPFL_MemRefs,
30144 : MVT::v2i32, 3/*#Ops*/, 0, 3, 4,
30145 : // Src: (SIsbuffer_load:{ *:[v2i32] } v4i32:{ *:[v4i32] }:$sbase, (SMRDBufferImm:{ *:[i32] } i32:{ *:[i32] }:$offset), i1:{ *:[i1] }:$glc) - Complexity = 109
30146 : // Dst: (S_BUFFER_LOAD_DWORDX2_IMM:{ *:[v2i32] } ?:{ *:[v4i32] }:$sbase, ?:{ *:[i32] }:$offset, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$glc))
30147 : /* 63584*/ /*Scope*/ 17, /*->63602*/
30148 : /* 63585*/ OPC_CheckPatternPredicate, 4, // (true) && (Subtarget->getGeneration() ==AMDGPUSubtarget::SEA_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30149 : /* 63587*/ OPC_CheckComplexPat, /*CP*/14, /*#*/1, // SelectSMRDBufferImm32:$ #3
30150 : /* 63590*/ OPC_EmitNodeXForm, 2, 2, // as_i1imm
30151 : /* 63593*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_BUFFER_LOAD_DWORDX2_IMM_ci), 0|OPFL_MemRefs,
30152 : MVT::v2i32, 3/*#Ops*/, 0, 3, 4,
30153 : // Src: (SIsbuffer_load:{ *:[v2i32] } v4i32:{ *:[v4i32] }:$sbase, (SMRDBufferImm32:{ *:[i32] } i32:{ *:[i32] }:$offset), i1:{ *:[i1] }:$glc) - Complexity = 109
30154 : // Dst: (S_BUFFER_LOAD_DWORDX2_IMM_ci:{ *:[v2i32] } ?:{ *:[v4i32] }:$sbase, ?:{ *:[i32] }:$offset, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$glc))
30155 : /* 63602*/ /*Scope*/ 14, /*->63617*/
30156 : /* 63603*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30157 : /* 63605*/ OPC_EmitNodeXForm, 2, 2, // as_i1imm
30158 : /* 63608*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_BUFFER_LOAD_DWORDX2_SGPR), 0|OPFL_MemRefs,
30159 : MVT::v2i32, 3/*#Ops*/, 0, 1, 3,
30160 : // Src: (SIsbuffer_load:{ *:[v2i32] } v4i32:{ *:[v4i32] }:$sbase, i32:{ *:[i32] }:$offset, i1:{ *:[i1] }:$glc) - Complexity = 103
30161 : // Dst: (S_BUFFER_LOAD_DWORDX2_SGPR:{ *:[v2i32] } ?:{ *:[v4i32] }:$sbase, ?:{ *:[i32] }:$offset, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$glc))
30162 : /* 63617*/ 0, /*End of Scope*/
30163 : /* 63618*/ /*SwitchType*/ 53, MVT::v4i32,// ->63673
30164 : /* 63620*/ OPC_Scope, 17, /*->63639*/ // 3 children in Scope
30165 : /* 63622*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30166 : /* 63624*/ OPC_CheckComplexPat, /*CP*/13, /*#*/1, // SelectSMRDBufferImm:$ #3
30167 : /* 63627*/ OPC_EmitNodeXForm, 2, 2, // as_i1imm
30168 : /* 63630*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_BUFFER_LOAD_DWORDX4_IMM), 0|OPFL_MemRefs,
30169 : MVT::v4i32, 3/*#Ops*/, 0, 3, 4,
30170 : // Src: (SIsbuffer_load:{ *:[v4i32] } v4i32:{ *:[v4i32] }:$sbase, (SMRDBufferImm:{ *:[i32] } i32:{ *:[i32] }:$offset), i1:{ *:[i1] }:$glc) - Complexity = 109
30171 : // Dst: (S_BUFFER_LOAD_DWORDX4_IMM:{ *:[v4i32] } ?:{ *:[v4i32] }:$sbase, ?:{ *:[i32] }:$offset, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$glc))
30172 : /* 63639*/ /*Scope*/ 17, /*->63657*/
30173 : /* 63640*/ OPC_CheckPatternPredicate, 4, // (true) && (Subtarget->getGeneration() ==AMDGPUSubtarget::SEA_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30174 : /* 63642*/ OPC_CheckComplexPat, /*CP*/14, /*#*/1, // SelectSMRDBufferImm32:$ #3
30175 : /* 63645*/ OPC_EmitNodeXForm, 2, 2, // as_i1imm
30176 : /* 63648*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_BUFFER_LOAD_DWORDX4_IMM_ci), 0|OPFL_MemRefs,
30177 : MVT::v4i32, 3/*#Ops*/, 0, 3, 4,
30178 : // Src: (SIsbuffer_load:{ *:[v4i32] } v4i32:{ *:[v4i32] }:$sbase, (SMRDBufferImm32:{ *:[i32] } i32:{ *:[i32] }:$offset), i1:{ *:[i1] }:$glc) - Complexity = 109
30179 : // Dst: (S_BUFFER_LOAD_DWORDX4_IMM_ci:{ *:[v4i32] } ?:{ *:[v4i32] }:$sbase, ?:{ *:[i32] }:$offset, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$glc))
30180 : /* 63657*/ /*Scope*/ 14, /*->63672*/
30181 : /* 63658*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30182 : /* 63660*/ OPC_EmitNodeXForm, 2, 2, // as_i1imm
30183 : /* 63663*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_BUFFER_LOAD_DWORDX4_SGPR), 0|OPFL_MemRefs,
30184 : MVT::v4i32, 3/*#Ops*/, 0, 1, 3,
30185 : // Src: (SIsbuffer_load:{ *:[v4i32] } v4i32:{ *:[v4i32] }:$sbase, i32:{ *:[i32] }:$offset, i1:{ *:[i1] }:$glc) - Complexity = 103
30186 : // Dst: (S_BUFFER_LOAD_DWORDX4_SGPR:{ *:[v4i32] } ?:{ *:[v4i32] }:$sbase, ?:{ *:[i32] }:$offset, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$glc))
30187 : /* 63672*/ 0, /*End of Scope*/
30188 : /* 63673*/ /*SwitchType*/ 53, MVT::v8i32,// ->63728
30189 : /* 63675*/ OPC_Scope, 17, /*->63694*/ // 3 children in Scope
30190 : /* 63677*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30191 : /* 63679*/ OPC_CheckComplexPat, /*CP*/13, /*#*/1, // SelectSMRDBufferImm:$ #3
30192 : /* 63682*/ OPC_EmitNodeXForm, 2, 2, // as_i1imm
30193 : /* 63685*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_BUFFER_LOAD_DWORDX8_IMM), 0|OPFL_MemRefs,
30194 : MVT::v8i32, 3/*#Ops*/, 0, 3, 4,
30195 : // Src: (SIsbuffer_load:{ *:[v8i32] } v4i32:{ *:[v4i32] }:$sbase, (SMRDBufferImm:{ *:[i32] } i32:{ *:[i32] }:$offset), i1:{ *:[i1] }:$glc) - Complexity = 109
30196 : // Dst: (S_BUFFER_LOAD_DWORDX8_IMM:{ *:[v8i32] } ?:{ *:[v4i32] }:$sbase, ?:{ *:[i32] }:$offset, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$glc))
30197 : /* 63694*/ /*Scope*/ 17, /*->63712*/
30198 : /* 63695*/ OPC_CheckPatternPredicate, 4, // (true) && (Subtarget->getGeneration() ==AMDGPUSubtarget::SEA_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30199 : /* 63697*/ OPC_CheckComplexPat, /*CP*/14, /*#*/1, // SelectSMRDBufferImm32:$ #3
30200 : /* 63700*/ OPC_EmitNodeXForm, 2, 2, // as_i1imm
30201 : /* 63703*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_BUFFER_LOAD_DWORDX8_IMM_ci), 0|OPFL_MemRefs,
30202 : MVT::v8i32, 3/*#Ops*/, 0, 3, 4,
30203 : // Src: (SIsbuffer_load:{ *:[v8i32] } v4i32:{ *:[v4i32] }:$sbase, (SMRDBufferImm32:{ *:[i32] } i32:{ *:[i32] }:$offset), i1:{ *:[i1] }:$glc) - Complexity = 109
30204 : // Dst: (S_BUFFER_LOAD_DWORDX8_IMM_ci:{ *:[v8i32] } ?:{ *:[v4i32] }:$sbase, ?:{ *:[i32] }:$offset, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$glc))
30205 : /* 63712*/ /*Scope*/ 14, /*->63727*/
30206 : /* 63713*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30207 : /* 63715*/ OPC_EmitNodeXForm, 2, 2, // as_i1imm
30208 : /* 63718*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_BUFFER_LOAD_DWORDX8_SGPR), 0|OPFL_MemRefs,
30209 : MVT::v8i32, 3/*#Ops*/, 0, 1, 3,
30210 : // Src: (SIsbuffer_load:{ *:[v8i32] } v4i32:{ *:[v4i32] }:$sbase, i32:{ *:[i32] }:$offset, i1:{ *:[i1] }:$glc) - Complexity = 103
30211 : // Dst: (S_BUFFER_LOAD_DWORDX8_SGPR:{ *:[v8i32] } ?:{ *:[v4i32] }:$sbase, ?:{ *:[i32] }:$offset, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$glc))
30212 : /* 63727*/ 0, /*End of Scope*/
30213 : /* 63728*/ /*SwitchType*/ 53, MVT::v16i32,// ->63783
30214 : /* 63730*/ OPC_Scope, 17, /*->63749*/ // 3 children in Scope
30215 : /* 63732*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30216 : /* 63734*/ OPC_CheckComplexPat, /*CP*/13, /*#*/1, // SelectSMRDBufferImm:$ #3
30217 : /* 63737*/ OPC_EmitNodeXForm, 2, 2, // as_i1imm
30218 : /* 63740*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_BUFFER_LOAD_DWORDX16_IMM), 0|OPFL_MemRefs,
30219 : MVT::v16i32, 3/*#Ops*/, 0, 3, 4,
30220 : // Src: (SIsbuffer_load:{ *:[v16i32] } v4i32:{ *:[v4i32] }:$sbase, (SMRDBufferImm:{ *:[i32] } i32:{ *:[i32] }:$offset), i1:{ *:[i1] }:$glc) - Complexity = 109
30221 : // Dst: (S_BUFFER_LOAD_DWORDX16_IMM:{ *:[v16i32] } ?:{ *:[v4i32] }:$sbase, ?:{ *:[i32] }:$offset, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$glc))
30222 : /* 63749*/ /*Scope*/ 17, /*->63767*/
30223 : /* 63750*/ OPC_CheckPatternPredicate, 4, // (true) && (Subtarget->getGeneration() ==AMDGPUSubtarget::SEA_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30224 : /* 63752*/ OPC_CheckComplexPat, /*CP*/14, /*#*/1, // SelectSMRDBufferImm32:$ #3
30225 : /* 63755*/ OPC_EmitNodeXForm, 2, 2, // as_i1imm
30226 : /* 63758*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_BUFFER_LOAD_DWORDX16_IMM_ci), 0|OPFL_MemRefs,
30227 : MVT::v16i32, 3/*#Ops*/, 0, 3, 4,
30228 : // Src: (SIsbuffer_load:{ *:[v16i32] } v4i32:{ *:[v4i32] }:$sbase, (SMRDBufferImm32:{ *:[i32] } i32:{ *:[i32] }:$offset), i1:{ *:[i1] }:$glc) - Complexity = 109
30229 : // Dst: (S_BUFFER_LOAD_DWORDX16_IMM_ci:{ *:[v16i32] } ?:{ *:[v4i32] }:$sbase, ?:{ *:[i32] }:$offset, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$glc))
30230 : /* 63767*/ /*Scope*/ 14, /*->63782*/
30231 : /* 63768*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30232 : /* 63770*/ OPC_EmitNodeXForm, 2, 2, // as_i1imm
30233 : /* 63773*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_BUFFER_LOAD_DWORDX16_SGPR), 0|OPFL_MemRefs,
30234 : MVT::v16i32, 3/*#Ops*/, 0, 1, 3,
30235 : // Src: (SIsbuffer_load:{ *:[v16i32] } v4i32:{ *:[v4i32] }:$sbase, i32:{ *:[i32] }:$offset, i1:{ *:[i1] }:$glc) - Complexity = 103
30236 : // Dst: (S_BUFFER_LOAD_DWORDX16_SGPR:{ *:[v16i32] } ?:{ *:[v4i32] }:$sbase, ?:{ *:[i32] }:$offset, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$glc))
30237 : /* 63782*/ 0, /*End of Scope*/
30238 : /* 63783*/ 0, // EndSwitchType
30239 : /* 63784*/ /*SwitchOpcode*/ 57|128,9/*1209*/, TARGET_VAL(ISD::INTRINSIC_WO_CHAIN),// ->64997
30240 : /* 63788*/ OPC_Scope, 50, /*->63840*/ // 42 children in Scope
30241 : /* 63790*/ OPC_CheckChild0Integer, 68|128,7/*964*/,
30242 : /* 63793*/ OPC_RecordChild1, // #0 = $VOP3PMods0:src0:src0_modifiers
30243 : /* 63794*/ OPC_RecordChild2, // #1 = $VOP3PMods:src1:src1_modifiers
30244 : /* 63795*/ OPC_RecordChild3, // #2 = $VOP3PMods:src2:src2_modifiers
30245 : /* 63796*/ OPC_RecordChild4, // #3 = $clamp
30246 : /* 63797*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
30247 : /* 63799*/ OPC_CheckComplexPat, /*CP*/0, /*#*/0, // SelectVOP3PMods0:$ #4 #5 #6
30248 : /* 63802*/ OPC_CheckComplexPat, /*CP*/1, /*#*/1, // SelectVOP3PMods:$ #7 #8
30249 : /* 63805*/ OPC_CheckComplexPat, /*CP*/1, /*#*/2, // SelectVOP3PMods:$ #9 #10
30250 : /* 63808*/ OPC_EmitNodeXForm, 2, 3, // as_i1imm
30251 : /* 63811*/ OPC_EmitInteger, MVT::i32, 0,
30252 : /* 63814*/ OPC_EmitInteger, MVT::i32, 0,
30253 : /* 63817*/ OPC_EmitInteger, MVT::i32, 0,
30254 : /* 63820*/ OPC_EmitInteger, MVT::i32, 0,
30255 : /* 63823*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT2_I32_I16), 0,
30256 : MVT::i32, 11/*#Ops*/, 5, 4, 8, 7, 10, 9, 11, 12, 13, 14, 15,
30257 : // Src: (intrinsic_wo_chain:{ *:[i32] } 964:{ *:[iPTR] }, (VOP3PMods0:{ *:[v2i16] } v2i16:{ *:[v2i16] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3PMods:{ *:[v2i16] } v2i16:{ *:[v2i16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3PMods:{ *:[i32] } i32:{ *:[i32] }:$src2, i32:{ *:[i32] }:$src2_modifiers), i1:{ *:[i1] }:$clamp) - Complexity = 38
30258 : // Dst: (V_DOT2_I32_I16:{ *:[i32] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[v2i16] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[v2i16] }:$src1, ?:{ *:[i32] }:$src2_modifiers, ?:{ *:[i32] }:$src2, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$clamp))
30259 : /* 63840*/ /*Scope*/ 50, /*->63891*/
30260 : /* 63841*/ OPC_CheckChild0Integer, 95|128,7/*991*/,
30261 : /* 63844*/ OPC_RecordChild1, // #0 = $VOP3PMods0:src0:src0_modifiers
30262 : /* 63845*/ OPC_RecordChild2, // #1 = $VOP3PMods:src1:src1_modifiers
30263 : /* 63846*/ OPC_RecordChild3, // #2 = $VOP3PMods:src2:src2_modifiers
30264 : /* 63847*/ OPC_RecordChild4, // #3 = $clamp
30265 : /* 63848*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
30266 : /* 63850*/ OPC_CheckComplexPat, /*CP*/0, /*#*/0, // SelectVOP3PMods0:$ #4 #5 #6
30267 : /* 63853*/ OPC_CheckComplexPat, /*CP*/1, /*#*/1, // SelectVOP3PMods:$ #7 #8
30268 : /* 63856*/ OPC_CheckComplexPat, /*CP*/1, /*#*/2, // SelectVOP3PMods:$ #9 #10
30269 : /* 63859*/ OPC_EmitNodeXForm, 2, 3, // as_i1imm
30270 : /* 63862*/ OPC_EmitInteger, MVT::i32, 0,
30271 : /* 63865*/ OPC_EmitInteger, MVT::i32, 0,
30272 : /* 63868*/ OPC_EmitInteger, MVT::i32, 0,
30273 : /* 63871*/ OPC_EmitInteger, MVT::i32, 0,
30274 : /* 63874*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT2_U32_U16), 0,
30275 : MVT::i32, 11/*#Ops*/, 5, 4, 8, 7, 10, 9, 11, 12, 13, 14, 15,
30276 : // Src: (intrinsic_wo_chain:{ *:[i32] } 991:{ *:[iPTR] }, (VOP3PMods0:{ *:[v2i16] } v2i16:{ *:[v2i16] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3PMods:{ *:[v2i16] } v2i16:{ *:[v2i16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3PMods:{ *:[i32] } i32:{ *:[i32] }:$src2, i32:{ *:[i32] }:$src2_modifiers), i1:{ *:[i1] }:$clamp) - Complexity = 38
30277 : // Dst: (V_DOT2_U32_U16:{ *:[i32] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[v2i16] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[v2i16] }:$src1, ?:{ *:[i32] }:$src2_modifiers, ?:{ *:[i32] }:$src2, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$clamp))
30278 : /* 63891*/ /*Scope*/ 50, /*->63942*/
30279 : /* 63892*/ OPC_CheckChild0Integer, 69|128,7/*965*/,
30280 : /* 63895*/ OPC_RecordChild1, // #0 = $VOP3PMods0:src0:src0_modifiers
30281 : /* 63896*/ OPC_RecordChild2, // #1 = $VOP3PMods:src1:src1_modifiers
30282 : /* 63897*/ OPC_RecordChild3, // #2 = $VOP3PMods:src2:src2_modifiers
30283 : /* 63898*/ OPC_RecordChild4, // #3 = $clamp
30284 : /* 63899*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
30285 : /* 63901*/ OPC_CheckComplexPat, /*CP*/0, /*#*/0, // SelectVOP3PMods0:$ #4 #5 #6
30286 : /* 63904*/ OPC_CheckComplexPat, /*CP*/1, /*#*/1, // SelectVOP3PMods:$ #7 #8
30287 : /* 63907*/ OPC_CheckComplexPat, /*CP*/1, /*#*/2, // SelectVOP3PMods:$ #9 #10
30288 : /* 63910*/ OPC_EmitNodeXForm, 2, 3, // as_i1imm
30289 : /* 63913*/ OPC_EmitInteger, MVT::i32, 0,
30290 : /* 63916*/ OPC_EmitInteger, MVT::i32, 0,
30291 : /* 63919*/ OPC_EmitInteger, MVT::i32, 0,
30292 : /* 63922*/ OPC_EmitInteger, MVT::i32, 0,
30293 : /* 63925*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_I32_I8), 0,
30294 : MVT::i32, 11/*#Ops*/, 5, 4, 8, 7, 10, 9, 11, 12, 13, 14, 15,
30295 : // Src: (intrinsic_wo_chain:{ *:[i32] } 965:{ *:[iPTR] }, (VOP3PMods0:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3PMods:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3PMods:{ *:[i32] } i32:{ *:[i32] }:$src2, i32:{ *:[i32] }:$src2_modifiers), i1:{ *:[i1] }:$clamp) - Complexity = 38
30296 : // Dst: (V_DOT4_I32_I8:{ *:[i32] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2_modifiers, ?:{ *:[i32] }:$src2, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$clamp))
30297 : /* 63942*/ /*Scope*/ 50, /*->63993*/
30298 : /* 63943*/ OPC_CheckChild0Integer, 96|128,7/*992*/,
30299 : /* 63946*/ OPC_RecordChild1, // #0 = $VOP3PMods0:src0:src0_modifiers
30300 : /* 63947*/ OPC_RecordChild2, // #1 = $VOP3PMods:src1:src1_modifiers
30301 : /* 63948*/ OPC_RecordChild3, // #2 = $VOP3PMods:src2:src2_modifiers
30302 : /* 63949*/ OPC_RecordChild4, // #3 = $clamp
30303 : /* 63950*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
30304 : /* 63952*/ OPC_CheckComplexPat, /*CP*/0, /*#*/0, // SelectVOP3PMods0:$ #4 #5 #6
30305 : /* 63955*/ OPC_CheckComplexPat, /*CP*/1, /*#*/1, // SelectVOP3PMods:$ #7 #8
30306 : /* 63958*/ OPC_CheckComplexPat, /*CP*/1, /*#*/2, // SelectVOP3PMods:$ #9 #10
30307 : /* 63961*/ OPC_EmitNodeXForm, 2, 3, // as_i1imm
30308 : /* 63964*/ OPC_EmitInteger, MVT::i32, 0,
30309 : /* 63967*/ OPC_EmitInteger, MVT::i32, 0,
30310 : /* 63970*/ OPC_EmitInteger, MVT::i32, 0,
30311 : /* 63973*/ OPC_EmitInteger, MVT::i32, 0,
30312 : /* 63976*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT4_U32_U8), 0,
30313 : MVT::i32, 11/*#Ops*/, 5, 4, 8, 7, 10, 9, 11, 12, 13, 14, 15,
30314 : // Src: (intrinsic_wo_chain:{ *:[i32] } 992:{ *:[iPTR] }, (VOP3PMods0:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3PMods:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3PMods:{ *:[i32] } i32:{ *:[i32] }:$src2, i32:{ *:[i32] }:$src2_modifiers), i1:{ *:[i1] }:$clamp) - Complexity = 38
30315 : // Dst: (V_DOT4_U32_U8:{ *:[i32] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2_modifiers, ?:{ *:[i32] }:$src2, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$clamp))
30316 : /* 63993*/ /*Scope*/ 50, /*->64044*/
30317 : /* 63994*/ OPC_CheckChild0Integer, 70|128,7/*966*/,
30318 : /* 63997*/ OPC_RecordChild1, // #0 = $VOP3PMods0:src0:src0_modifiers
30319 : /* 63998*/ OPC_RecordChild2, // #1 = $VOP3PMods:src1:src1_modifiers
30320 : /* 63999*/ OPC_RecordChild3, // #2 = $VOP3PMods:src2:src2_modifiers
30321 : /* 64000*/ OPC_RecordChild4, // #3 = $clamp
30322 : /* 64001*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
30323 : /* 64003*/ OPC_CheckComplexPat, /*CP*/0, /*#*/0, // SelectVOP3PMods0:$ #4 #5 #6
30324 : /* 64006*/ OPC_CheckComplexPat, /*CP*/1, /*#*/1, // SelectVOP3PMods:$ #7 #8
30325 : /* 64009*/ OPC_CheckComplexPat, /*CP*/1, /*#*/2, // SelectVOP3PMods:$ #9 #10
30326 : /* 64012*/ OPC_EmitNodeXForm, 2, 3, // as_i1imm
30327 : /* 64015*/ OPC_EmitInteger, MVT::i32, 0,
30328 : /* 64018*/ OPC_EmitInteger, MVT::i32, 0,
30329 : /* 64021*/ OPC_EmitInteger, MVT::i32, 0,
30330 : /* 64024*/ OPC_EmitInteger, MVT::i32, 0,
30331 : /* 64027*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT8_I32_I4), 0,
30332 : MVT::i32, 11/*#Ops*/, 5, 4, 8, 7, 10, 9, 11, 12, 13, 14, 15,
30333 : // Src: (intrinsic_wo_chain:{ *:[i32] } 966:{ *:[iPTR] }, (VOP3PMods0:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3PMods:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3PMods:{ *:[i32] } i32:{ *:[i32] }:$src2, i32:{ *:[i32] }:$src2_modifiers), i1:{ *:[i1] }:$clamp) - Complexity = 38
30334 : // Dst: (V_DOT8_I32_I4:{ *:[i32] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2_modifiers, ?:{ *:[i32] }:$src2, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$clamp))
30335 : /* 64044*/ /*Scope*/ 50, /*->64095*/
30336 : /* 64045*/ OPC_CheckChild0Integer, 97|128,7/*993*/,
30337 : /* 64048*/ OPC_RecordChild1, // #0 = $VOP3PMods0:src0:src0_modifiers
30338 : /* 64049*/ OPC_RecordChild2, // #1 = $VOP3PMods:src1:src1_modifiers
30339 : /* 64050*/ OPC_RecordChild3, // #2 = $VOP3PMods:src2:src2_modifiers
30340 : /* 64051*/ OPC_RecordChild4, // #3 = $clamp
30341 : /* 64052*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
30342 : /* 64054*/ OPC_CheckComplexPat, /*CP*/0, /*#*/0, // SelectVOP3PMods0:$ #4 #5 #6
30343 : /* 64057*/ OPC_CheckComplexPat, /*CP*/1, /*#*/1, // SelectVOP3PMods:$ #7 #8
30344 : /* 64060*/ OPC_CheckComplexPat, /*CP*/1, /*#*/2, // SelectVOP3PMods:$ #9 #10
30345 : /* 64063*/ OPC_EmitNodeXForm, 2, 3, // as_i1imm
30346 : /* 64066*/ OPC_EmitInteger, MVT::i32, 0,
30347 : /* 64069*/ OPC_EmitInteger, MVT::i32, 0,
30348 : /* 64072*/ OPC_EmitInteger, MVT::i32, 0,
30349 : /* 64075*/ OPC_EmitInteger, MVT::i32, 0,
30350 : /* 64078*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT8_U32_U4), 0,
30351 : MVT::i32, 11/*#Ops*/, 5, 4, 8, 7, 10, 9, 11, 12, 13, 14, 15,
30352 : // Src: (intrinsic_wo_chain:{ *:[i32] } 993:{ *:[iPTR] }, (VOP3PMods0:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3PMods:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3PMods:{ *:[i32] } i32:{ *:[i32] }:$src2, i32:{ *:[i32] }:$src2_modifiers), i1:{ *:[i1] }:$clamp) - Complexity = 38
30353 : // Dst: (V_DOT8_U32_U4:{ *:[i32] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2_modifiers, ?:{ *:[i32] }:$src2, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$clamp))
30354 : /* 64095*/ /*Scope*/ 58, /*->64154*/
30355 : /* 64096*/ OPC_CheckChild0Integer, 17|128,7/*913*/,
30356 : /* 64099*/ OPC_RecordChild1, // #0 = $src
30357 : /* 64100*/ OPC_CheckChild1Type, MVT::i32,
30358 : /* 64102*/ OPC_RecordChild2, // #1 = $dpp_ctrl
30359 : /* 64103*/ OPC_MoveChild2,
30360 : /* 64104*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
30361 : /* 64107*/ OPC_MoveParent,
30362 : /* 64108*/ OPC_RecordChild3, // #2 = $row_mask
30363 : /* 64109*/ OPC_MoveChild3,
30364 : /* 64110*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
30365 : /* 64113*/ OPC_MoveParent,
30366 : /* 64114*/ OPC_RecordChild4, // #3 = $bank_mask
30367 : /* 64115*/ OPC_MoveChild4,
30368 : /* 64116*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
30369 : /* 64119*/ OPC_MoveParent,
30370 : /* 64120*/ OPC_RecordChild5, // #4 = $bound_ctrl
30371 : /* 64121*/ OPC_MoveChild5,
30372 : /* 64122*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
30373 : /* 64125*/ OPC_MoveParent,
30374 : /* 64126*/ OPC_CheckType, MVT::i32,
30375 : /* 64128*/ OPC_CheckPatternPredicate, 13, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::VOLCANIC_ISLANDS)
30376 : /* 64130*/ OPC_EmitNodeXForm, 3, 1, // as_i32imm
30377 : /* 64133*/ OPC_EmitNodeXForm, 3, 2, // as_i32imm
30378 : /* 64136*/ OPC_EmitNodeXForm, 3, 3, // as_i32imm
30379 : /* 64139*/ OPC_EmitNodeXForm, 2, 4, // as_i1imm
30380 : /* 64142*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MOV_B32_dpp), 0,
30381 : MVT::i32, 6/*#Ops*/, 0, 0, 5, 6, 7, 8,
30382 : // Src: (intrinsic_wo_chain:{ *:[i32] } 913:{ *:[iPTR] }, i32:{ *:[i32] }:$src, (imm:{ *:[i32] }):$dpp_ctrl, (imm:{ *:[i32] }):$row_mask, (imm:{ *:[i32] }):$bank_mask, (imm:{ *:[i1] }):$bound_ctrl) - Complexity = 20
30383 : // Dst: (V_MOV_B32_dpp:{ *:[i32] } ?:{ *:[i32] }:$src, ?:{ *:[i32] }:$src, (as_i32imm:{ *:[i32] } ?:{ *:[i32] }:$dpp_ctrl), (as_i32imm:{ *:[i32] } ?:{ *:[i32] }:$row_mask), (as_i32imm:{ *:[i32] } ?:{ *:[i32] }:$bank_mask), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$bound_ctrl))
30384 : /* 64154*/ /*Scope*/ 61, /*->64216*/
30385 : /* 64155*/ OPC_CheckChild0Integer, 99|128,7/*995*/,
30386 : /* 64158*/ OPC_RecordChild1, // #0 = $old
30387 : /* 64159*/ OPC_CheckChild1Type, MVT::i32,
30388 : /* 64161*/ OPC_RecordChild2, // #1 = $src
30389 : /* 64162*/ OPC_CheckChild2Type, MVT::i32,
30390 : /* 64164*/ OPC_RecordChild3, // #2 = $dpp_ctrl
30391 : /* 64165*/ OPC_MoveChild3,
30392 : /* 64166*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
30393 : /* 64169*/ OPC_MoveParent,
30394 : /* 64170*/ OPC_RecordChild4, // #3 = $row_mask
30395 : /* 64171*/ OPC_MoveChild4,
30396 : /* 64172*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
30397 : /* 64175*/ OPC_MoveParent,
30398 : /* 64176*/ OPC_RecordChild5, // #4 = $bank_mask
30399 : /* 64177*/ OPC_MoveChild5,
30400 : /* 64178*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
30401 : /* 64181*/ OPC_MoveParent,
30402 : /* 64182*/ OPC_RecordChild6, // #5 = $bound_ctrl
30403 : /* 64183*/ OPC_MoveChild6,
30404 : /* 64184*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
30405 : /* 64187*/ OPC_MoveParent,
30406 : /* 64188*/ OPC_CheckType, MVT::i32,
30407 : /* 64190*/ OPC_CheckPatternPredicate, 13, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::VOLCANIC_ISLANDS)
30408 : /* 64192*/ OPC_EmitNodeXForm, 3, 2, // as_i32imm
30409 : /* 64195*/ OPC_EmitNodeXForm, 3, 3, // as_i32imm
30410 : /* 64198*/ OPC_EmitNodeXForm, 3, 4, // as_i32imm
30411 : /* 64201*/ OPC_EmitNodeXForm, 2, 5, // as_i1imm
30412 : /* 64204*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MOV_B32_dpp), 0,
30413 : MVT::i32, 6/*#Ops*/, 0, 1, 6, 7, 8, 9,
30414 : // Src: (intrinsic_wo_chain:{ *:[i32] } 995:{ *:[iPTR] }, i32:{ *:[i32] }:$old, i32:{ *:[i32] }:$src, (imm:{ *:[i32] }):$dpp_ctrl, (imm:{ *:[i32] }):$row_mask, (imm:{ *:[i32] }):$bank_mask, (imm:{ *:[i1] }):$bound_ctrl) - Complexity = 20
30415 : // Dst: (V_MOV_B32_dpp:{ *:[i32] } ?:{ *:[i32] }:$old, ?:{ *:[i32] }:$src, (as_i32imm:{ *:[i32] } ?:{ *:[i32] }:$dpp_ctrl), (as_i32imm:{ *:[i32] } ?:{ *:[i32] }:$row_mask), (as_i32imm:{ *:[i32] } ?:{ *:[i32] }:$bank_mask), (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$bound_ctrl))
30416 : /* 64216*/ /*Scope*/ 19, /*->64236*/
30417 : /* 64217*/ OPC_CheckChild0Integer, 36|128,3/*420*/,
30418 : /* 64220*/ OPC_RecordChild1, // #0 = $DS1Addr1Offset:addr:offset
30419 : /* 64221*/ OPC_RecordChild2, // #1 = $data0
30420 : /* 64222*/ OPC_CheckPatternPredicate, 14, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::VOLCANIC_ISLANDS)
30421 : /* 64224*/ OPC_CheckComplexPat, /*CP*/9, /*#*/0, // SelectDS1Addr1Offset:$ #2 #3
30422 : /* 64227*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_PERMUTE_B32), 0,
30423 : MVT::i32, 3/*#Ops*/, 2, 1, 3,
30424 : // Src: (intrinsic_wo_chain:{ *:[i32] } 420:{ *:[iPTR] }, (DS1Addr1Offset:{ *:[i32] } i32:{ *:[i32] }:$addr, i16:{ *:[i16] }:$offset), i32:{ *:[i32] }:$data0) - Complexity = 17
30425 : // Dst: (DS_PERMUTE_B32:{ *:[i32] } i32:{ *:[i32] }:$addr, i32:{ *:[i32] }:$data0, i16:{ *:[i16] }:$offset)
30426 : /* 64236*/ /*Scope*/ 19, /*->64256*/
30427 : /* 64237*/ OPC_CheckChild0Integer, 32|128,3/*416*/,
30428 : /* 64240*/ OPC_RecordChild1, // #0 = $DS1Addr1Offset:addr:offset
30429 : /* 64241*/ OPC_RecordChild2, // #1 = $data0
30430 : /* 64242*/ OPC_CheckPatternPredicate, 14, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::VOLCANIC_ISLANDS)
30431 : /* 64244*/ OPC_CheckComplexPat, /*CP*/9, /*#*/0, // SelectDS1Addr1Offset:$ #2 #3
30432 : /* 64247*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_BPERMUTE_B32), 0,
30433 : MVT::i32, 3/*#Ops*/, 2, 1, 3,
30434 : // Src: (intrinsic_wo_chain:{ *:[i32] } 416:{ *:[iPTR] }, (DS1Addr1Offset:{ *:[i32] } i32:{ *:[i32] }:$addr, i16:{ *:[i16] }:$offset), i32:{ *:[i32] }:$data0) - Complexity = 17
30435 : // Dst: (DS_BPERMUTE_B32:{ *:[i32] } i32:{ *:[i32] }:$addr, i32:{ *:[i32] }:$data0, i16:{ *:[i16] }:$offset)
30436 : /* 64256*/ /*Scope*/ 27, /*->64284*/
30437 : /* 64257*/ OPC_CheckChild0Integer, 37|128,3/*421*/,
30438 : /* 64260*/ OPC_RecordChild1, // #0 = $src
30439 : /* 64261*/ OPC_RecordChild2, // #1 = $offset16
30440 : /* 64262*/ OPC_MoveChild2,
30441 : /* 64263*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
30442 : /* 64266*/ OPC_MoveParent,
30443 : /* 64267*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30444 : /* 64269*/ OPC_EmitNodeXForm, 1, 1, // as_i16imm
30445 : /* 64272*/ OPC_EmitInteger, MVT::i1, 0,
30446 : /* 64275*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_SWIZZLE_B32), 0,
30447 : MVT::i32, 3/*#Ops*/, 0, 2, 3,
30448 : // Src: (intrinsic_wo_chain:{ *:[i32] } 421:{ *:[iPTR] }, i32:{ *:[i32] }:$src, (imm:{ *:[i32] }):$offset16) - Complexity = 11
30449 : // Dst: (DS_SWIZZLE_B32:{ *:[i32] } ?:{ *:[i32] }:$src, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset16), 0:{ *:[i1] })
30450 : /* 64284*/ /*Scope*/ 14, /*->64299*/
30451 : /* 64285*/ OPC_CheckChild0Integer, 108|128,7/*1004*/,
30452 : /* 64288*/ OPC_RecordChild1, // #0 = $src0
30453 : /* 64289*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30454 : /* 64291*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_WQM_B64), 0,
30455 : MVT::i1, MVT::i1, 1/*#Ops*/, 0,
30456 : // Src: (intrinsic_wo_chain:{ *:[i1] } 1004:{ *:[iPTR] }, i1:{ *:[i1] }:$src0) - Complexity = 8
30457 : // Dst: (S_WQM_B64:{ *:[i1] }:{ *:[i1] } i1:{ *:[i1] }:$src0)
30458 : /* 64299*/ /*Scope*/ 11, /*->64311*/
30459 : /* 64300*/ OPC_CheckChild0Integer, 55|128,7/*951*/,
30460 : /* 64303*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30461 : /* 64305*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_GETPC_B64), 0,
30462 : MVT::i64, 0/*#Ops*/,
30463 : // Src: (intrinsic_wo_chain:{ *:[i64] } 951:{ *:[iPTR] }) - Complexity = 8
30464 : // Dst: (S_GETPC_B64:{ *:[i64] })
30465 : /* 64311*/ /*Scope*/ 13, /*->64325*/
30466 : /* 64312*/ OPC_CheckChild0Integer, 43|128,7/*939*/,
30467 : /* 64315*/ OPC_RecordChild1, // #0 = $src0
30468 : /* 64316*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30469 : /* 64318*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_READFIRSTLANE_B32), 0,
30470 : MVT::i32, 1/*#Ops*/, 0,
30471 : // Src: (intrinsic_wo_chain:{ *:[i32] } 939:{ *:[iPTR] }, i32:{ *:[i32] }:$src0) - Complexity = 8
30472 : // Dst: (V_READFIRSTLANE_B32:{ *:[i32] } i32:{ *:[i32] }:$src0)
30473 : /* 64325*/ /*Scope*/ 15, /*->64341*/
30474 : /* 64326*/ OPC_CheckChild0Integer, 44|128,7/*940*/,
30475 : /* 64329*/ OPC_RecordChild1, // #0 = $src0
30476 : /* 64330*/ OPC_RecordChild2, // #1 = $src1
30477 : /* 64331*/ OPC_CheckPatternPredicate, 15, // (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30478 : /* 64333*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_READLANE_B32), 0,
30479 : MVT::i32, 2/*#Ops*/, 0, 1,
30480 : // Src: (intrinsic_wo_chain:{ *:[i32] } 940:{ *:[iPTR] }, i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1) - Complexity = 8
30481 : // Dst: (V_READLANE_B32:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
30482 : /* 64341*/ /*Scope*/ 17, /*->64359*/
30483 : /* 64342*/ OPC_CheckChild0Integer, 109|128,7/*1005*/,
30484 : /* 64345*/ OPC_RecordChild1, // #0 = $src0
30485 : /* 64346*/ OPC_RecordChild2, // #1 = $src1
30486 : /* 64347*/ OPC_RecordChild3, // #2 = $vdst_in
30487 : /* 64348*/ OPC_CheckPatternPredicate, 15, // (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30488 : /* 64350*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_WRITELANE_B32), 0,
30489 : MVT::i32, 3/*#Ops*/, 0, 1, 2,
30490 : // Src: (intrinsic_wo_chain:{ *:[i32] } 1005:{ *:[iPTR] }, i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$vdst_in) - Complexity = 8
30491 : // Dst: (V_WRITELANE_B32:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$vdst_in)
30492 : /* 64359*/ /*Scope*/ 21, /*->64381*/
30493 : /* 64360*/ OPC_CheckChild0Integer, 66|128,7/*962*/,
30494 : /* 64363*/ OPC_RecordChild1, // #0 = $src0
30495 : /* 64364*/ OPC_RecordChild2, // #1 = $src1
30496 : /* 64365*/ OPC_RecordChild3, // #2 = $src2
30497 : /* 64366*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30498 : /* 64368*/ OPC_EmitInteger, MVT::i1, 0,
30499 : /* 64371*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_SAD_U8), 0,
30500 : MVT::i32, 4/*#Ops*/, 0, 1, 2, 3,
30501 : // Src: (intrinsic_wo_chain:{ *:[i32] } 962:{ *:[iPTR] }, i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2) - Complexity = 8
30502 : // Dst: (V_SAD_U8:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2, 0:{ *:[i1] })
30503 : /* 64381*/ /*Scope*/ 21, /*->64403*/
30504 : /* 64382*/ OPC_CheckChild0Integer, 64|128,7/*960*/,
30505 : /* 64385*/ OPC_RecordChild1, // #0 = $src0
30506 : /* 64386*/ OPC_RecordChild2, // #1 = $src1
30507 : /* 64387*/ OPC_RecordChild3, // #2 = $src2
30508 : /* 64388*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30509 : /* 64390*/ OPC_EmitInteger, MVT::i1, 0,
30510 : /* 64393*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_SAD_HI_U8), 0,
30511 : MVT::i32, 4/*#Ops*/, 0, 1, 2, 3,
30512 : // Src: (intrinsic_wo_chain:{ *:[i32] } 960:{ *:[iPTR] }, i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2) - Complexity = 8
30513 : // Dst: (V_SAD_HI_U8:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2, 0:{ *:[i1] })
30514 : /* 64403*/ /*Scope*/ 21, /*->64425*/
30515 : /* 64404*/ OPC_CheckChild0Integer, 65|128,7/*961*/,
30516 : /* 64407*/ OPC_RecordChild1, // #0 = $src0
30517 : /* 64408*/ OPC_RecordChild2, // #1 = $src1
30518 : /* 64409*/ OPC_RecordChild3, // #2 = $src2
30519 : /* 64410*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30520 : /* 64412*/ OPC_EmitInteger, MVT::i1, 0,
30521 : /* 64415*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_SAD_U16), 0,
30522 : MVT::i32, 4/*#Ops*/, 0, 1, 2, 3,
30523 : // Src: (intrinsic_wo_chain:{ *:[i32] } 961:{ *:[iPTR] }, i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2) - Complexity = 8
30524 : // Dst: (V_SAD_U16:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2, 0:{ *:[i1] })
30525 : /* 64425*/ /*Scope*/ 21, /*->64447*/
30526 : /* 64426*/ OPC_CheckChild0Integer, 20|128,7/*916*/,
30527 : /* 64429*/ OPC_RecordChild1, // #0 = $src0
30528 : /* 64430*/ OPC_RecordChild2, // #1 = $src1
30529 : /* 64431*/ OPC_RecordChild3, // #2 = $src2
30530 : /* 64432*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30531 : /* 64434*/ OPC_EmitInteger, MVT::i1, 0,
30532 : /* 64437*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MSAD_U8), 0,
30533 : MVT::i32, 4/*#Ops*/, 0, 1, 2, 3,
30534 : // Src: (intrinsic_wo_chain:{ *:[i32] } 916:{ *:[iPTR] }, i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2) - Complexity = 8
30535 : // Dst: (V_MSAD_U8:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2, 0:{ *:[i1] })
30536 : /* 64447*/ /*Scope*/ 21, /*->64469*/
30537 : /* 64448*/ OPC_CheckChild0Integer, 18|128,7/*914*/,
30538 : /* 64451*/ OPC_RecordChild1, // #0 = $src0
30539 : /* 64452*/ OPC_RecordChild2, // #1 = $src1
30540 : /* 64453*/ OPC_RecordChild3, // #2 = $src2
30541 : /* 64454*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30542 : /* 64456*/ OPC_EmitInteger, MVT::i1, 0,
30543 : /* 64459*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MQSAD_PK_U16_U8), 0,
30544 : MVT::i64, 4/*#Ops*/, 0, 1, 2, 3,
30545 : // Src: (intrinsic_wo_chain:{ *:[i64] } 914:{ *:[iPTR] }, i64:{ *:[i64] }:$src0, i32:{ *:[i32] }:$src1, i64:{ *:[i64] }:$src2) - Complexity = 8
30546 : // Dst: (V_MQSAD_PK_U16_U8:{ *:[i64] } i64:{ *:[i64] }:$src0, i32:{ *:[i32] }:$src1, i64:{ *:[i64] }:$src2, 0:{ *:[i1] })
30547 : /* 64469*/ /*Scope*/ 21, /*->64491*/
30548 : /* 64470*/ OPC_CheckChild0Integer, 22|128,7/*918*/,
30549 : /* 64473*/ OPC_RecordChild1, // #0 = $src0
30550 : /* 64474*/ OPC_RecordChild2, // #1 = $src1
30551 : /* 64475*/ OPC_RecordChild3, // #2 = $src2
30552 : /* 64476*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30553 : /* 64478*/ OPC_EmitInteger, MVT::i1, 0,
30554 : /* 64481*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_QSAD_PK_U16_U8), 0,
30555 : MVT::i64, 4/*#Ops*/, 0, 1, 2, 3,
30556 : // Src: (intrinsic_wo_chain:{ *:[i64] } 918:{ *:[iPTR] }, i64:{ *:[i64] }:$src0, i32:{ *:[i32] }:$src1, i64:{ *:[i64] }:$src2) - Complexity = 8
30557 : // Dst: (V_QSAD_PK_U16_U8:{ *:[i64] } i64:{ *:[i64] }:$src0, i32:{ *:[i32] }:$src1, i64:{ *:[i64] }:$src2, 0:{ *:[i1] })
30558 : /* 64491*/ /*Scope*/ 40, /*->64532*/
30559 : /* 64492*/ OPC_CheckChild0Integer, 71|128,7/*967*/,
30560 : /* 64495*/ OPC_RecordChild1, // #0 = $src
30561 : /* 64496*/ OPC_SwitchType /*2 cases */, 15, MVT::i32,// ->64514
30562 : /* 64499*/ OPC_CheckChild1Type, MVT::i32,
30563 : /* 64501*/ OPC_RecordChild2, // #1 = $inactive
30564 : /* 64502*/ OPC_CheckChild2Type, MVT::i32,
30565 : /* 64504*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30566 : /* 64506*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_SET_INACTIVE_B32), 0,
30567 : MVT::i32, 2/*#Ops*/, 0, 1,
30568 : // Src: (intrinsic_wo_chain:{ *:[i32] } 967:{ *:[iPTR] }, i32:{ *:[i32] }:$src, i32:{ *:[i32] }:$inactive) - Complexity = 8
30569 : // Dst: (V_SET_INACTIVE_B32:{ *:[i32] } i32:{ *:[i32] }:$src, i32:{ *:[i32] }:$inactive)
30570 : /* 64514*/ /*SwitchType*/ 15, MVT::i64,// ->64531
30571 : /* 64516*/ OPC_CheckChild1Type, MVT::i64,
30572 : /* 64518*/ OPC_RecordChild2, // #1 = $inactive
30573 : /* 64519*/ OPC_CheckChild2Type, MVT::i64,
30574 : /* 64521*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30575 : /* 64523*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_SET_INACTIVE_B64), 0,
30576 : MVT::i64, 2/*#Ops*/, 0, 1,
30577 : // Src: (intrinsic_wo_chain:{ *:[i64] } 967:{ *:[iPTR] }, i64:{ *:[i64] }:$src, i64:{ *:[i64] }:$inactive) - Complexity = 8
30578 : // Dst: (V_SET_INACTIVE_B64:{ *:[i64] } i64:{ *:[i64] }:$src, i64:{ *:[i64] }:$inactive)
30579 : /* 64531*/ 0, // EndSwitchType
30580 : /* 64532*/ /*Scope*/ 14, /*->64547*/
30581 : /* 64533*/ OPC_CheckChild0Integer, 124|128,2/*380*/,
30582 : /* 64536*/ OPC_RecordChild1, // #0 = $src
30583 : /* 64537*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30584 : /* 64539*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::SI_BREAK), 0,
30585 : MVT::i64, MVT::i1, 1/*#Ops*/, 0,
30586 : // Src: (intrinsic_wo_chain:{ *:[i64] } 380:{ *:[iPTR] }, i64:{ *:[i64] }:$src) - Complexity = 8
30587 : // Dst: (SI_BREAK:{ *:[i64] }:{ *:[i1] } i64:{ *:[i64] }:$src)
30588 : /* 64547*/ /*Scope*/ 16, /*->64564*/
30589 : /* 64548*/ OPC_CheckChild0Integer, 55|128,3/*439*/,
30590 : /* 64551*/ OPC_RecordChild1, // #0 = $vcc
30591 : /* 64552*/ OPC_RecordChild2, // #1 = $src
30592 : /* 64553*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30593 : /* 64555*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::SI_IF_BREAK), 0,
30594 : MVT::i64, MVT::i1, 2/*#Ops*/, 0, 1,
30595 : // Src: (intrinsic_wo_chain:{ *:[i64] } 439:{ *:[iPTR] }, i1:{ *:[i1] }:$vcc, i64:{ *:[i64] }:$src) - Complexity = 8
30596 : // Dst: (SI_IF_BREAK:{ *:[i64] }:{ *:[i1] } i1:{ *:[i1] }:$vcc, i64:{ *:[i64] }:$src)
30597 : /* 64564*/ /*Scope*/ 16, /*->64581*/
30598 : /* 64565*/ OPC_CheckChild0Integer, 39|128,3/*423*/,
30599 : /* 64568*/ OPC_RecordChild1, // #0 = $src0
30600 : /* 64569*/ OPC_RecordChild2, // #1 = $src1
30601 : /* 64570*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30602 : /* 64572*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::SI_ELSE_BREAK), 0,
30603 : MVT::i64, MVT::i1, 2/*#Ops*/, 0, 1,
30604 : // Src: (intrinsic_wo_chain:{ *:[i64] } 423:{ *:[iPTR] }, i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1) - Complexity = 8
30605 : // Dst: (SI_ELSE_BREAK:{ *:[i64] }:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
30606 : /* 64581*/ /*Scope*/ 11, /*->64593*/
30607 : /* 64582*/ OPC_CheckChild0Integer, 21|128,7/*917*/,
30608 : /* 64585*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30609 : /* 64587*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::SI_PS_LIVE), 0,
30610 : MVT::i1, 0/*#Ops*/,
30611 : // Src: (intrinsic_wo_chain:{ *:[i1] } 917:{ *:[iPTR] }) - Complexity = 8
30612 : // Dst: (SI_PS_LIVE:{ *:[i1] })
30613 : /* 64593*/ /*Scope*/ 11, /*->64605*/
30614 : /* 64594*/ OPC_CheckChild0Integer, 52|128,3/*436*/,
30615 : /* 64597*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30616 : /* 64599*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GET_GROUPSTATICSIZE), 0,
30617 : MVT::i32, 0/*#Ops*/,
30618 : // Src: (intrinsic_wo_chain:{ *:[i32] } 436:{ *:[iPTR] }) - Complexity = 8
30619 : // Dst: (GET_GROUPSTATICSIZE:{ *:[i32] })
30620 : /* 64605*/ /*Scope*/ 28, /*->64634*/
30621 : /* 64606*/ OPC_CheckChild0Integer, 23|128,3/*407*/,
30622 : /* 64609*/ OPC_RecordChild1, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp
30623 : /* 64610*/ OPC_RecordChild2, // #1 = $VOP3Mods:src1:src1_modifiers
30624 : /* 64611*/ OPC_RecordChild3, // #2 = $VOP3Mods:src2:src2_modifiers
30625 : /* 64612*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #3 #4 #5 #6
30626 : /* 64615*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #7 #8
30627 : /* 64618*/ OPC_CheckComplexPat, /*CP*/16, /*#*/2, // SelectVOP3Mods:$ #9 #10
30628 : /* 64621*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_PK_U8_F32), 0,
30629 : MVT::i32, 7/*#Ops*/, 4, 3, 8, 7, 10, 9, 5,
30630 : // Src: (intrinsic_wo_chain:{ *:[i32] } 407:{ *:[iPTR] }, (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3Mods:{ *:[i32] } i32:{ *:[i32] }:$src2, i32:{ *:[i32] }:$src2_modifiers)) - Complexity = -959
30631 : // Dst: (V_CVT_PK_U8_F32:{ *:[i32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2_modifiers, i32:{ *:[i32] }:$src2, i1:{ *:[i1] }:$clamp)
30632 : /* 64634*/ /*Scope*/ 59, /*->64694*/
30633 : /* 64635*/ OPC_CheckChild0Integer, 50|128,3/*434*/,
30634 : /* 64638*/ OPC_RecordChild1, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
30635 : /* 64639*/ OPC_SwitchType /*2 cases */, 34, MVT::i32,// ->64676
30636 : /* 64642*/ OPC_Scope, 15, /*->64659*/ // 2 children in Scope
30637 : /* 64644*/ OPC_CheckChild1Type, MVT::f64,
30638 : /* 64646*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
30639 : /* 64649*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_FREXP_EXP_I32_F64_e64), 0,
30640 : MVT::i32, 4/*#Ops*/, 2, 1, 3, 4,
30641 : // Src: (intrinsic_wo_chain:{ *:[i32] } 434:{ *:[iPTR] }, (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -977
30642 : // Dst: (V_FREXP_EXP_I32_F64_e64:{ *:[i32] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
30643 : /* 64659*/ /*Scope*/ 15, /*->64675*/
30644 : /* 64660*/ OPC_CheckChild1Type, MVT::f32,
30645 : /* 64662*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
30646 : /* 64665*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_FREXP_EXP_I32_F32_e64), 0,
30647 : MVT::i32, 4/*#Ops*/, 2, 1, 3, 4,
30648 : // Src: (intrinsic_wo_chain:{ *:[i32] } 434:{ *:[iPTR] }, (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -977
30649 : // Dst: (V_FREXP_EXP_I32_F32_e64:{ *:[i32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
30650 : /* 64675*/ 0, /*End of Scope*/
30651 : /* 64676*/ /*SwitchType*/ 15, MVT::i16,// ->64693
30652 : /* 64678*/ OPC_CheckChild1Type, MVT::f16,
30653 : /* 64680*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
30654 : /* 64683*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_FREXP_EXP_I16_F16_e64), 0,
30655 : MVT::i16, 4/*#Ops*/, 2, 1, 3, 4,
30656 : // Src: (intrinsic_wo_chain:{ *:[i16] } 434:{ *:[iPTR] }, (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -977
30657 : // Dst: (V_FREXP_EXP_I16_F16_e64:{ *:[i16] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
30658 : /* 64693*/ 0, // EndSwitchType
30659 : /* 64694*/ /*Scope*/ 15, /*->64710*/
30660 : /* 64695*/ OPC_CheckChild0Integer, 16|128,7/*912*/,
30661 : /* 64698*/ OPC_RecordChild1, // #0 = $src0
30662 : /* 64699*/ OPC_RecordChild2, // #1 = $src1
30663 : /* 64700*/ OPC_CheckPatternPredicate, 15, // (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30664 : /* 64702*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MBCNT_LO_U32_B32_e64), 0,
30665 : MVT::i32, 2/*#Ops*/, 0, 1,
30666 : // Src: (intrinsic_wo_chain:{ *:[i32] } 912:{ *:[iPTR] }, i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1) - Complexity = -992
30667 : // Dst: (V_MBCNT_LO_U32_B32_e64:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
30668 : /* 64710*/ /*Scope*/ 15, /*->64726*/
30669 : /* 64711*/ OPC_CheckChild0Integer, 15|128,7/*911*/,
30670 : /* 64714*/ OPC_RecordChild1, // #0 = $src0
30671 : /* 64715*/ OPC_RecordChild2, // #1 = $src1
30672 : /* 64716*/ OPC_CheckPatternPredicate, 15, // (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30673 : /* 64718*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MBCNT_HI_U32_B32_e64), 0,
30674 : MVT::i32, 2/*#Ops*/, 0, 1,
30675 : // Src: (intrinsic_wo_chain:{ *:[i32] } 911:{ *:[iPTR] }, i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1) - Complexity = -992
30676 : // Dst: (V_MBCNT_HI_U32_B32_e64:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
30677 : /* 64726*/ /*Scope*/ 15, /*->64742*/
30678 : /* 64727*/ OPC_CheckChild0Integer, 12|128,7/*908*/,
30679 : /* 64730*/ OPC_RecordChild1, // #0 = $src0
30680 : /* 64731*/ OPC_RecordChild2, // #1 = $src1
30681 : /* 64732*/ OPC_RecordChild3, // #2 = $src2
30682 : /* 64733*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_LERP_U8), 0,
30683 : MVT::i32, 3/*#Ops*/, 0, 1, 2,
30684 : // Src: (intrinsic_wo_chain:{ *:[i32] } 908:{ *:[iPTR] }, i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2) - Complexity = -992
30685 : // Dst: (V_LERP_U8:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2)
30686 : /* 64742*/ /*Scope*/ 15, /*->64758*/
30687 : /* 64743*/ OPC_CheckChild0Integer, 120|128,2/*376*/,
30688 : /* 64746*/ OPC_RecordChild1, // #0 = $src0
30689 : /* 64747*/ OPC_RecordChild2, // #1 = $src1
30690 : /* 64748*/ OPC_RecordChild3, // #2 = $src2
30691 : /* 64749*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_ALIGNBIT_B32), 0,
30692 : MVT::i32, 3/*#Ops*/, 0, 1, 2,
30693 : // Src: (intrinsic_wo_chain:{ *:[i32] } 376:{ *:[iPTR] }, i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2) - Complexity = -992
30694 : // Dst: (V_ALIGNBIT_B32:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2)
30695 : /* 64758*/ /*Scope*/ 15, /*->64774*/
30696 : /* 64759*/ OPC_CheckChild0Integer, 121|128,2/*377*/,
30697 : /* 64762*/ OPC_RecordChild1, // #0 = $src0
30698 : /* 64763*/ OPC_RecordChild2, // #1 = $src1
30699 : /* 64764*/ OPC_RecordChild3, // #2 = $src2
30700 : /* 64765*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_ALIGNBYTE_B32), 0,
30701 : MVT::i32, 3/*#Ops*/, 0, 1, 2,
30702 : // Src: (intrinsic_wo_chain:{ *:[i32] } 377:{ *:[iPTR] }, i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2) - Complexity = -992
30703 : // Dst: (V_ALIGNBYTE_B32:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2)
30704 : /* 64774*/ /*Scope*/ 29, /*->64804*/
30705 : /* 64775*/ OPC_CheckChild0Integer, 17|128,3/*401*/,
30706 : /* 64778*/ OPC_RecordChild1, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
30707 : /* 64779*/ OPC_RecordChild2, // #1 = $VOP3Mods:src1:src1_modifiers
30708 : /* 64780*/ OPC_RecordChild3, // #2 = $VOP3Mods:src2:src2_modifiers
30709 : /* 64781*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #3 #4 #5 #6
30710 : /* 64784*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #7 #8
30711 : /* 64787*/ OPC_CheckComplexPat, /*CP*/16, /*#*/2, // SelectVOP3Mods:$ #9 #10
30712 : /* 64790*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CUBEID_F32), 0,
30713 : MVT::f32, 8/*#Ops*/, 4, 3, 8, 7, 10, 9, 5, 6,
30714 : // Src: (intrinsic_wo_chain:{ *:[f32] } 401:{ *:[iPTR] }, (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src2, i32:{ *:[i32] }:$src2_modifiers)) - Complexity = -959
30715 : // Dst: (V_CUBEID_F32:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src2_modifiers, f32:{ *:[f32] }:$src2, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
30716 : /* 64804*/ /*Scope*/ 29, /*->64834*/
30717 : /* 64805*/ OPC_CheckChild0Integer, 19|128,3/*403*/,
30718 : /* 64808*/ OPC_RecordChild1, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
30719 : /* 64809*/ OPC_RecordChild2, // #1 = $VOP3Mods:src1:src1_modifiers
30720 : /* 64810*/ OPC_RecordChild3, // #2 = $VOP3Mods:src2:src2_modifiers
30721 : /* 64811*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #3 #4 #5 #6
30722 : /* 64814*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #7 #8
30723 : /* 64817*/ OPC_CheckComplexPat, /*CP*/16, /*#*/2, // SelectVOP3Mods:$ #9 #10
30724 : /* 64820*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CUBESC_F32), 0,
30725 : MVT::f32, 8/*#Ops*/, 4, 3, 8, 7, 10, 9, 5, 6,
30726 : // Src: (intrinsic_wo_chain:{ *:[f32] } 403:{ *:[iPTR] }, (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src2, i32:{ *:[i32] }:$src2_modifiers)) - Complexity = -959
30727 : // Dst: (V_CUBESC_F32:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src2_modifiers, f32:{ *:[f32] }:$src2, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
30728 : /* 64834*/ /*Scope*/ 29, /*->64864*/
30729 : /* 64835*/ OPC_CheckChild0Integer, 20|128,3/*404*/,
30730 : /* 64838*/ OPC_RecordChild1, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
30731 : /* 64839*/ OPC_RecordChild2, // #1 = $VOP3Mods:src1:src1_modifiers
30732 : /* 64840*/ OPC_RecordChild3, // #2 = $VOP3Mods:src2:src2_modifiers
30733 : /* 64841*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #3 #4 #5 #6
30734 : /* 64844*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #7 #8
30735 : /* 64847*/ OPC_CheckComplexPat, /*CP*/16, /*#*/2, // SelectVOP3Mods:$ #9 #10
30736 : /* 64850*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CUBETC_F32), 0,
30737 : MVT::f32, 8/*#Ops*/, 4, 3, 8, 7, 10, 9, 5, 6,
30738 : // Src: (intrinsic_wo_chain:{ *:[f32] } 404:{ *:[iPTR] }, (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src2, i32:{ *:[i32] }:$src2_modifiers)) - Complexity = -959
30739 : // Dst: (V_CUBETC_F32:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src2_modifiers, f32:{ *:[f32] }:$src2, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
30740 : /* 64864*/ /*Scope*/ 29, /*->64894*/
30741 : /* 64865*/ OPC_CheckChild0Integer, 18|128,3/*402*/,
30742 : /* 64868*/ OPC_RecordChild1, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
30743 : /* 64869*/ OPC_RecordChild2, // #1 = $VOP3Mods:src1:src1_modifiers
30744 : /* 64870*/ OPC_RecordChild3, // #2 = $VOP3Mods:src2:src2_modifiers
30745 : /* 64871*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #3 #4 #5 #6
30746 : /* 64874*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #7 #8
30747 : /* 64877*/ OPC_CheckComplexPat, /*CP*/16, /*#*/2, // SelectVOP3Mods:$ #9 #10
30748 : /* 64880*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CUBEMA_F32), 0,
30749 : MVT::f32, 8/*#Ops*/, 4, 3, 8, 7, 10, 9, 5, 6,
30750 : // Src: (intrinsic_wo_chain:{ *:[f32] } 402:{ *:[iPTR] }, (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src2, i32:{ *:[i32] }:$src2_modifiers)) - Complexity = -959
30751 : // Dst: (V_CUBEMA_F32:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src2_modifiers, f32:{ *:[f32] }:$src2, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
30752 : /* 64894*/ /*Scope*/ 57, /*->64952*/
30753 : /* 64895*/ OPC_CheckChild0Integer, 51|128,3/*435*/,
30754 : /* 64898*/ OPC_RecordChild1, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
30755 : /* 64899*/ OPC_SwitchType /*3 cases */, 15, MVT::f64,// ->64917
30756 : /* 64902*/ OPC_CheckChild1Type, MVT::f64,
30757 : /* 64904*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
30758 : /* 64907*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_FREXP_MANT_F64_e64), 0,
30759 : MVT::f64, 4/*#Ops*/, 2, 1, 3, 4,
30760 : // Src: (intrinsic_wo_chain:{ *:[f64] } 435:{ *:[iPTR] }, (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -977
30761 : // Dst: (V_FREXP_MANT_F64_e64:{ *:[f64] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
30762 : /* 64917*/ /*SwitchType*/ 15, MVT::f32,// ->64934
30763 : /* 64919*/ OPC_CheckChild1Type, MVT::f32,
30764 : /* 64921*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
30765 : /* 64924*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_FREXP_MANT_F32_e64), 0,
30766 : MVT::f32, 4/*#Ops*/, 2, 1, 3, 4,
30767 : // Src: (intrinsic_wo_chain:{ *:[f32] } 435:{ *:[iPTR] }, (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -977
30768 : // Dst: (V_FREXP_MANT_F32_e64:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
30769 : /* 64934*/ /*SwitchType*/ 15, MVT::f16,// ->64951
30770 : /* 64936*/ OPC_CheckChild1Type, MVT::f16,
30771 : /* 64938*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
30772 : /* 64941*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_FREXP_MANT_F16_e64), 0,
30773 : MVT::f16, 4/*#Ops*/, 2, 1, 3, 4,
30774 : // Src: (intrinsic_wo_chain:{ *:[f16] } 435:{ *:[iPTR] }, (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -977
30775 : // Dst: (V_FREXP_MANT_F16_e64:{ *:[f16] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
30776 : /* 64951*/ 0, // EndSwitchType
30777 : /* 64952*/ /*Scope*/ 21, /*->64974*/
30778 : /* 64953*/ OPC_CheckChild0Integer, 13|128,7/*909*/,
30779 : /* 64956*/ OPC_RecordChild1, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
30780 : /* 64957*/ OPC_CheckChild1Type, MVT::f32,
30781 : /* 64959*/ OPC_CheckType, MVT::f32,
30782 : /* 64961*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
30783 : /* 64964*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_LOG_CLAMP_F32_e64), 0,
30784 : MVT::f32, 4/*#Ops*/, 2, 1, 3, 4,
30785 : // Src: (intrinsic_wo_chain:{ *:[f32] } 909:{ *:[iPTR] }, (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -977
30786 : // Dst: (V_LOG_CLAMP_F32_e64:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
30787 : /* 64974*/ /*Scope*/ 21, /*->64996*/
30788 : /* 64975*/ OPC_CheckChild0Integer, 19|128,7/*915*/,
30789 : /* 64978*/ OPC_RecordChild1, // #0 = $src0
30790 : /* 64979*/ OPC_RecordChild2, // #1 = $src1
30791 : /* 64980*/ OPC_RecordChild3, // #2 = $src2
30792 : /* 64981*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30793 : /* 64983*/ OPC_EmitInteger, MVT::i1, 0,
30794 : /* 64986*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MQSAD_U32_U8), 0,
30795 : MVT::v4i32, 4/*#Ops*/, 0, 1, 2, 3,
30796 : // Src: (intrinsic_wo_chain:{ *:[v4i32] } 915:{ *:[iPTR] }, i64:{ *:[i64] }:$src0, i32:{ *:[i32] }:$src1, v4i32:{ *:[v4i32] }:$src2) - Complexity = 8
30797 : // Dst: (V_MQSAD_U32_U8:{ *:[v4i32] } i64:{ *:[i64] }:$src0, i32:{ *:[i32] }:$src1, v4i32:{ *:[v4i32] }:$src2, 0:{ *:[i1] })
30798 : /* 64996*/ 0, /*End of Scope*/
30799 : /* 64997*/ /*SwitchOpcode*/ 107|128,5/*747*/, TARGET_VAL(ISD::INTRINSIC_W_CHAIN),// ->65748
30800 : /* 65001*/ OPC_RecordNode, // #0 = 'intrinsic_w_chain' chained node
30801 : /* 65002*/ OPC_Scope, 53|128,5/*693*/, /*->65698*/ // 4 children in Scope
30802 : /* 65005*/ OPC_CheckChild1Integer, 99|128,52/*6755*/,
30803 : /* 65008*/ OPC_RecordChild2, // #1 = $rsrc
30804 : /* 65009*/ OPC_CheckChild2Type, MVT::v4i32,
30805 : /* 65011*/ OPC_Scope, 72, /*->65085*/ // 4 children in Scope
30806 : /* 65013*/ OPC_MoveChild3,
30807 : /* 65014*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
30808 : /* 65017*/ OPC_CheckType, MVT::i32,
30809 : /* 65019*/ OPC_MoveParent,
30810 : /* 65020*/ OPC_RecordChild4, // #2 = $soffset
30811 : /* 65021*/ OPC_RecordChild5, // #3 = $offset
30812 : /* 65022*/ OPC_MoveChild5,
30813 : /* 65023*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
30814 : /* 65026*/ OPC_MoveParent,
30815 : /* 65027*/ OPC_MoveChild6,
30816 : /* 65028*/ OPC_CheckInteger, 0,
30817 : /* 65030*/ OPC_MoveParent,
30818 : /* 65031*/ OPC_MoveChild7,
30819 : /* 65032*/ OPC_CheckInteger, 0,
30820 : /* 65034*/ OPC_MoveParent,
30821 : /* 65035*/ OPC_MoveChild, 8,
30822 : /* 65037*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
30823 : /* 65040*/ OPC_RecordNode, // #4 = $glc
30824 : /* 65041*/ OPC_MoveParent,
30825 : /* 65042*/ OPC_MoveChild, 9,
30826 : /* 65044*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
30827 : /* 65047*/ OPC_RecordNode, // #5 = $slc
30828 : /* 65048*/ OPC_MoveParent,
30829 : /* 65049*/ OPC_MoveChild, 10,
30830 : /* 65051*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
30831 : /* 65054*/ OPC_RecordNode, // #6 = $tfe
30832 : /* 65055*/ OPC_MoveParent,
30833 : /* 65056*/ OPC_CheckType, MVT::i32,
30834 : /* 65058*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30835 : /* 65060*/ OPC_EmitMergeInputChains1_0,
30836 : /* 65061*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
30837 : /* 65064*/ OPC_EmitNodeXForm, 2, 4, // as_i1imm
30838 : /* 65067*/ OPC_EmitNodeXForm, 2, 5, // as_i1imm
30839 : /* 65070*/ OPC_EmitNodeXForm, 2, 6, // as_i1imm
30840 : /* 65073*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORD_OFFSET), 0|OPFL_Chain,
30841 : MVT::i32, 6/*#Ops*/, 1, 2, 7, 8, 9, 10,
30842 : // Src: (intrinsic_w_chain:{ *:[i32] } 6755:{ *:[iPTR] }, v4i32:{ *:[v4i32] }:$rsrc, (imm:{ *:[i32] }), i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, 0:{ *:[i32] }, 0:{ *:[i32] }, (imm:{ *:[i32] }):$glc, (imm:{ *:[i32] }):$slc, (imm:{ *:[i32] }):$tfe) - Complexity = 33
30843 : // Dst: (BUFFER_LOAD_DWORD_OFFSET:{ *:[i32] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$glc), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$tfe))
30844 : /* 65085*/ /*Scope*/ 76|128,1/*204*/, /*->65291*/
30845 : /* 65087*/ OPC_RecordChild3, // #2 = $vaddr
30846 : /* 65088*/ OPC_Scope, 2|128,1/*130*/, /*->65221*/ // 2 children in Scope
30847 : /* 65091*/ OPC_CheckChild3Type, MVT::i32,
30848 : /* 65093*/ OPC_RecordChild4, // #3 = $soffset
30849 : /* 65094*/ OPC_RecordChild5, // #4 = $offset
30850 : /* 65095*/ OPC_MoveChild5,
30851 : /* 65096*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
30852 : /* 65099*/ OPC_MoveParent,
30853 : /* 65100*/ OPC_MoveChild6,
30854 : /* 65101*/ OPC_Scope, 58, /*->65161*/ // 2 children in Scope
30855 : /* 65103*/ OPC_CheckInteger, 1,
30856 : /* 65105*/ OPC_MoveParent,
30857 : /* 65106*/ OPC_MoveChild7,
30858 : /* 65107*/ OPC_CheckInteger, 0,
30859 : /* 65109*/ OPC_MoveParent,
30860 : /* 65110*/ OPC_MoveChild, 8,
30861 : /* 65112*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
30862 : /* 65115*/ OPC_RecordNode, // #5 = $glc
30863 : /* 65116*/ OPC_MoveParent,
30864 : /* 65117*/ OPC_MoveChild, 9,
30865 : /* 65119*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
30866 : /* 65122*/ OPC_RecordNode, // #6 = $slc
30867 : /* 65123*/ OPC_MoveParent,
30868 : /* 65124*/ OPC_MoveChild, 10,
30869 : /* 65126*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
30870 : /* 65129*/ OPC_RecordNode, // #7 = $tfe
30871 : /* 65130*/ OPC_MoveParent,
30872 : /* 65131*/ OPC_CheckType, MVT::i32,
30873 : /* 65133*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30874 : /* 65135*/ OPC_EmitMergeInputChains1_0,
30875 : /* 65136*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
30876 : /* 65139*/ OPC_EmitNodeXForm, 2, 5, // as_i1imm
30877 : /* 65142*/ OPC_EmitNodeXForm, 2, 6, // as_i1imm
30878 : /* 65145*/ OPC_EmitNodeXForm, 2, 7, // as_i1imm
30879 : /* 65148*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORD_OFFEN), 0|OPFL_Chain,
30880 : MVT::i32, 7/*#Ops*/, 2, 1, 3, 8, 9, 10, 11,
30881 : // Src: (intrinsic_w_chain:{ *:[i32] } 6755:{ *:[iPTR] }, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, 1:{ *:[i32] }, 0:{ *:[i32] }, (imm:{ *:[i32] }):$glc, (imm:{ *:[i32] }):$slc, (imm:{ *:[i32] }):$tfe) - Complexity = 30
30882 : // Dst: (BUFFER_LOAD_DWORD_OFFEN:{ *:[i32] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$glc), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$tfe))
30883 : /* 65161*/ /*Scope*/ 58, /*->65220*/
30884 : /* 65162*/ OPC_CheckInteger, 0,
30885 : /* 65164*/ OPC_MoveParent,
30886 : /* 65165*/ OPC_MoveChild7,
30887 : /* 65166*/ OPC_CheckInteger, 1,
30888 : /* 65168*/ OPC_MoveParent,
30889 : /* 65169*/ OPC_MoveChild, 8,
30890 : /* 65171*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
30891 : /* 65174*/ OPC_RecordNode, // #5 = $glc
30892 : /* 65175*/ OPC_MoveParent,
30893 : /* 65176*/ OPC_MoveChild, 9,
30894 : /* 65178*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
30895 : /* 65181*/ OPC_RecordNode, // #6 = $slc
30896 : /* 65182*/ OPC_MoveParent,
30897 : /* 65183*/ OPC_MoveChild, 10,
30898 : /* 65185*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
30899 : /* 65188*/ OPC_RecordNode, // #7 = $tfe
30900 : /* 65189*/ OPC_MoveParent,
30901 : /* 65190*/ OPC_CheckType, MVT::i32,
30902 : /* 65192*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30903 : /* 65194*/ OPC_EmitMergeInputChains1_0,
30904 : /* 65195*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
30905 : /* 65198*/ OPC_EmitNodeXForm, 2, 5, // as_i1imm
30906 : /* 65201*/ OPC_EmitNodeXForm, 2, 6, // as_i1imm
30907 : /* 65204*/ OPC_EmitNodeXForm, 2, 7, // as_i1imm
30908 : /* 65207*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORD_IDXEN), 0|OPFL_Chain,
30909 : MVT::i32, 7/*#Ops*/, 2, 1, 3, 8, 9, 10, 11,
30910 : // Src: (intrinsic_w_chain:{ *:[i32] } 6755:{ *:[iPTR] }, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, 0:{ *:[i32] }, 1:{ *:[i32] }, (imm:{ *:[i32] }):$glc, (imm:{ *:[i32] }):$slc, (imm:{ *:[i32] }):$tfe) - Complexity = 30
30911 : // Dst: (BUFFER_LOAD_DWORD_IDXEN:{ *:[i32] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$glc), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$tfe))
30912 : /* 65220*/ 0, /*End of Scope*/
30913 : /* 65221*/ /*Scope*/ 68, /*->65290*/
30914 : /* 65222*/ OPC_CheckChild3Type, MVT::v2i32,
30915 : /* 65224*/ OPC_RecordChild4, // #3 = $soffset
30916 : /* 65225*/ OPC_RecordChild5, // #4 = $offset
30917 : /* 65226*/ OPC_MoveChild5,
30918 : /* 65227*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
30919 : /* 65230*/ OPC_MoveParent,
30920 : /* 65231*/ OPC_MoveChild6,
30921 : /* 65232*/ OPC_CheckInteger, 1,
30922 : /* 65234*/ OPC_MoveParent,
30923 : /* 65235*/ OPC_MoveChild7,
30924 : /* 65236*/ OPC_CheckInteger, 1,
30925 : /* 65238*/ OPC_MoveParent,
30926 : /* 65239*/ OPC_MoveChild, 8,
30927 : /* 65241*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
30928 : /* 65244*/ OPC_RecordNode, // #5 = $glc
30929 : /* 65245*/ OPC_MoveParent,
30930 : /* 65246*/ OPC_MoveChild, 9,
30931 : /* 65248*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
30932 : /* 65251*/ OPC_RecordNode, // #6 = $slc
30933 : /* 65252*/ OPC_MoveParent,
30934 : /* 65253*/ OPC_MoveChild, 10,
30935 : /* 65255*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
30936 : /* 65258*/ OPC_RecordNode, // #7 = $tfe
30937 : /* 65259*/ OPC_MoveParent,
30938 : /* 65260*/ OPC_CheckType, MVT::i32,
30939 : /* 65262*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30940 : /* 65264*/ OPC_EmitMergeInputChains1_0,
30941 : /* 65265*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
30942 : /* 65268*/ OPC_EmitNodeXForm, 2, 5, // as_i1imm
30943 : /* 65271*/ OPC_EmitNodeXForm, 2, 6, // as_i1imm
30944 : /* 65274*/ OPC_EmitNodeXForm, 2, 7, // as_i1imm
30945 : /* 65277*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORD_BOTHEN), 0|OPFL_Chain,
30946 : MVT::i32, 7/*#Ops*/, 2, 1, 3, 8, 9, 10, 11,
30947 : // Src: (intrinsic_w_chain:{ *:[i32] } 6755:{ *:[iPTR] }, v4i32:{ *:[v4i32] }:$rsrc, v2i32:{ *:[v2i32] }:$vaddr, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, 1:{ *:[i32] }, 1:{ *:[i32] }, (imm:{ *:[i32] }):$glc, (imm:{ *:[i32] }):$slc, (imm:{ *:[i32] }):$tfe) - Complexity = 30
30948 : // Dst: (BUFFER_LOAD_DWORD_BOTHEN:{ *:[i32] } ?:{ *:[v2i32] }:$vaddr, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$glc), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$tfe))
30949 : /* 65290*/ 0, /*End of Scope*/
30950 : /* 65291*/ /*Scope*/ 103, /*->65395*/
30951 : /* 65292*/ OPC_MoveChild3,
30952 : /* 65293*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
30953 : /* 65296*/ OPC_CheckType, MVT::i32,
30954 : /* 65298*/ OPC_MoveParent,
30955 : /* 65299*/ OPC_RecordChild4, // #2 = $soffset
30956 : /* 65300*/ OPC_RecordChild5, // #3 = $offset
30957 : /* 65301*/ OPC_MoveChild5,
30958 : /* 65302*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
30959 : /* 65305*/ OPC_MoveParent,
30960 : /* 65306*/ OPC_MoveChild6,
30961 : /* 65307*/ OPC_CheckInteger, 0,
30962 : /* 65309*/ OPC_MoveParent,
30963 : /* 65310*/ OPC_MoveChild7,
30964 : /* 65311*/ OPC_CheckInteger, 0,
30965 : /* 65313*/ OPC_MoveParent,
30966 : /* 65314*/ OPC_MoveChild, 8,
30967 : /* 65316*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
30968 : /* 65319*/ OPC_RecordNode, // #4 = $glc
30969 : /* 65320*/ OPC_MoveParent,
30970 : /* 65321*/ OPC_MoveChild, 9,
30971 : /* 65323*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
30972 : /* 65326*/ OPC_RecordNode, // #5 = $slc
30973 : /* 65327*/ OPC_MoveParent,
30974 : /* 65328*/ OPC_MoveChild, 10,
30975 : /* 65330*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
30976 : /* 65333*/ OPC_RecordNode, // #6 = $tfe
30977 : /* 65334*/ OPC_MoveParent,
30978 : /* 65335*/ OPC_SwitchType /*2 cases */, 27, MVT::v2i32,// ->65365
30979 : /* 65338*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30980 : /* 65340*/ OPC_EmitMergeInputChains1_0,
30981 : /* 65341*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
30982 : /* 65344*/ OPC_EmitNodeXForm, 2, 4, // as_i1imm
30983 : /* 65347*/ OPC_EmitNodeXForm, 2, 5, // as_i1imm
30984 : /* 65350*/ OPC_EmitNodeXForm, 2, 6, // as_i1imm
30985 : /* 65353*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX2_OFFSET), 0|OPFL_Chain,
30986 : MVT::v2i32, 6/*#Ops*/, 1, 2, 7, 8, 9, 10,
30987 : // Src: (intrinsic_w_chain:{ *:[v2i32] } 6755:{ *:[iPTR] }, v4i32:{ *:[v4i32] }:$rsrc, (imm:{ *:[i32] }), i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, 0:{ *:[i32] }, 0:{ *:[i32] }, (imm:{ *:[i32] }):$glc, (imm:{ *:[i32] }):$slc, (imm:{ *:[i32] }):$tfe) - Complexity = 33
30988 : // Dst: (BUFFER_LOAD_DWORDX2_OFFSET:{ *:[v2i32] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$glc), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$tfe))
30989 : /* 65365*/ /*SwitchType*/ 27, MVT::v4i32,// ->65394
30990 : /* 65367*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
30991 : /* 65369*/ OPC_EmitMergeInputChains1_0,
30992 : /* 65370*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
30993 : /* 65373*/ OPC_EmitNodeXForm, 2, 4, // as_i1imm
30994 : /* 65376*/ OPC_EmitNodeXForm, 2, 5, // as_i1imm
30995 : /* 65379*/ OPC_EmitNodeXForm, 2, 6, // as_i1imm
30996 : /* 65382*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX4_OFFSET), 0|OPFL_Chain,
30997 : MVT::v4i32, 6/*#Ops*/, 1, 2, 7, 8, 9, 10,
30998 : // Src: (intrinsic_w_chain:{ *:[v4i32] } 6755:{ *:[iPTR] }, v4i32:{ *:[v4i32] }:$rsrc, (imm:{ *:[i32] }), i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, 0:{ *:[i32] }, 0:{ *:[i32] }, (imm:{ *:[i32] }):$glc, (imm:{ *:[i32] }):$slc, (imm:{ *:[i32] }):$tfe) - Complexity = 33
30999 : // Dst: (BUFFER_LOAD_DWORDX4_OFFSET:{ *:[v4i32] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$glc), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$tfe))
31000 : /* 65394*/ 0, // EndSwitchType
31001 : /* 65395*/ /*Scope*/ 44|128,2/*300*/, /*->65697*/
31002 : /* 65397*/ OPC_RecordChild3, // #2 = $vaddr
31003 : /* 65398*/ OPC_Scope, 66|128,1/*194*/, /*->65595*/ // 2 children in Scope
31004 : /* 65401*/ OPC_CheckChild3Type, MVT::i32,
31005 : /* 65403*/ OPC_RecordChild4, // #3 = $soffset
31006 : /* 65404*/ OPC_RecordChild5, // #4 = $offset
31007 : /* 65405*/ OPC_MoveChild5,
31008 : /* 65406*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31009 : /* 65409*/ OPC_MoveParent,
31010 : /* 65410*/ OPC_MoveChild6,
31011 : /* 65411*/ OPC_Scope, 90, /*->65503*/ // 2 children in Scope
31012 : /* 65413*/ OPC_CheckInteger, 1,
31013 : /* 65415*/ OPC_MoveParent,
31014 : /* 65416*/ OPC_MoveChild7,
31015 : /* 65417*/ OPC_CheckInteger, 0,
31016 : /* 65419*/ OPC_MoveParent,
31017 : /* 65420*/ OPC_MoveChild, 8,
31018 : /* 65422*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31019 : /* 65425*/ OPC_RecordNode, // #5 = $glc
31020 : /* 65426*/ OPC_MoveParent,
31021 : /* 65427*/ OPC_MoveChild, 9,
31022 : /* 65429*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31023 : /* 65432*/ OPC_RecordNode, // #6 = $slc
31024 : /* 65433*/ OPC_MoveParent,
31025 : /* 65434*/ OPC_MoveChild, 10,
31026 : /* 65436*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31027 : /* 65439*/ OPC_RecordNode, // #7 = $tfe
31028 : /* 65440*/ OPC_MoveParent,
31029 : /* 65441*/ OPC_SwitchType /*2 cases */, 28, MVT::v2i32,// ->65472
31030 : /* 65444*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31031 : /* 65446*/ OPC_EmitMergeInputChains1_0,
31032 : /* 65447*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
31033 : /* 65450*/ OPC_EmitNodeXForm, 2, 5, // as_i1imm
31034 : /* 65453*/ OPC_EmitNodeXForm, 2, 6, // as_i1imm
31035 : /* 65456*/ OPC_EmitNodeXForm, 2, 7, // as_i1imm
31036 : /* 65459*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX2_OFFEN), 0|OPFL_Chain,
31037 : MVT::v2i32, 7/*#Ops*/, 2, 1, 3, 8, 9, 10, 11,
31038 : // Src: (intrinsic_w_chain:{ *:[v2i32] } 6755:{ *:[iPTR] }, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, 1:{ *:[i32] }, 0:{ *:[i32] }, (imm:{ *:[i32] }):$glc, (imm:{ *:[i32] }):$slc, (imm:{ *:[i32] }):$tfe) - Complexity = 30
31039 : // Dst: (BUFFER_LOAD_DWORDX2_OFFEN:{ *:[v2i32] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$glc), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$tfe))
31040 : /* 65472*/ /*SwitchType*/ 28, MVT::v4i32,// ->65502
31041 : /* 65474*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31042 : /* 65476*/ OPC_EmitMergeInputChains1_0,
31043 : /* 65477*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
31044 : /* 65480*/ OPC_EmitNodeXForm, 2, 5, // as_i1imm
31045 : /* 65483*/ OPC_EmitNodeXForm, 2, 6, // as_i1imm
31046 : /* 65486*/ OPC_EmitNodeXForm, 2, 7, // as_i1imm
31047 : /* 65489*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX4_OFFEN), 0|OPFL_Chain,
31048 : MVT::v4i32, 7/*#Ops*/, 2, 1, 3, 8, 9, 10, 11,
31049 : // Src: (intrinsic_w_chain:{ *:[v4i32] } 6755:{ *:[iPTR] }, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, 1:{ *:[i32] }, 0:{ *:[i32] }, (imm:{ *:[i32] }):$glc, (imm:{ *:[i32] }):$slc, (imm:{ *:[i32] }):$tfe) - Complexity = 30
31050 : // Dst: (BUFFER_LOAD_DWORDX4_OFFEN:{ *:[v4i32] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$glc), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$tfe))
31051 : /* 65502*/ 0, // EndSwitchType
31052 : /* 65503*/ /*Scope*/ 90, /*->65594*/
31053 : /* 65504*/ OPC_CheckInteger, 0,
31054 : /* 65506*/ OPC_MoveParent,
31055 : /* 65507*/ OPC_MoveChild7,
31056 : /* 65508*/ OPC_CheckInteger, 1,
31057 : /* 65510*/ OPC_MoveParent,
31058 : /* 65511*/ OPC_MoveChild, 8,
31059 : /* 65513*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31060 : /* 65516*/ OPC_RecordNode, // #5 = $glc
31061 : /* 65517*/ OPC_MoveParent,
31062 : /* 65518*/ OPC_MoveChild, 9,
31063 : /* 65520*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31064 : /* 65523*/ OPC_RecordNode, // #6 = $slc
31065 : /* 65524*/ OPC_MoveParent,
31066 : /* 65525*/ OPC_MoveChild, 10,
31067 : /* 65527*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31068 : /* 65530*/ OPC_RecordNode, // #7 = $tfe
31069 : /* 65531*/ OPC_MoveParent,
31070 : /* 65532*/ OPC_SwitchType /*2 cases */, 28, MVT::v2i32,// ->65563
31071 : /* 65535*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31072 : /* 65537*/ OPC_EmitMergeInputChains1_0,
31073 : /* 65538*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
31074 : /* 65541*/ OPC_EmitNodeXForm, 2, 5, // as_i1imm
31075 : /* 65544*/ OPC_EmitNodeXForm, 2, 6, // as_i1imm
31076 : /* 65547*/ OPC_EmitNodeXForm, 2, 7, // as_i1imm
31077 : /* 65550*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX2_IDXEN), 0|OPFL_Chain,
31078 : MVT::v2i32, 7/*#Ops*/, 2, 1, 3, 8, 9, 10, 11,
31079 : // Src: (intrinsic_w_chain:{ *:[v2i32] } 6755:{ *:[iPTR] }, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, 0:{ *:[i32] }, 1:{ *:[i32] }, (imm:{ *:[i32] }):$glc, (imm:{ *:[i32] }):$slc, (imm:{ *:[i32] }):$tfe) - Complexity = 30
31080 : // Dst: (BUFFER_LOAD_DWORDX2_IDXEN:{ *:[v2i32] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$glc), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$tfe))
31081 : /* 65563*/ /*SwitchType*/ 28, MVT::v4i32,// ->65593
31082 : /* 65565*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31083 : /* 65567*/ OPC_EmitMergeInputChains1_0,
31084 : /* 65568*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
31085 : /* 65571*/ OPC_EmitNodeXForm, 2, 5, // as_i1imm
31086 : /* 65574*/ OPC_EmitNodeXForm, 2, 6, // as_i1imm
31087 : /* 65577*/ OPC_EmitNodeXForm, 2, 7, // as_i1imm
31088 : /* 65580*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX4_IDXEN), 0|OPFL_Chain,
31089 : MVT::v4i32, 7/*#Ops*/, 2, 1, 3, 8, 9, 10, 11,
31090 : // Src: (intrinsic_w_chain:{ *:[v4i32] } 6755:{ *:[iPTR] }, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, 0:{ *:[i32] }, 1:{ *:[i32] }, (imm:{ *:[i32] }):$glc, (imm:{ *:[i32] }):$slc, (imm:{ *:[i32] }):$tfe) - Complexity = 30
31091 : // Dst: (BUFFER_LOAD_DWORDX4_IDXEN:{ *:[v4i32] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$glc), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$tfe))
31092 : /* 65593*/ 0, // EndSwitchType
31093 : /* 65594*/ 0, /*End of Scope*/
31094 : /* 65595*/ /*Scope*/ 100, /*->65696*/
31095 : /* 65596*/ OPC_CheckChild3Type, MVT::v2i32,
31096 : /* 65598*/ OPC_RecordChild4, // #3 = $soffset
31097 : /* 65599*/ OPC_RecordChild5, // #4 = $offset
31098 : /* 65600*/ OPC_MoveChild5,
31099 : /* 65601*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31100 : /* 65604*/ OPC_MoveParent,
31101 : /* 65605*/ OPC_MoveChild6,
31102 : /* 65606*/ OPC_CheckInteger, 1,
31103 : /* 65608*/ OPC_MoveParent,
31104 : /* 65609*/ OPC_MoveChild7,
31105 : /* 65610*/ OPC_CheckInteger, 1,
31106 : /* 65612*/ OPC_MoveParent,
31107 : /* 65613*/ OPC_MoveChild, 8,
31108 : /* 65615*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31109 : /* 65618*/ OPC_RecordNode, // #5 = $glc
31110 : /* 65619*/ OPC_MoveParent,
31111 : /* 65620*/ OPC_MoveChild, 9,
31112 : /* 65622*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31113 : /* 65625*/ OPC_RecordNode, // #6 = $slc
31114 : /* 65626*/ OPC_MoveParent,
31115 : /* 65627*/ OPC_MoveChild, 10,
31116 : /* 65629*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31117 : /* 65632*/ OPC_RecordNode, // #7 = $tfe
31118 : /* 65633*/ OPC_MoveParent,
31119 : /* 65634*/ OPC_SwitchType /*2 cases */, 28, MVT::v2i32,// ->65665
31120 : /* 65637*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31121 : /* 65639*/ OPC_EmitMergeInputChains1_0,
31122 : /* 65640*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
31123 : /* 65643*/ OPC_EmitNodeXForm, 2, 5, // as_i1imm
31124 : /* 65646*/ OPC_EmitNodeXForm, 2, 6, // as_i1imm
31125 : /* 65649*/ OPC_EmitNodeXForm, 2, 7, // as_i1imm
31126 : /* 65652*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX2_BOTHEN), 0|OPFL_Chain,
31127 : MVT::v2i32, 7/*#Ops*/, 2, 1, 3, 8, 9, 10, 11,
31128 : // Src: (intrinsic_w_chain:{ *:[v2i32] } 6755:{ *:[iPTR] }, v4i32:{ *:[v4i32] }:$rsrc, v2i32:{ *:[v2i32] }:$vaddr, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, 1:{ *:[i32] }, 1:{ *:[i32] }, (imm:{ *:[i32] }):$glc, (imm:{ *:[i32] }):$slc, (imm:{ *:[i32] }):$tfe) - Complexity = 30
31129 : // Dst: (BUFFER_LOAD_DWORDX2_BOTHEN:{ *:[v2i32] } ?:{ *:[v2i32] }:$vaddr, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$glc), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$tfe))
31130 : /* 65665*/ /*SwitchType*/ 28, MVT::v4i32,// ->65695
31131 : /* 65667*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31132 : /* 65669*/ OPC_EmitMergeInputChains1_0,
31133 : /* 65670*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
31134 : /* 65673*/ OPC_EmitNodeXForm, 2, 5, // as_i1imm
31135 : /* 65676*/ OPC_EmitNodeXForm, 2, 6, // as_i1imm
31136 : /* 65679*/ OPC_EmitNodeXForm, 2, 7, // as_i1imm
31137 : /* 65682*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX4_BOTHEN), 0|OPFL_Chain,
31138 : MVT::v4i32, 7/*#Ops*/, 2, 1, 3, 8, 9, 10, 11,
31139 : // Src: (intrinsic_w_chain:{ *:[v4i32] } 6755:{ *:[iPTR] }, v4i32:{ *:[v4i32] }:$rsrc, v2i32:{ *:[v2i32] }:$vaddr, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, 1:{ *:[i32] }, 1:{ *:[i32] }, (imm:{ *:[i32] }):$glc, (imm:{ *:[i32] }):$slc, (imm:{ *:[i32] }):$tfe) - Complexity = 30
31140 : // Dst: (BUFFER_LOAD_DWORDX4_BOTHEN:{ *:[v4i32] } ?:{ *:[v2i32] }:$vaddr, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$glc), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$slc), (as_i1imm:{ *:[i1] } ?:{ *:[i32] }:$tfe))
31141 : /* 65695*/ 0, // EndSwitchType
31142 : /* 65696*/ 0, /*End of Scope*/
31143 : /* 65697*/ 0, /*End of Scope*/
31144 : /* 65698*/ /*Scope*/ 22, /*->65721*/
31145 : /* 65699*/ OPC_CheckChild1Integer, 56|128,7/*952*/,
31146 : /* 65702*/ OPC_RecordChild2, // #1 = $simm16
31147 : /* 65703*/ OPC_MoveChild2,
31148 : /* 65704*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31149 : /* 65707*/ OPC_MoveParent,
31150 : /* 65708*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31151 : /* 65710*/ OPC_EmitMergeInputChains1_0,
31152 : /* 65711*/ OPC_EmitNodeXForm, 1, 1, // as_i16imm
31153 : /* 65714*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_GETREG_B32), 0|OPFL_Chain,
31154 : MVT::i32, 1/*#Ops*/, 2,
31155 : // Src: (intrinsic_w_chain:{ *:[i32] } 952:{ *:[iPTR] }, (imm:{ *:[i32] }):$simm16) - Complexity = 11
31156 : // Dst: (S_GETREG_B32:{ *:[i32] } (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$simm16))
31157 : /* 65721*/ /*Scope*/ 12, /*->65734*/
31158 : /* 65722*/ OPC_CheckChild1Integer, 59|128,7/*955*/,
31159 : /* 65725*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31160 : /* 65727*/ OPC_EmitMergeInputChains1_0,
31161 : /* 65728*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_MEMTIME), 0|OPFL_Chain,
31162 : MVT::i64, 0/*#Ops*/,
31163 : // Src: (intrinsic_w_chain:{ *:[i64] } 955:{ *:[iPTR] }) - Complexity = 8
31164 : // Dst: (S_MEMTIME:{ *:[i64] })
31165 : /* 65734*/ /*Scope*/ 12, /*->65747*/
31166 : /* 65735*/ OPC_CheckChild1Integer, 58|128,7/*954*/,
31167 : /* 65738*/ OPC_CheckPatternPredicate, 14, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::VOLCANIC_ISLANDS)
31168 : /* 65740*/ OPC_EmitMergeInputChains1_0,
31169 : /* 65741*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_MEMREALTIME), 0|OPFL_Chain,
31170 : MVT::i64, 0/*#Ops*/,
31171 : // Src: (intrinsic_w_chain:{ *:[i64] } 954:{ *:[iPTR] }) - Complexity = 8
31172 : // Dst: (S_MEMREALTIME:{ *:[i64] })
31173 : /* 65747*/ 0, /*End of Scope*/
31174 : /* 65748*/ /*SwitchOpcode*/ 87|128,2/*343*/, TARGET_VAL(ISD::ATOMIC_LOAD),// ->66095
31175 : /* 65752*/ OPC_RecordMemRef,
31176 : /* 65753*/ OPC_RecordNode, // #0 = 'atomic_load' chained node
31177 : /* 65754*/ OPC_Scope, 123, /*->65879*/ // 5 children in Scope
31178 : /* 65756*/ OPC_RecordChild1, // #1 = $MUBUFAddr64:srsrc:vaddr:soffset:offset:slc
31179 : /* 65757*/ OPC_CheckPredicate, 9, // Predicate_mubuf_load_atomic
31180 : /* 65759*/ OPC_SwitchType /*2 cases */, 57, MVT::i32,// ->65819
31181 : /* 65762*/ OPC_CheckPatternPredicate, 5, // (true) && (Subtarget->getGeneration() == AMDGPUSubtarget::SOUTHERN_ISLANDS ||Subtarget->getGeneration() == AMDGPUSubtarget::SEA_ISLANDS)
31182 : /* 65764*/ OPC_Scope, 23, /*->65789*/ // 2 children in Scope
31183 : /* 65766*/ OPC_CheckComplexPat, /*CP*/5, /*#*/1, // SelectMUBUFAddr64:$ #2 #3 #4 #5 #6 #7 #8
31184 : /* 65769*/ OPC_EmitMergeInputChains1_0,
31185 : /* 65770*/ OPC_EmitInteger, MVT::i1, 0,
31186 : /* 65773*/ OPC_EmitInteger, MVT::i1, 0,
31187 : /* 65776*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORD_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
31188 : MVT::i32, 7/*#Ops*/, 3, 2, 4, 5, 9, 6, 10,
31189 : // Src: (atomic_load:{ *:[i32] } (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_mubuf_load_atomic>> - Complexity = 28
31190 : // Dst: (BUFFER_LOAD_DWORD_ADDR64:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc, 0:{ *:[i1] })
31191 : /* 65789*/ /*Scope*/ 28, /*->65818*/
31192 : /* 65790*/ OPC_CheckComplexPat, /*CP*/17, /*#*/1, // SelectMUBUFOffset:$ #2 #3 #4
31193 : /* 65793*/ OPC_EmitMergeInputChains1_0,
31194 : /* 65794*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
31195 : /* 65797*/ OPC_EmitInteger, MVT::i1, 0,
31196 : /* 65800*/ OPC_EmitInteger, MVT::i1, 0,
31197 : /* 65803*/ OPC_EmitInteger, MVT::i1, 0,
31198 : /* 65806*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORD_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
31199 : MVT::i32, 6/*#Ops*/, 2, 3, 5, 6, 7, 8,
31200 : // Src: (atomic_load:{ *:[i32] } (MUBUFOffsetNoGLC:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset))<<P:Predicate_mubuf_load_atomic>> - Complexity = 16
31201 : // Dst: (BUFFER_LOAD_DWORD_OFFSET:{ *:[i32] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i16] }:$offset), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
31202 : /* 65818*/ 0, /*End of Scope*/
31203 : /* 65819*/ /*SwitchType*/ 57, MVT::i64,// ->65878
31204 : /* 65821*/ OPC_CheckPatternPredicate, 5, // (true) && (Subtarget->getGeneration() == AMDGPUSubtarget::SOUTHERN_ISLANDS ||Subtarget->getGeneration() == AMDGPUSubtarget::SEA_ISLANDS)
31205 : /* 65823*/ OPC_Scope, 23, /*->65848*/ // 2 children in Scope
31206 : /* 65825*/ OPC_CheckComplexPat, /*CP*/5, /*#*/1, // SelectMUBUFAddr64:$ #2 #3 #4 #5 #6 #7 #8
31207 : /* 65828*/ OPC_EmitMergeInputChains1_0,
31208 : /* 65829*/ OPC_EmitInteger, MVT::i1, 0,
31209 : /* 65832*/ OPC_EmitInteger, MVT::i1, 0,
31210 : /* 65835*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX2_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
31211 : MVT::i64, 7/*#Ops*/, 3, 2, 4, 5, 9, 6, 10,
31212 : // Src: (atomic_load:{ *:[i64] } (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_mubuf_load_atomic>> - Complexity = 28
31213 : // Dst: (BUFFER_LOAD_DWORDX2_ADDR64:{ *:[i64] } ?:{ *:[i64] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc, 0:{ *:[i1] })
31214 : /* 65848*/ /*Scope*/ 28, /*->65877*/
31215 : /* 65849*/ OPC_CheckComplexPat, /*CP*/17, /*#*/1, // SelectMUBUFOffset:$ #2 #3 #4
31216 : /* 65852*/ OPC_EmitMergeInputChains1_0,
31217 : /* 65853*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
31218 : /* 65856*/ OPC_EmitInteger, MVT::i1, 0,
31219 : /* 65859*/ OPC_EmitInteger, MVT::i1, 0,
31220 : /* 65862*/ OPC_EmitInteger, MVT::i1, 0,
31221 : /* 65865*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX2_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
31222 : MVT::i64, 6/*#Ops*/, 2, 3, 5, 6, 7, 8,
31223 : // Src: (atomic_load:{ *:[i64] } (MUBUFOffsetNoGLC:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset))<<P:Predicate_mubuf_load_atomic>> - Complexity = 16
31224 : // Dst: (BUFFER_LOAD_DWORDX2_OFFSET:{ *:[i64] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i16] }:$offset), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
31225 : /* 65877*/ 0, /*End of Scope*/
31226 : /* 65878*/ 0, // EndSwitchType
31227 : /* 65879*/ /*Scope*/ 29, /*->65909*/
31228 : /* 65880*/ OPC_CaptureGlueInput,
31229 : /* 65881*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
31230 : /* 65882*/ OPC_CheckPredicate, 36, // Predicate_atomic_load_32_glue
31231 : /* 65884*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_32_local_m0
31232 : /* 65886*/ OPC_CheckType, MVT::i32,
31233 : /* 65888*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31234 : /* 65890*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
31235 : /* 65893*/ OPC_EmitMergeInputChains1_0,
31236 : /* 65894*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
31237 : /* 65897*/ OPC_EmitInteger, MVT::i1, 0,
31238 : /* 65900*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_B32), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
31239 : MVT::i32, 3/*#Ops*/, 2, 4, 5,
31240 : // Src: (AMDGPUatomic_ld_glue:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_atomic_load_32_glue>><<P:Predicate_atomic_load_32_local_m0>> - Complexity = 13
31241 : // Dst: (DS_READ_B32:{ *:[i32] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
31242 : /* 65909*/ /*Scope*/ 28, /*->65938*/
31243 : /* 65910*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
31244 : /* 65911*/ OPC_CheckPredicate, 36, // Predicate_atomic_load_32
31245 : /* 65913*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_32_local
31246 : /* 65915*/ OPC_CheckType, MVT::i32,
31247 : /* 65917*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31248 : /* 65919*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
31249 : /* 65922*/ OPC_EmitMergeInputChains1_0,
31250 : /* 65923*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
31251 : /* 65926*/ OPC_EmitInteger, MVT::i1, 0,
31252 : /* 65929*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_B32_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
31253 : MVT::i32, 3/*#Ops*/, 2, 4, 5,
31254 : // Src: (atomic_load:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_atomic_load_32>><<P:Predicate_atomic_load_32_local>> - Complexity = 13
31255 : // Dst: (DS_READ_B32_gfx9:{ *:[i32] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
31256 : /* 65938*/ /*Scope*/ 29, /*->65968*/
31257 : /* 65939*/ OPC_CaptureGlueInput,
31258 : /* 65940*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
31259 : /* 65941*/ OPC_CheckPredicate, 37, // Predicate_atomic_load_64_glue
31260 : /* 65943*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_64_local_m0
31261 : /* 65945*/ OPC_CheckType, MVT::i64,
31262 : /* 65947*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31263 : /* 65949*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
31264 : /* 65952*/ OPC_EmitMergeInputChains1_0,
31265 : /* 65953*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
31266 : /* 65956*/ OPC_EmitInteger, MVT::i1, 0,
31267 : /* 65959*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_B64), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
31268 : MVT::i64, 3/*#Ops*/, 2, 4, 5,
31269 : // Src: (AMDGPUatomic_ld_glue:{ *:[i64] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_atomic_load_64_glue>><<P:Predicate_atomic_load_64_local_m0>> - Complexity = 13
31270 : // Dst: (DS_READ_B64:{ *:[i64] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
31271 : /* 65968*/ /*Scope*/ 125, /*->66094*/
31272 : /* 65969*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
31273 : /* 65970*/ OPC_Scope, 27, /*->65999*/ // 3 children in Scope
31274 : /* 65972*/ OPC_CheckPredicate, 37, // Predicate_atomic_load_64
31275 : /* 65974*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_64_local
31276 : /* 65976*/ OPC_CheckType, MVT::i64,
31277 : /* 65978*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31278 : /* 65980*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #2 #3
31279 : /* 65983*/ OPC_EmitMergeInputChains1_0,
31280 : /* 65984*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
31281 : /* 65987*/ OPC_EmitInteger, MVT::i1, 0,
31282 : /* 65990*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_B64_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
31283 : MVT::i64, 3/*#Ops*/, 2, 4, 5,
31284 : // Src: (atomic_load:{ *:[i64] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_atomic_load_64>><<P:Predicate_atomic_load_64_local>> - Complexity = 13
31285 : // Dst: (DS_READ_B64_gfx9:{ *:[i64] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
31286 : /* 65999*/ /*Scope*/ 46, /*->66046*/
31287 : /* 66000*/ OPC_CheckPredicate, 20, // Predicate_atomic_load_global
31288 : /* 66002*/ OPC_SwitchType /*2 cases */, 19, MVT::i32,// ->66024
31289 : /* 66005*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31290 : /* 66007*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #2 #3 #4
31291 : /* 66010*/ OPC_EmitMergeInputChains1_0,
31292 : /* 66011*/ OPC_EmitInteger, MVT::i1, 0,
31293 : /* 66014*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_LOAD_DWORD), 0|OPFL_Chain|OPFL_MemRefs,
31294 : MVT::i32, 4/*#Ops*/, 2, 3, 5, 4,
31295 : // Src: (atomic_load:{ *:[i32] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_atomic_load_global>> - Complexity = 7
31296 : // Dst: (GLOBAL_LOAD_DWORD:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
31297 : /* 66024*/ /*SwitchType*/ 19, MVT::i64,// ->66045
31298 : /* 66026*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31299 : /* 66028*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #2 #3 #4
31300 : /* 66031*/ OPC_EmitMergeInputChains1_0,
31301 : /* 66032*/ OPC_EmitInteger, MVT::i1, 0,
31302 : /* 66035*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_LOAD_DWORDX2), 0|OPFL_Chain|OPFL_MemRefs,
31303 : MVT::i64, 4/*#Ops*/, 2, 3, 5, 4,
31304 : // Src: (atomic_load:{ *:[i64] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_atomic_load_global>> - Complexity = 7
31305 : // Dst: (GLOBAL_LOAD_DWORDX2:{ *:[i64] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
31306 : /* 66045*/ 0, // EndSwitchType
31307 : /* 66046*/ /*Scope*/ 46, /*->66093*/
31308 : /* 66047*/ OPC_CheckPredicate, 21, // Predicate_atomic_load_flat
31309 : /* 66049*/ OPC_SwitchType /*2 cases */, 19, MVT::i32,// ->66071
31310 : /* 66052*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31311 : /* 66054*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #2 #3 #4
31312 : /* 66057*/ OPC_EmitMergeInputChains1_0,
31313 : /* 66058*/ OPC_EmitInteger, MVT::i1, 0,
31314 : /* 66061*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_LOAD_DWORD), 0|OPFL_Chain|OPFL_MemRefs,
31315 : MVT::i32, 4/*#Ops*/, 2, 3, 5, 4,
31316 : // Src: (atomic_load:{ *:[i32] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_atomic_load_flat>> - Complexity = -3
31317 : // Dst: (FLAT_LOAD_DWORD:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
31318 : /* 66071*/ /*SwitchType*/ 19, MVT::i64,// ->66092
31319 : /* 66073*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31320 : /* 66075*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #2 #3 #4
31321 : /* 66078*/ OPC_EmitMergeInputChains1_0,
31322 : /* 66079*/ OPC_EmitInteger, MVT::i1, 0,
31323 : /* 66082*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_LOAD_DWORDX2), 0|OPFL_Chain|OPFL_MemRefs,
31324 : MVT::i64, 4/*#Ops*/, 2, 3, 5, 4,
31325 : // Src: (atomic_load:{ *:[i64] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_atomic_load_flat>> - Complexity = -3
31326 : // Dst: (FLAT_LOAD_DWORDX2:{ *:[i64] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
31327 : /* 66092*/ 0, // EndSwitchType
31328 : /* 66093*/ 0, /*End of Scope*/
31329 : /* 66094*/ 0, /*End of Scope*/
31330 : /* 66095*/ /*SwitchOpcode*/ 91|128,2/*347*/, TARGET_VAL(ISD::ATOMIC_STORE),// ->66446
31331 : /* 66099*/ OPC_RecordMemRef,
31332 : /* 66100*/ OPC_RecordNode, // #0 = 'atomic_store' chained node
31333 : /* 66101*/ OPC_Scope, 0|128,1/*128*/, /*->66232*/ // 5 children in Scope
31334 : /* 66104*/ OPC_RecordChild1, // #1 = $MUBUFAddr64:srsrc:vaddr:soffset:offset:slc
31335 : /* 66105*/ OPC_RecordChild2, // #2 = $val
31336 : /* 66106*/ OPC_Scope, 61, /*->66169*/ // 2 children in Scope
31337 : /* 66108*/ OPC_CheckChild2Type, MVT::i32,
31338 : /* 66110*/ OPC_CheckPredicate, 31, // Predicate_store_atomic_global
31339 : /* 66112*/ OPC_CheckPatternPredicate, 5, // (true) && (Subtarget->getGeneration() == AMDGPUSubtarget::SOUTHERN_ISLANDS ||Subtarget->getGeneration() == AMDGPUSubtarget::SEA_ISLANDS)
31340 : /* 66114*/ OPC_Scope, 23, /*->66139*/ // 2 children in Scope
31341 : /* 66116*/ OPC_CheckComplexPat, /*CP*/5, /*#*/1, // SelectMUBUFAddr64:$ #3 #4 #5 #6 #7 #8 #9
31342 : /* 66119*/ OPC_EmitMergeInputChains1_0,
31343 : /* 66120*/ OPC_EmitInteger, MVT::i1, 0,
31344 : /* 66123*/ OPC_EmitInteger, MVT::i1, 0,
31345 : /* 66126*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORD_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
31346 : 8/*#Ops*/, 2, 4, 3, 5, 6, 10, 7, 11,
31347 : // Src: (atomic_store (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$val)<<P:Predicate_store_atomic_global>> - Complexity = 28
31348 : // Dst: (BUFFER_STORE_DWORD_ADDR64 ?:{ *:[i32] }:$val, ?:{ *:[i64] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc, 0:{ *:[i1] })
31349 : /* 66139*/ /*Scope*/ 28, /*->66168*/
31350 : /* 66140*/ OPC_CheckComplexPat, /*CP*/17, /*#*/1, // SelectMUBUFOffset:$ #3 #4 #5
31351 : /* 66143*/ OPC_EmitMergeInputChains1_0,
31352 : /* 66144*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
31353 : /* 66147*/ OPC_EmitInteger, MVT::i1, 0,
31354 : /* 66150*/ OPC_EmitInteger, MVT::i1, 0,
31355 : /* 66153*/ OPC_EmitInteger, MVT::i1, 0,
31356 : /* 66156*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORD_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
31357 : 7/*#Ops*/, 2, 3, 4, 6, 7, 8, 9,
31358 : // Src: (atomic_store (MUBUFOffsetNoGLC:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset), i32:{ *:[i32] }:$val)<<P:Predicate_store_atomic_global>> - Complexity = 16
31359 : // Dst: (BUFFER_STORE_DWORD_OFFSET ?:{ *:[i32] }:$val, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i16] }:$offset), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
31360 : /* 66168*/ 0, /*End of Scope*/
31361 : /* 66169*/ /*Scope*/ 61, /*->66231*/
31362 : /* 66170*/ OPC_CheckChild2Type, MVT::i64,
31363 : /* 66172*/ OPC_CheckPredicate, 31, // Predicate_store_atomic_global
31364 : /* 66174*/ OPC_CheckPatternPredicate, 5, // (true) && (Subtarget->getGeneration() == AMDGPUSubtarget::SOUTHERN_ISLANDS ||Subtarget->getGeneration() == AMDGPUSubtarget::SEA_ISLANDS)
31365 : /* 66176*/ OPC_Scope, 23, /*->66201*/ // 2 children in Scope
31366 : /* 66178*/ OPC_CheckComplexPat, /*CP*/5, /*#*/1, // SelectMUBUFAddr64:$ #3 #4 #5 #6 #7 #8 #9
31367 : /* 66181*/ OPC_EmitMergeInputChains1_0,
31368 : /* 66182*/ OPC_EmitInteger, MVT::i1, 0,
31369 : /* 66185*/ OPC_EmitInteger, MVT::i1, 0,
31370 : /* 66188*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORDX2_ADDR64), 0|OPFL_Chain|OPFL_MemRefs,
31371 : 8/*#Ops*/, 2, 4, 3, 5, 6, 10, 7, 11,
31372 : // Src: (atomic_store (MUBUFAddr64:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$val)<<P:Predicate_store_atomic_global>> - Complexity = 28
31373 : // Dst: (BUFFER_STORE_DWORDX2_ADDR64 ?:{ *:[i64] }:$val, ?:{ *:[i64] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc, 0:{ *:[i1] })
31374 : /* 66201*/ /*Scope*/ 28, /*->66230*/
31375 : /* 66202*/ OPC_CheckComplexPat, /*CP*/17, /*#*/1, // SelectMUBUFOffset:$ #3 #4 #5
31376 : /* 66205*/ OPC_EmitMergeInputChains1_0,
31377 : /* 66206*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
31378 : /* 66209*/ OPC_EmitInteger, MVT::i1, 0,
31379 : /* 66212*/ OPC_EmitInteger, MVT::i1, 0,
31380 : /* 66215*/ OPC_EmitInteger, MVT::i1, 0,
31381 : /* 66218*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORDX2_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
31382 : 7/*#Ops*/, 2, 3, 4, 6, 7, 8, 9,
31383 : // Src: (atomic_store (MUBUFOffsetNoGLC:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset), i64:{ *:[i64] }:$val)<<P:Predicate_store_atomic_global>> - Complexity = 16
31384 : // Dst: (BUFFER_STORE_DWORDX2_OFFSET ?:{ *:[i64] }:$val, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i16] }:$offset), 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] })
31385 : /* 66230*/ 0, /*End of Scope*/
31386 : /* 66231*/ 0, /*End of Scope*/
31387 : /* 66232*/ /*Scope*/ 28, /*->66261*/
31388 : /* 66233*/ OPC_CaptureGlueInput,
31389 : /* 66234*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
31390 : /* 66235*/ OPC_RecordChild2, // #2 = $value
31391 : /* 66236*/ OPC_CheckChild2Type, MVT::i32,
31392 : /* 66238*/ OPC_CheckPredicate, 18, // Predicate_atomic_store_local_m0
31393 : /* 66240*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31394 : /* 66242*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
31395 : /* 66245*/ OPC_EmitMergeInputChains1_0,
31396 : /* 66246*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
31397 : /* 66249*/ OPC_EmitInteger, MVT::i1, 0,
31398 : /* 66252*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE_B32), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
31399 : 4/*#Ops*/, 3, 2, 5, 6,
31400 : // Src: (AMDGPUatomic_st_glue (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i32:{ *:[i32] }:$value)<<P:Predicate_atomic_store_local_m0>> - Complexity = 13
31401 : // Dst: (DS_WRITE_B32 ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
31402 : /* 66261*/ /*Scope*/ 27, /*->66289*/
31403 : /* 66262*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
31404 : /* 66263*/ OPC_RecordChild2, // #2 = $value
31405 : /* 66264*/ OPC_CheckChild2Type, MVT::i32,
31406 : /* 66266*/ OPC_CheckPredicate, 18, // Predicate_atomic_store_local
31407 : /* 66268*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31408 : /* 66270*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
31409 : /* 66273*/ OPC_EmitMergeInputChains1_0,
31410 : /* 66274*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
31411 : /* 66277*/ OPC_EmitInteger, MVT::i1, 0,
31412 : /* 66280*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE_B32_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
31413 : 4/*#Ops*/, 3, 2, 5, 6,
31414 : // Src: (atomic_store (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i32:{ *:[i32] }:$value)<<P:Predicate_atomic_store_local>> - Complexity = 13
31415 : // Dst: (DS_WRITE_B32_gfx9 ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
31416 : /* 66289*/ /*Scope*/ 28, /*->66318*/
31417 : /* 66290*/ OPC_CaptureGlueInput,
31418 : /* 66291*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
31419 : /* 66292*/ OPC_RecordChild2, // #2 = $value
31420 : /* 66293*/ OPC_CheckChild2Type, MVT::i64,
31421 : /* 66295*/ OPC_CheckPredicate, 18, // Predicate_atomic_store_local_m0
31422 : /* 66297*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31423 : /* 66299*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
31424 : /* 66302*/ OPC_EmitMergeInputChains1_0,
31425 : /* 66303*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
31426 : /* 66306*/ OPC_EmitInteger, MVT::i1, 0,
31427 : /* 66309*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE_B64), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
31428 : 4/*#Ops*/, 3, 2, 5, 6,
31429 : // Src: (AMDGPUatomic_st_glue (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i64:{ *:[i64] }:$value)<<P:Predicate_atomic_store_local_m0>> - Complexity = 13
31430 : // Dst: (DS_WRITE_B64 ?:{ *:[i32] }:$ptr, ?:{ *:[i64] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
31431 : /* 66318*/ /*Scope*/ 126, /*->66445*/
31432 : /* 66319*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
31433 : /* 66320*/ OPC_RecordChild2, // #2 = $value
31434 : /* 66321*/ OPC_Scope, 72, /*->66395*/ // 2 children in Scope
31435 : /* 66323*/ OPC_CheckChild2Type, MVT::i64,
31436 : /* 66325*/ OPC_Scope, 23, /*->66350*/ // 3 children in Scope
31437 : /* 66327*/ OPC_CheckPredicate, 18, // Predicate_atomic_store_local
31438 : /* 66329*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31439 : /* 66331*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
31440 : /* 66334*/ OPC_EmitMergeInputChains1_0,
31441 : /* 66335*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
31442 : /* 66338*/ OPC_EmitInteger, MVT::i1, 0,
31443 : /* 66341*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::DS_WRITE_B64_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
31444 : 4/*#Ops*/, 3, 2, 5, 6,
31445 : // Src: (atomic_store (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i64:{ *:[i64] }:$value)<<P:Predicate_atomic_store_local>> - Complexity = 13
31446 : // Dst: (DS_WRITE_B64_gfx9 ?:{ *:[i32] }:$ptr, ?:{ *:[i64] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
31447 : /* 66350*/ /*Scope*/ 21, /*->66372*/
31448 : /* 66351*/ OPC_CheckPredicate, 31, // Predicate_store_atomic_global
31449 : /* 66353*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31450 : /* 66355*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
31451 : /* 66358*/ OPC_EmitMergeInputChains1_0,
31452 : /* 66359*/ OPC_EmitInteger, MVT::i1, 0,
31453 : /* 66362*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::GLOBAL_STORE_DWORDX2), 0|OPFL_Chain|OPFL_MemRefs,
31454 : 5/*#Ops*/, 3, 2, 4, 6, 5,
31455 : // Src: (atomic_store (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$data)<<P:Predicate_store_atomic_global>> - Complexity = 7
31456 : // Dst: (GLOBAL_STORE_DWORDX2 ?:{ *:[i64] }:$vaddr, ?:{ *:[i64] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
31457 : /* 66372*/ /*Scope*/ 21, /*->66394*/
31458 : /* 66373*/ OPC_CheckPredicate, 35, // Predicate_atomic_store_flat
31459 : /* 66375*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31460 : /* 66377*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
31461 : /* 66380*/ OPC_EmitMergeInputChains1_0,
31462 : /* 66381*/ OPC_EmitInteger, MVT::i1, 0,
31463 : /* 66384*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::FLAT_STORE_DWORDX2), 0|OPFL_Chain|OPFL_MemRefs,
31464 : 5/*#Ops*/, 3, 2, 4, 6, 5,
31465 : // Src: (atomic_store (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$data)<<P:Predicate_atomic_store_flat>> - Complexity = -3
31466 : // Dst: (FLAT_STORE_DWORDX2 ?:{ *:[i64] }:$vaddr, ?:{ *:[i64] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
31467 : /* 66394*/ 0, /*End of Scope*/
31468 : /* 66395*/ /*Scope*/ 48, /*->66444*/
31469 : /* 66396*/ OPC_CheckChild2Type, MVT::i32,
31470 : /* 66398*/ OPC_Scope, 21, /*->66421*/ // 2 children in Scope
31471 : /* 66400*/ OPC_CheckPredicate, 31, // Predicate_store_atomic_global
31472 : /* 66402*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31473 : /* 66404*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
31474 : /* 66407*/ OPC_EmitMergeInputChains1_0,
31475 : /* 66408*/ OPC_EmitInteger, MVT::i1, 0,
31476 : /* 66411*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::GLOBAL_STORE_DWORD), 0|OPFL_Chain|OPFL_MemRefs,
31477 : 5/*#Ops*/, 3, 2, 4, 6, 5,
31478 : // Src: (atomic_store (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$data)<<P:Predicate_store_atomic_global>> - Complexity = 7
31479 : // Dst: (GLOBAL_STORE_DWORD ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
31480 : /* 66421*/ /*Scope*/ 21, /*->66443*/
31481 : /* 66422*/ OPC_CheckPredicate, 35, // Predicate_atomic_store_flat
31482 : /* 66424*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31483 : /* 66426*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
31484 : /* 66429*/ OPC_EmitMergeInputChains1_0,
31485 : /* 66430*/ OPC_EmitInteger, MVT::i1, 0,
31486 : /* 66433*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::FLAT_STORE_DWORD), 0|OPFL_Chain|OPFL_MemRefs,
31487 : 5/*#Ops*/, 3, 2, 4, 6, 5,
31488 : // Src: (atomic_store (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$data)<<P:Predicate_atomic_store_flat>> - Complexity = -3
31489 : // Dst: (FLAT_STORE_DWORD ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc)
31490 : /* 66443*/ 0, /*End of Scope*/
31491 : /* 66444*/ 0, /*End of Scope*/
31492 : /* 66445*/ 0, /*End of Scope*/
31493 : /* 66446*/ /*SwitchOpcode*/ 19|128,11/*1427*/, TARGET_VAL(AMDGPUISD::TBUFFER_LOAD_FORMAT),// ->67877
31494 : /* 66450*/ OPC_RecordMemRef,
31495 : /* 66451*/ OPC_RecordNode, // #0 = 'SItbuffer_load' chained node
31496 : /* 66452*/ OPC_RecordChild1, // #1 = $rsrc
31497 : /* 66453*/ OPC_Scope, 124, /*->66579*/ // 8 children in Scope
31498 : /* 66455*/ OPC_CheckChild2Integer, 0,
31499 : /* 66457*/ OPC_Scope, 59, /*->66518*/ // 2 children in Scope
31500 : /* 66459*/ OPC_CheckChild3Integer, 0,
31501 : /* 66461*/ OPC_RecordChild4, // #2 = $soffset
31502 : /* 66462*/ OPC_RecordChild5, // #3 = $offset
31503 : /* 66463*/ OPC_MoveChild5,
31504 : /* 66464*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31505 : /* 66467*/ OPC_MoveParent,
31506 : /* 66468*/ OPC_RecordChild6, // #4 = $format
31507 : /* 66469*/ OPC_MoveChild6,
31508 : /* 66470*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31509 : /* 66473*/ OPC_MoveParent,
31510 : /* 66474*/ OPC_RecordChild7, // #5 = $cachepolicy
31511 : /* 66475*/ OPC_MoveChild7,
31512 : /* 66476*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31513 : /* 66479*/ OPC_MoveParent,
31514 : /* 66480*/ OPC_MoveChild, 8,
31515 : /* 66482*/ OPC_CheckInteger, 0,
31516 : /* 66484*/ OPC_MoveParent,
31517 : /* 66485*/ OPC_CheckType, MVT::i32,
31518 : /* 66487*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31519 : /* 66489*/ OPC_EmitMergeInputChains1_0,
31520 : /* 66490*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
31521 : /* 66493*/ OPC_EmitNodeXForm, 4, 4, // as_i8imm
31522 : /* 66496*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
31523 : /* 66499*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
31524 : /* 66502*/ OPC_EmitInteger, MVT::i1, 0,
31525 : /* 66505*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_X_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
31526 : MVT::i32, 7/*#Ops*/, 1, 2, 6, 7, 8, 9, 10,
31527 : // Src: (SItbuffer_load:{ *:[i32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 27
31528 : // Dst: (TBUFFER_LOAD_FORMAT_X_OFFSET:{ *:[i32] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
31529 : /* 66518*/ /*Scope*/ 59, /*->66578*/
31530 : /* 66519*/ OPC_RecordChild3, // #2 = $voffset
31531 : /* 66520*/ OPC_RecordChild4, // #3 = $soffset
31532 : /* 66521*/ OPC_RecordChild5, // #4 = $offset
31533 : /* 66522*/ OPC_MoveChild5,
31534 : /* 66523*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31535 : /* 66526*/ OPC_MoveParent,
31536 : /* 66527*/ OPC_RecordChild6, // #5 = $format
31537 : /* 66528*/ OPC_MoveChild6,
31538 : /* 66529*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31539 : /* 66532*/ OPC_MoveParent,
31540 : /* 66533*/ OPC_RecordChild7, // #6 = $cachepolicy
31541 : /* 66534*/ OPC_MoveChild7,
31542 : /* 66535*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31543 : /* 66538*/ OPC_MoveParent,
31544 : /* 66539*/ OPC_MoveChild, 8,
31545 : /* 66541*/ OPC_CheckInteger, 0,
31546 : /* 66543*/ OPC_MoveParent,
31547 : /* 66544*/ OPC_CheckType, MVT::i32,
31548 : /* 66546*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31549 : /* 66548*/ OPC_EmitMergeInputChains1_0,
31550 : /* 66549*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
31551 : /* 66552*/ OPC_EmitNodeXForm, 4, 5, // as_i8imm
31552 : /* 66555*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
31553 : /* 66558*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
31554 : /* 66561*/ OPC_EmitInteger, MVT::i1, 0,
31555 : /* 66564*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_X_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
31556 : MVT::i32, 8/*#Ops*/, 2, 1, 3, 7, 8, 9, 10, 11,
31557 : // Src: (SItbuffer_load:{ *:[i32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 22
31558 : // Dst: (TBUFFER_LOAD_FORMAT_X_OFFEN:{ *:[i32] } ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
31559 : /* 66578*/ 0, /*End of Scope*/
31560 : /* 66579*/ /*Scope*/ 18|128,1/*146*/, /*->66727*/
31561 : /* 66581*/ OPC_RecordChild2, // #2 = $vindex
31562 : /* 66582*/ OPC_Scope, 61, /*->66645*/ // 2 children in Scope
31563 : /* 66584*/ OPC_CheckChild3Integer, 0,
31564 : /* 66586*/ OPC_RecordChild4, // #3 = $soffset
31565 : /* 66587*/ OPC_RecordChild5, // #4 = $offset
31566 : /* 66588*/ OPC_MoveChild5,
31567 : /* 66589*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31568 : /* 66592*/ OPC_MoveParent,
31569 : /* 66593*/ OPC_RecordChild6, // #5 = $format
31570 : /* 66594*/ OPC_MoveChild6,
31571 : /* 66595*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31572 : /* 66598*/ OPC_MoveParent,
31573 : /* 66599*/ OPC_RecordChild7, // #6 = $cachepolicy
31574 : /* 66600*/ OPC_MoveChild7,
31575 : /* 66601*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31576 : /* 66604*/ OPC_MoveParent,
31577 : /* 66605*/ OPC_MoveChild, 8,
31578 : /* 66607*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31579 : /* 66610*/ OPC_MoveParent,
31580 : /* 66611*/ OPC_CheckType, MVT::i32,
31581 : /* 66613*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31582 : /* 66615*/ OPC_EmitMergeInputChains1_0,
31583 : /* 66616*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
31584 : /* 66619*/ OPC_EmitNodeXForm, 4, 5, // as_i8imm
31585 : /* 66622*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
31586 : /* 66625*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
31587 : /* 66628*/ OPC_EmitInteger, MVT::i1, 0,
31588 : /* 66631*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_X_IDXEN), 0|OPFL_Chain|OPFL_MemRefs,
31589 : MVT::i32, 8/*#Ops*/, 2, 1, 3, 7, 8, 9, 10, 11,
31590 : // Src: (SItbuffer_load:{ *:[i32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 20
31591 : // Dst: (TBUFFER_LOAD_FORMAT_X_IDXEN:{ *:[i32] } ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
31592 : /* 66645*/ /*Scope*/ 80, /*->66726*/
31593 : /* 66646*/ OPC_RecordChild3, // #3 = $voffset
31594 : /* 66647*/ OPC_RecordChild4, // #4 = $soffset
31595 : /* 66648*/ OPC_RecordChild5, // #5 = $offset
31596 : /* 66649*/ OPC_MoveChild5,
31597 : /* 66650*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31598 : /* 66653*/ OPC_MoveParent,
31599 : /* 66654*/ OPC_RecordChild6, // #6 = $format
31600 : /* 66655*/ OPC_MoveChild6,
31601 : /* 66656*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31602 : /* 66659*/ OPC_MoveParent,
31603 : /* 66660*/ OPC_RecordChild7, // #7 = $cachepolicy
31604 : /* 66661*/ OPC_MoveChild7,
31605 : /* 66662*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31606 : /* 66665*/ OPC_MoveParent,
31607 : /* 66666*/ OPC_MoveChild, 8,
31608 : /* 66668*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31609 : /* 66671*/ OPC_MoveParent,
31610 : /* 66672*/ OPC_CheckType, MVT::i32,
31611 : /* 66674*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31612 : /* 66676*/ OPC_EmitMergeInputChains1_0,
31613 : /* 66677*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
31614 : /* 66680*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
31615 : /* 66683*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
31616 : /* 66686*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
31617 : MVT::i64, 5/*#Ops*/, 8, 2, 9, 3, 10, // Results = #11
31618 : /* 66697*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
31619 : /* 66700*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
31620 : /* 66703*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
31621 : /* 66706*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
31622 : /* 66709*/ OPC_EmitInteger, MVT::i1, 0,
31623 : /* 66712*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_X_BOTHEN), 0|OPFL_Chain|OPFL_MemRefs,
31624 : MVT::i32, 8/*#Ops*/, 11, 1, 4, 12, 13, 14, 15, 16,
31625 : // Src: (SItbuffer_load:{ *:[i32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 15
31626 : // Dst: (TBUFFER_LOAD_FORMAT_X_BOTHEN:{ *:[i32] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
31627 : /* 66726*/ 0, /*End of Scope*/
31628 : /* 66727*/ /*Scope*/ 124, /*->66852*/
31629 : /* 66728*/ OPC_CheckChild2Integer, 0,
31630 : /* 66730*/ OPC_Scope, 59, /*->66791*/ // 2 children in Scope
31631 : /* 66732*/ OPC_CheckChild3Integer, 0,
31632 : /* 66734*/ OPC_RecordChild4, // #2 = $soffset
31633 : /* 66735*/ OPC_RecordChild5, // #3 = $offset
31634 : /* 66736*/ OPC_MoveChild5,
31635 : /* 66737*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31636 : /* 66740*/ OPC_MoveParent,
31637 : /* 66741*/ OPC_RecordChild6, // #4 = $format
31638 : /* 66742*/ OPC_MoveChild6,
31639 : /* 66743*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31640 : /* 66746*/ OPC_MoveParent,
31641 : /* 66747*/ OPC_RecordChild7, // #5 = $cachepolicy
31642 : /* 66748*/ OPC_MoveChild7,
31643 : /* 66749*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31644 : /* 66752*/ OPC_MoveParent,
31645 : /* 66753*/ OPC_MoveChild, 8,
31646 : /* 66755*/ OPC_CheckInteger, 0,
31647 : /* 66757*/ OPC_MoveParent,
31648 : /* 66758*/ OPC_CheckType, MVT::f32,
31649 : /* 66760*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31650 : /* 66762*/ OPC_EmitMergeInputChains1_0,
31651 : /* 66763*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
31652 : /* 66766*/ OPC_EmitNodeXForm, 4, 4, // as_i8imm
31653 : /* 66769*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
31654 : /* 66772*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
31655 : /* 66775*/ OPC_EmitInteger, MVT::i1, 0,
31656 : /* 66778*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_X_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
31657 : MVT::f32, 7/*#Ops*/, 1, 2, 6, 7, 8, 9, 10,
31658 : // Src: (SItbuffer_load:{ *:[f32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 27
31659 : // Dst: (TBUFFER_LOAD_FORMAT_X_OFFSET:{ *:[f32] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
31660 : /* 66791*/ /*Scope*/ 59, /*->66851*/
31661 : /* 66792*/ OPC_RecordChild3, // #2 = $voffset
31662 : /* 66793*/ OPC_RecordChild4, // #3 = $soffset
31663 : /* 66794*/ OPC_RecordChild5, // #4 = $offset
31664 : /* 66795*/ OPC_MoveChild5,
31665 : /* 66796*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31666 : /* 66799*/ OPC_MoveParent,
31667 : /* 66800*/ OPC_RecordChild6, // #5 = $format
31668 : /* 66801*/ OPC_MoveChild6,
31669 : /* 66802*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31670 : /* 66805*/ OPC_MoveParent,
31671 : /* 66806*/ OPC_RecordChild7, // #6 = $cachepolicy
31672 : /* 66807*/ OPC_MoveChild7,
31673 : /* 66808*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31674 : /* 66811*/ OPC_MoveParent,
31675 : /* 66812*/ OPC_MoveChild, 8,
31676 : /* 66814*/ OPC_CheckInteger, 0,
31677 : /* 66816*/ OPC_MoveParent,
31678 : /* 66817*/ OPC_CheckType, MVT::f32,
31679 : /* 66819*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31680 : /* 66821*/ OPC_EmitMergeInputChains1_0,
31681 : /* 66822*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
31682 : /* 66825*/ OPC_EmitNodeXForm, 4, 5, // as_i8imm
31683 : /* 66828*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
31684 : /* 66831*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
31685 : /* 66834*/ OPC_EmitInteger, MVT::i1, 0,
31686 : /* 66837*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_X_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
31687 : MVT::f32, 8/*#Ops*/, 2, 1, 3, 7, 8, 9, 10, 11,
31688 : // Src: (SItbuffer_load:{ *:[f32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 22
31689 : // Dst: (TBUFFER_LOAD_FORMAT_X_OFFEN:{ *:[f32] } ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
31690 : /* 66851*/ 0, /*End of Scope*/
31691 : /* 66852*/ /*Scope*/ 18|128,1/*146*/, /*->67000*/
31692 : /* 66854*/ OPC_RecordChild2, // #2 = $vindex
31693 : /* 66855*/ OPC_Scope, 61, /*->66918*/ // 2 children in Scope
31694 : /* 66857*/ OPC_CheckChild3Integer, 0,
31695 : /* 66859*/ OPC_RecordChild4, // #3 = $soffset
31696 : /* 66860*/ OPC_RecordChild5, // #4 = $offset
31697 : /* 66861*/ OPC_MoveChild5,
31698 : /* 66862*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31699 : /* 66865*/ OPC_MoveParent,
31700 : /* 66866*/ OPC_RecordChild6, // #5 = $format
31701 : /* 66867*/ OPC_MoveChild6,
31702 : /* 66868*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31703 : /* 66871*/ OPC_MoveParent,
31704 : /* 66872*/ OPC_RecordChild7, // #6 = $cachepolicy
31705 : /* 66873*/ OPC_MoveChild7,
31706 : /* 66874*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31707 : /* 66877*/ OPC_MoveParent,
31708 : /* 66878*/ OPC_MoveChild, 8,
31709 : /* 66880*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31710 : /* 66883*/ OPC_MoveParent,
31711 : /* 66884*/ OPC_CheckType, MVT::f32,
31712 : /* 66886*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31713 : /* 66888*/ OPC_EmitMergeInputChains1_0,
31714 : /* 66889*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
31715 : /* 66892*/ OPC_EmitNodeXForm, 4, 5, // as_i8imm
31716 : /* 66895*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
31717 : /* 66898*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
31718 : /* 66901*/ OPC_EmitInteger, MVT::i1, 0,
31719 : /* 66904*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_X_IDXEN), 0|OPFL_Chain|OPFL_MemRefs,
31720 : MVT::f32, 8/*#Ops*/, 2, 1, 3, 7, 8, 9, 10, 11,
31721 : // Src: (SItbuffer_load:{ *:[f32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 20
31722 : // Dst: (TBUFFER_LOAD_FORMAT_X_IDXEN:{ *:[f32] } ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
31723 : /* 66918*/ /*Scope*/ 80, /*->66999*/
31724 : /* 66919*/ OPC_RecordChild3, // #3 = $voffset
31725 : /* 66920*/ OPC_RecordChild4, // #4 = $soffset
31726 : /* 66921*/ OPC_RecordChild5, // #5 = $offset
31727 : /* 66922*/ OPC_MoveChild5,
31728 : /* 66923*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31729 : /* 66926*/ OPC_MoveParent,
31730 : /* 66927*/ OPC_RecordChild6, // #6 = $format
31731 : /* 66928*/ OPC_MoveChild6,
31732 : /* 66929*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31733 : /* 66932*/ OPC_MoveParent,
31734 : /* 66933*/ OPC_RecordChild7, // #7 = $cachepolicy
31735 : /* 66934*/ OPC_MoveChild7,
31736 : /* 66935*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31737 : /* 66938*/ OPC_MoveParent,
31738 : /* 66939*/ OPC_MoveChild, 8,
31739 : /* 66941*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31740 : /* 66944*/ OPC_MoveParent,
31741 : /* 66945*/ OPC_CheckType, MVT::f32,
31742 : /* 66947*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31743 : /* 66949*/ OPC_EmitMergeInputChains1_0,
31744 : /* 66950*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
31745 : /* 66953*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
31746 : /* 66956*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
31747 : /* 66959*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
31748 : MVT::i64, 5/*#Ops*/, 8, 2, 9, 3, 10, // Results = #11
31749 : /* 66970*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
31750 : /* 66973*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
31751 : /* 66976*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
31752 : /* 66979*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
31753 : /* 66982*/ OPC_EmitInteger, MVT::i1, 0,
31754 : /* 66985*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_X_BOTHEN), 0|OPFL_Chain|OPFL_MemRefs,
31755 : MVT::f32, 8/*#Ops*/, 11, 1, 4, 12, 13, 14, 15, 16,
31756 : // Src: (SItbuffer_load:{ *:[f32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 15
31757 : // Dst: (TBUFFER_LOAD_FORMAT_X_BOTHEN:{ *:[f32] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
31758 : /* 66999*/ 0, /*End of Scope*/
31759 : /* 67000*/ /*Scope*/ 67|128,1/*195*/, /*->67197*/
31760 : /* 67002*/ OPC_CheckChild2Integer, 0,
31761 : /* 67004*/ OPC_Scope, 94, /*->67100*/ // 2 children in Scope
31762 : /* 67006*/ OPC_CheckChild3Integer, 0,
31763 : /* 67008*/ OPC_RecordChild4, // #2 = $soffset
31764 : /* 67009*/ OPC_RecordChild5, // #3 = $offset
31765 : /* 67010*/ OPC_MoveChild5,
31766 : /* 67011*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31767 : /* 67014*/ OPC_MoveParent,
31768 : /* 67015*/ OPC_RecordChild6, // #4 = $format
31769 : /* 67016*/ OPC_MoveChild6,
31770 : /* 67017*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31771 : /* 67020*/ OPC_MoveParent,
31772 : /* 67021*/ OPC_RecordChild7, // #5 = $cachepolicy
31773 : /* 67022*/ OPC_MoveChild7,
31774 : /* 67023*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31775 : /* 67026*/ OPC_MoveParent,
31776 : /* 67027*/ OPC_MoveChild, 8,
31777 : /* 67029*/ OPC_CheckInteger, 0,
31778 : /* 67031*/ OPC_MoveParent,
31779 : /* 67032*/ OPC_SwitchType /*2 cases */, 31, MVT::v2i32,// ->67066
31780 : /* 67035*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31781 : /* 67037*/ OPC_EmitMergeInputChains1_0,
31782 : /* 67038*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
31783 : /* 67041*/ OPC_EmitNodeXForm, 4, 4, // as_i8imm
31784 : /* 67044*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
31785 : /* 67047*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
31786 : /* 67050*/ OPC_EmitInteger, MVT::i1, 0,
31787 : /* 67053*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_XY_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
31788 : MVT::v2i32, 7/*#Ops*/, 1, 2, 6, 7, 8, 9, 10,
31789 : // Src: (SItbuffer_load:{ *:[v2i32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 27
31790 : // Dst: (TBUFFER_LOAD_FORMAT_XY_OFFSET:{ *:[v2i32] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
31791 : /* 67066*/ /*SwitchType*/ 31, MVT::v4i32,// ->67099
31792 : /* 67068*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31793 : /* 67070*/ OPC_EmitMergeInputChains1_0,
31794 : /* 67071*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
31795 : /* 67074*/ OPC_EmitNodeXForm, 4, 4, // as_i8imm
31796 : /* 67077*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
31797 : /* 67080*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
31798 : /* 67083*/ OPC_EmitInteger, MVT::i1, 0,
31799 : /* 67086*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_XYZW_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
31800 : MVT::v4i32, 7/*#Ops*/, 1, 2, 6, 7, 8, 9, 10,
31801 : // Src: (SItbuffer_load:{ *:[v4i32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 27
31802 : // Dst: (TBUFFER_LOAD_FORMAT_XYZW_OFFSET:{ *:[v4i32] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
31803 : /* 67099*/ 0, // EndSwitchType
31804 : /* 67100*/ /*Scope*/ 95, /*->67196*/
31805 : /* 67101*/ OPC_RecordChild3, // #2 = $voffset
31806 : /* 67102*/ OPC_RecordChild4, // #3 = $soffset
31807 : /* 67103*/ OPC_RecordChild5, // #4 = $offset
31808 : /* 67104*/ OPC_MoveChild5,
31809 : /* 67105*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31810 : /* 67108*/ OPC_MoveParent,
31811 : /* 67109*/ OPC_RecordChild6, // #5 = $format
31812 : /* 67110*/ OPC_MoveChild6,
31813 : /* 67111*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31814 : /* 67114*/ OPC_MoveParent,
31815 : /* 67115*/ OPC_RecordChild7, // #6 = $cachepolicy
31816 : /* 67116*/ OPC_MoveChild7,
31817 : /* 67117*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31818 : /* 67120*/ OPC_MoveParent,
31819 : /* 67121*/ OPC_MoveChild, 8,
31820 : /* 67123*/ OPC_CheckInteger, 0,
31821 : /* 67125*/ OPC_MoveParent,
31822 : /* 67126*/ OPC_SwitchType /*2 cases */, 32, MVT::v2i32,// ->67161
31823 : /* 67129*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31824 : /* 67131*/ OPC_EmitMergeInputChains1_0,
31825 : /* 67132*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
31826 : /* 67135*/ OPC_EmitNodeXForm, 4, 5, // as_i8imm
31827 : /* 67138*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
31828 : /* 67141*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
31829 : /* 67144*/ OPC_EmitInteger, MVT::i1, 0,
31830 : /* 67147*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_XY_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
31831 : MVT::v2i32, 8/*#Ops*/, 2, 1, 3, 7, 8, 9, 10, 11,
31832 : // Src: (SItbuffer_load:{ *:[v2i32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 22
31833 : // Dst: (TBUFFER_LOAD_FORMAT_XY_OFFEN:{ *:[v2i32] } ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
31834 : /* 67161*/ /*SwitchType*/ 32, MVT::v4i32,// ->67195
31835 : /* 67163*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31836 : /* 67165*/ OPC_EmitMergeInputChains1_0,
31837 : /* 67166*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
31838 : /* 67169*/ OPC_EmitNodeXForm, 4, 5, // as_i8imm
31839 : /* 67172*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
31840 : /* 67175*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
31841 : /* 67178*/ OPC_EmitInteger, MVT::i1, 0,
31842 : /* 67181*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_XYZW_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
31843 : MVT::v4i32, 8/*#Ops*/, 2, 1, 3, 7, 8, 9, 10, 11,
31844 : // Src: (SItbuffer_load:{ *:[v4i32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 22
31845 : // Dst: (TBUFFER_LOAD_FORMAT_XYZW_OFFEN:{ *:[v4i32] } ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
31846 : /* 67195*/ 0, // EndSwitchType
31847 : /* 67196*/ 0, /*End of Scope*/
31848 : /* 67197*/ /*Scope*/ 111|128,1/*239*/, /*->67438*/
31849 : /* 67199*/ OPC_RecordChild2, // #2 = $vindex
31850 : /* 67200*/ OPC_Scope, 97, /*->67299*/ // 2 children in Scope
31851 : /* 67202*/ OPC_CheckChild3Integer, 0,
31852 : /* 67204*/ OPC_RecordChild4, // #3 = $soffset
31853 : /* 67205*/ OPC_RecordChild5, // #4 = $offset
31854 : /* 67206*/ OPC_MoveChild5,
31855 : /* 67207*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31856 : /* 67210*/ OPC_MoveParent,
31857 : /* 67211*/ OPC_RecordChild6, // #5 = $format
31858 : /* 67212*/ OPC_MoveChild6,
31859 : /* 67213*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31860 : /* 67216*/ OPC_MoveParent,
31861 : /* 67217*/ OPC_RecordChild7, // #6 = $cachepolicy
31862 : /* 67218*/ OPC_MoveChild7,
31863 : /* 67219*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31864 : /* 67222*/ OPC_MoveParent,
31865 : /* 67223*/ OPC_MoveChild, 8,
31866 : /* 67225*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31867 : /* 67228*/ OPC_MoveParent,
31868 : /* 67229*/ OPC_SwitchType /*2 cases */, 32, MVT::v2i32,// ->67264
31869 : /* 67232*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31870 : /* 67234*/ OPC_EmitMergeInputChains1_0,
31871 : /* 67235*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
31872 : /* 67238*/ OPC_EmitNodeXForm, 4, 5, // as_i8imm
31873 : /* 67241*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
31874 : /* 67244*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
31875 : /* 67247*/ OPC_EmitInteger, MVT::i1, 0,
31876 : /* 67250*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_XY_IDXEN), 0|OPFL_Chain|OPFL_MemRefs,
31877 : MVT::v2i32, 8/*#Ops*/, 2, 1, 3, 7, 8, 9, 10, 11,
31878 : // Src: (SItbuffer_load:{ *:[v2i32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 20
31879 : // Dst: (TBUFFER_LOAD_FORMAT_XY_IDXEN:{ *:[v2i32] } ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
31880 : /* 67264*/ /*SwitchType*/ 32, MVT::v4i32,// ->67298
31881 : /* 67266*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31882 : /* 67268*/ OPC_EmitMergeInputChains1_0,
31883 : /* 67269*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
31884 : /* 67272*/ OPC_EmitNodeXForm, 4, 5, // as_i8imm
31885 : /* 67275*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
31886 : /* 67278*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
31887 : /* 67281*/ OPC_EmitInteger, MVT::i1, 0,
31888 : /* 67284*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_XYZW_IDXEN), 0|OPFL_Chain|OPFL_MemRefs,
31889 : MVT::v4i32, 8/*#Ops*/, 2, 1, 3, 7, 8, 9, 10, 11,
31890 : // Src: (SItbuffer_load:{ *:[v4i32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 20
31891 : // Dst: (TBUFFER_LOAD_FORMAT_XYZW_IDXEN:{ *:[v4i32] } ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
31892 : /* 67298*/ 0, // EndSwitchType
31893 : /* 67299*/ /*Scope*/ 8|128,1/*136*/, /*->67437*/
31894 : /* 67301*/ OPC_RecordChild3, // #3 = $voffset
31895 : /* 67302*/ OPC_RecordChild4, // #4 = $soffset
31896 : /* 67303*/ OPC_RecordChild5, // #5 = $offset
31897 : /* 67304*/ OPC_MoveChild5,
31898 : /* 67305*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31899 : /* 67308*/ OPC_MoveParent,
31900 : /* 67309*/ OPC_RecordChild6, // #6 = $format
31901 : /* 67310*/ OPC_MoveChild6,
31902 : /* 67311*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31903 : /* 67314*/ OPC_MoveParent,
31904 : /* 67315*/ OPC_RecordChild7, // #7 = $cachepolicy
31905 : /* 67316*/ OPC_MoveChild7,
31906 : /* 67317*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31907 : /* 67320*/ OPC_MoveParent,
31908 : /* 67321*/ OPC_MoveChild, 8,
31909 : /* 67323*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31910 : /* 67326*/ OPC_MoveParent,
31911 : /* 67327*/ OPC_SwitchType /*2 cases */, 52, MVT::v2i32,// ->67382
31912 : /* 67330*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31913 : /* 67332*/ OPC_EmitMergeInputChains1_0,
31914 : /* 67333*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
31915 : /* 67336*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
31916 : /* 67339*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
31917 : /* 67342*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
31918 : MVT::i64, 5/*#Ops*/, 8, 2, 9, 3, 10, // Results = #11
31919 : /* 67353*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
31920 : /* 67356*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
31921 : /* 67359*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
31922 : /* 67362*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
31923 : /* 67365*/ OPC_EmitInteger, MVT::i1, 0,
31924 : /* 67368*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_XY_BOTHEN), 0|OPFL_Chain|OPFL_MemRefs,
31925 : MVT::v2i32, 8/*#Ops*/, 11, 1, 4, 12, 13, 14, 15, 16,
31926 : // Src: (SItbuffer_load:{ *:[v2i32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 15
31927 : // Dst: (TBUFFER_LOAD_FORMAT_XY_BOTHEN:{ *:[v2i32] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
31928 : /* 67382*/ /*SwitchType*/ 52, MVT::v4i32,// ->67436
31929 : /* 67384*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31930 : /* 67386*/ OPC_EmitMergeInputChains1_0,
31931 : /* 67387*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
31932 : /* 67390*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
31933 : /* 67393*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
31934 : /* 67396*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
31935 : MVT::i64, 5/*#Ops*/, 8, 2, 9, 3, 10, // Results = #11
31936 : /* 67407*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
31937 : /* 67410*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
31938 : /* 67413*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
31939 : /* 67416*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
31940 : /* 67419*/ OPC_EmitInteger, MVT::i1, 0,
31941 : /* 67422*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_XYZW_BOTHEN), 0|OPFL_Chain|OPFL_MemRefs,
31942 : MVT::v4i32, 8/*#Ops*/, 11, 1, 4, 12, 13, 14, 15, 16,
31943 : // Src: (SItbuffer_load:{ *:[v4i32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 15
31944 : // Dst: (TBUFFER_LOAD_FORMAT_XYZW_BOTHEN:{ *:[v4i32] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
31945 : /* 67436*/ 0, // EndSwitchType
31946 : /* 67437*/ 0, /*End of Scope*/
31947 : /* 67438*/ /*Scope*/ 67|128,1/*195*/, /*->67635*/
31948 : /* 67440*/ OPC_CheckChild2Integer, 0,
31949 : /* 67442*/ OPC_Scope, 94, /*->67538*/ // 2 children in Scope
31950 : /* 67444*/ OPC_CheckChild3Integer, 0,
31951 : /* 67446*/ OPC_RecordChild4, // #2 = $soffset
31952 : /* 67447*/ OPC_RecordChild5, // #3 = $offset
31953 : /* 67448*/ OPC_MoveChild5,
31954 : /* 67449*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31955 : /* 67452*/ OPC_MoveParent,
31956 : /* 67453*/ OPC_RecordChild6, // #4 = $format
31957 : /* 67454*/ OPC_MoveChild6,
31958 : /* 67455*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31959 : /* 67458*/ OPC_MoveParent,
31960 : /* 67459*/ OPC_RecordChild7, // #5 = $cachepolicy
31961 : /* 67460*/ OPC_MoveChild7,
31962 : /* 67461*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31963 : /* 67464*/ OPC_MoveParent,
31964 : /* 67465*/ OPC_MoveChild, 8,
31965 : /* 67467*/ OPC_CheckInteger, 0,
31966 : /* 67469*/ OPC_MoveParent,
31967 : /* 67470*/ OPC_SwitchType /*2 cases */, 31, MVT::v2f32,// ->67504
31968 : /* 67473*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31969 : /* 67475*/ OPC_EmitMergeInputChains1_0,
31970 : /* 67476*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
31971 : /* 67479*/ OPC_EmitNodeXForm, 4, 4, // as_i8imm
31972 : /* 67482*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
31973 : /* 67485*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
31974 : /* 67488*/ OPC_EmitInteger, MVT::i1, 0,
31975 : /* 67491*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_XY_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
31976 : MVT::v2f32, 7/*#Ops*/, 1, 2, 6, 7, 8, 9, 10,
31977 : // Src: (SItbuffer_load:{ *:[v2f32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 27
31978 : // Dst: (TBUFFER_LOAD_FORMAT_XY_OFFSET:{ *:[v2f32] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
31979 : /* 67504*/ /*SwitchType*/ 31, MVT::v4f32,// ->67537
31980 : /* 67506*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
31981 : /* 67508*/ OPC_EmitMergeInputChains1_0,
31982 : /* 67509*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
31983 : /* 67512*/ OPC_EmitNodeXForm, 4, 4, // as_i8imm
31984 : /* 67515*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
31985 : /* 67518*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
31986 : /* 67521*/ OPC_EmitInteger, MVT::i1, 0,
31987 : /* 67524*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_XYZW_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
31988 : MVT::v4f32, 7/*#Ops*/, 1, 2, 6, 7, 8, 9, 10,
31989 : // Src: (SItbuffer_load:{ *:[v4f32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 27
31990 : // Dst: (TBUFFER_LOAD_FORMAT_XYZW_OFFSET:{ *:[v4f32] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
31991 : /* 67537*/ 0, // EndSwitchType
31992 : /* 67538*/ /*Scope*/ 95, /*->67634*/
31993 : /* 67539*/ OPC_RecordChild3, // #2 = $voffset
31994 : /* 67540*/ OPC_RecordChild4, // #3 = $soffset
31995 : /* 67541*/ OPC_RecordChild5, // #4 = $offset
31996 : /* 67542*/ OPC_MoveChild5,
31997 : /* 67543*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
31998 : /* 67546*/ OPC_MoveParent,
31999 : /* 67547*/ OPC_RecordChild6, // #5 = $format
32000 : /* 67548*/ OPC_MoveChild6,
32001 : /* 67549*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32002 : /* 67552*/ OPC_MoveParent,
32003 : /* 67553*/ OPC_RecordChild7, // #6 = $cachepolicy
32004 : /* 67554*/ OPC_MoveChild7,
32005 : /* 67555*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32006 : /* 67558*/ OPC_MoveParent,
32007 : /* 67559*/ OPC_MoveChild, 8,
32008 : /* 67561*/ OPC_CheckInteger, 0,
32009 : /* 67563*/ OPC_MoveParent,
32010 : /* 67564*/ OPC_SwitchType /*2 cases */, 32, MVT::v2f32,// ->67599
32011 : /* 67567*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
32012 : /* 67569*/ OPC_EmitMergeInputChains1_0,
32013 : /* 67570*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
32014 : /* 67573*/ OPC_EmitNodeXForm, 4, 5, // as_i8imm
32015 : /* 67576*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
32016 : /* 67579*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
32017 : /* 67582*/ OPC_EmitInteger, MVT::i1, 0,
32018 : /* 67585*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_XY_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
32019 : MVT::v2f32, 8/*#Ops*/, 2, 1, 3, 7, 8, 9, 10, 11,
32020 : // Src: (SItbuffer_load:{ *:[v2f32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 22
32021 : // Dst: (TBUFFER_LOAD_FORMAT_XY_OFFEN:{ *:[v2f32] } ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
32022 : /* 67599*/ /*SwitchType*/ 32, MVT::v4f32,// ->67633
32023 : /* 67601*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
32024 : /* 67603*/ OPC_EmitMergeInputChains1_0,
32025 : /* 67604*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
32026 : /* 67607*/ OPC_EmitNodeXForm, 4, 5, // as_i8imm
32027 : /* 67610*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
32028 : /* 67613*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
32029 : /* 67616*/ OPC_EmitInteger, MVT::i1, 0,
32030 : /* 67619*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_XYZW_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
32031 : MVT::v4f32, 8/*#Ops*/, 2, 1, 3, 7, 8, 9, 10, 11,
32032 : // Src: (SItbuffer_load:{ *:[v4f32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 22
32033 : // Dst: (TBUFFER_LOAD_FORMAT_XYZW_OFFEN:{ *:[v4f32] } ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
32034 : /* 67633*/ 0, // EndSwitchType
32035 : /* 67634*/ 0, /*End of Scope*/
32036 : /* 67635*/ /*Scope*/ 111|128,1/*239*/, /*->67876*/
32037 : /* 67637*/ OPC_RecordChild2, // #2 = $vindex
32038 : /* 67638*/ OPC_Scope, 97, /*->67737*/ // 2 children in Scope
32039 : /* 67640*/ OPC_CheckChild3Integer, 0,
32040 : /* 67642*/ OPC_RecordChild4, // #3 = $soffset
32041 : /* 67643*/ OPC_RecordChild5, // #4 = $offset
32042 : /* 67644*/ OPC_MoveChild5,
32043 : /* 67645*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32044 : /* 67648*/ OPC_MoveParent,
32045 : /* 67649*/ OPC_RecordChild6, // #5 = $format
32046 : /* 67650*/ OPC_MoveChild6,
32047 : /* 67651*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32048 : /* 67654*/ OPC_MoveParent,
32049 : /* 67655*/ OPC_RecordChild7, // #6 = $cachepolicy
32050 : /* 67656*/ OPC_MoveChild7,
32051 : /* 67657*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32052 : /* 67660*/ OPC_MoveParent,
32053 : /* 67661*/ OPC_MoveChild, 8,
32054 : /* 67663*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32055 : /* 67666*/ OPC_MoveParent,
32056 : /* 67667*/ OPC_SwitchType /*2 cases */, 32, MVT::v2f32,// ->67702
32057 : /* 67670*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
32058 : /* 67672*/ OPC_EmitMergeInputChains1_0,
32059 : /* 67673*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
32060 : /* 67676*/ OPC_EmitNodeXForm, 4, 5, // as_i8imm
32061 : /* 67679*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
32062 : /* 67682*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
32063 : /* 67685*/ OPC_EmitInteger, MVT::i1, 0,
32064 : /* 67688*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_XY_IDXEN), 0|OPFL_Chain|OPFL_MemRefs,
32065 : MVT::v2f32, 8/*#Ops*/, 2, 1, 3, 7, 8, 9, 10, 11,
32066 : // Src: (SItbuffer_load:{ *:[v2f32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 20
32067 : // Dst: (TBUFFER_LOAD_FORMAT_XY_IDXEN:{ *:[v2f32] } ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
32068 : /* 67702*/ /*SwitchType*/ 32, MVT::v4f32,// ->67736
32069 : /* 67704*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
32070 : /* 67706*/ OPC_EmitMergeInputChains1_0,
32071 : /* 67707*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
32072 : /* 67710*/ OPC_EmitNodeXForm, 4, 5, // as_i8imm
32073 : /* 67713*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
32074 : /* 67716*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
32075 : /* 67719*/ OPC_EmitInteger, MVT::i1, 0,
32076 : /* 67722*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_XYZW_IDXEN), 0|OPFL_Chain|OPFL_MemRefs,
32077 : MVT::v4f32, 8/*#Ops*/, 2, 1, 3, 7, 8, 9, 10, 11,
32078 : // Src: (SItbuffer_load:{ *:[v4f32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 20
32079 : // Dst: (TBUFFER_LOAD_FORMAT_XYZW_IDXEN:{ *:[v4f32] } ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
32080 : /* 67736*/ 0, // EndSwitchType
32081 : /* 67737*/ /*Scope*/ 8|128,1/*136*/, /*->67875*/
32082 : /* 67739*/ OPC_RecordChild3, // #3 = $voffset
32083 : /* 67740*/ OPC_RecordChild4, // #4 = $soffset
32084 : /* 67741*/ OPC_RecordChild5, // #5 = $offset
32085 : /* 67742*/ OPC_MoveChild5,
32086 : /* 67743*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32087 : /* 67746*/ OPC_MoveParent,
32088 : /* 67747*/ OPC_RecordChild6, // #6 = $format
32089 : /* 67748*/ OPC_MoveChild6,
32090 : /* 67749*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32091 : /* 67752*/ OPC_MoveParent,
32092 : /* 67753*/ OPC_RecordChild7, // #7 = $cachepolicy
32093 : /* 67754*/ OPC_MoveChild7,
32094 : /* 67755*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32095 : /* 67758*/ OPC_MoveParent,
32096 : /* 67759*/ OPC_MoveChild, 8,
32097 : /* 67761*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32098 : /* 67764*/ OPC_MoveParent,
32099 : /* 67765*/ OPC_SwitchType /*2 cases */, 52, MVT::v2f32,// ->67820
32100 : /* 67768*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
32101 : /* 67770*/ OPC_EmitMergeInputChains1_0,
32102 : /* 67771*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
32103 : /* 67774*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
32104 : /* 67777*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
32105 : /* 67780*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
32106 : MVT::i64, 5/*#Ops*/, 8, 2, 9, 3, 10, // Results = #11
32107 : /* 67791*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
32108 : /* 67794*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
32109 : /* 67797*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
32110 : /* 67800*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
32111 : /* 67803*/ OPC_EmitInteger, MVT::i1, 0,
32112 : /* 67806*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_XY_BOTHEN), 0|OPFL_Chain|OPFL_MemRefs,
32113 : MVT::v2f32, 8/*#Ops*/, 11, 1, 4, 12, 13, 14, 15, 16,
32114 : // Src: (SItbuffer_load:{ *:[v2f32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 15
32115 : // Dst: (TBUFFER_LOAD_FORMAT_XY_BOTHEN:{ *:[v2f32] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
32116 : /* 67820*/ /*SwitchType*/ 52, MVT::v4f32,// ->67874
32117 : /* 67822*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
32118 : /* 67824*/ OPC_EmitMergeInputChains1_0,
32119 : /* 67825*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
32120 : /* 67828*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
32121 : /* 67831*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
32122 : /* 67834*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
32123 : MVT::i64, 5/*#Ops*/, 8, 2, 9, 3, 10, // Results = #11
32124 : /* 67845*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
32125 : /* 67848*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
32126 : /* 67851*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
32127 : /* 67854*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
32128 : /* 67857*/ OPC_EmitInteger, MVT::i1, 0,
32129 : /* 67860*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_XYZW_BOTHEN), 0|OPFL_Chain|OPFL_MemRefs,
32130 : MVT::v4f32, 8/*#Ops*/, 11, 1, 4, 12, 13, 14, 15, 16,
32131 : // Src: (SItbuffer_load:{ *:[v4f32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 15
32132 : // Dst: (TBUFFER_LOAD_FORMAT_XYZW_BOTHEN:{ *:[v4f32] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
32133 : /* 67874*/ 0, // EndSwitchType
32134 : /* 67875*/ 0, /*End of Scope*/
32135 : /* 67876*/ 0, /*End of Scope*/
32136 : /* 67877*/ /*SwitchOpcode*/ 125|128,12/*1661*/, TARGET_VAL(AMDGPUISD::TBUFFER_STORE_FORMAT),// ->69542
32137 : /* 67881*/ OPC_RecordMemRef,
32138 : /* 67882*/ OPC_RecordNode, // #0 = 'SItbuffer_store' chained node
32139 : /* 67883*/ OPC_RecordChild1, // #1 = $vdata
32140 : /* 67884*/ OPC_Scope, 18|128,2/*274*/, /*->68161*/ // 6 children in Scope
32141 : /* 67887*/ OPC_CheckChild1Type, MVT::i32,
32142 : /* 67889*/ OPC_RecordChild2, // #2 = $rsrc
32143 : /* 67890*/ OPC_Scope, 122, /*->68014*/ // 2 children in Scope
32144 : /* 67892*/ OPC_CheckChild3Integer, 0,
32145 : /* 67894*/ OPC_Scope, 58, /*->67954*/ // 2 children in Scope
32146 : /* 67896*/ OPC_CheckChild4Integer, 0,
32147 : /* 67898*/ OPC_RecordChild5, // #3 = $soffset
32148 : /* 67899*/ OPC_RecordChild6, // #4 = $offset
32149 : /* 67900*/ OPC_MoveChild6,
32150 : /* 67901*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32151 : /* 67904*/ OPC_MoveParent,
32152 : /* 67905*/ OPC_RecordChild7, // #5 = $format
32153 : /* 67906*/ OPC_MoveChild7,
32154 : /* 67907*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32155 : /* 67910*/ OPC_MoveParent,
32156 : /* 67911*/ OPC_MoveChild, 8,
32157 : /* 67913*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32158 : /* 67916*/ OPC_RecordNode, // #6 = $cachepolicy
32159 : /* 67917*/ OPC_MoveParent,
32160 : /* 67918*/ OPC_MoveChild, 9,
32161 : /* 67920*/ OPC_CheckInteger, 0,
32162 : /* 67922*/ OPC_MoveParent,
32163 : /* 67923*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
32164 : /* 67925*/ OPC_EmitMergeInputChains1_0,
32165 : /* 67926*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
32166 : /* 67929*/ OPC_EmitNodeXForm, 4, 5, // as_i8imm
32167 : /* 67932*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
32168 : /* 67935*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
32169 : /* 67938*/ OPC_EmitInteger, MVT::i1, 0,
32170 : /* 67941*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_X_OFFSET_exact), 0|OPFL_Chain|OPFL_MemRefs,
32171 : 8/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11,
32172 : // Src: (SItbuffer_store i32:{ *:[i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 27
32173 : // Dst: (TBUFFER_STORE_FORMAT_X_OFFSET_exact ?:{ *:[i32] }:$vdata, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
32174 : /* 67954*/ /*Scope*/ 58, /*->68013*/
32175 : /* 67955*/ OPC_RecordChild4, // #3 = $voffset
32176 : /* 67956*/ OPC_RecordChild5, // #4 = $soffset
32177 : /* 67957*/ OPC_RecordChild6, // #5 = $offset
32178 : /* 67958*/ OPC_MoveChild6,
32179 : /* 67959*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32180 : /* 67962*/ OPC_MoveParent,
32181 : /* 67963*/ OPC_RecordChild7, // #6 = $format
32182 : /* 67964*/ OPC_MoveChild7,
32183 : /* 67965*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32184 : /* 67968*/ OPC_MoveParent,
32185 : /* 67969*/ OPC_MoveChild, 8,
32186 : /* 67971*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32187 : /* 67974*/ OPC_RecordNode, // #7 = $cachepolicy
32188 : /* 67975*/ OPC_MoveParent,
32189 : /* 67976*/ OPC_MoveChild, 9,
32190 : /* 67978*/ OPC_CheckInteger, 0,
32191 : /* 67980*/ OPC_MoveParent,
32192 : /* 67981*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
32193 : /* 67983*/ OPC_EmitMergeInputChains1_0,
32194 : /* 67984*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
32195 : /* 67987*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
32196 : /* 67990*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
32197 : /* 67993*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
32198 : /* 67996*/ OPC_EmitInteger, MVT::i1, 0,
32199 : /* 67999*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_X_OFFEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
32200 : 9/*#Ops*/, 1, 3, 2, 4, 8, 9, 10, 11, 12,
32201 : // Src: (SItbuffer_store i32:{ *:[i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 22
32202 : // Dst: (TBUFFER_STORE_FORMAT_X_OFFEN_exact ?:{ *:[i32] }:$vdata, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
32203 : /* 68013*/ 0, /*End of Scope*/
32204 : /* 68014*/ /*Scope*/ 16|128,1/*144*/, /*->68160*/
32205 : /* 68016*/ OPC_RecordChild3, // #3 = $vindex
32206 : /* 68017*/ OPC_Scope, 60, /*->68079*/ // 2 children in Scope
32207 : /* 68019*/ OPC_CheckChild4Integer, 0,
32208 : /* 68021*/ OPC_RecordChild5, // #4 = $soffset
32209 : /* 68022*/ OPC_RecordChild6, // #5 = $offset
32210 : /* 68023*/ OPC_MoveChild6,
32211 : /* 68024*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32212 : /* 68027*/ OPC_MoveParent,
32213 : /* 68028*/ OPC_RecordChild7, // #6 = $format
32214 : /* 68029*/ OPC_MoveChild7,
32215 : /* 68030*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32216 : /* 68033*/ OPC_MoveParent,
32217 : /* 68034*/ OPC_MoveChild, 8,
32218 : /* 68036*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32219 : /* 68039*/ OPC_RecordNode, // #7 = $cachepolicy
32220 : /* 68040*/ OPC_MoveParent,
32221 : /* 68041*/ OPC_MoveChild, 9,
32222 : /* 68043*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32223 : /* 68046*/ OPC_MoveParent,
32224 : /* 68047*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
32225 : /* 68049*/ OPC_EmitMergeInputChains1_0,
32226 : /* 68050*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
32227 : /* 68053*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
32228 : /* 68056*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
32229 : /* 68059*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
32230 : /* 68062*/ OPC_EmitInteger, MVT::i1, 0,
32231 : /* 68065*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_X_IDXEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
32232 : 9/*#Ops*/, 1, 3, 2, 4, 8, 9, 10, 11, 12,
32233 : // Src: (SItbuffer_store i32:{ *:[i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 20
32234 : // Dst: (TBUFFER_STORE_FORMAT_X_IDXEN_exact ?:{ *:[i32] }:$vdata, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
32235 : /* 68079*/ /*Scope*/ 79, /*->68159*/
32236 : /* 68080*/ OPC_RecordChild4, // #4 = $voffset
32237 : /* 68081*/ OPC_RecordChild5, // #5 = $soffset
32238 : /* 68082*/ OPC_RecordChild6, // #6 = $offset
32239 : /* 68083*/ OPC_MoveChild6,
32240 : /* 68084*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32241 : /* 68087*/ OPC_MoveParent,
32242 : /* 68088*/ OPC_RecordChild7, // #7 = $format
32243 : /* 68089*/ OPC_MoveChild7,
32244 : /* 68090*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32245 : /* 68093*/ OPC_MoveParent,
32246 : /* 68094*/ OPC_MoveChild, 8,
32247 : /* 68096*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32248 : /* 68099*/ OPC_RecordNode, // #8 = $cachepolicy
32249 : /* 68100*/ OPC_MoveParent,
32250 : /* 68101*/ OPC_MoveChild, 9,
32251 : /* 68103*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32252 : /* 68106*/ OPC_MoveParent,
32253 : /* 68107*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
32254 : /* 68109*/ OPC_EmitMergeInputChains1_0,
32255 : /* 68110*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
32256 : /* 68113*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
32257 : /* 68116*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
32258 : /* 68119*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
32259 : MVT::i64, 5/*#Ops*/, 9, 3, 10, 4, 11, // Results = #12
32260 : /* 68130*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
32261 : /* 68133*/ OPC_EmitNodeXForm, 4, 7, // as_i8imm
32262 : /* 68136*/ OPC_EmitNodeXForm, 5, 8, // extract_glc
32263 : /* 68139*/ OPC_EmitNodeXForm, 6, 8, // extract_slc
32264 : /* 68142*/ OPC_EmitInteger, MVT::i1, 0,
32265 : /* 68145*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_X_BOTHEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
32266 : 9/*#Ops*/, 1, 12, 2, 5, 13, 14, 15, 16, 17,
32267 : // Src: (SItbuffer_store i32:{ *:[i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 15
32268 : // Dst: (TBUFFER_STORE_FORMAT_X_BOTHEN_exact ?:{ *:[i32] }:$vdata, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
32269 : /* 68159*/ 0, /*End of Scope*/
32270 : /* 68160*/ 0, /*End of Scope*/
32271 : /* 68161*/ /*Scope*/ 18|128,2/*274*/, /*->68437*/
32272 : /* 68163*/ OPC_CheckChild1Type, MVT::v2i32,
32273 : /* 68165*/ OPC_RecordChild2, // #2 = $rsrc
32274 : /* 68166*/ OPC_Scope, 122, /*->68290*/ // 2 children in Scope
32275 : /* 68168*/ OPC_CheckChild3Integer, 0,
32276 : /* 68170*/ OPC_Scope, 58, /*->68230*/ // 2 children in Scope
32277 : /* 68172*/ OPC_CheckChild4Integer, 0,
32278 : /* 68174*/ OPC_RecordChild5, // #3 = $soffset
32279 : /* 68175*/ OPC_RecordChild6, // #4 = $offset
32280 : /* 68176*/ OPC_MoveChild6,
32281 : /* 68177*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32282 : /* 68180*/ OPC_MoveParent,
32283 : /* 68181*/ OPC_RecordChild7, // #5 = $format
32284 : /* 68182*/ OPC_MoveChild7,
32285 : /* 68183*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32286 : /* 68186*/ OPC_MoveParent,
32287 : /* 68187*/ OPC_MoveChild, 8,
32288 : /* 68189*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32289 : /* 68192*/ OPC_RecordNode, // #6 = $cachepolicy
32290 : /* 68193*/ OPC_MoveParent,
32291 : /* 68194*/ OPC_MoveChild, 9,
32292 : /* 68196*/ OPC_CheckInteger, 0,
32293 : /* 68198*/ OPC_MoveParent,
32294 : /* 68199*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
32295 : /* 68201*/ OPC_EmitMergeInputChains1_0,
32296 : /* 68202*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
32297 : /* 68205*/ OPC_EmitNodeXForm, 4, 5, // as_i8imm
32298 : /* 68208*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
32299 : /* 68211*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
32300 : /* 68214*/ OPC_EmitInteger, MVT::i1, 0,
32301 : /* 68217*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_XY_OFFSET_exact), 0|OPFL_Chain|OPFL_MemRefs,
32302 : 8/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11,
32303 : // Src: (SItbuffer_store v2i32:{ *:[v2i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 27
32304 : // Dst: (TBUFFER_STORE_FORMAT_XY_OFFSET_exact ?:{ *:[v2i32] }:$vdata, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
32305 : /* 68230*/ /*Scope*/ 58, /*->68289*/
32306 : /* 68231*/ OPC_RecordChild4, // #3 = $voffset
32307 : /* 68232*/ OPC_RecordChild5, // #4 = $soffset
32308 : /* 68233*/ OPC_RecordChild6, // #5 = $offset
32309 : /* 68234*/ OPC_MoveChild6,
32310 : /* 68235*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32311 : /* 68238*/ OPC_MoveParent,
32312 : /* 68239*/ OPC_RecordChild7, // #6 = $format
32313 : /* 68240*/ OPC_MoveChild7,
32314 : /* 68241*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32315 : /* 68244*/ OPC_MoveParent,
32316 : /* 68245*/ OPC_MoveChild, 8,
32317 : /* 68247*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32318 : /* 68250*/ OPC_RecordNode, // #7 = $cachepolicy
32319 : /* 68251*/ OPC_MoveParent,
32320 : /* 68252*/ OPC_MoveChild, 9,
32321 : /* 68254*/ OPC_CheckInteger, 0,
32322 : /* 68256*/ OPC_MoveParent,
32323 : /* 68257*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
32324 : /* 68259*/ OPC_EmitMergeInputChains1_0,
32325 : /* 68260*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
32326 : /* 68263*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
32327 : /* 68266*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
32328 : /* 68269*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
32329 : /* 68272*/ OPC_EmitInteger, MVT::i1, 0,
32330 : /* 68275*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_XY_OFFEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
32331 : 9/*#Ops*/, 1, 3, 2, 4, 8, 9, 10, 11, 12,
32332 : // Src: (SItbuffer_store v2i32:{ *:[v2i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 22
32333 : // Dst: (TBUFFER_STORE_FORMAT_XY_OFFEN_exact ?:{ *:[v2i32] }:$vdata, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
32334 : /* 68289*/ 0, /*End of Scope*/
32335 : /* 68290*/ /*Scope*/ 16|128,1/*144*/, /*->68436*/
32336 : /* 68292*/ OPC_RecordChild3, // #3 = $vindex
32337 : /* 68293*/ OPC_Scope, 60, /*->68355*/ // 2 children in Scope
32338 : /* 68295*/ OPC_CheckChild4Integer, 0,
32339 : /* 68297*/ OPC_RecordChild5, // #4 = $soffset
32340 : /* 68298*/ OPC_RecordChild6, // #5 = $offset
32341 : /* 68299*/ OPC_MoveChild6,
32342 : /* 68300*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32343 : /* 68303*/ OPC_MoveParent,
32344 : /* 68304*/ OPC_RecordChild7, // #6 = $format
32345 : /* 68305*/ OPC_MoveChild7,
32346 : /* 68306*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32347 : /* 68309*/ OPC_MoveParent,
32348 : /* 68310*/ OPC_MoveChild, 8,
32349 : /* 68312*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32350 : /* 68315*/ OPC_RecordNode, // #7 = $cachepolicy
32351 : /* 68316*/ OPC_MoveParent,
32352 : /* 68317*/ OPC_MoveChild, 9,
32353 : /* 68319*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32354 : /* 68322*/ OPC_MoveParent,
32355 : /* 68323*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
32356 : /* 68325*/ OPC_EmitMergeInputChains1_0,
32357 : /* 68326*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
32358 : /* 68329*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
32359 : /* 68332*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
32360 : /* 68335*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
32361 : /* 68338*/ OPC_EmitInteger, MVT::i1, 0,
32362 : /* 68341*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_XY_IDXEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
32363 : 9/*#Ops*/, 1, 3, 2, 4, 8, 9, 10, 11, 12,
32364 : // Src: (SItbuffer_store v2i32:{ *:[v2i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 20
32365 : // Dst: (TBUFFER_STORE_FORMAT_XY_IDXEN_exact ?:{ *:[v2i32] }:$vdata, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
32366 : /* 68355*/ /*Scope*/ 79, /*->68435*/
32367 : /* 68356*/ OPC_RecordChild4, // #4 = $voffset
32368 : /* 68357*/ OPC_RecordChild5, // #5 = $soffset
32369 : /* 68358*/ OPC_RecordChild6, // #6 = $offset
32370 : /* 68359*/ OPC_MoveChild6,
32371 : /* 68360*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32372 : /* 68363*/ OPC_MoveParent,
32373 : /* 68364*/ OPC_RecordChild7, // #7 = $format
32374 : /* 68365*/ OPC_MoveChild7,
32375 : /* 68366*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32376 : /* 68369*/ OPC_MoveParent,
32377 : /* 68370*/ OPC_MoveChild, 8,
32378 : /* 68372*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32379 : /* 68375*/ OPC_RecordNode, // #8 = $cachepolicy
32380 : /* 68376*/ OPC_MoveParent,
32381 : /* 68377*/ OPC_MoveChild, 9,
32382 : /* 68379*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32383 : /* 68382*/ OPC_MoveParent,
32384 : /* 68383*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
32385 : /* 68385*/ OPC_EmitMergeInputChains1_0,
32386 : /* 68386*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
32387 : /* 68389*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
32388 : /* 68392*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
32389 : /* 68395*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
32390 : MVT::i64, 5/*#Ops*/, 9, 3, 10, 4, 11, // Results = #12
32391 : /* 68406*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
32392 : /* 68409*/ OPC_EmitNodeXForm, 4, 7, // as_i8imm
32393 : /* 68412*/ OPC_EmitNodeXForm, 5, 8, // extract_glc
32394 : /* 68415*/ OPC_EmitNodeXForm, 6, 8, // extract_slc
32395 : /* 68418*/ OPC_EmitInteger, MVT::i1, 0,
32396 : /* 68421*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_XY_BOTHEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
32397 : 9/*#Ops*/, 1, 12, 2, 5, 13, 14, 15, 16, 17,
32398 : // Src: (SItbuffer_store v2i32:{ *:[v2i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 15
32399 : // Dst: (TBUFFER_STORE_FORMAT_XY_BOTHEN_exact ?:{ *:[v2i32] }:$vdata, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
32400 : /* 68435*/ 0, /*End of Scope*/
32401 : /* 68436*/ 0, /*End of Scope*/
32402 : /* 68437*/ /*Scope*/ 18|128,2/*274*/, /*->68713*/
32403 : /* 68439*/ OPC_CheckChild1Type, MVT::v4i32,
32404 : /* 68441*/ OPC_RecordChild2, // #2 = $rsrc
32405 : /* 68442*/ OPC_Scope, 122, /*->68566*/ // 2 children in Scope
32406 : /* 68444*/ OPC_CheckChild3Integer, 0,
32407 : /* 68446*/ OPC_Scope, 58, /*->68506*/ // 2 children in Scope
32408 : /* 68448*/ OPC_CheckChild4Integer, 0,
32409 : /* 68450*/ OPC_RecordChild5, // #3 = $soffset
32410 : /* 68451*/ OPC_RecordChild6, // #4 = $offset
32411 : /* 68452*/ OPC_MoveChild6,
32412 : /* 68453*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32413 : /* 68456*/ OPC_MoveParent,
32414 : /* 68457*/ OPC_RecordChild7, // #5 = $format
32415 : /* 68458*/ OPC_MoveChild7,
32416 : /* 68459*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32417 : /* 68462*/ OPC_MoveParent,
32418 : /* 68463*/ OPC_MoveChild, 8,
32419 : /* 68465*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32420 : /* 68468*/ OPC_RecordNode, // #6 = $cachepolicy
32421 : /* 68469*/ OPC_MoveParent,
32422 : /* 68470*/ OPC_MoveChild, 9,
32423 : /* 68472*/ OPC_CheckInteger, 0,
32424 : /* 68474*/ OPC_MoveParent,
32425 : /* 68475*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
32426 : /* 68477*/ OPC_EmitMergeInputChains1_0,
32427 : /* 68478*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
32428 : /* 68481*/ OPC_EmitNodeXForm, 4, 5, // as_i8imm
32429 : /* 68484*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
32430 : /* 68487*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
32431 : /* 68490*/ OPC_EmitInteger, MVT::i1, 0,
32432 : /* 68493*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_XYZW_OFFSET_exact), 0|OPFL_Chain|OPFL_MemRefs,
32433 : 8/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11,
32434 : // Src: (SItbuffer_store v4i32:{ *:[v4i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 27
32435 : // Dst: (TBUFFER_STORE_FORMAT_XYZW_OFFSET_exact ?:{ *:[v4i32] }:$vdata, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
32436 : /* 68506*/ /*Scope*/ 58, /*->68565*/
32437 : /* 68507*/ OPC_RecordChild4, // #3 = $voffset
32438 : /* 68508*/ OPC_RecordChild5, // #4 = $soffset
32439 : /* 68509*/ OPC_RecordChild6, // #5 = $offset
32440 : /* 68510*/ OPC_MoveChild6,
32441 : /* 68511*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32442 : /* 68514*/ OPC_MoveParent,
32443 : /* 68515*/ OPC_RecordChild7, // #6 = $format
32444 : /* 68516*/ OPC_MoveChild7,
32445 : /* 68517*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32446 : /* 68520*/ OPC_MoveParent,
32447 : /* 68521*/ OPC_MoveChild, 8,
32448 : /* 68523*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32449 : /* 68526*/ OPC_RecordNode, // #7 = $cachepolicy
32450 : /* 68527*/ OPC_MoveParent,
32451 : /* 68528*/ OPC_MoveChild, 9,
32452 : /* 68530*/ OPC_CheckInteger, 0,
32453 : /* 68532*/ OPC_MoveParent,
32454 : /* 68533*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
32455 : /* 68535*/ OPC_EmitMergeInputChains1_0,
32456 : /* 68536*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
32457 : /* 68539*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
32458 : /* 68542*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
32459 : /* 68545*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
32460 : /* 68548*/ OPC_EmitInteger, MVT::i1, 0,
32461 : /* 68551*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_XYZW_OFFEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
32462 : 9/*#Ops*/, 1, 3, 2, 4, 8, 9, 10, 11, 12,
32463 : // Src: (SItbuffer_store v4i32:{ *:[v4i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 22
32464 : // Dst: (TBUFFER_STORE_FORMAT_XYZW_OFFEN_exact ?:{ *:[v4i32] }:$vdata, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
32465 : /* 68565*/ 0, /*End of Scope*/
32466 : /* 68566*/ /*Scope*/ 16|128,1/*144*/, /*->68712*/
32467 : /* 68568*/ OPC_RecordChild3, // #3 = $vindex
32468 : /* 68569*/ OPC_Scope, 60, /*->68631*/ // 2 children in Scope
32469 : /* 68571*/ OPC_CheckChild4Integer, 0,
32470 : /* 68573*/ OPC_RecordChild5, // #4 = $soffset
32471 : /* 68574*/ OPC_RecordChild6, // #5 = $offset
32472 : /* 68575*/ OPC_MoveChild6,
32473 : /* 68576*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32474 : /* 68579*/ OPC_MoveParent,
32475 : /* 68580*/ OPC_RecordChild7, // #6 = $format
32476 : /* 68581*/ OPC_MoveChild7,
32477 : /* 68582*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32478 : /* 68585*/ OPC_MoveParent,
32479 : /* 68586*/ OPC_MoveChild, 8,
32480 : /* 68588*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32481 : /* 68591*/ OPC_RecordNode, // #7 = $cachepolicy
32482 : /* 68592*/ OPC_MoveParent,
32483 : /* 68593*/ OPC_MoveChild, 9,
32484 : /* 68595*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32485 : /* 68598*/ OPC_MoveParent,
32486 : /* 68599*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
32487 : /* 68601*/ OPC_EmitMergeInputChains1_0,
32488 : /* 68602*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
32489 : /* 68605*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
32490 : /* 68608*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
32491 : /* 68611*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
32492 : /* 68614*/ OPC_EmitInteger, MVT::i1, 0,
32493 : /* 68617*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_XYZW_IDXEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
32494 : 9/*#Ops*/, 1, 3, 2, 4, 8, 9, 10, 11, 12,
32495 : // Src: (SItbuffer_store v4i32:{ *:[v4i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 20
32496 : // Dst: (TBUFFER_STORE_FORMAT_XYZW_IDXEN_exact ?:{ *:[v4i32] }:$vdata, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
32497 : /* 68631*/ /*Scope*/ 79, /*->68711*/
32498 : /* 68632*/ OPC_RecordChild4, // #4 = $voffset
32499 : /* 68633*/ OPC_RecordChild5, // #5 = $soffset
32500 : /* 68634*/ OPC_RecordChild6, // #6 = $offset
32501 : /* 68635*/ OPC_MoveChild6,
32502 : /* 68636*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32503 : /* 68639*/ OPC_MoveParent,
32504 : /* 68640*/ OPC_RecordChild7, // #7 = $format
32505 : /* 68641*/ OPC_MoveChild7,
32506 : /* 68642*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32507 : /* 68645*/ OPC_MoveParent,
32508 : /* 68646*/ OPC_MoveChild, 8,
32509 : /* 68648*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32510 : /* 68651*/ OPC_RecordNode, // #8 = $cachepolicy
32511 : /* 68652*/ OPC_MoveParent,
32512 : /* 68653*/ OPC_MoveChild, 9,
32513 : /* 68655*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32514 : /* 68658*/ OPC_MoveParent,
32515 : /* 68659*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
32516 : /* 68661*/ OPC_EmitMergeInputChains1_0,
32517 : /* 68662*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
32518 : /* 68665*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
32519 : /* 68668*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
32520 : /* 68671*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
32521 : MVT::i64, 5/*#Ops*/, 9, 3, 10, 4, 11, // Results = #12
32522 : /* 68682*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
32523 : /* 68685*/ OPC_EmitNodeXForm, 4, 7, // as_i8imm
32524 : /* 68688*/ OPC_EmitNodeXForm, 5, 8, // extract_glc
32525 : /* 68691*/ OPC_EmitNodeXForm, 6, 8, // extract_slc
32526 : /* 68694*/ OPC_EmitInteger, MVT::i1, 0,
32527 : /* 68697*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_XYZW_BOTHEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
32528 : 9/*#Ops*/, 1, 12, 2, 5, 13, 14, 15, 16, 17,
32529 : // Src: (SItbuffer_store v4i32:{ *:[v4i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 15
32530 : // Dst: (TBUFFER_STORE_FORMAT_XYZW_BOTHEN_exact ?:{ *:[v4i32] }:$vdata, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
32531 : /* 68711*/ 0, /*End of Scope*/
32532 : /* 68712*/ 0, /*End of Scope*/
32533 : /* 68713*/ /*Scope*/ 18|128,2/*274*/, /*->68989*/
32534 : /* 68715*/ OPC_CheckChild1Type, MVT::f32,
32535 : /* 68717*/ OPC_RecordChild2, // #2 = $rsrc
32536 : /* 68718*/ OPC_Scope, 122, /*->68842*/ // 2 children in Scope
32537 : /* 68720*/ OPC_CheckChild3Integer, 0,
32538 : /* 68722*/ OPC_Scope, 58, /*->68782*/ // 2 children in Scope
32539 : /* 68724*/ OPC_CheckChild4Integer, 0,
32540 : /* 68726*/ OPC_RecordChild5, // #3 = $soffset
32541 : /* 68727*/ OPC_RecordChild6, // #4 = $offset
32542 : /* 68728*/ OPC_MoveChild6,
32543 : /* 68729*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32544 : /* 68732*/ OPC_MoveParent,
32545 : /* 68733*/ OPC_RecordChild7, // #5 = $format
32546 : /* 68734*/ OPC_MoveChild7,
32547 : /* 68735*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32548 : /* 68738*/ OPC_MoveParent,
32549 : /* 68739*/ OPC_MoveChild, 8,
32550 : /* 68741*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32551 : /* 68744*/ OPC_RecordNode, // #6 = $cachepolicy
32552 : /* 68745*/ OPC_MoveParent,
32553 : /* 68746*/ OPC_MoveChild, 9,
32554 : /* 68748*/ OPC_CheckInteger, 0,
32555 : /* 68750*/ OPC_MoveParent,
32556 : /* 68751*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
32557 : /* 68753*/ OPC_EmitMergeInputChains1_0,
32558 : /* 68754*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
32559 : /* 68757*/ OPC_EmitNodeXForm, 4, 5, // as_i8imm
32560 : /* 68760*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
32561 : /* 68763*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
32562 : /* 68766*/ OPC_EmitInteger, MVT::i1, 0,
32563 : /* 68769*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_X_OFFSET_exact), 0|OPFL_Chain|OPFL_MemRefs,
32564 : 8/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11,
32565 : // Src: (SItbuffer_store f32:{ *:[f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 27
32566 : // Dst: (TBUFFER_STORE_FORMAT_X_OFFSET_exact ?:{ *:[f32] }:$vdata, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
32567 : /* 68782*/ /*Scope*/ 58, /*->68841*/
32568 : /* 68783*/ OPC_RecordChild4, // #3 = $voffset
32569 : /* 68784*/ OPC_RecordChild5, // #4 = $soffset
32570 : /* 68785*/ OPC_RecordChild6, // #5 = $offset
32571 : /* 68786*/ OPC_MoveChild6,
32572 : /* 68787*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32573 : /* 68790*/ OPC_MoveParent,
32574 : /* 68791*/ OPC_RecordChild7, // #6 = $format
32575 : /* 68792*/ OPC_MoveChild7,
32576 : /* 68793*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32577 : /* 68796*/ OPC_MoveParent,
32578 : /* 68797*/ OPC_MoveChild, 8,
32579 : /* 68799*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32580 : /* 68802*/ OPC_RecordNode, // #7 = $cachepolicy
32581 : /* 68803*/ OPC_MoveParent,
32582 : /* 68804*/ OPC_MoveChild, 9,
32583 : /* 68806*/ OPC_CheckInteger, 0,
32584 : /* 68808*/ OPC_MoveParent,
32585 : /* 68809*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
32586 : /* 68811*/ OPC_EmitMergeInputChains1_0,
32587 : /* 68812*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
32588 : /* 68815*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
32589 : /* 68818*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
32590 : /* 68821*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
32591 : /* 68824*/ OPC_EmitInteger, MVT::i1, 0,
32592 : /* 68827*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_X_OFFEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
32593 : 9/*#Ops*/, 1, 3, 2, 4, 8, 9, 10, 11, 12,
32594 : // Src: (SItbuffer_store f32:{ *:[f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 22
32595 : // Dst: (TBUFFER_STORE_FORMAT_X_OFFEN_exact ?:{ *:[f32] }:$vdata, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
32596 : /* 68841*/ 0, /*End of Scope*/
32597 : /* 68842*/ /*Scope*/ 16|128,1/*144*/, /*->68988*/
32598 : /* 68844*/ OPC_RecordChild3, // #3 = $vindex
32599 : /* 68845*/ OPC_Scope, 60, /*->68907*/ // 2 children in Scope
32600 : /* 68847*/ OPC_CheckChild4Integer, 0,
32601 : /* 68849*/ OPC_RecordChild5, // #4 = $soffset
32602 : /* 68850*/ OPC_RecordChild6, // #5 = $offset
32603 : /* 68851*/ OPC_MoveChild6,
32604 : /* 68852*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32605 : /* 68855*/ OPC_MoveParent,
32606 : /* 68856*/ OPC_RecordChild7, // #6 = $format
32607 : /* 68857*/ OPC_MoveChild7,
32608 : /* 68858*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32609 : /* 68861*/ OPC_MoveParent,
32610 : /* 68862*/ OPC_MoveChild, 8,
32611 : /* 68864*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32612 : /* 68867*/ OPC_RecordNode, // #7 = $cachepolicy
32613 : /* 68868*/ OPC_MoveParent,
32614 : /* 68869*/ OPC_MoveChild, 9,
32615 : /* 68871*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32616 : /* 68874*/ OPC_MoveParent,
32617 : /* 68875*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
32618 : /* 68877*/ OPC_EmitMergeInputChains1_0,
32619 : /* 68878*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
32620 : /* 68881*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
32621 : /* 68884*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
32622 : /* 68887*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
32623 : /* 68890*/ OPC_EmitInteger, MVT::i1, 0,
32624 : /* 68893*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_X_IDXEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
32625 : 9/*#Ops*/, 1, 3, 2, 4, 8, 9, 10, 11, 12,
32626 : // Src: (SItbuffer_store f32:{ *:[f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 20
32627 : // Dst: (TBUFFER_STORE_FORMAT_X_IDXEN_exact ?:{ *:[f32] }:$vdata, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
32628 : /* 68907*/ /*Scope*/ 79, /*->68987*/
32629 : /* 68908*/ OPC_RecordChild4, // #4 = $voffset
32630 : /* 68909*/ OPC_RecordChild5, // #5 = $soffset
32631 : /* 68910*/ OPC_RecordChild6, // #6 = $offset
32632 : /* 68911*/ OPC_MoveChild6,
32633 : /* 68912*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32634 : /* 68915*/ OPC_MoveParent,
32635 : /* 68916*/ OPC_RecordChild7, // #7 = $format
32636 : /* 68917*/ OPC_MoveChild7,
32637 : /* 68918*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32638 : /* 68921*/ OPC_MoveParent,
32639 : /* 68922*/ OPC_MoveChild, 8,
32640 : /* 68924*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32641 : /* 68927*/ OPC_RecordNode, // #8 = $cachepolicy
32642 : /* 68928*/ OPC_MoveParent,
32643 : /* 68929*/ OPC_MoveChild, 9,
32644 : /* 68931*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32645 : /* 68934*/ OPC_MoveParent,
32646 : /* 68935*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
32647 : /* 68937*/ OPC_EmitMergeInputChains1_0,
32648 : /* 68938*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
32649 : /* 68941*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
32650 : /* 68944*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
32651 : /* 68947*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
32652 : MVT::i64, 5/*#Ops*/, 9, 3, 10, 4, 11, // Results = #12
32653 : /* 68958*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
32654 : /* 68961*/ OPC_EmitNodeXForm, 4, 7, // as_i8imm
32655 : /* 68964*/ OPC_EmitNodeXForm, 5, 8, // extract_glc
32656 : /* 68967*/ OPC_EmitNodeXForm, 6, 8, // extract_slc
32657 : /* 68970*/ OPC_EmitInteger, MVT::i1, 0,
32658 : /* 68973*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_X_BOTHEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
32659 : 9/*#Ops*/, 1, 12, 2, 5, 13, 14, 15, 16, 17,
32660 : // Src: (SItbuffer_store f32:{ *:[f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 15
32661 : // Dst: (TBUFFER_STORE_FORMAT_X_BOTHEN_exact ?:{ *:[f32] }:$vdata, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
32662 : /* 68987*/ 0, /*End of Scope*/
32663 : /* 68988*/ 0, /*End of Scope*/
32664 : /* 68989*/ /*Scope*/ 18|128,2/*274*/, /*->69265*/
32665 : /* 68991*/ OPC_CheckChild1Type, MVT::v2f32,
32666 : /* 68993*/ OPC_RecordChild2, // #2 = $rsrc
32667 : /* 68994*/ OPC_Scope, 122, /*->69118*/ // 2 children in Scope
32668 : /* 68996*/ OPC_CheckChild3Integer, 0,
32669 : /* 68998*/ OPC_Scope, 58, /*->69058*/ // 2 children in Scope
32670 : /* 69000*/ OPC_CheckChild4Integer, 0,
32671 : /* 69002*/ OPC_RecordChild5, // #3 = $soffset
32672 : /* 69003*/ OPC_RecordChild6, // #4 = $offset
32673 : /* 69004*/ OPC_MoveChild6,
32674 : /* 69005*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32675 : /* 69008*/ OPC_MoveParent,
32676 : /* 69009*/ OPC_RecordChild7, // #5 = $format
32677 : /* 69010*/ OPC_MoveChild7,
32678 : /* 69011*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32679 : /* 69014*/ OPC_MoveParent,
32680 : /* 69015*/ OPC_MoveChild, 8,
32681 : /* 69017*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32682 : /* 69020*/ OPC_RecordNode, // #6 = $cachepolicy
32683 : /* 69021*/ OPC_MoveParent,
32684 : /* 69022*/ OPC_MoveChild, 9,
32685 : /* 69024*/ OPC_CheckInteger, 0,
32686 : /* 69026*/ OPC_MoveParent,
32687 : /* 69027*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
32688 : /* 69029*/ OPC_EmitMergeInputChains1_0,
32689 : /* 69030*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
32690 : /* 69033*/ OPC_EmitNodeXForm, 4, 5, // as_i8imm
32691 : /* 69036*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
32692 : /* 69039*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
32693 : /* 69042*/ OPC_EmitInteger, MVT::i1, 0,
32694 : /* 69045*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_XY_OFFSET_exact), 0|OPFL_Chain|OPFL_MemRefs,
32695 : 8/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11,
32696 : // Src: (SItbuffer_store v2f32:{ *:[v2f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 27
32697 : // Dst: (TBUFFER_STORE_FORMAT_XY_OFFSET_exact ?:{ *:[v2f32] }:$vdata, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
32698 : /* 69058*/ /*Scope*/ 58, /*->69117*/
32699 : /* 69059*/ OPC_RecordChild4, // #3 = $voffset
32700 : /* 69060*/ OPC_RecordChild5, // #4 = $soffset
32701 : /* 69061*/ OPC_RecordChild6, // #5 = $offset
32702 : /* 69062*/ OPC_MoveChild6,
32703 : /* 69063*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32704 : /* 69066*/ OPC_MoveParent,
32705 : /* 69067*/ OPC_RecordChild7, // #6 = $format
32706 : /* 69068*/ OPC_MoveChild7,
32707 : /* 69069*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32708 : /* 69072*/ OPC_MoveParent,
32709 : /* 69073*/ OPC_MoveChild, 8,
32710 : /* 69075*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32711 : /* 69078*/ OPC_RecordNode, // #7 = $cachepolicy
32712 : /* 69079*/ OPC_MoveParent,
32713 : /* 69080*/ OPC_MoveChild, 9,
32714 : /* 69082*/ OPC_CheckInteger, 0,
32715 : /* 69084*/ OPC_MoveParent,
32716 : /* 69085*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
32717 : /* 69087*/ OPC_EmitMergeInputChains1_0,
32718 : /* 69088*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
32719 : /* 69091*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
32720 : /* 69094*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
32721 : /* 69097*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
32722 : /* 69100*/ OPC_EmitInteger, MVT::i1, 0,
32723 : /* 69103*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_XY_OFFEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
32724 : 9/*#Ops*/, 1, 3, 2, 4, 8, 9, 10, 11, 12,
32725 : // Src: (SItbuffer_store v2f32:{ *:[v2f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 22
32726 : // Dst: (TBUFFER_STORE_FORMAT_XY_OFFEN_exact ?:{ *:[v2f32] }:$vdata, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
32727 : /* 69117*/ 0, /*End of Scope*/
32728 : /* 69118*/ /*Scope*/ 16|128,1/*144*/, /*->69264*/
32729 : /* 69120*/ OPC_RecordChild3, // #3 = $vindex
32730 : /* 69121*/ OPC_Scope, 60, /*->69183*/ // 2 children in Scope
32731 : /* 69123*/ OPC_CheckChild4Integer, 0,
32732 : /* 69125*/ OPC_RecordChild5, // #4 = $soffset
32733 : /* 69126*/ OPC_RecordChild6, // #5 = $offset
32734 : /* 69127*/ OPC_MoveChild6,
32735 : /* 69128*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32736 : /* 69131*/ OPC_MoveParent,
32737 : /* 69132*/ OPC_RecordChild7, // #6 = $format
32738 : /* 69133*/ OPC_MoveChild7,
32739 : /* 69134*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32740 : /* 69137*/ OPC_MoveParent,
32741 : /* 69138*/ OPC_MoveChild, 8,
32742 : /* 69140*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32743 : /* 69143*/ OPC_RecordNode, // #7 = $cachepolicy
32744 : /* 69144*/ OPC_MoveParent,
32745 : /* 69145*/ OPC_MoveChild, 9,
32746 : /* 69147*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32747 : /* 69150*/ OPC_MoveParent,
32748 : /* 69151*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
32749 : /* 69153*/ OPC_EmitMergeInputChains1_0,
32750 : /* 69154*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
32751 : /* 69157*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
32752 : /* 69160*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
32753 : /* 69163*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
32754 : /* 69166*/ OPC_EmitInteger, MVT::i1, 0,
32755 : /* 69169*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_XY_IDXEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
32756 : 9/*#Ops*/, 1, 3, 2, 4, 8, 9, 10, 11, 12,
32757 : // Src: (SItbuffer_store v2f32:{ *:[v2f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 20
32758 : // Dst: (TBUFFER_STORE_FORMAT_XY_IDXEN_exact ?:{ *:[v2f32] }:$vdata, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
32759 : /* 69183*/ /*Scope*/ 79, /*->69263*/
32760 : /* 69184*/ OPC_RecordChild4, // #4 = $voffset
32761 : /* 69185*/ OPC_RecordChild5, // #5 = $soffset
32762 : /* 69186*/ OPC_RecordChild6, // #6 = $offset
32763 : /* 69187*/ OPC_MoveChild6,
32764 : /* 69188*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32765 : /* 69191*/ OPC_MoveParent,
32766 : /* 69192*/ OPC_RecordChild7, // #7 = $format
32767 : /* 69193*/ OPC_MoveChild7,
32768 : /* 69194*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32769 : /* 69197*/ OPC_MoveParent,
32770 : /* 69198*/ OPC_MoveChild, 8,
32771 : /* 69200*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32772 : /* 69203*/ OPC_RecordNode, // #8 = $cachepolicy
32773 : /* 69204*/ OPC_MoveParent,
32774 : /* 69205*/ OPC_MoveChild, 9,
32775 : /* 69207*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32776 : /* 69210*/ OPC_MoveParent,
32777 : /* 69211*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
32778 : /* 69213*/ OPC_EmitMergeInputChains1_0,
32779 : /* 69214*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
32780 : /* 69217*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
32781 : /* 69220*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
32782 : /* 69223*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
32783 : MVT::i64, 5/*#Ops*/, 9, 3, 10, 4, 11, // Results = #12
32784 : /* 69234*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
32785 : /* 69237*/ OPC_EmitNodeXForm, 4, 7, // as_i8imm
32786 : /* 69240*/ OPC_EmitNodeXForm, 5, 8, // extract_glc
32787 : /* 69243*/ OPC_EmitNodeXForm, 6, 8, // extract_slc
32788 : /* 69246*/ OPC_EmitInteger, MVT::i1, 0,
32789 : /* 69249*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_XY_BOTHEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
32790 : 9/*#Ops*/, 1, 12, 2, 5, 13, 14, 15, 16, 17,
32791 : // Src: (SItbuffer_store v2f32:{ *:[v2f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 15
32792 : // Dst: (TBUFFER_STORE_FORMAT_XY_BOTHEN_exact ?:{ *:[v2f32] }:$vdata, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
32793 : /* 69263*/ 0, /*End of Scope*/
32794 : /* 69264*/ 0, /*End of Scope*/
32795 : /* 69265*/ /*Scope*/ 18|128,2/*274*/, /*->69541*/
32796 : /* 69267*/ OPC_CheckChild1Type, MVT::v4f32,
32797 : /* 69269*/ OPC_RecordChild2, // #2 = $rsrc
32798 : /* 69270*/ OPC_Scope, 122, /*->69394*/ // 2 children in Scope
32799 : /* 69272*/ OPC_CheckChild3Integer, 0,
32800 : /* 69274*/ OPC_Scope, 58, /*->69334*/ // 2 children in Scope
32801 : /* 69276*/ OPC_CheckChild4Integer, 0,
32802 : /* 69278*/ OPC_RecordChild5, // #3 = $soffset
32803 : /* 69279*/ OPC_RecordChild6, // #4 = $offset
32804 : /* 69280*/ OPC_MoveChild6,
32805 : /* 69281*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32806 : /* 69284*/ OPC_MoveParent,
32807 : /* 69285*/ OPC_RecordChild7, // #5 = $format
32808 : /* 69286*/ OPC_MoveChild7,
32809 : /* 69287*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32810 : /* 69290*/ OPC_MoveParent,
32811 : /* 69291*/ OPC_MoveChild, 8,
32812 : /* 69293*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32813 : /* 69296*/ OPC_RecordNode, // #6 = $cachepolicy
32814 : /* 69297*/ OPC_MoveParent,
32815 : /* 69298*/ OPC_MoveChild, 9,
32816 : /* 69300*/ OPC_CheckInteger, 0,
32817 : /* 69302*/ OPC_MoveParent,
32818 : /* 69303*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
32819 : /* 69305*/ OPC_EmitMergeInputChains1_0,
32820 : /* 69306*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
32821 : /* 69309*/ OPC_EmitNodeXForm, 4, 5, // as_i8imm
32822 : /* 69312*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
32823 : /* 69315*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
32824 : /* 69318*/ OPC_EmitInteger, MVT::i1, 0,
32825 : /* 69321*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_XYZW_OFFSET_exact), 0|OPFL_Chain|OPFL_MemRefs,
32826 : 8/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11,
32827 : // Src: (SItbuffer_store v4f32:{ *:[v4f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 27
32828 : // Dst: (TBUFFER_STORE_FORMAT_XYZW_OFFSET_exact ?:{ *:[v4f32] }:$vdata, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
32829 : /* 69334*/ /*Scope*/ 58, /*->69393*/
32830 : /* 69335*/ OPC_RecordChild4, // #3 = $voffset
32831 : /* 69336*/ OPC_RecordChild5, // #4 = $soffset
32832 : /* 69337*/ OPC_RecordChild6, // #5 = $offset
32833 : /* 69338*/ OPC_MoveChild6,
32834 : /* 69339*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32835 : /* 69342*/ OPC_MoveParent,
32836 : /* 69343*/ OPC_RecordChild7, // #6 = $format
32837 : /* 69344*/ OPC_MoveChild7,
32838 : /* 69345*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32839 : /* 69348*/ OPC_MoveParent,
32840 : /* 69349*/ OPC_MoveChild, 8,
32841 : /* 69351*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32842 : /* 69354*/ OPC_RecordNode, // #7 = $cachepolicy
32843 : /* 69355*/ OPC_MoveParent,
32844 : /* 69356*/ OPC_MoveChild, 9,
32845 : /* 69358*/ OPC_CheckInteger, 0,
32846 : /* 69360*/ OPC_MoveParent,
32847 : /* 69361*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
32848 : /* 69363*/ OPC_EmitMergeInputChains1_0,
32849 : /* 69364*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
32850 : /* 69367*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
32851 : /* 69370*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
32852 : /* 69373*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
32853 : /* 69376*/ OPC_EmitInteger, MVT::i1, 0,
32854 : /* 69379*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_XYZW_OFFEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
32855 : 9/*#Ops*/, 1, 3, 2, 4, 8, 9, 10, 11, 12,
32856 : // Src: (SItbuffer_store v4f32:{ *:[v4f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 22
32857 : // Dst: (TBUFFER_STORE_FORMAT_XYZW_OFFEN_exact ?:{ *:[v4f32] }:$vdata, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
32858 : /* 69393*/ 0, /*End of Scope*/
32859 : /* 69394*/ /*Scope*/ 16|128,1/*144*/, /*->69540*/
32860 : /* 69396*/ OPC_RecordChild3, // #3 = $vindex
32861 : /* 69397*/ OPC_Scope, 60, /*->69459*/ // 2 children in Scope
32862 : /* 69399*/ OPC_CheckChild4Integer, 0,
32863 : /* 69401*/ OPC_RecordChild5, // #4 = $soffset
32864 : /* 69402*/ OPC_RecordChild6, // #5 = $offset
32865 : /* 69403*/ OPC_MoveChild6,
32866 : /* 69404*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32867 : /* 69407*/ OPC_MoveParent,
32868 : /* 69408*/ OPC_RecordChild7, // #6 = $format
32869 : /* 69409*/ OPC_MoveChild7,
32870 : /* 69410*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32871 : /* 69413*/ OPC_MoveParent,
32872 : /* 69414*/ OPC_MoveChild, 8,
32873 : /* 69416*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32874 : /* 69419*/ OPC_RecordNode, // #7 = $cachepolicy
32875 : /* 69420*/ OPC_MoveParent,
32876 : /* 69421*/ OPC_MoveChild, 9,
32877 : /* 69423*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32878 : /* 69426*/ OPC_MoveParent,
32879 : /* 69427*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
32880 : /* 69429*/ OPC_EmitMergeInputChains1_0,
32881 : /* 69430*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
32882 : /* 69433*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
32883 : /* 69436*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
32884 : /* 69439*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
32885 : /* 69442*/ OPC_EmitInteger, MVT::i1, 0,
32886 : /* 69445*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_XYZW_IDXEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
32887 : 9/*#Ops*/, 1, 3, 2, 4, 8, 9, 10, 11, 12,
32888 : // Src: (SItbuffer_store v4f32:{ *:[v4f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 20
32889 : // Dst: (TBUFFER_STORE_FORMAT_XYZW_IDXEN_exact ?:{ *:[v4f32] }:$vdata, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
32890 : /* 69459*/ /*Scope*/ 79, /*->69539*/
32891 : /* 69460*/ OPC_RecordChild4, // #4 = $voffset
32892 : /* 69461*/ OPC_RecordChild5, // #5 = $soffset
32893 : /* 69462*/ OPC_RecordChild6, // #6 = $offset
32894 : /* 69463*/ OPC_MoveChild6,
32895 : /* 69464*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32896 : /* 69467*/ OPC_MoveParent,
32897 : /* 69468*/ OPC_RecordChild7, // #7 = $format
32898 : /* 69469*/ OPC_MoveChild7,
32899 : /* 69470*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32900 : /* 69473*/ OPC_MoveParent,
32901 : /* 69474*/ OPC_MoveChild, 8,
32902 : /* 69476*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32903 : /* 69479*/ OPC_RecordNode, // #8 = $cachepolicy
32904 : /* 69480*/ OPC_MoveParent,
32905 : /* 69481*/ OPC_MoveChild, 9,
32906 : /* 69483*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32907 : /* 69486*/ OPC_MoveParent,
32908 : /* 69487*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
32909 : /* 69489*/ OPC_EmitMergeInputChains1_0,
32910 : /* 69490*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
32911 : /* 69493*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
32912 : /* 69496*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
32913 : /* 69499*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
32914 : MVT::i64, 5/*#Ops*/, 9, 3, 10, 4, 11, // Results = #12
32915 : /* 69510*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
32916 : /* 69513*/ OPC_EmitNodeXForm, 4, 7, // as_i8imm
32917 : /* 69516*/ OPC_EmitNodeXForm, 5, 8, // extract_glc
32918 : /* 69519*/ OPC_EmitNodeXForm, 6, 8, // extract_slc
32919 : /* 69522*/ OPC_EmitInteger, MVT::i1, 0,
32920 : /* 69525*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_XYZW_BOTHEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
32921 : 9/*#Ops*/, 1, 12, 2, 5, 13, 14, 15, 16, 17,
32922 : // Src: (SItbuffer_store v4f32:{ *:[v4f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 15
32923 : // Dst: (TBUFFER_STORE_FORMAT_XYZW_BOTHEN_exact ?:{ *:[v4f32] }:$vdata, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
32924 : /* 69539*/ 0, /*End of Scope*/
32925 : /* 69540*/ 0, /*End of Scope*/
32926 : /* 69541*/ 0, /*End of Scope*/
32927 : /* 69542*/ /*SwitchOpcode*/ 45|128,4/*557*/, TARGET_VAL(AMDGPUISD::TBUFFER_STORE_FORMAT_X3),// ->70103
32928 : /* 69546*/ OPC_RecordMemRef,
32929 : /* 69547*/ OPC_RecordNode, // #0 = 'SItbuffer_store_x3' chained node
32930 : /* 69548*/ OPC_RecordChild1, // #1 = $vdata
32931 : /* 69549*/ OPC_Scope, 18|128,2/*274*/, /*->69826*/ // 2 children in Scope
32932 : /* 69552*/ OPC_CheckChild1Type, MVT::v4i32,
32933 : /* 69554*/ OPC_RecordChild2, // #2 = $rsrc
32934 : /* 69555*/ OPC_Scope, 122, /*->69679*/ // 2 children in Scope
32935 : /* 69557*/ OPC_CheckChild3Integer, 0,
32936 : /* 69559*/ OPC_Scope, 58, /*->69619*/ // 2 children in Scope
32937 : /* 69561*/ OPC_CheckChild4Integer, 0,
32938 : /* 69563*/ OPC_RecordChild5, // #3 = $soffset
32939 : /* 69564*/ OPC_RecordChild6, // #4 = $offset
32940 : /* 69565*/ OPC_MoveChild6,
32941 : /* 69566*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32942 : /* 69569*/ OPC_MoveParent,
32943 : /* 69570*/ OPC_RecordChild7, // #5 = $format
32944 : /* 69571*/ OPC_MoveChild7,
32945 : /* 69572*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32946 : /* 69575*/ OPC_MoveParent,
32947 : /* 69576*/ OPC_MoveChild, 8,
32948 : /* 69578*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32949 : /* 69581*/ OPC_RecordNode, // #6 = $cachepolicy
32950 : /* 69582*/ OPC_MoveParent,
32951 : /* 69583*/ OPC_MoveChild, 9,
32952 : /* 69585*/ OPC_CheckInteger, 0,
32953 : /* 69587*/ OPC_MoveParent,
32954 : /* 69588*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
32955 : /* 69590*/ OPC_EmitMergeInputChains1_0,
32956 : /* 69591*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
32957 : /* 69594*/ OPC_EmitNodeXForm, 4, 5, // as_i8imm
32958 : /* 69597*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
32959 : /* 69600*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
32960 : /* 69603*/ OPC_EmitInteger, MVT::i1, 0,
32961 : /* 69606*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_XYZ_OFFSET_exact), 0|OPFL_Chain|OPFL_MemRefs,
32962 : 8/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11,
32963 : // Src: (SItbuffer_store_x3 v4i32:{ *:[v4i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 27
32964 : // Dst: (TBUFFER_STORE_FORMAT_XYZ_OFFSET_exact ?:{ *:[v4i32] }:$vdata, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
32965 : /* 69619*/ /*Scope*/ 58, /*->69678*/
32966 : /* 69620*/ OPC_RecordChild4, // #3 = $voffset
32967 : /* 69621*/ OPC_RecordChild5, // #4 = $soffset
32968 : /* 69622*/ OPC_RecordChild6, // #5 = $offset
32969 : /* 69623*/ OPC_MoveChild6,
32970 : /* 69624*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32971 : /* 69627*/ OPC_MoveParent,
32972 : /* 69628*/ OPC_RecordChild7, // #6 = $format
32973 : /* 69629*/ OPC_MoveChild7,
32974 : /* 69630*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32975 : /* 69633*/ OPC_MoveParent,
32976 : /* 69634*/ OPC_MoveChild, 8,
32977 : /* 69636*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
32978 : /* 69639*/ OPC_RecordNode, // #7 = $cachepolicy
32979 : /* 69640*/ OPC_MoveParent,
32980 : /* 69641*/ OPC_MoveChild, 9,
32981 : /* 69643*/ OPC_CheckInteger, 0,
32982 : /* 69645*/ OPC_MoveParent,
32983 : /* 69646*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
32984 : /* 69648*/ OPC_EmitMergeInputChains1_0,
32985 : /* 69649*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
32986 : /* 69652*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
32987 : /* 69655*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
32988 : /* 69658*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
32989 : /* 69661*/ OPC_EmitInteger, MVT::i1, 0,
32990 : /* 69664*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_XYZ_OFFEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
32991 : 9/*#Ops*/, 1, 3, 2, 4, 8, 9, 10, 11, 12,
32992 : // Src: (SItbuffer_store_x3 v4i32:{ *:[v4i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 22
32993 : // Dst: (TBUFFER_STORE_FORMAT_XYZ_OFFEN_exact ?:{ *:[v4i32] }:$vdata, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
32994 : /* 69678*/ 0, /*End of Scope*/
32995 : /* 69679*/ /*Scope*/ 16|128,1/*144*/, /*->69825*/
32996 : /* 69681*/ OPC_RecordChild3, // #3 = $vindex
32997 : /* 69682*/ OPC_Scope, 60, /*->69744*/ // 2 children in Scope
32998 : /* 69684*/ OPC_CheckChild4Integer, 0,
32999 : /* 69686*/ OPC_RecordChild5, // #4 = $soffset
33000 : /* 69687*/ OPC_RecordChild6, // #5 = $offset
33001 : /* 69688*/ OPC_MoveChild6,
33002 : /* 69689*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33003 : /* 69692*/ OPC_MoveParent,
33004 : /* 69693*/ OPC_RecordChild7, // #6 = $format
33005 : /* 69694*/ OPC_MoveChild7,
33006 : /* 69695*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33007 : /* 69698*/ OPC_MoveParent,
33008 : /* 69699*/ OPC_MoveChild, 8,
33009 : /* 69701*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33010 : /* 69704*/ OPC_RecordNode, // #7 = $cachepolicy
33011 : /* 69705*/ OPC_MoveParent,
33012 : /* 69706*/ OPC_MoveChild, 9,
33013 : /* 69708*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33014 : /* 69711*/ OPC_MoveParent,
33015 : /* 69712*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
33016 : /* 69714*/ OPC_EmitMergeInputChains1_0,
33017 : /* 69715*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
33018 : /* 69718*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
33019 : /* 69721*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
33020 : /* 69724*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
33021 : /* 69727*/ OPC_EmitInteger, MVT::i1, 0,
33022 : /* 69730*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_XYZ_IDXEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
33023 : 9/*#Ops*/, 1, 3, 2, 4, 8, 9, 10, 11, 12,
33024 : // Src: (SItbuffer_store_x3 v4i32:{ *:[v4i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 20
33025 : // Dst: (TBUFFER_STORE_FORMAT_XYZ_IDXEN_exact ?:{ *:[v4i32] }:$vdata, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
33026 : /* 69744*/ /*Scope*/ 79, /*->69824*/
33027 : /* 69745*/ OPC_RecordChild4, // #4 = $voffset
33028 : /* 69746*/ OPC_RecordChild5, // #5 = $soffset
33029 : /* 69747*/ OPC_RecordChild6, // #6 = $offset
33030 : /* 69748*/ OPC_MoveChild6,
33031 : /* 69749*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33032 : /* 69752*/ OPC_MoveParent,
33033 : /* 69753*/ OPC_RecordChild7, // #7 = $format
33034 : /* 69754*/ OPC_MoveChild7,
33035 : /* 69755*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33036 : /* 69758*/ OPC_MoveParent,
33037 : /* 69759*/ OPC_MoveChild, 8,
33038 : /* 69761*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33039 : /* 69764*/ OPC_RecordNode, // #8 = $cachepolicy
33040 : /* 69765*/ OPC_MoveParent,
33041 : /* 69766*/ OPC_MoveChild, 9,
33042 : /* 69768*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33043 : /* 69771*/ OPC_MoveParent,
33044 : /* 69772*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
33045 : /* 69774*/ OPC_EmitMergeInputChains1_0,
33046 : /* 69775*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
33047 : /* 69778*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
33048 : /* 69781*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
33049 : /* 69784*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
33050 : MVT::i64, 5/*#Ops*/, 9, 3, 10, 4, 11, // Results = #12
33051 : /* 69795*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
33052 : /* 69798*/ OPC_EmitNodeXForm, 4, 7, // as_i8imm
33053 : /* 69801*/ OPC_EmitNodeXForm, 5, 8, // extract_glc
33054 : /* 69804*/ OPC_EmitNodeXForm, 6, 8, // extract_slc
33055 : /* 69807*/ OPC_EmitInteger, MVT::i1, 0,
33056 : /* 69810*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_XYZ_BOTHEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
33057 : 9/*#Ops*/, 1, 12, 2, 5, 13, 14, 15, 16, 17,
33058 : // Src: (SItbuffer_store_x3 v4i32:{ *:[v4i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 15
33059 : // Dst: (TBUFFER_STORE_FORMAT_XYZ_BOTHEN_exact ?:{ *:[v4i32] }:$vdata, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
33060 : /* 69824*/ 0, /*End of Scope*/
33061 : /* 69825*/ 0, /*End of Scope*/
33062 : /* 69826*/ /*Scope*/ 18|128,2/*274*/, /*->70102*/
33063 : /* 69828*/ OPC_CheckChild1Type, MVT::v4f32,
33064 : /* 69830*/ OPC_RecordChild2, // #2 = $rsrc
33065 : /* 69831*/ OPC_Scope, 122, /*->69955*/ // 2 children in Scope
33066 : /* 69833*/ OPC_CheckChild3Integer, 0,
33067 : /* 69835*/ OPC_Scope, 58, /*->69895*/ // 2 children in Scope
33068 : /* 69837*/ OPC_CheckChild4Integer, 0,
33069 : /* 69839*/ OPC_RecordChild5, // #3 = $soffset
33070 : /* 69840*/ OPC_RecordChild6, // #4 = $offset
33071 : /* 69841*/ OPC_MoveChild6,
33072 : /* 69842*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33073 : /* 69845*/ OPC_MoveParent,
33074 : /* 69846*/ OPC_RecordChild7, // #5 = $format
33075 : /* 69847*/ OPC_MoveChild7,
33076 : /* 69848*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33077 : /* 69851*/ OPC_MoveParent,
33078 : /* 69852*/ OPC_MoveChild, 8,
33079 : /* 69854*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33080 : /* 69857*/ OPC_RecordNode, // #6 = $cachepolicy
33081 : /* 69858*/ OPC_MoveParent,
33082 : /* 69859*/ OPC_MoveChild, 9,
33083 : /* 69861*/ OPC_CheckInteger, 0,
33084 : /* 69863*/ OPC_MoveParent,
33085 : /* 69864*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
33086 : /* 69866*/ OPC_EmitMergeInputChains1_0,
33087 : /* 69867*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
33088 : /* 69870*/ OPC_EmitNodeXForm, 4, 5, // as_i8imm
33089 : /* 69873*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
33090 : /* 69876*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
33091 : /* 69879*/ OPC_EmitInteger, MVT::i1, 0,
33092 : /* 69882*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_XYZ_OFFSET_exact), 0|OPFL_Chain|OPFL_MemRefs,
33093 : 8/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11,
33094 : // Src: (SItbuffer_store_x3 v4f32:{ *:[v4f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 27
33095 : // Dst: (TBUFFER_STORE_FORMAT_XYZ_OFFSET_exact ?:{ *:[v4f32] }:$vdata, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
33096 : /* 69895*/ /*Scope*/ 58, /*->69954*/
33097 : /* 69896*/ OPC_RecordChild4, // #3 = $voffset
33098 : /* 69897*/ OPC_RecordChild5, // #4 = $soffset
33099 : /* 69898*/ OPC_RecordChild6, // #5 = $offset
33100 : /* 69899*/ OPC_MoveChild6,
33101 : /* 69900*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33102 : /* 69903*/ OPC_MoveParent,
33103 : /* 69904*/ OPC_RecordChild7, // #6 = $format
33104 : /* 69905*/ OPC_MoveChild7,
33105 : /* 69906*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33106 : /* 69909*/ OPC_MoveParent,
33107 : /* 69910*/ OPC_MoveChild, 8,
33108 : /* 69912*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33109 : /* 69915*/ OPC_RecordNode, // #7 = $cachepolicy
33110 : /* 69916*/ OPC_MoveParent,
33111 : /* 69917*/ OPC_MoveChild, 9,
33112 : /* 69919*/ OPC_CheckInteger, 0,
33113 : /* 69921*/ OPC_MoveParent,
33114 : /* 69922*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
33115 : /* 69924*/ OPC_EmitMergeInputChains1_0,
33116 : /* 69925*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
33117 : /* 69928*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
33118 : /* 69931*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
33119 : /* 69934*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
33120 : /* 69937*/ OPC_EmitInteger, MVT::i1, 0,
33121 : /* 69940*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_XYZ_OFFEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
33122 : 9/*#Ops*/, 1, 3, 2, 4, 8, 9, 10, 11, 12,
33123 : // Src: (SItbuffer_store_x3 v4f32:{ *:[v4f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 22
33124 : // Dst: (TBUFFER_STORE_FORMAT_XYZ_OFFEN_exact ?:{ *:[v4f32] }:$vdata, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
33125 : /* 69954*/ 0, /*End of Scope*/
33126 : /* 69955*/ /*Scope*/ 16|128,1/*144*/, /*->70101*/
33127 : /* 69957*/ OPC_RecordChild3, // #3 = $vindex
33128 : /* 69958*/ OPC_Scope, 60, /*->70020*/ // 2 children in Scope
33129 : /* 69960*/ OPC_CheckChild4Integer, 0,
33130 : /* 69962*/ OPC_RecordChild5, // #4 = $soffset
33131 : /* 69963*/ OPC_RecordChild6, // #5 = $offset
33132 : /* 69964*/ OPC_MoveChild6,
33133 : /* 69965*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33134 : /* 69968*/ OPC_MoveParent,
33135 : /* 69969*/ OPC_RecordChild7, // #6 = $format
33136 : /* 69970*/ OPC_MoveChild7,
33137 : /* 69971*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33138 : /* 69974*/ OPC_MoveParent,
33139 : /* 69975*/ OPC_MoveChild, 8,
33140 : /* 69977*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33141 : /* 69980*/ OPC_RecordNode, // #7 = $cachepolicy
33142 : /* 69981*/ OPC_MoveParent,
33143 : /* 69982*/ OPC_MoveChild, 9,
33144 : /* 69984*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33145 : /* 69987*/ OPC_MoveParent,
33146 : /* 69988*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
33147 : /* 69990*/ OPC_EmitMergeInputChains1_0,
33148 : /* 69991*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
33149 : /* 69994*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
33150 : /* 69997*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
33151 : /* 70000*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
33152 : /* 70003*/ OPC_EmitInteger, MVT::i1, 0,
33153 : /* 70006*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_XYZ_IDXEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
33154 : 9/*#Ops*/, 1, 3, 2, 4, 8, 9, 10, 11, 12,
33155 : // Src: (SItbuffer_store_x3 v4f32:{ *:[v4f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 20
33156 : // Dst: (TBUFFER_STORE_FORMAT_XYZ_IDXEN_exact ?:{ *:[v4f32] }:$vdata, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
33157 : /* 70020*/ /*Scope*/ 79, /*->70100*/
33158 : /* 70021*/ OPC_RecordChild4, // #4 = $voffset
33159 : /* 70022*/ OPC_RecordChild5, // #5 = $soffset
33160 : /* 70023*/ OPC_RecordChild6, // #6 = $offset
33161 : /* 70024*/ OPC_MoveChild6,
33162 : /* 70025*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33163 : /* 70028*/ OPC_MoveParent,
33164 : /* 70029*/ OPC_RecordChild7, // #7 = $format
33165 : /* 70030*/ OPC_MoveChild7,
33166 : /* 70031*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33167 : /* 70034*/ OPC_MoveParent,
33168 : /* 70035*/ OPC_MoveChild, 8,
33169 : /* 70037*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33170 : /* 70040*/ OPC_RecordNode, // #8 = $cachepolicy
33171 : /* 70041*/ OPC_MoveParent,
33172 : /* 70042*/ OPC_MoveChild, 9,
33173 : /* 70044*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33174 : /* 70047*/ OPC_MoveParent,
33175 : /* 70048*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
33176 : /* 70050*/ OPC_EmitMergeInputChains1_0,
33177 : /* 70051*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
33178 : /* 70054*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
33179 : /* 70057*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
33180 : /* 70060*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
33181 : MVT::i64, 5/*#Ops*/, 9, 3, 10, 4, 11, // Results = #12
33182 : /* 70071*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
33183 : /* 70074*/ OPC_EmitNodeXForm, 4, 7, // as_i8imm
33184 : /* 70077*/ OPC_EmitNodeXForm, 5, 8, // extract_glc
33185 : /* 70080*/ OPC_EmitNodeXForm, 6, 8, // extract_slc
33186 : /* 70083*/ OPC_EmitInteger, MVT::i1, 0,
33187 : /* 70086*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_XYZ_BOTHEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
33188 : 9/*#Ops*/, 1, 12, 2, 5, 13, 14, 15, 16, 17,
33189 : // Src: (SItbuffer_store_x3 v4f32:{ *:[v4f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 15
33190 : // Dst: (TBUFFER_STORE_FORMAT_XYZ_BOTHEN_exact ?:{ *:[v4f32] }:$vdata, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
33191 : /* 70100*/ 0, /*End of Scope*/
33192 : /* 70101*/ 0, /*End of Scope*/
33193 : /* 70102*/ 0, /*End of Scope*/
33194 : /* 70103*/ /*SwitchOpcode*/ 14|128,12/*1550*/, TARGET_VAL(AMDGPUISD::TBUFFER_STORE_FORMAT_D16),// ->71657
33195 : /* 70107*/ OPC_RecordMemRef,
33196 : /* 70108*/ OPC_RecordNode, // #0 = 'SItbuffer_store_d16' chained node
33197 : /* 70109*/ OPC_RecordChild1, // #1 = $vdata
33198 : /* 70110*/ OPC_Scope, 55|128,3/*439*/, /*->70552*/ // 5 children in Scope
33199 : /* 70113*/ OPC_CheckChild1Type, MVT::f16,
33200 : /* 70115*/ OPC_RecordChild2, // #2 = $rsrc
33201 : /* 70116*/ OPC_Scope, 65|128,1/*193*/, /*->70312*/ // 2 children in Scope
33202 : /* 70119*/ OPC_CheckChild3Integer, 0,
33203 : /* 70121*/ OPC_Scope, 93, /*->70216*/ // 2 children in Scope
33204 : /* 70123*/ OPC_CheckChild4Integer, 0,
33205 : /* 70125*/ OPC_RecordChild5, // #3 = $soffset
33206 : /* 70126*/ OPC_RecordChild6, // #4 = $offset
33207 : /* 70127*/ OPC_MoveChild6,
33208 : /* 70128*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33209 : /* 70131*/ OPC_MoveParent,
33210 : /* 70132*/ OPC_RecordChild7, // #5 = $format
33211 : /* 70133*/ OPC_MoveChild7,
33212 : /* 70134*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33213 : /* 70137*/ OPC_MoveParent,
33214 : /* 70138*/ OPC_MoveChild, 8,
33215 : /* 70140*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33216 : /* 70143*/ OPC_RecordNode, // #6 = $cachepolicy
33217 : /* 70144*/ OPC_MoveParent,
33218 : /* 70145*/ OPC_MoveChild, 9,
33219 : /* 70147*/ OPC_CheckInteger, 0,
33220 : /* 70149*/ OPC_MoveParent,
33221 : /* 70150*/ OPC_Scope, 31, /*->70183*/ // 2 children in Scope
33222 : /* 70152*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
33223 : /* 70154*/ OPC_EmitMergeInputChains1_0,
33224 : /* 70155*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
33225 : /* 70158*/ OPC_EmitNodeXForm, 4, 5, // as_i8imm
33226 : /* 70161*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
33227 : /* 70164*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
33228 : /* 70167*/ OPC_EmitInteger, MVT::i1, 0,
33229 : /* 70170*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_D16_X_gfx80_OFFSET_exact), 0|OPFL_Chain|OPFL_MemRefs,
33230 : 8/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11,
33231 : // Src: (SItbuffer_store_d16 f16:{ *:[f16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 27
33232 : // Dst: (TBUFFER_STORE_FORMAT_D16_X_gfx80_OFFSET_exact ?:{ *:[f16] }:$vdata, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
33233 : /* 70183*/ /*Scope*/ 31, /*->70215*/
33234 : /* 70184*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
33235 : /* 70186*/ OPC_EmitMergeInputChains1_0,
33236 : /* 70187*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
33237 : /* 70190*/ OPC_EmitNodeXForm, 4, 5, // as_i8imm
33238 : /* 70193*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
33239 : /* 70196*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
33240 : /* 70199*/ OPC_EmitInteger, MVT::i1, 0,
33241 : /* 70202*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_D16_X_OFFSET_exact), 0|OPFL_Chain|OPFL_MemRefs,
33242 : 8/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11,
33243 : // Src: (SItbuffer_store_d16 f16:{ *:[f16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 27
33244 : // Dst: (TBUFFER_STORE_FORMAT_D16_X_OFFSET_exact ?:{ *:[f16] }:$vdata, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
33245 : /* 70215*/ 0, /*End of Scope*/
33246 : /* 70216*/ /*Scope*/ 94, /*->70311*/
33247 : /* 70217*/ OPC_RecordChild4, // #3 = $voffset
33248 : /* 70218*/ OPC_RecordChild5, // #4 = $soffset
33249 : /* 70219*/ OPC_RecordChild6, // #5 = $offset
33250 : /* 70220*/ OPC_MoveChild6,
33251 : /* 70221*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33252 : /* 70224*/ OPC_MoveParent,
33253 : /* 70225*/ OPC_RecordChild7, // #6 = $format
33254 : /* 70226*/ OPC_MoveChild7,
33255 : /* 70227*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33256 : /* 70230*/ OPC_MoveParent,
33257 : /* 70231*/ OPC_MoveChild, 8,
33258 : /* 70233*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33259 : /* 70236*/ OPC_RecordNode, // #7 = $cachepolicy
33260 : /* 70237*/ OPC_MoveParent,
33261 : /* 70238*/ OPC_MoveChild, 9,
33262 : /* 70240*/ OPC_CheckInteger, 0,
33263 : /* 70242*/ OPC_MoveParent,
33264 : /* 70243*/ OPC_Scope, 32, /*->70277*/ // 2 children in Scope
33265 : /* 70245*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
33266 : /* 70247*/ OPC_EmitMergeInputChains1_0,
33267 : /* 70248*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
33268 : /* 70251*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
33269 : /* 70254*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
33270 : /* 70257*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
33271 : /* 70260*/ OPC_EmitInteger, MVT::i1, 0,
33272 : /* 70263*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_D16_X_gfx80_OFFEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
33273 : 9/*#Ops*/, 1, 3, 2, 4, 8, 9, 10, 11, 12,
33274 : // Src: (SItbuffer_store_d16 f16:{ *:[f16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 22
33275 : // Dst: (TBUFFER_STORE_FORMAT_D16_X_gfx80_OFFEN_exact ?:{ *:[f16] }:$vdata, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
33276 : /* 70277*/ /*Scope*/ 32, /*->70310*/
33277 : /* 70278*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
33278 : /* 70280*/ OPC_EmitMergeInputChains1_0,
33279 : /* 70281*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
33280 : /* 70284*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
33281 : /* 70287*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
33282 : /* 70290*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
33283 : /* 70293*/ OPC_EmitInteger, MVT::i1, 0,
33284 : /* 70296*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_D16_X_OFFEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
33285 : 9/*#Ops*/, 1, 3, 2, 4, 8, 9, 10, 11, 12,
33286 : // Src: (SItbuffer_store_d16 f16:{ *:[f16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 22
33287 : // Dst: (TBUFFER_STORE_FORMAT_D16_X_OFFEN_exact ?:{ *:[f16] }:$vdata, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
33288 : /* 70310*/ 0, /*End of Scope*/
33289 : /* 70311*/ 0, /*End of Scope*/
33290 : /* 70312*/ /*Scope*/ 109|128,1/*237*/, /*->70551*/
33291 : /* 70314*/ OPC_RecordChild3, // #3 = $vindex
33292 : /* 70315*/ OPC_Scope, 96, /*->70413*/ // 2 children in Scope
33293 : /* 70317*/ OPC_CheckChild4Integer, 0,
33294 : /* 70319*/ OPC_RecordChild5, // #4 = $soffset
33295 : /* 70320*/ OPC_RecordChild6, // #5 = $offset
33296 : /* 70321*/ OPC_MoveChild6,
33297 : /* 70322*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33298 : /* 70325*/ OPC_MoveParent,
33299 : /* 70326*/ OPC_RecordChild7, // #6 = $format
33300 : /* 70327*/ OPC_MoveChild7,
33301 : /* 70328*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33302 : /* 70331*/ OPC_MoveParent,
33303 : /* 70332*/ OPC_MoveChild, 8,
33304 : /* 70334*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33305 : /* 70337*/ OPC_RecordNode, // #7 = $cachepolicy
33306 : /* 70338*/ OPC_MoveParent,
33307 : /* 70339*/ OPC_MoveChild, 9,
33308 : /* 70341*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33309 : /* 70344*/ OPC_MoveParent,
33310 : /* 70345*/ OPC_Scope, 32, /*->70379*/ // 2 children in Scope
33311 : /* 70347*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
33312 : /* 70349*/ OPC_EmitMergeInputChains1_0,
33313 : /* 70350*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
33314 : /* 70353*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
33315 : /* 70356*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
33316 : /* 70359*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
33317 : /* 70362*/ OPC_EmitInteger, MVT::i1, 0,
33318 : /* 70365*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_D16_X_gfx80_IDXEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
33319 : 9/*#Ops*/, 1, 3, 2, 4, 8, 9, 10, 11, 12,
33320 : // Src: (SItbuffer_store_d16 f16:{ *:[f16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 20
33321 : // Dst: (TBUFFER_STORE_FORMAT_D16_X_gfx80_IDXEN_exact ?:{ *:[f16] }:$vdata, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
33322 : /* 70379*/ /*Scope*/ 32, /*->70412*/
33323 : /* 70380*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
33324 : /* 70382*/ OPC_EmitMergeInputChains1_0,
33325 : /* 70383*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
33326 : /* 70386*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
33327 : /* 70389*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
33328 : /* 70392*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
33329 : /* 70395*/ OPC_EmitInteger, MVT::i1, 0,
33330 : /* 70398*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_D16_X_IDXEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
33331 : 9/*#Ops*/, 1, 3, 2, 4, 8, 9, 10, 11, 12,
33332 : // Src: (SItbuffer_store_d16 f16:{ *:[f16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 20
33333 : // Dst: (TBUFFER_STORE_FORMAT_D16_X_IDXEN_exact ?:{ *:[f16] }:$vdata, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
33334 : /* 70412*/ 0, /*End of Scope*/
33335 : /* 70413*/ /*Scope*/ 7|128,1/*135*/, /*->70550*/
33336 : /* 70415*/ OPC_RecordChild4, // #4 = $voffset
33337 : /* 70416*/ OPC_RecordChild5, // #5 = $soffset
33338 : /* 70417*/ OPC_RecordChild6, // #6 = $offset
33339 : /* 70418*/ OPC_MoveChild6,
33340 : /* 70419*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33341 : /* 70422*/ OPC_MoveParent,
33342 : /* 70423*/ OPC_RecordChild7, // #7 = $format
33343 : /* 70424*/ OPC_MoveChild7,
33344 : /* 70425*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33345 : /* 70428*/ OPC_MoveParent,
33346 : /* 70429*/ OPC_MoveChild, 8,
33347 : /* 70431*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33348 : /* 70434*/ OPC_RecordNode, // #8 = $cachepolicy
33349 : /* 70435*/ OPC_MoveParent,
33350 : /* 70436*/ OPC_MoveChild, 9,
33351 : /* 70438*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33352 : /* 70441*/ OPC_MoveParent,
33353 : /* 70442*/ OPC_Scope, 52, /*->70496*/ // 2 children in Scope
33354 : /* 70444*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
33355 : /* 70446*/ OPC_EmitMergeInputChains1_0,
33356 : /* 70447*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
33357 : /* 70450*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
33358 : /* 70453*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
33359 : /* 70456*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
33360 : MVT::i64, 5/*#Ops*/, 9, 3, 10, 4, 11, // Results = #12
33361 : /* 70467*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
33362 : /* 70470*/ OPC_EmitNodeXForm, 4, 7, // as_i8imm
33363 : /* 70473*/ OPC_EmitNodeXForm, 5, 8, // extract_glc
33364 : /* 70476*/ OPC_EmitNodeXForm, 6, 8, // extract_slc
33365 : /* 70479*/ OPC_EmitInteger, MVT::i1, 0,
33366 : /* 70482*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_D16_X_gfx80_BOTHEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
33367 : 9/*#Ops*/, 1, 12, 2, 5, 13, 14, 15, 16, 17,
33368 : // Src: (SItbuffer_store_d16 f16:{ *:[f16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 15
33369 : // Dst: (TBUFFER_STORE_FORMAT_D16_X_gfx80_BOTHEN_exact ?:{ *:[f16] }:$vdata, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
33370 : /* 70496*/ /*Scope*/ 52, /*->70549*/
33371 : /* 70497*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
33372 : /* 70499*/ OPC_EmitMergeInputChains1_0,
33373 : /* 70500*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
33374 : /* 70503*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
33375 : /* 70506*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
33376 : /* 70509*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
33377 : MVT::i64, 5/*#Ops*/, 9, 3, 10, 4, 11, // Results = #12
33378 : /* 70520*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
33379 : /* 70523*/ OPC_EmitNodeXForm, 4, 7, // as_i8imm
33380 : /* 70526*/ OPC_EmitNodeXForm, 5, 8, // extract_glc
33381 : /* 70529*/ OPC_EmitNodeXForm, 6, 8, // extract_slc
33382 : /* 70532*/ OPC_EmitInteger, MVT::i1, 0,
33383 : /* 70535*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_D16_X_BOTHEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
33384 : 9/*#Ops*/, 1, 12, 2, 5, 13, 14, 15, 16, 17,
33385 : // Src: (SItbuffer_store_d16 f16:{ *:[f16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 15
33386 : // Dst: (TBUFFER_STORE_FORMAT_D16_X_BOTHEN_exact ?:{ *:[f16] }:$vdata, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
33387 : /* 70549*/ 0, /*End of Scope*/
33388 : /* 70550*/ 0, /*End of Scope*/
33389 : /* 70551*/ 0, /*End of Scope*/
33390 : /* 70552*/ /*Scope*/ 18|128,2/*274*/, /*->70828*/
33391 : /* 70554*/ OPC_CheckChild1Type, MVT::v2i32,
33392 : /* 70556*/ OPC_RecordChild2, // #2 = $rsrc
33393 : /* 70557*/ OPC_Scope, 122, /*->70681*/ // 2 children in Scope
33394 : /* 70559*/ OPC_CheckChild3Integer, 0,
33395 : /* 70561*/ OPC_Scope, 58, /*->70621*/ // 2 children in Scope
33396 : /* 70563*/ OPC_CheckChild4Integer, 0,
33397 : /* 70565*/ OPC_RecordChild5, // #3 = $soffset
33398 : /* 70566*/ OPC_RecordChild6, // #4 = $offset
33399 : /* 70567*/ OPC_MoveChild6,
33400 : /* 70568*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33401 : /* 70571*/ OPC_MoveParent,
33402 : /* 70572*/ OPC_RecordChild7, // #5 = $format
33403 : /* 70573*/ OPC_MoveChild7,
33404 : /* 70574*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33405 : /* 70577*/ OPC_MoveParent,
33406 : /* 70578*/ OPC_MoveChild, 8,
33407 : /* 70580*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33408 : /* 70583*/ OPC_RecordNode, // #6 = $cachepolicy
33409 : /* 70584*/ OPC_MoveParent,
33410 : /* 70585*/ OPC_MoveChild, 9,
33411 : /* 70587*/ OPC_CheckInteger, 0,
33412 : /* 70589*/ OPC_MoveParent,
33413 : /* 70590*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
33414 : /* 70592*/ OPC_EmitMergeInputChains1_0,
33415 : /* 70593*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
33416 : /* 70596*/ OPC_EmitNodeXForm, 4, 5, // as_i8imm
33417 : /* 70599*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
33418 : /* 70602*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
33419 : /* 70605*/ OPC_EmitInteger, MVT::i1, 0,
33420 : /* 70608*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_D16_XY_gfx80_OFFSET_exact), 0|OPFL_Chain|OPFL_MemRefs,
33421 : 8/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11,
33422 : // Src: (SItbuffer_store_d16 v2i32:{ *:[v2i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 27
33423 : // Dst: (TBUFFER_STORE_FORMAT_D16_XY_gfx80_OFFSET_exact ?:{ *:[v2i32] }:$vdata, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
33424 : /* 70621*/ /*Scope*/ 58, /*->70680*/
33425 : /* 70622*/ OPC_RecordChild4, // #3 = $voffset
33426 : /* 70623*/ OPC_RecordChild5, // #4 = $soffset
33427 : /* 70624*/ OPC_RecordChild6, // #5 = $offset
33428 : /* 70625*/ OPC_MoveChild6,
33429 : /* 70626*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33430 : /* 70629*/ OPC_MoveParent,
33431 : /* 70630*/ OPC_RecordChild7, // #6 = $format
33432 : /* 70631*/ OPC_MoveChild7,
33433 : /* 70632*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33434 : /* 70635*/ OPC_MoveParent,
33435 : /* 70636*/ OPC_MoveChild, 8,
33436 : /* 70638*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33437 : /* 70641*/ OPC_RecordNode, // #7 = $cachepolicy
33438 : /* 70642*/ OPC_MoveParent,
33439 : /* 70643*/ OPC_MoveChild, 9,
33440 : /* 70645*/ OPC_CheckInteger, 0,
33441 : /* 70647*/ OPC_MoveParent,
33442 : /* 70648*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
33443 : /* 70650*/ OPC_EmitMergeInputChains1_0,
33444 : /* 70651*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
33445 : /* 70654*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
33446 : /* 70657*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
33447 : /* 70660*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
33448 : /* 70663*/ OPC_EmitInteger, MVT::i1, 0,
33449 : /* 70666*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_D16_XY_gfx80_OFFEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
33450 : 9/*#Ops*/, 1, 3, 2, 4, 8, 9, 10, 11, 12,
33451 : // Src: (SItbuffer_store_d16 v2i32:{ *:[v2i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 22
33452 : // Dst: (TBUFFER_STORE_FORMAT_D16_XY_gfx80_OFFEN_exact ?:{ *:[v2i32] }:$vdata, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
33453 : /* 70680*/ 0, /*End of Scope*/
33454 : /* 70681*/ /*Scope*/ 16|128,1/*144*/, /*->70827*/
33455 : /* 70683*/ OPC_RecordChild3, // #3 = $vindex
33456 : /* 70684*/ OPC_Scope, 60, /*->70746*/ // 2 children in Scope
33457 : /* 70686*/ OPC_CheckChild4Integer, 0,
33458 : /* 70688*/ OPC_RecordChild5, // #4 = $soffset
33459 : /* 70689*/ OPC_RecordChild6, // #5 = $offset
33460 : /* 70690*/ OPC_MoveChild6,
33461 : /* 70691*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33462 : /* 70694*/ OPC_MoveParent,
33463 : /* 70695*/ OPC_RecordChild7, // #6 = $format
33464 : /* 70696*/ OPC_MoveChild7,
33465 : /* 70697*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33466 : /* 70700*/ OPC_MoveParent,
33467 : /* 70701*/ OPC_MoveChild, 8,
33468 : /* 70703*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33469 : /* 70706*/ OPC_RecordNode, // #7 = $cachepolicy
33470 : /* 70707*/ OPC_MoveParent,
33471 : /* 70708*/ OPC_MoveChild, 9,
33472 : /* 70710*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33473 : /* 70713*/ OPC_MoveParent,
33474 : /* 70714*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
33475 : /* 70716*/ OPC_EmitMergeInputChains1_0,
33476 : /* 70717*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
33477 : /* 70720*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
33478 : /* 70723*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
33479 : /* 70726*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
33480 : /* 70729*/ OPC_EmitInteger, MVT::i1, 0,
33481 : /* 70732*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_D16_XY_gfx80_IDXEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
33482 : 9/*#Ops*/, 1, 3, 2, 4, 8, 9, 10, 11, 12,
33483 : // Src: (SItbuffer_store_d16 v2i32:{ *:[v2i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 20
33484 : // Dst: (TBUFFER_STORE_FORMAT_D16_XY_gfx80_IDXEN_exact ?:{ *:[v2i32] }:$vdata, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
33485 : /* 70746*/ /*Scope*/ 79, /*->70826*/
33486 : /* 70747*/ OPC_RecordChild4, // #4 = $voffset
33487 : /* 70748*/ OPC_RecordChild5, // #5 = $soffset
33488 : /* 70749*/ OPC_RecordChild6, // #6 = $offset
33489 : /* 70750*/ OPC_MoveChild6,
33490 : /* 70751*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33491 : /* 70754*/ OPC_MoveParent,
33492 : /* 70755*/ OPC_RecordChild7, // #7 = $format
33493 : /* 70756*/ OPC_MoveChild7,
33494 : /* 70757*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33495 : /* 70760*/ OPC_MoveParent,
33496 : /* 70761*/ OPC_MoveChild, 8,
33497 : /* 70763*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33498 : /* 70766*/ OPC_RecordNode, // #8 = $cachepolicy
33499 : /* 70767*/ OPC_MoveParent,
33500 : /* 70768*/ OPC_MoveChild, 9,
33501 : /* 70770*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33502 : /* 70773*/ OPC_MoveParent,
33503 : /* 70774*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
33504 : /* 70776*/ OPC_EmitMergeInputChains1_0,
33505 : /* 70777*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
33506 : /* 70780*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
33507 : /* 70783*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
33508 : /* 70786*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
33509 : MVT::i64, 5/*#Ops*/, 9, 3, 10, 4, 11, // Results = #12
33510 : /* 70797*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
33511 : /* 70800*/ OPC_EmitNodeXForm, 4, 7, // as_i8imm
33512 : /* 70803*/ OPC_EmitNodeXForm, 5, 8, // extract_glc
33513 : /* 70806*/ OPC_EmitNodeXForm, 6, 8, // extract_slc
33514 : /* 70809*/ OPC_EmitInteger, MVT::i1, 0,
33515 : /* 70812*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_D16_XY_gfx80_BOTHEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
33516 : 9/*#Ops*/, 1, 12, 2, 5, 13, 14, 15, 16, 17,
33517 : // Src: (SItbuffer_store_d16 v2i32:{ *:[v2i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 15
33518 : // Dst: (TBUFFER_STORE_FORMAT_D16_XY_gfx80_BOTHEN_exact ?:{ *:[v2i32] }:$vdata, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
33519 : /* 70826*/ 0, /*End of Scope*/
33520 : /* 70827*/ 0, /*End of Scope*/
33521 : /* 70828*/ /*Scope*/ 18|128,2/*274*/, /*->71104*/
33522 : /* 70830*/ OPC_CheckChild1Type, MVT::v4i32,
33523 : /* 70832*/ OPC_RecordChild2, // #2 = $rsrc
33524 : /* 70833*/ OPC_Scope, 122, /*->70957*/ // 2 children in Scope
33525 : /* 70835*/ OPC_CheckChild3Integer, 0,
33526 : /* 70837*/ OPC_Scope, 58, /*->70897*/ // 2 children in Scope
33527 : /* 70839*/ OPC_CheckChild4Integer, 0,
33528 : /* 70841*/ OPC_RecordChild5, // #3 = $soffset
33529 : /* 70842*/ OPC_RecordChild6, // #4 = $offset
33530 : /* 70843*/ OPC_MoveChild6,
33531 : /* 70844*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33532 : /* 70847*/ OPC_MoveParent,
33533 : /* 70848*/ OPC_RecordChild7, // #5 = $format
33534 : /* 70849*/ OPC_MoveChild7,
33535 : /* 70850*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33536 : /* 70853*/ OPC_MoveParent,
33537 : /* 70854*/ OPC_MoveChild, 8,
33538 : /* 70856*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33539 : /* 70859*/ OPC_RecordNode, // #6 = $cachepolicy
33540 : /* 70860*/ OPC_MoveParent,
33541 : /* 70861*/ OPC_MoveChild, 9,
33542 : /* 70863*/ OPC_CheckInteger, 0,
33543 : /* 70865*/ OPC_MoveParent,
33544 : /* 70866*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
33545 : /* 70868*/ OPC_EmitMergeInputChains1_0,
33546 : /* 70869*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
33547 : /* 70872*/ OPC_EmitNodeXForm, 4, 5, // as_i8imm
33548 : /* 70875*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
33549 : /* 70878*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
33550 : /* 70881*/ OPC_EmitInteger, MVT::i1, 0,
33551 : /* 70884*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFSET_exact), 0|OPFL_Chain|OPFL_MemRefs,
33552 : 8/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11,
33553 : // Src: (SItbuffer_store_d16 v4i32:{ *:[v4i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 27
33554 : // Dst: (TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFSET_exact ?:{ *:[v4i32] }:$vdata, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
33555 : /* 70897*/ /*Scope*/ 58, /*->70956*/
33556 : /* 70898*/ OPC_RecordChild4, // #3 = $voffset
33557 : /* 70899*/ OPC_RecordChild5, // #4 = $soffset
33558 : /* 70900*/ OPC_RecordChild6, // #5 = $offset
33559 : /* 70901*/ OPC_MoveChild6,
33560 : /* 70902*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33561 : /* 70905*/ OPC_MoveParent,
33562 : /* 70906*/ OPC_RecordChild7, // #6 = $format
33563 : /* 70907*/ OPC_MoveChild7,
33564 : /* 70908*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33565 : /* 70911*/ OPC_MoveParent,
33566 : /* 70912*/ OPC_MoveChild, 8,
33567 : /* 70914*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33568 : /* 70917*/ OPC_RecordNode, // #7 = $cachepolicy
33569 : /* 70918*/ OPC_MoveParent,
33570 : /* 70919*/ OPC_MoveChild, 9,
33571 : /* 70921*/ OPC_CheckInteger, 0,
33572 : /* 70923*/ OPC_MoveParent,
33573 : /* 70924*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
33574 : /* 70926*/ OPC_EmitMergeInputChains1_0,
33575 : /* 70927*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
33576 : /* 70930*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
33577 : /* 70933*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
33578 : /* 70936*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
33579 : /* 70939*/ OPC_EmitInteger, MVT::i1, 0,
33580 : /* 70942*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
33581 : 9/*#Ops*/, 1, 3, 2, 4, 8, 9, 10, 11, 12,
33582 : // Src: (SItbuffer_store_d16 v4i32:{ *:[v4i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 22
33583 : // Dst: (TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFEN_exact ?:{ *:[v4i32] }:$vdata, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
33584 : /* 70956*/ 0, /*End of Scope*/
33585 : /* 70957*/ /*Scope*/ 16|128,1/*144*/, /*->71103*/
33586 : /* 70959*/ OPC_RecordChild3, // #3 = $vindex
33587 : /* 70960*/ OPC_Scope, 60, /*->71022*/ // 2 children in Scope
33588 : /* 70962*/ OPC_CheckChild4Integer, 0,
33589 : /* 70964*/ OPC_RecordChild5, // #4 = $soffset
33590 : /* 70965*/ OPC_RecordChild6, // #5 = $offset
33591 : /* 70966*/ OPC_MoveChild6,
33592 : /* 70967*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33593 : /* 70970*/ OPC_MoveParent,
33594 : /* 70971*/ OPC_RecordChild7, // #6 = $format
33595 : /* 70972*/ OPC_MoveChild7,
33596 : /* 70973*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33597 : /* 70976*/ OPC_MoveParent,
33598 : /* 70977*/ OPC_MoveChild, 8,
33599 : /* 70979*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33600 : /* 70982*/ OPC_RecordNode, // #7 = $cachepolicy
33601 : /* 70983*/ OPC_MoveParent,
33602 : /* 70984*/ OPC_MoveChild, 9,
33603 : /* 70986*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33604 : /* 70989*/ OPC_MoveParent,
33605 : /* 70990*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
33606 : /* 70992*/ OPC_EmitMergeInputChains1_0,
33607 : /* 70993*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
33608 : /* 70996*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
33609 : /* 70999*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
33610 : /* 71002*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
33611 : /* 71005*/ OPC_EmitInteger, MVT::i1, 0,
33612 : /* 71008*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_IDXEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
33613 : 9/*#Ops*/, 1, 3, 2, 4, 8, 9, 10, 11, 12,
33614 : // Src: (SItbuffer_store_d16 v4i32:{ *:[v4i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 20
33615 : // Dst: (TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_IDXEN_exact ?:{ *:[v4i32] }:$vdata, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
33616 : /* 71022*/ /*Scope*/ 79, /*->71102*/
33617 : /* 71023*/ OPC_RecordChild4, // #4 = $voffset
33618 : /* 71024*/ OPC_RecordChild5, // #5 = $soffset
33619 : /* 71025*/ OPC_RecordChild6, // #6 = $offset
33620 : /* 71026*/ OPC_MoveChild6,
33621 : /* 71027*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33622 : /* 71030*/ OPC_MoveParent,
33623 : /* 71031*/ OPC_RecordChild7, // #7 = $format
33624 : /* 71032*/ OPC_MoveChild7,
33625 : /* 71033*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33626 : /* 71036*/ OPC_MoveParent,
33627 : /* 71037*/ OPC_MoveChild, 8,
33628 : /* 71039*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33629 : /* 71042*/ OPC_RecordNode, // #8 = $cachepolicy
33630 : /* 71043*/ OPC_MoveParent,
33631 : /* 71044*/ OPC_MoveChild, 9,
33632 : /* 71046*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33633 : /* 71049*/ OPC_MoveParent,
33634 : /* 71050*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
33635 : /* 71052*/ OPC_EmitMergeInputChains1_0,
33636 : /* 71053*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
33637 : /* 71056*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
33638 : /* 71059*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
33639 : /* 71062*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
33640 : MVT::i64, 5/*#Ops*/, 9, 3, 10, 4, 11, // Results = #12
33641 : /* 71073*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
33642 : /* 71076*/ OPC_EmitNodeXForm, 4, 7, // as_i8imm
33643 : /* 71079*/ OPC_EmitNodeXForm, 5, 8, // extract_glc
33644 : /* 71082*/ OPC_EmitNodeXForm, 6, 8, // extract_slc
33645 : /* 71085*/ OPC_EmitInteger, MVT::i1, 0,
33646 : /* 71088*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_BOTHEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
33647 : 9/*#Ops*/, 1, 12, 2, 5, 13, 14, 15, 16, 17,
33648 : // Src: (SItbuffer_store_d16 v4i32:{ *:[v4i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 15
33649 : // Dst: (TBUFFER_STORE_FORMAT_D16_XYZW_gfx80_BOTHEN_exact ?:{ *:[v4i32] }:$vdata, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
33650 : /* 71102*/ 0, /*End of Scope*/
33651 : /* 71103*/ 0, /*End of Scope*/
33652 : /* 71104*/ /*Scope*/ 18|128,2/*274*/, /*->71380*/
33653 : /* 71106*/ OPC_CheckChild1Type, MVT::v2f16,
33654 : /* 71108*/ OPC_RecordChild2, // #2 = $rsrc
33655 : /* 71109*/ OPC_Scope, 122, /*->71233*/ // 2 children in Scope
33656 : /* 71111*/ OPC_CheckChild3Integer, 0,
33657 : /* 71113*/ OPC_Scope, 58, /*->71173*/ // 2 children in Scope
33658 : /* 71115*/ OPC_CheckChild4Integer, 0,
33659 : /* 71117*/ OPC_RecordChild5, // #3 = $soffset
33660 : /* 71118*/ OPC_RecordChild6, // #4 = $offset
33661 : /* 71119*/ OPC_MoveChild6,
33662 : /* 71120*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33663 : /* 71123*/ OPC_MoveParent,
33664 : /* 71124*/ OPC_RecordChild7, // #5 = $format
33665 : /* 71125*/ OPC_MoveChild7,
33666 : /* 71126*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33667 : /* 71129*/ OPC_MoveParent,
33668 : /* 71130*/ OPC_MoveChild, 8,
33669 : /* 71132*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33670 : /* 71135*/ OPC_RecordNode, // #6 = $cachepolicy
33671 : /* 71136*/ OPC_MoveParent,
33672 : /* 71137*/ OPC_MoveChild, 9,
33673 : /* 71139*/ OPC_CheckInteger, 0,
33674 : /* 71141*/ OPC_MoveParent,
33675 : /* 71142*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
33676 : /* 71144*/ OPC_EmitMergeInputChains1_0,
33677 : /* 71145*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
33678 : /* 71148*/ OPC_EmitNodeXForm, 4, 5, // as_i8imm
33679 : /* 71151*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
33680 : /* 71154*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
33681 : /* 71157*/ OPC_EmitInteger, MVT::i1, 0,
33682 : /* 71160*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_D16_XY_OFFSET_exact), 0|OPFL_Chain|OPFL_MemRefs,
33683 : 8/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11,
33684 : // Src: (SItbuffer_store_d16 v2f16:{ *:[v2f16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 27
33685 : // Dst: (TBUFFER_STORE_FORMAT_D16_XY_OFFSET_exact ?:{ *:[v2f16] }:$vdata, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
33686 : /* 71173*/ /*Scope*/ 58, /*->71232*/
33687 : /* 71174*/ OPC_RecordChild4, // #3 = $voffset
33688 : /* 71175*/ OPC_RecordChild5, // #4 = $soffset
33689 : /* 71176*/ OPC_RecordChild6, // #5 = $offset
33690 : /* 71177*/ OPC_MoveChild6,
33691 : /* 71178*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33692 : /* 71181*/ OPC_MoveParent,
33693 : /* 71182*/ OPC_RecordChild7, // #6 = $format
33694 : /* 71183*/ OPC_MoveChild7,
33695 : /* 71184*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33696 : /* 71187*/ OPC_MoveParent,
33697 : /* 71188*/ OPC_MoveChild, 8,
33698 : /* 71190*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33699 : /* 71193*/ OPC_RecordNode, // #7 = $cachepolicy
33700 : /* 71194*/ OPC_MoveParent,
33701 : /* 71195*/ OPC_MoveChild, 9,
33702 : /* 71197*/ OPC_CheckInteger, 0,
33703 : /* 71199*/ OPC_MoveParent,
33704 : /* 71200*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
33705 : /* 71202*/ OPC_EmitMergeInputChains1_0,
33706 : /* 71203*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
33707 : /* 71206*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
33708 : /* 71209*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
33709 : /* 71212*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
33710 : /* 71215*/ OPC_EmitInteger, MVT::i1, 0,
33711 : /* 71218*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_D16_XY_OFFEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
33712 : 9/*#Ops*/, 1, 3, 2, 4, 8, 9, 10, 11, 12,
33713 : // Src: (SItbuffer_store_d16 v2f16:{ *:[v2f16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 22
33714 : // Dst: (TBUFFER_STORE_FORMAT_D16_XY_OFFEN_exact ?:{ *:[v2f16] }:$vdata, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
33715 : /* 71232*/ 0, /*End of Scope*/
33716 : /* 71233*/ /*Scope*/ 16|128,1/*144*/, /*->71379*/
33717 : /* 71235*/ OPC_RecordChild3, // #3 = $vindex
33718 : /* 71236*/ OPC_Scope, 60, /*->71298*/ // 2 children in Scope
33719 : /* 71238*/ OPC_CheckChild4Integer, 0,
33720 : /* 71240*/ OPC_RecordChild5, // #4 = $soffset
33721 : /* 71241*/ OPC_RecordChild6, // #5 = $offset
33722 : /* 71242*/ OPC_MoveChild6,
33723 : /* 71243*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33724 : /* 71246*/ OPC_MoveParent,
33725 : /* 71247*/ OPC_RecordChild7, // #6 = $format
33726 : /* 71248*/ OPC_MoveChild7,
33727 : /* 71249*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33728 : /* 71252*/ OPC_MoveParent,
33729 : /* 71253*/ OPC_MoveChild, 8,
33730 : /* 71255*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33731 : /* 71258*/ OPC_RecordNode, // #7 = $cachepolicy
33732 : /* 71259*/ OPC_MoveParent,
33733 : /* 71260*/ OPC_MoveChild, 9,
33734 : /* 71262*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33735 : /* 71265*/ OPC_MoveParent,
33736 : /* 71266*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
33737 : /* 71268*/ OPC_EmitMergeInputChains1_0,
33738 : /* 71269*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
33739 : /* 71272*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
33740 : /* 71275*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
33741 : /* 71278*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
33742 : /* 71281*/ OPC_EmitInteger, MVT::i1, 0,
33743 : /* 71284*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_D16_XY_IDXEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
33744 : 9/*#Ops*/, 1, 3, 2, 4, 8, 9, 10, 11, 12,
33745 : // Src: (SItbuffer_store_d16 v2f16:{ *:[v2f16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 20
33746 : // Dst: (TBUFFER_STORE_FORMAT_D16_XY_IDXEN_exact ?:{ *:[v2f16] }:$vdata, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
33747 : /* 71298*/ /*Scope*/ 79, /*->71378*/
33748 : /* 71299*/ OPC_RecordChild4, // #4 = $voffset
33749 : /* 71300*/ OPC_RecordChild5, // #5 = $soffset
33750 : /* 71301*/ OPC_RecordChild6, // #6 = $offset
33751 : /* 71302*/ OPC_MoveChild6,
33752 : /* 71303*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33753 : /* 71306*/ OPC_MoveParent,
33754 : /* 71307*/ OPC_RecordChild7, // #7 = $format
33755 : /* 71308*/ OPC_MoveChild7,
33756 : /* 71309*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33757 : /* 71312*/ OPC_MoveParent,
33758 : /* 71313*/ OPC_MoveChild, 8,
33759 : /* 71315*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33760 : /* 71318*/ OPC_RecordNode, // #8 = $cachepolicy
33761 : /* 71319*/ OPC_MoveParent,
33762 : /* 71320*/ OPC_MoveChild, 9,
33763 : /* 71322*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33764 : /* 71325*/ OPC_MoveParent,
33765 : /* 71326*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
33766 : /* 71328*/ OPC_EmitMergeInputChains1_0,
33767 : /* 71329*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
33768 : /* 71332*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
33769 : /* 71335*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
33770 : /* 71338*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
33771 : MVT::i64, 5/*#Ops*/, 9, 3, 10, 4, 11, // Results = #12
33772 : /* 71349*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
33773 : /* 71352*/ OPC_EmitNodeXForm, 4, 7, // as_i8imm
33774 : /* 71355*/ OPC_EmitNodeXForm, 5, 8, // extract_glc
33775 : /* 71358*/ OPC_EmitNodeXForm, 6, 8, // extract_slc
33776 : /* 71361*/ OPC_EmitInteger, MVT::i1, 0,
33777 : /* 71364*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_D16_XY_BOTHEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
33778 : 9/*#Ops*/, 1, 12, 2, 5, 13, 14, 15, 16, 17,
33779 : // Src: (SItbuffer_store_d16 v2f16:{ *:[v2f16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 15
33780 : // Dst: (TBUFFER_STORE_FORMAT_D16_XY_BOTHEN_exact ?:{ *:[v2f16] }:$vdata, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
33781 : /* 71378*/ 0, /*End of Scope*/
33782 : /* 71379*/ 0, /*End of Scope*/
33783 : /* 71380*/ /*Scope*/ 18|128,2/*274*/, /*->71656*/
33784 : /* 71382*/ OPC_CheckChild1Type, MVT::v4f16,
33785 : /* 71384*/ OPC_RecordChild2, // #2 = $rsrc
33786 : /* 71385*/ OPC_Scope, 122, /*->71509*/ // 2 children in Scope
33787 : /* 71387*/ OPC_CheckChild3Integer, 0,
33788 : /* 71389*/ OPC_Scope, 58, /*->71449*/ // 2 children in Scope
33789 : /* 71391*/ OPC_CheckChild4Integer, 0,
33790 : /* 71393*/ OPC_RecordChild5, // #3 = $soffset
33791 : /* 71394*/ OPC_RecordChild6, // #4 = $offset
33792 : /* 71395*/ OPC_MoveChild6,
33793 : /* 71396*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33794 : /* 71399*/ OPC_MoveParent,
33795 : /* 71400*/ OPC_RecordChild7, // #5 = $format
33796 : /* 71401*/ OPC_MoveChild7,
33797 : /* 71402*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33798 : /* 71405*/ OPC_MoveParent,
33799 : /* 71406*/ OPC_MoveChild, 8,
33800 : /* 71408*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33801 : /* 71411*/ OPC_RecordNode, // #6 = $cachepolicy
33802 : /* 71412*/ OPC_MoveParent,
33803 : /* 71413*/ OPC_MoveChild, 9,
33804 : /* 71415*/ OPC_CheckInteger, 0,
33805 : /* 71417*/ OPC_MoveParent,
33806 : /* 71418*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
33807 : /* 71420*/ OPC_EmitMergeInputChains1_0,
33808 : /* 71421*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
33809 : /* 71424*/ OPC_EmitNodeXForm, 4, 5, // as_i8imm
33810 : /* 71427*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
33811 : /* 71430*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
33812 : /* 71433*/ OPC_EmitInteger, MVT::i1, 0,
33813 : /* 71436*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_D16_XYZW_OFFSET_exact), 0|OPFL_Chain|OPFL_MemRefs,
33814 : 8/*#Ops*/, 1, 2, 3, 7, 8, 9, 10, 11,
33815 : // Src: (SItbuffer_store_d16 v4f16:{ *:[v4f16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 27
33816 : // Dst: (TBUFFER_STORE_FORMAT_D16_XYZW_OFFSET_exact ?:{ *:[v4f16] }:$vdata, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
33817 : /* 71449*/ /*Scope*/ 58, /*->71508*/
33818 : /* 71450*/ OPC_RecordChild4, // #3 = $voffset
33819 : /* 71451*/ OPC_RecordChild5, // #4 = $soffset
33820 : /* 71452*/ OPC_RecordChild6, // #5 = $offset
33821 : /* 71453*/ OPC_MoveChild6,
33822 : /* 71454*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33823 : /* 71457*/ OPC_MoveParent,
33824 : /* 71458*/ OPC_RecordChild7, // #6 = $format
33825 : /* 71459*/ OPC_MoveChild7,
33826 : /* 71460*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33827 : /* 71463*/ OPC_MoveParent,
33828 : /* 71464*/ OPC_MoveChild, 8,
33829 : /* 71466*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33830 : /* 71469*/ OPC_RecordNode, // #7 = $cachepolicy
33831 : /* 71470*/ OPC_MoveParent,
33832 : /* 71471*/ OPC_MoveChild, 9,
33833 : /* 71473*/ OPC_CheckInteger, 0,
33834 : /* 71475*/ OPC_MoveParent,
33835 : /* 71476*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
33836 : /* 71478*/ OPC_EmitMergeInputChains1_0,
33837 : /* 71479*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
33838 : /* 71482*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
33839 : /* 71485*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
33840 : /* 71488*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
33841 : /* 71491*/ OPC_EmitInteger, MVT::i1, 0,
33842 : /* 71494*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_D16_XYZW_OFFEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
33843 : 9/*#Ops*/, 1, 3, 2, 4, 8, 9, 10, 11, 12,
33844 : // Src: (SItbuffer_store_d16 v4f16:{ *:[v4f16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 22
33845 : // Dst: (TBUFFER_STORE_FORMAT_D16_XYZW_OFFEN_exact ?:{ *:[v4f16] }:$vdata, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
33846 : /* 71508*/ 0, /*End of Scope*/
33847 : /* 71509*/ /*Scope*/ 16|128,1/*144*/, /*->71655*/
33848 : /* 71511*/ OPC_RecordChild3, // #3 = $vindex
33849 : /* 71512*/ OPC_Scope, 60, /*->71574*/ // 2 children in Scope
33850 : /* 71514*/ OPC_CheckChild4Integer, 0,
33851 : /* 71516*/ OPC_RecordChild5, // #4 = $soffset
33852 : /* 71517*/ OPC_RecordChild6, // #5 = $offset
33853 : /* 71518*/ OPC_MoveChild6,
33854 : /* 71519*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33855 : /* 71522*/ OPC_MoveParent,
33856 : /* 71523*/ OPC_RecordChild7, // #6 = $format
33857 : /* 71524*/ OPC_MoveChild7,
33858 : /* 71525*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33859 : /* 71528*/ OPC_MoveParent,
33860 : /* 71529*/ OPC_MoveChild, 8,
33861 : /* 71531*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33862 : /* 71534*/ OPC_RecordNode, // #7 = $cachepolicy
33863 : /* 71535*/ OPC_MoveParent,
33864 : /* 71536*/ OPC_MoveChild, 9,
33865 : /* 71538*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33866 : /* 71541*/ OPC_MoveParent,
33867 : /* 71542*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
33868 : /* 71544*/ OPC_EmitMergeInputChains1_0,
33869 : /* 71545*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
33870 : /* 71548*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
33871 : /* 71551*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
33872 : /* 71554*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
33873 : /* 71557*/ OPC_EmitInteger, MVT::i1, 0,
33874 : /* 71560*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_D16_XYZW_IDXEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
33875 : 9/*#Ops*/, 1, 3, 2, 4, 8, 9, 10, 11, 12,
33876 : // Src: (SItbuffer_store_d16 v4f16:{ *:[v4f16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 20
33877 : // Dst: (TBUFFER_STORE_FORMAT_D16_XYZW_IDXEN_exact ?:{ *:[v4f16] }:$vdata, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
33878 : /* 71574*/ /*Scope*/ 79, /*->71654*/
33879 : /* 71575*/ OPC_RecordChild4, // #4 = $voffset
33880 : /* 71576*/ OPC_RecordChild5, // #5 = $soffset
33881 : /* 71577*/ OPC_RecordChild6, // #6 = $offset
33882 : /* 71578*/ OPC_MoveChild6,
33883 : /* 71579*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33884 : /* 71582*/ OPC_MoveParent,
33885 : /* 71583*/ OPC_RecordChild7, // #7 = $format
33886 : /* 71584*/ OPC_MoveChild7,
33887 : /* 71585*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33888 : /* 71588*/ OPC_MoveParent,
33889 : /* 71589*/ OPC_MoveChild, 8,
33890 : /* 71591*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33891 : /* 71594*/ OPC_RecordNode, // #8 = $cachepolicy
33892 : /* 71595*/ OPC_MoveParent,
33893 : /* 71596*/ OPC_MoveChild, 9,
33894 : /* 71598*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33895 : /* 71601*/ OPC_MoveParent,
33896 : /* 71602*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
33897 : /* 71604*/ OPC_EmitMergeInputChains1_0,
33898 : /* 71605*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
33899 : /* 71608*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
33900 : /* 71611*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
33901 : /* 71614*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
33902 : MVT::i64, 5/*#Ops*/, 9, 3, 10, 4, 11, // Results = #12
33903 : /* 71625*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
33904 : /* 71628*/ OPC_EmitNodeXForm, 4, 7, // as_i8imm
33905 : /* 71631*/ OPC_EmitNodeXForm, 5, 8, // extract_glc
33906 : /* 71634*/ OPC_EmitNodeXForm, 6, 8, // extract_slc
33907 : /* 71637*/ OPC_EmitInteger, MVT::i1, 0,
33908 : /* 71640*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::TBUFFER_STORE_FORMAT_D16_XYZW_BOTHEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
33909 : 9/*#Ops*/, 1, 12, 2, 5, 13, 14, 15, 16, 17,
33910 : // Src: (SItbuffer_store_d16 v4f16:{ *:[v4f16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 15
33911 : // Dst: (TBUFFER_STORE_FORMAT_D16_XYZW_BOTHEN_exact ?:{ *:[v4f16] }:$vdata, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
33912 : /* 71654*/ 0, /*End of Scope*/
33913 : /* 71655*/ 0, /*End of Scope*/
33914 : /* 71656*/ 0, /*End of Scope*/
33915 : /* 71657*/ /*SwitchOpcode*/ 63|128,9/*1215*/, TARGET_VAL(AMDGPUISD::BUFFER_LOAD_FORMAT),// ->72876
33916 : /* 71661*/ OPC_RecordMemRef,
33917 : /* 71662*/ OPC_RecordNode, // #0 = 'SIbuffer_load_format' chained node
33918 : /* 71663*/ OPC_RecordChild1, // #1 = $rsrc
33919 : /* 71664*/ OPC_Scope, 102, /*->71768*/ // 8 children in Scope
33920 : /* 71666*/ OPC_CheckChild2Integer, 0,
33921 : /* 71668*/ OPC_Scope, 48, /*->71718*/ // 2 children in Scope
33922 : /* 71670*/ OPC_CheckChild3Integer, 0,
33923 : /* 71672*/ OPC_RecordChild4, // #2 = $soffset
33924 : /* 71673*/ OPC_RecordChild5, // #3 = $offset
33925 : /* 71674*/ OPC_MoveChild5,
33926 : /* 71675*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33927 : /* 71678*/ OPC_MoveParent,
33928 : /* 71679*/ OPC_RecordChild6, // #4 = $cachepolicy
33929 : /* 71680*/ OPC_MoveChild6,
33930 : /* 71681*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33931 : /* 71684*/ OPC_MoveParent,
33932 : /* 71685*/ OPC_MoveChild7,
33933 : /* 71686*/ OPC_CheckInteger, 0,
33934 : /* 71688*/ OPC_MoveParent,
33935 : /* 71689*/ OPC_CheckType, MVT::i32,
33936 : /* 71691*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
33937 : /* 71693*/ OPC_EmitMergeInputChains1_0,
33938 : /* 71694*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
33939 : /* 71697*/ OPC_EmitNodeXForm, 5, 4, // extract_glc
33940 : /* 71700*/ OPC_EmitNodeXForm, 6, 4, // extract_slc
33941 : /* 71703*/ OPC_EmitInteger, MVT::i1, 0,
33942 : /* 71706*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_X_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
33943 : MVT::i32, 6/*#Ops*/, 1, 2, 5, 6, 7, 8,
33944 : // Src: (SIbuffer_load_format:{ *:[i32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
33945 : // Dst: (BUFFER_LOAD_FORMAT_X_OFFSET:{ *:[i32] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
33946 : /* 71718*/ /*Scope*/ 48, /*->71767*/
33947 : /* 71719*/ OPC_RecordChild3, // #2 = $voffset
33948 : /* 71720*/ OPC_RecordChild4, // #3 = $soffset
33949 : /* 71721*/ OPC_RecordChild5, // #4 = $offset
33950 : /* 71722*/ OPC_MoveChild5,
33951 : /* 71723*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33952 : /* 71726*/ OPC_MoveParent,
33953 : /* 71727*/ OPC_RecordChild6, // #5 = $cachepolicy
33954 : /* 71728*/ OPC_MoveChild6,
33955 : /* 71729*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33956 : /* 71732*/ OPC_MoveParent,
33957 : /* 71733*/ OPC_MoveChild7,
33958 : /* 71734*/ OPC_CheckInteger, 0,
33959 : /* 71736*/ OPC_MoveParent,
33960 : /* 71737*/ OPC_CheckType, MVT::i32,
33961 : /* 71739*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
33962 : /* 71741*/ OPC_EmitMergeInputChains1_0,
33963 : /* 71742*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
33964 : /* 71745*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
33965 : /* 71748*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
33966 : /* 71751*/ OPC_EmitInteger, MVT::i1, 0,
33967 : /* 71754*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_X_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
33968 : MVT::i32, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
33969 : // Src: (SIbuffer_load_format:{ *:[i32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
33970 : // Dst: (BUFFER_LOAD_FORMAT_X_OFFEN:{ *:[i32] } ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
33971 : /* 71767*/ 0, /*End of Scope*/
33972 : /* 71768*/ /*Scope*/ 124, /*->71893*/
33973 : /* 71769*/ OPC_RecordChild2, // #2 = $vindex
33974 : /* 71770*/ OPC_Scope, 50, /*->71822*/ // 2 children in Scope
33975 : /* 71772*/ OPC_CheckChild3Integer, 0,
33976 : /* 71774*/ OPC_RecordChild4, // #3 = $soffset
33977 : /* 71775*/ OPC_RecordChild5, // #4 = $offset
33978 : /* 71776*/ OPC_MoveChild5,
33979 : /* 71777*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33980 : /* 71780*/ OPC_MoveParent,
33981 : /* 71781*/ OPC_RecordChild6, // #5 = $cachepolicy
33982 : /* 71782*/ OPC_MoveChild6,
33983 : /* 71783*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33984 : /* 71786*/ OPC_MoveParent,
33985 : /* 71787*/ OPC_MoveChild7,
33986 : /* 71788*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
33987 : /* 71791*/ OPC_MoveParent,
33988 : /* 71792*/ OPC_CheckType, MVT::i32,
33989 : /* 71794*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
33990 : /* 71796*/ OPC_EmitMergeInputChains1_0,
33991 : /* 71797*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
33992 : /* 71800*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
33993 : /* 71803*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
33994 : /* 71806*/ OPC_EmitInteger, MVT::i1, 0,
33995 : /* 71809*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_X_IDXEN), 0|OPFL_Chain|OPFL_MemRefs,
33996 : MVT::i32, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
33997 : // Src: (SIbuffer_load_format:{ *:[i32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
33998 : // Dst: (BUFFER_LOAD_FORMAT_X_IDXEN:{ *:[i32] } ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
33999 : /* 71822*/ /*Scope*/ 69, /*->71892*/
34000 : /* 71823*/ OPC_RecordChild3, // #3 = $voffset
34001 : /* 71824*/ OPC_RecordChild4, // #4 = $soffset
34002 : /* 71825*/ OPC_RecordChild5, // #5 = $offset
34003 : /* 71826*/ OPC_MoveChild5,
34004 : /* 71827*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34005 : /* 71830*/ OPC_MoveParent,
34006 : /* 71831*/ OPC_RecordChild6, // #6 = $cachepolicy
34007 : /* 71832*/ OPC_MoveChild6,
34008 : /* 71833*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34009 : /* 71836*/ OPC_MoveParent,
34010 : /* 71837*/ OPC_MoveChild7,
34011 : /* 71838*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34012 : /* 71841*/ OPC_MoveParent,
34013 : /* 71842*/ OPC_CheckType, MVT::i32,
34014 : /* 71844*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
34015 : /* 71846*/ OPC_EmitMergeInputChains1_0,
34016 : /* 71847*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
34017 : /* 71850*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
34018 : /* 71853*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
34019 : /* 71856*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
34020 : MVT::i64, 5/*#Ops*/, 7, 2, 8, 3, 9, // Results = #10
34021 : /* 71867*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
34022 : /* 71870*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
34023 : /* 71873*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
34024 : /* 71876*/ OPC_EmitInteger, MVT::i1, 0,
34025 : /* 71879*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_X_BOTHEN), 0|OPFL_Chain|OPFL_MemRefs,
34026 : MVT::i32, 7/*#Ops*/, 10, 1, 4, 11, 12, 13, 14,
34027 : // Src: (SIbuffer_load_format:{ *:[i32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
34028 : // Dst: (BUFFER_LOAD_FORMAT_X_BOTHEN:{ *:[i32] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34029 : /* 71892*/ 0, /*End of Scope*/
34030 : /* 71893*/ /*Scope*/ 102, /*->71996*/
34031 : /* 71894*/ OPC_CheckChild2Integer, 0,
34032 : /* 71896*/ OPC_Scope, 48, /*->71946*/ // 2 children in Scope
34033 : /* 71898*/ OPC_CheckChild3Integer, 0,
34034 : /* 71900*/ OPC_RecordChild4, // #2 = $soffset
34035 : /* 71901*/ OPC_RecordChild5, // #3 = $offset
34036 : /* 71902*/ OPC_MoveChild5,
34037 : /* 71903*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34038 : /* 71906*/ OPC_MoveParent,
34039 : /* 71907*/ OPC_RecordChild6, // #4 = $cachepolicy
34040 : /* 71908*/ OPC_MoveChild6,
34041 : /* 71909*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34042 : /* 71912*/ OPC_MoveParent,
34043 : /* 71913*/ OPC_MoveChild7,
34044 : /* 71914*/ OPC_CheckInteger, 0,
34045 : /* 71916*/ OPC_MoveParent,
34046 : /* 71917*/ OPC_CheckType, MVT::f32,
34047 : /* 71919*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
34048 : /* 71921*/ OPC_EmitMergeInputChains1_0,
34049 : /* 71922*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
34050 : /* 71925*/ OPC_EmitNodeXForm, 5, 4, // extract_glc
34051 : /* 71928*/ OPC_EmitNodeXForm, 6, 4, // extract_slc
34052 : /* 71931*/ OPC_EmitInteger, MVT::i1, 0,
34053 : /* 71934*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_X_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
34054 : MVT::f32, 6/*#Ops*/, 1, 2, 5, 6, 7, 8,
34055 : // Src: (SIbuffer_load_format:{ *:[f32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
34056 : // Dst: (BUFFER_LOAD_FORMAT_X_OFFSET:{ *:[f32] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34057 : /* 71946*/ /*Scope*/ 48, /*->71995*/
34058 : /* 71947*/ OPC_RecordChild3, // #2 = $voffset
34059 : /* 71948*/ OPC_RecordChild4, // #3 = $soffset
34060 : /* 71949*/ OPC_RecordChild5, // #4 = $offset
34061 : /* 71950*/ OPC_MoveChild5,
34062 : /* 71951*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34063 : /* 71954*/ OPC_MoveParent,
34064 : /* 71955*/ OPC_RecordChild6, // #5 = $cachepolicy
34065 : /* 71956*/ OPC_MoveChild6,
34066 : /* 71957*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34067 : /* 71960*/ OPC_MoveParent,
34068 : /* 71961*/ OPC_MoveChild7,
34069 : /* 71962*/ OPC_CheckInteger, 0,
34070 : /* 71964*/ OPC_MoveParent,
34071 : /* 71965*/ OPC_CheckType, MVT::f32,
34072 : /* 71967*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
34073 : /* 71969*/ OPC_EmitMergeInputChains1_0,
34074 : /* 71970*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
34075 : /* 71973*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
34076 : /* 71976*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
34077 : /* 71979*/ OPC_EmitInteger, MVT::i1, 0,
34078 : /* 71982*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_X_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
34079 : MVT::f32, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
34080 : // Src: (SIbuffer_load_format:{ *:[f32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
34081 : // Dst: (BUFFER_LOAD_FORMAT_X_OFFEN:{ *:[f32] } ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34082 : /* 71995*/ 0, /*End of Scope*/
34083 : /* 71996*/ /*Scope*/ 124, /*->72121*/
34084 : /* 71997*/ OPC_RecordChild2, // #2 = $vindex
34085 : /* 71998*/ OPC_Scope, 50, /*->72050*/ // 2 children in Scope
34086 : /* 72000*/ OPC_CheckChild3Integer, 0,
34087 : /* 72002*/ OPC_RecordChild4, // #3 = $soffset
34088 : /* 72003*/ OPC_RecordChild5, // #4 = $offset
34089 : /* 72004*/ OPC_MoveChild5,
34090 : /* 72005*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34091 : /* 72008*/ OPC_MoveParent,
34092 : /* 72009*/ OPC_RecordChild6, // #5 = $cachepolicy
34093 : /* 72010*/ OPC_MoveChild6,
34094 : /* 72011*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34095 : /* 72014*/ OPC_MoveParent,
34096 : /* 72015*/ OPC_MoveChild7,
34097 : /* 72016*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34098 : /* 72019*/ OPC_MoveParent,
34099 : /* 72020*/ OPC_CheckType, MVT::f32,
34100 : /* 72022*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
34101 : /* 72024*/ OPC_EmitMergeInputChains1_0,
34102 : /* 72025*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
34103 : /* 72028*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
34104 : /* 72031*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
34105 : /* 72034*/ OPC_EmitInteger, MVT::i1, 0,
34106 : /* 72037*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_X_IDXEN), 0|OPFL_Chain|OPFL_MemRefs,
34107 : MVT::f32, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
34108 : // Src: (SIbuffer_load_format:{ *:[f32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
34109 : // Dst: (BUFFER_LOAD_FORMAT_X_IDXEN:{ *:[f32] } ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34110 : /* 72050*/ /*Scope*/ 69, /*->72120*/
34111 : /* 72051*/ OPC_RecordChild3, // #3 = $voffset
34112 : /* 72052*/ OPC_RecordChild4, // #4 = $soffset
34113 : /* 72053*/ OPC_RecordChild5, // #5 = $offset
34114 : /* 72054*/ OPC_MoveChild5,
34115 : /* 72055*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34116 : /* 72058*/ OPC_MoveParent,
34117 : /* 72059*/ OPC_RecordChild6, // #6 = $cachepolicy
34118 : /* 72060*/ OPC_MoveChild6,
34119 : /* 72061*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34120 : /* 72064*/ OPC_MoveParent,
34121 : /* 72065*/ OPC_MoveChild7,
34122 : /* 72066*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34123 : /* 72069*/ OPC_MoveParent,
34124 : /* 72070*/ OPC_CheckType, MVT::f32,
34125 : /* 72072*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
34126 : /* 72074*/ OPC_EmitMergeInputChains1_0,
34127 : /* 72075*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
34128 : /* 72078*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
34129 : /* 72081*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
34130 : /* 72084*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
34131 : MVT::i64, 5/*#Ops*/, 7, 2, 8, 3, 9, // Results = #10
34132 : /* 72095*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
34133 : /* 72098*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
34134 : /* 72101*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
34135 : /* 72104*/ OPC_EmitInteger, MVT::i1, 0,
34136 : /* 72107*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_X_BOTHEN), 0|OPFL_Chain|OPFL_MemRefs,
34137 : MVT::f32, 7/*#Ops*/, 10, 1, 4, 11, 12, 13, 14,
34138 : // Src: (SIbuffer_load_format:{ *:[f32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
34139 : // Dst: (BUFFER_LOAD_FORMAT_X_BOTHEN:{ *:[f32] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34140 : /* 72120*/ 0, /*End of Scope*/
34141 : /* 72121*/ /*Scope*/ 37|128,1/*165*/, /*->72288*/
34142 : /* 72123*/ OPC_CheckChild2Integer, 0,
34143 : /* 72125*/ OPC_Scope, 79, /*->72206*/ // 2 children in Scope
34144 : /* 72127*/ OPC_CheckChild3Integer, 0,
34145 : /* 72129*/ OPC_RecordChild4, // #2 = $soffset
34146 : /* 72130*/ OPC_RecordChild5, // #3 = $offset
34147 : /* 72131*/ OPC_MoveChild5,
34148 : /* 72132*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34149 : /* 72135*/ OPC_MoveParent,
34150 : /* 72136*/ OPC_RecordChild6, // #4 = $cachepolicy
34151 : /* 72137*/ OPC_MoveChild6,
34152 : /* 72138*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34153 : /* 72141*/ OPC_MoveParent,
34154 : /* 72142*/ OPC_MoveChild7,
34155 : /* 72143*/ OPC_CheckInteger, 0,
34156 : /* 72145*/ OPC_MoveParent,
34157 : /* 72146*/ OPC_SwitchType /*2 cases */, 27, MVT::v2i32,// ->72176
34158 : /* 72149*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
34159 : /* 72151*/ OPC_EmitMergeInputChains1_0,
34160 : /* 72152*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
34161 : /* 72155*/ OPC_EmitNodeXForm, 5, 4, // extract_glc
34162 : /* 72158*/ OPC_EmitNodeXForm, 6, 4, // extract_slc
34163 : /* 72161*/ OPC_EmitInteger, MVT::i1, 0,
34164 : /* 72164*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_XY_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
34165 : MVT::v2i32, 6/*#Ops*/, 1, 2, 5, 6, 7, 8,
34166 : // Src: (SIbuffer_load_format:{ *:[v2i32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
34167 : // Dst: (BUFFER_LOAD_FORMAT_XY_OFFSET:{ *:[v2i32] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34168 : /* 72176*/ /*SwitchType*/ 27, MVT::v4i32,// ->72205
34169 : /* 72178*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
34170 : /* 72180*/ OPC_EmitMergeInputChains1_0,
34171 : /* 72181*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
34172 : /* 72184*/ OPC_EmitNodeXForm, 5, 4, // extract_glc
34173 : /* 72187*/ OPC_EmitNodeXForm, 6, 4, // extract_slc
34174 : /* 72190*/ OPC_EmitInteger, MVT::i1, 0,
34175 : /* 72193*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_XYZW_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
34176 : MVT::v4i32, 6/*#Ops*/, 1, 2, 5, 6, 7, 8,
34177 : // Src: (SIbuffer_load_format:{ *:[v4i32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
34178 : // Dst: (BUFFER_LOAD_FORMAT_XYZW_OFFSET:{ *:[v4i32] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34179 : /* 72205*/ 0, // EndSwitchType
34180 : /* 72206*/ /*Scope*/ 80, /*->72287*/
34181 : /* 72207*/ OPC_RecordChild3, // #2 = $voffset
34182 : /* 72208*/ OPC_RecordChild4, // #3 = $soffset
34183 : /* 72209*/ OPC_RecordChild5, // #4 = $offset
34184 : /* 72210*/ OPC_MoveChild5,
34185 : /* 72211*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34186 : /* 72214*/ OPC_MoveParent,
34187 : /* 72215*/ OPC_RecordChild6, // #5 = $cachepolicy
34188 : /* 72216*/ OPC_MoveChild6,
34189 : /* 72217*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34190 : /* 72220*/ OPC_MoveParent,
34191 : /* 72221*/ OPC_MoveChild7,
34192 : /* 72222*/ OPC_CheckInteger, 0,
34193 : /* 72224*/ OPC_MoveParent,
34194 : /* 72225*/ OPC_SwitchType /*2 cases */, 28, MVT::v2i32,// ->72256
34195 : /* 72228*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
34196 : /* 72230*/ OPC_EmitMergeInputChains1_0,
34197 : /* 72231*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
34198 : /* 72234*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
34199 : /* 72237*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
34200 : /* 72240*/ OPC_EmitInteger, MVT::i1, 0,
34201 : /* 72243*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_XY_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
34202 : MVT::v2i32, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
34203 : // Src: (SIbuffer_load_format:{ *:[v2i32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
34204 : // Dst: (BUFFER_LOAD_FORMAT_XY_OFFEN:{ *:[v2i32] } ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34205 : /* 72256*/ /*SwitchType*/ 28, MVT::v4i32,// ->72286
34206 : /* 72258*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
34207 : /* 72260*/ OPC_EmitMergeInputChains1_0,
34208 : /* 72261*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
34209 : /* 72264*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
34210 : /* 72267*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
34211 : /* 72270*/ OPC_EmitInteger, MVT::i1, 0,
34212 : /* 72273*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_XYZW_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
34213 : MVT::v4i32, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
34214 : // Src: (SIbuffer_load_format:{ *:[v4i32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
34215 : // Dst: (BUFFER_LOAD_FORMAT_XYZW_OFFEN:{ *:[v4i32] } ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34216 : /* 72286*/ 0, // EndSwitchType
34217 : /* 72287*/ 0, /*End of Scope*/
34218 : /* 72288*/ /*Scope*/ 80|128,1/*208*/, /*->72498*/
34219 : /* 72290*/ OPC_RecordChild2, // #2 = $vindex
34220 : /* 72291*/ OPC_Scope, 82, /*->72375*/ // 2 children in Scope
34221 : /* 72293*/ OPC_CheckChild3Integer, 0,
34222 : /* 72295*/ OPC_RecordChild4, // #3 = $soffset
34223 : /* 72296*/ OPC_RecordChild5, // #4 = $offset
34224 : /* 72297*/ OPC_MoveChild5,
34225 : /* 72298*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34226 : /* 72301*/ OPC_MoveParent,
34227 : /* 72302*/ OPC_RecordChild6, // #5 = $cachepolicy
34228 : /* 72303*/ OPC_MoveChild6,
34229 : /* 72304*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34230 : /* 72307*/ OPC_MoveParent,
34231 : /* 72308*/ OPC_MoveChild7,
34232 : /* 72309*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34233 : /* 72312*/ OPC_MoveParent,
34234 : /* 72313*/ OPC_SwitchType /*2 cases */, 28, MVT::v2i32,// ->72344
34235 : /* 72316*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
34236 : /* 72318*/ OPC_EmitMergeInputChains1_0,
34237 : /* 72319*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
34238 : /* 72322*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
34239 : /* 72325*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
34240 : /* 72328*/ OPC_EmitInteger, MVT::i1, 0,
34241 : /* 72331*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_XY_IDXEN), 0|OPFL_Chain|OPFL_MemRefs,
34242 : MVT::v2i32, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
34243 : // Src: (SIbuffer_load_format:{ *:[v2i32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
34244 : // Dst: (BUFFER_LOAD_FORMAT_XY_IDXEN:{ *:[v2i32] } ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34245 : /* 72344*/ /*SwitchType*/ 28, MVT::v4i32,// ->72374
34246 : /* 72346*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
34247 : /* 72348*/ OPC_EmitMergeInputChains1_0,
34248 : /* 72349*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
34249 : /* 72352*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
34250 : /* 72355*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
34251 : /* 72358*/ OPC_EmitInteger, MVT::i1, 0,
34252 : /* 72361*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_XYZW_IDXEN), 0|OPFL_Chain|OPFL_MemRefs,
34253 : MVT::v4i32, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
34254 : // Src: (SIbuffer_load_format:{ *:[v4i32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
34255 : // Dst: (BUFFER_LOAD_FORMAT_XYZW_IDXEN:{ *:[v4i32] } ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34256 : /* 72374*/ 0, // EndSwitchType
34257 : /* 72375*/ /*Scope*/ 121, /*->72497*/
34258 : /* 72376*/ OPC_RecordChild3, // #3 = $voffset
34259 : /* 72377*/ OPC_RecordChild4, // #4 = $soffset
34260 : /* 72378*/ OPC_RecordChild5, // #5 = $offset
34261 : /* 72379*/ OPC_MoveChild5,
34262 : /* 72380*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34263 : /* 72383*/ OPC_MoveParent,
34264 : /* 72384*/ OPC_RecordChild6, // #6 = $cachepolicy
34265 : /* 72385*/ OPC_MoveChild6,
34266 : /* 72386*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34267 : /* 72389*/ OPC_MoveParent,
34268 : /* 72390*/ OPC_MoveChild7,
34269 : /* 72391*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34270 : /* 72394*/ OPC_MoveParent,
34271 : /* 72395*/ OPC_SwitchType /*2 cases */, 48, MVT::v2i32,// ->72446
34272 : /* 72398*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
34273 : /* 72400*/ OPC_EmitMergeInputChains1_0,
34274 : /* 72401*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
34275 : /* 72404*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
34276 : /* 72407*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
34277 : /* 72410*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
34278 : MVT::i64, 5/*#Ops*/, 7, 2, 8, 3, 9, // Results = #10
34279 : /* 72421*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
34280 : /* 72424*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
34281 : /* 72427*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
34282 : /* 72430*/ OPC_EmitInteger, MVT::i1, 0,
34283 : /* 72433*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_XY_BOTHEN), 0|OPFL_Chain|OPFL_MemRefs,
34284 : MVT::v2i32, 7/*#Ops*/, 10, 1, 4, 11, 12, 13, 14,
34285 : // Src: (SIbuffer_load_format:{ *:[v2i32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
34286 : // Dst: (BUFFER_LOAD_FORMAT_XY_BOTHEN:{ *:[v2i32] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34287 : /* 72446*/ /*SwitchType*/ 48, MVT::v4i32,// ->72496
34288 : /* 72448*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
34289 : /* 72450*/ OPC_EmitMergeInputChains1_0,
34290 : /* 72451*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
34291 : /* 72454*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
34292 : /* 72457*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
34293 : /* 72460*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
34294 : MVT::i64, 5/*#Ops*/, 7, 2, 8, 3, 9, // Results = #10
34295 : /* 72471*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
34296 : /* 72474*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
34297 : /* 72477*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
34298 : /* 72480*/ OPC_EmitInteger, MVT::i1, 0,
34299 : /* 72483*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_XYZW_BOTHEN), 0|OPFL_Chain|OPFL_MemRefs,
34300 : MVT::v4i32, 7/*#Ops*/, 10, 1, 4, 11, 12, 13, 14,
34301 : // Src: (SIbuffer_load_format:{ *:[v4i32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
34302 : // Dst: (BUFFER_LOAD_FORMAT_XYZW_BOTHEN:{ *:[v4i32] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34303 : /* 72496*/ 0, // EndSwitchType
34304 : /* 72497*/ 0, /*End of Scope*/
34305 : /* 72498*/ /*Scope*/ 37|128,1/*165*/, /*->72665*/
34306 : /* 72500*/ OPC_CheckChild2Integer, 0,
34307 : /* 72502*/ OPC_Scope, 79, /*->72583*/ // 2 children in Scope
34308 : /* 72504*/ OPC_CheckChild3Integer, 0,
34309 : /* 72506*/ OPC_RecordChild4, // #2 = $soffset
34310 : /* 72507*/ OPC_RecordChild5, // #3 = $offset
34311 : /* 72508*/ OPC_MoveChild5,
34312 : /* 72509*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34313 : /* 72512*/ OPC_MoveParent,
34314 : /* 72513*/ OPC_RecordChild6, // #4 = $cachepolicy
34315 : /* 72514*/ OPC_MoveChild6,
34316 : /* 72515*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34317 : /* 72518*/ OPC_MoveParent,
34318 : /* 72519*/ OPC_MoveChild7,
34319 : /* 72520*/ OPC_CheckInteger, 0,
34320 : /* 72522*/ OPC_MoveParent,
34321 : /* 72523*/ OPC_SwitchType /*2 cases */, 27, MVT::v2f32,// ->72553
34322 : /* 72526*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
34323 : /* 72528*/ OPC_EmitMergeInputChains1_0,
34324 : /* 72529*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
34325 : /* 72532*/ OPC_EmitNodeXForm, 5, 4, // extract_glc
34326 : /* 72535*/ OPC_EmitNodeXForm, 6, 4, // extract_slc
34327 : /* 72538*/ OPC_EmitInteger, MVT::i1, 0,
34328 : /* 72541*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_XY_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
34329 : MVT::v2f32, 6/*#Ops*/, 1, 2, 5, 6, 7, 8,
34330 : // Src: (SIbuffer_load_format:{ *:[v2f32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
34331 : // Dst: (BUFFER_LOAD_FORMAT_XY_OFFSET:{ *:[v2f32] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34332 : /* 72553*/ /*SwitchType*/ 27, MVT::v4f32,// ->72582
34333 : /* 72555*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
34334 : /* 72557*/ OPC_EmitMergeInputChains1_0,
34335 : /* 72558*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
34336 : /* 72561*/ OPC_EmitNodeXForm, 5, 4, // extract_glc
34337 : /* 72564*/ OPC_EmitNodeXForm, 6, 4, // extract_slc
34338 : /* 72567*/ OPC_EmitInteger, MVT::i1, 0,
34339 : /* 72570*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_XYZW_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
34340 : MVT::v4f32, 6/*#Ops*/, 1, 2, 5, 6, 7, 8,
34341 : // Src: (SIbuffer_load_format:{ *:[v4f32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
34342 : // Dst: (BUFFER_LOAD_FORMAT_XYZW_OFFSET:{ *:[v4f32] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34343 : /* 72582*/ 0, // EndSwitchType
34344 : /* 72583*/ /*Scope*/ 80, /*->72664*/
34345 : /* 72584*/ OPC_RecordChild3, // #2 = $voffset
34346 : /* 72585*/ OPC_RecordChild4, // #3 = $soffset
34347 : /* 72586*/ OPC_RecordChild5, // #4 = $offset
34348 : /* 72587*/ OPC_MoveChild5,
34349 : /* 72588*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34350 : /* 72591*/ OPC_MoveParent,
34351 : /* 72592*/ OPC_RecordChild6, // #5 = $cachepolicy
34352 : /* 72593*/ OPC_MoveChild6,
34353 : /* 72594*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34354 : /* 72597*/ OPC_MoveParent,
34355 : /* 72598*/ OPC_MoveChild7,
34356 : /* 72599*/ OPC_CheckInteger, 0,
34357 : /* 72601*/ OPC_MoveParent,
34358 : /* 72602*/ OPC_SwitchType /*2 cases */, 28, MVT::v2f32,// ->72633
34359 : /* 72605*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
34360 : /* 72607*/ OPC_EmitMergeInputChains1_0,
34361 : /* 72608*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
34362 : /* 72611*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
34363 : /* 72614*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
34364 : /* 72617*/ OPC_EmitInteger, MVT::i1, 0,
34365 : /* 72620*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_XY_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
34366 : MVT::v2f32, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
34367 : // Src: (SIbuffer_load_format:{ *:[v2f32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
34368 : // Dst: (BUFFER_LOAD_FORMAT_XY_OFFEN:{ *:[v2f32] } ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34369 : /* 72633*/ /*SwitchType*/ 28, MVT::v4f32,// ->72663
34370 : /* 72635*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
34371 : /* 72637*/ OPC_EmitMergeInputChains1_0,
34372 : /* 72638*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
34373 : /* 72641*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
34374 : /* 72644*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
34375 : /* 72647*/ OPC_EmitInteger, MVT::i1, 0,
34376 : /* 72650*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_XYZW_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
34377 : MVT::v4f32, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
34378 : // Src: (SIbuffer_load_format:{ *:[v4f32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
34379 : // Dst: (BUFFER_LOAD_FORMAT_XYZW_OFFEN:{ *:[v4f32] } ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34380 : /* 72663*/ 0, // EndSwitchType
34381 : /* 72664*/ 0, /*End of Scope*/
34382 : /* 72665*/ /*Scope*/ 80|128,1/*208*/, /*->72875*/
34383 : /* 72667*/ OPC_RecordChild2, // #2 = $vindex
34384 : /* 72668*/ OPC_Scope, 82, /*->72752*/ // 2 children in Scope
34385 : /* 72670*/ OPC_CheckChild3Integer, 0,
34386 : /* 72672*/ OPC_RecordChild4, // #3 = $soffset
34387 : /* 72673*/ OPC_RecordChild5, // #4 = $offset
34388 : /* 72674*/ OPC_MoveChild5,
34389 : /* 72675*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34390 : /* 72678*/ OPC_MoveParent,
34391 : /* 72679*/ OPC_RecordChild6, // #5 = $cachepolicy
34392 : /* 72680*/ OPC_MoveChild6,
34393 : /* 72681*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34394 : /* 72684*/ OPC_MoveParent,
34395 : /* 72685*/ OPC_MoveChild7,
34396 : /* 72686*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34397 : /* 72689*/ OPC_MoveParent,
34398 : /* 72690*/ OPC_SwitchType /*2 cases */, 28, MVT::v2f32,// ->72721
34399 : /* 72693*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
34400 : /* 72695*/ OPC_EmitMergeInputChains1_0,
34401 : /* 72696*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
34402 : /* 72699*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
34403 : /* 72702*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
34404 : /* 72705*/ OPC_EmitInteger, MVT::i1, 0,
34405 : /* 72708*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_XY_IDXEN), 0|OPFL_Chain|OPFL_MemRefs,
34406 : MVT::v2f32, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
34407 : // Src: (SIbuffer_load_format:{ *:[v2f32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
34408 : // Dst: (BUFFER_LOAD_FORMAT_XY_IDXEN:{ *:[v2f32] } ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34409 : /* 72721*/ /*SwitchType*/ 28, MVT::v4f32,// ->72751
34410 : /* 72723*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
34411 : /* 72725*/ OPC_EmitMergeInputChains1_0,
34412 : /* 72726*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
34413 : /* 72729*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
34414 : /* 72732*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
34415 : /* 72735*/ OPC_EmitInteger, MVT::i1, 0,
34416 : /* 72738*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_XYZW_IDXEN), 0|OPFL_Chain|OPFL_MemRefs,
34417 : MVT::v4f32, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
34418 : // Src: (SIbuffer_load_format:{ *:[v4f32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
34419 : // Dst: (BUFFER_LOAD_FORMAT_XYZW_IDXEN:{ *:[v4f32] } ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34420 : /* 72751*/ 0, // EndSwitchType
34421 : /* 72752*/ /*Scope*/ 121, /*->72874*/
34422 : /* 72753*/ OPC_RecordChild3, // #3 = $voffset
34423 : /* 72754*/ OPC_RecordChild4, // #4 = $soffset
34424 : /* 72755*/ OPC_RecordChild5, // #5 = $offset
34425 : /* 72756*/ OPC_MoveChild5,
34426 : /* 72757*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34427 : /* 72760*/ OPC_MoveParent,
34428 : /* 72761*/ OPC_RecordChild6, // #6 = $cachepolicy
34429 : /* 72762*/ OPC_MoveChild6,
34430 : /* 72763*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34431 : /* 72766*/ OPC_MoveParent,
34432 : /* 72767*/ OPC_MoveChild7,
34433 : /* 72768*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34434 : /* 72771*/ OPC_MoveParent,
34435 : /* 72772*/ OPC_SwitchType /*2 cases */, 48, MVT::v2f32,// ->72823
34436 : /* 72775*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
34437 : /* 72777*/ OPC_EmitMergeInputChains1_0,
34438 : /* 72778*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
34439 : /* 72781*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
34440 : /* 72784*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
34441 : /* 72787*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
34442 : MVT::i64, 5/*#Ops*/, 7, 2, 8, 3, 9, // Results = #10
34443 : /* 72798*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
34444 : /* 72801*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
34445 : /* 72804*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
34446 : /* 72807*/ OPC_EmitInteger, MVT::i1, 0,
34447 : /* 72810*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_XY_BOTHEN), 0|OPFL_Chain|OPFL_MemRefs,
34448 : MVT::v2f32, 7/*#Ops*/, 10, 1, 4, 11, 12, 13, 14,
34449 : // Src: (SIbuffer_load_format:{ *:[v2f32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
34450 : // Dst: (BUFFER_LOAD_FORMAT_XY_BOTHEN:{ *:[v2f32] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34451 : /* 72823*/ /*SwitchType*/ 48, MVT::v4f32,// ->72873
34452 : /* 72825*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
34453 : /* 72827*/ OPC_EmitMergeInputChains1_0,
34454 : /* 72828*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
34455 : /* 72831*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
34456 : /* 72834*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
34457 : /* 72837*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
34458 : MVT::i64, 5/*#Ops*/, 7, 2, 8, 3, 9, // Results = #10
34459 : /* 72848*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
34460 : /* 72851*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
34461 : /* 72854*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
34462 : /* 72857*/ OPC_EmitInteger, MVT::i1, 0,
34463 : /* 72860*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_XYZW_BOTHEN), 0|OPFL_Chain|OPFL_MemRefs,
34464 : MVT::v4f32, 7/*#Ops*/, 10, 1, 4, 11, 12, 13, 14,
34465 : // Src: (SIbuffer_load_format:{ *:[v4f32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
34466 : // Dst: (BUFFER_LOAD_FORMAT_XYZW_BOTHEN:{ *:[v4f32] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34467 : /* 72873*/ 0, // EndSwitchType
34468 : /* 72874*/ 0, /*End of Scope*/
34469 : /* 72875*/ 0, /*End of Scope*/
34470 : /* 72876*/ /*SwitchOpcode*/ 3|128,14/*1795*/, TARGET_VAL(AMDGPUISD::BUFFER_LOAD_FORMAT_D16),// ->74675
34471 : /* 72880*/ OPC_RecordMemRef,
34472 : /* 72881*/ OPC_RecordNode, // #0 = 'SIbuffer_load_format_d16' chained node
34473 : /* 72882*/ OPC_RecordChild1, // #1 = $rsrc
34474 : /* 72883*/ OPC_Scope, 37|128,1/*165*/, /*->73051*/ // 8 children in Scope
34475 : /* 72886*/ OPC_CheckChild2Integer, 0,
34476 : /* 72888*/ OPC_Scope, 79, /*->72969*/ // 2 children in Scope
34477 : /* 72890*/ OPC_CheckChild3Integer, 0,
34478 : /* 72892*/ OPC_RecordChild4, // #2 = $soffset
34479 : /* 72893*/ OPC_RecordChild5, // #3 = $offset
34480 : /* 72894*/ OPC_MoveChild5,
34481 : /* 72895*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34482 : /* 72898*/ OPC_MoveParent,
34483 : /* 72899*/ OPC_RecordChild6, // #4 = $cachepolicy
34484 : /* 72900*/ OPC_MoveChild6,
34485 : /* 72901*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34486 : /* 72904*/ OPC_MoveParent,
34487 : /* 72905*/ OPC_MoveChild7,
34488 : /* 72906*/ OPC_CheckInteger, 0,
34489 : /* 72908*/ OPC_MoveParent,
34490 : /* 72909*/ OPC_CheckType, MVT::i16,
34491 : /* 72911*/ OPC_Scope, 27, /*->72940*/ // 2 children in Scope
34492 : /* 72913*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
34493 : /* 72915*/ OPC_EmitMergeInputChains1_0,
34494 : /* 72916*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
34495 : /* 72919*/ OPC_EmitNodeXForm, 5, 4, // extract_glc
34496 : /* 72922*/ OPC_EmitNodeXForm, 6, 4, // extract_slc
34497 : /* 72925*/ OPC_EmitInteger, MVT::i1, 0,
34498 : /* 72928*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_X_gfx80_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
34499 : MVT::i16, 6/*#Ops*/, 1, 2, 5, 6, 7, 8,
34500 : // Src: (SIbuffer_load_format_d16:{ *:[i16] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
34501 : // Dst: (BUFFER_LOAD_FORMAT_D16_X_gfx80_OFFSET:{ *:[i16] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34502 : /* 72940*/ /*Scope*/ 27, /*->72968*/
34503 : /* 72941*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
34504 : /* 72943*/ OPC_EmitMergeInputChains1_0,
34505 : /* 72944*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
34506 : /* 72947*/ OPC_EmitNodeXForm, 5, 4, // extract_glc
34507 : /* 72950*/ OPC_EmitNodeXForm, 6, 4, // extract_slc
34508 : /* 72953*/ OPC_EmitInteger, MVT::i1, 0,
34509 : /* 72956*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_X_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
34510 : MVT::i16, 6/*#Ops*/, 1, 2, 5, 6, 7, 8,
34511 : // Src: (SIbuffer_load_format_d16:{ *:[i16] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
34512 : // Dst: (BUFFER_LOAD_FORMAT_D16_X_OFFSET:{ *:[i16] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34513 : /* 72968*/ 0, /*End of Scope*/
34514 : /* 72969*/ /*Scope*/ 80, /*->73050*/
34515 : /* 72970*/ OPC_RecordChild3, // #2 = $voffset
34516 : /* 72971*/ OPC_RecordChild4, // #3 = $soffset
34517 : /* 72972*/ OPC_RecordChild5, // #4 = $offset
34518 : /* 72973*/ OPC_MoveChild5,
34519 : /* 72974*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34520 : /* 72977*/ OPC_MoveParent,
34521 : /* 72978*/ OPC_RecordChild6, // #5 = $cachepolicy
34522 : /* 72979*/ OPC_MoveChild6,
34523 : /* 72980*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34524 : /* 72983*/ OPC_MoveParent,
34525 : /* 72984*/ OPC_MoveChild7,
34526 : /* 72985*/ OPC_CheckInteger, 0,
34527 : /* 72987*/ OPC_MoveParent,
34528 : /* 72988*/ OPC_CheckType, MVT::i16,
34529 : /* 72990*/ OPC_Scope, 28, /*->73020*/ // 2 children in Scope
34530 : /* 72992*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
34531 : /* 72994*/ OPC_EmitMergeInputChains1_0,
34532 : /* 72995*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
34533 : /* 72998*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
34534 : /* 73001*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
34535 : /* 73004*/ OPC_EmitInteger, MVT::i1, 0,
34536 : /* 73007*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_X_gfx80_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
34537 : MVT::i16, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
34538 : // Src: (SIbuffer_load_format_d16:{ *:[i16] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
34539 : // Dst: (BUFFER_LOAD_FORMAT_D16_X_gfx80_OFFEN:{ *:[i16] } ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34540 : /* 73020*/ /*Scope*/ 28, /*->73049*/
34541 : /* 73021*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
34542 : /* 73023*/ OPC_EmitMergeInputChains1_0,
34543 : /* 73024*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
34544 : /* 73027*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
34545 : /* 73030*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
34546 : /* 73033*/ OPC_EmitInteger, MVT::i1, 0,
34547 : /* 73036*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_X_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
34548 : MVT::i16, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
34549 : // Src: (SIbuffer_load_format_d16:{ *:[i16] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
34550 : // Dst: (BUFFER_LOAD_FORMAT_D16_X_OFFEN:{ *:[i16] } ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34551 : /* 73049*/ 0, /*End of Scope*/
34552 : /* 73050*/ 0, /*End of Scope*/
34553 : /* 73051*/ /*Scope*/ 80|128,1/*208*/, /*->73261*/
34554 : /* 73053*/ OPC_RecordChild2, // #2 = $vindex
34555 : /* 73054*/ OPC_Scope, 82, /*->73138*/ // 2 children in Scope
34556 : /* 73056*/ OPC_CheckChild3Integer, 0,
34557 : /* 73058*/ OPC_RecordChild4, // #3 = $soffset
34558 : /* 73059*/ OPC_RecordChild5, // #4 = $offset
34559 : /* 73060*/ OPC_MoveChild5,
34560 : /* 73061*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34561 : /* 73064*/ OPC_MoveParent,
34562 : /* 73065*/ OPC_RecordChild6, // #5 = $cachepolicy
34563 : /* 73066*/ OPC_MoveChild6,
34564 : /* 73067*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34565 : /* 73070*/ OPC_MoveParent,
34566 : /* 73071*/ OPC_MoveChild7,
34567 : /* 73072*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34568 : /* 73075*/ OPC_MoveParent,
34569 : /* 73076*/ OPC_CheckType, MVT::i16,
34570 : /* 73078*/ OPC_Scope, 28, /*->73108*/ // 2 children in Scope
34571 : /* 73080*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
34572 : /* 73082*/ OPC_EmitMergeInputChains1_0,
34573 : /* 73083*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
34574 : /* 73086*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
34575 : /* 73089*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
34576 : /* 73092*/ OPC_EmitInteger, MVT::i1, 0,
34577 : /* 73095*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_X_gfx80_IDXEN), 0|OPFL_Chain|OPFL_MemRefs,
34578 : MVT::i16, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
34579 : // Src: (SIbuffer_load_format_d16:{ *:[i16] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
34580 : // Dst: (BUFFER_LOAD_FORMAT_D16_X_gfx80_IDXEN:{ *:[i16] } ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34581 : /* 73108*/ /*Scope*/ 28, /*->73137*/
34582 : /* 73109*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
34583 : /* 73111*/ OPC_EmitMergeInputChains1_0,
34584 : /* 73112*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
34585 : /* 73115*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
34586 : /* 73118*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
34587 : /* 73121*/ OPC_EmitInteger, MVT::i1, 0,
34588 : /* 73124*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_X_IDXEN), 0|OPFL_Chain|OPFL_MemRefs,
34589 : MVT::i16, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
34590 : // Src: (SIbuffer_load_format_d16:{ *:[i16] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
34591 : // Dst: (BUFFER_LOAD_FORMAT_D16_X_IDXEN:{ *:[i16] } ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34592 : /* 73137*/ 0, /*End of Scope*/
34593 : /* 73138*/ /*Scope*/ 121, /*->73260*/
34594 : /* 73139*/ OPC_RecordChild3, // #3 = $voffset
34595 : /* 73140*/ OPC_RecordChild4, // #4 = $soffset
34596 : /* 73141*/ OPC_RecordChild5, // #5 = $offset
34597 : /* 73142*/ OPC_MoveChild5,
34598 : /* 73143*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34599 : /* 73146*/ OPC_MoveParent,
34600 : /* 73147*/ OPC_RecordChild6, // #6 = $cachepolicy
34601 : /* 73148*/ OPC_MoveChild6,
34602 : /* 73149*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34603 : /* 73152*/ OPC_MoveParent,
34604 : /* 73153*/ OPC_MoveChild7,
34605 : /* 73154*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34606 : /* 73157*/ OPC_MoveParent,
34607 : /* 73158*/ OPC_CheckType, MVT::i16,
34608 : /* 73160*/ OPC_Scope, 48, /*->73210*/ // 2 children in Scope
34609 : /* 73162*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
34610 : /* 73164*/ OPC_EmitMergeInputChains1_0,
34611 : /* 73165*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
34612 : /* 73168*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
34613 : /* 73171*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
34614 : /* 73174*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
34615 : MVT::i64, 5/*#Ops*/, 7, 2, 8, 3, 9, // Results = #10
34616 : /* 73185*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
34617 : /* 73188*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
34618 : /* 73191*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
34619 : /* 73194*/ OPC_EmitInteger, MVT::i1, 0,
34620 : /* 73197*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_X_gfx80_BOTHEN), 0|OPFL_Chain|OPFL_MemRefs,
34621 : MVT::i16, 7/*#Ops*/, 10, 1, 4, 11, 12, 13, 14,
34622 : // Src: (SIbuffer_load_format_d16:{ *:[i16] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
34623 : // Dst: (BUFFER_LOAD_FORMAT_D16_X_gfx80_BOTHEN:{ *:[i16] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34624 : /* 73210*/ /*Scope*/ 48, /*->73259*/
34625 : /* 73211*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
34626 : /* 73213*/ OPC_EmitMergeInputChains1_0,
34627 : /* 73214*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
34628 : /* 73217*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
34629 : /* 73220*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
34630 : /* 73223*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
34631 : MVT::i64, 5/*#Ops*/, 7, 2, 8, 3, 9, // Results = #10
34632 : /* 73234*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
34633 : /* 73237*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
34634 : /* 73240*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
34635 : /* 73243*/ OPC_EmitInteger, MVT::i1, 0,
34636 : /* 73246*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_X_BOTHEN), 0|OPFL_Chain|OPFL_MemRefs,
34637 : MVT::i16, 7/*#Ops*/, 10, 1, 4, 11, 12, 13, 14,
34638 : // Src: (SIbuffer_load_format_d16:{ *:[i16] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
34639 : // Dst: (BUFFER_LOAD_FORMAT_D16_X_BOTHEN:{ *:[i16] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34640 : /* 73259*/ 0, /*End of Scope*/
34641 : /* 73260*/ 0, /*End of Scope*/
34642 : /* 73261*/ /*Scope*/ 37|128,1/*165*/, /*->73428*/
34643 : /* 73263*/ OPC_CheckChild2Integer, 0,
34644 : /* 73265*/ OPC_Scope, 79, /*->73346*/ // 2 children in Scope
34645 : /* 73267*/ OPC_CheckChild3Integer, 0,
34646 : /* 73269*/ OPC_RecordChild4, // #2 = $soffset
34647 : /* 73270*/ OPC_RecordChild5, // #3 = $offset
34648 : /* 73271*/ OPC_MoveChild5,
34649 : /* 73272*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34650 : /* 73275*/ OPC_MoveParent,
34651 : /* 73276*/ OPC_RecordChild6, // #4 = $cachepolicy
34652 : /* 73277*/ OPC_MoveChild6,
34653 : /* 73278*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34654 : /* 73281*/ OPC_MoveParent,
34655 : /* 73282*/ OPC_MoveChild7,
34656 : /* 73283*/ OPC_CheckInteger, 0,
34657 : /* 73285*/ OPC_MoveParent,
34658 : /* 73286*/ OPC_CheckType, MVT::f16,
34659 : /* 73288*/ OPC_Scope, 27, /*->73317*/ // 2 children in Scope
34660 : /* 73290*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
34661 : /* 73292*/ OPC_EmitMergeInputChains1_0,
34662 : /* 73293*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
34663 : /* 73296*/ OPC_EmitNodeXForm, 5, 4, // extract_glc
34664 : /* 73299*/ OPC_EmitNodeXForm, 6, 4, // extract_slc
34665 : /* 73302*/ OPC_EmitInteger, MVT::i1, 0,
34666 : /* 73305*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_X_gfx80_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
34667 : MVT::f16, 6/*#Ops*/, 1, 2, 5, 6, 7, 8,
34668 : // Src: (SIbuffer_load_format_d16:{ *:[f16] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
34669 : // Dst: (BUFFER_LOAD_FORMAT_D16_X_gfx80_OFFSET:{ *:[f16] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34670 : /* 73317*/ /*Scope*/ 27, /*->73345*/
34671 : /* 73318*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
34672 : /* 73320*/ OPC_EmitMergeInputChains1_0,
34673 : /* 73321*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
34674 : /* 73324*/ OPC_EmitNodeXForm, 5, 4, // extract_glc
34675 : /* 73327*/ OPC_EmitNodeXForm, 6, 4, // extract_slc
34676 : /* 73330*/ OPC_EmitInteger, MVT::i1, 0,
34677 : /* 73333*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_X_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
34678 : MVT::f16, 6/*#Ops*/, 1, 2, 5, 6, 7, 8,
34679 : // Src: (SIbuffer_load_format_d16:{ *:[f16] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
34680 : // Dst: (BUFFER_LOAD_FORMAT_D16_X_OFFSET:{ *:[f16] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34681 : /* 73345*/ 0, /*End of Scope*/
34682 : /* 73346*/ /*Scope*/ 80, /*->73427*/
34683 : /* 73347*/ OPC_RecordChild3, // #2 = $voffset
34684 : /* 73348*/ OPC_RecordChild4, // #3 = $soffset
34685 : /* 73349*/ OPC_RecordChild5, // #4 = $offset
34686 : /* 73350*/ OPC_MoveChild5,
34687 : /* 73351*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34688 : /* 73354*/ OPC_MoveParent,
34689 : /* 73355*/ OPC_RecordChild6, // #5 = $cachepolicy
34690 : /* 73356*/ OPC_MoveChild6,
34691 : /* 73357*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34692 : /* 73360*/ OPC_MoveParent,
34693 : /* 73361*/ OPC_MoveChild7,
34694 : /* 73362*/ OPC_CheckInteger, 0,
34695 : /* 73364*/ OPC_MoveParent,
34696 : /* 73365*/ OPC_CheckType, MVT::f16,
34697 : /* 73367*/ OPC_Scope, 28, /*->73397*/ // 2 children in Scope
34698 : /* 73369*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
34699 : /* 73371*/ OPC_EmitMergeInputChains1_0,
34700 : /* 73372*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
34701 : /* 73375*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
34702 : /* 73378*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
34703 : /* 73381*/ OPC_EmitInteger, MVT::i1, 0,
34704 : /* 73384*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_X_gfx80_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
34705 : MVT::f16, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
34706 : // Src: (SIbuffer_load_format_d16:{ *:[f16] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
34707 : // Dst: (BUFFER_LOAD_FORMAT_D16_X_gfx80_OFFEN:{ *:[f16] } ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34708 : /* 73397*/ /*Scope*/ 28, /*->73426*/
34709 : /* 73398*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
34710 : /* 73400*/ OPC_EmitMergeInputChains1_0,
34711 : /* 73401*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
34712 : /* 73404*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
34713 : /* 73407*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
34714 : /* 73410*/ OPC_EmitInteger, MVT::i1, 0,
34715 : /* 73413*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_X_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
34716 : MVT::f16, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
34717 : // Src: (SIbuffer_load_format_d16:{ *:[f16] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
34718 : // Dst: (BUFFER_LOAD_FORMAT_D16_X_OFFEN:{ *:[f16] } ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34719 : /* 73426*/ 0, /*End of Scope*/
34720 : /* 73427*/ 0, /*End of Scope*/
34721 : /* 73428*/ /*Scope*/ 80|128,1/*208*/, /*->73638*/
34722 : /* 73430*/ OPC_RecordChild2, // #2 = $vindex
34723 : /* 73431*/ OPC_Scope, 82, /*->73515*/ // 2 children in Scope
34724 : /* 73433*/ OPC_CheckChild3Integer, 0,
34725 : /* 73435*/ OPC_RecordChild4, // #3 = $soffset
34726 : /* 73436*/ OPC_RecordChild5, // #4 = $offset
34727 : /* 73437*/ OPC_MoveChild5,
34728 : /* 73438*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34729 : /* 73441*/ OPC_MoveParent,
34730 : /* 73442*/ OPC_RecordChild6, // #5 = $cachepolicy
34731 : /* 73443*/ OPC_MoveChild6,
34732 : /* 73444*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34733 : /* 73447*/ OPC_MoveParent,
34734 : /* 73448*/ OPC_MoveChild7,
34735 : /* 73449*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34736 : /* 73452*/ OPC_MoveParent,
34737 : /* 73453*/ OPC_CheckType, MVT::f16,
34738 : /* 73455*/ OPC_Scope, 28, /*->73485*/ // 2 children in Scope
34739 : /* 73457*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
34740 : /* 73459*/ OPC_EmitMergeInputChains1_0,
34741 : /* 73460*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
34742 : /* 73463*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
34743 : /* 73466*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
34744 : /* 73469*/ OPC_EmitInteger, MVT::i1, 0,
34745 : /* 73472*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_X_gfx80_IDXEN), 0|OPFL_Chain|OPFL_MemRefs,
34746 : MVT::f16, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
34747 : // Src: (SIbuffer_load_format_d16:{ *:[f16] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
34748 : // Dst: (BUFFER_LOAD_FORMAT_D16_X_gfx80_IDXEN:{ *:[f16] } ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34749 : /* 73485*/ /*Scope*/ 28, /*->73514*/
34750 : /* 73486*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
34751 : /* 73488*/ OPC_EmitMergeInputChains1_0,
34752 : /* 73489*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
34753 : /* 73492*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
34754 : /* 73495*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
34755 : /* 73498*/ OPC_EmitInteger, MVT::i1, 0,
34756 : /* 73501*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_X_IDXEN), 0|OPFL_Chain|OPFL_MemRefs,
34757 : MVT::f16, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
34758 : // Src: (SIbuffer_load_format_d16:{ *:[f16] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
34759 : // Dst: (BUFFER_LOAD_FORMAT_D16_X_IDXEN:{ *:[f16] } ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34760 : /* 73514*/ 0, /*End of Scope*/
34761 : /* 73515*/ /*Scope*/ 121, /*->73637*/
34762 : /* 73516*/ OPC_RecordChild3, // #3 = $voffset
34763 : /* 73517*/ OPC_RecordChild4, // #4 = $soffset
34764 : /* 73518*/ OPC_RecordChild5, // #5 = $offset
34765 : /* 73519*/ OPC_MoveChild5,
34766 : /* 73520*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34767 : /* 73523*/ OPC_MoveParent,
34768 : /* 73524*/ OPC_RecordChild6, // #6 = $cachepolicy
34769 : /* 73525*/ OPC_MoveChild6,
34770 : /* 73526*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34771 : /* 73529*/ OPC_MoveParent,
34772 : /* 73530*/ OPC_MoveChild7,
34773 : /* 73531*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34774 : /* 73534*/ OPC_MoveParent,
34775 : /* 73535*/ OPC_CheckType, MVT::f16,
34776 : /* 73537*/ OPC_Scope, 48, /*->73587*/ // 2 children in Scope
34777 : /* 73539*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
34778 : /* 73541*/ OPC_EmitMergeInputChains1_0,
34779 : /* 73542*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
34780 : /* 73545*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
34781 : /* 73548*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
34782 : /* 73551*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
34783 : MVT::i64, 5/*#Ops*/, 7, 2, 8, 3, 9, // Results = #10
34784 : /* 73562*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
34785 : /* 73565*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
34786 : /* 73568*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
34787 : /* 73571*/ OPC_EmitInteger, MVT::i1, 0,
34788 : /* 73574*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_X_gfx80_BOTHEN), 0|OPFL_Chain|OPFL_MemRefs,
34789 : MVT::f16, 7/*#Ops*/, 10, 1, 4, 11, 12, 13, 14,
34790 : // Src: (SIbuffer_load_format_d16:{ *:[f16] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
34791 : // Dst: (BUFFER_LOAD_FORMAT_D16_X_gfx80_BOTHEN:{ *:[f16] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34792 : /* 73587*/ /*Scope*/ 48, /*->73636*/
34793 : /* 73588*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
34794 : /* 73590*/ OPC_EmitMergeInputChains1_0,
34795 : /* 73591*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
34796 : /* 73594*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
34797 : /* 73597*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
34798 : /* 73600*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
34799 : MVT::i64, 5/*#Ops*/, 7, 2, 8, 3, 9, // Results = #10
34800 : /* 73611*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
34801 : /* 73614*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
34802 : /* 73617*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
34803 : /* 73620*/ OPC_EmitInteger, MVT::i1, 0,
34804 : /* 73623*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_X_BOTHEN), 0|OPFL_Chain|OPFL_MemRefs,
34805 : MVT::f16, 7/*#Ops*/, 10, 1, 4, 11, 12, 13, 14,
34806 : // Src: (SIbuffer_load_format_d16:{ *:[f16] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
34807 : // Dst: (BUFFER_LOAD_FORMAT_D16_X_BOTHEN:{ *:[f16] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34808 : /* 73636*/ 0, /*End of Scope*/
34809 : /* 73637*/ 0, /*End of Scope*/
34810 : /* 73638*/ /*Scope*/ 29|128,2/*285*/, /*->73925*/
34811 : /* 73640*/ OPC_CheckChild2Integer, 0,
34812 : /* 73642*/ OPC_Scope, 9|128,1/*137*/, /*->73782*/ // 2 children in Scope
34813 : /* 73645*/ OPC_CheckChild3Integer, 0,
34814 : /* 73647*/ OPC_RecordChild4, // #2 = $soffset
34815 : /* 73648*/ OPC_RecordChild5, // #3 = $offset
34816 : /* 73649*/ OPC_MoveChild5,
34817 : /* 73650*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34818 : /* 73653*/ OPC_MoveParent,
34819 : /* 73654*/ OPC_RecordChild6, // #4 = $cachepolicy
34820 : /* 73655*/ OPC_MoveChild6,
34821 : /* 73656*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34822 : /* 73659*/ OPC_MoveParent,
34823 : /* 73660*/ OPC_MoveChild7,
34824 : /* 73661*/ OPC_CheckInteger, 0,
34825 : /* 73663*/ OPC_MoveParent,
34826 : /* 73664*/ OPC_SwitchType /*4 cases */, 27, MVT::v2i32,// ->73694
34827 : /* 73667*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
34828 : /* 73669*/ OPC_EmitMergeInputChains1_0,
34829 : /* 73670*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
34830 : /* 73673*/ OPC_EmitNodeXForm, 5, 4, // extract_glc
34831 : /* 73676*/ OPC_EmitNodeXForm, 6, 4, // extract_slc
34832 : /* 73679*/ OPC_EmitInteger, MVT::i1, 0,
34833 : /* 73682*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
34834 : MVT::v2i32, 6/*#Ops*/, 1, 2, 5, 6, 7, 8,
34835 : // Src: (SIbuffer_load_format_d16:{ *:[v2i32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
34836 : // Dst: (BUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFSET:{ *:[v2i32] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34837 : /* 73694*/ /*SwitchType*/ 27, MVT::v4i32,// ->73723
34838 : /* 73696*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
34839 : /* 73698*/ OPC_EmitMergeInputChains1_0,
34840 : /* 73699*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
34841 : /* 73702*/ OPC_EmitNodeXForm, 5, 4, // extract_glc
34842 : /* 73705*/ OPC_EmitNodeXForm, 6, 4, // extract_slc
34843 : /* 73708*/ OPC_EmitInteger, MVT::i1, 0,
34844 : /* 73711*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
34845 : MVT::v4i32, 6/*#Ops*/, 1, 2, 5, 6, 7, 8,
34846 : // Src: (SIbuffer_load_format_d16:{ *:[v4i32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
34847 : // Dst: (BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFSET:{ *:[v4i32] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34848 : /* 73723*/ /*SwitchType*/ 27, MVT::v2i16,// ->73752
34849 : /* 73725*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
34850 : /* 73727*/ OPC_EmitMergeInputChains1_0,
34851 : /* 73728*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
34852 : /* 73731*/ OPC_EmitNodeXForm, 5, 4, // extract_glc
34853 : /* 73734*/ OPC_EmitNodeXForm, 6, 4, // extract_slc
34854 : /* 73737*/ OPC_EmitInteger, MVT::i1, 0,
34855 : /* 73740*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_XY_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
34856 : MVT::v2i16, 6/*#Ops*/, 1, 2, 5, 6, 7, 8,
34857 : // Src: (SIbuffer_load_format_d16:{ *:[v2i16] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
34858 : // Dst: (BUFFER_LOAD_FORMAT_D16_XY_OFFSET:{ *:[v2i16] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34859 : /* 73752*/ /*SwitchType*/ 27, MVT::v4i16,// ->73781
34860 : /* 73754*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
34861 : /* 73756*/ OPC_EmitMergeInputChains1_0,
34862 : /* 73757*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
34863 : /* 73760*/ OPC_EmitNodeXForm, 5, 4, // extract_glc
34864 : /* 73763*/ OPC_EmitNodeXForm, 6, 4, // extract_slc
34865 : /* 73766*/ OPC_EmitInteger, MVT::i1, 0,
34866 : /* 73769*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZW_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
34867 : MVT::v4i16, 6/*#Ops*/, 1, 2, 5, 6, 7, 8,
34868 : // Src: (SIbuffer_load_format_d16:{ *:[v4i16] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
34869 : // Dst: (BUFFER_LOAD_FORMAT_D16_XYZW_OFFSET:{ *:[v4i16] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34870 : /* 73781*/ 0, // EndSwitchType
34871 : /* 73782*/ /*Scope*/ 12|128,1/*140*/, /*->73924*/
34872 : /* 73784*/ OPC_RecordChild3, // #2 = $voffset
34873 : /* 73785*/ OPC_RecordChild4, // #3 = $soffset
34874 : /* 73786*/ OPC_RecordChild5, // #4 = $offset
34875 : /* 73787*/ OPC_MoveChild5,
34876 : /* 73788*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34877 : /* 73791*/ OPC_MoveParent,
34878 : /* 73792*/ OPC_RecordChild6, // #5 = $cachepolicy
34879 : /* 73793*/ OPC_MoveChild6,
34880 : /* 73794*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34881 : /* 73797*/ OPC_MoveParent,
34882 : /* 73798*/ OPC_MoveChild7,
34883 : /* 73799*/ OPC_CheckInteger, 0,
34884 : /* 73801*/ OPC_MoveParent,
34885 : /* 73802*/ OPC_SwitchType /*4 cases */, 28, MVT::v2i32,// ->73833
34886 : /* 73805*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
34887 : /* 73807*/ OPC_EmitMergeInputChains1_0,
34888 : /* 73808*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
34889 : /* 73811*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
34890 : /* 73814*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
34891 : /* 73817*/ OPC_EmitInteger, MVT::i1, 0,
34892 : /* 73820*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
34893 : MVT::v2i32, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
34894 : // Src: (SIbuffer_load_format_d16:{ *:[v2i32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
34895 : // Dst: (BUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFEN:{ *:[v2i32] } ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34896 : /* 73833*/ /*SwitchType*/ 28, MVT::v4i32,// ->73863
34897 : /* 73835*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
34898 : /* 73837*/ OPC_EmitMergeInputChains1_0,
34899 : /* 73838*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
34900 : /* 73841*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
34901 : /* 73844*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
34902 : /* 73847*/ OPC_EmitInteger, MVT::i1, 0,
34903 : /* 73850*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
34904 : MVT::v4i32, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
34905 : // Src: (SIbuffer_load_format_d16:{ *:[v4i32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
34906 : // Dst: (BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFEN:{ *:[v4i32] } ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34907 : /* 73863*/ /*SwitchType*/ 28, MVT::v2i16,// ->73893
34908 : /* 73865*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
34909 : /* 73867*/ OPC_EmitMergeInputChains1_0,
34910 : /* 73868*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
34911 : /* 73871*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
34912 : /* 73874*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
34913 : /* 73877*/ OPC_EmitInteger, MVT::i1, 0,
34914 : /* 73880*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_XY_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
34915 : MVT::v2i16, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
34916 : // Src: (SIbuffer_load_format_d16:{ *:[v2i16] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
34917 : // Dst: (BUFFER_LOAD_FORMAT_D16_XY_OFFEN:{ *:[v2i16] } ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34918 : /* 73893*/ /*SwitchType*/ 28, MVT::v4i16,// ->73923
34919 : /* 73895*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
34920 : /* 73897*/ OPC_EmitMergeInputChains1_0,
34921 : /* 73898*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
34922 : /* 73901*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
34923 : /* 73904*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
34924 : /* 73907*/ OPC_EmitInteger, MVT::i1, 0,
34925 : /* 73910*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZW_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
34926 : MVT::v4i16, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
34927 : // Src: (SIbuffer_load_format_d16:{ *:[v4i16] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
34928 : // Dst: (BUFFER_LOAD_FORMAT_D16_XYZW_OFFEN:{ *:[v4i16] } ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34929 : /* 73923*/ 0, // EndSwitchType
34930 : /* 73924*/ 0, /*End of Scope*/
34931 : /* 73925*/ /*Scope*/ 114|128,2/*370*/, /*->74297*/
34932 : /* 73927*/ OPC_RecordChild2, // #2 = $vindex
34933 : /* 73928*/ OPC_Scope, 14|128,1/*142*/, /*->74073*/ // 2 children in Scope
34934 : /* 73931*/ OPC_CheckChild3Integer, 0,
34935 : /* 73933*/ OPC_RecordChild4, // #3 = $soffset
34936 : /* 73934*/ OPC_RecordChild5, // #4 = $offset
34937 : /* 73935*/ OPC_MoveChild5,
34938 : /* 73936*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34939 : /* 73939*/ OPC_MoveParent,
34940 : /* 73940*/ OPC_RecordChild6, // #5 = $cachepolicy
34941 : /* 73941*/ OPC_MoveChild6,
34942 : /* 73942*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34943 : /* 73945*/ OPC_MoveParent,
34944 : /* 73946*/ OPC_MoveChild7,
34945 : /* 73947*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34946 : /* 73950*/ OPC_MoveParent,
34947 : /* 73951*/ OPC_SwitchType /*4 cases */, 28, MVT::v2i32,// ->73982
34948 : /* 73954*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
34949 : /* 73956*/ OPC_EmitMergeInputChains1_0,
34950 : /* 73957*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
34951 : /* 73960*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
34952 : /* 73963*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
34953 : /* 73966*/ OPC_EmitInteger, MVT::i1, 0,
34954 : /* 73969*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_XY_gfx80_IDXEN), 0|OPFL_Chain|OPFL_MemRefs,
34955 : MVT::v2i32, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
34956 : // Src: (SIbuffer_load_format_d16:{ *:[v2i32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
34957 : // Dst: (BUFFER_LOAD_FORMAT_D16_XY_gfx80_IDXEN:{ *:[v2i32] } ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34958 : /* 73982*/ /*SwitchType*/ 28, MVT::v4i32,// ->74012
34959 : /* 73984*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
34960 : /* 73986*/ OPC_EmitMergeInputChains1_0,
34961 : /* 73987*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
34962 : /* 73990*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
34963 : /* 73993*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
34964 : /* 73996*/ OPC_EmitInteger, MVT::i1, 0,
34965 : /* 73999*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_IDXEN), 0|OPFL_Chain|OPFL_MemRefs,
34966 : MVT::v4i32, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
34967 : // Src: (SIbuffer_load_format_d16:{ *:[v4i32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
34968 : // Dst: (BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_IDXEN:{ *:[v4i32] } ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34969 : /* 74012*/ /*SwitchType*/ 28, MVT::v2i16,// ->74042
34970 : /* 74014*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
34971 : /* 74016*/ OPC_EmitMergeInputChains1_0,
34972 : /* 74017*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
34973 : /* 74020*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
34974 : /* 74023*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
34975 : /* 74026*/ OPC_EmitInteger, MVT::i1, 0,
34976 : /* 74029*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_XY_IDXEN), 0|OPFL_Chain|OPFL_MemRefs,
34977 : MVT::v2i16, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
34978 : // Src: (SIbuffer_load_format_d16:{ *:[v2i16] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
34979 : // Dst: (BUFFER_LOAD_FORMAT_D16_XY_IDXEN:{ *:[v2i16] } ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34980 : /* 74042*/ /*SwitchType*/ 28, MVT::v4i16,// ->74072
34981 : /* 74044*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
34982 : /* 74046*/ OPC_EmitMergeInputChains1_0,
34983 : /* 74047*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
34984 : /* 74050*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
34985 : /* 74053*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
34986 : /* 74056*/ OPC_EmitInteger, MVT::i1, 0,
34987 : /* 74059*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZW_IDXEN), 0|OPFL_Chain|OPFL_MemRefs,
34988 : MVT::v4i16, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
34989 : // Src: (SIbuffer_load_format_d16:{ *:[v4i16] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
34990 : // Dst: (BUFFER_LOAD_FORMAT_D16_XYZW_IDXEN:{ *:[v4i16] } ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
34991 : /* 74072*/ 0, // EndSwitchType
34992 : /* 74073*/ /*Scope*/ 93|128,1/*221*/, /*->74296*/
34993 : /* 74075*/ OPC_RecordChild3, // #3 = $voffset
34994 : /* 74076*/ OPC_RecordChild4, // #4 = $soffset
34995 : /* 74077*/ OPC_RecordChild5, // #5 = $offset
34996 : /* 74078*/ OPC_MoveChild5,
34997 : /* 74079*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
34998 : /* 74082*/ OPC_MoveParent,
34999 : /* 74083*/ OPC_RecordChild6, // #6 = $cachepolicy
35000 : /* 74084*/ OPC_MoveChild6,
35001 : /* 74085*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35002 : /* 74088*/ OPC_MoveParent,
35003 : /* 74089*/ OPC_MoveChild7,
35004 : /* 74090*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35005 : /* 74093*/ OPC_MoveParent,
35006 : /* 74094*/ OPC_SwitchType /*4 cases */, 48, MVT::v2i32,// ->74145
35007 : /* 74097*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
35008 : /* 74099*/ OPC_EmitMergeInputChains1_0,
35009 : /* 74100*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
35010 : /* 74103*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
35011 : /* 74106*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
35012 : /* 74109*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
35013 : MVT::i64, 5/*#Ops*/, 7, 2, 8, 3, 9, // Results = #10
35014 : /* 74120*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
35015 : /* 74123*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
35016 : /* 74126*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
35017 : /* 74129*/ OPC_EmitInteger, MVT::i1, 0,
35018 : /* 74132*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_XY_gfx80_BOTHEN), 0|OPFL_Chain|OPFL_MemRefs,
35019 : MVT::v2i32, 7/*#Ops*/, 10, 1, 4, 11, 12, 13, 14,
35020 : // Src: (SIbuffer_load_format_d16:{ *:[v2i32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
35021 : // Dst: (BUFFER_LOAD_FORMAT_D16_XY_gfx80_BOTHEN:{ *:[v2i32] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35022 : /* 74145*/ /*SwitchType*/ 48, MVT::v4i32,// ->74195
35023 : /* 74147*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
35024 : /* 74149*/ OPC_EmitMergeInputChains1_0,
35025 : /* 74150*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
35026 : /* 74153*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
35027 : /* 74156*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
35028 : /* 74159*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
35029 : MVT::i64, 5/*#Ops*/, 7, 2, 8, 3, 9, // Results = #10
35030 : /* 74170*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
35031 : /* 74173*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
35032 : /* 74176*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
35033 : /* 74179*/ OPC_EmitInteger, MVT::i1, 0,
35034 : /* 74182*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_BOTHEN), 0|OPFL_Chain|OPFL_MemRefs,
35035 : MVT::v4i32, 7/*#Ops*/, 10, 1, 4, 11, 12, 13, 14,
35036 : // Src: (SIbuffer_load_format_d16:{ *:[v4i32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
35037 : // Dst: (BUFFER_LOAD_FORMAT_D16_XYZW_gfx80_BOTHEN:{ *:[v4i32] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35038 : /* 74195*/ /*SwitchType*/ 48, MVT::v2i16,// ->74245
35039 : /* 74197*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
35040 : /* 74199*/ OPC_EmitMergeInputChains1_0,
35041 : /* 74200*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
35042 : /* 74203*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
35043 : /* 74206*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
35044 : /* 74209*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
35045 : MVT::i64, 5/*#Ops*/, 7, 2, 8, 3, 9, // Results = #10
35046 : /* 74220*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
35047 : /* 74223*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
35048 : /* 74226*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
35049 : /* 74229*/ OPC_EmitInteger, MVT::i1, 0,
35050 : /* 74232*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_XY_BOTHEN), 0|OPFL_Chain|OPFL_MemRefs,
35051 : MVT::v2i16, 7/*#Ops*/, 10, 1, 4, 11, 12, 13, 14,
35052 : // Src: (SIbuffer_load_format_d16:{ *:[v2i16] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
35053 : // Dst: (BUFFER_LOAD_FORMAT_D16_XY_BOTHEN:{ *:[v2i16] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35054 : /* 74245*/ /*SwitchType*/ 48, MVT::v4i16,// ->74295
35055 : /* 74247*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
35056 : /* 74249*/ OPC_EmitMergeInputChains1_0,
35057 : /* 74250*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
35058 : /* 74253*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
35059 : /* 74256*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
35060 : /* 74259*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
35061 : MVT::i64, 5/*#Ops*/, 7, 2, 8, 3, 9, // Results = #10
35062 : /* 74270*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
35063 : /* 74273*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
35064 : /* 74276*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
35065 : /* 74279*/ OPC_EmitInteger, MVT::i1, 0,
35066 : /* 74282*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN), 0|OPFL_Chain|OPFL_MemRefs,
35067 : MVT::v4i16, 7/*#Ops*/, 10, 1, 4, 11, 12, 13, 14,
35068 : // Src: (SIbuffer_load_format_d16:{ *:[v4i16] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
35069 : // Dst: (BUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN:{ *:[v4i16] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35070 : /* 74295*/ 0, // EndSwitchType
35071 : /* 74296*/ 0, /*End of Scope*/
35072 : /* 74297*/ /*Scope*/ 37|128,1/*165*/, /*->74464*/
35073 : /* 74299*/ OPC_CheckChild2Integer, 0,
35074 : /* 74301*/ OPC_Scope, 79, /*->74382*/ // 2 children in Scope
35075 : /* 74303*/ OPC_CheckChild3Integer, 0,
35076 : /* 74305*/ OPC_RecordChild4, // #2 = $soffset
35077 : /* 74306*/ OPC_RecordChild5, // #3 = $offset
35078 : /* 74307*/ OPC_MoveChild5,
35079 : /* 74308*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35080 : /* 74311*/ OPC_MoveParent,
35081 : /* 74312*/ OPC_RecordChild6, // #4 = $cachepolicy
35082 : /* 74313*/ OPC_MoveChild6,
35083 : /* 74314*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35084 : /* 74317*/ OPC_MoveParent,
35085 : /* 74318*/ OPC_MoveChild7,
35086 : /* 74319*/ OPC_CheckInteger, 0,
35087 : /* 74321*/ OPC_MoveParent,
35088 : /* 74322*/ OPC_SwitchType /*2 cases */, 27, MVT::v2f16,// ->74352
35089 : /* 74325*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
35090 : /* 74327*/ OPC_EmitMergeInputChains1_0,
35091 : /* 74328*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
35092 : /* 74331*/ OPC_EmitNodeXForm, 5, 4, // extract_glc
35093 : /* 74334*/ OPC_EmitNodeXForm, 6, 4, // extract_slc
35094 : /* 74337*/ OPC_EmitInteger, MVT::i1, 0,
35095 : /* 74340*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_XY_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
35096 : MVT::v2f16, 6/*#Ops*/, 1, 2, 5, 6, 7, 8,
35097 : // Src: (SIbuffer_load_format_d16:{ *:[v2f16] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
35098 : // Dst: (BUFFER_LOAD_FORMAT_D16_XY_OFFSET:{ *:[v2f16] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35099 : /* 74352*/ /*SwitchType*/ 27, MVT::v4f16,// ->74381
35100 : /* 74354*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
35101 : /* 74356*/ OPC_EmitMergeInputChains1_0,
35102 : /* 74357*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
35103 : /* 74360*/ OPC_EmitNodeXForm, 5, 4, // extract_glc
35104 : /* 74363*/ OPC_EmitNodeXForm, 6, 4, // extract_slc
35105 : /* 74366*/ OPC_EmitInteger, MVT::i1, 0,
35106 : /* 74369*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZW_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
35107 : MVT::v4f16, 6/*#Ops*/, 1, 2, 5, 6, 7, 8,
35108 : // Src: (SIbuffer_load_format_d16:{ *:[v4f16] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
35109 : // Dst: (BUFFER_LOAD_FORMAT_D16_XYZW_OFFSET:{ *:[v4f16] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35110 : /* 74381*/ 0, // EndSwitchType
35111 : /* 74382*/ /*Scope*/ 80, /*->74463*/
35112 : /* 74383*/ OPC_RecordChild3, // #2 = $voffset
35113 : /* 74384*/ OPC_RecordChild4, // #3 = $soffset
35114 : /* 74385*/ OPC_RecordChild5, // #4 = $offset
35115 : /* 74386*/ OPC_MoveChild5,
35116 : /* 74387*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35117 : /* 74390*/ OPC_MoveParent,
35118 : /* 74391*/ OPC_RecordChild6, // #5 = $cachepolicy
35119 : /* 74392*/ OPC_MoveChild6,
35120 : /* 74393*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35121 : /* 74396*/ OPC_MoveParent,
35122 : /* 74397*/ OPC_MoveChild7,
35123 : /* 74398*/ OPC_CheckInteger, 0,
35124 : /* 74400*/ OPC_MoveParent,
35125 : /* 74401*/ OPC_SwitchType /*2 cases */, 28, MVT::v2f16,// ->74432
35126 : /* 74404*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
35127 : /* 74406*/ OPC_EmitMergeInputChains1_0,
35128 : /* 74407*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
35129 : /* 74410*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
35130 : /* 74413*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
35131 : /* 74416*/ OPC_EmitInteger, MVT::i1, 0,
35132 : /* 74419*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_XY_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
35133 : MVT::v2f16, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
35134 : // Src: (SIbuffer_load_format_d16:{ *:[v2f16] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
35135 : // Dst: (BUFFER_LOAD_FORMAT_D16_XY_OFFEN:{ *:[v2f16] } ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35136 : /* 74432*/ /*SwitchType*/ 28, MVT::v4f16,// ->74462
35137 : /* 74434*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
35138 : /* 74436*/ OPC_EmitMergeInputChains1_0,
35139 : /* 74437*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
35140 : /* 74440*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
35141 : /* 74443*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
35142 : /* 74446*/ OPC_EmitInteger, MVT::i1, 0,
35143 : /* 74449*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZW_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
35144 : MVT::v4f16, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
35145 : // Src: (SIbuffer_load_format_d16:{ *:[v4f16] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
35146 : // Dst: (BUFFER_LOAD_FORMAT_D16_XYZW_OFFEN:{ *:[v4f16] } ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35147 : /* 74462*/ 0, // EndSwitchType
35148 : /* 74463*/ 0, /*End of Scope*/
35149 : /* 74464*/ /*Scope*/ 80|128,1/*208*/, /*->74674*/
35150 : /* 74466*/ OPC_RecordChild2, // #2 = $vindex
35151 : /* 74467*/ OPC_Scope, 82, /*->74551*/ // 2 children in Scope
35152 : /* 74469*/ OPC_CheckChild3Integer, 0,
35153 : /* 74471*/ OPC_RecordChild4, // #3 = $soffset
35154 : /* 74472*/ OPC_RecordChild5, // #4 = $offset
35155 : /* 74473*/ OPC_MoveChild5,
35156 : /* 74474*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35157 : /* 74477*/ OPC_MoveParent,
35158 : /* 74478*/ OPC_RecordChild6, // #5 = $cachepolicy
35159 : /* 74479*/ OPC_MoveChild6,
35160 : /* 74480*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35161 : /* 74483*/ OPC_MoveParent,
35162 : /* 74484*/ OPC_MoveChild7,
35163 : /* 74485*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35164 : /* 74488*/ OPC_MoveParent,
35165 : /* 74489*/ OPC_SwitchType /*2 cases */, 28, MVT::v2f16,// ->74520
35166 : /* 74492*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
35167 : /* 74494*/ OPC_EmitMergeInputChains1_0,
35168 : /* 74495*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
35169 : /* 74498*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
35170 : /* 74501*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
35171 : /* 74504*/ OPC_EmitInteger, MVT::i1, 0,
35172 : /* 74507*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_XY_IDXEN), 0|OPFL_Chain|OPFL_MemRefs,
35173 : MVT::v2f16, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
35174 : // Src: (SIbuffer_load_format_d16:{ *:[v2f16] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
35175 : // Dst: (BUFFER_LOAD_FORMAT_D16_XY_IDXEN:{ *:[v2f16] } ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35176 : /* 74520*/ /*SwitchType*/ 28, MVT::v4f16,// ->74550
35177 : /* 74522*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
35178 : /* 74524*/ OPC_EmitMergeInputChains1_0,
35179 : /* 74525*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
35180 : /* 74528*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
35181 : /* 74531*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
35182 : /* 74534*/ OPC_EmitInteger, MVT::i1, 0,
35183 : /* 74537*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZW_IDXEN), 0|OPFL_Chain|OPFL_MemRefs,
35184 : MVT::v4f16, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
35185 : // Src: (SIbuffer_load_format_d16:{ *:[v4f16] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
35186 : // Dst: (BUFFER_LOAD_FORMAT_D16_XYZW_IDXEN:{ *:[v4f16] } ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35187 : /* 74550*/ 0, // EndSwitchType
35188 : /* 74551*/ /*Scope*/ 121, /*->74673*/
35189 : /* 74552*/ OPC_RecordChild3, // #3 = $voffset
35190 : /* 74553*/ OPC_RecordChild4, // #4 = $soffset
35191 : /* 74554*/ OPC_RecordChild5, // #5 = $offset
35192 : /* 74555*/ OPC_MoveChild5,
35193 : /* 74556*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35194 : /* 74559*/ OPC_MoveParent,
35195 : /* 74560*/ OPC_RecordChild6, // #6 = $cachepolicy
35196 : /* 74561*/ OPC_MoveChild6,
35197 : /* 74562*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35198 : /* 74565*/ OPC_MoveParent,
35199 : /* 74566*/ OPC_MoveChild7,
35200 : /* 74567*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35201 : /* 74570*/ OPC_MoveParent,
35202 : /* 74571*/ OPC_SwitchType /*2 cases */, 48, MVT::v2f16,// ->74622
35203 : /* 74574*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
35204 : /* 74576*/ OPC_EmitMergeInputChains1_0,
35205 : /* 74577*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
35206 : /* 74580*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
35207 : /* 74583*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
35208 : /* 74586*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
35209 : MVT::i64, 5/*#Ops*/, 7, 2, 8, 3, 9, // Results = #10
35210 : /* 74597*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
35211 : /* 74600*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
35212 : /* 74603*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
35213 : /* 74606*/ OPC_EmitInteger, MVT::i1, 0,
35214 : /* 74609*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_XY_BOTHEN), 0|OPFL_Chain|OPFL_MemRefs,
35215 : MVT::v2f16, 7/*#Ops*/, 10, 1, 4, 11, 12, 13, 14,
35216 : // Src: (SIbuffer_load_format_d16:{ *:[v2f16] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
35217 : // Dst: (BUFFER_LOAD_FORMAT_D16_XY_BOTHEN:{ *:[v2f16] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35218 : /* 74622*/ /*SwitchType*/ 48, MVT::v4f16,// ->74672
35219 : /* 74624*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
35220 : /* 74626*/ OPC_EmitMergeInputChains1_0,
35221 : /* 74627*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
35222 : /* 74630*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
35223 : /* 74633*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
35224 : /* 74636*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
35225 : MVT::i64, 5/*#Ops*/, 7, 2, 8, 3, 9, // Results = #10
35226 : /* 74647*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
35227 : /* 74650*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
35228 : /* 74653*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
35229 : /* 74656*/ OPC_EmitInteger, MVT::i1, 0,
35230 : /* 74659*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN), 0|OPFL_Chain|OPFL_MemRefs,
35231 : MVT::v4f16, 7/*#Ops*/, 10, 1, 4, 11, 12, 13, 14,
35232 : // Src: (SIbuffer_load_format_d16:{ *:[v4f16] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
35233 : // Dst: (BUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN:{ *:[v4f16] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35234 : /* 74672*/ 0, // EndSwitchType
35235 : /* 74673*/ 0, /*End of Scope*/
35236 : /* 74674*/ 0, /*End of Scope*/
35237 : /* 74675*/ /*SwitchOpcode*/ 63|128,9/*1215*/, TARGET_VAL(AMDGPUISD::BUFFER_LOAD),// ->75894
35238 : /* 74679*/ OPC_RecordMemRef,
35239 : /* 74680*/ OPC_RecordNode, // #0 = 'SIbuffer_load' chained node
35240 : /* 74681*/ OPC_RecordChild1, // #1 = $rsrc
35241 : /* 74682*/ OPC_Scope, 102, /*->74786*/ // 8 children in Scope
35242 : /* 74684*/ OPC_CheckChild2Integer, 0,
35243 : /* 74686*/ OPC_Scope, 48, /*->74736*/ // 2 children in Scope
35244 : /* 74688*/ OPC_CheckChild3Integer, 0,
35245 : /* 74690*/ OPC_RecordChild4, // #2 = $soffset
35246 : /* 74691*/ OPC_RecordChild5, // #3 = $offset
35247 : /* 74692*/ OPC_MoveChild5,
35248 : /* 74693*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35249 : /* 74696*/ OPC_MoveParent,
35250 : /* 74697*/ OPC_RecordChild6, // #4 = $cachepolicy
35251 : /* 74698*/ OPC_MoveChild6,
35252 : /* 74699*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35253 : /* 74702*/ OPC_MoveParent,
35254 : /* 74703*/ OPC_MoveChild7,
35255 : /* 74704*/ OPC_CheckInteger, 0,
35256 : /* 74706*/ OPC_MoveParent,
35257 : /* 74707*/ OPC_CheckType, MVT::i32,
35258 : /* 74709*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
35259 : /* 74711*/ OPC_EmitMergeInputChains1_0,
35260 : /* 74712*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
35261 : /* 74715*/ OPC_EmitNodeXForm, 5, 4, // extract_glc
35262 : /* 74718*/ OPC_EmitNodeXForm, 6, 4, // extract_slc
35263 : /* 74721*/ OPC_EmitInteger, MVT::i1, 0,
35264 : /* 74724*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORD_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
35265 : MVT::i32, 6/*#Ops*/, 1, 2, 5, 6, 7, 8,
35266 : // Src: (SIbuffer_load:{ *:[i32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
35267 : // Dst: (BUFFER_LOAD_DWORD_OFFSET:{ *:[i32] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35268 : /* 74736*/ /*Scope*/ 48, /*->74785*/
35269 : /* 74737*/ OPC_RecordChild3, // #2 = $voffset
35270 : /* 74738*/ OPC_RecordChild4, // #3 = $soffset
35271 : /* 74739*/ OPC_RecordChild5, // #4 = $offset
35272 : /* 74740*/ OPC_MoveChild5,
35273 : /* 74741*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35274 : /* 74744*/ OPC_MoveParent,
35275 : /* 74745*/ OPC_RecordChild6, // #5 = $cachepolicy
35276 : /* 74746*/ OPC_MoveChild6,
35277 : /* 74747*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35278 : /* 74750*/ OPC_MoveParent,
35279 : /* 74751*/ OPC_MoveChild7,
35280 : /* 74752*/ OPC_CheckInteger, 0,
35281 : /* 74754*/ OPC_MoveParent,
35282 : /* 74755*/ OPC_CheckType, MVT::i32,
35283 : /* 74757*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
35284 : /* 74759*/ OPC_EmitMergeInputChains1_0,
35285 : /* 74760*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
35286 : /* 74763*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
35287 : /* 74766*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
35288 : /* 74769*/ OPC_EmitInteger, MVT::i1, 0,
35289 : /* 74772*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORD_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
35290 : MVT::i32, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
35291 : // Src: (SIbuffer_load:{ *:[i32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
35292 : // Dst: (BUFFER_LOAD_DWORD_OFFEN:{ *:[i32] } ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35293 : /* 74785*/ 0, /*End of Scope*/
35294 : /* 74786*/ /*Scope*/ 124, /*->74911*/
35295 : /* 74787*/ OPC_RecordChild2, // #2 = $vindex
35296 : /* 74788*/ OPC_Scope, 50, /*->74840*/ // 2 children in Scope
35297 : /* 74790*/ OPC_CheckChild3Integer, 0,
35298 : /* 74792*/ OPC_RecordChild4, // #3 = $soffset
35299 : /* 74793*/ OPC_RecordChild5, // #4 = $offset
35300 : /* 74794*/ OPC_MoveChild5,
35301 : /* 74795*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35302 : /* 74798*/ OPC_MoveParent,
35303 : /* 74799*/ OPC_RecordChild6, // #5 = $cachepolicy
35304 : /* 74800*/ OPC_MoveChild6,
35305 : /* 74801*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35306 : /* 74804*/ OPC_MoveParent,
35307 : /* 74805*/ OPC_MoveChild7,
35308 : /* 74806*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35309 : /* 74809*/ OPC_MoveParent,
35310 : /* 74810*/ OPC_CheckType, MVT::i32,
35311 : /* 74812*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
35312 : /* 74814*/ OPC_EmitMergeInputChains1_0,
35313 : /* 74815*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
35314 : /* 74818*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
35315 : /* 74821*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
35316 : /* 74824*/ OPC_EmitInteger, MVT::i1, 0,
35317 : /* 74827*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORD_IDXEN), 0|OPFL_Chain|OPFL_MemRefs,
35318 : MVT::i32, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
35319 : // Src: (SIbuffer_load:{ *:[i32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
35320 : // Dst: (BUFFER_LOAD_DWORD_IDXEN:{ *:[i32] } ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35321 : /* 74840*/ /*Scope*/ 69, /*->74910*/
35322 : /* 74841*/ OPC_RecordChild3, // #3 = $voffset
35323 : /* 74842*/ OPC_RecordChild4, // #4 = $soffset
35324 : /* 74843*/ OPC_RecordChild5, // #5 = $offset
35325 : /* 74844*/ OPC_MoveChild5,
35326 : /* 74845*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35327 : /* 74848*/ OPC_MoveParent,
35328 : /* 74849*/ OPC_RecordChild6, // #6 = $cachepolicy
35329 : /* 74850*/ OPC_MoveChild6,
35330 : /* 74851*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35331 : /* 74854*/ OPC_MoveParent,
35332 : /* 74855*/ OPC_MoveChild7,
35333 : /* 74856*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35334 : /* 74859*/ OPC_MoveParent,
35335 : /* 74860*/ OPC_CheckType, MVT::i32,
35336 : /* 74862*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
35337 : /* 74864*/ OPC_EmitMergeInputChains1_0,
35338 : /* 74865*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
35339 : /* 74868*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
35340 : /* 74871*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
35341 : /* 74874*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
35342 : MVT::i64, 5/*#Ops*/, 7, 2, 8, 3, 9, // Results = #10
35343 : /* 74885*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
35344 : /* 74888*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
35345 : /* 74891*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
35346 : /* 74894*/ OPC_EmitInteger, MVT::i1, 0,
35347 : /* 74897*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORD_BOTHEN), 0|OPFL_Chain|OPFL_MemRefs,
35348 : MVT::i32, 7/*#Ops*/, 10, 1, 4, 11, 12, 13, 14,
35349 : // Src: (SIbuffer_load:{ *:[i32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
35350 : // Dst: (BUFFER_LOAD_DWORD_BOTHEN:{ *:[i32] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35351 : /* 74910*/ 0, /*End of Scope*/
35352 : /* 74911*/ /*Scope*/ 102, /*->75014*/
35353 : /* 74912*/ OPC_CheckChild2Integer, 0,
35354 : /* 74914*/ OPC_Scope, 48, /*->74964*/ // 2 children in Scope
35355 : /* 74916*/ OPC_CheckChild3Integer, 0,
35356 : /* 74918*/ OPC_RecordChild4, // #2 = $soffset
35357 : /* 74919*/ OPC_RecordChild5, // #3 = $offset
35358 : /* 74920*/ OPC_MoveChild5,
35359 : /* 74921*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35360 : /* 74924*/ OPC_MoveParent,
35361 : /* 74925*/ OPC_RecordChild6, // #4 = $cachepolicy
35362 : /* 74926*/ OPC_MoveChild6,
35363 : /* 74927*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35364 : /* 74930*/ OPC_MoveParent,
35365 : /* 74931*/ OPC_MoveChild7,
35366 : /* 74932*/ OPC_CheckInteger, 0,
35367 : /* 74934*/ OPC_MoveParent,
35368 : /* 74935*/ OPC_CheckType, MVT::f32,
35369 : /* 74937*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
35370 : /* 74939*/ OPC_EmitMergeInputChains1_0,
35371 : /* 74940*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
35372 : /* 74943*/ OPC_EmitNodeXForm, 5, 4, // extract_glc
35373 : /* 74946*/ OPC_EmitNodeXForm, 6, 4, // extract_slc
35374 : /* 74949*/ OPC_EmitInteger, MVT::i1, 0,
35375 : /* 74952*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORD_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
35376 : MVT::f32, 6/*#Ops*/, 1, 2, 5, 6, 7, 8,
35377 : // Src: (SIbuffer_load:{ *:[f32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
35378 : // Dst: (BUFFER_LOAD_DWORD_OFFSET:{ *:[f32] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35379 : /* 74964*/ /*Scope*/ 48, /*->75013*/
35380 : /* 74965*/ OPC_RecordChild3, // #2 = $voffset
35381 : /* 74966*/ OPC_RecordChild4, // #3 = $soffset
35382 : /* 74967*/ OPC_RecordChild5, // #4 = $offset
35383 : /* 74968*/ OPC_MoveChild5,
35384 : /* 74969*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35385 : /* 74972*/ OPC_MoveParent,
35386 : /* 74973*/ OPC_RecordChild6, // #5 = $cachepolicy
35387 : /* 74974*/ OPC_MoveChild6,
35388 : /* 74975*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35389 : /* 74978*/ OPC_MoveParent,
35390 : /* 74979*/ OPC_MoveChild7,
35391 : /* 74980*/ OPC_CheckInteger, 0,
35392 : /* 74982*/ OPC_MoveParent,
35393 : /* 74983*/ OPC_CheckType, MVT::f32,
35394 : /* 74985*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
35395 : /* 74987*/ OPC_EmitMergeInputChains1_0,
35396 : /* 74988*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
35397 : /* 74991*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
35398 : /* 74994*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
35399 : /* 74997*/ OPC_EmitInteger, MVT::i1, 0,
35400 : /* 75000*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORD_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
35401 : MVT::f32, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
35402 : // Src: (SIbuffer_load:{ *:[f32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
35403 : // Dst: (BUFFER_LOAD_DWORD_OFFEN:{ *:[f32] } ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35404 : /* 75013*/ 0, /*End of Scope*/
35405 : /* 75014*/ /*Scope*/ 124, /*->75139*/
35406 : /* 75015*/ OPC_RecordChild2, // #2 = $vindex
35407 : /* 75016*/ OPC_Scope, 50, /*->75068*/ // 2 children in Scope
35408 : /* 75018*/ OPC_CheckChild3Integer, 0,
35409 : /* 75020*/ OPC_RecordChild4, // #3 = $soffset
35410 : /* 75021*/ OPC_RecordChild5, // #4 = $offset
35411 : /* 75022*/ OPC_MoveChild5,
35412 : /* 75023*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35413 : /* 75026*/ OPC_MoveParent,
35414 : /* 75027*/ OPC_RecordChild6, // #5 = $cachepolicy
35415 : /* 75028*/ OPC_MoveChild6,
35416 : /* 75029*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35417 : /* 75032*/ OPC_MoveParent,
35418 : /* 75033*/ OPC_MoveChild7,
35419 : /* 75034*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35420 : /* 75037*/ OPC_MoveParent,
35421 : /* 75038*/ OPC_CheckType, MVT::f32,
35422 : /* 75040*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
35423 : /* 75042*/ OPC_EmitMergeInputChains1_0,
35424 : /* 75043*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
35425 : /* 75046*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
35426 : /* 75049*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
35427 : /* 75052*/ OPC_EmitInteger, MVT::i1, 0,
35428 : /* 75055*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORD_IDXEN), 0|OPFL_Chain|OPFL_MemRefs,
35429 : MVT::f32, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
35430 : // Src: (SIbuffer_load:{ *:[f32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
35431 : // Dst: (BUFFER_LOAD_DWORD_IDXEN:{ *:[f32] } ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35432 : /* 75068*/ /*Scope*/ 69, /*->75138*/
35433 : /* 75069*/ OPC_RecordChild3, // #3 = $voffset
35434 : /* 75070*/ OPC_RecordChild4, // #4 = $soffset
35435 : /* 75071*/ OPC_RecordChild5, // #5 = $offset
35436 : /* 75072*/ OPC_MoveChild5,
35437 : /* 75073*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35438 : /* 75076*/ OPC_MoveParent,
35439 : /* 75077*/ OPC_RecordChild6, // #6 = $cachepolicy
35440 : /* 75078*/ OPC_MoveChild6,
35441 : /* 75079*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35442 : /* 75082*/ OPC_MoveParent,
35443 : /* 75083*/ OPC_MoveChild7,
35444 : /* 75084*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35445 : /* 75087*/ OPC_MoveParent,
35446 : /* 75088*/ OPC_CheckType, MVT::f32,
35447 : /* 75090*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
35448 : /* 75092*/ OPC_EmitMergeInputChains1_0,
35449 : /* 75093*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
35450 : /* 75096*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
35451 : /* 75099*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
35452 : /* 75102*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
35453 : MVT::i64, 5/*#Ops*/, 7, 2, 8, 3, 9, // Results = #10
35454 : /* 75113*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
35455 : /* 75116*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
35456 : /* 75119*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
35457 : /* 75122*/ OPC_EmitInteger, MVT::i1, 0,
35458 : /* 75125*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORD_BOTHEN), 0|OPFL_Chain|OPFL_MemRefs,
35459 : MVT::f32, 7/*#Ops*/, 10, 1, 4, 11, 12, 13, 14,
35460 : // Src: (SIbuffer_load:{ *:[f32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
35461 : // Dst: (BUFFER_LOAD_DWORD_BOTHEN:{ *:[f32] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35462 : /* 75138*/ 0, /*End of Scope*/
35463 : /* 75139*/ /*Scope*/ 37|128,1/*165*/, /*->75306*/
35464 : /* 75141*/ OPC_CheckChild2Integer, 0,
35465 : /* 75143*/ OPC_Scope, 79, /*->75224*/ // 2 children in Scope
35466 : /* 75145*/ OPC_CheckChild3Integer, 0,
35467 : /* 75147*/ OPC_RecordChild4, // #2 = $soffset
35468 : /* 75148*/ OPC_RecordChild5, // #3 = $offset
35469 : /* 75149*/ OPC_MoveChild5,
35470 : /* 75150*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35471 : /* 75153*/ OPC_MoveParent,
35472 : /* 75154*/ OPC_RecordChild6, // #4 = $cachepolicy
35473 : /* 75155*/ OPC_MoveChild6,
35474 : /* 75156*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35475 : /* 75159*/ OPC_MoveParent,
35476 : /* 75160*/ OPC_MoveChild7,
35477 : /* 75161*/ OPC_CheckInteger, 0,
35478 : /* 75163*/ OPC_MoveParent,
35479 : /* 75164*/ OPC_SwitchType /*2 cases */, 27, MVT::v2i32,// ->75194
35480 : /* 75167*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
35481 : /* 75169*/ OPC_EmitMergeInputChains1_0,
35482 : /* 75170*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
35483 : /* 75173*/ OPC_EmitNodeXForm, 5, 4, // extract_glc
35484 : /* 75176*/ OPC_EmitNodeXForm, 6, 4, // extract_slc
35485 : /* 75179*/ OPC_EmitInteger, MVT::i1, 0,
35486 : /* 75182*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX2_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
35487 : MVT::v2i32, 6/*#Ops*/, 1, 2, 5, 6, 7, 8,
35488 : // Src: (SIbuffer_load:{ *:[v2i32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
35489 : // Dst: (BUFFER_LOAD_DWORDX2_OFFSET:{ *:[v2i32] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35490 : /* 75194*/ /*SwitchType*/ 27, MVT::v4i32,// ->75223
35491 : /* 75196*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
35492 : /* 75198*/ OPC_EmitMergeInputChains1_0,
35493 : /* 75199*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
35494 : /* 75202*/ OPC_EmitNodeXForm, 5, 4, // extract_glc
35495 : /* 75205*/ OPC_EmitNodeXForm, 6, 4, // extract_slc
35496 : /* 75208*/ OPC_EmitInteger, MVT::i1, 0,
35497 : /* 75211*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX4_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
35498 : MVT::v4i32, 6/*#Ops*/, 1, 2, 5, 6, 7, 8,
35499 : // Src: (SIbuffer_load:{ *:[v4i32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
35500 : // Dst: (BUFFER_LOAD_DWORDX4_OFFSET:{ *:[v4i32] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35501 : /* 75223*/ 0, // EndSwitchType
35502 : /* 75224*/ /*Scope*/ 80, /*->75305*/
35503 : /* 75225*/ OPC_RecordChild3, // #2 = $voffset
35504 : /* 75226*/ OPC_RecordChild4, // #3 = $soffset
35505 : /* 75227*/ OPC_RecordChild5, // #4 = $offset
35506 : /* 75228*/ OPC_MoveChild5,
35507 : /* 75229*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35508 : /* 75232*/ OPC_MoveParent,
35509 : /* 75233*/ OPC_RecordChild6, // #5 = $cachepolicy
35510 : /* 75234*/ OPC_MoveChild6,
35511 : /* 75235*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35512 : /* 75238*/ OPC_MoveParent,
35513 : /* 75239*/ OPC_MoveChild7,
35514 : /* 75240*/ OPC_CheckInteger, 0,
35515 : /* 75242*/ OPC_MoveParent,
35516 : /* 75243*/ OPC_SwitchType /*2 cases */, 28, MVT::v2i32,// ->75274
35517 : /* 75246*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
35518 : /* 75248*/ OPC_EmitMergeInputChains1_0,
35519 : /* 75249*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
35520 : /* 75252*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
35521 : /* 75255*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
35522 : /* 75258*/ OPC_EmitInteger, MVT::i1, 0,
35523 : /* 75261*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX2_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
35524 : MVT::v2i32, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
35525 : // Src: (SIbuffer_load:{ *:[v2i32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
35526 : // Dst: (BUFFER_LOAD_DWORDX2_OFFEN:{ *:[v2i32] } ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35527 : /* 75274*/ /*SwitchType*/ 28, MVT::v4i32,// ->75304
35528 : /* 75276*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
35529 : /* 75278*/ OPC_EmitMergeInputChains1_0,
35530 : /* 75279*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
35531 : /* 75282*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
35532 : /* 75285*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
35533 : /* 75288*/ OPC_EmitInteger, MVT::i1, 0,
35534 : /* 75291*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX4_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
35535 : MVT::v4i32, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
35536 : // Src: (SIbuffer_load:{ *:[v4i32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
35537 : // Dst: (BUFFER_LOAD_DWORDX4_OFFEN:{ *:[v4i32] } ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35538 : /* 75304*/ 0, // EndSwitchType
35539 : /* 75305*/ 0, /*End of Scope*/
35540 : /* 75306*/ /*Scope*/ 80|128,1/*208*/, /*->75516*/
35541 : /* 75308*/ OPC_RecordChild2, // #2 = $vindex
35542 : /* 75309*/ OPC_Scope, 82, /*->75393*/ // 2 children in Scope
35543 : /* 75311*/ OPC_CheckChild3Integer, 0,
35544 : /* 75313*/ OPC_RecordChild4, // #3 = $soffset
35545 : /* 75314*/ OPC_RecordChild5, // #4 = $offset
35546 : /* 75315*/ OPC_MoveChild5,
35547 : /* 75316*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35548 : /* 75319*/ OPC_MoveParent,
35549 : /* 75320*/ OPC_RecordChild6, // #5 = $cachepolicy
35550 : /* 75321*/ OPC_MoveChild6,
35551 : /* 75322*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35552 : /* 75325*/ OPC_MoveParent,
35553 : /* 75326*/ OPC_MoveChild7,
35554 : /* 75327*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35555 : /* 75330*/ OPC_MoveParent,
35556 : /* 75331*/ OPC_SwitchType /*2 cases */, 28, MVT::v2i32,// ->75362
35557 : /* 75334*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
35558 : /* 75336*/ OPC_EmitMergeInputChains1_0,
35559 : /* 75337*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
35560 : /* 75340*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
35561 : /* 75343*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
35562 : /* 75346*/ OPC_EmitInteger, MVT::i1, 0,
35563 : /* 75349*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX2_IDXEN), 0|OPFL_Chain|OPFL_MemRefs,
35564 : MVT::v2i32, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
35565 : // Src: (SIbuffer_load:{ *:[v2i32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
35566 : // Dst: (BUFFER_LOAD_DWORDX2_IDXEN:{ *:[v2i32] } ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35567 : /* 75362*/ /*SwitchType*/ 28, MVT::v4i32,// ->75392
35568 : /* 75364*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
35569 : /* 75366*/ OPC_EmitMergeInputChains1_0,
35570 : /* 75367*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
35571 : /* 75370*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
35572 : /* 75373*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
35573 : /* 75376*/ OPC_EmitInteger, MVT::i1, 0,
35574 : /* 75379*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX4_IDXEN), 0|OPFL_Chain|OPFL_MemRefs,
35575 : MVT::v4i32, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
35576 : // Src: (SIbuffer_load:{ *:[v4i32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
35577 : // Dst: (BUFFER_LOAD_DWORDX4_IDXEN:{ *:[v4i32] } ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35578 : /* 75392*/ 0, // EndSwitchType
35579 : /* 75393*/ /*Scope*/ 121, /*->75515*/
35580 : /* 75394*/ OPC_RecordChild3, // #3 = $voffset
35581 : /* 75395*/ OPC_RecordChild4, // #4 = $soffset
35582 : /* 75396*/ OPC_RecordChild5, // #5 = $offset
35583 : /* 75397*/ OPC_MoveChild5,
35584 : /* 75398*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35585 : /* 75401*/ OPC_MoveParent,
35586 : /* 75402*/ OPC_RecordChild6, // #6 = $cachepolicy
35587 : /* 75403*/ OPC_MoveChild6,
35588 : /* 75404*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35589 : /* 75407*/ OPC_MoveParent,
35590 : /* 75408*/ OPC_MoveChild7,
35591 : /* 75409*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35592 : /* 75412*/ OPC_MoveParent,
35593 : /* 75413*/ OPC_SwitchType /*2 cases */, 48, MVT::v2i32,// ->75464
35594 : /* 75416*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
35595 : /* 75418*/ OPC_EmitMergeInputChains1_0,
35596 : /* 75419*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
35597 : /* 75422*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
35598 : /* 75425*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
35599 : /* 75428*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
35600 : MVT::i64, 5/*#Ops*/, 7, 2, 8, 3, 9, // Results = #10
35601 : /* 75439*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
35602 : /* 75442*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
35603 : /* 75445*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
35604 : /* 75448*/ OPC_EmitInteger, MVT::i1, 0,
35605 : /* 75451*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX2_BOTHEN), 0|OPFL_Chain|OPFL_MemRefs,
35606 : MVT::v2i32, 7/*#Ops*/, 10, 1, 4, 11, 12, 13, 14,
35607 : // Src: (SIbuffer_load:{ *:[v2i32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
35608 : // Dst: (BUFFER_LOAD_DWORDX2_BOTHEN:{ *:[v2i32] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35609 : /* 75464*/ /*SwitchType*/ 48, MVT::v4i32,// ->75514
35610 : /* 75466*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
35611 : /* 75468*/ OPC_EmitMergeInputChains1_0,
35612 : /* 75469*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
35613 : /* 75472*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
35614 : /* 75475*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
35615 : /* 75478*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
35616 : MVT::i64, 5/*#Ops*/, 7, 2, 8, 3, 9, // Results = #10
35617 : /* 75489*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
35618 : /* 75492*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
35619 : /* 75495*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
35620 : /* 75498*/ OPC_EmitInteger, MVT::i1, 0,
35621 : /* 75501*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX4_BOTHEN), 0|OPFL_Chain|OPFL_MemRefs,
35622 : MVT::v4i32, 7/*#Ops*/, 10, 1, 4, 11, 12, 13, 14,
35623 : // Src: (SIbuffer_load:{ *:[v4i32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
35624 : // Dst: (BUFFER_LOAD_DWORDX4_BOTHEN:{ *:[v4i32] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35625 : /* 75514*/ 0, // EndSwitchType
35626 : /* 75515*/ 0, /*End of Scope*/
35627 : /* 75516*/ /*Scope*/ 37|128,1/*165*/, /*->75683*/
35628 : /* 75518*/ OPC_CheckChild2Integer, 0,
35629 : /* 75520*/ OPC_Scope, 79, /*->75601*/ // 2 children in Scope
35630 : /* 75522*/ OPC_CheckChild3Integer, 0,
35631 : /* 75524*/ OPC_RecordChild4, // #2 = $soffset
35632 : /* 75525*/ OPC_RecordChild5, // #3 = $offset
35633 : /* 75526*/ OPC_MoveChild5,
35634 : /* 75527*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35635 : /* 75530*/ OPC_MoveParent,
35636 : /* 75531*/ OPC_RecordChild6, // #4 = $cachepolicy
35637 : /* 75532*/ OPC_MoveChild6,
35638 : /* 75533*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35639 : /* 75536*/ OPC_MoveParent,
35640 : /* 75537*/ OPC_MoveChild7,
35641 : /* 75538*/ OPC_CheckInteger, 0,
35642 : /* 75540*/ OPC_MoveParent,
35643 : /* 75541*/ OPC_SwitchType /*2 cases */, 27, MVT::v2f32,// ->75571
35644 : /* 75544*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
35645 : /* 75546*/ OPC_EmitMergeInputChains1_0,
35646 : /* 75547*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
35647 : /* 75550*/ OPC_EmitNodeXForm, 5, 4, // extract_glc
35648 : /* 75553*/ OPC_EmitNodeXForm, 6, 4, // extract_slc
35649 : /* 75556*/ OPC_EmitInteger, MVT::i1, 0,
35650 : /* 75559*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX2_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
35651 : MVT::v2f32, 6/*#Ops*/, 1, 2, 5, 6, 7, 8,
35652 : // Src: (SIbuffer_load:{ *:[v2f32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
35653 : // Dst: (BUFFER_LOAD_DWORDX2_OFFSET:{ *:[v2f32] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35654 : /* 75571*/ /*SwitchType*/ 27, MVT::v4f32,// ->75600
35655 : /* 75573*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
35656 : /* 75575*/ OPC_EmitMergeInputChains1_0,
35657 : /* 75576*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
35658 : /* 75579*/ OPC_EmitNodeXForm, 5, 4, // extract_glc
35659 : /* 75582*/ OPC_EmitNodeXForm, 6, 4, // extract_slc
35660 : /* 75585*/ OPC_EmitInteger, MVT::i1, 0,
35661 : /* 75588*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX4_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
35662 : MVT::v4f32, 6/*#Ops*/, 1, 2, 5, 6, 7, 8,
35663 : // Src: (SIbuffer_load:{ *:[v4f32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
35664 : // Dst: (BUFFER_LOAD_DWORDX4_OFFSET:{ *:[v4f32] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35665 : /* 75600*/ 0, // EndSwitchType
35666 : /* 75601*/ /*Scope*/ 80, /*->75682*/
35667 : /* 75602*/ OPC_RecordChild3, // #2 = $voffset
35668 : /* 75603*/ OPC_RecordChild4, // #3 = $soffset
35669 : /* 75604*/ OPC_RecordChild5, // #4 = $offset
35670 : /* 75605*/ OPC_MoveChild5,
35671 : /* 75606*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35672 : /* 75609*/ OPC_MoveParent,
35673 : /* 75610*/ OPC_RecordChild6, // #5 = $cachepolicy
35674 : /* 75611*/ OPC_MoveChild6,
35675 : /* 75612*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35676 : /* 75615*/ OPC_MoveParent,
35677 : /* 75616*/ OPC_MoveChild7,
35678 : /* 75617*/ OPC_CheckInteger, 0,
35679 : /* 75619*/ OPC_MoveParent,
35680 : /* 75620*/ OPC_SwitchType /*2 cases */, 28, MVT::v2f32,// ->75651
35681 : /* 75623*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
35682 : /* 75625*/ OPC_EmitMergeInputChains1_0,
35683 : /* 75626*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
35684 : /* 75629*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
35685 : /* 75632*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
35686 : /* 75635*/ OPC_EmitInteger, MVT::i1, 0,
35687 : /* 75638*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX2_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
35688 : MVT::v2f32, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
35689 : // Src: (SIbuffer_load:{ *:[v2f32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
35690 : // Dst: (BUFFER_LOAD_DWORDX2_OFFEN:{ *:[v2f32] } ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35691 : /* 75651*/ /*SwitchType*/ 28, MVT::v4f32,// ->75681
35692 : /* 75653*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
35693 : /* 75655*/ OPC_EmitMergeInputChains1_0,
35694 : /* 75656*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
35695 : /* 75659*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
35696 : /* 75662*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
35697 : /* 75665*/ OPC_EmitInteger, MVT::i1, 0,
35698 : /* 75668*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX4_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
35699 : MVT::v4f32, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
35700 : // Src: (SIbuffer_load:{ *:[v4f32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
35701 : // Dst: (BUFFER_LOAD_DWORDX4_OFFEN:{ *:[v4f32] } ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35702 : /* 75681*/ 0, // EndSwitchType
35703 : /* 75682*/ 0, /*End of Scope*/
35704 : /* 75683*/ /*Scope*/ 80|128,1/*208*/, /*->75893*/
35705 : /* 75685*/ OPC_RecordChild2, // #2 = $vindex
35706 : /* 75686*/ OPC_Scope, 82, /*->75770*/ // 2 children in Scope
35707 : /* 75688*/ OPC_CheckChild3Integer, 0,
35708 : /* 75690*/ OPC_RecordChild4, // #3 = $soffset
35709 : /* 75691*/ OPC_RecordChild5, // #4 = $offset
35710 : /* 75692*/ OPC_MoveChild5,
35711 : /* 75693*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35712 : /* 75696*/ OPC_MoveParent,
35713 : /* 75697*/ OPC_RecordChild6, // #5 = $cachepolicy
35714 : /* 75698*/ OPC_MoveChild6,
35715 : /* 75699*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35716 : /* 75702*/ OPC_MoveParent,
35717 : /* 75703*/ OPC_MoveChild7,
35718 : /* 75704*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35719 : /* 75707*/ OPC_MoveParent,
35720 : /* 75708*/ OPC_SwitchType /*2 cases */, 28, MVT::v2f32,// ->75739
35721 : /* 75711*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
35722 : /* 75713*/ OPC_EmitMergeInputChains1_0,
35723 : /* 75714*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
35724 : /* 75717*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
35725 : /* 75720*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
35726 : /* 75723*/ OPC_EmitInteger, MVT::i1, 0,
35727 : /* 75726*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX2_IDXEN), 0|OPFL_Chain|OPFL_MemRefs,
35728 : MVT::v2f32, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
35729 : // Src: (SIbuffer_load:{ *:[v2f32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
35730 : // Dst: (BUFFER_LOAD_DWORDX2_IDXEN:{ *:[v2f32] } ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35731 : /* 75739*/ /*SwitchType*/ 28, MVT::v4f32,// ->75769
35732 : /* 75741*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
35733 : /* 75743*/ OPC_EmitMergeInputChains1_0,
35734 : /* 75744*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
35735 : /* 75747*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
35736 : /* 75750*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
35737 : /* 75753*/ OPC_EmitInteger, MVT::i1, 0,
35738 : /* 75756*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX4_IDXEN), 0|OPFL_Chain|OPFL_MemRefs,
35739 : MVT::v4f32, 7/*#Ops*/, 2, 1, 3, 6, 7, 8, 9,
35740 : // Src: (SIbuffer_load:{ *:[v4f32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
35741 : // Dst: (BUFFER_LOAD_DWORDX4_IDXEN:{ *:[v4f32] } ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35742 : /* 75769*/ 0, // EndSwitchType
35743 : /* 75770*/ /*Scope*/ 121, /*->75892*/
35744 : /* 75771*/ OPC_RecordChild3, // #3 = $voffset
35745 : /* 75772*/ OPC_RecordChild4, // #4 = $soffset
35746 : /* 75773*/ OPC_RecordChild5, // #5 = $offset
35747 : /* 75774*/ OPC_MoveChild5,
35748 : /* 75775*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35749 : /* 75778*/ OPC_MoveParent,
35750 : /* 75779*/ OPC_RecordChild6, // #6 = $cachepolicy
35751 : /* 75780*/ OPC_MoveChild6,
35752 : /* 75781*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35753 : /* 75784*/ OPC_MoveParent,
35754 : /* 75785*/ OPC_MoveChild7,
35755 : /* 75786*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35756 : /* 75789*/ OPC_MoveParent,
35757 : /* 75790*/ OPC_SwitchType /*2 cases */, 48, MVT::v2f32,// ->75841
35758 : /* 75793*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
35759 : /* 75795*/ OPC_EmitMergeInputChains1_0,
35760 : /* 75796*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
35761 : /* 75799*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
35762 : /* 75802*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
35763 : /* 75805*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
35764 : MVT::i64, 5/*#Ops*/, 7, 2, 8, 3, 9, // Results = #10
35765 : /* 75816*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
35766 : /* 75819*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
35767 : /* 75822*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
35768 : /* 75825*/ OPC_EmitInteger, MVT::i1, 0,
35769 : /* 75828*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX2_BOTHEN), 0|OPFL_Chain|OPFL_MemRefs,
35770 : MVT::v2f32, 7/*#Ops*/, 10, 1, 4, 11, 12, 13, 14,
35771 : // Src: (SIbuffer_load:{ *:[v2f32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
35772 : // Dst: (BUFFER_LOAD_DWORDX2_BOTHEN:{ *:[v2f32] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35773 : /* 75841*/ /*SwitchType*/ 48, MVT::v4f32,// ->75891
35774 : /* 75843*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
35775 : /* 75845*/ OPC_EmitMergeInputChains1_0,
35776 : /* 75846*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
35777 : /* 75849*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
35778 : /* 75852*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
35779 : /* 75855*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
35780 : MVT::i64, 5/*#Ops*/, 7, 2, 8, 3, 9, // Results = #10
35781 : /* 75866*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
35782 : /* 75869*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
35783 : /* 75872*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
35784 : /* 75875*/ OPC_EmitInteger, MVT::i1, 0,
35785 : /* 75878*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_DWORDX4_BOTHEN), 0|OPFL_Chain|OPFL_MemRefs,
35786 : MVT::v4f32, 7/*#Ops*/, 10, 1, 4, 11, 12, 13, 14,
35787 : // Src: (SIbuffer_load:{ *:[v4f32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
35788 : // Dst: (BUFFER_LOAD_DWORDX4_BOTHEN:{ *:[v4f32] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35789 : /* 75891*/ 0, // EndSwitchType
35790 : /* 75892*/ 0, /*End of Scope*/
35791 : /* 75893*/ 0, /*End of Scope*/
35792 : /* 75894*/ /*SwitchOpcode*/ 111|128,10/*1391*/, TARGET_VAL(AMDGPUISD::BUFFER_STORE_FORMAT),// ->77289
35793 : /* 75898*/ OPC_RecordMemRef,
35794 : /* 75899*/ OPC_RecordNode, // #0 = 'SIbuffer_store_format' chained node
35795 : /* 75900*/ OPC_RecordChild1, // #1 = $vdata
35796 : /* 75901*/ OPC_Scope, 101|128,1/*229*/, /*->76133*/ // 6 children in Scope
35797 : /* 75904*/ OPC_CheckChild1Type, MVT::f32,
35798 : /* 75906*/ OPC_RecordChild2, // #2 = $rsrc
35799 : /* 75907*/ OPC_Scope, 100, /*->76009*/ // 2 children in Scope
35800 : /* 75909*/ OPC_CheckChild3Integer, 0,
35801 : /* 75911*/ OPC_Scope, 47, /*->75960*/ // 2 children in Scope
35802 : /* 75913*/ OPC_CheckChild4Integer, 0,
35803 : /* 75915*/ OPC_RecordChild5, // #3 = $soffset
35804 : /* 75916*/ OPC_RecordChild6, // #4 = $offset
35805 : /* 75917*/ OPC_MoveChild6,
35806 : /* 75918*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35807 : /* 75921*/ OPC_MoveParent,
35808 : /* 75922*/ OPC_RecordChild7, // #5 = $cachepolicy
35809 : /* 75923*/ OPC_MoveChild7,
35810 : /* 75924*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35811 : /* 75927*/ OPC_MoveParent,
35812 : /* 75928*/ OPC_MoveChild, 8,
35813 : /* 75930*/ OPC_CheckInteger, 0,
35814 : /* 75932*/ OPC_MoveParent,
35815 : /* 75933*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
35816 : /* 75935*/ OPC_EmitMergeInputChains1_0,
35817 : /* 75936*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
35818 : /* 75939*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
35819 : /* 75942*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
35820 : /* 75945*/ OPC_EmitInteger, MVT::i1, 0,
35821 : /* 75948*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_X_OFFSET_exact), 0|OPFL_Chain|OPFL_MemRefs,
35822 : 7/*#Ops*/, 1, 2, 3, 6, 7, 8, 9,
35823 : // Src: (SIbuffer_store_format f32:{ *:[f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
35824 : // Dst: (BUFFER_STORE_FORMAT_X_OFFSET_exact ?:{ *:[f32] }:$vdata, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35825 : /* 75960*/ /*Scope*/ 47, /*->76008*/
35826 : /* 75961*/ OPC_RecordChild4, // #3 = $voffset
35827 : /* 75962*/ OPC_RecordChild5, // #4 = $soffset
35828 : /* 75963*/ OPC_RecordChild6, // #5 = $offset
35829 : /* 75964*/ OPC_MoveChild6,
35830 : /* 75965*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35831 : /* 75968*/ OPC_MoveParent,
35832 : /* 75969*/ OPC_RecordChild7, // #6 = $cachepolicy
35833 : /* 75970*/ OPC_MoveChild7,
35834 : /* 75971*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35835 : /* 75974*/ OPC_MoveParent,
35836 : /* 75975*/ OPC_MoveChild, 8,
35837 : /* 75977*/ OPC_CheckInteger, 0,
35838 : /* 75979*/ OPC_MoveParent,
35839 : /* 75980*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
35840 : /* 75982*/ OPC_EmitMergeInputChains1_0,
35841 : /* 75983*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
35842 : /* 75986*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
35843 : /* 75989*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
35844 : /* 75992*/ OPC_EmitInteger, MVT::i1, 0,
35845 : /* 75995*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_X_OFFEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
35846 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
35847 : // Src: (SIbuffer_store_format f32:{ *:[f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
35848 : // Dst: (BUFFER_STORE_FORMAT_X_OFFEN_exact ?:{ *:[f32] }:$vdata, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35849 : /* 76008*/ 0, /*End of Scope*/
35850 : /* 76009*/ /*Scope*/ 122, /*->76132*/
35851 : /* 76010*/ OPC_RecordChild3, // #3 = $vindex
35852 : /* 76011*/ OPC_Scope, 49, /*->76062*/ // 2 children in Scope
35853 : /* 76013*/ OPC_CheckChild4Integer, 0,
35854 : /* 76015*/ OPC_RecordChild5, // #4 = $soffset
35855 : /* 76016*/ OPC_RecordChild6, // #5 = $offset
35856 : /* 76017*/ OPC_MoveChild6,
35857 : /* 76018*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35858 : /* 76021*/ OPC_MoveParent,
35859 : /* 76022*/ OPC_RecordChild7, // #6 = $cachepolicy
35860 : /* 76023*/ OPC_MoveChild7,
35861 : /* 76024*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35862 : /* 76027*/ OPC_MoveParent,
35863 : /* 76028*/ OPC_MoveChild, 8,
35864 : /* 76030*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35865 : /* 76033*/ OPC_MoveParent,
35866 : /* 76034*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
35867 : /* 76036*/ OPC_EmitMergeInputChains1_0,
35868 : /* 76037*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
35869 : /* 76040*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
35870 : /* 76043*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
35871 : /* 76046*/ OPC_EmitInteger, MVT::i1, 0,
35872 : /* 76049*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_X_IDXEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
35873 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
35874 : // Src: (SIbuffer_store_format f32:{ *:[f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
35875 : // Dst: (BUFFER_STORE_FORMAT_X_IDXEN_exact ?:{ *:[f32] }:$vdata, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35876 : /* 76062*/ /*Scope*/ 68, /*->76131*/
35877 : /* 76063*/ OPC_RecordChild4, // #4 = $voffset
35878 : /* 76064*/ OPC_RecordChild5, // #5 = $soffset
35879 : /* 76065*/ OPC_RecordChild6, // #6 = $offset
35880 : /* 76066*/ OPC_MoveChild6,
35881 : /* 76067*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35882 : /* 76070*/ OPC_MoveParent,
35883 : /* 76071*/ OPC_RecordChild7, // #7 = $cachepolicy
35884 : /* 76072*/ OPC_MoveChild7,
35885 : /* 76073*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35886 : /* 76076*/ OPC_MoveParent,
35887 : /* 76077*/ OPC_MoveChild, 8,
35888 : /* 76079*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35889 : /* 76082*/ OPC_MoveParent,
35890 : /* 76083*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
35891 : /* 76085*/ OPC_EmitMergeInputChains1_0,
35892 : /* 76086*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
35893 : /* 76089*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
35894 : /* 76092*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
35895 : /* 76095*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
35896 : MVT::i64, 5/*#Ops*/, 8, 3, 9, 4, 10, // Results = #11
35897 : /* 76106*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
35898 : /* 76109*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
35899 : /* 76112*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
35900 : /* 76115*/ OPC_EmitInteger, MVT::i1, 0,
35901 : /* 76118*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_X_BOTHEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
35902 : 8/*#Ops*/, 1, 11, 2, 5, 12, 13, 14, 15,
35903 : // Src: (SIbuffer_store_format f32:{ *:[f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
35904 : // Dst: (BUFFER_STORE_FORMAT_X_BOTHEN_exact ?:{ *:[f32] }:$vdata, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35905 : /* 76131*/ 0, /*End of Scope*/
35906 : /* 76132*/ 0, /*End of Scope*/
35907 : /* 76133*/ /*Scope*/ 101|128,1/*229*/, /*->76364*/
35908 : /* 76135*/ OPC_CheckChild1Type, MVT::i32,
35909 : /* 76137*/ OPC_RecordChild2, // #2 = $rsrc
35910 : /* 76138*/ OPC_Scope, 100, /*->76240*/ // 2 children in Scope
35911 : /* 76140*/ OPC_CheckChild3Integer, 0,
35912 : /* 76142*/ OPC_Scope, 47, /*->76191*/ // 2 children in Scope
35913 : /* 76144*/ OPC_CheckChild4Integer, 0,
35914 : /* 76146*/ OPC_RecordChild5, // #3 = $soffset
35915 : /* 76147*/ OPC_RecordChild6, // #4 = $offset
35916 : /* 76148*/ OPC_MoveChild6,
35917 : /* 76149*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35918 : /* 76152*/ OPC_MoveParent,
35919 : /* 76153*/ OPC_RecordChild7, // #5 = $cachepolicy
35920 : /* 76154*/ OPC_MoveChild7,
35921 : /* 76155*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35922 : /* 76158*/ OPC_MoveParent,
35923 : /* 76159*/ OPC_MoveChild, 8,
35924 : /* 76161*/ OPC_CheckInteger, 0,
35925 : /* 76163*/ OPC_MoveParent,
35926 : /* 76164*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
35927 : /* 76166*/ OPC_EmitMergeInputChains1_0,
35928 : /* 76167*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
35929 : /* 76170*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
35930 : /* 76173*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
35931 : /* 76176*/ OPC_EmitInteger, MVT::i1, 0,
35932 : /* 76179*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_X_OFFSET_exact), 0|OPFL_Chain|OPFL_MemRefs,
35933 : 7/*#Ops*/, 1, 2, 3, 6, 7, 8, 9,
35934 : // Src: (SIbuffer_store_format i32:{ *:[i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
35935 : // Dst: (BUFFER_STORE_FORMAT_X_OFFSET_exact ?:{ *:[i32] }:$vdata, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35936 : /* 76191*/ /*Scope*/ 47, /*->76239*/
35937 : /* 76192*/ OPC_RecordChild4, // #3 = $voffset
35938 : /* 76193*/ OPC_RecordChild5, // #4 = $soffset
35939 : /* 76194*/ OPC_RecordChild6, // #5 = $offset
35940 : /* 76195*/ OPC_MoveChild6,
35941 : /* 76196*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35942 : /* 76199*/ OPC_MoveParent,
35943 : /* 76200*/ OPC_RecordChild7, // #6 = $cachepolicy
35944 : /* 76201*/ OPC_MoveChild7,
35945 : /* 76202*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35946 : /* 76205*/ OPC_MoveParent,
35947 : /* 76206*/ OPC_MoveChild, 8,
35948 : /* 76208*/ OPC_CheckInteger, 0,
35949 : /* 76210*/ OPC_MoveParent,
35950 : /* 76211*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
35951 : /* 76213*/ OPC_EmitMergeInputChains1_0,
35952 : /* 76214*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
35953 : /* 76217*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
35954 : /* 76220*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
35955 : /* 76223*/ OPC_EmitInteger, MVT::i1, 0,
35956 : /* 76226*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_X_OFFEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
35957 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
35958 : // Src: (SIbuffer_store_format i32:{ *:[i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
35959 : // Dst: (BUFFER_STORE_FORMAT_X_OFFEN_exact ?:{ *:[i32] }:$vdata, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35960 : /* 76239*/ 0, /*End of Scope*/
35961 : /* 76240*/ /*Scope*/ 122, /*->76363*/
35962 : /* 76241*/ OPC_RecordChild3, // #3 = $vindex
35963 : /* 76242*/ OPC_Scope, 49, /*->76293*/ // 2 children in Scope
35964 : /* 76244*/ OPC_CheckChild4Integer, 0,
35965 : /* 76246*/ OPC_RecordChild5, // #4 = $soffset
35966 : /* 76247*/ OPC_RecordChild6, // #5 = $offset
35967 : /* 76248*/ OPC_MoveChild6,
35968 : /* 76249*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35969 : /* 76252*/ OPC_MoveParent,
35970 : /* 76253*/ OPC_RecordChild7, // #6 = $cachepolicy
35971 : /* 76254*/ OPC_MoveChild7,
35972 : /* 76255*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35973 : /* 76258*/ OPC_MoveParent,
35974 : /* 76259*/ OPC_MoveChild, 8,
35975 : /* 76261*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35976 : /* 76264*/ OPC_MoveParent,
35977 : /* 76265*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
35978 : /* 76267*/ OPC_EmitMergeInputChains1_0,
35979 : /* 76268*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
35980 : /* 76271*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
35981 : /* 76274*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
35982 : /* 76277*/ OPC_EmitInteger, MVT::i1, 0,
35983 : /* 76280*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_X_IDXEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
35984 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
35985 : // Src: (SIbuffer_store_format i32:{ *:[i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
35986 : // Dst: (BUFFER_STORE_FORMAT_X_IDXEN_exact ?:{ *:[i32] }:$vdata, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
35987 : /* 76293*/ /*Scope*/ 68, /*->76362*/
35988 : /* 76294*/ OPC_RecordChild4, // #4 = $voffset
35989 : /* 76295*/ OPC_RecordChild5, // #5 = $soffset
35990 : /* 76296*/ OPC_RecordChild6, // #6 = $offset
35991 : /* 76297*/ OPC_MoveChild6,
35992 : /* 76298*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35993 : /* 76301*/ OPC_MoveParent,
35994 : /* 76302*/ OPC_RecordChild7, // #7 = $cachepolicy
35995 : /* 76303*/ OPC_MoveChild7,
35996 : /* 76304*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
35997 : /* 76307*/ OPC_MoveParent,
35998 : /* 76308*/ OPC_MoveChild, 8,
35999 : /* 76310*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36000 : /* 76313*/ OPC_MoveParent,
36001 : /* 76314*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
36002 : /* 76316*/ OPC_EmitMergeInputChains1_0,
36003 : /* 76317*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
36004 : /* 76320*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
36005 : /* 76323*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
36006 : /* 76326*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
36007 : MVT::i64, 5/*#Ops*/, 8, 3, 9, 4, 10, // Results = #11
36008 : /* 76337*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
36009 : /* 76340*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
36010 : /* 76343*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
36011 : /* 76346*/ OPC_EmitInteger, MVT::i1, 0,
36012 : /* 76349*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_X_BOTHEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
36013 : 8/*#Ops*/, 1, 11, 2, 5, 12, 13, 14, 15,
36014 : // Src: (SIbuffer_store_format i32:{ *:[i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
36015 : // Dst: (BUFFER_STORE_FORMAT_X_BOTHEN_exact ?:{ *:[i32] }:$vdata, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36016 : /* 76362*/ 0, /*End of Scope*/
36017 : /* 76363*/ 0, /*End of Scope*/
36018 : /* 76364*/ /*Scope*/ 101|128,1/*229*/, /*->76595*/
36019 : /* 76366*/ OPC_CheckChild1Type, MVT::v2f32,
36020 : /* 76368*/ OPC_RecordChild2, // #2 = $rsrc
36021 : /* 76369*/ OPC_Scope, 100, /*->76471*/ // 2 children in Scope
36022 : /* 76371*/ OPC_CheckChild3Integer, 0,
36023 : /* 76373*/ OPC_Scope, 47, /*->76422*/ // 2 children in Scope
36024 : /* 76375*/ OPC_CheckChild4Integer, 0,
36025 : /* 76377*/ OPC_RecordChild5, // #3 = $soffset
36026 : /* 76378*/ OPC_RecordChild6, // #4 = $offset
36027 : /* 76379*/ OPC_MoveChild6,
36028 : /* 76380*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36029 : /* 76383*/ OPC_MoveParent,
36030 : /* 76384*/ OPC_RecordChild7, // #5 = $cachepolicy
36031 : /* 76385*/ OPC_MoveChild7,
36032 : /* 76386*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36033 : /* 76389*/ OPC_MoveParent,
36034 : /* 76390*/ OPC_MoveChild, 8,
36035 : /* 76392*/ OPC_CheckInteger, 0,
36036 : /* 76394*/ OPC_MoveParent,
36037 : /* 76395*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
36038 : /* 76397*/ OPC_EmitMergeInputChains1_0,
36039 : /* 76398*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
36040 : /* 76401*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
36041 : /* 76404*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
36042 : /* 76407*/ OPC_EmitInteger, MVT::i1, 0,
36043 : /* 76410*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_XY_OFFSET_exact), 0|OPFL_Chain|OPFL_MemRefs,
36044 : 7/*#Ops*/, 1, 2, 3, 6, 7, 8, 9,
36045 : // Src: (SIbuffer_store_format v2f32:{ *:[v2f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
36046 : // Dst: (BUFFER_STORE_FORMAT_XY_OFFSET_exact ?:{ *:[v2f32] }:$vdata, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36047 : /* 76422*/ /*Scope*/ 47, /*->76470*/
36048 : /* 76423*/ OPC_RecordChild4, // #3 = $voffset
36049 : /* 76424*/ OPC_RecordChild5, // #4 = $soffset
36050 : /* 76425*/ OPC_RecordChild6, // #5 = $offset
36051 : /* 76426*/ OPC_MoveChild6,
36052 : /* 76427*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36053 : /* 76430*/ OPC_MoveParent,
36054 : /* 76431*/ OPC_RecordChild7, // #6 = $cachepolicy
36055 : /* 76432*/ OPC_MoveChild7,
36056 : /* 76433*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36057 : /* 76436*/ OPC_MoveParent,
36058 : /* 76437*/ OPC_MoveChild, 8,
36059 : /* 76439*/ OPC_CheckInteger, 0,
36060 : /* 76441*/ OPC_MoveParent,
36061 : /* 76442*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
36062 : /* 76444*/ OPC_EmitMergeInputChains1_0,
36063 : /* 76445*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
36064 : /* 76448*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
36065 : /* 76451*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
36066 : /* 76454*/ OPC_EmitInteger, MVT::i1, 0,
36067 : /* 76457*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_XY_OFFEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
36068 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
36069 : // Src: (SIbuffer_store_format v2f32:{ *:[v2f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
36070 : // Dst: (BUFFER_STORE_FORMAT_XY_OFFEN_exact ?:{ *:[v2f32] }:$vdata, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36071 : /* 76470*/ 0, /*End of Scope*/
36072 : /* 76471*/ /*Scope*/ 122, /*->76594*/
36073 : /* 76472*/ OPC_RecordChild3, // #3 = $vindex
36074 : /* 76473*/ OPC_Scope, 49, /*->76524*/ // 2 children in Scope
36075 : /* 76475*/ OPC_CheckChild4Integer, 0,
36076 : /* 76477*/ OPC_RecordChild5, // #4 = $soffset
36077 : /* 76478*/ OPC_RecordChild6, // #5 = $offset
36078 : /* 76479*/ OPC_MoveChild6,
36079 : /* 76480*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36080 : /* 76483*/ OPC_MoveParent,
36081 : /* 76484*/ OPC_RecordChild7, // #6 = $cachepolicy
36082 : /* 76485*/ OPC_MoveChild7,
36083 : /* 76486*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36084 : /* 76489*/ OPC_MoveParent,
36085 : /* 76490*/ OPC_MoveChild, 8,
36086 : /* 76492*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36087 : /* 76495*/ OPC_MoveParent,
36088 : /* 76496*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
36089 : /* 76498*/ OPC_EmitMergeInputChains1_0,
36090 : /* 76499*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
36091 : /* 76502*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
36092 : /* 76505*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
36093 : /* 76508*/ OPC_EmitInteger, MVT::i1, 0,
36094 : /* 76511*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_XY_IDXEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
36095 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
36096 : // Src: (SIbuffer_store_format v2f32:{ *:[v2f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
36097 : // Dst: (BUFFER_STORE_FORMAT_XY_IDXEN_exact ?:{ *:[v2f32] }:$vdata, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36098 : /* 76524*/ /*Scope*/ 68, /*->76593*/
36099 : /* 76525*/ OPC_RecordChild4, // #4 = $voffset
36100 : /* 76526*/ OPC_RecordChild5, // #5 = $soffset
36101 : /* 76527*/ OPC_RecordChild6, // #6 = $offset
36102 : /* 76528*/ OPC_MoveChild6,
36103 : /* 76529*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36104 : /* 76532*/ OPC_MoveParent,
36105 : /* 76533*/ OPC_RecordChild7, // #7 = $cachepolicy
36106 : /* 76534*/ OPC_MoveChild7,
36107 : /* 76535*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36108 : /* 76538*/ OPC_MoveParent,
36109 : /* 76539*/ OPC_MoveChild, 8,
36110 : /* 76541*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36111 : /* 76544*/ OPC_MoveParent,
36112 : /* 76545*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
36113 : /* 76547*/ OPC_EmitMergeInputChains1_0,
36114 : /* 76548*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
36115 : /* 76551*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
36116 : /* 76554*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
36117 : /* 76557*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
36118 : MVT::i64, 5/*#Ops*/, 8, 3, 9, 4, 10, // Results = #11
36119 : /* 76568*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
36120 : /* 76571*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
36121 : /* 76574*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
36122 : /* 76577*/ OPC_EmitInteger, MVT::i1, 0,
36123 : /* 76580*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_XY_BOTHEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
36124 : 8/*#Ops*/, 1, 11, 2, 5, 12, 13, 14, 15,
36125 : // Src: (SIbuffer_store_format v2f32:{ *:[v2f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
36126 : // Dst: (BUFFER_STORE_FORMAT_XY_BOTHEN_exact ?:{ *:[v2f32] }:$vdata, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36127 : /* 76593*/ 0, /*End of Scope*/
36128 : /* 76594*/ 0, /*End of Scope*/
36129 : /* 76595*/ /*Scope*/ 101|128,1/*229*/, /*->76826*/
36130 : /* 76597*/ OPC_CheckChild1Type, MVT::v2i32,
36131 : /* 76599*/ OPC_RecordChild2, // #2 = $rsrc
36132 : /* 76600*/ OPC_Scope, 100, /*->76702*/ // 2 children in Scope
36133 : /* 76602*/ OPC_CheckChild3Integer, 0,
36134 : /* 76604*/ OPC_Scope, 47, /*->76653*/ // 2 children in Scope
36135 : /* 76606*/ OPC_CheckChild4Integer, 0,
36136 : /* 76608*/ OPC_RecordChild5, // #3 = $soffset
36137 : /* 76609*/ OPC_RecordChild6, // #4 = $offset
36138 : /* 76610*/ OPC_MoveChild6,
36139 : /* 76611*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36140 : /* 76614*/ OPC_MoveParent,
36141 : /* 76615*/ OPC_RecordChild7, // #5 = $cachepolicy
36142 : /* 76616*/ OPC_MoveChild7,
36143 : /* 76617*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36144 : /* 76620*/ OPC_MoveParent,
36145 : /* 76621*/ OPC_MoveChild, 8,
36146 : /* 76623*/ OPC_CheckInteger, 0,
36147 : /* 76625*/ OPC_MoveParent,
36148 : /* 76626*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
36149 : /* 76628*/ OPC_EmitMergeInputChains1_0,
36150 : /* 76629*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
36151 : /* 76632*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
36152 : /* 76635*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
36153 : /* 76638*/ OPC_EmitInteger, MVT::i1, 0,
36154 : /* 76641*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_XY_OFFSET_exact), 0|OPFL_Chain|OPFL_MemRefs,
36155 : 7/*#Ops*/, 1, 2, 3, 6, 7, 8, 9,
36156 : // Src: (SIbuffer_store_format v2i32:{ *:[v2i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
36157 : // Dst: (BUFFER_STORE_FORMAT_XY_OFFSET_exact ?:{ *:[v2i32] }:$vdata, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36158 : /* 76653*/ /*Scope*/ 47, /*->76701*/
36159 : /* 76654*/ OPC_RecordChild4, // #3 = $voffset
36160 : /* 76655*/ OPC_RecordChild5, // #4 = $soffset
36161 : /* 76656*/ OPC_RecordChild6, // #5 = $offset
36162 : /* 76657*/ OPC_MoveChild6,
36163 : /* 76658*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36164 : /* 76661*/ OPC_MoveParent,
36165 : /* 76662*/ OPC_RecordChild7, // #6 = $cachepolicy
36166 : /* 76663*/ OPC_MoveChild7,
36167 : /* 76664*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36168 : /* 76667*/ OPC_MoveParent,
36169 : /* 76668*/ OPC_MoveChild, 8,
36170 : /* 76670*/ OPC_CheckInteger, 0,
36171 : /* 76672*/ OPC_MoveParent,
36172 : /* 76673*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
36173 : /* 76675*/ OPC_EmitMergeInputChains1_0,
36174 : /* 76676*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
36175 : /* 76679*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
36176 : /* 76682*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
36177 : /* 76685*/ OPC_EmitInteger, MVT::i1, 0,
36178 : /* 76688*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_XY_OFFEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
36179 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
36180 : // Src: (SIbuffer_store_format v2i32:{ *:[v2i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
36181 : // Dst: (BUFFER_STORE_FORMAT_XY_OFFEN_exact ?:{ *:[v2i32] }:$vdata, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36182 : /* 76701*/ 0, /*End of Scope*/
36183 : /* 76702*/ /*Scope*/ 122, /*->76825*/
36184 : /* 76703*/ OPC_RecordChild3, // #3 = $vindex
36185 : /* 76704*/ OPC_Scope, 49, /*->76755*/ // 2 children in Scope
36186 : /* 76706*/ OPC_CheckChild4Integer, 0,
36187 : /* 76708*/ OPC_RecordChild5, // #4 = $soffset
36188 : /* 76709*/ OPC_RecordChild6, // #5 = $offset
36189 : /* 76710*/ OPC_MoveChild6,
36190 : /* 76711*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36191 : /* 76714*/ OPC_MoveParent,
36192 : /* 76715*/ OPC_RecordChild7, // #6 = $cachepolicy
36193 : /* 76716*/ OPC_MoveChild7,
36194 : /* 76717*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36195 : /* 76720*/ OPC_MoveParent,
36196 : /* 76721*/ OPC_MoveChild, 8,
36197 : /* 76723*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36198 : /* 76726*/ OPC_MoveParent,
36199 : /* 76727*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
36200 : /* 76729*/ OPC_EmitMergeInputChains1_0,
36201 : /* 76730*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
36202 : /* 76733*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
36203 : /* 76736*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
36204 : /* 76739*/ OPC_EmitInteger, MVT::i1, 0,
36205 : /* 76742*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_XY_IDXEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
36206 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
36207 : // Src: (SIbuffer_store_format v2i32:{ *:[v2i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
36208 : // Dst: (BUFFER_STORE_FORMAT_XY_IDXEN_exact ?:{ *:[v2i32] }:$vdata, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36209 : /* 76755*/ /*Scope*/ 68, /*->76824*/
36210 : /* 76756*/ OPC_RecordChild4, // #4 = $voffset
36211 : /* 76757*/ OPC_RecordChild5, // #5 = $soffset
36212 : /* 76758*/ OPC_RecordChild6, // #6 = $offset
36213 : /* 76759*/ OPC_MoveChild6,
36214 : /* 76760*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36215 : /* 76763*/ OPC_MoveParent,
36216 : /* 76764*/ OPC_RecordChild7, // #7 = $cachepolicy
36217 : /* 76765*/ OPC_MoveChild7,
36218 : /* 76766*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36219 : /* 76769*/ OPC_MoveParent,
36220 : /* 76770*/ OPC_MoveChild, 8,
36221 : /* 76772*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36222 : /* 76775*/ OPC_MoveParent,
36223 : /* 76776*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
36224 : /* 76778*/ OPC_EmitMergeInputChains1_0,
36225 : /* 76779*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
36226 : /* 76782*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
36227 : /* 76785*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
36228 : /* 76788*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
36229 : MVT::i64, 5/*#Ops*/, 8, 3, 9, 4, 10, // Results = #11
36230 : /* 76799*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
36231 : /* 76802*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
36232 : /* 76805*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
36233 : /* 76808*/ OPC_EmitInteger, MVT::i1, 0,
36234 : /* 76811*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_XY_BOTHEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
36235 : 8/*#Ops*/, 1, 11, 2, 5, 12, 13, 14, 15,
36236 : // Src: (SIbuffer_store_format v2i32:{ *:[v2i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
36237 : // Dst: (BUFFER_STORE_FORMAT_XY_BOTHEN_exact ?:{ *:[v2i32] }:$vdata, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36238 : /* 76824*/ 0, /*End of Scope*/
36239 : /* 76825*/ 0, /*End of Scope*/
36240 : /* 76826*/ /*Scope*/ 101|128,1/*229*/, /*->77057*/
36241 : /* 76828*/ OPC_CheckChild1Type, MVT::v4f32,
36242 : /* 76830*/ OPC_RecordChild2, // #2 = $rsrc
36243 : /* 76831*/ OPC_Scope, 100, /*->76933*/ // 2 children in Scope
36244 : /* 76833*/ OPC_CheckChild3Integer, 0,
36245 : /* 76835*/ OPC_Scope, 47, /*->76884*/ // 2 children in Scope
36246 : /* 76837*/ OPC_CheckChild4Integer, 0,
36247 : /* 76839*/ OPC_RecordChild5, // #3 = $soffset
36248 : /* 76840*/ OPC_RecordChild6, // #4 = $offset
36249 : /* 76841*/ OPC_MoveChild6,
36250 : /* 76842*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36251 : /* 76845*/ OPC_MoveParent,
36252 : /* 76846*/ OPC_RecordChild7, // #5 = $cachepolicy
36253 : /* 76847*/ OPC_MoveChild7,
36254 : /* 76848*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36255 : /* 76851*/ OPC_MoveParent,
36256 : /* 76852*/ OPC_MoveChild, 8,
36257 : /* 76854*/ OPC_CheckInteger, 0,
36258 : /* 76856*/ OPC_MoveParent,
36259 : /* 76857*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
36260 : /* 76859*/ OPC_EmitMergeInputChains1_0,
36261 : /* 76860*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
36262 : /* 76863*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
36263 : /* 76866*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
36264 : /* 76869*/ OPC_EmitInteger, MVT::i1, 0,
36265 : /* 76872*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_XYZW_OFFSET_exact), 0|OPFL_Chain|OPFL_MemRefs,
36266 : 7/*#Ops*/, 1, 2, 3, 6, 7, 8, 9,
36267 : // Src: (SIbuffer_store_format v4f32:{ *:[v4f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
36268 : // Dst: (BUFFER_STORE_FORMAT_XYZW_OFFSET_exact ?:{ *:[v4f32] }:$vdata, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36269 : /* 76884*/ /*Scope*/ 47, /*->76932*/
36270 : /* 76885*/ OPC_RecordChild4, // #3 = $voffset
36271 : /* 76886*/ OPC_RecordChild5, // #4 = $soffset
36272 : /* 76887*/ OPC_RecordChild6, // #5 = $offset
36273 : /* 76888*/ OPC_MoveChild6,
36274 : /* 76889*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36275 : /* 76892*/ OPC_MoveParent,
36276 : /* 76893*/ OPC_RecordChild7, // #6 = $cachepolicy
36277 : /* 76894*/ OPC_MoveChild7,
36278 : /* 76895*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36279 : /* 76898*/ OPC_MoveParent,
36280 : /* 76899*/ OPC_MoveChild, 8,
36281 : /* 76901*/ OPC_CheckInteger, 0,
36282 : /* 76903*/ OPC_MoveParent,
36283 : /* 76904*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
36284 : /* 76906*/ OPC_EmitMergeInputChains1_0,
36285 : /* 76907*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
36286 : /* 76910*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
36287 : /* 76913*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
36288 : /* 76916*/ OPC_EmitInteger, MVT::i1, 0,
36289 : /* 76919*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_XYZW_OFFEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
36290 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
36291 : // Src: (SIbuffer_store_format v4f32:{ *:[v4f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
36292 : // Dst: (BUFFER_STORE_FORMAT_XYZW_OFFEN_exact ?:{ *:[v4f32] }:$vdata, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36293 : /* 76932*/ 0, /*End of Scope*/
36294 : /* 76933*/ /*Scope*/ 122, /*->77056*/
36295 : /* 76934*/ OPC_RecordChild3, // #3 = $vindex
36296 : /* 76935*/ OPC_Scope, 49, /*->76986*/ // 2 children in Scope
36297 : /* 76937*/ OPC_CheckChild4Integer, 0,
36298 : /* 76939*/ OPC_RecordChild5, // #4 = $soffset
36299 : /* 76940*/ OPC_RecordChild6, // #5 = $offset
36300 : /* 76941*/ OPC_MoveChild6,
36301 : /* 76942*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36302 : /* 76945*/ OPC_MoveParent,
36303 : /* 76946*/ OPC_RecordChild7, // #6 = $cachepolicy
36304 : /* 76947*/ OPC_MoveChild7,
36305 : /* 76948*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36306 : /* 76951*/ OPC_MoveParent,
36307 : /* 76952*/ OPC_MoveChild, 8,
36308 : /* 76954*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36309 : /* 76957*/ OPC_MoveParent,
36310 : /* 76958*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
36311 : /* 76960*/ OPC_EmitMergeInputChains1_0,
36312 : /* 76961*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
36313 : /* 76964*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
36314 : /* 76967*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
36315 : /* 76970*/ OPC_EmitInteger, MVT::i1, 0,
36316 : /* 76973*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_XYZW_IDXEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
36317 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
36318 : // Src: (SIbuffer_store_format v4f32:{ *:[v4f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
36319 : // Dst: (BUFFER_STORE_FORMAT_XYZW_IDXEN_exact ?:{ *:[v4f32] }:$vdata, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36320 : /* 76986*/ /*Scope*/ 68, /*->77055*/
36321 : /* 76987*/ OPC_RecordChild4, // #4 = $voffset
36322 : /* 76988*/ OPC_RecordChild5, // #5 = $soffset
36323 : /* 76989*/ OPC_RecordChild6, // #6 = $offset
36324 : /* 76990*/ OPC_MoveChild6,
36325 : /* 76991*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36326 : /* 76994*/ OPC_MoveParent,
36327 : /* 76995*/ OPC_RecordChild7, // #7 = $cachepolicy
36328 : /* 76996*/ OPC_MoveChild7,
36329 : /* 76997*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36330 : /* 77000*/ OPC_MoveParent,
36331 : /* 77001*/ OPC_MoveChild, 8,
36332 : /* 77003*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36333 : /* 77006*/ OPC_MoveParent,
36334 : /* 77007*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
36335 : /* 77009*/ OPC_EmitMergeInputChains1_0,
36336 : /* 77010*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
36337 : /* 77013*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
36338 : /* 77016*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
36339 : /* 77019*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
36340 : MVT::i64, 5/*#Ops*/, 8, 3, 9, 4, 10, // Results = #11
36341 : /* 77030*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
36342 : /* 77033*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
36343 : /* 77036*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
36344 : /* 77039*/ OPC_EmitInteger, MVT::i1, 0,
36345 : /* 77042*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_XYZW_BOTHEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
36346 : 8/*#Ops*/, 1, 11, 2, 5, 12, 13, 14, 15,
36347 : // Src: (SIbuffer_store_format v4f32:{ *:[v4f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
36348 : // Dst: (BUFFER_STORE_FORMAT_XYZW_BOTHEN_exact ?:{ *:[v4f32] }:$vdata, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36349 : /* 77055*/ 0, /*End of Scope*/
36350 : /* 77056*/ 0, /*End of Scope*/
36351 : /* 77057*/ /*Scope*/ 101|128,1/*229*/, /*->77288*/
36352 : /* 77059*/ OPC_CheckChild1Type, MVT::v4i32,
36353 : /* 77061*/ OPC_RecordChild2, // #2 = $rsrc
36354 : /* 77062*/ OPC_Scope, 100, /*->77164*/ // 2 children in Scope
36355 : /* 77064*/ OPC_CheckChild3Integer, 0,
36356 : /* 77066*/ OPC_Scope, 47, /*->77115*/ // 2 children in Scope
36357 : /* 77068*/ OPC_CheckChild4Integer, 0,
36358 : /* 77070*/ OPC_RecordChild5, // #3 = $soffset
36359 : /* 77071*/ OPC_RecordChild6, // #4 = $offset
36360 : /* 77072*/ OPC_MoveChild6,
36361 : /* 77073*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36362 : /* 77076*/ OPC_MoveParent,
36363 : /* 77077*/ OPC_RecordChild7, // #5 = $cachepolicy
36364 : /* 77078*/ OPC_MoveChild7,
36365 : /* 77079*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36366 : /* 77082*/ OPC_MoveParent,
36367 : /* 77083*/ OPC_MoveChild, 8,
36368 : /* 77085*/ OPC_CheckInteger, 0,
36369 : /* 77087*/ OPC_MoveParent,
36370 : /* 77088*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
36371 : /* 77090*/ OPC_EmitMergeInputChains1_0,
36372 : /* 77091*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
36373 : /* 77094*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
36374 : /* 77097*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
36375 : /* 77100*/ OPC_EmitInteger, MVT::i1, 0,
36376 : /* 77103*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_XYZW_OFFSET_exact), 0|OPFL_Chain|OPFL_MemRefs,
36377 : 7/*#Ops*/, 1, 2, 3, 6, 7, 8, 9,
36378 : // Src: (SIbuffer_store_format v4i32:{ *:[v4i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
36379 : // Dst: (BUFFER_STORE_FORMAT_XYZW_OFFSET_exact ?:{ *:[v4i32] }:$vdata, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36380 : /* 77115*/ /*Scope*/ 47, /*->77163*/
36381 : /* 77116*/ OPC_RecordChild4, // #3 = $voffset
36382 : /* 77117*/ OPC_RecordChild5, // #4 = $soffset
36383 : /* 77118*/ OPC_RecordChild6, // #5 = $offset
36384 : /* 77119*/ OPC_MoveChild6,
36385 : /* 77120*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36386 : /* 77123*/ OPC_MoveParent,
36387 : /* 77124*/ OPC_RecordChild7, // #6 = $cachepolicy
36388 : /* 77125*/ OPC_MoveChild7,
36389 : /* 77126*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36390 : /* 77129*/ OPC_MoveParent,
36391 : /* 77130*/ OPC_MoveChild, 8,
36392 : /* 77132*/ OPC_CheckInteger, 0,
36393 : /* 77134*/ OPC_MoveParent,
36394 : /* 77135*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
36395 : /* 77137*/ OPC_EmitMergeInputChains1_0,
36396 : /* 77138*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
36397 : /* 77141*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
36398 : /* 77144*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
36399 : /* 77147*/ OPC_EmitInteger, MVT::i1, 0,
36400 : /* 77150*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_XYZW_OFFEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
36401 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
36402 : // Src: (SIbuffer_store_format v4i32:{ *:[v4i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
36403 : // Dst: (BUFFER_STORE_FORMAT_XYZW_OFFEN_exact ?:{ *:[v4i32] }:$vdata, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36404 : /* 77163*/ 0, /*End of Scope*/
36405 : /* 77164*/ /*Scope*/ 122, /*->77287*/
36406 : /* 77165*/ OPC_RecordChild3, // #3 = $vindex
36407 : /* 77166*/ OPC_Scope, 49, /*->77217*/ // 2 children in Scope
36408 : /* 77168*/ OPC_CheckChild4Integer, 0,
36409 : /* 77170*/ OPC_RecordChild5, // #4 = $soffset
36410 : /* 77171*/ OPC_RecordChild6, // #5 = $offset
36411 : /* 77172*/ OPC_MoveChild6,
36412 : /* 77173*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36413 : /* 77176*/ OPC_MoveParent,
36414 : /* 77177*/ OPC_RecordChild7, // #6 = $cachepolicy
36415 : /* 77178*/ OPC_MoveChild7,
36416 : /* 77179*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36417 : /* 77182*/ OPC_MoveParent,
36418 : /* 77183*/ OPC_MoveChild, 8,
36419 : /* 77185*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36420 : /* 77188*/ OPC_MoveParent,
36421 : /* 77189*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
36422 : /* 77191*/ OPC_EmitMergeInputChains1_0,
36423 : /* 77192*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
36424 : /* 77195*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
36425 : /* 77198*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
36426 : /* 77201*/ OPC_EmitInteger, MVT::i1, 0,
36427 : /* 77204*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_XYZW_IDXEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
36428 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
36429 : // Src: (SIbuffer_store_format v4i32:{ *:[v4i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
36430 : // Dst: (BUFFER_STORE_FORMAT_XYZW_IDXEN_exact ?:{ *:[v4i32] }:$vdata, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36431 : /* 77217*/ /*Scope*/ 68, /*->77286*/
36432 : /* 77218*/ OPC_RecordChild4, // #4 = $voffset
36433 : /* 77219*/ OPC_RecordChild5, // #5 = $soffset
36434 : /* 77220*/ OPC_RecordChild6, // #6 = $offset
36435 : /* 77221*/ OPC_MoveChild6,
36436 : /* 77222*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36437 : /* 77225*/ OPC_MoveParent,
36438 : /* 77226*/ OPC_RecordChild7, // #7 = $cachepolicy
36439 : /* 77227*/ OPC_MoveChild7,
36440 : /* 77228*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36441 : /* 77231*/ OPC_MoveParent,
36442 : /* 77232*/ OPC_MoveChild, 8,
36443 : /* 77234*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36444 : /* 77237*/ OPC_MoveParent,
36445 : /* 77238*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
36446 : /* 77240*/ OPC_EmitMergeInputChains1_0,
36447 : /* 77241*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
36448 : /* 77244*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
36449 : /* 77247*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
36450 : /* 77250*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
36451 : MVT::i64, 5/*#Ops*/, 8, 3, 9, 4, 10, // Results = #11
36452 : /* 77261*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
36453 : /* 77264*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
36454 : /* 77267*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
36455 : /* 77270*/ OPC_EmitInteger, MVT::i1, 0,
36456 : /* 77273*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_XYZW_BOTHEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
36457 : 8/*#Ops*/, 1, 11, 2, 5, 12, 13, 14, 15,
36458 : // Src: (SIbuffer_store_format v4i32:{ *:[v4i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
36459 : // Dst: (BUFFER_STORE_FORMAT_XYZW_BOTHEN_exact ?:{ *:[v4i32] }:$vdata, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36460 : /* 77286*/ 0, /*End of Scope*/
36461 : /* 77287*/ 0, /*End of Scope*/
36462 : /* 77288*/ 0, /*End of Scope*/
36463 : /* 77289*/ /*SwitchOpcode*/ 103|128,16/*2151*/, TARGET_VAL(AMDGPUISD::BUFFER_STORE_FORMAT_D16),// ->79444
36464 : /* 77293*/ OPC_RecordMemRef,
36465 : /* 77294*/ OPC_RecordNode, // #0 = 'SIbuffer_store_format_d16' chained node
36466 : /* 77295*/ OPC_RecordChild1, // #1 = $vdata
36467 : /* 77296*/ OPC_Scope, 122|128,2/*378*/, /*->77677*/ // 8 children in Scope
36468 : /* 77299*/ OPC_CheckChild1Type, MVT::f16,
36469 : /* 77301*/ OPC_RecordChild2, // #2 = $rsrc
36470 : /* 77302*/ OPC_Scope, 35|128,1/*163*/, /*->77468*/ // 2 children in Scope
36471 : /* 77305*/ OPC_CheckChild3Integer, 0,
36472 : /* 77307*/ OPC_Scope, 78, /*->77387*/ // 2 children in Scope
36473 : /* 77309*/ OPC_CheckChild4Integer, 0,
36474 : /* 77311*/ OPC_RecordChild5, // #3 = $soffset
36475 : /* 77312*/ OPC_RecordChild6, // #4 = $offset
36476 : /* 77313*/ OPC_MoveChild6,
36477 : /* 77314*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36478 : /* 77317*/ OPC_MoveParent,
36479 : /* 77318*/ OPC_RecordChild7, // #5 = $cachepolicy
36480 : /* 77319*/ OPC_MoveChild7,
36481 : /* 77320*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36482 : /* 77323*/ OPC_MoveParent,
36483 : /* 77324*/ OPC_MoveChild, 8,
36484 : /* 77326*/ OPC_CheckInteger, 0,
36485 : /* 77328*/ OPC_MoveParent,
36486 : /* 77329*/ OPC_Scope, 27, /*->77358*/ // 2 children in Scope
36487 : /* 77331*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
36488 : /* 77333*/ OPC_EmitMergeInputChains1_0,
36489 : /* 77334*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
36490 : /* 77337*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
36491 : /* 77340*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
36492 : /* 77343*/ OPC_EmitInteger, MVT::i1, 0,
36493 : /* 77346*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_X_gfx80_OFFSET_exact), 0|OPFL_Chain|OPFL_MemRefs,
36494 : 7/*#Ops*/, 1, 2, 3, 6, 7, 8, 9,
36495 : // Src: (SIbuffer_store_format_d16 f16:{ *:[f16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
36496 : // Dst: (BUFFER_STORE_FORMAT_D16_X_gfx80_OFFSET_exact ?:{ *:[f16] }:$vdata, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36497 : /* 77358*/ /*Scope*/ 27, /*->77386*/
36498 : /* 77359*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
36499 : /* 77361*/ OPC_EmitMergeInputChains1_0,
36500 : /* 77362*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
36501 : /* 77365*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
36502 : /* 77368*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
36503 : /* 77371*/ OPC_EmitInteger, MVT::i1, 0,
36504 : /* 77374*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_X_OFFSET_exact), 0|OPFL_Chain|OPFL_MemRefs,
36505 : 7/*#Ops*/, 1, 2, 3, 6, 7, 8, 9,
36506 : // Src: (SIbuffer_store_format_d16 f16:{ *:[f16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
36507 : // Dst: (BUFFER_STORE_FORMAT_D16_X_OFFSET_exact ?:{ *:[f16] }:$vdata, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36508 : /* 77386*/ 0, /*End of Scope*/
36509 : /* 77387*/ /*Scope*/ 79, /*->77467*/
36510 : /* 77388*/ OPC_RecordChild4, // #3 = $voffset
36511 : /* 77389*/ OPC_RecordChild5, // #4 = $soffset
36512 : /* 77390*/ OPC_RecordChild6, // #5 = $offset
36513 : /* 77391*/ OPC_MoveChild6,
36514 : /* 77392*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36515 : /* 77395*/ OPC_MoveParent,
36516 : /* 77396*/ OPC_RecordChild7, // #6 = $cachepolicy
36517 : /* 77397*/ OPC_MoveChild7,
36518 : /* 77398*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36519 : /* 77401*/ OPC_MoveParent,
36520 : /* 77402*/ OPC_MoveChild, 8,
36521 : /* 77404*/ OPC_CheckInteger, 0,
36522 : /* 77406*/ OPC_MoveParent,
36523 : /* 77407*/ OPC_Scope, 28, /*->77437*/ // 2 children in Scope
36524 : /* 77409*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
36525 : /* 77411*/ OPC_EmitMergeInputChains1_0,
36526 : /* 77412*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
36527 : /* 77415*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
36528 : /* 77418*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
36529 : /* 77421*/ OPC_EmitInteger, MVT::i1, 0,
36530 : /* 77424*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_X_gfx80_OFFEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
36531 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
36532 : // Src: (SIbuffer_store_format_d16 f16:{ *:[f16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
36533 : // Dst: (BUFFER_STORE_FORMAT_D16_X_gfx80_OFFEN_exact ?:{ *:[f16] }:$vdata, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36534 : /* 77437*/ /*Scope*/ 28, /*->77466*/
36535 : /* 77438*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
36536 : /* 77440*/ OPC_EmitMergeInputChains1_0,
36537 : /* 77441*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
36538 : /* 77444*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
36539 : /* 77447*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
36540 : /* 77450*/ OPC_EmitInteger, MVT::i1, 0,
36541 : /* 77453*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_X_OFFEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
36542 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
36543 : // Src: (SIbuffer_store_format_d16 f16:{ *:[f16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
36544 : // Dst: (BUFFER_STORE_FORMAT_D16_X_OFFEN_exact ?:{ *:[f16] }:$vdata, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36545 : /* 77466*/ 0, /*End of Scope*/
36546 : /* 77467*/ 0, /*End of Scope*/
36547 : /* 77468*/ /*Scope*/ 78|128,1/*206*/, /*->77676*/
36548 : /* 77470*/ OPC_RecordChild3, // #3 = $vindex
36549 : /* 77471*/ OPC_Scope, 81, /*->77554*/ // 2 children in Scope
36550 : /* 77473*/ OPC_CheckChild4Integer, 0,
36551 : /* 77475*/ OPC_RecordChild5, // #4 = $soffset
36552 : /* 77476*/ OPC_RecordChild6, // #5 = $offset
36553 : /* 77477*/ OPC_MoveChild6,
36554 : /* 77478*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36555 : /* 77481*/ OPC_MoveParent,
36556 : /* 77482*/ OPC_RecordChild7, // #6 = $cachepolicy
36557 : /* 77483*/ OPC_MoveChild7,
36558 : /* 77484*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36559 : /* 77487*/ OPC_MoveParent,
36560 : /* 77488*/ OPC_MoveChild, 8,
36561 : /* 77490*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36562 : /* 77493*/ OPC_MoveParent,
36563 : /* 77494*/ OPC_Scope, 28, /*->77524*/ // 2 children in Scope
36564 : /* 77496*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
36565 : /* 77498*/ OPC_EmitMergeInputChains1_0,
36566 : /* 77499*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
36567 : /* 77502*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
36568 : /* 77505*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
36569 : /* 77508*/ OPC_EmitInteger, MVT::i1, 0,
36570 : /* 77511*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_X_gfx80_IDXEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
36571 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
36572 : // Src: (SIbuffer_store_format_d16 f16:{ *:[f16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
36573 : // Dst: (BUFFER_STORE_FORMAT_D16_X_gfx80_IDXEN_exact ?:{ *:[f16] }:$vdata, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36574 : /* 77524*/ /*Scope*/ 28, /*->77553*/
36575 : /* 77525*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
36576 : /* 77527*/ OPC_EmitMergeInputChains1_0,
36577 : /* 77528*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
36578 : /* 77531*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
36579 : /* 77534*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
36580 : /* 77537*/ OPC_EmitInteger, MVT::i1, 0,
36581 : /* 77540*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_X_IDXEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
36582 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
36583 : // Src: (SIbuffer_store_format_d16 f16:{ *:[f16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
36584 : // Dst: (BUFFER_STORE_FORMAT_D16_X_IDXEN_exact ?:{ *:[f16] }:$vdata, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36585 : /* 77553*/ 0, /*End of Scope*/
36586 : /* 77554*/ /*Scope*/ 120, /*->77675*/
36587 : /* 77555*/ OPC_RecordChild4, // #4 = $voffset
36588 : /* 77556*/ OPC_RecordChild5, // #5 = $soffset
36589 : /* 77557*/ OPC_RecordChild6, // #6 = $offset
36590 : /* 77558*/ OPC_MoveChild6,
36591 : /* 77559*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36592 : /* 77562*/ OPC_MoveParent,
36593 : /* 77563*/ OPC_RecordChild7, // #7 = $cachepolicy
36594 : /* 77564*/ OPC_MoveChild7,
36595 : /* 77565*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36596 : /* 77568*/ OPC_MoveParent,
36597 : /* 77569*/ OPC_MoveChild, 8,
36598 : /* 77571*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36599 : /* 77574*/ OPC_MoveParent,
36600 : /* 77575*/ OPC_Scope, 48, /*->77625*/ // 2 children in Scope
36601 : /* 77577*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
36602 : /* 77579*/ OPC_EmitMergeInputChains1_0,
36603 : /* 77580*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
36604 : /* 77583*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
36605 : /* 77586*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
36606 : /* 77589*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
36607 : MVT::i64, 5/*#Ops*/, 8, 3, 9, 4, 10, // Results = #11
36608 : /* 77600*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
36609 : /* 77603*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
36610 : /* 77606*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
36611 : /* 77609*/ OPC_EmitInteger, MVT::i1, 0,
36612 : /* 77612*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_X_gfx80_BOTHEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
36613 : 8/*#Ops*/, 1, 11, 2, 5, 12, 13, 14, 15,
36614 : // Src: (SIbuffer_store_format_d16 f16:{ *:[f16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
36615 : // Dst: (BUFFER_STORE_FORMAT_D16_X_gfx80_BOTHEN_exact ?:{ *:[f16] }:$vdata, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36616 : /* 77625*/ /*Scope*/ 48, /*->77674*/
36617 : /* 77626*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
36618 : /* 77628*/ OPC_EmitMergeInputChains1_0,
36619 : /* 77629*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
36620 : /* 77632*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
36621 : /* 77635*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
36622 : /* 77638*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
36623 : MVT::i64, 5/*#Ops*/, 8, 3, 9, 4, 10, // Results = #11
36624 : /* 77649*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
36625 : /* 77652*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
36626 : /* 77655*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
36627 : /* 77658*/ OPC_EmitInteger, MVT::i1, 0,
36628 : /* 77661*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_X_BOTHEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
36629 : 8/*#Ops*/, 1, 11, 2, 5, 12, 13, 14, 15,
36630 : // Src: (SIbuffer_store_format_d16 f16:{ *:[f16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
36631 : // Dst: (BUFFER_STORE_FORMAT_D16_X_BOTHEN_exact ?:{ *:[f16] }:$vdata, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36632 : /* 77674*/ 0, /*End of Scope*/
36633 : /* 77675*/ 0, /*End of Scope*/
36634 : /* 77676*/ 0, /*End of Scope*/
36635 : /* 77677*/ /*Scope*/ 122|128,2/*378*/, /*->78057*/
36636 : /* 77679*/ OPC_CheckChild1Type, MVT::i16,
36637 : /* 77681*/ OPC_RecordChild2, // #2 = $rsrc
36638 : /* 77682*/ OPC_Scope, 35|128,1/*163*/, /*->77848*/ // 2 children in Scope
36639 : /* 77685*/ OPC_CheckChild3Integer, 0,
36640 : /* 77687*/ OPC_Scope, 78, /*->77767*/ // 2 children in Scope
36641 : /* 77689*/ OPC_CheckChild4Integer, 0,
36642 : /* 77691*/ OPC_RecordChild5, // #3 = $soffset
36643 : /* 77692*/ OPC_RecordChild6, // #4 = $offset
36644 : /* 77693*/ OPC_MoveChild6,
36645 : /* 77694*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36646 : /* 77697*/ OPC_MoveParent,
36647 : /* 77698*/ OPC_RecordChild7, // #5 = $cachepolicy
36648 : /* 77699*/ OPC_MoveChild7,
36649 : /* 77700*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36650 : /* 77703*/ OPC_MoveParent,
36651 : /* 77704*/ OPC_MoveChild, 8,
36652 : /* 77706*/ OPC_CheckInteger, 0,
36653 : /* 77708*/ OPC_MoveParent,
36654 : /* 77709*/ OPC_Scope, 27, /*->77738*/ // 2 children in Scope
36655 : /* 77711*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
36656 : /* 77713*/ OPC_EmitMergeInputChains1_0,
36657 : /* 77714*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
36658 : /* 77717*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
36659 : /* 77720*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
36660 : /* 77723*/ OPC_EmitInteger, MVT::i1, 0,
36661 : /* 77726*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_X_gfx80_OFFSET_exact), 0|OPFL_Chain|OPFL_MemRefs,
36662 : 7/*#Ops*/, 1, 2, 3, 6, 7, 8, 9,
36663 : // Src: (SIbuffer_store_format_d16 i16:{ *:[i16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
36664 : // Dst: (BUFFER_STORE_FORMAT_D16_X_gfx80_OFFSET_exact ?:{ *:[i16] }:$vdata, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36665 : /* 77738*/ /*Scope*/ 27, /*->77766*/
36666 : /* 77739*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
36667 : /* 77741*/ OPC_EmitMergeInputChains1_0,
36668 : /* 77742*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
36669 : /* 77745*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
36670 : /* 77748*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
36671 : /* 77751*/ OPC_EmitInteger, MVT::i1, 0,
36672 : /* 77754*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_X_OFFSET_exact), 0|OPFL_Chain|OPFL_MemRefs,
36673 : 7/*#Ops*/, 1, 2, 3, 6, 7, 8, 9,
36674 : // Src: (SIbuffer_store_format_d16 i16:{ *:[i16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
36675 : // Dst: (BUFFER_STORE_FORMAT_D16_X_OFFSET_exact ?:{ *:[i16] }:$vdata, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36676 : /* 77766*/ 0, /*End of Scope*/
36677 : /* 77767*/ /*Scope*/ 79, /*->77847*/
36678 : /* 77768*/ OPC_RecordChild4, // #3 = $voffset
36679 : /* 77769*/ OPC_RecordChild5, // #4 = $soffset
36680 : /* 77770*/ OPC_RecordChild6, // #5 = $offset
36681 : /* 77771*/ OPC_MoveChild6,
36682 : /* 77772*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36683 : /* 77775*/ OPC_MoveParent,
36684 : /* 77776*/ OPC_RecordChild7, // #6 = $cachepolicy
36685 : /* 77777*/ OPC_MoveChild7,
36686 : /* 77778*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36687 : /* 77781*/ OPC_MoveParent,
36688 : /* 77782*/ OPC_MoveChild, 8,
36689 : /* 77784*/ OPC_CheckInteger, 0,
36690 : /* 77786*/ OPC_MoveParent,
36691 : /* 77787*/ OPC_Scope, 28, /*->77817*/ // 2 children in Scope
36692 : /* 77789*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
36693 : /* 77791*/ OPC_EmitMergeInputChains1_0,
36694 : /* 77792*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
36695 : /* 77795*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
36696 : /* 77798*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
36697 : /* 77801*/ OPC_EmitInteger, MVT::i1, 0,
36698 : /* 77804*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_X_gfx80_OFFEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
36699 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
36700 : // Src: (SIbuffer_store_format_d16 i16:{ *:[i16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
36701 : // Dst: (BUFFER_STORE_FORMAT_D16_X_gfx80_OFFEN_exact ?:{ *:[i16] }:$vdata, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36702 : /* 77817*/ /*Scope*/ 28, /*->77846*/
36703 : /* 77818*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
36704 : /* 77820*/ OPC_EmitMergeInputChains1_0,
36705 : /* 77821*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
36706 : /* 77824*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
36707 : /* 77827*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
36708 : /* 77830*/ OPC_EmitInteger, MVT::i1, 0,
36709 : /* 77833*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_X_OFFEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
36710 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
36711 : // Src: (SIbuffer_store_format_d16 i16:{ *:[i16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
36712 : // Dst: (BUFFER_STORE_FORMAT_D16_X_OFFEN_exact ?:{ *:[i16] }:$vdata, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36713 : /* 77846*/ 0, /*End of Scope*/
36714 : /* 77847*/ 0, /*End of Scope*/
36715 : /* 77848*/ /*Scope*/ 78|128,1/*206*/, /*->78056*/
36716 : /* 77850*/ OPC_RecordChild3, // #3 = $vindex
36717 : /* 77851*/ OPC_Scope, 81, /*->77934*/ // 2 children in Scope
36718 : /* 77853*/ OPC_CheckChild4Integer, 0,
36719 : /* 77855*/ OPC_RecordChild5, // #4 = $soffset
36720 : /* 77856*/ OPC_RecordChild6, // #5 = $offset
36721 : /* 77857*/ OPC_MoveChild6,
36722 : /* 77858*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36723 : /* 77861*/ OPC_MoveParent,
36724 : /* 77862*/ OPC_RecordChild7, // #6 = $cachepolicy
36725 : /* 77863*/ OPC_MoveChild7,
36726 : /* 77864*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36727 : /* 77867*/ OPC_MoveParent,
36728 : /* 77868*/ OPC_MoveChild, 8,
36729 : /* 77870*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36730 : /* 77873*/ OPC_MoveParent,
36731 : /* 77874*/ OPC_Scope, 28, /*->77904*/ // 2 children in Scope
36732 : /* 77876*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
36733 : /* 77878*/ OPC_EmitMergeInputChains1_0,
36734 : /* 77879*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
36735 : /* 77882*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
36736 : /* 77885*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
36737 : /* 77888*/ OPC_EmitInteger, MVT::i1, 0,
36738 : /* 77891*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_X_gfx80_IDXEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
36739 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
36740 : // Src: (SIbuffer_store_format_d16 i16:{ *:[i16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
36741 : // Dst: (BUFFER_STORE_FORMAT_D16_X_gfx80_IDXEN_exact ?:{ *:[i16] }:$vdata, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36742 : /* 77904*/ /*Scope*/ 28, /*->77933*/
36743 : /* 77905*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
36744 : /* 77907*/ OPC_EmitMergeInputChains1_0,
36745 : /* 77908*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
36746 : /* 77911*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
36747 : /* 77914*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
36748 : /* 77917*/ OPC_EmitInteger, MVT::i1, 0,
36749 : /* 77920*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_X_IDXEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
36750 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
36751 : // Src: (SIbuffer_store_format_d16 i16:{ *:[i16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
36752 : // Dst: (BUFFER_STORE_FORMAT_D16_X_IDXEN_exact ?:{ *:[i16] }:$vdata, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36753 : /* 77933*/ 0, /*End of Scope*/
36754 : /* 77934*/ /*Scope*/ 120, /*->78055*/
36755 : /* 77935*/ OPC_RecordChild4, // #4 = $voffset
36756 : /* 77936*/ OPC_RecordChild5, // #5 = $soffset
36757 : /* 77937*/ OPC_RecordChild6, // #6 = $offset
36758 : /* 77938*/ OPC_MoveChild6,
36759 : /* 77939*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36760 : /* 77942*/ OPC_MoveParent,
36761 : /* 77943*/ OPC_RecordChild7, // #7 = $cachepolicy
36762 : /* 77944*/ OPC_MoveChild7,
36763 : /* 77945*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36764 : /* 77948*/ OPC_MoveParent,
36765 : /* 77949*/ OPC_MoveChild, 8,
36766 : /* 77951*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36767 : /* 77954*/ OPC_MoveParent,
36768 : /* 77955*/ OPC_Scope, 48, /*->78005*/ // 2 children in Scope
36769 : /* 77957*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
36770 : /* 77959*/ OPC_EmitMergeInputChains1_0,
36771 : /* 77960*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
36772 : /* 77963*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
36773 : /* 77966*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
36774 : /* 77969*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
36775 : MVT::i64, 5/*#Ops*/, 8, 3, 9, 4, 10, // Results = #11
36776 : /* 77980*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
36777 : /* 77983*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
36778 : /* 77986*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
36779 : /* 77989*/ OPC_EmitInteger, MVT::i1, 0,
36780 : /* 77992*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_X_gfx80_BOTHEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
36781 : 8/*#Ops*/, 1, 11, 2, 5, 12, 13, 14, 15,
36782 : // Src: (SIbuffer_store_format_d16 i16:{ *:[i16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
36783 : // Dst: (BUFFER_STORE_FORMAT_D16_X_gfx80_BOTHEN_exact ?:{ *:[i16] }:$vdata, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36784 : /* 78005*/ /*Scope*/ 48, /*->78054*/
36785 : /* 78006*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
36786 : /* 78008*/ OPC_EmitMergeInputChains1_0,
36787 : /* 78009*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
36788 : /* 78012*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
36789 : /* 78015*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
36790 : /* 78018*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
36791 : MVT::i64, 5/*#Ops*/, 8, 3, 9, 4, 10, // Results = #11
36792 : /* 78029*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
36793 : /* 78032*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
36794 : /* 78035*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
36795 : /* 78038*/ OPC_EmitInteger, MVT::i1, 0,
36796 : /* 78041*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_X_BOTHEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
36797 : 8/*#Ops*/, 1, 11, 2, 5, 12, 13, 14, 15,
36798 : // Src: (SIbuffer_store_format_d16 i16:{ *:[i16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
36799 : // Dst: (BUFFER_STORE_FORMAT_D16_X_BOTHEN_exact ?:{ *:[i16] }:$vdata, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36800 : /* 78054*/ 0, /*End of Scope*/
36801 : /* 78055*/ 0, /*End of Scope*/
36802 : /* 78056*/ 0, /*End of Scope*/
36803 : /* 78057*/ /*Scope*/ 101|128,1/*229*/, /*->78288*/
36804 : /* 78059*/ OPC_CheckChild1Type, MVT::v2i32,
36805 : /* 78061*/ OPC_RecordChild2, // #2 = $rsrc
36806 : /* 78062*/ OPC_Scope, 100, /*->78164*/ // 2 children in Scope
36807 : /* 78064*/ OPC_CheckChild3Integer, 0,
36808 : /* 78066*/ OPC_Scope, 47, /*->78115*/ // 2 children in Scope
36809 : /* 78068*/ OPC_CheckChild4Integer, 0,
36810 : /* 78070*/ OPC_RecordChild5, // #3 = $soffset
36811 : /* 78071*/ OPC_RecordChild6, // #4 = $offset
36812 : /* 78072*/ OPC_MoveChild6,
36813 : /* 78073*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36814 : /* 78076*/ OPC_MoveParent,
36815 : /* 78077*/ OPC_RecordChild7, // #5 = $cachepolicy
36816 : /* 78078*/ OPC_MoveChild7,
36817 : /* 78079*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36818 : /* 78082*/ OPC_MoveParent,
36819 : /* 78083*/ OPC_MoveChild, 8,
36820 : /* 78085*/ OPC_CheckInteger, 0,
36821 : /* 78087*/ OPC_MoveParent,
36822 : /* 78088*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
36823 : /* 78090*/ OPC_EmitMergeInputChains1_0,
36824 : /* 78091*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
36825 : /* 78094*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
36826 : /* 78097*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
36827 : /* 78100*/ OPC_EmitInteger, MVT::i1, 0,
36828 : /* 78103*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_XY_gfx80_OFFSET_exact), 0|OPFL_Chain|OPFL_MemRefs,
36829 : 7/*#Ops*/, 1, 2, 3, 6, 7, 8, 9,
36830 : // Src: (SIbuffer_store_format_d16 v2i32:{ *:[v2i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
36831 : // Dst: (BUFFER_STORE_FORMAT_D16_XY_gfx80_OFFSET_exact ?:{ *:[v2i32] }:$vdata, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36832 : /* 78115*/ /*Scope*/ 47, /*->78163*/
36833 : /* 78116*/ OPC_RecordChild4, // #3 = $voffset
36834 : /* 78117*/ OPC_RecordChild5, // #4 = $soffset
36835 : /* 78118*/ OPC_RecordChild6, // #5 = $offset
36836 : /* 78119*/ OPC_MoveChild6,
36837 : /* 78120*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36838 : /* 78123*/ OPC_MoveParent,
36839 : /* 78124*/ OPC_RecordChild7, // #6 = $cachepolicy
36840 : /* 78125*/ OPC_MoveChild7,
36841 : /* 78126*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36842 : /* 78129*/ OPC_MoveParent,
36843 : /* 78130*/ OPC_MoveChild, 8,
36844 : /* 78132*/ OPC_CheckInteger, 0,
36845 : /* 78134*/ OPC_MoveParent,
36846 : /* 78135*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
36847 : /* 78137*/ OPC_EmitMergeInputChains1_0,
36848 : /* 78138*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
36849 : /* 78141*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
36850 : /* 78144*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
36851 : /* 78147*/ OPC_EmitInteger, MVT::i1, 0,
36852 : /* 78150*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_XY_gfx80_OFFEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
36853 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
36854 : // Src: (SIbuffer_store_format_d16 v2i32:{ *:[v2i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
36855 : // Dst: (BUFFER_STORE_FORMAT_D16_XY_gfx80_OFFEN_exact ?:{ *:[v2i32] }:$vdata, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36856 : /* 78163*/ 0, /*End of Scope*/
36857 : /* 78164*/ /*Scope*/ 122, /*->78287*/
36858 : /* 78165*/ OPC_RecordChild3, // #3 = $vindex
36859 : /* 78166*/ OPC_Scope, 49, /*->78217*/ // 2 children in Scope
36860 : /* 78168*/ OPC_CheckChild4Integer, 0,
36861 : /* 78170*/ OPC_RecordChild5, // #4 = $soffset
36862 : /* 78171*/ OPC_RecordChild6, // #5 = $offset
36863 : /* 78172*/ OPC_MoveChild6,
36864 : /* 78173*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36865 : /* 78176*/ OPC_MoveParent,
36866 : /* 78177*/ OPC_RecordChild7, // #6 = $cachepolicy
36867 : /* 78178*/ OPC_MoveChild7,
36868 : /* 78179*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36869 : /* 78182*/ OPC_MoveParent,
36870 : /* 78183*/ OPC_MoveChild, 8,
36871 : /* 78185*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36872 : /* 78188*/ OPC_MoveParent,
36873 : /* 78189*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
36874 : /* 78191*/ OPC_EmitMergeInputChains1_0,
36875 : /* 78192*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
36876 : /* 78195*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
36877 : /* 78198*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
36878 : /* 78201*/ OPC_EmitInteger, MVT::i1, 0,
36879 : /* 78204*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_XY_gfx80_IDXEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
36880 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
36881 : // Src: (SIbuffer_store_format_d16 v2i32:{ *:[v2i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
36882 : // Dst: (BUFFER_STORE_FORMAT_D16_XY_gfx80_IDXEN_exact ?:{ *:[v2i32] }:$vdata, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36883 : /* 78217*/ /*Scope*/ 68, /*->78286*/
36884 : /* 78218*/ OPC_RecordChild4, // #4 = $voffset
36885 : /* 78219*/ OPC_RecordChild5, // #5 = $soffset
36886 : /* 78220*/ OPC_RecordChild6, // #6 = $offset
36887 : /* 78221*/ OPC_MoveChild6,
36888 : /* 78222*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36889 : /* 78225*/ OPC_MoveParent,
36890 : /* 78226*/ OPC_RecordChild7, // #7 = $cachepolicy
36891 : /* 78227*/ OPC_MoveChild7,
36892 : /* 78228*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36893 : /* 78231*/ OPC_MoveParent,
36894 : /* 78232*/ OPC_MoveChild, 8,
36895 : /* 78234*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36896 : /* 78237*/ OPC_MoveParent,
36897 : /* 78238*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
36898 : /* 78240*/ OPC_EmitMergeInputChains1_0,
36899 : /* 78241*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
36900 : /* 78244*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
36901 : /* 78247*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
36902 : /* 78250*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
36903 : MVT::i64, 5/*#Ops*/, 8, 3, 9, 4, 10, // Results = #11
36904 : /* 78261*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
36905 : /* 78264*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
36906 : /* 78267*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
36907 : /* 78270*/ OPC_EmitInteger, MVT::i1, 0,
36908 : /* 78273*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_XY_gfx80_BOTHEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
36909 : 8/*#Ops*/, 1, 11, 2, 5, 12, 13, 14, 15,
36910 : // Src: (SIbuffer_store_format_d16 v2i32:{ *:[v2i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
36911 : // Dst: (BUFFER_STORE_FORMAT_D16_XY_gfx80_BOTHEN_exact ?:{ *:[v2i32] }:$vdata, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36912 : /* 78286*/ 0, /*End of Scope*/
36913 : /* 78287*/ 0, /*End of Scope*/
36914 : /* 78288*/ /*Scope*/ 101|128,1/*229*/, /*->78519*/
36915 : /* 78290*/ OPC_CheckChild1Type, MVT::v4i32,
36916 : /* 78292*/ OPC_RecordChild2, // #2 = $rsrc
36917 : /* 78293*/ OPC_Scope, 100, /*->78395*/ // 2 children in Scope
36918 : /* 78295*/ OPC_CheckChild3Integer, 0,
36919 : /* 78297*/ OPC_Scope, 47, /*->78346*/ // 2 children in Scope
36920 : /* 78299*/ OPC_CheckChild4Integer, 0,
36921 : /* 78301*/ OPC_RecordChild5, // #3 = $soffset
36922 : /* 78302*/ OPC_RecordChild6, // #4 = $offset
36923 : /* 78303*/ OPC_MoveChild6,
36924 : /* 78304*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36925 : /* 78307*/ OPC_MoveParent,
36926 : /* 78308*/ OPC_RecordChild7, // #5 = $cachepolicy
36927 : /* 78309*/ OPC_MoveChild7,
36928 : /* 78310*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36929 : /* 78313*/ OPC_MoveParent,
36930 : /* 78314*/ OPC_MoveChild, 8,
36931 : /* 78316*/ OPC_CheckInteger, 0,
36932 : /* 78318*/ OPC_MoveParent,
36933 : /* 78319*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
36934 : /* 78321*/ OPC_EmitMergeInputChains1_0,
36935 : /* 78322*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
36936 : /* 78325*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
36937 : /* 78328*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
36938 : /* 78331*/ OPC_EmitInteger, MVT::i1, 0,
36939 : /* 78334*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFSET_exact), 0|OPFL_Chain|OPFL_MemRefs,
36940 : 7/*#Ops*/, 1, 2, 3, 6, 7, 8, 9,
36941 : // Src: (SIbuffer_store_format_d16 v4i32:{ *:[v4i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
36942 : // Dst: (BUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFSET_exact ?:{ *:[v4i32] }:$vdata, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36943 : /* 78346*/ /*Scope*/ 47, /*->78394*/
36944 : /* 78347*/ OPC_RecordChild4, // #3 = $voffset
36945 : /* 78348*/ OPC_RecordChild5, // #4 = $soffset
36946 : /* 78349*/ OPC_RecordChild6, // #5 = $offset
36947 : /* 78350*/ OPC_MoveChild6,
36948 : /* 78351*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36949 : /* 78354*/ OPC_MoveParent,
36950 : /* 78355*/ OPC_RecordChild7, // #6 = $cachepolicy
36951 : /* 78356*/ OPC_MoveChild7,
36952 : /* 78357*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36953 : /* 78360*/ OPC_MoveParent,
36954 : /* 78361*/ OPC_MoveChild, 8,
36955 : /* 78363*/ OPC_CheckInteger, 0,
36956 : /* 78365*/ OPC_MoveParent,
36957 : /* 78366*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
36958 : /* 78368*/ OPC_EmitMergeInputChains1_0,
36959 : /* 78369*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
36960 : /* 78372*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
36961 : /* 78375*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
36962 : /* 78378*/ OPC_EmitInteger, MVT::i1, 0,
36963 : /* 78381*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
36964 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
36965 : // Src: (SIbuffer_store_format_d16 v4i32:{ *:[v4i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
36966 : // Dst: (BUFFER_STORE_FORMAT_D16_XYZW_gfx80_OFFEN_exact ?:{ *:[v4i32] }:$vdata, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36967 : /* 78394*/ 0, /*End of Scope*/
36968 : /* 78395*/ /*Scope*/ 122, /*->78518*/
36969 : /* 78396*/ OPC_RecordChild3, // #3 = $vindex
36970 : /* 78397*/ OPC_Scope, 49, /*->78448*/ // 2 children in Scope
36971 : /* 78399*/ OPC_CheckChild4Integer, 0,
36972 : /* 78401*/ OPC_RecordChild5, // #4 = $soffset
36973 : /* 78402*/ OPC_RecordChild6, // #5 = $offset
36974 : /* 78403*/ OPC_MoveChild6,
36975 : /* 78404*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36976 : /* 78407*/ OPC_MoveParent,
36977 : /* 78408*/ OPC_RecordChild7, // #6 = $cachepolicy
36978 : /* 78409*/ OPC_MoveChild7,
36979 : /* 78410*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36980 : /* 78413*/ OPC_MoveParent,
36981 : /* 78414*/ OPC_MoveChild, 8,
36982 : /* 78416*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
36983 : /* 78419*/ OPC_MoveParent,
36984 : /* 78420*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
36985 : /* 78422*/ OPC_EmitMergeInputChains1_0,
36986 : /* 78423*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
36987 : /* 78426*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
36988 : /* 78429*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
36989 : /* 78432*/ OPC_EmitInteger, MVT::i1, 0,
36990 : /* 78435*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_XYZW_gfx80_IDXEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
36991 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
36992 : // Src: (SIbuffer_store_format_d16 v4i32:{ *:[v4i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
36993 : // Dst: (BUFFER_STORE_FORMAT_D16_XYZW_gfx80_IDXEN_exact ?:{ *:[v4i32] }:$vdata, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
36994 : /* 78448*/ /*Scope*/ 68, /*->78517*/
36995 : /* 78449*/ OPC_RecordChild4, // #4 = $voffset
36996 : /* 78450*/ OPC_RecordChild5, // #5 = $soffset
36997 : /* 78451*/ OPC_RecordChild6, // #6 = $offset
36998 : /* 78452*/ OPC_MoveChild6,
36999 : /* 78453*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37000 : /* 78456*/ OPC_MoveParent,
37001 : /* 78457*/ OPC_RecordChild7, // #7 = $cachepolicy
37002 : /* 78458*/ OPC_MoveChild7,
37003 : /* 78459*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37004 : /* 78462*/ OPC_MoveParent,
37005 : /* 78463*/ OPC_MoveChild, 8,
37006 : /* 78465*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37007 : /* 78468*/ OPC_MoveParent,
37008 : /* 78469*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
37009 : /* 78471*/ OPC_EmitMergeInputChains1_0,
37010 : /* 78472*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
37011 : /* 78475*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
37012 : /* 78478*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
37013 : /* 78481*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
37014 : MVT::i64, 5/*#Ops*/, 8, 3, 9, 4, 10, // Results = #11
37015 : /* 78492*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
37016 : /* 78495*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
37017 : /* 78498*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
37018 : /* 78501*/ OPC_EmitInteger, MVT::i1, 0,
37019 : /* 78504*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_XYZW_gfx80_BOTHEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
37020 : 8/*#Ops*/, 1, 11, 2, 5, 12, 13, 14, 15,
37021 : // Src: (SIbuffer_store_format_d16 v4i32:{ *:[v4i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
37022 : // Dst: (BUFFER_STORE_FORMAT_D16_XYZW_gfx80_BOTHEN_exact ?:{ *:[v4i32] }:$vdata, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
37023 : /* 78517*/ 0, /*End of Scope*/
37024 : /* 78518*/ 0, /*End of Scope*/
37025 : /* 78519*/ /*Scope*/ 101|128,1/*229*/, /*->78750*/
37026 : /* 78521*/ OPC_CheckChild1Type, MVT::v2f16,
37027 : /* 78523*/ OPC_RecordChild2, // #2 = $rsrc
37028 : /* 78524*/ OPC_Scope, 100, /*->78626*/ // 2 children in Scope
37029 : /* 78526*/ OPC_CheckChild3Integer, 0,
37030 : /* 78528*/ OPC_Scope, 47, /*->78577*/ // 2 children in Scope
37031 : /* 78530*/ OPC_CheckChild4Integer, 0,
37032 : /* 78532*/ OPC_RecordChild5, // #3 = $soffset
37033 : /* 78533*/ OPC_RecordChild6, // #4 = $offset
37034 : /* 78534*/ OPC_MoveChild6,
37035 : /* 78535*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37036 : /* 78538*/ OPC_MoveParent,
37037 : /* 78539*/ OPC_RecordChild7, // #5 = $cachepolicy
37038 : /* 78540*/ OPC_MoveChild7,
37039 : /* 78541*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37040 : /* 78544*/ OPC_MoveParent,
37041 : /* 78545*/ OPC_MoveChild, 8,
37042 : /* 78547*/ OPC_CheckInteger, 0,
37043 : /* 78549*/ OPC_MoveParent,
37044 : /* 78550*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
37045 : /* 78552*/ OPC_EmitMergeInputChains1_0,
37046 : /* 78553*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
37047 : /* 78556*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
37048 : /* 78559*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
37049 : /* 78562*/ OPC_EmitInteger, MVT::i1, 0,
37050 : /* 78565*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_XY_OFFSET_exact), 0|OPFL_Chain|OPFL_MemRefs,
37051 : 7/*#Ops*/, 1, 2, 3, 6, 7, 8, 9,
37052 : // Src: (SIbuffer_store_format_d16 v2f16:{ *:[v2f16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
37053 : // Dst: (BUFFER_STORE_FORMAT_D16_XY_OFFSET_exact ?:{ *:[v2f16] }:$vdata, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
37054 : /* 78577*/ /*Scope*/ 47, /*->78625*/
37055 : /* 78578*/ OPC_RecordChild4, // #3 = $voffset
37056 : /* 78579*/ OPC_RecordChild5, // #4 = $soffset
37057 : /* 78580*/ OPC_RecordChild6, // #5 = $offset
37058 : /* 78581*/ OPC_MoveChild6,
37059 : /* 78582*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37060 : /* 78585*/ OPC_MoveParent,
37061 : /* 78586*/ OPC_RecordChild7, // #6 = $cachepolicy
37062 : /* 78587*/ OPC_MoveChild7,
37063 : /* 78588*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37064 : /* 78591*/ OPC_MoveParent,
37065 : /* 78592*/ OPC_MoveChild, 8,
37066 : /* 78594*/ OPC_CheckInteger, 0,
37067 : /* 78596*/ OPC_MoveParent,
37068 : /* 78597*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
37069 : /* 78599*/ OPC_EmitMergeInputChains1_0,
37070 : /* 78600*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
37071 : /* 78603*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
37072 : /* 78606*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
37073 : /* 78609*/ OPC_EmitInteger, MVT::i1, 0,
37074 : /* 78612*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_XY_OFFEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
37075 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
37076 : // Src: (SIbuffer_store_format_d16 v2f16:{ *:[v2f16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
37077 : // Dst: (BUFFER_STORE_FORMAT_D16_XY_OFFEN_exact ?:{ *:[v2f16] }:$vdata, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
37078 : /* 78625*/ 0, /*End of Scope*/
37079 : /* 78626*/ /*Scope*/ 122, /*->78749*/
37080 : /* 78627*/ OPC_RecordChild3, // #3 = $vindex
37081 : /* 78628*/ OPC_Scope, 49, /*->78679*/ // 2 children in Scope
37082 : /* 78630*/ OPC_CheckChild4Integer, 0,
37083 : /* 78632*/ OPC_RecordChild5, // #4 = $soffset
37084 : /* 78633*/ OPC_RecordChild6, // #5 = $offset
37085 : /* 78634*/ OPC_MoveChild6,
37086 : /* 78635*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37087 : /* 78638*/ OPC_MoveParent,
37088 : /* 78639*/ OPC_RecordChild7, // #6 = $cachepolicy
37089 : /* 78640*/ OPC_MoveChild7,
37090 : /* 78641*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37091 : /* 78644*/ OPC_MoveParent,
37092 : /* 78645*/ OPC_MoveChild, 8,
37093 : /* 78647*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37094 : /* 78650*/ OPC_MoveParent,
37095 : /* 78651*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
37096 : /* 78653*/ OPC_EmitMergeInputChains1_0,
37097 : /* 78654*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
37098 : /* 78657*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
37099 : /* 78660*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
37100 : /* 78663*/ OPC_EmitInteger, MVT::i1, 0,
37101 : /* 78666*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_XY_IDXEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
37102 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
37103 : // Src: (SIbuffer_store_format_d16 v2f16:{ *:[v2f16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
37104 : // Dst: (BUFFER_STORE_FORMAT_D16_XY_IDXEN_exact ?:{ *:[v2f16] }:$vdata, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
37105 : /* 78679*/ /*Scope*/ 68, /*->78748*/
37106 : /* 78680*/ OPC_RecordChild4, // #4 = $voffset
37107 : /* 78681*/ OPC_RecordChild5, // #5 = $soffset
37108 : /* 78682*/ OPC_RecordChild6, // #6 = $offset
37109 : /* 78683*/ OPC_MoveChild6,
37110 : /* 78684*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37111 : /* 78687*/ OPC_MoveParent,
37112 : /* 78688*/ OPC_RecordChild7, // #7 = $cachepolicy
37113 : /* 78689*/ OPC_MoveChild7,
37114 : /* 78690*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37115 : /* 78693*/ OPC_MoveParent,
37116 : /* 78694*/ OPC_MoveChild, 8,
37117 : /* 78696*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37118 : /* 78699*/ OPC_MoveParent,
37119 : /* 78700*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
37120 : /* 78702*/ OPC_EmitMergeInputChains1_0,
37121 : /* 78703*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
37122 : /* 78706*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
37123 : /* 78709*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
37124 : /* 78712*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
37125 : MVT::i64, 5/*#Ops*/, 8, 3, 9, 4, 10, // Results = #11
37126 : /* 78723*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
37127 : /* 78726*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
37128 : /* 78729*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
37129 : /* 78732*/ OPC_EmitInteger, MVT::i1, 0,
37130 : /* 78735*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_XY_BOTHEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
37131 : 8/*#Ops*/, 1, 11, 2, 5, 12, 13, 14, 15,
37132 : // Src: (SIbuffer_store_format_d16 v2f16:{ *:[v2f16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
37133 : // Dst: (BUFFER_STORE_FORMAT_D16_XY_BOTHEN_exact ?:{ *:[v2f16] }:$vdata, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
37134 : /* 78748*/ 0, /*End of Scope*/
37135 : /* 78749*/ 0, /*End of Scope*/
37136 : /* 78750*/ /*Scope*/ 101|128,1/*229*/, /*->78981*/
37137 : /* 78752*/ OPC_CheckChild1Type, MVT::v2i16,
37138 : /* 78754*/ OPC_RecordChild2, // #2 = $rsrc
37139 : /* 78755*/ OPC_Scope, 100, /*->78857*/ // 2 children in Scope
37140 : /* 78757*/ OPC_CheckChild3Integer, 0,
37141 : /* 78759*/ OPC_Scope, 47, /*->78808*/ // 2 children in Scope
37142 : /* 78761*/ OPC_CheckChild4Integer, 0,
37143 : /* 78763*/ OPC_RecordChild5, // #3 = $soffset
37144 : /* 78764*/ OPC_RecordChild6, // #4 = $offset
37145 : /* 78765*/ OPC_MoveChild6,
37146 : /* 78766*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37147 : /* 78769*/ OPC_MoveParent,
37148 : /* 78770*/ OPC_RecordChild7, // #5 = $cachepolicy
37149 : /* 78771*/ OPC_MoveChild7,
37150 : /* 78772*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37151 : /* 78775*/ OPC_MoveParent,
37152 : /* 78776*/ OPC_MoveChild, 8,
37153 : /* 78778*/ OPC_CheckInteger, 0,
37154 : /* 78780*/ OPC_MoveParent,
37155 : /* 78781*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
37156 : /* 78783*/ OPC_EmitMergeInputChains1_0,
37157 : /* 78784*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
37158 : /* 78787*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
37159 : /* 78790*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
37160 : /* 78793*/ OPC_EmitInteger, MVT::i1, 0,
37161 : /* 78796*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_XY_OFFSET_exact), 0|OPFL_Chain|OPFL_MemRefs,
37162 : 7/*#Ops*/, 1, 2, 3, 6, 7, 8, 9,
37163 : // Src: (SIbuffer_store_format_d16 v2i16:{ *:[v2i16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
37164 : // Dst: (BUFFER_STORE_FORMAT_D16_XY_OFFSET_exact ?:{ *:[v2i16] }:$vdata, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
37165 : /* 78808*/ /*Scope*/ 47, /*->78856*/
37166 : /* 78809*/ OPC_RecordChild4, // #3 = $voffset
37167 : /* 78810*/ OPC_RecordChild5, // #4 = $soffset
37168 : /* 78811*/ OPC_RecordChild6, // #5 = $offset
37169 : /* 78812*/ OPC_MoveChild6,
37170 : /* 78813*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37171 : /* 78816*/ OPC_MoveParent,
37172 : /* 78817*/ OPC_RecordChild7, // #6 = $cachepolicy
37173 : /* 78818*/ OPC_MoveChild7,
37174 : /* 78819*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37175 : /* 78822*/ OPC_MoveParent,
37176 : /* 78823*/ OPC_MoveChild, 8,
37177 : /* 78825*/ OPC_CheckInteger, 0,
37178 : /* 78827*/ OPC_MoveParent,
37179 : /* 78828*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
37180 : /* 78830*/ OPC_EmitMergeInputChains1_0,
37181 : /* 78831*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
37182 : /* 78834*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
37183 : /* 78837*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
37184 : /* 78840*/ OPC_EmitInteger, MVT::i1, 0,
37185 : /* 78843*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_XY_OFFEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
37186 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
37187 : // Src: (SIbuffer_store_format_d16 v2i16:{ *:[v2i16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
37188 : // Dst: (BUFFER_STORE_FORMAT_D16_XY_OFFEN_exact ?:{ *:[v2i16] }:$vdata, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
37189 : /* 78856*/ 0, /*End of Scope*/
37190 : /* 78857*/ /*Scope*/ 122, /*->78980*/
37191 : /* 78858*/ OPC_RecordChild3, // #3 = $vindex
37192 : /* 78859*/ OPC_Scope, 49, /*->78910*/ // 2 children in Scope
37193 : /* 78861*/ OPC_CheckChild4Integer, 0,
37194 : /* 78863*/ OPC_RecordChild5, // #4 = $soffset
37195 : /* 78864*/ OPC_RecordChild6, // #5 = $offset
37196 : /* 78865*/ OPC_MoveChild6,
37197 : /* 78866*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37198 : /* 78869*/ OPC_MoveParent,
37199 : /* 78870*/ OPC_RecordChild7, // #6 = $cachepolicy
37200 : /* 78871*/ OPC_MoveChild7,
37201 : /* 78872*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37202 : /* 78875*/ OPC_MoveParent,
37203 : /* 78876*/ OPC_MoveChild, 8,
37204 : /* 78878*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37205 : /* 78881*/ OPC_MoveParent,
37206 : /* 78882*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
37207 : /* 78884*/ OPC_EmitMergeInputChains1_0,
37208 : /* 78885*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
37209 : /* 78888*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
37210 : /* 78891*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
37211 : /* 78894*/ OPC_EmitInteger, MVT::i1, 0,
37212 : /* 78897*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_XY_IDXEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
37213 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
37214 : // Src: (SIbuffer_store_format_d16 v2i16:{ *:[v2i16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
37215 : // Dst: (BUFFER_STORE_FORMAT_D16_XY_IDXEN_exact ?:{ *:[v2i16] }:$vdata, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
37216 : /* 78910*/ /*Scope*/ 68, /*->78979*/
37217 : /* 78911*/ OPC_RecordChild4, // #4 = $voffset
37218 : /* 78912*/ OPC_RecordChild5, // #5 = $soffset
37219 : /* 78913*/ OPC_RecordChild6, // #6 = $offset
37220 : /* 78914*/ OPC_MoveChild6,
37221 : /* 78915*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37222 : /* 78918*/ OPC_MoveParent,
37223 : /* 78919*/ OPC_RecordChild7, // #7 = $cachepolicy
37224 : /* 78920*/ OPC_MoveChild7,
37225 : /* 78921*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37226 : /* 78924*/ OPC_MoveParent,
37227 : /* 78925*/ OPC_MoveChild, 8,
37228 : /* 78927*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37229 : /* 78930*/ OPC_MoveParent,
37230 : /* 78931*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
37231 : /* 78933*/ OPC_EmitMergeInputChains1_0,
37232 : /* 78934*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
37233 : /* 78937*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
37234 : /* 78940*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
37235 : /* 78943*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
37236 : MVT::i64, 5/*#Ops*/, 8, 3, 9, 4, 10, // Results = #11
37237 : /* 78954*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
37238 : /* 78957*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
37239 : /* 78960*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
37240 : /* 78963*/ OPC_EmitInteger, MVT::i1, 0,
37241 : /* 78966*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_XY_BOTHEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
37242 : 8/*#Ops*/, 1, 11, 2, 5, 12, 13, 14, 15,
37243 : // Src: (SIbuffer_store_format_d16 v2i16:{ *:[v2i16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
37244 : // Dst: (BUFFER_STORE_FORMAT_D16_XY_BOTHEN_exact ?:{ *:[v2i16] }:$vdata, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
37245 : /* 78979*/ 0, /*End of Scope*/
37246 : /* 78980*/ 0, /*End of Scope*/
37247 : /* 78981*/ /*Scope*/ 101|128,1/*229*/, /*->79212*/
37248 : /* 78983*/ OPC_CheckChild1Type, MVT::v4f16,
37249 : /* 78985*/ OPC_RecordChild2, // #2 = $rsrc
37250 : /* 78986*/ OPC_Scope, 100, /*->79088*/ // 2 children in Scope
37251 : /* 78988*/ OPC_CheckChild3Integer, 0,
37252 : /* 78990*/ OPC_Scope, 47, /*->79039*/ // 2 children in Scope
37253 : /* 78992*/ OPC_CheckChild4Integer, 0,
37254 : /* 78994*/ OPC_RecordChild5, // #3 = $soffset
37255 : /* 78995*/ OPC_RecordChild6, // #4 = $offset
37256 : /* 78996*/ OPC_MoveChild6,
37257 : /* 78997*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37258 : /* 79000*/ OPC_MoveParent,
37259 : /* 79001*/ OPC_RecordChild7, // #5 = $cachepolicy
37260 : /* 79002*/ OPC_MoveChild7,
37261 : /* 79003*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37262 : /* 79006*/ OPC_MoveParent,
37263 : /* 79007*/ OPC_MoveChild, 8,
37264 : /* 79009*/ OPC_CheckInteger, 0,
37265 : /* 79011*/ OPC_MoveParent,
37266 : /* 79012*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
37267 : /* 79014*/ OPC_EmitMergeInputChains1_0,
37268 : /* 79015*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
37269 : /* 79018*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
37270 : /* 79021*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
37271 : /* 79024*/ OPC_EmitInteger, MVT::i1, 0,
37272 : /* 79027*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_XYZW_OFFSET_exact), 0|OPFL_Chain|OPFL_MemRefs,
37273 : 7/*#Ops*/, 1, 2, 3, 6, 7, 8, 9,
37274 : // Src: (SIbuffer_store_format_d16 v4f16:{ *:[v4f16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
37275 : // Dst: (BUFFER_STORE_FORMAT_D16_XYZW_OFFSET_exact ?:{ *:[v4f16] }:$vdata, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
37276 : /* 79039*/ /*Scope*/ 47, /*->79087*/
37277 : /* 79040*/ OPC_RecordChild4, // #3 = $voffset
37278 : /* 79041*/ OPC_RecordChild5, // #4 = $soffset
37279 : /* 79042*/ OPC_RecordChild6, // #5 = $offset
37280 : /* 79043*/ OPC_MoveChild6,
37281 : /* 79044*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37282 : /* 79047*/ OPC_MoveParent,
37283 : /* 79048*/ OPC_RecordChild7, // #6 = $cachepolicy
37284 : /* 79049*/ OPC_MoveChild7,
37285 : /* 79050*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37286 : /* 79053*/ OPC_MoveParent,
37287 : /* 79054*/ OPC_MoveChild, 8,
37288 : /* 79056*/ OPC_CheckInteger, 0,
37289 : /* 79058*/ OPC_MoveParent,
37290 : /* 79059*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
37291 : /* 79061*/ OPC_EmitMergeInputChains1_0,
37292 : /* 79062*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
37293 : /* 79065*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
37294 : /* 79068*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
37295 : /* 79071*/ OPC_EmitInteger, MVT::i1, 0,
37296 : /* 79074*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_XYZW_OFFEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
37297 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
37298 : // Src: (SIbuffer_store_format_d16 v4f16:{ *:[v4f16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
37299 : // Dst: (BUFFER_STORE_FORMAT_D16_XYZW_OFFEN_exact ?:{ *:[v4f16] }:$vdata, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
37300 : /* 79087*/ 0, /*End of Scope*/
37301 : /* 79088*/ /*Scope*/ 122, /*->79211*/
37302 : /* 79089*/ OPC_RecordChild3, // #3 = $vindex
37303 : /* 79090*/ OPC_Scope, 49, /*->79141*/ // 2 children in Scope
37304 : /* 79092*/ OPC_CheckChild4Integer, 0,
37305 : /* 79094*/ OPC_RecordChild5, // #4 = $soffset
37306 : /* 79095*/ OPC_RecordChild6, // #5 = $offset
37307 : /* 79096*/ OPC_MoveChild6,
37308 : /* 79097*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37309 : /* 79100*/ OPC_MoveParent,
37310 : /* 79101*/ OPC_RecordChild7, // #6 = $cachepolicy
37311 : /* 79102*/ OPC_MoveChild7,
37312 : /* 79103*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37313 : /* 79106*/ OPC_MoveParent,
37314 : /* 79107*/ OPC_MoveChild, 8,
37315 : /* 79109*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37316 : /* 79112*/ OPC_MoveParent,
37317 : /* 79113*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
37318 : /* 79115*/ OPC_EmitMergeInputChains1_0,
37319 : /* 79116*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
37320 : /* 79119*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
37321 : /* 79122*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
37322 : /* 79125*/ OPC_EmitInteger, MVT::i1, 0,
37323 : /* 79128*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_XYZW_IDXEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
37324 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
37325 : // Src: (SIbuffer_store_format_d16 v4f16:{ *:[v4f16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
37326 : // Dst: (BUFFER_STORE_FORMAT_D16_XYZW_IDXEN_exact ?:{ *:[v4f16] }:$vdata, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
37327 : /* 79141*/ /*Scope*/ 68, /*->79210*/
37328 : /* 79142*/ OPC_RecordChild4, // #4 = $voffset
37329 : /* 79143*/ OPC_RecordChild5, // #5 = $soffset
37330 : /* 79144*/ OPC_RecordChild6, // #6 = $offset
37331 : /* 79145*/ OPC_MoveChild6,
37332 : /* 79146*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37333 : /* 79149*/ OPC_MoveParent,
37334 : /* 79150*/ OPC_RecordChild7, // #7 = $cachepolicy
37335 : /* 79151*/ OPC_MoveChild7,
37336 : /* 79152*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37337 : /* 79155*/ OPC_MoveParent,
37338 : /* 79156*/ OPC_MoveChild, 8,
37339 : /* 79158*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37340 : /* 79161*/ OPC_MoveParent,
37341 : /* 79162*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
37342 : /* 79164*/ OPC_EmitMergeInputChains1_0,
37343 : /* 79165*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
37344 : /* 79168*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
37345 : /* 79171*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
37346 : /* 79174*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
37347 : MVT::i64, 5/*#Ops*/, 8, 3, 9, 4, 10, // Results = #11
37348 : /* 79185*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
37349 : /* 79188*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
37350 : /* 79191*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
37351 : /* 79194*/ OPC_EmitInteger, MVT::i1, 0,
37352 : /* 79197*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_XYZW_BOTHEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
37353 : 8/*#Ops*/, 1, 11, 2, 5, 12, 13, 14, 15,
37354 : // Src: (SIbuffer_store_format_d16 v4f16:{ *:[v4f16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
37355 : // Dst: (BUFFER_STORE_FORMAT_D16_XYZW_BOTHEN_exact ?:{ *:[v4f16] }:$vdata, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
37356 : /* 79210*/ 0, /*End of Scope*/
37357 : /* 79211*/ 0, /*End of Scope*/
37358 : /* 79212*/ /*Scope*/ 101|128,1/*229*/, /*->79443*/
37359 : /* 79214*/ OPC_CheckChild1Type, MVT::v4i16,
37360 : /* 79216*/ OPC_RecordChild2, // #2 = $rsrc
37361 : /* 79217*/ OPC_Scope, 100, /*->79319*/ // 2 children in Scope
37362 : /* 79219*/ OPC_CheckChild3Integer, 0,
37363 : /* 79221*/ OPC_Scope, 47, /*->79270*/ // 2 children in Scope
37364 : /* 79223*/ OPC_CheckChild4Integer, 0,
37365 : /* 79225*/ OPC_RecordChild5, // #3 = $soffset
37366 : /* 79226*/ OPC_RecordChild6, // #4 = $offset
37367 : /* 79227*/ OPC_MoveChild6,
37368 : /* 79228*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37369 : /* 79231*/ OPC_MoveParent,
37370 : /* 79232*/ OPC_RecordChild7, // #5 = $cachepolicy
37371 : /* 79233*/ OPC_MoveChild7,
37372 : /* 79234*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37373 : /* 79237*/ OPC_MoveParent,
37374 : /* 79238*/ OPC_MoveChild, 8,
37375 : /* 79240*/ OPC_CheckInteger, 0,
37376 : /* 79242*/ OPC_MoveParent,
37377 : /* 79243*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
37378 : /* 79245*/ OPC_EmitMergeInputChains1_0,
37379 : /* 79246*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
37380 : /* 79249*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
37381 : /* 79252*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
37382 : /* 79255*/ OPC_EmitInteger, MVT::i1, 0,
37383 : /* 79258*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_XYZW_OFFSET_exact), 0|OPFL_Chain|OPFL_MemRefs,
37384 : 7/*#Ops*/, 1, 2, 3, 6, 7, 8, 9,
37385 : // Src: (SIbuffer_store_format_d16 v4i16:{ *:[v4i16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
37386 : // Dst: (BUFFER_STORE_FORMAT_D16_XYZW_OFFSET_exact ?:{ *:[v4i16] }:$vdata, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
37387 : /* 79270*/ /*Scope*/ 47, /*->79318*/
37388 : /* 79271*/ OPC_RecordChild4, // #3 = $voffset
37389 : /* 79272*/ OPC_RecordChild5, // #4 = $soffset
37390 : /* 79273*/ OPC_RecordChild6, // #5 = $offset
37391 : /* 79274*/ OPC_MoveChild6,
37392 : /* 79275*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37393 : /* 79278*/ OPC_MoveParent,
37394 : /* 79279*/ OPC_RecordChild7, // #6 = $cachepolicy
37395 : /* 79280*/ OPC_MoveChild7,
37396 : /* 79281*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37397 : /* 79284*/ OPC_MoveParent,
37398 : /* 79285*/ OPC_MoveChild, 8,
37399 : /* 79287*/ OPC_CheckInteger, 0,
37400 : /* 79289*/ OPC_MoveParent,
37401 : /* 79290*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
37402 : /* 79292*/ OPC_EmitMergeInputChains1_0,
37403 : /* 79293*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
37404 : /* 79296*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
37405 : /* 79299*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
37406 : /* 79302*/ OPC_EmitInteger, MVT::i1, 0,
37407 : /* 79305*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_XYZW_OFFEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
37408 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
37409 : // Src: (SIbuffer_store_format_d16 v4i16:{ *:[v4i16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
37410 : // Dst: (BUFFER_STORE_FORMAT_D16_XYZW_OFFEN_exact ?:{ *:[v4i16] }:$vdata, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
37411 : /* 79318*/ 0, /*End of Scope*/
37412 : /* 79319*/ /*Scope*/ 122, /*->79442*/
37413 : /* 79320*/ OPC_RecordChild3, // #3 = $vindex
37414 : /* 79321*/ OPC_Scope, 49, /*->79372*/ // 2 children in Scope
37415 : /* 79323*/ OPC_CheckChild4Integer, 0,
37416 : /* 79325*/ OPC_RecordChild5, // #4 = $soffset
37417 : /* 79326*/ OPC_RecordChild6, // #5 = $offset
37418 : /* 79327*/ OPC_MoveChild6,
37419 : /* 79328*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37420 : /* 79331*/ OPC_MoveParent,
37421 : /* 79332*/ OPC_RecordChild7, // #6 = $cachepolicy
37422 : /* 79333*/ OPC_MoveChild7,
37423 : /* 79334*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37424 : /* 79337*/ OPC_MoveParent,
37425 : /* 79338*/ OPC_MoveChild, 8,
37426 : /* 79340*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37427 : /* 79343*/ OPC_MoveParent,
37428 : /* 79344*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
37429 : /* 79346*/ OPC_EmitMergeInputChains1_0,
37430 : /* 79347*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
37431 : /* 79350*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
37432 : /* 79353*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
37433 : /* 79356*/ OPC_EmitInteger, MVT::i1, 0,
37434 : /* 79359*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_XYZW_IDXEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
37435 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
37436 : // Src: (SIbuffer_store_format_d16 v4i16:{ *:[v4i16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
37437 : // Dst: (BUFFER_STORE_FORMAT_D16_XYZW_IDXEN_exact ?:{ *:[v4i16] }:$vdata, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
37438 : /* 79372*/ /*Scope*/ 68, /*->79441*/
37439 : /* 79373*/ OPC_RecordChild4, // #4 = $voffset
37440 : /* 79374*/ OPC_RecordChild5, // #5 = $soffset
37441 : /* 79375*/ OPC_RecordChild6, // #6 = $offset
37442 : /* 79376*/ OPC_MoveChild6,
37443 : /* 79377*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37444 : /* 79380*/ OPC_MoveParent,
37445 : /* 79381*/ OPC_RecordChild7, // #7 = $cachepolicy
37446 : /* 79382*/ OPC_MoveChild7,
37447 : /* 79383*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37448 : /* 79386*/ OPC_MoveParent,
37449 : /* 79387*/ OPC_MoveChild, 8,
37450 : /* 79389*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37451 : /* 79392*/ OPC_MoveParent,
37452 : /* 79393*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
37453 : /* 79395*/ OPC_EmitMergeInputChains1_0,
37454 : /* 79396*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
37455 : /* 79399*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
37456 : /* 79402*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
37457 : /* 79405*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
37458 : MVT::i64, 5/*#Ops*/, 8, 3, 9, 4, 10, // Results = #11
37459 : /* 79416*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
37460 : /* 79419*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
37461 : /* 79422*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
37462 : /* 79425*/ OPC_EmitInteger, MVT::i1, 0,
37463 : /* 79428*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_FORMAT_D16_XYZW_BOTHEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
37464 : 8/*#Ops*/, 1, 11, 2, 5, 12, 13, 14, 15,
37465 : // Src: (SIbuffer_store_format_d16 v4i16:{ *:[v4i16] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
37466 : // Dst: (BUFFER_STORE_FORMAT_D16_XYZW_BOTHEN_exact ?:{ *:[v4i16] }:$vdata, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
37467 : /* 79441*/ 0, /*End of Scope*/
37468 : /* 79442*/ 0, /*End of Scope*/
37469 : /* 79443*/ 0, /*End of Scope*/
37470 : /* 79444*/ /*SwitchOpcode*/ 111|128,10/*1391*/, TARGET_VAL(AMDGPUISD::BUFFER_STORE),// ->80839
37471 : /* 79448*/ OPC_RecordMemRef,
37472 : /* 79449*/ OPC_RecordNode, // #0 = 'SIbuffer_store' chained node
37473 : /* 79450*/ OPC_RecordChild1, // #1 = $vdata
37474 : /* 79451*/ OPC_Scope, 101|128,1/*229*/, /*->79683*/ // 6 children in Scope
37475 : /* 79454*/ OPC_CheckChild1Type, MVT::f32,
37476 : /* 79456*/ OPC_RecordChild2, // #2 = $rsrc
37477 : /* 79457*/ OPC_Scope, 100, /*->79559*/ // 2 children in Scope
37478 : /* 79459*/ OPC_CheckChild3Integer, 0,
37479 : /* 79461*/ OPC_Scope, 47, /*->79510*/ // 2 children in Scope
37480 : /* 79463*/ OPC_CheckChild4Integer, 0,
37481 : /* 79465*/ OPC_RecordChild5, // #3 = $soffset
37482 : /* 79466*/ OPC_RecordChild6, // #4 = $offset
37483 : /* 79467*/ OPC_MoveChild6,
37484 : /* 79468*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37485 : /* 79471*/ OPC_MoveParent,
37486 : /* 79472*/ OPC_RecordChild7, // #5 = $cachepolicy
37487 : /* 79473*/ OPC_MoveChild7,
37488 : /* 79474*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37489 : /* 79477*/ OPC_MoveParent,
37490 : /* 79478*/ OPC_MoveChild, 8,
37491 : /* 79480*/ OPC_CheckInteger, 0,
37492 : /* 79482*/ OPC_MoveParent,
37493 : /* 79483*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
37494 : /* 79485*/ OPC_EmitMergeInputChains1_0,
37495 : /* 79486*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
37496 : /* 79489*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
37497 : /* 79492*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
37498 : /* 79495*/ OPC_EmitInteger, MVT::i1, 0,
37499 : /* 79498*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORD_OFFSET_exact), 0|OPFL_Chain|OPFL_MemRefs,
37500 : 7/*#Ops*/, 1, 2, 3, 6, 7, 8, 9,
37501 : // Src: (SIbuffer_store f32:{ *:[f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
37502 : // Dst: (BUFFER_STORE_DWORD_OFFSET_exact ?:{ *:[f32] }:$vdata, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
37503 : /* 79510*/ /*Scope*/ 47, /*->79558*/
37504 : /* 79511*/ OPC_RecordChild4, // #3 = $voffset
37505 : /* 79512*/ OPC_RecordChild5, // #4 = $soffset
37506 : /* 79513*/ OPC_RecordChild6, // #5 = $offset
37507 : /* 79514*/ OPC_MoveChild6,
37508 : /* 79515*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37509 : /* 79518*/ OPC_MoveParent,
37510 : /* 79519*/ OPC_RecordChild7, // #6 = $cachepolicy
37511 : /* 79520*/ OPC_MoveChild7,
37512 : /* 79521*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37513 : /* 79524*/ OPC_MoveParent,
37514 : /* 79525*/ OPC_MoveChild, 8,
37515 : /* 79527*/ OPC_CheckInteger, 0,
37516 : /* 79529*/ OPC_MoveParent,
37517 : /* 79530*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
37518 : /* 79532*/ OPC_EmitMergeInputChains1_0,
37519 : /* 79533*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
37520 : /* 79536*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
37521 : /* 79539*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
37522 : /* 79542*/ OPC_EmitInteger, MVT::i1, 0,
37523 : /* 79545*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORD_OFFEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
37524 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
37525 : // Src: (SIbuffer_store f32:{ *:[f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
37526 : // Dst: (BUFFER_STORE_DWORD_OFFEN_exact ?:{ *:[f32] }:$vdata, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
37527 : /* 79558*/ 0, /*End of Scope*/
37528 : /* 79559*/ /*Scope*/ 122, /*->79682*/
37529 : /* 79560*/ OPC_RecordChild3, // #3 = $vindex
37530 : /* 79561*/ OPC_Scope, 49, /*->79612*/ // 2 children in Scope
37531 : /* 79563*/ OPC_CheckChild4Integer, 0,
37532 : /* 79565*/ OPC_RecordChild5, // #4 = $soffset
37533 : /* 79566*/ OPC_RecordChild6, // #5 = $offset
37534 : /* 79567*/ OPC_MoveChild6,
37535 : /* 79568*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37536 : /* 79571*/ OPC_MoveParent,
37537 : /* 79572*/ OPC_RecordChild7, // #6 = $cachepolicy
37538 : /* 79573*/ OPC_MoveChild7,
37539 : /* 79574*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37540 : /* 79577*/ OPC_MoveParent,
37541 : /* 79578*/ OPC_MoveChild, 8,
37542 : /* 79580*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37543 : /* 79583*/ OPC_MoveParent,
37544 : /* 79584*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
37545 : /* 79586*/ OPC_EmitMergeInputChains1_0,
37546 : /* 79587*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
37547 : /* 79590*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
37548 : /* 79593*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
37549 : /* 79596*/ OPC_EmitInteger, MVT::i1, 0,
37550 : /* 79599*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORD_IDXEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
37551 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
37552 : // Src: (SIbuffer_store f32:{ *:[f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
37553 : // Dst: (BUFFER_STORE_DWORD_IDXEN_exact ?:{ *:[f32] }:$vdata, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
37554 : /* 79612*/ /*Scope*/ 68, /*->79681*/
37555 : /* 79613*/ OPC_RecordChild4, // #4 = $voffset
37556 : /* 79614*/ OPC_RecordChild5, // #5 = $soffset
37557 : /* 79615*/ OPC_RecordChild6, // #6 = $offset
37558 : /* 79616*/ OPC_MoveChild6,
37559 : /* 79617*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37560 : /* 79620*/ OPC_MoveParent,
37561 : /* 79621*/ OPC_RecordChild7, // #7 = $cachepolicy
37562 : /* 79622*/ OPC_MoveChild7,
37563 : /* 79623*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37564 : /* 79626*/ OPC_MoveParent,
37565 : /* 79627*/ OPC_MoveChild, 8,
37566 : /* 79629*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37567 : /* 79632*/ OPC_MoveParent,
37568 : /* 79633*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
37569 : /* 79635*/ OPC_EmitMergeInputChains1_0,
37570 : /* 79636*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
37571 : /* 79639*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
37572 : /* 79642*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
37573 : /* 79645*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
37574 : MVT::i64, 5/*#Ops*/, 8, 3, 9, 4, 10, // Results = #11
37575 : /* 79656*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
37576 : /* 79659*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
37577 : /* 79662*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
37578 : /* 79665*/ OPC_EmitInteger, MVT::i1, 0,
37579 : /* 79668*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORD_BOTHEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
37580 : 8/*#Ops*/, 1, 11, 2, 5, 12, 13, 14, 15,
37581 : // Src: (SIbuffer_store f32:{ *:[f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
37582 : // Dst: (BUFFER_STORE_DWORD_BOTHEN_exact ?:{ *:[f32] }:$vdata, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
37583 : /* 79681*/ 0, /*End of Scope*/
37584 : /* 79682*/ 0, /*End of Scope*/
37585 : /* 79683*/ /*Scope*/ 101|128,1/*229*/, /*->79914*/
37586 : /* 79685*/ OPC_CheckChild1Type, MVT::i32,
37587 : /* 79687*/ OPC_RecordChild2, // #2 = $rsrc
37588 : /* 79688*/ OPC_Scope, 100, /*->79790*/ // 2 children in Scope
37589 : /* 79690*/ OPC_CheckChild3Integer, 0,
37590 : /* 79692*/ OPC_Scope, 47, /*->79741*/ // 2 children in Scope
37591 : /* 79694*/ OPC_CheckChild4Integer, 0,
37592 : /* 79696*/ OPC_RecordChild5, // #3 = $soffset
37593 : /* 79697*/ OPC_RecordChild6, // #4 = $offset
37594 : /* 79698*/ OPC_MoveChild6,
37595 : /* 79699*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37596 : /* 79702*/ OPC_MoveParent,
37597 : /* 79703*/ OPC_RecordChild7, // #5 = $cachepolicy
37598 : /* 79704*/ OPC_MoveChild7,
37599 : /* 79705*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37600 : /* 79708*/ OPC_MoveParent,
37601 : /* 79709*/ OPC_MoveChild, 8,
37602 : /* 79711*/ OPC_CheckInteger, 0,
37603 : /* 79713*/ OPC_MoveParent,
37604 : /* 79714*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
37605 : /* 79716*/ OPC_EmitMergeInputChains1_0,
37606 : /* 79717*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
37607 : /* 79720*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
37608 : /* 79723*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
37609 : /* 79726*/ OPC_EmitInteger, MVT::i1, 0,
37610 : /* 79729*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORD_OFFSET_exact), 0|OPFL_Chain|OPFL_MemRefs,
37611 : 7/*#Ops*/, 1, 2, 3, 6, 7, 8, 9,
37612 : // Src: (SIbuffer_store i32:{ *:[i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
37613 : // Dst: (BUFFER_STORE_DWORD_OFFSET_exact ?:{ *:[i32] }:$vdata, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
37614 : /* 79741*/ /*Scope*/ 47, /*->79789*/
37615 : /* 79742*/ OPC_RecordChild4, // #3 = $voffset
37616 : /* 79743*/ OPC_RecordChild5, // #4 = $soffset
37617 : /* 79744*/ OPC_RecordChild6, // #5 = $offset
37618 : /* 79745*/ OPC_MoveChild6,
37619 : /* 79746*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37620 : /* 79749*/ OPC_MoveParent,
37621 : /* 79750*/ OPC_RecordChild7, // #6 = $cachepolicy
37622 : /* 79751*/ OPC_MoveChild7,
37623 : /* 79752*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37624 : /* 79755*/ OPC_MoveParent,
37625 : /* 79756*/ OPC_MoveChild, 8,
37626 : /* 79758*/ OPC_CheckInteger, 0,
37627 : /* 79760*/ OPC_MoveParent,
37628 : /* 79761*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
37629 : /* 79763*/ OPC_EmitMergeInputChains1_0,
37630 : /* 79764*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
37631 : /* 79767*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
37632 : /* 79770*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
37633 : /* 79773*/ OPC_EmitInteger, MVT::i1, 0,
37634 : /* 79776*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORD_OFFEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
37635 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
37636 : // Src: (SIbuffer_store i32:{ *:[i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
37637 : // Dst: (BUFFER_STORE_DWORD_OFFEN_exact ?:{ *:[i32] }:$vdata, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
37638 : /* 79789*/ 0, /*End of Scope*/
37639 : /* 79790*/ /*Scope*/ 122, /*->79913*/
37640 : /* 79791*/ OPC_RecordChild3, // #3 = $vindex
37641 : /* 79792*/ OPC_Scope, 49, /*->79843*/ // 2 children in Scope
37642 : /* 79794*/ OPC_CheckChild4Integer, 0,
37643 : /* 79796*/ OPC_RecordChild5, // #4 = $soffset
37644 : /* 79797*/ OPC_RecordChild6, // #5 = $offset
37645 : /* 79798*/ OPC_MoveChild6,
37646 : /* 79799*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37647 : /* 79802*/ OPC_MoveParent,
37648 : /* 79803*/ OPC_RecordChild7, // #6 = $cachepolicy
37649 : /* 79804*/ OPC_MoveChild7,
37650 : /* 79805*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37651 : /* 79808*/ OPC_MoveParent,
37652 : /* 79809*/ OPC_MoveChild, 8,
37653 : /* 79811*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37654 : /* 79814*/ OPC_MoveParent,
37655 : /* 79815*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
37656 : /* 79817*/ OPC_EmitMergeInputChains1_0,
37657 : /* 79818*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
37658 : /* 79821*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
37659 : /* 79824*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
37660 : /* 79827*/ OPC_EmitInteger, MVT::i1, 0,
37661 : /* 79830*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORD_IDXEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
37662 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
37663 : // Src: (SIbuffer_store i32:{ *:[i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
37664 : // Dst: (BUFFER_STORE_DWORD_IDXEN_exact ?:{ *:[i32] }:$vdata, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
37665 : /* 79843*/ /*Scope*/ 68, /*->79912*/
37666 : /* 79844*/ OPC_RecordChild4, // #4 = $voffset
37667 : /* 79845*/ OPC_RecordChild5, // #5 = $soffset
37668 : /* 79846*/ OPC_RecordChild6, // #6 = $offset
37669 : /* 79847*/ OPC_MoveChild6,
37670 : /* 79848*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37671 : /* 79851*/ OPC_MoveParent,
37672 : /* 79852*/ OPC_RecordChild7, // #7 = $cachepolicy
37673 : /* 79853*/ OPC_MoveChild7,
37674 : /* 79854*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37675 : /* 79857*/ OPC_MoveParent,
37676 : /* 79858*/ OPC_MoveChild, 8,
37677 : /* 79860*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37678 : /* 79863*/ OPC_MoveParent,
37679 : /* 79864*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
37680 : /* 79866*/ OPC_EmitMergeInputChains1_0,
37681 : /* 79867*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
37682 : /* 79870*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
37683 : /* 79873*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
37684 : /* 79876*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
37685 : MVT::i64, 5/*#Ops*/, 8, 3, 9, 4, 10, // Results = #11
37686 : /* 79887*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
37687 : /* 79890*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
37688 : /* 79893*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
37689 : /* 79896*/ OPC_EmitInteger, MVT::i1, 0,
37690 : /* 79899*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORD_BOTHEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
37691 : 8/*#Ops*/, 1, 11, 2, 5, 12, 13, 14, 15,
37692 : // Src: (SIbuffer_store i32:{ *:[i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
37693 : // Dst: (BUFFER_STORE_DWORD_BOTHEN_exact ?:{ *:[i32] }:$vdata, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
37694 : /* 79912*/ 0, /*End of Scope*/
37695 : /* 79913*/ 0, /*End of Scope*/
37696 : /* 79914*/ /*Scope*/ 101|128,1/*229*/, /*->80145*/
37697 : /* 79916*/ OPC_CheckChild1Type, MVT::v2f32,
37698 : /* 79918*/ OPC_RecordChild2, // #2 = $rsrc
37699 : /* 79919*/ OPC_Scope, 100, /*->80021*/ // 2 children in Scope
37700 : /* 79921*/ OPC_CheckChild3Integer, 0,
37701 : /* 79923*/ OPC_Scope, 47, /*->79972*/ // 2 children in Scope
37702 : /* 79925*/ OPC_CheckChild4Integer, 0,
37703 : /* 79927*/ OPC_RecordChild5, // #3 = $soffset
37704 : /* 79928*/ OPC_RecordChild6, // #4 = $offset
37705 : /* 79929*/ OPC_MoveChild6,
37706 : /* 79930*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37707 : /* 79933*/ OPC_MoveParent,
37708 : /* 79934*/ OPC_RecordChild7, // #5 = $cachepolicy
37709 : /* 79935*/ OPC_MoveChild7,
37710 : /* 79936*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37711 : /* 79939*/ OPC_MoveParent,
37712 : /* 79940*/ OPC_MoveChild, 8,
37713 : /* 79942*/ OPC_CheckInteger, 0,
37714 : /* 79944*/ OPC_MoveParent,
37715 : /* 79945*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
37716 : /* 79947*/ OPC_EmitMergeInputChains1_0,
37717 : /* 79948*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
37718 : /* 79951*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
37719 : /* 79954*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
37720 : /* 79957*/ OPC_EmitInteger, MVT::i1, 0,
37721 : /* 79960*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORDX2_OFFSET_exact), 0|OPFL_Chain|OPFL_MemRefs,
37722 : 7/*#Ops*/, 1, 2, 3, 6, 7, 8, 9,
37723 : // Src: (SIbuffer_store v2f32:{ *:[v2f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
37724 : // Dst: (BUFFER_STORE_DWORDX2_OFFSET_exact ?:{ *:[v2f32] }:$vdata, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
37725 : /* 79972*/ /*Scope*/ 47, /*->80020*/
37726 : /* 79973*/ OPC_RecordChild4, // #3 = $voffset
37727 : /* 79974*/ OPC_RecordChild5, // #4 = $soffset
37728 : /* 79975*/ OPC_RecordChild6, // #5 = $offset
37729 : /* 79976*/ OPC_MoveChild6,
37730 : /* 79977*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37731 : /* 79980*/ OPC_MoveParent,
37732 : /* 79981*/ OPC_RecordChild7, // #6 = $cachepolicy
37733 : /* 79982*/ OPC_MoveChild7,
37734 : /* 79983*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37735 : /* 79986*/ OPC_MoveParent,
37736 : /* 79987*/ OPC_MoveChild, 8,
37737 : /* 79989*/ OPC_CheckInteger, 0,
37738 : /* 79991*/ OPC_MoveParent,
37739 : /* 79992*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
37740 : /* 79994*/ OPC_EmitMergeInputChains1_0,
37741 : /* 79995*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
37742 : /* 79998*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
37743 : /* 80001*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
37744 : /* 80004*/ OPC_EmitInteger, MVT::i1, 0,
37745 : /* 80007*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORDX2_OFFEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
37746 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
37747 : // Src: (SIbuffer_store v2f32:{ *:[v2f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
37748 : // Dst: (BUFFER_STORE_DWORDX2_OFFEN_exact ?:{ *:[v2f32] }:$vdata, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
37749 : /* 80020*/ 0, /*End of Scope*/
37750 : /* 80021*/ /*Scope*/ 122, /*->80144*/
37751 : /* 80022*/ OPC_RecordChild3, // #3 = $vindex
37752 : /* 80023*/ OPC_Scope, 49, /*->80074*/ // 2 children in Scope
37753 : /* 80025*/ OPC_CheckChild4Integer, 0,
37754 : /* 80027*/ OPC_RecordChild5, // #4 = $soffset
37755 : /* 80028*/ OPC_RecordChild6, // #5 = $offset
37756 : /* 80029*/ OPC_MoveChild6,
37757 : /* 80030*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37758 : /* 80033*/ OPC_MoveParent,
37759 : /* 80034*/ OPC_RecordChild7, // #6 = $cachepolicy
37760 : /* 80035*/ OPC_MoveChild7,
37761 : /* 80036*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37762 : /* 80039*/ OPC_MoveParent,
37763 : /* 80040*/ OPC_MoveChild, 8,
37764 : /* 80042*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37765 : /* 80045*/ OPC_MoveParent,
37766 : /* 80046*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
37767 : /* 80048*/ OPC_EmitMergeInputChains1_0,
37768 : /* 80049*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
37769 : /* 80052*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
37770 : /* 80055*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
37771 : /* 80058*/ OPC_EmitInteger, MVT::i1, 0,
37772 : /* 80061*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORDX2_IDXEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
37773 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
37774 : // Src: (SIbuffer_store v2f32:{ *:[v2f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
37775 : // Dst: (BUFFER_STORE_DWORDX2_IDXEN_exact ?:{ *:[v2f32] }:$vdata, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
37776 : /* 80074*/ /*Scope*/ 68, /*->80143*/
37777 : /* 80075*/ OPC_RecordChild4, // #4 = $voffset
37778 : /* 80076*/ OPC_RecordChild5, // #5 = $soffset
37779 : /* 80077*/ OPC_RecordChild6, // #6 = $offset
37780 : /* 80078*/ OPC_MoveChild6,
37781 : /* 80079*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37782 : /* 80082*/ OPC_MoveParent,
37783 : /* 80083*/ OPC_RecordChild7, // #7 = $cachepolicy
37784 : /* 80084*/ OPC_MoveChild7,
37785 : /* 80085*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37786 : /* 80088*/ OPC_MoveParent,
37787 : /* 80089*/ OPC_MoveChild, 8,
37788 : /* 80091*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37789 : /* 80094*/ OPC_MoveParent,
37790 : /* 80095*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
37791 : /* 80097*/ OPC_EmitMergeInputChains1_0,
37792 : /* 80098*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
37793 : /* 80101*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
37794 : /* 80104*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
37795 : /* 80107*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
37796 : MVT::i64, 5/*#Ops*/, 8, 3, 9, 4, 10, // Results = #11
37797 : /* 80118*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
37798 : /* 80121*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
37799 : /* 80124*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
37800 : /* 80127*/ OPC_EmitInteger, MVT::i1, 0,
37801 : /* 80130*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORDX2_BOTHEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
37802 : 8/*#Ops*/, 1, 11, 2, 5, 12, 13, 14, 15,
37803 : // Src: (SIbuffer_store v2f32:{ *:[v2f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
37804 : // Dst: (BUFFER_STORE_DWORDX2_BOTHEN_exact ?:{ *:[v2f32] }:$vdata, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
37805 : /* 80143*/ 0, /*End of Scope*/
37806 : /* 80144*/ 0, /*End of Scope*/
37807 : /* 80145*/ /*Scope*/ 101|128,1/*229*/, /*->80376*/
37808 : /* 80147*/ OPC_CheckChild1Type, MVT::v2i32,
37809 : /* 80149*/ OPC_RecordChild2, // #2 = $rsrc
37810 : /* 80150*/ OPC_Scope, 100, /*->80252*/ // 2 children in Scope
37811 : /* 80152*/ OPC_CheckChild3Integer, 0,
37812 : /* 80154*/ OPC_Scope, 47, /*->80203*/ // 2 children in Scope
37813 : /* 80156*/ OPC_CheckChild4Integer, 0,
37814 : /* 80158*/ OPC_RecordChild5, // #3 = $soffset
37815 : /* 80159*/ OPC_RecordChild6, // #4 = $offset
37816 : /* 80160*/ OPC_MoveChild6,
37817 : /* 80161*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37818 : /* 80164*/ OPC_MoveParent,
37819 : /* 80165*/ OPC_RecordChild7, // #5 = $cachepolicy
37820 : /* 80166*/ OPC_MoveChild7,
37821 : /* 80167*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37822 : /* 80170*/ OPC_MoveParent,
37823 : /* 80171*/ OPC_MoveChild, 8,
37824 : /* 80173*/ OPC_CheckInteger, 0,
37825 : /* 80175*/ OPC_MoveParent,
37826 : /* 80176*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
37827 : /* 80178*/ OPC_EmitMergeInputChains1_0,
37828 : /* 80179*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
37829 : /* 80182*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
37830 : /* 80185*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
37831 : /* 80188*/ OPC_EmitInteger, MVT::i1, 0,
37832 : /* 80191*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORDX2_OFFSET_exact), 0|OPFL_Chain|OPFL_MemRefs,
37833 : 7/*#Ops*/, 1, 2, 3, 6, 7, 8, 9,
37834 : // Src: (SIbuffer_store v2i32:{ *:[v2i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
37835 : // Dst: (BUFFER_STORE_DWORDX2_OFFSET_exact ?:{ *:[v2i32] }:$vdata, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
37836 : /* 80203*/ /*Scope*/ 47, /*->80251*/
37837 : /* 80204*/ OPC_RecordChild4, // #3 = $voffset
37838 : /* 80205*/ OPC_RecordChild5, // #4 = $soffset
37839 : /* 80206*/ OPC_RecordChild6, // #5 = $offset
37840 : /* 80207*/ OPC_MoveChild6,
37841 : /* 80208*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37842 : /* 80211*/ OPC_MoveParent,
37843 : /* 80212*/ OPC_RecordChild7, // #6 = $cachepolicy
37844 : /* 80213*/ OPC_MoveChild7,
37845 : /* 80214*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37846 : /* 80217*/ OPC_MoveParent,
37847 : /* 80218*/ OPC_MoveChild, 8,
37848 : /* 80220*/ OPC_CheckInteger, 0,
37849 : /* 80222*/ OPC_MoveParent,
37850 : /* 80223*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
37851 : /* 80225*/ OPC_EmitMergeInputChains1_0,
37852 : /* 80226*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
37853 : /* 80229*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
37854 : /* 80232*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
37855 : /* 80235*/ OPC_EmitInteger, MVT::i1, 0,
37856 : /* 80238*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORDX2_OFFEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
37857 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
37858 : // Src: (SIbuffer_store v2i32:{ *:[v2i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
37859 : // Dst: (BUFFER_STORE_DWORDX2_OFFEN_exact ?:{ *:[v2i32] }:$vdata, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
37860 : /* 80251*/ 0, /*End of Scope*/
37861 : /* 80252*/ /*Scope*/ 122, /*->80375*/
37862 : /* 80253*/ OPC_RecordChild3, // #3 = $vindex
37863 : /* 80254*/ OPC_Scope, 49, /*->80305*/ // 2 children in Scope
37864 : /* 80256*/ OPC_CheckChild4Integer, 0,
37865 : /* 80258*/ OPC_RecordChild5, // #4 = $soffset
37866 : /* 80259*/ OPC_RecordChild6, // #5 = $offset
37867 : /* 80260*/ OPC_MoveChild6,
37868 : /* 80261*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37869 : /* 80264*/ OPC_MoveParent,
37870 : /* 80265*/ OPC_RecordChild7, // #6 = $cachepolicy
37871 : /* 80266*/ OPC_MoveChild7,
37872 : /* 80267*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37873 : /* 80270*/ OPC_MoveParent,
37874 : /* 80271*/ OPC_MoveChild, 8,
37875 : /* 80273*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37876 : /* 80276*/ OPC_MoveParent,
37877 : /* 80277*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
37878 : /* 80279*/ OPC_EmitMergeInputChains1_0,
37879 : /* 80280*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
37880 : /* 80283*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
37881 : /* 80286*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
37882 : /* 80289*/ OPC_EmitInteger, MVT::i1, 0,
37883 : /* 80292*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORDX2_IDXEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
37884 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
37885 : // Src: (SIbuffer_store v2i32:{ *:[v2i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
37886 : // Dst: (BUFFER_STORE_DWORDX2_IDXEN_exact ?:{ *:[v2i32] }:$vdata, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
37887 : /* 80305*/ /*Scope*/ 68, /*->80374*/
37888 : /* 80306*/ OPC_RecordChild4, // #4 = $voffset
37889 : /* 80307*/ OPC_RecordChild5, // #5 = $soffset
37890 : /* 80308*/ OPC_RecordChild6, // #6 = $offset
37891 : /* 80309*/ OPC_MoveChild6,
37892 : /* 80310*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37893 : /* 80313*/ OPC_MoveParent,
37894 : /* 80314*/ OPC_RecordChild7, // #7 = $cachepolicy
37895 : /* 80315*/ OPC_MoveChild7,
37896 : /* 80316*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37897 : /* 80319*/ OPC_MoveParent,
37898 : /* 80320*/ OPC_MoveChild, 8,
37899 : /* 80322*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37900 : /* 80325*/ OPC_MoveParent,
37901 : /* 80326*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
37902 : /* 80328*/ OPC_EmitMergeInputChains1_0,
37903 : /* 80329*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
37904 : /* 80332*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
37905 : /* 80335*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
37906 : /* 80338*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
37907 : MVT::i64, 5/*#Ops*/, 8, 3, 9, 4, 10, // Results = #11
37908 : /* 80349*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
37909 : /* 80352*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
37910 : /* 80355*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
37911 : /* 80358*/ OPC_EmitInteger, MVT::i1, 0,
37912 : /* 80361*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORDX2_BOTHEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
37913 : 8/*#Ops*/, 1, 11, 2, 5, 12, 13, 14, 15,
37914 : // Src: (SIbuffer_store v2i32:{ *:[v2i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
37915 : // Dst: (BUFFER_STORE_DWORDX2_BOTHEN_exact ?:{ *:[v2i32] }:$vdata, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
37916 : /* 80374*/ 0, /*End of Scope*/
37917 : /* 80375*/ 0, /*End of Scope*/
37918 : /* 80376*/ /*Scope*/ 101|128,1/*229*/, /*->80607*/
37919 : /* 80378*/ OPC_CheckChild1Type, MVT::v4f32,
37920 : /* 80380*/ OPC_RecordChild2, // #2 = $rsrc
37921 : /* 80381*/ OPC_Scope, 100, /*->80483*/ // 2 children in Scope
37922 : /* 80383*/ OPC_CheckChild3Integer, 0,
37923 : /* 80385*/ OPC_Scope, 47, /*->80434*/ // 2 children in Scope
37924 : /* 80387*/ OPC_CheckChild4Integer, 0,
37925 : /* 80389*/ OPC_RecordChild5, // #3 = $soffset
37926 : /* 80390*/ OPC_RecordChild6, // #4 = $offset
37927 : /* 80391*/ OPC_MoveChild6,
37928 : /* 80392*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37929 : /* 80395*/ OPC_MoveParent,
37930 : /* 80396*/ OPC_RecordChild7, // #5 = $cachepolicy
37931 : /* 80397*/ OPC_MoveChild7,
37932 : /* 80398*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37933 : /* 80401*/ OPC_MoveParent,
37934 : /* 80402*/ OPC_MoveChild, 8,
37935 : /* 80404*/ OPC_CheckInteger, 0,
37936 : /* 80406*/ OPC_MoveParent,
37937 : /* 80407*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
37938 : /* 80409*/ OPC_EmitMergeInputChains1_0,
37939 : /* 80410*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
37940 : /* 80413*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
37941 : /* 80416*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
37942 : /* 80419*/ OPC_EmitInteger, MVT::i1, 0,
37943 : /* 80422*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORDX4_OFFSET_exact), 0|OPFL_Chain|OPFL_MemRefs,
37944 : 7/*#Ops*/, 1, 2, 3, 6, 7, 8, 9,
37945 : // Src: (SIbuffer_store v4f32:{ *:[v4f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
37946 : // Dst: (BUFFER_STORE_DWORDX4_OFFSET_exact ?:{ *:[v4f32] }:$vdata, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
37947 : /* 80434*/ /*Scope*/ 47, /*->80482*/
37948 : /* 80435*/ OPC_RecordChild4, // #3 = $voffset
37949 : /* 80436*/ OPC_RecordChild5, // #4 = $soffset
37950 : /* 80437*/ OPC_RecordChild6, // #5 = $offset
37951 : /* 80438*/ OPC_MoveChild6,
37952 : /* 80439*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37953 : /* 80442*/ OPC_MoveParent,
37954 : /* 80443*/ OPC_RecordChild7, // #6 = $cachepolicy
37955 : /* 80444*/ OPC_MoveChild7,
37956 : /* 80445*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37957 : /* 80448*/ OPC_MoveParent,
37958 : /* 80449*/ OPC_MoveChild, 8,
37959 : /* 80451*/ OPC_CheckInteger, 0,
37960 : /* 80453*/ OPC_MoveParent,
37961 : /* 80454*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
37962 : /* 80456*/ OPC_EmitMergeInputChains1_0,
37963 : /* 80457*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
37964 : /* 80460*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
37965 : /* 80463*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
37966 : /* 80466*/ OPC_EmitInteger, MVT::i1, 0,
37967 : /* 80469*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORDX4_OFFEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
37968 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
37969 : // Src: (SIbuffer_store v4f32:{ *:[v4f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
37970 : // Dst: (BUFFER_STORE_DWORDX4_OFFEN_exact ?:{ *:[v4f32] }:$vdata, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
37971 : /* 80482*/ 0, /*End of Scope*/
37972 : /* 80483*/ /*Scope*/ 122, /*->80606*/
37973 : /* 80484*/ OPC_RecordChild3, // #3 = $vindex
37974 : /* 80485*/ OPC_Scope, 49, /*->80536*/ // 2 children in Scope
37975 : /* 80487*/ OPC_CheckChild4Integer, 0,
37976 : /* 80489*/ OPC_RecordChild5, // #4 = $soffset
37977 : /* 80490*/ OPC_RecordChild6, // #5 = $offset
37978 : /* 80491*/ OPC_MoveChild6,
37979 : /* 80492*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37980 : /* 80495*/ OPC_MoveParent,
37981 : /* 80496*/ OPC_RecordChild7, // #6 = $cachepolicy
37982 : /* 80497*/ OPC_MoveChild7,
37983 : /* 80498*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37984 : /* 80501*/ OPC_MoveParent,
37985 : /* 80502*/ OPC_MoveChild, 8,
37986 : /* 80504*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
37987 : /* 80507*/ OPC_MoveParent,
37988 : /* 80508*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
37989 : /* 80510*/ OPC_EmitMergeInputChains1_0,
37990 : /* 80511*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
37991 : /* 80514*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
37992 : /* 80517*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
37993 : /* 80520*/ OPC_EmitInteger, MVT::i1, 0,
37994 : /* 80523*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORDX4_IDXEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
37995 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
37996 : // Src: (SIbuffer_store v4f32:{ *:[v4f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
37997 : // Dst: (BUFFER_STORE_DWORDX4_IDXEN_exact ?:{ *:[v4f32] }:$vdata, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
37998 : /* 80536*/ /*Scope*/ 68, /*->80605*/
37999 : /* 80537*/ OPC_RecordChild4, // #4 = $voffset
38000 : /* 80538*/ OPC_RecordChild5, // #5 = $soffset
38001 : /* 80539*/ OPC_RecordChild6, // #6 = $offset
38002 : /* 80540*/ OPC_MoveChild6,
38003 : /* 80541*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38004 : /* 80544*/ OPC_MoveParent,
38005 : /* 80545*/ OPC_RecordChild7, // #7 = $cachepolicy
38006 : /* 80546*/ OPC_MoveChild7,
38007 : /* 80547*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38008 : /* 80550*/ OPC_MoveParent,
38009 : /* 80551*/ OPC_MoveChild, 8,
38010 : /* 80553*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38011 : /* 80556*/ OPC_MoveParent,
38012 : /* 80557*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
38013 : /* 80559*/ OPC_EmitMergeInputChains1_0,
38014 : /* 80560*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
38015 : /* 80563*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
38016 : /* 80566*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
38017 : /* 80569*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
38018 : MVT::i64, 5/*#Ops*/, 8, 3, 9, 4, 10, // Results = #11
38019 : /* 80580*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
38020 : /* 80583*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
38021 : /* 80586*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
38022 : /* 80589*/ OPC_EmitInteger, MVT::i1, 0,
38023 : /* 80592*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORDX4_BOTHEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
38024 : 8/*#Ops*/, 1, 11, 2, 5, 12, 13, 14, 15,
38025 : // Src: (SIbuffer_store v4f32:{ *:[v4f32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
38026 : // Dst: (BUFFER_STORE_DWORDX4_BOTHEN_exact ?:{ *:[v4f32] }:$vdata, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
38027 : /* 80605*/ 0, /*End of Scope*/
38028 : /* 80606*/ 0, /*End of Scope*/
38029 : /* 80607*/ /*Scope*/ 101|128,1/*229*/, /*->80838*/
38030 : /* 80609*/ OPC_CheckChild1Type, MVT::v4i32,
38031 : /* 80611*/ OPC_RecordChild2, // #2 = $rsrc
38032 : /* 80612*/ OPC_Scope, 100, /*->80714*/ // 2 children in Scope
38033 : /* 80614*/ OPC_CheckChild3Integer, 0,
38034 : /* 80616*/ OPC_Scope, 47, /*->80665*/ // 2 children in Scope
38035 : /* 80618*/ OPC_CheckChild4Integer, 0,
38036 : /* 80620*/ OPC_RecordChild5, // #3 = $soffset
38037 : /* 80621*/ OPC_RecordChild6, // #4 = $offset
38038 : /* 80622*/ OPC_MoveChild6,
38039 : /* 80623*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38040 : /* 80626*/ OPC_MoveParent,
38041 : /* 80627*/ OPC_RecordChild7, // #5 = $cachepolicy
38042 : /* 80628*/ OPC_MoveChild7,
38043 : /* 80629*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38044 : /* 80632*/ OPC_MoveParent,
38045 : /* 80633*/ OPC_MoveChild, 8,
38046 : /* 80635*/ OPC_CheckInteger, 0,
38047 : /* 80637*/ OPC_MoveParent,
38048 : /* 80638*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
38049 : /* 80640*/ OPC_EmitMergeInputChains1_0,
38050 : /* 80641*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
38051 : /* 80644*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
38052 : /* 80647*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
38053 : /* 80650*/ OPC_EmitInteger, MVT::i1, 0,
38054 : /* 80653*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORDX4_OFFSET_exact), 0|OPFL_Chain|OPFL_MemRefs,
38055 : 7/*#Ops*/, 1, 2, 3, 6, 7, 8, 9,
38056 : // Src: (SIbuffer_store v4i32:{ *:[v4i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
38057 : // Dst: (BUFFER_STORE_DWORDX4_OFFSET_exact ?:{ *:[v4i32] }:$vdata, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
38058 : /* 80665*/ /*Scope*/ 47, /*->80713*/
38059 : /* 80666*/ OPC_RecordChild4, // #3 = $voffset
38060 : /* 80667*/ OPC_RecordChild5, // #4 = $soffset
38061 : /* 80668*/ OPC_RecordChild6, // #5 = $offset
38062 : /* 80669*/ OPC_MoveChild6,
38063 : /* 80670*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38064 : /* 80673*/ OPC_MoveParent,
38065 : /* 80674*/ OPC_RecordChild7, // #6 = $cachepolicy
38066 : /* 80675*/ OPC_MoveChild7,
38067 : /* 80676*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38068 : /* 80679*/ OPC_MoveParent,
38069 : /* 80680*/ OPC_MoveChild, 8,
38070 : /* 80682*/ OPC_CheckInteger, 0,
38071 : /* 80684*/ OPC_MoveParent,
38072 : /* 80685*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
38073 : /* 80687*/ OPC_EmitMergeInputChains1_0,
38074 : /* 80688*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
38075 : /* 80691*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
38076 : /* 80694*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
38077 : /* 80697*/ OPC_EmitInteger, MVT::i1, 0,
38078 : /* 80700*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORDX4_OFFEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
38079 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
38080 : // Src: (SIbuffer_store v4i32:{ *:[v4i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
38081 : // Dst: (BUFFER_STORE_DWORDX4_OFFEN_exact ?:{ *:[v4i32] }:$vdata, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
38082 : /* 80713*/ 0, /*End of Scope*/
38083 : /* 80714*/ /*Scope*/ 122, /*->80837*/
38084 : /* 80715*/ OPC_RecordChild3, // #3 = $vindex
38085 : /* 80716*/ OPC_Scope, 49, /*->80767*/ // 2 children in Scope
38086 : /* 80718*/ OPC_CheckChild4Integer, 0,
38087 : /* 80720*/ OPC_RecordChild5, // #4 = $soffset
38088 : /* 80721*/ OPC_RecordChild6, // #5 = $offset
38089 : /* 80722*/ OPC_MoveChild6,
38090 : /* 80723*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38091 : /* 80726*/ OPC_MoveParent,
38092 : /* 80727*/ OPC_RecordChild7, // #6 = $cachepolicy
38093 : /* 80728*/ OPC_MoveChild7,
38094 : /* 80729*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38095 : /* 80732*/ OPC_MoveParent,
38096 : /* 80733*/ OPC_MoveChild, 8,
38097 : /* 80735*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38098 : /* 80738*/ OPC_MoveParent,
38099 : /* 80739*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
38100 : /* 80741*/ OPC_EmitMergeInputChains1_0,
38101 : /* 80742*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
38102 : /* 80745*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
38103 : /* 80748*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
38104 : /* 80751*/ OPC_EmitInteger, MVT::i1, 0,
38105 : /* 80754*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORDX4_IDXEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
38106 : 8/*#Ops*/, 1, 3, 2, 4, 7, 8, 9, 10,
38107 : // Src: (SIbuffer_store v4i32:{ *:[v4i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
38108 : // Dst: (BUFFER_STORE_DWORDX4_IDXEN_exact ?:{ *:[v4i32] }:$vdata, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
38109 : /* 80767*/ /*Scope*/ 68, /*->80836*/
38110 : /* 80768*/ OPC_RecordChild4, // #4 = $voffset
38111 : /* 80769*/ OPC_RecordChild5, // #5 = $soffset
38112 : /* 80770*/ OPC_RecordChild6, // #6 = $offset
38113 : /* 80771*/ OPC_MoveChild6,
38114 : /* 80772*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38115 : /* 80775*/ OPC_MoveParent,
38116 : /* 80776*/ OPC_RecordChild7, // #7 = $cachepolicy
38117 : /* 80777*/ OPC_MoveChild7,
38118 : /* 80778*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38119 : /* 80781*/ OPC_MoveParent,
38120 : /* 80782*/ OPC_MoveChild, 8,
38121 : /* 80784*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38122 : /* 80787*/ OPC_MoveParent,
38123 : /* 80788*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
38124 : /* 80790*/ OPC_EmitMergeInputChains1_0,
38125 : /* 80791*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
38126 : /* 80794*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
38127 : /* 80797*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
38128 : /* 80800*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
38129 : MVT::i64, 5/*#Ops*/, 8, 3, 9, 4, 10, // Results = #11
38130 : /* 80811*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
38131 : /* 80814*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
38132 : /* 80817*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
38133 : /* 80820*/ OPC_EmitInteger, MVT::i1, 0,
38134 : /* 80823*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_STORE_DWORDX4_BOTHEN_exact), 0|OPFL_Chain|OPFL_MemRefs,
38135 : 8/*#Ops*/, 1, 11, 2, 5, 12, 13, 14, 15,
38136 : // Src: (SIbuffer_store v4i32:{ *:[v4i32] }:$vdata, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
38137 : // Dst: (BUFFER_STORE_DWORDX4_BOTHEN_exact ?:{ *:[v4i32] }:$vdata, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
38138 : /* 80836*/ 0, /*End of Scope*/
38139 : /* 80837*/ 0, /*End of Scope*/
38140 : /* 80838*/ 0, /*End of Scope*/
38141 : /* 80839*/ /*SwitchOpcode*/ 74|128,1/*202*/, TARGET_VAL(AMDGPUISD::BUFFER_ATOMIC_SWAP),// ->81045
38142 : /* 80843*/ OPC_RecordMemRef,
38143 : /* 80844*/ OPC_RecordNode, // #0 = 'SIbuffer_atomic_swap' chained node
38144 : /* 80845*/ OPC_RecordChild1, // #1 = $vdata_in
38145 : /* 80846*/ OPC_RecordChild2, // #2 = $rsrc
38146 : /* 80847*/ OPC_Scope, 86, /*->80935*/ // 2 children in Scope
38147 : /* 80849*/ OPC_CheckChild3Integer, 0,
38148 : /* 80851*/ OPC_Scope, 40, /*->80893*/ // 2 children in Scope
38149 : /* 80853*/ OPC_CheckChild4Integer, 0,
38150 : /* 80855*/ OPC_RecordChild5, // #3 = $soffset
38151 : /* 80856*/ OPC_RecordChild6, // #4 = $offset
38152 : /* 80857*/ OPC_MoveChild6,
38153 : /* 80858*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38154 : /* 80861*/ OPC_MoveParent,
38155 : /* 80862*/ OPC_RecordChild7, // #5 = $cachepolicy
38156 : /* 80863*/ OPC_MoveChild7,
38157 : /* 80864*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38158 : /* 80867*/ OPC_MoveParent,
38159 : /* 80868*/ OPC_MoveChild, 8,
38160 : /* 80870*/ OPC_CheckInteger, 0,
38161 : /* 80872*/ OPC_MoveParent,
38162 : /* 80873*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
38163 : /* 80875*/ OPC_EmitMergeInputChains1_0,
38164 : /* 80876*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
38165 : /* 80879*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
38166 : /* 80882*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_SWAP_OFFSET_RTN), 0|OPFL_Chain|OPFL_MemRefs,
38167 : MVT::i32, 5/*#Ops*/, 1, 2, 3, 6, 7,
38168 : // Src: (SIbuffer_atomic_swap:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
38169 : // Dst: (BUFFER_ATOMIC_SWAP_OFFSET_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
38170 : /* 80893*/ /*Scope*/ 40, /*->80934*/
38171 : /* 80894*/ OPC_RecordChild4, // #3 = $voffset
38172 : /* 80895*/ OPC_RecordChild5, // #4 = $soffset
38173 : /* 80896*/ OPC_RecordChild6, // #5 = $offset
38174 : /* 80897*/ OPC_MoveChild6,
38175 : /* 80898*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38176 : /* 80901*/ OPC_MoveParent,
38177 : /* 80902*/ OPC_RecordChild7, // #6 = $cachepolicy
38178 : /* 80903*/ OPC_MoveChild7,
38179 : /* 80904*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38180 : /* 80907*/ OPC_MoveParent,
38181 : /* 80908*/ OPC_MoveChild, 8,
38182 : /* 80910*/ OPC_CheckInteger, 0,
38183 : /* 80912*/ OPC_MoveParent,
38184 : /* 80913*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
38185 : /* 80915*/ OPC_EmitMergeInputChains1_0,
38186 : /* 80916*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
38187 : /* 80919*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
38188 : /* 80922*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_SWAP_OFFEN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
38189 : MVT::i32, 6/*#Ops*/, 1, 3, 2, 4, 7, 8,
38190 : // Src: (SIbuffer_atomic_swap:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
38191 : // Dst: (BUFFER_ATOMIC_SWAP_OFFEN_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
38192 : /* 80934*/ 0, /*End of Scope*/
38193 : /* 80935*/ /*Scope*/ 108, /*->81044*/
38194 : /* 80936*/ OPC_RecordChild3, // #3 = $vindex
38195 : /* 80937*/ OPC_Scope, 42, /*->80981*/ // 2 children in Scope
38196 : /* 80939*/ OPC_CheckChild4Integer, 0,
38197 : /* 80941*/ OPC_RecordChild5, // #4 = $soffset
38198 : /* 80942*/ OPC_RecordChild6, // #5 = $offset
38199 : /* 80943*/ OPC_MoveChild6,
38200 : /* 80944*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38201 : /* 80947*/ OPC_MoveParent,
38202 : /* 80948*/ OPC_RecordChild7, // #6 = $cachepolicy
38203 : /* 80949*/ OPC_MoveChild7,
38204 : /* 80950*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38205 : /* 80953*/ OPC_MoveParent,
38206 : /* 80954*/ OPC_MoveChild, 8,
38207 : /* 80956*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38208 : /* 80959*/ OPC_MoveParent,
38209 : /* 80960*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
38210 : /* 80962*/ OPC_EmitMergeInputChains1_0,
38211 : /* 80963*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
38212 : /* 80966*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
38213 : /* 80969*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_SWAP_IDXEN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
38214 : MVT::i32, 6/*#Ops*/, 1, 3, 2, 4, 7, 8,
38215 : // Src: (SIbuffer_atomic_swap:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
38216 : // Dst: (BUFFER_ATOMIC_SWAP_IDXEN_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
38217 : /* 80981*/ /*Scope*/ 61, /*->81043*/
38218 : /* 80982*/ OPC_RecordChild4, // #4 = $voffset
38219 : /* 80983*/ OPC_RecordChild5, // #5 = $soffset
38220 : /* 80984*/ OPC_RecordChild6, // #6 = $offset
38221 : /* 80985*/ OPC_MoveChild6,
38222 : /* 80986*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38223 : /* 80989*/ OPC_MoveParent,
38224 : /* 80990*/ OPC_RecordChild7, // #7 = $cachepolicy
38225 : /* 80991*/ OPC_MoveChild7,
38226 : /* 80992*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38227 : /* 80995*/ OPC_MoveParent,
38228 : /* 80996*/ OPC_MoveChild, 8,
38229 : /* 80998*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38230 : /* 81001*/ OPC_MoveParent,
38231 : /* 81002*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
38232 : /* 81004*/ OPC_EmitMergeInputChains1_0,
38233 : /* 81005*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
38234 : /* 81008*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
38235 : /* 81011*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
38236 : /* 81014*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
38237 : MVT::i64, 5/*#Ops*/, 8, 3, 9, 4, 10, // Results = #11
38238 : /* 81025*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
38239 : /* 81028*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
38240 : /* 81031*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_SWAP_BOTHEN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
38241 : MVT::i32, 6/*#Ops*/, 1, 11, 2, 5, 12, 13,
38242 : // Src: (SIbuffer_atomic_swap:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
38243 : // Dst: (BUFFER_ATOMIC_SWAP_BOTHEN_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
38244 : /* 81043*/ 0, /*End of Scope*/
38245 : /* 81044*/ 0, /*End of Scope*/
38246 : /* 81045*/ /*SwitchOpcode*/ 74|128,1/*202*/, TARGET_VAL(AMDGPUISD::BUFFER_ATOMIC_ADD),// ->81251
38247 : /* 81049*/ OPC_RecordMemRef,
38248 : /* 81050*/ OPC_RecordNode, // #0 = 'SIbuffer_atomic_add' chained node
38249 : /* 81051*/ OPC_RecordChild1, // #1 = $vdata_in
38250 : /* 81052*/ OPC_RecordChild2, // #2 = $rsrc
38251 : /* 81053*/ OPC_Scope, 86, /*->81141*/ // 2 children in Scope
38252 : /* 81055*/ OPC_CheckChild3Integer, 0,
38253 : /* 81057*/ OPC_Scope, 40, /*->81099*/ // 2 children in Scope
38254 : /* 81059*/ OPC_CheckChild4Integer, 0,
38255 : /* 81061*/ OPC_RecordChild5, // #3 = $soffset
38256 : /* 81062*/ OPC_RecordChild6, // #4 = $offset
38257 : /* 81063*/ OPC_MoveChild6,
38258 : /* 81064*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38259 : /* 81067*/ OPC_MoveParent,
38260 : /* 81068*/ OPC_RecordChild7, // #5 = $cachepolicy
38261 : /* 81069*/ OPC_MoveChild7,
38262 : /* 81070*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38263 : /* 81073*/ OPC_MoveParent,
38264 : /* 81074*/ OPC_MoveChild, 8,
38265 : /* 81076*/ OPC_CheckInteger, 0,
38266 : /* 81078*/ OPC_MoveParent,
38267 : /* 81079*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
38268 : /* 81081*/ OPC_EmitMergeInputChains1_0,
38269 : /* 81082*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
38270 : /* 81085*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
38271 : /* 81088*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_ADD_OFFSET_RTN), 0|OPFL_Chain|OPFL_MemRefs,
38272 : MVT::i32, 5/*#Ops*/, 1, 2, 3, 6, 7,
38273 : // Src: (SIbuffer_atomic_add:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
38274 : // Dst: (BUFFER_ATOMIC_ADD_OFFSET_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
38275 : /* 81099*/ /*Scope*/ 40, /*->81140*/
38276 : /* 81100*/ OPC_RecordChild4, // #3 = $voffset
38277 : /* 81101*/ OPC_RecordChild5, // #4 = $soffset
38278 : /* 81102*/ OPC_RecordChild6, // #5 = $offset
38279 : /* 81103*/ OPC_MoveChild6,
38280 : /* 81104*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38281 : /* 81107*/ OPC_MoveParent,
38282 : /* 81108*/ OPC_RecordChild7, // #6 = $cachepolicy
38283 : /* 81109*/ OPC_MoveChild7,
38284 : /* 81110*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38285 : /* 81113*/ OPC_MoveParent,
38286 : /* 81114*/ OPC_MoveChild, 8,
38287 : /* 81116*/ OPC_CheckInteger, 0,
38288 : /* 81118*/ OPC_MoveParent,
38289 : /* 81119*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
38290 : /* 81121*/ OPC_EmitMergeInputChains1_0,
38291 : /* 81122*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
38292 : /* 81125*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
38293 : /* 81128*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_ADD_OFFEN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
38294 : MVT::i32, 6/*#Ops*/, 1, 3, 2, 4, 7, 8,
38295 : // Src: (SIbuffer_atomic_add:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
38296 : // Dst: (BUFFER_ATOMIC_ADD_OFFEN_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
38297 : /* 81140*/ 0, /*End of Scope*/
38298 : /* 81141*/ /*Scope*/ 108, /*->81250*/
38299 : /* 81142*/ OPC_RecordChild3, // #3 = $vindex
38300 : /* 81143*/ OPC_Scope, 42, /*->81187*/ // 2 children in Scope
38301 : /* 81145*/ OPC_CheckChild4Integer, 0,
38302 : /* 81147*/ OPC_RecordChild5, // #4 = $soffset
38303 : /* 81148*/ OPC_RecordChild6, // #5 = $offset
38304 : /* 81149*/ OPC_MoveChild6,
38305 : /* 81150*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38306 : /* 81153*/ OPC_MoveParent,
38307 : /* 81154*/ OPC_RecordChild7, // #6 = $cachepolicy
38308 : /* 81155*/ OPC_MoveChild7,
38309 : /* 81156*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38310 : /* 81159*/ OPC_MoveParent,
38311 : /* 81160*/ OPC_MoveChild, 8,
38312 : /* 81162*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38313 : /* 81165*/ OPC_MoveParent,
38314 : /* 81166*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
38315 : /* 81168*/ OPC_EmitMergeInputChains1_0,
38316 : /* 81169*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
38317 : /* 81172*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
38318 : /* 81175*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_ADD_IDXEN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
38319 : MVT::i32, 6/*#Ops*/, 1, 3, 2, 4, 7, 8,
38320 : // Src: (SIbuffer_atomic_add:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
38321 : // Dst: (BUFFER_ATOMIC_ADD_IDXEN_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
38322 : /* 81187*/ /*Scope*/ 61, /*->81249*/
38323 : /* 81188*/ OPC_RecordChild4, // #4 = $voffset
38324 : /* 81189*/ OPC_RecordChild5, // #5 = $soffset
38325 : /* 81190*/ OPC_RecordChild6, // #6 = $offset
38326 : /* 81191*/ OPC_MoveChild6,
38327 : /* 81192*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38328 : /* 81195*/ OPC_MoveParent,
38329 : /* 81196*/ OPC_RecordChild7, // #7 = $cachepolicy
38330 : /* 81197*/ OPC_MoveChild7,
38331 : /* 81198*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38332 : /* 81201*/ OPC_MoveParent,
38333 : /* 81202*/ OPC_MoveChild, 8,
38334 : /* 81204*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38335 : /* 81207*/ OPC_MoveParent,
38336 : /* 81208*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
38337 : /* 81210*/ OPC_EmitMergeInputChains1_0,
38338 : /* 81211*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
38339 : /* 81214*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
38340 : /* 81217*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
38341 : /* 81220*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
38342 : MVT::i64, 5/*#Ops*/, 8, 3, 9, 4, 10, // Results = #11
38343 : /* 81231*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
38344 : /* 81234*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
38345 : /* 81237*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_ADD_BOTHEN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
38346 : MVT::i32, 6/*#Ops*/, 1, 11, 2, 5, 12, 13,
38347 : // Src: (SIbuffer_atomic_add:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
38348 : // Dst: (BUFFER_ATOMIC_ADD_BOTHEN_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
38349 : /* 81249*/ 0, /*End of Scope*/
38350 : /* 81250*/ 0, /*End of Scope*/
38351 : /* 81251*/ /*SwitchOpcode*/ 74|128,1/*202*/, TARGET_VAL(AMDGPUISD::BUFFER_ATOMIC_SUB),// ->81457
38352 : /* 81255*/ OPC_RecordMemRef,
38353 : /* 81256*/ OPC_RecordNode, // #0 = 'SIbuffer_atomic_sub' chained node
38354 : /* 81257*/ OPC_RecordChild1, // #1 = $vdata_in
38355 : /* 81258*/ OPC_RecordChild2, // #2 = $rsrc
38356 : /* 81259*/ OPC_Scope, 86, /*->81347*/ // 2 children in Scope
38357 : /* 81261*/ OPC_CheckChild3Integer, 0,
38358 : /* 81263*/ OPC_Scope, 40, /*->81305*/ // 2 children in Scope
38359 : /* 81265*/ OPC_CheckChild4Integer, 0,
38360 : /* 81267*/ OPC_RecordChild5, // #3 = $soffset
38361 : /* 81268*/ OPC_RecordChild6, // #4 = $offset
38362 : /* 81269*/ OPC_MoveChild6,
38363 : /* 81270*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38364 : /* 81273*/ OPC_MoveParent,
38365 : /* 81274*/ OPC_RecordChild7, // #5 = $cachepolicy
38366 : /* 81275*/ OPC_MoveChild7,
38367 : /* 81276*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38368 : /* 81279*/ OPC_MoveParent,
38369 : /* 81280*/ OPC_MoveChild, 8,
38370 : /* 81282*/ OPC_CheckInteger, 0,
38371 : /* 81284*/ OPC_MoveParent,
38372 : /* 81285*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
38373 : /* 81287*/ OPC_EmitMergeInputChains1_0,
38374 : /* 81288*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
38375 : /* 81291*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
38376 : /* 81294*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_SUB_OFFSET_RTN), 0|OPFL_Chain|OPFL_MemRefs,
38377 : MVT::i32, 5/*#Ops*/, 1, 2, 3, 6, 7,
38378 : // Src: (SIbuffer_atomic_sub:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
38379 : // Dst: (BUFFER_ATOMIC_SUB_OFFSET_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
38380 : /* 81305*/ /*Scope*/ 40, /*->81346*/
38381 : /* 81306*/ OPC_RecordChild4, // #3 = $voffset
38382 : /* 81307*/ OPC_RecordChild5, // #4 = $soffset
38383 : /* 81308*/ OPC_RecordChild6, // #5 = $offset
38384 : /* 81309*/ OPC_MoveChild6,
38385 : /* 81310*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38386 : /* 81313*/ OPC_MoveParent,
38387 : /* 81314*/ OPC_RecordChild7, // #6 = $cachepolicy
38388 : /* 81315*/ OPC_MoveChild7,
38389 : /* 81316*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38390 : /* 81319*/ OPC_MoveParent,
38391 : /* 81320*/ OPC_MoveChild, 8,
38392 : /* 81322*/ OPC_CheckInteger, 0,
38393 : /* 81324*/ OPC_MoveParent,
38394 : /* 81325*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
38395 : /* 81327*/ OPC_EmitMergeInputChains1_0,
38396 : /* 81328*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
38397 : /* 81331*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
38398 : /* 81334*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_SUB_OFFEN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
38399 : MVT::i32, 6/*#Ops*/, 1, 3, 2, 4, 7, 8,
38400 : // Src: (SIbuffer_atomic_sub:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
38401 : // Dst: (BUFFER_ATOMIC_SUB_OFFEN_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
38402 : /* 81346*/ 0, /*End of Scope*/
38403 : /* 81347*/ /*Scope*/ 108, /*->81456*/
38404 : /* 81348*/ OPC_RecordChild3, // #3 = $vindex
38405 : /* 81349*/ OPC_Scope, 42, /*->81393*/ // 2 children in Scope
38406 : /* 81351*/ OPC_CheckChild4Integer, 0,
38407 : /* 81353*/ OPC_RecordChild5, // #4 = $soffset
38408 : /* 81354*/ OPC_RecordChild6, // #5 = $offset
38409 : /* 81355*/ OPC_MoveChild6,
38410 : /* 81356*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38411 : /* 81359*/ OPC_MoveParent,
38412 : /* 81360*/ OPC_RecordChild7, // #6 = $cachepolicy
38413 : /* 81361*/ OPC_MoveChild7,
38414 : /* 81362*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38415 : /* 81365*/ OPC_MoveParent,
38416 : /* 81366*/ OPC_MoveChild, 8,
38417 : /* 81368*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38418 : /* 81371*/ OPC_MoveParent,
38419 : /* 81372*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
38420 : /* 81374*/ OPC_EmitMergeInputChains1_0,
38421 : /* 81375*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
38422 : /* 81378*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
38423 : /* 81381*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_SUB_IDXEN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
38424 : MVT::i32, 6/*#Ops*/, 1, 3, 2, 4, 7, 8,
38425 : // Src: (SIbuffer_atomic_sub:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
38426 : // Dst: (BUFFER_ATOMIC_SUB_IDXEN_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
38427 : /* 81393*/ /*Scope*/ 61, /*->81455*/
38428 : /* 81394*/ OPC_RecordChild4, // #4 = $voffset
38429 : /* 81395*/ OPC_RecordChild5, // #5 = $soffset
38430 : /* 81396*/ OPC_RecordChild6, // #6 = $offset
38431 : /* 81397*/ OPC_MoveChild6,
38432 : /* 81398*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38433 : /* 81401*/ OPC_MoveParent,
38434 : /* 81402*/ OPC_RecordChild7, // #7 = $cachepolicy
38435 : /* 81403*/ OPC_MoveChild7,
38436 : /* 81404*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38437 : /* 81407*/ OPC_MoveParent,
38438 : /* 81408*/ OPC_MoveChild, 8,
38439 : /* 81410*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38440 : /* 81413*/ OPC_MoveParent,
38441 : /* 81414*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
38442 : /* 81416*/ OPC_EmitMergeInputChains1_0,
38443 : /* 81417*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
38444 : /* 81420*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
38445 : /* 81423*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
38446 : /* 81426*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
38447 : MVT::i64, 5/*#Ops*/, 8, 3, 9, 4, 10, // Results = #11
38448 : /* 81437*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
38449 : /* 81440*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
38450 : /* 81443*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_SUB_BOTHEN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
38451 : MVT::i32, 6/*#Ops*/, 1, 11, 2, 5, 12, 13,
38452 : // Src: (SIbuffer_atomic_sub:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
38453 : // Dst: (BUFFER_ATOMIC_SUB_BOTHEN_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
38454 : /* 81455*/ 0, /*End of Scope*/
38455 : /* 81456*/ 0, /*End of Scope*/
38456 : /* 81457*/ /*SwitchOpcode*/ 74|128,1/*202*/, TARGET_VAL(AMDGPUISD::BUFFER_ATOMIC_SMIN),// ->81663
38457 : /* 81461*/ OPC_RecordMemRef,
38458 : /* 81462*/ OPC_RecordNode, // #0 = 'SIbuffer_atomic_smin' chained node
38459 : /* 81463*/ OPC_RecordChild1, // #1 = $vdata_in
38460 : /* 81464*/ OPC_RecordChild2, // #2 = $rsrc
38461 : /* 81465*/ OPC_Scope, 86, /*->81553*/ // 2 children in Scope
38462 : /* 81467*/ OPC_CheckChild3Integer, 0,
38463 : /* 81469*/ OPC_Scope, 40, /*->81511*/ // 2 children in Scope
38464 : /* 81471*/ OPC_CheckChild4Integer, 0,
38465 : /* 81473*/ OPC_RecordChild5, // #3 = $soffset
38466 : /* 81474*/ OPC_RecordChild6, // #4 = $offset
38467 : /* 81475*/ OPC_MoveChild6,
38468 : /* 81476*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38469 : /* 81479*/ OPC_MoveParent,
38470 : /* 81480*/ OPC_RecordChild7, // #5 = $cachepolicy
38471 : /* 81481*/ OPC_MoveChild7,
38472 : /* 81482*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38473 : /* 81485*/ OPC_MoveParent,
38474 : /* 81486*/ OPC_MoveChild, 8,
38475 : /* 81488*/ OPC_CheckInteger, 0,
38476 : /* 81490*/ OPC_MoveParent,
38477 : /* 81491*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
38478 : /* 81493*/ OPC_EmitMergeInputChains1_0,
38479 : /* 81494*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
38480 : /* 81497*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
38481 : /* 81500*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_SMIN_OFFSET_RTN), 0|OPFL_Chain|OPFL_MemRefs,
38482 : MVT::i32, 5/*#Ops*/, 1, 2, 3, 6, 7,
38483 : // Src: (SIbuffer_atomic_smin:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
38484 : // Dst: (BUFFER_ATOMIC_SMIN_OFFSET_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
38485 : /* 81511*/ /*Scope*/ 40, /*->81552*/
38486 : /* 81512*/ OPC_RecordChild4, // #3 = $voffset
38487 : /* 81513*/ OPC_RecordChild5, // #4 = $soffset
38488 : /* 81514*/ OPC_RecordChild6, // #5 = $offset
38489 : /* 81515*/ OPC_MoveChild6,
38490 : /* 81516*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38491 : /* 81519*/ OPC_MoveParent,
38492 : /* 81520*/ OPC_RecordChild7, // #6 = $cachepolicy
38493 : /* 81521*/ OPC_MoveChild7,
38494 : /* 81522*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38495 : /* 81525*/ OPC_MoveParent,
38496 : /* 81526*/ OPC_MoveChild, 8,
38497 : /* 81528*/ OPC_CheckInteger, 0,
38498 : /* 81530*/ OPC_MoveParent,
38499 : /* 81531*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
38500 : /* 81533*/ OPC_EmitMergeInputChains1_0,
38501 : /* 81534*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
38502 : /* 81537*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
38503 : /* 81540*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_SMIN_OFFEN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
38504 : MVT::i32, 6/*#Ops*/, 1, 3, 2, 4, 7, 8,
38505 : // Src: (SIbuffer_atomic_smin:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
38506 : // Dst: (BUFFER_ATOMIC_SMIN_OFFEN_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
38507 : /* 81552*/ 0, /*End of Scope*/
38508 : /* 81553*/ /*Scope*/ 108, /*->81662*/
38509 : /* 81554*/ OPC_RecordChild3, // #3 = $vindex
38510 : /* 81555*/ OPC_Scope, 42, /*->81599*/ // 2 children in Scope
38511 : /* 81557*/ OPC_CheckChild4Integer, 0,
38512 : /* 81559*/ OPC_RecordChild5, // #4 = $soffset
38513 : /* 81560*/ OPC_RecordChild6, // #5 = $offset
38514 : /* 81561*/ OPC_MoveChild6,
38515 : /* 81562*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38516 : /* 81565*/ OPC_MoveParent,
38517 : /* 81566*/ OPC_RecordChild7, // #6 = $cachepolicy
38518 : /* 81567*/ OPC_MoveChild7,
38519 : /* 81568*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38520 : /* 81571*/ OPC_MoveParent,
38521 : /* 81572*/ OPC_MoveChild, 8,
38522 : /* 81574*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38523 : /* 81577*/ OPC_MoveParent,
38524 : /* 81578*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
38525 : /* 81580*/ OPC_EmitMergeInputChains1_0,
38526 : /* 81581*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
38527 : /* 81584*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
38528 : /* 81587*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_SMIN_IDXEN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
38529 : MVT::i32, 6/*#Ops*/, 1, 3, 2, 4, 7, 8,
38530 : // Src: (SIbuffer_atomic_smin:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
38531 : // Dst: (BUFFER_ATOMIC_SMIN_IDXEN_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
38532 : /* 81599*/ /*Scope*/ 61, /*->81661*/
38533 : /* 81600*/ OPC_RecordChild4, // #4 = $voffset
38534 : /* 81601*/ OPC_RecordChild5, // #5 = $soffset
38535 : /* 81602*/ OPC_RecordChild6, // #6 = $offset
38536 : /* 81603*/ OPC_MoveChild6,
38537 : /* 81604*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38538 : /* 81607*/ OPC_MoveParent,
38539 : /* 81608*/ OPC_RecordChild7, // #7 = $cachepolicy
38540 : /* 81609*/ OPC_MoveChild7,
38541 : /* 81610*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38542 : /* 81613*/ OPC_MoveParent,
38543 : /* 81614*/ OPC_MoveChild, 8,
38544 : /* 81616*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38545 : /* 81619*/ OPC_MoveParent,
38546 : /* 81620*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
38547 : /* 81622*/ OPC_EmitMergeInputChains1_0,
38548 : /* 81623*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
38549 : /* 81626*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
38550 : /* 81629*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
38551 : /* 81632*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
38552 : MVT::i64, 5/*#Ops*/, 8, 3, 9, 4, 10, // Results = #11
38553 : /* 81643*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
38554 : /* 81646*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
38555 : /* 81649*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_SMIN_BOTHEN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
38556 : MVT::i32, 6/*#Ops*/, 1, 11, 2, 5, 12, 13,
38557 : // Src: (SIbuffer_atomic_smin:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
38558 : // Dst: (BUFFER_ATOMIC_SMIN_BOTHEN_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
38559 : /* 81661*/ 0, /*End of Scope*/
38560 : /* 81662*/ 0, /*End of Scope*/
38561 : /* 81663*/ /*SwitchOpcode*/ 74|128,1/*202*/, TARGET_VAL(AMDGPUISD::BUFFER_ATOMIC_UMIN),// ->81869
38562 : /* 81667*/ OPC_RecordMemRef,
38563 : /* 81668*/ OPC_RecordNode, // #0 = 'SIbuffer_atomic_umin' chained node
38564 : /* 81669*/ OPC_RecordChild1, // #1 = $vdata_in
38565 : /* 81670*/ OPC_RecordChild2, // #2 = $rsrc
38566 : /* 81671*/ OPC_Scope, 86, /*->81759*/ // 2 children in Scope
38567 : /* 81673*/ OPC_CheckChild3Integer, 0,
38568 : /* 81675*/ OPC_Scope, 40, /*->81717*/ // 2 children in Scope
38569 : /* 81677*/ OPC_CheckChild4Integer, 0,
38570 : /* 81679*/ OPC_RecordChild5, // #3 = $soffset
38571 : /* 81680*/ OPC_RecordChild6, // #4 = $offset
38572 : /* 81681*/ OPC_MoveChild6,
38573 : /* 81682*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38574 : /* 81685*/ OPC_MoveParent,
38575 : /* 81686*/ OPC_RecordChild7, // #5 = $cachepolicy
38576 : /* 81687*/ OPC_MoveChild7,
38577 : /* 81688*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38578 : /* 81691*/ OPC_MoveParent,
38579 : /* 81692*/ OPC_MoveChild, 8,
38580 : /* 81694*/ OPC_CheckInteger, 0,
38581 : /* 81696*/ OPC_MoveParent,
38582 : /* 81697*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
38583 : /* 81699*/ OPC_EmitMergeInputChains1_0,
38584 : /* 81700*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
38585 : /* 81703*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
38586 : /* 81706*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_UMIN_OFFSET_RTN), 0|OPFL_Chain|OPFL_MemRefs,
38587 : MVT::i32, 5/*#Ops*/, 1, 2, 3, 6, 7,
38588 : // Src: (SIbuffer_atomic_umin:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
38589 : // Dst: (BUFFER_ATOMIC_UMIN_OFFSET_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
38590 : /* 81717*/ /*Scope*/ 40, /*->81758*/
38591 : /* 81718*/ OPC_RecordChild4, // #3 = $voffset
38592 : /* 81719*/ OPC_RecordChild5, // #4 = $soffset
38593 : /* 81720*/ OPC_RecordChild6, // #5 = $offset
38594 : /* 81721*/ OPC_MoveChild6,
38595 : /* 81722*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38596 : /* 81725*/ OPC_MoveParent,
38597 : /* 81726*/ OPC_RecordChild7, // #6 = $cachepolicy
38598 : /* 81727*/ OPC_MoveChild7,
38599 : /* 81728*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38600 : /* 81731*/ OPC_MoveParent,
38601 : /* 81732*/ OPC_MoveChild, 8,
38602 : /* 81734*/ OPC_CheckInteger, 0,
38603 : /* 81736*/ OPC_MoveParent,
38604 : /* 81737*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
38605 : /* 81739*/ OPC_EmitMergeInputChains1_0,
38606 : /* 81740*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
38607 : /* 81743*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
38608 : /* 81746*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_UMIN_OFFEN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
38609 : MVT::i32, 6/*#Ops*/, 1, 3, 2, 4, 7, 8,
38610 : // Src: (SIbuffer_atomic_umin:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
38611 : // Dst: (BUFFER_ATOMIC_UMIN_OFFEN_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
38612 : /* 81758*/ 0, /*End of Scope*/
38613 : /* 81759*/ /*Scope*/ 108, /*->81868*/
38614 : /* 81760*/ OPC_RecordChild3, // #3 = $vindex
38615 : /* 81761*/ OPC_Scope, 42, /*->81805*/ // 2 children in Scope
38616 : /* 81763*/ OPC_CheckChild4Integer, 0,
38617 : /* 81765*/ OPC_RecordChild5, // #4 = $soffset
38618 : /* 81766*/ OPC_RecordChild6, // #5 = $offset
38619 : /* 81767*/ OPC_MoveChild6,
38620 : /* 81768*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38621 : /* 81771*/ OPC_MoveParent,
38622 : /* 81772*/ OPC_RecordChild7, // #6 = $cachepolicy
38623 : /* 81773*/ OPC_MoveChild7,
38624 : /* 81774*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38625 : /* 81777*/ OPC_MoveParent,
38626 : /* 81778*/ OPC_MoveChild, 8,
38627 : /* 81780*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38628 : /* 81783*/ OPC_MoveParent,
38629 : /* 81784*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
38630 : /* 81786*/ OPC_EmitMergeInputChains1_0,
38631 : /* 81787*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
38632 : /* 81790*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
38633 : /* 81793*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_UMIN_IDXEN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
38634 : MVT::i32, 6/*#Ops*/, 1, 3, 2, 4, 7, 8,
38635 : // Src: (SIbuffer_atomic_umin:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
38636 : // Dst: (BUFFER_ATOMIC_UMIN_IDXEN_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
38637 : /* 81805*/ /*Scope*/ 61, /*->81867*/
38638 : /* 81806*/ OPC_RecordChild4, // #4 = $voffset
38639 : /* 81807*/ OPC_RecordChild5, // #5 = $soffset
38640 : /* 81808*/ OPC_RecordChild6, // #6 = $offset
38641 : /* 81809*/ OPC_MoveChild6,
38642 : /* 81810*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38643 : /* 81813*/ OPC_MoveParent,
38644 : /* 81814*/ OPC_RecordChild7, // #7 = $cachepolicy
38645 : /* 81815*/ OPC_MoveChild7,
38646 : /* 81816*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38647 : /* 81819*/ OPC_MoveParent,
38648 : /* 81820*/ OPC_MoveChild, 8,
38649 : /* 81822*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38650 : /* 81825*/ OPC_MoveParent,
38651 : /* 81826*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
38652 : /* 81828*/ OPC_EmitMergeInputChains1_0,
38653 : /* 81829*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
38654 : /* 81832*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
38655 : /* 81835*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
38656 : /* 81838*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
38657 : MVT::i64, 5/*#Ops*/, 8, 3, 9, 4, 10, // Results = #11
38658 : /* 81849*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
38659 : /* 81852*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
38660 : /* 81855*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_UMIN_BOTHEN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
38661 : MVT::i32, 6/*#Ops*/, 1, 11, 2, 5, 12, 13,
38662 : // Src: (SIbuffer_atomic_umin:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
38663 : // Dst: (BUFFER_ATOMIC_UMIN_BOTHEN_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
38664 : /* 81867*/ 0, /*End of Scope*/
38665 : /* 81868*/ 0, /*End of Scope*/
38666 : /* 81869*/ /*SwitchOpcode*/ 74|128,1/*202*/, TARGET_VAL(AMDGPUISD::BUFFER_ATOMIC_SMAX),// ->82075
38667 : /* 81873*/ OPC_RecordMemRef,
38668 : /* 81874*/ OPC_RecordNode, // #0 = 'SIbuffer_atomic_smax' chained node
38669 : /* 81875*/ OPC_RecordChild1, // #1 = $vdata_in
38670 : /* 81876*/ OPC_RecordChild2, // #2 = $rsrc
38671 : /* 81877*/ OPC_Scope, 86, /*->81965*/ // 2 children in Scope
38672 : /* 81879*/ OPC_CheckChild3Integer, 0,
38673 : /* 81881*/ OPC_Scope, 40, /*->81923*/ // 2 children in Scope
38674 : /* 81883*/ OPC_CheckChild4Integer, 0,
38675 : /* 81885*/ OPC_RecordChild5, // #3 = $soffset
38676 : /* 81886*/ OPC_RecordChild6, // #4 = $offset
38677 : /* 81887*/ OPC_MoveChild6,
38678 : /* 81888*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38679 : /* 81891*/ OPC_MoveParent,
38680 : /* 81892*/ OPC_RecordChild7, // #5 = $cachepolicy
38681 : /* 81893*/ OPC_MoveChild7,
38682 : /* 81894*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38683 : /* 81897*/ OPC_MoveParent,
38684 : /* 81898*/ OPC_MoveChild, 8,
38685 : /* 81900*/ OPC_CheckInteger, 0,
38686 : /* 81902*/ OPC_MoveParent,
38687 : /* 81903*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
38688 : /* 81905*/ OPC_EmitMergeInputChains1_0,
38689 : /* 81906*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
38690 : /* 81909*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
38691 : /* 81912*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_SMAX_OFFSET_RTN), 0|OPFL_Chain|OPFL_MemRefs,
38692 : MVT::i32, 5/*#Ops*/, 1, 2, 3, 6, 7,
38693 : // Src: (SIbuffer_atomic_smax:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
38694 : // Dst: (BUFFER_ATOMIC_SMAX_OFFSET_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
38695 : /* 81923*/ /*Scope*/ 40, /*->81964*/
38696 : /* 81924*/ OPC_RecordChild4, // #3 = $voffset
38697 : /* 81925*/ OPC_RecordChild5, // #4 = $soffset
38698 : /* 81926*/ OPC_RecordChild6, // #5 = $offset
38699 : /* 81927*/ OPC_MoveChild6,
38700 : /* 81928*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38701 : /* 81931*/ OPC_MoveParent,
38702 : /* 81932*/ OPC_RecordChild7, // #6 = $cachepolicy
38703 : /* 81933*/ OPC_MoveChild7,
38704 : /* 81934*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38705 : /* 81937*/ OPC_MoveParent,
38706 : /* 81938*/ OPC_MoveChild, 8,
38707 : /* 81940*/ OPC_CheckInteger, 0,
38708 : /* 81942*/ OPC_MoveParent,
38709 : /* 81943*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
38710 : /* 81945*/ OPC_EmitMergeInputChains1_0,
38711 : /* 81946*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
38712 : /* 81949*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
38713 : /* 81952*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_SMAX_OFFEN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
38714 : MVT::i32, 6/*#Ops*/, 1, 3, 2, 4, 7, 8,
38715 : // Src: (SIbuffer_atomic_smax:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
38716 : // Dst: (BUFFER_ATOMIC_SMAX_OFFEN_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
38717 : /* 81964*/ 0, /*End of Scope*/
38718 : /* 81965*/ /*Scope*/ 108, /*->82074*/
38719 : /* 81966*/ OPC_RecordChild3, // #3 = $vindex
38720 : /* 81967*/ OPC_Scope, 42, /*->82011*/ // 2 children in Scope
38721 : /* 81969*/ OPC_CheckChild4Integer, 0,
38722 : /* 81971*/ OPC_RecordChild5, // #4 = $soffset
38723 : /* 81972*/ OPC_RecordChild6, // #5 = $offset
38724 : /* 81973*/ OPC_MoveChild6,
38725 : /* 81974*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38726 : /* 81977*/ OPC_MoveParent,
38727 : /* 81978*/ OPC_RecordChild7, // #6 = $cachepolicy
38728 : /* 81979*/ OPC_MoveChild7,
38729 : /* 81980*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38730 : /* 81983*/ OPC_MoveParent,
38731 : /* 81984*/ OPC_MoveChild, 8,
38732 : /* 81986*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38733 : /* 81989*/ OPC_MoveParent,
38734 : /* 81990*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
38735 : /* 81992*/ OPC_EmitMergeInputChains1_0,
38736 : /* 81993*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
38737 : /* 81996*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
38738 : /* 81999*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_SMAX_IDXEN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
38739 : MVT::i32, 6/*#Ops*/, 1, 3, 2, 4, 7, 8,
38740 : // Src: (SIbuffer_atomic_smax:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
38741 : // Dst: (BUFFER_ATOMIC_SMAX_IDXEN_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
38742 : /* 82011*/ /*Scope*/ 61, /*->82073*/
38743 : /* 82012*/ OPC_RecordChild4, // #4 = $voffset
38744 : /* 82013*/ OPC_RecordChild5, // #5 = $soffset
38745 : /* 82014*/ OPC_RecordChild6, // #6 = $offset
38746 : /* 82015*/ OPC_MoveChild6,
38747 : /* 82016*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38748 : /* 82019*/ OPC_MoveParent,
38749 : /* 82020*/ OPC_RecordChild7, // #7 = $cachepolicy
38750 : /* 82021*/ OPC_MoveChild7,
38751 : /* 82022*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38752 : /* 82025*/ OPC_MoveParent,
38753 : /* 82026*/ OPC_MoveChild, 8,
38754 : /* 82028*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38755 : /* 82031*/ OPC_MoveParent,
38756 : /* 82032*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
38757 : /* 82034*/ OPC_EmitMergeInputChains1_0,
38758 : /* 82035*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
38759 : /* 82038*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
38760 : /* 82041*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
38761 : /* 82044*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
38762 : MVT::i64, 5/*#Ops*/, 8, 3, 9, 4, 10, // Results = #11
38763 : /* 82055*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
38764 : /* 82058*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
38765 : /* 82061*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_SMAX_BOTHEN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
38766 : MVT::i32, 6/*#Ops*/, 1, 11, 2, 5, 12, 13,
38767 : // Src: (SIbuffer_atomic_smax:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
38768 : // Dst: (BUFFER_ATOMIC_SMAX_BOTHEN_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
38769 : /* 82073*/ 0, /*End of Scope*/
38770 : /* 82074*/ 0, /*End of Scope*/
38771 : /* 82075*/ /*SwitchOpcode*/ 74|128,1/*202*/, TARGET_VAL(AMDGPUISD::BUFFER_ATOMIC_UMAX),// ->82281
38772 : /* 82079*/ OPC_RecordMemRef,
38773 : /* 82080*/ OPC_RecordNode, // #0 = 'SIbuffer_atomic_umax' chained node
38774 : /* 82081*/ OPC_RecordChild1, // #1 = $vdata_in
38775 : /* 82082*/ OPC_RecordChild2, // #2 = $rsrc
38776 : /* 82083*/ OPC_Scope, 86, /*->82171*/ // 2 children in Scope
38777 : /* 82085*/ OPC_CheckChild3Integer, 0,
38778 : /* 82087*/ OPC_Scope, 40, /*->82129*/ // 2 children in Scope
38779 : /* 82089*/ OPC_CheckChild4Integer, 0,
38780 : /* 82091*/ OPC_RecordChild5, // #3 = $soffset
38781 : /* 82092*/ OPC_RecordChild6, // #4 = $offset
38782 : /* 82093*/ OPC_MoveChild6,
38783 : /* 82094*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38784 : /* 82097*/ OPC_MoveParent,
38785 : /* 82098*/ OPC_RecordChild7, // #5 = $cachepolicy
38786 : /* 82099*/ OPC_MoveChild7,
38787 : /* 82100*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38788 : /* 82103*/ OPC_MoveParent,
38789 : /* 82104*/ OPC_MoveChild, 8,
38790 : /* 82106*/ OPC_CheckInteger, 0,
38791 : /* 82108*/ OPC_MoveParent,
38792 : /* 82109*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
38793 : /* 82111*/ OPC_EmitMergeInputChains1_0,
38794 : /* 82112*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
38795 : /* 82115*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
38796 : /* 82118*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_UMAX_OFFSET_RTN), 0|OPFL_Chain|OPFL_MemRefs,
38797 : MVT::i32, 5/*#Ops*/, 1, 2, 3, 6, 7,
38798 : // Src: (SIbuffer_atomic_umax:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
38799 : // Dst: (BUFFER_ATOMIC_UMAX_OFFSET_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
38800 : /* 82129*/ /*Scope*/ 40, /*->82170*/
38801 : /* 82130*/ OPC_RecordChild4, // #3 = $voffset
38802 : /* 82131*/ OPC_RecordChild5, // #4 = $soffset
38803 : /* 82132*/ OPC_RecordChild6, // #5 = $offset
38804 : /* 82133*/ OPC_MoveChild6,
38805 : /* 82134*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38806 : /* 82137*/ OPC_MoveParent,
38807 : /* 82138*/ OPC_RecordChild7, // #6 = $cachepolicy
38808 : /* 82139*/ OPC_MoveChild7,
38809 : /* 82140*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38810 : /* 82143*/ OPC_MoveParent,
38811 : /* 82144*/ OPC_MoveChild, 8,
38812 : /* 82146*/ OPC_CheckInteger, 0,
38813 : /* 82148*/ OPC_MoveParent,
38814 : /* 82149*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
38815 : /* 82151*/ OPC_EmitMergeInputChains1_0,
38816 : /* 82152*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
38817 : /* 82155*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
38818 : /* 82158*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_UMAX_OFFEN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
38819 : MVT::i32, 6/*#Ops*/, 1, 3, 2, 4, 7, 8,
38820 : // Src: (SIbuffer_atomic_umax:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
38821 : // Dst: (BUFFER_ATOMIC_UMAX_OFFEN_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
38822 : /* 82170*/ 0, /*End of Scope*/
38823 : /* 82171*/ /*Scope*/ 108, /*->82280*/
38824 : /* 82172*/ OPC_RecordChild3, // #3 = $vindex
38825 : /* 82173*/ OPC_Scope, 42, /*->82217*/ // 2 children in Scope
38826 : /* 82175*/ OPC_CheckChild4Integer, 0,
38827 : /* 82177*/ OPC_RecordChild5, // #4 = $soffset
38828 : /* 82178*/ OPC_RecordChild6, // #5 = $offset
38829 : /* 82179*/ OPC_MoveChild6,
38830 : /* 82180*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38831 : /* 82183*/ OPC_MoveParent,
38832 : /* 82184*/ OPC_RecordChild7, // #6 = $cachepolicy
38833 : /* 82185*/ OPC_MoveChild7,
38834 : /* 82186*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38835 : /* 82189*/ OPC_MoveParent,
38836 : /* 82190*/ OPC_MoveChild, 8,
38837 : /* 82192*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38838 : /* 82195*/ OPC_MoveParent,
38839 : /* 82196*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
38840 : /* 82198*/ OPC_EmitMergeInputChains1_0,
38841 : /* 82199*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
38842 : /* 82202*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
38843 : /* 82205*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_UMAX_IDXEN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
38844 : MVT::i32, 6/*#Ops*/, 1, 3, 2, 4, 7, 8,
38845 : // Src: (SIbuffer_atomic_umax:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
38846 : // Dst: (BUFFER_ATOMIC_UMAX_IDXEN_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
38847 : /* 82217*/ /*Scope*/ 61, /*->82279*/
38848 : /* 82218*/ OPC_RecordChild4, // #4 = $voffset
38849 : /* 82219*/ OPC_RecordChild5, // #5 = $soffset
38850 : /* 82220*/ OPC_RecordChild6, // #6 = $offset
38851 : /* 82221*/ OPC_MoveChild6,
38852 : /* 82222*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38853 : /* 82225*/ OPC_MoveParent,
38854 : /* 82226*/ OPC_RecordChild7, // #7 = $cachepolicy
38855 : /* 82227*/ OPC_MoveChild7,
38856 : /* 82228*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38857 : /* 82231*/ OPC_MoveParent,
38858 : /* 82232*/ OPC_MoveChild, 8,
38859 : /* 82234*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38860 : /* 82237*/ OPC_MoveParent,
38861 : /* 82238*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
38862 : /* 82240*/ OPC_EmitMergeInputChains1_0,
38863 : /* 82241*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
38864 : /* 82244*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
38865 : /* 82247*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
38866 : /* 82250*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
38867 : MVT::i64, 5/*#Ops*/, 8, 3, 9, 4, 10, // Results = #11
38868 : /* 82261*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
38869 : /* 82264*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
38870 : /* 82267*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_UMAX_BOTHEN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
38871 : MVT::i32, 6/*#Ops*/, 1, 11, 2, 5, 12, 13,
38872 : // Src: (SIbuffer_atomic_umax:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
38873 : // Dst: (BUFFER_ATOMIC_UMAX_BOTHEN_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
38874 : /* 82279*/ 0, /*End of Scope*/
38875 : /* 82280*/ 0, /*End of Scope*/
38876 : /* 82281*/ /*SwitchOpcode*/ 74|128,1/*202*/, TARGET_VAL(AMDGPUISD::BUFFER_ATOMIC_AND),// ->82487
38877 : /* 82285*/ OPC_RecordMemRef,
38878 : /* 82286*/ OPC_RecordNode, // #0 = 'SIbuffer_atomic_and' chained node
38879 : /* 82287*/ OPC_RecordChild1, // #1 = $vdata_in
38880 : /* 82288*/ OPC_RecordChild2, // #2 = $rsrc
38881 : /* 82289*/ OPC_Scope, 86, /*->82377*/ // 2 children in Scope
38882 : /* 82291*/ OPC_CheckChild3Integer, 0,
38883 : /* 82293*/ OPC_Scope, 40, /*->82335*/ // 2 children in Scope
38884 : /* 82295*/ OPC_CheckChild4Integer, 0,
38885 : /* 82297*/ OPC_RecordChild5, // #3 = $soffset
38886 : /* 82298*/ OPC_RecordChild6, // #4 = $offset
38887 : /* 82299*/ OPC_MoveChild6,
38888 : /* 82300*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38889 : /* 82303*/ OPC_MoveParent,
38890 : /* 82304*/ OPC_RecordChild7, // #5 = $cachepolicy
38891 : /* 82305*/ OPC_MoveChild7,
38892 : /* 82306*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38893 : /* 82309*/ OPC_MoveParent,
38894 : /* 82310*/ OPC_MoveChild, 8,
38895 : /* 82312*/ OPC_CheckInteger, 0,
38896 : /* 82314*/ OPC_MoveParent,
38897 : /* 82315*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
38898 : /* 82317*/ OPC_EmitMergeInputChains1_0,
38899 : /* 82318*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
38900 : /* 82321*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
38901 : /* 82324*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_AND_OFFSET_RTN), 0|OPFL_Chain|OPFL_MemRefs,
38902 : MVT::i32, 5/*#Ops*/, 1, 2, 3, 6, 7,
38903 : // Src: (SIbuffer_atomic_and:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
38904 : // Dst: (BUFFER_ATOMIC_AND_OFFSET_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
38905 : /* 82335*/ /*Scope*/ 40, /*->82376*/
38906 : /* 82336*/ OPC_RecordChild4, // #3 = $voffset
38907 : /* 82337*/ OPC_RecordChild5, // #4 = $soffset
38908 : /* 82338*/ OPC_RecordChild6, // #5 = $offset
38909 : /* 82339*/ OPC_MoveChild6,
38910 : /* 82340*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38911 : /* 82343*/ OPC_MoveParent,
38912 : /* 82344*/ OPC_RecordChild7, // #6 = $cachepolicy
38913 : /* 82345*/ OPC_MoveChild7,
38914 : /* 82346*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38915 : /* 82349*/ OPC_MoveParent,
38916 : /* 82350*/ OPC_MoveChild, 8,
38917 : /* 82352*/ OPC_CheckInteger, 0,
38918 : /* 82354*/ OPC_MoveParent,
38919 : /* 82355*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
38920 : /* 82357*/ OPC_EmitMergeInputChains1_0,
38921 : /* 82358*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
38922 : /* 82361*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
38923 : /* 82364*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_AND_OFFEN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
38924 : MVT::i32, 6/*#Ops*/, 1, 3, 2, 4, 7, 8,
38925 : // Src: (SIbuffer_atomic_and:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
38926 : // Dst: (BUFFER_ATOMIC_AND_OFFEN_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
38927 : /* 82376*/ 0, /*End of Scope*/
38928 : /* 82377*/ /*Scope*/ 108, /*->82486*/
38929 : /* 82378*/ OPC_RecordChild3, // #3 = $vindex
38930 : /* 82379*/ OPC_Scope, 42, /*->82423*/ // 2 children in Scope
38931 : /* 82381*/ OPC_CheckChild4Integer, 0,
38932 : /* 82383*/ OPC_RecordChild5, // #4 = $soffset
38933 : /* 82384*/ OPC_RecordChild6, // #5 = $offset
38934 : /* 82385*/ OPC_MoveChild6,
38935 : /* 82386*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38936 : /* 82389*/ OPC_MoveParent,
38937 : /* 82390*/ OPC_RecordChild7, // #6 = $cachepolicy
38938 : /* 82391*/ OPC_MoveChild7,
38939 : /* 82392*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38940 : /* 82395*/ OPC_MoveParent,
38941 : /* 82396*/ OPC_MoveChild, 8,
38942 : /* 82398*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38943 : /* 82401*/ OPC_MoveParent,
38944 : /* 82402*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
38945 : /* 82404*/ OPC_EmitMergeInputChains1_0,
38946 : /* 82405*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
38947 : /* 82408*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
38948 : /* 82411*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_AND_IDXEN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
38949 : MVT::i32, 6/*#Ops*/, 1, 3, 2, 4, 7, 8,
38950 : // Src: (SIbuffer_atomic_and:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
38951 : // Dst: (BUFFER_ATOMIC_AND_IDXEN_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
38952 : /* 82423*/ /*Scope*/ 61, /*->82485*/
38953 : /* 82424*/ OPC_RecordChild4, // #4 = $voffset
38954 : /* 82425*/ OPC_RecordChild5, // #5 = $soffset
38955 : /* 82426*/ OPC_RecordChild6, // #6 = $offset
38956 : /* 82427*/ OPC_MoveChild6,
38957 : /* 82428*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38958 : /* 82431*/ OPC_MoveParent,
38959 : /* 82432*/ OPC_RecordChild7, // #7 = $cachepolicy
38960 : /* 82433*/ OPC_MoveChild7,
38961 : /* 82434*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38962 : /* 82437*/ OPC_MoveParent,
38963 : /* 82438*/ OPC_MoveChild, 8,
38964 : /* 82440*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38965 : /* 82443*/ OPC_MoveParent,
38966 : /* 82444*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
38967 : /* 82446*/ OPC_EmitMergeInputChains1_0,
38968 : /* 82447*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
38969 : /* 82450*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
38970 : /* 82453*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
38971 : /* 82456*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
38972 : MVT::i64, 5/*#Ops*/, 8, 3, 9, 4, 10, // Results = #11
38973 : /* 82467*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
38974 : /* 82470*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
38975 : /* 82473*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_AND_BOTHEN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
38976 : MVT::i32, 6/*#Ops*/, 1, 11, 2, 5, 12, 13,
38977 : // Src: (SIbuffer_atomic_and:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
38978 : // Dst: (BUFFER_ATOMIC_AND_BOTHEN_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
38979 : /* 82485*/ 0, /*End of Scope*/
38980 : /* 82486*/ 0, /*End of Scope*/
38981 : /* 82487*/ /*SwitchOpcode*/ 74|128,1/*202*/, TARGET_VAL(AMDGPUISD::BUFFER_ATOMIC_OR),// ->82693
38982 : /* 82491*/ OPC_RecordMemRef,
38983 : /* 82492*/ OPC_RecordNode, // #0 = 'SIbuffer_atomic_or' chained node
38984 : /* 82493*/ OPC_RecordChild1, // #1 = $vdata_in
38985 : /* 82494*/ OPC_RecordChild2, // #2 = $rsrc
38986 : /* 82495*/ OPC_Scope, 86, /*->82583*/ // 2 children in Scope
38987 : /* 82497*/ OPC_CheckChild3Integer, 0,
38988 : /* 82499*/ OPC_Scope, 40, /*->82541*/ // 2 children in Scope
38989 : /* 82501*/ OPC_CheckChild4Integer, 0,
38990 : /* 82503*/ OPC_RecordChild5, // #3 = $soffset
38991 : /* 82504*/ OPC_RecordChild6, // #4 = $offset
38992 : /* 82505*/ OPC_MoveChild6,
38993 : /* 82506*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38994 : /* 82509*/ OPC_MoveParent,
38995 : /* 82510*/ OPC_RecordChild7, // #5 = $cachepolicy
38996 : /* 82511*/ OPC_MoveChild7,
38997 : /* 82512*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
38998 : /* 82515*/ OPC_MoveParent,
38999 : /* 82516*/ OPC_MoveChild, 8,
39000 : /* 82518*/ OPC_CheckInteger, 0,
39001 : /* 82520*/ OPC_MoveParent,
39002 : /* 82521*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39003 : /* 82523*/ OPC_EmitMergeInputChains1_0,
39004 : /* 82524*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
39005 : /* 82527*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
39006 : /* 82530*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_OR_OFFSET_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39007 : MVT::i32, 5/*#Ops*/, 1, 2, 3, 6, 7,
39008 : // Src: (SIbuffer_atomic_or:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
39009 : // Dst: (BUFFER_ATOMIC_OR_OFFSET_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
39010 : /* 82541*/ /*Scope*/ 40, /*->82582*/
39011 : /* 82542*/ OPC_RecordChild4, // #3 = $voffset
39012 : /* 82543*/ OPC_RecordChild5, // #4 = $soffset
39013 : /* 82544*/ OPC_RecordChild6, // #5 = $offset
39014 : /* 82545*/ OPC_MoveChild6,
39015 : /* 82546*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
39016 : /* 82549*/ OPC_MoveParent,
39017 : /* 82550*/ OPC_RecordChild7, // #6 = $cachepolicy
39018 : /* 82551*/ OPC_MoveChild7,
39019 : /* 82552*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
39020 : /* 82555*/ OPC_MoveParent,
39021 : /* 82556*/ OPC_MoveChild, 8,
39022 : /* 82558*/ OPC_CheckInteger, 0,
39023 : /* 82560*/ OPC_MoveParent,
39024 : /* 82561*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39025 : /* 82563*/ OPC_EmitMergeInputChains1_0,
39026 : /* 82564*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
39027 : /* 82567*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
39028 : /* 82570*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_OR_OFFEN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39029 : MVT::i32, 6/*#Ops*/, 1, 3, 2, 4, 7, 8,
39030 : // Src: (SIbuffer_atomic_or:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
39031 : // Dst: (BUFFER_ATOMIC_OR_OFFEN_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
39032 : /* 82582*/ 0, /*End of Scope*/
39033 : /* 82583*/ /*Scope*/ 108, /*->82692*/
39034 : /* 82584*/ OPC_RecordChild3, // #3 = $vindex
39035 : /* 82585*/ OPC_Scope, 42, /*->82629*/ // 2 children in Scope
39036 : /* 82587*/ OPC_CheckChild4Integer, 0,
39037 : /* 82589*/ OPC_RecordChild5, // #4 = $soffset
39038 : /* 82590*/ OPC_RecordChild6, // #5 = $offset
39039 : /* 82591*/ OPC_MoveChild6,
39040 : /* 82592*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
39041 : /* 82595*/ OPC_MoveParent,
39042 : /* 82596*/ OPC_RecordChild7, // #6 = $cachepolicy
39043 : /* 82597*/ OPC_MoveChild7,
39044 : /* 82598*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
39045 : /* 82601*/ OPC_MoveParent,
39046 : /* 82602*/ OPC_MoveChild, 8,
39047 : /* 82604*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
39048 : /* 82607*/ OPC_MoveParent,
39049 : /* 82608*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39050 : /* 82610*/ OPC_EmitMergeInputChains1_0,
39051 : /* 82611*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
39052 : /* 82614*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
39053 : /* 82617*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_OR_IDXEN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39054 : MVT::i32, 6/*#Ops*/, 1, 3, 2, 4, 7, 8,
39055 : // Src: (SIbuffer_atomic_or:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
39056 : // Dst: (BUFFER_ATOMIC_OR_IDXEN_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
39057 : /* 82629*/ /*Scope*/ 61, /*->82691*/
39058 : /* 82630*/ OPC_RecordChild4, // #4 = $voffset
39059 : /* 82631*/ OPC_RecordChild5, // #5 = $soffset
39060 : /* 82632*/ OPC_RecordChild6, // #6 = $offset
39061 : /* 82633*/ OPC_MoveChild6,
39062 : /* 82634*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
39063 : /* 82637*/ OPC_MoveParent,
39064 : /* 82638*/ OPC_RecordChild7, // #7 = $cachepolicy
39065 : /* 82639*/ OPC_MoveChild7,
39066 : /* 82640*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
39067 : /* 82643*/ OPC_MoveParent,
39068 : /* 82644*/ OPC_MoveChild, 8,
39069 : /* 82646*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
39070 : /* 82649*/ OPC_MoveParent,
39071 : /* 82650*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39072 : /* 82652*/ OPC_EmitMergeInputChains1_0,
39073 : /* 82653*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
39074 : /* 82656*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
39075 : /* 82659*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
39076 : /* 82662*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
39077 : MVT::i64, 5/*#Ops*/, 8, 3, 9, 4, 10, // Results = #11
39078 : /* 82673*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
39079 : /* 82676*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
39080 : /* 82679*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_OR_BOTHEN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39081 : MVT::i32, 6/*#Ops*/, 1, 11, 2, 5, 12, 13,
39082 : // Src: (SIbuffer_atomic_or:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
39083 : // Dst: (BUFFER_ATOMIC_OR_BOTHEN_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
39084 : /* 82691*/ 0, /*End of Scope*/
39085 : /* 82692*/ 0, /*End of Scope*/
39086 : /* 82693*/ /*SwitchOpcode*/ 74|128,1/*202*/, TARGET_VAL(AMDGPUISD::BUFFER_ATOMIC_XOR),// ->82899
39087 : /* 82697*/ OPC_RecordMemRef,
39088 : /* 82698*/ OPC_RecordNode, // #0 = 'SIbuffer_atomic_xor' chained node
39089 : /* 82699*/ OPC_RecordChild1, // #1 = $vdata_in
39090 : /* 82700*/ OPC_RecordChild2, // #2 = $rsrc
39091 : /* 82701*/ OPC_Scope, 86, /*->82789*/ // 2 children in Scope
39092 : /* 82703*/ OPC_CheckChild3Integer, 0,
39093 : /* 82705*/ OPC_Scope, 40, /*->82747*/ // 2 children in Scope
39094 : /* 82707*/ OPC_CheckChild4Integer, 0,
39095 : /* 82709*/ OPC_RecordChild5, // #3 = $soffset
39096 : /* 82710*/ OPC_RecordChild6, // #4 = $offset
39097 : /* 82711*/ OPC_MoveChild6,
39098 : /* 82712*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
39099 : /* 82715*/ OPC_MoveParent,
39100 : /* 82716*/ OPC_RecordChild7, // #5 = $cachepolicy
39101 : /* 82717*/ OPC_MoveChild7,
39102 : /* 82718*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
39103 : /* 82721*/ OPC_MoveParent,
39104 : /* 82722*/ OPC_MoveChild, 8,
39105 : /* 82724*/ OPC_CheckInteger, 0,
39106 : /* 82726*/ OPC_MoveParent,
39107 : /* 82727*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39108 : /* 82729*/ OPC_EmitMergeInputChains1_0,
39109 : /* 82730*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
39110 : /* 82733*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
39111 : /* 82736*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_XOR_OFFSET_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39112 : MVT::i32, 5/*#Ops*/, 1, 2, 3, 6, 7,
39113 : // Src: (SIbuffer_atomic_xor:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
39114 : // Dst: (BUFFER_ATOMIC_XOR_OFFSET_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
39115 : /* 82747*/ /*Scope*/ 40, /*->82788*/
39116 : /* 82748*/ OPC_RecordChild4, // #3 = $voffset
39117 : /* 82749*/ OPC_RecordChild5, // #4 = $soffset
39118 : /* 82750*/ OPC_RecordChild6, // #5 = $offset
39119 : /* 82751*/ OPC_MoveChild6,
39120 : /* 82752*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
39121 : /* 82755*/ OPC_MoveParent,
39122 : /* 82756*/ OPC_RecordChild7, // #6 = $cachepolicy
39123 : /* 82757*/ OPC_MoveChild7,
39124 : /* 82758*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
39125 : /* 82761*/ OPC_MoveParent,
39126 : /* 82762*/ OPC_MoveChild, 8,
39127 : /* 82764*/ OPC_CheckInteger, 0,
39128 : /* 82766*/ OPC_MoveParent,
39129 : /* 82767*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39130 : /* 82769*/ OPC_EmitMergeInputChains1_0,
39131 : /* 82770*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
39132 : /* 82773*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
39133 : /* 82776*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_XOR_OFFEN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39134 : MVT::i32, 6/*#Ops*/, 1, 3, 2, 4, 7, 8,
39135 : // Src: (SIbuffer_atomic_xor:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
39136 : // Dst: (BUFFER_ATOMIC_XOR_OFFEN_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
39137 : /* 82788*/ 0, /*End of Scope*/
39138 : /* 82789*/ /*Scope*/ 108, /*->82898*/
39139 : /* 82790*/ OPC_RecordChild3, // #3 = $vindex
39140 : /* 82791*/ OPC_Scope, 42, /*->82835*/ // 2 children in Scope
39141 : /* 82793*/ OPC_CheckChild4Integer, 0,
39142 : /* 82795*/ OPC_RecordChild5, // #4 = $soffset
39143 : /* 82796*/ OPC_RecordChild6, // #5 = $offset
39144 : /* 82797*/ OPC_MoveChild6,
39145 : /* 82798*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
39146 : /* 82801*/ OPC_MoveParent,
39147 : /* 82802*/ OPC_RecordChild7, // #6 = $cachepolicy
39148 : /* 82803*/ OPC_MoveChild7,
39149 : /* 82804*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
39150 : /* 82807*/ OPC_MoveParent,
39151 : /* 82808*/ OPC_MoveChild, 8,
39152 : /* 82810*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
39153 : /* 82813*/ OPC_MoveParent,
39154 : /* 82814*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39155 : /* 82816*/ OPC_EmitMergeInputChains1_0,
39156 : /* 82817*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
39157 : /* 82820*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
39158 : /* 82823*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_XOR_IDXEN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39159 : MVT::i32, 6/*#Ops*/, 1, 3, 2, 4, 7, 8,
39160 : // Src: (SIbuffer_atomic_xor:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
39161 : // Dst: (BUFFER_ATOMIC_XOR_IDXEN_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
39162 : /* 82835*/ /*Scope*/ 61, /*->82897*/
39163 : /* 82836*/ OPC_RecordChild4, // #4 = $voffset
39164 : /* 82837*/ OPC_RecordChild5, // #5 = $soffset
39165 : /* 82838*/ OPC_RecordChild6, // #6 = $offset
39166 : /* 82839*/ OPC_MoveChild6,
39167 : /* 82840*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
39168 : /* 82843*/ OPC_MoveParent,
39169 : /* 82844*/ OPC_RecordChild7, // #7 = $cachepolicy
39170 : /* 82845*/ OPC_MoveChild7,
39171 : /* 82846*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
39172 : /* 82849*/ OPC_MoveParent,
39173 : /* 82850*/ OPC_MoveChild, 8,
39174 : /* 82852*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
39175 : /* 82855*/ OPC_MoveParent,
39176 : /* 82856*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39177 : /* 82858*/ OPC_EmitMergeInputChains1_0,
39178 : /* 82859*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
39179 : /* 82862*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
39180 : /* 82865*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
39181 : /* 82868*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
39182 : MVT::i64, 5/*#Ops*/, 8, 3, 9, 4, 10, // Results = #11
39183 : /* 82879*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
39184 : /* 82882*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
39185 : /* 82885*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_XOR_BOTHEN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39186 : MVT::i32, 6/*#Ops*/, 1, 11, 2, 5, 12, 13,
39187 : // Src: (SIbuffer_atomic_xor:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
39188 : // Dst: (BUFFER_ATOMIC_XOR_BOTHEN_RTN:{ *:[i32] } ?:{ *:[i32] }:$vdata_in, (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy))
39189 : /* 82897*/ 0, /*End of Scope*/
39190 : /* 82898*/ 0, /*End of Scope*/
39191 : /* 82899*/ /*SwitchOpcode*/ 81|128,2/*337*/, TARGET_VAL(AMDGPUISD::BUFFER_ATOMIC_CMPSWAP),// ->83240
39192 : /* 82903*/ OPC_RecordMemRef,
39193 : /* 82904*/ OPC_RecordNode, // #0 = 'SIbuffer_atomic_cmpswap' chained node
39194 : /* 82905*/ OPC_RecordChild1, // #1 = $data
39195 : /* 82906*/ OPC_RecordChild2, // #2 = $cmp
39196 : /* 82907*/ OPC_RecordChild3, // #3 = $rsrc
39197 : /* 82908*/ OPC_Scope, 24|128,1/*152*/, /*->83063*/ // 2 children in Scope
39198 : /* 82911*/ OPC_CheckChild4Integer, 0,
39199 : /* 82913*/ OPC_Scope, 74, /*->82989*/ // 2 children in Scope
39200 : /* 82915*/ OPC_MoveChild5,
39201 : /* 82916*/ OPC_CheckInteger, 0,
39202 : /* 82918*/ OPC_MoveParent,
39203 : /* 82919*/ OPC_RecordChild6, // #4 = $soffset
39204 : /* 82920*/ OPC_RecordChild7, // #5 = $offset
39205 : /* 82921*/ OPC_MoveChild7,
39206 : /* 82922*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
39207 : /* 82925*/ OPC_MoveParent,
39208 : /* 82926*/ OPC_MoveChild, 8,
39209 : /* 82928*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
39210 : /* 82931*/ OPC_RecordNode, // #6 = $cachepolicy
39211 : /* 82932*/ OPC_MoveParent,
39212 : /* 82933*/ OPC_MoveChild, 9,
39213 : /* 82935*/ OPC_CheckInteger, 0,
39214 : /* 82937*/ OPC_MoveParent,
39215 : /* 82938*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39216 : /* 82940*/ OPC_EmitMergeInputChains1_0,
39217 : /* 82941*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
39218 : /* 82944*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
39219 : /* 82947*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
39220 : /* 82950*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
39221 : MVT::i64, 5/*#Ops*/, 7, 1, 8, 2, 9, // Results = #10
39222 : /* 82961*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
39223 : /* 82964*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
39224 : /* 82967*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_CMPSWAP_OFFSET_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39225 : MVT::i64, 5/*#Ops*/, 10, 3, 4, 11, 12, // Results = #13
39226 : /* 82978*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
39227 : /* 82981*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0|OPFL_Chain,
39228 : MVT::i32, 2/*#Ops*/, 13, 14,
39229 : // Src: (SIbuffer_atomic_cmpswap:{ *:[i32] } i32:{ *:[i32] }:$data, i32:{ *:[i32] }:$cmp, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 24
39230 : // Dst: (EXTRACT_SUBREG:{ *:[i32] } (BUFFER_ATOMIC_CMPSWAP_OFFSET_RTN:{ *:[i64] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$data, sub0:{ *:[i32] }, ?:{ *:[i32] }:$cmp, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy)), sub0:{ *:[i32] })
39231 : /* 82989*/ /*Scope*/ 72, /*->83062*/
39232 : /* 82990*/ OPC_RecordChild5, // #4 = $voffset
39233 : /* 82991*/ OPC_RecordChild6, // #5 = $soffset
39234 : /* 82992*/ OPC_RecordChild7, // #6 = $offset
39235 : /* 82993*/ OPC_MoveChild7,
39236 : /* 82994*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
39237 : /* 82997*/ OPC_MoveParent,
39238 : /* 82998*/ OPC_MoveChild, 8,
39239 : /* 83000*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
39240 : /* 83003*/ OPC_RecordNode, // #7 = $cachepolicy
39241 : /* 83004*/ OPC_MoveParent,
39242 : /* 83005*/ OPC_MoveChild, 9,
39243 : /* 83007*/ OPC_CheckInteger, 0,
39244 : /* 83009*/ OPC_MoveParent,
39245 : /* 83010*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39246 : /* 83012*/ OPC_EmitMergeInputChains1_0,
39247 : /* 83013*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
39248 : /* 83016*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
39249 : /* 83019*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
39250 : /* 83022*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
39251 : MVT::i64, 5/*#Ops*/, 8, 1, 9, 2, 10, // Results = #11
39252 : /* 83033*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
39253 : /* 83036*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
39254 : /* 83039*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_CMPSWAP_OFFEN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39255 : MVT::i64, 6/*#Ops*/, 11, 4, 3, 5, 12, 13, // Results = #14
39256 : /* 83051*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
39257 : /* 83054*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0|OPFL_Chain,
39258 : MVT::i32, 2/*#Ops*/, 14, 15,
39259 : // Src: (SIbuffer_atomic_cmpswap:{ *:[i32] } i32:{ *:[i32] }:$data, i32:{ *:[i32] }:$cmp, v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 19
39260 : // Dst: (EXTRACT_SUBREG:{ *:[i32] } (BUFFER_ATOMIC_CMPSWAP_OFFEN_RTN:{ *:[i64] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$data, sub0:{ *:[i32] }, ?:{ *:[i32] }:$cmp, sub1:{ *:[i32] }), ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy)), sub0:{ *:[i32] })
39261 : /* 83062*/ 0, /*End of Scope*/
39262 : /* 83063*/ /*Scope*/ 46|128,1/*174*/, /*->83239*/
39263 : /* 83065*/ OPC_RecordChild4, // #4 = $vindex
39264 : /* 83066*/ OPC_Scope, 76, /*->83144*/ // 2 children in Scope
39265 : /* 83068*/ OPC_MoveChild5,
39266 : /* 83069*/ OPC_CheckInteger, 0,
39267 : /* 83071*/ OPC_MoveParent,
39268 : /* 83072*/ OPC_RecordChild6, // #5 = $soffset
39269 : /* 83073*/ OPC_RecordChild7, // #6 = $offset
39270 : /* 83074*/ OPC_MoveChild7,
39271 : /* 83075*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
39272 : /* 83078*/ OPC_MoveParent,
39273 : /* 83079*/ OPC_MoveChild, 8,
39274 : /* 83081*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
39275 : /* 83084*/ OPC_RecordNode, // #7 = $cachepolicy
39276 : /* 83085*/ OPC_MoveParent,
39277 : /* 83086*/ OPC_MoveChild, 9,
39278 : /* 83088*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
39279 : /* 83091*/ OPC_MoveParent,
39280 : /* 83092*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39281 : /* 83094*/ OPC_EmitMergeInputChains1_0,
39282 : /* 83095*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
39283 : /* 83098*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
39284 : /* 83101*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
39285 : /* 83104*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
39286 : MVT::i64, 5/*#Ops*/, 8, 1, 9, 2, 10, // Results = #11
39287 : /* 83115*/ OPC_EmitNodeXForm, 1, 6, // as_i16imm
39288 : /* 83118*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
39289 : /* 83121*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_CMPSWAP_IDXEN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39290 : MVT::i64, 6/*#Ops*/, 11, 4, 3, 5, 12, 13, // Results = #14
39291 : /* 83133*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
39292 : /* 83136*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0|OPFL_Chain,
39293 : MVT::i32, 2/*#Ops*/, 14, 15,
39294 : // Src: (SIbuffer_atomic_cmpswap:{ *:[i32] } i32:{ *:[i32] }:$data, i32:{ *:[i32] }:$cmp, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 17
39295 : // Dst: (EXTRACT_SUBREG:{ *:[i32] } (BUFFER_ATOMIC_CMPSWAP_IDXEN_RTN:{ *:[i64] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$data, sub0:{ *:[i32] }, ?:{ *:[i32] }:$cmp, sub1:{ *:[i32] }), ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy)), sub0:{ *:[i32] })
39296 : /* 83144*/ /*Scope*/ 93, /*->83238*/
39297 : /* 83145*/ OPC_RecordChild5, // #5 = $voffset
39298 : /* 83146*/ OPC_RecordChild6, // #6 = $soffset
39299 : /* 83147*/ OPC_RecordChild7, // #7 = $offset
39300 : /* 83148*/ OPC_MoveChild7,
39301 : /* 83149*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
39302 : /* 83152*/ OPC_MoveParent,
39303 : /* 83153*/ OPC_MoveChild, 8,
39304 : /* 83155*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
39305 : /* 83158*/ OPC_RecordNode, // #8 = $cachepolicy
39306 : /* 83159*/ OPC_MoveParent,
39307 : /* 83160*/ OPC_MoveChild, 9,
39308 : /* 83162*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
39309 : /* 83165*/ OPC_MoveParent,
39310 : /* 83166*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39311 : /* 83168*/ OPC_EmitMergeInputChains1_0,
39312 : /* 83169*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
39313 : /* 83172*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
39314 : /* 83175*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
39315 : /* 83178*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
39316 : MVT::i64, 5/*#Ops*/, 9, 1, 10, 2, 11, // Results = #12
39317 : /* 83189*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
39318 : /* 83192*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
39319 : /* 83195*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
39320 : /* 83198*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
39321 : MVT::i64, 5/*#Ops*/, 13, 4, 14, 5, 15, // Results = #16
39322 : /* 83209*/ OPC_EmitNodeXForm, 1, 7, // as_i16imm
39323 : /* 83212*/ OPC_EmitNodeXForm, 6, 8, // extract_slc
39324 : /* 83215*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_CMPSWAP_BOTHEN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39325 : MVT::i64, 6/*#Ops*/, 12, 16, 3, 6, 17, 18, // Results = #19
39326 : /* 83227*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
39327 : /* 83230*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0|OPFL_Chain,
39328 : MVT::i32, 2/*#Ops*/, 19, 20,
39329 : // Src: (SIbuffer_atomic_cmpswap:{ *:[i32] } i32:{ *:[i32] }:$data, i32:{ *:[i32] }:$cmp, v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 12
39330 : // Dst: (EXTRACT_SUBREG:{ *:[i32] } (BUFFER_ATOMIC_CMPSWAP_BOTHEN_RTN:{ *:[i64] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$data, sub0:{ *:[i32] }, ?:{ *:[i32] }:$cmp, sub1:{ *:[i32] }), (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy)), sub0:{ *:[i32] })
39331 : /* 83238*/ 0, /*End of Scope*/
39332 : /* 83239*/ 0, /*End of Scope*/
39333 : /* 83240*/ /*SwitchOpcode*/ 103|128,1/*231*/, TARGET_VAL(ISD::SRL),// ->83475
39334 : /* 83244*/ OPC_Scope, 52, /*->83298*/ // 2 children in Scope
39335 : /* 83246*/ OPC_MoveChild0,
39336 : /* 83247*/ OPC_CheckOpcode, TARGET_VAL(ISD::SHL),
39337 : /* 83250*/ OPC_RecordChild0, // #0 = $src
39338 : /* 83251*/ OPC_MoveChild1,
39339 : /* 83252*/ OPC_CheckOpcode, TARGET_VAL(ISD::SUB),
39340 : /* 83255*/ OPC_CheckChild0Integer, 32,
39341 : /* 83257*/ OPC_RecordChild1, // #1 = $width
39342 : /* 83258*/ OPC_CheckType, MVT::i32,
39343 : /* 83260*/ OPC_MoveParent,
39344 : /* 83261*/ OPC_CheckPredicate, 0, // Predicate_shl_oneuse
39345 : /* 83263*/ OPC_MoveParent,
39346 : /* 83264*/ OPC_MoveChild1,
39347 : /* 83265*/ OPC_CheckOpcode, TARGET_VAL(ISD::SUB),
39348 : /* 83268*/ OPC_CheckChild0Integer, 32,
39349 : /* 83270*/ OPC_CheckChild1Same, 1,
39350 : /* 83272*/ OPC_CheckType, MVT::i32,
39351 : /* 83274*/ OPC_MoveParent,
39352 : /* 83275*/ OPC_CheckType, MVT::i32,
39353 : /* 83277*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39354 : /* 83279*/ OPC_EmitInteger, MVT::i32, 0,
39355 : /* 83282*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
39356 : MVT::i16, 1/*#Ops*/, 2, // Results = #3
39357 : /* 83289*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFE_U32), 0,
39358 : MVT::i32, 3/*#Ops*/, 0, 3, 1,
39359 : // Src: (srl:{ *:[i32] } (shl:{ *:[i32] } i32:{ *:[i32] }:$src, (sub:{ *:[i32] } 32:{ *:[i32] }, i32:{ *:[i32] }:$width))<<P:Predicate_shl_oneuse>>, (sub:{ *:[i32] } 32:{ *:[i32] }, i32:{ *:[i32] }:$width)) - Complexity = 23
39360 : // Dst: (V_BFE_U32:{ *:[i32] } ?:{ *:[i32] }:$src, (S_MOV_B32:{ *:[i16] } 0:{ *:[i32] }), ?:{ *:[i32] }:$width)
39361 : /* 83298*/ /*Scope*/ 46|128,1/*174*/, /*->83474*/
39362 : /* 83300*/ OPC_RecordChild0, // #0 = $src0
39363 : /* 83301*/ OPC_RecordChild1, // #1 = $src1
39364 : /* 83302*/ OPC_Scope, 116, /*->83420*/ // 3 children in Scope
39365 : /* 83304*/ OPC_CheckChild1Type, MVT::i32,
39366 : /* 83306*/ OPC_Scope, 30, /*->83338*/ // 3 children in Scope
39367 : /* 83308*/ OPC_CheckPredicate, 3, // Predicate_anonymous_1810
39368 : /* 83310*/ OPC_SwitchType /*2 cases */, 11, MVT::i32,// ->83324
39369 : /* 83313*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39370 : /* 83315*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_LSHR_B32), 0,
39371 : MVT::i32, MVT::i1, 2/*#Ops*/, 0, 1,
39372 : // Src: (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_1810>> - Complexity = 5
39373 : // Dst: (S_LSHR_B32:{ *:[i32] }:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
39374 : /* 83324*/ /*SwitchType*/ 11, MVT::i64,// ->83337
39375 : /* 83326*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39376 : /* 83328*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_LSHR_B64), 0,
39377 : MVT::i64, MVT::i1, 2/*#Ops*/, 0, 1,
39378 : // Src: (srl:{ *:[i64] } i64:{ *:[i64] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_1810>> - Complexity = 5
39379 : // Dst: (S_LSHR_B64:{ *:[i64] }:{ *:[i1] } i64:{ *:[i64] }:$src0, i32:{ *:[i32] }:$src1)
39380 : /* 83337*/ 0, // EndSwitchType
39381 : /* 83338*/ /*Scope*/ 67, /*->83406*/
39382 : /* 83339*/ OPC_CheckPredicate, 1, // Predicate_anonymous_2680
39383 : /* 83341*/ OPC_SwitchType /*2 cases */, 35, MVT::i32,// ->83379
39384 : /* 83344*/ OPC_Scope, 10, /*->83356*/ // 3 children in Scope
39385 : /* 83346*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39386 : /* 83348*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_LSHRREV_B32_e64), 0,
39387 : MVT::i32, 2/*#Ops*/, 1, 0,
39388 : // Src: (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_2680>> - Complexity = 5
39389 : // Dst: (V_LSHRREV_B32_e64:{ *:[i32] } ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src0)
39390 : /* 83356*/ /*Scope*/ 10, /*->83367*/
39391 : /* 83357*/ OPC_CheckPatternPredicate, 18, // (Subtarget->getGeneration() == AMDGPUSubtarget::SOUTHERN_ISLANDS ||Subtarget->getGeneration() == AMDGPUSubtarget::SEA_ISLANDS)
39392 : /* 83359*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_LSHR_B32_e32), 0,
39393 : MVT::i32, 2/*#Ops*/, 0, 1,
39394 : // Src: (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_2680>> - Complexity = 4
39395 : // Dst: (V_LSHR_B32_e32:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
39396 : /* 83367*/ /*Scope*/ 10, /*->83378*/
39397 : /* 83368*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39398 : /* 83370*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_LSHRREV_B32_e32), 0,
39399 : MVT::i32, 2/*#Ops*/, 1, 0,
39400 : // Src: (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_2680>> - Complexity = 4
39401 : // Dst: (V_LSHRREV_B32_e32:{ *:[i32] } ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src0)
39402 : /* 83378*/ 0, /*End of Scope*/
39403 : /* 83379*/ /*SwitchType*/ 24, MVT::i64,// ->83405
39404 : /* 83381*/ OPC_Scope, 10, /*->83393*/ // 2 children in Scope
39405 : /* 83383*/ OPC_CheckPatternPredicate, 19, // (Subtarget->getGeneration() >= AMDGPUSubtarget::VOLCANIC_ISLANDS)
39406 : /* 83385*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_LSHRREV_B64), 0,
39407 : MVT::i64, 2/*#Ops*/, 1, 0,
39408 : // Src: (srl:{ *:[i64] } i64:{ *:[i64] }:$x, i32:{ *:[i32] }:$y)<<P:Predicate_anonymous_2680>> - Complexity = 4
39409 : // Dst: (V_LSHRREV_B64:{ *:[i64] } ?:{ *:[i32] }:$y, ?:{ *:[i64] }:$x)
39410 : /* 83393*/ /*Scope*/ 10, /*->83404*/
39411 : /* 83394*/ OPC_CheckPatternPredicate, 18, // (Subtarget->getGeneration() == AMDGPUSubtarget::SOUTHERN_ISLANDS ||Subtarget->getGeneration() == AMDGPUSubtarget::SEA_ISLANDS)
39412 : /* 83396*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_LSHR_B64), 0,
39413 : MVT::i64, 2/*#Ops*/, 0, 1,
39414 : // Src: (srl:{ *:[i64] } i64:{ *:[i64] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_2680>> - Complexity = -996
39415 : // Dst: (V_LSHR_B64:{ *:[i64] } i64:{ *:[i64] }:$src0, i32:{ *:[i32] }:$src1)
39416 : /* 83404*/ 0, /*End of Scope*/
39417 : /* 83405*/ 0, // EndSwitchType
39418 : /* 83406*/ /*Scope*/ 12, /*->83419*/
39419 : /* 83407*/ OPC_CheckType, MVT::i32,
39420 : /* 83409*/ OPC_CheckPatternPredicate, 18, // (Subtarget->getGeneration() == AMDGPUSubtarget::SOUTHERN_ISLANDS ||Subtarget->getGeneration() == AMDGPUSubtarget::SEA_ISLANDS)
39421 : /* 83411*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_LSHR_B32_e64), 0,
39422 : MVT::i32, 2/*#Ops*/, 0, 1,
39423 : // Src: (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1) - Complexity = -997
39424 : // Dst: (V_LSHR_B32_e64:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
39425 : /* 83419*/ 0, /*End of Scope*/
39426 : /* 83420*/ /*Scope*/ 14, /*->83435*/
39427 : /* 83421*/ OPC_CheckChild1Type, MVT::i16,
39428 : /* 83423*/ OPC_CheckType, MVT::i16,
39429 : /* 83425*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
39430 : /* 83427*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_LSHRREV_B16_e64), 0,
39431 : MVT::i16, 2/*#Ops*/, 1, 0,
39432 : // Src: (srl:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1) - Complexity = 3
39433 : // Dst: (V_LSHRREV_B16_e64:{ *:[i16] } ?:{ *:[i16] }:$src1, ?:{ *:[i16] }:$src0)
39434 : /* 83435*/ /*Scope*/ 37, /*->83473*/
39435 : /* 83436*/ OPC_CheckChild1Type, MVT::v2i16,
39436 : /* 83438*/ OPC_CheckType, MVT::v2i16,
39437 : /* 83440*/ OPC_CheckComplexPat, /*CP*/1, /*#*/0, // SelectVOP3PMods:$ #2 #3
39438 : /* 83443*/ OPC_CheckComplexPat, /*CP*/0, /*#*/1, // SelectVOP3PMods0:$ #4 #5 #6
39439 : /* 83446*/ OPC_EmitInteger, MVT::i32, 0,
39440 : /* 83449*/ OPC_EmitInteger, MVT::i32, 0,
39441 : /* 83452*/ OPC_EmitInteger, MVT::i32, 0,
39442 : /* 83455*/ OPC_EmitInteger, MVT::i32, 0,
39443 : /* 83458*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_PK_LSHRREV_B16), 0,
39444 : MVT::v2i16, 9/*#Ops*/, 5, 4, 3, 2, 6, 7, 8, 9, 10,
39445 : // Src: (srl:{ *:[v2i16] } (VOP3PMods:{ *:[v2i16] } v2i16:{ *:[v2i16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3PMods0:{ *:[v2i16] } v2i16:{ *:[v2i16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp)) - Complexity = -976
39446 : // Dst: (V_PK_LSHRREV_B16:{ *:[v2i16] } i32:{ *:[i32] }:$src0_modifiers, v2i16:{ *:[v2i16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, v2i16:{ *:[v2i16] }:$src1, i1:{ *:[i1] }:$clamp)
39447 : /* 83473*/ 0, /*End of Scope*/
39448 : /* 83474*/ 0, /*End of Scope*/
39449 : /* 83475*/ /*SwitchOpcode*/ 103|128,1/*231*/, TARGET_VAL(ISD::SRA),// ->83710
39450 : /* 83479*/ OPC_Scope, 52, /*->83533*/ // 2 children in Scope
39451 : /* 83481*/ OPC_MoveChild0,
39452 : /* 83482*/ OPC_CheckOpcode, TARGET_VAL(ISD::SHL),
39453 : /* 83485*/ OPC_RecordChild0, // #0 = $src
39454 : /* 83486*/ OPC_MoveChild1,
39455 : /* 83487*/ OPC_CheckOpcode, TARGET_VAL(ISD::SUB),
39456 : /* 83490*/ OPC_CheckChild0Integer, 32,
39457 : /* 83492*/ OPC_RecordChild1, // #1 = $width
39458 : /* 83493*/ OPC_CheckType, MVT::i32,
39459 : /* 83495*/ OPC_MoveParent,
39460 : /* 83496*/ OPC_CheckPredicate, 0, // Predicate_shl_oneuse
39461 : /* 83498*/ OPC_MoveParent,
39462 : /* 83499*/ OPC_MoveChild1,
39463 : /* 83500*/ OPC_CheckOpcode, TARGET_VAL(ISD::SUB),
39464 : /* 83503*/ OPC_CheckChild0Integer, 32,
39465 : /* 83505*/ OPC_CheckChild1Same, 1,
39466 : /* 83507*/ OPC_CheckType, MVT::i32,
39467 : /* 83509*/ OPC_MoveParent,
39468 : /* 83510*/ OPC_CheckType, MVT::i32,
39469 : /* 83512*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39470 : /* 83514*/ OPC_EmitInteger, MVT::i32, 0,
39471 : /* 83517*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
39472 : MVT::i16, 1/*#Ops*/, 2, // Results = #3
39473 : /* 83524*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFE_I32), 0,
39474 : MVT::i32, 3/*#Ops*/, 0, 3, 1,
39475 : // Src: (sra:{ *:[i32] } (shl:{ *:[i32] } i32:{ *:[i32] }:$src, (sub:{ *:[i32] } 32:{ *:[i32] }, i32:{ *:[i32] }:$width))<<P:Predicate_shl_oneuse>>, (sub:{ *:[i32] } 32:{ *:[i32] }, i32:{ *:[i32] }:$width)) - Complexity = 23
39476 : // Dst: (V_BFE_I32:{ *:[i32] } ?:{ *:[i32] }:$src, (S_MOV_B32:{ *:[i16] } 0:{ *:[i32] }), ?:{ *:[i32] }:$width)
39477 : /* 83533*/ /*Scope*/ 46|128,1/*174*/, /*->83709*/
39478 : /* 83535*/ OPC_RecordChild0, // #0 = $src0
39479 : /* 83536*/ OPC_RecordChild1, // #1 = $src1
39480 : /* 83537*/ OPC_Scope, 116, /*->83655*/ // 3 children in Scope
39481 : /* 83539*/ OPC_CheckChild1Type, MVT::i32,
39482 : /* 83541*/ OPC_Scope, 30, /*->83573*/ // 3 children in Scope
39483 : /* 83543*/ OPC_CheckPredicate, 3, // Predicate_anonymous_1811
39484 : /* 83545*/ OPC_SwitchType /*2 cases */, 11, MVT::i32,// ->83559
39485 : /* 83548*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39486 : /* 83550*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_ASHR_I32), 0,
39487 : MVT::i32, MVT::i1, 2/*#Ops*/, 0, 1,
39488 : // Src: (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_1811>> - Complexity = 5
39489 : // Dst: (S_ASHR_I32:{ *:[i32] }:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
39490 : /* 83559*/ /*SwitchType*/ 11, MVT::i64,// ->83572
39491 : /* 83561*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39492 : /* 83563*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_ASHR_I64), 0,
39493 : MVT::i64, MVT::i1, 2/*#Ops*/, 0, 1,
39494 : // Src: (sra:{ *:[i64] } i64:{ *:[i64] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_1811>> - Complexity = 5
39495 : // Dst: (S_ASHR_I64:{ *:[i64] }:{ *:[i1] } i64:{ *:[i64] }:$src0, i32:{ *:[i32] }:$src1)
39496 : /* 83572*/ 0, // EndSwitchType
39497 : /* 83573*/ /*Scope*/ 67, /*->83641*/
39498 : /* 83574*/ OPC_CheckPredicate, 1, // Predicate_anonymous_2686
39499 : /* 83576*/ OPC_SwitchType /*2 cases */, 35, MVT::i32,// ->83614
39500 : /* 83579*/ OPC_Scope, 10, /*->83591*/ // 3 children in Scope
39501 : /* 83581*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39502 : /* 83583*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_ASHRREV_I32_e64), 0,
39503 : MVT::i32, 2/*#Ops*/, 1, 0,
39504 : // Src: (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_2686>> - Complexity = 5
39505 : // Dst: (V_ASHRREV_I32_e64:{ *:[i32] } ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src0)
39506 : /* 83591*/ /*Scope*/ 10, /*->83602*/
39507 : /* 83592*/ OPC_CheckPatternPredicate, 18, // (Subtarget->getGeneration() == AMDGPUSubtarget::SOUTHERN_ISLANDS ||Subtarget->getGeneration() == AMDGPUSubtarget::SEA_ISLANDS)
39508 : /* 83594*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_ASHR_I32_e32), 0,
39509 : MVT::i32, 2/*#Ops*/, 0, 1,
39510 : // Src: (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_2686>> - Complexity = 4
39511 : // Dst: (V_ASHR_I32_e32:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
39512 : /* 83602*/ /*Scope*/ 10, /*->83613*/
39513 : /* 83603*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39514 : /* 83605*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_ASHRREV_I32_e32), 0,
39515 : MVT::i32, 2/*#Ops*/, 1, 0,
39516 : // Src: (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_2686>> - Complexity = 4
39517 : // Dst: (V_ASHRREV_I32_e32:{ *:[i32] } ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src0)
39518 : /* 83613*/ 0, /*End of Scope*/
39519 : /* 83614*/ /*SwitchType*/ 24, MVT::i64,// ->83640
39520 : /* 83616*/ OPC_Scope, 10, /*->83628*/ // 2 children in Scope
39521 : /* 83618*/ OPC_CheckPatternPredicate, 19, // (Subtarget->getGeneration() >= AMDGPUSubtarget::VOLCANIC_ISLANDS)
39522 : /* 83620*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_ASHRREV_I64), 0,
39523 : MVT::i64, 2/*#Ops*/, 1, 0,
39524 : // Src: (sra:{ *:[i64] } i64:{ *:[i64] }:$x, i32:{ *:[i32] }:$y)<<P:Predicate_anonymous_2686>> - Complexity = 4
39525 : // Dst: (V_ASHRREV_I64:{ *:[i64] } ?:{ *:[i32] }:$y, ?:{ *:[i64] }:$x)
39526 : /* 83628*/ /*Scope*/ 10, /*->83639*/
39527 : /* 83629*/ OPC_CheckPatternPredicate, 18, // (Subtarget->getGeneration() == AMDGPUSubtarget::SOUTHERN_ISLANDS ||Subtarget->getGeneration() == AMDGPUSubtarget::SEA_ISLANDS)
39528 : /* 83631*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_ASHR_I64), 0,
39529 : MVT::i64, 2/*#Ops*/, 0, 1,
39530 : // Src: (sra:{ *:[i64] } i64:{ *:[i64] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_2686>> - Complexity = -996
39531 : // Dst: (V_ASHR_I64:{ *:[i64] } i64:{ *:[i64] }:$src0, i32:{ *:[i32] }:$src1)
39532 : /* 83639*/ 0, /*End of Scope*/
39533 : /* 83640*/ 0, // EndSwitchType
39534 : /* 83641*/ /*Scope*/ 12, /*->83654*/
39535 : /* 83642*/ OPC_CheckType, MVT::i32,
39536 : /* 83644*/ OPC_CheckPatternPredicate, 18, // (Subtarget->getGeneration() == AMDGPUSubtarget::SOUTHERN_ISLANDS ||Subtarget->getGeneration() == AMDGPUSubtarget::SEA_ISLANDS)
39537 : /* 83646*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_ASHR_I32_e64), 0,
39538 : MVT::i32, 2/*#Ops*/, 0, 1,
39539 : // Src: (sra:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1) - Complexity = -997
39540 : // Dst: (V_ASHR_I32_e64:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
39541 : /* 83654*/ 0, /*End of Scope*/
39542 : /* 83655*/ /*Scope*/ 14, /*->83670*/
39543 : /* 83656*/ OPC_CheckChild1Type, MVT::i16,
39544 : /* 83658*/ OPC_CheckType, MVT::i16,
39545 : /* 83660*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
39546 : /* 83662*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_ASHRREV_I16_e64), 0,
39547 : MVT::i16, 2/*#Ops*/, 1, 0,
39548 : // Src: (sra:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1) - Complexity = 3
39549 : // Dst: (V_ASHRREV_I16_e64:{ *:[i16] } ?:{ *:[i16] }:$src1, ?:{ *:[i16] }:$src0)
39550 : /* 83670*/ /*Scope*/ 37, /*->83708*/
39551 : /* 83671*/ OPC_CheckChild1Type, MVT::v2i16,
39552 : /* 83673*/ OPC_CheckType, MVT::v2i16,
39553 : /* 83675*/ OPC_CheckComplexPat, /*CP*/1, /*#*/0, // SelectVOP3PMods:$ #2 #3
39554 : /* 83678*/ OPC_CheckComplexPat, /*CP*/0, /*#*/1, // SelectVOP3PMods0:$ #4 #5 #6
39555 : /* 83681*/ OPC_EmitInteger, MVT::i32, 0,
39556 : /* 83684*/ OPC_EmitInteger, MVT::i32, 0,
39557 : /* 83687*/ OPC_EmitInteger, MVT::i32, 0,
39558 : /* 83690*/ OPC_EmitInteger, MVT::i32, 0,
39559 : /* 83693*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_PK_ASHRREV_I16), 0,
39560 : MVT::v2i16, 9/*#Ops*/, 5, 4, 3, 2, 6, 7, 8, 9, 10,
39561 : // Src: (sra:{ *:[v2i16] } (VOP3PMods:{ *:[v2i16] } v2i16:{ *:[v2i16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3PMods0:{ *:[v2i16] } v2i16:{ *:[v2i16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp)) - Complexity = -976
39562 : // Dst: (V_PK_ASHRREV_I16:{ *:[v2i16] } i32:{ *:[i32] }:$src0_modifiers, v2i16:{ *:[v2i16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, v2i16:{ *:[v2i16] }:$src1, i1:{ *:[i1] }:$clamp)
39563 : /* 83708*/ 0, /*End of Scope*/
39564 : /* 83709*/ 0, /*End of Scope*/
39565 : /* 83710*/ /*SwitchOpcode*/ 118|128,2/*374*/, TARGET_VAL(ISD::ATOMIC_SWAP),// ->84088
39566 : /* 83714*/ OPC_RecordMemRef,
39567 : /* 83715*/ OPC_RecordNode, // #0 = 'atomic_swap' chained node
39568 : /* 83716*/ OPC_Scope, 84, /*->83802*/ // 5 children in Scope
39569 : /* 83718*/ OPC_RecordChild1, // #1 = $MUBUFAddr64Atomic:srsrc:vaddr:soffset:offset:slc
39570 : /* 83719*/ OPC_RecordChild2, // #2 = $vdata_in
39571 : /* 83720*/ OPC_CheckPredicate, 38, // Predicate_atomic_swap_global
39572 : /* 83722*/ OPC_SwitchType /*2 cases */, 37, MVT::i32,// ->83762
39573 : /* 83725*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39574 : /* 83727*/ OPC_Scope, 16, /*->83745*/ // 2 children in Scope
39575 : /* 83729*/ OPC_CheckComplexPat, /*CP*/20, /*#*/1, // SelectMUBUFAddr64:$ #3 #4 #5 #6 #7
39576 : /* 83732*/ OPC_EmitMergeInputChains1_0,
39577 : /* 83733*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_SWAP_ADDR64_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39578 : MVT::i32, 6/*#Ops*/, 2, 4, 3, 5, 6, 7,
39579 : // Src: (atomic_swap:{ *:[i32] } (MUBUFAddr64Atomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata_in)<<P:Predicate_atomic_swap_global>> - Complexity = 22
39580 : // Dst: (BUFFER_ATOMIC_SWAP_ADDR64_RTN:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
39581 : /* 83745*/ /*Scope*/ 15, /*->83761*/
39582 : /* 83746*/ OPC_CheckComplexPat, /*CP*/21, /*#*/1, // SelectMUBUFOffset:$ #3 #4 #5 #6
39583 : /* 83749*/ OPC_EmitMergeInputChains1_0,
39584 : /* 83750*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_SWAP_OFFSET_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39585 : MVT::i32, 5/*#Ops*/, 2, 3, 4, 5, 6,
39586 : // Src: (atomic_swap:{ *:[i32] } (MUBUFOffsetAtomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata_in)<<P:Predicate_atomic_swap_global>> - Complexity = 19
39587 : // Dst: (BUFFER_ATOMIC_SWAP_OFFSET_RTN:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
39588 : /* 83761*/ 0, /*End of Scope*/
39589 : /* 83762*/ /*SwitchType*/ 37, MVT::i64,// ->83801
39590 : /* 83764*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39591 : /* 83766*/ OPC_Scope, 16, /*->83784*/ // 2 children in Scope
39592 : /* 83768*/ OPC_CheckComplexPat, /*CP*/20, /*#*/1, // SelectMUBUFAddr64:$ #3 #4 #5 #6 #7
39593 : /* 83771*/ OPC_EmitMergeInputChains1_0,
39594 : /* 83772*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_SWAP_X2_ADDR64_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39595 : MVT::i64, 6/*#Ops*/, 2, 4, 3, 5, 6, 7,
39596 : // Src: (atomic_swap:{ *:[i64] } (MUBUFAddr64Atomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata_in)<<P:Predicate_atomic_swap_global>> - Complexity = 22
39597 : // Dst: (BUFFER_ATOMIC_SWAP_X2_ADDR64_RTN:{ *:[i64] } i64:{ *:[i64] }:$vdata_in, i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
39598 : /* 83784*/ /*Scope*/ 15, /*->83800*/
39599 : /* 83785*/ OPC_CheckComplexPat, /*CP*/21, /*#*/1, // SelectMUBUFOffset:$ #3 #4 #5 #6
39600 : /* 83788*/ OPC_EmitMergeInputChains1_0,
39601 : /* 83789*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_SWAP_X2_OFFSET_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39602 : MVT::i64, 5/*#Ops*/, 2, 3, 4, 5, 6,
39603 : // Src: (atomic_swap:{ *:[i64] } (MUBUFOffsetAtomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata_in)<<P:Predicate_atomic_swap_global>> - Complexity = 19
39604 : // Dst: (BUFFER_ATOMIC_SWAP_X2_OFFSET_RTN:{ *:[i64] } i64:{ *:[i64] }:$vdata_in, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
39605 : /* 83800*/ 0, /*End of Scope*/
39606 : /* 83801*/ 0, // EndSwitchType
39607 : /* 83802*/ /*Scope*/ 29, /*->83832*/
39608 : /* 83803*/ OPC_CaptureGlueInput,
39609 : /* 83804*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
39610 : /* 83805*/ OPC_RecordChild2, // #2 = $value
39611 : /* 83806*/ OPC_CheckPredicate, 18, // Predicate_atomic_swap_local_m0
39612 : /* 83808*/ OPC_CheckType, MVT::i32,
39613 : /* 83810*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39614 : /* 83812*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
39615 : /* 83815*/ OPC_EmitMergeInputChains1_0,
39616 : /* 83816*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
39617 : /* 83819*/ OPC_EmitInteger, MVT::i1, 0,
39618 : /* 83822*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_WRXCHG_RTN_B32), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
39619 : MVT::i32, 4/*#Ops*/, 3, 2, 5, 6,
39620 : // Src: (atomic_swap_glue:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i32:{ *:[i32] }:$value)<<P:Predicate_atomic_swap_local_m0>> - Complexity = 13
39621 : // Dst: (DS_WRXCHG_RTN_B32:{ *:[i32] } ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
39622 : /* 83832*/ /*Scope*/ 28, /*->83861*/
39623 : /* 83833*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
39624 : /* 83834*/ OPC_RecordChild2, // #2 = $value
39625 : /* 83835*/ OPC_CheckPredicate, 18, // Predicate_atomic_swap_local
39626 : /* 83837*/ OPC_CheckType, MVT::i32,
39627 : /* 83839*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39628 : /* 83841*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
39629 : /* 83844*/ OPC_EmitMergeInputChains1_0,
39630 : /* 83845*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
39631 : /* 83848*/ OPC_EmitInteger, MVT::i1, 0,
39632 : /* 83851*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_WRXCHG_RTN_B32_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
39633 : MVT::i32, 4/*#Ops*/, 3, 2, 5, 6,
39634 : // Src: (atomic_swap:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i32:{ *:[i32] }:$value)<<P:Predicate_atomic_swap_local>> - Complexity = 13
39635 : // Dst: (DS_WRXCHG_RTN_B32_gfx9:{ *:[i32] } ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
39636 : /* 83861*/ /*Scope*/ 29, /*->83891*/
39637 : /* 83862*/ OPC_CaptureGlueInput,
39638 : /* 83863*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
39639 : /* 83864*/ OPC_RecordChild2, // #2 = $value
39640 : /* 83865*/ OPC_CheckPredicate, 18, // Predicate_atomic_swap_local_m0
39641 : /* 83867*/ OPC_CheckType, MVT::i64,
39642 : /* 83869*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39643 : /* 83871*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
39644 : /* 83874*/ OPC_EmitMergeInputChains1_0,
39645 : /* 83875*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
39646 : /* 83878*/ OPC_EmitInteger, MVT::i1, 0,
39647 : /* 83881*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_WRXCHG_RTN_B64), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
39648 : MVT::i64, 4/*#Ops*/, 3, 2, 5, 6,
39649 : // Src: (atomic_swap_glue:{ *:[i64] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i64:{ *:[i64] }:$value)<<P:Predicate_atomic_swap_local_m0>> - Complexity = 13
39650 : // Dst: (DS_WRXCHG_RTN_B64:{ *:[i64] } ?:{ *:[i32] }:$ptr, ?:{ *:[i64] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
39651 : /* 83891*/ /*Scope*/ 66|128,1/*194*/, /*->84087*/
39652 : /* 83893*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
39653 : /* 83894*/ OPC_RecordChild2, // #2 = $value
39654 : /* 83895*/ OPC_Scope, 26, /*->83923*/ // 4 children in Scope
39655 : /* 83897*/ OPC_CheckPredicate, 18, // Predicate_atomic_swap_local
39656 : /* 83899*/ OPC_CheckType, MVT::i64,
39657 : /* 83901*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39658 : /* 83903*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
39659 : /* 83906*/ OPC_EmitMergeInputChains1_0,
39660 : /* 83907*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
39661 : /* 83910*/ OPC_EmitInteger, MVT::i1, 0,
39662 : /* 83913*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_WRXCHG_RTN_B64_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
39663 : MVT::i64, 4/*#Ops*/, 3, 2, 5, 6,
39664 : // Src: (atomic_swap:{ *:[i64] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i64:{ *:[i64] }:$value)<<P:Predicate_atomic_swap_local>> - Complexity = 13
39665 : // Dst: (DS_WRXCHG_RTN_B64_gfx9:{ *:[i64] } ?:{ *:[i32] }:$ptr, ?:{ *:[i64] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
39666 : /* 83923*/ /*Scope*/ 40, /*->83964*/
39667 : /* 83924*/ OPC_CheckPredicate, 38, // Predicate_atomic_swap_global
39668 : /* 83926*/ OPC_SwitchType /*2 cases */, 16, MVT::i32,// ->83945
39669 : /* 83929*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39670 : /* 83931*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
39671 : /* 83934*/ OPC_EmitMergeInputChains1_0,
39672 : /* 83935*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_SWAP_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39673 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
39674 : // Src: (atomic_swap:{ *:[i32] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$data)<<P:Predicate_atomic_swap_global>> - Complexity = 7
39675 : // Dst: (GLOBAL_ATOMIC_SWAP_RTN:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
39676 : /* 83945*/ /*SwitchType*/ 16, MVT::i64,// ->83963
39677 : /* 83947*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39678 : /* 83949*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
39679 : /* 83952*/ OPC_EmitMergeInputChains1_0,
39680 : /* 83953*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_SWAP_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39681 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
39682 : // Src: (atomic_swap:{ *:[i64] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$data)<<P:Predicate_atomic_swap_global>> - Complexity = 7
39683 : // Dst: (GLOBAL_ATOMIC_SWAP_X2_RTN:{ *:[i64] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i64] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
39684 : /* 83963*/ 0, // EndSwitchType
39685 : /* 83964*/ /*Scope*/ 40, /*->84005*/
39686 : /* 83965*/ OPC_CheckPredicate, 39, // Predicate_atomic_swap_flat
39687 : /* 83967*/ OPC_SwitchType /*2 cases */, 16, MVT::i32,// ->83986
39688 : /* 83970*/ OPC_CheckPatternPredicate, 20, // (Subtarget->hasFlatAddressSpace()) && (true)
39689 : /* 83972*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
39690 : /* 83975*/ OPC_EmitMergeInputChains1_0,
39691 : /* 83976*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_SWAP_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39692 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
39693 : // Src: (atomic_swap:{ *:[i32] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata)<<P:Predicate_atomic_swap_flat>> - Complexity = -3
39694 : // Dst: (FLAT_ATOMIC_SWAP_RTN:{ *:[i32] } i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
39695 : /* 83986*/ /*SwitchType*/ 16, MVT::i64,// ->84004
39696 : /* 83988*/ OPC_CheckPatternPredicate, 20, // (Subtarget->hasFlatAddressSpace()) && (true)
39697 : /* 83990*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
39698 : /* 83993*/ OPC_EmitMergeInputChains1_0,
39699 : /* 83994*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_SWAP_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39700 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
39701 : // Src: (atomic_swap:{ *:[i64] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata)<<P:Predicate_atomic_swap_flat>> - Complexity = -3
39702 : // Dst: (FLAT_ATOMIC_SWAP_X2_RTN:{ *:[i64] } i64:{ *:[i64] }:$vaddr, i64:{ *:[i64] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
39703 : /* 84004*/ 0, // EndSwitchType
39704 : /* 84005*/ /*Scope*/ 80, /*->84086*/
39705 : /* 84006*/ OPC_CheckPredicate, 38, // Predicate_atomic_swap_global
39706 : /* 84008*/ OPC_SwitchType /*2 cases */, 36, MVT::i32,// ->84047
39707 : /* 84011*/ OPC_Scope, 16, /*->84029*/ // 2 children in Scope
39708 : /* 84013*/ OPC_CheckPatternPredicate, 21, // (Subtarget->hasFlatGlobalInsts()) && (true)
39709 : /* 84015*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
39710 : /* 84018*/ OPC_EmitMergeInputChains1_0,
39711 : /* 84019*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_SWAP_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39712 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
39713 : // Src: (atomic_swap:{ *:[i32] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata)<<P:Predicate_atomic_swap_global>> - Complexity = -3
39714 : // Dst: (GLOBAL_ATOMIC_SWAP_RTN:{ *:[i32] } i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
39715 : /* 84029*/ /*Scope*/ 16, /*->84046*/
39716 : /* 84030*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39717 : /* 84032*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
39718 : /* 84035*/ OPC_EmitMergeInputChains1_0,
39719 : /* 84036*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_SWAP_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39720 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
39721 : // Src: (atomic_swap:{ *:[i32] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$data)<<P:Predicate_atomic_swap_global>> - Complexity = -3
39722 : // Dst: (FLAT_ATOMIC_SWAP_RTN:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
39723 : /* 84046*/ 0, /*End of Scope*/
39724 : /* 84047*/ /*SwitchType*/ 36, MVT::i64,// ->84085
39725 : /* 84049*/ OPC_Scope, 16, /*->84067*/ // 2 children in Scope
39726 : /* 84051*/ OPC_CheckPatternPredicate, 21, // (Subtarget->hasFlatGlobalInsts()) && (true)
39727 : /* 84053*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
39728 : /* 84056*/ OPC_EmitMergeInputChains1_0,
39729 : /* 84057*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_SWAP_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39730 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
39731 : // Src: (atomic_swap:{ *:[i64] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata)<<P:Predicate_atomic_swap_global>> - Complexity = -3
39732 : // Dst: (GLOBAL_ATOMIC_SWAP_X2_RTN:{ *:[i64] } i64:{ *:[i64] }:$vaddr, i64:{ *:[i64] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
39733 : /* 84067*/ /*Scope*/ 16, /*->84084*/
39734 : /* 84068*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39735 : /* 84070*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
39736 : /* 84073*/ OPC_EmitMergeInputChains1_0,
39737 : /* 84074*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_SWAP_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39738 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
39739 : // Src: (atomic_swap:{ *:[i64] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$data)<<P:Predicate_atomic_swap_global>> - Complexity = -3
39740 : // Dst: (FLAT_ATOMIC_SWAP_X2_RTN:{ *:[i64] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i64] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
39741 : /* 84084*/ 0, /*End of Scope*/
39742 : /* 84085*/ 0, // EndSwitchType
39743 : /* 84086*/ 0, /*End of Scope*/
39744 : /* 84087*/ 0, /*End of Scope*/
39745 : /* 84088*/ /*SwitchOpcode*/ 118|128,2/*374*/, TARGET_VAL(ISD::ATOMIC_LOAD_ADD),// ->84466
39746 : /* 84092*/ OPC_RecordMemRef,
39747 : /* 84093*/ OPC_RecordNode, // #0 = 'atomic_load_add' chained node
39748 : /* 84094*/ OPC_Scope, 84, /*->84180*/ // 5 children in Scope
39749 : /* 84096*/ OPC_RecordChild1, // #1 = $MUBUFAddr64Atomic:srsrc:vaddr:soffset:offset:slc
39750 : /* 84097*/ OPC_RecordChild2, // #2 = $vdata_in
39751 : /* 84098*/ OPC_CheckPredicate, 38, // Predicate_atomic_add_global
39752 : /* 84100*/ OPC_SwitchType /*2 cases */, 37, MVT::i32,// ->84140
39753 : /* 84103*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39754 : /* 84105*/ OPC_Scope, 16, /*->84123*/ // 2 children in Scope
39755 : /* 84107*/ OPC_CheckComplexPat, /*CP*/20, /*#*/1, // SelectMUBUFAddr64:$ #3 #4 #5 #6 #7
39756 : /* 84110*/ OPC_EmitMergeInputChains1_0,
39757 : /* 84111*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_ADD_ADDR64_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39758 : MVT::i32, 6/*#Ops*/, 2, 4, 3, 5, 6, 7,
39759 : // Src: (atomic_load_add:{ *:[i32] } (MUBUFAddr64Atomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata_in)<<P:Predicate_atomic_add_global>> - Complexity = 22
39760 : // Dst: (BUFFER_ATOMIC_ADD_ADDR64_RTN:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
39761 : /* 84123*/ /*Scope*/ 15, /*->84139*/
39762 : /* 84124*/ OPC_CheckComplexPat, /*CP*/21, /*#*/1, // SelectMUBUFOffset:$ #3 #4 #5 #6
39763 : /* 84127*/ OPC_EmitMergeInputChains1_0,
39764 : /* 84128*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_ADD_OFFSET_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39765 : MVT::i32, 5/*#Ops*/, 2, 3, 4, 5, 6,
39766 : // Src: (atomic_load_add:{ *:[i32] } (MUBUFOffsetAtomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata_in)<<P:Predicate_atomic_add_global>> - Complexity = 19
39767 : // Dst: (BUFFER_ATOMIC_ADD_OFFSET_RTN:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
39768 : /* 84139*/ 0, /*End of Scope*/
39769 : /* 84140*/ /*SwitchType*/ 37, MVT::i64,// ->84179
39770 : /* 84142*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39771 : /* 84144*/ OPC_Scope, 16, /*->84162*/ // 2 children in Scope
39772 : /* 84146*/ OPC_CheckComplexPat, /*CP*/20, /*#*/1, // SelectMUBUFAddr64:$ #3 #4 #5 #6 #7
39773 : /* 84149*/ OPC_EmitMergeInputChains1_0,
39774 : /* 84150*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_ADD_X2_ADDR64_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39775 : MVT::i64, 6/*#Ops*/, 2, 4, 3, 5, 6, 7,
39776 : // Src: (atomic_load_add:{ *:[i64] } (MUBUFAddr64Atomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata_in)<<P:Predicate_atomic_add_global>> - Complexity = 22
39777 : // Dst: (BUFFER_ATOMIC_ADD_X2_ADDR64_RTN:{ *:[i64] } i64:{ *:[i64] }:$vdata_in, i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
39778 : /* 84162*/ /*Scope*/ 15, /*->84178*/
39779 : /* 84163*/ OPC_CheckComplexPat, /*CP*/21, /*#*/1, // SelectMUBUFOffset:$ #3 #4 #5 #6
39780 : /* 84166*/ OPC_EmitMergeInputChains1_0,
39781 : /* 84167*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_ADD_X2_OFFSET_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39782 : MVT::i64, 5/*#Ops*/, 2, 3, 4, 5, 6,
39783 : // Src: (atomic_load_add:{ *:[i64] } (MUBUFOffsetAtomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata_in)<<P:Predicate_atomic_add_global>> - Complexity = 19
39784 : // Dst: (BUFFER_ATOMIC_ADD_X2_OFFSET_RTN:{ *:[i64] } i64:{ *:[i64] }:$vdata_in, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
39785 : /* 84178*/ 0, /*End of Scope*/
39786 : /* 84179*/ 0, // EndSwitchType
39787 : /* 84180*/ /*Scope*/ 29, /*->84210*/
39788 : /* 84181*/ OPC_CaptureGlueInput,
39789 : /* 84182*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
39790 : /* 84183*/ OPC_RecordChild2, // #2 = $value
39791 : /* 84184*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_add_local_m0
39792 : /* 84186*/ OPC_CheckType, MVT::i32,
39793 : /* 84188*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39794 : /* 84190*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
39795 : /* 84193*/ OPC_EmitMergeInputChains1_0,
39796 : /* 84194*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
39797 : /* 84197*/ OPC_EmitInteger, MVT::i1, 0,
39798 : /* 84200*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_ADD_RTN_U32), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
39799 : MVT::i32, 4/*#Ops*/, 3, 2, 5, 6,
39800 : // Src: (atomic_load_add_glue:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i32:{ *:[i32] }:$value)<<P:Predicate_atomic_load_add_local_m0>> - Complexity = 13
39801 : // Dst: (DS_ADD_RTN_U32:{ *:[i32] } ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
39802 : /* 84210*/ /*Scope*/ 28, /*->84239*/
39803 : /* 84211*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
39804 : /* 84212*/ OPC_RecordChild2, // #2 = $value
39805 : /* 84213*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_add_local
39806 : /* 84215*/ OPC_CheckType, MVT::i32,
39807 : /* 84217*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39808 : /* 84219*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
39809 : /* 84222*/ OPC_EmitMergeInputChains1_0,
39810 : /* 84223*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
39811 : /* 84226*/ OPC_EmitInteger, MVT::i1, 0,
39812 : /* 84229*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_ADD_RTN_U32_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
39813 : MVT::i32, 4/*#Ops*/, 3, 2, 5, 6,
39814 : // Src: (atomic_load_add:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i32:{ *:[i32] }:$value)<<P:Predicate_atomic_load_add_local>> - Complexity = 13
39815 : // Dst: (DS_ADD_RTN_U32_gfx9:{ *:[i32] } ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
39816 : /* 84239*/ /*Scope*/ 29, /*->84269*/
39817 : /* 84240*/ OPC_CaptureGlueInput,
39818 : /* 84241*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
39819 : /* 84242*/ OPC_RecordChild2, // #2 = $value
39820 : /* 84243*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_add_local_m0
39821 : /* 84245*/ OPC_CheckType, MVT::i64,
39822 : /* 84247*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39823 : /* 84249*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
39824 : /* 84252*/ OPC_EmitMergeInputChains1_0,
39825 : /* 84253*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
39826 : /* 84256*/ OPC_EmitInteger, MVT::i1, 0,
39827 : /* 84259*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_ADD_RTN_U64), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
39828 : MVT::i64, 4/*#Ops*/, 3, 2, 5, 6,
39829 : // Src: (atomic_load_add_glue:{ *:[i64] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i64:{ *:[i64] }:$value)<<P:Predicate_atomic_load_add_local_m0>> - Complexity = 13
39830 : // Dst: (DS_ADD_RTN_U64:{ *:[i64] } ?:{ *:[i32] }:$ptr, ?:{ *:[i64] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
39831 : /* 84269*/ /*Scope*/ 66|128,1/*194*/, /*->84465*/
39832 : /* 84271*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
39833 : /* 84272*/ OPC_RecordChild2, // #2 = $value
39834 : /* 84273*/ OPC_Scope, 26, /*->84301*/ // 4 children in Scope
39835 : /* 84275*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_add_local
39836 : /* 84277*/ OPC_CheckType, MVT::i64,
39837 : /* 84279*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39838 : /* 84281*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
39839 : /* 84284*/ OPC_EmitMergeInputChains1_0,
39840 : /* 84285*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
39841 : /* 84288*/ OPC_EmitInteger, MVT::i1, 0,
39842 : /* 84291*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_ADD_RTN_U64_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
39843 : MVT::i64, 4/*#Ops*/, 3, 2, 5, 6,
39844 : // Src: (atomic_load_add:{ *:[i64] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i64:{ *:[i64] }:$value)<<P:Predicate_atomic_load_add_local>> - Complexity = 13
39845 : // Dst: (DS_ADD_RTN_U64_gfx9:{ *:[i64] } ?:{ *:[i32] }:$ptr, ?:{ *:[i64] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
39846 : /* 84301*/ /*Scope*/ 40, /*->84342*/
39847 : /* 84302*/ OPC_CheckPredicate, 38, // Predicate_atomic_add_global
39848 : /* 84304*/ OPC_SwitchType /*2 cases */, 16, MVT::i32,// ->84323
39849 : /* 84307*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39850 : /* 84309*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
39851 : /* 84312*/ OPC_EmitMergeInputChains1_0,
39852 : /* 84313*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_ADD_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39853 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
39854 : // Src: (atomic_load_add:{ *:[i32] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$data)<<P:Predicate_atomic_add_global>> - Complexity = 7
39855 : // Dst: (GLOBAL_ATOMIC_ADD_RTN:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
39856 : /* 84323*/ /*SwitchType*/ 16, MVT::i64,// ->84341
39857 : /* 84325*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39858 : /* 84327*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
39859 : /* 84330*/ OPC_EmitMergeInputChains1_0,
39860 : /* 84331*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_ADD_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39861 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
39862 : // Src: (atomic_load_add:{ *:[i64] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$data)<<P:Predicate_atomic_add_global>> - Complexity = 7
39863 : // Dst: (GLOBAL_ATOMIC_ADD_X2_RTN:{ *:[i64] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i64] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
39864 : /* 84341*/ 0, // EndSwitchType
39865 : /* 84342*/ /*Scope*/ 40, /*->84383*/
39866 : /* 84343*/ OPC_CheckPredicate, 39, // Predicate_atomic_add_flat
39867 : /* 84345*/ OPC_SwitchType /*2 cases */, 16, MVT::i32,// ->84364
39868 : /* 84348*/ OPC_CheckPatternPredicate, 20, // (Subtarget->hasFlatAddressSpace()) && (true)
39869 : /* 84350*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
39870 : /* 84353*/ OPC_EmitMergeInputChains1_0,
39871 : /* 84354*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_ADD_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39872 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
39873 : // Src: (atomic_load_add:{ *:[i32] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata)<<P:Predicate_atomic_add_flat>> - Complexity = -3
39874 : // Dst: (FLAT_ATOMIC_ADD_RTN:{ *:[i32] } i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
39875 : /* 84364*/ /*SwitchType*/ 16, MVT::i64,// ->84382
39876 : /* 84366*/ OPC_CheckPatternPredicate, 20, // (Subtarget->hasFlatAddressSpace()) && (true)
39877 : /* 84368*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
39878 : /* 84371*/ OPC_EmitMergeInputChains1_0,
39879 : /* 84372*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_ADD_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39880 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
39881 : // Src: (atomic_load_add:{ *:[i64] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata)<<P:Predicate_atomic_add_flat>> - Complexity = -3
39882 : // Dst: (FLAT_ATOMIC_ADD_X2_RTN:{ *:[i64] } i64:{ *:[i64] }:$vaddr, i64:{ *:[i64] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
39883 : /* 84382*/ 0, // EndSwitchType
39884 : /* 84383*/ /*Scope*/ 80, /*->84464*/
39885 : /* 84384*/ OPC_CheckPredicate, 38, // Predicate_atomic_add_global
39886 : /* 84386*/ OPC_SwitchType /*2 cases */, 36, MVT::i32,// ->84425
39887 : /* 84389*/ OPC_Scope, 16, /*->84407*/ // 2 children in Scope
39888 : /* 84391*/ OPC_CheckPatternPredicate, 21, // (Subtarget->hasFlatGlobalInsts()) && (true)
39889 : /* 84393*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
39890 : /* 84396*/ OPC_EmitMergeInputChains1_0,
39891 : /* 84397*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_ADD_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39892 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
39893 : // Src: (atomic_load_add:{ *:[i32] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata)<<P:Predicate_atomic_add_global>> - Complexity = -3
39894 : // Dst: (GLOBAL_ATOMIC_ADD_RTN:{ *:[i32] } i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
39895 : /* 84407*/ /*Scope*/ 16, /*->84424*/
39896 : /* 84408*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39897 : /* 84410*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
39898 : /* 84413*/ OPC_EmitMergeInputChains1_0,
39899 : /* 84414*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_ADD_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39900 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
39901 : // Src: (atomic_load_add:{ *:[i32] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$data)<<P:Predicate_atomic_add_global>> - Complexity = -3
39902 : // Dst: (FLAT_ATOMIC_ADD_RTN:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
39903 : /* 84424*/ 0, /*End of Scope*/
39904 : /* 84425*/ /*SwitchType*/ 36, MVT::i64,// ->84463
39905 : /* 84427*/ OPC_Scope, 16, /*->84445*/ // 2 children in Scope
39906 : /* 84429*/ OPC_CheckPatternPredicate, 21, // (Subtarget->hasFlatGlobalInsts()) && (true)
39907 : /* 84431*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
39908 : /* 84434*/ OPC_EmitMergeInputChains1_0,
39909 : /* 84435*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_ADD_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39910 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
39911 : // Src: (atomic_load_add:{ *:[i64] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata)<<P:Predicate_atomic_add_global>> - Complexity = -3
39912 : // Dst: (GLOBAL_ATOMIC_ADD_X2_RTN:{ *:[i64] } i64:{ *:[i64] }:$vaddr, i64:{ *:[i64] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
39913 : /* 84445*/ /*Scope*/ 16, /*->84462*/
39914 : /* 84446*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39915 : /* 84448*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
39916 : /* 84451*/ OPC_EmitMergeInputChains1_0,
39917 : /* 84452*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_ADD_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39918 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
39919 : // Src: (atomic_load_add:{ *:[i64] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$data)<<P:Predicate_atomic_add_global>> - Complexity = -3
39920 : // Dst: (FLAT_ATOMIC_ADD_X2_RTN:{ *:[i64] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i64] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
39921 : /* 84462*/ 0, /*End of Scope*/
39922 : /* 84463*/ 0, // EndSwitchType
39923 : /* 84464*/ 0, /*End of Scope*/
39924 : /* 84465*/ 0, /*End of Scope*/
39925 : /* 84466*/ /*SwitchOpcode*/ 118|128,2/*374*/, TARGET_VAL(ISD::ATOMIC_LOAD_SUB),// ->84844
39926 : /* 84470*/ OPC_RecordMemRef,
39927 : /* 84471*/ OPC_RecordNode, // #0 = 'atomic_load_sub' chained node
39928 : /* 84472*/ OPC_Scope, 84, /*->84558*/ // 5 children in Scope
39929 : /* 84474*/ OPC_RecordChild1, // #1 = $MUBUFAddr64Atomic:srsrc:vaddr:soffset:offset:slc
39930 : /* 84475*/ OPC_RecordChild2, // #2 = $vdata_in
39931 : /* 84476*/ OPC_CheckPredicate, 38, // Predicate_atomic_sub_global
39932 : /* 84478*/ OPC_SwitchType /*2 cases */, 37, MVT::i32,// ->84518
39933 : /* 84481*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39934 : /* 84483*/ OPC_Scope, 16, /*->84501*/ // 2 children in Scope
39935 : /* 84485*/ OPC_CheckComplexPat, /*CP*/20, /*#*/1, // SelectMUBUFAddr64:$ #3 #4 #5 #6 #7
39936 : /* 84488*/ OPC_EmitMergeInputChains1_0,
39937 : /* 84489*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_SUB_ADDR64_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39938 : MVT::i32, 6/*#Ops*/, 2, 4, 3, 5, 6, 7,
39939 : // Src: (atomic_load_sub:{ *:[i32] } (MUBUFAddr64Atomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata_in)<<P:Predicate_atomic_sub_global>> - Complexity = 22
39940 : // Dst: (BUFFER_ATOMIC_SUB_ADDR64_RTN:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
39941 : /* 84501*/ /*Scope*/ 15, /*->84517*/
39942 : /* 84502*/ OPC_CheckComplexPat, /*CP*/21, /*#*/1, // SelectMUBUFOffset:$ #3 #4 #5 #6
39943 : /* 84505*/ OPC_EmitMergeInputChains1_0,
39944 : /* 84506*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_SUB_OFFSET_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39945 : MVT::i32, 5/*#Ops*/, 2, 3, 4, 5, 6,
39946 : // Src: (atomic_load_sub:{ *:[i32] } (MUBUFOffsetAtomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata_in)<<P:Predicate_atomic_sub_global>> - Complexity = 19
39947 : // Dst: (BUFFER_ATOMIC_SUB_OFFSET_RTN:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
39948 : /* 84517*/ 0, /*End of Scope*/
39949 : /* 84518*/ /*SwitchType*/ 37, MVT::i64,// ->84557
39950 : /* 84520*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39951 : /* 84522*/ OPC_Scope, 16, /*->84540*/ // 2 children in Scope
39952 : /* 84524*/ OPC_CheckComplexPat, /*CP*/20, /*#*/1, // SelectMUBUFAddr64:$ #3 #4 #5 #6 #7
39953 : /* 84527*/ OPC_EmitMergeInputChains1_0,
39954 : /* 84528*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_SUB_X2_ADDR64_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39955 : MVT::i64, 6/*#Ops*/, 2, 4, 3, 5, 6, 7,
39956 : // Src: (atomic_load_sub:{ *:[i64] } (MUBUFAddr64Atomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata_in)<<P:Predicate_atomic_sub_global>> - Complexity = 22
39957 : // Dst: (BUFFER_ATOMIC_SUB_X2_ADDR64_RTN:{ *:[i64] } i64:{ *:[i64] }:$vdata_in, i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
39958 : /* 84540*/ /*Scope*/ 15, /*->84556*/
39959 : /* 84541*/ OPC_CheckComplexPat, /*CP*/21, /*#*/1, // SelectMUBUFOffset:$ #3 #4 #5 #6
39960 : /* 84544*/ OPC_EmitMergeInputChains1_0,
39961 : /* 84545*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_SUB_X2_OFFSET_RTN), 0|OPFL_Chain|OPFL_MemRefs,
39962 : MVT::i64, 5/*#Ops*/, 2, 3, 4, 5, 6,
39963 : // Src: (atomic_load_sub:{ *:[i64] } (MUBUFOffsetAtomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata_in)<<P:Predicate_atomic_sub_global>> - Complexity = 19
39964 : // Dst: (BUFFER_ATOMIC_SUB_X2_OFFSET_RTN:{ *:[i64] } i64:{ *:[i64] }:$vdata_in, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
39965 : /* 84556*/ 0, /*End of Scope*/
39966 : /* 84557*/ 0, // EndSwitchType
39967 : /* 84558*/ /*Scope*/ 29, /*->84588*/
39968 : /* 84559*/ OPC_CaptureGlueInput,
39969 : /* 84560*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
39970 : /* 84561*/ OPC_RecordChild2, // #2 = $value
39971 : /* 84562*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_sub_local_m0
39972 : /* 84564*/ OPC_CheckType, MVT::i32,
39973 : /* 84566*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39974 : /* 84568*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
39975 : /* 84571*/ OPC_EmitMergeInputChains1_0,
39976 : /* 84572*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
39977 : /* 84575*/ OPC_EmitInteger, MVT::i1, 0,
39978 : /* 84578*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_SUB_RTN_U32), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
39979 : MVT::i32, 4/*#Ops*/, 3, 2, 5, 6,
39980 : // Src: (atomic_load_sub_glue:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i32:{ *:[i32] }:$value)<<P:Predicate_atomic_load_sub_local_m0>> - Complexity = 13
39981 : // Dst: (DS_SUB_RTN_U32:{ *:[i32] } ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
39982 : /* 84588*/ /*Scope*/ 28, /*->84617*/
39983 : /* 84589*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
39984 : /* 84590*/ OPC_RecordChild2, // #2 = $value
39985 : /* 84591*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_sub_local
39986 : /* 84593*/ OPC_CheckType, MVT::i32,
39987 : /* 84595*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
39988 : /* 84597*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
39989 : /* 84600*/ OPC_EmitMergeInputChains1_0,
39990 : /* 84601*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
39991 : /* 84604*/ OPC_EmitInteger, MVT::i1, 0,
39992 : /* 84607*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_SUB_RTN_U32_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
39993 : MVT::i32, 4/*#Ops*/, 3, 2, 5, 6,
39994 : // Src: (atomic_load_sub:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i32:{ *:[i32] }:$value)<<P:Predicate_atomic_load_sub_local>> - Complexity = 13
39995 : // Dst: (DS_SUB_RTN_U32_gfx9:{ *:[i32] } ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
39996 : /* 84617*/ /*Scope*/ 29, /*->84647*/
39997 : /* 84618*/ OPC_CaptureGlueInput,
39998 : /* 84619*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
39999 : /* 84620*/ OPC_RecordChild2, // #2 = $value
40000 : /* 84621*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_sub_local_m0
40001 : /* 84623*/ OPC_CheckType, MVT::i64,
40002 : /* 84625*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40003 : /* 84627*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
40004 : /* 84630*/ OPC_EmitMergeInputChains1_0,
40005 : /* 84631*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
40006 : /* 84634*/ OPC_EmitInteger, MVT::i1, 0,
40007 : /* 84637*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_SUB_RTN_U64), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
40008 : MVT::i64, 4/*#Ops*/, 3, 2, 5, 6,
40009 : // Src: (atomic_load_sub_glue:{ *:[i64] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i64:{ *:[i64] }:$value)<<P:Predicate_atomic_load_sub_local_m0>> - Complexity = 13
40010 : // Dst: (DS_SUB_RTN_U64:{ *:[i64] } ?:{ *:[i32] }:$ptr, ?:{ *:[i64] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
40011 : /* 84647*/ /*Scope*/ 66|128,1/*194*/, /*->84843*/
40012 : /* 84649*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
40013 : /* 84650*/ OPC_RecordChild2, // #2 = $value
40014 : /* 84651*/ OPC_Scope, 26, /*->84679*/ // 4 children in Scope
40015 : /* 84653*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_sub_local
40016 : /* 84655*/ OPC_CheckType, MVT::i64,
40017 : /* 84657*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40018 : /* 84659*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
40019 : /* 84662*/ OPC_EmitMergeInputChains1_0,
40020 : /* 84663*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
40021 : /* 84666*/ OPC_EmitInteger, MVT::i1, 0,
40022 : /* 84669*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_SUB_RTN_U64_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
40023 : MVT::i64, 4/*#Ops*/, 3, 2, 5, 6,
40024 : // Src: (atomic_load_sub:{ *:[i64] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i64:{ *:[i64] }:$value)<<P:Predicate_atomic_load_sub_local>> - Complexity = 13
40025 : // Dst: (DS_SUB_RTN_U64_gfx9:{ *:[i64] } ?:{ *:[i32] }:$ptr, ?:{ *:[i64] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
40026 : /* 84679*/ /*Scope*/ 40, /*->84720*/
40027 : /* 84680*/ OPC_CheckPredicate, 38, // Predicate_atomic_sub_global
40028 : /* 84682*/ OPC_SwitchType /*2 cases */, 16, MVT::i32,// ->84701
40029 : /* 84685*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40030 : /* 84687*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
40031 : /* 84690*/ OPC_EmitMergeInputChains1_0,
40032 : /* 84691*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_SUB_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40033 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
40034 : // Src: (atomic_load_sub:{ *:[i32] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$data)<<P:Predicate_atomic_sub_global>> - Complexity = 7
40035 : // Dst: (GLOBAL_ATOMIC_SUB_RTN:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
40036 : /* 84701*/ /*SwitchType*/ 16, MVT::i64,// ->84719
40037 : /* 84703*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40038 : /* 84705*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
40039 : /* 84708*/ OPC_EmitMergeInputChains1_0,
40040 : /* 84709*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_SUB_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40041 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
40042 : // Src: (atomic_load_sub:{ *:[i64] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$data)<<P:Predicate_atomic_sub_global>> - Complexity = 7
40043 : // Dst: (GLOBAL_ATOMIC_SUB_X2_RTN:{ *:[i64] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i64] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
40044 : /* 84719*/ 0, // EndSwitchType
40045 : /* 84720*/ /*Scope*/ 40, /*->84761*/
40046 : /* 84721*/ OPC_CheckPredicate, 39, // Predicate_atomic_sub_flat
40047 : /* 84723*/ OPC_SwitchType /*2 cases */, 16, MVT::i32,// ->84742
40048 : /* 84726*/ OPC_CheckPatternPredicate, 20, // (Subtarget->hasFlatAddressSpace()) && (true)
40049 : /* 84728*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
40050 : /* 84731*/ OPC_EmitMergeInputChains1_0,
40051 : /* 84732*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_SUB_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40052 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
40053 : // Src: (atomic_load_sub:{ *:[i32] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata)<<P:Predicate_atomic_sub_flat>> - Complexity = -3
40054 : // Dst: (FLAT_ATOMIC_SUB_RTN:{ *:[i32] } i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40055 : /* 84742*/ /*SwitchType*/ 16, MVT::i64,// ->84760
40056 : /* 84744*/ OPC_CheckPatternPredicate, 20, // (Subtarget->hasFlatAddressSpace()) && (true)
40057 : /* 84746*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
40058 : /* 84749*/ OPC_EmitMergeInputChains1_0,
40059 : /* 84750*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_SUB_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40060 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
40061 : // Src: (atomic_load_sub:{ *:[i64] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata)<<P:Predicate_atomic_sub_flat>> - Complexity = -3
40062 : // Dst: (FLAT_ATOMIC_SUB_X2_RTN:{ *:[i64] } i64:{ *:[i64] }:$vaddr, i64:{ *:[i64] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40063 : /* 84760*/ 0, // EndSwitchType
40064 : /* 84761*/ /*Scope*/ 80, /*->84842*/
40065 : /* 84762*/ OPC_CheckPredicate, 38, // Predicate_atomic_sub_global
40066 : /* 84764*/ OPC_SwitchType /*2 cases */, 36, MVT::i32,// ->84803
40067 : /* 84767*/ OPC_Scope, 16, /*->84785*/ // 2 children in Scope
40068 : /* 84769*/ OPC_CheckPatternPredicate, 21, // (Subtarget->hasFlatGlobalInsts()) && (true)
40069 : /* 84771*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
40070 : /* 84774*/ OPC_EmitMergeInputChains1_0,
40071 : /* 84775*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_SUB_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40072 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
40073 : // Src: (atomic_load_sub:{ *:[i32] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata)<<P:Predicate_atomic_sub_global>> - Complexity = -3
40074 : // Dst: (GLOBAL_ATOMIC_SUB_RTN:{ *:[i32] } i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40075 : /* 84785*/ /*Scope*/ 16, /*->84802*/
40076 : /* 84786*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40077 : /* 84788*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
40078 : /* 84791*/ OPC_EmitMergeInputChains1_0,
40079 : /* 84792*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_SUB_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40080 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
40081 : // Src: (atomic_load_sub:{ *:[i32] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$data)<<P:Predicate_atomic_sub_global>> - Complexity = -3
40082 : // Dst: (FLAT_ATOMIC_SUB_RTN:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
40083 : /* 84802*/ 0, /*End of Scope*/
40084 : /* 84803*/ /*SwitchType*/ 36, MVT::i64,// ->84841
40085 : /* 84805*/ OPC_Scope, 16, /*->84823*/ // 2 children in Scope
40086 : /* 84807*/ OPC_CheckPatternPredicate, 21, // (Subtarget->hasFlatGlobalInsts()) && (true)
40087 : /* 84809*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
40088 : /* 84812*/ OPC_EmitMergeInputChains1_0,
40089 : /* 84813*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_SUB_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40090 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
40091 : // Src: (atomic_load_sub:{ *:[i64] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata)<<P:Predicate_atomic_sub_global>> - Complexity = -3
40092 : // Dst: (GLOBAL_ATOMIC_SUB_X2_RTN:{ *:[i64] } i64:{ *:[i64] }:$vaddr, i64:{ *:[i64] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40093 : /* 84823*/ /*Scope*/ 16, /*->84840*/
40094 : /* 84824*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40095 : /* 84826*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
40096 : /* 84829*/ OPC_EmitMergeInputChains1_0,
40097 : /* 84830*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_SUB_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40098 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
40099 : // Src: (atomic_load_sub:{ *:[i64] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$data)<<P:Predicate_atomic_sub_global>> - Complexity = -3
40100 : // Dst: (FLAT_ATOMIC_SUB_X2_RTN:{ *:[i64] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i64] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
40101 : /* 84840*/ 0, /*End of Scope*/
40102 : /* 84841*/ 0, // EndSwitchType
40103 : /* 84842*/ 0, /*End of Scope*/
40104 : /* 84843*/ 0, /*End of Scope*/
40105 : /* 84844*/ /*SwitchOpcode*/ 118|128,2/*374*/, TARGET_VAL(ISD::ATOMIC_LOAD_MIN),// ->85222
40106 : /* 84848*/ OPC_RecordMemRef,
40107 : /* 84849*/ OPC_RecordNode, // #0 = 'atomic_load_min' chained node
40108 : /* 84850*/ OPC_Scope, 84, /*->84936*/ // 5 children in Scope
40109 : /* 84852*/ OPC_RecordChild1, // #1 = $MUBUFAddr64Atomic:srsrc:vaddr:soffset:offset:slc
40110 : /* 84853*/ OPC_RecordChild2, // #2 = $vdata_in
40111 : /* 84854*/ OPC_CheckPredicate, 38, // Predicate_atomic_min_global
40112 : /* 84856*/ OPC_SwitchType /*2 cases */, 37, MVT::i32,// ->84896
40113 : /* 84859*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40114 : /* 84861*/ OPC_Scope, 16, /*->84879*/ // 2 children in Scope
40115 : /* 84863*/ OPC_CheckComplexPat, /*CP*/20, /*#*/1, // SelectMUBUFAddr64:$ #3 #4 #5 #6 #7
40116 : /* 84866*/ OPC_EmitMergeInputChains1_0,
40117 : /* 84867*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_SMIN_ADDR64_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40118 : MVT::i32, 6/*#Ops*/, 2, 4, 3, 5, 6, 7,
40119 : // Src: (atomic_load_min:{ *:[i32] } (MUBUFAddr64Atomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata_in)<<P:Predicate_atomic_min_global>> - Complexity = 22
40120 : // Dst: (BUFFER_ATOMIC_SMIN_ADDR64_RTN:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40121 : /* 84879*/ /*Scope*/ 15, /*->84895*/
40122 : /* 84880*/ OPC_CheckComplexPat, /*CP*/21, /*#*/1, // SelectMUBUFOffset:$ #3 #4 #5 #6
40123 : /* 84883*/ OPC_EmitMergeInputChains1_0,
40124 : /* 84884*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_SMIN_OFFSET_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40125 : MVT::i32, 5/*#Ops*/, 2, 3, 4, 5, 6,
40126 : // Src: (atomic_load_min:{ *:[i32] } (MUBUFOffsetAtomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata_in)<<P:Predicate_atomic_min_global>> - Complexity = 19
40127 : // Dst: (BUFFER_ATOMIC_SMIN_OFFSET_RTN:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40128 : /* 84895*/ 0, /*End of Scope*/
40129 : /* 84896*/ /*SwitchType*/ 37, MVT::i64,// ->84935
40130 : /* 84898*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40131 : /* 84900*/ OPC_Scope, 16, /*->84918*/ // 2 children in Scope
40132 : /* 84902*/ OPC_CheckComplexPat, /*CP*/20, /*#*/1, // SelectMUBUFAddr64:$ #3 #4 #5 #6 #7
40133 : /* 84905*/ OPC_EmitMergeInputChains1_0,
40134 : /* 84906*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_SMIN_X2_ADDR64_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40135 : MVT::i64, 6/*#Ops*/, 2, 4, 3, 5, 6, 7,
40136 : // Src: (atomic_load_min:{ *:[i64] } (MUBUFAddr64Atomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata_in)<<P:Predicate_atomic_min_global>> - Complexity = 22
40137 : // Dst: (BUFFER_ATOMIC_SMIN_X2_ADDR64_RTN:{ *:[i64] } i64:{ *:[i64] }:$vdata_in, i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40138 : /* 84918*/ /*Scope*/ 15, /*->84934*/
40139 : /* 84919*/ OPC_CheckComplexPat, /*CP*/21, /*#*/1, // SelectMUBUFOffset:$ #3 #4 #5 #6
40140 : /* 84922*/ OPC_EmitMergeInputChains1_0,
40141 : /* 84923*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_SMIN_X2_OFFSET_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40142 : MVT::i64, 5/*#Ops*/, 2, 3, 4, 5, 6,
40143 : // Src: (atomic_load_min:{ *:[i64] } (MUBUFOffsetAtomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata_in)<<P:Predicate_atomic_min_global>> - Complexity = 19
40144 : // Dst: (BUFFER_ATOMIC_SMIN_X2_OFFSET_RTN:{ *:[i64] } i64:{ *:[i64] }:$vdata_in, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40145 : /* 84934*/ 0, /*End of Scope*/
40146 : /* 84935*/ 0, // EndSwitchType
40147 : /* 84936*/ /*Scope*/ 29, /*->84966*/
40148 : /* 84937*/ OPC_CaptureGlueInput,
40149 : /* 84938*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
40150 : /* 84939*/ OPC_RecordChild2, // #2 = $value
40151 : /* 84940*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_min_local_m0
40152 : /* 84942*/ OPC_CheckType, MVT::i32,
40153 : /* 84944*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40154 : /* 84946*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
40155 : /* 84949*/ OPC_EmitMergeInputChains1_0,
40156 : /* 84950*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
40157 : /* 84953*/ OPC_EmitInteger, MVT::i1, 0,
40158 : /* 84956*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_MIN_RTN_I32), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
40159 : MVT::i32, 4/*#Ops*/, 3, 2, 5, 6,
40160 : // Src: (atomic_load_min_glue:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i32:{ *:[i32] }:$value)<<P:Predicate_atomic_load_min_local_m0>> - Complexity = 13
40161 : // Dst: (DS_MIN_RTN_I32:{ *:[i32] } ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
40162 : /* 84966*/ /*Scope*/ 28, /*->84995*/
40163 : /* 84967*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
40164 : /* 84968*/ OPC_RecordChild2, // #2 = $value
40165 : /* 84969*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_min_local
40166 : /* 84971*/ OPC_CheckType, MVT::i32,
40167 : /* 84973*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40168 : /* 84975*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
40169 : /* 84978*/ OPC_EmitMergeInputChains1_0,
40170 : /* 84979*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
40171 : /* 84982*/ OPC_EmitInteger, MVT::i1, 0,
40172 : /* 84985*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_MIN_RTN_I32_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
40173 : MVT::i32, 4/*#Ops*/, 3, 2, 5, 6,
40174 : // Src: (atomic_load_min:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i32:{ *:[i32] }:$value)<<P:Predicate_atomic_load_min_local>> - Complexity = 13
40175 : // Dst: (DS_MIN_RTN_I32_gfx9:{ *:[i32] } ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
40176 : /* 84995*/ /*Scope*/ 29, /*->85025*/
40177 : /* 84996*/ OPC_CaptureGlueInput,
40178 : /* 84997*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
40179 : /* 84998*/ OPC_RecordChild2, // #2 = $value
40180 : /* 84999*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_min_local_m0
40181 : /* 85001*/ OPC_CheckType, MVT::i64,
40182 : /* 85003*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40183 : /* 85005*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
40184 : /* 85008*/ OPC_EmitMergeInputChains1_0,
40185 : /* 85009*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
40186 : /* 85012*/ OPC_EmitInteger, MVT::i1, 0,
40187 : /* 85015*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_MIN_RTN_I64), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
40188 : MVT::i64, 4/*#Ops*/, 3, 2, 5, 6,
40189 : // Src: (atomic_load_min_glue:{ *:[i64] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i64:{ *:[i64] }:$value)<<P:Predicate_atomic_load_min_local_m0>> - Complexity = 13
40190 : // Dst: (DS_MIN_RTN_I64:{ *:[i64] } ?:{ *:[i32] }:$ptr, ?:{ *:[i64] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
40191 : /* 85025*/ /*Scope*/ 66|128,1/*194*/, /*->85221*/
40192 : /* 85027*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
40193 : /* 85028*/ OPC_RecordChild2, // #2 = $value
40194 : /* 85029*/ OPC_Scope, 26, /*->85057*/ // 4 children in Scope
40195 : /* 85031*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_min_local
40196 : /* 85033*/ OPC_CheckType, MVT::i64,
40197 : /* 85035*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40198 : /* 85037*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
40199 : /* 85040*/ OPC_EmitMergeInputChains1_0,
40200 : /* 85041*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
40201 : /* 85044*/ OPC_EmitInteger, MVT::i1, 0,
40202 : /* 85047*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_MIN_RTN_I64_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
40203 : MVT::i64, 4/*#Ops*/, 3, 2, 5, 6,
40204 : // Src: (atomic_load_min:{ *:[i64] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i64:{ *:[i64] }:$value)<<P:Predicate_atomic_load_min_local>> - Complexity = 13
40205 : // Dst: (DS_MIN_RTN_I64_gfx9:{ *:[i64] } ?:{ *:[i32] }:$ptr, ?:{ *:[i64] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
40206 : /* 85057*/ /*Scope*/ 40, /*->85098*/
40207 : /* 85058*/ OPC_CheckPredicate, 38, // Predicate_atomic_min_global
40208 : /* 85060*/ OPC_SwitchType /*2 cases */, 16, MVT::i32,// ->85079
40209 : /* 85063*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40210 : /* 85065*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
40211 : /* 85068*/ OPC_EmitMergeInputChains1_0,
40212 : /* 85069*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_SMIN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40213 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
40214 : // Src: (atomic_load_min:{ *:[i32] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$data)<<P:Predicate_atomic_min_global>> - Complexity = 7
40215 : // Dst: (GLOBAL_ATOMIC_SMIN_RTN:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
40216 : /* 85079*/ /*SwitchType*/ 16, MVT::i64,// ->85097
40217 : /* 85081*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40218 : /* 85083*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
40219 : /* 85086*/ OPC_EmitMergeInputChains1_0,
40220 : /* 85087*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_SMIN_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40221 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
40222 : // Src: (atomic_load_min:{ *:[i64] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$data)<<P:Predicate_atomic_min_global>> - Complexity = 7
40223 : // Dst: (GLOBAL_ATOMIC_SMIN_X2_RTN:{ *:[i64] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i64] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
40224 : /* 85097*/ 0, // EndSwitchType
40225 : /* 85098*/ /*Scope*/ 40, /*->85139*/
40226 : /* 85099*/ OPC_CheckPredicate, 39, // Predicate_atomic_min_flat
40227 : /* 85101*/ OPC_SwitchType /*2 cases */, 16, MVT::i32,// ->85120
40228 : /* 85104*/ OPC_CheckPatternPredicate, 20, // (Subtarget->hasFlatAddressSpace()) && (true)
40229 : /* 85106*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
40230 : /* 85109*/ OPC_EmitMergeInputChains1_0,
40231 : /* 85110*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_SMIN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40232 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
40233 : // Src: (atomic_load_min:{ *:[i32] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata)<<P:Predicate_atomic_min_flat>> - Complexity = -3
40234 : // Dst: (FLAT_ATOMIC_SMIN_RTN:{ *:[i32] } i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40235 : /* 85120*/ /*SwitchType*/ 16, MVT::i64,// ->85138
40236 : /* 85122*/ OPC_CheckPatternPredicate, 20, // (Subtarget->hasFlatAddressSpace()) && (true)
40237 : /* 85124*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
40238 : /* 85127*/ OPC_EmitMergeInputChains1_0,
40239 : /* 85128*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_SMIN_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40240 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
40241 : // Src: (atomic_load_min:{ *:[i64] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata)<<P:Predicate_atomic_min_flat>> - Complexity = -3
40242 : // Dst: (FLAT_ATOMIC_SMIN_X2_RTN:{ *:[i64] } i64:{ *:[i64] }:$vaddr, i64:{ *:[i64] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40243 : /* 85138*/ 0, // EndSwitchType
40244 : /* 85139*/ /*Scope*/ 80, /*->85220*/
40245 : /* 85140*/ OPC_CheckPredicate, 38, // Predicate_atomic_min_global
40246 : /* 85142*/ OPC_SwitchType /*2 cases */, 36, MVT::i32,// ->85181
40247 : /* 85145*/ OPC_Scope, 16, /*->85163*/ // 2 children in Scope
40248 : /* 85147*/ OPC_CheckPatternPredicate, 21, // (Subtarget->hasFlatGlobalInsts()) && (true)
40249 : /* 85149*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
40250 : /* 85152*/ OPC_EmitMergeInputChains1_0,
40251 : /* 85153*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_SMIN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40252 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
40253 : // Src: (atomic_load_min:{ *:[i32] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata)<<P:Predicate_atomic_min_global>> - Complexity = -3
40254 : // Dst: (GLOBAL_ATOMIC_SMIN_RTN:{ *:[i32] } i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40255 : /* 85163*/ /*Scope*/ 16, /*->85180*/
40256 : /* 85164*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40257 : /* 85166*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
40258 : /* 85169*/ OPC_EmitMergeInputChains1_0,
40259 : /* 85170*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_SMIN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40260 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
40261 : // Src: (atomic_load_min:{ *:[i32] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$data)<<P:Predicate_atomic_min_global>> - Complexity = -3
40262 : // Dst: (FLAT_ATOMIC_SMIN_RTN:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
40263 : /* 85180*/ 0, /*End of Scope*/
40264 : /* 85181*/ /*SwitchType*/ 36, MVT::i64,// ->85219
40265 : /* 85183*/ OPC_Scope, 16, /*->85201*/ // 2 children in Scope
40266 : /* 85185*/ OPC_CheckPatternPredicate, 21, // (Subtarget->hasFlatGlobalInsts()) && (true)
40267 : /* 85187*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
40268 : /* 85190*/ OPC_EmitMergeInputChains1_0,
40269 : /* 85191*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_SMIN_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40270 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
40271 : // Src: (atomic_load_min:{ *:[i64] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata)<<P:Predicate_atomic_min_global>> - Complexity = -3
40272 : // Dst: (GLOBAL_ATOMIC_SMIN_X2_RTN:{ *:[i64] } i64:{ *:[i64] }:$vaddr, i64:{ *:[i64] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40273 : /* 85201*/ /*Scope*/ 16, /*->85218*/
40274 : /* 85202*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40275 : /* 85204*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
40276 : /* 85207*/ OPC_EmitMergeInputChains1_0,
40277 : /* 85208*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_SMIN_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40278 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
40279 : // Src: (atomic_load_min:{ *:[i64] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$data)<<P:Predicate_atomic_min_global>> - Complexity = -3
40280 : // Dst: (FLAT_ATOMIC_SMIN_X2_RTN:{ *:[i64] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i64] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
40281 : /* 85218*/ 0, /*End of Scope*/
40282 : /* 85219*/ 0, // EndSwitchType
40283 : /* 85220*/ 0, /*End of Scope*/
40284 : /* 85221*/ 0, /*End of Scope*/
40285 : /* 85222*/ /*SwitchOpcode*/ 118|128,2/*374*/, TARGET_VAL(ISD::ATOMIC_LOAD_UMIN),// ->85600
40286 : /* 85226*/ OPC_RecordMemRef,
40287 : /* 85227*/ OPC_RecordNode, // #0 = 'atomic_load_umin' chained node
40288 : /* 85228*/ OPC_Scope, 84, /*->85314*/ // 5 children in Scope
40289 : /* 85230*/ OPC_RecordChild1, // #1 = $MUBUFAddr64Atomic:srsrc:vaddr:soffset:offset:slc
40290 : /* 85231*/ OPC_RecordChild2, // #2 = $vdata_in
40291 : /* 85232*/ OPC_CheckPredicate, 38, // Predicate_atomic_umin_global
40292 : /* 85234*/ OPC_SwitchType /*2 cases */, 37, MVT::i32,// ->85274
40293 : /* 85237*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40294 : /* 85239*/ OPC_Scope, 16, /*->85257*/ // 2 children in Scope
40295 : /* 85241*/ OPC_CheckComplexPat, /*CP*/20, /*#*/1, // SelectMUBUFAddr64:$ #3 #4 #5 #6 #7
40296 : /* 85244*/ OPC_EmitMergeInputChains1_0,
40297 : /* 85245*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_UMIN_ADDR64_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40298 : MVT::i32, 6/*#Ops*/, 2, 4, 3, 5, 6, 7,
40299 : // Src: (atomic_load_umin:{ *:[i32] } (MUBUFAddr64Atomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata_in)<<P:Predicate_atomic_umin_global>> - Complexity = 22
40300 : // Dst: (BUFFER_ATOMIC_UMIN_ADDR64_RTN:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40301 : /* 85257*/ /*Scope*/ 15, /*->85273*/
40302 : /* 85258*/ OPC_CheckComplexPat, /*CP*/21, /*#*/1, // SelectMUBUFOffset:$ #3 #4 #5 #6
40303 : /* 85261*/ OPC_EmitMergeInputChains1_0,
40304 : /* 85262*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_UMIN_OFFSET_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40305 : MVT::i32, 5/*#Ops*/, 2, 3, 4, 5, 6,
40306 : // Src: (atomic_load_umin:{ *:[i32] } (MUBUFOffsetAtomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata_in)<<P:Predicate_atomic_umin_global>> - Complexity = 19
40307 : // Dst: (BUFFER_ATOMIC_UMIN_OFFSET_RTN:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40308 : /* 85273*/ 0, /*End of Scope*/
40309 : /* 85274*/ /*SwitchType*/ 37, MVT::i64,// ->85313
40310 : /* 85276*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40311 : /* 85278*/ OPC_Scope, 16, /*->85296*/ // 2 children in Scope
40312 : /* 85280*/ OPC_CheckComplexPat, /*CP*/20, /*#*/1, // SelectMUBUFAddr64:$ #3 #4 #5 #6 #7
40313 : /* 85283*/ OPC_EmitMergeInputChains1_0,
40314 : /* 85284*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_UMIN_X2_ADDR64_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40315 : MVT::i64, 6/*#Ops*/, 2, 4, 3, 5, 6, 7,
40316 : // Src: (atomic_load_umin:{ *:[i64] } (MUBUFAddr64Atomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata_in)<<P:Predicate_atomic_umin_global>> - Complexity = 22
40317 : // Dst: (BUFFER_ATOMIC_UMIN_X2_ADDR64_RTN:{ *:[i64] } i64:{ *:[i64] }:$vdata_in, i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40318 : /* 85296*/ /*Scope*/ 15, /*->85312*/
40319 : /* 85297*/ OPC_CheckComplexPat, /*CP*/21, /*#*/1, // SelectMUBUFOffset:$ #3 #4 #5 #6
40320 : /* 85300*/ OPC_EmitMergeInputChains1_0,
40321 : /* 85301*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_UMIN_X2_OFFSET_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40322 : MVT::i64, 5/*#Ops*/, 2, 3, 4, 5, 6,
40323 : // Src: (atomic_load_umin:{ *:[i64] } (MUBUFOffsetAtomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata_in)<<P:Predicate_atomic_umin_global>> - Complexity = 19
40324 : // Dst: (BUFFER_ATOMIC_UMIN_X2_OFFSET_RTN:{ *:[i64] } i64:{ *:[i64] }:$vdata_in, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40325 : /* 85312*/ 0, /*End of Scope*/
40326 : /* 85313*/ 0, // EndSwitchType
40327 : /* 85314*/ /*Scope*/ 29, /*->85344*/
40328 : /* 85315*/ OPC_CaptureGlueInput,
40329 : /* 85316*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
40330 : /* 85317*/ OPC_RecordChild2, // #2 = $value
40331 : /* 85318*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_umin_local_m0
40332 : /* 85320*/ OPC_CheckType, MVT::i32,
40333 : /* 85322*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40334 : /* 85324*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
40335 : /* 85327*/ OPC_EmitMergeInputChains1_0,
40336 : /* 85328*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
40337 : /* 85331*/ OPC_EmitInteger, MVT::i1, 0,
40338 : /* 85334*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_MIN_RTN_U32), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
40339 : MVT::i32, 4/*#Ops*/, 3, 2, 5, 6,
40340 : // Src: (atomic_load_umin_glue:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i32:{ *:[i32] }:$value)<<P:Predicate_atomic_load_umin_local_m0>> - Complexity = 13
40341 : // Dst: (DS_MIN_RTN_U32:{ *:[i32] } ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
40342 : /* 85344*/ /*Scope*/ 28, /*->85373*/
40343 : /* 85345*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
40344 : /* 85346*/ OPC_RecordChild2, // #2 = $value
40345 : /* 85347*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_umin_local
40346 : /* 85349*/ OPC_CheckType, MVT::i32,
40347 : /* 85351*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40348 : /* 85353*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
40349 : /* 85356*/ OPC_EmitMergeInputChains1_0,
40350 : /* 85357*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
40351 : /* 85360*/ OPC_EmitInteger, MVT::i1, 0,
40352 : /* 85363*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_MIN_RTN_U32_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
40353 : MVT::i32, 4/*#Ops*/, 3, 2, 5, 6,
40354 : // Src: (atomic_load_umin:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i32:{ *:[i32] }:$value)<<P:Predicate_atomic_load_umin_local>> - Complexity = 13
40355 : // Dst: (DS_MIN_RTN_U32_gfx9:{ *:[i32] } ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
40356 : /* 85373*/ /*Scope*/ 29, /*->85403*/
40357 : /* 85374*/ OPC_CaptureGlueInput,
40358 : /* 85375*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
40359 : /* 85376*/ OPC_RecordChild2, // #2 = $value
40360 : /* 85377*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_umin_local_m0
40361 : /* 85379*/ OPC_CheckType, MVT::i64,
40362 : /* 85381*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40363 : /* 85383*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
40364 : /* 85386*/ OPC_EmitMergeInputChains1_0,
40365 : /* 85387*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
40366 : /* 85390*/ OPC_EmitInteger, MVT::i1, 0,
40367 : /* 85393*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_MIN_RTN_U64), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
40368 : MVT::i64, 4/*#Ops*/, 3, 2, 5, 6,
40369 : // Src: (atomic_load_umin_glue:{ *:[i64] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i64:{ *:[i64] }:$value)<<P:Predicate_atomic_load_umin_local_m0>> - Complexity = 13
40370 : // Dst: (DS_MIN_RTN_U64:{ *:[i64] } ?:{ *:[i32] }:$ptr, ?:{ *:[i64] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
40371 : /* 85403*/ /*Scope*/ 66|128,1/*194*/, /*->85599*/
40372 : /* 85405*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
40373 : /* 85406*/ OPC_RecordChild2, // #2 = $value
40374 : /* 85407*/ OPC_Scope, 26, /*->85435*/ // 4 children in Scope
40375 : /* 85409*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_umin_local
40376 : /* 85411*/ OPC_CheckType, MVT::i64,
40377 : /* 85413*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40378 : /* 85415*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
40379 : /* 85418*/ OPC_EmitMergeInputChains1_0,
40380 : /* 85419*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
40381 : /* 85422*/ OPC_EmitInteger, MVT::i1, 0,
40382 : /* 85425*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_MIN_RTN_U64_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
40383 : MVT::i64, 4/*#Ops*/, 3, 2, 5, 6,
40384 : // Src: (atomic_load_umin:{ *:[i64] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i64:{ *:[i64] }:$value)<<P:Predicate_atomic_load_umin_local>> - Complexity = 13
40385 : // Dst: (DS_MIN_RTN_U64_gfx9:{ *:[i64] } ?:{ *:[i32] }:$ptr, ?:{ *:[i64] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
40386 : /* 85435*/ /*Scope*/ 40, /*->85476*/
40387 : /* 85436*/ OPC_CheckPredicate, 38, // Predicate_atomic_umin_global
40388 : /* 85438*/ OPC_SwitchType /*2 cases */, 16, MVT::i32,// ->85457
40389 : /* 85441*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40390 : /* 85443*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
40391 : /* 85446*/ OPC_EmitMergeInputChains1_0,
40392 : /* 85447*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_UMIN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40393 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
40394 : // Src: (atomic_load_umin:{ *:[i32] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$data)<<P:Predicate_atomic_umin_global>> - Complexity = 7
40395 : // Dst: (GLOBAL_ATOMIC_UMIN_RTN:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
40396 : /* 85457*/ /*SwitchType*/ 16, MVT::i64,// ->85475
40397 : /* 85459*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40398 : /* 85461*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
40399 : /* 85464*/ OPC_EmitMergeInputChains1_0,
40400 : /* 85465*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_UMIN_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40401 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
40402 : // Src: (atomic_load_umin:{ *:[i64] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$data)<<P:Predicate_atomic_umin_global>> - Complexity = 7
40403 : // Dst: (GLOBAL_ATOMIC_UMIN_X2_RTN:{ *:[i64] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i64] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
40404 : /* 85475*/ 0, // EndSwitchType
40405 : /* 85476*/ /*Scope*/ 40, /*->85517*/
40406 : /* 85477*/ OPC_CheckPredicate, 39, // Predicate_atomic_umin_flat
40407 : /* 85479*/ OPC_SwitchType /*2 cases */, 16, MVT::i32,// ->85498
40408 : /* 85482*/ OPC_CheckPatternPredicate, 20, // (Subtarget->hasFlatAddressSpace()) && (true)
40409 : /* 85484*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
40410 : /* 85487*/ OPC_EmitMergeInputChains1_0,
40411 : /* 85488*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_UMIN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40412 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
40413 : // Src: (atomic_load_umin:{ *:[i32] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata)<<P:Predicate_atomic_umin_flat>> - Complexity = -3
40414 : // Dst: (FLAT_ATOMIC_UMIN_RTN:{ *:[i32] } i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40415 : /* 85498*/ /*SwitchType*/ 16, MVT::i64,// ->85516
40416 : /* 85500*/ OPC_CheckPatternPredicate, 20, // (Subtarget->hasFlatAddressSpace()) && (true)
40417 : /* 85502*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
40418 : /* 85505*/ OPC_EmitMergeInputChains1_0,
40419 : /* 85506*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_UMIN_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40420 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
40421 : // Src: (atomic_load_umin:{ *:[i64] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata)<<P:Predicate_atomic_umin_flat>> - Complexity = -3
40422 : // Dst: (FLAT_ATOMIC_UMIN_X2_RTN:{ *:[i64] } i64:{ *:[i64] }:$vaddr, i64:{ *:[i64] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40423 : /* 85516*/ 0, // EndSwitchType
40424 : /* 85517*/ /*Scope*/ 80, /*->85598*/
40425 : /* 85518*/ OPC_CheckPredicate, 38, // Predicate_atomic_umin_global
40426 : /* 85520*/ OPC_SwitchType /*2 cases */, 36, MVT::i32,// ->85559
40427 : /* 85523*/ OPC_Scope, 16, /*->85541*/ // 2 children in Scope
40428 : /* 85525*/ OPC_CheckPatternPredicate, 21, // (Subtarget->hasFlatGlobalInsts()) && (true)
40429 : /* 85527*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
40430 : /* 85530*/ OPC_EmitMergeInputChains1_0,
40431 : /* 85531*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_UMIN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40432 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
40433 : // Src: (atomic_load_umin:{ *:[i32] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata)<<P:Predicate_atomic_umin_global>> - Complexity = -3
40434 : // Dst: (GLOBAL_ATOMIC_UMIN_RTN:{ *:[i32] } i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40435 : /* 85541*/ /*Scope*/ 16, /*->85558*/
40436 : /* 85542*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40437 : /* 85544*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
40438 : /* 85547*/ OPC_EmitMergeInputChains1_0,
40439 : /* 85548*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_UMIN_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40440 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
40441 : // Src: (atomic_load_umin:{ *:[i32] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$data)<<P:Predicate_atomic_umin_global>> - Complexity = -3
40442 : // Dst: (FLAT_ATOMIC_UMIN_RTN:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
40443 : /* 85558*/ 0, /*End of Scope*/
40444 : /* 85559*/ /*SwitchType*/ 36, MVT::i64,// ->85597
40445 : /* 85561*/ OPC_Scope, 16, /*->85579*/ // 2 children in Scope
40446 : /* 85563*/ OPC_CheckPatternPredicate, 21, // (Subtarget->hasFlatGlobalInsts()) && (true)
40447 : /* 85565*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
40448 : /* 85568*/ OPC_EmitMergeInputChains1_0,
40449 : /* 85569*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_UMIN_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40450 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
40451 : // Src: (atomic_load_umin:{ *:[i64] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata)<<P:Predicate_atomic_umin_global>> - Complexity = -3
40452 : // Dst: (GLOBAL_ATOMIC_UMIN_X2_RTN:{ *:[i64] } i64:{ *:[i64] }:$vaddr, i64:{ *:[i64] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40453 : /* 85579*/ /*Scope*/ 16, /*->85596*/
40454 : /* 85580*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40455 : /* 85582*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
40456 : /* 85585*/ OPC_EmitMergeInputChains1_0,
40457 : /* 85586*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_UMIN_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40458 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
40459 : // Src: (atomic_load_umin:{ *:[i64] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$data)<<P:Predicate_atomic_umin_global>> - Complexity = -3
40460 : // Dst: (FLAT_ATOMIC_UMIN_X2_RTN:{ *:[i64] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i64] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
40461 : /* 85596*/ 0, /*End of Scope*/
40462 : /* 85597*/ 0, // EndSwitchType
40463 : /* 85598*/ 0, /*End of Scope*/
40464 : /* 85599*/ 0, /*End of Scope*/
40465 : /* 85600*/ /*SwitchOpcode*/ 118|128,2/*374*/, TARGET_VAL(ISD::ATOMIC_LOAD_MAX),// ->85978
40466 : /* 85604*/ OPC_RecordMemRef,
40467 : /* 85605*/ OPC_RecordNode, // #0 = 'atomic_load_max' chained node
40468 : /* 85606*/ OPC_Scope, 84, /*->85692*/ // 5 children in Scope
40469 : /* 85608*/ OPC_RecordChild1, // #1 = $MUBUFAddr64Atomic:srsrc:vaddr:soffset:offset:slc
40470 : /* 85609*/ OPC_RecordChild2, // #2 = $vdata_in
40471 : /* 85610*/ OPC_CheckPredicate, 38, // Predicate_atomic_max_global
40472 : /* 85612*/ OPC_SwitchType /*2 cases */, 37, MVT::i32,// ->85652
40473 : /* 85615*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40474 : /* 85617*/ OPC_Scope, 16, /*->85635*/ // 2 children in Scope
40475 : /* 85619*/ OPC_CheckComplexPat, /*CP*/20, /*#*/1, // SelectMUBUFAddr64:$ #3 #4 #5 #6 #7
40476 : /* 85622*/ OPC_EmitMergeInputChains1_0,
40477 : /* 85623*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_SMAX_ADDR64_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40478 : MVT::i32, 6/*#Ops*/, 2, 4, 3, 5, 6, 7,
40479 : // Src: (atomic_load_max:{ *:[i32] } (MUBUFAddr64Atomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata_in)<<P:Predicate_atomic_max_global>> - Complexity = 22
40480 : // Dst: (BUFFER_ATOMIC_SMAX_ADDR64_RTN:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40481 : /* 85635*/ /*Scope*/ 15, /*->85651*/
40482 : /* 85636*/ OPC_CheckComplexPat, /*CP*/21, /*#*/1, // SelectMUBUFOffset:$ #3 #4 #5 #6
40483 : /* 85639*/ OPC_EmitMergeInputChains1_0,
40484 : /* 85640*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_SMAX_OFFSET_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40485 : MVT::i32, 5/*#Ops*/, 2, 3, 4, 5, 6,
40486 : // Src: (atomic_load_max:{ *:[i32] } (MUBUFOffsetAtomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata_in)<<P:Predicate_atomic_max_global>> - Complexity = 19
40487 : // Dst: (BUFFER_ATOMIC_SMAX_OFFSET_RTN:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40488 : /* 85651*/ 0, /*End of Scope*/
40489 : /* 85652*/ /*SwitchType*/ 37, MVT::i64,// ->85691
40490 : /* 85654*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40491 : /* 85656*/ OPC_Scope, 16, /*->85674*/ // 2 children in Scope
40492 : /* 85658*/ OPC_CheckComplexPat, /*CP*/20, /*#*/1, // SelectMUBUFAddr64:$ #3 #4 #5 #6 #7
40493 : /* 85661*/ OPC_EmitMergeInputChains1_0,
40494 : /* 85662*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_SMAX_X2_ADDR64_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40495 : MVT::i64, 6/*#Ops*/, 2, 4, 3, 5, 6, 7,
40496 : // Src: (atomic_load_max:{ *:[i64] } (MUBUFAddr64Atomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata_in)<<P:Predicate_atomic_max_global>> - Complexity = 22
40497 : // Dst: (BUFFER_ATOMIC_SMAX_X2_ADDR64_RTN:{ *:[i64] } i64:{ *:[i64] }:$vdata_in, i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40498 : /* 85674*/ /*Scope*/ 15, /*->85690*/
40499 : /* 85675*/ OPC_CheckComplexPat, /*CP*/21, /*#*/1, // SelectMUBUFOffset:$ #3 #4 #5 #6
40500 : /* 85678*/ OPC_EmitMergeInputChains1_0,
40501 : /* 85679*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_SMAX_X2_OFFSET_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40502 : MVT::i64, 5/*#Ops*/, 2, 3, 4, 5, 6,
40503 : // Src: (atomic_load_max:{ *:[i64] } (MUBUFOffsetAtomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata_in)<<P:Predicate_atomic_max_global>> - Complexity = 19
40504 : // Dst: (BUFFER_ATOMIC_SMAX_X2_OFFSET_RTN:{ *:[i64] } i64:{ *:[i64] }:$vdata_in, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40505 : /* 85690*/ 0, /*End of Scope*/
40506 : /* 85691*/ 0, // EndSwitchType
40507 : /* 85692*/ /*Scope*/ 29, /*->85722*/
40508 : /* 85693*/ OPC_CaptureGlueInput,
40509 : /* 85694*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
40510 : /* 85695*/ OPC_RecordChild2, // #2 = $value
40511 : /* 85696*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_max_local_m0
40512 : /* 85698*/ OPC_CheckType, MVT::i32,
40513 : /* 85700*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40514 : /* 85702*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
40515 : /* 85705*/ OPC_EmitMergeInputChains1_0,
40516 : /* 85706*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
40517 : /* 85709*/ OPC_EmitInteger, MVT::i1, 0,
40518 : /* 85712*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_MAX_RTN_I32), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
40519 : MVT::i32, 4/*#Ops*/, 3, 2, 5, 6,
40520 : // Src: (atomic_load_max_glue:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i32:{ *:[i32] }:$value)<<P:Predicate_atomic_load_max_local_m0>> - Complexity = 13
40521 : // Dst: (DS_MAX_RTN_I32:{ *:[i32] } ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
40522 : /* 85722*/ /*Scope*/ 28, /*->85751*/
40523 : /* 85723*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
40524 : /* 85724*/ OPC_RecordChild2, // #2 = $value
40525 : /* 85725*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_max_local
40526 : /* 85727*/ OPC_CheckType, MVT::i32,
40527 : /* 85729*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40528 : /* 85731*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
40529 : /* 85734*/ OPC_EmitMergeInputChains1_0,
40530 : /* 85735*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
40531 : /* 85738*/ OPC_EmitInteger, MVT::i1, 0,
40532 : /* 85741*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_MAX_RTN_I32_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
40533 : MVT::i32, 4/*#Ops*/, 3, 2, 5, 6,
40534 : // Src: (atomic_load_max:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i32:{ *:[i32] }:$value)<<P:Predicate_atomic_load_max_local>> - Complexity = 13
40535 : // Dst: (DS_MAX_RTN_I32_gfx9:{ *:[i32] } ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
40536 : /* 85751*/ /*Scope*/ 29, /*->85781*/
40537 : /* 85752*/ OPC_CaptureGlueInput,
40538 : /* 85753*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
40539 : /* 85754*/ OPC_RecordChild2, // #2 = $value
40540 : /* 85755*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_max_local_m0
40541 : /* 85757*/ OPC_CheckType, MVT::i64,
40542 : /* 85759*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40543 : /* 85761*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
40544 : /* 85764*/ OPC_EmitMergeInputChains1_0,
40545 : /* 85765*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
40546 : /* 85768*/ OPC_EmitInteger, MVT::i1, 0,
40547 : /* 85771*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_MAX_RTN_I64), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
40548 : MVT::i64, 4/*#Ops*/, 3, 2, 5, 6,
40549 : // Src: (atomic_load_max_glue:{ *:[i64] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i64:{ *:[i64] }:$value)<<P:Predicate_atomic_load_max_local_m0>> - Complexity = 13
40550 : // Dst: (DS_MAX_RTN_I64:{ *:[i64] } ?:{ *:[i32] }:$ptr, ?:{ *:[i64] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
40551 : /* 85781*/ /*Scope*/ 66|128,1/*194*/, /*->85977*/
40552 : /* 85783*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
40553 : /* 85784*/ OPC_RecordChild2, // #2 = $value
40554 : /* 85785*/ OPC_Scope, 26, /*->85813*/ // 4 children in Scope
40555 : /* 85787*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_max_local
40556 : /* 85789*/ OPC_CheckType, MVT::i64,
40557 : /* 85791*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40558 : /* 85793*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
40559 : /* 85796*/ OPC_EmitMergeInputChains1_0,
40560 : /* 85797*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
40561 : /* 85800*/ OPC_EmitInteger, MVT::i1, 0,
40562 : /* 85803*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_MAX_RTN_I64_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
40563 : MVT::i64, 4/*#Ops*/, 3, 2, 5, 6,
40564 : // Src: (atomic_load_max:{ *:[i64] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i64:{ *:[i64] }:$value)<<P:Predicate_atomic_load_max_local>> - Complexity = 13
40565 : // Dst: (DS_MAX_RTN_I64_gfx9:{ *:[i64] } ?:{ *:[i32] }:$ptr, ?:{ *:[i64] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
40566 : /* 85813*/ /*Scope*/ 40, /*->85854*/
40567 : /* 85814*/ OPC_CheckPredicate, 38, // Predicate_atomic_max_global
40568 : /* 85816*/ OPC_SwitchType /*2 cases */, 16, MVT::i32,// ->85835
40569 : /* 85819*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40570 : /* 85821*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
40571 : /* 85824*/ OPC_EmitMergeInputChains1_0,
40572 : /* 85825*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_SMAX_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40573 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
40574 : // Src: (atomic_load_max:{ *:[i32] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$data)<<P:Predicate_atomic_max_global>> - Complexity = 7
40575 : // Dst: (GLOBAL_ATOMIC_SMAX_RTN:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
40576 : /* 85835*/ /*SwitchType*/ 16, MVT::i64,// ->85853
40577 : /* 85837*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40578 : /* 85839*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
40579 : /* 85842*/ OPC_EmitMergeInputChains1_0,
40580 : /* 85843*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_SMAX_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40581 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
40582 : // Src: (atomic_load_max:{ *:[i64] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$data)<<P:Predicate_atomic_max_global>> - Complexity = 7
40583 : // Dst: (GLOBAL_ATOMIC_SMAX_X2_RTN:{ *:[i64] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i64] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
40584 : /* 85853*/ 0, // EndSwitchType
40585 : /* 85854*/ /*Scope*/ 40, /*->85895*/
40586 : /* 85855*/ OPC_CheckPredicate, 39, // Predicate_atomic_max_flat
40587 : /* 85857*/ OPC_SwitchType /*2 cases */, 16, MVT::i32,// ->85876
40588 : /* 85860*/ OPC_CheckPatternPredicate, 20, // (Subtarget->hasFlatAddressSpace()) && (true)
40589 : /* 85862*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
40590 : /* 85865*/ OPC_EmitMergeInputChains1_0,
40591 : /* 85866*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_SMAX_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40592 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
40593 : // Src: (atomic_load_max:{ *:[i32] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata)<<P:Predicate_atomic_max_flat>> - Complexity = -3
40594 : // Dst: (FLAT_ATOMIC_SMAX_RTN:{ *:[i32] } i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40595 : /* 85876*/ /*SwitchType*/ 16, MVT::i64,// ->85894
40596 : /* 85878*/ OPC_CheckPatternPredicate, 20, // (Subtarget->hasFlatAddressSpace()) && (true)
40597 : /* 85880*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
40598 : /* 85883*/ OPC_EmitMergeInputChains1_0,
40599 : /* 85884*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_SMAX_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40600 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
40601 : // Src: (atomic_load_max:{ *:[i64] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata)<<P:Predicate_atomic_max_flat>> - Complexity = -3
40602 : // Dst: (FLAT_ATOMIC_SMAX_X2_RTN:{ *:[i64] } i64:{ *:[i64] }:$vaddr, i64:{ *:[i64] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40603 : /* 85894*/ 0, // EndSwitchType
40604 : /* 85895*/ /*Scope*/ 80, /*->85976*/
40605 : /* 85896*/ OPC_CheckPredicate, 38, // Predicate_atomic_max_global
40606 : /* 85898*/ OPC_SwitchType /*2 cases */, 36, MVT::i32,// ->85937
40607 : /* 85901*/ OPC_Scope, 16, /*->85919*/ // 2 children in Scope
40608 : /* 85903*/ OPC_CheckPatternPredicate, 21, // (Subtarget->hasFlatGlobalInsts()) && (true)
40609 : /* 85905*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
40610 : /* 85908*/ OPC_EmitMergeInputChains1_0,
40611 : /* 85909*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_SMAX_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40612 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
40613 : // Src: (atomic_load_max:{ *:[i32] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata)<<P:Predicate_atomic_max_global>> - Complexity = -3
40614 : // Dst: (GLOBAL_ATOMIC_SMAX_RTN:{ *:[i32] } i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40615 : /* 85919*/ /*Scope*/ 16, /*->85936*/
40616 : /* 85920*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40617 : /* 85922*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
40618 : /* 85925*/ OPC_EmitMergeInputChains1_0,
40619 : /* 85926*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_SMAX_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40620 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
40621 : // Src: (atomic_load_max:{ *:[i32] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$data)<<P:Predicate_atomic_max_global>> - Complexity = -3
40622 : // Dst: (FLAT_ATOMIC_SMAX_RTN:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
40623 : /* 85936*/ 0, /*End of Scope*/
40624 : /* 85937*/ /*SwitchType*/ 36, MVT::i64,// ->85975
40625 : /* 85939*/ OPC_Scope, 16, /*->85957*/ // 2 children in Scope
40626 : /* 85941*/ OPC_CheckPatternPredicate, 21, // (Subtarget->hasFlatGlobalInsts()) && (true)
40627 : /* 85943*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
40628 : /* 85946*/ OPC_EmitMergeInputChains1_0,
40629 : /* 85947*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_SMAX_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40630 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
40631 : // Src: (atomic_load_max:{ *:[i64] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata)<<P:Predicate_atomic_max_global>> - Complexity = -3
40632 : // Dst: (GLOBAL_ATOMIC_SMAX_X2_RTN:{ *:[i64] } i64:{ *:[i64] }:$vaddr, i64:{ *:[i64] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40633 : /* 85957*/ /*Scope*/ 16, /*->85974*/
40634 : /* 85958*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40635 : /* 85960*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
40636 : /* 85963*/ OPC_EmitMergeInputChains1_0,
40637 : /* 85964*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_SMAX_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40638 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
40639 : // Src: (atomic_load_max:{ *:[i64] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$data)<<P:Predicate_atomic_max_global>> - Complexity = -3
40640 : // Dst: (FLAT_ATOMIC_SMAX_X2_RTN:{ *:[i64] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i64] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
40641 : /* 85974*/ 0, /*End of Scope*/
40642 : /* 85975*/ 0, // EndSwitchType
40643 : /* 85976*/ 0, /*End of Scope*/
40644 : /* 85977*/ 0, /*End of Scope*/
40645 : /* 85978*/ /*SwitchOpcode*/ 118|128,2/*374*/, TARGET_VAL(ISD::ATOMIC_LOAD_UMAX),// ->86356
40646 : /* 85982*/ OPC_RecordMemRef,
40647 : /* 85983*/ OPC_RecordNode, // #0 = 'atomic_load_umax' chained node
40648 : /* 85984*/ OPC_Scope, 84, /*->86070*/ // 5 children in Scope
40649 : /* 85986*/ OPC_RecordChild1, // #1 = $MUBUFAddr64Atomic:srsrc:vaddr:soffset:offset:slc
40650 : /* 85987*/ OPC_RecordChild2, // #2 = $vdata_in
40651 : /* 85988*/ OPC_CheckPredicate, 38, // Predicate_atomic_umax_global
40652 : /* 85990*/ OPC_SwitchType /*2 cases */, 37, MVT::i32,// ->86030
40653 : /* 85993*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40654 : /* 85995*/ OPC_Scope, 16, /*->86013*/ // 2 children in Scope
40655 : /* 85997*/ OPC_CheckComplexPat, /*CP*/20, /*#*/1, // SelectMUBUFAddr64:$ #3 #4 #5 #6 #7
40656 : /* 86000*/ OPC_EmitMergeInputChains1_0,
40657 : /* 86001*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_UMAX_ADDR64_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40658 : MVT::i32, 6/*#Ops*/, 2, 4, 3, 5, 6, 7,
40659 : // Src: (atomic_load_umax:{ *:[i32] } (MUBUFAddr64Atomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata_in)<<P:Predicate_atomic_umax_global>> - Complexity = 22
40660 : // Dst: (BUFFER_ATOMIC_UMAX_ADDR64_RTN:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40661 : /* 86013*/ /*Scope*/ 15, /*->86029*/
40662 : /* 86014*/ OPC_CheckComplexPat, /*CP*/21, /*#*/1, // SelectMUBUFOffset:$ #3 #4 #5 #6
40663 : /* 86017*/ OPC_EmitMergeInputChains1_0,
40664 : /* 86018*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_UMAX_OFFSET_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40665 : MVT::i32, 5/*#Ops*/, 2, 3, 4, 5, 6,
40666 : // Src: (atomic_load_umax:{ *:[i32] } (MUBUFOffsetAtomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata_in)<<P:Predicate_atomic_umax_global>> - Complexity = 19
40667 : // Dst: (BUFFER_ATOMIC_UMAX_OFFSET_RTN:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40668 : /* 86029*/ 0, /*End of Scope*/
40669 : /* 86030*/ /*SwitchType*/ 37, MVT::i64,// ->86069
40670 : /* 86032*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40671 : /* 86034*/ OPC_Scope, 16, /*->86052*/ // 2 children in Scope
40672 : /* 86036*/ OPC_CheckComplexPat, /*CP*/20, /*#*/1, // SelectMUBUFAddr64:$ #3 #4 #5 #6 #7
40673 : /* 86039*/ OPC_EmitMergeInputChains1_0,
40674 : /* 86040*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_UMAX_X2_ADDR64_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40675 : MVT::i64, 6/*#Ops*/, 2, 4, 3, 5, 6, 7,
40676 : // Src: (atomic_load_umax:{ *:[i64] } (MUBUFAddr64Atomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata_in)<<P:Predicate_atomic_umax_global>> - Complexity = 22
40677 : // Dst: (BUFFER_ATOMIC_UMAX_X2_ADDR64_RTN:{ *:[i64] } i64:{ *:[i64] }:$vdata_in, i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40678 : /* 86052*/ /*Scope*/ 15, /*->86068*/
40679 : /* 86053*/ OPC_CheckComplexPat, /*CP*/21, /*#*/1, // SelectMUBUFOffset:$ #3 #4 #5 #6
40680 : /* 86056*/ OPC_EmitMergeInputChains1_0,
40681 : /* 86057*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_UMAX_X2_OFFSET_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40682 : MVT::i64, 5/*#Ops*/, 2, 3, 4, 5, 6,
40683 : // Src: (atomic_load_umax:{ *:[i64] } (MUBUFOffsetAtomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata_in)<<P:Predicate_atomic_umax_global>> - Complexity = 19
40684 : // Dst: (BUFFER_ATOMIC_UMAX_X2_OFFSET_RTN:{ *:[i64] } i64:{ *:[i64] }:$vdata_in, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40685 : /* 86068*/ 0, /*End of Scope*/
40686 : /* 86069*/ 0, // EndSwitchType
40687 : /* 86070*/ /*Scope*/ 29, /*->86100*/
40688 : /* 86071*/ OPC_CaptureGlueInput,
40689 : /* 86072*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
40690 : /* 86073*/ OPC_RecordChild2, // #2 = $value
40691 : /* 86074*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_umax_local_m0
40692 : /* 86076*/ OPC_CheckType, MVT::i32,
40693 : /* 86078*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40694 : /* 86080*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
40695 : /* 86083*/ OPC_EmitMergeInputChains1_0,
40696 : /* 86084*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
40697 : /* 86087*/ OPC_EmitInteger, MVT::i1, 0,
40698 : /* 86090*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_MAX_RTN_U32), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
40699 : MVT::i32, 4/*#Ops*/, 3, 2, 5, 6,
40700 : // Src: (atomic_load_umax_glue:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i32:{ *:[i32] }:$value)<<P:Predicate_atomic_load_umax_local_m0>> - Complexity = 13
40701 : // Dst: (DS_MAX_RTN_U32:{ *:[i32] } ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
40702 : /* 86100*/ /*Scope*/ 28, /*->86129*/
40703 : /* 86101*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
40704 : /* 86102*/ OPC_RecordChild2, // #2 = $value
40705 : /* 86103*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_umax_local
40706 : /* 86105*/ OPC_CheckType, MVT::i32,
40707 : /* 86107*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40708 : /* 86109*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
40709 : /* 86112*/ OPC_EmitMergeInputChains1_0,
40710 : /* 86113*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
40711 : /* 86116*/ OPC_EmitInteger, MVT::i1, 0,
40712 : /* 86119*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_MAX_RTN_U32_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
40713 : MVT::i32, 4/*#Ops*/, 3, 2, 5, 6,
40714 : // Src: (atomic_load_umax:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i32:{ *:[i32] }:$value)<<P:Predicate_atomic_load_umax_local>> - Complexity = 13
40715 : // Dst: (DS_MAX_RTN_U32_gfx9:{ *:[i32] } ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
40716 : /* 86129*/ /*Scope*/ 29, /*->86159*/
40717 : /* 86130*/ OPC_CaptureGlueInput,
40718 : /* 86131*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
40719 : /* 86132*/ OPC_RecordChild2, // #2 = $value
40720 : /* 86133*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_umax_local_m0
40721 : /* 86135*/ OPC_CheckType, MVT::i64,
40722 : /* 86137*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40723 : /* 86139*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
40724 : /* 86142*/ OPC_EmitMergeInputChains1_0,
40725 : /* 86143*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
40726 : /* 86146*/ OPC_EmitInteger, MVT::i1, 0,
40727 : /* 86149*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_MAX_RTN_U64), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
40728 : MVT::i64, 4/*#Ops*/, 3, 2, 5, 6,
40729 : // Src: (atomic_load_umax_glue:{ *:[i64] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i64:{ *:[i64] }:$value)<<P:Predicate_atomic_load_umax_local_m0>> - Complexity = 13
40730 : // Dst: (DS_MAX_RTN_U64:{ *:[i64] } ?:{ *:[i32] }:$ptr, ?:{ *:[i64] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
40731 : /* 86159*/ /*Scope*/ 66|128,1/*194*/, /*->86355*/
40732 : /* 86161*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
40733 : /* 86162*/ OPC_RecordChild2, // #2 = $value
40734 : /* 86163*/ OPC_Scope, 26, /*->86191*/ // 4 children in Scope
40735 : /* 86165*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_umax_local
40736 : /* 86167*/ OPC_CheckType, MVT::i64,
40737 : /* 86169*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40738 : /* 86171*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
40739 : /* 86174*/ OPC_EmitMergeInputChains1_0,
40740 : /* 86175*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
40741 : /* 86178*/ OPC_EmitInteger, MVT::i1, 0,
40742 : /* 86181*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_MAX_RTN_U64_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
40743 : MVT::i64, 4/*#Ops*/, 3, 2, 5, 6,
40744 : // Src: (atomic_load_umax:{ *:[i64] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i64:{ *:[i64] }:$value)<<P:Predicate_atomic_load_umax_local>> - Complexity = 13
40745 : // Dst: (DS_MAX_RTN_U64_gfx9:{ *:[i64] } ?:{ *:[i32] }:$ptr, ?:{ *:[i64] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
40746 : /* 86191*/ /*Scope*/ 40, /*->86232*/
40747 : /* 86192*/ OPC_CheckPredicate, 38, // Predicate_atomic_umax_global
40748 : /* 86194*/ OPC_SwitchType /*2 cases */, 16, MVT::i32,// ->86213
40749 : /* 86197*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40750 : /* 86199*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
40751 : /* 86202*/ OPC_EmitMergeInputChains1_0,
40752 : /* 86203*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_UMAX_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40753 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
40754 : // Src: (atomic_load_umax:{ *:[i32] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$data)<<P:Predicate_atomic_umax_global>> - Complexity = 7
40755 : // Dst: (GLOBAL_ATOMIC_UMAX_RTN:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
40756 : /* 86213*/ /*SwitchType*/ 16, MVT::i64,// ->86231
40757 : /* 86215*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40758 : /* 86217*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
40759 : /* 86220*/ OPC_EmitMergeInputChains1_0,
40760 : /* 86221*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_UMAX_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40761 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
40762 : // Src: (atomic_load_umax:{ *:[i64] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$data)<<P:Predicate_atomic_umax_global>> - Complexity = 7
40763 : // Dst: (GLOBAL_ATOMIC_UMAX_X2_RTN:{ *:[i64] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i64] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
40764 : /* 86231*/ 0, // EndSwitchType
40765 : /* 86232*/ /*Scope*/ 40, /*->86273*/
40766 : /* 86233*/ OPC_CheckPredicate, 39, // Predicate_atomic_umax_flat
40767 : /* 86235*/ OPC_SwitchType /*2 cases */, 16, MVT::i32,// ->86254
40768 : /* 86238*/ OPC_CheckPatternPredicate, 20, // (Subtarget->hasFlatAddressSpace()) && (true)
40769 : /* 86240*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
40770 : /* 86243*/ OPC_EmitMergeInputChains1_0,
40771 : /* 86244*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_UMAX_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40772 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
40773 : // Src: (atomic_load_umax:{ *:[i32] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata)<<P:Predicate_atomic_umax_flat>> - Complexity = -3
40774 : // Dst: (FLAT_ATOMIC_UMAX_RTN:{ *:[i32] } i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40775 : /* 86254*/ /*SwitchType*/ 16, MVT::i64,// ->86272
40776 : /* 86256*/ OPC_CheckPatternPredicate, 20, // (Subtarget->hasFlatAddressSpace()) && (true)
40777 : /* 86258*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
40778 : /* 86261*/ OPC_EmitMergeInputChains1_0,
40779 : /* 86262*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_UMAX_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40780 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
40781 : // Src: (atomic_load_umax:{ *:[i64] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata)<<P:Predicate_atomic_umax_flat>> - Complexity = -3
40782 : // Dst: (FLAT_ATOMIC_UMAX_X2_RTN:{ *:[i64] } i64:{ *:[i64] }:$vaddr, i64:{ *:[i64] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40783 : /* 86272*/ 0, // EndSwitchType
40784 : /* 86273*/ /*Scope*/ 80, /*->86354*/
40785 : /* 86274*/ OPC_CheckPredicate, 38, // Predicate_atomic_umax_global
40786 : /* 86276*/ OPC_SwitchType /*2 cases */, 36, MVT::i32,// ->86315
40787 : /* 86279*/ OPC_Scope, 16, /*->86297*/ // 2 children in Scope
40788 : /* 86281*/ OPC_CheckPatternPredicate, 21, // (Subtarget->hasFlatGlobalInsts()) && (true)
40789 : /* 86283*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
40790 : /* 86286*/ OPC_EmitMergeInputChains1_0,
40791 : /* 86287*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_UMAX_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40792 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
40793 : // Src: (atomic_load_umax:{ *:[i32] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata)<<P:Predicate_atomic_umax_global>> - Complexity = -3
40794 : // Dst: (GLOBAL_ATOMIC_UMAX_RTN:{ *:[i32] } i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40795 : /* 86297*/ /*Scope*/ 16, /*->86314*/
40796 : /* 86298*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40797 : /* 86300*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
40798 : /* 86303*/ OPC_EmitMergeInputChains1_0,
40799 : /* 86304*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_UMAX_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40800 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
40801 : // Src: (atomic_load_umax:{ *:[i32] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$data)<<P:Predicate_atomic_umax_global>> - Complexity = -3
40802 : // Dst: (FLAT_ATOMIC_UMAX_RTN:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
40803 : /* 86314*/ 0, /*End of Scope*/
40804 : /* 86315*/ /*SwitchType*/ 36, MVT::i64,// ->86353
40805 : /* 86317*/ OPC_Scope, 16, /*->86335*/ // 2 children in Scope
40806 : /* 86319*/ OPC_CheckPatternPredicate, 21, // (Subtarget->hasFlatGlobalInsts()) && (true)
40807 : /* 86321*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
40808 : /* 86324*/ OPC_EmitMergeInputChains1_0,
40809 : /* 86325*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_UMAX_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40810 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
40811 : // Src: (atomic_load_umax:{ *:[i64] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata)<<P:Predicate_atomic_umax_global>> - Complexity = -3
40812 : // Dst: (GLOBAL_ATOMIC_UMAX_X2_RTN:{ *:[i64] } i64:{ *:[i64] }:$vaddr, i64:{ *:[i64] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40813 : /* 86335*/ /*Scope*/ 16, /*->86352*/
40814 : /* 86336*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40815 : /* 86338*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
40816 : /* 86341*/ OPC_EmitMergeInputChains1_0,
40817 : /* 86342*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_UMAX_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40818 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
40819 : // Src: (atomic_load_umax:{ *:[i64] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$data)<<P:Predicate_atomic_umax_global>> - Complexity = -3
40820 : // Dst: (FLAT_ATOMIC_UMAX_X2_RTN:{ *:[i64] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i64] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
40821 : /* 86352*/ 0, /*End of Scope*/
40822 : /* 86353*/ 0, // EndSwitchType
40823 : /* 86354*/ 0, /*End of Scope*/
40824 : /* 86355*/ 0, /*End of Scope*/
40825 : /* 86356*/ /*SwitchOpcode*/ 118|128,2/*374*/, TARGET_VAL(ISD::ATOMIC_LOAD_AND),// ->86734
40826 : /* 86360*/ OPC_RecordMemRef,
40827 : /* 86361*/ OPC_RecordNode, // #0 = 'atomic_load_and' chained node
40828 : /* 86362*/ OPC_Scope, 84, /*->86448*/ // 5 children in Scope
40829 : /* 86364*/ OPC_RecordChild1, // #1 = $MUBUFAddr64Atomic:srsrc:vaddr:soffset:offset:slc
40830 : /* 86365*/ OPC_RecordChild2, // #2 = $vdata_in
40831 : /* 86366*/ OPC_CheckPredicate, 38, // Predicate_atomic_and_global
40832 : /* 86368*/ OPC_SwitchType /*2 cases */, 37, MVT::i32,// ->86408
40833 : /* 86371*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40834 : /* 86373*/ OPC_Scope, 16, /*->86391*/ // 2 children in Scope
40835 : /* 86375*/ OPC_CheckComplexPat, /*CP*/20, /*#*/1, // SelectMUBUFAddr64:$ #3 #4 #5 #6 #7
40836 : /* 86378*/ OPC_EmitMergeInputChains1_0,
40837 : /* 86379*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_AND_ADDR64_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40838 : MVT::i32, 6/*#Ops*/, 2, 4, 3, 5, 6, 7,
40839 : // Src: (atomic_load_and:{ *:[i32] } (MUBUFAddr64Atomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata_in)<<P:Predicate_atomic_and_global>> - Complexity = 22
40840 : // Dst: (BUFFER_ATOMIC_AND_ADDR64_RTN:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40841 : /* 86391*/ /*Scope*/ 15, /*->86407*/
40842 : /* 86392*/ OPC_CheckComplexPat, /*CP*/21, /*#*/1, // SelectMUBUFOffset:$ #3 #4 #5 #6
40843 : /* 86395*/ OPC_EmitMergeInputChains1_0,
40844 : /* 86396*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_AND_OFFSET_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40845 : MVT::i32, 5/*#Ops*/, 2, 3, 4, 5, 6,
40846 : // Src: (atomic_load_and:{ *:[i32] } (MUBUFOffsetAtomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata_in)<<P:Predicate_atomic_and_global>> - Complexity = 19
40847 : // Dst: (BUFFER_ATOMIC_AND_OFFSET_RTN:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40848 : /* 86407*/ 0, /*End of Scope*/
40849 : /* 86408*/ /*SwitchType*/ 37, MVT::i64,// ->86447
40850 : /* 86410*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40851 : /* 86412*/ OPC_Scope, 16, /*->86430*/ // 2 children in Scope
40852 : /* 86414*/ OPC_CheckComplexPat, /*CP*/20, /*#*/1, // SelectMUBUFAddr64:$ #3 #4 #5 #6 #7
40853 : /* 86417*/ OPC_EmitMergeInputChains1_0,
40854 : /* 86418*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_AND_X2_ADDR64_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40855 : MVT::i64, 6/*#Ops*/, 2, 4, 3, 5, 6, 7,
40856 : // Src: (atomic_load_and:{ *:[i64] } (MUBUFAddr64Atomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata_in)<<P:Predicate_atomic_and_global>> - Complexity = 22
40857 : // Dst: (BUFFER_ATOMIC_AND_X2_ADDR64_RTN:{ *:[i64] } i64:{ *:[i64] }:$vdata_in, i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40858 : /* 86430*/ /*Scope*/ 15, /*->86446*/
40859 : /* 86431*/ OPC_CheckComplexPat, /*CP*/21, /*#*/1, // SelectMUBUFOffset:$ #3 #4 #5 #6
40860 : /* 86434*/ OPC_EmitMergeInputChains1_0,
40861 : /* 86435*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_AND_X2_OFFSET_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40862 : MVT::i64, 5/*#Ops*/, 2, 3, 4, 5, 6,
40863 : // Src: (atomic_load_and:{ *:[i64] } (MUBUFOffsetAtomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata_in)<<P:Predicate_atomic_and_global>> - Complexity = 19
40864 : // Dst: (BUFFER_ATOMIC_AND_X2_OFFSET_RTN:{ *:[i64] } i64:{ *:[i64] }:$vdata_in, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40865 : /* 86446*/ 0, /*End of Scope*/
40866 : /* 86447*/ 0, // EndSwitchType
40867 : /* 86448*/ /*Scope*/ 29, /*->86478*/
40868 : /* 86449*/ OPC_CaptureGlueInput,
40869 : /* 86450*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
40870 : /* 86451*/ OPC_RecordChild2, // #2 = $value
40871 : /* 86452*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_and_local_m0
40872 : /* 86454*/ OPC_CheckType, MVT::i32,
40873 : /* 86456*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40874 : /* 86458*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
40875 : /* 86461*/ OPC_EmitMergeInputChains1_0,
40876 : /* 86462*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
40877 : /* 86465*/ OPC_EmitInteger, MVT::i1, 0,
40878 : /* 86468*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_AND_RTN_B32), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
40879 : MVT::i32, 4/*#Ops*/, 3, 2, 5, 6,
40880 : // Src: (atomic_load_and_glue:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i32:{ *:[i32] }:$value)<<P:Predicate_atomic_load_and_local_m0>> - Complexity = 13
40881 : // Dst: (DS_AND_RTN_B32:{ *:[i32] } ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
40882 : /* 86478*/ /*Scope*/ 28, /*->86507*/
40883 : /* 86479*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
40884 : /* 86480*/ OPC_RecordChild2, // #2 = $value
40885 : /* 86481*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_and_local
40886 : /* 86483*/ OPC_CheckType, MVT::i32,
40887 : /* 86485*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40888 : /* 86487*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
40889 : /* 86490*/ OPC_EmitMergeInputChains1_0,
40890 : /* 86491*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
40891 : /* 86494*/ OPC_EmitInteger, MVT::i1, 0,
40892 : /* 86497*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_AND_RTN_B32_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
40893 : MVT::i32, 4/*#Ops*/, 3, 2, 5, 6,
40894 : // Src: (atomic_load_and:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i32:{ *:[i32] }:$value)<<P:Predicate_atomic_load_and_local>> - Complexity = 13
40895 : // Dst: (DS_AND_RTN_B32_gfx9:{ *:[i32] } ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
40896 : /* 86507*/ /*Scope*/ 29, /*->86537*/
40897 : /* 86508*/ OPC_CaptureGlueInput,
40898 : /* 86509*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
40899 : /* 86510*/ OPC_RecordChild2, // #2 = $value
40900 : /* 86511*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_and_local_m0
40901 : /* 86513*/ OPC_CheckType, MVT::i64,
40902 : /* 86515*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40903 : /* 86517*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
40904 : /* 86520*/ OPC_EmitMergeInputChains1_0,
40905 : /* 86521*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
40906 : /* 86524*/ OPC_EmitInteger, MVT::i1, 0,
40907 : /* 86527*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_AND_RTN_B64), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
40908 : MVT::i64, 4/*#Ops*/, 3, 2, 5, 6,
40909 : // Src: (atomic_load_and_glue:{ *:[i64] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i64:{ *:[i64] }:$value)<<P:Predicate_atomic_load_and_local_m0>> - Complexity = 13
40910 : // Dst: (DS_AND_RTN_B64:{ *:[i64] } ?:{ *:[i32] }:$ptr, ?:{ *:[i64] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
40911 : /* 86537*/ /*Scope*/ 66|128,1/*194*/, /*->86733*/
40912 : /* 86539*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
40913 : /* 86540*/ OPC_RecordChild2, // #2 = $value
40914 : /* 86541*/ OPC_Scope, 26, /*->86569*/ // 4 children in Scope
40915 : /* 86543*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_and_local
40916 : /* 86545*/ OPC_CheckType, MVT::i64,
40917 : /* 86547*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40918 : /* 86549*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
40919 : /* 86552*/ OPC_EmitMergeInputChains1_0,
40920 : /* 86553*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
40921 : /* 86556*/ OPC_EmitInteger, MVT::i1, 0,
40922 : /* 86559*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_AND_RTN_B64_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
40923 : MVT::i64, 4/*#Ops*/, 3, 2, 5, 6,
40924 : // Src: (atomic_load_and:{ *:[i64] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i64:{ *:[i64] }:$value)<<P:Predicate_atomic_load_and_local>> - Complexity = 13
40925 : // Dst: (DS_AND_RTN_B64_gfx9:{ *:[i64] } ?:{ *:[i32] }:$ptr, ?:{ *:[i64] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
40926 : /* 86569*/ /*Scope*/ 40, /*->86610*/
40927 : /* 86570*/ OPC_CheckPredicate, 38, // Predicate_atomic_and_global
40928 : /* 86572*/ OPC_SwitchType /*2 cases */, 16, MVT::i32,// ->86591
40929 : /* 86575*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40930 : /* 86577*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
40931 : /* 86580*/ OPC_EmitMergeInputChains1_0,
40932 : /* 86581*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_AND_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40933 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
40934 : // Src: (atomic_load_and:{ *:[i32] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$data)<<P:Predicate_atomic_and_global>> - Complexity = 7
40935 : // Dst: (GLOBAL_ATOMIC_AND_RTN:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
40936 : /* 86591*/ /*SwitchType*/ 16, MVT::i64,// ->86609
40937 : /* 86593*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40938 : /* 86595*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
40939 : /* 86598*/ OPC_EmitMergeInputChains1_0,
40940 : /* 86599*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_AND_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40941 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
40942 : // Src: (atomic_load_and:{ *:[i64] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$data)<<P:Predicate_atomic_and_global>> - Complexity = 7
40943 : // Dst: (GLOBAL_ATOMIC_AND_X2_RTN:{ *:[i64] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i64] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
40944 : /* 86609*/ 0, // EndSwitchType
40945 : /* 86610*/ /*Scope*/ 40, /*->86651*/
40946 : /* 86611*/ OPC_CheckPredicate, 39, // Predicate_atomic_and_flat
40947 : /* 86613*/ OPC_SwitchType /*2 cases */, 16, MVT::i32,// ->86632
40948 : /* 86616*/ OPC_CheckPatternPredicate, 20, // (Subtarget->hasFlatAddressSpace()) && (true)
40949 : /* 86618*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
40950 : /* 86621*/ OPC_EmitMergeInputChains1_0,
40951 : /* 86622*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_AND_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40952 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
40953 : // Src: (atomic_load_and:{ *:[i32] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata)<<P:Predicate_atomic_and_flat>> - Complexity = -3
40954 : // Dst: (FLAT_ATOMIC_AND_RTN:{ *:[i32] } i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40955 : /* 86632*/ /*SwitchType*/ 16, MVT::i64,// ->86650
40956 : /* 86634*/ OPC_CheckPatternPredicate, 20, // (Subtarget->hasFlatAddressSpace()) && (true)
40957 : /* 86636*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
40958 : /* 86639*/ OPC_EmitMergeInputChains1_0,
40959 : /* 86640*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_AND_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40960 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
40961 : // Src: (atomic_load_and:{ *:[i64] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata)<<P:Predicate_atomic_and_flat>> - Complexity = -3
40962 : // Dst: (FLAT_ATOMIC_AND_X2_RTN:{ *:[i64] } i64:{ *:[i64] }:$vaddr, i64:{ *:[i64] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40963 : /* 86650*/ 0, // EndSwitchType
40964 : /* 86651*/ /*Scope*/ 80, /*->86732*/
40965 : /* 86652*/ OPC_CheckPredicate, 38, // Predicate_atomic_and_global
40966 : /* 86654*/ OPC_SwitchType /*2 cases */, 36, MVT::i32,// ->86693
40967 : /* 86657*/ OPC_Scope, 16, /*->86675*/ // 2 children in Scope
40968 : /* 86659*/ OPC_CheckPatternPredicate, 21, // (Subtarget->hasFlatGlobalInsts()) && (true)
40969 : /* 86661*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
40970 : /* 86664*/ OPC_EmitMergeInputChains1_0,
40971 : /* 86665*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_AND_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40972 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
40973 : // Src: (atomic_load_and:{ *:[i32] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata)<<P:Predicate_atomic_and_global>> - Complexity = -3
40974 : // Dst: (GLOBAL_ATOMIC_AND_RTN:{ *:[i32] } i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40975 : /* 86675*/ /*Scope*/ 16, /*->86692*/
40976 : /* 86676*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40977 : /* 86678*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
40978 : /* 86681*/ OPC_EmitMergeInputChains1_0,
40979 : /* 86682*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_AND_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40980 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
40981 : // Src: (atomic_load_and:{ *:[i32] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$data)<<P:Predicate_atomic_and_global>> - Complexity = -3
40982 : // Dst: (FLAT_ATOMIC_AND_RTN:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
40983 : /* 86692*/ 0, /*End of Scope*/
40984 : /* 86693*/ /*SwitchType*/ 36, MVT::i64,// ->86731
40985 : /* 86695*/ OPC_Scope, 16, /*->86713*/ // 2 children in Scope
40986 : /* 86697*/ OPC_CheckPatternPredicate, 21, // (Subtarget->hasFlatGlobalInsts()) && (true)
40987 : /* 86699*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
40988 : /* 86702*/ OPC_EmitMergeInputChains1_0,
40989 : /* 86703*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_AND_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40990 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
40991 : // Src: (atomic_load_and:{ *:[i64] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata)<<P:Predicate_atomic_and_global>> - Complexity = -3
40992 : // Dst: (GLOBAL_ATOMIC_AND_X2_RTN:{ *:[i64] } i64:{ *:[i64] }:$vaddr, i64:{ *:[i64] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
40993 : /* 86713*/ /*Scope*/ 16, /*->86730*/
40994 : /* 86714*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
40995 : /* 86716*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
40996 : /* 86719*/ OPC_EmitMergeInputChains1_0,
40997 : /* 86720*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_AND_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
40998 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
40999 : // Src: (atomic_load_and:{ *:[i64] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$data)<<P:Predicate_atomic_and_global>> - Complexity = -3
41000 : // Dst: (FLAT_ATOMIC_AND_X2_RTN:{ *:[i64] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i64] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
41001 : /* 86730*/ 0, /*End of Scope*/
41002 : /* 86731*/ 0, // EndSwitchType
41003 : /* 86732*/ 0, /*End of Scope*/
41004 : /* 86733*/ 0, /*End of Scope*/
41005 : /* 86734*/ /*SwitchOpcode*/ 118|128,2/*374*/, TARGET_VAL(ISD::ATOMIC_LOAD_OR),// ->87112
41006 : /* 86738*/ OPC_RecordMemRef,
41007 : /* 86739*/ OPC_RecordNode, // #0 = 'atomic_load_or' chained node
41008 : /* 86740*/ OPC_Scope, 84, /*->86826*/ // 5 children in Scope
41009 : /* 86742*/ OPC_RecordChild1, // #1 = $MUBUFAddr64Atomic:srsrc:vaddr:soffset:offset:slc
41010 : /* 86743*/ OPC_RecordChild2, // #2 = $vdata_in
41011 : /* 86744*/ OPC_CheckPredicate, 38, // Predicate_atomic_or_global
41012 : /* 86746*/ OPC_SwitchType /*2 cases */, 37, MVT::i32,// ->86786
41013 : /* 86749*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41014 : /* 86751*/ OPC_Scope, 16, /*->86769*/ // 2 children in Scope
41015 : /* 86753*/ OPC_CheckComplexPat, /*CP*/20, /*#*/1, // SelectMUBUFAddr64:$ #3 #4 #5 #6 #7
41016 : /* 86756*/ OPC_EmitMergeInputChains1_0,
41017 : /* 86757*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_OR_ADDR64_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41018 : MVT::i32, 6/*#Ops*/, 2, 4, 3, 5, 6, 7,
41019 : // Src: (atomic_load_or:{ *:[i32] } (MUBUFAddr64Atomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata_in)<<P:Predicate_atomic_or_global>> - Complexity = 22
41020 : // Dst: (BUFFER_ATOMIC_OR_ADDR64_RTN:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
41021 : /* 86769*/ /*Scope*/ 15, /*->86785*/
41022 : /* 86770*/ OPC_CheckComplexPat, /*CP*/21, /*#*/1, // SelectMUBUFOffset:$ #3 #4 #5 #6
41023 : /* 86773*/ OPC_EmitMergeInputChains1_0,
41024 : /* 86774*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_OR_OFFSET_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41025 : MVT::i32, 5/*#Ops*/, 2, 3, 4, 5, 6,
41026 : // Src: (atomic_load_or:{ *:[i32] } (MUBUFOffsetAtomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata_in)<<P:Predicate_atomic_or_global>> - Complexity = 19
41027 : // Dst: (BUFFER_ATOMIC_OR_OFFSET_RTN:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
41028 : /* 86785*/ 0, /*End of Scope*/
41029 : /* 86786*/ /*SwitchType*/ 37, MVT::i64,// ->86825
41030 : /* 86788*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41031 : /* 86790*/ OPC_Scope, 16, /*->86808*/ // 2 children in Scope
41032 : /* 86792*/ OPC_CheckComplexPat, /*CP*/20, /*#*/1, // SelectMUBUFAddr64:$ #3 #4 #5 #6 #7
41033 : /* 86795*/ OPC_EmitMergeInputChains1_0,
41034 : /* 86796*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_OR_X2_ADDR64_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41035 : MVT::i64, 6/*#Ops*/, 2, 4, 3, 5, 6, 7,
41036 : // Src: (atomic_load_or:{ *:[i64] } (MUBUFAddr64Atomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata_in)<<P:Predicate_atomic_or_global>> - Complexity = 22
41037 : // Dst: (BUFFER_ATOMIC_OR_X2_ADDR64_RTN:{ *:[i64] } i64:{ *:[i64] }:$vdata_in, i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
41038 : /* 86808*/ /*Scope*/ 15, /*->86824*/
41039 : /* 86809*/ OPC_CheckComplexPat, /*CP*/21, /*#*/1, // SelectMUBUFOffset:$ #3 #4 #5 #6
41040 : /* 86812*/ OPC_EmitMergeInputChains1_0,
41041 : /* 86813*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_OR_X2_OFFSET_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41042 : MVT::i64, 5/*#Ops*/, 2, 3, 4, 5, 6,
41043 : // Src: (atomic_load_or:{ *:[i64] } (MUBUFOffsetAtomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata_in)<<P:Predicate_atomic_or_global>> - Complexity = 19
41044 : // Dst: (BUFFER_ATOMIC_OR_X2_OFFSET_RTN:{ *:[i64] } i64:{ *:[i64] }:$vdata_in, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
41045 : /* 86824*/ 0, /*End of Scope*/
41046 : /* 86825*/ 0, // EndSwitchType
41047 : /* 86826*/ /*Scope*/ 29, /*->86856*/
41048 : /* 86827*/ OPC_CaptureGlueInput,
41049 : /* 86828*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
41050 : /* 86829*/ OPC_RecordChild2, // #2 = $value
41051 : /* 86830*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_or_local_m0
41052 : /* 86832*/ OPC_CheckType, MVT::i32,
41053 : /* 86834*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41054 : /* 86836*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
41055 : /* 86839*/ OPC_EmitMergeInputChains1_0,
41056 : /* 86840*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
41057 : /* 86843*/ OPC_EmitInteger, MVT::i1, 0,
41058 : /* 86846*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_OR_RTN_B32), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
41059 : MVT::i32, 4/*#Ops*/, 3, 2, 5, 6,
41060 : // Src: (atomic_load_or_glue:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i32:{ *:[i32] }:$value)<<P:Predicate_atomic_load_or_local_m0>> - Complexity = 13
41061 : // Dst: (DS_OR_RTN_B32:{ *:[i32] } ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
41062 : /* 86856*/ /*Scope*/ 28, /*->86885*/
41063 : /* 86857*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
41064 : /* 86858*/ OPC_RecordChild2, // #2 = $value
41065 : /* 86859*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_or_local
41066 : /* 86861*/ OPC_CheckType, MVT::i32,
41067 : /* 86863*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41068 : /* 86865*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
41069 : /* 86868*/ OPC_EmitMergeInputChains1_0,
41070 : /* 86869*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
41071 : /* 86872*/ OPC_EmitInteger, MVT::i1, 0,
41072 : /* 86875*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_OR_RTN_B32_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
41073 : MVT::i32, 4/*#Ops*/, 3, 2, 5, 6,
41074 : // Src: (atomic_load_or:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i32:{ *:[i32] }:$value)<<P:Predicate_atomic_load_or_local>> - Complexity = 13
41075 : // Dst: (DS_OR_RTN_B32_gfx9:{ *:[i32] } ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
41076 : /* 86885*/ /*Scope*/ 29, /*->86915*/
41077 : /* 86886*/ OPC_CaptureGlueInput,
41078 : /* 86887*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
41079 : /* 86888*/ OPC_RecordChild2, // #2 = $value
41080 : /* 86889*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_or_local_m0
41081 : /* 86891*/ OPC_CheckType, MVT::i64,
41082 : /* 86893*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41083 : /* 86895*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
41084 : /* 86898*/ OPC_EmitMergeInputChains1_0,
41085 : /* 86899*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
41086 : /* 86902*/ OPC_EmitInteger, MVT::i1, 0,
41087 : /* 86905*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_OR_RTN_B64), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
41088 : MVT::i64, 4/*#Ops*/, 3, 2, 5, 6,
41089 : // Src: (atomic_load_or_glue:{ *:[i64] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i64:{ *:[i64] }:$value)<<P:Predicate_atomic_load_or_local_m0>> - Complexity = 13
41090 : // Dst: (DS_OR_RTN_B64:{ *:[i64] } ?:{ *:[i32] }:$ptr, ?:{ *:[i64] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
41091 : /* 86915*/ /*Scope*/ 66|128,1/*194*/, /*->87111*/
41092 : /* 86917*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
41093 : /* 86918*/ OPC_RecordChild2, // #2 = $value
41094 : /* 86919*/ OPC_Scope, 26, /*->86947*/ // 4 children in Scope
41095 : /* 86921*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_or_local
41096 : /* 86923*/ OPC_CheckType, MVT::i64,
41097 : /* 86925*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41098 : /* 86927*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
41099 : /* 86930*/ OPC_EmitMergeInputChains1_0,
41100 : /* 86931*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
41101 : /* 86934*/ OPC_EmitInteger, MVT::i1, 0,
41102 : /* 86937*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_OR_RTN_B64_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
41103 : MVT::i64, 4/*#Ops*/, 3, 2, 5, 6,
41104 : // Src: (atomic_load_or:{ *:[i64] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i64:{ *:[i64] }:$value)<<P:Predicate_atomic_load_or_local>> - Complexity = 13
41105 : // Dst: (DS_OR_RTN_B64_gfx9:{ *:[i64] } ?:{ *:[i32] }:$ptr, ?:{ *:[i64] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
41106 : /* 86947*/ /*Scope*/ 40, /*->86988*/
41107 : /* 86948*/ OPC_CheckPredicate, 38, // Predicate_atomic_or_global
41108 : /* 86950*/ OPC_SwitchType /*2 cases */, 16, MVT::i32,// ->86969
41109 : /* 86953*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41110 : /* 86955*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
41111 : /* 86958*/ OPC_EmitMergeInputChains1_0,
41112 : /* 86959*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_OR_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41113 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
41114 : // Src: (atomic_load_or:{ *:[i32] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$data)<<P:Predicate_atomic_or_global>> - Complexity = 7
41115 : // Dst: (GLOBAL_ATOMIC_OR_RTN:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
41116 : /* 86969*/ /*SwitchType*/ 16, MVT::i64,// ->86987
41117 : /* 86971*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41118 : /* 86973*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
41119 : /* 86976*/ OPC_EmitMergeInputChains1_0,
41120 : /* 86977*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_OR_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41121 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
41122 : // Src: (atomic_load_or:{ *:[i64] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$data)<<P:Predicate_atomic_or_global>> - Complexity = 7
41123 : // Dst: (GLOBAL_ATOMIC_OR_X2_RTN:{ *:[i64] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i64] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
41124 : /* 86987*/ 0, // EndSwitchType
41125 : /* 86988*/ /*Scope*/ 40, /*->87029*/
41126 : /* 86989*/ OPC_CheckPredicate, 39, // Predicate_atomic_or_flat
41127 : /* 86991*/ OPC_SwitchType /*2 cases */, 16, MVT::i32,// ->87010
41128 : /* 86994*/ OPC_CheckPatternPredicate, 20, // (Subtarget->hasFlatAddressSpace()) && (true)
41129 : /* 86996*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
41130 : /* 86999*/ OPC_EmitMergeInputChains1_0,
41131 : /* 87000*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_OR_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41132 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
41133 : // Src: (atomic_load_or:{ *:[i32] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata)<<P:Predicate_atomic_or_flat>> - Complexity = -3
41134 : // Dst: (FLAT_ATOMIC_OR_RTN:{ *:[i32] } i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
41135 : /* 87010*/ /*SwitchType*/ 16, MVT::i64,// ->87028
41136 : /* 87012*/ OPC_CheckPatternPredicate, 20, // (Subtarget->hasFlatAddressSpace()) && (true)
41137 : /* 87014*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
41138 : /* 87017*/ OPC_EmitMergeInputChains1_0,
41139 : /* 87018*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_OR_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41140 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
41141 : // Src: (atomic_load_or:{ *:[i64] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata)<<P:Predicate_atomic_or_flat>> - Complexity = -3
41142 : // Dst: (FLAT_ATOMIC_OR_X2_RTN:{ *:[i64] } i64:{ *:[i64] }:$vaddr, i64:{ *:[i64] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
41143 : /* 87028*/ 0, // EndSwitchType
41144 : /* 87029*/ /*Scope*/ 80, /*->87110*/
41145 : /* 87030*/ OPC_CheckPredicate, 38, // Predicate_atomic_or_global
41146 : /* 87032*/ OPC_SwitchType /*2 cases */, 36, MVT::i32,// ->87071
41147 : /* 87035*/ OPC_Scope, 16, /*->87053*/ // 2 children in Scope
41148 : /* 87037*/ OPC_CheckPatternPredicate, 21, // (Subtarget->hasFlatGlobalInsts()) && (true)
41149 : /* 87039*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
41150 : /* 87042*/ OPC_EmitMergeInputChains1_0,
41151 : /* 87043*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_OR_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41152 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
41153 : // Src: (atomic_load_or:{ *:[i32] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata)<<P:Predicate_atomic_or_global>> - Complexity = -3
41154 : // Dst: (GLOBAL_ATOMIC_OR_RTN:{ *:[i32] } i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
41155 : /* 87053*/ /*Scope*/ 16, /*->87070*/
41156 : /* 87054*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41157 : /* 87056*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
41158 : /* 87059*/ OPC_EmitMergeInputChains1_0,
41159 : /* 87060*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_OR_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41160 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
41161 : // Src: (atomic_load_or:{ *:[i32] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$data)<<P:Predicate_atomic_or_global>> - Complexity = -3
41162 : // Dst: (FLAT_ATOMIC_OR_RTN:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
41163 : /* 87070*/ 0, /*End of Scope*/
41164 : /* 87071*/ /*SwitchType*/ 36, MVT::i64,// ->87109
41165 : /* 87073*/ OPC_Scope, 16, /*->87091*/ // 2 children in Scope
41166 : /* 87075*/ OPC_CheckPatternPredicate, 21, // (Subtarget->hasFlatGlobalInsts()) && (true)
41167 : /* 87077*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
41168 : /* 87080*/ OPC_EmitMergeInputChains1_0,
41169 : /* 87081*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_OR_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41170 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
41171 : // Src: (atomic_load_or:{ *:[i64] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata)<<P:Predicate_atomic_or_global>> - Complexity = -3
41172 : // Dst: (GLOBAL_ATOMIC_OR_X2_RTN:{ *:[i64] } i64:{ *:[i64] }:$vaddr, i64:{ *:[i64] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
41173 : /* 87091*/ /*Scope*/ 16, /*->87108*/
41174 : /* 87092*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41175 : /* 87094*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
41176 : /* 87097*/ OPC_EmitMergeInputChains1_0,
41177 : /* 87098*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_OR_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41178 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
41179 : // Src: (atomic_load_or:{ *:[i64] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$data)<<P:Predicate_atomic_or_global>> - Complexity = -3
41180 : // Dst: (FLAT_ATOMIC_OR_X2_RTN:{ *:[i64] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i64] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
41181 : /* 87108*/ 0, /*End of Scope*/
41182 : /* 87109*/ 0, // EndSwitchType
41183 : /* 87110*/ 0, /*End of Scope*/
41184 : /* 87111*/ 0, /*End of Scope*/
41185 : /* 87112*/ /*SwitchOpcode*/ 118|128,2/*374*/, TARGET_VAL(ISD::ATOMIC_LOAD_XOR),// ->87490
41186 : /* 87116*/ OPC_RecordMemRef,
41187 : /* 87117*/ OPC_RecordNode, // #0 = 'atomic_load_xor' chained node
41188 : /* 87118*/ OPC_Scope, 84, /*->87204*/ // 5 children in Scope
41189 : /* 87120*/ OPC_RecordChild1, // #1 = $MUBUFAddr64Atomic:srsrc:vaddr:soffset:offset:slc
41190 : /* 87121*/ OPC_RecordChild2, // #2 = $vdata_in
41191 : /* 87122*/ OPC_CheckPredicate, 38, // Predicate_atomic_xor_global
41192 : /* 87124*/ OPC_SwitchType /*2 cases */, 37, MVT::i32,// ->87164
41193 : /* 87127*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41194 : /* 87129*/ OPC_Scope, 16, /*->87147*/ // 2 children in Scope
41195 : /* 87131*/ OPC_CheckComplexPat, /*CP*/20, /*#*/1, // SelectMUBUFAddr64:$ #3 #4 #5 #6 #7
41196 : /* 87134*/ OPC_EmitMergeInputChains1_0,
41197 : /* 87135*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_XOR_ADDR64_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41198 : MVT::i32, 6/*#Ops*/, 2, 4, 3, 5, 6, 7,
41199 : // Src: (atomic_load_xor:{ *:[i32] } (MUBUFAddr64Atomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata_in)<<P:Predicate_atomic_xor_global>> - Complexity = 22
41200 : // Dst: (BUFFER_ATOMIC_XOR_ADDR64_RTN:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
41201 : /* 87147*/ /*Scope*/ 15, /*->87163*/
41202 : /* 87148*/ OPC_CheckComplexPat, /*CP*/21, /*#*/1, // SelectMUBUFOffset:$ #3 #4 #5 #6
41203 : /* 87151*/ OPC_EmitMergeInputChains1_0,
41204 : /* 87152*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_XOR_OFFSET_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41205 : MVT::i32, 5/*#Ops*/, 2, 3, 4, 5, 6,
41206 : // Src: (atomic_load_xor:{ *:[i32] } (MUBUFOffsetAtomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata_in)<<P:Predicate_atomic_xor_global>> - Complexity = 19
41207 : // Dst: (BUFFER_ATOMIC_XOR_OFFSET_RTN:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
41208 : /* 87163*/ 0, /*End of Scope*/
41209 : /* 87164*/ /*SwitchType*/ 37, MVT::i64,// ->87203
41210 : /* 87166*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41211 : /* 87168*/ OPC_Scope, 16, /*->87186*/ // 2 children in Scope
41212 : /* 87170*/ OPC_CheckComplexPat, /*CP*/20, /*#*/1, // SelectMUBUFAddr64:$ #3 #4 #5 #6 #7
41213 : /* 87173*/ OPC_EmitMergeInputChains1_0,
41214 : /* 87174*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_XOR_X2_ADDR64_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41215 : MVT::i64, 6/*#Ops*/, 2, 4, 3, 5, 6, 7,
41216 : // Src: (atomic_load_xor:{ *:[i64] } (MUBUFAddr64Atomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata_in)<<P:Predicate_atomic_xor_global>> - Complexity = 22
41217 : // Dst: (BUFFER_ATOMIC_XOR_X2_ADDR64_RTN:{ *:[i64] } i64:{ *:[i64] }:$vdata_in, i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
41218 : /* 87186*/ /*Scope*/ 15, /*->87202*/
41219 : /* 87187*/ OPC_CheckComplexPat, /*CP*/21, /*#*/1, // SelectMUBUFOffset:$ #3 #4 #5 #6
41220 : /* 87190*/ OPC_EmitMergeInputChains1_0,
41221 : /* 87191*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_XOR_X2_OFFSET_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41222 : MVT::i64, 5/*#Ops*/, 2, 3, 4, 5, 6,
41223 : // Src: (atomic_load_xor:{ *:[i64] } (MUBUFOffsetAtomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata_in)<<P:Predicate_atomic_xor_global>> - Complexity = 19
41224 : // Dst: (BUFFER_ATOMIC_XOR_X2_OFFSET_RTN:{ *:[i64] } i64:{ *:[i64] }:$vdata_in, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
41225 : /* 87202*/ 0, /*End of Scope*/
41226 : /* 87203*/ 0, // EndSwitchType
41227 : /* 87204*/ /*Scope*/ 29, /*->87234*/
41228 : /* 87205*/ OPC_CaptureGlueInput,
41229 : /* 87206*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
41230 : /* 87207*/ OPC_RecordChild2, // #2 = $value
41231 : /* 87208*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_xor_local_m0
41232 : /* 87210*/ OPC_CheckType, MVT::i32,
41233 : /* 87212*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41234 : /* 87214*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
41235 : /* 87217*/ OPC_EmitMergeInputChains1_0,
41236 : /* 87218*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
41237 : /* 87221*/ OPC_EmitInteger, MVT::i1, 0,
41238 : /* 87224*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_XOR_RTN_B32), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
41239 : MVT::i32, 4/*#Ops*/, 3, 2, 5, 6,
41240 : // Src: (atomic_load_xor_glue:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i32:{ *:[i32] }:$value)<<P:Predicate_atomic_load_xor_local_m0>> - Complexity = 13
41241 : // Dst: (DS_XOR_RTN_B32:{ *:[i32] } ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
41242 : /* 87234*/ /*Scope*/ 28, /*->87263*/
41243 : /* 87235*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
41244 : /* 87236*/ OPC_RecordChild2, // #2 = $value
41245 : /* 87237*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_xor_local
41246 : /* 87239*/ OPC_CheckType, MVT::i32,
41247 : /* 87241*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41248 : /* 87243*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
41249 : /* 87246*/ OPC_EmitMergeInputChains1_0,
41250 : /* 87247*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
41251 : /* 87250*/ OPC_EmitInteger, MVT::i1, 0,
41252 : /* 87253*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_XOR_RTN_B32_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
41253 : MVT::i32, 4/*#Ops*/, 3, 2, 5, 6,
41254 : // Src: (atomic_load_xor:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i32:{ *:[i32] }:$value)<<P:Predicate_atomic_load_xor_local>> - Complexity = 13
41255 : // Dst: (DS_XOR_RTN_B32_gfx9:{ *:[i32] } ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
41256 : /* 87263*/ /*Scope*/ 29, /*->87293*/
41257 : /* 87264*/ OPC_CaptureGlueInput,
41258 : /* 87265*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
41259 : /* 87266*/ OPC_RecordChild2, // #2 = $value
41260 : /* 87267*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_xor_local_m0
41261 : /* 87269*/ OPC_CheckType, MVT::i64,
41262 : /* 87271*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41263 : /* 87273*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
41264 : /* 87276*/ OPC_EmitMergeInputChains1_0,
41265 : /* 87277*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
41266 : /* 87280*/ OPC_EmitInteger, MVT::i1, 0,
41267 : /* 87283*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_XOR_RTN_B64), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
41268 : MVT::i64, 4/*#Ops*/, 3, 2, 5, 6,
41269 : // Src: (atomic_load_xor_glue:{ *:[i64] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i64:{ *:[i64] }:$value)<<P:Predicate_atomic_load_xor_local_m0>> - Complexity = 13
41270 : // Dst: (DS_XOR_RTN_B64:{ *:[i64] } ?:{ *:[i32] }:$ptr, ?:{ *:[i64] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
41271 : /* 87293*/ /*Scope*/ 66|128,1/*194*/, /*->87489*/
41272 : /* 87295*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
41273 : /* 87296*/ OPC_RecordChild2, // #2 = $value
41274 : /* 87297*/ OPC_Scope, 26, /*->87325*/ // 4 children in Scope
41275 : /* 87299*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_xor_local
41276 : /* 87301*/ OPC_CheckType, MVT::i64,
41277 : /* 87303*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41278 : /* 87305*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
41279 : /* 87308*/ OPC_EmitMergeInputChains1_0,
41280 : /* 87309*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
41281 : /* 87312*/ OPC_EmitInteger, MVT::i1, 0,
41282 : /* 87315*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_XOR_RTN_B64_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
41283 : MVT::i64, 4/*#Ops*/, 3, 2, 5, 6,
41284 : // Src: (atomic_load_xor:{ *:[i64] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i64:{ *:[i64] }:$value)<<P:Predicate_atomic_load_xor_local>> - Complexity = 13
41285 : // Dst: (DS_XOR_RTN_B64_gfx9:{ *:[i64] } ?:{ *:[i32] }:$ptr, ?:{ *:[i64] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
41286 : /* 87325*/ /*Scope*/ 40, /*->87366*/
41287 : /* 87326*/ OPC_CheckPredicate, 38, // Predicate_atomic_xor_global
41288 : /* 87328*/ OPC_SwitchType /*2 cases */, 16, MVT::i32,// ->87347
41289 : /* 87331*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41290 : /* 87333*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
41291 : /* 87336*/ OPC_EmitMergeInputChains1_0,
41292 : /* 87337*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_XOR_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41293 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
41294 : // Src: (atomic_load_xor:{ *:[i32] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$data)<<P:Predicate_atomic_xor_global>> - Complexity = 7
41295 : // Dst: (GLOBAL_ATOMIC_XOR_RTN:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
41296 : /* 87347*/ /*SwitchType*/ 16, MVT::i64,// ->87365
41297 : /* 87349*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41298 : /* 87351*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
41299 : /* 87354*/ OPC_EmitMergeInputChains1_0,
41300 : /* 87355*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_XOR_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41301 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
41302 : // Src: (atomic_load_xor:{ *:[i64] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$data)<<P:Predicate_atomic_xor_global>> - Complexity = 7
41303 : // Dst: (GLOBAL_ATOMIC_XOR_X2_RTN:{ *:[i64] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i64] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
41304 : /* 87365*/ 0, // EndSwitchType
41305 : /* 87366*/ /*Scope*/ 40, /*->87407*/
41306 : /* 87367*/ OPC_CheckPredicate, 39, // Predicate_atomic_xor_flat
41307 : /* 87369*/ OPC_SwitchType /*2 cases */, 16, MVT::i32,// ->87388
41308 : /* 87372*/ OPC_CheckPatternPredicate, 20, // (Subtarget->hasFlatAddressSpace()) && (true)
41309 : /* 87374*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
41310 : /* 87377*/ OPC_EmitMergeInputChains1_0,
41311 : /* 87378*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_XOR_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41312 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
41313 : // Src: (atomic_load_xor:{ *:[i32] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata)<<P:Predicate_atomic_xor_flat>> - Complexity = -3
41314 : // Dst: (FLAT_ATOMIC_XOR_RTN:{ *:[i32] } i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
41315 : /* 87388*/ /*SwitchType*/ 16, MVT::i64,// ->87406
41316 : /* 87390*/ OPC_CheckPatternPredicate, 20, // (Subtarget->hasFlatAddressSpace()) && (true)
41317 : /* 87392*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
41318 : /* 87395*/ OPC_EmitMergeInputChains1_0,
41319 : /* 87396*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_XOR_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41320 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
41321 : // Src: (atomic_load_xor:{ *:[i64] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata)<<P:Predicate_atomic_xor_flat>> - Complexity = -3
41322 : // Dst: (FLAT_ATOMIC_XOR_X2_RTN:{ *:[i64] } i64:{ *:[i64] }:$vaddr, i64:{ *:[i64] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
41323 : /* 87406*/ 0, // EndSwitchType
41324 : /* 87407*/ /*Scope*/ 80, /*->87488*/
41325 : /* 87408*/ OPC_CheckPredicate, 38, // Predicate_atomic_xor_global
41326 : /* 87410*/ OPC_SwitchType /*2 cases */, 36, MVT::i32,// ->87449
41327 : /* 87413*/ OPC_Scope, 16, /*->87431*/ // 2 children in Scope
41328 : /* 87415*/ OPC_CheckPatternPredicate, 21, // (Subtarget->hasFlatGlobalInsts()) && (true)
41329 : /* 87417*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
41330 : /* 87420*/ OPC_EmitMergeInputChains1_0,
41331 : /* 87421*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_XOR_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41332 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
41333 : // Src: (atomic_load_xor:{ *:[i32] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata)<<P:Predicate_atomic_xor_global>> - Complexity = -3
41334 : // Dst: (GLOBAL_ATOMIC_XOR_RTN:{ *:[i32] } i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
41335 : /* 87431*/ /*Scope*/ 16, /*->87448*/
41336 : /* 87432*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41337 : /* 87434*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
41338 : /* 87437*/ OPC_EmitMergeInputChains1_0,
41339 : /* 87438*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_XOR_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41340 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
41341 : // Src: (atomic_load_xor:{ *:[i32] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$data)<<P:Predicate_atomic_xor_global>> - Complexity = -3
41342 : // Dst: (FLAT_ATOMIC_XOR_RTN:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
41343 : /* 87448*/ 0, /*End of Scope*/
41344 : /* 87449*/ /*SwitchType*/ 36, MVT::i64,// ->87487
41345 : /* 87451*/ OPC_Scope, 16, /*->87469*/ // 2 children in Scope
41346 : /* 87453*/ OPC_CheckPatternPredicate, 21, // (Subtarget->hasFlatGlobalInsts()) && (true)
41347 : /* 87455*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
41348 : /* 87458*/ OPC_EmitMergeInputChains1_0,
41349 : /* 87459*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_XOR_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41350 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
41351 : // Src: (atomic_load_xor:{ *:[i64] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata)<<P:Predicate_atomic_xor_global>> - Complexity = -3
41352 : // Dst: (GLOBAL_ATOMIC_XOR_X2_RTN:{ *:[i64] } i64:{ *:[i64] }:$vaddr, i64:{ *:[i64] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
41353 : /* 87469*/ /*Scope*/ 16, /*->87486*/
41354 : /* 87470*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41355 : /* 87472*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
41356 : /* 87475*/ OPC_EmitMergeInputChains1_0,
41357 : /* 87476*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_XOR_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41358 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
41359 : // Src: (atomic_load_xor:{ *:[i64] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$data)<<P:Predicate_atomic_xor_global>> - Complexity = -3
41360 : // Dst: (FLAT_ATOMIC_XOR_X2_RTN:{ *:[i64] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i64] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
41361 : /* 87486*/ 0, /*End of Scope*/
41362 : /* 87487*/ 0, // EndSwitchType
41363 : /* 87488*/ 0, /*End of Scope*/
41364 : /* 87489*/ 0, /*End of Scope*/
41365 : /* 87490*/ /*SwitchOpcode*/ 118|128,2/*374*/, TARGET_VAL(AMDGPUISD::ATOMIC_INC),// ->87868
41366 : /* 87494*/ OPC_RecordMemRef,
41367 : /* 87495*/ OPC_RecordNode, // #0 = 'SIatomic_inc' chained node
41368 : /* 87496*/ OPC_Scope, 84, /*->87582*/ // 5 children in Scope
41369 : /* 87498*/ OPC_RecordChild1, // #1 = $MUBUFAddr64Atomic:srsrc:vaddr:soffset:offset:slc
41370 : /* 87499*/ OPC_RecordChild2, // #2 = $vdata_in
41371 : /* 87500*/ OPC_CheckPredicate, 38, // Predicate_atomic_inc_global
41372 : /* 87502*/ OPC_SwitchType /*2 cases */, 37, MVT::i32,// ->87542
41373 : /* 87505*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41374 : /* 87507*/ OPC_Scope, 16, /*->87525*/ // 2 children in Scope
41375 : /* 87509*/ OPC_CheckComplexPat, /*CP*/20, /*#*/1, // SelectMUBUFAddr64:$ #3 #4 #5 #6 #7
41376 : /* 87512*/ OPC_EmitMergeInputChains1_0,
41377 : /* 87513*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_INC_ADDR64_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41378 : MVT::i32, 6/*#Ops*/, 2, 4, 3, 5, 6, 7,
41379 : // Src: (SIatomic_inc:{ *:[i32] } (MUBUFAddr64Atomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata_in)<<P:Predicate_atomic_inc_global>> - Complexity = 22
41380 : // Dst: (BUFFER_ATOMIC_INC_ADDR64_RTN:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
41381 : /* 87525*/ /*Scope*/ 15, /*->87541*/
41382 : /* 87526*/ OPC_CheckComplexPat, /*CP*/21, /*#*/1, // SelectMUBUFOffset:$ #3 #4 #5 #6
41383 : /* 87529*/ OPC_EmitMergeInputChains1_0,
41384 : /* 87530*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_INC_OFFSET_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41385 : MVT::i32, 5/*#Ops*/, 2, 3, 4, 5, 6,
41386 : // Src: (SIatomic_inc:{ *:[i32] } (MUBUFOffsetAtomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata_in)<<P:Predicate_atomic_inc_global>> - Complexity = 19
41387 : // Dst: (BUFFER_ATOMIC_INC_OFFSET_RTN:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
41388 : /* 87541*/ 0, /*End of Scope*/
41389 : /* 87542*/ /*SwitchType*/ 37, MVT::i64,// ->87581
41390 : /* 87544*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41391 : /* 87546*/ OPC_Scope, 16, /*->87564*/ // 2 children in Scope
41392 : /* 87548*/ OPC_CheckComplexPat, /*CP*/20, /*#*/1, // SelectMUBUFAddr64:$ #3 #4 #5 #6 #7
41393 : /* 87551*/ OPC_EmitMergeInputChains1_0,
41394 : /* 87552*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_INC_X2_ADDR64_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41395 : MVT::i64, 6/*#Ops*/, 2, 4, 3, 5, 6, 7,
41396 : // Src: (SIatomic_inc:{ *:[i64] } (MUBUFAddr64Atomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata_in)<<P:Predicate_atomic_inc_global>> - Complexity = 22
41397 : // Dst: (BUFFER_ATOMIC_INC_X2_ADDR64_RTN:{ *:[i64] } i64:{ *:[i64] }:$vdata_in, i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
41398 : /* 87564*/ /*Scope*/ 15, /*->87580*/
41399 : /* 87565*/ OPC_CheckComplexPat, /*CP*/21, /*#*/1, // SelectMUBUFOffset:$ #3 #4 #5 #6
41400 : /* 87568*/ OPC_EmitMergeInputChains1_0,
41401 : /* 87569*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_INC_X2_OFFSET_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41402 : MVT::i64, 5/*#Ops*/, 2, 3, 4, 5, 6,
41403 : // Src: (SIatomic_inc:{ *:[i64] } (MUBUFOffsetAtomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata_in)<<P:Predicate_atomic_inc_global>> - Complexity = 19
41404 : // Dst: (BUFFER_ATOMIC_INC_X2_OFFSET_RTN:{ *:[i64] } i64:{ *:[i64] }:$vdata_in, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
41405 : /* 87580*/ 0, /*End of Scope*/
41406 : /* 87581*/ 0, // EndSwitchType
41407 : /* 87582*/ /*Scope*/ 29, /*->87612*/
41408 : /* 87583*/ OPC_CaptureGlueInput,
41409 : /* 87584*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
41410 : /* 87585*/ OPC_RecordChild2, // #2 = $value
41411 : /* 87586*/ OPC_CheckPredicate, 18, // Predicate_atomic_inc_local_m0
41412 : /* 87588*/ OPC_CheckType, MVT::i32,
41413 : /* 87590*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41414 : /* 87592*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
41415 : /* 87595*/ OPC_EmitMergeInputChains1_0,
41416 : /* 87596*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
41417 : /* 87599*/ OPC_EmitInteger, MVT::i1, 0,
41418 : /* 87602*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_INC_RTN_U32), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
41419 : MVT::i32, 4/*#Ops*/, 3, 2, 5, 6,
41420 : // Src: (atomic_inc_glue:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i32:{ *:[i32] }:$value)<<P:Predicate_atomic_inc_local_m0>> - Complexity = 13
41421 : // Dst: (DS_INC_RTN_U32:{ *:[i32] } ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
41422 : /* 87612*/ /*Scope*/ 28, /*->87641*/
41423 : /* 87613*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
41424 : /* 87614*/ OPC_RecordChild2, // #2 = $value
41425 : /* 87615*/ OPC_CheckPredicate, 18, // Predicate_atomic_inc_local
41426 : /* 87617*/ OPC_CheckType, MVT::i32,
41427 : /* 87619*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41428 : /* 87621*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
41429 : /* 87624*/ OPC_EmitMergeInputChains1_0,
41430 : /* 87625*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
41431 : /* 87628*/ OPC_EmitInteger, MVT::i1, 0,
41432 : /* 87631*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_INC_RTN_U32_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
41433 : MVT::i32, 4/*#Ops*/, 3, 2, 5, 6,
41434 : // Src: (SIatomic_inc:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i32:{ *:[i32] }:$value)<<P:Predicate_atomic_inc_local>> - Complexity = 13
41435 : // Dst: (DS_INC_RTN_U32_gfx9:{ *:[i32] } ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
41436 : /* 87641*/ /*Scope*/ 29, /*->87671*/
41437 : /* 87642*/ OPC_CaptureGlueInput,
41438 : /* 87643*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
41439 : /* 87644*/ OPC_RecordChild2, // #2 = $value
41440 : /* 87645*/ OPC_CheckPredicate, 18, // Predicate_atomic_inc_local_m0
41441 : /* 87647*/ OPC_CheckType, MVT::i64,
41442 : /* 87649*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41443 : /* 87651*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
41444 : /* 87654*/ OPC_EmitMergeInputChains1_0,
41445 : /* 87655*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
41446 : /* 87658*/ OPC_EmitInteger, MVT::i1, 0,
41447 : /* 87661*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_INC_RTN_U64), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
41448 : MVT::i64, 4/*#Ops*/, 3, 2, 5, 6,
41449 : // Src: (atomic_inc_glue:{ *:[i64] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i64:{ *:[i64] }:$value)<<P:Predicate_atomic_inc_local_m0>> - Complexity = 13
41450 : // Dst: (DS_INC_RTN_U64:{ *:[i64] } ?:{ *:[i32] }:$ptr, ?:{ *:[i64] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
41451 : /* 87671*/ /*Scope*/ 66|128,1/*194*/, /*->87867*/
41452 : /* 87673*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
41453 : /* 87674*/ OPC_RecordChild2, // #2 = $value
41454 : /* 87675*/ OPC_Scope, 26, /*->87703*/ // 4 children in Scope
41455 : /* 87677*/ OPC_CheckPredicate, 18, // Predicate_atomic_inc_local
41456 : /* 87679*/ OPC_CheckType, MVT::i64,
41457 : /* 87681*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41458 : /* 87683*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
41459 : /* 87686*/ OPC_EmitMergeInputChains1_0,
41460 : /* 87687*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
41461 : /* 87690*/ OPC_EmitInteger, MVT::i1, 0,
41462 : /* 87693*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_INC_RTN_U64_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
41463 : MVT::i64, 4/*#Ops*/, 3, 2, 5, 6,
41464 : // Src: (SIatomic_inc:{ *:[i64] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i64:{ *:[i64] }:$value)<<P:Predicate_atomic_inc_local>> - Complexity = 13
41465 : // Dst: (DS_INC_RTN_U64_gfx9:{ *:[i64] } ?:{ *:[i32] }:$ptr, ?:{ *:[i64] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
41466 : /* 87703*/ /*Scope*/ 40, /*->87744*/
41467 : /* 87704*/ OPC_CheckPredicate, 38, // Predicate_atomic_inc_global
41468 : /* 87706*/ OPC_SwitchType /*2 cases */, 16, MVT::i32,// ->87725
41469 : /* 87709*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41470 : /* 87711*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
41471 : /* 87714*/ OPC_EmitMergeInputChains1_0,
41472 : /* 87715*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_INC_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41473 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
41474 : // Src: (SIatomic_inc:{ *:[i32] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$data)<<P:Predicate_atomic_inc_global>> - Complexity = 7
41475 : // Dst: (GLOBAL_ATOMIC_INC_RTN:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
41476 : /* 87725*/ /*SwitchType*/ 16, MVT::i64,// ->87743
41477 : /* 87727*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41478 : /* 87729*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
41479 : /* 87732*/ OPC_EmitMergeInputChains1_0,
41480 : /* 87733*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_INC_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41481 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
41482 : // Src: (SIatomic_inc:{ *:[i64] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$data)<<P:Predicate_atomic_inc_global>> - Complexity = 7
41483 : // Dst: (GLOBAL_ATOMIC_INC_X2_RTN:{ *:[i64] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i64] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
41484 : /* 87743*/ 0, // EndSwitchType
41485 : /* 87744*/ /*Scope*/ 40, /*->87785*/
41486 : /* 87745*/ OPC_CheckPredicate, 39, // Predicate_atomic_inc_flat
41487 : /* 87747*/ OPC_SwitchType /*2 cases */, 16, MVT::i32,// ->87766
41488 : /* 87750*/ OPC_CheckPatternPredicate, 20, // (Subtarget->hasFlatAddressSpace()) && (true)
41489 : /* 87752*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
41490 : /* 87755*/ OPC_EmitMergeInputChains1_0,
41491 : /* 87756*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_INC_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41492 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
41493 : // Src: (SIatomic_inc:{ *:[i32] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata)<<P:Predicate_atomic_inc_flat>> - Complexity = -3
41494 : // Dst: (FLAT_ATOMIC_INC_RTN:{ *:[i32] } i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
41495 : /* 87766*/ /*SwitchType*/ 16, MVT::i64,// ->87784
41496 : /* 87768*/ OPC_CheckPatternPredicate, 20, // (Subtarget->hasFlatAddressSpace()) && (true)
41497 : /* 87770*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
41498 : /* 87773*/ OPC_EmitMergeInputChains1_0,
41499 : /* 87774*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_INC_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41500 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
41501 : // Src: (SIatomic_inc:{ *:[i64] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata)<<P:Predicate_atomic_inc_flat>> - Complexity = -3
41502 : // Dst: (FLAT_ATOMIC_INC_X2_RTN:{ *:[i64] } i64:{ *:[i64] }:$vaddr, i64:{ *:[i64] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
41503 : /* 87784*/ 0, // EndSwitchType
41504 : /* 87785*/ /*Scope*/ 80, /*->87866*/
41505 : /* 87786*/ OPC_CheckPredicate, 38, // Predicate_atomic_inc_global
41506 : /* 87788*/ OPC_SwitchType /*2 cases */, 36, MVT::i32,// ->87827
41507 : /* 87791*/ OPC_Scope, 16, /*->87809*/ // 2 children in Scope
41508 : /* 87793*/ OPC_CheckPatternPredicate, 21, // (Subtarget->hasFlatGlobalInsts()) && (true)
41509 : /* 87795*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
41510 : /* 87798*/ OPC_EmitMergeInputChains1_0,
41511 : /* 87799*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_INC_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41512 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
41513 : // Src: (SIatomic_inc:{ *:[i32] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata)<<P:Predicate_atomic_inc_global>> - Complexity = -3
41514 : // Dst: (GLOBAL_ATOMIC_INC_RTN:{ *:[i32] } i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
41515 : /* 87809*/ /*Scope*/ 16, /*->87826*/
41516 : /* 87810*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41517 : /* 87812*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
41518 : /* 87815*/ OPC_EmitMergeInputChains1_0,
41519 : /* 87816*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_INC_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41520 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
41521 : // Src: (SIatomic_inc:{ *:[i32] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$data)<<P:Predicate_atomic_inc_global>> - Complexity = -3
41522 : // Dst: (FLAT_ATOMIC_INC_RTN:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
41523 : /* 87826*/ 0, /*End of Scope*/
41524 : /* 87827*/ /*SwitchType*/ 36, MVT::i64,// ->87865
41525 : /* 87829*/ OPC_Scope, 16, /*->87847*/ // 2 children in Scope
41526 : /* 87831*/ OPC_CheckPatternPredicate, 21, // (Subtarget->hasFlatGlobalInsts()) && (true)
41527 : /* 87833*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
41528 : /* 87836*/ OPC_EmitMergeInputChains1_0,
41529 : /* 87837*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_INC_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41530 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
41531 : // Src: (SIatomic_inc:{ *:[i64] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata)<<P:Predicate_atomic_inc_global>> - Complexity = -3
41532 : // Dst: (GLOBAL_ATOMIC_INC_X2_RTN:{ *:[i64] } i64:{ *:[i64] }:$vaddr, i64:{ *:[i64] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
41533 : /* 87847*/ /*Scope*/ 16, /*->87864*/
41534 : /* 87848*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41535 : /* 87850*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
41536 : /* 87853*/ OPC_EmitMergeInputChains1_0,
41537 : /* 87854*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_INC_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41538 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
41539 : // Src: (SIatomic_inc:{ *:[i64] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$data)<<P:Predicate_atomic_inc_global>> - Complexity = -3
41540 : // Dst: (FLAT_ATOMIC_INC_X2_RTN:{ *:[i64] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i64] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
41541 : /* 87864*/ 0, /*End of Scope*/
41542 : /* 87865*/ 0, // EndSwitchType
41543 : /* 87866*/ 0, /*End of Scope*/
41544 : /* 87867*/ 0, /*End of Scope*/
41545 : /* 87868*/ /*SwitchOpcode*/ 118|128,2/*374*/, TARGET_VAL(AMDGPUISD::ATOMIC_DEC),// ->88246
41546 : /* 87872*/ OPC_RecordMemRef,
41547 : /* 87873*/ OPC_RecordNode, // #0 = 'SIatomic_dec' chained node
41548 : /* 87874*/ OPC_Scope, 84, /*->87960*/ // 5 children in Scope
41549 : /* 87876*/ OPC_RecordChild1, // #1 = $MUBUFAddr64Atomic:srsrc:vaddr:soffset:offset:slc
41550 : /* 87877*/ OPC_RecordChild2, // #2 = $vdata_in
41551 : /* 87878*/ OPC_CheckPredicate, 38, // Predicate_atomic_dec_global
41552 : /* 87880*/ OPC_SwitchType /*2 cases */, 37, MVT::i32,// ->87920
41553 : /* 87883*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41554 : /* 87885*/ OPC_Scope, 16, /*->87903*/ // 2 children in Scope
41555 : /* 87887*/ OPC_CheckComplexPat, /*CP*/20, /*#*/1, // SelectMUBUFAddr64:$ #3 #4 #5 #6 #7
41556 : /* 87890*/ OPC_EmitMergeInputChains1_0,
41557 : /* 87891*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_DEC_ADDR64_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41558 : MVT::i32, 6/*#Ops*/, 2, 4, 3, 5, 6, 7,
41559 : // Src: (SIatomic_dec:{ *:[i32] } (MUBUFAddr64Atomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata_in)<<P:Predicate_atomic_dec_global>> - Complexity = 22
41560 : // Dst: (BUFFER_ATOMIC_DEC_ADDR64_RTN:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
41561 : /* 87903*/ /*Scope*/ 15, /*->87919*/
41562 : /* 87904*/ OPC_CheckComplexPat, /*CP*/21, /*#*/1, // SelectMUBUFOffset:$ #3 #4 #5 #6
41563 : /* 87907*/ OPC_EmitMergeInputChains1_0,
41564 : /* 87908*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_DEC_OFFSET_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41565 : MVT::i32, 5/*#Ops*/, 2, 3, 4, 5, 6,
41566 : // Src: (SIatomic_dec:{ *:[i32] } (MUBUFOffsetAtomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata_in)<<P:Predicate_atomic_dec_global>> - Complexity = 19
41567 : // Dst: (BUFFER_ATOMIC_DEC_OFFSET_RTN:{ *:[i32] } i32:{ *:[i32] }:$vdata_in, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
41568 : /* 87919*/ 0, /*End of Scope*/
41569 : /* 87920*/ /*SwitchType*/ 37, MVT::i64,// ->87959
41570 : /* 87922*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41571 : /* 87924*/ OPC_Scope, 16, /*->87942*/ // 2 children in Scope
41572 : /* 87926*/ OPC_CheckComplexPat, /*CP*/20, /*#*/1, // SelectMUBUFAddr64:$ #3 #4 #5 #6 #7
41573 : /* 87929*/ OPC_EmitMergeInputChains1_0,
41574 : /* 87930*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_DEC_X2_ADDR64_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41575 : MVT::i64, 6/*#Ops*/, 2, 4, 3, 5, 6, 7,
41576 : // Src: (SIatomic_dec:{ *:[i64] } (MUBUFAddr64Atomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata_in)<<P:Predicate_atomic_dec_global>> - Complexity = 22
41577 : // Dst: (BUFFER_ATOMIC_DEC_X2_ADDR64_RTN:{ *:[i64] } i64:{ *:[i64] }:$vdata_in, i64:{ *:[i64] }:$vaddr, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
41578 : /* 87942*/ /*Scope*/ 15, /*->87958*/
41579 : /* 87943*/ OPC_CheckComplexPat, /*CP*/21, /*#*/1, // SelectMUBUFOffset:$ #3 #4 #5 #6
41580 : /* 87946*/ OPC_EmitMergeInputChains1_0,
41581 : /* 87947*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_ATOMIC_DEC_X2_OFFSET_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41582 : MVT::i64, 5/*#Ops*/, 2, 3, 4, 5, 6,
41583 : // Src: (SIatomic_dec:{ *:[i64] } (MUBUFOffsetAtomic:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata_in)<<P:Predicate_atomic_dec_global>> - Complexity = 19
41584 : // Dst: (BUFFER_ATOMIC_DEC_X2_OFFSET_RTN:{ *:[i64] } i64:{ *:[i64] }:$vdata_in, v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
41585 : /* 87958*/ 0, /*End of Scope*/
41586 : /* 87959*/ 0, // EndSwitchType
41587 : /* 87960*/ /*Scope*/ 29, /*->87990*/
41588 : /* 87961*/ OPC_CaptureGlueInput,
41589 : /* 87962*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
41590 : /* 87963*/ OPC_RecordChild2, // #2 = $value
41591 : /* 87964*/ OPC_CheckPredicate, 18, // Predicate_atomic_dec_local_m0
41592 : /* 87966*/ OPC_CheckType, MVT::i32,
41593 : /* 87968*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41594 : /* 87970*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
41595 : /* 87973*/ OPC_EmitMergeInputChains1_0,
41596 : /* 87974*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
41597 : /* 87977*/ OPC_EmitInteger, MVT::i1, 0,
41598 : /* 87980*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_DEC_RTN_U32), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
41599 : MVT::i32, 4/*#Ops*/, 3, 2, 5, 6,
41600 : // Src: (atomic_dec_glue:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i32:{ *:[i32] }:$value)<<P:Predicate_atomic_dec_local_m0>> - Complexity = 13
41601 : // Dst: (DS_DEC_RTN_U32:{ *:[i32] } ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
41602 : /* 87990*/ /*Scope*/ 28, /*->88019*/
41603 : /* 87991*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
41604 : /* 87992*/ OPC_RecordChild2, // #2 = $value
41605 : /* 87993*/ OPC_CheckPredicate, 18, // Predicate_atomic_dec_local
41606 : /* 87995*/ OPC_CheckType, MVT::i32,
41607 : /* 87997*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41608 : /* 87999*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
41609 : /* 88002*/ OPC_EmitMergeInputChains1_0,
41610 : /* 88003*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
41611 : /* 88006*/ OPC_EmitInteger, MVT::i1, 0,
41612 : /* 88009*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_DEC_RTN_U32_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
41613 : MVT::i32, 4/*#Ops*/, 3, 2, 5, 6,
41614 : // Src: (SIatomic_dec:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i32:{ *:[i32] }:$value)<<P:Predicate_atomic_dec_local>> - Complexity = 13
41615 : // Dst: (DS_DEC_RTN_U32_gfx9:{ *:[i32] } ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
41616 : /* 88019*/ /*Scope*/ 29, /*->88049*/
41617 : /* 88020*/ OPC_CaptureGlueInput,
41618 : /* 88021*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
41619 : /* 88022*/ OPC_RecordChild2, // #2 = $value
41620 : /* 88023*/ OPC_CheckPredicate, 18, // Predicate_atomic_dec_local_m0
41621 : /* 88025*/ OPC_CheckType, MVT::i64,
41622 : /* 88027*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41623 : /* 88029*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
41624 : /* 88032*/ OPC_EmitMergeInputChains1_0,
41625 : /* 88033*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
41626 : /* 88036*/ OPC_EmitInteger, MVT::i1, 0,
41627 : /* 88039*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_DEC_RTN_U64), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
41628 : MVT::i64, 4/*#Ops*/, 3, 2, 5, 6,
41629 : // Src: (atomic_dec_glue:{ *:[i64] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i64:{ *:[i64] }:$value)<<P:Predicate_atomic_dec_local_m0>> - Complexity = 13
41630 : // Dst: (DS_DEC_RTN_U64:{ *:[i64] } ?:{ *:[i32] }:$ptr, ?:{ *:[i64] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
41631 : /* 88049*/ /*Scope*/ 66|128,1/*194*/, /*->88245*/
41632 : /* 88051*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
41633 : /* 88052*/ OPC_RecordChild2, // #2 = $value
41634 : /* 88053*/ OPC_Scope, 26, /*->88081*/ // 4 children in Scope
41635 : /* 88055*/ OPC_CheckPredicate, 18, // Predicate_atomic_dec_local
41636 : /* 88057*/ OPC_CheckType, MVT::i64,
41637 : /* 88059*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41638 : /* 88061*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
41639 : /* 88064*/ OPC_EmitMergeInputChains1_0,
41640 : /* 88065*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
41641 : /* 88068*/ OPC_EmitInteger, MVT::i1, 0,
41642 : /* 88071*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_DEC_RTN_U64_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
41643 : MVT::i64, 4/*#Ops*/, 3, 2, 5, 6,
41644 : // Src: (SIatomic_dec:{ *:[i64] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i64:{ *:[i64] }:$value)<<P:Predicate_atomic_dec_local>> - Complexity = 13
41645 : // Dst: (DS_DEC_RTN_U64_gfx9:{ *:[i64] } ?:{ *:[i32] }:$ptr, ?:{ *:[i64] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
41646 : /* 88081*/ /*Scope*/ 40, /*->88122*/
41647 : /* 88082*/ OPC_CheckPredicate, 38, // Predicate_atomic_dec_global
41648 : /* 88084*/ OPC_SwitchType /*2 cases */, 16, MVT::i32,// ->88103
41649 : /* 88087*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41650 : /* 88089*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
41651 : /* 88092*/ OPC_EmitMergeInputChains1_0,
41652 : /* 88093*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_DEC_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41653 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
41654 : // Src: (SIatomic_dec:{ *:[i32] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$data)<<P:Predicate_atomic_dec_global>> - Complexity = 7
41655 : // Dst: (GLOBAL_ATOMIC_DEC_RTN:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
41656 : /* 88103*/ /*SwitchType*/ 16, MVT::i64,// ->88121
41657 : /* 88105*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41658 : /* 88107*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
41659 : /* 88110*/ OPC_EmitMergeInputChains1_0,
41660 : /* 88111*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_DEC_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41661 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
41662 : // Src: (SIatomic_dec:{ *:[i64] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$data)<<P:Predicate_atomic_dec_global>> - Complexity = 7
41663 : // Dst: (GLOBAL_ATOMIC_DEC_X2_RTN:{ *:[i64] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i64] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
41664 : /* 88121*/ 0, // EndSwitchType
41665 : /* 88122*/ /*Scope*/ 40, /*->88163*/
41666 : /* 88123*/ OPC_CheckPredicate, 39, // Predicate_atomic_dec_flat
41667 : /* 88125*/ OPC_SwitchType /*2 cases */, 16, MVT::i32,// ->88144
41668 : /* 88128*/ OPC_CheckPatternPredicate, 20, // (Subtarget->hasFlatAddressSpace()) && (true)
41669 : /* 88130*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
41670 : /* 88133*/ OPC_EmitMergeInputChains1_0,
41671 : /* 88134*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_DEC_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41672 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
41673 : // Src: (SIatomic_dec:{ *:[i32] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata)<<P:Predicate_atomic_dec_flat>> - Complexity = -3
41674 : // Dst: (FLAT_ATOMIC_DEC_RTN:{ *:[i32] } i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
41675 : /* 88144*/ /*SwitchType*/ 16, MVT::i64,// ->88162
41676 : /* 88146*/ OPC_CheckPatternPredicate, 20, // (Subtarget->hasFlatAddressSpace()) && (true)
41677 : /* 88148*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
41678 : /* 88151*/ OPC_EmitMergeInputChains1_0,
41679 : /* 88152*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_DEC_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41680 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
41681 : // Src: (SIatomic_dec:{ *:[i64] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata)<<P:Predicate_atomic_dec_flat>> - Complexity = -3
41682 : // Dst: (FLAT_ATOMIC_DEC_X2_RTN:{ *:[i64] } i64:{ *:[i64] }:$vaddr, i64:{ *:[i64] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
41683 : /* 88162*/ 0, // EndSwitchType
41684 : /* 88163*/ /*Scope*/ 80, /*->88244*/
41685 : /* 88164*/ OPC_CheckPredicate, 38, // Predicate_atomic_dec_global
41686 : /* 88166*/ OPC_SwitchType /*2 cases */, 36, MVT::i32,// ->88205
41687 : /* 88169*/ OPC_Scope, 16, /*->88187*/ // 2 children in Scope
41688 : /* 88171*/ OPC_CheckPatternPredicate, 21, // (Subtarget->hasFlatGlobalInsts()) && (true)
41689 : /* 88173*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
41690 : /* 88176*/ OPC_EmitMergeInputChains1_0,
41691 : /* 88177*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_DEC_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41692 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
41693 : // Src: (SIatomic_dec:{ *:[i32] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$vdata)<<P:Predicate_atomic_dec_global>> - Complexity = -3
41694 : // Dst: (GLOBAL_ATOMIC_DEC_RTN:{ *:[i32] } i64:{ *:[i64] }:$vaddr, i32:{ *:[i32] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
41695 : /* 88187*/ /*Scope*/ 16, /*->88204*/
41696 : /* 88188*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41697 : /* 88190*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
41698 : /* 88193*/ OPC_EmitMergeInputChains1_0,
41699 : /* 88194*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_DEC_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41700 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
41701 : // Src: (SIatomic_dec:{ *:[i32] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i32:{ *:[i32] }:$data)<<P:Predicate_atomic_dec_global>> - Complexity = -3
41702 : // Dst: (FLAT_ATOMIC_DEC_RTN:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i32] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
41703 : /* 88204*/ 0, /*End of Scope*/
41704 : /* 88205*/ /*SwitchType*/ 36, MVT::i64,// ->88243
41705 : /* 88207*/ OPC_Scope, 16, /*->88225*/ // 2 children in Scope
41706 : /* 88209*/ OPC_CheckPatternPredicate, 21, // (Subtarget->hasFlatGlobalInsts()) && (true)
41707 : /* 88211*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
41708 : /* 88214*/ OPC_EmitMergeInputChains1_0,
41709 : /* 88215*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_DEC_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41710 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
41711 : // Src: (SIatomic_dec:{ *:[i64] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$vdata)<<P:Predicate_atomic_dec_global>> - Complexity = -3
41712 : // Dst: (GLOBAL_ATOMIC_DEC_X2_RTN:{ *:[i64] } i64:{ *:[i64] }:$vaddr, i64:{ *:[i64] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
41713 : /* 88225*/ /*Scope*/ 16, /*->88242*/
41714 : /* 88226*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41715 : /* 88228*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
41716 : /* 88231*/ OPC_EmitMergeInputChains1_0,
41717 : /* 88232*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_DEC_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
41718 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
41719 : // Src: (SIatomic_dec:{ *:[i64] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), i64:{ *:[i64] }:$data)<<P:Predicate_atomic_dec_global>> - Complexity = -3
41720 : // Dst: (FLAT_ATOMIC_DEC_X2_RTN:{ *:[i64] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i64] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
41721 : /* 88242*/ 0, /*End of Scope*/
41722 : /* 88243*/ 0, // EndSwitchType
41723 : /* 88244*/ 0, /*End of Scope*/
41724 : /* 88245*/ 0, /*End of Scope*/
41725 : /* 88246*/ /*SwitchOpcode*/ 17|128,11/*1425*/, TARGET_VAL(AMDGPUISD::SETCC),// ->89675
41726 : /* 88250*/ OPC_RecordChild0, // #0 = $VOP3Mods:src0:src0_modifiers
41727 : /* 88251*/ OPC_Scope, 65|128,2/*321*/, /*->88575*/ // 6 children in Scope
41728 : /* 88254*/ OPC_CheckChild0Type, MVT::f32,
41729 : /* 88256*/ OPC_RecordChild1, // #1 = $VOP3Mods:src1:src1_modifiers
41730 : /* 88257*/ OPC_MoveChild2,
41731 : /* 88258*/ OPC_CheckOpcode, TARGET_VAL(ISD::CONDCODE),
41732 : /* 88261*/ OPC_Scope, 25, /*->88288*/ // 12 children in Scope
41733 : /* 88263*/ OPC_CheckPredicate, 40, // Predicate_COND_OEQ
41734 : /* 88265*/ OPC_MoveParent,
41735 : /* 88266*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41736 : /* 88268*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
41737 : /* 88271*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #4 #5
41738 : /* 88274*/ OPC_EmitInteger, MVT::i1, 0,
41739 : /* 88277*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_EQ_F32_e64), 0,
41740 : MVT::i64, 5/*#Ops*/, 3, 2, 5, 4, 6,
41741 : // Src: (AMDGPUsetcc:{ *:[i64] } (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_OEQ>>) - Complexity = 21
41742 : // Dst: (V_CMP_EQ_F32_e64:{ *:[i64] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f32] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f32] }:$src1, 0:{ *:[i1] })
41743 : /* 88288*/ /*Scope*/ 25, /*->88314*/
41744 : /* 88289*/ OPC_CheckPredicate, 41, // Predicate_COND_ONE
41745 : /* 88291*/ OPC_MoveParent,
41746 : /* 88292*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41747 : /* 88294*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
41748 : /* 88297*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #4 #5
41749 : /* 88300*/ OPC_EmitInteger, MVT::i1, 0,
41750 : /* 88303*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NEQ_F32_e64), 0,
41751 : MVT::i64, 5/*#Ops*/, 3, 2, 5, 4, 6,
41752 : // Src: (AMDGPUsetcc:{ *:[i64] } (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_ONE>>) - Complexity = 21
41753 : // Dst: (V_CMP_NEQ_F32_e64:{ *:[i64] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f32] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f32] }:$src1, 0:{ *:[i1] })
41754 : /* 88314*/ /*Scope*/ 25, /*->88340*/
41755 : /* 88315*/ OPC_CheckPredicate, 42, // Predicate_COND_OGT
41756 : /* 88317*/ OPC_MoveParent,
41757 : /* 88318*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41758 : /* 88320*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
41759 : /* 88323*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #4 #5
41760 : /* 88326*/ OPC_EmitInteger, MVT::i1, 0,
41761 : /* 88329*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_GT_F32_e64), 0,
41762 : MVT::i64, 5/*#Ops*/, 3, 2, 5, 4, 6,
41763 : // Src: (AMDGPUsetcc:{ *:[i64] } (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_OGT>>) - Complexity = 21
41764 : // Dst: (V_CMP_GT_F32_e64:{ *:[i64] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f32] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f32] }:$src1, 0:{ *:[i1] })
41765 : /* 88340*/ /*Scope*/ 25, /*->88366*/
41766 : /* 88341*/ OPC_CheckPredicate, 43, // Predicate_COND_OGE
41767 : /* 88343*/ OPC_MoveParent,
41768 : /* 88344*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41769 : /* 88346*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
41770 : /* 88349*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #4 #5
41771 : /* 88352*/ OPC_EmitInteger, MVT::i1, 0,
41772 : /* 88355*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_GE_F32_e64), 0,
41773 : MVT::i64, 5/*#Ops*/, 3, 2, 5, 4, 6,
41774 : // Src: (AMDGPUsetcc:{ *:[i64] } (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_OGE>>) - Complexity = 21
41775 : // Dst: (V_CMP_GE_F32_e64:{ *:[i64] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f32] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f32] }:$src1, 0:{ *:[i1] })
41776 : /* 88366*/ /*Scope*/ 25, /*->88392*/
41777 : /* 88367*/ OPC_CheckPredicate, 44, // Predicate_COND_OLT
41778 : /* 88369*/ OPC_MoveParent,
41779 : /* 88370*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41780 : /* 88372*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
41781 : /* 88375*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #4 #5
41782 : /* 88378*/ OPC_EmitInteger, MVT::i1, 0,
41783 : /* 88381*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LT_F32_e64), 0,
41784 : MVT::i64, 5/*#Ops*/, 3, 2, 5, 4, 6,
41785 : // Src: (AMDGPUsetcc:{ *:[i64] } (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_OLT>>) - Complexity = 21
41786 : // Dst: (V_CMP_LT_F32_e64:{ *:[i64] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f32] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f32] }:$src1, 0:{ *:[i1] })
41787 : /* 88392*/ /*Scope*/ 25, /*->88418*/
41788 : /* 88393*/ OPC_CheckPredicate, 45, // Predicate_COND_OLE
41789 : /* 88395*/ OPC_MoveParent,
41790 : /* 88396*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41791 : /* 88398*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
41792 : /* 88401*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #4 #5
41793 : /* 88404*/ OPC_EmitInteger, MVT::i1, 0,
41794 : /* 88407*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LE_F32_e64), 0,
41795 : MVT::i64, 5/*#Ops*/, 3, 2, 5, 4, 6,
41796 : // Src: (AMDGPUsetcc:{ *:[i64] } (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_OLE>>) - Complexity = 21
41797 : // Dst: (V_CMP_LE_F32_e64:{ *:[i64] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f32] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f32] }:$src1, 0:{ *:[i1] })
41798 : /* 88418*/ /*Scope*/ 25, /*->88444*/
41799 : /* 88419*/ OPC_CheckPredicate, 46, // Predicate_COND_UEQ
41800 : /* 88421*/ OPC_MoveParent,
41801 : /* 88422*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41802 : /* 88424*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
41803 : /* 88427*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #4 #5
41804 : /* 88430*/ OPC_EmitInteger, MVT::i1, 0,
41805 : /* 88433*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NLG_F32_e64), 0,
41806 : MVT::i64, 5/*#Ops*/, 3, 2, 5, 4, 6,
41807 : // Src: (AMDGPUsetcc:{ *:[i64] } (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_UEQ>>) - Complexity = 21
41808 : // Dst: (V_CMP_NLG_F32_e64:{ *:[i64] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f32] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f32] }:$src1, 0:{ *:[i1] })
41809 : /* 88444*/ /*Scope*/ 25, /*->88470*/
41810 : /* 88445*/ OPC_CheckPredicate, 47, // Predicate_COND_UNE
41811 : /* 88447*/ OPC_MoveParent,
41812 : /* 88448*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41813 : /* 88450*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
41814 : /* 88453*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #4 #5
41815 : /* 88456*/ OPC_EmitInteger, MVT::i1, 0,
41816 : /* 88459*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NEQ_F32_e64), 0,
41817 : MVT::i64, 5/*#Ops*/, 3, 2, 5, 4, 6,
41818 : // Src: (AMDGPUsetcc:{ *:[i64] } (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_UNE>>) - Complexity = 21
41819 : // Dst: (V_CMP_NEQ_F32_e64:{ *:[i64] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f32] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f32] }:$src1, 0:{ *:[i1] })
41820 : /* 88470*/ /*Scope*/ 25, /*->88496*/
41821 : /* 88471*/ OPC_CheckPredicate, 48, // Predicate_COND_UGT
41822 : /* 88473*/ OPC_MoveParent,
41823 : /* 88474*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41824 : /* 88476*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
41825 : /* 88479*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #4 #5
41826 : /* 88482*/ OPC_EmitInteger, MVT::i1, 0,
41827 : /* 88485*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NLE_F32_e64), 0,
41828 : MVT::i64, 5/*#Ops*/, 3, 2, 5, 4, 6,
41829 : // Src: (AMDGPUsetcc:{ *:[i64] } (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_UGT>>) - Complexity = 21
41830 : // Dst: (V_CMP_NLE_F32_e64:{ *:[i64] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f32] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f32] }:$src1, 0:{ *:[i1] })
41831 : /* 88496*/ /*Scope*/ 25, /*->88522*/
41832 : /* 88497*/ OPC_CheckPredicate, 49, // Predicate_COND_UGE
41833 : /* 88499*/ OPC_MoveParent,
41834 : /* 88500*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41835 : /* 88502*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
41836 : /* 88505*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #4 #5
41837 : /* 88508*/ OPC_EmitInteger, MVT::i1, 0,
41838 : /* 88511*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NLT_F32_e64), 0,
41839 : MVT::i64, 5/*#Ops*/, 3, 2, 5, 4, 6,
41840 : // Src: (AMDGPUsetcc:{ *:[i64] } (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_UGE>>) - Complexity = 21
41841 : // Dst: (V_CMP_NLT_F32_e64:{ *:[i64] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f32] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f32] }:$src1, 0:{ *:[i1] })
41842 : /* 88522*/ /*Scope*/ 25, /*->88548*/
41843 : /* 88523*/ OPC_CheckPredicate, 50, // Predicate_COND_ULT
41844 : /* 88525*/ OPC_MoveParent,
41845 : /* 88526*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41846 : /* 88528*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
41847 : /* 88531*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #4 #5
41848 : /* 88534*/ OPC_EmitInteger, MVT::i1, 0,
41849 : /* 88537*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NGE_F32_e64), 0,
41850 : MVT::i64, 5/*#Ops*/, 3, 2, 5, 4, 6,
41851 : // Src: (AMDGPUsetcc:{ *:[i64] } (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_ULT>>) - Complexity = 21
41852 : // Dst: (V_CMP_NGE_F32_e64:{ *:[i64] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f32] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f32] }:$src1, 0:{ *:[i1] })
41853 : /* 88548*/ /*Scope*/ 25, /*->88574*/
41854 : /* 88549*/ OPC_CheckPredicate, 51, // Predicate_COND_ULE
41855 : /* 88551*/ OPC_MoveParent,
41856 : /* 88552*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41857 : /* 88554*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
41858 : /* 88557*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #4 #5
41859 : /* 88560*/ OPC_EmitInteger, MVT::i1, 0,
41860 : /* 88563*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NGT_F32_e64), 0,
41861 : MVT::i64, 5/*#Ops*/, 3, 2, 5, 4, 6,
41862 : // Src: (AMDGPUsetcc:{ *:[i64] } (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_ULE>>) - Complexity = 21
41863 : // Dst: (V_CMP_NGT_F32_e64:{ *:[i64] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f32] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f32] }:$src1, 0:{ *:[i1] })
41864 : /* 88574*/ 0, /*End of Scope*/
41865 : /* 88575*/ /*Scope*/ 65|128,2/*321*/, /*->88898*/
41866 : /* 88577*/ OPC_CheckChild0Type, MVT::f64,
41867 : /* 88579*/ OPC_RecordChild1, // #1 = $VOP3Mods:src1:src1_modifiers
41868 : /* 88580*/ OPC_MoveChild2,
41869 : /* 88581*/ OPC_CheckOpcode, TARGET_VAL(ISD::CONDCODE),
41870 : /* 88584*/ OPC_Scope, 25, /*->88611*/ // 12 children in Scope
41871 : /* 88586*/ OPC_CheckPredicate, 40, // Predicate_COND_OEQ
41872 : /* 88588*/ OPC_MoveParent,
41873 : /* 88589*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41874 : /* 88591*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
41875 : /* 88594*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #4 #5
41876 : /* 88597*/ OPC_EmitInteger, MVT::i1, 0,
41877 : /* 88600*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_EQ_F64_e64), 0,
41878 : MVT::i64, 5/*#Ops*/, 3, 2, 5, 4, 6,
41879 : // Src: (AMDGPUsetcc:{ *:[i64] } (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_OEQ>>) - Complexity = 21
41880 : // Dst: (V_CMP_EQ_F64_e64:{ *:[i64] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f64] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f64] }:$src1, 0:{ *:[i1] })
41881 : /* 88611*/ /*Scope*/ 25, /*->88637*/
41882 : /* 88612*/ OPC_CheckPredicate, 41, // Predicate_COND_ONE
41883 : /* 88614*/ OPC_MoveParent,
41884 : /* 88615*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41885 : /* 88617*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
41886 : /* 88620*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #4 #5
41887 : /* 88623*/ OPC_EmitInteger, MVT::i1, 0,
41888 : /* 88626*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NEQ_F64_e64), 0,
41889 : MVT::i64, 5/*#Ops*/, 3, 2, 5, 4, 6,
41890 : // Src: (AMDGPUsetcc:{ *:[i64] } (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_ONE>>) - Complexity = 21
41891 : // Dst: (V_CMP_NEQ_F64_e64:{ *:[i64] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f64] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f64] }:$src1, 0:{ *:[i1] })
41892 : /* 88637*/ /*Scope*/ 25, /*->88663*/
41893 : /* 88638*/ OPC_CheckPredicate, 42, // Predicate_COND_OGT
41894 : /* 88640*/ OPC_MoveParent,
41895 : /* 88641*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41896 : /* 88643*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
41897 : /* 88646*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #4 #5
41898 : /* 88649*/ OPC_EmitInteger, MVT::i1, 0,
41899 : /* 88652*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_GT_F64_e64), 0,
41900 : MVT::i64, 5/*#Ops*/, 3, 2, 5, 4, 6,
41901 : // Src: (AMDGPUsetcc:{ *:[i64] } (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_OGT>>) - Complexity = 21
41902 : // Dst: (V_CMP_GT_F64_e64:{ *:[i64] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f64] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f64] }:$src1, 0:{ *:[i1] })
41903 : /* 88663*/ /*Scope*/ 25, /*->88689*/
41904 : /* 88664*/ OPC_CheckPredicate, 43, // Predicate_COND_OGE
41905 : /* 88666*/ OPC_MoveParent,
41906 : /* 88667*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41907 : /* 88669*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
41908 : /* 88672*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #4 #5
41909 : /* 88675*/ OPC_EmitInteger, MVT::i1, 0,
41910 : /* 88678*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_GE_F64_e64), 0,
41911 : MVT::i64, 5/*#Ops*/, 3, 2, 5, 4, 6,
41912 : // Src: (AMDGPUsetcc:{ *:[i64] } (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_OGE>>) - Complexity = 21
41913 : // Dst: (V_CMP_GE_F64_e64:{ *:[i64] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f64] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f64] }:$src1, 0:{ *:[i1] })
41914 : /* 88689*/ /*Scope*/ 25, /*->88715*/
41915 : /* 88690*/ OPC_CheckPredicate, 44, // Predicate_COND_OLT
41916 : /* 88692*/ OPC_MoveParent,
41917 : /* 88693*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41918 : /* 88695*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
41919 : /* 88698*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #4 #5
41920 : /* 88701*/ OPC_EmitInteger, MVT::i1, 0,
41921 : /* 88704*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LT_F64_e64), 0,
41922 : MVT::i64, 5/*#Ops*/, 3, 2, 5, 4, 6,
41923 : // Src: (AMDGPUsetcc:{ *:[i64] } (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_OLT>>) - Complexity = 21
41924 : // Dst: (V_CMP_LT_F64_e64:{ *:[i64] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f64] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f64] }:$src1, 0:{ *:[i1] })
41925 : /* 88715*/ /*Scope*/ 25, /*->88741*/
41926 : /* 88716*/ OPC_CheckPredicate, 45, // Predicate_COND_OLE
41927 : /* 88718*/ OPC_MoveParent,
41928 : /* 88719*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41929 : /* 88721*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
41930 : /* 88724*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #4 #5
41931 : /* 88727*/ OPC_EmitInteger, MVT::i1, 0,
41932 : /* 88730*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LE_F64_e64), 0,
41933 : MVT::i64, 5/*#Ops*/, 3, 2, 5, 4, 6,
41934 : // Src: (AMDGPUsetcc:{ *:[i64] } (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_OLE>>) - Complexity = 21
41935 : // Dst: (V_CMP_LE_F64_e64:{ *:[i64] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f64] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f64] }:$src1, 0:{ *:[i1] })
41936 : /* 88741*/ /*Scope*/ 25, /*->88767*/
41937 : /* 88742*/ OPC_CheckPredicate, 46, // Predicate_COND_UEQ
41938 : /* 88744*/ OPC_MoveParent,
41939 : /* 88745*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41940 : /* 88747*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
41941 : /* 88750*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #4 #5
41942 : /* 88753*/ OPC_EmitInteger, MVT::i1, 0,
41943 : /* 88756*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NLG_F64_e64), 0,
41944 : MVT::i64, 5/*#Ops*/, 3, 2, 5, 4, 6,
41945 : // Src: (AMDGPUsetcc:{ *:[i64] } (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_UEQ>>) - Complexity = 21
41946 : // Dst: (V_CMP_NLG_F64_e64:{ *:[i64] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f64] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f64] }:$src1, 0:{ *:[i1] })
41947 : /* 88767*/ /*Scope*/ 25, /*->88793*/
41948 : /* 88768*/ OPC_CheckPredicate, 47, // Predicate_COND_UNE
41949 : /* 88770*/ OPC_MoveParent,
41950 : /* 88771*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41951 : /* 88773*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
41952 : /* 88776*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #4 #5
41953 : /* 88779*/ OPC_EmitInteger, MVT::i1, 0,
41954 : /* 88782*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NEQ_F64_e64), 0,
41955 : MVT::i64, 5/*#Ops*/, 3, 2, 5, 4, 6,
41956 : // Src: (AMDGPUsetcc:{ *:[i64] } (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_UNE>>) - Complexity = 21
41957 : // Dst: (V_CMP_NEQ_F64_e64:{ *:[i64] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f64] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f64] }:$src1, 0:{ *:[i1] })
41958 : /* 88793*/ /*Scope*/ 25, /*->88819*/
41959 : /* 88794*/ OPC_CheckPredicate, 48, // Predicate_COND_UGT
41960 : /* 88796*/ OPC_MoveParent,
41961 : /* 88797*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41962 : /* 88799*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
41963 : /* 88802*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #4 #5
41964 : /* 88805*/ OPC_EmitInteger, MVT::i1, 0,
41965 : /* 88808*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NLE_F64_e64), 0,
41966 : MVT::i64, 5/*#Ops*/, 3, 2, 5, 4, 6,
41967 : // Src: (AMDGPUsetcc:{ *:[i64] } (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_UGT>>) - Complexity = 21
41968 : // Dst: (V_CMP_NLE_F64_e64:{ *:[i64] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f64] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f64] }:$src1, 0:{ *:[i1] })
41969 : /* 88819*/ /*Scope*/ 25, /*->88845*/
41970 : /* 88820*/ OPC_CheckPredicate, 49, // Predicate_COND_UGE
41971 : /* 88822*/ OPC_MoveParent,
41972 : /* 88823*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41973 : /* 88825*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
41974 : /* 88828*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #4 #5
41975 : /* 88831*/ OPC_EmitInteger, MVT::i1, 0,
41976 : /* 88834*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NLT_F64_e64), 0,
41977 : MVT::i64, 5/*#Ops*/, 3, 2, 5, 4, 6,
41978 : // Src: (AMDGPUsetcc:{ *:[i64] } (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_UGE>>) - Complexity = 21
41979 : // Dst: (V_CMP_NLT_F64_e64:{ *:[i64] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f64] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f64] }:$src1, 0:{ *:[i1] })
41980 : /* 88845*/ /*Scope*/ 25, /*->88871*/
41981 : /* 88846*/ OPC_CheckPredicate, 50, // Predicate_COND_ULT
41982 : /* 88848*/ OPC_MoveParent,
41983 : /* 88849*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41984 : /* 88851*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
41985 : /* 88854*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #4 #5
41986 : /* 88857*/ OPC_EmitInteger, MVT::i1, 0,
41987 : /* 88860*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NGE_F64_e64), 0,
41988 : MVT::i64, 5/*#Ops*/, 3, 2, 5, 4, 6,
41989 : // Src: (AMDGPUsetcc:{ *:[i64] } (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_ULT>>) - Complexity = 21
41990 : // Dst: (V_CMP_NGE_F64_e64:{ *:[i64] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f64] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f64] }:$src1, 0:{ *:[i1] })
41991 : /* 88871*/ /*Scope*/ 25, /*->88897*/
41992 : /* 88872*/ OPC_CheckPredicate, 51, // Predicate_COND_ULE
41993 : /* 88874*/ OPC_MoveParent,
41994 : /* 88875*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
41995 : /* 88877*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
41996 : /* 88880*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #4 #5
41997 : /* 88883*/ OPC_EmitInteger, MVT::i1, 0,
41998 : /* 88886*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NGT_F64_e64), 0,
41999 : MVT::i64, 5/*#Ops*/, 3, 2, 5, 4, 6,
42000 : // Src: (AMDGPUsetcc:{ *:[i64] } (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_ULE>>) - Complexity = 21
42001 : // Dst: (V_CMP_NGT_F64_e64:{ *:[i64] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f64] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f64] }:$src1, 0:{ *:[i1] })
42002 : /* 88897*/ 0, /*End of Scope*/
42003 : /* 88898*/ /*Scope*/ 65|128,2/*321*/, /*->89221*/
42004 : /* 88900*/ OPC_CheckChild0Type, MVT::f16,
42005 : /* 88902*/ OPC_RecordChild1, // #1 = $VOP3Mods:src1:src1_modifiers
42006 : /* 88903*/ OPC_MoveChild2,
42007 : /* 88904*/ OPC_CheckOpcode, TARGET_VAL(ISD::CONDCODE),
42008 : /* 88907*/ OPC_Scope, 25, /*->88934*/ // 12 children in Scope
42009 : /* 88909*/ OPC_CheckPredicate, 40, // Predicate_COND_OEQ
42010 : /* 88911*/ OPC_MoveParent,
42011 : /* 88912*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42012 : /* 88914*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
42013 : /* 88917*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #4 #5
42014 : /* 88920*/ OPC_EmitInteger, MVT::i1, 0,
42015 : /* 88923*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_EQ_F16_e64), 0,
42016 : MVT::i64, 5/*#Ops*/, 3, 2, 5, 4, 6,
42017 : // Src: (AMDGPUsetcc:{ *:[i64] } (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_OEQ>>) - Complexity = 21
42018 : // Dst: (V_CMP_EQ_F16_e64:{ *:[i64] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f16] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f16] }:$src1, 0:{ *:[i1] })
42019 : /* 88934*/ /*Scope*/ 25, /*->88960*/
42020 : /* 88935*/ OPC_CheckPredicate, 41, // Predicate_COND_ONE
42021 : /* 88937*/ OPC_MoveParent,
42022 : /* 88938*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42023 : /* 88940*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
42024 : /* 88943*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #4 #5
42025 : /* 88946*/ OPC_EmitInteger, MVT::i1, 0,
42026 : /* 88949*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NEQ_F16_e64), 0,
42027 : MVT::i64, 5/*#Ops*/, 3, 2, 5, 4, 6,
42028 : // Src: (AMDGPUsetcc:{ *:[i64] } (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_ONE>>) - Complexity = 21
42029 : // Dst: (V_CMP_NEQ_F16_e64:{ *:[i64] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f16] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f16] }:$src1, 0:{ *:[i1] })
42030 : /* 88960*/ /*Scope*/ 25, /*->88986*/
42031 : /* 88961*/ OPC_CheckPredicate, 42, // Predicate_COND_OGT
42032 : /* 88963*/ OPC_MoveParent,
42033 : /* 88964*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42034 : /* 88966*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
42035 : /* 88969*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #4 #5
42036 : /* 88972*/ OPC_EmitInteger, MVT::i1, 0,
42037 : /* 88975*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_GT_F16_e64), 0,
42038 : MVT::i64, 5/*#Ops*/, 3, 2, 5, 4, 6,
42039 : // Src: (AMDGPUsetcc:{ *:[i64] } (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_OGT>>) - Complexity = 21
42040 : // Dst: (V_CMP_GT_F16_e64:{ *:[i64] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f16] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f16] }:$src1, 0:{ *:[i1] })
42041 : /* 88986*/ /*Scope*/ 25, /*->89012*/
42042 : /* 88987*/ OPC_CheckPredicate, 43, // Predicate_COND_OGE
42043 : /* 88989*/ OPC_MoveParent,
42044 : /* 88990*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42045 : /* 88992*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
42046 : /* 88995*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #4 #5
42047 : /* 88998*/ OPC_EmitInteger, MVT::i1, 0,
42048 : /* 89001*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_GE_F16_e64), 0,
42049 : MVT::i64, 5/*#Ops*/, 3, 2, 5, 4, 6,
42050 : // Src: (AMDGPUsetcc:{ *:[i64] } (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_OGE>>) - Complexity = 21
42051 : // Dst: (V_CMP_GE_F16_e64:{ *:[i64] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f16] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f16] }:$src1, 0:{ *:[i1] })
42052 : /* 89012*/ /*Scope*/ 25, /*->89038*/
42053 : /* 89013*/ OPC_CheckPredicate, 44, // Predicate_COND_OLT
42054 : /* 89015*/ OPC_MoveParent,
42055 : /* 89016*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42056 : /* 89018*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
42057 : /* 89021*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #4 #5
42058 : /* 89024*/ OPC_EmitInteger, MVT::i1, 0,
42059 : /* 89027*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LT_F16_e64), 0,
42060 : MVT::i64, 5/*#Ops*/, 3, 2, 5, 4, 6,
42061 : // Src: (AMDGPUsetcc:{ *:[i64] } (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_OLT>>) - Complexity = 21
42062 : // Dst: (V_CMP_LT_F16_e64:{ *:[i64] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f16] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f16] }:$src1, 0:{ *:[i1] })
42063 : /* 89038*/ /*Scope*/ 25, /*->89064*/
42064 : /* 89039*/ OPC_CheckPredicate, 45, // Predicate_COND_OLE
42065 : /* 89041*/ OPC_MoveParent,
42066 : /* 89042*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42067 : /* 89044*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
42068 : /* 89047*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #4 #5
42069 : /* 89050*/ OPC_EmitInteger, MVT::i1, 0,
42070 : /* 89053*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LE_F16_e64), 0,
42071 : MVT::i64, 5/*#Ops*/, 3, 2, 5, 4, 6,
42072 : // Src: (AMDGPUsetcc:{ *:[i64] } (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_OLE>>) - Complexity = 21
42073 : // Dst: (V_CMP_LE_F16_e64:{ *:[i64] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f16] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f16] }:$src1, 0:{ *:[i1] })
42074 : /* 89064*/ /*Scope*/ 25, /*->89090*/
42075 : /* 89065*/ OPC_CheckPredicate, 46, // Predicate_COND_UEQ
42076 : /* 89067*/ OPC_MoveParent,
42077 : /* 89068*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42078 : /* 89070*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
42079 : /* 89073*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #4 #5
42080 : /* 89076*/ OPC_EmitInteger, MVT::i1, 0,
42081 : /* 89079*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NLG_F16_e64), 0,
42082 : MVT::i64, 5/*#Ops*/, 3, 2, 5, 4, 6,
42083 : // Src: (AMDGPUsetcc:{ *:[i64] } (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_UEQ>>) - Complexity = 21
42084 : // Dst: (V_CMP_NLG_F16_e64:{ *:[i64] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f16] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f16] }:$src1, 0:{ *:[i1] })
42085 : /* 89090*/ /*Scope*/ 25, /*->89116*/
42086 : /* 89091*/ OPC_CheckPredicate, 47, // Predicate_COND_UNE
42087 : /* 89093*/ OPC_MoveParent,
42088 : /* 89094*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42089 : /* 89096*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
42090 : /* 89099*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #4 #5
42091 : /* 89102*/ OPC_EmitInteger, MVT::i1, 0,
42092 : /* 89105*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NEQ_F16_e64), 0,
42093 : MVT::i64, 5/*#Ops*/, 3, 2, 5, 4, 6,
42094 : // Src: (AMDGPUsetcc:{ *:[i64] } (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_UNE>>) - Complexity = 21
42095 : // Dst: (V_CMP_NEQ_F16_e64:{ *:[i64] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f16] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f16] }:$src1, 0:{ *:[i1] })
42096 : /* 89116*/ /*Scope*/ 25, /*->89142*/
42097 : /* 89117*/ OPC_CheckPredicate, 48, // Predicate_COND_UGT
42098 : /* 89119*/ OPC_MoveParent,
42099 : /* 89120*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42100 : /* 89122*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
42101 : /* 89125*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #4 #5
42102 : /* 89128*/ OPC_EmitInteger, MVT::i1, 0,
42103 : /* 89131*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NLE_F16_e64), 0,
42104 : MVT::i64, 5/*#Ops*/, 3, 2, 5, 4, 6,
42105 : // Src: (AMDGPUsetcc:{ *:[i64] } (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_UGT>>) - Complexity = 21
42106 : // Dst: (V_CMP_NLE_F16_e64:{ *:[i64] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f16] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f16] }:$src1, 0:{ *:[i1] })
42107 : /* 89142*/ /*Scope*/ 25, /*->89168*/
42108 : /* 89143*/ OPC_CheckPredicate, 49, // Predicate_COND_UGE
42109 : /* 89145*/ OPC_MoveParent,
42110 : /* 89146*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42111 : /* 89148*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
42112 : /* 89151*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #4 #5
42113 : /* 89154*/ OPC_EmitInteger, MVT::i1, 0,
42114 : /* 89157*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NLT_F16_e64), 0,
42115 : MVT::i64, 5/*#Ops*/, 3, 2, 5, 4, 6,
42116 : // Src: (AMDGPUsetcc:{ *:[i64] } (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_UGE>>) - Complexity = 21
42117 : // Dst: (V_CMP_NLT_F16_e64:{ *:[i64] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f16] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f16] }:$src1, 0:{ *:[i1] })
42118 : /* 89168*/ /*Scope*/ 25, /*->89194*/
42119 : /* 89169*/ OPC_CheckPredicate, 50, // Predicate_COND_ULT
42120 : /* 89171*/ OPC_MoveParent,
42121 : /* 89172*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42122 : /* 89174*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
42123 : /* 89177*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #4 #5
42124 : /* 89180*/ OPC_EmitInteger, MVT::i1, 0,
42125 : /* 89183*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NGE_F16_e64), 0,
42126 : MVT::i64, 5/*#Ops*/, 3, 2, 5, 4, 6,
42127 : // Src: (AMDGPUsetcc:{ *:[i64] } (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_ULT>>) - Complexity = 21
42128 : // Dst: (V_CMP_NGE_F16_e64:{ *:[i64] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f16] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f16] }:$src1, 0:{ *:[i1] })
42129 : /* 89194*/ /*Scope*/ 25, /*->89220*/
42130 : /* 89195*/ OPC_CheckPredicate, 51, // Predicate_COND_ULE
42131 : /* 89197*/ OPC_MoveParent,
42132 : /* 89198*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42133 : /* 89200*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
42134 : /* 89203*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #4 #5
42135 : /* 89206*/ OPC_EmitInteger, MVT::i1, 0,
42136 : /* 89209*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NGT_F16_e64), 0,
42137 : MVT::i64, 5/*#Ops*/, 3, 2, 5, 4, 6,
42138 : // Src: (AMDGPUsetcc:{ *:[i64] } (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_ULE>>) - Complexity = 21
42139 : // Dst: (V_CMP_NGT_F16_e64:{ *:[i64] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f16] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f16] }:$src1, 0:{ *:[i1] })
42140 : /* 89220*/ 0, /*End of Scope*/
42141 : /* 89221*/ /*Scope*/ 21|128,1/*149*/, /*->89372*/
42142 : /* 89223*/ OPC_CheckChild0Type, MVT::i32,
42143 : /* 89225*/ OPC_RecordChild1, // #1 = $src1
42144 : /* 89226*/ OPC_MoveChild2,
42145 : /* 89227*/ OPC_CheckOpcode, TARGET_VAL(ISD::CONDCODE),
42146 : /* 89230*/ OPC_Scope, 13, /*->89245*/ // 10 children in Scope
42147 : /* 89232*/ OPC_CheckPredicate, 52, // Predicate_COND_EQ
42148 : /* 89234*/ OPC_MoveParent,
42149 : /* 89235*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42150 : /* 89237*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_EQ_U32_e64), 0,
42151 : MVT::i64, 2/*#Ops*/, 0, 1,
42152 : // Src: (AMDGPUsetcc:{ *:[i64] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_EQ>>) - Complexity = 3
42153 : // Dst: (V_CMP_EQ_U32_e64:{ *:[i64] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1)
42154 : /* 89245*/ /*Scope*/ 13, /*->89259*/
42155 : /* 89246*/ OPC_CheckPredicate, 53, // Predicate_COND_NE
42156 : /* 89248*/ OPC_MoveParent,
42157 : /* 89249*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42158 : /* 89251*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NE_U32_e64), 0,
42159 : MVT::i64, 2/*#Ops*/, 0, 1,
42160 : // Src: (AMDGPUsetcc:{ *:[i64] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NE>>) - Complexity = 3
42161 : // Dst: (V_CMP_NE_U32_e64:{ *:[i64] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1)
42162 : /* 89259*/ /*Scope*/ 13, /*->89273*/
42163 : /* 89260*/ OPC_CheckPredicate, 48, // Predicate_COND_UGT
42164 : /* 89262*/ OPC_MoveParent,
42165 : /* 89263*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42166 : /* 89265*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_GT_U32_e64), 0,
42167 : MVT::i64, 2/*#Ops*/, 0, 1,
42168 : // Src: (AMDGPUsetcc:{ *:[i64] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_UGT>>) - Complexity = 3
42169 : // Dst: (V_CMP_GT_U32_e64:{ *:[i64] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1)
42170 : /* 89273*/ /*Scope*/ 13, /*->89287*/
42171 : /* 89274*/ OPC_CheckPredicate, 49, // Predicate_COND_UGE
42172 : /* 89276*/ OPC_MoveParent,
42173 : /* 89277*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42174 : /* 89279*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_GE_U32_e64), 0,
42175 : MVT::i64, 2/*#Ops*/, 0, 1,
42176 : // Src: (AMDGPUsetcc:{ *:[i64] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_UGE>>) - Complexity = 3
42177 : // Dst: (V_CMP_GE_U32_e64:{ *:[i64] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1)
42178 : /* 89287*/ /*Scope*/ 13, /*->89301*/
42179 : /* 89288*/ OPC_CheckPredicate, 50, // Predicate_COND_ULT
42180 : /* 89290*/ OPC_MoveParent,
42181 : /* 89291*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42182 : /* 89293*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LT_U32_e64), 0,
42183 : MVT::i64, 2/*#Ops*/, 0, 1,
42184 : // Src: (AMDGPUsetcc:{ *:[i64] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_ULT>>) - Complexity = 3
42185 : // Dst: (V_CMP_LT_U32_e64:{ *:[i64] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1)
42186 : /* 89301*/ /*Scope*/ 13, /*->89315*/
42187 : /* 89302*/ OPC_CheckPredicate, 51, // Predicate_COND_ULE
42188 : /* 89304*/ OPC_MoveParent,
42189 : /* 89305*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42190 : /* 89307*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LE_U32_e64), 0,
42191 : MVT::i64, 2/*#Ops*/, 0, 1,
42192 : // Src: (AMDGPUsetcc:{ *:[i64] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_ULE>>) - Complexity = 3
42193 : // Dst: (V_CMP_LE_U32_e64:{ *:[i64] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1)
42194 : /* 89315*/ /*Scope*/ 13, /*->89329*/
42195 : /* 89316*/ OPC_CheckPredicate, 54, // Predicate_COND_SGT
42196 : /* 89318*/ OPC_MoveParent,
42197 : /* 89319*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42198 : /* 89321*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_GT_I32_e64), 0,
42199 : MVT::i64, 2/*#Ops*/, 0, 1,
42200 : // Src: (AMDGPUsetcc:{ *:[i64] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_SGT>>) - Complexity = 3
42201 : // Dst: (V_CMP_GT_I32_e64:{ *:[i64] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1)
42202 : /* 89329*/ /*Scope*/ 13, /*->89343*/
42203 : /* 89330*/ OPC_CheckPredicate, 55, // Predicate_COND_SGE
42204 : /* 89332*/ OPC_MoveParent,
42205 : /* 89333*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42206 : /* 89335*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_GE_I32_e64), 0,
42207 : MVT::i64, 2/*#Ops*/, 0, 1,
42208 : // Src: (AMDGPUsetcc:{ *:[i64] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_SGE>>) - Complexity = 3
42209 : // Dst: (V_CMP_GE_I32_e64:{ *:[i64] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1)
42210 : /* 89343*/ /*Scope*/ 13, /*->89357*/
42211 : /* 89344*/ OPC_CheckPredicate, 56, // Predicate_COND_SLT
42212 : /* 89346*/ OPC_MoveParent,
42213 : /* 89347*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42214 : /* 89349*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LT_I32_e64), 0,
42215 : MVT::i64, 2/*#Ops*/, 0, 1,
42216 : // Src: (AMDGPUsetcc:{ *:[i64] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_SLT>>) - Complexity = 3
42217 : // Dst: (V_CMP_LT_I32_e64:{ *:[i64] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1)
42218 : /* 89357*/ /*Scope*/ 13, /*->89371*/
42219 : /* 89358*/ OPC_CheckPredicate, 57, // Predicate_COND_SLE
42220 : /* 89360*/ OPC_MoveParent,
42221 : /* 89361*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42222 : /* 89363*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LE_I32_e64), 0,
42223 : MVT::i64, 2/*#Ops*/, 0, 1,
42224 : // Src: (AMDGPUsetcc:{ *:[i64] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_SLE>>) - Complexity = 3
42225 : // Dst: (V_CMP_LE_I32_e64:{ *:[i64] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1)
42226 : /* 89371*/ 0, /*End of Scope*/
42227 : /* 89372*/ /*Scope*/ 21|128,1/*149*/, /*->89523*/
42228 : /* 89374*/ OPC_CheckChild0Type, MVT::i64,
42229 : /* 89376*/ OPC_RecordChild1, // #1 = $src1
42230 : /* 89377*/ OPC_MoveChild2,
42231 : /* 89378*/ OPC_CheckOpcode, TARGET_VAL(ISD::CONDCODE),
42232 : /* 89381*/ OPC_Scope, 13, /*->89396*/ // 10 children in Scope
42233 : /* 89383*/ OPC_CheckPredicate, 52, // Predicate_COND_EQ
42234 : /* 89385*/ OPC_MoveParent,
42235 : /* 89386*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42236 : /* 89388*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_EQ_U64_e64), 0,
42237 : MVT::i64, 2/*#Ops*/, 0, 1,
42238 : // Src: (AMDGPUsetcc:{ *:[i64] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_EQ>>) - Complexity = 3
42239 : // Dst: (V_CMP_EQ_U64_e64:{ *:[i64] } ?:{ *:[i64] }:$src0, ?:{ *:[i64] }:$src1)
42240 : /* 89396*/ /*Scope*/ 13, /*->89410*/
42241 : /* 89397*/ OPC_CheckPredicate, 53, // Predicate_COND_NE
42242 : /* 89399*/ OPC_MoveParent,
42243 : /* 89400*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42244 : /* 89402*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NE_U64_e64), 0,
42245 : MVT::i64, 2/*#Ops*/, 0, 1,
42246 : // Src: (AMDGPUsetcc:{ *:[i64] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NE>>) - Complexity = 3
42247 : // Dst: (V_CMP_NE_U64_e64:{ *:[i64] } ?:{ *:[i64] }:$src0, ?:{ *:[i64] }:$src1)
42248 : /* 89410*/ /*Scope*/ 13, /*->89424*/
42249 : /* 89411*/ OPC_CheckPredicate, 48, // Predicate_COND_UGT
42250 : /* 89413*/ OPC_MoveParent,
42251 : /* 89414*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42252 : /* 89416*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_GT_U64_e64), 0,
42253 : MVT::i64, 2/*#Ops*/, 0, 1,
42254 : // Src: (AMDGPUsetcc:{ *:[i64] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_UGT>>) - Complexity = 3
42255 : // Dst: (V_CMP_GT_U64_e64:{ *:[i64] } ?:{ *:[i64] }:$src0, ?:{ *:[i64] }:$src1)
42256 : /* 89424*/ /*Scope*/ 13, /*->89438*/
42257 : /* 89425*/ OPC_CheckPredicate, 49, // Predicate_COND_UGE
42258 : /* 89427*/ OPC_MoveParent,
42259 : /* 89428*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42260 : /* 89430*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_GE_U64_e64), 0,
42261 : MVT::i64, 2/*#Ops*/, 0, 1,
42262 : // Src: (AMDGPUsetcc:{ *:[i64] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_UGE>>) - Complexity = 3
42263 : // Dst: (V_CMP_GE_U64_e64:{ *:[i64] } ?:{ *:[i64] }:$src0, ?:{ *:[i64] }:$src1)
42264 : /* 89438*/ /*Scope*/ 13, /*->89452*/
42265 : /* 89439*/ OPC_CheckPredicate, 50, // Predicate_COND_ULT
42266 : /* 89441*/ OPC_MoveParent,
42267 : /* 89442*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42268 : /* 89444*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LT_U64_e64), 0,
42269 : MVT::i64, 2/*#Ops*/, 0, 1,
42270 : // Src: (AMDGPUsetcc:{ *:[i64] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_ULT>>) - Complexity = 3
42271 : // Dst: (V_CMP_LT_U64_e64:{ *:[i64] } ?:{ *:[i64] }:$src0, ?:{ *:[i64] }:$src1)
42272 : /* 89452*/ /*Scope*/ 13, /*->89466*/
42273 : /* 89453*/ OPC_CheckPredicate, 51, // Predicate_COND_ULE
42274 : /* 89455*/ OPC_MoveParent,
42275 : /* 89456*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42276 : /* 89458*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LE_U64_e64), 0,
42277 : MVT::i64, 2/*#Ops*/, 0, 1,
42278 : // Src: (AMDGPUsetcc:{ *:[i64] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_ULE>>) - Complexity = 3
42279 : // Dst: (V_CMP_LE_U64_e64:{ *:[i64] } ?:{ *:[i64] }:$src0, ?:{ *:[i64] }:$src1)
42280 : /* 89466*/ /*Scope*/ 13, /*->89480*/
42281 : /* 89467*/ OPC_CheckPredicate, 54, // Predicate_COND_SGT
42282 : /* 89469*/ OPC_MoveParent,
42283 : /* 89470*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42284 : /* 89472*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_GT_I64_e64), 0,
42285 : MVT::i64, 2/*#Ops*/, 0, 1,
42286 : // Src: (AMDGPUsetcc:{ *:[i64] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_SGT>>) - Complexity = 3
42287 : // Dst: (V_CMP_GT_I64_e64:{ *:[i64] } ?:{ *:[i64] }:$src0, ?:{ *:[i64] }:$src1)
42288 : /* 89480*/ /*Scope*/ 13, /*->89494*/
42289 : /* 89481*/ OPC_CheckPredicate, 55, // Predicate_COND_SGE
42290 : /* 89483*/ OPC_MoveParent,
42291 : /* 89484*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42292 : /* 89486*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_GE_I64_e64), 0,
42293 : MVT::i64, 2/*#Ops*/, 0, 1,
42294 : // Src: (AMDGPUsetcc:{ *:[i64] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_SGE>>) - Complexity = 3
42295 : // Dst: (V_CMP_GE_I64_e64:{ *:[i64] } ?:{ *:[i64] }:$src0, ?:{ *:[i64] }:$src1)
42296 : /* 89494*/ /*Scope*/ 13, /*->89508*/
42297 : /* 89495*/ OPC_CheckPredicate, 56, // Predicate_COND_SLT
42298 : /* 89497*/ OPC_MoveParent,
42299 : /* 89498*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42300 : /* 89500*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LT_I64_e64), 0,
42301 : MVT::i64, 2/*#Ops*/, 0, 1,
42302 : // Src: (AMDGPUsetcc:{ *:[i64] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_SLT>>) - Complexity = 3
42303 : // Dst: (V_CMP_LT_I64_e64:{ *:[i64] } ?:{ *:[i64] }:$src0, ?:{ *:[i64] }:$src1)
42304 : /* 89508*/ /*Scope*/ 13, /*->89522*/
42305 : /* 89509*/ OPC_CheckPredicate, 57, // Predicate_COND_SLE
42306 : /* 89511*/ OPC_MoveParent,
42307 : /* 89512*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42308 : /* 89514*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LE_I64_e64), 0,
42309 : MVT::i64, 2/*#Ops*/, 0, 1,
42310 : // Src: (AMDGPUsetcc:{ *:[i64] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_SLE>>) - Complexity = 3
42311 : // Dst: (V_CMP_LE_I64_e64:{ *:[i64] } ?:{ *:[i64] }:$src0, ?:{ *:[i64] }:$src1)
42312 : /* 89522*/ 0, /*End of Scope*/
42313 : /* 89523*/ /*Scope*/ 21|128,1/*149*/, /*->89674*/
42314 : /* 89525*/ OPC_CheckChild0Type, MVT::i16,
42315 : /* 89527*/ OPC_RecordChild1, // #1 = $src1
42316 : /* 89528*/ OPC_MoveChild2,
42317 : /* 89529*/ OPC_CheckOpcode, TARGET_VAL(ISD::CONDCODE),
42318 : /* 89532*/ OPC_Scope, 13, /*->89547*/ // 10 children in Scope
42319 : /* 89534*/ OPC_CheckPredicate, 52, // Predicate_COND_EQ
42320 : /* 89536*/ OPC_MoveParent,
42321 : /* 89537*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42322 : /* 89539*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_EQ_U16_e64), 0,
42323 : MVT::i64, 2/*#Ops*/, 0, 1,
42324 : // Src: (AMDGPUsetcc:{ *:[i64] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_EQ>>) - Complexity = 3
42325 : // Dst: (V_CMP_EQ_U16_e64:{ *:[i64] } ?:{ *:[i16] }:$src0, ?:{ *:[i16] }:$src1)
42326 : /* 89547*/ /*Scope*/ 13, /*->89561*/
42327 : /* 89548*/ OPC_CheckPredicate, 53, // Predicate_COND_NE
42328 : /* 89550*/ OPC_MoveParent,
42329 : /* 89551*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42330 : /* 89553*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NE_U16_e64), 0,
42331 : MVT::i64, 2/*#Ops*/, 0, 1,
42332 : // Src: (AMDGPUsetcc:{ *:[i64] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NE>>) - Complexity = 3
42333 : // Dst: (V_CMP_NE_U16_e64:{ *:[i64] } ?:{ *:[i16] }:$src0, ?:{ *:[i16] }:$src1)
42334 : /* 89561*/ /*Scope*/ 13, /*->89575*/
42335 : /* 89562*/ OPC_CheckPredicate, 48, // Predicate_COND_UGT
42336 : /* 89564*/ OPC_MoveParent,
42337 : /* 89565*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42338 : /* 89567*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_GT_U16_e64), 0,
42339 : MVT::i64, 2/*#Ops*/, 0, 1,
42340 : // Src: (AMDGPUsetcc:{ *:[i64] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_UGT>>) - Complexity = 3
42341 : // Dst: (V_CMP_GT_U16_e64:{ *:[i64] } ?:{ *:[i16] }:$src0, ?:{ *:[i16] }:$src1)
42342 : /* 89575*/ /*Scope*/ 13, /*->89589*/
42343 : /* 89576*/ OPC_CheckPredicate, 49, // Predicate_COND_UGE
42344 : /* 89578*/ OPC_MoveParent,
42345 : /* 89579*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42346 : /* 89581*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_GE_U16_e64), 0,
42347 : MVT::i64, 2/*#Ops*/, 0, 1,
42348 : // Src: (AMDGPUsetcc:{ *:[i64] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_UGE>>) - Complexity = 3
42349 : // Dst: (V_CMP_GE_U16_e64:{ *:[i64] } ?:{ *:[i16] }:$src0, ?:{ *:[i16] }:$src1)
42350 : /* 89589*/ /*Scope*/ 13, /*->89603*/
42351 : /* 89590*/ OPC_CheckPredicate, 50, // Predicate_COND_ULT
42352 : /* 89592*/ OPC_MoveParent,
42353 : /* 89593*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42354 : /* 89595*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LT_U16_e64), 0,
42355 : MVT::i64, 2/*#Ops*/, 0, 1,
42356 : // Src: (AMDGPUsetcc:{ *:[i64] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_ULT>>) - Complexity = 3
42357 : // Dst: (V_CMP_LT_U16_e64:{ *:[i64] } ?:{ *:[i16] }:$src0, ?:{ *:[i16] }:$src1)
42358 : /* 89603*/ /*Scope*/ 13, /*->89617*/
42359 : /* 89604*/ OPC_CheckPredicate, 51, // Predicate_COND_ULE
42360 : /* 89606*/ OPC_MoveParent,
42361 : /* 89607*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42362 : /* 89609*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LE_U16_e64), 0,
42363 : MVT::i64, 2/*#Ops*/, 0, 1,
42364 : // Src: (AMDGPUsetcc:{ *:[i64] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_ULE>>) - Complexity = 3
42365 : // Dst: (V_CMP_LE_U16_e64:{ *:[i64] } ?:{ *:[i16] }:$src0, ?:{ *:[i16] }:$src1)
42366 : /* 89617*/ /*Scope*/ 13, /*->89631*/
42367 : /* 89618*/ OPC_CheckPredicate, 54, // Predicate_COND_SGT
42368 : /* 89620*/ OPC_MoveParent,
42369 : /* 89621*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42370 : /* 89623*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_GT_I16_e64), 0,
42371 : MVT::i64, 2/*#Ops*/, 0, 1,
42372 : // Src: (AMDGPUsetcc:{ *:[i64] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_SGT>>) - Complexity = 3
42373 : // Dst: (V_CMP_GT_I16_e64:{ *:[i64] } ?:{ *:[i16] }:$src0, ?:{ *:[i16] }:$src1)
42374 : /* 89631*/ /*Scope*/ 13, /*->89645*/
42375 : /* 89632*/ OPC_CheckPredicate, 55, // Predicate_COND_SGE
42376 : /* 89634*/ OPC_MoveParent,
42377 : /* 89635*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42378 : /* 89637*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_GE_I16_e64), 0,
42379 : MVT::i64, 2/*#Ops*/, 0, 1,
42380 : // Src: (AMDGPUsetcc:{ *:[i64] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_SGE>>) - Complexity = 3
42381 : // Dst: (V_CMP_GE_I16_e64:{ *:[i64] } ?:{ *:[i16] }:$src0, ?:{ *:[i16] }:$src1)
42382 : /* 89645*/ /*Scope*/ 13, /*->89659*/
42383 : /* 89646*/ OPC_CheckPredicate, 56, // Predicate_COND_SLT
42384 : /* 89648*/ OPC_MoveParent,
42385 : /* 89649*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42386 : /* 89651*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LT_I16_e64), 0,
42387 : MVT::i64, 2/*#Ops*/, 0, 1,
42388 : // Src: (AMDGPUsetcc:{ *:[i64] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_SLT>>) - Complexity = 3
42389 : // Dst: (V_CMP_LT_I16_e64:{ *:[i64] } ?:{ *:[i16] }:$src0, ?:{ *:[i16] }:$src1)
42390 : /* 89659*/ /*Scope*/ 13, /*->89673*/
42391 : /* 89660*/ OPC_CheckPredicate, 57, // Predicate_COND_SLE
42392 : /* 89662*/ OPC_MoveParent,
42393 : /* 89663*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42394 : /* 89665*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LE_I16_e64), 0,
42395 : MVT::i64, 2/*#Ops*/, 0, 1,
42396 : // Src: (AMDGPUsetcc:{ *:[i64] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_SLE>>) - Complexity = 3
42397 : // Dst: (V_CMP_LE_I16_e64:{ *:[i64] } ?:{ *:[i16] }:$src0, ?:{ *:[i16] }:$src1)
42398 : /* 89673*/ 0, /*End of Scope*/
42399 : /* 89674*/ 0, /*End of Scope*/
42400 : /* 89675*/ /*SwitchOpcode*/ 51|128,4/*563*/, TARGET_VAL(ISD::AND),// ->90242
42401 : /* 89679*/ OPC_Scope, 117, /*->89798*/ // 5 children in Scope
42402 : /* 89681*/ OPC_RecordChild0, // #0 = $src
42403 : /* 89682*/ OPC_MoveChild1,
42404 : /* 89683*/ OPC_SwitchOpcode /*2 cases */, 49, TARGET_VAL(ISD::ADD),// ->89736
42405 : /* 89687*/ OPC_MoveChild0,
42406 : /* 89688*/ OPC_CheckOpcode, TARGET_VAL(ISD::SHL),
42407 : /* 89691*/ OPC_CheckChild0Integer, 1,
42408 : /* 89693*/ OPC_RecordChild1, // #1 = $width
42409 : /* 89694*/ OPC_CheckChild1Type, MVT::i32,
42410 : /* 89696*/ OPC_CheckPredicate, 0, // Predicate_shl_oneuse
42411 : /* 89698*/ OPC_MoveParent,
42412 : /* 89699*/ OPC_CheckChild1Integer, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/,
42413 : /* 89710*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
42414 : /* 89712*/ OPC_MoveParent,
42415 : /* 89713*/ OPC_CheckType, MVT::i32,
42416 : /* 89715*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42417 : /* 89717*/ OPC_EmitInteger, MVT::i32, 0,
42418 : /* 89720*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
42419 : MVT::i16, 1/*#Ops*/, 2, // Results = #3
42420 : /* 89727*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFE_U32), 0,
42421 : MVT::i32, 3/*#Ops*/, 0, 3, 1,
42422 : // Src: (and:{ *:[i32] } i32:{ *:[i32] }:$src, (add:{ *:[i32] } (shl:{ *:[i32] } 1:{ *:[i32] }, i32:{ *:[i32] }:$width)<<P:Predicate_shl_oneuse>>, -1:{ *:[i32] })<<P:Predicate_add_oneuse>>) - Complexity = 21
42423 : // Dst: (V_BFE_U32:{ *:[i32] } ?:{ *:[i32] }:$src, (S_MOV_B32:{ *:[i16] } 0:{ *:[i32] }), ?:{ *:[i32] }:$width)
42424 : /* 89736*/ /*SwitchOpcode*/ 58, TARGET_VAL(ISD::XOR),// ->89797
42425 : /* 89739*/ OPC_MoveChild0,
42426 : /* 89740*/ OPC_CheckOpcode, TARGET_VAL(ISD::SHL),
42427 : /* 89743*/ OPC_CheckChild0Integer, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/,
42428 : /* 89754*/ OPC_RecordChild1, // #1 = $width
42429 : /* 89755*/ OPC_CheckChild1Type, MVT::i32,
42430 : /* 89757*/ OPC_CheckPredicate, 0, // Predicate_shl_oneuse
42431 : /* 89759*/ OPC_MoveParent,
42432 : /* 89760*/ OPC_CheckChild1Integer, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/,
42433 : /* 89771*/ OPC_CheckPredicate, 0, // Predicate_xor_oneuse
42434 : /* 89773*/ OPC_MoveParent,
42435 : /* 89774*/ OPC_CheckType, MVT::i32,
42436 : /* 89776*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42437 : /* 89778*/ OPC_EmitInteger, MVT::i32, 0,
42438 : /* 89781*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
42439 : MVT::i16, 1/*#Ops*/, 2, // Results = #3
42440 : /* 89788*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFE_U32), 0,
42441 : MVT::i32, 3/*#Ops*/, 0, 3, 1,
42442 : // Src: (and:{ *:[i32] } i32:{ *:[i32] }:$src, (xor:{ *:[i32] } (shl:{ *:[i32] } -1:{ *:[i32] }, i32:{ *:[i32] }:$width)<<P:Predicate_shl_oneuse>>, -1:{ *:[i32] })<<P:Predicate_xor_oneuse>>) - Complexity = 21
42443 : // Dst: (V_BFE_U32:{ *:[i32] } ?:{ *:[i32] }:$src, (S_MOV_B32:{ *:[i16] } 0:{ *:[i32] }), ?:{ *:[i32] }:$width)
42444 : /* 89797*/ 0, // EndSwitchOpcode
42445 : /* 89798*/ /*Scope*/ 118, /*->89917*/
42446 : /* 89799*/ OPC_MoveChild0,
42447 : /* 89800*/ OPC_SwitchOpcode /*2 cases */, 50, TARGET_VAL(ISD::ADD),// ->89854
42448 : /* 89804*/ OPC_MoveChild0,
42449 : /* 89805*/ OPC_CheckOpcode, TARGET_VAL(ISD::SHL),
42450 : /* 89808*/ OPC_CheckChild0Integer, 1,
42451 : /* 89810*/ OPC_RecordChild1, // #0 = $width
42452 : /* 89811*/ OPC_CheckChild1Type, MVT::i32,
42453 : /* 89813*/ OPC_CheckPredicate, 0, // Predicate_shl_oneuse
42454 : /* 89815*/ OPC_MoveParent,
42455 : /* 89816*/ OPC_CheckChild1Integer, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/,
42456 : /* 89827*/ OPC_CheckPredicate, 0, // Predicate_add_oneuse
42457 : /* 89829*/ OPC_MoveParent,
42458 : /* 89830*/ OPC_RecordChild1, // #1 = $src
42459 : /* 89831*/ OPC_CheckType, MVT::i32,
42460 : /* 89833*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42461 : /* 89835*/ OPC_EmitInteger, MVT::i32, 0,
42462 : /* 89838*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
42463 : MVT::i16, 1/*#Ops*/, 2, // Results = #3
42464 : /* 89845*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFE_U32), 0,
42465 : MVT::i32, 3/*#Ops*/, 1, 3, 0,
42466 : // Src: (and:{ *:[i32] } (add:{ *:[i32] } (shl:{ *:[i32] } 1:{ *:[i32] }, i32:{ *:[i32] }:$width)<<P:Predicate_shl_oneuse>>, -1:{ *:[i32] })<<P:Predicate_add_oneuse>>, i32:{ *:[i32] }:$src) - Complexity = 21
42467 : // Dst: (V_BFE_U32:{ *:[i32] } ?:{ *:[i32] }:$src, (S_MOV_B32:{ *:[i16] } 0:{ *:[i32] }), ?:{ *:[i32] }:$width)
42468 : /* 89854*/ /*SwitchOpcode*/ 59, TARGET_VAL(ISD::XOR),// ->89916
42469 : /* 89857*/ OPC_MoveChild0,
42470 : /* 89858*/ OPC_CheckOpcode, TARGET_VAL(ISD::SHL),
42471 : /* 89861*/ OPC_CheckChild0Integer, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/,
42472 : /* 89872*/ OPC_RecordChild1, // #0 = $width
42473 : /* 89873*/ OPC_CheckChild1Type, MVT::i32,
42474 : /* 89875*/ OPC_CheckPredicate, 0, // Predicate_shl_oneuse
42475 : /* 89877*/ OPC_MoveParent,
42476 : /* 89878*/ OPC_CheckChild1Integer, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/,
42477 : /* 89889*/ OPC_CheckPredicate, 0, // Predicate_xor_oneuse
42478 : /* 89891*/ OPC_MoveParent,
42479 : /* 89892*/ OPC_RecordChild1, // #1 = $src
42480 : /* 89893*/ OPC_CheckType, MVT::i32,
42481 : /* 89895*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42482 : /* 89897*/ OPC_EmitInteger, MVT::i32, 0,
42483 : /* 89900*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
42484 : MVT::i16, 1/*#Ops*/, 2, // Results = #3
42485 : /* 89907*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFE_U32), 0,
42486 : MVT::i32, 3/*#Ops*/, 1, 3, 0,
42487 : // Src: (and:{ *:[i32] } (xor:{ *:[i32] } (shl:{ *:[i32] } -1:{ *:[i32] }, i32:{ *:[i32] }:$width)<<P:Predicate_shl_oneuse>>, -1:{ *:[i32] })<<P:Predicate_xor_oneuse>>, i32:{ *:[i32] }:$src) - Complexity = 21
42488 : // Dst: (V_BFE_U32:{ *:[i32] } ?:{ *:[i32] }:$src, (S_MOV_B32:{ *:[i16] } 0:{ *:[i32] }), ?:{ *:[i32] }:$width)
42489 : /* 89916*/ 0, // EndSwitchOpcode
42490 : /* 89917*/ /*Scope*/ 52, /*->89970*/
42491 : /* 89918*/ OPC_RecordChild0, // #0 = $src
42492 : /* 89919*/ OPC_MoveChild1,
42493 : /* 89920*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
42494 : /* 89923*/ OPC_CheckChild0Integer, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/,
42495 : /* 89934*/ OPC_MoveChild1,
42496 : /* 89935*/ OPC_CheckOpcode, TARGET_VAL(ISD::SUB),
42497 : /* 89938*/ OPC_CheckChild0Integer, 32,
42498 : /* 89940*/ OPC_RecordChild1, // #1 = $width
42499 : /* 89941*/ OPC_CheckType, MVT::i32,
42500 : /* 89943*/ OPC_MoveParent,
42501 : /* 89944*/ OPC_CheckPredicate, 0, // Predicate_srl_oneuse
42502 : /* 89946*/ OPC_MoveParent,
42503 : /* 89947*/ OPC_CheckType, MVT::i32,
42504 : /* 89949*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42505 : /* 89951*/ OPC_EmitInteger, MVT::i32, 0,
42506 : /* 89954*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
42507 : MVT::i16, 1/*#Ops*/, 2, // Results = #3
42508 : /* 89961*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFE_U32), 0,
42509 : MVT::i32, 3/*#Ops*/, 0, 3, 1,
42510 : // Src: (and:{ *:[i32] } i32:{ *:[i32] }:$src, (srl:{ *:[i32] } -1:{ *:[i32] }, (sub:{ *:[i32] } 32:{ *:[i32] }, i32:{ *:[i32] }:$width))<<P:Predicate_srl_oneuse>>) - Complexity = 20
42511 : // Dst: (V_BFE_U32:{ *:[i32] } ?:{ *:[i32] }:$src, (S_MOV_B32:{ *:[i16] } 0:{ *:[i32] }), ?:{ *:[i32] }:$width)
42512 : /* 89970*/ /*Scope*/ 92, /*->90063*/
42513 : /* 89971*/ OPC_MoveChild0,
42514 : /* 89972*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
42515 : /* 89975*/ OPC_Scope, 48, /*->90025*/ // 2 children in Scope
42516 : /* 89977*/ OPC_CheckChild0Integer, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/,
42517 : /* 89988*/ OPC_MoveChild1,
42518 : /* 89989*/ OPC_CheckOpcode, TARGET_VAL(ISD::SUB),
42519 : /* 89992*/ OPC_CheckChild0Integer, 32,
42520 : /* 89994*/ OPC_RecordChild1, // #0 = $width
42521 : /* 89995*/ OPC_CheckType, MVT::i32,
42522 : /* 89997*/ OPC_MoveParent,
42523 : /* 89998*/ OPC_CheckPredicate, 0, // Predicate_srl_oneuse
42524 : /* 90000*/ OPC_MoveParent,
42525 : /* 90001*/ OPC_RecordChild1, // #1 = $src
42526 : /* 90002*/ OPC_CheckType, MVT::i32,
42527 : /* 90004*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42528 : /* 90006*/ OPC_EmitInteger, MVT::i32, 0,
42529 : /* 90009*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
42530 : MVT::i16, 1/*#Ops*/, 2, // Results = #3
42531 : /* 90016*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFE_U32), 0,
42532 : MVT::i32, 3/*#Ops*/, 1, 3, 0,
42533 : // Src: (and:{ *:[i32] } (srl:{ *:[i32] } -1:{ *:[i32] }, (sub:{ *:[i32] } 32:{ *:[i32] }, i32:{ *:[i32] }:$width))<<P:Predicate_srl_oneuse>>, i32:{ *:[i32] }:$src) - Complexity = 20
42534 : // Dst: (V_BFE_U32:{ *:[i32] } ?:{ *:[i32] }:$src, (S_MOV_B32:{ *:[i16] } 0:{ *:[i32] }), ?:{ *:[i32] }:$width)
42535 : /* 90025*/ /*Scope*/ 36, /*->90062*/
42536 : /* 90026*/ OPC_RecordChild0, // #0 = $src
42537 : /* 90027*/ OPC_RecordChild1, // #1 = $rshift
42538 : /* 90028*/ OPC_CheckChild1Type, MVT::i32,
42539 : /* 90030*/ OPC_MoveParent,
42540 : /* 90031*/ OPC_RecordChild1, // #2 = $mask
42541 : /* 90032*/ OPC_MoveChild1,
42542 : /* 90033*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
42543 : /* 90036*/ OPC_CheckPredicate, 58, // Predicate_IMMZeroBasedBitfieldMask
42544 : /* 90038*/ OPC_MoveParent,
42545 : /* 90039*/ OPC_CheckType, MVT::i32,
42546 : /* 90041*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42547 : /* 90043*/ OPC_EmitNodeXForm, 7, 2, // IMMPopCount
42548 : /* 90046*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
42549 : MVT::i16, 1/*#Ops*/, 3, // Results = #4
42550 : /* 90053*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFE_U32), 0,
42551 : MVT::i32, 3/*#Ops*/, 0, 1, 4,
42552 : // Src: (and:{ *:[i32] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src, i32:{ *:[i32] }:$rshift), (imm:{ *:[i32] })<<P:Predicate_IMMZeroBasedBitfieldMask>>:$mask) - Complexity = 10
42553 : // Dst: (V_BFE_U32:{ *:[i32] } ?:{ *:[i32] }:$src, ?:{ *:[i32] }:$rshift, (S_MOV_B32:{ *:[i16] } (IMMPopCount:{ *:[i32] } ?:{ *:[i32] }:$mask)))
42554 : /* 90062*/ 0, /*End of Scope*/
42555 : /* 90063*/ /*Scope*/ 48|128,1/*176*/, /*->90241*/
42556 : /* 90065*/ OPC_RecordChild0, // #0 = $src0
42557 : /* 90066*/ OPC_RecordChild1, // #1 = $src1
42558 : /* 90067*/ OPC_Scope, 30, /*->90099*/ // 5 children in Scope
42559 : /* 90069*/ OPC_CheckPredicate, 3, // Predicate_anonymous_1806
42560 : /* 90071*/ OPC_SwitchType /*2 cases */, 11, MVT::i32,// ->90085
42561 : /* 90074*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42562 : /* 90076*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_AND_B32), 0,
42563 : MVT::i32, MVT::i1, 2/*#Ops*/, 0, 1,
42564 : // Src: (and:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_1806>> - Complexity = 4
42565 : // Dst: (S_AND_B32:{ *:[i32] }:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
42566 : /* 90085*/ /*SwitchType*/ 11, MVT::i64,// ->90098
42567 : /* 90087*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42568 : /* 90089*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_AND_B64), 0,
42569 : MVT::i64, MVT::i1, 2/*#Ops*/, 0, 1,
42570 : // Src: (and:{ *:[i64] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)<<P:Predicate_anonymous_1806>> - Complexity = 4
42571 : // Dst: (S_AND_B64:{ *:[i64] }:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
42572 : /* 90098*/ 0, // EndSwitchType
42573 : /* 90099*/ /*Scope*/ 100, /*->90200*/
42574 : /* 90100*/ OPC_CheckPredicate, 1, // Predicate_anonymous_2624
42575 : /* 90102*/ OPC_SwitchType /*2 cases */, 10, MVT::i32,// ->90115
42576 : /* 90105*/ OPC_CheckPatternPredicate, 15, // (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42577 : /* 90107*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_AND_B32_e32), 0,
42578 : MVT::i32, 2/*#Ops*/, 0, 1,
42579 : // Src: (and:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_2624>> - Complexity = 4
42580 : // Dst: (V_AND_B32_e32:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
42581 : /* 90115*/ /*SwitchType*/ 82, MVT::i64,// ->90199
42582 : /* 90117*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42583 : /* 90119*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
42584 : /* 90122*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
42585 : /* 90125*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
42586 : MVT::i32, 2/*#Ops*/, 0, 3, // Results = #4
42587 : /* 90133*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
42588 : /* 90136*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
42589 : MVT::i32, 2/*#Ops*/, 1, 5, // Results = #6
42590 : /* 90144*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_AND_B32_e32), 0,
42591 : MVT::i16, 2/*#Ops*/, 4, 6, // Results = #7
42592 : /* 90152*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
42593 : /* 90155*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
42594 : /* 90158*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
42595 : MVT::i32, 2/*#Ops*/, 0, 9, // Results = #10
42596 : /* 90166*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
42597 : /* 90169*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
42598 : MVT::i32, 2/*#Ops*/, 1, 11, // Results = #12
42599 : /* 90177*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_AND_B32_e32), 0,
42600 : MVT::i16, 2/*#Ops*/, 10, 12, // Results = #13
42601 : /* 90185*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
42602 : /* 90188*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
42603 : MVT::i64, 5/*#Ops*/, 2, 7, 8, 13, 14,
42604 : // Src: (and:{ *:[i64] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)<<P:Predicate_anonymous_2624>> - Complexity = 4
42605 : // Dst: (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, (V_AND_B32_e32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$src0, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$src1, sub0:{ *:[i32] })), sub0:{ *:[i32] }, (V_AND_B32_e32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$src0, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$src1, sub1:{ *:[i32] })), sub1:{ *:[i32] })
42606 : /* 90199*/ 0, // EndSwitchType
42607 : /* 90200*/ /*Scope*/ 12, /*->90213*/
42608 : /* 90201*/ OPC_CheckType, MVT::i16,
42609 : /* 90203*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
42610 : /* 90205*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_AND_B32_e64), 0,
42611 : MVT::i16, 2/*#Ops*/, 0, 1,
42612 : // Src: (and:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1) - Complexity = 3
42613 : // Dst: (V_AND_B32_e64:{ *:[i16] } ?:{ *:[i16] }:$src0, ?:{ *:[i16] }:$src1)
42614 : /* 90213*/ /*Scope*/ 13, /*->90227*/
42615 : /* 90214*/ OPC_CheckType, MVT::i1,
42616 : /* 90216*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42617 : /* 90218*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_AND_B64), 0,
42618 : MVT::i1, MVT::i1, 2/*#Ops*/, 0, 1,
42619 : // Src: (and:{ *:[i1] } i1:{ *:[i1] }:$src0, i1:{ *:[i1] }:$src1) - Complexity = 3
42620 : // Dst: (S_AND_B64:{ *:[i1] }:{ *:[i1] } ?:{ *:[i1] }:$src0, ?:{ *:[i1] }:$src1)
42621 : /* 90227*/ /*Scope*/ 12, /*->90240*/
42622 : /* 90228*/ OPC_CheckType, MVT::i32,
42623 : /* 90230*/ OPC_CheckPatternPredicate, 15, // (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42624 : /* 90232*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_AND_B32_e64), 0,
42625 : MVT::i32, 2/*#Ops*/, 0, 1,
42626 : // Src: (and:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1) - Complexity = -997
42627 : // Dst: (V_AND_B32_e64:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
42628 : /* 90240*/ 0, /*End of Scope*/
42629 : /* 90241*/ 0, /*End of Scope*/
42630 : /* 90242*/ /*SwitchOpcode*/ 92|128,1/*220*/, TARGET_VAL(ISD::SHL),// ->90466
42631 : /* 90246*/ OPC_Scope, 41, /*->90289*/ // 2 children in Scope
42632 : /* 90248*/ OPC_MoveChild0,
42633 : /* 90249*/ OPC_CheckOpcode, TARGET_VAL(ISD::ADD),
42634 : /* 90252*/ OPC_MoveChild0,
42635 : /* 90253*/ OPC_CheckOpcode, TARGET_VAL(ISD::SHL),
42636 : /* 90256*/ OPC_CheckChild0Integer, 1,
42637 : /* 90258*/ OPC_RecordChild1, // #0 = $a
42638 : /* 90259*/ OPC_CheckChild1Type, MVT::i32,
42639 : /* 90261*/ OPC_MoveParent,
42640 : /* 90262*/ OPC_CheckChild1Integer, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/,
42641 : /* 90273*/ OPC_MoveParent,
42642 : /* 90274*/ OPC_RecordChild1, // #1 = $b
42643 : /* 90275*/ OPC_CheckChild1Type, MVT::i32,
42644 : /* 90277*/ OPC_CheckType, MVT::i32,
42645 : /* 90279*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42646 : /* 90281*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_BFM_B32), 0,
42647 : MVT::i32, 2/*#Ops*/, 0, 1,
42648 : // Src: (shl:{ *:[i32] } (add:{ *:[i32] } (shl:{ *:[i32] } 1:{ *:[i32] }, i32:{ *:[i32] }:$a), -1:{ *:[i32] }), i32:{ *:[i32] }:$b) - Complexity = 19
42649 : // Dst: (S_BFM_B32:{ *:[i32] } ?:{ *:[i32] }:$a, ?:{ *:[i32] }:$b)
42650 : /* 90289*/ /*Scope*/ 46|128,1/*174*/, /*->90465*/
42651 : /* 90291*/ OPC_RecordChild0, // #0 = $src0
42652 : /* 90292*/ OPC_RecordChild1, // #1 = $src1
42653 : /* 90293*/ OPC_Scope, 116, /*->90411*/ // 3 children in Scope
42654 : /* 90295*/ OPC_CheckChild1Type, MVT::i32,
42655 : /* 90297*/ OPC_Scope, 30, /*->90329*/ // 3 children in Scope
42656 : /* 90299*/ OPC_CheckPredicate, 3, // Predicate_anonymous_1809
42657 : /* 90301*/ OPC_SwitchType /*2 cases */, 11, MVT::i32,// ->90315
42658 : /* 90304*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42659 : /* 90306*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_LSHL_B32), 0,
42660 : MVT::i32, MVT::i1, 2/*#Ops*/, 0, 1,
42661 : // Src: (shl:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_1809>> - Complexity = 5
42662 : // Dst: (S_LSHL_B32:{ *:[i32] }:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
42663 : /* 90315*/ /*SwitchType*/ 11, MVT::i64,// ->90328
42664 : /* 90317*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42665 : /* 90319*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_LSHL_B64), 0,
42666 : MVT::i64, MVT::i1, 2/*#Ops*/, 0, 1,
42667 : // Src: (shl:{ *:[i64] } i64:{ *:[i64] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_1809>> - Complexity = 5
42668 : // Dst: (S_LSHL_B64:{ *:[i64] }:{ *:[i1] } i64:{ *:[i64] }:$src0, i32:{ *:[i32] }:$src1)
42669 : /* 90328*/ 0, // EndSwitchType
42670 : /* 90329*/ /*Scope*/ 67, /*->90397*/
42671 : /* 90330*/ OPC_CheckPredicate, 1, // Predicate_anonymous_2692
42672 : /* 90332*/ OPC_SwitchType /*2 cases */, 35, MVT::i32,// ->90370
42673 : /* 90335*/ OPC_Scope, 10, /*->90347*/ // 3 children in Scope
42674 : /* 90337*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42675 : /* 90339*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_LSHLREV_B32_e64), 0,
42676 : MVT::i32, 2/*#Ops*/, 1, 0,
42677 : // Src: (shl:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_2692>> - Complexity = 5
42678 : // Dst: (V_LSHLREV_B32_e64:{ *:[i32] } ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src0)
42679 : /* 90347*/ /*Scope*/ 10, /*->90358*/
42680 : /* 90348*/ OPC_CheckPatternPredicate, 18, // (Subtarget->getGeneration() == AMDGPUSubtarget::SOUTHERN_ISLANDS ||Subtarget->getGeneration() == AMDGPUSubtarget::SEA_ISLANDS)
42681 : /* 90350*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_LSHL_B32_e32), 0,
42682 : MVT::i32, 2/*#Ops*/, 0, 1,
42683 : // Src: (shl:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_2692>> - Complexity = 4
42684 : // Dst: (V_LSHL_B32_e32:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
42685 : /* 90358*/ /*Scope*/ 10, /*->90369*/
42686 : /* 90359*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42687 : /* 90361*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_LSHLREV_B32_e32), 0,
42688 : MVT::i32, 2/*#Ops*/, 1, 0,
42689 : // Src: (shl:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_2692>> - Complexity = 4
42690 : // Dst: (V_LSHLREV_B32_e32:{ *:[i32] } ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src0)
42691 : /* 90369*/ 0, /*End of Scope*/
42692 : /* 90370*/ /*SwitchType*/ 24, MVT::i64,// ->90396
42693 : /* 90372*/ OPC_Scope, 10, /*->90384*/ // 2 children in Scope
42694 : /* 90374*/ OPC_CheckPatternPredicate, 19, // (Subtarget->getGeneration() >= AMDGPUSubtarget::VOLCANIC_ISLANDS)
42695 : /* 90376*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_LSHLREV_B64), 0,
42696 : MVT::i64, 2/*#Ops*/, 1, 0,
42697 : // Src: (shl:{ *:[i64] } i64:{ *:[i64] }:$x, i32:{ *:[i32] }:$y)<<P:Predicate_anonymous_2692>> - Complexity = 4
42698 : // Dst: (V_LSHLREV_B64:{ *:[i64] } ?:{ *:[i32] }:$y, ?:{ *:[i64] }:$x)
42699 : /* 90384*/ /*Scope*/ 10, /*->90395*/
42700 : /* 90385*/ OPC_CheckPatternPredicate, 18, // (Subtarget->getGeneration() == AMDGPUSubtarget::SOUTHERN_ISLANDS ||Subtarget->getGeneration() == AMDGPUSubtarget::SEA_ISLANDS)
42701 : /* 90387*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_LSHL_B64), 0,
42702 : MVT::i64, 2/*#Ops*/, 0, 1,
42703 : // Src: (shl:{ *:[i64] } i64:{ *:[i64] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_2692>> - Complexity = -996
42704 : // Dst: (V_LSHL_B64:{ *:[i64] } i64:{ *:[i64] }:$src0, i32:{ *:[i32] }:$src1)
42705 : /* 90395*/ 0, /*End of Scope*/
42706 : /* 90396*/ 0, // EndSwitchType
42707 : /* 90397*/ /*Scope*/ 12, /*->90410*/
42708 : /* 90398*/ OPC_CheckType, MVT::i32,
42709 : /* 90400*/ OPC_CheckPatternPredicate, 18, // (Subtarget->getGeneration() == AMDGPUSubtarget::SOUTHERN_ISLANDS ||Subtarget->getGeneration() == AMDGPUSubtarget::SEA_ISLANDS)
42710 : /* 90402*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_LSHL_B32_e64), 0,
42711 : MVT::i32, 2/*#Ops*/, 0, 1,
42712 : // Src: (shl:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1) - Complexity = -997
42713 : // Dst: (V_LSHL_B32_e64:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
42714 : /* 90410*/ 0, /*End of Scope*/
42715 : /* 90411*/ /*Scope*/ 14, /*->90426*/
42716 : /* 90412*/ OPC_CheckChild1Type, MVT::i16,
42717 : /* 90414*/ OPC_CheckType, MVT::i16,
42718 : /* 90416*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
42719 : /* 90418*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_LSHLREV_B16_e64), 0,
42720 : MVT::i16, 2/*#Ops*/, 1, 0,
42721 : // Src: (shl:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1) - Complexity = 3
42722 : // Dst: (V_LSHLREV_B16_e64:{ *:[i16] } ?:{ *:[i16] }:$src1, ?:{ *:[i16] }:$src0)
42723 : /* 90426*/ /*Scope*/ 37, /*->90464*/
42724 : /* 90427*/ OPC_CheckChild1Type, MVT::v2i16,
42725 : /* 90429*/ OPC_CheckType, MVT::v2i16,
42726 : /* 90431*/ OPC_CheckComplexPat, /*CP*/1, /*#*/0, // SelectVOP3PMods:$ #2 #3
42727 : /* 90434*/ OPC_CheckComplexPat, /*CP*/0, /*#*/1, // SelectVOP3PMods0:$ #4 #5 #6
42728 : /* 90437*/ OPC_EmitInteger, MVT::i32, 0,
42729 : /* 90440*/ OPC_EmitInteger, MVT::i32, 0,
42730 : /* 90443*/ OPC_EmitInteger, MVT::i32, 0,
42731 : /* 90446*/ OPC_EmitInteger, MVT::i32, 0,
42732 : /* 90449*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_PK_LSHLREV_B16), 0,
42733 : MVT::v2i16, 9/*#Ops*/, 5, 4, 3, 2, 6, 7, 8, 9, 10,
42734 : // Src: (shl:{ *:[v2i16] } (VOP3PMods:{ *:[v2i16] } v2i16:{ *:[v2i16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3PMods0:{ *:[v2i16] } v2i16:{ *:[v2i16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp)) - Complexity = -976
42735 : // Dst: (V_PK_LSHLREV_B16:{ *:[v2i16] } i32:{ *:[i32] }:$src0_modifiers, v2i16:{ *:[v2i16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, v2i16:{ *:[v2i16] }:$src1, i1:{ *:[i1] }:$clamp)
42736 : /* 90464*/ 0, /*End of Scope*/
42737 : /* 90465*/ 0, /*End of Scope*/
42738 : /* 90466*/ /*SwitchOpcode*/ 50|128,35/*4530*/, TARGET_VAL(ISD::OR),// ->95000
42739 : /* 90470*/ OPC_Scope, 124|128,33/*4348*/, /*->94821*/ // 2 children in Scope
42740 : /* 90473*/ OPC_MoveChild0,
42741 : /* 90474*/ OPC_CheckOpcode, TARGET_VAL(ISD::AND),
42742 : /* 90477*/ OPC_Scope, 82|128,1/*210*/, /*->90690*/ // 8 children in Scope
42743 : /* 90480*/ OPC_RecordChild0, // #0 = $y
42744 : /* 90481*/ OPC_Scope, 16|128,1/*144*/, /*->90628*/ // 2 children in Scope
42745 : /* 90484*/ OPC_RecordChild1, // #1 = $x
42746 : /* 90485*/ OPC_MoveParent,
42747 : /* 90486*/ OPC_MoveChild1,
42748 : /* 90487*/ OPC_CheckOpcode, TARGET_VAL(ISD::AND),
42749 : /* 90490*/ OPC_Scope, 33, /*->90525*/ // 4 children in Scope
42750 : /* 90492*/ OPC_RecordChild0, // #2 = $z
42751 : /* 90493*/ OPC_MoveChild1,
42752 : /* 90494*/ OPC_CheckOpcode, TARGET_VAL(ISD::XOR),
42753 : /* 90497*/ OPC_CheckChild0Same, 1,
42754 : /* 90499*/ OPC_CheckChild1Integer, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/,
42755 : /* 90510*/ OPC_MoveParent,
42756 : /* 90511*/ OPC_MoveParent,
42757 : /* 90512*/ OPC_CheckType, MVT::i32,
42758 : /* 90514*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42759 : /* 90516*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
42760 : MVT::i32, 3/*#Ops*/, 1, 0, 2,
42761 : // Src: (or:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$y, i32:{ *:[i32] }:$x), (and:{ *:[i32] } i32:{ *:[i32] }:$z, (xor:{ *:[i32] } i32:{ *:[i32] }:$x, -1:{ *:[i32] }))) - Complexity = 17
42762 : // Dst: (V_BFI_B32:{ *:[i32] } ?:{ *:[i32] }:$x, ?:{ *:[i32] }:$y, ?:{ *:[i32] }:$z)
42763 : /* 90525*/ /*Scope*/ 33, /*->90559*/
42764 : /* 90526*/ OPC_MoveChild0,
42765 : /* 90527*/ OPC_CheckOpcode, TARGET_VAL(ISD::XOR),
42766 : /* 90530*/ OPC_CheckChild0Same, 1,
42767 : /* 90532*/ OPC_CheckChild1Integer, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/,
42768 : /* 90543*/ OPC_MoveParent,
42769 : /* 90544*/ OPC_RecordChild1, // #2 = $z
42770 : /* 90545*/ OPC_MoveParent,
42771 : /* 90546*/ OPC_CheckType, MVT::i32,
42772 : /* 90548*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42773 : /* 90550*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
42774 : MVT::i32, 3/*#Ops*/, 1, 0, 2,
42775 : // Src: (or:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$y, i32:{ *:[i32] }:$x), (and:{ *:[i32] } (xor:{ *:[i32] } i32:{ *:[i32] }:$x, -1:{ *:[i32] }), i32:{ *:[i32] }:$z)) - Complexity = 17
42776 : // Dst: (V_BFI_B32:{ *:[i32] } ?:{ *:[i32] }:$x, ?:{ *:[i32] }:$y, ?:{ *:[i32] }:$z)
42777 : /* 90559*/ /*Scope*/ 33, /*->90593*/
42778 : /* 90560*/ OPC_RecordChild0, // #2 = $z
42779 : /* 90561*/ OPC_MoveChild1,
42780 : /* 90562*/ OPC_CheckOpcode, TARGET_VAL(ISD::XOR),
42781 : /* 90565*/ OPC_CheckChild0Same, 0,
42782 : /* 90567*/ OPC_CheckChild1Integer, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/,
42783 : /* 90578*/ OPC_MoveParent,
42784 : /* 90579*/ OPC_MoveParent,
42785 : /* 90580*/ OPC_CheckType, MVT::i32,
42786 : /* 90582*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42787 : /* 90584*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
42788 : MVT::i32, 3/*#Ops*/, 0, 1, 2,
42789 : // Src: (or:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$x, i32:{ *:[i32] }:$y), (and:{ *:[i32] } i32:{ *:[i32] }:$z, (xor:{ *:[i32] } i32:{ *:[i32] }:$x, -1:{ *:[i32] }))) - Complexity = 17
42790 : // Dst: (V_BFI_B32:{ *:[i32] } ?:{ *:[i32] }:$x, ?:{ *:[i32] }:$y, ?:{ *:[i32] }:$z)
42791 : /* 90593*/ /*Scope*/ 33, /*->90627*/
42792 : /* 90594*/ OPC_MoveChild0,
42793 : /* 90595*/ OPC_CheckOpcode, TARGET_VAL(ISD::XOR),
42794 : /* 90598*/ OPC_CheckChild0Same, 0,
42795 : /* 90600*/ OPC_CheckChild1Integer, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/,
42796 : /* 90611*/ OPC_MoveParent,
42797 : /* 90612*/ OPC_RecordChild1, // #2 = $z
42798 : /* 90613*/ OPC_MoveParent,
42799 : /* 90614*/ OPC_CheckType, MVT::i32,
42800 : /* 90616*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42801 : /* 90618*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
42802 : MVT::i32, 3/*#Ops*/, 0, 1, 2,
42803 : // Src: (or:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$x, i32:{ *:[i32] }:$y), (and:{ *:[i32] } (xor:{ *:[i32] } i32:{ *:[i32] }:$x, -1:{ *:[i32] }), i32:{ *:[i32] }:$z)) - Complexity = 17
42804 : // Dst: (V_BFI_B32:{ *:[i32] } ?:{ *:[i32] }:$x, ?:{ *:[i32] }:$y, ?:{ *:[i32] }:$z)
42805 : /* 90627*/ 0, /*End of Scope*/
42806 : /* 90628*/ /*Scope*/ 60, /*->90689*/
42807 : /* 90629*/ OPC_MoveChild1,
42808 : /* 90630*/ OPC_CheckOpcode, TARGET_VAL(ISD::XOR),
42809 : /* 90633*/ OPC_RecordChild0, // #1 = $x
42810 : /* 90634*/ OPC_CheckChild1Integer, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/,
42811 : /* 90645*/ OPC_MoveParent,
42812 : /* 90646*/ OPC_MoveParent,
42813 : /* 90647*/ OPC_MoveChild1,
42814 : /* 90648*/ OPC_CheckOpcode, TARGET_VAL(ISD::AND),
42815 : /* 90651*/ OPC_Scope, 17, /*->90670*/ // 2 children in Scope
42816 : /* 90653*/ OPC_RecordChild0, // #2 = $y
42817 : /* 90654*/ OPC_CheckChild1Same, 1,
42818 : /* 90656*/ OPC_MoveParent,
42819 : /* 90657*/ OPC_CheckType, MVT::i32,
42820 : /* 90659*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42821 : /* 90661*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
42822 : MVT::i32, 3/*#Ops*/, 1, 2, 0,
42823 : // Src: (or:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$z, (xor:{ *:[i32] } i32:{ *:[i32] }:$x, -1:{ *:[i32] })), (and:{ *:[i32] } i32:{ *:[i32] }:$y, i32:{ *:[i32] }:$x)) - Complexity = 17
42824 : // Dst: (V_BFI_B32:{ *:[i32] } ?:{ *:[i32] }:$x, ?:{ *:[i32] }:$y, ?:{ *:[i32] }:$z)
42825 : /* 90670*/ /*Scope*/ 17, /*->90688*/
42826 : /* 90671*/ OPC_CheckChild0Same, 1,
42827 : /* 90673*/ OPC_RecordChild1, // #2 = $y
42828 : /* 90674*/ OPC_MoveParent,
42829 : /* 90675*/ OPC_CheckType, MVT::i32,
42830 : /* 90677*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42831 : /* 90679*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
42832 : MVT::i32, 3/*#Ops*/, 1, 2, 0,
42833 : // Src: (or:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$z, (xor:{ *:[i32] } i32:{ *:[i32] }:$x, -1:{ *:[i32] })), (and:{ *:[i32] } i32:{ *:[i32] }:$x, i32:{ *:[i32] }:$y)) - Complexity = 17
42834 : // Dst: (V_BFI_B32:{ *:[i32] } ?:{ *:[i32] }:$x, ?:{ *:[i32] }:$y, ?:{ *:[i32] }:$z)
42835 : /* 90688*/ 0, /*End of Scope*/
42836 : /* 90689*/ 0, /*End of Scope*/
42837 : /* 90690*/ /*Scope*/ 61, /*->90752*/
42838 : /* 90691*/ OPC_MoveChild0,
42839 : /* 90692*/ OPC_CheckOpcode, TARGET_VAL(ISD::XOR),
42840 : /* 90695*/ OPC_RecordChild0, // #0 = $x
42841 : /* 90696*/ OPC_CheckChild1Integer, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/,
42842 : /* 90707*/ OPC_MoveParent,
42843 : /* 90708*/ OPC_RecordChild1, // #1 = $z
42844 : /* 90709*/ OPC_MoveParent,
42845 : /* 90710*/ OPC_MoveChild1,
42846 : /* 90711*/ OPC_CheckOpcode, TARGET_VAL(ISD::AND),
42847 : /* 90714*/ OPC_Scope, 17, /*->90733*/ // 2 children in Scope
42848 : /* 90716*/ OPC_RecordChild0, // #2 = $y
42849 : /* 90717*/ OPC_CheckChild1Same, 0,
42850 : /* 90719*/ OPC_MoveParent,
42851 : /* 90720*/ OPC_CheckType, MVT::i32,
42852 : /* 90722*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42853 : /* 90724*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
42854 : MVT::i32, 3/*#Ops*/, 0, 2, 1,
42855 : // Src: (or:{ *:[i32] } (and:{ *:[i32] } (xor:{ *:[i32] } i32:{ *:[i32] }:$x, -1:{ *:[i32] }), i32:{ *:[i32] }:$z), (and:{ *:[i32] } i32:{ *:[i32] }:$y, i32:{ *:[i32] }:$x)) - Complexity = 17
42856 : // Dst: (V_BFI_B32:{ *:[i32] } ?:{ *:[i32] }:$x, ?:{ *:[i32] }:$y, ?:{ *:[i32] }:$z)
42857 : /* 90733*/ /*Scope*/ 17, /*->90751*/
42858 : /* 90734*/ OPC_CheckChild0Same, 0,
42859 : /* 90736*/ OPC_RecordChild1, // #2 = $y
42860 : /* 90737*/ OPC_MoveParent,
42861 : /* 90738*/ OPC_CheckType, MVT::i32,
42862 : /* 90740*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42863 : /* 90742*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
42864 : MVT::i32, 3/*#Ops*/, 0, 2, 1,
42865 : // Src: (or:{ *:[i32] } (and:{ *:[i32] } (xor:{ *:[i32] } i32:{ *:[i32] }:$x, -1:{ *:[i32] }), i32:{ *:[i32] }:$z), (and:{ *:[i32] } i32:{ *:[i32] }:$x, i32:{ *:[i32] }:$y)) - Complexity = 17
42866 : // Dst: (V_BFI_B32:{ *:[i32] } ?:{ *:[i32] }:$x, ?:{ *:[i32] }:$y, ?:{ *:[i32] }:$z)
42867 : /* 90751*/ 0, /*End of Scope*/
42868 : /* 90752*/ /*Scope*/ 17|128,6/*785*/, /*->91539*/
42869 : /* 90754*/ OPC_RecordChild0, // #0 = $y
42870 : /* 90755*/ OPC_Scope, 16|128,4/*528*/, /*->91286*/ // 2 children in Scope
42871 : /* 90758*/ OPC_RecordChild1, // #1 = $x
42872 : /* 90759*/ OPC_MoveParent,
42873 : /* 90760*/ OPC_MoveChild1,
42874 : /* 90761*/ OPC_CheckOpcode, TARGET_VAL(ISD::AND),
42875 : /* 90764*/ OPC_Scope, 0|128,1/*128*/, /*->90895*/ // 4 children in Scope
42876 : /* 90767*/ OPC_RecordChild0, // #2 = $z
42877 : /* 90768*/ OPC_MoveChild1,
42878 : /* 90769*/ OPC_CheckOpcode, TARGET_VAL(ISD::XOR),
42879 : /* 90772*/ OPC_CheckChild0Same, 1,
42880 : /* 90774*/ OPC_CheckChild1Integer, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/,
42881 : /* 90785*/ OPC_MoveParent,
42882 : /* 90786*/ OPC_MoveParent,
42883 : /* 90787*/ OPC_CheckType, MVT::i64,
42884 : /* 90789*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42885 : /* 90791*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
42886 : /* 90794*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
42887 : /* 90797*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
42888 : MVT::i32, 2/*#Ops*/, 1, 4, // Results = #5
42889 : /* 90805*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
42890 : /* 90808*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
42891 : MVT::i32, 2/*#Ops*/, 0, 6, // Results = #7
42892 : /* 90816*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
42893 : /* 90819*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
42894 : MVT::i32, 2/*#Ops*/, 2, 8, // Results = #9
42895 : /* 90827*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
42896 : MVT::i16, 3/*#Ops*/, 5, 7, 9, // Results = #10
42897 : /* 90836*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
42898 : /* 90839*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
42899 : /* 90842*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
42900 : MVT::i32, 2/*#Ops*/, 1, 12, // Results = #13
42901 : /* 90850*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
42902 : /* 90853*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
42903 : MVT::i32, 2/*#Ops*/, 0, 14, // Results = #15
42904 : /* 90861*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
42905 : /* 90864*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
42906 : MVT::i32, 2/*#Ops*/, 2, 16, // Results = #17
42907 : /* 90872*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
42908 : MVT::i16, 3/*#Ops*/, 13, 15, 17, // Results = #18
42909 : /* 90881*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
42910 : /* 90884*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
42911 : MVT::i64, 5/*#Ops*/, 3, 10, 11, 18, 19,
42912 : // Src: (or:{ *:[i64] } (and:{ *:[i64] } i64:{ *:[i64] }:$y, i64:{ *:[i64] }:$x), (and:{ *:[i64] } i64:{ *:[i64] }:$z, (xor:{ *:[i64] } i64:{ *:[i64] }:$x, -1:{ *:[i64] }))) - Complexity = 17
42913 : // Dst: (REG_SEQUENCE:{ *:[i64] } SReg_64:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub0:{ *:[i32] })), sub0:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub1:{ *:[i32] })), sub1:{ *:[i32] })
42914 : /* 90895*/ /*Scope*/ 0|128,1/*128*/, /*->91025*/
42915 : /* 90897*/ OPC_MoveChild0,
42916 : /* 90898*/ OPC_CheckOpcode, TARGET_VAL(ISD::XOR),
42917 : /* 90901*/ OPC_CheckChild0Same, 1,
42918 : /* 90903*/ OPC_CheckChild1Integer, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/,
42919 : /* 90914*/ OPC_MoveParent,
42920 : /* 90915*/ OPC_RecordChild1, // #2 = $z
42921 : /* 90916*/ OPC_MoveParent,
42922 : /* 90917*/ OPC_CheckType, MVT::i64,
42923 : /* 90919*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42924 : /* 90921*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
42925 : /* 90924*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
42926 : /* 90927*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
42927 : MVT::i32, 2/*#Ops*/, 1, 4, // Results = #5
42928 : /* 90935*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
42929 : /* 90938*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
42930 : MVT::i32, 2/*#Ops*/, 0, 6, // Results = #7
42931 : /* 90946*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
42932 : /* 90949*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
42933 : MVT::i32, 2/*#Ops*/, 2, 8, // Results = #9
42934 : /* 90957*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
42935 : MVT::i16, 3/*#Ops*/, 5, 7, 9, // Results = #10
42936 : /* 90966*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
42937 : /* 90969*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
42938 : /* 90972*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
42939 : MVT::i32, 2/*#Ops*/, 1, 12, // Results = #13
42940 : /* 90980*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
42941 : /* 90983*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
42942 : MVT::i32, 2/*#Ops*/, 0, 14, // Results = #15
42943 : /* 90991*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
42944 : /* 90994*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
42945 : MVT::i32, 2/*#Ops*/, 2, 16, // Results = #17
42946 : /* 91002*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
42947 : MVT::i16, 3/*#Ops*/, 13, 15, 17, // Results = #18
42948 : /* 91011*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
42949 : /* 91014*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
42950 : MVT::i64, 5/*#Ops*/, 3, 10, 11, 18, 19,
42951 : // Src: (or:{ *:[i64] } (and:{ *:[i64] } i64:{ *:[i64] }:$y, i64:{ *:[i64] }:$x), (and:{ *:[i64] } (xor:{ *:[i64] } i64:{ *:[i64] }:$x, -1:{ *:[i64] }), i64:{ *:[i64] }:$z)) - Complexity = 17
42952 : // Dst: (REG_SEQUENCE:{ *:[i64] } SReg_64:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub0:{ *:[i32] })), sub0:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub1:{ *:[i32] })), sub1:{ *:[i32] })
42953 : /* 91025*/ /*Scope*/ 0|128,1/*128*/, /*->91155*/
42954 : /* 91027*/ OPC_RecordChild0, // #2 = $z
42955 : /* 91028*/ OPC_MoveChild1,
42956 : /* 91029*/ OPC_CheckOpcode, TARGET_VAL(ISD::XOR),
42957 : /* 91032*/ OPC_CheckChild0Same, 0,
42958 : /* 91034*/ OPC_CheckChild1Integer, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/,
42959 : /* 91045*/ OPC_MoveParent,
42960 : /* 91046*/ OPC_MoveParent,
42961 : /* 91047*/ OPC_CheckType, MVT::i64,
42962 : /* 91049*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
42963 : /* 91051*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
42964 : /* 91054*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
42965 : /* 91057*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
42966 : MVT::i32, 2/*#Ops*/, 0, 4, // Results = #5
42967 : /* 91065*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
42968 : /* 91068*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
42969 : MVT::i32, 2/*#Ops*/, 1, 6, // Results = #7
42970 : /* 91076*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
42971 : /* 91079*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
42972 : MVT::i32, 2/*#Ops*/, 2, 8, // Results = #9
42973 : /* 91087*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
42974 : MVT::i16, 3/*#Ops*/, 5, 7, 9, // Results = #10
42975 : /* 91096*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
42976 : /* 91099*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
42977 : /* 91102*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
42978 : MVT::i32, 2/*#Ops*/, 0, 12, // Results = #13
42979 : /* 91110*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
42980 : /* 91113*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
42981 : MVT::i32, 2/*#Ops*/, 1, 14, // Results = #15
42982 : /* 91121*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
42983 : /* 91124*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
42984 : MVT::i32, 2/*#Ops*/, 2, 16, // Results = #17
42985 : /* 91132*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
42986 : MVT::i16, 3/*#Ops*/, 13, 15, 17, // Results = #18
42987 : /* 91141*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
42988 : /* 91144*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
42989 : MVT::i64, 5/*#Ops*/, 3, 10, 11, 18, 19,
42990 : // Src: (or:{ *:[i64] } (and:{ *:[i64] } i64:{ *:[i64] }:$x, i64:{ *:[i64] }:$y), (and:{ *:[i64] } i64:{ *:[i64] }:$z, (xor:{ *:[i64] } i64:{ *:[i64] }:$x, -1:{ *:[i64] }))) - Complexity = 17
42991 : // Dst: (REG_SEQUENCE:{ *:[i64] } SReg_64:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub0:{ *:[i32] })), sub0:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub1:{ *:[i32] })), sub1:{ *:[i32] })
42992 : /* 91155*/ /*Scope*/ 0|128,1/*128*/, /*->91285*/
42993 : /* 91157*/ OPC_MoveChild0,
42994 : /* 91158*/ OPC_CheckOpcode, TARGET_VAL(ISD::XOR),
42995 : /* 91161*/ OPC_CheckChild0Same, 0,
42996 : /* 91163*/ OPC_CheckChild1Integer, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/,
42997 : /* 91174*/ OPC_MoveParent,
42998 : /* 91175*/ OPC_RecordChild1, // #2 = $z
42999 : /* 91176*/ OPC_MoveParent,
43000 : /* 91177*/ OPC_CheckType, MVT::i64,
43001 : /* 91179*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
43002 : /* 91181*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
43003 : /* 91184*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43004 : /* 91187*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43005 : MVT::i32, 2/*#Ops*/, 0, 4, // Results = #5
43006 : /* 91195*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43007 : /* 91198*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43008 : MVT::i32, 2/*#Ops*/, 1, 6, // Results = #7
43009 : /* 91206*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43010 : /* 91209*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43011 : MVT::i32, 2/*#Ops*/, 2, 8, // Results = #9
43012 : /* 91217*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43013 : MVT::i16, 3/*#Ops*/, 5, 7, 9, // Results = #10
43014 : /* 91226*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43015 : /* 91229*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43016 : /* 91232*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43017 : MVT::i32, 2/*#Ops*/, 0, 12, // Results = #13
43018 : /* 91240*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43019 : /* 91243*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43020 : MVT::i32, 2/*#Ops*/, 1, 14, // Results = #15
43021 : /* 91251*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43022 : /* 91254*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43023 : MVT::i32, 2/*#Ops*/, 2, 16, // Results = #17
43024 : /* 91262*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43025 : MVT::i16, 3/*#Ops*/, 13, 15, 17, // Results = #18
43026 : /* 91271*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43027 : /* 91274*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
43028 : MVT::i64, 5/*#Ops*/, 3, 10, 11, 18, 19,
43029 : // Src: (or:{ *:[i64] } (and:{ *:[i64] } i64:{ *:[i64] }:$x, i64:{ *:[i64] }:$y), (and:{ *:[i64] } (xor:{ *:[i64] } i64:{ *:[i64] }:$x, -1:{ *:[i64] }), i64:{ *:[i64] }:$z)) - Complexity = 17
43030 : // Dst: (REG_SEQUENCE:{ *:[i64] } SReg_64:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub0:{ *:[i32] })), sub0:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub1:{ *:[i32] })), sub1:{ *:[i32] })
43031 : /* 91285*/ 0, /*End of Scope*/
43032 : /* 91286*/ /*Scope*/ 122|128,1/*250*/, /*->91538*/
43033 : /* 91288*/ OPC_MoveChild1,
43034 : /* 91289*/ OPC_CheckOpcode, TARGET_VAL(ISD::XOR),
43035 : /* 91292*/ OPC_RecordChild0, // #1 = $x
43036 : /* 91293*/ OPC_CheckChild1Integer, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/,
43037 : /* 91304*/ OPC_MoveParent,
43038 : /* 91305*/ OPC_MoveParent,
43039 : /* 91306*/ OPC_MoveChild1,
43040 : /* 91307*/ OPC_CheckOpcode, TARGET_VAL(ISD::AND),
43041 : /* 91310*/ OPC_Scope, 112, /*->91424*/ // 2 children in Scope
43042 : /* 91312*/ OPC_RecordChild0, // #2 = $y
43043 : /* 91313*/ OPC_CheckChild1Same, 1,
43044 : /* 91315*/ OPC_MoveParent,
43045 : /* 91316*/ OPC_CheckType, MVT::i64,
43046 : /* 91318*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
43047 : /* 91320*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
43048 : /* 91323*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43049 : /* 91326*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43050 : MVT::i32, 2/*#Ops*/, 1, 4, // Results = #5
43051 : /* 91334*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43052 : /* 91337*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43053 : MVT::i32, 2/*#Ops*/, 2, 6, // Results = #7
43054 : /* 91345*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43055 : /* 91348*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43056 : MVT::i32, 2/*#Ops*/, 0, 8, // Results = #9
43057 : /* 91356*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43058 : MVT::i16, 3/*#Ops*/, 5, 7, 9, // Results = #10
43059 : /* 91365*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43060 : /* 91368*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43061 : /* 91371*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43062 : MVT::i32, 2/*#Ops*/, 1, 12, // Results = #13
43063 : /* 91379*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43064 : /* 91382*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43065 : MVT::i32, 2/*#Ops*/, 2, 14, // Results = #15
43066 : /* 91390*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43067 : /* 91393*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43068 : MVT::i32, 2/*#Ops*/, 0, 16, // Results = #17
43069 : /* 91401*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43070 : MVT::i16, 3/*#Ops*/, 13, 15, 17, // Results = #18
43071 : /* 91410*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43072 : /* 91413*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
43073 : MVT::i64, 5/*#Ops*/, 3, 10, 11, 18, 19,
43074 : // Src: (or:{ *:[i64] } (and:{ *:[i64] } i64:{ *:[i64] }:$z, (xor:{ *:[i64] } i64:{ *:[i64] }:$x, -1:{ *:[i64] })), (and:{ *:[i64] } i64:{ *:[i64] }:$y, i64:{ *:[i64] }:$x)) - Complexity = 17
43075 : // Dst: (REG_SEQUENCE:{ *:[i64] } SReg_64:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub0:{ *:[i32] })), sub0:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub1:{ *:[i32] })), sub1:{ *:[i32] })
43076 : /* 91424*/ /*Scope*/ 112, /*->91537*/
43077 : /* 91425*/ OPC_CheckChild0Same, 1,
43078 : /* 91427*/ OPC_RecordChild1, // #2 = $y
43079 : /* 91428*/ OPC_MoveParent,
43080 : /* 91429*/ OPC_CheckType, MVT::i64,
43081 : /* 91431*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
43082 : /* 91433*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
43083 : /* 91436*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43084 : /* 91439*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43085 : MVT::i32, 2/*#Ops*/, 1, 4, // Results = #5
43086 : /* 91447*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43087 : /* 91450*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43088 : MVT::i32, 2/*#Ops*/, 2, 6, // Results = #7
43089 : /* 91458*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43090 : /* 91461*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43091 : MVT::i32, 2/*#Ops*/, 0, 8, // Results = #9
43092 : /* 91469*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43093 : MVT::i16, 3/*#Ops*/, 5, 7, 9, // Results = #10
43094 : /* 91478*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43095 : /* 91481*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43096 : /* 91484*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43097 : MVT::i32, 2/*#Ops*/, 1, 12, // Results = #13
43098 : /* 91492*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43099 : /* 91495*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43100 : MVT::i32, 2/*#Ops*/, 2, 14, // Results = #15
43101 : /* 91503*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43102 : /* 91506*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43103 : MVT::i32, 2/*#Ops*/, 0, 16, // Results = #17
43104 : /* 91514*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43105 : MVT::i16, 3/*#Ops*/, 13, 15, 17, // Results = #18
43106 : /* 91523*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43107 : /* 91526*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
43108 : MVT::i64, 5/*#Ops*/, 3, 10, 11, 18, 19,
43109 : // Src: (or:{ *:[i64] } (and:{ *:[i64] } i64:{ *:[i64] }:$z, (xor:{ *:[i64] } i64:{ *:[i64] }:$x, -1:{ *:[i64] })), (and:{ *:[i64] } i64:{ *:[i64] }:$x, i64:{ *:[i64] }:$y)) - Complexity = 17
43110 : // Dst: (REG_SEQUENCE:{ *:[i64] } SReg_64:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub0:{ *:[i32] })), sub0:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub1:{ *:[i32] })), sub1:{ *:[i32] })
43111 : /* 91537*/ 0, /*End of Scope*/
43112 : /* 91538*/ 0, /*End of Scope*/
43113 : /* 91539*/ /*Scope*/ 123|128,1/*251*/, /*->91792*/
43114 : /* 91541*/ OPC_MoveChild0,
43115 : /* 91542*/ OPC_CheckOpcode, TARGET_VAL(ISD::XOR),
43116 : /* 91545*/ OPC_RecordChild0, // #0 = $x
43117 : /* 91546*/ OPC_CheckChild1Integer, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/,
43118 : /* 91557*/ OPC_MoveParent,
43119 : /* 91558*/ OPC_RecordChild1, // #1 = $z
43120 : /* 91559*/ OPC_MoveParent,
43121 : /* 91560*/ OPC_MoveChild1,
43122 : /* 91561*/ OPC_CheckOpcode, TARGET_VAL(ISD::AND),
43123 : /* 91564*/ OPC_Scope, 112, /*->91678*/ // 2 children in Scope
43124 : /* 91566*/ OPC_RecordChild0, // #2 = $y
43125 : /* 91567*/ OPC_CheckChild1Same, 0,
43126 : /* 91569*/ OPC_MoveParent,
43127 : /* 91570*/ OPC_CheckType, MVT::i64,
43128 : /* 91572*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
43129 : /* 91574*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
43130 : /* 91577*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43131 : /* 91580*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43132 : MVT::i32, 2/*#Ops*/, 0, 4, // Results = #5
43133 : /* 91588*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43134 : /* 91591*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43135 : MVT::i32, 2/*#Ops*/, 2, 6, // Results = #7
43136 : /* 91599*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43137 : /* 91602*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43138 : MVT::i32, 2/*#Ops*/, 1, 8, // Results = #9
43139 : /* 91610*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43140 : MVT::i16, 3/*#Ops*/, 5, 7, 9, // Results = #10
43141 : /* 91619*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43142 : /* 91622*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43143 : /* 91625*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43144 : MVT::i32, 2/*#Ops*/, 0, 12, // Results = #13
43145 : /* 91633*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43146 : /* 91636*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43147 : MVT::i32, 2/*#Ops*/, 2, 14, // Results = #15
43148 : /* 91644*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43149 : /* 91647*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43150 : MVT::i32, 2/*#Ops*/, 1, 16, // Results = #17
43151 : /* 91655*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43152 : MVT::i16, 3/*#Ops*/, 13, 15, 17, // Results = #18
43153 : /* 91664*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43154 : /* 91667*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
43155 : MVT::i64, 5/*#Ops*/, 3, 10, 11, 18, 19,
43156 : // Src: (or:{ *:[i64] } (and:{ *:[i64] } (xor:{ *:[i64] } i64:{ *:[i64] }:$x, -1:{ *:[i64] }), i64:{ *:[i64] }:$z), (and:{ *:[i64] } i64:{ *:[i64] }:$y, i64:{ *:[i64] }:$x)) - Complexity = 17
43157 : // Dst: (REG_SEQUENCE:{ *:[i64] } SReg_64:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub0:{ *:[i32] })), sub0:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub1:{ *:[i32] })), sub1:{ *:[i32] })
43158 : /* 91678*/ /*Scope*/ 112, /*->91791*/
43159 : /* 91679*/ OPC_CheckChild0Same, 0,
43160 : /* 91681*/ OPC_RecordChild1, // #2 = $y
43161 : /* 91682*/ OPC_MoveParent,
43162 : /* 91683*/ OPC_CheckType, MVT::i64,
43163 : /* 91685*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
43164 : /* 91687*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
43165 : /* 91690*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43166 : /* 91693*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43167 : MVT::i32, 2/*#Ops*/, 0, 4, // Results = #5
43168 : /* 91701*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43169 : /* 91704*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43170 : MVT::i32, 2/*#Ops*/, 2, 6, // Results = #7
43171 : /* 91712*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43172 : /* 91715*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43173 : MVT::i32, 2/*#Ops*/, 1, 8, // Results = #9
43174 : /* 91723*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43175 : MVT::i16, 3/*#Ops*/, 5, 7, 9, // Results = #10
43176 : /* 91732*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43177 : /* 91735*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43178 : /* 91738*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43179 : MVT::i32, 2/*#Ops*/, 0, 12, // Results = #13
43180 : /* 91746*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43181 : /* 91749*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43182 : MVT::i32, 2/*#Ops*/, 2, 14, // Results = #15
43183 : /* 91757*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43184 : /* 91760*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43185 : MVT::i32, 2/*#Ops*/, 1, 16, // Results = #17
43186 : /* 91768*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43187 : MVT::i16, 3/*#Ops*/, 13, 15, 17, // Results = #18
43188 : /* 91777*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43189 : /* 91780*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
43190 : MVT::i64, 5/*#Ops*/, 3, 10, 11, 18, 19,
43191 : // Src: (or:{ *:[i64] } (and:{ *:[i64] } (xor:{ *:[i64] } i64:{ *:[i64] }:$x, -1:{ *:[i64] }), i64:{ *:[i64] }:$z), (and:{ *:[i64] } i64:{ *:[i64] }:$x, i64:{ *:[i64] }:$y)) - Complexity = 17
43192 : // Dst: (REG_SEQUENCE:{ *:[i64] } SReg_64:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub0:{ *:[i32] })), sub0:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub1:{ *:[i32] })), sub1:{ *:[i32] })
43193 : /* 91791*/ 0, /*End of Scope*/
43194 : /* 91792*/ /*Scope*/ 4|128,3/*388*/, /*->92182*/
43195 : /* 91794*/ OPC_RecordChild0, // #0 = $x
43196 : /* 91795*/ OPC_Scope, 10|128,2/*266*/, /*->92064*/ // 2 children in Scope
43197 : /* 91798*/ OPC_RecordChild1, // #1 = $z
43198 : /* 91799*/ OPC_MoveParent,
43199 : /* 91800*/ OPC_MoveChild1,
43200 : /* 91801*/ OPC_CheckOpcode, TARGET_VAL(ISD::AND),
43201 : /* 91804*/ OPC_Scope, 63, /*->91869*/ // 4 children in Scope
43202 : /* 91806*/ OPC_RecordChild0, // #2 = $y
43203 : /* 91807*/ OPC_MoveChild1,
43204 : /* 91808*/ OPC_CheckOpcode, TARGET_VAL(ISD::OR),
43205 : /* 91811*/ OPC_Scope, 27, /*->91840*/ // 2 children in Scope
43206 : /* 91813*/ OPC_CheckChild0Same, 0,
43207 : /* 91815*/ OPC_CheckChild1Same, 1,
43208 : /* 91817*/ OPC_MoveParent,
43209 : /* 91818*/ OPC_MoveParent,
43210 : /* 91819*/ OPC_CheckType, MVT::i32,
43211 : /* 91821*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
43212 : /* 91823*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43213 : MVT::i16, 2/*#Ops*/, 0, 2, // Results = #3
43214 : /* 91831*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43215 : MVT::i32, 3/*#Ops*/, 3, 1, 2,
43216 : // Src: (or:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$x, i32:{ *:[i32] }:$z), (and:{ *:[i32] } i32:{ *:[i32] }:$y, (or:{ *:[i32] } i32:{ *:[i32] }:$x, i32:{ *:[i32] }:$z))) - Complexity = 12
43217 : // Dst: (V_BFI_B32:{ *:[i32] } (V_XOR_B32_e64:{ *:[i16] } i32:{ *:[i32] }:$x, i32:{ *:[i32] }:$y), i32:{ *:[i32] }:$z, i32:{ *:[i32] }:$y)
43218 : /* 91840*/ /*Scope*/ 27, /*->91868*/
43219 : /* 91841*/ OPC_CheckChild0Same, 1,
43220 : /* 91843*/ OPC_CheckChild1Same, 0,
43221 : /* 91845*/ OPC_MoveParent,
43222 : /* 91846*/ OPC_MoveParent,
43223 : /* 91847*/ OPC_CheckType, MVT::i32,
43224 : /* 91849*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
43225 : /* 91851*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43226 : MVT::i16, 2/*#Ops*/, 0, 2, // Results = #3
43227 : /* 91859*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43228 : MVT::i32, 3/*#Ops*/, 3, 1, 2,
43229 : // Src: (or:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$x, i32:{ *:[i32] }:$z), (and:{ *:[i32] } i32:{ *:[i32] }:$y, (or:{ *:[i32] } i32:{ *:[i32] }:$z, i32:{ *:[i32] }:$x))) - Complexity = 12
43230 : // Dst: (V_BFI_B32:{ *:[i32] } (V_XOR_B32_e64:{ *:[i16] } i32:{ *:[i32] }:$x, i32:{ *:[i32] }:$y), i32:{ *:[i32] }:$z, i32:{ *:[i32] }:$y)
43231 : /* 91868*/ 0, /*End of Scope*/
43232 : /* 91869*/ /*Scope*/ 64, /*->91934*/
43233 : /* 91870*/ OPC_MoveChild0,
43234 : /* 91871*/ OPC_CheckOpcode, TARGET_VAL(ISD::OR),
43235 : /* 91874*/ OPC_Scope, 28, /*->91904*/ // 2 children in Scope
43236 : /* 91876*/ OPC_CheckChild0Same, 0,
43237 : /* 91878*/ OPC_CheckChild1Same, 1,
43238 : /* 91880*/ OPC_MoveParent,
43239 : /* 91881*/ OPC_RecordChild1, // #2 = $y
43240 : /* 91882*/ OPC_MoveParent,
43241 : /* 91883*/ OPC_CheckType, MVT::i32,
43242 : /* 91885*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
43243 : /* 91887*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43244 : MVT::i16, 2/*#Ops*/, 0, 2, // Results = #3
43245 : /* 91895*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43246 : MVT::i32, 3/*#Ops*/, 3, 1, 2,
43247 : // Src: (or:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$x, i32:{ *:[i32] }:$z), (and:{ *:[i32] } (or:{ *:[i32] } i32:{ *:[i32] }:$x, i32:{ *:[i32] }:$z), i32:{ *:[i32] }:$y)) - Complexity = 12
43248 : // Dst: (V_BFI_B32:{ *:[i32] } (V_XOR_B32_e64:{ *:[i16] } i32:{ *:[i32] }:$x, i32:{ *:[i32] }:$y), i32:{ *:[i32] }:$z, i32:{ *:[i32] }:$y)
43249 : /* 91904*/ /*Scope*/ 28, /*->91933*/
43250 : /* 91905*/ OPC_CheckChild0Same, 1,
43251 : /* 91907*/ OPC_CheckChild1Same, 0,
43252 : /* 91909*/ OPC_MoveParent,
43253 : /* 91910*/ OPC_RecordChild1, // #2 = $y
43254 : /* 91911*/ OPC_MoveParent,
43255 : /* 91912*/ OPC_CheckType, MVT::i32,
43256 : /* 91914*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
43257 : /* 91916*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43258 : MVT::i16, 2/*#Ops*/, 0, 2, // Results = #3
43259 : /* 91924*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43260 : MVT::i32, 3/*#Ops*/, 3, 1, 2,
43261 : // Src: (or:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$x, i32:{ *:[i32] }:$z), (and:{ *:[i32] } (or:{ *:[i32] } i32:{ *:[i32] }:$z, i32:{ *:[i32] }:$x), i32:{ *:[i32] }:$y)) - Complexity = 12
43262 : // Dst: (V_BFI_B32:{ *:[i32] } (V_XOR_B32_e64:{ *:[i16] } i32:{ *:[i32] }:$x, i32:{ *:[i32] }:$y), i32:{ *:[i32] }:$z, i32:{ *:[i32] }:$y)
43263 : /* 91933*/ 0, /*End of Scope*/
43264 : /* 91934*/ /*Scope*/ 63, /*->91998*/
43265 : /* 91935*/ OPC_RecordChild0, // #2 = $y
43266 : /* 91936*/ OPC_MoveChild1,
43267 : /* 91937*/ OPC_CheckOpcode, TARGET_VAL(ISD::OR),
43268 : /* 91940*/ OPC_Scope, 27, /*->91969*/ // 2 children in Scope
43269 : /* 91942*/ OPC_CheckChild0Same, 1,
43270 : /* 91944*/ OPC_CheckChild1Same, 0,
43271 : /* 91946*/ OPC_MoveParent,
43272 : /* 91947*/ OPC_MoveParent,
43273 : /* 91948*/ OPC_CheckType, MVT::i32,
43274 : /* 91950*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
43275 : /* 91952*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43276 : MVT::i16, 2/*#Ops*/, 1, 2, // Results = #3
43277 : /* 91960*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43278 : MVT::i32, 3/*#Ops*/, 3, 0, 2,
43279 : // Src: (or:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$z, i32:{ *:[i32] }:$x), (and:{ *:[i32] } i32:{ *:[i32] }:$y, (or:{ *:[i32] } i32:{ *:[i32] }:$x, i32:{ *:[i32] }:$z))) - Complexity = 12
43280 : // Dst: (V_BFI_B32:{ *:[i32] } (V_XOR_B32_e64:{ *:[i16] } i32:{ *:[i32] }:$x, i32:{ *:[i32] }:$y), i32:{ *:[i32] }:$z, i32:{ *:[i32] }:$y)
43281 : /* 91969*/ /*Scope*/ 27, /*->91997*/
43282 : /* 91970*/ OPC_CheckChild0Same, 0,
43283 : /* 91972*/ OPC_CheckChild1Same, 1,
43284 : /* 91974*/ OPC_MoveParent,
43285 : /* 91975*/ OPC_MoveParent,
43286 : /* 91976*/ OPC_CheckType, MVT::i32,
43287 : /* 91978*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
43288 : /* 91980*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43289 : MVT::i16, 2/*#Ops*/, 1, 2, // Results = #3
43290 : /* 91988*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43291 : MVT::i32, 3/*#Ops*/, 3, 0, 2,
43292 : // Src: (or:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$z, i32:{ *:[i32] }:$x), (and:{ *:[i32] } i32:{ *:[i32] }:$y, (or:{ *:[i32] } i32:{ *:[i32] }:$z, i32:{ *:[i32] }:$x))) - Complexity = 12
43293 : // Dst: (V_BFI_B32:{ *:[i32] } (V_XOR_B32_e64:{ *:[i16] } i32:{ *:[i32] }:$x, i32:{ *:[i32] }:$y), i32:{ *:[i32] }:$z, i32:{ *:[i32] }:$y)
43294 : /* 91997*/ 0, /*End of Scope*/
43295 : /* 91998*/ /*Scope*/ 64, /*->92063*/
43296 : /* 91999*/ OPC_MoveChild0,
43297 : /* 92000*/ OPC_CheckOpcode, TARGET_VAL(ISD::OR),
43298 : /* 92003*/ OPC_Scope, 28, /*->92033*/ // 2 children in Scope
43299 : /* 92005*/ OPC_CheckChild0Same, 1,
43300 : /* 92007*/ OPC_CheckChild1Same, 0,
43301 : /* 92009*/ OPC_MoveParent,
43302 : /* 92010*/ OPC_RecordChild1, // #2 = $y
43303 : /* 92011*/ OPC_MoveParent,
43304 : /* 92012*/ OPC_CheckType, MVT::i32,
43305 : /* 92014*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
43306 : /* 92016*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43307 : MVT::i16, 2/*#Ops*/, 1, 2, // Results = #3
43308 : /* 92024*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43309 : MVT::i32, 3/*#Ops*/, 3, 0, 2,
43310 : // Src: (or:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$z, i32:{ *:[i32] }:$x), (and:{ *:[i32] } (or:{ *:[i32] } i32:{ *:[i32] }:$x, i32:{ *:[i32] }:$z), i32:{ *:[i32] }:$y)) - Complexity = 12
43311 : // Dst: (V_BFI_B32:{ *:[i32] } (V_XOR_B32_e64:{ *:[i16] } i32:{ *:[i32] }:$x, i32:{ *:[i32] }:$y), i32:{ *:[i32] }:$z, i32:{ *:[i32] }:$y)
43312 : /* 92033*/ /*Scope*/ 28, /*->92062*/
43313 : /* 92034*/ OPC_CheckChild0Same, 0,
43314 : /* 92036*/ OPC_CheckChild1Same, 1,
43315 : /* 92038*/ OPC_MoveParent,
43316 : /* 92039*/ OPC_RecordChild1, // #2 = $y
43317 : /* 92040*/ OPC_MoveParent,
43318 : /* 92041*/ OPC_CheckType, MVT::i32,
43319 : /* 92043*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
43320 : /* 92045*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43321 : MVT::i16, 2/*#Ops*/, 1, 2, // Results = #3
43322 : /* 92053*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43323 : MVT::i32, 3/*#Ops*/, 3, 0, 2,
43324 : // Src: (or:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$z, i32:{ *:[i32] }:$x), (and:{ *:[i32] } (or:{ *:[i32] } i32:{ *:[i32] }:$z, i32:{ *:[i32] }:$x), i32:{ *:[i32] }:$y)) - Complexity = 12
43325 : // Dst: (V_BFI_B32:{ *:[i32] } (V_XOR_B32_e64:{ *:[i16] } i32:{ *:[i32] }:$x, i32:{ *:[i32] }:$y), i32:{ *:[i32] }:$z, i32:{ *:[i32] }:$y)
43326 : /* 92062*/ 0, /*End of Scope*/
43327 : /* 92063*/ 0, /*End of Scope*/
43328 : /* 92064*/ /*Scope*/ 116, /*->92181*/
43329 : /* 92065*/ OPC_MoveChild1,
43330 : /* 92066*/ OPC_CheckOpcode, TARGET_VAL(ISD::OR),
43331 : /* 92069*/ OPC_RecordChild0, // #1 = $x
43332 : /* 92070*/ OPC_RecordChild1, // #2 = $z
43333 : /* 92071*/ OPC_MoveParent,
43334 : /* 92072*/ OPC_MoveParent,
43335 : /* 92073*/ OPC_MoveChild1,
43336 : /* 92074*/ OPC_CheckOpcode, TARGET_VAL(ISD::AND),
43337 : /* 92077*/ OPC_Scope, 26, /*->92105*/ // 3 children in Scope
43338 : /* 92079*/ OPC_CheckChild0Same, 1,
43339 : /* 92081*/ OPC_CheckChild1Same, 2,
43340 : /* 92083*/ OPC_MoveParent,
43341 : /* 92084*/ OPC_CheckType, MVT::i32,
43342 : /* 92086*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
43343 : /* 92088*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43344 : MVT::i16, 2/*#Ops*/, 1, 0, // Results = #3
43345 : /* 92096*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43346 : MVT::i32, 3/*#Ops*/, 3, 2, 0,
43347 : // Src: (or:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$y, (or:{ *:[i32] } i32:{ *:[i32] }:$x, i32:{ *:[i32] }:$z)), (and:{ *:[i32] } i32:{ *:[i32] }:$x, i32:{ *:[i32] }:$z)) - Complexity = 12
43348 : // Dst: (V_BFI_B32:{ *:[i32] } (V_XOR_B32_e64:{ *:[i16] } i32:{ *:[i32] }:$x, i32:{ *:[i32] }:$y), i32:{ *:[i32] }:$z, i32:{ *:[i32] }:$y)
43349 : /* 92105*/ /*Scope*/ 47, /*->92153*/
43350 : /* 92106*/ OPC_CheckChild0Same, 2,
43351 : /* 92108*/ OPC_CheckChild1Same, 1,
43352 : /* 92110*/ OPC_MoveParent,
43353 : /* 92111*/ OPC_CheckType, MVT::i32,
43354 : /* 92113*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
43355 : /* 92115*/ OPC_Scope, 17, /*->92134*/ // 2 children in Scope
43356 : /* 92117*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43357 : MVT::i16, 2/*#Ops*/, 1, 0, // Results = #3
43358 : /* 92125*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43359 : MVT::i32, 3/*#Ops*/, 3, 2, 0,
43360 : // Src: (or:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$y, (or:{ *:[i32] } i32:{ *:[i32] }:$x, i32:{ *:[i32] }:$z)), (and:{ *:[i32] } i32:{ *:[i32] }:$z, i32:{ *:[i32] }:$x)) - Complexity = 12
43361 : // Dst: (V_BFI_B32:{ *:[i32] } (V_XOR_B32_e64:{ *:[i16] } i32:{ *:[i32] }:$x, i32:{ *:[i32] }:$y), i32:{ *:[i32] }:$z, i32:{ *:[i32] }:$y)
43362 : /* 92134*/ /*Scope*/ 17, /*->92152*/
43363 : /* 92135*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43364 : MVT::i16, 2/*#Ops*/, 2, 0, // Results = #3
43365 : /* 92143*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43366 : MVT::i32, 3/*#Ops*/, 3, 1, 0,
43367 : // Src: (or:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$y, (or:{ *:[i32] } i32:{ *:[i32] }:$z, i32:{ *:[i32] }:$x)), (and:{ *:[i32] } i32:{ *:[i32] }:$x, i32:{ *:[i32] }:$z)) - Complexity = 12
43368 : // Dst: (V_BFI_B32:{ *:[i32] } (V_XOR_B32_e64:{ *:[i16] } i32:{ *:[i32] }:$x, i32:{ *:[i32] }:$y), i32:{ *:[i32] }:$z, i32:{ *:[i32] }:$y)
43369 : /* 92152*/ 0, /*End of Scope*/
43370 : /* 92153*/ /*Scope*/ 26, /*->92180*/
43371 : /* 92154*/ OPC_CheckChild0Same, 1,
43372 : /* 92156*/ OPC_CheckChild1Same, 2,
43373 : /* 92158*/ OPC_MoveParent,
43374 : /* 92159*/ OPC_CheckType, MVT::i32,
43375 : /* 92161*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
43376 : /* 92163*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43377 : MVT::i16, 2/*#Ops*/, 2, 0, // Results = #3
43378 : /* 92171*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43379 : MVT::i32, 3/*#Ops*/, 3, 1, 0,
43380 : // Src: (or:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$y, (or:{ *:[i32] } i32:{ *:[i32] }:$z, i32:{ *:[i32] }:$x)), (and:{ *:[i32] } i32:{ *:[i32] }:$z, i32:{ *:[i32] }:$x)) - Complexity = 12
43381 : // Dst: (V_BFI_B32:{ *:[i32] } (V_XOR_B32_e64:{ *:[i16] } i32:{ *:[i32] }:$x, i32:{ *:[i32] }:$y), i32:{ *:[i32] }:$z, i32:{ *:[i32] }:$y)
43382 : /* 92180*/ 0, /*End of Scope*/
43383 : /* 92181*/ 0, /*End of Scope*/
43384 : /* 92182*/ /*Scope*/ 117, /*->92300*/
43385 : /* 92183*/ OPC_MoveChild0,
43386 : /* 92184*/ OPC_CheckOpcode, TARGET_VAL(ISD::OR),
43387 : /* 92187*/ OPC_RecordChild0, // #0 = $x
43388 : /* 92188*/ OPC_RecordChild1, // #1 = $z
43389 : /* 92189*/ OPC_MoveParent,
43390 : /* 92190*/ OPC_RecordChild1, // #2 = $y
43391 : /* 92191*/ OPC_MoveParent,
43392 : /* 92192*/ OPC_MoveChild1,
43393 : /* 92193*/ OPC_CheckOpcode, TARGET_VAL(ISD::AND),
43394 : /* 92196*/ OPC_Scope, 26, /*->92224*/ // 3 children in Scope
43395 : /* 92198*/ OPC_CheckChild0Same, 0,
43396 : /* 92200*/ OPC_CheckChild1Same, 1,
43397 : /* 92202*/ OPC_MoveParent,
43398 : /* 92203*/ OPC_CheckType, MVT::i32,
43399 : /* 92205*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
43400 : /* 92207*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43401 : MVT::i16, 2/*#Ops*/, 0, 2, // Results = #3
43402 : /* 92215*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43403 : MVT::i32, 3/*#Ops*/, 3, 1, 2,
43404 : // Src: (or:{ *:[i32] } (and:{ *:[i32] } (or:{ *:[i32] } i32:{ *:[i32] }:$x, i32:{ *:[i32] }:$z), i32:{ *:[i32] }:$y), (and:{ *:[i32] } i32:{ *:[i32] }:$x, i32:{ *:[i32] }:$z)) - Complexity = 12
43405 : // Dst: (V_BFI_B32:{ *:[i32] } (V_XOR_B32_e64:{ *:[i16] } i32:{ *:[i32] }:$x, i32:{ *:[i32] }:$y), i32:{ *:[i32] }:$z, i32:{ *:[i32] }:$y)
43406 : /* 92224*/ /*Scope*/ 47, /*->92272*/
43407 : /* 92225*/ OPC_CheckChild0Same, 1,
43408 : /* 92227*/ OPC_CheckChild1Same, 0,
43409 : /* 92229*/ OPC_MoveParent,
43410 : /* 92230*/ OPC_CheckType, MVT::i32,
43411 : /* 92232*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
43412 : /* 92234*/ OPC_Scope, 17, /*->92253*/ // 2 children in Scope
43413 : /* 92236*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43414 : MVT::i16, 2/*#Ops*/, 0, 2, // Results = #3
43415 : /* 92244*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43416 : MVT::i32, 3/*#Ops*/, 3, 1, 2,
43417 : // Src: (or:{ *:[i32] } (and:{ *:[i32] } (or:{ *:[i32] } i32:{ *:[i32] }:$x, i32:{ *:[i32] }:$z), i32:{ *:[i32] }:$y), (and:{ *:[i32] } i32:{ *:[i32] }:$z, i32:{ *:[i32] }:$x)) - Complexity = 12
43418 : // Dst: (V_BFI_B32:{ *:[i32] } (V_XOR_B32_e64:{ *:[i16] } i32:{ *:[i32] }:$x, i32:{ *:[i32] }:$y), i32:{ *:[i32] }:$z, i32:{ *:[i32] }:$y)
43419 : /* 92253*/ /*Scope*/ 17, /*->92271*/
43420 : /* 92254*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43421 : MVT::i16, 2/*#Ops*/, 1, 2, // Results = #3
43422 : /* 92262*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43423 : MVT::i32, 3/*#Ops*/, 3, 0, 2,
43424 : // Src: (or:{ *:[i32] } (and:{ *:[i32] } (or:{ *:[i32] } i32:{ *:[i32] }:$z, i32:{ *:[i32] }:$x), i32:{ *:[i32] }:$y), (and:{ *:[i32] } i32:{ *:[i32] }:$x, i32:{ *:[i32] }:$z)) - Complexity = 12
43425 : // Dst: (V_BFI_B32:{ *:[i32] } (V_XOR_B32_e64:{ *:[i16] } i32:{ *:[i32] }:$x, i32:{ *:[i32] }:$y), i32:{ *:[i32] }:$z, i32:{ *:[i32] }:$y)
43426 : /* 92271*/ 0, /*End of Scope*/
43427 : /* 92272*/ /*Scope*/ 26, /*->92299*/
43428 : /* 92273*/ OPC_CheckChild0Same, 0,
43429 : /* 92275*/ OPC_CheckChild1Same, 1,
43430 : /* 92277*/ OPC_MoveParent,
43431 : /* 92278*/ OPC_CheckType, MVT::i32,
43432 : /* 92280*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
43433 : /* 92282*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43434 : MVT::i16, 2/*#Ops*/, 1, 2, // Results = #3
43435 : /* 92290*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43436 : MVT::i32, 3/*#Ops*/, 3, 0, 2,
43437 : // Src: (or:{ *:[i32] } (and:{ *:[i32] } (or:{ *:[i32] } i32:{ *:[i32] }:$z, i32:{ *:[i32] }:$x), i32:{ *:[i32] }:$y), (and:{ *:[i32] } i32:{ *:[i32] }:$z, i32:{ *:[i32] }:$x)) - Complexity = 12
43438 : // Dst: (V_BFI_B32:{ *:[i32] } (V_XOR_B32_e64:{ *:[i16] } i32:{ *:[i32] }:$x, i32:{ *:[i32] }:$y), i32:{ *:[i32] }:$z, i32:{ *:[i32] }:$y)
43439 : /* 92299*/ 0, /*End of Scope*/
43440 : /* 92300*/ /*Scope*/ 108|128,14/*1900*/, /*->94202*/
43441 : /* 92302*/ OPC_RecordChild0, // #0 = $x
43442 : /* 92303*/ OPC_Scope, 126|128,9/*1278*/, /*->93584*/ // 2 children in Scope
43443 : /* 92306*/ OPC_RecordChild1, // #1 = $z
43444 : /* 92307*/ OPC_MoveParent,
43445 : /* 92308*/ OPC_MoveChild1,
43446 : /* 92309*/ OPC_CheckOpcode, TARGET_VAL(ISD::AND),
43447 : /* 92312*/ OPC_Scope, 59|128,2/*315*/, /*->92630*/ // 4 children in Scope
43448 : /* 92315*/ OPC_RecordChild0, // #2 = $y
43449 : /* 92316*/ OPC_MoveChild1,
43450 : /* 92317*/ OPC_CheckOpcode, TARGET_VAL(ISD::OR),
43451 : /* 92320*/ OPC_Scope, 24|128,1/*152*/, /*->92475*/ // 2 children in Scope
43452 : /* 92323*/ OPC_CheckChild0Same, 0,
43453 : /* 92325*/ OPC_CheckChild1Same, 1,
43454 : /* 92327*/ OPC_MoveParent,
43455 : /* 92328*/ OPC_MoveParent,
43456 : /* 92329*/ OPC_CheckType, MVT::i64,
43457 : /* 92331*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
43458 : /* 92333*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
43459 : /* 92336*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43460 : /* 92339*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43461 : MVT::i32, 2/*#Ops*/, 0, 4, // Results = #5
43462 : /* 92347*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43463 : /* 92350*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43464 : MVT::i32, 2/*#Ops*/, 2, 6, // Results = #7
43465 : /* 92358*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43466 : MVT::i16, 2/*#Ops*/, 5, 7, // Results = #8
43467 : /* 92366*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43468 : /* 92369*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43469 : MVT::i32, 2/*#Ops*/, 1, 9, // Results = #10
43470 : /* 92377*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43471 : /* 92380*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43472 : MVT::i32, 2/*#Ops*/, 2, 11, // Results = #12
43473 : /* 92388*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43474 : MVT::i16, 3/*#Ops*/, 8, 10, 12, // Results = #13
43475 : /* 92397*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43476 : /* 92400*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43477 : /* 92403*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43478 : MVT::i32, 2/*#Ops*/, 0, 15, // Results = #16
43479 : /* 92411*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43480 : /* 92414*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43481 : MVT::i32, 2/*#Ops*/, 2, 17, // Results = #18
43482 : /* 92422*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43483 : MVT::i16, 2/*#Ops*/, 16, 18, // Results = #19
43484 : /* 92430*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43485 : /* 92433*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43486 : MVT::i32, 2/*#Ops*/, 1, 20, // Results = #21
43487 : /* 92441*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43488 : /* 92444*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43489 : MVT::i32, 2/*#Ops*/, 2, 22, // Results = #23
43490 : /* 92452*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43491 : MVT::i16, 3/*#Ops*/, 19, 21, 23, // Results = #24
43492 : /* 92461*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43493 : /* 92464*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
43494 : MVT::i64, 5/*#Ops*/, 3, 13, 14, 24, 25,
43495 : // Src: (or:{ *:[i64] } (and:{ *:[i64] } i64:{ *:[i64] }:$x, i64:{ *:[i64] }:$z), (and:{ *:[i64] } i64:{ *:[i64] }:$y, (or:{ *:[i64] } i64:{ *:[i64] }:$x, i64:{ *:[i64] }:$z))) - Complexity = 12
43496 : // Dst: (REG_SEQUENCE:{ *:[i64] } SReg_64:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (V_XOR_B32_e64:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] })), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] })), sub0:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (V_XOR_B32_e64:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] })), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] })), sub1:{ *:[i32] })
43497 : /* 92475*/ /*Scope*/ 24|128,1/*152*/, /*->92629*/
43498 : /* 92477*/ OPC_CheckChild0Same, 1,
43499 : /* 92479*/ OPC_CheckChild1Same, 0,
43500 : /* 92481*/ OPC_MoveParent,
43501 : /* 92482*/ OPC_MoveParent,
43502 : /* 92483*/ OPC_CheckType, MVT::i64,
43503 : /* 92485*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
43504 : /* 92487*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
43505 : /* 92490*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43506 : /* 92493*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43507 : MVT::i32, 2/*#Ops*/, 0, 4, // Results = #5
43508 : /* 92501*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43509 : /* 92504*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43510 : MVT::i32, 2/*#Ops*/, 2, 6, // Results = #7
43511 : /* 92512*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43512 : MVT::i16, 2/*#Ops*/, 5, 7, // Results = #8
43513 : /* 92520*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43514 : /* 92523*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43515 : MVT::i32, 2/*#Ops*/, 1, 9, // Results = #10
43516 : /* 92531*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43517 : /* 92534*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43518 : MVT::i32, 2/*#Ops*/, 2, 11, // Results = #12
43519 : /* 92542*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43520 : MVT::i16, 3/*#Ops*/, 8, 10, 12, // Results = #13
43521 : /* 92551*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43522 : /* 92554*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43523 : /* 92557*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43524 : MVT::i32, 2/*#Ops*/, 0, 15, // Results = #16
43525 : /* 92565*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43526 : /* 92568*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43527 : MVT::i32, 2/*#Ops*/, 2, 17, // Results = #18
43528 : /* 92576*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43529 : MVT::i16, 2/*#Ops*/, 16, 18, // Results = #19
43530 : /* 92584*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43531 : /* 92587*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43532 : MVT::i32, 2/*#Ops*/, 1, 20, // Results = #21
43533 : /* 92595*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43534 : /* 92598*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43535 : MVT::i32, 2/*#Ops*/, 2, 22, // Results = #23
43536 : /* 92606*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43537 : MVT::i16, 3/*#Ops*/, 19, 21, 23, // Results = #24
43538 : /* 92615*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43539 : /* 92618*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
43540 : MVT::i64, 5/*#Ops*/, 3, 13, 14, 24, 25,
43541 : // Src: (or:{ *:[i64] } (and:{ *:[i64] } i64:{ *:[i64] }:$x, i64:{ *:[i64] }:$z), (and:{ *:[i64] } i64:{ *:[i64] }:$y, (or:{ *:[i64] } i64:{ *:[i64] }:$z, i64:{ *:[i64] }:$x))) - Complexity = 12
43542 : // Dst: (REG_SEQUENCE:{ *:[i64] } SReg_64:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (V_XOR_B32_e64:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] })), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] })), sub0:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (V_XOR_B32_e64:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] })), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] })), sub1:{ *:[i32] })
43543 : /* 92629*/ 0, /*End of Scope*/
43544 : /* 92630*/ /*Scope*/ 60|128,2/*316*/, /*->92948*/
43545 : /* 92632*/ OPC_MoveChild0,
43546 : /* 92633*/ OPC_CheckOpcode, TARGET_VAL(ISD::OR),
43547 : /* 92636*/ OPC_Scope, 25|128,1/*153*/, /*->92792*/ // 2 children in Scope
43548 : /* 92639*/ OPC_CheckChild0Same, 0,
43549 : /* 92641*/ OPC_CheckChild1Same, 1,
43550 : /* 92643*/ OPC_MoveParent,
43551 : /* 92644*/ OPC_RecordChild1, // #2 = $y
43552 : /* 92645*/ OPC_MoveParent,
43553 : /* 92646*/ OPC_CheckType, MVT::i64,
43554 : /* 92648*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
43555 : /* 92650*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
43556 : /* 92653*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43557 : /* 92656*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43558 : MVT::i32, 2/*#Ops*/, 0, 4, // Results = #5
43559 : /* 92664*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43560 : /* 92667*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43561 : MVT::i32, 2/*#Ops*/, 2, 6, // Results = #7
43562 : /* 92675*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43563 : MVT::i16, 2/*#Ops*/, 5, 7, // Results = #8
43564 : /* 92683*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43565 : /* 92686*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43566 : MVT::i32, 2/*#Ops*/, 1, 9, // Results = #10
43567 : /* 92694*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43568 : /* 92697*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43569 : MVT::i32, 2/*#Ops*/, 2, 11, // Results = #12
43570 : /* 92705*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43571 : MVT::i16, 3/*#Ops*/, 8, 10, 12, // Results = #13
43572 : /* 92714*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43573 : /* 92717*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43574 : /* 92720*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43575 : MVT::i32, 2/*#Ops*/, 0, 15, // Results = #16
43576 : /* 92728*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43577 : /* 92731*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43578 : MVT::i32, 2/*#Ops*/, 2, 17, // Results = #18
43579 : /* 92739*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43580 : MVT::i16, 2/*#Ops*/, 16, 18, // Results = #19
43581 : /* 92747*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43582 : /* 92750*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43583 : MVT::i32, 2/*#Ops*/, 1, 20, // Results = #21
43584 : /* 92758*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43585 : /* 92761*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43586 : MVT::i32, 2/*#Ops*/, 2, 22, // Results = #23
43587 : /* 92769*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43588 : MVT::i16, 3/*#Ops*/, 19, 21, 23, // Results = #24
43589 : /* 92778*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43590 : /* 92781*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
43591 : MVT::i64, 5/*#Ops*/, 3, 13, 14, 24, 25,
43592 : // Src: (or:{ *:[i64] } (and:{ *:[i64] } i64:{ *:[i64] }:$x, i64:{ *:[i64] }:$z), (and:{ *:[i64] } (or:{ *:[i64] } i64:{ *:[i64] }:$x, i64:{ *:[i64] }:$z), i64:{ *:[i64] }:$y)) - Complexity = 12
43593 : // Dst: (REG_SEQUENCE:{ *:[i64] } SReg_64:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (V_XOR_B32_e64:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] })), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] })), sub0:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (V_XOR_B32_e64:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] })), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] })), sub1:{ *:[i32] })
43594 : /* 92792*/ /*Scope*/ 25|128,1/*153*/, /*->92947*/
43595 : /* 92794*/ OPC_CheckChild0Same, 1,
43596 : /* 92796*/ OPC_CheckChild1Same, 0,
43597 : /* 92798*/ OPC_MoveParent,
43598 : /* 92799*/ OPC_RecordChild1, // #2 = $y
43599 : /* 92800*/ OPC_MoveParent,
43600 : /* 92801*/ OPC_CheckType, MVT::i64,
43601 : /* 92803*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
43602 : /* 92805*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
43603 : /* 92808*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43604 : /* 92811*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43605 : MVT::i32, 2/*#Ops*/, 0, 4, // Results = #5
43606 : /* 92819*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43607 : /* 92822*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43608 : MVT::i32, 2/*#Ops*/, 2, 6, // Results = #7
43609 : /* 92830*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43610 : MVT::i16, 2/*#Ops*/, 5, 7, // Results = #8
43611 : /* 92838*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43612 : /* 92841*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43613 : MVT::i32, 2/*#Ops*/, 1, 9, // Results = #10
43614 : /* 92849*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43615 : /* 92852*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43616 : MVT::i32, 2/*#Ops*/, 2, 11, // Results = #12
43617 : /* 92860*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43618 : MVT::i16, 3/*#Ops*/, 8, 10, 12, // Results = #13
43619 : /* 92869*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43620 : /* 92872*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43621 : /* 92875*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43622 : MVT::i32, 2/*#Ops*/, 0, 15, // Results = #16
43623 : /* 92883*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43624 : /* 92886*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43625 : MVT::i32, 2/*#Ops*/, 2, 17, // Results = #18
43626 : /* 92894*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43627 : MVT::i16, 2/*#Ops*/, 16, 18, // Results = #19
43628 : /* 92902*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43629 : /* 92905*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43630 : MVT::i32, 2/*#Ops*/, 1, 20, // Results = #21
43631 : /* 92913*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43632 : /* 92916*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43633 : MVT::i32, 2/*#Ops*/, 2, 22, // Results = #23
43634 : /* 92924*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43635 : MVT::i16, 3/*#Ops*/, 19, 21, 23, // Results = #24
43636 : /* 92933*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43637 : /* 92936*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
43638 : MVT::i64, 5/*#Ops*/, 3, 13, 14, 24, 25,
43639 : // Src: (or:{ *:[i64] } (and:{ *:[i64] } i64:{ *:[i64] }:$x, i64:{ *:[i64] }:$z), (and:{ *:[i64] } (or:{ *:[i64] } i64:{ *:[i64] }:$z, i64:{ *:[i64] }:$x), i64:{ *:[i64] }:$y)) - Complexity = 12
43640 : // Dst: (REG_SEQUENCE:{ *:[i64] } SReg_64:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (V_XOR_B32_e64:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] })), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] })), sub0:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (V_XOR_B32_e64:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] })), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] })), sub1:{ *:[i32] })
43641 : /* 92947*/ 0, /*End of Scope*/
43642 : /* 92948*/ /*Scope*/ 59|128,2/*315*/, /*->93265*/
43643 : /* 92950*/ OPC_RecordChild0, // #2 = $y
43644 : /* 92951*/ OPC_MoveChild1,
43645 : /* 92952*/ OPC_CheckOpcode, TARGET_VAL(ISD::OR),
43646 : /* 92955*/ OPC_Scope, 24|128,1/*152*/, /*->93110*/ // 2 children in Scope
43647 : /* 92958*/ OPC_CheckChild0Same, 1,
43648 : /* 92960*/ OPC_CheckChild1Same, 0,
43649 : /* 92962*/ OPC_MoveParent,
43650 : /* 92963*/ OPC_MoveParent,
43651 : /* 92964*/ OPC_CheckType, MVT::i64,
43652 : /* 92966*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
43653 : /* 92968*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
43654 : /* 92971*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43655 : /* 92974*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43656 : MVT::i32, 2/*#Ops*/, 1, 4, // Results = #5
43657 : /* 92982*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43658 : /* 92985*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43659 : MVT::i32, 2/*#Ops*/, 2, 6, // Results = #7
43660 : /* 92993*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43661 : MVT::i16, 2/*#Ops*/, 5, 7, // Results = #8
43662 : /* 93001*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43663 : /* 93004*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43664 : MVT::i32, 2/*#Ops*/, 0, 9, // Results = #10
43665 : /* 93012*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43666 : /* 93015*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43667 : MVT::i32, 2/*#Ops*/, 2, 11, // Results = #12
43668 : /* 93023*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43669 : MVT::i16, 3/*#Ops*/, 8, 10, 12, // Results = #13
43670 : /* 93032*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43671 : /* 93035*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43672 : /* 93038*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43673 : MVT::i32, 2/*#Ops*/, 1, 15, // Results = #16
43674 : /* 93046*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43675 : /* 93049*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43676 : MVT::i32, 2/*#Ops*/, 2, 17, // Results = #18
43677 : /* 93057*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43678 : MVT::i16, 2/*#Ops*/, 16, 18, // Results = #19
43679 : /* 93065*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43680 : /* 93068*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43681 : MVT::i32, 2/*#Ops*/, 0, 20, // Results = #21
43682 : /* 93076*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43683 : /* 93079*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43684 : MVT::i32, 2/*#Ops*/, 2, 22, // Results = #23
43685 : /* 93087*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43686 : MVT::i16, 3/*#Ops*/, 19, 21, 23, // Results = #24
43687 : /* 93096*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43688 : /* 93099*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
43689 : MVT::i64, 5/*#Ops*/, 3, 13, 14, 24, 25,
43690 : // Src: (or:{ *:[i64] } (and:{ *:[i64] } i64:{ *:[i64] }:$z, i64:{ *:[i64] }:$x), (and:{ *:[i64] } i64:{ *:[i64] }:$y, (or:{ *:[i64] } i64:{ *:[i64] }:$x, i64:{ *:[i64] }:$z))) - Complexity = 12
43691 : // Dst: (REG_SEQUENCE:{ *:[i64] } SReg_64:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (V_XOR_B32_e64:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] })), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] })), sub0:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (V_XOR_B32_e64:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] })), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] })), sub1:{ *:[i32] })
43692 : /* 93110*/ /*Scope*/ 24|128,1/*152*/, /*->93264*/
43693 : /* 93112*/ OPC_CheckChild0Same, 0,
43694 : /* 93114*/ OPC_CheckChild1Same, 1,
43695 : /* 93116*/ OPC_MoveParent,
43696 : /* 93117*/ OPC_MoveParent,
43697 : /* 93118*/ OPC_CheckType, MVT::i64,
43698 : /* 93120*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
43699 : /* 93122*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
43700 : /* 93125*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43701 : /* 93128*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43702 : MVT::i32, 2/*#Ops*/, 1, 4, // Results = #5
43703 : /* 93136*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43704 : /* 93139*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43705 : MVT::i32, 2/*#Ops*/, 2, 6, // Results = #7
43706 : /* 93147*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43707 : MVT::i16, 2/*#Ops*/, 5, 7, // Results = #8
43708 : /* 93155*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43709 : /* 93158*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43710 : MVT::i32, 2/*#Ops*/, 0, 9, // Results = #10
43711 : /* 93166*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43712 : /* 93169*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43713 : MVT::i32, 2/*#Ops*/, 2, 11, // Results = #12
43714 : /* 93177*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43715 : MVT::i16, 3/*#Ops*/, 8, 10, 12, // Results = #13
43716 : /* 93186*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43717 : /* 93189*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43718 : /* 93192*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43719 : MVT::i32, 2/*#Ops*/, 1, 15, // Results = #16
43720 : /* 93200*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43721 : /* 93203*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43722 : MVT::i32, 2/*#Ops*/, 2, 17, // Results = #18
43723 : /* 93211*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43724 : MVT::i16, 2/*#Ops*/, 16, 18, // Results = #19
43725 : /* 93219*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43726 : /* 93222*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43727 : MVT::i32, 2/*#Ops*/, 0, 20, // Results = #21
43728 : /* 93230*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43729 : /* 93233*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43730 : MVT::i32, 2/*#Ops*/, 2, 22, // Results = #23
43731 : /* 93241*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43732 : MVT::i16, 3/*#Ops*/, 19, 21, 23, // Results = #24
43733 : /* 93250*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43734 : /* 93253*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
43735 : MVT::i64, 5/*#Ops*/, 3, 13, 14, 24, 25,
43736 : // Src: (or:{ *:[i64] } (and:{ *:[i64] } i64:{ *:[i64] }:$z, i64:{ *:[i64] }:$x), (and:{ *:[i64] } i64:{ *:[i64] }:$y, (or:{ *:[i64] } i64:{ *:[i64] }:$z, i64:{ *:[i64] }:$x))) - Complexity = 12
43737 : // Dst: (REG_SEQUENCE:{ *:[i64] } SReg_64:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (V_XOR_B32_e64:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] })), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] })), sub0:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (V_XOR_B32_e64:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] })), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] })), sub1:{ *:[i32] })
43738 : /* 93264*/ 0, /*End of Scope*/
43739 : /* 93265*/ /*Scope*/ 60|128,2/*316*/, /*->93583*/
43740 : /* 93267*/ OPC_MoveChild0,
43741 : /* 93268*/ OPC_CheckOpcode, TARGET_VAL(ISD::OR),
43742 : /* 93271*/ OPC_Scope, 25|128,1/*153*/, /*->93427*/ // 2 children in Scope
43743 : /* 93274*/ OPC_CheckChild0Same, 1,
43744 : /* 93276*/ OPC_CheckChild1Same, 0,
43745 : /* 93278*/ OPC_MoveParent,
43746 : /* 93279*/ OPC_RecordChild1, // #2 = $y
43747 : /* 93280*/ OPC_MoveParent,
43748 : /* 93281*/ OPC_CheckType, MVT::i64,
43749 : /* 93283*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
43750 : /* 93285*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
43751 : /* 93288*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43752 : /* 93291*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43753 : MVT::i32, 2/*#Ops*/, 1, 4, // Results = #5
43754 : /* 93299*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43755 : /* 93302*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43756 : MVT::i32, 2/*#Ops*/, 2, 6, // Results = #7
43757 : /* 93310*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43758 : MVT::i16, 2/*#Ops*/, 5, 7, // Results = #8
43759 : /* 93318*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43760 : /* 93321*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43761 : MVT::i32, 2/*#Ops*/, 0, 9, // Results = #10
43762 : /* 93329*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43763 : /* 93332*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43764 : MVT::i32, 2/*#Ops*/, 2, 11, // Results = #12
43765 : /* 93340*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43766 : MVT::i16, 3/*#Ops*/, 8, 10, 12, // Results = #13
43767 : /* 93349*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43768 : /* 93352*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43769 : /* 93355*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43770 : MVT::i32, 2/*#Ops*/, 1, 15, // Results = #16
43771 : /* 93363*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43772 : /* 93366*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43773 : MVT::i32, 2/*#Ops*/, 2, 17, // Results = #18
43774 : /* 93374*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43775 : MVT::i16, 2/*#Ops*/, 16, 18, // Results = #19
43776 : /* 93382*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43777 : /* 93385*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43778 : MVT::i32, 2/*#Ops*/, 0, 20, // Results = #21
43779 : /* 93393*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43780 : /* 93396*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43781 : MVT::i32, 2/*#Ops*/, 2, 22, // Results = #23
43782 : /* 93404*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43783 : MVT::i16, 3/*#Ops*/, 19, 21, 23, // Results = #24
43784 : /* 93413*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43785 : /* 93416*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
43786 : MVT::i64, 5/*#Ops*/, 3, 13, 14, 24, 25,
43787 : // Src: (or:{ *:[i64] } (and:{ *:[i64] } i64:{ *:[i64] }:$z, i64:{ *:[i64] }:$x), (and:{ *:[i64] } (or:{ *:[i64] } i64:{ *:[i64] }:$x, i64:{ *:[i64] }:$z), i64:{ *:[i64] }:$y)) - Complexity = 12
43788 : // Dst: (REG_SEQUENCE:{ *:[i64] } SReg_64:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (V_XOR_B32_e64:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] })), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] })), sub0:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (V_XOR_B32_e64:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] })), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] })), sub1:{ *:[i32] })
43789 : /* 93427*/ /*Scope*/ 25|128,1/*153*/, /*->93582*/
43790 : /* 93429*/ OPC_CheckChild0Same, 0,
43791 : /* 93431*/ OPC_CheckChild1Same, 1,
43792 : /* 93433*/ OPC_MoveParent,
43793 : /* 93434*/ OPC_RecordChild1, // #2 = $y
43794 : /* 93435*/ OPC_MoveParent,
43795 : /* 93436*/ OPC_CheckType, MVT::i64,
43796 : /* 93438*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
43797 : /* 93440*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
43798 : /* 93443*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43799 : /* 93446*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43800 : MVT::i32, 2/*#Ops*/, 1, 4, // Results = #5
43801 : /* 93454*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43802 : /* 93457*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43803 : MVT::i32, 2/*#Ops*/, 2, 6, // Results = #7
43804 : /* 93465*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43805 : MVT::i16, 2/*#Ops*/, 5, 7, // Results = #8
43806 : /* 93473*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43807 : /* 93476*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43808 : MVT::i32, 2/*#Ops*/, 0, 9, // Results = #10
43809 : /* 93484*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43810 : /* 93487*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43811 : MVT::i32, 2/*#Ops*/, 2, 11, // Results = #12
43812 : /* 93495*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43813 : MVT::i16, 3/*#Ops*/, 8, 10, 12, // Results = #13
43814 : /* 93504*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43815 : /* 93507*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43816 : /* 93510*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43817 : MVT::i32, 2/*#Ops*/, 1, 15, // Results = #16
43818 : /* 93518*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43819 : /* 93521*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43820 : MVT::i32, 2/*#Ops*/, 2, 17, // Results = #18
43821 : /* 93529*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43822 : MVT::i16, 2/*#Ops*/, 16, 18, // Results = #19
43823 : /* 93537*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43824 : /* 93540*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43825 : MVT::i32, 2/*#Ops*/, 0, 20, // Results = #21
43826 : /* 93548*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43827 : /* 93551*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43828 : MVT::i32, 2/*#Ops*/, 2, 22, // Results = #23
43829 : /* 93559*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43830 : MVT::i16, 3/*#Ops*/, 19, 21, 23, // Results = #24
43831 : /* 93568*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43832 : /* 93571*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
43833 : MVT::i64, 5/*#Ops*/, 3, 13, 14, 24, 25,
43834 : // Src: (or:{ *:[i64] } (and:{ *:[i64] } i64:{ *:[i64] }:$z, i64:{ *:[i64] }:$x), (and:{ *:[i64] } (or:{ *:[i64] } i64:{ *:[i64] }:$z, i64:{ *:[i64] }:$x), i64:{ *:[i64] }:$y)) - Complexity = 12
43835 : // Dst: (REG_SEQUENCE:{ *:[i64] } SReg_64:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (V_XOR_B32_e64:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] })), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] })), sub0:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (V_XOR_B32_e64:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] })), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] })), sub1:{ *:[i32] })
43836 : /* 93582*/ 0, /*End of Scope*/
43837 : /* 93583*/ 0, /*End of Scope*/
43838 : /* 93584*/ /*Scope*/ 103|128,4/*615*/, /*->94201*/
43839 : /* 93586*/ OPC_MoveChild1,
43840 : /* 93587*/ OPC_CheckOpcode, TARGET_VAL(ISD::OR),
43841 : /* 93590*/ OPC_RecordChild0, // #1 = $x
43842 : /* 93591*/ OPC_RecordChild1, // #2 = $z
43843 : /* 93592*/ OPC_MoveParent,
43844 : /* 93593*/ OPC_MoveParent,
43845 : /* 93594*/ OPC_MoveChild1,
43846 : /* 93595*/ OPC_CheckOpcode, TARGET_VAL(ISD::AND),
43847 : /* 93598*/ OPC_Scope, 23|128,1/*151*/, /*->93752*/ // 3 children in Scope
43848 : /* 93601*/ OPC_CheckChild0Same, 1,
43849 : /* 93603*/ OPC_CheckChild1Same, 2,
43850 : /* 93605*/ OPC_MoveParent,
43851 : /* 93606*/ OPC_CheckType, MVT::i64,
43852 : /* 93608*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
43853 : /* 93610*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
43854 : /* 93613*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43855 : /* 93616*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43856 : MVT::i32, 2/*#Ops*/, 1, 4, // Results = #5
43857 : /* 93624*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43858 : /* 93627*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43859 : MVT::i32, 2/*#Ops*/, 0, 6, // Results = #7
43860 : /* 93635*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43861 : MVT::i16, 2/*#Ops*/, 5, 7, // Results = #8
43862 : /* 93643*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43863 : /* 93646*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43864 : MVT::i32, 2/*#Ops*/, 2, 9, // Results = #10
43865 : /* 93654*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43866 : /* 93657*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43867 : MVT::i32, 2/*#Ops*/, 0, 11, // Results = #12
43868 : /* 93665*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43869 : MVT::i16, 3/*#Ops*/, 8, 10, 12, // Results = #13
43870 : /* 93674*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43871 : /* 93677*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43872 : /* 93680*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43873 : MVT::i32, 2/*#Ops*/, 1, 15, // Results = #16
43874 : /* 93688*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43875 : /* 93691*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43876 : MVT::i32, 2/*#Ops*/, 0, 17, // Results = #18
43877 : /* 93699*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43878 : MVT::i16, 2/*#Ops*/, 16, 18, // Results = #19
43879 : /* 93707*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43880 : /* 93710*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43881 : MVT::i32, 2/*#Ops*/, 2, 20, // Results = #21
43882 : /* 93718*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43883 : /* 93721*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43884 : MVT::i32, 2/*#Ops*/, 0, 22, // Results = #23
43885 : /* 93729*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43886 : MVT::i16, 3/*#Ops*/, 19, 21, 23, // Results = #24
43887 : /* 93738*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43888 : /* 93741*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
43889 : MVT::i64, 5/*#Ops*/, 3, 13, 14, 24, 25,
43890 : // Src: (or:{ *:[i64] } (and:{ *:[i64] } i64:{ *:[i64] }:$y, (or:{ *:[i64] } i64:{ *:[i64] }:$x, i64:{ *:[i64] }:$z)), (and:{ *:[i64] } i64:{ *:[i64] }:$x, i64:{ *:[i64] }:$z)) - Complexity = 12
43891 : // Dst: (REG_SEQUENCE:{ *:[i64] } SReg_64:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (V_XOR_B32_e64:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] })), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] })), sub0:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (V_XOR_B32_e64:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] })), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] })), sub1:{ *:[i32] })
43892 : /* 93752*/ /*Scope*/ 37|128,2/*293*/, /*->94047*/
43893 : /* 93754*/ OPC_CheckChild0Same, 2,
43894 : /* 93756*/ OPC_CheckChild1Same, 1,
43895 : /* 93758*/ OPC_MoveParent,
43896 : /* 93759*/ OPC_CheckType, MVT::i64,
43897 : /* 93761*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
43898 : /* 93763*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
43899 : /* 93766*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43900 : /* 93769*/ OPC_Scope, 8|128,1/*136*/, /*->93908*/ // 2 children in Scope
43901 : /* 93772*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43902 : MVT::i32, 2/*#Ops*/, 1, 4, // Results = #5
43903 : /* 93780*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43904 : /* 93783*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43905 : MVT::i32, 2/*#Ops*/, 0, 6, // Results = #7
43906 : /* 93791*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43907 : MVT::i16, 2/*#Ops*/, 5, 7, // Results = #8
43908 : /* 93799*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43909 : /* 93802*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43910 : MVT::i32, 2/*#Ops*/, 2, 9, // Results = #10
43911 : /* 93810*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43912 : /* 93813*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43913 : MVT::i32, 2/*#Ops*/, 0, 11, // Results = #12
43914 : /* 93821*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43915 : MVT::i16, 3/*#Ops*/, 8, 10, 12, // Results = #13
43916 : /* 93830*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43917 : /* 93833*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43918 : /* 93836*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43919 : MVT::i32, 2/*#Ops*/, 1, 15, // Results = #16
43920 : /* 93844*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43921 : /* 93847*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43922 : MVT::i32, 2/*#Ops*/, 0, 17, // Results = #18
43923 : /* 93855*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43924 : MVT::i16, 2/*#Ops*/, 16, 18, // Results = #19
43925 : /* 93863*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43926 : /* 93866*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43927 : MVT::i32, 2/*#Ops*/, 2, 20, // Results = #21
43928 : /* 93874*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43929 : /* 93877*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43930 : MVT::i32, 2/*#Ops*/, 0, 22, // Results = #23
43931 : /* 93885*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43932 : MVT::i16, 3/*#Ops*/, 19, 21, 23, // Results = #24
43933 : /* 93894*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43934 : /* 93897*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
43935 : MVT::i64, 5/*#Ops*/, 3, 13, 14, 24, 25,
43936 : // Src: (or:{ *:[i64] } (and:{ *:[i64] } i64:{ *:[i64] }:$y, (or:{ *:[i64] } i64:{ *:[i64] }:$x, i64:{ *:[i64] }:$z)), (and:{ *:[i64] } i64:{ *:[i64] }:$z, i64:{ *:[i64] }:$x)) - Complexity = 12
43937 : // Dst: (REG_SEQUENCE:{ *:[i64] } SReg_64:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (V_XOR_B32_e64:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] })), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] })), sub0:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (V_XOR_B32_e64:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] })), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] })), sub1:{ *:[i32] })
43938 : /* 93908*/ /*Scope*/ 8|128,1/*136*/, /*->94046*/
43939 : /* 93910*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43940 : MVT::i32, 2/*#Ops*/, 2, 4, // Results = #5
43941 : /* 93918*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43942 : /* 93921*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43943 : MVT::i32, 2/*#Ops*/, 0, 6, // Results = #7
43944 : /* 93929*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43945 : MVT::i16, 2/*#Ops*/, 5, 7, // Results = #8
43946 : /* 93937*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43947 : /* 93940*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43948 : MVT::i32, 2/*#Ops*/, 1, 9, // Results = #10
43949 : /* 93948*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43950 : /* 93951*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43951 : MVT::i32, 2/*#Ops*/, 0, 11, // Results = #12
43952 : /* 93959*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43953 : MVT::i16, 3/*#Ops*/, 8, 10, 12, // Results = #13
43954 : /* 93968*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43955 : /* 93971*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43956 : /* 93974*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43957 : MVT::i32, 2/*#Ops*/, 2, 15, // Results = #16
43958 : /* 93982*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43959 : /* 93985*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43960 : MVT::i32, 2/*#Ops*/, 0, 17, // Results = #18
43961 : /* 93993*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43962 : MVT::i16, 2/*#Ops*/, 16, 18, // Results = #19
43963 : /* 94001*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43964 : /* 94004*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43965 : MVT::i32, 2/*#Ops*/, 1, 20, // Results = #21
43966 : /* 94012*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43967 : /* 94015*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43968 : MVT::i32, 2/*#Ops*/, 0, 22, // Results = #23
43969 : /* 94023*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43970 : MVT::i16, 3/*#Ops*/, 19, 21, 23, // Results = #24
43971 : /* 94032*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
43972 : /* 94035*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
43973 : MVT::i64, 5/*#Ops*/, 3, 13, 14, 24, 25,
43974 : // Src: (or:{ *:[i64] } (and:{ *:[i64] } i64:{ *:[i64] }:$y, (or:{ *:[i64] } i64:{ *:[i64] }:$z, i64:{ *:[i64] }:$x)), (and:{ *:[i64] } i64:{ *:[i64] }:$x, i64:{ *:[i64] }:$z)) - Complexity = 12
43975 : // Dst: (REG_SEQUENCE:{ *:[i64] } SReg_64:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (V_XOR_B32_e64:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] })), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] })), sub0:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (V_XOR_B32_e64:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] })), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] })), sub1:{ *:[i32] })
43976 : /* 94046*/ 0, /*End of Scope*/
43977 : /* 94047*/ /*Scope*/ 23|128,1/*151*/, /*->94200*/
43978 : /* 94049*/ OPC_CheckChild0Same, 1,
43979 : /* 94051*/ OPC_CheckChild1Same, 2,
43980 : /* 94053*/ OPC_MoveParent,
43981 : /* 94054*/ OPC_CheckType, MVT::i64,
43982 : /* 94056*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
43983 : /* 94058*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
43984 : /* 94061*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43985 : /* 94064*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43986 : MVT::i32, 2/*#Ops*/, 2, 4, // Results = #5
43987 : /* 94072*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43988 : /* 94075*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43989 : MVT::i32, 2/*#Ops*/, 0, 6, // Results = #7
43990 : /* 94083*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
43991 : MVT::i16, 2/*#Ops*/, 5, 7, // Results = #8
43992 : /* 94091*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43993 : /* 94094*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43994 : MVT::i32, 2/*#Ops*/, 1, 9, // Results = #10
43995 : /* 94102*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
43996 : /* 94105*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
43997 : MVT::i32, 2/*#Ops*/, 0, 11, // Results = #12
43998 : /* 94113*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
43999 : MVT::i16, 3/*#Ops*/, 8, 10, 12, // Results = #13
44000 : /* 94122*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
44001 : /* 94125*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
44002 : /* 94128*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44003 : MVT::i32, 2/*#Ops*/, 2, 15, // Results = #16
44004 : /* 94136*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
44005 : /* 94139*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44006 : MVT::i32, 2/*#Ops*/, 0, 17, // Results = #18
44007 : /* 94147*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
44008 : MVT::i16, 2/*#Ops*/, 16, 18, // Results = #19
44009 : /* 94155*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
44010 : /* 94158*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44011 : MVT::i32, 2/*#Ops*/, 1, 20, // Results = #21
44012 : /* 94166*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
44013 : /* 94169*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44014 : MVT::i32, 2/*#Ops*/, 0, 22, // Results = #23
44015 : /* 94177*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
44016 : MVT::i16, 3/*#Ops*/, 19, 21, 23, // Results = #24
44017 : /* 94186*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
44018 : /* 94189*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
44019 : MVT::i64, 5/*#Ops*/, 3, 13, 14, 24, 25,
44020 : // Src: (or:{ *:[i64] } (and:{ *:[i64] } i64:{ *:[i64] }:$y, (or:{ *:[i64] } i64:{ *:[i64] }:$z, i64:{ *:[i64] }:$x)), (and:{ *:[i64] } i64:{ *:[i64] }:$z, i64:{ *:[i64] }:$x)) - Complexity = 12
44021 : // Dst: (REG_SEQUENCE:{ *:[i64] } SReg_64:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (V_XOR_B32_e64:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] })), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] })), sub0:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (V_XOR_B32_e64:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] })), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] })), sub1:{ *:[i32] })
44022 : /* 94200*/ 0, /*End of Scope*/
44023 : /* 94201*/ 0, /*End of Scope*/
44024 : /* 94202*/ /*Scope*/ 104|128,4/*616*/, /*->94820*/
44025 : /* 94204*/ OPC_MoveChild0,
44026 : /* 94205*/ OPC_CheckOpcode, TARGET_VAL(ISD::OR),
44027 : /* 94208*/ OPC_RecordChild0, // #0 = $x
44028 : /* 94209*/ OPC_RecordChild1, // #1 = $z
44029 : /* 94210*/ OPC_MoveParent,
44030 : /* 94211*/ OPC_RecordChild1, // #2 = $y
44031 : /* 94212*/ OPC_MoveParent,
44032 : /* 94213*/ OPC_MoveChild1,
44033 : /* 94214*/ OPC_CheckOpcode, TARGET_VAL(ISD::AND),
44034 : /* 94217*/ OPC_Scope, 23|128,1/*151*/, /*->94371*/ // 3 children in Scope
44035 : /* 94220*/ OPC_CheckChild0Same, 0,
44036 : /* 94222*/ OPC_CheckChild1Same, 1,
44037 : /* 94224*/ OPC_MoveParent,
44038 : /* 94225*/ OPC_CheckType, MVT::i64,
44039 : /* 94227*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
44040 : /* 94229*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
44041 : /* 94232*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
44042 : /* 94235*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44043 : MVT::i32, 2/*#Ops*/, 0, 4, // Results = #5
44044 : /* 94243*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
44045 : /* 94246*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44046 : MVT::i32, 2/*#Ops*/, 2, 6, // Results = #7
44047 : /* 94254*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
44048 : MVT::i16, 2/*#Ops*/, 5, 7, // Results = #8
44049 : /* 94262*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
44050 : /* 94265*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44051 : MVT::i32, 2/*#Ops*/, 1, 9, // Results = #10
44052 : /* 94273*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
44053 : /* 94276*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44054 : MVT::i32, 2/*#Ops*/, 2, 11, // Results = #12
44055 : /* 94284*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
44056 : MVT::i16, 3/*#Ops*/, 8, 10, 12, // Results = #13
44057 : /* 94293*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
44058 : /* 94296*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
44059 : /* 94299*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44060 : MVT::i32, 2/*#Ops*/, 0, 15, // Results = #16
44061 : /* 94307*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
44062 : /* 94310*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44063 : MVT::i32, 2/*#Ops*/, 2, 17, // Results = #18
44064 : /* 94318*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
44065 : MVT::i16, 2/*#Ops*/, 16, 18, // Results = #19
44066 : /* 94326*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
44067 : /* 94329*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44068 : MVT::i32, 2/*#Ops*/, 1, 20, // Results = #21
44069 : /* 94337*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
44070 : /* 94340*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44071 : MVT::i32, 2/*#Ops*/, 2, 22, // Results = #23
44072 : /* 94348*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
44073 : MVT::i16, 3/*#Ops*/, 19, 21, 23, // Results = #24
44074 : /* 94357*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
44075 : /* 94360*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
44076 : MVT::i64, 5/*#Ops*/, 3, 13, 14, 24, 25,
44077 : // Src: (or:{ *:[i64] } (and:{ *:[i64] } (or:{ *:[i64] } i64:{ *:[i64] }:$x, i64:{ *:[i64] }:$z), i64:{ *:[i64] }:$y), (and:{ *:[i64] } i64:{ *:[i64] }:$x, i64:{ *:[i64] }:$z)) - Complexity = 12
44078 : // Dst: (REG_SEQUENCE:{ *:[i64] } SReg_64:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (V_XOR_B32_e64:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] })), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] })), sub0:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (V_XOR_B32_e64:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] })), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] })), sub1:{ *:[i32] })
44079 : /* 94371*/ /*Scope*/ 37|128,2/*293*/, /*->94666*/
44080 : /* 94373*/ OPC_CheckChild0Same, 1,
44081 : /* 94375*/ OPC_CheckChild1Same, 0,
44082 : /* 94377*/ OPC_MoveParent,
44083 : /* 94378*/ OPC_CheckType, MVT::i64,
44084 : /* 94380*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
44085 : /* 94382*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
44086 : /* 94385*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
44087 : /* 94388*/ OPC_Scope, 8|128,1/*136*/, /*->94527*/ // 2 children in Scope
44088 : /* 94391*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44089 : MVT::i32, 2/*#Ops*/, 0, 4, // Results = #5
44090 : /* 94399*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
44091 : /* 94402*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44092 : MVT::i32, 2/*#Ops*/, 2, 6, // Results = #7
44093 : /* 94410*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
44094 : MVT::i16, 2/*#Ops*/, 5, 7, // Results = #8
44095 : /* 94418*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
44096 : /* 94421*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44097 : MVT::i32, 2/*#Ops*/, 1, 9, // Results = #10
44098 : /* 94429*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
44099 : /* 94432*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44100 : MVT::i32, 2/*#Ops*/, 2, 11, // Results = #12
44101 : /* 94440*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
44102 : MVT::i16, 3/*#Ops*/, 8, 10, 12, // Results = #13
44103 : /* 94449*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
44104 : /* 94452*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
44105 : /* 94455*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44106 : MVT::i32, 2/*#Ops*/, 0, 15, // Results = #16
44107 : /* 94463*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
44108 : /* 94466*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44109 : MVT::i32, 2/*#Ops*/, 2, 17, // Results = #18
44110 : /* 94474*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
44111 : MVT::i16, 2/*#Ops*/, 16, 18, // Results = #19
44112 : /* 94482*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
44113 : /* 94485*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44114 : MVT::i32, 2/*#Ops*/, 1, 20, // Results = #21
44115 : /* 94493*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
44116 : /* 94496*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44117 : MVT::i32, 2/*#Ops*/, 2, 22, // Results = #23
44118 : /* 94504*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
44119 : MVT::i16, 3/*#Ops*/, 19, 21, 23, // Results = #24
44120 : /* 94513*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
44121 : /* 94516*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
44122 : MVT::i64, 5/*#Ops*/, 3, 13, 14, 24, 25,
44123 : // Src: (or:{ *:[i64] } (and:{ *:[i64] } (or:{ *:[i64] } i64:{ *:[i64] }:$x, i64:{ *:[i64] }:$z), i64:{ *:[i64] }:$y), (and:{ *:[i64] } i64:{ *:[i64] }:$z, i64:{ *:[i64] }:$x)) - Complexity = 12
44124 : // Dst: (REG_SEQUENCE:{ *:[i64] } SReg_64:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (V_XOR_B32_e64:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] })), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] })), sub0:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (V_XOR_B32_e64:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] })), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] })), sub1:{ *:[i32] })
44125 : /* 94527*/ /*Scope*/ 8|128,1/*136*/, /*->94665*/
44126 : /* 94529*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44127 : MVT::i32, 2/*#Ops*/, 1, 4, // Results = #5
44128 : /* 94537*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
44129 : /* 94540*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44130 : MVT::i32, 2/*#Ops*/, 2, 6, // Results = #7
44131 : /* 94548*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
44132 : MVT::i16, 2/*#Ops*/, 5, 7, // Results = #8
44133 : /* 94556*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
44134 : /* 94559*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44135 : MVT::i32, 2/*#Ops*/, 0, 9, // Results = #10
44136 : /* 94567*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
44137 : /* 94570*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44138 : MVT::i32, 2/*#Ops*/, 2, 11, // Results = #12
44139 : /* 94578*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
44140 : MVT::i16, 3/*#Ops*/, 8, 10, 12, // Results = #13
44141 : /* 94587*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
44142 : /* 94590*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
44143 : /* 94593*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44144 : MVT::i32, 2/*#Ops*/, 1, 15, // Results = #16
44145 : /* 94601*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
44146 : /* 94604*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44147 : MVT::i32, 2/*#Ops*/, 2, 17, // Results = #18
44148 : /* 94612*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
44149 : MVT::i16, 2/*#Ops*/, 16, 18, // Results = #19
44150 : /* 94620*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
44151 : /* 94623*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44152 : MVT::i32, 2/*#Ops*/, 0, 20, // Results = #21
44153 : /* 94631*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
44154 : /* 94634*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44155 : MVT::i32, 2/*#Ops*/, 2, 22, // Results = #23
44156 : /* 94642*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
44157 : MVT::i16, 3/*#Ops*/, 19, 21, 23, // Results = #24
44158 : /* 94651*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
44159 : /* 94654*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
44160 : MVT::i64, 5/*#Ops*/, 3, 13, 14, 24, 25,
44161 : // Src: (or:{ *:[i64] } (and:{ *:[i64] } (or:{ *:[i64] } i64:{ *:[i64] }:$z, i64:{ *:[i64] }:$x), i64:{ *:[i64] }:$y), (and:{ *:[i64] } i64:{ *:[i64] }:$x, i64:{ *:[i64] }:$z)) - Complexity = 12
44162 : // Dst: (REG_SEQUENCE:{ *:[i64] } SReg_64:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (V_XOR_B32_e64:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] })), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] })), sub0:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (V_XOR_B32_e64:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] })), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] })), sub1:{ *:[i32] })
44163 : /* 94665*/ 0, /*End of Scope*/
44164 : /* 94666*/ /*Scope*/ 23|128,1/*151*/, /*->94819*/
44165 : /* 94668*/ OPC_CheckChild0Same, 0,
44166 : /* 94670*/ OPC_CheckChild1Same, 1,
44167 : /* 94672*/ OPC_MoveParent,
44168 : /* 94673*/ OPC_CheckType, MVT::i64,
44169 : /* 94675*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
44170 : /* 94677*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
44171 : /* 94680*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
44172 : /* 94683*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44173 : MVT::i32, 2/*#Ops*/, 1, 4, // Results = #5
44174 : /* 94691*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
44175 : /* 94694*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44176 : MVT::i32, 2/*#Ops*/, 2, 6, // Results = #7
44177 : /* 94702*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
44178 : MVT::i16, 2/*#Ops*/, 5, 7, // Results = #8
44179 : /* 94710*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
44180 : /* 94713*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44181 : MVT::i32, 2/*#Ops*/, 0, 9, // Results = #10
44182 : /* 94721*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
44183 : /* 94724*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44184 : MVT::i32, 2/*#Ops*/, 2, 11, // Results = #12
44185 : /* 94732*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
44186 : MVT::i16, 3/*#Ops*/, 8, 10, 12, // Results = #13
44187 : /* 94741*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
44188 : /* 94744*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
44189 : /* 94747*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44190 : MVT::i32, 2/*#Ops*/, 1, 15, // Results = #16
44191 : /* 94755*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
44192 : /* 94758*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44193 : MVT::i32, 2/*#Ops*/, 2, 17, // Results = #18
44194 : /* 94766*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
44195 : MVT::i16, 2/*#Ops*/, 16, 18, // Results = #19
44196 : /* 94774*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
44197 : /* 94777*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44198 : MVT::i32, 2/*#Ops*/, 0, 20, // Results = #21
44199 : /* 94785*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
44200 : /* 94788*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44201 : MVT::i32, 2/*#Ops*/, 2, 22, // Results = #23
44202 : /* 94796*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
44203 : MVT::i16, 3/*#Ops*/, 19, 21, 23, // Results = #24
44204 : /* 94805*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
44205 : /* 94808*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
44206 : MVT::i64, 5/*#Ops*/, 3, 13, 14, 24, 25,
44207 : // Src: (or:{ *:[i64] } (and:{ *:[i64] } (or:{ *:[i64] } i64:{ *:[i64] }:$z, i64:{ *:[i64] }:$x), i64:{ *:[i64] }:$y), (and:{ *:[i64] } i64:{ *:[i64] }:$z, i64:{ *:[i64] }:$x)) - Complexity = 12
44208 : // Dst: (REG_SEQUENCE:{ *:[i64] } SReg_64:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (V_XOR_B32_e64:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] })), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] })), sub0:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (V_XOR_B32_e64:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] })), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] })), sub1:{ *:[i32] })
44209 : /* 94819*/ 0, /*End of Scope*/
44210 : /* 94820*/ 0, /*End of Scope*/
44211 : /* 94821*/ /*Scope*/ 48|128,1/*176*/, /*->94999*/
44212 : /* 94823*/ OPC_RecordChild0, // #0 = $src0
44213 : /* 94824*/ OPC_RecordChild1, // #1 = $src1
44214 : /* 94825*/ OPC_Scope, 30, /*->94857*/ // 5 children in Scope
44215 : /* 94827*/ OPC_CheckPredicate, 3, // Predicate_anonymous_1807
44216 : /* 94829*/ OPC_SwitchType /*2 cases */, 11, MVT::i32,// ->94843
44217 : /* 94832*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
44218 : /* 94834*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_OR_B32), 0,
44219 : MVT::i32, MVT::i1, 2/*#Ops*/, 0, 1,
44220 : // Src: (or:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_1807>> - Complexity = 4
44221 : // Dst: (S_OR_B32:{ *:[i32] }:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
44222 : /* 94843*/ /*SwitchType*/ 11, MVT::i64,// ->94856
44223 : /* 94845*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
44224 : /* 94847*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_OR_B64), 0,
44225 : MVT::i64, MVT::i1, 2/*#Ops*/, 0, 1,
44226 : // Src: (or:{ *:[i64] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)<<P:Predicate_anonymous_1807>> - Complexity = 4
44227 : // Dst: (S_OR_B64:{ *:[i64] }:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
44228 : /* 94856*/ 0, // EndSwitchType
44229 : /* 94857*/ /*Scope*/ 100, /*->94958*/
44230 : /* 94858*/ OPC_CheckPredicate, 1, // Predicate_anonymous_2630
44231 : /* 94860*/ OPC_SwitchType /*2 cases */, 10, MVT::i32,// ->94873
44232 : /* 94863*/ OPC_CheckPatternPredicate, 15, // (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
44233 : /* 94865*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_OR_B32_e32), 0,
44234 : MVT::i32, 2/*#Ops*/, 0, 1,
44235 : // Src: (or:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_2630>> - Complexity = 4
44236 : // Dst: (V_OR_B32_e32:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
44237 : /* 94873*/ /*SwitchType*/ 82, MVT::i64,// ->94957
44238 : /* 94875*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
44239 : /* 94877*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
44240 : /* 94880*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
44241 : /* 94883*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44242 : MVT::i32, 2/*#Ops*/, 0, 3, // Results = #4
44243 : /* 94891*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
44244 : /* 94894*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44245 : MVT::i32, 2/*#Ops*/, 1, 5, // Results = #6
44246 : /* 94902*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_OR_B32_e32), 0,
44247 : MVT::i16, 2/*#Ops*/, 4, 6, // Results = #7
44248 : /* 94910*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
44249 : /* 94913*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
44250 : /* 94916*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44251 : MVT::i32, 2/*#Ops*/, 0, 9, // Results = #10
44252 : /* 94924*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
44253 : /* 94927*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
44254 : MVT::i32, 2/*#Ops*/, 1, 11, // Results = #12
44255 : /* 94935*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_OR_B32_e32), 0,
44256 : MVT::i16, 2/*#Ops*/, 10, 12, // Results = #13
44257 : /* 94943*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
44258 : /* 94946*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
44259 : MVT::i64, 5/*#Ops*/, 2, 7, 8, 13, 14,
44260 : // Src: (or:{ *:[i64] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)<<P:Predicate_anonymous_2630>> - Complexity = 4
44261 : // Dst: (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, (V_OR_B32_e32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$src0, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$src1, sub0:{ *:[i32] })), sub0:{ *:[i32] }, (V_OR_B32_e32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$src0, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$src1, sub1:{ *:[i32] })), sub1:{ *:[i32] })
44262 : /* 94957*/ 0, // EndSwitchType
44263 : /* 94958*/ /*Scope*/ 12, /*->94971*/
44264 : /* 94959*/ OPC_CheckType, MVT::i16,
44265 : /* 94961*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
44266 : /* 94963*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_OR_B32_e64), 0,
44267 : MVT::i16, 2/*#Ops*/, 0, 1,
44268 : // Src: (or:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1) - Complexity = 3
44269 : // Dst: (V_OR_B32_e64:{ *:[i16] } ?:{ *:[i16] }:$src0, ?:{ *:[i16] }:$src1)
44270 : /* 94971*/ /*Scope*/ 13, /*->94985*/
44271 : /* 94972*/ OPC_CheckType, MVT::i1,
44272 : /* 94974*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
44273 : /* 94976*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_OR_B64), 0,
44274 : MVT::i1, MVT::i1, 2/*#Ops*/, 0, 1,
44275 : // Src: (or:{ *:[i1] } i1:{ *:[i1] }:$src0, i1:{ *:[i1] }:$src1) - Complexity = 3
44276 : // Dst: (S_OR_B64:{ *:[i1] }:{ *:[i1] } ?:{ *:[i1] }:$src0, ?:{ *:[i1] }:$src1)
44277 : /* 94985*/ /*Scope*/ 12, /*->94998*/
44278 : /* 94986*/ OPC_CheckType, MVT::i32,
44279 : /* 94988*/ OPC_CheckPatternPredicate, 15, // (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
44280 : /* 94990*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_OR_B32_e64), 0,
44281 : MVT::i32, 2/*#Ops*/, 0, 1,
44282 : // Src: (or:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1) - Complexity = -997
44283 : // Dst: (V_OR_B32_e64:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
44284 : /* 94998*/ 0, /*End of Scope*/
44285 : /* 94999*/ 0, /*End of Scope*/
44286 : /* 95000*/ /*SwitchOpcode*/ 62|128,2/*318*/, TARGET_VAL(ISD::INTRINSIC_VOID),// ->95322
44287 : /* 95004*/ OPC_RecordNode, // #0 = 'intrinsic_void' chained node
44288 : /* 95005*/ OPC_Scope, 94, /*->95101*/ // 16 children in Scope
44289 : /* 95007*/ OPC_CheckChild1Integer, 10|128,7/*906*/,
44290 : /* 95010*/ OPC_Scope, 75, /*->95087*/ // 2 children in Scope
44291 : /* 95012*/ OPC_MoveChild2,
44292 : /* 95013*/ OPC_SwitchOpcode /*2 cases */, 33, TARGET_VAL(ISD::XOR),// ->95050
44293 : /* 95017*/ OPC_RecordChild0, // #1 = $src
44294 : /* 95018*/ OPC_CheckChild1Integer, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/,
44295 : /* 95029*/ OPC_MoveParent,
44296 : /* 95030*/ OPC_EmitMergeInputChains1_0,
44297 : /* 95031*/ OPC_EmitInteger, MVT::i1, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/,
44298 : /* 95043*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::SI_KILL_I1_PSEUDO), 0|OPFL_Chain,
44299 : 2/*#Ops*/, 1, 2,
44300 : // Src: (intrinsic_void 906:{ *:[iPTR] }, (xor:{ *:[i1] } i1:{ *:[i1] }:$src, -1:{ *:[i1] })) - Complexity = 16
44301 : // Dst: (SI_KILL_I1_PSEUDO ?:{ *:[i1] }:$src, -1:{ *:[i1] })
44302 : /* 95050*/ /*SwitchOpcode*/ 33, TARGET_VAL(ISD::SETCC),// ->95086
44303 : /* 95053*/ OPC_RecordChild0, // #1 = $src
44304 : /* 95054*/ OPC_CheckChild0Type, MVT::f32,
44305 : /* 95056*/ OPC_RecordChild1, // #2 = $imm
44306 : /* 95057*/ OPC_MoveChild1,
44307 : /* 95058*/ OPC_CheckOpcode, TARGET_VAL(ISD::ConstantFP),
44308 : /* 95061*/ OPC_CheckPredicate, 59, // Predicate_anonymous_4001
44309 : /* 95063*/ OPC_MoveParent,
44310 : /* 95064*/ OPC_RecordChild2, // #3 = $cond
44311 : /* 95065*/ OPC_MoveChild2,
44312 : /* 95066*/ OPC_CheckOpcode, TARGET_VAL(ISD::CONDCODE),
44313 : /* 95069*/ OPC_MoveParent,
44314 : /* 95070*/ OPC_MoveParent,
44315 : /* 95071*/ OPC_EmitMergeInputChains1_0,
44316 : /* 95072*/ OPC_EmitNodeXForm, 8, 2, // bitcast_fpimm_to_i32
44317 : /* 95075*/ OPC_EmitNodeXForm, 9, 3, // cond_as_i32imm
44318 : /* 95078*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::SI_KILL_F32_COND_IMM_PSEUDO), 0|OPFL_Chain,
44319 : 3/*#Ops*/, 1, 4, 5,
44320 : // Src: (intrinsic_void 906:{ *:[iPTR] }, (setcc:{ *:[i1] } f32:{ *:[f32] }:$src, (fpimm:{ *:[f32] })<<P:Predicate_anonymous_4001>>:$imm, (cond:{ *:[Other] }):$cond)) - Complexity = 15
44321 : // Dst: (SI_KILL_F32_COND_IMM_PSEUDO ?:{ *:[f32] }:$src, (bitcast_fpimm_to_i32:{ *:[i32] } ?:{ *:[f32] }:$imm), (cond_as_i32imm:{ *:[i32] } ?:{ *:[Other] }:$cond))
44322 : /* 95086*/ 0, // EndSwitchOpcode
44323 : /* 95087*/ /*Scope*/ 12, /*->95100*/
44324 : /* 95088*/ OPC_RecordChild2, // #1 = $src
44325 : /* 95089*/ OPC_EmitMergeInputChains1_0,
44326 : /* 95090*/ OPC_EmitInteger, MVT::i1, 0,
44327 : /* 95093*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::SI_KILL_I1_PSEUDO), 0|OPFL_Chain,
44328 : 2/*#Ops*/, 1, 2,
44329 : // Src: (intrinsic_void 906:{ *:[iPTR] }, i1:{ *:[i1] }:$src) - Complexity = 8
44330 : // Dst: (SI_KILL_I1_PSEUDO ?:{ *:[i1] }:$src, 0:{ *:[i1] })
44331 : /* 95100*/ 0, /*End of Scope*/
44332 : /* 95101*/ /*Scope*/ 22, /*->95124*/
44333 : /* 95102*/ OPC_CheckChild1Integer, 62|128,7/*958*/,
44334 : /* 95105*/ OPC_RecordChild2, // #1 = $simm16
44335 : /* 95106*/ OPC_MoveChild2,
44336 : /* 95107*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
44337 : /* 95110*/ OPC_CheckPredicate, 60, // Predicate_SIMM16bit
44338 : /* 95112*/ OPC_MoveParent,
44339 : /* 95113*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
44340 : /* 95115*/ OPC_EmitMergeInputChains1_0,
44341 : /* 95116*/ OPC_EmitConvertToTarget, 1,
44342 : /* 95118*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::S_SLEEP), 0|OPFL_Chain,
44343 : 1/*#Ops*/, 2,
44344 : // Src: (intrinsic_void 958:{ *:[iPTR] }, (imm:{ *:[i32] })<<P:Predicate_SIMM16bit>>:$simm16) - Complexity = 12
44345 : // Dst: (S_SLEEP (imm:{ *:[i32] }):$simm16)
44346 : /* 95124*/ /*Scope*/ 22, /*->95147*/
44347 : /* 95125*/ OPC_CheckChild1Integer, 57|128,7/*953*/,
44348 : /* 95128*/ OPC_RecordChild2, // #1 = $simm16
44349 : /* 95129*/ OPC_MoveChild2,
44350 : /* 95130*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
44351 : /* 95133*/ OPC_CheckPredicate, 60, // Predicate_SIMM16bit
44352 : /* 95135*/ OPC_MoveParent,
44353 : /* 95136*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
44354 : /* 95138*/ OPC_EmitMergeInputChains1_0,
44355 : /* 95139*/ OPC_EmitConvertToTarget, 1,
44356 : /* 95141*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::S_INCPERFLEVEL), 0|OPFL_Chain,
44357 : 1/*#Ops*/, 2,
44358 : // Src: (intrinsic_void 953:{ *:[iPTR] }, (imm:{ *:[i32] })<<P:Predicate_SIMM16bit>>:$simm16) - Complexity = 12
44359 : // Dst: (S_INCPERFLEVEL (imm:{ *:[i32] }):$simm16)
44360 : /* 95147*/ /*Scope*/ 22, /*->95170*/
44361 : /* 95148*/ OPC_CheckChild1Integer, 54|128,7/*950*/,
44362 : /* 95151*/ OPC_RecordChild2, // #1 = $simm16
44363 : /* 95152*/ OPC_MoveChild2,
44364 : /* 95153*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
44365 : /* 95156*/ OPC_CheckPredicate, 60, // Predicate_SIMM16bit
44366 : /* 95158*/ OPC_MoveParent,
44367 : /* 95159*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
44368 : /* 95161*/ OPC_EmitMergeInputChains1_0,
44369 : /* 95162*/ OPC_EmitConvertToTarget, 1,
44370 : /* 95164*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::S_DECPERFLEVEL), 0|OPFL_Chain,
44371 : 1/*#Ops*/, 2,
44372 : // Src: (intrinsic_void 950:{ *:[iPTR] }, (imm:{ *:[i32] })<<P:Predicate_SIMM16bit>>:$simm16) - Complexity = 12
44373 : // Dst: (S_DECPERFLEVEL (imm:{ *:[i32] }):$simm16)
44374 : /* 95170*/ /*Scope*/ 11, /*->95182*/
44375 : /* 95171*/ OPC_CheckChild1Integer, 48|128,7/*944*/,
44376 : /* 95174*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
44377 : /* 95176*/ OPC_EmitMergeInputChains1_0,
44378 : /* 95177*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::S_BARRIER), 0|OPFL_Chain,
44379 : 0/*#Ops*/,
44380 : // Src: (intrinsic_void 944:{ *:[iPTR] }) - Complexity = 8
44381 : // Dst: (S_BARRIER)
44382 : /* 95182*/ /*Scope*/ 16, /*->95199*/
44383 : /* 95183*/ OPC_CheckChild1Integer, 63|128,7/*959*/,
44384 : /* 95186*/ OPC_RecordChild2, // #1 = $simm16
44385 : /* 95187*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
44386 : /* 95189*/ OPC_EmitMergeInputChains1_0,
44387 : /* 95190*/ OPC_EmitNodeXForm, 1, 1, // as_i16imm
44388 : /* 95193*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::S_WAITCNT), 0|OPFL_Chain,
44389 : 1/*#Ops*/, 2,
44390 : // Src: (intrinsic_void 959:{ *:[iPTR] }, i32:{ *:[i32] }:$simm16) - Complexity = 8
44391 : // Dst: (S_WAITCNT (as_i16imm:{ *:[i32] } ?:{ *:[i32] }:$simm16))
44392 : /* 95199*/ /*Scope*/ 11, /*->95211*/
44393 : /* 95200*/ OPC_CheckChild1Integer, 50|128,7/*946*/,
44394 : /* 95203*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
44395 : /* 95205*/ OPC_EmitMergeInputChains1_0,
44396 : /* 95206*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::S_DCACHE_INV), 0|OPFL_Chain,
44397 : 0/*#Ops*/,
44398 : // Src: (intrinsic_void 946:{ *:[iPTR] }) - Complexity = 8
44399 : // Dst: (S_DCACHE_INV)
44400 : /* 95211*/ /*Scope*/ 11, /*->95223*/
44401 : /* 95212*/ OPC_CheckChild1Integer, 51|128,7/*947*/,
44402 : /* 95215*/ OPC_CheckPatternPredicate, 22, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SEA_ISLANDS)
44403 : /* 95217*/ OPC_EmitMergeInputChains1_0,
44404 : /* 95218*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::S_DCACHE_INV_VOL), 0|OPFL_Chain,
44405 : 0/*#Ops*/,
44406 : // Src: (intrinsic_void 947:{ *:[iPTR] }) - Complexity = 8
44407 : // Dst: (S_DCACHE_INV_VOL)
44408 : /* 95223*/ /*Scope*/ 11, /*->95235*/
44409 : /* 95224*/ OPC_CheckChild1Integer, 52|128,7/*948*/,
44410 : /* 95227*/ OPC_CheckPatternPredicate, 14, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::VOLCANIC_ISLANDS)
44411 : /* 95229*/ OPC_EmitMergeInputChains1_0,
44412 : /* 95230*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::S_DCACHE_WB), 0|OPFL_Chain,
44413 : 0/*#Ops*/,
44414 : // Src: (intrinsic_void 948:{ *:[iPTR] }) - Complexity = 8
44415 : // Dst: (S_DCACHE_WB)
44416 : /* 95235*/ /*Scope*/ 11, /*->95247*/
44417 : /* 95236*/ OPC_CheckChild1Integer, 53|128,7/*949*/,
44418 : /* 95239*/ OPC_CheckPatternPredicate, 14, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::VOLCANIC_ISLANDS)
44419 : /* 95241*/ OPC_EmitMergeInputChains1_0,
44420 : /* 95242*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::S_DCACHE_WB_VOL), 0|OPFL_Chain,
44421 : 0/*#Ops*/,
44422 : // Src: (intrinsic_void 949:{ *:[iPTR] }) - Complexity = 8
44423 : // Dst: (S_DCACHE_WB_VOL)
44424 : /* 95247*/ /*Scope*/ 11, /*->95259*/
44425 : /* 95248*/ OPC_CheckChild1Integer, 13|128,3/*397*/,
44426 : /* 95251*/ OPC_CheckPatternPredicate, 23, // (true) && (Subtarget->getGeneration() == AMDGPUSubtarget::SOUTHERN_ISLANDS)
44427 : /* 95253*/ OPC_EmitMergeInputChains1_0,
44428 : /* 95254*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_WBINVL1_SC), 0|OPFL_Chain,
44429 : 0/*#Ops*/,
44430 : // Src: (intrinsic_void 397:{ *:[iPTR] }) - Complexity = 8
44431 : // Dst: (BUFFER_WBINVL1_SC)
44432 : /* 95259*/ /*Scope*/ 11, /*->95271*/
44433 : /* 95260*/ OPC_CheckChild1Integer, 12|128,3/*396*/,
44434 : /* 95263*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
44435 : /* 95265*/ OPC_EmitMergeInputChains1_0,
44436 : /* 95266*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_WBINVL1), 0|OPFL_Chain,
44437 : 0/*#Ops*/,
44438 : // Src: (intrinsic_void 396:{ *:[iPTR] }) - Complexity = 8
44439 : // Dst: (BUFFER_WBINVL1)
44440 : /* 95271*/ /*Scope*/ 11, /*->95283*/
44441 : /* 95272*/ OPC_CheckChild1Integer, 14|128,3/*398*/,
44442 : /* 95275*/ OPC_CheckPatternPredicate, 22, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SEA_ISLANDS)
44443 : /* 95277*/ OPC_EmitMergeInputChains1_0,
44444 : /* 95278*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::BUFFER_WBINVL1_VOL), 0|OPFL_Chain,
44445 : 0/*#Ops*/,
44446 : // Src: (intrinsic_void 398:{ *:[iPTR] }) - Complexity = 8
44447 : // Dst: (BUFFER_WBINVL1_VOL)
44448 : /* 95283*/ /*Scope*/ 11, /*->95295*/
44449 : /* 95284*/ OPC_CheckChild1Integer, 100|128,7/*996*/,
44450 : /* 95287*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
44451 : /* 95289*/ OPC_EmitMergeInputChains1_0,
44452 : /* 95290*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::WAVE_BARRIER), 0|OPFL_Chain,
44453 : 0/*#Ops*/,
44454 : // Src: (intrinsic_void 996:{ *:[iPTR] }) - Complexity = 8
44455 : // Dst: (WAVE_BARRIER)
44456 : /* 95295*/ /*Scope*/ 13, /*->95309*/
44457 : /* 95296*/ OPC_CheckChild1Integer, 40|128,3/*424*/,
44458 : /* 95299*/ OPC_RecordChild2, // #1 = $saved
44459 : /* 95300*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
44460 : /* 95302*/ OPC_EmitMergeInputChains1_0,
44461 : /* 95303*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::SI_END_CF), 0|OPFL_Chain,
44462 : 1/*#Ops*/, 1,
44463 : // Src: (intrinsic_void 424:{ *:[iPTR] }, i64:{ *:[i64] }:$saved) - Complexity = 8
44464 : // Dst: (SI_END_CF i64:{ *:[i64] }:$saved)
44465 : /* 95309*/ /*Scope*/ 11, /*->95321*/
44466 : /* 95310*/ OPC_CheckChild1Integer, 98|128,7/*994*/,
44467 : /* 95313*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
44468 : /* 95315*/ OPC_EmitMergeInputChains1_0,
44469 : /* 95316*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::SI_MASKED_UNREACHABLE), 0|OPFL_Chain,
44470 : 0/*#Ops*/,
44471 : // Src: (intrinsic_void 994:{ *:[iPTR] }) - Complexity = 8
44472 : // Dst: (SI_MASKED_UNREACHABLE)
44473 : /* 95321*/ 0, /*End of Scope*/
44474 : /* 95322*/ /*SwitchOpcode*/ 98, TARGET_VAL(AMDGPUISD::EXPORT),// ->95423
44475 : /* 95325*/ OPC_RecordNode, // #0 = 'AMDGPUexport' chained node
44476 : /* 95326*/ OPC_RecordChild1, // #1 = $tgt
44477 : /* 95327*/ OPC_MoveChild1,
44478 : /* 95328*/ OPC_CheckOpcode, TARGET_VAL(ISD::TargetConstant),
44479 : /* 95331*/ OPC_CheckType, MVT::i8,
44480 : /* 95333*/ OPC_MoveParent,
44481 : /* 95334*/ OPC_RecordChild2, // #2 = $en
44482 : /* 95335*/ OPC_MoveChild2,
44483 : /* 95336*/ OPC_CheckOpcode, TARGET_VAL(ISD::TargetConstant),
44484 : /* 95339*/ OPC_CheckType, MVT::i8,
44485 : /* 95341*/ OPC_MoveParent,
44486 : /* 95342*/ OPC_RecordChild3, // #3 = $src0
44487 : /* 95343*/ OPC_Scope, 38, /*->95383*/ // 2 children in Scope
44488 : /* 95345*/ OPC_CheckChild3Type, MVT::f32,
44489 : /* 95347*/ OPC_RecordChild4, // #4 = $src1
44490 : /* 95348*/ OPC_RecordChild5, // #5 = $src2
44491 : /* 95349*/ OPC_RecordChild6, // #6 = $src3
44492 : /* 95350*/ OPC_RecordChild7, // #7 = $compr
44493 : /* 95351*/ OPC_MoveChild7,
44494 : /* 95352*/ OPC_CheckOpcode, TARGET_VAL(ISD::TargetConstant),
44495 : /* 95355*/ OPC_CheckType, MVT::i1,
44496 : /* 95357*/ OPC_MoveParent,
44497 : /* 95358*/ OPC_MoveChild, 8,
44498 : /* 95360*/ OPC_CheckOpcode, TARGET_VAL(ISD::TargetConstant),
44499 : /* 95363*/ OPC_RecordNode, // #8 = $vm
44500 : /* 95364*/ OPC_CheckType, MVT::i1,
44501 : /* 95366*/ OPC_MoveParent,
44502 : /* 95367*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
44503 : /* 95369*/ OPC_EmitMergeInputChains1_0,
44504 : /* 95370*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::EXP), 0|OPFL_Chain,
44505 : 8/*#Ops*/, 1, 3, 4, 5, 6, 8, 7, 2,
44506 : // Src: (AMDGPUexport (timm:{ *:[i8] }):$tgt, (timm:{ *:[i8] }):$en, f32:{ *:[f32] }:$src0, f32:{ *:[f32] }:$src1, f32:{ *:[f32] }:$src2, f32:{ *:[f32] }:$src3, (timm:{ *:[i1] }):$compr, (timm:{ *:[i1] }):$vm) - Complexity = 15
44507 : // Dst: (EXP (timm:{ *:[i8] }):$tgt, f32:{ *:[f32] }:$src0, f32:{ *:[f32] }:$src1, f32:{ *:[f32] }:$src2, f32:{ *:[f32] }:$src3, (timm:{ *:[i1] }):$vm, (timm:{ *:[i1] }):$compr, (timm:{ *:[i8] }):$en)
44508 : /* 95383*/ /*Scope*/ 38, /*->95422*/
44509 : /* 95384*/ OPC_CheckChild3Type, MVT::i32,
44510 : /* 95386*/ OPC_RecordChild4, // #4 = $src1
44511 : /* 95387*/ OPC_RecordChild5, // #5 = $src2
44512 : /* 95388*/ OPC_RecordChild6, // #6 = $src3
44513 : /* 95389*/ OPC_RecordChild7, // #7 = $compr
44514 : /* 95390*/ OPC_MoveChild7,
44515 : /* 95391*/ OPC_CheckOpcode, TARGET_VAL(ISD::TargetConstant),
44516 : /* 95394*/ OPC_CheckType, MVT::i1,
44517 : /* 95396*/ OPC_MoveParent,
44518 : /* 95397*/ OPC_MoveChild, 8,
44519 : /* 95399*/ OPC_CheckOpcode, TARGET_VAL(ISD::TargetConstant),
44520 : /* 95402*/ OPC_RecordNode, // #8 = $vm
44521 : /* 95403*/ OPC_CheckType, MVT::i1,
44522 : /* 95405*/ OPC_MoveParent,
44523 : /* 95406*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
44524 : /* 95408*/ OPC_EmitMergeInputChains1_0,
44525 : /* 95409*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::EXP), 0|OPFL_Chain,
44526 : 8/*#Ops*/, 1, 3, 4, 5, 6, 8, 7, 2,
44527 : // Src: (AMDGPUexport (timm:{ *:[i8] }):$tgt, (timm:{ *:[i8] }):$en, i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2, i32:{ *:[i32] }:$src3, (timm:{ *:[i1] }):$compr, (timm:{ *:[i1] }):$vm) - Complexity = 15
44528 : // Dst: (EXP i8:{ *:[i8] }:$tgt, i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2, i32:{ *:[i32] }:$src3, i1:{ *:[i1] }:$vm, i1:{ *:[i1] }:$compr, i8:{ *:[i8] }:$en)
44529 : /* 95422*/ 0, /*End of Scope*/
44530 : /* 95423*/ /*SwitchOpcode*/ 98, TARGET_VAL(AMDGPUISD::EXPORT_DONE),// ->95524
44531 : /* 95426*/ OPC_RecordNode, // #0 = 'AMDGPUexport_done' chained node
44532 : /* 95427*/ OPC_RecordChild1, // #1 = $tgt
44533 : /* 95428*/ OPC_MoveChild1,
44534 : /* 95429*/ OPC_CheckOpcode, TARGET_VAL(ISD::TargetConstant),
44535 : /* 95432*/ OPC_CheckType, MVT::i8,
44536 : /* 95434*/ OPC_MoveParent,
44537 : /* 95435*/ OPC_RecordChild2, // #2 = $en
44538 : /* 95436*/ OPC_MoveChild2,
44539 : /* 95437*/ OPC_CheckOpcode, TARGET_VAL(ISD::TargetConstant),
44540 : /* 95440*/ OPC_CheckType, MVT::i8,
44541 : /* 95442*/ OPC_MoveParent,
44542 : /* 95443*/ OPC_RecordChild3, // #3 = $src0
44543 : /* 95444*/ OPC_Scope, 38, /*->95484*/ // 2 children in Scope
44544 : /* 95446*/ OPC_CheckChild3Type, MVT::f32,
44545 : /* 95448*/ OPC_RecordChild4, // #4 = $src1
44546 : /* 95449*/ OPC_RecordChild5, // #5 = $src2
44547 : /* 95450*/ OPC_RecordChild6, // #6 = $src3
44548 : /* 95451*/ OPC_RecordChild7, // #7 = $compr
44549 : /* 95452*/ OPC_MoveChild7,
44550 : /* 95453*/ OPC_CheckOpcode, TARGET_VAL(ISD::TargetConstant),
44551 : /* 95456*/ OPC_CheckType, MVT::i1,
44552 : /* 95458*/ OPC_MoveParent,
44553 : /* 95459*/ OPC_MoveChild, 8,
44554 : /* 95461*/ OPC_CheckOpcode, TARGET_VAL(ISD::TargetConstant),
44555 : /* 95464*/ OPC_RecordNode, // #8 = $vm
44556 : /* 95465*/ OPC_CheckType, MVT::i1,
44557 : /* 95467*/ OPC_MoveParent,
44558 : /* 95468*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
44559 : /* 95470*/ OPC_EmitMergeInputChains1_0,
44560 : /* 95471*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::EXP_DONE), 0|OPFL_Chain,
44561 : 8/*#Ops*/, 1, 3, 4, 5, 6, 8, 7, 2,
44562 : // Src: (AMDGPUexport_done (timm:{ *:[i8] }):$tgt, (timm:{ *:[i8] }):$en, f32:{ *:[f32] }:$src0, f32:{ *:[f32] }:$src1, f32:{ *:[f32] }:$src2, f32:{ *:[f32] }:$src3, (timm:{ *:[i1] }):$compr, (timm:{ *:[i1] }):$vm) - Complexity = 15
44563 : // Dst: (EXP_DONE (timm:{ *:[i8] }):$tgt, f32:{ *:[f32] }:$src0, f32:{ *:[f32] }:$src1, f32:{ *:[f32] }:$src2, f32:{ *:[f32] }:$src3, (timm:{ *:[i1] }):$vm, (timm:{ *:[i1] }):$compr, (timm:{ *:[i8] }):$en)
44564 : /* 95484*/ /*Scope*/ 38, /*->95523*/
44565 : /* 95485*/ OPC_CheckChild3Type, MVT::i32,
44566 : /* 95487*/ OPC_RecordChild4, // #4 = $src1
44567 : /* 95488*/ OPC_RecordChild5, // #5 = $src2
44568 : /* 95489*/ OPC_RecordChild6, // #6 = $src3
44569 : /* 95490*/ OPC_RecordChild7, // #7 = $compr
44570 : /* 95491*/ OPC_MoveChild7,
44571 : /* 95492*/ OPC_CheckOpcode, TARGET_VAL(ISD::TargetConstant),
44572 : /* 95495*/ OPC_CheckType, MVT::i1,
44573 : /* 95497*/ OPC_MoveParent,
44574 : /* 95498*/ OPC_MoveChild, 8,
44575 : /* 95500*/ OPC_CheckOpcode, TARGET_VAL(ISD::TargetConstant),
44576 : /* 95503*/ OPC_RecordNode, // #8 = $vm
44577 : /* 95504*/ OPC_CheckType, MVT::i1,
44578 : /* 95506*/ OPC_MoveParent,
44579 : /* 95507*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
44580 : /* 95509*/ OPC_EmitMergeInputChains1_0,
44581 : /* 95510*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::EXP_DONE), 0|OPFL_Chain,
44582 : 8/*#Ops*/, 1, 3, 4, 5, 6, 8, 7, 2,
44583 : // Src: (AMDGPUexport_done (timm:{ *:[i8] }):$tgt, (timm:{ *:[i8] }):$en, i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2, i32:{ *:[i32] }:$src3, (timm:{ *:[i1] }):$compr, (timm:{ *:[i1] }):$vm) - Complexity = 15
44584 : // Dst: (EXP_DONE i8:{ *:[i8] }:$tgt, i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2, i32:{ *:[i32] }:$src3, i1:{ *:[i1] }:$vm, i1:{ *:[i1] }:$compr, i8:{ *:[i8] }:$en)
44585 : /* 95523*/ 0, /*End of Scope*/
44586 : /* 95524*/ /*SwitchOpcode*/ 52|128,10/*1332*/, TARGET_VAL(ISD::SMAX),// ->96860
44587 : /* 95528*/ OPC_Scope, 126|128,8/*1150*/, /*->96681*/ // 4 children in Scope
44588 : /* 95531*/ OPC_MoveChild0,
44589 : /* 95532*/ OPC_CheckOpcode, TARGET_VAL(ISD::SMIN),
44590 : /* 95535*/ OPC_Scope, 16|128,2/*272*/, /*->95810*/ // 5 children in Scope
44591 : /* 95538*/ OPC_RecordChild0, // #0 = $src0
44592 : /* 95539*/ OPC_RecordChild1, // #1 = $src1
44593 : /* 95540*/ OPC_CheckPredicate, 0, // Predicate_smin_oneuse
44594 : /* 95542*/ OPC_MoveParent,
44595 : /* 95543*/ OPC_MoveChild1,
44596 : /* 95544*/ OPC_CheckOpcode, TARGET_VAL(ISD::SMIN),
44597 : /* 95547*/ OPC_Scope, 91, /*->95640*/ // 4 children in Scope
44598 : /* 95549*/ OPC_MoveChild0,
44599 : /* 95550*/ OPC_CheckOpcode, TARGET_VAL(ISD::SMAX),
44600 : /* 95553*/ OPC_Scope, 59, /*->95614*/ // 2 children in Scope
44601 : /* 95555*/ OPC_CheckChild0Same, 0,
44602 : /* 95557*/ OPC_CheckChild1Same, 1,
44603 : /* 95559*/ OPC_CheckPredicate, 0, // Predicate_smax_oneuse
44604 : /* 95561*/ OPC_MoveParent,
44605 : /* 95562*/ OPC_RecordChild1, // #2 = $src2
44606 : /* 95563*/ OPC_CheckPredicate, 0, // Predicate_smin_oneuse
44607 : /* 95565*/ OPC_MoveParent,
44608 : /* 95566*/ OPC_SwitchType /*2 cases */, 11, MVT::i32,// ->95580
44609 : /* 95569*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
44610 : /* 95571*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_I32), 0,
44611 : MVT::i32, 3/*#Ops*/, 0, 1, 2,
44612 : // Src: (smax:{ *:[i32] } (smin:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_smin_oneuse>>, (smin:{ *:[i32] } (smax:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_smax_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_smin_oneuse>>) - Complexity = 15
44613 : // Dst: (V_MED3_I32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2)
44614 : /* 95580*/ /*SwitchType*/ 31, MVT::i16,// ->95613
44615 : /* 95582*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
44616 : /* 95584*/ OPC_EmitInteger, MVT::i32, 0,
44617 : /* 95587*/ OPC_EmitInteger, MVT::i32, 0,
44618 : /* 95590*/ OPC_EmitInteger, MVT::i32, 0,
44619 : /* 95593*/ OPC_EmitInteger, MVT::i1, 0,
44620 : /* 95596*/ OPC_EmitInteger, MVT::i32, 0,
44621 : /* 95599*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_I16), 0,
44622 : MVT::i16, 8/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7,
44623 : // Src: (smax:{ *:[i16] } (smin:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)<<P:Predicate_smin_oneuse>>, (smin:{ *:[i16] } (smax:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)<<P:Predicate_smax_oneuse>>, i16:{ *:[i16] }:$src2)<<P:Predicate_smin_oneuse>>) - Complexity = 15
44624 : // Dst: (V_MED3_I16:{ *:[i16] } 0:{ *:[i32] }, ?:{ *:[i16] }:$src0, 0:{ *:[i32] }, ?:{ *:[i16] }:$src1, 0:{ *:[i32] }, ?:{ *:[i16] }:$src2, 0:{ *:[i1] })
44625 : /* 95613*/ 0, // EndSwitchType
44626 : /* 95614*/ /*Scope*/ 24, /*->95639*/
44627 : /* 95615*/ OPC_CheckChild0Same, 1,
44628 : /* 95617*/ OPC_CheckChild1Same, 0,
44629 : /* 95619*/ OPC_CheckPredicate, 0, // Predicate_smax_oneuse
44630 : /* 95621*/ OPC_MoveParent,
44631 : /* 95622*/ OPC_RecordChild1, // #2 = $src2
44632 : /* 95623*/ OPC_CheckPredicate, 0, // Predicate_smin_oneuse
44633 : /* 95625*/ OPC_MoveParent,
44634 : /* 95626*/ OPC_CheckType, MVT::i32,
44635 : /* 95628*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
44636 : /* 95630*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_I32), 0,
44637 : MVT::i32, 3/*#Ops*/, 0, 1, 2,
44638 : // Src: (smax:{ *:[i32] } (smin:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_smin_oneuse>>, (smin:{ *:[i32] } (smax:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0)<<P:Predicate_smax_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_smin_oneuse>>) - Complexity = 15
44639 : // Dst: (V_MED3_I32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2)
44640 : /* 95639*/ 0, /*End of Scope*/
44641 : /* 95640*/ /*Scope*/ 55, /*->95696*/
44642 : /* 95641*/ OPC_RecordChild0, // #2 = $src2
44643 : /* 95642*/ OPC_MoveChild1,
44644 : /* 95643*/ OPC_CheckOpcode, TARGET_VAL(ISD::SMAX),
44645 : /* 95646*/ OPC_Scope, 23, /*->95671*/ // 2 children in Scope
44646 : /* 95648*/ OPC_CheckChild0Same, 0,
44647 : /* 95650*/ OPC_CheckChild1Same, 1,
44648 : /* 95652*/ OPC_CheckPredicate, 0, // Predicate_smax_oneuse
44649 : /* 95654*/ OPC_MoveParent,
44650 : /* 95655*/ OPC_CheckPredicate, 0, // Predicate_smin_oneuse
44651 : /* 95657*/ OPC_MoveParent,
44652 : /* 95658*/ OPC_CheckType, MVT::i32,
44653 : /* 95660*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
44654 : /* 95662*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_I32), 0,
44655 : MVT::i32, 3/*#Ops*/, 0, 1, 2,
44656 : // Src: (smax:{ *:[i32] } (smin:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_smin_oneuse>>, (smin:{ *:[i32] } i32:{ *:[i32] }:$src2, (smax:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_smax_oneuse>>)<<P:Predicate_smin_oneuse>>) - Complexity = 15
44657 : // Dst: (V_MED3_I32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2)
44658 : /* 95671*/ /*Scope*/ 23, /*->95695*/
44659 : /* 95672*/ OPC_CheckChild0Same, 1,
44660 : /* 95674*/ OPC_CheckChild1Same, 0,
44661 : /* 95676*/ OPC_CheckPredicate, 0, // Predicate_smax_oneuse
44662 : /* 95678*/ OPC_MoveParent,
44663 : /* 95679*/ OPC_CheckPredicate, 0, // Predicate_smin_oneuse
44664 : /* 95681*/ OPC_MoveParent,
44665 : /* 95682*/ OPC_CheckType, MVT::i32,
44666 : /* 95684*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
44667 : /* 95686*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_I32), 0,
44668 : MVT::i32, 3/*#Ops*/, 0, 1, 2,
44669 : // Src: (smax:{ *:[i32] } (smin:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_smin_oneuse>>, (smin:{ *:[i32] } i32:{ *:[i32] }:$src2, (smax:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0)<<P:Predicate_smax_oneuse>>)<<P:Predicate_smin_oneuse>>) - Complexity = 15
44670 : // Dst: (V_MED3_I32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2)
44671 : /* 95695*/ 0, /*End of Scope*/
44672 : /* 95696*/ /*Scope*/ 56, /*->95753*/
44673 : /* 95697*/ OPC_MoveChild0,
44674 : /* 95698*/ OPC_CheckOpcode, TARGET_VAL(ISD::SMAX),
44675 : /* 95701*/ OPC_Scope, 24, /*->95727*/ // 2 children in Scope
44676 : /* 95703*/ OPC_CheckChild0Same, 1,
44677 : /* 95705*/ OPC_CheckChild1Same, 0,
44678 : /* 95707*/ OPC_CheckPredicate, 0, // Predicate_smax_oneuse
44679 : /* 95709*/ OPC_MoveParent,
44680 : /* 95710*/ OPC_RecordChild1, // #2 = $src2
44681 : /* 95711*/ OPC_CheckPredicate, 0, // Predicate_smin_oneuse
44682 : /* 95713*/ OPC_MoveParent,
44683 : /* 95714*/ OPC_CheckType, MVT::i32,
44684 : /* 95716*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
44685 : /* 95718*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_I32), 0,
44686 : MVT::i32, 3/*#Ops*/, 1, 0, 2,
44687 : // Src: (smax:{ *:[i32] } (smin:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0)<<P:Predicate_smin_oneuse>>, (smin:{ *:[i32] } (smax:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_smax_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_smin_oneuse>>) - Complexity = 15
44688 : // Dst: (V_MED3_I32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2)
44689 : /* 95727*/ /*Scope*/ 24, /*->95752*/
44690 : /* 95728*/ OPC_CheckChild0Same, 0,
44691 : /* 95730*/ OPC_CheckChild1Same, 1,
44692 : /* 95732*/ OPC_CheckPredicate, 0, // Predicate_smax_oneuse
44693 : /* 95734*/ OPC_MoveParent,
44694 : /* 95735*/ OPC_RecordChild1, // #2 = $src2
44695 : /* 95736*/ OPC_CheckPredicate, 0, // Predicate_smin_oneuse
44696 : /* 95738*/ OPC_MoveParent,
44697 : /* 95739*/ OPC_CheckType, MVT::i32,
44698 : /* 95741*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
44699 : /* 95743*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_I32), 0,
44700 : MVT::i32, 3/*#Ops*/, 1, 0, 2,
44701 : // Src: (smax:{ *:[i32] } (smin:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0)<<P:Predicate_smin_oneuse>>, (smin:{ *:[i32] } (smax:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0)<<P:Predicate_smax_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_smin_oneuse>>) - Complexity = 15
44702 : // Dst: (V_MED3_I32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2)
44703 : /* 95752*/ 0, /*End of Scope*/
44704 : /* 95753*/ /*Scope*/ 55, /*->95809*/
44705 : /* 95754*/ OPC_RecordChild0, // #2 = $src2
44706 : /* 95755*/ OPC_MoveChild1,
44707 : /* 95756*/ OPC_CheckOpcode, TARGET_VAL(ISD::SMAX),
44708 : /* 95759*/ OPC_Scope, 23, /*->95784*/ // 2 children in Scope
44709 : /* 95761*/ OPC_CheckChild0Same, 1,
44710 : /* 95763*/ OPC_CheckChild1Same, 0,
44711 : /* 95765*/ OPC_CheckPredicate, 0, // Predicate_smax_oneuse
44712 : /* 95767*/ OPC_MoveParent,
44713 : /* 95768*/ OPC_CheckPredicate, 0, // Predicate_smin_oneuse
44714 : /* 95770*/ OPC_MoveParent,
44715 : /* 95771*/ OPC_CheckType, MVT::i32,
44716 : /* 95773*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
44717 : /* 95775*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_I32), 0,
44718 : MVT::i32, 3/*#Ops*/, 1, 0, 2,
44719 : // Src: (smax:{ *:[i32] } (smin:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0)<<P:Predicate_smin_oneuse>>, (smin:{ *:[i32] } i32:{ *:[i32] }:$src2, (smax:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_smax_oneuse>>)<<P:Predicate_smin_oneuse>>) - Complexity = 15
44720 : // Dst: (V_MED3_I32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2)
44721 : /* 95784*/ /*Scope*/ 23, /*->95808*/
44722 : /* 95785*/ OPC_CheckChild0Same, 0,
44723 : /* 95787*/ OPC_CheckChild1Same, 1,
44724 : /* 95789*/ OPC_CheckPredicate, 0, // Predicate_smax_oneuse
44725 : /* 95791*/ OPC_MoveParent,
44726 : /* 95792*/ OPC_CheckPredicate, 0, // Predicate_smin_oneuse
44727 : /* 95794*/ OPC_MoveParent,
44728 : /* 95795*/ OPC_CheckType, MVT::i32,
44729 : /* 95797*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
44730 : /* 95799*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_I32), 0,
44731 : MVT::i32, 3/*#Ops*/, 1, 0, 2,
44732 : // Src: (smax:{ *:[i32] } (smin:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0)<<P:Predicate_smin_oneuse>>, (smin:{ *:[i32] } i32:{ *:[i32] }:$src2, (smax:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0)<<P:Predicate_smax_oneuse>>)<<P:Predicate_smin_oneuse>>) - Complexity = 15
44733 : // Dst: (V_MED3_I32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2)
44734 : /* 95808*/ 0, /*End of Scope*/
44735 : /* 95809*/ 0, /*End of Scope*/
44736 : /* 95810*/ /*Scope*/ 95, /*->95906*/
44737 : /* 95811*/ OPC_MoveChild0,
44738 : /* 95812*/ OPC_CheckOpcode, TARGET_VAL(ISD::SMAX),
44739 : /* 95815*/ OPC_RecordChild0, // #0 = $src0
44740 : /* 95816*/ OPC_RecordChild1, // #1 = $src1
44741 : /* 95817*/ OPC_CheckPredicate, 0, // Predicate_smax_oneuse
44742 : /* 95819*/ OPC_MoveParent,
44743 : /* 95820*/ OPC_RecordChild1, // #2 = $src2
44744 : /* 95821*/ OPC_CheckPredicate, 0, // Predicate_smin_oneuse
44745 : /* 95823*/ OPC_MoveParent,
44746 : /* 95824*/ OPC_MoveChild1,
44747 : /* 95825*/ OPC_CheckOpcode, TARGET_VAL(ISD::SMIN),
44748 : /* 95828*/ OPC_Scope, 20, /*->95850*/ // 3 children in Scope
44749 : /* 95830*/ OPC_CheckChild0Same, 0,
44750 : /* 95832*/ OPC_CheckChild1Same, 1,
44751 : /* 95834*/ OPC_CheckPredicate, 0, // Predicate_smin_oneuse
44752 : /* 95836*/ OPC_MoveParent,
44753 : /* 95837*/ OPC_CheckType, MVT::i32,
44754 : /* 95839*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
44755 : /* 95841*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_I32), 0,
44756 : MVT::i32, 3/*#Ops*/, 0, 1, 2,
44757 : // Src: (smax:{ *:[i32] } (smin:{ *:[i32] } (smax:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_smax_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_smin_oneuse>>, (smin:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_smin_oneuse>>) - Complexity = 15
44758 : // Dst: (V_MED3_I32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2)
44759 : /* 95850*/ /*Scope*/ 33, /*->95884*/
44760 : /* 95851*/ OPC_CheckChild0Same, 1,
44761 : /* 95853*/ OPC_CheckChild1Same, 0,
44762 : /* 95855*/ OPC_CheckPredicate, 0, // Predicate_smin_oneuse
44763 : /* 95857*/ OPC_MoveParent,
44764 : /* 95858*/ OPC_CheckType, MVT::i32,
44765 : /* 95860*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
44766 : /* 95862*/ OPC_Scope, 9, /*->95873*/ // 2 children in Scope
44767 : /* 95864*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_I32), 0,
44768 : MVT::i32, 3/*#Ops*/, 0, 1, 2,
44769 : // Src: (smax:{ *:[i32] } (smin:{ *:[i32] } (smax:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_smax_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_smin_oneuse>>, (smin:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0)<<P:Predicate_smin_oneuse>>) - Complexity = 15
44770 : // Dst: (V_MED3_I32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2)
44771 : /* 95873*/ /*Scope*/ 9, /*->95883*/
44772 : /* 95874*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_I32), 0,
44773 : MVT::i32, 3/*#Ops*/, 1, 0, 2,
44774 : // Src: (smax:{ *:[i32] } (smin:{ *:[i32] } (smax:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0)<<P:Predicate_smax_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_smin_oneuse>>, (smin:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_smin_oneuse>>) - Complexity = 15
44775 : // Dst: (V_MED3_I32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2)
44776 : /* 95883*/ 0, /*End of Scope*/
44777 : /* 95884*/ /*Scope*/ 20, /*->95905*/
44778 : /* 95885*/ OPC_CheckChild0Same, 0,
44779 : /* 95887*/ OPC_CheckChild1Same, 1,
44780 : /* 95889*/ OPC_CheckPredicate, 0, // Predicate_smin_oneuse
44781 : /* 95891*/ OPC_MoveParent,
44782 : /* 95892*/ OPC_CheckType, MVT::i32,
44783 : /* 95894*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
44784 : /* 95896*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_I32), 0,
44785 : MVT::i32, 3/*#Ops*/, 1, 0, 2,
44786 : // Src: (smax:{ *:[i32] } (smin:{ *:[i32] } (smax:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0)<<P:Predicate_smax_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_smin_oneuse>>, (smin:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0)<<P:Predicate_smin_oneuse>>) - Complexity = 15
44787 : // Dst: (V_MED3_I32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2)
44788 : /* 95905*/ 0, /*End of Scope*/
44789 : /* 95906*/ /*Scope*/ 64|128,3/*448*/, /*->96356*/
44790 : /* 95908*/ OPC_RecordChild0, // #0 = $src2
44791 : /* 95909*/ OPC_Scope, 94, /*->96005*/ // 2 children in Scope
44792 : /* 95911*/ OPC_MoveChild1,
44793 : /* 95912*/ OPC_CheckOpcode, TARGET_VAL(ISD::SMAX),
44794 : /* 95915*/ OPC_RecordChild0, // #1 = $src0
44795 : /* 95916*/ OPC_RecordChild1, // #2 = $src1
44796 : /* 95917*/ OPC_CheckPredicate, 0, // Predicate_smax_oneuse
44797 : /* 95919*/ OPC_MoveParent,
44798 : /* 95920*/ OPC_CheckPredicate, 0, // Predicate_smin_oneuse
44799 : /* 95922*/ OPC_MoveParent,
44800 : /* 95923*/ OPC_MoveChild1,
44801 : /* 95924*/ OPC_CheckOpcode, TARGET_VAL(ISD::SMIN),
44802 : /* 95927*/ OPC_Scope, 20, /*->95949*/ // 3 children in Scope
44803 : /* 95929*/ OPC_CheckChild0Same, 1,
44804 : /* 95931*/ OPC_CheckChild1Same, 2,
44805 : /* 95933*/ OPC_CheckPredicate, 0, // Predicate_smin_oneuse
44806 : /* 95935*/ OPC_MoveParent,
44807 : /* 95936*/ OPC_CheckType, MVT::i32,
44808 : /* 95938*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
44809 : /* 95940*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_I32), 0,
44810 : MVT::i32, 3/*#Ops*/, 1, 2, 0,
44811 : // Src: (smax:{ *:[i32] } (smin:{ *:[i32] } i32:{ *:[i32] }:$src2, (smax:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_smax_oneuse>>)<<P:Predicate_smin_oneuse>>, (smin:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_smin_oneuse>>) - Complexity = 15
44812 : // Dst: (V_MED3_I32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2)
44813 : /* 95949*/ /*Scope*/ 33, /*->95983*/
44814 : /* 95950*/ OPC_CheckChild0Same, 2,
44815 : /* 95952*/ OPC_CheckChild1Same, 1,
44816 : /* 95954*/ OPC_CheckPredicate, 0, // Predicate_smin_oneuse
44817 : /* 95956*/ OPC_MoveParent,
44818 : /* 95957*/ OPC_CheckType, MVT::i32,
44819 : /* 95959*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
44820 : /* 95961*/ OPC_Scope, 9, /*->95972*/ // 2 children in Scope
44821 : /* 95963*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_I32), 0,
44822 : MVT::i32, 3/*#Ops*/, 1, 2, 0,
44823 : // Src: (smax:{ *:[i32] } (smin:{ *:[i32] } i32:{ *:[i32] }:$src2, (smax:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_smax_oneuse>>)<<P:Predicate_smin_oneuse>>, (smin:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0)<<P:Predicate_smin_oneuse>>) - Complexity = 15
44824 : // Dst: (V_MED3_I32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2)
44825 : /* 95972*/ /*Scope*/ 9, /*->95982*/
44826 : /* 95973*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_I32), 0,
44827 : MVT::i32, 3/*#Ops*/, 2, 1, 0,
44828 : // Src: (smax:{ *:[i32] } (smin:{ *:[i32] } i32:{ *:[i32] }:$src2, (smax:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0)<<P:Predicate_smax_oneuse>>)<<P:Predicate_smin_oneuse>>, (smin:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_smin_oneuse>>) - Complexity = 15
44829 : // Dst: (V_MED3_I32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2)
44830 : /* 95982*/ 0, /*End of Scope*/
44831 : /* 95983*/ /*Scope*/ 20, /*->96004*/
44832 : /* 95984*/ OPC_CheckChild0Same, 1,
44833 : /* 95986*/ OPC_CheckChild1Same, 2,
44834 : /* 95988*/ OPC_CheckPredicate, 0, // Predicate_smin_oneuse
44835 : /* 95990*/ OPC_MoveParent,
44836 : /* 95991*/ OPC_CheckType, MVT::i32,
44837 : /* 95993*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
44838 : /* 95995*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_I32), 0,
44839 : MVT::i32, 3/*#Ops*/, 2, 1, 0,
44840 : // Src: (smax:{ *:[i32] } (smin:{ *:[i32] } i32:{ *:[i32] }:$src2, (smax:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0)<<P:Predicate_smax_oneuse>>)<<P:Predicate_smin_oneuse>>, (smin:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0)<<P:Predicate_smin_oneuse>>) - Complexity = 15
44841 : // Dst: (V_MED3_I32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2)
44842 : /* 96004*/ 0, /*End of Scope*/
44843 : /* 96005*/ /*Scope*/ 92|128,2/*348*/, /*->96355*/
44844 : /* 96007*/ OPC_RecordChild1, // #1 = $src1
44845 : /* 96008*/ OPC_CheckPredicate, 0, // Predicate_smin_oneuse
44846 : /* 96010*/ OPC_MoveParent,
44847 : /* 96011*/ OPC_MoveChild1,
44848 : /* 96012*/ OPC_CheckOpcode, TARGET_VAL(ISD::SMIN),
44849 : /* 96015*/ OPC_Scope, 48, /*->96065*/ // 4 children in Scope
44850 : /* 96017*/ OPC_MoveChild0,
44851 : /* 96018*/ OPC_CheckOpcode, TARGET_VAL(ISD::SMAX),
44852 : /* 96021*/ OPC_CheckChild0Same, 1,
44853 : /* 96023*/ OPC_CheckChild1Same, 0,
44854 : /* 96025*/ OPC_CheckPredicate, 0, // Predicate_smax_oneuse
44855 : /* 96027*/ OPC_MoveParent,
44856 : /* 96028*/ OPC_RecordChild1, // #2 = $src2
44857 : /* 96029*/ OPC_CheckPredicate, 0, // Predicate_smin_oneuse
44858 : /* 96031*/ OPC_MoveParent,
44859 : /* 96032*/ OPC_CheckType, MVT::i16,
44860 : /* 96034*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
44861 : /* 96036*/ OPC_EmitInteger, MVT::i32, 0,
44862 : /* 96039*/ OPC_EmitInteger, MVT::i32, 0,
44863 : /* 96042*/ OPC_EmitInteger, MVT::i32, 0,
44864 : /* 96045*/ OPC_EmitInteger, MVT::i1, 0,
44865 : /* 96048*/ OPC_EmitInteger, MVT::i32, 0,
44866 : /* 96051*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_I16), 0,
44867 : MVT::i16, 8/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7,
44868 : // Src: (smax:{ *:[i16] } (smin:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)<<P:Predicate_smin_oneuse>>, (smin:{ *:[i16] } (smax:{ *:[i16] } i16:{ *:[i16] }:$src1, i16:{ *:[i16] }:$src0)<<P:Predicate_smax_oneuse>>, i16:{ *:[i16] }:$src2)<<P:Predicate_smin_oneuse>>) - Complexity = 15
44869 : // Dst: (V_MED3_I16:{ *:[i16] } 0:{ *:[i32] }, ?:{ *:[i16] }:$src0, 0:{ *:[i32] }, ?:{ *:[i16] }:$src1, 0:{ *:[i32] }, ?:{ *:[i16] }:$src2, 0:{ *:[i1] })
44870 : /* 96065*/ /*Scope*/ 95, /*->96161*/
44871 : /* 96066*/ OPC_RecordChild0, // #2 = $src2
44872 : /* 96067*/ OPC_MoveChild1,
44873 : /* 96068*/ OPC_CheckOpcode, TARGET_VAL(ISD::SMAX),
44874 : /* 96071*/ OPC_Scope, 43, /*->96116*/ // 2 children in Scope
44875 : /* 96073*/ OPC_CheckChild0Same, 0,
44876 : /* 96075*/ OPC_CheckChild1Same, 1,
44877 : /* 96077*/ OPC_CheckPredicate, 0, // Predicate_smax_oneuse
44878 : /* 96079*/ OPC_MoveParent,
44879 : /* 96080*/ OPC_CheckPredicate, 0, // Predicate_smin_oneuse
44880 : /* 96082*/ OPC_MoveParent,
44881 : /* 96083*/ OPC_CheckType, MVT::i16,
44882 : /* 96085*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
44883 : /* 96087*/ OPC_EmitInteger, MVT::i32, 0,
44884 : /* 96090*/ OPC_EmitInteger, MVT::i32, 0,
44885 : /* 96093*/ OPC_EmitInteger, MVT::i32, 0,
44886 : /* 96096*/ OPC_EmitInteger, MVT::i1, 0,
44887 : /* 96099*/ OPC_EmitInteger, MVT::i32, 0,
44888 : /* 96102*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_I16), 0,
44889 : MVT::i16, 8/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7,
44890 : // Src: (smax:{ *:[i16] } (smin:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)<<P:Predicate_smin_oneuse>>, (smin:{ *:[i16] } i16:{ *:[i16] }:$src2, (smax:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)<<P:Predicate_smax_oneuse>>)<<P:Predicate_smin_oneuse>>) - Complexity = 15
44891 : // Dst: (V_MED3_I16:{ *:[i16] } 0:{ *:[i32] }, ?:{ *:[i16] }:$src0, 0:{ *:[i32] }, ?:{ *:[i16] }:$src1, 0:{ *:[i32] }, ?:{ *:[i16] }:$src2, 0:{ *:[i1] })
44892 : /* 96116*/ /*Scope*/ 43, /*->96160*/
44893 : /* 96117*/ OPC_CheckChild0Same, 1,
44894 : /* 96119*/ OPC_CheckChild1Same, 0,
44895 : /* 96121*/ OPC_CheckPredicate, 0, // Predicate_smax_oneuse
44896 : /* 96123*/ OPC_MoveParent,
44897 : /* 96124*/ OPC_CheckPredicate, 0, // Predicate_smin_oneuse
44898 : /* 96126*/ OPC_MoveParent,
44899 : /* 96127*/ OPC_CheckType, MVT::i16,
44900 : /* 96129*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
44901 : /* 96131*/ OPC_EmitInteger, MVT::i32, 0,
44902 : /* 96134*/ OPC_EmitInteger, MVT::i32, 0,
44903 : /* 96137*/ OPC_EmitInteger, MVT::i32, 0,
44904 : /* 96140*/ OPC_EmitInteger, MVT::i1, 0,
44905 : /* 96143*/ OPC_EmitInteger, MVT::i32, 0,
44906 : /* 96146*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_I16), 0,
44907 : MVT::i16, 8/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7,
44908 : // Src: (smax:{ *:[i16] } (smin:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)<<P:Predicate_smin_oneuse>>, (smin:{ *:[i16] } i16:{ *:[i16] }:$src2, (smax:{ *:[i16] } i16:{ *:[i16] }:$src1, i16:{ *:[i16] }:$src0)<<P:Predicate_smax_oneuse>>)<<P:Predicate_smin_oneuse>>) - Complexity = 15
44909 : // Dst: (V_MED3_I16:{ *:[i16] } 0:{ *:[i32] }, ?:{ *:[i16] }:$src0, 0:{ *:[i32] }, ?:{ *:[i16] }:$src1, 0:{ *:[i32] }, ?:{ *:[i16] }:$src2, 0:{ *:[i1] })
44910 : /* 96160*/ 0, /*End of Scope*/
44911 : /* 96161*/ /*Scope*/ 96, /*->96258*/
44912 : /* 96162*/ OPC_MoveChild0,
44913 : /* 96163*/ OPC_CheckOpcode, TARGET_VAL(ISD::SMAX),
44914 : /* 96166*/ OPC_Scope, 44, /*->96212*/ // 2 children in Scope
44915 : /* 96168*/ OPC_CheckChild0Same, 1,
44916 : /* 96170*/ OPC_CheckChild1Same, 0,
44917 : /* 96172*/ OPC_CheckPredicate, 0, // Predicate_smax_oneuse
44918 : /* 96174*/ OPC_MoveParent,
44919 : /* 96175*/ OPC_RecordChild1, // #2 = $src2
44920 : /* 96176*/ OPC_CheckPredicate, 0, // Predicate_smin_oneuse
44921 : /* 96178*/ OPC_MoveParent,
44922 : /* 96179*/ OPC_CheckType, MVT::i16,
44923 : /* 96181*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
44924 : /* 96183*/ OPC_EmitInteger, MVT::i32, 0,
44925 : /* 96186*/ OPC_EmitInteger, MVT::i32, 0,
44926 : /* 96189*/ OPC_EmitInteger, MVT::i32, 0,
44927 : /* 96192*/ OPC_EmitInteger, MVT::i1, 0,
44928 : /* 96195*/ OPC_EmitInteger, MVT::i32, 0,
44929 : /* 96198*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_I16), 0,
44930 : MVT::i16, 8/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7,
44931 : // Src: (smax:{ *:[i16] } (smin:{ *:[i16] } i16:{ *:[i16] }:$src1, i16:{ *:[i16] }:$src0)<<P:Predicate_smin_oneuse>>, (smin:{ *:[i16] } (smax:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)<<P:Predicate_smax_oneuse>>, i16:{ *:[i16] }:$src2)<<P:Predicate_smin_oneuse>>) - Complexity = 15
44932 : // Dst: (V_MED3_I16:{ *:[i16] } 0:{ *:[i32] }, ?:{ *:[i16] }:$src0, 0:{ *:[i32] }, ?:{ *:[i16] }:$src1, 0:{ *:[i32] }, ?:{ *:[i16] }:$src2, 0:{ *:[i1] })
44933 : /* 96212*/ /*Scope*/ 44, /*->96257*/
44934 : /* 96213*/ OPC_CheckChild0Same, 0,
44935 : /* 96215*/ OPC_CheckChild1Same, 1,
44936 : /* 96217*/ OPC_CheckPredicate, 0, // Predicate_smax_oneuse
44937 : /* 96219*/ OPC_MoveParent,
44938 : /* 96220*/ OPC_RecordChild1, // #2 = $src2
44939 : /* 96221*/ OPC_CheckPredicate, 0, // Predicate_smin_oneuse
44940 : /* 96223*/ OPC_MoveParent,
44941 : /* 96224*/ OPC_CheckType, MVT::i16,
44942 : /* 96226*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
44943 : /* 96228*/ OPC_EmitInteger, MVT::i32, 0,
44944 : /* 96231*/ OPC_EmitInteger, MVT::i32, 0,
44945 : /* 96234*/ OPC_EmitInteger, MVT::i32, 0,
44946 : /* 96237*/ OPC_EmitInteger, MVT::i1, 0,
44947 : /* 96240*/ OPC_EmitInteger, MVT::i32, 0,
44948 : /* 96243*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_I16), 0,
44949 : MVT::i16, 8/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7,
44950 : // Src: (smax:{ *:[i16] } (smin:{ *:[i16] } i16:{ *:[i16] }:$src1, i16:{ *:[i16] }:$src0)<<P:Predicate_smin_oneuse>>, (smin:{ *:[i16] } (smax:{ *:[i16] } i16:{ *:[i16] }:$src1, i16:{ *:[i16] }:$src0)<<P:Predicate_smax_oneuse>>, i16:{ *:[i16] }:$src2)<<P:Predicate_smin_oneuse>>) - Complexity = 15
44951 : // Dst: (V_MED3_I16:{ *:[i16] } 0:{ *:[i32] }, ?:{ *:[i16] }:$src0, 0:{ *:[i32] }, ?:{ *:[i16] }:$src1, 0:{ *:[i32] }, ?:{ *:[i16] }:$src2, 0:{ *:[i1] })
44952 : /* 96257*/ 0, /*End of Scope*/
44953 : /* 96258*/ /*Scope*/ 95, /*->96354*/
44954 : /* 96259*/ OPC_RecordChild0, // #2 = $src2
44955 : /* 96260*/ OPC_MoveChild1,
44956 : /* 96261*/ OPC_CheckOpcode, TARGET_VAL(ISD::SMAX),
44957 : /* 96264*/ OPC_Scope, 43, /*->96309*/ // 2 children in Scope
44958 : /* 96266*/ OPC_CheckChild0Same, 1,
44959 : /* 96268*/ OPC_CheckChild1Same, 0,
44960 : /* 96270*/ OPC_CheckPredicate, 0, // Predicate_smax_oneuse
44961 : /* 96272*/ OPC_MoveParent,
44962 : /* 96273*/ OPC_CheckPredicate, 0, // Predicate_smin_oneuse
44963 : /* 96275*/ OPC_MoveParent,
44964 : /* 96276*/ OPC_CheckType, MVT::i16,
44965 : /* 96278*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
44966 : /* 96280*/ OPC_EmitInteger, MVT::i32, 0,
44967 : /* 96283*/ OPC_EmitInteger, MVT::i32, 0,
44968 : /* 96286*/ OPC_EmitInteger, MVT::i32, 0,
44969 : /* 96289*/ OPC_EmitInteger, MVT::i1, 0,
44970 : /* 96292*/ OPC_EmitInteger, MVT::i32, 0,
44971 : /* 96295*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_I16), 0,
44972 : MVT::i16, 8/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7,
44973 : // Src: (smax:{ *:[i16] } (smin:{ *:[i16] } i16:{ *:[i16] }:$src1, i16:{ *:[i16] }:$src0)<<P:Predicate_smin_oneuse>>, (smin:{ *:[i16] } i16:{ *:[i16] }:$src2, (smax:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)<<P:Predicate_smax_oneuse>>)<<P:Predicate_smin_oneuse>>) - Complexity = 15
44974 : // Dst: (V_MED3_I16:{ *:[i16] } 0:{ *:[i32] }, ?:{ *:[i16] }:$src0, 0:{ *:[i32] }, ?:{ *:[i16] }:$src1, 0:{ *:[i32] }, ?:{ *:[i16] }:$src2, 0:{ *:[i1] })
44975 : /* 96309*/ /*Scope*/ 43, /*->96353*/
44976 : /* 96310*/ OPC_CheckChild0Same, 0,
44977 : /* 96312*/ OPC_CheckChild1Same, 1,
44978 : /* 96314*/ OPC_CheckPredicate, 0, // Predicate_smax_oneuse
44979 : /* 96316*/ OPC_MoveParent,
44980 : /* 96317*/ OPC_CheckPredicate, 0, // Predicate_smin_oneuse
44981 : /* 96319*/ OPC_MoveParent,
44982 : /* 96320*/ OPC_CheckType, MVT::i16,
44983 : /* 96322*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
44984 : /* 96324*/ OPC_EmitInteger, MVT::i32, 0,
44985 : /* 96327*/ OPC_EmitInteger, MVT::i32, 0,
44986 : /* 96330*/ OPC_EmitInteger, MVT::i32, 0,
44987 : /* 96333*/ OPC_EmitInteger, MVT::i1, 0,
44988 : /* 96336*/ OPC_EmitInteger, MVT::i32, 0,
44989 : /* 96339*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_I16), 0,
44990 : MVT::i16, 8/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7,
44991 : // Src: (smax:{ *:[i16] } (smin:{ *:[i16] } i16:{ *:[i16] }:$src1, i16:{ *:[i16] }:$src0)<<P:Predicate_smin_oneuse>>, (smin:{ *:[i16] } i16:{ *:[i16] }:$src2, (smax:{ *:[i16] } i16:{ *:[i16] }:$src1, i16:{ *:[i16] }:$src0)<<P:Predicate_smax_oneuse>>)<<P:Predicate_smin_oneuse>>) - Complexity = 15
44992 : // Dst: (V_MED3_I16:{ *:[i16] } 0:{ *:[i32] }, ?:{ *:[i16] }:$src0, 0:{ *:[i32] }, ?:{ *:[i16] }:$src1, 0:{ *:[i32] }, ?:{ *:[i16] }:$src2, 0:{ *:[i1] })
44993 : /* 96353*/ 0, /*End of Scope*/
44994 : /* 96354*/ 0, /*End of Scope*/
44995 : /* 96355*/ 0, /*End of Scope*/
44996 : /* 96356*/ /*Scope*/ 32|128,1/*160*/, /*->96518*/
44997 : /* 96358*/ OPC_MoveChild0,
44998 : /* 96359*/ OPC_CheckOpcode, TARGET_VAL(ISD::SMAX),
44999 : /* 96362*/ OPC_RecordChild0, // #0 = $src0
45000 : /* 96363*/ OPC_RecordChild1, // #1 = $src1
45001 : /* 96364*/ OPC_CheckPredicate, 0, // Predicate_smax_oneuse
45002 : /* 96366*/ OPC_MoveParent,
45003 : /* 96367*/ OPC_RecordChild1, // #2 = $src2
45004 : /* 96368*/ OPC_CheckPredicate, 0, // Predicate_smin_oneuse
45005 : /* 96370*/ OPC_MoveParent,
45006 : /* 96371*/ OPC_MoveChild1,
45007 : /* 96372*/ OPC_CheckOpcode, TARGET_VAL(ISD::SMIN),
45008 : /* 96375*/ OPC_Scope, 40, /*->96417*/ // 3 children in Scope
45009 : /* 96377*/ OPC_CheckChild0Same, 0,
45010 : /* 96379*/ OPC_CheckChild1Same, 1,
45011 : /* 96381*/ OPC_CheckPredicate, 0, // Predicate_smin_oneuse
45012 : /* 96383*/ OPC_MoveParent,
45013 : /* 96384*/ OPC_CheckType, MVT::i16,
45014 : /* 96386*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
45015 : /* 96388*/ OPC_EmitInteger, MVT::i32, 0,
45016 : /* 96391*/ OPC_EmitInteger, MVT::i32, 0,
45017 : /* 96394*/ OPC_EmitInteger, MVT::i32, 0,
45018 : /* 96397*/ OPC_EmitInteger, MVT::i1, 0,
45019 : /* 96400*/ OPC_EmitInteger, MVT::i32, 0,
45020 : /* 96403*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_I16), 0,
45021 : MVT::i16, 8/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7,
45022 : // Src: (smax:{ *:[i16] } (smin:{ *:[i16] } (smax:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)<<P:Predicate_smax_oneuse>>, i16:{ *:[i16] }:$src2)<<P:Predicate_smin_oneuse>>, (smin:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)<<P:Predicate_smin_oneuse>>) - Complexity = 15
45023 : // Dst: (V_MED3_I16:{ *:[i16] } 0:{ *:[i32] }, ?:{ *:[i16] }:$src0, 0:{ *:[i32] }, ?:{ *:[i16] }:$src1, 0:{ *:[i32] }, ?:{ *:[i16] }:$src2, 0:{ *:[i1] })
45024 : /* 96417*/ /*Scope*/ 58, /*->96476*/
45025 : /* 96418*/ OPC_CheckChild0Same, 1,
45026 : /* 96420*/ OPC_CheckChild1Same, 0,
45027 : /* 96422*/ OPC_CheckPredicate, 0, // Predicate_smin_oneuse
45028 : /* 96424*/ OPC_MoveParent,
45029 : /* 96425*/ OPC_CheckType, MVT::i16,
45030 : /* 96427*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
45031 : /* 96429*/ OPC_EmitInteger, MVT::i32, 0,
45032 : /* 96432*/ OPC_EmitInteger, MVT::i32, 0,
45033 : /* 96435*/ OPC_EmitInteger, MVT::i32, 0,
45034 : /* 96438*/ OPC_EmitInteger, MVT::i1, 0,
45035 : /* 96441*/ OPC_EmitInteger, MVT::i32, 0,
45036 : /* 96444*/ OPC_Scope, 14, /*->96460*/ // 2 children in Scope
45037 : /* 96446*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_I16), 0,
45038 : MVT::i16, 8/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7,
45039 : // Src: (smax:{ *:[i16] } (smin:{ *:[i16] } (smax:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)<<P:Predicate_smax_oneuse>>, i16:{ *:[i16] }:$src2)<<P:Predicate_smin_oneuse>>, (smin:{ *:[i16] } i16:{ *:[i16] }:$src1, i16:{ *:[i16] }:$src0)<<P:Predicate_smin_oneuse>>) - Complexity = 15
45040 : // Dst: (V_MED3_I16:{ *:[i16] } 0:{ *:[i32] }, ?:{ *:[i16] }:$src0, 0:{ *:[i32] }, ?:{ *:[i16] }:$src1, 0:{ *:[i32] }, ?:{ *:[i16] }:$src2, 0:{ *:[i1] })
45041 : /* 96460*/ /*Scope*/ 14, /*->96475*/
45042 : /* 96461*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_I16), 0,
45043 : MVT::i16, 8/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7,
45044 : // Src: (smax:{ *:[i16] } (smin:{ *:[i16] } (smax:{ *:[i16] } i16:{ *:[i16] }:$src1, i16:{ *:[i16] }:$src0)<<P:Predicate_smax_oneuse>>, i16:{ *:[i16] }:$src2)<<P:Predicate_smin_oneuse>>, (smin:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)<<P:Predicate_smin_oneuse>>) - Complexity = 15
45045 : // Dst: (V_MED3_I16:{ *:[i16] } 0:{ *:[i32] }, ?:{ *:[i16] }:$src0, 0:{ *:[i32] }, ?:{ *:[i16] }:$src1, 0:{ *:[i32] }, ?:{ *:[i16] }:$src2, 0:{ *:[i1] })
45046 : /* 96475*/ 0, /*End of Scope*/
45047 : /* 96476*/ /*Scope*/ 40, /*->96517*/
45048 : /* 96477*/ OPC_CheckChild0Same, 0,
45049 : /* 96479*/ OPC_CheckChild1Same, 1,
45050 : /* 96481*/ OPC_CheckPredicate, 0, // Predicate_smin_oneuse
45051 : /* 96483*/ OPC_MoveParent,
45052 : /* 96484*/ OPC_CheckType, MVT::i16,
45053 : /* 96486*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
45054 : /* 96488*/ OPC_EmitInteger, MVT::i32, 0,
45055 : /* 96491*/ OPC_EmitInteger, MVT::i32, 0,
45056 : /* 96494*/ OPC_EmitInteger, MVT::i32, 0,
45057 : /* 96497*/ OPC_EmitInteger, MVT::i1, 0,
45058 : /* 96500*/ OPC_EmitInteger, MVT::i32, 0,
45059 : /* 96503*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_I16), 0,
45060 : MVT::i16, 8/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7,
45061 : // Src: (smax:{ *:[i16] } (smin:{ *:[i16] } (smax:{ *:[i16] } i16:{ *:[i16] }:$src1, i16:{ *:[i16] }:$src0)<<P:Predicate_smax_oneuse>>, i16:{ *:[i16] }:$src2)<<P:Predicate_smin_oneuse>>, (smin:{ *:[i16] } i16:{ *:[i16] }:$src1, i16:{ *:[i16] }:$src0)<<P:Predicate_smin_oneuse>>) - Complexity = 15
45062 : // Dst: (V_MED3_I16:{ *:[i16] } 0:{ *:[i32] }, ?:{ *:[i16] }:$src0, 0:{ *:[i32] }, ?:{ *:[i16] }:$src1, 0:{ *:[i32] }, ?:{ *:[i16] }:$src2, 0:{ *:[i1] })
45063 : /* 96517*/ 0, /*End of Scope*/
45064 : /* 96518*/ /*Scope*/ 32|128,1/*160*/, /*->96680*/
45065 : /* 96520*/ OPC_RecordChild0, // #0 = $src2
45066 : /* 96521*/ OPC_MoveChild1,
45067 : /* 96522*/ OPC_CheckOpcode, TARGET_VAL(ISD::SMAX),
45068 : /* 96525*/ OPC_RecordChild0, // #1 = $src0
45069 : /* 96526*/ OPC_RecordChild1, // #2 = $src1
45070 : /* 96527*/ OPC_CheckPredicate, 0, // Predicate_smax_oneuse
45071 : /* 96529*/ OPC_MoveParent,
45072 : /* 96530*/ OPC_CheckPredicate, 0, // Predicate_smin_oneuse
45073 : /* 96532*/ OPC_MoveParent,
45074 : /* 96533*/ OPC_MoveChild1,
45075 : /* 96534*/ OPC_CheckOpcode, TARGET_VAL(ISD::SMIN),
45076 : /* 96537*/ OPC_Scope, 40, /*->96579*/ // 3 children in Scope
45077 : /* 96539*/ OPC_CheckChild0Same, 1,
45078 : /* 96541*/ OPC_CheckChild1Same, 2,
45079 : /* 96543*/ OPC_CheckPredicate, 0, // Predicate_smin_oneuse
45080 : /* 96545*/ OPC_MoveParent,
45081 : /* 96546*/ OPC_CheckType, MVT::i16,
45082 : /* 96548*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
45083 : /* 96550*/ OPC_EmitInteger, MVT::i32, 0,
45084 : /* 96553*/ OPC_EmitInteger, MVT::i32, 0,
45085 : /* 96556*/ OPC_EmitInteger, MVT::i32, 0,
45086 : /* 96559*/ OPC_EmitInteger, MVT::i1, 0,
45087 : /* 96562*/ OPC_EmitInteger, MVT::i32, 0,
45088 : /* 96565*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_I16), 0,
45089 : MVT::i16, 8/*#Ops*/, 3, 1, 4, 2, 5, 0, 6, 7,
45090 : // Src: (smax:{ *:[i16] } (smin:{ *:[i16] } i16:{ *:[i16] }:$src2, (smax:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)<<P:Predicate_smax_oneuse>>)<<P:Predicate_smin_oneuse>>, (smin:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)<<P:Predicate_smin_oneuse>>) - Complexity = 15
45091 : // Dst: (V_MED3_I16:{ *:[i16] } 0:{ *:[i32] }, ?:{ *:[i16] }:$src0, 0:{ *:[i32] }, ?:{ *:[i16] }:$src1, 0:{ *:[i32] }, ?:{ *:[i16] }:$src2, 0:{ *:[i1] })
45092 : /* 96579*/ /*Scope*/ 58, /*->96638*/
45093 : /* 96580*/ OPC_CheckChild0Same, 2,
45094 : /* 96582*/ OPC_CheckChild1Same, 1,
45095 : /* 96584*/ OPC_CheckPredicate, 0, // Predicate_smin_oneuse
45096 : /* 96586*/ OPC_MoveParent,
45097 : /* 96587*/ OPC_CheckType, MVT::i16,
45098 : /* 96589*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
45099 : /* 96591*/ OPC_EmitInteger, MVT::i32, 0,
45100 : /* 96594*/ OPC_EmitInteger, MVT::i32, 0,
45101 : /* 96597*/ OPC_EmitInteger, MVT::i32, 0,
45102 : /* 96600*/ OPC_EmitInteger, MVT::i1, 0,
45103 : /* 96603*/ OPC_EmitInteger, MVT::i32, 0,
45104 : /* 96606*/ OPC_Scope, 14, /*->96622*/ // 2 children in Scope
45105 : /* 96608*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_I16), 0,
45106 : MVT::i16, 8/*#Ops*/, 3, 1, 4, 2, 5, 0, 6, 7,
45107 : // Src: (smax:{ *:[i16] } (smin:{ *:[i16] } i16:{ *:[i16] }:$src2, (smax:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)<<P:Predicate_smax_oneuse>>)<<P:Predicate_smin_oneuse>>, (smin:{ *:[i16] } i16:{ *:[i16] }:$src1, i16:{ *:[i16] }:$src0)<<P:Predicate_smin_oneuse>>) - Complexity = 15
45108 : // Dst: (V_MED3_I16:{ *:[i16] } 0:{ *:[i32] }, ?:{ *:[i16] }:$src0, 0:{ *:[i32] }, ?:{ *:[i16] }:$src1, 0:{ *:[i32] }, ?:{ *:[i16] }:$src2, 0:{ *:[i1] })
45109 : /* 96622*/ /*Scope*/ 14, /*->96637*/
45110 : /* 96623*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_I16), 0,
45111 : MVT::i16, 8/*#Ops*/, 3, 2, 4, 1, 5, 0, 6, 7,
45112 : // Src: (smax:{ *:[i16] } (smin:{ *:[i16] } i16:{ *:[i16] }:$src2, (smax:{ *:[i16] } i16:{ *:[i16] }:$src1, i16:{ *:[i16] }:$src0)<<P:Predicate_smax_oneuse>>)<<P:Predicate_smin_oneuse>>, (smin:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)<<P:Predicate_smin_oneuse>>) - Complexity = 15
45113 : // Dst: (V_MED3_I16:{ *:[i16] } 0:{ *:[i32] }, ?:{ *:[i16] }:$src0, 0:{ *:[i32] }, ?:{ *:[i16] }:$src1, 0:{ *:[i32] }, ?:{ *:[i16] }:$src2, 0:{ *:[i1] })
45114 : /* 96637*/ 0, /*End of Scope*/
45115 : /* 96638*/ /*Scope*/ 40, /*->96679*/
45116 : /* 96639*/ OPC_CheckChild0Same, 1,
45117 : /* 96641*/ OPC_CheckChild1Same, 2,
45118 : /* 96643*/ OPC_CheckPredicate, 0, // Predicate_smin_oneuse
45119 : /* 96645*/ OPC_MoveParent,
45120 : /* 96646*/ OPC_CheckType, MVT::i16,
45121 : /* 96648*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
45122 : /* 96650*/ OPC_EmitInteger, MVT::i32, 0,
45123 : /* 96653*/ OPC_EmitInteger, MVT::i32, 0,
45124 : /* 96656*/ OPC_EmitInteger, MVT::i32, 0,
45125 : /* 96659*/ OPC_EmitInteger, MVT::i1, 0,
45126 : /* 96662*/ OPC_EmitInteger, MVT::i32, 0,
45127 : /* 96665*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_I16), 0,
45128 : MVT::i16, 8/*#Ops*/, 3, 2, 4, 1, 5, 0, 6, 7,
45129 : // Src: (smax:{ *:[i16] } (smin:{ *:[i16] } i16:{ *:[i16] }:$src2, (smax:{ *:[i16] } i16:{ *:[i16] }:$src1, i16:{ *:[i16] }:$src0)<<P:Predicate_smax_oneuse>>)<<P:Predicate_smin_oneuse>>, (smin:{ *:[i16] } i16:{ *:[i16] }:$src1, i16:{ *:[i16] }:$src0)<<P:Predicate_smin_oneuse>>) - Complexity = 15
45130 : // Dst: (V_MED3_I16:{ *:[i16] } 0:{ *:[i32] }, ?:{ *:[i16] }:$src0, 0:{ *:[i32] }, ?:{ *:[i16] }:$src1, 0:{ *:[i32] }, ?:{ *:[i16] }:$src2, 0:{ *:[i1] })
45131 : /* 96679*/ 0, /*End of Scope*/
45132 : /* 96680*/ 0, /*End of Scope*/
45133 : /* 96681*/ /*Scope*/ 22, /*->96704*/
45134 : /* 96682*/ OPC_RecordChild0, // #0 = $x
45135 : /* 96683*/ OPC_MoveChild1,
45136 : /* 96684*/ OPC_CheckOpcode, TARGET_VAL(ISD::SUB),
45137 : /* 96687*/ OPC_CheckChild0Integer, 0,
45138 : /* 96689*/ OPC_CheckChild1Same, 0,
45139 : /* 96691*/ OPC_MoveParent,
45140 : /* 96692*/ OPC_CheckType, MVT::i32,
45141 : /* 96694*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
45142 : /* 96696*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_ABS_I32), 0,
45143 : MVT::i32, MVT::i1, 1/*#Ops*/, 0,
45144 : // Src: (smax:{ *:[i32] } i32:{ *:[i32] }:$x, (sub:{ *:[i32] } 0:{ *:[i32] }, i32:{ *:[i32] }:$x)) - Complexity = 11
45145 : // Dst: (S_ABS_I32:{ *:[i32] }:{ *:[i1] } ?:{ *:[i32] }:$x)
45146 : /* 96704*/ /*Scope*/ 22, /*->96727*/
45147 : /* 96705*/ OPC_MoveChild0,
45148 : /* 96706*/ OPC_CheckOpcode, TARGET_VAL(ISD::SUB),
45149 : /* 96709*/ OPC_CheckChild0Integer, 0,
45150 : /* 96711*/ OPC_RecordChild1, // #0 = $x
45151 : /* 96712*/ OPC_MoveParent,
45152 : /* 96713*/ OPC_CheckChild1Same, 0,
45153 : /* 96715*/ OPC_CheckType, MVT::i32,
45154 : /* 96717*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
45155 : /* 96719*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_ABS_I32), 0,
45156 : MVT::i32, MVT::i1, 1/*#Ops*/, 0,
45157 : // Src: (smax:{ *:[i32] } (sub:{ *:[i32] } 0:{ *:[i32] }, i32:{ *:[i32] }:$x), i32:{ *:[i32] }:$x) - Complexity = 11
45158 : // Dst: (S_ABS_I32:{ *:[i32] }:{ *:[i1] } ?:{ *:[i32] }:$x)
45159 : /* 96727*/ /*Scope*/ 2|128,1/*130*/, /*->96859*/
45160 : /* 96729*/ OPC_RecordChild0, // #0 = $src0
45161 : /* 96730*/ OPC_RecordChild1, // #1 = $src1
45162 : /* 96731*/ OPC_SwitchType /*3 cases */, 40, MVT::i32,// ->96774
45163 : /* 96734*/ OPC_Scope, 13, /*->96749*/ // 3 children in Scope
45164 : /* 96736*/ OPC_CheckPredicate, 3, // Predicate_anonymous_1804
45165 : /* 96738*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
45166 : /* 96740*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_MAX_I32), 0,
45167 : MVT::i32, MVT::i1, 2/*#Ops*/, 0, 1,
45168 : // Src: (smax:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_1804>> - Complexity = 4
45169 : // Dst: (S_MAX_I32:{ *:[i32] }:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
45170 : /* 96749*/ /*Scope*/ 12, /*->96762*/
45171 : /* 96750*/ OPC_CheckPredicate, 1, // Predicate_anonymous_2604
45172 : /* 96752*/ OPC_CheckPatternPredicate, 15, // (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
45173 : /* 96754*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAX_I32_e32), 0,
45174 : MVT::i32, 2/*#Ops*/, 0, 1,
45175 : // Src: (smax:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_2604>> - Complexity = 4
45176 : // Dst: (V_MAX_I32_e32:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
45177 : /* 96762*/ /*Scope*/ 10, /*->96773*/
45178 : /* 96763*/ OPC_CheckPatternPredicate, 15, // (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
45179 : /* 96765*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAX_I32_e64), 0,
45180 : MVT::i32, 2/*#Ops*/, 0, 1,
45181 : // Src: (smax:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1) - Complexity = -997
45182 : // Dst: (V_MAX_I32_e64:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
45183 : /* 96773*/ 0, /*End of Scope*/
45184 : /* 96774*/ /*SwitchType*/ 10, MVT::i16,// ->96786
45185 : /* 96776*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
45186 : /* 96778*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAX_I16_e64), 0,
45187 : MVT::i16, 2/*#Ops*/, 0, 1,
45188 : // Src: (smax:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1) - Complexity = 3
45189 : // Dst: (V_MAX_I16_e64:{ *:[i16] } ?:{ *:[i16] }:$src0, ?:{ *:[i16] }:$src1)
45190 : /* 96786*/ /*SwitchType*/ 70, MVT::v2i16,// ->96858
45191 : /* 96788*/ OPC_Scope, 33, /*->96823*/ // 2 children in Scope
45192 : /* 96790*/ OPC_CheckComplexPat, /*CP*/0, /*#*/0, // SelectVOP3PMods0:$ #2 #3 #4
45193 : /* 96793*/ OPC_CheckComplexPat, /*CP*/1, /*#*/1, // SelectVOP3PMods:$ #5 #6
45194 : /* 96796*/ OPC_EmitInteger, MVT::i32, 0,
45195 : /* 96799*/ OPC_EmitInteger, MVT::i32, 0,
45196 : /* 96802*/ OPC_EmitInteger, MVT::i32, 0,
45197 : /* 96805*/ OPC_EmitInteger, MVT::i32, 0,
45198 : /* 96808*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_PK_MAX_I16), 0,
45199 : MVT::v2i16, 9/*#Ops*/, 3, 2, 6, 5, 4, 7, 8, 9, 10,
45200 : // Src: (smax:{ *:[v2i16] } (VOP3PMods0:{ *:[v2i16] } v2i16:{ *:[v2i16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3PMods:{ *:[v2i16] } v2i16:{ *:[v2i16] }:$src1, i32:{ *:[i32] }:$src1_modifiers)) - Complexity = -976
45201 : // Dst: (V_PK_MAX_I16:{ *:[v2i16] } i32:{ *:[i32] }:$src0_modifiers, v2i16:{ *:[v2i16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, v2i16:{ *:[v2i16] }:$src1, i1:{ *:[i1] }:$clamp)
45202 : /* 96823*/ /*Scope*/ 33, /*->96857*/
45203 : /* 96824*/ OPC_CheckComplexPat, /*CP*/1, /*#*/0, // SelectVOP3PMods:$ #2 #3
45204 : /* 96827*/ OPC_CheckComplexPat, /*CP*/0, /*#*/1, // SelectVOP3PMods0:$ #4 #5 #6
45205 : /* 96830*/ OPC_EmitInteger, MVT::i32, 0,
45206 : /* 96833*/ OPC_EmitInteger, MVT::i32, 0,
45207 : /* 96836*/ OPC_EmitInteger, MVT::i32, 0,
45208 : /* 96839*/ OPC_EmitInteger, MVT::i32, 0,
45209 : /* 96842*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_PK_MAX_I16), 0,
45210 : MVT::v2i16, 9/*#Ops*/, 5, 4, 3, 2, 6, 7, 8, 9, 10,
45211 : // Src: (smax:{ *:[v2i16] } (VOP3PMods:{ *:[v2i16] } v2i16:{ *:[v2i16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3PMods0:{ *:[v2i16] } v2i16:{ *:[v2i16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp)) - Complexity = -976
45212 : // Dst: (V_PK_MAX_I16:{ *:[v2i16] } i32:{ *:[i32] }:$src0_modifiers, v2i16:{ *:[v2i16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, v2i16:{ *:[v2i16] }:$src1, i1:{ *:[i1] }:$clamp)
45213 : /* 96857*/ 0, /*End of Scope*/
45214 : /* 96858*/ 0, // EndSwitchType
45215 : /* 96859*/ 0, /*End of Scope*/
45216 : /* 96860*/ /*SwitchOpcode*/ 6|128,10/*1286*/, TARGET_VAL(ISD::UMAX),// ->98150
45217 : /* 96864*/ OPC_Scope, 126|128,8/*1150*/, /*->98017*/ // 2 children in Scope
45218 : /* 96867*/ OPC_MoveChild0,
45219 : /* 96868*/ OPC_CheckOpcode, TARGET_VAL(ISD::UMIN),
45220 : /* 96871*/ OPC_Scope, 16|128,2/*272*/, /*->97146*/ // 5 children in Scope
45221 : /* 96874*/ OPC_RecordChild0, // #0 = $src0
45222 : /* 96875*/ OPC_RecordChild1, // #1 = $src1
45223 : /* 96876*/ OPC_CheckPredicate, 0, // Predicate_umin_oneuse
45224 : /* 96878*/ OPC_MoveParent,
45225 : /* 96879*/ OPC_MoveChild1,
45226 : /* 96880*/ OPC_CheckOpcode, TARGET_VAL(ISD::UMIN),
45227 : /* 96883*/ OPC_Scope, 91, /*->96976*/ // 4 children in Scope
45228 : /* 96885*/ OPC_MoveChild0,
45229 : /* 96886*/ OPC_CheckOpcode, TARGET_VAL(ISD::UMAX),
45230 : /* 96889*/ OPC_Scope, 59, /*->96950*/ // 2 children in Scope
45231 : /* 96891*/ OPC_CheckChild0Same, 0,
45232 : /* 96893*/ OPC_CheckChild1Same, 1,
45233 : /* 96895*/ OPC_CheckPredicate, 0, // Predicate_umax_oneuse
45234 : /* 96897*/ OPC_MoveParent,
45235 : /* 96898*/ OPC_RecordChild1, // #2 = $src2
45236 : /* 96899*/ OPC_CheckPredicate, 0, // Predicate_umin_oneuse
45237 : /* 96901*/ OPC_MoveParent,
45238 : /* 96902*/ OPC_SwitchType /*2 cases */, 11, MVT::i32,// ->96916
45239 : /* 96905*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
45240 : /* 96907*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_U32), 0,
45241 : MVT::i32, 3/*#Ops*/, 0, 1, 2,
45242 : // Src: (umax:{ *:[i32] } (umin:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_umin_oneuse>>, (umin:{ *:[i32] } (umax:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_umax_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_umin_oneuse>>) - Complexity = 15
45243 : // Dst: (V_MED3_U32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2)
45244 : /* 96916*/ /*SwitchType*/ 31, MVT::i16,// ->96949
45245 : /* 96918*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
45246 : /* 96920*/ OPC_EmitInteger, MVT::i32, 0,
45247 : /* 96923*/ OPC_EmitInteger, MVT::i32, 0,
45248 : /* 96926*/ OPC_EmitInteger, MVT::i32, 0,
45249 : /* 96929*/ OPC_EmitInteger, MVT::i1, 0,
45250 : /* 96932*/ OPC_EmitInteger, MVT::i32, 0,
45251 : /* 96935*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_U16), 0,
45252 : MVT::i16, 8/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7,
45253 : // Src: (umax:{ *:[i16] } (umin:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)<<P:Predicate_umin_oneuse>>, (umin:{ *:[i16] } (umax:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)<<P:Predicate_umax_oneuse>>, i16:{ *:[i16] }:$src2)<<P:Predicate_umin_oneuse>>) - Complexity = 15
45254 : // Dst: (V_MED3_U16:{ *:[i16] } 0:{ *:[i32] }, ?:{ *:[i16] }:$src0, 0:{ *:[i32] }, ?:{ *:[i16] }:$src1, 0:{ *:[i32] }, ?:{ *:[i16] }:$src2, 0:{ *:[i1] })
45255 : /* 96949*/ 0, // EndSwitchType
45256 : /* 96950*/ /*Scope*/ 24, /*->96975*/
45257 : /* 96951*/ OPC_CheckChild0Same, 1,
45258 : /* 96953*/ OPC_CheckChild1Same, 0,
45259 : /* 96955*/ OPC_CheckPredicate, 0, // Predicate_umax_oneuse
45260 : /* 96957*/ OPC_MoveParent,
45261 : /* 96958*/ OPC_RecordChild1, // #2 = $src2
45262 : /* 96959*/ OPC_CheckPredicate, 0, // Predicate_umin_oneuse
45263 : /* 96961*/ OPC_MoveParent,
45264 : /* 96962*/ OPC_CheckType, MVT::i32,
45265 : /* 96964*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
45266 : /* 96966*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_U32), 0,
45267 : MVT::i32, 3/*#Ops*/, 0, 1, 2,
45268 : // Src: (umax:{ *:[i32] } (umin:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_umin_oneuse>>, (umin:{ *:[i32] } (umax:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0)<<P:Predicate_umax_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_umin_oneuse>>) - Complexity = 15
45269 : // Dst: (V_MED3_U32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2)
45270 : /* 96975*/ 0, /*End of Scope*/
45271 : /* 96976*/ /*Scope*/ 55, /*->97032*/
45272 : /* 96977*/ OPC_RecordChild0, // #2 = $src2
45273 : /* 96978*/ OPC_MoveChild1,
45274 : /* 96979*/ OPC_CheckOpcode, TARGET_VAL(ISD::UMAX),
45275 : /* 96982*/ OPC_Scope, 23, /*->97007*/ // 2 children in Scope
45276 : /* 96984*/ OPC_CheckChild0Same, 0,
45277 : /* 96986*/ OPC_CheckChild1Same, 1,
45278 : /* 96988*/ OPC_CheckPredicate, 0, // Predicate_umax_oneuse
45279 : /* 96990*/ OPC_MoveParent,
45280 : /* 96991*/ OPC_CheckPredicate, 0, // Predicate_umin_oneuse
45281 : /* 96993*/ OPC_MoveParent,
45282 : /* 96994*/ OPC_CheckType, MVT::i32,
45283 : /* 96996*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
45284 : /* 96998*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_U32), 0,
45285 : MVT::i32, 3/*#Ops*/, 0, 1, 2,
45286 : // Src: (umax:{ *:[i32] } (umin:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_umin_oneuse>>, (umin:{ *:[i32] } i32:{ *:[i32] }:$src2, (umax:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_umax_oneuse>>)<<P:Predicate_umin_oneuse>>) - Complexity = 15
45287 : // Dst: (V_MED3_U32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2)
45288 : /* 97007*/ /*Scope*/ 23, /*->97031*/
45289 : /* 97008*/ OPC_CheckChild0Same, 1,
45290 : /* 97010*/ OPC_CheckChild1Same, 0,
45291 : /* 97012*/ OPC_CheckPredicate, 0, // Predicate_umax_oneuse
45292 : /* 97014*/ OPC_MoveParent,
45293 : /* 97015*/ OPC_CheckPredicate, 0, // Predicate_umin_oneuse
45294 : /* 97017*/ OPC_MoveParent,
45295 : /* 97018*/ OPC_CheckType, MVT::i32,
45296 : /* 97020*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
45297 : /* 97022*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_U32), 0,
45298 : MVT::i32, 3/*#Ops*/, 0, 1, 2,
45299 : // Src: (umax:{ *:[i32] } (umin:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_umin_oneuse>>, (umin:{ *:[i32] } i32:{ *:[i32] }:$src2, (umax:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0)<<P:Predicate_umax_oneuse>>)<<P:Predicate_umin_oneuse>>) - Complexity = 15
45300 : // Dst: (V_MED3_U32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2)
45301 : /* 97031*/ 0, /*End of Scope*/
45302 : /* 97032*/ /*Scope*/ 56, /*->97089*/
45303 : /* 97033*/ OPC_MoveChild0,
45304 : /* 97034*/ OPC_CheckOpcode, TARGET_VAL(ISD::UMAX),
45305 : /* 97037*/ OPC_Scope, 24, /*->97063*/ // 2 children in Scope
45306 : /* 97039*/ OPC_CheckChild0Same, 1,
45307 : /* 97041*/ OPC_CheckChild1Same, 0,
45308 : /* 97043*/ OPC_CheckPredicate, 0, // Predicate_umax_oneuse
45309 : /* 97045*/ OPC_MoveParent,
45310 : /* 97046*/ OPC_RecordChild1, // #2 = $src2
45311 : /* 97047*/ OPC_CheckPredicate, 0, // Predicate_umin_oneuse
45312 : /* 97049*/ OPC_MoveParent,
45313 : /* 97050*/ OPC_CheckType, MVT::i32,
45314 : /* 97052*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
45315 : /* 97054*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_U32), 0,
45316 : MVT::i32, 3/*#Ops*/, 1, 0, 2,
45317 : // Src: (umax:{ *:[i32] } (umin:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0)<<P:Predicate_umin_oneuse>>, (umin:{ *:[i32] } (umax:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_umax_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_umin_oneuse>>) - Complexity = 15
45318 : // Dst: (V_MED3_U32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2)
45319 : /* 97063*/ /*Scope*/ 24, /*->97088*/
45320 : /* 97064*/ OPC_CheckChild0Same, 0,
45321 : /* 97066*/ OPC_CheckChild1Same, 1,
45322 : /* 97068*/ OPC_CheckPredicate, 0, // Predicate_umax_oneuse
45323 : /* 97070*/ OPC_MoveParent,
45324 : /* 97071*/ OPC_RecordChild1, // #2 = $src2
45325 : /* 97072*/ OPC_CheckPredicate, 0, // Predicate_umin_oneuse
45326 : /* 97074*/ OPC_MoveParent,
45327 : /* 97075*/ OPC_CheckType, MVT::i32,
45328 : /* 97077*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
45329 : /* 97079*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_U32), 0,
45330 : MVT::i32, 3/*#Ops*/, 1, 0, 2,
45331 : // Src: (umax:{ *:[i32] } (umin:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0)<<P:Predicate_umin_oneuse>>, (umin:{ *:[i32] } (umax:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0)<<P:Predicate_umax_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_umin_oneuse>>) - Complexity = 15
45332 : // Dst: (V_MED3_U32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2)
45333 : /* 97088*/ 0, /*End of Scope*/
45334 : /* 97089*/ /*Scope*/ 55, /*->97145*/
45335 : /* 97090*/ OPC_RecordChild0, // #2 = $src2
45336 : /* 97091*/ OPC_MoveChild1,
45337 : /* 97092*/ OPC_CheckOpcode, TARGET_VAL(ISD::UMAX),
45338 : /* 97095*/ OPC_Scope, 23, /*->97120*/ // 2 children in Scope
45339 : /* 97097*/ OPC_CheckChild0Same, 1,
45340 : /* 97099*/ OPC_CheckChild1Same, 0,
45341 : /* 97101*/ OPC_CheckPredicate, 0, // Predicate_umax_oneuse
45342 : /* 97103*/ OPC_MoveParent,
45343 : /* 97104*/ OPC_CheckPredicate, 0, // Predicate_umin_oneuse
45344 : /* 97106*/ OPC_MoveParent,
45345 : /* 97107*/ OPC_CheckType, MVT::i32,
45346 : /* 97109*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
45347 : /* 97111*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_U32), 0,
45348 : MVT::i32, 3/*#Ops*/, 1, 0, 2,
45349 : // Src: (umax:{ *:[i32] } (umin:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0)<<P:Predicate_umin_oneuse>>, (umin:{ *:[i32] } i32:{ *:[i32] }:$src2, (umax:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_umax_oneuse>>)<<P:Predicate_umin_oneuse>>) - Complexity = 15
45350 : // Dst: (V_MED3_U32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2)
45351 : /* 97120*/ /*Scope*/ 23, /*->97144*/
45352 : /* 97121*/ OPC_CheckChild0Same, 0,
45353 : /* 97123*/ OPC_CheckChild1Same, 1,
45354 : /* 97125*/ OPC_CheckPredicate, 0, // Predicate_umax_oneuse
45355 : /* 97127*/ OPC_MoveParent,
45356 : /* 97128*/ OPC_CheckPredicate, 0, // Predicate_umin_oneuse
45357 : /* 97130*/ OPC_MoveParent,
45358 : /* 97131*/ OPC_CheckType, MVT::i32,
45359 : /* 97133*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
45360 : /* 97135*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_U32), 0,
45361 : MVT::i32, 3/*#Ops*/, 1, 0, 2,
45362 : // Src: (umax:{ *:[i32] } (umin:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0)<<P:Predicate_umin_oneuse>>, (umin:{ *:[i32] } i32:{ *:[i32] }:$src2, (umax:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0)<<P:Predicate_umax_oneuse>>)<<P:Predicate_umin_oneuse>>) - Complexity = 15
45363 : // Dst: (V_MED3_U32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2)
45364 : /* 97144*/ 0, /*End of Scope*/
45365 : /* 97145*/ 0, /*End of Scope*/
45366 : /* 97146*/ /*Scope*/ 95, /*->97242*/
45367 : /* 97147*/ OPC_MoveChild0,
45368 : /* 97148*/ OPC_CheckOpcode, TARGET_VAL(ISD::UMAX),
45369 : /* 97151*/ OPC_RecordChild0, // #0 = $src0
45370 : /* 97152*/ OPC_RecordChild1, // #1 = $src1
45371 : /* 97153*/ OPC_CheckPredicate, 0, // Predicate_umax_oneuse
45372 : /* 97155*/ OPC_MoveParent,
45373 : /* 97156*/ OPC_RecordChild1, // #2 = $src2
45374 : /* 97157*/ OPC_CheckPredicate, 0, // Predicate_umin_oneuse
45375 : /* 97159*/ OPC_MoveParent,
45376 : /* 97160*/ OPC_MoveChild1,
45377 : /* 97161*/ OPC_CheckOpcode, TARGET_VAL(ISD::UMIN),
45378 : /* 97164*/ OPC_Scope, 20, /*->97186*/ // 3 children in Scope
45379 : /* 97166*/ OPC_CheckChild0Same, 0,
45380 : /* 97168*/ OPC_CheckChild1Same, 1,
45381 : /* 97170*/ OPC_CheckPredicate, 0, // Predicate_umin_oneuse
45382 : /* 97172*/ OPC_MoveParent,
45383 : /* 97173*/ OPC_CheckType, MVT::i32,
45384 : /* 97175*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
45385 : /* 97177*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_U32), 0,
45386 : MVT::i32, 3/*#Ops*/, 0, 1, 2,
45387 : // Src: (umax:{ *:[i32] } (umin:{ *:[i32] } (umax:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_umax_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_umin_oneuse>>, (umin:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_umin_oneuse>>) - Complexity = 15
45388 : // Dst: (V_MED3_U32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2)
45389 : /* 97186*/ /*Scope*/ 33, /*->97220*/
45390 : /* 97187*/ OPC_CheckChild0Same, 1,
45391 : /* 97189*/ OPC_CheckChild1Same, 0,
45392 : /* 97191*/ OPC_CheckPredicate, 0, // Predicate_umin_oneuse
45393 : /* 97193*/ OPC_MoveParent,
45394 : /* 97194*/ OPC_CheckType, MVT::i32,
45395 : /* 97196*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
45396 : /* 97198*/ OPC_Scope, 9, /*->97209*/ // 2 children in Scope
45397 : /* 97200*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_U32), 0,
45398 : MVT::i32, 3/*#Ops*/, 0, 1, 2,
45399 : // Src: (umax:{ *:[i32] } (umin:{ *:[i32] } (umax:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_umax_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_umin_oneuse>>, (umin:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0)<<P:Predicate_umin_oneuse>>) - Complexity = 15
45400 : // Dst: (V_MED3_U32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2)
45401 : /* 97209*/ /*Scope*/ 9, /*->97219*/
45402 : /* 97210*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_U32), 0,
45403 : MVT::i32, 3/*#Ops*/, 1, 0, 2,
45404 : // Src: (umax:{ *:[i32] } (umin:{ *:[i32] } (umax:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0)<<P:Predicate_umax_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_umin_oneuse>>, (umin:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_umin_oneuse>>) - Complexity = 15
45405 : // Dst: (V_MED3_U32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2)
45406 : /* 97219*/ 0, /*End of Scope*/
45407 : /* 97220*/ /*Scope*/ 20, /*->97241*/
45408 : /* 97221*/ OPC_CheckChild0Same, 0,
45409 : /* 97223*/ OPC_CheckChild1Same, 1,
45410 : /* 97225*/ OPC_CheckPredicate, 0, // Predicate_umin_oneuse
45411 : /* 97227*/ OPC_MoveParent,
45412 : /* 97228*/ OPC_CheckType, MVT::i32,
45413 : /* 97230*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
45414 : /* 97232*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_U32), 0,
45415 : MVT::i32, 3/*#Ops*/, 1, 0, 2,
45416 : // Src: (umax:{ *:[i32] } (umin:{ *:[i32] } (umax:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0)<<P:Predicate_umax_oneuse>>, i32:{ *:[i32] }:$src2)<<P:Predicate_umin_oneuse>>, (umin:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0)<<P:Predicate_umin_oneuse>>) - Complexity = 15
45417 : // Dst: (V_MED3_U32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2)
45418 : /* 97241*/ 0, /*End of Scope*/
45419 : /* 97242*/ /*Scope*/ 64|128,3/*448*/, /*->97692*/
45420 : /* 97244*/ OPC_RecordChild0, // #0 = $src2
45421 : /* 97245*/ OPC_Scope, 94, /*->97341*/ // 2 children in Scope
45422 : /* 97247*/ OPC_MoveChild1,
45423 : /* 97248*/ OPC_CheckOpcode, TARGET_VAL(ISD::UMAX),
45424 : /* 97251*/ OPC_RecordChild0, // #1 = $src0
45425 : /* 97252*/ OPC_RecordChild1, // #2 = $src1
45426 : /* 97253*/ OPC_CheckPredicate, 0, // Predicate_umax_oneuse
45427 : /* 97255*/ OPC_MoveParent,
45428 : /* 97256*/ OPC_CheckPredicate, 0, // Predicate_umin_oneuse
45429 : /* 97258*/ OPC_MoveParent,
45430 : /* 97259*/ OPC_MoveChild1,
45431 : /* 97260*/ OPC_CheckOpcode, TARGET_VAL(ISD::UMIN),
45432 : /* 97263*/ OPC_Scope, 20, /*->97285*/ // 3 children in Scope
45433 : /* 97265*/ OPC_CheckChild0Same, 1,
45434 : /* 97267*/ OPC_CheckChild1Same, 2,
45435 : /* 97269*/ OPC_CheckPredicate, 0, // Predicate_umin_oneuse
45436 : /* 97271*/ OPC_MoveParent,
45437 : /* 97272*/ OPC_CheckType, MVT::i32,
45438 : /* 97274*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
45439 : /* 97276*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_U32), 0,
45440 : MVT::i32, 3/*#Ops*/, 1, 2, 0,
45441 : // Src: (umax:{ *:[i32] } (umin:{ *:[i32] } i32:{ *:[i32] }:$src2, (umax:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_umax_oneuse>>)<<P:Predicate_umin_oneuse>>, (umin:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_umin_oneuse>>) - Complexity = 15
45442 : // Dst: (V_MED3_U32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2)
45443 : /* 97285*/ /*Scope*/ 33, /*->97319*/
45444 : /* 97286*/ OPC_CheckChild0Same, 2,
45445 : /* 97288*/ OPC_CheckChild1Same, 1,
45446 : /* 97290*/ OPC_CheckPredicate, 0, // Predicate_umin_oneuse
45447 : /* 97292*/ OPC_MoveParent,
45448 : /* 97293*/ OPC_CheckType, MVT::i32,
45449 : /* 97295*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
45450 : /* 97297*/ OPC_Scope, 9, /*->97308*/ // 2 children in Scope
45451 : /* 97299*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_U32), 0,
45452 : MVT::i32, 3/*#Ops*/, 1, 2, 0,
45453 : // Src: (umax:{ *:[i32] } (umin:{ *:[i32] } i32:{ *:[i32] }:$src2, (umax:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_umax_oneuse>>)<<P:Predicate_umin_oneuse>>, (umin:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0)<<P:Predicate_umin_oneuse>>) - Complexity = 15
45454 : // Dst: (V_MED3_U32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2)
45455 : /* 97308*/ /*Scope*/ 9, /*->97318*/
45456 : /* 97309*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_U32), 0,
45457 : MVT::i32, 3/*#Ops*/, 2, 1, 0,
45458 : // Src: (umax:{ *:[i32] } (umin:{ *:[i32] } i32:{ *:[i32] }:$src2, (umax:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0)<<P:Predicate_umax_oneuse>>)<<P:Predicate_umin_oneuse>>, (umin:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_umin_oneuse>>) - Complexity = 15
45459 : // Dst: (V_MED3_U32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2)
45460 : /* 97318*/ 0, /*End of Scope*/
45461 : /* 97319*/ /*Scope*/ 20, /*->97340*/
45462 : /* 97320*/ OPC_CheckChild0Same, 1,
45463 : /* 97322*/ OPC_CheckChild1Same, 2,
45464 : /* 97324*/ OPC_CheckPredicate, 0, // Predicate_umin_oneuse
45465 : /* 97326*/ OPC_MoveParent,
45466 : /* 97327*/ OPC_CheckType, MVT::i32,
45467 : /* 97329*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
45468 : /* 97331*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_U32), 0,
45469 : MVT::i32, 3/*#Ops*/, 2, 1, 0,
45470 : // Src: (umax:{ *:[i32] } (umin:{ *:[i32] } i32:{ *:[i32] }:$src2, (umax:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0)<<P:Predicate_umax_oneuse>>)<<P:Predicate_umin_oneuse>>, (umin:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src0)<<P:Predicate_umin_oneuse>>) - Complexity = 15
45471 : // Dst: (V_MED3_U32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src2)
45472 : /* 97340*/ 0, /*End of Scope*/
45473 : /* 97341*/ /*Scope*/ 92|128,2/*348*/, /*->97691*/
45474 : /* 97343*/ OPC_RecordChild1, // #1 = $src1
45475 : /* 97344*/ OPC_CheckPredicate, 0, // Predicate_umin_oneuse
45476 : /* 97346*/ OPC_MoveParent,
45477 : /* 97347*/ OPC_MoveChild1,
45478 : /* 97348*/ OPC_CheckOpcode, TARGET_VAL(ISD::UMIN),
45479 : /* 97351*/ OPC_Scope, 48, /*->97401*/ // 4 children in Scope
45480 : /* 97353*/ OPC_MoveChild0,
45481 : /* 97354*/ OPC_CheckOpcode, TARGET_VAL(ISD::UMAX),
45482 : /* 97357*/ OPC_CheckChild0Same, 1,
45483 : /* 97359*/ OPC_CheckChild1Same, 0,
45484 : /* 97361*/ OPC_CheckPredicate, 0, // Predicate_umax_oneuse
45485 : /* 97363*/ OPC_MoveParent,
45486 : /* 97364*/ OPC_RecordChild1, // #2 = $src2
45487 : /* 97365*/ OPC_CheckPredicate, 0, // Predicate_umin_oneuse
45488 : /* 97367*/ OPC_MoveParent,
45489 : /* 97368*/ OPC_CheckType, MVT::i16,
45490 : /* 97370*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
45491 : /* 97372*/ OPC_EmitInteger, MVT::i32, 0,
45492 : /* 97375*/ OPC_EmitInteger, MVT::i32, 0,
45493 : /* 97378*/ OPC_EmitInteger, MVT::i32, 0,
45494 : /* 97381*/ OPC_EmitInteger, MVT::i1, 0,
45495 : /* 97384*/ OPC_EmitInteger, MVT::i32, 0,
45496 : /* 97387*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_U16), 0,
45497 : MVT::i16, 8/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7,
45498 : // Src: (umax:{ *:[i16] } (umin:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)<<P:Predicate_umin_oneuse>>, (umin:{ *:[i16] } (umax:{ *:[i16] } i16:{ *:[i16] }:$src1, i16:{ *:[i16] }:$src0)<<P:Predicate_umax_oneuse>>, i16:{ *:[i16] }:$src2)<<P:Predicate_umin_oneuse>>) - Complexity = 15
45499 : // Dst: (V_MED3_U16:{ *:[i16] } 0:{ *:[i32] }, ?:{ *:[i16] }:$src0, 0:{ *:[i32] }, ?:{ *:[i16] }:$src1, 0:{ *:[i32] }, ?:{ *:[i16] }:$src2, 0:{ *:[i1] })
45500 : /* 97401*/ /*Scope*/ 95, /*->97497*/
45501 : /* 97402*/ OPC_RecordChild0, // #2 = $src2
45502 : /* 97403*/ OPC_MoveChild1,
45503 : /* 97404*/ OPC_CheckOpcode, TARGET_VAL(ISD::UMAX),
45504 : /* 97407*/ OPC_Scope, 43, /*->97452*/ // 2 children in Scope
45505 : /* 97409*/ OPC_CheckChild0Same, 0,
45506 : /* 97411*/ OPC_CheckChild1Same, 1,
45507 : /* 97413*/ OPC_CheckPredicate, 0, // Predicate_umax_oneuse
45508 : /* 97415*/ OPC_MoveParent,
45509 : /* 97416*/ OPC_CheckPredicate, 0, // Predicate_umin_oneuse
45510 : /* 97418*/ OPC_MoveParent,
45511 : /* 97419*/ OPC_CheckType, MVT::i16,
45512 : /* 97421*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
45513 : /* 97423*/ OPC_EmitInteger, MVT::i32, 0,
45514 : /* 97426*/ OPC_EmitInteger, MVT::i32, 0,
45515 : /* 97429*/ OPC_EmitInteger, MVT::i32, 0,
45516 : /* 97432*/ OPC_EmitInteger, MVT::i1, 0,
45517 : /* 97435*/ OPC_EmitInteger, MVT::i32, 0,
45518 : /* 97438*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_U16), 0,
45519 : MVT::i16, 8/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7,
45520 : // Src: (umax:{ *:[i16] } (umin:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)<<P:Predicate_umin_oneuse>>, (umin:{ *:[i16] } i16:{ *:[i16] }:$src2, (umax:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)<<P:Predicate_umax_oneuse>>)<<P:Predicate_umin_oneuse>>) - Complexity = 15
45521 : // Dst: (V_MED3_U16:{ *:[i16] } 0:{ *:[i32] }, ?:{ *:[i16] }:$src0, 0:{ *:[i32] }, ?:{ *:[i16] }:$src1, 0:{ *:[i32] }, ?:{ *:[i16] }:$src2, 0:{ *:[i1] })
45522 : /* 97452*/ /*Scope*/ 43, /*->97496*/
45523 : /* 97453*/ OPC_CheckChild0Same, 1,
45524 : /* 97455*/ OPC_CheckChild1Same, 0,
45525 : /* 97457*/ OPC_CheckPredicate, 0, // Predicate_umax_oneuse
45526 : /* 97459*/ OPC_MoveParent,
45527 : /* 97460*/ OPC_CheckPredicate, 0, // Predicate_umin_oneuse
45528 : /* 97462*/ OPC_MoveParent,
45529 : /* 97463*/ OPC_CheckType, MVT::i16,
45530 : /* 97465*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
45531 : /* 97467*/ OPC_EmitInteger, MVT::i32, 0,
45532 : /* 97470*/ OPC_EmitInteger, MVT::i32, 0,
45533 : /* 97473*/ OPC_EmitInteger, MVT::i32, 0,
45534 : /* 97476*/ OPC_EmitInteger, MVT::i1, 0,
45535 : /* 97479*/ OPC_EmitInteger, MVT::i32, 0,
45536 : /* 97482*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_U16), 0,
45537 : MVT::i16, 8/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7,
45538 : // Src: (umax:{ *:[i16] } (umin:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)<<P:Predicate_umin_oneuse>>, (umin:{ *:[i16] } i16:{ *:[i16] }:$src2, (umax:{ *:[i16] } i16:{ *:[i16] }:$src1, i16:{ *:[i16] }:$src0)<<P:Predicate_umax_oneuse>>)<<P:Predicate_umin_oneuse>>) - Complexity = 15
45539 : // Dst: (V_MED3_U16:{ *:[i16] } 0:{ *:[i32] }, ?:{ *:[i16] }:$src0, 0:{ *:[i32] }, ?:{ *:[i16] }:$src1, 0:{ *:[i32] }, ?:{ *:[i16] }:$src2, 0:{ *:[i1] })
45540 : /* 97496*/ 0, /*End of Scope*/
45541 : /* 97497*/ /*Scope*/ 96, /*->97594*/
45542 : /* 97498*/ OPC_MoveChild0,
45543 : /* 97499*/ OPC_CheckOpcode, TARGET_VAL(ISD::UMAX),
45544 : /* 97502*/ OPC_Scope, 44, /*->97548*/ // 2 children in Scope
45545 : /* 97504*/ OPC_CheckChild0Same, 1,
45546 : /* 97506*/ OPC_CheckChild1Same, 0,
45547 : /* 97508*/ OPC_CheckPredicate, 0, // Predicate_umax_oneuse
45548 : /* 97510*/ OPC_MoveParent,
45549 : /* 97511*/ OPC_RecordChild1, // #2 = $src2
45550 : /* 97512*/ OPC_CheckPredicate, 0, // Predicate_umin_oneuse
45551 : /* 97514*/ OPC_MoveParent,
45552 : /* 97515*/ OPC_CheckType, MVT::i16,
45553 : /* 97517*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
45554 : /* 97519*/ OPC_EmitInteger, MVT::i32, 0,
45555 : /* 97522*/ OPC_EmitInteger, MVT::i32, 0,
45556 : /* 97525*/ OPC_EmitInteger, MVT::i32, 0,
45557 : /* 97528*/ OPC_EmitInteger, MVT::i1, 0,
45558 : /* 97531*/ OPC_EmitInteger, MVT::i32, 0,
45559 : /* 97534*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_U16), 0,
45560 : MVT::i16, 8/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7,
45561 : // Src: (umax:{ *:[i16] } (umin:{ *:[i16] } i16:{ *:[i16] }:$src1, i16:{ *:[i16] }:$src0)<<P:Predicate_umin_oneuse>>, (umin:{ *:[i16] } (umax:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)<<P:Predicate_umax_oneuse>>, i16:{ *:[i16] }:$src2)<<P:Predicate_umin_oneuse>>) - Complexity = 15
45562 : // Dst: (V_MED3_U16:{ *:[i16] } 0:{ *:[i32] }, ?:{ *:[i16] }:$src0, 0:{ *:[i32] }, ?:{ *:[i16] }:$src1, 0:{ *:[i32] }, ?:{ *:[i16] }:$src2, 0:{ *:[i1] })
45563 : /* 97548*/ /*Scope*/ 44, /*->97593*/
45564 : /* 97549*/ OPC_CheckChild0Same, 0,
45565 : /* 97551*/ OPC_CheckChild1Same, 1,
45566 : /* 97553*/ OPC_CheckPredicate, 0, // Predicate_umax_oneuse
45567 : /* 97555*/ OPC_MoveParent,
45568 : /* 97556*/ OPC_RecordChild1, // #2 = $src2
45569 : /* 97557*/ OPC_CheckPredicate, 0, // Predicate_umin_oneuse
45570 : /* 97559*/ OPC_MoveParent,
45571 : /* 97560*/ OPC_CheckType, MVT::i16,
45572 : /* 97562*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
45573 : /* 97564*/ OPC_EmitInteger, MVT::i32, 0,
45574 : /* 97567*/ OPC_EmitInteger, MVT::i32, 0,
45575 : /* 97570*/ OPC_EmitInteger, MVT::i32, 0,
45576 : /* 97573*/ OPC_EmitInteger, MVT::i1, 0,
45577 : /* 97576*/ OPC_EmitInteger, MVT::i32, 0,
45578 : /* 97579*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_U16), 0,
45579 : MVT::i16, 8/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7,
45580 : // Src: (umax:{ *:[i16] } (umin:{ *:[i16] } i16:{ *:[i16] }:$src1, i16:{ *:[i16] }:$src0)<<P:Predicate_umin_oneuse>>, (umin:{ *:[i16] } (umax:{ *:[i16] } i16:{ *:[i16] }:$src1, i16:{ *:[i16] }:$src0)<<P:Predicate_umax_oneuse>>, i16:{ *:[i16] }:$src2)<<P:Predicate_umin_oneuse>>) - Complexity = 15
45581 : // Dst: (V_MED3_U16:{ *:[i16] } 0:{ *:[i32] }, ?:{ *:[i16] }:$src0, 0:{ *:[i32] }, ?:{ *:[i16] }:$src1, 0:{ *:[i32] }, ?:{ *:[i16] }:$src2, 0:{ *:[i1] })
45582 : /* 97593*/ 0, /*End of Scope*/
45583 : /* 97594*/ /*Scope*/ 95, /*->97690*/
45584 : /* 97595*/ OPC_RecordChild0, // #2 = $src2
45585 : /* 97596*/ OPC_MoveChild1,
45586 : /* 97597*/ OPC_CheckOpcode, TARGET_VAL(ISD::UMAX),
45587 : /* 97600*/ OPC_Scope, 43, /*->97645*/ // 2 children in Scope
45588 : /* 97602*/ OPC_CheckChild0Same, 1,
45589 : /* 97604*/ OPC_CheckChild1Same, 0,
45590 : /* 97606*/ OPC_CheckPredicate, 0, // Predicate_umax_oneuse
45591 : /* 97608*/ OPC_MoveParent,
45592 : /* 97609*/ OPC_CheckPredicate, 0, // Predicate_umin_oneuse
45593 : /* 97611*/ OPC_MoveParent,
45594 : /* 97612*/ OPC_CheckType, MVT::i16,
45595 : /* 97614*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
45596 : /* 97616*/ OPC_EmitInteger, MVT::i32, 0,
45597 : /* 97619*/ OPC_EmitInteger, MVT::i32, 0,
45598 : /* 97622*/ OPC_EmitInteger, MVT::i32, 0,
45599 : /* 97625*/ OPC_EmitInteger, MVT::i1, 0,
45600 : /* 97628*/ OPC_EmitInteger, MVT::i32, 0,
45601 : /* 97631*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_U16), 0,
45602 : MVT::i16, 8/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7,
45603 : // Src: (umax:{ *:[i16] } (umin:{ *:[i16] } i16:{ *:[i16] }:$src1, i16:{ *:[i16] }:$src0)<<P:Predicate_umin_oneuse>>, (umin:{ *:[i16] } i16:{ *:[i16] }:$src2, (umax:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)<<P:Predicate_umax_oneuse>>)<<P:Predicate_umin_oneuse>>) - Complexity = 15
45604 : // Dst: (V_MED3_U16:{ *:[i16] } 0:{ *:[i32] }, ?:{ *:[i16] }:$src0, 0:{ *:[i32] }, ?:{ *:[i16] }:$src1, 0:{ *:[i32] }, ?:{ *:[i16] }:$src2, 0:{ *:[i1] })
45605 : /* 97645*/ /*Scope*/ 43, /*->97689*/
45606 : /* 97646*/ OPC_CheckChild0Same, 0,
45607 : /* 97648*/ OPC_CheckChild1Same, 1,
45608 : /* 97650*/ OPC_CheckPredicate, 0, // Predicate_umax_oneuse
45609 : /* 97652*/ OPC_MoveParent,
45610 : /* 97653*/ OPC_CheckPredicate, 0, // Predicate_umin_oneuse
45611 : /* 97655*/ OPC_MoveParent,
45612 : /* 97656*/ OPC_CheckType, MVT::i16,
45613 : /* 97658*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
45614 : /* 97660*/ OPC_EmitInteger, MVT::i32, 0,
45615 : /* 97663*/ OPC_EmitInteger, MVT::i32, 0,
45616 : /* 97666*/ OPC_EmitInteger, MVT::i32, 0,
45617 : /* 97669*/ OPC_EmitInteger, MVT::i1, 0,
45618 : /* 97672*/ OPC_EmitInteger, MVT::i32, 0,
45619 : /* 97675*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_U16), 0,
45620 : MVT::i16, 8/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7,
45621 : // Src: (umax:{ *:[i16] } (umin:{ *:[i16] } i16:{ *:[i16] }:$src1, i16:{ *:[i16] }:$src0)<<P:Predicate_umin_oneuse>>, (umin:{ *:[i16] } i16:{ *:[i16] }:$src2, (umax:{ *:[i16] } i16:{ *:[i16] }:$src1, i16:{ *:[i16] }:$src0)<<P:Predicate_umax_oneuse>>)<<P:Predicate_umin_oneuse>>) - Complexity = 15
45622 : // Dst: (V_MED3_U16:{ *:[i16] } 0:{ *:[i32] }, ?:{ *:[i16] }:$src0, 0:{ *:[i32] }, ?:{ *:[i16] }:$src1, 0:{ *:[i32] }, ?:{ *:[i16] }:$src2, 0:{ *:[i1] })
45623 : /* 97689*/ 0, /*End of Scope*/
45624 : /* 97690*/ 0, /*End of Scope*/
45625 : /* 97691*/ 0, /*End of Scope*/
45626 : /* 97692*/ /*Scope*/ 32|128,1/*160*/, /*->97854*/
45627 : /* 97694*/ OPC_MoveChild0,
45628 : /* 97695*/ OPC_CheckOpcode, TARGET_VAL(ISD::UMAX),
45629 : /* 97698*/ OPC_RecordChild0, // #0 = $src0
45630 : /* 97699*/ OPC_RecordChild1, // #1 = $src1
45631 : /* 97700*/ OPC_CheckPredicate, 0, // Predicate_umax_oneuse
45632 : /* 97702*/ OPC_MoveParent,
45633 : /* 97703*/ OPC_RecordChild1, // #2 = $src2
45634 : /* 97704*/ OPC_CheckPredicate, 0, // Predicate_umin_oneuse
45635 : /* 97706*/ OPC_MoveParent,
45636 : /* 97707*/ OPC_MoveChild1,
45637 : /* 97708*/ OPC_CheckOpcode, TARGET_VAL(ISD::UMIN),
45638 : /* 97711*/ OPC_Scope, 40, /*->97753*/ // 3 children in Scope
45639 : /* 97713*/ OPC_CheckChild0Same, 0,
45640 : /* 97715*/ OPC_CheckChild1Same, 1,
45641 : /* 97717*/ OPC_CheckPredicate, 0, // Predicate_umin_oneuse
45642 : /* 97719*/ OPC_MoveParent,
45643 : /* 97720*/ OPC_CheckType, MVT::i16,
45644 : /* 97722*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
45645 : /* 97724*/ OPC_EmitInteger, MVT::i32, 0,
45646 : /* 97727*/ OPC_EmitInteger, MVT::i32, 0,
45647 : /* 97730*/ OPC_EmitInteger, MVT::i32, 0,
45648 : /* 97733*/ OPC_EmitInteger, MVT::i1, 0,
45649 : /* 97736*/ OPC_EmitInteger, MVT::i32, 0,
45650 : /* 97739*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_U16), 0,
45651 : MVT::i16, 8/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7,
45652 : // Src: (umax:{ *:[i16] } (umin:{ *:[i16] } (umax:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)<<P:Predicate_umax_oneuse>>, i16:{ *:[i16] }:$src2)<<P:Predicate_umin_oneuse>>, (umin:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)<<P:Predicate_umin_oneuse>>) - Complexity = 15
45653 : // Dst: (V_MED3_U16:{ *:[i16] } 0:{ *:[i32] }, ?:{ *:[i16] }:$src0, 0:{ *:[i32] }, ?:{ *:[i16] }:$src1, 0:{ *:[i32] }, ?:{ *:[i16] }:$src2, 0:{ *:[i1] })
45654 : /* 97753*/ /*Scope*/ 58, /*->97812*/
45655 : /* 97754*/ OPC_CheckChild0Same, 1,
45656 : /* 97756*/ OPC_CheckChild1Same, 0,
45657 : /* 97758*/ OPC_CheckPredicate, 0, // Predicate_umin_oneuse
45658 : /* 97760*/ OPC_MoveParent,
45659 : /* 97761*/ OPC_CheckType, MVT::i16,
45660 : /* 97763*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
45661 : /* 97765*/ OPC_EmitInteger, MVT::i32, 0,
45662 : /* 97768*/ OPC_EmitInteger, MVT::i32, 0,
45663 : /* 97771*/ OPC_EmitInteger, MVT::i32, 0,
45664 : /* 97774*/ OPC_EmitInteger, MVT::i1, 0,
45665 : /* 97777*/ OPC_EmitInteger, MVT::i32, 0,
45666 : /* 97780*/ OPC_Scope, 14, /*->97796*/ // 2 children in Scope
45667 : /* 97782*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_U16), 0,
45668 : MVT::i16, 8/*#Ops*/, 3, 0, 4, 1, 5, 2, 6, 7,
45669 : // Src: (umax:{ *:[i16] } (umin:{ *:[i16] } (umax:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)<<P:Predicate_umax_oneuse>>, i16:{ *:[i16] }:$src2)<<P:Predicate_umin_oneuse>>, (umin:{ *:[i16] } i16:{ *:[i16] }:$src1, i16:{ *:[i16] }:$src0)<<P:Predicate_umin_oneuse>>) - Complexity = 15
45670 : // Dst: (V_MED3_U16:{ *:[i16] } 0:{ *:[i32] }, ?:{ *:[i16] }:$src0, 0:{ *:[i32] }, ?:{ *:[i16] }:$src1, 0:{ *:[i32] }, ?:{ *:[i16] }:$src2, 0:{ *:[i1] })
45671 : /* 97796*/ /*Scope*/ 14, /*->97811*/
45672 : /* 97797*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_U16), 0,
45673 : MVT::i16, 8/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7,
45674 : // Src: (umax:{ *:[i16] } (umin:{ *:[i16] } (umax:{ *:[i16] } i16:{ *:[i16] }:$src1, i16:{ *:[i16] }:$src0)<<P:Predicate_umax_oneuse>>, i16:{ *:[i16] }:$src2)<<P:Predicate_umin_oneuse>>, (umin:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)<<P:Predicate_umin_oneuse>>) - Complexity = 15
45675 : // Dst: (V_MED3_U16:{ *:[i16] } 0:{ *:[i32] }, ?:{ *:[i16] }:$src0, 0:{ *:[i32] }, ?:{ *:[i16] }:$src1, 0:{ *:[i32] }, ?:{ *:[i16] }:$src2, 0:{ *:[i1] })
45676 : /* 97811*/ 0, /*End of Scope*/
45677 : /* 97812*/ /*Scope*/ 40, /*->97853*/
45678 : /* 97813*/ OPC_CheckChild0Same, 0,
45679 : /* 97815*/ OPC_CheckChild1Same, 1,
45680 : /* 97817*/ OPC_CheckPredicate, 0, // Predicate_umin_oneuse
45681 : /* 97819*/ OPC_MoveParent,
45682 : /* 97820*/ OPC_CheckType, MVT::i16,
45683 : /* 97822*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
45684 : /* 97824*/ OPC_EmitInteger, MVT::i32, 0,
45685 : /* 97827*/ OPC_EmitInteger, MVT::i32, 0,
45686 : /* 97830*/ OPC_EmitInteger, MVT::i32, 0,
45687 : /* 97833*/ OPC_EmitInteger, MVT::i1, 0,
45688 : /* 97836*/ OPC_EmitInteger, MVT::i32, 0,
45689 : /* 97839*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_U16), 0,
45690 : MVT::i16, 8/*#Ops*/, 3, 1, 4, 0, 5, 2, 6, 7,
45691 : // Src: (umax:{ *:[i16] } (umin:{ *:[i16] } (umax:{ *:[i16] } i16:{ *:[i16] }:$src1, i16:{ *:[i16] }:$src0)<<P:Predicate_umax_oneuse>>, i16:{ *:[i16] }:$src2)<<P:Predicate_umin_oneuse>>, (umin:{ *:[i16] } i16:{ *:[i16] }:$src1, i16:{ *:[i16] }:$src0)<<P:Predicate_umin_oneuse>>) - Complexity = 15
45692 : // Dst: (V_MED3_U16:{ *:[i16] } 0:{ *:[i32] }, ?:{ *:[i16] }:$src0, 0:{ *:[i32] }, ?:{ *:[i16] }:$src1, 0:{ *:[i32] }, ?:{ *:[i16] }:$src2, 0:{ *:[i1] })
45693 : /* 97853*/ 0, /*End of Scope*/
45694 : /* 97854*/ /*Scope*/ 32|128,1/*160*/, /*->98016*/
45695 : /* 97856*/ OPC_RecordChild0, // #0 = $src2
45696 : /* 97857*/ OPC_MoveChild1,
45697 : /* 97858*/ OPC_CheckOpcode, TARGET_VAL(ISD::UMAX),
45698 : /* 97861*/ OPC_RecordChild0, // #1 = $src0
45699 : /* 97862*/ OPC_RecordChild1, // #2 = $src1
45700 : /* 97863*/ OPC_CheckPredicate, 0, // Predicate_umax_oneuse
45701 : /* 97865*/ OPC_MoveParent,
45702 : /* 97866*/ OPC_CheckPredicate, 0, // Predicate_umin_oneuse
45703 : /* 97868*/ OPC_MoveParent,
45704 : /* 97869*/ OPC_MoveChild1,
45705 : /* 97870*/ OPC_CheckOpcode, TARGET_VAL(ISD::UMIN),
45706 : /* 97873*/ OPC_Scope, 40, /*->97915*/ // 3 children in Scope
45707 : /* 97875*/ OPC_CheckChild0Same, 1,
45708 : /* 97877*/ OPC_CheckChild1Same, 2,
45709 : /* 97879*/ OPC_CheckPredicate, 0, // Predicate_umin_oneuse
45710 : /* 97881*/ OPC_MoveParent,
45711 : /* 97882*/ OPC_CheckType, MVT::i16,
45712 : /* 97884*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
45713 : /* 97886*/ OPC_EmitInteger, MVT::i32, 0,
45714 : /* 97889*/ OPC_EmitInteger, MVT::i32, 0,
45715 : /* 97892*/ OPC_EmitInteger, MVT::i32, 0,
45716 : /* 97895*/ OPC_EmitInteger, MVT::i1, 0,
45717 : /* 97898*/ OPC_EmitInteger, MVT::i32, 0,
45718 : /* 97901*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_U16), 0,
45719 : MVT::i16, 8/*#Ops*/, 3, 1, 4, 2, 5, 0, 6, 7,
45720 : // Src: (umax:{ *:[i16] } (umin:{ *:[i16] } i16:{ *:[i16] }:$src2, (umax:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)<<P:Predicate_umax_oneuse>>)<<P:Predicate_umin_oneuse>>, (umin:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)<<P:Predicate_umin_oneuse>>) - Complexity = 15
45721 : // Dst: (V_MED3_U16:{ *:[i16] } 0:{ *:[i32] }, ?:{ *:[i16] }:$src0, 0:{ *:[i32] }, ?:{ *:[i16] }:$src1, 0:{ *:[i32] }, ?:{ *:[i16] }:$src2, 0:{ *:[i1] })
45722 : /* 97915*/ /*Scope*/ 58, /*->97974*/
45723 : /* 97916*/ OPC_CheckChild0Same, 2,
45724 : /* 97918*/ OPC_CheckChild1Same, 1,
45725 : /* 97920*/ OPC_CheckPredicate, 0, // Predicate_umin_oneuse
45726 : /* 97922*/ OPC_MoveParent,
45727 : /* 97923*/ OPC_CheckType, MVT::i16,
45728 : /* 97925*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
45729 : /* 97927*/ OPC_EmitInteger, MVT::i32, 0,
45730 : /* 97930*/ OPC_EmitInteger, MVT::i32, 0,
45731 : /* 97933*/ OPC_EmitInteger, MVT::i32, 0,
45732 : /* 97936*/ OPC_EmitInteger, MVT::i1, 0,
45733 : /* 97939*/ OPC_EmitInteger, MVT::i32, 0,
45734 : /* 97942*/ OPC_Scope, 14, /*->97958*/ // 2 children in Scope
45735 : /* 97944*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_U16), 0,
45736 : MVT::i16, 8/*#Ops*/, 3, 1, 4, 2, 5, 0, 6, 7,
45737 : // Src: (umax:{ *:[i16] } (umin:{ *:[i16] } i16:{ *:[i16] }:$src2, (umax:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)<<P:Predicate_umax_oneuse>>)<<P:Predicate_umin_oneuse>>, (umin:{ *:[i16] } i16:{ *:[i16] }:$src1, i16:{ *:[i16] }:$src0)<<P:Predicate_umin_oneuse>>) - Complexity = 15
45738 : // Dst: (V_MED3_U16:{ *:[i16] } 0:{ *:[i32] }, ?:{ *:[i16] }:$src0, 0:{ *:[i32] }, ?:{ *:[i16] }:$src1, 0:{ *:[i32] }, ?:{ *:[i16] }:$src2, 0:{ *:[i1] })
45739 : /* 97958*/ /*Scope*/ 14, /*->97973*/
45740 : /* 97959*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_U16), 0,
45741 : MVT::i16, 8/*#Ops*/, 3, 2, 4, 1, 5, 0, 6, 7,
45742 : // Src: (umax:{ *:[i16] } (umin:{ *:[i16] } i16:{ *:[i16] }:$src2, (umax:{ *:[i16] } i16:{ *:[i16] }:$src1, i16:{ *:[i16] }:$src0)<<P:Predicate_umax_oneuse>>)<<P:Predicate_umin_oneuse>>, (umin:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)<<P:Predicate_umin_oneuse>>) - Complexity = 15
45743 : // Dst: (V_MED3_U16:{ *:[i16] } 0:{ *:[i32] }, ?:{ *:[i16] }:$src0, 0:{ *:[i32] }, ?:{ *:[i16] }:$src1, 0:{ *:[i32] }, ?:{ *:[i16] }:$src2, 0:{ *:[i1] })
45744 : /* 97973*/ 0, /*End of Scope*/
45745 : /* 97974*/ /*Scope*/ 40, /*->98015*/
45746 : /* 97975*/ OPC_CheckChild0Same, 1,
45747 : /* 97977*/ OPC_CheckChild1Same, 2,
45748 : /* 97979*/ OPC_CheckPredicate, 0, // Predicate_umin_oneuse
45749 : /* 97981*/ OPC_MoveParent,
45750 : /* 97982*/ OPC_CheckType, MVT::i16,
45751 : /* 97984*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
45752 : /* 97986*/ OPC_EmitInteger, MVT::i32, 0,
45753 : /* 97989*/ OPC_EmitInteger, MVT::i32, 0,
45754 : /* 97992*/ OPC_EmitInteger, MVT::i32, 0,
45755 : /* 97995*/ OPC_EmitInteger, MVT::i1, 0,
45756 : /* 97998*/ OPC_EmitInteger, MVT::i32, 0,
45757 : /* 98001*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_U16), 0,
45758 : MVT::i16, 8/*#Ops*/, 3, 2, 4, 1, 5, 0, 6, 7,
45759 : // Src: (umax:{ *:[i16] } (umin:{ *:[i16] } i16:{ *:[i16] }:$src2, (umax:{ *:[i16] } i16:{ *:[i16] }:$src1, i16:{ *:[i16] }:$src0)<<P:Predicate_umax_oneuse>>)<<P:Predicate_umin_oneuse>>, (umin:{ *:[i16] } i16:{ *:[i16] }:$src1, i16:{ *:[i16] }:$src0)<<P:Predicate_umin_oneuse>>) - Complexity = 15
45760 : // Dst: (V_MED3_U16:{ *:[i16] } 0:{ *:[i32] }, ?:{ *:[i16] }:$src0, 0:{ *:[i32] }, ?:{ *:[i16] }:$src1, 0:{ *:[i32] }, ?:{ *:[i16] }:$src2, 0:{ *:[i1] })
45761 : /* 98015*/ 0, /*End of Scope*/
45762 : /* 98016*/ 0, /*End of Scope*/
45763 : /* 98017*/ /*Scope*/ 2|128,1/*130*/, /*->98149*/
45764 : /* 98019*/ OPC_RecordChild0, // #0 = $src0
45765 : /* 98020*/ OPC_RecordChild1, // #1 = $src1
45766 : /* 98021*/ OPC_SwitchType /*3 cases */, 40, MVT::i32,// ->98064
45767 : /* 98024*/ OPC_Scope, 13, /*->98039*/ // 3 children in Scope
45768 : /* 98026*/ OPC_CheckPredicate, 3, // Predicate_anonymous_1805
45769 : /* 98028*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
45770 : /* 98030*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_MAX_U32), 0,
45771 : MVT::i32, MVT::i1, 2/*#Ops*/, 0, 1,
45772 : // Src: (umax:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_1805>> - Complexity = 4
45773 : // Dst: (S_MAX_U32:{ *:[i32] }:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
45774 : /* 98039*/ /*Scope*/ 12, /*->98052*/
45775 : /* 98040*/ OPC_CheckPredicate, 1, // Predicate_anonymous_2616
45776 : /* 98042*/ OPC_CheckPatternPredicate, 15, // (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
45777 : /* 98044*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAX_U32_e32), 0,
45778 : MVT::i32, 2/*#Ops*/, 0, 1,
45779 : // Src: (umax:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_2616>> - Complexity = 4
45780 : // Dst: (V_MAX_U32_e32:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
45781 : /* 98052*/ /*Scope*/ 10, /*->98063*/
45782 : /* 98053*/ OPC_CheckPatternPredicate, 15, // (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
45783 : /* 98055*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAX_U32_e64), 0,
45784 : MVT::i32, 2/*#Ops*/, 0, 1,
45785 : // Src: (umax:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1) - Complexity = -997
45786 : // Dst: (V_MAX_U32_e64:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
45787 : /* 98063*/ 0, /*End of Scope*/
45788 : /* 98064*/ /*SwitchType*/ 10, MVT::i16,// ->98076
45789 : /* 98066*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
45790 : /* 98068*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAX_U16_e64), 0,
45791 : MVT::i16, 2/*#Ops*/, 0, 1,
45792 : // Src: (umax:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1) - Complexity = 3
45793 : // Dst: (V_MAX_U16_e64:{ *:[i16] } ?:{ *:[i16] }:$src0, ?:{ *:[i16] }:$src1)
45794 : /* 98076*/ /*SwitchType*/ 70, MVT::v2i16,// ->98148
45795 : /* 98078*/ OPC_Scope, 33, /*->98113*/ // 2 children in Scope
45796 : /* 98080*/ OPC_CheckComplexPat, /*CP*/0, /*#*/0, // SelectVOP3PMods0:$ #2 #3 #4
45797 : /* 98083*/ OPC_CheckComplexPat, /*CP*/1, /*#*/1, // SelectVOP3PMods:$ #5 #6
45798 : /* 98086*/ OPC_EmitInteger, MVT::i32, 0,
45799 : /* 98089*/ OPC_EmitInteger, MVT::i32, 0,
45800 : /* 98092*/ OPC_EmitInteger, MVT::i32, 0,
45801 : /* 98095*/ OPC_EmitInteger, MVT::i32, 0,
45802 : /* 98098*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_PK_MAX_U16), 0,
45803 : MVT::v2i16, 9/*#Ops*/, 3, 2, 6, 5, 4, 7, 8, 9, 10,
45804 : // Src: (umax:{ *:[v2i16] } (VOP3PMods0:{ *:[v2i16] } v2i16:{ *:[v2i16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3PMods:{ *:[v2i16] } v2i16:{ *:[v2i16] }:$src1, i32:{ *:[i32] }:$src1_modifiers)) - Complexity = -976
45805 : // Dst: (V_PK_MAX_U16:{ *:[v2i16] } i32:{ *:[i32] }:$src0_modifiers, v2i16:{ *:[v2i16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, v2i16:{ *:[v2i16] }:$src1, i1:{ *:[i1] }:$clamp)
45806 : /* 98113*/ /*Scope*/ 33, /*->98147*/
45807 : /* 98114*/ OPC_CheckComplexPat, /*CP*/1, /*#*/0, // SelectVOP3PMods:$ #2 #3
45808 : /* 98117*/ OPC_CheckComplexPat, /*CP*/0, /*#*/1, // SelectVOP3PMods0:$ #4 #5 #6
45809 : /* 98120*/ OPC_EmitInteger, MVT::i32, 0,
45810 : /* 98123*/ OPC_EmitInteger, MVT::i32, 0,
45811 : /* 98126*/ OPC_EmitInteger, MVT::i32, 0,
45812 : /* 98129*/ OPC_EmitInteger, MVT::i32, 0,
45813 : /* 98132*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_PK_MAX_U16), 0,
45814 : MVT::v2i16, 9/*#Ops*/, 5, 4, 3, 2, 6, 7, 8, 9, 10,
45815 : // Src: (umax:{ *:[v2i16] } (VOP3PMods:{ *:[v2i16] } v2i16:{ *:[v2i16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3PMods0:{ *:[v2i16] } v2i16:{ *:[v2i16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp)) - Complexity = -976
45816 : // Dst: (V_PK_MAX_U16:{ *:[v2i16] } i32:{ *:[i32] }:$src0_modifiers, v2i16:{ *:[v2i16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, v2i16:{ *:[v2i16] }:$src1, i1:{ *:[i1] }:$clamp)
45817 : /* 98147*/ 0, /*End of Scope*/
45818 : /* 98148*/ 0, // EndSwitchType
45819 : /* 98149*/ 0, /*End of Scope*/
45820 : /* 98150*/ /*SwitchOpcode*/ 124|128,1/*252*/, TARGET_VAL(ISD::TRUNCATE),// ->98406
45821 : /* 98154*/ OPC_Scope, 98, /*->98254*/ // 2 children in Scope
45822 : /* 98156*/ OPC_MoveChild0,
45823 : /* 98157*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
45824 : /* 98160*/ OPC_RecordChild0, // #0 = $src0
45825 : /* 98161*/ OPC_Scope, 43, /*->98206*/ // 2 children in Scope
45826 : /* 98163*/ OPC_MoveChild1,
45827 : /* 98164*/ OPC_CheckAndImm, 31,
45828 : /* 98166*/ OPC_RecordChild0, // #1 = $src1
45829 : /* 98167*/ OPC_CheckType, MVT::i32,
45830 : /* 98169*/ OPC_MoveParent,
45831 : /* 98170*/ OPC_MoveParent,
45832 : /* 98171*/ OPC_CheckType, MVT::i32,
45833 : /* 98173*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
45834 : /* 98175*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
45835 : /* 98178*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
45836 : MVT::i32, 2/*#Ops*/, 0, 2, // Results = #3
45837 : /* 98186*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
45838 : /* 98189*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
45839 : MVT::i32, 2/*#Ops*/, 0, 4, // Results = #5
45840 : /* 98197*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_ALIGNBIT_B32), 0,
45841 : MVT::i32, 3/*#Ops*/, 3, 5, 1,
45842 : // Src: (trunc:{ *:[i32] } (srl:{ *:[i64] } i64:{ *:[i64] }:$src0, (and:{ *:[i32] } i32:{ *:[i32] }:$src1, 31:{ *:[i32] }))) - Complexity = 14
45843 : // Dst: (V_ALIGNBIT_B32:{ *:[i32] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$src0, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$src0, sub0:{ *:[i32] }), ?:{ *:[i32] }:$src1)
45844 : /* 98206*/ /*Scope*/ 46, /*->98253*/
45845 : /* 98207*/ OPC_RecordChild1, // #1 = $src1
45846 : /* 98208*/ OPC_MoveChild1,
45847 : /* 98209*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
45848 : /* 98212*/ OPC_CheckPredicate, 61, // Predicate_ShiftAmt32Imm
45849 : /* 98214*/ OPC_CheckType, MVT::i32,
45850 : /* 98216*/ OPC_MoveParent,
45851 : /* 98217*/ OPC_MoveParent,
45852 : /* 98218*/ OPC_CheckType, MVT::i32,
45853 : /* 98220*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
45854 : /* 98222*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
45855 : /* 98225*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
45856 : MVT::i32, 2/*#Ops*/, 0, 2, // Results = #3
45857 : /* 98233*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
45858 : /* 98236*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
45859 : MVT::i32, 2/*#Ops*/, 0, 4, // Results = #5
45860 : /* 98244*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_ALIGNBIT_B32), 0,
45861 : MVT::i32, 3/*#Ops*/, 3, 5, 1,
45862 : // Src: (trunc:{ *:[i32] } (srl:{ *:[i64] } i64:{ *:[i64] }:$src0, (imm:{ *:[i32] })<<P:Predicate_ShiftAmt32Imm>>:$src1)) - Complexity = 10
45863 : // Dst: (V_ALIGNBIT_B32:{ *:[i32] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$src0, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$src0, sub0:{ *:[i32] }), ?:{ *:[i32] }:$src1)
45864 : /* 98253*/ 0, /*End of Scope*/
45865 : /* 98254*/ /*Scope*/ 21|128,1/*149*/, /*->98405*/
45866 : /* 98256*/ OPC_RecordChild0, // #0 = $src
45867 : /* 98257*/ OPC_SwitchType /*3 cases */, 30, MVT::i16,// ->98290
45868 : /* 98260*/ OPC_Scope, 11, /*->98273*/ // 2 children in Scope
45869 : /* 98262*/ OPC_CheckChild0Type, MVT::i32,
45870 : /* 98264*/ OPC_CheckPatternPredicate, 13, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::VOLCANIC_ISLANDS)
45871 : /* 98266*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::COPY), 0,
45872 : MVT::i16, 1/*#Ops*/, 0,
45873 : // Src: (trunc:{ *:[i16] } i32:{ *:[i32] }:$src) - Complexity = 3
45874 : // Dst: (COPY:{ *:[i16] } ?:{ *:[i32] }:$src)
45875 : /* 98273*/ /*Scope*/ 15, /*->98289*/
45876 : /* 98274*/ OPC_CheckChild0Type, MVT::i64,
45877 : /* 98276*/ OPC_CheckPatternPredicate, 13, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::VOLCANIC_ISLANDS)
45878 : /* 98278*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
45879 : /* 98281*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
45880 : MVT::i16, 2/*#Ops*/, 0, 1,
45881 : // Src: (trunc:{ *:[i16] } i64:{ *:[i64] }:$src) - Complexity = 3
45882 : // Dst: (EXTRACT_SUBREG:{ *:[i16] } ?:{ *:[i64] }:$src, sub0:{ *:[i32] })
45883 : /* 98289*/ 0, /*End of Scope*/
45884 : /* 98290*/ /*SwitchType*/ 13, MVT::i32,// ->98305
45885 : /* 98292*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
45886 : /* 98294*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
45887 : /* 98297*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
45888 : MVT::i32, 2/*#Ops*/, 0, 1,
45889 : // Src: (trunc:{ *:[i32] } i64:{ *:[i64] }:$a) - Complexity = 3
45890 : // Dst: (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$a, sub0:{ *:[i32] })
45891 : /* 98305*/ /*SwitchType*/ 97, MVT::i1,// ->98404
45892 : /* 98307*/ OPC_Scope, 27, /*->98336*/ // 3 children in Scope
45893 : /* 98309*/ OPC_CheckChild0Type, MVT::i32,
45894 : /* 98311*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
45895 : /* 98313*/ OPC_EmitInteger, MVT::i32, 1,
45896 : /* 98316*/ OPC_EmitNode2, TARGET_VAL(AMDGPU::S_AND_B32), 0,
45897 : MVT::i16, MVT::i1, 2/*#Ops*/, 1, 0, // Results = #2 #3
45898 : /* 98325*/ OPC_EmitInteger, MVT::i32, 1,
45899 : /* 98328*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_EQ_U32_e64), 0,
45900 : MVT::i1, 2/*#Ops*/, 2, 4,
45901 : // Src: (trunc:{ *:[i1] } i32:{ *:[i32] }:$a) - Complexity = 3
45902 : // Dst: (V_CMP_EQ_U32_e64:{ *:[i1] } (S_AND_B32:{ *:[i16] }:{ *:[i1] } 1:{ *:[i32] }, ?:{ *:[i32] }:$a), 1:{ *:[i32] })
45903 : /* 98336*/ /*Scope*/ 27, /*->98364*/
45904 : /* 98337*/ OPC_CheckChild0Type, MVT::i16,
45905 : /* 98339*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
45906 : /* 98341*/ OPC_EmitInteger, MVT::i32, 1,
45907 : /* 98344*/ OPC_EmitNode2, TARGET_VAL(AMDGPU::S_AND_B32), 0,
45908 : MVT::i16, MVT::i1, 2/*#Ops*/, 1, 0, // Results = #2 #3
45909 : /* 98353*/ OPC_EmitInteger, MVT::i32, 1,
45910 : /* 98356*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_EQ_U32_e64), 0,
45911 : MVT::i1, 2/*#Ops*/, 2, 4,
45912 : // Src: (trunc:{ *:[i1] } i16:{ *:[i16] }:$a) - Complexity = 3
45913 : // Dst: (V_CMP_EQ_U32_e64:{ *:[i1] } (S_AND_B32:{ *:[i16] }:{ *:[i1] } 1:{ *:[i32] }, ?:{ *:[i16] }:$a), 1:{ *:[i32] })
45914 : /* 98364*/ /*Scope*/ 38, /*->98403*/
45915 : /* 98365*/ OPC_CheckChild0Type, MVT::i64,
45916 : /* 98367*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
45917 : /* 98369*/ OPC_EmitInteger, MVT::i32, 1,
45918 : /* 98372*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
45919 : /* 98375*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
45920 : MVT::i32, 2/*#Ops*/, 0, 2, // Results = #3
45921 : /* 98383*/ OPC_EmitNode2, TARGET_VAL(AMDGPU::S_AND_B32), 0,
45922 : MVT::i16, MVT::i1, 2/*#Ops*/, 1, 3, // Results = #4 #5
45923 : /* 98392*/ OPC_EmitInteger, MVT::i32, 1,
45924 : /* 98395*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_EQ_U32_e64), 0,
45925 : MVT::i1, 2/*#Ops*/, 4, 6,
45926 : // Src: (trunc:{ *:[i1] } i64:{ *:[i64] }:$a) - Complexity = 3
45927 : // Dst: (V_CMP_EQ_U32_e64:{ *:[i1] } (S_AND_B32:{ *:[i16] }:{ *:[i1] } 1:{ *:[i32] }, (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$a, sub0:{ *:[i32] })), 1:{ *:[i32] })
45928 : /* 98403*/ 0, /*End of Scope*/
45929 : /* 98404*/ 0, // EndSwitchType
45930 : /* 98405*/ 0, /*End of Scope*/
45931 : /* 98406*/ /*SwitchOpcode*/ 2|128,1/*130*/, TARGET_VAL(ISD::ATOMIC_CMP_SWAP),// ->98540
45932 : /* 98410*/ OPC_RecordMemRef,
45933 : /* 98411*/ OPC_RecordNode, // #0 = 'atomic_cmp_swap_glue' chained node
45934 : /* 98412*/ OPC_Scope, 31, /*->98445*/ // 4 children in Scope
45935 : /* 98414*/ OPC_CaptureGlueInput,
45936 : /* 98415*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
45937 : /* 98416*/ OPC_RecordChild2, // #2 = $cmp
45938 : /* 98417*/ OPC_RecordChild3, // #3 = $swap
45939 : /* 98418*/ OPC_CheckPredicate, 62, // Predicate_atomic_cmp_swap_local_m0
45940 : /* 98420*/ OPC_CheckType, MVT::i32,
45941 : /* 98422*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
45942 : /* 98424*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #4 #5
45943 : /* 98427*/ OPC_EmitMergeInputChains1_0,
45944 : /* 98428*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
45945 : /* 98431*/ OPC_EmitInteger, MVT::i1, 0,
45946 : /* 98434*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_CMPST_RTN_B32), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
45947 : MVT::i32, 5/*#Ops*/, 4, 2, 3, 6, 7,
45948 : // Src: (atomic_cmp_swap_glue:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i32:{ *:[i32] }:$cmp, i32:{ *:[i32] }:$swap)<<P:Predicate_atomic_cmp_swap_local_m0>> - Complexity = 13
45949 : // Dst: (DS_CMPST_RTN_B32:{ *:[i32] } ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$cmp, ?:{ *:[i32] }:$swap, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
45950 : /* 98445*/ /*Scope*/ 30, /*->98476*/
45951 : /* 98446*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
45952 : /* 98447*/ OPC_RecordChild2, // #2 = $cmp
45953 : /* 98448*/ OPC_RecordChild3, // #3 = $swap
45954 : /* 98449*/ OPC_CheckPredicate, 62, // Predicate_atomic_cmp_swap_local
45955 : /* 98451*/ OPC_CheckType, MVT::i32,
45956 : /* 98453*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
45957 : /* 98455*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #4 #5
45958 : /* 98458*/ OPC_EmitMergeInputChains1_0,
45959 : /* 98459*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
45960 : /* 98462*/ OPC_EmitInteger, MVT::i1, 0,
45961 : /* 98465*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_CMPST_RTN_B32_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
45962 : MVT::i32, 5/*#Ops*/, 4, 2, 3, 6, 7,
45963 : // Src: (atomic_cmp_swap:{ *:[i32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i32:{ *:[i32] }:$cmp, i32:{ *:[i32] }:$swap)<<P:Predicate_atomic_cmp_swap_local>> - Complexity = 13
45964 : // Dst: (DS_CMPST_RTN_B32_gfx9:{ *:[i32] } ?:{ *:[i32] }:$ptr, ?:{ *:[i32] }:$cmp, ?:{ *:[i32] }:$swap, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
45965 : /* 98476*/ /*Scope*/ 31, /*->98508*/
45966 : /* 98477*/ OPC_CaptureGlueInput,
45967 : /* 98478*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
45968 : /* 98479*/ OPC_RecordChild2, // #2 = $cmp
45969 : /* 98480*/ OPC_RecordChild3, // #3 = $swap
45970 : /* 98481*/ OPC_CheckPredicate, 62, // Predicate_atomic_cmp_swap_local_m0
45971 : /* 98483*/ OPC_CheckType, MVT::i64,
45972 : /* 98485*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
45973 : /* 98487*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #4 #5
45974 : /* 98490*/ OPC_EmitMergeInputChains1_0,
45975 : /* 98491*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
45976 : /* 98494*/ OPC_EmitInteger, MVT::i1, 0,
45977 : /* 98497*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_CMPST_RTN_B64), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
45978 : MVT::i64, 5/*#Ops*/, 4, 2, 3, 6, 7,
45979 : // Src: (atomic_cmp_swap_glue:{ *:[i64] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i64:{ *:[i64] }:$cmp, i64:{ *:[i64] }:$swap)<<P:Predicate_atomic_cmp_swap_local_m0>> - Complexity = 13
45980 : // Dst: (DS_CMPST_RTN_B64:{ *:[i64] } ?:{ *:[i32] }:$ptr, ?:{ *:[i64] }:$cmp, ?:{ *:[i64] }:$swap, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
45981 : /* 98508*/ /*Scope*/ 30, /*->98539*/
45982 : /* 98509*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
45983 : /* 98510*/ OPC_RecordChild2, // #2 = $cmp
45984 : /* 98511*/ OPC_RecordChild3, // #3 = $swap
45985 : /* 98512*/ OPC_CheckPredicate, 62, // Predicate_atomic_cmp_swap_local
45986 : /* 98514*/ OPC_CheckType, MVT::i64,
45987 : /* 98516*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
45988 : /* 98518*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #4 #5
45989 : /* 98521*/ OPC_EmitMergeInputChains1_0,
45990 : /* 98522*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
45991 : /* 98525*/ OPC_EmitInteger, MVT::i1, 0,
45992 : /* 98528*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_CMPST_RTN_B64_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
45993 : MVT::i64, 5/*#Ops*/, 4, 2, 3, 6, 7,
45994 : // Src: (atomic_cmp_swap:{ *:[i64] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), i64:{ *:[i64] }:$cmp, i64:{ *:[i64] }:$swap)<<P:Predicate_atomic_cmp_swap_local>> - Complexity = 13
45995 : // Dst: (DS_CMPST_RTN_B64_gfx9:{ *:[i64] } ?:{ *:[i32] }:$ptr, ?:{ *:[i64] }:$cmp, ?:{ *:[i64] }:$swap, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
45996 : /* 98539*/ 0, /*End of Scope*/
45997 : /* 98540*/ /*SwitchOpcode*/ 13|128,11/*1421*/, TARGET_VAL(ISD::XOR),// ->99965
45998 : /* 98544*/ OPC_Scope, 48, /*->98594*/ // 6 children in Scope
45999 : /* 98546*/ OPC_MoveChild0,
46000 : /* 98547*/ OPC_CheckOpcode, TARGET_VAL(ISD::XOR),
46001 : /* 98550*/ OPC_RecordChild0, // #0 = $src0
46002 : /* 98551*/ OPC_RecordChild1, // #1 = $src1
46003 : /* 98552*/ OPC_CheckPredicate, 0, // Predicate_xor_oneuse
46004 : /* 98554*/ OPC_MoveParent,
46005 : /* 98555*/ OPC_CheckChild1Integer, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/,
46006 : /* 98566*/ OPC_SwitchType /*2 cases */, 11, MVT::i32,// ->98580
46007 : /* 98569*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
46008 : /* 98571*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_XNOR_B32), 0,
46009 : MVT::i32, MVT::i1, 2/*#Ops*/, 0, 1,
46010 : // Src: (xor:{ *:[i32] } (xor:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_xor_oneuse>>, -1:{ *:[i32] }) - Complexity = 12
46011 : // Dst: (S_XNOR_B32:{ *:[i32] }:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
46012 : /* 98580*/ /*SwitchType*/ 11, MVT::i64,// ->98593
46013 : /* 98582*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
46014 : /* 98584*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_XNOR_B64), 0,
46015 : MVT::i64, MVT::i1, 2/*#Ops*/, 0, 1,
46016 : // Src: (xor:{ *:[i64] } (xor:{ *:[i64] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)<<P:Predicate_xor_oneuse>>, -1:{ *:[i64] }) - Complexity = 12
46017 : // Dst: (S_XNOR_B64:{ *:[i64] }:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
46018 : /* 98593*/ 0, // EndSwitchType
46019 : /* 98594*/ /*Scope*/ 100, /*->98695*/
46020 : /* 98595*/ OPC_RecordChild0, // #0 = $z
46021 : /* 98596*/ OPC_MoveChild1,
46022 : /* 98597*/ OPC_CheckOpcode, TARGET_VAL(ISD::AND),
46023 : /* 98600*/ OPC_Scope, 45, /*->98647*/ // 2 children in Scope
46024 : /* 98602*/ OPC_RecordChild0, // #1 = $x
46025 : /* 98603*/ OPC_MoveChild1,
46026 : /* 98604*/ OPC_CheckOpcode, TARGET_VAL(ISD::XOR),
46027 : /* 98607*/ OPC_Scope, 18, /*->98627*/ // 2 children in Scope
46028 : /* 98609*/ OPC_RecordChild0, // #2 = $y
46029 : /* 98610*/ OPC_CheckChild1Same, 0,
46030 : /* 98612*/ OPC_MoveParent,
46031 : /* 98613*/ OPC_MoveParent,
46032 : /* 98614*/ OPC_CheckType, MVT::i32,
46033 : /* 98616*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
46034 : /* 98618*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
46035 : MVT::i32, 3/*#Ops*/, 1, 2, 0,
46036 : // Src: (xor:{ *:[i32] } i32:{ *:[i32] }:$z, (and:{ *:[i32] } i32:{ *:[i32] }:$x, (xor:{ *:[i32] } i32:{ *:[i32] }:$y, i32:{ *:[i32] }:$z))) - Complexity = 9
46037 : // Dst: (V_BFI_B32:{ *:[i32] } ?:{ *:[i32] }:$x, ?:{ *:[i32] }:$y, ?:{ *:[i32] }:$z)
46038 : /* 98627*/ /*Scope*/ 18, /*->98646*/
46039 : /* 98628*/ OPC_CheckChild0Same, 0,
46040 : /* 98630*/ OPC_RecordChild1, // #2 = $y
46041 : /* 98631*/ OPC_MoveParent,
46042 : /* 98632*/ OPC_MoveParent,
46043 : /* 98633*/ OPC_CheckType, MVT::i32,
46044 : /* 98635*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
46045 : /* 98637*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
46046 : MVT::i32, 3/*#Ops*/, 1, 2, 0,
46047 : // Src: (xor:{ *:[i32] } i32:{ *:[i32] }:$z, (and:{ *:[i32] } i32:{ *:[i32] }:$x, (xor:{ *:[i32] } i32:{ *:[i32] }:$z, i32:{ *:[i32] }:$y))) - Complexity = 9
46048 : // Dst: (V_BFI_B32:{ *:[i32] } ?:{ *:[i32] }:$x, ?:{ *:[i32] }:$y, ?:{ *:[i32] }:$z)
46049 : /* 98646*/ 0, /*End of Scope*/
46050 : /* 98647*/ /*Scope*/ 46, /*->98694*/
46051 : /* 98648*/ OPC_MoveChild0,
46052 : /* 98649*/ OPC_CheckOpcode, TARGET_VAL(ISD::XOR),
46053 : /* 98652*/ OPC_Scope, 19, /*->98673*/ // 2 children in Scope
46054 : /* 98654*/ OPC_RecordChild0, // #1 = $y
46055 : /* 98655*/ OPC_CheckChild1Same, 0,
46056 : /* 98657*/ OPC_MoveParent,
46057 : /* 98658*/ OPC_RecordChild1, // #2 = $x
46058 : /* 98659*/ OPC_MoveParent,
46059 : /* 98660*/ OPC_CheckType, MVT::i32,
46060 : /* 98662*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
46061 : /* 98664*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
46062 : MVT::i32, 3/*#Ops*/, 2, 1, 0,
46063 : // Src: (xor:{ *:[i32] } i32:{ *:[i32] }:$z, (and:{ *:[i32] } (xor:{ *:[i32] } i32:{ *:[i32] }:$y, i32:{ *:[i32] }:$z), i32:{ *:[i32] }:$x)) - Complexity = 9
46064 : // Dst: (V_BFI_B32:{ *:[i32] } ?:{ *:[i32] }:$x, ?:{ *:[i32] }:$y, ?:{ *:[i32] }:$z)
46065 : /* 98673*/ /*Scope*/ 19, /*->98693*/
46066 : /* 98674*/ OPC_CheckChild0Same, 0,
46067 : /* 98676*/ OPC_RecordChild1, // #1 = $y
46068 : /* 98677*/ OPC_MoveParent,
46069 : /* 98678*/ OPC_RecordChild1, // #2 = $x
46070 : /* 98679*/ OPC_MoveParent,
46071 : /* 98680*/ OPC_CheckType, MVT::i32,
46072 : /* 98682*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
46073 : /* 98684*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
46074 : MVT::i32, 3/*#Ops*/, 2, 1, 0,
46075 : // Src: (xor:{ *:[i32] } i32:{ *:[i32] }:$z, (and:{ *:[i32] } (xor:{ *:[i32] } i32:{ *:[i32] }:$z, i32:{ *:[i32] }:$y), i32:{ *:[i32] }:$x)) - Complexity = 9
46076 : // Dst: (V_BFI_B32:{ *:[i32] } ?:{ *:[i32] }:$x, ?:{ *:[i32] }:$y, ?:{ *:[i32] }:$z)
46077 : /* 98693*/ 0, /*End of Scope*/
46078 : /* 98694*/ 0, /*End of Scope*/
46079 : /* 98695*/ /*Scope*/ 90, /*->98786*/
46080 : /* 98696*/ OPC_MoveChild0,
46081 : /* 98697*/ OPC_CheckOpcode, TARGET_VAL(ISD::AND),
46082 : /* 98700*/ OPC_Scope, 41, /*->98743*/ // 2 children in Scope
46083 : /* 98702*/ OPC_RecordChild0, // #0 = $x
46084 : /* 98703*/ OPC_MoveChild1,
46085 : /* 98704*/ OPC_CheckOpcode, TARGET_VAL(ISD::XOR),
46086 : /* 98707*/ OPC_RecordChild0, // #1 = $y
46087 : /* 98708*/ OPC_RecordChild1, // #2 = $z
46088 : /* 98709*/ OPC_MoveParent,
46089 : /* 98710*/ OPC_MoveParent,
46090 : /* 98711*/ OPC_CheckType, MVT::i32,
46091 : /* 98713*/ OPC_Scope, 13, /*->98728*/ // 2 children in Scope
46092 : /* 98715*/ OPC_CheckChild1Same, 2,
46093 : /* 98717*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
46094 : /* 98719*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
46095 : MVT::i32, 3/*#Ops*/, 0, 1, 2,
46096 : // Src: (xor:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$x, (xor:{ *:[i32] } i32:{ *:[i32] }:$y, i32:{ *:[i32] }:$z)), i32:{ *:[i32] }:$z) - Complexity = 9
46097 : // Dst: (V_BFI_B32:{ *:[i32] } ?:{ *:[i32] }:$x, ?:{ *:[i32] }:$y, ?:{ *:[i32] }:$z)
46098 : /* 98728*/ /*Scope*/ 13, /*->98742*/
46099 : /* 98729*/ OPC_CheckChild1Same, 1,
46100 : /* 98731*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
46101 : /* 98733*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
46102 : MVT::i32, 3/*#Ops*/, 0, 2, 1,
46103 : // Src: (xor:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$x, (xor:{ *:[i32] } i32:{ *:[i32] }:$z, i32:{ *:[i32] }:$y)), i32:{ *:[i32] }:$z) - Complexity = 9
46104 : // Dst: (V_BFI_B32:{ *:[i32] } ?:{ *:[i32] }:$x, ?:{ *:[i32] }:$y, ?:{ *:[i32] }:$z)
46105 : /* 98742*/ 0, /*End of Scope*/
46106 : /* 98743*/ /*Scope*/ 41, /*->98785*/
46107 : /* 98744*/ OPC_MoveChild0,
46108 : /* 98745*/ OPC_CheckOpcode, TARGET_VAL(ISD::XOR),
46109 : /* 98748*/ OPC_RecordChild0, // #0 = $y
46110 : /* 98749*/ OPC_RecordChild1, // #1 = $z
46111 : /* 98750*/ OPC_MoveParent,
46112 : /* 98751*/ OPC_RecordChild1, // #2 = $x
46113 : /* 98752*/ OPC_MoveParent,
46114 : /* 98753*/ OPC_CheckType, MVT::i32,
46115 : /* 98755*/ OPC_Scope, 13, /*->98770*/ // 2 children in Scope
46116 : /* 98757*/ OPC_CheckChild1Same, 1,
46117 : /* 98759*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
46118 : /* 98761*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
46119 : MVT::i32, 3/*#Ops*/, 2, 0, 1,
46120 : // Src: (xor:{ *:[i32] } (and:{ *:[i32] } (xor:{ *:[i32] } i32:{ *:[i32] }:$y, i32:{ *:[i32] }:$z), i32:{ *:[i32] }:$x), i32:{ *:[i32] }:$z) - Complexity = 9
46121 : // Dst: (V_BFI_B32:{ *:[i32] } ?:{ *:[i32] }:$x, ?:{ *:[i32] }:$y, ?:{ *:[i32] }:$z)
46122 : /* 98770*/ /*Scope*/ 13, /*->98784*/
46123 : /* 98771*/ OPC_CheckChild1Same, 0,
46124 : /* 98773*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
46125 : /* 98775*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
46126 : MVT::i32, 3/*#Ops*/, 2, 1, 0,
46127 : // Src: (xor:{ *:[i32] } (and:{ *:[i32] } (xor:{ *:[i32] } i32:{ *:[i32] }:$z, i32:{ *:[i32] }:$y), i32:{ *:[i32] }:$x), i32:{ *:[i32] }:$z) - Complexity = 9
46128 : // Dst: (V_BFI_B32:{ *:[i32] } ?:{ *:[i32] }:$x, ?:{ *:[i32] }:$y, ?:{ *:[i32] }:$z)
46129 : /* 98784*/ 0, /*End of Scope*/
46130 : /* 98785*/ 0, /*End of Scope*/
46131 : /* 98786*/ /*Scope*/ 98|128,3/*482*/, /*->99270*/
46132 : /* 98788*/ OPC_RecordChild0, // #0 = $z
46133 : /* 98789*/ OPC_MoveChild1,
46134 : /* 98790*/ OPC_CheckOpcode, TARGET_VAL(ISD::AND),
46135 : /* 98793*/ OPC_Scope, 107|128,1/*235*/, /*->99031*/ // 2 children in Scope
46136 : /* 98796*/ OPC_RecordChild0, // #1 = $x
46137 : /* 98797*/ OPC_MoveChild1,
46138 : /* 98798*/ OPC_CheckOpcode, TARGET_VAL(ISD::XOR),
46139 : /* 98801*/ OPC_Scope, 113, /*->98916*/ // 2 children in Scope
46140 : /* 98803*/ OPC_RecordChild0, // #2 = $y
46141 : /* 98804*/ OPC_CheckChild1Same, 0,
46142 : /* 98806*/ OPC_MoveParent,
46143 : /* 98807*/ OPC_MoveParent,
46144 : /* 98808*/ OPC_CheckType, MVT::i64,
46145 : /* 98810*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
46146 : /* 98812*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
46147 : /* 98815*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46148 : /* 98818*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46149 : MVT::i32, 2/*#Ops*/, 1, 4, // Results = #5
46150 : /* 98826*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46151 : /* 98829*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46152 : MVT::i32, 2/*#Ops*/, 2, 6, // Results = #7
46153 : /* 98837*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46154 : /* 98840*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46155 : MVT::i32, 2/*#Ops*/, 0, 8, // Results = #9
46156 : /* 98848*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
46157 : MVT::i16, 3/*#Ops*/, 5, 7, 9, // Results = #10
46158 : /* 98857*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46159 : /* 98860*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46160 : /* 98863*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46161 : MVT::i32, 2/*#Ops*/, 1, 12, // Results = #13
46162 : /* 98871*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46163 : /* 98874*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46164 : MVT::i32, 2/*#Ops*/, 2, 14, // Results = #15
46165 : /* 98882*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46166 : /* 98885*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46167 : MVT::i32, 2/*#Ops*/, 0, 16, // Results = #17
46168 : /* 98893*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
46169 : MVT::i16, 3/*#Ops*/, 13, 15, 17, // Results = #18
46170 : /* 98902*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46171 : /* 98905*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
46172 : MVT::i64, 5/*#Ops*/, 3, 10, 11, 18, 19,
46173 : // Src: (xor:{ *:[i64] } i64:{ *:[i64] }:$z, (and:{ *:[i64] } i64:{ *:[i64] }:$x, (xor:{ *:[i64] } i64:{ *:[i64] }:$y, i64:{ *:[i64] }:$z))) - Complexity = 9
46174 : // Dst: (REG_SEQUENCE:{ *:[i64] } SReg_64:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub0:{ *:[i32] })), sub0:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub1:{ *:[i32] })), sub1:{ *:[i32] })
46175 : /* 98916*/ /*Scope*/ 113, /*->99030*/
46176 : /* 98917*/ OPC_CheckChild0Same, 0,
46177 : /* 98919*/ OPC_RecordChild1, // #2 = $y
46178 : /* 98920*/ OPC_MoveParent,
46179 : /* 98921*/ OPC_MoveParent,
46180 : /* 98922*/ OPC_CheckType, MVT::i64,
46181 : /* 98924*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
46182 : /* 98926*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
46183 : /* 98929*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46184 : /* 98932*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46185 : MVT::i32, 2/*#Ops*/, 1, 4, // Results = #5
46186 : /* 98940*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46187 : /* 98943*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46188 : MVT::i32, 2/*#Ops*/, 2, 6, // Results = #7
46189 : /* 98951*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46190 : /* 98954*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46191 : MVT::i32, 2/*#Ops*/, 0, 8, // Results = #9
46192 : /* 98962*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
46193 : MVT::i16, 3/*#Ops*/, 5, 7, 9, // Results = #10
46194 : /* 98971*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46195 : /* 98974*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46196 : /* 98977*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46197 : MVT::i32, 2/*#Ops*/, 1, 12, // Results = #13
46198 : /* 98985*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46199 : /* 98988*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46200 : MVT::i32, 2/*#Ops*/, 2, 14, // Results = #15
46201 : /* 98996*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46202 : /* 98999*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46203 : MVT::i32, 2/*#Ops*/, 0, 16, // Results = #17
46204 : /* 99007*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
46205 : MVT::i16, 3/*#Ops*/, 13, 15, 17, // Results = #18
46206 : /* 99016*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46207 : /* 99019*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
46208 : MVT::i64, 5/*#Ops*/, 3, 10, 11, 18, 19,
46209 : // Src: (xor:{ *:[i64] } i64:{ *:[i64] }:$z, (and:{ *:[i64] } i64:{ *:[i64] }:$x, (xor:{ *:[i64] } i64:{ *:[i64] }:$z, i64:{ *:[i64] }:$y))) - Complexity = 9
46210 : // Dst: (REG_SEQUENCE:{ *:[i64] } SReg_64:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub0:{ *:[i32] })), sub0:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub1:{ *:[i32] })), sub1:{ *:[i32] })
46211 : /* 99030*/ 0, /*End of Scope*/
46212 : /* 99031*/ /*Scope*/ 108|128,1/*236*/, /*->99269*/
46213 : /* 99033*/ OPC_MoveChild0,
46214 : /* 99034*/ OPC_CheckOpcode, TARGET_VAL(ISD::XOR),
46215 : /* 99037*/ OPC_Scope, 114, /*->99153*/ // 2 children in Scope
46216 : /* 99039*/ OPC_RecordChild0, // #1 = $y
46217 : /* 99040*/ OPC_CheckChild1Same, 0,
46218 : /* 99042*/ OPC_MoveParent,
46219 : /* 99043*/ OPC_RecordChild1, // #2 = $x
46220 : /* 99044*/ OPC_MoveParent,
46221 : /* 99045*/ OPC_CheckType, MVT::i64,
46222 : /* 99047*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
46223 : /* 99049*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
46224 : /* 99052*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46225 : /* 99055*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46226 : MVT::i32, 2/*#Ops*/, 2, 4, // Results = #5
46227 : /* 99063*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46228 : /* 99066*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46229 : MVT::i32, 2/*#Ops*/, 1, 6, // Results = #7
46230 : /* 99074*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46231 : /* 99077*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46232 : MVT::i32, 2/*#Ops*/, 0, 8, // Results = #9
46233 : /* 99085*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
46234 : MVT::i16, 3/*#Ops*/, 5, 7, 9, // Results = #10
46235 : /* 99094*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46236 : /* 99097*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46237 : /* 99100*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46238 : MVT::i32, 2/*#Ops*/, 2, 12, // Results = #13
46239 : /* 99108*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46240 : /* 99111*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46241 : MVT::i32, 2/*#Ops*/, 1, 14, // Results = #15
46242 : /* 99119*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46243 : /* 99122*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46244 : MVT::i32, 2/*#Ops*/, 0, 16, // Results = #17
46245 : /* 99130*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
46246 : MVT::i16, 3/*#Ops*/, 13, 15, 17, // Results = #18
46247 : /* 99139*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46248 : /* 99142*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
46249 : MVT::i64, 5/*#Ops*/, 3, 10, 11, 18, 19,
46250 : // Src: (xor:{ *:[i64] } i64:{ *:[i64] }:$z, (and:{ *:[i64] } (xor:{ *:[i64] } i64:{ *:[i64] }:$y, i64:{ *:[i64] }:$z), i64:{ *:[i64] }:$x)) - Complexity = 9
46251 : // Dst: (REG_SEQUENCE:{ *:[i64] } SReg_64:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub0:{ *:[i32] })), sub0:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub1:{ *:[i32] })), sub1:{ *:[i32] })
46252 : /* 99153*/ /*Scope*/ 114, /*->99268*/
46253 : /* 99154*/ OPC_CheckChild0Same, 0,
46254 : /* 99156*/ OPC_RecordChild1, // #1 = $y
46255 : /* 99157*/ OPC_MoveParent,
46256 : /* 99158*/ OPC_RecordChild1, // #2 = $x
46257 : /* 99159*/ OPC_MoveParent,
46258 : /* 99160*/ OPC_CheckType, MVT::i64,
46259 : /* 99162*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
46260 : /* 99164*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
46261 : /* 99167*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46262 : /* 99170*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46263 : MVT::i32, 2/*#Ops*/, 2, 4, // Results = #5
46264 : /* 99178*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46265 : /* 99181*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46266 : MVT::i32, 2/*#Ops*/, 1, 6, // Results = #7
46267 : /* 99189*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46268 : /* 99192*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46269 : MVT::i32, 2/*#Ops*/, 0, 8, // Results = #9
46270 : /* 99200*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
46271 : MVT::i16, 3/*#Ops*/, 5, 7, 9, // Results = #10
46272 : /* 99209*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46273 : /* 99212*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46274 : /* 99215*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46275 : MVT::i32, 2/*#Ops*/, 2, 12, // Results = #13
46276 : /* 99223*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46277 : /* 99226*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46278 : MVT::i32, 2/*#Ops*/, 1, 14, // Results = #15
46279 : /* 99234*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46280 : /* 99237*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46281 : MVT::i32, 2/*#Ops*/, 0, 16, // Results = #17
46282 : /* 99245*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
46283 : MVT::i16, 3/*#Ops*/, 13, 15, 17, // Results = #18
46284 : /* 99254*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46285 : /* 99257*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
46286 : MVT::i64, 5/*#Ops*/, 3, 10, 11, 18, 19,
46287 : // Src: (xor:{ *:[i64] } i64:{ *:[i64] }:$z, (and:{ *:[i64] } (xor:{ *:[i64] } i64:{ *:[i64] }:$z, i64:{ *:[i64] }:$y), i64:{ *:[i64] }:$x)) - Complexity = 9
46288 : // Dst: (REG_SEQUENCE:{ *:[i64] } SReg_64:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub0:{ *:[i32] })), sub0:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub1:{ *:[i32] })), sub1:{ *:[i32] })
46289 : /* 99268*/ 0, /*End of Scope*/
46290 : /* 99269*/ 0, /*End of Scope*/
46291 : /* 99270*/ /*Scope*/ 88|128,3/*472*/, /*->99744*/
46292 : /* 99272*/ OPC_MoveChild0,
46293 : /* 99273*/ OPC_CheckOpcode, TARGET_VAL(ISD::AND),
46294 : /* 99276*/ OPC_Scope, 103|128,1/*231*/, /*->99510*/ // 2 children in Scope
46295 : /* 99279*/ OPC_RecordChild0, // #0 = $x
46296 : /* 99280*/ OPC_MoveChild1,
46297 : /* 99281*/ OPC_CheckOpcode, TARGET_VAL(ISD::XOR),
46298 : /* 99284*/ OPC_RecordChild0, // #1 = $y
46299 : /* 99285*/ OPC_RecordChild1, // #2 = $z
46300 : /* 99286*/ OPC_MoveParent,
46301 : /* 99287*/ OPC_MoveParent,
46302 : /* 99288*/ OPC_CheckType, MVT::i64,
46303 : /* 99290*/ OPC_Scope, 108, /*->99400*/ // 2 children in Scope
46304 : /* 99292*/ OPC_CheckChild1Same, 2,
46305 : /* 99294*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
46306 : /* 99296*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
46307 : /* 99299*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46308 : /* 99302*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46309 : MVT::i32, 2/*#Ops*/, 0, 4, // Results = #5
46310 : /* 99310*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46311 : /* 99313*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46312 : MVT::i32, 2/*#Ops*/, 1, 6, // Results = #7
46313 : /* 99321*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46314 : /* 99324*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46315 : MVT::i32, 2/*#Ops*/, 2, 8, // Results = #9
46316 : /* 99332*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
46317 : MVT::i16, 3/*#Ops*/, 5, 7, 9, // Results = #10
46318 : /* 99341*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46319 : /* 99344*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46320 : /* 99347*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46321 : MVT::i32, 2/*#Ops*/, 0, 12, // Results = #13
46322 : /* 99355*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46323 : /* 99358*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46324 : MVT::i32, 2/*#Ops*/, 1, 14, // Results = #15
46325 : /* 99366*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46326 : /* 99369*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46327 : MVT::i32, 2/*#Ops*/, 2, 16, // Results = #17
46328 : /* 99377*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
46329 : MVT::i16, 3/*#Ops*/, 13, 15, 17, // Results = #18
46330 : /* 99386*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46331 : /* 99389*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
46332 : MVT::i64, 5/*#Ops*/, 3, 10, 11, 18, 19,
46333 : // Src: (xor:{ *:[i64] } (and:{ *:[i64] } i64:{ *:[i64] }:$x, (xor:{ *:[i64] } i64:{ *:[i64] }:$y, i64:{ *:[i64] }:$z)), i64:{ *:[i64] }:$z) - Complexity = 9
46334 : // Dst: (REG_SEQUENCE:{ *:[i64] } SReg_64:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub0:{ *:[i32] })), sub0:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub1:{ *:[i32] })), sub1:{ *:[i32] })
46335 : /* 99400*/ /*Scope*/ 108, /*->99509*/
46336 : /* 99401*/ OPC_CheckChild1Same, 1,
46337 : /* 99403*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
46338 : /* 99405*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
46339 : /* 99408*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46340 : /* 99411*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46341 : MVT::i32, 2/*#Ops*/, 0, 4, // Results = #5
46342 : /* 99419*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46343 : /* 99422*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46344 : MVT::i32, 2/*#Ops*/, 2, 6, // Results = #7
46345 : /* 99430*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46346 : /* 99433*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46347 : MVT::i32, 2/*#Ops*/, 1, 8, // Results = #9
46348 : /* 99441*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
46349 : MVT::i16, 3/*#Ops*/, 5, 7, 9, // Results = #10
46350 : /* 99450*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46351 : /* 99453*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46352 : /* 99456*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46353 : MVT::i32, 2/*#Ops*/, 0, 12, // Results = #13
46354 : /* 99464*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46355 : /* 99467*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46356 : MVT::i32, 2/*#Ops*/, 2, 14, // Results = #15
46357 : /* 99475*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46358 : /* 99478*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46359 : MVT::i32, 2/*#Ops*/, 1, 16, // Results = #17
46360 : /* 99486*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
46361 : MVT::i16, 3/*#Ops*/, 13, 15, 17, // Results = #18
46362 : /* 99495*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46363 : /* 99498*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
46364 : MVT::i64, 5/*#Ops*/, 3, 10, 11, 18, 19,
46365 : // Src: (xor:{ *:[i64] } (and:{ *:[i64] } i64:{ *:[i64] }:$x, (xor:{ *:[i64] } i64:{ *:[i64] }:$z, i64:{ *:[i64] }:$y)), i64:{ *:[i64] }:$z) - Complexity = 9
46366 : // Dst: (REG_SEQUENCE:{ *:[i64] } SReg_64:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub0:{ *:[i32] })), sub0:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub1:{ *:[i32] })), sub1:{ *:[i32] })
46367 : /* 99509*/ 0, /*End of Scope*/
46368 : /* 99510*/ /*Scope*/ 103|128,1/*231*/, /*->99743*/
46369 : /* 99512*/ OPC_MoveChild0,
46370 : /* 99513*/ OPC_CheckOpcode, TARGET_VAL(ISD::XOR),
46371 : /* 99516*/ OPC_RecordChild0, // #0 = $y
46372 : /* 99517*/ OPC_RecordChild1, // #1 = $z
46373 : /* 99518*/ OPC_MoveParent,
46374 : /* 99519*/ OPC_RecordChild1, // #2 = $x
46375 : /* 99520*/ OPC_MoveParent,
46376 : /* 99521*/ OPC_CheckType, MVT::i64,
46377 : /* 99523*/ OPC_Scope, 108, /*->99633*/ // 2 children in Scope
46378 : /* 99525*/ OPC_CheckChild1Same, 1,
46379 : /* 99527*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
46380 : /* 99529*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
46381 : /* 99532*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46382 : /* 99535*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46383 : MVT::i32, 2/*#Ops*/, 2, 4, // Results = #5
46384 : /* 99543*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46385 : /* 99546*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46386 : MVT::i32, 2/*#Ops*/, 0, 6, // Results = #7
46387 : /* 99554*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46388 : /* 99557*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46389 : MVT::i32, 2/*#Ops*/, 1, 8, // Results = #9
46390 : /* 99565*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
46391 : MVT::i16, 3/*#Ops*/, 5, 7, 9, // Results = #10
46392 : /* 99574*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46393 : /* 99577*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46394 : /* 99580*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46395 : MVT::i32, 2/*#Ops*/, 2, 12, // Results = #13
46396 : /* 99588*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46397 : /* 99591*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46398 : MVT::i32, 2/*#Ops*/, 0, 14, // Results = #15
46399 : /* 99599*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46400 : /* 99602*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46401 : MVT::i32, 2/*#Ops*/, 1, 16, // Results = #17
46402 : /* 99610*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
46403 : MVT::i16, 3/*#Ops*/, 13, 15, 17, // Results = #18
46404 : /* 99619*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46405 : /* 99622*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
46406 : MVT::i64, 5/*#Ops*/, 3, 10, 11, 18, 19,
46407 : // Src: (xor:{ *:[i64] } (and:{ *:[i64] } (xor:{ *:[i64] } i64:{ *:[i64] }:$y, i64:{ *:[i64] }:$z), i64:{ *:[i64] }:$x), i64:{ *:[i64] }:$z) - Complexity = 9
46408 : // Dst: (REG_SEQUENCE:{ *:[i64] } SReg_64:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub0:{ *:[i32] })), sub0:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub1:{ *:[i32] })), sub1:{ *:[i32] })
46409 : /* 99633*/ /*Scope*/ 108, /*->99742*/
46410 : /* 99634*/ OPC_CheckChild1Same, 0,
46411 : /* 99636*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
46412 : /* 99638*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
46413 : /* 99641*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46414 : /* 99644*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46415 : MVT::i32, 2/*#Ops*/, 2, 4, // Results = #5
46416 : /* 99652*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46417 : /* 99655*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46418 : MVT::i32, 2/*#Ops*/, 1, 6, // Results = #7
46419 : /* 99663*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46420 : /* 99666*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46421 : MVT::i32, 2/*#Ops*/, 0, 8, // Results = #9
46422 : /* 99674*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
46423 : MVT::i16, 3/*#Ops*/, 5, 7, 9, // Results = #10
46424 : /* 99683*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46425 : /* 99686*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46426 : /* 99689*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46427 : MVT::i32, 2/*#Ops*/, 2, 12, // Results = #13
46428 : /* 99697*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46429 : /* 99700*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46430 : MVT::i32, 2/*#Ops*/, 1, 14, // Results = #15
46431 : /* 99708*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46432 : /* 99711*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46433 : MVT::i32, 2/*#Ops*/, 0, 16, // Results = #17
46434 : /* 99719*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
46435 : MVT::i16, 3/*#Ops*/, 13, 15, 17, // Results = #18
46436 : /* 99728*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46437 : /* 99731*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
46438 : MVT::i64, 5/*#Ops*/, 3, 10, 11, 18, 19,
46439 : // Src: (xor:{ *:[i64] } (and:{ *:[i64] } (xor:{ *:[i64] } i64:{ *:[i64] }:$z, i64:{ *:[i64] }:$y), i64:{ *:[i64] }:$x), i64:{ *:[i64] }:$z) - Complexity = 9
46440 : // Dst: (REG_SEQUENCE:{ *:[i64] } SReg_64:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub0:{ *:[i32] })), sub0:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$x, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$y, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$z, sub1:{ *:[i32] })), sub1:{ *:[i32] })
46441 : /* 99742*/ 0, /*End of Scope*/
46442 : /* 99743*/ 0, /*End of Scope*/
46443 : /* 99744*/ /*Scope*/ 90|128,1/*218*/, /*->99964*/
46444 : /* 99746*/ OPC_RecordChild0, // #0 = $src0
46445 : /* 99747*/ OPC_Scope, 37, /*->99786*/ // 2 children in Scope
46446 : /* 99749*/ OPC_CheckChild1Integer, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/,
46447 : /* 99760*/ OPC_SwitchType /*2 cases */, 10, MVT::i32,// ->99773
46448 : /* 99763*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
46449 : /* 99765*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_NOT_B32), 0,
46450 : MVT::i32, MVT::i1, 1/*#Ops*/, 0,
46451 : // Src: (xor:{ *:[i32] } i32:{ *:[i32] }:$src0, -1:{ *:[i32] }) - Complexity = 8
46452 : // Dst: (S_NOT_B32:{ *:[i32] }:{ *:[i1] } i32:{ *:[i32] }:$src0)
46453 : /* 99773*/ /*SwitchType*/ 10, MVT::i64,// ->99785
46454 : /* 99775*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
46455 : /* 99777*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_NOT_B64), 0,
46456 : MVT::i64, MVT::i1, 1/*#Ops*/, 0,
46457 : // Src: (xor:{ *:[i64] } i64:{ *:[i64] }:$src0, -1:{ *:[i64] }) - Complexity = 8
46458 : // Dst: (S_NOT_B64:{ *:[i64] }:{ *:[i1] } i64:{ *:[i64] }:$src0)
46459 : /* 99785*/ 0, // EndSwitchType
46460 : /* 99786*/ /*Scope*/ 47|128,1/*175*/, /*->99963*/
46461 : /* 99788*/ OPC_RecordChild1, // #1 = $src1
46462 : /* 99789*/ OPC_Scope, 30, /*->99821*/ // 5 children in Scope
46463 : /* 99791*/ OPC_CheckPredicate, 3, // Predicate_anonymous_1808
46464 : /* 99793*/ OPC_SwitchType /*2 cases */, 11, MVT::i32,// ->99807
46465 : /* 99796*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
46466 : /* 99798*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_XOR_B32), 0,
46467 : MVT::i32, MVT::i1, 2/*#Ops*/, 0, 1,
46468 : // Src: (xor:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_1808>> - Complexity = 4
46469 : // Dst: (S_XOR_B32:{ *:[i32] }:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
46470 : /* 99807*/ /*SwitchType*/ 11, MVT::i64,// ->99820
46471 : /* 99809*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
46472 : /* 99811*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_XOR_B64), 0,
46473 : MVT::i64, MVT::i1, 2/*#Ops*/, 0, 1,
46474 : // Src: (xor:{ *:[i64] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)<<P:Predicate_anonymous_1808>> - Complexity = 4
46475 : // Dst: (S_XOR_B64:{ *:[i64] }:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
46476 : /* 99820*/ 0, // EndSwitchType
46477 : /* 99821*/ /*Scope*/ 100, /*->99922*/
46478 : /* 99822*/ OPC_CheckPredicate, 1, // Predicate_anonymous_2636
46479 : /* 99824*/ OPC_SwitchType /*2 cases */, 10, MVT::i32,// ->99837
46480 : /* 99827*/ OPC_CheckPatternPredicate, 15, // (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
46481 : /* 99829*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_XOR_B32_e32), 0,
46482 : MVT::i32, 2/*#Ops*/, 0, 1,
46483 : // Src: (xor:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_2636>> - Complexity = 4
46484 : // Dst: (V_XOR_B32_e32:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
46485 : /* 99837*/ /*SwitchType*/ 82, MVT::i64,// ->99921
46486 : /* 99839*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
46487 : /* 99841*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
46488 : /* 99844*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46489 : /* 99847*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46490 : MVT::i32, 2/*#Ops*/, 0, 3, // Results = #4
46491 : /* 99855*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46492 : /* 99858*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46493 : MVT::i32, 2/*#Ops*/, 1, 5, // Results = #6
46494 : /* 99866*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e32), 0,
46495 : MVT::i16, 2/*#Ops*/, 4, 6, // Results = #7
46496 : /* 99874*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46497 : /* 99877*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46498 : /* 99880*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46499 : MVT::i32, 2/*#Ops*/, 0, 9, // Results = #10
46500 : /* 99888*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46501 : /* 99891*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46502 : MVT::i32, 2/*#Ops*/, 1, 11, // Results = #12
46503 : /* 99899*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e32), 0,
46504 : MVT::i16, 2/*#Ops*/, 10, 12, // Results = #13
46505 : /* 99907*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46506 : /* 99910*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
46507 : MVT::i64, 5/*#Ops*/, 2, 7, 8, 13, 14,
46508 : // Src: (xor:{ *:[i64] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)<<P:Predicate_anonymous_2636>> - Complexity = 4
46509 : // Dst: (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, (V_XOR_B32_e32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$src0, sub0:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$src1, sub0:{ *:[i32] })), sub0:{ *:[i32] }, (V_XOR_B32_e32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$src0, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[i64] }:$src1, sub1:{ *:[i32] })), sub1:{ *:[i32] })
46510 : /* 99921*/ 0, // EndSwitchType
46511 : /* 99922*/ /*Scope*/ 12, /*->99935*/
46512 : /* 99923*/ OPC_CheckType, MVT::i16,
46513 : /* 99925*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
46514 : /* 99927*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
46515 : MVT::i16, 2/*#Ops*/, 0, 1,
46516 : // Src: (xor:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1) - Complexity = 3
46517 : // Dst: (V_XOR_B32_e64:{ *:[i16] } ?:{ *:[i16] }:$src0, ?:{ *:[i16] }:$src1)
46518 : /* 99935*/ /*Scope*/ 13, /*->99949*/
46519 : /* 99936*/ OPC_CheckType, MVT::i1,
46520 : /* 99938*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
46521 : /* 99940*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_XOR_B64), 0,
46522 : MVT::i1, MVT::i1, 2/*#Ops*/, 0, 1,
46523 : // Src: (xor:{ *:[i1] } i1:{ *:[i1] }:$src0, i1:{ *:[i1] }:$src1) - Complexity = 3
46524 : // Dst: (S_XOR_B64:{ *:[i1] }:{ *:[i1] } ?:{ *:[i1] }:$src0, ?:{ *:[i1] }:$src1)
46525 : /* 99949*/ /*Scope*/ 12, /*->99962*/
46526 : /* 99950*/ OPC_CheckType, MVT::i32,
46527 : /* 99952*/ OPC_CheckPatternPredicate, 15, // (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
46528 : /* 99954*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_XOR_B32_e64), 0,
46529 : MVT::i32, 2/*#Ops*/, 0, 1,
46530 : // Src: (xor:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1) - Complexity = -997
46531 : // Dst: (V_XOR_B32_e64:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
46532 : /* 99962*/ 0, /*End of Scope*/
46533 : /* 99963*/ 0, /*End of Scope*/
46534 : /* 99964*/ 0, /*End of Scope*/
46535 : /* 99965*/ /*SwitchOpcode*/ 39, TARGET_VAL(AMDGPUISD::FP_TO_FP16),// ->100007
46536 : /* 99968*/ OPC_RecordChild0, // #0 = $VOP3Mods:src0:src0_modifiers
46537 : /* 99969*/ OPC_CheckChild0Type, MVT::f32,
46538 : /* 99971*/ OPC_SwitchType /*2 cases */, 21, MVT::i32,// ->99995
46539 : /* 99974*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
46540 : /* 99976*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #1 #2
46541 : /* 99979*/ OPC_EmitInteger, MVT::i1, 0,
46542 : /* 99982*/ OPC_EmitInteger, MVT::i32, 0,
46543 : /* 99985*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_F16_F32_e64), 0,
46544 : MVT::i32, 4/*#Ops*/, 2, 1, 3, 4,
46545 : // Src: (AMDGPUfp_to_f16:{ *:[i32] } (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers)) - Complexity = 12
46546 : // Dst: (V_CVT_F16_F32_e64:{ *:[i32] } ?:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, 0:{ *:[i1] }, 0:{ *:[i32] })
46547 : /* 99995*/ /*SwitchType*/ 9, MVT::i16,// ->100006
46548 : /* 99997*/ OPC_CheckPatternPredicate, 6, // (Subtarget->has16BitInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
46549 : /* 99999*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_F16_F32_e32), 0,
46550 : MVT::i16, 1/*#Ops*/, 0,
46551 : // Src: (AMDGPUfp_to_f16:{ *:[i16] } f32:{ *:[f32] }:$src) - Complexity = 3
46552 : // Dst: (V_CVT_F16_F32_e32:{ *:[i16] } ?:{ *:[f32] }:$src)
46553 : /*100006*/ 0, // EndSwitchType
46554 : /*100007*/ /*SwitchOpcode*/ 19|128,1/*147*/, TARGET_VAL(ISD::FP_TO_UINT),// ->100158
46555 : /*100011*/ OPC_RecordChild0, // #0 = $VOP3Mods:src0:src0_modifiers
46556 : /*100012*/ OPC_Scope, 50, /*->100064*/ // 3 children in Scope
46557 : /*100014*/ OPC_CheckChild0Type, MVT::f32,
46558 : /*100016*/ OPC_SwitchType /*2 cases */, 29, MVT::i1,// ->100048
46559 : /*100019*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
46560 : /*100021*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #1 #2
46561 : /*100024*/ OPC_EmitInteger, MVT::i32, 0,
46562 : /*100027*/ OPC_EmitInteger, MVT::i32, 0|128,0|128,0|128,124|128,3/*1065353216*/,
46563 : /*100034*/ OPC_EmitInteger, MVT::i1, 0,
46564 : /*100037*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_EQ_F32_e64), 0,
46565 : MVT::i1, 5/*#Ops*/, 3, 4, 2, 1, 5,
46566 : // Src: (fp_to_uint:{ *:[i1] } (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers)) - Complexity = 12
46567 : // Dst: (V_CMP_EQ_F32_e64:{ *:[i1] } 0:{ *:[i32] }, 1065353216:{ *:[i32] }, ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f32] }:$src0, 0:{ *:[i1] })
46568 : /*100048*/ /*SwitchType*/ 13, MVT::i32,// ->100063
46569 : /*100050*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
46570 : /*100053*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_U32_F32_e64), 0,
46571 : MVT::i32, 4/*#Ops*/, 2, 1, 3, 4,
46572 : // Src: (fp_to_uint:{ *:[i32] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
46573 : // Dst: (V_CVT_U32_F32_e64:{ *:[i32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
46574 : /*100063*/ 0, // EndSwitchType
46575 : /*100064*/ /*Scope*/ 54, /*->100119*/
46576 : /*100065*/ OPC_CheckChild0Type, MVT::f64,
46577 : /*100067*/ OPC_SwitchType /*2 cases */, 33, MVT::i1,// ->100103
46578 : /*100070*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
46579 : /*100072*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #1 #2
46580 : /*100075*/ OPC_EmitInteger, MVT::i32, 0,
46581 : /*100078*/ OPC_EmitInteger, MVT::i64, 0|128,0|128,0|128,0|128,0|128,0|128,0|128,120|128,63/*4607182418800017408*/,
46582 : /*100089*/ OPC_EmitInteger, MVT::i1, 0,
46583 : /*100092*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_EQ_F64_e64), 0,
46584 : MVT::i1, 5/*#Ops*/, 3, 4, 2, 1, 5,
46585 : // Src: (fp_to_uint:{ *:[i1] } (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers)) - Complexity = 12
46586 : // Dst: (V_CMP_EQ_F64_e64:{ *:[i1] } 0:{ *:[i32] }, 4607182418800017408:{ *:[i64] }, ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f64] }:$src0, 0:{ *:[i1] })
46587 : /*100103*/ /*SwitchType*/ 13, MVT::i32,// ->100118
46588 : /*100105*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
46589 : /*100108*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_U32_F64_e64), 0,
46590 : MVT::i32, 4/*#Ops*/, 2, 1, 3, 4,
46591 : // Src: (fp_to_uint:{ *:[i32] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
46592 : // Dst: (V_CVT_U32_F64_e64:{ *:[i32] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
46593 : /*100118*/ 0, // EndSwitchType
46594 : /*100119*/ /*Scope*/ 37, /*->100157*/
46595 : /*100120*/ OPC_CheckChild0Type, MVT::f16,
46596 : /*100122*/ OPC_SwitchType /*2 cases */, 16, MVT::i32,// ->100141
46597 : /*100125*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
46598 : /*100127*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_CVT_F32_F16_e32), 0,
46599 : MVT::i16, 1/*#Ops*/, 0, // Results = #1
46600 : /*100134*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_U32_F32_e32), 0,
46601 : MVT::i32, 1/*#Ops*/, 1,
46602 : // Src: (fp_to_uint:{ *:[i32] } f16:{ *:[f16] }:$src) - Complexity = 3
46603 : // Dst: (V_CVT_U32_F32_e32:{ *:[i32] } (V_CVT_F32_F16_e32:{ *:[i16] } ?:{ *:[f16] }:$src))
46604 : /*100141*/ /*SwitchType*/ 13, MVT::i16,// ->100156
46605 : /*100143*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
46606 : /*100146*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_U16_F16_e64), 0,
46607 : MVT::i16, 4/*#Ops*/, 2, 1, 3, 4,
46608 : // Src: (fp_to_uint:{ *:[i16] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
46609 : // Dst: (V_CVT_U16_F16_e64:{ *:[i16] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
46610 : /*100156*/ 0, // EndSwitchType
46611 : /*100157*/ 0, /*End of Scope*/
46612 : /*100158*/ /*SwitchOpcode*/ 124|128,1/*252*/, TARGET_VAL(ISD::FP_TO_SINT),// ->100414
46613 : /*100162*/ OPC_Scope, 96, /*->100260*/ // 3 children in Scope
46614 : /*100164*/ OPC_RecordChild0, // #0 = $VOP3Mods:src0:src0_modifiers
46615 : /*100165*/ OPC_SwitchType /*2 cases */, 71, MVT::i1,// ->100239
46616 : /*100168*/ OPC_Scope, 31, /*->100201*/ // 2 children in Scope
46617 : /*100170*/ OPC_CheckChild0Type, MVT::f32,
46618 : /*100172*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
46619 : /*100174*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #1 #2
46620 : /*100177*/ OPC_EmitInteger, MVT::i32, 0,
46621 : /*100180*/ OPC_EmitInteger, MVT::i32, 0|128,0|128,0|128,124|128,11/*3212836864*/,
46622 : /*100187*/ OPC_EmitInteger, MVT::i1, 0,
46623 : /*100190*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_EQ_F32_e64), 0,
46624 : MVT::i1, 5/*#Ops*/, 3, 4, 2, 1, 5,
46625 : // Src: (fp_to_sint:{ *:[i1] } (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers)) - Complexity = 12
46626 : // Dst: (V_CMP_EQ_F32_e64:{ *:[i1] } 0:{ *:[i32] }, 3212836864:{ *:[i32] }, ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f32] }:$src0, 0:{ *:[i1] })
46627 : /*100201*/ /*Scope*/ 36, /*->100238*/
46628 : /*100202*/ OPC_CheckChild0Type, MVT::f64,
46629 : /*100204*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
46630 : /*100206*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #1 #2
46631 : /*100209*/ OPC_EmitInteger, MVT::i32, 0,
46632 : /*100212*/ OPC_EmitInteger, MVT::i64, 0|128,0|128,0|128,0|128,0|128,0|128,0|128,120|128,63|128,1/*13830554455654793216*/,
46633 : /*100224*/ OPC_EmitInteger, MVT::i1, 0,
46634 : /*100227*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_EQ_F64_e64), 0,
46635 : MVT::i1, 5/*#Ops*/, 3, 4, 2, 1, 5,
46636 : // Src: (fp_to_sint:{ *:[i1] } (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers)) - Complexity = 12
46637 : // Dst: (V_CMP_EQ_F64_e64:{ *:[i1] } 0:{ *:[i32] }, -4616189618054758400:{ *:[i64] }, ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f64] }:$src0, 0:{ *:[i1] })
46638 : /*100238*/ 0, /*End of Scope*/
46639 : /*100239*/ /*SwitchType*/ 18, MVT::i32,// ->100259
46640 : /*100241*/ OPC_CheckChild0Type, MVT::f16,
46641 : /*100243*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
46642 : /*100245*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_CVT_F32_F16_e32), 0,
46643 : MVT::i16, 1/*#Ops*/, 0, // Results = #1
46644 : /*100252*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_I32_F32_e32), 0,
46645 : MVT::i32, 1/*#Ops*/, 1,
46646 : // Src: (fp_to_sint:{ *:[i32] } f16:{ *:[f16] }:$src) - Complexity = 3
46647 : // Dst: (V_CVT_I32_F32_e32:{ *:[i32] } (V_CVT_F32_F16_e32:{ *:[i16] } ?:{ *:[f16] }:$src))
46648 : /*100259*/ 0, // EndSwitchType
46649 : /*100260*/ /*Scope*/ 95, /*->100356*/
46650 : /*100261*/ OPC_MoveChild0,
46651 : /*100262*/ OPC_CheckOpcode, TARGET_VAL(ISD::FFLOOR),
46652 : /*100265*/ OPC_Scope, 66, /*->100333*/ // 2 children in Scope
46653 : /*100267*/ OPC_MoveChild0,
46654 : /*100268*/ OPC_CheckOpcode, TARGET_VAL(ISD::FADD),
46655 : /*100271*/ OPC_Scope, 29, /*->100302*/ // 2 children in Scope
46656 : /*100273*/ OPC_RecordChild0, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
46657 : /*100274*/ OPC_MoveChild1,
46658 : /*100275*/ OPC_CheckOpcode, TARGET_VAL(ISD::ConstantFP),
46659 : /*100278*/ OPC_CheckPredicate, 63, // Predicate_FP_HALF
46660 : /*100280*/ OPC_MoveParent,
46661 : /*100281*/ OPC_MoveParent,
46662 : /*100282*/ OPC_CheckType, MVT::f32,
46663 : /*100284*/ OPC_MoveParent,
46664 : /*100285*/ OPC_CheckPredicate, 64, // Predicate_cvt_rpi_i32_f32
46665 : /*100287*/ OPC_CheckType, MVT::i32,
46666 : /*100289*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
46667 : /*100292*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_RPI_I32_F32_e64), 0,
46668 : MVT::i32, 4/*#Ops*/, 2, 1, 3, 4,
46669 : // Src: (fp_to_sint:{ *:[i32] } (ffloor:{ *:[f32] } (fadd:{ *:[f32] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (fpimm:{ *:[f32] })<<P:Predicate_FP_HALF>>)))<<P:Predicate_cvt_rpi_i32_f32>> - Complexity = -971
46670 : // Dst: (V_CVT_RPI_I32_F32_e64:{ *:[i32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
46671 : /*100302*/ /*Scope*/ 29, /*->100332*/
46672 : /*100303*/ OPC_MoveChild0,
46673 : /*100304*/ OPC_CheckOpcode, TARGET_VAL(ISD::ConstantFP),
46674 : /*100307*/ OPC_CheckPredicate, 63, // Predicate_FP_HALF
46675 : /*100309*/ OPC_MoveParent,
46676 : /*100310*/ OPC_RecordChild1, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
46677 : /*100311*/ OPC_MoveParent,
46678 : /*100312*/ OPC_CheckType, MVT::f32,
46679 : /*100314*/ OPC_MoveParent,
46680 : /*100315*/ OPC_CheckPredicate, 64, // Predicate_cvt_rpi_i32_f32
46681 : /*100317*/ OPC_CheckType, MVT::i32,
46682 : /*100319*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
46683 : /*100322*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_RPI_I32_F32_e64), 0,
46684 : MVT::i32, 4/*#Ops*/, 2, 1, 3, 4,
46685 : // Src: (fp_to_sint:{ *:[i32] } (ffloor:{ *:[f32] } (fadd:{ *:[f32] } (fpimm:{ *:[f32] })<<P:Predicate_FP_HALF>>, (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod))))<<P:Predicate_cvt_rpi_i32_f32>> - Complexity = -971
46686 : // Dst: (V_CVT_RPI_I32_F32_e64:{ *:[i32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
46687 : /*100332*/ 0, /*End of Scope*/
46688 : /*100333*/ /*Scope*/ 21, /*->100355*/
46689 : /*100334*/ OPC_RecordChild0, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
46690 : /*100335*/ OPC_CheckType, MVT::f32,
46691 : /*100337*/ OPC_MoveParent,
46692 : /*100338*/ OPC_CheckPredicate, 65, // Predicate_cvt_flr_i32_f32
46693 : /*100340*/ OPC_CheckType, MVT::i32,
46694 : /*100342*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
46695 : /*100345*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_FLR_I32_F32_e64), 0,
46696 : MVT::i32, 4/*#Ops*/, 2, 1, 3, 4,
46697 : // Src: (fp_to_sint:{ *:[i32] } (ffloor:{ *:[f32] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)))<<P:Predicate_cvt_flr_i32_f32>> - Complexity = -978
46698 : // Dst: (V_CVT_FLR_I32_F32_e64:{ *:[i32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
46699 : /*100355*/ 0, /*End of Scope*/
46700 : /*100356*/ /*Scope*/ 56, /*->100413*/
46701 : /*100357*/ OPC_RecordChild0, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
46702 : /*100358*/ OPC_SwitchType /*2 cases */, 34, MVT::i32,// ->100395
46703 : /*100361*/ OPC_Scope, 15, /*->100378*/ // 2 children in Scope
46704 : /*100363*/ OPC_CheckChild0Type, MVT::f64,
46705 : /*100365*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
46706 : /*100368*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_I32_F64_e64), 0,
46707 : MVT::i32, 4/*#Ops*/, 2, 1, 3, 4,
46708 : // Src: (fp_to_sint:{ *:[i32] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
46709 : // Dst: (V_CVT_I32_F64_e64:{ *:[i32] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
46710 : /*100378*/ /*Scope*/ 15, /*->100394*/
46711 : /*100379*/ OPC_CheckChild0Type, MVT::f32,
46712 : /*100381*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
46713 : /*100384*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_I32_F32_e64), 0,
46714 : MVT::i32, 4/*#Ops*/, 2, 1, 3, 4,
46715 : // Src: (fp_to_sint:{ *:[i32] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
46716 : // Dst: (V_CVT_I32_F32_e64:{ *:[i32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
46717 : /*100394*/ 0, /*End of Scope*/
46718 : /*100395*/ /*SwitchType*/ 15, MVT::i16,// ->100412
46719 : /*100397*/ OPC_CheckChild0Type, MVT::f16,
46720 : /*100399*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
46721 : /*100402*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_I16_F16_e64), 0,
46722 : MVT::i16, 4/*#Ops*/, 2, 1, 3, 4,
46723 : // Src: (fp_to_sint:{ *:[i16] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
46724 : // Dst: (V_CVT_I16_F16_e64:{ *:[i16] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
46725 : /*100412*/ 0, // EndSwitchType
46726 : /*100413*/ 0, /*End of Scope*/
46727 : /*100414*/ /*SwitchOpcode*/ 25|128,9/*1177*/, TARGET_VAL(ISD::EXTRACT_VECTOR_ELT),// ->101595
46728 : /*100418*/ OPC_RecordChild0, // #0 = $src
46729 : /*100419*/ OPC_SwitchType /*2 cases */, 72|128,4/*584*/, MVT::i32,// ->101007
46730 : /*100423*/ OPC_Scope, 68, /*->100493*/ // 4 children in Scope
46731 : /*100425*/ OPC_CheckChild0Type, MVT::v2i32,
46732 : /*100427*/ OPC_Scope, 15, /*->100444*/ // 4 children in Scope
46733 : /*100429*/ OPC_RecordChild1, // #1 = $MOVRELOffset:idx:offset
46734 : /*100430*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
46735 : /*100432*/ OPC_CheckComplexPat, /*CP*/22, /*#*/1, // SelectMOVRELOffset:$ #2 #3
46736 : /*100435*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::SI_INDIRECT_SRC_V2), 0,
46737 : MVT::i32, 3/*#Ops*/, 0, 2, 3,
46738 : // Src: (extractelt:{ *:[i32] } v2i32:{ *:[v2i32] }:$src, (MOVRELOffset:{ *:[iPTR] } i32:{ *:[i32] }:$idx, (imm:{ *:[i32] }):$offset)) - Complexity = 12
46739 : // Dst: (SI_INDIRECT_SRC_V2:{ *:[i32] } ?:{ *:[v2i32] }:$src, ?:{ *:[i32] }:$idx, (imm:{ *:[i32] }):$offset)
46740 : /*100444*/ /*Scope*/ 15, /*->100460*/
46741 : /*100445*/ OPC_CheckChild1Integer, 0,
46742 : /*100447*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
46743 : /*100449*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46744 : /*100452*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46745 : MVT::i32, 2/*#Ops*/, 0, 1,
46746 : // Src: (extractelt:{ *:[i32] } v2i32:{ *:[v2i32] }:$src, 0:{ *:[iPTR] }) - Complexity = 8
46747 : // Dst: (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v2i32] }:$src, sub0:{ *:[i32] })
46748 : /*100460*/ /*Scope*/ 15, /*->100476*/
46749 : /*100461*/ OPC_CheckChild1Integer, 1,
46750 : /*100463*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
46751 : /*100465*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46752 : /*100468*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46753 : MVT::i32, 2/*#Ops*/, 0, 1,
46754 : // Src: (extractelt:{ *:[i32] } v2i32:{ *:[v2i32] }:$src, 1:{ *:[iPTR] }) - Complexity = 8
46755 : // Dst: (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v2i32] }:$src, sub1:{ *:[i32] })
46756 : /*100476*/ /*Scope*/ 15, /*->100492*/
46757 : /*100477*/ OPC_CheckChild1Integer, 2,
46758 : /*100479*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
46759 : /*100481*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
46760 : /*100484*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46761 : MVT::i32, 2/*#Ops*/, 0, 1,
46762 : // Src: (extractelt:{ *:[i32] } v2i32:{ *:[v2i32] }:$src, 2:{ *:[iPTR] }) - Complexity = 8
46763 : // Dst: (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v2i32] }:$src, sub2:{ *:[i32] })
46764 : /*100492*/ 0, /*End of Scope*/
46765 : /*100493*/ /*Scope*/ 84, /*->100578*/
46766 : /*100494*/ OPC_CheckChild0Type, MVT::v4i32,
46767 : /*100496*/ OPC_Scope, 15, /*->100513*/ // 5 children in Scope
46768 : /*100498*/ OPC_RecordChild1, // #1 = $MOVRELOffset:idx:offset
46769 : /*100499*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
46770 : /*100501*/ OPC_CheckComplexPat, /*CP*/22, /*#*/1, // SelectMOVRELOffset:$ #2 #3
46771 : /*100504*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::SI_INDIRECT_SRC_V4), 0,
46772 : MVT::i32, 3/*#Ops*/, 0, 2, 3,
46773 : // Src: (extractelt:{ *:[i32] } v4i32:{ *:[v4i32] }:$src, (MOVRELOffset:{ *:[iPTR] } i32:{ *:[i32] }:$idx, (imm:{ *:[i32] }):$offset)) - Complexity = 12
46774 : // Dst: (SI_INDIRECT_SRC_V4:{ *:[i32] } ?:{ *:[v4i32] }:$src, ?:{ *:[i32] }:$idx, (imm:{ *:[i32] }):$offset)
46775 : /*100513*/ /*Scope*/ 15, /*->100529*/
46776 : /*100514*/ OPC_CheckChild1Integer, 0,
46777 : /*100516*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
46778 : /*100518*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46779 : /*100521*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46780 : MVT::i32, 2/*#Ops*/, 0, 1,
46781 : // Src: (extractelt:{ *:[i32] } v4i32:{ *:[v4i32] }:$src, 0:{ *:[iPTR] }) - Complexity = 8
46782 : // Dst: (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v4i32] }:$src, sub0:{ *:[i32] })
46783 : /*100529*/ /*Scope*/ 15, /*->100545*/
46784 : /*100530*/ OPC_CheckChild1Integer, 1,
46785 : /*100532*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
46786 : /*100534*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46787 : /*100537*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46788 : MVT::i32, 2/*#Ops*/, 0, 1,
46789 : // Src: (extractelt:{ *:[i32] } v4i32:{ *:[v4i32] }:$src, 1:{ *:[iPTR] }) - Complexity = 8
46790 : // Dst: (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v4i32] }:$src, sub1:{ *:[i32] })
46791 : /*100545*/ /*Scope*/ 15, /*->100561*/
46792 : /*100546*/ OPC_CheckChild1Integer, 2,
46793 : /*100548*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
46794 : /*100550*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
46795 : /*100553*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46796 : MVT::i32, 2/*#Ops*/, 0, 1,
46797 : // Src: (extractelt:{ *:[i32] } v4i32:{ *:[v4i32] }:$src, 2:{ *:[iPTR] }) - Complexity = 8
46798 : // Dst: (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v4i32] }:$src, sub2:{ *:[i32] })
46799 : /*100561*/ /*Scope*/ 15, /*->100577*/
46800 : /*100562*/ OPC_CheckChild1Integer, 3,
46801 : /*100564*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
46802 : /*100566*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub3,
46803 : /*100569*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46804 : MVT::i32, 2/*#Ops*/, 0, 1,
46805 : // Src: (extractelt:{ *:[i32] } v4i32:{ *:[v4i32] }:$src, 3:{ *:[iPTR] }) - Complexity = 8
46806 : // Dst: (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v4i32] }:$src, sub3:{ *:[i32] })
46807 : /*100577*/ 0, /*End of Scope*/
46808 : /*100578*/ /*Scope*/ 20|128,1/*148*/, /*->100728*/
46809 : /*100580*/ OPC_CheckChild0Type, MVT::v8i32,
46810 : /*100582*/ OPC_Scope, 15, /*->100599*/ // 9 children in Scope
46811 : /*100584*/ OPC_RecordChild1, // #1 = $MOVRELOffset:idx:offset
46812 : /*100585*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
46813 : /*100587*/ OPC_CheckComplexPat, /*CP*/22, /*#*/1, // SelectMOVRELOffset:$ #2 #3
46814 : /*100590*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::SI_INDIRECT_SRC_V8), 0,
46815 : MVT::i32, 3/*#Ops*/, 0, 2, 3,
46816 : // Src: (extractelt:{ *:[i32] } v8i32:{ *:[v8i32] }:$src, (MOVRELOffset:{ *:[iPTR] } i32:{ *:[i32] }:$idx, (imm:{ *:[i32] }):$offset)) - Complexity = 12
46817 : // Dst: (SI_INDIRECT_SRC_V8:{ *:[i32] } ?:{ *:[v8i32] }:$src, ?:{ *:[i32] }:$idx, (imm:{ *:[i32] }):$offset)
46818 : /*100599*/ /*Scope*/ 15, /*->100615*/
46819 : /*100600*/ OPC_CheckChild1Integer, 0,
46820 : /*100602*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
46821 : /*100604*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46822 : /*100607*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46823 : MVT::i32, 2/*#Ops*/, 0, 1,
46824 : // Src: (extractelt:{ *:[i32] } v8i32:{ *:[v8i32] }:$src, 0:{ *:[iPTR] }) - Complexity = 8
46825 : // Dst: (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v8i32] }:$src, sub0:{ *:[i32] })
46826 : /*100615*/ /*Scope*/ 15, /*->100631*/
46827 : /*100616*/ OPC_CheckChild1Integer, 1,
46828 : /*100618*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
46829 : /*100620*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46830 : /*100623*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46831 : MVT::i32, 2/*#Ops*/, 0, 1,
46832 : // Src: (extractelt:{ *:[i32] } v8i32:{ *:[v8i32] }:$src, 1:{ *:[iPTR] }) - Complexity = 8
46833 : // Dst: (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v8i32] }:$src, sub1:{ *:[i32] })
46834 : /*100631*/ /*Scope*/ 15, /*->100647*/
46835 : /*100632*/ OPC_CheckChild1Integer, 2,
46836 : /*100634*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
46837 : /*100636*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
46838 : /*100639*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46839 : MVT::i32, 2/*#Ops*/, 0, 1,
46840 : // Src: (extractelt:{ *:[i32] } v8i32:{ *:[v8i32] }:$src, 2:{ *:[iPTR] }) - Complexity = 8
46841 : // Dst: (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v8i32] }:$src, sub2:{ *:[i32] })
46842 : /*100647*/ /*Scope*/ 15, /*->100663*/
46843 : /*100648*/ OPC_CheckChild1Integer, 3,
46844 : /*100650*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
46845 : /*100652*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub3,
46846 : /*100655*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46847 : MVT::i32, 2/*#Ops*/, 0, 1,
46848 : // Src: (extractelt:{ *:[i32] } v8i32:{ *:[v8i32] }:$src, 3:{ *:[iPTR] }) - Complexity = 8
46849 : // Dst: (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v8i32] }:$src, sub3:{ *:[i32] })
46850 : /*100663*/ /*Scope*/ 15, /*->100679*/
46851 : /*100664*/ OPC_CheckChild1Integer, 4,
46852 : /*100666*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
46853 : /*100668*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub4,
46854 : /*100671*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46855 : MVT::i32, 2/*#Ops*/, 0, 1,
46856 : // Src: (extractelt:{ *:[i32] } v8i32:{ *:[v8i32] }:$src, 4:{ *:[iPTR] }) - Complexity = 8
46857 : // Dst: (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v8i32] }:$src, sub4:{ *:[i32] })
46858 : /*100679*/ /*Scope*/ 15, /*->100695*/
46859 : /*100680*/ OPC_CheckChild1Integer, 5,
46860 : /*100682*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
46861 : /*100684*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub5,
46862 : /*100687*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46863 : MVT::i32, 2/*#Ops*/, 0, 1,
46864 : // Src: (extractelt:{ *:[i32] } v8i32:{ *:[v8i32] }:$src, 5:{ *:[iPTR] }) - Complexity = 8
46865 : // Dst: (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v8i32] }:$src, sub5:{ *:[i32] })
46866 : /*100695*/ /*Scope*/ 15, /*->100711*/
46867 : /*100696*/ OPC_CheckChild1Integer, 6,
46868 : /*100698*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
46869 : /*100700*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub6,
46870 : /*100703*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46871 : MVT::i32, 2/*#Ops*/, 0, 1,
46872 : // Src: (extractelt:{ *:[i32] } v8i32:{ *:[v8i32] }:$src, 6:{ *:[iPTR] }) - Complexity = 8
46873 : // Dst: (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v8i32] }:$src, sub6:{ *:[i32] })
46874 : /*100711*/ /*Scope*/ 15, /*->100727*/
46875 : /*100712*/ OPC_CheckChild1Integer, 7,
46876 : /*100714*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
46877 : /*100716*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub7,
46878 : /*100719*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46879 : MVT::i32, 2/*#Ops*/, 0, 1,
46880 : // Src: (extractelt:{ *:[i32] } v8i32:{ *:[v8i32] }:$src, 7:{ *:[iPTR] }) - Complexity = 8
46881 : // Dst: (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v8i32] }:$src, sub7:{ *:[i32] })
46882 : /*100727*/ 0, /*End of Scope*/
46883 : /*100728*/ /*Scope*/ 20|128,2/*276*/, /*->101006*/
46884 : /*100730*/ OPC_CheckChild0Type, MVT::v16i32,
46885 : /*100732*/ OPC_Scope, 15, /*->100749*/ // 17 children in Scope
46886 : /*100734*/ OPC_RecordChild1, // #1 = $MOVRELOffset:idx:offset
46887 : /*100735*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
46888 : /*100737*/ OPC_CheckComplexPat, /*CP*/22, /*#*/1, // SelectMOVRELOffset:$ #2 #3
46889 : /*100740*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::SI_INDIRECT_SRC_V16), 0,
46890 : MVT::i32, 3/*#Ops*/, 0, 2, 3,
46891 : // Src: (extractelt:{ *:[i32] } v16i32:{ *:[v16i32] }:$src, (MOVRELOffset:{ *:[iPTR] } i32:{ *:[i32] }:$idx, (imm:{ *:[i32] }):$offset)) - Complexity = 12
46892 : // Dst: (SI_INDIRECT_SRC_V16:{ *:[i32] } ?:{ *:[v16i32] }:$src, ?:{ *:[i32] }:$idx, (imm:{ *:[i32] }):$offset)
46893 : /*100749*/ /*Scope*/ 15, /*->100765*/
46894 : /*100750*/ OPC_CheckChild1Integer, 0,
46895 : /*100752*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
46896 : /*100754*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
46897 : /*100757*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46898 : MVT::i32, 2/*#Ops*/, 0, 1,
46899 : // Src: (extractelt:{ *:[i32] } v16i32:{ *:[v16i32] }:$src, 0:{ *:[iPTR] }) - Complexity = 8
46900 : // Dst: (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v16i32] }:$src, sub0:{ *:[i32] })
46901 : /*100765*/ /*Scope*/ 15, /*->100781*/
46902 : /*100766*/ OPC_CheckChild1Integer, 1,
46903 : /*100768*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
46904 : /*100770*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
46905 : /*100773*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46906 : MVT::i32, 2/*#Ops*/, 0, 1,
46907 : // Src: (extractelt:{ *:[i32] } v16i32:{ *:[v16i32] }:$src, 1:{ *:[iPTR] }) - Complexity = 8
46908 : // Dst: (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v16i32] }:$src, sub1:{ *:[i32] })
46909 : /*100781*/ /*Scope*/ 15, /*->100797*/
46910 : /*100782*/ OPC_CheckChild1Integer, 2,
46911 : /*100784*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
46912 : /*100786*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
46913 : /*100789*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46914 : MVT::i32, 2/*#Ops*/, 0, 1,
46915 : // Src: (extractelt:{ *:[i32] } v16i32:{ *:[v16i32] }:$src, 2:{ *:[iPTR] }) - Complexity = 8
46916 : // Dst: (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v16i32] }:$src, sub2:{ *:[i32] })
46917 : /*100797*/ /*Scope*/ 15, /*->100813*/
46918 : /*100798*/ OPC_CheckChild1Integer, 3,
46919 : /*100800*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
46920 : /*100802*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub3,
46921 : /*100805*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46922 : MVT::i32, 2/*#Ops*/, 0, 1,
46923 : // Src: (extractelt:{ *:[i32] } v16i32:{ *:[v16i32] }:$src, 3:{ *:[iPTR] }) - Complexity = 8
46924 : // Dst: (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v16i32] }:$src, sub3:{ *:[i32] })
46925 : /*100813*/ /*Scope*/ 15, /*->100829*/
46926 : /*100814*/ OPC_CheckChild1Integer, 4,
46927 : /*100816*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
46928 : /*100818*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub4,
46929 : /*100821*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46930 : MVT::i32, 2/*#Ops*/, 0, 1,
46931 : // Src: (extractelt:{ *:[i32] } v16i32:{ *:[v16i32] }:$src, 4:{ *:[iPTR] }) - Complexity = 8
46932 : // Dst: (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v16i32] }:$src, sub4:{ *:[i32] })
46933 : /*100829*/ /*Scope*/ 15, /*->100845*/
46934 : /*100830*/ OPC_CheckChild1Integer, 5,
46935 : /*100832*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
46936 : /*100834*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub5,
46937 : /*100837*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46938 : MVT::i32, 2/*#Ops*/, 0, 1,
46939 : // Src: (extractelt:{ *:[i32] } v16i32:{ *:[v16i32] }:$src, 5:{ *:[iPTR] }) - Complexity = 8
46940 : // Dst: (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v16i32] }:$src, sub5:{ *:[i32] })
46941 : /*100845*/ /*Scope*/ 15, /*->100861*/
46942 : /*100846*/ OPC_CheckChild1Integer, 6,
46943 : /*100848*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
46944 : /*100850*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub6,
46945 : /*100853*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46946 : MVT::i32, 2/*#Ops*/, 0, 1,
46947 : // Src: (extractelt:{ *:[i32] } v16i32:{ *:[v16i32] }:$src, 6:{ *:[iPTR] }) - Complexity = 8
46948 : // Dst: (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v16i32] }:$src, sub6:{ *:[i32] })
46949 : /*100861*/ /*Scope*/ 15, /*->100877*/
46950 : /*100862*/ OPC_CheckChild1Integer, 7,
46951 : /*100864*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
46952 : /*100866*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub7,
46953 : /*100869*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46954 : MVT::i32, 2/*#Ops*/, 0, 1,
46955 : // Src: (extractelt:{ *:[i32] } v16i32:{ *:[v16i32] }:$src, 7:{ *:[iPTR] }) - Complexity = 8
46956 : // Dst: (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v16i32] }:$src, sub7:{ *:[i32] })
46957 : /*100877*/ /*Scope*/ 15, /*->100893*/
46958 : /*100878*/ OPC_CheckChild1Integer, 8,
46959 : /*100880*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
46960 : /*100882*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub8,
46961 : /*100885*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46962 : MVT::i32, 2/*#Ops*/, 0, 1,
46963 : // Src: (extractelt:{ *:[i32] } v16i32:{ *:[v16i32] }:$src, 8:{ *:[iPTR] }) - Complexity = 8
46964 : // Dst: (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v16i32] }:$src, sub8:{ *:[i32] })
46965 : /*100893*/ /*Scope*/ 15, /*->100909*/
46966 : /*100894*/ OPC_CheckChild1Integer, 9,
46967 : /*100896*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
46968 : /*100898*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub9,
46969 : /*100901*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46970 : MVT::i32, 2/*#Ops*/, 0, 1,
46971 : // Src: (extractelt:{ *:[i32] } v16i32:{ *:[v16i32] }:$src, 9:{ *:[iPTR] }) - Complexity = 8
46972 : // Dst: (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v16i32] }:$src, sub9:{ *:[i32] })
46973 : /*100909*/ /*Scope*/ 15, /*->100925*/
46974 : /*100910*/ OPC_CheckChild1Integer, 10,
46975 : /*100912*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
46976 : /*100914*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub10,
46977 : /*100917*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46978 : MVT::i32, 2/*#Ops*/, 0, 1,
46979 : // Src: (extractelt:{ *:[i32] } v16i32:{ *:[v16i32] }:$src, 10:{ *:[iPTR] }) - Complexity = 8
46980 : // Dst: (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v16i32] }:$src, sub10:{ *:[i32] })
46981 : /*100925*/ /*Scope*/ 15, /*->100941*/
46982 : /*100926*/ OPC_CheckChild1Integer, 11,
46983 : /*100928*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
46984 : /*100930*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub11,
46985 : /*100933*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46986 : MVT::i32, 2/*#Ops*/, 0, 1,
46987 : // Src: (extractelt:{ *:[i32] } v16i32:{ *:[v16i32] }:$src, 11:{ *:[iPTR] }) - Complexity = 8
46988 : // Dst: (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v16i32] }:$src, sub11:{ *:[i32] })
46989 : /*100941*/ /*Scope*/ 15, /*->100957*/
46990 : /*100942*/ OPC_CheckChild1Integer, 12,
46991 : /*100944*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
46992 : /*100946*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub12,
46993 : /*100949*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
46994 : MVT::i32, 2/*#Ops*/, 0, 1,
46995 : // Src: (extractelt:{ *:[i32] } v16i32:{ *:[v16i32] }:$src, 12:{ *:[iPTR] }) - Complexity = 8
46996 : // Dst: (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v16i32] }:$src, sub12:{ *:[i32] })
46997 : /*100957*/ /*Scope*/ 15, /*->100973*/
46998 : /*100958*/ OPC_CheckChild1Integer, 13,
46999 : /*100960*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
47000 : /*100962*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub13,
47001 : /*100965*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
47002 : MVT::i32, 2/*#Ops*/, 0, 1,
47003 : // Src: (extractelt:{ *:[i32] } v16i32:{ *:[v16i32] }:$src, 13:{ *:[iPTR] }) - Complexity = 8
47004 : // Dst: (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v16i32] }:$src, sub13:{ *:[i32] })
47005 : /*100973*/ /*Scope*/ 15, /*->100989*/
47006 : /*100974*/ OPC_CheckChild1Integer, 14,
47007 : /*100976*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
47008 : /*100978*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub14,
47009 : /*100981*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
47010 : MVT::i32, 2/*#Ops*/, 0, 1,
47011 : // Src: (extractelt:{ *:[i32] } v16i32:{ *:[v16i32] }:$src, 14:{ *:[iPTR] }) - Complexity = 8
47012 : // Dst: (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v16i32] }:$src, sub14:{ *:[i32] })
47013 : /*100989*/ /*Scope*/ 15, /*->101005*/
47014 : /*100990*/ OPC_CheckChild1Integer, 15,
47015 : /*100992*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
47016 : /*100994*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub15,
47017 : /*100997*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
47018 : MVT::i32, 2/*#Ops*/, 0, 1,
47019 : // Src: (extractelt:{ *:[i32] } v16i32:{ *:[v16i32] }:$src, 15:{ *:[iPTR] }) - Complexity = 8
47020 : // Dst: (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[v16i32] }:$src, sub15:{ *:[i32] })
47021 : /*101005*/ 0, /*End of Scope*/
47022 : /*101006*/ 0, /*End of Scope*/
47023 : /*101007*/ /*SwitchType*/ 72|128,4/*584*/, MVT::f32,// ->101594
47024 : /*101010*/ OPC_Scope, 68, /*->101080*/ // 4 children in Scope
47025 : /*101012*/ OPC_CheckChild0Type, MVT::v2f32,
47026 : /*101014*/ OPC_Scope, 15, /*->101031*/ // 4 children in Scope
47027 : /*101016*/ OPC_RecordChild1, // #1 = $MOVRELOffset:idx:offset
47028 : /*101017*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
47029 : /*101019*/ OPC_CheckComplexPat, /*CP*/22, /*#*/1, // SelectMOVRELOffset:$ #2 #3
47030 : /*101022*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::SI_INDIRECT_SRC_V2), 0,
47031 : MVT::f32, 3/*#Ops*/, 0, 2, 3,
47032 : // Src: (extractelt:{ *:[f32] } v2f32:{ *:[v2f32] }:$src, (MOVRELOffset:{ *:[iPTR] } i32:{ *:[i32] }:$idx, (imm:{ *:[i32] }):$offset)) - Complexity = 12
47033 : // Dst: (SI_INDIRECT_SRC_V2:{ *:[f32] } ?:{ *:[v2f32] }:$src, ?:{ *:[i32] }:$idx, (imm:{ *:[i32] }):$offset)
47034 : /*101031*/ /*Scope*/ 15, /*->101047*/
47035 : /*101032*/ OPC_CheckChild1Integer, 0,
47036 : /*101034*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
47037 : /*101036*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
47038 : /*101039*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
47039 : MVT::f32, 2/*#Ops*/, 0, 1,
47040 : // Src: (extractelt:{ *:[f32] } v2f32:{ *:[v2f32] }:$src, 0:{ *:[iPTR] }) - Complexity = 8
47041 : // Dst: (EXTRACT_SUBREG:{ *:[f32] } ?:{ *:[v2f32] }:$src, sub0:{ *:[i32] })
47042 : /*101047*/ /*Scope*/ 15, /*->101063*/
47043 : /*101048*/ OPC_CheckChild1Integer, 1,
47044 : /*101050*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
47045 : /*101052*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
47046 : /*101055*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
47047 : MVT::f32, 2/*#Ops*/, 0, 1,
47048 : // Src: (extractelt:{ *:[f32] } v2f32:{ *:[v2f32] }:$src, 1:{ *:[iPTR] }) - Complexity = 8
47049 : // Dst: (EXTRACT_SUBREG:{ *:[f32] } ?:{ *:[v2f32] }:$src, sub1:{ *:[i32] })
47050 : /*101063*/ /*Scope*/ 15, /*->101079*/
47051 : /*101064*/ OPC_CheckChild1Integer, 2,
47052 : /*101066*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
47053 : /*101068*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
47054 : /*101071*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
47055 : MVT::f32, 2/*#Ops*/, 0, 1,
47056 : // Src: (extractelt:{ *:[f32] } v2f32:{ *:[v2f32] }:$src, 2:{ *:[iPTR] }) - Complexity = 8
47057 : // Dst: (EXTRACT_SUBREG:{ *:[f32] } ?:{ *:[v2f32] }:$src, sub2:{ *:[i32] })
47058 : /*101079*/ 0, /*End of Scope*/
47059 : /*101080*/ /*Scope*/ 84, /*->101165*/
47060 : /*101081*/ OPC_CheckChild0Type, MVT::v4f32,
47061 : /*101083*/ OPC_Scope, 15, /*->101100*/ // 5 children in Scope
47062 : /*101085*/ OPC_RecordChild1, // #1 = $MOVRELOffset:idx:offset
47063 : /*101086*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
47064 : /*101088*/ OPC_CheckComplexPat, /*CP*/22, /*#*/1, // SelectMOVRELOffset:$ #2 #3
47065 : /*101091*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::SI_INDIRECT_SRC_V4), 0,
47066 : MVT::f32, 3/*#Ops*/, 0, 2, 3,
47067 : // Src: (extractelt:{ *:[f32] } v4f32:{ *:[v4f32] }:$src, (MOVRELOffset:{ *:[iPTR] } i32:{ *:[i32] }:$idx, (imm:{ *:[i32] }):$offset)) - Complexity = 12
47068 : // Dst: (SI_INDIRECT_SRC_V4:{ *:[f32] } ?:{ *:[v4f32] }:$src, ?:{ *:[i32] }:$idx, (imm:{ *:[i32] }):$offset)
47069 : /*101100*/ /*Scope*/ 15, /*->101116*/
47070 : /*101101*/ OPC_CheckChild1Integer, 0,
47071 : /*101103*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
47072 : /*101105*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
47073 : /*101108*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
47074 : MVT::f32, 2/*#Ops*/, 0, 1,
47075 : // Src: (extractelt:{ *:[f32] } v4f32:{ *:[v4f32] }:$src, 0:{ *:[iPTR] }) - Complexity = 8
47076 : // Dst: (EXTRACT_SUBREG:{ *:[f32] } ?:{ *:[v4f32] }:$src, sub0:{ *:[i32] })
47077 : /*101116*/ /*Scope*/ 15, /*->101132*/
47078 : /*101117*/ OPC_CheckChild1Integer, 1,
47079 : /*101119*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
47080 : /*101121*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
47081 : /*101124*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
47082 : MVT::f32, 2/*#Ops*/, 0, 1,
47083 : // Src: (extractelt:{ *:[f32] } v4f32:{ *:[v4f32] }:$src, 1:{ *:[iPTR] }) - Complexity = 8
47084 : // Dst: (EXTRACT_SUBREG:{ *:[f32] } ?:{ *:[v4f32] }:$src, sub1:{ *:[i32] })
47085 : /*101132*/ /*Scope*/ 15, /*->101148*/
47086 : /*101133*/ OPC_CheckChild1Integer, 2,
47087 : /*101135*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
47088 : /*101137*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
47089 : /*101140*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
47090 : MVT::f32, 2/*#Ops*/, 0, 1,
47091 : // Src: (extractelt:{ *:[f32] } v4f32:{ *:[v4f32] }:$src, 2:{ *:[iPTR] }) - Complexity = 8
47092 : // Dst: (EXTRACT_SUBREG:{ *:[f32] } ?:{ *:[v4f32] }:$src, sub2:{ *:[i32] })
47093 : /*101148*/ /*Scope*/ 15, /*->101164*/
47094 : /*101149*/ OPC_CheckChild1Integer, 3,
47095 : /*101151*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
47096 : /*101153*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub3,
47097 : /*101156*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
47098 : MVT::f32, 2/*#Ops*/, 0, 1,
47099 : // Src: (extractelt:{ *:[f32] } v4f32:{ *:[v4f32] }:$src, 3:{ *:[iPTR] }) - Complexity = 8
47100 : // Dst: (EXTRACT_SUBREG:{ *:[f32] } ?:{ *:[v4f32] }:$src, sub3:{ *:[i32] })
47101 : /*101164*/ 0, /*End of Scope*/
47102 : /*101165*/ /*Scope*/ 20|128,1/*148*/, /*->101315*/
47103 : /*101167*/ OPC_CheckChild0Type, MVT::v8f32,
47104 : /*101169*/ OPC_Scope, 15, /*->101186*/ // 9 children in Scope
47105 : /*101171*/ OPC_RecordChild1, // #1 = $MOVRELOffset:idx:offset
47106 : /*101172*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
47107 : /*101174*/ OPC_CheckComplexPat, /*CP*/22, /*#*/1, // SelectMOVRELOffset:$ #2 #3
47108 : /*101177*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::SI_INDIRECT_SRC_V8), 0,
47109 : MVT::f32, 3/*#Ops*/, 0, 2, 3,
47110 : // Src: (extractelt:{ *:[f32] } v8f32:{ *:[v8f32] }:$src, (MOVRELOffset:{ *:[iPTR] } i32:{ *:[i32] }:$idx, (imm:{ *:[i32] }):$offset)) - Complexity = 12
47111 : // Dst: (SI_INDIRECT_SRC_V8:{ *:[f32] } ?:{ *:[v8f32] }:$src, ?:{ *:[i32] }:$idx, (imm:{ *:[i32] }):$offset)
47112 : /*101186*/ /*Scope*/ 15, /*->101202*/
47113 : /*101187*/ OPC_CheckChild1Integer, 0,
47114 : /*101189*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
47115 : /*101191*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
47116 : /*101194*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
47117 : MVT::f32, 2/*#Ops*/, 0, 1,
47118 : // Src: (extractelt:{ *:[f32] } v8f32:{ *:[v8f32] }:$src, 0:{ *:[iPTR] }) - Complexity = 8
47119 : // Dst: (EXTRACT_SUBREG:{ *:[f32] } ?:{ *:[v8f32] }:$src, sub0:{ *:[i32] })
47120 : /*101202*/ /*Scope*/ 15, /*->101218*/
47121 : /*101203*/ OPC_CheckChild1Integer, 1,
47122 : /*101205*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
47123 : /*101207*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
47124 : /*101210*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
47125 : MVT::f32, 2/*#Ops*/, 0, 1,
47126 : // Src: (extractelt:{ *:[f32] } v8f32:{ *:[v8f32] }:$src, 1:{ *:[iPTR] }) - Complexity = 8
47127 : // Dst: (EXTRACT_SUBREG:{ *:[f32] } ?:{ *:[v8f32] }:$src, sub1:{ *:[i32] })
47128 : /*101218*/ /*Scope*/ 15, /*->101234*/
47129 : /*101219*/ OPC_CheckChild1Integer, 2,
47130 : /*101221*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
47131 : /*101223*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
47132 : /*101226*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
47133 : MVT::f32, 2/*#Ops*/, 0, 1,
47134 : // Src: (extractelt:{ *:[f32] } v8f32:{ *:[v8f32] }:$src, 2:{ *:[iPTR] }) - Complexity = 8
47135 : // Dst: (EXTRACT_SUBREG:{ *:[f32] } ?:{ *:[v8f32] }:$src, sub2:{ *:[i32] })
47136 : /*101234*/ /*Scope*/ 15, /*->101250*/
47137 : /*101235*/ OPC_CheckChild1Integer, 3,
47138 : /*101237*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
47139 : /*101239*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub3,
47140 : /*101242*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
47141 : MVT::f32, 2/*#Ops*/, 0, 1,
47142 : // Src: (extractelt:{ *:[f32] } v8f32:{ *:[v8f32] }:$src, 3:{ *:[iPTR] }) - Complexity = 8
47143 : // Dst: (EXTRACT_SUBREG:{ *:[f32] } ?:{ *:[v8f32] }:$src, sub3:{ *:[i32] })
47144 : /*101250*/ /*Scope*/ 15, /*->101266*/
47145 : /*101251*/ OPC_CheckChild1Integer, 4,
47146 : /*101253*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
47147 : /*101255*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub4,
47148 : /*101258*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
47149 : MVT::f32, 2/*#Ops*/, 0, 1,
47150 : // Src: (extractelt:{ *:[f32] } v8f32:{ *:[v8f32] }:$src, 4:{ *:[iPTR] }) - Complexity = 8
47151 : // Dst: (EXTRACT_SUBREG:{ *:[f32] } ?:{ *:[v8f32] }:$src, sub4:{ *:[i32] })
47152 : /*101266*/ /*Scope*/ 15, /*->101282*/
47153 : /*101267*/ OPC_CheckChild1Integer, 5,
47154 : /*101269*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
47155 : /*101271*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub5,
47156 : /*101274*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
47157 : MVT::f32, 2/*#Ops*/, 0, 1,
47158 : // Src: (extractelt:{ *:[f32] } v8f32:{ *:[v8f32] }:$src, 5:{ *:[iPTR] }) - Complexity = 8
47159 : // Dst: (EXTRACT_SUBREG:{ *:[f32] } ?:{ *:[v8f32] }:$src, sub5:{ *:[i32] })
47160 : /*101282*/ /*Scope*/ 15, /*->101298*/
47161 : /*101283*/ OPC_CheckChild1Integer, 6,
47162 : /*101285*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
47163 : /*101287*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub6,
47164 : /*101290*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
47165 : MVT::f32, 2/*#Ops*/, 0, 1,
47166 : // Src: (extractelt:{ *:[f32] } v8f32:{ *:[v8f32] }:$src, 6:{ *:[iPTR] }) - Complexity = 8
47167 : // Dst: (EXTRACT_SUBREG:{ *:[f32] } ?:{ *:[v8f32] }:$src, sub6:{ *:[i32] })
47168 : /*101298*/ /*Scope*/ 15, /*->101314*/
47169 : /*101299*/ OPC_CheckChild1Integer, 7,
47170 : /*101301*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
47171 : /*101303*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub7,
47172 : /*101306*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
47173 : MVT::f32, 2/*#Ops*/, 0, 1,
47174 : // Src: (extractelt:{ *:[f32] } v8f32:{ *:[v8f32] }:$src, 7:{ *:[iPTR] }) - Complexity = 8
47175 : // Dst: (EXTRACT_SUBREG:{ *:[f32] } ?:{ *:[v8f32] }:$src, sub7:{ *:[i32] })
47176 : /*101314*/ 0, /*End of Scope*/
47177 : /*101315*/ /*Scope*/ 20|128,2/*276*/, /*->101593*/
47178 : /*101317*/ OPC_CheckChild0Type, MVT::v16f32,
47179 : /*101319*/ OPC_Scope, 15, /*->101336*/ // 17 children in Scope
47180 : /*101321*/ OPC_RecordChild1, // #1 = $MOVRELOffset:idx:offset
47181 : /*101322*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
47182 : /*101324*/ OPC_CheckComplexPat, /*CP*/22, /*#*/1, // SelectMOVRELOffset:$ #2 #3
47183 : /*101327*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::SI_INDIRECT_SRC_V16), 0,
47184 : MVT::f32, 3/*#Ops*/, 0, 2, 3,
47185 : // Src: (extractelt:{ *:[f32] } v16f32:{ *:[v16f32] }:$src, (MOVRELOffset:{ *:[iPTR] } i32:{ *:[i32] }:$idx, (imm:{ *:[i32] }):$offset)) - Complexity = 12
47186 : // Dst: (SI_INDIRECT_SRC_V16:{ *:[f32] } ?:{ *:[v16f32] }:$src, ?:{ *:[i32] }:$idx, (imm:{ *:[i32] }):$offset)
47187 : /*101336*/ /*Scope*/ 15, /*->101352*/
47188 : /*101337*/ OPC_CheckChild1Integer, 0,
47189 : /*101339*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
47190 : /*101341*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
47191 : /*101344*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
47192 : MVT::f32, 2/*#Ops*/, 0, 1,
47193 : // Src: (extractelt:{ *:[f32] } v16f32:{ *:[v16f32] }:$src, 0:{ *:[iPTR] }) - Complexity = 8
47194 : // Dst: (EXTRACT_SUBREG:{ *:[f32] } ?:{ *:[v16f32] }:$src, sub0:{ *:[i32] })
47195 : /*101352*/ /*Scope*/ 15, /*->101368*/
47196 : /*101353*/ OPC_CheckChild1Integer, 1,
47197 : /*101355*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
47198 : /*101357*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
47199 : /*101360*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
47200 : MVT::f32, 2/*#Ops*/, 0, 1,
47201 : // Src: (extractelt:{ *:[f32] } v16f32:{ *:[v16f32] }:$src, 1:{ *:[iPTR] }) - Complexity = 8
47202 : // Dst: (EXTRACT_SUBREG:{ *:[f32] } ?:{ *:[v16f32] }:$src, sub1:{ *:[i32] })
47203 : /*101368*/ /*Scope*/ 15, /*->101384*/
47204 : /*101369*/ OPC_CheckChild1Integer, 2,
47205 : /*101371*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
47206 : /*101373*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
47207 : /*101376*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
47208 : MVT::f32, 2/*#Ops*/, 0, 1,
47209 : // Src: (extractelt:{ *:[f32] } v16f32:{ *:[v16f32] }:$src, 2:{ *:[iPTR] }) - Complexity = 8
47210 : // Dst: (EXTRACT_SUBREG:{ *:[f32] } ?:{ *:[v16f32] }:$src, sub2:{ *:[i32] })
47211 : /*101384*/ /*Scope*/ 15, /*->101400*/
47212 : /*101385*/ OPC_CheckChild1Integer, 3,
47213 : /*101387*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
47214 : /*101389*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub3,
47215 : /*101392*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
47216 : MVT::f32, 2/*#Ops*/, 0, 1,
47217 : // Src: (extractelt:{ *:[f32] } v16f32:{ *:[v16f32] }:$src, 3:{ *:[iPTR] }) - Complexity = 8
47218 : // Dst: (EXTRACT_SUBREG:{ *:[f32] } ?:{ *:[v16f32] }:$src, sub3:{ *:[i32] })
47219 : /*101400*/ /*Scope*/ 15, /*->101416*/
47220 : /*101401*/ OPC_CheckChild1Integer, 4,
47221 : /*101403*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
47222 : /*101405*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub4,
47223 : /*101408*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
47224 : MVT::f32, 2/*#Ops*/, 0, 1,
47225 : // Src: (extractelt:{ *:[f32] } v16f32:{ *:[v16f32] }:$src, 4:{ *:[iPTR] }) - Complexity = 8
47226 : // Dst: (EXTRACT_SUBREG:{ *:[f32] } ?:{ *:[v16f32] }:$src, sub4:{ *:[i32] })
47227 : /*101416*/ /*Scope*/ 15, /*->101432*/
47228 : /*101417*/ OPC_CheckChild1Integer, 5,
47229 : /*101419*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
47230 : /*101421*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub5,
47231 : /*101424*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
47232 : MVT::f32, 2/*#Ops*/, 0, 1,
47233 : // Src: (extractelt:{ *:[f32] } v16f32:{ *:[v16f32] }:$src, 5:{ *:[iPTR] }) - Complexity = 8
47234 : // Dst: (EXTRACT_SUBREG:{ *:[f32] } ?:{ *:[v16f32] }:$src, sub5:{ *:[i32] })
47235 : /*101432*/ /*Scope*/ 15, /*->101448*/
47236 : /*101433*/ OPC_CheckChild1Integer, 6,
47237 : /*101435*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
47238 : /*101437*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub6,
47239 : /*101440*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
47240 : MVT::f32, 2/*#Ops*/, 0, 1,
47241 : // Src: (extractelt:{ *:[f32] } v16f32:{ *:[v16f32] }:$src, 6:{ *:[iPTR] }) - Complexity = 8
47242 : // Dst: (EXTRACT_SUBREG:{ *:[f32] } ?:{ *:[v16f32] }:$src, sub6:{ *:[i32] })
47243 : /*101448*/ /*Scope*/ 15, /*->101464*/
47244 : /*101449*/ OPC_CheckChild1Integer, 7,
47245 : /*101451*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
47246 : /*101453*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub7,
47247 : /*101456*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
47248 : MVT::f32, 2/*#Ops*/, 0, 1,
47249 : // Src: (extractelt:{ *:[f32] } v16f32:{ *:[v16f32] }:$src, 7:{ *:[iPTR] }) - Complexity = 8
47250 : // Dst: (EXTRACT_SUBREG:{ *:[f32] } ?:{ *:[v16f32] }:$src, sub7:{ *:[i32] })
47251 : /*101464*/ /*Scope*/ 15, /*->101480*/
47252 : /*101465*/ OPC_CheckChild1Integer, 8,
47253 : /*101467*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
47254 : /*101469*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub8,
47255 : /*101472*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
47256 : MVT::f32, 2/*#Ops*/, 0, 1,
47257 : // Src: (extractelt:{ *:[f32] } v16f32:{ *:[v16f32] }:$src, 8:{ *:[iPTR] }) - Complexity = 8
47258 : // Dst: (EXTRACT_SUBREG:{ *:[f32] } ?:{ *:[v16f32] }:$src, sub8:{ *:[i32] })
47259 : /*101480*/ /*Scope*/ 15, /*->101496*/
47260 : /*101481*/ OPC_CheckChild1Integer, 9,
47261 : /*101483*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
47262 : /*101485*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub9,
47263 : /*101488*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
47264 : MVT::f32, 2/*#Ops*/, 0, 1,
47265 : // Src: (extractelt:{ *:[f32] } v16f32:{ *:[v16f32] }:$src, 9:{ *:[iPTR] }) - Complexity = 8
47266 : // Dst: (EXTRACT_SUBREG:{ *:[f32] } ?:{ *:[v16f32] }:$src, sub9:{ *:[i32] })
47267 : /*101496*/ /*Scope*/ 15, /*->101512*/
47268 : /*101497*/ OPC_CheckChild1Integer, 10,
47269 : /*101499*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
47270 : /*101501*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub10,
47271 : /*101504*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
47272 : MVT::f32, 2/*#Ops*/, 0, 1,
47273 : // Src: (extractelt:{ *:[f32] } v16f32:{ *:[v16f32] }:$src, 10:{ *:[iPTR] }) - Complexity = 8
47274 : // Dst: (EXTRACT_SUBREG:{ *:[f32] } ?:{ *:[v16f32] }:$src, sub10:{ *:[i32] })
47275 : /*101512*/ /*Scope*/ 15, /*->101528*/
47276 : /*101513*/ OPC_CheckChild1Integer, 11,
47277 : /*101515*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
47278 : /*101517*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub11,
47279 : /*101520*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
47280 : MVT::f32, 2/*#Ops*/, 0, 1,
47281 : // Src: (extractelt:{ *:[f32] } v16f32:{ *:[v16f32] }:$src, 11:{ *:[iPTR] }) - Complexity = 8
47282 : // Dst: (EXTRACT_SUBREG:{ *:[f32] } ?:{ *:[v16f32] }:$src, sub11:{ *:[i32] })
47283 : /*101528*/ /*Scope*/ 15, /*->101544*/
47284 : /*101529*/ OPC_CheckChild1Integer, 12,
47285 : /*101531*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
47286 : /*101533*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub12,
47287 : /*101536*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
47288 : MVT::f32, 2/*#Ops*/, 0, 1,
47289 : // Src: (extractelt:{ *:[f32] } v16f32:{ *:[v16f32] }:$src, 12:{ *:[iPTR] }) - Complexity = 8
47290 : // Dst: (EXTRACT_SUBREG:{ *:[f32] } ?:{ *:[v16f32] }:$src, sub12:{ *:[i32] })
47291 : /*101544*/ /*Scope*/ 15, /*->101560*/
47292 : /*101545*/ OPC_CheckChild1Integer, 13,
47293 : /*101547*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
47294 : /*101549*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub13,
47295 : /*101552*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
47296 : MVT::f32, 2/*#Ops*/, 0, 1,
47297 : // Src: (extractelt:{ *:[f32] } v16f32:{ *:[v16f32] }:$src, 13:{ *:[iPTR] }) - Complexity = 8
47298 : // Dst: (EXTRACT_SUBREG:{ *:[f32] } ?:{ *:[v16f32] }:$src, sub13:{ *:[i32] })
47299 : /*101560*/ /*Scope*/ 15, /*->101576*/
47300 : /*101561*/ OPC_CheckChild1Integer, 14,
47301 : /*101563*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
47302 : /*101565*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub14,
47303 : /*101568*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
47304 : MVT::f32, 2/*#Ops*/, 0, 1,
47305 : // Src: (extractelt:{ *:[f32] } v16f32:{ *:[v16f32] }:$src, 14:{ *:[iPTR] }) - Complexity = 8
47306 : // Dst: (EXTRACT_SUBREG:{ *:[f32] } ?:{ *:[v16f32] }:$src, sub14:{ *:[i32] })
47307 : /*101576*/ /*Scope*/ 15, /*->101592*/
47308 : /*101577*/ OPC_CheckChild1Integer, 15,
47309 : /*101579*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
47310 : /*101581*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub15,
47311 : /*101584*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
47312 : MVT::f32, 2/*#Ops*/, 0, 1,
47313 : // Src: (extractelt:{ *:[f32] } v16f32:{ *:[v16f32] }:$src, 15:{ *:[iPTR] }) - Complexity = 8
47314 : // Dst: (EXTRACT_SUBREG:{ *:[f32] } ?:{ *:[v16f32] }:$src, sub15:{ *:[i32] })
47315 : /*101592*/ 0, /*End of Scope*/
47316 : /*101593*/ 0, /*End of Scope*/
47317 : /*101594*/ 0, // EndSwitchType
47318 : /*101595*/ /*SwitchOpcode*/ 29, TARGET_VAL(ISD::ATOMIC_FENCE),// ->101627
47319 : /*101598*/ OPC_RecordNode, // #0 = 'atomic_fence' chained node
47320 : /*101599*/ OPC_RecordChild1, // #1 = $ordering
47321 : /*101600*/ OPC_MoveChild1,
47322 : /*101601*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
47323 : /*101604*/ OPC_CheckType, MVT::i32,
47324 : /*101606*/ OPC_MoveParent,
47325 : /*101607*/ OPC_RecordChild2, // #2 = $scope
47326 : /*101608*/ OPC_MoveChild2,
47327 : /*101609*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
47328 : /*101612*/ OPC_MoveParent,
47329 : /*101613*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
47330 : /*101615*/ OPC_EmitMergeInputChains1_0,
47331 : /*101616*/ OPC_EmitConvertToTarget, 1,
47332 : /*101618*/ OPC_EmitConvertToTarget, 2,
47333 : /*101620*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::ATOMIC_FENCE), 0|OPFL_Chain,
47334 : 2/*#Ops*/, 3, 4,
47335 : // Src: (atomic_fence (imm:{ *:[i32] }):$ordering, (imm:{ *:[i32] }):$scope) - Complexity = 9
47336 : // Dst: (ATOMIC_FENCE (imm:{ *:[i32] }):$ordering, (imm:{ *:[i32] }):$scope)
47337 : /*101627*/ /*SwitchOpcode*/ 25, TARGET_VAL(AMDGPUISD::PC_ADD_REL_OFFSET),// ->101655
47338 : /*101630*/ OPC_RecordChild0, // #0 = $ptr_lo
47339 : /*101631*/ OPC_MoveChild0,
47340 : /*101632*/ OPC_CheckOpcode, TARGET_VAL(ISD::TargetGlobalAddress),
47341 : /*101635*/ OPC_MoveParent,
47342 : /*101636*/ OPC_RecordChild1, // #1 = $ptr_hi
47343 : /*101637*/ OPC_MoveChild1,
47344 : /*101638*/ OPC_CheckOpcode, TARGET_VAL(ISD::TargetGlobalAddress),
47345 : /*101641*/ OPC_MoveParent,
47346 : /*101642*/ OPC_CheckType, MVT::i64,
47347 : /*101644*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
47348 : /*101646*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::SI_PC_ADD_REL_OFFSET), 0,
47349 : MVT::i64, MVT::i1, 2/*#Ops*/, 0, 1,
47350 : // Src: (SIpc_add_rel_offset:{ *:[i64] } (tglobaladdr:{ *:[i64] }):$ptr_lo, (tglobaladdr:{ *:[i64] }):$ptr_hi) - Complexity = 9
47351 : // Dst: (SI_PC_ADD_REL_OFFSET:{ *:[i64] }:{ *:[i1] } (tglobaladdr:{ *:[i64] }):$ptr_lo, (tglobaladdr:{ *:[i64] }):$ptr_hi)
47352 : /*101655*/ /*SwitchOpcode*/ 23, TARGET_VAL(ISD::CALLSEQ_START),// ->101681
47353 : /*101658*/ OPC_RecordNode, // #0 = 'callseq_start' chained node
47354 : /*101659*/ OPC_RecordChild1, // #1 = $amt0
47355 : /*101660*/ OPC_MoveChild1,
47356 : /*101661*/ OPC_CheckOpcode, TARGET_VAL(ISD::TargetConstant),
47357 : /*101664*/ OPC_MoveParent,
47358 : /*101665*/ OPC_RecordChild2, // #2 = $amt1
47359 : /*101666*/ OPC_MoveChild2,
47360 : /*101667*/ OPC_CheckOpcode, TARGET_VAL(ISD::TargetConstant),
47361 : /*101670*/ OPC_MoveParent,
47362 : /*101671*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
47363 : /*101673*/ OPC_EmitMergeInputChains1_0,
47364 : /*101674*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::ADJCALLSTACKUP), 0|OPFL_Chain|OPFL_GlueOutput,
47365 : 2/*#Ops*/, 1, 2,
47366 : // Src: (callseq_start (timm:{ *:[i32] }):$amt0, (timm:{ *:[i32] }):$amt1) - Complexity = 9
47367 : // Dst: (ADJCALLSTACKUP (timm:{ *:[i32] }):$amt0, (timm:{ *:[i32] }):$amt1)
47368 : /*101681*/ /*SwitchOpcode*/ 24, TARGET_VAL(ISD::CALLSEQ_END),// ->101708
47369 : /*101684*/ OPC_RecordNode, // #0 = 'callseq_end' chained node
47370 : /*101685*/ OPC_CaptureGlueInput,
47371 : /*101686*/ OPC_RecordChild1, // #1 = $amt1
47372 : /*101687*/ OPC_MoveChild1,
47373 : /*101688*/ OPC_CheckOpcode, TARGET_VAL(ISD::TargetConstant),
47374 : /*101691*/ OPC_MoveParent,
47375 : /*101692*/ OPC_RecordChild2, // #2 = $amt2
47376 : /*101693*/ OPC_MoveChild2,
47377 : /*101694*/ OPC_CheckOpcode, TARGET_VAL(ISD::TargetConstant),
47378 : /*101697*/ OPC_MoveParent,
47379 : /*101698*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
47380 : /*101700*/ OPC_EmitMergeInputChains1_0,
47381 : /*101701*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::ADJCALLSTACKDOWN), 0|OPFL_Chain|OPFL_GlueInput|OPFL_GlueOutput,
47382 : 2/*#Ops*/, 1, 2,
47383 : // Src: (callseq_end (timm:{ *:[i32] }):$amt1, (timm:{ *:[i32] }):$amt2) - Complexity = 9
47384 : // Dst: (ADJCALLSTACKDOWN (timm:{ *:[i32] }):$amt1, (timm:{ *:[i32] }):$amt2)
47385 : /*101708*/ /*SwitchOpcode*/ 50, TARGET_VAL(AMDGPUISD::KILL),// ->101761
47386 : /*101711*/ OPC_RecordNode, // #0 = 'AMDGPUkill' chained node
47387 : /*101712*/ OPC_Scope, 27, /*->101741*/ // 2 children in Scope
47388 : /*101714*/ OPC_CheckChild1Integer, 0|128,0|128,0|128,124|128,123|128,127|128,127|128,127|128,127|128,1/*18446744072627421184*/,
47389 : /*101725*/ OPC_CheckChild1Type, MVT::i32,
47390 : /*101727*/ OPC_EmitMergeInputChains1_0,
47391 : /*101728*/ OPC_EmitInteger, MVT::i1, 0,
47392 : /*101731*/ OPC_EmitInteger, MVT::i1, 0,
47393 : /*101734*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::SI_KILL_I1_PSEUDO), 0|OPFL_Chain,
47394 : 2/*#Ops*/, 1, 2,
47395 : // Src: (AMDGPUkill -1082130432:{ *:[i32] }) - Complexity = 8
47396 : // Dst: (SI_KILL_I1_PSEUDO 0:{ *:[i1] }, 0:{ *:[i1] })
47397 : /*101741*/ /*Scope*/ 18, /*->101760*/
47398 : /*101742*/ OPC_RecordChild1, // #1 = $src
47399 : /*101743*/ OPC_CheckChild1Type, MVT::i32,
47400 : /*101745*/ OPC_EmitMergeInputChains1_0,
47401 : /*101746*/ OPC_EmitInteger, MVT::i32, 0,
47402 : /*101749*/ OPC_EmitInteger, MVT::i32, 3,
47403 : /*101752*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::SI_KILL_F32_COND_IMM_PSEUDO), 0|OPFL_Chain,
47404 : 3/*#Ops*/, 1, 2, 3,
47405 : // Src: (AMDGPUkill i32:{ *:[i32] }:$src) - Complexity = 3
47406 : // Dst: (SI_KILL_F32_COND_IMM_PSEUDO ?:{ *:[i32] }:$src, 0:{ *:[i32] }, 3:{ *:[i32] })
47407 : /*101760*/ 0, /*End of Scope*/
47408 : /*101761*/ /*SwitchOpcode*/ 44|128,1/*172*/, TARGET_VAL(AMDGPUISD::ATOMIC_CMP_SWAP),// ->101937
47409 : /*101765*/ OPC_RecordMemRef,
47410 : /*101766*/ OPC_RecordNode, // #0 = 'AMDGPUatomic_cmp_swap' chained node
47411 : /*101767*/ OPC_RecordChild1, // #1 = $FLATSignedAtomic:vaddr:offset:slc
47412 : /*101768*/ OPC_RecordChild2, // #2 = $data
47413 : /*101769*/ OPC_SwitchType /*2 cases */, 81, MVT::i32,// ->101853
47414 : /*101772*/ OPC_CheckChild2Type, MVT::v2i32,
47415 : /*101774*/ OPC_Scope, 18, /*->101794*/ // 3 children in Scope
47416 : /*101776*/ OPC_CheckPredicate, 31, // Predicate_AMDGPUatomic_cmp_swap_global
47417 : /*101778*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
47418 : /*101780*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
47419 : /*101783*/ OPC_EmitMergeInputChains1_0,
47420 : /*101784*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_CMPSWAP_RTN), 0|OPFL_Chain|OPFL_MemRefs,
47421 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
47422 : // Src: (AMDGPUatomic_cmp_swap:{ *:[i32] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), v2i32:{ *:[v2i32] }:$data)<<P:Predicate_AMDGPUatomic_cmp_swap_global>> - Complexity = 7
47423 : // Dst: (GLOBAL_ATOMIC_CMPSWAP_RTN:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[v2i32] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
47424 : /*101794*/ /*Scope*/ 18, /*->101813*/
47425 : /*101795*/ OPC_CheckPredicate, 39, // Predicate_atomic_cmp_swap_flat
47426 : /*101797*/ OPC_CheckPatternPredicate, 20, // (Subtarget->hasFlatAddressSpace()) && (true)
47427 : /*101799*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
47428 : /*101802*/ OPC_EmitMergeInputChains1_0,
47429 : /*101803*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_CMPSWAP_RTN), 0|OPFL_Chain|OPFL_MemRefs,
47430 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
47431 : // Src: (AMDGPUatomic_cmp_swap:{ *:[i32] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), v2i32:{ *:[v2i32] }:$vdata)<<P:Predicate_atomic_cmp_swap_flat>> - Complexity = -3
47432 : // Dst: (FLAT_ATOMIC_CMPSWAP_RTN:{ *:[i32] } i64:{ *:[i64] }:$vaddr, v2i32:{ *:[v2i32] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
47433 : /*101813*/ /*Scope*/ 38, /*->101852*/
47434 : /*101814*/ OPC_CheckPredicate, 31, // Predicate_AMDGPUatomic_cmp_swap_global
47435 : /*101816*/ OPC_Scope, 16, /*->101834*/ // 2 children in Scope
47436 : /*101818*/ OPC_CheckPatternPredicate, 21, // (Subtarget->hasFlatGlobalInsts()) && (true)
47437 : /*101820*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
47438 : /*101823*/ OPC_EmitMergeInputChains1_0,
47439 : /*101824*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_CMPSWAP_RTN), 0|OPFL_Chain|OPFL_MemRefs,
47440 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
47441 : // Src: (AMDGPUatomic_cmp_swap:{ *:[i32] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), v2i32:{ *:[v2i32] }:$vdata)<<P:Predicate_AMDGPUatomic_cmp_swap_global>> - Complexity = -3
47442 : // Dst: (GLOBAL_ATOMIC_CMPSWAP_RTN:{ *:[i32] } i64:{ *:[i64] }:$vaddr, v2i32:{ *:[v2i32] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
47443 : /*101834*/ /*Scope*/ 16, /*->101851*/
47444 : /*101835*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
47445 : /*101837*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
47446 : /*101840*/ OPC_EmitMergeInputChains1_0,
47447 : /*101841*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_CMPSWAP_RTN), 0|OPFL_Chain|OPFL_MemRefs,
47448 : MVT::i32, 4/*#Ops*/, 3, 2, 4, 5,
47449 : // Src: (AMDGPUatomic_cmp_swap:{ *:[i32] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), v2i32:{ *:[v2i32] }:$data)<<P:Predicate_AMDGPUatomic_cmp_swap_global>> - Complexity = -3
47450 : // Dst: (FLAT_ATOMIC_CMPSWAP_RTN:{ *:[i32] } ?:{ *:[i64] }:$vaddr, ?:{ *:[v2i32] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
47451 : /*101851*/ 0, /*End of Scope*/
47452 : /*101852*/ 0, /*End of Scope*/
47453 : /*101853*/ /*SwitchType*/ 81, MVT::i64,// ->101936
47454 : /*101855*/ OPC_CheckChild2Type, MVT::v2i64,
47455 : /*101857*/ OPC_Scope, 18, /*->101877*/ // 3 children in Scope
47456 : /*101859*/ OPC_CheckPredicate, 31, // Predicate_AMDGPUatomic_cmp_swap_global
47457 : /*101861*/ OPC_CheckPatternPredicate, 9, // (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
47458 : /*101863*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
47459 : /*101866*/ OPC_EmitMergeInputChains1_0,
47460 : /*101867*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_CMPSWAP_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
47461 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
47462 : // Src: (AMDGPUatomic_cmp_swap:{ *:[i64] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), v2i64:{ *:[v2i64] }:$data)<<P:Predicate_AMDGPUatomic_cmp_swap_global>> - Complexity = 7
47463 : // Dst: (GLOBAL_ATOMIC_CMPSWAP_X2_RTN:{ *:[i64] } ?:{ *:[i64] }:$vaddr, ?:{ *:[v2i64] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
47464 : /*101877*/ /*Scope*/ 18, /*->101896*/
47465 : /*101878*/ OPC_CheckPredicate, 39, // Predicate_atomic_cmp_swap_flat
47466 : /*101880*/ OPC_CheckPatternPredicate, 20, // (Subtarget->hasFlatAddressSpace()) && (true)
47467 : /*101882*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
47468 : /*101885*/ OPC_EmitMergeInputChains1_0,
47469 : /*101886*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_CMPSWAP_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
47470 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
47471 : // Src: (AMDGPUatomic_cmp_swap:{ *:[i64] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), v2i64:{ *:[v2i64] }:$vdata)<<P:Predicate_atomic_cmp_swap_flat>> - Complexity = -3
47472 : // Dst: (FLAT_ATOMIC_CMPSWAP_X2_RTN:{ *:[i64] } i64:{ *:[i64] }:$vaddr, v2i64:{ *:[v2i64] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
47473 : /*101896*/ /*Scope*/ 38, /*->101935*/
47474 : /*101897*/ OPC_CheckPredicate, 31, // Predicate_AMDGPUatomic_cmp_swap_global
47475 : /*101899*/ OPC_Scope, 16, /*->101917*/ // 2 children in Scope
47476 : /*101901*/ OPC_CheckPatternPredicate, 21, // (Subtarget->hasFlatGlobalInsts()) && (true)
47477 : /*101903*/ OPC_CheckComplexPat, /*CP*/19, /*#*/1, // SelectFlatAtomicSigned:$ #3 #4 #5
47478 : /*101906*/ OPC_EmitMergeInputChains1_0,
47479 : /*101907*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_ATOMIC_CMPSWAP_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
47480 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
47481 : // Src: (AMDGPUatomic_cmp_swap:{ *:[i64] } (FLATSignedAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), v2i64:{ *:[v2i64] }:$vdata)<<P:Predicate_AMDGPUatomic_cmp_swap_global>> - Complexity = -3
47482 : // Dst: (GLOBAL_ATOMIC_CMPSWAP_X2_RTN:{ *:[i64] } i64:{ *:[i64] }:$vaddr, v2i64:{ *:[v2i64] }:$vdata, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc)
47483 : /*101917*/ /*Scope*/ 16, /*->101934*/
47484 : /*101918*/ OPC_CheckPatternPredicate, 10, // (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
47485 : /*101920*/ OPC_CheckComplexPat, /*CP*/18, /*#*/1, // SelectFlatAtomic:$ #3 #4 #5
47486 : /*101923*/ OPC_EmitMergeInputChains1_0,
47487 : /*101924*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_ATOMIC_CMPSWAP_X2_RTN), 0|OPFL_Chain|OPFL_MemRefs,
47488 : MVT::i64, 4/*#Ops*/, 3, 2, 4, 5,
47489 : // Src: (AMDGPUatomic_cmp_swap:{ *:[i64] } (FLATAtomic:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc), v2i64:{ *:[v2i64] }:$data)<<P:Predicate_AMDGPUatomic_cmp_swap_global>> - Complexity = -3
47490 : // Dst: (FLAT_ATOMIC_CMPSWAP_X2_RTN:{ *:[i64] } ?:{ *:[i64] }:$vaddr, ?:{ *:[v2i64] }:$data, ?:{ *:[i16] }:$offset, ?:{ *:[i1] }:$slc)
47491 : /*101934*/ 0, /*End of Scope*/
47492 : /*101935*/ 0, /*End of Scope*/
47493 : /*101936*/ 0, // EndSwitchType
47494 : /*101937*/ /*SwitchOpcode*/ 23, TARGET_VAL(AMDGPUISD::SETREG),// ->101963
47495 : /*101940*/ OPC_RecordNode, // #0 = 'AMDGPUsetreg' chained node
47496 : /*101941*/ OPC_CaptureGlueInput,
47497 : /*101942*/ OPC_RecordChild1, // #1 = $sdst
47498 : /*101943*/ OPC_CheckChild1Type, MVT::i32,
47499 : /*101945*/ OPC_RecordChild2, // #2 = $simm16
47500 : /*101946*/ OPC_MoveChild2,
47501 : /*101947*/ OPC_CheckOpcode, TARGET_VAL(ISD::TargetConstant),
47502 : /*101950*/ OPC_CheckType, MVT::i16,
47503 : /*101952*/ OPC_MoveParent,
47504 : /*101953*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
47505 : /*101955*/ OPC_EmitMergeInputChains1_0,
47506 : /*101956*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::S_SETREG_B32), 0|OPFL_Chain|OPFL_GlueInput|OPFL_GlueOutput,
47507 : 2/*#Ops*/, 1, 2,
47508 : // Src: (AMDGPUsetreg i32:{ *:[i32] }:$sdst, (timm:{ *:[i16] }):$simm16) - Complexity = 6
47509 : // Dst: (S_SETREG_B32 i32:{ *:[i32] }:$sdst, (timm:{ *:[i16] }):$simm16)
47510 : /*101963*/ /*SwitchOpcode*/ 21, TARGET_VAL(AMDGPUISD::SENDMSG),// ->101987
47511 : /*101966*/ OPC_RecordNode, // #0 = 'AMDGPUsendmsg' chained node
47512 : /*101967*/ OPC_CaptureGlueInput,
47513 : /*101968*/ OPC_RecordChild1, // #1 = $simm16
47514 : /*101969*/ OPC_MoveChild1,
47515 : /*101970*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
47516 : /*101973*/ OPC_CheckType, MVT::i32,
47517 : /*101975*/ OPC_MoveParent,
47518 : /*101976*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
47519 : /*101978*/ OPC_EmitMergeInputChains1_0,
47520 : /*101979*/ OPC_EmitConvertToTarget, 1,
47521 : /*101981*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::S_SENDMSG), 0|OPFL_Chain|OPFL_GlueInput,
47522 : 1/*#Ops*/, 2,
47523 : // Src: (AMDGPUsendmsg (imm:{ *:[i32] }):$simm16) - Complexity = 6
47524 : // Dst: (S_SENDMSG (imm:{ *:[i32] }):$simm16)
47525 : /*101987*/ /*SwitchOpcode*/ 21, TARGET_VAL(AMDGPUISD::SENDMSGHALT),// ->102011
47526 : /*101990*/ OPC_RecordNode, // #0 = 'AMDGPUsendmsghalt' chained node
47527 : /*101991*/ OPC_CaptureGlueInput,
47528 : /*101992*/ OPC_RecordChild1, // #1 = $simm16
47529 : /*101993*/ OPC_MoveChild1,
47530 : /*101994*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
47531 : /*101997*/ OPC_CheckType, MVT::i32,
47532 : /*101999*/ OPC_MoveParent,
47533 : /*102000*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
47534 : /*102002*/ OPC_EmitMergeInputChains1_0,
47535 : /*102003*/ OPC_EmitConvertToTarget, 1,
47536 : /*102005*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::S_SENDMSGHALT), 0|OPFL_Chain|OPFL_GlueInput,
47537 : 1/*#Ops*/, 2,
47538 : // Src: (AMDGPUsendmsghalt (imm:{ *:[i32] }):$simm16) - Complexity = 6
47539 : // Dst: (S_SENDMSGHALT (imm:{ *:[i32] }):$simm16)
47540 : /*102011*/ /*SwitchOpcode*/ 116|128,6/*884*/, TARGET_VAL(ISD::ZERO_EXTEND),// ->102899
47541 : /*102015*/ OPC_Scope, 9|128,5/*649*/, /*->102667*/ // 2 children in Scope
47542 : /*102018*/ OPC_MoveChild0,
47543 : /*102019*/ OPC_SwitchOpcode /*10 cases */, 61, TARGET_VAL(ISD::ADD),// ->102084
47544 : /*102023*/ OPC_RecordChild0, // #0 = $src0
47545 : /*102024*/ OPC_RecordChild1, // #1 = $src1
47546 : /*102025*/ OPC_CheckType, MVT::i16,
47547 : /*102027*/ OPC_MoveParent,
47548 : /*102028*/ OPC_SwitchType /*2 cases */, 10, MVT::i32,// ->102041
47549 : /*102031*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
47550 : /*102033*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_ADD_U16_e64), 0,
47551 : MVT::i32, 2/*#Ops*/, 0, 1,
47552 : // Src: (zext:{ *:[i32] } (add:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)) - Complexity = 6
47553 : // Dst: (V_ADD_U16_e64:{ *:[i32] } ?:{ *:[i16] }:$src0, ?:{ *:[i16] }:$src1)
47554 : /*102041*/ /*SwitchType*/ 40, MVT::i64,// ->102083
47555 : /*102043*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
47556 : /*102045*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
47557 : /*102048*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_ADD_U16_e64), 0,
47558 : MVT::i16, 2/*#Ops*/, 0, 1, // Results = #3
47559 : /*102056*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
47560 : /*102059*/ OPC_EmitInteger, MVT::i32, 0,
47561 : /*102062*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_MOV_B32_e32), 0,
47562 : MVT::i16, 1/*#Ops*/, 5, // Results = #6
47563 : /*102069*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
47564 : /*102072*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
47565 : MVT::i64, 5/*#Ops*/, 2, 3, 4, 6, 7,
47566 : // Src: (zext:{ *:[i64] } (add:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)) - Complexity = 6
47567 : // Dst: (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, (V_ADD_U16_e64:{ *:[i16] } ?:{ *:[i16] }:$src0, ?:{ *:[i16] }:$src1), sub0:{ *:[i32] }, (V_MOV_B32_e32:{ *:[i16] } 0:{ *:[i32] }), sub1:{ *:[i32] })
47568 : /*102083*/ 0, // EndSwitchType
47569 : /*102084*/ /*SwitchOpcode*/ 61, TARGET_VAL(ISD::MUL),// ->102148
47570 : /*102087*/ OPC_RecordChild0, // #0 = $src0
47571 : /*102088*/ OPC_RecordChild1, // #1 = $src1
47572 : /*102089*/ OPC_CheckType, MVT::i16,
47573 : /*102091*/ OPC_MoveParent,
47574 : /*102092*/ OPC_SwitchType /*2 cases */, 10, MVT::i32,// ->102105
47575 : /*102095*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
47576 : /*102097*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MUL_LO_U16_e64), 0,
47577 : MVT::i32, 2/*#Ops*/, 0, 1,
47578 : // Src: (zext:{ *:[i32] } (mul:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)) - Complexity = 6
47579 : // Dst: (V_MUL_LO_U16_e64:{ *:[i32] } ?:{ *:[i16] }:$src0, ?:{ *:[i16] }:$src1)
47580 : /*102105*/ /*SwitchType*/ 40, MVT::i64,// ->102147
47581 : /*102107*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
47582 : /*102109*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
47583 : /*102112*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_MUL_LO_U16_e64), 0,
47584 : MVT::i16, 2/*#Ops*/, 0, 1, // Results = #3
47585 : /*102120*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
47586 : /*102123*/ OPC_EmitInteger, MVT::i32, 0,
47587 : /*102126*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_MOV_B32_e32), 0,
47588 : MVT::i16, 1/*#Ops*/, 5, // Results = #6
47589 : /*102133*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
47590 : /*102136*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
47591 : MVT::i64, 5/*#Ops*/, 2, 3, 4, 6, 7,
47592 : // Src: (zext:{ *:[i64] } (mul:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)) - Complexity = 6
47593 : // Dst: (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, (V_MUL_LO_U16_e64:{ *:[i16] } ?:{ *:[i16] }:$src0, ?:{ *:[i16] }:$src1), sub0:{ *:[i32] }, (V_MOV_B32_e32:{ *:[i16] } 0:{ *:[i32] }), sub1:{ *:[i32] })
47594 : /*102147*/ 0, // EndSwitchType
47595 : /*102148*/ /*SwitchOpcode*/ 61, TARGET_VAL(ISD::SUB),// ->102212
47596 : /*102151*/ OPC_RecordChild0, // #0 = $src0
47597 : /*102152*/ OPC_RecordChild1, // #1 = $src1
47598 : /*102153*/ OPC_CheckType, MVT::i16,
47599 : /*102155*/ OPC_MoveParent,
47600 : /*102156*/ OPC_SwitchType /*2 cases */, 10, MVT::i32,// ->102169
47601 : /*102159*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
47602 : /*102161*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_SUB_U16_e64), 0,
47603 : MVT::i32, 2/*#Ops*/, 0, 1,
47604 : // Src: (zext:{ *:[i32] } (sub:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)) - Complexity = 6
47605 : // Dst: (V_SUB_U16_e64:{ *:[i32] } ?:{ *:[i16] }:$src0, ?:{ *:[i16] }:$src1)
47606 : /*102169*/ /*SwitchType*/ 40, MVT::i64,// ->102211
47607 : /*102171*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
47608 : /*102173*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
47609 : /*102176*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_SUB_U16_e64), 0,
47610 : MVT::i16, 2/*#Ops*/, 0, 1, // Results = #3
47611 : /*102184*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
47612 : /*102187*/ OPC_EmitInteger, MVT::i32, 0,
47613 : /*102190*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_MOV_B32_e32), 0,
47614 : MVT::i16, 1/*#Ops*/, 5, // Results = #6
47615 : /*102197*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
47616 : /*102200*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
47617 : MVT::i64, 5/*#Ops*/, 2, 3, 4, 6, 7,
47618 : // Src: (zext:{ *:[i64] } (sub:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)) - Complexity = 6
47619 : // Dst: (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, (V_SUB_U16_e64:{ *:[i16] } ?:{ *:[i16] }:$src0, ?:{ *:[i16] }:$src1), sub0:{ *:[i32] }, (V_MOV_B32_e32:{ *:[i16] } 0:{ *:[i32] }), sub1:{ *:[i32] })
47620 : /*102211*/ 0, // EndSwitchType
47621 : /*102212*/ /*SwitchOpcode*/ 61, TARGET_VAL(ISD::SMIN),// ->102276
47622 : /*102215*/ OPC_RecordChild0, // #0 = $src0
47623 : /*102216*/ OPC_RecordChild1, // #1 = $src1
47624 : /*102217*/ OPC_CheckType, MVT::i16,
47625 : /*102219*/ OPC_MoveParent,
47626 : /*102220*/ OPC_SwitchType /*2 cases */, 10, MVT::i32,// ->102233
47627 : /*102223*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
47628 : /*102225*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MIN_I16_e64), 0,
47629 : MVT::i32, 2/*#Ops*/, 0, 1,
47630 : // Src: (zext:{ *:[i32] } (smin:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)) - Complexity = 6
47631 : // Dst: (V_MIN_I16_e64:{ *:[i32] } ?:{ *:[i16] }:$src0, ?:{ *:[i16] }:$src1)
47632 : /*102233*/ /*SwitchType*/ 40, MVT::i64,// ->102275
47633 : /*102235*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
47634 : /*102237*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
47635 : /*102240*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_MIN_I16_e64), 0,
47636 : MVT::i16, 2/*#Ops*/, 0, 1, // Results = #3
47637 : /*102248*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
47638 : /*102251*/ OPC_EmitInteger, MVT::i32, 0,
47639 : /*102254*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_MOV_B32_e32), 0,
47640 : MVT::i16, 1/*#Ops*/, 5, // Results = #6
47641 : /*102261*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
47642 : /*102264*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
47643 : MVT::i64, 5/*#Ops*/, 2, 3, 4, 6, 7,
47644 : // Src: (zext:{ *:[i64] } (smin:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)) - Complexity = 6
47645 : // Dst: (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, (V_MIN_I16_e64:{ *:[i16] } ?:{ *:[i16] }:$src0, ?:{ *:[i16] }:$src1), sub0:{ *:[i32] }, (V_MOV_B32_e32:{ *:[i16] } 0:{ *:[i32] }), sub1:{ *:[i32] })
47646 : /*102275*/ 0, // EndSwitchType
47647 : /*102276*/ /*SwitchOpcode*/ 61, TARGET_VAL(ISD::SMAX),// ->102340
47648 : /*102279*/ OPC_RecordChild0, // #0 = $src0
47649 : /*102280*/ OPC_RecordChild1, // #1 = $src1
47650 : /*102281*/ OPC_CheckType, MVT::i16,
47651 : /*102283*/ OPC_MoveParent,
47652 : /*102284*/ OPC_SwitchType /*2 cases */, 10, MVT::i32,// ->102297
47653 : /*102287*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
47654 : /*102289*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAX_I16_e64), 0,
47655 : MVT::i32, 2/*#Ops*/, 0, 1,
47656 : // Src: (zext:{ *:[i32] } (smax:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)) - Complexity = 6
47657 : // Dst: (V_MAX_I16_e64:{ *:[i32] } ?:{ *:[i16] }:$src0, ?:{ *:[i16] }:$src1)
47658 : /*102297*/ /*SwitchType*/ 40, MVT::i64,// ->102339
47659 : /*102299*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
47660 : /*102301*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
47661 : /*102304*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_MAX_I16_e64), 0,
47662 : MVT::i16, 2/*#Ops*/, 0, 1, // Results = #3
47663 : /*102312*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
47664 : /*102315*/ OPC_EmitInteger, MVT::i32, 0,
47665 : /*102318*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_MOV_B32_e32), 0,
47666 : MVT::i16, 1/*#Ops*/, 5, // Results = #6
47667 : /*102325*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
47668 : /*102328*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
47669 : MVT::i64, 5/*#Ops*/, 2, 3, 4, 6, 7,
47670 : // Src: (zext:{ *:[i64] } (smax:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)) - Complexity = 6
47671 : // Dst: (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, (V_MAX_I16_e64:{ *:[i16] } ?:{ *:[i16] }:$src0, ?:{ *:[i16] }:$src1), sub0:{ *:[i32] }, (V_MOV_B32_e32:{ *:[i16] } 0:{ *:[i32] }), sub1:{ *:[i32] })
47672 : /*102339*/ 0, // EndSwitchType
47673 : /*102340*/ /*SwitchOpcode*/ 61, TARGET_VAL(ISD::UMIN),// ->102404
47674 : /*102343*/ OPC_RecordChild0, // #0 = $src0
47675 : /*102344*/ OPC_RecordChild1, // #1 = $src1
47676 : /*102345*/ OPC_CheckType, MVT::i16,
47677 : /*102347*/ OPC_MoveParent,
47678 : /*102348*/ OPC_SwitchType /*2 cases */, 10, MVT::i32,// ->102361
47679 : /*102351*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
47680 : /*102353*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MIN_U16_e64), 0,
47681 : MVT::i32, 2/*#Ops*/, 0, 1,
47682 : // Src: (zext:{ *:[i32] } (umin:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)) - Complexity = 6
47683 : // Dst: (V_MIN_U16_e64:{ *:[i32] } ?:{ *:[i16] }:$src0, ?:{ *:[i16] }:$src1)
47684 : /*102361*/ /*SwitchType*/ 40, MVT::i64,// ->102403
47685 : /*102363*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
47686 : /*102365*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
47687 : /*102368*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_MIN_U16_e64), 0,
47688 : MVT::i16, 2/*#Ops*/, 0, 1, // Results = #3
47689 : /*102376*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
47690 : /*102379*/ OPC_EmitInteger, MVT::i32, 0,
47691 : /*102382*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_MOV_B32_e32), 0,
47692 : MVT::i16, 1/*#Ops*/, 5, // Results = #6
47693 : /*102389*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
47694 : /*102392*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
47695 : MVT::i64, 5/*#Ops*/, 2, 3, 4, 6, 7,
47696 : // Src: (zext:{ *:[i64] } (umin:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)) - Complexity = 6
47697 : // Dst: (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, (V_MIN_U16_e64:{ *:[i16] } ?:{ *:[i16] }:$src0, ?:{ *:[i16] }:$src1), sub0:{ *:[i32] }, (V_MOV_B32_e32:{ *:[i16] } 0:{ *:[i32] }), sub1:{ *:[i32] })
47698 : /*102403*/ 0, // EndSwitchType
47699 : /*102404*/ /*SwitchOpcode*/ 61, TARGET_VAL(ISD::UMAX),// ->102468
47700 : /*102407*/ OPC_RecordChild0, // #0 = $src0
47701 : /*102408*/ OPC_RecordChild1, // #1 = $src1
47702 : /*102409*/ OPC_CheckType, MVT::i16,
47703 : /*102411*/ OPC_MoveParent,
47704 : /*102412*/ OPC_SwitchType /*2 cases */, 10, MVT::i32,// ->102425
47705 : /*102415*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
47706 : /*102417*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAX_U16_e64), 0,
47707 : MVT::i32, 2/*#Ops*/, 0, 1,
47708 : // Src: (zext:{ *:[i32] } (umax:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)) - Complexity = 6
47709 : // Dst: (V_MAX_U16_e64:{ *:[i32] } ?:{ *:[i16] }:$src0, ?:{ *:[i16] }:$src1)
47710 : /*102425*/ /*SwitchType*/ 40, MVT::i64,// ->102467
47711 : /*102427*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
47712 : /*102429*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
47713 : /*102432*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_MAX_U16_e64), 0,
47714 : MVT::i16, 2/*#Ops*/, 0, 1, // Results = #3
47715 : /*102440*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
47716 : /*102443*/ OPC_EmitInteger, MVT::i32, 0,
47717 : /*102446*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_MOV_B32_e32), 0,
47718 : MVT::i16, 1/*#Ops*/, 5, // Results = #6
47719 : /*102453*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
47720 : /*102456*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
47721 : MVT::i64, 5/*#Ops*/, 2, 3, 4, 6, 7,
47722 : // Src: (zext:{ *:[i64] } (umax:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)) - Complexity = 6
47723 : // Dst: (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, (V_MAX_U16_e64:{ *:[i16] } ?:{ *:[i16] }:$src0, ?:{ *:[i16] }:$src1), sub0:{ *:[i32] }, (V_MOV_B32_e32:{ *:[i16] } 0:{ *:[i32] }), sub1:{ *:[i32] })
47724 : /*102467*/ 0, // EndSwitchType
47725 : /*102468*/ /*SwitchOpcode*/ 63, TARGET_VAL(ISD::SHL),// ->102534
47726 : /*102471*/ OPC_RecordChild0, // #0 = $src0
47727 : /*102472*/ OPC_RecordChild1, // #1 = $src1
47728 : /*102473*/ OPC_CheckChild1Type, MVT::i16,
47729 : /*102475*/ OPC_CheckType, MVT::i16,
47730 : /*102477*/ OPC_MoveParent,
47731 : /*102478*/ OPC_SwitchType /*2 cases */, 10, MVT::i32,// ->102491
47732 : /*102481*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
47733 : /*102483*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_LSHLREV_B16_e64), 0,
47734 : MVT::i32, 2/*#Ops*/, 1, 0,
47735 : // Src: (zext:{ *:[i32] } (shl:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)) - Complexity = 6
47736 : // Dst: (V_LSHLREV_B16_e64:{ *:[i32] } ?:{ *:[i16] }:$src1, ?:{ *:[i16] }:$src0)
47737 : /*102491*/ /*SwitchType*/ 40, MVT::i64,// ->102533
47738 : /*102493*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
47739 : /*102495*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
47740 : /*102498*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_LSHLREV_B16_e64), 0,
47741 : MVT::i16, 2/*#Ops*/, 1, 0, // Results = #3
47742 : /*102506*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
47743 : /*102509*/ OPC_EmitInteger, MVT::i32, 0,
47744 : /*102512*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_MOV_B32_e32), 0,
47745 : MVT::i16, 1/*#Ops*/, 5, // Results = #6
47746 : /*102519*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
47747 : /*102522*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
47748 : MVT::i64, 5/*#Ops*/, 2, 3, 4, 6, 7,
47749 : // Src: (zext:{ *:[i64] } (shl:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)) - Complexity = 6
47750 : // Dst: (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, (V_LSHLREV_B16_e64:{ *:[i16] } ?:{ *:[i16] }:$src1, ?:{ *:[i16] }:$src0), sub0:{ *:[i32] }, (V_MOV_B32_e32:{ *:[i16] } 0:{ *:[i32] }), sub1:{ *:[i32] })
47751 : /*102533*/ 0, // EndSwitchType
47752 : /*102534*/ /*SwitchOpcode*/ 63, TARGET_VAL(ISD::SRL),// ->102600
47753 : /*102537*/ OPC_RecordChild0, // #0 = $src0
47754 : /*102538*/ OPC_RecordChild1, // #1 = $src1
47755 : /*102539*/ OPC_CheckChild1Type, MVT::i16,
47756 : /*102541*/ OPC_CheckType, MVT::i16,
47757 : /*102543*/ OPC_MoveParent,
47758 : /*102544*/ OPC_SwitchType /*2 cases */, 10, MVT::i32,// ->102557
47759 : /*102547*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
47760 : /*102549*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_LSHRREV_B16_e64), 0,
47761 : MVT::i32, 2/*#Ops*/, 1, 0,
47762 : // Src: (zext:{ *:[i32] } (srl:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)) - Complexity = 6
47763 : // Dst: (V_LSHRREV_B16_e64:{ *:[i32] } ?:{ *:[i16] }:$src1, ?:{ *:[i16] }:$src0)
47764 : /*102557*/ /*SwitchType*/ 40, MVT::i64,// ->102599
47765 : /*102559*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
47766 : /*102561*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
47767 : /*102564*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_LSHRREV_B16_e64), 0,
47768 : MVT::i16, 2/*#Ops*/, 1, 0, // Results = #3
47769 : /*102572*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
47770 : /*102575*/ OPC_EmitInteger, MVT::i32, 0,
47771 : /*102578*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_MOV_B32_e32), 0,
47772 : MVT::i16, 1/*#Ops*/, 5, // Results = #6
47773 : /*102585*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
47774 : /*102588*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
47775 : MVT::i64, 5/*#Ops*/, 2, 3, 4, 6, 7,
47776 : // Src: (zext:{ *:[i64] } (srl:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)) - Complexity = 6
47777 : // Dst: (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, (V_LSHRREV_B16_e64:{ *:[i16] } ?:{ *:[i16] }:$src1, ?:{ *:[i16] }:$src0), sub0:{ *:[i32] }, (V_MOV_B32_e32:{ *:[i16] } 0:{ *:[i32] }), sub1:{ *:[i32] })
47778 : /*102599*/ 0, // EndSwitchType
47779 : /*102600*/ /*SwitchOpcode*/ 63, TARGET_VAL(ISD::SRA),// ->102666
47780 : /*102603*/ OPC_RecordChild0, // #0 = $src0
47781 : /*102604*/ OPC_RecordChild1, // #1 = $src1
47782 : /*102605*/ OPC_CheckChild1Type, MVT::i16,
47783 : /*102607*/ OPC_CheckType, MVT::i16,
47784 : /*102609*/ OPC_MoveParent,
47785 : /*102610*/ OPC_SwitchType /*2 cases */, 10, MVT::i32,// ->102623
47786 : /*102613*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
47787 : /*102615*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_ASHRREV_I16_e64), 0,
47788 : MVT::i32, 2/*#Ops*/, 1, 0,
47789 : // Src: (zext:{ *:[i32] } (sra:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)) - Complexity = 6
47790 : // Dst: (V_ASHRREV_I16_e64:{ *:[i32] } ?:{ *:[i16] }:$src1, ?:{ *:[i16] }:$src0)
47791 : /*102623*/ /*SwitchType*/ 40, MVT::i64,// ->102665
47792 : /*102625*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
47793 : /*102627*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
47794 : /*102630*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_ASHRREV_I16_e64), 0,
47795 : MVT::i16, 2/*#Ops*/, 1, 0, // Results = #3
47796 : /*102638*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
47797 : /*102641*/ OPC_EmitInteger, MVT::i32, 0,
47798 : /*102644*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_MOV_B32_e32), 0,
47799 : MVT::i16, 1/*#Ops*/, 5, // Results = #6
47800 : /*102651*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
47801 : /*102654*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
47802 : MVT::i64, 5/*#Ops*/, 2, 3, 4, 6, 7,
47803 : // Src: (zext:{ *:[i64] } (sra:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)) - Complexity = 6
47804 : // Dst: (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, (V_ASHRREV_I16_e64:{ *:[i16] } ?:{ *:[i16] }:$src1, ?:{ *:[i16] }:$src0), sub0:{ *:[i32] }, (V_MOV_B32_e32:{ *:[i16] } 0:{ *:[i32] }), sub1:{ *:[i32] })
47805 : /*102665*/ 0, // EndSwitchType
47806 : /*102666*/ 0, // EndSwitchOpcode
47807 : /*102667*/ /*Scope*/ 101|128,1/*229*/, /*->102898*/
47808 : /*102669*/ OPC_RecordChild0, // #0 = $src
47809 : /*102670*/ OPC_SwitchType /*3 cases */, 17, MVT::i16,// ->102690
47810 : /*102673*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
47811 : /*102675*/ OPC_EmitInteger, MVT::i32, 0,
47812 : /*102678*/ OPC_EmitInteger, MVT::i32, 1,
47813 : /*102681*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CNDMASK_B32_e64), 0,
47814 : MVT::i16, 3/*#Ops*/, 1, 2, 0,
47815 : // Src: (zext:{ *:[i16] } i1:{ *:[i1] }:$src) - Complexity = 3
47816 : // Dst: (V_CNDMASK_B32_e64:{ *:[i16] } 0:{ *:[i32] }, 1:{ *:[i32] }, ?:{ *:[i1] }:$src)
47817 : /*102690*/ /*SwitchType*/ 48, MVT::i32,// ->102740
47818 : /*102692*/ OPC_Scope, 19, /*->102713*/ // 2 children in Scope
47819 : /*102694*/ OPC_CheckChild0Type, MVT::i1,
47820 : /*102696*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
47821 : /*102698*/ OPC_EmitInteger, MVT::i32, 0,
47822 : /*102701*/ OPC_EmitInteger, MVT::i32, 1,
47823 : /*102704*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CNDMASK_B32_e64), 0,
47824 : MVT::i32, 3/*#Ops*/, 1, 2, 0,
47825 : // Src: (zext:{ *:[i32] } i1:{ *:[i1] }:$src0) - Complexity = 3
47826 : // Dst: (V_CNDMASK_B32_e64:{ *:[i32] } 0:{ *:[i32] }, 1:{ *:[i32] }, ?:{ *:[i1] }:$src0)
47827 : /*102713*/ /*Scope*/ 25, /*->102739*/
47828 : /*102714*/ OPC_CheckChild0Type, MVT::i16,
47829 : /*102716*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
47830 : /*102718*/ OPC_EmitInteger, MVT::i32, 127|128,127|128,3/*65535*/,
47831 : /*102723*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
47832 : MVT::i16, 1/*#Ops*/, 1, // Results = #2
47833 : /*102730*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_AND_B32), 0,
47834 : MVT::i32, MVT::i1, 2/*#Ops*/, 2, 0,
47835 : // Src: (zext:{ *:[i32] } i16:{ *:[i16] }:$src) - Complexity = 3
47836 : // Dst: (S_AND_B32:{ *:[i32] }:{ *:[i1] } (S_MOV_B32:{ *:[i16] } 65535:{ *:[i32] }), ?:{ *:[i16] }:$src)
47837 : /*102739*/ 0, /*End of Scope*/
47838 : /*102740*/ /*SwitchType*/ 26|128,1/*154*/, MVT::i64,// ->102897
47839 : /*102743*/ OPC_Scope, 34, /*->102779*/ // 3 children in Scope
47840 : /*102745*/ OPC_CheckChild0Type, MVT::i32,
47841 : /*102747*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
47842 : /*102749*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
47843 : /*102752*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
47844 : /*102755*/ OPC_EmitInteger, MVT::i32, 0,
47845 : /*102758*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
47846 : MVT::i16, 1/*#Ops*/, 3, // Results = #4
47847 : /*102765*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
47848 : /*102768*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
47849 : MVT::i64, 5/*#Ops*/, 1, 0, 2, 4, 5,
47850 : // Src: (zext:{ *:[i64] } i32:{ *:[i32] }:$src) - Complexity = 3
47851 : // Dst: (REG_SEQUENCE:{ *:[i64] } SReg_64:{ *:[i32] }, ?:{ *:[i32] }:$src, sub0:{ *:[i32] }, (S_MOV_B32:{ *:[i16] } 0:{ *:[i32] }), sub1:{ *:[i32] })
47852 : /*102779*/ /*Scope*/ 49, /*->102829*/
47853 : /*102780*/ OPC_CheckChild0Type, MVT::i1,
47854 : /*102782*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
47855 : /*102784*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
47856 : /*102787*/ OPC_EmitInteger, MVT::i32, 0,
47857 : /*102790*/ OPC_EmitInteger, MVT::i32, 1,
47858 : /*102793*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_CNDMASK_B32_e64), 0,
47859 : MVT::i16, 3/*#Ops*/, 2, 3, 0, // Results = #4
47860 : /*102802*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
47861 : /*102805*/ OPC_EmitInteger, MVT::i32, 0,
47862 : /*102808*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
47863 : MVT::i16, 1/*#Ops*/, 6, // Results = #7
47864 : /*102815*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
47865 : /*102818*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
47866 : MVT::i64, 5/*#Ops*/, 1, 4, 5, 7, 8,
47867 : // Src: (zext:{ *:[i64] } i1:{ *:[i1] }:$src) - Complexity = 3
47868 : // Dst: (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, (V_CNDMASK_B32_e64:{ *:[i16] } 0:{ *:[i32] }, 1:{ *:[i32] }, ?:{ *:[i1] }:$src), sub0:{ *:[i32] }, (S_MOV_B32:{ *:[i16] } 0:{ *:[i32] }), sub1:{ *:[i32] })
47869 : /*102829*/ /*Scope*/ 66, /*->102896*/
47870 : /*102830*/ OPC_CheckChild0Type, MVT::i16,
47871 : /*102832*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
47872 : /*102834*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
47873 : /*102837*/ OPC_EmitInteger, MVT::i32, 127|128,127|128,3/*65535*/,
47874 : /*102842*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
47875 : MVT::i16, 1/*#Ops*/, 2, // Results = #3
47876 : /*102849*/ OPC_EmitNode2, TARGET_VAL(AMDGPU::S_AND_B32), 0,
47877 : MVT::i16, MVT::i1, 2/*#Ops*/, 0, 3, // Results = #4 #5
47878 : /*102858*/ OPC_EmitInteger, MVT::i32, AMDGPU::SGPR_32RegClassID,
47879 : /*102861*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
47880 : MVT::i32, 2/*#Ops*/, 4, 6, // Results = #7
47881 : /*102869*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
47882 : /*102872*/ OPC_EmitInteger, MVT::i32, 0,
47883 : /*102875*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
47884 : MVT::i16, 1/*#Ops*/, 9, // Results = #10
47885 : /*102882*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
47886 : /*102885*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
47887 : MVT::i64, 5/*#Ops*/, 1, 7, 8, 10, 11,
47888 : // Src: (zext:{ *:[i64] } i16:{ *:[i16] }:$src) - Complexity = 3
47889 : // Dst: (REG_SEQUENCE:{ *:[i64] } SReg_64:{ *:[i32] }, (COPY_TO_REGCLASS:{ *:[i32] } (S_AND_B32:{ *:[i16] }:{ *:[i1] } ?:{ *:[i16] }:$src, (S_MOV_B32:{ *:[i16] } 65535:{ *:[i32] })), SGPR_32:{ *:[i32] }), sub0:{ *:[i32] }, (S_MOV_B32:{ *:[i16] } 0:{ *:[i32] }), sub1:{ *:[i32] })
47890 : /*102896*/ 0, /*End of Scope*/
47891 : /*102897*/ 0, // EndSwitchType
47892 : /*102898*/ 0, /*End of Scope*/
47893 : /*102899*/ /*SwitchOpcode*/ 17, TARGET_VAL(AMDGPUISD::TRAP),// ->102919
47894 : /*102902*/ OPC_RecordNode, // #0 = 'AMDGPUtrap' chained node
47895 : /*102903*/ OPC_CaptureGlueInput,
47896 : /*102904*/ OPC_RecordChild1, // #1 = $trapid
47897 : /*102905*/ OPC_MoveChild1,
47898 : /*102906*/ OPC_CheckOpcode, TARGET_VAL(ISD::TargetConstant),
47899 : /*102909*/ OPC_MoveParent,
47900 : /*102910*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
47901 : /*102912*/ OPC_EmitMergeInputChains1_0,
47902 : /*102913*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::S_TRAP), 0|OPFL_Chain|OPFL_GlueInput|OPFL_Variadic1,
47903 : 1/*#Ops*/, 1,
47904 : // Src: (AMDGPUtrap (timm:{ *:[i16] }):$trapid) - Complexity = 6
47905 : // Dst: (S_TRAP ?:{ *:[i16] }:$trapid)
47906 : /*102919*/ /*SwitchOpcode*/ 16, TARGET_VAL(AMDGPUISD::BFM),// ->102938
47907 : /*102922*/ OPC_RecordChild0, // #0 = $src0
47908 : /*102923*/ OPC_RecordChild1, // #1 = $src1
47909 : /*102924*/ OPC_CheckPredicate, 3, // Predicate_anonymous_1812
47910 : /*102926*/ OPC_CheckType, MVT::i32,
47911 : /*102928*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
47912 : /*102930*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_BFM_B32), 0,
47913 : MVT::i32, 2/*#Ops*/, 0, 1,
47914 : // Src: (AMDGPUbfm:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_1812>> - Complexity = 5
47915 : // Dst: (S_BFM_B32:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
47916 : /*102938*/ /*SwitchOpcode*/ 5|128,1/*133*/, TARGET_VAL(ISD::SUB),// ->103075
47917 : /*102942*/ OPC_RecordChild0, // #0 = $src0
47918 : /*102943*/ OPC_RecordChild1, // #1 = $src1
47919 : /*102944*/ OPC_SwitchType /*4 cases */, 67, MVT::i32,// ->103014
47920 : /*102947*/ OPC_Scope, 13, /*->102962*/ // 2 children in Scope
47921 : /*102949*/ OPC_CheckPredicate, 3, // Predicate_anonymous_1799
47922 : /*102951*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
47923 : /*102953*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_SUB_I32), 0,
47924 : MVT::i32, MVT::i1, 2/*#Ops*/, 0, 1,
47925 : // Src: (sub:{ *:[i32] } SSrc_b32:{ *:[i32] }:$src0, SSrc_b32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_1799>> - Complexity = 4
47926 : // Dst: (S_SUB_I32:{ *:[i32] }:{ *:[i1] } SSrc_b32:{ *:[i32] }:$src0, SSrc_b32:{ *:[i32] }:$src1)
47927 : /*102962*/ /*Scope*/ 50, /*->103013*/
47928 : /*102963*/ OPC_CheckPredicate, 1, // Predicate_anonymous_2704
47929 : /*102965*/ OPC_Scope, 22, /*->102989*/ // 2 children in Scope
47930 : /*102967*/ OPC_CheckPatternPredicate, 3, // (Subtarget->hasAddNoCarry()) && (true)
47931 : /*102969*/ OPC_Scope, 8, /*->102979*/ // 2 children in Scope
47932 : /*102971*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_SUB_U32_e32), 0,
47933 : MVT::i32, 2/*#Ops*/, 0, 1,
47934 : // Src: (sub:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_2704>> - Complexity = 4
47935 : // Dst: (V_SUB_U32_e32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1)
47936 : /*102979*/ /*Scope*/ 8, /*->102988*/
47937 : /*102980*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_SUBREV_U32_e32), 0,
47938 : MVT::i32, 2/*#Ops*/, 1, 0,
47939 : // Src: (sub:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_2704>> - Complexity = 4
47940 : // Dst: (V_SUBREV_U32_e32:{ *:[i32] } ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src0)
47941 : /*102988*/ 0, /*End of Scope*/
47942 : /*102989*/ /*Scope*/ 22, /*->103012*/
47943 : /*102990*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
47944 : /*102992*/ OPC_Scope, 8, /*->103002*/ // 2 children in Scope
47945 : /*102994*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_SUB_I32_e32), 0,
47946 : MVT::i32, 2/*#Ops*/, 0, 1,
47947 : // Src: (sub:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_2704>> - Complexity = 4
47948 : // Dst: (V_SUB_I32_e32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1)
47949 : /*103002*/ /*Scope*/ 8, /*->103011*/
47950 : /*103003*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_SUBREV_I32_e32), 0,
47951 : MVT::i32, 2/*#Ops*/, 1, 0,
47952 : // Src: (sub:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_2704>> - Complexity = 4
47953 : // Dst: (V_SUBREV_I32_e32:{ *:[i32] } ?:{ *:[i32] }:$src1, ?:{ *:[i32] }:$src0)
47954 : /*103011*/ 0, /*End of Scope*/
47955 : /*103012*/ 0, /*End of Scope*/
47956 : /*103013*/ 0, /*End of Scope*/
47957 : /*103014*/ /*SwitchType*/ 10, MVT::i16,// ->103026
47958 : /*103016*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
47959 : /*103018*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_SUB_U16_e64), 0,
47960 : MVT::i16, 2/*#Ops*/, 0, 1,
47961 : // Src: (sub:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1) - Complexity = 3
47962 : // Dst: (V_SUB_U16_e64:{ *:[i16] } ?:{ *:[i16] }:$src0, ?:{ *:[i16] }:$src1)
47963 : /*103026*/ /*SwitchType*/ 11, MVT::i64,// ->103039
47964 : /*103028*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
47965 : /*103030*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_SUB_U64_PSEUDO), 0,
47966 : MVT::i64, MVT::i1, 2/*#Ops*/, 0, 1,
47967 : // Src: (sub:{ *:[i64] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1) - Complexity = 3
47968 : // Dst: (S_SUB_U64_PSEUDO:{ *:[i64] }:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
47969 : /*103039*/ /*SwitchType*/ 33, MVT::v2i16,// ->103074
47970 : /*103041*/ OPC_CheckComplexPat, /*CP*/0, /*#*/0, // SelectVOP3PMods0:$ #2 #3 #4
47971 : /*103044*/ OPC_CheckComplexPat, /*CP*/1, /*#*/1, // SelectVOP3PMods:$ #5 #6
47972 : /*103047*/ OPC_EmitInteger, MVT::i32, 0,
47973 : /*103050*/ OPC_EmitInteger, MVT::i32, 0,
47974 : /*103053*/ OPC_EmitInteger, MVT::i32, 0,
47975 : /*103056*/ OPC_EmitInteger, MVT::i32, 0,
47976 : /*103059*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_PK_SUB_I16), 0,
47977 : MVT::v2i16, 9/*#Ops*/, 3, 2, 6, 5, 4, 7, 8, 9, 10,
47978 : // Src: (sub:{ *:[v2i16] } (VOP3PMods0:{ *:[v2i16] } v2i16:{ *:[v2i16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3PMods:{ *:[v2i16] } v2i16:{ *:[v2i16] }:$src1, i32:{ *:[i32] }:$src1_modifiers)) - Complexity = -976
47979 : // Dst: (V_PK_SUB_I16:{ *:[v2i16] } i32:{ *:[i32] }:$src0_modifiers, v2i16:{ *:[v2i16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, v2i16:{ *:[v2i16] }:$src1, i1:{ *:[i1] }:$clamp)
47980 : /*103074*/ 0, // EndSwitchType
47981 : /*103075*/ /*SwitchOpcode*/ 34, TARGET_VAL(ISD::ADDE),// ->103112
47982 : /*103078*/ OPC_CaptureGlueInput,
47983 : /*103079*/ OPC_RecordChild0, // #0 = $src0
47984 : /*103080*/ OPC_RecordChild1, // #1 = $src1
47985 : /*103081*/ OPC_CheckType, MVT::i32,
47986 : /*103083*/ OPC_Scope, 13, /*->103098*/ // 2 children in Scope
47987 : /*103085*/ OPC_CheckPredicate, 3, // Predicate_anonymous_1800
47988 : /*103087*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
47989 : /*103089*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_ADDC_U32), 0|OPFL_GlueInput|OPFL_GlueOutput,
47990 : MVT::i32, MVT::i1, 2/*#Ops*/, 0, 1,
47991 : // Src: (adde:{ *:[i32] } SSrc_b32:{ *:[i32] }:$src0, SSrc_b32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_1800>> - Complexity = 4
47992 : // Dst: (S_ADDC_U32:{ *:[i32] }:{ *:[i1] } SSrc_b32:{ *:[i32] }:$src0, SSrc_b32:{ *:[i32] }:$src1)
47993 : /*103098*/ /*Scope*/ 12, /*->103111*/
47994 : /*103099*/ OPC_CheckPredicate, 1, // Predicate_anonymous_2716
47995 : /*103101*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
47996 : /*103103*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_ADDC_U32_e32), 0|OPFL_GlueInput|OPFL_GlueOutput,
47997 : MVT::i32, 2/*#Ops*/, 0, 1,
47998 : // Src: (adde:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_2716>> - Complexity = 4
47999 : // Dst: (V_ADDC_U32_e32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1)
48000 : /*103111*/ 0, /*End of Scope*/
48001 : /*103112*/ /*SwitchOpcode*/ 34, TARGET_VAL(ISD::SUBE),// ->103149
48002 : /*103115*/ OPC_CaptureGlueInput,
48003 : /*103116*/ OPC_RecordChild0, // #0 = $src0
48004 : /*103117*/ OPC_RecordChild1, // #1 = $src1
48005 : /*103118*/ OPC_CheckType, MVT::i32,
48006 : /*103120*/ OPC_Scope, 13, /*->103135*/ // 2 children in Scope
48007 : /*103122*/ OPC_CheckPredicate, 3, // Predicate_anonymous_1801
48008 : /*103124*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
48009 : /*103126*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_SUBB_U32), 0|OPFL_GlueInput|OPFL_GlueOutput,
48010 : MVT::i32, MVT::i1, 2/*#Ops*/, 0, 1,
48011 : // Src: (sube:{ *:[i32] } SSrc_b32:{ *:[i32] }:$src0, SSrc_b32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_1801>> - Complexity = 4
48012 : // Dst: (S_SUBB_U32:{ *:[i32] }:{ *:[i1] } SSrc_b32:{ *:[i32] }:$src0, SSrc_b32:{ *:[i32] }:$src1)
48013 : /*103135*/ /*Scope*/ 12, /*->103148*/
48014 : /*103136*/ OPC_CheckPredicate, 1, // Predicate_anonymous_2720
48015 : /*103138*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
48016 : /*103140*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_SUBB_U32_e32), 0|OPFL_GlueInput|OPFL_GlueOutput,
48017 : MVT::i32, 2/*#Ops*/, 0, 1,
48018 : // Src: (sube:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_2720>> - Complexity = 4
48019 : // Dst: (V_SUBB_U32_e32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1)
48020 : /*103148*/ 0, /*End of Scope*/
48021 : /*103149*/ /*SwitchOpcode*/ 2|128,1/*130*/, TARGET_VAL(ISD::SMIN),// ->103283
48022 : /*103153*/ OPC_RecordChild0, // #0 = $src0
48023 : /*103154*/ OPC_RecordChild1, // #1 = $src1
48024 : /*103155*/ OPC_SwitchType /*3 cases */, 40, MVT::i32,// ->103198
48025 : /*103158*/ OPC_Scope, 13, /*->103173*/ // 3 children in Scope
48026 : /*103160*/ OPC_CheckPredicate, 3, // Predicate_anonymous_1802
48027 : /*103162*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
48028 : /*103164*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_MIN_I32), 0,
48029 : MVT::i32, MVT::i1, 2/*#Ops*/, 0, 1,
48030 : // Src: (smin:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_1802>> - Complexity = 4
48031 : // Dst: (S_MIN_I32:{ *:[i32] }:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48032 : /*103173*/ /*Scope*/ 12, /*->103186*/
48033 : /*103174*/ OPC_CheckPredicate, 1, // Predicate_anonymous_2598
48034 : /*103176*/ OPC_CheckPatternPredicate, 15, // (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
48035 : /*103178*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MIN_I32_e32), 0,
48036 : MVT::i32, 2/*#Ops*/, 0, 1,
48037 : // Src: (smin:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_2598>> - Complexity = 4
48038 : // Dst: (V_MIN_I32_e32:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48039 : /*103186*/ /*Scope*/ 10, /*->103197*/
48040 : /*103187*/ OPC_CheckPatternPredicate, 15, // (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
48041 : /*103189*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MIN_I32_e64), 0,
48042 : MVT::i32, 2/*#Ops*/, 0, 1,
48043 : // Src: (smin:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1) - Complexity = -997
48044 : // Dst: (V_MIN_I32_e64:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48045 : /*103197*/ 0, /*End of Scope*/
48046 : /*103198*/ /*SwitchType*/ 10, MVT::i16,// ->103210
48047 : /*103200*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
48048 : /*103202*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MIN_I16_e64), 0,
48049 : MVT::i16, 2/*#Ops*/, 0, 1,
48050 : // Src: (smin:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1) - Complexity = 3
48051 : // Dst: (V_MIN_I16_e64:{ *:[i16] } ?:{ *:[i16] }:$src0, ?:{ *:[i16] }:$src1)
48052 : /*103210*/ /*SwitchType*/ 70, MVT::v2i16,// ->103282
48053 : /*103212*/ OPC_Scope, 33, /*->103247*/ // 2 children in Scope
48054 : /*103214*/ OPC_CheckComplexPat, /*CP*/0, /*#*/0, // SelectVOP3PMods0:$ #2 #3 #4
48055 : /*103217*/ OPC_CheckComplexPat, /*CP*/1, /*#*/1, // SelectVOP3PMods:$ #5 #6
48056 : /*103220*/ OPC_EmitInteger, MVT::i32, 0,
48057 : /*103223*/ OPC_EmitInteger, MVT::i32, 0,
48058 : /*103226*/ OPC_EmitInteger, MVT::i32, 0,
48059 : /*103229*/ OPC_EmitInteger, MVT::i32, 0,
48060 : /*103232*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_PK_MIN_I16), 0,
48061 : MVT::v2i16, 9/*#Ops*/, 3, 2, 6, 5, 4, 7, 8, 9, 10,
48062 : // Src: (smin:{ *:[v2i16] } (VOP3PMods0:{ *:[v2i16] } v2i16:{ *:[v2i16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3PMods:{ *:[v2i16] } v2i16:{ *:[v2i16] }:$src1, i32:{ *:[i32] }:$src1_modifiers)) - Complexity = -976
48063 : // Dst: (V_PK_MIN_I16:{ *:[v2i16] } i32:{ *:[i32] }:$src0_modifiers, v2i16:{ *:[v2i16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, v2i16:{ *:[v2i16] }:$src1, i1:{ *:[i1] }:$clamp)
48064 : /*103247*/ /*Scope*/ 33, /*->103281*/
48065 : /*103248*/ OPC_CheckComplexPat, /*CP*/1, /*#*/0, // SelectVOP3PMods:$ #2 #3
48066 : /*103251*/ OPC_CheckComplexPat, /*CP*/0, /*#*/1, // SelectVOP3PMods0:$ #4 #5 #6
48067 : /*103254*/ OPC_EmitInteger, MVT::i32, 0,
48068 : /*103257*/ OPC_EmitInteger, MVT::i32, 0,
48069 : /*103260*/ OPC_EmitInteger, MVT::i32, 0,
48070 : /*103263*/ OPC_EmitInteger, MVT::i32, 0,
48071 : /*103266*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_PK_MIN_I16), 0,
48072 : MVT::v2i16, 9/*#Ops*/, 5, 4, 3, 2, 6, 7, 8, 9, 10,
48073 : // Src: (smin:{ *:[v2i16] } (VOP3PMods:{ *:[v2i16] } v2i16:{ *:[v2i16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3PMods0:{ *:[v2i16] } v2i16:{ *:[v2i16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp)) - Complexity = -976
48074 : // Dst: (V_PK_MIN_I16:{ *:[v2i16] } i32:{ *:[i32] }:$src0_modifiers, v2i16:{ *:[v2i16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, v2i16:{ *:[v2i16] }:$src1, i1:{ *:[i1] }:$clamp)
48075 : /*103281*/ 0, /*End of Scope*/
48076 : /*103282*/ 0, // EndSwitchType
48077 : /*103283*/ /*SwitchOpcode*/ 2|128,1/*130*/, TARGET_VAL(ISD::UMIN),// ->103417
48078 : /*103287*/ OPC_RecordChild0, // #0 = $src0
48079 : /*103288*/ OPC_RecordChild1, // #1 = $src1
48080 : /*103289*/ OPC_SwitchType /*3 cases */, 40, MVT::i32,// ->103332
48081 : /*103292*/ OPC_Scope, 13, /*->103307*/ // 3 children in Scope
48082 : /*103294*/ OPC_CheckPredicate, 3, // Predicate_anonymous_1803
48083 : /*103296*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
48084 : /*103298*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_MIN_U32), 0,
48085 : MVT::i32, MVT::i1, 2/*#Ops*/, 0, 1,
48086 : // Src: (umin:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_1803>> - Complexity = 4
48087 : // Dst: (S_MIN_U32:{ *:[i32] }:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48088 : /*103307*/ /*Scope*/ 12, /*->103320*/
48089 : /*103308*/ OPC_CheckPredicate, 1, // Predicate_anonymous_2610
48090 : /*103310*/ OPC_CheckPatternPredicate, 15, // (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
48091 : /*103312*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MIN_U32_e32), 0,
48092 : MVT::i32, 2/*#Ops*/, 0, 1,
48093 : // Src: (umin:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_2610>> - Complexity = 4
48094 : // Dst: (V_MIN_U32_e32:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48095 : /*103320*/ /*Scope*/ 10, /*->103331*/
48096 : /*103321*/ OPC_CheckPatternPredicate, 15, // (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
48097 : /*103323*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MIN_U32_e64), 0,
48098 : MVT::i32, 2/*#Ops*/, 0, 1,
48099 : // Src: (umin:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1) - Complexity = -997
48100 : // Dst: (V_MIN_U32_e64:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48101 : /*103331*/ 0, /*End of Scope*/
48102 : /*103332*/ /*SwitchType*/ 10, MVT::i16,// ->103344
48103 : /*103334*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
48104 : /*103336*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MIN_U16_e64), 0,
48105 : MVT::i16, 2/*#Ops*/, 0, 1,
48106 : // Src: (umin:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1) - Complexity = 3
48107 : // Dst: (V_MIN_U16_e64:{ *:[i16] } ?:{ *:[i16] }:$src0, ?:{ *:[i16] }:$src1)
48108 : /*103344*/ /*SwitchType*/ 70, MVT::v2i16,// ->103416
48109 : /*103346*/ OPC_Scope, 33, /*->103381*/ // 2 children in Scope
48110 : /*103348*/ OPC_CheckComplexPat, /*CP*/0, /*#*/0, // SelectVOP3PMods0:$ #2 #3 #4
48111 : /*103351*/ OPC_CheckComplexPat, /*CP*/1, /*#*/1, // SelectVOP3PMods:$ #5 #6
48112 : /*103354*/ OPC_EmitInteger, MVT::i32, 0,
48113 : /*103357*/ OPC_EmitInteger, MVT::i32, 0,
48114 : /*103360*/ OPC_EmitInteger, MVT::i32, 0,
48115 : /*103363*/ OPC_EmitInteger, MVT::i32, 0,
48116 : /*103366*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_PK_MIN_U16), 0,
48117 : MVT::v2i16, 9/*#Ops*/, 3, 2, 6, 5, 4, 7, 8, 9, 10,
48118 : // Src: (umin:{ *:[v2i16] } (VOP3PMods0:{ *:[v2i16] } v2i16:{ *:[v2i16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3PMods:{ *:[v2i16] } v2i16:{ *:[v2i16] }:$src1, i32:{ *:[i32] }:$src1_modifiers)) - Complexity = -976
48119 : // Dst: (V_PK_MIN_U16:{ *:[v2i16] } i32:{ *:[i32] }:$src0_modifiers, v2i16:{ *:[v2i16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, v2i16:{ *:[v2i16] }:$src1, i1:{ *:[i1] }:$clamp)
48120 : /*103381*/ /*Scope*/ 33, /*->103415*/
48121 : /*103382*/ OPC_CheckComplexPat, /*CP*/1, /*#*/0, // SelectVOP3PMods:$ #2 #3
48122 : /*103385*/ OPC_CheckComplexPat, /*CP*/0, /*#*/1, // SelectVOP3PMods0:$ #4 #5 #6
48123 : /*103388*/ OPC_EmitInteger, MVT::i32, 0,
48124 : /*103391*/ OPC_EmitInteger, MVT::i32, 0,
48125 : /*103394*/ OPC_EmitInteger, MVT::i32, 0,
48126 : /*103397*/ OPC_EmitInteger, MVT::i32, 0,
48127 : /*103400*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_PK_MIN_U16), 0,
48128 : MVT::v2i16, 9/*#Ops*/, 5, 4, 3, 2, 6, 7, 8, 9, 10,
48129 : // Src: (umin:{ *:[v2i16] } (VOP3PMods:{ *:[v2i16] } v2i16:{ *:[v2i16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3PMods0:{ *:[v2i16] } v2i16:{ *:[v2i16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp)) - Complexity = -976
48130 : // Dst: (V_PK_MIN_U16:{ *:[v2i16] } i32:{ *:[i32] }:$src0_modifiers, v2i16:{ *:[v2i16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, v2i16:{ *:[v2i16] }:$src1, i1:{ *:[i1] }:$clamp)
48131 : /*103415*/ 0, /*End of Scope*/
48132 : /*103416*/ 0, // EndSwitchType
48133 : /*103417*/ /*SwitchOpcode*/ 100, TARGET_VAL(ISD::MUL),// ->103520
48134 : /*103420*/ OPC_RecordChild0, // #0 = $src0
48135 : /*103421*/ OPC_RecordChild1, // #1 = $src1
48136 : /*103422*/ OPC_SwitchType /*3 cases */, 10, MVT::i32,// ->103435
48137 : /*103425*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
48138 : /*103427*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_MUL_I32), 0,
48139 : MVT::i32, 2/*#Ops*/, 0, 1,
48140 : // Src: (mul:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1) - Complexity = 4
48141 : // Dst: (S_MUL_I32:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48142 : /*103435*/ /*SwitchType*/ 10, MVT::i16,// ->103447
48143 : /*103437*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
48144 : /*103439*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MUL_LO_U16_e64), 0,
48145 : MVT::i16, 2/*#Ops*/, 0, 1,
48146 : // Src: (mul:{ *:[i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1) - Complexity = 3
48147 : // Dst: (V_MUL_LO_U16_e64:{ *:[i16] } ?:{ *:[i16] }:$src0, ?:{ *:[i16] }:$src1)
48148 : /*103447*/ /*SwitchType*/ 70, MVT::v2i16,// ->103519
48149 : /*103449*/ OPC_Scope, 33, /*->103484*/ // 2 children in Scope
48150 : /*103451*/ OPC_CheckComplexPat, /*CP*/0, /*#*/0, // SelectVOP3PMods0:$ #2 #3 #4
48151 : /*103454*/ OPC_CheckComplexPat, /*CP*/1, /*#*/1, // SelectVOP3PMods:$ #5 #6
48152 : /*103457*/ OPC_EmitInteger, MVT::i32, 0,
48153 : /*103460*/ OPC_EmitInteger, MVT::i32, 0,
48154 : /*103463*/ OPC_EmitInteger, MVT::i32, 0,
48155 : /*103466*/ OPC_EmitInteger, MVT::i32, 0,
48156 : /*103469*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_PK_MUL_LO_U16), 0,
48157 : MVT::v2i16, 9/*#Ops*/, 3, 2, 6, 5, 4, 7, 8, 9, 10,
48158 : // Src: (mul:{ *:[v2i16] } (VOP3PMods0:{ *:[v2i16] } v2i16:{ *:[v2i16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3PMods:{ *:[v2i16] } v2i16:{ *:[v2i16] }:$src1, i32:{ *:[i32] }:$src1_modifiers)) - Complexity = -976
48159 : // Dst: (V_PK_MUL_LO_U16:{ *:[v2i16] } i32:{ *:[i32] }:$src0_modifiers, v2i16:{ *:[v2i16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, v2i16:{ *:[v2i16] }:$src1, i1:{ *:[i1] }:$clamp)
48160 : /*103484*/ /*Scope*/ 33, /*->103518*/
48161 : /*103485*/ OPC_CheckComplexPat, /*CP*/1, /*#*/0, // SelectVOP3PMods:$ #2 #3
48162 : /*103488*/ OPC_CheckComplexPat, /*CP*/0, /*#*/1, // SelectVOP3PMods0:$ #4 #5 #6
48163 : /*103491*/ OPC_EmitInteger, MVT::i32, 0,
48164 : /*103494*/ OPC_EmitInteger, MVT::i32, 0,
48165 : /*103497*/ OPC_EmitInteger, MVT::i32, 0,
48166 : /*103500*/ OPC_EmitInteger, MVT::i32, 0,
48167 : /*103503*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_PK_MUL_LO_U16), 0,
48168 : MVT::v2i16, 9/*#Ops*/, 5, 4, 3, 2, 6, 7, 8, 9, 10,
48169 : // Src: (mul:{ *:[v2i16] } (VOP3PMods:{ *:[v2i16] } v2i16:{ *:[v2i16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3PMods0:{ *:[v2i16] } v2i16:{ *:[v2i16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp)) - Complexity = -976
48170 : // Dst: (V_PK_MUL_LO_U16:{ *:[v2i16] } i32:{ *:[i32] }:$src0_modifiers, v2i16:{ *:[v2i16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, v2i16:{ *:[v2i16] }:$src1, i1:{ *:[i1] }:$clamp)
48171 : /*103518*/ 0, /*End of Scope*/
48172 : /*103519*/ 0, // EndSwitchType
48173 : /*103520*/ /*SwitchOpcode*/ 43|128,30/*3883*/, TARGET_VAL(ISD::SETCC),// ->107407
48174 : /*103524*/ OPC_RecordChild0, // #0 = $src0
48175 : /*103525*/ OPC_Scope, 76|128,4/*588*/, /*->104116*/ // 6 children in Scope
48176 : /*103528*/ OPC_CheckChild0Type, MVT::i32,
48177 : /*103530*/ OPC_RecordChild1, // #1 = $src1
48178 : /*103531*/ OPC_MoveChild2,
48179 : /*103532*/ OPC_CheckOpcode, TARGET_VAL(ISD::CONDCODE),
48180 : /*103535*/ OPC_Scope, 29, /*->103566*/ // 26 children in Scope
48181 : /*103537*/ OPC_CheckPredicate, 66, // Predicate_COND_NULL
48182 : /*103539*/ OPC_MoveParent,
48183 : /*103540*/ OPC_CheckPredicate, 67, // Predicate_si_setcc_uniform
48184 : /*103542*/ OPC_CheckType, MVT::i1,
48185 : /*103544*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
48186 : /*103546*/ OPC_Scope, 8, /*->103556*/ // 2 children in Scope
48187 : /*103548*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_CMP_EQ_I32), 0,
48188 : MVT::i1, 2/*#Ops*/, 0, 1,
48189 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>)<<P:Predicate_si_setcc_uniform>> - Complexity = 4
48190 : // Dst: (S_CMP_EQ_I32:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48191 : /*103556*/ /*Scope*/ 8, /*->103565*/
48192 : /*103557*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_CMP_LG_I32), 0,
48193 : MVT::i1, 2/*#Ops*/, 0, 1,
48194 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>)<<P:Predicate_si_setcc_uniform>> - Complexity = 4
48195 : // Dst: (S_CMP_LG_I32:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48196 : /*103565*/ 0, /*End of Scope*/
48197 : /*103566*/ /*Scope*/ 17, /*->103584*/
48198 : /*103567*/ OPC_CheckPredicate, 54, // Predicate_COND_SGT
48199 : /*103569*/ OPC_MoveParent,
48200 : /*103570*/ OPC_CheckPredicate, 67, // Predicate_si_setcc_uniform
48201 : /*103572*/ OPC_CheckType, MVT::i1,
48202 : /*103574*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
48203 : /*103576*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_CMP_GT_I32), 0,
48204 : MVT::i1, 2/*#Ops*/, 0, 1,
48205 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_SGT>>)<<P:Predicate_si_setcc_uniform>> - Complexity = 4
48206 : // Dst: (S_CMP_GT_I32:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48207 : /*103584*/ /*Scope*/ 17, /*->103602*/
48208 : /*103585*/ OPC_CheckPredicate, 55, // Predicate_COND_SGE
48209 : /*103587*/ OPC_MoveParent,
48210 : /*103588*/ OPC_CheckPredicate, 67, // Predicate_si_setcc_uniform
48211 : /*103590*/ OPC_CheckType, MVT::i1,
48212 : /*103592*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
48213 : /*103594*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_CMP_GE_I32), 0,
48214 : MVT::i1, 2/*#Ops*/, 0, 1,
48215 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_SGE>>)<<P:Predicate_si_setcc_uniform>> - Complexity = 4
48216 : // Dst: (S_CMP_GE_I32:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48217 : /*103602*/ /*Scope*/ 17, /*->103620*/
48218 : /*103603*/ OPC_CheckPredicate, 56, // Predicate_COND_SLT
48219 : /*103605*/ OPC_MoveParent,
48220 : /*103606*/ OPC_CheckPredicate, 67, // Predicate_si_setcc_uniform
48221 : /*103608*/ OPC_CheckType, MVT::i1,
48222 : /*103610*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
48223 : /*103612*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_CMP_LT_I32), 0,
48224 : MVT::i1, 2/*#Ops*/, 0, 1,
48225 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_SLT>>)<<P:Predicate_si_setcc_uniform>> - Complexity = 4
48226 : // Dst: (S_CMP_LT_I32:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48227 : /*103620*/ /*Scope*/ 17, /*->103638*/
48228 : /*103621*/ OPC_CheckPredicate, 57, // Predicate_COND_SLE
48229 : /*103623*/ OPC_MoveParent,
48230 : /*103624*/ OPC_CheckPredicate, 67, // Predicate_si_setcc_uniform
48231 : /*103626*/ OPC_CheckType, MVT::i1,
48232 : /*103628*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
48233 : /*103630*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_CMP_LE_I32), 0,
48234 : MVT::i1, 2/*#Ops*/, 0, 1,
48235 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_SLE>>)<<P:Predicate_si_setcc_uniform>> - Complexity = 4
48236 : // Dst: (S_CMP_LE_I32:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48237 : /*103638*/ /*Scope*/ 17, /*->103656*/
48238 : /*103639*/ OPC_CheckPredicate, 52, // Predicate_COND_EQ
48239 : /*103641*/ OPC_MoveParent,
48240 : /*103642*/ OPC_CheckPredicate, 67, // Predicate_si_setcc_uniform
48241 : /*103644*/ OPC_CheckType, MVT::i1,
48242 : /*103646*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
48243 : /*103648*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_CMP_EQ_U32), 0,
48244 : MVT::i1, 2/*#Ops*/, 0, 1,
48245 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_EQ>>)<<P:Predicate_si_setcc_uniform>> - Complexity = 4
48246 : // Dst: (S_CMP_EQ_U32:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48247 : /*103656*/ /*Scope*/ 17, /*->103674*/
48248 : /*103657*/ OPC_CheckPredicate, 53, // Predicate_COND_NE
48249 : /*103659*/ OPC_MoveParent,
48250 : /*103660*/ OPC_CheckPredicate, 67, // Predicate_si_setcc_uniform
48251 : /*103662*/ OPC_CheckType, MVT::i1,
48252 : /*103664*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
48253 : /*103666*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_CMP_LG_U32), 0,
48254 : MVT::i1, 2/*#Ops*/, 0, 1,
48255 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NE>>)<<P:Predicate_si_setcc_uniform>> - Complexity = 4
48256 : // Dst: (S_CMP_LG_U32:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48257 : /*103674*/ /*Scope*/ 17, /*->103692*/
48258 : /*103675*/ OPC_CheckPredicate, 48, // Predicate_COND_UGT
48259 : /*103677*/ OPC_MoveParent,
48260 : /*103678*/ OPC_CheckPredicate, 67, // Predicate_si_setcc_uniform
48261 : /*103680*/ OPC_CheckType, MVT::i1,
48262 : /*103682*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
48263 : /*103684*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_CMP_GT_U32), 0,
48264 : MVT::i1, 2/*#Ops*/, 0, 1,
48265 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_UGT>>)<<P:Predicate_si_setcc_uniform>> - Complexity = 4
48266 : // Dst: (S_CMP_GT_U32:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48267 : /*103692*/ /*Scope*/ 17, /*->103710*/
48268 : /*103693*/ OPC_CheckPredicate, 49, // Predicate_COND_UGE
48269 : /*103695*/ OPC_MoveParent,
48270 : /*103696*/ OPC_CheckPredicate, 67, // Predicate_si_setcc_uniform
48271 : /*103698*/ OPC_CheckType, MVT::i1,
48272 : /*103700*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
48273 : /*103702*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_CMP_GE_U32), 0,
48274 : MVT::i1, 2/*#Ops*/, 0, 1,
48275 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_UGE>>)<<P:Predicate_si_setcc_uniform>> - Complexity = 4
48276 : // Dst: (S_CMP_GE_U32:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48277 : /*103710*/ /*Scope*/ 17, /*->103728*/
48278 : /*103711*/ OPC_CheckPredicate, 50, // Predicate_COND_ULT
48279 : /*103713*/ OPC_MoveParent,
48280 : /*103714*/ OPC_CheckPredicate, 67, // Predicate_si_setcc_uniform
48281 : /*103716*/ OPC_CheckType, MVT::i1,
48282 : /*103718*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
48283 : /*103720*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_CMP_LT_U32), 0,
48284 : MVT::i1, 2/*#Ops*/, 0, 1,
48285 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_ULT>>)<<P:Predicate_si_setcc_uniform>> - Complexity = 4
48286 : // Dst: (S_CMP_LT_U32:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48287 : /*103728*/ /*Scope*/ 17, /*->103746*/
48288 : /*103729*/ OPC_CheckPredicate, 51, // Predicate_COND_ULE
48289 : /*103731*/ OPC_MoveParent,
48290 : /*103732*/ OPC_CheckPredicate, 67, // Predicate_si_setcc_uniform
48291 : /*103734*/ OPC_CheckType, MVT::i1,
48292 : /*103736*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
48293 : /*103738*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_CMP_LE_U32), 0,
48294 : MVT::i1, 2/*#Ops*/, 0, 1,
48295 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_ULE>>)<<P:Predicate_si_setcc_uniform>> - Complexity = 4
48296 : // Dst: (S_CMP_LE_U32:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48297 : /*103746*/ /*Scope*/ 13, /*->103760*/
48298 : /*103747*/ OPC_CheckPredicate, 66, // Predicate_COND_NULL
48299 : /*103749*/ OPC_MoveParent,
48300 : /*103750*/ OPC_CheckType, MVT::i1,
48301 : /*103752*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_F_I32_e64), 0,
48302 : MVT::i1, 2/*#Ops*/, 0, 1,
48303 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48304 : // Dst: (V_CMP_F_I32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48305 : /*103760*/ /*Scope*/ 13, /*->103774*/
48306 : /*103761*/ OPC_CheckPredicate, 56, // Predicate_COND_SLT
48307 : /*103763*/ OPC_MoveParent,
48308 : /*103764*/ OPC_CheckType, MVT::i1,
48309 : /*103766*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LT_I32_e64), 0,
48310 : MVT::i1, 2/*#Ops*/, 0, 1,
48311 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_SLT>>) - Complexity = -997
48312 : // Dst: (V_CMP_LT_I32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48313 : /*103774*/ /*Scope*/ 13, /*->103788*/
48314 : /*103775*/ OPC_CheckPredicate, 66, // Predicate_COND_NULL
48315 : /*103777*/ OPC_MoveParent,
48316 : /*103778*/ OPC_CheckType, MVT::i1,
48317 : /*103780*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_EQ_I32_e64), 0,
48318 : MVT::i1, 2/*#Ops*/, 0, 1,
48319 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48320 : // Dst: (V_CMP_EQ_I32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48321 : /*103788*/ /*Scope*/ 13, /*->103802*/
48322 : /*103789*/ OPC_CheckPredicate, 57, // Predicate_COND_SLE
48323 : /*103791*/ OPC_MoveParent,
48324 : /*103792*/ OPC_CheckType, MVT::i1,
48325 : /*103794*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LE_I32_e64), 0,
48326 : MVT::i1, 2/*#Ops*/, 0, 1,
48327 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_SLE>>) - Complexity = -997
48328 : // Dst: (V_CMP_LE_I32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48329 : /*103802*/ /*Scope*/ 13, /*->103816*/
48330 : /*103803*/ OPC_CheckPredicate, 54, // Predicate_COND_SGT
48331 : /*103805*/ OPC_MoveParent,
48332 : /*103806*/ OPC_CheckType, MVT::i1,
48333 : /*103808*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_GT_I32_e64), 0,
48334 : MVT::i1, 2/*#Ops*/, 0, 1,
48335 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_SGT>>) - Complexity = -997
48336 : // Dst: (V_CMP_GT_I32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48337 : /*103816*/ /*Scope*/ 13, /*->103830*/
48338 : /*103817*/ OPC_CheckPredicate, 66, // Predicate_COND_NULL
48339 : /*103819*/ OPC_MoveParent,
48340 : /*103820*/ OPC_CheckType, MVT::i1,
48341 : /*103822*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NE_I32_e64), 0,
48342 : MVT::i1, 2/*#Ops*/, 0, 1,
48343 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48344 : // Dst: (V_CMP_NE_I32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48345 : /*103830*/ /*Scope*/ 13, /*->103844*/
48346 : /*103831*/ OPC_CheckPredicate, 55, // Predicate_COND_SGE
48347 : /*103833*/ OPC_MoveParent,
48348 : /*103834*/ OPC_CheckType, MVT::i1,
48349 : /*103836*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_GE_I32_e64), 0,
48350 : MVT::i1, 2/*#Ops*/, 0, 1,
48351 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_SGE>>) - Complexity = -997
48352 : // Dst: (V_CMP_GE_I32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48353 : /*103844*/ /*Scope*/ 97, /*->103942*/
48354 : /*103845*/ OPC_CheckPredicate, 66, // Predicate_COND_NULL
48355 : /*103847*/ OPC_MoveParent,
48356 : /*103848*/ OPC_CheckType, MVT::i1,
48357 : /*103850*/ OPC_Scope, 8, /*->103860*/ // 10 children in Scope
48358 : /*103852*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_T_I32_e64), 0,
48359 : MVT::i1, 2/*#Ops*/, 0, 1,
48360 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48361 : // Dst: (V_CMP_T_I32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48362 : /*103860*/ /*Scope*/ 8, /*->103869*/
48363 : /*103861*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_F_I32_e64), 0,
48364 : MVT::i1, 2/*#Ops*/, 0, 1,
48365 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48366 : // Dst: (V_CMPX_F_I32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48367 : /*103869*/ /*Scope*/ 8, /*->103878*/
48368 : /*103870*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_LT_I32_e64), 0,
48369 : MVT::i1, 2/*#Ops*/, 0, 1,
48370 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48371 : // Dst: (V_CMPX_LT_I32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48372 : /*103878*/ /*Scope*/ 8, /*->103887*/
48373 : /*103879*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_EQ_I32_e64), 0,
48374 : MVT::i1, 2/*#Ops*/, 0, 1,
48375 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48376 : // Dst: (V_CMPX_EQ_I32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48377 : /*103887*/ /*Scope*/ 8, /*->103896*/
48378 : /*103888*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_LE_I32_e64), 0,
48379 : MVT::i1, 2/*#Ops*/, 0, 1,
48380 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48381 : // Dst: (V_CMPX_LE_I32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48382 : /*103896*/ /*Scope*/ 8, /*->103905*/
48383 : /*103897*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_GT_I32_e64), 0,
48384 : MVT::i1, 2/*#Ops*/, 0, 1,
48385 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48386 : // Dst: (V_CMPX_GT_I32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48387 : /*103905*/ /*Scope*/ 8, /*->103914*/
48388 : /*103906*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_NE_I32_e64), 0,
48389 : MVT::i1, 2/*#Ops*/, 0, 1,
48390 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48391 : // Dst: (V_CMPX_NE_I32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48392 : /*103914*/ /*Scope*/ 8, /*->103923*/
48393 : /*103915*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_GE_I32_e64), 0,
48394 : MVT::i1, 2/*#Ops*/, 0, 1,
48395 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48396 : // Dst: (V_CMPX_GE_I32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48397 : /*103923*/ /*Scope*/ 8, /*->103932*/
48398 : /*103924*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_T_I32_e64), 0,
48399 : MVT::i1, 2/*#Ops*/, 0, 1,
48400 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48401 : // Dst: (V_CMPX_T_I32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48402 : /*103932*/ /*Scope*/ 8, /*->103941*/
48403 : /*103933*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_F_U32_e64), 0,
48404 : MVT::i1, 2/*#Ops*/, 0, 1,
48405 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48406 : // Dst: (V_CMP_F_U32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48407 : /*103941*/ 0, /*End of Scope*/
48408 : /*103942*/ /*Scope*/ 13, /*->103956*/
48409 : /*103943*/ OPC_CheckPredicate, 50, // Predicate_COND_ULT
48410 : /*103945*/ OPC_MoveParent,
48411 : /*103946*/ OPC_CheckType, MVT::i1,
48412 : /*103948*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LT_U32_e64), 0,
48413 : MVT::i1, 2/*#Ops*/, 0, 1,
48414 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_ULT>>) - Complexity = -997
48415 : // Dst: (V_CMP_LT_U32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48416 : /*103956*/ /*Scope*/ 13, /*->103970*/
48417 : /*103957*/ OPC_CheckPredicate, 52, // Predicate_COND_EQ
48418 : /*103959*/ OPC_MoveParent,
48419 : /*103960*/ OPC_CheckType, MVT::i1,
48420 : /*103962*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_EQ_U32_e64), 0,
48421 : MVT::i1, 2/*#Ops*/, 0, 1,
48422 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_EQ>>) - Complexity = -997
48423 : // Dst: (V_CMP_EQ_U32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48424 : /*103970*/ /*Scope*/ 13, /*->103984*/
48425 : /*103971*/ OPC_CheckPredicate, 51, // Predicate_COND_ULE
48426 : /*103973*/ OPC_MoveParent,
48427 : /*103974*/ OPC_CheckType, MVT::i1,
48428 : /*103976*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LE_U32_e64), 0,
48429 : MVT::i1, 2/*#Ops*/, 0, 1,
48430 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_ULE>>) - Complexity = -997
48431 : // Dst: (V_CMP_LE_U32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48432 : /*103984*/ /*Scope*/ 13, /*->103998*/
48433 : /*103985*/ OPC_CheckPredicate, 48, // Predicate_COND_UGT
48434 : /*103987*/ OPC_MoveParent,
48435 : /*103988*/ OPC_CheckType, MVT::i1,
48436 : /*103990*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_GT_U32_e64), 0,
48437 : MVT::i1, 2/*#Ops*/, 0, 1,
48438 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_UGT>>) - Complexity = -997
48439 : // Dst: (V_CMP_GT_U32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48440 : /*103998*/ /*Scope*/ 13, /*->104012*/
48441 : /*103999*/ OPC_CheckPredicate, 53, // Predicate_COND_NE
48442 : /*104001*/ OPC_MoveParent,
48443 : /*104002*/ OPC_CheckType, MVT::i1,
48444 : /*104004*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NE_U32_e64), 0,
48445 : MVT::i1, 2/*#Ops*/, 0, 1,
48446 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NE>>) - Complexity = -997
48447 : // Dst: (V_CMP_NE_U32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48448 : /*104012*/ /*Scope*/ 13, /*->104026*/
48449 : /*104013*/ OPC_CheckPredicate, 49, // Predicate_COND_UGE
48450 : /*104015*/ OPC_MoveParent,
48451 : /*104016*/ OPC_CheckType, MVT::i1,
48452 : /*104018*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_GE_U32_e64), 0,
48453 : MVT::i1, 2/*#Ops*/, 0, 1,
48454 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_UGE>>) - Complexity = -997
48455 : // Dst: (V_CMP_GE_U32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48456 : /*104026*/ /*Scope*/ 88, /*->104115*/
48457 : /*104027*/ OPC_CheckPredicate, 66, // Predicate_COND_NULL
48458 : /*104029*/ OPC_MoveParent,
48459 : /*104030*/ OPC_CheckType, MVT::i1,
48460 : /*104032*/ OPC_Scope, 8, /*->104042*/ // 9 children in Scope
48461 : /*104034*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_T_U32_e64), 0,
48462 : MVT::i1, 2/*#Ops*/, 0, 1,
48463 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48464 : // Dst: (V_CMP_T_U32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48465 : /*104042*/ /*Scope*/ 8, /*->104051*/
48466 : /*104043*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_F_U32_e64), 0,
48467 : MVT::i1, 2/*#Ops*/, 0, 1,
48468 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48469 : // Dst: (V_CMPX_F_U32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48470 : /*104051*/ /*Scope*/ 8, /*->104060*/
48471 : /*104052*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_LT_U32_e64), 0,
48472 : MVT::i1, 2/*#Ops*/, 0, 1,
48473 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48474 : // Dst: (V_CMPX_LT_U32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48475 : /*104060*/ /*Scope*/ 8, /*->104069*/
48476 : /*104061*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_EQ_U32_e64), 0,
48477 : MVT::i1, 2/*#Ops*/, 0, 1,
48478 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48479 : // Dst: (V_CMPX_EQ_U32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48480 : /*104069*/ /*Scope*/ 8, /*->104078*/
48481 : /*104070*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_LE_U32_e64), 0,
48482 : MVT::i1, 2/*#Ops*/, 0, 1,
48483 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48484 : // Dst: (V_CMPX_LE_U32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48485 : /*104078*/ /*Scope*/ 8, /*->104087*/
48486 : /*104079*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_GT_U32_e64), 0,
48487 : MVT::i1, 2/*#Ops*/, 0, 1,
48488 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48489 : // Dst: (V_CMPX_GT_U32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48490 : /*104087*/ /*Scope*/ 8, /*->104096*/
48491 : /*104088*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_NE_U32_e64), 0,
48492 : MVT::i1, 2/*#Ops*/, 0, 1,
48493 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48494 : // Dst: (V_CMPX_NE_U32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48495 : /*104096*/ /*Scope*/ 8, /*->104105*/
48496 : /*104097*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_GE_U32_e64), 0,
48497 : MVT::i1, 2/*#Ops*/, 0, 1,
48498 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48499 : // Dst: (V_CMPX_GE_U32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48500 : /*104105*/ /*Scope*/ 8, /*->104114*/
48501 : /*104106*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_T_U32_e64), 0,
48502 : MVT::i1, 2/*#Ops*/, 0, 1,
48503 : // Src: (setcc:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48504 : // Dst: (V_CMPX_T_U32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
48505 : /*104114*/ 0, /*End of Scope*/
48506 : /*104115*/ 0, /*End of Scope*/
48507 : /*104116*/ /*Scope*/ 30|128,3/*414*/, /*->104532*/
48508 : /*104118*/ OPC_CheckChild0Type, MVT::i64,
48509 : /*104120*/ OPC_RecordChild1, // #1 = $src1
48510 : /*104121*/ OPC_MoveChild2,
48511 : /*104122*/ OPC_CheckOpcode, TARGET_VAL(ISD::CONDCODE),
48512 : /*104125*/ OPC_Scope, 17, /*->104144*/ // 17 children in Scope
48513 : /*104127*/ OPC_CheckPredicate, 52, // Predicate_COND_EQ
48514 : /*104129*/ OPC_MoveParent,
48515 : /*104130*/ OPC_CheckPredicate, 67, // Predicate_si_setcc_uniform
48516 : /*104132*/ OPC_CheckType, MVT::i1,
48517 : /*104134*/ OPC_CheckPatternPredicate, 14, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::VOLCANIC_ISLANDS)
48518 : /*104136*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_CMP_EQ_U64), 0,
48519 : MVT::i1, 2/*#Ops*/, 0, 1,
48520 : // Src: (setcc:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_EQ>>)<<P:Predicate_si_setcc_uniform>> - Complexity = 4
48521 : // Dst: (S_CMP_EQ_U64:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
48522 : /*104144*/ /*Scope*/ 17, /*->104162*/
48523 : /*104145*/ OPC_CheckPredicate, 53, // Predicate_COND_NE
48524 : /*104147*/ OPC_MoveParent,
48525 : /*104148*/ OPC_CheckPredicate, 67, // Predicate_si_setcc_uniform
48526 : /*104150*/ OPC_CheckType, MVT::i1,
48527 : /*104152*/ OPC_CheckPatternPredicate, 14, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::VOLCANIC_ISLANDS)
48528 : /*104154*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_CMP_LG_U64), 0,
48529 : MVT::i1, 2/*#Ops*/, 0, 1,
48530 : // Src: (setcc:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NE>>)<<P:Predicate_si_setcc_uniform>> - Complexity = 4
48531 : // Dst: (S_CMP_LG_U64:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
48532 : /*104162*/ /*Scope*/ 13, /*->104176*/
48533 : /*104163*/ OPC_CheckPredicate, 66, // Predicate_COND_NULL
48534 : /*104165*/ OPC_MoveParent,
48535 : /*104166*/ OPC_CheckType, MVT::i1,
48536 : /*104168*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_F_I64_e64), 0,
48537 : MVT::i1, 2/*#Ops*/, 0, 1,
48538 : // Src: (setcc:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48539 : // Dst: (V_CMP_F_I64_e64:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
48540 : /*104176*/ /*Scope*/ 13, /*->104190*/
48541 : /*104177*/ OPC_CheckPredicate, 56, // Predicate_COND_SLT
48542 : /*104179*/ OPC_MoveParent,
48543 : /*104180*/ OPC_CheckType, MVT::i1,
48544 : /*104182*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LT_I64_e64), 0,
48545 : MVT::i1, 2/*#Ops*/, 0, 1,
48546 : // Src: (setcc:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_SLT>>) - Complexity = -997
48547 : // Dst: (V_CMP_LT_I64_e64:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
48548 : /*104190*/ /*Scope*/ 13, /*->104204*/
48549 : /*104191*/ OPC_CheckPredicate, 66, // Predicate_COND_NULL
48550 : /*104193*/ OPC_MoveParent,
48551 : /*104194*/ OPC_CheckType, MVT::i1,
48552 : /*104196*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_EQ_I64_e64), 0,
48553 : MVT::i1, 2/*#Ops*/, 0, 1,
48554 : // Src: (setcc:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48555 : // Dst: (V_CMP_EQ_I64_e64:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
48556 : /*104204*/ /*Scope*/ 13, /*->104218*/
48557 : /*104205*/ OPC_CheckPredicate, 57, // Predicate_COND_SLE
48558 : /*104207*/ OPC_MoveParent,
48559 : /*104208*/ OPC_CheckType, MVT::i1,
48560 : /*104210*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LE_I64_e64), 0,
48561 : MVT::i1, 2/*#Ops*/, 0, 1,
48562 : // Src: (setcc:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_SLE>>) - Complexity = -997
48563 : // Dst: (V_CMP_LE_I64_e64:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
48564 : /*104218*/ /*Scope*/ 13, /*->104232*/
48565 : /*104219*/ OPC_CheckPredicate, 54, // Predicate_COND_SGT
48566 : /*104221*/ OPC_MoveParent,
48567 : /*104222*/ OPC_CheckType, MVT::i1,
48568 : /*104224*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_GT_I64_e64), 0,
48569 : MVT::i1, 2/*#Ops*/, 0, 1,
48570 : // Src: (setcc:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_SGT>>) - Complexity = -997
48571 : // Dst: (V_CMP_GT_I64_e64:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
48572 : /*104232*/ /*Scope*/ 13, /*->104246*/
48573 : /*104233*/ OPC_CheckPredicate, 66, // Predicate_COND_NULL
48574 : /*104235*/ OPC_MoveParent,
48575 : /*104236*/ OPC_CheckType, MVT::i1,
48576 : /*104238*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NE_I64_e64), 0,
48577 : MVT::i1, 2/*#Ops*/, 0, 1,
48578 : // Src: (setcc:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48579 : // Dst: (V_CMP_NE_I64_e64:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
48580 : /*104246*/ /*Scope*/ 13, /*->104260*/
48581 : /*104247*/ OPC_CheckPredicate, 55, // Predicate_COND_SGE
48582 : /*104249*/ OPC_MoveParent,
48583 : /*104250*/ OPC_CheckType, MVT::i1,
48584 : /*104252*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_GE_I64_e64), 0,
48585 : MVT::i1, 2/*#Ops*/, 0, 1,
48586 : // Src: (setcc:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_SGE>>) - Complexity = -997
48587 : // Dst: (V_CMP_GE_I64_e64:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
48588 : /*104260*/ /*Scope*/ 97, /*->104358*/
48589 : /*104261*/ OPC_CheckPredicate, 66, // Predicate_COND_NULL
48590 : /*104263*/ OPC_MoveParent,
48591 : /*104264*/ OPC_CheckType, MVT::i1,
48592 : /*104266*/ OPC_Scope, 8, /*->104276*/ // 10 children in Scope
48593 : /*104268*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_T_I64_e64), 0,
48594 : MVT::i1, 2/*#Ops*/, 0, 1,
48595 : // Src: (setcc:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48596 : // Dst: (V_CMP_T_I64_e64:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
48597 : /*104276*/ /*Scope*/ 8, /*->104285*/
48598 : /*104277*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_F_I64_e64), 0,
48599 : MVT::i1, 2/*#Ops*/, 0, 1,
48600 : // Src: (setcc:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48601 : // Dst: (V_CMPX_F_I64_e64:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
48602 : /*104285*/ /*Scope*/ 8, /*->104294*/
48603 : /*104286*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_LT_I64_e64), 0,
48604 : MVT::i1, 2/*#Ops*/, 0, 1,
48605 : // Src: (setcc:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48606 : // Dst: (V_CMPX_LT_I64_e64:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
48607 : /*104294*/ /*Scope*/ 8, /*->104303*/
48608 : /*104295*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_EQ_I64_e64), 0,
48609 : MVT::i1, 2/*#Ops*/, 0, 1,
48610 : // Src: (setcc:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48611 : // Dst: (V_CMPX_EQ_I64_e64:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
48612 : /*104303*/ /*Scope*/ 8, /*->104312*/
48613 : /*104304*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_LE_I64_e64), 0,
48614 : MVT::i1, 2/*#Ops*/, 0, 1,
48615 : // Src: (setcc:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48616 : // Dst: (V_CMPX_LE_I64_e64:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
48617 : /*104312*/ /*Scope*/ 8, /*->104321*/
48618 : /*104313*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_GT_I64_e64), 0,
48619 : MVT::i1, 2/*#Ops*/, 0, 1,
48620 : // Src: (setcc:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48621 : // Dst: (V_CMPX_GT_I64_e64:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
48622 : /*104321*/ /*Scope*/ 8, /*->104330*/
48623 : /*104322*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_NE_I64_e64), 0,
48624 : MVT::i1, 2/*#Ops*/, 0, 1,
48625 : // Src: (setcc:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48626 : // Dst: (V_CMPX_NE_I64_e64:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
48627 : /*104330*/ /*Scope*/ 8, /*->104339*/
48628 : /*104331*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_GE_I64_e64), 0,
48629 : MVT::i1, 2/*#Ops*/, 0, 1,
48630 : // Src: (setcc:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48631 : // Dst: (V_CMPX_GE_I64_e64:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
48632 : /*104339*/ /*Scope*/ 8, /*->104348*/
48633 : /*104340*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_T_I64_e64), 0,
48634 : MVT::i1, 2/*#Ops*/, 0, 1,
48635 : // Src: (setcc:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48636 : // Dst: (V_CMPX_T_I64_e64:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
48637 : /*104348*/ /*Scope*/ 8, /*->104357*/
48638 : /*104349*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_F_U64_e64), 0,
48639 : MVT::i1, 2/*#Ops*/, 0, 1,
48640 : // Src: (setcc:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48641 : // Dst: (V_CMP_F_U64_e64:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
48642 : /*104357*/ 0, /*End of Scope*/
48643 : /*104358*/ /*Scope*/ 13, /*->104372*/
48644 : /*104359*/ OPC_CheckPredicate, 50, // Predicate_COND_ULT
48645 : /*104361*/ OPC_MoveParent,
48646 : /*104362*/ OPC_CheckType, MVT::i1,
48647 : /*104364*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LT_U64_e64), 0,
48648 : MVT::i1, 2/*#Ops*/, 0, 1,
48649 : // Src: (setcc:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_ULT>>) - Complexity = -997
48650 : // Dst: (V_CMP_LT_U64_e64:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
48651 : /*104372*/ /*Scope*/ 13, /*->104386*/
48652 : /*104373*/ OPC_CheckPredicate, 52, // Predicate_COND_EQ
48653 : /*104375*/ OPC_MoveParent,
48654 : /*104376*/ OPC_CheckType, MVT::i1,
48655 : /*104378*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_EQ_U64_e64), 0,
48656 : MVT::i1, 2/*#Ops*/, 0, 1,
48657 : // Src: (setcc:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_EQ>>) - Complexity = -997
48658 : // Dst: (V_CMP_EQ_U64_e64:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
48659 : /*104386*/ /*Scope*/ 13, /*->104400*/
48660 : /*104387*/ OPC_CheckPredicate, 51, // Predicate_COND_ULE
48661 : /*104389*/ OPC_MoveParent,
48662 : /*104390*/ OPC_CheckType, MVT::i1,
48663 : /*104392*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LE_U64_e64), 0,
48664 : MVT::i1, 2/*#Ops*/, 0, 1,
48665 : // Src: (setcc:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_ULE>>) - Complexity = -997
48666 : // Dst: (V_CMP_LE_U64_e64:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
48667 : /*104400*/ /*Scope*/ 13, /*->104414*/
48668 : /*104401*/ OPC_CheckPredicate, 48, // Predicate_COND_UGT
48669 : /*104403*/ OPC_MoveParent,
48670 : /*104404*/ OPC_CheckType, MVT::i1,
48671 : /*104406*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_GT_U64_e64), 0,
48672 : MVT::i1, 2/*#Ops*/, 0, 1,
48673 : // Src: (setcc:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_UGT>>) - Complexity = -997
48674 : // Dst: (V_CMP_GT_U64_e64:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
48675 : /*104414*/ /*Scope*/ 13, /*->104428*/
48676 : /*104415*/ OPC_CheckPredicate, 53, // Predicate_COND_NE
48677 : /*104417*/ OPC_MoveParent,
48678 : /*104418*/ OPC_CheckType, MVT::i1,
48679 : /*104420*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NE_U64_e64), 0,
48680 : MVT::i1, 2/*#Ops*/, 0, 1,
48681 : // Src: (setcc:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NE>>) - Complexity = -997
48682 : // Dst: (V_CMP_NE_U64_e64:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
48683 : /*104428*/ /*Scope*/ 13, /*->104442*/
48684 : /*104429*/ OPC_CheckPredicate, 49, // Predicate_COND_UGE
48685 : /*104431*/ OPC_MoveParent,
48686 : /*104432*/ OPC_CheckType, MVT::i1,
48687 : /*104434*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_GE_U64_e64), 0,
48688 : MVT::i1, 2/*#Ops*/, 0, 1,
48689 : // Src: (setcc:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_UGE>>) - Complexity = -997
48690 : // Dst: (V_CMP_GE_U64_e64:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
48691 : /*104442*/ /*Scope*/ 88, /*->104531*/
48692 : /*104443*/ OPC_CheckPredicate, 66, // Predicate_COND_NULL
48693 : /*104445*/ OPC_MoveParent,
48694 : /*104446*/ OPC_CheckType, MVT::i1,
48695 : /*104448*/ OPC_Scope, 8, /*->104458*/ // 9 children in Scope
48696 : /*104450*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_T_U64_e64), 0,
48697 : MVT::i1, 2/*#Ops*/, 0, 1,
48698 : // Src: (setcc:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48699 : // Dst: (V_CMP_T_U64_e64:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
48700 : /*104458*/ /*Scope*/ 8, /*->104467*/
48701 : /*104459*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_F_U64_e64), 0,
48702 : MVT::i1, 2/*#Ops*/, 0, 1,
48703 : // Src: (setcc:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48704 : // Dst: (V_CMPX_F_U64_e64:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
48705 : /*104467*/ /*Scope*/ 8, /*->104476*/
48706 : /*104468*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_LT_U64_e64), 0,
48707 : MVT::i1, 2/*#Ops*/, 0, 1,
48708 : // Src: (setcc:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48709 : // Dst: (V_CMPX_LT_U64_e64:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
48710 : /*104476*/ /*Scope*/ 8, /*->104485*/
48711 : /*104477*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_EQ_U64_e64), 0,
48712 : MVT::i1, 2/*#Ops*/, 0, 1,
48713 : // Src: (setcc:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48714 : // Dst: (V_CMPX_EQ_U64_e64:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
48715 : /*104485*/ /*Scope*/ 8, /*->104494*/
48716 : /*104486*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_LE_U64_e64), 0,
48717 : MVT::i1, 2/*#Ops*/, 0, 1,
48718 : // Src: (setcc:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48719 : // Dst: (V_CMPX_LE_U64_e64:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
48720 : /*104494*/ /*Scope*/ 8, /*->104503*/
48721 : /*104495*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_GT_U64_e64), 0,
48722 : MVT::i1, 2/*#Ops*/, 0, 1,
48723 : // Src: (setcc:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48724 : // Dst: (V_CMPX_GT_U64_e64:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
48725 : /*104503*/ /*Scope*/ 8, /*->104512*/
48726 : /*104504*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_NE_U64_e64), 0,
48727 : MVT::i1, 2/*#Ops*/, 0, 1,
48728 : // Src: (setcc:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48729 : // Dst: (V_CMPX_NE_U64_e64:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
48730 : /*104512*/ /*Scope*/ 8, /*->104521*/
48731 : /*104513*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_GE_U64_e64), 0,
48732 : MVT::i1, 2/*#Ops*/, 0, 1,
48733 : // Src: (setcc:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48734 : // Dst: (V_CMPX_GE_U64_e64:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
48735 : /*104521*/ /*Scope*/ 8, /*->104530*/
48736 : /*104522*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_T_U64_e64), 0,
48737 : MVT::i1, 2/*#Ops*/, 0, 1,
48738 : // Src: (setcc:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
48739 : // Dst: (V_CMPX_T_U64_e64:{ *:[i1] } i64:{ *:[i64] }:$src0, i64:{ *:[i64] }:$src1)
48740 : /*104530*/ 0, /*End of Scope*/
48741 : /*104531*/ 0, /*End of Scope*/
48742 : /*104532*/ /*Scope*/ 61|128,7/*957*/, /*->105491*/
48743 : /*104534*/ OPC_CheckChild0Type, MVT::f32,
48744 : /*104536*/ OPC_RecordChild1, // #1 = $VOP3Mods:src1:src1_modifiers
48745 : /*104537*/ OPC_MoveChild2,
48746 : /*104538*/ OPC_CheckOpcode, TARGET_VAL(ISD::CONDCODE),
48747 : /*104541*/ OPC_Scope, 22, /*->104565*/ // 16 children in Scope
48748 : /*104543*/ OPC_CheckPredicate, 66, // Predicate_COND_NULL
48749 : /*104545*/ OPC_MoveParent,
48750 : /*104546*/ OPC_CheckType, MVT::i1,
48751 : /*104548*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
48752 : /*104551*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
48753 : /*104554*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_F_F32_e64), 0,
48754 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
48755 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
48756 : // Dst: (V_CMP_F_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
48757 : /*104565*/ /*Scope*/ 22, /*->104588*/
48758 : /*104566*/ OPC_CheckPredicate, 44, // Predicate_COND_OLT
48759 : /*104568*/ OPC_MoveParent,
48760 : /*104569*/ OPC_CheckType, MVT::i1,
48761 : /*104571*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
48762 : /*104574*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
48763 : /*104577*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LT_F32_e64), 0,
48764 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
48765 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_OLT>>) - Complexity = -973
48766 : // Dst: (V_CMP_LT_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
48767 : /*104588*/ /*Scope*/ 22, /*->104611*/
48768 : /*104589*/ OPC_CheckPredicate, 40, // Predicate_COND_OEQ
48769 : /*104591*/ OPC_MoveParent,
48770 : /*104592*/ OPC_CheckType, MVT::i1,
48771 : /*104594*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
48772 : /*104597*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
48773 : /*104600*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_EQ_F32_e64), 0,
48774 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
48775 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_OEQ>>) - Complexity = -973
48776 : // Dst: (V_CMP_EQ_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
48777 : /*104611*/ /*Scope*/ 22, /*->104634*/
48778 : /*104612*/ OPC_CheckPredicate, 45, // Predicate_COND_OLE
48779 : /*104614*/ OPC_MoveParent,
48780 : /*104615*/ OPC_CheckType, MVT::i1,
48781 : /*104617*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
48782 : /*104620*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
48783 : /*104623*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LE_F32_e64), 0,
48784 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
48785 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_OLE>>) - Complexity = -973
48786 : // Dst: (V_CMP_LE_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
48787 : /*104634*/ /*Scope*/ 22, /*->104657*/
48788 : /*104635*/ OPC_CheckPredicate, 42, // Predicate_COND_OGT
48789 : /*104637*/ OPC_MoveParent,
48790 : /*104638*/ OPC_CheckType, MVT::i1,
48791 : /*104640*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
48792 : /*104643*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
48793 : /*104646*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_GT_F32_e64), 0,
48794 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
48795 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_OGT>>) - Complexity = -973
48796 : // Dst: (V_CMP_GT_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
48797 : /*104657*/ /*Scope*/ 22, /*->104680*/
48798 : /*104658*/ OPC_CheckPredicate, 41, // Predicate_COND_ONE
48799 : /*104660*/ OPC_MoveParent,
48800 : /*104661*/ OPC_CheckType, MVT::i1,
48801 : /*104663*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
48802 : /*104666*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
48803 : /*104669*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LG_F32_e64), 0,
48804 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
48805 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_ONE>>) - Complexity = -973
48806 : // Dst: (V_CMP_LG_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
48807 : /*104680*/ /*Scope*/ 22, /*->104703*/
48808 : /*104681*/ OPC_CheckPredicate, 43, // Predicate_COND_OGE
48809 : /*104683*/ OPC_MoveParent,
48810 : /*104684*/ OPC_CheckType, MVT::i1,
48811 : /*104686*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
48812 : /*104689*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
48813 : /*104692*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_GE_F32_e64), 0,
48814 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
48815 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_OGE>>) - Complexity = -973
48816 : // Dst: (V_CMP_GE_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
48817 : /*104703*/ /*Scope*/ 22, /*->104726*/
48818 : /*104704*/ OPC_CheckPredicate, 68, // Predicate_COND_O
48819 : /*104706*/ OPC_MoveParent,
48820 : /*104707*/ OPC_CheckType, MVT::i1,
48821 : /*104709*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
48822 : /*104712*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
48823 : /*104715*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_O_F32_e64), 0,
48824 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
48825 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_O>>) - Complexity = -973
48826 : // Dst: (V_CMP_O_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
48827 : /*104726*/ /*Scope*/ 22, /*->104749*/
48828 : /*104727*/ OPC_CheckPredicate, 69, // Predicate_COND_UO
48829 : /*104729*/ OPC_MoveParent,
48830 : /*104730*/ OPC_CheckType, MVT::i1,
48831 : /*104732*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
48832 : /*104735*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
48833 : /*104738*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_U_F32_e64), 0,
48834 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
48835 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_UO>>) - Complexity = -973
48836 : // Dst: (V_CMP_U_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
48837 : /*104749*/ /*Scope*/ 22, /*->104772*/
48838 : /*104750*/ OPC_CheckPredicate, 50, // Predicate_COND_ULT
48839 : /*104752*/ OPC_MoveParent,
48840 : /*104753*/ OPC_CheckType, MVT::i1,
48841 : /*104755*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
48842 : /*104758*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
48843 : /*104761*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NGE_F32_e64), 0,
48844 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
48845 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_ULT>>) - Complexity = -973
48846 : // Dst: (V_CMP_NGE_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
48847 : /*104772*/ /*Scope*/ 22, /*->104795*/
48848 : /*104773*/ OPC_CheckPredicate, 46, // Predicate_COND_UEQ
48849 : /*104775*/ OPC_MoveParent,
48850 : /*104776*/ OPC_CheckType, MVT::i1,
48851 : /*104778*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
48852 : /*104781*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
48853 : /*104784*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NLG_F32_e64), 0,
48854 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
48855 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_UEQ>>) - Complexity = -973
48856 : // Dst: (V_CMP_NLG_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
48857 : /*104795*/ /*Scope*/ 22, /*->104818*/
48858 : /*104796*/ OPC_CheckPredicate, 51, // Predicate_COND_ULE
48859 : /*104798*/ OPC_MoveParent,
48860 : /*104799*/ OPC_CheckType, MVT::i1,
48861 : /*104801*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
48862 : /*104804*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
48863 : /*104807*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NGT_F32_e64), 0,
48864 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
48865 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_ULE>>) - Complexity = -973
48866 : // Dst: (V_CMP_NGT_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
48867 : /*104818*/ /*Scope*/ 22, /*->104841*/
48868 : /*104819*/ OPC_CheckPredicate, 48, // Predicate_COND_UGT
48869 : /*104821*/ OPC_MoveParent,
48870 : /*104822*/ OPC_CheckType, MVT::i1,
48871 : /*104824*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
48872 : /*104827*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
48873 : /*104830*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NLE_F32_e64), 0,
48874 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
48875 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_UGT>>) - Complexity = -973
48876 : // Dst: (V_CMP_NLE_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
48877 : /*104841*/ /*Scope*/ 22, /*->104864*/
48878 : /*104842*/ OPC_CheckPredicate, 47, // Predicate_COND_UNE
48879 : /*104844*/ OPC_MoveParent,
48880 : /*104845*/ OPC_CheckType, MVT::i1,
48881 : /*104847*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
48882 : /*104850*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
48883 : /*104853*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NEQ_F32_e64), 0,
48884 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
48885 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_UNE>>) - Complexity = -973
48886 : // Dst: (V_CMP_NEQ_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
48887 : /*104864*/ /*Scope*/ 22, /*->104887*/
48888 : /*104865*/ OPC_CheckPredicate, 49, // Predicate_COND_UGE
48889 : /*104867*/ OPC_MoveParent,
48890 : /*104868*/ OPC_CheckType, MVT::i1,
48891 : /*104870*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
48892 : /*104873*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
48893 : /*104876*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NLT_F32_e64), 0,
48894 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
48895 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_UGE>>) - Complexity = -973
48896 : // Dst: (V_CMP_NLT_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
48897 : /*104887*/ /*Scope*/ 89|128,4/*601*/, /*->105490*/
48898 : /*104889*/ OPC_CheckPredicate, 66, // Predicate_COND_NULL
48899 : /*104891*/ OPC_MoveParent,
48900 : /*104892*/ OPC_CheckType, MVT::i1,
48901 : /*104894*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
48902 : /*104897*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
48903 : /*104900*/ OPC_Scope, 11, /*->104913*/ // 49 children in Scope
48904 : /*104902*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_TRU_F32_e64), 0,
48905 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
48906 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
48907 : // Dst: (V_CMP_TRU_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
48908 : /*104913*/ /*Scope*/ 11, /*->104925*/
48909 : /*104914*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_F_F32_e64), 0,
48910 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
48911 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
48912 : // Dst: (V_CMPX_F_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
48913 : /*104925*/ /*Scope*/ 11, /*->104937*/
48914 : /*104926*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_LT_F32_e64), 0,
48915 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
48916 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
48917 : // Dst: (V_CMPX_LT_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
48918 : /*104937*/ /*Scope*/ 11, /*->104949*/
48919 : /*104938*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_EQ_F32_e64), 0,
48920 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
48921 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
48922 : // Dst: (V_CMPX_EQ_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
48923 : /*104949*/ /*Scope*/ 11, /*->104961*/
48924 : /*104950*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_LE_F32_e64), 0,
48925 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
48926 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
48927 : // Dst: (V_CMPX_LE_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
48928 : /*104961*/ /*Scope*/ 11, /*->104973*/
48929 : /*104962*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_GT_F32_e64), 0,
48930 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
48931 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
48932 : // Dst: (V_CMPX_GT_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
48933 : /*104973*/ /*Scope*/ 11, /*->104985*/
48934 : /*104974*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_LG_F32_e64), 0,
48935 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
48936 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
48937 : // Dst: (V_CMPX_LG_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
48938 : /*104985*/ /*Scope*/ 11, /*->104997*/
48939 : /*104986*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_GE_F32_e64), 0,
48940 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
48941 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
48942 : // Dst: (V_CMPX_GE_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
48943 : /*104997*/ /*Scope*/ 11, /*->105009*/
48944 : /*104998*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_O_F32_e64), 0,
48945 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
48946 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
48947 : // Dst: (V_CMPX_O_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
48948 : /*105009*/ /*Scope*/ 11, /*->105021*/
48949 : /*105010*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_U_F32_e64), 0,
48950 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
48951 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
48952 : // Dst: (V_CMPX_U_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
48953 : /*105021*/ /*Scope*/ 11, /*->105033*/
48954 : /*105022*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_NGE_F32_e64), 0,
48955 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
48956 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
48957 : // Dst: (V_CMPX_NGE_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
48958 : /*105033*/ /*Scope*/ 11, /*->105045*/
48959 : /*105034*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_NLG_F32_e64), 0,
48960 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
48961 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
48962 : // Dst: (V_CMPX_NLG_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
48963 : /*105045*/ /*Scope*/ 11, /*->105057*/
48964 : /*105046*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_NGT_F32_e64), 0,
48965 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
48966 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
48967 : // Dst: (V_CMPX_NGT_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
48968 : /*105057*/ /*Scope*/ 11, /*->105069*/
48969 : /*105058*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_NLE_F32_e64), 0,
48970 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
48971 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
48972 : // Dst: (V_CMPX_NLE_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
48973 : /*105069*/ /*Scope*/ 11, /*->105081*/
48974 : /*105070*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_NEQ_F32_e64), 0,
48975 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
48976 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
48977 : // Dst: (V_CMPX_NEQ_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
48978 : /*105081*/ /*Scope*/ 11, /*->105093*/
48979 : /*105082*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_NLT_F32_e64), 0,
48980 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
48981 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
48982 : // Dst: (V_CMPX_NLT_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
48983 : /*105093*/ /*Scope*/ 11, /*->105105*/
48984 : /*105094*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_TRU_F32_e64), 0,
48985 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
48986 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
48987 : // Dst: (V_CMPX_TRU_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
48988 : /*105105*/ /*Scope*/ 11, /*->105117*/
48989 : /*105106*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPS_F_F32_e64), 0,
48990 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
48991 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
48992 : // Dst: (V_CMPS_F_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
48993 : /*105117*/ /*Scope*/ 11, /*->105129*/
48994 : /*105118*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPS_LT_F32_e64), 0,
48995 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
48996 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
48997 : // Dst: (V_CMPS_LT_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
48998 : /*105129*/ /*Scope*/ 11, /*->105141*/
48999 : /*105130*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPS_EQ_F32_e64), 0,
49000 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49001 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49002 : // Dst: (V_CMPS_EQ_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
49003 : /*105141*/ /*Scope*/ 11, /*->105153*/
49004 : /*105142*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPS_LE_F32_e64), 0,
49005 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49006 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49007 : // Dst: (V_CMPS_LE_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
49008 : /*105153*/ /*Scope*/ 11, /*->105165*/
49009 : /*105154*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPS_GT_F32_e64), 0,
49010 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49011 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49012 : // Dst: (V_CMPS_GT_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
49013 : /*105165*/ /*Scope*/ 11, /*->105177*/
49014 : /*105166*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPS_LG_F32_e64), 0,
49015 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49016 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49017 : // Dst: (V_CMPS_LG_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
49018 : /*105177*/ /*Scope*/ 11, /*->105189*/
49019 : /*105178*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPS_GE_F32_e64), 0,
49020 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49021 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49022 : // Dst: (V_CMPS_GE_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
49023 : /*105189*/ /*Scope*/ 11, /*->105201*/
49024 : /*105190*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPS_O_F32_e64), 0,
49025 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49026 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49027 : // Dst: (V_CMPS_O_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
49028 : /*105201*/ /*Scope*/ 11, /*->105213*/
49029 : /*105202*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPS_U_F32_e64), 0,
49030 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49031 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49032 : // Dst: (V_CMPS_U_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
49033 : /*105213*/ /*Scope*/ 11, /*->105225*/
49034 : /*105214*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPS_NGE_F32_e64), 0,
49035 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49036 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49037 : // Dst: (V_CMPS_NGE_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
49038 : /*105225*/ /*Scope*/ 11, /*->105237*/
49039 : /*105226*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPS_NLG_F32_e64), 0,
49040 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49041 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49042 : // Dst: (V_CMPS_NLG_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
49043 : /*105237*/ /*Scope*/ 11, /*->105249*/
49044 : /*105238*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPS_NGT_F32_e64), 0,
49045 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49046 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49047 : // Dst: (V_CMPS_NGT_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
49048 : /*105249*/ /*Scope*/ 11, /*->105261*/
49049 : /*105250*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPS_NLE_F32_e64), 0,
49050 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49051 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49052 : // Dst: (V_CMPS_NLE_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
49053 : /*105261*/ /*Scope*/ 11, /*->105273*/
49054 : /*105262*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPS_NEQ_F32_e64), 0,
49055 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49056 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49057 : // Dst: (V_CMPS_NEQ_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
49058 : /*105273*/ /*Scope*/ 11, /*->105285*/
49059 : /*105274*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPS_NLT_F32_e64), 0,
49060 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49061 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49062 : // Dst: (V_CMPS_NLT_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
49063 : /*105285*/ /*Scope*/ 11, /*->105297*/
49064 : /*105286*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPS_TRU_F32_e64), 0,
49065 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49066 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49067 : // Dst: (V_CMPS_TRU_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
49068 : /*105297*/ /*Scope*/ 11, /*->105309*/
49069 : /*105298*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPSX_F_F32_e64), 0,
49070 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49071 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49072 : // Dst: (V_CMPSX_F_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
49073 : /*105309*/ /*Scope*/ 11, /*->105321*/
49074 : /*105310*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPSX_LT_F32_e64), 0,
49075 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49076 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49077 : // Dst: (V_CMPSX_LT_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
49078 : /*105321*/ /*Scope*/ 11, /*->105333*/
49079 : /*105322*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPSX_EQ_F32_e64), 0,
49080 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49081 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49082 : // Dst: (V_CMPSX_EQ_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
49083 : /*105333*/ /*Scope*/ 11, /*->105345*/
49084 : /*105334*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPSX_LE_F32_e64), 0,
49085 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49086 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49087 : // Dst: (V_CMPSX_LE_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
49088 : /*105345*/ /*Scope*/ 11, /*->105357*/
49089 : /*105346*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPSX_GT_F32_e64), 0,
49090 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49091 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49092 : // Dst: (V_CMPSX_GT_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
49093 : /*105357*/ /*Scope*/ 11, /*->105369*/
49094 : /*105358*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPSX_LG_F32_e64), 0,
49095 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49096 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49097 : // Dst: (V_CMPSX_LG_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
49098 : /*105369*/ /*Scope*/ 11, /*->105381*/
49099 : /*105370*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPSX_GE_F32_e64), 0,
49100 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49101 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49102 : // Dst: (V_CMPSX_GE_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
49103 : /*105381*/ /*Scope*/ 11, /*->105393*/
49104 : /*105382*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPSX_O_F32_e64), 0,
49105 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49106 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49107 : // Dst: (V_CMPSX_O_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
49108 : /*105393*/ /*Scope*/ 11, /*->105405*/
49109 : /*105394*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPSX_U_F32_e64), 0,
49110 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49111 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49112 : // Dst: (V_CMPSX_U_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
49113 : /*105405*/ /*Scope*/ 11, /*->105417*/
49114 : /*105406*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPSX_NGE_F32_e64), 0,
49115 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49116 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49117 : // Dst: (V_CMPSX_NGE_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
49118 : /*105417*/ /*Scope*/ 11, /*->105429*/
49119 : /*105418*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPSX_NLG_F32_e64), 0,
49120 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49121 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49122 : // Dst: (V_CMPSX_NLG_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
49123 : /*105429*/ /*Scope*/ 11, /*->105441*/
49124 : /*105430*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPSX_NGT_F32_e64), 0,
49125 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49126 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49127 : // Dst: (V_CMPSX_NGT_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
49128 : /*105441*/ /*Scope*/ 11, /*->105453*/
49129 : /*105442*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPSX_NLE_F32_e64), 0,
49130 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49131 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49132 : // Dst: (V_CMPSX_NLE_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
49133 : /*105453*/ /*Scope*/ 11, /*->105465*/
49134 : /*105454*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPSX_NEQ_F32_e64), 0,
49135 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49136 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49137 : // Dst: (V_CMPSX_NEQ_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
49138 : /*105465*/ /*Scope*/ 11, /*->105477*/
49139 : /*105466*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPSX_NLT_F32_e64), 0,
49140 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49141 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49142 : // Dst: (V_CMPSX_NLT_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
49143 : /*105477*/ /*Scope*/ 11, /*->105489*/
49144 : /*105478*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPSX_TRU_F32_e64), 0,
49145 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49146 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49147 : // Dst: (V_CMPSX_TRU_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
49148 : /*105489*/ 0, /*End of Scope*/
49149 : /*105490*/ 0, /*End of Scope*/
49150 : /*105491*/ /*Scope*/ 61|128,7/*957*/, /*->106450*/
49151 : /*105493*/ OPC_CheckChild0Type, MVT::f64,
49152 : /*105495*/ OPC_RecordChild1, // #1 = $VOP3Mods:src1:src1_modifiers
49153 : /*105496*/ OPC_MoveChild2,
49154 : /*105497*/ OPC_CheckOpcode, TARGET_VAL(ISD::CONDCODE),
49155 : /*105500*/ OPC_Scope, 22, /*->105524*/ // 16 children in Scope
49156 : /*105502*/ OPC_CheckPredicate, 66, // Predicate_COND_NULL
49157 : /*105504*/ OPC_MoveParent,
49158 : /*105505*/ OPC_CheckType, MVT::i1,
49159 : /*105507*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
49160 : /*105510*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
49161 : /*105513*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_F_F64_e64), 0,
49162 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49163 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49164 : // Dst: (V_CMP_F_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49165 : /*105524*/ /*Scope*/ 22, /*->105547*/
49166 : /*105525*/ OPC_CheckPredicate, 44, // Predicate_COND_OLT
49167 : /*105527*/ OPC_MoveParent,
49168 : /*105528*/ OPC_CheckType, MVT::i1,
49169 : /*105530*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
49170 : /*105533*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
49171 : /*105536*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LT_F64_e64), 0,
49172 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49173 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_OLT>>) - Complexity = -973
49174 : // Dst: (V_CMP_LT_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49175 : /*105547*/ /*Scope*/ 22, /*->105570*/
49176 : /*105548*/ OPC_CheckPredicate, 40, // Predicate_COND_OEQ
49177 : /*105550*/ OPC_MoveParent,
49178 : /*105551*/ OPC_CheckType, MVT::i1,
49179 : /*105553*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
49180 : /*105556*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
49181 : /*105559*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_EQ_F64_e64), 0,
49182 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49183 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_OEQ>>) - Complexity = -973
49184 : // Dst: (V_CMP_EQ_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49185 : /*105570*/ /*Scope*/ 22, /*->105593*/
49186 : /*105571*/ OPC_CheckPredicate, 45, // Predicate_COND_OLE
49187 : /*105573*/ OPC_MoveParent,
49188 : /*105574*/ OPC_CheckType, MVT::i1,
49189 : /*105576*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
49190 : /*105579*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
49191 : /*105582*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LE_F64_e64), 0,
49192 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49193 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_OLE>>) - Complexity = -973
49194 : // Dst: (V_CMP_LE_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49195 : /*105593*/ /*Scope*/ 22, /*->105616*/
49196 : /*105594*/ OPC_CheckPredicate, 42, // Predicate_COND_OGT
49197 : /*105596*/ OPC_MoveParent,
49198 : /*105597*/ OPC_CheckType, MVT::i1,
49199 : /*105599*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
49200 : /*105602*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
49201 : /*105605*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_GT_F64_e64), 0,
49202 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49203 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_OGT>>) - Complexity = -973
49204 : // Dst: (V_CMP_GT_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49205 : /*105616*/ /*Scope*/ 22, /*->105639*/
49206 : /*105617*/ OPC_CheckPredicate, 41, // Predicate_COND_ONE
49207 : /*105619*/ OPC_MoveParent,
49208 : /*105620*/ OPC_CheckType, MVT::i1,
49209 : /*105622*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
49210 : /*105625*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
49211 : /*105628*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LG_F64_e64), 0,
49212 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49213 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_ONE>>) - Complexity = -973
49214 : // Dst: (V_CMP_LG_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49215 : /*105639*/ /*Scope*/ 22, /*->105662*/
49216 : /*105640*/ OPC_CheckPredicate, 43, // Predicate_COND_OGE
49217 : /*105642*/ OPC_MoveParent,
49218 : /*105643*/ OPC_CheckType, MVT::i1,
49219 : /*105645*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
49220 : /*105648*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
49221 : /*105651*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_GE_F64_e64), 0,
49222 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49223 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_OGE>>) - Complexity = -973
49224 : // Dst: (V_CMP_GE_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49225 : /*105662*/ /*Scope*/ 22, /*->105685*/
49226 : /*105663*/ OPC_CheckPredicate, 68, // Predicate_COND_O
49227 : /*105665*/ OPC_MoveParent,
49228 : /*105666*/ OPC_CheckType, MVT::i1,
49229 : /*105668*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
49230 : /*105671*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
49231 : /*105674*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_O_F64_e64), 0,
49232 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49233 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_O>>) - Complexity = -973
49234 : // Dst: (V_CMP_O_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49235 : /*105685*/ /*Scope*/ 22, /*->105708*/
49236 : /*105686*/ OPC_CheckPredicate, 69, // Predicate_COND_UO
49237 : /*105688*/ OPC_MoveParent,
49238 : /*105689*/ OPC_CheckType, MVT::i1,
49239 : /*105691*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
49240 : /*105694*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
49241 : /*105697*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_U_F64_e64), 0,
49242 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49243 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_UO>>) - Complexity = -973
49244 : // Dst: (V_CMP_U_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49245 : /*105708*/ /*Scope*/ 22, /*->105731*/
49246 : /*105709*/ OPC_CheckPredicate, 50, // Predicate_COND_ULT
49247 : /*105711*/ OPC_MoveParent,
49248 : /*105712*/ OPC_CheckType, MVT::i1,
49249 : /*105714*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
49250 : /*105717*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
49251 : /*105720*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NGE_F64_e64), 0,
49252 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49253 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_ULT>>) - Complexity = -973
49254 : // Dst: (V_CMP_NGE_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49255 : /*105731*/ /*Scope*/ 22, /*->105754*/
49256 : /*105732*/ OPC_CheckPredicate, 46, // Predicate_COND_UEQ
49257 : /*105734*/ OPC_MoveParent,
49258 : /*105735*/ OPC_CheckType, MVT::i1,
49259 : /*105737*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
49260 : /*105740*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
49261 : /*105743*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NLG_F64_e64), 0,
49262 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49263 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_UEQ>>) - Complexity = -973
49264 : // Dst: (V_CMP_NLG_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49265 : /*105754*/ /*Scope*/ 22, /*->105777*/
49266 : /*105755*/ OPC_CheckPredicate, 51, // Predicate_COND_ULE
49267 : /*105757*/ OPC_MoveParent,
49268 : /*105758*/ OPC_CheckType, MVT::i1,
49269 : /*105760*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
49270 : /*105763*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
49271 : /*105766*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NGT_F64_e64), 0,
49272 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49273 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_ULE>>) - Complexity = -973
49274 : // Dst: (V_CMP_NGT_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49275 : /*105777*/ /*Scope*/ 22, /*->105800*/
49276 : /*105778*/ OPC_CheckPredicate, 48, // Predicate_COND_UGT
49277 : /*105780*/ OPC_MoveParent,
49278 : /*105781*/ OPC_CheckType, MVT::i1,
49279 : /*105783*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
49280 : /*105786*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
49281 : /*105789*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NLE_F64_e64), 0,
49282 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49283 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_UGT>>) - Complexity = -973
49284 : // Dst: (V_CMP_NLE_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49285 : /*105800*/ /*Scope*/ 22, /*->105823*/
49286 : /*105801*/ OPC_CheckPredicate, 47, // Predicate_COND_UNE
49287 : /*105803*/ OPC_MoveParent,
49288 : /*105804*/ OPC_CheckType, MVT::i1,
49289 : /*105806*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
49290 : /*105809*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
49291 : /*105812*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NEQ_F64_e64), 0,
49292 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49293 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_UNE>>) - Complexity = -973
49294 : // Dst: (V_CMP_NEQ_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49295 : /*105823*/ /*Scope*/ 22, /*->105846*/
49296 : /*105824*/ OPC_CheckPredicate, 49, // Predicate_COND_UGE
49297 : /*105826*/ OPC_MoveParent,
49298 : /*105827*/ OPC_CheckType, MVT::i1,
49299 : /*105829*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
49300 : /*105832*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
49301 : /*105835*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NLT_F64_e64), 0,
49302 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49303 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_UGE>>) - Complexity = -973
49304 : // Dst: (V_CMP_NLT_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49305 : /*105846*/ /*Scope*/ 89|128,4/*601*/, /*->106449*/
49306 : /*105848*/ OPC_CheckPredicate, 66, // Predicate_COND_NULL
49307 : /*105850*/ OPC_MoveParent,
49308 : /*105851*/ OPC_CheckType, MVT::i1,
49309 : /*105853*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
49310 : /*105856*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
49311 : /*105859*/ OPC_Scope, 11, /*->105872*/ // 49 children in Scope
49312 : /*105861*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_TRU_F64_e64), 0,
49313 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49314 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49315 : // Dst: (V_CMP_TRU_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49316 : /*105872*/ /*Scope*/ 11, /*->105884*/
49317 : /*105873*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_F_F64_e64), 0,
49318 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49319 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49320 : // Dst: (V_CMPX_F_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49321 : /*105884*/ /*Scope*/ 11, /*->105896*/
49322 : /*105885*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_LT_F64_e64), 0,
49323 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49324 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49325 : // Dst: (V_CMPX_LT_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49326 : /*105896*/ /*Scope*/ 11, /*->105908*/
49327 : /*105897*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_EQ_F64_e64), 0,
49328 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49329 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49330 : // Dst: (V_CMPX_EQ_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49331 : /*105908*/ /*Scope*/ 11, /*->105920*/
49332 : /*105909*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_LE_F64_e64), 0,
49333 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49334 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49335 : // Dst: (V_CMPX_LE_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49336 : /*105920*/ /*Scope*/ 11, /*->105932*/
49337 : /*105921*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_GT_F64_e64), 0,
49338 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49339 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49340 : // Dst: (V_CMPX_GT_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49341 : /*105932*/ /*Scope*/ 11, /*->105944*/
49342 : /*105933*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_LG_F64_e64), 0,
49343 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49344 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49345 : // Dst: (V_CMPX_LG_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49346 : /*105944*/ /*Scope*/ 11, /*->105956*/
49347 : /*105945*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_GE_F64_e64), 0,
49348 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49349 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49350 : // Dst: (V_CMPX_GE_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49351 : /*105956*/ /*Scope*/ 11, /*->105968*/
49352 : /*105957*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_O_F64_e64), 0,
49353 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49354 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49355 : // Dst: (V_CMPX_O_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49356 : /*105968*/ /*Scope*/ 11, /*->105980*/
49357 : /*105969*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_U_F64_e64), 0,
49358 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49359 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49360 : // Dst: (V_CMPX_U_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49361 : /*105980*/ /*Scope*/ 11, /*->105992*/
49362 : /*105981*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_NGE_F64_e64), 0,
49363 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49364 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49365 : // Dst: (V_CMPX_NGE_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49366 : /*105992*/ /*Scope*/ 11, /*->106004*/
49367 : /*105993*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_NLG_F64_e64), 0,
49368 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49369 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49370 : // Dst: (V_CMPX_NLG_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49371 : /*106004*/ /*Scope*/ 11, /*->106016*/
49372 : /*106005*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_NGT_F64_e64), 0,
49373 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49374 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49375 : // Dst: (V_CMPX_NGT_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49376 : /*106016*/ /*Scope*/ 11, /*->106028*/
49377 : /*106017*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_NLE_F64_e64), 0,
49378 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49379 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49380 : // Dst: (V_CMPX_NLE_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49381 : /*106028*/ /*Scope*/ 11, /*->106040*/
49382 : /*106029*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_NEQ_F64_e64), 0,
49383 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49384 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49385 : // Dst: (V_CMPX_NEQ_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49386 : /*106040*/ /*Scope*/ 11, /*->106052*/
49387 : /*106041*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_NLT_F64_e64), 0,
49388 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49389 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49390 : // Dst: (V_CMPX_NLT_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49391 : /*106052*/ /*Scope*/ 11, /*->106064*/
49392 : /*106053*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_TRU_F64_e64), 0,
49393 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49394 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49395 : // Dst: (V_CMPX_TRU_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49396 : /*106064*/ /*Scope*/ 11, /*->106076*/
49397 : /*106065*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPS_F_F64_e64), 0,
49398 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49399 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49400 : // Dst: (V_CMPS_F_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49401 : /*106076*/ /*Scope*/ 11, /*->106088*/
49402 : /*106077*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPS_LT_F64_e64), 0,
49403 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49404 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49405 : // Dst: (V_CMPS_LT_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49406 : /*106088*/ /*Scope*/ 11, /*->106100*/
49407 : /*106089*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPS_EQ_F64_e64), 0,
49408 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49409 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49410 : // Dst: (V_CMPS_EQ_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49411 : /*106100*/ /*Scope*/ 11, /*->106112*/
49412 : /*106101*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPS_LE_F64_e64), 0,
49413 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49414 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49415 : // Dst: (V_CMPS_LE_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49416 : /*106112*/ /*Scope*/ 11, /*->106124*/
49417 : /*106113*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPS_GT_F64_e64), 0,
49418 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49419 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49420 : // Dst: (V_CMPS_GT_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49421 : /*106124*/ /*Scope*/ 11, /*->106136*/
49422 : /*106125*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPS_LG_F64_e64), 0,
49423 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49424 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49425 : // Dst: (V_CMPS_LG_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49426 : /*106136*/ /*Scope*/ 11, /*->106148*/
49427 : /*106137*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPS_GE_F64_e64), 0,
49428 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49429 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49430 : // Dst: (V_CMPS_GE_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49431 : /*106148*/ /*Scope*/ 11, /*->106160*/
49432 : /*106149*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPS_O_F64_e64), 0,
49433 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49434 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49435 : // Dst: (V_CMPS_O_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49436 : /*106160*/ /*Scope*/ 11, /*->106172*/
49437 : /*106161*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPS_U_F64_e64), 0,
49438 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49439 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49440 : // Dst: (V_CMPS_U_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49441 : /*106172*/ /*Scope*/ 11, /*->106184*/
49442 : /*106173*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPS_NGE_F64_e64), 0,
49443 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49444 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49445 : // Dst: (V_CMPS_NGE_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49446 : /*106184*/ /*Scope*/ 11, /*->106196*/
49447 : /*106185*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPS_NLG_F64_e64), 0,
49448 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49449 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49450 : // Dst: (V_CMPS_NLG_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49451 : /*106196*/ /*Scope*/ 11, /*->106208*/
49452 : /*106197*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPS_NGT_F64_e64), 0,
49453 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49454 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49455 : // Dst: (V_CMPS_NGT_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49456 : /*106208*/ /*Scope*/ 11, /*->106220*/
49457 : /*106209*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPS_NLE_F64_e64), 0,
49458 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49459 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49460 : // Dst: (V_CMPS_NLE_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49461 : /*106220*/ /*Scope*/ 11, /*->106232*/
49462 : /*106221*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPS_NEQ_F64_e64), 0,
49463 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49464 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49465 : // Dst: (V_CMPS_NEQ_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49466 : /*106232*/ /*Scope*/ 11, /*->106244*/
49467 : /*106233*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPS_NLT_F64_e64), 0,
49468 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49469 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49470 : // Dst: (V_CMPS_NLT_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49471 : /*106244*/ /*Scope*/ 11, /*->106256*/
49472 : /*106245*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPS_TRU_F64_e64), 0,
49473 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49474 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49475 : // Dst: (V_CMPS_TRU_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49476 : /*106256*/ /*Scope*/ 11, /*->106268*/
49477 : /*106257*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPSX_F_F64_e64), 0,
49478 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49479 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49480 : // Dst: (V_CMPSX_F_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49481 : /*106268*/ /*Scope*/ 11, /*->106280*/
49482 : /*106269*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPSX_LT_F64_e64), 0,
49483 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49484 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49485 : // Dst: (V_CMPSX_LT_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49486 : /*106280*/ /*Scope*/ 11, /*->106292*/
49487 : /*106281*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPSX_EQ_F64_e64), 0,
49488 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49489 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49490 : // Dst: (V_CMPSX_EQ_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49491 : /*106292*/ /*Scope*/ 11, /*->106304*/
49492 : /*106293*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPSX_LE_F64_e64), 0,
49493 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49494 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49495 : // Dst: (V_CMPSX_LE_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49496 : /*106304*/ /*Scope*/ 11, /*->106316*/
49497 : /*106305*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPSX_GT_F64_e64), 0,
49498 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49499 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49500 : // Dst: (V_CMPSX_GT_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49501 : /*106316*/ /*Scope*/ 11, /*->106328*/
49502 : /*106317*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPSX_LG_F64_e64), 0,
49503 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49504 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49505 : // Dst: (V_CMPSX_LG_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49506 : /*106328*/ /*Scope*/ 11, /*->106340*/
49507 : /*106329*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPSX_GE_F64_e64), 0,
49508 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49509 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49510 : // Dst: (V_CMPSX_GE_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49511 : /*106340*/ /*Scope*/ 11, /*->106352*/
49512 : /*106341*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPSX_O_F64_e64), 0,
49513 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49514 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49515 : // Dst: (V_CMPSX_O_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49516 : /*106352*/ /*Scope*/ 11, /*->106364*/
49517 : /*106353*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPSX_U_F64_e64), 0,
49518 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49519 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49520 : // Dst: (V_CMPSX_U_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49521 : /*106364*/ /*Scope*/ 11, /*->106376*/
49522 : /*106365*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPSX_NGE_F64_e64), 0,
49523 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49524 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49525 : // Dst: (V_CMPSX_NGE_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49526 : /*106376*/ /*Scope*/ 11, /*->106388*/
49527 : /*106377*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPSX_NLG_F64_e64), 0,
49528 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49529 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49530 : // Dst: (V_CMPSX_NLG_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49531 : /*106388*/ /*Scope*/ 11, /*->106400*/
49532 : /*106389*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPSX_NGT_F64_e64), 0,
49533 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49534 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49535 : // Dst: (V_CMPSX_NGT_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49536 : /*106400*/ /*Scope*/ 11, /*->106412*/
49537 : /*106401*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPSX_NLE_F64_e64), 0,
49538 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49539 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49540 : // Dst: (V_CMPSX_NLE_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49541 : /*106412*/ /*Scope*/ 11, /*->106424*/
49542 : /*106413*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPSX_NEQ_F64_e64), 0,
49543 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49544 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49545 : // Dst: (V_CMPSX_NEQ_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49546 : /*106424*/ /*Scope*/ 11, /*->106436*/
49547 : /*106425*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPSX_NLT_F64_e64), 0,
49548 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49549 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49550 : // Dst: (V_CMPSX_NLT_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49551 : /*106436*/ /*Scope*/ 11, /*->106448*/
49552 : /*106437*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPSX_TRU_F64_e64), 0,
49553 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49554 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49555 : // Dst: (V_CMPSX_TRU_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp)
49556 : /*106448*/ 0, /*End of Scope*/
49557 : /*106449*/ 0, /*End of Scope*/
49558 : /*106450*/ /*Scope*/ 61|128,4/*573*/, /*->107025*/
49559 : /*106452*/ OPC_CheckChild0Type, MVT::f16,
49560 : /*106454*/ OPC_RecordChild1, // #1 = $VOP3Mods:src1:src1_modifiers
49561 : /*106455*/ OPC_MoveChild2,
49562 : /*106456*/ OPC_CheckOpcode, TARGET_VAL(ISD::CONDCODE),
49563 : /*106459*/ OPC_Scope, 22, /*->106483*/ // 16 children in Scope
49564 : /*106461*/ OPC_CheckPredicate, 66, // Predicate_COND_NULL
49565 : /*106463*/ OPC_MoveParent,
49566 : /*106464*/ OPC_CheckType, MVT::i1,
49567 : /*106466*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
49568 : /*106469*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
49569 : /*106472*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_F_F16_e64), 0,
49570 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49571 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49572 : // Dst: (V_CMP_F_F16_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp)
49573 : /*106483*/ /*Scope*/ 22, /*->106506*/
49574 : /*106484*/ OPC_CheckPredicate, 44, // Predicate_COND_OLT
49575 : /*106486*/ OPC_MoveParent,
49576 : /*106487*/ OPC_CheckType, MVT::i1,
49577 : /*106489*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
49578 : /*106492*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
49579 : /*106495*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LT_F16_e64), 0,
49580 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49581 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_OLT>>) - Complexity = -973
49582 : // Dst: (V_CMP_LT_F16_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp)
49583 : /*106506*/ /*Scope*/ 22, /*->106529*/
49584 : /*106507*/ OPC_CheckPredicate, 40, // Predicate_COND_OEQ
49585 : /*106509*/ OPC_MoveParent,
49586 : /*106510*/ OPC_CheckType, MVT::i1,
49587 : /*106512*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
49588 : /*106515*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
49589 : /*106518*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_EQ_F16_e64), 0,
49590 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49591 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_OEQ>>) - Complexity = -973
49592 : // Dst: (V_CMP_EQ_F16_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp)
49593 : /*106529*/ /*Scope*/ 22, /*->106552*/
49594 : /*106530*/ OPC_CheckPredicate, 45, // Predicate_COND_OLE
49595 : /*106532*/ OPC_MoveParent,
49596 : /*106533*/ OPC_CheckType, MVT::i1,
49597 : /*106535*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
49598 : /*106538*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
49599 : /*106541*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LE_F16_e64), 0,
49600 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49601 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_OLE>>) - Complexity = -973
49602 : // Dst: (V_CMP_LE_F16_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp)
49603 : /*106552*/ /*Scope*/ 22, /*->106575*/
49604 : /*106553*/ OPC_CheckPredicate, 42, // Predicate_COND_OGT
49605 : /*106555*/ OPC_MoveParent,
49606 : /*106556*/ OPC_CheckType, MVT::i1,
49607 : /*106558*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
49608 : /*106561*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
49609 : /*106564*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_GT_F16_e64), 0,
49610 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49611 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_OGT>>) - Complexity = -973
49612 : // Dst: (V_CMP_GT_F16_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp)
49613 : /*106575*/ /*Scope*/ 22, /*->106598*/
49614 : /*106576*/ OPC_CheckPredicate, 41, // Predicate_COND_ONE
49615 : /*106578*/ OPC_MoveParent,
49616 : /*106579*/ OPC_CheckType, MVT::i1,
49617 : /*106581*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
49618 : /*106584*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
49619 : /*106587*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LG_F16_e64), 0,
49620 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49621 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_ONE>>) - Complexity = -973
49622 : // Dst: (V_CMP_LG_F16_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp)
49623 : /*106598*/ /*Scope*/ 22, /*->106621*/
49624 : /*106599*/ OPC_CheckPredicate, 43, // Predicate_COND_OGE
49625 : /*106601*/ OPC_MoveParent,
49626 : /*106602*/ OPC_CheckType, MVT::i1,
49627 : /*106604*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
49628 : /*106607*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
49629 : /*106610*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_GE_F16_e64), 0,
49630 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49631 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_OGE>>) - Complexity = -973
49632 : // Dst: (V_CMP_GE_F16_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp)
49633 : /*106621*/ /*Scope*/ 22, /*->106644*/
49634 : /*106622*/ OPC_CheckPredicate, 68, // Predicate_COND_O
49635 : /*106624*/ OPC_MoveParent,
49636 : /*106625*/ OPC_CheckType, MVT::i1,
49637 : /*106627*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
49638 : /*106630*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
49639 : /*106633*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_O_F16_e64), 0,
49640 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49641 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_O>>) - Complexity = -973
49642 : // Dst: (V_CMP_O_F16_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp)
49643 : /*106644*/ /*Scope*/ 22, /*->106667*/
49644 : /*106645*/ OPC_CheckPredicate, 69, // Predicate_COND_UO
49645 : /*106647*/ OPC_MoveParent,
49646 : /*106648*/ OPC_CheckType, MVT::i1,
49647 : /*106650*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
49648 : /*106653*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
49649 : /*106656*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_U_F16_e64), 0,
49650 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49651 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_UO>>) - Complexity = -973
49652 : // Dst: (V_CMP_U_F16_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp)
49653 : /*106667*/ /*Scope*/ 22, /*->106690*/
49654 : /*106668*/ OPC_CheckPredicate, 50, // Predicate_COND_ULT
49655 : /*106670*/ OPC_MoveParent,
49656 : /*106671*/ OPC_CheckType, MVT::i1,
49657 : /*106673*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
49658 : /*106676*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
49659 : /*106679*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NGE_F16_e64), 0,
49660 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49661 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_ULT>>) - Complexity = -973
49662 : // Dst: (V_CMP_NGE_F16_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp)
49663 : /*106690*/ /*Scope*/ 22, /*->106713*/
49664 : /*106691*/ OPC_CheckPredicate, 46, // Predicate_COND_UEQ
49665 : /*106693*/ OPC_MoveParent,
49666 : /*106694*/ OPC_CheckType, MVT::i1,
49667 : /*106696*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
49668 : /*106699*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
49669 : /*106702*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NLG_F16_e64), 0,
49670 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49671 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_UEQ>>) - Complexity = -973
49672 : // Dst: (V_CMP_NLG_F16_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp)
49673 : /*106713*/ /*Scope*/ 22, /*->106736*/
49674 : /*106714*/ OPC_CheckPredicate, 51, // Predicate_COND_ULE
49675 : /*106716*/ OPC_MoveParent,
49676 : /*106717*/ OPC_CheckType, MVT::i1,
49677 : /*106719*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
49678 : /*106722*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
49679 : /*106725*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NGT_F16_e64), 0,
49680 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49681 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_ULE>>) - Complexity = -973
49682 : // Dst: (V_CMP_NGT_F16_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp)
49683 : /*106736*/ /*Scope*/ 22, /*->106759*/
49684 : /*106737*/ OPC_CheckPredicate, 48, // Predicate_COND_UGT
49685 : /*106739*/ OPC_MoveParent,
49686 : /*106740*/ OPC_CheckType, MVT::i1,
49687 : /*106742*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
49688 : /*106745*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
49689 : /*106748*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NLE_F16_e64), 0,
49690 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49691 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_UGT>>) - Complexity = -973
49692 : // Dst: (V_CMP_NLE_F16_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp)
49693 : /*106759*/ /*Scope*/ 22, /*->106782*/
49694 : /*106760*/ OPC_CheckPredicate, 47, // Predicate_COND_UNE
49695 : /*106762*/ OPC_MoveParent,
49696 : /*106763*/ OPC_CheckType, MVT::i1,
49697 : /*106765*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
49698 : /*106768*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
49699 : /*106771*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NEQ_F16_e64), 0,
49700 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49701 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_UNE>>) - Complexity = -973
49702 : // Dst: (V_CMP_NEQ_F16_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp)
49703 : /*106782*/ /*Scope*/ 22, /*->106805*/
49704 : /*106783*/ OPC_CheckPredicate, 49, // Predicate_COND_UGE
49705 : /*106785*/ OPC_MoveParent,
49706 : /*106786*/ OPC_CheckType, MVT::i1,
49707 : /*106788*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
49708 : /*106791*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
49709 : /*106794*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NLT_F16_e64), 0,
49710 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49711 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_UGE>>) - Complexity = -973
49712 : // Dst: (V_CMP_NLT_F16_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp)
49713 : /*106805*/ /*Scope*/ 89|128,1/*217*/, /*->107024*/
49714 : /*106807*/ OPC_CheckPredicate, 66, // Predicate_COND_NULL
49715 : /*106809*/ OPC_MoveParent,
49716 : /*106810*/ OPC_CheckType, MVT::i1,
49717 : /*106812*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
49718 : /*106815*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
49719 : /*106818*/ OPC_Scope, 11, /*->106831*/ // 17 children in Scope
49720 : /*106820*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_TRU_F16_e64), 0,
49721 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49722 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49723 : // Dst: (V_CMP_TRU_F16_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp)
49724 : /*106831*/ /*Scope*/ 11, /*->106843*/
49725 : /*106832*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_F_F16_e64), 0,
49726 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49727 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49728 : // Dst: (V_CMPX_F_F16_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp)
49729 : /*106843*/ /*Scope*/ 11, /*->106855*/
49730 : /*106844*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_LT_F16_e64), 0,
49731 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49732 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49733 : // Dst: (V_CMPX_LT_F16_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp)
49734 : /*106855*/ /*Scope*/ 11, /*->106867*/
49735 : /*106856*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_EQ_F16_e64), 0,
49736 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49737 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49738 : // Dst: (V_CMPX_EQ_F16_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp)
49739 : /*106867*/ /*Scope*/ 11, /*->106879*/
49740 : /*106868*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_LE_F16_e64), 0,
49741 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49742 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49743 : // Dst: (V_CMPX_LE_F16_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp)
49744 : /*106879*/ /*Scope*/ 11, /*->106891*/
49745 : /*106880*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_GT_F16_e64), 0,
49746 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49747 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49748 : // Dst: (V_CMPX_GT_F16_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp)
49749 : /*106891*/ /*Scope*/ 11, /*->106903*/
49750 : /*106892*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_LG_F16_e64), 0,
49751 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49752 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49753 : // Dst: (V_CMPX_LG_F16_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp)
49754 : /*106903*/ /*Scope*/ 11, /*->106915*/
49755 : /*106904*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_GE_F16_e64), 0,
49756 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49757 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49758 : // Dst: (V_CMPX_GE_F16_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp)
49759 : /*106915*/ /*Scope*/ 11, /*->106927*/
49760 : /*106916*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_O_F16_e64), 0,
49761 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49762 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49763 : // Dst: (V_CMPX_O_F16_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp)
49764 : /*106927*/ /*Scope*/ 11, /*->106939*/
49765 : /*106928*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_U_F16_e64), 0,
49766 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49767 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49768 : // Dst: (V_CMPX_U_F16_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp)
49769 : /*106939*/ /*Scope*/ 11, /*->106951*/
49770 : /*106940*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_NGE_F16_e64), 0,
49771 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49772 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49773 : // Dst: (V_CMPX_NGE_F16_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp)
49774 : /*106951*/ /*Scope*/ 11, /*->106963*/
49775 : /*106952*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_NLG_F16_e64), 0,
49776 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49777 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49778 : // Dst: (V_CMPX_NLG_F16_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp)
49779 : /*106963*/ /*Scope*/ 11, /*->106975*/
49780 : /*106964*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_NGT_F16_e64), 0,
49781 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49782 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49783 : // Dst: (V_CMPX_NGT_F16_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp)
49784 : /*106975*/ /*Scope*/ 11, /*->106987*/
49785 : /*106976*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_NLE_F16_e64), 0,
49786 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49787 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49788 : // Dst: (V_CMPX_NLE_F16_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp)
49789 : /*106987*/ /*Scope*/ 11, /*->106999*/
49790 : /*106988*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_NEQ_F16_e64), 0,
49791 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49792 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49793 : // Dst: (V_CMPX_NEQ_F16_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp)
49794 : /*106999*/ /*Scope*/ 11, /*->107011*/
49795 : /*107000*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_NLT_F16_e64), 0,
49796 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49797 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49798 : // Dst: (V_CMPX_NLT_F16_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp)
49799 : /*107011*/ /*Scope*/ 11, /*->107023*/
49800 : /*107012*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_TRU_F16_e64), 0,
49801 : MVT::i1, 5/*#Ops*/, 3, 2, 7, 6, 4,
49802 : // Src: (setcc:{ *:[i1] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -973
49803 : // Dst: (V_CMPX_TRU_F16_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp)
49804 : /*107023*/ 0, /*End of Scope*/
49805 : /*107024*/ 0, /*End of Scope*/
49806 : /*107025*/ /*Scope*/ 123|128,2/*379*/, /*->107406*/
49807 : /*107027*/ OPC_CheckChild0Type, MVT::i16,
49808 : /*107029*/ OPC_RecordChild1, // #1 = $src1
49809 : /*107030*/ OPC_MoveChild2,
49810 : /*107031*/ OPC_CheckOpcode, TARGET_VAL(ISD::CONDCODE),
49811 : /*107034*/ OPC_Scope, 13, /*->107049*/ // 15 children in Scope
49812 : /*107036*/ OPC_CheckPredicate, 66, // Predicate_COND_NULL
49813 : /*107038*/ OPC_MoveParent,
49814 : /*107039*/ OPC_CheckType, MVT::i1,
49815 : /*107041*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_F_I16_e64), 0,
49816 : MVT::i1, 2/*#Ops*/, 0, 1,
49817 : // Src: (setcc:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
49818 : // Dst: (V_CMP_F_I16_e64:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)
49819 : /*107049*/ /*Scope*/ 13, /*->107063*/
49820 : /*107050*/ OPC_CheckPredicate, 56, // Predicate_COND_SLT
49821 : /*107052*/ OPC_MoveParent,
49822 : /*107053*/ OPC_CheckType, MVT::i1,
49823 : /*107055*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LT_I16_e64), 0,
49824 : MVT::i1, 2/*#Ops*/, 0, 1,
49825 : // Src: (setcc:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_SLT>>) - Complexity = -997
49826 : // Dst: (V_CMP_LT_I16_e64:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)
49827 : /*107063*/ /*Scope*/ 13, /*->107077*/
49828 : /*107064*/ OPC_CheckPredicate, 66, // Predicate_COND_NULL
49829 : /*107066*/ OPC_MoveParent,
49830 : /*107067*/ OPC_CheckType, MVT::i1,
49831 : /*107069*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_EQ_I16_e64), 0,
49832 : MVT::i1, 2/*#Ops*/, 0, 1,
49833 : // Src: (setcc:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
49834 : // Dst: (V_CMP_EQ_I16_e64:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)
49835 : /*107077*/ /*Scope*/ 13, /*->107091*/
49836 : /*107078*/ OPC_CheckPredicate, 57, // Predicate_COND_SLE
49837 : /*107080*/ OPC_MoveParent,
49838 : /*107081*/ OPC_CheckType, MVT::i1,
49839 : /*107083*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LE_I16_e64), 0,
49840 : MVT::i1, 2/*#Ops*/, 0, 1,
49841 : // Src: (setcc:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_SLE>>) - Complexity = -997
49842 : // Dst: (V_CMP_LE_I16_e64:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)
49843 : /*107091*/ /*Scope*/ 13, /*->107105*/
49844 : /*107092*/ OPC_CheckPredicate, 54, // Predicate_COND_SGT
49845 : /*107094*/ OPC_MoveParent,
49846 : /*107095*/ OPC_CheckType, MVT::i1,
49847 : /*107097*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_GT_I16_e64), 0,
49848 : MVT::i1, 2/*#Ops*/, 0, 1,
49849 : // Src: (setcc:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_SGT>>) - Complexity = -997
49850 : // Dst: (V_CMP_GT_I16_e64:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)
49851 : /*107105*/ /*Scope*/ 13, /*->107119*/
49852 : /*107106*/ OPC_CheckPredicate, 66, // Predicate_COND_NULL
49853 : /*107108*/ OPC_MoveParent,
49854 : /*107109*/ OPC_CheckType, MVT::i1,
49855 : /*107111*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NE_I16_e64), 0,
49856 : MVT::i1, 2/*#Ops*/, 0, 1,
49857 : // Src: (setcc:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
49858 : // Dst: (V_CMP_NE_I16_e64:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)
49859 : /*107119*/ /*Scope*/ 13, /*->107133*/
49860 : /*107120*/ OPC_CheckPredicate, 55, // Predicate_COND_SGE
49861 : /*107122*/ OPC_MoveParent,
49862 : /*107123*/ OPC_CheckType, MVT::i1,
49863 : /*107125*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_GE_I16_e64), 0,
49864 : MVT::i1, 2/*#Ops*/, 0, 1,
49865 : // Src: (setcc:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_SGE>>) - Complexity = -997
49866 : // Dst: (V_CMP_GE_I16_e64:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)
49867 : /*107133*/ /*Scope*/ 25, /*->107159*/
49868 : /*107134*/ OPC_CheckPredicate, 66, // Predicate_COND_NULL
49869 : /*107136*/ OPC_MoveParent,
49870 : /*107137*/ OPC_CheckType, MVT::i1,
49871 : /*107139*/ OPC_Scope, 8, /*->107149*/ // 2 children in Scope
49872 : /*107141*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_T_I16_e64), 0,
49873 : MVT::i1, 2/*#Ops*/, 0, 1,
49874 : // Src: (setcc:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
49875 : // Dst: (V_CMP_T_I16_e64:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)
49876 : /*107149*/ /*Scope*/ 8, /*->107158*/
49877 : /*107150*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_F_U16_e64), 0,
49878 : MVT::i1, 2/*#Ops*/, 0, 1,
49879 : // Src: (setcc:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
49880 : // Dst: (V_CMP_F_U16_e64:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)
49881 : /*107158*/ 0, /*End of Scope*/
49882 : /*107159*/ /*Scope*/ 13, /*->107173*/
49883 : /*107160*/ OPC_CheckPredicate, 50, // Predicate_COND_ULT
49884 : /*107162*/ OPC_MoveParent,
49885 : /*107163*/ OPC_CheckType, MVT::i1,
49886 : /*107165*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LT_U16_e64), 0,
49887 : MVT::i1, 2/*#Ops*/, 0, 1,
49888 : // Src: (setcc:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_ULT>>) - Complexity = -997
49889 : // Dst: (V_CMP_LT_U16_e64:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)
49890 : /*107173*/ /*Scope*/ 13, /*->107187*/
49891 : /*107174*/ OPC_CheckPredicate, 52, // Predicate_COND_EQ
49892 : /*107176*/ OPC_MoveParent,
49893 : /*107177*/ OPC_CheckType, MVT::i1,
49894 : /*107179*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_EQ_U16_e64), 0,
49895 : MVT::i1, 2/*#Ops*/, 0, 1,
49896 : // Src: (setcc:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_EQ>>) - Complexity = -997
49897 : // Dst: (V_CMP_EQ_U16_e64:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)
49898 : /*107187*/ /*Scope*/ 13, /*->107201*/
49899 : /*107188*/ OPC_CheckPredicate, 51, // Predicate_COND_ULE
49900 : /*107190*/ OPC_MoveParent,
49901 : /*107191*/ OPC_CheckType, MVT::i1,
49902 : /*107193*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_LE_U16_e64), 0,
49903 : MVT::i1, 2/*#Ops*/, 0, 1,
49904 : // Src: (setcc:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_ULE>>) - Complexity = -997
49905 : // Dst: (V_CMP_LE_U16_e64:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)
49906 : /*107201*/ /*Scope*/ 13, /*->107215*/
49907 : /*107202*/ OPC_CheckPredicate, 48, // Predicate_COND_UGT
49908 : /*107204*/ OPC_MoveParent,
49909 : /*107205*/ OPC_CheckType, MVT::i1,
49910 : /*107207*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_GT_U16_e64), 0,
49911 : MVT::i1, 2/*#Ops*/, 0, 1,
49912 : // Src: (setcc:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_UGT>>) - Complexity = -997
49913 : // Dst: (V_CMP_GT_U16_e64:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)
49914 : /*107215*/ /*Scope*/ 13, /*->107229*/
49915 : /*107216*/ OPC_CheckPredicate, 53, // Predicate_COND_NE
49916 : /*107218*/ OPC_MoveParent,
49917 : /*107219*/ OPC_CheckType, MVT::i1,
49918 : /*107221*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_NE_U16_e64), 0,
49919 : MVT::i1, 2/*#Ops*/, 0, 1,
49920 : // Src: (setcc:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NE>>) - Complexity = -997
49921 : // Dst: (V_CMP_NE_U16_e64:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)
49922 : /*107229*/ /*Scope*/ 13, /*->107243*/
49923 : /*107230*/ OPC_CheckPredicate, 49, // Predicate_COND_UGE
49924 : /*107232*/ OPC_MoveParent,
49925 : /*107233*/ OPC_CheckType, MVT::i1,
49926 : /*107235*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_GE_U16_e64), 0,
49927 : MVT::i1, 2/*#Ops*/, 0, 1,
49928 : // Src: (setcc:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_UGE>>) - Complexity = -997
49929 : // Dst: (V_CMP_GE_U16_e64:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)
49930 : /*107243*/ /*Scope*/ 32|128,1/*160*/, /*->107405*/
49931 : /*107245*/ OPC_CheckPredicate, 66, // Predicate_COND_NULL
49932 : /*107247*/ OPC_MoveParent,
49933 : /*107248*/ OPC_CheckType, MVT::i1,
49934 : /*107250*/ OPC_Scope, 8, /*->107260*/ // 17 children in Scope
49935 : /*107252*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_T_U16_e64), 0,
49936 : MVT::i1, 2/*#Ops*/, 0, 1,
49937 : // Src: (setcc:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
49938 : // Dst: (V_CMP_T_U16_e64:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)
49939 : /*107260*/ /*Scope*/ 8, /*->107269*/
49940 : /*107261*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_F_I16_e64), 0,
49941 : MVT::i1, 2/*#Ops*/, 0, 1,
49942 : // Src: (setcc:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
49943 : // Dst: (V_CMPX_F_I16_e64:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)
49944 : /*107269*/ /*Scope*/ 8, /*->107278*/
49945 : /*107270*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_LT_I16_e64), 0,
49946 : MVT::i1, 2/*#Ops*/, 0, 1,
49947 : // Src: (setcc:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
49948 : // Dst: (V_CMPX_LT_I16_e64:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)
49949 : /*107278*/ /*Scope*/ 8, /*->107287*/
49950 : /*107279*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_EQ_I16_e64), 0,
49951 : MVT::i1, 2/*#Ops*/, 0, 1,
49952 : // Src: (setcc:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
49953 : // Dst: (V_CMPX_EQ_I16_e64:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)
49954 : /*107287*/ /*Scope*/ 8, /*->107296*/
49955 : /*107288*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_LE_I16_e64), 0,
49956 : MVT::i1, 2/*#Ops*/, 0, 1,
49957 : // Src: (setcc:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
49958 : // Dst: (V_CMPX_LE_I16_e64:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)
49959 : /*107296*/ /*Scope*/ 8, /*->107305*/
49960 : /*107297*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_GT_I16_e64), 0,
49961 : MVT::i1, 2/*#Ops*/, 0, 1,
49962 : // Src: (setcc:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
49963 : // Dst: (V_CMPX_GT_I16_e64:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)
49964 : /*107305*/ /*Scope*/ 8, /*->107314*/
49965 : /*107306*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_NE_I16_e64), 0,
49966 : MVT::i1, 2/*#Ops*/, 0, 1,
49967 : // Src: (setcc:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
49968 : // Dst: (V_CMPX_NE_I16_e64:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)
49969 : /*107314*/ /*Scope*/ 8, /*->107323*/
49970 : /*107315*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_GE_I16_e64), 0,
49971 : MVT::i1, 2/*#Ops*/, 0, 1,
49972 : // Src: (setcc:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
49973 : // Dst: (V_CMPX_GE_I16_e64:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)
49974 : /*107323*/ /*Scope*/ 8, /*->107332*/
49975 : /*107324*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_T_I16_e64), 0,
49976 : MVT::i1, 2/*#Ops*/, 0, 1,
49977 : // Src: (setcc:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
49978 : // Dst: (V_CMPX_T_I16_e64:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)
49979 : /*107332*/ /*Scope*/ 8, /*->107341*/
49980 : /*107333*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_F_U16_e64), 0,
49981 : MVT::i1, 2/*#Ops*/, 0, 1,
49982 : // Src: (setcc:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
49983 : // Dst: (V_CMPX_F_U16_e64:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)
49984 : /*107341*/ /*Scope*/ 8, /*->107350*/
49985 : /*107342*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_LT_U16_e64), 0,
49986 : MVT::i1, 2/*#Ops*/, 0, 1,
49987 : // Src: (setcc:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
49988 : // Dst: (V_CMPX_LT_U16_e64:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)
49989 : /*107350*/ /*Scope*/ 8, /*->107359*/
49990 : /*107351*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_EQ_U16_e64), 0,
49991 : MVT::i1, 2/*#Ops*/, 0, 1,
49992 : // Src: (setcc:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
49993 : // Dst: (V_CMPX_EQ_U16_e64:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)
49994 : /*107359*/ /*Scope*/ 8, /*->107368*/
49995 : /*107360*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_LE_U16_e64), 0,
49996 : MVT::i1, 2/*#Ops*/, 0, 1,
49997 : // Src: (setcc:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
49998 : // Dst: (V_CMPX_LE_U16_e64:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)
49999 : /*107368*/ /*Scope*/ 8, /*->107377*/
50000 : /*107369*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_GT_U16_e64), 0,
50001 : MVT::i1, 2/*#Ops*/, 0, 1,
50002 : // Src: (setcc:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
50003 : // Dst: (V_CMPX_GT_U16_e64:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)
50004 : /*107377*/ /*Scope*/ 8, /*->107386*/
50005 : /*107378*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_NE_U16_e64), 0,
50006 : MVT::i1, 2/*#Ops*/, 0, 1,
50007 : // Src: (setcc:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
50008 : // Dst: (V_CMPX_NE_U16_e64:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)
50009 : /*107386*/ /*Scope*/ 8, /*->107395*/
50010 : /*107387*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_GE_U16_e64), 0,
50011 : MVT::i1, 2/*#Ops*/, 0, 1,
50012 : // Src: (setcc:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
50013 : // Dst: (V_CMPX_GE_U16_e64:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)
50014 : /*107395*/ /*Scope*/ 8, /*->107404*/
50015 : /*107396*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_T_U16_e64), 0,
50016 : MVT::i1, 2/*#Ops*/, 0, 1,
50017 : // Src: (setcc:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1, (cond:{ *:[Other] })<<P:Predicate_COND_NULL>>) - Complexity = -997
50018 : // Dst: (V_CMPX_T_U16_e64:{ *:[i1] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1)
50019 : /*107404*/ 0, /*End of Scope*/
50020 : /*107405*/ 0, /*End of Scope*/
50021 : /*107406*/ 0, /*End of Scope*/
50022 : /*107407*/ /*SwitchOpcode*/ 30, TARGET_VAL(AMDGPUISD::MUL_I24),// ->107440
50023 : /*107410*/ OPC_RecordChild0, // #0 = $src0
50024 : /*107411*/ OPC_RecordChild1, // #1 = $src1
50025 : /*107412*/ OPC_CheckType, MVT::i32,
50026 : /*107414*/ OPC_Scope, 12, /*->107428*/ // 2 children in Scope
50027 : /*107416*/ OPC_CheckPredicate, 1, // Predicate_anonymous_2569
50028 : /*107418*/ OPC_CheckPatternPredicate, 15, // (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50029 : /*107420*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MUL_I32_I24_e32), 0,
50030 : MVT::i32, 2/*#Ops*/, 0, 1,
50031 : // Src: (AMDGPUmul_i24:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_2569>> - Complexity = 4
50032 : // Dst: (V_MUL_I32_I24_e32:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
50033 : /*107428*/ /*Scope*/ 10, /*->107439*/
50034 : /*107429*/ OPC_CheckPatternPredicate, 15, // (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50035 : /*107431*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MUL_I32_I24_e64), 0,
50036 : MVT::i32, 2/*#Ops*/, 0, 1,
50037 : // Src: (AMDGPUmul_i24:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1) - Complexity = -997
50038 : // Dst: (V_MUL_I32_I24_e64:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
50039 : /*107439*/ 0, /*End of Scope*/
50040 : /*107440*/ /*SwitchOpcode*/ 30, TARGET_VAL(AMDGPUISD::MULHI_I24),// ->107473
50041 : /*107443*/ OPC_RecordChild0, // #0 = $src0
50042 : /*107444*/ OPC_RecordChild1, // #1 = $src1
50043 : /*107445*/ OPC_CheckType, MVT::i32,
50044 : /*107447*/ OPC_Scope, 12, /*->107461*/ // 2 children in Scope
50045 : /*107449*/ OPC_CheckPredicate, 1, // Predicate_anonymous_2575
50046 : /*107451*/ OPC_CheckPatternPredicate, 15, // (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50047 : /*107453*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MUL_HI_I32_I24_e32), 0,
50048 : MVT::i32, 2/*#Ops*/, 0, 1,
50049 : // Src: (AMDGPUmulhi_i24:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_2575>> - Complexity = 4
50050 : // Dst: (V_MUL_HI_I32_I24_e32:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
50051 : /*107461*/ /*Scope*/ 10, /*->107472*/
50052 : /*107462*/ OPC_CheckPatternPredicate, 15, // (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50053 : /*107464*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MUL_HI_I32_I24_e64), 0,
50054 : MVT::i32, 2/*#Ops*/, 0, 1,
50055 : // Src: (AMDGPUmulhi_i24:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1) - Complexity = -997
50056 : // Dst: (V_MUL_HI_I32_I24_e64:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
50057 : /*107472*/ 0, /*End of Scope*/
50058 : /*107473*/ /*SwitchOpcode*/ 30, TARGET_VAL(AMDGPUISD::MUL_U24),// ->107506
50059 : /*107476*/ OPC_RecordChild0, // #0 = $src0
50060 : /*107477*/ OPC_RecordChild1, // #1 = $src1
50061 : /*107478*/ OPC_CheckType, MVT::i32,
50062 : /*107480*/ OPC_Scope, 12, /*->107494*/ // 2 children in Scope
50063 : /*107482*/ OPC_CheckPredicate, 1, // Predicate_anonymous_2581
50064 : /*107484*/ OPC_CheckPatternPredicate, 15, // (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50065 : /*107486*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MUL_U32_U24_e32), 0,
50066 : MVT::i32, 2/*#Ops*/, 0, 1,
50067 : // Src: (AMDGPUmul_u24:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_2581>> - Complexity = 4
50068 : // Dst: (V_MUL_U32_U24_e32:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
50069 : /*107494*/ /*Scope*/ 10, /*->107505*/
50070 : /*107495*/ OPC_CheckPatternPredicate, 15, // (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50071 : /*107497*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MUL_U32_U24_e64), 0,
50072 : MVT::i32, 2/*#Ops*/, 0, 1,
50073 : // Src: (AMDGPUmul_u24:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1) - Complexity = -997
50074 : // Dst: (V_MUL_U32_U24_e64:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
50075 : /*107505*/ 0, /*End of Scope*/
50076 : /*107506*/ /*SwitchOpcode*/ 30, TARGET_VAL(AMDGPUISD::MULHI_U24),// ->107539
50077 : /*107509*/ OPC_RecordChild0, // #0 = $src0
50078 : /*107510*/ OPC_RecordChild1, // #1 = $src1
50079 : /*107511*/ OPC_CheckType, MVT::i32,
50080 : /*107513*/ OPC_Scope, 12, /*->107527*/ // 2 children in Scope
50081 : /*107515*/ OPC_CheckPredicate, 1, // Predicate_anonymous_2587
50082 : /*107517*/ OPC_CheckPatternPredicate, 15, // (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50083 : /*107519*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MUL_HI_U32_U24_e32), 0,
50084 : MVT::i32, 2/*#Ops*/, 0, 1,
50085 : // Src: (AMDGPUmulhi_u24:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)<<P:Predicate_anonymous_2587>> - Complexity = 4
50086 : // Dst: (V_MUL_HI_U32_U24_e32:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
50087 : /*107527*/ /*Scope*/ 10, /*->107538*/
50088 : /*107528*/ OPC_CheckPatternPredicate, 15, // (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50089 : /*107530*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MUL_HI_U32_U24_e64), 0,
50090 : MVT::i32, 2/*#Ops*/, 0, 1,
50091 : // Src: (AMDGPUmulhi_u24:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1) - Complexity = -997
50092 : // Dst: (V_MUL_HI_U32_U24_e64:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
50093 : /*107538*/ 0, /*End of Scope*/
50094 : /*107539*/ /*SwitchOpcode*/ 75, TARGET_VAL(ISD::Constant),// ->107617
50095 : /*107542*/ OPC_RecordNode, // #0 = $imm
50096 : /*107543*/ OPC_SwitchType /*4 cases */, 28, MVT::i32,// ->107574
50097 : /*107546*/ OPC_Scope, 13, /*->107561*/ // 2 children in Scope
50098 : /*107548*/ OPC_CheckPredicate, 70, // Predicate_anonymous_4126
50099 : /*107550*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50100 : /*107552*/ OPC_EmitConvertToTarget, 0,
50101 : /*107554*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MOV_B32_e32), 0,
50102 : MVT::i32, 1/*#Ops*/, 1,
50103 : // Src: (imm:{ *:[i32] })<<P:Predicate_anonymous_4126>>:$imm - Complexity = 4
50104 : // Dst: (V_MOV_B32_e32:{ *:[i32] } (imm:{ *:[i32] }):$imm)
50105 : /*107561*/ /*Scope*/ 11, /*->107573*/
50106 : /*107562*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50107 : /*107564*/ OPC_EmitConvertToTarget, 0,
50108 : /*107566*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
50109 : MVT::i32, 1/*#Ops*/, 1,
50110 : // Src: (imm:{ *:[i32] }):$imm - Complexity = 3
50111 : // Dst: (S_MOV_B32:{ *:[i32] } (imm:{ *:[i32] }):$imm)
50112 : /*107573*/ 0, /*End of Scope*/
50113 : /*107574*/ /*SwitchType*/ 13, MVT::i64,// ->107589
50114 : /*107576*/ OPC_CheckPredicate, 71, // Predicate_anonymous_4136
50115 : /*107578*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50116 : /*107580*/ OPC_EmitConvertToTarget, 0,
50117 : /*107582*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_MOV_B64), 0,
50118 : MVT::i64, 1/*#Ops*/, 1,
50119 : // Src: (imm:{ *:[i64] })<<P:Predicate_anonymous_4136>>:$imm - Complexity = 4
50120 : // Dst: (S_MOV_B64:{ *:[i64] } (imm:{ *:[i64] })<<P:Predicate_anonymous_4136>>:$imm)
50121 : /*107589*/ /*SwitchType*/ 11, MVT::i16,// ->107602
50122 : /*107591*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50123 : /*107593*/ OPC_EmitConvertToTarget, 0,
50124 : /*107595*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
50125 : MVT::i16, 1/*#Ops*/, 1,
50126 : // Src: (imm:{ *:[i16] }):$imm - Complexity = 3
50127 : // Dst: (S_MOV_B32:{ *:[i16] } (imm:{ *:[i16] }):$imm)
50128 : /*107602*/ /*SwitchType*/ 12, MVT::i1,// ->107616
50129 : /*107604*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50130 : /*107606*/ OPC_EmitNodeXForm, 10, 0, // as_i64imm
50131 : /*107609*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_MOV_B64), 0,
50132 : MVT::i1, 1/*#Ops*/, 1,
50133 : // Src: (imm:{ *:[i1] }):$imm - Complexity = 3
50134 : // Dst: (S_MOV_B64:{ *:[i1] } (as_i64imm:{ *:[i64] } ?:{ *:[i1] }:$imm))
50135 : /*107616*/ 0, // EndSwitchType
50136 : /*107617*/ /*SwitchOpcode*/ 20|128,4/*532*/, TARGET_VAL(ISD::BITCAST),// ->108153
50137 : /*107621*/ OPC_RecordChild0, // #0 = $src0
50138 : /*107622*/ OPC_Scope, 16, /*->107640*/ // 20 children in Scope
50139 : /*107624*/ OPC_CheckChild0Type, MVT::f16,
50140 : /*107626*/ OPC_CheckType, MVT::i16,
50141 : /*107628*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50142 : /*107630*/ OPC_Scope, 3, /*->107635*/ // 2 children in Scope
50143 : /*107632*/ OPC_CompleteMatch, 1, 0,
50144 : // Src: (bitconvert:{ *:[i16] } VGPR_32:{ *:[f16] }:$src0) - Complexity = 3
50145 : // Dst: VGPR_32:{ *:[i16] }:$src0
50146 : /*107635*/ /*Scope*/ 3, /*->107639*/
50147 : /*107636*/ OPC_CompleteMatch, 1, 0,
50148 : // Src: (bitconvert:{ *:[i16] } SReg_32:{ *:[f16] }:$src0) - Complexity = 3
50149 : // Dst: SReg_32:{ *:[i16] }:$src0
50150 : /*107639*/ 0, /*End of Scope*/
50151 : /*107640*/ /*Scope*/ 32, /*->107673*/
50152 : /*107641*/ OPC_CheckChild0Type, MVT::f32,
50153 : /*107643*/ OPC_SwitchType /*3 cases */, 12, MVT::i32,// ->107658
50154 : /*107646*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50155 : /*107648*/ OPC_Scope, 3, /*->107653*/ // 2 children in Scope
50156 : /*107650*/ OPC_CompleteMatch, 1, 0,
50157 : // Src: (bitconvert:{ *:[i32] } VGPR_32:{ *:[f32] }:$src0) - Complexity = 3
50158 : // Dst: VGPR_32:{ *:[i32] }:$src0
50159 : /*107653*/ /*Scope*/ 3, /*->107657*/
50160 : /*107654*/ OPC_CompleteMatch, 1, 0,
50161 : // Src: (bitconvert:{ *:[i32] } SReg_32:{ *:[f32] }:$src0) - Complexity = 3
50162 : // Dst: SReg_32:{ *:[i32] }:$src0
50163 : /*107657*/ 0, /*End of Scope*/
50164 : /*107658*/ /*SwitchType*/ 5, MVT::v2i16,// ->107665
50165 : /*107660*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50166 : /*107662*/ OPC_CompleteMatch, 1, 0,
50167 : // Src: (bitconvert:{ *:[v2i16] } SReg_32:{ *:[f32] }:$src0) - Complexity = 3
50168 : // Dst: SReg_32:{ *:[v2i16] }:$src0
50169 : /*107665*/ /*SwitchType*/ 5, MVT::v2f16,// ->107672
50170 : /*107667*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50171 : /*107669*/ OPC_CompleteMatch, 1, 0,
50172 : // Src: (bitconvert:{ *:[v2f16] } SReg_32:{ *:[f32] }:$src0) - Complexity = 3
50173 : // Dst: SReg_32:{ *:[v2f16] }:$src0
50174 : /*107672*/ 0, // EndSwitchType
50175 : /*107673*/ /*Scope*/ 25, /*->107699*/
50176 : /*107674*/ OPC_CheckChild0Type, MVT::v2i16,
50177 : /*107676*/ OPC_SwitchType /*3 cases */, 5, MVT::i32,// ->107684
50178 : /*107679*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50179 : /*107681*/ OPC_CompleteMatch, 1, 0,
50180 : // Src: (bitconvert:{ *:[i32] } SReg_32:{ *:[v2i16] }:$src0) - Complexity = 3
50181 : // Dst: SReg_32:{ *:[i32] }:$src0
50182 : /*107684*/ /*SwitchType*/ 5, MVT::f32,// ->107691
50183 : /*107686*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50184 : /*107688*/ OPC_CompleteMatch, 1, 0,
50185 : // Src: (bitconvert:{ *:[f32] } SReg_32:{ *:[v2i16] }:$src0) - Complexity = 3
50186 : // Dst: SReg_32:{ *:[f32] }:$src0
50187 : /*107691*/ /*SwitchType*/ 5, MVT::v2f16,// ->107698
50188 : /*107693*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50189 : /*107695*/ OPC_CompleteMatch, 1, 0,
50190 : // Src: (bitconvert:{ *:[v2f16] } SReg_32:{ *:[v2i16] }:$src0) - Complexity = 3
50191 : // Dst: SReg_32:{ *:[v2f16] }:$src0
50192 : /*107698*/ 0, // EndSwitchType
50193 : /*107699*/ /*Scope*/ 25, /*->107725*/
50194 : /*107700*/ OPC_CheckChild0Type, MVT::v2f16,
50195 : /*107702*/ OPC_SwitchType /*3 cases */, 5, MVT::i32,// ->107710
50196 : /*107705*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50197 : /*107707*/ OPC_CompleteMatch, 1, 0,
50198 : // Src: (bitconvert:{ *:[i32] } SReg_32:{ *:[v2f16] }:$src0) - Complexity = 3
50199 : // Dst: SReg_32:{ *:[i32] }:$src0
50200 : /*107710*/ /*SwitchType*/ 5, MVT::f32,// ->107717
50201 : /*107712*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50202 : /*107714*/ OPC_CompleteMatch, 1, 0,
50203 : // Src: (bitconvert:{ *:[f32] } SReg_32:{ *:[v2f16] }:$src0) - Complexity = 3
50204 : // Dst: SReg_32:{ *:[f32] }:$src0
50205 : /*107717*/ /*SwitchType*/ 5, MVT::v2i16,// ->107724
50206 : /*107719*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50207 : /*107721*/ OPC_CompleteMatch, 1, 0,
50208 : // Src: (bitconvert:{ *:[v2i16] } SReg_32:{ *:[v2f16] }:$src0) - Complexity = 3
50209 : // Dst: SReg_32:{ *:[v2i16] }:$src0
50210 : /*107724*/ 0, // EndSwitchType
50211 : /*107725*/ /*Scope*/ 39, /*->107765*/
50212 : /*107726*/ OPC_CheckChild0Type, MVT::f64,
50213 : /*107728*/ OPC_SwitchType /*5 cases */, 5, MVT::i64,// ->107736
50214 : /*107731*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50215 : /*107733*/ OPC_CompleteMatch, 1, 0,
50216 : // Src: (bitconvert:{ *:[i64] } VReg_64:{ *:[f64] }:$src0) - Complexity = 3
50217 : // Dst: VReg_64:{ *:[i64] }:$src0
50218 : /*107736*/ /*SwitchType*/ 5, MVT::v2i32,// ->107743
50219 : /*107738*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50220 : /*107740*/ OPC_CompleteMatch, 1, 0,
50221 : // Src: (bitconvert:{ *:[v2i32] } VReg_64:{ *:[f64] }:$src0) - Complexity = 3
50222 : // Dst: VReg_64:{ *:[v2i32] }:$src0
50223 : /*107743*/ /*SwitchType*/ 5, MVT::v4i16,// ->107750
50224 : /*107745*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50225 : /*107747*/ OPC_CompleteMatch, 1, 0,
50226 : // Src: (bitconvert:{ *:[v4i16] } VReg_64:{ *:[f64] }:$src0) - Complexity = 3
50227 : // Dst: VReg_64:{ *:[v4i16] }:$src0
50228 : /*107750*/ /*SwitchType*/ 5, MVT::v2f32,// ->107757
50229 : /*107752*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50230 : /*107754*/ OPC_CompleteMatch, 1, 0,
50231 : // Src: (bitconvert:{ *:[v2f32] } VReg_64:{ *:[f64] }:$src0) - Complexity = 3
50232 : // Dst: VReg_64:{ *:[v2f32] }:$src0
50233 : /*107757*/ /*SwitchType*/ 5, MVT::v4f16,// ->107764
50234 : /*107759*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50235 : /*107761*/ OPC_CompleteMatch, 1, 0,
50236 : // Src: (bitconvert:{ *:[v4f16] } VReg_64:{ *:[f64] }:$src0) - Complexity = 3
50237 : // Dst: VReg_64:{ *:[v4f16] }:$src0
50238 : /*107764*/ 0, // EndSwitchType
50239 : /*107765*/ /*Scope*/ 39, /*->107805*/
50240 : /*107766*/ OPC_CheckChild0Type, MVT::v2i32,
50241 : /*107768*/ OPC_SwitchType /*5 cases */, 5, MVT::i64,// ->107776
50242 : /*107771*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50243 : /*107773*/ OPC_CompleteMatch, 1, 0,
50244 : // Src: (bitconvert:{ *:[i64] } VReg_64:{ *:[v2i32] }:$src0) - Complexity = 3
50245 : // Dst: VReg_64:{ *:[i64] }:$src0
50246 : /*107776*/ /*SwitchType*/ 5, MVT::f64,// ->107783
50247 : /*107778*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50248 : /*107780*/ OPC_CompleteMatch, 1, 0,
50249 : // Src: (bitconvert:{ *:[f64] } VReg_64:{ *:[v2i32] }:$src0) - Complexity = 3
50250 : // Dst: VReg_64:{ *:[f64] }:$src0
50251 : /*107783*/ /*SwitchType*/ 5, MVT::v4i16,// ->107790
50252 : /*107785*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50253 : /*107787*/ OPC_CompleteMatch, 1, 0,
50254 : // Src: (bitconvert:{ *:[v4i16] } VReg_64:{ *:[v2i32] }:$src0) - Complexity = 3
50255 : // Dst: VReg_64:{ *:[v4i16] }:$src0
50256 : /*107790*/ /*SwitchType*/ 5, MVT::v2f32,// ->107797
50257 : /*107792*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50258 : /*107794*/ OPC_CompleteMatch, 1, 0,
50259 : // Src: (bitconvert:{ *:[v2f32] } VReg_64:{ *:[v2i32] }:$src0) - Complexity = 3
50260 : // Dst: VReg_64:{ *:[v2f32] }:$src0
50261 : /*107797*/ /*SwitchType*/ 5, MVT::v4f16,// ->107804
50262 : /*107799*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50263 : /*107801*/ OPC_CompleteMatch, 1, 0,
50264 : // Src: (bitconvert:{ *:[v4f16] } VReg_64:{ *:[v2i32] }:$src0) - Complexity = 3
50265 : // Dst: VReg_64:{ *:[v4f16] }:$src0
50266 : /*107804*/ 0, // EndSwitchType
50267 : /*107805*/ /*Scope*/ 39, /*->107845*/
50268 : /*107806*/ OPC_CheckChild0Type, MVT::v2f32,
50269 : /*107808*/ OPC_SwitchType /*5 cases */, 5, MVT::i64,// ->107816
50270 : /*107811*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50271 : /*107813*/ OPC_CompleteMatch, 1, 0,
50272 : // Src: (bitconvert:{ *:[i64] } VReg_64:{ *:[v2f32] }:$src0) - Complexity = 3
50273 : // Dst: VReg_64:{ *:[i64] }:$src0
50274 : /*107816*/ /*SwitchType*/ 5, MVT::f64,// ->107823
50275 : /*107818*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50276 : /*107820*/ OPC_CompleteMatch, 1, 0,
50277 : // Src: (bitconvert:{ *:[f64] } VReg_64:{ *:[v2f32] }:$src0) - Complexity = 3
50278 : // Dst: VReg_64:{ *:[f64] }:$src0
50279 : /*107823*/ /*SwitchType*/ 5, MVT::v2i32,// ->107830
50280 : /*107825*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50281 : /*107827*/ OPC_CompleteMatch, 1, 0,
50282 : // Src: (bitconvert:{ *:[v2i32] } VReg_64:{ *:[v2f32] }:$src0) - Complexity = 3
50283 : // Dst: VReg_64:{ *:[v2i32] }:$src0
50284 : /*107830*/ /*SwitchType*/ 5, MVT::v4i16,// ->107837
50285 : /*107832*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50286 : /*107834*/ OPC_CompleteMatch, 1, 0,
50287 : // Src: (bitconvert:{ *:[v4i16] } VReg_64:{ *:[v2f32] }:$src0) - Complexity = 3
50288 : // Dst: VReg_64:{ *:[v4i16] }:$src0
50289 : /*107837*/ /*SwitchType*/ 5, MVT::v4f16,// ->107844
50290 : /*107839*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50291 : /*107841*/ OPC_CompleteMatch, 1, 0,
50292 : // Src: (bitconvert:{ *:[v4f16] } VReg_64:{ *:[v2f32] }:$src0) - Complexity = 3
50293 : // Dst: VReg_64:{ *:[v4f16] }:$src0
50294 : /*107844*/ 0, // EndSwitchType
50295 : /*107845*/ /*Scope*/ 32, /*->107878*/
50296 : /*107846*/ OPC_CheckChild0Type, MVT::v4i16,
50297 : /*107848*/ OPC_SwitchType /*4 cases */, 5, MVT::i64,// ->107856
50298 : /*107851*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50299 : /*107853*/ OPC_CompleteMatch, 1, 0,
50300 : // Src: (bitconvert:{ *:[i64] } VReg_64:{ *:[v4i16] }:$src0) - Complexity = 3
50301 : // Dst: VReg_64:{ *:[i64] }:$src0
50302 : /*107856*/ /*SwitchType*/ 5, MVT::f64,// ->107863
50303 : /*107858*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50304 : /*107860*/ OPC_CompleteMatch, 1, 0,
50305 : // Src: (bitconvert:{ *:[f64] } VReg_64:{ *:[v4i16] }:$src0) - Complexity = 3
50306 : // Dst: VReg_64:{ *:[f64] }:$src0
50307 : /*107863*/ /*SwitchType*/ 5, MVT::v2i32,// ->107870
50308 : /*107865*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50309 : /*107867*/ OPC_CompleteMatch, 1, 0,
50310 : // Src: (bitconvert:{ *:[v2i32] } VReg_64:{ *:[v4i16] }:$src0) - Complexity = 3
50311 : // Dst: VReg_64:{ *:[v2i32] }:$src0
50312 : /*107870*/ /*SwitchType*/ 5, MVT::v2f32,// ->107877
50313 : /*107872*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50314 : /*107874*/ OPC_CompleteMatch, 1, 0,
50315 : // Src: (bitconvert:{ *:[v2f32] } VReg_64:{ *:[v4i16] }:$src0) - Complexity = 3
50316 : // Dst: VReg_64:{ *:[v2f32] }:$src0
50317 : /*107877*/ 0, // EndSwitchType
50318 : /*107878*/ /*Scope*/ 39, /*->107918*/
50319 : /*107879*/ OPC_CheckChild0Type, MVT::v4f16,
50320 : /*107881*/ OPC_SwitchType /*4 cases */, 5, MVT::i64,// ->107889
50321 : /*107884*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50322 : /*107886*/ OPC_CompleteMatch, 1, 0,
50323 : // Src: (bitconvert:{ *:[i64] } VReg_64:{ *:[v4f16] }:$src0) - Complexity = 3
50324 : // Dst: VReg_64:{ *:[i64] }:$src0
50325 : /*107889*/ /*SwitchType*/ 5, MVT::f64,// ->107896
50326 : /*107891*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50327 : /*107893*/ OPC_CompleteMatch, 1, 0,
50328 : // Src: (bitconvert:{ *:[f64] } VReg_64:{ *:[v4f16] }:$src0) - Complexity = 3
50329 : // Dst: VReg_64:{ *:[f64] }:$src0
50330 : /*107896*/ /*SwitchType*/ 12, MVT::v2i32,// ->107910
50331 : /*107898*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50332 : /*107900*/ OPC_Scope, 3, /*->107905*/ // 2 children in Scope
50333 : /*107902*/ OPC_CompleteMatch, 1, 0,
50334 : // Src: (bitconvert:{ *:[v2i32] } VReg_64:{ *:[v4f16] }:$src0) - Complexity = 3
50335 : // Dst: VReg_64:{ *:[v2i32] }:$src0
50336 : /*107905*/ /*Scope*/ 3, /*->107909*/
50337 : /*107906*/ OPC_CompleteMatch, 1, 0,
50338 : // Src: (bitconvert:{ *:[v2i32] } VReg_64:{ *:[v4f16] }:$src0) - Complexity = 3
50339 : // Dst: VReg_64:{ *:[v2i32] }:$src0
50340 : /*107909*/ 0, /*End of Scope*/
50341 : /*107910*/ /*SwitchType*/ 5, MVT::v2f32,// ->107917
50342 : /*107912*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50343 : /*107914*/ OPC_CompleteMatch, 1, 0,
50344 : // Src: (bitconvert:{ *:[v2f32] } VReg_64:{ *:[v4f16] }:$src0) - Complexity = 3
50345 : // Dst: VReg_64:{ *:[v2f32] }:$src0
50346 : /*107917*/ 0, // EndSwitchType
50347 : /*107918*/ /*Scope*/ 16, /*->107935*/
50348 : /*107919*/ OPC_CheckChild0Type, MVT::i16,
50349 : /*107921*/ OPC_CheckType, MVT::f16,
50350 : /*107923*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50351 : /*107925*/ OPC_Scope, 3, /*->107930*/ // 2 children in Scope
50352 : /*107927*/ OPC_CompleteMatch, 1, 0,
50353 : // Src: (bitconvert:{ *:[f16] } VGPR_32:{ *:[i16] }:$src0) - Complexity = 3
50354 : // Dst: VGPR_32:{ *:[f16] }:$src0
50355 : /*107930*/ /*Scope*/ 3, /*->107934*/
50356 : /*107931*/ OPC_CompleteMatch, 1, 0,
50357 : // Src: (bitconvert:{ *:[f16] } SReg_32:{ *:[i16] }:$src0) - Complexity = 3
50358 : // Dst: SReg_32:{ *:[f16] }:$src0
50359 : /*107934*/ 0, /*End of Scope*/
50360 : /*107935*/ /*Scope*/ 32, /*->107968*/
50361 : /*107936*/ OPC_CheckChild0Type, MVT::i32,
50362 : /*107938*/ OPC_SwitchType /*3 cases */, 12, MVT::f32,// ->107953
50363 : /*107941*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50364 : /*107943*/ OPC_Scope, 3, /*->107948*/ // 2 children in Scope
50365 : /*107945*/ OPC_CompleteMatch, 1, 0,
50366 : // Src: (bitconvert:{ *:[f32] } VGPR_32:{ *:[i32] }:$src0) - Complexity = 3
50367 : // Dst: VGPR_32:{ *:[f32] }:$src0
50368 : /*107948*/ /*Scope*/ 3, /*->107952*/
50369 : /*107949*/ OPC_CompleteMatch, 1, 0,
50370 : // Src: (bitconvert:{ *:[f32] } SReg_32:{ *:[i32] }:$src0) - Complexity = 3
50371 : // Dst: SReg_32:{ *:[f32] }:$src0
50372 : /*107952*/ 0, /*End of Scope*/
50373 : /*107953*/ /*SwitchType*/ 5, MVT::v2i16,// ->107960
50374 : /*107955*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50375 : /*107957*/ OPC_CompleteMatch, 1, 0,
50376 : // Src: (bitconvert:{ *:[v2i16] } SReg_32:{ *:[i32] }:$src0) - Complexity = 3
50377 : // Dst: SReg_32:{ *:[v2i16] }:$src0
50378 : /*107960*/ /*SwitchType*/ 5, MVT::v2f16,// ->107967
50379 : /*107962*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50380 : /*107964*/ OPC_CompleteMatch, 1, 0,
50381 : // Src: (bitconvert:{ *:[v2f16] } SReg_32:{ *:[i32] }:$src0) - Complexity = 3
50382 : // Dst: SReg_32:{ *:[v2f16] }:$src0
50383 : /*107967*/ 0, // EndSwitchType
50384 : /*107968*/ /*Scope*/ 39, /*->108008*/
50385 : /*107969*/ OPC_CheckChild0Type, MVT::i64,
50386 : /*107971*/ OPC_SwitchType /*5 cases */, 5, MVT::f64,// ->107979
50387 : /*107974*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50388 : /*107976*/ OPC_CompleteMatch, 1, 0,
50389 : // Src: (bitconvert:{ *:[f64] } VReg_64:{ *:[i64] }:$src0) - Complexity = 3
50390 : // Dst: VReg_64:{ *:[f64] }:$src0
50391 : /*107979*/ /*SwitchType*/ 5, MVT::v2i32,// ->107986
50392 : /*107981*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50393 : /*107983*/ OPC_CompleteMatch, 1, 0,
50394 : // Src: (bitconvert:{ *:[v2i32] } VReg_64:{ *:[i64] }:$src0) - Complexity = 3
50395 : // Dst: VReg_64:{ *:[v2i32] }:$src0
50396 : /*107986*/ /*SwitchType*/ 5, MVT::v4i16,// ->107993
50397 : /*107988*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50398 : /*107990*/ OPC_CompleteMatch, 1, 0,
50399 : // Src: (bitconvert:{ *:[v4i16] } VReg_64:{ *:[i64] }:$src0) - Complexity = 3
50400 : // Dst: VReg_64:{ *:[v4i16] }:$src0
50401 : /*107993*/ /*SwitchType*/ 5, MVT::v2f32,// ->108000
50402 : /*107995*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50403 : /*107997*/ OPC_CompleteMatch, 1, 0,
50404 : // Src: (bitconvert:{ *:[v2f32] } VReg_64:{ *:[i64] }:$src0) - Complexity = 3
50405 : // Dst: VReg_64:{ *:[v2f32] }:$src0
50406 : /*108000*/ /*SwitchType*/ 5, MVT::v4f16,// ->108007
50407 : /*108002*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50408 : /*108004*/ OPC_CompleteMatch, 1, 0,
50409 : // Src: (bitconvert:{ *:[v4f16] } VReg_64:{ *:[i64] }:$src0) - Complexity = 3
50410 : // Dst: VReg_64:{ *:[v4f16] }:$src0
50411 : /*108007*/ 0, // EndSwitchType
50412 : /*108008*/ /*Scope*/ 18, /*->108027*/
50413 : /*108009*/ OPC_CheckChild0Type, MVT::v4f32,
50414 : /*108011*/ OPC_SwitchType /*2 cases */, 5, MVT::v4i32,// ->108019
50415 : /*108014*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50416 : /*108016*/ OPC_CompleteMatch, 1, 0,
50417 : // Src: (bitconvert:{ *:[v4i32] } VReg_128:{ *:[v4f32] }:$src0) - Complexity = 3
50418 : // Dst: VReg_128:{ *:[v4i32] }:$src0
50419 : /*108019*/ /*SwitchType*/ 5, MVT::v2f64,// ->108026
50420 : /*108021*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50421 : /*108023*/ OPC_CompleteMatch, 1, 0,
50422 : // Src: (bitconvert:{ *:[v2f64] } VReg_128:{ *:[v4f32] }:$src0) - Complexity = 3
50423 : // Dst: VReg_128:{ *:[v2f64] }:$src0
50424 : /*108026*/ 0, // EndSwitchType
50425 : /*108027*/ /*Scope*/ 25, /*->108053*/
50426 : /*108028*/ OPC_CheckChild0Type, MVT::v4i32,
50427 : /*108030*/ OPC_SwitchType /*3 cases */, 5, MVT::v2i64,// ->108038
50428 : /*108033*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50429 : /*108035*/ OPC_CompleteMatch, 1, 0,
50430 : // Src: (bitconvert:{ *:[v2i64] } SReg_128:{ *:[v4i32] }:$src0) - Complexity = 3
50431 : // Dst: SReg_128:{ *:[v2i64] }:$src0
50432 : /*108038*/ /*SwitchType*/ 5, MVT::v4f32,// ->108045
50433 : /*108040*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50434 : /*108042*/ OPC_CompleteMatch, 1, 0,
50435 : // Src: (bitconvert:{ *:[v4f32] } VReg_128:{ *:[v4i32] }:$src0) - Complexity = 3
50436 : // Dst: VReg_128:{ *:[v4f32] }:$src0
50437 : /*108045*/ /*SwitchType*/ 5, MVT::v2f64,// ->108052
50438 : /*108047*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50439 : /*108049*/ OPC_CompleteMatch, 1, 0,
50440 : // Src: (bitconvert:{ *:[v2f64] } VReg_128:{ *:[v4i32] }:$src0) - Complexity = 3
50441 : // Dst: VReg_128:{ *:[v2f64] }:$src0
50442 : /*108052*/ 0, // EndSwitchType
50443 : /*108053*/ /*Scope*/ 18, /*->108072*/
50444 : /*108054*/ OPC_CheckChild0Type, MVT::v2i64,
50445 : /*108056*/ OPC_SwitchType /*2 cases */, 5, MVT::v4i32,// ->108064
50446 : /*108059*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50447 : /*108061*/ OPC_CompleteMatch, 1, 0,
50448 : // Src: (bitconvert:{ *:[v4i32] } SReg_128:{ *:[v2i64] }:$src0) - Complexity = 3
50449 : // Dst: SReg_128:{ *:[v4i32] }:$src0
50450 : /*108064*/ /*SwitchType*/ 5, MVT::v2f64,// ->108071
50451 : /*108066*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50452 : /*108068*/ OPC_CompleteMatch, 1, 0,
50453 : // Src: (bitconvert:{ *:[v2f64] } VReg_128:{ *:[v2i64] }:$src0) - Complexity = 3
50454 : // Dst: VReg_128:{ *:[v2f64] }:$src0
50455 : /*108071*/ 0, // EndSwitchType
50456 : /*108072*/ /*Scope*/ 25, /*->108098*/
50457 : /*108073*/ OPC_CheckChild0Type, MVT::v2f64,
50458 : /*108075*/ OPC_SwitchType /*3 cases */, 5, MVT::v4i32,// ->108083
50459 : /*108078*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50460 : /*108080*/ OPC_CompleteMatch, 1, 0,
50461 : // Src: (bitconvert:{ *:[v4i32] } VReg_128:{ *:[v2f64] }:$src0) - Complexity = 3
50462 : // Dst: VReg_128:{ *:[v4i32] }:$src0
50463 : /*108083*/ /*SwitchType*/ 5, MVT::v2i64,// ->108090
50464 : /*108085*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50465 : /*108087*/ OPC_CompleteMatch, 1, 0,
50466 : // Src: (bitconvert:{ *:[v2i64] } VReg_128:{ *:[v2f64] }:$src0) - Complexity = 3
50467 : // Dst: VReg_128:{ *:[v2i64] }:$src0
50468 : /*108090*/ /*SwitchType*/ 5, MVT::v4f32,// ->108097
50469 : /*108092*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50470 : /*108094*/ OPC_CompleteMatch, 1, 0,
50471 : // Src: (bitconvert:{ *:[v4f32] } VReg_128:{ *:[v2f64] }:$src0) - Complexity = 3
50472 : // Dst: VReg_128:{ *:[v4f32] }:$src0
50473 : /*108097*/ 0, // EndSwitchType
50474 : /*108098*/ /*Scope*/ 16, /*->108115*/
50475 : /*108099*/ OPC_CheckChild0Type, MVT::v8f32,
50476 : /*108101*/ OPC_CheckType, MVT::v8i32,
50477 : /*108103*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50478 : /*108105*/ OPC_Scope, 3, /*->108110*/ // 2 children in Scope
50479 : /*108107*/ OPC_CompleteMatch, 1, 0,
50480 : // Src: (bitconvert:{ *:[v8i32] } SReg_256:{ *:[v8f32] }:$src0) - Complexity = 3
50481 : // Dst: SReg_256:{ *:[v8i32] }:$src0
50482 : /*108110*/ /*Scope*/ 3, /*->108114*/
50483 : /*108111*/ OPC_CompleteMatch, 1, 0,
50484 : // Src: (bitconvert:{ *:[v8i32] } VReg_256:{ *:[v8f32] }:$src0) - Complexity = 3
50485 : // Dst: VReg_256:{ *:[v8i32] }:$src0
50486 : /*108114*/ 0, /*End of Scope*/
50487 : /*108115*/ /*Scope*/ 9, /*->108125*/
50488 : /*108116*/ OPC_CheckChild0Type, MVT::v16f32,
50489 : /*108118*/ OPC_CheckType, MVT::v16i32,
50490 : /*108120*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50491 : /*108122*/ OPC_CompleteMatch, 1, 0,
50492 : // Src: (bitconvert:{ *:[v16i32] } VReg_512:{ *:[v16f32] }:$src0) - Complexity = 3
50493 : // Dst: VReg_512:{ *:[v16i32] }:$src0
50494 : /*108125*/ /*Scope*/ 16, /*->108142*/
50495 : /*108126*/ OPC_CheckChild0Type, MVT::v8i32,
50496 : /*108128*/ OPC_CheckType, MVT::v8f32,
50497 : /*108130*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50498 : /*108132*/ OPC_Scope, 3, /*->108137*/ // 2 children in Scope
50499 : /*108134*/ OPC_CompleteMatch, 1, 0,
50500 : // Src: (bitconvert:{ *:[v8f32] } SReg_256:{ *:[v8i32] }:$src0) - Complexity = 3
50501 : // Dst: SReg_256:{ *:[v8f32] }:$src0
50502 : /*108137*/ /*Scope*/ 3, /*->108141*/
50503 : /*108138*/ OPC_CompleteMatch, 1, 0,
50504 : // Src: (bitconvert:{ *:[v8f32] } VReg_256:{ *:[v8i32] }:$src0) - Complexity = 3
50505 : // Dst: VReg_256:{ *:[v8f32] }:$src0
50506 : /*108141*/ 0, /*End of Scope*/
50507 : /*108142*/ /*Scope*/ 9, /*->108152*/
50508 : /*108143*/ OPC_CheckChild0Type, MVT::v16i32,
50509 : /*108145*/ OPC_CheckType, MVT::v16f32,
50510 : /*108147*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50511 : /*108149*/ OPC_CompleteMatch, 1, 0,
50512 : // Src: (bitconvert:{ *:[v16f32] } VReg_512:{ *:[v16i32] }:$src0) - Complexity = 3
50513 : // Dst: VReg_512:{ *:[v16f32] }:$src0
50514 : /*108152*/ 0, /*End of Scope*/
50515 : /*108153*/ /*SwitchOpcode*/ 12, TARGET_VAL(ISD::BITREVERSE),// ->108168
50516 : /*108156*/ OPC_RecordChild0, // #0 = $src0
50517 : /*108157*/ OPC_CheckType, MVT::i32,
50518 : /*108159*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50519 : /*108161*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_BREV_B32), 0,
50520 : MVT::i32, 1/*#Ops*/, 0,
50521 : // Src: (bitreverse:{ *:[i32] } i32:{ *:[i32] }:$src0) - Complexity = 3
50522 : // Dst: (S_BREV_B32:{ *:[i32] } i32:{ *:[i32] }:$src0)
50523 : /*108168*/ /*SwitchOpcode*/ 68, TARGET_VAL(ISD::CTPOP),// ->108239
50524 : /*108171*/ OPC_RecordChild0, // #0 = $src0
50525 : /*108172*/ OPC_SwitchType /*2 cases */, 10, MVT::i32,// ->108185
50526 : /*108175*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50527 : /*108177*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_BCNT1_I32_B32), 0,
50528 : MVT::i32, MVT::i1, 1/*#Ops*/, 0,
50529 : // Src: (ctpop:{ *:[i32] } i32:{ *:[i32] }:$src0) - Complexity = 3
50530 : // Dst: (S_BCNT1_I32_B32:{ *:[i32] }:{ *:[i1] } i32:{ *:[i32] }:$src0)
50531 : /*108185*/ /*SwitchType*/ 51, MVT::i64,// ->108238
50532 : /*108187*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50533 : /*108189*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
50534 : /*108192*/ OPC_EmitNode2, TARGET_VAL(AMDGPU::S_BCNT1_I32_B64), 0,
50535 : MVT::i16, MVT::i1, 1/*#Ops*/, 0, // Results = #2 #3
50536 : /*108200*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_32RegClassID,
50537 : /*108203*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
50538 : MVT::i32, 2/*#Ops*/, 2, 4, // Results = #5
50539 : /*108211*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
50540 : /*108214*/ OPC_EmitInteger, MVT::i32, 0,
50541 : /*108217*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
50542 : MVT::i16, 1/*#Ops*/, 7, // Results = #8
50543 : /*108224*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
50544 : /*108227*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
50545 : MVT::i64, 5/*#Ops*/, 1, 5, 6, 8, 9,
50546 : // Src: (ctpop:{ *:[i64] } i64:{ *:[i64] }:$src) - Complexity = 3
50547 : // Dst: (REG_SEQUENCE:{ *:[i64] } SReg_64:{ *:[i32] }, (COPY_TO_REGCLASS:{ *:[i32] } (S_BCNT1_I32_B64:{ *:[i16] }:{ *:[i1] } ?:{ *:[i64] }:$src), SReg_32:{ *:[i32] }), sub0:{ *:[i32] }, (S_MOV_B32:{ *:[i16] } 0:{ *:[i32] }), sub1:{ *:[i32] })
50548 : /*108238*/ 0, // EndSwitchType
50549 : /*108239*/ /*SwitchOpcode*/ 12, TARGET_VAL(AMDGPUISD::FFBL_B32),// ->108254
50550 : /*108242*/ OPC_RecordChild0, // #0 = $src0
50551 : /*108243*/ OPC_CheckType, MVT::i32,
50552 : /*108245*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50553 : /*108247*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_FF1_I32_B32), 0,
50554 : MVT::i32, 1/*#Ops*/, 0,
50555 : // Src: (AMDGPUffbl_b32:{ *:[i32] } i32:{ *:[i32] }:$src0) - Complexity = 3
50556 : // Dst: (S_FF1_I32_B32:{ *:[i32] } i32:{ *:[i32] }:$src0)
50557 : /*108254*/ /*SwitchOpcode*/ 12, TARGET_VAL(AMDGPUISD::FFBH_U32),// ->108269
50558 : /*108257*/ OPC_RecordChild0, // #0 = $src0
50559 : /*108258*/ OPC_CheckType, MVT::i32,
50560 : /*108260*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50561 : /*108262*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_FLBIT_I32_B32), 0,
50562 : MVT::i32, 1/*#Ops*/, 0,
50563 : // Src: (AMDGPUffbh_u32:{ *:[i32] } i32:{ *:[i32] }:$src0) - Complexity = 3
50564 : // Dst: (S_FLBIT_I32_B32:{ *:[i32] } i32:{ *:[i32] }:$src0)
50565 : /*108269*/ /*SwitchOpcode*/ 12, TARGET_VAL(AMDGPUISD::FFBH_I32),// ->108284
50566 : /*108272*/ OPC_RecordChild0, // #0 = $src0
50567 : /*108273*/ OPC_CheckType, MVT::i32,
50568 : /*108275*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50569 : /*108277*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_FLBIT_I32), 0,
50570 : MVT::i32, 1/*#Ops*/, 0,
50571 : // Src: (AMDGPUffbh_i32:{ *:[i32] } i32:{ *:[i32] }:$src0) - Complexity = 3
50572 : // Dst: (S_FLBIT_I32:{ *:[i32] } i32:{ *:[i32] }:$src0)
50573 : /*108284*/ /*SwitchOpcode*/ 45|128,1/*173*/, TARGET_VAL(ISD::SIGN_EXTEND_INREG),// ->108461
50574 : /*108288*/ OPC_RecordChild0, // #0 = $src0
50575 : /*108289*/ OPC_MoveChild1,
50576 : /*108290*/ OPC_Scope, 52, /*->108344*/ // 4 children in Scope
50577 : /*108292*/ OPC_CheckValueType, MVT::i8,
50578 : /*108294*/ OPC_MoveParent,
50579 : /*108295*/ OPC_SwitchType /*3 cases */, 9, MVT::i32,// ->108307
50580 : /*108298*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50581 : /*108300*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_SEXT_I32_I8), 0,
50582 : MVT::i32, 1/*#Ops*/, 0,
50583 : // Src: (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i8:{ *:[Other] }) - Complexity = 3
50584 : // Dst: (S_SEXT_I32_I8:{ *:[i32] } i32:{ *:[i32] }:$src0)
50585 : /*108307*/ /*SwitchType*/ 16, MVT::i16,// ->108325
50586 : /*108309*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50587 : /*108311*/ OPC_EmitInteger, MVT::i32, 0|128,0|128,32/*524288*/,
50588 : /*108316*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_BFE_I32), 0,
50589 : MVT::i16, MVT::i1, 2/*#Ops*/, 0, 1,
50590 : // Src: (sext_inreg:{ *:[i16] } i16:{ *:[i16] }:$src, i8:{ *:[Other] }) - Complexity = 3
50591 : // Dst: (S_BFE_I32:{ *:[i16] }:{ *:[i1] } ?:{ *:[i16] }:$src, 524288:{ *:[i32] })
50592 : /*108325*/ /*SwitchType*/ 16, MVT::i64,// ->108343
50593 : /*108327*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50594 : /*108329*/ OPC_EmitInteger, MVT::i32, 0|128,0|128,32/*524288*/,
50595 : /*108334*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_BFE_I64), 0,
50596 : MVT::i64, MVT::i1, 2/*#Ops*/, 0, 1,
50597 : // Src: (sext_inreg:{ *:[i64] } i64:{ *:[i64] }:$src, i8:{ *:[Other] }) - Complexity = 3
50598 : // Dst: (S_BFE_I64:{ *:[i64] }:{ *:[i1] } i64:{ *:[i64] }:$src, 524288:{ *:[i32] })
50599 : /*108343*/ 0, // EndSwitchType
50600 : /*108344*/ /*Scope*/ 34, /*->108379*/
50601 : /*108345*/ OPC_CheckValueType, MVT::i16,
50602 : /*108347*/ OPC_MoveParent,
50603 : /*108348*/ OPC_SwitchType /*2 cases */, 9, MVT::i32,// ->108360
50604 : /*108351*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50605 : /*108353*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_SEXT_I32_I16), 0,
50606 : MVT::i32, 1/*#Ops*/, 0,
50607 : // Src: (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src0, i16:{ *:[Other] }) - Complexity = 3
50608 : // Dst: (S_SEXT_I32_I16:{ *:[i32] } i32:{ *:[i32] }:$src0)
50609 : /*108360*/ /*SwitchType*/ 16, MVT::i64,// ->108378
50610 : /*108362*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50611 : /*108364*/ OPC_EmitInteger, MVT::i32, 0|128,0|128,64/*1048576*/,
50612 : /*108369*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_BFE_I64), 0,
50613 : MVT::i64, MVT::i1, 2/*#Ops*/, 0, 1,
50614 : // Src: (sext_inreg:{ *:[i64] } i64:{ *:[i64] }:$src, i16:{ *:[Other] }) - Complexity = 3
50615 : // Dst: (S_BFE_I64:{ *:[i64] }:{ *:[i1] } i64:{ *:[i64] }:$src, 1048576:{ *:[i32] })
50616 : /*108378*/ 0, // EndSwitchType
50617 : /*108379*/ /*Scope*/ 59, /*->108439*/
50618 : /*108380*/ OPC_CheckValueType, MVT::i1,
50619 : /*108382*/ OPC_MoveParent,
50620 : /*108383*/ OPC_SwitchType /*3 cases */, 16, MVT::i32,// ->108402
50621 : /*108386*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50622 : /*108388*/ OPC_EmitInteger, MVT::i32, 0|128,0|128,4/*65536*/,
50623 : /*108393*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_BFE_I32), 0,
50624 : MVT::i32, MVT::i1, 2/*#Ops*/, 0, 1,
50625 : // Src: (sext_inreg:{ *:[i32] } i32:{ *:[i32] }:$src, i1:{ *:[Other] }) - Complexity = 3
50626 : // Dst: (S_BFE_I32:{ *:[i32] }:{ *:[i1] } i32:{ *:[i32] }:$src, 65536:{ *:[i32] })
50627 : /*108402*/ /*SwitchType*/ 16, MVT::i64,// ->108420
50628 : /*108404*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50629 : /*108406*/ OPC_EmitInteger, MVT::i32, 0|128,0|128,4/*65536*/,
50630 : /*108411*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_BFE_I64), 0,
50631 : MVT::i64, MVT::i1, 2/*#Ops*/, 0, 1,
50632 : // Src: (sext_inreg:{ *:[i64] } i64:{ *:[i64] }:$src, i1:{ *:[Other] }) - Complexity = 3
50633 : // Dst: (S_BFE_I64:{ *:[i64] }:{ *:[i1] } i64:{ *:[i64] }:$src, 65536:{ *:[i32] })
50634 : /*108420*/ /*SwitchType*/ 16, MVT::i16,// ->108438
50635 : /*108422*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50636 : /*108424*/ OPC_EmitInteger, MVT::i32, 0|128,0|128,4/*65536*/,
50637 : /*108429*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_BFE_I32), 0,
50638 : MVT::i16, MVT::i1, 2/*#Ops*/, 0, 1,
50639 : // Src: (sext_inreg:{ *:[i16] } i16:{ *:[i16] }:$src, i1:{ *:[Other] }) - Complexity = 3
50640 : // Dst: (S_BFE_I32:{ *:[i16] }:{ *:[i1] } ?:{ *:[i16] }:$src, 65536:{ *:[i32] })
50641 : /*108438*/ 0, // EndSwitchType
50642 : /*108439*/ /*Scope*/ 20, /*->108460*/
50643 : /*108440*/ OPC_CheckValueType, MVT::i32,
50644 : /*108442*/ OPC_MoveParent,
50645 : /*108443*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50646 : /*108445*/ OPC_EmitInteger, MVT::i32, 0|128,0|128,0|128,1/*2097152*/,
50647 : /*108451*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_BFE_I64), 0,
50648 : MVT::i64, MVT::i1, 2/*#Ops*/, 0, 1,
50649 : // Src: (sext_inreg:{ *:[i64] } i64:{ *:[i64] }:$src, i32:{ *:[Other] }) - Complexity = 3
50650 : // Dst: (S_BFE_I64:{ *:[i64] }:{ *:[i1] } i64:{ *:[i64] }:$src, 2097152:{ *:[i32] })
50651 : /*108460*/ 0, /*End of Scope*/
50652 : /*108461*/ /*SwitchOpcode*/ 14, TARGET_VAL(AMDGPUISD::RET_FLAG),// ->108478
50653 : /*108464*/ OPC_RecordNode, // #0 = 'AMDGPUret_flag' chained node
50654 : /*108465*/ OPC_CaptureGlueInput,
50655 : /*108466*/ OPC_RecordChild1, // #1 = $src0
50656 : /*108467*/ OPC_CheckChild1Type, MVT::i64,
50657 : /*108469*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50658 : /*108471*/ OPC_EmitMergeInputChains1_0,
50659 : /*108472*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::S_SETPC_B64_return), 0|OPFL_Chain|OPFL_GlueInput|OPFL_Variadic1,
50660 : 1/*#Ops*/, 1,
50661 : // Src: (AMDGPUret_flag i64:{ *:[i64] }:$src0) - Complexity = 3
50662 : // Dst: (S_SETPC_B64_return i64:{ *:[i64] }:$src0)
50663 : /*108478*/ /*SwitchOpcode*/ 10, TARGET_VAL(AMDGPUISD::ENDPGM),// ->108491
50664 : /*108481*/ OPC_RecordNode, // #0 = 'AMDGPUendpgm' chained node
50665 : /*108482*/ OPC_CaptureGlueInput,
50666 : /*108483*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50667 : /*108485*/ OPC_EmitMergeInputChains1_0,
50668 : /*108486*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::S_ENDPGM), 0|OPFL_Chain|OPFL_GlueInput,
50669 : 0/*#Ops*/,
50670 : // Src: (AMDGPUendpgm) - Complexity = 3
50671 : // Dst: (S_ENDPGM)
50672 : /*108491*/ /*SwitchOpcode*/ 16, TARGET_VAL(ISD::BR),// ->108510
50673 : /*108494*/ OPC_RecordNode, // #0 = 'br' chained node
50674 : /*108495*/ OPC_RecordChild1, // #1 = $simm16
50675 : /*108496*/ OPC_MoveChild1,
50676 : /*108497*/ OPC_CheckOpcode, TARGET_VAL(ISD::BasicBlock),
50677 : /*108500*/ OPC_MoveParent,
50678 : /*108501*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50679 : /*108503*/ OPC_EmitMergeInputChains1_0,
50680 : /*108504*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::S_BRANCH), 0|OPFL_Chain,
50681 : 1/*#Ops*/, 1,
50682 : // Src: (br (bb:{ *:[Other] }):$simm16) - Complexity = 3
50683 : // Dst: (S_BRANCH (bb:{ *:[Other] }):$simm16)
50684 : /*108510*/ /*SwitchOpcode*/ 15|128,2/*271*/, TARGET_VAL(ISD::SIGN_EXTEND),// ->108785
50685 : /*108514*/ OPC_RecordChild0, // #0 = $src
50686 : /*108515*/ OPC_SwitchType /*3 cases */, 43, MVT::i32,// ->108561
50687 : /*108518*/ OPC_Scope, 11, /*->108531*/ // 2 children in Scope
50688 : /*108520*/ OPC_CheckChild0Type, MVT::i16,
50689 : /*108522*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50690 : /*108524*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_SEXT_I32_I16), 0,
50691 : MVT::i32, 1/*#Ops*/, 0,
50692 : // Src: (sext:{ *:[i32] } i16:{ *:[i16] }:$src) - Complexity = 3
50693 : // Dst: (S_SEXT_I32_I16:{ *:[i32] } ?:{ *:[i16] }:$src)
50694 : /*108531*/ /*Scope*/ 28, /*->108560*/
50695 : /*108532*/ OPC_CheckChild0Type, MVT::i1,
50696 : /*108534*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50697 : /*108536*/ OPC_EmitInteger, MVT::i32, 0,
50698 : /*108539*/ OPC_EmitInteger, MVT::i32, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/,
50699 : /*108551*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CNDMASK_B32_e64), 0,
50700 : MVT::i32, 3/*#Ops*/, 1, 2, 0,
50701 : // Src: (sext:{ *:[i32] } i1:{ *:[i1] }:$src0) - Complexity = 3
50702 : // Dst: (V_CNDMASK_B32_e64:{ *:[i32] } 0:{ *:[i32] }, -1:{ *:[i32] }, ?:{ *:[i1] }:$src0)
50703 : /*108560*/ 0, /*End of Scope*/
50704 : /*108561*/ /*SwitchType*/ 26, MVT::i16,// ->108589
50705 : /*108563*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
50706 : /*108565*/ OPC_EmitInteger, MVT::i32, 0,
50707 : /*108568*/ OPC_EmitInteger, MVT::i32, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/,
50708 : /*108580*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CNDMASK_B32_e64), 0,
50709 : MVT::i16, 3/*#Ops*/, 1, 2, 0,
50710 : // Src: (sext:{ *:[i16] } i1:{ *:[i1] }:$src) - Complexity = 3
50711 : // Dst: (V_CNDMASK_B32_e64:{ *:[i16] } 0:{ *:[i32] }, -1:{ *:[i32] }, ?:{ *:[i1] }:$src)
50712 : /*108589*/ /*SwitchType*/ 64|128,1/*192*/, MVT::i64,// ->108784
50713 : /*108592*/ OPC_Scope, 47, /*->108641*/ // 3 children in Scope
50714 : /*108594*/ OPC_CheckChild0Type, MVT::i32,
50715 : /*108596*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50716 : /*108598*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
50717 : /*108601*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
50718 : /*108604*/ OPC_EmitInteger, MVT::i32, 31,
50719 : /*108607*/ OPC_EmitNode2, TARGET_VAL(AMDGPU::S_ASHR_I32), 0,
50720 : MVT::i16, MVT::i1, 2/*#Ops*/, 0, 3, // Results = #4 #5
50721 : /*108616*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_32_XM0RegClassID,
50722 : /*108619*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
50723 : MVT::i32, 2/*#Ops*/, 4, 6, // Results = #7
50724 : /*108627*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
50725 : /*108630*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
50726 : MVT::i64, 5/*#Ops*/, 1, 0, 2, 7, 8,
50727 : // Src: (sext:{ *:[i64] } i32:{ *:[i32] }:$src) - Complexity = 3
50728 : // Dst: (REG_SEQUENCE:{ *:[i64] } SReg_64:{ *:[i32] }, ?:{ *:[i32] }:$src, sub0:{ *:[i32] }, (COPY_TO_REGCLASS:{ *:[i32] } (S_ASHR_I32:{ *:[i16] }:{ *:[i1] } ?:{ *:[i32] }:$src, 31:{ *:[i32] }), SReg_32_XM0:{ *:[i32] }), sub1:{ *:[i32] })
50729 : /*108641*/ /*Scope*/ 72, /*->108714*/
50730 : /*108642*/ OPC_CheckChild0Type, MVT::i1,
50731 : /*108644*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50732 : /*108646*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
50733 : /*108649*/ OPC_EmitInteger, MVT::i32, 0,
50734 : /*108652*/ OPC_EmitInteger, MVT::i32, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/,
50735 : /*108664*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_CNDMASK_B32_e64), 0,
50736 : MVT::i16, 3/*#Ops*/, 2, 3, 0, // Results = #4
50737 : /*108673*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
50738 : /*108676*/ OPC_EmitInteger, MVT::i32, 0,
50739 : /*108679*/ OPC_EmitInteger, MVT::i32, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/,
50740 : /*108691*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_CNDMASK_B32_e64), 0,
50741 : MVT::i16, 3/*#Ops*/, 6, 7, 0, // Results = #8
50742 : /*108700*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
50743 : /*108703*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
50744 : MVT::i64, 5/*#Ops*/, 1, 4, 5, 8, 9,
50745 : // Src: (sext:{ *:[i64] } i1:{ *:[i1] }:$src) - Complexity = 3
50746 : // Dst: (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, (V_CNDMASK_B32_e64:{ *:[i16] } 0:{ *:[i32] }, -1:{ *:[i32] }, ?:{ *:[i1] }:$src), sub0:{ *:[i32] }, (V_CNDMASK_B32_e64:{ *:[i16] } 0:{ *:[i32] }, -1:{ *:[i32] }, ?:{ *:[i1] }:$src), sub1:{ *:[i32] })
50747 : /*108714*/ /*Scope*/ 68, /*->108783*/
50748 : /*108715*/ OPC_CheckChild0Type, MVT::i16,
50749 : /*108717*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50750 : /*108719*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
50751 : /*108722*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_SEXT_I32_I16), 0,
50752 : MVT::i32, 1/*#Ops*/, 0, // Results = #2
50753 : /*108729*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
50754 : /*108732*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_SEXT_I32_I16), 0,
50755 : MVT::i32, 1/*#Ops*/, 0, // Results = #4
50756 : /*108739*/ OPC_EmitInteger, MVT::i32, 31,
50757 : /*108742*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
50758 : MVT::i16, 1/*#Ops*/, 5, // Results = #6
50759 : /*108749*/ OPC_EmitNode2, TARGET_VAL(AMDGPU::S_ASHR_I32), 0,
50760 : MVT::i16, MVT::i1, 2/*#Ops*/, 4, 6, // Results = #7 #8
50761 : /*108758*/ OPC_EmitInteger, MVT::i32, AMDGPU::SGPR_32RegClassID,
50762 : /*108761*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY_TO_REGCLASS), 0,
50763 : MVT::i32, 2/*#Ops*/, 7, 9, // Results = #10
50764 : /*108769*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
50765 : /*108772*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
50766 : MVT::i64, 5/*#Ops*/, 1, 2, 3, 10, 11,
50767 : // Src: (sext:{ *:[i64] } i16:{ *:[i16] }:$src) - Complexity = 3
50768 : // Dst: (REG_SEQUENCE:{ *:[i64] } SReg_64:{ *:[i32] }, (S_SEXT_I32_I16:{ *:[i32] } ?:{ *:[i16] }:$src), sub0:{ *:[i32] }, (COPY_TO_REGCLASS:{ *:[i32] } (S_ASHR_I32:{ *:[i16] }:{ *:[i1] } (S_SEXT_I32_I16:{ *:[i32] } ?:{ *:[i16] }:$src), (S_MOV_B32:{ *:[i16] } 31:{ *:[i32] })), SGPR_32:{ *:[i32] }), sub1:{ *:[i32] })
50769 : /*108783*/ 0, /*End of Scope*/
50770 : /*108784*/ 0, // EndSwitchType
50771 : /*108785*/ /*SwitchOpcode*/ 15, TARGET_VAL(ISD::ADDC),// ->108803
50772 : /*108788*/ OPC_RecordChild0, // #0 = $src0
50773 : /*108789*/ OPC_RecordChild1, // #1 = $src1
50774 : /*108790*/ OPC_CheckType, MVT::i32,
50775 : /*108792*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50776 : /*108794*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_ADD_U32), 0|OPFL_GlueOutput,
50777 : MVT::i32, MVT::i1, 2/*#Ops*/, 0, 1,
50778 : // Src: (addc:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1) - Complexity = 3
50779 : // Dst: (S_ADD_U32:{ *:[i32] }:{ *:[i1] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1)
50780 : /*108803*/ /*SwitchOpcode*/ 57|128,1/*185*/, TARGET_VAL(ISD::ANY_EXTEND),// ->108992
50781 : /*108807*/ OPC_RecordChild0, // #0 = $src
50782 : /*108808*/ OPC_SwitchType /*3 cases */, 34, MVT::i32,// ->108845
50783 : /*108811*/ OPC_Scope, 11, /*->108824*/ // 2 children in Scope
50784 : /*108813*/ OPC_CheckChild0Type, MVT::i16,
50785 : /*108815*/ OPC_CheckPatternPredicate, 13, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::VOLCANIC_ISLANDS)
50786 : /*108817*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::COPY), 0,
50787 : MVT::i32, 1/*#Ops*/, 0,
50788 : // Src: (anyext:{ *:[i32] } i16:{ *:[i16] }:$src) - Complexity = 3
50789 : // Dst: (COPY:{ *:[i32] } ?:{ *:[i16] }:$src)
50790 : /*108824*/ /*Scope*/ 19, /*->108844*/
50791 : /*108825*/ OPC_CheckChild0Type, MVT::i1,
50792 : /*108827*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50793 : /*108829*/ OPC_EmitInteger, MVT::i32, 0,
50794 : /*108832*/ OPC_EmitInteger, MVT::i32, 1,
50795 : /*108835*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CNDMASK_B32_e64), 0,
50796 : MVT::i32, 3/*#Ops*/, 1, 2, 0,
50797 : // Src: (anyext:{ *:[i32] } i1:{ *:[i1] }:$src0) - Complexity = 3
50798 : // Dst: (V_CNDMASK_B32_e64:{ *:[i32] } 0:{ *:[i32] }, 1:{ *:[i32] }, ?:{ *:[i1] }:$src0)
50799 : /*108844*/ 0, /*End of Scope*/
50800 : /*108845*/ /*SwitchType*/ 17, MVT::i16,// ->108864
50801 : /*108847*/ OPC_CheckPatternPredicate, 2, // (Subtarget->has16BitInsts())
50802 : /*108849*/ OPC_EmitInteger, MVT::i32, 0,
50803 : /*108852*/ OPC_EmitInteger, MVT::i32, 1,
50804 : /*108855*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CNDMASK_B32_e64), 0,
50805 : MVT::i16, 3/*#Ops*/, 1, 2, 0,
50806 : // Src: (anyext:{ *:[i16] } i1:{ *:[i1] }:$src) - Complexity = 3
50807 : // Dst: (V_CNDMASK_B32_e64:{ *:[i16] } 0:{ *:[i32] }, 1:{ *:[i32] }, ?:{ *:[i1] }:$src)
50808 : /*108864*/ /*SwitchType*/ 125, MVT::i64,// ->108991
50809 : /*108866*/ OPC_Scope, 30, /*->108898*/ // 3 children in Scope
50810 : /*108868*/ OPC_CheckChild0Type, MVT::i32,
50811 : /*108870*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50812 : /*108872*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
50813 : /*108875*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
50814 : /*108878*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
50815 : MVT::i32, 0/*#Ops*/, // Results = #3
50816 : /*108884*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
50817 : /*108887*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
50818 : MVT::i64, 5/*#Ops*/, 1, 0, 2, 3, 4,
50819 : // Src: (anyext:{ *:[i64] } i32:{ *:[i32] }:$src) - Complexity = 3
50820 : // Dst: (REG_SEQUENCE:{ *:[i64] } SReg_64:{ *:[i32] }, ?:{ *:[i32] }:$src, sub0:{ *:[i32] }, (IMPLICIT_DEF:{ *:[i32] }), sub1:{ *:[i32] })
50821 : /*108898*/ /*Scope*/ 41, /*->108940*/
50822 : /*108899*/ OPC_CheckChild0Type, MVT::i16,
50823 : /*108901*/ OPC_CheckPatternPredicate, 13, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::VOLCANIC_ISLANDS)
50824 : /*108903*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
50825 : /*108906*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::COPY), 0,
50826 : MVT::i32, 1/*#Ops*/, 0, // Results = #2
50827 : /*108913*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
50828 : /*108916*/ OPC_EmitInteger, MVT::i32, 0,
50829 : /*108919*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_MOV_B32_e32), 0,
50830 : MVT::i16, 1/*#Ops*/, 4, // Results = #5
50831 : /*108926*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
50832 : /*108929*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
50833 : MVT::i64, 5/*#Ops*/, 1, 2, 3, 5, 6,
50834 : // Src: (anyext:{ *:[i64] } i16:{ *:[i16] }:$src) - Complexity = 3
50835 : // Dst: (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, (COPY:{ *:[i32] } ?:{ *:[i16] }:$src), sub0:{ *:[i32] }, (V_MOV_B32_e32:{ *:[i16] } 0:{ *:[i32] }), sub1:{ *:[i32] })
50836 : /*108940*/ /*Scope*/ 49, /*->108990*/
50837 : /*108941*/ OPC_CheckChild0Type, MVT::i1,
50838 : /*108943*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50839 : /*108945*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
50840 : /*108948*/ OPC_EmitInteger, MVT::i32, 0,
50841 : /*108951*/ OPC_EmitInteger, MVT::i32, 1,
50842 : /*108954*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_CNDMASK_B32_e64), 0,
50843 : MVT::i16, 3/*#Ops*/, 2, 3, 0, // Results = #4
50844 : /*108963*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
50845 : /*108966*/ OPC_EmitInteger, MVT::i32, 0,
50846 : /*108969*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
50847 : MVT::i16, 1/*#Ops*/, 6, // Results = #7
50848 : /*108976*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
50849 : /*108979*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
50850 : MVT::i64, 5/*#Ops*/, 1, 4, 5, 7, 8,
50851 : // Src: (anyext:{ *:[i64] } i1:{ *:[i1] }:$src) - Complexity = 3
50852 : // Dst: (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, (V_CNDMASK_B32_e64:{ *:[i16] } 0:{ *:[i32] }, 1:{ *:[i32] }, ?:{ *:[i1] }:$src), sub0:{ *:[i32] }, (S_MOV_B32:{ *:[i16] } 0:{ *:[i32] }), sub1:{ *:[i32] })
50853 : /*108990*/ 0, /*End of Scope*/
50854 : /*108991*/ 0, // EndSwitchType
50855 : /*108992*/ /*SwitchOpcode*/ 15, TARGET_VAL(ISD::ADDCARRY),// ->109010
50856 : /*108995*/ OPC_RecordChild0, // #0 = $src0
50857 : /*108996*/ OPC_RecordChild1, // #1 = $src1
50858 : /*108997*/ OPC_RecordChild2, // #2 = $src2
50859 : /*108998*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50860 : /*109000*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::V_ADDC_U32_e64), 0,
50861 : MVT::i32, MVT::i1, 3/*#Ops*/, 0, 1, 2,
50862 : // Src: (AMDGPUadde:{ *:[i32] }:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i1:{ *:[i1] }:$src2) - Complexity = 3
50863 : // Dst: (V_ADDC_U32_e64:{ *:[i32] }:{ *:[i1] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i1] }:$src2)
50864 : /*109010*/ /*SwitchOpcode*/ 15, TARGET_VAL(ISD::SUBCARRY),// ->109028
50865 : /*109013*/ OPC_RecordChild0, // #0 = $src0
50866 : /*109014*/ OPC_RecordChild1, // #1 = $src1
50867 : /*109015*/ OPC_RecordChild2, // #2 = $src2
50868 : /*109016*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50869 : /*109018*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::V_SUBB_U32_e64), 0,
50870 : MVT::i32, MVT::i1, 3/*#Ops*/, 0, 1, 2,
50871 : // Src: (AMDGPUsube:{ *:[i32] }:{ *:[i1] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i1:{ *:[i1] }:$src2) - Complexity = 3
50872 : // Dst: (V_SUBB_U32_e64:{ *:[i32] }:{ *:[i1] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1, ?:{ *:[i1] }:$src2)
50873 : /*109028*/ /*SwitchOpcode*/ 22, TARGET_VAL(AMDGPUISD::MAD_I24),// ->109053
50874 : /*109031*/ OPC_RecordChild0, // #0 = $src0
50875 : /*109032*/ OPC_RecordChild1, // #1 = $src1
50876 : /*109033*/ OPC_RecordChild2, // #2 = $src2
50877 : /*109034*/ OPC_CheckChild2Type, MVT::i32,
50878 : /*109036*/ OPC_CheckType, MVT::i32,
50879 : /*109038*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50880 : /*109040*/ OPC_EmitInteger, MVT::i1, 0,
50881 : /*109043*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAD_I32_I24), 0,
50882 : MVT::i32, 4/*#Ops*/, 0, 1, 2, 3,
50883 : // Src: (AMDGPUmad_i24:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2) - Complexity = 3
50884 : // Dst: (V_MAD_I32_I24:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2, 0:{ *:[i1] })
50885 : /*109053*/ /*SwitchOpcode*/ 22, TARGET_VAL(AMDGPUISD::MAD_U24),// ->109078
50886 : /*109056*/ OPC_RecordChild0, // #0 = $src0
50887 : /*109057*/ OPC_RecordChild1, // #1 = $src1
50888 : /*109058*/ OPC_RecordChild2, // #2 = $src2
50889 : /*109059*/ OPC_CheckChild2Type, MVT::i32,
50890 : /*109061*/ OPC_CheckType, MVT::i32,
50891 : /*109063*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50892 : /*109065*/ OPC_EmitInteger, MVT::i1, 0,
50893 : /*109068*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAD_U32_U24), 0,
50894 : MVT::i32, 4/*#Ops*/, 0, 1, 2, 3,
50895 : // Src: (AMDGPUmad_u24:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2) - Complexity = 3
50896 : // Dst: (V_MAD_U32_U24:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2, 0:{ *:[i1] })
50897 : /*109078*/ /*SwitchOpcode*/ 25, TARGET_VAL(ISD::READCYCLECOUNTER),// ->109106
50898 : /*109081*/ OPC_RecordNode, // #0 = 'readcyclecounter' chained node
50899 : /*109082*/ OPC_CheckType, MVT::i64,
50900 : /*109084*/ OPC_Scope, 9, /*->109095*/ // 2 children in Scope
50901 : /*109086*/ OPC_CheckPatternPredicate, 26, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() == AMDGPUSubtarget::SOUTHERN_ISLANDS ||Subtarget->getGeneration() == AMDGPUSubtarget::SEA_ISLANDS)
50902 : /*109088*/ OPC_EmitMergeInputChains1_0,
50903 : /*109089*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_MEMTIME), 0|OPFL_Chain,
50904 : MVT::i64, 0/*#Ops*/,
50905 : // Src: (readcyclecounter:{ *:[i64] }) - Complexity = 3
50906 : // Dst: (S_MEMTIME:{ *:[i64] })
50907 : /*109095*/ /*Scope*/ 9, /*->109105*/
50908 : /*109096*/ OPC_CheckPatternPredicate, 13, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::VOLCANIC_ISLANDS)
50909 : /*109098*/ OPC_EmitMergeInputChains1_0,
50910 : /*109099*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_MEMREALTIME), 0|OPFL_Chain,
50911 : MVT::i64, 0/*#Ops*/,
50912 : // Src: (readcyclecounter:{ *:[i64] }) - Complexity = 3
50913 : // Dst: (S_MEMREALTIME:{ *:[i64] })
50914 : /*109105*/ 0, /*End of Scope*/
50915 : /*109106*/ /*SwitchOpcode*/ 21, TARGET_VAL(ISD::BRCOND),// ->109130
50916 : /*109109*/ OPC_RecordNode, // #0 = 'brcond' chained node
50917 : /*109110*/ OPC_RecordChild1, // #1 = $vcc
50918 : /*109111*/ OPC_CheckChild1Type, MVT::i1,
50919 : /*109113*/ OPC_RecordChild2, // #2 = $target
50920 : /*109114*/ OPC_MoveChild2,
50921 : /*109115*/ OPC_CheckOpcode, TARGET_VAL(ISD::BasicBlock),
50922 : /*109118*/ OPC_MoveParent,
50923 : /*109119*/ OPC_CheckPatternPredicate, 27, // (EnableLateStructurizeCFG) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50924 : /*109121*/ OPC_EmitMergeInputChains1_0,
50925 : /*109122*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::SI_NON_UNIFORM_BRCOND_PSEUDO), 0|OPFL_Chain,
50926 : MVT::i1, 2/*#Ops*/, 1, 2,
50927 : // Src: (brcond i1:{ *:[i1] }:$vcc, (bb:{ *:[Other] }):$target) - Complexity = 3
50928 : // Dst: (SI_NON_UNIFORM_BRCOND_PSEUDO:{ *:[i1] } i1:{ *:[i1] }:$vcc, (bb:{ *:[Other] }):$target)
50929 : /*109130*/ /*SwitchOpcode*/ 19, TARGET_VAL(AMDGPUISD::IF),// ->109152
50930 : /*109133*/ OPC_RecordNode, // #0 = 'AMDGPUif' chained node
50931 : /*109134*/ OPC_RecordChild1, // #1 = $vcc
50932 : /*109135*/ OPC_RecordChild2, // #2 = $target
50933 : /*109136*/ OPC_MoveChild2,
50934 : /*109137*/ OPC_CheckOpcode, TARGET_VAL(ISD::BasicBlock),
50935 : /*109140*/ OPC_MoveParent,
50936 : /*109141*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50937 : /*109143*/ OPC_EmitMergeInputChains1_0,
50938 : /*109144*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::SI_IF), 0|OPFL_Chain,
50939 : MVT::i64, 2/*#Ops*/, 1, 2,
50940 : // Src: (AMDGPUif:{ *:[i64] } i1:{ *:[i1] }:$vcc, (bb:{ *:[Other] }):$target) - Complexity = 3
50941 : // Dst: (SI_IF:{ *:[i64] } i1:{ *:[i1] }:$vcc, (bb:{ *:[Other] }):$target)
50942 : /*109152*/ /*SwitchOpcode*/ 18, TARGET_VAL(AMDGPUISD::LOOP),// ->109173
50943 : /*109155*/ OPC_RecordNode, // #0 = 'AMDGPUloop' chained node
50944 : /*109156*/ OPC_RecordChild1, // #1 = $saved
50945 : /*109157*/ OPC_RecordChild2, // #2 = $target
50946 : /*109158*/ OPC_MoveChild2,
50947 : /*109159*/ OPC_CheckOpcode, TARGET_VAL(ISD::BasicBlock),
50948 : /*109162*/ OPC_MoveParent,
50949 : /*109163*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50950 : /*109165*/ OPC_EmitMergeInputChains1_0,
50951 : /*109166*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::SI_LOOP), 0|OPFL_Chain,
50952 : 2/*#Ops*/, 1, 2,
50953 : // Src: (AMDGPUloop i64:{ *:[i64] }:$saved, (bb:{ *:[Other] }):$target) - Complexity = 3
50954 : // Dst: (SI_LOOP i64:{ *:[i64] }:$saved, (bb:{ *:[Other] }):$target)
50955 : /*109173*/ /*SwitchOpcode*/ 10, TARGET_VAL(AMDGPUISD::RETURN_TO_EPILOG),// ->109186
50956 : /*109176*/ OPC_RecordNode, // #0 = 'AMDGPUreturn_to_epilog' chained node
50957 : /*109177*/ OPC_CaptureGlueInput,
50958 : /*109178*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50959 : /*109180*/ OPC_EmitMergeInputChains1_0,
50960 : /*109181*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::SI_RETURN_TO_EPILOG), 0|OPFL_Chain|OPFL_GlueInput|OPFL_Variadic0,
50961 : 0/*#Ops*/,
50962 : // Src: (AMDGPUreturn_to_epilog) - Complexity = 3
50963 : // Dst: (SI_RETURN_TO_EPILOG)
50964 : /*109186*/ /*SwitchOpcode*/ 23, TARGET_VAL(AMDGPUISD::ELSE),// ->109212
50965 : /*109189*/ OPC_RecordNode, // #0 = 'AMDGPUelse' chained node
50966 : /*109190*/ OPC_RecordChild1, // #1 = $src
50967 : /*109191*/ OPC_RecordChild2, // #2 = $target
50968 : /*109192*/ OPC_MoveChild2,
50969 : /*109193*/ OPC_CheckOpcode, TARGET_VAL(ISD::BasicBlock),
50970 : /*109196*/ OPC_MoveParent,
50971 : /*109197*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50972 : /*109199*/ OPC_EmitMergeInputChains1_0,
50973 : /*109200*/ OPC_EmitInteger, MVT::i1, 0,
50974 : /*109203*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::SI_ELSE), 0|OPFL_Chain,
50975 : MVT::i64, 3/*#Ops*/, 1, 2, 3,
50976 : // Src: (AMDGPUelse:{ *:[i64] } i64:{ *:[i64] }:$src, (bb:{ *:[Other] }):$target) - Complexity = 3
50977 : // Dst: (SI_ELSE:{ *:[i64] } ?:{ *:[i64] }:$src, ?:{ *:[Other] }:$target, 0:{ *:[i1] })
50978 : /*109212*/ /*SwitchOpcode*/ 59, TARGET_VAL(ISD::SELECT),// ->109274
50979 : /*109215*/ OPC_RecordChild0, // #0 = $src0
50980 : /*109216*/ OPC_CheckChild0Type, MVT::i1,
50981 : /*109218*/ OPC_RecordChild1, // #1 = $src1
50982 : /*109219*/ OPC_RecordChild2, // #2 = $src2
50983 : /*109220*/ OPC_SwitchType /*4 cases */, 11, MVT::i16,// ->109234
50984 : /*109223*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50985 : /*109225*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CNDMASK_B32_e64), 0,
50986 : MVT::i16, 3/*#Ops*/, 2, 1, 0,
50987 : // Src: (select:{ *:[i16] } i1:{ *:[i1] }:$src0, i16:{ *:[i16] }:$src1, i16:{ *:[i16] }:$src2) - Complexity = 3
50988 : // Dst: (V_CNDMASK_B32_e64:{ *:[i16] } ?:{ *:[i16] }:$src2, ?:{ *:[i16] }:$src1, ?:{ *:[i1] }:$src0)
50989 : /*109234*/ /*SwitchType*/ 11, MVT::i32,// ->109247
50990 : /*109236*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50991 : /*109238*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CNDMASK_B32_e64), 0,
50992 : MVT::i32, 3/*#Ops*/, 2, 1, 0,
50993 : // Src: (select:{ *:[i32] } i1:{ *:[i1] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2) - Complexity = 3
50994 : // Dst: (V_CNDMASK_B32_e64:{ *:[i32] } ?:{ *:[i32] }:$src2, ?:{ *:[i32] }:$src1, ?:{ *:[i1] }:$src0)
50995 : /*109247*/ /*SwitchType*/ 11, MVT::f16,// ->109260
50996 : /*109249*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
50997 : /*109251*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CNDMASK_B32_e64), 0,
50998 : MVT::f16, 3/*#Ops*/, 2, 1, 0,
50999 : // Src: (select:{ *:[f16] } i1:{ *:[i1] }:$src0, f16:{ *:[f16] }:$src1, f16:{ *:[f16] }:$src2) - Complexity = 3
51000 : // Dst: (V_CNDMASK_B32_e64:{ *:[f16] } ?:{ *:[f16] }:$src2, ?:{ *:[f16] }:$src1, ?:{ *:[i1] }:$src0)
51001 : /*109260*/ /*SwitchType*/ 11, MVT::f32,// ->109273
51002 : /*109262*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
51003 : /*109264*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CNDMASK_B32_e64), 0,
51004 : MVT::f32, 3/*#Ops*/, 2, 1, 0,
51005 : // Src: (select:{ *:[f32] } i1:{ *:[i1] }:$src0, f32:{ *:[f32] }:$src1, f32:{ *:[f32] }:$src2) - Complexity = 3
51006 : // Dst: (V_CNDMASK_B32_e64:{ *:[f32] } ?:{ *:[f32] }:$src2, ?:{ *:[f32] }:$src1, ?:{ *:[i1] }:$src0)
51007 : /*109273*/ 0, // EndSwitchType
51008 : /*109274*/ /*SwitchOpcode*/ 15, TARGET_VAL(ISD::FrameIndex),// ->109292
51009 : /*109277*/ OPC_RecordNode, // #0 = $fi
51010 : /*109278*/ OPC_CheckType, MVT::i32,
51011 : /*109280*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
51012 : /*109282*/ OPC_EmitNodeXForm, 11, 0, // frameindex_to_targetframeindex
51013 : /*109285*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MOV_B32_e32), 0,
51014 : MVT::i32, 1/*#Ops*/, 1,
51015 : // Src: (frameindex:{ *:[i32] }):$fi - Complexity = 3
51016 : // Dst: (V_MOV_B32_e32:{ *:[i32] } (frameindex_to_targetframeindex:{ *:[i32] } ?:{ *:[i32] }:$fi))
51017 : /*109292*/ /*SwitchOpcode*/ 17, TARGET_VAL(ISD::ROTR),// ->109312
51018 : /*109295*/ OPC_RecordChild0, // #0 = $src0
51019 : /*109296*/ OPC_RecordChild1, // #1 = $src1
51020 : /*109297*/ OPC_CheckChild1Type, MVT::i32,
51021 : /*109299*/ OPC_CheckType, MVT::i32,
51022 : /*109301*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
51023 : /*109303*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_ALIGNBIT_B32), 0,
51024 : MVT::i32, 3/*#Ops*/, 0, 0, 1,
51025 : // Src: (rotr:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1) - Complexity = 3
51026 : // Dst: (V_ALIGNBIT_B32:{ *:[i32] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1)
51027 : /*109312*/ /*SwitchOpcode*/ 14, TARGET_VAL(AMDGPUISD::FP16_ZEXT),// ->109329
51028 : /*109315*/ OPC_RecordChild0, // #0 = $src
51029 : /*109316*/ OPC_CheckChild0Type, MVT::f16,
51030 : /*109318*/ OPC_CheckType, MVT::i32,
51031 : /*109320*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
51032 : /*109322*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::COPY), 0,
51033 : MVT::i32, 1/*#Ops*/, 0,
51034 : // Src: (AMDGPUfp16_zext:{ *:[i32] } f16:{ *:[f16] }:$src) - Complexity = 3
51035 : // Dst: (COPY:{ *:[i32] } ?:{ *:[f16] }:$src)
51036 : /*109329*/ /*SwitchOpcode*/ 41, TARGET_VAL(AMDGPUISD::URECIP),// ->109373
51037 : /*109332*/ OPC_RecordChild0, // #0 = $src0
51038 : /*109333*/ OPC_CheckType, MVT::i32,
51039 : /*109335*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
51040 : /*109337*/ OPC_EmitInteger, MVT::i32, 0|128,0|128,0|128,124|128,4/*1333788672*/,
51041 : /*109344*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_CVT_F32_U32_e32), 0,
51042 : MVT::i16, 1/*#Ops*/, 0, // Results = #2
51043 : /*109351*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_RCP_IFLAG_F32_e32), 0,
51044 : MVT::i16, 1/*#Ops*/, 2, // Results = #3
51045 : /*109358*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_MUL_F32_e32), 0,
51046 : MVT::i16, 2/*#Ops*/, 1, 3, // Results = #4
51047 : /*109366*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_U32_F32_e32), 0,
51048 : MVT::i32, 1/*#Ops*/, 4,
51049 : // Src: (AMDGPUurecip:{ *:[i32] } i32:{ *:[i32] }:$src0) - Complexity = 3
51050 : // Dst: (V_CVT_U32_F32_e32:{ *:[i32] } (V_MUL_F32_e32:{ *:[i16] } 1333788672:{ *:[i32] }, (V_RCP_IFLAG_F32_e32:{ *:[i16] } (V_CVT_F32_U32_e32:{ *:[i16] } ?:{ *:[i32] }:$src0))))
51051 : /*109373*/ /*SwitchOpcode*/ 51, TARGET_VAL(ISD::BSWAP),// ->109427
51052 : /*109376*/ OPC_RecordChild0, // #0 = $a
51053 : /*109377*/ OPC_CheckType, MVT::i32,
51054 : /*109379*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
51055 : /*109381*/ OPC_EmitInteger, MVT::i32, 127|128,1|128,124|128,7/*16711935*/,
51056 : /*109387*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
51057 : MVT::i16, 1/*#Ops*/, 1, // Results = #2
51058 : /*109394*/ OPC_EmitInteger, MVT::i32, 24,
51059 : /*109397*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_ALIGNBIT_B32), 0,
51060 : MVT::i16, 3/*#Ops*/, 0, 0, 3, // Results = #4
51061 : /*109406*/ OPC_EmitInteger, MVT::i32, 8,
51062 : /*109409*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_ALIGNBIT_B32), 0,
51063 : MVT::i16, 3/*#Ops*/, 0, 0, 5, // Results = #6
51064 : /*109418*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
51065 : MVT::i32, 3/*#Ops*/, 2, 4, 6,
51066 : // Src: (bswap:{ *:[i32] } i32:{ *:[i32] }:$a) - Complexity = 3
51067 : // Dst: (V_BFI_B32:{ *:[i32] } (S_MOV_B32:{ *:[i16] } 16711935:{ *:[i32] }), (V_ALIGNBIT_B32:{ *:[i16] } ?:{ *:[i32] }:$a, ?:{ *:[i32] }:$a, 24:{ *:[i32] }), (V_ALIGNBIT_B32:{ *:[i16] } ?:{ *:[i32] }:$a, ?:{ *:[i32] }:$a, 8:{ *:[i32] }))
51068 : /*109427*/ /*SwitchOpcode*/ 14, TARGET_VAL(AMDGPUISD::CALL),// ->109444
51069 : /*109430*/ OPC_RecordNode, // #0 = 'AMDGPUcall' chained node
51070 : /*109431*/ OPC_CaptureGlueInput,
51071 : /*109432*/ OPC_RecordChild1, // #1 = $src0
51072 : /*109433*/ OPC_CheckChild1Type, MVT::i64,
51073 : /*109435*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
51074 : /*109437*/ OPC_EmitMergeInputChains1_0,
51075 : /*109438*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::SI_CALL_ISEL), 0|OPFL_Chain|OPFL_GlueInput|OPFL_GlueOutput|OPFL_Variadic1,
51076 : 1/*#Ops*/, 1,
51077 : // Src: (AMDGPUcall i64:{ *:[i64] }:$src0) - Complexity = 3
51078 : // Dst: (SI_CALL_ISEL i64:{ *:[i64] }:$src0)
51079 : /*109444*/ /*SwitchOpcode*/ 18, TARGET_VAL(AMDGPUISD::TC_RETURN),// ->109465
51080 : /*109447*/ OPC_RecordNode, // #0 = 'AMDGPUtc_return' chained node
51081 : /*109448*/ OPC_CaptureGlueInput,
51082 : /*109449*/ OPC_RecordChild1, // #1 = $src0
51083 : /*109450*/ OPC_CheckChild1Type, MVT::i64,
51084 : /*109452*/ OPC_RecordChild2, // #2 = $fpdiff
51085 : /*109453*/ OPC_CheckChild2Type, MVT::i32,
51086 : /*109455*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
51087 : /*109457*/ OPC_EmitMergeInputChains1_0,
51088 : /*109458*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::SI_TCRETURN_ISEL), 0|OPFL_Chain|OPFL_GlueInput|OPFL_Variadic2,
51089 : 2/*#Ops*/, 1, 2,
51090 : // Src: (AMDGPUtc_return i64:{ *:[i64] }:$src0, i32:{ *:[i32] }:$fpdiff) - Complexity = 3
51091 : // Dst: (SI_TCRETURN_ISEL i64:{ *:[i64] }:$src0, i32:{ *:[i32] }:$fpdiff)
51092 : /*109465*/ /*SwitchOpcode*/ 17, TARGET_VAL(AMDGPUISD::INIT_EXEC),// ->109485
51093 : /*109468*/ OPC_RecordNode, // #0 = 'AMDGPUinit_exec' chained node
51094 : /*109469*/ OPC_CaptureGlueInput,
51095 : /*109470*/ OPC_RecordChild1, // #1 = $src
51096 : /*109471*/ OPC_CheckChild1Type, MVT::i64,
51097 : /*109473*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
51098 : /*109475*/ OPC_EmitMergeInputChains1_0,
51099 : /*109476*/ OPC_EmitNodeXForm, 10, 1, // as_i64imm
51100 : /*109479*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::SI_INIT_EXEC), 0|OPFL_Chain|OPFL_GlueInput,
51101 : 1/*#Ops*/, 2,
51102 : // Src: (AMDGPUinit_exec i64:{ *:[i64] }:$src) - Complexity = 3
51103 : // Dst: (SI_INIT_EXEC (as_i64imm:{ *:[i64] } ?:{ *:[i64] }:$src))
51104 : /*109485*/ /*SwitchOpcode*/ 21, TARGET_VAL(AMDGPUISD::INIT_EXEC_FROM_INPUT),// ->109509
51105 : /*109488*/ OPC_RecordNode, // #0 = 'AMDGPUinit_exec_from_input' chained node
51106 : /*109489*/ OPC_CaptureGlueInput,
51107 : /*109490*/ OPC_RecordChild1, // #1 = $input
51108 : /*109491*/ OPC_CheckChild1Type, MVT::i32,
51109 : /*109493*/ OPC_RecordChild2, // #2 = $shift
51110 : /*109494*/ OPC_CheckChild2Type, MVT::i32,
51111 : /*109496*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
51112 : /*109498*/ OPC_EmitMergeInputChains1_0,
51113 : /*109499*/ OPC_EmitNodeXForm, 3, 2, // as_i32imm
51114 : /*109502*/ OPC_MorphNodeTo0, TARGET_VAL(AMDGPU::SI_INIT_EXEC_FROM_INPUT), 0|OPFL_Chain|OPFL_GlueInput,
51115 : 2/*#Ops*/, 1, 3,
51116 : // Src: (AMDGPUinit_exec_from_input i32:{ *:[i32] }:$input, i32:{ *:[i32] }:$shift) - Complexity = 3
51117 : // Dst: (SI_INIT_EXEC_FROM_INPUT ?:{ *:[i32] }:$input, (as_i32imm:{ *:[i32] } ?:{ *:[i32] }:$shift))
51118 : /*109509*/ /*SwitchOpcode*/ 48, TARGET_VAL(AMDGPUISD::SMED3),// ->109560
51119 : /*109512*/ OPC_RecordChild0, // #0 = $VOP3OpSel0:src0:src0_modifiers:clamp
51120 : /*109513*/ OPC_RecordChild1, // #1 = $VOP3OpSel:src1:src1_modifiers
51121 : /*109514*/ OPC_RecordChild2, // #2 = $VOP3OpSel:src2:src2_modifiers
51122 : /*109515*/ OPC_SwitchType /*2 cases */, 28, MVT::i16,// ->109546
51123 : /*109518*/ OPC_CheckChild2Type, MVT::i16,
51124 : /*109520*/ OPC_CheckComplexPat, /*CP*/23, /*#*/0, // SelectVOP3OpSel0:$ #3 #4 #5
51125 : /*109523*/ OPC_CheckComplexPat, /*CP*/24, /*#*/1, // SelectVOP3OpSel:$ #6 #7
51126 : /*109526*/ OPC_CheckComplexPat, /*CP*/24, /*#*/2, // SelectVOP3OpSel:$ #8 #9
51127 : /*109529*/ OPC_EmitInteger, MVT::i32, 0,
51128 : /*109532*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_I16), 0,
51129 : MVT::i16, 8/*#Ops*/, 4, 3, 7, 6, 9, 8, 5, 10,
51130 : // Src: (AMDGPUsmed3:{ *:[i16] } (VOP3OpSel0:{ *:[i16] } i16:{ *:[i16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3OpSel:{ *:[i16] } i16:{ *:[i16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3OpSel:{ *:[i16] } i16:{ *:[i16] }:$src2, i32:{ *:[i32] }:$src2_modifiers)) - Complexity = -967
51131 : // Dst: (V_MED3_I16:{ *:[i16] } i32:{ *:[i32] }:$src0_modifiers, i16:{ *:[i16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, i16:{ *:[i16] }:$src1, i32:{ *:[i32] }:$src2_modifiers, i16:{ *:[i16] }:$src2, i1:{ *:[i1] }:$clamp)
51132 : /*109546*/ /*SwitchType*/ 11, MVT::i32,// ->109559
51133 : /*109548*/ OPC_CheckChild2Type, MVT::i32,
51134 : /*109550*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_I32), 0,
51135 : MVT::i32, 3/*#Ops*/, 0, 1, 2,
51136 : // Src: (AMDGPUsmed3:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2) - Complexity = -997
51137 : // Dst: (V_MED3_I32:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2)
51138 : /*109559*/ 0, // EndSwitchType
51139 : /*109560*/ /*SwitchOpcode*/ 48, TARGET_VAL(AMDGPUISD::UMED3),// ->109611
51140 : /*109563*/ OPC_RecordChild0, // #0 = $VOP3OpSel0:src0:src0_modifiers:clamp
51141 : /*109564*/ OPC_RecordChild1, // #1 = $VOP3OpSel:src1:src1_modifiers
51142 : /*109565*/ OPC_RecordChild2, // #2 = $VOP3OpSel:src2:src2_modifiers
51143 : /*109566*/ OPC_SwitchType /*2 cases */, 28, MVT::i16,// ->109597
51144 : /*109569*/ OPC_CheckChild2Type, MVT::i16,
51145 : /*109571*/ OPC_CheckComplexPat, /*CP*/23, /*#*/0, // SelectVOP3OpSel0:$ #3 #4 #5
51146 : /*109574*/ OPC_CheckComplexPat, /*CP*/24, /*#*/1, // SelectVOP3OpSel:$ #6 #7
51147 : /*109577*/ OPC_CheckComplexPat, /*CP*/24, /*#*/2, // SelectVOP3OpSel:$ #8 #9
51148 : /*109580*/ OPC_EmitInteger, MVT::i32, 0,
51149 : /*109583*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_U16), 0,
51150 : MVT::i16, 8/*#Ops*/, 4, 3, 7, 6, 9, 8, 5, 10,
51151 : // Src: (AMDGPUumed3:{ *:[i16] } (VOP3OpSel0:{ *:[i16] } i16:{ *:[i16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3OpSel:{ *:[i16] } i16:{ *:[i16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3OpSel:{ *:[i16] } i16:{ *:[i16] }:$src2, i32:{ *:[i32] }:$src2_modifiers)) - Complexity = -967
51152 : // Dst: (V_MED3_U16:{ *:[i16] } i32:{ *:[i32] }:$src0_modifiers, i16:{ *:[i16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, i16:{ *:[i16] }:$src1, i32:{ *:[i32] }:$src2_modifiers, i16:{ *:[i16] }:$src2, i1:{ *:[i1] }:$clamp)
51153 : /*109597*/ /*SwitchType*/ 11, MVT::i32,// ->109610
51154 : /*109599*/ OPC_CheckChild2Type, MVT::i32,
51155 : /*109601*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_U32), 0,
51156 : MVT::i32, 3/*#Ops*/, 0, 1, 2,
51157 : // Src: (AMDGPUumed3:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2) - Complexity = -997
51158 : // Dst: (V_MED3_U32:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2)
51159 : /*109610*/ 0, // EndSwitchType
51160 : /*109611*/ /*SwitchOpcode*/ 48, TARGET_VAL(AMDGPUISD::SMIN3),// ->109662
51161 : /*109614*/ OPC_RecordChild0, // #0 = $VOP3OpSel0:src0:src0_modifiers:clamp
51162 : /*109615*/ OPC_RecordChild1, // #1 = $VOP3OpSel:src1:src1_modifiers
51163 : /*109616*/ OPC_RecordChild2, // #2 = $VOP3OpSel:src2:src2_modifiers
51164 : /*109617*/ OPC_SwitchType /*2 cases */, 28, MVT::i16,// ->109648
51165 : /*109620*/ OPC_CheckChild2Type, MVT::i16,
51166 : /*109622*/ OPC_CheckComplexPat, /*CP*/23, /*#*/0, // SelectVOP3OpSel0:$ #3 #4 #5
51167 : /*109625*/ OPC_CheckComplexPat, /*CP*/24, /*#*/1, // SelectVOP3OpSel:$ #6 #7
51168 : /*109628*/ OPC_CheckComplexPat, /*CP*/24, /*#*/2, // SelectVOP3OpSel:$ #8 #9
51169 : /*109631*/ OPC_EmitInteger, MVT::i32, 0,
51170 : /*109634*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MIN3_I16), 0,
51171 : MVT::i16, 8/*#Ops*/, 4, 3, 7, 6, 9, 8, 5, 10,
51172 : // Src: (AMDGPUsmin3:{ *:[i16] } (VOP3OpSel0:{ *:[i16] } i16:{ *:[i16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3OpSel:{ *:[i16] } i16:{ *:[i16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3OpSel:{ *:[i16] } i16:{ *:[i16] }:$src2, i32:{ *:[i32] }:$src2_modifiers)) - Complexity = -967
51173 : // Dst: (V_MIN3_I16:{ *:[i16] } i32:{ *:[i32] }:$src0_modifiers, i16:{ *:[i16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, i16:{ *:[i16] }:$src1, i32:{ *:[i32] }:$src2_modifiers, i16:{ *:[i16] }:$src2, i1:{ *:[i1] }:$clamp)
51174 : /*109648*/ /*SwitchType*/ 11, MVT::i32,// ->109661
51175 : /*109650*/ OPC_CheckChild2Type, MVT::i32,
51176 : /*109652*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MIN3_I32), 0,
51177 : MVT::i32, 3/*#Ops*/, 0, 1, 2,
51178 : // Src: (AMDGPUsmin3:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2) - Complexity = -997
51179 : // Dst: (V_MIN3_I32:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2)
51180 : /*109661*/ 0, // EndSwitchType
51181 : /*109662*/ /*SwitchOpcode*/ 48, TARGET_VAL(AMDGPUISD::UMIN3),// ->109713
51182 : /*109665*/ OPC_RecordChild0, // #0 = $VOP3OpSel0:src0:src0_modifiers:clamp
51183 : /*109666*/ OPC_RecordChild1, // #1 = $VOP3OpSel:src1:src1_modifiers
51184 : /*109667*/ OPC_RecordChild2, // #2 = $VOP3OpSel:src2:src2_modifiers
51185 : /*109668*/ OPC_SwitchType /*2 cases */, 28, MVT::i16,// ->109699
51186 : /*109671*/ OPC_CheckChild2Type, MVT::i16,
51187 : /*109673*/ OPC_CheckComplexPat, /*CP*/23, /*#*/0, // SelectVOP3OpSel0:$ #3 #4 #5
51188 : /*109676*/ OPC_CheckComplexPat, /*CP*/24, /*#*/1, // SelectVOP3OpSel:$ #6 #7
51189 : /*109679*/ OPC_CheckComplexPat, /*CP*/24, /*#*/2, // SelectVOP3OpSel:$ #8 #9
51190 : /*109682*/ OPC_EmitInteger, MVT::i32, 0,
51191 : /*109685*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MIN3_U16), 0,
51192 : MVT::i16, 8/*#Ops*/, 4, 3, 7, 6, 9, 8, 5, 10,
51193 : // Src: (AMDGPUumin3:{ *:[i16] } (VOP3OpSel0:{ *:[i16] } i16:{ *:[i16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3OpSel:{ *:[i16] } i16:{ *:[i16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3OpSel:{ *:[i16] } i16:{ *:[i16] }:$src2, i32:{ *:[i32] }:$src2_modifiers)) - Complexity = -967
51194 : // Dst: (V_MIN3_U16:{ *:[i16] } i32:{ *:[i32] }:$src0_modifiers, i16:{ *:[i16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, i16:{ *:[i16] }:$src1, i32:{ *:[i32] }:$src2_modifiers, i16:{ *:[i16] }:$src2, i1:{ *:[i1] }:$clamp)
51195 : /*109699*/ /*SwitchType*/ 11, MVT::i32,// ->109712
51196 : /*109701*/ OPC_CheckChild2Type, MVT::i32,
51197 : /*109703*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MIN3_U32), 0,
51198 : MVT::i32, 3/*#Ops*/, 0, 1, 2,
51199 : // Src: (AMDGPUumin3:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2) - Complexity = -997
51200 : // Dst: (V_MIN3_U32:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2)
51201 : /*109712*/ 0, // EndSwitchType
51202 : /*109713*/ /*SwitchOpcode*/ 48, TARGET_VAL(AMDGPUISD::SMAX3),// ->109764
51203 : /*109716*/ OPC_RecordChild0, // #0 = $VOP3OpSel0:src0:src0_modifiers:clamp
51204 : /*109717*/ OPC_RecordChild1, // #1 = $VOP3OpSel:src1:src1_modifiers
51205 : /*109718*/ OPC_RecordChild2, // #2 = $VOP3OpSel:src2:src2_modifiers
51206 : /*109719*/ OPC_SwitchType /*2 cases */, 28, MVT::i16,// ->109750
51207 : /*109722*/ OPC_CheckChild2Type, MVT::i16,
51208 : /*109724*/ OPC_CheckComplexPat, /*CP*/23, /*#*/0, // SelectVOP3OpSel0:$ #3 #4 #5
51209 : /*109727*/ OPC_CheckComplexPat, /*CP*/24, /*#*/1, // SelectVOP3OpSel:$ #6 #7
51210 : /*109730*/ OPC_CheckComplexPat, /*CP*/24, /*#*/2, // SelectVOP3OpSel:$ #8 #9
51211 : /*109733*/ OPC_EmitInteger, MVT::i32, 0,
51212 : /*109736*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAX3_I16), 0,
51213 : MVT::i16, 8/*#Ops*/, 4, 3, 7, 6, 9, 8, 5, 10,
51214 : // Src: (AMDGPUsmax3:{ *:[i16] } (VOP3OpSel0:{ *:[i16] } i16:{ *:[i16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3OpSel:{ *:[i16] } i16:{ *:[i16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3OpSel:{ *:[i16] } i16:{ *:[i16] }:$src2, i32:{ *:[i32] }:$src2_modifiers)) - Complexity = -967
51215 : // Dst: (V_MAX3_I16:{ *:[i16] } i32:{ *:[i32] }:$src0_modifiers, i16:{ *:[i16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, i16:{ *:[i16] }:$src1, i32:{ *:[i32] }:$src2_modifiers, i16:{ *:[i16] }:$src2, i1:{ *:[i1] }:$clamp)
51216 : /*109750*/ /*SwitchType*/ 11, MVT::i32,// ->109763
51217 : /*109752*/ OPC_CheckChild2Type, MVT::i32,
51218 : /*109754*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAX3_I32), 0,
51219 : MVT::i32, 3/*#Ops*/, 0, 1, 2,
51220 : // Src: (AMDGPUsmax3:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2) - Complexity = -997
51221 : // Dst: (V_MAX3_I32:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2)
51222 : /*109763*/ 0, // EndSwitchType
51223 : /*109764*/ /*SwitchOpcode*/ 48, TARGET_VAL(AMDGPUISD::UMAX3),// ->109815
51224 : /*109767*/ OPC_RecordChild0, // #0 = $VOP3OpSel0:src0:src0_modifiers:clamp
51225 : /*109768*/ OPC_RecordChild1, // #1 = $VOP3OpSel:src1:src1_modifiers
51226 : /*109769*/ OPC_RecordChild2, // #2 = $VOP3OpSel:src2:src2_modifiers
51227 : /*109770*/ OPC_SwitchType /*2 cases */, 28, MVT::i16,// ->109801
51228 : /*109773*/ OPC_CheckChild2Type, MVT::i16,
51229 : /*109775*/ OPC_CheckComplexPat, /*CP*/23, /*#*/0, // SelectVOP3OpSel0:$ #3 #4 #5
51230 : /*109778*/ OPC_CheckComplexPat, /*CP*/24, /*#*/1, // SelectVOP3OpSel:$ #6 #7
51231 : /*109781*/ OPC_CheckComplexPat, /*CP*/24, /*#*/2, // SelectVOP3OpSel:$ #8 #9
51232 : /*109784*/ OPC_EmitInteger, MVT::i32, 0,
51233 : /*109787*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAX3_U16), 0,
51234 : MVT::i16, 8/*#Ops*/, 4, 3, 7, 6, 9, 8, 5, 10,
51235 : // Src: (AMDGPUumax3:{ *:[i16] } (VOP3OpSel0:{ *:[i16] } i16:{ *:[i16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3OpSel:{ *:[i16] } i16:{ *:[i16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3OpSel:{ *:[i16] } i16:{ *:[i16] }:$src2, i32:{ *:[i32] }:$src2_modifiers)) - Complexity = -967
51236 : // Dst: (V_MAX3_U16:{ *:[i16] } i32:{ *:[i32] }:$src0_modifiers, i16:{ *:[i16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, i16:{ *:[i16] }:$src1, i32:{ *:[i32] }:$src2_modifiers, i16:{ *:[i16] }:$src2, i1:{ *:[i1] }:$clamp)
51237 : /*109801*/ /*SwitchType*/ 11, MVT::i32,// ->109814
51238 : /*109803*/ OPC_CheckChild2Type, MVT::i32,
51239 : /*109805*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAX3_U32), 0,
51240 : MVT::i32, 3/*#Ops*/, 0, 1, 2,
51241 : // Src: (AMDGPUumax3:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2) - Complexity = -997
51242 : // Dst: (V_MAX3_U32:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2)
51243 : /*109814*/ 0, // EndSwitchType
51244 : /*109815*/ /*SwitchOpcode*/ 98, TARGET_VAL(AMDGPUISD::FP_CLASS),// ->109916
51245 : /*109818*/ OPC_RecordChild0, // #0 = $VOP3Mods0Clamp0OMod:src0:src0_modifiers
51246 : /*109819*/ OPC_CheckType, MVT::i1,
51247 : /*109821*/ OPC_Scope, 30, /*->109853*/ // 3 children in Scope
51248 : /*109823*/ OPC_CheckChild0Type, MVT::f32,
51249 : /*109825*/ OPC_RecordChild1, // #1 = $src1
51250 : /*109826*/ OPC_CheckChild1Type, MVT::i32,
51251 : /*109828*/ OPC_CheckComplexPat, /*CP*/25, /*#*/0, // SelectVOP3Mods0Clamp0OMod:$ #2 #3 #4 #5
51252 : /*109831*/ OPC_Scope, 9, /*->109842*/ // 2 children in Scope
51253 : /*109833*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_CLASS_F32_e64), 0,
51254 : MVT::i1, 3/*#Ops*/, 3, 2, 1,
51255 : // Src: (AMDGPUfp_class:{ *:[i1] } (VOP3Mods0Clamp0OMod:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers), i32:{ *:[i32] }:$src1) - Complexity = -982
51256 : // Dst: (V_CMP_CLASS_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1)
51257 : /*109842*/ /*Scope*/ 9, /*->109852*/
51258 : /*109843*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_CLASS_F32_e64), 0,
51259 : MVT::i1, 3/*#Ops*/, 3, 2, 1,
51260 : // Src: (AMDGPUfp_class:{ *:[i1] } (VOP3Mods0Clamp0OMod:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers), i32:{ *:[i32] }:$src1) - Complexity = -982
51261 : // Dst: (V_CMPX_CLASS_F32_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1)
51262 : /*109852*/ 0, /*End of Scope*/
51263 : /*109853*/ /*Scope*/ 30, /*->109884*/
51264 : /*109854*/ OPC_CheckChild0Type, MVT::f64,
51265 : /*109856*/ OPC_RecordChild1, // #1 = $src1
51266 : /*109857*/ OPC_CheckChild1Type, MVT::i32,
51267 : /*109859*/ OPC_CheckComplexPat, /*CP*/25, /*#*/0, // SelectVOP3Mods0Clamp0OMod:$ #2 #3 #4 #5
51268 : /*109862*/ OPC_Scope, 9, /*->109873*/ // 2 children in Scope
51269 : /*109864*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_CLASS_F64_e64), 0,
51270 : MVT::i1, 3/*#Ops*/, 3, 2, 1,
51271 : // Src: (AMDGPUfp_class:{ *:[i1] } (VOP3Mods0Clamp0OMod:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers), i32:{ *:[i32] }:$src1) - Complexity = -982
51272 : // Dst: (V_CMP_CLASS_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1)
51273 : /*109873*/ /*Scope*/ 9, /*->109883*/
51274 : /*109874*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_CLASS_F64_e64), 0,
51275 : MVT::i1, 3/*#Ops*/, 3, 2, 1,
51276 : // Src: (AMDGPUfp_class:{ *:[i1] } (VOP3Mods0Clamp0OMod:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers), i32:{ *:[i32] }:$src1) - Complexity = -982
51277 : // Dst: (V_CMPX_CLASS_F64_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1)
51278 : /*109883*/ 0, /*End of Scope*/
51279 : /*109884*/ /*Scope*/ 30, /*->109915*/
51280 : /*109885*/ OPC_CheckChild0Type, MVT::f16,
51281 : /*109887*/ OPC_RecordChild1, // #1 = $src1
51282 : /*109888*/ OPC_CheckChild1Type, MVT::i32,
51283 : /*109890*/ OPC_CheckComplexPat, /*CP*/25, /*#*/0, // SelectVOP3Mods0Clamp0OMod:$ #2 #3 #4 #5
51284 : /*109893*/ OPC_Scope, 9, /*->109904*/ // 2 children in Scope
51285 : /*109895*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMP_CLASS_F16_e64), 0,
51286 : MVT::i1, 3/*#Ops*/, 3, 2, 1,
51287 : // Src: (AMDGPUfp_class:{ *:[i1] } (VOP3Mods0Clamp0OMod:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers), i32:{ *:[i32] }:$src1) - Complexity = -982
51288 : // Dst: (V_CMP_CLASS_F16_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1)
51289 : /*109904*/ /*Scope*/ 9, /*->109914*/
51290 : /*109905*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CMPX_CLASS_F16_e64), 0,
51291 : MVT::i1, 3/*#Ops*/, 3, 2, 1,
51292 : // Src: (AMDGPUfp_class:{ *:[i1] } (VOP3Mods0Clamp0OMod:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers), i32:{ *:[i32] }:$src1) - Complexity = -982
51293 : // Dst: (V_CMPX_CLASS_F16_e64:{ *:[i1] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1)
51294 : /*109914*/ 0, /*End of Scope*/
51295 : /*109915*/ 0, /*End of Scope*/
51296 : /*109916*/ /*SwitchOpcode*/ 12, TARGET_VAL(ISD::MULHU),// ->109931
51297 : /*109919*/ OPC_RecordChild0, // #0 = $src0
51298 : /*109920*/ OPC_RecordChild1, // #1 = $src1
51299 : /*109921*/ OPC_CheckType, MVT::i32,
51300 : /*109923*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MUL_HI_U32), 0,
51301 : MVT::i32, 2/*#Ops*/, 0, 1,
51302 : // Src: (mulhu:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1) - Complexity = -997
51303 : // Dst: (V_MUL_HI_U32:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
51304 : /*109931*/ /*SwitchOpcode*/ 12, TARGET_VAL(ISD::MULHS),// ->109946
51305 : /*109934*/ OPC_RecordChild0, // #0 = $src0
51306 : /*109935*/ OPC_RecordChild1, // #1 = $src1
51307 : /*109936*/ OPC_CheckType, MVT::i32,
51308 : /*109938*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MUL_HI_I32), 0,
51309 : MVT::i32, 2/*#Ops*/, 0, 1,
51310 : // Src: (mulhs:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1) - Complexity = -997
51311 : // Dst: (V_MUL_HI_I32:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
51312 : /*109946*/ /*SwitchOpcode*/ 16, TARGET_VAL(AMDGPUISD::BFE_U32),// ->109965
51313 : /*109949*/ OPC_RecordChild0, // #0 = $src0
51314 : /*109950*/ OPC_RecordChild1, // #1 = $src1
51315 : /*109951*/ OPC_RecordChild2, // #2 = $src2
51316 : /*109952*/ OPC_CheckChild2Type, MVT::i32,
51317 : /*109954*/ OPC_CheckType, MVT::i32,
51318 : /*109956*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFE_U32), 0,
51319 : MVT::i32, 3/*#Ops*/, 0, 1, 2,
51320 : // Src: (AMDGPUbfe_u32:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2) - Complexity = -997
51321 : // Dst: (V_BFE_U32:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2)
51322 : /*109965*/ /*SwitchOpcode*/ 16, TARGET_VAL(AMDGPUISD::BFE_I32),// ->109984
51323 : /*109968*/ OPC_RecordChild0, // #0 = $src0
51324 : /*109969*/ OPC_RecordChild1, // #1 = $src1
51325 : /*109970*/ OPC_RecordChild2, // #2 = $src2
51326 : /*109971*/ OPC_CheckChild2Type, MVT::i32,
51327 : /*109973*/ OPC_CheckType, MVT::i32,
51328 : /*109975*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFE_I32), 0,
51329 : MVT::i32, 3/*#Ops*/, 0, 1, 2,
51330 : // Src: (AMDGPUbfe_i32:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2) - Complexity = -997
51331 : // Dst: (V_BFE_I32:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2)
51332 : /*109984*/ /*SwitchOpcode*/ 16, TARGET_VAL(AMDGPUISD::BFI),// ->110003
51333 : /*109987*/ OPC_RecordChild0, // #0 = $src0
51334 : /*109988*/ OPC_RecordChild1, // #1 = $src1
51335 : /*109989*/ OPC_RecordChild2, // #2 = $src2
51336 : /*109990*/ OPC_CheckChild2Type, MVT::i32,
51337 : /*109992*/ OPC_CheckType, MVT::i32,
51338 : /*109994*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
51339 : MVT::i32, 3/*#Ops*/, 0, 1, 2,
51340 : // Src: (AMDGPUbfi:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2) - Complexity = -997
51341 : // Dst: (V_BFI_B32:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2)
51342 : /*110003*/ /*SwitchOpcode*/ 16, TARGET_VAL(AMDGPUISD::PERM),// ->110022
51343 : /*110006*/ OPC_RecordChild0, // #0 = $src0
51344 : /*110007*/ OPC_RecordChild1, // #1 = $src1
51345 : /*110008*/ OPC_RecordChild2, // #2 = $src2
51346 : /*110009*/ OPC_CheckChild2Type, MVT::i32,
51347 : /*110011*/ OPC_CheckType, MVT::i32,
51348 : /*110013*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_PERM_B32), 0,
51349 : MVT::i32, 3/*#Ops*/, 0, 1, 2,
51350 : // Src: (AMDGPUperm:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2) - Complexity = -997
51351 : // Dst: (V_PERM_B32:{ *:[i32] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src2)
51352 : /*110022*/ /*SwitchOpcode*/ 117|128,12/*1653*/, TARGET_VAL(ISD::FMAXNUM),// ->111679
51353 : /*110026*/ OPC_Scope, 35|128,11/*1443*/, /*->111472*/ // 2 children in Scope
51354 : /*110029*/ OPC_MoveChild0,
51355 : /*110030*/ OPC_CheckOpcode, TARGET_VAL(ISD::FMINNUM),
51356 : /*110033*/ OPC_Scope, 49|128,3/*433*/, /*->110469*/ // 5 children in Scope
51357 : /*110036*/ OPC_RecordChild0, // #0 = $VOP3Mods_nnan:src0:src0_mods
51358 : /*110037*/ OPC_RecordChild1, // #1 = $VOP3Mods_nnan:src1:src1_mods
51359 : /*110038*/ OPC_CheckPredicate, 0, // Predicate_fminnum_oneuse
51360 : /*110040*/ OPC_MoveParent,
51361 : /*110041*/ OPC_MoveChild1,
51362 : /*110042*/ OPC_CheckOpcode, TARGET_VAL(ISD::FMINNUM),
51363 : /*110045*/ OPC_Scope, 3|128,1/*131*/, /*->110179*/ // 4 children in Scope
51364 : /*110048*/ OPC_MoveChild0,
51365 : /*110049*/ OPC_CheckOpcode, TARGET_VAL(ISD::FMAXNUM),
51366 : /*110052*/ OPC_Scope, 79, /*->110133*/ // 2 children in Scope
51367 : /*110054*/ OPC_CheckChild0Same, 0,
51368 : /*110056*/ OPC_CheckChild1Same, 1,
51369 : /*110058*/ OPC_CheckPredicate, 0, // Predicate_fmaxnum_oneuse
51370 : /*110060*/ OPC_MoveParent,
51371 : /*110061*/ OPC_RecordChild1, // #2 = $VOP3Mods_nnan:src2:src2_mods
51372 : /*110062*/ OPC_CheckPredicate, 0, // Predicate_fminnum_oneuse
51373 : /*110064*/ OPC_MoveParent,
51374 : /*110065*/ OPC_SwitchType /*2 cases */, 31, MVT::f32,// ->110099
51375 : /*110068*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
51376 : /*110070*/ OPC_CheckComplexPat, /*CP*/26, /*#*/0, // SelectVOP3Mods_NNaN:$ #3 #4
51377 : /*110073*/ OPC_CheckComplexPat, /*CP*/26, /*#*/1, // SelectVOP3Mods_NNaN:$ #5 #6
51378 : /*110076*/ OPC_CheckComplexPat, /*CP*/26, /*#*/2, // SelectVOP3Mods_NNaN:$ #7 #8
51379 : /*110079*/ OPC_EmitInteger, MVT::i1, 0,
51380 : /*110082*/ OPC_EmitInteger, MVT::i32, 0,
51381 : /*110085*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_F32), 0,
51382 : MVT::f32, 8/*#Ops*/, 4, 3, 6, 5, 8, 7, 9, 10,
51383 : // Src: (fmaxnum:{ *:[f32] } (fminnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_mods), (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_mods))<<P:Predicate_fminnum_oneuse>>, (fminnum:{ *:[f32] } (fmaxnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_mods), (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_mods))<<P:Predicate_fmaxnum_oneuse>>, (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src2, i32:{ *:[i32] }:$src2_mods))<<P:Predicate_fminnum_oneuse>>) - Complexity = 60
51384 : // Dst: (V_MED3_F32:{ *:[f32] } ?:{ *:[i32] }:$src0_mods, ?:{ *:[f32] }:$src0, ?:{ *:[i32] }:$src1_mods, ?:{ *:[f32] }:$src1, ?:{ *:[i32] }:$src2_mods, ?:{ *:[f32] }:$src2, 0:{ *:[i1] }, 0:{ *:[i32] })
51385 : /*110099*/ /*SwitchType*/ 31, MVT::f16,// ->110132
51386 : /*110101*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
51387 : /*110103*/ OPC_CheckComplexPat, /*CP*/26, /*#*/0, // SelectVOP3Mods_NNaN:$ #3 #4
51388 : /*110106*/ OPC_CheckComplexPat, /*CP*/26, /*#*/1, // SelectVOP3Mods_NNaN:$ #5 #6
51389 : /*110109*/ OPC_CheckComplexPat, /*CP*/26, /*#*/2, // SelectVOP3Mods_NNaN:$ #7 #8
51390 : /*110112*/ OPC_EmitInteger, MVT::i1, 0,
51391 : /*110115*/ OPC_EmitInteger, MVT::i32, 0,
51392 : /*110118*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_F16), 0,
51393 : MVT::f16, 8/*#Ops*/, 4, 3, 6, 5, 8, 7, 9, 10,
51394 : // Src: (fmaxnum:{ *:[f16] } (fminnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_mods), (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_mods))<<P:Predicate_fminnum_oneuse>>, (fminnum:{ *:[f16] } (fmaxnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_mods), (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_mods))<<P:Predicate_fmaxnum_oneuse>>, (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src2, i32:{ *:[i32] }:$src2_mods))<<P:Predicate_fminnum_oneuse>>) - Complexity = 60
51395 : // Dst: (V_MED3_F16:{ *:[f16] } ?:{ *:[i32] }:$src0_mods, ?:{ *:[f16] }:$src0, ?:{ *:[i32] }:$src1_mods, ?:{ *:[f16] }:$src1, ?:{ *:[i32] }:$src2_mods, ?:{ *:[f16] }:$src2, 0:{ *:[i1] })
51396 : /*110132*/ 0, // EndSwitchType
51397 : /*110133*/ /*Scope*/ 44, /*->110178*/
51398 : /*110134*/ OPC_CheckChild0Same, 1,
51399 : /*110136*/ OPC_CheckChild1Same, 0,
51400 : /*110138*/ OPC_CheckPredicate, 0, // Predicate_fmaxnum_oneuse
51401 : /*110140*/ OPC_MoveParent,
51402 : /*110141*/ OPC_RecordChild1, // #2 = $VOP3Mods_nnan:src2:src2_mods
51403 : /*110142*/ OPC_CheckPredicate, 0, // Predicate_fminnum_oneuse
51404 : /*110144*/ OPC_MoveParent,
51405 : /*110145*/ OPC_CheckType, MVT::f32,
51406 : /*110147*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
51407 : /*110149*/ OPC_CheckComplexPat, /*CP*/26, /*#*/0, // SelectVOP3Mods_NNaN:$ #3 #4
51408 : /*110152*/ OPC_CheckComplexPat, /*CP*/26, /*#*/1, // SelectVOP3Mods_NNaN:$ #5 #6
51409 : /*110155*/ OPC_CheckComplexPat, /*CP*/26, /*#*/2, // SelectVOP3Mods_NNaN:$ #7 #8
51410 : /*110158*/ OPC_EmitInteger, MVT::i1, 0,
51411 : /*110161*/ OPC_EmitInteger, MVT::i32, 0,
51412 : /*110164*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_F32), 0,
51413 : MVT::f32, 8/*#Ops*/, 4, 3, 6, 5, 8, 7, 9, 10,
51414 : // Src: (fmaxnum:{ *:[f32] } (fminnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_mods), (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_mods))<<P:Predicate_fminnum_oneuse>>, (fminnum:{ *:[f32] } (fmaxnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_mods), (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_mods))<<P:Predicate_fmaxnum_oneuse>>, (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src2, i32:{ *:[i32] }:$src2_mods))<<P:Predicate_fminnum_oneuse>>) - Complexity = 60
51415 : // Dst: (V_MED3_F32:{ *:[f32] } ?:{ *:[i32] }:$src0_mods, ?:{ *:[f32] }:$src0, ?:{ *:[i32] }:$src1_mods, ?:{ *:[f32] }:$src1, ?:{ *:[i32] }:$src2_mods, ?:{ *:[f32] }:$src2, 0:{ *:[i1] }, 0:{ *:[i32] })
51416 : /*110178*/ 0, /*End of Scope*/
51417 : /*110179*/ /*Scope*/ 95, /*->110275*/
51418 : /*110180*/ OPC_RecordChild0, // #2 = $VOP3Mods_nnan:src2:src2_mods
51419 : /*110181*/ OPC_MoveChild1,
51420 : /*110182*/ OPC_CheckOpcode, TARGET_VAL(ISD::FMAXNUM),
51421 : /*110185*/ OPC_Scope, 43, /*->110230*/ // 2 children in Scope
51422 : /*110187*/ OPC_CheckChild0Same, 0,
51423 : /*110189*/ OPC_CheckChild1Same, 1,
51424 : /*110191*/ OPC_CheckPredicate, 0, // Predicate_fmaxnum_oneuse
51425 : /*110193*/ OPC_MoveParent,
51426 : /*110194*/ OPC_CheckPredicate, 0, // Predicate_fminnum_oneuse
51427 : /*110196*/ OPC_MoveParent,
51428 : /*110197*/ OPC_CheckType, MVT::f32,
51429 : /*110199*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
51430 : /*110201*/ OPC_CheckComplexPat, /*CP*/26, /*#*/0, // SelectVOP3Mods_NNaN:$ #3 #4
51431 : /*110204*/ OPC_CheckComplexPat, /*CP*/26, /*#*/1, // SelectVOP3Mods_NNaN:$ #5 #6
51432 : /*110207*/ OPC_CheckComplexPat, /*CP*/26, /*#*/2, // SelectVOP3Mods_NNaN:$ #7 #8
51433 : /*110210*/ OPC_EmitInteger, MVT::i1, 0,
51434 : /*110213*/ OPC_EmitInteger, MVT::i32, 0,
51435 : /*110216*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_F32), 0,
51436 : MVT::f32, 8/*#Ops*/, 4, 3, 6, 5, 8, 7, 9, 10,
51437 : // Src: (fmaxnum:{ *:[f32] } (fminnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_mods), (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_mods))<<P:Predicate_fminnum_oneuse>>, (fminnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src2, i32:{ *:[i32] }:$src2_mods), (fmaxnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_mods), (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_mods))<<P:Predicate_fmaxnum_oneuse>>)<<P:Predicate_fminnum_oneuse>>) - Complexity = 60
51438 : // Dst: (V_MED3_F32:{ *:[f32] } ?:{ *:[i32] }:$src0_mods, ?:{ *:[f32] }:$src0, ?:{ *:[i32] }:$src1_mods, ?:{ *:[f32] }:$src1, ?:{ *:[i32] }:$src2_mods, ?:{ *:[f32] }:$src2, 0:{ *:[i1] }, 0:{ *:[i32] })
51439 : /*110230*/ /*Scope*/ 43, /*->110274*/
51440 : /*110231*/ OPC_CheckChild0Same, 1,
51441 : /*110233*/ OPC_CheckChild1Same, 0,
51442 : /*110235*/ OPC_CheckPredicate, 0, // Predicate_fmaxnum_oneuse
51443 : /*110237*/ OPC_MoveParent,
51444 : /*110238*/ OPC_CheckPredicate, 0, // Predicate_fminnum_oneuse
51445 : /*110240*/ OPC_MoveParent,
51446 : /*110241*/ OPC_CheckType, MVT::f32,
51447 : /*110243*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
51448 : /*110245*/ OPC_CheckComplexPat, /*CP*/26, /*#*/0, // SelectVOP3Mods_NNaN:$ #3 #4
51449 : /*110248*/ OPC_CheckComplexPat, /*CP*/26, /*#*/1, // SelectVOP3Mods_NNaN:$ #5 #6
51450 : /*110251*/ OPC_CheckComplexPat, /*CP*/26, /*#*/2, // SelectVOP3Mods_NNaN:$ #7 #8
51451 : /*110254*/ OPC_EmitInteger, MVT::i1, 0,
51452 : /*110257*/ OPC_EmitInteger, MVT::i32, 0,
51453 : /*110260*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_F32), 0,
51454 : MVT::f32, 8/*#Ops*/, 4, 3, 6, 5, 8, 7, 9, 10,
51455 : // Src: (fmaxnum:{ *:[f32] } (fminnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_mods), (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_mods))<<P:Predicate_fminnum_oneuse>>, (fminnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src2, i32:{ *:[i32] }:$src2_mods), (fmaxnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_mods), (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_mods))<<P:Predicate_fmaxnum_oneuse>>)<<P:Predicate_fminnum_oneuse>>) - Complexity = 60
51456 : // Dst: (V_MED3_F32:{ *:[f32] } ?:{ *:[i32] }:$src0_mods, ?:{ *:[f32] }:$src0, ?:{ *:[i32] }:$src1_mods, ?:{ *:[f32] }:$src1, ?:{ *:[i32] }:$src2_mods, ?:{ *:[f32] }:$src2, 0:{ *:[i1] }, 0:{ *:[i32] })
51457 : /*110274*/ 0, /*End of Scope*/
51458 : /*110275*/ /*Scope*/ 96, /*->110372*/
51459 : /*110276*/ OPC_MoveChild0,
51460 : /*110277*/ OPC_CheckOpcode, TARGET_VAL(ISD::FMAXNUM),
51461 : /*110280*/ OPC_Scope, 44, /*->110326*/ // 2 children in Scope
51462 : /*110282*/ OPC_CheckChild0Same, 1,
51463 : /*110284*/ OPC_CheckChild1Same, 0,
51464 : /*110286*/ OPC_CheckPredicate, 0, // Predicate_fmaxnum_oneuse
51465 : /*110288*/ OPC_MoveParent,
51466 : /*110289*/ OPC_RecordChild1, // #2 = $VOP3Mods_nnan:src2:src2_mods
51467 : /*110290*/ OPC_CheckPredicate, 0, // Predicate_fminnum_oneuse
51468 : /*110292*/ OPC_MoveParent,
51469 : /*110293*/ OPC_CheckType, MVT::f32,
51470 : /*110295*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
51471 : /*110297*/ OPC_CheckComplexPat, /*CP*/26, /*#*/0, // SelectVOP3Mods_NNaN:$ #3 #4
51472 : /*110300*/ OPC_CheckComplexPat, /*CP*/26, /*#*/1, // SelectVOP3Mods_NNaN:$ #5 #6
51473 : /*110303*/ OPC_CheckComplexPat, /*CP*/26, /*#*/2, // SelectVOP3Mods_NNaN:$ #7 #8
51474 : /*110306*/ OPC_EmitInteger, MVT::i1, 0,
51475 : /*110309*/ OPC_EmitInteger, MVT::i32, 0,
51476 : /*110312*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_F32), 0,
51477 : MVT::f32, 8/*#Ops*/, 6, 5, 4, 3, 8, 7, 9, 10,
51478 : // Src: (fmaxnum:{ *:[f32] } (fminnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_mods), (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_mods))<<P:Predicate_fminnum_oneuse>>, (fminnum:{ *:[f32] } (fmaxnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_mods), (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_mods))<<P:Predicate_fmaxnum_oneuse>>, (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src2, i32:{ *:[i32] }:$src2_mods))<<P:Predicate_fminnum_oneuse>>) - Complexity = 60
51479 : // Dst: (V_MED3_F32:{ *:[f32] } ?:{ *:[i32] }:$src0_mods, ?:{ *:[f32] }:$src0, ?:{ *:[i32] }:$src1_mods, ?:{ *:[f32] }:$src1, ?:{ *:[i32] }:$src2_mods, ?:{ *:[f32] }:$src2, 0:{ *:[i1] }, 0:{ *:[i32] })
51480 : /*110326*/ /*Scope*/ 44, /*->110371*/
51481 : /*110327*/ OPC_CheckChild0Same, 0,
51482 : /*110329*/ OPC_CheckChild1Same, 1,
51483 : /*110331*/ OPC_CheckPredicate, 0, // Predicate_fmaxnum_oneuse
51484 : /*110333*/ OPC_MoveParent,
51485 : /*110334*/ OPC_RecordChild1, // #2 = $VOP3Mods_nnan:src2:src2_mods
51486 : /*110335*/ OPC_CheckPredicate, 0, // Predicate_fminnum_oneuse
51487 : /*110337*/ OPC_MoveParent,
51488 : /*110338*/ OPC_CheckType, MVT::f32,
51489 : /*110340*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
51490 : /*110342*/ OPC_CheckComplexPat, /*CP*/26, /*#*/0, // SelectVOP3Mods_NNaN:$ #3 #4
51491 : /*110345*/ OPC_CheckComplexPat, /*CP*/26, /*#*/1, // SelectVOP3Mods_NNaN:$ #5 #6
51492 : /*110348*/ OPC_CheckComplexPat, /*CP*/26, /*#*/2, // SelectVOP3Mods_NNaN:$ #7 #8
51493 : /*110351*/ OPC_EmitInteger, MVT::i1, 0,
51494 : /*110354*/ OPC_EmitInteger, MVT::i32, 0,
51495 : /*110357*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_F32), 0,
51496 : MVT::f32, 8/*#Ops*/, 6, 5, 4, 3, 8, 7, 9, 10,
51497 : // Src: (fmaxnum:{ *:[f32] } (fminnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_mods), (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_mods))<<P:Predicate_fminnum_oneuse>>, (fminnum:{ *:[f32] } (fmaxnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_mods), (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_mods))<<P:Predicate_fmaxnum_oneuse>>, (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src2, i32:{ *:[i32] }:$src2_mods))<<P:Predicate_fminnum_oneuse>>) - Complexity = 60
51498 : // Dst: (V_MED3_F32:{ *:[f32] } ?:{ *:[i32] }:$src0_mods, ?:{ *:[f32] }:$src0, ?:{ *:[i32] }:$src1_mods, ?:{ *:[f32] }:$src1, ?:{ *:[i32] }:$src2_mods, ?:{ *:[f32] }:$src2, 0:{ *:[i1] }, 0:{ *:[i32] })
51499 : /*110371*/ 0, /*End of Scope*/
51500 : /*110372*/ /*Scope*/ 95, /*->110468*/
51501 : /*110373*/ OPC_RecordChild0, // #2 = $VOP3Mods_nnan:src2:src2_mods
51502 : /*110374*/ OPC_MoveChild1,
51503 : /*110375*/ OPC_CheckOpcode, TARGET_VAL(ISD::FMAXNUM),
51504 : /*110378*/ OPC_Scope, 43, /*->110423*/ // 2 children in Scope
51505 : /*110380*/ OPC_CheckChild0Same, 1,
51506 : /*110382*/ OPC_CheckChild1Same, 0,
51507 : /*110384*/ OPC_CheckPredicate, 0, // Predicate_fmaxnum_oneuse
51508 : /*110386*/ OPC_MoveParent,
51509 : /*110387*/ OPC_CheckPredicate, 0, // Predicate_fminnum_oneuse
51510 : /*110389*/ OPC_MoveParent,
51511 : /*110390*/ OPC_CheckType, MVT::f32,
51512 : /*110392*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
51513 : /*110394*/ OPC_CheckComplexPat, /*CP*/26, /*#*/0, // SelectVOP3Mods_NNaN:$ #3 #4
51514 : /*110397*/ OPC_CheckComplexPat, /*CP*/26, /*#*/1, // SelectVOP3Mods_NNaN:$ #5 #6
51515 : /*110400*/ OPC_CheckComplexPat, /*CP*/26, /*#*/2, // SelectVOP3Mods_NNaN:$ #7 #8
51516 : /*110403*/ OPC_EmitInteger, MVT::i1, 0,
51517 : /*110406*/ OPC_EmitInteger, MVT::i32, 0,
51518 : /*110409*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_F32), 0,
51519 : MVT::f32, 8/*#Ops*/, 6, 5, 4, 3, 8, 7, 9, 10,
51520 : // Src: (fmaxnum:{ *:[f32] } (fminnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_mods), (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_mods))<<P:Predicate_fminnum_oneuse>>, (fminnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src2, i32:{ *:[i32] }:$src2_mods), (fmaxnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_mods), (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_mods))<<P:Predicate_fmaxnum_oneuse>>)<<P:Predicate_fminnum_oneuse>>) - Complexity = 60
51521 : // Dst: (V_MED3_F32:{ *:[f32] } ?:{ *:[i32] }:$src0_mods, ?:{ *:[f32] }:$src0, ?:{ *:[i32] }:$src1_mods, ?:{ *:[f32] }:$src1, ?:{ *:[i32] }:$src2_mods, ?:{ *:[f32] }:$src2, 0:{ *:[i1] }, 0:{ *:[i32] })
51522 : /*110423*/ /*Scope*/ 43, /*->110467*/
51523 : /*110424*/ OPC_CheckChild0Same, 0,
51524 : /*110426*/ OPC_CheckChild1Same, 1,
51525 : /*110428*/ OPC_CheckPredicate, 0, // Predicate_fmaxnum_oneuse
51526 : /*110430*/ OPC_MoveParent,
51527 : /*110431*/ OPC_CheckPredicate, 0, // Predicate_fminnum_oneuse
51528 : /*110433*/ OPC_MoveParent,
51529 : /*110434*/ OPC_CheckType, MVT::f32,
51530 : /*110436*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
51531 : /*110438*/ OPC_CheckComplexPat, /*CP*/26, /*#*/0, // SelectVOP3Mods_NNaN:$ #3 #4
51532 : /*110441*/ OPC_CheckComplexPat, /*CP*/26, /*#*/1, // SelectVOP3Mods_NNaN:$ #5 #6
51533 : /*110444*/ OPC_CheckComplexPat, /*CP*/26, /*#*/2, // SelectVOP3Mods_NNaN:$ #7 #8
51534 : /*110447*/ OPC_EmitInteger, MVT::i1, 0,
51535 : /*110450*/ OPC_EmitInteger, MVT::i32, 0,
51536 : /*110453*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_F32), 0,
51537 : MVT::f32, 8/*#Ops*/, 6, 5, 4, 3, 8, 7, 9, 10,
51538 : // Src: (fmaxnum:{ *:[f32] } (fminnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_mods), (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_mods))<<P:Predicate_fminnum_oneuse>>, (fminnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src2, i32:{ *:[i32] }:$src2_mods), (fmaxnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_mods), (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_mods))<<P:Predicate_fmaxnum_oneuse>>)<<P:Predicate_fminnum_oneuse>>) - Complexity = 60
51539 : // Dst: (V_MED3_F32:{ *:[f32] } ?:{ *:[i32] }:$src0_mods, ?:{ *:[f32] }:$src0, ?:{ *:[i32] }:$src1_mods, ?:{ *:[f32] }:$src1, ?:{ *:[i32] }:$src2_mods, ?:{ *:[f32] }:$src2, 0:{ *:[i1] }, 0:{ *:[i32] })
51540 : /*110467*/ 0, /*End of Scope*/
51541 : /*110468*/ 0, /*End of Scope*/
51542 : /*110469*/ /*Scope*/ 32|128,1/*160*/, /*->110631*/
51543 : /*110471*/ OPC_MoveChild0,
51544 : /*110472*/ OPC_CheckOpcode, TARGET_VAL(ISD::FMAXNUM),
51545 : /*110475*/ OPC_RecordChild0, // #0 = $VOP3Mods_nnan:src0:src0_mods
51546 : /*110476*/ OPC_RecordChild1, // #1 = $VOP3Mods_nnan:src1:src1_mods
51547 : /*110477*/ OPC_CheckPredicate, 0, // Predicate_fmaxnum_oneuse
51548 : /*110479*/ OPC_MoveParent,
51549 : /*110480*/ OPC_RecordChild1, // #2 = $VOP3Mods_nnan:src2:src2_mods
51550 : /*110481*/ OPC_CheckPredicate, 0, // Predicate_fminnum_oneuse
51551 : /*110483*/ OPC_MoveParent,
51552 : /*110484*/ OPC_MoveChild1,
51553 : /*110485*/ OPC_CheckOpcode, TARGET_VAL(ISD::FMINNUM),
51554 : /*110488*/ OPC_Scope, 40, /*->110530*/ // 3 children in Scope
51555 : /*110490*/ OPC_CheckChild0Same, 0,
51556 : /*110492*/ OPC_CheckChild1Same, 1,
51557 : /*110494*/ OPC_CheckPredicate, 0, // Predicate_fminnum_oneuse
51558 : /*110496*/ OPC_MoveParent,
51559 : /*110497*/ OPC_CheckType, MVT::f32,
51560 : /*110499*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
51561 : /*110501*/ OPC_CheckComplexPat, /*CP*/26, /*#*/0, // SelectVOP3Mods_NNaN:$ #3 #4
51562 : /*110504*/ OPC_CheckComplexPat, /*CP*/26, /*#*/1, // SelectVOP3Mods_NNaN:$ #5 #6
51563 : /*110507*/ OPC_CheckComplexPat, /*CP*/26, /*#*/2, // SelectVOP3Mods_NNaN:$ #7 #8
51564 : /*110510*/ OPC_EmitInteger, MVT::i1, 0,
51565 : /*110513*/ OPC_EmitInteger, MVT::i32, 0,
51566 : /*110516*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_F32), 0,
51567 : MVT::f32, 8/*#Ops*/, 4, 3, 6, 5, 8, 7, 9, 10,
51568 : // Src: (fmaxnum:{ *:[f32] } (fminnum:{ *:[f32] } (fmaxnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_mods), (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_mods))<<P:Predicate_fmaxnum_oneuse>>, (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src2, i32:{ *:[i32] }:$src2_mods))<<P:Predicate_fminnum_oneuse>>, (fminnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_mods), (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_mods))<<P:Predicate_fminnum_oneuse>>) - Complexity = 60
51569 : // Dst: (V_MED3_F32:{ *:[f32] } ?:{ *:[i32] }:$src0_mods, ?:{ *:[f32] }:$src0, ?:{ *:[i32] }:$src1_mods, ?:{ *:[f32] }:$src1, ?:{ *:[i32] }:$src2_mods, ?:{ *:[f32] }:$src2, 0:{ *:[i1] }, 0:{ *:[i32] })
51570 : /*110530*/ /*Scope*/ 58, /*->110589*/
51571 : /*110531*/ OPC_CheckChild0Same, 1,
51572 : /*110533*/ OPC_CheckChild1Same, 0,
51573 : /*110535*/ OPC_CheckPredicate, 0, // Predicate_fminnum_oneuse
51574 : /*110537*/ OPC_MoveParent,
51575 : /*110538*/ OPC_CheckType, MVT::f32,
51576 : /*110540*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
51577 : /*110542*/ OPC_CheckComplexPat, /*CP*/26, /*#*/0, // SelectVOP3Mods_NNaN:$ #3 #4
51578 : /*110545*/ OPC_CheckComplexPat, /*CP*/26, /*#*/1, // SelectVOP3Mods_NNaN:$ #5 #6
51579 : /*110548*/ OPC_CheckComplexPat, /*CP*/26, /*#*/2, // SelectVOP3Mods_NNaN:$ #7 #8
51580 : /*110551*/ OPC_EmitInteger, MVT::i1, 0,
51581 : /*110554*/ OPC_EmitInteger, MVT::i32, 0,
51582 : /*110557*/ OPC_Scope, 14, /*->110573*/ // 2 children in Scope
51583 : /*110559*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_F32), 0,
51584 : MVT::f32, 8/*#Ops*/, 4, 3, 6, 5, 8, 7, 9, 10,
51585 : // Src: (fmaxnum:{ *:[f32] } (fminnum:{ *:[f32] } (fmaxnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_mods), (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_mods))<<P:Predicate_fmaxnum_oneuse>>, (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src2, i32:{ *:[i32] }:$src2_mods))<<P:Predicate_fminnum_oneuse>>, (fminnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_mods), (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_mods))<<P:Predicate_fminnum_oneuse>>) - Complexity = 60
51586 : // Dst: (V_MED3_F32:{ *:[f32] } ?:{ *:[i32] }:$src0_mods, ?:{ *:[f32] }:$src0, ?:{ *:[i32] }:$src1_mods, ?:{ *:[f32] }:$src1, ?:{ *:[i32] }:$src2_mods, ?:{ *:[f32] }:$src2, 0:{ *:[i1] }, 0:{ *:[i32] })
51587 : /*110573*/ /*Scope*/ 14, /*->110588*/
51588 : /*110574*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_F32), 0,
51589 : MVT::f32, 8/*#Ops*/, 6, 5, 4, 3, 8, 7, 9, 10,
51590 : // Src: (fmaxnum:{ *:[f32] } (fminnum:{ *:[f32] } (fmaxnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_mods), (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_mods))<<P:Predicate_fmaxnum_oneuse>>, (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src2, i32:{ *:[i32] }:$src2_mods))<<P:Predicate_fminnum_oneuse>>, (fminnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_mods), (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_mods))<<P:Predicate_fminnum_oneuse>>) - Complexity = 60
51591 : // Dst: (V_MED3_F32:{ *:[f32] } ?:{ *:[i32] }:$src0_mods, ?:{ *:[f32] }:$src0, ?:{ *:[i32] }:$src1_mods, ?:{ *:[f32] }:$src1, ?:{ *:[i32] }:$src2_mods, ?:{ *:[f32] }:$src2, 0:{ *:[i1] }, 0:{ *:[i32] })
51592 : /*110588*/ 0, /*End of Scope*/
51593 : /*110589*/ /*Scope*/ 40, /*->110630*/
51594 : /*110590*/ OPC_CheckChild0Same, 0,
51595 : /*110592*/ OPC_CheckChild1Same, 1,
51596 : /*110594*/ OPC_CheckPredicate, 0, // Predicate_fminnum_oneuse
51597 : /*110596*/ OPC_MoveParent,
51598 : /*110597*/ OPC_CheckType, MVT::f32,
51599 : /*110599*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
51600 : /*110601*/ OPC_CheckComplexPat, /*CP*/26, /*#*/0, // SelectVOP3Mods_NNaN:$ #3 #4
51601 : /*110604*/ OPC_CheckComplexPat, /*CP*/26, /*#*/1, // SelectVOP3Mods_NNaN:$ #5 #6
51602 : /*110607*/ OPC_CheckComplexPat, /*CP*/26, /*#*/2, // SelectVOP3Mods_NNaN:$ #7 #8
51603 : /*110610*/ OPC_EmitInteger, MVT::i1, 0,
51604 : /*110613*/ OPC_EmitInteger, MVT::i32, 0,
51605 : /*110616*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_F32), 0,
51606 : MVT::f32, 8/*#Ops*/, 6, 5, 4, 3, 8, 7, 9, 10,
51607 : // Src: (fmaxnum:{ *:[f32] } (fminnum:{ *:[f32] } (fmaxnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_mods), (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_mods))<<P:Predicate_fmaxnum_oneuse>>, (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src2, i32:{ *:[i32] }:$src2_mods))<<P:Predicate_fminnum_oneuse>>, (fminnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_mods), (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_mods))<<P:Predicate_fminnum_oneuse>>) - Complexity = 60
51608 : // Dst: (V_MED3_F32:{ *:[f32] } ?:{ *:[i32] }:$src0_mods, ?:{ *:[f32] }:$src0, ?:{ *:[i32] }:$src1_mods, ?:{ *:[f32] }:$src1, ?:{ *:[i32] }:$src2_mods, ?:{ *:[f32] }:$src2, 0:{ *:[i1] }, 0:{ *:[i32] })
51609 : /*110630*/ 0, /*End of Scope*/
51610 : /*110631*/ /*Scope*/ 2|128,4/*514*/, /*->111147*/
51611 : /*110633*/ OPC_RecordChild0, // #0 = $VOP3Mods_nnan:src2:src2_mods
51612 : /*110634*/ OPC_Scope, 31|128,1/*159*/, /*->110796*/ // 2 children in Scope
51613 : /*110637*/ OPC_MoveChild1,
51614 : /*110638*/ OPC_CheckOpcode, TARGET_VAL(ISD::FMAXNUM),
51615 : /*110641*/ OPC_RecordChild0, // #1 = $VOP3Mods_nnan:src0:src0_mods
51616 : /*110642*/ OPC_RecordChild1, // #2 = $VOP3Mods_nnan:src1:src1_mods
51617 : /*110643*/ OPC_CheckPredicate, 0, // Predicate_fmaxnum_oneuse
51618 : /*110645*/ OPC_MoveParent,
51619 : /*110646*/ OPC_CheckPredicate, 0, // Predicate_fminnum_oneuse
51620 : /*110648*/ OPC_MoveParent,
51621 : /*110649*/ OPC_MoveChild1,
51622 : /*110650*/ OPC_CheckOpcode, TARGET_VAL(ISD::FMINNUM),
51623 : /*110653*/ OPC_Scope, 40, /*->110695*/ // 3 children in Scope
51624 : /*110655*/ OPC_CheckChild0Same, 1,
51625 : /*110657*/ OPC_CheckChild1Same, 2,
51626 : /*110659*/ OPC_CheckPredicate, 0, // Predicate_fminnum_oneuse
51627 : /*110661*/ OPC_MoveParent,
51628 : /*110662*/ OPC_CheckType, MVT::f32,
51629 : /*110664*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
51630 : /*110666*/ OPC_CheckComplexPat, /*CP*/26, /*#*/0, // SelectVOP3Mods_NNaN:$ #3 #4
51631 : /*110669*/ OPC_CheckComplexPat, /*CP*/26, /*#*/1, // SelectVOP3Mods_NNaN:$ #5 #6
51632 : /*110672*/ OPC_CheckComplexPat, /*CP*/26, /*#*/2, // SelectVOP3Mods_NNaN:$ #7 #8
51633 : /*110675*/ OPC_EmitInteger, MVT::i1, 0,
51634 : /*110678*/ OPC_EmitInteger, MVT::i32, 0,
51635 : /*110681*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_F32), 0,
51636 : MVT::f32, 8/*#Ops*/, 6, 5, 8, 7, 4, 3, 9, 10,
51637 : // Src: (fmaxnum:{ *:[f32] } (fminnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src2, i32:{ *:[i32] }:$src2_mods), (fmaxnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_mods), (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_mods))<<P:Predicate_fmaxnum_oneuse>>)<<P:Predicate_fminnum_oneuse>>, (fminnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_mods), (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_mods))<<P:Predicate_fminnum_oneuse>>) - Complexity = 60
51638 : // Dst: (V_MED3_F32:{ *:[f32] } ?:{ *:[i32] }:$src0_mods, ?:{ *:[f32] }:$src0, ?:{ *:[i32] }:$src1_mods, ?:{ *:[f32] }:$src1, ?:{ *:[i32] }:$src2_mods, ?:{ *:[f32] }:$src2, 0:{ *:[i1] }, 0:{ *:[i32] })
51639 : /*110695*/ /*Scope*/ 58, /*->110754*/
51640 : /*110696*/ OPC_CheckChild0Same, 2,
51641 : /*110698*/ OPC_CheckChild1Same, 1,
51642 : /*110700*/ OPC_CheckPredicate, 0, // Predicate_fminnum_oneuse
51643 : /*110702*/ OPC_MoveParent,
51644 : /*110703*/ OPC_CheckType, MVT::f32,
51645 : /*110705*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
51646 : /*110707*/ OPC_CheckComplexPat, /*CP*/26, /*#*/0, // SelectVOP3Mods_NNaN:$ #3 #4
51647 : /*110710*/ OPC_CheckComplexPat, /*CP*/26, /*#*/1, // SelectVOP3Mods_NNaN:$ #5 #6
51648 : /*110713*/ OPC_CheckComplexPat, /*CP*/26, /*#*/2, // SelectVOP3Mods_NNaN:$ #7 #8
51649 : /*110716*/ OPC_EmitInteger, MVT::i1, 0,
51650 : /*110719*/ OPC_EmitInteger, MVT::i32, 0,
51651 : /*110722*/ OPC_Scope, 14, /*->110738*/ // 2 children in Scope
51652 : /*110724*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_F32), 0,
51653 : MVT::f32, 8/*#Ops*/, 6, 5, 8, 7, 4, 3, 9, 10,
51654 : // Src: (fmaxnum:{ *:[f32] } (fminnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src2, i32:{ *:[i32] }:$src2_mods), (fmaxnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_mods), (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_mods))<<P:Predicate_fmaxnum_oneuse>>)<<P:Predicate_fminnum_oneuse>>, (fminnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_mods), (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_mods))<<P:Predicate_fminnum_oneuse>>) - Complexity = 60
51655 : // Dst: (V_MED3_F32:{ *:[f32] } ?:{ *:[i32] }:$src0_mods, ?:{ *:[f32] }:$src0, ?:{ *:[i32] }:$src1_mods, ?:{ *:[f32] }:$src1, ?:{ *:[i32] }:$src2_mods, ?:{ *:[f32] }:$src2, 0:{ *:[i1] }, 0:{ *:[i32] })
51656 : /*110738*/ /*Scope*/ 14, /*->110753*/
51657 : /*110739*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_F32), 0,
51658 : MVT::f32, 8/*#Ops*/, 8, 7, 6, 5, 4, 3, 9, 10,
51659 : // Src: (fmaxnum:{ *:[f32] } (fminnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src2, i32:{ *:[i32] }:$src2_mods), (fmaxnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_mods), (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_mods))<<P:Predicate_fmaxnum_oneuse>>)<<P:Predicate_fminnum_oneuse>>, (fminnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_mods), (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_mods))<<P:Predicate_fminnum_oneuse>>) - Complexity = 60
51660 : // Dst: (V_MED3_F32:{ *:[f32] } ?:{ *:[i32] }:$src0_mods, ?:{ *:[f32] }:$src0, ?:{ *:[i32] }:$src1_mods, ?:{ *:[f32] }:$src1, ?:{ *:[i32] }:$src2_mods, ?:{ *:[f32] }:$src2, 0:{ *:[i1] }, 0:{ *:[i32] })
51661 : /*110753*/ 0, /*End of Scope*/
51662 : /*110754*/ /*Scope*/ 40, /*->110795*/
51663 : /*110755*/ OPC_CheckChild0Same, 1,
51664 : /*110757*/ OPC_CheckChild1Same, 2,
51665 : /*110759*/ OPC_CheckPredicate, 0, // Predicate_fminnum_oneuse
51666 : /*110761*/ OPC_MoveParent,
51667 : /*110762*/ OPC_CheckType, MVT::f32,
51668 : /*110764*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
51669 : /*110766*/ OPC_CheckComplexPat, /*CP*/26, /*#*/0, // SelectVOP3Mods_NNaN:$ #3 #4
51670 : /*110769*/ OPC_CheckComplexPat, /*CP*/26, /*#*/1, // SelectVOP3Mods_NNaN:$ #5 #6
51671 : /*110772*/ OPC_CheckComplexPat, /*CP*/26, /*#*/2, // SelectVOP3Mods_NNaN:$ #7 #8
51672 : /*110775*/ OPC_EmitInteger, MVT::i1, 0,
51673 : /*110778*/ OPC_EmitInteger, MVT::i32, 0,
51674 : /*110781*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_F32), 0,
51675 : MVT::f32, 8/*#Ops*/, 8, 7, 6, 5, 4, 3, 9, 10,
51676 : // Src: (fmaxnum:{ *:[f32] } (fminnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src2, i32:{ *:[i32] }:$src2_mods), (fmaxnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_mods), (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_mods))<<P:Predicate_fmaxnum_oneuse>>)<<P:Predicate_fminnum_oneuse>>, (fminnum:{ *:[f32] } (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_mods), (VOP3Mods_nnan:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_mods))<<P:Predicate_fminnum_oneuse>>) - Complexity = 60
51677 : // Dst: (V_MED3_F32:{ *:[f32] } ?:{ *:[i32] }:$src0_mods, ?:{ *:[f32] }:$src0, ?:{ *:[i32] }:$src1_mods, ?:{ *:[f32] }:$src1, ?:{ *:[i32] }:$src2_mods, ?:{ *:[f32] }:$src2, 0:{ *:[i1] }, 0:{ *:[i32] })
51678 : /*110795*/ 0, /*End of Scope*/
51679 : /*110796*/ /*Scope*/ 92|128,2/*348*/, /*->111146*/
51680 : /*110798*/ OPC_RecordChild1, // #1 = $VOP3Mods_nnan:src1:src1_mods
51681 : /*110799*/ OPC_CheckPredicate, 0, // Predicate_fminnum_oneuse
51682 : /*110801*/ OPC_MoveParent,
51683 : /*110802*/ OPC_MoveChild1,
51684 : /*110803*/ OPC_CheckOpcode, TARGET_VAL(ISD::FMINNUM),
51685 : /*110806*/ OPC_Scope, 48, /*->110856*/ // 4 children in Scope
51686 : /*110808*/ OPC_MoveChild0,
51687 : /*110809*/ OPC_CheckOpcode, TARGET_VAL(ISD::FMAXNUM),
51688 : /*110812*/ OPC_CheckChild0Same, 1,
51689 : /*110814*/ OPC_CheckChild1Same, 0,
51690 : /*110816*/ OPC_CheckPredicate, 0, // Predicate_fmaxnum_oneuse
51691 : /*110818*/ OPC_MoveParent,
51692 : /*110819*/ OPC_RecordChild1, // #2 = $VOP3Mods_nnan:src2:src2_mods
51693 : /*110820*/ OPC_CheckPredicate, 0, // Predicate_fminnum_oneuse
51694 : /*110822*/ OPC_MoveParent,
51695 : /*110823*/ OPC_CheckType, MVT::f16,
51696 : /*110825*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
51697 : /*110827*/ OPC_CheckComplexPat, /*CP*/26, /*#*/0, // SelectVOP3Mods_NNaN:$ #3 #4
51698 : /*110830*/ OPC_CheckComplexPat, /*CP*/26, /*#*/1, // SelectVOP3Mods_NNaN:$ #5 #6
51699 : /*110833*/ OPC_CheckComplexPat, /*CP*/26, /*#*/2, // SelectVOP3Mods_NNaN:$ #7 #8
51700 : /*110836*/ OPC_EmitInteger, MVT::i1, 0,
51701 : /*110839*/ OPC_EmitInteger, MVT::i32, 0,
51702 : /*110842*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_F16), 0,
51703 : MVT::f16, 8/*#Ops*/, 4, 3, 6, 5, 8, 7, 9, 10,
51704 : // Src: (fmaxnum:{ *:[f16] } (fminnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_mods), (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_mods))<<P:Predicate_fminnum_oneuse>>, (fminnum:{ *:[f16] } (fmaxnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_mods), (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_mods))<<P:Predicate_fmaxnum_oneuse>>, (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src2, i32:{ *:[i32] }:$src2_mods))<<P:Predicate_fminnum_oneuse>>) - Complexity = 60
51705 : // Dst: (V_MED3_F16:{ *:[f16] } ?:{ *:[i32] }:$src0_mods, ?:{ *:[f16] }:$src0, ?:{ *:[i32] }:$src1_mods, ?:{ *:[f16] }:$src1, ?:{ *:[i32] }:$src2_mods, ?:{ *:[f16] }:$src2, 0:{ *:[i1] })
51706 : /*110856*/ /*Scope*/ 95, /*->110952*/
51707 : /*110857*/ OPC_RecordChild0, // #2 = $VOP3Mods_nnan:src2:src2_mods
51708 : /*110858*/ OPC_MoveChild1,
51709 : /*110859*/ OPC_CheckOpcode, TARGET_VAL(ISD::FMAXNUM),
51710 : /*110862*/ OPC_Scope, 43, /*->110907*/ // 2 children in Scope
51711 : /*110864*/ OPC_CheckChild0Same, 0,
51712 : /*110866*/ OPC_CheckChild1Same, 1,
51713 : /*110868*/ OPC_CheckPredicate, 0, // Predicate_fmaxnum_oneuse
51714 : /*110870*/ OPC_MoveParent,
51715 : /*110871*/ OPC_CheckPredicate, 0, // Predicate_fminnum_oneuse
51716 : /*110873*/ OPC_MoveParent,
51717 : /*110874*/ OPC_CheckType, MVT::f16,
51718 : /*110876*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
51719 : /*110878*/ OPC_CheckComplexPat, /*CP*/26, /*#*/0, // SelectVOP3Mods_NNaN:$ #3 #4
51720 : /*110881*/ OPC_CheckComplexPat, /*CP*/26, /*#*/1, // SelectVOP3Mods_NNaN:$ #5 #6
51721 : /*110884*/ OPC_CheckComplexPat, /*CP*/26, /*#*/2, // SelectVOP3Mods_NNaN:$ #7 #8
51722 : /*110887*/ OPC_EmitInteger, MVT::i1, 0,
51723 : /*110890*/ OPC_EmitInteger, MVT::i32, 0,
51724 : /*110893*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_F16), 0,
51725 : MVT::f16, 8/*#Ops*/, 4, 3, 6, 5, 8, 7, 9, 10,
51726 : // Src: (fmaxnum:{ *:[f16] } (fminnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_mods), (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_mods))<<P:Predicate_fminnum_oneuse>>, (fminnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src2, i32:{ *:[i32] }:$src2_mods), (fmaxnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_mods), (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_mods))<<P:Predicate_fmaxnum_oneuse>>)<<P:Predicate_fminnum_oneuse>>) - Complexity = 60
51727 : // Dst: (V_MED3_F16:{ *:[f16] } ?:{ *:[i32] }:$src0_mods, ?:{ *:[f16] }:$src0, ?:{ *:[i32] }:$src1_mods, ?:{ *:[f16] }:$src1, ?:{ *:[i32] }:$src2_mods, ?:{ *:[f16] }:$src2, 0:{ *:[i1] })
51728 : /*110907*/ /*Scope*/ 43, /*->110951*/
51729 : /*110908*/ OPC_CheckChild0Same, 1,
51730 : /*110910*/ OPC_CheckChild1Same, 0,
51731 : /*110912*/ OPC_CheckPredicate, 0, // Predicate_fmaxnum_oneuse
51732 : /*110914*/ OPC_MoveParent,
51733 : /*110915*/ OPC_CheckPredicate, 0, // Predicate_fminnum_oneuse
51734 : /*110917*/ OPC_MoveParent,
51735 : /*110918*/ OPC_CheckType, MVT::f16,
51736 : /*110920*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
51737 : /*110922*/ OPC_CheckComplexPat, /*CP*/26, /*#*/0, // SelectVOP3Mods_NNaN:$ #3 #4
51738 : /*110925*/ OPC_CheckComplexPat, /*CP*/26, /*#*/1, // SelectVOP3Mods_NNaN:$ #5 #6
51739 : /*110928*/ OPC_CheckComplexPat, /*CP*/26, /*#*/2, // SelectVOP3Mods_NNaN:$ #7 #8
51740 : /*110931*/ OPC_EmitInteger, MVT::i1, 0,
51741 : /*110934*/ OPC_EmitInteger, MVT::i32, 0,
51742 : /*110937*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_F16), 0,
51743 : MVT::f16, 8/*#Ops*/, 4, 3, 6, 5, 8, 7, 9, 10,
51744 : // Src: (fmaxnum:{ *:[f16] } (fminnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_mods), (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_mods))<<P:Predicate_fminnum_oneuse>>, (fminnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src2, i32:{ *:[i32] }:$src2_mods), (fmaxnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_mods), (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_mods))<<P:Predicate_fmaxnum_oneuse>>)<<P:Predicate_fminnum_oneuse>>) - Complexity = 60
51745 : // Dst: (V_MED3_F16:{ *:[f16] } ?:{ *:[i32] }:$src0_mods, ?:{ *:[f16] }:$src0, ?:{ *:[i32] }:$src1_mods, ?:{ *:[f16] }:$src1, ?:{ *:[i32] }:$src2_mods, ?:{ *:[f16] }:$src2, 0:{ *:[i1] })
51746 : /*110951*/ 0, /*End of Scope*/
51747 : /*110952*/ /*Scope*/ 96, /*->111049*/
51748 : /*110953*/ OPC_MoveChild0,
51749 : /*110954*/ OPC_CheckOpcode, TARGET_VAL(ISD::FMAXNUM),
51750 : /*110957*/ OPC_Scope, 44, /*->111003*/ // 2 children in Scope
51751 : /*110959*/ OPC_CheckChild0Same, 1,
51752 : /*110961*/ OPC_CheckChild1Same, 0,
51753 : /*110963*/ OPC_CheckPredicate, 0, // Predicate_fmaxnum_oneuse
51754 : /*110965*/ OPC_MoveParent,
51755 : /*110966*/ OPC_RecordChild1, // #2 = $VOP3Mods_nnan:src2:src2_mods
51756 : /*110967*/ OPC_CheckPredicate, 0, // Predicate_fminnum_oneuse
51757 : /*110969*/ OPC_MoveParent,
51758 : /*110970*/ OPC_CheckType, MVT::f16,
51759 : /*110972*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
51760 : /*110974*/ OPC_CheckComplexPat, /*CP*/26, /*#*/0, // SelectVOP3Mods_NNaN:$ #3 #4
51761 : /*110977*/ OPC_CheckComplexPat, /*CP*/26, /*#*/1, // SelectVOP3Mods_NNaN:$ #5 #6
51762 : /*110980*/ OPC_CheckComplexPat, /*CP*/26, /*#*/2, // SelectVOP3Mods_NNaN:$ #7 #8
51763 : /*110983*/ OPC_EmitInteger, MVT::i1, 0,
51764 : /*110986*/ OPC_EmitInteger, MVT::i32, 0,
51765 : /*110989*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_F16), 0,
51766 : MVT::f16, 8/*#Ops*/, 6, 5, 4, 3, 8, 7, 9, 10,
51767 : // Src: (fmaxnum:{ *:[f16] } (fminnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_mods), (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_mods))<<P:Predicate_fminnum_oneuse>>, (fminnum:{ *:[f16] } (fmaxnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_mods), (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_mods))<<P:Predicate_fmaxnum_oneuse>>, (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src2, i32:{ *:[i32] }:$src2_mods))<<P:Predicate_fminnum_oneuse>>) - Complexity = 60
51768 : // Dst: (V_MED3_F16:{ *:[f16] } ?:{ *:[i32] }:$src0_mods, ?:{ *:[f16] }:$src0, ?:{ *:[i32] }:$src1_mods, ?:{ *:[f16] }:$src1, ?:{ *:[i32] }:$src2_mods, ?:{ *:[f16] }:$src2, 0:{ *:[i1] })
51769 : /*111003*/ /*Scope*/ 44, /*->111048*/
51770 : /*111004*/ OPC_CheckChild0Same, 0,
51771 : /*111006*/ OPC_CheckChild1Same, 1,
51772 : /*111008*/ OPC_CheckPredicate, 0, // Predicate_fmaxnum_oneuse
51773 : /*111010*/ OPC_MoveParent,
51774 : /*111011*/ OPC_RecordChild1, // #2 = $VOP3Mods_nnan:src2:src2_mods
51775 : /*111012*/ OPC_CheckPredicate, 0, // Predicate_fminnum_oneuse
51776 : /*111014*/ OPC_MoveParent,
51777 : /*111015*/ OPC_CheckType, MVT::f16,
51778 : /*111017*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
51779 : /*111019*/ OPC_CheckComplexPat, /*CP*/26, /*#*/0, // SelectVOP3Mods_NNaN:$ #3 #4
51780 : /*111022*/ OPC_CheckComplexPat, /*CP*/26, /*#*/1, // SelectVOP3Mods_NNaN:$ #5 #6
51781 : /*111025*/ OPC_CheckComplexPat, /*CP*/26, /*#*/2, // SelectVOP3Mods_NNaN:$ #7 #8
51782 : /*111028*/ OPC_EmitInteger, MVT::i1, 0,
51783 : /*111031*/ OPC_EmitInteger, MVT::i32, 0,
51784 : /*111034*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_F16), 0,
51785 : MVT::f16, 8/*#Ops*/, 6, 5, 4, 3, 8, 7, 9, 10,
51786 : // Src: (fmaxnum:{ *:[f16] } (fminnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_mods), (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_mods))<<P:Predicate_fminnum_oneuse>>, (fminnum:{ *:[f16] } (fmaxnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_mods), (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_mods))<<P:Predicate_fmaxnum_oneuse>>, (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src2, i32:{ *:[i32] }:$src2_mods))<<P:Predicate_fminnum_oneuse>>) - Complexity = 60
51787 : // Dst: (V_MED3_F16:{ *:[f16] } ?:{ *:[i32] }:$src0_mods, ?:{ *:[f16] }:$src0, ?:{ *:[i32] }:$src1_mods, ?:{ *:[f16] }:$src1, ?:{ *:[i32] }:$src2_mods, ?:{ *:[f16] }:$src2, 0:{ *:[i1] })
51788 : /*111048*/ 0, /*End of Scope*/
51789 : /*111049*/ /*Scope*/ 95, /*->111145*/
51790 : /*111050*/ OPC_RecordChild0, // #2 = $VOP3Mods_nnan:src2:src2_mods
51791 : /*111051*/ OPC_MoveChild1,
51792 : /*111052*/ OPC_CheckOpcode, TARGET_VAL(ISD::FMAXNUM),
51793 : /*111055*/ OPC_Scope, 43, /*->111100*/ // 2 children in Scope
51794 : /*111057*/ OPC_CheckChild0Same, 1,
51795 : /*111059*/ OPC_CheckChild1Same, 0,
51796 : /*111061*/ OPC_CheckPredicate, 0, // Predicate_fmaxnum_oneuse
51797 : /*111063*/ OPC_MoveParent,
51798 : /*111064*/ OPC_CheckPredicate, 0, // Predicate_fminnum_oneuse
51799 : /*111066*/ OPC_MoveParent,
51800 : /*111067*/ OPC_CheckType, MVT::f16,
51801 : /*111069*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
51802 : /*111071*/ OPC_CheckComplexPat, /*CP*/26, /*#*/0, // SelectVOP3Mods_NNaN:$ #3 #4
51803 : /*111074*/ OPC_CheckComplexPat, /*CP*/26, /*#*/1, // SelectVOP3Mods_NNaN:$ #5 #6
51804 : /*111077*/ OPC_CheckComplexPat, /*CP*/26, /*#*/2, // SelectVOP3Mods_NNaN:$ #7 #8
51805 : /*111080*/ OPC_EmitInteger, MVT::i1, 0,
51806 : /*111083*/ OPC_EmitInteger, MVT::i32, 0,
51807 : /*111086*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_F16), 0,
51808 : MVT::f16, 8/*#Ops*/, 6, 5, 4, 3, 8, 7, 9, 10,
51809 : // Src: (fmaxnum:{ *:[f16] } (fminnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_mods), (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_mods))<<P:Predicate_fminnum_oneuse>>, (fminnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src2, i32:{ *:[i32] }:$src2_mods), (fmaxnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_mods), (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_mods))<<P:Predicate_fmaxnum_oneuse>>)<<P:Predicate_fminnum_oneuse>>) - Complexity = 60
51810 : // Dst: (V_MED3_F16:{ *:[f16] } ?:{ *:[i32] }:$src0_mods, ?:{ *:[f16] }:$src0, ?:{ *:[i32] }:$src1_mods, ?:{ *:[f16] }:$src1, ?:{ *:[i32] }:$src2_mods, ?:{ *:[f16] }:$src2, 0:{ *:[i1] })
51811 : /*111100*/ /*Scope*/ 43, /*->111144*/
51812 : /*111101*/ OPC_CheckChild0Same, 0,
51813 : /*111103*/ OPC_CheckChild1Same, 1,
51814 : /*111105*/ OPC_CheckPredicate, 0, // Predicate_fmaxnum_oneuse
51815 : /*111107*/ OPC_MoveParent,
51816 : /*111108*/ OPC_CheckPredicate, 0, // Predicate_fminnum_oneuse
51817 : /*111110*/ OPC_MoveParent,
51818 : /*111111*/ OPC_CheckType, MVT::f16,
51819 : /*111113*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
51820 : /*111115*/ OPC_CheckComplexPat, /*CP*/26, /*#*/0, // SelectVOP3Mods_NNaN:$ #3 #4
51821 : /*111118*/ OPC_CheckComplexPat, /*CP*/26, /*#*/1, // SelectVOP3Mods_NNaN:$ #5 #6
51822 : /*111121*/ OPC_CheckComplexPat, /*CP*/26, /*#*/2, // SelectVOP3Mods_NNaN:$ #7 #8
51823 : /*111124*/ OPC_EmitInteger, MVT::i1, 0,
51824 : /*111127*/ OPC_EmitInteger, MVT::i32, 0,
51825 : /*111130*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_F16), 0,
51826 : MVT::f16, 8/*#Ops*/, 6, 5, 4, 3, 8, 7, 9, 10,
51827 : // Src: (fmaxnum:{ *:[f16] } (fminnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_mods), (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_mods))<<P:Predicate_fminnum_oneuse>>, (fminnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src2, i32:{ *:[i32] }:$src2_mods), (fmaxnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_mods), (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_mods))<<P:Predicate_fmaxnum_oneuse>>)<<P:Predicate_fminnum_oneuse>>) - Complexity = 60
51828 : // Dst: (V_MED3_F16:{ *:[f16] } ?:{ *:[i32] }:$src0_mods, ?:{ *:[f16] }:$src0, ?:{ *:[i32] }:$src1_mods, ?:{ *:[f16] }:$src1, ?:{ *:[i32] }:$src2_mods, ?:{ *:[f16] }:$src2, 0:{ *:[i1] })
51829 : /*111144*/ 0, /*End of Scope*/
51830 : /*111145*/ 0, /*End of Scope*/
51831 : /*111146*/ 0, /*End of Scope*/
51832 : /*111147*/ /*Scope*/ 32|128,1/*160*/, /*->111309*/
51833 : /*111149*/ OPC_MoveChild0,
51834 : /*111150*/ OPC_CheckOpcode, TARGET_VAL(ISD::FMAXNUM),
51835 : /*111153*/ OPC_RecordChild0, // #0 = $VOP3Mods_nnan:src0:src0_mods
51836 : /*111154*/ OPC_RecordChild1, // #1 = $VOP3Mods_nnan:src1:src1_mods
51837 : /*111155*/ OPC_CheckPredicate, 0, // Predicate_fmaxnum_oneuse
51838 : /*111157*/ OPC_MoveParent,
51839 : /*111158*/ OPC_RecordChild1, // #2 = $VOP3Mods_nnan:src2:src2_mods
51840 : /*111159*/ OPC_CheckPredicate, 0, // Predicate_fminnum_oneuse
51841 : /*111161*/ OPC_MoveParent,
51842 : /*111162*/ OPC_MoveChild1,
51843 : /*111163*/ OPC_CheckOpcode, TARGET_VAL(ISD::FMINNUM),
51844 : /*111166*/ OPC_Scope, 40, /*->111208*/ // 3 children in Scope
51845 : /*111168*/ OPC_CheckChild0Same, 0,
51846 : /*111170*/ OPC_CheckChild1Same, 1,
51847 : /*111172*/ OPC_CheckPredicate, 0, // Predicate_fminnum_oneuse
51848 : /*111174*/ OPC_MoveParent,
51849 : /*111175*/ OPC_CheckType, MVT::f16,
51850 : /*111177*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
51851 : /*111179*/ OPC_CheckComplexPat, /*CP*/26, /*#*/0, // SelectVOP3Mods_NNaN:$ #3 #4
51852 : /*111182*/ OPC_CheckComplexPat, /*CP*/26, /*#*/1, // SelectVOP3Mods_NNaN:$ #5 #6
51853 : /*111185*/ OPC_CheckComplexPat, /*CP*/26, /*#*/2, // SelectVOP3Mods_NNaN:$ #7 #8
51854 : /*111188*/ OPC_EmitInteger, MVT::i1, 0,
51855 : /*111191*/ OPC_EmitInteger, MVT::i32, 0,
51856 : /*111194*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_F16), 0,
51857 : MVT::f16, 8/*#Ops*/, 4, 3, 6, 5, 8, 7, 9, 10,
51858 : // Src: (fmaxnum:{ *:[f16] } (fminnum:{ *:[f16] } (fmaxnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_mods), (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_mods))<<P:Predicate_fmaxnum_oneuse>>, (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src2, i32:{ *:[i32] }:$src2_mods))<<P:Predicate_fminnum_oneuse>>, (fminnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_mods), (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_mods))<<P:Predicate_fminnum_oneuse>>) - Complexity = 60
51859 : // Dst: (V_MED3_F16:{ *:[f16] } ?:{ *:[i32] }:$src0_mods, ?:{ *:[f16] }:$src0, ?:{ *:[i32] }:$src1_mods, ?:{ *:[f16] }:$src1, ?:{ *:[i32] }:$src2_mods, ?:{ *:[f16] }:$src2, 0:{ *:[i1] })
51860 : /*111208*/ /*Scope*/ 58, /*->111267*/
51861 : /*111209*/ OPC_CheckChild0Same, 1,
51862 : /*111211*/ OPC_CheckChild1Same, 0,
51863 : /*111213*/ OPC_CheckPredicate, 0, // Predicate_fminnum_oneuse
51864 : /*111215*/ OPC_MoveParent,
51865 : /*111216*/ OPC_CheckType, MVT::f16,
51866 : /*111218*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
51867 : /*111220*/ OPC_CheckComplexPat, /*CP*/26, /*#*/0, // SelectVOP3Mods_NNaN:$ #3 #4
51868 : /*111223*/ OPC_CheckComplexPat, /*CP*/26, /*#*/1, // SelectVOP3Mods_NNaN:$ #5 #6
51869 : /*111226*/ OPC_CheckComplexPat, /*CP*/26, /*#*/2, // SelectVOP3Mods_NNaN:$ #7 #8
51870 : /*111229*/ OPC_EmitInteger, MVT::i1, 0,
51871 : /*111232*/ OPC_EmitInteger, MVT::i32, 0,
51872 : /*111235*/ OPC_Scope, 14, /*->111251*/ // 2 children in Scope
51873 : /*111237*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_F16), 0,
51874 : MVT::f16, 8/*#Ops*/, 4, 3, 6, 5, 8, 7, 9, 10,
51875 : // Src: (fmaxnum:{ *:[f16] } (fminnum:{ *:[f16] } (fmaxnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_mods), (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_mods))<<P:Predicate_fmaxnum_oneuse>>, (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src2, i32:{ *:[i32] }:$src2_mods))<<P:Predicate_fminnum_oneuse>>, (fminnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_mods), (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_mods))<<P:Predicate_fminnum_oneuse>>) - Complexity = 60
51876 : // Dst: (V_MED3_F16:{ *:[f16] } ?:{ *:[i32] }:$src0_mods, ?:{ *:[f16] }:$src0, ?:{ *:[i32] }:$src1_mods, ?:{ *:[f16] }:$src1, ?:{ *:[i32] }:$src2_mods, ?:{ *:[f16] }:$src2, 0:{ *:[i1] })
51877 : /*111251*/ /*Scope*/ 14, /*->111266*/
51878 : /*111252*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_F16), 0,
51879 : MVT::f16, 8/*#Ops*/, 6, 5, 4, 3, 8, 7, 9, 10,
51880 : // Src: (fmaxnum:{ *:[f16] } (fminnum:{ *:[f16] } (fmaxnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_mods), (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_mods))<<P:Predicate_fmaxnum_oneuse>>, (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src2, i32:{ *:[i32] }:$src2_mods))<<P:Predicate_fminnum_oneuse>>, (fminnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_mods), (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_mods))<<P:Predicate_fminnum_oneuse>>) - Complexity = 60
51881 : // Dst: (V_MED3_F16:{ *:[f16] } ?:{ *:[i32] }:$src0_mods, ?:{ *:[f16] }:$src0, ?:{ *:[i32] }:$src1_mods, ?:{ *:[f16] }:$src1, ?:{ *:[i32] }:$src2_mods, ?:{ *:[f16] }:$src2, 0:{ *:[i1] })
51882 : /*111266*/ 0, /*End of Scope*/
51883 : /*111267*/ /*Scope*/ 40, /*->111308*/
51884 : /*111268*/ OPC_CheckChild0Same, 0,
51885 : /*111270*/ OPC_CheckChild1Same, 1,
51886 : /*111272*/ OPC_CheckPredicate, 0, // Predicate_fminnum_oneuse
51887 : /*111274*/ OPC_MoveParent,
51888 : /*111275*/ OPC_CheckType, MVT::f16,
51889 : /*111277*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
51890 : /*111279*/ OPC_CheckComplexPat, /*CP*/26, /*#*/0, // SelectVOP3Mods_NNaN:$ #3 #4
51891 : /*111282*/ OPC_CheckComplexPat, /*CP*/26, /*#*/1, // SelectVOP3Mods_NNaN:$ #5 #6
51892 : /*111285*/ OPC_CheckComplexPat, /*CP*/26, /*#*/2, // SelectVOP3Mods_NNaN:$ #7 #8
51893 : /*111288*/ OPC_EmitInteger, MVT::i1, 0,
51894 : /*111291*/ OPC_EmitInteger, MVT::i32, 0,
51895 : /*111294*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_F16), 0,
51896 : MVT::f16, 8/*#Ops*/, 6, 5, 4, 3, 8, 7, 9, 10,
51897 : // Src: (fmaxnum:{ *:[f16] } (fminnum:{ *:[f16] } (fmaxnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_mods), (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_mods))<<P:Predicate_fmaxnum_oneuse>>, (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src2, i32:{ *:[i32] }:$src2_mods))<<P:Predicate_fminnum_oneuse>>, (fminnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_mods), (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_mods))<<P:Predicate_fminnum_oneuse>>) - Complexity = 60
51898 : // Dst: (V_MED3_F16:{ *:[f16] } ?:{ *:[i32] }:$src0_mods, ?:{ *:[f16] }:$src0, ?:{ *:[i32] }:$src1_mods, ?:{ *:[f16] }:$src1, ?:{ *:[i32] }:$src2_mods, ?:{ *:[f16] }:$src2, 0:{ *:[i1] })
51899 : /*111308*/ 0, /*End of Scope*/
51900 : /*111309*/ /*Scope*/ 32|128,1/*160*/, /*->111471*/
51901 : /*111311*/ OPC_RecordChild0, // #0 = $VOP3Mods_nnan:src2:src2_mods
51902 : /*111312*/ OPC_MoveChild1,
51903 : /*111313*/ OPC_CheckOpcode, TARGET_VAL(ISD::FMAXNUM),
51904 : /*111316*/ OPC_RecordChild0, // #1 = $VOP3Mods_nnan:src0:src0_mods
51905 : /*111317*/ OPC_RecordChild1, // #2 = $VOP3Mods_nnan:src1:src1_mods
51906 : /*111318*/ OPC_CheckPredicate, 0, // Predicate_fmaxnum_oneuse
51907 : /*111320*/ OPC_MoveParent,
51908 : /*111321*/ OPC_CheckPredicate, 0, // Predicate_fminnum_oneuse
51909 : /*111323*/ OPC_MoveParent,
51910 : /*111324*/ OPC_MoveChild1,
51911 : /*111325*/ OPC_CheckOpcode, TARGET_VAL(ISD::FMINNUM),
51912 : /*111328*/ OPC_Scope, 40, /*->111370*/ // 3 children in Scope
51913 : /*111330*/ OPC_CheckChild0Same, 1,
51914 : /*111332*/ OPC_CheckChild1Same, 2,
51915 : /*111334*/ OPC_CheckPredicate, 0, // Predicate_fminnum_oneuse
51916 : /*111336*/ OPC_MoveParent,
51917 : /*111337*/ OPC_CheckType, MVT::f16,
51918 : /*111339*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
51919 : /*111341*/ OPC_CheckComplexPat, /*CP*/26, /*#*/0, // SelectVOP3Mods_NNaN:$ #3 #4
51920 : /*111344*/ OPC_CheckComplexPat, /*CP*/26, /*#*/1, // SelectVOP3Mods_NNaN:$ #5 #6
51921 : /*111347*/ OPC_CheckComplexPat, /*CP*/26, /*#*/2, // SelectVOP3Mods_NNaN:$ #7 #8
51922 : /*111350*/ OPC_EmitInteger, MVT::i1, 0,
51923 : /*111353*/ OPC_EmitInteger, MVT::i32, 0,
51924 : /*111356*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_F16), 0,
51925 : MVT::f16, 8/*#Ops*/, 6, 5, 8, 7, 4, 3, 9, 10,
51926 : // Src: (fmaxnum:{ *:[f16] } (fminnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src2, i32:{ *:[i32] }:$src2_mods), (fmaxnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_mods), (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_mods))<<P:Predicate_fmaxnum_oneuse>>)<<P:Predicate_fminnum_oneuse>>, (fminnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_mods), (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_mods))<<P:Predicate_fminnum_oneuse>>) - Complexity = 60
51927 : // Dst: (V_MED3_F16:{ *:[f16] } ?:{ *:[i32] }:$src0_mods, ?:{ *:[f16] }:$src0, ?:{ *:[i32] }:$src1_mods, ?:{ *:[f16] }:$src1, ?:{ *:[i32] }:$src2_mods, ?:{ *:[f16] }:$src2, 0:{ *:[i1] })
51928 : /*111370*/ /*Scope*/ 58, /*->111429*/
51929 : /*111371*/ OPC_CheckChild0Same, 2,
51930 : /*111373*/ OPC_CheckChild1Same, 1,
51931 : /*111375*/ OPC_CheckPredicate, 0, // Predicate_fminnum_oneuse
51932 : /*111377*/ OPC_MoveParent,
51933 : /*111378*/ OPC_CheckType, MVT::f16,
51934 : /*111380*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
51935 : /*111382*/ OPC_CheckComplexPat, /*CP*/26, /*#*/0, // SelectVOP3Mods_NNaN:$ #3 #4
51936 : /*111385*/ OPC_CheckComplexPat, /*CP*/26, /*#*/1, // SelectVOP3Mods_NNaN:$ #5 #6
51937 : /*111388*/ OPC_CheckComplexPat, /*CP*/26, /*#*/2, // SelectVOP3Mods_NNaN:$ #7 #8
51938 : /*111391*/ OPC_EmitInteger, MVT::i1, 0,
51939 : /*111394*/ OPC_EmitInteger, MVT::i32, 0,
51940 : /*111397*/ OPC_Scope, 14, /*->111413*/ // 2 children in Scope
51941 : /*111399*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_F16), 0,
51942 : MVT::f16, 8/*#Ops*/, 6, 5, 8, 7, 4, 3, 9, 10,
51943 : // Src: (fmaxnum:{ *:[f16] } (fminnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src2, i32:{ *:[i32] }:$src2_mods), (fmaxnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_mods), (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_mods))<<P:Predicate_fmaxnum_oneuse>>)<<P:Predicate_fminnum_oneuse>>, (fminnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_mods), (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_mods))<<P:Predicate_fminnum_oneuse>>) - Complexity = 60
51944 : // Dst: (V_MED3_F16:{ *:[f16] } ?:{ *:[i32] }:$src0_mods, ?:{ *:[f16] }:$src0, ?:{ *:[i32] }:$src1_mods, ?:{ *:[f16] }:$src1, ?:{ *:[i32] }:$src2_mods, ?:{ *:[f16] }:$src2, 0:{ *:[i1] })
51945 : /*111413*/ /*Scope*/ 14, /*->111428*/
51946 : /*111414*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_F16), 0,
51947 : MVT::f16, 8/*#Ops*/, 8, 7, 6, 5, 4, 3, 9, 10,
51948 : // Src: (fmaxnum:{ *:[f16] } (fminnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src2, i32:{ *:[i32] }:$src2_mods), (fmaxnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_mods), (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_mods))<<P:Predicate_fmaxnum_oneuse>>)<<P:Predicate_fminnum_oneuse>>, (fminnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_mods), (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_mods))<<P:Predicate_fminnum_oneuse>>) - Complexity = 60
51949 : // Dst: (V_MED3_F16:{ *:[f16] } ?:{ *:[i32] }:$src0_mods, ?:{ *:[f16] }:$src0, ?:{ *:[i32] }:$src1_mods, ?:{ *:[f16] }:$src1, ?:{ *:[i32] }:$src2_mods, ?:{ *:[f16] }:$src2, 0:{ *:[i1] })
51950 : /*111428*/ 0, /*End of Scope*/
51951 : /*111429*/ /*Scope*/ 40, /*->111470*/
51952 : /*111430*/ OPC_CheckChild0Same, 1,
51953 : /*111432*/ OPC_CheckChild1Same, 2,
51954 : /*111434*/ OPC_CheckPredicate, 0, // Predicate_fminnum_oneuse
51955 : /*111436*/ OPC_MoveParent,
51956 : /*111437*/ OPC_CheckType, MVT::f16,
51957 : /*111439*/ OPC_CheckPatternPredicate, 24, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
51958 : /*111441*/ OPC_CheckComplexPat, /*CP*/26, /*#*/0, // SelectVOP3Mods_NNaN:$ #3 #4
51959 : /*111444*/ OPC_CheckComplexPat, /*CP*/26, /*#*/1, // SelectVOP3Mods_NNaN:$ #5 #6
51960 : /*111447*/ OPC_CheckComplexPat, /*CP*/26, /*#*/2, // SelectVOP3Mods_NNaN:$ #7 #8
51961 : /*111450*/ OPC_EmitInteger, MVT::i1, 0,
51962 : /*111453*/ OPC_EmitInteger, MVT::i32, 0,
51963 : /*111456*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_F16), 0,
51964 : MVT::f16, 8/*#Ops*/, 8, 7, 6, 5, 4, 3, 9, 10,
51965 : // Src: (fmaxnum:{ *:[f16] } (fminnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src2, i32:{ *:[i32] }:$src2_mods), (fmaxnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_mods), (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_mods))<<P:Predicate_fmaxnum_oneuse>>)<<P:Predicate_fminnum_oneuse>>, (fminnum:{ *:[f16] } (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_mods), (VOP3Mods_nnan:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_mods))<<P:Predicate_fminnum_oneuse>>) - Complexity = 60
51966 : // Dst: (V_MED3_F16:{ *:[f16] } ?:{ *:[i32] }:$src0_mods, ?:{ *:[f16] }:$src0, ?:{ *:[i32] }:$src1_mods, ?:{ *:[f16] }:$src1, ?:{ *:[i32] }:$src2_mods, ?:{ *:[f16] }:$src2, 0:{ *:[i1] })
51967 : /*111470*/ 0, /*End of Scope*/
51968 : /*111471*/ 0, /*End of Scope*/
51969 : /*111472*/ /*Scope*/ 76|128,1/*204*/, /*->111678*/
51970 : /*111474*/ OPC_RecordChild0, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
51971 : /*111475*/ OPC_RecordChild1, // #1 = $VOP3Mods:src1:src1_modifiers
51972 : /*111476*/ OPC_SwitchType /*4 cases */, 42, MVT::f32,// ->111521
51973 : /*111479*/ OPC_CheckPatternPredicate, 15, // (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
51974 : /*111481*/ OPC_Scope, 18, /*->111501*/ // 2 children in Scope
51975 : /*111483*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
51976 : /*111486*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
51977 : /*111489*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAX_F32_e64), 0,
51978 : MVT::f32, 6/*#Ops*/, 3, 2, 7, 6, 4, 5,
51979 : // Src: (fmaxnum:{ *:[f32] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers)) - Complexity = -973
51980 : // Dst: (V_MAX_F32_e64:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
51981 : /*111501*/ /*Scope*/ 18, /*->111520*/
51982 : /*111502*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
51983 : /*111505*/ OPC_CheckComplexPat, /*CP*/15, /*#*/1, // SelectVOP3Mods0:$ #4 #5 #6 #7
51984 : /*111508*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAX_F32_e64), 0,
51985 : MVT::f32, 6/*#Ops*/, 5, 4, 3, 2, 6, 7,
51986 : // Src: (fmaxnum:{ *:[f32] } (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -973
51987 : // Dst: (V_MAX_F32_e64:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
51988 : /*111520*/ 0, /*End of Scope*/
51989 : /*111521*/ /*SwitchType*/ 40, MVT::f16,// ->111563
51990 : /*111523*/ OPC_Scope, 18, /*->111543*/ // 2 children in Scope
51991 : /*111525*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
51992 : /*111528*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
51993 : /*111531*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAX_F16_e64), 0,
51994 : MVT::f16, 6/*#Ops*/, 3, 2, 7, 6, 4, 5,
51995 : // Src: (fmaxnum:{ *:[f16] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers)) - Complexity = -973
51996 : // Dst: (V_MAX_F16_e64:{ *:[f16] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
51997 : /*111543*/ /*Scope*/ 18, /*->111562*/
51998 : /*111544*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
51999 : /*111547*/ OPC_CheckComplexPat, /*CP*/15, /*#*/1, // SelectVOP3Mods0:$ #4 #5 #6 #7
52000 : /*111550*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAX_F16_e64), 0,
52001 : MVT::f16, 6/*#Ops*/, 5, 4, 3, 2, 6, 7,
52002 : // Src: (fmaxnum:{ *:[f16] } (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -973
52003 : // Dst: (V_MAX_F16_e64:{ *:[f16] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
52004 : /*111562*/ 0, /*End of Scope*/
52005 : /*111563*/ /*SwitchType*/ 40, MVT::f64,// ->111605
52006 : /*111565*/ OPC_Scope, 18, /*->111585*/ // 2 children in Scope
52007 : /*111567*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
52008 : /*111570*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
52009 : /*111573*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAX_F64), 0,
52010 : MVT::f64, 6/*#Ops*/, 3, 2, 7, 6, 4, 5,
52011 : // Src: (fmaxnum:{ *:[f64] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers)) - Complexity = -973
52012 : // Dst: (V_MAX_F64:{ *:[f64] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
52013 : /*111585*/ /*Scope*/ 18, /*->111604*/
52014 : /*111586*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
52015 : /*111589*/ OPC_CheckComplexPat, /*CP*/15, /*#*/1, // SelectVOP3Mods0:$ #4 #5 #6 #7
52016 : /*111592*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAX_F64), 0,
52017 : MVT::f64, 6/*#Ops*/, 5, 4, 3, 2, 6, 7,
52018 : // Src: (fmaxnum:{ *:[f64] } (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -973
52019 : // Dst: (V_MAX_F64:{ *:[f64] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
52020 : /*111604*/ 0, /*End of Scope*/
52021 : /*111605*/ /*SwitchType*/ 70, MVT::v2f16,// ->111677
52022 : /*111607*/ OPC_Scope, 33, /*->111642*/ // 2 children in Scope
52023 : /*111609*/ OPC_CheckComplexPat, /*CP*/0, /*#*/0, // SelectVOP3PMods0:$ #2 #3 #4
52024 : /*111612*/ OPC_CheckComplexPat, /*CP*/1, /*#*/1, // SelectVOP3PMods:$ #5 #6
52025 : /*111615*/ OPC_EmitInteger, MVT::i32, 0,
52026 : /*111618*/ OPC_EmitInteger, MVT::i32, 0,
52027 : /*111621*/ OPC_EmitInteger, MVT::i32, 0,
52028 : /*111624*/ OPC_EmitInteger, MVT::i32, 0,
52029 : /*111627*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_PK_MAX_F16), 0,
52030 : MVT::v2f16, 9/*#Ops*/, 3, 2, 6, 5, 4, 7, 8, 9, 10,
52031 : // Src: (fmaxnum:{ *:[v2f16] } (VOP3PMods0:{ *:[v2f16] } v2f16:{ *:[v2f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3PMods:{ *:[v2f16] } v2f16:{ *:[v2f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers)) - Complexity = -976
52032 : // Dst: (V_PK_MAX_F16:{ *:[v2f16] } i32:{ *:[i32] }:$src0_modifiers, v2f16:{ *:[v2f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, v2f16:{ *:[v2f16] }:$src1, i1:{ *:[i1] }:$clamp)
52033 : /*111642*/ /*Scope*/ 33, /*->111676*/
52034 : /*111643*/ OPC_CheckComplexPat, /*CP*/1, /*#*/0, // SelectVOP3PMods:$ #2 #3
52035 : /*111646*/ OPC_CheckComplexPat, /*CP*/0, /*#*/1, // SelectVOP3PMods0:$ #4 #5 #6
52036 : /*111649*/ OPC_EmitInteger, MVT::i32, 0,
52037 : /*111652*/ OPC_EmitInteger, MVT::i32, 0,
52038 : /*111655*/ OPC_EmitInteger, MVT::i32, 0,
52039 : /*111658*/ OPC_EmitInteger, MVT::i32, 0,
52040 : /*111661*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_PK_MAX_F16), 0,
52041 : MVT::v2f16, 9/*#Ops*/, 5, 4, 3, 2, 6, 7, 8, 9, 10,
52042 : // Src: (fmaxnum:{ *:[v2f16] } (VOP3PMods:{ *:[v2f16] } v2f16:{ *:[v2f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3PMods0:{ *:[v2f16] } v2f16:{ *:[v2f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp)) - Complexity = -976
52043 : // Dst: (V_PK_MAX_F16:{ *:[v2f16] } i32:{ *:[i32] }:$src0_modifiers, v2f16:{ *:[v2f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, v2f16:{ *:[v2f16] }:$src1, i1:{ *:[i1] }:$clamp)
52044 : /*111676*/ 0, /*End of Scope*/
52045 : /*111677*/ 0, // EndSwitchType
52046 : /*111678*/ 0, /*End of Scope*/
52047 : /*111679*/ /*SwitchOpcode*/ 53, TARGET_VAL(AMDGPUISD::FDOT2),// ->111735
52048 : /*111682*/ OPC_RecordChild0, // #0 = $VOP3PMods0:src0:src0_modifiers
52049 : /*111683*/ OPC_CheckChild0Type, MVT::v2f16,
52050 : /*111685*/ OPC_RecordChild1, // #1 = $VOP3PMods:src1:src1_modifiers
52051 : /*111686*/ OPC_RecordChild2, // #2 = $VOP3PMods:src2:src2_modifiers
52052 : /*111687*/ OPC_RecordChild3, // #3 = $clamp
52053 : /*111688*/ OPC_CheckChild3Type, MVT::i1,
52054 : /*111690*/ OPC_CheckType, MVT::f32,
52055 : /*111692*/ OPC_CheckPatternPredicate, 0, // (Subtarget->hasDLInsts()) && (true)
52056 : /*111694*/ OPC_CheckComplexPat, /*CP*/0, /*#*/0, // SelectVOP3PMods0:$ #4 #5 #6
52057 : /*111697*/ OPC_CheckComplexPat, /*CP*/1, /*#*/1, // SelectVOP3PMods:$ #7 #8
52058 : /*111700*/ OPC_CheckComplexPat, /*CP*/1, /*#*/2, // SelectVOP3PMods:$ #9 #10
52059 : /*111703*/ OPC_EmitNodeXForm, 2, 3, // as_i1imm
52060 : /*111706*/ OPC_EmitInteger, MVT::i32, 0,
52061 : /*111709*/ OPC_EmitInteger, MVT::i32, 0,
52062 : /*111712*/ OPC_EmitInteger, MVT::i32, 0,
52063 : /*111715*/ OPC_EmitInteger, MVT::i32, 0,
52064 : /*111718*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DOT2_F32_F16), 0,
52065 : MVT::f32, 11/*#Ops*/, 5, 4, 8, 7, 10, 9, 11, 12, 13, 14, 15,
52066 : // Src: (AMDGPUfdot2:{ *:[f32] } (VOP3PMods0:{ *:[v2f16] } v2f16:{ *:[v2f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3PMods:{ *:[v2f16] } v2f16:{ *:[v2f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3PMods:{ *:[f32] } f32:{ *:[f32] }:$src2, i32:{ *:[i32] }:$src2_modifiers), i1:{ *:[i1] }:$clamp) - Complexity = 33
52067 : // Dst: (V_DOT2_F32_F16:{ *:[f32] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[v2f16] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[v2f16] }:$src1, ?:{ *:[i32] }:$src2_modifiers, ?:{ *:[f32] }:$src2, (as_i1imm:{ *:[i1] } ?:{ *:[i1] }:$clamp))
52068 : /*111735*/ /*SwitchOpcode*/ 24|128,1/*152*/, TARGET_VAL(ISD::FMA),// ->111891
52069 : /*111739*/ OPC_RecordChild0, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
52070 : /*111740*/ OPC_RecordChild1, // #1 = $VOP3Mods:src1:src1_modifiers
52071 : /*111741*/ OPC_RecordChild2, // #2 = $VOP3NoMods:src2
52072 : /*111742*/ OPC_SwitchType /*4 cases */, 55, MVT::f32,// ->111800
52073 : /*111745*/ OPC_Scope, 28, /*->111775*/ // 2 children in Scope
52074 : /*111747*/ OPC_CheckPatternPredicate, 28, // (Subtarget->hasDLInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
52075 : /*111749*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #3 #4 #5 #6
52076 : /*111752*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #7 #8
52077 : /*111755*/ OPC_CheckComplexPat, /*CP*/27, /*#*/2, // SelectVOP3NoMods:$ #9
52078 : /*111758*/ OPC_EmitInteger, MVT::i32, 0,
52079 : /*111761*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_FMAC_F32_e64), 0,
52080 : MVT::f32, 8/*#Ops*/, 4, 3, 8, 7, 10, 9, 5, 6,
52081 : // Src: (fma:{ *:[f32] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3NoMods:{ *:[f32] } f32:{ *:[f32] }:$src2)) - Complexity = 33
52082 : // Dst: (V_FMAC_F32_e64:{ *:[f32] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f32] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f32] }:$src1, 0:{ *:[i32] }, ?:{ *:[f32] }:$src2, ?:{ *:[i1] }:$clamp, ?:{ *:[i32] }:$omod)
52083 : /*111775*/ /*Scope*/ 23, /*->111799*/
52084 : /*111776*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #3 #4 #5 #6
52085 : /*111779*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #7 #8
52086 : /*111782*/ OPC_CheckComplexPat, /*CP*/16, /*#*/2, // SelectVOP3Mods:$ #9 #10
52087 : /*111785*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_FMA_F32), 0,
52088 : MVT::f32, 8/*#Ops*/, 4, 3, 8, 7, 10, 9, 5, 6,
52089 : // Src: (fma:{ *:[f32] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src2, i32:{ *:[i32] }:$src2_modifiers)) - Complexity = -964
52090 : // Dst: (V_FMA_F32:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src2_modifiers, f32:{ *:[f32] }:$src2, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
52091 : /*111799*/ 0, /*End of Scope*/
52092 : /*111800*/ /*SwitchType*/ 23, MVT::f64,// ->111825
52093 : /*111802*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #3 #4 #5 #6
52094 : /*111805*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #7 #8
52095 : /*111808*/ OPC_CheckComplexPat, /*CP*/16, /*#*/2, // SelectVOP3Mods:$ #9 #10
52096 : /*111811*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_FMA_F64), 0,
52097 : MVT::f64, 8/*#Ops*/, 4, 3, 8, 7, 10, 9, 5, 6,
52098 : // Src: (fma:{ *:[f64] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src2, i32:{ *:[i32] }:$src2_modifiers)) - Complexity = -964
52099 : // Dst: (V_FMA_F64:{ *:[f64] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src2_modifiers, f64:{ *:[f64] }:$src2, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
52100 : /*111825*/ /*SwitchType*/ 23, MVT::f16,// ->111850
52101 : /*111827*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #3 #4 #5 #6
52102 : /*111830*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #7 #8
52103 : /*111833*/ OPC_CheckComplexPat, /*CP*/16, /*#*/2, // SelectVOP3Mods:$ #9 #10
52104 : /*111836*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_FMA_F16), 0,
52105 : MVT::f16, 8/*#Ops*/, 4, 3, 8, 7, 10, 9, 5, 6,
52106 : // Src: (fma:{ *:[f16] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src2, i32:{ *:[i32] }:$src2_modifiers)) - Complexity = -964
52107 : // Dst: (V_FMA_F16:{ *:[f16] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src2_modifiers, f16:{ *:[f16] }:$src2, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
52108 : /*111850*/ /*SwitchType*/ 38, MVT::v2f16,// ->111890
52109 : /*111852*/ OPC_CheckComplexPat, /*CP*/0, /*#*/0, // SelectVOP3PMods0:$ #3 #4 #5
52110 : /*111855*/ OPC_CheckComplexPat, /*CP*/1, /*#*/1, // SelectVOP3PMods:$ #6 #7
52111 : /*111858*/ OPC_CheckComplexPat, /*CP*/1, /*#*/2, // SelectVOP3PMods:$ #8 #9
52112 : /*111861*/ OPC_EmitInteger, MVT::i32, 0,
52113 : /*111864*/ OPC_EmitInteger, MVT::i32, 0,
52114 : /*111867*/ OPC_EmitInteger, MVT::i32, 0,
52115 : /*111870*/ OPC_EmitInteger, MVT::i32, 0,
52116 : /*111873*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_PK_FMA_F16), 0,
52117 : MVT::v2f16, 11/*#Ops*/, 4, 3, 7, 6, 9, 8, 5, 10, 11, 12, 13,
52118 : // Src: (fma:{ *:[v2f16] } (VOP3PMods0:{ *:[v2f16] } v2f16:{ *:[v2f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3PMods:{ *:[v2f16] } v2f16:{ *:[v2f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3PMods:{ *:[v2f16] } v2f16:{ *:[v2f16] }:$src2, i32:{ *:[i32] }:$src2_modifiers)) - Complexity = -967
52119 : // Dst: (V_PK_FMA_F16:{ *:[v2f16] } i32:{ *:[i32] }:$src0_modifiers, v2f16:{ *:[v2f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, v2f16:{ *:[v2f16] }:$src1, i32:{ *:[i32] }:$src2_modifiers, v2f16:{ *:[v2f16] }:$src2, i1:{ *:[i1] }:$clamp)
52120 : /*111890*/ 0, // EndSwitchType
52121 : /*111891*/ /*SwitchOpcode*/ 20|128,1/*148*/, TARGET_VAL(ISD::FP_ROUND),// ->112043
52122 : /*111895*/ OPC_Scope, 109, /*->112006*/ // 2 children in Scope
52123 : /*111897*/ OPC_MoveChild0,
52124 : /*111898*/ OPC_SwitchOpcode /*2 cases */, 50, TARGET_VAL(ISD::FMAD),// ->111952
52125 : /*111902*/ OPC_RecordChild0, // #0 = $VOP3PMadMixMods:src0:src0_modifiers
52126 : /*111903*/ OPC_RecordChild1, // #1 = $VOP3PMadMixMods:src1:src1_modifiers
52127 : /*111904*/ OPC_RecordChild2, // #2 = $VOP3PMadMixMods:src2:src2_modifiers
52128 : /*111905*/ OPC_CheckType, MVT::f32,
52129 : /*111907*/ OPC_MoveParent,
52130 : /*111908*/ OPC_CheckType, MVT::f16,
52131 : /*111910*/ OPC_CheckPatternPredicate, 29, // (Subtarget->hasMadMixInsts()) && (true)
52132 : /*111912*/ OPC_CheckComplexPat, /*CP*/28, /*#*/0, // SelectVOP3PMadMixMods:$ #3 #4
52133 : /*111915*/ OPC_CheckComplexPat, /*CP*/28, /*#*/1, // SelectVOP3PMadMixMods:$ #5 #6
52134 : /*111918*/ OPC_CheckComplexPat, /*CP*/28, /*#*/2, // SelectVOP3PMadMixMods:$ #7 #8
52135 : /*111921*/ OPC_EmitInteger, MVT::i1, 0,
52136 : /*111924*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
52137 : MVT::i32, 0/*#Ops*/, // Results = #10
52138 : /*111930*/ OPC_EmitInteger, MVT::i32, 0,
52139 : /*111933*/ OPC_EmitInteger, MVT::i32, 0,
52140 : /*111936*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAD_MIXLO_F16), 0,
52141 : MVT::f16, 10/*#Ops*/, 4, 3, 6, 5, 8, 7, 9, 10, 11, 12,
52142 : // Src: (fpround:{ *:[f16] } (fmad:{ *:[f32] } (VOP3PMadMixMods:{ *:[f32] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3PMadMixMods:{ *:[f32] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3PMadMixMods:{ *:[f32] } f16:{ *:[f16] }:$src2, i32:{ *:[i32] }:$src2_modifiers))) - Complexity = 33
52143 : // Dst: (V_MAD_MIXLO_F16:{ *:[f16] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f16] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f16] }:$src1, ?:{ *:[i32] }:$src2_modifiers, ?:{ *:[f16] }:$src2, 0:{ *:[i1] }, (IMPLICIT_DEF:{ *:[i32] }))
52144 : /*111952*/ /*SwitchOpcode*/ 50, TARGET_VAL(ISD::FMA),// ->112005
52145 : /*111955*/ OPC_RecordChild0, // #0 = $VOP3PMadMixMods:src0:src0_modifiers
52146 : /*111956*/ OPC_RecordChild1, // #1 = $VOP3PMadMixMods:src1:src1_modifiers
52147 : /*111957*/ OPC_RecordChild2, // #2 = $VOP3PMadMixMods:src2:src2_modifiers
52148 : /*111958*/ OPC_CheckType, MVT::f32,
52149 : /*111960*/ OPC_MoveParent,
52150 : /*111961*/ OPC_CheckType, MVT::f16,
52151 : /*111963*/ OPC_CheckPatternPredicate, 30, // (Subtarget->hasFmaMixInsts()) && (true)
52152 : /*111965*/ OPC_CheckComplexPat, /*CP*/28, /*#*/0, // SelectVOP3PMadMixMods:$ #3 #4
52153 : /*111968*/ OPC_CheckComplexPat, /*CP*/28, /*#*/1, // SelectVOP3PMadMixMods:$ #5 #6
52154 : /*111971*/ OPC_CheckComplexPat, /*CP*/28, /*#*/2, // SelectVOP3PMadMixMods:$ #7 #8
52155 : /*111974*/ OPC_EmitInteger, MVT::i1, 0,
52156 : /*111977*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
52157 : MVT::i32, 0/*#Ops*/, // Results = #10
52158 : /*111983*/ OPC_EmitInteger, MVT::i32, 0,
52159 : /*111986*/ OPC_EmitInteger, MVT::i32, 0,
52160 : /*111989*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_FMA_MIXLO_F16), 0,
52161 : MVT::f16, 10/*#Ops*/, 4, 3, 6, 5, 8, 7, 9, 10, 11, 12,
52162 : // Src: (fpround:{ *:[f16] } (fma:{ *:[f32] } (VOP3PMadMixMods:{ *:[f32] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3PMadMixMods:{ *:[f32] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3PMadMixMods:{ *:[f32] } f16:{ *:[f16] }:$src2, i32:{ *:[i32] }:$src2_modifiers))) - Complexity = 33
52163 : // Dst: (V_FMA_MIXLO_F16:{ *:[f16] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f16] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f16] }:$src1, ?:{ *:[i32] }:$src2_modifiers, ?:{ *:[f16] }:$src2, 0:{ *:[i1] }, (IMPLICIT_DEF:{ *:[i32] }))
52164 : /*112005*/ 0, // EndSwitchOpcode
52165 : /*112006*/ /*Scope*/ 35, /*->112042*/
52166 : /*112007*/ OPC_RecordChild0, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
52167 : /*112008*/ OPC_SwitchType /*2 cases */, 15, MVT::f16,// ->112026
52168 : /*112011*/ OPC_CheckChild0Type, MVT::f32,
52169 : /*112013*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
52170 : /*112016*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_F16_F32_e64), 0,
52171 : MVT::f16, 4/*#Ops*/, 2, 1, 3, 4,
52172 : // Src: (fpround:{ *:[f16] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
52173 : // Dst: (V_CVT_F16_F32_e64:{ *:[f16] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
52174 : /*112026*/ /*SwitchType*/ 13, MVT::f32,// ->112041
52175 : /*112028*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
52176 : /*112031*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_F32_F64_e64), 0,
52177 : MVT::f32, 4/*#Ops*/, 2, 1, 3, 4,
52178 : // Src: (fpround:{ *:[f32] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
52179 : // Dst: (V_CVT_F32_F64_e64:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
52180 : /*112041*/ 0, // EndSwitchType
52181 : /*112042*/ 0, /*End of Scope*/
52182 : /*112043*/ /*SwitchOpcode*/ 71, TARGET_VAL(AMDGPUISD::FMAD_FTZ),// ->112117
52183 : /*112046*/ OPC_RecordChild0, // #0 = $VOP3Mods:src0:src0_mod
52184 : /*112047*/ OPC_RecordChild1, // #1 = $VOP3Mods:src1:src1_mod
52185 : /*112048*/ OPC_RecordChild2, // #2 = $VOP3Mods:src2:src2_mod
52186 : /*112049*/ OPC_SwitchType /*2 cases */, 31, MVT::f32,// ->112083
52187 : /*112052*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
52188 : /*112054*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #3 #4
52189 : /*112057*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #5 #6
52190 : /*112060*/ OPC_CheckComplexPat, /*CP*/16, /*#*/2, // SelectVOP3Mods:$ #7 #8
52191 : /*112063*/ OPC_EmitInteger, MVT::i1, 0,
52192 : /*112066*/ OPC_EmitInteger, MVT::i32, 0,
52193 : /*112069*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAD_F32), 0,
52194 : MVT::f32, 8/*#Ops*/, 4, 3, 6, 5, 8, 7, 9, 10,
52195 : // Src: (AMDGPUfmad_ftz:{ *:[f32] } (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_mod), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_mod), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src2, i32:{ *:[i32] }:$src2_mod)) - Complexity = 30
52196 : // Dst: (V_MAD_F32:{ *:[f32] } ?:{ *:[i32] }:$src0_mod, ?:{ *:[f32] }:$src0, ?:{ *:[i32] }:$src1_mod, ?:{ *:[f32] }:$src1, ?:{ *:[i32] }:$src2_mod, ?:{ *:[f32] }:$src2, 0:{ *:[i1] }, 0:{ *:[i32] })
52197 : /*112083*/ /*SwitchType*/ 31, MVT::f16,// ->112116
52198 : /*112085*/ OPC_CheckPatternPredicate, 31, // (Subtarget->has16BitInsts()) && (true)
52199 : /*112087*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #3 #4
52200 : /*112090*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #5 #6
52201 : /*112093*/ OPC_CheckComplexPat, /*CP*/16, /*#*/2, // SelectVOP3Mods:$ #7 #8
52202 : /*112096*/ OPC_EmitInteger, MVT::i1, 0,
52203 : /*112099*/ OPC_EmitInteger, MVT::i32, 0,
52204 : /*112102*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAD_F16), 0,
52205 : MVT::f16, 8/*#Ops*/, 4, 3, 6, 5, 8, 7, 9, 10,
52206 : // Src: (AMDGPUfmad_ftz:{ *:[f16] } (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_mod), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_mod), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src2, i32:{ *:[i32] }:$src2_mod)) - Complexity = 30
52207 : // Dst: (V_MAD_F16:{ *:[f16] } ?:{ *:[i32] }:$src0_mod, ?:{ *:[f16] }:$src0, ?:{ *:[i32] }:$src1_mod, ?:{ *:[f16] }:$src1, ?:{ *:[i32] }:$src2_mod, ?:{ *:[f16] }:$src2, 0:{ *:[i1] }, 0:{ *:[i32] })
52208 : /*112116*/ 0, // EndSwitchType
52209 : /*112117*/ /*SwitchOpcode*/ 39|128,10/*1319*/, TARGET_VAL(AMDGPUISD::TBUFFER_LOAD_FORMAT_D16),// ->113440
52210 : /*112121*/ OPC_RecordMemRef,
52211 : /*112122*/ OPC_RecordNode, // #0 = 'SItbuffer_load_d16' chained node
52212 : /*112123*/ OPC_RecordChild1, // #1 = $rsrc
52213 : /*112124*/ OPC_Scope, 67|128,1/*195*/, /*->112322*/ // 6 children in Scope
52214 : /*112127*/ OPC_CheckChild2Integer, 0,
52215 : /*112129*/ OPC_Scope, 94, /*->112225*/ // 2 children in Scope
52216 : /*112131*/ OPC_CheckChild3Integer, 0,
52217 : /*112133*/ OPC_RecordChild4, // #2 = $soffset
52218 : /*112134*/ OPC_RecordChild5, // #3 = $offset
52219 : /*112135*/ OPC_MoveChild5,
52220 : /*112136*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52221 : /*112139*/ OPC_MoveParent,
52222 : /*112140*/ OPC_RecordChild6, // #4 = $format
52223 : /*112141*/ OPC_MoveChild6,
52224 : /*112142*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52225 : /*112145*/ OPC_MoveParent,
52226 : /*112146*/ OPC_RecordChild7, // #5 = $cachepolicy
52227 : /*112147*/ OPC_MoveChild7,
52228 : /*112148*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52229 : /*112151*/ OPC_MoveParent,
52230 : /*112152*/ OPC_MoveChild, 8,
52231 : /*112154*/ OPC_CheckInteger, 0,
52232 : /*112156*/ OPC_MoveParent,
52233 : /*112157*/ OPC_CheckType, MVT::f16,
52234 : /*112159*/ OPC_Scope, 31, /*->112192*/ // 2 children in Scope
52235 : /*112161*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
52236 : /*112163*/ OPC_EmitMergeInputChains1_0,
52237 : /*112164*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
52238 : /*112167*/ OPC_EmitNodeXForm, 4, 4, // as_i8imm
52239 : /*112170*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
52240 : /*112173*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
52241 : /*112176*/ OPC_EmitInteger, MVT::i1, 0,
52242 : /*112179*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_D16_X_gfx80_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
52243 : MVT::f16, 7/*#Ops*/, 1, 2, 6, 7, 8, 9, 10,
52244 : // Src: (SItbuffer_load_d16:{ *:[f16] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 27
52245 : // Dst: (TBUFFER_LOAD_FORMAT_D16_X_gfx80_OFFSET:{ *:[f16] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
52246 : /*112192*/ /*Scope*/ 31, /*->112224*/
52247 : /*112193*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
52248 : /*112195*/ OPC_EmitMergeInputChains1_0,
52249 : /*112196*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
52250 : /*112199*/ OPC_EmitNodeXForm, 4, 4, // as_i8imm
52251 : /*112202*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
52252 : /*112205*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
52253 : /*112208*/ OPC_EmitInteger, MVT::i1, 0,
52254 : /*112211*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_D16_X_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
52255 : MVT::f16, 7/*#Ops*/, 1, 2, 6, 7, 8, 9, 10,
52256 : // Src: (SItbuffer_load_d16:{ *:[f16] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 27
52257 : // Dst: (TBUFFER_LOAD_FORMAT_D16_X_OFFSET:{ *:[f16] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
52258 : /*112224*/ 0, /*End of Scope*/
52259 : /*112225*/ /*Scope*/ 95, /*->112321*/
52260 : /*112226*/ OPC_RecordChild3, // #2 = $voffset
52261 : /*112227*/ OPC_RecordChild4, // #3 = $soffset
52262 : /*112228*/ OPC_RecordChild5, // #4 = $offset
52263 : /*112229*/ OPC_MoveChild5,
52264 : /*112230*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52265 : /*112233*/ OPC_MoveParent,
52266 : /*112234*/ OPC_RecordChild6, // #5 = $format
52267 : /*112235*/ OPC_MoveChild6,
52268 : /*112236*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52269 : /*112239*/ OPC_MoveParent,
52270 : /*112240*/ OPC_RecordChild7, // #6 = $cachepolicy
52271 : /*112241*/ OPC_MoveChild7,
52272 : /*112242*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52273 : /*112245*/ OPC_MoveParent,
52274 : /*112246*/ OPC_MoveChild, 8,
52275 : /*112248*/ OPC_CheckInteger, 0,
52276 : /*112250*/ OPC_MoveParent,
52277 : /*112251*/ OPC_CheckType, MVT::f16,
52278 : /*112253*/ OPC_Scope, 32, /*->112287*/ // 2 children in Scope
52279 : /*112255*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
52280 : /*112257*/ OPC_EmitMergeInputChains1_0,
52281 : /*112258*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
52282 : /*112261*/ OPC_EmitNodeXForm, 4, 5, // as_i8imm
52283 : /*112264*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
52284 : /*112267*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
52285 : /*112270*/ OPC_EmitInteger, MVT::i1, 0,
52286 : /*112273*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_D16_X_gfx80_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
52287 : MVT::f16, 8/*#Ops*/, 2, 1, 3, 7, 8, 9, 10, 11,
52288 : // Src: (SItbuffer_load_d16:{ *:[f16] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 22
52289 : // Dst: (TBUFFER_LOAD_FORMAT_D16_X_gfx80_OFFEN:{ *:[f16] } ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
52290 : /*112287*/ /*Scope*/ 32, /*->112320*/
52291 : /*112288*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
52292 : /*112290*/ OPC_EmitMergeInputChains1_0,
52293 : /*112291*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
52294 : /*112294*/ OPC_EmitNodeXForm, 4, 5, // as_i8imm
52295 : /*112297*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
52296 : /*112300*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
52297 : /*112303*/ OPC_EmitInteger, MVT::i1, 0,
52298 : /*112306*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_D16_X_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
52299 : MVT::f16, 8/*#Ops*/, 2, 1, 3, 7, 8, 9, 10, 11,
52300 : // Src: (SItbuffer_load_d16:{ *:[f16] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 22
52301 : // Dst: (TBUFFER_LOAD_FORMAT_D16_X_OFFEN:{ *:[f16] } ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
52302 : /*112320*/ 0, /*End of Scope*/
52303 : /*112321*/ 0, /*End of Scope*/
52304 : /*112322*/ /*Scope*/ 111|128,1/*239*/, /*->112563*/
52305 : /*112324*/ OPC_RecordChild2, // #2 = $vindex
52306 : /*112325*/ OPC_Scope, 97, /*->112424*/ // 2 children in Scope
52307 : /*112327*/ OPC_CheckChild3Integer, 0,
52308 : /*112329*/ OPC_RecordChild4, // #3 = $soffset
52309 : /*112330*/ OPC_RecordChild5, // #4 = $offset
52310 : /*112331*/ OPC_MoveChild5,
52311 : /*112332*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52312 : /*112335*/ OPC_MoveParent,
52313 : /*112336*/ OPC_RecordChild6, // #5 = $format
52314 : /*112337*/ OPC_MoveChild6,
52315 : /*112338*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52316 : /*112341*/ OPC_MoveParent,
52317 : /*112342*/ OPC_RecordChild7, // #6 = $cachepolicy
52318 : /*112343*/ OPC_MoveChild7,
52319 : /*112344*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52320 : /*112347*/ OPC_MoveParent,
52321 : /*112348*/ OPC_MoveChild, 8,
52322 : /*112350*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52323 : /*112353*/ OPC_MoveParent,
52324 : /*112354*/ OPC_CheckType, MVT::f16,
52325 : /*112356*/ OPC_Scope, 32, /*->112390*/ // 2 children in Scope
52326 : /*112358*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
52327 : /*112360*/ OPC_EmitMergeInputChains1_0,
52328 : /*112361*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
52329 : /*112364*/ OPC_EmitNodeXForm, 4, 5, // as_i8imm
52330 : /*112367*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
52331 : /*112370*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
52332 : /*112373*/ OPC_EmitInteger, MVT::i1, 0,
52333 : /*112376*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_D16_X_gfx80_IDXEN), 0|OPFL_Chain|OPFL_MemRefs,
52334 : MVT::f16, 8/*#Ops*/, 2, 1, 3, 7, 8, 9, 10, 11,
52335 : // Src: (SItbuffer_load_d16:{ *:[f16] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 20
52336 : // Dst: (TBUFFER_LOAD_FORMAT_D16_X_gfx80_IDXEN:{ *:[f16] } ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
52337 : /*112390*/ /*Scope*/ 32, /*->112423*/
52338 : /*112391*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
52339 : /*112393*/ OPC_EmitMergeInputChains1_0,
52340 : /*112394*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
52341 : /*112397*/ OPC_EmitNodeXForm, 4, 5, // as_i8imm
52342 : /*112400*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
52343 : /*112403*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
52344 : /*112406*/ OPC_EmitInteger, MVT::i1, 0,
52345 : /*112409*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_D16_X_IDXEN), 0|OPFL_Chain|OPFL_MemRefs,
52346 : MVT::f16, 8/*#Ops*/, 2, 1, 3, 7, 8, 9, 10, 11,
52347 : // Src: (SItbuffer_load_d16:{ *:[f16] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 20
52348 : // Dst: (TBUFFER_LOAD_FORMAT_D16_X_IDXEN:{ *:[f16] } ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
52349 : /*112423*/ 0, /*End of Scope*/
52350 : /*112424*/ /*Scope*/ 8|128,1/*136*/, /*->112562*/
52351 : /*112426*/ OPC_RecordChild3, // #3 = $voffset
52352 : /*112427*/ OPC_RecordChild4, // #4 = $soffset
52353 : /*112428*/ OPC_RecordChild5, // #5 = $offset
52354 : /*112429*/ OPC_MoveChild5,
52355 : /*112430*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52356 : /*112433*/ OPC_MoveParent,
52357 : /*112434*/ OPC_RecordChild6, // #6 = $format
52358 : /*112435*/ OPC_MoveChild6,
52359 : /*112436*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52360 : /*112439*/ OPC_MoveParent,
52361 : /*112440*/ OPC_RecordChild7, // #7 = $cachepolicy
52362 : /*112441*/ OPC_MoveChild7,
52363 : /*112442*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52364 : /*112445*/ OPC_MoveParent,
52365 : /*112446*/ OPC_MoveChild, 8,
52366 : /*112448*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52367 : /*112451*/ OPC_MoveParent,
52368 : /*112452*/ OPC_CheckType, MVT::f16,
52369 : /*112454*/ OPC_Scope, 52, /*->112508*/ // 2 children in Scope
52370 : /*112456*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
52371 : /*112458*/ OPC_EmitMergeInputChains1_0,
52372 : /*112459*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
52373 : /*112462*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
52374 : /*112465*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
52375 : /*112468*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
52376 : MVT::i64, 5/*#Ops*/, 8, 2, 9, 3, 10, // Results = #11
52377 : /*112479*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
52378 : /*112482*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
52379 : /*112485*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
52380 : /*112488*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
52381 : /*112491*/ OPC_EmitInteger, MVT::i1, 0,
52382 : /*112494*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_D16_X_gfx80_BOTHEN), 0|OPFL_Chain|OPFL_MemRefs,
52383 : MVT::f16, 8/*#Ops*/, 11, 1, 4, 12, 13, 14, 15, 16,
52384 : // Src: (SItbuffer_load_d16:{ *:[f16] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 15
52385 : // Dst: (TBUFFER_LOAD_FORMAT_D16_X_gfx80_BOTHEN:{ *:[f16] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
52386 : /*112508*/ /*Scope*/ 52, /*->112561*/
52387 : /*112509*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
52388 : /*112511*/ OPC_EmitMergeInputChains1_0,
52389 : /*112512*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
52390 : /*112515*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
52391 : /*112518*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
52392 : /*112521*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
52393 : MVT::i64, 5/*#Ops*/, 8, 2, 9, 3, 10, // Results = #11
52394 : /*112532*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
52395 : /*112535*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
52396 : /*112538*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
52397 : /*112541*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
52398 : /*112544*/ OPC_EmitInteger, MVT::i1, 0,
52399 : /*112547*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_D16_X_BOTHEN), 0|OPFL_Chain|OPFL_MemRefs,
52400 : MVT::f16, 8/*#Ops*/, 11, 1, 4, 12, 13, 14, 15, 16,
52401 : // Src: (SItbuffer_load_d16:{ *:[f16] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 15
52402 : // Dst: (TBUFFER_LOAD_FORMAT_D16_X_BOTHEN:{ *:[f16] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
52403 : /*112561*/ 0, /*End of Scope*/
52404 : /*112562*/ 0, /*End of Scope*/
52405 : /*112563*/ /*Scope*/ 67|128,1/*195*/, /*->112760*/
52406 : /*112565*/ OPC_CheckChild2Integer, 0,
52407 : /*112567*/ OPC_Scope, 94, /*->112663*/ // 2 children in Scope
52408 : /*112569*/ OPC_CheckChild3Integer, 0,
52409 : /*112571*/ OPC_RecordChild4, // #2 = $soffset
52410 : /*112572*/ OPC_RecordChild5, // #3 = $offset
52411 : /*112573*/ OPC_MoveChild5,
52412 : /*112574*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52413 : /*112577*/ OPC_MoveParent,
52414 : /*112578*/ OPC_RecordChild6, // #4 = $format
52415 : /*112579*/ OPC_MoveChild6,
52416 : /*112580*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52417 : /*112583*/ OPC_MoveParent,
52418 : /*112584*/ OPC_RecordChild7, // #5 = $cachepolicy
52419 : /*112585*/ OPC_MoveChild7,
52420 : /*112586*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52421 : /*112589*/ OPC_MoveParent,
52422 : /*112590*/ OPC_MoveChild, 8,
52423 : /*112592*/ OPC_CheckInteger, 0,
52424 : /*112594*/ OPC_MoveParent,
52425 : /*112595*/ OPC_SwitchType /*2 cases */, 31, MVT::v2i32,// ->112629
52426 : /*112598*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
52427 : /*112600*/ OPC_EmitMergeInputChains1_0,
52428 : /*112601*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
52429 : /*112604*/ OPC_EmitNodeXForm, 4, 4, // as_i8imm
52430 : /*112607*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
52431 : /*112610*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
52432 : /*112613*/ OPC_EmitInteger, MVT::i1, 0,
52433 : /*112616*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
52434 : MVT::v2i32, 7/*#Ops*/, 1, 2, 6, 7, 8, 9, 10,
52435 : // Src: (SItbuffer_load_d16:{ *:[v2i32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 27
52436 : // Dst: (TBUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFSET:{ *:[v2i32] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
52437 : /*112629*/ /*SwitchType*/ 31, MVT::v4i32,// ->112662
52438 : /*112631*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
52439 : /*112633*/ OPC_EmitMergeInputChains1_0,
52440 : /*112634*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
52441 : /*112637*/ OPC_EmitNodeXForm, 4, 4, // as_i8imm
52442 : /*112640*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
52443 : /*112643*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
52444 : /*112646*/ OPC_EmitInteger, MVT::i1, 0,
52445 : /*112649*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
52446 : MVT::v4i32, 7/*#Ops*/, 1, 2, 6, 7, 8, 9, 10,
52447 : // Src: (SItbuffer_load_d16:{ *:[v4i32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 27
52448 : // Dst: (TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFSET:{ *:[v4i32] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
52449 : /*112662*/ 0, // EndSwitchType
52450 : /*112663*/ /*Scope*/ 95, /*->112759*/
52451 : /*112664*/ OPC_RecordChild3, // #2 = $voffset
52452 : /*112665*/ OPC_RecordChild4, // #3 = $soffset
52453 : /*112666*/ OPC_RecordChild5, // #4 = $offset
52454 : /*112667*/ OPC_MoveChild5,
52455 : /*112668*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52456 : /*112671*/ OPC_MoveParent,
52457 : /*112672*/ OPC_RecordChild6, // #5 = $format
52458 : /*112673*/ OPC_MoveChild6,
52459 : /*112674*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52460 : /*112677*/ OPC_MoveParent,
52461 : /*112678*/ OPC_RecordChild7, // #6 = $cachepolicy
52462 : /*112679*/ OPC_MoveChild7,
52463 : /*112680*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52464 : /*112683*/ OPC_MoveParent,
52465 : /*112684*/ OPC_MoveChild, 8,
52466 : /*112686*/ OPC_CheckInteger, 0,
52467 : /*112688*/ OPC_MoveParent,
52468 : /*112689*/ OPC_SwitchType /*2 cases */, 32, MVT::v2i32,// ->112724
52469 : /*112692*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
52470 : /*112694*/ OPC_EmitMergeInputChains1_0,
52471 : /*112695*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
52472 : /*112698*/ OPC_EmitNodeXForm, 4, 5, // as_i8imm
52473 : /*112701*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
52474 : /*112704*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
52475 : /*112707*/ OPC_EmitInteger, MVT::i1, 0,
52476 : /*112710*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
52477 : MVT::v2i32, 8/*#Ops*/, 2, 1, 3, 7, 8, 9, 10, 11,
52478 : // Src: (SItbuffer_load_d16:{ *:[v2i32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 22
52479 : // Dst: (TBUFFER_LOAD_FORMAT_D16_XY_gfx80_OFFEN:{ *:[v2i32] } ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
52480 : /*112724*/ /*SwitchType*/ 32, MVT::v4i32,// ->112758
52481 : /*112726*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
52482 : /*112728*/ OPC_EmitMergeInputChains1_0,
52483 : /*112729*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
52484 : /*112732*/ OPC_EmitNodeXForm, 4, 5, // as_i8imm
52485 : /*112735*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
52486 : /*112738*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
52487 : /*112741*/ OPC_EmitInteger, MVT::i1, 0,
52488 : /*112744*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
52489 : MVT::v4i32, 8/*#Ops*/, 2, 1, 3, 7, 8, 9, 10, 11,
52490 : // Src: (SItbuffer_load_d16:{ *:[v4i32] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 22
52491 : // Dst: (TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_OFFEN:{ *:[v4i32] } ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
52492 : /*112758*/ 0, // EndSwitchType
52493 : /*112759*/ 0, /*End of Scope*/
52494 : /*112760*/ /*Scope*/ 111|128,1/*239*/, /*->113001*/
52495 : /*112762*/ OPC_RecordChild2, // #2 = $vindex
52496 : /*112763*/ OPC_Scope, 97, /*->112862*/ // 2 children in Scope
52497 : /*112765*/ OPC_CheckChild3Integer, 0,
52498 : /*112767*/ OPC_RecordChild4, // #3 = $soffset
52499 : /*112768*/ OPC_RecordChild5, // #4 = $offset
52500 : /*112769*/ OPC_MoveChild5,
52501 : /*112770*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52502 : /*112773*/ OPC_MoveParent,
52503 : /*112774*/ OPC_RecordChild6, // #5 = $format
52504 : /*112775*/ OPC_MoveChild6,
52505 : /*112776*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52506 : /*112779*/ OPC_MoveParent,
52507 : /*112780*/ OPC_RecordChild7, // #6 = $cachepolicy
52508 : /*112781*/ OPC_MoveChild7,
52509 : /*112782*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52510 : /*112785*/ OPC_MoveParent,
52511 : /*112786*/ OPC_MoveChild, 8,
52512 : /*112788*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52513 : /*112791*/ OPC_MoveParent,
52514 : /*112792*/ OPC_SwitchType /*2 cases */, 32, MVT::v2i32,// ->112827
52515 : /*112795*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
52516 : /*112797*/ OPC_EmitMergeInputChains1_0,
52517 : /*112798*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
52518 : /*112801*/ OPC_EmitNodeXForm, 4, 5, // as_i8imm
52519 : /*112804*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
52520 : /*112807*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
52521 : /*112810*/ OPC_EmitInteger, MVT::i1, 0,
52522 : /*112813*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_D16_XY_gfx80_IDXEN), 0|OPFL_Chain|OPFL_MemRefs,
52523 : MVT::v2i32, 8/*#Ops*/, 2, 1, 3, 7, 8, 9, 10, 11,
52524 : // Src: (SItbuffer_load_d16:{ *:[v2i32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 20
52525 : // Dst: (TBUFFER_LOAD_FORMAT_D16_XY_gfx80_IDXEN:{ *:[v2i32] } ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
52526 : /*112827*/ /*SwitchType*/ 32, MVT::v4i32,// ->112861
52527 : /*112829*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
52528 : /*112831*/ OPC_EmitMergeInputChains1_0,
52529 : /*112832*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
52530 : /*112835*/ OPC_EmitNodeXForm, 4, 5, // as_i8imm
52531 : /*112838*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
52532 : /*112841*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
52533 : /*112844*/ OPC_EmitInteger, MVT::i1, 0,
52534 : /*112847*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_IDXEN), 0|OPFL_Chain|OPFL_MemRefs,
52535 : MVT::v4i32, 8/*#Ops*/, 2, 1, 3, 7, 8, 9, 10, 11,
52536 : // Src: (SItbuffer_load_d16:{ *:[v4i32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 20
52537 : // Dst: (TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_IDXEN:{ *:[v4i32] } ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
52538 : /*112861*/ 0, // EndSwitchType
52539 : /*112862*/ /*Scope*/ 8|128,1/*136*/, /*->113000*/
52540 : /*112864*/ OPC_RecordChild3, // #3 = $voffset
52541 : /*112865*/ OPC_RecordChild4, // #4 = $soffset
52542 : /*112866*/ OPC_RecordChild5, // #5 = $offset
52543 : /*112867*/ OPC_MoveChild5,
52544 : /*112868*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52545 : /*112871*/ OPC_MoveParent,
52546 : /*112872*/ OPC_RecordChild6, // #6 = $format
52547 : /*112873*/ OPC_MoveChild6,
52548 : /*112874*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52549 : /*112877*/ OPC_MoveParent,
52550 : /*112878*/ OPC_RecordChild7, // #7 = $cachepolicy
52551 : /*112879*/ OPC_MoveChild7,
52552 : /*112880*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52553 : /*112883*/ OPC_MoveParent,
52554 : /*112884*/ OPC_MoveChild, 8,
52555 : /*112886*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52556 : /*112889*/ OPC_MoveParent,
52557 : /*112890*/ OPC_SwitchType /*2 cases */, 52, MVT::v2i32,// ->112945
52558 : /*112893*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
52559 : /*112895*/ OPC_EmitMergeInputChains1_0,
52560 : /*112896*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
52561 : /*112899*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
52562 : /*112902*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
52563 : /*112905*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
52564 : MVT::i64, 5/*#Ops*/, 8, 2, 9, 3, 10, // Results = #11
52565 : /*112916*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
52566 : /*112919*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
52567 : /*112922*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
52568 : /*112925*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
52569 : /*112928*/ OPC_EmitInteger, MVT::i1, 0,
52570 : /*112931*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_D16_XY_gfx80_BOTHEN), 0|OPFL_Chain|OPFL_MemRefs,
52571 : MVT::v2i32, 8/*#Ops*/, 11, 1, 4, 12, 13, 14, 15, 16,
52572 : // Src: (SItbuffer_load_d16:{ *:[v2i32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 15
52573 : // Dst: (TBUFFER_LOAD_FORMAT_D16_XY_gfx80_BOTHEN:{ *:[v2i32] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
52574 : /*112945*/ /*SwitchType*/ 52, MVT::v4i32,// ->112999
52575 : /*112947*/ OPC_CheckPatternPredicate, 16, // (Subtarget->hasUnpackedD16VMem()) && (true)
52576 : /*112949*/ OPC_EmitMergeInputChains1_0,
52577 : /*112950*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
52578 : /*112953*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
52579 : /*112956*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
52580 : /*112959*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
52581 : MVT::i64, 5/*#Ops*/, 8, 2, 9, 3, 10, // Results = #11
52582 : /*112970*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
52583 : /*112973*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
52584 : /*112976*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
52585 : /*112979*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
52586 : /*112982*/ OPC_EmitInteger, MVT::i1, 0,
52587 : /*112985*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_BOTHEN), 0|OPFL_Chain|OPFL_MemRefs,
52588 : MVT::v4i32, 8/*#Ops*/, 11, 1, 4, 12, 13, 14, 15, 16,
52589 : // Src: (SItbuffer_load_d16:{ *:[v4i32] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 15
52590 : // Dst: (TBUFFER_LOAD_FORMAT_D16_XYZW_gfx80_BOTHEN:{ *:[v4i32] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
52591 : /*112999*/ 0, // EndSwitchType
52592 : /*113000*/ 0, /*End of Scope*/
52593 : /*113001*/ /*Scope*/ 67|128,1/*195*/, /*->113198*/
52594 : /*113003*/ OPC_CheckChild2Integer, 0,
52595 : /*113005*/ OPC_Scope, 94, /*->113101*/ // 2 children in Scope
52596 : /*113007*/ OPC_CheckChild3Integer, 0,
52597 : /*113009*/ OPC_RecordChild4, // #2 = $soffset
52598 : /*113010*/ OPC_RecordChild5, // #3 = $offset
52599 : /*113011*/ OPC_MoveChild5,
52600 : /*113012*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52601 : /*113015*/ OPC_MoveParent,
52602 : /*113016*/ OPC_RecordChild6, // #4 = $format
52603 : /*113017*/ OPC_MoveChild6,
52604 : /*113018*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52605 : /*113021*/ OPC_MoveParent,
52606 : /*113022*/ OPC_RecordChild7, // #5 = $cachepolicy
52607 : /*113023*/ OPC_MoveChild7,
52608 : /*113024*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52609 : /*113027*/ OPC_MoveParent,
52610 : /*113028*/ OPC_MoveChild, 8,
52611 : /*113030*/ OPC_CheckInteger, 0,
52612 : /*113032*/ OPC_MoveParent,
52613 : /*113033*/ OPC_SwitchType /*2 cases */, 31, MVT::v2f16,// ->113067
52614 : /*113036*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
52615 : /*113038*/ OPC_EmitMergeInputChains1_0,
52616 : /*113039*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
52617 : /*113042*/ OPC_EmitNodeXForm, 4, 4, // as_i8imm
52618 : /*113045*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
52619 : /*113048*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
52620 : /*113051*/ OPC_EmitInteger, MVT::i1, 0,
52621 : /*113054*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_D16_XY_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
52622 : MVT::v2f16, 7/*#Ops*/, 1, 2, 6, 7, 8, 9, 10,
52623 : // Src: (SItbuffer_load_d16:{ *:[v2f16] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 27
52624 : // Dst: (TBUFFER_LOAD_FORMAT_D16_XY_OFFSET:{ *:[v2f16] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
52625 : /*113067*/ /*SwitchType*/ 31, MVT::v4f16,// ->113100
52626 : /*113069*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
52627 : /*113071*/ OPC_EmitMergeInputChains1_0,
52628 : /*113072*/ OPC_EmitNodeXForm, 1, 3, // as_i16imm
52629 : /*113075*/ OPC_EmitNodeXForm, 4, 4, // as_i8imm
52630 : /*113078*/ OPC_EmitNodeXForm, 5, 5, // extract_glc
52631 : /*113081*/ OPC_EmitNodeXForm, 6, 5, // extract_slc
52632 : /*113084*/ OPC_EmitInteger, MVT::i1, 0,
52633 : /*113087*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_D16_XYZW_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
52634 : MVT::v4f16, 7/*#Ops*/, 1, 2, 6, 7, 8, 9, 10,
52635 : // Src: (SItbuffer_load_d16:{ *:[v4f16] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 27
52636 : // Dst: (TBUFFER_LOAD_FORMAT_D16_XYZW_OFFSET:{ *:[v4f16] } ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
52637 : /*113100*/ 0, // EndSwitchType
52638 : /*113101*/ /*Scope*/ 95, /*->113197*/
52639 : /*113102*/ OPC_RecordChild3, // #2 = $voffset
52640 : /*113103*/ OPC_RecordChild4, // #3 = $soffset
52641 : /*113104*/ OPC_RecordChild5, // #4 = $offset
52642 : /*113105*/ OPC_MoveChild5,
52643 : /*113106*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52644 : /*113109*/ OPC_MoveParent,
52645 : /*113110*/ OPC_RecordChild6, // #5 = $format
52646 : /*113111*/ OPC_MoveChild6,
52647 : /*113112*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52648 : /*113115*/ OPC_MoveParent,
52649 : /*113116*/ OPC_RecordChild7, // #6 = $cachepolicy
52650 : /*113117*/ OPC_MoveChild7,
52651 : /*113118*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52652 : /*113121*/ OPC_MoveParent,
52653 : /*113122*/ OPC_MoveChild, 8,
52654 : /*113124*/ OPC_CheckInteger, 0,
52655 : /*113126*/ OPC_MoveParent,
52656 : /*113127*/ OPC_SwitchType /*2 cases */, 32, MVT::v2f16,// ->113162
52657 : /*113130*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
52658 : /*113132*/ OPC_EmitMergeInputChains1_0,
52659 : /*113133*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
52660 : /*113136*/ OPC_EmitNodeXForm, 4, 5, // as_i8imm
52661 : /*113139*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
52662 : /*113142*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
52663 : /*113145*/ OPC_EmitInteger, MVT::i1, 0,
52664 : /*113148*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_D16_XY_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
52665 : MVT::v2f16, 8/*#Ops*/, 2, 1, 3, 7, 8, 9, 10, 11,
52666 : // Src: (SItbuffer_load_d16:{ *:[v2f16] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 22
52667 : // Dst: (TBUFFER_LOAD_FORMAT_D16_XY_OFFEN:{ *:[v2f16] } ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
52668 : /*113162*/ /*SwitchType*/ 32, MVT::v4f16,// ->113196
52669 : /*113164*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
52670 : /*113166*/ OPC_EmitMergeInputChains1_0,
52671 : /*113167*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
52672 : /*113170*/ OPC_EmitNodeXForm, 4, 5, // as_i8imm
52673 : /*113173*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
52674 : /*113176*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
52675 : /*113179*/ OPC_EmitInteger, MVT::i1, 0,
52676 : /*113182*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_D16_XYZW_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
52677 : MVT::v4f16, 8/*#Ops*/, 2, 1, 3, 7, 8, 9, 10, 11,
52678 : // Src: (SItbuffer_load_d16:{ *:[v4f16] } v4i32:{ *:[v4i32] }:$rsrc, 0:{ *:[i32] }, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, 0:{ *:[i1] }) - Complexity = 22
52679 : // Dst: (TBUFFER_LOAD_FORMAT_D16_XYZW_OFFEN:{ *:[v4f16] } ?:{ *:[i32] }:$voffset, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
52680 : /*113196*/ 0, // EndSwitchType
52681 : /*113197*/ 0, /*End of Scope*/
52682 : /*113198*/ /*Scope*/ 111|128,1/*239*/, /*->113439*/
52683 : /*113200*/ OPC_RecordChild2, // #2 = $vindex
52684 : /*113201*/ OPC_Scope, 97, /*->113300*/ // 2 children in Scope
52685 : /*113203*/ OPC_CheckChild3Integer, 0,
52686 : /*113205*/ OPC_RecordChild4, // #3 = $soffset
52687 : /*113206*/ OPC_RecordChild5, // #4 = $offset
52688 : /*113207*/ OPC_MoveChild5,
52689 : /*113208*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52690 : /*113211*/ OPC_MoveParent,
52691 : /*113212*/ OPC_RecordChild6, // #5 = $format
52692 : /*113213*/ OPC_MoveChild6,
52693 : /*113214*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52694 : /*113217*/ OPC_MoveParent,
52695 : /*113218*/ OPC_RecordChild7, // #6 = $cachepolicy
52696 : /*113219*/ OPC_MoveChild7,
52697 : /*113220*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52698 : /*113223*/ OPC_MoveParent,
52699 : /*113224*/ OPC_MoveChild, 8,
52700 : /*113226*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52701 : /*113229*/ OPC_MoveParent,
52702 : /*113230*/ OPC_SwitchType /*2 cases */, 32, MVT::v2f16,// ->113265
52703 : /*113233*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
52704 : /*113235*/ OPC_EmitMergeInputChains1_0,
52705 : /*113236*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
52706 : /*113239*/ OPC_EmitNodeXForm, 4, 5, // as_i8imm
52707 : /*113242*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
52708 : /*113245*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
52709 : /*113248*/ OPC_EmitInteger, MVT::i1, 0,
52710 : /*113251*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_D16_XY_IDXEN), 0|OPFL_Chain|OPFL_MemRefs,
52711 : MVT::v2f16, 8/*#Ops*/, 2, 1, 3, 7, 8, 9, 10, 11,
52712 : // Src: (SItbuffer_load_d16:{ *:[v2f16] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 20
52713 : // Dst: (TBUFFER_LOAD_FORMAT_D16_XY_IDXEN:{ *:[v2f16] } ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
52714 : /*113265*/ /*SwitchType*/ 32, MVT::v4f16,// ->113299
52715 : /*113267*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
52716 : /*113269*/ OPC_EmitMergeInputChains1_0,
52717 : /*113270*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
52718 : /*113273*/ OPC_EmitNodeXForm, 4, 5, // as_i8imm
52719 : /*113276*/ OPC_EmitNodeXForm, 5, 6, // extract_glc
52720 : /*113279*/ OPC_EmitNodeXForm, 6, 6, // extract_slc
52721 : /*113282*/ OPC_EmitInteger, MVT::i1, 0,
52722 : /*113285*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_D16_XYZW_IDXEN), 0|OPFL_Chain|OPFL_MemRefs,
52723 : MVT::v4f16, 8/*#Ops*/, 2, 1, 3, 7, 8, 9, 10, 11,
52724 : // Src: (SItbuffer_load_d16:{ *:[v4f16] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, 0:{ *:[i32] }, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 20
52725 : // Dst: (TBUFFER_LOAD_FORMAT_D16_XYZW_IDXEN:{ *:[v4f16] } ?:{ *:[i32] }:$vindex, ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
52726 : /*113299*/ 0, // EndSwitchType
52727 : /*113300*/ /*Scope*/ 8|128,1/*136*/, /*->113438*/
52728 : /*113302*/ OPC_RecordChild3, // #3 = $voffset
52729 : /*113303*/ OPC_RecordChild4, // #4 = $soffset
52730 : /*113304*/ OPC_RecordChild5, // #5 = $offset
52731 : /*113305*/ OPC_MoveChild5,
52732 : /*113306*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52733 : /*113309*/ OPC_MoveParent,
52734 : /*113310*/ OPC_RecordChild6, // #6 = $format
52735 : /*113311*/ OPC_MoveChild6,
52736 : /*113312*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52737 : /*113315*/ OPC_MoveParent,
52738 : /*113316*/ OPC_RecordChild7, // #7 = $cachepolicy
52739 : /*113317*/ OPC_MoveChild7,
52740 : /*113318*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52741 : /*113321*/ OPC_MoveParent,
52742 : /*113322*/ OPC_MoveChild, 8,
52743 : /*113324*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
52744 : /*113327*/ OPC_MoveParent,
52745 : /*113328*/ OPC_SwitchType /*2 cases */, 52, MVT::v2f16,// ->113383
52746 : /*113331*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
52747 : /*113333*/ OPC_EmitMergeInputChains1_0,
52748 : /*113334*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
52749 : /*113337*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
52750 : /*113340*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
52751 : /*113343*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
52752 : MVT::i64, 5/*#Ops*/, 8, 2, 9, 3, 10, // Results = #11
52753 : /*113354*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
52754 : /*113357*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
52755 : /*113360*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
52756 : /*113363*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
52757 : /*113366*/ OPC_EmitInteger, MVT::i1, 0,
52758 : /*113369*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_D16_XY_BOTHEN), 0|OPFL_Chain|OPFL_MemRefs,
52759 : MVT::v2f16, 8/*#Ops*/, 11, 1, 4, 12, 13, 14, 15, 16,
52760 : // Src: (SItbuffer_load_d16:{ *:[v2f16] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 15
52761 : // Dst: (TBUFFER_LOAD_FORMAT_D16_XY_BOTHEN:{ *:[v2f16] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
52762 : /*113383*/ /*SwitchType*/ 52, MVT::v4f16,// ->113437
52763 : /*113385*/ OPC_CheckPatternPredicate, 17, // (!Subtarget->hasUnpackedD16VMem()) && (true)
52764 : /*113387*/ OPC_EmitMergeInputChains1_0,
52765 : /*113388*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
52766 : /*113391*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
52767 : /*113394*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
52768 : /*113397*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
52769 : MVT::i64, 5/*#Ops*/, 8, 2, 9, 3, 10, // Results = #11
52770 : /*113408*/ OPC_EmitNodeXForm, 1, 5, // as_i16imm
52771 : /*113411*/ OPC_EmitNodeXForm, 4, 6, // as_i8imm
52772 : /*113414*/ OPC_EmitNodeXForm, 5, 7, // extract_glc
52773 : /*113417*/ OPC_EmitNodeXForm, 6, 7, // extract_slc
52774 : /*113420*/ OPC_EmitInteger, MVT::i1, 0,
52775 : /*113423*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::TBUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN), 0|OPFL_Chain|OPFL_MemRefs,
52776 : MVT::v4f16, 8/*#Ops*/, 11, 1, 4, 12, 13, 14, 15, 16,
52777 : // Src: (SItbuffer_load_d16:{ *:[v4f16] } v4i32:{ *:[v4i32] }:$rsrc, i32:{ *:[i32] }:$vindex, i32:{ *:[i32] }:$voffset, i32:{ *:[i32] }:$soffset, (imm:{ *:[i32] }):$offset, (imm:{ *:[i32] }):$format, (imm:{ *:[i32] }):$cachepolicy, (imm:{ *:[i1] })) - Complexity = 15
52778 : // Dst: (TBUFFER_LOAD_FORMAT_D16_XYZW_BOTHEN:{ *:[v4f16] } (REG_SEQUENCE:{ *:[i64] } VReg_64:{ *:[i32] }, ?:{ *:[i32] }:$vindex, sub0:{ *:[i32] }, ?:{ *:[i32] }:$voffset, sub1:{ *:[i32] }), ?:{ *:[v4i32] }:$rsrc, ?:{ *:[i32] }:$soffset, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), (as_i8imm:{ *:[i8] } ?:{ *:[i32] }:$format), (extract_glc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), (extract_slc:{ *:[i1] } ?:{ *:[i32] }:$cachepolicy), 0:{ *:[i1] })
52779 : /*113437*/ 0, // EndSwitchType
52780 : /*113438*/ 0, /*End of Scope*/
52781 : /*113439*/ 0, /*End of Scope*/
52782 : /*113440*/ /*SwitchOpcode*/ 26|128,2/*282*/, TARGET_VAL(ISD::FADD),// ->113726
52783 : /*113444*/ OPC_Scope, 36, /*->113482*/ // 3 children in Scope
52784 : /*113446*/ OPC_RecordChild0, // #0 = $VOP3Mods:x:mods
52785 : /*113447*/ OPC_MoveChild1,
52786 : /*113448*/ OPC_CheckOpcode, TARGET_VAL(ISD::FNEG),
52787 : /*113451*/ OPC_MoveChild0,
52788 : /*113452*/ OPC_CheckOpcode, TARGET_VAL(ISD::FFLOOR),
52789 : /*113455*/ OPC_CheckChild0Same, 0,
52790 : /*113457*/ OPC_MoveParent,
52791 : /*113458*/ OPC_MoveParent,
52792 : /*113459*/ OPC_CheckType, MVT::f64,
52793 : /*113461*/ OPC_CheckPatternPredicate, 32, // (true) && (TM.Options.UnsafeFPMath) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
52794 : /*113463*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #1 #2
52795 : /*113466*/ OPC_EmitInteger, MVT::i1, 0,
52796 : /*113469*/ OPC_EmitInteger, MVT::i32, 0,
52797 : /*113472*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_FRACT_F64_e64), 0,
52798 : MVT::f64, 4/*#Ops*/, 2, 1, 3, 4,
52799 : // Src: (fadd:{ *:[f64] } (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$x, i32:{ *:[i32] }:$mods), (fneg:{ *:[f64] } (ffloor:{ *:[f64] } (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$x, i32:{ *:[i32] }:$mods)))) - Complexity = 27
52800 : // Dst: (V_FRACT_F64_e64:{ *:[f64] } ?:{ *:[i32] }:$mods, ?:{ *:[f64] }:$x, 0:{ *:[i1] }, 0:{ *:[i32] })
52801 : /*113482*/ /*Scope*/ 36, /*->113519*/
52802 : /*113483*/ OPC_MoveChild0,
52803 : /*113484*/ OPC_CheckOpcode, TARGET_VAL(ISD::FNEG),
52804 : /*113487*/ OPC_MoveChild0,
52805 : /*113488*/ OPC_CheckOpcode, TARGET_VAL(ISD::FFLOOR),
52806 : /*113491*/ OPC_RecordChild0, // #0 = $VOP3Mods:x:mods
52807 : /*113492*/ OPC_MoveParent,
52808 : /*113493*/ OPC_MoveParent,
52809 : /*113494*/ OPC_CheckChild1Same, 0,
52810 : /*113496*/ OPC_CheckType, MVT::f64,
52811 : /*113498*/ OPC_CheckPatternPredicate, 32, // (true) && (TM.Options.UnsafeFPMath) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
52812 : /*113500*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #1 #2
52813 : /*113503*/ OPC_EmitInteger, MVT::i1, 0,
52814 : /*113506*/ OPC_EmitInteger, MVT::i32, 0,
52815 : /*113509*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_FRACT_F64_e64), 0,
52816 : MVT::f64, 4/*#Ops*/, 2, 1, 3, 4,
52817 : // Src: (fadd:{ *:[f64] } (fneg:{ *:[f64] } (ffloor:{ *:[f64] } (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$x, i32:{ *:[i32] }:$mods))), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$x, i32:{ *:[i32] }:$mods)) - Complexity = 27
52818 : // Dst: (V_FRACT_F64_e64:{ *:[f64] } ?:{ *:[i32] }:$mods, ?:{ *:[f64] }:$x, 0:{ *:[i1] }, 0:{ *:[i32] })
52819 : /*113519*/ /*Scope*/ 76|128,1/*204*/, /*->113725*/
52820 : /*113521*/ OPC_RecordChild0, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
52821 : /*113522*/ OPC_RecordChild1, // #1 = $VOP3Mods:src1:src1_modifiers
52822 : /*113523*/ OPC_SwitchType /*4 cases */, 42, MVT::f32,// ->113568
52823 : /*113526*/ OPC_CheckPatternPredicate, 15, // (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
52824 : /*113528*/ OPC_Scope, 18, /*->113548*/ // 2 children in Scope
52825 : /*113530*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
52826 : /*113533*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
52827 : /*113536*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_ADD_F32_e64), 0,
52828 : MVT::f32, 6/*#Ops*/, 3, 2, 7, 6, 4, 5,
52829 : // Src: (fadd:{ *:[f32] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers)) - Complexity = -973
52830 : // Dst: (V_ADD_F32_e64:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
52831 : /*113548*/ /*Scope*/ 18, /*->113567*/
52832 : /*113549*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
52833 : /*113552*/ OPC_CheckComplexPat, /*CP*/15, /*#*/1, // SelectVOP3Mods0:$ #4 #5 #6 #7
52834 : /*113555*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_ADD_F32_e64), 0,
52835 : MVT::f32, 6/*#Ops*/, 5, 4, 3, 2, 6, 7,
52836 : // Src: (fadd:{ *:[f32] } (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -973
52837 : // Dst: (V_ADD_F32_e64:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
52838 : /*113567*/ 0, /*End of Scope*/
52839 : /*113568*/ /*SwitchType*/ 40, MVT::f16,// ->113610
52840 : /*113570*/ OPC_Scope, 18, /*->113590*/ // 2 children in Scope
52841 : /*113572*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
52842 : /*113575*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
52843 : /*113578*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_ADD_F16_e64), 0,
52844 : MVT::f16, 6/*#Ops*/, 3, 2, 7, 6, 4, 5,
52845 : // Src: (fadd:{ *:[f16] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers)) - Complexity = -973
52846 : // Dst: (V_ADD_F16_e64:{ *:[f16] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
52847 : /*113590*/ /*Scope*/ 18, /*->113609*/
52848 : /*113591*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
52849 : /*113594*/ OPC_CheckComplexPat, /*CP*/15, /*#*/1, // SelectVOP3Mods0:$ #4 #5 #6 #7
52850 : /*113597*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_ADD_F16_e64), 0,
52851 : MVT::f16, 6/*#Ops*/, 5, 4, 3, 2, 6, 7,
52852 : // Src: (fadd:{ *:[f16] } (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -973
52853 : // Dst: (V_ADD_F16_e64:{ *:[f16] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
52854 : /*113609*/ 0, /*End of Scope*/
52855 : /*113610*/ /*SwitchType*/ 40, MVT::f64,// ->113652
52856 : /*113612*/ OPC_Scope, 18, /*->113632*/ // 2 children in Scope
52857 : /*113614*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
52858 : /*113617*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
52859 : /*113620*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_ADD_F64), 0,
52860 : MVT::f64, 6/*#Ops*/, 3, 2, 7, 6, 4, 5,
52861 : // Src: (fadd:{ *:[f64] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers)) - Complexity = -973
52862 : // Dst: (V_ADD_F64:{ *:[f64] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
52863 : /*113632*/ /*Scope*/ 18, /*->113651*/
52864 : /*113633*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
52865 : /*113636*/ OPC_CheckComplexPat, /*CP*/15, /*#*/1, // SelectVOP3Mods0:$ #4 #5 #6 #7
52866 : /*113639*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_ADD_F64), 0,
52867 : MVT::f64, 6/*#Ops*/, 5, 4, 3, 2, 6, 7,
52868 : // Src: (fadd:{ *:[f64] } (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -973
52869 : // Dst: (V_ADD_F64:{ *:[f64] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
52870 : /*113651*/ 0, /*End of Scope*/
52871 : /*113652*/ /*SwitchType*/ 70, MVT::v2f16,// ->113724
52872 : /*113654*/ OPC_Scope, 33, /*->113689*/ // 2 children in Scope
52873 : /*113656*/ OPC_CheckComplexPat, /*CP*/0, /*#*/0, // SelectVOP3PMods0:$ #2 #3 #4
52874 : /*113659*/ OPC_CheckComplexPat, /*CP*/1, /*#*/1, // SelectVOP3PMods:$ #5 #6
52875 : /*113662*/ OPC_EmitInteger, MVT::i32, 0,
52876 : /*113665*/ OPC_EmitInteger, MVT::i32, 0,
52877 : /*113668*/ OPC_EmitInteger, MVT::i32, 0,
52878 : /*113671*/ OPC_EmitInteger, MVT::i32, 0,
52879 : /*113674*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_PK_ADD_F16), 0,
52880 : MVT::v2f16, 9/*#Ops*/, 3, 2, 6, 5, 4, 7, 8, 9, 10,
52881 : // Src: (fadd:{ *:[v2f16] } (VOP3PMods0:{ *:[v2f16] } v2f16:{ *:[v2f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3PMods:{ *:[v2f16] } v2f16:{ *:[v2f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers)) - Complexity = -976
52882 : // Dst: (V_PK_ADD_F16:{ *:[v2f16] } i32:{ *:[i32] }:$src0_modifiers, v2f16:{ *:[v2f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, v2f16:{ *:[v2f16] }:$src1, i1:{ *:[i1] }:$clamp)
52883 : /*113689*/ /*Scope*/ 33, /*->113723*/
52884 : /*113690*/ OPC_CheckComplexPat, /*CP*/1, /*#*/0, // SelectVOP3PMods:$ #2 #3
52885 : /*113693*/ OPC_CheckComplexPat, /*CP*/0, /*#*/1, // SelectVOP3PMods0:$ #4 #5 #6
52886 : /*113696*/ OPC_EmitInteger, MVT::i32, 0,
52887 : /*113699*/ OPC_EmitInteger, MVT::i32, 0,
52888 : /*113702*/ OPC_EmitInteger, MVT::i32, 0,
52889 : /*113705*/ OPC_EmitInteger, MVT::i32, 0,
52890 : /*113708*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_PK_ADD_F16), 0,
52891 : MVT::v2f16, 9/*#Ops*/, 5, 4, 3, 2, 6, 7, 8, 9, 10,
52892 : // Src: (fadd:{ *:[v2f16] } (VOP3PMods:{ *:[v2f16] } v2f16:{ *:[v2f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3PMods0:{ *:[v2f16] } v2f16:{ *:[v2f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp)) - Complexity = -976
52893 : // Dst: (V_PK_ADD_F16:{ *:[v2f16] } i32:{ *:[i32] }:$src0_modifiers, v2f16:{ *:[v2f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, v2f16:{ *:[v2f16] }:$src1, i1:{ *:[i1] }:$clamp)
52894 : /*113723*/ 0, /*End of Scope*/
52895 : /*113724*/ 0, // EndSwitchType
52896 : /*113725*/ 0, /*End of Scope*/
52897 : /*113726*/ /*SwitchOpcode*/ 80, TARGET_VAL(ISD::FSUB),// ->113809
52898 : /*113729*/ OPC_RecordChild0, // #0 = $VOP3Mods:x:mods
52899 : /*113730*/ OPC_Scope, 30, /*->113762*/ // 2 children in Scope
52900 : /*113732*/ OPC_MoveChild1,
52901 : /*113733*/ OPC_CheckOpcode, TARGET_VAL(ISD::FFLOOR),
52902 : /*113736*/ OPC_CheckChild0Same, 0,
52903 : /*113738*/ OPC_MoveParent,
52904 : /*113739*/ OPC_CheckType, MVT::f32,
52905 : /*113741*/ OPC_CheckPatternPredicate, 32, // (true) && (TM.Options.UnsafeFPMath) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
52906 : /*113743*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #1 #2
52907 : /*113746*/ OPC_EmitInteger, MVT::i1, 0,
52908 : /*113749*/ OPC_EmitInteger, MVT::i32, 0,
52909 : /*113752*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_FRACT_F32_e64), 0,
52910 : MVT::f32, 4/*#Ops*/, 2, 1, 3, 4,
52911 : // Src: (fsub:{ *:[f32] } (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$x, i32:{ *:[i32] }:$mods), (ffloor:{ *:[f32] } (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$x, i32:{ *:[i32] }:$mods))) - Complexity = 24
52912 : // Dst: (V_FRACT_F32_e64:{ *:[f32] } ?:{ *:[i32] }:$mods, ?:{ *:[f32] }:$x, 0:{ *:[i1] }, 0:{ *:[i32] })
52913 : /*113762*/ /*Scope*/ 45, /*->113808*/
52914 : /*113763*/ OPC_RecordChild1, // #1 = $VOP3Mods:src1:src1_modifiers
52915 : /*113764*/ OPC_SwitchType /*2 cases */, 20, MVT::f32,// ->113787
52916 : /*113767*/ OPC_CheckPatternPredicate, 15, // (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
52917 : /*113769*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
52918 : /*113772*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
52919 : /*113775*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_SUB_F32_e64), 0,
52920 : MVT::f32, 6/*#Ops*/, 3, 2, 7, 6, 4, 5,
52921 : // Src: (fsub:{ *:[f32] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers)) - Complexity = -973
52922 : // Dst: (V_SUB_F32_e64:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
52923 : /*113787*/ /*SwitchType*/ 18, MVT::f16,// ->113807
52924 : /*113789*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
52925 : /*113792*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
52926 : /*113795*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_SUB_F16_e64), 0,
52927 : MVT::f16, 6/*#Ops*/, 3, 2, 7, 6, 4, 5,
52928 : // Src: (fsub:{ *:[f16] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers)) - Complexity = -973
52929 : // Dst: (V_SUB_F16_e64:{ *:[f16] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
52930 : /*113807*/ 0, // EndSwitchType
52931 : /*113808*/ 0, /*End of Scope*/
52932 : /*113809*/ /*SwitchOpcode*/ 15|128,1/*143*/, TARGET_VAL(ISD::FMAD),// ->113956
52933 : /*113813*/ OPC_RecordChild0, // #0 = $VOP3NoMods:src0
52934 : /*113814*/ OPC_RecordChild1, // #1 = $VOP3NoMods:src1
52935 : /*113815*/ OPC_RecordChild2, // #2 = $VOP3NoMods:src2
52936 : /*113816*/ OPC_SwitchType /*2 cases */, 67, MVT::f16,// ->113886
52937 : /*113819*/ OPC_Scope, 40, /*->113861*/ // 2 children in Scope
52938 : /*113821*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
52939 : /*113823*/ OPC_CheckComplexPat, /*CP*/27, /*#*/0, // SelectVOP3NoMods:$ #3
52940 : /*113826*/ OPC_CheckComplexPat, /*CP*/27, /*#*/1, // SelectVOP3NoMods:$ #4
52941 : /*113829*/ OPC_CheckComplexPat, /*CP*/27, /*#*/2, // SelectVOP3NoMods:$ #5
52942 : /*113832*/ OPC_EmitInteger, MVT::i32, 0,
52943 : /*113835*/ OPC_EmitInteger, MVT::i32, 0,
52944 : /*113838*/ OPC_EmitInteger, MVT::i32, 0,
52945 : /*113841*/ OPC_EmitInteger, MVT::i1, 0,
52946 : /*113844*/ OPC_EmitInteger, MVT::i32, 0,
52947 : /*113847*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAC_F16_e64), 0,
52948 : MVT::f16, 8/*#Ops*/, 6, 3, 7, 4, 8, 5, 9, 10,
52949 : // Src: (fmad:{ *:[f16] } (VOP3NoMods:{ *:[f16] } f16:{ *:[f16] }:$src0), (VOP3NoMods:{ *:[f16] } f16:{ *:[f16] }:$src1), (VOP3NoMods:{ *:[f16] } f16:{ *:[f16] }:$src2)) - Complexity = 21
52950 : // Dst: (V_MAC_F16_e64:{ *:[f16] } 0:{ *:[i32] }, ?:{ *:[f16] }:$src0, 0:{ *:[i32] }, ?:{ *:[f16] }:$src1, 0:{ *:[i32] }, ?:{ *:[f16] }:$src2, 0:{ *:[i1] }, 0:{ *:[i32] })
52951 : /*113861*/ /*Scope*/ 23, /*->113885*/
52952 : /*113862*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #3 #4 #5 #6
52953 : /*113865*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #7 #8
52954 : /*113868*/ OPC_CheckComplexPat, /*CP*/16, /*#*/2, // SelectVOP3Mods:$ #9 #10
52955 : /*113871*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAD_F16), 0,
52956 : MVT::f16, 8/*#Ops*/, 4, 3, 8, 7, 10, 9, 5, 6,
52957 : // Src: (fmad:{ *:[f16] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src2, i32:{ *:[i32] }:$src2_modifiers)) - Complexity = -964
52958 : // Dst: (V_MAD_F16:{ *:[f16] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src2_modifiers, f16:{ *:[f16] }:$src2, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
52959 : /*113885*/ 0, /*End of Scope*/
52960 : /*113886*/ /*SwitchType*/ 67, MVT::f32,// ->113955
52961 : /*113888*/ OPC_Scope, 40, /*->113930*/ // 2 children in Scope
52962 : /*113890*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
52963 : /*113892*/ OPC_CheckComplexPat, /*CP*/27, /*#*/0, // SelectVOP3NoMods:$ #3
52964 : /*113895*/ OPC_CheckComplexPat, /*CP*/27, /*#*/1, // SelectVOP3NoMods:$ #4
52965 : /*113898*/ OPC_CheckComplexPat, /*CP*/27, /*#*/2, // SelectVOP3NoMods:$ #5
52966 : /*113901*/ OPC_EmitInteger, MVT::i32, 0,
52967 : /*113904*/ OPC_EmitInteger, MVT::i32, 0,
52968 : /*113907*/ OPC_EmitInteger, MVT::i32, 0,
52969 : /*113910*/ OPC_EmitInteger, MVT::i1, 0,
52970 : /*113913*/ OPC_EmitInteger, MVT::i32, 0,
52971 : /*113916*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAC_F32_e64), 0,
52972 : MVT::f32, 8/*#Ops*/, 6, 3, 7, 4, 8, 5, 9, 10,
52973 : // Src: (fmad:{ *:[f32] } (VOP3NoMods:{ *:[f32] } f32:{ *:[f32] }:$src0), (VOP3NoMods:{ *:[f32] } f32:{ *:[f32] }:$src1), (VOP3NoMods:{ *:[f32] } f32:{ *:[f32] }:$src2)) - Complexity = 21
52974 : // Dst: (V_MAC_F32_e64:{ *:[f32] } 0:{ *:[i32] }, ?:{ *:[f32] }:$src0, 0:{ *:[i32] }, ?:{ *:[f32] }:$src1, 0:{ *:[i32] }, ?:{ *:[f32] }:$src2, 0:{ *:[i1] }, 0:{ *:[i32] })
52975 : /*113930*/ /*Scope*/ 23, /*->113954*/
52976 : /*113931*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #3 #4 #5 #6
52977 : /*113934*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #7 #8
52978 : /*113937*/ OPC_CheckComplexPat, /*CP*/16, /*#*/2, // SelectVOP3Mods:$ #9 #10
52979 : /*113940*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAD_F32), 0,
52980 : MVT::f32, 8/*#Ops*/, 4, 3, 8, 7, 10, 9, 5, 6,
52981 : // Src: (fmad:{ *:[f32] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src2, i32:{ *:[i32] }:$src2_modifiers)) - Complexity = -964
52982 : // Dst: (V_MAD_F32:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src2_modifiers, f32:{ *:[f32] }:$src2, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
52983 : /*113954*/ 0, /*End of Scope*/
52984 : /*113955*/ 0, // EndSwitchType
52985 : /*113956*/ /*SwitchOpcode*/ 89|128,1/*217*/, TARGET_VAL(ISD::FP16_TO_FP),// ->114177
52986 : /*113960*/ OPC_Scope, 43|128,1/*171*/, /*->114134*/ // 2 children in Scope
52987 : /*113963*/ OPC_MoveChild0,
52988 : /*113964*/ OPC_SwitchOpcode /*4 cases */, 57, TARGET_VAL(ISD::SRL),// ->114025
52989 : /*113968*/ OPC_MoveChild0,
52990 : /*113969*/ OPC_CheckOpcode, TARGET_VAL(ISD::AND),
52991 : /*113972*/ OPC_RecordChild0, // #0 = $src0
52992 : /*113973*/ OPC_CheckChild1Integer, 0|128,0|128,124|128,127|128,7/*2147418112*/,
52993 : /*113979*/ OPC_CheckPredicate, 0, // Predicate_and_oneuse
52994 : /*113981*/ OPC_MoveParent,
52995 : /*113982*/ OPC_CheckChild1Integer, 16,
52996 : /*113984*/ OPC_CheckChild1Type, MVT::i32,
52997 : /*113986*/ OPC_CheckPredicate, 0, // Predicate_srl_oneuse
52998 : /*113988*/ OPC_CheckType, MVT::i32,
52999 : /*113990*/ OPC_MoveParent,
53000 : /*113991*/ OPC_CheckType, MVT::f32,
53001 : /*113993*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53002 : /*113995*/ OPC_EmitInteger, MVT::i32, 2,
53003 : /*113998*/ OPC_EmitInteger, MVT::i32, 16,
53004 : /*114001*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_LSHRREV_B32_e64), 0,
53005 : MVT::i32, 2/*#Ops*/, 2, 0, // Results = #3
53006 : /*114009*/ OPC_EmitInteger, MVT::i1, 0,
53007 : /*114012*/ OPC_EmitInteger, MVT::i32, 0,
53008 : /*114015*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_F32_F16_e64), 0,
53009 : MVT::f32, 4/*#Ops*/, 1, 3, 4, 5,
53010 : // Src: (f16_to_fp:{ *:[f32] } (srl:{ *:[i32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 2147418112:{ *:[i32] })<<P:Predicate_and_oneuse>>, 16:{ *:[i32] })<<P:Predicate_srl_oneuse>>) - Complexity = 21
53011 : // Dst: (V_CVT_F32_F16_e64:{ *:[f32] } 2:{ *:[i32] }, (V_LSHRREV_B32_e64:{ *:[i32] } 16:{ *:[i32] }, i32:{ *:[i32] }:$src0), 0:{ *:[i1] }, 0:{ *:[i32] })
53012 : /*114025*/ /*SwitchOpcode*/ 33, TARGET_VAL(ISD::AND),// ->114061
53013 : /*114028*/ OPC_RecordChild0, // #0 = $src0
53014 : /*114029*/ OPC_CheckChild1Integer, 127|128,127|128,1/*32767*/,
53015 : /*114033*/ OPC_CheckPredicate, 0, // Predicate_and_oneuse
53016 : /*114035*/ OPC_CheckType, MVT::i32,
53017 : /*114037*/ OPC_MoveParent,
53018 : /*114038*/ OPC_CheckType, MVT::f32,
53019 : /*114040*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53020 : /*114042*/ OPC_EmitInteger, MVT::i32, 2,
53021 : /*114045*/ OPC_EmitInteger, MVT::i1, 0,
53022 : /*114048*/ OPC_EmitInteger, MVT::i32, 0,
53023 : /*114051*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_F32_F16_e64), 0,
53024 : MVT::f32, 4/*#Ops*/, 1, 0, 2, 3,
53025 : // Src: (f16_to_fp:{ *:[f32] } (and:{ *:[i32] } i32:{ *:[i32] }:$src0, 32767:{ *:[i32] })<<P:Predicate_and_oneuse>>) - Complexity = 12
53026 : // Dst: (V_CVT_F32_F16_e64:{ *:[f32] } 2:{ *:[i32] }, ?:{ *:[i32] }:$src0, 0:{ *:[i1] }, 0:{ *:[i32] })
53027 : /*114061*/ /*SwitchOpcode*/ 33, TARGET_VAL(ISD::OR),// ->114097
53028 : /*114064*/ OPC_RecordChild0, // #0 = $src0
53029 : /*114065*/ OPC_CheckChild1Integer, 0|128,0|128,2/*32768*/,
53030 : /*114069*/ OPC_CheckPredicate, 0, // Predicate_or_oneuse
53031 : /*114071*/ OPC_CheckType, MVT::i32,
53032 : /*114073*/ OPC_MoveParent,
53033 : /*114074*/ OPC_CheckType, MVT::f32,
53034 : /*114076*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53035 : /*114078*/ OPC_EmitInteger, MVT::i32, 3,
53036 : /*114081*/ OPC_EmitInteger, MVT::i1, 0,
53037 : /*114084*/ OPC_EmitInteger, MVT::i32, 0,
53038 : /*114087*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_F32_F16_e64), 0,
53039 : MVT::f32, 4/*#Ops*/, 1, 0, 2, 3,
53040 : // Src: (f16_to_fp:{ *:[f32] } (or:{ *:[i32] } i32:{ *:[i32] }:$src0, 32768:{ *:[i32] })<<P:Predicate_or_oneuse>>) - Complexity = 12
53041 : // Dst: (V_CVT_F32_F16_e64:{ *:[f32] } 3:{ *:[i32] }, ?:{ *:[i32] }:$src0, 0:{ *:[i1] }, 0:{ *:[i32] })
53042 : /*114097*/ /*SwitchOpcode*/ 33, TARGET_VAL(ISD::XOR),// ->114133
53043 : /*114100*/ OPC_RecordChild0, // #0 = $src0
53044 : /*114101*/ OPC_CheckChild1Integer, 0|128,0|128,2/*32768*/,
53045 : /*114105*/ OPC_CheckPredicate, 0, // Predicate_xor_oneuse
53046 : /*114107*/ OPC_CheckType, MVT::i32,
53047 : /*114109*/ OPC_MoveParent,
53048 : /*114110*/ OPC_CheckType, MVT::f32,
53049 : /*114112*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53050 : /*114114*/ OPC_EmitInteger, MVT::i32, 1,
53051 : /*114117*/ OPC_EmitInteger, MVT::i1, 0,
53052 : /*114120*/ OPC_EmitInteger, MVT::i32, 0,
53053 : /*114123*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_F32_F16_e64), 0,
53054 : MVT::f32, 4/*#Ops*/, 1, 0, 2, 3,
53055 : // Src: (f16_to_fp:{ *:[f32] } (xor:{ *:[i32] } i32:{ *:[i32] }:$src0, 32768:{ *:[i32] })<<P:Predicate_xor_oneuse>>) - Complexity = 12
53056 : // Dst: (V_CVT_F32_F16_e64:{ *:[f32] } 1:{ *:[i32] }, ?:{ *:[i32] }:$src0, 0:{ *:[i1] }, 0:{ *:[i32] })
53057 : /*114133*/ 0, // EndSwitchOpcode
53058 : /*114134*/ /*Scope*/ 41, /*->114176*/
53059 : /*114135*/ OPC_RecordChild0, // #0 = $src
53060 : /*114136*/ OPC_CheckType, MVT::f32,
53061 : /*114138*/ OPC_Scope, 11, /*->114151*/ // 2 children in Scope
53062 : /*114140*/ OPC_CheckChild0Type, MVT::i16,
53063 : /*114142*/ OPC_CheckPatternPredicate, 6, // (Subtarget->has16BitInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53064 : /*114144*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_F32_F16_e32), 0,
53065 : MVT::f32, 1/*#Ops*/, 0,
53066 : // Src: (f16_to_fp:{ *:[f32] } i16:{ *:[i16] }:$src) - Complexity = 3
53067 : // Dst: (V_CVT_F32_F16_e32:{ *:[f32] } ?:{ *:[i16] }:$src)
53068 : /*114151*/ /*Scope*/ 23, /*->114175*/
53069 : /*114152*/ OPC_CheckChild0Type, MVT::i32,
53070 : /*114154*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53071 : /*114156*/ OPC_EmitInteger, MVT::i32, 0,
53072 : /*114159*/ OPC_EmitInteger, MVT::i1, 0,
53073 : /*114162*/ OPC_EmitInteger, MVT::i32, 0,
53074 : /*114165*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_F32_F16_e64), 0,
53075 : MVT::f32, 4/*#Ops*/, 1, 0, 2, 3,
53076 : // Src: (f16_to_fp:{ *:[f32] } i32:{ *:[i32] }:$src0) - Complexity = 3
53077 : // Dst: (V_CVT_F32_F16_e64:{ *:[f32] } 0:{ *:[i32] }, ?:{ *:[i32] }:$src0, 0:{ *:[i1] }, 0:{ *:[i32] })
53078 : /*114175*/ 0, /*End of Scope*/
53079 : /*114176*/ 0, /*End of Scope*/
53080 : /*114177*/ /*SwitchOpcode*/ 101|128,2/*357*/, TARGET_VAL(ISD::FCANONICALIZE),// ->114538
53081 : /*114181*/ OPC_Scope, 76, /*->114259*/ // 2 children in Scope
53082 : /*114183*/ OPC_MoveChild0,
53083 : /*114184*/ OPC_CheckOpcode, TARGET_VAL(ISD::FNEG),
53084 : /*114187*/ OPC_RecordChild0, // #0 = $VOP3Mods:src:src_mods
53085 : /*114188*/ OPC_MoveParent,
53086 : /*114189*/ OPC_SwitchType /*2 cases */, 31, MVT::f16,// ->114223
53087 : /*114192*/ OPC_CheckPatternPredicate, 33, // (!Subtarget->hasFP16Denormals()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53088 : /*114194*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #1 #2
53089 : /*114197*/ OPC_EmitInteger, MVT::i32, 0,
53090 : /*114200*/ OPC_EmitInteger, MVT::i32, 0|128,120|128,2/*48128*/,
53091 : /*114205*/ OPC_EmitInteger, MVT::i1, 0,
53092 : /*114208*/ OPC_EmitInteger, MVT::i32, 0,
53093 : /*114211*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MUL_F16_e64), 0,
53094 : MVT::f16, 6/*#Ops*/, 3, 4, 2, 1, 5, 6,
53095 : // Src: (fcanonicalize:{ *:[f16] } (fneg:{ *:[f16] } (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src, i32:{ *:[i32] }:$src_mods))) - Complexity = 15
53096 : // Dst: (V_MUL_F16_e64:{ *:[f16] } 0:{ *:[i32] }, 48128:{ *:[i32] }, ?:{ *:[i32] }:$src_mods, ?:{ *:[f16] }:$src, 0:{ *:[i1] }, 0:{ *:[i32] })
53097 : /*114223*/ /*SwitchType*/ 33, MVT::f32,// ->114258
53098 : /*114225*/ OPC_CheckPatternPredicate, 34, // (!Subtarget->hasFP32Denormals()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53099 : /*114227*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #1 #2
53100 : /*114230*/ OPC_EmitInteger, MVT::i32, 0,
53101 : /*114233*/ OPC_EmitInteger, MVT::i32, 0|128,0|128,0|128,124|128,11/*3212836864*/,
53102 : /*114240*/ OPC_EmitInteger, MVT::i1, 0,
53103 : /*114243*/ OPC_EmitInteger, MVT::i32, 0,
53104 : /*114246*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MUL_F32_e64), 0,
53105 : MVT::f32, 6/*#Ops*/, 3, 4, 2, 1, 5, 6,
53106 : // Src: (fcanonicalize:{ *:[f32] } (fneg:{ *:[f32] } (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src, i32:{ *:[i32] }:$src_mods))) - Complexity = 15
53107 : // Dst: (V_MUL_F32_e64:{ *:[f32] } 0:{ *:[i32] }, 3212836864:{ *:[i32] }, ?:{ *:[i32] }:$src_mods, ?:{ *:[f32] }:$src, 0:{ *:[i1] }, 0:{ *:[i32] })
53108 : /*114258*/ 0, // EndSwitchType
53109 : /*114259*/ /*Scope*/ 20|128,2/*276*/, /*->114537*/
53110 : /*114261*/ OPC_RecordChild0, // #0 = $VOP3Mods:src:src_mods
53111 : /*114262*/ OPC_SwitchType /*4 cases */, 57, MVT::f16,// ->114322
53112 : /*114265*/ OPC_Scope, 30, /*->114297*/ // 2 children in Scope
53113 : /*114267*/ OPC_CheckPatternPredicate, 33, // (!Subtarget->hasFP16Denormals()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53114 : /*114269*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #1 #2
53115 : /*114272*/ OPC_EmitInteger, MVT::i32, 0,
53116 : /*114275*/ OPC_EmitInteger, MVT::i32, 0|128,120/*15360*/,
53117 : /*114279*/ OPC_EmitInteger, MVT::i1, 0,
53118 : /*114282*/ OPC_EmitInteger, MVT::i32, 0,
53119 : /*114285*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MUL_F16_e64), 0,
53120 : MVT::f16, 6/*#Ops*/, 3, 4, 2, 1, 5, 6,
53121 : // Src: (fcanonicalize:{ *:[f16] } (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src, i32:{ *:[i32] }:$src_mods)) - Complexity = 12
53122 : // Dst: (V_MUL_F16_e64:{ *:[f16] } 0:{ *:[i32] }, 15360:{ *:[i32] }, ?:{ *:[i32] }:$src_mods, ?:{ *:[f16] }:$src, 0:{ *:[i1] }, 0:{ *:[i32] })
53123 : /*114297*/ /*Scope*/ 23, /*->114321*/
53124 : /*114298*/ OPC_CheckPatternPredicate, 35, // (Subtarget->hasFP16Denormals()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53125 : /*114300*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #1 #2
53126 : /*114303*/ OPC_EmitInteger, MVT::i1, 0,
53127 : /*114306*/ OPC_EmitInteger, MVT::i32, 0,
53128 : /*114309*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAX_F16_e64), 0,
53129 : MVT::f16, 6/*#Ops*/, 2, 1, 2, 1, 3, 4,
53130 : // Src: (fcanonicalize:{ *:[f16] } (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src, i32:{ *:[i32] }:$src_mods)) - Complexity = 12
53131 : // Dst: (V_MAX_F16_e64:{ *:[f16] } ?:{ *:[i32] }:$src_mods, ?:{ *:[f16] }:$src, ?:{ *:[i32] }:$src_mods, ?:{ *:[f16] }:$src, 0:{ *:[i1] }, 0:{ *:[i32] })
53132 : /*114321*/ 0, /*End of Scope*/
53133 : /*114322*/ /*SwitchType*/ 60, MVT::f32,// ->114384
53134 : /*114324*/ OPC_Scope, 33, /*->114359*/ // 2 children in Scope
53135 : /*114326*/ OPC_CheckPatternPredicate, 34, // (!Subtarget->hasFP32Denormals()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53136 : /*114328*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #1 #2
53137 : /*114331*/ OPC_EmitInteger, MVT::i32, 0,
53138 : /*114334*/ OPC_EmitInteger, MVT::i32, 0|128,0|128,0|128,124|128,3/*1065353216*/,
53139 : /*114341*/ OPC_EmitInteger, MVT::i1, 0,
53140 : /*114344*/ OPC_EmitInteger, MVT::i32, 0,
53141 : /*114347*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MUL_F32_e64), 0,
53142 : MVT::f32, 6/*#Ops*/, 3, 4, 2, 1, 5, 6,
53143 : // Src: (fcanonicalize:{ *:[f32] } (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src, i32:{ *:[i32] }:$src_mods)) - Complexity = 12
53144 : // Dst: (V_MUL_F32_e64:{ *:[f32] } 0:{ *:[i32] }, 1065353216:{ *:[i32] }, ?:{ *:[i32] }:$src_mods, ?:{ *:[f32] }:$src, 0:{ *:[i1] }, 0:{ *:[i32] })
53145 : /*114359*/ /*Scope*/ 23, /*->114383*/
53146 : /*114360*/ OPC_CheckPatternPredicate, 36, // (Subtarget->hasFP32Denormals()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53147 : /*114362*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #1 #2
53148 : /*114365*/ OPC_EmitInteger, MVT::i1, 0,
53149 : /*114368*/ OPC_EmitInteger, MVT::i32, 0,
53150 : /*114371*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAX_F32_e64), 0,
53151 : MVT::f32, 6/*#Ops*/, 2, 1, 2, 1, 3, 4,
53152 : // Src: (fcanonicalize:{ *:[f32] } (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src, i32:{ *:[i32] }:$src_mods)) - Complexity = 12
53153 : // Dst: (V_MAX_F32_e64:{ *:[f32] } ?:{ *:[i32] }:$src_mods, ?:{ *:[f32] }:$src, ?:{ *:[i32] }:$src_mods, ?:{ *:[f32] }:$src, 0:{ *:[i1] }, 0:{ *:[i32] })
53154 : /*114383*/ 0, /*End of Scope*/
53155 : /*114384*/ /*SwitchType*/ 64, MVT::f64,// ->114450
53156 : /*114386*/ OPC_Scope, 37, /*->114425*/ // 2 children in Scope
53157 : /*114388*/ OPC_CheckPatternPredicate, 37, // (!Subtarget->hasFP64Denormals()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53158 : /*114390*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #1 #2
53159 : /*114393*/ OPC_EmitInteger, MVT::i32, 0,
53160 : /*114396*/ OPC_EmitInteger, MVT::i64, 0|128,0|128,0|128,0|128,0|128,0|128,0|128,120|128,63/*4607182418800017408*/,
53161 : /*114407*/ OPC_EmitInteger, MVT::i1, 0,
53162 : /*114410*/ OPC_EmitInteger, MVT::i32, 0,
53163 : /*114413*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MUL_F64), 0,
53164 : MVT::f64, 6/*#Ops*/, 3, 4, 2, 1, 5, 6,
53165 : // Src: (fcanonicalize:{ *:[f64] } (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src, i32:{ *:[i32] }:$src_mods)) - Complexity = 12
53166 : // Dst: (V_MUL_F64:{ *:[f64] } 0:{ *:[i32] }, 4607182418800017408:{ *:[i64] }, ?:{ *:[i32] }:$src_mods, ?:{ *:[f64] }:$src, 0:{ *:[i1] }, 0:{ *:[i32] })
53167 : /*114425*/ /*Scope*/ 23, /*->114449*/
53168 : /*114426*/ OPC_CheckPatternPredicate, 38, // (Subtarget->hasFP64Denormals()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53169 : /*114428*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #1 #2
53170 : /*114431*/ OPC_EmitInteger, MVT::i1, 0,
53171 : /*114434*/ OPC_EmitInteger, MVT::i32, 0,
53172 : /*114437*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAX_F64), 0,
53173 : MVT::f64, 6/*#Ops*/, 2, 1, 2, 1, 3, 4,
53174 : // Src: (fcanonicalize:{ *:[f64] } (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src, i32:{ *:[i32] }:$src_mods)) - Complexity = 12
53175 : // Dst: (V_MAX_F64:{ *:[f64] } ?:{ *:[i32] }:$src_mods, ?:{ *:[f64] }:$src, ?:{ *:[i32] }:$src_mods, ?:{ *:[f64] }:$src, 0:{ *:[i1] }, 0:{ *:[i32] })
53176 : /*114449*/ 0, /*End of Scope*/
53177 : /*114450*/ /*SwitchType*/ 84, MVT::v2f16,// ->114536
53178 : /*114452*/ OPC_Scope, 45, /*->114499*/ // 2 children in Scope
53179 : /*114454*/ OPC_CheckPatternPredicate, 33, // (!Subtarget->hasFP16Denormals()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53180 : /*114456*/ OPC_CheckComplexPat, /*CP*/1, /*#*/0, // SelectVOP3PMods:$ #1 #2
53181 : /*114459*/ OPC_EmitInteger, MVT::i32, 0,
53182 : /*114462*/ OPC_EmitInteger, MVT::i32, 0|128,120|128,0|128,96|128,3/*1006648320*/,
53183 : /*114469*/ OPC_EmitInteger, MVT::i1, 0,
53184 : /*114472*/ OPC_EmitInteger, MVT::i32, 0,
53185 : /*114475*/ OPC_EmitInteger, MVT::i32, 0,
53186 : /*114478*/ OPC_EmitInteger, MVT::i32, 0,
53187 : /*114481*/ OPC_EmitInteger, MVT::i32, 0,
53188 : /*114484*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_PK_MUL_F16), 0,
53189 : MVT::v2f16, 9/*#Ops*/, 3, 4, 2, 1, 5, 6, 7, 8, 9,
53190 : // Src: (fcanonicalize:{ *:[v2f16] } (VOP3PMods:{ *:[v2f16] } v2f16:{ *:[v2f16] }:$src, i32:{ *:[i32] }:$src_mods)) - Complexity = 12
53191 : // Dst: (V_PK_MUL_F16:{ *:[v2f16] } 0:{ *:[i32] }, 1006648320:{ *:[i32] }, ?:{ *:[i32] }:$src_mods, ?:{ *:[v2f16] }:$src, 0:{ *:[i1] })
53192 : /*114499*/ /*Scope*/ 35, /*->114535*/
53193 : /*114500*/ OPC_CheckPatternPredicate, 39, // (Subtarget->hasFP16Denormals()) && (Subtarget->hasVOP3PInsts()) && (true)
53194 : /*114502*/ OPC_CheckComplexPat, /*CP*/1, /*#*/0, // SelectVOP3PMods:$ #1 #2
53195 : /*114505*/ OPC_EmitInteger, MVT::i1, 0,
53196 : /*114508*/ OPC_EmitInteger, MVT::i32, 0,
53197 : /*114511*/ OPC_EmitInteger, MVT::i32, 0,
53198 : /*114514*/ OPC_EmitInteger, MVT::i32, 0,
53199 : /*114517*/ OPC_EmitInteger, MVT::i32, 0,
53200 : /*114520*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_PK_MAX_F16), 0,
53201 : MVT::v2f16, 9/*#Ops*/, 2, 1, 2, 1, 3, 4, 5, 6, 7,
53202 : // Src: (fcanonicalize:{ *:[v2f16] } (VOP3PMods:{ *:[v2f16] } v2f16:{ *:[v2f16] }:$src, i32:{ *:[i32] }:$src_mods)) - Complexity = 12
53203 : // Dst: (V_PK_MAX_F16:{ *:[v2f16] } ?:{ *:[i32] }:$src_mods, ?:{ *:[v2f16] }:$src, ?:{ *:[i32] }:$src_mods, ?:{ *:[v2f16] }:$src, 0:{ *:[i1] })
53204 : /*114535*/ 0, /*End of Scope*/
53205 : /*114536*/ 0, // EndSwitchType
53206 : /*114537*/ 0, /*End of Scope*/
53207 : /*114538*/ /*SwitchOpcode*/ 63, TARGET_VAL(AMDGPUISD::ATOMIC_LOAD_FMIN),// ->114604
53208 : /*114541*/ OPC_RecordMemRef,
53209 : /*114542*/ OPC_RecordNode, // #0 = 'atomic_load_fmin_glue' chained node
53210 : /*114543*/ OPC_Scope, 29, /*->114574*/ // 2 children in Scope
53211 : /*114545*/ OPC_CaptureGlueInput,
53212 : /*114546*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
53213 : /*114547*/ OPC_RecordChild2, // #2 = $value
53214 : /*114548*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_fmin_local_m0
53215 : /*114550*/ OPC_CheckType, MVT::f32,
53216 : /*114552*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53217 : /*114554*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
53218 : /*114557*/ OPC_EmitMergeInputChains1_0,
53219 : /*114558*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
53220 : /*114561*/ OPC_EmitInteger, MVT::i1, 0,
53221 : /*114564*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_MIN_RTN_F32), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
53222 : MVT::f32, 4/*#Ops*/, 3, 2, 5, 6,
53223 : // Src: (atomic_load_fmin_glue:{ *:[f32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), f32:{ *:[f32] }:$value)<<P:Predicate_atomic_load_fmin_local_m0>> - Complexity = 13
53224 : // Dst: (DS_MIN_RTN_F32:{ *:[f32] } ?:{ *:[i32] }:$ptr, ?:{ *:[f32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
53225 : /*114574*/ /*Scope*/ 28, /*->114603*/
53226 : /*114575*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
53227 : /*114576*/ OPC_RecordChild2, // #2 = $value
53228 : /*114577*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_fmin_local
53229 : /*114579*/ OPC_CheckType, MVT::f32,
53230 : /*114581*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53231 : /*114583*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
53232 : /*114586*/ OPC_EmitMergeInputChains1_0,
53233 : /*114587*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
53234 : /*114590*/ OPC_EmitInteger, MVT::i1, 0,
53235 : /*114593*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_MIN_RTN_F32_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
53236 : MVT::f32, 4/*#Ops*/, 3, 2, 5, 6,
53237 : // Src: (SIatomic_fmin:{ *:[f32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), f32:{ *:[f32] }:$value)<<P:Predicate_atomic_load_fmin_local>> - Complexity = 13
53238 : // Dst: (DS_MIN_RTN_F32_gfx9:{ *:[f32] } ?:{ *:[i32] }:$ptr, ?:{ *:[f32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
53239 : /*114603*/ 0, /*End of Scope*/
53240 : /*114604*/ /*SwitchOpcode*/ 63, TARGET_VAL(AMDGPUISD::ATOMIC_LOAD_FMAX),// ->114670
53241 : /*114607*/ OPC_RecordMemRef,
53242 : /*114608*/ OPC_RecordNode, // #0 = 'atomic_load_fmax_glue' chained node
53243 : /*114609*/ OPC_Scope, 29, /*->114640*/ // 2 children in Scope
53244 : /*114611*/ OPC_CaptureGlueInput,
53245 : /*114612*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
53246 : /*114613*/ OPC_RecordChild2, // #2 = $value
53247 : /*114614*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_fmax_local_m0
53248 : /*114616*/ OPC_CheckType, MVT::f32,
53249 : /*114618*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53250 : /*114620*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
53251 : /*114623*/ OPC_EmitMergeInputChains1_0,
53252 : /*114624*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
53253 : /*114627*/ OPC_EmitInteger, MVT::i1, 0,
53254 : /*114630*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_MAX_RTN_F32), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
53255 : MVT::f32, 4/*#Ops*/, 3, 2, 5, 6,
53256 : // Src: (atomic_load_fmax_glue:{ *:[f32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), f32:{ *:[f32] }:$value)<<P:Predicate_atomic_load_fmax_local_m0>> - Complexity = 13
53257 : // Dst: (DS_MAX_RTN_F32:{ *:[f32] } ?:{ *:[i32] }:$ptr, ?:{ *:[f32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
53258 : /*114640*/ /*Scope*/ 28, /*->114669*/
53259 : /*114641*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
53260 : /*114642*/ OPC_RecordChild2, // #2 = $value
53261 : /*114643*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_fmax_local
53262 : /*114645*/ OPC_CheckType, MVT::f32,
53263 : /*114647*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53264 : /*114649*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
53265 : /*114652*/ OPC_EmitMergeInputChains1_0,
53266 : /*114653*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
53267 : /*114656*/ OPC_EmitInteger, MVT::i1, 0,
53268 : /*114659*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_MAX_RTN_F32_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
53269 : MVT::f32, 4/*#Ops*/, 3, 2, 5, 6,
53270 : // Src: (SIatomic_fmax:{ *:[f32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), f32:{ *:[f32] }:$value)<<P:Predicate_atomic_load_fmax_local>> - Complexity = 13
53271 : // Dst: (DS_MAX_RTN_F32_gfx9:{ *:[f32] } ?:{ *:[i32] }:$ptr, ?:{ *:[f32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
53272 : /*114669*/ 0, /*End of Scope*/
53273 : /*114670*/ /*SwitchOpcode*/ 63, TARGET_VAL(AMDGPUISD::ATOMIC_LOAD_FADD),// ->114736
53274 : /*114673*/ OPC_RecordMemRef,
53275 : /*114674*/ OPC_RecordNode, // #0 = 'atomic_load_fadd_glue' chained node
53276 : /*114675*/ OPC_Scope, 29, /*->114706*/ // 2 children in Scope
53277 : /*114677*/ OPC_CaptureGlueInput,
53278 : /*114678*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
53279 : /*114679*/ OPC_RecordChild2, // #2 = $value
53280 : /*114680*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_fadd_local_m0
53281 : /*114682*/ OPC_CheckType, MVT::f32,
53282 : /*114684*/ OPC_CheckPatternPredicate, 7, // (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53283 : /*114686*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
53284 : /*114689*/ OPC_EmitMergeInputChains1_0,
53285 : /*114690*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
53286 : /*114693*/ OPC_EmitInteger, MVT::i1, 0,
53287 : /*114696*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_ADD_RTN_F32), 0|OPFL_Chain|OPFL_GlueInput|OPFL_MemRefs,
53288 : MVT::f32, 4/*#Ops*/, 3, 2, 5, 6,
53289 : // Src: (atomic_load_fadd_glue:{ *:[f32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), f32:{ *:[f32] }:$value)<<P:Predicate_atomic_load_fadd_local_m0>> - Complexity = 13
53290 : // Dst: (DS_ADD_RTN_F32:{ *:[f32] } ?:{ *:[i32] }:$ptr, ?:{ *:[f32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
53291 : /*114706*/ /*Scope*/ 28, /*->114735*/
53292 : /*114707*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
53293 : /*114708*/ OPC_RecordChild2, // #2 = $value
53294 : /*114709*/ OPC_CheckPredicate, 18, // Predicate_atomic_load_fadd_local
53295 : /*114711*/ OPC_CheckType, MVT::f32,
53296 : /*114713*/ OPC_CheckPatternPredicate, 8, // (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53297 : /*114715*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
53298 : /*114718*/ OPC_EmitMergeInputChains1_0,
53299 : /*114719*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
53300 : /*114722*/ OPC_EmitInteger, MVT::i1, 0,
53301 : /*114725*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_ADD_RTN_F32_gfx9), 0|OPFL_Chain|OPFL_MemRefs,
53302 : MVT::f32, 4/*#Ops*/, 3, 2, 5, 6,
53303 : // Src: (SIatomic_fadd:{ *:[f32] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset), f32:{ *:[f32] }:$value)<<P:Predicate_atomic_load_fadd_local>> - Complexity = 13
53304 : // Dst: (DS_ADD_RTN_F32_gfx9:{ *:[f32] } ?:{ *:[i32] }:$ptr, ?:{ *:[f32] }:$value, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] })
53305 : /*114735*/ 0, /*End of Scope*/
53306 : /*114736*/ /*SwitchOpcode*/ 44, TARGET_VAL(AMDGPUISD::INTERP_MOV),// ->114783
53307 : /*114739*/ OPC_CaptureGlueInput,
53308 : /*114740*/ OPC_RecordChild0, // #0 = $vsrc
53309 : /*114741*/ OPC_MoveChild0,
53310 : /*114742*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
53311 : /*114745*/ OPC_CheckType, MVT::i32,
53312 : /*114747*/ OPC_MoveParent,
53313 : /*114748*/ OPC_RecordChild1, // #1 = $attrchan
53314 : /*114749*/ OPC_MoveChild1,
53315 : /*114750*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
53316 : /*114753*/ OPC_CheckType, MVT::i32,
53317 : /*114755*/ OPC_MoveParent,
53318 : /*114756*/ OPC_RecordChild2, // #2 = $attr
53319 : /*114757*/ OPC_MoveChild2,
53320 : /*114758*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
53321 : /*114761*/ OPC_CheckType, MVT::i32,
53322 : /*114763*/ OPC_MoveParent,
53323 : /*114764*/ OPC_CheckType, MVT::f32,
53324 : /*114766*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53325 : /*114768*/ OPC_EmitConvertToTarget, 0,
53326 : /*114770*/ OPC_EmitConvertToTarget, 2,
53327 : /*114772*/ OPC_EmitConvertToTarget, 1,
53328 : /*114774*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_INTERP_MOV_F32), 0|OPFL_GlueInput,
53329 : MVT::f32, 3/*#Ops*/, 3, 4, 5,
53330 : // Src: (AMDGPUinterp_mov:{ *:[f32] } (imm:{ *:[i32] }):$vsrc, (imm:{ *:[i32] }):$attrchan, (imm:{ *:[i32] }):$attr) - Complexity = 12
53331 : // Dst: (V_INTERP_MOV_F32:{ *:[f32] } (imm:{ *:[i32] }):$vsrc, (imm:{ *:[i32] }):$attr, (imm:{ *:[i32] }):$attrchan)
53332 : /*114783*/ /*SwitchOpcode*/ 93|128,2/*349*/, TARGET_VAL(AMDGPUISD::CLAMP),// ->115136
53333 : /*114787*/ OPC_Scope, 78, /*->114867*/ // 3 children in Scope
53334 : /*114789*/ OPC_RecordChild0, // #0 = $VOP3Mods:src0:src0_modifiers
53335 : /*114790*/ OPC_SwitchType /*3 cases */, 23, MVT::f32,// ->114816
53336 : /*114793*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53337 : /*114795*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #1 #2
53338 : /*114798*/ OPC_EmitInteger, MVT::i1, 1,
53339 : /*114801*/ OPC_EmitInteger, MVT::i32, 0,
53340 : /*114804*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAX_F32_e64), 0,
53341 : MVT::f32, 6/*#Ops*/, 2, 1, 2, 1, 3, 4,
53342 : // Src: (AMDGPUclamp:{ *:[f32] } (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers)) - Complexity = 12
53343 : // Dst: (V_MAX_F32_e64:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, 1:{ *:[i1] }, 0:{ *:[i32] })
53344 : /*114816*/ /*SwitchType*/ 23, MVT::f64,// ->114841
53345 : /*114818*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53346 : /*114820*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #1 #2
53347 : /*114823*/ OPC_EmitInteger, MVT::i1, 1,
53348 : /*114826*/ OPC_EmitInteger, MVT::i32, 0,
53349 : /*114829*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAX_F64), 0,
53350 : MVT::f64, 6/*#Ops*/, 2, 1, 2, 1, 3, 4,
53351 : // Src: (AMDGPUclamp:{ *:[f64] } (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers)) - Complexity = 12
53352 : // Dst: (V_MAX_F64:{ *:[f64] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, 1:{ *:[i1] }, 0:{ *:[i32] })
53353 : /*114841*/ /*SwitchType*/ 23, MVT::f16,// ->114866
53354 : /*114843*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53355 : /*114845*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #1 #2
53356 : /*114848*/ OPC_EmitInteger, MVT::i1, 1,
53357 : /*114851*/ OPC_EmitInteger, MVT::i32, 0,
53358 : /*114854*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAX_F16_e64), 0,
53359 : MVT::f16, 6/*#Ops*/, 2, 1, 2, 1, 3, 4,
53360 : // Src: (AMDGPUclamp:{ *:[f16] } (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers)) - Complexity = 12
53361 : // Dst: (V_MAX_F16_e64:{ *:[f16] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, 1:{ *:[i1] }, 0:{ *:[i32] })
53362 : /*114866*/ 0, // EndSwitchType
53363 : /*114867*/ /*Scope*/ 99|128,1/*227*/, /*->115096*/
53364 : /*114869*/ OPC_MoveChild0,
53365 : /*114870*/ OPC_CheckOpcode, TARGET_VAL(ISD::BUILD_VECTOR),
53366 : /*114873*/ OPC_MoveChild0,
53367 : /*114874*/ OPC_CheckOpcode, TARGET_VAL(ISD::FP_ROUND),
53368 : /*114877*/ OPC_MoveChild0,
53369 : /*114878*/ OPC_SwitchOpcode /*2 cases */, 105, TARGET_VAL(ISD::FMAD),// ->114987
53370 : /*114882*/ OPC_RecordChild0, // #0 = $VOP3PMadMixMods:lo_src0:lo_src0_modifiers
53371 : /*114883*/ OPC_RecordChild1, // #1 = $VOP3PMadMixMods:lo_src1:lo_src1_modifiers
53372 : /*114884*/ OPC_RecordChild2, // #2 = $VOP3PMadMixMods:lo_src2:lo_src2_modifiers
53373 : /*114885*/ OPC_CheckType, MVT::f32,
53374 : /*114887*/ OPC_MoveParent,
53375 : /*114888*/ OPC_CheckType, MVT::f16,
53376 : /*114890*/ OPC_MoveParent,
53377 : /*114891*/ OPC_MoveChild1,
53378 : /*114892*/ OPC_CheckOpcode, TARGET_VAL(ISD::FP_ROUND),
53379 : /*114895*/ OPC_MoveChild0,
53380 : /*114896*/ OPC_CheckOpcode, TARGET_VAL(ISD::FMAD),
53381 : /*114899*/ OPC_RecordChild0, // #3 = $VOP3PMadMixMods:hi_src0:hi_src0_modifiers
53382 : /*114900*/ OPC_RecordChild1, // #4 = $VOP3PMadMixMods:hi_src1:hi_src1_modifiers
53383 : /*114901*/ OPC_RecordChild2, // #5 = $VOP3PMadMixMods:hi_src2:hi_src2_modifiers
53384 : /*114902*/ OPC_CheckType, MVT::f32,
53385 : /*114904*/ OPC_MoveParent,
53386 : /*114905*/ OPC_CheckType, MVT::f16,
53387 : /*114907*/ OPC_MoveParent,
53388 : /*114908*/ OPC_MoveParent,
53389 : /*114909*/ OPC_CheckType, MVT::v2f16,
53390 : /*114911*/ OPC_CheckPatternPredicate, 29, // (Subtarget->hasMadMixInsts()) && (true)
53391 : /*114913*/ OPC_CheckComplexPat, /*CP*/28, /*#*/0, // SelectVOP3PMadMixMods:$ #6 #7
53392 : /*114916*/ OPC_CheckComplexPat, /*CP*/28, /*#*/1, // SelectVOP3PMadMixMods:$ #8 #9
53393 : /*114919*/ OPC_CheckComplexPat, /*CP*/28, /*#*/2, // SelectVOP3PMadMixMods:$ #10 #11
53394 : /*114922*/ OPC_CheckComplexPat, /*CP*/28, /*#*/3, // SelectVOP3PMadMixMods:$ #12 #13
53395 : /*114925*/ OPC_CheckComplexPat, /*CP*/28, /*#*/4, // SelectVOP3PMadMixMods:$ #14 #15
53396 : /*114928*/ OPC_CheckComplexPat, /*CP*/28, /*#*/5, // SelectVOP3PMadMixMods:$ #16 #17
53397 : /*114931*/ OPC_EmitInteger, MVT::i1, 1,
53398 : /*114934*/ OPC_EmitInteger, MVT::i1, 1,
53399 : /*114937*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
53400 : MVT::i32, 0/*#Ops*/, // Results = #20
53401 : /*114943*/ OPC_EmitInteger, MVT::i32, 0,
53402 : /*114946*/ OPC_EmitInteger, MVT::i32, 0,
53403 : /*114949*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_MAD_MIXLO_F16), 0,
53404 : MVT::i16, 10/*#Ops*/, 7, 6, 9, 8, 11, 10, 19, 20, 21, 22, // Results = #23
53405 : /*114965*/ OPC_EmitInteger, MVT::i32, 0,
53406 : /*114968*/ OPC_EmitInteger, MVT::i32, 0,
53407 : /*114971*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAD_MIXHI_F16), 0,
53408 : MVT::v2f16, 10/*#Ops*/, 13, 12, 15, 14, 17, 16, 18, 23, 24, 25,
53409 : // Src: (AMDGPUclamp:{ *:[v2f16] } (build_vector:{ *:[v2f16] } (fpround:{ *:[f16] } (fmad:{ *:[f32] } (VOP3PMadMixMods:{ *:[f32] } f16:{ *:[f16] }:$lo_src0, i32:{ *:[i32] }:$lo_src0_modifiers), (VOP3PMadMixMods:{ *:[f32] } f16:{ *:[f16] }:$lo_src1, i32:{ *:[i32] }:$lo_src1_modifiers), (VOP3PMadMixMods:{ *:[f32] } f16:{ *:[f16] }:$lo_src2, i32:{ *:[i32] }:$lo_src2_modifiers))), (fpround:{ *:[f16] } (fmad:{ *:[f32] } (VOP3PMadMixMods:{ *:[f32] } f16:{ *:[f16] }:$hi_src0, i32:{ *:[i32] }:$hi_src0_modifiers), (VOP3PMadMixMods:{ *:[f32] } f16:{ *:[f16] }:$hi_src1, i32:{ *:[i32] }:$hi_src1_modifiers), (VOP3PMadMixMods:{ *:[f32] } f16:{ *:[f16] }:$hi_src2, i32:{ *:[i32] }:$hi_src2_modifiers))))) - Complexity = 72
53410 : // Dst: (V_MAD_MIXHI_F16:{ *:[v2f16] } ?:{ *:[i32] }:$hi_src0_modifiers, ?:{ *:[f16] }:$hi_src0, ?:{ *:[i32] }:$hi_src1_modifiers, ?:{ *:[f16] }:$hi_src1, ?:{ *:[i32] }:$hi_src2_modifiers, ?:{ *:[f16] }:$hi_src2, 1:{ *:[i1] }, (V_MAD_MIXLO_F16:{ *:[i16] } ?:{ *:[i32] }:$lo_src0_modifiers, ?:{ *:[f16] }:$lo_src0, ?:{ *:[i32] }:$lo_src1_modifiers, ?:{ *:[f16] }:$lo_src1, ?:{ *:[i32] }:$lo_src2_modifiers, ?:{ *:[f16] }:$lo_src2, 1:{ *:[i1] }, (IMPLICIT_DEF:{ *:[i32] })))
53411 : /*114987*/ /*SwitchOpcode*/ 105, TARGET_VAL(ISD::FMA),// ->115095
53412 : /*114990*/ OPC_RecordChild0, // #0 = $VOP3PMadMixMods:lo_src0:lo_src0_modifiers
53413 : /*114991*/ OPC_RecordChild1, // #1 = $VOP3PMadMixMods:lo_src1:lo_src1_modifiers
53414 : /*114992*/ OPC_RecordChild2, // #2 = $VOP3PMadMixMods:lo_src2:lo_src2_modifiers
53415 : /*114993*/ OPC_CheckType, MVT::f32,
53416 : /*114995*/ OPC_MoveParent,
53417 : /*114996*/ OPC_CheckType, MVT::f16,
53418 : /*114998*/ OPC_MoveParent,
53419 : /*114999*/ OPC_MoveChild1,
53420 : /*115000*/ OPC_CheckOpcode, TARGET_VAL(ISD::FP_ROUND),
53421 : /*115003*/ OPC_MoveChild0,
53422 : /*115004*/ OPC_CheckOpcode, TARGET_VAL(ISD::FMA),
53423 : /*115007*/ OPC_RecordChild0, // #3 = $VOP3PMadMixMods:hi_src0:hi_src0_modifiers
53424 : /*115008*/ OPC_RecordChild1, // #4 = $VOP3PMadMixMods:hi_src1:hi_src1_modifiers
53425 : /*115009*/ OPC_RecordChild2, // #5 = $VOP3PMadMixMods:hi_src2:hi_src2_modifiers
53426 : /*115010*/ OPC_CheckType, MVT::f32,
53427 : /*115012*/ OPC_MoveParent,
53428 : /*115013*/ OPC_CheckType, MVT::f16,
53429 : /*115015*/ OPC_MoveParent,
53430 : /*115016*/ OPC_MoveParent,
53431 : /*115017*/ OPC_CheckType, MVT::v2f16,
53432 : /*115019*/ OPC_CheckPatternPredicate, 30, // (Subtarget->hasFmaMixInsts()) && (true)
53433 : /*115021*/ OPC_CheckComplexPat, /*CP*/28, /*#*/0, // SelectVOP3PMadMixMods:$ #6 #7
53434 : /*115024*/ OPC_CheckComplexPat, /*CP*/28, /*#*/1, // SelectVOP3PMadMixMods:$ #8 #9
53435 : /*115027*/ OPC_CheckComplexPat, /*CP*/28, /*#*/2, // SelectVOP3PMadMixMods:$ #10 #11
53436 : /*115030*/ OPC_CheckComplexPat, /*CP*/28, /*#*/3, // SelectVOP3PMadMixMods:$ #12 #13
53437 : /*115033*/ OPC_CheckComplexPat, /*CP*/28, /*#*/4, // SelectVOP3PMadMixMods:$ #14 #15
53438 : /*115036*/ OPC_CheckComplexPat, /*CP*/28, /*#*/5, // SelectVOP3PMadMixMods:$ #16 #17
53439 : /*115039*/ OPC_EmitInteger, MVT::i1, 1,
53440 : /*115042*/ OPC_EmitInteger, MVT::i1, 1,
53441 : /*115045*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
53442 : MVT::i32, 0/*#Ops*/, // Results = #20
53443 : /*115051*/ OPC_EmitInteger, MVT::i32, 0,
53444 : /*115054*/ OPC_EmitInteger, MVT::i32, 0,
53445 : /*115057*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_FMA_MIXLO_F16), 0,
53446 : MVT::i16, 10/*#Ops*/, 7, 6, 9, 8, 11, 10, 19, 20, 21, 22, // Results = #23
53447 : /*115073*/ OPC_EmitInteger, MVT::i32, 0,
53448 : /*115076*/ OPC_EmitInteger, MVT::i32, 0,
53449 : /*115079*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_FMA_MIXHI_F16), 0,
53450 : MVT::v2f16, 10/*#Ops*/, 13, 12, 15, 14, 17, 16, 18, 23, 24, 25,
53451 : // Src: (AMDGPUclamp:{ *:[v2f16] } (build_vector:{ *:[v2f16] } (fpround:{ *:[f16] } (fma:{ *:[f32] } (VOP3PMadMixMods:{ *:[f32] } f16:{ *:[f16] }:$lo_src0, i32:{ *:[i32] }:$lo_src0_modifiers), (VOP3PMadMixMods:{ *:[f32] } f16:{ *:[f16] }:$lo_src1, i32:{ *:[i32] }:$lo_src1_modifiers), (VOP3PMadMixMods:{ *:[f32] } f16:{ *:[f16] }:$lo_src2, i32:{ *:[i32] }:$lo_src2_modifiers))), (fpround:{ *:[f16] } (fma:{ *:[f32] } (VOP3PMadMixMods:{ *:[f32] } f16:{ *:[f16] }:$hi_src0, i32:{ *:[i32] }:$hi_src0_modifiers), (VOP3PMadMixMods:{ *:[f32] } f16:{ *:[f16] }:$hi_src1, i32:{ *:[i32] }:$hi_src1_modifiers), (VOP3PMadMixMods:{ *:[f32] } f16:{ *:[f16] }:$hi_src2, i32:{ *:[i32] }:$hi_src2_modifiers))))) - Complexity = 72
53452 : // Dst: (V_FMA_MIXHI_F16:{ *:[v2f16] } ?:{ *:[i32] }:$hi_src0_modifiers, ?:{ *:[f16] }:$hi_src0, ?:{ *:[i32] }:$hi_src1_modifiers, ?:{ *:[f16] }:$hi_src1, ?:{ *:[i32] }:$hi_src2_modifiers, ?:{ *:[f16] }:$hi_src2, 1:{ *:[i1] }, (V_FMA_MIXLO_F16:{ *:[i16] } ?:{ *:[i32] }:$lo_src0_modifiers, ?:{ *:[f16] }:$lo_src0, ?:{ *:[i32] }:$lo_src1_modifiers, ?:{ *:[f16] }:$lo_src1, ?:{ *:[i32] }:$lo_src2_modifiers, ?:{ *:[f16] }:$lo_src2, 1:{ *:[i1] }, (IMPLICIT_DEF:{ *:[i32] })))
53453 : /*115095*/ 0, // EndSwitchOpcode
53454 : /*115096*/ /*Scope*/ 38, /*->115135*/
53455 : /*115097*/ OPC_RecordChild0, // #0 = $VOP3PMods:src0:src0_modifiers
53456 : /*115098*/ OPC_CheckType, MVT::v2f16,
53457 : /*115100*/ OPC_CheckPatternPredicate, 40, // (Subtarget->hasVOP3PInsts()) && (true)
53458 : /*115102*/ OPC_CheckComplexPat, /*CP*/1, /*#*/0, // SelectVOP3PMods:$ #1 #2
53459 : /*115105*/ OPC_EmitInteger, MVT::i1, 1,
53460 : /*115108*/ OPC_EmitInteger, MVT::i32, 0,
53461 : /*115111*/ OPC_EmitInteger, MVT::i32, 0,
53462 : /*115114*/ OPC_EmitInteger, MVT::i32, 0,
53463 : /*115117*/ OPC_EmitInteger, MVT::i32, 0,
53464 : /*115120*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_PK_MAX_F16), 0,
53465 : MVT::v2f16, 9/*#Ops*/, 2, 1, 2, 1, 3, 4, 5, 6, 7,
53466 : // Src: (AMDGPUclamp:{ *:[v2f16] } (VOP3PMods:{ *:[v2f16] } v2f16:{ *:[v2f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers)) - Complexity = 12
53467 : // Dst: (V_PK_MAX_F16:{ *:[v2f16] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[v2f16] }:$src0, ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[v2f16] }:$src0, 1:{ *:[i1] })
53468 : /*115135*/ 0, /*End of Scope*/
53469 : /*115136*/ /*SwitchOpcode*/ 32|128,1/*160*/, TARGET_VAL(ISD::FFLOOR),// ->115300
53470 : /*115140*/ OPC_RecordChild0, // #0 = $VOP3Mods:x:mods
53471 : /*115141*/ OPC_SwitchType /*3 cases */, 125, MVT::f64,// ->115269
53472 : /*115144*/ OPC_Scope, 108, /*->115254*/ // 2 children in Scope
53473 : /*115146*/ OPC_CheckPatternPredicate, 23, // (true) && (Subtarget->getGeneration() == AMDGPUSubtarget::SOUTHERN_ISLANDS)
53474 : /*115148*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #1 #2
53475 : /*115151*/ OPC_EmitInteger, MVT::i32, 1,
53476 : /*115154*/ OPC_EmitInteger, MVT::i32, 0,
53477 : /*115157*/ OPC_EmitInteger, MVT::i1, 0,
53478 : /*115160*/ OPC_EmitInteger, MVT::i32, 0,
53479 : /*115163*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_FRACT_F64_e64), 0,
53480 : MVT::i64, 4/*#Ops*/, 2, 1, 5, 6, // Results = #7
53481 : /*115173*/ OPC_EmitInteger, MVT::i32, 0,
53482 : /*115176*/ OPC_EmitInteger, MVT::i64, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,119|128,63/*4607182418800017407*/,
53483 : /*115187*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_MOV_B64_PSEUDO), 0,
53484 : MVT::i64, 1/*#Ops*/, 9, // Results = #10
53485 : /*115194*/ OPC_EmitInteger, MVT::i1, 0,
53486 : /*115197*/ OPC_EmitInteger, MVT::i32, 0,
53487 : /*115200*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_MIN_F64), 0,
53488 : MVT::i64, 6/*#Ops*/, 4, 7, 8, 10, 11, 12, // Results = #13
53489 : /*115212*/ OPC_EmitInteger, MVT::i32, 0,
53490 : /*115215*/ OPC_EmitInteger, MVT::i32, 3,
53491 : /*115218*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_CMP_CLASS_F64_e64), 0,
53492 : MVT::i1, 3/*#Ops*/, 14, 1, 15, // Results = #16
53493 : /*115227*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_CNDMASK_B64_PSEUDO), 0,
53494 : MVT::i64, 3/*#Ops*/, 13, 1, 16, // Results = #17
53495 : /*115236*/ OPC_EmitInteger, MVT::i1, 0,
53496 : /*115239*/ OPC_EmitInteger, MVT::i32, 0,
53497 : /*115242*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_ADD_F64), 0,
53498 : MVT::f64, 6/*#Ops*/, 2, 1, 3, 17, 18, 19,
53499 : // Src: (ffloor:{ *:[f64] } (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$x, i32:{ *:[i32] }:$mods)) - Complexity = 12
53500 : // Dst: (V_ADD_F64:{ *:[f64] } ?:{ *:[i32] }:$mods, ?:{ *:[f64] }:$x, 1:{ *:[i32] }, (V_CNDMASK_B64_PSEUDO:{ *:[i64] } (V_MIN_F64:{ *:[i64] } 0:{ *:[i32] }, (V_FRACT_F64_e64:{ *:[i64] } ?:{ *:[i32] }:$mods, ?:{ *:[f64] }:$x, 0:{ *:[i1] }, 0:{ *:[i32] }), 0:{ *:[i32] }, (V_MOV_B64_PSEUDO:{ *:[i64] } 4607182418800017407:{ *:[i64] }), 0:{ *:[i1] }, 0:{ *:[i32] }), ?:{ *:[f64] }:$x, (V_CMP_CLASS_F64_e64:{ *:[i1] } 0:{ *:[i32] }, ?:{ *:[f64] }:$x, 3:{ *:[i32] })), 0:{ *:[i1] }, 0:{ *:[i32] })
53501 : /*115254*/ /*Scope*/ 13, /*->115268*/
53502 : /*115255*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
53503 : /*115258*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_FLOOR_F64_e64), 0,
53504 : MVT::f64, 4/*#Ops*/, 2, 1, 3, 4,
53505 : // Src: (ffloor:{ *:[f64] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
53506 : // Dst: (V_FLOOR_F64_e64:{ *:[f64] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
53507 : /*115268*/ 0, /*End of Scope*/
53508 : /*115269*/ /*SwitchType*/ 13, MVT::f32,// ->115284
53509 : /*115271*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
53510 : /*115274*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_FLOOR_F32_e64), 0,
53511 : MVT::f32, 4/*#Ops*/, 2, 1, 3, 4,
53512 : // Src: (ffloor:{ *:[f32] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
53513 : // Dst: (V_FLOOR_F32_e64:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
53514 : /*115284*/ /*SwitchType*/ 13, MVT::f16,// ->115299
53515 : /*115286*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
53516 : /*115289*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_FLOOR_F16_e64), 0,
53517 : MVT::f16, 4/*#Ops*/, 2, 1, 3, 4,
53518 : // Src: (ffloor:{ *:[f16] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
53519 : // Dst: (V_FLOOR_F16_e64:{ *:[f16] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
53520 : /*115299*/ 0, // EndSwitchType
53521 : /*115300*/ /*SwitchOpcode*/ 56, TARGET_VAL(AMDGPUISD::INTERP_P1),// ->115359
53522 : /*115303*/ OPC_CaptureGlueInput,
53523 : /*115304*/ OPC_RecordChild0, // #0 = $vsrc
53524 : /*115305*/ OPC_CheckChild0Type, MVT::f32,
53525 : /*115307*/ OPC_RecordChild1, // #1 = $attrchan
53526 : /*115308*/ OPC_MoveChild1,
53527 : /*115309*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
53528 : /*115312*/ OPC_CheckType, MVT::i32,
53529 : /*115314*/ OPC_MoveParent,
53530 : /*115315*/ OPC_RecordChild2, // #2 = $attr
53531 : /*115316*/ OPC_MoveChild2,
53532 : /*115317*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
53533 : /*115320*/ OPC_CheckType, MVT::i32,
53534 : /*115322*/ OPC_MoveParent,
53535 : /*115323*/ OPC_CheckType, MVT::f32,
53536 : /*115325*/ OPC_Scope, 15, /*->115342*/ // 2 children in Scope
53537 : /*115327*/ OPC_CheckPatternPredicate, 41, // (true) && (Subtarget->getLDSBankCount() == 32) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53538 : /*115329*/ OPC_EmitConvertToTarget, 2,
53539 : /*115331*/ OPC_EmitConvertToTarget, 1,
53540 : /*115333*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_INTERP_P1_F32), 0|OPFL_GlueInput|OPFL_GlueOutput,
53541 : MVT::f32, 3/*#Ops*/, 0, 3, 4,
53542 : // Src: (AMDGPUinterp_p1:{ *:[f32] } f32:{ *:[f32] }:$vsrc, (imm:{ *:[i32] }):$attrchan, (imm:{ *:[i32] }):$attr) - Complexity = 9
53543 : // Dst: (V_INTERP_P1_F32:{ *:[f32] } f32:{ *:[f32] }:$vsrc, (imm:{ *:[i32] }):$attr, (imm:{ *:[i32] }):$attrchan)
53544 : /*115342*/ /*Scope*/ 15, /*->115358*/
53545 : /*115343*/ OPC_CheckPatternPredicate, 42, // (true) && (Subtarget->getLDSBankCount() == 16) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53546 : /*115345*/ OPC_EmitConvertToTarget, 2,
53547 : /*115347*/ OPC_EmitConvertToTarget, 1,
53548 : /*115349*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_INTERP_P1_F32_16bank), 0|OPFL_GlueInput|OPFL_GlueOutput,
53549 : MVT::f32, 3/*#Ops*/, 0, 3, 4,
53550 : // Src: (AMDGPUinterp_p1:{ *:[f32] } f32:{ *:[f32] }:$vsrc, (imm:{ *:[i32] }):$attrchan, (imm:{ *:[i32] }):$attr) - Complexity = 9
53551 : // Dst: (V_INTERP_P1_F32_16bank:{ *:[f32] } f32:{ *:[f32] }:$vsrc, (imm:{ *:[i32] }):$attr, (imm:{ *:[i32] }):$attrchan)
53552 : /*115358*/ 0, /*End of Scope*/
53553 : /*115359*/ /*SwitchOpcode*/ 41, TARGET_VAL(AMDGPUISD::INTERP_P2),// ->115403
53554 : /*115362*/ OPC_CaptureGlueInput,
53555 : /*115363*/ OPC_RecordChild0, // #0 = $src0
53556 : /*115364*/ OPC_CheckChild0Type, MVT::f32,
53557 : /*115366*/ OPC_RecordChild1, // #1 = $vsrc
53558 : /*115367*/ OPC_CheckChild1Type, MVT::f32,
53559 : /*115369*/ OPC_RecordChild2, // #2 = $attrchan
53560 : /*115370*/ OPC_MoveChild2,
53561 : /*115371*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
53562 : /*115374*/ OPC_CheckType, MVT::i32,
53563 : /*115376*/ OPC_MoveParent,
53564 : /*115377*/ OPC_RecordChild3, // #3 = $attr
53565 : /*115378*/ OPC_MoveChild3,
53566 : /*115379*/ OPC_CheckOpcode, TARGET_VAL(ISD::Constant),
53567 : /*115382*/ OPC_CheckType, MVT::i32,
53568 : /*115384*/ OPC_MoveParent,
53569 : /*115385*/ OPC_CheckType, MVT::f32,
53570 : /*115387*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53571 : /*115389*/ OPC_EmitConvertToTarget, 3,
53572 : /*115391*/ OPC_EmitConvertToTarget, 2,
53573 : /*115393*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_INTERP_P2_F32), 0|OPFL_GlueInput,
53574 : MVT::f32, 4/*#Ops*/, 0, 1, 4, 5,
53575 : // Src: (AMDGPUinterp_p2:{ *:[f32] } f32:{ *:[f32] }:$src0, f32:{ *:[f32] }:$vsrc, (imm:{ *:[i32] }):$attrchan, (imm:{ *:[i32] }):$attr) - Complexity = 9
53576 : // Dst: (V_INTERP_P2_F32:{ *:[f32] } f32:{ *:[f32] }:$src0, f32:{ *:[f32] }:$vsrc, (imm:{ *:[i32] }):$attr, (imm:{ *:[i32] }):$attrchan)
53577 : /*115403*/ /*SwitchOpcode*/ 82, TARGET_VAL(AMDGPUISD::RCP),// ->115488
53578 : /*115406*/ OPC_Scope, 30, /*->115438*/ // 2 children in Scope
53579 : /*115408*/ OPC_MoveChild0,
53580 : /*115409*/ OPC_CheckOpcode, TARGET_VAL(ISD::FSQRT),
53581 : /*115412*/ OPC_RecordChild0, // #0 = $src
53582 : /*115413*/ OPC_MoveParent,
53583 : /*115414*/ OPC_SwitchType /*2 cases */, 9, MVT::f32,// ->115426
53584 : /*115417*/ OPC_CheckPatternPredicate, 32, // (true) && (TM.Options.UnsafeFPMath) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53585 : /*115419*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_RSQ_F32_e32), 0,
53586 : MVT::f32, 1/*#Ops*/, 0,
53587 : // Src: (AMDGPUrcp:{ *:[f32] } (fsqrt:{ *:[f32] } f32:{ *:[f32] }:$src)) - Complexity = 6
53588 : // Dst: (V_RSQ_F32_e32:{ *:[f32] } ?:{ *:[f32] }:$src)
53589 : /*115426*/ /*SwitchType*/ 9, MVT::f64,// ->115437
53590 : /*115428*/ OPC_CheckPatternPredicate, 32, // (true) && (TM.Options.UnsafeFPMath) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53591 : /*115430*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_RSQ_F64_e32), 0,
53592 : MVT::f64, 1/*#Ops*/, 0,
53593 : // Src: (AMDGPUrcp:{ *:[f64] } (fsqrt:{ *:[f64] } f64:{ *:[f64] }:$src)) - Complexity = 6
53594 : // Dst: (V_RSQ_F64_e32:{ *:[f64] } ?:{ *:[f64] }:$src)
53595 : /*115437*/ 0, // EndSwitchType
53596 : /*115438*/ /*Scope*/ 48, /*->115487*/
53597 : /*115439*/ OPC_RecordChild0, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
53598 : /*115440*/ OPC_SwitchType /*3 cases */, 13, MVT::f32,// ->115456
53599 : /*115443*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
53600 : /*115446*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_RCP_F32_e64), 0,
53601 : MVT::f32, 4/*#Ops*/, 2, 1, 3, 4,
53602 : // Src: (AMDGPUrcp:{ *:[f32] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
53603 : // Dst: (V_RCP_F32_e64:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
53604 : /*115456*/ /*SwitchType*/ 13, MVT::f64,// ->115471
53605 : /*115458*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
53606 : /*115461*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_RCP_F64_e64), 0,
53607 : MVT::f64, 4/*#Ops*/, 2, 1, 3, 4,
53608 : // Src: (AMDGPUrcp:{ *:[f64] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
53609 : // Dst: (V_RCP_F64_e64:{ *:[f64] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
53610 : /*115471*/ /*SwitchType*/ 13, MVT::f16,// ->115486
53611 : /*115473*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
53612 : /*115476*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_RCP_F16_e64), 0,
53613 : MVT::f16, 4/*#Ops*/, 2, 1, 3, 4,
53614 : // Src: (AMDGPUrcp:{ *:[f16] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
53615 : // Dst: (V_RCP_F16_e64:{ *:[f16] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
53616 : /*115486*/ 0, // EndSwitchType
53617 : /*115487*/ 0, /*End of Scope*/
53618 : /*115488*/ /*SwitchOpcode*/ 111|128,2/*367*/, TARGET_VAL(ISD::FNEG),// ->115859
53619 : /*115492*/ OPC_Scope, 0|128,1/*128*/, /*->115623*/ // 4 children in Scope
53620 : /*115495*/ OPC_MoveChild0,
53621 : /*115496*/ OPC_CheckOpcode, TARGET_VAL(ISD::FABS),
53622 : /*115499*/ OPC_RecordChild0, // #0 = $src
53623 : /*115500*/ OPC_MoveParent,
53624 : /*115501*/ OPC_SwitchType /*3 cases */, 25, MVT::f32,// ->115529
53625 : /*115504*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53626 : /*115506*/ OPC_EmitInteger, MVT::i32, 0|128,0|128,0|128,0|128,8/*2147483648*/,
53627 : /*115513*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
53628 : MVT::i16, 1/*#Ops*/, 1, // Results = #2
53629 : /*115520*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_OR_B32), 0,
53630 : MVT::f32, MVT::i1, 2/*#Ops*/, 0, 2,
53631 : // Src: (fneg:{ *:[f32] } (fabs:{ *:[f32] } f32:{ *:[f32] }:$src)) - Complexity = 6
53632 : // Dst: (S_OR_B32:{ *:[f32] }:{ *:[i1] } ?:{ *:[f32] }:$src, (S_MOV_B32:{ *:[i16] } 2147483648:{ *:[i32] }))
53633 : /*115529*/ /*SwitchType*/ 23, MVT::f16,// ->115554
53634 : /*115531*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53635 : /*115533*/ OPC_EmitInteger, MVT::i32, 0|128,0|128,2/*32768*/,
53636 : /*115538*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
53637 : MVT::i16, 1/*#Ops*/, 1, // Results = #2
53638 : /*115545*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_OR_B32), 0,
53639 : MVT::f16, MVT::i1, 2/*#Ops*/, 0, 2,
53640 : // Src: (fneg:{ *:[f16] } (fabs:{ *:[f16] } f16:{ *:[f16] }:$src)) - Complexity = 6
53641 : // Dst: (S_OR_B32:{ *:[f16] }:{ *:[i1] } ?:{ *:[f16] }:$src, (S_MOV_B32:{ *:[i16] } 32768:{ *:[i32] }))
53642 : /*115554*/ /*SwitchType*/ 66, MVT::f64,// ->115622
53643 : /*115556*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53644 : /*115558*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
53645 : /*115561*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
53646 : /*115564*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
53647 : MVT::i32, 2/*#Ops*/, 0, 2, // Results = #3
53648 : /*115572*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
53649 : /*115575*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
53650 : /*115578*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
53651 : MVT::i32, 2/*#Ops*/, 0, 5, // Results = #6
53652 : /*115586*/ OPC_EmitInteger, MVT::i32, 0|128,0|128,0|128,0|128,8/*2147483648*/,
53653 : /*115593*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_MOV_B32_e32), 0,
53654 : MVT::i16, 1/*#Ops*/, 7, // Results = #8
53655 : /*115600*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_OR_B32_e32), 0,
53656 : MVT::i16, 2/*#Ops*/, 6, 8, // Results = #9
53657 : /*115608*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
53658 : /*115611*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
53659 : MVT::f64, 5/*#Ops*/, 1, 3, 4, 9, 10,
53660 : // Src: (fneg:{ *:[f64] } (fabs:{ *:[f64] } f64:{ *:[f64] }:$src)) - Complexity = 6
53661 : // Dst: (REG_SEQUENCE:{ *:[f64] } VReg_64:{ *:[i32] }, (EXTRACT_SUBREG:{ *:[i32] } f64:{ *:[f64] }:$src, sub0:{ *:[i32] }), sub0:{ *:[i32] }, (V_OR_B32_e32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } f64:{ *:[f64] }:$src, sub1:{ *:[i32] }), (V_MOV_B32_e32:{ *:[i16] } 2147483648:{ *:[i32] })), sub1:{ *:[i32] })
53662 : /*115622*/ 0, // EndSwitchType
53663 : /*115623*/ /*Scope*/ 122, /*->115746*/
53664 : /*115624*/ OPC_RecordChild0, // #0 = $src
53665 : /*115625*/ OPC_SwitchType /*3 cases */, 24, MVT::f32,// ->115652
53666 : /*115628*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53667 : /*115630*/ OPC_EmitInteger, MVT::i32, 0|128,0|128,0|128,0|128,8/*2147483648*/,
53668 : /*115637*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_MOV_B32_e32), 0,
53669 : MVT::i16, 1/*#Ops*/, 1, // Results = #2
53670 : /*115644*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_XOR_B32_e32), 0,
53671 : MVT::f32, 2/*#Ops*/, 0, 2,
53672 : // Src: (fneg:{ *:[f32] } f32:{ *:[f32] }:$src) - Complexity = 3
53673 : // Dst: (V_XOR_B32_e32:{ *:[f32] } ?:{ *:[f32] }:$src, (V_MOV_B32_e32:{ *:[i16] } 2147483648:{ *:[i32] }))
53674 : /*115652*/ /*SwitchType*/ 23, MVT::f16,// ->115677
53675 : /*115654*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53676 : /*115656*/ OPC_EmitInteger, MVT::i32, 0|128,0|128,2/*32768*/,
53677 : /*115661*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
53678 : MVT::i16, 1/*#Ops*/, 1, // Results = #2
53679 : /*115668*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_XOR_B32), 0,
53680 : MVT::f16, MVT::i1, 2/*#Ops*/, 0, 2,
53681 : // Src: (fneg:{ *:[f16] } f16:{ *:[f16] }:$src) - Complexity = 3
53682 : // Dst: (S_XOR_B32:{ *:[f16] }:{ *:[i1] } ?:{ *:[f16] }:$src, (S_MOV_B32:{ *:[i16] } 32768:{ *:[i32] }))
53683 : /*115677*/ /*SwitchType*/ 66, MVT::f64,// ->115745
53684 : /*115679*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53685 : /*115681*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
53686 : /*115684*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
53687 : /*115687*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
53688 : MVT::i32, 2/*#Ops*/, 0, 2, // Results = #3
53689 : /*115695*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
53690 : /*115698*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
53691 : /*115701*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
53692 : MVT::i32, 2/*#Ops*/, 0, 5, // Results = #6
53693 : /*115709*/ OPC_EmitInteger, MVT::i32, 0|128,0|128,0|128,0|128,8/*2147483648*/,
53694 : /*115716*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_MOV_B32_e32), 0,
53695 : MVT::i32, 1/*#Ops*/, 7, // Results = #8
53696 : /*115723*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_XOR_B32_e32), 0,
53697 : MVT::i16, 2/*#Ops*/, 6, 8, // Results = #9
53698 : /*115731*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
53699 : /*115734*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
53700 : MVT::f64, 5/*#Ops*/, 1, 3, 4, 9, 10,
53701 : // Src: (fneg:{ *:[f64] } f64:{ *:[f64] }:$src) - Complexity = 3
53702 : // Dst: (REG_SEQUENCE:{ *:[f64] } VReg_64:{ *:[i32] }, (EXTRACT_SUBREG:{ *:[i32] } f64:{ *:[f64] }:$src, sub0:{ *:[i32] }), sub0:{ *:[i32] }, (V_XOR_B32_e32:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } f64:{ *:[f64] }:$src, sub1:{ *:[i32] }), (V_MOV_B32_e32:{ *:[i32] } 2147483648:{ *:[i32] })), sub1:{ *:[i32] })
53703 : /*115745*/ 0, // EndSwitchType
53704 : /*115746*/ /*Scope*/ 82, /*->115829*/
53705 : /*115747*/ OPC_MoveChild0,
53706 : /*115748*/ OPC_SwitchOpcode /*2 cases */, 44, TARGET_VAL(ISD::BITCAST),// ->115796
53707 : /*115752*/ OPC_MoveChild0,
53708 : /*115753*/ OPC_CheckOpcode, TARGET_VAL(ISD::AND),
53709 : /*115756*/ OPC_RecordChild0, // #0 = $src
53710 : /*115757*/ OPC_CheckChild1Integer, 127|128,127|128,125|128,127|128,7/*2147450879*/,
53711 : /*115763*/ OPC_CheckPredicate, 0, // Predicate_and_oneuse
53712 : /*115765*/ OPC_CheckType, MVT::i32,
53713 : /*115767*/ OPC_MoveParent,
53714 : /*115768*/ OPC_MoveParent,
53715 : /*115769*/ OPC_CheckType, MVT::v2f16,
53716 : /*115771*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53717 : /*115773*/ OPC_EmitInteger, MVT::i32, 0|128,0|128,2|128,0|128,8/*2147516416*/,
53718 : /*115780*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
53719 : MVT::i16, 1/*#Ops*/, 1, // Results = #2
53720 : /*115787*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_OR_B32), 0,
53721 : MVT::v2f16, MVT::i1, 2/*#Ops*/, 0, 2,
53722 : // Src: (fneg:{ *:[v2f16] } (bitconvert:{ *:[v2f16] } (and:{ *:[i32] } i32:{ *:[i32] }:$src, 2147450879:{ *:[i32] })<<P:Predicate_and_oneuse>>)) - Complexity = 15
53723 : // Dst: (S_OR_B32:{ *:[v2f16] }:{ *:[i1] } ?:{ *:[i32] }:$src, (S_MOV_B32:{ *:[i16] } 2147516416:{ *:[i32] }))
53724 : /*115796*/ /*SwitchOpcode*/ 29, TARGET_VAL(ISD::FABS),// ->115828
53725 : /*115799*/ OPC_RecordChild0, // #0 = $src
53726 : /*115800*/ OPC_MoveParent,
53727 : /*115801*/ OPC_CheckType, MVT::v2f16,
53728 : /*115803*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53729 : /*115805*/ OPC_EmitInteger, MVT::i32, 0|128,0|128,2|128,0|128,8/*2147516416*/,
53730 : /*115812*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
53731 : MVT::i16, 1/*#Ops*/, 1, // Results = #2
53732 : /*115819*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_OR_B32), 0,
53733 : MVT::v2f16, MVT::i1, 2/*#Ops*/, 0, 2,
53734 : // Src: (fneg:{ *:[v2f16] } (fabs:{ *:[v2f16] } v2f16:{ *:[v2f16] }:$src)) - Complexity = 6
53735 : // Dst: (S_OR_B32:{ *:[v2f16] }:{ *:[i1] } ?:{ *:[v2f16] }:$src, (S_MOV_B32:{ *:[i16] } 2147516416:{ *:[i32] }))
53736 : /*115828*/ 0, // EndSwitchOpcode
53737 : /*115829*/ /*Scope*/ 28, /*->115858*/
53738 : /*115830*/ OPC_RecordChild0, // #0 = $src
53739 : /*115831*/ OPC_CheckType, MVT::v2f16,
53740 : /*115833*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53741 : /*115835*/ OPC_EmitInteger, MVT::i32, 0|128,0|128,2|128,0|128,8/*2147516416*/,
53742 : /*115842*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
53743 : MVT::i16, 1/*#Ops*/, 1, // Results = #2
53744 : /*115849*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_XOR_B32), 0,
53745 : MVT::v2f16, MVT::i1, 2/*#Ops*/, 0, 2,
53746 : // Src: (fneg:{ *:[v2f16] } v2f16:{ *:[v2f16] }:$src) - Complexity = 3
53747 : // Dst: (S_XOR_B32:{ *:[v2f16] }:{ *:[i1] } ?:{ *:[v2f16] }:$src, (S_MOV_B32:{ *:[i16] } 2147516416:{ *:[i32] }))
53748 : /*115858*/ 0, /*End of Scope*/
53749 : /*115859*/ /*SwitchOpcode*/ 85, TARGET_VAL(ISD::ConstantFP),// ->115947
53750 : /*115862*/ OPC_RecordNode, // #0 = $imm
53751 : /*115863*/ OPC_SwitchType /*3 cases */, 30, MVT::f32,// ->115896
53752 : /*115866*/ OPC_Scope, 14, /*->115882*/ // 2 children in Scope
53753 : /*115868*/ OPC_CheckPredicate, 72, // Predicate_anonymous_4128
53754 : /*115870*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53755 : /*115872*/ OPC_EmitNodeXForm, 8, 0, // bitcast_fpimm_to_i32
53756 : /*115875*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MOV_B32_e32), 0,
53757 : MVT::f32, 1/*#Ops*/, 1,
53758 : // Src: (fpimm:{ *:[f32] })<<P:Predicate_anonymous_4128>>:$imm - Complexity = 4
53759 : // Dst: (V_MOV_B32_e32:{ *:[f32] } (bitcast_fpimm_to_i32:{ *:[f32] } ?:{ *:[f32] }:$imm))
53760 : /*115882*/ /*Scope*/ 12, /*->115895*/
53761 : /*115883*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53762 : /*115885*/ OPC_EmitNodeXForm, 8, 0, // bitcast_fpimm_to_i32
53763 : /*115888*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
53764 : MVT::f32, 1/*#Ops*/, 1,
53765 : // Src: (fpimm:{ *:[f32] }):$imm - Complexity = 3
53766 : // Dst: (S_MOV_B32:{ *:[f32] } (bitcast_fpimm_to_i32:{ *:[f32] } ?:{ *:[f32] }:$imm))
53767 : /*115895*/ 0, /*End of Scope*/
53768 : /*115896*/ /*SwitchType*/ 30, MVT::f16,// ->115928
53769 : /*115898*/ OPC_Scope, 14, /*->115914*/ // 2 children in Scope
53770 : /*115900*/ OPC_CheckPredicate, 72, // Predicate_anonymous_4131
53771 : /*115902*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53772 : /*115904*/ OPC_EmitNodeXForm, 8, 0, // bitcast_fpimm_to_i32
53773 : /*115907*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MOV_B32_e32), 0,
53774 : MVT::f16, 1/*#Ops*/, 1,
53775 : // Src: (fpimm:{ *:[f16] })<<P:Predicate_anonymous_4131>>:$imm - Complexity = 4
53776 : // Dst: (V_MOV_B32_e32:{ *:[f16] } (bitcast_fpimm_to_i32:{ *:[f16] } ?:{ *:[f16] }:$imm))
53777 : /*115914*/ /*Scope*/ 12, /*->115927*/
53778 : /*115915*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53779 : /*115917*/ OPC_EmitNodeXForm, 8, 0, // bitcast_fpimm_to_i32
53780 : /*115920*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
53781 : MVT::f16, 1/*#Ops*/, 1,
53782 : // Src: (fpimm:{ *:[f16] }):$imm - Complexity = 3
53783 : // Dst: (S_MOV_B32:{ *:[f16] } (bitcast_fpimm_to_i32:{ *:[i32] } ?:{ *:[f16] }:$imm))
53784 : /*115927*/ 0, /*End of Scope*/
53785 : /*115928*/ /*SwitchType*/ 16, MVT::f64,// ->115946
53786 : /*115930*/ OPC_CheckPredicate, 59, // Predicate_anonymous_4139
53787 : /*115932*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53788 : /*115934*/ OPC_EmitConvertToTarget, 0,
53789 : /*115936*/ OPC_EmitNodeXForm, 12, 1, // bitcast_fpimm_to_i64
53790 : /*115939*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_MOV_B64), 0,
53791 : MVT::f64, 1/*#Ops*/, 2,
53792 : // Src: (fpimm:{ *:[f64] })<<P:Predicate_anonymous_4139>>:$imm - Complexity = 4
53793 : // Dst: (S_MOV_B64:{ *:[f64] } (bitcast_fpimm_to_i64:{ *:[f64] } (fpimm:{ *:[f64] })<<P:Predicate_anonymous_4139>>:$imm))
53794 : /*115946*/ 0, // EndSwitchType
53795 : /*115947*/ /*SwitchOpcode*/ 36|128,1/*164*/, TARGET_VAL(ISD::SINT_TO_FP),// ->116115
53796 : /*115951*/ OPC_RecordChild0, // #0 = $src
53797 : /*115952*/ OPC_Scope, 92, /*->116046*/ // 3 children in Scope
53798 : /*115954*/ OPC_CheckChild0Type, MVT::i1,
53799 : /*115956*/ OPC_SwitchType /*3 cases */, 21, MVT::f32,// ->115980
53800 : /*115959*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53801 : /*115961*/ OPC_EmitInteger, MVT::i32, 0,
53802 : /*115964*/ OPC_EmitInteger, MVT::i32, 0|128,0|128,0|128,124|128,11/*3212836864*/,
53803 : /*115971*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CNDMASK_B32_e64), 0,
53804 : MVT::f32, 3/*#Ops*/, 1, 2, 0,
53805 : // Src: (sint_to_fp:{ *:[f32] } i1:{ *:[i1] }:$src) - Complexity = 3
53806 : // Dst: (V_CNDMASK_B32_e64:{ *:[f32] } 0:{ *:[i32] }, 3212836864:{ *:[i32] }, ?:{ *:[i1] }:$src)
53807 : /*115980*/ /*SwitchType*/ 28, MVT::f16,// ->116010
53808 : /*115982*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53809 : /*115984*/ OPC_EmitInteger, MVT::i32, 0,
53810 : /*115987*/ OPC_EmitInteger, MVT::i32, 0|128,0|128,0|128,124|128,11/*3212836864*/,
53811 : /*115994*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_CNDMASK_B32_e64), 0,
53812 : MVT::i16, 3/*#Ops*/, 1, 2, 0, // Results = #3
53813 : /*116003*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_F16_F32_e32), 0,
53814 : MVT::f16, 1/*#Ops*/, 3,
53815 : // Src: (sint_to_fp:{ *:[f16] } i1:{ *:[i1] }:$src) - Complexity = 3
53816 : // Dst: (V_CVT_F16_F32_e32:{ *:[f16] } (V_CNDMASK_B32_e64:{ *:[i16] } 0:{ *:[i32] }, 3212836864:{ *:[i32] }, ?:{ *:[i1] }:$src))
53817 : /*116010*/ /*SwitchType*/ 33, MVT::f64,// ->116045
53818 : /*116012*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53819 : /*116014*/ OPC_EmitInteger, MVT::i32, 0,
53820 : /*116017*/ OPC_EmitInteger, MVT::i32, 127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,127|128,1/*18446744073709551615*/,
53821 : /*116029*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_CNDMASK_B32_e64), 0,
53822 : MVT::i16, 3/*#Ops*/, 1, 2, 0, // Results = #3
53823 : /*116038*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_F64_I32_e32), 0,
53824 : MVT::f64, 1/*#Ops*/, 3,
53825 : // Src: (sint_to_fp:{ *:[f64] } i1:{ *:[i1] }:$src) - Complexity = 3
53826 : // Dst: (V_CVT_F64_I32_e32:{ *:[f64] } (V_CNDMASK_B32_e64:{ *:[i16] } 0:{ *:[i32] }, -1:{ *:[i32] }, ?:{ *:[i1] }:$src))
53827 : /*116045*/ 0, // EndSwitchType
53828 : /*116046*/ /*Scope*/ 50, /*->116097*/
53829 : /*116047*/ OPC_CheckChild0Type, MVT::i32,
53830 : /*116049*/ OPC_SwitchType /*3 cases */, 16, MVT::f16,// ->116068
53831 : /*116052*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53832 : /*116054*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_CVT_F32_I32_e32), 0,
53833 : MVT::i16, 1/*#Ops*/, 0, // Results = #1
53834 : /*116061*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_F16_F32_e32), 0,
53835 : MVT::f16, 1/*#Ops*/, 1,
53836 : // Src: (sint_to_fp:{ *:[f16] } i32:{ *:[i32] }:$src) - Complexity = 3
53837 : // Dst: (V_CVT_F16_F32_e32:{ *:[f16] } (V_CVT_F32_I32_e32:{ *:[i16] } ?:{ *:[i32] }:$src))
53838 : /*116068*/ /*SwitchType*/ 12, MVT::f64,// ->116082
53839 : /*116070*/ OPC_CheckComplexPat, /*CP*/29, /*#*/0, // SelectVOP3OMods:$ #1 #2 #3
53840 : /*116073*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_F64_I32_e64), 0,
53841 : MVT::f64, 3/*#Ops*/, 1, 2, 3,
53842 : // Src: (sint_to_fp:{ *:[f64] } (VOP3OMods:{ *:[i32] } i32:{ *:[i32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -985
53843 : // Dst: (V_CVT_F64_I32_e64:{ *:[f64] } i32:{ *:[i32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
53844 : /*116082*/ /*SwitchType*/ 12, MVT::f32,// ->116096
53845 : /*116084*/ OPC_CheckComplexPat, /*CP*/29, /*#*/0, // SelectVOP3OMods:$ #1 #2 #3
53846 : /*116087*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_F32_I32_e64), 0,
53847 : MVT::f32, 3/*#Ops*/, 1, 2, 3,
53848 : // Src: (sint_to_fp:{ *:[f32] } (VOP3OMods:{ *:[i32] } i32:{ *:[i32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -985
53849 : // Dst: (V_CVT_F32_I32_e64:{ *:[f32] } i32:{ *:[i32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
53850 : /*116096*/ 0, // EndSwitchType
53851 : /*116097*/ /*Scope*/ 16, /*->116114*/
53852 : /*116098*/ OPC_CheckChild0Type, MVT::i16,
53853 : /*116100*/ OPC_CheckType, MVT::f16,
53854 : /*116102*/ OPC_CheckComplexPat, /*CP*/29, /*#*/0, // SelectVOP3OMods:$ #1 #2 #3
53855 : /*116105*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_F16_I16_e64), 0,
53856 : MVT::f16, 3/*#Ops*/, 1, 2, 3,
53857 : // Src: (sint_to_fp:{ *:[f16] } (VOP3OMods:{ *:[i16] } i16:{ *:[i16] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -985
53858 : // Dst: (V_CVT_F16_I16_e64:{ *:[f16] } i16:{ *:[i16] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
53859 : /*116114*/ 0, /*End of Scope*/
53860 : /*116115*/ /*SwitchOpcode*/ 27|128,1/*155*/, TARGET_VAL(ISD::UINT_TO_FP),// ->116274
53861 : /*116119*/ OPC_RecordChild0, // #0 = $src
53862 : /*116120*/ OPC_Scope, 83, /*->116205*/ // 3 children in Scope
53863 : /*116122*/ OPC_CheckChild0Type, MVT::i1,
53864 : /*116124*/ OPC_SwitchType /*3 cases */, 21, MVT::f32,// ->116148
53865 : /*116127*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53866 : /*116129*/ OPC_EmitInteger, MVT::i32, 0,
53867 : /*116132*/ OPC_EmitInteger, MVT::i32, 0|128,0|128,0|128,124|128,3/*1065353216*/,
53868 : /*116139*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CNDMASK_B32_e64), 0,
53869 : MVT::f32, 3/*#Ops*/, 1, 2, 0,
53870 : // Src: (uint_to_fp:{ *:[f32] } i1:{ *:[i1] }:$src) - Complexity = 3
53871 : // Dst: (V_CNDMASK_B32_e64:{ *:[f32] } 0:{ *:[i32] }, 1065353216:{ *:[i32] }, ?:{ *:[i1] }:$src)
53872 : /*116148*/ /*SwitchType*/ 28, MVT::f16,// ->116178
53873 : /*116150*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53874 : /*116152*/ OPC_EmitInteger, MVT::i32, 0,
53875 : /*116155*/ OPC_EmitInteger, MVT::i32, 0|128,0|128,0|128,124|128,3/*1065353216*/,
53876 : /*116162*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_CNDMASK_B32_e64), 0,
53877 : MVT::i16, 3/*#Ops*/, 1, 2, 0, // Results = #3
53878 : /*116171*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_F16_F32_e32), 0,
53879 : MVT::f16, 1/*#Ops*/, 3,
53880 : // Src: (uint_to_fp:{ *:[f16] } i1:{ *:[i1] }:$src) - Complexity = 3
53881 : // Dst: (V_CVT_F16_F32_e32:{ *:[f16] } (V_CNDMASK_B32_e64:{ *:[i16] } 0:{ *:[i32] }, 1065353216:{ *:[i32] }, ?:{ *:[i1] }:$src))
53882 : /*116178*/ /*SwitchType*/ 24, MVT::f64,// ->116204
53883 : /*116180*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53884 : /*116182*/ OPC_EmitInteger, MVT::i32, 0,
53885 : /*116185*/ OPC_EmitInteger, MVT::i32, 1,
53886 : /*116188*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_CNDMASK_B32_e64), 0,
53887 : MVT::i16, 3/*#Ops*/, 1, 2, 0, // Results = #3
53888 : /*116197*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_F64_U32_e32), 0,
53889 : MVT::f64, 1/*#Ops*/, 3,
53890 : // Src: (uint_to_fp:{ *:[f64] } i1:{ *:[i1] }:$src) - Complexity = 3
53891 : // Dst: (V_CVT_F64_U32_e32:{ *:[f64] } (V_CNDMASK_B32_e64:{ *:[i16] } 0:{ *:[i32] }, 1:{ *:[i32] }, ?:{ *:[i1] }:$src))
53892 : /*116204*/ 0, // EndSwitchType
53893 : /*116205*/ /*Scope*/ 50, /*->116256*/
53894 : /*116206*/ OPC_CheckChild0Type, MVT::i32,
53895 : /*116208*/ OPC_SwitchType /*3 cases */, 16, MVT::f16,// ->116227
53896 : /*116211*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53897 : /*116213*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_CVT_F32_U32_e32), 0,
53898 : MVT::i16, 1/*#Ops*/, 0, // Results = #1
53899 : /*116220*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_F16_F32_e32), 0,
53900 : MVT::f16, 1/*#Ops*/, 1,
53901 : // Src: (uint_to_fp:{ *:[f16] } i32:{ *:[i32] }:$src) - Complexity = 3
53902 : // Dst: (V_CVT_F16_F32_e32:{ *:[f16] } (V_CVT_F32_U32_e32:{ *:[i16] } ?:{ *:[i32] }:$src))
53903 : /*116227*/ /*SwitchType*/ 12, MVT::f32,// ->116241
53904 : /*116229*/ OPC_CheckComplexPat, /*CP*/29, /*#*/0, // SelectVOP3OMods:$ #1 #2 #3
53905 : /*116232*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_F32_U32_e64), 0,
53906 : MVT::f32, 3/*#Ops*/, 1, 2, 3,
53907 : // Src: (uint_to_fp:{ *:[f32] } (VOP3OMods:{ *:[i32] } i32:{ *:[i32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -985
53908 : // Dst: (V_CVT_F32_U32_e64:{ *:[f32] } i32:{ *:[i32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
53909 : /*116241*/ /*SwitchType*/ 12, MVT::f64,// ->116255
53910 : /*116243*/ OPC_CheckComplexPat, /*CP*/29, /*#*/0, // SelectVOP3OMods:$ #1 #2 #3
53911 : /*116246*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_F64_U32_e64), 0,
53912 : MVT::f64, 3/*#Ops*/, 1, 2, 3,
53913 : // Src: (uint_to_fp:{ *:[f64] } (VOP3OMods:{ *:[i32] } i32:{ *:[i32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -985
53914 : // Dst: (V_CVT_F64_U32_e64:{ *:[f64] } i32:{ *:[i32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
53915 : /*116255*/ 0, // EndSwitchType
53916 : /*116256*/ /*Scope*/ 16, /*->116273*/
53917 : /*116257*/ OPC_CheckChild0Type, MVT::i16,
53918 : /*116259*/ OPC_CheckType, MVT::f16,
53919 : /*116261*/ OPC_CheckComplexPat, /*CP*/29, /*#*/0, // SelectVOP3OMods:$ #1 #2 #3
53920 : /*116264*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_F16_U16_e64), 0,
53921 : MVT::f16, 3/*#Ops*/, 1, 2, 3,
53922 : // Src: (uint_to_fp:{ *:[f16] } (VOP3OMods:{ *:[i16] } i16:{ *:[i16] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -985
53923 : // Dst: (V_CVT_F16_U16_e64:{ *:[f16] } i16:{ *:[i16] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
53924 : /*116273*/ 0, /*End of Scope*/
53925 : /*116274*/ /*SwitchOpcode*/ 57, TARGET_VAL(ISD::FP_EXTEND),// ->116334
53926 : /*116277*/ OPC_RecordChild0, // #0 = $src
53927 : /*116278*/ OPC_SwitchType /*2 cases */, 37, MVT::f64,// ->116318
53928 : /*116281*/ OPC_Scope, 18, /*->116301*/ // 2 children in Scope
53929 : /*116283*/ OPC_CheckChild0Type, MVT::f16,
53930 : /*116285*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53931 : /*116287*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_CVT_F32_F16_e32), 0,
53932 : MVT::i16, 1/*#Ops*/, 0, // Results = #1
53933 : /*116294*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_F64_F32_e32), 0,
53934 : MVT::f64, 1/*#Ops*/, 1,
53935 : // Src: (fpextend:{ *:[f64] } f16:{ *:[f16] }:$src) - Complexity = 3
53936 : // Dst: (V_CVT_F64_F32_e32:{ *:[f64] } (V_CVT_F32_F16_e32:{ *:[i16] } ?:{ *:[f16] }:$src))
53937 : /*116301*/ /*Scope*/ 15, /*->116317*/
53938 : /*116302*/ OPC_CheckChild0Type, MVT::f32,
53939 : /*116304*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
53940 : /*116307*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_F64_F32_e64), 0,
53941 : MVT::f64, 4/*#Ops*/, 2, 1, 3, 4,
53942 : // Src: (fpextend:{ *:[f64] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
53943 : // Dst: (V_CVT_F64_F32_e64:{ *:[f64] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
53944 : /*116317*/ 0, /*End of Scope*/
53945 : /*116318*/ /*SwitchType*/ 13, MVT::f32,// ->116333
53946 : /*116320*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
53947 : /*116323*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_F32_F16_e64), 0,
53948 : MVT::f32, 4/*#Ops*/, 2, 1, 3, 4,
53949 : // Src: (fpextend:{ *:[f32] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
53950 : // Dst: (V_CVT_F32_F16_e64:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
53951 : /*116333*/ 0, // EndSwitchType
53952 : /*116334*/ /*SwitchOpcode*/ 22|128,1/*150*/, TARGET_VAL(ISD::FABS),// ->116488
53953 : /*116338*/ OPC_RecordChild0, // #0 = $src
53954 : /*116339*/ OPC_SwitchType /*4 cases */, 25, MVT::f32,// ->116367
53955 : /*116342*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53956 : /*116344*/ OPC_EmitInteger, MVT::i32, 127|128,127|128,127|128,127|128,7/*2147483647*/,
53957 : /*116351*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
53958 : MVT::i16, 1/*#Ops*/, 1, // Results = #2
53959 : /*116358*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_AND_B32), 0,
53960 : MVT::f32, MVT::i1, 2/*#Ops*/, 0, 2,
53961 : // Src: (fabs:{ *:[f32] } f32:{ *:[f32] }:$src) - Complexity = 3
53962 : // Dst: (S_AND_B32:{ *:[f32] }:{ *:[i1] } ?:{ *:[f32] }:$src, (S_MOV_B32:{ *:[i16] } 2147483647:{ *:[i32] }))
53963 : /*116367*/ /*SwitchType*/ 23, MVT::f16,// ->116392
53964 : /*116369*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53965 : /*116371*/ OPC_EmitInteger, MVT::i32, 127|128,127|128,1/*32767*/,
53966 : /*116376*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
53967 : MVT::i16, 1/*#Ops*/, 1, // Results = #2
53968 : /*116383*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_AND_B32), 0,
53969 : MVT::f16, MVT::i1, 2/*#Ops*/, 0, 2,
53970 : // Src: (fabs:{ *:[f16] } f16:{ *:[f16] }:$src) - Complexity = 3
53971 : // Dst: (S_AND_B32:{ *:[f16] }:{ *:[i1] } ?:{ *:[f16] }:$src, (S_MOV_B32:{ *:[i16] } 32767:{ *:[i32] }))
53972 : /*116392*/ /*SwitchType*/ 66, MVT::f64,// ->116460
53973 : /*116394*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53974 : /*116396*/ OPC_EmitInteger, MVT::i32, AMDGPU::VReg_64RegClassID,
53975 : /*116399*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
53976 : /*116402*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
53977 : MVT::i32, 2/*#Ops*/, 0, 2, // Results = #3
53978 : /*116410*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
53979 : /*116413*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
53980 : /*116416*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
53981 : MVT::i32, 2/*#Ops*/, 0, 5, // Results = #6
53982 : /*116424*/ OPC_EmitInteger, MVT::i32, 127|128,127|128,127|128,127|128,7/*2147483647*/,
53983 : /*116431*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_MOV_B32_e32), 0,
53984 : MVT::i16, 1/*#Ops*/, 7, // Results = #8
53985 : /*116438*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_AND_B32_e64), 0,
53986 : MVT::i16, 2/*#Ops*/, 6, 8, // Results = #9
53987 : /*116446*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
53988 : /*116449*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
53989 : MVT::f64, 5/*#Ops*/, 1, 3, 4, 9, 10,
53990 : // Src: (fabs:{ *:[f64] } f64:{ *:[f64] }:$src) - Complexity = 3
53991 : // Dst: (REG_SEQUENCE:{ *:[f64] } VReg_64:{ *:[i32] }, (EXTRACT_SUBREG:{ *:[i32] } f64:{ *:[f64] }:$src, sub0:{ *:[i32] }), sub0:{ *:[i32] }, (V_AND_B32_e64:{ *:[i16] } (EXTRACT_SUBREG:{ *:[i32] } f64:{ *:[f64] }:$src, sub1:{ *:[i32] }), (V_MOV_B32_e32:{ *:[i16] } 2147483647:{ *:[i32] })), sub1:{ *:[i32] })
53992 : /*116460*/ /*SwitchType*/ 25, MVT::v2f16,// ->116487
53993 : /*116462*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
53994 : /*116464*/ OPC_EmitInteger, MVT::i32, 127|128,127|128,125|128,127|128,7/*2147450879*/,
53995 : /*116471*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
53996 : MVT::i16, 1/*#Ops*/, 1, // Results = #2
53997 : /*116478*/ OPC_MorphNodeTo2, TARGET_VAL(AMDGPU::S_AND_B32), 0,
53998 : MVT::v2f16, MVT::i1, 2/*#Ops*/, 0, 2,
53999 : // Src: (fabs:{ *:[v2f16] } v2f16:{ *:[v2f16] }:$src) - Complexity = 3
54000 : // Dst: (S_AND_B32:{ *:[v2f16] }:{ *:[i1] } ?:{ *:[v2f16] }:$src, (S_MOV_B32:{ *:[i16] } 2147450879:{ *:[i32] }))
54001 : /*116487*/ 0, // EndSwitchType
54002 : /*116488*/ /*SwitchOpcode*/ 78|128,3/*462*/, TARGET_VAL(ISD::FCOPYSIGN),// ->116954
54003 : /*116492*/ OPC_RecordChild0, // #0 = $src0
54004 : /*116493*/ OPC_RecordChild1, // #1 = $src1
54005 : /*116494*/ OPC_Scope, 19|128,1/*147*/, /*->116644*/ // 3 children in Scope
54006 : /*116497*/ OPC_CheckChild1Type, MVT::f16,
54007 : /*116499*/ OPC_SwitchType /*3 cases */, 23, MVT::f16,// ->116525
54008 : /*116502*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
54009 : /*116504*/ OPC_EmitInteger, MVT::i32, 127|128,127|128,1/*32767*/,
54010 : /*116509*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
54011 : MVT::i16, 1/*#Ops*/, 2, // Results = #3
54012 : /*116516*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
54013 : MVT::f16, 3/*#Ops*/, 3, 0, 1,
54014 : // Src: (fcopysign:{ *:[f16] } f16:{ *:[f16] }:$src0, f16:{ *:[f16] }:$src1) - Complexity = 3
54015 : // Dst: (V_BFI_B32:{ *:[f16] } (S_MOV_B32:{ *:[i16] } 32767:{ *:[i32] }), ?:{ *:[f16] }:$src0, ?:{ *:[f16] }:$src1)
54016 : /*116525*/ /*SwitchType*/ 36, MVT::f32,// ->116563
54017 : /*116527*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
54018 : /*116529*/ OPC_EmitInteger, MVT::i32, 127|128,127|128,127|128,127|128,7/*2147483647*/,
54019 : /*116536*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
54020 : MVT::i16, 1/*#Ops*/, 2, // Results = #3
54021 : /*116543*/ OPC_EmitInteger, MVT::i32, 16,
54022 : /*116546*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_LSHLREV_B32_e64), 0,
54023 : MVT::i16, 2/*#Ops*/, 4, 1, // Results = #5
54024 : /*116554*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
54025 : MVT::f32, 3/*#Ops*/, 3, 0, 5,
54026 : // Src: (fcopysign:{ *:[f32] } f32:{ *:[f32] }:$src0, f16:{ *:[f16] }:$src1) - Complexity = 3
54027 : // Dst: (V_BFI_B32:{ *:[f32] } (S_MOV_B32:{ *:[i16] } 2147483647:{ *:[i32] }), ?:{ *:[f32] }:$src0, (V_LSHLREV_B32_e64:{ *:[i16] } 16:{ *:[i32] }, ?:{ *:[f16] }:$src1))
54028 : /*116563*/ /*SwitchType*/ 78, MVT::f64,// ->116643
54029 : /*116565*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
54030 : /*116567*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
54031 : /*116570*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
54032 : /*116573*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
54033 : MVT::i32, 2/*#Ops*/, 0, 3, // Results = #4
54034 : /*116581*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
54035 : /*116584*/ OPC_EmitInteger, MVT::i32, 127|128,127|128,127|128,127|128,7/*2147483647*/,
54036 : /*116591*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
54037 : MVT::i16, 1/*#Ops*/, 6, // Results = #7
54038 : /*116598*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
54039 : /*116601*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
54040 : MVT::i32, 2/*#Ops*/, 0, 8, // Results = #9
54041 : /*116609*/ OPC_EmitInteger, MVT::i32, 16,
54042 : /*116612*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_LSHLREV_B32_e64), 0,
54043 : MVT::i16, 2/*#Ops*/, 10, 1, // Results = #11
54044 : /*116620*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
54045 : MVT::i16, 3/*#Ops*/, 7, 9, 11, // Results = #12
54046 : /*116629*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
54047 : /*116632*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
54048 : MVT::f64, 5/*#Ops*/, 2, 4, 5, 12, 13,
54049 : // Src: (fcopysign:{ *:[f64] } f64:{ *:[f64] }:$src0, f16:{ *:[f16] }:$src1) - Complexity = 3
54050 : // Dst: (REG_SEQUENCE:{ *:[f64] } SReg_64:{ *:[i32] }, (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[f64] }:$src0, sub0:{ *:[i32] }), sub0:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (S_MOV_B32:{ *:[i16] } 2147483647:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[f64] }:$src0, sub1:{ *:[i32] }), (V_LSHLREV_B32_e64:{ *:[i16] } 16:{ *:[i32] }, ?:{ *:[f16] }:$src1)), sub1:{ *:[i32] })
54051 : /*116643*/ 0, // EndSwitchType
54052 : /*116644*/ /*Scope*/ 8|128,1/*136*/, /*->116782*/
54053 : /*116646*/ OPC_CheckChild1Type, MVT::f32,
54054 : /*116648*/ OPC_SwitchType /*3 cases */, 25, MVT::f32,// ->116676
54055 : /*116651*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
54056 : /*116653*/ OPC_EmitInteger, MVT::i32, 127|128,127|128,127|128,127|128,7/*2147483647*/,
54057 : /*116660*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
54058 : MVT::i16, 1/*#Ops*/, 2, // Results = #3
54059 : /*116667*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
54060 : MVT::f32, 3/*#Ops*/, 3, 0, 1,
54061 : // Src: (fcopysign:{ *:[f32] } f32:{ *:[f32] }:$src0, f32:{ *:[f32] }:$src1) - Complexity = 3
54062 : // Dst: (V_BFI_B32:{ *:[f32] } (S_MOV_B32:{ *:[i16] } 2147483647:{ *:[i32] }), ?:{ *:[f32] }:$src0, ?:{ *:[f32] }:$src1)
54063 : /*116676*/ /*SwitchType*/ 34, MVT::f16,// ->116712
54064 : /*116678*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
54065 : /*116680*/ OPC_EmitInteger, MVT::i32, 127|128,127|128,1/*32767*/,
54066 : /*116685*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
54067 : MVT::i16, 1/*#Ops*/, 2, // Results = #3
54068 : /*116692*/ OPC_EmitInteger, MVT::i32, 16,
54069 : /*116695*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_LSHRREV_B32_e64), 0,
54070 : MVT::i16, 2/*#Ops*/, 4, 1, // Results = #5
54071 : /*116703*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
54072 : MVT::f16, 3/*#Ops*/, 3, 0, 5,
54073 : // Src: (fcopysign:{ *:[f16] } f16:{ *:[f16] }:$src0, f32:{ *:[f32] }:$src1) - Complexity = 3
54074 : // Dst: (V_BFI_B32:{ *:[f16] } (S_MOV_B32:{ *:[i16] } 32767:{ *:[i32] }), ?:{ *:[f16] }:$src0, (V_LSHRREV_B32_e64:{ *:[i16] } 16:{ *:[i32] }, ?:{ *:[f32] }:$src1))
54075 : /*116712*/ /*SwitchType*/ 67, MVT::f64,// ->116781
54076 : /*116714*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
54077 : /*116716*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
54078 : /*116719*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
54079 : /*116722*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
54080 : MVT::i32, 2/*#Ops*/, 0, 3, // Results = #4
54081 : /*116730*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
54082 : /*116733*/ OPC_EmitInteger, MVT::i32, 127|128,127|128,127|128,127|128,7/*2147483647*/,
54083 : /*116740*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
54084 : MVT::i16, 1/*#Ops*/, 6, // Results = #7
54085 : /*116747*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
54086 : /*116750*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
54087 : MVT::i32, 2/*#Ops*/, 0, 8, // Results = #9
54088 : /*116758*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
54089 : MVT::i16, 3/*#Ops*/, 7, 9, 1, // Results = #10
54090 : /*116767*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
54091 : /*116770*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
54092 : MVT::f64, 5/*#Ops*/, 2, 4, 5, 10, 11,
54093 : // Src: (fcopysign:{ *:[f64] } f64:{ *:[f64] }:$src0, f32:{ *:[f32] }:$src1) - Complexity = 3
54094 : // Dst: (REG_SEQUENCE:{ *:[f64] } SReg_64:{ *:[i32] }, (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[f64] }:$src0, sub0:{ *:[i32] }), sub0:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (S_MOV_B32:{ *:[i16] } 2147483647:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[f64] }:$src0, sub1:{ *:[i32] }), ?:{ *:[f32] }:$src1), sub1:{ *:[i32] })
54095 : /*116781*/ 0, // EndSwitchType
54096 : /*116782*/ /*Scope*/ 41|128,1/*169*/, /*->116953*/
54097 : /*116784*/ OPC_CheckChild1Type, MVT::f64,
54098 : /*116786*/ OPC_SwitchType /*3 cases */, 36, MVT::f32,// ->116825
54099 : /*116789*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
54100 : /*116791*/ OPC_EmitInteger, MVT::i32, 127|128,127|128,127|128,127|128,7/*2147483647*/,
54101 : /*116798*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
54102 : MVT::i16, 1/*#Ops*/, 2, // Results = #3
54103 : /*116805*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
54104 : /*116808*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
54105 : MVT::i32, 2/*#Ops*/, 1, 4, // Results = #5
54106 : /*116816*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
54107 : MVT::f32, 3/*#Ops*/, 3, 0, 5,
54108 : // Src: (fcopysign:{ *:[f32] } f32:{ *:[f32] }:$src0, f64:{ *:[f64] }:$src1) - Complexity = 3
54109 : // Dst: (V_BFI_B32:{ *:[f32] } (S_MOV_B32:{ *:[i16] } 2147483647:{ *:[i32] }), ?:{ *:[f32] }:$src0, (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[f64] }:$src1, sub1:{ *:[i32] }))
54110 : /*116825*/ /*SwitchType*/ 45, MVT::f16,// ->116872
54111 : /*116827*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
54112 : /*116829*/ OPC_EmitInteger, MVT::i32, 127|128,127|128,1/*32767*/,
54113 : /*116834*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
54114 : MVT::i16, 1/*#Ops*/, 2, // Results = #3
54115 : /*116841*/ OPC_EmitInteger, MVT::i32, 16,
54116 : /*116844*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
54117 : /*116847*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
54118 : MVT::i16, 2/*#Ops*/, 1, 5, // Results = #6
54119 : /*116855*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_LSHRREV_B32_e64), 0,
54120 : MVT::i16, 2/*#Ops*/, 4, 6, // Results = #7
54121 : /*116863*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
54122 : MVT::f16, 3/*#Ops*/, 3, 0, 7,
54123 : // Src: (fcopysign:{ *:[f16] } f16:{ *:[f16] }:$src0, f64:{ *:[f64] }:$src1) - Complexity = 3
54124 : // Dst: (V_BFI_B32:{ *:[f16] } (S_MOV_B32:{ *:[i16] } 32767:{ *:[i32] }), ?:{ *:[f16] }:$src0, (V_LSHRREV_B32_e64:{ *:[i16] } 16:{ *:[i32] }, (EXTRACT_SUBREG:{ *:[i16] } ?:{ *:[f64] }:$src1, sub1:{ *:[i32] })))
54125 : /*116872*/ /*SwitchType*/ 78, MVT::f64,// ->116952
54126 : /*116874*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
54127 : /*116876*/ OPC_EmitInteger, MVT::i32, AMDGPU::SReg_64RegClassID,
54128 : /*116879*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
54129 : /*116882*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
54130 : MVT::i32, 2/*#Ops*/, 0, 3, // Results = #4
54131 : /*116890*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
54132 : /*116893*/ OPC_EmitInteger, MVT::i32, 127|128,127|128,127|128,127|128,7/*2147483647*/,
54133 : /*116900*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::S_MOV_B32), 0,
54134 : MVT::i16, 1/*#Ops*/, 6, // Results = #7
54135 : /*116907*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
54136 : /*116910*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
54137 : MVT::i32, 2/*#Ops*/, 0, 8, // Results = #9
54138 : /*116918*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
54139 : /*116921*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
54140 : MVT::i32, 2/*#Ops*/, 1, 10, // Results = #11
54141 : /*116929*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_BFI_B32), 0,
54142 : MVT::i16, 3/*#Ops*/, 7, 9, 11, // Results = #12
54143 : /*116938*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
54144 : /*116941*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::REG_SEQUENCE), 0,
54145 : MVT::f64, 5/*#Ops*/, 2, 4, 5, 12, 13,
54146 : // Src: (fcopysign:{ *:[f64] } f64:{ *:[f64] }:$src0, f64:{ *:[f64] }:$src1) - Complexity = 3
54147 : // Dst: (REG_SEQUENCE:{ *:[f64] } SReg_64:{ *:[i32] }, (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[f64] }:$src0, sub0:{ *:[i32] }), sub0:{ *:[i32] }, (V_BFI_B32:{ *:[i16] } (S_MOV_B32:{ *:[i16] } 2147483647:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[f64] }:$src0, sub1:{ *:[i32] }), (EXTRACT_SUBREG:{ *:[i32] } ?:{ *:[f64] }:$src1, sub1:{ *:[i32] })), sub1:{ *:[i32] })
54148 : /*116952*/ 0, // EndSwitchType
54149 : /*116953*/ 0, /*End of Scope*/
54150 : /*116954*/ /*SwitchOpcode*/ 28, TARGET_VAL(ISD::FPOW),// ->116985
54151 : /*116957*/ OPC_RecordChild0, // #0 = $src0
54152 : /*116958*/ OPC_RecordChild1, // #1 = $src1
54153 : /*116959*/ OPC_CheckType, MVT::f32,
54154 : /*116961*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
54155 : /*116963*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_LOG_F32_e32), 0,
54156 : MVT::i16, 1/*#Ops*/, 0, // Results = #2
54157 : /*116970*/ OPC_EmitNode1, TARGET_VAL(AMDGPU::V_MUL_LEGACY_F32_e32), 0,
54158 : MVT::i16, 2/*#Ops*/, 1, 2, // Results = #3
54159 : /*116978*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_EXP_F32_e32), 0,
54160 : MVT::f32, 1/*#Ops*/, 3,
54161 : // Src: (fpow:{ *:[f32] } f32:{ *:[f32] }:$src0, f32:{ *:[f32] }:$src1) - Complexity = 3
54162 : // Dst: (V_EXP_F32_e32:{ *:[f32] } (V_MUL_LEGACY_F32_e32:{ *:[i16] } f32:{ *:[f32] }:$src1, (V_LOG_F32_e32:{ *:[i16] } f32:{ *:[f32] }:$src0)))
54163 : /*116985*/ /*SwitchOpcode*/ 64, TARGET_VAL(AMDGPUISD::DIV_FMAS),// ->117052
54164 : /*116988*/ OPC_RecordChild0, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
54165 : /*116989*/ OPC_RecordChild1, // #1 = $VOP3Mods:src1:src1_modifiers
54166 : /*116990*/ OPC_RecordChild2, // #2 = $VOP3Mods:src2:src2_modifiers
54167 : /*116991*/ OPC_RecordChild3, // #3 = physreg input VCC
54168 : /*116992*/ OPC_CheckChild3Type, MVT::i1,
54169 : /*116994*/ OPC_SwitchType /*2 cases */, 26, MVT::f32,// ->117023
54170 : /*116997*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #4 #5 #6 #7
54171 : /*117000*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #8 #9
54172 : /*117003*/ OPC_CheckComplexPat, /*CP*/16, /*#*/2, // SelectVOP3Mods:$ #10 #11
54173 : /*117006*/ OPC_EmitCopyToReg, 3, AMDGPU::VCC,
54174 : /*117009*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DIV_FMAS_F32), 0|OPFL_GlueInput,
54175 : MVT::f32, 8/*#Ops*/, 5, 4, 9, 8, 11, 10, 6, 7,
54176 : // Src: (AMDGPUdiv_fmas:{ *:[f32] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src2, i32:{ *:[i32] }:$src2_modifiers), VCC:{ *:[i1] }) - Complexity = -964
54177 : // Dst: (V_DIV_FMAS_F32:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src2_modifiers, f32:{ *:[f32] }:$src2, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54178 : /*117023*/ /*SwitchType*/ 26, MVT::f64,// ->117051
54179 : /*117025*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #4 #5 #6 #7
54180 : /*117028*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #8 #9
54181 : /*117031*/ OPC_CheckComplexPat, /*CP*/16, /*#*/2, // SelectVOP3Mods:$ #10 #11
54182 : /*117034*/ OPC_EmitCopyToReg, 3, AMDGPU::VCC,
54183 : /*117037*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DIV_FMAS_F64), 0|OPFL_GlueInput,
54184 : MVT::f64, 8/*#Ops*/, 5, 4, 9, 8, 11, 10, 6, 7,
54185 : // Src: (AMDGPUdiv_fmas:{ *:[f64] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src2, i32:{ *:[i32] }:$src2_modifiers), VCC:{ *:[i1] }) - Complexity = -964
54186 : // Dst: (V_DIV_FMAS_F64:{ *:[f64] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src2_modifiers, f64:{ *:[f64] }:$src2, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54187 : /*117051*/ 0, // EndSwitchType
54188 : /*117052*/ /*SwitchOpcode*/ 58, TARGET_VAL(AMDGPUISD::FMIN3),// ->117113
54189 : /*117055*/ OPC_RecordChild0, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
54190 : /*117056*/ OPC_RecordChild1, // #1 = $VOP3Mods:src1:src1_modifiers
54191 : /*117057*/ OPC_RecordChild2, // #2 = $VOP3Mods:src2:src2_modifiers
54192 : /*117058*/ OPC_SwitchType /*2 cases */, 23, MVT::f32,// ->117084
54193 : /*117061*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #3 #4 #5 #6
54194 : /*117064*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #7 #8
54195 : /*117067*/ OPC_CheckComplexPat, /*CP*/16, /*#*/2, // SelectVOP3Mods:$ #9 #10
54196 : /*117070*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MIN3_F32), 0,
54197 : MVT::f32, 8/*#Ops*/, 4, 3, 8, 7, 10, 9, 5, 6,
54198 : // Src: (AMDGPUfmin3:{ *:[f32] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src2, i32:{ *:[i32] }:$src2_modifiers)) - Complexity = -964
54199 : // Dst: (V_MIN3_F32:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src2_modifiers, f32:{ *:[f32] }:$src2, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54200 : /*117084*/ /*SwitchType*/ 26, MVT::f16,// ->117112
54201 : /*117086*/ OPC_CheckComplexPat, /*CP*/30, /*#*/0, // SelectVOP3OpSelMods0:$ #3 #4 #5
54202 : /*117089*/ OPC_CheckComplexPat, /*CP*/31, /*#*/1, // SelectVOP3OpSelMods:$ #6 #7
54203 : /*117092*/ OPC_CheckComplexPat, /*CP*/31, /*#*/2, // SelectVOP3OpSelMods:$ #8 #9
54204 : /*117095*/ OPC_EmitInteger, MVT::i32, 0,
54205 : /*117098*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MIN3_F16), 0,
54206 : MVT::f16, 8/*#Ops*/, 4, 3, 7, 6, 9, 8, 5, 10,
54207 : // Src: (AMDGPUfmin3:{ *:[f16] } (VOP3OpSelMods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3OpSelMods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3OpSelMods:{ *:[f16] } f16:{ *:[f16] }:$src2, i32:{ *:[i32] }:$src2_modifiers)) - Complexity = -967
54208 : // Dst: (V_MIN3_F16:{ *:[f16] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src2_modifiers, f16:{ *:[f16] }:$src2, i1:{ *:[i1] }:$clamp)
54209 : /*117112*/ 0, // EndSwitchType
54210 : /*117113*/ /*SwitchOpcode*/ 58, TARGET_VAL(AMDGPUISD::FMAX3),// ->117174
54211 : /*117116*/ OPC_RecordChild0, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
54212 : /*117117*/ OPC_RecordChild1, // #1 = $VOP3Mods:src1:src1_modifiers
54213 : /*117118*/ OPC_RecordChild2, // #2 = $VOP3Mods:src2:src2_modifiers
54214 : /*117119*/ OPC_SwitchType /*2 cases */, 23, MVT::f32,// ->117145
54215 : /*117122*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #3 #4 #5 #6
54216 : /*117125*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #7 #8
54217 : /*117128*/ OPC_CheckComplexPat, /*CP*/16, /*#*/2, // SelectVOP3Mods:$ #9 #10
54218 : /*117131*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAX3_F32), 0,
54219 : MVT::f32, 8/*#Ops*/, 4, 3, 8, 7, 10, 9, 5, 6,
54220 : // Src: (AMDGPUfmax3:{ *:[f32] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src2, i32:{ *:[i32] }:$src2_modifiers)) - Complexity = -964
54221 : // Dst: (V_MAX3_F32:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src2_modifiers, f32:{ *:[f32] }:$src2, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54222 : /*117145*/ /*SwitchType*/ 26, MVT::f16,// ->117173
54223 : /*117147*/ OPC_CheckComplexPat, /*CP*/30, /*#*/0, // SelectVOP3OpSelMods0:$ #3 #4 #5
54224 : /*117150*/ OPC_CheckComplexPat, /*CP*/31, /*#*/1, // SelectVOP3OpSelMods:$ #6 #7
54225 : /*117153*/ OPC_CheckComplexPat, /*CP*/31, /*#*/2, // SelectVOP3OpSelMods:$ #8 #9
54226 : /*117156*/ OPC_EmitInteger, MVT::i32, 0,
54227 : /*117159*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAX3_F16), 0,
54228 : MVT::f16, 8/*#Ops*/, 4, 3, 7, 6, 9, 8, 5, 10,
54229 : // Src: (AMDGPUfmax3:{ *:[f16] } (VOP3OpSelMods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3OpSelMods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3OpSelMods:{ *:[f16] } f16:{ *:[f16] }:$src2, i32:{ *:[i32] }:$src2_modifiers)) - Complexity = -967
54230 : // Dst: (V_MAX3_F16:{ *:[f16] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src2_modifiers, f16:{ *:[f16] }:$src2, i1:{ *:[i1] }:$clamp)
54231 : /*117173*/ 0, // EndSwitchType
54232 : /*117174*/ /*SwitchOpcode*/ 58, TARGET_VAL(AMDGPUISD::FMED3),// ->117235
54233 : /*117177*/ OPC_RecordChild0, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
54234 : /*117178*/ OPC_RecordChild1, // #1 = $VOP3Mods:src1:src1_modifiers
54235 : /*117179*/ OPC_RecordChild2, // #2 = $VOP3Mods:src2:src2_modifiers
54236 : /*117180*/ OPC_SwitchType /*2 cases */, 23, MVT::f32,// ->117206
54237 : /*117183*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #3 #4 #5 #6
54238 : /*117186*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #7 #8
54239 : /*117189*/ OPC_CheckComplexPat, /*CP*/16, /*#*/2, // SelectVOP3Mods:$ #9 #10
54240 : /*117192*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_F32), 0,
54241 : MVT::f32, 8/*#Ops*/, 4, 3, 8, 7, 10, 9, 5, 6,
54242 : // Src: (AMDGPUfmed3:{ *:[f32] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src2, i32:{ *:[i32] }:$src2_modifiers)) - Complexity = -964
54243 : // Dst: (V_MED3_F32:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src2_modifiers, f32:{ *:[f32] }:$src2, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54244 : /*117206*/ /*SwitchType*/ 26, MVT::f16,// ->117234
54245 : /*117208*/ OPC_CheckComplexPat, /*CP*/30, /*#*/0, // SelectVOP3OpSelMods0:$ #3 #4 #5
54246 : /*117211*/ OPC_CheckComplexPat, /*CP*/31, /*#*/1, // SelectVOP3OpSelMods:$ #6 #7
54247 : /*117214*/ OPC_CheckComplexPat, /*CP*/31, /*#*/2, // SelectVOP3OpSelMods:$ #8 #9
54248 : /*117217*/ OPC_EmitInteger, MVT::i32, 0,
54249 : /*117220*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MED3_F16), 0,
54250 : MVT::f16, 8/*#Ops*/, 4, 3, 7, 6, 9, 8, 5, 10,
54251 : // Src: (AMDGPUfmed3:{ *:[f16] } (VOP3OpSelMods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3OpSelMods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3OpSelMods:{ *:[f16] } f16:{ *:[f16] }:$src2, i32:{ *:[i32] }:$src2_modifiers)) - Complexity = -967
54252 : // Dst: (V_MED3_F16:{ *:[f16] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src2_modifiers, f16:{ *:[f16] }:$src2, i1:{ *:[i1] }:$clamp)
54253 : /*117234*/ 0, // EndSwitchType
54254 : /*117235*/ /*SwitchOpcode*/ 114, TARGET_VAL(AMDGPUISD::DIV_FIXUP),// ->117352
54255 : /*117238*/ OPC_RecordChild0, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
54256 : /*117239*/ OPC_RecordChild1, // #1 = $VOP3Mods:src1:src1_modifiers
54257 : /*117240*/ OPC_RecordChild2, // #2 = $VOP3Mods:src2:src2_modifiers
54258 : /*117241*/ OPC_SwitchType /*3 cases */, 23, MVT::f32,// ->117267
54259 : /*117244*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #3 #4 #5 #6
54260 : /*117247*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #7 #8
54261 : /*117250*/ OPC_CheckComplexPat, /*CP*/16, /*#*/2, // SelectVOP3Mods:$ #9 #10
54262 : /*117253*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DIV_FIXUP_F32), 0,
54263 : MVT::f32, 8/*#Ops*/, 4, 3, 8, 7, 10, 9, 5, 6,
54264 : // Src: (AMDGPUdiv_fixup:{ *:[f32] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src2, i32:{ *:[i32] }:$src2_modifiers)) - Complexity = -964
54265 : // Dst: (V_DIV_FIXUP_F32:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src2_modifiers, f32:{ *:[f32] }:$src2, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54266 : /*117267*/ /*SwitchType*/ 23, MVT::f64,// ->117292
54267 : /*117269*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #3 #4 #5 #6
54268 : /*117272*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #7 #8
54269 : /*117275*/ OPC_CheckComplexPat, /*CP*/16, /*#*/2, // SelectVOP3Mods:$ #9 #10
54270 : /*117278*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DIV_FIXUP_F64), 0,
54271 : MVT::f64, 8/*#Ops*/, 4, 3, 8, 7, 10, 9, 5, 6,
54272 : // Src: (AMDGPUdiv_fixup:{ *:[f64] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src2, i32:{ *:[i32] }:$src2_modifiers)) - Complexity = -964
54273 : // Dst: (V_DIV_FIXUP_F64:{ *:[f64] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src2_modifiers, f64:{ *:[f64] }:$src2, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54274 : /*117292*/ /*SwitchType*/ 57, MVT::f16,// ->117351
54275 : /*117294*/ OPC_Scope, 25, /*->117321*/ // 2 children in Scope
54276 : /*117296*/ OPC_CheckPatternPredicate, 43, // (Subtarget->has16BitInsts()) && (Subtarget->getGeneration() ==AMDGPUSubtarget::VOLCANIC_ISLANDS)
54277 : /*117298*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #3 #4 #5 #6
54278 : /*117301*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #7 #8
54279 : /*117304*/ OPC_CheckComplexPat, /*CP*/16, /*#*/2, // SelectVOP3Mods:$ #9 #10
54280 : /*117307*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DIV_FIXUP_F16), 0,
54281 : MVT::f16, 8/*#Ops*/, 4, 3, 8, 7, 10, 9, 5, 6,
54282 : // Src: (AMDGPUdiv_fixup:{ *:[f16] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src2, i32:{ *:[i32] }:$src2_modifiers)) - Complexity = -964
54283 : // Dst: (V_DIV_FIXUP_F16:{ *:[f16] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src2_modifiers, f16:{ *:[f16] }:$src2, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54284 : /*117321*/ /*Scope*/ 28, /*->117350*/
54285 : /*117322*/ OPC_CheckPatternPredicate, 44, // (Subtarget->has16BitInsts()) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9)
54286 : /*117324*/ OPC_CheckComplexPat, /*CP*/30, /*#*/0, // SelectVOP3OpSelMods0:$ #3 #4 #5
54287 : /*117327*/ OPC_CheckComplexPat, /*CP*/31, /*#*/1, // SelectVOP3OpSelMods:$ #6 #7
54288 : /*117330*/ OPC_CheckComplexPat, /*CP*/31, /*#*/2, // SelectVOP3OpSelMods:$ #8 #9
54289 : /*117333*/ OPC_EmitInteger, MVT::i32, 0,
54290 : /*117336*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_DIV_FIXUP_F16_gfx9), 0,
54291 : MVT::f16, 8/*#Ops*/, 4, 3, 7, 6, 9, 8, 5, 10,
54292 : // Src: (AMDGPUdiv_fixup:{ *:[f16] } (VOP3OpSelMods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3OpSelMods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3OpSelMods:{ *:[f16] } f16:{ *:[f16] }:$src2, i32:{ *:[i32] }:$src2_modifiers)) - Complexity = -967
54293 : // Dst: (V_DIV_FIXUP_F16_gfx9:{ *:[f16] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src2_modifiers, f16:{ *:[f16] }:$src2, i1:{ *:[i1] }:$clamp)
54294 : /*117350*/ 0, /*End of Scope*/
54295 : /*117351*/ 0, // EndSwitchType
54296 : /*117352*/ /*SwitchOpcode*/ 46, TARGET_VAL(AMDGPUISD::FMUL_LEGACY),// ->117401
54297 : /*117355*/ OPC_RecordChild0, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
54298 : /*117356*/ OPC_RecordChild1, // #1 = $VOP3Mods:src1:src1_modifiers
54299 : /*117357*/ OPC_CheckType, MVT::f32,
54300 : /*117359*/ OPC_CheckPatternPredicate, 15, // (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
54301 : /*117361*/ OPC_Scope, 18, /*->117381*/ // 2 children in Scope
54302 : /*117363*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
54303 : /*117366*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
54304 : /*117369*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MUL_LEGACY_F32_e64), 0,
54305 : MVT::f32, 6/*#Ops*/, 3, 2, 7, 6, 4, 5,
54306 : // Src: (AMDGPUfmul_legacy:{ *:[f32] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers)) - Complexity = -973
54307 : // Dst: (V_MUL_LEGACY_F32_e64:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54308 : /*117381*/ /*Scope*/ 18, /*->117400*/
54309 : /*117382*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
54310 : /*117385*/ OPC_CheckComplexPat, /*CP*/15, /*#*/1, // SelectVOP3Mods0:$ #4 #5 #6 #7
54311 : /*117388*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MUL_LEGACY_F32_e64), 0,
54312 : MVT::f32, 6/*#Ops*/, 5, 4, 3, 2, 6, 7,
54313 : // Src: (AMDGPUfmul_legacy:{ *:[f32] } (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -973
54314 : // Dst: (V_MUL_LEGACY_F32_e64:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54315 : /*117400*/ 0, /*End of Scope*/
54316 : /*117401*/ /*SwitchOpcode*/ 76|128,1/*204*/, TARGET_VAL(ISD::FMUL),// ->117609
54317 : /*117405*/ OPC_RecordChild0, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
54318 : /*117406*/ OPC_RecordChild1, // #1 = $VOP3Mods:src1:src1_modifiers
54319 : /*117407*/ OPC_SwitchType /*4 cases */, 42, MVT::f32,// ->117452
54320 : /*117410*/ OPC_CheckPatternPredicate, 15, // (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
54321 : /*117412*/ OPC_Scope, 18, /*->117432*/ // 2 children in Scope
54322 : /*117414*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
54323 : /*117417*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
54324 : /*117420*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MUL_F32_e64), 0,
54325 : MVT::f32, 6/*#Ops*/, 3, 2, 7, 6, 4, 5,
54326 : // Src: (fmul:{ *:[f32] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers)) - Complexity = -973
54327 : // Dst: (V_MUL_F32_e64:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54328 : /*117432*/ /*Scope*/ 18, /*->117451*/
54329 : /*117433*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
54330 : /*117436*/ OPC_CheckComplexPat, /*CP*/15, /*#*/1, // SelectVOP3Mods0:$ #4 #5 #6 #7
54331 : /*117439*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MUL_F32_e64), 0,
54332 : MVT::f32, 6/*#Ops*/, 5, 4, 3, 2, 6, 7,
54333 : // Src: (fmul:{ *:[f32] } (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -973
54334 : // Dst: (V_MUL_F32_e64:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54335 : /*117451*/ 0, /*End of Scope*/
54336 : /*117452*/ /*SwitchType*/ 40, MVT::f16,// ->117494
54337 : /*117454*/ OPC_Scope, 18, /*->117474*/ // 2 children in Scope
54338 : /*117456*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
54339 : /*117459*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
54340 : /*117462*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MUL_F16_e64), 0,
54341 : MVT::f16, 6/*#Ops*/, 3, 2, 7, 6, 4, 5,
54342 : // Src: (fmul:{ *:[f16] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers)) - Complexity = -973
54343 : // Dst: (V_MUL_F16_e64:{ *:[f16] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54344 : /*117474*/ /*Scope*/ 18, /*->117493*/
54345 : /*117475*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
54346 : /*117478*/ OPC_CheckComplexPat, /*CP*/15, /*#*/1, // SelectVOP3Mods0:$ #4 #5 #6 #7
54347 : /*117481*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MUL_F16_e64), 0,
54348 : MVT::f16, 6/*#Ops*/, 5, 4, 3, 2, 6, 7,
54349 : // Src: (fmul:{ *:[f16] } (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -973
54350 : // Dst: (V_MUL_F16_e64:{ *:[f16] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54351 : /*117493*/ 0, /*End of Scope*/
54352 : /*117494*/ /*SwitchType*/ 40, MVT::f64,// ->117536
54353 : /*117496*/ OPC_Scope, 18, /*->117516*/ // 2 children in Scope
54354 : /*117498*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
54355 : /*117501*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
54356 : /*117504*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MUL_F64), 0,
54357 : MVT::f64, 6/*#Ops*/, 3, 2, 7, 6, 4, 5,
54358 : // Src: (fmul:{ *:[f64] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers)) - Complexity = -973
54359 : // Dst: (V_MUL_F64:{ *:[f64] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54360 : /*117516*/ /*Scope*/ 18, /*->117535*/
54361 : /*117517*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
54362 : /*117520*/ OPC_CheckComplexPat, /*CP*/15, /*#*/1, // SelectVOP3Mods0:$ #4 #5 #6 #7
54363 : /*117523*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MUL_F64), 0,
54364 : MVT::f64, 6/*#Ops*/, 5, 4, 3, 2, 6, 7,
54365 : // Src: (fmul:{ *:[f64] } (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -973
54366 : // Dst: (V_MUL_F64:{ *:[f64] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54367 : /*117535*/ 0, /*End of Scope*/
54368 : /*117536*/ /*SwitchType*/ 70, MVT::v2f16,// ->117608
54369 : /*117538*/ OPC_Scope, 33, /*->117573*/ // 2 children in Scope
54370 : /*117540*/ OPC_CheckComplexPat, /*CP*/0, /*#*/0, // SelectVOP3PMods0:$ #2 #3 #4
54371 : /*117543*/ OPC_CheckComplexPat, /*CP*/1, /*#*/1, // SelectVOP3PMods:$ #5 #6
54372 : /*117546*/ OPC_EmitInteger, MVT::i32, 0,
54373 : /*117549*/ OPC_EmitInteger, MVT::i32, 0,
54374 : /*117552*/ OPC_EmitInteger, MVT::i32, 0,
54375 : /*117555*/ OPC_EmitInteger, MVT::i32, 0,
54376 : /*117558*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_PK_MUL_F16), 0,
54377 : MVT::v2f16, 9/*#Ops*/, 3, 2, 6, 5, 4, 7, 8, 9, 10,
54378 : // Src: (fmul:{ *:[v2f16] } (VOP3PMods0:{ *:[v2f16] } v2f16:{ *:[v2f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3PMods:{ *:[v2f16] } v2f16:{ *:[v2f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers)) - Complexity = -976
54379 : // Dst: (V_PK_MUL_F16:{ *:[v2f16] } i32:{ *:[i32] }:$src0_modifiers, v2f16:{ *:[v2f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, v2f16:{ *:[v2f16] }:$src1, i1:{ *:[i1] }:$clamp)
54380 : /*117573*/ /*Scope*/ 33, /*->117607*/
54381 : /*117574*/ OPC_CheckComplexPat, /*CP*/1, /*#*/0, // SelectVOP3PMods:$ #2 #3
54382 : /*117577*/ OPC_CheckComplexPat, /*CP*/0, /*#*/1, // SelectVOP3PMods0:$ #4 #5 #6
54383 : /*117580*/ OPC_EmitInteger, MVT::i32, 0,
54384 : /*117583*/ OPC_EmitInteger, MVT::i32, 0,
54385 : /*117586*/ OPC_EmitInteger, MVT::i32, 0,
54386 : /*117589*/ OPC_EmitInteger, MVT::i32, 0,
54387 : /*117592*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_PK_MUL_F16), 0,
54388 : MVT::v2f16, 9/*#Ops*/, 5, 4, 3, 2, 6, 7, 8, 9, 10,
54389 : // Src: (fmul:{ *:[v2f16] } (VOP3PMods:{ *:[v2f16] } v2f16:{ *:[v2f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3PMods0:{ *:[v2f16] } v2f16:{ *:[v2f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp)) - Complexity = -976
54390 : // Dst: (V_PK_MUL_F16:{ *:[v2f16] } i32:{ *:[i32] }:$src0_modifiers, v2f16:{ *:[v2f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, v2f16:{ *:[v2f16] }:$src1, i1:{ *:[i1] }:$clamp)
54391 : /*117607*/ 0, /*End of Scope*/
54392 : /*117608*/ 0, // EndSwitchType
54393 : /*117609*/ /*SwitchOpcode*/ 76|128,1/*204*/, TARGET_VAL(ISD::FMINNUM),// ->117817
54394 : /*117613*/ OPC_RecordChild0, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
54395 : /*117614*/ OPC_RecordChild1, // #1 = $VOP3Mods:src1:src1_modifiers
54396 : /*117615*/ OPC_SwitchType /*4 cases */, 42, MVT::f32,// ->117660
54397 : /*117618*/ OPC_CheckPatternPredicate, 15, // (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
54398 : /*117620*/ OPC_Scope, 18, /*->117640*/ // 2 children in Scope
54399 : /*117622*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
54400 : /*117625*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
54401 : /*117628*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MIN_F32_e64), 0,
54402 : MVT::f32, 6/*#Ops*/, 3, 2, 7, 6, 4, 5,
54403 : // Src: (fminnum:{ *:[f32] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers)) - Complexity = -973
54404 : // Dst: (V_MIN_F32_e64:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54405 : /*117640*/ /*Scope*/ 18, /*->117659*/
54406 : /*117641*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
54407 : /*117644*/ OPC_CheckComplexPat, /*CP*/15, /*#*/1, // SelectVOP3Mods0:$ #4 #5 #6 #7
54408 : /*117647*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MIN_F32_e64), 0,
54409 : MVT::f32, 6/*#Ops*/, 5, 4, 3, 2, 6, 7,
54410 : // Src: (fminnum:{ *:[f32] } (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -973
54411 : // Dst: (V_MIN_F32_e64:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54412 : /*117659*/ 0, /*End of Scope*/
54413 : /*117660*/ /*SwitchType*/ 40, MVT::f16,// ->117702
54414 : /*117662*/ OPC_Scope, 18, /*->117682*/ // 2 children in Scope
54415 : /*117664*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
54416 : /*117667*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
54417 : /*117670*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MIN_F16_e64), 0,
54418 : MVT::f16, 6/*#Ops*/, 3, 2, 7, 6, 4, 5,
54419 : // Src: (fminnum:{ *:[f16] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers)) - Complexity = -973
54420 : // Dst: (V_MIN_F16_e64:{ *:[f16] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54421 : /*117682*/ /*Scope*/ 18, /*->117701*/
54422 : /*117683*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
54423 : /*117686*/ OPC_CheckComplexPat, /*CP*/15, /*#*/1, // SelectVOP3Mods0:$ #4 #5 #6 #7
54424 : /*117689*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MIN_F16_e64), 0,
54425 : MVT::f16, 6/*#Ops*/, 5, 4, 3, 2, 6, 7,
54426 : // Src: (fminnum:{ *:[f16] } (VOP3Mods:{ *:[f16] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -973
54427 : // Dst: (V_MIN_F16_e64:{ *:[f16] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f16:{ *:[f16] }:$src1, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54428 : /*117701*/ 0, /*End of Scope*/
54429 : /*117702*/ /*SwitchType*/ 40, MVT::f64,// ->117744
54430 : /*117704*/ OPC_Scope, 18, /*->117724*/ // 2 children in Scope
54431 : /*117706*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
54432 : /*117709*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
54433 : /*117712*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MIN_F64), 0,
54434 : MVT::f64, 6/*#Ops*/, 3, 2, 7, 6, 4, 5,
54435 : // Src: (fminnum:{ *:[f64] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers)) - Complexity = -973
54436 : // Dst: (V_MIN_F64:{ *:[f64] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54437 : /*117724*/ /*Scope*/ 18, /*->117743*/
54438 : /*117725*/ OPC_CheckComplexPat, /*CP*/16, /*#*/0, // SelectVOP3Mods:$ #2 #3
54439 : /*117728*/ OPC_CheckComplexPat, /*CP*/15, /*#*/1, // SelectVOP3Mods0:$ #4 #5 #6 #7
54440 : /*117731*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MIN_F64), 0,
54441 : MVT::f64, 6/*#Ops*/, 5, 4, 3, 2, 6, 7,
54442 : // Src: (fminnum:{ *:[f64] } (VOP3Mods:{ *:[f64] } f64:{ *:[f64] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -973
54443 : // Dst: (V_MIN_F64:{ *:[f64] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f64:{ *:[f64] }:$src1, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54444 : /*117743*/ 0, /*End of Scope*/
54445 : /*117744*/ /*SwitchType*/ 70, MVT::v2f16,// ->117816
54446 : /*117746*/ OPC_Scope, 33, /*->117781*/ // 2 children in Scope
54447 : /*117748*/ OPC_CheckComplexPat, /*CP*/0, /*#*/0, // SelectVOP3PMods0:$ #2 #3 #4
54448 : /*117751*/ OPC_CheckComplexPat, /*CP*/1, /*#*/1, // SelectVOP3PMods:$ #5 #6
54449 : /*117754*/ OPC_EmitInteger, MVT::i32, 0,
54450 : /*117757*/ OPC_EmitInteger, MVT::i32, 0,
54451 : /*117760*/ OPC_EmitInteger, MVT::i32, 0,
54452 : /*117763*/ OPC_EmitInteger, MVT::i32, 0,
54453 : /*117766*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_PK_MIN_F16), 0,
54454 : MVT::v2f16, 9/*#Ops*/, 3, 2, 6, 5, 4, 7, 8, 9, 10,
54455 : // Src: (fminnum:{ *:[v2f16] } (VOP3PMods0:{ *:[v2f16] } v2f16:{ *:[v2f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3PMods:{ *:[v2f16] } v2f16:{ *:[v2f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers)) - Complexity = -976
54456 : // Dst: (V_PK_MIN_F16:{ *:[v2f16] } i32:{ *:[i32] }:$src0_modifiers, v2f16:{ *:[v2f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, v2f16:{ *:[v2f16] }:$src1, i1:{ *:[i1] }:$clamp)
54457 : /*117781*/ /*Scope*/ 33, /*->117815*/
54458 : /*117782*/ OPC_CheckComplexPat, /*CP*/1, /*#*/0, // SelectVOP3PMods:$ #2 #3
54459 : /*117785*/ OPC_CheckComplexPat, /*CP*/0, /*#*/1, // SelectVOP3PMods0:$ #4 #5 #6
54460 : /*117788*/ OPC_EmitInteger, MVT::i32, 0,
54461 : /*117791*/ OPC_EmitInteger, MVT::i32, 0,
54462 : /*117794*/ OPC_EmitInteger, MVT::i32, 0,
54463 : /*117797*/ OPC_EmitInteger, MVT::i32, 0,
54464 : /*117800*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_PK_MIN_F16), 0,
54465 : MVT::v2f16, 9/*#Ops*/, 5, 4, 3, 2, 6, 7, 8, 9, 10,
54466 : // Src: (fminnum:{ *:[v2f16] } (VOP3PMods:{ *:[v2f16] } v2f16:{ *:[v2f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3PMods0:{ *:[v2f16] } v2f16:{ *:[v2f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp)) - Complexity = -976
54467 : // Dst: (V_PK_MIN_F16:{ *:[v2f16] } i32:{ *:[i32] }:$src0_modifiers, v2f16:{ *:[v2f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, v2f16:{ *:[v2f16] }:$src1, i1:{ *:[i1] }:$clamp)
54468 : /*117815*/ 0, /*End of Scope*/
54469 : /*117816*/ 0, // EndSwitchType
54470 : /*117817*/ /*SwitchOpcode*/ 68, TARGET_VAL(AMDGPUISD::LDEXP),// ->117888
54471 : /*117820*/ OPC_RecordChild0, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
54472 : /*117821*/ OPC_RecordChild1, // #1 = $VOP3Mods:src1:src1_modifiers
54473 : /*117822*/ OPC_CheckChild1Type, MVT::i32,
54474 : /*117824*/ OPC_SwitchType /*3 cases */, 20, MVT::f32,// ->117847
54475 : /*117827*/ OPC_CheckPatternPredicate, 15, // (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
54476 : /*117829*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
54477 : /*117832*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
54478 : /*117835*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_LDEXP_F32_e64), 0,
54479 : MVT::f32, 6/*#Ops*/, 3, 2, 7, 6, 4, 5,
54480 : // Src: (AMDGPUldexp:{ *:[f32] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src1_modifiers)) - Complexity = -973
54481 : // Dst: (V_LDEXP_F32_e64:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, i32:{ *:[i32] }:$src1, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54482 : /*117847*/ /*SwitchType*/ 18, MVT::f16,// ->117867
54483 : /*117849*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
54484 : /*117852*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
54485 : /*117855*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_LDEXP_F16_e64), 0,
54486 : MVT::f16, 6/*#Ops*/, 3, 2, 7, 6, 4, 5,
54487 : // Src: (AMDGPUldexp:{ *:[f16] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src1_modifiers)) - Complexity = -973
54488 : // Dst: (V_LDEXP_F16_e64:{ *:[f16] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src1_modifiers, i32:{ *:[i32] }:$src1, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54489 : /*117867*/ /*SwitchType*/ 18, MVT::f64,// ->117887
54490 : /*117869*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
54491 : /*117872*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
54492 : /*117875*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_LDEXP_F64), 0,
54493 : MVT::f64, 6/*#Ops*/, 3, 2, 7, 6, 4, 5,
54494 : // Src: (AMDGPUldexp:{ *:[f64] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src1_modifiers)) - Complexity = -973
54495 : // Dst: (V_LDEXP_F64:{ *:[f64] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, i32:{ *:[i32] }:$src1, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54496 : /*117887*/ 0, // EndSwitchType
54497 : /*117888*/ /*SwitchOpcode*/ 24, TARGET_VAL(AMDGPUISD::FMIN_LEGACY),// ->117915
54498 : /*117891*/ OPC_RecordChild0, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
54499 : /*117892*/ OPC_RecordChild1, // #1 = $VOP3Mods:src1:src1_modifiers
54500 : /*117893*/ OPC_CheckType, MVT::f32,
54501 : /*117895*/ OPC_CheckPatternPredicate, 18, // (Subtarget->getGeneration() == AMDGPUSubtarget::SOUTHERN_ISLANDS ||Subtarget->getGeneration() == AMDGPUSubtarget::SEA_ISLANDS)
54502 : /*117897*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
54503 : /*117900*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
54504 : /*117903*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MIN_LEGACY_F32_e64), 0,
54505 : MVT::f32, 6/*#Ops*/, 3, 2, 7, 6, 4, 5,
54506 : // Src: (AMDGPUfmin_legacy:{ *:[f32] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers)) - Complexity = -973
54507 : // Dst: (V_MIN_LEGACY_F32_e64:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54508 : /*117915*/ /*SwitchOpcode*/ 24, TARGET_VAL(AMDGPUISD::FMAX_LEGACY),// ->117942
54509 : /*117918*/ OPC_RecordChild0, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
54510 : /*117919*/ OPC_RecordChild1, // #1 = $VOP3Mods:src1:src1_modifiers
54511 : /*117920*/ OPC_CheckType, MVT::f32,
54512 : /*117922*/ OPC_CheckPatternPredicate, 18, // (Subtarget->getGeneration() == AMDGPUSubtarget::SOUTHERN_ISLANDS ||Subtarget->getGeneration() == AMDGPUSubtarget::SEA_ISLANDS)
54513 : /*117924*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
54514 : /*117927*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
54515 : /*117930*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAX_LEGACY_F32_e64), 0,
54516 : MVT::f32, 6/*#Ops*/, 3, 2, 7, 6, 4, 5,
54517 : // Src: (AMDGPUfmax_legacy:{ *:[f32] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers)) - Complexity = -973
54518 : // Dst: (V_MAX_LEGACY_F32_e64:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54519 : /*117942*/ /*SwitchOpcode*/ 24, TARGET_VAL(AMDGPUISD::TRIG_PREOP),// ->117969
54520 : /*117945*/ OPC_RecordChild0, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
54521 : /*117946*/ OPC_RecordChild1, // #1 = $VOP3Mods:src1:src1_modifiers
54522 : /*117947*/ OPC_CheckChild1Type, MVT::i32,
54523 : /*117949*/ OPC_CheckType, MVT::f64,
54524 : /*117951*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
54525 : /*117954*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
54526 : /*117957*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_TRIG_PREOP_F64), 0,
54527 : MVT::f64, 6/*#Ops*/, 3, 2, 7, 6, 4, 5,
54528 : // Src: (AMDGPUtrig_preop:{ *:[f64] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[i32] } i32:{ *:[i32] }:$src1, i32:{ *:[i32] }:$src1_modifiers)) - Complexity = -973
54529 : // Dst: (V_TRIG_PREOP_F64:{ *:[f64] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src1_modifiers, i32:{ *:[i32] }:$src1, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54530 : /*117969*/ /*SwitchOpcode*/ 48, TARGET_VAL(AMDGPUISD::FRACT),// ->118020
54531 : /*117972*/ OPC_RecordChild0, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
54532 : /*117973*/ OPC_SwitchType /*3 cases */, 13, MVT::f32,// ->117989
54533 : /*117976*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
54534 : /*117979*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_FRACT_F32_e64), 0,
54535 : MVT::f32, 4/*#Ops*/, 2, 1, 3, 4,
54536 : // Src: (AMDGPUfract:{ *:[f32] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
54537 : // Dst: (V_FRACT_F32_e64:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54538 : /*117989*/ /*SwitchType*/ 13, MVT::f64,// ->118004
54539 : /*117991*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
54540 : /*117994*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_FRACT_F64_e64), 0,
54541 : MVT::f64, 4/*#Ops*/, 2, 1, 3, 4,
54542 : // Src: (AMDGPUfract:{ *:[f64] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
54543 : // Dst: (V_FRACT_F64_e64:{ *:[f64] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54544 : /*118004*/ /*SwitchType*/ 13, MVT::f16,// ->118019
54545 : /*118006*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
54546 : /*118009*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_FRACT_F16_e64), 0,
54547 : MVT::f16, 4/*#Ops*/, 2, 1, 3, 4,
54548 : // Src: (AMDGPUfract:{ *:[f16] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
54549 : // Dst: (V_FRACT_F16_e64:{ *:[f16] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54550 : /*118019*/ 0, // EndSwitchType
54551 : /*118020*/ /*SwitchOpcode*/ 48, TARGET_VAL(ISD::FTRUNC),// ->118071
54552 : /*118023*/ OPC_RecordChild0, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
54553 : /*118024*/ OPC_SwitchType /*3 cases */, 13, MVT::f32,// ->118040
54554 : /*118027*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
54555 : /*118030*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_TRUNC_F32_e64), 0,
54556 : MVT::f32, 4/*#Ops*/, 2, 1, 3, 4,
54557 : // Src: (ftrunc:{ *:[f32] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
54558 : // Dst: (V_TRUNC_F32_e64:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54559 : /*118040*/ /*SwitchType*/ 13, MVT::f64,// ->118055
54560 : /*118042*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
54561 : /*118045*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_TRUNC_F64_e64), 0,
54562 : MVT::f64, 4/*#Ops*/, 2, 1, 3, 4,
54563 : // Src: (ftrunc:{ *:[f64] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
54564 : // Dst: (V_TRUNC_F64_e64:{ *:[f64] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54565 : /*118055*/ /*SwitchType*/ 13, MVT::f16,// ->118070
54566 : /*118057*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
54567 : /*118060*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_TRUNC_F16_e64), 0,
54568 : MVT::f16, 4/*#Ops*/, 2, 1, 3, 4,
54569 : // Src: (ftrunc:{ *:[f16] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
54570 : // Dst: (V_TRUNC_F16_e64:{ *:[f16] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54571 : /*118070*/ 0, // EndSwitchType
54572 : /*118071*/ /*SwitchOpcode*/ 48, TARGET_VAL(ISD::FCEIL),// ->118122
54573 : /*118074*/ OPC_RecordChild0, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
54574 : /*118075*/ OPC_SwitchType /*3 cases */, 13, MVT::f32,// ->118091
54575 : /*118078*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
54576 : /*118081*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CEIL_F32_e64), 0,
54577 : MVT::f32, 4/*#Ops*/, 2, 1, 3, 4,
54578 : // Src: (fceil:{ *:[f32] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
54579 : // Dst: (V_CEIL_F32_e64:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54580 : /*118091*/ /*SwitchType*/ 13, MVT::f64,// ->118106
54581 : /*118093*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
54582 : /*118096*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CEIL_F64_e64), 0,
54583 : MVT::f64, 4/*#Ops*/, 2, 1, 3, 4,
54584 : // Src: (fceil:{ *:[f64] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
54585 : // Dst: (V_CEIL_F64_e64:{ *:[f64] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54586 : /*118106*/ /*SwitchType*/ 13, MVT::f16,// ->118121
54587 : /*118108*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
54588 : /*118111*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CEIL_F16_e64), 0,
54589 : MVT::f16, 4/*#Ops*/, 2, 1, 3, 4,
54590 : // Src: (fceil:{ *:[f16] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
54591 : // Dst: (V_CEIL_F16_e64:{ *:[f16] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54592 : /*118121*/ 0, // EndSwitchType
54593 : /*118122*/ /*SwitchOpcode*/ 48, TARGET_VAL(ISD::FRINT),// ->118173
54594 : /*118125*/ OPC_RecordChild0, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
54595 : /*118126*/ OPC_SwitchType /*3 cases */, 13, MVT::f32,// ->118142
54596 : /*118129*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
54597 : /*118132*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_RNDNE_F32_e64), 0,
54598 : MVT::f32, 4/*#Ops*/, 2, 1, 3, 4,
54599 : // Src: (frint:{ *:[f32] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
54600 : // Dst: (V_RNDNE_F32_e64:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54601 : /*118142*/ /*SwitchType*/ 13, MVT::f64,// ->118157
54602 : /*118144*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
54603 : /*118147*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_RNDNE_F64_e64), 0,
54604 : MVT::f64, 4/*#Ops*/, 2, 1, 3, 4,
54605 : // Src: (frint:{ *:[f64] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
54606 : // Dst: (V_RNDNE_F64_e64:{ *:[f64] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54607 : /*118157*/ /*SwitchType*/ 13, MVT::f16,// ->118172
54608 : /*118159*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
54609 : /*118162*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_RNDNE_F16_e64), 0,
54610 : MVT::f16, 4/*#Ops*/, 2, 1, 3, 4,
54611 : // Src: (frint:{ *:[f16] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
54612 : // Dst: (V_RNDNE_F16_e64:{ *:[f16] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54613 : /*118172*/ 0, // EndSwitchType
54614 : /*118173*/ /*SwitchOpcode*/ 33, TARGET_VAL(ISD::FEXP2),// ->118209
54615 : /*118176*/ OPC_RecordChild0, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
54616 : /*118177*/ OPC_SwitchType /*2 cases */, 13, MVT::f32,// ->118193
54617 : /*118180*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
54618 : /*118183*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_EXP_F32_e64), 0,
54619 : MVT::f32, 4/*#Ops*/, 2, 1, 3, 4,
54620 : // Src: (fexp2:{ *:[f32] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
54621 : // Dst: (V_EXP_F32_e64:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54622 : /*118193*/ /*SwitchType*/ 13, MVT::f16,// ->118208
54623 : /*118195*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
54624 : /*118198*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_EXP_F16_e64), 0,
54625 : MVT::f16, 4/*#Ops*/, 2, 1, 3, 4,
54626 : // Src: (fexp2:{ *:[f16] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
54627 : // Dst: (V_EXP_F16_e64:{ *:[f16] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54628 : /*118208*/ 0, // EndSwitchType
54629 : /*118209*/ /*SwitchOpcode*/ 33, TARGET_VAL(ISD::FLOG2),// ->118245
54630 : /*118212*/ OPC_RecordChild0, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
54631 : /*118213*/ OPC_SwitchType /*2 cases */, 13, MVT::f32,// ->118229
54632 : /*118216*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
54633 : /*118219*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_LOG_F32_e64), 0,
54634 : MVT::f32, 4/*#Ops*/, 2, 1, 3, 4,
54635 : // Src: (flog2:{ *:[f32] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
54636 : // Dst: (V_LOG_F32_e64:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54637 : /*118229*/ /*SwitchType*/ 13, MVT::f16,// ->118244
54638 : /*118231*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
54639 : /*118234*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_LOG_F16_e64), 0,
54640 : MVT::f16, 4/*#Ops*/, 2, 1, 3, 4,
54641 : // Src: (flog2:{ *:[f16] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
54642 : // Dst: (V_LOG_F16_e64:{ *:[f16] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54643 : /*118244*/ 0, // EndSwitchType
54644 : /*118245*/ /*SwitchOpcode*/ 16, TARGET_VAL(AMDGPUISD::RCP_IFLAG),// ->118264
54645 : /*118248*/ OPC_RecordChild0, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
54646 : /*118249*/ OPC_CheckType, MVT::f32,
54647 : /*118251*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
54648 : /*118254*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_RCP_IFLAG_F32_e64), 0,
54649 : MVT::f32, 4/*#Ops*/, 2, 1, 3, 4,
54650 : // Src: (AMDGPUrcp_iflag:{ *:[f32] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
54651 : // Dst: (V_RCP_IFLAG_F32_e64:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54652 : /*118264*/ /*SwitchOpcode*/ 48, TARGET_VAL(AMDGPUISD::RSQ),// ->118315
54653 : /*118267*/ OPC_RecordChild0, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
54654 : /*118268*/ OPC_SwitchType /*3 cases */, 13, MVT::f32,// ->118284
54655 : /*118271*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
54656 : /*118274*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_RSQ_F32_e64), 0,
54657 : MVT::f32, 4/*#Ops*/, 2, 1, 3, 4,
54658 : // Src: (AMDGPUrsq:{ *:[f32] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
54659 : // Dst: (V_RSQ_F32_e64:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54660 : /*118284*/ /*SwitchType*/ 13, MVT::f64,// ->118299
54661 : /*118286*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
54662 : /*118289*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_RSQ_F64_e64), 0,
54663 : MVT::f64, 4/*#Ops*/, 2, 1, 3, 4,
54664 : // Src: (AMDGPUrsq:{ *:[f64] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
54665 : // Dst: (V_RSQ_F64_e64:{ *:[f64] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54666 : /*118299*/ /*SwitchType*/ 13, MVT::f16,// ->118314
54667 : /*118301*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
54668 : /*118304*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_RSQ_F16_e64), 0,
54669 : MVT::f16, 4/*#Ops*/, 2, 1, 3, 4,
54670 : // Src: (AMDGPUrsq:{ *:[f16] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
54671 : // Dst: (V_RSQ_F16_e64:{ *:[f16] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54672 : /*118314*/ 0, // EndSwitchType
54673 : /*118315*/ /*SwitchOpcode*/ 48, TARGET_VAL(ISD::FSQRT),// ->118366
54674 : /*118318*/ OPC_RecordChild0, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
54675 : /*118319*/ OPC_SwitchType /*3 cases */, 13, MVT::f32,// ->118335
54676 : /*118322*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
54677 : /*118325*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_SQRT_F32_e64), 0,
54678 : MVT::f32, 4/*#Ops*/, 2, 1, 3, 4,
54679 : // Src: (fsqrt:{ *:[f32] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
54680 : // Dst: (V_SQRT_F32_e64:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54681 : /*118335*/ /*SwitchType*/ 13, MVT::f64,// ->118350
54682 : /*118337*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
54683 : /*118340*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_SQRT_F64_e64), 0,
54684 : MVT::f64, 4/*#Ops*/, 2, 1, 3, 4,
54685 : // Src: (fsqrt:{ *:[f64] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
54686 : // Dst: (V_SQRT_F64_e64:{ *:[f64] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54687 : /*118350*/ /*SwitchType*/ 13, MVT::f16,// ->118365
54688 : /*118352*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
54689 : /*118355*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_SQRT_F16_e64), 0,
54690 : MVT::f16, 4/*#Ops*/, 2, 1, 3, 4,
54691 : // Src: (fsqrt:{ *:[f16] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
54692 : // Dst: (V_SQRT_F16_e64:{ *:[f16] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54693 : /*118365*/ 0, // EndSwitchType
54694 : /*118366*/ /*SwitchOpcode*/ 33, TARGET_VAL(AMDGPUISD::SIN_HW),// ->118402
54695 : /*118369*/ OPC_RecordChild0, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
54696 : /*118370*/ OPC_SwitchType /*2 cases */, 13, MVT::f32,// ->118386
54697 : /*118373*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
54698 : /*118376*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_SIN_F32_e64), 0,
54699 : MVT::f32, 4/*#Ops*/, 2, 1, 3, 4,
54700 : // Src: (AMDGPUsin:{ *:[f32] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
54701 : // Dst: (V_SIN_F32_e64:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54702 : /*118386*/ /*SwitchType*/ 13, MVT::f16,// ->118401
54703 : /*118388*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
54704 : /*118391*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_SIN_F16_e64), 0,
54705 : MVT::f16, 4/*#Ops*/, 2, 1, 3, 4,
54706 : // Src: (AMDGPUsin:{ *:[f16] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
54707 : // Dst: (V_SIN_F16_e64:{ *:[f16] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54708 : /*118401*/ 0, // EndSwitchType
54709 : /*118402*/ /*SwitchOpcode*/ 33, TARGET_VAL(AMDGPUISD::COS_HW),// ->118438
54710 : /*118405*/ OPC_RecordChild0, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
54711 : /*118406*/ OPC_SwitchType /*2 cases */, 13, MVT::f32,// ->118422
54712 : /*118409*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
54713 : /*118412*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_COS_F32_e64), 0,
54714 : MVT::f32, 4/*#Ops*/, 2, 1, 3, 4,
54715 : // Src: (AMDGPUcos:{ *:[f32] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
54716 : // Dst: (V_COS_F32_e64:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54717 : /*118422*/ /*SwitchType*/ 13, MVT::f16,// ->118437
54718 : /*118424*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
54719 : /*118427*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_COS_F16_e64), 0,
54720 : MVT::f16, 4/*#Ops*/, 2, 1, 3, 4,
54721 : // Src: (AMDGPUcos:{ *:[f16] } (VOP3Mods0:{ *:[f16] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
54722 : // Dst: (V_COS_F16_e64:{ *:[f16] } i32:{ *:[i32] }:$src0_modifiers, f16:{ *:[f16] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54723 : /*118437*/ 0, // EndSwitchType
54724 : /*118438*/ /*SwitchOpcode*/ 16, TARGET_VAL(AMDGPUISD::RCP_LEGACY),// ->118457
54725 : /*118441*/ OPC_RecordChild0, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
54726 : /*118442*/ OPC_CheckType, MVT::f32,
54727 : /*118444*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
54728 : /*118447*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_RCP_LEGACY_F32_e64), 0,
54729 : MVT::f32, 4/*#Ops*/, 2, 1, 3, 4,
54730 : // Src: (AMDGPUrcp_legacy:{ *:[f32] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
54731 : // Dst: (V_RCP_LEGACY_F32_e64:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54732 : /*118457*/ /*SwitchOpcode*/ 33, TARGET_VAL(AMDGPUISD::RSQ_CLAMP),// ->118493
54733 : /*118460*/ OPC_RecordChild0, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
54734 : /*118461*/ OPC_SwitchType /*2 cases */, 13, MVT::f32,// ->118477
54735 : /*118464*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
54736 : /*118467*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_RSQ_CLAMP_F32_e64), 0,
54737 : MVT::f32, 4/*#Ops*/, 2, 1, 3, 4,
54738 : // Src: (AMDGPUrsq_clamp:{ *:[f32] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
54739 : // Dst: (V_RSQ_CLAMP_F32_e64:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54740 : /*118477*/ /*SwitchType*/ 13, MVT::f64,// ->118492
54741 : /*118479*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
54742 : /*118482*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_RSQ_CLAMP_F64_e64), 0,
54743 : MVT::f64, 4/*#Ops*/, 2, 1, 3, 4,
54744 : // Src: (AMDGPUrsq_clamp:{ *:[f64] } (VOP3Mods0:{ *:[f64] } f64:{ *:[f64] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
54745 : // Dst: (V_RSQ_CLAMP_F64_e64:{ *:[f64] } i32:{ *:[i32] }:$src0_modifiers, f64:{ *:[f64] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54746 : /*118492*/ 0, // EndSwitchType
54747 : /*118493*/ /*SwitchOpcode*/ 16, TARGET_VAL(AMDGPUISD::RSQ_LEGACY),// ->118512
54748 : /*118496*/ OPC_RecordChild0, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
54749 : /*118497*/ OPC_CheckType, MVT::f32,
54750 : /*118499*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #1 #2 #3 #4
54751 : /*118502*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_RSQ_LEGACY_F32_e64), 0,
54752 : MVT::f32, 4/*#Ops*/, 2, 1, 3, 4,
54753 : // Src: (AMDGPUrsq_legacy:{ *:[f32] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -982
54754 : // Dst: (V_RSQ_LEGACY_F32_e64:{ *:[f32] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54755 : /*118512*/ /*SwitchOpcode*/ 17, TARGET_VAL(AMDGPUISD::CVT_F32_UBYTE0),// ->118532
54756 : /*118515*/ OPC_RecordChild0, // #0 = $VOP3OMods:src0:clamp:omod
54757 : /*118516*/ OPC_CheckChild0Type, MVT::i32,
54758 : /*118518*/ OPC_CheckType, MVT::f32,
54759 : /*118520*/ OPC_CheckComplexPat, /*CP*/29, /*#*/0, // SelectVOP3OMods:$ #1 #2 #3
54760 : /*118523*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_F32_UBYTE0_e64), 0,
54761 : MVT::f32, 3/*#Ops*/, 1, 2, 3,
54762 : // Src: (AMDGPUcvt_f32_ubyte0:{ *:[f32] } (VOP3OMods:{ *:[i32] } i32:{ *:[i32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -985
54763 : // Dst: (V_CVT_F32_UBYTE0_e64:{ *:[f32] } i32:{ *:[i32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54764 : /*118532*/ /*SwitchOpcode*/ 17, TARGET_VAL(AMDGPUISD::CVT_F32_UBYTE1),// ->118552
54765 : /*118535*/ OPC_RecordChild0, // #0 = $VOP3OMods:src0:clamp:omod
54766 : /*118536*/ OPC_CheckChild0Type, MVT::i32,
54767 : /*118538*/ OPC_CheckType, MVT::f32,
54768 : /*118540*/ OPC_CheckComplexPat, /*CP*/29, /*#*/0, // SelectVOP3OMods:$ #1 #2 #3
54769 : /*118543*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_F32_UBYTE1_e64), 0,
54770 : MVT::f32, 3/*#Ops*/, 1, 2, 3,
54771 : // Src: (AMDGPUcvt_f32_ubyte1:{ *:[f32] } (VOP3OMods:{ *:[i32] } i32:{ *:[i32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -985
54772 : // Dst: (V_CVT_F32_UBYTE1_e64:{ *:[f32] } i32:{ *:[i32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54773 : /*118552*/ /*SwitchOpcode*/ 17, TARGET_VAL(AMDGPUISD::CVT_F32_UBYTE2),// ->118572
54774 : /*118555*/ OPC_RecordChild0, // #0 = $VOP3OMods:src0:clamp:omod
54775 : /*118556*/ OPC_CheckChild0Type, MVT::i32,
54776 : /*118558*/ OPC_CheckType, MVT::f32,
54777 : /*118560*/ OPC_CheckComplexPat, /*CP*/29, /*#*/0, // SelectVOP3OMods:$ #1 #2 #3
54778 : /*118563*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_F32_UBYTE2_e64), 0,
54779 : MVT::f32, 3/*#Ops*/, 1, 2, 3,
54780 : // Src: (AMDGPUcvt_f32_ubyte2:{ *:[f32] } (VOP3OMods:{ *:[i32] } i32:{ *:[i32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -985
54781 : // Dst: (V_CVT_F32_UBYTE2_e64:{ *:[f32] } i32:{ *:[i32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54782 : /*118572*/ /*SwitchOpcode*/ 17, TARGET_VAL(AMDGPUISD::CVT_F32_UBYTE3),// ->118592
54783 : /*118575*/ OPC_RecordChild0, // #0 = $VOP3OMods:src0:clamp:omod
54784 : /*118576*/ OPC_CheckChild0Type, MVT::i32,
54785 : /*118578*/ OPC_CheckType, MVT::f32,
54786 : /*118580*/ OPC_CheckComplexPat, /*CP*/29, /*#*/0, // SelectVOP3OMods:$ #1 #2 #3
54787 : /*118583*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_F32_UBYTE3_e64), 0,
54788 : MVT::f32, 3/*#Ops*/, 1, 2, 3,
54789 : // Src: (AMDGPUcvt_f32_ubyte3:{ *:[f32] } (VOP3OMods:{ *:[i32] } i32:{ *:[i32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)) - Complexity = -985
54790 : // Dst: (V_CVT_F32_UBYTE3_e64:{ *:[f32] } i32:{ *:[i32] }:$src0, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
54791 : /*118592*/ /*SwitchOpcode*/ 127|128,23/*3071*/, TARGET_VAL(ISD::BUILD_VECTOR),// ->121667
54792 : /*118596*/ OPC_Scope, 125, /*->118723*/ // 22 children in Scope
54793 : /*118598*/ OPC_MoveChild0,
54794 : /*118599*/ OPC_CheckOpcode, TARGET_VAL(ISD::LOAD),
54795 : /*118602*/ OPC_RecordMemRef,
54796 : /*118603*/ OPC_RecordNode, // #0 = 'ld' chained node
54797 : /*118604*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
54798 : /*118605*/ OPC_CheckPredicate, 4, // Predicate_unindexedload
54799 : /*118607*/ OPC_CheckType, MVT::i16,
54800 : /*118609*/ OPC_Scope, 35, /*->118646*/ // 3 children in Scope
54801 : /*118611*/ OPC_CheckPredicate, 5, // Predicate_load
54802 : /*118613*/ OPC_CheckPredicate, 18, // Predicate_load_local
54803 : /*118615*/ OPC_MoveParent,
54804 : /*118616*/ OPC_RecordChild1, // #2 = $Hi16Elt:hi
54805 : /*118617*/ OPC_CheckChild1Type, MVT::i16,
54806 : /*118619*/ OPC_CheckType, MVT::v2i16,
54807 : /*118621*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
54808 : /*118623*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
54809 : /*118626*/ OPC_CheckComplexPat, /*CP*/32, /*#*/2, // SelectHi16Elt:$ #5
54810 : /*118629*/ OPC_EmitMergeInputChains1_0,
54811 : /*118630*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
54812 : /*118633*/ OPC_EmitInteger, MVT::i1, 0,
54813 : /*118636*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_U16_D16), 0|OPFL_Chain|OPFL_MemRefs,
54814 : MVT::v2i16, 4/*#Ops*/, 3, 6, 7, 5,
54815 : // Src: (build_vector:{ *:[v2i16] } (ld:{ *:[i16] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_local>>, (Hi16Elt:{ *:[i16] } i16:{ *:[i16] }:$hi)) - Complexity = 122
54816 : // Dst: (DS_READ_U16_D16:{ *:[v2i16] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] }, ?:{ *:[i16] }:$hi)
54817 : /*118646*/ /*Scope*/ 37, /*->118684*/
54818 : /*118647*/ OPC_CheckPredicate, 7, // Predicate_az_extload
54819 : /*118649*/ OPC_CheckPredicate, 8, // Predicate_az_extloadi8
54820 : /*118651*/ OPC_CheckPredicate, 18, // Predicate_az_extloadi8_local
54821 : /*118653*/ OPC_MoveParent,
54822 : /*118654*/ OPC_RecordChild1, // #2 = $Hi16Elt:hi
54823 : /*118655*/ OPC_CheckChild1Type, MVT::i16,
54824 : /*118657*/ OPC_CheckType, MVT::v2i16,
54825 : /*118659*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
54826 : /*118661*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
54827 : /*118664*/ OPC_CheckComplexPat, /*CP*/32, /*#*/2, // SelectHi16Elt:$ #5
54828 : /*118667*/ OPC_EmitMergeInputChains1_0,
54829 : /*118668*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
54830 : /*118671*/ OPC_EmitInteger, MVT::i1, 0,
54831 : /*118674*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_U8_D16), 0|OPFL_Chain|OPFL_MemRefs,
54832 : MVT::v2i16, 4/*#Ops*/, 3, 6, 7, 5,
54833 : // Src: (build_vector:{ *:[v2i16] } (ld:{ *:[i16] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_local>>, (Hi16Elt:{ *:[i16] } i16:{ *:[i16] }:$hi)) - Complexity = 122
54834 : // Dst: (DS_READ_U8_D16:{ *:[v2i16] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] }, ?:{ *:[i16] }:$hi)
54835 : /*118684*/ /*Scope*/ 37, /*->118722*/
54836 : /*118685*/ OPC_CheckPredicate, 10, // Predicate_sextload
54837 : /*118687*/ OPC_CheckPredicate, 11, // Predicate_sextloadi8
54838 : /*118689*/ OPC_CheckPredicate, 18, // Predicate_sextloadi8_local
54839 : /*118691*/ OPC_MoveParent,
54840 : /*118692*/ OPC_RecordChild1, // #2 = $Hi16Elt:hi
54841 : /*118693*/ OPC_CheckChild1Type, MVT::i16,
54842 : /*118695*/ OPC_CheckType, MVT::v2i16,
54843 : /*118697*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
54844 : /*118699*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
54845 : /*118702*/ OPC_CheckComplexPat, /*CP*/32, /*#*/2, // SelectHi16Elt:$ #5
54846 : /*118705*/ OPC_EmitMergeInputChains1_0,
54847 : /*118706*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
54848 : /*118709*/ OPC_EmitInteger, MVT::i1, 0,
54849 : /*118712*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_I8_D16), 0|OPFL_Chain|OPFL_MemRefs,
54850 : MVT::v2i16, 4/*#Ops*/, 3, 6, 7, 5,
54851 : // Src: (build_vector:{ *:[v2i16] } (ld:{ *:[i16] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_local>>, (Hi16Elt:{ *:[i16] } i16:{ *:[i16] }:$hi)) - Complexity = 122
54852 : // Dst: (DS_READ_I8_D16:{ *:[v2i16] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] }, ?:{ *:[i16] }:$hi)
54853 : /*118722*/ 0, /*End of Scope*/
54854 : /*118723*/ /*Scope*/ 110, /*->118834*/
54855 : /*118724*/ OPC_RecordChild0, // #0 = $lo
54856 : /*118725*/ OPC_CheckChild0Type, MVT::i16,
54857 : /*118727*/ OPC_MoveChild1,
54858 : /*118728*/ OPC_CheckOpcode, TARGET_VAL(ISD::LOAD),
54859 : /*118731*/ OPC_RecordMemRef,
54860 : /*118732*/ OPC_RecordNode, // #1 = 'ld' chained node
54861 : /*118733*/ OPC_RecordChild1, // #2 = $DS1Addr1Offset:ptr:offset
54862 : /*118734*/ OPC_CheckPredicate, 4, // Predicate_unindexedload
54863 : /*118736*/ OPC_CheckType, MVT::i16,
54864 : /*118738*/ OPC_Scope, 29, /*->118769*/ // 3 children in Scope
54865 : /*118740*/ OPC_CheckPredicate, 5, // Predicate_load
54866 : /*118742*/ OPC_CheckPredicate, 18, // Predicate_load_local
54867 : /*118744*/ OPC_MoveParent,
54868 : /*118745*/ OPC_CheckType, MVT::v2i16,
54869 : /*118747*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
54870 : /*118749*/ OPC_CheckComplexPat, /*CP*/9, /*#*/2, // SelectDS1Addr1Offset:$ #3 #4
54871 : /*118752*/ OPC_EmitMergeInputChains1_1,
54872 : /*118753*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
54873 : /*118756*/ OPC_EmitInteger, MVT::i1, 0,
54874 : /*118759*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_U16_D16_HI), 0|OPFL_Chain|OPFL_MemRefs,
54875 : MVT::v2i16, 4/*#Ops*/, 3, 5, 6, 0,
54876 : // Src: (build_vector:{ *:[v2i16] } i16:{ *:[i16] }:$lo, (ld:{ *:[i16] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_local>>) - Complexity = 116
54877 : // Dst: (DS_READ_U16_D16_HI:{ *:[v2i16] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] }, ?:{ *:[i16] }:$lo)
54878 : /*118769*/ /*Scope*/ 31, /*->118801*/
54879 : /*118770*/ OPC_CheckPredicate, 7, // Predicate_az_extload
54880 : /*118772*/ OPC_CheckPredicate, 8, // Predicate_az_extloadi8
54881 : /*118774*/ OPC_CheckPredicate, 18, // Predicate_az_extloadi8_local
54882 : /*118776*/ OPC_MoveParent,
54883 : /*118777*/ OPC_CheckType, MVT::v2i16,
54884 : /*118779*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
54885 : /*118781*/ OPC_CheckComplexPat, /*CP*/9, /*#*/2, // SelectDS1Addr1Offset:$ #3 #4
54886 : /*118784*/ OPC_EmitMergeInputChains1_1,
54887 : /*118785*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
54888 : /*118788*/ OPC_EmitInteger, MVT::i1, 0,
54889 : /*118791*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_U8_D16_HI), 0|OPFL_Chain|OPFL_MemRefs,
54890 : MVT::v2i16, 4/*#Ops*/, 3, 5, 6, 0,
54891 : // Src: (build_vector:{ *:[v2i16] } i16:{ *:[i16] }:$lo, (ld:{ *:[i16] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_local>>) - Complexity = 116
54892 : // Dst: (DS_READ_U8_D16_HI:{ *:[v2i16] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] }, ?:{ *:[i16] }:$lo)
54893 : /*118801*/ /*Scope*/ 31, /*->118833*/
54894 : /*118802*/ OPC_CheckPredicate, 10, // Predicate_sextload
54895 : /*118804*/ OPC_CheckPredicate, 11, // Predicate_sextloadi8
54896 : /*118806*/ OPC_CheckPredicate, 18, // Predicate_sextloadi8_local
54897 : /*118808*/ OPC_MoveParent,
54898 : /*118809*/ OPC_CheckType, MVT::v2i16,
54899 : /*118811*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
54900 : /*118813*/ OPC_CheckComplexPat, /*CP*/9, /*#*/2, // SelectDS1Addr1Offset:$ #3 #4
54901 : /*118816*/ OPC_EmitMergeInputChains1_1,
54902 : /*118817*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
54903 : /*118820*/ OPC_EmitInteger, MVT::i1, 0,
54904 : /*118823*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_I8_D16_HI), 0|OPFL_Chain|OPFL_MemRefs,
54905 : MVT::v2i16, 4/*#Ops*/, 3, 5, 6, 0,
54906 : // Src: (build_vector:{ *:[v2i16] } i16:{ *:[i16] }:$lo, (ld:{ *:[i16] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_local>>) - Complexity = 116
54907 : // Dst: (DS_READ_I8_D16_HI:{ *:[v2i16] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] }, ?:{ *:[i16] }:$lo)
54908 : /*118833*/ 0, /*End of Scope*/
54909 : /*118834*/ /*Scope*/ 15|128,1/*143*/, /*->118979*/
54910 : /*118836*/ OPC_MoveChild0,
54911 : /*118837*/ OPC_CheckOpcode, TARGET_VAL(ISD::LOAD),
54912 : /*118840*/ OPC_RecordMemRef,
54913 : /*118841*/ OPC_RecordNode, // #0 = 'ld' chained node
54914 : /*118842*/ OPC_RecordChild1, // #1 = $MUBUFScratchOffset:srsrc:soffset:offset
54915 : /*118843*/ OPC_CheckPredicate, 4, // Predicate_unindexedload
54916 : /*118845*/ OPC_CheckType, MVT::i16,
54917 : /*118847*/ OPC_Scope, 41, /*->118890*/ // 3 children in Scope
54918 : /*118849*/ OPC_CheckPredicate, 5, // Predicate_load
54919 : /*118851*/ OPC_CheckPredicate, 15, // Predicate_load_private
54920 : /*118853*/ OPC_MoveParent,
54921 : /*118854*/ OPC_RecordChild1, // #2 = $Hi16Elt:hi
54922 : /*118855*/ OPC_CheckChild1Type, MVT::i16,
54923 : /*118857*/ OPC_CheckType, MVT::v2i16,
54924 : /*118859*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
54925 : /*118861*/ OPC_CheckComplexPat, /*CP*/6, /*#*/1, // SelectMUBUFScratchOffset:$ #3 #4 #5
54926 : /*118864*/ OPC_CheckComplexPat, /*CP*/32, /*#*/2, // SelectHi16Elt:$ #6
54927 : /*118867*/ OPC_EmitMergeInputChains1_0,
54928 : /*118868*/ OPC_EmitInteger, MVT::i1, 0,
54929 : /*118871*/ OPC_EmitInteger, MVT::i1, 0,
54930 : /*118874*/ OPC_EmitInteger, MVT::i1, 0,
54931 : /*118877*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SHORT_D16_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
54932 : MVT::v2i16, 7/*#Ops*/, 3, 4, 5, 7, 8, 9, 6,
54933 : // Src: (build_vector:{ *:[v2i16] } (ld:{ *:[i16] } (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_private>>, (Hi16Elt:{ *:[i16] } i16:{ *:[i16] }:$hi)) - Complexity = 36
54934 : // Dst: (BUFFER_LOAD_SHORT_D16_OFFSET:{ *:[v2i16] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, ?:{ *:[i16] }:$hi)
54935 : /*118890*/ /*Scope*/ 43, /*->118934*/
54936 : /*118891*/ OPC_CheckPredicate, 7, // Predicate_az_extload
54937 : /*118893*/ OPC_CheckPredicate, 8, // Predicate_az_extloadi8
54938 : /*118895*/ OPC_CheckPredicate, 15, // Predicate_az_extloadi8_private
54939 : /*118897*/ OPC_MoveParent,
54940 : /*118898*/ OPC_RecordChild1, // #2 = $Hi16Elt:hi
54941 : /*118899*/ OPC_CheckChild1Type, MVT::i16,
54942 : /*118901*/ OPC_CheckType, MVT::v2i16,
54943 : /*118903*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
54944 : /*118905*/ OPC_CheckComplexPat, /*CP*/6, /*#*/1, // SelectMUBUFScratchOffset:$ #3 #4 #5
54945 : /*118908*/ OPC_CheckComplexPat, /*CP*/32, /*#*/2, // SelectHi16Elt:$ #6
54946 : /*118911*/ OPC_EmitMergeInputChains1_0,
54947 : /*118912*/ OPC_EmitInteger, MVT::i1, 0,
54948 : /*118915*/ OPC_EmitInteger, MVT::i1, 0,
54949 : /*118918*/ OPC_EmitInteger, MVT::i1, 0,
54950 : /*118921*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_UBYTE_D16_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
54951 : MVT::v2i16, 7/*#Ops*/, 3, 4, 5, 7, 8, 9, 6,
54952 : // Src: (build_vector:{ *:[v2i16] } (ld:{ *:[i16] } (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_private>>, (Hi16Elt:{ *:[i16] } i16:{ *:[i16] }:$hi)) - Complexity = 36
54953 : // Dst: (BUFFER_LOAD_UBYTE_D16_OFFSET:{ *:[v2i16] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, ?:{ *:[i16] }:$hi)
54954 : /*118934*/ /*Scope*/ 43, /*->118978*/
54955 : /*118935*/ OPC_CheckPredicate, 10, // Predicate_sextload
54956 : /*118937*/ OPC_CheckPredicate, 11, // Predicate_sextloadi8
54957 : /*118939*/ OPC_CheckPredicate, 15, // Predicate_sextloadi8_private
54958 : /*118941*/ OPC_MoveParent,
54959 : /*118942*/ OPC_RecordChild1, // #2 = $Hi16Elt:hi
54960 : /*118943*/ OPC_CheckChild1Type, MVT::i16,
54961 : /*118945*/ OPC_CheckType, MVT::v2i16,
54962 : /*118947*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
54963 : /*118949*/ OPC_CheckComplexPat, /*CP*/6, /*#*/1, // SelectMUBUFScratchOffset:$ #3 #4 #5
54964 : /*118952*/ OPC_CheckComplexPat, /*CP*/32, /*#*/2, // SelectHi16Elt:$ #6
54965 : /*118955*/ OPC_EmitMergeInputChains1_0,
54966 : /*118956*/ OPC_EmitInteger, MVT::i1, 0,
54967 : /*118959*/ OPC_EmitInteger, MVT::i1, 0,
54968 : /*118962*/ OPC_EmitInteger, MVT::i1, 0,
54969 : /*118965*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SBYTE_D16_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
54970 : MVT::v2i16, 7/*#Ops*/, 3, 4, 5, 7, 8, 9, 6,
54971 : // Src: (build_vector:{ *:[v2i16] } (ld:{ *:[i16] } (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_private>>, (Hi16Elt:{ *:[i16] } i16:{ *:[i16] }:$hi)) - Complexity = 36
54972 : // Dst: (BUFFER_LOAD_SBYTE_D16_OFFSET:{ *:[v2i16] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, ?:{ *:[i16] }:$hi)
54973 : /*118978*/ 0, /*End of Scope*/
54974 : /*118979*/ /*Scope*/ 0|128,1/*128*/, /*->119109*/
54975 : /*118981*/ OPC_RecordChild0, // #0 = $lo
54976 : /*118982*/ OPC_CheckChild0Type, MVT::i16,
54977 : /*118984*/ OPC_MoveChild1,
54978 : /*118985*/ OPC_CheckOpcode, TARGET_VAL(ISD::LOAD),
54979 : /*118988*/ OPC_RecordMemRef,
54980 : /*118989*/ OPC_RecordNode, // #1 = 'ld' chained node
54981 : /*118990*/ OPC_RecordChild1, // #2 = $MUBUFScratchOffset:srsrc:soffset:offset
54982 : /*118991*/ OPC_CheckPredicate, 4, // Predicate_unindexedload
54983 : /*118993*/ OPC_CheckType, MVT::i16,
54984 : /*118995*/ OPC_Scope, 35, /*->119032*/ // 3 children in Scope
54985 : /*118997*/ OPC_CheckPredicate, 5, // Predicate_load
54986 : /*118999*/ OPC_CheckPredicate, 15, // Predicate_load_private
54987 : /*119001*/ OPC_MoveParent,
54988 : /*119002*/ OPC_CheckType, MVT::v2i16,
54989 : /*119004*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
54990 : /*119006*/ OPC_CheckComplexPat, /*CP*/6, /*#*/2, // SelectMUBUFScratchOffset:$ #3 #4 #5
54991 : /*119009*/ OPC_EmitMergeInputChains1_1,
54992 : /*119010*/ OPC_EmitInteger, MVT::i1, 0,
54993 : /*119013*/ OPC_EmitInteger, MVT::i1, 0,
54994 : /*119016*/ OPC_EmitInteger, MVT::i1, 0,
54995 : /*119019*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SHORT_D16_HI_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
54996 : MVT::v2i16, 7/*#Ops*/, 3, 4, 5, 6, 7, 8, 0,
54997 : // Src: (build_vector:{ *:[v2i16] } i16:{ *:[i16] }:$lo, (ld:{ *:[i16] } (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_private>>) - Complexity = 30
54998 : // Dst: (BUFFER_LOAD_SHORT_D16_HI_OFFSET:{ *:[v2i16] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, ?:{ *:[i16] }:$lo)
54999 : /*119032*/ /*Scope*/ 37, /*->119070*/
55000 : /*119033*/ OPC_CheckPredicate, 7, // Predicate_az_extload
55001 : /*119035*/ OPC_CheckPredicate, 8, // Predicate_az_extloadi8
55002 : /*119037*/ OPC_CheckPredicate, 15, // Predicate_az_extloadi8_private
55003 : /*119039*/ OPC_MoveParent,
55004 : /*119040*/ OPC_CheckType, MVT::v2i16,
55005 : /*119042*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55006 : /*119044*/ OPC_CheckComplexPat, /*CP*/6, /*#*/2, // SelectMUBUFScratchOffset:$ #3 #4 #5
55007 : /*119047*/ OPC_EmitMergeInputChains1_1,
55008 : /*119048*/ OPC_EmitInteger, MVT::i1, 0,
55009 : /*119051*/ OPC_EmitInteger, MVT::i1, 0,
55010 : /*119054*/ OPC_EmitInteger, MVT::i1, 0,
55011 : /*119057*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_UBYTE_D16_HI_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
55012 : MVT::v2i16, 7/*#Ops*/, 3, 4, 5, 6, 7, 8, 0,
55013 : // Src: (build_vector:{ *:[v2i16] } i16:{ *:[i16] }:$lo, (ld:{ *:[i16] } (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_private>>) - Complexity = 30
55014 : // Dst: (BUFFER_LOAD_UBYTE_D16_HI_OFFSET:{ *:[v2i16] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, ?:{ *:[i16] }:$lo)
55015 : /*119070*/ /*Scope*/ 37, /*->119108*/
55016 : /*119071*/ OPC_CheckPredicate, 10, // Predicate_sextload
55017 : /*119073*/ OPC_CheckPredicate, 11, // Predicate_sextloadi8
55018 : /*119075*/ OPC_CheckPredicate, 15, // Predicate_sextloadi8_private
55019 : /*119077*/ OPC_MoveParent,
55020 : /*119078*/ OPC_CheckType, MVT::v2i16,
55021 : /*119080*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55022 : /*119082*/ OPC_CheckComplexPat, /*CP*/6, /*#*/2, // SelectMUBUFScratchOffset:$ #3 #4 #5
55023 : /*119085*/ OPC_EmitMergeInputChains1_1,
55024 : /*119086*/ OPC_EmitInteger, MVT::i1, 0,
55025 : /*119089*/ OPC_EmitInteger, MVT::i1, 0,
55026 : /*119092*/ OPC_EmitInteger, MVT::i1, 0,
55027 : /*119095*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SBYTE_D16_HI_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
55028 : MVT::v2i16, 7/*#Ops*/, 3, 4, 5, 6, 7, 8, 0,
55029 : // Src: (build_vector:{ *:[v2i16] } i16:{ *:[i16] }:$lo, (ld:{ *:[i16] } (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_private>>) - Complexity = 30
55030 : // Dst: (BUFFER_LOAD_SBYTE_D16_HI_OFFSET:{ *:[v2i16] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, ?:{ *:[i16] }:$lo)
55031 : /*119108*/ 0, /*End of Scope*/
55032 : /*119109*/ /*Scope*/ 74|128,1/*202*/, /*->119313*/
55033 : /*119111*/ OPC_MoveChild0,
55034 : /*119112*/ OPC_SwitchOpcode /*2 cases */, 14|128,1/*142*/, TARGET_VAL(ISD::LOAD),// ->119259
55035 : /*119117*/ OPC_RecordMemRef,
55036 : /*119118*/ OPC_RecordNode, // #0 = 'ld' chained node
55037 : /*119119*/ OPC_RecordChild1, // #1 = $MUBUFScratchOffen:srsrc:vaddr:soffset:offset
55038 : /*119120*/ OPC_CheckPredicate, 4, // Predicate_unindexedload
55039 : /*119122*/ OPC_CheckType, MVT::i16,
55040 : /*119124*/ OPC_Scope, 42, /*->119168*/ // 3 children in Scope
55041 : /*119126*/ OPC_CheckPredicate, 5, // Predicate_load
55042 : /*119128*/ OPC_CheckPredicate, 15, // Predicate_load_private
55043 : /*119130*/ OPC_MoveParent,
55044 : /*119131*/ OPC_RecordChild1, // #2 = $Hi16Elt:hi
55045 : /*119132*/ OPC_CheckChild1Type, MVT::i16,
55046 : /*119134*/ OPC_CheckType, MVT::v2i16,
55047 : /*119136*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55048 : /*119138*/ OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectMUBUFScratchOffen:$ #3 #4 #5 #6
55049 : /*119141*/ OPC_CheckComplexPat, /*CP*/32, /*#*/2, // SelectHi16Elt:$ #7
55050 : /*119144*/ OPC_EmitMergeInputChains1_0,
55051 : /*119145*/ OPC_EmitInteger, MVT::i1, 0,
55052 : /*119148*/ OPC_EmitInteger, MVT::i1, 0,
55053 : /*119151*/ OPC_EmitInteger, MVT::i1, 0,
55054 : /*119154*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SHORT_D16_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
55055 : MVT::v2i16, 8/*#Ops*/, 4, 3, 5, 6, 8, 9, 10, 7,
55056 : // Src: (build_vector:{ *:[v2i16] } (ld:{ *:[i16] } (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_private>>, (Hi16Elt:{ *:[i16] } i16:{ *:[i16] }:$hi)) - Complexity = 28
55057 : // Dst: (BUFFER_LOAD_SHORT_D16_OFFEN:{ *:[v2i16] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, ?:{ *:[i16] }:$hi)
55058 : /*119168*/ /*Scope*/ 44, /*->119213*/
55059 : /*119169*/ OPC_CheckPredicate, 7, // Predicate_az_extload
55060 : /*119171*/ OPC_CheckPredicate, 8, // Predicate_az_extloadi8
55061 : /*119173*/ OPC_CheckPredicate, 15, // Predicate_az_extloadi8_private
55062 : /*119175*/ OPC_MoveParent,
55063 : /*119176*/ OPC_RecordChild1, // #2 = $Hi16Elt:hi
55064 : /*119177*/ OPC_CheckChild1Type, MVT::i16,
55065 : /*119179*/ OPC_CheckType, MVT::v2i16,
55066 : /*119181*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55067 : /*119183*/ OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectMUBUFScratchOffen:$ #3 #4 #5 #6
55068 : /*119186*/ OPC_CheckComplexPat, /*CP*/32, /*#*/2, // SelectHi16Elt:$ #7
55069 : /*119189*/ OPC_EmitMergeInputChains1_0,
55070 : /*119190*/ OPC_EmitInteger, MVT::i1, 0,
55071 : /*119193*/ OPC_EmitInteger, MVT::i1, 0,
55072 : /*119196*/ OPC_EmitInteger, MVT::i1, 0,
55073 : /*119199*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_UBYTE_D16_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
55074 : MVT::v2i16, 8/*#Ops*/, 4, 3, 5, 6, 8, 9, 10, 7,
55075 : // Src: (build_vector:{ *:[v2i16] } (ld:{ *:[i16] } (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_private>>, (Hi16Elt:{ *:[i16] } i16:{ *:[i16] }:$hi)) - Complexity = 28
55076 : // Dst: (BUFFER_LOAD_UBYTE_D16_OFFEN:{ *:[v2i16] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, ?:{ *:[i16] }:$hi)
55077 : /*119213*/ /*Scope*/ 44, /*->119258*/
55078 : /*119214*/ OPC_CheckPredicate, 10, // Predicate_sextload
55079 : /*119216*/ OPC_CheckPredicate, 11, // Predicate_sextloadi8
55080 : /*119218*/ OPC_CheckPredicate, 15, // Predicate_sextloadi8_private
55081 : /*119220*/ OPC_MoveParent,
55082 : /*119221*/ OPC_RecordChild1, // #2 = $Hi16Elt:hi
55083 : /*119222*/ OPC_CheckChild1Type, MVT::i16,
55084 : /*119224*/ OPC_CheckType, MVT::v2i16,
55085 : /*119226*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55086 : /*119228*/ OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectMUBUFScratchOffen:$ #3 #4 #5 #6
55087 : /*119231*/ OPC_CheckComplexPat, /*CP*/32, /*#*/2, // SelectHi16Elt:$ #7
55088 : /*119234*/ OPC_EmitMergeInputChains1_0,
55089 : /*119235*/ OPC_EmitInteger, MVT::i1, 0,
55090 : /*119238*/ OPC_EmitInteger, MVT::i1, 0,
55091 : /*119241*/ OPC_EmitInteger, MVT::i1, 0,
55092 : /*119244*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SBYTE_D16_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
55093 : MVT::v2i16, 8/*#Ops*/, 4, 3, 5, 6, 8, 9, 10, 7,
55094 : // Src: (build_vector:{ *:[v2i16] } (ld:{ *:[i16] } (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_private>>, (Hi16Elt:{ *:[i16] } i16:{ *:[i16] }:$hi)) - Complexity = 28
55095 : // Dst: (BUFFER_LOAD_SBYTE_D16_OFFEN:{ *:[v2i16] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, ?:{ *:[i16] }:$hi)
55096 : /*119258*/ 0, /*End of Scope*/
55097 : /*119259*/ /*SwitchOpcode*/ 50, TARGET_VAL(ISD::TRUNCATE),// ->119312
55098 : /*119262*/ OPC_MoveChild0,
55099 : /*119263*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
55100 : /*119266*/ OPC_RecordChild0, // #0 = $src0
55101 : /*119267*/ OPC_CheckChild1Integer, 16,
55102 : /*119269*/ OPC_CheckChild1Type, MVT::i32,
55103 : /*119271*/ OPC_CheckPredicate, 0, // Predicate_srl_oneuse
55104 : /*119273*/ OPC_CheckType, MVT::i32,
55105 : /*119275*/ OPC_MoveParent,
55106 : /*119276*/ OPC_CheckType, MVT::i16,
55107 : /*119278*/ OPC_MoveParent,
55108 : /*119279*/ OPC_MoveChild1,
55109 : /*119280*/ OPC_CheckOpcode, TARGET_VAL(ISD::TRUNCATE),
55110 : /*119283*/ OPC_MoveChild0,
55111 : /*119284*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
55112 : /*119287*/ OPC_RecordChild0, // #1 = $src1
55113 : /*119288*/ OPC_CheckChild1Integer, 16,
55114 : /*119290*/ OPC_CheckChild1Type, MVT::i32,
55115 : /*119292*/ OPC_CheckPredicate, 0, // Predicate_srl_oneuse
55116 : /*119294*/ OPC_CheckType, MVT::i32,
55117 : /*119296*/ OPC_MoveParent,
55118 : /*119297*/ OPC_CheckType, MVT::i16,
55119 : /*119299*/ OPC_MoveParent,
55120 : /*119300*/ OPC_CheckType, MVT::v2i16,
55121 : /*119302*/ OPC_CheckPatternPredicate, 40, // (Subtarget->hasVOP3PInsts()) && (true)
55122 : /*119304*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_PACK_HH_B32_B16), 0,
55123 : MVT::v2i16, 2/*#Ops*/, 0, 1,
55124 : // Src: (build_vector:{ *:[v2i16] } (trunc:{ *:[i16] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src0, 16:{ *:[i32] })<<P:Predicate_srl_oneuse>>), (trunc:{ *:[i16] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] })<<P:Predicate_srl_oneuse>>)) - Complexity = 27
55125 : // Dst: (S_PACK_HH_B32_B16:{ *:[v2i16] } ?:{ *:[i32] }:$src0, ?:{ *:[i32] }:$src1)
55126 : /*119312*/ 0, // EndSwitchOpcode
55127 : /*119313*/ /*Scope*/ 3|128,1/*131*/, /*->119446*/
55128 : /*119315*/ OPC_RecordChild0, // #0 = $lo
55129 : /*119316*/ OPC_CheckChild0Type, MVT::i16,
55130 : /*119318*/ OPC_MoveChild1,
55131 : /*119319*/ OPC_CheckOpcode, TARGET_VAL(ISD::LOAD),
55132 : /*119322*/ OPC_RecordMemRef,
55133 : /*119323*/ OPC_RecordNode, // #1 = 'ld' chained node
55134 : /*119324*/ OPC_RecordChild1, // #2 = $MUBUFScratchOffen:srsrc:vaddr:soffset:offset
55135 : /*119325*/ OPC_CheckPredicate, 4, // Predicate_unindexedload
55136 : /*119327*/ OPC_CheckType, MVT::i16,
55137 : /*119329*/ OPC_Scope, 36, /*->119367*/ // 3 children in Scope
55138 : /*119331*/ OPC_CheckPredicate, 5, // Predicate_load
55139 : /*119333*/ OPC_CheckPredicate, 15, // Predicate_load_private
55140 : /*119335*/ OPC_MoveParent,
55141 : /*119336*/ OPC_CheckType, MVT::v2i16,
55142 : /*119338*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55143 : /*119340*/ OPC_CheckComplexPat, /*CP*/8, /*#*/2, // SelectMUBUFScratchOffen:$ #3 #4 #5 #6
55144 : /*119343*/ OPC_EmitMergeInputChains1_1,
55145 : /*119344*/ OPC_EmitInteger, MVT::i1, 0,
55146 : /*119347*/ OPC_EmitInteger, MVT::i1, 0,
55147 : /*119350*/ OPC_EmitInteger, MVT::i1, 0,
55148 : /*119353*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SHORT_D16_HI_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
55149 : MVT::v2i16, 8/*#Ops*/, 4, 3, 5, 6, 7, 8, 9, 0,
55150 : // Src: (build_vector:{ *:[v2i16] } i16:{ *:[i16] }:$lo, (ld:{ *:[i16] } (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_private>>) - Complexity = 22
55151 : // Dst: (BUFFER_LOAD_SHORT_D16_HI_OFFEN:{ *:[v2i16] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, ?:{ *:[i16] }:$lo)
55152 : /*119367*/ /*Scope*/ 38, /*->119406*/
55153 : /*119368*/ OPC_CheckPredicate, 7, // Predicate_az_extload
55154 : /*119370*/ OPC_CheckPredicate, 8, // Predicate_az_extloadi8
55155 : /*119372*/ OPC_CheckPredicate, 15, // Predicate_az_extloadi8_private
55156 : /*119374*/ OPC_MoveParent,
55157 : /*119375*/ OPC_CheckType, MVT::v2i16,
55158 : /*119377*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55159 : /*119379*/ OPC_CheckComplexPat, /*CP*/8, /*#*/2, // SelectMUBUFScratchOffen:$ #3 #4 #5 #6
55160 : /*119382*/ OPC_EmitMergeInputChains1_1,
55161 : /*119383*/ OPC_EmitInteger, MVT::i1, 0,
55162 : /*119386*/ OPC_EmitInteger, MVT::i1, 0,
55163 : /*119389*/ OPC_EmitInteger, MVT::i1, 0,
55164 : /*119392*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_UBYTE_D16_HI_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
55165 : MVT::v2i16, 8/*#Ops*/, 4, 3, 5, 6, 7, 8, 9, 0,
55166 : // Src: (build_vector:{ *:[v2i16] } i16:{ *:[i16] }:$lo, (ld:{ *:[i16] } (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_private>>) - Complexity = 22
55167 : // Dst: (BUFFER_LOAD_UBYTE_D16_HI_OFFEN:{ *:[v2i16] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, ?:{ *:[i16] }:$lo)
55168 : /*119406*/ /*Scope*/ 38, /*->119445*/
55169 : /*119407*/ OPC_CheckPredicate, 10, // Predicate_sextload
55170 : /*119409*/ OPC_CheckPredicate, 11, // Predicate_sextloadi8
55171 : /*119411*/ OPC_CheckPredicate, 15, // Predicate_sextloadi8_private
55172 : /*119413*/ OPC_MoveParent,
55173 : /*119414*/ OPC_CheckType, MVT::v2i16,
55174 : /*119416*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55175 : /*119418*/ OPC_CheckComplexPat, /*CP*/8, /*#*/2, // SelectMUBUFScratchOffen:$ #3 #4 #5 #6
55176 : /*119421*/ OPC_EmitMergeInputChains1_1,
55177 : /*119422*/ OPC_EmitInteger, MVT::i1, 0,
55178 : /*119425*/ OPC_EmitInteger, MVT::i1, 0,
55179 : /*119428*/ OPC_EmitInteger, MVT::i1, 0,
55180 : /*119431*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SBYTE_D16_HI_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
55181 : MVT::v2i16, 8/*#Ops*/, 4, 3, 5, 6, 7, 8, 9, 0,
55182 : // Src: (build_vector:{ *:[v2i16] } i16:{ *:[i16] }:$lo, (ld:{ *:[i16] } (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_private>>) - Complexity = 22
55183 : // Dst: (BUFFER_LOAD_SBYTE_D16_HI_OFFEN:{ *:[v2i16] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, ?:{ *:[i16] }:$lo)
55184 : /*119445*/ 0, /*End of Scope*/
55185 : /*119446*/ /*Scope*/ 97|128,1/*225*/, /*->119673*/
55186 : /*119448*/ OPC_MoveChild0,
55187 : /*119449*/ OPC_CheckOpcode, TARGET_VAL(ISD::LOAD),
55188 : /*119452*/ OPC_RecordMemRef,
55189 : /*119453*/ OPC_RecordNode, // #0 = 'ld' chained node
55190 : /*119454*/ OPC_RecordChild1, // #1 = $FLATOffsetSigned:vaddr:offset:slc
55191 : /*119455*/ OPC_CheckPredicate, 4, // Predicate_unindexedload
55192 : /*119457*/ OPC_CheckType, MVT::i16,
55193 : /*119459*/ OPC_Scope, 35, /*->119496*/ // 6 children in Scope
55194 : /*119461*/ OPC_CheckPredicate, 7, // Predicate_az_extload
55195 : /*119463*/ OPC_CheckPredicate, 8, // Predicate_az_extloadi8
55196 : /*119465*/ OPC_CheckPredicate, 20, // Predicate_az_extloadi8_global
55197 : /*119467*/ OPC_MoveParent,
55198 : /*119468*/ OPC_RecordChild1, // #2 = $Hi16Elt:hi
55199 : /*119469*/ OPC_CheckChild1Type, MVT::i16,
55200 : /*119471*/ OPC_CheckType, MVT::v2i16,
55201 : /*119473*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55202 : /*119475*/ OPC_CheckComplexPat, /*CP*/10, /*#*/1, // SelectFlatOffset<true>:$ #3 #4 #5
55203 : /*119478*/ OPC_CheckComplexPat, /*CP*/32, /*#*/2, // SelectHi16Elt:$ #6
55204 : /*119481*/ OPC_EmitMergeInputChains1_0,
55205 : /*119482*/ OPC_EmitInteger, MVT::i1, 0,
55206 : /*119485*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_LOAD_UBYTE_D16), 0|OPFL_Chain|OPFL_MemRefs,
55207 : MVT::v2i16, 5/*#Ops*/, 3, 4, 7, 5, 6,
55208 : // Src: (build_vector:{ *:[v2i16] } (ld:{ *:[i16] } (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_global>>, (Hi16Elt:{ *:[i16] } i16:{ *:[i16] }:$hi)) - Complexity = 16
55209 : // Dst: (GLOBAL_LOAD_UBYTE_D16:{ *:[v2i16] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc, ?:{ *:[i16] }:$hi)
55210 : /*119496*/ /*Scope*/ 35, /*->119532*/
55211 : /*119497*/ OPC_CheckPredicate, 10, // Predicate_sextload
55212 : /*119499*/ OPC_CheckPredicate, 11, // Predicate_sextloadi8
55213 : /*119501*/ OPC_CheckPredicate, 20, // Predicate_sextloadi8_global
55214 : /*119503*/ OPC_MoveParent,
55215 : /*119504*/ OPC_RecordChild1, // #2 = $Hi16Elt:hi
55216 : /*119505*/ OPC_CheckChild1Type, MVT::i16,
55217 : /*119507*/ OPC_CheckType, MVT::v2i16,
55218 : /*119509*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55219 : /*119511*/ OPC_CheckComplexPat, /*CP*/10, /*#*/1, // SelectFlatOffset<true>:$ #3 #4 #5
55220 : /*119514*/ OPC_CheckComplexPat, /*CP*/32, /*#*/2, // SelectHi16Elt:$ #6
55221 : /*119517*/ OPC_EmitMergeInputChains1_0,
55222 : /*119518*/ OPC_EmitInteger, MVT::i1, 0,
55223 : /*119521*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_LOAD_SBYTE_D16), 0|OPFL_Chain|OPFL_MemRefs,
55224 : MVT::v2i16, 5/*#Ops*/, 3, 4, 7, 5, 6,
55225 : // Src: (build_vector:{ *:[v2i16] } (ld:{ *:[i16] } (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_global>>, (Hi16Elt:{ *:[i16] } i16:{ *:[i16] }:$hi)) - Complexity = 16
55226 : // Dst: (GLOBAL_LOAD_SBYTE_D16:{ *:[v2i16] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc, ?:{ *:[i16] }:$hi)
55227 : /*119532*/ /*Scope*/ 33, /*->119566*/
55228 : /*119533*/ OPC_CheckPredicate, 5, // Predicate_load
55229 : /*119535*/ OPC_CheckPredicate, 20, // Predicate_load_global
55230 : /*119537*/ OPC_MoveParent,
55231 : /*119538*/ OPC_RecordChild1, // #2 = $Hi16Elt:hi
55232 : /*119539*/ OPC_CheckChild1Type, MVT::i16,
55233 : /*119541*/ OPC_CheckType, MVT::v2i16,
55234 : /*119543*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55235 : /*119545*/ OPC_CheckComplexPat, /*CP*/10, /*#*/1, // SelectFlatOffset<true>:$ #3 #4 #5
55236 : /*119548*/ OPC_CheckComplexPat, /*CP*/32, /*#*/2, // SelectHi16Elt:$ #6
55237 : /*119551*/ OPC_EmitMergeInputChains1_0,
55238 : /*119552*/ OPC_EmitInteger, MVT::i1, 0,
55239 : /*119555*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_LOAD_SHORT_D16), 0|OPFL_Chain|OPFL_MemRefs,
55240 : MVT::v2i16, 5/*#Ops*/, 3, 4, 7, 5, 6,
55241 : // Src: (build_vector:{ *:[v2i16] } (ld:{ *:[i16] } (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_global>>, (Hi16Elt:{ *:[i16] } i16:{ *:[i16] }:$hi)) - Complexity = 16
55242 : // Dst: (GLOBAL_LOAD_SHORT_D16:{ *:[v2i16] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc, ?:{ *:[i16] }:$hi)
55243 : /*119566*/ /*Scope*/ 35, /*->119602*/
55244 : /*119567*/ OPC_CheckPredicate, 7, // Predicate_az_extload
55245 : /*119569*/ OPC_CheckPredicate, 8, // Predicate_az_extloadi8
55246 : /*119571*/ OPC_CheckPredicate, 21, // Predicate_az_extloadi8_flat
55247 : /*119573*/ OPC_MoveParent,
55248 : /*119574*/ OPC_RecordChild1, // #2 = $Hi16Elt:hi
55249 : /*119575*/ OPC_CheckChild1Type, MVT::i16,
55250 : /*119577*/ OPC_CheckType, MVT::v2i16,
55251 : /*119579*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55252 : /*119581*/ OPC_CheckComplexPat, /*CP*/11, /*#*/1, // SelectFlatOffset<false>:$ #3 #4 #5
55253 : /*119584*/ OPC_CheckComplexPat, /*CP*/32, /*#*/2, // SelectHi16Elt:$ #6
55254 : /*119587*/ OPC_EmitMergeInputChains1_0,
55255 : /*119588*/ OPC_EmitInteger, MVT::i1, 0,
55256 : /*119591*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_LOAD_UBYTE_D16), 0|OPFL_Chain|OPFL_MemRefs,
55257 : MVT::v2i16, 5/*#Ops*/, 3, 4, 7, 5, 6,
55258 : // Src: (build_vector:{ *:[v2i16] } (ld:{ *:[i16] } (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_flat>>, (Hi16Elt:{ *:[i16] } i16:{ *:[i16] }:$hi)) - Complexity = 15
55259 : // Dst: (FLAT_LOAD_UBYTE_D16:{ *:[v2i16] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc, ?:{ *:[i16] }:$hi)
55260 : /*119602*/ /*Scope*/ 35, /*->119638*/
55261 : /*119603*/ OPC_CheckPredicate, 10, // Predicate_sextload
55262 : /*119605*/ OPC_CheckPredicate, 11, // Predicate_sextloadi8
55263 : /*119607*/ OPC_CheckPredicate, 21, // Predicate_sextloadi8_flat
55264 : /*119609*/ OPC_MoveParent,
55265 : /*119610*/ OPC_RecordChild1, // #2 = $Hi16Elt:hi
55266 : /*119611*/ OPC_CheckChild1Type, MVT::i16,
55267 : /*119613*/ OPC_CheckType, MVT::v2i16,
55268 : /*119615*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55269 : /*119617*/ OPC_CheckComplexPat, /*CP*/11, /*#*/1, // SelectFlatOffset<false>:$ #3 #4 #5
55270 : /*119620*/ OPC_CheckComplexPat, /*CP*/32, /*#*/2, // SelectHi16Elt:$ #6
55271 : /*119623*/ OPC_EmitMergeInputChains1_0,
55272 : /*119624*/ OPC_EmitInteger, MVT::i1, 0,
55273 : /*119627*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_LOAD_SBYTE_D16), 0|OPFL_Chain|OPFL_MemRefs,
55274 : MVT::v2i16, 5/*#Ops*/, 3, 4, 7, 5, 6,
55275 : // Src: (build_vector:{ *:[v2i16] } (ld:{ *:[i16] } (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_flat>>, (Hi16Elt:{ *:[i16] } i16:{ *:[i16] }:$hi)) - Complexity = 15
55276 : // Dst: (FLAT_LOAD_SBYTE_D16:{ *:[v2i16] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc, ?:{ *:[i16] }:$hi)
55277 : /*119638*/ /*Scope*/ 33, /*->119672*/
55278 : /*119639*/ OPC_CheckPredicate, 5, // Predicate_load
55279 : /*119641*/ OPC_CheckPredicate, 21, // Predicate_load_flat
55280 : /*119643*/ OPC_MoveParent,
55281 : /*119644*/ OPC_RecordChild1, // #2 = $Hi16Elt:hi
55282 : /*119645*/ OPC_CheckChild1Type, MVT::i16,
55283 : /*119647*/ OPC_CheckType, MVT::v2i16,
55284 : /*119649*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55285 : /*119651*/ OPC_CheckComplexPat, /*CP*/11, /*#*/1, // SelectFlatOffset<false>:$ #3 #4 #5
55286 : /*119654*/ OPC_CheckComplexPat, /*CP*/32, /*#*/2, // SelectHi16Elt:$ #6
55287 : /*119657*/ OPC_EmitMergeInputChains1_0,
55288 : /*119658*/ OPC_EmitInteger, MVT::i1, 0,
55289 : /*119661*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_LOAD_SHORT_D16), 0|OPFL_Chain|OPFL_MemRefs,
55290 : MVT::v2i16, 5/*#Ops*/, 3, 4, 7, 5, 6,
55291 : // Src: (build_vector:{ *:[v2i16] } (ld:{ *:[i16] } (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_flat>>, (Hi16Elt:{ *:[i16] } i16:{ *:[i16] }:$hi)) - Complexity = 15
55292 : // Dst: (FLAT_LOAD_SHORT_D16:{ *:[v2i16] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc, ?:{ *:[i16] }:$hi)
55293 : /*119672*/ 0, /*End of Scope*/
55294 : /*119673*/ /*Scope*/ 10|128,1/*138*/, /*->119813*/
55295 : /*119675*/ OPC_RecordChild0, // #0 = $src0
55296 : /*119676*/ OPC_CheckChild0Type, MVT::i16,
55297 : /*119678*/ OPC_MoveChild1,
55298 : /*119679*/ OPC_SwitchOpcode /*2 cases */, 29, TARGET_VAL(ISD::TRUNCATE),// ->119712
55299 : /*119683*/ OPC_MoveChild0,
55300 : /*119684*/ OPC_CheckOpcode, TARGET_VAL(ISD::SRL),
55301 : /*119687*/ OPC_RecordChild0, // #1 = $src1
55302 : /*119688*/ OPC_CheckChild1Integer, 16,
55303 : /*119690*/ OPC_CheckChild1Type, MVT::i32,
55304 : /*119692*/ OPC_CheckPredicate, 0, // Predicate_srl_oneuse
55305 : /*119694*/ OPC_CheckType, MVT::i32,
55306 : /*119696*/ OPC_MoveParent,
55307 : /*119697*/ OPC_CheckType, MVT::i16,
55308 : /*119699*/ OPC_MoveParent,
55309 : /*119700*/ OPC_CheckType, MVT::v2i16,
55310 : /*119702*/ OPC_CheckPatternPredicate, 40, // (Subtarget->hasVOP3PInsts()) && (true)
55311 : /*119704*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_PACK_LH_B32_B16), 0,
55312 : MVT::v2i16, 2/*#Ops*/, 0, 1,
55313 : // Src: (build_vector:{ *:[v2i16] } i16:{ *:[i16] }:$src0, (trunc:{ *:[i16] } (srl:{ *:[i32] } i32:{ *:[i32] }:$src1, 16:{ *:[i32] })<<P:Predicate_srl_oneuse>>)) - Complexity = 15
55314 : // Dst: (S_PACK_LH_B32_B16:{ *:[v2i16] } i16:{ *:[i16] }:$src0, i32:{ *:[i32] }:$src1)
55315 : /*119712*/ /*SwitchOpcode*/ 97, TARGET_VAL(ISD::LOAD),// ->119812
55316 : /*119715*/ OPC_RecordMemRef,
55317 : /*119716*/ OPC_RecordNode, // #1 = 'ld' chained node
55318 : /*119717*/ OPC_RecordChild1, // #2 = $FLATOffsetSigned:vaddr:offset:slc
55319 : /*119718*/ OPC_CheckPredicate, 4, // Predicate_unindexedload
55320 : /*119720*/ OPC_CheckType, MVT::i16,
55321 : /*119722*/ OPC_Scope, 29, /*->119753*/ // 3 children in Scope
55322 : /*119724*/ OPC_CheckPredicate, 7, // Predicate_az_extload
55323 : /*119726*/ OPC_CheckPredicate, 8, // Predicate_az_extloadi8
55324 : /*119728*/ OPC_CheckPredicate, 20, // Predicate_az_extloadi8_global
55325 : /*119730*/ OPC_MoveParent,
55326 : /*119731*/ OPC_CheckType, MVT::v2i16,
55327 : /*119733*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55328 : /*119735*/ OPC_CheckComplexPat, /*CP*/10, /*#*/2, // SelectFlatOffset<true>:$ #3 #4 #5
55329 : /*119738*/ OPC_EmitMergeInputChains1_1,
55330 : /*119739*/ OPC_EmitInteger, MVT::i1, 0,
55331 : /*119742*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_LOAD_UBYTE_D16_HI), 0|OPFL_Chain|OPFL_MemRefs,
55332 : MVT::v2i16, 5/*#Ops*/, 3, 4, 6, 5, 0,
55333 : // Src: (build_vector:{ *:[v2i16] } i16:{ *:[i16] }:$elt0, (ld:{ *:[i16] } (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_global>>) - Complexity = 10
55334 : // Dst: (GLOBAL_LOAD_UBYTE_D16_HI:{ *:[v2i16] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc, ?:{ *:[i16] }:$elt0)
55335 : /*119753*/ /*Scope*/ 29, /*->119783*/
55336 : /*119754*/ OPC_CheckPredicate, 10, // Predicate_sextload
55337 : /*119756*/ OPC_CheckPredicate, 11, // Predicate_sextloadi8
55338 : /*119758*/ OPC_CheckPredicate, 20, // Predicate_sextloadi8_global
55339 : /*119760*/ OPC_MoveParent,
55340 : /*119761*/ OPC_CheckType, MVT::v2i16,
55341 : /*119763*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55342 : /*119765*/ OPC_CheckComplexPat, /*CP*/10, /*#*/2, // SelectFlatOffset<true>:$ #3 #4 #5
55343 : /*119768*/ OPC_EmitMergeInputChains1_1,
55344 : /*119769*/ OPC_EmitInteger, MVT::i1, 0,
55345 : /*119772*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_LOAD_SBYTE_D16_HI), 0|OPFL_Chain|OPFL_MemRefs,
55346 : MVT::v2i16, 5/*#Ops*/, 3, 4, 6, 5, 0,
55347 : // Src: (build_vector:{ *:[v2i16] } i16:{ *:[i16] }:$elt0, (ld:{ *:[i16] } (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_global>>) - Complexity = 10
55348 : // Dst: (GLOBAL_LOAD_SBYTE_D16_HI:{ *:[v2i16] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc, ?:{ *:[i16] }:$elt0)
55349 : /*119783*/ /*Scope*/ 27, /*->119811*/
55350 : /*119784*/ OPC_CheckPredicate, 5, // Predicate_load
55351 : /*119786*/ OPC_CheckPredicate, 20, // Predicate_load_global
55352 : /*119788*/ OPC_MoveParent,
55353 : /*119789*/ OPC_CheckType, MVT::v2i16,
55354 : /*119791*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55355 : /*119793*/ OPC_CheckComplexPat, /*CP*/10, /*#*/2, // SelectFlatOffset<true>:$ #3 #4 #5
55356 : /*119796*/ OPC_EmitMergeInputChains1_1,
55357 : /*119797*/ OPC_EmitInteger, MVT::i1, 0,
55358 : /*119800*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_LOAD_SHORT_D16_HI), 0|OPFL_Chain|OPFL_MemRefs,
55359 : MVT::v2i16, 5/*#Ops*/, 3, 4, 6, 5, 0,
55360 : // Src: (build_vector:{ *:[v2i16] } i16:{ *:[i16] }:$elt0, (ld:{ *:[i16] } (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_global>>) - Complexity = 10
55361 : // Dst: (GLOBAL_LOAD_SHORT_D16_HI:{ *:[v2i16] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc, ?:{ *:[i16] }:$elt0)
55362 : /*119811*/ 0, /*End of Scope*/
55363 : /*119812*/ 0, // EndSwitchOpcode
55364 : /*119813*/ /*Scope*/ 30, /*->119844*/
55365 : /*119814*/ OPC_CheckChild0Integer, 0,
55366 : /*119816*/ OPC_CheckChild0Type, MVT::i16,
55367 : /*119818*/ OPC_RecordChild1, // #0 = $src1
55368 : /*119819*/ OPC_CheckChild1Type, MVT::i16,
55369 : /*119821*/ OPC_CheckType, MVT::v2i16,
55370 : /*119823*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55371 : /*119825*/ OPC_EmitInteger, MVT::i16, 16,
55372 : /*119828*/ OPC_EmitNode2, TARGET_VAL(AMDGPU::S_LSHL_B32), 0,
55373 : MVT::i16, MVT::i1, 2/*#Ops*/, 0, 1, // Results = #2 #3
55374 : /*119837*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::COPY), 0,
55375 : MVT::v2i16, 1/*#Ops*/, 2,
55376 : // Src: (build_vector:{ *:[v2i16] } 0:{ *:[i16] }, i16:{ *:[i16] }:$src1) - Complexity = 8
55377 : // Dst: (COPY:{ *:[v2i16] } (S_LSHL_B32:{ *:[i16] }:{ *:[i1] } i16:{ *:[i16] }:$src1, 16:{ *:[i16] }))
55378 : /*119844*/ /*Scope*/ 21, /*->119866*/
55379 : /*119845*/ OPC_RecordChild0, // #0 = $src0
55380 : /*119846*/ OPC_CheckChild0Type, MVT::i16,
55381 : /*119848*/ OPC_MoveChild1,
55382 : /*119849*/ OPC_CheckOpcode, TARGET_VAL(ISD::UNDEF),
55383 : /*119852*/ OPC_CheckType, MVT::i16,
55384 : /*119854*/ OPC_MoveParent,
55385 : /*119855*/ OPC_CheckType, MVT::v2i16,
55386 : /*119857*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55387 : /*119859*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::COPY), 0,
55388 : MVT::v2i16, 1/*#Ops*/, 0,
55389 : // Src: (build_vector:{ *:[v2i16] } i16:{ *:[i16] }:$src0, (undef:{ *:[i16] })) - Complexity = 6
55390 : // Dst: (COPY:{ *:[v2i16] } ?:{ *:[i16] }:$src0)
55391 : /*119866*/ /*Scope*/ 33, /*->119900*/
55392 : /*119867*/ OPC_MoveChild0,
55393 : /*119868*/ OPC_CheckOpcode, TARGET_VAL(ISD::UNDEF),
55394 : /*119871*/ OPC_CheckType, MVT::i16,
55395 : /*119873*/ OPC_MoveParent,
55396 : /*119874*/ OPC_RecordChild1, // #0 = $src1
55397 : /*119875*/ OPC_CheckChild1Type, MVT::i16,
55398 : /*119877*/ OPC_CheckType, MVT::v2i16,
55399 : /*119879*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55400 : /*119881*/ OPC_EmitInteger, MVT::i32, 16,
55401 : /*119884*/ OPC_EmitNode2, TARGET_VAL(AMDGPU::S_LSHL_B32), 0,
55402 : MVT::i16, MVT::i1, 2/*#Ops*/, 0, 1, // Results = #2 #3
55403 : /*119893*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::COPY), 0,
55404 : MVT::v2i16, 1/*#Ops*/, 2,
55405 : // Src: (build_vector:{ *:[v2i16] } (undef:{ *:[i16] }), i16:{ *:[i16] }:$src1) - Complexity = 6
55406 : // Dst: (COPY:{ *:[v2i16] } (S_LSHL_B32:{ *:[i16] }:{ *:[i1] } ?:{ *:[i16] }:$src1, 16:{ *:[i32] }))
55407 : /*119900*/ /*Scope*/ 123, /*->120024*/
55408 : /*119901*/ OPC_RecordChild0, // #0 = $elt0
55409 : /*119902*/ OPC_CheckChild0Type, MVT::i16,
55410 : /*119904*/ OPC_Scope, 101, /*->120007*/ // 2 children in Scope
55411 : /*119906*/ OPC_MoveChild1,
55412 : /*119907*/ OPC_CheckOpcode, TARGET_VAL(ISD::LOAD),
55413 : /*119910*/ OPC_RecordMemRef,
55414 : /*119911*/ OPC_RecordNode, // #1 = 'ld' chained node
55415 : /*119912*/ OPC_RecordChild1, // #2 = $FLATOffset:vaddr:offset:slc
55416 : /*119913*/ OPC_CheckPredicate, 4, // Predicate_unindexedload
55417 : /*119915*/ OPC_CheckType, MVT::i16,
55418 : /*119917*/ OPC_Scope, 29, /*->119948*/ // 3 children in Scope
55419 : /*119919*/ OPC_CheckPredicate, 7, // Predicate_az_extload
55420 : /*119921*/ OPC_CheckPredicate, 8, // Predicate_az_extloadi8
55421 : /*119923*/ OPC_CheckPredicate, 21, // Predicate_az_extloadi8_flat
55422 : /*119925*/ OPC_MoveParent,
55423 : /*119926*/ OPC_CheckType, MVT::v2i16,
55424 : /*119928*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55425 : /*119930*/ OPC_CheckComplexPat, /*CP*/11, /*#*/2, // SelectFlatOffset<false>:$ #3 #4 #5
55426 : /*119933*/ OPC_EmitMergeInputChains1_1,
55427 : /*119934*/ OPC_EmitInteger, MVT::i1, 0,
55428 : /*119937*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_LOAD_UBYTE_D16_HI), 0|OPFL_Chain|OPFL_MemRefs,
55429 : MVT::v2i16, 5/*#Ops*/, 3, 4, 6, 5, 0,
55430 : // Src: (build_vector:{ *:[v2i16] } i16:{ *:[i16] }:$elt0, (ld:{ *:[i16] } (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_flat>>) - Complexity = 3
55431 : // Dst: (FLAT_LOAD_UBYTE_D16_HI:{ *:[v2i16] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc, ?:{ *:[i16] }:$elt0)
55432 : /*119948*/ /*Scope*/ 29, /*->119978*/
55433 : /*119949*/ OPC_CheckPredicate, 10, // Predicate_sextload
55434 : /*119951*/ OPC_CheckPredicate, 11, // Predicate_sextloadi8
55435 : /*119953*/ OPC_CheckPredicate, 21, // Predicate_sextloadi8_flat
55436 : /*119955*/ OPC_MoveParent,
55437 : /*119956*/ OPC_CheckType, MVT::v2i16,
55438 : /*119958*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55439 : /*119960*/ OPC_CheckComplexPat, /*CP*/11, /*#*/2, // SelectFlatOffset<false>:$ #3 #4 #5
55440 : /*119963*/ OPC_EmitMergeInputChains1_1,
55441 : /*119964*/ OPC_EmitInteger, MVT::i1, 0,
55442 : /*119967*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_LOAD_SBYTE_D16_HI), 0|OPFL_Chain|OPFL_MemRefs,
55443 : MVT::v2i16, 5/*#Ops*/, 3, 4, 6, 5, 0,
55444 : // Src: (build_vector:{ *:[v2i16] } i16:{ *:[i16] }:$elt0, (ld:{ *:[i16] } (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_flat>>) - Complexity = 3
55445 : // Dst: (FLAT_LOAD_SBYTE_D16_HI:{ *:[v2i16] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc, ?:{ *:[i16] }:$elt0)
55446 : /*119978*/ /*Scope*/ 27, /*->120006*/
55447 : /*119979*/ OPC_CheckPredicate, 5, // Predicate_load
55448 : /*119981*/ OPC_CheckPredicate, 21, // Predicate_load_flat
55449 : /*119983*/ OPC_MoveParent,
55450 : /*119984*/ OPC_CheckType, MVT::v2i16,
55451 : /*119986*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55452 : /*119988*/ OPC_CheckComplexPat, /*CP*/11, /*#*/2, // SelectFlatOffset<false>:$ #3 #4 #5
55453 : /*119991*/ OPC_EmitMergeInputChains1_1,
55454 : /*119992*/ OPC_EmitInteger, MVT::i1, 0,
55455 : /*119995*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_LOAD_SHORT_D16_HI), 0|OPFL_Chain|OPFL_MemRefs,
55456 : MVT::v2i16, 5/*#Ops*/, 3, 4, 6, 5, 0,
55457 : // Src: (build_vector:{ *:[v2i16] } i16:{ *:[i16] }:$elt0, (ld:{ *:[i16] } (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_flat>>) - Complexity = 3
55458 : // Dst: (FLAT_LOAD_SHORT_D16_HI:{ *:[v2i16] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc, ?:{ *:[i16] }:$elt0)
55459 : /*120006*/ 0, /*End of Scope*/
55460 : /*120007*/ /*Scope*/ 15, /*->120023*/
55461 : /*120008*/ OPC_RecordChild1, // #1 = $src1
55462 : /*120009*/ OPC_CheckChild1Type, MVT::i16,
55463 : /*120011*/ OPC_CheckType, MVT::v2i16,
55464 : /*120013*/ OPC_CheckPatternPredicate, 40, // (Subtarget->hasVOP3PInsts()) && (true)
55465 : /*120015*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_PACK_LL_B32_B16), 0,
55466 : MVT::v2i16, 2/*#Ops*/, 0, 1,
55467 : // Src: (build_vector:{ *:[v2i16] } i16:{ *:[i16] }:$src0, i16:{ *:[i16] }:$src1) - Complexity = 3
55468 : // Dst: (S_PACK_LL_B32_B16:{ *:[v2i16] } ?:{ *:[i16] }:$src0, ?:{ *:[i16] }:$src1)
55469 : /*120023*/ 0, /*End of Scope*/
55470 : /*120024*/ /*Scope*/ 11|128,1/*139*/, /*->120165*/
55471 : /*120026*/ OPC_MoveChild0,
55472 : /*120027*/ OPC_CheckOpcode, TARGET_VAL(ISD::BITCAST),
55473 : /*120030*/ OPC_MoveChild0,
55474 : /*120031*/ OPC_CheckOpcode, TARGET_VAL(ISD::LOAD),
55475 : /*120034*/ OPC_RecordMemRef,
55476 : /*120035*/ OPC_RecordNode, // #0 = 'ld' chained node
55477 : /*120036*/ OPC_CheckFoldableChainNode,
55478 : /*120037*/ OPC_RecordChild1, // #1 = $DS1Addr1Offset:ptr:offset
55479 : /*120038*/ OPC_CheckPredicate, 4, // Predicate_unindexedload
55480 : /*120040*/ OPC_CheckType, MVT::i16,
55481 : /*120042*/ OPC_Scope, 38, /*->120082*/ // 3 children in Scope
55482 : /*120044*/ OPC_CheckPredicate, 5, // Predicate_load
55483 : /*120046*/ OPC_CheckPredicate, 18, // Predicate_load_local
55484 : /*120048*/ OPC_MoveParent,
55485 : /*120049*/ OPC_CheckType, MVT::f16,
55486 : /*120051*/ OPC_MoveParent,
55487 : /*120052*/ OPC_RecordChild1, // #2 = $Hi16Elt:hi
55488 : /*120053*/ OPC_CheckChild1Type, MVT::f16,
55489 : /*120055*/ OPC_CheckType, MVT::v2f16,
55490 : /*120057*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55491 : /*120059*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
55492 : /*120062*/ OPC_CheckComplexPat, /*CP*/32, /*#*/2, // SelectHi16Elt:$ #5
55493 : /*120065*/ OPC_EmitMergeInputChains1_0,
55494 : /*120066*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
55495 : /*120069*/ OPC_EmitInteger, MVT::i1, 0,
55496 : /*120072*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_U16_D16), 0|OPFL_Chain|OPFL_MemRefs,
55497 : MVT::v2f16, 4/*#Ops*/, 3, 6, 7, 5,
55498 : // Src: (build_vector:{ *:[v2f16] } (bitconvert:{ *:[f16] } (ld:{ *:[i16] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_local>>), (Hi16Elt:{ *:[f16] } f16:{ *:[f16] }:$hi)) - Complexity = 125
55499 : // Dst: (DS_READ_U16_D16:{ *:[v2f16] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] }, ?:{ *:[f16] }:$hi)
55500 : /*120082*/ /*Scope*/ 40, /*->120123*/
55501 : /*120083*/ OPC_CheckPredicate, 7, // Predicate_az_extload
55502 : /*120085*/ OPC_CheckPredicate, 8, // Predicate_az_extloadi8
55503 : /*120087*/ OPC_CheckPredicate, 18, // Predicate_az_extloadi8_local
55504 : /*120089*/ OPC_MoveParent,
55505 : /*120090*/ OPC_CheckType, MVT::f16,
55506 : /*120092*/ OPC_MoveParent,
55507 : /*120093*/ OPC_RecordChild1, // #2 = $Hi16Elt:hi
55508 : /*120094*/ OPC_CheckChild1Type, MVT::f16,
55509 : /*120096*/ OPC_CheckType, MVT::v2f16,
55510 : /*120098*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55511 : /*120100*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
55512 : /*120103*/ OPC_CheckComplexPat, /*CP*/32, /*#*/2, // SelectHi16Elt:$ #5
55513 : /*120106*/ OPC_EmitMergeInputChains1_0,
55514 : /*120107*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
55515 : /*120110*/ OPC_EmitInteger, MVT::i1, 0,
55516 : /*120113*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_U8_D16), 0|OPFL_Chain|OPFL_MemRefs,
55517 : MVT::v2f16, 4/*#Ops*/, 3, 6, 7, 5,
55518 : // Src: (build_vector:{ *:[v2f16] } (bitconvert:{ *:[f16] } (ld:{ *:[i16] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_local>>), (Hi16Elt:{ *:[f16] } f16:{ *:[f16] }:$hi)) - Complexity = 125
55519 : // Dst: (DS_READ_U8_D16:{ *:[v2f16] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] }, ?:{ *:[f16] }:$hi)
55520 : /*120123*/ /*Scope*/ 40, /*->120164*/
55521 : /*120124*/ OPC_CheckPredicate, 10, // Predicate_sextload
55522 : /*120126*/ OPC_CheckPredicate, 11, // Predicate_sextloadi8
55523 : /*120128*/ OPC_CheckPredicate, 18, // Predicate_sextloadi8_local
55524 : /*120130*/ OPC_MoveParent,
55525 : /*120131*/ OPC_CheckType, MVT::f16,
55526 : /*120133*/ OPC_MoveParent,
55527 : /*120134*/ OPC_RecordChild1, // #2 = $Hi16Elt:hi
55528 : /*120135*/ OPC_CheckChild1Type, MVT::f16,
55529 : /*120137*/ OPC_CheckType, MVT::v2f16,
55530 : /*120139*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55531 : /*120141*/ OPC_CheckComplexPat, /*CP*/9, /*#*/1, // SelectDS1Addr1Offset:$ #3 #4
55532 : /*120144*/ OPC_CheckComplexPat, /*CP*/32, /*#*/2, // SelectHi16Elt:$ #5
55533 : /*120147*/ OPC_EmitMergeInputChains1_0,
55534 : /*120148*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
55535 : /*120151*/ OPC_EmitInteger, MVT::i1, 0,
55536 : /*120154*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_I8_D16), 0|OPFL_Chain|OPFL_MemRefs,
55537 : MVT::v2f16, 4/*#Ops*/, 3, 6, 7, 5,
55538 : // Src: (build_vector:{ *:[v2f16] } (bitconvert:{ *:[f16] } (ld:{ *:[i16] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_local>>), (Hi16Elt:{ *:[f16] } f16:{ *:[f16] }:$hi)) - Complexity = 125
55539 : // Dst: (DS_READ_I8_D16:{ *:[v2f16] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] }, ?:{ *:[f16] }:$hi)
55540 : /*120164*/ 0, /*End of Scope*/
55541 : /*120165*/ /*Scope*/ 110|128,1/*238*/, /*->120405*/
55542 : /*120167*/ OPC_RecordChild0, // #0 = $lo
55543 : /*120168*/ OPC_CheckChild0Type, MVT::f16,
55544 : /*120170*/ OPC_MoveChild1,
55545 : /*120171*/ OPC_SwitchOpcode /*2 cases */, 117, TARGET_VAL(ISD::BITCAST),// ->120292
55546 : /*120175*/ OPC_MoveChild0,
55547 : /*120176*/ OPC_CheckOpcode, TARGET_VAL(ISD::LOAD),
55548 : /*120179*/ OPC_RecordMemRef,
55549 : /*120180*/ OPC_RecordNode, // #1 = 'ld' chained node
55550 : /*120181*/ OPC_CheckFoldableChainNode,
55551 : /*120182*/ OPC_RecordChild1, // #2 = $DS1Addr1Offset:ptr:offset
55552 : /*120183*/ OPC_CheckPredicate, 4, // Predicate_unindexedload
55553 : /*120185*/ OPC_CheckType, MVT::i16,
55554 : /*120187*/ OPC_Scope, 32, /*->120221*/ // 3 children in Scope
55555 : /*120189*/ OPC_CheckPredicate, 5, // Predicate_load
55556 : /*120191*/ OPC_CheckPredicate, 18, // Predicate_load_local
55557 : /*120193*/ OPC_MoveParent,
55558 : /*120194*/ OPC_CheckType, MVT::f16,
55559 : /*120196*/ OPC_MoveParent,
55560 : /*120197*/ OPC_CheckType, MVT::v2f16,
55561 : /*120199*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55562 : /*120201*/ OPC_CheckComplexPat, /*CP*/9, /*#*/2, // SelectDS1Addr1Offset:$ #3 #4
55563 : /*120204*/ OPC_EmitMergeInputChains1_1,
55564 : /*120205*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
55565 : /*120208*/ OPC_EmitInteger, MVT::i1, 0,
55566 : /*120211*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_U16_D16_HI), 0|OPFL_Chain|OPFL_MemRefs,
55567 : MVT::v2f16, 4/*#Ops*/, 3, 5, 6, 0,
55568 : // Src: (build_vector:{ *:[v2f16] } f16:{ *:[f16] }:$lo, (bitconvert:{ *:[f16] } (ld:{ *:[i16] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_local>>)) - Complexity = 119
55569 : // Dst: (DS_READ_U16_D16_HI:{ *:[v2f16] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] }, ?:{ *:[f16] }:$lo)
55570 : /*120221*/ /*Scope*/ 34, /*->120256*/
55571 : /*120222*/ OPC_CheckPredicate, 7, // Predicate_az_extload
55572 : /*120224*/ OPC_CheckPredicate, 8, // Predicate_az_extloadi8
55573 : /*120226*/ OPC_CheckPredicate, 18, // Predicate_az_extloadi8_local
55574 : /*120228*/ OPC_MoveParent,
55575 : /*120229*/ OPC_CheckType, MVT::f16,
55576 : /*120231*/ OPC_MoveParent,
55577 : /*120232*/ OPC_CheckType, MVT::v2f16,
55578 : /*120234*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55579 : /*120236*/ OPC_CheckComplexPat, /*CP*/9, /*#*/2, // SelectDS1Addr1Offset:$ #3 #4
55580 : /*120239*/ OPC_EmitMergeInputChains1_1,
55581 : /*120240*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
55582 : /*120243*/ OPC_EmitInteger, MVT::i1, 0,
55583 : /*120246*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_U8_D16_HI), 0|OPFL_Chain|OPFL_MemRefs,
55584 : MVT::v2f16, 4/*#Ops*/, 3, 5, 6, 0,
55585 : // Src: (build_vector:{ *:[v2f16] } f16:{ *:[f16] }:$lo, (bitconvert:{ *:[f16] } (ld:{ *:[i16] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_local>>)) - Complexity = 119
55586 : // Dst: (DS_READ_U8_D16_HI:{ *:[v2f16] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] }, ?:{ *:[f16] }:$lo)
55587 : /*120256*/ /*Scope*/ 34, /*->120291*/
55588 : /*120257*/ OPC_CheckPredicate, 10, // Predicate_sextload
55589 : /*120259*/ OPC_CheckPredicate, 11, // Predicate_sextloadi8
55590 : /*120261*/ OPC_CheckPredicate, 18, // Predicate_sextloadi8_local
55591 : /*120263*/ OPC_MoveParent,
55592 : /*120264*/ OPC_CheckType, MVT::f16,
55593 : /*120266*/ OPC_MoveParent,
55594 : /*120267*/ OPC_CheckType, MVT::v2f16,
55595 : /*120269*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55596 : /*120271*/ OPC_CheckComplexPat, /*CP*/9, /*#*/2, // SelectDS1Addr1Offset:$ #3 #4
55597 : /*120274*/ OPC_EmitMergeInputChains1_1,
55598 : /*120275*/ OPC_EmitNodeXForm, 1, 4, // as_i16imm
55599 : /*120278*/ OPC_EmitInteger, MVT::i1, 0,
55600 : /*120281*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::DS_READ_I8_D16_HI), 0|OPFL_Chain|OPFL_MemRefs,
55601 : MVT::v2f16, 4/*#Ops*/, 3, 5, 6, 0,
55602 : // Src: (build_vector:{ *:[v2f16] } f16:{ *:[f16] }:$lo, (bitconvert:{ *:[f16] } (ld:{ *:[i16] } (DS1Addr1Offset:{ *:[iPTR] } i32:{ *:[i32] }:$ptr, i32:{ *:[i32] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_local>>)) - Complexity = 119
55603 : // Dst: (DS_READ_I8_D16_HI:{ *:[v2f16] } ?:{ *:[i32] }:$ptr, (as_i16imm:{ *:[i16] } ?:{ *:[i32] }:$offset), 0:{ *:[i1] }, ?:{ *:[f16] }:$lo)
55604 : /*120291*/ 0, /*End of Scope*/
55605 : /*120292*/ /*SwitchOpcode*/ 109, TARGET_VAL(AMDGPUISD::CLAMP),// ->120404
55606 : /*120295*/ OPC_MoveChild0,
55607 : /*120296*/ OPC_CheckOpcode, TARGET_VAL(ISD::FP_ROUND),
55608 : /*120299*/ OPC_MoveChild0,
55609 : /*120300*/ OPC_SwitchOpcode /*2 cases */, 48, TARGET_VAL(ISD::FMAD),// ->120352
55610 : /*120304*/ OPC_RecordChild0, // #1 = $VOP3PMadMixMods:src0:src0_modifiers
55611 : /*120305*/ OPC_RecordChild1, // #2 = $VOP3PMadMixMods:src1:src1_modifiers
55612 : /*120306*/ OPC_RecordChild2, // #3 = $VOP3PMadMixMods:src2:src2_modifiers
55613 : /*120307*/ OPC_CheckType, MVT::f32,
55614 : /*120309*/ OPC_MoveParent,
55615 : /*120310*/ OPC_MoveParent,
55616 : /*120311*/ OPC_CheckType, MVT::f16,
55617 : /*120313*/ OPC_MoveParent,
55618 : /*120314*/ OPC_CheckType, MVT::v2f16,
55619 : /*120316*/ OPC_CheckPatternPredicate, 29, // (Subtarget->hasMadMixInsts()) && (true)
55620 : /*120318*/ OPC_CheckComplexPat, /*CP*/28, /*#*/1, // SelectVOP3PMadMixMods:$ #4 #5
55621 : /*120321*/ OPC_CheckComplexPat, /*CP*/28, /*#*/2, // SelectVOP3PMadMixMods:$ #6 #7
55622 : /*120324*/ OPC_CheckComplexPat, /*CP*/28, /*#*/3, // SelectVOP3PMadMixMods:$ #8 #9
55623 : /*120327*/ OPC_EmitInteger, MVT::i1, 1,
55624 : /*120330*/ OPC_EmitInteger, MVT::i32, 0,
55625 : /*120333*/ OPC_EmitInteger, MVT::i32, 0,
55626 : /*120336*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAD_MIXHI_F16), 0,
55627 : MVT::v2f16, 10/*#Ops*/, 5, 4, 7, 6, 9, 8, 10, 0, 11, 12,
55628 : // Src: (build_vector:{ *:[v2f16] } f16:{ *:[f16] }:$elt0, (AMDGPUclamp:{ *:[f16] } (fpround:{ *:[f16] } (fmad:{ *:[f32] } (VOP3PMadMixMods:{ *:[f32] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3PMadMixMods:{ *:[f32] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3PMadMixMods:{ *:[f32] } f16:{ *:[f16] }:$src2, i32:{ *:[i32] }:$src2_modifiers))))) - Complexity = 39
55629 : // Dst: (V_MAD_MIXHI_F16:{ *:[v2f16] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f16] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f16] }:$src1, ?:{ *:[i32] }:$src2_modifiers, ?:{ *:[f16] }:$src2, 1:{ *:[i1] }, ?:{ *:[f16] }:$elt0)
55630 : /*120352*/ /*SwitchOpcode*/ 48, TARGET_VAL(ISD::FMA),// ->120403
55631 : /*120355*/ OPC_RecordChild0, // #1 = $VOP3PMadMixMods:src0:src0_modifiers
55632 : /*120356*/ OPC_RecordChild1, // #2 = $VOP3PMadMixMods:src1:src1_modifiers
55633 : /*120357*/ OPC_RecordChild2, // #3 = $VOP3PMadMixMods:src2:src2_modifiers
55634 : /*120358*/ OPC_CheckType, MVT::f32,
55635 : /*120360*/ OPC_MoveParent,
55636 : /*120361*/ OPC_MoveParent,
55637 : /*120362*/ OPC_CheckType, MVT::f16,
55638 : /*120364*/ OPC_MoveParent,
55639 : /*120365*/ OPC_CheckType, MVT::v2f16,
55640 : /*120367*/ OPC_CheckPatternPredicate, 30, // (Subtarget->hasFmaMixInsts()) && (true)
55641 : /*120369*/ OPC_CheckComplexPat, /*CP*/28, /*#*/1, // SelectVOP3PMadMixMods:$ #4 #5
55642 : /*120372*/ OPC_CheckComplexPat, /*CP*/28, /*#*/2, // SelectVOP3PMadMixMods:$ #6 #7
55643 : /*120375*/ OPC_CheckComplexPat, /*CP*/28, /*#*/3, // SelectVOP3PMadMixMods:$ #8 #9
55644 : /*120378*/ OPC_EmitInteger, MVT::i1, 1,
55645 : /*120381*/ OPC_EmitInteger, MVT::i32, 0,
55646 : /*120384*/ OPC_EmitInteger, MVT::i32, 0,
55647 : /*120387*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_FMA_MIXHI_F16), 0,
55648 : MVT::v2f16, 10/*#Ops*/, 5, 4, 7, 6, 9, 8, 10, 0, 11, 12,
55649 : // Src: (build_vector:{ *:[v2f16] } f16:{ *:[f16] }:$elt0, (AMDGPUclamp:{ *:[f16] } (fpround:{ *:[f16] } (fma:{ *:[f32] } (VOP3PMadMixMods:{ *:[f32] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3PMadMixMods:{ *:[f32] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3PMadMixMods:{ *:[f32] } f16:{ *:[f16] }:$src2, i32:{ *:[i32] }:$src2_modifiers))))) - Complexity = 39
55650 : // Dst: (V_FMA_MIXHI_F16:{ *:[v2f16] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f16] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f16] }:$src1, ?:{ *:[i32] }:$src2_modifiers, ?:{ *:[f16] }:$src2, 1:{ *:[i1] }, ?:{ *:[f16] }:$elt0)
55651 : /*120403*/ 0, // EndSwitchOpcode
55652 : /*120404*/ 0, // EndSwitchOpcode
55653 : /*120405*/ /*Scope*/ 29|128,1/*157*/, /*->120564*/
55654 : /*120407*/ OPC_MoveChild0,
55655 : /*120408*/ OPC_CheckOpcode, TARGET_VAL(ISD::BITCAST),
55656 : /*120411*/ OPC_MoveChild0,
55657 : /*120412*/ OPC_CheckOpcode, TARGET_VAL(ISD::LOAD),
55658 : /*120415*/ OPC_RecordMemRef,
55659 : /*120416*/ OPC_RecordNode, // #0 = 'ld' chained node
55660 : /*120417*/ OPC_CheckFoldableChainNode,
55661 : /*120418*/ OPC_RecordChild1, // #1 = $MUBUFScratchOffset:srsrc:soffset:offset
55662 : /*120419*/ OPC_CheckPredicate, 4, // Predicate_unindexedload
55663 : /*120421*/ OPC_CheckType, MVT::i16,
55664 : /*120423*/ OPC_Scope, 44, /*->120469*/ // 3 children in Scope
55665 : /*120425*/ OPC_CheckPredicate, 5, // Predicate_load
55666 : /*120427*/ OPC_CheckPredicate, 15, // Predicate_load_private
55667 : /*120429*/ OPC_MoveParent,
55668 : /*120430*/ OPC_CheckType, MVT::f16,
55669 : /*120432*/ OPC_MoveParent,
55670 : /*120433*/ OPC_RecordChild1, // #2 = $Hi16Elt:hi
55671 : /*120434*/ OPC_CheckChild1Type, MVT::f16,
55672 : /*120436*/ OPC_CheckType, MVT::v2f16,
55673 : /*120438*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55674 : /*120440*/ OPC_CheckComplexPat, /*CP*/6, /*#*/1, // SelectMUBUFScratchOffset:$ #3 #4 #5
55675 : /*120443*/ OPC_CheckComplexPat, /*CP*/32, /*#*/2, // SelectHi16Elt:$ #6
55676 : /*120446*/ OPC_EmitMergeInputChains1_0,
55677 : /*120447*/ OPC_EmitInteger, MVT::i1, 0,
55678 : /*120450*/ OPC_EmitInteger, MVT::i1, 0,
55679 : /*120453*/ OPC_EmitInteger, MVT::i1, 0,
55680 : /*120456*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SHORT_D16_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
55681 : MVT::v2f16, 7/*#Ops*/, 3, 4, 5, 7, 8, 9, 6,
55682 : // Src: (build_vector:{ *:[v2f16] } (bitconvert:{ *:[f16] } (ld:{ *:[i16] } (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_private>>), (Hi16Elt:{ *:[f16] } f16:{ *:[f16] }:$hi)) - Complexity = 39
55683 : // Dst: (BUFFER_LOAD_SHORT_D16_OFFSET:{ *:[v2f16] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, ?:{ *:[f16] }:$hi)
55684 : /*120469*/ /*Scope*/ 46, /*->120516*/
55685 : /*120470*/ OPC_CheckPredicate, 7, // Predicate_az_extload
55686 : /*120472*/ OPC_CheckPredicate, 8, // Predicate_az_extloadi8
55687 : /*120474*/ OPC_CheckPredicate, 15, // Predicate_az_extloadi8_private
55688 : /*120476*/ OPC_MoveParent,
55689 : /*120477*/ OPC_CheckType, MVT::f16,
55690 : /*120479*/ OPC_MoveParent,
55691 : /*120480*/ OPC_RecordChild1, // #2 = $Hi16Elt:hi
55692 : /*120481*/ OPC_CheckChild1Type, MVT::f16,
55693 : /*120483*/ OPC_CheckType, MVT::v2f16,
55694 : /*120485*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55695 : /*120487*/ OPC_CheckComplexPat, /*CP*/6, /*#*/1, // SelectMUBUFScratchOffset:$ #3 #4 #5
55696 : /*120490*/ OPC_CheckComplexPat, /*CP*/32, /*#*/2, // SelectHi16Elt:$ #6
55697 : /*120493*/ OPC_EmitMergeInputChains1_0,
55698 : /*120494*/ OPC_EmitInteger, MVT::i1, 0,
55699 : /*120497*/ OPC_EmitInteger, MVT::i1, 0,
55700 : /*120500*/ OPC_EmitInteger, MVT::i1, 0,
55701 : /*120503*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_UBYTE_D16_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
55702 : MVT::v2f16, 7/*#Ops*/, 3, 4, 5, 7, 8, 9, 6,
55703 : // Src: (build_vector:{ *:[v2f16] } (bitconvert:{ *:[f16] } (ld:{ *:[i16] } (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_private>>), (Hi16Elt:{ *:[f16] } f16:{ *:[f16] }:$hi)) - Complexity = 39
55704 : // Dst: (BUFFER_LOAD_UBYTE_D16_OFFSET:{ *:[v2f16] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, ?:{ *:[f16] }:$hi)
55705 : /*120516*/ /*Scope*/ 46, /*->120563*/
55706 : /*120517*/ OPC_CheckPredicate, 10, // Predicate_sextload
55707 : /*120519*/ OPC_CheckPredicate, 11, // Predicate_sextloadi8
55708 : /*120521*/ OPC_CheckPredicate, 15, // Predicate_sextloadi8_private
55709 : /*120523*/ OPC_MoveParent,
55710 : /*120524*/ OPC_CheckType, MVT::f16,
55711 : /*120526*/ OPC_MoveParent,
55712 : /*120527*/ OPC_RecordChild1, // #2 = $Hi16Elt:hi
55713 : /*120528*/ OPC_CheckChild1Type, MVT::f16,
55714 : /*120530*/ OPC_CheckType, MVT::v2f16,
55715 : /*120532*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55716 : /*120534*/ OPC_CheckComplexPat, /*CP*/6, /*#*/1, // SelectMUBUFScratchOffset:$ #3 #4 #5
55717 : /*120537*/ OPC_CheckComplexPat, /*CP*/32, /*#*/2, // SelectHi16Elt:$ #6
55718 : /*120540*/ OPC_EmitMergeInputChains1_0,
55719 : /*120541*/ OPC_EmitInteger, MVT::i1, 0,
55720 : /*120544*/ OPC_EmitInteger, MVT::i1, 0,
55721 : /*120547*/ OPC_EmitInteger, MVT::i1, 0,
55722 : /*120550*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SBYTE_D16_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
55723 : MVT::v2f16, 7/*#Ops*/, 3, 4, 5, 7, 8, 9, 6,
55724 : // Src: (build_vector:{ *:[v2f16] } (bitconvert:{ *:[f16] } (ld:{ *:[i16] } (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_private>>), (Hi16Elt:{ *:[f16] } f16:{ *:[f16] }:$hi)) - Complexity = 39
55725 : // Dst: (BUFFER_LOAD_SBYTE_D16_OFFSET:{ *:[v2f16] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, ?:{ *:[f16] }:$hi)
55726 : /*120563*/ 0, /*End of Scope*/
55727 : /*120564*/ /*Scope*/ 123|128,1/*251*/, /*->120817*/
55728 : /*120566*/ OPC_RecordChild0, // #0 = $elt0
55729 : /*120567*/ OPC_CheckChild0Type, MVT::f16,
55730 : /*120569*/ OPC_MoveChild1,
55731 : /*120570*/ OPC_SwitchOpcode /*2 cases */, 103, TARGET_VAL(ISD::FP_ROUND),// ->120677
55732 : /*120574*/ OPC_MoveChild0,
55733 : /*120575*/ OPC_SwitchOpcode /*2 cases */, 47, TARGET_VAL(ISD::FMAD),// ->120626
55734 : /*120579*/ OPC_RecordChild0, // #1 = $VOP3PMadMixMods:src0:src0_modifiers
55735 : /*120580*/ OPC_RecordChild1, // #2 = $VOP3PMadMixMods:src1:src1_modifiers
55736 : /*120581*/ OPC_RecordChild2, // #3 = $VOP3PMadMixMods:src2:src2_modifiers
55737 : /*120582*/ OPC_CheckType, MVT::f32,
55738 : /*120584*/ OPC_MoveParent,
55739 : /*120585*/ OPC_CheckType, MVT::f16,
55740 : /*120587*/ OPC_MoveParent,
55741 : /*120588*/ OPC_CheckType, MVT::v2f16,
55742 : /*120590*/ OPC_CheckPatternPredicate, 29, // (Subtarget->hasMadMixInsts()) && (true)
55743 : /*120592*/ OPC_CheckComplexPat, /*CP*/28, /*#*/1, // SelectVOP3PMadMixMods:$ #4 #5
55744 : /*120595*/ OPC_CheckComplexPat, /*CP*/28, /*#*/2, // SelectVOP3PMadMixMods:$ #6 #7
55745 : /*120598*/ OPC_CheckComplexPat, /*CP*/28, /*#*/3, // SelectVOP3PMadMixMods:$ #8 #9
55746 : /*120601*/ OPC_EmitInteger, MVT::i1, 0,
55747 : /*120604*/ OPC_EmitInteger, MVT::i32, 0,
55748 : /*120607*/ OPC_EmitInteger, MVT::i32, 0,
55749 : /*120610*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_MAD_MIXHI_F16), 0,
55750 : MVT::v2f16, 10/*#Ops*/, 5, 4, 7, 6, 9, 8, 10, 0, 11, 12,
55751 : // Src: (build_vector:{ *:[v2f16] } f16:{ *:[f16] }:$elt0, (fpround:{ *:[f16] } (fmad:{ *:[f32] } (VOP3PMadMixMods:{ *:[f32] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3PMadMixMods:{ *:[f32] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3PMadMixMods:{ *:[f32] } f16:{ *:[f16] }:$src2, i32:{ *:[i32] }:$src2_modifiers)))) - Complexity = 36
55752 : // Dst: (V_MAD_MIXHI_F16:{ *:[v2f16] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f16] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f16] }:$src1, ?:{ *:[i32] }:$src2_modifiers, ?:{ *:[f16] }:$src2, 0:{ *:[i1] }, ?:{ *:[f16] }:$elt0)
55753 : /*120626*/ /*SwitchOpcode*/ 47, TARGET_VAL(ISD::FMA),// ->120676
55754 : /*120629*/ OPC_RecordChild0, // #1 = $VOP3PMadMixMods:src0:src0_modifiers
55755 : /*120630*/ OPC_RecordChild1, // #2 = $VOP3PMadMixMods:src1:src1_modifiers
55756 : /*120631*/ OPC_RecordChild2, // #3 = $VOP3PMadMixMods:src2:src2_modifiers
55757 : /*120632*/ OPC_CheckType, MVT::f32,
55758 : /*120634*/ OPC_MoveParent,
55759 : /*120635*/ OPC_CheckType, MVT::f16,
55760 : /*120637*/ OPC_MoveParent,
55761 : /*120638*/ OPC_CheckType, MVT::v2f16,
55762 : /*120640*/ OPC_CheckPatternPredicate, 30, // (Subtarget->hasFmaMixInsts()) && (true)
55763 : /*120642*/ OPC_CheckComplexPat, /*CP*/28, /*#*/1, // SelectVOP3PMadMixMods:$ #4 #5
55764 : /*120645*/ OPC_CheckComplexPat, /*CP*/28, /*#*/2, // SelectVOP3PMadMixMods:$ #6 #7
55765 : /*120648*/ OPC_CheckComplexPat, /*CP*/28, /*#*/3, // SelectVOP3PMadMixMods:$ #8 #9
55766 : /*120651*/ OPC_EmitInteger, MVT::i1, 0,
55767 : /*120654*/ OPC_EmitInteger, MVT::i32, 0,
55768 : /*120657*/ OPC_EmitInteger, MVT::i32, 0,
55769 : /*120660*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_FMA_MIXHI_F16), 0,
55770 : MVT::v2f16, 10/*#Ops*/, 5, 4, 7, 6, 9, 8, 10, 0, 11, 12,
55771 : // Src: (build_vector:{ *:[v2f16] } f16:{ *:[f16] }:$elt0, (fpround:{ *:[f16] } (fma:{ *:[f32] } (VOP3PMadMixMods:{ *:[f32] } f16:{ *:[f16] }:$src0, i32:{ *:[i32] }:$src0_modifiers), (VOP3PMadMixMods:{ *:[f32] } f16:{ *:[f16] }:$src1, i32:{ *:[i32] }:$src1_modifiers), (VOP3PMadMixMods:{ *:[f32] } f16:{ *:[f16] }:$src2, i32:{ *:[i32] }:$src2_modifiers)))) - Complexity = 36
55772 : // Dst: (V_FMA_MIXHI_F16:{ *:[v2f16] } ?:{ *:[i32] }:$src0_modifiers, ?:{ *:[f16] }:$src0, ?:{ *:[i32] }:$src1_modifiers, ?:{ *:[f16] }:$src1, ?:{ *:[i32] }:$src2_modifiers, ?:{ *:[f16] }:$src2, 0:{ *:[i1] }, ?:{ *:[f16] }:$elt0)
55773 : /*120676*/ 0, // EndSwitchOpcode
55774 : /*120677*/ /*SwitchOpcode*/ 7|128,1/*135*/, TARGET_VAL(ISD::BITCAST),// ->120816
55775 : /*120681*/ OPC_MoveChild0,
55776 : /*120682*/ OPC_CheckOpcode, TARGET_VAL(ISD::LOAD),
55777 : /*120685*/ OPC_RecordMemRef,
55778 : /*120686*/ OPC_RecordNode, // #1 = 'ld' chained node
55779 : /*120687*/ OPC_CheckFoldableChainNode,
55780 : /*120688*/ OPC_RecordChild1, // #2 = $MUBUFScratchOffset:srsrc:soffset:offset
55781 : /*120689*/ OPC_CheckPredicate, 4, // Predicate_unindexedload
55782 : /*120691*/ OPC_CheckType, MVT::i16,
55783 : /*120693*/ OPC_Scope, 38, /*->120733*/ // 3 children in Scope
55784 : /*120695*/ OPC_CheckPredicate, 5, // Predicate_load
55785 : /*120697*/ OPC_CheckPredicate, 15, // Predicate_load_private
55786 : /*120699*/ OPC_MoveParent,
55787 : /*120700*/ OPC_CheckType, MVT::f16,
55788 : /*120702*/ OPC_MoveParent,
55789 : /*120703*/ OPC_CheckType, MVT::v2f16,
55790 : /*120705*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55791 : /*120707*/ OPC_CheckComplexPat, /*CP*/6, /*#*/2, // SelectMUBUFScratchOffset:$ #3 #4 #5
55792 : /*120710*/ OPC_EmitMergeInputChains1_1,
55793 : /*120711*/ OPC_EmitInteger, MVT::i1, 0,
55794 : /*120714*/ OPC_EmitInteger, MVT::i1, 0,
55795 : /*120717*/ OPC_EmitInteger, MVT::i1, 0,
55796 : /*120720*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SHORT_D16_HI_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
55797 : MVT::v2f16, 7/*#Ops*/, 3, 4, 5, 6, 7, 8, 0,
55798 : // Src: (build_vector:{ *:[v2f16] } f16:{ *:[f16] }:$lo, (bitconvert:{ *:[f16] } (ld:{ *:[i16] } (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_private>>)) - Complexity = 33
55799 : // Dst: (BUFFER_LOAD_SHORT_D16_HI_OFFSET:{ *:[v2f16] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, ?:{ *:[f16] }:$lo)
55800 : /*120733*/ /*Scope*/ 40, /*->120774*/
55801 : /*120734*/ OPC_CheckPredicate, 7, // Predicate_az_extload
55802 : /*120736*/ OPC_CheckPredicate, 8, // Predicate_az_extloadi8
55803 : /*120738*/ OPC_CheckPredicate, 15, // Predicate_az_extloadi8_private
55804 : /*120740*/ OPC_MoveParent,
55805 : /*120741*/ OPC_CheckType, MVT::f16,
55806 : /*120743*/ OPC_MoveParent,
55807 : /*120744*/ OPC_CheckType, MVT::v2f16,
55808 : /*120746*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55809 : /*120748*/ OPC_CheckComplexPat, /*CP*/6, /*#*/2, // SelectMUBUFScratchOffset:$ #3 #4 #5
55810 : /*120751*/ OPC_EmitMergeInputChains1_1,
55811 : /*120752*/ OPC_EmitInteger, MVT::i1, 0,
55812 : /*120755*/ OPC_EmitInteger, MVT::i1, 0,
55813 : /*120758*/ OPC_EmitInteger, MVT::i1, 0,
55814 : /*120761*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_UBYTE_D16_HI_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
55815 : MVT::v2f16, 7/*#Ops*/, 3, 4, 5, 6, 7, 8, 0,
55816 : // Src: (build_vector:{ *:[v2f16] } f16:{ *:[f16] }:$lo, (bitconvert:{ *:[f16] } (ld:{ *:[i16] } (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_private>>)) - Complexity = 33
55817 : // Dst: (BUFFER_LOAD_UBYTE_D16_HI_OFFSET:{ *:[v2f16] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, ?:{ *:[f16] }:$lo)
55818 : /*120774*/ /*Scope*/ 40, /*->120815*/
55819 : /*120775*/ OPC_CheckPredicate, 10, // Predicate_sextload
55820 : /*120777*/ OPC_CheckPredicate, 11, // Predicate_sextloadi8
55821 : /*120779*/ OPC_CheckPredicate, 15, // Predicate_sextloadi8_private
55822 : /*120781*/ OPC_MoveParent,
55823 : /*120782*/ OPC_CheckType, MVT::f16,
55824 : /*120784*/ OPC_MoveParent,
55825 : /*120785*/ OPC_CheckType, MVT::v2f16,
55826 : /*120787*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55827 : /*120789*/ OPC_CheckComplexPat, /*CP*/6, /*#*/2, // SelectMUBUFScratchOffset:$ #3 #4 #5
55828 : /*120792*/ OPC_EmitMergeInputChains1_1,
55829 : /*120793*/ OPC_EmitInteger, MVT::i1, 0,
55830 : /*120796*/ OPC_EmitInteger, MVT::i1, 0,
55831 : /*120799*/ OPC_EmitInteger, MVT::i1, 0,
55832 : /*120802*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SBYTE_D16_HI_OFFSET), 0|OPFL_Chain|OPFL_MemRefs,
55833 : MVT::v2f16, 7/*#Ops*/, 3, 4, 5, 6, 7, 8, 0,
55834 : // Src: (build_vector:{ *:[v2f16] } f16:{ *:[f16] }:$lo, (bitconvert:{ *:[f16] } (ld:{ *:[i16] } (MUBUFScratchOffset:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_private>>)) - Complexity = 33
55835 : // Dst: (BUFFER_LOAD_SBYTE_D16_HI_OFFSET:{ *:[v2f16] } ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, ?:{ *:[f16] }:$lo)
55836 : /*120815*/ 0, /*End of Scope*/
55837 : /*120816*/ 0, // EndSwitchOpcode
55838 : /*120817*/ /*Scope*/ 32|128,1/*160*/, /*->120979*/
55839 : /*120819*/ OPC_MoveChild0,
55840 : /*120820*/ OPC_CheckOpcode, TARGET_VAL(ISD::BITCAST),
55841 : /*120823*/ OPC_MoveChild0,
55842 : /*120824*/ OPC_CheckOpcode, TARGET_VAL(ISD::LOAD),
55843 : /*120827*/ OPC_RecordMemRef,
55844 : /*120828*/ OPC_RecordNode, // #0 = 'ld' chained node
55845 : /*120829*/ OPC_CheckFoldableChainNode,
55846 : /*120830*/ OPC_RecordChild1, // #1 = $MUBUFScratchOffen:srsrc:vaddr:soffset:offset
55847 : /*120831*/ OPC_CheckPredicate, 4, // Predicate_unindexedload
55848 : /*120833*/ OPC_CheckType, MVT::i16,
55849 : /*120835*/ OPC_Scope, 45, /*->120882*/ // 3 children in Scope
55850 : /*120837*/ OPC_CheckPredicate, 5, // Predicate_load
55851 : /*120839*/ OPC_CheckPredicate, 15, // Predicate_load_private
55852 : /*120841*/ OPC_MoveParent,
55853 : /*120842*/ OPC_CheckType, MVT::f16,
55854 : /*120844*/ OPC_MoveParent,
55855 : /*120845*/ OPC_RecordChild1, // #2 = $Hi16Elt:hi
55856 : /*120846*/ OPC_CheckChild1Type, MVT::f16,
55857 : /*120848*/ OPC_CheckType, MVT::v2f16,
55858 : /*120850*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55859 : /*120852*/ OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectMUBUFScratchOffen:$ #3 #4 #5 #6
55860 : /*120855*/ OPC_CheckComplexPat, /*CP*/32, /*#*/2, // SelectHi16Elt:$ #7
55861 : /*120858*/ OPC_EmitMergeInputChains1_0,
55862 : /*120859*/ OPC_EmitInteger, MVT::i1, 0,
55863 : /*120862*/ OPC_EmitInteger, MVT::i1, 0,
55864 : /*120865*/ OPC_EmitInteger, MVT::i1, 0,
55865 : /*120868*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SHORT_D16_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
55866 : MVT::v2f16, 8/*#Ops*/, 4, 3, 5, 6, 8, 9, 10, 7,
55867 : // Src: (build_vector:{ *:[v2f16] } (bitconvert:{ *:[f16] } (ld:{ *:[i16] } (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_private>>), (Hi16Elt:{ *:[f16] } f16:{ *:[f16] }:$hi)) - Complexity = 31
55868 : // Dst: (BUFFER_LOAD_SHORT_D16_OFFEN:{ *:[v2f16] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, ?:{ *:[f16] }:$hi)
55869 : /*120882*/ /*Scope*/ 47, /*->120930*/
55870 : /*120883*/ OPC_CheckPredicate, 7, // Predicate_az_extload
55871 : /*120885*/ OPC_CheckPredicate, 8, // Predicate_az_extloadi8
55872 : /*120887*/ OPC_CheckPredicate, 15, // Predicate_az_extloadi8_private
55873 : /*120889*/ OPC_MoveParent,
55874 : /*120890*/ OPC_CheckType, MVT::f16,
55875 : /*120892*/ OPC_MoveParent,
55876 : /*120893*/ OPC_RecordChild1, // #2 = $Hi16Elt:hi
55877 : /*120894*/ OPC_CheckChild1Type, MVT::f16,
55878 : /*120896*/ OPC_CheckType, MVT::v2f16,
55879 : /*120898*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55880 : /*120900*/ OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectMUBUFScratchOffen:$ #3 #4 #5 #6
55881 : /*120903*/ OPC_CheckComplexPat, /*CP*/32, /*#*/2, // SelectHi16Elt:$ #7
55882 : /*120906*/ OPC_EmitMergeInputChains1_0,
55883 : /*120907*/ OPC_EmitInteger, MVT::i1, 0,
55884 : /*120910*/ OPC_EmitInteger, MVT::i1, 0,
55885 : /*120913*/ OPC_EmitInteger, MVT::i1, 0,
55886 : /*120916*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_UBYTE_D16_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
55887 : MVT::v2f16, 8/*#Ops*/, 4, 3, 5, 6, 8, 9, 10, 7,
55888 : // Src: (build_vector:{ *:[v2f16] } (bitconvert:{ *:[f16] } (ld:{ *:[i16] } (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_private>>), (Hi16Elt:{ *:[f16] } f16:{ *:[f16] }:$hi)) - Complexity = 31
55889 : // Dst: (BUFFER_LOAD_UBYTE_D16_OFFEN:{ *:[v2f16] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, ?:{ *:[f16] }:$hi)
55890 : /*120930*/ /*Scope*/ 47, /*->120978*/
55891 : /*120931*/ OPC_CheckPredicate, 10, // Predicate_sextload
55892 : /*120933*/ OPC_CheckPredicate, 11, // Predicate_sextloadi8
55893 : /*120935*/ OPC_CheckPredicate, 15, // Predicate_sextloadi8_private
55894 : /*120937*/ OPC_MoveParent,
55895 : /*120938*/ OPC_CheckType, MVT::f16,
55896 : /*120940*/ OPC_MoveParent,
55897 : /*120941*/ OPC_RecordChild1, // #2 = $Hi16Elt:hi
55898 : /*120942*/ OPC_CheckChild1Type, MVT::f16,
55899 : /*120944*/ OPC_CheckType, MVT::v2f16,
55900 : /*120946*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55901 : /*120948*/ OPC_CheckComplexPat, /*CP*/8, /*#*/1, // SelectMUBUFScratchOffen:$ #3 #4 #5 #6
55902 : /*120951*/ OPC_CheckComplexPat, /*CP*/32, /*#*/2, // SelectHi16Elt:$ #7
55903 : /*120954*/ OPC_EmitMergeInputChains1_0,
55904 : /*120955*/ OPC_EmitInteger, MVT::i1, 0,
55905 : /*120958*/ OPC_EmitInteger, MVT::i1, 0,
55906 : /*120961*/ OPC_EmitInteger, MVT::i1, 0,
55907 : /*120964*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SBYTE_D16_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
55908 : MVT::v2f16, 8/*#Ops*/, 4, 3, 5, 6, 8, 9, 10, 7,
55909 : // Src: (build_vector:{ *:[v2f16] } (bitconvert:{ *:[f16] } (ld:{ *:[i16] } (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_private>>), (Hi16Elt:{ *:[f16] } f16:{ *:[f16] }:$hi)) - Complexity = 31
55910 : // Dst: (BUFFER_LOAD_SBYTE_D16_OFFEN:{ *:[v2f16] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, ?:{ *:[f16] }:$hi)
55911 : /*120978*/ 0, /*End of Scope*/
55912 : /*120979*/ /*Scope*/ 17|128,1/*145*/, /*->121126*/
55913 : /*120981*/ OPC_RecordChild0, // #0 = $lo
55914 : /*120982*/ OPC_CheckChild0Type, MVT::f16,
55915 : /*120984*/ OPC_MoveChild1,
55916 : /*120985*/ OPC_CheckOpcode, TARGET_VAL(ISD::BITCAST),
55917 : /*120988*/ OPC_MoveChild0,
55918 : /*120989*/ OPC_CheckOpcode, TARGET_VAL(ISD::LOAD),
55919 : /*120992*/ OPC_RecordMemRef,
55920 : /*120993*/ OPC_RecordNode, // #1 = 'ld' chained node
55921 : /*120994*/ OPC_CheckFoldableChainNode,
55922 : /*120995*/ OPC_RecordChild1, // #2 = $MUBUFScratchOffen:srsrc:vaddr:soffset:offset
55923 : /*120996*/ OPC_CheckPredicate, 4, // Predicate_unindexedload
55924 : /*120998*/ OPC_CheckType, MVT::i16,
55925 : /*121000*/ OPC_Scope, 39, /*->121041*/ // 3 children in Scope
55926 : /*121002*/ OPC_CheckPredicate, 5, // Predicate_load
55927 : /*121004*/ OPC_CheckPredicate, 15, // Predicate_load_private
55928 : /*121006*/ OPC_MoveParent,
55929 : /*121007*/ OPC_CheckType, MVT::f16,
55930 : /*121009*/ OPC_MoveParent,
55931 : /*121010*/ OPC_CheckType, MVT::v2f16,
55932 : /*121012*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55933 : /*121014*/ OPC_CheckComplexPat, /*CP*/8, /*#*/2, // SelectMUBUFScratchOffen:$ #3 #4 #5 #6
55934 : /*121017*/ OPC_EmitMergeInputChains1_1,
55935 : /*121018*/ OPC_EmitInteger, MVT::i1, 0,
55936 : /*121021*/ OPC_EmitInteger, MVT::i1, 0,
55937 : /*121024*/ OPC_EmitInteger, MVT::i1, 0,
55938 : /*121027*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SHORT_D16_HI_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
55939 : MVT::v2f16, 8/*#Ops*/, 4, 3, 5, 6, 7, 8, 9, 0,
55940 : // Src: (build_vector:{ *:[v2f16] } f16:{ *:[f16] }:$lo, (bitconvert:{ *:[f16] } (ld:{ *:[i16] } (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_private>>)) - Complexity = 25
55941 : // Dst: (BUFFER_LOAD_SHORT_D16_HI_OFFEN:{ *:[v2f16] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, ?:{ *:[f16] }:$lo)
55942 : /*121041*/ /*Scope*/ 41, /*->121083*/
55943 : /*121042*/ OPC_CheckPredicate, 7, // Predicate_az_extload
55944 : /*121044*/ OPC_CheckPredicate, 8, // Predicate_az_extloadi8
55945 : /*121046*/ OPC_CheckPredicate, 15, // Predicate_az_extloadi8_private
55946 : /*121048*/ OPC_MoveParent,
55947 : /*121049*/ OPC_CheckType, MVT::f16,
55948 : /*121051*/ OPC_MoveParent,
55949 : /*121052*/ OPC_CheckType, MVT::v2f16,
55950 : /*121054*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55951 : /*121056*/ OPC_CheckComplexPat, /*CP*/8, /*#*/2, // SelectMUBUFScratchOffen:$ #3 #4 #5 #6
55952 : /*121059*/ OPC_EmitMergeInputChains1_1,
55953 : /*121060*/ OPC_EmitInteger, MVT::i1, 0,
55954 : /*121063*/ OPC_EmitInteger, MVT::i1, 0,
55955 : /*121066*/ OPC_EmitInteger, MVT::i1, 0,
55956 : /*121069*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_UBYTE_D16_HI_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
55957 : MVT::v2f16, 8/*#Ops*/, 4, 3, 5, 6, 7, 8, 9, 0,
55958 : // Src: (build_vector:{ *:[v2f16] } f16:{ *:[f16] }:$lo, (bitconvert:{ *:[f16] } (ld:{ *:[i16] } (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_private>>)) - Complexity = 25
55959 : // Dst: (BUFFER_LOAD_UBYTE_D16_HI_OFFEN:{ *:[v2f16] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, ?:{ *:[f16] }:$lo)
55960 : /*121083*/ /*Scope*/ 41, /*->121125*/
55961 : /*121084*/ OPC_CheckPredicate, 10, // Predicate_sextload
55962 : /*121086*/ OPC_CheckPredicate, 11, // Predicate_sextloadi8
55963 : /*121088*/ OPC_CheckPredicate, 15, // Predicate_sextloadi8_private
55964 : /*121090*/ OPC_MoveParent,
55965 : /*121091*/ OPC_CheckType, MVT::f16,
55966 : /*121093*/ OPC_MoveParent,
55967 : /*121094*/ OPC_CheckType, MVT::v2f16,
55968 : /*121096*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
55969 : /*121098*/ OPC_CheckComplexPat, /*CP*/8, /*#*/2, // SelectMUBUFScratchOffen:$ #3 #4 #5 #6
55970 : /*121101*/ OPC_EmitMergeInputChains1_1,
55971 : /*121102*/ OPC_EmitInteger, MVT::i1, 0,
55972 : /*121105*/ OPC_EmitInteger, MVT::i1, 0,
55973 : /*121108*/ OPC_EmitInteger, MVT::i1, 0,
55974 : /*121111*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::BUFFER_LOAD_SBYTE_D16_HI_OFFEN), 0|OPFL_Chain|OPFL_MemRefs,
55975 : MVT::v2f16, 8/*#Ops*/, 4, 3, 5, 6, 7, 8, 9, 0,
55976 : // Src: (build_vector:{ *:[v2f16] } f16:{ *:[f16] }:$lo, (bitconvert:{ *:[f16] } (ld:{ *:[i16] } (MUBUFScratchOffen:{ *:[iPTR] } v4i32:{ *:[v4i32] }:$srsrc, i32:{ *:[i32] }:$vaddr, i32:{ *:[i32] }:$soffset, u16imm:{ *:[i16] }:$offset))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_private>>)) - Complexity = 25
55977 : // Dst: (BUFFER_LOAD_SBYTE_D16_HI_OFFEN:{ *:[v2f16] } ?:{ *:[i32] }:$vaddr, ?:{ *:[v4i32] }:$srsrc, ?:{ *:[i32] }:$soffset, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, 0:{ *:[i1] }, 0:{ *:[i1] }, ?:{ *:[f16] }:$lo)
55978 : /*121125*/ 0, /*End of Scope*/
55979 : /*121126*/ /*Scope*/ 120|128,1/*248*/, /*->121376*/
55980 : /*121128*/ OPC_MoveChild0,
55981 : /*121129*/ OPC_CheckOpcode, TARGET_VAL(ISD::BITCAST),
55982 : /*121132*/ OPC_MoveChild0,
55983 : /*121133*/ OPC_CheckOpcode, TARGET_VAL(ISD::LOAD),
55984 : /*121136*/ OPC_RecordMemRef,
55985 : /*121137*/ OPC_RecordNode, // #0 = 'ld' chained node
55986 : /*121138*/ OPC_CheckFoldableChainNode,
55987 : /*121139*/ OPC_RecordChild1, // #1 = $FLATOffsetSigned:vaddr:offset:slc
55988 : /*121140*/ OPC_CheckPredicate, 4, // Predicate_unindexedload
55989 : /*121142*/ OPC_CheckType, MVT::i16,
55990 : /*121144*/ OPC_Scope, 38, /*->121184*/ // 6 children in Scope
55991 : /*121146*/ OPC_CheckPredicate, 7, // Predicate_az_extload
55992 : /*121148*/ OPC_CheckPredicate, 8, // Predicate_az_extloadi8
55993 : /*121150*/ OPC_CheckPredicate, 20, // Predicate_az_extloadi8_global
55994 : /*121152*/ OPC_MoveParent,
55995 : /*121153*/ OPC_CheckType, MVT::f16,
55996 : /*121155*/ OPC_MoveParent,
55997 : /*121156*/ OPC_RecordChild1, // #2 = $Hi16Elt:hi
55998 : /*121157*/ OPC_CheckChild1Type, MVT::f16,
55999 : /*121159*/ OPC_CheckType, MVT::v2f16,
56000 : /*121161*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
56001 : /*121163*/ OPC_CheckComplexPat, /*CP*/10, /*#*/1, // SelectFlatOffset<true>:$ #3 #4 #5
56002 : /*121166*/ OPC_CheckComplexPat, /*CP*/32, /*#*/2, // SelectHi16Elt:$ #6
56003 : /*121169*/ OPC_EmitMergeInputChains1_0,
56004 : /*121170*/ OPC_EmitInteger, MVT::i1, 0,
56005 : /*121173*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_LOAD_UBYTE_D16), 0|OPFL_Chain|OPFL_MemRefs,
56006 : MVT::v2f16, 5/*#Ops*/, 3, 4, 7, 5, 6,
56007 : // Src: (build_vector:{ *:[v2f16] } (bitconvert:{ *:[f16] } (ld:{ *:[i16] } (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_global>>), (Hi16Elt:{ *:[f16] } f16:{ *:[f16] }:$hi)) - Complexity = 19
56008 : // Dst: (GLOBAL_LOAD_UBYTE_D16:{ *:[v2f16] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc, ?:{ *:[f16] }:$hi)
56009 : /*121184*/ /*Scope*/ 38, /*->121223*/
56010 : /*121185*/ OPC_CheckPredicate, 10, // Predicate_sextload
56011 : /*121187*/ OPC_CheckPredicate, 11, // Predicate_sextloadi8
56012 : /*121189*/ OPC_CheckPredicate, 20, // Predicate_sextloadi8_global
56013 : /*121191*/ OPC_MoveParent,
56014 : /*121192*/ OPC_CheckType, MVT::f16,
56015 : /*121194*/ OPC_MoveParent,
56016 : /*121195*/ OPC_RecordChild1, // #2 = $Hi16Elt:hi
56017 : /*121196*/ OPC_CheckChild1Type, MVT::f16,
56018 : /*121198*/ OPC_CheckType, MVT::v2f16,
56019 : /*121200*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
56020 : /*121202*/ OPC_CheckComplexPat, /*CP*/10, /*#*/1, // SelectFlatOffset<true>:$ #3 #4 #5
56021 : /*121205*/ OPC_CheckComplexPat, /*CP*/32, /*#*/2, // SelectHi16Elt:$ #6
56022 : /*121208*/ OPC_EmitMergeInputChains1_0,
56023 : /*121209*/ OPC_EmitInteger, MVT::i1, 0,
56024 : /*121212*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_LOAD_SBYTE_D16), 0|OPFL_Chain|OPFL_MemRefs,
56025 : MVT::v2f16, 5/*#Ops*/, 3, 4, 7, 5, 6,
56026 : // Src: (build_vector:{ *:[v2f16] } (bitconvert:{ *:[f16] } (ld:{ *:[i16] } (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_global>>), (Hi16Elt:{ *:[f16] } f16:{ *:[f16] }:$hi)) - Complexity = 19
56027 : // Dst: (GLOBAL_LOAD_SBYTE_D16:{ *:[v2f16] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc, ?:{ *:[f16] }:$hi)
56028 : /*121223*/ /*Scope*/ 36, /*->121260*/
56029 : /*121224*/ OPC_CheckPredicate, 5, // Predicate_load
56030 : /*121226*/ OPC_CheckPredicate, 20, // Predicate_load_global
56031 : /*121228*/ OPC_MoveParent,
56032 : /*121229*/ OPC_CheckType, MVT::f16,
56033 : /*121231*/ OPC_MoveParent,
56034 : /*121232*/ OPC_RecordChild1, // #2 = $Hi16Elt:hi
56035 : /*121233*/ OPC_CheckChild1Type, MVT::f16,
56036 : /*121235*/ OPC_CheckType, MVT::v2f16,
56037 : /*121237*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
56038 : /*121239*/ OPC_CheckComplexPat, /*CP*/10, /*#*/1, // SelectFlatOffset<true>:$ #3 #4 #5
56039 : /*121242*/ OPC_CheckComplexPat, /*CP*/32, /*#*/2, // SelectHi16Elt:$ #6
56040 : /*121245*/ OPC_EmitMergeInputChains1_0,
56041 : /*121246*/ OPC_EmitInteger, MVT::i1, 0,
56042 : /*121249*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_LOAD_SHORT_D16), 0|OPFL_Chain|OPFL_MemRefs,
56043 : MVT::v2f16, 5/*#Ops*/, 3, 4, 7, 5, 6,
56044 : // Src: (build_vector:{ *:[v2f16] } (bitconvert:{ *:[f16] } (ld:{ *:[i16] } (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_global>>), (Hi16Elt:{ *:[f16] } f16:{ *:[f16] }:$hi)) - Complexity = 19
56045 : // Dst: (GLOBAL_LOAD_SHORT_D16:{ *:[v2f16] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc, ?:{ *:[f16] }:$hi)
56046 : /*121260*/ /*Scope*/ 38, /*->121299*/
56047 : /*121261*/ OPC_CheckPredicate, 7, // Predicate_az_extload
56048 : /*121263*/ OPC_CheckPredicate, 8, // Predicate_az_extloadi8
56049 : /*121265*/ OPC_CheckPredicate, 21, // Predicate_az_extloadi8_flat
56050 : /*121267*/ OPC_MoveParent,
56051 : /*121268*/ OPC_CheckType, MVT::f16,
56052 : /*121270*/ OPC_MoveParent,
56053 : /*121271*/ OPC_RecordChild1, // #2 = $Hi16Elt:hi
56054 : /*121272*/ OPC_CheckChild1Type, MVT::f16,
56055 : /*121274*/ OPC_CheckType, MVT::v2f16,
56056 : /*121276*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
56057 : /*121278*/ OPC_CheckComplexPat, /*CP*/11, /*#*/1, // SelectFlatOffset<false>:$ #3 #4 #5
56058 : /*121281*/ OPC_CheckComplexPat, /*CP*/32, /*#*/2, // SelectHi16Elt:$ #6
56059 : /*121284*/ OPC_EmitMergeInputChains1_0,
56060 : /*121285*/ OPC_EmitInteger, MVT::i1, 0,
56061 : /*121288*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_LOAD_UBYTE_D16), 0|OPFL_Chain|OPFL_MemRefs,
56062 : MVT::v2f16, 5/*#Ops*/, 3, 4, 7, 5, 6,
56063 : // Src: (build_vector:{ *:[v2f16] } (bitconvert:{ *:[f16] } (ld:{ *:[i16] } (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_flat>>), (Hi16Elt:{ *:[f16] } f16:{ *:[f16] }:$hi)) - Complexity = 18
56064 : // Dst: (FLAT_LOAD_UBYTE_D16:{ *:[v2f16] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc, ?:{ *:[f16] }:$hi)
56065 : /*121299*/ /*Scope*/ 38, /*->121338*/
56066 : /*121300*/ OPC_CheckPredicate, 10, // Predicate_sextload
56067 : /*121302*/ OPC_CheckPredicate, 11, // Predicate_sextloadi8
56068 : /*121304*/ OPC_CheckPredicate, 21, // Predicate_sextloadi8_flat
56069 : /*121306*/ OPC_MoveParent,
56070 : /*121307*/ OPC_CheckType, MVT::f16,
56071 : /*121309*/ OPC_MoveParent,
56072 : /*121310*/ OPC_RecordChild1, // #2 = $Hi16Elt:hi
56073 : /*121311*/ OPC_CheckChild1Type, MVT::f16,
56074 : /*121313*/ OPC_CheckType, MVT::v2f16,
56075 : /*121315*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
56076 : /*121317*/ OPC_CheckComplexPat, /*CP*/11, /*#*/1, // SelectFlatOffset<false>:$ #3 #4 #5
56077 : /*121320*/ OPC_CheckComplexPat, /*CP*/32, /*#*/2, // SelectHi16Elt:$ #6
56078 : /*121323*/ OPC_EmitMergeInputChains1_0,
56079 : /*121324*/ OPC_EmitInteger, MVT::i1, 0,
56080 : /*121327*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_LOAD_SBYTE_D16), 0|OPFL_Chain|OPFL_MemRefs,
56081 : MVT::v2f16, 5/*#Ops*/, 3, 4, 7, 5, 6,
56082 : // Src: (build_vector:{ *:[v2f16] } (bitconvert:{ *:[f16] } (ld:{ *:[i16] } (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_flat>>), (Hi16Elt:{ *:[f16] } f16:{ *:[f16] }:$hi)) - Complexity = 18
56083 : // Dst: (FLAT_LOAD_SBYTE_D16:{ *:[v2f16] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc, ?:{ *:[f16] }:$hi)
56084 : /*121338*/ /*Scope*/ 36, /*->121375*/
56085 : /*121339*/ OPC_CheckPredicate, 5, // Predicate_load
56086 : /*121341*/ OPC_CheckPredicate, 21, // Predicate_load_flat
56087 : /*121343*/ OPC_MoveParent,
56088 : /*121344*/ OPC_CheckType, MVT::f16,
56089 : /*121346*/ OPC_MoveParent,
56090 : /*121347*/ OPC_RecordChild1, // #2 = $Hi16Elt:hi
56091 : /*121348*/ OPC_CheckChild1Type, MVT::f16,
56092 : /*121350*/ OPC_CheckType, MVT::v2f16,
56093 : /*121352*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
56094 : /*121354*/ OPC_CheckComplexPat, /*CP*/11, /*#*/1, // SelectFlatOffset<false>:$ #3 #4 #5
56095 : /*121357*/ OPC_CheckComplexPat, /*CP*/32, /*#*/2, // SelectHi16Elt:$ #6
56096 : /*121360*/ OPC_EmitMergeInputChains1_0,
56097 : /*121361*/ OPC_EmitInteger, MVT::i1, 0,
56098 : /*121364*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_LOAD_SHORT_D16), 0|OPFL_Chain|OPFL_MemRefs,
56099 : MVT::v2f16, 5/*#Ops*/, 3, 4, 7, 5, 6,
56100 : // Src: (build_vector:{ *:[v2f16] } (bitconvert:{ *:[f16] } (ld:{ *:[i16] } (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_flat>>), (Hi16Elt:{ *:[f16] } f16:{ *:[f16] }:$hi)) - Complexity = 18
56101 : // Dst: (FLAT_LOAD_SHORT_D16:{ *:[v2f16] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc, ?:{ *:[f16] }:$hi)
56102 : /*121375*/ 0, /*End of Scope*/
56103 : /*121376*/ /*Scope*/ 107|128,1/*235*/, /*->121613*/
56104 : /*121378*/ OPC_RecordChild0, // #0 = $elt0
56105 : /*121379*/ OPC_CheckChild0Type, MVT::f16,
56106 : /*121381*/ OPC_MoveChild1,
56107 : /*121382*/ OPC_SwitchOpcode /*2 cases */, 80|128,1/*208*/, TARGET_VAL(ISD::BITCAST),// ->121595
56108 : /*121387*/ OPC_MoveChild0,
56109 : /*121388*/ OPC_CheckOpcode, TARGET_VAL(ISD::LOAD),
56110 : /*121391*/ OPC_RecordMemRef,
56111 : /*121392*/ OPC_RecordNode, // #1 = 'ld' chained node
56112 : /*121393*/ OPC_CheckFoldableChainNode,
56113 : /*121394*/ OPC_RecordChild1, // #2 = $FLATOffsetSigned:vaddr:offset:slc
56114 : /*121395*/ OPC_CheckPredicate, 4, // Predicate_unindexedload
56115 : /*121397*/ OPC_CheckType, MVT::i16,
56116 : /*121399*/ OPC_Scope, 32, /*->121433*/ // 6 children in Scope
56117 : /*121401*/ OPC_CheckPredicate, 7, // Predicate_az_extload
56118 : /*121403*/ OPC_CheckPredicate, 8, // Predicate_az_extloadi8
56119 : /*121405*/ OPC_CheckPredicate, 20, // Predicate_az_extloadi8_global
56120 : /*121407*/ OPC_MoveParent,
56121 : /*121408*/ OPC_CheckType, MVT::f16,
56122 : /*121410*/ OPC_MoveParent,
56123 : /*121411*/ OPC_CheckType, MVT::v2f16,
56124 : /*121413*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
56125 : /*121415*/ OPC_CheckComplexPat, /*CP*/10, /*#*/2, // SelectFlatOffset<true>:$ #3 #4 #5
56126 : /*121418*/ OPC_EmitMergeInputChains1_1,
56127 : /*121419*/ OPC_EmitInteger, MVT::i1, 0,
56128 : /*121422*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_LOAD_UBYTE_D16_HI), 0|OPFL_Chain|OPFL_MemRefs,
56129 : MVT::v2f16, 5/*#Ops*/, 3, 4, 6, 5, 0,
56130 : // Src: (build_vector:{ *:[v2f16] } f16:{ *:[f16] }:$elt0, (bitconvert:{ *:[f16] } (ld:{ *:[i16] } (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_global>>)) - Complexity = 13
56131 : // Dst: (GLOBAL_LOAD_UBYTE_D16_HI:{ *:[v2f16] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc, ?:{ *:[f16] }:$elt0)
56132 : /*121433*/ /*Scope*/ 32, /*->121466*/
56133 : /*121434*/ OPC_CheckPredicate, 10, // Predicate_sextload
56134 : /*121436*/ OPC_CheckPredicate, 11, // Predicate_sextloadi8
56135 : /*121438*/ OPC_CheckPredicate, 20, // Predicate_sextloadi8_global
56136 : /*121440*/ OPC_MoveParent,
56137 : /*121441*/ OPC_CheckType, MVT::f16,
56138 : /*121443*/ OPC_MoveParent,
56139 : /*121444*/ OPC_CheckType, MVT::v2f16,
56140 : /*121446*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
56141 : /*121448*/ OPC_CheckComplexPat, /*CP*/10, /*#*/2, // SelectFlatOffset<true>:$ #3 #4 #5
56142 : /*121451*/ OPC_EmitMergeInputChains1_1,
56143 : /*121452*/ OPC_EmitInteger, MVT::i1, 0,
56144 : /*121455*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_LOAD_SBYTE_D16_HI), 0|OPFL_Chain|OPFL_MemRefs,
56145 : MVT::v2f16, 5/*#Ops*/, 3, 4, 6, 5, 0,
56146 : // Src: (build_vector:{ *:[v2f16] } f16:{ *:[f16] }:$elt0, (bitconvert:{ *:[f16] } (ld:{ *:[i16] } (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_global>>)) - Complexity = 13
56147 : // Dst: (GLOBAL_LOAD_SBYTE_D16_HI:{ *:[v2f16] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc, ?:{ *:[f16] }:$elt0)
56148 : /*121466*/ /*Scope*/ 30, /*->121497*/
56149 : /*121467*/ OPC_CheckPredicate, 5, // Predicate_load
56150 : /*121469*/ OPC_CheckPredicate, 20, // Predicate_load_global
56151 : /*121471*/ OPC_MoveParent,
56152 : /*121472*/ OPC_CheckType, MVT::f16,
56153 : /*121474*/ OPC_MoveParent,
56154 : /*121475*/ OPC_CheckType, MVT::v2f16,
56155 : /*121477*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
56156 : /*121479*/ OPC_CheckComplexPat, /*CP*/10, /*#*/2, // SelectFlatOffset<true>:$ #3 #4 #5
56157 : /*121482*/ OPC_EmitMergeInputChains1_1,
56158 : /*121483*/ OPC_EmitInteger, MVT::i1, 0,
56159 : /*121486*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::GLOBAL_LOAD_SHORT_D16_HI), 0|OPFL_Chain|OPFL_MemRefs,
56160 : MVT::v2f16, 5/*#Ops*/, 3, 4, 6, 5, 0,
56161 : // Src: (build_vector:{ *:[v2f16] } f16:{ *:[f16] }:$elt0, (bitconvert:{ *:[f16] } (ld:{ *:[i16] } (FLATOffsetSigned:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_global>>)) - Complexity = 13
56162 : // Dst: (GLOBAL_LOAD_SHORT_D16_HI:{ *:[v2f16] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc, ?:{ *:[f16] }:$elt0)
56163 : /*121497*/ /*Scope*/ 32, /*->121530*/
56164 : /*121498*/ OPC_CheckPredicate, 7, // Predicate_az_extload
56165 : /*121500*/ OPC_CheckPredicate, 8, // Predicate_az_extloadi8
56166 : /*121502*/ OPC_CheckPredicate, 21, // Predicate_az_extloadi8_flat
56167 : /*121504*/ OPC_MoveParent,
56168 : /*121505*/ OPC_CheckType, MVT::f16,
56169 : /*121507*/ OPC_MoveParent,
56170 : /*121508*/ OPC_CheckType, MVT::v2f16,
56171 : /*121510*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
56172 : /*121512*/ OPC_CheckComplexPat, /*CP*/11, /*#*/2, // SelectFlatOffset<false>:$ #3 #4 #5
56173 : /*121515*/ OPC_EmitMergeInputChains1_1,
56174 : /*121516*/ OPC_EmitInteger, MVT::i1, 0,
56175 : /*121519*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_LOAD_UBYTE_D16_HI), 0|OPFL_Chain|OPFL_MemRefs,
56176 : MVT::v2f16, 5/*#Ops*/, 3, 4, 6, 5, 0,
56177 : // Src: (build_vector:{ *:[v2f16] } f16:{ *:[f16] }:$elt0, (bitconvert:{ *:[f16] } (ld:{ *:[i16] } (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_az_extload>><<P:Predicate_az_extloadi8>><<P:Predicate_az_extloadi8_flat>>)) - Complexity = 6
56178 : // Dst: (FLAT_LOAD_UBYTE_D16_HI:{ *:[v2f16] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc, ?:{ *:[f16] }:$elt0)
56179 : /*121530*/ /*Scope*/ 32, /*->121563*/
56180 : /*121531*/ OPC_CheckPredicate, 10, // Predicate_sextload
56181 : /*121533*/ OPC_CheckPredicate, 11, // Predicate_sextloadi8
56182 : /*121535*/ OPC_CheckPredicate, 21, // Predicate_sextloadi8_flat
56183 : /*121537*/ OPC_MoveParent,
56184 : /*121538*/ OPC_CheckType, MVT::f16,
56185 : /*121540*/ OPC_MoveParent,
56186 : /*121541*/ OPC_CheckType, MVT::v2f16,
56187 : /*121543*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
56188 : /*121545*/ OPC_CheckComplexPat, /*CP*/11, /*#*/2, // SelectFlatOffset<false>:$ #3 #4 #5
56189 : /*121548*/ OPC_EmitMergeInputChains1_1,
56190 : /*121549*/ OPC_EmitInteger, MVT::i1, 0,
56191 : /*121552*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_LOAD_SBYTE_D16_HI), 0|OPFL_Chain|OPFL_MemRefs,
56192 : MVT::v2f16, 5/*#Ops*/, 3, 4, 6, 5, 0,
56193 : // Src: (build_vector:{ *:[v2f16] } f16:{ *:[f16] }:$elt0, (bitconvert:{ *:[f16] } (ld:{ *:[i16] } (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_sextload>><<P:Predicate_sextloadi8>><<P:Predicate_sextloadi8_flat>>)) - Complexity = 6
56194 : // Dst: (FLAT_LOAD_SBYTE_D16_HI:{ *:[v2f16] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc, ?:{ *:[f16] }:$elt0)
56195 : /*121563*/ /*Scope*/ 30, /*->121594*/
56196 : /*121564*/ OPC_CheckPredicate, 5, // Predicate_load
56197 : /*121566*/ OPC_CheckPredicate, 21, // Predicate_load_flat
56198 : /*121568*/ OPC_MoveParent,
56199 : /*121569*/ OPC_CheckType, MVT::f16,
56200 : /*121571*/ OPC_MoveParent,
56201 : /*121572*/ OPC_CheckType, MVT::v2f16,
56202 : /*121574*/ OPC_CheckPatternPredicate, 12, // (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
56203 : /*121576*/ OPC_CheckComplexPat, /*CP*/11, /*#*/2, // SelectFlatOffset<false>:$ #3 #4 #5
56204 : /*121579*/ OPC_EmitMergeInputChains1_1,
56205 : /*121580*/ OPC_EmitInteger, MVT::i1, 0,
56206 : /*121583*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::FLAT_LOAD_SHORT_D16_HI), 0|OPFL_Chain|OPFL_MemRefs,
56207 : MVT::v2f16, 5/*#Ops*/, 3, 4, 6, 5, 0,
56208 : // Src: (build_vector:{ *:[v2f16] } f16:{ *:[f16] }:$elt0, (bitconvert:{ *:[f16] } (ld:{ *:[i16] } (FLATOffset:{ *:[iPTR] } i64:{ *:[i64] }:$vaddr, i16:{ *:[i16] }:$offset, i1:{ *:[i1] }:$slc))<<P:Predicate_unindexedload>><<P:Predicate_load>><<P:Predicate_load_flat>>)) - Complexity = 6
56209 : // Dst: (FLAT_LOAD_SHORT_D16_HI:{ *:[v2f16] } ?:{ *:[i64] }:$vaddr, ?:{ *:[i16] }:$offset, 0:{ *:[i1] }, ?:{ *:[i1] }:$slc, ?:{ *:[f16] }:$elt0)
56210 : /*121594*/ 0, /*End of Scope*/
56211 : /*121595*/ /*SwitchOpcode*/ 14, TARGET_VAL(ISD::UNDEF),// ->121612
56212 : /*121598*/ OPC_CheckType, MVT::f16,
56213 : /*121600*/ OPC_MoveParent,
56214 : /*121601*/ OPC_CheckType, MVT::v2f16,
56215 : /*121603*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
56216 : /*121605*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::COPY), 0,
56217 : MVT::v2f16, 1/*#Ops*/, 0,
56218 : // Src: (build_vector:{ *:[v2f16] } f16:{ *:[f16] }:$src0, (undef:{ *:[f16] })) - Complexity = 6
56219 : // Dst: (COPY:{ *:[v2f16] } ?:{ *:[f16] }:$src0)
56220 : /*121612*/ 0, // EndSwitchOpcode
56221 : /*121613*/ /*Scope*/ 33, /*->121647*/
56222 : /*121614*/ OPC_MoveChild0,
56223 : /*121615*/ OPC_CheckOpcode, TARGET_VAL(ISD::UNDEF),
56224 : /*121618*/ OPC_CheckType, MVT::f16,
56225 : /*121620*/ OPC_MoveParent,
56226 : /*121621*/ OPC_RecordChild1, // #0 = $src1
56227 : /*121622*/ OPC_CheckChild1Type, MVT::f16,
56228 : /*121624*/ OPC_CheckType, MVT::v2f16,
56229 : /*121626*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
56230 : /*121628*/ OPC_EmitInteger, MVT::i32, 16,
56231 : /*121631*/ OPC_EmitNode2, TARGET_VAL(AMDGPU::S_LSHL_B32), 0,
56232 : MVT::i16, MVT::i1, 2/*#Ops*/, 0, 1, // Results = #2 #3
56233 : /*121640*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::COPY), 0,
56234 : MVT::v2f16, 1/*#Ops*/, 2,
56235 : // Src: (build_vector:{ *:[v2f16] } (undef:{ *:[f16] }), f16:{ *:[f16] }:$src1) - Complexity = 6
56236 : // Dst: (COPY:{ *:[v2f16] } (S_LSHL_B32:{ *:[i16] }:{ *:[i1] } ?:{ *:[f16] }:$src1, 16:{ *:[i32] }))
56237 : /*121647*/ /*Scope*/ 18, /*->121666*/
56238 : /*121648*/ OPC_RecordChild0, // #0 = $src0
56239 : /*121649*/ OPC_CheckChild0Type, MVT::f16,
56240 : /*121651*/ OPC_RecordChild1, // #1 = $src1
56241 : /*121652*/ OPC_CheckChild1Type, MVT::f16,
56242 : /*121654*/ OPC_CheckType, MVT::v2f16,
56243 : /*121656*/ OPC_CheckPatternPredicate, 40, // (Subtarget->hasVOP3PInsts()) && (true)
56244 : /*121658*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::S_PACK_LL_B32_B16), 0,
56245 : MVT::v2f16, 2/*#Ops*/, 0, 1,
56246 : // Src: (build_vector:{ *:[v2f16] } f16:{ *:[f16] }:$src0, f16:{ *:[f16] }:$src1) - Complexity = 3
56247 : // Dst: (S_PACK_LL_B32_B16:{ *:[v2f16] } ?:{ *:[f16] }:$src0, ?:{ *:[f16] }:$src1)
56248 : /*121666*/ 0, /*End of Scope*/
56249 : /*121667*/ /*SwitchOpcode*/ 116|128,9/*1268*/, TARGET_VAL(ISD::INSERT_VECTOR_ELT),// ->122939
56250 : /*121671*/ OPC_RecordChild0, // #0 = $src
56251 : /*121672*/ OPC_RecordChild1, // #1 = $val
56252 : /*121673*/ OPC_Scope, 71, /*->121746*/ // 34 children in Scope
56253 : /*121675*/ OPC_RecordChild2, // #2 = $MOVRELOffset:idx:offset
56254 : /*121676*/ OPC_SwitchType /*4 cases */, 15, MVT::v2i32,// ->121694
56255 : /*121679*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
56256 : /*121681*/ OPC_CheckComplexPat, /*CP*/22, /*#*/2, // SelectMOVRELOffset:$ #3 #4
56257 : /*121684*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::SI_INDIRECT_DST_V2), 0,
56258 : MVT::v2i32, 4/*#Ops*/, 0, 3, 4, 1,
56259 : // Src: (insertelt:{ *:[v2i32] } v2i32:{ *:[v2i32] }:$src, i32:{ *:[i32] }:$val, (MOVRELOffset:{ *:[iPTR] } i32:{ *:[i32] }:$idx, (imm:{ *:[i32] }):$offset)) - Complexity = 12
56260 : // Dst: (SI_INDIRECT_DST_V2:{ *:[v2i32] } ?:{ *:[v2i32] }:$src, ?:{ *:[i32] }:$idx, (imm:{ *:[i32] }):$offset, ?:{ *:[i32] }:$val)
56261 : /*121694*/ /*SwitchType*/ 15, MVT::v4i32,// ->121711
56262 : /*121696*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
56263 : /*121698*/ OPC_CheckComplexPat, /*CP*/22, /*#*/2, // SelectMOVRELOffset:$ #3 #4
56264 : /*121701*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::SI_INDIRECT_DST_V4), 0,
56265 : MVT::v4i32, 4/*#Ops*/, 0, 3, 4, 1,
56266 : // Src: (insertelt:{ *:[v4i32] } v4i32:{ *:[v4i32] }:$src, i32:{ *:[i32] }:$val, (MOVRELOffset:{ *:[iPTR] } i32:{ *:[i32] }:$idx, (imm:{ *:[i32] }):$offset)) - Complexity = 12
56267 : // Dst: (SI_INDIRECT_DST_V4:{ *:[v4i32] } ?:{ *:[v4i32] }:$src, ?:{ *:[i32] }:$idx, (imm:{ *:[i32] }):$offset, ?:{ *:[i32] }:$val)
56268 : /*121711*/ /*SwitchType*/ 15, MVT::v8i32,// ->121728
56269 : /*121713*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
56270 : /*121715*/ OPC_CheckComplexPat, /*CP*/22, /*#*/2, // SelectMOVRELOffset:$ #3 #4
56271 : /*121718*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::SI_INDIRECT_DST_V8), 0,
56272 : MVT::v8i32, 4/*#Ops*/, 0, 3, 4, 1,
56273 : // Src: (insertelt:{ *:[v8i32] } v8i32:{ *:[v8i32] }:$src, i32:{ *:[i32] }:$val, (MOVRELOffset:{ *:[iPTR] } i32:{ *:[i32] }:$idx, (imm:{ *:[i32] }):$offset)) - Complexity = 12
56274 : // Dst: (SI_INDIRECT_DST_V8:{ *:[v8i32] } ?:{ *:[v8i32] }:$src, ?:{ *:[i32] }:$idx, (imm:{ *:[i32] }):$offset, ?:{ *:[i32] }:$val)
56275 : /*121728*/ /*SwitchType*/ 15, MVT::v16i32,// ->121745
56276 : /*121730*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
56277 : /*121732*/ OPC_CheckComplexPat, /*CP*/22, /*#*/2, // SelectMOVRELOffset:$ #3 #4
56278 : /*121735*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::SI_INDIRECT_DST_V16), 0,
56279 : MVT::v16i32, 4/*#Ops*/, 0, 3, 4, 1,
56280 : // Src: (insertelt:{ *:[v16i32] } v16i32:{ *:[v16i32] }:$src, i32:{ *:[i32] }:$val, (MOVRELOffset:{ *:[iPTR] } i32:{ *:[i32] }:$idx, (imm:{ *:[i32] }):$offset)) - Complexity = 12
56281 : // Dst: (SI_INDIRECT_DST_V16:{ *:[v16i32] } ?:{ *:[v16i32] }:$src, ?:{ *:[i32] }:$idx, (imm:{ *:[i32] }):$offset, ?:{ *:[i32] }:$val)
56282 : /*121745*/ 0, // EndSwitchType
56283 : /*121746*/ /*Scope*/ 68, /*->121815*/
56284 : /*121747*/ OPC_CheckChild2Integer, 0,
56285 : /*121749*/ OPC_SwitchType /*4 cases */, 14, MVT::v2i32,// ->121766
56286 : /*121752*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56287 : /*121754*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
56288 : /*121757*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56289 : MVT::v2i32, 3/*#Ops*/, 0, 1, 2,
56290 : // Src: (insertelt:{ *:[v2i32] } v2i32:{ *:[v2i32] }:$vec, i32:{ *:[i32] }:$elem, 0:{ *:[iPTR] }) - Complexity = 8
56291 : // Dst: (INSERT_SUBREG:{ *:[v2i32] } ?:{ *:[v2i32] }:$vec, ?:{ *:[i32] }:$elem, sub0:{ *:[i32] })
56292 : /*121766*/ /*SwitchType*/ 14, MVT::v4i32,// ->121782
56293 : /*121768*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56294 : /*121770*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
56295 : /*121773*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56296 : MVT::v4i32, 3/*#Ops*/, 0, 1, 2,
56297 : // Src: (insertelt:{ *:[v4i32] } v4i32:{ *:[v4i32] }:$vec, i32:{ *:[i32] }:$elem, 0:{ *:[iPTR] }) - Complexity = 8
56298 : // Dst: (INSERT_SUBREG:{ *:[v4i32] } ?:{ *:[v4i32] }:$vec, ?:{ *:[i32] }:$elem, sub0:{ *:[i32] })
56299 : /*121782*/ /*SwitchType*/ 14, MVT::v8i32,// ->121798
56300 : /*121784*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56301 : /*121786*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
56302 : /*121789*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56303 : MVT::v8i32, 3/*#Ops*/, 0, 1, 2,
56304 : // Src: (insertelt:{ *:[v8i32] } v8i32:{ *:[v8i32] }:$vec, i32:{ *:[i32] }:$elem, 0:{ *:[iPTR] }) - Complexity = 8
56305 : // Dst: (INSERT_SUBREG:{ *:[v8i32] } ?:{ *:[v8i32] }:$vec, ?:{ *:[i32] }:$elem, sub0:{ *:[i32] })
56306 : /*121798*/ /*SwitchType*/ 14, MVT::v16i32,// ->121814
56307 : /*121800*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56308 : /*121802*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
56309 : /*121805*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56310 : MVT::v16i32, 3/*#Ops*/, 0, 1, 2,
56311 : // Src: (insertelt:{ *:[v16i32] } v16i32:{ *:[v16i32] }:$vec, i32:{ *:[i32] }:$elem, 0:{ *:[iPTR] }) - Complexity = 8
56312 : // Dst: (INSERT_SUBREG:{ *:[v16i32] } ?:{ *:[v16i32] }:$vec, ?:{ *:[i32] }:$elem, sub0:{ *:[i32] })
56313 : /*121814*/ 0, // EndSwitchType
56314 : /*121815*/ /*Scope*/ 68, /*->121884*/
56315 : /*121816*/ OPC_CheckChild2Integer, 1,
56316 : /*121818*/ OPC_SwitchType /*4 cases */, 14, MVT::v2i32,// ->121835
56317 : /*121821*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56318 : /*121823*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
56319 : /*121826*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56320 : MVT::v2i32, 3/*#Ops*/, 0, 1, 2,
56321 : // Src: (insertelt:{ *:[v2i32] } v2i32:{ *:[v2i32] }:$vec, i32:{ *:[i32] }:$elem, 1:{ *:[iPTR] }) - Complexity = 8
56322 : // Dst: (INSERT_SUBREG:{ *:[v2i32] } ?:{ *:[v2i32] }:$vec, ?:{ *:[i32] }:$elem, sub1:{ *:[i32] })
56323 : /*121835*/ /*SwitchType*/ 14, MVT::v4i32,// ->121851
56324 : /*121837*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56325 : /*121839*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
56326 : /*121842*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56327 : MVT::v4i32, 3/*#Ops*/, 0, 1, 2,
56328 : // Src: (insertelt:{ *:[v4i32] } v4i32:{ *:[v4i32] }:$vec, i32:{ *:[i32] }:$elem, 1:{ *:[iPTR] }) - Complexity = 8
56329 : // Dst: (INSERT_SUBREG:{ *:[v4i32] } ?:{ *:[v4i32] }:$vec, ?:{ *:[i32] }:$elem, sub1:{ *:[i32] })
56330 : /*121851*/ /*SwitchType*/ 14, MVT::v8i32,// ->121867
56331 : /*121853*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56332 : /*121855*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
56333 : /*121858*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56334 : MVT::v8i32, 3/*#Ops*/, 0, 1, 2,
56335 : // Src: (insertelt:{ *:[v8i32] } v8i32:{ *:[v8i32] }:$vec, i32:{ *:[i32] }:$elem, 1:{ *:[iPTR] }) - Complexity = 8
56336 : // Dst: (INSERT_SUBREG:{ *:[v8i32] } ?:{ *:[v8i32] }:$vec, ?:{ *:[i32] }:$elem, sub1:{ *:[i32] })
56337 : /*121867*/ /*SwitchType*/ 14, MVT::v16i32,// ->121883
56338 : /*121869*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56339 : /*121871*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
56340 : /*121874*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56341 : MVT::v16i32, 3/*#Ops*/, 0, 1, 2,
56342 : // Src: (insertelt:{ *:[v16i32] } v16i32:{ *:[v16i32] }:$vec, i32:{ *:[i32] }:$elem, 1:{ *:[iPTR] }) - Complexity = 8
56343 : // Dst: (INSERT_SUBREG:{ *:[v16i32] } ?:{ *:[v16i32] }:$vec, ?:{ *:[i32] }:$elem, sub1:{ *:[i32] })
56344 : /*121883*/ 0, // EndSwitchType
56345 : /*121884*/ /*Scope*/ 68, /*->121953*/
56346 : /*121885*/ OPC_CheckChild2Integer, 2,
56347 : /*121887*/ OPC_SwitchType /*4 cases */, 14, MVT::v2i32,// ->121904
56348 : /*121890*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56349 : /*121892*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
56350 : /*121895*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56351 : MVT::v2i32, 3/*#Ops*/, 0, 1, 2,
56352 : // Src: (insertelt:{ *:[v2i32] } v2i32:{ *:[v2i32] }:$vec, i32:{ *:[i32] }:$elem, 2:{ *:[iPTR] }) - Complexity = 8
56353 : // Dst: (INSERT_SUBREG:{ *:[v2i32] } ?:{ *:[v2i32] }:$vec, ?:{ *:[i32] }:$elem, sub2:{ *:[i32] })
56354 : /*121904*/ /*SwitchType*/ 14, MVT::v4i32,// ->121920
56355 : /*121906*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56356 : /*121908*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
56357 : /*121911*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56358 : MVT::v4i32, 3/*#Ops*/, 0, 1, 2,
56359 : // Src: (insertelt:{ *:[v4i32] } v4i32:{ *:[v4i32] }:$vec, i32:{ *:[i32] }:$elem, 2:{ *:[iPTR] }) - Complexity = 8
56360 : // Dst: (INSERT_SUBREG:{ *:[v4i32] } ?:{ *:[v4i32] }:$vec, ?:{ *:[i32] }:$elem, sub2:{ *:[i32] })
56361 : /*121920*/ /*SwitchType*/ 14, MVT::v8i32,// ->121936
56362 : /*121922*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56363 : /*121924*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
56364 : /*121927*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56365 : MVT::v8i32, 3/*#Ops*/, 0, 1, 2,
56366 : // Src: (insertelt:{ *:[v8i32] } v8i32:{ *:[v8i32] }:$vec, i32:{ *:[i32] }:$elem, 2:{ *:[iPTR] }) - Complexity = 8
56367 : // Dst: (INSERT_SUBREG:{ *:[v8i32] } ?:{ *:[v8i32] }:$vec, ?:{ *:[i32] }:$elem, sub2:{ *:[i32] })
56368 : /*121936*/ /*SwitchType*/ 14, MVT::v16i32,// ->121952
56369 : /*121938*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56370 : /*121940*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
56371 : /*121943*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56372 : MVT::v16i32, 3/*#Ops*/, 0, 1, 2,
56373 : // Src: (insertelt:{ *:[v16i32] } v16i32:{ *:[v16i32] }:$vec, i32:{ *:[i32] }:$elem, 2:{ *:[iPTR] }) - Complexity = 8
56374 : // Dst: (INSERT_SUBREG:{ *:[v16i32] } ?:{ *:[v16i32] }:$vec, ?:{ *:[i32] }:$elem, sub2:{ *:[i32] })
56375 : /*121952*/ 0, // EndSwitchType
56376 : /*121953*/ /*Scope*/ 52, /*->122006*/
56377 : /*121954*/ OPC_CheckChild2Integer, 3,
56378 : /*121956*/ OPC_SwitchType /*3 cases */, 14, MVT::v4i32,// ->121973
56379 : /*121959*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56380 : /*121961*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub3,
56381 : /*121964*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56382 : MVT::v4i32, 3/*#Ops*/, 0, 1, 2,
56383 : // Src: (insertelt:{ *:[v4i32] } v4i32:{ *:[v4i32] }:$vec, i32:{ *:[i32] }:$elem, 3:{ *:[iPTR] }) - Complexity = 8
56384 : // Dst: (INSERT_SUBREG:{ *:[v4i32] } ?:{ *:[v4i32] }:$vec, ?:{ *:[i32] }:$elem, sub3:{ *:[i32] })
56385 : /*121973*/ /*SwitchType*/ 14, MVT::v8i32,// ->121989
56386 : /*121975*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56387 : /*121977*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub3,
56388 : /*121980*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56389 : MVT::v8i32, 3/*#Ops*/, 0, 1, 2,
56390 : // Src: (insertelt:{ *:[v8i32] } v8i32:{ *:[v8i32] }:$vec, i32:{ *:[i32] }:$elem, 3:{ *:[iPTR] }) - Complexity = 8
56391 : // Dst: (INSERT_SUBREG:{ *:[v8i32] } ?:{ *:[v8i32] }:$vec, ?:{ *:[i32] }:$elem, sub3:{ *:[i32] })
56392 : /*121989*/ /*SwitchType*/ 14, MVT::v16i32,// ->122005
56393 : /*121991*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56394 : /*121993*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub3,
56395 : /*121996*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56396 : MVT::v16i32, 3/*#Ops*/, 0, 1, 2,
56397 : // Src: (insertelt:{ *:[v16i32] } v16i32:{ *:[v16i32] }:$vec, i32:{ *:[i32] }:$elem, 3:{ *:[iPTR] }) - Complexity = 8
56398 : // Dst: (INSERT_SUBREG:{ *:[v16i32] } ?:{ *:[v16i32] }:$vec, ?:{ *:[i32] }:$elem, sub3:{ *:[i32] })
56399 : /*122005*/ 0, // EndSwitchType
56400 : /*122006*/ /*Scope*/ 36, /*->122043*/
56401 : /*122007*/ OPC_CheckChild2Integer, 4,
56402 : /*122009*/ OPC_SwitchType /*2 cases */, 14, MVT::v8i32,// ->122026
56403 : /*122012*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56404 : /*122014*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub4,
56405 : /*122017*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56406 : MVT::v8i32, 3/*#Ops*/, 0, 1, 2,
56407 : // Src: (insertelt:{ *:[v8i32] } v8i32:{ *:[v8i32] }:$vec, i32:{ *:[i32] }:$elem, 4:{ *:[iPTR] }) - Complexity = 8
56408 : // Dst: (INSERT_SUBREG:{ *:[v8i32] } ?:{ *:[v8i32] }:$vec, ?:{ *:[i32] }:$elem, sub4:{ *:[i32] })
56409 : /*122026*/ /*SwitchType*/ 14, MVT::v16i32,// ->122042
56410 : /*122028*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56411 : /*122030*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub4,
56412 : /*122033*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56413 : MVT::v16i32, 3/*#Ops*/, 0, 1, 2,
56414 : // Src: (insertelt:{ *:[v16i32] } v16i32:{ *:[v16i32] }:$vec, i32:{ *:[i32] }:$elem, 4:{ *:[iPTR] }) - Complexity = 8
56415 : // Dst: (INSERT_SUBREG:{ *:[v16i32] } ?:{ *:[v16i32] }:$vec, ?:{ *:[i32] }:$elem, sub4:{ *:[i32] })
56416 : /*122042*/ 0, // EndSwitchType
56417 : /*122043*/ /*Scope*/ 36, /*->122080*/
56418 : /*122044*/ OPC_CheckChild2Integer, 5,
56419 : /*122046*/ OPC_SwitchType /*2 cases */, 14, MVT::v8i32,// ->122063
56420 : /*122049*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56421 : /*122051*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub5,
56422 : /*122054*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56423 : MVT::v8i32, 3/*#Ops*/, 0, 1, 2,
56424 : // Src: (insertelt:{ *:[v8i32] } v8i32:{ *:[v8i32] }:$vec, i32:{ *:[i32] }:$elem, 5:{ *:[iPTR] }) - Complexity = 8
56425 : // Dst: (INSERT_SUBREG:{ *:[v8i32] } ?:{ *:[v8i32] }:$vec, ?:{ *:[i32] }:$elem, sub5:{ *:[i32] })
56426 : /*122063*/ /*SwitchType*/ 14, MVT::v16i32,// ->122079
56427 : /*122065*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56428 : /*122067*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub5,
56429 : /*122070*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56430 : MVT::v16i32, 3/*#Ops*/, 0, 1, 2,
56431 : // Src: (insertelt:{ *:[v16i32] } v16i32:{ *:[v16i32] }:$vec, i32:{ *:[i32] }:$elem, 5:{ *:[iPTR] }) - Complexity = 8
56432 : // Dst: (INSERT_SUBREG:{ *:[v16i32] } ?:{ *:[v16i32] }:$vec, ?:{ *:[i32] }:$elem, sub5:{ *:[i32] })
56433 : /*122079*/ 0, // EndSwitchType
56434 : /*122080*/ /*Scope*/ 36, /*->122117*/
56435 : /*122081*/ OPC_CheckChild2Integer, 6,
56436 : /*122083*/ OPC_SwitchType /*2 cases */, 14, MVT::v8i32,// ->122100
56437 : /*122086*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56438 : /*122088*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub6,
56439 : /*122091*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56440 : MVT::v8i32, 3/*#Ops*/, 0, 1, 2,
56441 : // Src: (insertelt:{ *:[v8i32] } v8i32:{ *:[v8i32] }:$vec, i32:{ *:[i32] }:$elem, 6:{ *:[iPTR] }) - Complexity = 8
56442 : // Dst: (INSERT_SUBREG:{ *:[v8i32] } ?:{ *:[v8i32] }:$vec, ?:{ *:[i32] }:$elem, sub6:{ *:[i32] })
56443 : /*122100*/ /*SwitchType*/ 14, MVT::v16i32,// ->122116
56444 : /*122102*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56445 : /*122104*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub6,
56446 : /*122107*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56447 : MVT::v16i32, 3/*#Ops*/, 0, 1, 2,
56448 : // Src: (insertelt:{ *:[v16i32] } v16i32:{ *:[v16i32] }:$vec, i32:{ *:[i32] }:$elem, 6:{ *:[iPTR] }) - Complexity = 8
56449 : // Dst: (INSERT_SUBREG:{ *:[v16i32] } ?:{ *:[v16i32] }:$vec, ?:{ *:[i32] }:$elem, sub6:{ *:[i32] })
56450 : /*122116*/ 0, // EndSwitchType
56451 : /*122117*/ /*Scope*/ 36, /*->122154*/
56452 : /*122118*/ OPC_CheckChild2Integer, 7,
56453 : /*122120*/ OPC_SwitchType /*2 cases */, 14, MVT::v8i32,// ->122137
56454 : /*122123*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56455 : /*122125*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub7,
56456 : /*122128*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56457 : MVT::v8i32, 3/*#Ops*/, 0, 1, 2,
56458 : // Src: (insertelt:{ *:[v8i32] } v8i32:{ *:[v8i32] }:$vec, i32:{ *:[i32] }:$elem, 7:{ *:[iPTR] }) - Complexity = 8
56459 : // Dst: (INSERT_SUBREG:{ *:[v8i32] } ?:{ *:[v8i32] }:$vec, ?:{ *:[i32] }:$elem, sub7:{ *:[i32] })
56460 : /*122137*/ /*SwitchType*/ 14, MVT::v16i32,// ->122153
56461 : /*122139*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56462 : /*122141*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub7,
56463 : /*122144*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56464 : MVT::v16i32, 3/*#Ops*/, 0, 1, 2,
56465 : // Src: (insertelt:{ *:[v16i32] } v16i32:{ *:[v16i32] }:$vec, i32:{ *:[i32] }:$elem, 7:{ *:[iPTR] }) - Complexity = 8
56466 : // Dst: (INSERT_SUBREG:{ *:[v16i32] } ?:{ *:[v16i32] }:$vec, ?:{ *:[i32] }:$elem, sub7:{ *:[i32] })
56467 : /*122153*/ 0, // EndSwitchType
56468 : /*122154*/ /*Scope*/ 18, /*->122173*/
56469 : /*122155*/ OPC_CheckChild2Integer, 8,
56470 : /*122157*/ OPC_CheckType, MVT::v16i32,
56471 : /*122159*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56472 : /*122161*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub8,
56473 : /*122164*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56474 : MVT::v16i32, 3/*#Ops*/, 0, 1, 2,
56475 : // Src: (insertelt:{ *:[v16i32] } v16i32:{ *:[v16i32] }:$vec, i32:{ *:[i32] }:$elem, 8:{ *:[iPTR] }) - Complexity = 8
56476 : // Dst: (INSERT_SUBREG:{ *:[v16i32] } ?:{ *:[v16i32] }:$vec, ?:{ *:[i32] }:$elem, sub8:{ *:[i32] })
56477 : /*122173*/ /*Scope*/ 18, /*->122192*/
56478 : /*122174*/ OPC_CheckChild2Integer, 9,
56479 : /*122176*/ OPC_CheckType, MVT::v16i32,
56480 : /*122178*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56481 : /*122180*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub9,
56482 : /*122183*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56483 : MVT::v16i32, 3/*#Ops*/, 0, 1, 2,
56484 : // Src: (insertelt:{ *:[v16i32] } v16i32:{ *:[v16i32] }:$vec, i32:{ *:[i32] }:$elem, 9:{ *:[iPTR] }) - Complexity = 8
56485 : // Dst: (INSERT_SUBREG:{ *:[v16i32] } ?:{ *:[v16i32] }:$vec, ?:{ *:[i32] }:$elem, sub9:{ *:[i32] })
56486 : /*122192*/ /*Scope*/ 18, /*->122211*/
56487 : /*122193*/ OPC_CheckChild2Integer, 10,
56488 : /*122195*/ OPC_CheckType, MVT::v16i32,
56489 : /*122197*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56490 : /*122199*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub10,
56491 : /*122202*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56492 : MVT::v16i32, 3/*#Ops*/, 0, 1, 2,
56493 : // Src: (insertelt:{ *:[v16i32] } v16i32:{ *:[v16i32] }:$vec, i32:{ *:[i32] }:$elem, 10:{ *:[iPTR] }) - Complexity = 8
56494 : // Dst: (INSERT_SUBREG:{ *:[v16i32] } ?:{ *:[v16i32] }:$vec, ?:{ *:[i32] }:$elem, sub10:{ *:[i32] })
56495 : /*122211*/ /*Scope*/ 18, /*->122230*/
56496 : /*122212*/ OPC_CheckChild2Integer, 11,
56497 : /*122214*/ OPC_CheckType, MVT::v16i32,
56498 : /*122216*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56499 : /*122218*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub11,
56500 : /*122221*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56501 : MVT::v16i32, 3/*#Ops*/, 0, 1, 2,
56502 : // Src: (insertelt:{ *:[v16i32] } v16i32:{ *:[v16i32] }:$vec, i32:{ *:[i32] }:$elem, 11:{ *:[iPTR] }) - Complexity = 8
56503 : // Dst: (INSERT_SUBREG:{ *:[v16i32] } ?:{ *:[v16i32] }:$vec, ?:{ *:[i32] }:$elem, sub11:{ *:[i32] })
56504 : /*122230*/ /*Scope*/ 18, /*->122249*/
56505 : /*122231*/ OPC_CheckChild2Integer, 12,
56506 : /*122233*/ OPC_CheckType, MVT::v16i32,
56507 : /*122235*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56508 : /*122237*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub12,
56509 : /*122240*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56510 : MVT::v16i32, 3/*#Ops*/, 0, 1, 2,
56511 : // Src: (insertelt:{ *:[v16i32] } v16i32:{ *:[v16i32] }:$vec, i32:{ *:[i32] }:$elem, 12:{ *:[iPTR] }) - Complexity = 8
56512 : // Dst: (INSERT_SUBREG:{ *:[v16i32] } ?:{ *:[v16i32] }:$vec, ?:{ *:[i32] }:$elem, sub12:{ *:[i32] })
56513 : /*122249*/ /*Scope*/ 18, /*->122268*/
56514 : /*122250*/ OPC_CheckChild2Integer, 13,
56515 : /*122252*/ OPC_CheckType, MVT::v16i32,
56516 : /*122254*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56517 : /*122256*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub13,
56518 : /*122259*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56519 : MVT::v16i32, 3/*#Ops*/, 0, 1, 2,
56520 : // Src: (insertelt:{ *:[v16i32] } v16i32:{ *:[v16i32] }:$vec, i32:{ *:[i32] }:$elem, 13:{ *:[iPTR] }) - Complexity = 8
56521 : // Dst: (INSERT_SUBREG:{ *:[v16i32] } ?:{ *:[v16i32] }:$vec, ?:{ *:[i32] }:$elem, sub13:{ *:[i32] })
56522 : /*122268*/ /*Scope*/ 18, /*->122287*/
56523 : /*122269*/ OPC_CheckChild2Integer, 14,
56524 : /*122271*/ OPC_CheckType, MVT::v16i32,
56525 : /*122273*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56526 : /*122275*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub14,
56527 : /*122278*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56528 : MVT::v16i32, 3/*#Ops*/, 0, 1, 2,
56529 : // Src: (insertelt:{ *:[v16i32] } v16i32:{ *:[v16i32] }:$vec, i32:{ *:[i32] }:$elem, 14:{ *:[iPTR] }) - Complexity = 8
56530 : // Dst: (INSERT_SUBREG:{ *:[v16i32] } ?:{ *:[v16i32] }:$vec, ?:{ *:[i32] }:$elem, sub14:{ *:[i32] })
56531 : /*122287*/ /*Scope*/ 18, /*->122306*/
56532 : /*122288*/ OPC_CheckChild2Integer, 15,
56533 : /*122290*/ OPC_CheckType, MVT::v16i32,
56534 : /*122292*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56535 : /*122294*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub15,
56536 : /*122297*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56537 : MVT::v16i32, 3/*#Ops*/, 0, 1, 2,
56538 : // Src: (insertelt:{ *:[v16i32] } v16i32:{ *:[v16i32] }:$vec, i32:{ *:[i32] }:$elem, 15:{ *:[iPTR] }) - Complexity = 8
56539 : // Dst: (INSERT_SUBREG:{ *:[v16i32] } ?:{ *:[v16i32] }:$vec, ?:{ *:[i32] }:$elem, sub15:{ *:[i32] })
56540 : /*122306*/ /*Scope*/ 71, /*->122378*/
56541 : /*122307*/ OPC_RecordChild2, // #2 = $MOVRELOffset:idx:offset
56542 : /*122308*/ OPC_SwitchType /*4 cases */, 15, MVT::v2f32,// ->122326
56543 : /*122311*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
56544 : /*122313*/ OPC_CheckComplexPat, /*CP*/22, /*#*/2, // SelectMOVRELOffset:$ #3 #4
56545 : /*122316*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::SI_INDIRECT_DST_V2), 0,
56546 : MVT::v2f32, 4/*#Ops*/, 0, 3, 4, 1,
56547 : // Src: (insertelt:{ *:[v2f32] } v2f32:{ *:[v2f32] }:$src, f32:{ *:[f32] }:$val, (MOVRELOffset:{ *:[iPTR] } i32:{ *:[i32] }:$idx, (imm:{ *:[i32] }):$offset)) - Complexity = 12
56548 : // Dst: (SI_INDIRECT_DST_V2:{ *:[v2f32] } ?:{ *:[v2f32] }:$src, ?:{ *:[i32] }:$idx, (imm:{ *:[i32] }):$offset, ?:{ *:[f32] }:$val)
56549 : /*122326*/ /*SwitchType*/ 15, MVT::v4f32,// ->122343
56550 : /*122328*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
56551 : /*122330*/ OPC_CheckComplexPat, /*CP*/22, /*#*/2, // SelectMOVRELOffset:$ #3 #4
56552 : /*122333*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::SI_INDIRECT_DST_V4), 0,
56553 : MVT::v4f32, 4/*#Ops*/, 0, 3, 4, 1,
56554 : // Src: (insertelt:{ *:[v4f32] } v4f32:{ *:[v4f32] }:$src, f32:{ *:[f32] }:$val, (MOVRELOffset:{ *:[iPTR] } i32:{ *:[i32] }:$idx, (imm:{ *:[i32] }):$offset)) - Complexity = 12
56555 : // Dst: (SI_INDIRECT_DST_V4:{ *:[v4f32] } ?:{ *:[v4f32] }:$src, ?:{ *:[i32] }:$idx, (imm:{ *:[i32] }):$offset, ?:{ *:[f32] }:$val)
56556 : /*122343*/ /*SwitchType*/ 15, MVT::v8f32,// ->122360
56557 : /*122345*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
56558 : /*122347*/ OPC_CheckComplexPat, /*CP*/22, /*#*/2, // SelectMOVRELOffset:$ #3 #4
56559 : /*122350*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::SI_INDIRECT_DST_V8), 0,
56560 : MVT::v8f32, 4/*#Ops*/, 0, 3, 4, 1,
56561 : // Src: (insertelt:{ *:[v8f32] } v8f32:{ *:[v8f32] }:$src, f32:{ *:[f32] }:$val, (MOVRELOffset:{ *:[iPTR] } i32:{ *:[i32] }:$idx, (imm:{ *:[i32] }):$offset)) - Complexity = 12
56562 : // Dst: (SI_INDIRECT_DST_V8:{ *:[v8f32] } ?:{ *:[v8f32] }:$src, ?:{ *:[i32] }:$idx, (imm:{ *:[i32] }):$offset, ?:{ *:[f32] }:$val)
56563 : /*122360*/ /*SwitchType*/ 15, MVT::v16f32,// ->122377
56564 : /*122362*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
56565 : /*122364*/ OPC_CheckComplexPat, /*CP*/22, /*#*/2, // SelectMOVRELOffset:$ #3 #4
56566 : /*122367*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::SI_INDIRECT_DST_V16), 0,
56567 : MVT::v16f32, 4/*#Ops*/, 0, 3, 4, 1,
56568 : // Src: (insertelt:{ *:[v16f32] } v16f32:{ *:[v16f32] }:$src, f32:{ *:[f32] }:$val, (MOVRELOffset:{ *:[iPTR] } i32:{ *:[i32] }:$idx, (imm:{ *:[i32] }):$offset)) - Complexity = 12
56569 : // Dst: (SI_INDIRECT_DST_V16:{ *:[v16f32] } ?:{ *:[v16f32] }:$src, ?:{ *:[i32] }:$idx, (imm:{ *:[i32] }):$offset, ?:{ *:[f32] }:$val)
56570 : /*122377*/ 0, // EndSwitchType
56571 : /*122378*/ /*Scope*/ 68, /*->122447*/
56572 : /*122379*/ OPC_CheckChild2Integer, 0,
56573 : /*122381*/ OPC_SwitchType /*4 cases */, 14, MVT::v2f32,// ->122398
56574 : /*122384*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56575 : /*122386*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
56576 : /*122389*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56577 : MVT::v2f32, 3/*#Ops*/, 0, 1, 2,
56578 : // Src: (insertelt:{ *:[v2f32] } v2f32:{ *:[v2f32] }:$vec, f32:{ *:[f32] }:$elem, 0:{ *:[iPTR] }) - Complexity = 8
56579 : // Dst: (INSERT_SUBREG:{ *:[v2f32] } ?:{ *:[v2f32] }:$vec, ?:{ *:[f32] }:$elem, sub0:{ *:[i32] })
56580 : /*122398*/ /*SwitchType*/ 14, MVT::v4f32,// ->122414
56581 : /*122400*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56582 : /*122402*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
56583 : /*122405*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56584 : MVT::v4f32, 3/*#Ops*/, 0, 1, 2,
56585 : // Src: (insertelt:{ *:[v4f32] } v4f32:{ *:[v4f32] }:$vec, f32:{ *:[f32] }:$elem, 0:{ *:[iPTR] }) - Complexity = 8
56586 : // Dst: (INSERT_SUBREG:{ *:[v4f32] } ?:{ *:[v4f32] }:$vec, ?:{ *:[f32] }:$elem, sub0:{ *:[i32] })
56587 : /*122414*/ /*SwitchType*/ 14, MVT::v8f32,// ->122430
56588 : /*122416*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56589 : /*122418*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
56590 : /*122421*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56591 : MVT::v8f32, 3/*#Ops*/, 0, 1, 2,
56592 : // Src: (insertelt:{ *:[v8f32] } v8f32:{ *:[v8f32] }:$vec, f32:{ *:[f32] }:$elem, 0:{ *:[iPTR] }) - Complexity = 8
56593 : // Dst: (INSERT_SUBREG:{ *:[v8f32] } ?:{ *:[v8f32] }:$vec, ?:{ *:[f32] }:$elem, sub0:{ *:[i32] })
56594 : /*122430*/ /*SwitchType*/ 14, MVT::v16f32,// ->122446
56595 : /*122432*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56596 : /*122434*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
56597 : /*122437*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56598 : MVT::v16f32, 3/*#Ops*/, 0, 1, 2,
56599 : // Src: (insertelt:{ *:[v16f32] } v16f32:{ *:[v16f32] }:$vec, f32:{ *:[f32] }:$elem, 0:{ *:[iPTR] }) - Complexity = 8
56600 : // Dst: (INSERT_SUBREG:{ *:[v16f32] } ?:{ *:[v16f32] }:$vec, ?:{ *:[f32] }:$elem, sub0:{ *:[i32] })
56601 : /*122446*/ 0, // EndSwitchType
56602 : /*122447*/ /*Scope*/ 68, /*->122516*/
56603 : /*122448*/ OPC_CheckChild2Integer, 1,
56604 : /*122450*/ OPC_SwitchType /*4 cases */, 14, MVT::v2f32,// ->122467
56605 : /*122453*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56606 : /*122455*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
56607 : /*122458*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56608 : MVT::v2f32, 3/*#Ops*/, 0, 1, 2,
56609 : // Src: (insertelt:{ *:[v2f32] } v2f32:{ *:[v2f32] }:$vec, f32:{ *:[f32] }:$elem, 1:{ *:[iPTR] }) - Complexity = 8
56610 : // Dst: (INSERT_SUBREG:{ *:[v2f32] } ?:{ *:[v2f32] }:$vec, ?:{ *:[f32] }:$elem, sub1:{ *:[i32] })
56611 : /*122467*/ /*SwitchType*/ 14, MVT::v4f32,// ->122483
56612 : /*122469*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56613 : /*122471*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
56614 : /*122474*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56615 : MVT::v4f32, 3/*#Ops*/, 0, 1, 2,
56616 : // Src: (insertelt:{ *:[v4f32] } v4f32:{ *:[v4f32] }:$vec, f32:{ *:[f32] }:$elem, 1:{ *:[iPTR] }) - Complexity = 8
56617 : // Dst: (INSERT_SUBREG:{ *:[v4f32] } ?:{ *:[v4f32] }:$vec, ?:{ *:[f32] }:$elem, sub1:{ *:[i32] })
56618 : /*122483*/ /*SwitchType*/ 14, MVT::v8f32,// ->122499
56619 : /*122485*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56620 : /*122487*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
56621 : /*122490*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56622 : MVT::v8f32, 3/*#Ops*/, 0, 1, 2,
56623 : // Src: (insertelt:{ *:[v8f32] } v8f32:{ *:[v8f32] }:$vec, f32:{ *:[f32] }:$elem, 1:{ *:[iPTR] }) - Complexity = 8
56624 : // Dst: (INSERT_SUBREG:{ *:[v8f32] } ?:{ *:[v8f32] }:$vec, ?:{ *:[f32] }:$elem, sub1:{ *:[i32] })
56625 : /*122499*/ /*SwitchType*/ 14, MVT::v16f32,// ->122515
56626 : /*122501*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56627 : /*122503*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
56628 : /*122506*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56629 : MVT::v16f32, 3/*#Ops*/, 0, 1, 2,
56630 : // Src: (insertelt:{ *:[v16f32] } v16f32:{ *:[v16f32] }:$vec, f32:{ *:[f32] }:$elem, 1:{ *:[iPTR] }) - Complexity = 8
56631 : // Dst: (INSERT_SUBREG:{ *:[v16f32] } ?:{ *:[v16f32] }:$vec, ?:{ *:[f32] }:$elem, sub1:{ *:[i32] })
56632 : /*122515*/ 0, // EndSwitchType
56633 : /*122516*/ /*Scope*/ 68, /*->122585*/
56634 : /*122517*/ OPC_CheckChild2Integer, 2,
56635 : /*122519*/ OPC_SwitchType /*4 cases */, 14, MVT::v2f32,// ->122536
56636 : /*122522*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56637 : /*122524*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
56638 : /*122527*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56639 : MVT::v2f32, 3/*#Ops*/, 0, 1, 2,
56640 : // Src: (insertelt:{ *:[v2f32] } v2f32:{ *:[v2f32] }:$vec, f32:{ *:[f32] }:$elem, 2:{ *:[iPTR] }) - Complexity = 8
56641 : // Dst: (INSERT_SUBREG:{ *:[v2f32] } ?:{ *:[v2f32] }:$vec, ?:{ *:[f32] }:$elem, sub2:{ *:[i32] })
56642 : /*122536*/ /*SwitchType*/ 14, MVT::v4f32,// ->122552
56643 : /*122538*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56644 : /*122540*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
56645 : /*122543*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56646 : MVT::v4f32, 3/*#Ops*/, 0, 1, 2,
56647 : // Src: (insertelt:{ *:[v4f32] } v4f32:{ *:[v4f32] }:$vec, f32:{ *:[f32] }:$elem, 2:{ *:[iPTR] }) - Complexity = 8
56648 : // Dst: (INSERT_SUBREG:{ *:[v4f32] } ?:{ *:[v4f32] }:$vec, ?:{ *:[f32] }:$elem, sub2:{ *:[i32] })
56649 : /*122552*/ /*SwitchType*/ 14, MVT::v8f32,// ->122568
56650 : /*122554*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56651 : /*122556*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
56652 : /*122559*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56653 : MVT::v8f32, 3/*#Ops*/, 0, 1, 2,
56654 : // Src: (insertelt:{ *:[v8f32] } v8f32:{ *:[v8f32] }:$vec, f32:{ *:[f32] }:$elem, 2:{ *:[iPTR] }) - Complexity = 8
56655 : // Dst: (INSERT_SUBREG:{ *:[v8f32] } ?:{ *:[v8f32] }:$vec, ?:{ *:[f32] }:$elem, sub2:{ *:[i32] })
56656 : /*122568*/ /*SwitchType*/ 14, MVT::v16f32,// ->122584
56657 : /*122570*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56658 : /*122572*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub2,
56659 : /*122575*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56660 : MVT::v16f32, 3/*#Ops*/, 0, 1, 2,
56661 : // Src: (insertelt:{ *:[v16f32] } v16f32:{ *:[v16f32] }:$vec, f32:{ *:[f32] }:$elem, 2:{ *:[iPTR] }) - Complexity = 8
56662 : // Dst: (INSERT_SUBREG:{ *:[v16f32] } ?:{ *:[v16f32] }:$vec, ?:{ *:[f32] }:$elem, sub2:{ *:[i32] })
56663 : /*122584*/ 0, // EndSwitchType
56664 : /*122585*/ /*Scope*/ 52, /*->122638*/
56665 : /*122586*/ OPC_CheckChild2Integer, 3,
56666 : /*122588*/ OPC_SwitchType /*3 cases */, 14, MVT::v4f32,// ->122605
56667 : /*122591*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56668 : /*122593*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub3,
56669 : /*122596*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56670 : MVT::v4f32, 3/*#Ops*/, 0, 1, 2,
56671 : // Src: (insertelt:{ *:[v4f32] } v4f32:{ *:[v4f32] }:$vec, f32:{ *:[f32] }:$elem, 3:{ *:[iPTR] }) - Complexity = 8
56672 : // Dst: (INSERT_SUBREG:{ *:[v4f32] } ?:{ *:[v4f32] }:$vec, ?:{ *:[f32] }:$elem, sub3:{ *:[i32] })
56673 : /*122605*/ /*SwitchType*/ 14, MVT::v8f32,// ->122621
56674 : /*122607*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56675 : /*122609*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub3,
56676 : /*122612*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56677 : MVT::v8f32, 3/*#Ops*/, 0, 1, 2,
56678 : // Src: (insertelt:{ *:[v8f32] } v8f32:{ *:[v8f32] }:$vec, f32:{ *:[f32] }:$elem, 3:{ *:[iPTR] }) - Complexity = 8
56679 : // Dst: (INSERT_SUBREG:{ *:[v8f32] } ?:{ *:[v8f32] }:$vec, ?:{ *:[f32] }:$elem, sub3:{ *:[i32] })
56680 : /*122621*/ /*SwitchType*/ 14, MVT::v16f32,// ->122637
56681 : /*122623*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56682 : /*122625*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub3,
56683 : /*122628*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56684 : MVT::v16f32, 3/*#Ops*/, 0, 1, 2,
56685 : // Src: (insertelt:{ *:[v16f32] } v16f32:{ *:[v16f32] }:$vec, f32:{ *:[f32] }:$elem, 3:{ *:[iPTR] }) - Complexity = 8
56686 : // Dst: (INSERT_SUBREG:{ *:[v16f32] } ?:{ *:[v16f32] }:$vec, ?:{ *:[f32] }:$elem, sub3:{ *:[i32] })
56687 : /*122637*/ 0, // EndSwitchType
56688 : /*122638*/ /*Scope*/ 36, /*->122675*/
56689 : /*122639*/ OPC_CheckChild2Integer, 4,
56690 : /*122641*/ OPC_SwitchType /*2 cases */, 14, MVT::v8f32,// ->122658
56691 : /*122644*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56692 : /*122646*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub4,
56693 : /*122649*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56694 : MVT::v8f32, 3/*#Ops*/, 0, 1, 2,
56695 : // Src: (insertelt:{ *:[v8f32] } v8f32:{ *:[v8f32] }:$vec, f32:{ *:[f32] }:$elem, 4:{ *:[iPTR] }) - Complexity = 8
56696 : // Dst: (INSERT_SUBREG:{ *:[v8f32] } ?:{ *:[v8f32] }:$vec, ?:{ *:[f32] }:$elem, sub4:{ *:[i32] })
56697 : /*122658*/ /*SwitchType*/ 14, MVT::v16f32,// ->122674
56698 : /*122660*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56699 : /*122662*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub4,
56700 : /*122665*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56701 : MVT::v16f32, 3/*#Ops*/, 0, 1, 2,
56702 : // Src: (insertelt:{ *:[v16f32] } v16f32:{ *:[v16f32] }:$vec, f32:{ *:[f32] }:$elem, 4:{ *:[iPTR] }) - Complexity = 8
56703 : // Dst: (INSERT_SUBREG:{ *:[v16f32] } ?:{ *:[v16f32] }:$vec, ?:{ *:[f32] }:$elem, sub4:{ *:[i32] })
56704 : /*122674*/ 0, // EndSwitchType
56705 : /*122675*/ /*Scope*/ 36, /*->122712*/
56706 : /*122676*/ OPC_CheckChild2Integer, 5,
56707 : /*122678*/ OPC_SwitchType /*2 cases */, 14, MVT::v8f32,// ->122695
56708 : /*122681*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56709 : /*122683*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub5,
56710 : /*122686*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56711 : MVT::v8f32, 3/*#Ops*/, 0, 1, 2,
56712 : // Src: (insertelt:{ *:[v8f32] } v8f32:{ *:[v8f32] }:$vec, f32:{ *:[f32] }:$elem, 5:{ *:[iPTR] }) - Complexity = 8
56713 : // Dst: (INSERT_SUBREG:{ *:[v8f32] } ?:{ *:[v8f32] }:$vec, ?:{ *:[f32] }:$elem, sub5:{ *:[i32] })
56714 : /*122695*/ /*SwitchType*/ 14, MVT::v16f32,// ->122711
56715 : /*122697*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56716 : /*122699*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub5,
56717 : /*122702*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56718 : MVT::v16f32, 3/*#Ops*/, 0, 1, 2,
56719 : // Src: (insertelt:{ *:[v16f32] } v16f32:{ *:[v16f32] }:$vec, f32:{ *:[f32] }:$elem, 5:{ *:[iPTR] }) - Complexity = 8
56720 : // Dst: (INSERT_SUBREG:{ *:[v16f32] } ?:{ *:[v16f32] }:$vec, ?:{ *:[f32] }:$elem, sub5:{ *:[i32] })
56721 : /*122711*/ 0, // EndSwitchType
56722 : /*122712*/ /*Scope*/ 36, /*->122749*/
56723 : /*122713*/ OPC_CheckChild2Integer, 6,
56724 : /*122715*/ OPC_SwitchType /*2 cases */, 14, MVT::v8f32,// ->122732
56725 : /*122718*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56726 : /*122720*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub6,
56727 : /*122723*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56728 : MVT::v8f32, 3/*#Ops*/, 0, 1, 2,
56729 : // Src: (insertelt:{ *:[v8f32] } v8f32:{ *:[v8f32] }:$vec, f32:{ *:[f32] }:$elem, 6:{ *:[iPTR] }) - Complexity = 8
56730 : // Dst: (INSERT_SUBREG:{ *:[v8f32] } ?:{ *:[v8f32] }:$vec, ?:{ *:[f32] }:$elem, sub6:{ *:[i32] })
56731 : /*122732*/ /*SwitchType*/ 14, MVT::v16f32,// ->122748
56732 : /*122734*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56733 : /*122736*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub6,
56734 : /*122739*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56735 : MVT::v16f32, 3/*#Ops*/, 0, 1, 2,
56736 : // Src: (insertelt:{ *:[v16f32] } v16f32:{ *:[v16f32] }:$vec, f32:{ *:[f32] }:$elem, 6:{ *:[iPTR] }) - Complexity = 8
56737 : // Dst: (INSERT_SUBREG:{ *:[v16f32] } ?:{ *:[v16f32] }:$vec, ?:{ *:[f32] }:$elem, sub6:{ *:[i32] })
56738 : /*122748*/ 0, // EndSwitchType
56739 : /*122749*/ /*Scope*/ 36, /*->122786*/
56740 : /*122750*/ OPC_CheckChild2Integer, 7,
56741 : /*122752*/ OPC_SwitchType /*2 cases */, 14, MVT::v8f32,// ->122769
56742 : /*122755*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56743 : /*122757*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub7,
56744 : /*122760*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56745 : MVT::v8f32, 3/*#Ops*/, 0, 1, 2,
56746 : // Src: (insertelt:{ *:[v8f32] } v8f32:{ *:[v8f32] }:$vec, f32:{ *:[f32] }:$elem, 7:{ *:[iPTR] }) - Complexity = 8
56747 : // Dst: (INSERT_SUBREG:{ *:[v8f32] } ?:{ *:[v8f32] }:$vec, ?:{ *:[f32] }:$elem, sub7:{ *:[i32] })
56748 : /*122769*/ /*SwitchType*/ 14, MVT::v16f32,// ->122785
56749 : /*122771*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56750 : /*122773*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub7,
56751 : /*122776*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56752 : MVT::v16f32, 3/*#Ops*/, 0, 1, 2,
56753 : // Src: (insertelt:{ *:[v16f32] } v16f32:{ *:[v16f32] }:$vec, f32:{ *:[f32] }:$elem, 7:{ *:[iPTR] }) - Complexity = 8
56754 : // Dst: (INSERT_SUBREG:{ *:[v16f32] } ?:{ *:[v16f32] }:$vec, ?:{ *:[f32] }:$elem, sub7:{ *:[i32] })
56755 : /*122785*/ 0, // EndSwitchType
56756 : /*122786*/ /*Scope*/ 18, /*->122805*/
56757 : /*122787*/ OPC_CheckChild2Integer, 8,
56758 : /*122789*/ OPC_CheckType, MVT::v16f32,
56759 : /*122791*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56760 : /*122793*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub8,
56761 : /*122796*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56762 : MVT::v16f32, 3/*#Ops*/, 0, 1, 2,
56763 : // Src: (insertelt:{ *:[v16f32] } v16f32:{ *:[v16f32] }:$vec, f32:{ *:[f32] }:$elem, 8:{ *:[iPTR] }) - Complexity = 8
56764 : // Dst: (INSERT_SUBREG:{ *:[v16f32] } ?:{ *:[v16f32] }:$vec, ?:{ *:[f32] }:$elem, sub8:{ *:[i32] })
56765 : /*122805*/ /*Scope*/ 18, /*->122824*/
56766 : /*122806*/ OPC_CheckChild2Integer, 9,
56767 : /*122808*/ OPC_CheckType, MVT::v16f32,
56768 : /*122810*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56769 : /*122812*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub9,
56770 : /*122815*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56771 : MVT::v16f32, 3/*#Ops*/, 0, 1, 2,
56772 : // Src: (insertelt:{ *:[v16f32] } v16f32:{ *:[v16f32] }:$vec, f32:{ *:[f32] }:$elem, 9:{ *:[iPTR] }) - Complexity = 8
56773 : // Dst: (INSERT_SUBREG:{ *:[v16f32] } ?:{ *:[v16f32] }:$vec, ?:{ *:[f32] }:$elem, sub9:{ *:[i32] })
56774 : /*122824*/ /*Scope*/ 18, /*->122843*/
56775 : /*122825*/ OPC_CheckChild2Integer, 10,
56776 : /*122827*/ OPC_CheckType, MVT::v16f32,
56777 : /*122829*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56778 : /*122831*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub10,
56779 : /*122834*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56780 : MVT::v16f32, 3/*#Ops*/, 0, 1, 2,
56781 : // Src: (insertelt:{ *:[v16f32] } v16f32:{ *:[v16f32] }:$vec, f32:{ *:[f32] }:$elem, 10:{ *:[iPTR] }) - Complexity = 8
56782 : // Dst: (INSERT_SUBREG:{ *:[v16f32] } ?:{ *:[v16f32] }:$vec, ?:{ *:[f32] }:$elem, sub10:{ *:[i32] })
56783 : /*122843*/ /*Scope*/ 18, /*->122862*/
56784 : /*122844*/ OPC_CheckChild2Integer, 11,
56785 : /*122846*/ OPC_CheckType, MVT::v16f32,
56786 : /*122848*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56787 : /*122850*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub11,
56788 : /*122853*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56789 : MVT::v16f32, 3/*#Ops*/, 0, 1, 2,
56790 : // Src: (insertelt:{ *:[v16f32] } v16f32:{ *:[v16f32] }:$vec, f32:{ *:[f32] }:$elem, 11:{ *:[iPTR] }) - Complexity = 8
56791 : // Dst: (INSERT_SUBREG:{ *:[v16f32] } ?:{ *:[v16f32] }:$vec, ?:{ *:[f32] }:$elem, sub11:{ *:[i32] })
56792 : /*122862*/ /*Scope*/ 18, /*->122881*/
56793 : /*122863*/ OPC_CheckChild2Integer, 12,
56794 : /*122865*/ OPC_CheckType, MVT::v16f32,
56795 : /*122867*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56796 : /*122869*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub12,
56797 : /*122872*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56798 : MVT::v16f32, 3/*#Ops*/, 0, 1, 2,
56799 : // Src: (insertelt:{ *:[v16f32] } v16f32:{ *:[v16f32] }:$vec, f32:{ *:[f32] }:$elem, 12:{ *:[iPTR] }) - Complexity = 8
56800 : // Dst: (INSERT_SUBREG:{ *:[v16f32] } ?:{ *:[v16f32] }:$vec, ?:{ *:[f32] }:$elem, sub12:{ *:[i32] })
56801 : /*122881*/ /*Scope*/ 18, /*->122900*/
56802 : /*122882*/ OPC_CheckChild2Integer, 13,
56803 : /*122884*/ OPC_CheckType, MVT::v16f32,
56804 : /*122886*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56805 : /*122888*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub13,
56806 : /*122891*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56807 : MVT::v16f32, 3/*#Ops*/, 0, 1, 2,
56808 : // Src: (insertelt:{ *:[v16f32] } v16f32:{ *:[v16f32] }:$vec, f32:{ *:[f32] }:$elem, 13:{ *:[iPTR] }) - Complexity = 8
56809 : // Dst: (INSERT_SUBREG:{ *:[v16f32] } ?:{ *:[v16f32] }:$vec, ?:{ *:[f32] }:$elem, sub13:{ *:[i32] })
56810 : /*122900*/ /*Scope*/ 18, /*->122919*/
56811 : /*122901*/ OPC_CheckChild2Integer, 14,
56812 : /*122903*/ OPC_CheckType, MVT::v16f32,
56813 : /*122905*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56814 : /*122907*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub14,
56815 : /*122910*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56816 : MVT::v16f32, 3/*#Ops*/, 0, 1, 2,
56817 : // Src: (insertelt:{ *:[v16f32] } v16f32:{ *:[v16f32] }:$vec, f32:{ *:[f32] }:$elem, 14:{ *:[iPTR] }) - Complexity = 8
56818 : // Dst: (INSERT_SUBREG:{ *:[v16f32] } ?:{ *:[v16f32] }:$vec, ?:{ *:[f32] }:$elem, sub14:{ *:[i32] })
56819 : /*122919*/ /*Scope*/ 18, /*->122938*/
56820 : /*122920*/ OPC_CheckChild2Integer, 15,
56821 : /*122922*/ OPC_CheckType, MVT::v16f32,
56822 : /*122924*/ OPC_CheckPatternPredicate, 25, // (true) && (true)
56823 : /*122926*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub15,
56824 : /*122929*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56825 : MVT::v16f32, 3/*#Ops*/, 0, 1, 2,
56826 : // Src: (insertelt:{ *:[v16f32] } v16f32:{ *:[v16f32] }:$vec, f32:{ *:[f32] }:$elem, 15:{ *:[iPTR] }) - Complexity = 8
56827 : // Dst: (INSERT_SUBREG:{ *:[v16f32] } ?:{ *:[v16f32] }:$vec, ?:{ *:[f32] }:$elem, sub15:{ *:[i32] })
56828 : /*122938*/ 0, /*End of Scope*/
56829 : /*122939*/ /*SwitchOpcode*/ 69, TARGET_VAL(ISD::EXTRACT_SUBVECTOR),// ->123011
56830 : /*122942*/ OPC_RecordChild0, // #0 = $vec
56831 : /*122943*/ OPC_Scope, 32, /*->122977*/ // 2 children in Scope
56832 : /*122945*/ OPC_CheckChild1Integer, 0,
56833 : /*122947*/ OPC_CheckChild1Type, MVT::i32,
56834 : /*122949*/ OPC_SwitchType /*2 cases */, 11, MVT::v2i16,// ->122963
56835 : /*122952*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
56836 : /*122955*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
56837 : MVT::v2i16, 2/*#Ops*/, 0, 1,
56838 : // Src: (extract_subvector:{ *:[v2i16] } v4i16:{ *:[v4i16] }:$vec, 0:{ *:[i32] }) - Complexity = 8
56839 : // Dst: (EXTRACT_SUBREG:{ *:[v2i16] } v4i16:{ *:[v4i16] }:$vec, sub0:{ *:[i32] })
56840 : /*122963*/ /*SwitchType*/ 11, MVT::v2f16,// ->122976
56841 : /*122965*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
56842 : /*122968*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
56843 : MVT::v2f16, 2/*#Ops*/, 0, 1,
56844 : // Src: (extract_subvector:{ *:[v2f16] } v4f16:{ *:[v4f16] }:$vec, 0:{ *:[i32] }) - Complexity = 8
56845 : // Dst: (EXTRACT_SUBREG:{ *:[v2f16] } v4f16:{ *:[v4f16] }:$vec, sub0:{ *:[i32] })
56846 : /*122976*/ 0, // EndSwitchType
56847 : /*122977*/ /*Scope*/ 32, /*->123010*/
56848 : /*122978*/ OPC_CheckChild1Integer, 2,
56849 : /*122980*/ OPC_CheckChild1Type, MVT::i32,
56850 : /*122982*/ OPC_SwitchType /*2 cases */, 11, MVT::v2i16,// ->122996
56851 : /*122985*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
56852 : /*122988*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
56853 : MVT::v2i16, 2/*#Ops*/, 0, 1,
56854 : // Src: (extract_subvector:{ *:[v2i16] } v4i16:{ *:[v4i16] }:$vec, 2:{ *:[i32] }) - Complexity = 8
56855 : // Dst: (EXTRACT_SUBREG:{ *:[v2i16] } v4i16:{ *:[v4i16] }:$vec, sub1:{ *:[i32] })
56856 : /*122996*/ /*SwitchType*/ 11, MVT::v2f16,// ->123009
56857 : /*122998*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub1,
56858 : /*123001*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::EXTRACT_SUBREG), 0,
56859 : MVT::v2f16, 2/*#Ops*/, 0, 1,
56860 : // Src: (extract_subvector:{ *:[v2f16] } v4f16:{ *:[v4f16] }:$vec, 2:{ *:[i32] }) - Complexity = 8
56861 : // Dst: (EXTRACT_SUBREG:{ *:[v2f16] } v4f16:{ *:[v4f16] }:$vec, sub1:{ *:[i32] })
56862 : /*123009*/ 0, // EndSwitchType
56863 : /*123010*/ 0, /*End of Scope*/
56864 : /*123011*/ /*SwitchOpcode*/ 51, TARGET_VAL(ISD::SCALAR_TO_VECTOR),// ->123065
56865 : /*123014*/ OPC_RecordChild0, // #0 = $src0
56866 : /*123015*/ OPC_SwitchType /*2 cases */, 22, MVT::v4i16,// ->123040
56867 : /*123018*/ OPC_CheckChild0Type, MVT::i16,
56868 : /*123020*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
56869 : /*123022*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
56870 : MVT::v4i16, 0/*#Ops*/, // Results = #1
56871 : /*123028*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
56872 : /*123031*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56873 : MVT::v4i16, 3/*#Ops*/, 1, 0, 2,
56874 : // Src: (scalar_to_vector:{ *:[v4i16] } i16:{ *:[i16] }:$src0) - Complexity = 3
56875 : // Dst: (INSERT_SUBREG:{ *:[v4i16] } (IMPLICIT_DEF:{ *:[v4i16] }), ?:{ *:[i16] }:$src0, sub0:{ *:[i32] })
56876 : /*123040*/ /*SwitchType*/ 22, MVT::v4f16,// ->123064
56877 : /*123042*/ OPC_CheckChild0Type, MVT::f16,
56878 : /*123044*/ OPC_CheckPatternPredicate, 1, // (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
56879 : /*123046*/ OPC_EmitNode1, TARGET_VAL(TargetOpcode::IMPLICIT_DEF), 0,
56880 : MVT::v4f16, 0/*#Ops*/, // Results = #1
56881 : /*123052*/ OPC_EmitInteger, MVT::i32, AMDGPU::sub0,
56882 : /*123055*/ OPC_MorphNodeTo1, TARGET_VAL(TargetOpcode::INSERT_SUBREG), 0,
56883 : MVT::v4f16, 3/*#Ops*/, 1, 0, 2,
56884 : // Src: (scalar_to_vector:{ *:[v4f16] } f16:{ *:[f16] }:$src0) - Complexity = 3
56885 : // Dst: (INSERT_SUBREG:{ *:[v4f16] } (IMPLICIT_DEF:{ *:[v4f16] }), ?:{ *:[f16] }:$src0, sub0:{ *:[i32] })
56886 : /*123064*/ 0, // EndSwitchType
56887 : /*123065*/ /*SwitchOpcode*/ 25, TARGET_VAL(AMDGPUISD::CVT_PKNORM_I16_F32),// ->123093
56888 : /*123068*/ OPC_RecordChild0, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp
56889 : /*123069*/ OPC_CheckChild0Type, MVT::f32,
56890 : /*123071*/ OPC_RecordChild1, // #1 = $VOP3Mods:src1:src1_modifiers
56891 : /*123072*/ OPC_CheckType, MVT::v2i16,
56892 : /*123074*/ OPC_CheckPatternPredicate, 15, // (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
56893 : /*123076*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
56894 : /*123079*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
56895 : /*123082*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_PKNORM_I16_F32_e64), 0,
56896 : MVT::v2i16, 5/*#Ops*/, 3, 2, 7, 6, 4,
56897 : // Src: (AMDGPUpknorm_i16_f32:{ *:[v2i16] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers)) - Complexity = -973
56898 : // Dst: (V_CVT_PKNORM_I16_F32_e64:{ *:[v2i16] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
56899 : /*123093*/ /*SwitchOpcode*/ 25, TARGET_VAL(AMDGPUISD::CVT_PKNORM_U16_F32),// ->123121
56900 : /*123096*/ OPC_RecordChild0, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp
56901 : /*123097*/ OPC_CheckChild0Type, MVT::f32,
56902 : /*123099*/ OPC_RecordChild1, // #1 = $VOP3Mods:src1:src1_modifiers
56903 : /*123100*/ OPC_CheckType, MVT::v2i16,
56904 : /*123102*/ OPC_CheckPatternPredicate, 15, // (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
56905 : /*123104*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
56906 : /*123107*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
56907 : /*123110*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_PKNORM_U16_F32_e64), 0,
56908 : MVT::v2i16, 5/*#Ops*/, 3, 2, 7, 6, 4,
56909 : // Src: (AMDGPUpknorm_u16_f32:{ *:[v2i16] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers)) - Complexity = -973
56910 : // Dst: (V_CVT_PKNORM_U16_F32_e64:{ *:[v2i16] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp)
56911 : /*123121*/ /*SwitchOpcode*/ 16, TARGET_VAL(AMDGPUISD::CVT_PK_U16_U32),// ->123140
56912 : /*123124*/ OPC_RecordChild0, // #0 = $src0
56913 : /*123125*/ OPC_CheckChild0Type, MVT::i32,
56914 : /*123127*/ OPC_RecordChild1, // #1 = $src1
56915 : /*123128*/ OPC_CheckType, MVT::v2i16,
56916 : /*123130*/ OPC_CheckPatternPredicate, 15, // (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
56917 : /*123132*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_PK_U16_U32_e64), 0,
56918 : MVT::v2i16, 2/*#Ops*/, 0, 1,
56919 : // Src: (AMDGPUpk_u16_u32:{ *:[v2i16] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1) - Complexity = -997
56920 : // Dst: (V_CVT_PK_U16_U32_e64:{ *:[v2i16] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
56921 : /*123140*/ /*SwitchOpcode*/ 16, TARGET_VAL(AMDGPUISD::CVT_PK_I16_I32),// ->123159
56922 : /*123143*/ OPC_RecordChild0, // #0 = $src0
56923 : /*123144*/ OPC_CheckChild0Type, MVT::i32,
56924 : /*123146*/ OPC_RecordChild1, // #1 = $src1
56925 : /*123147*/ OPC_CheckType, MVT::v2i16,
56926 : /*123149*/ OPC_CheckPatternPredicate, 15, // (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
56927 : /*123151*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_PK_I16_I32_e64), 0,
56928 : MVT::v2i16, 2/*#Ops*/, 0, 1,
56929 : // Src: (AMDGPUpk_i16_i32:{ *:[v2i16] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1) - Complexity = -997
56930 : // Dst: (V_CVT_PK_I16_I32_e64:{ *:[v2i16] } i32:{ *:[i32] }:$src0, i32:{ *:[i32] }:$src1)
56931 : /*123159*/ /*SwitchOpcode*/ 26, TARGET_VAL(AMDGPUISD::CVT_PKRTZ_F16_F32),// ->123188
56932 : /*123162*/ OPC_RecordChild0, // #0 = $VOP3Mods0:src0:src0_modifiers:clamp:omod
56933 : /*123163*/ OPC_CheckChild0Type, MVT::f32,
56934 : /*123165*/ OPC_RecordChild1, // #1 = $VOP3Mods:src1:src1_modifiers
56935 : /*123166*/ OPC_CheckType, MVT::v2f16,
56936 : /*123168*/ OPC_CheckPatternPredicate, 15, // (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS)
56937 : /*123170*/ OPC_CheckComplexPat, /*CP*/15, /*#*/0, // SelectVOP3Mods0:$ #2 #3 #4 #5
56938 : /*123173*/ OPC_CheckComplexPat, /*CP*/16, /*#*/1, // SelectVOP3Mods:$ #6 #7
56939 : /*123176*/ OPC_MorphNodeTo1, TARGET_VAL(AMDGPU::V_CVT_PKRTZ_F16_F32_e64), 0,
56940 : MVT::v2f16, 6/*#Ops*/, 3, 2, 7, 6, 4, 5,
56941 : // Src: (AMDGPUpkrtz_f16_f32:{ *:[v2f16] } (VOP3Mods0:{ *:[f32] } f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src0_modifiers, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod), (VOP3Mods:{ *:[f32] } f32:{ *:[f32] }:$src1, i32:{ *:[i32] }:$src1_modifiers)) - Complexity = -973
56942 : // Dst: (V_CVT_PKRTZ_F16_F32_e64:{ *:[v2f16] } i32:{ *:[i32] }:$src0_modifiers, f32:{ *:[f32] }:$src0, i32:{ *:[i32] }:$src1_modifiers, f32:{ *:[f32] }:$src1, i1:{ *:[i1] }:$clamp, i32:{ *:[i32] }:$omod)
56943 : /*123188*/ 0, // EndSwitchOpcode
56944 : 0
56945 : }; // Total Array size is 123190 bytes
56946 :
56947 : // Opcode Histogram:
56948 : // #OPC_Scope = 1104
56949 : // #OPC_RecordNode = 172
56950 : // #OPC_RecordChild = 2299
56951 : // #OPC_RecordMemRef = 61
56952 : // #OPC_CaptureGlueInput = 70
56953 : // #OPC_MoveChild = 4202
56954 : // #OPC_MoveParent = 6593
56955 : // #OPC_CheckSame = 0
56956 : // #OPC_CheckChildSame = 2029
56957 : // #OPC_CheckPatternPredicate = 2148
56958 : // #OPC_CheckPredicate = 3505
56959 : // #OPC_CheckOpcode = 2966
56960 : // #OPC_SwitchOpcode = 35
56961 : // #OPC_CheckType = 1307
56962 : // #OPC_SwitchType = 248
56963 : // #OPC_CheckChildType = 1687
56964 : // #OPC_CheckInteger = 144
56965 : // #OPC_CheckChildInteger = 1763
56966 : // #OPC_CheckCondCode = 2
56967 : // #OPC_CheckValueType = 594
56968 : // #OPC_CheckComplexPat = 1144
56969 : // #OPC_CheckAndImm = 469
56970 : // #OPC_CheckOrImm = 0
56971 : // #OPC_CheckFoldableChainNode = 8
56972 : // #OPC_EmitInteger = 5661
56973 : // #OPC_EmitStringInteger = 834
56974 : // #OPC_EmitRegister = 0
56975 : // #OPC_EmitConvertToTarget = 23
56976 : // #OPC_EmitMergeInputChains = 850
56977 : // #OPC_EmitCopyToReg = 2
56978 : // #OPC_EmitNode = 591
56979 : // #OPC_EmitNodeXForm = 1247
56980 : // #OPC_CompleteMatch = 63
56981 : // #OPC_MorphNodeTo = 2580
56982 :
56983 : #undef TARGET_VAL
56984 535154 : SelectCodeCommon(N, MatcherTable,sizeof(MatcherTable));
56985 : }
56986 : #endif // GET_DAGISEL_BODY
56987 :
56988 : #ifdef GET_DAGISEL_DECL
56989 : bool CheckPatternPredicate(unsigned PredNo) const override;
56990 : #endif
56991 : #if defined(GET_DAGISEL_BODY) || DAGISEL_INLINE
56992 471831 : bool DAGISEL_CLASS_COLONCOLON CheckPatternPredicate(unsigned PredNo) const
56993 : #if DAGISEL_INLINE
56994 : override
56995 : #endif
56996 : {
56997 471831 : switch (PredNo) {
56998 0 : default: llvm_unreachable("Invalid predicate in table?");
56999 122 : case 0: return (Subtarget->hasDLInsts()) && (true);
57000 341824 : case 1: return (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS);
57001 4518 : case 2: return (Subtarget->has16BitInsts());
57002 1078 : case 3: return (Subtarget->hasAddNoCarry()) && (true);
57003 71 : case 4: return (true) && (Subtarget->getGeneration() ==AMDGPUSubtarget::SEA_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS);
57004 274 : case 5: return (true) && (Subtarget->getGeneration() == AMDGPUSubtarget::SOUTHERN_ISLANDS ||Subtarget->getGeneration() == AMDGPUSubtarget::SEA_ISLANDS);
57005 1019 : case 6: return (Subtarget->has16BitInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS);
57006 22082 : case 7: return (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS);
57007 5966 : case 8: return (!Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS);
57008 11803 : case 9: return (Subtarget->hasFlatGlobalInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS);
57009 9668 : case 10: return (Subtarget->hasFlatAddressSpace()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS);
57010 1108 : case 11: return (Subtarget->ldsRequiresM0Init()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SEA_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS);
57011 520 : case 12: return (Subtarget->d16PreservesUnusedBits()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS);
57012 6658 : case 13: return (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::VOLCANIC_ISLANDS);
57013 26 : case 14: return (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::VOLCANIC_ISLANDS);
57014 6372 : case 15: return (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS);
57015 60 : case 16: return (Subtarget->hasUnpackedD16VMem()) && (true);
57016 72 : case 17: return (!Subtarget->hasUnpackedD16VMem()) && (true);
57017 439 : case 18: return (Subtarget->getGeneration() == AMDGPUSubtarget::SOUTHERN_ISLANDS ||Subtarget->getGeneration() == AMDGPUSubtarget::SEA_ISLANDS);
57018 711 : case 19: return (Subtarget->getGeneration() >= AMDGPUSubtarget::VOLCANIC_ISLANDS);
57019 675 : case 20: return (Subtarget->hasFlatAddressSpace()) && (true);
57020 98 : case 21: return (Subtarget->hasFlatGlobalInsts()) && (true);
57021 7 : case 22: return (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SEA_ISLANDS);
57022 139 : case 23: return (true) && (Subtarget->getGeneration() == AMDGPUSubtarget::SOUTHERN_ISLANDS);
57023 9 : case 24: return (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9);
57024 : case 25: return (true) && (true);
57025 6 : case 26: return (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS) && (Subtarget->getGeneration() == AMDGPUSubtarget::SOUTHERN_ISLANDS ||Subtarget->getGeneration() == AMDGPUSubtarget::SEA_ISLANDS);
57026 0 : case 27: return (EnableLateStructurizeCFG) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS);
57027 359 : case 28: return (Subtarget->hasDLInsts()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS);
57028 63 : case 29: return (Subtarget->hasMadMixInsts()) && (true);
57029 0 : case 30: return (Subtarget->hasFmaMixInsts()) && (true);
57030 21 : case 31: return (Subtarget->has16BitInsts()) && (true);
57031 44 : case 32: return (true) && (TM.Options.UnsafeFPMath) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS);
57032 101 : case 33: return (!Subtarget->hasFP16Denormals()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS);
57033 106 : case 34: return (!Subtarget->hasFP32Denormals()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS);
57034 64 : case 35: return (Subtarget->hasFP16Denormals()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS);
57035 15 : case 36: return (Subtarget->hasFP32Denormals()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS);
57036 18 : case 37: return (!Subtarget->hasFP64Denormals()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS);
57037 17 : case 38: return (Subtarget->hasFP64Denormals()) && (true) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS);
57038 21 : case 39: return (Subtarget->hasFP16Denormals()) && (Subtarget->hasVOP3PInsts()) && (true);
57039 332 : case 40: return (Subtarget->hasVOP3PInsts()) && (true);
57040 215 : case 41: return (true) && (Subtarget->getLDSBankCount() == 32) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS);
57041 34 : case 42: return (true) && (Subtarget->getLDSBankCount() == 16) && (Subtarget->getGeneration() >= AMDGPUSubtarget::SOUTHERN_ISLANDS);
57042 10 : case 43: return (Subtarget->has16BitInsts()) && (Subtarget->getGeneration() ==AMDGPUSubtarget::VOLCANIC_ISLANDS);
57043 1 : case 44: return (Subtarget->has16BitInsts()) && (Subtarget->getGeneration() >= AMDGPUSubtarget::GFX9);
57044 : }
57045 : }
57046 : #endif // GET_DAGISEL_BODY
57047 :
57048 : #ifdef GET_DAGISEL_DECL
57049 : bool CheckNodePredicate(SDNode *Node, unsigned PredNo) const override;
57050 : #endif
57051 : #if defined(GET_DAGISEL_BODY) || DAGISEL_INLINE
57052 4143163 : bool DAGISEL_CLASS_COLONCOLON CheckNodePredicate(SDNode *Node, unsigned PredNo) const
57053 : #if DAGISEL_INLINE
57054 : override
57055 : #endif
57056 : {
57057 4143163 : switch (PredNo) {
57058 0 : default: llvm_unreachable("Invalid predicate in table?");
57059 2004 : case 0: {
57060 : // Predicate_NonACAMDGPUmul_i24_oneuse
57061 : // Predicate_add_oneuse
57062 : // Predicate_NonACAdd_oneuse
57063 : // Predicate_NonACAMDGPUmul_u24_oneuse
57064 : // Predicate_AMDGPUmul_u24_oneuse
57065 : // Predicate_AMDGPUmul_i24_oneuse
57066 : // Predicate_select_oneuse
57067 : // Predicate_sub_oneuse
57068 : // Predicate_shl_oneuse
57069 : // Predicate_xor_oneuse
57070 : // Predicate_srl_oneuse
57071 : // Predicate_smin_oneuse
57072 : // Predicate_smax_oneuse
57073 : // Predicate_umin_oneuse
57074 : // Predicate_umax_oneuse
57075 : // Predicate_fminnum_oneuse
57076 : // Predicate_fmaxnum_oneuse
57077 : // Predicate_and_oneuse
57078 : // Predicate_or_oneuse
57079 : SDNode *N = Node;
57080 : return N->hasOneUse();
57081 : }
57082 9746 : case 1: {
57083 : // Predicate_anonymous_4034
57084 : // Predicate_anonymous_2700
57085 : // Predicate_anonymous_2680
57086 : // Predicate_anonymous_2686
57087 : // Predicate_anonymous_2624
57088 : // Predicate_anonymous_2692
57089 : // Predicate_anonymous_2630
57090 : // Predicate_anonymous_2604
57091 : // Predicate_anonymous_2616
57092 : // Predicate_anonymous_2636
57093 : // Predicate_anonymous_2704
57094 : // Predicate_anonymous_2716
57095 : // Predicate_anonymous_2720
57096 : // Predicate_anonymous_2598
57097 : // Predicate_anonymous_2610
57098 : // Predicate_anonymous_2569
57099 : // Predicate_anonymous_2575
57100 : // Predicate_anonymous_2581
57101 : // Predicate_anonymous_2587
57102 : SDNode *N = Node;
57103 9746 : return N->isDivergent();
57104 : }
57105 : case 2: {
57106 : // Predicate_NegSubInlineConst16
57107 : // Predicate_NegSubInlineConst32
57108 9426 : int64_t Imm = cast<ConstantSDNode>(Node)->getSExtValue();
57109 :
57110 9426 : return Imm < -16 && Imm >= -64;
57111 :
57112 : }
57113 32875 : case 3: {
57114 : // Predicate_anonymous_1798
57115 : // Predicate_anonymous_1810
57116 : // Predicate_anonymous_1811
57117 : // Predicate_anonymous_1806
57118 : // Predicate_anonymous_1809
57119 : // Predicate_anonymous_1807
57120 : // Predicate_anonymous_1804
57121 : // Predicate_anonymous_1805
57122 : // Predicate_anonymous_1808
57123 : // Predicate_anonymous_1812
57124 : // Predicate_anonymous_1799
57125 : // Predicate_anonymous_1800
57126 : // Predicate_anonymous_1801
57127 : // Predicate_anonymous_1802
57128 : // Predicate_anonymous_1803
57129 : SDNode *N = Node;
57130 32875 : return !N->isDivergent();
57131 : }
57132 337717 : case 4: {
57133 : // Predicate_unindexedload
57134 : SDNode *N = Node;
57135 337717 : if (cast<LoadSDNode>(N)->getAddressingMode() != ISD::UNINDEXED) return false;
57136 : return true;
57137 :
57138 : }
57139 383789 : case 5: {
57140 : // Predicate_load
57141 : SDNode *N = Node;
57142 383789 : if (cast<LoadSDNode>(N)->getExtensionType() != ISD::NON_EXTLOAD) return false;
57143 : return true;
57144 :
57145 : }
57146 68887 : case 6: {
57147 : // Predicate_smrd_load
57148 : SDNode *N = Node;
57149 68887 : return isUniformLoad(N);
57150 : }
57151 873458 : case 7: {
57152 : // Predicate_az_extload
57153 : // Predicate_az_extload_glue
57154 : SDNode *N = Node;
57155 :
57156 : LoadSDNode *L = cast<LoadSDNode>(N);
57157 873458 : return L->getExtensionType() == ISD::ZEXTLOAD ||
57158 : L->getExtensionType() == ISD::EXTLOAD;
57159 :
57160 : }
57161 18815 : case 8: {
57162 : // Predicate_az_extloadi8
57163 : // Predicate_sextloadi8_glue
57164 : // Predicate_az_extloadi8_glue
57165 : SDNode *N = Node;
57166 :
57167 : return cast<LoadSDNode>(N)->getMemoryVT() == MVT::i8;
57168 :
57169 : }
57170 117650 : case 9: {
57171 : // Predicate_mubuf_az_extloadi8
57172 : // Predicate_mubuf_sextloadi8
57173 : // Predicate_mubuf_az_extloadi16
57174 : // Predicate_mubuf_sextloadi16
57175 : // Predicate_mubuf_load
57176 : // Predicate_mubuf_load_atomic
57177 : SDNode *N = Node;
57178 :
57179 : auto const AS = cast<MemSDNode>(N)->getAddressSpace();
57180 117650 : return AS == AMDGPUAS::GLOBAL_ADDRESS ||
57181 117650 : AS == AMDGPUAS::CONSTANT_ADDRESS;
57182 :
57183 : }
57184 808950 : case 10: {
57185 : // Predicate_sextload
57186 : SDNode *N = Node;
57187 808950 : if (cast<LoadSDNode>(N)->getExtensionType() != ISD::SEXTLOAD) return false;
57188 : return true;
57189 :
57190 : }
57191 2535 : case 11: {
57192 : // Predicate_sextloadi8
57193 : SDNode *N = Node;
57194 : if (cast<LoadSDNode>(N)->getMemoryVT() != MVT::i8) return false;
57195 : return true;
57196 :
57197 : }
57198 10206 : case 12: {
57199 : // Predicate_az_extloadi16
57200 : // Predicate_sextloadi16_glue
57201 : // Predicate_az_extloadi16_glue
57202 : SDNode *N = Node;
57203 :
57204 : return cast<LoadSDNode>(N)->getMemoryVT() == MVT::i16;
57205 :
57206 : }
57207 1413 : case 13: {
57208 : // Predicate_sextloadi16
57209 : SDNode *N = Node;
57210 : if (cast<LoadSDNode>(N)->getMemoryVT() != MVT::i16) return false;
57211 : return true;
57212 :
57213 : }
57214 3232 : case 14: {
57215 : // Predicate_sextloadi8_constant
57216 : // Predicate_az_extloadi8_constant
57217 : // Predicate_sextloadi16_constant
57218 : // Predicate_az_extloadi16_constant
57219 : SDNode *N = Node;
57220 :
57221 3232 : return cast<MemSDNode>(N)->getAddressSpace() == AMDGPUAS::CONSTANT_ADDRESS;
57222 :
57223 : }
57224 117479 : case 15: {
57225 : // Predicate_sextloadi8_private
57226 : // Predicate_az_extloadi8_private
57227 : // Predicate_sextloadi16_private
57228 : // Predicate_az_extloadi16_private
57229 : // Predicate_load_private
57230 : // Predicate_store_hi16_private
57231 : // Predicate_truncstorei8_hi16_private
57232 : // Predicate_truncstorei8_private
57233 : // Predicate_truncstorei16_private
57234 : // Predicate_store_private
57235 : SDNode *N = Node;
57236 :
57237 117479 : return cast<MemSDNode>(N)->getAddressSpace() == AMDGPUAS::PRIVATE_ADDRESS;
57238 :
57239 : }
57240 295736 : case 16: {
57241 : // Predicate_unindexedload_glue
57242 : SDNode *N = Node;
57243 :
57244 295736 : return cast<LoadSDNode>(N)->getAddressingMode() == ISD::UNINDEXED;
57245 :
57246 : }
57247 126357 : case 17: {
57248 : // Predicate_sextload_glue
57249 : SDNode *N = Node;
57250 :
57251 126357 : return cast<LoadSDNode>(N)->getExtensionType() == ISD::SEXTLOAD;
57252 :
57253 : }
57254 186988 : case 18: {
57255 : // Predicate_sextloadi8_local_m0
57256 : // Predicate_sextloadi8_local
57257 : // Predicate_az_extloadi8_local_m0
57258 : // Predicate_az_extloadi8_local
57259 : // Predicate_sextloadi16_local_m0
57260 : // Predicate_sextloadi16_local
57261 : // Predicate_az_extloadi16_local_m0
57262 : // Predicate_az_extloadi16_local
57263 : // Predicate_load_local_m0
57264 : // Predicate_load_local
57265 : // Predicate_load_align8_local_m0
57266 : // Predicate_load_align16_local_m0
57267 : // Predicate_store_align8_local_m0
57268 : // Predicate_store_local
57269 : // Predicate_store_align16_local_m0
57270 : // Predicate_store_local_hi16
57271 : // Predicate_truncstorei8_local_hi16
57272 : // Predicate_store_local_m0
57273 : // Predicate_truncstorei8_local_m0
57274 : // Predicate_truncstorei8_local
57275 : // Predicate_truncstorei16_local_m0
57276 : // Predicate_truncstorei16_local
57277 : // Predicate_atomic_load_32_local_m0
57278 : // Predicate_atomic_load_32_local
57279 : // Predicate_atomic_load_64_local_m0
57280 : // Predicate_atomic_load_64_local
57281 : // Predicate_atomic_store_local_m0
57282 : // Predicate_atomic_store_local
57283 : // Predicate_atomic_swap_local_m0
57284 : // Predicate_atomic_swap_local
57285 : // Predicate_atomic_load_add_local_m0
57286 : // Predicate_atomic_load_add_local
57287 : // Predicate_atomic_load_sub_local_m0
57288 : // Predicate_atomic_load_sub_local
57289 : // Predicate_atomic_load_min_local_m0
57290 : // Predicate_atomic_load_min_local
57291 : // Predicate_atomic_load_umin_local_m0
57292 : // Predicate_atomic_load_umin_local
57293 : // Predicate_atomic_load_max_local_m0
57294 : // Predicate_atomic_load_max_local
57295 : // Predicate_atomic_load_umax_local_m0
57296 : // Predicate_atomic_load_umax_local
57297 : // Predicate_atomic_load_and_local_m0
57298 : // Predicate_atomic_load_and_local
57299 : // Predicate_atomic_load_or_local_m0
57300 : // Predicate_atomic_load_or_local
57301 : // Predicate_atomic_load_xor_local_m0
57302 : // Predicate_atomic_load_xor_local
57303 : // Predicate_atomic_inc_local_m0
57304 : // Predicate_atomic_inc_local
57305 : // Predicate_atomic_dec_local_m0
57306 : // Predicate_atomic_dec_local
57307 : // Predicate_atomic_load_fmin_local_m0
57308 : // Predicate_atomic_load_fmin_local
57309 : // Predicate_atomic_load_fmax_local_m0
57310 : // Predicate_atomic_load_fmax_local
57311 : // Predicate_atomic_load_fadd_local_m0
57312 : // Predicate_atomic_load_fadd_local
57313 : SDNode *N = Node;
57314 :
57315 186988 : return cast<MemSDNode>(N)->getAddressSpace() == AMDGPUAS::LOCAL_ADDRESS;
57316 :
57317 : }
57318 74517 : case 19: {
57319 : // Predicate_load_glue
57320 : SDNode *N = Node;
57321 :
57322 74517 : return cast<LoadSDNode>(N)->getExtensionType() == ISD::NON_EXTLOAD;
57323 :
57324 : }
57325 31390 : case 20: {
57326 : // Predicate_az_extloadi8_global
57327 : // Predicate_sextloadi8_global
57328 : // Predicate_az_extloadi16_global
57329 : // Predicate_sextloadi16_global
57330 : // Predicate_load_global
57331 : // Predicate_atomic_load_global
57332 : SDNode *N = Node;
57333 :
57334 : auto AS = cast<MemSDNode>(N)->getAddressSpace();
57335 31390 : return AS == AMDGPUAS::GLOBAL_ADDRESS || AS == AMDGPUAS::CONSTANT_ADDRESS;
57336 :
57337 : }
57338 58077 : case 21: {
57339 : // Predicate_az_extloadi8_flat
57340 : // Predicate_sextloadi8_flat
57341 : // Predicate_az_extloadi16_flat
57342 : // Predicate_load_flat
57343 : // Predicate_sextloadi16_flat
57344 : // Predicate_atomic_load_flat
57345 : SDNode *N = Node;
57346 :
57347 : const auto AS = cast<MemSDNode>(N)->getAddressSpace();
57348 58077 : return AS == AMDGPUAS::FLAT_ADDRESS ||
57349 : AS == AMDGPUAS::GLOBAL_ADDRESS ||
57350 58077 : AS == AMDGPUAS::CONSTANT_ADDRESS;
57351 :
57352 : }
57353 15693 : case 22: {
57354 : // Predicate_load_glue_align8
57355 : // Predicate_load_align8_local
57356 : // Predicate_store_glue_align8
57357 : // Predicate_store_align8_local
57358 : SDNode *N = Node;
57359 :
57360 15693 : return cast<MemSDNode>(N)->getAlignment() % 8 == 0;
57361 :
57362 : }
57363 12868 : case 23: {
57364 : // Predicate_load_glue_align16
57365 : // Predicate_load_align16_local
57366 : // Predicate_store_glue_align16
57367 : // Predicate_store_align16_local
57368 : SDNode *N = Node;
57369 :
57370 12868 : return cast<MemSDNode>(N)->getAlignment() >= 16;
57371 :
57372 : }
57373 32330 : case 24: {
57374 : // Predicate_unindexedstore_glue
57375 : SDNode *N = Node;
57376 :
57377 32330 : return cast<StoreSDNode>(N)->getAddressingMode() == ISD::UNINDEXED;
57378 :
57379 : }
57380 20842 : case 25: {
57381 : // Predicate_store_glue
57382 : SDNode *N = Node;
57383 :
57384 20842 : return !cast<StoreSDNode>(N)->isTruncatingStore();
57385 :
57386 : }
57387 101186 : case 26: {
57388 : // Predicate_unindexedstore
57389 : SDNode *N = Node;
57390 101186 : if (cast<StoreSDNode>(N)->getAddressingMode() != ISD::UNINDEXED) return false;
57391 : return true;
57392 :
57393 : }
57394 107677 : case 27: {
57395 : // Predicate_store
57396 : SDNode *N = Node;
57397 107677 : if (cast<StoreSDNode>(N)->isTruncatingStore()) return false;
57398 : return true;
57399 :
57400 : }
57401 78737 : case 28: {
57402 : // Predicate_truncstore
57403 : SDNode *N = Node;
57404 78737 : if (!cast<StoreSDNode>(N)->isTruncatingStore()) return false;
57405 : return true;
57406 :
57407 : }
57408 9419 : case 29: {
57409 : // Predicate_truncstorei16
57410 : SDNode *N = Node;
57411 : if (cast<StoreSDNode>(N)->getMemoryVT() != MVT::i16) return false;
57412 : return true;
57413 :
57414 : }
57415 11384 : case 30: {
57416 : // Predicate_truncstorei8
57417 : SDNode *N = Node;
57418 : if (cast<StoreSDNode>(N)->getMemoryVT() != MVT::i8) return false;
57419 : return true;
57420 :
57421 : }
57422 58769 : case 31: {
57423 : // Predicate_truncstorei8_global
57424 : // Predicate_truncstorei16_global
57425 : // Predicate_store_global
57426 : // Predicate_truncstorei16_hi16_global
57427 : // Predicate_truncstorei8_hi16_global
57428 : // Predicate_store_atomic_global
57429 : // Predicate_AMDGPUatomic_cmp_swap_global
57430 : SDNode *N = Node;
57431 :
57432 58769 : return cast<MemSDNode>(N)->getAddressSpace() == AMDGPUAS::GLOBAL_ADDRESS;
57433 :
57434 : }
57435 11488 : case 32: {
57436 : // Predicate_truncstore_glue
57437 : SDNode *N = Node;
57438 :
57439 11488 : return cast<StoreSDNode>(N)->isTruncatingStore();
57440 :
57441 : }
57442 1035 : case 33: {
57443 : // Predicate_truncstorei8_glue
57444 : SDNode *N = Node;
57445 :
57446 : return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i8;
57447 :
57448 : }
57449 654 : case 34: {
57450 : // Predicate_truncstorei16_glue
57451 : SDNode *N = Node;
57452 :
57453 : return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i16;
57454 :
57455 : }
57456 5922 : case 35: {
57457 : // Predicate_truncstorei16_hi16_flat
57458 : // Predicate_truncstorei8_hi16_flat
57459 : // Predicate_truncstorei8_flat
57460 : // Predicate_truncstorei16_flat
57461 : // Predicate_store_flat
57462 : // Predicate_atomic_store_flat
57463 : SDNode *N = Node;
57464 :
57465 : const auto AS = cast<MemSDNode>(N)->getAddressSpace();
57466 : return AS == AMDGPUAS::FLAT_ADDRESS ||
57467 5922 : AS == AMDGPUAS::GLOBAL_ADDRESS;
57468 :
57469 : }
57470 250 : case 36: {
57471 : // Predicate_atomic_load_32_glue
57472 : // Predicate_atomic_load_32
57473 : SDNode *N = Node;
57474 : if (cast<AtomicSDNode>(N)->getMemoryVT() != MVT::i32) return false;
57475 : return true;
57476 :
57477 : }
57478 242 : case 37: {
57479 : // Predicate_atomic_load_64_glue
57480 : // Predicate_atomic_load_64
57481 : SDNode *N = Node;
57482 : if (cast<AtomicSDNode>(N)->getMemoryVT() != MVT::i64) return false;
57483 : return true;
57484 :
57485 : }
57486 2548 : case 38: {
57487 : // Predicate_atomic_swap_global
57488 : // Predicate_atomic_add_global
57489 : // Predicate_atomic_sub_global
57490 : // Predicate_atomic_min_global
57491 : // Predicate_atomic_umin_global
57492 : // Predicate_atomic_max_global
57493 : // Predicate_atomic_umax_global
57494 : // Predicate_atomic_and_global
57495 : // Predicate_atomic_or_global
57496 : // Predicate_atomic_xor_global
57497 : // Predicate_atomic_inc_global
57498 : // Predicate_atomic_dec_global
57499 : SDNode *N = Node;
57500 2548 : return cast<MemSDNode>(N)->getAddressSpace() == AMDGPUAS::GLOBAL_ADDRESS;
57501 : }
57502 773 : case 39: {
57503 : // Predicate_atomic_swap_flat
57504 : // Predicate_atomic_add_flat
57505 : // Predicate_atomic_sub_flat
57506 : // Predicate_atomic_min_flat
57507 : // Predicate_atomic_umin_flat
57508 : // Predicate_atomic_max_flat
57509 : // Predicate_atomic_umax_flat
57510 : // Predicate_atomic_and_flat
57511 : // Predicate_atomic_or_flat
57512 : // Predicate_atomic_xor_flat
57513 : // Predicate_atomic_inc_flat
57514 : // Predicate_atomic_dec_flat
57515 : // Predicate_atomic_cmp_swap_flat
57516 : SDNode *N = Node;
57517 773 : return cast<MemSDNode>(N)->getAddressSpace() == AMDGPUAS::FLAT_ADDRESS;
57518 : }
57519 : case 40: {
57520 : // Predicate_COND_OEQ
57521 : auto *N = cast<CondCodeSDNode>(Node);
57522 882 : return N->get() == ISD::SETOEQ || N->get() == ISD::SETEQ;
57523 : }
57524 : case 41: {
57525 : // Predicate_COND_ONE
57526 : auto *N = cast<CondCodeSDNode>(Node);
57527 675 : return N->get() == ISD::SETONE || N->get() == ISD::SETNE;
57528 : }
57529 : case 42: {
57530 : // Predicate_COND_OGT
57531 : auto *N = cast<CondCodeSDNode>(Node);
57532 796 : return N->get() == ISD::SETOGT || N->get() == ISD::SETGT;
57533 : }
57534 : case 43: {
57535 : // Predicate_COND_OGE
57536 : auto *N = cast<CondCodeSDNode>(Node);
57537 593 : return N->get() == ISD::SETOGE || N->get() == ISD::SETGE;
57538 : }
57539 : case 44: {
57540 : // Predicate_COND_OLT
57541 : auto *N = cast<CondCodeSDNode>(Node);
57542 946 : return N->get() == ISD::SETOLT || N->get() == ISD::SETLT;
57543 : }
57544 : case 45: {
57545 : // Predicate_COND_OLE
57546 : auto *N = cast<CondCodeSDNode>(Node);
57547 801 : return N->get() == ISD::SETOLE || N->get() == ISD::SETLE;
57548 : }
57549 : case 46: {
57550 : // Predicate_COND_UEQ
57551 : auto *N = cast<CondCodeSDNode>(Node);
57552 327 : return N->get() == ISD::SETUEQ;
57553 : }
57554 : case 47: {
57555 : // Predicate_COND_UNE
57556 : auto *N = cast<CondCodeSDNode>(Node);
57557 165 : return N->get() == ISD::SETUNE;
57558 : }
57559 : case 48: {
57560 : // Predicate_COND_UGT
57561 : auto *N = cast<CondCodeSDNode>(Node);
57562 4087 : return N->get() == ISD::SETUGT;
57563 : }
57564 : case 49: {
57565 : // Predicate_COND_UGE
57566 : auto *N = cast<CondCodeSDNode>(Node);
57567 3217 : return N->get() == ISD::SETUGE;
57568 : }
57569 : case 50: {
57570 : // Predicate_COND_ULT
57571 : auto *N = cast<CondCodeSDNode>(Node);
57572 5389 : return N->get() == ISD::SETULT;
57573 : }
57574 : case 51: {
57575 : // Predicate_COND_ULE
57576 : auto *N = cast<CondCodeSDNode>(Node);
57577 4105 : return N->get() == ISD::SETULE;
57578 : }
57579 : case 52: {
57580 : // Predicate_COND_EQ
57581 : auto *N = cast<CondCodeSDNode>(Node);
57582 5632 : return N->get() == ISD::SETEQ || N->get() == ISD::SETUEQ;
57583 : }
57584 : case 53: {
57585 : // Predicate_COND_NE
57586 : auto *N = cast<CondCodeSDNode>(Node);
57587 4404 : return N->get() == ISD::SETNE || N->get() == ISD::SETUNE;
57588 : }
57589 : case 54: {
57590 : // Predicate_COND_SGT
57591 : auto *N = cast<CondCodeSDNode>(Node);
57592 5771 : return N->get() == ISD::SETGT;
57593 : }
57594 : case 55: {
57595 : // Predicate_COND_SGE
57596 : auto *N = cast<CondCodeSDNode>(Node);
57597 5370 : return N->get() == ISD::SETGE;
57598 : }
57599 : case 56: {
57600 : // Predicate_COND_SLT
57601 : auto *N = cast<CondCodeSDNode>(Node);
57602 6036 : return N->get() == ISD::SETLT;
57603 : }
57604 : case 57: {
57605 : // Predicate_COND_SLE
57606 : auto *N = cast<CondCodeSDNode>(Node);
57607 5704 : return N->get() == ISD::SETLE;
57608 : }
57609 : case 58: {
57610 : // Predicate_IMMZeroBasedBitfieldMask
57611 : auto *N = cast<ConstantSDNode>(Node);
57612 :
57613 378 : return isMask_32(N->getZExtValue());
57614 :
57615 : }
57616 : case 59: {
57617 : // Predicate_anonymous_4001
57618 : // Predicate_anonymous_4139
57619 : auto *N = cast<ConstantFPSDNode>(Node);
57620 :
57621 213 : return isInlineImmediate(N);
57622 :
57623 : }
57624 : case 60: {
57625 : // Predicate_SIMM16bit
57626 : auto *N = cast<ConstantSDNode>(Node);
57627 200 : return isInt<16>(N->getSExtValue());
57628 : }
57629 : case 61: {
57630 : // Predicate_ShiftAmt32Imm
57631 : auto *N = cast<ConstantSDNode>(Node);
57632 :
57633 2846 : return N->getZExtValue() < 32;
57634 :
57635 : }
57636 57 : case 62: {
57637 : // Predicate_atomic_cmp_swap_local_m0
57638 : // Predicate_atomic_cmp_swap_local
57639 : SDNode *N = Node;
57640 :
57641 : AtomicSDNode *AN = cast<AtomicSDNode>(N);
57642 57 : return AN->getAddressSpace() == AMDGPUAS::LOCAL_ADDRESS;
57643 :
57644 : }
57645 : case 63: {
57646 : // Predicate_FP_HALF
57647 : auto *N = cast<ConstantFPSDNode>(Node);
57648 9 : return N->isExactlyValue(0.5);
57649 : }
57650 6 : case 64: {
57651 : // Predicate_cvt_rpi_i32_f32
57652 : SDNode *N = Node;
57653 6 : (void) N; return TM.Options.NoNaNsFPMath;
57654 : }
57655 25 : case 65: {
57656 : // Predicate_cvt_flr_i32_f32
57657 : SDNode *N = Node;
57658 25 : (void)N; return TM.Options.NoNaNsFPMath;
57659 : }
57660 : case 66: {
57661 : // Predicate_COND_NULL
57662 : auto *N = cast<CondCodeSDNode>(Node);
57663 : (void)N; return false;
57664 : }
57665 3190 : case 67: {
57666 : // Predicate_si_setcc_uniform
57667 : SDNode *N = Node;
57668 :
57669 3564 : for (SDNode *Use : N->uses()) {
57670 3190 : if (Use->isMachineOpcode() || Use->getOpcode() != ISD::CopyToReg)
57671 : return false;
57672 :
57673 435 : unsigned Reg = cast<RegisterSDNode>(Use->getOperand(1))->getReg();
57674 435 : if (Reg != AMDGPU::SCC)
57675 : return false;
57676 : }
57677 : return true;
57678 :
57679 : }
57680 : case 68: {
57681 : // Predicate_COND_O
57682 : auto *N = cast<CondCodeSDNode>(Node);
57683 365 : return N->get() == ISD::SETO;
57684 : }
57685 : case 69: {
57686 : // Predicate_COND_UO
57687 : auto *N = cast<CondCodeSDNode>(Node);
57688 341 : return N->get() == ISD::SETUO;
57689 : }
57690 : case 70: {
57691 : // Predicate_anonymous_4126
57692 : auto *N = cast<ConstantSDNode>(Node);
57693 :
57694 19678 : return isVGPRImm(N);
57695 :
57696 : }
57697 : case 71: {
57698 : // Predicate_anonymous_4136
57699 : auto *N = cast<ConstantSDNode>(Node);
57700 :
57701 1875 : return isInlineImmediate(N);
57702 :
57703 : }
57704 : case 72: {
57705 : // Predicate_anonymous_4128
57706 : // Predicate_anonymous_4131
57707 : auto *N = cast<ConstantFPSDNode>(Node);
57708 :
57709 3176 : return isVGPRImm(N);
57710 :
57711 : }
57712 : }
57713 : }
57714 : #endif // GET_DAGISEL_BODY
57715 :
57716 : #ifdef GET_DAGISEL_DECL
57717 : bool CheckComplexPattern(SDNode *Root, SDNode *Parent,
57718 : SDValue N, unsigned PatternNo,
57719 : SmallVectorImpl<std::pair<SDValue, SDNode*>> &Result) override;
57720 : #endif
57721 : #if defined(GET_DAGISEL_BODY) || DAGISEL_INLINE
57722 223916 : bool DAGISEL_CLASS_COLONCOLON CheckComplexPattern(SDNode *Root, SDNode *Parent,
57723 : SDValue N, unsigned PatternNo,
57724 : SmallVectorImpl<std::pair<SDValue, SDNode*>> &Result)
57725 : #if DAGISEL_INLINE
57726 : override
57727 : #endif
57728 : {
57729 223916 : unsigned NextRes = Result.size();
57730 223916 : switch (PatternNo) {
57731 0 : default: llvm_unreachable("Invalid pattern # in table?");
57732 481 : case 0:
57733 481 : Result.resize(NextRes+3);
57734 1924 : return SelectVOP3PMods0(N, Result[NextRes+0].first, Result[NextRes+1].first, Result[NextRes+2].first);
57735 575 : case 1:
57736 575 : Result.resize(NextRes+2);
57737 1725 : return SelectVOP3PMods(N, Result[NextRes+0].first, Result[NextRes+1].first);
57738 26695 : case 2:
57739 26695 : Result.resize(NextRes+2);
57740 106780 : return SelectSMRDImm(N, Result[NextRes+0].first, Result[NextRes+1].first);
57741 9 : case 3:
57742 9 : Result.resize(NextRes+2);
57743 27 : return SelectSMRDImm32(N, Result[NextRes+0].first, Result[NextRes+1].first);
57744 18 : case 4:
57745 18 : Result.resize(NextRes+2);
57746 54 : return SelectSMRDSgpr(N, Result[NextRes+0].first, Result[NextRes+1].first);
57747 30337 : case 5:
57748 30337 : Result.resize(NextRes+7);
57749 242696 : return SelectMUBUFAddr64(N, Result[NextRes+0].first, Result[NextRes+1].first, Result[NextRes+2].first, Result[NextRes+3].first, Result[NextRes+4].first, Result[NextRes+5].first, Result[NextRes+6].first);
57750 6327 : case 6:
57751 6327 : Result.resize(NextRes+3);
57752 25308 : return SelectMUBUFScratchOffset(Parent, N, Result[NextRes+0].first, Result[NextRes+1].first, Result[NextRes+2].first);
57753 28503 : case 7:
57754 28503 : Result.resize(NextRes+6);
57755 199521 : return SelectMUBUFOffset(N, Result[NextRes+0].first, Result[NextRes+1].first, Result[NextRes+2].first, Result[NextRes+3].first, Result[NextRes+4].first, Result[NextRes+5].first);
57756 6105 : case 8:
57757 6105 : Result.resize(NextRes+4);
57758 30525 : return SelectMUBUFScratchOffen(Parent, N, Result[NextRes+0].first, Result[NextRes+1].first, Result[NextRes+2].first, Result[NextRes+3].first);
57759 11081 : case 9:
57760 11081 : Result.resize(NextRes+2);
57761 33243 : return SelectDS1Addr1Offset(N, Result[NextRes+0].first, Result[NextRes+1].first);
57762 2839 : case 10:
57763 2839 : Result.resize(NextRes+3);
57764 11356 : return SelectFlatOffset<true>(N, Result[NextRes+0].first, Result[NextRes+1].first, Result[NextRes+2].first);
57765 9368 : case 11:
57766 9368 : Result.resize(NextRes+3);
57767 37472 : return SelectFlatOffset<false>(N, Result[NextRes+0].first, Result[NextRes+1].first, Result[NextRes+2].first);
57768 554 : case 12:
57769 554 : Result.resize(NextRes+3);
57770 2216 : return SelectDS64Bit4ByteAligned(N, Result[NextRes+0].first, Result[NextRes+1].first, Result[NextRes+2].first);
57771 464 : case 13:
57772 464 : Result.resize(NextRes+1);
57773 928 : return SelectSMRDBufferImm(N, Result[NextRes+0].first);
57774 13 : case 14:
57775 13 : Result.resize(NextRes+1);
57776 13 : return SelectSMRDBufferImm32(N, Result[NextRes+0].first);
57777 11139 : case 15:
57778 11139 : Result.resize(NextRes+4);
57779 55695 : return SelectVOP3Mods0(N, Result[NextRes+0].first, Result[NextRes+1].first, Result[NextRes+2].first, Result[NextRes+3].first);
57780 11583 : case 16:
57781 11583 : Result.resize(NextRes+2);
57782 34749 : return SelectVOP3Mods(N, Result[NextRes+0].first, Result[NextRes+1].first);
57783 8 : case 17:
57784 8 : Result.resize(NextRes+3);
57785 32 : return SelectMUBUFOffset(N, Result[NextRes+0].first, Result[NextRes+1].first, Result[NextRes+2].first);
57786 1004 : case 18:
57787 1004 : Result.resize(NextRes+3);
57788 4016 : return SelectFlatAtomic(N, Result[NextRes+0].first, Result[NextRes+1].first, Result[NextRes+2].first);
57789 213 : case 19:
57790 213 : Result.resize(NextRes+3);
57791 852 : return SelectFlatAtomicSigned(N, Result[NextRes+0].first, Result[NextRes+1].first, Result[NextRes+2].first);
57792 600 : case 20:
57793 600 : Result.resize(NextRes+5);
57794 3600 : return SelectMUBUFAddr64(N, Result[NextRes+0].first, Result[NextRes+1].first, Result[NextRes+2].first, Result[NextRes+3].first, Result[NextRes+4].first);
57795 508 : case 21:
57796 508 : Result.resize(NextRes+4);
57797 2540 : return SelectMUBUFOffset(N, Result[NextRes+0].first, Result[NextRes+1].first, Result[NextRes+2].first, Result[NextRes+3].first);
57798 69824 : case 22:
57799 69824 : Result.resize(NextRes+2);
57800 209472 : return SelectMOVRELOffset(N, Result[NextRes+0].first, Result[NextRes+1].first);
57801 16 : case 23:
57802 16 : Result.resize(NextRes+3);
57803 64 : return SelectVOP3OpSel0(N, Result[NextRes+0].first, Result[NextRes+1].first, Result[NextRes+2].first);
57804 32 : case 24:
57805 32 : Result.resize(NextRes+2);
57806 96 : return SelectVOP3OpSel(N, Result[NextRes+0].first, Result[NextRes+1].first);
57807 59 : case 25:
57808 59 : Result.resize(NextRes+4);
57809 295 : return SelectVOP3Mods0Clamp0OMod(N, Result[NextRes+0].first, Result[NextRes+1].first, Result[NextRes+2].first, Result[NextRes+3].first);
57810 246 : case 26:
57811 246 : Result.resize(NextRes+2);
57812 738 : return SelectVOP3Mods_NNaN(N, Result[NextRes+0].first, Result[NextRes+1].first);
57813 4603 : case 27:
57814 4603 : Result.resize(NextRes+1);
57815 4603 : return SelectVOP3NoMods(N, Result[NextRes+0].first);
57816 105 : case 28:
57817 105 : Result.resize(NextRes+2);
57818 315 : return SelectVOP3PMadMixMods(N, Result[NextRes+0].first, Result[NextRes+1].first);
57819 536 : case 29:
57820 536 : Result.resize(NextRes+3);
57821 2144 : return SelectVOP3OMods(N, Result[NextRes+0].first, Result[NextRes+1].first, Result[NextRes+2].first);
57822 8 : case 30:
57823 8 : Result.resize(NextRes+3);
57824 32 : return SelectVOP3OpSelMods0(N, Result[NextRes+0].first, Result[NextRes+1].first, Result[NextRes+2].first);
57825 16 : case 31:
57826 16 : Result.resize(NextRes+2);
57827 48 : return SelectVOP3OpSelMods(N, Result[NextRes+0].first, Result[NextRes+1].first);
57828 47 : case 32:
57829 47 : Result.resize(NextRes+1);
57830 47 : return SelectHi16Elt(N, Result[NextRes+0].first);
57831 : }
57832 : }
57833 : #endif // GET_DAGISEL_BODY
57834 :
57835 : #ifdef GET_DAGISEL_DECL
57836 : SDValue RunSDNodeXForm(SDValue V, unsigned XFormNo) override;
57837 : #endif
57838 : #if defined(GET_DAGISEL_BODY) || DAGISEL_INLINE
57839 19926 : SDValue DAGISEL_CLASS_COLONCOLON RunSDNodeXForm(SDValue V, unsigned XFormNo)
57840 : #if DAGISEL_INLINE
57841 : override
57842 : #endif
57843 : {
57844 19926 : switch (XFormNo) {
57845 0 : default: llvm_unreachable("Invalid xform # in table?");
57846 39 : case 0: { // NegateImm
57847 : ConstantSDNode *N = cast<ConstantSDNode>(V.getNode());
57848 :
57849 117 : return CurDAG->getConstant(-N->getSExtValue(), SDLoc(N), MVT::i32);
57850 :
57851 : }
57852 12339 : case 1: { // as_i16imm
57853 : ConstantSDNode *N = cast<ConstantSDNode>(V.getNode());
57854 :
57855 24678 : return CurDAG->getTargetConstant(N->getSExtValue(), SDLoc(N), MVT::i16);
57856 :
57857 : }
57858 682 : case 2: { // as_i1imm
57859 : ConstantSDNode *N = cast<ConstantSDNode>(V.getNode());
57860 :
57861 1364 : return CurDAG->getTargetConstant(N->getZExtValue(), SDLoc(N), MVT::i1);
57862 :
57863 : }
57864 472 : case 3: { // as_i32imm
57865 : ConstantSDNode *N = cast<ConstantSDNode>(V.getNode());
57866 :
57867 944 : return CurDAG->getTargetConstant(N->getSExtValue(), SDLoc(N), MVT::i32);
57868 :
57869 : }
57870 224 : case 4: { // as_i8imm
57871 : ConstantSDNode *N = cast<ConstantSDNode>(V.getNode());
57872 :
57873 448 : return CurDAG->getTargetConstant(N->getZExtValue(), SDLoc(N), MVT::i8);
57874 :
57875 : }
57876 1019 : case 5: { // extract_glc
57877 : ConstantSDNode *N = cast<ConstantSDNode>(V.getNode());
57878 :
57879 2038 : return CurDAG->getTargetConstant(N->getZExtValue() & 1, SDLoc(N), MVT::i8);
57880 :
57881 : }
57882 1227 : case 6: { // extract_slc
57883 : ConstantSDNode *N = cast<ConstantSDNode>(V.getNode());
57884 :
57885 2454 : return CurDAG->getTargetConstant((N->getZExtValue() >> 1) & 1, SDLoc(N), MVT::i8);
57886 :
57887 : }
57888 11 : case 7: { // IMMPopCount
57889 : ConstantSDNode *N = cast<ConstantSDNode>(V.getNode());
57890 :
57891 22 : return CurDAG->getTargetConstant(countPopulation(N->getZExtValue()), SDLoc(N),
57892 11 : MVT::i32);
57893 :
57894 : }
57895 3208 : case 8: { // bitcast_fpimm_to_i32
57896 : ConstantFPSDNode *N = cast<ConstantFPSDNode>(V.getNode());
57897 :
57898 3208 : return CurDAG->getTargetConstant(
57899 9624 : N->getValueAPF().bitcastToAPInt().getZExtValue(), SDLoc(N), MVT::i32);
57900 :
57901 : }
57902 32 : case 9: { // cond_as_i32imm
57903 : CondCodeSDNode *N = cast<CondCodeSDNode>(V.getNode());
57904 :
57905 32 : return CurDAG->getTargetConstant(N->get(), SDLoc(N), MVT::i32);
57906 :
57907 : }
57908 147 : case 10: { // as_i64imm
57909 : ConstantSDNode *N = cast<ConstantSDNode>(V.getNode());
57910 :
57911 294 : return CurDAG->getTargetConstant(N->getSExtValue(), SDLoc(N), MVT::i64);
57912 :
57913 : }
57914 347 : case 11: { // frameindex_to_targetframeindex
57915 : FrameIndexSDNode *N = cast<FrameIndexSDNode>(V.getNode());
57916 :
57917 : auto FI = cast<FrameIndexSDNode>(N);
57918 347 : return CurDAG->getTargetFrameIndex(FI->getIndex(), MVT::i32);
57919 :
57920 : }
57921 179 : case 12: { // bitcast_fpimm_to_i64
57922 : ConstantFPSDNode *N = cast<ConstantFPSDNode>(V.getNode());
57923 :
57924 179 : return CurDAG->getTargetConstant(
57925 537 : N->getValueAPF().bitcastToAPInt().getZExtValue(), SDLoc(N), MVT::i64);
57926 :
57927 : }
57928 : }
57929 : }
57930 : #endif // GET_DAGISEL_BODY
57931 :
57932 :
57933 : #ifdef DAGISEL_INLINE
57934 : #undef DAGISEL_INLINE
57935 : #endif
57936 : #ifdef DAGISEL_CLASS_COLONCOLON
57937 : #undef DAGISEL_CLASS_COLONCOLON
57938 : #endif
57939 : #ifdef GET_DAGISEL_DECL
57940 : #undef GET_DAGISEL_DECL
57941 : #endif
57942 : #ifdef GET_DAGISEL_BODY
57943 : #undef GET_DAGISEL_BODY
57944 : #endif
|
