LCOV - code coverage report
Current view: top level - build-llvm/lib/Target/ARM - ARMGenGlobalISel.inc (source / functions) Hit Total Coverage
Test: llvm-toolchain.info Lines: 90 153 58.8 %
Date: 2018-02-21 06:32:55 Functions: 4 6 66.7 %
Legend: Lines: hit not hit

          Line data    Source code
       1             : /*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
       2             : |*                                                                            *|
       3             : |* Global Instruction Selector for the ARM target                             *|
       4             : |*                                                                            *|
       5             : |* Automatically generated file, do not edit!                                 *|
       6             : |*                                                                            *|
       7             : \*===----------------------------------------------------------------------===*/
       8             : 
       9             : #ifdef GET_GLOBALISEL_PREDICATE_BITSET
      10             : const unsigned MAX_SUBTARGET_PREDICATES = 63;
      11             : using PredicateBitset = llvm::PredicateBitsetImpl<MAX_SUBTARGET_PREDICATES>;
      12             : #endif // ifdef GET_GLOBALISEL_PREDICATE_BITSET
      13             : 
      14             : #ifdef GET_GLOBALISEL_TEMPORARIES_DECL
      15             :   mutable MatcherState State;
      16             :   typedef ComplexRendererFns(ARMInstructionSelector::*ComplexMatcherMemFn)(MachineOperand &) const;
      17             :   typedef void(ARMInstructionSelector::*CustomRendererFn)(MachineInstrBuilder &, const MachineInstr&) const;
      18             :   const ISelInfoTy<PredicateBitset, ComplexMatcherMemFn, CustomRendererFn> ISelInfo;
      19             :   static ARMInstructionSelector::ComplexMatcherMemFn ComplexPredicateFns[];
      20             :   static ARMInstructionSelector::CustomRendererFn CustomRenderers[];
      21             : bool testImmPredicate_I64(unsigned PredicateID, int64_t Imm) const override;
      22             : bool testImmPredicate_APInt(unsigned PredicateID, const APInt &Imm) const override;
      23             : bool testImmPredicate_APFloat(unsigned PredicateID, const APFloat &Imm) const override;
      24             : #endif // ifdef GET_GLOBALISEL_TEMPORARIES_DECL
      25             : 
      26             : #ifdef GET_GLOBALISEL_TEMPORARIES_INIT
      27             : , State(0),
      28       18808 : ISelInfo({TypeObjects, FeatureBitsets, ComplexPredicateFns, CustomRenderers})
      29             : #endif // ifdef GET_GLOBALISEL_TEMPORARIES_INIT
      30             : 
      31             : #ifdef GET_GLOBALISEL_IMPL
      32             : // Bits for subtarget features that participate in instruction matching.
      33             : enum SubtargetFeatureBits : uint8_t {
      34             :   Feature_NoHonorSignDependentRoundingBit = 56,
      35             :   Feature_HasV4TBit = 6,
      36             :   Feature_NoV4TBit = 7,
      37             :   Feature_HasV5TBit = 8,
      38             :   Feature_HasV5TEBit = 12,
      39             :   Feature_HasV6Bit = 0,
      40             :   Feature_NoV6Bit = 10,
      41             :   Feature_HasV6MBit = 29,
      42             :   Feature_HasV8MBaselineBit = 33,
      43             :   Feature_HasV6T2Bit = 9,
      44             :   Feature_HasV6KBit = 19,
      45             :   Feature_HasV7Bit = 3,
      46             :   Feature_HasV8Bit = 15,
      47             :   Feature_PreV8Bit = 20,
      48             :   Feature_HasV8_1aBit = 58,
      49             :   Feature_NoVFPBit = 23,
      50             :   Feature_HasVFP2Bit = 22,
      51             :   Feature_HasVFP3Bit = 47,
      52             :   Feature_HasVFP4Bit = 45,
      53             :   Feature_HasDPVFPBit = 39,
      54             :   Feature_HasFPARMv8Bit = 41,
      55             :   Feature_HasNEONBit = 48,
      56             :   Feature_HasCryptoBit = 49,
      57             :   Feature_HasCRCBit = 14,
      58             :   Feature_HasFP16Bit = 53,
      59             :   Feature_HasFullFP16Bit = 38,
      60             :   Feature_HasDivideInThumbBit = 35,
      61             :   Feature_HasDivideInARMBit = 13,
      62             :   Feature_HasDSPBit = 34,
      63             :   Feature_HasDBBit = 16,
      64             :   Feature_HasV7ClrexBit = 18,
      65             :   Feature_HasAcquireReleaseBit = 17,
      66             :   Feature_HasMPBit = 2,
      67             :   Feature_HasZCZBit = 50,
      68             :   Feature_UseNEONForFPBit = 61,
      69             :   Feature_DontUseNEONForFPBit = 40,
      70             :   Feature_IsThumbBit = 27,
      71             :   Feature_IsThumb1OnlyBit = 28,
      72             :   Feature_IsThumb2Bit = 32,
      73             :   Feature_IsNotMClassBit = 36,
      74             :   Feature_IsARMBit = 1,
      75             :   Feature_IsWindowsBit = 30,
      76             :   Feature_IsNotWindowsBit = 31,
      77             :   Feature_IsReadTPHardBit = 54,
      78             :   Feature_IsReadTPSoftBit = 21,
      79             :   Feature_UseNaClTrapBit = 4,
      80             :   Feature_DontUseNaClTrapBit = 5,
      81             :   Feature_UseMovtBit = 37,
      82             :   Feature_DontUseMovtBit = 24,
      83             :   Feature_UseMovtInPicBit = 25,
      84             :   Feature_DontUseMovtInPicBit = 26,
      85             :   Feature_UseFPVMLxBit = 44,
      86             :   Feature_UseMulOpsBit = 11,
      87             :   Feature_UseFusedMACBit = 46,
      88             :   Feature_DontUseFusedMACBit = 43,
      89             :   Feature_HasFastVGETLNi32Bit = 51,
      90             :   Feature_HasSlowVGETLNi32Bit = 59,
      91             :   Feature_HasFastVDUP32Bit = 52,
      92             :   Feature_HasSlowVDUP32Bit = 60,
      93             :   Feature_UseVMOVSRBit = 42,
      94             :   Feature_DontUseVMOVSRBit = 62,
      95             :   Feature_IsLEBit = 55,
      96             :   Feature_IsBEBit = 57,
      97             : };
      98             : 
      99        4702 : PredicateBitset ARMInstructionSelector::
     100             : computeAvailableModuleFeatures(const ARMSubtarget *Subtarget) const {
     101        4702 :   PredicateBitset Features;
     102        4702 :   if (!TM.Options.HonorSignDependentRoundingFPMath())
     103             :     Features[Feature_NoHonorSignDependentRoundingBit] = 1;
     104        4702 :   if (Subtarget->hasV4TOps())
     105             :     Features[Feature_HasV4TBit] = 1;
     106        4702 :   if (!Subtarget->hasV4TOps())
     107             :     Features[Feature_NoV4TBit] = 1;
     108        4702 :   if (Subtarget->hasV5TOps())
     109             :     Features[Feature_HasV5TBit] = 1;
     110        4702 :   if (Subtarget->hasV5TEOps())
     111             :     Features[Feature_HasV5TEBit] = 1;
     112        4702 :   if (Subtarget->hasV6Ops())
     113             :     Features[Feature_HasV6Bit] = 1;
     114        4702 :   if (!Subtarget->hasV6Ops())
     115             :     Features[Feature_NoV6Bit] = 1;
     116        4702 :   if (Subtarget->hasV6MOps())
     117             :     Features[Feature_HasV6MBit] = 1;
     118        4702 :   if (Subtarget->hasV8MBaselineOps())
     119             :     Features[Feature_HasV8MBaselineBit] = 1;
     120        4702 :   if (Subtarget->hasV6T2Ops())
     121             :     Features[Feature_HasV6T2Bit] = 1;
     122        4702 :   if (Subtarget->hasV6KOps())
     123             :     Features[Feature_HasV6KBit] = 1;
     124        4702 :   if (Subtarget->hasV7Ops())
     125             :     Features[Feature_HasV7Bit] = 1;
     126        4702 :   if (Subtarget->hasV8Ops())
     127             :     Features[Feature_HasV8Bit] = 1;
     128        4702 :   if (!Subtarget->hasV8Ops())
     129             :     Features[Feature_PreV8Bit] = 1;
     130        4702 :   if (Subtarget->hasV8_1aOps())
     131             :     Features[Feature_HasV8_1aBit] = 1;
     132        4702 :   if (!Subtarget->hasVFP2())
     133             :     Features[Feature_NoVFPBit] = 1;
     134        4702 :   if (Subtarget->hasVFP2())
     135             :     Features[Feature_HasVFP2Bit] = 1;
     136        4702 :   if (Subtarget->hasVFP3())
     137             :     Features[Feature_HasVFP3Bit] = 1;
     138        4702 :   if (Subtarget->hasVFP4())
     139             :     Features[Feature_HasVFP4Bit] = 1;
     140        4702 :   if (!Subtarget->isFPOnlySP())
     141             :     Features[Feature_HasDPVFPBit] = 1;
     142        4702 :   if (Subtarget->hasFPARMv8())
     143             :     Features[Feature_HasFPARMv8Bit] = 1;
     144        4702 :   if (Subtarget->hasNEON())
     145             :     Features[Feature_HasNEONBit] = 1;
     146        4702 :   if (Subtarget->hasCrypto())
     147             :     Features[Feature_HasCryptoBit] = 1;
     148        4702 :   if (Subtarget->hasCRC())
     149             :     Features[Feature_HasCRCBit] = 1;
     150        4702 :   if (Subtarget->hasFP16())
     151             :     Features[Feature_HasFP16Bit] = 1;
     152        4702 :   if (Subtarget->hasFullFP16())
     153             :     Features[Feature_HasFullFP16Bit] = 1;
     154        4702 :   if (Subtarget->hasDivideInThumbMode())
     155             :     Features[Feature_HasDivideInThumbBit] = 1;
     156        4702 :   if (Subtarget->hasDivideInARMMode())
     157             :     Features[Feature_HasDivideInARMBit] = 1;
     158        4702 :   if (Subtarget->hasDSP())
     159             :     Features[Feature_HasDSPBit] = 1;
     160        4702 :   if (Subtarget->hasDataBarrier())
     161             :     Features[Feature_HasDBBit] = 1;
     162        4702 :   if (Subtarget->hasV7Clrex())
     163             :     Features[Feature_HasV7ClrexBit] = 1;
     164        4702 :   if (Subtarget->hasAcquireRelease())
     165             :     Features[Feature_HasAcquireReleaseBit] = 1;
     166        4702 :   if (Subtarget->hasMPExtension())
     167             :     Features[Feature_HasMPBit] = 1;
     168        4702 :   if (Subtarget->hasZeroCycleZeroing())
     169             :     Features[Feature_HasZCZBit] = 1;
     170             :   if (Subtarget->useNEONForSinglePrecisionFP())
     171             :     Features[Feature_UseNEONForFPBit] = 1;
     172             :   if (!Subtarget->useNEONForSinglePrecisionFP())
     173             :     Features[Feature_DontUseNEONForFPBit] = 1;
     174        4702 :   if (Subtarget->isThumb())
     175             :     Features[Feature_IsThumbBit] = 1;
     176             :   if (Subtarget->isThumb1Only())
     177             :     Features[Feature_IsThumb1OnlyBit] = 1;
     178             :   if (Subtarget->isThumb2())
     179             :     Features[Feature_IsThumb2Bit] = 1;
     180        4702 :   if (!Subtarget->isMClass())
     181             :     Features[Feature_IsNotMClassBit] = 1;
     182        4702 :   if (!Subtarget->isThumb())
     183             :     Features[Feature_IsARMBit] = 1;
     184        4702 :   if (Subtarget->isTargetWindows())
     185             :     Features[Feature_IsWindowsBit] = 1;
     186        4702 :   if (!Subtarget->isTargetWindows())
     187             :     Features[Feature_IsNotWindowsBit] = 1;
     188        4702 :   if (Subtarget->isReadTPHard())
     189             :     Features[Feature_IsReadTPHardBit] = 1;
     190        4702 :   if (!Subtarget->isReadTPHard())
     191             :     Features[Feature_IsReadTPSoftBit] = 1;
     192        4702 :   if (Subtarget->useNaClTrap())
     193             :     Features[Feature_UseNaClTrapBit] = 1;
     194        4702 :   if (!Subtarget->useNaClTrap())
     195             :     Features[Feature_DontUseNaClTrapBit] = 1;
     196        4702 :   if (Subtarget->useFPVMLx())
     197             :     Features[Feature_UseFPVMLxBit] = 1;
     198        4702 :   if (Subtarget->useMulOps())
     199             :     Features[Feature_UseMulOpsBit] = 1;
     200        4702 :   if ((TM.Options.AllowFPOpFusion == FPOpFusion::Fast &&  Subtarget->hasVFP4()) && !Subtarget->isTargetDarwin())
     201             :     Features[Feature_UseFusedMACBit] = 1;
     202        4702 :   if (!(TM.Options.AllowFPOpFusion == FPOpFusion::Fast && Subtarget->hasVFP4()) || Subtarget->isTargetDarwin())
     203             :     Features[Feature_DontUseFusedMACBit] = 1;
     204        4702 :   if (!Subtarget->hasSlowVGETLNi32())
     205             :     Features[Feature_HasFastVGETLNi32Bit] = 1;
     206        4702 :   if (Subtarget->hasSlowVGETLNi32())
     207             :     Features[Feature_HasSlowVGETLNi32Bit] = 1;
     208        4702 :   if (!Subtarget->hasSlowVDUP32())
     209             :     Features[Feature_HasFastVDUP32Bit] = 1;
     210        4702 :   if (Subtarget->hasSlowVDUP32())
     211             :     Features[Feature_HasSlowVDUP32Bit] = 1;
     212        4702 :   if (Subtarget->preferVMOVSR() ||!Subtarget->useNEONForSinglePrecisionFP())
     213             :     Features[Feature_UseVMOVSRBit] = 1;
     214        4702 :   if (!Subtarget->preferVMOVSR() &&Subtarget->useNEONForSinglePrecisionFP())
     215             :     Features[Feature_DontUseVMOVSRBit] = 1;
     216        4702 :   return Features;
     217             : }
     218             : 
     219         706 : PredicateBitset ARMInstructionSelector::
     220             : computeAvailableFunctionFeatures(const ARMSubtarget *Subtarget, const MachineFunction *MF) const {
     221         706 :   PredicateBitset Features;
     222         706 :   if (Subtarget->useMovt(*MF))
     223             :     Features[Feature_UseMovtBit] = 1;
     224         706 :   if (!Subtarget->useMovt(*MF))
     225             :     Features[Feature_DontUseMovtBit] = 1;
     226         706 :   if (Subtarget->useMovt(*MF) && Subtarget->allowPositionIndependentMovt())
     227             :     Features[Feature_UseMovtInPicBit] = 1;
     228         706 :   if (!Subtarget->useMovt(*MF) || !Subtarget->allowPositionIndependentMovt())
     229             :     Features[Feature_DontUseMovtInPicBit] = 1;
     230         706 :   if (MF->getDataLayout().isLittleEndian())
     231             :     Features[Feature_IsLEBit] = 1;
     232         706 :   if (MF->getDataLayout().isBigEndian())
     233             :     Features[Feature_IsBEBit] = 1;
     234         706 :   return Features;
     235             : }
     236             : 
     237             : // LLT Objects.
     238             : enum {
     239             :   GILLT_s1,
     240             :   GILLT_s8,
     241             :   GILLT_s16,
     242             :   GILLT_s32,
     243             :   GILLT_s64,
     244             :   GILLT_v2s32,
     245             :   GILLT_v2s64,
     246             :   GILLT_v4s16,
     247             :   GILLT_v4s32,
     248             :   GILLT_v8s8,
     249             :   GILLT_v8s16,
     250             :   GILLT_v16s8,
     251             : };
     252             : const static LLT TypeObjects[] = {
     253             :   LLT::scalar(1),
     254             :   LLT::scalar(8),
     255             :   LLT::scalar(16),
     256             :   LLT::scalar(32),
     257             :   LLT::scalar(64),
     258             :   LLT::vector(2, 32),
     259             :   LLT::vector(2, 64),
     260             :   LLT::vector(4, 16),
     261             :   LLT::vector(4, 32),
     262             :   LLT::vector(8, 8),
     263             :   LLT::vector(8, 16),
     264             :   LLT::vector(16, 8),
     265       97171 : };
     266             : 
     267             : // Feature bitsets.
     268             : enum {
     269             :   GIFBS_Invalid,
     270             :   GIFBS_HasFullFP16,
     271             :   GIFBS_HasNEON,
     272             :   GIFBS_HasVFP2,
     273             :   GIFBS_HasVFP4,
     274             :   GIFBS_IsARM,
     275             :   GIFBS_IsBE,
     276             :   GIFBS_IsLE,
     277             :   GIFBS_IsThumb,
     278             :   GIFBS_IsThumb2,
     279             :   GIFBS_NoHonorSignDependentRounding,
     280             :   GIFBS_DontUseNEONForFP_HasVFP2,
     281             :   GIFBS_HasCrypto_HasV8,
     282             :   GIFBS_HasDB_IsARM,
     283             :   GIFBS_HasDB_IsThumb,
     284             :   GIFBS_HasDPVFP_HasVFP2,
     285             :   GIFBS_HasDPVFP_HasVFP4,
     286             :   GIFBS_HasDPVFP_NoHonorSignDependentRounding,
     287             :   GIFBS_HasDSP_IsThumb2,
     288             :   GIFBS_HasDivideInARM_IsARM,
     289             :   GIFBS_HasFP16_HasNEON,
     290             :   GIFBS_HasFullFP16_HasNEON,
     291             :   GIFBS_HasNEON_HasV8,
     292             :   GIFBS_HasNEON_HasV8_1a,
     293             :   GIFBS_HasV5T_IsARM,
     294             :   GIFBS_HasV5TE_IsARM,
     295             :   GIFBS_HasV6_IsARM,
     296             :   GIFBS_HasV6K_IsARM,
     297             :   GIFBS_HasV6M_IsThumb,
     298             :   GIFBS_HasV6T2_IsARM,
     299             :   GIFBS_HasV6T2_IsThumb2,
     300             :   GIFBS_HasV7_IsARM,
     301             :   GIFBS_HasV7Clrex_IsThumb,
     302             :   GIFBS_HasV8MBaseline_IsThumb,
     303             :   GIFBS_HasVFP2_UseVMOVSR,
     304             :   GIFBS_IsARM_NoV6,
     305             :   GIFBS_IsARM_PreV8,
     306             :   GIFBS_IsThumb_IsThumb1Only,
     307             :   GIFBS_IsThumb_IsWindows,
     308             :   GIFBS_IsThumb_UseMovt,
     309             :   GIFBS_IsThumb2_PreV8,
     310             :   GIFBS_IsThumb2_UseMulOps,
     311             :   GIFBS_HasCRC_HasV8_IsARM,
     312             :   GIFBS_HasCRC_HasV8_IsThumb2,
     313             :   GIFBS_HasDSP_IsThumb2_UseMulOps,
     314             :   GIFBS_HasDivideInThumb_HasV8MBaseline_IsThumb,
     315             :   GIFBS_HasFullFP16_HasNEON_HasV8,
     316             :   GIFBS_HasFullFP16_HasNEON_UseFusedMAC,
     317             :   GIFBS_HasV5TE_IsARM_UseMulOps,
     318             :   GIFBS_HasV6_IsARM_UseMulOps,
     319             :   GIFBS_HasV6_IsThumb_IsThumb1Only,
     320             :   GIFBS_HasV6T2_IsARM_UseMulOps,
     321             :   GIFBS_IsARM_NoV6_UseMulOps,
     322             :   GIFBS_DontUseFusedMAC_HasFullFP16_HasNEON_UseFPVMLx,
     323             : };
     324             : const static PredicateBitset FeatureBitsets[] {
     325             :   {}, // GIFBS_Invalid
     326             :   {Feature_HasFullFP16Bit, },
     327             :   {Feature_HasNEONBit, },
     328             :   {Feature_HasVFP2Bit, },
     329             :   {Feature_HasVFP4Bit, },
     330             :   {Feature_IsARMBit, },
     331             :   {Feature_IsBEBit, },
     332             :   {Feature_IsLEBit, },
     333             :   {Feature_IsThumbBit, },
     334             :   {Feature_IsThumb2Bit, },
     335             :   {Feature_NoHonorSignDependentRoundingBit, },
     336             :   {Feature_DontUseNEONForFPBit, Feature_HasVFP2Bit, },
     337             :   {Feature_HasCryptoBit, Feature_HasV8Bit, },
     338             :   {Feature_HasDBBit, Feature_IsARMBit, },
     339             :   {Feature_HasDBBit, Feature_IsThumbBit, },
     340             :   {Feature_HasDPVFPBit, Feature_HasVFP2Bit, },
     341             :   {Feature_HasDPVFPBit, Feature_HasVFP4Bit, },
     342             :   {Feature_HasDPVFPBit, Feature_NoHonorSignDependentRoundingBit, },
     343             :   {Feature_HasDSPBit, Feature_IsThumb2Bit, },
     344             :   {Feature_HasDivideInARMBit, Feature_IsARMBit, },
     345             :   {Feature_HasFP16Bit, Feature_HasNEONBit, },
     346             :   {Feature_HasFullFP16Bit, Feature_HasNEONBit, },
     347             :   {Feature_HasNEONBit, Feature_HasV8Bit, },
     348             :   {Feature_HasNEONBit, Feature_HasV8_1aBit, },
     349             :   {Feature_HasV5TBit, Feature_IsARMBit, },
     350             :   {Feature_HasV5TEBit, Feature_IsARMBit, },
     351             :   {Feature_HasV6Bit, Feature_IsARMBit, },
     352             :   {Feature_HasV6KBit, Feature_IsARMBit, },
     353             :   {Feature_HasV6MBit, Feature_IsThumbBit, },
     354             :   {Feature_HasV6T2Bit, Feature_IsARMBit, },
     355             :   {Feature_HasV6T2Bit, Feature_IsThumb2Bit, },
     356             :   {Feature_HasV7Bit, Feature_IsARMBit, },
     357             :   {Feature_HasV7ClrexBit, Feature_IsThumbBit, },
     358             :   {Feature_HasV8MBaselineBit, Feature_IsThumbBit, },
     359             :   {Feature_HasVFP2Bit, Feature_UseVMOVSRBit, },
     360             :   {Feature_IsARMBit, Feature_NoV6Bit, },
     361             :   {Feature_IsARMBit, Feature_PreV8Bit, },
     362             :   {Feature_IsThumbBit, Feature_IsThumb1OnlyBit, },
     363             :   {Feature_IsThumbBit, Feature_IsWindowsBit, },
     364             :   {Feature_IsThumbBit, Feature_UseMovtBit, },
     365             :   {Feature_IsThumb2Bit, Feature_PreV8Bit, },
     366             :   {Feature_IsThumb2Bit, Feature_UseMulOpsBit, },
     367             :   {Feature_HasCRCBit, Feature_HasV8Bit, Feature_IsARMBit, },
     368             :   {Feature_HasCRCBit, Feature_HasV8Bit, Feature_IsThumb2Bit, },
     369             :   {Feature_HasDSPBit, Feature_IsThumb2Bit, Feature_UseMulOpsBit, },
     370             :   {Feature_HasDivideInThumbBit, Feature_HasV8MBaselineBit, Feature_IsThumbBit, },
     371             :   {Feature_HasFullFP16Bit, Feature_HasNEONBit, Feature_HasV8Bit, },
     372             :   {Feature_HasFullFP16Bit, Feature_HasNEONBit, Feature_UseFusedMACBit, },
     373             :   {Feature_HasV5TEBit, Feature_IsARMBit, Feature_UseMulOpsBit, },
     374             :   {Feature_HasV6Bit, Feature_IsARMBit, Feature_UseMulOpsBit, },
     375             :   {Feature_HasV6Bit, Feature_IsThumbBit, Feature_IsThumb1OnlyBit, },
     376             :   {Feature_HasV6T2Bit, Feature_IsARMBit, Feature_UseMulOpsBit, },
     377             :   {Feature_IsARMBit, Feature_NoV6Bit, Feature_UseMulOpsBit, },
     378             :   {Feature_DontUseFusedMACBit, Feature_HasFullFP16Bit, Feature_HasNEONBit, Feature_UseFPVMLxBit, },
     379       97171 : };
     380             : 
     381             : // ComplexPattern predicates.
     382             : enum {
     383             :   GICP_Invalid,
     384             : };
     385             : // See constructor for table contents
     386             : 
     387             : // PatFrag predicates.
     388             : enum {
     389             :   GIPFP_I64_Predicate_VectorIndex16 = GIPFP_I64_Invalid + 1,
     390             :   GIPFP_I64_Predicate_VectorIndex32,
     391             :   GIPFP_I64_Predicate_VectorIndex64,
     392             :   GIPFP_I64_Predicate_VectorIndex8,
     393             :   GIPFP_I64_Predicate_imm0_15,
     394             :   GIPFP_I64_Predicate_imm0_239,
     395             :   GIPFP_I64_Predicate_imm0_255,
     396             :   GIPFP_I64_Predicate_imm0_31,
     397             :   GIPFP_I64_Predicate_imm0_32,
     398             :   GIPFP_I64_Predicate_imm0_4095,
     399             :   GIPFP_I64_Predicate_imm0_63,
     400             :   GIPFP_I64_Predicate_imm0_65535,
     401             :   GIPFP_I64_Predicate_imm0_65535_neg,
     402             :   GIPFP_I64_Predicate_imm0_7,
     403             :   GIPFP_I64_Predicate_imm16,
     404             :   GIPFP_I64_Predicate_imm16_31,
     405             :   GIPFP_I64_Predicate_imm1_15,
     406             :   GIPFP_I64_Predicate_imm1_16,
     407             :   GIPFP_I64_Predicate_imm1_31,
     408             :   GIPFP_I64_Predicate_imm1_7,
     409             :   GIPFP_I64_Predicate_imm24b,
     410             :   GIPFP_I64_Predicate_imm256_510,
     411             :   GIPFP_I64_Predicate_imm32,
     412             :   GIPFP_I64_Predicate_imm8,
     413             :   GIPFP_I64_Predicate_imm8_255,
     414             :   GIPFP_I64_Predicate_imm8_or_16,
     415             :   GIPFP_I64_Predicate_mod_imm,
     416             :   GIPFP_I64_Predicate_pkh_asr_amt,
     417             :   GIPFP_I64_Predicate_pkh_lsl_amt,
     418             :   GIPFP_I64_Predicate_shr_imm16,
     419             :   GIPFP_I64_Predicate_shr_imm32,
     420             :   GIPFP_I64_Predicate_shr_imm64,
     421             :   GIPFP_I64_Predicate_shr_imm8,
     422             :   GIPFP_I64_Predicate_t2_so_imm,
     423             :   GIPFP_I64_Predicate_t2_so_imm_neg,
     424             : };
     425          73 : bool ARMInstructionSelector::testImmPredicate_I64(unsigned PredicateID, int64_t Imm) const {
     426          73 :   switch (PredicateID) {
     427           0 :   case GIPFP_I64_Predicate_VectorIndex16: {
     428             :     
     429           0 :   return ((uint64_t)Imm) < 4;
     430             : 
     431             :     llvm_unreachable("ImmediateCode should have returned");
     432             :     return false;
     433             :   }
     434           0 :   case GIPFP_I64_Predicate_VectorIndex32: {
     435             :     
     436           0 :   return ((uint64_t)Imm) < 2;
     437             : 
     438             :     llvm_unreachable("ImmediateCode should have returned");
     439             :     return false;
     440             :   }
     441           0 :   case GIPFP_I64_Predicate_VectorIndex64: {
     442             :     
     443           0 :   return ((uint64_t)Imm) < 1;
     444             : 
     445             :     llvm_unreachable("ImmediateCode should have returned");
     446             :     return false;
     447             :   }
     448           0 :   case GIPFP_I64_Predicate_VectorIndex8: {
     449             :     
     450           0 :   return ((uint64_t)Imm) < 8;
     451             : 
     452             :     llvm_unreachable("ImmediateCode should have returned");
     453             :     return false;
     454             :   }
     455           0 :   case GIPFP_I64_Predicate_imm0_15: {
     456             :     
     457           0 :   return Imm >= 0 && Imm < 16;
     458             : 
     459             :     llvm_unreachable("ImmediateCode should have returned");
     460             :     return false;
     461             :   }
     462           0 :   case GIPFP_I64_Predicate_imm0_239: {
     463           0 :      return Imm >= 0 && Imm < 240; 
     464             :     llvm_unreachable("ImmediateCode should have returned");
     465             :     return false;
     466             :   }
     467           0 :   case GIPFP_I64_Predicate_imm0_255: {
     468           0 :      return Imm >= 0 && Imm < 256; 
     469             :     llvm_unreachable("ImmediateCode should have returned");
     470             :     return false;
     471             :   }
     472           0 :   case GIPFP_I64_Predicate_imm0_31: {
     473             :     
     474           0 :   return Imm >= 0 && Imm < 32;
     475             : 
     476             :     llvm_unreachable("ImmediateCode should have returned");
     477             :     return false;
     478             :   }
     479           0 :   case GIPFP_I64_Predicate_imm0_32: {
     480             :     
     481           0 :   return Imm >= 0 && Imm < 33;
     482             : 
     483             :     llvm_unreachable("ImmediateCode should have returned");
     484             :     return false;
     485             :   }
     486           0 :   case GIPFP_I64_Predicate_imm0_4095: {
     487             :     
     488           0 :   return Imm >= 0 && Imm < 4096;
     489             : 
     490             :     llvm_unreachable("ImmediateCode should have returned");
     491             :     return false;
     492             :   }
     493           0 :   case GIPFP_I64_Predicate_imm0_63: {
     494             :     
     495           0 :   return Imm >= 0 && Imm < 64;
     496             : 
     497             :     llvm_unreachable("ImmediateCode should have returned");
     498             :     return false;
     499             :   }
     500           1 :   case GIPFP_I64_Predicate_imm0_65535: {
     501             :     
     502           1 :   return Imm >= 0 && Imm < 65536;
     503             : 
     504             :     llvm_unreachable("ImmediateCode should have returned");
     505             :     return false;
     506             :   }
     507           0 :   case GIPFP_I64_Predicate_imm0_65535_neg: {
     508             :     
     509           0 :   return -Imm >= 0 && -Imm < 65536;
     510             : 
     511             :     llvm_unreachable("ImmediateCode should have returned");
     512             :     return false;
     513             :   }
     514           0 :   case GIPFP_I64_Predicate_imm0_7: {
     515             :     
     516           0 :   return Imm >= 0 && Imm < 8;
     517             : 
     518             :     llvm_unreachable("ImmediateCode should have returned");
     519             :     return false;
     520             :   }
     521           1 :   case GIPFP_I64_Predicate_imm16: {
     522           1 :      return Imm == 16; 
     523             :     llvm_unreachable("ImmediateCode should have returned");
     524             :     return false;
     525             :   }
     526           2 :   case GIPFP_I64_Predicate_imm16_31: {
     527             :     
     528           2 :   return (int32_t)Imm >= 16 && (int32_t)Imm < 32;
     529             : 
     530             :     llvm_unreachable("ImmediateCode should have returned");
     531             :     return false;
     532             :   }
     533           1 :   case GIPFP_I64_Predicate_imm1_15: {
     534           1 :      return Imm > 0 && Imm < 16; 
     535             :     llvm_unreachable("ImmediateCode should have returned");
     536             :     return false;
     537             :   }
     538           0 :   case GIPFP_I64_Predicate_imm1_16: {
     539             :     
     540           0 :     return Imm > 0 && Imm <= 16;
     541             :   
     542             :     llvm_unreachable("ImmediateCode should have returned");
     543             :     return false;
     544             :   }
     545           0 :   case GIPFP_I64_Predicate_imm1_31: {
     546           0 :      return Imm > 0 && Imm < 32; 
     547             :     llvm_unreachable("ImmediateCode should have returned");
     548             :     return false;
     549             :   }
     550           0 :   case GIPFP_I64_Predicate_imm1_7: {
     551           0 :      return Imm > 0 && Imm < 8; 
     552             :     llvm_unreachable("ImmediateCode should have returned");
     553             :     return false;
     554             :   }
     555           0 :   case GIPFP_I64_Predicate_imm24b: {
     556             :     
     557           0 :   return Imm >= 0 && Imm <= 0xffffff;
     558             : 
     559             :     llvm_unreachable("ImmediateCode should have returned");
     560             :     return false;
     561             :   }
     562           0 :   case GIPFP_I64_Predicate_imm256_510: {
     563             :     
     564           0 :   return Imm >= 256 && Imm < 511;
     565             : 
     566             :     llvm_unreachable("ImmediateCode should have returned");
     567             :     return false;
     568             :   }
     569           0 :   case GIPFP_I64_Predicate_imm32: {
     570           0 :      return Imm == 32; 
     571             :     llvm_unreachable("ImmediateCode should have returned");
     572             :     return false;
     573             :   }
     574           0 :   case GIPFP_I64_Predicate_imm8: {
     575           0 :      return Imm == 8; 
     576             :     llvm_unreachable("ImmediateCode should have returned");
     577             :     return false;
     578             :   }
     579           0 :   case GIPFP_I64_Predicate_imm8_255: {
     580             :     
     581           0 :   return Imm >= 8 && Imm < 256;
     582             : 
     583             :     llvm_unreachable("ImmediateCode should have returned");
     584             :     return false;
     585             :   }
     586           0 :   case GIPFP_I64_Predicate_imm8_or_16: {
     587           0 :      return Imm == 8 || Imm == 16;
     588             :     llvm_unreachable("ImmediateCode should have returned");
     589             :     return false;
     590             :   }
     591          65 :   case GIPFP_I64_Predicate_mod_imm: {
     592             :     
     593          65 :     return ARM_AM::getSOImmVal(Imm) != -1;
     594             :   
     595             :     llvm_unreachable("ImmediateCode should have returned");
     596             :     return false;
     597             :   }
     598           0 :   case GIPFP_I64_Predicate_pkh_asr_amt: {
     599           0 :      return Imm > 0 && Imm <= 32; 
     600             :     llvm_unreachable("ImmediateCode should have returned");
     601             :     return false;
     602             :   }
     603           3 :   case GIPFP_I64_Predicate_pkh_lsl_amt: {
     604           3 :      return Imm >= 0 && Imm < 32; 
     605             :     llvm_unreachable("ImmediateCode should have returned");
     606             :     return false;
     607             :   }
     608           0 :   case GIPFP_I64_Predicate_shr_imm16: {
     609           0 :      return Imm > 0 && Imm <= 16; 
     610             :     llvm_unreachable("ImmediateCode should have returned");
     611             :     return false;
     612             :   }
     613           0 :   case GIPFP_I64_Predicate_shr_imm32: {
     614           0 :      return Imm > 0 && Imm <= 32; 
     615             :     llvm_unreachable("ImmediateCode should have returned");
     616             :     return false;
     617             :   }
     618           0 :   case GIPFP_I64_Predicate_shr_imm64: {
     619           0 :      return Imm > 0 && Imm <= 64; 
     620             :     llvm_unreachable("ImmediateCode should have returned");
     621             :     return false;
     622             :   }
     623           0 :   case GIPFP_I64_Predicate_shr_imm8: {
     624           0 :      return Imm > 0 && Imm <= 8; 
     625             :     llvm_unreachable("ImmediateCode should have returned");
     626             :     return false;
     627             :   }
     628           0 :   case GIPFP_I64_Predicate_t2_so_imm: {
     629             :     
     630           0 :     return ARM_AM::getT2SOImmVal(Imm) != -1;
     631             :   
     632             :     llvm_unreachable("ImmediateCode should have returned");
     633             :     return false;
     634             :   }
     635           0 :   case GIPFP_I64_Predicate_t2_so_imm_neg: {
     636             :     
     637           0 :   return Imm && ARM_AM::getT2SOImmVal(-(uint32_t)Imm) != -1;
     638             : 
     639             :     llvm_unreachable("ImmediateCode should have returned");
     640             :     return false;
     641             :   }
     642             :   }
     643           0 :   llvm_unreachable("Unknown predicate");
     644             :   return false;
     645             : }
     646           0 : bool ARMInstructionSelector::testImmPredicate_APFloat(unsigned PredicateID, const APFloat & Imm) const {
     647           0 :   llvm_unreachable("Unknown predicate");
     648             :   return false;
     649             : }
     650           0 : bool ARMInstructionSelector::testImmPredicate_APInt(unsigned PredicateID, const APInt & Imm) const {
     651           0 :   llvm_unreachable("Unknown predicate");
     652             :   return false;
     653             : }
     654             : 
     655             : ARMInstructionSelector::ComplexMatcherMemFn
     656             : ARMInstructionSelector::ComplexPredicateFns[] = {
     657             :   nullptr, // GICP_Invalid
     658             : };
     659             : 
     660             : // Custom renderers.
     661             : enum {
     662             :   GICR_Invalid,
     663             : };
     664             : ARMInstructionSelector::CustomRendererFn
     665             : ARMInstructionSelector::CustomRenderers[] = {
     666             :   nullptr, // GICP_Invalid
     667             : };
     668             : 
     669         706 : bool ARMInstructionSelector::selectImpl(MachineInstr &I, CodeGenCoverage &CoverageInfo) const {
     670         706 :   MachineFunction &MF = *I.getParent()->getParent();
     671         706 :   MachineRegisterInfo &MRI = MF.getRegInfo();
     672             :   // FIXME: This should be computed on a per-function basis rather than per-insn.
     673         706 :   AvailableFunctionFeatures = computeAvailableFunctionFeatures(&STI, &MF);
     674         706 :   const PredicateBitset AvailableFeatures = getAvailableFeatures();
     675             :   NewMIVector OutMIs;
     676             :   State.MIs.clear();
     677         706 :   State.MIs.push_back(&I);
     678             : 
     679             :   constexpr static int64_t MatchTable0[] = {
     680             :     GIM_Try, /*On fail goto*//*Label 0*/ 655,
     681             :       GIM_CheckOpcode, /*MI*/0, TargetOpcode::G_OR,
     682             :       GIM_Try, /*On fail goto*//*Label 1*/ 167,
     683             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
     684             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
     685             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
     686             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
     687             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
     688             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/3,
     689             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/0, /*OpIdx*/2, // MIs[3]
     690             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/3,
     691             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/3, /*OpIdx*/1, // MIs[4]
     692             :         GIM_CheckNumOperands, /*MI*/4, /*Expected*/3,
     693             :         // No instruction predicates
     694             :         // MIs[0] Rd
     695             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
     696             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRRegClassID,
     697             :         // MIs[0] Operand 1
     698             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
     699             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
     700             :         // MIs[1] Operand 0
     701             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
     702             :         // MIs[1] Operand 1
     703             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
     704             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_LSHR,
     705             :         // MIs[2] Operand 0
     706             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
     707             :         // MIs[2] Rm
     708             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
     709             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::GPRRegClassID,
     710             :         // MIs[2] Operand 2
     711             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
     712             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 8,
     713             :         // MIs[1] Operand 2
     714             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
     715             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 255,
     716             :         // MIs[0] Operand 2
     717             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
     718             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_ASHR,
     719             :         // MIs[3] Operand 0
     720             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
     721             :         // MIs[3] Operand 1
     722             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
     723             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_SHL,
     724             :         // MIs[4] Operand 0
     725             :         GIM_CheckType, /*MI*/4, /*Op*/0, /*Type*/GILLT_s32,
     726             :         // MIs[4] Rm
     727             :         GIM_CheckIsSameOperand, /*MI*/4, /*OpIdx*/1, /*OtherMI*/2, /*OtherOpIdx*/1,
     728             :         // MIs[4] Operand 2
     729             :         GIM_CheckType, /*MI*/4, /*Op*/2, /*Type*/GILLT_s32,
     730             :         GIM_CheckConstantInt, /*MI*/4, /*Op*/2, 24,
     731             :         // MIs[3] Operand 2
     732             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
     733             :         GIM_CheckConstantInt, /*MI*/3, /*Op*/2, 16,
     734             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
     735             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
     736             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
     737             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
     738             :         // (or:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } GPR:{ *:[i32] }:$Rm, 8:{ *:[i32] }), 255:{ *:[i32] }), (sra:{ *:[i32] } (shl:{ *:[i32] } GPR:{ *:[i32] }:$Rm, 24:{ *:[i32] }), 16:{ *:[i32] }))  =>  (REVSH:{ *:[i32] } GPR:{ *:[i32] }:$Rm)
     739             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::REVSH,
     740             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
     741             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Rm
     742             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
     743             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
     744             :         GIR_EraseFromParent, /*InsnID*/0,
     745             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
     746             :         GIR_Done,
     747             :       // Label 1: @167
     748             :       GIM_Try, /*On fail goto*//*Label 2*/ 329,
     749             :         GIM_CheckFeatures, GIFBS_IsThumb2,
     750             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
     751             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
     752             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
     753             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
     754             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/3,
     755             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/0, /*OpIdx*/2, // MIs[3]
     756             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/3,
     757             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/3, /*OpIdx*/1, // MIs[4]
     758             :         GIM_CheckNumOperands, /*MI*/4, /*Expected*/3,
     759             :         // No instruction predicates
     760             :         // MIs[0] Rd
     761             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
     762             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
     763             :         // MIs[0] Operand 1
     764             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
     765             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
     766             :         // MIs[1] Operand 0
     767             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
     768             :         // MIs[1] Operand 1
     769             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
     770             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_LSHR,
     771             :         // MIs[2] Operand 0
     772             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
     773             :         // MIs[2] Rm
     774             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
     775             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
     776             :         // MIs[2] Operand 2
     777             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
     778             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 8,
     779             :         // MIs[1] Operand 2
     780             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
     781             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 255,
     782             :         // MIs[0] Operand 2
     783             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
     784             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_ASHR,
     785             :         // MIs[3] Operand 0
     786             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
     787             :         // MIs[3] Operand 1
     788             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
     789             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_SHL,
     790             :         // MIs[4] Operand 0
     791             :         GIM_CheckType, /*MI*/4, /*Op*/0, /*Type*/GILLT_s32,
     792             :         // MIs[4] Rm
     793             :         GIM_CheckIsSameOperand, /*MI*/4, /*OpIdx*/1, /*OtherMI*/2, /*OtherOpIdx*/1,
     794             :         // MIs[4] Operand 2
     795             :         GIM_CheckType, /*MI*/4, /*Op*/2, /*Type*/GILLT_s32,
     796             :         GIM_CheckConstantInt, /*MI*/4, /*Op*/2, 24,
     797             :         // MIs[3] Operand 2
     798             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
     799             :         GIM_CheckConstantInt, /*MI*/3, /*Op*/2, 16,
     800             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
     801             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
     802             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
     803             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
     804             :         // (or:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, 8:{ *:[i32] }), 255:{ *:[i32] }), (sra:{ *:[i32] } (shl:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, 24:{ *:[i32] }), 16:{ *:[i32] }))  =>  (t2REVSH:{ *:[i32] } rGPR:{ *:[i32] }:$Rm)
     805             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2REVSH,
     806             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
     807             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Rm
     808             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
     809             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
     810             :         GIR_EraseFromParent, /*InsnID*/0,
     811             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
     812             :         GIR_Done,
     813             :       // Label 2: @329
     814             :       GIM_Try, /*On fail goto*//*Label 3*/ 491,
     815             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
     816             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
     817             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
     818             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
     819             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
     820             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/3,
     821             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/0, /*OpIdx*/2, // MIs[3]
     822             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/3,
     823             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/3, /*OpIdx*/1, // MIs[4]
     824             :         GIM_CheckNumOperands, /*MI*/4, /*Expected*/3,
     825             :         // No instruction predicates
     826             :         // MIs[0] Rd
     827             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
     828             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRRegClassID,
     829             :         // MIs[0] Operand 1
     830             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
     831             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ASHR,
     832             :         // MIs[1] Operand 0
     833             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
     834             :         // MIs[1] Operand 1
     835             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
     836             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_SHL,
     837             :         // MIs[2] Operand 0
     838             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
     839             :         // MIs[2] Rm
     840             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
     841             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::GPRRegClassID,
     842             :         // MIs[2] Operand 2
     843             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
     844             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 24,
     845             :         // MIs[1] Operand 2
     846             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
     847             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 16,
     848             :         // MIs[0] Operand 2
     849             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
     850             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_AND,
     851             :         // MIs[3] Operand 0
     852             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
     853             :         // MIs[3] Operand 1
     854             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
     855             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_LSHR,
     856             :         // MIs[4] Operand 0
     857             :         GIM_CheckType, /*MI*/4, /*Op*/0, /*Type*/GILLT_s32,
     858             :         // MIs[4] Rm
     859             :         GIM_CheckIsSameOperand, /*MI*/4, /*OpIdx*/1, /*OtherMI*/2, /*OtherOpIdx*/1,
     860             :         // MIs[4] Operand 2
     861             :         GIM_CheckType, /*MI*/4, /*Op*/2, /*Type*/GILLT_s32,
     862             :         GIM_CheckConstantInt, /*MI*/4, /*Op*/2, 8,
     863             :         // MIs[3] Operand 2
     864             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
     865             :         GIM_CheckConstantInt, /*MI*/3, /*Op*/2, 255,
     866             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
     867             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
     868             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
     869             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
     870             :         // (or:{ *:[i32] } (sra:{ *:[i32] } (shl:{ *:[i32] } GPR:{ *:[i32] }:$Rm, 24:{ *:[i32] }), 16:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } GPR:{ *:[i32] }:$Rm, 8:{ *:[i32] }), 255:{ *:[i32] }))  =>  (REVSH:{ *:[i32] } GPR:{ *:[i32] }:$Rm)
     871             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::REVSH,
     872             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
     873             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Rm
     874             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
     875             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
     876             :         GIR_EraseFromParent, /*InsnID*/0,
     877             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
     878             :         GIR_Done,
     879             :       // Label 3: @491
     880             :       GIM_Try, /*On fail goto*//*Label 4*/ 653,
     881             :         GIM_CheckFeatures, GIFBS_IsThumb2,
     882             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
     883             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
     884             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
     885             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
     886             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/3,
     887             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/0, /*OpIdx*/2, // MIs[3]
     888             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/3,
     889             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/3, /*OpIdx*/1, // MIs[4]
     890             :         GIM_CheckNumOperands, /*MI*/4, /*Expected*/3,
     891             :         // No instruction predicates
     892             :         // MIs[0] Rd
     893             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
     894             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
     895             :         // MIs[0] Operand 1
     896             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
     897             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ASHR,
     898             :         // MIs[1] Operand 0
     899             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
     900             :         // MIs[1] Operand 1
     901             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
     902             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_SHL,
     903             :         // MIs[2] Operand 0
     904             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
     905             :         // MIs[2] Rm
     906             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
     907             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
     908             :         // MIs[2] Operand 2
     909             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
     910             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 24,
     911             :         // MIs[1] Operand 2
     912             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
     913             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 16,
     914             :         // MIs[0] Operand 2
     915             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
     916             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_AND,
     917             :         // MIs[3] Operand 0
     918             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
     919             :         // MIs[3] Operand 1
     920             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
     921             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_LSHR,
     922             :         // MIs[4] Operand 0
     923             :         GIM_CheckType, /*MI*/4, /*Op*/0, /*Type*/GILLT_s32,
     924             :         // MIs[4] Rm
     925             :         GIM_CheckIsSameOperand, /*MI*/4, /*OpIdx*/1, /*OtherMI*/2, /*OtherOpIdx*/1,
     926             :         // MIs[4] Operand 2
     927             :         GIM_CheckType, /*MI*/4, /*Op*/2, /*Type*/GILLT_s32,
     928             :         GIM_CheckConstantInt, /*MI*/4, /*Op*/2, 8,
     929             :         // MIs[3] Operand 2
     930             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
     931             :         GIM_CheckConstantInt, /*MI*/3, /*Op*/2, 255,
     932             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
     933             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
     934             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
     935             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
     936             :         // (or:{ *:[i32] } (sra:{ *:[i32] } (shl:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, 24:{ *:[i32] }), 16:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, 8:{ *:[i32] }), 255:{ *:[i32] }))  =>  (t2REVSH:{ *:[i32] } rGPR:{ *:[i32] }:$Rm)
     937             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2REVSH,
     938             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
     939             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Rm
     940             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
     941             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
     942             :         GIR_EraseFromParent, /*InsnID*/0,
     943             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
     944             :         GIR_Done,
     945             :       // Label 4: @653
     946             :       GIM_Reject,
     947             :       GIR_Done,
     948             :     // Label 0: @655
     949             :     GIM_Try, /*On fail goto*//*Label 5*/ 830,
     950             :       GIM_CheckOpcode, /*MI*/0, TargetOpcode::G_AND,
     951             :       GIM_Try, /*On fail goto*//*Label 6*/ 744,
     952             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
     953             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
     954             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
     955             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
     956             :         // No instruction predicates
     957             :         // MIs[0] Rd
     958             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
     959             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
     960             :         // MIs[0] Operand 1
     961             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
     962             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_LSHR,
     963             :         // MIs[1] Operand 0
     964             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
     965             :         // MIs[1] Src
     966             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
     967             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRRegClassID,
     968             :         // MIs[1] Operand 2
     969             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
     970             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 8,
     971             :         // MIs[0] Operand 2
     972             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
     973             :         GIM_CheckConstantInt, /*MI*/0, /*Op*/2, 16711935,
     974             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
     975             :         // (and:{ *:[i32] } (srl:{ *:[i32] } GPR:{ *:[i32] }:$Src, 8:{ *:[i32] }), 16711935:{ *:[i32] })  =>  (UXTB16:{ *:[i32] } GPR:{ *:[i32] }:$Src, 1:{ *:[i32] })
     976             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::UXTB16,
     977             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
     978             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Src
     979             :         GIR_AddImm, /*InsnID*/0, /*Imm*/1,
     980             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
     981             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
     982             :         GIR_EraseFromParent, /*InsnID*/0,
     983             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
     984             :         GIR_Done,
     985             :       // Label 6: @744
     986             :       GIM_Try, /*On fail goto*//*Label 7*/ 828,
     987             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
     988             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
     989             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
     990             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
     991             :         // No instruction predicates
     992             :         // MIs[0] Rd
     993             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
     994             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
     995             :         // MIs[0] Operand 1
     996             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
     997             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_LSHR,
     998             :         // MIs[1] Operand 0
     999             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    1000             :         // MIs[1] Src
    1001             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    1002             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    1003             :         // MIs[1] Operand 2
    1004             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    1005             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 8,
    1006             :         // MIs[0] Operand 2
    1007             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    1008             :         GIM_CheckConstantInt, /*MI*/0, /*Op*/2, 16711935,
    1009             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1010             :         // (and:{ *:[i32] } (srl:{ *:[i32] } rGPR:{ *:[i32] }:$Src, 8:{ *:[i32] }), 16711935:{ *:[i32] })  =>  (t2UXTB16:{ *:[i32] } rGPR:{ *:[i32] }:$Src, 1:{ *:[i32] })
    1011             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2UXTB16,
    1012             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    1013             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Src
    1014             :         GIR_AddImm, /*InsnID*/0, /*Imm*/1,
    1015             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1016             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1017             :         GIR_EraseFromParent, /*InsnID*/0,
    1018             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1019             :         GIR_Done,
    1020             :       // Label 7: @828
    1021             :       GIM_Reject,
    1022             :       GIR_Done,
    1023             :     // Label 5: @830
    1024             :     GIM_Try, /*On fail goto*//*Label 8*/ 1541,
    1025             :       GIM_CheckOpcode, /*MI*/0, TargetOpcode::G_ADD,
    1026             :       GIM_Try, /*On fail goto*//*Label 9*/ 923,
    1027             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    1028             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    1029             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    1030             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    1031             :         // No instruction predicates
    1032             :         // MIs[0] Rd
    1033             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    1034             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    1035             :         // MIs[0] Operand 1
    1036             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    1037             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    1038             :         // MIs[1] Operand 0
    1039             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    1040             :         // MIs[1] Rm
    1041             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    1042             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    1043             :         // MIs[1] Operand 2
    1044             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    1045             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 255,
    1046             :         // MIs[0] Rn
    1047             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    1048             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::GPRRegClassID,
    1049             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1050             :         // (add:{ *:[i32] } (and:{ *:[i32] } GPR:{ *:[i32] }:$Rm, 255:{ *:[i32] }), GPR:{ *:[i32] }:$Rn)  =>  (UXTAB:{ *:[i32] } GPR:{ *:[i32] }:$Rn, GPR:{ *:[i32] }:$Rm, 0:{ *:[i32] })
    1051             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::UXTAB,
    1052             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    1053             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rn
    1054             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rm
    1055             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
    1056             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1057             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1058             :         GIR_EraseFromParent, /*InsnID*/0,
    1059             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1060             :         GIR_Done,
    1061             :       // Label 9: @923
    1062             :       GIM_Try, /*On fail goto*//*Label 10*/ 1011,
    1063             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    1064             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    1065             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    1066             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    1067             :         // No instruction predicates
    1068             :         // MIs[0] Rd
    1069             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    1070             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    1071             :         // MIs[0] Operand 1
    1072             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    1073             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    1074             :         // MIs[1] Operand 0
    1075             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    1076             :         // MIs[1] Rm
    1077             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    1078             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    1079             :         // MIs[1] Operand 2
    1080             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    1081             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 65535,
    1082             :         // MIs[0] Rn
    1083             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    1084             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::GPRRegClassID,
    1085             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1086             :         // (add:{ *:[i32] } (and:{ *:[i32] } GPR:{ *:[i32] }:$Rm, 65535:{ *:[i32] }), GPR:{ *:[i32] }:$Rn)  =>  (UXTAH:{ *:[i32] } GPR:{ *:[i32] }:$Rn, GPR:{ *:[i32] }:$Rm, 0:{ *:[i32] })
    1087             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::UXTAH,
    1088             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    1089             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rn
    1090             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rm
    1091             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
    1092             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1093             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1094             :         GIR_EraseFromParent, /*InsnID*/0,
    1095             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1096             :         GIR_Done,
    1097             :       // Label 10: @1011
    1098             :       GIM_Try, /*On fail goto*//*Label 11*/ 1099,
    1099             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    1100             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    1101             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    1102             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    1103             :         // No instruction predicates
    1104             :         // MIs[0] Rd
    1105             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    1106             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    1107             :         // MIs[0] Operand 1
    1108             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    1109             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    1110             :         // MIs[1] Operand 0
    1111             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    1112             :         // MIs[1] Rm
    1113             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    1114             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    1115             :         // MIs[1] Operand 2
    1116             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    1117             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 255,
    1118             :         // MIs[0] Rn
    1119             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    1120             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
    1121             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1122             :         // (add:{ *:[i32] } (and:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, 255:{ *:[i32] }), rGPR:{ *:[i32] }:$Rn)  =>  (t2UXTAB:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm, 0:{ *:[i32] })
    1123             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2UXTAB,
    1124             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    1125             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rn
    1126             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rm
    1127             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
    1128             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1129             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1130             :         GIR_EraseFromParent, /*InsnID*/0,
    1131             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1132             :         GIR_Done,
    1133             :       // Label 11: @1099
    1134             :       GIM_Try, /*On fail goto*//*Label 12*/ 1187,
    1135             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    1136             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    1137             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    1138             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    1139             :         // No instruction predicates
    1140             :         // MIs[0] Rd
    1141             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    1142             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    1143             :         // MIs[0] Operand 1
    1144             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    1145             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    1146             :         // MIs[1] Operand 0
    1147             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    1148             :         // MIs[1] Rm
    1149             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    1150             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    1151             :         // MIs[1] Operand 2
    1152             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    1153             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 65535,
    1154             :         // MIs[0] Rn
    1155             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    1156             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
    1157             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1158             :         // (add:{ *:[i32] } (and:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, 65535:{ *:[i32] }), rGPR:{ *:[i32] }:$Rn)  =>  (t2UXTAH:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm, 0:{ *:[i32] })
    1159             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2UXTAH,
    1160             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    1161             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rn
    1162             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rm
    1163             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
    1164             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1165             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1166             :         GIR_EraseFromParent, /*InsnID*/0,
    1167             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1168             :         GIR_Done,
    1169             :       // Label 12: @1187
    1170             :       GIM_Try, /*On fail goto*//*Label 13*/ 1275,
    1171             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    1172             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    1173             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    1174             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    1175             :         // No instruction predicates
    1176             :         // MIs[0] Rd
    1177             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    1178             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    1179             :         // MIs[0] Rn
    1180             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    1181             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    1182             :         // MIs[0] Operand 2
    1183             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    1184             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    1185             :         // MIs[1] Operand 0
    1186             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    1187             :         // MIs[1] Rm
    1188             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    1189             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    1190             :         // MIs[1] Operand 2
    1191             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    1192             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 255,
    1193             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1194             :         // (add:{ *:[i32] } GPR:{ *:[i32] }:$Rn, (and:{ *:[i32] } GPR:{ *:[i32] }:$Rm, 255:{ *:[i32] }))  =>  (UXTAB:{ *:[i32] } GPR:{ *:[i32] }:$Rn, GPR:{ *:[i32] }:$Rm, 0:{ *:[i32] })
    1195             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::UXTAB,
    1196             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    1197             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    1198             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rm
    1199             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
    1200             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1201             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1202             :         GIR_EraseFromParent, /*InsnID*/0,
    1203             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1204             :         GIR_Done,
    1205             :       // Label 13: @1275
    1206             :       GIM_Try, /*On fail goto*//*Label 14*/ 1363,
    1207             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    1208             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    1209             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    1210             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    1211             :         // No instruction predicates
    1212             :         // MIs[0] Rd
    1213             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    1214             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    1215             :         // MIs[0] Rn
    1216             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    1217             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    1218             :         // MIs[0] Operand 2
    1219             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    1220             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    1221             :         // MIs[1] Operand 0
    1222             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    1223             :         // MIs[1] Rm
    1224             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    1225             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    1226             :         // MIs[1] Operand 2
    1227             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    1228             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 65535,
    1229             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1230             :         // (add:{ *:[i32] } GPR:{ *:[i32] }:$Rn, (and:{ *:[i32] } GPR:{ *:[i32] }:$Rm, 65535:{ *:[i32] }))  =>  (UXTAH:{ *:[i32] } GPR:{ *:[i32] }:$Rn, GPR:{ *:[i32] }:$Rm, 0:{ *:[i32] })
    1231             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::UXTAH,
    1232             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    1233             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    1234             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rm
    1235             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
    1236             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1237             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1238             :         GIR_EraseFromParent, /*InsnID*/0,
    1239             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1240             :         GIR_Done,
    1241             :       // Label 14: @1363
    1242             :       GIM_Try, /*On fail goto*//*Label 15*/ 1451,
    1243             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    1244             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    1245             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    1246             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    1247             :         // No instruction predicates
    1248             :         // MIs[0] Rd
    1249             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    1250             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    1251             :         // MIs[0] Rn
    1252             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    1253             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    1254             :         // MIs[0] Operand 2
    1255             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    1256             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    1257             :         // MIs[1] Operand 0
    1258             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    1259             :         // MIs[1] Rm
    1260             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    1261             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    1262             :         // MIs[1] Operand 2
    1263             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    1264             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 255,
    1265             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1266             :         // (add:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (and:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, 255:{ *:[i32] }))  =>  (t2UXTAB:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm, 0:{ *:[i32] })
    1267             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2UXTAB,
    1268             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    1269             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    1270             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rm
    1271             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
    1272             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1273             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1274             :         GIR_EraseFromParent, /*InsnID*/0,
    1275             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1276             :         GIR_Done,
    1277             :       // Label 15: @1451
    1278             :       GIM_Try, /*On fail goto*//*Label 16*/ 1539,
    1279             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    1280             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    1281             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    1282             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    1283             :         // No instruction predicates
    1284             :         // MIs[0] Rd
    1285             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    1286             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    1287             :         // MIs[0] Rn
    1288             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    1289             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    1290             :         // MIs[0] Operand 2
    1291             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    1292             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    1293             :         // MIs[1] Operand 0
    1294             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    1295             :         // MIs[1] Rm
    1296             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    1297             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    1298             :         // MIs[1] Operand 2
    1299             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    1300             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 65535,
    1301             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1302             :         // (add:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (and:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, 65535:{ *:[i32] }))  =>  (t2UXTAH:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm, 0:{ *:[i32] })
    1303             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2UXTAH,
    1304             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    1305             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    1306             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rm
    1307             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
    1308             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1309             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1310             :         GIR_EraseFromParent, /*InsnID*/0,
    1311             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1312             :         GIR_Done,
    1313             :       // Label 16: @1539
    1314             :       GIM_Reject,
    1315             :       GIR_Done,
    1316             :     // Label 8: @1541
    1317             :     GIM_Try, /*On fail goto*//*Label 17*/ 2234,
    1318             :       GIM_CheckOpcode, /*MI*/0, TargetOpcode::G_INTRINSIC_W_SIDE_EFFECTS,
    1319             :       GIM_Try, /*On fail goto*//*Label 18*/ 1719,
    1320             :         GIM_CheckFeatures, GIFBS_IsARM_PreV8,
    1321             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/7,
    1322             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    1323             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    1324             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    1325             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    1326             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/0, /*OpIdx*/3, // MIs[3]
    1327             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/2,
    1328             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/0, /*OpIdx*/4, // MIs[4]
    1329             :         GIM_CheckNumOperands, /*MI*/4, /*Expected*/2,
    1330             :         GIM_RecordInsn, /*DefineMI*/5, /*MI*/0, /*OpIdx*/5, // MIs[5]
    1331             :         GIM_CheckNumOperands, /*MI*/5, /*Expected*/2,
    1332             :         GIM_RecordInsn, /*DefineMI*/6, /*MI*/0, /*OpIdx*/6, // MIs[6]
    1333             :         GIM_CheckNumOperands, /*MI*/6, /*Expected*/2,
    1334             :         // No instruction predicates
    1335             :         // MIs[0] Operand 0
    1336             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/0, Intrinsic::arm_cdp,
    1337             :         // MIs[0] cop
    1338             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    1339             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    1340             :         // MIs[1] Operand 0
    1341             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    1342             :         // MIs[1] Operand 1
    1343             :         // No operand predicates
    1344             :         // MIs[0] opc1
    1345             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    1346             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    1347             :         // MIs[2] Operand 0
    1348             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    1349             :         // MIs[2] Operand 1
    1350             :         // No operand predicates
    1351             :         // MIs[0] CRd
    1352             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    1353             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    1354             :         // MIs[3] Operand 0
    1355             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    1356             :         // MIs[3] Operand 1
    1357             :         // No operand predicates
    1358             :         // MIs[0] CRn
    1359             :         GIM_CheckType, /*MI*/0, /*Op*/4, /*Type*/GILLT_s32,
    1360             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_CONSTANT,
    1361             :         // MIs[4] Operand 0
    1362             :         GIM_CheckType, /*MI*/4, /*Op*/0, /*Type*/GILLT_s32,
    1363             :         // MIs[4] Operand 1
    1364             :         // No operand predicates
    1365             :         // MIs[0] CRm
    1366             :         GIM_CheckType, /*MI*/0, /*Op*/5, /*Type*/GILLT_s32,
    1367             :         GIM_CheckOpcode, /*MI*/5, TargetOpcode::G_CONSTANT,
    1368             :         // MIs[5] Operand 0
    1369             :         GIM_CheckType, /*MI*/5, /*Op*/0, /*Type*/GILLT_s32,
    1370             :         // MIs[5] Operand 1
    1371             :         // No operand predicates
    1372             :         // MIs[0] opc2
    1373             :         GIM_CheckType, /*MI*/0, /*Op*/6, /*Type*/GILLT_s32,
    1374             :         GIM_CheckOpcode, /*MI*/6, TargetOpcode::G_CONSTANT,
    1375             :         // MIs[6] Operand 0
    1376             :         GIM_CheckType, /*MI*/6, /*Op*/0, /*Type*/GILLT_s32,
    1377             :         // MIs[6] Operand 1
    1378             :         // No operand predicates
    1379             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1380             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    1381             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    1382             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    1383             :         GIM_CheckIsSafeToFold, /*InsnID*/5,
    1384             :         GIM_CheckIsSafeToFold, /*InsnID*/6,
    1385             :         // (intrinsic_void 575:{ *:[iPTR] }, (imm:{ *:[i32] }):$cop, (imm:{ *:[i32] }):$opc1, (imm:{ *:[i32] }):$CRd, (imm:{ *:[i32] }):$CRn, (imm:{ *:[i32] }):$CRm, (imm:{ *:[i32] }):$opc2)  =>  (CDP (imm:{ *:[i32] }):$cop, (imm:{ *:[i32] }):$opc1, (imm:{ *:[i32] }):$CRd, (imm:{ *:[i32] }):$CRn, (imm:{ *:[i32] }):$CRm, (imm:{ *:[i32] }):$opc2)
    1386             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::CDP,
    1387             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // cop
    1388             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // opc1
    1389             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // CRd
    1390             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/4, // CRn
    1391             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/5, // CRm
    1392             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/6, // opc2
    1393             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1394             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1395             :         GIR_MergeMemOperands, /*InsnID*/0, /*MergeInsnID's*/0, 1, 2, 3, 4, 5, 6, GIU_MergeMemOperands_EndOfList,
    1396             :         GIR_EraseFromParent, /*InsnID*/0,
    1397             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1398             :         GIR_Done,
    1399             :       // Label 18: @1719
    1400             :       GIM_Try, /*On fail goto*//*Label 19*/ 1886,
    1401             :         GIM_CheckFeatures, GIFBS_IsARM_PreV8,
    1402             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/7,
    1403             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    1404             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    1405             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    1406             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    1407             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/0, /*OpIdx*/3, // MIs[3]
    1408             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/2,
    1409             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/0, /*OpIdx*/4, // MIs[4]
    1410             :         GIM_CheckNumOperands, /*MI*/4, /*Expected*/2,
    1411             :         GIM_RecordInsn, /*DefineMI*/5, /*MI*/0, /*OpIdx*/5, // MIs[5]
    1412             :         GIM_CheckNumOperands, /*MI*/5, /*Expected*/2,
    1413             :         GIM_RecordInsn, /*DefineMI*/6, /*MI*/0, /*OpIdx*/6, // MIs[6]
    1414             :         GIM_CheckNumOperands, /*MI*/6, /*Expected*/2,
    1415             :         // No instruction predicates
    1416             :         // MIs[0] Operand 0
    1417             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/0, Intrinsic::arm_cdp2,
    1418             :         // MIs[0] cop
    1419             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    1420             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    1421             :         // MIs[1] Operand 0
    1422             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    1423             :         // MIs[1] Operand 1
    1424             :         // No operand predicates
    1425             :         // MIs[0] opc1
    1426             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    1427             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    1428             :         // MIs[2] Operand 0
    1429             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    1430             :         // MIs[2] Operand 1
    1431             :         // No operand predicates
    1432             :         // MIs[0] CRd
    1433             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    1434             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    1435             :         // MIs[3] Operand 0
    1436             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    1437             :         // MIs[3] Operand 1
    1438             :         // No operand predicates
    1439             :         // MIs[0] CRn
    1440             :         GIM_CheckType, /*MI*/0, /*Op*/4, /*Type*/GILLT_s32,
    1441             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_CONSTANT,
    1442             :         // MIs[4] Operand 0
    1443             :         GIM_CheckType, /*MI*/4, /*Op*/0, /*Type*/GILLT_s32,
    1444             :         // MIs[4] Operand 1
    1445             :         // No operand predicates
    1446             :         // MIs[0] CRm
    1447             :         GIM_CheckType, /*MI*/0, /*Op*/5, /*Type*/GILLT_s32,
    1448             :         GIM_CheckOpcode, /*MI*/5, TargetOpcode::G_CONSTANT,
    1449             :         // MIs[5] Operand 0
    1450             :         GIM_CheckType, /*MI*/5, /*Op*/0, /*Type*/GILLT_s32,
    1451             :         // MIs[5] Operand 1
    1452             :         // No operand predicates
    1453             :         // MIs[0] opc2
    1454             :         GIM_CheckType, /*MI*/0, /*Op*/6, /*Type*/GILLT_s32,
    1455             :         GIM_CheckOpcode, /*MI*/6, TargetOpcode::G_CONSTANT,
    1456             :         // MIs[6] Operand 0
    1457             :         GIM_CheckType, /*MI*/6, /*Op*/0, /*Type*/GILLT_s32,
    1458             :         // MIs[6] Operand 1
    1459             :         // No operand predicates
    1460             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1461             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    1462             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    1463             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    1464             :         GIM_CheckIsSafeToFold, /*InsnID*/5,
    1465             :         GIM_CheckIsSafeToFold, /*InsnID*/6,
    1466             :         // (intrinsic_void 576:{ *:[iPTR] }, (imm:{ *:[i32] }):$cop, (imm:{ *:[i32] }):$opc1, (imm:{ *:[i32] }):$CRd, (imm:{ *:[i32] }):$CRn, (imm:{ *:[i32] }):$CRm, (imm:{ *:[i32] }):$opc2)  =>  (CDP2 (imm:{ *:[i32] }):$cop, (imm:{ *:[i32] }):$opc1, (imm:{ *:[i32] }):$CRd, (imm:{ *:[i32] }):$CRn, (imm:{ *:[i32] }):$CRm, (imm:{ *:[i32] }):$opc2)
    1467             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::CDP2,
    1468             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // cop
    1469             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // opc1
    1470             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // CRd
    1471             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/4, // CRn
    1472             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/5, // CRm
    1473             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/6, // opc2
    1474             :         GIR_MergeMemOperands, /*InsnID*/0, /*MergeInsnID's*/0, 1, 2, 3, 4, 5, 6, GIU_MergeMemOperands_EndOfList,
    1475             :         GIR_EraseFromParent, /*InsnID*/0,
    1476             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1477             :         GIR_Done,
    1478             :       // Label 19: @1886
    1479             :       GIM_Try, /*On fail goto*//*Label 20*/ 2059,
    1480             :         GIM_CheckFeatures, GIFBS_IsThumb2_PreV8,
    1481             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/7,
    1482             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    1483             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    1484             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    1485             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    1486             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/0, /*OpIdx*/3, // MIs[3]
    1487             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/2,
    1488             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/0, /*OpIdx*/4, // MIs[4]
    1489             :         GIM_CheckNumOperands, /*MI*/4, /*Expected*/2,
    1490             :         GIM_RecordInsn, /*DefineMI*/5, /*MI*/0, /*OpIdx*/5, // MIs[5]
    1491             :         GIM_CheckNumOperands, /*MI*/5, /*Expected*/2,
    1492             :         GIM_RecordInsn, /*DefineMI*/6, /*MI*/0, /*OpIdx*/6, // MIs[6]
    1493             :         GIM_CheckNumOperands, /*MI*/6, /*Expected*/2,
    1494             :         // No instruction predicates
    1495             :         // MIs[0] Operand 0
    1496             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/0, Intrinsic::arm_cdp,
    1497             :         // MIs[0] cop
    1498             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    1499             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    1500             :         // MIs[1] Operand 0
    1501             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    1502             :         // MIs[1] Operand 1
    1503             :         // No operand predicates
    1504             :         // MIs[0] opc1
    1505             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    1506             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    1507             :         // MIs[2] Operand 0
    1508             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    1509             :         // MIs[2] Operand 1
    1510             :         // No operand predicates
    1511             :         // MIs[0] CRd
    1512             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    1513             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    1514             :         // MIs[3] Operand 0
    1515             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    1516             :         // MIs[3] Operand 1
    1517             :         // No operand predicates
    1518             :         // MIs[0] CRn
    1519             :         GIM_CheckType, /*MI*/0, /*Op*/4, /*Type*/GILLT_s32,
    1520             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_CONSTANT,
    1521             :         // MIs[4] Operand 0
    1522             :         GIM_CheckType, /*MI*/4, /*Op*/0, /*Type*/GILLT_s32,
    1523             :         // MIs[4] Operand 1
    1524             :         // No operand predicates
    1525             :         // MIs[0] CRm
    1526             :         GIM_CheckType, /*MI*/0, /*Op*/5, /*Type*/GILLT_s32,
    1527             :         GIM_CheckOpcode, /*MI*/5, TargetOpcode::G_CONSTANT,
    1528             :         // MIs[5] Operand 0
    1529             :         GIM_CheckType, /*MI*/5, /*Op*/0, /*Type*/GILLT_s32,
    1530             :         // MIs[5] Operand 1
    1531             :         // No operand predicates
    1532             :         // MIs[0] opc2
    1533             :         GIM_CheckType, /*MI*/0, /*Op*/6, /*Type*/GILLT_s32,
    1534             :         GIM_CheckOpcode, /*MI*/6, TargetOpcode::G_CONSTANT,
    1535             :         // MIs[6] Operand 0
    1536             :         GIM_CheckType, /*MI*/6, /*Op*/0, /*Type*/GILLT_s32,
    1537             :         // MIs[6] Operand 1
    1538             :         // No operand predicates
    1539             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1540             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    1541             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    1542             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    1543             :         GIM_CheckIsSafeToFold, /*InsnID*/5,
    1544             :         GIM_CheckIsSafeToFold, /*InsnID*/6,
    1545             :         // (intrinsic_void 575:{ *:[iPTR] }, (imm:{ *:[i32] }):$cop, (imm:{ *:[i32] }):$opc1, (imm:{ *:[i32] }):$CRd, (imm:{ *:[i32] }):$CRn, (imm:{ *:[i32] }):$CRm, (imm:{ *:[i32] }):$opc2)  =>  (t2CDP (imm:{ *:[i32] }):$cop, (imm:{ *:[i32] }):$opc1, (imm:{ *:[i32] }):$CRd, (imm:{ *:[i32] }):$CRn, (imm:{ *:[i32] }):$CRm, (imm:{ *:[i32] }):$opc2)
    1546             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2CDP,
    1547             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // cop
    1548             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // opc1
    1549             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // CRd
    1550             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/4, // CRn
    1551             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/5, // CRm
    1552             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/6, // opc2
    1553             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1554             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1555             :         GIR_MergeMemOperands, /*InsnID*/0, /*MergeInsnID's*/0, 1, 2, 3, 4, 5, 6, GIU_MergeMemOperands_EndOfList,
    1556             :         GIR_EraseFromParent, /*InsnID*/0,
    1557             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1558             :         GIR_Done,
    1559             :       // Label 20: @2059
    1560             :       GIM_Try, /*On fail goto*//*Label 21*/ 2232,
    1561             :         GIM_CheckFeatures, GIFBS_IsThumb2_PreV8,
    1562             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/7,
    1563             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    1564             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    1565             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    1566             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    1567             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/0, /*OpIdx*/3, // MIs[3]
    1568             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/2,
    1569             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/0, /*OpIdx*/4, // MIs[4]
    1570             :         GIM_CheckNumOperands, /*MI*/4, /*Expected*/2,
    1571             :         GIM_RecordInsn, /*DefineMI*/5, /*MI*/0, /*OpIdx*/5, // MIs[5]
    1572             :         GIM_CheckNumOperands, /*MI*/5, /*Expected*/2,
    1573             :         GIM_RecordInsn, /*DefineMI*/6, /*MI*/0, /*OpIdx*/6, // MIs[6]
    1574             :         GIM_CheckNumOperands, /*MI*/6, /*Expected*/2,
    1575             :         // No instruction predicates
    1576             :         // MIs[0] Operand 0
    1577             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/0, Intrinsic::arm_cdp2,
    1578             :         // MIs[0] cop
    1579             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    1580             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    1581             :         // MIs[1] Operand 0
    1582             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    1583             :         // MIs[1] Operand 1
    1584             :         // No operand predicates
    1585             :         // MIs[0] opc1
    1586             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    1587             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    1588             :         // MIs[2] Operand 0
    1589             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    1590             :         // MIs[2] Operand 1
    1591             :         // No operand predicates
    1592             :         // MIs[0] CRd
    1593             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    1594             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    1595             :         // MIs[3] Operand 0
    1596             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    1597             :         // MIs[3] Operand 1
    1598             :         // No operand predicates
    1599             :         // MIs[0] CRn
    1600             :         GIM_CheckType, /*MI*/0, /*Op*/4, /*Type*/GILLT_s32,
    1601             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_CONSTANT,
    1602             :         // MIs[4] Operand 0
    1603             :         GIM_CheckType, /*MI*/4, /*Op*/0, /*Type*/GILLT_s32,
    1604             :         // MIs[4] Operand 1
    1605             :         // No operand predicates
    1606             :         // MIs[0] CRm
    1607             :         GIM_CheckType, /*MI*/0, /*Op*/5, /*Type*/GILLT_s32,
    1608             :         GIM_CheckOpcode, /*MI*/5, TargetOpcode::G_CONSTANT,
    1609             :         // MIs[5] Operand 0
    1610             :         GIM_CheckType, /*MI*/5, /*Op*/0, /*Type*/GILLT_s32,
    1611             :         // MIs[5] Operand 1
    1612             :         // No operand predicates
    1613             :         // MIs[0] opc2
    1614             :         GIM_CheckType, /*MI*/0, /*Op*/6, /*Type*/GILLT_s32,
    1615             :         GIM_CheckOpcode, /*MI*/6, TargetOpcode::G_CONSTANT,
    1616             :         // MIs[6] Operand 0
    1617             :         GIM_CheckType, /*MI*/6, /*Op*/0, /*Type*/GILLT_s32,
    1618             :         // MIs[6] Operand 1
    1619             :         // No operand predicates
    1620             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1621             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    1622             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    1623             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    1624             :         GIM_CheckIsSafeToFold, /*InsnID*/5,
    1625             :         GIM_CheckIsSafeToFold, /*InsnID*/6,
    1626             :         // (intrinsic_void 576:{ *:[iPTR] }, (imm:{ *:[i32] }):$cop, (imm:{ *:[i32] }):$opc1, (imm:{ *:[i32] }):$CRd, (imm:{ *:[i32] }):$CRn, (imm:{ *:[i32] }):$CRm, (imm:{ *:[i32] }):$opc2)  =>  (t2CDP2 (imm:{ *:[i32] }):$cop, (imm:{ *:[i32] }):$opc1, (imm:{ *:[i32] }):$CRd, (imm:{ *:[i32] }):$CRn, (imm:{ *:[i32] }):$CRm, (imm:{ *:[i32] }):$opc2)
    1627             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2CDP2,
    1628             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // cop
    1629             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // opc1
    1630             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // CRd
    1631             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/4, // CRn
    1632             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/5, // CRm
    1633             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/6, // opc2
    1634             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1635             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1636             :         GIR_MergeMemOperands, /*InsnID*/0, /*MergeInsnID's*/0, 1, 2, 3, 4, 5, 6, GIU_MergeMemOperands_EndOfList,
    1637             :         GIR_EraseFromParent, /*InsnID*/0,
    1638             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1639             :         GIR_Done,
    1640             :       // Label 21: @2232
    1641             :       GIM_Reject,
    1642             :       GIR_Done,
    1643             :     // Label 17: @2234
    1644             :     GIM_Try, /*On fail goto*//*Label 22*/ 4149,
    1645             :       GIM_CheckOpcode, /*MI*/0, TargetOpcode::G_OR,
    1646             :       GIM_Try, /*On fail goto*//*Label 23*/ 2398,
    1647             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    1648             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    1649             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    1650             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    1651             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    1652             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/3,
    1653             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/2, /*OpIdx*/2, // MIs[3]
    1654             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/2,
    1655             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/0, /*OpIdx*/2, // MIs[4]
    1656             :         GIM_CheckNumOperands, /*MI*/4, /*Expected*/3,
    1657             :         // No instruction predicates
    1658             :         // MIs[0] Rd
    1659             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    1660             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    1661             :         // MIs[0] Operand 1
    1662             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    1663             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    1664             :         // MIs[1] Operand 0
    1665             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    1666             :         // MIs[1] Operand 1
    1667             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    1668             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_ASHR,
    1669             :         // MIs[2] Operand 0
    1670             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    1671             :         // MIs[2] Rm
    1672             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    1673             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    1674             :         // MIs[2] sh
    1675             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    1676             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    1677             :         GIM_CheckI64ImmPredicate, /*MI*/3, /*Predicate*/GIPFP_I64_Predicate_pkh_asr_amt,
    1678             :         // MIs[3] Operand 0
    1679             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    1680             :         // MIs[3] Operand 1
    1681             :         // No operand predicates
    1682             :         // MIs[1] Operand 2
    1683             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    1684             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 65535,
    1685             :         // MIs[0] Operand 2
    1686             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    1687             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_AND,
    1688             :         // MIs[4] Operand 0
    1689             :         GIM_CheckType, /*MI*/4, /*Op*/0, /*Type*/GILLT_s32,
    1690             :         // MIs[4] Rn
    1691             :         GIM_CheckType, /*MI*/4, /*Op*/1, /*Type*/GILLT_s32,
    1692             :         GIM_CheckRegBankForClass, /*MI*/4, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    1693             :         // MIs[4] Operand 2
    1694             :         GIM_CheckType, /*MI*/4, /*Op*/2, /*Type*/GILLT_s32,
    1695             :         GIM_CheckConstantInt, /*MI*/4, /*Op*/2, 4294901760,
    1696             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1697             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    1698             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    1699             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    1700             :         // (or:{ *:[i32] } (and:{ *:[i32] } (sra:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rm, (imm:{ *:[i32] })<<P:Predicate_pkh_asr_amt>>:$sh), 65535:{ *:[i32] }), (and:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, 4294901760:{ *:[i32] }))  =>  (PKHTB:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, GPRnopc:{ *:[i32] }:$Rm, (imm:{ *:[i32] }):$sh)
    1701             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::PKHTB,
    1702             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    1703             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/4, /*OpIdx*/1, // Rn
    1704             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Rm
    1705             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // sh
    1706             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1707             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1708             :         GIR_EraseFromParent, /*InsnID*/0,
    1709             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1710             :         GIR_Done,
    1711             :       // Label 23: @2398
    1712             :       GIM_Try, /*On fail goto*//*Label 24*/ 2557,
    1713             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    1714             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    1715             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    1716             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    1717             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    1718             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/3,
    1719             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/2, /*OpIdx*/2, // MIs[3]
    1720             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/2,
    1721             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/0, /*OpIdx*/2, // MIs[4]
    1722             :         GIM_CheckNumOperands, /*MI*/4, /*Expected*/3,
    1723             :         // No instruction predicates
    1724             :         // MIs[0] Rd
    1725             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    1726             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    1727             :         // MIs[0] Operand 1
    1728             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    1729             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    1730             :         // MIs[1] Operand 0
    1731             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    1732             :         // MIs[1] Operand 1
    1733             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    1734             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_ASHR,
    1735             :         // MIs[2] Operand 0
    1736             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    1737             :         // MIs[2] Rm
    1738             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    1739             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    1740             :         // MIs[2] sh
    1741             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    1742             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    1743             :         GIM_CheckI64ImmPredicate, /*MI*/3, /*Predicate*/GIPFP_I64_Predicate_pkh_asr_amt,
    1744             :         // MIs[3] Operand 0
    1745             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    1746             :         // MIs[3] Operand 1
    1747             :         // No operand predicates
    1748             :         // MIs[1] Operand 2
    1749             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    1750             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 65535,
    1751             :         // MIs[0] Operand 2
    1752             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    1753             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_AND,
    1754             :         // MIs[4] Operand 0
    1755             :         GIM_CheckType, /*MI*/4, /*Op*/0, /*Type*/GILLT_s32,
    1756             :         // MIs[4] Rn
    1757             :         GIM_CheckType, /*MI*/4, /*Op*/1, /*Type*/GILLT_s32,
    1758             :         GIM_CheckRegBankForClass, /*MI*/4, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    1759             :         // MIs[4] Operand 2
    1760             :         GIM_CheckType, /*MI*/4, /*Op*/2, /*Type*/GILLT_s32,
    1761             :         GIM_CheckConstantInt, /*MI*/4, /*Op*/2, 4294901760,
    1762             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1763             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    1764             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    1765             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    1766             :         // (or:{ *:[i32] } (and:{ *:[i32] } (sra:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, (imm:{ *:[i32] })<<P:Predicate_pkh_asr_amt>>:$sh), 65535:{ *:[i32] }), (and:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, 4294901760:{ *:[i32] }))  =>  (t2PKHTB:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm, (imm:{ *:[i32] }):$sh)
    1767             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2PKHTB,
    1768             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    1769             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/4, /*OpIdx*/1, // Rn
    1770             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Rm
    1771             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // sh
    1772             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1773             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1774             :         GIR_EraseFromParent, /*InsnID*/0,
    1775             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1776             :         GIR_Done,
    1777             :       // Label 24: @2557
    1778             :       GIM_Try, /*On fail goto*//*Label 25*/ 2716,
    1779             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    1780             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    1781             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    1782             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    1783             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    1784             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/3,
    1785             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/2, /*OpIdx*/2, // MIs[3]
    1786             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/2,
    1787             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/0, /*OpIdx*/2, // MIs[4]
    1788             :         GIM_CheckNumOperands, /*MI*/4, /*Expected*/3,
    1789             :         // No instruction predicates
    1790             :         // MIs[0] Rd
    1791             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    1792             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    1793             :         // MIs[0] Operand 1
    1794             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    1795             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    1796             :         // MIs[1] Operand 0
    1797             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    1798             :         // MIs[1] Operand 1
    1799             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    1800             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_LSHR,
    1801             :         // MIs[2] Operand 0
    1802             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    1803             :         // MIs[2] src2
    1804             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    1805             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    1806             :         // MIs[2] sh
    1807             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    1808             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    1809             :         GIM_CheckI64ImmPredicate, /*MI*/3, /*Predicate*/GIPFP_I64_Predicate_imm1_15,
    1810             :         // MIs[3] Operand 0
    1811             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    1812             :         // MIs[3] Operand 1
    1813             :         // No operand predicates
    1814             :         // MIs[1] Operand 2
    1815             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    1816             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 65535,
    1817             :         // MIs[0] Operand 2
    1818             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    1819             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_AND,
    1820             :         // MIs[4] Operand 0
    1821             :         GIM_CheckType, /*MI*/4, /*Op*/0, /*Type*/GILLT_s32,
    1822             :         // MIs[4] src1
    1823             :         GIM_CheckType, /*MI*/4, /*Op*/1, /*Type*/GILLT_s32,
    1824             :         GIM_CheckRegBankForClass, /*MI*/4, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    1825             :         // MIs[4] Operand 2
    1826             :         GIM_CheckType, /*MI*/4, /*Op*/2, /*Type*/GILLT_s32,
    1827             :         GIM_CheckConstantInt, /*MI*/4, /*Op*/2, 4294901760,
    1828             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1829             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    1830             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    1831             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    1832             :         // (or:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } GPRnopc:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm1_15>>:$sh), 65535:{ *:[i32] }), (and:{ *:[i32] } GPRnopc:{ *:[i32] }:$src1, 4294901760:{ *:[i32] }))  =>  (PKHTB:{ *:[i32] } GPRnopc:{ *:[i32] }:$src1, GPRnopc:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm1_15>>:$sh)
    1833             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::PKHTB,
    1834             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    1835             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/4, /*OpIdx*/1, // src1
    1836             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // src2
    1837             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // sh
    1838             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1839             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1840             :         GIR_EraseFromParent, /*InsnID*/0,
    1841             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1842             :         GIR_Done,
    1843             :       // Label 25: @2716
    1844             :       GIM_Try, /*On fail goto*//*Label 26*/ 2875,
    1845             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    1846             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    1847             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    1848             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    1849             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    1850             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/3,
    1851             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/2, /*OpIdx*/2, // MIs[3]
    1852             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/2,
    1853             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/0, /*OpIdx*/2, // MIs[4]
    1854             :         GIM_CheckNumOperands, /*MI*/4, /*Expected*/3,
    1855             :         // No instruction predicates
    1856             :         // MIs[0] Rd
    1857             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    1858             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    1859             :         // MIs[0] Operand 1
    1860             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    1861             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    1862             :         // MIs[1] Operand 0
    1863             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    1864             :         // MIs[1] Operand 1
    1865             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    1866             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_LSHR,
    1867             :         // MIs[2] Operand 0
    1868             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    1869             :         // MIs[2] src2
    1870             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    1871             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    1872             :         // MIs[2] sh
    1873             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    1874             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    1875             :         GIM_CheckI64ImmPredicate, /*MI*/3, /*Predicate*/GIPFP_I64_Predicate_imm1_15,
    1876             :         // MIs[3] Operand 0
    1877             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    1878             :         // MIs[3] Operand 1
    1879             :         // No operand predicates
    1880             :         // MIs[1] Operand 2
    1881             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    1882             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 65535,
    1883             :         // MIs[0] Operand 2
    1884             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    1885             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_AND,
    1886             :         // MIs[4] Operand 0
    1887             :         GIM_CheckType, /*MI*/4, /*Op*/0, /*Type*/GILLT_s32,
    1888             :         // MIs[4] src1
    1889             :         GIM_CheckType, /*MI*/4, /*Op*/1, /*Type*/GILLT_s32,
    1890             :         GIM_CheckRegBankForClass, /*MI*/4, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    1891             :         // MIs[4] Operand 2
    1892             :         GIM_CheckType, /*MI*/4, /*Op*/2, /*Type*/GILLT_s32,
    1893             :         GIM_CheckConstantInt, /*MI*/4, /*Op*/2, 4294901760,
    1894             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1895             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    1896             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    1897             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    1898             :         // (or:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } rGPR:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm1_15>>:$sh), 65535:{ *:[i32] }), (and:{ *:[i32] } rGPR:{ *:[i32] }:$src1, 4294901760:{ *:[i32] }))  =>  (t2PKHTB:{ *:[i32] } rGPR:{ *:[i32] }:$src1, rGPR:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm1_15>>:$sh)
    1899             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2PKHTB,
    1900             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    1901             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/4, /*OpIdx*/1, // src1
    1902             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // src2
    1903             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // sh
    1904             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1905             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1906             :         GIR_EraseFromParent, /*InsnID*/0,
    1907             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1908             :         GIR_Done,
    1909             :       // Label 26: @2875
    1910             :       GIM_Try, /*On fail goto*//*Label 27*/ 3034,
    1911             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    1912             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    1913             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    1914             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    1915             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    1916             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/3,
    1917             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/2, /*OpIdx*/2, // MIs[3]
    1918             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/2,
    1919             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/0, /*OpIdx*/2, // MIs[4]
    1920             :         GIM_CheckNumOperands, /*MI*/4, /*Expected*/3,
    1921             :         // No instruction predicates
    1922             :         // MIs[0] Rd
    1923             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    1924             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    1925             :         // MIs[0] Operand 1
    1926             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    1927             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    1928             :         // MIs[1] Operand 0
    1929             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    1930             :         // MIs[1] Operand 1
    1931             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    1932             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_SHL,
    1933             :         // MIs[2] Operand 0
    1934             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    1935             :         // MIs[2] Rm
    1936             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    1937             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    1938             :         // MIs[2] sh
    1939             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    1940             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    1941             :         GIM_CheckI64ImmPredicate, /*MI*/3, /*Predicate*/GIPFP_I64_Predicate_pkh_lsl_amt,
    1942             :         // MIs[3] Operand 0
    1943             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    1944             :         // MIs[3] Operand 1
    1945             :         // No operand predicates
    1946             :         // MIs[1] Operand 2
    1947             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    1948             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 4294901760,
    1949             :         // MIs[0] Operand 2
    1950             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    1951             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_AND,
    1952             :         // MIs[4] Operand 0
    1953             :         GIM_CheckType, /*MI*/4, /*Op*/0, /*Type*/GILLT_s32,
    1954             :         // MIs[4] Rn
    1955             :         GIM_CheckType, /*MI*/4, /*Op*/1, /*Type*/GILLT_s32,
    1956             :         GIM_CheckRegBankForClass, /*MI*/4, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    1957             :         // MIs[4] Operand 2
    1958             :         GIM_CheckType, /*MI*/4, /*Op*/2, /*Type*/GILLT_s32,
    1959             :         GIM_CheckConstantInt, /*MI*/4, /*Op*/2, 65535,
    1960             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1961             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    1962             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    1963             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    1964             :         // (or:{ *:[i32] } (and:{ *:[i32] } (shl:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rm, (imm:{ *:[i32] })<<P:Predicate_pkh_lsl_amt>>:$sh), 4294901760:{ *:[i32] }), (and:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, 65535:{ *:[i32] }))  =>  (PKHBT:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, GPRnopc:{ *:[i32] }:$Rm, (imm:{ *:[i32] }):$sh)
    1965             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::PKHBT,
    1966             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    1967             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/4, /*OpIdx*/1, // Rn
    1968             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Rm
    1969             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // sh
    1970             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1971             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1972             :         GIR_EraseFromParent, /*InsnID*/0,
    1973             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1974             :         GIR_Done,
    1975             :       // Label 27: @3034
    1976             :       GIM_Try, /*On fail goto*//*Label 28*/ 3193,
    1977             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    1978             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    1979             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    1980             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    1981             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    1982             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/3,
    1983             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/2, /*OpIdx*/2, // MIs[3]
    1984             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/2,
    1985             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/0, /*OpIdx*/2, // MIs[4]
    1986             :         GIM_CheckNumOperands, /*MI*/4, /*Expected*/3,
    1987             :         // No instruction predicates
    1988             :         // MIs[0] Rd
    1989             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    1990             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    1991             :         // MIs[0] Operand 1
    1992             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    1993             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    1994             :         // MIs[1] Operand 0
    1995             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    1996             :         // MIs[1] Operand 1
    1997             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    1998             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_SHL,
    1999             :         // MIs[2] Operand 0
    2000             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    2001             :         // MIs[2] Rm
    2002             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    2003             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    2004             :         // MIs[2] sh
    2005             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    2006             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    2007             :         GIM_CheckI64ImmPredicate, /*MI*/3, /*Predicate*/GIPFP_I64_Predicate_pkh_lsl_amt,
    2008             :         // MIs[3] Operand 0
    2009             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    2010             :         // MIs[3] Operand 1
    2011             :         // No operand predicates
    2012             :         // MIs[1] Operand 2
    2013             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    2014             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 4294901760,
    2015             :         // MIs[0] Operand 2
    2016             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    2017             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_AND,
    2018             :         // MIs[4] Operand 0
    2019             :         GIM_CheckType, /*MI*/4, /*Op*/0, /*Type*/GILLT_s32,
    2020             :         // MIs[4] Rn
    2021             :         GIM_CheckType, /*MI*/4, /*Op*/1, /*Type*/GILLT_s32,
    2022             :         GIM_CheckRegBankForClass, /*MI*/4, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    2023             :         // MIs[4] Operand 2
    2024             :         GIM_CheckType, /*MI*/4, /*Op*/2, /*Type*/GILLT_s32,
    2025             :         GIM_CheckConstantInt, /*MI*/4, /*Op*/2, 65535,
    2026             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2027             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    2028             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    2029             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    2030             :         // (or:{ *:[i32] } (and:{ *:[i32] } (shl:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, (imm:{ *:[i32] })<<P:Predicate_pkh_lsl_amt>>:$sh), 4294901760:{ *:[i32] }), (and:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, 65535:{ *:[i32] }))  =>  (t2PKHBT:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm, (imm:{ *:[i32] }):$sh)
    2031             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2PKHBT,
    2032             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    2033             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/4, /*OpIdx*/1, // Rn
    2034             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Rm
    2035             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // sh
    2036             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2037             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2038             :         GIR_EraseFromParent, /*InsnID*/0,
    2039             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2040             :         GIR_Done,
    2041             :       // Label 28: @3193
    2042             :       GIM_Try, /*On fail goto*//*Label 29*/ 3352,
    2043             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    2044             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    2045             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    2046             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    2047             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    2048             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/3,
    2049             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/2, /*OpIdx*/1, // MIs[3]
    2050             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/3,
    2051             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/3, /*OpIdx*/2, // MIs[4]
    2052             :         GIM_CheckNumOperands, /*MI*/4, /*Expected*/2,
    2053             :         // No instruction predicates
    2054             :         // MIs[0] Rd
    2055             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    2056             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    2057             :         // MIs[0] Operand 1
    2058             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    2059             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    2060             :         // MIs[1] Operand 0
    2061             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    2062             :         // MIs[1] Rn
    2063             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    2064             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    2065             :         // MIs[1] Operand 2
    2066             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    2067             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 4294901760,
    2068             :         // MIs[0] Operand 2
    2069             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    2070             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_AND,
    2071             :         // MIs[2] Operand 0
    2072             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    2073             :         // MIs[2] Operand 1
    2074             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    2075             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_ASHR,
    2076             :         // MIs[3] Operand 0
    2077             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    2078             :         // MIs[3] Rm
    2079             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
    2080             :         GIM_CheckRegBankForClass, /*MI*/3, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    2081             :         // MIs[3] sh
    2082             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
    2083             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_CONSTANT,
    2084             :         GIM_CheckI64ImmPredicate, /*MI*/4, /*Predicate*/GIPFP_I64_Predicate_pkh_asr_amt,
    2085             :         // MIs[4] Operand 0
    2086             :         GIM_CheckType, /*MI*/4, /*Op*/0, /*Type*/GILLT_s32,
    2087             :         // MIs[4] Operand 1
    2088             :         // No operand predicates
    2089             :         // MIs[2] Operand 2
    2090             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    2091             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 65535,
    2092             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2093             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    2094             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    2095             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    2096             :         // (or:{ *:[i32] } (and:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, 4294901760:{ *:[i32] }), (and:{ *:[i32] } (sra:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rm, (imm:{ *:[i32] })<<P:Predicate_pkh_asr_amt>>:$sh), 65535:{ *:[i32] }))  =>  (PKHTB:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, GPRnopc:{ *:[i32] }:$Rm, (imm:{ *:[i32] }):$sh)
    2097             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::PKHTB,
    2098             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    2099             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rn
    2100             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/3, /*OpIdx*/1, // Rm
    2101             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/4, // sh
    2102             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2103             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2104             :         GIR_EraseFromParent, /*InsnID*/0,
    2105             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2106             :         GIR_Done,
    2107             :       // Label 29: @3352
    2108             :       GIM_Try, /*On fail goto*//*Label 30*/ 3511,
    2109             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    2110             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    2111             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    2112             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    2113             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    2114             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/3,
    2115             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/2, /*OpIdx*/1, // MIs[3]
    2116             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/3,
    2117             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/3, /*OpIdx*/2, // MIs[4]
    2118             :         GIM_CheckNumOperands, /*MI*/4, /*Expected*/2,
    2119             :         // No instruction predicates
    2120             :         // MIs[0] Rd
    2121             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    2122             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    2123             :         // MIs[0] Operand 1
    2124             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    2125             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    2126             :         // MIs[1] Operand 0
    2127             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    2128             :         // MIs[1] Rn
    2129             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    2130             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    2131             :         // MIs[1] Operand 2
    2132             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    2133             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 4294901760,
    2134             :         // MIs[0] Operand 2
    2135             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    2136             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_AND,
    2137             :         // MIs[2] Operand 0
    2138             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    2139             :         // MIs[2] Operand 1
    2140             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    2141             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_ASHR,
    2142             :         // MIs[3] Operand 0
    2143             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    2144             :         // MIs[3] Rm
    2145             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
    2146             :         GIM_CheckRegBankForClass, /*MI*/3, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    2147             :         // MIs[3] sh
    2148             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
    2149             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_CONSTANT,
    2150             :         GIM_CheckI64ImmPredicate, /*MI*/4, /*Predicate*/GIPFP_I64_Predicate_pkh_asr_amt,
    2151             :         // MIs[4] Operand 0
    2152             :         GIM_CheckType, /*MI*/4, /*Op*/0, /*Type*/GILLT_s32,
    2153             :         // MIs[4] Operand 1
    2154             :         // No operand predicates
    2155             :         // MIs[2] Operand 2
    2156             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    2157             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 65535,
    2158             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2159             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    2160             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    2161             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    2162             :         // (or:{ *:[i32] } (and:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, 4294901760:{ *:[i32] }), (and:{ *:[i32] } (sra:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, (imm:{ *:[i32] })<<P:Predicate_pkh_asr_amt>>:$sh), 65535:{ *:[i32] }))  =>  (t2PKHTB:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm, (imm:{ *:[i32] }):$sh)
    2163             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2PKHTB,
    2164             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    2165             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rn
    2166             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/3, /*OpIdx*/1, // Rm
    2167             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/4, // sh
    2168             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2169             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2170             :         GIR_EraseFromParent, /*InsnID*/0,
    2171             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2172             :         GIR_Done,
    2173             :       // Label 30: @3511
    2174             :       GIM_Try, /*On fail goto*//*Label 31*/ 3670,
    2175             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    2176             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    2177             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    2178             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    2179             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    2180             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/3,
    2181             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/2, /*OpIdx*/1, // MIs[3]
    2182             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/3,
    2183             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/3, /*OpIdx*/2, // MIs[4]
    2184             :         GIM_CheckNumOperands, /*MI*/4, /*Expected*/2,
    2185             :         // No instruction predicates
    2186             :         // MIs[0] Rd
    2187             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    2188             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    2189             :         // MIs[0] Operand 1
    2190             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    2191             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    2192             :         // MIs[1] Operand 0
    2193             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    2194             :         // MIs[1] src1
    2195             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    2196             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    2197             :         // MIs[1] Operand 2
    2198             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    2199             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 4294901760,
    2200             :         // MIs[0] Operand 2
    2201             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    2202             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_AND,
    2203             :         // MIs[2] Operand 0
    2204             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    2205             :         // MIs[2] Operand 1
    2206             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    2207             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_LSHR,
    2208             :         // MIs[3] Operand 0
    2209             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    2210             :         // MIs[3] src2
    2211             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
    2212             :         GIM_CheckRegBankForClass, /*MI*/3, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    2213             :         // MIs[3] sh
    2214             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
    2215             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_CONSTANT,
    2216             :         GIM_CheckI64ImmPredicate, /*MI*/4, /*Predicate*/GIPFP_I64_Predicate_imm1_15,
    2217             :         // MIs[4] Operand 0
    2218             :         GIM_CheckType, /*MI*/4, /*Op*/0, /*Type*/GILLT_s32,
    2219             :         // MIs[4] Operand 1
    2220             :         // No operand predicates
    2221             :         // MIs[2] Operand 2
    2222             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    2223             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 65535,
    2224             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2225             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    2226             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    2227             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    2228             :         // (or:{ *:[i32] } (and:{ *:[i32] } GPRnopc:{ *:[i32] }:$src1, 4294901760:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } GPRnopc:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm1_15>>:$sh), 65535:{ *:[i32] }))  =>  (PKHTB:{ *:[i32] } GPRnopc:{ *:[i32] }:$src1, GPRnopc:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm1_15>>:$sh)
    2229             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::PKHTB,
    2230             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    2231             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // src1
    2232             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/3, /*OpIdx*/1, // src2
    2233             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/4, // sh
    2234             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2235             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2236             :         GIR_EraseFromParent, /*InsnID*/0,
    2237             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2238             :         GIR_Done,
    2239             :       // Label 31: @3670
    2240             :       GIM_Try, /*On fail goto*//*Label 32*/ 3829,
    2241             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    2242             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    2243             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    2244             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    2245             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    2246             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/3,
    2247             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/2, /*OpIdx*/1, // MIs[3]
    2248             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/3,
    2249             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/3, /*OpIdx*/2, // MIs[4]
    2250             :         GIM_CheckNumOperands, /*MI*/4, /*Expected*/2,
    2251             :         // No instruction predicates
    2252             :         // MIs[0] Rd
    2253             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    2254             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    2255             :         // MIs[0] Operand 1
    2256             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    2257             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    2258             :         // MIs[1] Operand 0
    2259             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    2260             :         // MIs[1] src1
    2261             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    2262             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    2263             :         // MIs[1] Operand 2
    2264             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    2265             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 4294901760,
    2266             :         // MIs[0] Operand 2
    2267             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    2268             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_AND,
    2269             :         // MIs[2] Operand 0
    2270             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    2271             :         // MIs[2] Operand 1
    2272             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    2273             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_LSHR,
    2274             :         // MIs[3] Operand 0
    2275             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    2276             :         // MIs[3] src2
    2277             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
    2278             :         GIM_CheckRegBankForClass, /*MI*/3, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    2279             :         // MIs[3] sh
    2280             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
    2281             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_CONSTANT,
    2282             :         GIM_CheckI64ImmPredicate, /*MI*/4, /*Predicate*/GIPFP_I64_Predicate_imm1_15,
    2283             :         // MIs[4] Operand 0
    2284             :         GIM_CheckType, /*MI*/4, /*Op*/0, /*Type*/GILLT_s32,
    2285             :         // MIs[4] Operand 1
    2286             :         // No operand predicates
    2287             :         // MIs[2] Operand 2
    2288             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    2289             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 65535,
    2290             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2291             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    2292             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    2293             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    2294             :         // (or:{ *:[i32] } (and:{ *:[i32] } rGPR:{ *:[i32] }:$src1, 4294901760:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } rGPR:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm1_15>>:$sh), 65535:{ *:[i32] }))  =>  (t2PKHTB:{ *:[i32] } rGPR:{ *:[i32] }:$src1, rGPR:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm1_15>>:$sh)
    2295             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2PKHTB,
    2296             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    2297             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // src1
    2298             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/3, /*OpIdx*/1, // src2
    2299             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/4, // sh
    2300             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2301             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2302             :         GIR_EraseFromParent, /*InsnID*/0,
    2303             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2304             :         GIR_Done,
    2305             :       // Label 32: @3829
    2306             :       GIM_Try, /*On fail goto*//*Label 33*/ 3988,
    2307             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    2308             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    2309             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    2310             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    2311             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    2312             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/3,
    2313             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/2, /*OpIdx*/1, // MIs[3]
    2314             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/3,
    2315             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/3, /*OpIdx*/2, // MIs[4]
    2316             :         GIM_CheckNumOperands, /*MI*/4, /*Expected*/2,
    2317             :         // No instruction predicates
    2318             :         // MIs[0] Rd
    2319             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    2320             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    2321             :         // MIs[0] Operand 1
    2322             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    2323             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    2324             :         // MIs[1] Operand 0
    2325             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    2326             :         // MIs[1] Rn
    2327             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    2328             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    2329             :         // MIs[1] Operand 2
    2330             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    2331             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 65535,
    2332             :         // MIs[0] Operand 2
    2333             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    2334             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_AND,
    2335             :         // MIs[2] Operand 0
    2336             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    2337             :         // MIs[2] Operand 1
    2338             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    2339             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_SHL,
    2340             :         // MIs[3] Operand 0
    2341             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    2342             :         // MIs[3] Rm
    2343             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
    2344             :         GIM_CheckRegBankForClass, /*MI*/3, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    2345             :         // MIs[3] sh
    2346             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
    2347             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_CONSTANT,
    2348             :         GIM_CheckI64ImmPredicate, /*MI*/4, /*Predicate*/GIPFP_I64_Predicate_pkh_lsl_amt,
    2349             :         // MIs[4] Operand 0
    2350             :         GIM_CheckType, /*MI*/4, /*Op*/0, /*Type*/GILLT_s32,
    2351             :         // MIs[4] Operand 1
    2352             :         // No operand predicates
    2353             :         // MIs[2] Operand 2
    2354             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    2355             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 4294901760,
    2356             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2357             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    2358             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    2359             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    2360             :         // (or:{ *:[i32] } (and:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, 65535:{ *:[i32] }), (and:{ *:[i32] } (shl:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rm, (imm:{ *:[i32] })<<P:Predicate_pkh_lsl_amt>>:$sh), 4294901760:{ *:[i32] }))  =>  (PKHBT:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, GPRnopc:{ *:[i32] }:$Rm, (imm:{ *:[i32] }):$sh)
    2361             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::PKHBT,
    2362             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    2363             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rn
    2364             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/3, /*OpIdx*/1, // Rm
    2365             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/4, // sh
    2366             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2367             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2368             :         GIR_EraseFromParent, /*InsnID*/0,
    2369             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2370             :         GIR_Done,
    2371             :       // Label 33: @3988
    2372             :       GIM_Try, /*On fail goto*//*Label 34*/ 4147,
    2373             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    2374             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    2375             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    2376             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    2377             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    2378             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/3,
    2379             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/2, /*OpIdx*/1, // MIs[3]
    2380             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/3,
    2381             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/3, /*OpIdx*/2, // MIs[4]
    2382             :         GIM_CheckNumOperands, /*MI*/4, /*Expected*/2,
    2383             :         // No instruction predicates
    2384             :         // MIs[0] Rd
    2385             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    2386             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    2387             :         // MIs[0] Operand 1
    2388             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    2389             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    2390             :         // MIs[1] Operand 0
    2391             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    2392             :         // MIs[1] Rn
    2393             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    2394             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    2395             :         // MIs[1] Operand 2
    2396             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    2397             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 65535,
    2398             :         // MIs[0] Operand 2
    2399             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    2400             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_AND,
    2401             :         // MIs[2] Operand 0
    2402             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    2403             :         // MIs[2] Operand 1
    2404             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    2405             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_SHL,
    2406             :         // MIs[3] Operand 0
    2407             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    2408             :         // MIs[3] Rm
    2409             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
    2410             :         GIM_CheckRegBankForClass, /*MI*/3, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    2411             :         // MIs[3] sh
    2412             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
    2413             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_CONSTANT,
    2414             :         GIM_CheckI64ImmPredicate, /*MI*/4, /*Predicate*/GIPFP_I64_Predicate_pkh_lsl_amt,
    2415             :         // MIs[4] Operand 0
    2416             :         GIM_CheckType, /*MI*/4, /*Op*/0, /*Type*/GILLT_s32,
    2417             :         // MIs[4] Operand 1
    2418             :         // No operand predicates
    2419             :         // MIs[2] Operand 2
    2420             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    2421             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 4294901760,
    2422             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2423             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    2424             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    2425             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    2426             :         // (or:{ *:[i32] } (and:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, 65535:{ *:[i32] }), (and:{ *:[i32] } (shl:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, (imm:{ *:[i32] })<<P:Predicate_pkh_lsl_amt>>:$sh), 4294901760:{ *:[i32] }))  =>  (t2PKHBT:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm, (imm:{ *:[i32] }):$sh)
    2427             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2PKHBT,
    2428             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    2429             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rn
    2430             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/3, /*OpIdx*/1, // Rm
    2431             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/4, // sh
    2432             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2433             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2434             :         GIR_EraseFromParent, /*InsnID*/0,
    2435             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2436             :         GIR_Done,
    2437             :       // Label 34: @4147
    2438             :       GIM_Reject,
    2439             :       GIR_Done,
    2440             :     // Label 22: @4149
    2441             :     GIM_Try, /*On fail goto*//*Label 35*/ 4220,
    2442             :       GIM_CheckOpcode, /*MI*/0, TargetOpcode::G_INTRINSIC,
    2443             :       GIM_Try, /*On fail goto*//*Label 36*/ 4218,
    2444             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    2445             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    2446             :         // No instruction predicates
    2447             :         // MIs[0] Rd
    2448             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    2449             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    2450             :         // MIs[0] Operand 1
    2451             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_uxtab16,
    2452             :         // MIs[0] Rn
    2453             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    2454             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
    2455             :         // MIs[0] Rm
    2456             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    2457             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/3, /*RC*/ARM::rGPRRegClassID,
    2458             :         // (intrinsic_wo_chain:{ *:[i32] } 811:{ *:[iPTR] }, rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm)  =>  (t2UXTAB16:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm, 0:{ *:[i32] })
    2459             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2UXTAB16,
    2460             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    2461             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rn
    2462             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/3, // Rm
    2463             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
    2464             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2465             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2466             :         GIR_EraseFromParent, /*InsnID*/0,
    2467             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2468             :         GIR_Done,
    2469             :       // Label 36: @4218
    2470             :       GIM_Reject,
    2471             :       GIR_Done,
    2472             :     // Label 35: @4220
    2473             :     GIM_Try, /*On fail goto*//*Label 37*/ 4563,
    2474             :       GIM_CheckOpcode, /*MI*/0, TargetOpcode::G_AND,
    2475             :       GIM_Try, /*On fail goto*//*Label 38*/ 4281,
    2476             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    2477             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    2478             :         // No instruction predicates
    2479             :         // MIs[0] Rd
    2480             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    2481             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    2482             :         // MIs[0] Src
    2483             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    2484             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    2485             :         // MIs[0] Operand 2
    2486             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    2487             :         GIM_CheckConstantInt, /*MI*/0, /*Op*/2, 255,
    2488             :         // (and:{ *:[i32] } GPR:{ *:[i32] }:$Src, 255:{ *:[i32] })  =>  (UXTB:{ *:[i32] } GPR:{ *:[i32] }:$Src, 0:{ *:[i32] })
    2489             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::UXTB,
    2490             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    2491             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Src
    2492             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
    2493             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2494             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2495             :         GIR_EraseFromParent, /*InsnID*/0,
    2496             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2497             :         GIR_Done,
    2498             :       // Label 38: @4281
    2499             :       GIM_Try, /*On fail goto*//*Label 39*/ 4337,
    2500             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    2501             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    2502             :         // No instruction predicates
    2503             :         // MIs[0] Rd
    2504             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    2505             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    2506             :         // MIs[0] Src
    2507             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    2508             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    2509             :         // MIs[0] Operand 2
    2510             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    2511             :         GIM_CheckConstantInt, /*MI*/0, /*Op*/2, 65535,
    2512             :         // (and:{ *:[i32] } GPR:{ *:[i32] }:$Src, 65535:{ *:[i32] })  =>  (UXTH:{ *:[i32] } GPR:{ *:[i32] }:$Src, 0:{ *:[i32] })
    2513             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::UXTH,
    2514             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    2515             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Src
    2516             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
    2517             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2518             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2519             :         GIR_EraseFromParent, /*InsnID*/0,
    2520             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2521             :         GIR_Done,
    2522             :       // Label 39: @4337
    2523             :       GIM_Try, /*On fail goto*//*Label 40*/ 4393,
    2524             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    2525             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    2526             :         // No instruction predicates
    2527             :         // MIs[0] Rd
    2528             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    2529             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    2530             :         // MIs[0] Src
    2531             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    2532             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    2533             :         // MIs[0] Operand 2
    2534             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    2535             :         GIM_CheckConstantInt, /*MI*/0, /*Op*/2, 16711935,
    2536             :         // (and:{ *:[i32] } GPR:{ *:[i32] }:$Src, 16711935:{ *:[i32] })  =>  (UXTB16:{ *:[i32] } GPR:{ *:[i32] }:$Src, 0:{ *:[i32] })
    2537             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::UXTB16,
    2538             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    2539             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Src
    2540             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
    2541             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2542             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2543             :         GIR_EraseFromParent, /*InsnID*/0,
    2544             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2545             :         GIR_Done,
    2546             :       // Label 40: @4393
    2547             :       GIM_Try, /*On fail goto*//*Label 41*/ 4449,
    2548             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    2549             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    2550             :         // No instruction predicates
    2551             :         // MIs[0] Rd
    2552             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    2553             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    2554             :         // MIs[0] Rm
    2555             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    2556             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    2557             :         // MIs[0] Operand 2
    2558             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    2559             :         GIM_CheckConstantInt, /*MI*/0, /*Op*/2, 255,
    2560             :         // (and:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, 255:{ *:[i32] })  =>  (t2UXTB:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, 0:{ *:[i32] })
    2561             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2UXTB,
    2562             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    2563             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rm
    2564             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
    2565             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2566             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2567             :         GIR_EraseFromParent, /*InsnID*/0,
    2568             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2569             :         GIR_Done,
    2570             :       // Label 41: @4449
    2571             :       GIM_Try, /*On fail goto*//*Label 42*/ 4505,
    2572             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    2573             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    2574             :         // No instruction predicates
    2575             :         // MIs[0] Rd
    2576             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    2577             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    2578             :         // MIs[0] Rm
    2579             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    2580             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    2581             :         // MIs[0] Operand 2
    2582             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    2583             :         GIM_CheckConstantInt, /*MI*/0, /*Op*/2, 65535,
    2584             :         // (and:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, 65535:{ *:[i32] })  =>  (t2UXTH:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, 0:{ *:[i32] })
    2585             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2UXTH,
    2586             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    2587             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rm
    2588             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
    2589             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2590             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2591             :         GIR_EraseFromParent, /*InsnID*/0,
    2592             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2593             :         GIR_Done,
    2594             :       // Label 42: @4505
    2595             :       GIM_Try, /*On fail goto*//*Label 43*/ 4561,
    2596             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    2597             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    2598             :         // No instruction predicates
    2599             :         // MIs[0] Rd
    2600             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    2601             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    2602             :         // MIs[0] Rm
    2603             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    2604             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    2605             :         // MIs[0] Operand 2
    2606             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    2607             :         GIM_CheckConstantInt, /*MI*/0, /*Op*/2, 16711935,
    2608             :         // (and:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, 16711935:{ *:[i32] })  =>  (t2UXTB16:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, 0:{ *:[i32] })
    2609             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2UXTB16,
    2610             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    2611             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rm
    2612             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
    2613             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2614             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2615             :         GIR_EraseFromParent, /*InsnID*/0,
    2616             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2617             :         GIR_Done,
    2618             :       // Label 43: @4561
    2619             :       GIM_Reject,
    2620             :       GIR_Done,
    2621             :     // Label 37: @4563
    2622             :     GIM_Try, /*On fail goto*//*Label 44*/ 4674,
    2623             :       GIM_CheckOpcode, /*MI*/0, TargetOpcode::G_INTRINSIC,
    2624             :       GIM_Try, /*On fail goto*//*Label 45*/ 4620,
    2625             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    2626             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    2627             :         // No instruction predicates
    2628             :         // MIs[0] Rd
    2629             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    2630             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    2631             :         // MIs[0] Operand 1
    2632             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_uxtb16,
    2633             :         // MIs[0] Src
    2634             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    2635             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::GPRRegClassID,
    2636             :         // (intrinsic_wo_chain:{ *:[i32] } 812:{ *:[iPTR] }, GPR:{ *:[i32] }:$Src)  =>  (UXTB16:{ *:[i32] } GPR:{ *:[i32] }:$Src, 0:{ *:[i32] })
    2637             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::UXTB16,
    2638             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    2639             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Src
    2640             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
    2641             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2642             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2643             :         GIR_EraseFromParent, /*InsnID*/0,
    2644             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2645             :         GIR_Done,
    2646             :       // Label 45: @4620
    2647             :       GIM_Try, /*On fail goto*//*Label 46*/ 4672,
    2648             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    2649             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    2650             :         // No instruction predicates
    2651             :         // MIs[0] Rd
    2652             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    2653             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    2654             :         // MIs[0] Operand 1
    2655             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_uxtb16,
    2656             :         // MIs[0] Rm
    2657             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    2658             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
    2659             :         // (intrinsic_wo_chain:{ *:[i32] } 812:{ *:[iPTR] }, rGPR:{ *:[i32] }:$Rm)  =>  (t2UXTB16:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, 0:{ *:[i32] })
    2660             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2UXTB16,
    2661             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    2662             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rm
    2663             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
    2664             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2665             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2666             :         GIR_EraseFromParent, /*InsnID*/0,
    2667             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2668             :         GIR_Done,
    2669             :       // Label 46: @4672
    2670             :       GIM_Reject,
    2671             :       GIR_Done,
    2672             :     // Label 44: @4674
    2673             :     GIM_Try, /*On fail goto*//*Label 47*/ 5957,
    2674             :       GIM_CheckOpcode, /*MI*/0, TargetOpcode::G_INTRINSIC_W_SIDE_EFFECTS,
    2675             :       GIM_Try, /*On fail goto*//*Label 48*/ 4840,
    2676             :         GIM_CheckFeatures, GIFBS_IsARM,
    2677             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/7,
    2678             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    2679             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    2680             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/3, // MIs[2]
    2681             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    2682             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/0, /*OpIdx*/4, // MIs[3]
    2683             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/2,
    2684             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/0, /*OpIdx*/5, // MIs[4]
    2685             :         GIM_CheckNumOperands, /*MI*/4, /*Expected*/2,
    2686             :         GIM_RecordInsn, /*DefineMI*/5, /*MI*/0, /*OpIdx*/6, // MIs[5]
    2687             :         GIM_CheckNumOperands, /*MI*/5, /*Expected*/2,
    2688             :         // No instruction predicates
    2689             :         // MIs[0] Rt
    2690             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    2691             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRwithAPSRRegClassID,
    2692             :         // MIs[0] Operand 1
    2693             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_mrc,
    2694             :         // MIs[0] cop
    2695             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    2696             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    2697             :         // MIs[1] Operand 0
    2698             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    2699             :         // MIs[1] Operand 1
    2700             :         // No operand predicates
    2701             :         // MIs[0] opc1
    2702             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    2703             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    2704             :         // MIs[2] Operand 0
    2705             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    2706             :         // MIs[2] Operand 1
    2707             :         // No operand predicates
    2708             :         // MIs[0] CRn
    2709             :         GIM_CheckType, /*MI*/0, /*Op*/4, /*Type*/GILLT_s32,
    2710             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    2711             :         // MIs[3] Operand 0
    2712             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    2713             :         // MIs[3] Operand 1
    2714             :         // No operand predicates
    2715             :         // MIs[0] CRm
    2716             :         GIM_CheckType, /*MI*/0, /*Op*/5, /*Type*/GILLT_s32,
    2717             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_CONSTANT,
    2718             :         // MIs[4] Operand 0
    2719             :         GIM_CheckType, /*MI*/4, /*Op*/0, /*Type*/GILLT_s32,
    2720             :         // MIs[4] Operand 1
    2721             :         // No operand predicates
    2722             :         // MIs[0] opc2
    2723             :         GIM_CheckType, /*MI*/0, /*Op*/6, /*Type*/GILLT_s32,
    2724             :         GIM_CheckOpcode, /*MI*/5, TargetOpcode::G_CONSTANT,
    2725             :         // MIs[5] Operand 0
    2726             :         GIM_CheckType, /*MI*/5, /*Op*/0, /*Type*/GILLT_s32,
    2727             :         // MIs[5] Operand 1
    2728             :         // No operand predicates
    2729             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2730             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    2731             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    2732             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    2733             :         GIM_CheckIsSafeToFold, /*InsnID*/5,
    2734             :         // (intrinsic_w_chain:{ *:[i32] } 602:{ *:[iPTR] }, (imm:{ *:[i32] }):$cop, (imm:{ *:[i32] }):$opc1, (imm:{ *:[i32] }):$CRn, (imm:{ *:[i32] }):$CRm, (imm:{ *:[i32] }):$opc2)  =>  (MRC:{ *:[i32] } (imm:{ *:[i32] }):$cop, (imm:{ *:[i32] }):$opc1, (imm:{ *:[i32] }):$CRn, (imm:{ *:[i32] }):$CRm, (imm:{ *:[i32] }):$opc2)
    2735             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::MRC,
    2736             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rt
    2737             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // cop
    2738             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // opc1
    2739             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // CRn
    2740             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/4, // CRm
    2741             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/5, // opc2
    2742             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2743             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2744             :         GIR_MergeMemOperands, /*InsnID*/0, /*MergeInsnID's*/0, 1, 2, 3, 4, 5, GIU_MergeMemOperands_EndOfList,
    2745             :         GIR_EraseFromParent, /*InsnID*/0,
    2746             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2747             :         GIR_Done,
    2748             :       // Label 48: @4840
    2749             :       GIM_Try, /*On fail goto*//*Label 49*/ 4995,
    2750             :         GIM_CheckFeatures, GIFBS_HasV5T_IsARM,
    2751             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/7,
    2752             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    2753             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    2754             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/3, // MIs[2]
    2755             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    2756             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/0, /*OpIdx*/4, // MIs[3]
    2757             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/2,
    2758             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/0, /*OpIdx*/5, // MIs[4]
    2759             :         GIM_CheckNumOperands, /*MI*/4, /*Expected*/2,
    2760             :         GIM_RecordInsn, /*DefineMI*/5, /*MI*/0, /*OpIdx*/6, // MIs[5]
    2761             :         GIM_CheckNumOperands, /*MI*/5, /*Expected*/2,
    2762             :         // No instruction predicates
    2763             :         // MIs[0] Rt
    2764             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    2765             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRwithAPSRRegClassID,
    2766             :         // MIs[0] Operand 1
    2767             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_mrc2,
    2768             :         // MIs[0] cop
    2769             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    2770             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    2771             :         // MIs[1] Operand 0
    2772             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    2773             :         // MIs[1] Operand 1
    2774             :         // No operand predicates
    2775             :         // MIs[0] opc1
    2776             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    2777             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    2778             :         // MIs[2] Operand 0
    2779             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    2780             :         // MIs[2] Operand 1
    2781             :         // No operand predicates
    2782             :         // MIs[0] CRn
    2783             :         GIM_CheckType, /*MI*/0, /*Op*/4, /*Type*/GILLT_s32,
    2784             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    2785             :         // MIs[3] Operand 0
    2786             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    2787             :         // MIs[3] Operand 1
    2788             :         // No operand predicates
    2789             :         // MIs[0] CRm
    2790             :         GIM_CheckType, /*MI*/0, /*Op*/5, /*Type*/GILLT_s32,
    2791             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_CONSTANT,
    2792             :         // MIs[4] Operand 0
    2793             :         GIM_CheckType, /*MI*/4, /*Op*/0, /*Type*/GILLT_s32,
    2794             :         // MIs[4] Operand 1
    2795             :         // No operand predicates
    2796             :         // MIs[0] opc2
    2797             :         GIM_CheckType, /*MI*/0, /*Op*/6, /*Type*/GILLT_s32,
    2798             :         GIM_CheckOpcode, /*MI*/5, TargetOpcode::G_CONSTANT,
    2799             :         // MIs[5] Operand 0
    2800             :         GIM_CheckType, /*MI*/5, /*Op*/0, /*Type*/GILLT_s32,
    2801             :         // MIs[5] Operand 1
    2802             :         // No operand predicates
    2803             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2804             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    2805             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    2806             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    2807             :         GIM_CheckIsSafeToFold, /*InsnID*/5,
    2808             :         // (intrinsic_w_chain:{ *:[i32] } 603:{ *:[iPTR] }, (imm:{ *:[i32] }):$cop, (imm:{ *:[i32] }):$opc1, (imm:{ *:[i32] }):$CRn, (imm:{ *:[i32] }):$CRm, (imm:{ *:[i32] }):$opc2)  =>  (MRC2:{ *:[i32] } (imm:{ *:[i32] }):$cop, (imm:{ *:[i32] }):$opc1, (imm:{ *:[i32] }):$CRn, (imm:{ *:[i32] }):$CRm, (imm:{ *:[i32] }):$opc2)
    2809             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::MRC2,
    2810             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rt
    2811             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // cop
    2812             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // opc1
    2813             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // CRn
    2814             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/4, // CRm
    2815             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/5, // opc2
    2816             :         GIR_MergeMemOperands, /*InsnID*/0, /*MergeInsnID's*/0, 1, 2, 3, 4, 5, GIU_MergeMemOperands_EndOfList,
    2817             :         GIR_EraseFromParent, /*InsnID*/0,
    2818             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2819             :         GIR_Done,
    2820             :       // Label 49: @4995
    2821             :       GIM_Try, /*On fail goto*//*Label 50*/ 5156,
    2822             :         GIM_CheckFeatures, GIFBS_HasV6T2_IsThumb2,
    2823             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/7,
    2824             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    2825             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    2826             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/3, // MIs[2]
    2827             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    2828             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/0, /*OpIdx*/4, // MIs[3]
    2829             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/2,
    2830             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/0, /*OpIdx*/5, // MIs[4]
    2831             :         GIM_CheckNumOperands, /*MI*/4, /*Expected*/2,
    2832             :         GIM_RecordInsn, /*DefineMI*/5, /*MI*/0, /*OpIdx*/6, // MIs[5]
    2833             :         GIM_CheckNumOperands, /*MI*/5, /*Expected*/2,
    2834             :         // No instruction predicates
    2835             :         // MIs[0] Rt
    2836             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    2837             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRwithAPSRRegClassID,
    2838             :         // MIs[0] Operand 1
    2839             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_mrc,
    2840             :         // MIs[0] cop
    2841             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    2842             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    2843             :         // MIs[1] Operand 0
    2844             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    2845             :         // MIs[1] Operand 1
    2846             :         // No operand predicates
    2847             :         // MIs[0] opc1
    2848             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    2849             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    2850             :         // MIs[2] Operand 0
    2851             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    2852             :         // MIs[2] Operand 1
    2853             :         // No operand predicates
    2854             :         // MIs[0] CRn
    2855             :         GIM_CheckType, /*MI*/0, /*Op*/4, /*Type*/GILLT_s32,
    2856             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    2857             :         // MIs[3] Operand 0
    2858             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    2859             :         // MIs[3] Operand 1
    2860             :         // No operand predicates
    2861             :         // MIs[0] CRm
    2862             :         GIM_CheckType, /*MI*/0, /*Op*/5, /*Type*/GILLT_s32,
    2863             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_CONSTANT,
    2864             :         // MIs[4] Operand 0
    2865             :         GIM_CheckType, /*MI*/4, /*Op*/0, /*Type*/GILLT_s32,
    2866             :         // MIs[4] Operand 1
    2867             :         // No operand predicates
    2868             :         // MIs[0] opc2
    2869             :         GIM_CheckType, /*MI*/0, /*Op*/6, /*Type*/GILLT_s32,
    2870             :         GIM_CheckOpcode, /*MI*/5, TargetOpcode::G_CONSTANT,
    2871             :         // MIs[5] Operand 0
    2872             :         GIM_CheckType, /*MI*/5, /*Op*/0, /*Type*/GILLT_s32,
    2873             :         // MIs[5] Operand 1
    2874             :         // No operand predicates
    2875             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2876             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    2877             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    2878             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    2879             :         GIM_CheckIsSafeToFold, /*InsnID*/5,
    2880             :         // (intrinsic_w_chain:{ *:[i32] } 602:{ *:[iPTR] }, (imm:{ *:[i32] }):$cop, (imm:{ *:[i32] }):$opc1, (imm:{ *:[i32] }):$CRn, (imm:{ *:[i32] }):$CRm, (imm:{ *:[i32] }):$opc2)  =>  (t2MRC:{ *:[i32] } (imm:{ *:[i32] }):$cop, (imm:{ *:[i32] }):$opc1, (imm:{ *:[i32] }):$CRn, (imm:{ *:[i32] }):$CRm, (imm:{ *:[i32] }):$opc2)
    2881             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2MRC,
    2882             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rt
    2883             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // cop
    2884             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // opc1
    2885             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // CRn
    2886             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/4, // CRm
    2887             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/5, // opc2
    2888             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2889             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2890             :         GIR_MergeMemOperands, /*InsnID*/0, /*MergeInsnID's*/0, 1, 2, 3, 4, 5, GIU_MergeMemOperands_EndOfList,
    2891             :         GIR_EraseFromParent, /*InsnID*/0,
    2892             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2893             :         GIR_Done,
    2894             :       // Label 50: @5156
    2895             :       GIM_Try, /*On fail goto*//*Label 51*/ 5317,
    2896             :         GIM_CheckFeatures, GIFBS_HasV6T2_IsThumb2,
    2897             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/7,
    2898             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    2899             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    2900             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/3, // MIs[2]
    2901             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    2902             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/0, /*OpIdx*/4, // MIs[3]
    2903             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/2,
    2904             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/0, /*OpIdx*/5, // MIs[4]
    2905             :         GIM_CheckNumOperands, /*MI*/4, /*Expected*/2,
    2906             :         GIM_RecordInsn, /*DefineMI*/5, /*MI*/0, /*OpIdx*/6, // MIs[5]
    2907             :         GIM_CheckNumOperands, /*MI*/5, /*Expected*/2,
    2908             :         // No instruction predicates
    2909             :         // MIs[0] Rt
    2910             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    2911             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRwithAPSRRegClassID,
    2912             :         // MIs[0] Operand 1
    2913             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_mrc2,
    2914             :         // MIs[0] cop
    2915             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    2916             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    2917             :         // MIs[1] Operand 0
    2918             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    2919             :         // MIs[1] Operand 1
    2920             :         // No operand predicates
    2921             :         // MIs[0] opc1
    2922             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    2923             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    2924             :         // MIs[2] Operand 0
    2925             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    2926             :         // MIs[2] Operand 1
    2927             :         // No operand predicates
    2928             :         // MIs[0] CRn
    2929             :         GIM_CheckType, /*MI*/0, /*Op*/4, /*Type*/GILLT_s32,
    2930             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    2931             :         // MIs[3] Operand 0
    2932             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    2933             :         // MIs[3] Operand 1
    2934             :         // No operand predicates
    2935             :         // MIs[0] CRm
    2936             :         GIM_CheckType, /*MI*/0, /*Op*/5, /*Type*/GILLT_s32,
    2937             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_CONSTANT,
    2938             :         // MIs[4] Operand 0
    2939             :         GIM_CheckType, /*MI*/4, /*Op*/0, /*Type*/GILLT_s32,
    2940             :         // MIs[4] Operand 1
    2941             :         // No operand predicates
    2942             :         // MIs[0] opc2
    2943             :         GIM_CheckType, /*MI*/0, /*Op*/6, /*Type*/GILLT_s32,
    2944             :         GIM_CheckOpcode, /*MI*/5, TargetOpcode::G_CONSTANT,
    2945             :         // MIs[5] Operand 0
    2946             :         GIM_CheckType, /*MI*/5, /*Op*/0, /*Type*/GILLT_s32,
    2947             :         // MIs[5] Operand 1
    2948             :         // No operand predicates
    2949             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2950             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    2951             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    2952             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    2953             :         GIM_CheckIsSafeToFold, /*InsnID*/5,
    2954             :         // (intrinsic_w_chain:{ *:[i32] } 603:{ *:[iPTR] }, (imm:{ *:[i32] }):$cop, (imm:{ *:[i32] }):$opc1, (imm:{ *:[i32] }):$CRn, (imm:{ *:[i32] }):$CRm, (imm:{ *:[i32] }):$opc2)  =>  (t2MRC2:{ *:[i32] } (imm:{ *:[i32] }):$cop, (imm:{ *:[i32] }):$opc1, (imm:{ *:[i32] }):$CRn, (imm:{ *:[i32] }):$CRm, (imm:{ *:[i32] }):$opc2)
    2955             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2MRC2,
    2956             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rt
    2957             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // cop
    2958             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // opc1
    2959             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // CRn
    2960             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/4, // CRm
    2961             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/5, // opc2
    2962             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2963             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2964             :         GIR_MergeMemOperands, /*InsnID*/0, /*MergeInsnID's*/0, 1, 2, 3, 4, 5, GIU_MergeMemOperands_EndOfList,
    2965             :         GIR_EraseFromParent, /*InsnID*/0,
    2966             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2967             :         GIR_Done,
    2968             :       // Label 51: @5317
    2969             :       GIM_Try, /*On fail goto*//*Label 52*/ 5478,
    2970             :         GIM_CheckFeatures, GIFBS_IsARM,
    2971             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/7,
    2972             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    2973             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    2974             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    2975             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    2976             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/0, /*OpIdx*/4, // MIs[3]
    2977             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/2,
    2978             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/0, /*OpIdx*/5, // MIs[4]
    2979             :         GIM_CheckNumOperands, /*MI*/4, /*Expected*/2,
    2980             :         GIM_RecordInsn, /*DefineMI*/5, /*MI*/0, /*OpIdx*/6, // MIs[5]
    2981             :         GIM_CheckNumOperands, /*MI*/5, /*Expected*/2,
    2982             :         // No instruction predicates
    2983             :         // MIs[0] Operand 0
    2984             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/0, Intrinsic::arm_mcr,
    2985             :         // MIs[0] cop
    2986             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    2987             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    2988             :         // MIs[1] Operand 0
    2989             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    2990             :         // MIs[1] Operand 1
    2991             :         // No operand predicates
    2992             :         // MIs[0] opc1
    2993             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    2994             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    2995             :         // MIs[2] Operand 0
    2996             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    2997             :         // MIs[2] Operand 1
    2998             :         // No operand predicates
    2999             :         // MIs[0] Rt
    3000             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    3001             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/3, /*RC*/ARM::GPRRegClassID,
    3002             :         // MIs[0] CRn
    3003             :         GIM_CheckType, /*MI*/0, /*Op*/4, /*Type*/GILLT_s32,
    3004             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    3005             :         // MIs[3] Operand 0
    3006             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    3007             :         // MIs[3] Operand 1
    3008             :         // No operand predicates
    3009             :         // MIs[0] CRm
    3010             :         GIM_CheckType, /*MI*/0, /*Op*/5, /*Type*/GILLT_s32,
    3011             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_CONSTANT,
    3012             :         // MIs[4] Operand 0
    3013             :         GIM_CheckType, /*MI*/4, /*Op*/0, /*Type*/GILLT_s32,
    3014             :         // MIs[4] Operand 1
    3015             :         // No operand predicates
    3016             :         // MIs[0] opc2
    3017             :         GIM_CheckType, /*MI*/0, /*Op*/6, /*Type*/GILLT_s32,
    3018             :         GIM_CheckOpcode, /*MI*/5, TargetOpcode::G_CONSTANT,
    3019             :         // MIs[5] Operand 0
    3020             :         GIM_CheckType, /*MI*/5, /*Op*/0, /*Type*/GILLT_s32,
    3021             :         // MIs[5] Operand 1
    3022             :         // No operand predicates
    3023             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3024             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    3025             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    3026             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    3027             :         GIM_CheckIsSafeToFold, /*InsnID*/5,
    3028             :         // (intrinsic_void 598:{ *:[iPTR] }, (imm:{ *:[i32] }):$cop, (imm:{ *:[i32] }):$opc1, GPR:{ *:[i32] }:$Rt, (imm:{ *:[i32] }):$CRn, (imm:{ *:[i32] }):$CRm, (imm:{ *:[i32] }):$opc2)  =>  (MCR (imm:{ *:[i32] }):$cop, (imm:{ *:[i32] }):$opc1, GPR:{ *:[i32] }:$Rt, (imm:{ *:[i32] }):$CRn, (imm:{ *:[i32] }):$CRm, (imm:{ *:[i32] }):$opc2)
    3029             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::MCR,
    3030             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // cop
    3031             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // opc1
    3032             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/3, // Rt
    3033             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // CRn
    3034             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/4, // CRm
    3035             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/5, // opc2
    3036             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3037             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3038             :         GIR_MergeMemOperands, /*InsnID*/0, /*MergeInsnID's*/0, 1, 2, 3, 4, 5, GIU_MergeMemOperands_EndOfList,
    3039             :         GIR_EraseFromParent, /*InsnID*/0,
    3040             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3041             :         GIR_Done,
    3042             :       // Label 52: @5478
    3043             :       GIM_Try, /*On fail goto*//*Label 53*/ 5633,
    3044             :         GIM_CheckFeatures, GIFBS_IsARM_PreV8,
    3045             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/7,
    3046             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    3047             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    3048             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    3049             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    3050             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/0, /*OpIdx*/4, // MIs[3]
    3051             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/2,
    3052             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/0, /*OpIdx*/5, // MIs[4]
    3053             :         GIM_CheckNumOperands, /*MI*/4, /*Expected*/2,
    3054             :         GIM_RecordInsn, /*DefineMI*/5, /*MI*/0, /*OpIdx*/6, // MIs[5]
    3055             :         GIM_CheckNumOperands, /*MI*/5, /*Expected*/2,
    3056             :         // No instruction predicates
    3057             :         // MIs[0] Operand 0
    3058             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/0, Intrinsic::arm_mcr2,
    3059             :         // MIs[0] cop
    3060             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    3061             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    3062             :         // MIs[1] Operand 0
    3063             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    3064             :         // MIs[1] Operand 1
    3065             :         // No operand predicates
    3066             :         // MIs[0] opc1
    3067             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    3068             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    3069             :         // MIs[2] Operand 0
    3070             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    3071             :         // MIs[2] Operand 1
    3072             :         // No operand predicates
    3073             :         // MIs[0] Rt
    3074             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    3075             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/3, /*RC*/ARM::GPRRegClassID,
    3076             :         // MIs[0] CRn
    3077             :         GIM_CheckType, /*MI*/0, /*Op*/4, /*Type*/GILLT_s32,
    3078             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    3079             :         // MIs[3] Operand 0
    3080             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    3081             :         // MIs[3] Operand 1
    3082             :         // No operand predicates
    3083             :         // MIs[0] CRm
    3084             :         GIM_CheckType, /*MI*/0, /*Op*/5, /*Type*/GILLT_s32,
    3085             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_CONSTANT,
    3086             :         // MIs[4] Operand 0
    3087             :         GIM_CheckType, /*MI*/4, /*Op*/0, /*Type*/GILLT_s32,
    3088             :         // MIs[4] Operand 1
    3089             :         // No operand predicates
    3090             :         // MIs[0] opc2
    3091             :         GIM_CheckType, /*MI*/0, /*Op*/6, /*Type*/GILLT_s32,
    3092             :         GIM_CheckOpcode, /*MI*/5, TargetOpcode::G_CONSTANT,
    3093             :         // MIs[5] Operand 0
    3094             :         GIM_CheckType, /*MI*/5, /*Op*/0, /*Type*/GILLT_s32,
    3095             :         // MIs[5] Operand 1
    3096             :         // No operand predicates
    3097             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3098             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    3099             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    3100             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    3101             :         GIM_CheckIsSafeToFold, /*InsnID*/5,
    3102             :         // (intrinsic_void 599:{ *:[iPTR] }, (imm:{ *:[i32] }):$cop, (imm:{ *:[i32] }):$opc1, GPR:{ *:[i32] }:$Rt, (imm:{ *:[i32] }):$CRn, (imm:{ *:[i32] }):$CRm, (imm:{ *:[i32] }):$opc2)  =>  (MCR2 (imm:{ *:[i32] }):$cop, (imm:{ *:[i32] }):$opc1, GPR:{ *:[i32] }:$Rt, (imm:{ *:[i32] }):$CRn, (imm:{ *:[i32] }):$CRm, (imm:{ *:[i32] }):$opc2)
    3103             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::MCR2,
    3104             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // cop
    3105             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // opc1
    3106             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/3, // Rt
    3107             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // CRn
    3108             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/4, // CRm
    3109             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/5, // opc2
    3110             :         GIR_MergeMemOperands, /*InsnID*/0, /*MergeInsnID's*/0, 1, 2, 3, 4, 5, GIU_MergeMemOperands_EndOfList,
    3111             :         GIR_EraseFromParent, /*InsnID*/0,
    3112             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3113             :         GIR_Done,
    3114             :       // Label 53: @5633
    3115             :       GIM_Try, /*On fail goto*//*Label 54*/ 5794,
    3116             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    3117             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/7,
    3118             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    3119             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    3120             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    3121             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    3122             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/0, /*OpIdx*/4, // MIs[3]
    3123             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/2,
    3124             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/0, /*OpIdx*/5, // MIs[4]
    3125             :         GIM_CheckNumOperands, /*MI*/4, /*Expected*/2,
    3126             :         GIM_RecordInsn, /*DefineMI*/5, /*MI*/0, /*OpIdx*/6, // MIs[5]
    3127             :         GIM_CheckNumOperands, /*MI*/5, /*Expected*/2,
    3128             :         // No instruction predicates
    3129             :         // MIs[0] Operand 0
    3130             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/0, Intrinsic::arm_mcr,
    3131             :         // MIs[0] cop
    3132             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    3133             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    3134             :         // MIs[1] Operand 0
    3135             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    3136             :         // MIs[1] Operand 1
    3137             :         // No operand predicates
    3138             :         // MIs[0] opc1
    3139             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    3140             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    3141             :         // MIs[2] Operand 0
    3142             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    3143             :         // MIs[2] Operand 1
    3144             :         // No operand predicates
    3145             :         // MIs[0] Rt
    3146             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    3147             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/3, /*RC*/ARM::GPRRegClassID,
    3148             :         // MIs[0] CRn
    3149             :         GIM_CheckType, /*MI*/0, /*Op*/4, /*Type*/GILLT_s32,
    3150             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    3151             :         // MIs[3] Operand 0
    3152             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    3153             :         // MIs[3] Operand 1
    3154             :         // No operand predicates
    3155             :         // MIs[0] CRm
    3156             :         GIM_CheckType, /*MI*/0, /*Op*/5, /*Type*/GILLT_s32,
    3157             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_CONSTANT,
    3158             :         // MIs[4] Operand 0
    3159             :         GIM_CheckType, /*MI*/4, /*Op*/0, /*Type*/GILLT_s32,
    3160             :         // MIs[4] Operand 1
    3161             :         // No operand predicates
    3162             :         // MIs[0] opc2
    3163             :         GIM_CheckType, /*MI*/0, /*Op*/6, /*Type*/GILLT_s32,
    3164             :         GIM_CheckOpcode, /*MI*/5, TargetOpcode::G_CONSTANT,
    3165             :         // MIs[5] Operand 0
    3166             :         GIM_CheckType, /*MI*/5, /*Op*/0, /*Type*/GILLT_s32,
    3167             :         // MIs[5] Operand 1
    3168             :         // No operand predicates
    3169             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3170             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    3171             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    3172             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    3173             :         GIM_CheckIsSafeToFold, /*InsnID*/5,
    3174             :         // (intrinsic_void 598:{ *:[iPTR] }, (imm:{ *:[i32] }):$cop, (imm:{ *:[i32] }):$opc1, GPR:{ *:[i32] }:$Rt, (imm:{ *:[i32] }):$CRn, (imm:{ *:[i32] }):$CRm, (imm:{ *:[i32] }):$opc2)  =>  (t2MCR (imm:{ *:[i32] }):$cop, (imm:{ *:[i32] }):$opc1, GPR:{ *:[i32] }:$Rt, (imm:{ *:[i32] }):$CRn, (imm:{ *:[i32] }):$CRm, (imm:{ *:[i32] }):$opc2)
    3175             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2MCR,
    3176             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // cop
    3177             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // opc1
    3178             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/3, // Rt
    3179             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // CRn
    3180             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/4, // CRm
    3181             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/5, // opc2
    3182             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3183             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3184             :         GIR_MergeMemOperands, /*InsnID*/0, /*MergeInsnID's*/0, 1, 2, 3, 4, 5, GIU_MergeMemOperands_EndOfList,
    3185             :         GIR_EraseFromParent, /*InsnID*/0,
    3186             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3187             :         GIR_Done,
    3188             :       // Label 54: @5794
    3189             :       GIM_Try, /*On fail goto*//*Label 55*/ 5955,
    3190             :         GIM_CheckFeatures, GIFBS_IsThumb2_PreV8,
    3191             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/7,
    3192             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    3193             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    3194             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    3195             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    3196             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/0, /*OpIdx*/4, // MIs[3]
    3197             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/2,
    3198             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/0, /*OpIdx*/5, // MIs[4]
    3199             :         GIM_CheckNumOperands, /*MI*/4, /*Expected*/2,
    3200             :         GIM_RecordInsn, /*DefineMI*/5, /*MI*/0, /*OpIdx*/6, // MIs[5]
    3201             :         GIM_CheckNumOperands, /*MI*/5, /*Expected*/2,
    3202             :         // No instruction predicates
    3203             :         // MIs[0] Operand 0
    3204             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/0, Intrinsic::arm_mcr2,
    3205             :         // MIs[0] cop
    3206             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    3207             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    3208             :         // MIs[1] Operand 0
    3209             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    3210             :         // MIs[1] Operand 1
    3211             :         // No operand predicates
    3212             :         // MIs[0] opc1
    3213             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    3214             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    3215             :         // MIs[2] Operand 0
    3216             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    3217             :         // MIs[2] Operand 1
    3218             :         // No operand predicates
    3219             :         // MIs[0] Rt
    3220             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    3221             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/3, /*RC*/ARM::GPRRegClassID,
    3222             :         // MIs[0] CRn
    3223             :         GIM_CheckType, /*MI*/0, /*Op*/4, /*Type*/GILLT_s32,
    3224             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    3225             :         // MIs[3] Operand 0
    3226             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    3227             :         // MIs[3] Operand 1
    3228             :         // No operand predicates
    3229             :         // MIs[0] CRm
    3230             :         GIM_CheckType, /*MI*/0, /*Op*/5, /*Type*/GILLT_s32,
    3231             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_CONSTANT,
    3232             :         // MIs[4] Operand 0
    3233             :         GIM_CheckType, /*MI*/4, /*Op*/0, /*Type*/GILLT_s32,
    3234             :         // MIs[4] Operand 1
    3235             :         // No operand predicates
    3236             :         // MIs[0] opc2
    3237             :         GIM_CheckType, /*MI*/0, /*Op*/6, /*Type*/GILLT_s32,
    3238             :         GIM_CheckOpcode, /*MI*/5, TargetOpcode::G_CONSTANT,
    3239             :         // MIs[5] Operand 0
    3240             :         GIM_CheckType, /*MI*/5, /*Op*/0, /*Type*/GILLT_s32,
    3241             :         // MIs[5] Operand 1
    3242             :         // No operand predicates
    3243             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3244             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    3245             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    3246             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    3247             :         GIM_CheckIsSafeToFold, /*InsnID*/5,
    3248             :         // (intrinsic_void 599:{ *:[iPTR] }, (imm:{ *:[i32] }):$cop, (imm:{ *:[i32] }):$opc1, GPR:{ *:[i32] }:$Rt, (imm:{ *:[i32] }):$CRn, (imm:{ *:[i32] }):$CRm, (imm:{ *:[i32] }):$opc2)  =>  (t2MCR2 (imm:{ *:[i32] }):$cop, (imm:{ *:[i32] }):$opc1, GPR:{ *:[i32] }:$Rt, (imm:{ *:[i32] }):$CRn, (imm:{ *:[i32] }):$CRm, (imm:{ *:[i32] }):$opc2)
    3249             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2MCR2,
    3250             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // cop
    3251             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // opc1
    3252             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/3, // Rt
    3253             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // CRn
    3254             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/4, // CRm
    3255             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/5, // opc2
    3256             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3257             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3258             :         GIR_MergeMemOperands, /*InsnID*/0, /*MergeInsnID's*/0, 1, 2, 3, 4, 5, GIU_MergeMemOperands_EndOfList,
    3259             :         GIR_EraseFromParent, /*InsnID*/0,
    3260             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3261             :         GIR_Done,
    3262             :       // Label 55: @5955
    3263             :       GIM_Reject,
    3264             :       GIR_Done,
    3265             :     // Label 47: @5957
    3266             :     GIM_Try, /*On fail goto*//*Label 56*/ 6544,
    3267             :       GIM_CheckOpcode, /*MI*/0, TargetOpcode::G_ADD,
    3268             :       GIM_Try, /*On fail goto*//*Label 57*/ 6107,
    3269             :         GIM_CheckFeatures, GIFBS_HasV5TE_IsARM_UseMulOps,
    3270             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    3271             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    3272             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    3273             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    3274             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/3,
    3275             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/1, /*OpIdx*/2, // MIs[3]
    3276             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/3,
    3277             :         // No instruction predicates
    3278             :         // MIs[0] Rd
    3279             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    3280             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    3281             :         // MIs[0] Operand 1
    3282             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    3283             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_MUL,
    3284             :         // MIs[1] Operand 0
    3285             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    3286             :         // MIs[1] Operand 1
    3287             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    3288             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_ASHR,
    3289             :         // MIs[2] Operand 0
    3290             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    3291             :         // MIs[2] Rn
    3292             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    3293             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    3294             :         // MIs[2] Operand 2
    3295             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    3296             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 16,
    3297             :         // MIs[1] Operand 2
    3298             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    3299             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_ASHR,
    3300             :         // MIs[3] Operand 0
    3301             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    3302             :         // MIs[3] Rm
    3303             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
    3304             :         GIM_CheckRegBankForClass, /*MI*/3, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    3305             :         // MIs[3] Operand 2
    3306             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
    3307             :         GIM_CheckConstantInt, /*MI*/3, /*Op*/2, 16,
    3308             :         // MIs[0] Ra
    3309             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    3310             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::GPRRegClassID,
    3311             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3312             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    3313             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    3314             :         // (add:{ *:[i32] } (mul:{ *:[i32] } (sra:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, 16:{ *:[i32] }), (sra:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rm, 16:{ *:[i32] })), GPR:{ *:[i32] }:$Ra)  =>  (SMLATT:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, GPRnopc:{ *:[i32] }:$Rm, GPR:{ *:[i32] }:$Ra)
    3315             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::SMLATT,
    3316             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    3317             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Rn
    3318             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/3, /*OpIdx*/1, // Rm
    3319             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Ra
    3320             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3321             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3322             :         GIR_EraseFromParent, /*InsnID*/0,
    3323             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3324             :         GIR_Done,
    3325             :       // Label 57: @6107
    3326             :       GIM_Try, /*On fail goto*//*Label 58*/ 6252,
    3327             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2_UseMulOps,
    3328             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    3329             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    3330             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    3331             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    3332             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/3,
    3333             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/1, /*OpIdx*/2, // MIs[3]
    3334             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/3,
    3335             :         // No instruction predicates
    3336             :         // MIs[0] Rd
    3337             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    3338             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    3339             :         // MIs[0] Operand 1
    3340             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    3341             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_MUL,
    3342             :         // MIs[1] Operand 0
    3343             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    3344             :         // MIs[1] Operand 1
    3345             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    3346             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_ASHR,
    3347             :         // MIs[2] Operand 0
    3348             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    3349             :         // MIs[2] Rn
    3350             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    3351             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    3352             :         // MIs[2] Operand 2
    3353             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    3354             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 16,
    3355             :         // MIs[1] Operand 2
    3356             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    3357             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_ASHR,
    3358             :         // MIs[3] Operand 0
    3359             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    3360             :         // MIs[3] Rm
    3361             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
    3362             :         GIM_CheckRegBankForClass, /*MI*/3, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    3363             :         // MIs[3] Operand 2
    3364             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
    3365             :         GIM_CheckConstantInt, /*MI*/3, /*Op*/2, 16,
    3366             :         // MIs[0] Ra
    3367             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    3368             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
    3369             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3370             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    3371             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    3372             :         // (add:{ *:[i32] } (mul:{ *:[i32] } (sra:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, 16:{ *:[i32] }), (sra:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, 16:{ *:[i32] })), rGPR:{ *:[i32] }:$Ra)  =>  (t2SMLATT:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm, rGPR:{ *:[i32] }:$Ra)
    3373             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2SMLATT,
    3374             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    3375             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Rn
    3376             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/3, /*OpIdx*/1, // Rm
    3377             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Ra
    3378             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3379             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3380             :         GIR_EraseFromParent, /*InsnID*/0,
    3381             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3382             :         GIR_Done,
    3383             :       // Label 58: @6252
    3384             :       GIM_Try, /*On fail goto*//*Label 59*/ 6397,
    3385             :         GIM_CheckFeatures, GIFBS_HasV5TE_IsARM_UseMulOps,
    3386             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    3387             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    3388             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    3389             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    3390             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/3,
    3391             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/1, /*OpIdx*/2, // MIs[3]
    3392             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/3,
    3393             :         // No instruction predicates
    3394             :         // MIs[0] Rd
    3395             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    3396             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    3397             :         // MIs[0] Ra
    3398             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    3399             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    3400             :         // MIs[0] Operand 2
    3401             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    3402             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_MUL,
    3403             :         // MIs[1] Operand 0
    3404             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    3405             :         // MIs[1] Operand 1
    3406             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    3407             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_ASHR,
    3408             :         // MIs[2] Operand 0
    3409             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    3410             :         // MIs[2] Rn
    3411             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    3412             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    3413             :         // MIs[2] Operand 2
    3414             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    3415             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 16,
    3416             :         // MIs[1] Operand 2
    3417             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    3418             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_ASHR,
    3419             :         // MIs[3] Operand 0
    3420             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    3421             :         // MIs[3] Rm
    3422             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
    3423             :         GIM_CheckRegBankForClass, /*MI*/3, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    3424             :         // MIs[3] Operand 2
    3425             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
    3426             :         GIM_CheckConstantInt, /*MI*/3, /*Op*/2, 16,
    3427             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3428             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    3429             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    3430             :         // (add:{ *:[i32] } GPR:{ *:[i32] }:$Ra, (mul:{ *:[i32] } (sra:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, 16:{ *:[i32] }), (sra:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rm, 16:{ *:[i32] })))  =>  (SMLATT:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, GPRnopc:{ *:[i32] }:$Rm, GPR:{ *:[i32] }:$Ra)
    3431             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::SMLATT,
    3432             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    3433             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Rn
    3434             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/3, /*OpIdx*/1, // Rm
    3435             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Ra
    3436             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3437             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3438             :         GIR_EraseFromParent, /*InsnID*/0,
    3439             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3440             :         GIR_Done,
    3441             :       // Label 59: @6397
    3442             :       GIM_Try, /*On fail goto*//*Label 60*/ 6542,
    3443             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2_UseMulOps,
    3444             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    3445             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    3446             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    3447             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    3448             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/3,
    3449             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/1, /*OpIdx*/2, // MIs[3]
    3450             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/3,
    3451             :         // No instruction predicates
    3452             :         // MIs[0] Rd
    3453             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    3454             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    3455             :         // MIs[0] Ra
    3456             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    3457             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    3458             :         // MIs[0] Operand 2
    3459             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    3460             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_MUL,
    3461             :         // MIs[1] Operand 0
    3462             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    3463             :         // MIs[1] Operand 1
    3464             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    3465             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_ASHR,
    3466             :         // MIs[2] Operand 0
    3467             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    3468             :         // MIs[2] Rn
    3469             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    3470             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    3471             :         // MIs[2] Operand 2
    3472             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    3473             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 16,
    3474             :         // MIs[1] Operand 2
    3475             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    3476             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_ASHR,
    3477             :         // MIs[3] Operand 0
    3478             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    3479             :         // MIs[3] Rm
    3480             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
    3481             :         GIM_CheckRegBankForClass, /*MI*/3, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    3482             :         // MIs[3] Operand 2
    3483             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
    3484             :         GIM_CheckConstantInt, /*MI*/3, /*Op*/2, 16,
    3485             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3486             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    3487             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    3488             :         // (add:{ *:[i32] } rGPR:{ *:[i32] }:$Ra, (mul:{ *:[i32] } (sra:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, 16:{ *:[i32] }), (sra:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, 16:{ *:[i32] })))  =>  (t2SMLATT:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm, rGPR:{ *:[i32] }:$Ra)
    3489             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2SMLATT,
    3490             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    3491             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Rn
    3492             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/3, /*OpIdx*/1, // Rm
    3493             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Ra
    3494             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3495             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3496             :         GIR_EraseFromParent, /*InsnID*/0,
    3497             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3498             :         GIR_Done,
    3499             :       // Label 60: @6542
    3500             :       GIM_Reject,
    3501             :       GIR_Done,
    3502             :     // Label 56: @6544
    3503             :     GIM_Try, /*On fail goto*//*Label 61*/ 6777,
    3504             :       GIM_CheckOpcode, /*MI*/0, TargetOpcode::G_MUL,
    3505             :       GIM_Try, /*On fail goto*//*Label 62*/ 6662,
    3506             :         GIM_CheckFeatures, GIFBS_HasV5TE_IsARM,
    3507             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    3508             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    3509             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    3510             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    3511             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/3,
    3512             :         // No instruction predicates
    3513             :         // MIs[0] Rd
    3514             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    3515             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRRegClassID,
    3516             :         // MIs[0] Operand 1
    3517             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    3518             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ASHR,
    3519             :         // MIs[1] Operand 0
    3520             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    3521             :         // MIs[1] Rn
    3522             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    3523             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    3524             :         // MIs[1] Operand 2
    3525             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    3526             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 16,
    3527             :         // MIs[0] Operand 2
    3528             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    3529             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_ASHR,
    3530             :         // MIs[2] Operand 0
    3531             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    3532             :         // MIs[2] Rm
    3533             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    3534             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    3535             :         // MIs[2] Operand 2
    3536             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    3537             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 16,
    3538             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3539             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    3540             :         // (mul:{ *:[i32] } (sra:{ *:[i32] } GPR:{ *:[i32] }:$Rn, 16:{ *:[i32] }), (sra:{ *:[i32] } GPR:{ *:[i32] }:$Rm, 16:{ *:[i32] }))  =>  (SMULTT:{ *:[i32] } GPR:{ *:[i32] }:$Rn, GPR:{ *:[i32] }:$Rm)
    3541             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::SMULTT,
    3542             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    3543             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rn
    3544             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Rm
    3545             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3546             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3547             :         GIR_EraseFromParent, /*InsnID*/0,
    3548             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3549             :         GIR_Done,
    3550             :       // Label 62: @6662
    3551             :       GIM_Try, /*On fail goto*//*Label 63*/ 6775,
    3552             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    3553             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    3554             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    3555             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    3556             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    3557             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/3,
    3558             :         // No instruction predicates
    3559             :         // MIs[0] Rd
    3560             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    3561             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    3562             :         // MIs[0] Operand 1
    3563             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    3564             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ASHR,
    3565             :         // MIs[1] Operand 0
    3566             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    3567             :         // MIs[1] Rn
    3568             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    3569             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    3570             :         // MIs[1] Operand 2
    3571             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    3572             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 16,
    3573             :         // MIs[0] Operand 2
    3574             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    3575             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_ASHR,
    3576             :         // MIs[2] Operand 0
    3577             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    3578             :         // MIs[2] Rm
    3579             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    3580             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    3581             :         // MIs[2] Operand 2
    3582             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    3583             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 16,
    3584             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3585             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    3586             :         // (mul:{ *:[i32] } (sra:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, 16:{ *:[i32] }), (sra:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, 16:{ *:[i32] }))  =>  (t2SMULTT:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm)
    3587             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2SMULTT,
    3588             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    3589             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rn
    3590             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Rm
    3591             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3592             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3593             :         GIR_EraseFromParent, /*InsnID*/0,
    3594             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3595             :         GIR_Done,
    3596             :       // Label 63: @6775
    3597             :       GIM_Reject,
    3598             :       GIR_Done,
    3599             :     // Label 61: @6777
    3600             :     GIM_Try, /*On fail goto*//*Label 64*/ 8820,
    3601             :       GIM_CheckOpcode, /*MI*/0, TargetOpcode::G_OR,
    3602             :       GIM_Try, /*On fail goto*//*Label 65*/ 6898,
    3603             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    3604             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    3605             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    3606             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    3607             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    3608             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/3,
    3609             :         // No instruction predicates
    3610             :         // MIs[0] Rd
    3611             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    3612             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    3613             :         // MIs[0] Operand 1
    3614             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    3615             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    3616             :         // MIs[1] Operand 0
    3617             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    3618             :         // MIs[1] Rn
    3619             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    3620             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    3621             :         // MIs[1] Operand 2
    3622             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    3623             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 65535,
    3624             :         // MIs[0] Operand 2
    3625             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    3626             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_AND,
    3627             :         // MIs[2] Operand 0
    3628             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    3629             :         // MIs[2] Rm
    3630             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    3631             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    3632             :         // MIs[2] Operand 2
    3633             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    3634             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 4294901760,
    3635             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3636             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    3637             :         // (or:{ *:[i32] } (and:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, 65535:{ *:[i32] }), (and:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rm, 4294901760:{ *:[i32] }))  =>  (PKHBT:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, GPRnopc:{ *:[i32] }:$Rm, 0:{ *:[i32] })
    3638             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::PKHBT,
    3639             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    3640             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rn
    3641             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Rm
    3642             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
    3643             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3644             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3645             :         GIR_EraseFromParent, /*InsnID*/0,
    3646             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3647             :         GIR_Done,
    3648             :       // Label 65: @6898
    3649             :       GIM_Try, /*On fail goto*//*Label 66*/ 7014,
    3650             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    3651             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    3652             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    3653             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    3654             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    3655             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/3,
    3656             :         // No instruction predicates
    3657             :         // MIs[0] Rd
    3658             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    3659             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    3660             :         // MIs[0] Operand 1
    3661             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    3662             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    3663             :         // MIs[1] Operand 0
    3664             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    3665             :         // MIs[1] src1
    3666             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    3667             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    3668             :         // MIs[1] Operand 2
    3669             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    3670             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 65535,
    3671             :         // MIs[0] Operand 2
    3672             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    3673             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_AND,
    3674             :         // MIs[2] Operand 0
    3675             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    3676             :         // MIs[2] src2
    3677             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    3678             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    3679             :         // MIs[2] Operand 2
    3680             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    3681             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 4294901760,
    3682             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3683             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    3684             :         // (or:{ *:[i32] } (and:{ *:[i32] } rGPR:{ *:[i32] }:$src1, 65535:{ *:[i32] }), (and:{ *:[i32] } rGPR:{ *:[i32] }:$src2, 4294901760:{ *:[i32] }))  =>  (t2PKHBT:{ *:[i32] } rGPR:{ *:[i32] }:$src1, rGPR:{ *:[i32] }:$src2, 0:{ *:[i32] })
    3685             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2PKHBT,
    3686             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    3687             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // src1
    3688             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // src2
    3689             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
    3690             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3691             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3692             :         GIR_EraseFromParent, /*InsnID*/0,
    3693             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3694             :         GIR_Done,
    3695             :       // Label 66: @7014
    3696             :       GIM_Try, /*On fail goto*//*Label 67*/ 7130,
    3697             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    3698             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    3699             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    3700             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    3701             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    3702             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/3,
    3703             :         // No instruction predicates
    3704             :         // MIs[0] Rd
    3705             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    3706             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    3707             :         // MIs[0] Operand 1
    3708             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    3709             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    3710             :         // MIs[1] Operand 0
    3711             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    3712             :         // MIs[1] Rm
    3713             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    3714             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    3715             :         // MIs[1] Operand 2
    3716             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    3717             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 4294901760,
    3718             :         // MIs[0] Operand 2
    3719             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    3720             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_AND,
    3721             :         // MIs[2] Operand 0
    3722             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    3723             :         // MIs[2] Rn
    3724             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    3725             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    3726             :         // MIs[2] Operand 2
    3727             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    3728             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 65535,
    3729             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3730             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    3731             :         // (or:{ *:[i32] } (and:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rm, 4294901760:{ *:[i32] }), (and:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, 65535:{ *:[i32] }))  =>  (PKHBT:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, GPRnopc:{ *:[i32] }:$Rm, 0:{ *:[i32] })
    3732             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::PKHBT,
    3733             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    3734             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Rn
    3735             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rm
    3736             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
    3737             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3738             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3739             :         GIR_EraseFromParent, /*InsnID*/0,
    3740             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3741             :         GIR_Done,
    3742             :       // Label 67: @7130
    3743             :       GIM_Try, /*On fail goto*//*Label 68*/ 7246,
    3744             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    3745             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    3746             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    3747             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    3748             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    3749             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/3,
    3750             :         // No instruction predicates
    3751             :         // MIs[0] Rd
    3752             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    3753             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    3754             :         // MIs[0] Operand 1
    3755             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    3756             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    3757             :         // MIs[1] Operand 0
    3758             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    3759             :         // MIs[1] src2
    3760             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    3761             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    3762             :         // MIs[1] Operand 2
    3763             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    3764             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 4294901760,
    3765             :         // MIs[0] Operand 2
    3766             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    3767             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_AND,
    3768             :         // MIs[2] Operand 0
    3769             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    3770             :         // MIs[2] src1
    3771             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    3772             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    3773             :         // MIs[2] Operand 2
    3774             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    3775             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 65535,
    3776             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3777             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    3778             :         // (or:{ *:[i32] } (and:{ *:[i32] } rGPR:{ *:[i32] }:$src2, 4294901760:{ *:[i32] }), (and:{ *:[i32] } rGPR:{ *:[i32] }:$src1, 65535:{ *:[i32] }))  =>  (t2PKHBT:{ *:[i32] } rGPR:{ *:[i32] }:$src1, rGPR:{ *:[i32] }:$src2, 0:{ *:[i32] })
    3779             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2PKHBT,
    3780             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    3781             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // src1
    3782             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // src2
    3783             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
    3784             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3785             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3786             :         GIR_EraseFromParent, /*InsnID*/0,
    3787             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3788             :         GIR_Done,
    3789             :       // Label 68: @7246
    3790             :       GIM_Try, /*On fail goto*//*Label 69*/ 7377,
    3791             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    3792             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    3793             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    3794             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    3795             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    3796             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/3,
    3797             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/2, /*OpIdx*/2, // MIs[3]
    3798             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/2,
    3799             :         // No instruction predicates
    3800             :         // MIs[0] Rd
    3801             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    3802             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    3803             :         // MIs[0] Operand 1
    3804             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    3805             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    3806             :         // MIs[1] Operand 0
    3807             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    3808             :         // MIs[1] src1
    3809             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    3810             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    3811             :         // MIs[1] Operand 2
    3812             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    3813             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 4294901760,
    3814             :         // MIs[0] Operand 2
    3815             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    3816             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_ASHR,
    3817             :         // MIs[2] Operand 0
    3818             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    3819             :         // MIs[2] src2
    3820             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    3821             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    3822             :         // MIs[2] sh
    3823             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    3824             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    3825             :         GIM_CheckI64ImmPredicate, /*MI*/3, /*Predicate*/GIPFP_I64_Predicate_imm16_31,
    3826             :         // MIs[3] Operand 0
    3827             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    3828             :         // MIs[3] Operand 1
    3829             :         // No operand predicates
    3830             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3831             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    3832             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    3833             :         // (or:{ *:[i32] } (and:{ *:[i32] } GPRnopc:{ *:[i32] }:$src1, 4294901760:{ *:[i32] }), (sra:{ *:[i32] } GPRnopc:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16_31>>:$sh))  =>  (PKHTB:{ *:[i32] } GPRnopc:{ *:[i32] }:$src1, GPRnopc:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16_31>>:$sh)
    3834             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::PKHTB,
    3835             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    3836             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // src1
    3837             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // src2
    3838             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // sh
    3839             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3840             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3841             :         GIR_EraseFromParent, /*InsnID*/0,
    3842             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3843             :         GIR_Done,
    3844             :       // Label 69: @7377
    3845             :       GIM_Try, /*On fail goto*//*Label 70*/ 7508,
    3846             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    3847             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    3848             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    3849             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    3850             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    3851             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/3,
    3852             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/2, /*OpIdx*/2, // MIs[3]
    3853             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/2,
    3854             :         // No instruction predicates
    3855             :         // MIs[0] Rd
    3856             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    3857             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    3858             :         // MIs[0] Operand 1
    3859             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    3860             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    3861             :         // MIs[1] Operand 0
    3862             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    3863             :         // MIs[1] src1
    3864             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    3865             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    3866             :         // MIs[1] Operand 2
    3867             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    3868             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 4294901760,
    3869             :         // MIs[0] Operand 2
    3870             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    3871             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_ASHR,
    3872             :         // MIs[2] Operand 0
    3873             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    3874             :         // MIs[2] src2
    3875             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    3876             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    3877             :         // MIs[2] sh
    3878             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    3879             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    3880             :         GIM_CheckI64ImmPredicate, /*MI*/3, /*Predicate*/GIPFP_I64_Predicate_imm16_31,
    3881             :         // MIs[3] Operand 0
    3882             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    3883             :         // MIs[3] Operand 1
    3884             :         // No operand predicates
    3885             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3886             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    3887             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    3888             :         // (or:{ *:[i32] } (and:{ *:[i32] } rGPR:{ *:[i32] }:$src1, 4294901760:{ *:[i32] }), (sra:{ *:[i32] } rGPR:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16_31>>:$sh))  =>  (t2PKHTB:{ *:[i32] } rGPR:{ *:[i32] }:$src1, rGPR:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16_31>>:$sh)
    3889             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2PKHTB,
    3890             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    3891             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // src1
    3892             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // src2
    3893             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // sh
    3894             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3895             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3896             :         GIR_EraseFromParent, /*InsnID*/0,
    3897             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3898             :         GIR_Done,
    3899             :       // Label 70: @7508
    3900             :       GIM_Try, /*On fail goto*//*Label 71*/ 7639,
    3901             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    3902             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    3903             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    3904             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    3905             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    3906             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/3,
    3907             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/2, /*OpIdx*/2, // MIs[3]
    3908             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/2,
    3909             :         // No instruction predicates
    3910             :         // MIs[0] Rd
    3911             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    3912             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    3913             :         // MIs[0] Operand 1
    3914             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    3915             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    3916             :         // MIs[1] Operand 0
    3917             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    3918             :         // MIs[1] src1
    3919             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    3920             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    3921             :         // MIs[1] Operand 2
    3922             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    3923             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 4294901760,
    3924             :         // MIs[0] Operand 2
    3925             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    3926             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_LSHR,
    3927             :         // MIs[2] Operand 0
    3928             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    3929             :         // MIs[2] src2
    3930             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    3931             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    3932             :         // MIs[2] sh
    3933             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    3934             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    3935             :         GIM_CheckI64ImmPredicate, /*MI*/3, /*Predicate*/GIPFP_I64_Predicate_imm16,
    3936             :         // MIs[3] Operand 0
    3937             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    3938             :         // MIs[3] Operand 1
    3939             :         // No operand predicates
    3940             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3941             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    3942             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    3943             :         // (or:{ *:[i32] } (and:{ *:[i32] } GPRnopc:{ *:[i32] }:$src1, 4294901760:{ *:[i32] }), (srl:{ *:[i32] } GPRnopc:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16>>:$sh))  =>  (PKHTB:{ *:[i32] } GPRnopc:{ *:[i32] }:$src1, GPRnopc:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16>>:$sh)
    3944             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::PKHTB,
    3945             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    3946             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // src1
    3947             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // src2
    3948             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // sh
    3949             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3950             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3951             :         GIR_EraseFromParent, /*InsnID*/0,
    3952             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3953             :         GIR_Done,
    3954             :       // Label 71: @7639
    3955             :       GIM_Try, /*On fail goto*//*Label 72*/ 7770,
    3956             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    3957             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    3958             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    3959             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    3960             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    3961             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/3,
    3962             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/2, /*OpIdx*/2, // MIs[3]
    3963             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/2,
    3964             :         // No instruction predicates
    3965             :         // MIs[0] Rd
    3966             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    3967             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    3968             :         // MIs[0] Operand 1
    3969             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    3970             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    3971             :         // MIs[1] Operand 0
    3972             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    3973             :         // MIs[1] src1
    3974             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    3975             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    3976             :         // MIs[1] Operand 2
    3977             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    3978             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 4294901760,
    3979             :         // MIs[0] Operand 2
    3980             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    3981             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_LSHR,
    3982             :         // MIs[2] Operand 0
    3983             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    3984             :         // MIs[2] src2
    3985             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    3986             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    3987             :         // MIs[2] sh
    3988             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    3989             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    3990             :         GIM_CheckI64ImmPredicate, /*MI*/3, /*Predicate*/GIPFP_I64_Predicate_imm16,
    3991             :         // MIs[3] Operand 0
    3992             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    3993             :         // MIs[3] Operand 1
    3994             :         // No operand predicates
    3995             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3996             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    3997             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    3998             :         // (or:{ *:[i32] } (and:{ *:[i32] } rGPR:{ *:[i32] }:$src1, 4294901760:{ *:[i32] }), (srl:{ *:[i32] } rGPR:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16>>:$sh))  =>  (t2PKHTB:{ *:[i32] } rGPR:{ *:[i32] }:$src1, rGPR:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16>>:$sh)
    3999             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2PKHTB,
    4000             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4001             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // src1
    4002             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // src2
    4003             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // sh
    4004             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4005             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4006             :         GIR_EraseFromParent, /*InsnID*/0,
    4007             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4008             :         GIR_Done,
    4009             :       // Label 72: @7770
    4010             :       GIM_Try, /*On fail goto*//*Label 73*/ 7901,
    4011             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    4012             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    4013             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    4014             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    4015             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    4016             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/3,
    4017             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/2, /*OpIdx*/2, // MIs[3]
    4018             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/2,
    4019             :         // No instruction predicates
    4020             :         // MIs[0] Rd
    4021             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    4022             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    4023             :         // MIs[0] Operand 1
    4024             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    4025             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    4026             :         // MIs[1] Operand 0
    4027             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    4028             :         // MIs[1] Rn
    4029             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    4030             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    4031             :         // MIs[1] Operand 2
    4032             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    4033             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 65535,
    4034             :         // MIs[0] Operand 2
    4035             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    4036             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_SHL,
    4037             :         // MIs[2] Operand 0
    4038             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    4039             :         // MIs[2] Rm
    4040             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    4041             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    4042             :         // MIs[2] sh
    4043             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    4044             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    4045             :         GIM_CheckI64ImmPredicate, /*MI*/3, /*Predicate*/GIPFP_I64_Predicate_imm16_31,
    4046             :         // MIs[3] Operand 0
    4047             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    4048             :         // MIs[3] Operand 1
    4049             :         // No operand predicates
    4050             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4051             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    4052             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    4053             :         // (or:{ *:[i32] } (and:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, 65535:{ *:[i32] }), (shl:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rm, (imm:{ *:[i32] })<<P:Predicate_imm16_31>>:$sh))  =>  (PKHBT:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, GPRnopc:{ *:[i32] }:$Rm, (imm:{ *:[i32] })<<P:Predicate_imm16_31>>:$sh)
    4054             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::PKHBT,
    4055             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4056             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rn
    4057             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Rm
    4058             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // sh
    4059             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4060             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4061             :         GIR_EraseFromParent, /*InsnID*/0,
    4062             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4063             :         GIR_Done,
    4064             :       // Label 73: @7901
    4065             :       GIM_Try, /*On fail goto*//*Label 74*/ 8032,
    4066             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    4067             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    4068             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    4069             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    4070             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    4071             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/3,
    4072             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/2, /*OpIdx*/2, // MIs[3]
    4073             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/2,
    4074             :         // No instruction predicates
    4075             :         // MIs[0] Rd
    4076             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    4077             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    4078             :         // MIs[0] Operand 1
    4079             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    4080             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    4081             :         // MIs[1] Operand 0
    4082             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    4083             :         // MIs[1] src1
    4084             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    4085             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    4086             :         // MIs[1] Operand 2
    4087             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    4088             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 65535,
    4089             :         // MIs[0] Operand 2
    4090             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    4091             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_SHL,
    4092             :         // MIs[2] Operand 0
    4093             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    4094             :         // MIs[2] src2
    4095             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    4096             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    4097             :         // MIs[2] sh
    4098             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    4099             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    4100             :         GIM_CheckI64ImmPredicate, /*MI*/3, /*Predicate*/GIPFP_I64_Predicate_imm16_31,
    4101             :         // MIs[3] Operand 0
    4102             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    4103             :         // MIs[3] Operand 1
    4104             :         // No operand predicates
    4105             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4106             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    4107             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    4108             :         // (or:{ *:[i32] } (and:{ *:[i32] } rGPR:{ *:[i32] }:$src1, 65535:{ *:[i32] }), (shl:{ *:[i32] } rGPR:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16_31>>:$sh))  =>  (t2PKHBT:{ *:[i32] } rGPR:{ *:[i32] }:$src1, rGPR:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16_31>>:$sh)
    4109             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2PKHBT,
    4110             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4111             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // src1
    4112             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // src2
    4113             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // sh
    4114             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4115             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4116             :         GIR_EraseFromParent, /*InsnID*/0,
    4117             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4118             :         GIR_Done,
    4119             :       // Label 74: @8032
    4120             :       GIM_Try, /*On fail goto*//*Label 75*/ 8163,
    4121             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    4122             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    4123             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    4124             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    4125             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/2, // MIs[2]
    4126             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    4127             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/0, /*OpIdx*/2, // MIs[3]
    4128             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/3,
    4129             :         // No instruction predicates
    4130             :         // MIs[0] Rd
    4131             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    4132             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    4133             :         // MIs[0] Operand 1
    4134             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    4135             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ASHR,
    4136             :         // MIs[1] Operand 0
    4137             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    4138             :         // MIs[1] src2
    4139             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    4140             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    4141             :         // MIs[1] sh
    4142             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    4143             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    4144             :         GIM_CheckI64ImmPredicate, /*MI*/2, /*Predicate*/GIPFP_I64_Predicate_imm16_31,
    4145             :         // MIs[2] Operand 0
    4146             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    4147             :         // MIs[2] Operand 1
    4148             :         // No operand predicates
    4149             :         // MIs[0] Operand 2
    4150             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    4151             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_AND,
    4152             :         // MIs[3] Operand 0
    4153             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    4154             :         // MIs[3] src1
    4155             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
    4156             :         GIM_CheckRegBankForClass, /*MI*/3, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    4157             :         // MIs[3] Operand 2
    4158             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
    4159             :         GIM_CheckConstantInt, /*MI*/3, /*Op*/2, 4294901760,
    4160             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4161             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    4162             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    4163             :         // (or:{ *:[i32] } (sra:{ *:[i32] } GPRnopc:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16_31>>:$sh), (and:{ *:[i32] } GPRnopc:{ *:[i32] }:$src1, 4294901760:{ *:[i32] }))  =>  (PKHTB:{ *:[i32] } GPRnopc:{ *:[i32] }:$src1, GPRnopc:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16_31>>:$sh)
    4164             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::PKHTB,
    4165             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4166             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/3, /*OpIdx*/1, // src1
    4167             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // src2
    4168             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // sh
    4169             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4170             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4171             :         GIR_EraseFromParent, /*InsnID*/0,
    4172             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4173             :         GIR_Done,
    4174             :       // Label 75: @8163
    4175             :       GIM_Try, /*On fail goto*//*Label 76*/ 8294,
    4176             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    4177             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    4178             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    4179             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    4180             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/2, // MIs[2]
    4181             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    4182             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/0, /*OpIdx*/2, // MIs[3]
    4183             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/3,
    4184             :         // No instruction predicates
    4185             :         // MIs[0] Rd
    4186             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    4187             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    4188             :         // MIs[0] Operand 1
    4189             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    4190             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ASHR,
    4191             :         // MIs[1] Operand 0
    4192             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    4193             :         // MIs[1] src2
    4194             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    4195             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    4196             :         // MIs[1] sh
    4197             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    4198             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    4199             :         GIM_CheckI64ImmPredicate, /*MI*/2, /*Predicate*/GIPFP_I64_Predicate_imm16_31,
    4200             :         // MIs[2] Operand 0
    4201             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    4202             :         // MIs[2] Operand 1
    4203             :         // No operand predicates
    4204             :         // MIs[0] Operand 2
    4205             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    4206             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_AND,
    4207             :         // MIs[3] Operand 0
    4208             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    4209             :         // MIs[3] src1
    4210             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
    4211             :         GIM_CheckRegBankForClass, /*MI*/3, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    4212             :         // MIs[3] Operand 2
    4213             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
    4214             :         GIM_CheckConstantInt, /*MI*/3, /*Op*/2, 4294901760,
    4215             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4216             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    4217             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    4218             :         // (or:{ *:[i32] } (sra:{ *:[i32] } rGPR:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16_31>>:$sh), (and:{ *:[i32] } rGPR:{ *:[i32] }:$src1, 4294901760:{ *:[i32] }))  =>  (t2PKHTB:{ *:[i32] } rGPR:{ *:[i32] }:$src1, rGPR:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16_31>>:$sh)
    4219             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2PKHTB,
    4220             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4221             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/3, /*OpIdx*/1, // src1
    4222             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // src2
    4223             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // sh
    4224             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4225             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4226             :         GIR_EraseFromParent, /*InsnID*/0,
    4227             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4228             :         GIR_Done,
    4229             :       // Label 76: @8294
    4230             :       GIM_Try, /*On fail goto*//*Label 77*/ 8425,
    4231             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    4232             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    4233             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    4234             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    4235             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/2, // MIs[2]
    4236             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    4237             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/0, /*OpIdx*/2, // MIs[3]
    4238             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/3,
    4239             :         // No instruction predicates
    4240             :         // MIs[0] Rd
    4241             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    4242             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    4243             :         // MIs[0] Operand 1
    4244             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    4245             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_LSHR,
    4246             :         // MIs[1] Operand 0
    4247             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    4248             :         // MIs[1] src2
    4249             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    4250             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    4251             :         // MIs[1] sh
    4252             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    4253             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    4254             :         GIM_CheckI64ImmPredicate, /*MI*/2, /*Predicate*/GIPFP_I64_Predicate_imm16,
    4255             :         // MIs[2] Operand 0
    4256             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    4257             :         // MIs[2] Operand 1
    4258             :         // No operand predicates
    4259             :         // MIs[0] Operand 2
    4260             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    4261             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_AND,
    4262             :         // MIs[3] Operand 0
    4263             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    4264             :         // MIs[3] src1
    4265             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
    4266             :         GIM_CheckRegBankForClass, /*MI*/3, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    4267             :         // MIs[3] Operand 2
    4268             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
    4269             :         GIM_CheckConstantInt, /*MI*/3, /*Op*/2, 4294901760,
    4270             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4271             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    4272             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    4273             :         // (or:{ *:[i32] } (srl:{ *:[i32] } GPRnopc:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16>>:$sh), (and:{ *:[i32] } GPRnopc:{ *:[i32] }:$src1, 4294901760:{ *:[i32] }))  =>  (PKHTB:{ *:[i32] } GPRnopc:{ *:[i32] }:$src1, GPRnopc:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16>>:$sh)
    4274             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::PKHTB,
    4275             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4276             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/3, /*OpIdx*/1, // src1
    4277             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // src2
    4278             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // sh
    4279             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4280             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4281             :         GIR_EraseFromParent, /*InsnID*/0,
    4282             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4283             :         GIR_Done,
    4284             :       // Label 77: @8425
    4285             :       GIM_Try, /*On fail goto*//*Label 78*/ 8556,
    4286             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    4287             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    4288             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    4289             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    4290             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/2, // MIs[2]
    4291             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    4292             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/0, /*OpIdx*/2, // MIs[3]
    4293             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/3,
    4294             :         // No instruction predicates
    4295             :         // MIs[0] Rd
    4296             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    4297             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    4298             :         // MIs[0] Operand 1
    4299             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    4300             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_LSHR,
    4301             :         // MIs[1] Operand 0
    4302             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    4303             :         // MIs[1] src2
    4304             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    4305             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    4306             :         // MIs[1] sh
    4307             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    4308             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    4309             :         GIM_CheckI64ImmPredicate, /*MI*/2, /*Predicate*/GIPFP_I64_Predicate_imm16,
    4310             :         // MIs[2] Operand 0
    4311             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    4312             :         // MIs[2] Operand 1
    4313             :         // No operand predicates
    4314             :         // MIs[0] Operand 2
    4315             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    4316             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_AND,
    4317             :         // MIs[3] Operand 0
    4318             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    4319             :         // MIs[3] src1
    4320             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
    4321             :         GIM_CheckRegBankForClass, /*MI*/3, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    4322             :         // MIs[3] Operand 2
    4323             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
    4324             :         GIM_CheckConstantInt, /*MI*/3, /*Op*/2, 4294901760,
    4325             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4326             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    4327             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    4328             :         // (or:{ *:[i32] } (srl:{ *:[i32] } rGPR:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16>>:$sh), (and:{ *:[i32] } rGPR:{ *:[i32] }:$src1, 4294901760:{ *:[i32] }))  =>  (t2PKHTB:{ *:[i32] } rGPR:{ *:[i32] }:$src1, rGPR:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16>>:$sh)
    4329             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2PKHTB,
    4330             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4331             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/3, /*OpIdx*/1, // src1
    4332             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // src2
    4333             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // sh
    4334             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4335             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4336             :         GIR_EraseFromParent, /*InsnID*/0,
    4337             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4338             :         GIR_Done,
    4339             :       // Label 78: @8556
    4340             :       GIM_Try, /*On fail goto*//*Label 79*/ 8687,
    4341             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    4342             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    4343             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    4344             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    4345             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/2, // MIs[2]
    4346             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    4347             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/0, /*OpIdx*/2, // MIs[3]
    4348             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/3,
    4349             :         // No instruction predicates
    4350             :         // MIs[0] Rd
    4351             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    4352             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    4353             :         // MIs[0] Operand 1
    4354             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    4355             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_SHL,
    4356             :         // MIs[1] Operand 0
    4357             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    4358             :         // MIs[1] Rm
    4359             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    4360             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    4361             :         // MIs[1] sh
    4362             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    4363             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    4364             :         GIM_CheckI64ImmPredicate, /*MI*/2, /*Predicate*/GIPFP_I64_Predicate_imm16_31,
    4365             :         // MIs[2] Operand 0
    4366             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    4367             :         // MIs[2] Operand 1
    4368             :         // No operand predicates
    4369             :         // MIs[0] Operand 2
    4370             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    4371             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_AND,
    4372             :         // MIs[3] Operand 0
    4373             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    4374             :         // MIs[3] Rn
    4375             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
    4376             :         GIM_CheckRegBankForClass, /*MI*/3, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    4377             :         // MIs[3] Operand 2
    4378             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
    4379             :         GIM_CheckConstantInt, /*MI*/3, /*Op*/2, 65535,
    4380             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4381             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    4382             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    4383             :         // (or:{ *:[i32] } (shl:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rm, (imm:{ *:[i32] })<<P:Predicate_imm16_31>>:$sh), (and:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, 65535:{ *:[i32] }))  =>  (PKHBT:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, GPRnopc:{ *:[i32] }:$Rm, (imm:{ *:[i32] })<<P:Predicate_imm16_31>>:$sh)
    4384             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::PKHBT,
    4385             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4386             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/3, /*OpIdx*/1, // Rn
    4387             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rm
    4388             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // sh
    4389             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4390             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4391             :         GIR_EraseFromParent, /*InsnID*/0,
    4392             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4393             :         GIR_Done,
    4394             :       // Label 79: @8687
    4395             :       GIM_Try, /*On fail goto*//*Label 80*/ 8818,
    4396             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    4397             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    4398             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    4399             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    4400             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/2, // MIs[2]
    4401             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    4402             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/0, /*OpIdx*/2, // MIs[3]
    4403             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/3,
    4404             :         // No instruction predicates
    4405             :         // MIs[0] Rd
    4406             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    4407             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    4408             :         // MIs[0] Operand 1
    4409             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    4410             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_SHL,
    4411             :         // MIs[1] Operand 0
    4412             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    4413             :         // MIs[1] src2
    4414             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    4415             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    4416             :         // MIs[1] sh
    4417             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    4418             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    4419             :         GIM_CheckI64ImmPredicate, /*MI*/2, /*Predicate*/GIPFP_I64_Predicate_imm16_31,
    4420             :         // MIs[2] Operand 0
    4421             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    4422             :         // MIs[2] Operand 1
    4423             :         // No operand predicates
    4424             :         // MIs[0] Operand 2
    4425             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    4426             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_AND,
    4427             :         // MIs[3] Operand 0
    4428             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    4429             :         // MIs[3] src1
    4430             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
    4431             :         GIM_CheckRegBankForClass, /*MI*/3, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    4432             :         // MIs[3] Operand 2
    4433             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
    4434             :         GIM_CheckConstantInt, /*MI*/3, /*Op*/2, 65535,
    4435             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4436             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    4437             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    4438             :         // (or:{ *:[i32] } (shl:{ *:[i32] } rGPR:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16_31>>:$sh), (and:{ *:[i32] } rGPR:{ *:[i32] }:$src1, 65535:{ *:[i32] }))  =>  (t2PKHBT:{ *:[i32] } rGPR:{ *:[i32] }:$src1, rGPR:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16_31>>:$sh)
    4439             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2PKHBT,
    4440             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4441             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/3, /*OpIdx*/1, // src1
    4442             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // src2
    4443             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // sh
    4444             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4445             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4446             :         GIR_EraseFromParent, /*InsnID*/0,
    4447             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4448             :         GIR_Done,
    4449             :       // Label 80: @8818
    4450             :       GIM_Reject,
    4451             :       GIR_Done,
    4452             :     // Label 64: @8820
    4453             :     GIM_Try, /*On fail goto*//*Label 81*/ 9321,
    4454             :       GIM_CheckOpcode, /*MI*/0, TargetOpcode::G_INTRINSIC_W_SIDE_EFFECTS,
    4455             :       GIM_Try, /*On fail goto*//*Label 82*/ 8950,
    4456             :         GIM_CheckFeatures, GIFBS_IsARM,
    4457             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/6,
    4458             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    4459             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    4460             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    4461             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    4462             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/0, /*OpIdx*/5, // MIs[3]
    4463             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/2,
    4464             :         // No instruction predicates
    4465             :         // MIs[0] Operand 0
    4466             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/0, Intrinsic::arm_mcrr,
    4467             :         // MIs[0] cop
    4468             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    4469             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    4470             :         // MIs[1] Operand 0
    4471             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    4472             :         // MIs[1] Operand 1
    4473             :         // No operand predicates
    4474             :         // MIs[0] opc1
    4475             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    4476             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    4477             :         // MIs[2] Operand 0
    4478             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    4479             :         // MIs[2] Operand 1
    4480             :         // No operand predicates
    4481             :         // MIs[0] Rt
    4482             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    4483             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/3, /*RC*/ARM::GPRnopcRegClassID,
    4484             :         // MIs[0] Rt2
    4485             :         GIM_CheckType, /*MI*/0, /*Op*/4, /*Type*/GILLT_s32,
    4486             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/4, /*RC*/ARM::GPRnopcRegClassID,
    4487             :         // MIs[0] CRm
    4488             :         GIM_CheckType, /*MI*/0, /*Op*/5, /*Type*/GILLT_s32,
    4489             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    4490             :         // MIs[3] Operand 0
    4491             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    4492             :         // MIs[3] Operand 1
    4493             :         // No operand predicates
    4494             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4495             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    4496             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    4497             :         // (intrinsic_void 600:{ *:[iPTR] }, (imm:{ *:[i32] }):$cop, (imm:{ *:[i32] }):$opc1, GPRnopc:{ *:[i32] }:$Rt, GPRnopc:{ *:[i32] }:$Rt2, (imm:{ *:[i32] }):$CRm)  =>  (MCRR (imm:{ *:[i32] }):$cop, (imm:{ *:[i32] }):$opc1, GPRnopc:{ *:[i32] }:$Rt, GPRnopc:{ *:[i32] }:$Rt2, (imm:{ *:[i32] }):$CRm)
    4498             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::MCRR,
    4499             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // cop
    4500             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // opc1
    4501             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/3, // Rt
    4502             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/4, // Rt2
    4503             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // CRm
    4504             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4505             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4506             :         GIR_MergeMemOperands, /*InsnID*/0, /*MergeInsnID's*/0, 1, 2, 3, GIU_MergeMemOperands_EndOfList,
    4507             :         GIR_EraseFromParent, /*InsnID*/0,
    4508             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4509             :         GIR_Done,
    4510             :       // Label 82: @8950
    4511             :       GIM_Try, /*On fail goto*//*Label 83*/ 9069,
    4512             :         GIM_CheckFeatures, GIFBS_IsARM_PreV8,
    4513             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/6,
    4514             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    4515             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    4516             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    4517             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    4518             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/0, /*OpIdx*/5, // MIs[3]
    4519             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/2,
    4520             :         // No instruction predicates
    4521             :         // MIs[0] Operand 0
    4522             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/0, Intrinsic::arm_mcrr2,
    4523             :         // MIs[0] cop
    4524             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    4525             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    4526             :         // MIs[1] Operand 0
    4527             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    4528             :         // MIs[1] Operand 1
    4529             :         // No operand predicates
    4530             :         // MIs[0] opc1
    4531             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    4532             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    4533             :         // MIs[2] Operand 0
    4534             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    4535             :         // MIs[2] Operand 1
    4536             :         // No operand predicates
    4537             :         // MIs[0] Rt
    4538             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    4539             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/3, /*RC*/ARM::GPRnopcRegClassID,
    4540             :         // MIs[0] Rt2
    4541             :         GIM_CheckType, /*MI*/0, /*Op*/4, /*Type*/GILLT_s32,
    4542             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/4, /*RC*/ARM::GPRnopcRegClassID,
    4543             :         // MIs[0] CRm
    4544             :         GIM_CheckType, /*MI*/0, /*Op*/5, /*Type*/GILLT_s32,
    4545             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    4546             :         // MIs[3] Operand 0
    4547             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    4548             :         // MIs[3] Operand 1
    4549             :         // No operand predicates
    4550             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4551             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    4552             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    4553             :         // (intrinsic_void 601:{ *:[iPTR] }, (imm:{ *:[i32] }):$cop, (imm:{ *:[i32] }):$opc1, GPRnopc:{ *:[i32] }:$Rt, GPRnopc:{ *:[i32] }:$Rt2, (imm:{ *:[i32] }):$CRm)  =>  (MCRR2 (imm:{ *:[i32] }):$cop, (imm:{ *:[i32] }):$opc1, GPRnopc:{ *:[i32] }:$Rt, GPRnopc:{ *:[i32] }:$Rt2, (imm:{ *:[i32] }):$CRm)
    4554             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::MCRR2,
    4555             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // cop
    4556             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // opc1
    4557             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/3, // Rt
    4558             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/4, // Rt2
    4559             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // CRm
    4560             :         GIR_MergeMemOperands, /*InsnID*/0, /*MergeInsnID's*/0, 1, 2, 3, GIU_MergeMemOperands_EndOfList,
    4561             :         GIR_EraseFromParent, /*InsnID*/0,
    4562             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4563             :         GIR_Done,
    4564             :       // Label 83: @9069
    4565             :       GIM_Try, /*On fail goto*//*Label 84*/ 9194,
    4566             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    4567             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/6,
    4568             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    4569             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    4570             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    4571             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    4572             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/0, /*OpIdx*/5, // MIs[3]
    4573             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/2,
    4574             :         // No instruction predicates
    4575             :         // MIs[0] Operand 0
    4576             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/0, Intrinsic::arm_mcrr,
    4577             :         // MIs[0] cop
    4578             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    4579             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    4580             :         // MIs[1] Operand 0
    4581             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    4582             :         // MIs[1] Operand 1
    4583             :         // No operand predicates
    4584             :         // MIs[0] opc1
    4585             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    4586             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    4587             :         // MIs[2] Operand 0
    4588             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    4589             :         // MIs[2] Operand 1
    4590             :         // No operand predicates
    4591             :         // MIs[0] Rt
    4592             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    4593             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/3, /*RC*/ARM::GPRRegClassID,
    4594             :         // MIs[0] Rt2
    4595             :         GIM_CheckType, /*MI*/0, /*Op*/4, /*Type*/GILLT_s32,
    4596             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/4, /*RC*/ARM::GPRRegClassID,
    4597             :         // MIs[0] CRm
    4598             :         GIM_CheckType, /*MI*/0, /*Op*/5, /*Type*/GILLT_s32,
    4599             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    4600             :         // MIs[3] Operand 0
    4601             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    4602             :         // MIs[3] Operand 1
    4603             :         // No operand predicates
    4604             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4605             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    4606             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    4607             :         // (intrinsic_void 600:{ *:[iPTR] }, (imm:{ *:[i32] }):$cop, (imm:{ *:[i32] }):$opc1, GPR:{ *:[i32] }:$Rt, GPR:{ *:[i32] }:$Rt2, (imm:{ *:[i32] }):$CRm)  =>  (t2MCRR (imm:{ *:[i32] }):$cop, (imm:{ *:[i32] }):$opc1, GPR:{ *:[i32] }:$Rt, GPR:{ *:[i32] }:$Rt2, (imm:{ *:[i32] }):$CRm)
    4608             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2MCRR,
    4609             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // cop
    4610             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // opc1
    4611             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/3, // Rt
    4612             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/4, // Rt2
    4613             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // CRm
    4614             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4615             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4616             :         GIR_MergeMemOperands, /*InsnID*/0, /*MergeInsnID's*/0, 1, 2, 3, GIU_MergeMemOperands_EndOfList,
    4617             :         GIR_EraseFromParent, /*InsnID*/0,
    4618             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4619             :         GIR_Done,
    4620             :       // Label 84: @9194
    4621             :       GIM_Try, /*On fail goto*//*Label 85*/ 9319,
    4622             :         GIM_CheckFeatures, GIFBS_IsThumb2_PreV8,
    4623             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/6,
    4624             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    4625             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    4626             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    4627             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    4628             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/0, /*OpIdx*/5, // MIs[3]
    4629             :         GIM_CheckNumOperands, /*MI*/3, /*Expected*/2,
    4630             :         // No instruction predicates
    4631             :         // MIs[0] Operand 0
    4632             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/0, Intrinsic::arm_mcrr2,
    4633             :         // MIs[0] cop
    4634             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    4635             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    4636             :         // MIs[1] Operand 0
    4637             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    4638             :         // MIs[1] Operand 1
    4639             :         // No operand predicates
    4640             :         // MIs[0] opc1
    4641             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    4642             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    4643             :         // MIs[2] Operand 0
    4644             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    4645             :         // MIs[2] Operand 1
    4646             :         // No operand predicates
    4647             :         // MIs[0] Rt
    4648             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    4649             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/3, /*RC*/ARM::GPRRegClassID,
    4650             :         // MIs[0] Rt2
    4651             :         GIM_CheckType, /*MI*/0, /*Op*/4, /*Type*/GILLT_s32,
    4652             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/4, /*RC*/ARM::GPRRegClassID,
    4653             :         // MIs[0] CRm
    4654             :         GIM_CheckType, /*MI*/0, /*Op*/5, /*Type*/GILLT_s32,
    4655             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    4656             :         // MIs[3] Operand 0
    4657             :         GIM_CheckType, /*MI*/3, /*Op*/0, /*Type*/GILLT_s32,
    4658             :         // MIs[3] Operand 1
    4659             :         // No operand predicates
    4660             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4661             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    4662             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    4663             :         // (intrinsic_void 601:{ *:[iPTR] }, (imm:{ *:[i32] }):$cop, (imm:{ *:[i32] }):$opc1, GPR:{ *:[i32] }:$Rt, GPR:{ *:[i32] }:$Rt2, (imm:{ *:[i32] }):$CRm)  =>  (t2MCRR2 (imm:{ *:[i32] }):$cop, (imm:{ *:[i32] }):$opc1, GPR:{ *:[i32] }:$Rt, GPR:{ *:[i32] }:$Rt2, (imm:{ *:[i32] }):$CRm)
    4664             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2MCRR2,
    4665             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // cop
    4666             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // opc1
    4667             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/3, // Rt
    4668             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/4, // Rt2
    4669             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // CRm
    4670             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4671             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4672             :         GIR_MergeMemOperands, /*InsnID*/0, /*MergeInsnID's*/0, 1, 2, 3, GIU_MergeMemOperands_EndOfList,
    4673             :         GIR_EraseFromParent, /*InsnID*/0,
    4674             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4675             :         GIR_Done,
    4676             :       // Label 85: @9319
    4677             :       GIM_Reject,
    4678             :       GIR_Done,
    4679             :     // Label 81: @9321
    4680             :     GIM_Try, /*On fail goto*//*Label 86*/ 11602,
    4681             :       GIM_CheckOpcode, /*MI*/0, TargetOpcode::G_INTRINSIC,
    4682             :       GIM_Try, /*On fail goto*//*Label 87*/ 9423,
    4683             :         GIM_CheckFeatures, GIFBS_HasNEON_HasV8_1a,
    4684             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    4685             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    4686             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    4687             :         // No instruction predicates
    4688             :         // MIs[0] Vd
    4689             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s16,
    4690             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    4691             :         // MIs[0] Operand 1
    4692             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vqadds,
    4693             :         // MIs[0] Operand 2
    4694             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s16,
    4695             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    4696             :         // MIs[1] Operand 0
    4697             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v4s16,
    4698             :         // MIs[1] Operand 1
    4699             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vqrdmulh,
    4700             :         // MIs[1] Vn
    4701             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v4s16,
    4702             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    4703             :         // MIs[1] Vm
    4704             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v4s16,
    4705             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    4706             :         // MIs[0] src1
    4707             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_v4s16,
    4708             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    4709             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4710             :         // (intrinsic_wo_chain:{ *:[v4i16] } 672:{ *:[iPTR] }, (intrinsic_wo_chain:{ *:[v4i16] } 680:{ *:[iPTR] }, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm), DPR:{ *:[v4i16] }:$src1)  =>  (VQRDMLAHv4i16:{ *:[v4i16] } DPR:{ *:[v4i16] }:$src1, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    4711             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VQRDMLAHv4i16,
    4712             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    4713             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/3, // src1
    4714             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    4715             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    4716             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4717             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4718             :         GIR_EraseFromParent, /*InsnID*/0,
    4719             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4720             :         GIR_Done,
    4721             :       // Label 87: @9423
    4722             :       GIM_Try, /*On fail goto*//*Label 88*/ 9520,
    4723             :         GIM_CheckFeatures, GIFBS_HasNEON_HasV8_1a,
    4724             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    4725             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    4726             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    4727             :         // No instruction predicates
    4728             :         // MIs[0] Vd
    4729             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v2s32,
    4730             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    4731             :         // MIs[0] Operand 1
    4732             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vqadds,
    4733             :         // MIs[0] Operand 2
    4734             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s32,
    4735             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    4736             :         // MIs[1] Operand 0
    4737             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v2s32,
    4738             :         // MIs[1] Operand 1
    4739             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vqrdmulh,
    4740             :         // MIs[1] Vn
    4741             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v2s32,
    4742             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    4743             :         // MIs[1] Vm
    4744             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v2s32,
    4745             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    4746             :         // MIs[0] src1
    4747             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_v2s32,
    4748             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    4749             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4750             :         // (intrinsic_wo_chain:{ *:[v2i32] } 672:{ *:[iPTR] }, (intrinsic_wo_chain:{ *:[v2i32] } 680:{ *:[iPTR] }, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm), DPR:{ *:[v2i32] }:$src1)  =>  (VQRDMLAHv2i32:{ *:[v2i32] } DPR:{ *:[v2i32] }:$src1, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    4751             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VQRDMLAHv2i32,
    4752             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    4753             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/3, // src1
    4754             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    4755             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    4756             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4757             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4758             :         GIR_EraseFromParent, /*InsnID*/0,
    4759             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4760             :         GIR_Done,
    4761             :       // Label 88: @9520
    4762             :       GIM_Try, /*On fail goto*//*Label 89*/ 9617,
    4763             :         GIM_CheckFeatures, GIFBS_HasNEON_HasV8_1a,
    4764             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    4765             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    4766             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    4767             :         // No instruction predicates
    4768             :         // MIs[0] Vd
    4769             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v8s16,
    4770             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    4771             :         // MIs[0] Operand 1
    4772             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vqadds,
    4773             :         // MIs[0] Operand 2
    4774             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s16,
    4775             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    4776             :         // MIs[1] Operand 0
    4777             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v8s16,
    4778             :         // MIs[1] Operand 1
    4779             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vqrdmulh,
    4780             :         // MIs[1] Vn
    4781             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v8s16,
    4782             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    4783             :         // MIs[1] Vm
    4784             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v8s16,
    4785             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::QPRRegClassID,
    4786             :         // MIs[0] src1
    4787             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_v8s16,
    4788             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/3, /*RC*/ARM::QPRRegClassID,
    4789             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4790             :         // (intrinsic_wo_chain:{ *:[v8i16] } 672:{ *:[iPTR] }, (intrinsic_wo_chain:{ *:[v8i16] } 680:{ *:[iPTR] }, QPR:{ *:[v8i16] }:$Vn, QPR:{ *:[v8i16] }:$Vm), QPR:{ *:[v8i16] }:$src1)  =>  (VQRDMLAHv8i16:{ *:[v8i16] } QPR:{ *:[v8i16] }:$src1, QPR:{ *:[v8i16] }:$Vn, QPR:{ *:[v8i16] }:$Vm)
    4791             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VQRDMLAHv8i16,
    4792             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    4793             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/3, // src1
    4794             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    4795             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    4796             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4797             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4798             :         GIR_EraseFromParent, /*InsnID*/0,
    4799             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4800             :         GIR_Done,
    4801             :       // Label 89: @9617
    4802             :       GIM_Try, /*On fail goto*//*Label 90*/ 9714,
    4803             :         GIM_CheckFeatures, GIFBS_HasNEON_HasV8_1a,
    4804             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    4805             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    4806             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    4807             :         // No instruction predicates
    4808             :         // MIs[0] Vd
    4809             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s32,
    4810             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    4811             :         // MIs[0] Operand 1
    4812             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vqadds,
    4813             :         // MIs[0] Operand 2
    4814             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s32,
    4815             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    4816             :         // MIs[1] Operand 0
    4817             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v4s32,
    4818             :         // MIs[1] Operand 1
    4819             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vqrdmulh,
    4820             :         // MIs[1] Vn
    4821             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v4s32,
    4822             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    4823             :         // MIs[1] Vm
    4824             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v4s32,
    4825             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::QPRRegClassID,
    4826             :         // MIs[0] src1
    4827             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_v4s32,
    4828             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/3, /*RC*/ARM::QPRRegClassID,
    4829             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4830             :         // (intrinsic_wo_chain:{ *:[v4i32] } 672:{ *:[iPTR] }, (intrinsic_wo_chain:{ *:[v4i32] } 680:{ *:[iPTR] }, QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm), QPR:{ *:[v4i32] }:$src1)  =>  (VQRDMLAHv4i32:{ *:[v4i32] } QPR:{ *:[v4i32] }:$src1, QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm)
    4831             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VQRDMLAHv4i32,
    4832             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    4833             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/3, // src1
    4834             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    4835             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    4836             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4837             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4838             :         GIR_EraseFromParent, /*InsnID*/0,
    4839             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4840             :         GIR_Done,
    4841             :       // Label 90: @9714
    4842             :       GIM_Try, /*On fail goto*//*Label 91*/ 9809,
    4843             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    4844             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    4845             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    4846             :         // No instruction predicates
    4847             :         // MIs[0] Vd
    4848             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s32,
    4849             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    4850             :         // MIs[0] Operand 1
    4851             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vqadds,
    4852             :         // MIs[0] Operand 2
    4853             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s32,
    4854             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    4855             :         // MIs[1] Operand 0
    4856             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v4s32,
    4857             :         // MIs[1] Operand 1
    4858             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vqdmull,
    4859             :         // MIs[1] Vn
    4860             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v4s16,
    4861             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    4862             :         // MIs[1] Vm
    4863             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v4s16,
    4864             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    4865             :         // MIs[0] src1
    4866             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_v4s32,
    4867             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/3, /*RC*/ARM::QPRRegClassID,
    4868             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4869             :         // (intrinsic_wo_chain:{ *:[v4i32] } 672:{ *:[iPTR] }, (intrinsic_wo_chain:{ *:[v4i32] } 675:{ *:[iPTR] }, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm), QPR:{ *:[v4i32] }:$src1)  =>  (VQDMLALv4i32:{ *:[v4i32] } QPR:{ *:[v4i32] }:$src1, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    4870             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VQDMLALv4i32,
    4871             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    4872             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/3, // src1
    4873             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    4874             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    4875             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4876             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4877             :         GIR_EraseFromParent, /*InsnID*/0,
    4878             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4879             :         GIR_Done,
    4880             :       // Label 91: @9809
    4881             :       GIM_Try, /*On fail goto*//*Label 92*/ 9904,
    4882             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    4883             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    4884             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    4885             :         // No instruction predicates
    4886             :         // MIs[0] Vd
    4887             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v2s64,
    4888             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    4889             :         // MIs[0] Operand 1
    4890             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vqadds,
    4891             :         // MIs[0] Operand 2
    4892             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s64,
    4893             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    4894             :         // MIs[1] Operand 0
    4895             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v2s64,
    4896             :         // MIs[1] Operand 1
    4897             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vqdmull,
    4898             :         // MIs[1] Vn
    4899             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v2s32,
    4900             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    4901             :         // MIs[1] Vm
    4902             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v2s32,
    4903             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    4904             :         // MIs[0] src1
    4905             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_v2s64,
    4906             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/3, /*RC*/ARM::QPRRegClassID,
    4907             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4908             :         // (intrinsic_wo_chain:{ *:[v2i64] } 672:{ *:[iPTR] }, (intrinsic_wo_chain:{ *:[v2i64] } 675:{ *:[iPTR] }, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm), QPR:{ *:[v2i64] }:$src1)  =>  (VQDMLALv2i64:{ *:[v2i64] } QPR:{ *:[v2i64] }:$src1, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    4909             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VQDMLALv2i64,
    4910             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    4911             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/3, // src1
    4912             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    4913             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    4914             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4915             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4916             :         GIR_EraseFromParent, /*InsnID*/0,
    4917             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4918             :         GIR_Done,
    4919             :       // Label 92: @9904
    4920             :       GIM_Try, /*On fail goto*//*Label 93*/ 9994,
    4921             :         GIM_CheckFeatures, GIFBS_IsARM,
    4922             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    4923             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    4924             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    4925             :         // No instruction predicates
    4926             :         // MIs[0] Rd
    4927             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    4928             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    4929             :         // MIs[0] Operand 1
    4930             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_qadd,
    4931             :         // MIs[0] Operand 2
    4932             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    4933             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    4934             :         // MIs[1] Operand 0
    4935             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    4936             :         // MIs[1] Operand 1
    4937             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_qadd,
    4938             :         // MIs[1] Rm
    4939             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    4940             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::GPRnopcRegClassID,
    4941             :         // MIs[1] Rm
    4942             :         GIM_CheckIsSameOperand, /*MI*/1, /*OpIdx*/3, /*OtherMI*/1, /*OtherOpIdx*/2,
    4943             :         // MIs[0] Rn
    4944             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    4945             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/3, /*RC*/ARM::GPRnopcRegClassID,
    4946             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4947             :         // (intrinsic_wo_chain:{ *:[i32] } 729:{ *:[iPTR] }, (intrinsic_wo_chain:{ *:[i32] } 729:{ *:[iPTR] }, GPRnopc:{ *:[i32] }:$Rm, GPRnopc:{ *:[i32] }:$Rm), GPRnopc:{ *:[i32] }:$Rn)  =>  (QDADD:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rm, GPRnopc:{ *:[i32] }:$Rn)
    4948             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::QDADD,
    4949             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4950             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Rm
    4951             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/3, // Rn
    4952             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4953             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4954             :         GIR_EraseFromParent, /*InsnID*/0,
    4955             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4956             :         GIR_Done,
    4957             :       // Label 93: @9994
    4958             :       GIM_Try, /*On fail goto*//*Label 94*/ 10084,
    4959             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    4960             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    4961             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    4962             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    4963             :         // No instruction predicates
    4964             :         // MIs[0] Rd
    4965             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    4966             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    4967             :         // MIs[0] Operand 1
    4968             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_qadd,
    4969             :         // MIs[0] Operand 2
    4970             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    4971             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    4972             :         // MIs[1] Operand 0
    4973             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    4974             :         // MIs[1] Operand 1
    4975             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_qadd,
    4976             :         // MIs[1] Rm
    4977             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    4978             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
    4979             :         // MIs[1] Rm
    4980             :         GIM_CheckIsSameOperand, /*MI*/1, /*OpIdx*/3, /*OtherMI*/1, /*OtherOpIdx*/2,
    4981             :         // MIs[0] Rn
    4982             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    4983             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/3, /*RC*/ARM::rGPRRegClassID,
    4984             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4985             :         // (intrinsic_wo_chain:{ *:[i32] } 729:{ *:[iPTR] }, (intrinsic_wo_chain:{ *:[i32] } 729:{ *:[iPTR] }, rGPR:{ *:[i32] }:$Rm, rGPR:{ *:[i32] }:$Rm), rGPR:{ *:[i32] }:$Rn)  =>  (t2QDADD:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, rGPR:{ *:[i32] }:$Rn)
    4986             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2QDADD,
    4987             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4988             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Rm
    4989             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/3, // Rn
    4990             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4991             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4992             :         GIR_EraseFromParent, /*InsnID*/0,
    4993             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4994             :         GIR_Done,
    4995             :       // Label 94: @10084
    4996             :       GIM_Try, /*On fail goto*//*Label 95*/ 10181,
    4997             :         GIM_CheckFeatures, GIFBS_HasNEON_HasV8_1a,
    4998             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    4999             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/3, // MIs[1]
    5000             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    5001             :         // No instruction predicates
    5002             :         // MIs[0] Vd
    5003             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s16,
    5004             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    5005             :         // MIs[0] Operand 1
    5006             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vqadds,
    5007             :         // MIs[0] src1
    5008             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s16,
    5009             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    5010             :         // MIs[0] Operand 3
    5011             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_v4s16,
    5012             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    5013             :         // MIs[1] Operand 0
    5014             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v4s16,
    5015             :         // MIs[1] Operand 1
    5016             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vqrdmulh,
    5017             :         // MIs[1] Vn
    5018             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v4s16,
    5019             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    5020             :         // MIs[1] Vm
    5021             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v4s16,
    5022             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    5023             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5024             :         // (intrinsic_wo_chain:{ *:[v4i16] } 672:{ *:[iPTR] }, DPR:{ *:[v4i16] }:$src1, (intrinsic_wo_chain:{ *:[v4i16] } 680:{ *:[iPTR] }, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm))  =>  (VQRDMLAHv4i16:{ *:[v4i16] } DPR:{ *:[v4i16] }:$src1, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    5025             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VQRDMLAHv4i16,
    5026             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    5027             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    5028             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    5029             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    5030             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5031             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5032             :         GIR_EraseFromParent, /*InsnID*/0,
    5033             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5034             :         GIR_Done,
    5035             :       // Label 95: @10181
    5036             :       GIM_Try, /*On fail goto*//*Label 96*/ 10278,
    5037             :         GIM_CheckFeatures, GIFBS_HasNEON_HasV8_1a,
    5038             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    5039             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/3, // MIs[1]
    5040             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    5041             :         // No instruction predicates
    5042             :         // MIs[0] Vd
    5043             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v2s32,
    5044             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    5045             :         // MIs[0] Operand 1
    5046             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vqadds,
    5047             :         // MIs[0] src1
    5048             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s32,
    5049             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    5050             :         // MIs[0] Operand 3
    5051             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_v2s32,
    5052             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    5053             :         // MIs[1] Operand 0
    5054             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v2s32,
    5055             :         // MIs[1] Operand 1
    5056             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vqrdmulh,
    5057             :         // MIs[1] Vn
    5058             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v2s32,
    5059             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    5060             :         // MIs[1] Vm
    5061             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v2s32,
    5062             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    5063             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5064             :         // (intrinsic_wo_chain:{ *:[v2i32] } 672:{ *:[iPTR] }, DPR:{ *:[v2i32] }:$src1, (intrinsic_wo_chain:{ *:[v2i32] } 680:{ *:[iPTR] }, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm))  =>  (VQRDMLAHv2i32:{ *:[v2i32] } DPR:{ *:[v2i32] }:$src1, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    5065             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VQRDMLAHv2i32,
    5066             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    5067             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    5068             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    5069             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    5070             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5071             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5072             :         GIR_EraseFromParent, /*InsnID*/0,
    5073             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5074             :         GIR_Done,
    5075             :       // Label 96: @10278
    5076             :       GIM_Try, /*On fail goto*//*Label 97*/ 10375,
    5077             :         GIM_CheckFeatures, GIFBS_HasNEON_HasV8_1a,
    5078             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    5079             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/3, // MIs[1]
    5080             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    5081             :         // No instruction predicates
    5082             :         // MIs[0] Vd
    5083             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v8s16,
    5084             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    5085             :         // MIs[0] Operand 1
    5086             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vqadds,
    5087             :         // MIs[0] src1
    5088             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s16,
    5089             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    5090             :         // MIs[0] Operand 3
    5091             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_v8s16,
    5092             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    5093             :         // MIs[1] Operand 0
    5094             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v8s16,
    5095             :         // MIs[1] Operand 1
    5096             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vqrdmulh,
    5097             :         // MIs[1] Vn
    5098             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v8s16,
    5099             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    5100             :         // MIs[1] Vm
    5101             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v8s16,
    5102             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::QPRRegClassID,
    5103             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5104             :         // (intrinsic_wo_chain:{ *:[v8i16] } 672:{ *:[iPTR] }, QPR:{ *:[v8i16] }:$src1, (intrinsic_wo_chain:{ *:[v8i16] } 680:{ *:[iPTR] }, QPR:{ *:[v8i16] }:$Vn, QPR:{ *:[v8i16] }:$Vm))  =>  (VQRDMLAHv8i16:{ *:[v8i16] } QPR:{ *:[v8i16] }:$src1, QPR:{ *:[v8i16] }:$Vn, QPR:{ *:[v8i16] }:$Vm)
    5105             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VQRDMLAHv8i16,
    5106             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    5107             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    5108             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    5109             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    5110             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5111             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5112             :         GIR_EraseFromParent, /*InsnID*/0,
    5113             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5114             :         GIR_Done,
    5115             :       // Label 97: @10375
    5116             :       GIM_Try, /*On fail goto*//*Label 98*/ 10472,
    5117             :         GIM_CheckFeatures, GIFBS_HasNEON_HasV8_1a,
    5118             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    5119             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/3, // MIs[1]
    5120             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    5121             :         // No instruction predicates
    5122             :         // MIs[0] Vd
    5123             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s32,
    5124             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    5125             :         // MIs[0] Operand 1
    5126             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vqadds,
    5127             :         // MIs[0] src1
    5128             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s32,
    5129             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    5130             :         // MIs[0] Operand 3
    5131             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_v4s32,
    5132             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    5133             :         // MIs[1] Operand 0
    5134             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v4s32,
    5135             :         // MIs[1] Operand 1
    5136             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vqrdmulh,
    5137             :         // MIs[1] Vn
    5138             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v4s32,
    5139             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    5140             :         // MIs[1] Vm
    5141             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v4s32,
    5142             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::QPRRegClassID,
    5143             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5144             :         // (intrinsic_wo_chain:{ *:[v4i32] } 672:{ *:[iPTR] }, QPR:{ *:[v4i32] }:$src1, (intrinsic_wo_chain:{ *:[v4i32] } 680:{ *:[iPTR] }, QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm))  =>  (VQRDMLAHv4i32:{ *:[v4i32] } QPR:{ *:[v4i32] }:$src1, QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm)
    5145             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VQRDMLAHv4i32,
    5146             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    5147             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    5148             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    5149             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    5150             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5151             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5152             :         GIR_EraseFromParent, /*InsnID*/0,
    5153             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5154             :         GIR_Done,
    5155             :       // Label 98: @10472
    5156             :       GIM_Try, /*On fail goto*//*Label 99*/ 10569,
    5157             :         GIM_CheckFeatures, GIFBS_HasNEON_HasV8_1a,
    5158             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    5159             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/3, // MIs[1]
    5160             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    5161             :         // No instruction predicates
    5162             :         // MIs[0] Vd
    5163             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s16,
    5164             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    5165             :         // MIs[0] Operand 1
    5166             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vqsubs,
    5167             :         // MIs[0] src1
    5168             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s16,
    5169             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    5170             :         // MIs[0] Operand 3
    5171             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_v4s16,
    5172             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    5173             :         // MIs[1] Operand 0
    5174             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v4s16,
    5175             :         // MIs[1] Operand 1
    5176             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vqrdmulh,
    5177             :         // MIs[1] Vn
    5178             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v4s16,
    5179             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    5180             :         // MIs[1] Vm
    5181             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v4s16,
    5182             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    5183             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5184             :         // (intrinsic_wo_chain:{ *:[v4i16] } 692:{ *:[iPTR] }, DPR:{ *:[v4i16] }:$src1, (intrinsic_wo_chain:{ *:[v4i16] } 680:{ *:[iPTR] }, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm))  =>  (VQRDMLSHv4i16:{ *:[v4i16] } DPR:{ *:[v4i16] }:$src1, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    5185             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VQRDMLSHv4i16,
    5186             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    5187             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    5188             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    5189             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    5190             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5191             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5192             :         GIR_EraseFromParent, /*InsnID*/0,
    5193             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5194             :         GIR_Done,
    5195             :       // Label 99: @10569
    5196             :       GIM_Try, /*On fail goto*//*Label 100*/ 10666,
    5197             :         GIM_CheckFeatures, GIFBS_HasNEON_HasV8_1a,
    5198             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    5199             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/3, // MIs[1]
    5200             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    5201             :         // No instruction predicates
    5202             :         // MIs[0] Vd
    5203             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v2s32,
    5204             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    5205             :         // MIs[0] Operand 1
    5206             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vqsubs,
    5207             :         // MIs[0] src1
    5208             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s32,
    5209             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    5210             :         // MIs[0] Operand 3
    5211             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_v2s32,
    5212             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    5213             :         // MIs[1] Operand 0
    5214             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v2s32,
    5215             :         // MIs[1] Operand 1
    5216             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vqrdmulh,
    5217             :         // MIs[1] Vn
    5218             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v2s32,
    5219             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    5220             :         // MIs[1] Vm
    5221             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v2s32,
    5222             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    5223             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5224             :         // (intrinsic_wo_chain:{ *:[v2i32] } 692:{ *:[iPTR] }, DPR:{ *:[v2i32] }:$src1, (intrinsic_wo_chain:{ *:[v2i32] } 680:{ *:[iPTR] }, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm))  =>  (VQRDMLSHv2i32:{ *:[v2i32] } DPR:{ *:[v2i32] }:$src1, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    5225             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VQRDMLSHv2i32,
    5226             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    5227             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    5228             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    5229             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    5230             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5231             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5232             :         GIR_EraseFromParent, /*InsnID*/0,
    5233             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5234             :         GIR_Done,
    5235             :       // Label 100: @10666
    5236             :       GIM_Try, /*On fail goto*//*Label 101*/ 10763,
    5237             :         GIM_CheckFeatures, GIFBS_HasNEON_HasV8_1a,
    5238             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    5239             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/3, // MIs[1]
    5240             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    5241             :         // No instruction predicates
    5242             :         // MIs[0] Vd
    5243             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v8s16,
    5244             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    5245             :         // MIs[0] Operand 1
    5246             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vqsubs,
    5247             :         // MIs[0] src1
    5248             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s16,
    5249             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    5250             :         // MIs[0] Operand 3
    5251             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_v8s16,
    5252             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    5253             :         // MIs[1] Operand 0
    5254             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v8s16,
    5255             :         // MIs[1] Operand 1
    5256             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vqrdmulh,
    5257             :         // MIs[1] Vn
    5258             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v8s16,
    5259             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    5260             :         // MIs[1] Vm
    5261             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v8s16,
    5262             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::QPRRegClassID,
    5263             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5264             :         // (intrinsic_wo_chain:{ *:[v8i16] } 692:{ *:[iPTR] }, QPR:{ *:[v8i16] }:$src1, (intrinsic_wo_chain:{ *:[v8i16] } 680:{ *:[iPTR] }, QPR:{ *:[v8i16] }:$Vn, QPR:{ *:[v8i16] }:$Vm))  =>  (VQRDMLSHv8i16:{ *:[v8i16] } QPR:{ *:[v8i16] }:$src1, QPR:{ *:[v8i16] }:$Vn, QPR:{ *:[v8i16] }:$Vm)
    5265             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VQRDMLSHv8i16,
    5266             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    5267             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    5268             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    5269             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    5270             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5271             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5272             :         GIR_EraseFromParent, /*InsnID*/0,
    5273             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5274             :         GIR_Done,
    5275             :       // Label 101: @10763
    5276             :       GIM_Try, /*On fail goto*//*Label 102*/ 10860,
    5277             :         GIM_CheckFeatures, GIFBS_HasNEON_HasV8_1a,
    5278             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    5279             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/3, // MIs[1]
    5280             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    5281             :         // No instruction predicates
    5282             :         // MIs[0] Vd
    5283             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s32,
    5284             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    5285             :         // MIs[0] Operand 1
    5286             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vqsubs,
    5287             :         // MIs[0] src1
    5288             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s32,
    5289             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    5290             :         // MIs[0] Operand 3
    5291             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_v4s32,
    5292             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    5293             :         // MIs[1] Operand 0
    5294             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v4s32,
    5295             :         // MIs[1] Operand 1
    5296             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vqrdmulh,
    5297             :         // MIs[1] Vn
    5298             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v4s32,
    5299             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    5300             :         // MIs[1] Vm
    5301             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v4s32,
    5302             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::QPRRegClassID,
    5303             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5304             :         // (intrinsic_wo_chain:{ *:[v4i32] } 692:{ *:[iPTR] }, QPR:{ *:[v4i32] }:$src1, (intrinsic_wo_chain:{ *:[v4i32] } 680:{ *:[iPTR] }, QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm))  =>  (VQRDMLSHv4i32:{ *:[v4i32] } QPR:{ *:[v4i32] }:$src1, QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm)
    5305             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VQRDMLSHv4i32,
    5306             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    5307             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    5308             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    5309             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    5310             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5311             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5312             :         GIR_EraseFromParent, /*InsnID*/0,
    5313             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5314             :         GIR_Done,
    5315             :       // Label 102: @10860
    5316             :       GIM_Try, /*On fail goto*//*Label 103*/ 10955,
    5317             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    5318             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/3, // MIs[1]
    5319             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    5320             :         // No instruction predicates
    5321             :         // MIs[0] Vd
    5322             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s32,
    5323             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    5324             :         // MIs[0] Operand 1
    5325             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vqadds,
    5326             :         // MIs[0] src1
    5327             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s32,
    5328             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    5329             :         // MIs[0] Operand 3
    5330             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_v4s32,
    5331             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    5332             :         // MIs[1] Operand 0
    5333             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v4s32,
    5334             :         // MIs[1] Operand 1
    5335             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vqdmull,
    5336             :         // MIs[1] Vn
    5337             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v4s16,
    5338             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    5339             :         // MIs[1] Vm
    5340             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v4s16,
    5341             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    5342             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5343             :         // (intrinsic_wo_chain:{ *:[v4i32] } 672:{ *:[iPTR] }, QPR:{ *:[v4i32] }:$src1, (intrinsic_wo_chain:{ *:[v4i32] } 675:{ *:[iPTR] }, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm))  =>  (VQDMLALv4i32:{ *:[v4i32] } QPR:{ *:[v4i32] }:$src1, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    5344             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VQDMLALv4i32,
    5345             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    5346             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    5347             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    5348             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    5349             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5350             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5351             :         GIR_EraseFromParent, /*InsnID*/0,
    5352             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5353             :         GIR_Done,
    5354             :       // Label 103: @10955
    5355             :       GIM_Try, /*On fail goto*//*Label 104*/ 11050,
    5356             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    5357             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/3, // MIs[1]
    5358             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    5359             :         // No instruction predicates
    5360             :         // MIs[0] Vd
    5361             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v2s64,
    5362             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    5363             :         // MIs[0] Operand 1
    5364             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vqadds,
    5365             :         // MIs[0] src1
    5366             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s64,
    5367             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    5368             :         // MIs[0] Operand 3
    5369             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_v2s64,
    5370             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    5371             :         // MIs[1] Operand 0
    5372             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v2s64,
    5373             :         // MIs[1] Operand 1
    5374             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vqdmull,
    5375             :         // MIs[1] Vn
    5376             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v2s32,
    5377             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    5378             :         // MIs[1] Vm
    5379             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v2s32,
    5380             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    5381             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5382             :         // (intrinsic_wo_chain:{ *:[v2i64] } 672:{ *:[iPTR] }, QPR:{ *:[v2i64] }:$src1, (intrinsic_wo_chain:{ *:[v2i64] } 675:{ *:[iPTR] }, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm))  =>  (VQDMLALv2i64:{ *:[v2i64] } QPR:{ *:[v2i64] }:$src1, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    5383             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VQDMLALv2i64,
    5384             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    5385             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    5386             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    5387             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    5388             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5389             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5390             :         GIR_EraseFromParent, /*InsnID*/0,
    5391             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5392             :         GIR_Done,
    5393             :       // Label 104: @11050
    5394             :       GIM_Try, /*On fail goto*//*Label 105*/ 11145,
    5395             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    5396             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/3, // MIs[1]
    5397             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    5398             :         // No instruction predicates
    5399             :         // MIs[0] Vd
    5400             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s32,
    5401             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    5402             :         // MIs[0] Operand 1
    5403             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vqsubs,
    5404             :         // MIs[0] src1
    5405             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s32,
    5406             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    5407             :         // MIs[0] Operand 3
    5408             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_v4s32,
    5409             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    5410             :         // MIs[1] Operand 0
    5411             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v4s32,
    5412             :         // MIs[1] Operand 1
    5413             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vqdmull,
    5414             :         // MIs[1] Vn
    5415             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v4s16,
    5416             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    5417             :         // MIs[1] Vm
    5418             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v4s16,
    5419             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    5420             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5421             :         // (intrinsic_wo_chain:{ *:[v4i32] } 692:{ *:[iPTR] }, QPR:{ *:[v4i32] }:$src1, (intrinsic_wo_chain:{ *:[v4i32] } 675:{ *:[iPTR] }, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm))  =>  (VQDMLSLv4i32:{ *:[v4i32] } QPR:{ *:[v4i32] }:$src1, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    5422             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VQDMLSLv4i32,
    5423             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    5424             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    5425             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    5426             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    5427             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5428             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5429             :         GIR_EraseFromParent, /*InsnID*/0,
    5430             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5431             :         GIR_Done,
    5432             :       // Label 105: @11145
    5433             :       GIM_Try, /*On fail goto*//*Label 106*/ 11240,
    5434             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    5435             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/3, // MIs[1]
    5436             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    5437             :         // No instruction predicates
    5438             :         // MIs[0] Vd
    5439             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v2s64,
    5440             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    5441             :         // MIs[0] Operand 1
    5442             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vqsubs,
    5443             :         // MIs[0] src1
    5444             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s64,
    5445             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    5446             :         // MIs[0] Operand 3
    5447             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_v2s64,
    5448             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    5449             :         // MIs[1] Operand 0
    5450             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v2s64,
    5451             :         // MIs[1] Operand 1
    5452             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vqdmull,
    5453             :         // MIs[1] Vn
    5454             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v2s32,
    5455             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    5456             :         // MIs[1] Vm
    5457             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v2s32,
    5458             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    5459             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5460             :         // (intrinsic_wo_chain:{ *:[v2i64] } 692:{ *:[iPTR] }, QPR:{ *:[v2i64] }:$src1, (intrinsic_wo_chain:{ *:[v2i64] } 675:{ *:[iPTR] }, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm))  =>  (VQDMLSLv2i64:{ *:[v2i64] } QPR:{ *:[v2i64] }:$src1, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    5461             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VQDMLSLv2i64,
    5462             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    5463             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    5464             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    5465             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    5466             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5467             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5468             :         GIR_EraseFromParent, /*InsnID*/0,
    5469             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5470             :         GIR_Done,
    5471             :       // Label 106: @11240
    5472             :       GIM_Try, /*On fail goto*//*Label 107*/ 11330,
    5473             :         GIM_CheckFeatures, GIFBS_IsARM,
    5474             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    5475             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/3, // MIs[1]
    5476             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    5477             :         // No instruction predicates
    5478             :         // MIs[0] Rd
    5479             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    5480             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    5481             :         // MIs[0] Operand 1
    5482             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_qsub,
    5483             :         // MIs[0] Rm
    5484             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    5485             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::GPRnopcRegClassID,
    5486             :         // MIs[0] Operand 3
    5487             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    5488             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    5489             :         // MIs[1] Operand 0
    5490             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    5491             :         // MIs[1] Operand 1
    5492             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_qadd,
    5493             :         // MIs[1] Rn
    5494             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    5495             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::GPRnopcRegClassID,
    5496             :         // MIs[1] Rn
    5497             :         GIM_CheckIsSameOperand, /*MI*/1, /*OpIdx*/3, /*OtherMI*/1, /*OtherOpIdx*/2,
    5498             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5499             :         // (intrinsic_wo_chain:{ *:[i32] } 734:{ *:[iPTR] }, GPRnopc:{ *:[i32] }:$Rm, (intrinsic_wo_chain:{ *:[i32] } 729:{ *:[iPTR] }, GPRnopc:{ *:[i32] }:$Rn, GPRnopc:{ *:[i32] }:$Rn))  =>  (QDSUB:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rm, GPRnopc:{ *:[i32] }:$Rn)
    5500             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::QDSUB,
    5501             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    5502             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rm
    5503             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Rn
    5504             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5505             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5506             :         GIR_EraseFromParent, /*InsnID*/0,
    5507             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5508             :         GIR_Done,
    5509             :       // Label 107: @11330
    5510             :       GIM_Try, /*On fail goto*//*Label 108*/ 11420,
    5511             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    5512             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    5513             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/3, // MIs[1]
    5514             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    5515             :         // No instruction predicates
    5516             :         // MIs[0] Rd
    5517             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    5518             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    5519             :         // MIs[0] Operand 1
    5520             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_qsub,
    5521             :         // MIs[0] Rm
    5522             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    5523             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
    5524             :         // MIs[0] Operand 3
    5525             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    5526             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    5527             :         // MIs[1] Operand 0
    5528             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    5529             :         // MIs[1] Operand 1
    5530             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_qadd,
    5531             :         // MIs[1] Rn
    5532             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    5533             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
    5534             :         // MIs[1] Rn
    5535             :         GIM_CheckIsSameOperand, /*MI*/1, /*OpIdx*/3, /*OtherMI*/1, /*OtherOpIdx*/2,
    5536             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5537             :         // (intrinsic_wo_chain:{ *:[i32] } 734:{ *:[iPTR] }, rGPR:{ *:[i32] }:$Rm, (intrinsic_wo_chain:{ *:[i32] } 729:{ *:[iPTR] }, rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rn))  =>  (t2QDSUB:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, rGPR:{ *:[i32] }:$Rn)
    5538             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2QDSUB,
    5539             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    5540             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rm
    5541             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Rn
    5542             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5543             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5544             :         GIR_EraseFromParent, /*InsnID*/0,
    5545             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5546             :         GIR_Done,
    5547             :       // Label 108: @11420
    5548             :       GIM_Try, /*On fail goto*//*Label 109*/ 11510,
    5549             :         GIM_CheckFeatures, GIFBS_IsARM,
    5550             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    5551             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/3, // MIs[1]
    5552             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    5553             :         // No instruction predicates
    5554             :         // MIs[0] Rd
    5555             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    5556             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    5557             :         // MIs[0] Operand 1
    5558             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_qadd,
    5559             :         // MIs[0] Rn
    5560             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    5561             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::GPRnopcRegClassID,
    5562             :         // MIs[0] Operand 3
    5563             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    5564             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    5565             :         // MIs[1] Operand 0
    5566             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    5567             :         // MIs[1] Operand 1
    5568             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_qadd,
    5569             :         // MIs[1] Rm
    5570             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    5571             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::GPRnopcRegClassID,
    5572             :         // MIs[1] Rm
    5573             :         GIM_CheckIsSameOperand, /*MI*/1, /*OpIdx*/3, /*OtherMI*/1, /*OtherOpIdx*/2,
    5574             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5575             :         // (intrinsic_wo_chain:{ *:[i32] } 729:{ *:[iPTR] }, GPRnopc:{ *:[i32] }:$Rn, (intrinsic_wo_chain:{ *:[i32] } 729:{ *:[iPTR] }, GPRnopc:{ *:[i32] }:$Rm, GPRnopc:{ *:[i32] }:$Rm))  =>  (QDADD:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rm, GPRnopc:{ *:[i32] }:$Rn)
    5576             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::QDADD,
    5577             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    5578             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Rm
    5579             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rn
    5580             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5581             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5582             :         GIR_EraseFromParent, /*InsnID*/0,
    5583             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5584             :         GIR_Done,
    5585             :       // Label 109: @11510
    5586             :       GIM_Try, /*On fail goto*//*Label 110*/ 11600,
    5587             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    5588             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    5589             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/3, // MIs[1]
    5590             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    5591             :         // No instruction predicates
    5592             :         // MIs[0] Rd
    5593             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    5594             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    5595             :         // MIs[0] Operand 1
    5596             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_qadd,
    5597             :         // MIs[0] Rn
    5598             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    5599             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
    5600             :         // MIs[0] Operand 3
    5601             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    5602             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    5603             :         // MIs[1] Operand 0
    5604             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    5605             :         // MIs[1] Operand 1
    5606             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_qadd,
    5607             :         // MIs[1] Rm
    5608             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    5609             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
    5610             :         // MIs[1] Rm
    5611             :         GIM_CheckIsSameOperand, /*MI*/1, /*OpIdx*/3, /*OtherMI*/1, /*OtherOpIdx*/2,
    5612             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5613             :         // (intrinsic_wo_chain:{ *:[i32] } 729:{ *:[iPTR] }, rGPR:{ *:[i32] }:$Rn, (intrinsic_wo_chain:{ *:[i32] } 729:{ *:[iPTR] }, rGPR:{ *:[i32] }:$Rm, rGPR:{ *:[i32] }:$Rm))  =>  (t2QDADD:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, rGPR:{ *:[i32] }:$Rn)
    5614             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2QDADD,
    5615             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    5616             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Rm
    5617             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rn
    5618             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5619             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5620             :         GIR_EraseFromParent, /*InsnID*/0,
    5621             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5622             :         GIR_Done,
    5623             :       // Label 110: @11600
    5624             :       GIM_Reject,
    5625             :       GIR_Done,
    5626             :     // Label 86: @11602
    5627             :     GIM_Try, /*On fail goto*//*Label 111*/ 11682,
    5628             :       GIM_CheckOpcode, /*MI*/0, TargetOpcode::G_ASHR,
    5629             :       GIM_Try, /*On fail goto*//*Label 112*/ 11680,
    5630             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    5631             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    5632             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    5633             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    5634             :         // No instruction predicates
    5635             :         // MIs[0] Rd
    5636             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    5637             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRRegClassID,
    5638             :         // MIs[0] Operand 1
    5639             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    5640             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_BSWAP,
    5641             :         // MIs[1] Operand 0
    5642             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    5643             :         // MIs[1] Rm
    5644             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    5645             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    5646             :         // MIs[0] Operand 2
    5647             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    5648             :         GIM_CheckConstantInt, /*MI*/0, /*Op*/2, 16,
    5649             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5650             :         // (sra:{ *:[i32] } (bswap:{ *:[i32] } GPR:{ *:[i32] }:$Rm), 16:{ *:[i32] })  =>  (REVSH:{ *:[i32] } GPR:{ *:[i32] }:$Rm)
    5651             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::REVSH,
    5652             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    5653             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rm
    5654             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5655             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5656             :         GIR_EraseFromParent, /*InsnID*/0,
    5657             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5658             :         GIR_Done,
    5659             :       // Label 112: @11680
    5660             :       GIM_Reject,
    5661             :       GIR_Done,
    5662             :     // Label 111: @11682
    5663             :     GIM_Try, /*On fail goto*//*Label 113*/ 12505,
    5664             :       GIM_CheckOpcode, /*MI*/0, TargetOpcode::G_AND,
    5665             :       GIM_Try, /*On fail goto*//*Label 114*/ 11789,
    5666             :         GIM_CheckFeatures, GIFBS_IsARM,
    5667             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    5668             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    5669             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    5670             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/2, // MIs[2]
    5671             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    5672             :         // No instruction predicates
    5673             :         // MIs[0] Rd
    5674             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    5675             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRRegClassID,
    5676             :         // MIs[0] Operand 1
    5677             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    5678             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_XOR,
    5679             :         // MIs[1] Operand 0
    5680             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    5681             :         // MIs[1] Operand 1
    5682             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    5683             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/1, -1,
    5684             :         // MIs[1] imm
    5685             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    5686             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    5687             :         GIM_CheckI64ImmPredicate, /*MI*/2, /*Predicate*/GIPFP_I64_Predicate_mod_imm,
    5688             :         // MIs[2] Operand 0
    5689             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    5690             :         // MIs[2] Operand 1
    5691             :         // No operand predicates
    5692             :         // MIs[0] Rn
    5693             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    5694             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::GPRRegClassID,
    5695             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5696             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    5697             :         // (and:{ *:[i32] } (xor:{ *:[i32] } -1:{ *:[i32] }, (imm:{ *:[i32] })<<P:Predicate_mod_imm>>:$imm), GPR:{ *:[i32] }:$Rn)  =>  (BICri:{ *:[i32] } GPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] }):$imm)
    5698             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::BICri,
    5699             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    5700             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rn
    5701             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // imm
    5702             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5703             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5704             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5705             :         GIR_EraseFromParent, /*InsnID*/0,
    5706             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5707             :         GIR_Done,
    5708             :       // Label 114: @11789
    5709             :       GIM_Try, /*On fail goto*//*Label 115*/ 11891,
    5710             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    5711             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    5712             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    5713             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    5714             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/2, // MIs[2]
    5715             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    5716             :         // No instruction predicates
    5717             :         // MIs[0] Rd
    5718             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    5719             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    5720             :         // MIs[0] Operand 1
    5721             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    5722             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_XOR,
    5723             :         // MIs[1] Operand 0
    5724             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    5725             :         // MIs[1] Operand 1
    5726             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    5727             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/1, -1,
    5728             :         // MIs[1] imm
    5729             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    5730             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    5731             :         GIM_CheckI64ImmPredicate, /*MI*/2, /*Predicate*/GIPFP_I64_Predicate_t2_so_imm,
    5732             :         // MIs[2] Operand 0
    5733             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    5734             :         // MIs[2] Operand 1
    5735             :         // No operand predicates
    5736             :         // MIs[0] Rn
    5737             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    5738             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
    5739             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5740             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    5741             :         // (and:{ *:[i32] } (xor:{ *:[i32] } -1:{ *:[i32] }, (imm:{ *:[i32] })<<P:Predicate_t2_so_imm>>:$imm), rGPR:{ *:[i32] }:$Rn)  =>  (t2BICri:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] }):$imm)
    5742             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2BICri,
    5743             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    5744             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rn
    5745             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // imm
    5746             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5747             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5748             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5749             :         GIR_EraseFromParent, /*InsnID*/0,
    5750             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5751             :         GIR_Done,
    5752             :       // Label 115: @11891
    5753             :       GIM_Try, /*On fail goto*//*Label 116*/ 11993,
    5754             :         GIM_CheckFeatures, GIFBS_IsARM,
    5755             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    5756             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    5757             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    5758             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    5759             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    5760             :         // No instruction predicates
    5761             :         // MIs[0] Rd
    5762             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    5763             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRRegClassID,
    5764             :         // MIs[0] Operand 1
    5765             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    5766             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_XOR,
    5767             :         // MIs[1] Operand 0
    5768             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    5769             :         // MIs[1] imm
    5770             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    5771             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    5772             :         GIM_CheckI64ImmPredicate, /*MI*/2, /*Predicate*/GIPFP_I64_Predicate_mod_imm,
    5773             :         // MIs[2] Operand 0
    5774             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    5775             :         // MIs[2] Operand 1
    5776             :         // No operand predicates
    5777             :         // MIs[1] Operand 2
    5778             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    5779             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, -1,
    5780             :         // MIs[0] Rn
    5781             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    5782             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::GPRRegClassID,
    5783             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5784             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    5785             :         // (and:{ *:[i32] } (xor:{ *:[i32] } (imm:{ *:[i32] })<<P:Predicate_mod_imm>>:$imm, -1:{ *:[i32] }), GPR:{ *:[i32] }:$Rn)  =>  (BICri:{ *:[i32] } GPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] }):$imm)
    5786             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::BICri,
    5787             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    5788             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rn
    5789             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // imm
    5790             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5791             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5792             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5793             :         GIR_EraseFromParent, /*InsnID*/0,
    5794             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5795             :         GIR_Done,
    5796             :       // Label 116: @11993
    5797             :       GIM_Try, /*On fail goto*//*Label 117*/ 12095,
    5798             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    5799             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    5800             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    5801             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    5802             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    5803             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    5804             :         // No instruction predicates
    5805             :         // MIs[0] Rd
    5806             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    5807             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    5808             :         // MIs[0] Operand 1
    5809             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    5810             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_XOR,
    5811             :         // MIs[1] Operand 0
    5812             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    5813             :         // MIs[1] imm
    5814             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    5815             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    5816             :         GIM_CheckI64ImmPredicate, /*MI*/2, /*Predicate*/GIPFP_I64_Predicate_t2_so_imm,
    5817             :         // MIs[2] Operand 0
    5818             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    5819             :         // MIs[2] Operand 1
    5820             :         // No operand predicates
    5821             :         // MIs[1] Operand 2
    5822             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    5823             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, -1,
    5824             :         // MIs[0] Rn
    5825             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    5826             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
    5827             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5828             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    5829             :         // (and:{ *:[i32] } (xor:{ *:[i32] } (imm:{ *:[i32] })<<P:Predicate_t2_so_imm>>:$imm, -1:{ *:[i32] }), rGPR:{ *:[i32] }:$Rn)  =>  (t2BICri:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] }):$imm)
    5830             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2BICri,
    5831             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    5832             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rn
    5833             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // imm
    5834             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5835             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5836             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5837             :         GIR_EraseFromParent, /*InsnID*/0,
    5838             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5839             :         GIR_Done,
    5840             :       // Label 117: @12095
    5841             :       GIM_Try, /*On fail goto*//*Label 118*/ 12197,
    5842             :         GIM_CheckFeatures, GIFBS_IsARM,
    5843             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    5844             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    5845             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    5846             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/2, // MIs[2]
    5847             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    5848             :         // No instruction predicates
    5849             :         // MIs[0] Rd
    5850             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    5851             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRRegClassID,
    5852             :         // MIs[0] Rn
    5853             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    5854             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    5855             :         // MIs[0] Operand 2
    5856             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    5857             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_XOR,
    5858             :         // MIs[1] Operand 0
    5859             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    5860             :         // MIs[1] Operand 1
    5861             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    5862             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/1, -1,
    5863             :         // MIs[1] imm
    5864             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    5865             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    5866             :         GIM_CheckI64ImmPredicate, /*MI*/2, /*Predicate*/GIPFP_I64_Predicate_mod_imm,
    5867             :         // MIs[2] Operand 0
    5868             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    5869             :         // MIs[2] Operand 1
    5870             :         // No operand predicates
    5871             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5872             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    5873             :         // (and:{ *:[i32] } GPR:{ *:[i32] }:$Rn, (xor:{ *:[i32] } -1:{ *:[i32] }, (imm:{ *:[i32] })<<P:Predicate_mod_imm>>:$imm))  =>  (BICri:{ *:[i32] } GPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] }):$imm)
    5874             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::BICri,
    5875             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    5876             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    5877             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // imm
    5878             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5879             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5880             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5881             :         GIR_EraseFromParent, /*InsnID*/0,
    5882             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5883             :         GIR_Done,
    5884             :       // Label 118: @12197
    5885             :       GIM_Try, /*On fail goto*//*Label 119*/ 12299,
    5886             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    5887             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    5888             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    5889             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    5890             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/2, // MIs[2]
    5891             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    5892             :         // No instruction predicates
    5893             :         // MIs[0] Rd
    5894             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    5895             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    5896             :         // MIs[0] Rn
    5897             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    5898             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    5899             :         // MIs[0] Operand 2
    5900             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    5901             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_XOR,
    5902             :         // MIs[1] Operand 0
    5903             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    5904             :         // MIs[1] Operand 1
    5905             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    5906             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/1, -1,
    5907             :         // MIs[1] imm
    5908             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    5909             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    5910             :         GIM_CheckI64ImmPredicate, /*MI*/2, /*Predicate*/GIPFP_I64_Predicate_t2_so_imm,
    5911             :         // MIs[2] Operand 0
    5912             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    5913             :         // MIs[2] Operand 1
    5914             :         // No operand predicates
    5915             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5916             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    5917             :         // (and:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (xor:{ *:[i32] } -1:{ *:[i32] }, (imm:{ *:[i32] })<<P:Predicate_t2_so_imm>>:$imm))  =>  (t2BICri:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] }):$imm)
    5918             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2BICri,
    5919             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    5920             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    5921             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // imm
    5922             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5923             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5924             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5925             :         GIR_EraseFromParent, /*InsnID*/0,
    5926             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5927             :         GIR_Done,
    5928             :       // Label 119: @12299
    5929             :       GIM_Try, /*On fail goto*//*Label 120*/ 12401,
    5930             :         GIM_CheckFeatures, GIFBS_IsARM,
    5931             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    5932             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    5933             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    5934             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    5935             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    5936             :         // No instruction predicates
    5937             :         // MIs[0] Rd
    5938             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    5939             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRRegClassID,
    5940             :         // MIs[0] Rn
    5941             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    5942             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    5943             :         // MIs[0] Operand 2
    5944             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    5945             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_XOR,
    5946             :         // MIs[1] Operand 0
    5947             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    5948             :         // MIs[1] imm
    5949             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    5950             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    5951             :         GIM_CheckI64ImmPredicate, /*MI*/2, /*Predicate*/GIPFP_I64_Predicate_mod_imm,
    5952             :         // MIs[2] Operand 0
    5953             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    5954             :         // MIs[2] Operand 1
    5955             :         // No operand predicates
    5956             :         // MIs[1] Operand 2
    5957             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    5958             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, -1,
    5959             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5960             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    5961             :         // (and:{ *:[i32] } GPR:{ *:[i32] }:$Rn, (xor:{ *:[i32] } (imm:{ *:[i32] })<<P:Predicate_mod_imm>>:$imm, -1:{ *:[i32] }))  =>  (BICri:{ *:[i32] } GPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] }):$imm)
    5962             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::BICri,
    5963             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    5964             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    5965             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // imm
    5966             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5967             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5968             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5969             :         GIR_EraseFromParent, /*InsnID*/0,
    5970             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5971             :         GIR_Done,
    5972             :       // Label 120: @12401
    5973             :       GIM_Try, /*On fail goto*//*Label 121*/ 12503,
    5974             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    5975             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    5976             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    5977             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    5978             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    5979             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    5980             :         // No instruction predicates
    5981             :         // MIs[0] Rd
    5982             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    5983             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    5984             :         // MIs[0] Rn
    5985             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    5986             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    5987             :         // MIs[0] Operand 2
    5988             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    5989             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_XOR,
    5990             :         // MIs[1] Operand 0
    5991             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    5992             :         // MIs[1] imm
    5993             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    5994             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    5995             :         GIM_CheckI64ImmPredicate, /*MI*/2, /*Predicate*/GIPFP_I64_Predicate_t2_so_imm,
    5996             :         // MIs[2] Operand 0
    5997             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    5998             :         // MIs[2] Operand 1
    5999             :         // No operand predicates
    6000             :         // MIs[1] Operand 2
    6001             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    6002             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, -1,
    6003             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6004             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    6005             :         // (and:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (xor:{ *:[i32] } (imm:{ *:[i32] })<<P:Predicate_t2_so_imm>>:$imm, -1:{ *:[i32] }))  =>  (t2BICri:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] }):$imm)
    6006             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2BICri,
    6007             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    6008             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    6009             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // imm
    6010             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6011             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6012             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6013             :         GIR_EraseFromParent, /*InsnID*/0,
    6014             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6015             :         GIR_Done,
    6016             :       // Label 121: @12503
    6017             :       GIM_Reject,
    6018             :       GIR_Done,
    6019             :     // Label 113: @12505
    6020             :     GIM_Try, /*On fail goto*//*Label 122*/ 12920,
    6021             :       GIM_CheckOpcode, /*MI*/0, TargetOpcode::G_OR,
    6022             :       GIM_Try, /*On fail goto*//*Label 123*/ 12612,
    6023             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    6024             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    6025             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    6026             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    6027             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/2, // MIs[2]
    6028             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    6029             :         // No instruction predicates
    6030             :         // MIs[0] Rd
    6031             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    6032             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    6033             :         // MIs[0] Operand 1
    6034             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    6035             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_XOR,
    6036             :         // MIs[1] Operand 0
    6037             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    6038             :         // MIs[1] Operand 1
    6039             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    6040             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/1, -1,
    6041             :         // MIs[1] imm
    6042             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    6043             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    6044             :         GIM_CheckI64ImmPredicate, /*MI*/2, /*Predicate*/GIPFP_I64_Predicate_t2_so_imm,
    6045             :         // MIs[2] Operand 0
    6046             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    6047             :         // MIs[2] Operand 1
    6048             :         // No operand predicates
    6049             :         // MIs[0] Rn
    6050             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    6051             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
    6052             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6053             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    6054             :         // (or:{ *:[i32] } (xor:{ *:[i32] } -1:{ *:[i32] }, (imm:{ *:[i32] })<<P:Predicate_t2_so_imm>>:$imm), rGPR:{ *:[i32] }:$Rn)  =>  (t2ORNri:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] }):$imm)
    6055             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2ORNri,
    6056             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    6057             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rn
    6058             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // imm
    6059             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6060             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6061             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6062             :         GIR_EraseFromParent, /*InsnID*/0,
    6063             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6064             :         GIR_Done,
    6065             :       // Label 123: @12612
    6066             :       GIM_Try, /*On fail goto*//*Label 124*/ 12714,
    6067             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    6068             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    6069             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    6070             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    6071             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    6072             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    6073             :         // No instruction predicates
    6074             :         // MIs[0] Rd
    6075             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    6076             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    6077             :         // MIs[0] Operand 1
    6078             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    6079             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_XOR,
    6080             :         // MIs[1] Operand 0
    6081             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    6082             :         // MIs[1] imm
    6083             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    6084             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    6085             :         GIM_CheckI64ImmPredicate, /*MI*/2, /*Predicate*/GIPFP_I64_Predicate_t2_so_imm,
    6086             :         // MIs[2] Operand 0
    6087             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    6088             :         // MIs[2] Operand 1
    6089             :         // No operand predicates
    6090             :         // MIs[1] Operand 2
    6091             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    6092             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, -1,
    6093             :         // MIs[0] Rn
    6094             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    6095             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
    6096             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6097             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    6098             :         // (or:{ *:[i32] } (xor:{ *:[i32] } (imm:{ *:[i32] })<<P:Predicate_t2_so_imm>>:$imm, -1:{ *:[i32] }), rGPR:{ *:[i32] }:$Rn)  =>  (t2ORNri:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] }):$imm)
    6099             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2ORNri,
    6100             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    6101             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rn
    6102             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // imm
    6103             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6104             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6105             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6106             :         GIR_EraseFromParent, /*InsnID*/0,
    6107             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6108             :         GIR_Done,
    6109             :       // Label 124: @12714
    6110             :       GIM_Try, /*On fail goto*//*Label 125*/ 12816,
    6111             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    6112             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    6113             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    6114             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    6115             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/2, // MIs[2]
    6116             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    6117             :         // No instruction predicates
    6118             :         // MIs[0] Rd
    6119             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    6120             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    6121             :         // MIs[0] Rn
    6122             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    6123             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    6124             :         // MIs[0] Operand 2
    6125             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    6126             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_XOR,
    6127             :         // MIs[1] Operand 0
    6128             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    6129             :         // MIs[1] Operand 1
    6130             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    6131             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/1, -1,
    6132             :         // MIs[1] imm
    6133             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    6134             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    6135             :         GIM_CheckI64ImmPredicate, /*MI*/2, /*Predicate*/GIPFP_I64_Predicate_t2_so_imm,
    6136             :         // MIs[2] Operand 0
    6137             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    6138             :         // MIs[2] Operand 1
    6139             :         // No operand predicates
    6140             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6141             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    6142             :         // (or:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (xor:{ *:[i32] } -1:{ *:[i32] }, (imm:{ *:[i32] })<<P:Predicate_t2_so_imm>>:$imm))  =>  (t2ORNri:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] }):$imm)
    6143             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2ORNri,
    6144             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    6145             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    6146             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // imm
    6147             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6148             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6149             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6150             :         GIR_EraseFromParent, /*InsnID*/0,
    6151             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6152             :         GIR_Done,
    6153             :       // Label 125: @12816
    6154             :       GIM_Try, /*On fail goto*//*Label 126*/ 12918,
    6155             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    6156             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    6157             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    6158             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    6159             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    6160             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    6161             :         // No instruction predicates
    6162             :         // MIs[0] Rd
    6163             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    6164             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    6165             :         // MIs[0] Rn
    6166             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    6167             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    6168             :         // MIs[0] Operand 2
    6169             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    6170             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_XOR,
    6171             :         // MIs[1] Operand 0
    6172             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    6173             :         // MIs[1] imm
    6174             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    6175             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    6176             :         GIM_CheckI64ImmPredicate, /*MI*/2, /*Predicate*/GIPFP_I64_Predicate_t2_so_imm,
    6177             :         // MIs[2] Operand 0
    6178             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    6179             :         // MIs[2] Operand 1
    6180             :         // No operand predicates
    6181             :         // MIs[1] Operand 2
    6182             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    6183             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, -1,
    6184             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6185             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    6186             :         // (or:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (xor:{ *:[i32] } (imm:{ *:[i32] })<<P:Predicate_t2_so_imm>>:$imm, -1:{ *:[i32] }))  =>  (t2ORNri:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] }):$imm)
    6187             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2ORNri,
    6188             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    6189             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    6190             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // imm
    6191             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6192             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6193             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6194             :         GIR_EraseFromParent, /*InsnID*/0,
    6195             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6196             :         GIR_Done,
    6197             :       // Label 126: @12918
    6198             :       GIM_Reject,
    6199             :       GIR_Done,
    6200             :     // Label 122: @12920
    6201             :     GIM_Try, /*On fail goto*//*Label 127*/ 14283,
    6202             :       GIM_CheckOpcode, /*MI*/0, TargetOpcode::G_ADD,
    6203             :       GIM_Try, /*On fail goto*//*Label 128*/ 13038,
    6204             :         GIM_CheckFeatures, GIFBS_HasNEON,
    6205             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    6206             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    6207             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    6208             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    6209             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/4,
    6210             :         // No instruction predicates
    6211             :         // MIs[0] Vd
    6212             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v8s16,
    6213             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    6214             :         // MIs[0] Operand 1
    6215             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s16,
    6216             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    6217             :         // MIs[1] Operand 0
    6218             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v8s16,
    6219             :         // MIs[1] Operand 1
    6220             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v8s8,
    6221             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_INTRINSIC,
    6222             :         // MIs[2] Operand 0
    6223             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_v8s8,
    6224             :         // MIs[2] Operand 1
    6225             :         GIM_CheckIntrinsicID, /*MI*/2, /*Op*/1, Intrinsic::arm_neon_vabds,
    6226             :         // MIs[2] Vn
    6227             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_v8s8,
    6228             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    6229             :         // MIs[2] Vm
    6230             :         GIM_CheckType, /*MI*/2, /*Op*/3, /*Type*/GILLT_v8s8,
    6231             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    6232             :         // MIs[0] src1
    6233             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s16,
    6234             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    6235             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6236             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    6237             :         // (add:{ *:[v8i16] } (zext:{ *:[v8i16] } (intrinsic_wo_chain:{ *:[v8i8] } 620:{ *:[iPTR] }, DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)), QPR:{ *:[v8i16] }:$src1)  =>  (VABALsv8i16:{ *:[v8i16] } QPR:{ *:[v8i16] }:$src1, DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)
    6238             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABALsv8i16,
    6239             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    6240             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    6241             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/2, // Vn
    6242             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/3, // Vm
    6243             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6244             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6245             :         GIR_EraseFromParent, /*InsnID*/0,
    6246             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6247             :         GIR_Done,
    6248             :       // Label 128: @13038
    6249             :       GIM_Try, /*On fail goto*//*Label 129*/ 13151,
    6250             :         GIM_CheckFeatures, GIFBS_HasNEON,
    6251             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    6252             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    6253             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    6254             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    6255             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/4,
    6256             :         // No instruction predicates
    6257             :         // MIs[0] Vd
    6258             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s32,
    6259             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    6260             :         // MIs[0] Operand 1
    6261             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s32,
    6262             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    6263             :         // MIs[1] Operand 0
    6264             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v4s32,
    6265             :         // MIs[1] Operand 1
    6266             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v4s16,
    6267             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_INTRINSIC,
    6268             :         // MIs[2] Operand 0
    6269             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_v4s16,
    6270             :         // MIs[2] Operand 1
    6271             :         GIM_CheckIntrinsicID, /*MI*/2, /*Op*/1, Intrinsic::arm_neon_vabds,
    6272             :         // MIs[2] Vn
    6273             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_v4s16,
    6274             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    6275             :         // MIs[2] Vm
    6276             :         GIM_CheckType, /*MI*/2, /*Op*/3, /*Type*/GILLT_v4s16,
    6277             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    6278             :         // MIs[0] src1
    6279             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s32,
    6280             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    6281             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6282             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    6283             :         // (add:{ *:[v4i32] } (zext:{ *:[v4i32] } (intrinsic_wo_chain:{ *:[v4i16] } 620:{ *:[iPTR] }, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)), QPR:{ *:[v4i32] }:$src1)  =>  (VABALsv4i32:{ *:[v4i32] } QPR:{ *:[v4i32] }:$src1, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    6284             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABALsv4i32,
    6285             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    6286             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    6287             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/2, // Vn
    6288             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/3, // Vm
    6289             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6290             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6291             :         GIR_EraseFromParent, /*InsnID*/0,
    6292             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6293             :         GIR_Done,
    6294             :       // Label 129: @13151
    6295             :       GIM_Try, /*On fail goto*//*Label 130*/ 13264,
    6296             :         GIM_CheckFeatures, GIFBS_HasNEON,
    6297             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    6298             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    6299             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    6300             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    6301             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/4,
    6302             :         // No instruction predicates
    6303             :         // MIs[0] Vd
    6304             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v2s64,
    6305             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    6306             :         // MIs[0] Operand 1
    6307             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s64,
    6308             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    6309             :         // MIs[1] Operand 0
    6310             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v2s64,
    6311             :         // MIs[1] Operand 1
    6312             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v2s32,
    6313             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_INTRINSIC,
    6314             :         // MIs[2] Operand 0
    6315             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_v2s32,
    6316             :         // MIs[2] Operand 1
    6317             :         GIM_CheckIntrinsicID, /*MI*/2, /*Op*/1, Intrinsic::arm_neon_vabds,
    6318             :         // MIs[2] Vn
    6319             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_v2s32,
    6320             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    6321             :         // MIs[2] Vm
    6322             :         GIM_CheckType, /*MI*/2, /*Op*/3, /*Type*/GILLT_v2s32,
    6323             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    6324             :         // MIs[0] src1
    6325             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s64,
    6326             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    6327             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6328             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    6329             :         // (add:{ *:[v2i64] } (zext:{ *:[v2i64] } (intrinsic_wo_chain:{ *:[v2i32] } 620:{ *:[iPTR] }, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)), QPR:{ *:[v2i64] }:$src1)  =>  (VABALsv2i64:{ *:[v2i64] } QPR:{ *:[v2i64] }:$src1, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    6330             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABALsv2i64,
    6331             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    6332             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    6333             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/2, // Vn
    6334             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/3, // Vm
    6335             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6336             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6337             :         GIR_EraseFromParent, /*InsnID*/0,
    6338             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6339             :         GIR_Done,
    6340             :       // Label 130: @13264
    6341             :       GIM_Try, /*On fail goto*//*Label 131*/ 13377,
    6342             :         GIM_CheckFeatures, GIFBS_HasNEON,
    6343             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    6344             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    6345             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    6346             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    6347             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/4,
    6348             :         // No instruction predicates
    6349             :         // MIs[0] Vd
    6350             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v8s16,
    6351             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    6352             :         // MIs[0] Operand 1
    6353             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s16,
    6354             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    6355             :         // MIs[1] Operand 0
    6356             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v8s16,
    6357             :         // MIs[1] Operand 1
    6358             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v8s8,
    6359             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_INTRINSIC,
    6360             :         // MIs[2] Operand 0
    6361             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_v8s8,
    6362             :         // MIs[2] Operand 1
    6363             :         GIM_CheckIntrinsicID, /*MI*/2, /*Op*/1, Intrinsic::arm_neon_vabdu,
    6364             :         // MIs[2] Vn
    6365             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_v8s8,
    6366             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    6367             :         // MIs[2] Vm
    6368             :         GIM_CheckType, /*MI*/2, /*Op*/3, /*Type*/GILLT_v8s8,
    6369             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    6370             :         // MIs[0] src1
    6371             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s16,
    6372             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    6373             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6374             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    6375             :         // (add:{ *:[v8i16] } (zext:{ *:[v8i16] } (intrinsic_wo_chain:{ *:[v8i8] } 621:{ *:[iPTR] }, DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)), QPR:{ *:[v8i16] }:$src1)  =>  (VABALuv8i16:{ *:[v8i16] } QPR:{ *:[v8i16] }:$src1, DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)
    6376             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABALuv8i16,
    6377             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    6378             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    6379             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/2, // Vn
    6380             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/3, // Vm
    6381             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6382             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6383             :         GIR_EraseFromParent, /*InsnID*/0,
    6384             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6385             :         GIR_Done,
    6386             :       // Label 131: @13377
    6387             :       GIM_Try, /*On fail goto*//*Label 132*/ 13490,
    6388             :         GIM_CheckFeatures, GIFBS_HasNEON,
    6389             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    6390             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    6391             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    6392             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    6393             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/4,
    6394             :         // No instruction predicates
    6395             :         // MIs[0] Vd
    6396             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s32,
    6397             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    6398             :         // MIs[0] Operand 1
    6399             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s32,
    6400             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    6401             :         // MIs[1] Operand 0
    6402             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v4s32,
    6403             :         // MIs[1] Operand 1
    6404             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v4s16,
    6405             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_INTRINSIC,
    6406             :         // MIs[2] Operand 0
    6407             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_v4s16,
    6408             :         // MIs[2] Operand 1
    6409             :         GIM_CheckIntrinsicID, /*MI*/2, /*Op*/1, Intrinsic::arm_neon_vabdu,
    6410             :         // MIs[2] Vn
    6411             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_v4s16,
    6412             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    6413             :         // MIs[2] Vm
    6414             :         GIM_CheckType, /*MI*/2, /*Op*/3, /*Type*/GILLT_v4s16,
    6415             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    6416             :         // MIs[0] src1
    6417             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s32,
    6418             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    6419             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6420             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    6421             :         // (add:{ *:[v4i32] } (zext:{ *:[v4i32] } (intrinsic_wo_chain:{ *:[v4i16] } 621:{ *:[iPTR] }, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)), QPR:{ *:[v4i32] }:$src1)  =>  (VABALuv4i32:{ *:[v4i32] } QPR:{ *:[v4i32] }:$src1, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    6422             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABALuv4i32,
    6423             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    6424             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    6425             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/2, // Vn
    6426             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/3, // Vm
    6427             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6428             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6429             :         GIR_EraseFromParent, /*InsnID*/0,
    6430             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6431             :         GIR_Done,
    6432             :       // Label 132: @13490
    6433             :       GIM_Try, /*On fail goto*//*Label 133*/ 13603,
    6434             :         GIM_CheckFeatures, GIFBS_HasNEON,
    6435             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    6436             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    6437             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    6438             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    6439             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/4,
    6440             :         // No instruction predicates
    6441             :         // MIs[0] Vd
    6442             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v2s64,
    6443             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    6444             :         // MIs[0] Operand 1
    6445             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s64,
    6446             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    6447             :         // MIs[1] Operand 0
    6448             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v2s64,
    6449             :         // MIs[1] Operand 1
    6450             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v2s32,
    6451             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_INTRINSIC,
    6452             :         // MIs[2] Operand 0
    6453             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_v2s32,
    6454             :         // MIs[2] Operand 1
    6455             :         GIM_CheckIntrinsicID, /*MI*/2, /*Op*/1, Intrinsic::arm_neon_vabdu,
    6456             :         // MIs[2] Vn
    6457             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_v2s32,
    6458             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    6459             :         // MIs[2] Vm
    6460             :         GIM_CheckType, /*MI*/2, /*Op*/3, /*Type*/GILLT_v2s32,
    6461             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    6462             :         // MIs[0] src1
    6463             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s64,
    6464             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    6465             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6466             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    6467             :         // (add:{ *:[v2i64] } (zext:{ *:[v2i64] } (intrinsic_wo_chain:{ *:[v2i32] } 621:{ *:[iPTR] }, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)), QPR:{ *:[v2i64] }:$src1)  =>  (VABALuv2i64:{ *:[v2i64] } QPR:{ *:[v2i64] }:$src1, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    6468             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABALuv2i64,
    6469             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    6470             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    6471             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/2, // Vn
    6472             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/3, // Vm
    6473             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6474             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6475             :         GIR_EraseFromParent, /*InsnID*/0,
    6476             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6477             :         GIR_Done,
    6478             :       // Label 133: @13603
    6479             :       GIM_Try, /*On fail goto*//*Label 134*/ 13716,
    6480             :         GIM_CheckFeatures, GIFBS_HasNEON,
    6481             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    6482             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    6483             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    6484             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    6485             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/4,
    6486             :         // No instruction predicates
    6487             :         // MIs[0] Vd
    6488             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v8s16,
    6489             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    6490             :         // MIs[0] src1
    6491             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s16,
    6492             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    6493             :         // MIs[0] Operand 2
    6494             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s16,
    6495             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    6496             :         // MIs[1] Operand 0
    6497             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v8s16,
    6498             :         // MIs[1] Operand 1
    6499             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v8s8,
    6500             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_INTRINSIC,
    6501             :         // MIs[2] Operand 0
    6502             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_v8s8,
    6503             :         // MIs[2] Operand 1
    6504             :         GIM_CheckIntrinsicID, /*MI*/2, /*Op*/1, Intrinsic::arm_neon_vabds,
    6505             :         // MIs[2] Vn
    6506             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_v8s8,
    6507             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    6508             :         // MIs[2] Vm
    6509             :         GIM_CheckType, /*MI*/2, /*Op*/3, /*Type*/GILLT_v8s8,
    6510             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    6511             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6512             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    6513             :         // (add:{ *:[v8i16] } QPR:{ *:[v8i16] }:$src1, (zext:{ *:[v8i16] } (intrinsic_wo_chain:{ *:[v8i8] } 620:{ *:[iPTR] }, DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)))  =>  (VABALsv8i16:{ *:[v8i16] } QPR:{ *:[v8i16] }:$src1, DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)
    6514             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABALsv8i16,
    6515             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    6516             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    6517             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/2, // Vn
    6518             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/3, // Vm
    6519             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6520             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6521             :         GIR_EraseFromParent, /*InsnID*/0,
    6522             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6523             :         GIR_Done,
    6524             :       // Label 134: @13716
    6525             :       GIM_Try, /*On fail goto*//*Label 135*/ 13829,
    6526             :         GIM_CheckFeatures, GIFBS_HasNEON,
    6527             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    6528             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    6529             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    6530             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    6531             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/4,
    6532             :         // No instruction predicates
    6533             :         // MIs[0] Vd
    6534             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s32,
    6535             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    6536             :         // MIs[0] src1
    6537             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s32,
    6538             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    6539             :         // MIs[0] Operand 2
    6540             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s32,
    6541             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    6542             :         // MIs[1] Operand 0
    6543             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v4s32,
    6544             :         // MIs[1] Operand 1
    6545             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v4s16,
    6546             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_INTRINSIC,
    6547             :         // MIs[2] Operand 0
    6548             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_v4s16,
    6549             :         // MIs[2] Operand 1
    6550             :         GIM_CheckIntrinsicID, /*MI*/2, /*Op*/1, Intrinsic::arm_neon_vabds,
    6551             :         // MIs[2] Vn
    6552             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_v4s16,
    6553             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    6554             :         // MIs[2] Vm
    6555             :         GIM_CheckType, /*MI*/2, /*Op*/3, /*Type*/GILLT_v4s16,
    6556             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    6557             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6558             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    6559             :         // (add:{ *:[v4i32] } QPR:{ *:[v4i32] }:$src1, (zext:{ *:[v4i32] } (intrinsic_wo_chain:{ *:[v4i16] } 620:{ *:[iPTR] }, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)))  =>  (VABALsv4i32:{ *:[v4i32] } QPR:{ *:[v4i32] }:$src1, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    6560             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABALsv4i32,
    6561             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    6562             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    6563             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/2, // Vn
    6564             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/3, // Vm
    6565             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6566             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6567             :         GIR_EraseFromParent, /*InsnID*/0,
    6568             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6569             :         GIR_Done,
    6570             :       // Label 135: @13829
    6571             :       GIM_Try, /*On fail goto*//*Label 136*/ 13942,
    6572             :         GIM_CheckFeatures, GIFBS_HasNEON,
    6573             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    6574             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    6575             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    6576             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    6577             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/4,
    6578             :         // No instruction predicates
    6579             :         // MIs[0] Vd
    6580             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v2s64,
    6581             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    6582             :         // MIs[0] src1
    6583             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s64,
    6584             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    6585             :         // MIs[0] Operand 2
    6586             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s64,
    6587             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    6588             :         // MIs[1] Operand 0
    6589             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v2s64,
    6590             :         // MIs[1] Operand 1
    6591             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v2s32,
    6592             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_INTRINSIC,
    6593             :         // MIs[2] Operand 0
    6594             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_v2s32,
    6595             :         // MIs[2] Operand 1
    6596             :         GIM_CheckIntrinsicID, /*MI*/2, /*Op*/1, Intrinsic::arm_neon_vabds,
    6597             :         // MIs[2] Vn
    6598             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_v2s32,
    6599             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    6600             :         // MIs[2] Vm
    6601             :         GIM_CheckType, /*MI*/2, /*Op*/3, /*Type*/GILLT_v2s32,
    6602             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    6603             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6604             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    6605             :         // (add:{ *:[v2i64] } QPR:{ *:[v2i64] }:$src1, (zext:{ *:[v2i64] } (intrinsic_wo_chain:{ *:[v2i32] } 620:{ *:[iPTR] }, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)))  =>  (VABALsv2i64:{ *:[v2i64] } QPR:{ *:[v2i64] }:$src1, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    6606             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABALsv2i64,
    6607             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    6608             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    6609             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/2, // Vn
    6610             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/3, // Vm
    6611             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6612             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6613             :         GIR_EraseFromParent, /*InsnID*/0,
    6614             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6615             :         GIR_Done,
    6616             :       // Label 136: @13942
    6617             :       GIM_Try, /*On fail goto*//*Label 137*/ 14055,
    6618             :         GIM_CheckFeatures, GIFBS_HasNEON,
    6619             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    6620             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    6621             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    6622             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    6623             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/4,
    6624             :         // No instruction predicates
    6625             :         // MIs[0] Vd
    6626             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v8s16,
    6627             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    6628             :         // MIs[0] src1
    6629             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s16,
    6630             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    6631             :         // MIs[0] Operand 2
    6632             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s16,
    6633             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    6634             :         // MIs[1] Operand 0
    6635             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v8s16,
    6636             :         // MIs[1] Operand 1
    6637             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v8s8,
    6638             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_INTRINSIC,
    6639             :         // MIs[2] Operand 0
    6640             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_v8s8,
    6641             :         // MIs[2] Operand 1
    6642             :         GIM_CheckIntrinsicID, /*MI*/2, /*Op*/1, Intrinsic::arm_neon_vabdu,
    6643             :         // MIs[2] Vn
    6644             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_v8s8,
    6645             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    6646             :         // MIs[2] Vm
    6647             :         GIM_CheckType, /*MI*/2, /*Op*/3, /*Type*/GILLT_v8s8,
    6648             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    6649             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6650             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    6651             :         // (add:{ *:[v8i16] } QPR:{ *:[v8i16] }:$src1, (zext:{ *:[v8i16] } (intrinsic_wo_chain:{ *:[v8i8] } 621:{ *:[iPTR] }, DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)))  =>  (VABALuv8i16:{ *:[v8i16] } QPR:{ *:[v8i16] }:$src1, DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)
    6652             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABALuv8i16,
    6653             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    6654             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    6655             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/2, // Vn
    6656             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/3, // Vm
    6657             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6658             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6659             :         GIR_EraseFromParent, /*InsnID*/0,
    6660             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6661             :         GIR_Done,
    6662             :       // Label 137: @14055
    6663             :       GIM_Try, /*On fail goto*//*Label 138*/ 14168,
    6664             :         GIM_CheckFeatures, GIFBS_HasNEON,
    6665             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    6666             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    6667             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    6668             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    6669             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/4,
    6670             :         // No instruction predicates
    6671             :         // MIs[0] Vd
    6672             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s32,
    6673             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    6674             :         // MIs[0] src1
    6675             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s32,
    6676             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    6677             :         // MIs[0] Operand 2
    6678             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s32,
    6679             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    6680             :         // MIs[1] Operand 0
    6681             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v4s32,
    6682             :         // MIs[1] Operand 1
    6683             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v4s16,
    6684             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_INTRINSIC,
    6685             :         // MIs[2] Operand 0
    6686             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_v4s16,
    6687             :         // MIs[2] Operand 1
    6688             :         GIM_CheckIntrinsicID, /*MI*/2, /*Op*/1, Intrinsic::arm_neon_vabdu,
    6689             :         // MIs[2] Vn
    6690             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_v4s16,
    6691             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    6692             :         // MIs[2] Vm
    6693             :         GIM_CheckType, /*MI*/2, /*Op*/3, /*Type*/GILLT_v4s16,
    6694             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    6695             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6696             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    6697             :         // (add:{ *:[v4i32] } QPR:{ *:[v4i32] }:$src1, (zext:{ *:[v4i32] } (intrinsic_wo_chain:{ *:[v4i16] } 621:{ *:[iPTR] }, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)))  =>  (VABALuv4i32:{ *:[v4i32] } QPR:{ *:[v4i32] }:$src1, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    6698             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABALuv4i32,
    6699             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    6700             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    6701             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/2, // Vn
    6702             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/3, // Vm
    6703             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6704             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6705             :         GIR_EraseFromParent, /*InsnID*/0,
    6706             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6707             :         GIR_Done,
    6708             :       // Label 138: @14168
    6709             :       GIM_Try, /*On fail goto*//*Label 139*/ 14281,
    6710             :         GIM_CheckFeatures, GIFBS_HasNEON,
    6711             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    6712             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    6713             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    6714             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    6715             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/4,
    6716             :         // No instruction predicates
    6717             :         // MIs[0] Vd
    6718             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v2s64,
    6719             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    6720             :         // MIs[0] src1
    6721             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s64,
    6722             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    6723             :         // MIs[0] Operand 2
    6724             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s64,
    6725             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    6726             :         // MIs[1] Operand 0
    6727             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v2s64,
    6728             :         // MIs[1] Operand 1
    6729             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v2s32,
    6730             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_INTRINSIC,
    6731             :         // MIs[2] Operand 0
    6732             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_v2s32,
    6733             :         // MIs[2] Operand 1
    6734             :         GIM_CheckIntrinsicID, /*MI*/2, /*Op*/1, Intrinsic::arm_neon_vabdu,
    6735             :         // MIs[2] Vn
    6736             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_v2s32,
    6737             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    6738             :         // MIs[2] Vm
    6739             :         GIM_CheckType, /*MI*/2, /*Op*/3, /*Type*/GILLT_v2s32,
    6740             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    6741             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6742             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    6743             :         // (add:{ *:[v2i64] } QPR:{ *:[v2i64] }:$src1, (zext:{ *:[v2i64] } (intrinsic_wo_chain:{ *:[v2i32] } 621:{ *:[iPTR] }, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)))  =>  (VABALuv2i64:{ *:[v2i64] } QPR:{ *:[v2i64] }:$src1, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    6744             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABALuv2i64,
    6745             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    6746             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    6747             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/2, // Vn
    6748             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/3, // Vm
    6749             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6750             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6751             :         GIR_EraseFromParent, /*InsnID*/0,
    6752             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6753             :         GIR_Done,
    6754             :       // Label 139: @14281
    6755             :       GIM_Reject,
    6756             :       GIR_Done,
    6757             :     // Label 127: @14283
    6758             :     GIM_Try, /*On fail goto*//*Label 140*/ 14430,
    6759             :       GIM_CheckOpcode, /*MI*/0, TargetOpcode::G_XOR,
    6760             :       GIM_Try, /*On fail goto*//*Label 141*/ 14358,
    6761             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    6762             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    6763             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    6764             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    6765             :         // No instruction predicates
    6766             :         // MIs[0] Rd
    6767             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    6768             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    6769             :         // MIs[0] Operand 1
    6770             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    6771             :         GIM_CheckConstantInt, /*MI*/0, /*Op*/1, -1,
    6772             :         // MIs[0] imm
    6773             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    6774             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    6775             :         GIM_CheckI64ImmPredicate, /*MI*/1, /*Predicate*/GIPFP_I64_Predicate_t2_so_imm,
    6776             :         // MIs[1] Operand 0
    6777             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    6778             :         // MIs[1] Operand 1
    6779             :         // No operand predicates
    6780             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6781             :         // (xor:{ *:[i32] } -1:{ *:[i32] }, (imm:{ *:[i32] })<<P:Predicate_t2_so_imm>>:$imm)  =>  (t2MVNi:{ *:[i32] } (imm:{ *:[i32] }):$imm)
    6782             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2MVNi,
    6783             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    6784             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // imm
    6785             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6786             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6787             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6788             :         GIR_EraseFromParent, /*InsnID*/0,
    6789             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6790             :         GIR_Done,
    6791             :       // Label 141: @14358
    6792             :       GIM_Try, /*On fail goto*//*Label 142*/ 14428,
    6793             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    6794             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    6795             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    6796             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    6797             :         // No instruction predicates
    6798             :         // MIs[0] Rd
    6799             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    6800             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    6801             :         // MIs[0] imm
    6802             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    6803             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    6804             :         GIM_CheckI64ImmPredicate, /*MI*/1, /*Predicate*/GIPFP_I64_Predicate_t2_so_imm,
    6805             :         // MIs[1] Operand 0
    6806             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    6807             :         // MIs[1] Operand 1
    6808             :         // No operand predicates
    6809             :         // MIs[0] Operand 2
    6810             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    6811             :         GIM_CheckConstantInt, /*MI*/0, /*Op*/2, -1,
    6812             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6813             :         // (xor:{ *:[i32] } (imm:{ *:[i32] })<<P:Predicate_t2_so_imm>>:$imm, -1:{ *:[i32] })  =>  (t2MVNi:{ *:[i32] } (imm:{ *:[i32] }):$imm)
    6814             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2MVNi,
    6815             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    6816             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // imm
    6817             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6818             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6819             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6820             :         GIR_EraseFromParent, /*InsnID*/0,
    6821             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6822             :         GIR_Done,
    6823             :       // Label 142: @14428
    6824             :       GIM_Reject,
    6825             :       GIR_Done,
    6826             :     // Label 140: @14430
    6827             :     GIM_Try, /*On fail goto*//*Label 143*/ 14468,
    6828             :       GIM_CheckOpcode, /*MI*/0, TargetOpcode::G_INTRINSIC_W_SIDE_EFFECTS,
    6829             :       GIM_Try, /*On fail goto*//*Label 144*/ 14466,
    6830             :         GIM_CheckFeatures, GIFBS_IsThumb_IsWindows,
    6831             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/2,
    6832             :         // No instruction predicates
    6833             :         // MIs[0] Operand 0
    6834             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/0, Intrinsic::arm_undefined,
    6835             :         // MIs[0] Operand 1
    6836             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    6837             :         GIM_CheckConstantInt, /*MI*/0, /*Op*/1, 249,
    6838             :         // (intrinsic_void 797:{ *:[iPTR] }, 249:{ *:[i32] })  =>  (t__brkdiv0)
    6839             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t__brkdiv0,
    6840             :         GIR_MergeMemOperands, /*InsnID*/0, /*MergeInsnID's*/0, GIU_MergeMemOperands_EndOfList,
    6841             :         GIR_EraseFromParent, /*InsnID*/0,
    6842             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6843             :         GIR_Done,
    6844             :       // Label 144: @14466
    6845             :       GIM_Reject,
    6846             :       GIR_Done,
    6847             :     // Label 143: @14468
    6848             :     GIM_Try, /*On fail goto*//*Label 145*/ 14781,
    6849             :       GIM_CheckOpcode, /*MI*/0, TargetOpcode::G_INTRINSIC,
    6850             :       GIM_Try, /*On fail goto*//*Label 146*/ 14551,
    6851             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    6852             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    6853             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/3, // MIs[1]
    6854             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    6855             :         // No instruction predicates
    6856             :         // MIs[0] Rd
    6857             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    6858             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    6859             :         // MIs[0] Operand 1
    6860             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_usat,
    6861             :         // MIs[0] a
    6862             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    6863             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::GPRnopcRegClassID,
    6864             :         // MIs[0] pos
    6865             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    6866             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    6867             :         GIM_CheckI64ImmPredicate, /*MI*/1, /*Predicate*/GIPFP_I64_Predicate_imm0_31,
    6868             :         // MIs[1] Operand 0
    6869             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    6870             :         // MIs[1] Operand 1
    6871             :         // No operand predicates
    6872             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6873             :         // (intrinsic_wo_chain:{ *:[i32] } 806:{ *:[iPTR] }, GPRnopc:{ *:[i32] }:$a, (imm:{ *:[i32] })<<P:Predicate_imm0_31>>:$pos)  =>  (USAT:{ *:[i32] } (imm:{ *:[i32] })<<P:Predicate_imm0_31>>:$pos, GPRnopc:{ *:[i32] }:$a, 0:{ *:[i32] })
    6874             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::USAT,
    6875             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    6876             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // pos
    6877             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // a
    6878             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
    6879             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6880             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6881             :         GIR_EraseFromParent, /*InsnID*/0,
    6882             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6883             :         GIR_Done,
    6884             :       // Label 146: @14551
    6885             :       GIM_Try, /*On fail goto*//*Label 147*/ 14626,
    6886             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    6887             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    6888             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/3, // MIs[1]
    6889             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    6890             :         // No instruction predicates
    6891             :         // MIs[0] Rd
    6892             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    6893             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    6894             :         // MIs[0] Operand 1
    6895             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_usat16,
    6896             :         // MIs[0] a
    6897             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    6898             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::GPRnopcRegClassID,
    6899             :         // MIs[0] pos
    6900             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    6901             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    6902             :         GIM_CheckI64ImmPredicate, /*MI*/1, /*Predicate*/GIPFP_I64_Predicate_imm0_15,
    6903             :         // MIs[1] Operand 0
    6904             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    6905             :         // MIs[1] Operand 1
    6906             :         // No operand predicates
    6907             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6908             :         // (intrinsic_wo_chain:{ *:[i32] } 807:{ *:[iPTR] }, GPRnopc:{ *:[i32] }:$a, (imm:{ *:[i32] })<<P:Predicate_imm0_15>>:$pos)  =>  (USAT16:{ *:[i32] } (imm:{ *:[i32] })<<P:Predicate_imm0_15>>:$pos, GPRnopc:{ *:[i32] }:$a)
    6909             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::USAT16,
    6910             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    6911             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // pos
    6912             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // a
    6913             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6914             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6915             :         GIR_EraseFromParent, /*InsnID*/0,
    6916             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6917             :         GIR_Done,
    6918             :       // Label 147: @14626
    6919             :       GIM_Try, /*On fail goto*//*Label 148*/ 14704,
    6920             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    6921             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    6922             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/3, // MIs[1]
    6923             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    6924             :         // No instruction predicates
    6925             :         // MIs[0] Rd
    6926             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    6927             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    6928             :         // MIs[0] Operand 1
    6929             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_usat,
    6930             :         // MIs[0] a
    6931             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    6932             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::GPRRegClassID,
    6933             :         // MIs[0] pos
    6934             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    6935             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    6936             :         GIM_CheckI64ImmPredicate, /*MI*/1, /*Predicate*/GIPFP_I64_Predicate_imm0_31,
    6937             :         // MIs[1] Operand 0
    6938             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    6939             :         // MIs[1] Operand 1
    6940             :         // No operand predicates
    6941             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6942             :         // (intrinsic_wo_chain:{ *:[i32] } 806:{ *:[iPTR] }, GPR:{ *:[i32] }:$a, (imm:{ *:[i32] })<<P:Predicate_imm0_31>>:$pos)  =>  (t2USAT:{ *:[i32] } (imm:{ *:[i32] })<<P:Predicate_imm0_31>>:$pos, GPR:{ *:[i32] }:$a, 0:{ *:[i32] })
    6943             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2USAT,
    6944             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    6945             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // pos
    6946             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // a
    6947             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
    6948             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6949             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6950             :         GIR_EraseFromParent, /*InsnID*/0,
    6951             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6952             :         GIR_Done,
    6953             :       // Label 148: @14704
    6954             :       GIM_Try, /*On fail goto*//*Label 149*/ 14779,
    6955             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    6956             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    6957             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/3, // MIs[1]
    6958             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    6959             :         // No instruction predicates
    6960             :         // MIs[0] Rd
    6961             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    6962             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    6963             :         // MIs[0] Operand 1
    6964             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_usat16,
    6965             :         // MIs[0] a
    6966             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    6967             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::GPRRegClassID,
    6968             :         // MIs[0] pos
    6969             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    6970             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    6971             :         GIM_CheckI64ImmPredicate, /*MI*/1, /*Predicate*/GIPFP_I64_Predicate_imm0_15,
    6972             :         // MIs[1] Operand 0
    6973             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    6974             :         // MIs[1] Operand 1
    6975             :         // No operand predicates
    6976             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6977             :         // (intrinsic_wo_chain:{ *:[i32] } 807:{ *:[iPTR] }, GPR:{ *:[i32] }:$a, (imm:{ *:[i32] })<<P:Predicate_imm0_15>>:$pos)  =>  (t2USAT16:{ *:[i32] } (imm:{ *:[i32] })<<P:Predicate_imm0_15>>:$pos, GPR:{ *:[i32] }:$a)
    6978             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2USAT16,
    6979             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    6980             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // pos
    6981             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // a
    6982             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6983             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6984             :         GIR_EraseFromParent, /*InsnID*/0,
    6985             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6986             :         GIR_Done,
    6987             :       // Label 149: @14779
    6988             :       GIM_Reject,
    6989             :       GIR_Done,
    6990             :     // Label 145: @14781
    6991             :     GIM_Try, /*On fail goto*//*Label 150*/ 15536,
    6992             :       GIM_CheckOpcode, /*MI*/0, TargetOpcode::G_INTRINSIC_W_SIDE_EFFECTS,
    6993             :       GIM_Try, /*On fail goto*//*Label 151*/ 14842,
    6994             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    6995             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/2,
    6996             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    6997             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    6998             :         // No instruction predicates
    6999             :         // MIs[0] Operand 0
    7000             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/0, Intrinsic::arm_hint,
    7001             :         // MIs[0] imm
    7002             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    7003             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    7004             :         GIM_CheckI64ImmPredicate, /*MI*/1, /*Predicate*/GIPFP_I64_Predicate_imm0_239,
    7005             :         // MIs[1] Operand 0
    7006             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    7007             :         // MIs[1] Operand 1
    7008             :         // No operand predicates
    7009             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    7010             :         // (intrinsic_void 588:{ *:[iPTR] }, (imm:{ *:[i32] })<<P:Predicate_imm0_239>>:$imm)  =>  (HINT (imm:{ *:[i32] }):$imm)
    7011             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::HINT,
    7012             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // imm
    7013             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7014             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7015             :         GIR_MergeMemOperands, /*InsnID*/0, /*MergeInsnID's*/0, 1, GIU_MergeMemOperands_EndOfList,
    7016             :         GIR_EraseFromParent, /*InsnID*/0,
    7017             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7018             :         GIR_Done,
    7019             :       // Label 151: @14842
    7020             :       GIM_Try, /*On fail goto*//*Label 152*/ 14898,
    7021             :         GIM_CheckFeatures, GIFBS_HasV7_IsARM,
    7022             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/2,
    7023             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    7024             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    7025             :         // No instruction predicates
    7026             :         // MIs[0] Operand 0
    7027             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/0, Intrinsic::arm_dbg,
    7028             :         // MIs[0] opt
    7029             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    7030             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    7031             :         GIM_CheckI64ImmPredicate, /*MI*/1, /*Predicate*/GIPFP_I64_Predicate_imm0_15,
    7032             :         // MIs[1] Operand 0
    7033             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    7034             :         // MIs[1] Operand 1
    7035             :         // No operand predicates
    7036             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    7037             :         // (intrinsic_void 584:{ *:[iPTR] }, (imm:{ *:[i32] })<<P:Predicate_imm0_15>>:$opt)  =>  (DBG (imm:{ *:[i32] }):$opt)
    7038             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::DBG,
    7039             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // opt
    7040             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7041             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7042             :         GIR_MergeMemOperands, /*InsnID*/0, /*MergeInsnID's*/0, 1, GIU_MergeMemOperands_EndOfList,
    7043             :         GIR_EraseFromParent, /*InsnID*/0,
    7044             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7045             :         GIR_Done,
    7046             :       // Label 152: @14898
    7047             :       GIM_Try, /*On fail goto*//*Label 153*/ 14948,
    7048             :         GIM_CheckFeatures, GIFBS_IsARM,
    7049             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/2,
    7050             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    7051             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    7052             :         // No instruction predicates
    7053             :         // MIs[0] Operand 0
    7054             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/0, Intrinsic::arm_undefined,
    7055             :         // MIs[0] imm16
    7056             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    7057             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    7058             :         GIM_CheckI64ImmPredicate, /*MI*/1, /*Predicate*/GIPFP_I64_Predicate_imm0_65535,
    7059             :         // MIs[1] Operand 0
    7060             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    7061             :         // MIs[1] Operand 1
    7062             :         // No operand predicates
    7063             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    7064             :         // (intrinsic_void 797:{ *:[iPTR] }, (imm:{ *:[i32] })<<P:Predicate_imm0_65535>>:$imm16)  =>  (UDF (imm:{ *:[i32] }):$imm16)
    7065             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::UDF,
    7066             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // imm16
    7067             :         GIR_MergeMemOperands, /*InsnID*/0, /*MergeInsnID's*/0, 1, GIU_MergeMemOperands_EndOfList,
    7068             :         GIR_EraseFromParent, /*InsnID*/0,
    7069             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7070             :         GIR_Done,
    7071             :       // Label 153: @14948
    7072             :       GIM_Try, /*On fail goto*//*Label 154*/ 14998,
    7073             :         GIM_CheckFeatures, GIFBS_HasDB_IsARM,
    7074             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/2,
    7075             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    7076             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    7077             :         // No instruction predicates
    7078             :         // MIs[0] Operand 0
    7079             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/0, Intrinsic::arm_dmb,
    7080             :         // MIs[0] opt
    7081             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    7082             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    7083             :         GIM_CheckI64ImmPredicate, /*MI*/1, /*Predicate*/GIPFP_I64_Predicate_imm0_15,
    7084             :         // MIs[1] Operand 0
    7085             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    7086             :         // MIs[1] Operand 1
    7087             :         // No operand predicates
    7088             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    7089             :         // (intrinsic_void 585:{ *:[iPTR] }, (imm:{ *:[i32] })<<P:Predicate_imm0_15>>:$opt)  =>  (DMB (imm:{ *:[i32] }):$opt)
    7090             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::DMB,
    7091             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // opt
    7092             :         GIR_MergeMemOperands, /*InsnID*/0, /*MergeInsnID's*/0, 1, GIU_MergeMemOperands_EndOfList,
    7093             :         GIR_EraseFromParent, /*InsnID*/0,
    7094             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7095             :         GIR_Done,
    7096             :       // Label 154: @14998
    7097             :       GIM_Try, /*On fail goto*//*Label 155*/ 15048,
    7098             :         GIM_CheckFeatures, GIFBS_HasDB_IsARM,
    7099             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/2,
    7100             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    7101             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    7102             :         // No instruction predicates
    7103             :         // MIs[0] Operand 0
    7104             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/0, Intrinsic::arm_dsb,
    7105             :         // MIs[0] opt
    7106             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    7107             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    7108             :         GIM_CheckI64ImmPredicate, /*MI*/1, /*Predicate*/GIPFP_I64_Predicate_imm0_15,
    7109             :         // MIs[1] Operand 0
    7110             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    7111             :         // MIs[1] Operand 1
    7112             :         // No operand predicates
    7113             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    7114             :         // (intrinsic_void 586:{ *:[iPTR] }, (imm:{ *:[i32] })<<P:Predicate_imm0_15>>:$opt)  =>  (DSB (imm:{ *:[i32] }):$opt)
    7115             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::DSB,
    7116             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // opt
    7117             :         GIR_MergeMemOperands, /*InsnID*/0, /*MergeInsnID's*/0, 1, GIU_MergeMemOperands_EndOfList,
    7118             :         GIR_EraseFromParent, /*InsnID*/0,
    7119             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7120             :         GIR_Done,
    7121             :       // Label 155: @15048
    7122             :       GIM_Try, /*On fail goto*//*Label 156*/ 15098,
    7123             :         GIM_CheckFeatures, GIFBS_HasDB_IsARM,
    7124             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/2,
    7125             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    7126             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    7127             :         // No instruction predicates
    7128             :         // MIs[0] Operand 0
    7129             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/0, Intrinsic::arm_isb,
    7130             :         // MIs[0] opt
    7131             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    7132             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    7133             :         GIM_CheckI64ImmPredicate, /*MI*/1, /*Predicate*/GIPFP_I64_Predicate_imm0_15,
    7134             :         // MIs[1] Operand 0
    7135             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    7136             :         // MIs[1] Operand 1
    7137             :         // No operand predicates
    7138             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    7139             :         // (intrinsic_void 589:{ *:[iPTR] }, (imm:{ *:[i32] })<<P:Predicate_imm0_15>>:$opt)  =>  (ISB (imm:{ *:[i32] }):$opt)
    7140             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::ISB,
    7141             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // opt
    7142             :         GIR_MergeMemOperands, /*InsnID*/0, /*MergeInsnID's*/0, 1, GIU_MergeMemOperands_EndOfList,
    7143             :         GIR_EraseFromParent, /*InsnID*/0,
    7144             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7145             :         GIR_Done,
    7146             :       // Label 156: @15098
    7147             :       GIM_Try, /*On fail goto*//*Label 157*/ 15154,
    7148             :         GIM_CheckFeatures, GIFBS_HasV6M_IsThumb,
    7149             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/2,
    7150             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    7151             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    7152             :         // No instruction predicates
    7153             :         // MIs[0] Operand 0
    7154             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/0, Intrinsic::arm_hint,
    7155             :         // MIs[0] imm
    7156             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    7157             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    7158             :         GIM_CheckI64ImmPredicate, /*MI*/1, /*Predicate*/GIPFP_I64_Predicate_imm0_15,
    7159             :         // MIs[1] Operand 0
    7160             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    7161             :         // MIs[1] Operand 1
    7162             :         // No operand predicates
    7163             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    7164             :         // (intrinsic_void 588:{ *:[iPTR] }, (imm:{ *:[i32] })<<P:Predicate_imm0_15>>:$imm)  =>  (tHINT (imm:{ *:[i32] }):$imm)
    7165             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::tHINT,
    7166             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // imm
    7167             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7168             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7169             :         GIR_MergeMemOperands, /*InsnID*/0, /*MergeInsnID's*/0, 1, GIU_MergeMemOperands_EndOfList,
    7170             :         GIR_EraseFromParent, /*InsnID*/0,
    7171             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7172             :         GIR_Done,
    7173             :       // Label 157: @15154
    7174             :       GIM_Try, /*On fail goto*//*Label 158*/ 15204,
    7175             :         GIM_CheckFeatures, GIFBS_IsThumb,
    7176             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/2,
    7177             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    7178             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    7179             :         // No instruction predicates
    7180             :         // MIs[0] Operand 0
    7181             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/0, Intrinsic::arm_undefined,
    7182             :         // MIs[0] imm8
    7183             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    7184             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    7185             :         GIM_CheckI64ImmPredicate, /*MI*/1, /*Predicate*/GIPFP_I64_Predicate_imm0_255,
    7186             :         // MIs[1] Operand 0
    7187             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    7188             :         // MIs[1] Operand 1
    7189             :         // No operand predicates
    7190             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    7191             :         // (intrinsic_void 797:{ *:[iPTR] }, (imm:{ *:[i32] })<<P:Predicate_imm0_255>>:$imm8)  =>  (tUDF (imm:{ *:[i32] }):$imm8)
    7192             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::tUDF,
    7193             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // imm8
    7194             :         GIR_MergeMemOperands, /*InsnID*/0, /*MergeInsnID's*/0, 1, GIU_MergeMemOperands_EndOfList,
    7195             :         GIR_EraseFromParent, /*InsnID*/0,
    7196             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7197             :         GIR_Done,
    7198             :       // Label 158: @15204
    7199             :       GIM_Try, /*On fail goto*//*Label 159*/ 15254,
    7200             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    7201             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/2,
    7202             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    7203             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    7204             :         // No instruction predicates
    7205             :         // MIs[0] Operand 0
    7206             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/0, Intrinsic::arm_undefined,
    7207             :         // MIs[0] imm16
    7208             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    7209             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    7210             :         GIM_CheckI64ImmPredicate, /*MI*/1, /*Predicate*/GIPFP_I64_Predicate_imm0_65535,
    7211             :         // MIs[1] Operand 0
    7212             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    7213             :         // MIs[1] Operand 1
    7214             :         // No operand predicates
    7215             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    7216             :         // (intrinsic_void 797:{ *:[iPTR] }, (imm:{ *:[i32] })<<P:Predicate_imm0_65535>>:$imm16)  =>  (t2UDF (imm:{ *:[i32] }):$imm16)
    7217             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2UDF,
    7218             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // imm16
    7219             :         GIR_MergeMemOperands, /*InsnID*/0, /*MergeInsnID's*/0, 1, GIU_MergeMemOperands_EndOfList,
    7220             :         GIR_EraseFromParent, /*InsnID*/0,
    7221             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7222             :         GIR_Done,
    7223             :       // Label 159: @15254
    7224             :       GIM_Try, /*On fail goto*//*Label 160*/ 15310,
    7225             :         GIM_CheckFeatures, GIFBS_HasDB_IsThumb,
    7226             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/2,
    7227             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    7228             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    7229             :         // No instruction predicates
    7230             :         // MIs[0] Operand 0
    7231             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/0, Intrinsic::arm_dmb,
    7232             :         // MIs[0] opt
    7233             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    7234             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    7235             :         GIM_CheckI64ImmPredicate, /*MI*/1, /*Predicate*/GIPFP_I64_Predicate_imm0_15,
    7236             :         // MIs[1] Operand 0
    7237             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    7238             :         // MIs[1] Operand 1
    7239             :         // No operand predicates
    7240             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    7241             :         // (intrinsic_void 585:{ *:[iPTR] }, (imm:{ *:[i32] })<<P:Predicate_imm0_15>>:$opt)  =>  (t2DMB (imm:{ *:[i32] }):$opt)
    7242             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2DMB,
    7243             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // opt
    7244             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7245             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7246             :         GIR_MergeMemOperands, /*InsnID*/0, /*MergeInsnID's*/0, 1, GIU_MergeMemOperands_EndOfList,
    7247             :         GIR_EraseFromParent, /*InsnID*/0,
    7248             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7249             :         GIR_Done,
    7250             :       // Label 160: @15310
    7251             :       GIM_Try, /*On fail goto*//*Label 161*/ 15366,
    7252             :         GIM_CheckFeatures, GIFBS_HasDB_IsThumb,
    7253             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/2,
    7254             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    7255             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    7256             :         // No instruction predicates
    7257             :         // MIs[0] Operand 0
    7258             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/0, Intrinsic::arm_dsb,
    7259             :         // MIs[0] opt
    7260             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    7261             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    7262             :         GIM_CheckI64ImmPredicate, /*MI*/1, /*Predicate*/GIPFP_I64_Predicate_imm0_15,
    7263             :         // MIs[1] Operand 0
    7264             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    7265             :         // MIs[1] Operand 1
    7266             :         // No operand predicates
    7267             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    7268             :         // (intrinsic_void 586:{ *:[iPTR] }, (imm:{ *:[i32] })<<P:Predicate_imm0_15>>:$opt)  =>  (t2DSB (imm:{ *:[i32] }):$opt)
    7269             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2DSB,
    7270             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // opt
    7271             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7272             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7273             :         GIR_MergeMemOperands, /*InsnID*/0, /*MergeInsnID's*/0, 1, GIU_MergeMemOperands_EndOfList,
    7274             :         GIR_EraseFromParent, /*InsnID*/0,
    7275             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7276             :         GIR_Done,
    7277             :       // Label 161: @15366
    7278             :       GIM_Try, /*On fail goto*//*Label 162*/ 15422,
    7279             :         GIM_CheckFeatures, GIFBS_HasDB_IsThumb,
    7280             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/2,
    7281             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    7282             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    7283             :         // No instruction predicates
    7284             :         // MIs[0] Operand 0
    7285             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/0, Intrinsic::arm_isb,
    7286             :         // MIs[0] opt
    7287             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    7288             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    7289             :         GIM_CheckI64ImmPredicate, /*MI*/1, /*Predicate*/GIPFP_I64_Predicate_imm0_15,
    7290             :         // MIs[1] Operand 0
    7291             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    7292             :         // MIs[1] Operand 1
    7293             :         // No operand predicates
    7294             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    7295             :         // (intrinsic_void 589:{ *:[iPTR] }, (imm:{ *:[i32] })<<P:Predicate_imm0_15>>:$opt)  =>  (t2ISB (imm:{ *:[i32] }):$opt)
    7296             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2ISB,
    7297             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // opt
    7298             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7299             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7300             :         GIR_MergeMemOperands, /*InsnID*/0, /*MergeInsnID's*/0, 1, GIU_MergeMemOperands_EndOfList,
    7301             :         GIR_EraseFromParent, /*InsnID*/0,
    7302             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7303             :         GIR_Done,
    7304             :       // Label 162: @15422
    7305             :       GIM_Try, /*On fail goto*//*Label 163*/ 15478,
    7306             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    7307             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/2,
    7308             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    7309             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    7310             :         // No instruction predicates
    7311             :         // MIs[0] Operand 0
    7312             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/0, Intrinsic::arm_hint,
    7313             :         // MIs[0] imm
    7314             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    7315             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    7316             :         GIM_CheckI64ImmPredicate, /*MI*/1, /*Predicate*/GIPFP_I64_Predicate_imm0_239,
    7317             :         // MIs[1] Operand 0
    7318             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    7319             :         // MIs[1] Operand 1
    7320             :         // No operand predicates
    7321             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    7322             :         // (intrinsic_void 588:{ *:[iPTR] }, (imm:{ *:[i32] })<<P:Predicate_imm0_239>>:$imm)  =>  (t2HINT (imm:{ *:[i32] }):$imm)
    7323             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2HINT,
    7324             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // imm
    7325             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7326             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7327             :         GIR_MergeMemOperands, /*InsnID*/0, /*MergeInsnID's*/0, 1, GIU_MergeMemOperands_EndOfList,
    7328             :         GIR_EraseFromParent, /*InsnID*/0,
    7329             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7330             :         GIR_Done,
    7331             :       // Label 163: @15478
    7332             :       GIM_Try, /*On fail goto*//*Label 164*/ 15534,
    7333             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    7334             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/2,
    7335             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    7336             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    7337             :         // No instruction predicates
    7338             :         // MIs[0] Operand 0
    7339             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/0, Intrinsic::arm_dbg,
    7340             :         // MIs[0] opt
    7341             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    7342             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    7343             :         GIM_CheckI64ImmPredicate, /*MI*/1, /*Predicate*/GIPFP_I64_Predicate_imm0_15,
    7344             :         // MIs[1] Operand 0
    7345             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    7346             :         // MIs[1] Operand 1
    7347             :         // No operand predicates
    7348             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    7349             :         // (intrinsic_void 584:{ *:[iPTR] }, (imm:{ *:[i32] })<<P:Predicate_imm0_15>>:$opt)  =>  (t2DBG (imm:{ *:[i32] }):$opt)
    7350             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2DBG,
    7351             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // opt
    7352             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7353             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7354             :         GIR_MergeMemOperands, /*InsnID*/0, /*MergeInsnID's*/0, 1, GIU_MergeMemOperands_EndOfList,
    7355             :         GIR_EraseFromParent, /*InsnID*/0,
    7356             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7357             :         GIR_Done,
    7358             :       // Label 164: @15534
    7359             :       GIM_Reject,
    7360             :       GIR_Done,
    7361             :     // Label 150: @15536
    7362             :     GIM_Try, /*On fail goto*//*Label 165*/ 16695,
    7363             :       GIM_CheckOpcode, /*MI*/0, TargetOpcode::G_INTRINSIC,
    7364             :       GIM_Try, /*On fail goto*//*Label 166*/ 15613,
    7365             :         GIM_CheckFeatures, GIFBS_HasNEON,
    7366             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    7367             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/3, // MIs[1]
    7368             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    7369             :         // No instruction predicates
    7370             :         // MIs[0] Vd
    7371             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v2s32,
    7372             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7373             :         // MIs[0] Operand 1
    7374             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vcvtfp2fxs,
    7375             :         // MIs[0] Vm
    7376             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s32,
    7377             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    7378             :         // MIs[0] SIMM
    7379             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    7380             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    7381             :         // MIs[1] Operand 0
    7382             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    7383             :         // MIs[1] Operand 1
    7384             :         // No operand predicates
    7385             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    7386             :         // (intrinsic_wo_chain:{ *:[v2i32] } 629:{ *:[iPTR] }, DPR:{ *:[v2f32] }:$Vm, (imm:{ *:[i32] }):$SIMM)  =>  (VCVTf2xsd:{ *:[v2i32] } DPR:{ *:[v2f32] }:$Vm, (imm:{ *:[i32] }):$SIMM)
    7387             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VCVTf2xsd,
    7388             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7389             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    7390             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // SIMM
    7391             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7392             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7393             :         GIR_EraseFromParent, /*InsnID*/0,
    7394             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7395             :         GIR_Done,
    7396             :       // Label 166: @15613
    7397             :       GIM_Try, /*On fail goto*//*Label 167*/ 15685,
    7398             :         GIM_CheckFeatures, GIFBS_HasNEON,
    7399             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    7400             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/3, // MIs[1]
    7401             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    7402             :         // No instruction predicates
    7403             :         // MIs[0] Vd
    7404             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v2s32,
    7405             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7406             :         // MIs[0] Operand 1
    7407             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vcvtfp2fxu,
    7408             :         // MIs[0] Vm
    7409             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s32,
    7410             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    7411             :         // MIs[0] SIMM
    7412             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    7413             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    7414             :         // MIs[1] Operand 0
    7415             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    7416             :         // MIs[1] Operand 1
    7417             :         // No operand predicates
    7418             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    7419             :         // (intrinsic_wo_chain:{ *:[v2i32] } 630:{ *:[iPTR] }, DPR:{ *:[v2f32] }:$Vm, (imm:{ *:[i32] }):$SIMM)  =>  (VCVTf2xud:{ *:[v2i32] } DPR:{ *:[v2f32] }:$Vm, (imm:{ *:[i32] }):$SIMM)
    7420             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VCVTf2xud,
    7421             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7422             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    7423             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // SIMM
    7424             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7425             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7426             :         GIR_EraseFromParent, /*InsnID*/0,
    7427             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7428             :         GIR_Done,
    7429             :       // Label 167: @15685
    7430             :       GIM_Try, /*On fail goto*//*Label 168*/ 15757,
    7431             :         GIM_CheckFeatures, GIFBS_HasNEON,
    7432             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    7433             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/3, // MIs[1]
    7434             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    7435             :         // No instruction predicates
    7436             :         // MIs[0] Vd
    7437             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v2s32,
    7438             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7439             :         // MIs[0] Operand 1
    7440             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vcvtfxs2fp,
    7441             :         // MIs[0] Vm
    7442             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s32,
    7443             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    7444             :         // MIs[0] SIMM
    7445             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    7446             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    7447             :         // MIs[1] Operand 0
    7448             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    7449             :         // MIs[1] Operand 1
    7450             :         // No operand predicates
    7451             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    7452             :         // (intrinsic_wo_chain:{ *:[v2f32] } 632:{ *:[iPTR] }, DPR:{ *:[v2i32] }:$Vm, (imm:{ *:[i32] }):$SIMM)  =>  (VCVTxs2fd:{ *:[v2f32] } DPR:{ *:[v2i32] }:$Vm, (imm:{ *:[i32] }):$SIMM)
    7453             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VCVTxs2fd,
    7454             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7455             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    7456             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // SIMM
    7457             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7458             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7459             :         GIR_EraseFromParent, /*InsnID*/0,
    7460             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7461             :         GIR_Done,
    7462             :       // Label 168: @15757
    7463             :       GIM_Try, /*On fail goto*//*Label 169*/ 15829,
    7464             :         GIM_CheckFeatures, GIFBS_HasNEON,
    7465             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    7466             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/3, // MIs[1]
    7467             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    7468             :         // No instruction predicates
    7469             :         // MIs[0] Vd
    7470             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v2s32,
    7471             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7472             :         // MIs[0] Operand 1
    7473             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vcvtfxu2fp,
    7474             :         // MIs[0] Vm
    7475             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s32,
    7476             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    7477             :         // MIs[0] SIMM
    7478             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    7479             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    7480             :         // MIs[1] Operand 0
    7481             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    7482             :         // MIs[1] Operand 1
    7483             :         // No operand predicates
    7484             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    7485             :         // (intrinsic_wo_chain:{ *:[v2f32] } 633:{ *:[iPTR] }, DPR:{ *:[v2i32] }:$Vm, (imm:{ *:[i32] }):$SIMM)  =>  (VCVTxu2fd:{ *:[v2f32] } DPR:{ *:[v2i32] }:$Vm, (imm:{ *:[i32] }):$SIMM)
    7486             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VCVTxu2fd,
    7487             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7488             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    7489             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // SIMM
    7490             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7491             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7492             :         GIR_EraseFromParent, /*InsnID*/0,
    7493             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7494             :         GIR_Done,
    7495             :       // Label 169: @15829
    7496             :       GIM_Try, /*On fail goto*//*Label 170*/ 15901,
    7497             :         GIM_CheckFeatures, GIFBS_HasFullFP16_HasNEON,
    7498             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    7499             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/3, // MIs[1]
    7500             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    7501             :         // No instruction predicates
    7502             :         // MIs[0] Vd
    7503             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s16,
    7504             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7505             :         // MIs[0] Operand 1
    7506             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vcvtfp2fxs,
    7507             :         // MIs[0] Vm
    7508             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s16,
    7509             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    7510             :         // MIs[0] SIMM
    7511             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    7512             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    7513             :         // MIs[1] Operand 0
    7514             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    7515             :         // MIs[1] Operand 1
    7516             :         // No operand predicates
    7517             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    7518             :         // (intrinsic_wo_chain:{ *:[v4i16] } 629:{ *:[iPTR] }, DPR:{ *:[v4f16] }:$Vm, (imm:{ *:[i32] }):$SIMM)  =>  (VCVTh2xsd:{ *:[v4i16] } DPR:{ *:[v4f16] }:$Vm, (imm:{ *:[i32] }):$SIMM)
    7519             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VCVTh2xsd,
    7520             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7521             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    7522             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // SIMM
    7523             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7524             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7525             :         GIR_EraseFromParent, /*InsnID*/0,
    7526             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7527             :         GIR_Done,
    7528             :       // Label 170: @15901
    7529             :       GIM_Try, /*On fail goto*//*Label 171*/ 15973,
    7530             :         GIM_CheckFeatures, GIFBS_HasFullFP16_HasNEON,
    7531             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    7532             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/3, // MIs[1]
    7533             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    7534             :         // No instruction predicates
    7535             :         // MIs[0] Vd
    7536             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s16,
    7537             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7538             :         // MIs[0] Operand 1
    7539             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vcvtfp2fxu,
    7540             :         // MIs[0] Vm
    7541             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s16,
    7542             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    7543             :         // MIs[0] SIMM
    7544             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    7545             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    7546             :         // MIs[1] Operand 0
    7547             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    7548             :         // MIs[1] Operand 1
    7549             :         // No operand predicates
    7550             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    7551             :         // (intrinsic_wo_chain:{ *:[v4i16] } 630:{ *:[iPTR] }, DPR:{ *:[v4f16] }:$Vm, (imm:{ *:[i32] }):$SIMM)  =>  (VCVTh2xud:{ *:[v4i16] } DPR:{ *:[v4f16] }:$Vm, (imm:{ *:[i32] }):$SIMM)
    7552             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VCVTh2xud,
    7553             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7554             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    7555             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // SIMM
    7556             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7557             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7558             :         GIR_EraseFromParent, /*InsnID*/0,
    7559             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7560             :         GIR_Done,
    7561             :       // Label 171: @15973
    7562             :       GIM_Try, /*On fail goto*//*Label 172*/ 16045,
    7563             :         GIM_CheckFeatures, GIFBS_HasFullFP16_HasNEON,
    7564             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    7565             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/3, // MIs[1]
    7566             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    7567             :         // No instruction predicates
    7568             :         // MIs[0] Vd
    7569             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s16,
    7570             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7571             :         // MIs[0] Operand 1
    7572             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vcvtfxs2fp,
    7573             :         // MIs[0] Vm
    7574             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s16,
    7575             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    7576             :         // MIs[0] SIMM
    7577             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    7578             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    7579             :         // MIs[1] Operand 0
    7580             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    7581             :         // MIs[1] Operand 1
    7582             :         // No operand predicates
    7583             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    7584             :         // (intrinsic_wo_chain:{ *:[v4f16] } 632:{ *:[iPTR] }, DPR:{ *:[v4i16] }:$Vm, (imm:{ *:[i32] }):$SIMM)  =>  (VCVTxs2hd:{ *:[v4f16] } DPR:{ *:[v4i16] }:$Vm, (imm:{ *:[i32] }):$SIMM)
    7585             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VCVTxs2hd,
    7586             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7587             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    7588             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // SIMM
    7589             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7590             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7591             :         GIR_EraseFromParent, /*InsnID*/0,
    7592             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7593             :         GIR_Done,
    7594             :       // Label 172: @16045
    7595             :       GIM_Try, /*On fail goto*//*Label 173*/ 16117,
    7596             :         GIM_CheckFeatures, GIFBS_HasFullFP16_HasNEON,
    7597             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    7598             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/3, // MIs[1]
    7599             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    7600             :         // No instruction predicates
    7601             :         // MIs[0] Vd
    7602             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s16,
    7603             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7604             :         // MIs[0] Operand 1
    7605             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vcvtfxu2fp,
    7606             :         // MIs[0] Vm
    7607             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s16,
    7608             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    7609             :         // MIs[0] SIMM
    7610             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    7611             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    7612             :         // MIs[1] Operand 0
    7613             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    7614             :         // MIs[1] Operand 1
    7615             :         // No operand predicates
    7616             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    7617             :         // (intrinsic_wo_chain:{ *:[v4f16] } 633:{ *:[iPTR] }, DPR:{ *:[v4i16] }:$Vm, (imm:{ *:[i32] }):$SIMM)  =>  (VCVTxu2hd:{ *:[v4f16] } DPR:{ *:[v4i16] }:$Vm, (imm:{ *:[i32] }):$SIMM)
    7618             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VCVTxu2hd,
    7619             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7620             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    7621             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // SIMM
    7622             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7623             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7624             :         GIR_EraseFromParent, /*InsnID*/0,
    7625             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7626             :         GIR_Done,
    7627             :       // Label 173: @16117
    7628             :       GIM_Try, /*On fail goto*//*Label 174*/ 16189,
    7629             :         GIM_CheckFeatures, GIFBS_HasNEON,
    7630             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    7631             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/3, // MIs[1]
    7632             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    7633             :         // No instruction predicates
    7634             :         // MIs[0] Vd
    7635             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s32,
    7636             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7637             :         // MIs[0] Operand 1
    7638             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vcvtfp2fxs,
    7639             :         // MIs[0] Vm
    7640             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s32,
    7641             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    7642             :         // MIs[0] SIMM
    7643             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    7644             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    7645             :         // MIs[1] Operand 0
    7646             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    7647             :         // MIs[1] Operand 1
    7648             :         // No operand predicates
    7649             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    7650             :         // (intrinsic_wo_chain:{ *:[v4i32] } 629:{ *:[iPTR] }, QPR:{ *:[v4f32] }:$Vm, (imm:{ *:[i32] }):$SIMM)  =>  (VCVTf2xsq:{ *:[v4i32] } QPR:{ *:[v4f32] }:$Vm, (imm:{ *:[i32] }):$SIMM)
    7651             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VCVTf2xsq,
    7652             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7653             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    7654             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // SIMM
    7655             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7656             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7657             :         GIR_EraseFromParent, /*InsnID*/0,
    7658             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7659             :         GIR_Done,
    7660             :       // Label 174: @16189
    7661             :       GIM_Try, /*On fail goto*//*Label 175*/ 16261,
    7662             :         GIM_CheckFeatures, GIFBS_HasNEON,
    7663             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    7664             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/3, // MIs[1]
    7665             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    7666             :         // No instruction predicates
    7667             :         // MIs[0] Vd
    7668             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s32,
    7669             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7670             :         // MIs[0] Operand 1
    7671             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vcvtfp2fxu,
    7672             :         // MIs[0] Vm
    7673             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s32,
    7674             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    7675             :         // MIs[0] SIMM
    7676             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    7677             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    7678             :         // MIs[1] Operand 0
    7679             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    7680             :         // MIs[1] Operand 1
    7681             :         // No operand predicates
    7682             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    7683             :         // (intrinsic_wo_chain:{ *:[v4i32] } 630:{ *:[iPTR] }, QPR:{ *:[v4f32] }:$Vm, (imm:{ *:[i32] }):$SIMM)  =>  (VCVTf2xuq:{ *:[v4i32] } QPR:{ *:[v4f32] }:$Vm, (imm:{ *:[i32] }):$SIMM)
    7684             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VCVTf2xuq,
    7685             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7686             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    7687             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // SIMM
    7688             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7689             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7690             :         GIR_EraseFromParent, /*InsnID*/0,
    7691             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7692             :         GIR_Done,
    7693             :       // Label 175: @16261
    7694             :       GIM_Try, /*On fail goto*//*Label 176*/ 16333,
    7695             :         GIM_CheckFeatures, GIFBS_HasNEON,
    7696             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    7697             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/3, // MIs[1]
    7698             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    7699             :         // No instruction predicates
    7700             :         // MIs[0] Vd
    7701             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s32,
    7702             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7703             :         // MIs[0] Operand 1
    7704             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vcvtfxs2fp,
    7705             :         // MIs[0] Vm
    7706             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s32,
    7707             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    7708             :         // MIs[0] SIMM
    7709             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    7710             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    7711             :         // MIs[1] Operand 0
    7712             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    7713             :         // MIs[1] Operand 1
    7714             :         // No operand predicates
    7715             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    7716             :         // (intrinsic_wo_chain:{ *:[v4f32] } 632:{ *:[iPTR] }, QPR:{ *:[v4i32] }:$Vm, (imm:{ *:[i32] }):$SIMM)  =>  (VCVTxs2fq:{ *:[v4f32] } QPR:{ *:[v4i32] }:$Vm, (imm:{ *:[i32] }):$SIMM)
    7717             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VCVTxs2fq,
    7718             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7719             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    7720             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // SIMM
    7721             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7722             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7723             :         GIR_EraseFromParent, /*InsnID*/0,
    7724             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7725             :         GIR_Done,
    7726             :       // Label 176: @16333
    7727             :       GIM_Try, /*On fail goto*//*Label 177*/ 16405,
    7728             :         GIM_CheckFeatures, GIFBS_HasNEON,
    7729             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    7730             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/3, // MIs[1]
    7731             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    7732             :         // No instruction predicates
    7733             :         // MIs[0] Vd
    7734             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s32,
    7735             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7736             :         // MIs[0] Operand 1
    7737             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vcvtfxu2fp,
    7738             :         // MIs[0] Vm
    7739             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s32,
    7740             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    7741             :         // MIs[0] SIMM
    7742             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    7743             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    7744             :         // MIs[1] Operand 0
    7745             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    7746             :         // MIs[1] Operand 1
    7747             :         // No operand predicates
    7748             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    7749             :         // (intrinsic_wo_chain:{ *:[v4f32] } 633:{ *:[iPTR] }, QPR:{ *:[v4i32] }:$Vm, (imm:{ *:[i32] }):$SIMM)  =>  (VCVTxu2fq:{ *:[v4f32] } QPR:{ *:[v4i32] }:$Vm, (imm:{ *:[i32] }):$SIMM)
    7750             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VCVTxu2fq,
    7751             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7752             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    7753             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // SIMM
    7754             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7755             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7756             :         GIR_EraseFromParent, /*InsnID*/0,
    7757             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7758             :         GIR_Done,
    7759             :       // Label 177: @16405
    7760             :       GIM_Try, /*On fail goto*//*Label 178*/ 16477,
    7761             :         GIM_CheckFeatures, GIFBS_HasFullFP16_HasNEON,
    7762             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    7763             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/3, // MIs[1]
    7764             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    7765             :         // No instruction predicates
    7766             :         // MIs[0] Vd
    7767             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v8s16,
    7768             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7769             :         // MIs[0] Operand 1
    7770             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vcvtfp2fxs,
    7771             :         // MIs[0] Vm
    7772             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s16,
    7773             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    7774             :         // MIs[0] SIMM
    7775             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    7776             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    7777             :         // MIs[1] Operand 0
    7778             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    7779             :         // MIs[1] Operand 1
    7780             :         // No operand predicates
    7781             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    7782             :         // (intrinsic_wo_chain:{ *:[v8i16] } 629:{ *:[iPTR] }, QPR:{ *:[v8f16] }:$Vm, (imm:{ *:[i32] }):$SIMM)  =>  (VCVTh2xsq:{ *:[v8i16] } QPR:{ *:[v8f16] }:$Vm, (imm:{ *:[i32] }):$SIMM)
    7783             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VCVTh2xsq,
    7784             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7785             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    7786             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // SIMM
    7787             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7788             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7789             :         GIR_EraseFromParent, /*InsnID*/0,
    7790             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7791             :         GIR_Done,
    7792             :       // Label 178: @16477
    7793             :       GIM_Try, /*On fail goto*//*Label 179*/ 16549,
    7794             :         GIM_CheckFeatures, GIFBS_HasFullFP16_HasNEON,
    7795             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    7796             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/3, // MIs[1]
    7797             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    7798             :         // No instruction predicates
    7799             :         // MIs[0] Vd
    7800             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v8s16,
    7801             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7802             :         // MIs[0] Operand 1
    7803             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vcvtfp2fxu,
    7804             :         // MIs[0] Vm
    7805             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s16,
    7806             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    7807             :         // MIs[0] SIMM
    7808             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    7809             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    7810             :         // MIs[1] Operand 0
    7811             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    7812             :         // MIs[1] Operand 1
    7813             :         // No operand predicates
    7814             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    7815             :         // (intrinsic_wo_chain:{ *:[v8i16] } 630:{ *:[iPTR] }, QPR:{ *:[v8f16] }:$Vm, (imm:{ *:[i32] }):$SIMM)  =>  (VCVTh2xuq:{ *:[v8i16] } QPR:{ *:[v8f16] }:$Vm, (imm:{ *:[i32] }):$SIMM)
    7816             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VCVTh2xuq,
    7817             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7818             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    7819             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // SIMM
    7820             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7821             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7822             :         GIR_EraseFromParent, /*InsnID*/0,
    7823             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7824             :         GIR_Done,
    7825             :       // Label 179: @16549
    7826             :       GIM_Try, /*On fail goto*//*Label 180*/ 16621,
    7827             :         GIM_CheckFeatures, GIFBS_HasFullFP16_HasNEON,
    7828             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    7829             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/3, // MIs[1]
    7830             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    7831             :         // No instruction predicates
    7832             :         // MIs[0] Vd
    7833             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v8s16,
    7834             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7835             :         // MIs[0] Operand 1
    7836             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vcvtfxs2fp,
    7837             :         // MIs[0] Vm
    7838             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s16,
    7839             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    7840             :         // MIs[0] SIMM
    7841             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    7842             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    7843             :         // MIs[1] Operand 0
    7844             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    7845             :         // MIs[1] Operand 1
    7846             :         // No operand predicates
    7847             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    7848             :         // (intrinsic_wo_chain:{ *:[v8f16] } 632:{ *:[iPTR] }, QPR:{ *:[v8i16] }:$Vm, (imm:{ *:[i32] }):$SIMM)  =>  (VCVTxs2hq:{ *:[v8f16] } QPR:{ *:[v8i16] }:$Vm, (imm:{ *:[i32] }):$SIMM)
    7849             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VCVTxs2hq,
    7850             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7851             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    7852             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // SIMM
    7853             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7854             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7855             :         GIR_EraseFromParent, /*InsnID*/0,
    7856             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7857             :         GIR_Done,
    7858             :       // Label 180: @16621
    7859             :       GIM_Try, /*On fail goto*//*Label 181*/ 16693,
    7860             :         GIM_CheckFeatures, GIFBS_HasFullFP16_HasNEON,
    7861             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    7862             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/3, // MIs[1]
    7863             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    7864             :         // No instruction predicates
    7865             :         // MIs[0] Vd
    7866             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v8s16,
    7867             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7868             :         // MIs[0] Operand 1
    7869             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vcvtfxu2fp,
    7870             :         // MIs[0] Vm
    7871             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s16,
    7872             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    7873             :         // MIs[0] SIMM
    7874             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    7875             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    7876             :         // MIs[1] Operand 0
    7877             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    7878             :         // MIs[1] Operand 1
    7879             :         // No operand predicates
    7880             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    7881             :         // (intrinsic_wo_chain:{ *:[v8f16] } 633:{ *:[iPTR] }, QPR:{ *:[v8i16] }:$Vm, (imm:{ *:[i32] }):$SIMM)  =>  (VCVTxu2hq:{ *:[v8f16] } QPR:{ *:[v8i16] }:$Vm, (imm:{ *:[i32] }):$SIMM)
    7882             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VCVTxu2hq,
    7883             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7884             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    7885             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // SIMM
    7886             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7887             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7888             :         GIR_EraseFromParent, /*InsnID*/0,
    7889             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7890             :         GIR_Done,
    7891             :       // Label 181: @16693
    7892             :       GIM_Reject,
    7893             :       GIR_Done,
    7894             :     // Label 165: @16695
    7895             :     GIM_Try, /*On fail goto*//*Label 182*/ 16771,
    7896             :       GIM_CheckOpcode, /*MI*/0, TargetOpcode::G_INTRINSIC_W_SIDE_EFFECTS,
    7897             :       GIM_Try, /*On fail goto*//*Label 183*/ 16769,
    7898             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    7899             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    7900             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    7901             :         // No instruction predicates
    7902             :         // MIs[0] Rd
    7903             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    7904             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRRegClassID,
    7905             :         // MIs[0] Operand 1
    7906             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_space,
    7907             :         // MIs[0] size
    7908             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    7909             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    7910             :         // MIs[1] Operand 0
    7911             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    7912             :         // MIs[1] Operand 1
    7913             :         // No operand predicates
    7914             :         // MIs[0] Rn
    7915             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    7916             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/3, /*RC*/ARM::GPRRegClassID,
    7917             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    7918             :         // (intrinsic_w_chain:{ *:[i32] } 772:{ *:[iPTR] }, (imm:{ *:[i32] }):$size, GPR:{ *:[i32] }:$Rn)  =>  (SPACE:{ *:[i32] } (imm:{ *:[i32] }):$size, GPR:{ *:[i32] }:$Rn)
    7919             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::SPACE,
    7920             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    7921             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // size
    7922             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/3, // Rn
    7923             :         GIR_MergeMemOperands, /*InsnID*/0, /*MergeInsnID's*/0, 1, GIU_MergeMemOperands_EndOfList,
    7924             :         GIR_EraseFromParent, /*InsnID*/0,
    7925             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7926             :         GIR_Done,
    7927             :       // Label 183: @16769
    7928             :       GIM_Reject,
    7929             :       GIR_Done,
    7930             :     // Label 182: @16771
    7931             :     GIM_Try, /*On fail goto*//*Label 184*/ 19010,
    7932             :       GIM_CheckOpcode, /*MI*/0, TargetOpcode::G_ADD,
    7933             :       GIM_Try, /*On fail goto*//*Label 185*/ 16869,
    7934             :         GIM_CheckFeatures, GIFBS_HasNEON,
    7935             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    7936             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    7937             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    7938             :         // No instruction predicates
    7939             :         // MIs[0] Vd
    7940             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v8s8,
    7941             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7942             :         // MIs[0] Operand 1
    7943             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s8,
    7944             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    7945             :         // MIs[1] Operand 0
    7946             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v8s8,
    7947             :         // MIs[1] Operand 1
    7948             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabds,
    7949             :         // MIs[1] Vn
    7950             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v8s8,
    7951             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    7952             :         // MIs[1] Vm
    7953             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v8s8,
    7954             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    7955             :         // MIs[0] src1
    7956             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s8,
    7957             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    7958             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    7959             :         // (add:{ *:[v8i8] } (intrinsic_wo_chain:{ *:[v8i8] } 620:{ *:[iPTR] }, DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm), DPR:{ *:[v8i8] }:$src1)  =>  (VABAsv8i8:{ *:[v8i8] } DPR:{ *:[v8i8] }:$src1, DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)
    7960             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAsv8i8,
    7961             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7962             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    7963             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    7964             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    7965             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7966             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7967             :         GIR_EraseFromParent, /*InsnID*/0,
    7968             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7969             :         GIR_Done,
    7970             :       // Label 185: @16869
    7971             :       GIM_Try, /*On fail goto*//*Label 186*/ 16962,
    7972             :         GIM_CheckFeatures, GIFBS_HasNEON,
    7973             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    7974             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    7975             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    7976             :         // No instruction predicates
    7977             :         // MIs[0] Vd
    7978             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s16,
    7979             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7980             :         // MIs[0] Operand 1
    7981             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s16,
    7982             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    7983             :         // MIs[1] Operand 0
    7984             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v4s16,
    7985             :         // MIs[1] Operand 1
    7986             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabds,
    7987             :         // MIs[1] Vn
    7988             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v4s16,
    7989             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    7990             :         // MIs[1] Vm
    7991             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v4s16,
    7992             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    7993             :         // MIs[0] src1
    7994             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s16,
    7995             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    7996             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    7997             :         // (add:{ *:[v4i16] } (intrinsic_wo_chain:{ *:[v4i16] } 620:{ *:[iPTR] }, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm), DPR:{ *:[v4i16] }:$src1)  =>  (VABAsv4i16:{ *:[v4i16] } DPR:{ *:[v4i16] }:$src1, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    7998             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAsv4i16,
    7999             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8000             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    8001             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    8002             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    8003             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8004             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8005             :         GIR_EraseFromParent, /*InsnID*/0,
    8006             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8007             :         GIR_Done,
    8008             :       // Label 186: @16962
    8009             :       GIM_Try, /*On fail goto*//*Label 187*/ 17055,
    8010             :         GIM_CheckFeatures, GIFBS_HasNEON,
    8011             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    8012             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    8013             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    8014             :         // No instruction predicates
    8015             :         // MIs[0] Vd
    8016             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v2s32,
    8017             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    8018             :         // MIs[0] Operand 1
    8019             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s32,
    8020             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    8021             :         // MIs[1] Operand 0
    8022             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v2s32,
    8023             :         // MIs[1] Operand 1
    8024             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabds,
    8025             :         // MIs[1] Vn
    8026             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v2s32,
    8027             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    8028             :         // MIs[1] Vm
    8029             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v2s32,
    8030             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    8031             :         // MIs[0] src1
    8032             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s32,
    8033             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    8034             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    8035             :         // (add:{ *:[v2i32] } (intrinsic_wo_chain:{ *:[v2i32] } 620:{ *:[iPTR] }, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm), DPR:{ *:[v2i32] }:$src1)  =>  (VABAsv2i32:{ *:[v2i32] } DPR:{ *:[v2i32] }:$src1, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    8036             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAsv2i32,
    8037             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8038             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    8039             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    8040             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    8041             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8042             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8043             :         GIR_EraseFromParent, /*InsnID*/0,
    8044             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8045             :         GIR_Done,
    8046             :       // Label 187: @17055
    8047             :       GIM_Try, /*On fail goto*//*Label 188*/ 17148,
    8048             :         GIM_CheckFeatures, GIFBS_HasNEON,
    8049             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    8050             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    8051             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    8052             :         // No instruction predicates
    8053             :         // MIs[0] Vd
    8054             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v16s8,
    8055             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8056             :         // MIs[0] Operand 1
    8057             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v16s8,
    8058             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    8059             :         // MIs[1] Operand 0
    8060             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v16s8,
    8061             :         // MIs[1] Operand 1
    8062             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabds,
    8063             :         // MIs[1] Vn
    8064             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v16s8,
    8065             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    8066             :         // MIs[1] Vm
    8067             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v16s8,
    8068             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::QPRRegClassID,
    8069             :         // MIs[0] src1
    8070             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v16s8,
    8071             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    8072             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    8073             :         // (add:{ *:[v16i8] } (intrinsic_wo_chain:{ *:[v16i8] } 620:{ *:[iPTR] }, QPR:{ *:[v16i8] }:$Vn, QPR:{ *:[v16i8] }:$Vm), QPR:{ *:[v16i8] }:$src1)  =>  (VABAsv16i8:{ *:[v16i8] } QPR:{ *:[v16i8] }:$src1, QPR:{ *:[v16i8] }:$Vn, QPR:{ *:[v16i8] }:$Vm)
    8074             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAsv16i8,
    8075             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8076             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    8077             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    8078             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    8079             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8080             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8081             :         GIR_EraseFromParent, /*InsnID*/0,
    8082             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8083             :         GIR_Done,
    8084             :       // Label 188: @17148
    8085             :       GIM_Try, /*On fail goto*//*Label 189*/ 17241,
    8086             :         GIM_CheckFeatures, GIFBS_HasNEON,
    8087             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    8088             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    8089             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    8090             :         // No instruction predicates
    8091             :         // MIs[0] Vd
    8092             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v8s16,
    8093             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8094             :         // MIs[0] Operand 1
    8095             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s16,
    8096             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    8097             :         // MIs[1] Operand 0
    8098             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v8s16,
    8099             :         // MIs[1] Operand 1
    8100             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabds,
    8101             :         // MIs[1] Vn
    8102             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v8s16,
    8103             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    8104             :         // MIs[1] Vm
    8105             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v8s16,
    8106             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::QPRRegClassID,
    8107             :         // MIs[0] src1
    8108             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s16,
    8109             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    8110             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    8111             :         // (add:{ *:[v8i16] } (intrinsic_wo_chain:{ *:[v8i16] } 620:{ *:[iPTR] }, QPR:{ *:[v8i16] }:$Vn, QPR:{ *:[v8i16] }:$Vm), QPR:{ *:[v8i16] }:$src1)  =>  (VABAsv8i16:{ *:[v8i16] } QPR:{ *:[v8i16] }:$src1, QPR:{ *:[v8i16] }:$Vn, QPR:{ *:[v8i16] }:$Vm)
    8112             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAsv8i16,
    8113             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8114             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    8115             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    8116             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    8117             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8118             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8119             :         GIR_EraseFromParent, /*InsnID*/0,
    8120             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8121             :         GIR_Done,
    8122             :       // Label 189: @17241
    8123             :       GIM_Try, /*On fail goto*//*Label 190*/ 17334,
    8124             :         GIM_CheckFeatures, GIFBS_HasNEON,
    8125             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    8126             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    8127             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    8128             :         // No instruction predicates
    8129             :         // MIs[0] Vd
    8130             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s32,
    8131             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8132             :         // MIs[0] Operand 1
    8133             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s32,
    8134             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    8135             :         // MIs[1] Operand 0
    8136             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v4s32,
    8137             :         // MIs[1] Operand 1
    8138             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabds,
    8139             :         // MIs[1] Vn
    8140             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v4s32,
    8141             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    8142             :         // MIs[1] Vm
    8143             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v4s32,
    8144             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::QPRRegClassID,
    8145             :         // MIs[0] src1
    8146             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s32,
    8147             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    8148             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    8149             :         // (add:{ *:[v4i32] } (intrinsic_wo_chain:{ *:[v4i32] } 620:{ *:[iPTR] }, QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm), QPR:{ *:[v4i32] }:$src1)  =>  (VABAsv4i32:{ *:[v4i32] } QPR:{ *:[v4i32] }:$src1, QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm)
    8150             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAsv4i32,
    8151             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8152             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    8153             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    8154             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    8155             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8156             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8157             :         GIR_EraseFromParent, /*InsnID*/0,
    8158             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8159             :         GIR_Done,
    8160             :       // Label 190: @17334
    8161             :       GIM_Try, /*On fail goto*//*Label 191*/ 17427,
    8162             :         GIM_CheckFeatures, GIFBS_HasNEON,
    8163             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    8164             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    8165             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    8166             :         // No instruction predicates
    8167             :         // MIs[0] Vd
    8168             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v8s8,
    8169             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    8170             :         // MIs[0] Operand 1
    8171             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s8,
    8172             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    8173             :         // MIs[1] Operand 0
    8174             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v8s8,
    8175             :         // MIs[1] Operand 1
    8176             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabdu,
    8177             :         // MIs[1] Vn
    8178             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v8s8,
    8179             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    8180             :         // MIs[1] Vm
    8181             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v8s8,
    8182             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    8183             :         // MIs[0] src1
    8184             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s8,
    8185             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    8186             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    8187             :         // (add:{ *:[v8i8] } (intrinsic_wo_chain:{ *:[v8i8] } 621:{ *:[iPTR] }, DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm), DPR:{ *:[v8i8] }:$src1)  =>  (VABAuv8i8:{ *:[v8i8] } DPR:{ *:[v8i8] }:$src1, DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)
    8188             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAuv8i8,
    8189             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8190             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    8191             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    8192             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    8193             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8194             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8195             :         GIR_EraseFromParent, /*InsnID*/0,
    8196             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8197             :         GIR_Done,
    8198             :       // Label 191: @17427
    8199             :       GIM_Try, /*On fail goto*//*Label 192*/ 17520,
    8200             :         GIM_CheckFeatures, GIFBS_HasNEON,
    8201             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    8202             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    8203             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    8204             :         // No instruction predicates
    8205             :         // MIs[0] Vd
    8206             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s16,
    8207             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    8208             :         // MIs[0] Operand 1
    8209             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s16,
    8210             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    8211             :         // MIs[1] Operand 0
    8212             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v4s16,
    8213             :         // MIs[1] Operand 1
    8214             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabdu,
    8215             :         // MIs[1] Vn
    8216             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v4s16,
    8217             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    8218             :         // MIs[1] Vm
    8219             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v4s16,
    8220             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    8221             :         // MIs[0] src1
    8222             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s16,
    8223             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    8224             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    8225             :         // (add:{ *:[v4i16] } (intrinsic_wo_chain:{ *:[v4i16] } 621:{ *:[iPTR] }, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm), DPR:{ *:[v4i16] }:$src1)  =>  (VABAuv4i16:{ *:[v4i16] } DPR:{ *:[v4i16] }:$src1, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    8226             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAuv4i16,
    8227             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8228             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    8229             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    8230             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    8231             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8232             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8233             :         GIR_EraseFromParent, /*InsnID*/0,
    8234             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8235             :         GIR_Done,
    8236             :       // Label 192: @17520
    8237             :       GIM_Try, /*On fail goto*//*Label 193*/ 17613,
    8238             :         GIM_CheckFeatures, GIFBS_HasNEON,
    8239             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    8240             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    8241             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    8242             :         // No instruction predicates
    8243             :         // MIs[0] Vd
    8244             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v2s32,
    8245             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    8246             :         // MIs[0] Operand 1
    8247             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s32,
    8248             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    8249             :         // MIs[1] Operand 0
    8250             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v2s32,
    8251             :         // MIs[1] Operand 1
    8252             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabdu,
    8253             :         // MIs[1] Vn
    8254             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v2s32,
    8255             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    8256             :         // MIs[1] Vm
    8257             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v2s32,
    8258             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    8259             :         // MIs[0] src1
    8260             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s32,
    8261             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    8262             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    8263             :         // (add:{ *:[v2i32] } (intrinsic_wo_chain:{ *:[v2i32] } 621:{ *:[iPTR] }, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm), DPR:{ *:[v2i32] }:$src1)  =>  (VABAuv2i32:{ *:[v2i32] } DPR:{ *:[v2i32] }:$src1, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    8264             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAuv2i32,
    8265             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8266             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    8267             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    8268             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    8269             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8270             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8271             :         GIR_EraseFromParent, /*InsnID*/0,
    8272             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8273             :         GIR_Done,
    8274             :       // Label 193: @17613
    8275             :       GIM_Try, /*On fail goto*//*Label 194*/ 17706,
    8276             :         GIM_CheckFeatures, GIFBS_HasNEON,
    8277             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    8278             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    8279             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    8280             :         // No instruction predicates
    8281             :         // MIs[0] Vd
    8282             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v16s8,
    8283             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8284             :         // MIs[0] Operand 1
    8285             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v16s8,
    8286             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    8287             :         // MIs[1] Operand 0
    8288             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v16s8,
    8289             :         // MIs[1] Operand 1
    8290             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabdu,
    8291             :         // MIs[1] Vn
    8292             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v16s8,
    8293             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    8294             :         // MIs[1] Vm
    8295             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v16s8,
    8296             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::QPRRegClassID,
    8297             :         // MIs[0] src1
    8298             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v16s8,
    8299             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    8300             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    8301             :         // (add:{ *:[v16i8] } (intrinsic_wo_chain:{ *:[v16i8] } 621:{ *:[iPTR] }, QPR:{ *:[v16i8] }:$Vn, QPR:{ *:[v16i8] }:$Vm), QPR:{ *:[v16i8] }:$src1)  =>  (VABAuv16i8:{ *:[v16i8] } QPR:{ *:[v16i8] }:$src1, QPR:{ *:[v16i8] }:$Vn, QPR:{ *:[v16i8] }:$Vm)
    8302             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAuv16i8,
    8303             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8304             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    8305             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    8306             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    8307             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8308             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8309             :         GIR_EraseFromParent, /*InsnID*/0,
    8310             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8311             :         GIR_Done,
    8312             :       // Label 194: @17706
    8313             :       GIM_Try, /*On fail goto*//*Label 195*/ 17799,
    8314             :         GIM_CheckFeatures, GIFBS_HasNEON,
    8315             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    8316             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    8317             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    8318             :         // No instruction predicates
    8319             :         // MIs[0] Vd
    8320             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v8s16,
    8321             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8322             :         // MIs[0] Operand 1
    8323             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s16,
    8324             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    8325             :         // MIs[1] Operand 0
    8326             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v8s16,
    8327             :         // MIs[1] Operand 1
    8328             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabdu,
    8329             :         // MIs[1] Vn
    8330             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v8s16,
    8331             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    8332             :         // MIs[1] Vm
    8333             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v8s16,
    8334             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::QPRRegClassID,
    8335             :         // MIs[0] src1
    8336             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s16,
    8337             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    8338             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    8339             :         // (add:{ *:[v8i16] } (intrinsic_wo_chain:{ *:[v8i16] } 621:{ *:[iPTR] }, QPR:{ *:[v8i16] }:$Vn, QPR:{ *:[v8i16] }:$Vm), QPR:{ *:[v8i16] }:$src1)  =>  (VABAuv8i16:{ *:[v8i16] } QPR:{ *:[v8i16] }:$src1, QPR:{ *:[v8i16] }:$Vn, QPR:{ *:[v8i16] }:$Vm)
    8340             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAuv8i16,
    8341             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8342             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    8343             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    8344             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    8345             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8346             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8347             :         GIR_EraseFromParent, /*InsnID*/0,
    8348             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8349             :         GIR_Done,
    8350             :       // Label 195: @17799
    8351             :       GIM_Try, /*On fail goto*//*Label 196*/ 17892,
    8352             :         GIM_CheckFeatures, GIFBS_HasNEON,
    8353             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    8354             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    8355             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    8356             :         // No instruction predicates
    8357             :         // MIs[0] Vd
    8358             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s32,
    8359             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8360             :         // MIs[0] Operand 1
    8361             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s32,
    8362             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    8363             :         // MIs[1] Operand 0
    8364             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v4s32,
    8365             :         // MIs[1] Operand 1
    8366             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabdu,
    8367             :         // MIs[1] Vn
    8368             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v4s32,
    8369             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    8370             :         // MIs[1] Vm
    8371             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v4s32,
    8372             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::QPRRegClassID,
    8373             :         // MIs[0] src1
    8374             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s32,
    8375             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    8376             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    8377             :         // (add:{ *:[v4i32] } (intrinsic_wo_chain:{ *:[v4i32] } 621:{ *:[iPTR] }, QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm), QPR:{ *:[v4i32] }:$src1)  =>  (VABAuv4i32:{ *:[v4i32] } QPR:{ *:[v4i32] }:$src1, QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm)
    8378             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAuv4i32,
    8379             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8380             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    8381             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    8382             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    8383             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8384             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8385             :         GIR_EraseFromParent, /*InsnID*/0,
    8386             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8387             :         GIR_Done,
    8388             :       // Label 196: @17892
    8389             :       GIM_Try, /*On fail goto*//*Label 197*/ 17985,
    8390             :         GIM_CheckFeatures, GIFBS_HasNEON,
    8391             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    8392             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    8393             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    8394             :         // No instruction predicates
    8395             :         // MIs[0] Vd
    8396             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v8s8,
    8397             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    8398             :         // MIs[0] src1
    8399             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s8,
    8400             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    8401             :         // MIs[0] Operand 2
    8402             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s8,
    8403             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    8404             :         // MIs[1] Operand 0
    8405             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v8s8,
    8406             :         // MIs[1] Operand 1
    8407             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabds,
    8408             :         // MIs[1] Vn
    8409             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v8s8,
    8410             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    8411             :         // MIs[1] Vm
    8412             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v8s8,
    8413             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    8414             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    8415             :         // (add:{ *:[v8i8] } DPR:{ *:[v8i8] }:$src1, (intrinsic_wo_chain:{ *:[v8i8] } 620:{ *:[iPTR] }, DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm))  =>  (VABAsv8i8:{ *:[v8i8] } DPR:{ *:[v8i8] }:$src1, DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)
    8416             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAsv8i8,
    8417             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8418             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    8419             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    8420             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    8421             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8422             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8423             :         GIR_EraseFromParent, /*InsnID*/0,
    8424             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8425             :         GIR_Done,
    8426             :       // Label 197: @17985
    8427             :       GIM_Try, /*On fail goto*//*Label 198*/ 18078,
    8428             :         GIM_CheckFeatures, GIFBS_HasNEON,
    8429             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    8430             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    8431             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    8432             :         // No instruction predicates
    8433             :         // MIs[0] Vd
    8434             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s16,
    8435             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    8436             :         // MIs[0] src1
    8437             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s16,
    8438             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    8439             :         // MIs[0] Operand 2
    8440             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s16,
    8441             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    8442             :         // MIs[1] Operand 0
    8443             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v4s16,
    8444             :         // MIs[1] Operand 1
    8445             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabds,
    8446             :         // MIs[1] Vn
    8447             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v4s16,
    8448             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    8449             :         // MIs[1] Vm
    8450             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v4s16,
    8451             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    8452             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    8453             :         // (add:{ *:[v4i16] } DPR:{ *:[v4i16] }:$src1, (intrinsic_wo_chain:{ *:[v4i16] } 620:{ *:[iPTR] }, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm))  =>  (VABAsv4i16:{ *:[v4i16] } DPR:{ *:[v4i16] }:$src1, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    8454             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAsv4i16,
    8455             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8456             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    8457             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    8458             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    8459             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8460             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8461             :         GIR_EraseFromParent, /*InsnID*/0,
    8462             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8463             :         GIR_Done,
    8464             :       // Label 198: @18078
    8465             :       GIM_Try, /*On fail goto*//*Label 199*/ 18171,
    8466             :         GIM_CheckFeatures, GIFBS_HasNEON,
    8467             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    8468             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    8469             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    8470             :         // No instruction predicates
    8471             :         // MIs[0] Vd
    8472             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v2s32,
    8473             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    8474             :         // MIs[0] src1
    8475             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s32,
    8476             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    8477             :         // MIs[0] Operand 2
    8478             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s32,
    8479             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    8480             :         // MIs[1] Operand 0
    8481             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v2s32,
    8482             :         // MIs[1] Operand 1
    8483             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabds,
    8484             :         // MIs[1] Vn
    8485             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v2s32,
    8486             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    8487             :         // MIs[1] Vm
    8488             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v2s32,
    8489             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    8490             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    8491             :         // (add:{ *:[v2i32] } DPR:{ *:[v2i32] }:$src1, (intrinsic_wo_chain:{ *:[v2i32] } 620:{ *:[iPTR] }, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm))  =>  (VABAsv2i32:{ *:[v2i32] } DPR:{ *:[v2i32] }:$src1, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    8492             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAsv2i32,
    8493             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8494             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    8495             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    8496             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    8497             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8498             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8499             :         GIR_EraseFromParent, /*InsnID*/0,
    8500             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8501             :         GIR_Done,
    8502             :       // Label 199: @18171
    8503             :       GIM_Try, /*On fail goto*//*Label 200*/ 18264,
    8504             :         GIM_CheckFeatures, GIFBS_HasNEON,
    8505             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    8506             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    8507             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    8508             :         // No instruction predicates
    8509             :         // MIs[0] Vd
    8510             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v16s8,
    8511             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8512             :         // MIs[0] src1
    8513             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v16s8,
    8514             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    8515             :         // MIs[0] Operand 2
    8516             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v16s8,
    8517             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    8518             :         // MIs[1] Operand 0
    8519             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v16s8,
    8520             :         // MIs[1] Operand 1
    8521             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabds,
    8522             :         // MIs[1] Vn
    8523             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v16s8,
    8524             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    8525             :         // MIs[1] Vm
    8526             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v16s8,
    8527             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::QPRRegClassID,
    8528             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    8529             :         // (add:{ *:[v16i8] } QPR:{ *:[v16i8] }:$src1, (intrinsic_wo_chain:{ *:[v16i8] } 620:{ *:[iPTR] }, QPR:{ *:[v16i8] }:$Vn, QPR:{ *:[v16i8] }:$Vm))  =>  (VABAsv16i8:{ *:[v16i8] } QPR:{ *:[v16i8] }:$src1, QPR:{ *:[v16i8] }:$Vn, QPR:{ *:[v16i8] }:$Vm)
    8530             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAsv16i8,
    8531             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8532             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    8533             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    8534             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    8535             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8536             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8537             :         GIR_EraseFromParent, /*InsnID*/0,
    8538             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8539             :         GIR_Done,
    8540             :       // Label 200: @18264
    8541             :       GIM_Try, /*On fail goto*//*Label 201*/ 18357,
    8542             :         GIM_CheckFeatures, GIFBS_HasNEON,
    8543             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    8544             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    8545             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    8546             :         // No instruction predicates
    8547             :         // MIs[0] Vd
    8548             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v8s16,
    8549             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8550             :         // MIs[0] src1
    8551             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s16,
    8552             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    8553             :         // MIs[0] Operand 2
    8554             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s16,
    8555             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    8556             :         // MIs[1] Operand 0
    8557             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v8s16,
    8558             :         // MIs[1] Operand 1
    8559             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabds,
    8560             :         // MIs[1] Vn
    8561             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v8s16,
    8562             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    8563             :         // MIs[1] Vm
    8564             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v8s16,
    8565             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::QPRRegClassID,
    8566             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    8567             :         // (add:{ *:[v8i16] } QPR:{ *:[v8i16] }:$src1, (intrinsic_wo_chain:{ *:[v8i16] } 620:{ *:[iPTR] }, QPR:{ *:[v8i16] }:$Vn, QPR:{ *:[v8i16] }:$Vm))  =>  (VABAsv8i16:{ *:[v8i16] } QPR:{ *:[v8i16] }:$src1, QPR:{ *:[v8i16] }:$Vn, QPR:{ *:[v8i16] }:$Vm)
    8568             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAsv8i16,
    8569             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8570             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    8571             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    8572             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    8573             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8574             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8575             :         GIR_EraseFromParent, /*InsnID*/0,
    8576             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8577             :         GIR_Done,
    8578             :       // Label 201: @18357
    8579             :       GIM_Try, /*On fail goto*//*Label 202*/ 18450,
    8580             :         GIM_CheckFeatures, GIFBS_HasNEON,
    8581             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    8582             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    8583             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    8584             :         // No instruction predicates
    8585             :         // MIs[0] Vd
    8586             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s32,
    8587             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8588             :         // MIs[0] src1
    8589             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s32,
    8590             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    8591             :         // MIs[0] Operand 2
    8592             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s32,
    8593             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    8594             :         // MIs[1] Operand 0
    8595             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v4s32,
    8596             :         // MIs[1] Operand 1
    8597             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabds,
    8598             :         // MIs[1] Vn
    8599             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v4s32,
    8600             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    8601             :         // MIs[1] Vm
    8602             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v4s32,
    8603             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::QPRRegClassID,
    8604             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    8605             :         // (add:{ *:[v4i32] } QPR:{ *:[v4i32] }:$src1, (intrinsic_wo_chain:{ *:[v4i32] } 620:{ *:[iPTR] }, QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm))  =>  (VABAsv4i32:{ *:[v4i32] } QPR:{ *:[v4i32] }:$src1, QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm)
    8606             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAsv4i32,
    8607             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8608             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    8609             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    8610             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    8611             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8612             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8613             :         GIR_EraseFromParent, /*InsnID*/0,
    8614             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8615             :         GIR_Done,
    8616             :       // Label 202: @18450
    8617             :       GIM_Try, /*On fail goto*//*Label 203*/ 18543,
    8618             :         GIM_CheckFeatures, GIFBS_HasNEON,
    8619             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    8620             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    8621             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    8622             :         // No instruction predicates
    8623             :         // MIs[0] Vd
    8624             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v8s8,
    8625             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    8626             :         // MIs[0] src1
    8627             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s8,
    8628             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    8629             :         // MIs[0] Operand 2
    8630             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s8,
    8631             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    8632             :         // MIs[1] Operand 0
    8633             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v8s8,
    8634             :         // MIs[1] Operand 1
    8635             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabdu,
    8636             :         // MIs[1] Vn
    8637             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v8s8,
    8638             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    8639             :         // MIs[1] Vm
    8640             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v8s8,
    8641             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    8642             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    8643             :         // (add:{ *:[v8i8] } DPR:{ *:[v8i8] }:$src1, (intrinsic_wo_chain:{ *:[v8i8] } 621:{ *:[iPTR] }, DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm))  =>  (VABAuv8i8:{ *:[v8i8] } DPR:{ *:[v8i8] }:$src1, DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)
    8644             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAuv8i8,
    8645             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8646             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    8647             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    8648             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    8649             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8650             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8651             :         GIR_EraseFromParent, /*InsnID*/0,
    8652             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8653             :         GIR_Done,
    8654             :       // Label 203: @18543
    8655             :       GIM_Try, /*On fail goto*//*Label 204*/ 18636,
    8656             :         GIM_CheckFeatures, GIFBS_HasNEON,
    8657             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    8658             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    8659             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    8660             :         // No instruction predicates
    8661             :         // MIs[0] Vd
    8662             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s16,
    8663             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    8664             :         // MIs[0] src1
    8665             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s16,
    8666             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    8667             :         // MIs[0] Operand 2
    8668             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s16,
    8669             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    8670             :         // MIs[1] Operand 0
    8671             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v4s16,
    8672             :         // MIs[1] Operand 1
    8673             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabdu,
    8674             :         // MIs[1] Vn
    8675             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v4s16,
    8676             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    8677             :         // MIs[1] Vm
    8678             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v4s16,
    8679             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    8680             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    8681             :         // (add:{ *:[v4i16] } DPR:{ *:[v4i16] }:$src1, (intrinsic_wo_chain:{ *:[v4i16] } 621:{ *:[iPTR] }, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm))  =>  (VABAuv4i16:{ *:[v4i16] } DPR:{ *:[v4i16] }:$src1, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    8682             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAuv4i16,
    8683             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8684             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    8685             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    8686             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    8687             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8688             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8689             :         GIR_EraseFromParent, /*InsnID*/0,
    8690             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8691             :         GIR_Done,
    8692             :       // Label 204: @18636
    8693             :       GIM_Try, /*On fail goto*//*Label 205*/ 18729,
    8694             :         GIM_CheckFeatures, GIFBS_HasNEON,
    8695             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    8696             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    8697             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    8698             :         // No instruction predicates
    8699             :         // MIs[0] Vd
    8700             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v2s32,
    8701             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    8702             :         // MIs[0] src1
    8703             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s32,
    8704             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    8705             :         // MIs[0] Operand 2
    8706             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s32,
    8707             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    8708             :         // MIs[1] Operand 0
    8709             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v2s32,
    8710             :         // MIs[1] Operand 1
    8711             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabdu,
    8712             :         // MIs[1] Vn
    8713             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v2s32,
    8714             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    8715             :         // MIs[1] Vm
    8716             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v2s32,
    8717             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    8718             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    8719             :         // (add:{ *:[v2i32] } DPR:{ *:[v2i32] }:$src1, (intrinsic_wo_chain:{ *:[v2i32] } 621:{ *:[iPTR] }, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm))  =>  (VABAuv2i32:{ *:[v2i32] } DPR:{ *:[v2i32] }:$src1, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    8720             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAuv2i32,
    8721             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8722             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    8723             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    8724             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    8725             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8726             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8727             :         GIR_EraseFromParent, /*InsnID*/0,
    8728             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8729             :         GIR_Done,
    8730             :       // Label 205: @18729
    8731             :       GIM_Try, /*On fail goto*//*Label 206*/ 18822,
    8732             :         GIM_CheckFeatures, GIFBS_HasNEON,
    8733             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    8734             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    8735             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    8736             :         // No instruction predicates
    8737             :         // MIs[0] Vd
    8738             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v16s8,
    8739             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8740             :         // MIs[0] src1
    8741             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v16s8,
    8742             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    8743             :         // MIs[0] Operand 2
    8744             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v16s8,
    8745             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    8746             :         // MIs[1] Operand 0
    8747             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v16s8,
    8748             :         // MIs[1] Operand 1
    8749             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabdu,
    8750             :         // MIs[1] Vn
    8751             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v16s8,
    8752             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    8753             :         // MIs[1] Vm
    8754             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v16s8,
    8755             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::QPRRegClassID,
    8756             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    8757             :         // (add:{ *:[v16i8] } QPR:{ *:[v16i8] }:$src1, (intrinsic_wo_chain:{ *:[v16i8] } 621:{ *:[iPTR] }, QPR:{ *:[v16i8] }:$Vn, QPR:{ *:[v16i8] }:$Vm))  =>  (VABAuv16i8:{ *:[v16i8] } QPR:{ *:[v16i8] }:$src1, QPR:{ *:[v16i8] }:$Vn, QPR:{ *:[v16i8] }:$Vm)
    8758             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAuv16i8,
    8759             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8760             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    8761             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    8762             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    8763             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8764             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8765             :         GIR_EraseFromParent, /*InsnID*/0,
    8766             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8767             :         GIR_Done,
    8768             :       // Label 206: @18822
    8769             :       GIM_Try, /*On fail goto*//*Label 207*/ 18915,
    8770             :         GIM_CheckFeatures, GIFBS_HasNEON,
    8771             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    8772             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    8773             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    8774             :         // No instruction predicates
    8775             :         // MIs[0] Vd
    8776             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v8s16,
    8777             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8778             :         // MIs[0] src1
    8779             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s16,
    8780             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    8781             :         // MIs[0] Operand 2
    8782             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s16,
    8783             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    8784             :         // MIs[1] Operand 0
    8785             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v8s16,
    8786             :         // MIs[1] Operand 1
    8787             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabdu,
    8788             :         // MIs[1] Vn
    8789             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v8s16,
    8790             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    8791             :         // MIs[1] Vm
    8792             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v8s16,
    8793             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::QPRRegClassID,
    8794             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    8795             :         // (add:{ *:[v8i16] } QPR:{ *:[v8i16] }:$src1, (intrinsic_wo_chain:{ *:[v8i16] } 621:{ *:[iPTR] }, QPR:{ *:[v8i16] }:$Vn, QPR:{ *:[v8i16] }:$Vm))  =>  (VABAuv8i16:{ *:[v8i16] } QPR:{ *:[v8i16] }:$src1, QPR:{ *:[v8i16] }:$Vn, QPR:{ *:[v8i16] }:$Vm)
    8796             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAuv8i16,
    8797             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8798             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    8799             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    8800             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    8801             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8802             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8803             :         GIR_EraseFromParent, /*InsnID*/0,
    8804             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8805             :         GIR_Done,
    8806             :       // Label 207: @18915
    8807             :       GIM_Try, /*On fail goto*//*Label 208*/ 19008,
    8808             :         GIM_CheckFeatures, GIFBS_HasNEON,
    8809             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    8810             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    8811             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    8812             :         // No instruction predicates
    8813             :         // MIs[0] Vd
    8814             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s32,
    8815             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8816             :         // MIs[0] src1
    8817             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s32,
    8818             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    8819             :         // MIs[0] Operand 2
    8820             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s32,
    8821             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    8822             :         // MIs[1] Operand 0
    8823             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v4s32,
    8824             :         // MIs[1] Operand 1
    8825             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabdu,
    8826             :         // MIs[1] Vn
    8827             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v4s32,
    8828             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    8829             :         // MIs[1] Vm
    8830             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v4s32,
    8831             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::QPRRegClassID,
    8832             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    8833             :         // (add:{ *:[v4i32] } QPR:{ *:[v4i32] }:$src1, (intrinsic_wo_chain:{ *:[v4i32] } 621:{ *:[iPTR] }, QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm))  =>  (VABAuv4i32:{ *:[v4i32] } QPR:{ *:[v4i32] }:$src1, QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm)
    8834             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAuv4i32,
    8835             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8836             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    8837             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    8838             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    8839             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8840             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8841             :         GIR_EraseFromParent, /*InsnID*/0,
    8842             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8843             :         GIR_Done,
    8844             :       // Label 208: @19008
    8845             :       GIM_Reject,
    8846             :       GIR_Done,
    8847             :     // Label 184: @19010
    8848             :     GIM_Try, /*On fail goto*//*Label 209*/ 19369,
    8849             :       GIM_CheckOpcode, /*MI*/0, TargetOpcode::G_AND,
    8850             :       GIM_Try, /*On fail goto*//*Label 210*/ 19103,
    8851             :         GIM_CheckFeatures, GIFBS_IsARM,
    8852             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    8853             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    8854             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    8855             :         // No instruction predicates
    8856             :         // MIs[0] Rd
    8857             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    8858             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRRegClassID,
    8859             :         // MIs[0] Operand 1
    8860             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    8861             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_XOR,
    8862             :         // MIs[1] Operand 0
    8863             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    8864             :         // MIs[1] Rm
    8865             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    8866             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    8867             :         // MIs[1] Operand 2
    8868             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    8869             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, -1,
    8870             :         // MIs[0] Rn
    8871             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    8872             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::GPRRegClassID,
    8873             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    8874             :         // (and:{ *:[i32] } (xor:{ *:[i32] } GPR:{ *:[i32] }:$Rm, -1:{ *:[i32] }), GPR:{ *:[i32] }:$Rn)  =>  (BICrr:{ *:[i32] } GPR:{ *:[i32] }:$Rn, GPR:{ *:[i32] }:$Rm)
    8875             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::BICrr,
    8876             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    8877             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rn
    8878             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rm
    8879             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8880             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8881             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8882             :         GIR_EraseFromParent, /*InsnID*/0,
    8883             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8884             :         GIR_Done,
    8885             :       // Label 210: @19103
    8886             :       GIM_Try, /*On fail goto*//*Label 211*/ 19191,
    8887             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    8888             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    8889             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    8890             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    8891             :         // No instruction predicates
    8892             :         // MIs[0] Rd
    8893             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    8894             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    8895             :         // MIs[0] Operand 1
    8896             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    8897             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_XOR,
    8898             :         // MIs[1] Operand 0
    8899             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    8900             :         // MIs[1] Rm
    8901             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    8902             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    8903             :         // MIs[1] Operand 2
    8904             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    8905             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, -1,
    8906             :         // MIs[0] Rn
    8907             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    8908             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
    8909             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    8910             :         // (and:{ *:[i32] } (xor:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, -1:{ *:[i32] }), rGPR:{ *:[i32] }:$Rn)  =>  (t2BICrr:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm)
    8911             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2BICrr,
    8912             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    8913             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rn
    8914             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rm
    8915             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8916             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8917             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8918             :         GIR_EraseFromParent, /*InsnID*/0,
    8919             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8920             :         GIR_Done,
    8921             :       // Label 211: @19191
    8922             :       GIM_Try, /*On fail goto*//*Label 212*/ 19279,
    8923             :         GIM_CheckFeatures, GIFBS_IsARM,
    8924             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    8925             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    8926             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    8927             :         // No instruction predicates
    8928             :         // MIs[0] Rd
    8929             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    8930             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRRegClassID,
    8931             :         // MIs[0] Rn
    8932             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    8933             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    8934             :         // MIs[0] Operand 2
    8935             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    8936             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_XOR,
    8937             :         // MIs[1] Operand 0
    8938             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    8939             :         // MIs[1] Rm
    8940             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    8941             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    8942             :         // MIs[1] Operand 2
    8943             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    8944             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, -1,
    8945             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    8946             :         // (and:{ *:[i32] } GPR:{ *:[i32] }:$Rn, (xor:{ *:[i32] } GPR:{ *:[i32] }:$Rm, -1:{ *:[i32] }))  =>  (BICrr:{ *:[i32] } GPR:{ *:[i32] }:$Rn, GPR:{ *:[i32] }:$Rm)
    8947             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::BICrr,
    8948             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    8949             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    8950             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rm
    8951             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8952             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8953             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8954             :         GIR_EraseFromParent, /*InsnID*/0,
    8955             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8956             :         GIR_Done,
    8957             :       // Label 212: @19279
    8958             :       GIM_Try, /*On fail goto*//*Label 213*/ 19367,
    8959             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    8960             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    8961             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    8962             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    8963             :         // No instruction predicates
    8964             :         // MIs[0] Rd
    8965             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    8966             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    8967             :         // MIs[0] Rn
    8968             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    8969             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    8970             :         // MIs[0] Operand 2
    8971             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    8972             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_XOR,
    8973             :         // MIs[1] Operand 0
    8974             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    8975             :         // MIs[1] Rm
    8976             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    8977             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    8978             :         // MIs[1] Operand 2
    8979             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    8980             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, -1,
    8981             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    8982             :         // (and:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (xor:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, -1:{ *:[i32] }))  =>  (t2BICrr:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm)
    8983             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2BICrr,
    8984             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    8985             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    8986             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rm
    8987             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8988             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8989             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8990             :         GIR_EraseFromParent, /*InsnID*/0,
    8991             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8992             :         GIR_Done,
    8993             :       // Label 213: @19367
    8994             :       GIM_Reject,
    8995             :       GIR_Done,
    8996             :     // Label 209: @19369
    8997             :     GIM_Try, /*On fail goto*//*Label 214*/ 19522,
    8998             :       GIM_CheckOpcode, /*MI*/0, TargetOpcode::G_ASHR,
    8999             :       GIM_Try, /*On fail goto*//*Label 215*/ 19447,
    9000             :         GIM_CheckFeatures, GIFBS_HasV6_IsThumb_IsThumb1Only,
    9001             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    9002             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    9003             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    9004             :         // No instruction predicates
    9005             :         // MIs[0] Rd
    9006             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    9007             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::tGPRRegClassID,
    9008             :         // MIs[0] Operand 1
    9009             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    9010             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_BSWAP,
    9011             :         // MIs[1] Operand 0
    9012             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    9013             :         // MIs[1] Rm
    9014             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    9015             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::tGPRRegClassID,
    9016             :         // MIs[0] Operand 2
    9017             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    9018             :         GIM_CheckConstantInt, /*MI*/0, /*Op*/2, 16,
    9019             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    9020             :         // (sra:{ *:[i32] } (bswap:{ *:[i32] } tGPR:{ *:[i32] }:$Rm), 16:{ *:[i32] })  =>  (tREVSH:{ *:[i32] } tGPR:{ *:[i32] }:$Rm)
    9021             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::tREVSH,
    9022             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    9023             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rm
    9024             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9025             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9026             :         GIR_EraseFromParent, /*InsnID*/0,
    9027             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9028             :         GIR_Done,
    9029             :       // Label 215: @19447
    9030             :       GIM_Try, /*On fail goto*//*Label 216*/ 19520,
    9031             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    9032             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    9033             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    9034             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    9035             :         // No instruction predicates
    9036             :         // MIs[0] Rd
    9037             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    9038             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    9039             :         // MIs[0] Operand 1
    9040             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    9041             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_BSWAP,
    9042             :         // MIs[1] Operand 0
    9043             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    9044             :         // MIs[1] Rm
    9045             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    9046             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    9047             :         // MIs[0] Operand 2
    9048             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    9049             :         GIM_CheckConstantInt, /*MI*/0, /*Op*/2, 16,
    9050             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    9051             :         // (sra:{ *:[i32] } (bswap:{ *:[i32] } rGPR:{ *:[i32] }:$Rm), 16:{ *:[i32] })  =>  (t2REVSH:{ *:[i32] } rGPR:{ *:[i32] }:$Rm)
    9052             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2REVSH,
    9053             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    9054             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rm
    9055             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9056             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9057             :         GIR_EraseFromParent, /*InsnID*/0,
    9058             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9059             :         GIR_Done,
    9060             :       // Label 216: @19520
    9061             :       GIM_Reject,
    9062             :       GIR_Done,
    9063             :     // Label 214: @19522
    9064             :     GIM_Try, /*On fail goto*//*Label 217*/ 19705,
    9065             :       GIM_CheckOpcode, /*MI*/0, TargetOpcode::G_OR,
    9066             :       GIM_Try, /*On fail goto*//*Label 218*/ 19615,
    9067             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    9068             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    9069             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    9070             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    9071             :         // No instruction predicates
    9072             :         // MIs[0] Rd
    9073             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    9074             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    9075             :         // MIs[0] Operand 1
    9076             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    9077             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_XOR,
    9078             :         // MIs[1] Operand 0
    9079             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    9080             :         // MIs[1] Rm
    9081             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    9082             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    9083             :         // MIs[1] Operand 2
    9084             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    9085             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, -1,
    9086             :         // MIs[0] Rn
    9087             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    9088             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
    9089             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    9090             :         // (or:{ *:[i32] } (xor:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, -1:{ *:[i32] }), rGPR:{ *:[i32] }:$Rn)  =>  (t2ORNrr:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm)
    9091             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2ORNrr,
    9092             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    9093             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rn
    9094             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rm
    9095             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9096             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9097             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9098             :         GIR_EraseFromParent, /*InsnID*/0,
    9099             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9100             :         GIR_Done,
    9101             :       // Label 218: @19615
    9102             :       GIM_Try, /*On fail goto*//*Label 219*/ 19703,
    9103             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    9104             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    9105             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    9106             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/3,
    9107             :         // No instruction predicates
    9108             :         // MIs[0] Rd
    9109             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    9110             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    9111             :         // MIs[0] Rn
    9112             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    9113             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    9114             :         // MIs[0] Operand 2
    9115             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    9116             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_XOR,
    9117             :         // MIs[1] Operand 0
    9118             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    9119             :         // MIs[1] Rm
    9120             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    9121             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    9122             :         // MIs[1] Operand 2
    9123             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    9124             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, -1,
    9125             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    9126             :         // (or:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (xor:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, -1:{ *:[i32] }))  =>  (t2ORNrr:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm)
    9127             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2ORNrr,
    9128             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    9129             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    9130             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rm
    9131             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9132             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9133             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9134             :         GIR_EraseFromParent, /*InsnID*/0,
    9135             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9136             :         GIR_Done,
    9137             :       // Label 219: @19703
    9138             :       GIM_Reject,
    9139             :       GIR_Done,
    9140             :     // Label 217: @19705
    9141             :     GIM_Try, /*On fail goto*//*Label 220*/ 20198,
    9142             :       GIM_CheckOpcode, /*MI*/0, TargetOpcode::G_ZEXT,
    9143             :       GIM_Try, /*On fail goto*//*Label 221*/ 19791,
    9144             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9145             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/2,
    9146             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    9147             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    9148             :         // No instruction predicates
    9149             :         // MIs[0] Vd
    9150             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v8s16,
    9151             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    9152             :         // MIs[0] Operand 1
    9153             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s8,
    9154             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    9155             :         // MIs[1] Operand 0
    9156             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v8s8,
    9157             :         // MIs[1] Operand 1
    9158             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabds,
    9159             :         // MIs[1] Vn
    9160             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v8s8,
    9161             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    9162             :         // MIs[1] Vm
    9163             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v8s8,
    9164             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    9165             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    9166             :         // (zext:{ *:[v8i16] } (intrinsic_wo_chain:{ *:[v8i8] } 620:{ *:[iPTR] }, DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm))  =>  (VABDLsv8i16:{ *:[v8i16] } DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)
    9167             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABDLsv8i16,
    9168             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9169             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    9170             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    9171             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9172             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9173             :         GIR_EraseFromParent, /*InsnID*/0,
    9174             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9175             :         GIR_Done,
    9176             :       // Label 221: @19791
    9177             :       GIM_Try, /*On fail goto*//*Label 222*/ 19872,
    9178             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9179             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/2,
    9180             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    9181             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    9182             :         // No instruction predicates
    9183             :         // MIs[0] Vd
    9184             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s32,
    9185             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    9186             :         // MIs[0] Operand 1
    9187             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s16,
    9188             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    9189             :         // MIs[1] Operand 0
    9190             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v4s16,
    9191             :         // MIs[1] Operand 1
    9192             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabds,
    9193             :         // MIs[1] Vn
    9194             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v4s16,
    9195             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    9196             :         // MIs[1] Vm
    9197             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v4s16,
    9198             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    9199             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    9200             :         // (zext:{ *:[v4i32] } (intrinsic_wo_chain:{ *:[v4i16] } 620:{ *:[iPTR] }, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm))  =>  (VABDLsv4i32:{ *:[v4i32] } DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    9201             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABDLsv4i32,
    9202             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9203             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    9204             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    9205             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9206             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9207             :         GIR_EraseFromParent, /*InsnID*/0,
    9208             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9209             :         GIR_Done,
    9210             :       // Label 222: @19872
    9211             :       GIM_Try, /*On fail goto*//*Label 223*/ 19953,
    9212             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9213             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/2,
    9214             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    9215             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    9216             :         // No instruction predicates
    9217             :         // MIs[0] Vd
    9218             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v2s64,
    9219             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    9220             :         // MIs[0] Operand 1
    9221             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s32,
    9222             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    9223             :         // MIs[1] Operand 0
    9224             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v2s32,
    9225             :         // MIs[1] Operand 1
    9226             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabds,
    9227             :         // MIs[1] Vn
    9228             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v2s32,
    9229             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    9230             :         // MIs[1] Vm
    9231             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v2s32,
    9232             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    9233             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    9234             :         // (zext:{ *:[v2i64] } (intrinsic_wo_chain:{ *:[v2i32] } 620:{ *:[iPTR] }, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm))  =>  (VABDLsv2i64:{ *:[v2i64] } DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    9235             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABDLsv2i64,
    9236             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9237             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    9238             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    9239             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9240             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9241             :         GIR_EraseFromParent, /*InsnID*/0,
    9242             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9243             :         GIR_Done,
    9244             :       // Label 223: @19953
    9245             :       GIM_Try, /*On fail goto*//*Label 224*/ 20034,
    9246             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9247             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/2,
    9248             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    9249             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    9250             :         // No instruction predicates
    9251             :         // MIs[0] Vd
    9252             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v8s16,
    9253             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    9254             :         // MIs[0] Operand 1
    9255             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s8,
    9256             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    9257             :         // MIs[1] Operand 0
    9258             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v8s8,
    9259             :         // MIs[1] Operand 1
    9260             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabdu,
    9261             :         // MIs[1] Vn
    9262             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v8s8,
    9263             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    9264             :         // MIs[1] Vm
    9265             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v8s8,
    9266             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    9267             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    9268             :         // (zext:{ *:[v8i16] } (intrinsic_wo_chain:{ *:[v8i8] } 621:{ *:[iPTR] }, DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm))  =>  (VABDLuv8i16:{ *:[v8i16] } DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)
    9269             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABDLuv8i16,
    9270             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9271             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    9272             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    9273             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9274             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9275             :         GIR_EraseFromParent, /*InsnID*/0,
    9276             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9277             :         GIR_Done,
    9278             :       // Label 224: @20034
    9279             :       GIM_Try, /*On fail goto*//*Label 225*/ 20115,
    9280             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9281             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/2,
    9282             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    9283             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    9284             :         // No instruction predicates
    9285             :         // MIs[0] Vd
    9286             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s32,
    9287             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    9288             :         // MIs[0] Operand 1
    9289             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s16,
    9290             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    9291             :         // MIs[1] Operand 0
    9292             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v4s16,
    9293             :         // MIs[1] Operand 1
    9294             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabdu,
    9295             :         // MIs[1] Vn
    9296             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v4s16,
    9297             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    9298             :         // MIs[1] Vm
    9299             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v4s16,
    9300             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    9301             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    9302             :         // (zext:{ *:[v4i32] } (intrinsic_wo_chain:{ *:[v4i16] } 621:{ *:[iPTR] }, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm))  =>  (VABDLuv4i32:{ *:[v4i32] } DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    9303             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABDLuv4i32,
    9304             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9305             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    9306             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    9307             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9308             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9309             :         GIR_EraseFromParent, /*InsnID*/0,
    9310             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9311             :         GIR_Done,
    9312             :       // Label 225: @20115
    9313             :       GIM_Try, /*On fail goto*//*Label 226*/ 20196,
    9314             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9315             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/2,
    9316             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    9317             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    9318             :         // No instruction predicates
    9319             :         // MIs[0] Vd
    9320             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v2s64,
    9321             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    9322             :         // MIs[0] Operand 1
    9323             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s32,
    9324             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    9325             :         // MIs[1] Operand 0
    9326             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v2s32,
    9327             :         // MIs[1] Operand 1
    9328             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabdu,
    9329             :         // MIs[1] Vn
    9330             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v2s32,
    9331             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    9332             :         // MIs[1] Vm
    9333             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v2s32,
    9334             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    9335             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    9336             :         // (zext:{ *:[v2i64] } (intrinsic_wo_chain:{ *:[v2i32] } 621:{ *:[iPTR] }, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm))  =>  (VABDLuv2i64:{ *:[v2i64] } DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    9337             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABDLuv2i64,
    9338             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9339             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    9340             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    9341             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9342             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9343             :         GIR_EraseFromParent, /*InsnID*/0,
    9344             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9345             :         GIR_Done,
    9346             :       // Label 226: @20196
    9347             :       GIM_Reject,
    9348             :       GIR_Done,
    9349             :     // Label 220: @20198
    9350             :     GIM_Try, /*On fail goto*//*Label 227*/ 20423,
    9351             :       GIM_CheckOpcode, /*MI*/0, TargetOpcode::G_FMA,
    9352             :       GIM_Try, /*On fail goto*//*Label 228*/ 20312,
    9353             :         GIM_CheckFeatures, GIFBS_HasDPVFP_HasVFP4,
    9354             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    9355             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    9356             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    9357             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/3, // MIs[2]
    9358             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    9359             :         // No instruction predicates
    9360             :         // MIs[0] Dd
    9361             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s64,
    9362             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    9363             :         // MIs[0] Operand 1
    9364             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s64,
    9365             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_FNEG,
    9366             :         // MIs[1] Operand 0
    9367             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s64,
    9368             :         // MIs[1] Dn
    9369             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s64,
    9370             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    9371             :         // MIs[0] Dm
    9372             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s64,
    9373             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    9374             :         // MIs[0] Operand 3
    9375             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s64,
    9376             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_FNEG,
    9377             :         // MIs[2] Operand 0
    9378             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s64,
    9379             :         // MIs[2] Ddin
    9380             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s64,
    9381             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    9382             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    9383             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    9384             :         // (fma:{ *:[f64] } (fneg:{ *:[f64] } DPR:{ *:[f64] }:$Dn), DPR:{ *:[f64] }:$Dm, (fneg:{ *:[f64] } DPR:{ *:[f64] }:$Ddin))  =>  (VFNMAD:{ *:[f64] } DPR:{ *:[f64] }:$Ddin, DPR:{ *:[f64] }:$Dn, DPR:{ *:[f64] }:$Dm)
    9385             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VFNMAD,
    9386             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Dd
    9387             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Ddin
    9388             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Dn
    9389             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Dm
    9390             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9391             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9392             :         GIR_EraseFromParent, /*InsnID*/0,
    9393             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9394             :         GIR_Done,
    9395             :       // Label 228: @20312
    9396             :       GIM_Try, /*On fail goto*//*Label 229*/ 20421,
    9397             :         GIM_CheckFeatures, GIFBS_HasVFP4,
    9398             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/4,
    9399             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    9400             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    9401             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/3, // MIs[2]
    9402             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    9403             :         // No instruction predicates
    9404             :         // MIs[0] Sd
    9405             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    9406             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::SPRRegClassID,
    9407             :         // MIs[0] Operand 1
    9408             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    9409             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_FNEG,
    9410             :         // MIs[1] Operand 0
    9411             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_s32,
    9412             :         // MIs[1] Sn
    9413             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    9414             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::SPRRegClassID,
    9415             :         // MIs[0] Sm
    9416             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    9417             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::SPRRegClassID,
    9418             :         // MIs[0] Operand 3
    9419             :         GIM_CheckType, /*MI*/0, /*Op*/3, /*Type*/GILLT_s32,
    9420             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_FNEG,
    9421             :         // MIs[2] Operand 0
    9422             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_s32,
    9423             :         // MIs[2] Sdin
    9424             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    9425             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::SPRRegClassID,
    9426             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    9427             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    9428             :         // (fma:{ *:[f32] } (fneg:{ *:[f32] } SPR:{ *:[f32] }:$Sn), SPR:{ *:[f32] }:$Sm, (fneg:{ *:[f32] } SPR:{ *:[f32] }:$Sdin))  =>  (VFNMAS:{ *:[f32] } SPR:{ *:[f32] }:$Sdin, SPR:{ *:[f32] }:$Sn, SPR:{ *:[f32] }:$Sm)
    9429             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VFNMAS,
    9430             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Sd
    9431             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Sdin
    9432             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Sn
    9433             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Sm
    9434             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9435             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9436             :         GIR_EraseFromParent, /*InsnID*/0,
    9437             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9438             :         GIR_Done,
    9439             :       // Label 229: @20421
    9440             :       GIM_Reject,
    9441             :       GIR_Done,
    9442             :     // Label 227: @20423
    9443             :     GIM_Try, /*On fail goto*//*Label 230*/ 21012,
    9444             :       GIM_CheckOpcode, /*MI*/0, TargetOpcode::G_ADD,
    9445             :       GIM_Try, /*On fail goto*//*Label 231*/ 20525,
    9446             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9447             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    9448             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    9449             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    9450             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    9451             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    9452             :         // No instruction predicates
    9453             :         // MIs[0] Vd
    9454             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v8s16,
    9455             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    9456             :         // MIs[0] Operand 1
    9457             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s16,
    9458             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_SEXT,
    9459             :         // MIs[1] Operand 0
    9460             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v8s16,
    9461             :         // MIs[1] Vn
    9462             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v8s8,
    9463             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    9464             :         // MIs[0] Operand 2
    9465             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s16,
    9466             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_SEXT,
    9467             :         // MIs[2] Operand 0
    9468             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_v8s16,
    9469             :         // MIs[2] Vm
    9470             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_v8s8,
    9471             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    9472             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    9473             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    9474             :         // (add:{ *:[v8i16] } (sext:{ *:[v8i16] } DPR:{ *:[v8i8] }:$Vn), (sext:{ *:[v8i16] } DPR:{ *:[v8i8] }:$Vm))  =>  (VADDLsv8i16:{ *:[v8i16] } DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)
    9475             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VADDLsv8i16,
    9476             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9477             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    9478             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Vm
    9479             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9480             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9481             :         GIR_EraseFromParent, /*InsnID*/0,
    9482             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9483             :         GIR_Done,
    9484             :       // Label 231: @20525
    9485             :       GIM_Try, /*On fail goto*//*Label 232*/ 20622,
    9486             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9487             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    9488             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    9489             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    9490             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    9491             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    9492             :         // No instruction predicates
    9493             :         // MIs[0] Vd
    9494             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s32,
    9495             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    9496             :         // MIs[0] Operand 1
    9497             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s32,
    9498             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_SEXT,
    9499             :         // MIs[1] Operand 0
    9500             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v4s32,
    9501             :         // MIs[1] Vn
    9502             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v4s16,
    9503             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    9504             :         // MIs[0] Operand 2
    9505             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s32,
    9506             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_SEXT,
    9507             :         // MIs[2] Operand 0
    9508             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_v4s32,
    9509             :         // MIs[2] Vm
    9510             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_v4s16,
    9511             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    9512             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    9513             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    9514             :         // (add:{ *:[v4i32] } (sext:{ *:[v4i32] } DPR:{ *:[v4i16] }:$Vn), (sext:{ *:[v4i32] } DPR:{ *:[v4i16] }:$Vm))  =>  (VADDLsv4i32:{ *:[v4i32] } DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    9515             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VADDLsv4i32,
    9516             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9517             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    9518             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Vm
    9519             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9520             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9521             :         GIR_EraseFromParent, /*InsnID*/0,
    9522             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9523             :         GIR_Done,
    9524             :       // Label 232: @20622
    9525             :       GIM_Try, /*On fail goto*//*Label 233*/ 20719,
    9526             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9527             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    9528             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    9529             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    9530             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    9531             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    9532             :         // No instruction predicates
    9533             :         // MIs[0] Vd
    9534             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v2s64,
    9535             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    9536             :         // MIs[0] Operand 1
    9537             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s64,
    9538             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_SEXT,
    9539             :         // MIs[1] Operand 0
    9540             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v2s64,
    9541             :         // MIs[1] Vn
    9542             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v2s32,
    9543             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    9544             :         // MIs[0] Operand 2
    9545             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s64,
    9546             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_SEXT,
    9547             :         // MIs[2] Operand 0
    9548             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_v2s64,
    9549             :         // MIs[2] Vm
    9550             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_v2s32,
    9551             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    9552             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    9553             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    9554             :         // (add:{ *:[v2i64] } (sext:{ *:[v2i64] } DPR:{ *:[v2i32] }:$Vn), (sext:{ *:[v2i64] } DPR:{ *:[v2i32] }:$Vm))  =>  (VADDLsv2i64:{ *:[v2i64] } DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    9555             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VADDLsv2i64,
    9556             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9557             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    9558             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Vm
    9559             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9560             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9561             :         GIR_EraseFromParent, /*InsnID*/0,
    9562             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9563             :         GIR_Done,
    9564             :       // Label 233: @20719
    9565             :       GIM_Try, /*On fail goto*//*Label 234*/ 20816,
    9566             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9567             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    9568             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    9569             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    9570             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    9571             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    9572             :         // No instruction predicates
    9573             :         // MIs[0] Vd
    9574             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v8s16,
    9575             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    9576             :         // MIs[0] Operand 1
    9577             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s16,
    9578             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    9579             :         // MIs[1] Operand 0
    9580             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v8s16,
    9581             :         // MIs[1] Vn
    9582             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v8s8,
    9583             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    9584             :         // MIs[0] Operand 2
    9585             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s16,
    9586             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_ZEXT,
    9587             :         // MIs[2] Operand 0
    9588             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_v8s16,
    9589             :         // MIs[2] Vm
    9590             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_v8s8,
    9591             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    9592             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    9593             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    9594             :         // (add:{ *:[v8i16] } (zext:{ *:[v8i16] } DPR:{ *:[v8i8] }:$Vn), (zext:{ *:[v8i16] } DPR:{ *:[v8i8] }:$Vm))  =>  (VADDLuv8i16:{ *:[v8i16] } DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)
    9595             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VADDLuv8i16,
    9596             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9597             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    9598             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Vm
    9599             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9600             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9601             :         GIR_EraseFromParent, /*InsnID*/0,
    9602             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9603             :         GIR_Done,
    9604             :       // Label 234: @20816
    9605             :       GIM_Try, /*On fail goto*//*Label 235*/ 20913,
    9606             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9607             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    9608             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    9609             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    9610             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    9611             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    9612             :         // No instruction predicates
    9613             :         // MIs[0] Vd
    9614             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s32,
    9615             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    9616             :         // MIs[0] Operand 1
    9617             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s32,
    9618             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    9619             :         // MIs[1] Operand 0
    9620             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v4s32,
    9621             :         // MIs[1] Vn
    9622             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v4s16,
    9623             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    9624             :         // MIs[0] Operand 2
    9625             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s32,
    9626             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_ZEXT,
    9627             :         // MIs[2] Operand 0
    9628             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_v4s32,
    9629             :         // MIs[2] Vm
    9630             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_v4s16,
    9631             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    9632             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    9633             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    9634             :         // (add:{ *:[v4i32] } (zext:{ *:[v4i32] } DPR:{ *:[v4i16] }:$Vn), (zext:{ *:[v4i32] } DPR:{ *:[v4i16] }:$Vm))  =>  (VADDLuv4i32:{ *:[v4i32] } DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    9635             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VADDLuv4i32,
    9636             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9637             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    9638             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Vm
    9639             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9640             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9641             :         GIR_EraseFromParent, /*InsnID*/0,
    9642             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9643             :         GIR_Done,
    9644             :       // Label 235: @20913
    9645             :       GIM_Try, /*On fail goto*//*Label 236*/ 21010,
    9646             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9647             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    9648             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    9649             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    9650             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    9651             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    9652             :         // No instruction predicates
    9653             :         // MIs[0] Vd
    9654             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v2s64,
    9655             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    9656             :         // MIs[0] Operand 1
    9657             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s64,
    9658             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    9659             :         // MIs[1] Operand 0
    9660             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v2s64,
    9661             :         // MIs[1] Vn
    9662             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v2s32,
    9663             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    9664             :         // MIs[0] Operand 2
    9665             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s64,
    9666             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_ZEXT,
    9667             :         // MIs[2] Operand 0
    9668             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_v2s64,
    9669             :         // MIs[2] Vm
    9670             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_v2s32,
    9671             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    9672             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    9673             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    9674             :         // (add:{ *:[v2i64] } (zext:{ *:[v2i64] } DPR:{ *:[v2i32] }:$Vn), (zext:{ *:[v2i64] } DPR:{ *:[v2i32] }:$Vm))  =>  (VADDLuv2i64:{ *:[v2i64] } DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    9675             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VADDLuv2i64,
    9676             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9677             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    9678             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Vm
    9679             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9680             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9681             :         GIR_EraseFromParent, /*InsnID*/0,
    9682             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9683             :         GIR_Done,
    9684             :       // Label 236: @21010
    9685             :       GIM_Reject,
    9686             :       GIR_Done,
    9687             :     // Label 230: @21012
    9688             :     GIM_Try, /*On fail goto*//*Label 237*/ 21601,
    9689             :       GIM_CheckOpcode, /*MI*/0, TargetOpcode::G_SUB,
    9690             :       GIM_Try, /*On fail goto*//*Label 238*/ 21114,
    9691             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9692             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    9693             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    9694             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    9695             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    9696             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    9697             :         // No instruction predicates
    9698             :         // MIs[0] Vd
    9699             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v8s16,
    9700             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    9701             :         // MIs[0] Operand 1
    9702             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s16,
    9703             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_SEXT,
    9704             :         // MIs[1] Operand 0
    9705             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v8s16,
    9706             :         // MIs[1] Vn
    9707             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v8s8,
    9708             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    9709             :         // MIs[0] Operand 2
    9710             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s16,
    9711             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_SEXT,
    9712             :         // MIs[2] Operand 0
    9713             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_v8s16,
    9714             :         // MIs[2] Vm
    9715             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_v8s8,
    9716             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    9717             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    9718             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    9719             :         // (sub:{ *:[v8i16] } (sext:{ *:[v8i16] } DPR:{ *:[v8i8] }:$Vn), (sext:{ *:[v8i16] } DPR:{ *:[v8i8] }:$Vm))  =>  (VSUBLsv8i16:{ *:[v8i16] } DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)
    9720             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VSUBLsv8i16,
    9721             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9722             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    9723             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Vm
    9724             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9725             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9726             :         GIR_EraseFromParent, /*InsnID*/0,
    9727             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9728             :         GIR_Done,
    9729             :       // Label 238: @21114
    9730             :       GIM_Try, /*On fail goto*//*Label 239*/ 21211,
    9731             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9732             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    9733             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    9734             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    9735             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    9736             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    9737             :         // No instruction predicates
    9738             :         // MIs[0] Vd
    9739             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s32,
    9740             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    9741             :         // MIs[0] Operand 1
    9742             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s32,
    9743             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_SEXT,
    9744             :         // MIs[1] Operand 0
    9745             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v4s32,
    9746             :         // MIs[1] Vn
    9747             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v4s16,
    9748             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    9749             :         // MIs[0] Operand 2
    9750             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s32,
    9751             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_SEXT,
    9752             :         // MIs[2] Operand 0
    9753             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_v4s32,
    9754             :         // MIs[2] Vm
    9755             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_v4s16,
    9756             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    9757             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    9758             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    9759             :         // (sub:{ *:[v4i32] } (sext:{ *:[v4i32] } DPR:{ *:[v4i16] }:$Vn), (sext:{ *:[v4i32] } DPR:{ *:[v4i16] }:$Vm))  =>  (VSUBLsv4i32:{ *:[v4i32] } DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    9760             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VSUBLsv4i32,
    9761             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9762             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    9763             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Vm
    9764             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9765             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9766             :         GIR_EraseFromParent, /*InsnID*/0,
    9767             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9768             :         GIR_Done,
    9769             :       // Label 239: @21211
    9770             :       GIM_Try, /*On fail goto*//*Label 240*/ 21308,
    9771             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9772             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    9773             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    9774             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    9775             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    9776             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    9777             :         // No instruction predicates
    9778             :         // MIs[0] Vd
    9779             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v2s64,
    9780             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    9781             :         // MIs[0] Operand 1
    9782             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s64,
    9783             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_SEXT,
    9784             :         // MIs[1] Operand 0
    9785             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v2s64,
    9786             :         // MIs[1] Vn
    9787             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v2s32,
    9788             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    9789             :         // MIs[0] Operand 2
    9790             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s64,
    9791             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_SEXT,
    9792             :         // MIs[2] Operand 0
    9793             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_v2s64,
    9794             :         // MIs[2] Vm
    9795             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_v2s32,
    9796             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    9797             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    9798             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    9799             :         // (sub:{ *:[v2i64] } (sext:{ *:[v2i64] } DPR:{ *:[v2i32] }:$Vn), (sext:{ *:[v2i64] } DPR:{ *:[v2i32] }:$Vm))  =>  (VSUBLsv2i64:{ *:[v2i64] } DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    9800             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VSUBLsv2i64,
    9801             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9802             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    9803             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Vm
    9804             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9805             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9806             :         GIR_EraseFromParent, /*InsnID*/0,
    9807             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9808             :         GIR_Done,
    9809             :       // Label 240: @21308
    9810             :       GIM_Try, /*On fail goto*//*Label 241*/ 21405,
    9811             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9812             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    9813             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    9814             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    9815             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    9816             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    9817             :         // No instruction predicates
    9818             :         // MIs[0] Vd
    9819             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v8s16,
    9820             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    9821             :         // MIs[0] Operand 1
    9822             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s16,
    9823             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    9824             :         // MIs[1] Operand 0
    9825             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v8s16,
    9826             :         // MIs[1] Vn
    9827             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v8s8,
    9828             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    9829             :         // MIs[0] Operand 2
    9830             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s16,
    9831             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_ZEXT,
    9832             :         // MIs[2] Operand 0
    9833             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_v8s16,
    9834             :         // MIs[2] Vm
    9835             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_v8s8,
    9836             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    9837             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    9838             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    9839             :         // (sub:{ *:[v8i16] } (zext:{ *:[v8i16] } DPR:{ *:[v8i8] }:$Vn), (zext:{ *:[v8i16] } DPR:{ *:[v8i8] }:$Vm))  =>  (VSUBLuv8i16:{ *:[v8i16] } DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)
    9840             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VSUBLuv8i16,
    9841             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9842             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    9843             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Vm
    9844             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9845             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9846             :         GIR_EraseFromParent, /*InsnID*/0,
    9847             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9848             :         GIR_Done,
    9849             :       // Label 241: @21405
    9850             :       GIM_Try, /*On fail goto*//*Label 242*/ 21502,
    9851             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9852             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    9853             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    9854             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    9855             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    9856             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    9857             :         // No instruction predicates
    9858             :         // MIs[0] Vd
    9859             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s32,
    9860             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    9861             :         // MIs[0] Operand 1
    9862             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s32,
    9863             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    9864             :         // MIs[1] Operand 0
    9865             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v4s32,
    9866             :         // MIs[1] Vn
    9867             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v4s16,
    9868             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    9869             :         // MIs[0] Operand 2
    9870             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s32,
    9871             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_ZEXT,
    9872             :         // MIs[2] Operand 0
    9873             :         GIM_CheckType, /*MI*/2, /*Op*/0, /*Type*/GILLT_v4s32,
    9874             :         // MIs[2] Vm
    9875             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_v4s16,
    9876             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    9877             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    9878             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    9879             :         // (sub:{ *:[v4i32] } (zext:{ *:[v4i32] } DPR:{ *:[v4i16] }:$Vn), (zext:{ *:[v4i32] } DPR:{ *:[v4i16] }:$Vm))  =>  (VSUBLuv4i32:{ *:[v4i32] } DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    9880             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VSUBLuv4i32,
    9881             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9882             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    9883             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Vm
    9884             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9885             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9886             :         GIR_EraseFromParent, /*InsnID*/0,
    9887             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9888             :         GIR_Done,
    9889             :       // Label 242: @21502
    9890             :       GIM_Try, /*On fail goto*//*Label 243*/ 21599,
    9891             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9892             :         GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    9893             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    9894             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/2,
    9895             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    9896             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/2,
    9897             :         // No instruction predicates
    9898             :         // MIs[0] Vd
    9899             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v2s64,
    9900             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    9901             :         // MIs[0] Operand 1
    9902             :         GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s64,
    9903             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    9904             :         // MIs[1] Operand 0
    9905             :         GIM_CheckType, /*MI*/1, /*Op*/0, /*Type*/GILLT_v2s64,
    9906             :         // MIs[1] Vn
    9907             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v2s32,
    9908             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    9909             :         // MIs[0] Operand 2
    9910             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s64,
    9911             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_ZEXT,
    9912             :         // MIs[