LCOV - code coverage report
Current view: top level - build-llvm/lib/Target/ARM - ARMGenGlobalISel.inc (source / functions) Hit Total Coverage
Test: llvm-toolchain.info Lines: 24 224 10.7 %
Date: 2018-10-20 13:21:21 Functions: 2 8 25.0 %
Legend: Lines: hit not hit

          Line data    Source code
       1             : /*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
       2             : |*                                                                            *|
       3             : |* Global Instruction Selector for the ARM target                             *|
       4             : |*                                                                            *|
       5             : |* Automatically generated file, do not edit!                                 *|
       6             : |*                                                                            *|
       7             : \*===----------------------------------------------------------------------===*/
       8             : 
       9             : #ifdef GET_GLOBALISEL_PREDICATE_BITSET
      10             : const unsigned MAX_SUBTARGET_PREDICATES = 63;
      11             : using PredicateBitset = llvm::PredicateBitsetImpl<MAX_SUBTARGET_PREDICATES>;
      12             : #endif // ifdef GET_GLOBALISEL_PREDICATE_BITSET
      13             : 
      14             : #ifdef GET_GLOBALISEL_TEMPORARIES_DECL
      15             :   mutable MatcherState State;
      16             :   typedef ComplexRendererFns(ARMInstructionSelector::*ComplexMatcherMemFn)(MachineOperand &) const;
      17             :   typedef void(ARMInstructionSelector::*CustomRendererFn)(MachineInstrBuilder &, const MachineInstr&) const;
      18             :   const ISelInfoTy<PredicateBitset, ComplexMatcherMemFn, CustomRendererFn> ISelInfo;
      19             :   static ARMInstructionSelector::ComplexMatcherMemFn ComplexPredicateFns[];
      20             :   static ARMInstructionSelector::CustomRendererFn CustomRenderers[];
      21             :   bool testImmPredicate_I64(unsigned PredicateID, int64_t Imm) const override;
      22             :   bool testImmPredicate_APInt(unsigned PredicateID, const APInt &Imm) const override;
      23             :   bool testImmPredicate_APFloat(unsigned PredicateID, const APFloat &Imm) const override;
      24             :   const int64_t *getMatchTable() const override;
      25             :   bool testMIPredicate_MI(unsigned PredicateID, const MachineInstr &MI) const override;
      26             : #endif // ifdef GET_GLOBALISEL_TEMPORARIES_DECL
      27             : 
      28             : #ifdef GET_GLOBALISEL_TEMPORARIES_INIT
      29             : , State(0),
      30       10100 : ISelInfo(TypeObjects, NumTypeObjects, FeatureBitsets, ComplexPredicateFns, CustomRenderers)
      31             : #endif // ifdef GET_GLOBALISEL_TEMPORARIES_INIT
      32             : 
      33             : #ifdef GET_GLOBALISEL_IMPL
      34             : // Bits for subtarget features that participate in instruction matching.
      35             : enum SubtargetFeatureBits : uint8_t {
      36             :   Feature_NoHonorSignDependentRoundingBit = 56,
      37             :   Feature_HasV4TBit = 6,
      38             :   Feature_NoV4TBit = 7,
      39             :   Feature_HasV5TBit = 8,
      40             :   Feature_HasV5TEBit = 12,
      41             :   Feature_HasV6Bit = 0,
      42             :   Feature_NoV6Bit = 10,
      43             :   Feature_HasV6MBit = 29,
      44             :   Feature_HasV8MBaselineBit = 33,
      45             :   Feature_HasV6T2Bit = 9,
      46             :   Feature_HasV6KBit = 19,
      47             :   Feature_HasV7Bit = 3,
      48             :   Feature_HasV8Bit = 15,
      49             :   Feature_PreV8Bit = 20,
      50             :   Feature_HasV8_1aBit = 58,
      51             :   Feature_NoVFPBit = 23,
      52             :   Feature_HasVFP2Bit = 22,
      53             :   Feature_HasVFP3Bit = 46,
      54             :   Feature_HasVFP4Bit = 44,
      55             :   Feature_HasDPVFPBit = 39,
      56             :   Feature_HasFPARMv8Bit = 41,
      57             :   Feature_HasNEONBit = 47,
      58             :   Feature_HasCryptoBit = 48,
      59             :   Feature_HasDotProdBit = 49,
      60             :   Feature_HasCRCBit = 14,
      61             :   Feature_HasFP16Bit = 53,
      62             :   Feature_HasFullFP16Bit = 38,
      63             :   Feature_HasDivideInThumbBit = 35,
      64             :   Feature_HasDivideInARMBit = 13,
      65             :   Feature_HasDSPBit = 34,
      66             :   Feature_HasDBBit = 16,
      67             :   Feature_HasV7ClrexBit = 18,
      68             :   Feature_HasAcquireReleaseBit = 17,
      69             :   Feature_HasMPBit = 2,
      70             :   Feature_HasZCZBit = 50,
      71             :   Feature_UseNEONForFPBit = 61,
      72             :   Feature_DontUseNEONForFPBit = 40,
      73             :   Feature_IsThumbBit = 27,
      74             :   Feature_IsThumb1OnlyBit = 28,
      75             :   Feature_IsThumb2Bit = 32,
      76             :   Feature_IsNotMClassBit = 36,
      77             :   Feature_IsARMBit = 1,
      78             :   Feature_IsWindowsBit = 30,
      79             :   Feature_IsNotWindowsBit = 31,
      80             :   Feature_IsReadTPHardBit = 54,
      81             :   Feature_IsReadTPSoftBit = 21,
      82             :   Feature_UseNaClTrapBit = 4,
      83             :   Feature_DontUseNaClTrapBit = 5,
      84             :   Feature_UseMovtBit = 37,
      85             :   Feature_DontUseMovtBit = 24,
      86             :   Feature_UseMovtInPicBit = 25,
      87             :   Feature_DontUseMovtInPicBit = 26,
      88             :   Feature_UseFPVMLxBit = 43,
      89             :   Feature_UseMulOpsBit = 11,
      90             :   Feature_UseFusedMACBit = 45,
      91             :   Feature_HasFastVGETLNi32Bit = 51,
      92             :   Feature_HasSlowVGETLNi32Bit = 59,
      93             :   Feature_HasFastVDUP32Bit = 52,
      94             :   Feature_HasSlowVDUP32Bit = 60,
      95             :   Feature_UseVMOVSRBit = 42,
      96             :   Feature_DontUseVMOVSRBit = 62,
      97             :   Feature_IsLEBit = 55,
      98             :   Feature_IsBEBit = 57,
      99             : };
     100             : 
     101           0 : PredicateBitset ARMInstructionSelector::
     102             : computeAvailableModuleFeatures(const ARMSubtarget *Subtarget) const {
     103           0 :   PredicateBitset Features;
     104           0 :   if (!TM.Options.HonorSignDependentRoundingFPMath())
     105           0 :     Features[Feature_NoHonorSignDependentRoundingBit] = 1;
     106           0 :   if (Subtarget->hasV4TOps())
     107           0 :     Features[Feature_HasV4TBit] = 1;
     108           0 :   if (!Subtarget->hasV4TOps())
     109           0 :     Features[Feature_NoV4TBit] = 1;
     110           0 :   if (Subtarget->hasV5TOps())
     111           0 :     Features[Feature_HasV5TBit] = 1;
     112           0 :   if (Subtarget->hasV5TEOps())
     113           0 :     Features[Feature_HasV5TEBit] = 1;
     114           0 :   if (Subtarget->hasV6Ops())
     115           0 :     Features[Feature_HasV6Bit] = 1;
     116           0 :   if (!Subtarget->hasV6Ops())
     117           0 :     Features[Feature_NoV6Bit] = 1;
     118           0 :   if (Subtarget->hasV6MOps())
     119           0 :     Features[Feature_HasV6MBit] = 1;
     120           0 :   if (Subtarget->hasV8MBaselineOps())
     121           0 :     Features[Feature_HasV8MBaselineBit] = 1;
     122           0 :   if (Subtarget->hasV6T2Ops())
     123           0 :     Features[Feature_HasV6T2Bit] = 1;
     124           0 :   if (Subtarget->hasV6KOps())
     125           0 :     Features[Feature_HasV6KBit] = 1;
     126           0 :   if (Subtarget->hasV7Ops())
     127           0 :     Features[Feature_HasV7Bit] = 1;
     128           0 :   if (Subtarget->hasV8Ops())
     129           0 :     Features[Feature_HasV8Bit] = 1;
     130           0 :   if (!Subtarget->hasV8Ops())
     131           0 :     Features[Feature_PreV8Bit] = 1;
     132           0 :   if (Subtarget->hasV8_1aOps())
     133           0 :     Features[Feature_HasV8_1aBit] = 1;
     134           0 :   if (!Subtarget->hasVFP2())
     135           0 :     Features[Feature_NoVFPBit] = 1;
     136           0 :   if (Subtarget->hasVFP2())
     137           0 :     Features[Feature_HasVFP2Bit] = 1;
     138           0 :   if (Subtarget->hasVFP3())
     139           0 :     Features[Feature_HasVFP3Bit] = 1;
     140           0 :   if (Subtarget->hasVFP4())
     141           0 :     Features[Feature_HasVFP4Bit] = 1;
     142           0 :   if (!Subtarget->isFPOnlySP())
     143           0 :     Features[Feature_HasDPVFPBit] = 1;
     144           0 :   if (Subtarget->hasFPARMv8())
     145           0 :     Features[Feature_HasFPARMv8Bit] = 1;
     146           0 :   if (Subtarget->hasNEON())
     147           0 :     Features[Feature_HasNEONBit] = 1;
     148           0 :   if (Subtarget->hasCrypto())
     149           0 :     Features[Feature_HasCryptoBit] = 1;
     150           0 :   if (Subtarget->hasDotProd())
     151           0 :     Features[Feature_HasDotProdBit] = 1;
     152           0 :   if (Subtarget->hasCRC())
     153           0 :     Features[Feature_HasCRCBit] = 1;
     154           0 :   if (Subtarget->hasFP16())
     155           0 :     Features[Feature_HasFP16Bit] = 1;
     156           0 :   if (Subtarget->hasFullFP16())
     157           0 :     Features[Feature_HasFullFP16Bit] = 1;
     158           0 :   if (Subtarget->hasDivideInThumbMode())
     159           0 :     Features[Feature_HasDivideInThumbBit] = 1;
     160           0 :   if (Subtarget->hasDivideInARMMode())
     161           0 :     Features[Feature_HasDivideInARMBit] = 1;
     162           0 :   if (Subtarget->hasDSP())
     163           0 :     Features[Feature_HasDSPBit] = 1;
     164           0 :   if (Subtarget->hasDataBarrier())
     165           0 :     Features[Feature_HasDBBit] = 1;
     166           0 :   if (Subtarget->hasV7Clrex())
     167           0 :     Features[Feature_HasV7ClrexBit] = 1;
     168           0 :   if (Subtarget->hasAcquireRelease())
     169           0 :     Features[Feature_HasAcquireReleaseBit] = 1;
     170           0 :   if (Subtarget->hasMPExtension())
     171           0 :     Features[Feature_HasMPBit] = 1;
     172           0 :   if (Subtarget->hasZeroCycleZeroing())
     173           0 :     Features[Feature_HasZCZBit] = 1;
     174             :   if (Subtarget->useNEONForSinglePrecisionFP())
     175           0 :     Features[Feature_UseNEONForFPBit] = 1;
     176             :   if (!Subtarget->useNEONForSinglePrecisionFP())
     177           0 :     Features[Feature_DontUseNEONForFPBit] = 1;
     178           0 :   if (Subtarget->isThumb())
     179           0 :     Features[Feature_IsThumbBit] = 1;
     180             :   if (Subtarget->isThumb1Only())
     181           0 :     Features[Feature_IsThumb1OnlyBit] = 1;
     182             :   if (Subtarget->isThumb2())
     183           0 :     Features[Feature_IsThumb2Bit] = 1;
     184           0 :   if (!Subtarget->isMClass())
     185           0 :     Features[Feature_IsNotMClassBit] = 1;
     186           0 :   if (!Subtarget->isThumb())
     187           0 :     Features[Feature_IsARMBit] = 1;
     188           0 :   if (Subtarget->isTargetWindows())
     189           0 :     Features[Feature_IsWindowsBit] = 1;
     190           0 :   if (!Subtarget->isTargetWindows())
     191           0 :     Features[Feature_IsNotWindowsBit] = 1;
     192           0 :   if (Subtarget->isReadTPHard())
     193           0 :     Features[Feature_IsReadTPHardBit] = 1;
     194           0 :   if (!Subtarget->isReadTPHard())
     195           0 :     Features[Feature_IsReadTPSoftBit] = 1;
     196           0 :   if (Subtarget->useNaClTrap())
     197           0 :     Features[Feature_UseNaClTrapBit] = 1;
     198           0 :   if (!Subtarget->useNaClTrap())
     199           0 :     Features[Feature_DontUseNaClTrapBit] = 1;
     200           0 :   if (Subtarget->useMulOps())
     201           0 :     Features[Feature_UseMulOpsBit] = 1;
     202           0 :   if ((TM.Options.AllowFPOpFusion == FPOpFusion::Fast &&  Subtarget->hasVFP4()) && !Subtarget->isTargetDarwin() &&Subtarget->useFPVMLx())
     203           0 :     Features[Feature_UseFusedMACBit] = 1;
     204           0 :   if (!Subtarget->hasSlowVGETLNi32())
     205           0 :     Features[Feature_HasFastVGETLNi32Bit] = 1;
     206           0 :   if (Subtarget->hasSlowVGETLNi32())
     207           0 :     Features[Feature_HasSlowVGETLNi32Bit] = 1;
     208           0 :   if (!Subtarget->hasSlowVDUP32())
     209           0 :     Features[Feature_HasFastVDUP32Bit] = 1;
     210           0 :   if (Subtarget->hasSlowVDUP32())
     211           0 :     Features[Feature_HasSlowVDUP32Bit] = 1;
     212           0 :   if (Subtarget->preferVMOVSR() ||!Subtarget->useNEONForSinglePrecisionFP())
     213           0 :     Features[Feature_UseVMOVSRBit] = 1;
     214           0 :   if (!Subtarget->preferVMOVSR() &&Subtarget->useNEONForSinglePrecisionFP())
     215           0 :     Features[Feature_DontUseVMOVSRBit] = 1;
     216           0 :   return Features;
     217             : }
     218             : 
     219           0 : PredicateBitset ARMInstructionSelector::
     220             : computeAvailableFunctionFeatures(const ARMSubtarget *Subtarget, const MachineFunction *MF) const {
     221           0 :   PredicateBitset Features;
     222           0 :   if (Subtarget->useMovt(*MF))
     223           0 :     Features[Feature_UseMovtBit] = 1;
     224           0 :   if (!Subtarget->useMovt(*MF))
     225           0 :     Features[Feature_DontUseMovtBit] = 1;
     226           0 :   if (Subtarget->useMovt(*MF) && Subtarget->allowPositionIndependentMovt())
     227           0 :     Features[Feature_UseMovtInPicBit] = 1;
     228           0 :   if (!Subtarget->useMovt(*MF) || !Subtarget->allowPositionIndependentMovt())
     229           0 :     Features[Feature_DontUseMovtInPicBit] = 1;
     230           0 :   if (((Subtarget->useFPVMLx() &&  TM.Options.AllowFPOpFusion != FPOpFusion::Fast) ||MF->getFunction().optForMinSize()))
     231           0 :     Features[Feature_UseFPVMLxBit] = 1;
     232           0 :   if (MF->getDataLayout().isLittleEndian())
     233           0 :     Features[Feature_IsLEBit] = 1;
     234           0 :   if (MF->getDataLayout().isBigEndian())
     235           0 :     Features[Feature_IsBEBit] = 1;
     236           0 :   return Features;
     237             : }
     238             : 
     239             : // LLT Objects.
     240             : enum {
     241             :   GILLT_s16,
     242             :   GILLT_s32,
     243             :   GILLT_s64,
     244             :   GILLT_v2s32,
     245             :   GILLT_v2s64,
     246             :   GILLT_v4s16,
     247             :   GILLT_v4s32,
     248             :   GILLT_v8s8,
     249             :   GILLT_v8s16,
     250             :   GILLT_v16s8,
     251             : };
     252             : const static size_t NumTypeObjects = 10;
     253             : const static LLT TypeObjects[] = {
     254             :   LLT::scalar(16),
     255             :   LLT::scalar(32),
     256             :   LLT::scalar(64),
     257             :   LLT::vector(2, 32),
     258             :   LLT::vector(2, 64),
     259             :   LLT::vector(4, 16),
     260             :   LLT::vector(4, 32),
     261             :   LLT::vector(8, 8),
     262             :   LLT::vector(8, 16),
     263             :   LLT::vector(16, 8),
     264             : };
     265             : 
     266             : // Feature bitsets.
     267             : enum {
     268             :   GIFBS_Invalid,
     269             :   GIFBS_HasDotProd,
     270             :   GIFBS_HasFPARMv8,
     271             :   GIFBS_HasFullFP16,
     272             :   GIFBS_HasNEON,
     273             :   GIFBS_HasVFP2,
     274             :   GIFBS_HasVFP4,
     275             :   GIFBS_IsARM,
     276             :   GIFBS_IsBE,
     277             :   GIFBS_IsLE,
     278             :   GIFBS_IsThumb,
     279             :   GIFBS_IsThumb2,
     280             :   GIFBS_NoHonorSignDependentRounding,
     281             :   GIFBS_DontUseNEONForFP_HasVFP2,
     282             :   GIFBS_HasCrypto_HasV8,
     283             :   GIFBS_HasDB_IsARM,
     284             :   GIFBS_HasDB_IsThumb,
     285             :   GIFBS_HasDPVFP_HasFPARMv8,
     286             :   GIFBS_HasDPVFP_HasVFP2,
     287             :   GIFBS_HasDPVFP_HasVFP4,
     288             :   GIFBS_HasDPVFP_NoHonorSignDependentRounding,
     289             :   GIFBS_HasDSP_IsThumb2,
     290             :   GIFBS_HasDivideInARM_IsARM,
     291             :   GIFBS_HasFP16_HasNEON,
     292             :   GIFBS_HasFullFP16_HasNEON,
     293             :   GIFBS_HasNEON_HasV8,
     294             :   GIFBS_HasNEON_HasV8_1a,
     295             :   GIFBS_HasV5T_IsARM,
     296             :   GIFBS_HasV5TE_IsARM,
     297             :   GIFBS_HasV6_IsARM,
     298             :   GIFBS_HasV6K_IsARM,
     299             :   GIFBS_HasV6M_IsThumb,
     300             :   GIFBS_HasV6T2_IsARM,
     301             :   GIFBS_HasV6T2_IsThumb2,
     302             :   GIFBS_HasV7_IsARM,
     303             :   GIFBS_HasV7Clrex_IsThumb,
     304             :   GIFBS_HasV8MBaseline_IsThumb,
     305             :   GIFBS_HasVFP2_UseVMOVSR,
     306             :   GIFBS_IsARM_NoV6,
     307             :   GIFBS_IsARM_PreV8,
     308             :   GIFBS_IsThumb_IsThumb1Only,
     309             :   GIFBS_IsThumb_IsWindows,
     310             :   GIFBS_IsThumb_UseMovt,
     311             :   GIFBS_IsThumb2_PreV8,
     312             :   GIFBS_IsThumb2_UseMulOps,
     313             :   GIFBS_HasCRC_HasV8_IsARM,
     314             :   GIFBS_HasCRC_HasV8_IsThumb2,
     315             :   GIFBS_HasDSP_IsThumb2_UseMulOps,
     316             :   GIFBS_HasDivideInThumb_HasV8MBaseline_IsThumb,
     317             :   GIFBS_HasFullFP16_HasNEON_HasV8,
     318             :   GIFBS_HasFullFP16_HasNEON_UseFPVMLx,
     319             :   GIFBS_HasFullFP16_HasNEON_UseFusedMAC,
     320             :   GIFBS_HasV5TE_IsARM_UseMulOps,
     321             :   GIFBS_HasV6_IsARM_UseMulOps,
     322             :   GIFBS_HasV6_IsThumb_IsThumb1Only,
     323             :   GIFBS_HasV6T2_IsARM_UseMulOps,
     324             :   GIFBS_IsARM_NoV6_UseMulOps,
     325             : };
     326             : const static PredicateBitset FeatureBitsets[] {
     327             :   {}, // GIFBS_Invalid
     328             :   {Feature_HasDotProdBit, },
     329             :   {Feature_HasFPARMv8Bit, },
     330             :   {Feature_HasFullFP16Bit, },
     331             :   {Feature_HasNEONBit, },
     332             :   {Feature_HasVFP2Bit, },
     333             :   {Feature_HasVFP4Bit, },
     334             :   {Feature_IsARMBit, },
     335             :   {Feature_IsBEBit, },
     336             :   {Feature_IsLEBit, },
     337             :   {Feature_IsThumbBit, },
     338             :   {Feature_IsThumb2Bit, },
     339             :   {Feature_NoHonorSignDependentRoundingBit, },
     340             :   {Feature_DontUseNEONForFPBit, Feature_HasVFP2Bit, },
     341             :   {Feature_HasCryptoBit, Feature_HasV8Bit, },
     342             :   {Feature_HasDBBit, Feature_IsARMBit, },
     343             :   {Feature_HasDBBit, Feature_IsThumbBit, },
     344             :   {Feature_HasDPVFPBit, Feature_HasFPARMv8Bit, },
     345             :   {Feature_HasDPVFPBit, Feature_HasVFP2Bit, },
     346             :   {Feature_HasDPVFPBit, Feature_HasVFP4Bit, },
     347             :   {Feature_HasDPVFPBit, Feature_NoHonorSignDependentRoundingBit, },
     348             :   {Feature_HasDSPBit, Feature_IsThumb2Bit, },
     349             :   {Feature_HasDivideInARMBit, Feature_IsARMBit, },
     350             :   {Feature_HasFP16Bit, Feature_HasNEONBit, },
     351             :   {Feature_HasFullFP16Bit, Feature_HasNEONBit, },
     352             :   {Feature_HasNEONBit, Feature_HasV8Bit, },
     353             :   {Feature_HasNEONBit, Feature_HasV8_1aBit, },
     354             :   {Feature_HasV5TBit, Feature_IsARMBit, },
     355             :   {Feature_HasV5TEBit, Feature_IsARMBit, },
     356             :   {Feature_HasV6Bit, Feature_IsARMBit, },
     357             :   {Feature_HasV6KBit, Feature_IsARMBit, },
     358             :   {Feature_HasV6MBit, Feature_IsThumbBit, },
     359             :   {Feature_HasV6T2Bit, Feature_IsARMBit, },
     360             :   {Feature_HasV6T2Bit, Feature_IsThumb2Bit, },
     361             :   {Feature_HasV7Bit, Feature_IsARMBit, },
     362             :   {Feature_HasV7ClrexBit, Feature_IsThumbBit, },
     363             :   {Feature_HasV8MBaselineBit, Feature_IsThumbBit, },
     364             :   {Feature_HasVFP2Bit, Feature_UseVMOVSRBit, },
     365             :   {Feature_IsARMBit, Feature_NoV6Bit, },
     366             :   {Feature_IsARMBit, Feature_PreV8Bit, },
     367             :   {Feature_IsThumbBit, Feature_IsThumb1OnlyBit, },
     368             :   {Feature_IsThumbBit, Feature_IsWindowsBit, },
     369             :   {Feature_IsThumbBit, Feature_UseMovtBit, },
     370             :   {Feature_IsThumb2Bit, Feature_PreV8Bit, },
     371             :   {Feature_IsThumb2Bit, Feature_UseMulOpsBit, },
     372             :   {Feature_HasCRCBit, Feature_HasV8Bit, Feature_IsARMBit, },
     373             :   {Feature_HasCRCBit, Feature_HasV8Bit, Feature_IsThumb2Bit, },
     374             :   {Feature_HasDSPBit, Feature_IsThumb2Bit, Feature_UseMulOpsBit, },
     375             :   {Feature_HasDivideInThumbBit, Feature_HasV8MBaselineBit, Feature_IsThumbBit, },
     376             :   {Feature_HasFullFP16Bit, Feature_HasNEONBit, Feature_HasV8Bit, },
     377             :   {Feature_HasFullFP16Bit, Feature_HasNEONBit, Feature_UseFPVMLxBit, },
     378             :   {Feature_HasFullFP16Bit, Feature_HasNEONBit, Feature_UseFusedMACBit, },
     379             :   {Feature_HasV5TEBit, Feature_IsARMBit, Feature_UseMulOpsBit, },
     380             :   {Feature_HasV6Bit, Feature_IsARMBit, Feature_UseMulOpsBit, },
     381             :   {Feature_HasV6Bit, Feature_IsThumbBit, Feature_IsThumb1OnlyBit, },
     382             :   {Feature_HasV6T2Bit, Feature_IsARMBit, Feature_UseMulOpsBit, },
     383             :   {Feature_IsARMBit, Feature_NoV6Bit, Feature_UseMulOpsBit, },
     384             : };
     385             : 
     386             : // ComplexPattern predicates.
     387             : enum {
     388             :   GICP_Invalid,
     389             : };
     390             : // See constructor for table contents
     391             : 
     392             : // PatFrag predicates.
     393             : enum {
     394             :   GIPFP_I64_Predicate_VectorIndex16 = GIPFP_I64_Invalid + 1,
     395             :   GIPFP_I64_Predicate_VectorIndex32,
     396             :   GIPFP_I64_Predicate_VectorIndex64,
     397             :   GIPFP_I64_Predicate_VectorIndex8,
     398             :   GIPFP_I64_Predicate_imm0_15,
     399             :   GIPFP_I64_Predicate_imm0_239,
     400             :   GIPFP_I64_Predicate_imm0_255,
     401             :   GIPFP_I64_Predicate_imm0_31,
     402             :   GIPFP_I64_Predicate_imm0_32,
     403             :   GIPFP_I64_Predicate_imm0_4095,
     404             :   GIPFP_I64_Predicate_imm0_63,
     405             :   GIPFP_I64_Predicate_imm0_65535,
     406             :   GIPFP_I64_Predicate_imm0_65535_neg,
     407             :   GIPFP_I64_Predicate_imm0_7,
     408             :   GIPFP_I64_Predicate_imm16,
     409             :   GIPFP_I64_Predicate_imm16_31,
     410             :   GIPFP_I64_Predicate_imm1_15,
     411             :   GIPFP_I64_Predicate_imm1_16,
     412             :   GIPFP_I64_Predicate_imm1_31,
     413             :   GIPFP_I64_Predicate_imm1_7,
     414             :   GIPFP_I64_Predicate_imm24b,
     415             :   GIPFP_I64_Predicate_imm256_510,
     416             :   GIPFP_I64_Predicate_imm32,
     417             :   GIPFP_I64_Predicate_imm8,
     418             :   GIPFP_I64_Predicate_imm8_255,
     419             :   GIPFP_I64_Predicate_imm8_or_16,
     420             :   GIPFP_I64_Predicate_mod_imm,
     421             :   GIPFP_I64_Predicate_pkh_asr_amt,
     422             :   GIPFP_I64_Predicate_pkh_lsl_amt,
     423             :   GIPFP_I64_Predicate_shr_imm16,
     424             :   GIPFP_I64_Predicate_shr_imm32,
     425             :   GIPFP_I64_Predicate_shr_imm64,
     426             :   GIPFP_I64_Predicate_shr_imm8,
     427             :   GIPFP_I64_Predicate_t2_so_imm,
     428             :   GIPFP_I64_Predicate_t2_so_imm_neg,
     429             : };
     430          71 : bool ARMInstructionSelector::testImmPredicate_I64(unsigned PredicateID, int64_t Imm) const {
     431          71 :   switch (PredicateID) {
     432           0 :   case GIPFP_I64_Predicate_VectorIndex16: {
     433             :     
     434           0 :   return ((uint64_t)Imm) < 4;
     435             : 
     436             :     llvm_unreachable("ImmediateCode should have returned");
     437             :     return false;
     438             :   }
     439           0 :   case GIPFP_I64_Predicate_VectorIndex32: {
     440             :     
     441           0 :   return ((uint64_t)Imm) < 2;
     442             : 
     443             :     llvm_unreachable("ImmediateCode should have returned");
     444             :     return false;
     445             :   }
     446           0 :   case GIPFP_I64_Predicate_VectorIndex64: {
     447             :     
     448           0 :   return ((uint64_t)Imm) < 1;
     449             : 
     450             :     llvm_unreachable("ImmediateCode should have returned");
     451             :     return false;
     452             :   }
     453           0 :   case GIPFP_I64_Predicate_VectorIndex8: {
     454             :     
     455           0 :   return ((uint64_t)Imm) < 8;
     456             : 
     457             :     llvm_unreachable("ImmediateCode should have returned");
     458             :     return false;
     459             :   }
     460           0 :   case GIPFP_I64_Predicate_imm0_15: {
     461             :     
     462           0 :   return Imm >= 0 && Imm < 16;
     463             : 
     464             :     llvm_unreachable("ImmediateCode should have returned");
     465             :     return false;
     466             :   }
     467           0 :   case GIPFP_I64_Predicate_imm0_239: {
     468           0 :      return Imm >= 0 && Imm < 240; 
     469             :     llvm_unreachable("ImmediateCode should have returned");
     470             :     return false;
     471             :   }
     472           0 :   case GIPFP_I64_Predicate_imm0_255: {
     473           0 :      return Imm >= 0 && Imm < 256; 
     474             :     llvm_unreachable("ImmediateCode should have returned");
     475             :     return false;
     476             :   }
     477           0 :   case GIPFP_I64_Predicate_imm0_31: {
     478             :     
     479           0 :   return Imm >= 0 && Imm < 32;
     480             : 
     481             :     llvm_unreachable("ImmediateCode should have returned");
     482             :     return false;
     483             :   }
     484           0 :   case GIPFP_I64_Predicate_imm0_32: {
     485             :     
     486           0 :   return Imm >= 0 && Imm < 33;
     487             : 
     488             :     llvm_unreachable("ImmediateCode should have returned");
     489             :     return false;
     490             :   }
     491           0 :   case GIPFP_I64_Predicate_imm0_4095: {
     492             :     
     493           0 :   return Imm >= 0 && Imm < 4096;
     494             : 
     495             :     llvm_unreachable("ImmediateCode should have returned");
     496             :     return false;
     497             :   }
     498           0 :   case GIPFP_I64_Predicate_imm0_63: {
     499             :     
     500           0 :   return Imm >= 0 && Imm < 64;
     501             : 
     502             :     llvm_unreachable("ImmediateCode should have returned");
     503             :     return false;
     504             :   }
     505           1 :   case GIPFP_I64_Predicate_imm0_65535: {
     506             :     
     507           1 :   return Imm >= 0 && Imm < 65536;
     508             : 
     509             :     llvm_unreachable("ImmediateCode should have returned");
     510             :     return false;
     511             :   }
     512           0 :   case GIPFP_I64_Predicate_imm0_65535_neg: {
     513             :     
     514           0 :   return -Imm >= 0 && -Imm < 65536;
     515             : 
     516             :     llvm_unreachable("ImmediateCode should have returned");
     517             :     return false;
     518             :   }
     519           0 :   case GIPFP_I64_Predicate_imm0_7: {
     520             :     
     521           0 :   return Imm >= 0 && Imm < 8;
     522             : 
     523             :     llvm_unreachable("ImmediateCode should have returned");
     524             :     return false;
     525             :   }
     526           1 :   case GIPFP_I64_Predicate_imm16: {
     527           1 :      return Imm == 16; 
     528             :     llvm_unreachable("ImmediateCode should have returned");
     529             :     return false;
     530             :   }
     531           2 :   case GIPFP_I64_Predicate_imm16_31: {
     532             :     
     533           2 :   return (int32_t)Imm >= 16 && (int32_t)Imm < 32;
     534             : 
     535             :     llvm_unreachable("ImmediateCode should have returned");
     536             :     return false;
     537             :   }
     538           1 :   case GIPFP_I64_Predicate_imm1_15: {
     539           1 :      return Imm > 0 && Imm < 16; 
     540             :     llvm_unreachable("ImmediateCode should have returned");
     541             :     return false;
     542             :   }
     543           0 :   case GIPFP_I64_Predicate_imm1_16: {
     544             :     
     545           0 :     return Imm > 0 && Imm <= 16;
     546             :   
     547             :     llvm_unreachable("ImmediateCode should have returned");
     548             :     return false;
     549             :   }
     550           0 :   case GIPFP_I64_Predicate_imm1_31: {
     551           0 :      return Imm > 0 && Imm < 32; 
     552             :     llvm_unreachable("ImmediateCode should have returned");
     553             :     return false;
     554             :   }
     555           0 :   case GIPFP_I64_Predicate_imm1_7: {
     556           0 :      return Imm > 0 && Imm < 8; 
     557             :     llvm_unreachable("ImmediateCode should have returned");
     558             :     return false;
     559             :   }
     560           0 :   case GIPFP_I64_Predicate_imm24b: {
     561             :     
     562           0 :   return Imm >= 0 && Imm <= 0xffffff;
     563             : 
     564             :     llvm_unreachable("ImmediateCode should have returned");
     565             :     return false;
     566             :   }
     567           0 :   case GIPFP_I64_Predicate_imm256_510: {
     568             :     
     569           0 :   return Imm >= 256 && Imm < 511;
     570             : 
     571             :     llvm_unreachable("ImmediateCode should have returned");
     572             :     return false;
     573             :   }
     574           0 :   case GIPFP_I64_Predicate_imm32: {
     575           0 :      return Imm == 32; 
     576             :     llvm_unreachable("ImmediateCode should have returned");
     577             :     return false;
     578             :   }
     579           0 :   case GIPFP_I64_Predicate_imm8: {
     580           0 :      return Imm == 8; 
     581             :     llvm_unreachable("ImmediateCode should have returned");
     582             :     return false;
     583             :   }
     584           0 :   case GIPFP_I64_Predicate_imm8_255: {
     585             :     
     586           0 :   return Imm >= 8 && Imm < 256;
     587             : 
     588             :     llvm_unreachable("ImmediateCode should have returned");
     589             :     return false;
     590             :   }
     591           0 :   case GIPFP_I64_Predicate_imm8_or_16: {
     592           0 :      return Imm == 8 || Imm == 16;
     593             :     llvm_unreachable("ImmediateCode should have returned");
     594             :     return false;
     595             :   }
     596          63 :   case GIPFP_I64_Predicate_mod_imm: {
     597             :     
     598          63 :     return ARM_AM::getSOImmVal(Imm) != -1;
     599             :   
     600             :     llvm_unreachable("ImmediateCode should have returned");
     601             :     return false;
     602             :   }
     603           0 :   case GIPFP_I64_Predicate_pkh_asr_amt: {
     604           0 :      return Imm > 0 && Imm <= 32; 
     605             :     llvm_unreachable("ImmediateCode should have returned");
     606             :     return false;
     607             :   }
     608           3 :   case GIPFP_I64_Predicate_pkh_lsl_amt: {
     609           3 :      return Imm >= 0 && Imm < 32; 
     610             :     llvm_unreachable("ImmediateCode should have returned");
     611             :     return false;
     612             :   }
     613           0 :   case GIPFP_I64_Predicate_shr_imm16: {
     614           0 :      return Imm > 0 && Imm <= 16; 
     615             :     llvm_unreachable("ImmediateCode should have returned");
     616             :     return false;
     617             :   }
     618           0 :   case GIPFP_I64_Predicate_shr_imm32: {
     619           0 :      return Imm > 0 && Imm <= 32; 
     620             :     llvm_unreachable("ImmediateCode should have returned");
     621             :     return false;
     622             :   }
     623           0 :   case GIPFP_I64_Predicate_shr_imm64: {
     624           0 :      return Imm > 0 && Imm <= 64; 
     625             :     llvm_unreachable("ImmediateCode should have returned");
     626             :     return false;
     627             :   }
     628           0 :   case GIPFP_I64_Predicate_shr_imm8: {
     629           0 :      return Imm > 0 && Imm <= 8; 
     630             :     llvm_unreachable("ImmediateCode should have returned");
     631             :     return false;
     632             :   }
     633           0 :   case GIPFP_I64_Predicate_t2_so_imm: {
     634             :     
     635           0 :     return ARM_AM::getT2SOImmVal(Imm) != -1;
     636             :   
     637             :     llvm_unreachable("ImmediateCode should have returned");
     638             :     return false;
     639             :   }
     640           0 :   case GIPFP_I64_Predicate_t2_so_imm_neg: {
     641             :     
     642           0 :   return Imm && ARM_AM::getT2SOImmVal(-(uint32_t)Imm) != -1;
     643             : 
     644             :     llvm_unreachable("ImmediateCode should have returned");
     645             :     return false;
     646             :   }
     647             :   }
     648           0 :   llvm_unreachable("Unknown predicate");
     649             :   return false;
     650             : }
     651           0 : bool ARMInstructionSelector::testImmPredicate_APFloat(unsigned PredicateID, const APFloat & Imm) const {
     652           0 :   llvm_unreachable("Unknown predicate");
     653             :   return false;
     654             : }
     655           0 : bool ARMInstructionSelector::testImmPredicate_APInt(unsigned PredicateID, const APInt & Imm) const {
     656           0 :   llvm_unreachable("Unknown predicate");
     657             :   return false;
     658             : }
     659             : // PatFrag predicates.
     660             : enum {
     661             :   GIPFP_MI_Predicate_bf_inv_mask_imm = GIPFP_MI_Invalid + 1,
     662             : };
     663           0 : bool ARMInstructionSelector::testMIPredicate_MI(unsigned PredicateID, const MachineInstr & MI) const {
     664             :   const MachineFunction &MF = *MI.getParent()->getParent();
     665             :   const MachineRegisterInfo &MRI = MF.getRegInfo();
     666             :   (void)MRI;
     667           0 :   switch (PredicateID) {
     668           0 :   case GIPFP_MI_Predicate_bf_inv_mask_imm: {
     669             :     
     670             :     // There's better methods of implementing this check. IntImmLeaf<> would be
     671             :     // equivalent and have less boilerplate but we need a test for C++
     672             :     // predicates and this one causes new rules to be imported into GlobalISel
     673             :     // without requiring additional features first.
     674           0 :     const auto &MO = MI.getOperand(1);
     675           0 :     if (!MO.isCImm())
     676             :       return false;
     677           0 :     return ARM::isBitFieldInvertedMask(MO.getCImm()->getZExtValue());
     678             :   
     679             :     llvm_unreachable("GISelPredicateCode should have returned");
     680             :     return false;
     681             :   }
     682             :   }
     683           0 :   llvm_unreachable("Unknown predicate");
     684             :   return false;
     685             : }
     686             : 
     687             : ARMInstructionSelector::ComplexMatcherMemFn
     688             : ARMInstructionSelector::ComplexPredicateFns[] = {
     689             :   nullptr, // GICP_Invalid
     690             : };
     691             : 
     692             : // Custom renderers.
     693             : enum {
     694             :   GICR_Invalid,
     695             : };
     696             : ARMInstructionSelector::CustomRendererFn
     697             : ARMInstructionSelector::CustomRenderers[] = {
     698             :   nullptr, // GICP_Invalid
     699             : };
     700             : 
     701         706 : bool ARMInstructionSelector::selectImpl(MachineInstr &I, CodeGenCoverage &CoverageInfo) const {
     702         706 :   MachineFunction &MF = *I.getParent()->getParent();
     703         706 :   MachineRegisterInfo &MRI = MF.getRegInfo();
     704             :   // FIXME: This should be computed on a per-function basis rather than per-insn.
     705         706 :   AvailableFunctionFeatures = computeAvailableFunctionFeatures(&STI, &MF);
     706         706 :   const PredicateBitset AvailableFeatures = getAvailableFeatures();
     707             :   NewMIVector OutMIs;
     708             :   State.MIs.clear();
     709         706 :   State.MIs.push_back(&I);
     710             : 
     711         706 :   if (executeMatchTable(*this, OutMIs, State, ISelInfo, getMatchTable(), TII, MRI, TRI, RBI, AvailableFeatures, CoverageInfo)) {
     712         233 :     return true;
     713             :   }
     714             : 
     715             :   return false;
     716             : }
     717             : 
     718           0 : const int64_t *ARMInstructionSelector::getMatchTable() const {
     719             :   constexpr static int64_t MatchTable0[] = {
     720             :     GIM_SwitchOpcode, /*MI*/0, /*[*/34, 135, /*)*//*default:*//*Label 35*/ 61588,
     721             :     /*TargetOpcode::G_ADD*//*Label 0*/ 106,
     722             :     /*TargetOpcode::G_SUB*//*Label 1*/ 6657,
     723             :     /*TargetOpcode::G_MUL*//*Label 2*/ 8647,
     724             :     /*TargetOpcode::G_SDIV*//*Label 3*/ 9281,
     725             :     /*TargetOpcode::G_UDIV*//*Label 4*/ 9381, 0, 0,
     726             :     /*TargetOpcode::G_AND*//*Label 5*/ 9481,
     727             :     /*TargetOpcode::G_OR*//*Label 6*/ 11194,
     728             :     /*TargetOpcode::G_XOR*//*Label 7*/ 15377, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
     729             :     /*TargetOpcode::G_BITCAST*//*Label 8*/ 15876, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
     730             :     /*TargetOpcode::G_INTRINSIC*//*Label 9*/ 20264,
     731             :     /*TargetOpcode::G_INTRINSIC_W_SIDE_EFFECTS*//*Label 10*/ 49635,
     732             :     /*TargetOpcode::G_ANYEXT*//*Label 11*/ 53964,
     733             :     /*TargetOpcode::G_TRUNC*//*Label 12*/ 54087,
     734             :     /*TargetOpcode::G_CONSTANT*//*Label 13*/ 54216, 0, 0, 0,
     735             :     /*TargetOpcode::G_SEXT*//*Label 14*/ 54381,
     736             :     /*TargetOpcode::G_ZEXT*//*Label 15*/ 54510,
     737             :     /*TargetOpcode::G_SHL*//*Label 16*/ 55020,
     738             :     /*TargetOpcode::G_LSHR*//*Label 17*/ 55125,
     739             :     /*TargetOpcode::G_ASHR*//*Label 18*/ 55183, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
     740             :     /*TargetOpcode::G_FADD*//*Label 19*/ 55396,
     741             :     /*TargetOpcode::G_FSUB*//*Label 20*/ 56027,
     742             :     /*TargetOpcode::G_FMUL*//*Label 21*/ 56642,
     743             :     /*TargetOpcode::G_FMA*//*Label 22*/ 57225,
     744             :     /*TargetOpcode::G_FDIV*//*Label 23*/ 58246, 0, 0, 0, 0, 0, 0,
     745             :     /*TargetOpcode::G_FNEG*//*Label 24*/ 58409,
     746             :     /*TargetOpcode::G_FPEXT*//*Label 25*/ 59326,
     747             :     /*TargetOpcode::G_FPTRUNC*//*Label 26*/ 59483,
     748             :     /*TargetOpcode::G_FPTOSI*//*Label 27*/ 59644,
     749             :     /*TargetOpcode::G_FPTOUI*//*Label 28*/ 59984,
     750             :     /*TargetOpcode::G_SITOFP*//*Label 29*/ 60324,
     751             :     /*TargetOpcode::G_UITOFP*//*Label 30*/ 60661, 0, 0, 0,
     752             :     /*TargetOpcode::G_BR*//*Label 31*/ 60998, 0, 0, 0, 0, 0,
     753             :     /*TargetOpcode::G_CTLZ*//*Label 32*/ 61060, 0,
     754             :     /*TargetOpcode::G_CTPOP*//*Label 33*/ 61386,
     755             :     /*TargetOpcode::G_BSWAP*//*Label 34*/ 61474,
     756             :     // Label 0: @106
     757             :     GIM_SwitchType, /*MI*/0, /*Op*/0, /*[*/1, 10, /*)*//*default:*//*Label 45*/ 6656,
     758             :     /*GILLT_s32*//*Label 36*/ 121,
     759             :     /*GILLT_s64*//*Label 37*/ 1799,
     760             :     /*GILLT_v2s32*//*Label 38*/ 1850,
     761             :     /*GILLT_v2s64*//*Label 39*/ 2310,
     762             :     /*GILLT_v4s16*//*Label 40*/ 3028,
     763             :     /*GILLT_v4s32*//*Label 41*/ 3488,
     764             :     /*GILLT_v8s8*//*Label 42*/ 4612,
     765             :     /*GILLT_v8s16*//*Label 43*/ 5072,
     766             :     /*GILLT_v16s8*//*Label 44*/ 6196,
     767             :     // Label 36: @121
     768             :     GIM_Try, /*On fail goto*//*Label 46*/ 1798,
     769             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
     770             :       GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
     771             :       GIM_Try, /*On fail goto*//*Label 47*/ 197, // Rule ID 2759 //
     772             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
     773             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
     774             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
     775             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
     776             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
     777             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
     778             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRRegClassID,
     779             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 255,
     780             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::GPRRegClassID,
     781             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
     782             :         // (add:{ *:[i32] } (and:{ *:[i32] } GPR:{ *:[i32] }:$Rm, 255:{ *:[i32] }), GPR:{ *:[i32] }:$Rn)  =>  (UXTAB:{ *:[i32] } GPR:{ *:[i32] }:$Rn, GPR:{ *:[i32] }:$Rm, 0:{ *:[i32] })
     783             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::UXTAB,
     784             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
     785             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rn
     786             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rm
     787             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
     788             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
     789             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
     790             :         GIR_EraseFromParent, /*InsnID*/0,
     791             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
     792             :         // GIR_Coverage, 2759,
     793             :         GIR_Done,
     794             :       // Label 47: @197
     795             :       GIM_Try, /*On fail goto*//*Label 48*/ 263, // Rule ID 2760 //
     796             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
     797             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
     798             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
     799             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
     800             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
     801             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
     802             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRRegClassID,
     803             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 65535,
     804             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::GPRRegClassID,
     805             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
     806             :         // (add:{ *:[i32] } (and:{ *:[i32] } GPR:{ *:[i32] }:$Rm, 65535:{ *:[i32] }), GPR:{ *:[i32] }:$Rn)  =>  (UXTAH:{ *:[i32] } GPR:{ *:[i32] }:$Rn, GPR:{ *:[i32] }:$Rm, 0:{ *:[i32] })
     807             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::UXTAH,
     808             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
     809             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rn
     810             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rm
     811             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
     812             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
     813             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
     814             :         GIR_EraseFromParent, /*InsnID*/0,
     815             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
     816             :         // GIR_Coverage, 2760,
     817             :         GIR_Done,
     818             :       // Label 48: @263
     819             :       GIM_Try, /*On fail goto*//*Label 49*/ 329, // Rule ID 2789 //
     820             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
     821             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
     822             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
     823             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
     824             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
     825             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
     826             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
     827             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 255,
     828             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
     829             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
     830             :         // (add:{ *:[i32] } (and:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, 255:{ *:[i32] }), rGPR:{ *:[i32] }:$Rn)  =>  (t2UXTAB:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm, 0:{ *:[i32] })
     831             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2UXTAB,
     832             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
     833             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rn
     834             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rm
     835             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
     836             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
     837             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
     838             :         GIR_EraseFromParent, /*InsnID*/0,
     839             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
     840             :         // GIR_Coverage, 2789,
     841             :         GIR_Done,
     842             :       // Label 49: @329
     843             :       GIM_Try, /*On fail goto*//*Label 50*/ 395, // Rule ID 2790 //
     844             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
     845             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
     846             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
     847             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
     848             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
     849             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
     850             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
     851             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 65535,
     852             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
     853             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
     854             :         // (add:{ *:[i32] } (and:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, 65535:{ *:[i32] }), rGPR:{ *:[i32] }:$Rn)  =>  (t2UXTAH:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm, 0:{ *:[i32] })
     855             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2UXTAH,
     856             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
     857             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rn
     858             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rm
     859             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
     860             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
     861             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
     862             :         GIR_EraseFromParent, /*InsnID*/0,
     863             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
     864             :         // GIR_Coverage, 2790,
     865             :         GIR_Done,
     866             :       // Label 50: @395
     867             :       GIM_Try, /*On fail goto*//*Label 51*/ 461, // Rule ID 1817 //
     868             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
     869             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
     870             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRRegClassID,
     871             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
     872             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
     873             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
     874             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
     875             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRRegClassID,
     876             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 255,
     877             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
     878             :         // (add:{ *:[i32] } GPR:{ *:[i32] }:$Rn, (and:{ *:[i32] } GPR:{ *:[i32] }:$Rm, 255:{ *:[i32] }))  =>  (UXTAB:{ *:[i32] } GPR:{ *:[i32] }:$Rn, GPR:{ *:[i32] }:$Rm, 0:{ *:[i32] })
     879             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::UXTAB,
     880             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
     881             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
     882             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rm
     883             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
     884             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
     885             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
     886             :         GIR_EraseFromParent, /*InsnID*/0,
     887             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
     888             :         // GIR_Coverage, 1817,
     889             :         GIR_Done,
     890             :       // Label 51: @461
     891             :       GIM_Try, /*On fail goto*//*Label 52*/ 527, // Rule ID 1818 //
     892             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
     893             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
     894             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRRegClassID,
     895             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
     896             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
     897             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
     898             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
     899             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRRegClassID,
     900             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 65535,
     901             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
     902             :         // (add:{ *:[i32] } GPR:{ *:[i32] }:$Rn, (and:{ *:[i32] } GPR:{ *:[i32] }:$Rm, 65535:{ *:[i32] }))  =>  (UXTAH:{ *:[i32] } GPR:{ *:[i32] }:$Rn, GPR:{ *:[i32] }:$Rm, 0:{ *:[i32] })
     903             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::UXTAH,
     904             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
     905             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
     906             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rm
     907             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
     908             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
     909             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
     910             :         GIR_EraseFromParent, /*InsnID*/0,
     911             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
     912             :         // GIR_Coverage, 1818,
     913             :         GIR_Done,
     914             :       // Label 52: @527
     915             :       GIM_Try, /*On fail goto*//*Label 53*/ 593, // Rule ID 2007 //
     916             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
     917             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
     918             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
     919             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
     920             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
     921             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
     922             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
     923             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
     924             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 255,
     925             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
     926             :         // (add:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (and:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, 255:{ *:[i32] }))  =>  (t2UXTAB:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm, 0:{ *:[i32] })
     927             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2UXTAB,
     928             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
     929             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
     930             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rm
     931             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
     932             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
     933             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
     934             :         GIR_EraseFromParent, /*InsnID*/0,
     935             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
     936             :         // GIR_Coverage, 2007,
     937             :         GIR_Done,
     938             :       // Label 53: @593
     939             :       GIM_Try, /*On fail goto*//*Label 54*/ 659, // Rule ID 2008 //
     940             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
     941             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
     942             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
     943             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
     944             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
     945             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
     946             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
     947             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
     948             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 65535,
     949             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
     950             :         // (add:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (and:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, 65535:{ *:[i32] }))  =>  (t2UXTAH:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm, 0:{ *:[i32] })
     951             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2UXTAH,
     952             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
     953             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
     954             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rm
     955             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
     956             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
     957             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
     958             :         GIR_EraseFromParent, /*InsnID*/0,
     959             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
     960             :         // GIR_Coverage, 2008,
     961             :         GIR_Done,
     962             :       // Label 54: @659
     963             :       GIM_Try, /*On fail goto*//*Label 55*/ 768, // Rule ID 2544 //
     964             :         GIM_CheckFeatures, GIFBS_HasV5TE_IsARM_UseMulOps,
     965             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
     966             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
     967             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_MUL,
     968             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
     969             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
     970             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
     971             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_ASHR,
     972             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
     973             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
     974             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
     975             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 16,
     976             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/1, /*OpIdx*/2, // MIs[3]
     977             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_ASHR,
     978             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
     979             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
     980             :         GIM_CheckRegBankForClass, /*MI*/3, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
     981             :         GIM_CheckConstantInt, /*MI*/3, /*Op*/2, 16,
     982             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::GPRRegClassID,
     983             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
     984             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
     985             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
     986             :         // (add:{ *:[i32] } (mul:{ *:[i32] } (sra:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, 16:{ *:[i32] }), (sra:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rm, 16:{ *:[i32] })), GPR:{ *:[i32] }:$Ra)  =>  (SMLATT:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, GPRnopc:{ *:[i32] }:$Rm, GPR:{ *:[i32] }:$Ra)
     987             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::SMLATT,
     988             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
     989             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Rn
     990             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/3, /*OpIdx*/1, // Rm
     991             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Ra
     992             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
     993             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
     994             :         GIR_EraseFromParent, /*InsnID*/0,
     995             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
     996             :         // GIR_Coverage, 2544,
     997             :         GIR_Done,
     998             :       // Label 55: @768
     999             :       GIM_Try, /*On fail goto*//*Label 56*/ 877, // Rule ID 2581 //
    1000             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2_UseMulOps,
    1001             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    1002             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    1003             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_MUL,
    1004             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    1005             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    1006             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    1007             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_ASHR,
    1008             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    1009             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    1010             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    1011             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 16,
    1012             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/1, /*OpIdx*/2, // MIs[3]
    1013             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_ASHR,
    1014             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
    1015             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
    1016             :         GIM_CheckRegBankForClass, /*MI*/3, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    1017             :         GIM_CheckConstantInt, /*MI*/3, /*Op*/2, 16,
    1018             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
    1019             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1020             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    1021             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    1022             :         // (add:{ *:[i32] } (mul:{ *:[i32] } (sra:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, 16:{ *:[i32] }), (sra:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, 16:{ *:[i32] })), rGPR:{ *:[i32] }:$Ra)  =>  (t2SMLATT:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm, rGPR:{ *:[i32] }:$Ra)
    1023             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2SMLATT,
    1024             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    1025             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Rn
    1026             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/3, /*OpIdx*/1, // Rm
    1027             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Ra
    1028             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1029             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1030             :         GIR_EraseFromParent, /*InsnID*/0,
    1031             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1032             :         // GIR_Coverage, 2581,
    1033             :         GIR_Done,
    1034             :       // Label 56: @877
    1035             :       GIM_Try, /*On fail goto*//*Label 57*/ 986, // Rule ID 194 //
    1036             :         GIM_CheckFeatures, GIFBS_HasV5TE_IsARM_UseMulOps,
    1037             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    1038             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    1039             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    1040             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_MUL,
    1041             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    1042             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    1043             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    1044             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_ASHR,
    1045             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    1046             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    1047             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    1048             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 16,
    1049             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/1, /*OpIdx*/2, // MIs[3]
    1050             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_ASHR,
    1051             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
    1052             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
    1053             :         GIM_CheckRegBankForClass, /*MI*/3, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    1054             :         GIM_CheckConstantInt, /*MI*/3, /*Op*/2, 16,
    1055             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1056             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    1057             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    1058             :         // (add:{ *:[i32] } GPR:{ *:[i32] }:$Ra, (mul:{ *:[i32] } (sra:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, 16:{ *:[i32] }), (sra:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rm, 16:{ *:[i32] })))  =>  (SMLATT:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, GPRnopc:{ *:[i32] }:$Rm, GPR:{ *:[i32] }:$Ra)
    1059             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::SMLATT,
    1060             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    1061             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Rn
    1062             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/3, /*OpIdx*/1, // Rm
    1063             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Ra
    1064             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1065             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1066             :         GIR_EraseFromParent, /*InsnID*/0,
    1067             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1068             :         // GIR_Coverage, 194,
    1069             :         GIR_Done,
    1070             :       // Label 57: @986
    1071             :       GIM_Try, /*On fail goto*//*Label 58*/ 1095, // Rule ID 525 //
    1072             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2_UseMulOps,
    1073             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    1074             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    1075             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    1076             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_MUL,
    1077             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    1078             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    1079             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    1080             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_ASHR,
    1081             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    1082             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    1083             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    1084             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 16,
    1085             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/1, /*OpIdx*/2, // MIs[3]
    1086             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_ASHR,
    1087             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
    1088             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
    1089             :         GIM_CheckRegBankForClass, /*MI*/3, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    1090             :         GIM_CheckConstantInt, /*MI*/3, /*Op*/2, 16,
    1091             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1092             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    1093             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    1094             :         // (add:{ *:[i32] } rGPR:{ *:[i32] }:$Ra, (mul:{ *:[i32] } (sra:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, 16:{ *:[i32] }), (sra:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, 16:{ *:[i32] })))  =>  (t2SMLATT:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm, rGPR:{ *:[i32] }:$Ra)
    1095             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2SMLATT,
    1096             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    1097             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Rn
    1098             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/3, /*OpIdx*/1, // Rm
    1099             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Ra
    1100             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1101             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1102             :         GIR_EraseFromParent, /*InsnID*/0,
    1103             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1104             :         // GIR_Coverage, 525,
    1105             :         GIR_Done,
    1106             :       // Label 58: @1095
    1107             :       GIM_Try, /*On fail goto*//*Label 59*/ 1147, // Rule ID 74 //
    1108             :         GIM_CheckFeatures, GIFBS_IsARM,
    1109             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRRegClassID,
    1110             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    1111             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    1112             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    1113             :         GIM_CheckI64ImmPredicate, /*MI*/1, /*Predicate*/GIPFP_I64_Predicate_mod_imm,
    1114             :         // MIs[1] Operand 1
    1115             :         // No operand predicates
    1116             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1117             :         // (add:{ *:[i32] } GPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] })<<P:Predicate_mod_imm>>:$imm)  =>  (ADDri:{ *:[i32] } GPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] }):$imm)
    1118             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::ADDri,
    1119             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    1120             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    1121             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // imm
    1122             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1123             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1124             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1125             :         GIR_EraseFromParent, /*InsnID*/0,
    1126             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1127             :         // GIR_Coverage, 74,
    1128             :         GIR_Done,
    1129             :       // Label 59: @1147
    1130             :       GIM_Try, /*On fail goto*//*Label 60*/ 1199, // Rule ID 411 //
    1131             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    1132             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    1133             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    1134             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    1135             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    1136             :         GIM_CheckI64ImmPredicate, /*MI*/1, /*Predicate*/GIPFP_I64_Predicate_t2_so_imm,
    1137             :         // MIs[1] Operand 1
    1138             :         // No operand predicates
    1139             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1140             :         // (add:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, (imm:{ *:[i32] })<<P:Predicate_t2_so_imm>>:$imm)  =>  (t2ADDri:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, (imm:{ *:[i32] }):$imm)
    1141             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2ADDri,
    1142             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    1143             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    1144             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // imm
    1145             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1146             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1147             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1148             :         GIR_EraseFromParent, /*InsnID*/0,
    1149             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1150             :         // GIR_Coverage, 411,
    1151             :         GIR_Done,
    1152             :       // Label 60: @1199
    1153             :       GIM_Try, /*On fail goto*//*Label 61*/ 1248, // Rule ID 412 //
    1154             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    1155             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    1156             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    1157             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    1158             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    1159             :         GIM_CheckI64ImmPredicate, /*MI*/1, /*Predicate*/GIPFP_I64_Predicate_imm0_4095,
    1160             :         // MIs[1] Operand 1
    1161             :         // No operand predicates
    1162             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1163             :         // (add:{ *:[i32] } GPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] })<<P:Predicate_imm0_4095>>:$imm)  =>  (t2ADDri12:{ *:[i32] } GPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] }):$imm)
    1164             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2ADDri12,
    1165             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    1166             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    1167             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // imm
    1168             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1169             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1170             :         GIR_EraseFromParent, /*InsnID*/0,
    1171             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1172             :         // GIR_Coverage, 412,
    1173             :         GIR_Done,
    1174             :       // Label 61: @1248
    1175             :       GIM_Try, /*On fail goto*//*Label 62*/ 1318, // Rule ID 173 //
    1176             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM_UseMulOps,
    1177             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    1178             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    1179             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_MUL,
    1180             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    1181             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    1182             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    1183             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::GPRnopcRegClassID,
    1184             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::GPRnopcRegClassID,
    1185             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1186             :         // (add:{ *:[i32] } (mul:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, GPRnopc:{ *:[i32] }:$Rm), GPRnopc:{ *:[i32] }:$Ra)  =>  (MLA:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, GPRnopc:{ *:[i32] }:$Rm, GPRnopc:{ *:[i32] }:$Ra)
    1187             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::MLA,
    1188             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    1189             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rn
    1190             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Rm
    1191             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Ra
    1192             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1193             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1194             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1195             :         GIR_EraseFromParent, /*InsnID*/0,
    1196             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1197             :         // GIR_Coverage, 173,
    1198             :         GIR_Done,
    1199             :       // Label 62: @1318
    1200             :       GIM_Try, /*On fail goto*//*Label 63*/ 1388, // Rule ID 174 //
    1201             :         GIM_CheckFeatures, GIFBS_IsARM_NoV6,
    1202             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    1203             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    1204             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_MUL,
    1205             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    1206             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    1207             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    1208             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::GPRnopcRegClassID,
    1209             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::GPRnopcRegClassID,
    1210             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1211             :         // (add:{ *:[i32] } (mul:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, GPRnopc:{ *:[i32] }:$Rm), GPRnopc:{ *:[i32] }:$Ra)  =>  (MLAv5:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, GPRnopc:{ *:[i32] }:$Rm, GPRnopc:{ *:[i32] }:$Ra)
    1212             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::MLAv5,
    1213             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    1214             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rn
    1215             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Rm
    1216             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Ra
    1217             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1218             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1219             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1220             :         GIR_EraseFromParent, /*InsnID*/0,
    1221             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1222             :         // GIR_Coverage, 174,
    1223             :         GIR_Done,
    1224             :       // Label 63: @1388
    1225             :       GIM_Try, /*On fail goto*//*Label 64*/ 1455, // Rule ID 507 //
    1226             :         GIM_CheckFeatures, GIFBS_IsThumb2_UseMulOps,
    1227             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    1228             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    1229             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_MUL,
    1230             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    1231             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    1232             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    1233             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
    1234             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
    1235             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1236             :         // (add:{ *:[i32] } (mul:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm), rGPR:{ *:[i32] }:$Ra)  =>  (t2MLA:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm, rGPR:{ *:[i32] }:$Ra)
    1237             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2MLA,
    1238             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    1239             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rn
    1240             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Rm
    1241             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Ra
    1242             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1243             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1244             :         GIR_EraseFromParent, /*InsnID*/0,
    1245             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1246             :         // GIR_Coverage, 507,
    1247             :         GIR_Done,
    1248             :       // Label 64: @1455
    1249             :       GIM_Try, /*On fail goto*//*Label 65*/ 1525, // Rule ID 2538 //
    1250             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM_UseMulOps,
    1251             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    1252             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    1253             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    1254             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_MUL,
    1255             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    1256             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    1257             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    1258             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::GPRnopcRegClassID,
    1259             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1260             :         // (add:{ *:[i32] } GPRnopc:{ *:[i32] }:$Ra, (mul:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, GPRnopc:{ *:[i32] }:$Rm))  =>  (MLA:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, GPRnopc:{ *:[i32] }:$Rm, GPRnopc:{ *:[i32] }:$Ra)
    1261             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::MLA,
    1262             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    1263             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rn
    1264             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Rm
    1265             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Ra
    1266             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1267             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1268             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1269             :         GIR_EraseFromParent, /*InsnID*/0,
    1270             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1271             :         // GIR_Coverage, 2538,
    1272             :         GIR_Done,
    1273             :       // Label 65: @1525
    1274             :       GIM_Try, /*On fail goto*//*Label 66*/ 1595, // Rule ID 2539 //
    1275             :         GIM_CheckFeatures, GIFBS_IsARM_NoV6,
    1276             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    1277             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    1278             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    1279             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_MUL,
    1280             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    1281             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    1282             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    1283             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::GPRnopcRegClassID,
    1284             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1285             :         // (add:{ *:[i32] } GPRnopc:{ *:[i32] }:$Ra, (mul:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, GPRnopc:{ *:[i32] }:$Rm))  =>  (MLAv5:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, GPRnopc:{ *:[i32] }:$Rm, GPRnopc:{ *:[i32] }:$Ra)
    1286             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::MLAv5,
    1287             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    1288             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rn
    1289             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Rm
    1290             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Ra
    1291             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1292             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1293             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1294             :         GIR_EraseFromParent, /*InsnID*/0,
    1295             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1296             :         // GIR_Coverage, 2539,
    1297             :         GIR_Done,
    1298             :       // Label 66: @1595
    1299             :       GIM_Try, /*On fail goto*//*Label 67*/ 1662, // Rule ID 2576 //
    1300             :         GIM_CheckFeatures, GIFBS_IsThumb2_UseMulOps,
    1301             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    1302             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    1303             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    1304             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_MUL,
    1305             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    1306             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    1307             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    1308             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
    1309             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1310             :         // (add:{ *:[i32] } rGPR:{ *:[i32] }:$Ra, (mul:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm))  =>  (t2MLA:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm, rGPR:{ *:[i32] }:$Ra)
    1311             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2MLA,
    1312             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    1313             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rn
    1314             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Rm
    1315             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Ra
    1316             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1317             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1318             :         GIR_EraseFromParent, /*InsnID*/0,
    1319             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1320             :         // GIR_Coverage, 2576,
    1321             :         GIR_Done,
    1322             :       // Label 67: @1662
    1323             :       GIM_Try, /*On fail goto*//*Label 68*/ 1707, // Rule ID 75 //
    1324             :         GIM_CheckFeatures, GIFBS_IsARM,
    1325             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRRegClassID,
    1326             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    1327             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::GPRRegClassID,
    1328             :         // (add:{ *:[i32] } GPR:{ *:[i32] }:$Rn, GPR:{ *:[i32] }:$Rm)  =>  (ADDrr:{ *:[i32] } GPR:{ *:[i32] }:$Rn, GPR:{ *:[i32] }:$Rm)
    1329             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::ADDrr,
    1330             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    1331             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    1332             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rm
    1333             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1334             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1335             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1336             :         GIR_EraseFromParent, /*InsnID*/0,
    1337             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1338             :         // GIR_Coverage, 75,
    1339             :         GIR_Done,
    1340             :       // Label 68: @1707
    1341             :       GIM_Try, /*On fail goto*//*Label 69*/ 1752, // Rule ID 413 //
    1342             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    1343             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    1344             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    1345             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
    1346             :         // (add:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm)  =>  (t2ADDrr:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm)
    1347             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2ADDrr,
    1348             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    1349             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    1350             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rm
    1351             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1352             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1353             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1354             :         GIR_EraseFromParent, /*InsnID*/0,
    1355             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1356             :         // GIR_Coverage, 413,
    1357             :         GIR_Done,
    1358             :       // Label 69: @1752
    1359             :       GIM_Try, /*On fail goto*//*Label 70*/ 1797, // Rule ID 2558 //
    1360             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    1361             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    1362             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    1363             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::GPRnopcRegClassID,
    1364             :         // (add:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, GPRnopc:{ *:[i32] }:$Rn)  =>  (t2ADDrr:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm)
    1365             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2ADDrr,
    1366             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    1367             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rn
    1368             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rm
    1369             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1370             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1371             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1372             :         GIR_EraseFromParent, /*InsnID*/0,
    1373             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1374             :         // GIR_Coverage, 2558,
    1375             :         GIR_Done,
    1376             :       // Label 70: @1797
    1377             :       GIM_Reject,
    1378             :     // Label 46: @1798
    1379             :     GIM_Reject,
    1380             :     // Label 37: @1799
    1381             :     GIM_Try, /*On fail goto*//*Label 71*/ 1849, // Rule ID 760 //
    1382             :       GIM_CheckFeatures, GIFBS_HasNEON,
    1383             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s64,
    1384             :       GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s64,
    1385             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    1386             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    1387             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    1388             :       // (add:{ *:[v1i64] } DPR:{ *:[v1i64] }:$Vn, DPR:{ *:[v1i64] }:$Vm)  =>  (VADDv1i64:{ *:[v1i64] } DPR:{ *:[v1i64] }:$Vn, DPR:{ *:[v1i64] }:$Vm)
    1389             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VADDv1i64,
    1390             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    1391             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    1392             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    1393             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1394             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1395             :       GIR_EraseFromParent, /*InsnID*/0,
    1396             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1397             :       // GIR_Coverage, 760,
    1398             :       GIR_Done,
    1399             :     // Label 71: @1849
    1400             :     GIM_Reject,
    1401             :     // Label 38: @1850
    1402             :     GIM_Try, /*On fail goto*//*Label 72*/ 2309,
    1403             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s32,
    1404             :       GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s32,
    1405             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    1406             :       GIM_Try, /*On fail goto*//*Label 73*/ 1934, // Rule ID 2696 //
    1407             :         GIM_CheckFeatures, GIFBS_HasNEON,
    1408             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    1409             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    1410             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    1411             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabds,
    1412             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v2s32,
    1413             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v2s32,
    1414             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    1415             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    1416             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    1417             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1418             :         // (add:{ *:[v2i32] } (intrinsic_wo_chain:{ *:[v2i32] } 1054:{ *:[iPTR] }, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm), DPR:{ *:[v2i32] }:$src1)  =>  (VABAsv2i32:{ *:[v2i32] } DPR:{ *:[v2i32] }:$src1, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    1419             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAsv2i32,
    1420             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    1421             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    1422             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    1423             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    1424             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1425             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1426             :         GIR_EraseFromParent, /*InsnID*/0,
    1427             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1428             :         // GIR_Coverage, 2696,
    1429             :         GIR_Done,
    1430             :       // Label 73: @1934
    1431             :       GIM_Try, /*On fail goto*//*Label 74*/ 2004, // Rule ID 2702 //
    1432             :         GIM_CheckFeatures, GIFBS_HasNEON,
    1433             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    1434             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    1435             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    1436             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabdu,
    1437             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v2s32,
    1438             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v2s32,
    1439             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    1440             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    1441             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    1442             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1443             :         // (add:{ *:[v2i32] } (intrinsic_wo_chain:{ *:[v2i32] } 1055:{ *:[iPTR] }, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm), DPR:{ *:[v2i32] }:$src1)  =>  (VABAuv2i32:{ *:[v2i32] } DPR:{ *:[v2i32] }:$src1, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    1444             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAuv2i32,
    1445             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    1446             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    1447             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    1448             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    1449             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1450             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1451             :         GIR_EraseFromParent, /*InsnID*/0,
    1452             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1453             :         // GIR_Coverage, 2702,
    1454             :         GIR_Done,
    1455             :       // Label 74: @2004
    1456             :       GIM_Try, /*On fail goto*//*Label 75*/ 2074, // Rule ID 1152 //
    1457             :         GIM_CheckFeatures, GIFBS_HasNEON,
    1458             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    1459             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    1460             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    1461             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    1462             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabds,
    1463             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v2s32,
    1464             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v2s32,
    1465             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    1466             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    1467             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1468             :         // (add:{ *:[v2i32] } DPR:{ *:[v2i32] }:$src1, (intrinsic_wo_chain:{ *:[v2i32] } 1054:{ *:[iPTR] }, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm))  =>  (VABAsv2i32:{ *:[v2i32] } DPR:{ *:[v2i32] }:$src1, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    1469             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAsv2i32,
    1470             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    1471             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    1472             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    1473             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    1474             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1475             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1476             :         GIR_EraseFromParent, /*InsnID*/0,
    1477             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1478             :         // GIR_Coverage, 1152,
    1479             :         GIR_Done,
    1480             :       // Label 75: @2074
    1481             :       GIM_Try, /*On fail goto*//*Label 76*/ 2144, // Rule ID 1158 //
    1482             :         GIM_CheckFeatures, GIFBS_HasNEON,
    1483             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    1484             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    1485             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    1486             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    1487             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabdu,
    1488             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v2s32,
    1489             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v2s32,
    1490             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    1491             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    1492             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1493             :         // (add:{ *:[v2i32] } DPR:{ *:[v2i32] }:$src1, (intrinsic_wo_chain:{ *:[v2i32] } 1055:{ *:[iPTR] }, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm))  =>  (VABAuv2i32:{ *:[v2i32] } DPR:{ *:[v2i32] }:$src1, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    1494             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAuv2i32,
    1495             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    1496             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    1497             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    1498             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    1499             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1500             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1501             :         GIR_EraseFromParent, /*InsnID*/0,
    1502             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1503             :         // GIR_Coverage, 1158,
    1504             :         GIR_Done,
    1505             :       // Label 76: @2144
    1506             :       GIM_Try, /*On fail goto*//*Label 77*/ 2207, // Rule ID 2626 //
    1507             :         GIM_CheckFeatures, GIFBS_HasNEON,
    1508             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    1509             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_MUL,
    1510             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v2s32,
    1511             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v2s32,
    1512             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    1513             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    1514             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    1515             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1516             :         // (add:{ *:[v2i32] } (mul:{ *:[v2i32] } DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm), DPR:{ *:[v2i32] }:$src1)  =>  (VMLAv2i32:{ *:[v2i32] } DPR:{ *:[v2i32] }:$src1, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    1517             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VMLAv2i32,
    1518             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    1519             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    1520             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    1521             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vm
    1522             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1523             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1524             :         GIR_EraseFromParent, /*InsnID*/0,
    1525             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1526             :         // GIR_Coverage, 2626,
    1527             :         GIR_Done,
    1528             :       // Label 77: @2207
    1529             :       GIM_Try, /*On fail goto*//*Label 78*/ 2270, // Rule ID 875 //
    1530             :         GIM_CheckFeatures, GIFBS_HasNEON,
    1531             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    1532             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    1533             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_MUL,
    1534             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v2s32,
    1535             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v2s32,
    1536             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    1537             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    1538             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1539             :         // (add:{ *:[v2i32] } DPR:{ *:[v2i32] }:$src1, (mul:{ *:[v2i32] } DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm))  =>  (VMLAv2i32:{ *:[v2i32] } DPR:{ *:[v2i32] }:$src1, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    1540             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VMLAv2i32,
    1541             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    1542             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    1543             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    1544             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vm
    1545             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1546             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1547             :         GIR_EraseFromParent, /*InsnID*/0,
    1548             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1549             :         // GIR_Coverage, 875,
    1550             :         GIR_Done,
    1551             :       // Label 78: @2270
    1552             :       GIM_Try, /*On fail goto*//*Label 79*/ 2308, // Rule ID 756 //
    1553             :         GIM_CheckFeatures, GIFBS_HasNEON,
    1554             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    1555             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    1556             :         // (add:{ *:[v2i32] } DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)  =>  (VADDv2i32:{ *:[v2i32] } DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    1557             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VADDv2i32,
    1558             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    1559             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    1560             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    1561             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1562             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1563             :         GIR_EraseFromParent, /*InsnID*/0,
    1564             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1565             :         // GIR_Coverage, 756,
    1566             :         GIR_Done,
    1567             :       // Label 79: @2308
    1568             :       GIM_Reject,
    1569             :     // Label 72: @2309
    1570             :     GIM_Reject,
    1571             :     // Label 39: @2310
    1572             :     GIM_Try, /*On fail goto*//*Label 80*/ 3027,
    1573             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s64,
    1574             :       GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s64,
    1575             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    1576             :       GIM_Try, /*On fail goto*//*Label 81*/ 2407, // Rule ID 2708 //
    1577             :         GIM_CheckFeatures, GIFBS_HasNEON,
    1578             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    1579             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    1580             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v2s32,
    1581             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    1582             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_INTRINSIC,
    1583             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/4,
    1584             :         GIM_CheckIntrinsicID, /*MI*/2, /*Op*/1, Intrinsic::arm_neon_vabds,
    1585             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_v2s32,
    1586             :         GIM_CheckType, /*MI*/2, /*Op*/3, /*Type*/GILLT_v2s32,
    1587             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    1588             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    1589             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    1590             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1591             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    1592             :         // (add:{ *:[v2i64] } (zext:{ *:[v2i64] } (intrinsic_wo_chain:{ *:[v2i32] } 1054:{ *:[iPTR] }, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)), QPR:{ *:[v2i64] }:$src1)  =>  (VABALsv2i64:{ *:[v2i64] } QPR:{ *:[v2i64] }:$src1, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    1593             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABALsv2i64,
    1594             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    1595             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    1596             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/2, // Vn
    1597             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/3, // Vm
    1598             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1599             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1600             :         GIR_EraseFromParent, /*InsnID*/0,
    1601             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1602             :         // GIR_Coverage, 2708,
    1603             :         GIR_Done,
    1604             :       // Label 81: @2407
    1605             :       GIM_Try, /*On fail goto*//*Label 82*/ 2490, // Rule ID 2711 //
    1606             :         GIM_CheckFeatures, GIFBS_HasNEON,
    1607             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    1608             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    1609             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v2s32,
    1610             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    1611             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_INTRINSIC,
    1612             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/4,
    1613             :         GIM_CheckIntrinsicID, /*MI*/2, /*Op*/1, Intrinsic::arm_neon_vabdu,
    1614             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_v2s32,
    1615             :         GIM_CheckType, /*MI*/2, /*Op*/3, /*Type*/GILLT_v2s32,
    1616             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    1617             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    1618             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    1619             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1620             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    1621             :         // (add:{ *:[v2i64] } (zext:{ *:[v2i64] } (intrinsic_wo_chain:{ *:[v2i32] } 1055:{ *:[iPTR] }, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)), QPR:{ *:[v2i64] }:$src1)  =>  (VABALuv2i64:{ *:[v2i64] } QPR:{ *:[v2i64] }:$src1, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    1622             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABALuv2i64,
    1623             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    1624             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    1625             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/2, // Vn
    1626             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/3, // Vm
    1627             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1628             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1629             :         GIR_EraseFromParent, /*InsnID*/0,
    1630             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1631             :         // GIR_Coverage, 2711,
    1632             :         GIR_Done,
    1633             :       // Label 82: @2490
    1634             :       GIM_Try, /*On fail goto*//*Label 83*/ 2573, // Rule ID 1164 //
    1635             :         GIM_CheckFeatures, GIFBS_HasNEON,
    1636             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    1637             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    1638             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    1639             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v2s32,
    1640             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    1641             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_INTRINSIC,
    1642             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/4,
    1643             :         GIM_CheckIntrinsicID, /*MI*/2, /*Op*/1, Intrinsic::arm_neon_vabds,
    1644             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_v2s32,
    1645             :         GIM_CheckType, /*MI*/2, /*Op*/3, /*Type*/GILLT_v2s32,
    1646             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    1647             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    1648             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1649             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    1650             :         // (add:{ *:[v2i64] } QPR:{ *:[v2i64] }:$src1, (zext:{ *:[v2i64] } (intrinsic_wo_chain:{ *:[v2i32] } 1054:{ *:[iPTR] }, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)))  =>  (VABALsv2i64:{ *:[v2i64] } QPR:{ *:[v2i64] }:$src1, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    1651             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABALsv2i64,
    1652             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    1653             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    1654             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/2, // Vn
    1655             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/3, // Vm
    1656             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1657             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1658             :         GIR_EraseFromParent, /*InsnID*/0,
    1659             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1660             :         // GIR_Coverage, 1164,
    1661             :         GIR_Done,
    1662             :       // Label 83: @2573
    1663             :       GIM_Try, /*On fail goto*//*Label 84*/ 2656, // Rule ID 1167 //
    1664             :         GIM_CheckFeatures, GIFBS_HasNEON,
    1665             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    1666             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    1667             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    1668             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v2s32,
    1669             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    1670             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_INTRINSIC,
    1671             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/4,
    1672             :         GIM_CheckIntrinsicID, /*MI*/2, /*Op*/1, Intrinsic::arm_neon_vabdu,
    1673             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_v2s32,
    1674             :         GIM_CheckType, /*MI*/2, /*Op*/3, /*Type*/GILLT_v2s32,
    1675             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    1676             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    1677             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1678             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    1679             :         // (add:{ *:[v2i64] } QPR:{ *:[v2i64] }:$src1, (zext:{ *:[v2i64] } (intrinsic_wo_chain:{ *:[v2i32] } 1055:{ *:[iPTR] }, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)))  =>  (VABALuv2i64:{ *:[v2i64] } QPR:{ *:[v2i64] }:$src1, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    1680             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABALuv2i64,
    1681             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    1682             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    1683             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/2, // Vn
    1684             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/3, // Vm
    1685             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1686             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1687             :         GIR_EraseFromParent, /*InsnID*/0,
    1688             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1689             :         // GIR_Coverage, 1167,
    1690             :         GIR_Done,
    1691             :       // Label 84: @2656
    1692             :       GIM_Try, /*On fail goto*//*Label 85*/ 2720, // Rule ID 768 //
    1693             :         GIM_CheckFeatures, GIFBS_HasNEON,
    1694             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    1695             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_SEXT,
    1696             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v2s32,
    1697             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    1698             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    1699             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_SEXT,
    1700             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_v2s32,
    1701             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    1702             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1703             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    1704             :         // (add:{ *:[v2i64] } (sext:{ *:[v2i64] } DPR:{ *:[v2i32] }:$Vn), (sext:{ *:[v2i64] } DPR:{ *:[v2i32] }:$Vm))  =>  (VADDLsv2i64:{ *:[v2i64] } DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    1705             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VADDLsv2i64,
    1706             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    1707             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    1708             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Vm
    1709             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1710             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1711             :         GIR_EraseFromParent, /*InsnID*/0,
    1712             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1713             :         // GIR_Coverage, 768,
    1714             :         GIR_Done,
    1715             :       // Label 85: @2720
    1716             :       GIM_Try, /*On fail goto*//*Label 86*/ 2784, // Rule ID 771 //
    1717             :         GIM_CheckFeatures, GIFBS_HasNEON,
    1718             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    1719             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    1720             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v2s32,
    1721             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    1722             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    1723             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_ZEXT,
    1724             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_v2s32,
    1725             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    1726             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1727             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    1728             :         // (add:{ *:[v2i64] } (zext:{ *:[v2i64] } DPR:{ *:[v2i32] }:$Vn), (zext:{ *:[v2i64] } DPR:{ *:[v2i32] }:$Vm))  =>  (VADDLuv2i64:{ *:[v2i64] } DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    1729             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VADDLuv2i64,
    1730             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    1731             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    1732             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Vm
    1733             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1734             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1735             :         GIR_EraseFromParent, /*InsnID*/0,
    1736             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1737             :         // GIR_Coverage, 771,
    1738             :         GIR_Done,
    1739             :       // Label 86: @2784
    1740             :       GIM_Try, /*On fail goto*//*Label 87*/ 2835, // Rule ID 2602 //
    1741             :         GIM_CheckFeatures, GIFBS_HasNEON,
    1742             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    1743             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_SEXT,
    1744             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v2s32,
    1745             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    1746             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    1747             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1748             :         // (add:{ *:[v2i64] } (sext:{ *:[v2i64] } DPR:{ *:[v2i32] }:$Vm), QPR:{ *:[v2i64] }:$Vn)  =>  (VADDWsv2i64:{ *:[v2i64] } QPR:{ *:[v2i64] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    1749             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VADDWsv2i64,
    1750             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    1751             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vn
    1752             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vm
    1753             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1754             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1755             :         GIR_EraseFromParent, /*InsnID*/0,
    1756             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1757             :         // GIR_Coverage, 2602,
    1758             :         GIR_Done,
    1759             :       // Label 87: @2835
    1760             :       GIM_Try, /*On fail goto*//*Label 88*/ 2886, // Rule ID 2605 //
    1761             :         GIM_CheckFeatures, GIFBS_HasNEON,
    1762             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    1763             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    1764             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v2s32,
    1765             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    1766             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    1767             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1768             :         // (add:{ *:[v2i64] } (zext:{ *:[v2i64] } DPR:{ *:[v2i32] }:$Vm), QPR:{ *:[v2i64] }:$Vn)  =>  (VADDWuv2i64:{ *:[v2i64] } QPR:{ *:[v2i64] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    1769             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VADDWuv2i64,
    1770             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    1771             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vn
    1772             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vm
    1773             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1774             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1775             :         GIR_EraseFromParent, /*InsnID*/0,
    1776             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1777             :         // GIR_Coverage, 2605,
    1778             :         GIR_Done,
    1779             :       // Label 88: @2886
    1780             :       GIM_Try, /*On fail goto*//*Label 89*/ 2937, // Rule ID 774 //
    1781             :         GIM_CheckFeatures, GIFBS_HasNEON,
    1782             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    1783             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    1784             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_SEXT,
    1785             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v2s32,
    1786             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    1787             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1788             :         // (add:{ *:[v2i64] } QPR:{ *:[v2i64] }:$Vn, (sext:{ *:[v2i64] } DPR:{ *:[v2i32] }:$Vm))  =>  (VADDWsv2i64:{ *:[v2i64] } QPR:{ *:[v2i64] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    1789             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VADDWsv2i64,
    1790             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    1791             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    1792             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vm
    1793             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1794             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1795             :         GIR_EraseFromParent, /*InsnID*/0,
    1796             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1797             :         // GIR_Coverage, 774,
    1798             :         GIR_Done,
    1799             :       // Label 89: @2937
    1800             :       GIM_Try, /*On fail goto*//*Label 90*/ 2988, // Rule ID 777 //
    1801             :         GIM_CheckFeatures, GIFBS_HasNEON,
    1802             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    1803             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    1804             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    1805             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v2s32,
    1806             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    1807             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1808             :         // (add:{ *:[v2i64] } QPR:{ *:[v2i64] }:$Vn, (zext:{ *:[v2i64] } DPR:{ *:[v2i32] }:$Vm))  =>  (VADDWuv2i64:{ *:[v2i64] } QPR:{ *:[v2i64] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    1809             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VADDWuv2i64,
    1810             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    1811             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    1812             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vm
    1813             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1814             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1815             :         GIR_EraseFromParent, /*InsnID*/0,
    1816             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1817             :         // GIR_Coverage, 777,
    1818             :         GIR_Done,
    1819             :       // Label 90: @2988
    1820             :       GIM_Try, /*On fail goto*//*Label 91*/ 3026, // Rule ID 761 //
    1821             :         GIM_CheckFeatures, GIFBS_HasNEON,
    1822             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    1823             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    1824             :         // (add:{ *:[v2i64] } QPR:{ *:[v2i64] }:$Vn, QPR:{ *:[v2i64] }:$Vm)  =>  (VADDv2i64:{ *:[v2i64] } QPR:{ *:[v2i64] }:$Vn, QPR:{ *:[v2i64] }:$Vm)
    1825             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VADDv2i64,
    1826             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    1827             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    1828             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    1829             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1830             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1831             :         GIR_EraseFromParent, /*InsnID*/0,
    1832             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1833             :         // GIR_Coverage, 761,
    1834             :         GIR_Done,
    1835             :       // Label 91: @3026
    1836             :       GIM_Reject,
    1837             :     // Label 80: @3027
    1838             :     GIM_Reject,
    1839             :     // Label 40: @3028
    1840             :     GIM_Try, /*On fail goto*//*Label 92*/ 3487,
    1841             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s16,
    1842             :       GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s16,
    1843             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    1844             :       GIM_Try, /*On fail goto*//*Label 93*/ 3112, // Rule ID 2695 //
    1845             :         GIM_CheckFeatures, GIFBS_HasNEON,
    1846             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    1847             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    1848             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    1849             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabds,
    1850             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v4s16,
    1851             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v4s16,
    1852             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    1853             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    1854             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    1855             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1856             :         // (add:{ *:[v4i16] } (intrinsic_wo_chain:{ *:[v4i16] } 1054:{ *:[iPTR] }, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm), DPR:{ *:[v4i16] }:$src1)  =>  (VABAsv4i16:{ *:[v4i16] } DPR:{ *:[v4i16] }:$src1, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    1857             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAsv4i16,
    1858             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    1859             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    1860             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    1861             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    1862             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1863             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1864             :         GIR_EraseFromParent, /*InsnID*/0,
    1865             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1866             :         // GIR_Coverage, 2695,
    1867             :         GIR_Done,
    1868             :       // Label 93: @3112
    1869             :       GIM_Try, /*On fail goto*//*Label 94*/ 3182, // Rule ID 2701 //
    1870             :         GIM_CheckFeatures, GIFBS_HasNEON,
    1871             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    1872             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    1873             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    1874             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabdu,
    1875             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v4s16,
    1876             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v4s16,
    1877             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    1878             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    1879             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    1880             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1881             :         // (add:{ *:[v4i16] } (intrinsic_wo_chain:{ *:[v4i16] } 1055:{ *:[iPTR] }, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm), DPR:{ *:[v4i16] }:$src1)  =>  (VABAuv4i16:{ *:[v4i16] } DPR:{ *:[v4i16] }:$src1, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    1882             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAuv4i16,
    1883             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    1884             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    1885             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    1886             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    1887             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1888             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1889             :         GIR_EraseFromParent, /*InsnID*/0,
    1890             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1891             :         // GIR_Coverage, 2701,
    1892             :         GIR_Done,
    1893             :       // Label 94: @3182
    1894             :       GIM_Try, /*On fail goto*//*Label 95*/ 3252, // Rule ID 1151 //
    1895             :         GIM_CheckFeatures, GIFBS_HasNEON,
    1896             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    1897             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    1898             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    1899             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    1900             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabds,
    1901             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v4s16,
    1902             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v4s16,
    1903             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    1904             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    1905             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1906             :         // (add:{ *:[v4i16] } DPR:{ *:[v4i16] }:$src1, (intrinsic_wo_chain:{ *:[v4i16] } 1054:{ *:[iPTR] }, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm))  =>  (VABAsv4i16:{ *:[v4i16] } DPR:{ *:[v4i16] }:$src1, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    1907             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAsv4i16,
    1908             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    1909             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    1910             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    1911             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    1912             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1913             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1914             :         GIR_EraseFromParent, /*InsnID*/0,
    1915             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1916             :         // GIR_Coverage, 1151,
    1917             :         GIR_Done,
    1918             :       // Label 95: @3252
    1919             :       GIM_Try, /*On fail goto*//*Label 96*/ 3322, // Rule ID 1157 //
    1920             :         GIM_CheckFeatures, GIFBS_HasNEON,
    1921             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    1922             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    1923             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    1924             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    1925             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabdu,
    1926             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v4s16,
    1927             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v4s16,
    1928             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    1929             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    1930             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1931             :         // (add:{ *:[v4i16] } DPR:{ *:[v4i16] }:$src1, (intrinsic_wo_chain:{ *:[v4i16] } 1055:{ *:[iPTR] }, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm))  =>  (VABAuv4i16:{ *:[v4i16] } DPR:{ *:[v4i16] }:$src1, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    1932             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAuv4i16,
    1933             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    1934             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    1935             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    1936             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    1937             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1938             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1939             :         GIR_EraseFromParent, /*InsnID*/0,
    1940             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1941             :         // GIR_Coverage, 1157,
    1942             :         GIR_Done,
    1943             :       // Label 96: @3322
    1944             :       GIM_Try, /*On fail goto*//*Label 97*/ 3385, // Rule ID 2625 //
    1945             :         GIM_CheckFeatures, GIFBS_HasNEON,
    1946             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    1947             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_MUL,
    1948             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v4s16,
    1949             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v4s16,
    1950             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    1951             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    1952             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    1953             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1954             :         // (add:{ *:[v4i16] } (mul:{ *:[v4i16] } DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm), DPR:{ *:[v4i16] }:$src1)  =>  (VMLAv4i16:{ *:[v4i16] } DPR:{ *:[v4i16] }:$src1, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    1955             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VMLAv4i16,
    1956             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    1957             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    1958             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    1959             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vm
    1960             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1961             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1962             :         GIR_EraseFromParent, /*InsnID*/0,
    1963             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1964             :         // GIR_Coverage, 2625,
    1965             :         GIR_Done,
    1966             :       // Label 97: @3385
    1967             :       GIM_Try, /*On fail goto*//*Label 98*/ 3448, // Rule ID 874 //
    1968             :         GIM_CheckFeatures, GIFBS_HasNEON,
    1969             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    1970             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    1971             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_MUL,
    1972             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v4s16,
    1973             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v4s16,
    1974             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    1975             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    1976             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    1977             :         // (add:{ *:[v4i16] } DPR:{ *:[v4i16] }:$src1, (mul:{ *:[v4i16] } DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm))  =>  (VMLAv4i16:{ *:[v4i16] } DPR:{ *:[v4i16] }:$src1, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    1978             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VMLAv4i16,
    1979             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    1980             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    1981             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    1982             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vm
    1983             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    1984             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    1985             :         GIR_EraseFromParent, /*InsnID*/0,
    1986             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    1987             :         // GIR_Coverage, 874,
    1988             :         GIR_Done,
    1989             :       // Label 98: @3448
    1990             :       GIM_Try, /*On fail goto*//*Label 99*/ 3486, // Rule ID 755 //
    1991             :         GIM_CheckFeatures, GIFBS_HasNEON,
    1992             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    1993             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    1994             :         // (add:{ *:[v4i16] } DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)  =>  (VADDv4i16:{ *:[v4i16] } DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    1995             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VADDv4i16,
    1996             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    1997             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    1998             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    1999             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2000             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2001             :         GIR_EraseFromParent, /*InsnID*/0,
    2002             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2003             :         // GIR_Coverage, 755,
    2004             :         GIR_Done,
    2005             :       // Label 99: @3486
    2006             :       GIM_Reject,
    2007             :     // Label 92: @3487
    2008             :     GIM_Reject,
    2009             :     // Label 41: @3488
    2010             :     GIM_Try, /*On fail goto*//*Label 100*/ 4611,
    2011             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s32,
    2012             :       GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s32,
    2013             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    2014             :       GIM_Try, /*On fail goto*//*Label 101*/ 3585, // Rule ID 2707 //
    2015             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2016             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    2017             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    2018             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v4s16,
    2019             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    2020             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_INTRINSIC,
    2021             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/4,
    2022             :         GIM_CheckIntrinsicID, /*MI*/2, /*Op*/1, Intrinsic::arm_neon_vabds,
    2023             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_v4s16,
    2024             :         GIM_CheckType, /*MI*/2, /*Op*/3, /*Type*/GILLT_v4s16,
    2025             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    2026             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    2027             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    2028             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2029             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    2030             :         // (add:{ *:[v4i32] } (zext:{ *:[v4i32] } (intrinsic_wo_chain:{ *:[v4i16] } 1054:{ *:[iPTR] }, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)), QPR:{ *:[v4i32] }:$src1)  =>  (VABALsv4i32:{ *:[v4i32] } QPR:{ *:[v4i32] }:$src1, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    2031             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABALsv4i32,
    2032             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2033             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    2034             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/2, // Vn
    2035             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/3, // Vm
    2036             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2037             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2038             :         GIR_EraseFromParent, /*InsnID*/0,
    2039             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2040             :         // GIR_Coverage, 2707,
    2041             :         GIR_Done,
    2042             :       // Label 101: @3585
    2043             :       GIM_Try, /*On fail goto*//*Label 102*/ 3668, // Rule ID 2710 //
    2044             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2045             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    2046             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    2047             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v4s16,
    2048             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    2049             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_INTRINSIC,
    2050             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/4,
    2051             :         GIM_CheckIntrinsicID, /*MI*/2, /*Op*/1, Intrinsic::arm_neon_vabdu,
    2052             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_v4s16,
    2053             :         GIM_CheckType, /*MI*/2, /*Op*/3, /*Type*/GILLT_v4s16,
    2054             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    2055             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    2056             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    2057             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2058             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    2059             :         // (add:{ *:[v4i32] } (zext:{ *:[v4i32] } (intrinsic_wo_chain:{ *:[v4i16] } 1055:{ *:[iPTR] }, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)), QPR:{ *:[v4i32] }:$src1)  =>  (VABALuv4i32:{ *:[v4i32] } QPR:{ *:[v4i32] }:$src1, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    2060             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABALuv4i32,
    2061             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2062             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    2063             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/2, // Vn
    2064             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/3, // Vm
    2065             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2066             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2067             :         GIR_EraseFromParent, /*InsnID*/0,
    2068             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2069             :         // GIR_Coverage, 2710,
    2070             :         GIR_Done,
    2071             :       // Label 102: @3668
    2072             :       GIM_Try, /*On fail goto*//*Label 103*/ 3751, // Rule ID 1163 //
    2073             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2074             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    2075             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    2076             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    2077             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v4s16,
    2078             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    2079             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_INTRINSIC,
    2080             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/4,
    2081             :         GIM_CheckIntrinsicID, /*MI*/2, /*Op*/1, Intrinsic::arm_neon_vabds,
    2082             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_v4s16,
    2083             :         GIM_CheckType, /*MI*/2, /*Op*/3, /*Type*/GILLT_v4s16,
    2084             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    2085             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    2086             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2087             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    2088             :         // (add:{ *:[v4i32] } QPR:{ *:[v4i32] }:$src1, (zext:{ *:[v4i32] } (intrinsic_wo_chain:{ *:[v4i16] } 1054:{ *:[iPTR] }, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)))  =>  (VABALsv4i32:{ *:[v4i32] } QPR:{ *:[v4i32] }:$src1, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    2089             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABALsv4i32,
    2090             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2091             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    2092             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/2, // Vn
    2093             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/3, // Vm
    2094             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2095             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2096             :         GIR_EraseFromParent, /*InsnID*/0,
    2097             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2098             :         // GIR_Coverage, 1163,
    2099             :         GIR_Done,
    2100             :       // Label 103: @3751
    2101             :       GIM_Try, /*On fail goto*//*Label 104*/ 3834, // Rule ID 1166 //
    2102             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2103             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    2104             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    2105             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    2106             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v4s16,
    2107             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    2108             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_INTRINSIC,
    2109             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/4,
    2110             :         GIM_CheckIntrinsicID, /*MI*/2, /*Op*/1, Intrinsic::arm_neon_vabdu,
    2111             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_v4s16,
    2112             :         GIM_CheckType, /*MI*/2, /*Op*/3, /*Type*/GILLT_v4s16,
    2113             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    2114             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    2115             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2116             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    2117             :         // (add:{ *:[v4i32] } QPR:{ *:[v4i32] }:$src1, (zext:{ *:[v4i32] } (intrinsic_wo_chain:{ *:[v4i16] } 1055:{ *:[iPTR] }, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)))  =>  (VABALuv4i32:{ *:[v4i32] } QPR:{ *:[v4i32] }:$src1, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    2118             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABALuv4i32,
    2119             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2120             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    2121             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/2, // Vn
    2122             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/3, // Vm
    2123             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2124             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2125             :         GIR_EraseFromParent, /*InsnID*/0,
    2126             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2127             :         // GIR_Coverage, 1166,
    2128             :         GIR_Done,
    2129             :       // Label 104: @3834
    2130             :       GIM_Try, /*On fail goto*//*Label 105*/ 3904, // Rule ID 2699 //
    2131             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2132             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    2133             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    2134             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    2135             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabds,
    2136             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v4s32,
    2137             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v4s32,
    2138             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    2139             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::QPRRegClassID,
    2140             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    2141             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2142             :         // (add:{ *:[v4i32] } (intrinsic_wo_chain:{ *:[v4i32] } 1054:{ *:[iPTR] }, QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm), QPR:{ *:[v4i32] }:$src1)  =>  (VABAsv4i32:{ *:[v4i32] } QPR:{ *:[v4i32] }:$src1, QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm)
    2143             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAsv4i32,
    2144             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2145             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    2146             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    2147             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    2148             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2149             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2150             :         GIR_EraseFromParent, /*InsnID*/0,
    2151             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2152             :         // GIR_Coverage, 2699,
    2153             :         GIR_Done,
    2154             :       // Label 105: @3904
    2155             :       GIM_Try, /*On fail goto*//*Label 106*/ 3974, // Rule ID 2705 //
    2156             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2157             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    2158             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    2159             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    2160             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabdu,
    2161             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v4s32,
    2162             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v4s32,
    2163             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    2164             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::QPRRegClassID,
    2165             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    2166             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2167             :         // (add:{ *:[v4i32] } (intrinsic_wo_chain:{ *:[v4i32] } 1055:{ *:[iPTR] }, QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm), QPR:{ *:[v4i32] }:$src1)  =>  (VABAuv4i32:{ *:[v4i32] } QPR:{ *:[v4i32] }:$src1, QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm)
    2168             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAuv4i32,
    2169             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2170             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    2171             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    2172             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    2173             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2174             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2175             :         GIR_EraseFromParent, /*InsnID*/0,
    2176             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2177             :         // GIR_Coverage, 2705,
    2178             :         GIR_Done,
    2179             :       // Label 106: @3974
    2180             :       GIM_Try, /*On fail goto*//*Label 107*/ 4044, // Rule ID 1155 //
    2181             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2182             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    2183             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    2184             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    2185             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    2186             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabds,
    2187             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v4s32,
    2188             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v4s32,
    2189             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    2190             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::QPRRegClassID,
    2191             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2192             :         // (add:{ *:[v4i32] } QPR:{ *:[v4i32] }:$src1, (intrinsic_wo_chain:{ *:[v4i32] } 1054:{ *:[iPTR] }, QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm))  =>  (VABAsv4i32:{ *:[v4i32] } QPR:{ *:[v4i32] }:$src1, QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm)
    2193             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAsv4i32,
    2194             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2195             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    2196             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    2197             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    2198             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2199             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2200             :         GIR_EraseFromParent, /*InsnID*/0,
    2201             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2202             :         // GIR_Coverage, 1155,
    2203             :         GIR_Done,
    2204             :       // Label 107: @4044
    2205             :       GIM_Try, /*On fail goto*//*Label 108*/ 4114, // Rule ID 1161 //
    2206             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2207             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    2208             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    2209             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    2210             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    2211             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabdu,
    2212             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v4s32,
    2213             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v4s32,
    2214             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    2215             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::QPRRegClassID,
    2216             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2217             :         // (add:{ *:[v4i32] } QPR:{ *:[v4i32] }:$src1, (intrinsic_wo_chain:{ *:[v4i32] } 1055:{ *:[iPTR] }, QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm))  =>  (VABAuv4i32:{ *:[v4i32] } QPR:{ *:[v4i32] }:$src1, QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm)
    2218             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAuv4i32,
    2219             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2220             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    2221             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    2222             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    2223             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2224             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2225             :         GIR_EraseFromParent, /*InsnID*/0,
    2226             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2227             :         // GIR_Coverage, 1161,
    2228             :         GIR_Done,
    2229             :       // Label 108: @4114
    2230             :       GIM_Try, /*On fail goto*//*Label 109*/ 4178, // Rule ID 767 //
    2231             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2232             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    2233             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_SEXT,
    2234             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v4s16,
    2235             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    2236             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    2237             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_SEXT,
    2238             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_v4s16,
    2239             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    2240             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2241             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    2242             :         // (add:{ *:[v4i32] } (sext:{ *:[v4i32] } DPR:{ *:[v4i16] }:$Vn), (sext:{ *:[v4i32] } DPR:{ *:[v4i16] }:$Vm))  =>  (VADDLsv4i32:{ *:[v4i32] } DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    2243             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VADDLsv4i32,
    2244             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2245             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    2246             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Vm
    2247             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2248             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2249             :         GIR_EraseFromParent, /*InsnID*/0,
    2250             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2251             :         // GIR_Coverage, 767,
    2252             :         GIR_Done,
    2253             :       // Label 109: @4178
    2254             :       GIM_Try, /*On fail goto*//*Label 110*/ 4242, // Rule ID 770 //
    2255             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2256             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    2257             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    2258             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v4s16,
    2259             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    2260             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    2261             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_ZEXT,
    2262             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_v4s16,
    2263             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    2264             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2265             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    2266             :         // (add:{ *:[v4i32] } (zext:{ *:[v4i32] } DPR:{ *:[v4i16] }:$Vn), (zext:{ *:[v4i32] } DPR:{ *:[v4i16] }:$Vm))  =>  (VADDLuv4i32:{ *:[v4i32] } DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    2267             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VADDLuv4i32,
    2268             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2269             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    2270             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Vm
    2271             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2272             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2273             :         GIR_EraseFromParent, /*InsnID*/0,
    2274             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2275             :         // GIR_Coverage, 770,
    2276             :         GIR_Done,
    2277             :       // Label 110: @4242
    2278             :       GIM_Try, /*On fail goto*//*Label 111*/ 4305, // Rule ID 2629 //
    2279             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2280             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    2281             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_MUL,
    2282             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v4s32,
    2283             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v4s32,
    2284             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    2285             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    2286             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    2287             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2288             :         // (add:{ *:[v4i32] } (mul:{ *:[v4i32] } QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm), QPR:{ *:[v4i32] }:$src1)  =>  (VMLAv4i32:{ *:[v4i32] } QPR:{ *:[v4i32] }:$src1, QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm)
    2289             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VMLAv4i32,
    2290             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2291             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    2292             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    2293             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vm
    2294             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2295             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2296             :         GIR_EraseFromParent, /*InsnID*/0,
    2297             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2298             :         // GIR_Coverage, 2629,
    2299             :         GIR_Done,
    2300             :       // Label 111: @4305
    2301             :       GIM_Try, /*On fail goto*//*Label 112*/ 4356, // Rule ID 2601 //
    2302             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2303             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    2304             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_SEXT,
    2305             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v4s16,
    2306             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    2307             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    2308             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2309             :         // (add:{ *:[v4i32] } (sext:{ *:[v4i32] } DPR:{ *:[v4i16] }:$Vm), QPR:{ *:[v4i32] }:$Vn)  =>  (VADDWsv4i32:{ *:[v4i32] } QPR:{ *:[v4i32] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    2310             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VADDWsv4i32,
    2311             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2312             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vn
    2313             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vm
    2314             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2315             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2316             :         GIR_EraseFromParent, /*InsnID*/0,
    2317             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2318             :         // GIR_Coverage, 2601,
    2319             :         GIR_Done,
    2320             :       // Label 112: @4356
    2321             :       GIM_Try, /*On fail goto*//*Label 113*/ 4407, // Rule ID 2604 //
    2322             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2323             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    2324             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    2325             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v4s16,
    2326             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    2327             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    2328             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2329             :         // (add:{ *:[v4i32] } (zext:{ *:[v4i32] } DPR:{ *:[v4i16] }:$Vm), QPR:{ *:[v4i32] }:$Vn)  =>  (VADDWuv4i32:{ *:[v4i32] } QPR:{ *:[v4i32] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    2330             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VADDWuv4i32,
    2331             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2332             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vn
    2333             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vm
    2334             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2335             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2336             :         GIR_EraseFromParent, /*InsnID*/0,
    2337             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2338             :         // GIR_Coverage, 2604,
    2339             :         GIR_Done,
    2340             :       // Label 113: @4407
    2341             :       GIM_Try, /*On fail goto*//*Label 114*/ 4470, // Rule ID 878 //
    2342             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2343             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    2344             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    2345             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_MUL,
    2346             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v4s32,
    2347             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v4s32,
    2348             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    2349             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    2350             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2351             :         // (add:{ *:[v4i32] } QPR:{ *:[v4i32] }:$src1, (mul:{ *:[v4i32] } QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm))  =>  (VMLAv4i32:{ *:[v4i32] } QPR:{ *:[v4i32] }:$src1, QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm)
    2352             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VMLAv4i32,
    2353             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2354             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    2355             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    2356             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vm
    2357             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2358             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2359             :         GIR_EraseFromParent, /*InsnID*/0,
    2360             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2361             :         // GIR_Coverage, 878,
    2362             :         GIR_Done,
    2363             :       // Label 114: @4470
    2364             :       GIM_Try, /*On fail goto*//*Label 115*/ 4521, // Rule ID 773 //
    2365             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2366             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    2367             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    2368             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_SEXT,
    2369             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v4s16,
    2370             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    2371             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2372             :         // (add:{ *:[v4i32] } QPR:{ *:[v4i32] }:$Vn, (sext:{ *:[v4i32] } DPR:{ *:[v4i16] }:$Vm))  =>  (VADDWsv4i32:{ *:[v4i32] } QPR:{ *:[v4i32] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    2373             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VADDWsv4i32,
    2374             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2375             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    2376             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vm
    2377             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2378             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2379             :         GIR_EraseFromParent, /*InsnID*/0,
    2380             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2381             :         // GIR_Coverage, 773,
    2382             :         GIR_Done,
    2383             :       // Label 115: @4521
    2384             :       GIM_Try, /*On fail goto*//*Label 116*/ 4572, // Rule ID 776 //
    2385             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2386             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    2387             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    2388             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    2389             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v4s16,
    2390             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    2391             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2392             :         // (add:{ *:[v4i32] } QPR:{ *:[v4i32] }:$Vn, (zext:{ *:[v4i32] } DPR:{ *:[v4i16] }:$Vm))  =>  (VADDWuv4i32:{ *:[v4i32] } QPR:{ *:[v4i32] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    2393             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VADDWuv4i32,
    2394             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2395             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    2396             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vm
    2397             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2398             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2399             :         GIR_EraseFromParent, /*InsnID*/0,
    2400             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2401             :         // GIR_Coverage, 776,
    2402             :         GIR_Done,
    2403             :       // Label 116: @4572
    2404             :       GIM_Try, /*On fail goto*//*Label 117*/ 4610, // Rule ID 759 //
    2405             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2406             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    2407             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    2408             :         // (add:{ *:[v4i32] } QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm)  =>  (VADDv4i32:{ *:[v4i32] } QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm)
    2409             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VADDv4i32,
    2410             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2411             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    2412             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    2413             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2414             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2415             :         GIR_EraseFromParent, /*InsnID*/0,
    2416             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2417             :         // GIR_Coverage, 759,
    2418             :         GIR_Done,
    2419             :       // Label 117: @4610
    2420             :       GIM_Reject,
    2421             :     // Label 100: @4611
    2422             :     GIM_Reject,
    2423             :     // Label 42: @4612
    2424             :     GIM_Try, /*On fail goto*//*Label 118*/ 5071,
    2425             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s8,
    2426             :       GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s8,
    2427             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    2428             :       GIM_Try, /*On fail goto*//*Label 119*/ 4696, // Rule ID 2694 //
    2429             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2430             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    2431             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    2432             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    2433             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabds,
    2434             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v8s8,
    2435             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v8s8,
    2436             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    2437             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    2438             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    2439             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2440             :         // (add:{ *:[v8i8] } (intrinsic_wo_chain:{ *:[v8i8] } 1054:{ *:[iPTR] }, DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm), DPR:{ *:[v8i8] }:$src1)  =>  (VABAsv8i8:{ *:[v8i8] } DPR:{ *:[v8i8] }:$src1, DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)
    2441             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAsv8i8,
    2442             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2443             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    2444             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    2445             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    2446             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2447             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2448             :         GIR_EraseFromParent, /*InsnID*/0,
    2449             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2450             :         // GIR_Coverage, 2694,
    2451             :         GIR_Done,
    2452             :       // Label 119: @4696
    2453             :       GIM_Try, /*On fail goto*//*Label 120*/ 4766, // Rule ID 2700 //
    2454             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2455             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    2456             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    2457             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    2458             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabdu,
    2459             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v8s8,
    2460             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v8s8,
    2461             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    2462             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    2463             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    2464             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2465             :         // (add:{ *:[v8i8] } (intrinsic_wo_chain:{ *:[v8i8] } 1055:{ *:[iPTR] }, DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm), DPR:{ *:[v8i8] }:$src1)  =>  (VABAuv8i8:{ *:[v8i8] } DPR:{ *:[v8i8] }:$src1, DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)
    2466             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAuv8i8,
    2467             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2468             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    2469             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    2470             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    2471             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2472             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2473             :         GIR_EraseFromParent, /*InsnID*/0,
    2474             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2475             :         // GIR_Coverage, 2700,
    2476             :         GIR_Done,
    2477             :       // Label 120: @4766
    2478             :       GIM_Try, /*On fail goto*//*Label 121*/ 4836, // Rule ID 1150 //
    2479             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2480             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    2481             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    2482             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    2483             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    2484             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabds,
    2485             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v8s8,
    2486             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v8s8,
    2487             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    2488             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    2489             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2490             :         // (add:{ *:[v8i8] } DPR:{ *:[v8i8] }:$src1, (intrinsic_wo_chain:{ *:[v8i8] } 1054:{ *:[iPTR] }, DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm))  =>  (VABAsv8i8:{ *:[v8i8] } DPR:{ *:[v8i8] }:$src1, DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)
    2491             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAsv8i8,
    2492             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2493             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    2494             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    2495             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    2496             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2497             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2498             :         GIR_EraseFromParent, /*InsnID*/0,
    2499             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2500             :         // GIR_Coverage, 1150,
    2501             :         GIR_Done,
    2502             :       // Label 121: @4836
    2503             :       GIM_Try, /*On fail goto*//*Label 122*/ 4906, // Rule ID 1156 //
    2504             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2505             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    2506             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    2507             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    2508             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    2509             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabdu,
    2510             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v8s8,
    2511             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v8s8,
    2512             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    2513             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    2514             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2515             :         // (add:{ *:[v8i8] } DPR:{ *:[v8i8] }:$src1, (intrinsic_wo_chain:{ *:[v8i8] } 1055:{ *:[iPTR] }, DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm))  =>  (VABAuv8i8:{ *:[v8i8] } DPR:{ *:[v8i8] }:$src1, DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)
    2516             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAuv8i8,
    2517             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2518             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    2519             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    2520             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    2521             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2522             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2523             :         GIR_EraseFromParent, /*InsnID*/0,
    2524             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2525             :         // GIR_Coverage, 1156,
    2526             :         GIR_Done,
    2527             :       // Label 122: @4906
    2528             :       GIM_Try, /*On fail goto*//*Label 123*/ 4969, // Rule ID 2624 //
    2529             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2530             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    2531             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_MUL,
    2532             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v8s8,
    2533             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v8s8,
    2534             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    2535             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    2536             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    2537             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2538             :         // (add:{ *:[v8i8] } (mul:{ *:[v8i8] } DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm), DPR:{ *:[v8i8] }:$src1)  =>  (VMLAv8i8:{ *:[v8i8] } DPR:{ *:[v8i8] }:$src1, DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)
    2539             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VMLAv8i8,
    2540             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2541             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    2542             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    2543             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vm
    2544             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2545             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2546             :         GIR_EraseFromParent, /*InsnID*/0,
    2547             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2548             :         // GIR_Coverage, 2624,
    2549             :         GIR_Done,
    2550             :       // Label 123: @4969
    2551             :       GIM_Try, /*On fail goto*//*Label 124*/ 5032, // Rule ID 873 //
    2552             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2553             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    2554             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    2555             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_MUL,
    2556             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v8s8,
    2557             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v8s8,
    2558             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    2559             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    2560             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2561             :         // (add:{ *:[v8i8] } DPR:{ *:[v8i8] }:$src1, (mul:{ *:[v8i8] } DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm))  =>  (VMLAv8i8:{ *:[v8i8] } DPR:{ *:[v8i8] }:$src1, DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)
    2562             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VMLAv8i8,
    2563             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2564             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    2565             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    2566             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vm
    2567             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2568             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2569             :         GIR_EraseFromParent, /*InsnID*/0,
    2570             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2571             :         // GIR_Coverage, 873,
    2572             :         GIR_Done,
    2573             :       // Label 124: @5032
    2574             :       GIM_Try, /*On fail goto*//*Label 125*/ 5070, // Rule ID 754 //
    2575             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2576             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    2577             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    2578             :         // (add:{ *:[v8i8] } DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)  =>  (VADDv8i8:{ *:[v8i8] } DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)
    2579             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VADDv8i8,
    2580             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2581             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    2582             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    2583             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2584             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2585             :         GIR_EraseFromParent, /*InsnID*/0,
    2586             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2587             :         // GIR_Coverage, 754,
    2588             :         GIR_Done,
    2589             :       // Label 125: @5070
    2590             :       GIM_Reject,
    2591             :     // Label 118: @5071
    2592             :     GIM_Reject,
    2593             :     // Label 43: @5072
    2594             :     GIM_Try, /*On fail goto*//*Label 126*/ 6195,
    2595             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s16,
    2596             :       GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s16,
    2597             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    2598             :       GIM_Try, /*On fail goto*//*Label 127*/ 5169, // Rule ID 2706 //
    2599             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2600             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    2601             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    2602             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v8s8,
    2603             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    2604             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_INTRINSIC,
    2605             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/4,
    2606             :         GIM_CheckIntrinsicID, /*MI*/2, /*Op*/1, Intrinsic::arm_neon_vabds,
    2607             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_v8s8,
    2608             :         GIM_CheckType, /*MI*/2, /*Op*/3, /*Type*/GILLT_v8s8,
    2609             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    2610             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    2611             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    2612             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2613             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    2614             :         // (add:{ *:[v8i16] } (zext:{ *:[v8i16] } (intrinsic_wo_chain:{ *:[v8i8] } 1054:{ *:[iPTR] }, DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)), QPR:{ *:[v8i16] }:$src1)  =>  (VABALsv8i16:{ *:[v8i16] } QPR:{ *:[v8i16] }:$src1, DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)
    2615             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABALsv8i16,
    2616             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2617             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    2618             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/2, // Vn
    2619             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/3, // Vm
    2620             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2621             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2622             :         GIR_EraseFromParent, /*InsnID*/0,
    2623             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2624             :         // GIR_Coverage, 2706,
    2625             :         GIR_Done,
    2626             :       // Label 127: @5169
    2627             :       GIM_Try, /*On fail goto*//*Label 128*/ 5252, // Rule ID 2709 //
    2628             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2629             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    2630             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    2631             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v8s8,
    2632             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    2633             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_INTRINSIC,
    2634             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/4,
    2635             :         GIM_CheckIntrinsicID, /*MI*/2, /*Op*/1, Intrinsic::arm_neon_vabdu,
    2636             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_v8s8,
    2637             :         GIM_CheckType, /*MI*/2, /*Op*/3, /*Type*/GILLT_v8s8,
    2638             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    2639             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    2640             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    2641             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2642             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    2643             :         // (add:{ *:[v8i16] } (zext:{ *:[v8i16] } (intrinsic_wo_chain:{ *:[v8i8] } 1055:{ *:[iPTR] }, DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)), QPR:{ *:[v8i16] }:$src1)  =>  (VABALuv8i16:{ *:[v8i16] } QPR:{ *:[v8i16] }:$src1, DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)
    2644             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABALuv8i16,
    2645             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2646             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    2647             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/2, // Vn
    2648             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/3, // Vm
    2649             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2650             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2651             :         GIR_EraseFromParent, /*InsnID*/0,
    2652             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2653             :         // GIR_Coverage, 2709,
    2654             :         GIR_Done,
    2655             :       // Label 128: @5252
    2656             :       GIM_Try, /*On fail goto*//*Label 129*/ 5335, // Rule ID 1162 //
    2657             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2658             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    2659             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    2660             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    2661             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v8s8,
    2662             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    2663             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_INTRINSIC,
    2664             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/4,
    2665             :         GIM_CheckIntrinsicID, /*MI*/2, /*Op*/1, Intrinsic::arm_neon_vabds,
    2666             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_v8s8,
    2667             :         GIM_CheckType, /*MI*/2, /*Op*/3, /*Type*/GILLT_v8s8,
    2668             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    2669             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    2670             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2671             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    2672             :         // (add:{ *:[v8i16] } QPR:{ *:[v8i16] }:$src1, (zext:{ *:[v8i16] } (intrinsic_wo_chain:{ *:[v8i8] } 1054:{ *:[iPTR] }, DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)))  =>  (VABALsv8i16:{ *:[v8i16] } QPR:{ *:[v8i16] }:$src1, DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)
    2673             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABALsv8i16,
    2674             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2675             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    2676             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/2, // Vn
    2677             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/3, // Vm
    2678             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2679             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2680             :         GIR_EraseFromParent, /*InsnID*/0,
    2681             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2682             :         // GIR_Coverage, 1162,
    2683             :         GIR_Done,
    2684             :       // Label 129: @5335
    2685             :       GIM_Try, /*On fail goto*//*Label 130*/ 5418, // Rule ID 1165 //
    2686             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2687             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    2688             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    2689             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    2690             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v8s8,
    2691             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    2692             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_INTRINSIC,
    2693             :         GIM_CheckNumOperands, /*MI*/2, /*Expected*/4,
    2694             :         GIM_CheckIntrinsicID, /*MI*/2, /*Op*/1, Intrinsic::arm_neon_vabdu,
    2695             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_v8s8,
    2696             :         GIM_CheckType, /*MI*/2, /*Op*/3, /*Type*/GILLT_v8s8,
    2697             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    2698             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/3, /*RC*/ARM::DPRRegClassID,
    2699             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2700             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    2701             :         // (add:{ *:[v8i16] } QPR:{ *:[v8i16] }:$src1, (zext:{ *:[v8i16] } (intrinsic_wo_chain:{ *:[v8i8] } 1055:{ *:[iPTR] }, DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)))  =>  (VABALuv8i16:{ *:[v8i16] } QPR:{ *:[v8i16] }:$src1, DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)
    2702             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABALuv8i16,
    2703             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2704             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    2705             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/2, // Vn
    2706             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/3, // Vm
    2707             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2708             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2709             :         GIR_EraseFromParent, /*InsnID*/0,
    2710             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2711             :         // GIR_Coverage, 1165,
    2712             :         GIR_Done,
    2713             :       // Label 130: @5418
    2714             :       GIM_Try, /*On fail goto*//*Label 131*/ 5488, // Rule ID 2698 //
    2715             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2716             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    2717             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    2718             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    2719             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabds,
    2720             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v8s16,
    2721             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v8s16,
    2722             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    2723             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::QPRRegClassID,
    2724             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    2725             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2726             :         // (add:{ *:[v8i16] } (intrinsic_wo_chain:{ *:[v8i16] } 1054:{ *:[iPTR] }, QPR:{ *:[v8i16] }:$Vn, QPR:{ *:[v8i16] }:$Vm), QPR:{ *:[v8i16] }:$src1)  =>  (VABAsv8i16:{ *:[v8i16] } QPR:{ *:[v8i16] }:$src1, QPR:{ *:[v8i16] }:$Vn, QPR:{ *:[v8i16] }:$Vm)
    2727             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAsv8i16,
    2728             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2729             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    2730             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    2731             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    2732             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2733             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2734             :         GIR_EraseFromParent, /*InsnID*/0,
    2735             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2736             :         // GIR_Coverage, 2698,
    2737             :         GIR_Done,
    2738             :       // Label 131: @5488
    2739             :       GIM_Try, /*On fail goto*//*Label 132*/ 5558, // Rule ID 2704 //
    2740             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2741             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    2742             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    2743             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    2744             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabdu,
    2745             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v8s16,
    2746             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v8s16,
    2747             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    2748             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::QPRRegClassID,
    2749             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    2750             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2751             :         // (add:{ *:[v8i16] } (intrinsic_wo_chain:{ *:[v8i16] } 1055:{ *:[iPTR] }, QPR:{ *:[v8i16] }:$Vn, QPR:{ *:[v8i16] }:$Vm), QPR:{ *:[v8i16] }:$src1)  =>  (VABAuv8i16:{ *:[v8i16] } QPR:{ *:[v8i16] }:$src1, QPR:{ *:[v8i16] }:$Vn, QPR:{ *:[v8i16] }:$Vm)
    2752             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAuv8i16,
    2753             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2754             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    2755             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    2756             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    2757             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2758             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2759             :         GIR_EraseFromParent, /*InsnID*/0,
    2760             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2761             :         // GIR_Coverage, 2704,
    2762             :         GIR_Done,
    2763             :       // Label 132: @5558
    2764             :       GIM_Try, /*On fail goto*//*Label 133*/ 5628, // Rule ID 1154 //
    2765             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2766             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    2767             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    2768             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    2769             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    2770             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabds,
    2771             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v8s16,
    2772             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v8s16,
    2773             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    2774             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::QPRRegClassID,
    2775             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2776             :         // (add:{ *:[v8i16] } QPR:{ *:[v8i16] }:$src1, (intrinsic_wo_chain:{ *:[v8i16] } 1054:{ *:[iPTR] }, QPR:{ *:[v8i16] }:$Vn, QPR:{ *:[v8i16] }:$Vm))  =>  (VABAsv8i16:{ *:[v8i16] } QPR:{ *:[v8i16] }:$src1, QPR:{ *:[v8i16] }:$Vn, QPR:{ *:[v8i16] }:$Vm)
    2777             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAsv8i16,
    2778             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2779             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    2780             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    2781             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    2782             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2783             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2784             :         GIR_EraseFromParent, /*InsnID*/0,
    2785             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2786             :         // GIR_Coverage, 1154,
    2787             :         GIR_Done,
    2788             :       // Label 133: @5628
    2789             :       GIM_Try, /*On fail goto*//*Label 134*/ 5698, // Rule ID 1160 //
    2790             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2791             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    2792             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    2793             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    2794             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    2795             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabdu,
    2796             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v8s16,
    2797             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v8s16,
    2798             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    2799             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::QPRRegClassID,
    2800             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2801             :         // (add:{ *:[v8i16] } QPR:{ *:[v8i16] }:$src1, (intrinsic_wo_chain:{ *:[v8i16] } 1055:{ *:[iPTR] }, QPR:{ *:[v8i16] }:$Vn, QPR:{ *:[v8i16] }:$Vm))  =>  (VABAuv8i16:{ *:[v8i16] } QPR:{ *:[v8i16] }:$src1, QPR:{ *:[v8i16] }:$Vn, QPR:{ *:[v8i16] }:$Vm)
    2802             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAuv8i16,
    2803             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2804             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    2805             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    2806             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    2807             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2808             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2809             :         GIR_EraseFromParent, /*InsnID*/0,
    2810             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2811             :         // GIR_Coverage, 1160,
    2812             :         GIR_Done,
    2813             :       // Label 134: @5698
    2814             :       GIM_Try, /*On fail goto*//*Label 135*/ 5762, // Rule ID 766 //
    2815             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2816             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    2817             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_SEXT,
    2818             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v8s8,
    2819             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    2820             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    2821             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_SEXT,
    2822             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_v8s8,
    2823             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    2824             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2825             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    2826             :         // (add:{ *:[v8i16] } (sext:{ *:[v8i16] } DPR:{ *:[v8i8] }:$Vn), (sext:{ *:[v8i16] } DPR:{ *:[v8i8] }:$Vm))  =>  (VADDLsv8i16:{ *:[v8i16] } DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)
    2827             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VADDLsv8i16,
    2828             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2829             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    2830             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Vm
    2831             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2832             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2833             :         GIR_EraseFromParent, /*InsnID*/0,
    2834             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2835             :         // GIR_Coverage, 766,
    2836             :         GIR_Done,
    2837             :       // Label 135: @5762
    2838             :       GIM_Try, /*On fail goto*//*Label 136*/ 5826, // Rule ID 769 //
    2839             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2840             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    2841             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    2842             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v8s8,
    2843             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    2844             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    2845             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_ZEXT,
    2846             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_v8s8,
    2847             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    2848             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2849             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    2850             :         // (add:{ *:[v8i16] } (zext:{ *:[v8i16] } DPR:{ *:[v8i8] }:$Vn), (zext:{ *:[v8i16] } DPR:{ *:[v8i8] }:$Vm))  =>  (VADDLuv8i16:{ *:[v8i16] } DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)
    2851             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VADDLuv8i16,
    2852             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2853             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    2854             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Vm
    2855             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2856             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2857             :         GIR_EraseFromParent, /*InsnID*/0,
    2858             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2859             :         // GIR_Coverage, 769,
    2860             :         GIR_Done,
    2861             :       // Label 136: @5826
    2862             :       GIM_Try, /*On fail goto*//*Label 137*/ 5889, // Rule ID 2628 //
    2863             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2864             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    2865             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_MUL,
    2866             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v8s16,
    2867             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v8s16,
    2868             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    2869             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    2870             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    2871             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2872             :         // (add:{ *:[v8i16] } (mul:{ *:[v8i16] } QPR:{ *:[v8i16] }:$Vn, QPR:{ *:[v8i16] }:$Vm), QPR:{ *:[v8i16] }:$src1)  =>  (VMLAv8i16:{ *:[v8i16] } QPR:{ *:[v8i16] }:$src1, QPR:{ *:[v8i16] }:$Vn, QPR:{ *:[v8i16] }:$Vm)
    2873             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VMLAv8i16,
    2874             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2875             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    2876             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    2877             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vm
    2878             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2879             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2880             :         GIR_EraseFromParent, /*InsnID*/0,
    2881             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2882             :         // GIR_Coverage, 2628,
    2883             :         GIR_Done,
    2884             :       // Label 137: @5889
    2885             :       GIM_Try, /*On fail goto*//*Label 138*/ 5940, // Rule ID 2600 //
    2886             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2887             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    2888             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_SEXT,
    2889             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v8s8,
    2890             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    2891             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    2892             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2893             :         // (add:{ *:[v8i16] } (sext:{ *:[v8i16] } DPR:{ *:[v8i8] }:$Vm), QPR:{ *:[v8i16] }:$Vn)  =>  (VADDWsv8i16:{ *:[v8i16] } QPR:{ *:[v8i16] }:$Vn, DPR:{ *:[v8i8] }:$Vm)
    2894             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VADDWsv8i16,
    2895             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2896             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vn
    2897             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vm
    2898             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2899             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2900             :         GIR_EraseFromParent, /*InsnID*/0,
    2901             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2902             :         // GIR_Coverage, 2600,
    2903             :         GIR_Done,
    2904             :       // Label 138: @5940
    2905             :       GIM_Try, /*On fail goto*//*Label 139*/ 5991, // Rule ID 2603 //
    2906             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2907             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    2908             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    2909             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v8s8,
    2910             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    2911             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    2912             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2913             :         // (add:{ *:[v8i16] } (zext:{ *:[v8i16] } DPR:{ *:[v8i8] }:$Vm), QPR:{ *:[v8i16] }:$Vn)  =>  (VADDWuv8i16:{ *:[v8i16] } QPR:{ *:[v8i16] }:$Vn, DPR:{ *:[v8i8] }:$Vm)
    2914             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VADDWuv8i16,
    2915             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2916             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vn
    2917             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vm
    2918             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2919             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2920             :         GIR_EraseFromParent, /*InsnID*/0,
    2921             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2922             :         // GIR_Coverage, 2603,
    2923             :         GIR_Done,
    2924             :       // Label 139: @5991
    2925             :       GIM_Try, /*On fail goto*//*Label 140*/ 6054, // Rule ID 877 //
    2926             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2927             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    2928             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    2929             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_MUL,
    2930             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v8s16,
    2931             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v8s16,
    2932             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    2933             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    2934             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2935             :         // (add:{ *:[v8i16] } QPR:{ *:[v8i16] }:$src1, (mul:{ *:[v8i16] } QPR:{ *:[v8i16] }:$Vn, QPR:{ *:[v8i16] }:$Vm))  =>  (VMLAv8i16:{ *:[v8i16] } QPR:{ *:[v8i16] }:$src1, QPR:{ *:[v8i16] }:$Vn, QPR:{ *:[v8i16] }:$Vm)
    2936             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VMLAv8i16,
    2937             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2938             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    2939             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    2940             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vm
    2941             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2942             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2943             :         GIR_EraseFromParent, /*InsnID*/0,
    2944             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2945             :         // GIR_Coverage, 877,
    2946             :         GIR_Done,
    2947             :       // Label 140: @6054
    2948             :       GIM_Try, /*On fail goto*//*Label 141*/ 6105, // Rule ID 772 //
    2949             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2950             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    2951             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    2952             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_SEXT,
    2953             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v8s8,
    2954             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    2955             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2956             :         // (add:{ *:[v8i16] } QPR:{ *:[v8i16] }:$Vn, (sext:{ *:[v8i16] } DPR:{ *:[v8i8] }:$Vm))  =>  (VADDWsv8i16:{ *:[v8i16] } QPR:{ *:[v8i16] }:$Vn, DPR:{ *:[v8i8] }:$Vm)
    2957             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VADDWsv8i16,
    2958             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2959             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    2960             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vm
    2961             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2962             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2963             :         GIR_EraseFromParent, /*InsnID*/0,
    2964             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2965             :         // GIR_Coverage, 772,
    2966             :         GIR_Done,
    2967             :       // Label 141: @6105
    2968             :       GIM_Try, /*On fail goto*//*Label 142*/ 6156, // Rule ID 775 //
    2969             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2970             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    2971             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    2972             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    2973             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v8s8,
    2974             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    2975             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    2976             :         // (add:{ *:[v8i16] } QPR:{ *:[v8i16] }:$Vn, (zext:{ *:[v8i16] } DPR:{ *:[v8i8] }:$Vm))  =>  (VADDWuv8i16:{ *:[v8i16] } QPR:{ *:[v8i16] }:$Vn, DPR:{ *:[v8i8] }:$Vm)
    2977             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VADDWuv8i16,
    2978             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2979             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    2980             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vm
    2981             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2982             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2983             :         GIR_EraseFromParent, /*InsnID*/0,
    2984             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    2985             :         // GIR_Coverage, 775,
    2986             :         GIR_Done,
    2987             :       // Label 142: @6156
    2988             :       GIM_Try, /*On fail goto*//*Label 143*/ 6194, // Rule ID 758 //
    2989             :         GIM_CheckFeatures, GIFBS_HasNEON,
    2990             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    2991             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    2992             :         // (add:{ *:[v8i16] } QPR:{ *:[v8i16] }:$Vn, QPR:{ *:[v8i16] }:$Vm)  =>  (VADDv8i16:{ *:[v8i16] } QPR:{ *:[v8i16] }:$Vn, QPR:{ *:[v8i16] }:$Vm)
    2993             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VADDv8i16,
    2994             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    2995             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    2996             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    2997             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    2998             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    2999             :         GIR_EraseFromParent, /*InsnID*/0,
    3000             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3001             :         // GIR_Coverage, 758,
    3002             :         GIR_Done,
    3003             :       // Label 143: @6194
    3004             :       GIM_Reject,
    3005             :     // Label 126: @6195
    3006             :     GIM_Reject,
    3007             :     // Label 44: @6196
    3008             :     GIM_Try, /*On fail goto*//*Label 144*/ 6655,
    3009             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v16s8,
    3010             :       GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v16s8,
    3011             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    3012             :       GIM_Try, /*On fail goto*//*Label 145*/ 6280, // Rule ID 2697 //
    3013             :         GIM_CheckFeatures, GIFBS_HasNEON,
    3014             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    3015             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    3016             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    3017             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabds,
    3018             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v16s8,
    3019             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v16s8,
    3020             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    3021             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::QPRRegClassID,
    3022             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    3023             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3024             :         // (add:{ *:[v16i8] } (intrinsic_wo_chain:{ *:[v16i8] } 1054:{ *:[iPTR] }, QPR:{ *:[v16i8] }:$Vn, QPR:{ *:[v16i8] }:$Vm), QPR:{ *:[v16i8] }:$src1)  =>  (VABAsv16i8:{ *:[v16i8] } QPR:{ *:[v16i8] }:$src1, QPR:{ *:[v16i8] }:$Vn, QPR:{ *:[v16i8] }:$Vm)
    3025             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAsv16i8,
    3026             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    3027             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    3028             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    3029             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    3030             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3031             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3032             :         GIR_EraseFromParent, /*InsnID*/0,
    3033             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3034             :         // GIR_Coverage, 2697,
    3035             :         GIR_Done,
    3036             :       // Label 145: @6280
    3037             :       GIM_Try, /*On fail goto*//*Label 146*/ 6350, // Rule ID 2703 //
    3038             :         GIM_CheckFeatures, GIFBS_HasNEON,
    3039             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    3040             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    3041             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    3042             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabdu,
    3043             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v16s8,
    3044             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v16s8,
    3045             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    3046             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::QPRRegClassID,
    3047             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    3048             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3049             :         // (add:{ *:[v16i8] } (intrinsic_wo_chain:{ *:[v16i8] } 1055:{ *:[iPTR] }, QPR:{ *:[v16i8] }:$Vn, QPR:{ *:[v16i8] }:$Vm), QPR:{ *:[v16i8] }:$src1)  =>  (VABAuv16i8:{ *:[v16i8] } QPR:{ *:[v16i8] }:$src1, QPR:{ *:[v16i8] }:$Vn, QPR:{ *:[v16i8] }:$Vm)
    3050             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAuv16i8,
    3051             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    3052             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    3053             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    3054             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    3055             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3056             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3057             :         GIR_EraseFromParent, /*InsnID*/0,
    3058             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3059             :         // GIR_Coverage, 2703,
    3060             :         GIR_Done,
    3061             :       // Label 146: @6350
    3062             :       GIM_Try, /*On fail goto*//*Label 147*/ 6420, // Rule ID 1153 //
    3063             :         GIM_CheckFeatures, GIFBS_HasNEON,
    3064             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    3065             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    3066             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    3067             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    3068             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabds,
    3069             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v16s8,
    3070             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v16s8,
    3071             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    3072             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::QPRRegClassID,
    3073             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3074             :         // (add:{ *:[v16i8] } QPR:{ *:[v16i8] }:$src1, (intrinsic_wo_chain:{ *:[v16i8] } 1054:{ *:[iPTR] }, QPR:{ *:[v16i8] }:$Vn, QPR:{ *:[v16i8] }:$Vm))  =>  (VABAsv16i8:{ *:[v16i8] } QPR:{ *:[v16i8] }:$src1, QPR:{ *:[v16i8] }:$Vn, QPR:{ *:[v16i8] }:$Vm)
    3075             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAsv16i8,
    3076             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    3077             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    3078             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    3079             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    3080             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3081             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3082             :         GIR_EraseFromParent, /*InsnID*/0,
    3083             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3084             :         // GIR_Coverage, 1153,
    3085             :         GIR_Done,
    3086             :       // Label 147: @6420
    3087             :       GIM_Try, /*On fail goto*//*Label 148*/ 6490, // Rule ID 1159 //
    3088             :         GIM_CheckFeatures, GIFBS_HasNEON,
    3089             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    3090             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    3091             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_INTRINSIC,
    3092             :         GIM_CheckNumOperands, /*MI*/1, /*Expected*/4,
    3093             :         GIM_CheckIntrinsicID, /*MI*/1, /*Op*/1, Intrinsic::arm_neon_vabdu,
    3094             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v16s8,
    3095             :         GIM_CheckType, /*MI*/1, /*Op*/3, /*Type*/GILLT_v16s8,
    3096             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    3097             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/3, /*RC*/ARM::QPRRegClassID,
    3098             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3099             :         // (add:{ *:[v16i8] } QPR:{ *:[v16i8] }:$src1, (intrinsic_wo_chain:{ *:[v16i8] } 1055:{ *:[iPTR] }, QPR:{ *:[v16i8] }:$Vn, QPR:{ *:[v16i8] }:$Vm))  =>  (VABAuv16i8:{ *:[v16i8] } QPR:{ *:[v16i8] }:$src1, QPR:{ *:[v16i8] }:$Vn, QPR:{ *:[v16i8] }:$Vm)
    3100             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VABAuv16i8,
    3101             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    3102             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    3103             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vn
    3104             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/3, // Vm
    3105             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3106             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3107             :         GIR_EraseFromParent, /*InsnID*/0,
    3108             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3109             :         // GIR_Coverage, 1159,
    3110             :         GIR_Done,
    3111             :       // Label 148: @6490
    3112             :       GIM_Try, /*On fail goto*//*Label 149*/ 6553, // Rule ID 2627 //
    3113             :         GIM_CheckFeatures, GIFBS_HasNEON,
    3114             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    3115             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_MUL,
    3116             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v16s8,
    3117             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v16s8,
    3118             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    3119             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    3120             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    3121             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3122             :         // (add:{ *:[v16i8] } (mul:{ *:[v16i8] } QPR:{ *:[v16i8] }:$Vn, QPR:{ *:[v16i8] }:$Vm), QPR:{ *:[v16i8] }:$src1)  =>  (VMLAv16i8:{ *:[v16i8] } QPR:{ *:[v16i8] }:$src1, QPR:{ *:[v16i8] }:$Vn, QPR:{ *:[v16i8] }:$Vm)
    3123             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VMLAv16i8,
    3124             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    3125             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // src1
    3126             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    3127             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vm
    3128             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3129             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3130             :         GIR_EraseFromParent, /*InsnID*/0,
    3131             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3132             :         // GIR_Coverage, 2627,
    3133             :         GIR_Done,
    3134             :       // Label 149: @6553
    3135             :       GIM_Try, /*On fail goto*//*Label 150*/ 6616, // Rule ID 876 //
    3136             :         GIM_CheckFeatures, GIFBS_HasNEON,
    3137             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    3138             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    3139             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_MUL,
    3140             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v16s8,
    3141             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v16s8,
    3142             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    3143             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    3144             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3145             :         // (add:{ *:[v16i8] } QPR:{ *:[v16i8] }:$src1, (mul:{ *:[v16i8] } QPR:{ *:[v16i8] }:$Vn, QPR:{ *:[v16i8] }:$Vm))  =>  (VMLAv16i8:{ *:[v16i8] } QPR:{ *:[v16i8] }:$src1, QPR:{ *:[v16i8] }:$Vn, QPR:{ *:[v16i8] }:$Vm)
    3146             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VMLAv16i8,
    3147             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    3148             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    3149             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    3150             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vm
    3151             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3152             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3153             :         GIR_EraseFromParent, /*InsnID*/0,
    3154             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3155             :         // GIR_Coverage, 876,
    3156             :         GIR_Done,
    3157             :       // Label 150: @6616
    3158             :       GIM_Try, /*On fail goto*//*Label 151*/ 6654, // Rule ID 757 //
    3159             :         GIM_CheckFeatures, GIFBS_HasNEON,
    3160             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    3161             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    3162             :         // (add:{ *:[v16i8] } QPR:{ *:[v16i8] }:$Vn, QPR:{ *:[v16i8] }:$Vm)  =>  (VADDv16i8:{ *:[v16i8] } QPR:{ *:[v16i8] }:$Vn, QPR:{ *:[v16i8] }:$Vm)
    3163             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VADDv16i8,
    3164             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    3165             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    3166             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    3167             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3168             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3169             :         GIR_EraseFromParent, /*InsnID*/0,
    3170             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3171             :         // GIR_Coverage, 757,
    3172             :         GIR_Done,
    3173             :       // Label 151: @6654
    3174             :       GIM_Reject,
    3175             :     // Label 144: @6655
    3176             :     GIM_Reject,
    3177             :     // Label 45: @6656
    3178             :     GIM_Reject,
    3179             :     // Label 1: @6657
    3180             :     GIM_SwitchType, /*MI*/0, /*Op*/0, /*[*/1, 10, /*)*//*default:*//*Label 161*/ 8646,
    3181             :     /*GILLT_s32*//*Label 152*/ 6672,
    3182             :     /*GILLT_s64*//*Label 153*/ 7165,
    3183             :     /*GILLT_v2s32*//*Label 154*/ 7216,
    3184             :     /*GILLT_v2s64*//*Label 155*/ 7329,
    3185             :     /*GILLT_v4s16*//*Label 156*/ 7613,
    3186             :     /*GILLT_v4s32*//*Label 157*/ 7726,
    3187             :     /*GILLT_v8s8*//*Label 158*/ 8073,
    3188             :     /*GILLT_v8s16*//*Label 159*/ 8186,
    3189             :     /*GILLT_v16s8*//*Label 160*/ 8533,
    3190             :     // Label 152: @6672
    3191             :     GIM_Try, /*On fail goto*//*Label 162*/ 7164,
    3192             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    3193             :       GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    3194             :       GIM_Try, /*On fail goto*//*Label 163*/ 6734, // Rule ID 98 //
    3195             :         GIM_CheckFeatures, GIFBS_IsARM,
    3196             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRRegClassID,
    3197             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    3198             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    3199             :         GIM_CheckI64ImmPredicate, /*MI*/1, /*Predicate*/GIPFP_I64_Predicate_mod_imm,
    3200             :         // MIs[1] Operand 1
    3201             :         // No operand predicates
    3202             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::GPRRegClassID,
    3203             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3204             :         // (sub:{ *:[i32] } (imm:{ *:[i32] })<<P:Predicate_mod_imm>>:$imm, GPR:{ *:[i32] }:$Rn)  =>  (RSBri:{ *:[i32] } GPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] }):$imm)
    3205             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::RSBri,
    3206             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    3207             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rn
    3208             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // imm
    3209             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3210             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3211             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3212             :         GIR_EraseFromParent, /*InsnID*/0,
    3213             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3214             :         // GIR_Coverage, 98,
    3215             :         GIR_Done,
    3216             :       // Label 163: @6734
    3217             :       GIM_Try, /*On fail goto*//*Label 164*/ 6786, // Rule ID 431 //
    3218             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    3219             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    3220             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    3221             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    3222             :         GIM_CheckI64ImmPredicate, /*MI*/1, /*Predicate*/GIPFP_I64_Predicate_t2_so_imm,
    3223             :         // MIs[1] Operand 1
    3224             :         // No operand predicates
    3225             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
    3226             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3227             :         // (sub:{ *:[i32] } (imm:{ *:[i32] })<<P:Predicate_t2_so_imm>>:$imm, rGPR:{ *:[i32] }:$Rn)  =>  (t2RSBri:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] }):$imm)
    3228             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2RSBri,
    3229             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    3230             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rn
    3231             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // imm
    3232             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3233             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3234             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3235             :         GIR_EraseFromParent, /*InsnID*/0,
    3236             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3237             :         // GIR_Coverage, 431,
    3238             :         GIR_Done,
    3239             :       // Label 164: @6786
    3240             :       GIM_Try, /*On fail goto*//*Label 165*/ 6838, // Rule ID 78 //
    3241             :         GIM_CheckFeatures, GIFBS_IsARM,
    3242             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRRegClassID,
    3243             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    3244             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    3245             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    3246             :         GIM_CheckI64ImmPredicate, /*MI*/1, /*Predicate*/GIPFP_I64_Predicate_mod_imm,
    3247             :         // MIs[1] Operand 1
    3248             :         // No operand predicates
    3249             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3250             :         // (sub:{ *:[i32] } GPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] })<<P:Predicate_mod_imm>>:$imm)  =>  (SUBri:{ *:[i32] } GPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] }):$imm)
    3251             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::SUBri,
    3252             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    3253             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    3254             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // imm
    3255             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3256             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3257             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3258             :         GIR_EraseFromParent, /*InsnID*/0,
    3259             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3260             :         // GIR_Coverage, 78,
    3261             :         GIR_Done,
    3262             :       // Label 165: @6838
    3263             :       GIM_Try, /*On fail goto*//*Label 166*/ 6890, // Rule ID 415 //
    3264             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    3265             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    3266             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    3267             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    3268             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    3269             :         GIM_CheckI64ImmPredicate, /*MI*/1, /*Predicate*/GIPFP_I64_Predicate_t2_so_imm,
    3270             :         // MIs[1] Operand 1
    3271             :         // No operand predicates
    3272             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3273             :         // (sub:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, (imm:{ *:[i32] })<<P:Predicate_t2_so_imm>>:$imm)  =>  (t2SUBri:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, (imm:{ *:[i32] }):$imm)
    3274             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2SUBri,
    3275             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    3276             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    3277             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // imm
    3278             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3279             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3280             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3281             :         GIR_EraseFromParent, /*InsnID*/0,
    3282             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3283             :         // GIR_Coverage, 415,
    3284             :         GIR_Done,
    3285             :       // Label 166: @6890
    3286             :       GIM_Try, /*On fail goto*//*Label 167*/ 6939, // Rule ID 416 //
    3287             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    3288             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    3289             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    3290             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    3291             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    3292             :         GIM_CheckI64ImmPredicate, /*MI*/1, /*Predicate*/GIPFP_I64_Predicate_imm0_4095,
    3293             :         // MIs[1] Operand 1
    3294             :         // No operand predicates
    3295             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3296             :         // (sub:{ *:[i32] } GPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] })<<P:Predicate_imm0_4095>>:$imm)  =>  (t2SUBri12:{ *:[i32] } GPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] }):$imm)
    3297             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2SUBri12,
    3298             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    3299             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    3300             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // imm
    3301             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3302             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3303             :         GIR_EraseFromParent, /*InsnID*/0,
    3304             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3305             :         // GIR_Coverage, 416,
    3306             :         GIR_Done,
    3307             :       // Label 167: @6939
    3308             :       GIM_Try, /*On fail goto*//*Label 168*/ 7006, // Rule ID 175 //
    3309             :         GIM_CheckFeatures, GIFBS_HasV6T2_IsARM_UseMulOps,
    3310             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRRegClassID,
    3311             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    3312             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    3313             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_MUL,
    3314             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    3315             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    3316             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    3317             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::GPRRegClassID,
    3318             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3319             :         // (sub:{ *:[i32] } GPR:{ *:[i32] }:$Ra, (mul:{ *:[i32] } GPR:{ *:[i32] }:$Rn, GPR:{ *:[i32] }:$Rm))  =>  (MLS:{ *:[i32] } GPR:{ *:[i32] }:$Rn, GPR:{ *:[i32] }:$Rm, GPR:{ *:[i32] }:$Ra)
    3320             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::MLS,
    3321             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    3322             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rn
    3323             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Rm
    3324             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Ra
    3325             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3326             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3327             :         GIR_EraseFromParent, /*InsnID*/0,
    3328             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3329             :         // GIR_Coverage, 175,
    3330             :         GIR_Done,
    3331             :       // Label 168: @7006
    3332             :       GIM_Try, /*On fail goto*//*Label 169*/ 7073, // Rule ID 508 //
    3333             :         GIM_CheckFeatures, GIFBS_IsThumb2_UseMulOps,
    3334             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    3335             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    3336             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    3337             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_MUL,
    3338             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    3339             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    3340             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    3341             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
    3342             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3343             :         // (sub:{ *:[i32] } rGPR:{ *:[i32] }:$Ra, (mul:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm))  =>  (t2MLS:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm, rGPR:{ *:[i32] }:$Ra)
    3344             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2MLS,
    3345             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    3346             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rn
    3347             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Rm
    3348             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Ra
    3349             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3350             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3351             :         GIR_EraseFromParent, /*InsnID*/0,
    3352             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3353             :         // GIR_Coverage, 508,
    3354             :         GIR_Done,
    3355             :       // Label 169: @7073
    3356             :       GIM_Try, /*On fail goto*//*Label 170*/ 7118, // Rule ID 79 //
    3357             :         GIM_CheckFeatures, GIFBS_IsARM,
    3358             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRRegClassID,
    3359             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    3360             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::GPRRegClassID,
    3361             :         // (sub:{ *:[i32] } GPR:{ *:[i32] }:$Rn, GPR:{ *:[i32] }:$Rm)  =>  (SUBrr:{ *:[i32] } GPR:{ *:[i32] }:$Rn, GPR:{ *:[i32] }:$Rm)
    3362             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::SUBrr,
    3363             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    3364             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    3365             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rm
    3366             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3367             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3368             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3369             :         GIR_EraseFromParent, /*InsnID*/0,
    3370             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3371             :         // GIR_Coverage, 79,
    3372             :         GIR_Done,
    3373             :       // Label 170: @7118
    3374             :       GIM_Try, /*On fail goto*//*Label 171*/ 7163, // Rule ID 417 //
    3375             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    3376             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    3377             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    3378             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
    3379             :         // (sub:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm)  =>  (t2SUBrr:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm)
    3380             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2SUBrr,
    3381             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    3382             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    3383             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rm
    3384             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3385             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3386             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3387             :         GIR_EraseFromParent, /*InsnID*/0,
    3388             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3389             :         // GIR_Coverage, 417,
    3390             :         GIR_Done,
    3391             :       // Label 171: @7163
    3392             :       GIM_Reject,
    3393             :     // Label 162: @7164
    3394             :     GIM_Reject,
    3395             :     // Label 153: @7165
    3396             :     GIM_Try, /*On fail goto*//*Label 172*/ 7215, // Rule ID 947 //
    3397             :       GIM_CheckFeatures, GIFBS_HasNEON,
    3398             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s64,
    3399             :       GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s64,
    3400             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    3401             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    3402             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    3403             :       // (sub:{ *:[v1i64] } DPR:{ *:[v1i64] }:$Vn, DPR:{ *:[v1i64] }:$Vm)  =>  (VSUBv1i64:{ *:[v1i64] } DPR:{ *:[v1i64] }:$Vn, DPR:{ *:[v1i64] }:$Vm)
    3404             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VSUBv1i64,
    3405             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    3406             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    3407             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    3408             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3409             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3410             :       GIR_EraseFromParent, /*InsnID*/0,
    3411             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3412             :       // GIR_Coverage, 947,
    3413             :       GIR_Done,
    3414             :     // Label 172: @7215
    3415             :     GIM_Reject,
    3416             :     // Label 154: @7216
    3417             :     GIM_Try, /*On fail goto*//*Label 173*/ 7328,
    3418             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s32,
    3419             :       GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s32,
    3420             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    3421             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    3422             :       GIM_Try, /*On fail goto*//*Label 174*/ 7293, // Rule ID 903 //
    3423             :         GIM_CheckFeatures, GIFBS_HasNEON,
    3424             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    3425             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_MUL,
    3426             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v2s32,
    3427             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v2s32,
    3428             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    3429             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    3430             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3431             :         // (sub:{ *:[v2i32] } DPR:{ *:[v2i32] }:$src1, (mul:{ *:[v2i32] } DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm))  =>  (VMLSv2i32:{ *:[v2i32] } DPR:{ *:[v2i32] }:$src1, DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    3432             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VMLSv2i32,
    3433             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    3434             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    3435             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    3436             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vm
    3437             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3438             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3439             :         GIR_EraseFromParent, /*InsnID*/0,
    3440             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3441             :         // GIR_Coverage, 903,
    3442             :         GIR_Done,
    3443             :       // Label 174: @7293
    3444             :       GIM_Try, /*On fail goto*//*Label 175*/ 7327, // Rule ID 943 //
    3445             :         GIM_CheckFeatures, GIFBS_HasNEON,
    3446             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    3447             :         // (sub:{ *:[v2i32] } DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)  =>  (VSUBv2i32:{ *:[v2i32] } DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    3448             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VSUBv2i32,
    3449             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    3450             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    3451             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    3452             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3453             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3454             :         GIR_EraseFromParent, /*InsnID*/0,
    3455             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3456             :         // GIR_Coverage, 943,
    3457             :         GIR_Done,
    3458             :       // Label 175: @7327
    3459             :       GIM_Reject,
    3460             :     // Label 173: @7328
    3461             :     GIM_Reject,
    3462             :     // Label 155: @7329
    3463             :     GIM_Try, /*On fail goto*//*Label 176*/ 7612,
    3464             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s64,
    3465             :       GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s64,
    3466             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    3467             :       GIM_Try, /*On fail goto*//*Label 177*/ 7407, // Rule ID 955 //
    3468             :         GIM_CheckFeatures, GIFBS_HasNEON,
    3469             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    3470             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_SEXT,
    3471             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v2s32,
    3472             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    3473             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    3474             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_SEXT,
    3475             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_v2s32,
    3476             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    3477             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3478             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    3479             :         // (sub:{ *:[v2i64] } (sext:{ *:[v2i64] } DPR:{ *:[v2i32] }:$Vn), (sext:{ *:[v2i64] } DPR:{ *:[v2i32] }:$Vm))  =>  (VSUBLsv2i64:{ *:[v2i64] } DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    3480             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VSUBLsv2i64,
    3481             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    3482             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    3483             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Vm
    3484             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3485             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3486             :         GIR_EraseFromParent, /*InsnID*/0,
    3487             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3488             :         // GIR_Coverage, 955,
    3489             :         GIR_Done,
    3490             :       // Label 177: @7407
    3491             :       GIM_Try, /*On fail goto*//*Label 178*/ 7471, // Rule ID 958 //
    3492             :         GIM_CheckFeatures, GIFBS_HasNEON,
    3493             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    3494             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    3495             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v2s32,
    3496             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    3497             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    3498             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_ZEXT,
    3499             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_v2s32,
    3500             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    3501             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3502             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    3503             :         // (sub:{ *:[v2i64] } (zext:{ *:[v2i64] } DPR:{ *:[v2i32] }:$Vn), (zext:{ *:[v2i64] } DPR:{ *:[v2i32] }:$Vm))  =>  (VSUBLuv2i64:{ *:[v2i64] } DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    3504             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VSUBLuv2i64,
    3505             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    3506             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    3507             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Vm
    3508             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3509             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3510             :         GIR_EraseFromParent, /*InsnID*/0,
    3511             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3512             :         // GIR_Coverage, 958,
    3513             :         GIR_Done,
    3514             :       // Label 178: @7471
    3515             :       GIM_Try, /*On fail goto*//*Label 179*/ 7522, // Rule ID 961 //
    3516             :         GIM_CheckFeatures, GIFBS_HasNEON,
    3517             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    3518             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    3519             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_SEXT,
    3520             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v2s32,
    3521             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    3522             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3523             :         // (sub:{ *:[v2i64] } QPR:{ *:[v2i64] }:$Vn, (sext:{ *:[v2i64] } DPR:{ *:[v2i32] }:$Vm))  =>  (VSUBWsv2i64:{ *:[v2i64] } QPR:{ *:[v2i64] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    3524             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VSUBWsv2i64,
    3525             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    3526             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    3527             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vm
    3528             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3529             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3530             :         GIR_EraseFromParent, /*InsnID*/0,
    3531             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3532             :         // GIR_Coverage, 961,
    3533             :         GIR_Done,
    3534             :       // Label 179: @7522
    3535             :       GIM_Try, /*On fail goto*//*Label 180*/ 7573, // Rule ID 964 //
    3536             :         GIM_CheckFeatures, GIFBS_HasNEON,
    3537             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    3538             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    3539             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    3540             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v2s32,
    3541             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    3542             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3543             :         // (sub:{ *:[v2i64] } QPR:{ *:[v2i64] }:$Vn, (zext:{ *:[v2i64] } DPR:{ *:[v2i32] }:$Vm))  =>  (VSUBWuv2i64:{ *:[v2i64] } QPR:{ *:[v2i64] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    3544             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VSUBWuv2i64,
    3545             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    3546             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    3547             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vm
    3548             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3549             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3550             :         GIR_EraseFromParent, /*InsnID*/0,
    3551             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3552             :         // GIR_Coverage, 964,
    3553             :         GIR_Done,
    3554             :       // Label 180: @7573
    3555             :       GIM_Try, /*On fail goto*//*Label 181*/ 7611, // Rule ID 948 //
    3556             :         GIM_CheckFeatures, GIFBS_HasNEON,
    3557             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    3558             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    3559             :         // (sub:{ *:[v2i64] } QPR:{ *:[v2i64] }:$Vn, QPR:{ *:[v2i64] }:$Vm)  =>  (VSUBv2i64:{ *:[v2i64] } QPR:{ *:[v2i64] }:$Vn, QPR:{ *:[v2i64] }:$Vm)
    3560             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VSUBv2i64,
    3561             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    3562             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    3563             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    3564             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3565             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3566             :         GIR_EraseFromParent, /*InsnID*/0,
    3567             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3568             :         // GIR_Coverage, 948,
    3569             :         GIR_Done,
    3570             :       // Label 181: @7611
    3571             :       GIM_Reject,
    3572             :     // Label 176: @7612
    3573             :     GIM_Reject,
    3574             :     // Label 156: @7613
    3575             :     GIM_Try, /*On fail goto*//*Label 182*/ 7725,
    3576             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s16,
    3577             :       GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s16,
    3578             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    3579             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    3580             :       GIM_Try, /*On fail goto*//*Label 183*/ 7690, // Rule ID 902 //
    3581             :         GIM_CheckFeatures, GIFBS_HasNEON,
    3582             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    3583             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_MUL,
    3584             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v4s16,
    3585             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v4s16,
    3586             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    3587             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    3588             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3589             :         // (sub:{ *:[v4i16] } DPR:{ *:[v4i16] }:$src1, (mul:{ *:[v4i16] } DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm))  =>  (VMLSv4i16:{ *:[v4i16] } DPR:{ *:[v4i16] }:$src1, DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    3590             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VMLSv4i16,
    3591             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    3592             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    3593             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    3594             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vm
    3595             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3596             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3597             :         GIR_EraseFromParent, /*InsnID*/0,
    3598             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3599             :         // GIR_Coverage, 902,
    3600             :         GIR_Done,
    3601             :       // Label 183: @7690
    3602             :       GIM_Try, /*On fail goto*//*Label 184*/ 7724, // Rule ID 942 //
    3603             :         GIM_CheckFeatures, GIFBS_HasNEON,
    3604             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    3605             :         // (sub:{ *:[v4i16] } DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)  =>  (VSUBv4i16:{ *:[v4i16] } DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    3606             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VSUBv4i16,
    3607             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    3608             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    3609             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    3610             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3611             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3612             :         GIR_EraseFromParent, /*InsnID*/0,
    3613             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3614             :         // GIR_Coverage, 942,
    3615             :         GIR_Done,
    3616             :       // Label 184: @7724
    3617             :       GIM_Reject,
    3618             :     // Label 182: @7725
    3619             :     GIM_Reject,
    3620             :     // Label 157: @7726
    3621             :     GIM_Try, /*On fail goto*//*Label 185*/ 8072,
    3622             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s32,
    3623             :       GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s32,
    3624             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    3625             :       GIM_Try, /*On fail goto*//*Label 186*/ 7804, // Rule ID 954 //
    3626             :         GIM_CheckFeatures, GIFBS_HasNEON,
    3627             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    3628             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_SEXT,
    3629             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v4s16,
    3630             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    3631             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    3632             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_SEXT,
    3633             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_v4s16,
    3634             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    3635             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3636             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    3637             :         // (sub:{ *:[v4i32] } (sext:{ *:[v4i32] } DPR:{ *:[v4i16] }:$Vn), (sext:{ *:[v4i32] } DPR:{ *:[v4i16] }:$Vm))  =>  (VSUBLsv4i32:{ *:[v4i32] } DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    3638             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VSUBLsv4i32,
    3639             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    3640             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    3641             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Vm
    3642             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3643             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3644             :         GIR_EraseFromParent, /*InsnID*/0,
    3645             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3646             :         // GIR_Coverage, 954,
    3647             :         GIR_Done,
    3648             :       // Label 186: @7804
    3649             :       GIM_Try, /*On fail goto*//*Label 187*/ 7868, // Rule ID 957 //
    3650             :         GIM_CheckFeatures, GIFBS_HasNEON,
    3651             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    3652             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    3653             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v4s16,
    3654             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    3655             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    3656             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_ZEXT,
    3657             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_v4s16,
    3658             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    3659             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3660             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    3661             :         // (sub:{ *:[v4i32] } (zext:{ *:[v4i32] } DPR:{ *:[v4i16] }:$Vn), (zext:{ *:[v4i32] } DPR:{ *:[v4i16] }:$Vm))  =>  (VSUBLuv4i32:{ *:[v4i32] } DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    3662             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VSUBLuv4i32,
    3663             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    3664             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    3665             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Vm
    3666             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3667             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3668             :         GIR_EraseFromParent, /*InsnID*/0,
    3669             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3670             :         // GIR_Coverage, 957,
    3671             :         GIR_Done,
    3672             :       // Label 187: @7868
    3673             :       GIM_Try, /*On fail goto*//*Label 188*/ 7931, // Rule ID 906 //
    3674             :         GIM_CheckFeatures, GIFBS_HasNEON,
    3675             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    3676             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    3677             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_MUL,
    3678             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v4s32,
    3679             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v4s32,
    3680             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    3681             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    3682             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3683             :         // (sub:{ *:[v4i32] } QPR:{ *:[v4i32] }:$src1, (mul:{ *:[v4i32] } QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm))  =>  (VMLSv4i32:{ *:[v4i32] } QPR:{ *:[v4i32] }:$src1, QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm)
    3684             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VMLSv4i32,
    3685             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    3686             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    3687             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    3688             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vm
    3689             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3690             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3691             :         GIR_EraseFromParent, /*InsnID*/0,
    3692             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3693             :         // GIR_Coverage, 906,
    3694             :         GIR_Done,
    3695             :       // Label 188: @7931
    3696             :       GIM_Try, /*On fail goto*//*Label 189*/ 7982, // Rule ID 960 //
    3697             :         GIM_CheckFeatures, GIFBS_HasNEON,
    3698             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    3699             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    3700             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_SEXT,
    3701             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v4s16,
    3702             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    3703             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3704             :         // (sub:{ *:[v4i32] } QPR:{ *:[v4i32] }:$Vn, (sext:{ *:[v4i32] } DPR:{ *:[v4i16] }:$Vm))  =>  (VSUBWsv4i32:{ *:[v4i32] } QPR:{ *:[v4i32] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    3705             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VSUBWsv4i32,
    3706             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    3707             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    3708             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vm
    3709             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3710             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3711             :         GIR_EraseFromParent, /*InsnID*/0,
    3712             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3713             :         // GIR_Coverage, 960,
    3714             :         GIR_Done,
    3715             :       // Label 189: @7982
    3716             :       GIM_Try, /*On fail goto*//*Label 190*/ 8033, // Rule ID 963 //
    3717             :         GIM_CheckFeatures, GIFBS_HasNEON,
    3718             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    3719             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    3720             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    3721             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v4s16,
    3722             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    3723             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3724             :         // (sub:{ *:[v4i32] } QPR:{ *:[v4i32] }:$Vn, (zext:{ *:[v4i32] } DPR:{ *:[v4i16] }:$Vm))  =>  (VSUBWuv4i32:{ *:[v4i32] } QPR:{ *:[v4i32] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    3725             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VSUBWuv4i32,
    3726             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    3727             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    3728             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vm
    3729             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3730             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3731             :         GIR_EraseFromParent, /*InsnID*/0,
    3732             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3733             :         // GIR_Coverage, 963,
    3734             :         GIR_Done,
    3735             :       // Label 190: @8033
    3736             :       GIM_Try, /*On fail goto*//*Label 191*/ 8071, // Rule ID 946 //
    3737             :         GIM_CheckFeatures, GIFBS_HasNEON,
    3738             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    3739             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    3740             :         // (sub:{ *:[v4i32] } QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm)  =>  (VSUBv4i32:{ *:[v4i32] } QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm)
    3741             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VSUBv4i32,
    3742             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    3743             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    3744             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    3745             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3746             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3747             :         GIR_EraseFromParent, /*InsnID*/0,
    3748             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3749             :         // GIR_Coverage, 946,
    3750             :         GIR_Done,
    3751             :       // Label 191: @8071
    3752             :       GIM_Reject,
    3753             :     // Label 185: @8072
    3754             :     GIM_Reject,
    3755             :     // Label 158: @8073
    3756             :     GIM_Try, /*On fail goto*//*Label 192*/ 8185,
    3757             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s8,
    3758             :       GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s8,
    3759             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    3760             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    3761             :       GIM_Try, /*On fail goto*//*Label 193*/ 8150, // Rule ID 901 //
    3762             :         GIM_CheckFeatures, GIFBS_HasNEON,
    3763             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    3764             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_MUL,
    3765             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v8s8,
    3766             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v8s8,
    3767             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    3768             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    3769             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3770             :         // (sub:{ *:[v8i8] } DPR:{ *:[v8i8] }:$src1, (mul:{ *:[v8i8] } DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm))  =>  (VMLSv8i8:{ *:[v8i8] } DPR:{ *:[v8i8] }:$src1, DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)
    3771             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VMLSv8i8,
    3772             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    3773             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    3774             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    3775             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vm
    3776             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3777             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3778             :         GIR_EraseFromParent, /*InsnID*/0,
    3779             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3780             :         // GIR_Coverage, 901,
    3781             :         GIR_Done,
    3782             :       // Label 193: @8150
    3783             :       GIM_Try, /*On fail goto*//*Label 194*/ 8184, // Rule ID 941 //
    3784             :         GIM_CheckFeatures, GIFBS_HasNEON,
    3785             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    3786             :         // (sub:{ *:[v8i8] } DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)  =>  (VSUBv8i8:{ *:[v8i8] } DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)
    3787             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VSUBv8i8,
    3788             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    3789             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    3790             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    3791             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3792             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3793             :         GIR_EraseFromParent, /*InsnID*/0,
    3794             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3795             :         // GIR_Coverage, 941,
    3796             :         GIR_Done,
    3797             :       // Label 194: @8184
    3798             :       GIM_Reject,
    3799             :     // Label 192: @8185
    3800             :     GIM_Reject,
    3801             :     // Label 159: @8186
    3802             :     GIM_Try, /*On fail goto*//*Label 195*/ 8532,
    3803             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s16,
    3804             :       GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s16,
    3805             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    3806             :       GIM_Try, /*On fail goto*//*Label 196*/ 8264, // Rule ID 953 //
    3807             :         GIM_CheckFeatures, GIFBS_HasNEON,
    3808             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    3809             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_SEXT,
    3810             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v8s8,
    3811             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    3812             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    3813             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_SEXT,
    3814             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_v8s8,
    3815             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    3816             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3817             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    3818             :         // (sub:{ *:[v8i16] } (sext:{ *:[v8i16] } DPR:{ *:[v8i8] }:$Vn), (sext:{ *:[v8i16] } DPR:{ *:[v8i8] }:$Vm))  =>  (VSUBLsv8i16:{ *:[v8i16] } DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)
    3819             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VSUBLsv8i16,
    3820             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    3821             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    3822             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Vm
    3823             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3824             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3825             :         GIR_EraseFromParent, /*InsnID*/0,
    3826             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3827             :         // GIR_Coverage, 953,
    3828             :         GIR_Done,
    3829             :       // Label 196: @8264
    3830             :       GIM_Try, /*On fail goto*//*Label 197*/ 8328, // Rule ID 956 //
    3831             :         GIM_CheckFeatures, GIFBS_HasNEON,
    3832             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    3833             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    3834             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v8s8,
    3835             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    3836             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    3837             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_ZEXT,
    3838             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_v8s8,
    3839             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    3840             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3841             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    3842             :         // (sub:{ *:[v8i16] } (zext:{ *:[v8i16] } DPR:{ *:[v8i8] }:$Vn), (zext:{ *:[v8i16] } DPR:{ *:[v8i8] }:$Vm))  =>  (VSUBLuv8i16:{ *:[v8i16] } DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)
    3843             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VSUBLuv8i16,
    3844             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    3845             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    3846             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Vm
    3847             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3848             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3849             :         GIR_EraseFromParent, /*InsnID*/0,
    3850             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3851             :         // GIR_Coverage, 956,
    3852             :         GIR_Done,
    3853             :       // Label 197: @8328
    3854             :       GIM_Try, /*On fail goto*//*Label 198*/ 8391, // Rule ID 905 //
    3855             :         GIM_CheckFeatures, GIFBS_HasNEON,
    3856             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    3857             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    3858             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_MUL,
    3859             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v8s16,
    3860             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v8s16,
    3861             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    3862             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    3863             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3864             :         // (sub:{ *:[v8i16] } QPR:{ *:[v8i16] }:$src1, (mul:{ *:[v8i16] } QPR:{ *:[v8i16] }:$Vn, QPR:{ *:[v8i16] }:$Vm))  =>  (VMLSv8i16:{ *:[v8i16] } QPR:{ *:[v8i16] }:$src1, QPR:{ *:[v8i16] }:$Vn, QPR:{ *:[v8i16] }:$Vm)
    3865             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VMLSv8i16,
    3866             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    3867             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    3868             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    3869             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vm
    3870             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3871             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3872             :         GIR_EraseFromParent, /*InsnID*/0,
    3873             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3874             :         // GIR_Coverage, 905,
    3875             :         GIR_Done,
    3876             :       // Label 198: @8391
    3877             :       GIM_Try, /*On fail goto*//*Label 199*/ 8442, // Rule ID 959 //
    3878             :         GIM_CheckFeatures, GIFBS_HasNEON,
    3879             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    3880             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    3881             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_SEXT,
    3882             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v8s8,
    3883             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    3884             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3885             :         // (sub:{ *:[v8i16] } QPR:{ *:[v8i16] }:$Vn, (sext:{ *:[v8i16] } DPR:{ *:[v8i8] }:$Vm))  =>  (VSUBWsv8i16:{ *:[v8i16] } QPR:{ *:[v8i16] }:$Vn, DPR:{ *:[v8i8] }:$Vm)
    3886             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VSUBWsv8i16,
    3887             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    3888             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    3889             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vm
    3890             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3891             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3892             :         GIR_EraseFromParent, /*InsnID*/0,
    3893             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3894             :         // GIR_Coverage, 959,
    3895             :         GIR_Done,
    3896             :       // Label 199: @8442
    3897             :       GIM_Try, /*On fail goto*//*Label 200*/ 8493, // Rule ID 962 //
    3898             :         GIM_CheckFeatures, GIFBS_HasNEON,
    3899             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    3900             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    3901             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ZEXT,
    3902             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v8s8,
    3903             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    3904             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3905             :         // (sub:{ *:[v8i16] } QPR:{ *:[v8i16] }:$Vn, (zext:{ *:[v8i16] } DPR:{ *:[v8i8] }:$Vm))  =>  (VSUBWuv8i16:{ *:[v8i16] } QPR:{ *:[v8i16] }:$Vn, DPR:{ *:[v8i8] }:$Vm)
    3906             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VSUBWuv8i16,
    3907             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    3908             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    3909             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vm
    3910             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3911             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3912             :         GIR_EraseFromParent, /*InsnID*/0,
    3913             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3914             :         // GIR_Coverage, 962,
    3915             :         GIR_Done,
    3916             :       // Label 200: @8493
    3917             :       GIM_Try, /*On fail goto*//*Label 201*/ 8531, // Rule ID 945 //
    3918             :         GIM_CheckFeatures, GIFBS_HasNEON,
    3919             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    3920             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    3921             :         // (sub:{ *:[v8i16] } QPR:{ *:[v8i16] }:$Vn, QPR:{ *:[v8i16] }:$Vm)  =>  (VSUBv8i16:{ *:[v8i16] } QPR:{ *:[v8i16] }:$Vn, QPR:{ *:[v8i16] }:$Vm)
    3922             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VSUBv8i16,
    3923             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    3924             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    3925             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    3926             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3927             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3928             :         GIR_EraseFromParent, /*InsnID*/0,
    3929             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3930             :         // GIR_Coverage, 945,
    3931             :         GIR_Done,
    3932             :       // Label 201: @8531
    3933             :       GIM_Reject,
    3934             :     // Label 195: @8532
    3935             :     GIM_Reject,
    3936             :     // Label 160: @8533
    3937             :     GIM_Try, /*On fail goto*//*Label 202*/ 8645,
    3938             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v16s8,
    3939             :       GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v16s8,
    3940             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    3941             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    3942             :       GIM_Try, /*On fail goto*//*Label 203*/ 8610, // Rule ID 904 //
    3943             :         GIM_CheckFeatures, GIFBS_HasNEON,
    3944             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    3945             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_MUL,
    3946             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_v16s8,
    3947             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_v16s8,
    3948             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    3949             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    3950             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    3951             :         // (sub:{ *:[v16i8] } QPR:{ *:[v16i8] }:$src1, (mul:{ *:[v16i8] } QPR:{ *:[v16i8] }:$Vn, QPR:{ *:[v16i8] }:$Vm))  =>  (VMLSv16i8:{ *:[v16i8] } QPR:{ *:[v16i8] }:$src1, QPR:{ *:[v16i8] }:$Vn, QPR:{ *:[v16i8] }:$Vm)
    3952             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VMLSv16i8,
    3953             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    3954             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src1
    3955             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Vn
    3956             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/2, // Vm
    3957             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3958             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3959             :         GIR_EraseFromParent, /*InsnID*/0,
    3960             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3961             :         // GIR_Coverage, 904,
    3962             :         GIR_Done,
    3963             :       // Label 203: @8610
    3964             :       GIM_Try, /*On fail goto*//*Label 204*/ 8644, // Rule ID 944 //
    3965             :         GIM_CheckFeatures, GIFBS_HasNEON,
    3966             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    3967             :         // (sub:{ *:[v16i8] } QPR:{ *:[v16i8] }:$Vn, QPR:{ *:[v16i8] }:$Vm)  =>  (VSUBv16i8:{ *:[v16i8] } QPR:{ *:[v16i8] }:$Vn, QPR:{ *:[v16i8] }:$Vm)
    3968             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VSUBv16i8,
    3969             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    3970             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    3971             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    3972             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    3973             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    3974             :         GIR_EraseFromParent, /*InsnID*/0,
    3975             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    3976             :         // GIR_Coverage, 944,
    3977             :         GIR_Done,
    3978             :       // Label 204: @8644
    3979             :       GIM_Reject,
    3980             :     // Label 202: @8645
    3981             :     GIM_Reject,
    3982             :     // Label 161: @8646
    3983             :     GIM_Reject,
    3984             :     // Label 2: @8647
    3985             :     GIM_SwitchType, /*MI*/0, /*Op*/0, /*[*/1, 10, /*)*//*default:*//*Label 212*/ 9280,
    3986             :     /*GILLT_s32*//*Label 205*/ 8662, 0,
    3987             :     /*GILLT_v2s32*//*Label 206*/ 8974, 0,
    3988             :     /*GILLT_v4s16*//*Label 207*/ 9025,
    3989             :     /*GILLT_v4s32*//*Label 208*/ 9076,
    3990             :     /*GILLT_v8s8*//*Label 209*/ 9127,
    3991             :     /*GILLT_v8s16*//*Label 210*/ 9178,
    3992             :     /*GILLT_v16s8*//*Label 211*/ 9229,
    3993             :     // Label 205: @8662
    3994             :     GIM_Try, /*On fail goto*//*Label 213*/ 8973,
    3995             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    3996             :       GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    3997             :       GIM_Try, /*On fail goto*//*Label 214*/ 8756, // Rule ID 188 //
    3998             :         GIM_CheckFeatures, GIFBS_HasV5TE_IsARM,
    3999             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRRegClassID,
    4000             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    4001             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ASHR,
    4002             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    4003             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    4004             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    4005             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 16,
    4006             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    4007             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_ASHR,
    4008             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    4009             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    4010             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    4011             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 16,
    4012             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4013             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    4014             :         // (mul:{ *:[i32] } (sra:{ *:[i32] } GPR:{ *:[i32] }:$Rn, 16:{ *:[i32] }), (sra:{ *:[i32] } GPR:{ *:[i32] }:$Rm, 16:{ *:[i32] }))  =>  (SMULTT:{ *:[i32] } GPR:{ *:[i32] }:$Rn, GPR:{ *:[i32] }:$Rm)
    4015             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::SMULTT,
    4016             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4017             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rn
    4018             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Rm
    4019             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4020             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4021             :         GIR_EraseFromParent, /*InsnID*/0,
    4022             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4023             :         // GIR_Coverage, 188,
    4024             :         GIR_Done,
    4025             :       // Label 214: @8756
    4026             :       GIM_Try, /*On fail goto*//*Label 215*/ 8840, // Rule ID 519 //
    4027             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    4028             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    4029             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    4030             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ASHR,
    4031             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    4032             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    4033             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    4034             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 16,
    4035             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    4036             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_ASHR,
    4037             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    4038             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    4039             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    4040             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 16,
    4041             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4042             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    4043             :         // (mul:{ *:[i32] } (sra:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, 16:{ *:[i32] }), (sra:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, 16:{ *:[i32] }))  =>  (t2SMULTT:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm)
    4044             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2SMULTT,
    4045             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4046             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rn
    4047             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Rm
    4048             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4049             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4050             :         GIR_EraseFromParent, /*InsnID*/0,
    4051             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4052             :         // GIR_Coverage, 519,
    4053             :         GIR_Done,
    4054             :       // Label 215: @8840
    4055             :       GIM_Try, /*On fail goto*//*Label 216*/ 8885, // Rule ID 171 //
    4056             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    4057             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    4058             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    4059             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::GPRnopcRegClassID,
    4060             :         // (mul:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, GPRnopc:{ *:[i32] }:$Rm)  =>  (MUL:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, GPRnopc:{ *:[i32] }:$Rm)
    4061             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::MUL,
    4062             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4063             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    4064             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rm
    4065             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4066             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4067             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4068             :         GIR_EraseFromParent, /*InsnID*/0,
    4069             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4070             :         // GIR_Coverage, 171,
    4071             :         GIR_Done,
    4072             :       // Label 216: @8885
    4073             :       GIM_Try, /*On fail goto*//*Label 217*/ 8930, // Rule ID 172 //
    4074             :         GIM_CheckFeatures, GIFBS_IsARM_NoV6_UseMulOps,
    4075             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    4076             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    4077             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::GPRnopcRegClassID,
    4078             :         // (mul:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, GPRnopc:{ *:[i32] }:$Rm)  =>  (MULv5:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, GPRnopc:{ *:[i32] }:$Rm)
    4079             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::MULv5,
    4080             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4081             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    4082             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rm
    4083             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4084             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4085             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4086             :         GIR_EraseFromParent, /*InsnID*/0,
    4087             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4088             :         // GIR_Coverage, 172,
    4089             :         GIR_Done,
    4090             :       // Label 217: @8930
    4091             :       GIM_Try, /*On fail goto*//*Label 218*/ 8972, // Rule ID 506 //
    4092             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    4093             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    4094             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    4095             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
    4096             :         // (mul:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm)  =>  (t2MUL:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm)
    4097             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2MUL,
    4098             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4099             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    4100             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rm
    4101             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4102             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4103             :         GIR_EraseFromParent, /*InsnID*/0,
    4104             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4105             :         // GIR_Coverage, 506,
    4106             :         GIR_Done,
    4107             :       // Label 218: @8972
    4108             :       GIM_Reject,
    4109             :     // Label 213: @8973
    4110             :     GIM_Reject,
    4111             :     // Label 206: @8974
    4112             :     GIM_Try, /*On fail goto*//*Label 219*/ 9024, // Rule ID 823 //
    4113             :       GIM_CheckFeatures, GIFBS_HasNEON,
    4114             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s32,
    4115             :       GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s32,
    4116             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    4117             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    4118             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    4119             :       // (mul:{ *:[v2i32] } DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)  =>  (VMULv2i32:{ *:[v2i32] } DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    4120             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VMULv2i32,
    4121             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    4122             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    4123             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    4124             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4125             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4126             :       GIR_EraseFromParent, /*InsnID*/0,
    4127             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4128             :       // GIR_Coverage, 823,
    4129             :       GIR_Done,
    4130             :     // Label 219: @9024
    4131             :     GIM_Reject,
    4132             :     // Label 207: @9025
    4133             :     GIM_Try, /*On fail goto*//*Label 220*/ 9075, // Rule ID 822 //
    4134             :       GIM_CheckFeatures, GIFBS_HasNEON,
    4135             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s16,
    4136             :       GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s16,
    4137             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    4138             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    4139             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    4140             :       // (mul:{ *:[v4i16] } DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)  =>  (VMULv4i16:{ *:[v4i16] } DPR:{ *:[v4i16] }:$Vn, DPR:{ *:[v4i16] }:$Vm)
    4141             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VMULv4i16,
    4142             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    4143             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    4144             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    4145             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4146             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4147             :       GIR_EraseFromParent, /*InsnID*/0,
    4148             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4149             :       // GIR_Coverage, 822,
    4150             :       GIR_Done,
    4151             :     // Label 220: @9075
    4152             :     GIM_Reject,
    4153             :     // Label 208: @9076
    4154             :     GIM_Try, /*On fail goto*//*Label 221*/ 9126, // Rule ID 826 //
    4155             :       GIM_CheckFeatures, GIFBS_HasNEON,
    4156             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s32,
    4157             :       GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s32,
    4158             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    4159             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    4160             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    4161             :       // (mul:{ *:[v4i32] } QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm)  =>  (VMULv4i32:{ *:[v4i32] } QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm)
    4162             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VMULv4i32,
    4163             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    4164             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    4165             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    4166             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4167             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4168             :       GIR_EraseFromParent, /*InsnID*/0,
    4169             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4170             :       // GIR_Coverage, 826,
    4171             :       GIR_Done,
    4172             :     // Label 221: @9126
    4173             :     GIM_Reject,
    4174             :     // Label 209: @9127
    4175             :     GIM_Try, /*On fail goto*//*Label 222*/ 9177, // Rule ID 821 //
    4176             :       GIM_CheckFeatures, GIFBS_HasNEON,
    4177             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s8,
    4178             :       GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s8,
    4179             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    4180             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    4181             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    4182             :       // (mul:{ *:[v8i8] } DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)  =>  (VMULv8i8:{ *:[v8i8] } DPR:{ *:[v8i8] }:$Vn, DPR:{ *:[v8i8] }:$Vm)
    4183             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VMULv8i8,
    4184             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    4185             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    4186             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    4187             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4188             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4189             :       GIR_EraseFromParent, /*InsnID*/0,
    4190             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4191             :       // GIR_Coverage, 821,
    4192             :       GIR_Done,
    4193             :     // Label 222: @9177
    4194             :     GIM_Reject,
    4195             :     // Label 210: @9178
    4196             :     GIM_Try, /*On fail goto*//*Label 223*/ 9228, // Rule ID 825 //
    4197             :       GIM_CheckFeatures, GIFBS_HasNEON,
    4198             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s16,
    4199             :       GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s16,
    4200             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    4201             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    4202             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    4203             :       // (mul:{ *:[v8i16] } QPR:{ *:[v8i16] }:$Vn, QPR:{ *:[v8i16] }:$Vm)  =>  (VMULv8i16:{ *:[v8i16] } QPR:{ *:[v8i16] }:$Vn, QPR:{ *:[v8i16] }:$Vm)
    4204             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VMULv8i16,
    4205             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    4206             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    4207             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    4208             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4209             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4210             :       GIR_EraseFromParent, /*InsnID*/0,
    4211             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4212             :       // GIR_Coverage, 825,
    4213             :       GIR_Done,
    4214             :     // Label 223: @9228
    4215             :     GIM_Reject,
    4216             :     // Label 211: @9229
    4217             :     GIM_Try, /*On fail goto*//*Label 224*/ 9279, // Rule ID 824 //
    4218             :       GIM_CheckFeatures, GIFBS_HasNEON,
    4219             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v16s8,
    4220             :       GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v16s8,
    4221             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    4222             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    4223             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    4224             :       // (mul:{ *:[v16i8] } QPR:{ *:[v16i8] }:$Vn, QPR:{ *:[v16i8] }:$Vm)  =>  (VMULv16i8:{ *:[v16i8] } QPR:{ *:[v16i8] }:$Vn, QPR:{ *:[v16i8] }:$Vm)
    4225             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VMULv16i8,
    4226             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    4227             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    4228             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    4229             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4230             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4231             :       GIR_EraseFromParent, /*InsnID*/0,
    4232             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4233             :       // GIR_Coverage, 824,
    4234             :       GIR_Done,
    4235             :     // Label 224: @9279
    4236             :     GIM_Reject,
    4237             :     // Label 212: @9280
    4238             :     GIM_Reject,
    4239             :     // Label 3: @9281
    4240             :     GIM_Try, /*On fail goto*//*Label 225*/ 9380,
    4241             :       GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    4242             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    4243             :       GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    4244             :       GIM_Try, /*On fail goto*//*Label 226*/ 9337, // Rule ID 197 //
    4245             :         GIM_CheckFeatures, GIFBS_HasDivideInARM_IsARM,
    4246             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRRegClassID,
    4247             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    4248             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::GPRRegClassID,
    4249             :         // (sdiv:{ *:[i32] } GPR:{ *:[i32] }:$Rn, GPR:{ *:[i32] }:$Rm)  =>  (SDIV:{ *:[i32] } GPR:{ *:[i32] }:$Rn, GPR:{ *:[i32] }:$Rm)
    4250             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::SDIV,
    4251             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4252             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    4253             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rm
    4254             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4255             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4256             :         GIR_EraseFromParent, /*InsnID*/0,
    4257             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4258             :         // GIR_Coverage, 197,
    4259             :         GIR_Done,
    4260             :       // Label 226: @9337
    4261             :       GIM_Try, /*On fail goto*//*Label 227*/ 9379, // Rule ID 536 //
    4262             :         GIM_CheckFeatures, GIFBS_HasDivideInThumb_HasV8MBaseline_IsThumb,
    4263             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    4264             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    4265             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
    4266             :         // (sdiv:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm)  =>  (t2SDIV:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm)
    4267             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2SDIV,
    4268             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4269             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    4270             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rm
    4271             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4272             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4273             :         GIR_EraseFromParent, /*InsnID*/0,
    4274             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4275             :         // GIR_Coverage, 536,
    4276             :         GIR_Done,
    4277             :       // Label 227: @9379
    4278             :       GIM_Reject,
    4279             :     // Label 225: @9380
    4280             :     GIM_Reject,
    4281             :     // Label 4: @9381
    4282             :     GIM_Try, /*On fail goto*//*Label 228*/ 9480,
    4283             :       GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    4284             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    4285             :       GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    4286             :       GIM_Try, /*On fail goto*//*Label 229*/ 9437, // Rule ID 198 //
    4287             :         GIM_CheckFeatures, GIFBS_HasDivideInARM_IsARM,
    4288             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRRegClassID,
    4289             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    4290             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::GPRRegClassID,
    4291             :         // (udiv:{ *:[i32] } GPR:{ *:[i32] }:$Rn, GPR:{ *:[i32] }:$Rm)  =>  (UDIV:{ *:[i32] } GPR:{ *:[i32] }:$Rn, GPR:{ *:[i32] }:$Rm)
    4292             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::UDIV,
    4293             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4294             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    4295             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rm
    4296             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4297             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4298             :         GIR_EraseFromParent, /*InsnID*/0,
    4299             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4300             :         // GIR_Coverage, 198,
    4301             :         GIR_Done,
    4302             :       // Label 229: @9437
    4303             :       GIM_Try, /*On fail goto*//*Label 230*/ 9479, // Rule ID 537 //
    4304             :         GIM_CheckFeatures, GIFBS_HasDivideInThumb_HasV8MBaseline_IsThumb,
    4305             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    4306             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    4307             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
    4308             :         // (udiv:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm)  =>  (t2UDIV:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm)
    4309             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2UDIV,
    4310             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4311             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    4312             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rm
    4313             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4314             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4315             :         GIR_EraseFromParent, /*InsnID*/0,
    4316             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4317             :         // GIR_Coverage, 537,
    4318             :         GIR_Done,
    4319             :       // Label 230: @9479
    4320             :       GIM_Reject,
    4321             :     // Label 228: @9480
    4322             :     GIM_Reject,
    4323             :     // Label 5: @9481
    4324             :     GIM_SwitchType, /*MI*/0, /*Op*/0, /*[*/1, 7, /*)*//*default:*//*Label 234*/ 11193,
    4325             :     /*GILLT_s32*//*Label 231*/ 9493, 0,
    4326             :     /*GILLT_v2s32*//*Label 232*/ 11091, 0, 0,
    4327             :     /*GILLT_v4s32*//*Label 233*/ 11142,
    4328             :     // Label 231: @9493
    4329             :     GIM_Try, /*On fail goto*//*Label 235*/ 11090,
    4330             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    4331             :       GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    4332             :       GIM_Try, /*On fail goto*//*Label 236*/ 9565, // Rule ID 1709 //
    4333             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    4334             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    4335             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    4336             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_LSHR,
    4337             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    4338             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    4339             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    4340             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 8,
    4341             :         GIM_CheckConstantInt, /*MI*/0, /*Op*/2, 16711935,
    4342             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4343             :         // (and:{ *:[i32] } (srl:{ *:[i32] } GPR:{ *:[i32] }:$Src, 8:{ *:[i32] }), 16711935:{ *:[i32] })  =>  (UXTB16:{ *:[i32] } GPR:{ *:[i32] }:$Src, 1:{ *:[i32] })
    4344             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::UXTB16,
    4345             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4346             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Src
    4347             :         GIR_AddImm, /*InsnID*/0, /*Imm*/1,
    4348             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4349             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4350             :         GIR_EraseFromParent, /*InsnID*/0,
    4351             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4352             :         // GIR_Coverage, 1709,
    4353             :         GIR_Done,
    4354             :       // Label 236: @9565
    4355             :       GIM_Try, /*On fail goto*//*Label 237*/ 9627, // Rule ID 1916 //
    4356             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    4357             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    4358             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    4359             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_LSHR,
    4360             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    4361             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    4362             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    4363             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 8,
    4364             :         GIM_CheckConstantInt, /*MI*/0, /*Op*/2, 16711935,
    4365             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4366             :         // (and:{ *:[i32] } (srl:{ *:[i32] } rGPR:{ *:[i32] }:$Src, 8:{ *:[i32] }), 16711935:{ *:[i32] })  =>  (t2UXTB16:{ *:[i32] } rGPR:{ *:[i32] }:$Src, 1:{ *:[i32] })
    4367             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2UXTB16,
    4368             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4369             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Src
    4370             :         GIR_AddImm, /*InsnID*/0, /*Imm*/1,
    4371             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4372             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4373             :         GIR_EraseFromParent, /*InsnID*/0,
    4374             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4375             :         // GIR_Coverage, 1916,
    4376             :         GIR_Done,
    4377             :       // Label 237: @9627
    4378             :       GIM_Try, /*On fail goto*//*Label 238*/ 9668, // Rule ID 1814 //
    4379             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    4380             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    4381             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    4382             :         GIM_CheckConstantInt, /*MI*/0, /*Op*/2, 255,
    4383             :         // (and:{ *:[i32] } GPR:{ *:[i32] }:$Src, 255:{ *:[i32] })  =>  (UXTB:{ *:[i32] } GPR:{ *:[i32] }:$Src, 0:{ *:[i32] })
    4384             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::UXTB,
    4385             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4386             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Src
    4387             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
    4388             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4389             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4390             :         GIR_EraseFromParent, /*InsnID*/0,
    4391             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4392             :         // GIR_Coverage, 1814,
    4393             :         GIR_Done,
    4394             :       // Label 238: @9668
    4395             :       GIM_Try, /*On fail goto*//*Label 239*/ 9709, // Rule ID 1815 //
    4396             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    4397             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    4398             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    4399             :         GIM_CheckConstantInt, /*MI*/0, /*Op*/2, 65535,
    4400             :         // (and:{ *:[i32] } GPR:{ *:[i32] }:$Src, 65535:{ *:[i32] })  =>  (UXTH:{ *:[i32] } GPR:{ *:[i32] }:$Src, 0:{ *:[i32] })
    4401             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::UXTH,
    4402             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4403             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Src
    4404             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
    4405             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4406             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4407             :         GIR_EraseFromParent, /*InsnID*/0,
    4408             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4409             :         // GIR_Coverage, 1815,
    4410             :         GIR_Done,
    4411             :       // Label 239: @9709
    4412             :       GIM_Try, /*On fail goto*//*Label 240*/ 9750, // Rule ID 1816 //
    4413             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    4414             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    4415             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    4416             :         GIM_CheckConstantInt, /*MI*/0, /*Op*/2, 16711935,
    4417             :         // (and:{ *:[i32] } GPR:{ *:[i32] }:$Src, 16711935:{ *:[i32] })  =>  (UXTB16:{ *:[i32] } GPR:{ *:[i32] }:$Src, 0:{ *:[i32] })
    4418             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::UXTB16,
    4419             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4420             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Src
    4421             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
    4422             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4423             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4424             :         GIR_EraseFromParent, /*InsnID*/0,
    4425             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4426             :         // GIR_Coverage, 1816,
    4427             :         GIR_Done,
    4428             :       // Label 240: @9750
    4429             :       GIM_Try, /*On fail goto*//*Label 241*/ 9791, // Rule ID 2004 //
    4430             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    4431             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    4432             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    4433             :         GIM_CheckConstantInt, /*MI*/0, /*Op*/2, 255,
    4434             :         // (and:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, 255:{ *:[i32] })  =>  (t2UXTB:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, 0:{ *:[i32] })
    4435             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2UXTB,
    4436             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4437             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rm
    4438             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
    4439             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4440             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4441             :         GIR_EraseFromParent, /*InsnID*/0,
    4442             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4443             :         // GIR_Coverage, 2004,
    4444             :         GIR_Done,
    4445             :       // Label 241: @9791
    4446             :       GIM_Try, /*On fail goto*//*Label 242*/ 9832, // Rule ID 2005 //
    4447             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    4448             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    4449             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    4450             :         GIM_CheckConstantInt, /*MI*/0, /*Op*/2, 65535,
    4451             :         // (and:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, 65535:{ *:[i32] })  =>  (t2UXTH:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, 0:{ *:[i32] })
    4452             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2UXTH,
    4453             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4454             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rm
    4455             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
    4456             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4457             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4458             :         GIR_EraseFromParent, /*InsnID*/0,
    4459             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4460             :         // GIR_Coverage, 2005,
    4461             :         GIR_Done,
    4462             :       // Label 242: @9832
    4463             :       GIM_Try, /*On fail goto*//*Label 243*/ 9873, // Rule ID 2006 //
    4464             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    4465             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    4466             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    4467             :         GIM_CheckConstantInt, /*MI*/0, /*Op*/2, 16711935,
    4468             :         // (and:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, 16711935:{ *:[i32] })  =>  (t2UXTB16:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, 0:{ *:[i32] })
    4469             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2UXTB16,
    4470             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4471             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rm
    4472             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
    4473             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4474             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4475             :         GIR_EraseFromParent, /*InsnID*/0,
    4476             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4477             :         // GIR_Coverage, 2006,
    4478             :         GIR_Done,
    4479             :       // Label 243: @9873
    4480             :       GIM_Try, /*On fail goto*//*Label 244*/ 9946, // Rule ID 2534 //
    4481             :         GIM_CheckFeatures, GIFBS_IsARM,
    4482             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRRegClassID,
    4483             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    4484             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_XOR,
    4485             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    4486             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    4487             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/1, -1,
    4488             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/2, // MIs[2]
    4489             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    4490             :         GIM_CheckI64ImmPredicate, /*MI*/2, /*Predicate*/GIPFP_I64_Predicate_mod_imm,
    4491             :         // MIs[2] Operand 1
    4492             :         // No operand predicates
    4493             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::GPRRegClassID,
    4494             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4495             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    4496             :         // (and:{ *:[i32] } (xor:{ *:[i32] } -1:{ *:[i32] }, (imm:{ *:[i32] })<<P:Predicate_mod_imm>>:$imm), GPR:{ *:[i32] }:$Rn)  =>  (BICri:{ *:[i32] } GPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] }):$imm)
    4497             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::BICri,
    4498             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4499             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rn
    4500             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // imm
    4501             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4502             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4503             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4504             :         GIR_EraseFromParent, /*InsnID*/0,
    4505             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4506             :         // GIR_Coverage, 2534,
    4507             :         GIR_Done,
    4508             :       // Label 244: @9946
    4509             :       GIM_Try, /*On fail goto*//*Label 245*/ 10019, // Rule ID 2567 //
    4510             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    4511             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    4512             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    4513             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_XOR,
    4514             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    4515             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    4516             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/1, -1,
    4517             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/2, // MIs[2]
    4518             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    4519             :         GIM_CheckI64ImmPredicate, /*MI*/2, /*Predicate*/GIPFP_I64_Predicate_t2_so_imm,
    4520             :         // MIs[2] Operand 1
    4521             :         // No operand predicates
    4522             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
    4523             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4524             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    4525             :         // (and:{ *:[i32] } (xor:{ *:[i32] } -1:{ *:[i32] }, (imm:{ *:[i32] })<<P:Predicate_t2_so_imm>>:$imm), rGPR:{ *:[i32] }:$Rn)  =>  (t2BICri:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] }):$imm)
    4526             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2BICri,
    4527             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4528             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rn
    4529             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // imm
    4530             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4531             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4532             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4533             :         GIR_EraseFromParent, /*InsnID*/0,
    4534             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4535             :         // GIR_Coverage, 2567,
    4536             :         GIR_Done,
    4537             :       // Label 245: @10019
    4538             :       GIM_Try, /*On fail goto*//*Label 246*/ 10092, // Rule ID 2533 //
    4539             :         GIM_CheckFeatures, GIFBS_IsARM,
    4540             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRRegClassID,
    4541             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    4542             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_XOR,
    4543             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    4544             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    4545             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    4546             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    4547             :         GIM_CheckI64ImmPredicate, /*MI*/2, /*Predicate*/GIPFP_I64_Predicate_mod_imm,
    4548             :         // MIs[2] Operand 1
    4549             :         // No operand predicates
    4550             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, -1,
    4551             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::GPRRegClassID,
    4552             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4553             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    4554             :         // (and:{ *:[i32] } (xor:{ *:[i32] } (imm:{ *:[i32] })<<P:Predicate_mod_imm>>:$imm, -1:{ *:[i32] }), GPR:{ *:[i32] }:$Rn)  =>  (BICri:{ *:[i32] } GPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] }):$imm)
    4555             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::BICri,
    4556             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4557             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rn
    4558             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // imm
    4559             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4560             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4561             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4562             :         GIR_EraseFromParent, /*InsnID*/0,
    4563             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4564             :         // GIR_Coverage, 2533,
    4565             :         GIR_Done,
    4566             :       // Label 246: @10092
    4567             :       GIM_Try, /*On fail goto*//*Label 247*/ 10165, // Rule ID 2566 //
    4568             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    4569             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    4570             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    4571             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_XOR,
    4572             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    4573             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    4574             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    4575             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    4576             :         GIM_CheckI64ImmPredicate, /*MI*/2, /*Predicate*/GIPFP_I64_Predicate_t2_so_imm,
    4577             :         // MIs[2] Operand 1
    4578             :         // No operand predicates
    4579             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, -1,
    4580             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
    4581             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4582             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    4583             :         // (and:{ *:[i32] } (xor:{ *:[i32] } (imm:{ *:[i32] })<<P:Predicate_t2_so_imm>>:$imm, -1:{ *:[i32] }), rGPR:{ *:[i32] }:$Rn)  =>  (t2BICri:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] }):$imm)
    4584             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2BICri,
    4585             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4586             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rn
    4587             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // imm
    4588             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4589             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4590             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4591             :         GIR_EraseFromParent, /*InsnID*/0,
    4592             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4593             :         // GIR_Coverage, 2566,
    4594             :         GIR_Done,
    4595             :       // Label 247: @10165
    4596             :       GIM_Try, /*On fail goto*//*Label 248*/ 10238, // Rule ID 2532 //
    4597             :         GIM_CheckFeatures, GIFBS_IsARM,
    4598             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRRegClassID,
    4599             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    4600             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    4601             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_XOR,
    4602             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    4603             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    4604             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/1, -1,
    4605             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/2, // MIs[2]
    4606             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    4607             :         GIM_CheckI64ImmPredicate, /*MI*/2, /*Predicate*/GIPFP_I64_Predicate_mod_imm,
    4608             :         // MIs[2] Operand 1
    4609             :         // No operand predicates
    4610             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4611             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    4612             :         // (and:{ *:[i32] } GPR:{ *:[i32] }:$Rn, (xor:{ *:[i32] } -1:{ *:[i32] }, (imm:{ *:[i32] })<<P:Predicate_mod_imm>>:$imm))  =>  (BICri:{ *:[i32] } GPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] }):$imm)
    4613             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::BICri,
    4614             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4615             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    4616             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // imm
    4617             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4618             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4619             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4620             :         GIR_EraseFromParent, /*InsnID*/0,
    4621             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4622             :         // GIR_Coverage, 2532,
    4623             :         GIR_Done,
    4624             :       // Label 248: @10238
    4625             :       GIM_Try, /*On fail goto*//*Label 249*/ 10311, // Rule ID 2565 //
    4626             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    4627             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    4628             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    4629             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    4630             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_XOR,
    4631             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    4632             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    4633             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/1, -1,
    4634             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/2, // MIs[2]
    4635             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    4636             :         GIM_CheckI64ImmPredicate, /*MI*/2, /*Predicate*/GIPFP_I64_Predicate_t2_so_imm,
    4637             :         // MIs[2] Operand 1
    4638             :         // No operand predicates
    4639             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4640             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    4641             :         // (and:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (xor:{ *:[i32] } -1:{ *:[i32] }, (imm:{ *:[i32] })<<P:Predicate_t2_so_imm>>:$imm))  =>  (t2BICri:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] }):$imm)
    4642             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2BICri,
    4643             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4644             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    4645             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // imm
    4646             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4647             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4648             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4649             :         GIR_EraseFromParent, /*InsnID*/0,
    4650             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4651             :         // GIR_Coverage, 2565,
    4652             :         GIR_Done,
    4653             :       // Label 249: @10311
    4654             :       GIM_Try, /*On fail goto*//*Label 250*/ 10384, // Rule ID 161 //
    4655             :         GIM_CheckFeatures, GIFBS_IsARM,
    4656             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRRegClassID,
    4657             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    4658             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    4659             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_XOR,
    4660             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    4661             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    4662             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    4663             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    4664             :         GIM_CheckI64ImmPredicate, /*MI*/2, /*Predicate*/GIPFP_I64_Predicate_mod_imm,
    4665             :         // MIs[2] Operand 1
    4666             :         // No operand predicates
    4667             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, -1,
    4668             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4669             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    4670             :         // (and:{ *:[i32] } GPR:{ *:[i32] }:$Rn, (xor:{ *:[i32] } (imm:{ *:[i32] })<<P:Predicate_mod_imm>>:$imm, -1:{ *:[i32] }))  =>  (BICri:{ *:[i32] } GPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] }):$imm)
    4671             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::BICri,
    4672             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4673             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    4674             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // imm
    4675             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4676             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4677             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4678             :         GIR_EraseFromParent, /*InsnID*/0,
    4679             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4680             :         // GIR_Coverage, 161,
    4681             :         GIR_Done,
    4682             :       // Label 250: @10384
    4683             :       GIM_Try, /*On fail goto*//*Label 251*/ 10457, // Rule ID 494 //
    4684             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    4685             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    4686             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    4687             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    4688             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_XOR,
    4689             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    4690             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    4691             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    4692             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    4693             :         GIM_CheckI64ImmPredicate, /*MI*/2, /*Predicate*/GIPFP_I64_Predicate_t2_so_imm,
    4694             :         // MIs[2] Operand 1
    4695             :         // No operand predicates
    4696             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, -1,
    4697             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4698             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    4699             :         // (and:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (xor:{ *:[i32] } (imm:{ *:[i32] })<<P:Predicate_t2_so_imm>>:$imm, -1:{ *:[i32] }))  =>  (t2BICri:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] }):$imm)
    4700             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2BICri,
    4701             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4702             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    4703             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // imm
    4704             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4705             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4706             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4707             :         GIR_EraseFromParent, /*InsnID*/0,
    4708             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4709             :         // GIR_Coverage, 494,
    4710             :         GIR_Done,
    4711             :       // Label 251: @10457
    4712             :       GIM_Try, /*On fail goto*//*Label 252*/ 10523, // Rule ID 2535 //
    4713             :         GIM_CheckFeatures, GIFBS_IsARM,
    4714             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRRegClassID,
    4715             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    4716             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_XOR,
    4717             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    4718             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    4719             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    4720             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, -1,
    4721             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::GPRRegClassID,
    4722             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4723             :         // (and:{ *:[i32] } (xor:{ *:[i32] } GPR:{ *:[i32] }:$Rm, -1:{ *:[i32] }), GPR:{ *:[i32] }:$Rn)  =>  (BICrr:{ *:[i32] } GPR:{ *:[i32] }:$Rn, GPR:{ *:[i32] }:$Rm)
    4724             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::BICrr,
    4725             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4726             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rn
    4727             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rm
    4728             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4729             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4730             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4731             :         GIR_EraseFromParent, /*InsnID*/0,
    4732             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4733             :         // GIR_Coverage, 2535,
    4734             :         GIR_Done,
    4735             :       // Label 252: @10523
    4736             :       GIM_Try, /*On fail goto*//*Label 253*/ 10589, // Rule ID 2568 //
    4737             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    4738             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    4739             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    4740             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_XOR,
    4741             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    4742             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    4743             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    4744             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, -1,
    4745             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
    4746             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4747             :         // (and:{ *:[i32] } (xor:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, -1:{ *:[i32] }), rGPR:{ *:[i32] }:$Rn)  =>  (t2BICrr:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm)
    4748             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2BICrr,
    4749             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4750             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rn
    4751             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rm
    4752             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4753             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4754             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4755             :         GIR_EraseFromParent, /*InsnID*/0,
    4756             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4757             :         // GIR_Coverage, 2568,
    4758             :         GIR_Done,
    4759             :       // Label 253: @10589
    4760             :       GIM_Try, /*On fail goto*//*Label 254*/ 10655, // Rule ID 162 //
    4761             :         GIM_CheckFeatures, GIFBS_IsARM,
    4762             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRRegClassID,
    4763             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    4764             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    4765             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_XOR,
    4766             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    4767             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    4768             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    4769             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, -1,
    4770             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4771             :         // (and:{ *:[i32] } GPR:{ *:[i32] }:$Rn, (xor:{ *:[i32] } GPR:{ *:[i32] }:$Rm, -1:{ *:[i32] }))  =>  (BICrr:{ *:[i32] } GPR:{ *:[i32] }:$Rn, GPR:{ *:[i32] }:$Rm)
    4772             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::BICrr,
    4773             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4774             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    4775             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rm
    4776             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4777             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4778             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4779             :         GIR_EraseFromParent, /*InsnID*/0,
    4780             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4781             :         // GIR_Coverage, 162,
    4782             :         GIR_Done,
    4783             :       // Label 254: @10655
    4784             :       GIM_Try, /*On fail goto*//*Label 255*/ 10721, // Rule ID 495 //
    4785             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    4786             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    4787             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    4788             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    4789             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_XOR,
    4790             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    4791             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    4792             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    4793             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, -1,
    4794             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4795             :         // (and:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (xor:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, -1:{ *:[i32] }))  =>  (t2BICrr:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm)
    4796             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2BICrr,
    4797             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4798             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    4799             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rm
    4800             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4801             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4802             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4803             :         GIR_EraseFromParent, /*InsnID*/0,
    4804             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4805             :         // GIR_Coverage, 495,
    4806             :         GIR_Done,
    4807             :       // Label 255: @10721
    4808             :       GIM_Try, /*On fail goto*//*Label 256*/ 10759, // Rule ID 351 //
    4809             :         GIM_CheckFeatures, GIFBS_HasV6_IsThumb_IsThumb1Only,
    4810             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::tGPRRegClassID,
    4811             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::tGPRRegClassID,
    4812             :         GIM_CheckConstantInt, /*MI*/0, /*Op*/2, 255,
    4813             :         // (and:{ *:[i32] } tGPR:{ *:[i32] }:$Rm, 255:{ *:[i32] })  =>  (tUXTB:{ *:[i32] } tGPR:{ *:[i32] }:$Rm)
    4814             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::tUXTB,
    4815             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4816             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rm
    4817             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4818             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4819             :         GIR_EraseFromParent, /*InsnID*/0,
    4820             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4821             :         // GIR_Coverage, 351,
    4822             :         GIR_Done,
    4823             :       // Label 256: @10759
    4824             :       GIM_Try, /*On fail goto*//*Label 257*/ 10797, // Rule ID 352 //
    4825             :         GIM_CheckFeatures, GIFBS_HasV6_IsThumb_IsThumb1Only,
    4826             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::tGPRRegClassID,
    4827             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::tGPRRegClassID,
    4828             :         GIM_CheckConstantInt, /*MI*/0, /*Op*/2, 65535,
    4829             :         // (and:{ *:[i32] } tGPR:{ *:[i32] }:$Rm, 65535:{ *:[i32] })  =>  (tUXTH:{ *:[i32] } tGPR:{ *:[i32] }:$Rm)
    4830             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::tUXTH,
    4831             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4832             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rm
    4833             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4834             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4835             :         GIR_EraseFromParent, /*InsnID*/0,
    4836             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4837             :         // GIR_Coverage, 352,
    4838             :         GIR_Done,
    4839             :       // Label 257: @10797
    4840             :       GIM_Try, /*On fail goto*//*Label 258*/ 10849, // Rule ID 149 //
    4841             :         GIM_CheckFeatures, GIFBS_IsARM,
    4842             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRRegClassID,
    4843             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    4844             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    4845             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    4846             :         GIM_CheckI64ImmPredicate, /*MI*/1, /*Predicate*/GIPFP_I64_Predicate_mod_imm,
    4847             :         // MIs[1] Operand 1
    4848             :         // No operand predicates
    4849             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4850             :         // (and:{ *:[i32] } GPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] })<<P:Predicate_mod_imm>>:$imm)  =>  (ANDri:{ *:[i32] } GPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] }):$imm)
    4851             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::ANDri,
    4852             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4853             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    4854             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // imm
    4855             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4856             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4857             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4858             :         GIR_EraseFromParent, /*InsnID*/0,
    4859             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4860             :         // GIR_Coverage, 149,
    4861             :         GIR_Done,
    4862             :       // Label 258: @10849
    4863             :       GIM_Try, /*On fail goto*//*Label 259*/ 10901, // Rule ID 485 //
    4864             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    4865             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    4866             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    4867             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    4868             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    4869             :         GIM_CheckI64ImmPredicate, /*MI*/1, /*Predicate*/GIPFP_I64_Predicate_t2_so_imm,
    4870             :         // MIs[1] Operand 1
    4871             :         // No operand predicates
    4872             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4873             :         // (and:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] })<<P:Predicate_t2_so_imm>>:$imm)  =>  (t2ANDri:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] }):$imm)
    4874             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2ANDri,
    4875             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4876             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    4877             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // imm
    4878             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4879             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4880             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4881             :         GIR_EraseFromParent, /*InsnID*/0,
    4882             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4883             :         // GIR_Coverage, 485,
    4884             :         GIR_Done,
    4885             :       // Label 259: @10901
    4886             :       GIM_Try, /*On fail goto*//*Label 260*/ 10950, // Rule ID 165 //
    4887             :         GIM_CheckFeatures, GIFBS_HasV6T2_IsARM,
    4888             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRRegClassID,
    4889             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    4890             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    4891             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    4892             :         GIM_CheckCxxInsnPredicate, /*MI*/1, /*FnId*/GIPFP_MI_Predicate_bf_inv_mask_imm,
    4893             :         // MIs[1] Operand 1
    4894             :         // No operand predicates
    4895             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4896             :         // (and:{ *:[i32] } GPR:{ *:[i32] }:$src, (imm:{ *:[i32] })<<P:Predicate_bf_inv_mask_imm>>:$imm)  =>  (BFC:{ *:[i32] } GPR:{ *:[i32] }:$src, (imm:{ *:[i32] }):$imm)
    4897             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::BFC,
    4898             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4899             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    4900             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // imm
    4901             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4902             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4903             :         GIR_EraseFromParent, /*InsnID*/0,
    4904             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4905             :         // GIR_Coverage, 165,
    4906             :         GIR_Done,
    4907             :       // Label 260: @10950
    4908             :       GIM_Try, /*On fail goto*//*Label 261*/ 10999, // Rule ID 497 //
    4909             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    4910             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    4911             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    4912             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    4913             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    4914             :         GIM_CheckCxxInsnPredicate, /*MI*/1, /*FnId*/GIPFP_MI_Predicate_bf_inv_mask_imm,
    4915             :         // MIs[1] Operand 1
    4916             :         // No operand predicates
    4917             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    4918             :         // (and:{ *:[i32] } rGPR:{ *:[i32] }:$src, (imm:{ *:[i32] })<<P:Predicate_bf_inv_mask_imm>>:$imm)  =>  (t2BFC:{ *:[i32] } rGPR:{ *:[i32] }:$src, (imm:{ *:[i32] }):$imm)
    4919             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2BFC,
    4920             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4921             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    4922             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // imm
    4923             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4924             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4925             :         GIR_EraseFromParent, /*InsnID*/0,
    4926             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4927             :         // GIR_Coverage, 497,
    4928             :         GIR_Done,
    4929             :       // Label 261: @10999
    4930             :       GIM_Try, /*On fail goto*//*Label 262*/ 11044, // Rule ID 150 //
    4931             :         GIM_CheckFeatures, GIFBS_IsARM,
    4932             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRRegClassID,
    4933             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    4934             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::GPRRegClassID,
    4935             :         // (and:{ *:[i32] } GPR:{ *:[i32] }:$Rn, GPR:{ *:[i32] }:$Rm)  =>  (ANDrr:{ *:[i32] } GPR:{ *:[i32] }:$Rn, GPR:{ *:[i32] }:$Rm)
    4936             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::ANDrr,
    4937             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4938             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    4939             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rm
    4940             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4941             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4942             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4943             :         GIR_EraseFromParent, /*InsnID*/0,
    4944             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4945             :         // GIR_Coverage, 150,
    4946             :         GIR_Done,
    4947             :       // Label 262: @11044
    4948             :       GIM_Try, /*On fail goto*//*Label 263*/ 11089, // Rule ID 486 //
    4949             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    4950             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    4951             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    4952             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
    4953             :         // (and:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm)  =>  (t2ANDrr:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm)
    4954             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2ANDrr,
    4955             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    4956             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    4957             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rm
    4958             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4959             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4960             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4961             :         GIR_EraseFromParent, /*InsnID*/0,
    4962             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4963             :         // GIR_Coverage, 486,
    4964             :         GIR_Done,
    4965             :       // Label 263: @11089
    4966             :       GIM_Reject,
    4967             :     // Label 235: @11090
    4968             :     GIM_Reject,
    4969             :     // Label 232: @11091
    4970             :     GIM_Try, /*On fail goto*//*Label 264*/ 11141, // Rule ID 1102 //
    4971             :       GIM_CheckFeatures, GIFBS_HasNEON,
    4972             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s32,
    4973             :       GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s32,
    4974             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    4975             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    4976             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    4977             :       // (and:{ *:[v2i32] } DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)  =>  (VANDd:{ *:[v2i32] } DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    4978             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VANDd,
    4979             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    4980             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    4981             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    4982             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    4983             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    4984             :       GIR_EraseFromParent, /*InsnID*/0,
    4985             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    4986             :       // GIR_Coverage, 1102,
    4987             :       GIR_Done,
    4988             :     // Label 264: @11141
    4989             :     GIM_Reject,
    4990             :     // Label 233: @11142
    4991             :     GIM_Try, /*On fail goto*//*Label 265*/ 11192, // Rule ID 1103 //
    4992             :       GIM_CheckFeatures, GIFBS_HasNEON,
    4993             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s32,
    4994             :       GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s32,
    4995             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    4996             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    4997             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    4998             :       // (and:{ *:[v4i32] } QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm)  =>  (VANDq:{ *:[v4i32] } QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm)
    4999             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VANDq,
    5000             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    5001             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    5002             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    5003             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5004             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5005             :       GIR_EraseFromParent, /*InsnID*/0,
    5006             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5007             :       // GIR_Coverage, 1103,
    5008             :       GIR_Done,
    5009             :     // Label 265: @11192
    5010             :     GIM_Reject,
    5011             :     // Label 234: @11193
    5012             :     GIM_Reject,
    5013             :     // Label 6: @11194
    5014             :     GIM_SwitchType, /*MI*/0, /*Op*/0, /*[*/1, 7, /*)*//*default:*//*Label 269*/ 15376,
    5015             :     /*GILLT_s32*//*Label 266*/ 11206, 0,
    5016             :     /*GILLT_v2s32*//*Label 267*/ 15274, 0, 0,
    5017             :     /*GILLT_v4s32*//*Label 268*/ 15325,
    5018             :     // Label 266: @11206
    5019             :     GIM_Try, /*On fail goto*//*Label 270*/ 15273,
    5020             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    5021             :       GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    5022             :       GIM_Try, /*On fail goto*//*Label 271*/ 11335, // Rule ID 2748 //
    5023             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    5024             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRRegClassID,
    5025             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    5026             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    5027             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    5028             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    5029             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    5030             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_LSHR,
    5031             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    5032             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    5033             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    5034             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 8,
    5035             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 255,
    5036             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/0, /*OpIdx*/2, // MIs[3]
    5037             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_ASHR,
    5038             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
    5039             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
    5040             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/3, /*OpIdx*/1, // MIs[4]
    5041             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_SHL,
    5042             :         GIM_CheckType, /*MI*/4, /*Op*/2, /*Type*/GILLT_s32,
    5043             :         // MIs[4] Rm
    5044             :         GIM_CheckIsSameOperand, /*MI*/4, /*OpIdx*/1, /*OtherMI*/2, /*OtherOpIdx*/1,
    5045             :         GIM_CheckConstantInt, /*MI*/4, /*Op*/2, 24,
    5046             :         GIM_CheckConstantInt, /*MI*/3, /*Op*/2, 16,
    5047             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5048             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    5049             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    5050             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    5051             :         // (or:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } GPR:{ *:[i32] }:$Rm, 8:{ *:[i32] }), 255:{ *:[i32] }), (sra:{ *:[i32] } (shl:{ *:[i32] } GPR:{ *:[i32] }:$Rm, 24:{ *:[i32] }), 16:{ *:[i32] }))  =>  (REVSH:{ *:[i32] } GPR:{ *:[i32] }:$Rm)
    5052             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::REVSH,
    5053             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    5054             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Rm
    5055             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5056             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5057             :         GIR_EraseFromParent, /*InsnID*/0,
    5058             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5059             :         // GIR_Coverage, 2748,
    5060             :         GIR_Done,
    5061             :       // Label 271: @11335
    5062             :       GIM_Try, /*On fail goto*//*Label 272*/ 11454, // Rule ID 2781 //
    5063             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    5064             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    5065             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    5066             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    5067             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    5068             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    5069             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    5070             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_LSHR,
    5071             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    5072             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    5073             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    5074             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 8,
    5075             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 255,
    5076             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/0, /*OpIdx*/2, // MIs[3]
    5077             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_ASHR,
    5078             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
    5079             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
    5080             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/3, /*OpIdx*/1, // MIs[4]
    5081             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_SHL,
    5082             :         GIM_CheckType, /*MI*/4, /*Op*/2, /*Type*/GILLT_s32,
    5083             :         // MIs[4] Rm
    5084             :         GIM_CheckIsSameOperand, /*MI*/4, /*OpIdx*/1, /*OtherMI*/2, /*OtherOpIdx*/1,
    5085             :         GIM_CheckConstantInt, /*MI*/4, /*Op*/2, 24,
    5086             :         GIM_CheckConstantInt, /*MI*/3, /*Op*/2, 16,
    5087             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5088             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    5089             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    5090             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    5091             :         // (or:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, 8:{ *:[i32] }), 255:{ *:[i32] }), (sra:{ *:[i32] } (shl:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, 24:{ *:[i32] }), 16:{ *:[i32] }))  =>  (t2REVSH:{ *:[i32] } rGPR:{ *:[i32] }:$Rm)
    5092             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2REVSH,
    5093             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    5094             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Rm
    5095             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5096             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5097             :         GIR_EraseFromParent, /*InsnID*/0,
    5098             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5099             :         // GIR_Coverage, 2781,
    5100             :         GIR_Done,
    5101             :       // Label 272: @11454
    5102             :       GIM_Try, /*On fail goto*//*Label 273*/ 11573, // Rule ID 1747 //
    5103             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    5104             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRRegClassID,
    5105             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    5106             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ASHR,
    5107             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    5108             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    5109             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    5110             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_SHL,
    5111             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    5112             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    5113             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    5114             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 24,
    5115             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 16,
    5116             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/0, /*OpIdx*/2, // MIs[3]
    5117             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_AND,
    5118             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
    5119             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
    5120             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/3, /*OpIdx*/1, // MIs[4]
    5121             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_LSHR,
    5122             :         GIM_CheckType, /*MI*/4, /*Op*/2, /*Type*/GILLT_s32,
    5123             :         // MIs[4] Rm
    5124             :         GIM_CheckIsSameOperand, /*MI*/4, /*OpIdx*/1, /*OtherMI*/2, /*OtherOpIdx*/1,
    5125             :         GIM_CheckConstantInt, /*MI*/4, /*Op*/2, 8,
    5126             :         GIM_CheckConstantInt, /*MI*/3, /*Op*/2, 255,
    5127             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5128             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    5129             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    5130             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    5131             :         // (or:{ *:[i32] } (sra:{ *:[i32] } (shl:{ *:[i32] } GPR:{ *:[i32] }:$Rm, 24:{ *:[i32] }), 16:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } GPR:{ *:[i32] }:$Rm, 8:{ *:[i32] }), 255:{ *:[i32] }))  =>  (REVSH:{ *:[i32] } GPR:{ *:[i32] }:$Rm)
    5132             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::REVSH,
    5133             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    5134             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Rm
    5135             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5136             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5137             :         GIR_EraseFromParent, /*InsnID*/0,
    5138             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5139             :         // GIR_Coverage, 1747,
    5140             :         GIR_Done,
    5141             :       // Label 273: @11573
    5142             :       GIM_Try, /*On fail goto*//*Label 274*/ 11692, // Rule ID 1977 //
    5143             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    5144             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    5145             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    5146             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ASHR,
    5147             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    5148             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    5149             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    5150             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_SHL,
    5151             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    5152             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    5153             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    5154             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 24,
    5155             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 16,
    5156             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/0, /*OpIdx*/2, // MIs[3]
    5157             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_AND,
    5158             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
    5159             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
    5160             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/3, /*OpIdx*/1, // MIs[4]
    5161             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_LSHR,
    5162             :         GIM_CheckType, /*MI*/4, /*Op*/2, /*Type*/GILLT_s32,
    5163             :         // MIs[4] Rm
    5164             :         GIM_CheckIsSameOperand, /*MI*/4, /*OpIdx*/1, /*OtherMI*/2, /*OtherOpIdx*/1,
    5165             :         GIM_CheckConstantInt, /*MI*/4, /*Op*/2, 8,
    5166             :         GIM_CheckConstantInt, /*MI*/3, /*Op*/2, 255,
    5167             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5168             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    5169             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    5170             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    5171             :         // (or:{ *:[i32] } (sra:{ *:[i32] } (shl:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, 24:{ *:[i32] }), 16:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, 8:{ *:[i32] }), 255:{ *:[i32] }))  =>  (t2REVSH:{ *:[i32] } rGPR:{ *:[i32] }:$Rm)
    5172             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2REVSH,
    5173             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    5174             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Rm
    5175             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5176             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5177             :         GIR_EraseFromParent, /*InsnID*/0,
    5178             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5179             :         // GIR_Coverage, 1977,
    5180             :         GIR_Done,
    5181             :       // Label 274: @11692
    5182             :       GIM_Try, /*On fail goto*//*Label 275*/ 11808, // Rule ID 2548 //
    5183             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    5184             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    5185             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    5186             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    5187             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    5188             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    5189             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    5190             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_ASHR,
    5191             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    5192             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    5193             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    5194             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/2, /*OpIdx*/2, // MIs[3]
    5195             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    5196             :         GIM_CheckI64ImmPredicate, /*MI*/3, /*Predicate*/GIPFP_I64_Predicate_pkh_asr_amt,
    5197             :         // MIs[3] Operand 1
    5198             :         // No operand predicates
    5199             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 65535,
    5200             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/0, /*OpIdx*/2, // MIs[4]
    5201             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_AND,
    5202             :         GIM_CheckType, /*MI*/4, /*Op*/1, /*Type*/GILLT_s32,
    5203             :         GIM_CheckType, /*MI*/4, /*Op*/2, /*Type*/GILLT_s32,
    5204             :         GIM_CheckRegBankForClass, /*MI*/4, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    5205             :         GIM_CheckConstantInt, /*MI*/4, /*Op*/2, 4294901760,
    5206             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5207             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    5208             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    5209             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    5210             :         // (or:{ *:[i32] } (and:{ *:[i32] } (sra:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rm, (imm:{ *:[i32] })<<P:Predicate_pkh_asr_amt>>:$sh), 65535:{ *:[i32] }), (and:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, 4294901760:{ *:[i32] }))  =>  (PKHTB:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, GPRnopc:{ *:[i32] }:$Rm, (imm:{ *:[i32] }):$sh)
    5211             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::PKHTB,
    5212             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    5213             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/4, /*OpIdx*/1, // Rn
    5214             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Rm
    5215             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // sh
    5216             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5217             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5218             :         GIR_EraseFromParent, /*InsnID*/0,
    5219             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5220             :         // GIR_Coverage, 2548,
    5221             :         GIR_Done,
    5222             :       // Label 275: @11808
    5223             :       GIM_Try, /*On fail goto*//*Label 276*/ 11924, // Rule ID 2585 //
    5224             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    5225             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    5226             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    5227             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    5228             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    5229             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    5230             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    5231             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_ASHR,
    5232             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    5233             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    5234             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    5235             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/2, /*OpIdx*/2, // MIs[3]
    5236             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    5237             :         GIM_CheckI64ImmPredicate, /*MI*/3, /*Predicate*/GIPFP_I64_Predicate_pkh_asr_amt,
    5238             :         // MIs[3] Operand 1
    5239             :         // No operand predicates
    5240             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 65535,
    5241             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/0, /*OpIdx*/2, // MIs[4]
    5242             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_AND,
    5243             :         GIM_CheckType, /*MI*/4, /*Op*/1, /*Type*/GILLT_s32,
    5244             :         GIM_CheckType, /*MI*/4, /*Op*/2, /*Type*/GILLT_s32,
    5245             :         GIM_CheckRegBankForClass, /*MI*/4, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    5246             :         GIM_CheckConstantInt, /*MI*/4, /*Op*/2, 4294901760,
    5247             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5248             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    5249             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    5250             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    5251             :         // (or:{ *:[i32] } (and:{ *:[i32] } (sra:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, (imm:{ *:[i32] })<<P:Predicate_pkh_asr_amt>>:$sh), 65535:{ *:[i32] }), (and:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, 4294901760:{ *:[i32] }))  =>  (t2PKHTB:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm, (imm:{ *:[i32] }):$sh)
    5252             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2PKHTB,
    5253             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    5254             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/4, /*OpIdx*/1, // Rn
    5255             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Rm
    5256             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // sh
    5257             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5258             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5259             :         GIR_EraseFromParent, /*InsnID*/0,
    5260             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5261             :         // GIR_Coverage, 2585,
    5262             :         GIR_Done,
    5263             :       // Label 276: @11924
    5264             :       GIM_Try, /*On fail goto*//*Label 277*/ 12040, // Rule ID 2753 //
    5265             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    5266             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    5267             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    5268             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    5269             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    5270             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    5271             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    5272             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_LSHR,
    5273             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    5274             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    5275             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    5276             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/2, /*OpIdx*/2, // MIs[3]
    5277             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    5278             :         GIM_CheckI64ImmPredicate, /*MI*/3, /*Predicate*/GIPFP_I64_Predicate_imm1_15,
    5279             :         // MIs[3] Operand 1
    5280             :         // No operand predicates
    5281             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 65535,
    5282             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/0, /*OpIdx*/2, // MIs[4]
    5283             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_AND,
    5284             :         GIM_CheckType, /*MI*/4, /*Op*/1, /*Type*/GILLT_s32,
    5285             :         GIM_CheckType, /*MI*/4, /*Op*/2, /*Type*/GILLT_s32,
    5286             :         GIM_CheckRegBankForClass, /*MI*/4, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    5287             :         GIM_CheckConstantInt, /*MI*/4, /*Op*/2, 4294901760,
    5288             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5289             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    5290             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    5291             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    5292             :         // (or:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } GPRnopc:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm1_15>>:$sh), 65535:{ *:[i32] }), (and:{ *:[i32] } GPRnopc:{ *:[i32] }:$src1, 4294901760:{ *:[i32] }))  =>  (PKHTB:{ *:[i32] } GPRnopc:{ *:[i32] }:$src1, GPRnopc:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm1_15>>:$sh)
    5293             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::PKHTB,
    5294             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    5295             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/4, /*OpIdx*/1, // src1
    5296             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // src2
    5297             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // sh
    5298             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5299             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5300             :         GIR_EraseFromParent, /*InsnID*/0,
    5301             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5302             :         // GIR_Coverage, 2753,
    5303             :         GIR_Done,
    5304             :       // Label 277: @12040
    5305             :       GIM_Try, /*On fail goto*//*Label 278*/ 12156, // Rule ID 2786 //
    5306             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    5307             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    5308             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    5309             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    5310             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    5311             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    5312             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    5313             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_LSHR,
    5314             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    5315             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    5316             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    5317             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/2, /*OpIdx*/2, // MIs[3]
    5318             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    5319             :         GIM_CheckI64ImmPredicate, /*MI*/3, /*Predicate*/GIPFP_I64_Predicate_imm1_15,
    5320             :         // MIs[3] Operand 1
    5321             :         // No operand predicates
    5322             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 65535,
    5323             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/0, /*OpIdx*/2, // MIs[4]
    5324             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_AND,
    5325             :         GIM_CheckType, /*MI*/4, /*Op*/1, /*Type*/GILLT_s32,
    5326             :         GIM_CheckType, /*MI*/4, /*Op*/2, /*Type*/GILLT_s32,
    5327             :         GIM_CheckRegBankForClass, /*MI*/4, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    5328             :         GIM_CheckConstantInt, /*MI*/4, /*Op*/2, 4294901760,
    5329             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5330             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    5331             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    5332             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    5333             :         // (or:{ *:[i32] } (and:{ *:[i32] } (srl:{ *:[i32] } rGPR:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm1_15>>:$sh), 65535:{ *:[i32] }), (and:{ *:[i32] } rGPR:{ *:[i32] }:$src1, 4294901760:{ *:[i32] }))  =>  (t2PKHTB:{ *:[i32] } rGPR:{ *:[i32] }:$src1, rGPR:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm1_15>>:$sh)
    5334             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2PKHTB,
    5335             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    5336             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/4, /*OpIdx*/1, // src1
    5337             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // src2
    5338             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // sh
    5339             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5340             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5341             :         GIR_EraseFromParent, /*InsnID*/0,
    5342             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5343             :         // GIR_Coverage, 2786,
    5344             :         GIR_Done,
    5345             :       // Label 278: @12156
    5346             :       GIM_Try, /*On fail goto*//*Label 279*/ 12272, // Rule ID 2547 //
    5347             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    5348             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    5349             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    5350             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    5351             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    5352             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    5353             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    5354             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_SHL,
    5355             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    5356             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    5357             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    5358             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/2, /*OpIdx*/2, // MIs[3]
    5359             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    5360             :         GIM_CheckI64ImmPredicate, /*MI*/3, /*Predicate*/GIPFP_I64_Predicate_pkh_lsl_amt,
    5361             :         // MIs[3] Operand 1
    5362             :         // No operand predicates
    5363             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 4294901760,
    5364             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/0, /*OpIdx*/2, // MIs[4]
    5365             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_AND,
    5366             :         GIM_CheckType, /*MI*/4, /*Op*/1, /*Type*/GILLT_s32,
    5367             :         GIM_CheckType, /*MI*/4, /*Op*/2, /*Type*/GILLT_s32,
    5368             :         GIM_CheckRegBankForClass, /*MI*/4, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    5369             :         GIM_CheckConstantInt, /*MI*/4, /*Op*/2, 65535,
    5370             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5371             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    5372             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    5373             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    5374             :         // (or:{ *:[i32] } (and:{ *:[i32] } (shl:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rm, (imm:{ *:[i32] })<<P:Predicate_pkh_lsl_amt>>:$sh), 4294901760:{ *:[i32] }), (and:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, 65535:{ *:[i32] }))  =>  (PKHBT:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, GPRnopc:{ *:[i32] }:$Rm, (imm:{ *:[i32] }):$sh)
    5375             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::PKHBT,
    5376             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    5377             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/4, /*OpIdx*/1, // Rn
    5378             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Rm
    5379             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // sh
    5380             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5381             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5382             :         GIR_EraseFromParent, /*InsnID*/0,
    5383             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5384             :         // GIR_Coverage, 2547,
    5385             :         GIR_Done,
    5386             :       // Label 279: @12272
    5387             :       GIM_Try, /*On fail goto*//*Label 280*/ 12388, // Rule ID 2584 //
    5388             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    5389             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    5390             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    5391             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    5392             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    5393             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    5394             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    5395             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_SHL,
    5396             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    5397             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    5398             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    5399             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/2, /*OpIdx*/2, // MIs[3]
    5400             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    5401             :         GIM_CheckI64ImmPredicate, /*MI*/3, /*Predicate*/GIPFP_I64_Predicate_pkh_lsl_amt,
    5402             :         // MIs[3] Operand 1
    5403             :         // No operand predicates
    5404             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 4294901760,
    5405             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/0, /*OpIdx*/2, // MIs[4]
    5406             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_AND,
    5407             :         GIM_CheckType, /*MI*/4, /*Op*/1, /*Type*/GILLT_s32,
    5408             :         GIM_CheckType, /*MI*/4, /*Op*/2, /*Type*/GILLT_s32,
    5409             :         GIM_CheckRegBankForClass, /*MI*/4, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    5410             :         GIM_CheckConstantInt, /*MI*/4, /*Op*/2, 65535,
    5411             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5412             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    5413             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    5414             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    5415             :         // (or:{ *:[i32] } (and:{ *:[i32] } (shl:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, (imm:{ *:[i32] })<<P:Predicate_pkh_lsl_amt>>:$sh), 4294901760:{ *:[i32] }), (and:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, 65535:{ *:[i32] }))  =>  (t2PKHBT:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm, (imm:{ *:[i32] }):$sh)
    5416             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2PKHBT,
    5417             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    5418             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/4, /*OpIdx*/1, // Rn
    5419             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Rm
    5420             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // sh
    5421             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5422             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5423             :         GIR_EraseFromParent, /*InsnID*/0,
    5424             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5425             :         // GIR_Coverage, 2584,
    5426             :         GIR_Done,
    5427             :       // Label 280: @12388
    5428             :       GIM_Try, /*On fail goto*//*Label 281*/ 12504, // Rule ID 205 //
    5429             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    5430             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    5431             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    5432             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    5433             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    5434             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    5435             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    5436             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 4294901760,
    5437             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    5438             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_AND,
    5439             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    5440             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    5441             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/2, /*OpIdx*/1, // MIs[3]
    5442             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_ASHR,
    5443             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
    5444             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
    5445             :         GIM_CheckRegBankForClass, /*MI*/3, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    5446             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/3, /*OpIdx*/2, // MIs[4]
    5447             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_CONSTANT,
    5448             :         GIM_CheckI64ImmPredicate, /*MI*/4, /*Predicate*/GIPFP_I64_Predicate_pkh_asr_amt,
    5449             :         // MIs[4] Operand 1
    5450             :         // No operand predicates
    5451             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 65535,
    5452             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5453             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    5454             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    5455             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    5456             :         // (or:{ *:[i32] } (and:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, 4294901760:{ *:[i32] }), (and:{ *:[i32] } (sra:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rm, (imm:{ *:[i32] })<<P:Predicate_pkh_asr_amt>>:$sh), 65535:{ *:[i32] }))  =>  (PKHTB:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, GPRnopc:{ *:[i32] }:$Rm, (imm:{ *:[i32] }):$sh)
    5457             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::PKHTB,
    5458             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    5459             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rn
    5460             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/3, /*OpIdx*/1, // Rm
    5461             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/4, // sh
    5462             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5463             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5464             :         GIR_EraseFromParent, /*InsnID*/0,
    5465             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5466             :         // GIR_Coverage, 205,
    5467             :         GIR_Done,
    5468             :       // Label 281: @12504
    5469             :       GIM_Try, /*On fail goto*//*Label 282*/ 12620, // Rule ID 544 //
    5470             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    5471             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    5472             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    5473             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    5474             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    5475             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    5476             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    5477             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 4294901760,
    5478             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    5479             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_AND,
    5480             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    5481             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    5482             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/2, /*OpIdx*/1, // MIs[3]
    5483             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_ASHR,
    5484             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
    5485             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
    5486             :         GIM_CheckRegBankForClass, /*MI*/3, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    5487             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/3, /*OpIdx*/2, // MIs[4]
    5488             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_CONSTANT,
    5489             :         GIM_CheckI64ImmPredicate, /*MI*/4, /*Predicate*/GIPFP_I64_Predicate_pkh_asr_amt,
    5490             :         // MIs[4] Operand 1
    5491             :         // No operand predicates
    5492             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 65535,
    5493             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5494             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    5495             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    5496             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    5497             :         // (or:{ *:[i32] } (and:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, 4294901760:{ *:[i32] }), (and:{ *:[i32] } (sra:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, (imm:{ *:[i32] })<<P:Predicate_pkh_asr_amt>>:$sh), 65535:{ *:[i32] }))  =>  (t2PKHTB:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm, (imm:{ *:[i32] }):$sh)
    5498             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2PKHTB,
    5499             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    5500             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rn
    5501             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/3, /*OpIdx*/1, // Rm
    5502             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/4, // sh
    5503             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5504             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5505             :         GIR_EraseFromParent, /*InsnID*/0,
    5506             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5507             :         // GIR_Coverage, 544,
    5508             :         GIR_Done,
    5509             :       // Label 282: @12620
    5510             :       GIM_Try, /*On fail goto*//*Label 283*/ 12736, // Rule ID 1752 //
    5511             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    5512             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    5513             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    5514             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    5515             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    5516             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    5517             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    5518             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 4294901760,
    5519             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    5520             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_AND,
    5521             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    5522             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    5523             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/2, /*OpIdx*/1, // MIs[3]
    5524             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_LSHR,
    5525             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
    5526             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
    5527             :         GIM_CheckRegBankForClass, /*MI*/3, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    5528             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/3, /*OpIdx*/2, // MIs[4]
    5529             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_CONSTANT,
    5530             :         GIM_CheckI64ImmPredicate, /*MI*/4, /*Predicate*/GIPFP_I64_Predicate_imm1_15,
    5531             :         // MIs[4] Operand 1
    5532             :         // No operand predicates
    5533             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 65535,
    5534             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5535             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    5536             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    5537             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    5538             :         // (or:{ *:[i32] } (and:{ *:[i32] } GPRnopc:{ *:[i32] }:$src1, 4294901760:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } GPRnopc:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm1_15>>:$sh), 65535:{ *:[i32] }))  =>  (PKHTB:{ *:[i32] } GPRnopc:{ *:[i32] }:$src1, GPRnopc:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm1_15>>:$sh)
    5539             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::PKHTB,
    5540             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    5541             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // src1
    5542             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/3, /*OpIdx*/1, // src2
    5543             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/4, // sh
    5544             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5545             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5546             :         GIR_EraseFromParent, /*InsnID*/0,
    5547             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5548             :         // GIR_Coverage, 1752,
    5549             :         GIR_Done,
    5550             :       // Label 283: @12736
    5551             :       GIM_Try, /*On fail goto*//*Label 284*/ 12852, // Rule ID 1982 //
    5552             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    5553             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    5554             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    5555             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    5556             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    5557             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    5558             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    5559             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 4294901760,
    5560             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    5561             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_AND,
    5562             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    5563             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    5564             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/2, /*OpIdx*/1, // MIs[3]
    5565             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_LSHR,
    5566             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
    5567             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
    5568             :         GIM_CheckRegBankForClass, /*MI*/3, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    5569             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/3, /*OpIdx*/2, // MIs[4]
    5570             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_CONSTANT,
    5571             :         GIM_CheckI64ImmPredicate, /*MI*/4, /*Predicate*/GIPFP_I64_Predicate_imm1_15,
    5572             :         // MIs[4] Operand 1
    5573             :         // No operand predicates
    5574             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 65535,
    5575             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5576             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    5577             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    5578             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    5579             :         // (or:{ *:[i32] } (and:{ *:[i32] } rGPR:{ *:[i32] }:$src1, 4294901760:{ *:[i32] }), (and:{ *:[i32] } (srl:{ *:[i32] } rGPR:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm1_15>>:$sh), 65535:{ *:[i32] }))  =>  (t2PKHTB:{ *:[i32] } rGPR:{ *:[i32] }:$src1, rGPR:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm1_15>>:$sh)
    5580             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2PKHTB,
    5581             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    5582             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // src1
    5583             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/3, /*OpIdx*/1, // src2
    5584             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/4, // sh
    5585             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5586             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5587             :         GIR_EraseFromParent, /*InsnID*/0,
    5588             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5589             :         // GIR_Coverage, 1982,
    5590             :         GIR_Done,
    5591             :       // Label 284: @12852
    5592             :       GIM_Try, /*On fail goto*//*Label 285*/ 12968, // Rule ID 204 //
    5593             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    5594             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    5595             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    5596             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    5597             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    5598             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    5599             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    5600             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 65535,
    5601             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    5602             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_AND,
    5603             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    5604             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    5605             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/2, /*OpIdx*/1, // MIs[3]
    5606             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_SHL,
    5607             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
    5608             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
    5609             :         GIM_CheckRegBankForClass, /*MI*/3, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    5610             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/3, /*OpIdx*/2, // MIs[4]
    5611             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_CONSTANT,
    5612             :         GIM_CheckI64ImmPredicate, /*MI*/4, /*Predicate*/GIPFP_I64_Predicate_pkh_lsl_amt,
    5613             :         // MIs[4] Operand 1
    5614             :         // No operand predicates
    5615             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 4294901760,
    5616             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5617             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    5618             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    5619             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    5620             :         // (or:{ *:[i32] } (and:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, 65535:{ *:[i32] }), (and:{ *:[i32] } (shl:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rm, (imm:{ *:[i32] })<<P:Predicate_pkh_lsl_amt>>:$sh), 4294901760:{ *:[i32] }))  =>  (PKHBT:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, GPRnopc:{ *:[i32] }:$Rm, (imm:{ *:[i32] }):$sh)
    5621             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::PKHBT,
    5622             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    5623             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rn
    5624             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/3, /*OpIdx*/1, // Rm
    5625             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/4, // sh
    5626             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5627             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5628             :         GIR_EraseFromParent, /*InsnID*/0,
    5629             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5630             :         // GIR_Coverage, 204,
    5631             :         GIR_Done,
    5632             :       // Label 285: @12968
    5633             :       GIM_Try, /*On fail goto*//*Label 286*/ 13084, // Rule ID 543 //
    5634             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    5635             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    5636             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    5637             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    5638             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    5639             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    5640             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    5641             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 65535,
    5642             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    5643             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_AND,
    5644             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    5645             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    5646             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/2, /*OpIdx*/1, // MIs[3]
    5647             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_SHL,
    5648             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
    5649             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
    5650             :         GIM_CheckRegBankForClass, /*MI*/3, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    5651             :         GIM_RecordInsn, /*DefineMI*/4, /*MI*/3, /*OpIdx*/2, // MIs[4]
    5652             :         GIM_CheckOpcode, /*MI*/4, TargetOpcode::G_CONSTANT,
    5653             :         GIM_CheckI64ImmPredicate, /*MI*/4, /*Predicate*/GIPFP_I64_Predicate_pkh_lsl_amt,
    5654             :         // MIs[4] Operand 1
    5655             :         // No operand predicates
    5656             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 4294901760,
    5657             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5658             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    5659             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    5660             :         GIM_CheckIsSafeToFold, /*InsnID*/4,
    5661             :         // (or:{ *:[i32] } (and:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, 65535:{ *:[i32] }), (and:{ *:[i32] } (shl:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, (imm:{ *:[i32] })<<P:Predicate_pkh_lsl_amt>>:$sh), 4294901760:{ *:[i32] }))  =>  (t2PKHBT:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm, (imm:{ *:[i32] }):$sh)
    5662             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2PKHBT,
    5663             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    5664             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rn
    5665             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/3, /*OpIdx*/1, // Rm
    5666             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/4, // sh
    5667             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5668             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5669             :         GIR_EraseFromParent, /*InsnID*/0,
    5670             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5671             :         // GIR_Coverage, 543,
    5672             :         GIR_Done,
    5673             :       // Label 286: @13084
    5674             :       GIM_Try, /*On fail goto*//*Label 287*/ 13171, // Rule ID 1748 //
    5675             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    5676             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    5677             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    5678             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    5679             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    5680             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    5681             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    5682             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 65535,
    5683             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    5684             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_AND,
    5685             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    5686             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    5687             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    5688             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 4294901760,
    5689             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5690             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    5691             :         // (or:{ *:[i32] } (and:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, 65535:{ *:[i32] }), (and:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rm, 4294901760:{ *:[i32] }))  =>  (PKHBT:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, GPRnopc:{ *:[i32] }:$Rm, 0:{ *:[i32] })
    5692             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::PKHBT,
    5693             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    5694             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rn
    5695             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Rm
    5696             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
    5697             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5698             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5699             :         GIR_EraseFromParent, /*InsnID*/0,
    5700             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5701             :         // GIR_Coverage, 1748,
    5702             :         GIR_Done,
    5703             :       // Label 287: @13171
    5704             :       GIM_Try, /*On fail goto*//*Label 288*/ 13258, // Rule ID 1978 //
    5705             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    5706             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    5707             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    5708             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    5709             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    5710             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    5711             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    5712             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 65535,
    5713             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    5714             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_AND,
    5715             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    5716             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    5717             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    5718             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 4294901760,
    5719             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5720             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    5721             :         // (or:{ *:[i32] } (and:{ *:[i32] } rGPR:{ *:[i32] }:$src1, 65535:{ *:[i32] }), (and:{ *:[i32] } rGPR:{ *:[i32] }:$src2, 4294901760:{ *:[i32] }))  =>  (t2PKHBT:{ *:[i32] } rGPR:{ *:[i32] }:$src1, rGPR:{ *:[i32] }:$src2, 0:{ *:[i32] })
    5722             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2PKHBT,
    5723             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    5724             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // src1
    5725             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // src2
    5726             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
    5727             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5728             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5729             :         GIR_EraseFromParent, /*InsnID*/0,
    5730             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5731             :         // GIR_Coverage, 1978,
    5732             :         GIR_Done,
    5733             :       // Label 288: @13258
    5734             :       GIM_Try, /*On fail goto*//*Label 289*/ 13345, // Rule ID 2749 //
    5735             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    5736             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    5737             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    5738             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    5739             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    5740             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    5741             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    5742             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 4294901760,
    5743             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    5744             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_AND,
    5745             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    5746             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    5747             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    5748             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 65535,
    5749             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5750             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    5751             :         // (or:{ *:[i32] } (and:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rm, 4294901760:{ *:[i32] }), (and:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, 65535:{ *:[i32] }))  =>  (PKHBT:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, GPRnopc:{ *:[i32] }:$Rm, 0:{ *:[i32] })
    5752             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::PKHBT,
    5753             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    5754             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Rn
    5755             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rm
    5756             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
    5757             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5758             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5759             :         GIR_EraseFromParent, /*InsnID*/0,
    5760             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5761             :         // GIR_Coverage, 2749,
    5762             :         GIR_Done,
    5763             :       // Label 289: @13345
    5764             :       GIM_Try, /*On fail goto*//*Label 290*/ 13432, // Rule ID 2782 //
    5765             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    5766             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    5767             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    5768             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    5769             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    5770             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    5771             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    5772             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 4294901760,
    5773             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    5774             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_AND,
    5775             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    5776             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    5777             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    5778             :         GIM_CheckConstantInt, /*MI*/2, /*Op*/2, 65535,
    5779             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5780             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    5781             :         // (or:{ *:[i32] } (and:{ *:[i32] } rGPR:{ *:[i32] }:$src2, 4294901760:{ *:[i32] }), (and:{ *:[i32] } rGPR:{ *:[i32] }:$src1, 65535:{ *:[i32] }))  =>  (t2PKHBT:{ *:[i32] } rGPR:{ *:[i32] }:$src1, rGPR:{ *:[i32] }:$src2, 0:{ *:[i32] })
    5782             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2PKHBT,
    5783             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    5784             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // src1
    5785             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // src2
    5786             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
    5787             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5788             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5789             :         GIR_EraseFromParent, /*InsnID*/0,
    5790             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5791             :         // GIR_Coverage, 2782,
    5792             :         GIR_Done,
    5793             :       // Label 290: @13432
    5794             :       GIM_Try, /*On fail goto*//*Label 291*/ 13527, // Rule ID 1751 //
    5795             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    5796             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    5797             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    5798             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    5799             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    5800             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    5801             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    5802             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 4294901760,
    5803             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    5804             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_ASHR,
    5805             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    5806             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    5807             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    5808             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/2, /*OpIdx*/2, // MIs[3]
    5809             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    5810             :         GIM_CheckI64ImmPredicate, /*MI*/3, /*Predicate*/GIPFP_I64_Predicate_imm16_31,
    5811             :         // MIs[3] Operand 1
    5812             :         // No operand predicates
    5813             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5814             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    5815             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    5816             :         // (or:{ *:[i32] } (and:{ *:[i32] } GPRnopc:{ *:[i32] }:$src1, 4294901760:{ *:[i32] }), (sra:{ *:[i32] } GPRnopc:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16_31>>:$sh))  =>  (PKHTB:{ *:[i32] } GPRnopc:{ *:[i32] }:$src1, GPRnopc:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16_31>>:$sh)
    5817             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::PKHTB,
    5818             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    5819             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // src1
    5820             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // src2
    5821             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // sh
    5822             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5823             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5824             :         GIR_EraseFromParent, /*InsnID*/0,
    5825             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5826             :         // GIR_Coverage, 1751,
    5827             :         GIR_Done,
    5828             :       // Label 291: @13527
    5829             :       GIM_Try, /*On fail goto*//*Label 292*/ 13622, // Rule ID 1981 //
    5830             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    5831             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    5832             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    5833             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    5834             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    5835             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    5836             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    5837             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 4294901760,
    5838             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    5839             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_ASHR,
    5840             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    5841             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    5842             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    5843             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/2, /*OpIdx*/2, // MIs[3]
    5844             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    5845             :         GIM_CheckI64ImmPredicate, /*MI*/3, /*Predicate*/GIPFP_I64_Predicate_imm16_31,
    5846             :         // MIs[3] Operand 1
    5847             :         // No operand predicates
    5848             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5849             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    5850             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    5851             :         // (or:{ *:[i32] } (and:{ *:[i32] } rGPR:{ *:[i32] }:$src1, 4294901760:{ *:[i32] }), (sra:{ *:[i32] } rGPR:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16_31>>:$sh))  =>  (t2PKHTB:{ *:[i32] } rGPR:{ *:[i32] }:$src1, rGPR:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16_31>>:$sh)
    5852             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2PKHTB,
    5853             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    5854             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // src1
    5855             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // src2
    5856             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // sh
    5857             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5858             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5859             :         GIR_EraseFromParent, /*InsnID*/0,
    5860             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5861             :         // GIR_Coverage, 1981,
    5862             :         GIR_Done,
    5863             :       // Label 292: @13622
    5864             :       GIM_Try, /*On fail goto*//*Label 293*/ 13717, // Rule ID 1750 //
    5865             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    5866             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    5867             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    5868             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    5869             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    5870             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    5871             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    5872             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 4294901760,
    5873             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    5874             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_LSHR,
    5875             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    5876             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    5877             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    5878             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/2, /*OpIdx*/2, // MIs[3]
    5879             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    5880             :         GIM_CheckI64ImmPredicate, /*MI*/3, /*Predicate*/GIPFP_I64_Predicate_imm16,
    5881             :         // MIs[3] Operand 1
    5882             :         // No operand predicates
    5883             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5884             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    5885             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    5886             :         // (or:{ *:[i32] } (and:{ *:[i32] } GPRnopc:{ *:[i32] }:$src1, 4294901760:{ *:[i32] }), (srl:{ *:[i32] } GPRnopc:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16>>:$sh))  =>  (PKHTB:{ *:[i32] } GPRnopc:{ *:[i32] }:$src1, GPRnopc:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16>>:$sh)
    5887             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::PKHTB,
    5888             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    5889             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // src1
    5890             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // src2
    5891             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // sh
    5892             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5893             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5894             :         GIR_EraseFromParent, /*InsnID*/0,
    5895             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5896             :         // GIR_Coverage, 1750,
    5897             :         GIR_Done,
    5898             :       // Label 293: @13717
    5899             :       GIM_Try, /*On fail goto*//*Label 294*/ 13812, // Rule ID 1980 //
    5900             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    5901             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    5902             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    5903             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    5904             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    5905             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    5906             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    5907             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 4294901760,
    5908             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    5909             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_LSHR,
    5910             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    5911             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    5912             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    5913             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/2, /*OpIdx*/2, // MIs[3]
    5914             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    5915             :         GIM_CheckI64ImmPredicate, /*MI*/3, /*Predicate*/GIPFP_I64_Predicate_imm16,
    5916             :         // MIs[3] Operand 1
    5917             :         // No operand predicates
    5918             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5919             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    5920             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    5921             :         // (or:{ *:[i32] } (and:{ *:[i32] } rGPR:{ *:[i32] }:$src1, 4294901760:{ *:[i32] }), (srl:{ *:[i32] } rGPR:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16>>:$sh))  =>  (t2PKHTB:{ *:[i32] } rGPR:{ *:[i32] }:$src1, rGPR:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16>>:$sh)
    5922             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2PKHTB,
    5923             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    5924             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // src1
    5925             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // src2
    5926             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // sh
    5927             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5928             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5929             :         GIR_EraseFromParent, /*InsnID*/0,
    5930             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5931             :         // GIR_Coverage, 1980,
    5932             :         GIR_Done,
    5933             :       // Label 294: @13812
    5934             :       GIM_Try, /*On fail goto*//*Label 295*/ 13907, // Rule ID 1749 //
    5935             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    5936             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    5937             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    5938             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    5939             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    5940             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    5941             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    5942             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 65535,
    5943             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    5944             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_SHL,
    5945             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    5946             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    5947             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    5948             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/2, /*OpIdx*/2, // MIs[3]
    5949             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    5950             :         GIM_CheckI64ImmPredicate, /*MI*/3, /*Predicate*/GIPFP_I64_Predicate_imm16_31,
    5951             :         // MIs[3] Operand 1
    5952             :         // No operand predicates
    5953             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5954             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    5955             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    5956             :         // (or:{ *:[i32] } (and:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, 65535:{ *:[i32] }), (shl:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rm, (imm:{ *:[i32] })<<P:Predicate_imm16_31>>:$sh))  =>  (PKHBT:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, GPRnopc:{ *:[i32] }:$Rm, (imm:{ *:[i32] })<<P:Predicate_imm16_31>>:$sh)
    5957             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::PKHBT,
    5958             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    5959             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rn
    5960             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // Rm
    5961             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // sh
    5962             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5963             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5964             :         GIR_EraseFromParent, /*InsnID*/0,
    5965             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    5966             :         // GIR_Coverage, 1749,
    5967             :         GIR_Done,
    5968             :       // Label 295: @13907
    5969             :       GIM_Try, /*On fail goto*//*Label 296*/ 14002, // Rule ID 1979 //
    5970             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    5971             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    5972             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    5973             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_AND,
    5974             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    5975             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    5976             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    5977             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, 65535,
    5978             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/0, /*OpIdx*/2, // MIs[2]
    5979             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_SHL,
    5980             :         GIM_CheckType, /*MI*/2, /*Op*/1, /*Type*/GILLT_s32,
    5981             :         GIM_CheckType, /*MI*/2, /*Op*/2, /*Type*/GILLT_s32,
    5982             :         GIM_CheckRegBankForClass, /*MI*/2, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    5983             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/2, /*OpIdx*/2, // MIs[3]
    5984             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_CONSTANT,
    5985             :         GIM_CheckI64ImmPredicate, /*MI*/3, /*Predicate*/GIPFP_I64_Predicate_imm16_31,
    5986             :         // MIs[3] Operand 1
    5987             :         // No operand predicates
    5988             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    5989             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    5990             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    5991             :         // (or:{ *:[i32] } (and:{ *:[i32] } rGPR:{ *:[i32] }:$src1, 65535:{ *:[i32] }), (shl:{ *:[i32] } rGPR:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16_31>>:$sh))  =>  (t2PKHBT:{ *:[i32] } rGPR:{ *:[i32] }:$src1, rGPR:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16_31>>:$sh)
    5992             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2PKHBT,
    5993             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    5994             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // src1
    5995             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/2, /*OpIdx*/1, // src2
    5996             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/3, // sh
    5997             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    5998             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    5999             :         GIR_EraseFromParent, /*InsnID*/0,
    6000             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6001             :         // GIR_Coverage, 1979,
    6002             :         GIR_Done,
    6003             :       // Label 296: @14002
    6004             :       GIM_Try, /*On fail goto*//*Label 297*/ 14097, // Rule ID 2752 //
    6005             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    6006             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    6007             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    6008             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ASHR,
    6009             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    6010             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    6011             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    6012             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/2, // MIs[2]
    6013             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    6014             :         GIM_CheckI64ImmPredicate, /*MI*/2, /*Predicate*/GIPFP_I64_Predicate_imm16_31,
    6015             :         // MIs[2] Operand 1
    6016             :         // No operand predicates
    6017             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/0, /*OpIdx*/2, // MIs[3]
    6018             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_AND,
    6019             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
    6020             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
    6021             :         GIM_CheckRegBankForClass, /*MI*/3, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    6022             :         GIM_CheckConstantInt, /*MI*/3, /*Op*/2, 4294901760,
    6023             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6024             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    6025             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    6026             :         // (or:{ *:[i32] } (sra:{ *:[i32] } GPRnopc:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16_31>>:$sh), (and:{ *:[i32] } GPRnopc:{ *:[i32] }:$src1, 4294901760:{ *:[i32] }))  =>  (PKHTB:{ *:[i32] } GPRnopc:{ *:[i32] }:$src1, GPRnopc:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16_31>>:$sh)
    6027             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::PKHTB,
    6028             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    6029             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/3, /*OpIdx*/1, // src1
    6030             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // src2
    6031             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // sh
    6032             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6033             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6034             :         GIR_EraseFromParent, /*InsnID*/0,
    6035             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6036             :         // GIR_Coverage, 2752,
    6037             :         GIR_Done,
    6038             :       // Label 297: @14097
    6039             :       GIM_Try, /*On fail goto*//*Label 298*/ 14192, // Rule ID 2785 //
    6040             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    6041             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    6042             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    6043             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_ASHR,
    6044             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    6045             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    6046             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    6047             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/2, // MIs[2]
    6048             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    6049             :         GIM_CheckI64ImmPredicate, /*MI*/2, /*Predicate*/GIPFP_I64_Predicate_imm16_31,
    6050             :         // MIs[2] Operand 1
    6051             :         // No operand predicates
    6052             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/0, /*OpIdx*/2, // MIs[3]
    6053             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_AND,
    6054             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
    6055             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
    6056             :         GIM_CheckRegBankForClass, /*MI*/3, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    6057             :         GIM_CheckConstantInt, /*MI*/3, /*Op*/2, 4294901760,
    6058             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6059             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    6060             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    6061             :         // (or:{ *:[i32] } (sra:{ *:[i32] } rGPR:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16_31>>:$sh), (and:{ *:[i32] } rGPR:{ *:[i32] }:$src1, 4294901760:{ *:[i32] }))  =>  (t2PKHTB:{ *:[i32] } rGPR:{ *:[i32] }:$src1, rGPR:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16_31>>:$sh)
    6062             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2PKHTB,
    6063             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    6064             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/3, /*OpIdx*/1, // src1
    6065             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // src2
    6066             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // sh
    6067             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6068             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6069             :         GIR_EraseFromParent, /*InsnID*/0,
    6070             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6071             :         // GIR_Coverage, 2785,
    6072             :         GIR_Done,
    6073             :       // Label 298: @14192
    6074             :       GIM_Try, /*On fail goto*//*Label 299*/ 14287, // Rule ID 2751 //
    6075             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    6076             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    6077             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    6078             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_LSHR,
    6079             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    6080             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    6081             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    6082             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/2, // MIs[2]
    6083             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    6084             :         GIM_CheckI64ImmPredicate, /*MI*/2, /*Predicate*/GIPFP_I64_Predicate_imm16,
    6085             :         // MIs[2] Operand 1
    6086             :         // No operand predicates
    6087             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/0, /*OpIdx*/2, // MIs[3]
    6088             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_AND,
    6089             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
    6090             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
    6091             :         GIM_CheckRegBankForClass, /*MI*/3, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    6092             :         GIM_CheckConstantInt, /*MI*/3, /*Op*/2, 4294901760,
    6093             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6094             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    6095             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    6096             :         // (or:{ *:[i32] } (srl:{ *:[i32] } GPRnopc:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16>>:$sh), (and:{ *:[i32] } GPRnopc:{ *:[i32] }:$src1, 4294901760:{ *:[i32] }))  =>  (PKHTB:{ *:[i32] } GPRnopc:{ *:[i32] }:$src1, GPRnopc:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16>>:$sh)
    6097             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::PKHTB,
    6098             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    6099             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/3, /*OpIdx*/1, // src1
    6100             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // src2
    6101             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // sh
    6102             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6103             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6104             :         GIR_EraseFromParent, /*InsnID*/0,
    6105             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6106             :         // GIR_Coverage, 2751,
    6107             :         GIR_Done,
    6108             :       // Label 299: @14287
    6109             :       GIM_Try, /*On fail goto*//*Label 300*/ 14382, // Rule ID 2784 //
    6110             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    6111             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    6112             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    6113             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_LSHR,
    6114             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    6115             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    6116             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    6117             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/2, // MIs[2]
    6118             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    6119             :         GIM_CheckI64ImmPredicate, /*MI*/2, /*Predicate*/GIPFP_I64_Predicate_imm16,
    6120             :         // MIs[2] Operand 1
    6121             :         // No operand predicates
    6122             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/0, /*OpIdx*/2, // MIs[3]
    6123             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_AND,
    6124             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
    6125             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
    6126             :         GIM_CheckRegBankForClass, /*MI*/3, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    6127             :         GIM_CheckConstantInt, /*MI*/3, /*Op*/2, 4294901760,
    6128             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6129             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    6130             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    6131             :         // (or:{ *:[i32] } (srl:{ *:[i32] } rGPR:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16>>:$sh), (and:{ *:[i32] } rGPR:{ *:[i32] }:$src1, 4294901760:{ *:[i32] }))  =>  (t2PKHTB:{ *:[i32] } rGPR:{ *:[i32] }:$src1, rGPR:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16>>:$sh)
    6132             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2PKHTB,
    6133             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    6134             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/3, /*OpIdx*/1, // src1
    6135             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // src2
    6136             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // sh
    6137             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6138             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6139             :         GIR_EraseFromParent, /*InsnID*/0,
    6140             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6141             :         // GIR_Coverage, 2784,
    6142             :         GIR_Done,
    6143             :       // Label 300: @14382
    6144             :       GIM_Try, /*On fail goto*//*Label 301*/ 14477, // Rule ID 2750 //
    6145             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    6146             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    6147             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    6148             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_SHL,
    6149             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    6150             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    6151             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    6152             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/2, // MIs[2]
    6153             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    6154             :         GIM_CheckI64ImmPredicate, /*MI*/2, /*Predicate*/GIPFP_I64_Predicate_imm16_31,
    6155             :         // MIs[2] Operand 1
    6156             :         // No operand predicates
    6157             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/0, /*OpIdx*/2, // MIs[3]
    6158             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_AND,
    6159             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
    6160             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
    6161             :         GIM_CheckRegBankForClass, /*MI*/3, /*Op*/1, /*RC*/ARM::GPRnopcRegClassID,
    6162             :         GIM_CheckConstantInt, /*MI*/3, /*Op*/2, 65535,
    6163             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6164             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    6165             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    6166             :         // (or:{ *:[i32] } (shl:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rm, (imm:{ *:[i32] })<<P:Predicate_imm16_31>>:$sh), (and:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, 65535:{ *:[i32] }))  =>  (PKHBT:{ *:[i32] } GPRnopc:{ *:[i32] }:$Rn, GPRnopc:{ *:[i32] }:$Rm, (imm:{ *:[i32] })<<P:Predicate_imm16_31>>:$sh)
    6167             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::PKHBT,
    6168             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    6169             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/3, /*OpIdx*/1, // Rn
    6170             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rm
    6171             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // sh
    6172             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6173             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6174             :         GIR_EraseFromParent, /*InsnID*/0,
    6175             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6176             :         // GIR_Coverage, 2750,
    6177             :         GIR_Done,
    6178             :       // Label 301: @14477
    6179             :       GIM_Try, /*On fail goto*//*Label 302*/ 14572, // Rule ID 2783 //
    6180             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    6181             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    6182             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    6183             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_SHL,
    6184             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    6185             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    6186             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    6187             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/2, // MIs[2]
    6188             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    6189             :         GIM_CheckI64ImmPredicate, /*MI*/2, /*Predicate*/GIPFP_I64_Predicate_imm16_31,
    6190             :         // MIs[2] Operand 1
    6191             :         // No operand predicates
    6192             :         GIM_RecordInsn, /*DefineMI*/3, /*MI*/0, /*OpIdx*/2, // MIs[3]
    6193             :         GIM_CheckOpcode, /*MI*/3, TargetOpcode::G_AND,
    6194             :         GIM_CheckType, /*MI*/3, /*Op*/1, /*Type*/GILLT_s32,
    6195             :         GIM_CheckType, /*MI*/3, /*Op*/2, /*Type*/GILLT_s32,
    6196             :         GIM_CheckRegBankForClass, /*MI*/3, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    6197             :         GIM_CheckConstantInt, /*MI*/3, /*Op*/2, 65535,
    6198             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6199             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    6200             :         GIM_CheckIsSafeToFold, /*InsnID*/3,
    6201             :         // (or:{ *:[i32] } (shl:{ *:[i32] } rGPR:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16_31>>:$sh), (and:{ *:[i32] } rGPR:{ *:[i32] }:$src1, 65535:{ *:[i32] }))  =>  (t2PKHBT:{ *:[i32] } rGPR:{ *:[i32] }:$src1, rGPR:{ *:[i32] }:$src2, (imm:{ *:[i32] })<<P:Predicate_imm16_31>>:$sh)
    6202             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2PKHBT,
    6203             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    6204             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/3, /*OpIdx*/1, // src1
    6205             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // src2
    6206             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // sh
    6207             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6208             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6209             :         GIR_EraseFromParent, /*InsnID*/0,
    6210             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6211             :         // GIR_Coverage, 2783,
    6212             :         GIR_Done,
    6213             :       // Label 302: @14572
    6214             :       GIM_Try, /*On fail goto*//*Label 303*/ 14645, // Rule ID 2572 //
    6215             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    6216             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    6217             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    6218             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_XOR,
    6219             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    6220             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    6221             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/1, -1,
    6222             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/2, // MIs[2]
    6223             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    6224             :         GIM_CheckI64ImmPredicate, /*MI*/2, /*Predicate*/GIPFP_I64_Predicate_t2_so_imm,
    6225             :         // MIs[2] Operand 1
    6226             :         // No operand predicates
    6227             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
    6228             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6229             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    6230             :         // (or:{ *:[i32] } (xor:{ *:[i32] } -1:{ *:[i32] }, (imm:{ *:[i32] })<<P:Predicate_t2_so_imm>>:$imm), rGPR:{ *:[i32] }:$Rn)  =>  (t2ORNri:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] }):$imm)
    6231             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2ORNri,
    6232             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    6233             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rn
    6234             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // imm
    6235             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6236             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6237             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6238             :         GIR_EraseFromParent, /*InsnID*/0,
    6239             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6240             :         // GIR_Coverage, 2572,
    6241             :         GIR_Done,
    6242             :       // Label 303: @14645
    6243             :       GIM_Try, /*On fail goto*//*Label 304*/ 14718, // Rule ID 2571 //
    6244             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    6245             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    6246             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    6247             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_XOR,
    6248             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    6249             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    6250             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    6251             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    6252             :         GIM_CheckI64ImmPredicate, /*MI*/2, /*Predicate*/GIPFP_I64_Predicate_t2_so_imm,
    6253             :         // MIs[2] Operand 1
    6254             :         // No operand predicates
    6255             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, -1,
    6256             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
    6257             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6258             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    6259             :         // (or:{ *:[i32] } (xor:{ *:[i32] } (imm:{ *:[i32] })<<P:Predicate_t2_so_imm>>:$imm, -1:{ *:[i32] }), rGPR:{ *:[i32] }:$Rn)  =>  (t2ORNri:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] }):$imm)
    6260             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2ORNri,
    6261             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    6262             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rn
    6263             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // imm
    6264             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6265             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6266             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6267             :         GIR_EraseFromParent, /*InsnID*/0,
    6268             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6269             :         // GIR_Coverage, 2571,
    6270             :         GIR_Done,
    6271             :       // Label 304: @14718
    6272             :       GIM_Try, /*On fail goto*//*Label 305*/ 14791, // Rule ID 2570 //
    6273             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    6274             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    6275             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    6276             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    6277             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_XOR,
    6278             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    6279             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    6280             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/1, -1,
    6281             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/2, // MIs[2]
    6282             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    6283             :         GIM_CheckI64ImmPredicate, /*MI*/2, /*Predicate*/GIPFP_I64_Predicate_t2_so_imm,
    6284             :         // MIs[2] Operand 1
    6285             :         // No operand predicates
    6286             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6287             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    6288             :         // (or:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (xor:{ *:[i32] } -1:{ *:[i32] }, (imm:{ *:[i32] })<<P:Predicate_t2_so_imm>>:$imm))  =>  (t2ORNri:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] }):$imm)
    6289             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2ORNri,
    6290             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    6291             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    6292             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // imm
    6293             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6294             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6295             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6296             :         GIR_EraseFromParent, /*InsnID*/0,
    6297             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6298             :         // GIR_Coverage, 2570,
    6299             :         GIR_Done,
    6300             :       // Label 305: @14791
    6301             :       GIM_Try, /*On fail goto*//*Label 306*/ 14864, // Rule ID 500 //
    6302             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    6303             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    6304             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    6305             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    6306             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_XOR,
    6307             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    6308             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    6309             :         GIM_RecordInsn, /*DefineMI*/2, /*MI*/1, /*OpIdx*/1, // MIs[2]
    6310             :         GIM_CheckOpcode, /*MI*/2, TargetOpcode::G_CONSTANT,
    6311             :         GIM_CheckI64ImmPredicate, /*MI*/2, /*Predicate*/GIPFP_I64_Predicate_t2_so_imm,
    6312             :         // MIs[2] Operand 1
    6313             :         // No operand predicates
    6314             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, -1,
    6315             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6316             :         GIM_CheckIsSafeToFold, /*InsnID*/2,
    6317             :         // (or:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (xor:{ *:[i32] } (imm:{ *:[i32] })<<P:Predicate_t2_so_imm>>:$imm, -1:{ *:[i32] }))  =>  (t2ORNri:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] }):$imm)
    6318             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2ORNri,
    6319             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    6320             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    6321             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/2, // imm
    6322             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6323             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6324             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6325             :         GIR_EraseFromParent, /*InsnID*/0,
    6326             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6327             :         // GIR_Coverage, 500,
    6328             :         GIR_Done,
    6329             :       // Label 306: @14864
    6330             :       GIM_Try, /*On fail goto*//*Label 307*/ 14930, // Rule ID 2573 //
    6331             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    6332             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    6333             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    6334             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_XOR,
    6335             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    6336             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    6337             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    6338             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, -1,
    6339             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
    6340             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6341             :         // (or:{ *:[i32] } (xor:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, -1:{ *:[i32] }), rGPR:{ *:[i32] }:$Rn)  =>  (t2ORNrr:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm)
    6342             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2ORNrr,
    6343             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    6344             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rn
    6345             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rm
    6346             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6347             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6348             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6349             :         GIR_EraseFromParent, /*InsnID*/0,
    6350             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6351             :         // GIR_Coverage, 2573,
    6352             :         GIR_Done,
    6353             :       // Label 307: @14930
    6354             :       GIM_Try, /*On fail goto*//*Label 308*/ 14996, // Rule ID 501 //
    6355             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    6356             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    6357             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    6358             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    6359             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_XOR,
    6360             :         GIM_CheckType, /*MI*/1, /*Op*/1, /*Type*/GILLT_s32,
    6361             :         GIM_CheckType, /*MI*/1, /*Op*/2, /*Type*/GILLT_s32,
    6362             :         GIM_CheckRegBankForClass, /*MI*/1, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    6363             :         GIM_CheckConstantInt, /*MI*/1, /*Op*/2, -1,
    6364             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6365             :         // (or:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (xor:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, -1:{ *:[i32] }))  =>  (t2ORNrr:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm)
    6366             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2ORNrr,
    6367             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    6368             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    6369             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/1, /*OpIdx*/1, // Rm
    6370             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6371             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6372             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6373             :         GIR_EraseFromParent, /*InsnID*/0,
    6374             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6375             :         // GIR_Coverage, 501,
    6376             :         GIR_Done,
    6377             :       // Label 308: @14996
    6378             :       GIM_Try, /*On fail goto*//*Label 309*/ 15037, // Rule ID 1702 //
    6379             :         GIM_CheckFeatures, GIFBS_HasV6T2_IsARM,
    6380             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    6381             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    6382             :         GIM_CheckConstantInt, /*MI*/0, /*Op*/2, 4294901760,
    6383             :         // (or:{ *:[i32] } GPR:{ *:[i32] }:$src, 4294901760:{ *:[i32] })  =>  (MOVTi16:{ *:[i32] } GPR:{ *:[i32] }:$src, 65535:{ *:[i32] })
    6384             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::MOVTi16,
    6385             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    6386             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    6387             :         GIR_AddImm, /*InsnID*/0, /*Imm*/65535,
    6388             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6389             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6390             :         GIR_EraseFromParent, /*InsnID*/0,
    6391             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6392             :         // GIR_Coverage, 1702,
    6393             :         GIR_Done,
    6394             :       // Label 309: @15037
    6395             :       GIM_Try, /*On fail goto*//*Label 310*/ 15078, // Rule ID 1898 //
    6396             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    6397             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    6398             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    6399             :         GIM_CheckConstantInt, /*MI*/0, /*Op*/2, 4294901760,
    6400             :         // (or:{ *:[i32] } rGPR:{ *:[i32] }:$src, 4294901760:{ *:[i32] })  =>  (t2MOVTi16:{ *:[i32] } rGPR:{ *:[i32] }:$src, 65535:{ *:[i32] })
    6401             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2MOVTi16,
    6402             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    6403             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    6404             :         GIR_AddImm, /*InsnID*/0, /*Imm*/65535,
    6405             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6406             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6407             :         GIR_EraseFromParent, /*InsnID*/0,
    6408             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6409             :         // GIR_Coverage, 1898,
    6410             :         GIR_Done,
    6411             :       // Label 310: @15078
    6412             :       GIM_Try, /*On fail goto*//*Label 311*/ 15130, // Rule ID 153 //
    6413             :         GIM_CheckFeatures, GIFBS_IsARM,
    6414             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRRegClassID,
    6415             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    6416             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    6417             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    6418             :         GIM_CheckI64ImmPredicate, /*MI*/1, /*Predicate*/GIPFP_I64_Predicate_mod_imm,
    6419             :         // MIs[1] Operand 1
    6420             :         // No operand predicates
    6421             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6422             :         // (or:{ *:[i32] } GPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] })<<P:Predicate_mod_imm>>:$imm)  =>  (ORRri:{ *:[i32] } GPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] }):$imm)
    6423             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::ORRri,
    6424             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    6425             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    6426             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // imm
    6427             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6428             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6429             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6430             :         GIR_EraseFromParent, /*InsnID*/0,
    6431             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6432             :         // GIR_Coverage, 153,
    6433             :         GIR_Done,
    6434             :       // Label 311: @15130
    6435             :       GIM_Try, /*On fail goto*//*Label 312*/ 15182, // Rule ID 488 //
    6436             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    6437             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    6438             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    6439             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    6440             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    6441             :         GIM_CheckI64ImmPredicate, /*MI*/1, /*Predicate*/GIPFP_I64_Predicate_t2_so_imm,
    6442             :         // MIs[1] Operand 1
    6443             :         // No operand predicates
    6444             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6445             :         // (or:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] })<<P:Predicate_t2_so_imm>>:$imm)  =>  (t2ORRri:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] }):$imm)
    6446             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2ORRri,
    6447             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    6448             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    6449             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // imm
    6450             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6451             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6452             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6453             :         GIR_EraseFromParent, /*InsnID*/0,
    6454             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6455             :         // GIR_Coverage, 488,
    6456             :         GIR_Done,
    6457             :       // Label 312: @15182
    6458             :       GIM_Try, /*On fail goto*//*Label 313*/ 15227, // Rule ID 154 //
    6459             :         GIM_CheckFeatures, GIFBS_IsARM,
    6460             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRRegClassID,
    6461             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    6462             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::GPRRegClassID,
    6463             :         // (or:{ *:[i32] } GPR:{ *:[i32] }:$Rn, GPR:{ *:[i32] }:$Rm)  =>  (ORRrr:{ *:[i32] } GPR:{ *:[i32] }:$Rn, GPR:{ *:[i32] }:$Rm)
    6464             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::ORRrr,
    6465             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    6466             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    6467             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rm
    6468             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6469             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6470             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6471             :         GIR_EraseFromParent, /*InsnID*/0,
    6472             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6473             :         // GIR_Coverage, 154,
    6474             :         GIR_Done,
    6475             :       // Label 313: @15227
    6476             :       GIM_Try, /*On fail goto*//*Label 314*/ 15272, // Rule ID 489 //
    6477             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    6478             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    6479             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    6480             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
    6481             :         // (or:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm)  =>  (t2ORRrr:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm)
    6482             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2ORRrr,
    6483             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    6484             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    6485             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rm
    6486             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6487             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6488             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6489             :         GIR_EraseFromParent, /*InsnID*/0,
    6490             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6491             :         // GIR_Coverage, 489,
    6492             :         GIR_Done,
    6493             :       // Label 314: @15272
    6494             :       GIM_Reject,
    6495             :     // Label 270: @15273
    6496             :     GIM_Reject,
    6497             :     // Label 267: @15274
    6498             :     GIM_Try, /*On fail goto*//*Label 315*/ 15324, // Rule ID 1106 //
    6499             :       GIM_CheckFeatures, GIFBS_HasNEON,
    6500             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s32,
    6501             :       GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s32,
    6502             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    6503             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    6504             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    6505             :       // (or:{ *:[v2i32] } DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)  =>  (VORRd:{ *:[v2i32] } DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    6506             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VORRd,
    6507             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    6508             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    6509             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    6510             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6511             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6512             :       GIR_EraseFromParent, /*InsnID*/0,
    6513             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6514             :       // GIR_Coverage, 1106,
    6515             :       GIR_Done,
    6516             :     // Label 315: @15324
    6517             :     GIM_Reject,
    6518             :     // Label 268: @15325
    6519             :     GIM_Try, /*On fail goto*//*Label 316*/ 15375, // Rule ID 1107 //
    6520             :       GIM_CheckFeatures, GIFBS_HasNEON,
    6521             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s32,
    6522             :       GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s32,
    6523             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    6524             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    6525             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    6526             :       // (or:{ *:[v4i32] } QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm)  =>  (VORRq:{ *:[v4i32] } QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm)
    6527             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VORRq,
    6528             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    6529             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    6530             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    6531             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6532             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6533             :       GIR_EraseFromParent, /*InsnID*/0,
    6534             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6535             :       // GIR_Coverage, 1107,
    6536             :       GIR_Done,
    6537             :     // Label 316: @15375
    6538             :     GIM_Reject,
    6539             :     // Label 269: @15376
    6540             :     GIM_Reject,
    6541             :     // Label 7: @15377
    6542             :     GIM_SwitchType, /*MI*/0, /*Op*/0, /*[*/1, 7, /*)*//*default:*//*Label 320*/ 15875,
    6543             :     /*GILLT_s32*//*Label 317*/ 15389, 0,
    6544             :     /*GILLT_v2s32*//*Label 318*/ 15773, 0, 0,
    6545             :     /*GILLT_v4s32*//*Label 319*/ 15824,
    6546             :     // Label 317: @15389
    6547             :     GIM_Try, /*On fail goto*//*Label 321*/ 15772,
    6548             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    6549             :       GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    6550             :       GIM_Try, /*On fail goto*//*Label 322*/ 15447, // Rule ID 2575 //
    6551             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    6552             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    6553             :         GIM_CheckConstantInt, /*MI*/0, /*Op*/1, -1,
    6554             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    6555             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    6556             :         GIM_CheckI64ImmPredicate, /*MI*/1, /*Predicate*/GIPFP_I64_Predicate_t2_so_imm,
    6557             :         // MIs[1] Operand 1
    6558             :         // No operand predicates
    6559             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6560             :         // (xor:{ *:[i32] } -1:{ *:[i32] }, (imm:{ *:[i32] })<<P:Predicate_t2_so_imm>>:$imm)  =>  (t2MVNi:{ *:[i32] } (imm:{ *:[i32] }):$imm)
    6561             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2MVNi,
    6562             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    6563             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // imm
    6564             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6565             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6566             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6567             :         GIR_EraseFromParent, /*InsnID*/0,
    6568             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6569             :         // GIR_Coverage, 2575,
    6570             :         GIR_Done,
    6571             :       // Label 322: @15447
    6572             :       GIM_Try, /*On fail goto*//*Label 323*/ 15495, // Rule ID 503 //
    6573             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    6574             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    6575             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/1, // MIs[1]
    6576             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    6577             :         GIM_CheckI64ImmPredicate, /*MI*/1, /*Predicate*/GIPFP_I64_Predicate_t2_so_imm,
    6578             :         // MIs[1] Operand 1
    6579             :         // No operand predicates
    6580             :         GIM_CheckConstantInt, /*MI*/0, /*Op*/2, -1,
    6581             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6582             :         // (xor:{ *:[i32] } (imm:{ *:[i32] })<<P:Predicate_t2_so_imm>>:$imm, -1:{ *:[i32] })  =>  (t2MVNi:{ *:[i32] } (imm:{ *:[i32] }):$imm)
    6583             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2MVNi,
    6584             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    6585             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // imm
    6586             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6587             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6588             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6589             :         GIR_EraseFromParent, /*InsnID*/0,
    6590             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6591             :         // GIR_Coverage, 503,
    6592             :         GIR_Done,
    6593             :       // Label 323: @15495
    6594             :       GIM_Try, /*On fail goto*//*Label 324*/ 15536, // Rule ID 504 //
    6595             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    6596             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    6597             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    6598             :         GIM_CheckConstantInt, /*MI*/0, /*Op*/2, -1,
    6599             :         // (xor:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, -1:{ *:[i32] })  =>  (t2MVNr:{ *:[i32] } rGPR:{ *:[i32] }:$Rm)
    6600             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2MVNr,
    6601             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    6602             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rm
    6603             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6604             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6605             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6606             :         GIR_EraseFromParent, /*InsnID*/0,
    6607             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6608             :         // GIR_Coverage, 504,
    6609             :         GIR_Done,
    6610             :       // Label 324: @15536
    6611             :       GIM_Try, /*On fail goto*//*Label 325*/ 15577, // Rule ID 167 //
    6612             :         GIM_CheckFeatures, GIFBS_IsARM,
    6613             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRRegClassID,
    6614             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    6615             :         GIM_CheckConstantInt, /*MI*/0, /*Op*/2, -1,
    6616             :         // (xor:{ *:[i32] } GPR:{ *:[i32] }:$Rm, -1:{ *:[i32] })  =>  (MVNr:{ *:[i32] } GPR:{ *:[i32] }:$Rm)
    6617             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::MVNr,
    6618             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    6619             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rm
    6620             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6621             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6622             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6623             :         GIR_EraseFromParent, /*InsnID*/0,
    6624             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6625             :         // GIR_Coverage, 167,
    6626             :         GIR_Done,
    6627             :       // Label 325: @15577
    6628             :       GIM_Try, /*On fail goto*//*Label 326*/ 15629, // Rule ID 157 //
    6629             :         GIM_CheckFeatures, GIFBS_IsARM,
    6630             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRRegClassID,
    6631             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    6632             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    6633             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    6634             :         GIM_CheckI64ImmPredicate, /*MI*/1, /*Predicate*/GIPFP_I64_Predicate_mod_imm,
    6635             :         // MIs[1] Operand 1
    6636             :         // No operand predicates
    6637             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6638             :         // (xor:{ *:[i32] } GPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] })<<P:Predicate_mod_imm>>:$imm)  =>  (EORri:{ *:[i32] } GPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] }):$imm)
    6639             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::EORri,
    6640             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    6641             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    6642             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // imm
    6643             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6644             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6645             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6646             :         GIR_EraseFromParent, /*InsnID*/0,
    6647             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6648             :         // GIR_Coverage, 157,
    6649             :         GIR_Done,
    6650             :       // Label 326: @15629
    6651             :       GIM_Try, /*On fail goto*//*Label 327*/ 15681, // Rule ID 491 //
    6652             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    6653             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    6654             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    6655             :         GIM_RecordInsn, /*DefineMI*/1, /*MI*/0, /*OpIdx*/2, // MIs[1]
    6656             :         GIM_CheckOpcode, /*MI*/1, TargetOpcode::G_CONSTANT,
    6657             :         GIM_CheckI64ImmPredicate, /*MI*/1, /*Predicate*/GIPFP_I64_Predicate_t2_so_imm,
    6658             :         // MIs[1] Operand 1
    6659             :         // No operand predicates
    6660             :         GIM_CheckIsSafeToFold, /*InsnID*/1,
    6661             :         // (xor:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] })<<P:Predicate_t2_so_imm>>:$imm)  =>  (t2EORri:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, (imm:{ *:[i32] }):$imm)
    6662             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2EORri,
    6663             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    6664             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    6665             :         GIR_CopyConstantAsSImm, /*NewInsnID*/0, /*OldInsnID*/1, // imm
    6666             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6667             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6668             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6669             :         GIR_EraseFromParent, /*InsnID*/0,
    6670             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6671             :         // GIR_Coverage, 491,
    6672             :         GIR_Done,
    6673             :       // Label 327: @15681
    6674             :       GIM_Try, /*On fail goto*//*Label 328*/ 15726, // Rule ID 158 //
    6675             :         GIM_CheckFeatures, GIFBS_IsARM,
    6676             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRRegClassID,
    6677             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    6678             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::GPRRegClassID,
    6679             :         // (xor:{ *:[i32] } GPR:{ *:[i32] }:$Rn, GPR:{ *:[i32] }:$Rm)  =>  (EORrr:{ *:[i32] } GPR:{ *:[i32] }:$Rn, GPR:{ *:[i32] }:$Rm)
    6680             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::EORrr,
    6681             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    6682             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    6683             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rm
    6684             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6685             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6686             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6687             :         GIR_EraseFromParent, /*InsnID*/0,
    6688             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6689             :         // GIR_Coverage, 158,
    6690             :         GIR_Done,
    6691             :       // Label 328: @15726
    6692             :       GIM_Try, /*On fail goto*//*Label 329*/ 15771, // Rule ID 492 //
    6693             :         GIM_CheckFeatures, GIFBS_IsThumb2,
    6694             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    6695             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::rGPRRegClassID,
    6696             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
    6697             :         // (xor:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm)  =>  (t2EORrr:{ *:[i32] } rGPR:{ *:[i32] }:$Rn, rGPR:{ *:[i32] }:$Rm)
    6698             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2EORrr,
    6699             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    6700             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rn
    6701             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rm
    6702             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6703             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6704             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6705             :         GIR_EraseFromParent, /*InsnID*/0,
    6706             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6707             :         // GIR_Coverage, 492,
    6708             :         GIR_Done,
    6709             :       // Label 329: @15771
    6710             :       GIM_Reject,
    6711             :     // Label 321: @15772
    6712             :     GIM_Reject,
    6713             :     // Label 318: @15773
    6714             :     GIM_Try, /*On fail goto*//*Label 330*/ 15823, // Rule ID 1104 //
    6715             :       GIM_CheckFeatures, GIFBS_HasNEON,
    6716             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s32,
    6717             :       GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s32,
    6718             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    6719             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    6720             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    6721             :       // (xor:{ *:[v2i32] } DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)  =>  (VEORd:{ *:[v2i32] } DPR:{ *:[v2i32] }:$Vn, DPR:{ *:[v2i32] }:$Vm)
    6722             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VEORd,
    6723             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    6724             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    6725             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    6726             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6727             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6728             :       GIR_EraseFromParent, /*InsnID*/0,
    6729             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6730             :       // GIR_Coverage, 1104,
    6731             :       GIR_Done,
    6732             :     // Label 330: @15823
    6733             :     GIM_Reject,
    6734             :     // Label 319: @15824
    6735             :     GIM_Try, /*On fail goto*//*Label 331*/ 15874, // Rule ID 1105 //
    6736             :       GIM_CheckFeatures, GIFBS_HasNEON,
    6737             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s32,
    6738             :       GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s32,
    6739             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    6740             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    6741             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    6742             :       // (xor:{ *:[v4i32] } QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm)  =>  (VEORq:{ *:[v4i32] } QPR:{ *:[v4i32] }:$Vn, QPR:{ *:[v4i32] }:$Vm)
    6743             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VEORq,
    6744             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    6745             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Vn
    6746             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    6747             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6748             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6749             :       GIR_EraseFromParent, /*InsnID*/0,
    6750             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6751             :       // GIR_Coverage, 1105,
    6752             :       GIR_Done,
    6753             :     // Label 331: @15874
    6754             :     GIM_Reject,
    6755             :     // Label 320: @15875
    6756             :     GIM_Reject,
    6757             :     // Label 8: @15876
    6758             :     GIM_SwitchType, /*MI*/0, /*Op*/0, /*[*/1, 10, /*)*//*default:*//*Label 341*/ 20263,
    6759             :     /*GILLT_s32*//*Label 332*/ 15891,
    6760             :     /*GILLT_s64*//*Label 333*/ 15967,
    6761             :     /*GILLT_v2s32*//*Label 334*/ 16680,
    6762             :     /*GILLT_v2s64*//*Label 335*/ 17321,
    6763             :     /*GILLT_v4s16*//*Label 336*/ 18034,
    6764             :     /*GILLT_v4s32*//*Label 337*/ 18429,
    6765             :     /*GILLT_v8s8*//*Label 338*/ 19108,
    6766             :     /*GILLT_v8s16*//*Label 339*/ 19469,
    6767             :     /*GILLT_v16s8*//*Label 340*/ 19902,
    6768             :     // Label 332: @15891
    6769             :     GIM_Try, /*On fail goto*//*Label 342*/ 15966,
    6770             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s32,
    6771             :       GIM_Try, /*On fail goto*//*Label 343*/ 15931, // Rule ID 686 //
    6772             :         GIM_CheckFeatures, GIFBS_HasVFP2,
    6773             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRRegClassID,
    6774             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::SPRRegClassID,
    6775             :         // (bitconvert:{ *:[i32] } SPR:{ *:[f32] }:$Sn)  =>  (VMOVRS:{ *:[i32] } SPR:{ *:[f32] }:$Sn)
    6776             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VMOVRS,
    6777             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rt
    6778             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Sn
    6779             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6780             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6781             :         GIR_EraseFromParent, /*InsnID*/0,
    6782             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6783             :         // GIR_Coverage, 686,
    6784             :         GIR_Done,
    6785             :       // Label 343: @15931
    6786             :       GIM_Try, /*On fail goto*//*Label 344*/ 15965, // Rule ID 687 //
    6787             :         GIM_CheckFeatures, GIFBS_HasVFP2_UseVMOVSR,
    6788             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::SPRRegClassID,
    6789             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::GPRRegClassID,
    6790             :         // (bitconvert:{ *:[f32] } GPR:{ *:[i32] }:$Rt)  =>  (VMOVSR:{ *:[f32] } GPR:{ *:[i32] }:$Rt)
    6791             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VMOVSR,
    6792             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Sn
    6793             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // Rt
    6794             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6795             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6796             :         GIR_EraseFromParent, /*InsnID*/0,
    6797             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6798             :         // GIR_Coverage, 687,
    6799             :         GIR_Done,
    6800             :       // Label 344: @15965
    6801             :       GIM_Reject,
    6802             :     // Label 342: @15966
    6803             :     GIM_Reject,
    6804             :     // Label 333: @15967
    6805             :     GIM_Try, /*On fail goto*//*Label 345*/ 16001, // Rule ID 2342 //
    6806             :       GIM_CheckFeatures, GIFBS_IsLE,
    6807             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s32,
    6808             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    6809             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    6810             :       // (bitconvert:{ *:[v1i64] } DPR:{ *:[v2i32] }:$src)  =>  DPR:{ *:[v1i64] }:$src
    6811             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    6812             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    6813             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    6814             :       GIR_EraseFromParent, /*InsnID*/0,
    6815             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC DPR*/18,
    6816             :       // GIR_Coverage, 2342,
    6817             :       GIR_Done,
    6818             :     // Label 345: @16001
    6819             :     GIM_Try, /*On fail goto*//*Label 346*/ 16035, // Rule ID 2343 //
    6820             :       GIM_CheckFeatures, GIFBS_IsLE,
    6821             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s16,
    6822             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    6823             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    6824             :       // (bitconvert:{ *:[v1i64] } DPR:{ *:[v4i16] }:$src)  =>  DPR:{ *:[v1i64] }:$src
    6825             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    6826             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    6827             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    6828             :       GIR_EraseFromParent, /*InsnID*/0,
    6829             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC DPR*/18,
    6830             :       // GIR_Coverage, 2343,
    6831             :       GIR_Done,
    6832             :     // Label 346: @16035
    6833             :     GIM_Try, /*On fail goto*//*Label 347*/ 16069, // Rule ID 2344 //
    6834             :       GIM_CheckFeatures, GIFBS_IsLE,
    6835             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s8,
    6836             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    6837             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    6838             :       // (bitconvert:{ *:[v1i64] } DPR:{ *:[v8i8] }:$src)  =>  DPR:{ *:[v1i64] }:$src
    6839             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    6840             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    6841             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    6842             :       GIR_EraseFromParent, /*InsnID*/0,
    6843             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC DPR*/18,
    6844             :       // GIR_Coverage, 2344,
    6845             :       GIR_Done,
    6846             :     // Label 347: @16069
    6847             :     GIM_Try, /*On fail goto*//*Label 348*/ 16101, // Rule ID 2345 //
    6848             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s64,
    6849             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    6850             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    6851             :       // (bitconvert:{ *:[v1i64] } DPR:{ *:[f64] }:$src)  =>  DPR:{ *:[v1i64] }:$src
    6852             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    6853             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    6854             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    6855             :       GIR_EraseFromParent, /*InsnID*/0,
    6856             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC DPR*/18,
    6857             :       // GIR_Coverage, 2345,
    6858             :       GIR_Done,
    6859             :     // Label 348: @16101
    6860             :     GIM_Try, /*On fail goto*//*Label 349*/ 16135, // Rule ID 2346 //
    6861             :       GIM_CheckFeatures, GIFBS_IsLE,
    6862             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s32,
    6863             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    6864             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    6865             :       // (bitconvert:{ *:[v1i64] } DPR:{ *:[v2f32] }:$src)  =>  DPR:{ *:[v1i64] }:$src
    6866             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    6867             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    6868             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    6869             :       GIR_EraseFromParent, /*InsnID*/0,
    6870             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC DPR*/18,
    6871             :       // GIR_Coverage, 2346,
    6872             :       GIR_Done,
    6873             :     // Label 349: @16135
    6874             :     GIM_Try, /*On fail goto*//*Label 350*/ 16167, // Rule ID 2362 //
    6875             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s64,
    6876             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    6877             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    6878             :       // (bitconvert:{ *:[f64] } DPR:{ *:[v1i64] }:$src)  =>  DPR:{ *:[f64] }:$src
    6879             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    6880             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    6881             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    6882             :       GIR_EraseFromParent, /*InsnID*/0,
    6883             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC DPR*/18,
    6884             :       // GIR_Coverage, 2362,
    6885             :       GIR_Done,
    6886             :     // Label 350: @16167
    6887             :     GIM_Try, /*On fail goto*//*Label 351*/ 16201, // Rule ID 2363 //
    6888             :       GIM_CheckFeatures, GIFBS_IsLE,
    6889             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s32,
    6890             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    6891             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    6892             :       // (bitconvert:{ *:[f64] } DPR:{ *:[v2i32] }:$src)  =>  DPR:{ *:[f64] }:$src
    6893             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    6894             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    6895             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    6896             :       GIR_EraseFromParent, /*InsnID*/0,
    6897             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC DPR*/18,
    6898             :       // GIR_Coverage, 2363,
    6899             :       GIR_Done,
    6900             :     // Label 351: @16201
    6901             :     GIM_Try, /*On fail goto*//*Label 352*/ 16235, // Rule ID 2364 //
    6902             :       GIM_CheckFeatures, GIFBS_IsLE,
    6903             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s16,
    6904             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    6905             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    6906             :       // (bitconvert:{ *:[f64] } DPR:{ *:[v4i16] }:$src)  =>  DPR:{ *:[f64] }:$src
    6907             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    6908             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    6909             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    6910             :       GIR_EraseFromParent, /*InsnID*/0,
    6911             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC DPR*/18,
    6912             :       // GIR_Coverage, 2364,
    6913             :       GIR_Done,
    6914             :     // Label 352: @16235
    6915             :     GIM_Try, /*On fail goto*//*Label 353*/ 16269, // Rule ID 2365 //
    6916             :       GIM_CheckFeatures, GIFBS_IsLE,
    6917             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s16,
    6918             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    6919             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    6920             :       // (bitconvert:{ *:[f64] } DPR:{ *:[v4f16] }:$src)  =>  DPR:{ *:[f64] }:$src
    6921             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    6922             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    6923             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    6924             :       GIR_EraseFromParent, /*InsnID*/0,
    6925             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC DPR*/18,
    6926             :       // GIR_Coverage, 2365,
    6927             :       GIR_Done,
    6928             :     // Label 353: @16269
    6929             :     GIM_Try, /*On fail goto*//*Label 354*/ 16303, // Rule ID 2366 //
    6930             :       GIM_CheckFeatures, GIFBS_IsLE,
    6931             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s8,
    6932             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    6933             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    6934             :       // (bitconvert:{ *:[f64] } DPR:{ *:[v8i8] }:$src)  =>  DPR:{ *:[f64] }:$src
    6935             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    6936             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    6937             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    6938             :       GIR_EraseFromParent, /*InsnID*/0,
    6939             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC DPR*/18,
    6940             :       // GIR_Coverage, 2366,
    6941             :       GIR_Done,
    6942             :     // Label 354: @16303
    6943             :     GIM_Try, /*On fail goto*//*Label 355*/ 16337, // Rule ID 2367 //
    6944             :       GIM_CheckFeatures, GIFBS_IsLE,
    6945             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s32,
    6946             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    6947             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    6948             :       // (bitconvert:{ *:[f64] } DPR:{ *:[v2f32] }:$src)  =>  DPR:{ *:[f64] }:$src
    6949             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    6950             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    6951             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    6952             :       GIR_EraseFromParent, /*InsnID*/0,
    6953             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC DPR*/18,
    6954             :       // GIR_Coverage, 2367,
    6955             :       GIR_Done,
    6956             :     // Label 355: @16337
    6957             :     GIM_Try, /*On fail goto*//*Label 356*/ 16375, // Rule ID 2406 //
    6958             :       GIM_CheckFeatures, GIFBS_IsBE,
    6959             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s32,
    6960             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    6961             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    6962             :       // (bitconvert:{ *:[v1i64] } DPR:{ *:[v2i32] }:$src)  =>  (VREV64d32:{ *:[v1i64] } DPR:{ *:[v2i32] }:$src)
    6963             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV64d32,
    6964             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    6965             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    6966             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6967             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6968             :       GIR_EraseFromParent, /*InsnID*/0,
    6969             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6970             :       // GIR_Coverage, 2406,
    6971             :       GIR_Done,
    6972             :     // Label 356: @16375
    6973             :     GIM_Try, /*On fail goto*//*Label 357*/ 16413, // Rule ID 2407 //
    6974             :       GIM_CheckFeatures, GIFBS_IsBE,
    6975             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s16,
    6976             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    6977             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    6978             :       // (bitconvert:{ *:[v1i64] } DPR:{ *:[v4i16] }:$src)  =>  (VREV64d16:{ *:[v1i64] } DPR:{ *:[v4i16] }:$src)
    6979             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV64d16,
    6980             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    6981             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    6982             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6983             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    6984             :       GIR_EraseFromParent, /*InsnID*/0,
    6985             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    6986             :       // GIR_Coverage, 2407,
    6987             :       GIR_Done,
    6988             :     // Label 357: @16413
    6989             :     GIM_Try, /*On fail goto*//*Label 358*/ 16451, // Rule ID 2408 //
    6990             :       GIM_CheckFeatures, GIFBS_IsBE,
    6991             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s8,
    6992             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    6993             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    6994             :       // (bitconvert:{ *:[v1i64] } DPR:{ *:[v8i8] }:$src)  =>  (VREV64d8:{ *:[v1i64] } DPR:{ *:[v8i8] }:$src)
    6995             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV64d8,
    6996             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    6997             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    6998             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    6999             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7000             :       GIR_EraseFromParent, /*InsnID*/0,
    7001             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7002             :       // GIR_Coverage, 2408,
    7003             :       GIR_Done,
    7004             :     // Label 358: @16451
    7005             :     GIM_Try, /*On fail goto*//*Label 359*/ 16489, // Rule ID 2409 //
    7006             :       GIM_CheckFeatures, GIFBS_IsBE,
    7007             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s32,
    7008             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7009             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    7010             :       // (bitconvert:{ *:[v1i64] } DPR:{ *:[v2f32] }:$src)  =>  (VREV64d32:{ *:[v1i64] } DPR:{ *:[v2f32] }:$src)
    7011             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV64d32,
    7012             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7013             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7014             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7015             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7016             :       GIR_EraseFromParent, /*InsnID*/0,
    7017             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7018             :       // GIR_Coverage, 2409,
    7019             :       GIR_Done,
    7020             :     // Label 359: @16489
    7021             :     GIM_Try, /*On fail goto*//*Label 360*/ 16527, // Rule ID 2424 //
    7022             :       GIM_CheckFeatures, GIFBS_IsBE,
    7023             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s32,
    7024             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7025             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    7026             :       // (bitconvert:{ *:[f64] } DPR:{ *:[v2i32] }:$src)  =>  (VREV64d32:{ *:[f64] } DPR:{ *:[v2i32] }:$src)
    7027             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV64d32,
    7028             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7029             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7030             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7031             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7032             :       GIR_EraseFromParent, /*InsnID*/0,
    7033             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7034             :       // GIR_Coverage, 2424,
    7035             :       GIR_Done,
    7036             :     // Label 360: @16527
    7037             :     GIM_Try, /*On fail goto*//*Label 361*/ 16565, // Rule ID 2425 //
    7038             :       GIM_CheckFeatures, GIFBS_IsBE,
    7039             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s16,
    7040             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7041             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    7042             :       // (bitconvert:{ *:[f64] } DPR:{ *:[v4f16] }:$src)  =>  (VREV64d16:{ *:[f64] } DPR:{ *:[v4f16] }:$src)
    7043             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV64d16,
    7044             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7045             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7046             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7047             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7048             :       GIR_EraseFromParent, /*InsnID*/0,
    7049             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7050             :       // GIR_Coverage, 2425,
    7051             :       GIR_Done,
    7052             :     // Label 361: @16565
    7053             :     GIM_Try, /*On fail goto*//*Label 362*/ 16603, // Rule ID 2426 //
    7054             :       GIM_CheckFeatures, GIFBS_IsBE,
    7055             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s16,
    7056             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7057             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    7058             :       // (bitconvert:{ *:[f64] } DPR:{ *:[v4i16] }:$src)  =>  (VREV64d16:{ *:[f64] } DPR:{ *:[v4i16] }:$src)
    7059             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV64d16,
    7060             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7061             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7062             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7063             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7064             :       GIR_EraseFromParent, /*InsnID*/0,
    7065             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7066             :       // GIR_Coverage, 2426,
    7067             :       GIR_Done,
    7068             :     // Label 362: @16603
    7069             :     GIM_Try, /*On fail goto*//*Label 363*/ 16641, // Rule ID 2427 //
    7070             :       GIM_CheckFeatures, GIFBS_IsBE,
    7071             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s8,
    7072             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7073             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    7074             :       // (bitconvert:{ *:[f64] } DPR:{ *:[v8i8] }:$src)  =>  (VREV64d8:{ *:[f64] } DPR:{ *:[v8i8] }:$src)
    7075             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV64d8,
    7076             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7077             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7078             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7079             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7080             :       GIR_EraseFromParent, /*InsnID*/0,
    7081             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7082             :       // GIR_Coverage, 2427,
    7083             :       GIR_Done,
    7084             :     // Label 363: @16641
    7085             :     GIM_Try, /*On fail goto*//*Label 364*/ 16679, // Rule ID 2428 //
    7086             :       GIM_CheckFeatures, GIFBS_IsBE,
    7087             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s32,
    7088             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7089             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    7090             :       // (bitconvert:{ *:[f64] } DPR:{ *:[v2f32] }:$src)  =>  (VREV64d32:{ *:[f64] } DPR:{ *:[v2f32] }:$src)
    7091             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV64d32,
    7092             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7093             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7094             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7095             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7096             :       GIR_EraseFromParent, /*InsnID*/0,
    7097             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7098             :       // GIR_Coverage, 2428,
    7099             :       GIR_Done,
    7100             :     // Label 364: @16679
    7101             :     GIM_Reject,
    7102             :     // Label 334: @16680
    7103             :     GIM_Try, /*On fail goto*//*Label 365*/ 16714, // Rule ID 2347 //
    7104             :       GIM_CheckFeatures, GIFBS_IsLE,
    7105             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s64,
    7106             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7107             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    7108             :       // (bitconvert:{ *:[v2i32] } DPR:{ *:[v1i64] }:$src)  =>  DPR:{ *:[v2i32] }:$src
    7109             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    7110             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    7111             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7112             :       GIR_EraseFromParent, /*InsnID*/0,
    7113             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC DPR*/18,
    7114             :       // GIR_Coverage, 2347,
    7115             :       GIR_Done,
    7116             :     // Label 365: @16714
    7117             :     GIM_Try, /*On fail goto*//*Label 366*/ 16748, // Rule ID 2348 //
    7118             :       GIM_CheckFeatures, GIFBS_IsLE,
    7119             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s16,
    7120             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7121             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    7122             :       // (bitconvert:{ *:[v2i32] } DPR:{ *:[v4i16] }:$src)  =>  DPR:{ *:[v2i32] }:$src
    7123             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    7124             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    7125             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7126             :       GIR_EraseFromParent, /*InsnID*/0,
    7127             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC DPR*/18,
    7128             :       // GIR_Coverage, 2348,
    7129             :       GIR_Done,
    7130             :     // Label 366: @16748
    7131             :     GIM_Try, /*On fail goto*//*Label 367*/ 16782, // Rule ID 2349 //
    7132             :       GIM_CheckFeatures, GIFBS_IsLE,
    7133             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s8,
    7134             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7135             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    7136             :       // (bitconvert:{ *:[v2i32] } DPR:{ *:[v8i8] }:$src)  =>  DPR:{ *:[v2i32] }:$src
    7137             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    7138             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    7139             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7140             :       GIR_EraseFromParent, /*InsnID*/0,
    7141             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC DPR*/18,
    7142             :       // GIR_Coverage, 2349,
    7143             :       GIR_Done,
    7144             :     // Label 367: @16782
    7145             :     GIM_Try, /*On fail goto*//*Label 368*/ 16816, // Rule ID 2350 //
    7146             :       GIM_CheckFeatures, GIFBS_IsLE,
    7147             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s64,
    7148             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7149             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    7150             :       // (bitconvert:{ *:[v2i32] } DPR:{ *:[f64] }:$src)  =>  DPR:{ *:[v2i32] }:$src
    7151             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    7152             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    7153             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7154             :       GIR_EraseFromParent, /*InsnID*/0,
    7155             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC DPR*/18,
    7156             :       // GIR_Coverage, 2350,
    7157             :       GIR_Done,
    7158             :     // Label 368: @16816
    7159             :     GIM_Try, /*On fail goto*//*Label 369*/ 16848, // Rule ID 2351 //
    7160             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s32,
    7161             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7162             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    7163             :       // (bitconvert:{ *:[v2i32] } DPR:{ *:[v2f32] }:$src)  =>  DPR:{ *:[v2i32] }:$src
    7164             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    7165             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    7166             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7167             :       GIR_EraseFromParent, /*InsnID*/0,
    7168             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC DPR*/18,
    7169             :       // GIR_Coverage, 2351,
    7170             :       GIR_Done,
    7171             :     // Label 369: @16848
    7172             :     GIM_Try, /*On fail goto*//*Label 370*/ 16882, // Rule ID 2368 //
    7173             :       GIM_CheckFeatures, GIFBS_IsLE,
    7174             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s64,
    7175             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7176             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    7177             :       // (bitconvert:{ *:[v2f32] } DPR:{ *:[f64] }:$src)  =>  DPR:{ *:[v2f32] }:$src
    7178             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    7179             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    7180             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7181             :       GIR_EraseFromParent, /*InsnID*/0,
    7182             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC DPR*/18,
    7183             :       // GIR_Coverage, 2368,
    7184             :       GIR_Done,
    7185             :     // Label 370: @16882
    7186             :     GIM_Try, /*On fail goto*//*Label 371*/ 16916, // Rule ID 2370 //
    7187             :       GIM_CheckFeatures, GIFBS_IsLE,
    7188             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s64,
    7189             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7190             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    7191             :       // (bitconvert:{ *:[v2f32] } DPR:{ *:[v1i64] }:$src)  =>  DPR:{ *:[v2f32] }:$src
    7192             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    7193             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    7194             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7195             :       GIR_EraseFromParent, /*InsnID*/0,
    7196             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC DPR*/18,
    7197             :       // GIR_Coverage, 2370,
    7198             :       GIR_Done,
    7199             :     // Label 371: @16916
    7200             :     GIM_Try, /*On fail goto*//*Label 372*/ 16948, // Rule ID 2371 //
    7201             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s32,
    7202             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7203             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    7204             :       // (bitconvert:{ *:[v2f32] } DPR:{ *:[v2i32] }:$src)  =>  DPR:{ *:[v2f32] }:$src
    7205             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    7206             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    7207             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7208             :       GIR_EraseFromParent, /*InsnID*/0,
    7209             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC DPR*/18,
    7210             :       // GIR_Coverage, 2371,
    7211             :       GIR_Done,
    7212             :     // Label 372: @16948
    7213             :     GIM_Try, /*On fail goto*//*Label 373*/ 16982, // Rule ID 2372 //
    7214             :       GIM_CheckFeatures, GIFBS_IsLE,
    7215             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s16,
    7216             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7217             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    7218             :       // (bitconvert:{ *:[v2f32] } DPR:{ *:[v4i16] }:$src)  =>  DPR:{ *:[v2f32] }:$src
    7219             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    7220             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    7221             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7222             :       GIR_EraseFromParent, /*InsnID*/0,
    7223             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC DPR*/18,
    7224             :       // GIR_Coverage, 2372,
    7225             :       GIR_Done,
    7226             :     // Label 373: @16982
    7227             :     GIM_Try, /*On fail goto*//*Label 374*/ 17016, // Rule ID 2373 //
    7228             :       GIM_CheckFeatures, GIFBS_IsLE,
    7229             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s8,
    7230             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7231             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    7232             :       // (bitconvert:{ *:[v2f32] } DPR:{ *:[v8i8] }:$src)  =>  DPR:{ *:[v2f32] }:$src
    7233             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    7234             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    7235             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7236             :       GIR_EraseFromParent, /*InsnID*/0,
    7237             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC DPR*/18,
    7238             :       // GIR_Coverage, 2373,
    7239             :       GIR_Done,
    7240             :     // Label 374: @17016
    7241             :     GIM_Try, /*On fail goto*//*Label 375*/ 17054, // Rule ID 2410 //
    7242             :       GIM_CheckFeatures, GIFBS_IsBE,
    7243             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s64,
    7244             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7245             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    7246             :       // (bitconvert:{ *:[v2i32] } DPR:{ *:[v1i64] }:$src)  =>  (VREV64d32:{ *:[v2i32] } DPR:{ *:[v1i64] }:$src)
    7247             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV64d32,
    7248             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7249             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7250             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7251             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7252             :       GIR_EraseFromParent, /*InsnID*/0,
    7253             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7254             :       // GIR_Coverage, 2410,
    7255             :       GIR_Done,
    7256             :     // Label 375: @17054
    7257             :     GIM_Try, /*On fail goto*//*Label 376*/ 17092, // Rule ID 2411 //
    7258             :       GIM_CheckFeatures, GIFBS_IsBE,
    7259             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s16,
    7260             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7261             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    7262             :       // (bitconvert:{ *:[v2i32] } DPR:{ *:[v4i16] }:$src)  =>  (VREV32d16:{ *:[v2i32] } DPR:{ *:[v4i16] }:$src)
    7263             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV32d16,
    7264             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7265             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7266             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7267             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7268             :       GIR_EraseFromParent, /*InsnID*/0,
    7269             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7270             :       // GIR_Coverage, 2411,
    7271             :       GIR_Done,
    7272             :     // Label 376: @17092
    7273             :     GIM_Try, /*On fail goto*//*Label 377*/ 17130, // Rule ID 2412 //
    7274             :       GIM_CheckFeatures, GIFBS_IsBE,
    7275             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s8,
    7276             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7277             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    7278             :       // (bitconvert:{ *:[v2i32] } DPR:{ *:[v8i8] }:$src)  =>  (VREV32d8:{ *:[v2i32] } DPR:{ *:[v8i8] }:$src)
    7279             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV32d8,
    7280             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7281             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7282             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7283             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7284             :       GIR_EraseFromParent, /*InsnID*/0,
    7285             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7286             :       // GIR_Coverage, 2412,
    7287             :       GIR_Done,
    7288             :     // Label 377: @17130
    7289             :     GIM_Try, /*On fail goto*//*Label 378*/ 17168, // Rule ID 2413 //
    7290             :       GIM_CheckFeatures, GIFBS_IsBE,
    7291             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s64,
    7292             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7293             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    7294             :       // (bitconvert:{ *:[v2i32] } DPR:{ *:[f64] }:$src)  =>  (VREV64d32:{ *:[v2i32] } DPR:{ *:[f64] }:$src)
    7295             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV64d32,
    7296             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7297             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7298             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7299             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7300             :       GIR_EraseFromParent, /*InsnID*/0,
    7301             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7302             :       // GIR_Coverage, 2413,
    7303             :       GIR_Done,
    7304             :     // Label 378: @17168
    7305             :     GIM_Try, /*On fail goto*//*Label 379*/ 17206, // Rule ID 2429 //
    7306             :       GIM_CheckFeatures, GIFBS_IsBE,
    7307             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s64,
    7308             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7309             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    7310             :       // (bitconvert:{ *:[v2f32] } DPR:{ *:[f64] }:$src)  =>  (VREV64d32:{ *:[v2f32] } DPR:{ *:[f64] }:$src)
    7311             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV64d32,
    7312             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7313             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7314             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7315             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7316             :       GIR_EraseFromParent, /*InsnID*/0,
    7317             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7318             :       // GIR_Coverage, 2429,
    7319             :       GIR_Done,
    7320             :     // Label 379: @17206
    7321             :     GIM_Try, /*On fail goto*//*Label 380*/ 17244, // Rule ID 2430 //
    7322             :       GIM_CheckFeatures, GIFBS_IsBE,
    7323             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s64,
    7324             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7325             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    7326             :       // (bitconvert:{ *:[v2f32] } DPR:{ *:[v1i64] }:$src)  =>  (VREV64d32:{ *:[v2f32] } DPR:{ *:[v1i64] }:$src)
    7327             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV64d32,
    7328             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7329             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7330             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7331             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7332             :       GIR_EraseFromParent, /*InsnID*/0,
    7333             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7334             :       // GIR_Coverage, 2430,
    7335             :       GIR_Done,
    7336             :     // Label 380: @17244
    7337             :     GIM_Try, /*On fail goto*//*Label 381*/ 17282, // Rule ID 2431 //
    7338             :       GIM_CheckFeatures, GIFBS_IsBE,
    7339             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s16,
    7340             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7341             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    7342             :       // (bitconvert:{ *:[v2f32] } DPR:{ *:[v4i16] }:$src)  =>  (VREV32d16:{ *:[v2f32] } DPR:{ *:[v4i16] }:$src)
    7343             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV32d16,
    7344             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7345             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7346             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7347             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7348             :       GIR_EraseFromParent, /*InsnID*/0,
    7349             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7350             :       // GIR_Coverage, 2431,
    7351             :       GIR_Done,
    7352             :     // Label 381: @17282
    7353             :     GIM_Try, /*On fail goto*//*Label 382*/ 17320, // Rule ID 2432 //
    7354             :       GIM_CheckFeatures, GIFBS_IsBE,
    7355             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s8,
    7356             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7357             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    7358             :       // (bitconvert:{ *:[v2f32] } DPR:{ *:[v8i8] }:$src)  =>  (VREV32d8:{ *:[v2f32] } DPR:{ *:[v8i8] }:$src)
    7359             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV32d8,
    7360             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7361             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7362             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7363             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7364             :       GIR_EraseFromParent, /*InsnID*/0,
    7365             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7366             :       // GIR_Coverage, 2432,
    7367             :       GIR_Done,
    7368             :     // Label 382: @17320
    7369             :     GIM_Reject,
    7370             :     // Label 335: @17321
    7371             :     GIM_Try, /*On fail goto*//*Label 383*/ 17355, // Rule ID 2374 //
    7372             :       GIM_CheckFeatures, GIFBS_IsLE,
    7373             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s32,
    7374             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7375             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    7376             :       // (bitconvert:{ *:[v2i64] } QPR:{ *:[v4i32] }:$src)  =>  QPR:{ *:[v2i64] }:$src
    7377             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    7378             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    7379             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7380             :       GIR_EraseFromParent, /*InsnID*/0,
    7381             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC QPR*/36,
    7382             :       // GIR_Coverage, 2374,
    7383             :       GIR_Done,
    7384             :     // Label 383: @17355
    7385             :     GIM_Try, /*On fail goto*//*Label 384*/ 17389, // Rule ID 2375 //
    7386             :       GIM_CheckFeatures, GIFBS_IsLE,
    7387             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s16,
    7388             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7389             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    7390             :       // (bitconvert:{ *:[v2i64] } QPR:{ *:[v8i16] }:$src)  =>  QPR:{ *:[v2i64] }:$src
    7391             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    7392             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    7393             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7394             :       GIR_EraseFromParent, /*InsnID*/0,
    7395             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC QPR*/36,
    7396             :       // GIR_Coverage, 2375,
    7397             :       GIR_Done,
    7398             :     // Label 384: @17389
    7399             :     GIM_Try, /*On fail goto*//*Label 385*/ 17423, // Rule ID 2376 //
    7400             :       GIM_CheckFeatures, GIFBS_IsLE,
    7401             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v16s8,
    7402             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7403             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    7404             :       // (bitconvert:{ *:[v2i64] } QPR:{ *:[v16i8] }:$src)  =>  QPR:{ *:[v2i64] }:$src
    7405             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    7406             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    7407             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7408             :       GIR_EraseFromParent, /*InsnID*/0,
    7409             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC QPR*/36,
    7410             :       // GIR_Coverage, 2376,
    7411             :       GIR_Done,
    7412             :     // Label 385: @17423
    7413             :     GIM_Try, /*On fail goto*//*Label 386*/ 17455, // Rule ID 2377 //
    7414             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s64,
    7415             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7416             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    7417             :       // (bitconvert:{ *:[v2i64] } QPR:{ *:[v2f64] }:$src)  =>  QPR:{ *:[v2i64] }:$src
    7418             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    7419             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    7420             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7421             :       GIR_EraseFromParent, /*InsnID*/0,
    7422             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC QPR*/36,
    7423             :       // GIR_Coverage, 2377,
    7424             :       GIR_Done,
    7425             :     // Label 386: @17455
    7426             :     GIM_Try, /*On fail goto*//*Label 387*/ 17489, // Rule ID 2378 //
    7427             :       GIM_CheckFeatures, GIFBS_IsLE,
    7428             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s32,
    7429             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7430             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    7431             :       // (bitconvert:{ *:[v2i64] } QPR:{ *:[v4f32] }:$src)  =>  QPR:{ *:[v2i64] }:$src
    7432             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    7433             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    7434             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7435             :       GIR_EraseFromParent, /*InsnID*/0,
    7436             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC QPR*/36,
    7437             :       // GIR_Coverage, 2378,
    7438             :       GIR_Done,
    7439             :     // Label 387: @17489
    7440             :     GIM_Try, /*On fail goto*//*Label 388*/ 17521, // Rule ID 2400 //
    7441             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s64,
    7442             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7443             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    7444             :       // (bitconvert:{ *:[v2f64] } QPR:{ *:[v2i64] }:$src)  =>  QPR:{ *:[v2f64] }:$src
    7445             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    7446             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    7447             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7448             :       GIR_EraseFromParent, /*InsnID*/0,
    7449             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC QPR*/36,
    7450             :       // GIR_Coverage, 2400,
    7451             :       GIR_Done,
    7452             :     // Label 388: @17521
    7453             :     GIM_Try, /*On fail goto*//*Label 389*/ 17555, // Rule ID 2401 //
    7454             :       GIM_CheckFeatures, GIFBS_IsLE,
    7455             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s32,
    7456             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7457             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    7458             :       // (bitconvert:{ *:[v2f64] } QPR:{ *:[v4i32] }:$src)  =>  QPR:{ *:[v2f64] }:$src
    7459             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    7460             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    7461             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7462             :       GIR_EraseFromParent, /*InsnID*/0,
    7463             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC QPR*/36,
    7464             :       // GIR_Coverage, 2401,
    7465             :       GIR_Done,
    7466             :     // Label 389: @17555
    7467             :     GIM_Try, /*On fail goto*//*Label 390*/ 17589, // Rule ID 2402 //
    7468             :       GIM_CheckFeatures, GIFBS_IsLE,
    7469             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s16,
    7470             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7471             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    7472             :       // (bitconvert:{ *:[v2f64] } QPR:{ *:[v8i16] }:$src)  =>  QPR:{ *:[v2f64] }:$src
    7473             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    7474             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    7475             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7476             :       GIR_EraseFromParent, /*InsnID*/0,
    7477             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC QPR*/36,
    7478             :       // GIR_Coverage, 2402,
    7479             :       GIR_Done,
    7480             :     // Label 390: @17589
    7481             :     GIM_Try, /*On fail goto*//*Label 391*/ 17623, // Rule ID 2403 //
    7482             :       GIM_CheckFeatures, GIFBS_IsLE,
    7483             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s16,
    7484             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7485             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    7486             :       // (bitconvert:{ *:[v2f64] } QPR:{ *:[v8f16] }:$src)  =>  QPR:{ *:[v2f64] }:$src
    7487             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    7488             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    7489             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7490             :       GIR_EraseFromParent, /*InsnID*/0,
    7491             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC QPR*/36,
    7492             :       // GIR_Coverage, 2403,
    7493             :       GIR_Done,
    7494             :     // Label 391: @17623
    7495             :     GIM_Try, /*On fail goto*//*Label 392*/ 17657, // Rule ID 2404 //
    7496             :       GIM_CheckFeatures, GIFBS_IsLE,
    7497             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v16s8,
    7498             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7499             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    7500             :       // (bitconvert:{ *:[v2f64] } QPR:{ *:[v16i8] }:$src)  =>  QPR:{ *:[v2f64] }:$src
    7501             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    7502             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    7503             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7504             :       GIR_EraseFromParent, /*InsnID*/0,
    7505             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC QPR*/36,
    7506             :       // GIR_Coverage, 2404,
    7507             :       GIR_Done,
    7508             :     // Label 392: @17657
    7509             :     GIM_Try, /*On fail goto*//*Label 393*/ 17691, // Rule ID 2405 //
    7510             :       GIM_CheckFeatures, GIFBS_IsLE,
    7511             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s32,
    7512             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7513             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    7514             :       // (bitconvert:{ *:[v2f64] } QPR:{ *:[v4f32] }:$src)  =>  QPR:{ *:[v2f64] }:$src
    7515             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    7516             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    7517             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7518             :       GIR_EraseFromParent, /*InsnID*/0,
    7519             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC QPR*/36,
    7520             :       // GIR_Coverage, 2405,
    7521             :       GIR_Done,
    7522             :     // Label 393: @17691
    7523             :     GIM_Try, /*On fail goto*//*Label 394*/ 17729, // Rule ID 2433 //
    7524             :       GIM_CheckFeatures, GIFBS_IsBE,
    7525             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s32,
    7526             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7527             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    7528             :       // (bitconvert:{ *:[v2i64] } QPR:{ *:[v4i32] }:$src)  =>  (VREV64q32:{ *:[v2i64] } QPR:{ *:[v4i32] }:$src)
    7529             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV64q32,
    7530             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7531             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7532             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7533             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7534             :       GIR_EraseFromParent, /*InsnID*/0,
    7535             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7536             :       // GIR_Coverage, 2433,
    7537             :       GIR_Done,
    7538             :     // Label 394: @17729
    7539             :     GIM_Try, /*On fail goto*//*Label 395*/ 17767, // Rule ID 2434 //
    7540             :       GIM_CheckFeatures, GIFBS_IsBE,
    7541             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s16,
    7542             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7543             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    7544             :       // (bitconvert:{ *:[v2i64] } QPR:{ *:[v8i16] }:$src)  =>  (VREV64q16:{ *:[v2i64] } QPR:{ *:[v8i16] }:$src)
    7545             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV64q16,
    7546             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7547             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7548             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7549             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7550             :       GIR_EraseFromParent, /*InsnID*/0,
    7551             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7552             :       // GIR_Coverage, 2434,
    7553             :       GIR_Done,
    7554             :     // Label 395: @17767
    7555             :     GIM_Try, /*On fail goto*//*Label 396*/ 17805, // Rule ID 2435 //
    7556             :       GIM_CheckFeatures, GIFBS_IsBE,
    7557             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v16s8,
    7558             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7559             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    7560             :       // (bitconvert:{ *:[v2i64] } QPR:{ *:[v16i8] }:$src)  =>  (VREV64q8:{ *:[v2i64] } QPR:{ *:[v16i8] }:$src)
    7561             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV64q8,
    7562             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7563             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7564             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7565             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7566             :       GIR_EraseFromParent, /*InsnID*/0,
    7567             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7568             :       // GIR_Coverage, 2435,
    7569             :       GIR_Done,
    7570             :     // Label 396: @17805
    7571             :     GIM_Try, /*On fail goto*//*Label 397*/ 17843, // Rule ID 2436 //
    7572             :       GIM_CheckFeatures, GIFBS_IsBE,
    7573             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s32,
    7574             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7575             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    7576             :       // (bitconvert:{ *:[v2i64] } QPR:{ *:[v4f32] }:$src)  =>  (VREV64q32:{ *:[v2i64] } QPR:{ *:[v4f32] }:$src)
    7577             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV64q32,
    7578             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7579             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7580             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7581             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7582             :       GIR_EraseFromParent, /*InsnID*/0,
    7583             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7584             :       // GIR_Coverage, 2436,
    7585             :       GIR_Done,
    7586             :     // Label 397: @17843
    7587             :     GIM_Try, /*On fail goto*//*Label 398*/ 17881, // Rule ID 2457 //
    7588             :       GIM_CheckFeatures, GIFBS_IsBE,
    7589             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s32,
    7590             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7591             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    7592             :       // (bitconvert:{ *:[v2f64] } QPR:{ *:[v4i32] }:$src)  =>  (VREV64q32:{ *:[v2f64] } QPR:{ *:[v4i32] }:$src)
    7593             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV64q32,
    7594             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7595             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7596             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7597             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7598             :       GIR_EraseFromParent, /*InsnID*/0,
    7599             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7600             :       // GIR_Coverage, 2457,
    7601             :       GIR_Done,
    7602             :     // Label 398: @17881
    7603             :     GIM_Try, /*On fail goto*//*Label 399*/ 17919, // Rule ID 2458 //
    7604             :       GIM_CheckFeatures, GIFBS_IsBE,
    7605             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s16,
    7606             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7607             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    7608             :       // (bitconvert:{ *:[v2f64] } QPR:{ *:[v8i16] }:$src)  =>  (VREV64q16:{ *:[v2f64] } QPR:{ *:[v8i16] }:$src)
    7609             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV64q16,
    7610             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7611             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7612             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7613             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7614             :       GIR_EraseFromParent, /*InsnID*/0,
    7615             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7616             :       // GIR_Coverage, 2458,
    7617             :       GIR_Done,
    7618             :     // Label 399: @17919
    7619             :     GIM_Try, /*On fail goto*//*Label 400*/ 17957, // Rule ID 2459 //
    7620             :       GIM_CheckFeatures, GIFBS_IsBE,
    7621             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s16,
    7622             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7623             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    7624             :       // (bitconvert:{ *:[v2f64] } QPR:{ *:[v8f16] }:$src)  =>  (VREV64q16:{ *:[v2f64] } QPR:{ *:[v8f16] }:$src)
    7625             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV64q16,
    7626             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7627             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7628             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7629             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7630             :       GIR_EraseFromParent, /*InsnID*/0,
    7631             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7632             :       // GIR_Coverage, 2459,
    7633             :       GIR_Done,
    7634             :     // Label 400: @17957
    7635             :     GIM_Try, /*On fail goto*//*Label 401*/ 17995, // Rule ID 2460 //
    7636             :       GIM_CheckFeatures, GIFBS_IsBE,
    7637             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v16s8,
    7638             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7639             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    7640             :       // (bitconvert:{ *:[v2f64] } QPR:{ *:[v16i8] }:$src)  =>  (VREV64q8:{ *:[v2f64] } QPR:{ *:[v16i8] }:$src)
    7641             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV64q8,
    7642             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7643             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7644             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7645             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7646             :       GIR_EraseFromParent, /*InsnID*/0,
    7647             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7648             :       // GIR_Coverage, 2460,
    7649             :       GIR_Done,
    7650             :     // Label 401: @17995
    7651             :     GIM_Try, /*On fail goto*//*Label 402*/ 18033, // Rule ID 2461 //
    7652             :       GIM_CheckFeatures, GIFBS_IsBE,
    7653             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s32,
    7654             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7655             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    7656             :       // (bitconvert:{ *:[v2f64] } QPR:{ *:[v4f32] }:$src)  =>  (VREV64q32:{ *:[v2f64] } QPR:{ *:[v4f32] }:$src)
    7657             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV64q32,
    7658             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7659             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7660             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7661             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7662             :       GIR_EraseFromParent, /*InsnID*/0,
    7663             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7664             :       // GIR_Coverage, 2461,
    7665             :       GIR_Done,
    7666             :     // Label 402: @18033
    7667             :     GIM_Reject,
    7668             :     // Label 336: @18034
    7669             :     GIM_Try, /*On fail goto*//*Label 403*/ 18068, // Rule ID 2352 //
    7670             :       GIM_CheckFeatures, GIFBS_IsLE,
    7671             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s64,
    7672             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7673             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    7674             :       // (bitconvert:{ *:[v4i16] } DPR:{ *:[v1i64] }:$src)  =>  DPR:{ *:[v4i16] }:$src
    7675             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    7676             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    7677             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7678             :       GIR_EraseFromParent, /*InsnID*/0,
    7679             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC DPR*/18,
    7680             :       // GIR_Coverage, 2352,
    7681             :       GIR_Done,
    7682             :     // Label 403: @18068
    7683             :     GIM_Try, /*On fail goto*//*Label 404*/ 18102, // Rule ID 2353 //
    7684             :       GIM_CheckFeatures, GIFBS_IsLE,
    7685             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s32,
    7686             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7687             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    7688             :       // (bitconvert:{ *:[v4i16] } DPR:{ *:[v2i32] }:$src)  =>  DPR:{ *:[v4i16] }:$src
    7689             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    7690             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    7691             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7692             :       GIR_EraseFromParent, /*InsnID*/0,
    7693             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC DPR*/18,
    7694             :       // GIR_Coverage, 2353,
    7695             :       GIR_Done,
    7696             :     // Label 404: @18102
    7697             :     GIM_Try, /*On fail goto*//*Label 405*/ 18136, // Rule ID 2354 //
    7698             :       GIM_CheckFeatures, GIFBS_IsLE,
    7699             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s8,
    7700             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7701             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    7702             :       // (bitconvert:{ *:[v4i16] } DPR:{ *:[v8i8] }:$src)  =>  DPR:{ *:[v4i16] }:$src
    7703             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    7704             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    7705             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7706             :       GIR_EraseFromParent, /*InsnID*/0,
    7707             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC DPR*/18,
    7708             :       // GIR_Coverage, 2354,
    7709             :       GIR_Done,
    7710             :     // Label 405: @18136
    7711             :     GIM_Try, /*On fail goto*//*Label 406*/ 18170, // Rule ID 2355 //
    7712             :       GIM_CheckFeatures, GIFBS_IsLE,
    7713             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s64,
    7714             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7715             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    7716             :       // (bitconvert:{ *:[v4i16] } DPR:{ *:[f64] }:$src)  =>  DPR:{ *:[v4i16] }:$src
    7717             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    7718             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    7719             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7720             :       GIR_EraseFromParent, /*InsnID*/0,
    7721             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC DPR*/18,
    7722             :       // GIR_Coverage, 2355,
    7723             :       GIR_Done,
    7724             :     // Label 406: @18170
    7725             :     GIM_Try, /*On fail goto*//*Label 407*/ 18204, // Rule ID 2356 //
    7726             :       GIM_CheckFeatures, GIFBS_IsLE,
    7727             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s32,
    7728             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7729             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    7730             :       // (bitconvert:{ *:[v4i16] } DPR:{ *:[v2f32] }:$src)  =>  DPR:{ *:[v4i16] }:$src
    7731             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    7732             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    7733             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7734             :       GIR_EraseFromParent, /*InsnID*/0,
    7735             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC DPR*/18,
    7736             :       // GIR_Coverage, 2356,
    7737             :       GIR_Done,
    7738             :     // Label 407: @18204
    7739             :     GIM_Try, /*On fail goto*//*Label 408*/ 18238, // Rule ID 2369 //
    7740             :       GIM_CheckFeatures, GIFBS_IsLE,
    7741             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s64,
    7742             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7743             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    7744             :       // (bitconvert:{ *:[v4f16] } DPR:{ *:[f64] }:$src)  =>  DPR:{ *:[v4f16] }:$src
    7745             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    7746             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    7747             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7748             :       GIR_EraseFromParent, /*InsnID*/0,
    7749             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC DPR*/18,
    7750             :       // GIR_Coverage, 2369,
    7751             :       GIR_Done,
    7752             :     // Label 408: @18238
    7753             :     GIM_Try, /*On fail goto*//*Label 409*/ 18276, // Rule ID 2414 //
    7754             :       GIM_CheckFeatures, GIFBS_IsBE,
    7755             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s64,
    7756             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7757             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    7758             :       // (bitconvert:{ *:[v4i16] } DPR:{ *:[v1i64] }:$src)  =>  (VREV64d16:{ *:[v4i16] } DPR:{ *:[v1i64] }:$src)
    7759             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV64d16,
    7760             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7761             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7762             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7763             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7764             :       GIR_EraseFromParent, /*InsnID*/0,
    7765             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7766             :       // GIR_Coverage, 2414,
    7767             :       GIR_Done,
    7768             :     // Label 409: @18276
    7769             :     GIM_Try, /*On fail goto*//*Label 410*/ 18314, // Rule ID 2415 //
    7770             :       GIM_CheckFeatures, GIFBS_IsBE,
    7771             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s32,
    7772             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7773             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    7774             :       // (bitconvert:{ *:[v4i16] } DPR:{ *:[v2i32] }:$src)  =>  (VREV32d16:{ *:[v4i16] } DPR:{ *:[v2i32] }:$src)
    7775             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV32d16,
    7776             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7777             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7778             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7779             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7780             :       GIR_EraseFromParent, /*InsnID*/0,
    7781             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7782             :       // GIR_Coverage, 2415,
    7783             :       GIR_Done,
    7784             :     // Label 410: @18314
    7785             :     GIM_Try, /*On fail goto*//*Label 411*/ 18352, // Rule ID 2416 //
    7786             :       GIM_CheckFeatures, GIFBS_IsBE,
    7787             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s8,
    7788             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7789             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    7790             :       // (bitconvert:{ *:[v4i16] } DPR:{ *:[v8i8] }:$src)  =>  (VREV16d8:{ *:[v4i16] } DPR:{ *:[v8i8] }:$src)
    7791             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV16d8,
    7792             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7793             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7794             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7795             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7796             :       GIR_EraseFromParent, /*InsnID*/0,
    7797             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7798             :       // GIR_Coverage, 2416,
    7799             :       GIR_Done,
    7800             :     // Label 411: @18352
    7801             :     GIM_Try, /*On fail goto*//*Label 412*/ 18390, // Rule ID 2417 //
    7802             :       GIM_CheckFeatures, GIFBS_IsBE,
    7803             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s64,
    7804             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7805             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    7806             :       // (bitconvert:{ *:[v4i16] } DPR:{ *:[f64] }:$src)  =>  (VREV64d16:{ *:[v4i16] } DPR:{ *:[f64] }:$src)
    7807             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV64d16,
    7808             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7809             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7810             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7811             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7812             :       GIR_EraseFromParent, /*InsnID*/0,
    7813             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7814             :       // GIR_Coverage, 2417,
    7815             :       GIR_Done,
    7816             :     // Label 412: @18390
    7817             :     GIM_Try, /*On fail goto*//*Label 413*/ 18428, // Rule ID 2418 //
    7818             :       GIM_CheckFeatures, GIFBS_IsBE,
    7819             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s32,
    7820             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    7821             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    7822             :       // (bitconvert:{ *:[v4i16] } DPR:{ *:[v2f32] }:$src)  =>  (VREV32d16:{ *:[v4i16] } DPR:{ *:[v2f32] }:$src)
    7823             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV32d16,
    7824             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7825             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7826             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7827             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7828             :       GIR_EraseFromParent, /*InsnID*/0,
    7829             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7830             :       // GIR_Coverage, 2418,
    7831             :       GIR_Done,
    7832             :     // Label 413: @18428
    7833             :     GIM_Reject,
    7834             :     // Label 337: @18429
    7835             :     GIM_Try, /*On fail goto*//*Label 414*/ 18463, // Rule ID 2379 //
    7836             :       GIM_CheckFeatures, GIFBS_IsLE,
    7837             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s64,
    7838             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7839             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    7840             :       // (bitconvert:{ *:[v4i32] } QPR:{ *:[v2i64] }:$src)  =>  QPR:{ *:[v4i32] }:$src
    7841             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    7842             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    7843             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7844             :       GIR_EraseFromParent, /*InsnID*/0,
    7845             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC QPR*/36,
    7846             :       // GIR_Coverage, 2379,
    7847             :       GIR_Done,
    7848             :     // Label 414: @18463
    7849             :     GIM_Try, /*On fail goto*//*Label 415*/ 18497, // Rule ID 2380 //
    7850             :       GIM_CheckFeatures, GIFBS_IsLE,
    7851             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s16,
    7852             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7853             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    7854             :       // (bitconvert:{ *:[v4i32] } QPR:{ *:[v8i16] }:$src)  =>  QPR:{ *:[v4i32] }:$src
    7855             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    7856             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    7857             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7858             :       GIR_EraseFromParent, /*InsnID*/0,
    7859             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC QPR*/36,
    7860             :       // GIR_Coverage, 2380,
    7861             :       GIR_Done,
    7862             :     // Label 415: @18497
    7863             :     GIM_Try, /*On fail goto*//*Label 416*/ 18531, // Rule ID 2381 //
    7864             :       GIM_CheckFeatures, GIFBS_IsLE,
    7865             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v16s8,
    7866             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7867             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    7868             :       // (bitconvert:{ *:[v4i32] } QPR:{ *:[v16i8] }:$src)  =>  QPR:{ *:[v4i32] }:$src
    7869             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    7870             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    7871             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7872             :       GIR_EraseFromParent, /*InsnID*/0,
    7873             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC QPR*/36,
    7874             :       // GIR_Coverage, 2381,
    7875             :       GIR_Done,
    7876             :     // Label 416: @18531
    7877             :     GIM_Try, /*On fail goto*//*Label 417*/ 18565, // Rule ID 2382 //
    7878             :       GIM_CheckFeatures, GIFBS_IsLE,
    7879             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s64,
    7880             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7881             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    7882             :       // (bitconvert:{ *:[v4i32] } QPR:{ *:[v2f64] }:$src)  =>  QPR:{ *:[v4i32] }:$src
    7883             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    7884             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    7885             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7886             :       GIR_EraseFromParent, /*InsnID*/0,
    7887             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC QPR*/36,
    7888             :       // GIR_Coverage, 2382,
    7889             :       GIR_Done,
    7890             :     // Label 417: @18565
    7891             :     GIM_Try, /*On fail goto*//*Label 418*/ 18597, // Rule ID 2383 //
    7892             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s32,
    7893             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7894             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    7895             :       // (bitconvert:{ *:[v4i32] } QPR:{ *:[v4f32] }:$src)  =>  QPR:{ *:[v4i32] }:$src
    7896             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    7897             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    7898             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7899             :       GIR_EraseFromParent, /*InsnID*/0,
    7900             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC QPR*/36,
    7901             :       // GIR_Coverage, 2383,
    7902             :       GIR_Done,
    7903             :     // Label 418: @18597
    7904             :     GIM_Try, /*On fail goto*//*Label 419*/ 18631, // Rule ID 2395 //
    7905             :       GIM_CheckFeatures, GIFBS_IsLE,
    7906             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s64,
    7907             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7908             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    7909             :       // (bitconvert:{ *:[v4f32] } QPR:{ *:[v2i64] }:$src)  =>  QPR:{ *:[v4f32] }:$src
    7910             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    7911             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    7912             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7913             :       GIR_EraseFromParent, /*InsnID*/0,
    7914             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC QPR*/36,
    7915             :       // GIR_Coverage, 2395,
    7916             :       GIR_Done,
    7917             :     // Label 419: @18631
    7918             :     GIM_Try, /*On fail goto*//*Label 420*/ 18663, // Rule ID 2396 //
    7919             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s32,
    7920             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7921             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    7922             :       // (bitconvert:{ *:[v4f32] } QPR:{ *:[v4i32] }:$src)  =>  QPR:{ *:[v4f32] }:$src
    7923             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    7924             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    7925             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7926             :       GIR_EraseFromParent, /*InsnID*/0,
    7927             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC QPR*/36,
    7928             :       // GIR_Coverage, 2396,
    7929             :       GIR_Done,
    7930             :     // Label 420: @18663
    7931             :     GIM_Try, /*On fail goto*//*Label 421*/ 18697, // Rule ID 2397 //
    7932             :       GIM_CheckFeatures, GIFBS_IsLE,
    7933             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s16,
    7934             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7935             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    7936             :       // (bitconvert:{ *:[v4f32] } QPR:{ *:[v8i16] }:$src)  =>  QPR:{ *:[v4f32] }:$src
    7937             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    7938             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    7939             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7940             :       GIR_EraseFromParent, /*InsnID*/0,
    7941             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC QPR*/36,
    7942             :       // GIR_Coverage, 2397,
    7943             :       GIR_Done,
    7944             :     // Label 421: @18697
    7945             :     GIM_Try, /*On fail goto*//*Label 422*/ 18731, // Rule ID 2398 //
    7946             :       GIM_CheckFeatures, GIFBS_IsLE,
    7947             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v16s8,
    7948             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7949             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    7950             :       // (bitconvert:{ *:[v4f32] } QPR:{ *:[v16i8] }:$src)  =>  QPR:{ *:[v4f32] }:$src
    7951             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    7952             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    7953             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7954             :       GIR_EraseFromParent, /*InsnID*/0,
    7955             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC QPR*/36,
    7956             :       // GIR_Coverage, 2398,
    7957             :       GIR_Done,
    7958             :     // Label 422: @18731
    7959             :     GIM_Try, /*On fail goto*//*Label 423*/ 18765, // Rule ID 2399 //
    7960             :       GIM_CheckFeatures, GIFBS_IsLE,
    7961             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s64,
    7962             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7963             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    7964             :       // (bitconvert:{ *:[v4f32] } QPR:{ *:[v2f64] }:$src)  =>  QPR:{ *:[v4f32] }:$src
    7965             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    7966             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    7967             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7968             :       GIR_EraseFromParent, /*InsnID*/0,
    7969             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC QPR*/36,
    7970             :       // GIR_Coverage, 2399,
    7971             :       GIR_Done,
    7972             :     // Label 423: @18765
    7973             :     GIM_Try, /*On fail goto*//*Label 424*/ 18803, // Rule ID 2437 //
    7974             :       GIM_CheckFeatures, GIFBS_IsBE,
    7975             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s64,
    7976             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7977             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    7978             :       // (bitconvert:{ *:[v4i32] } QPR:{ *:[v2i64] }:$src)  =>  (VREV64q32:{ *:[v4i32] } QPR:{ *:[v2i64] }:$src)
    7979             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV64q32,
    7980             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7981             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7982             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7983             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    7984             :       GIR_EraseFromParent, /*InsnID*/0,
    7985             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    7986             :       // GIR_Coverage, 2437,
    7987             :       GIR_Done,
    7988             :     // Label 424: @18803
    7989             :     GIM_Try, /*On fail goto*//*Label 425*/ 18841, // Rule ID 2438 //
    7990             :       GIM_CheckFeatures, GIFBS_IsBE,
    7991             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s16,
    7992             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    7993             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    7994             :       // (bitconvert:{ *:[v4i32] } QPR:{ *:[v8i16] }:$src)  =>  (VREV32q16:{ *:[v4i32] } QPR:{ *:[v8i16] }:$src)
    7995             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV32q16,
    7996             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    7997             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    7998             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    7999             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8000             :       GIR_EraseFromParent, /*InsnID*/0,
    8001             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8002             :       // GIR_Coverage, 2438,
    8003             :       GIR_Done,
    8004             :     // Label 425: @18841
    8005             :     GIM_Try, /*On fail goto*//*Label 426*/ 18879, // Rule ID 2439 //
    8006             :       GIM_CheckFeatures, GIFBS_IsBE,
    8007             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v16s8,
    8008             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8009             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    8010             :       // (bitconvert:{ *:[v4i32] } QPR:{ *:[v16i8] }:$src)  =>  (VREV32q8:{ *:[v4i32] } QPR:{ *:[v16i8] }:$src)
    8011             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV32q8,
    8012             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8013             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8014             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8015             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8016             :       GIR_EraseFromParent, /*InsnID*/0,
    8017             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8018             :       // GIR_Coverage, 2439,
    8019             :       GIR_Done,
    8020             :     // Label 426: @18879
    8021             :     GIM_Try, /*On fail goto*//*Label 427*/ 18917, // Rule ID 2440 //
    8022             :       GIM_CheckFeatures, GIFBS_IsBE,
    8023             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s64,
    8024             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8025             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    8026             :       // (bitconvert:{ *:[v4i32] } QPR:{ *:[v2f64] }:$src)  =>  (VREV64q32:{ *:[v4i32] } QPR:{ *:[v2f64] }:$src)
    8027             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV64q32,
    8028             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8029             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8030             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8031             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8032             :       GIR_EraseFromParent, /*InsnID*/0,
    8033             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8034             :       // GIR_Coverage, 2440,
    8035             :       GIR_Done,
    8036             :     // Label 427: @18917
    8037             :     GIM_Try, /*On fail goto*//*Label 428*/ 18955, // Rule ID 2452 //
    8038             :       GIM_CheckFeatures, GIFBS_IsBE,
    8039             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s64,
    8040             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8041             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    8042             :       // (bitconvert:{ *:[v4f32] } QPR:{ *:[v2i64] }:$src)  =>  (VREV64q32:{ *:[v4f32] } QPR:{ *:[v2i64] }:$src)
    8043             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV64q32,
    8044             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8045             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8046             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8047             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8048             :       GIR_EraseFromParent, /*InsnID*/0,
    8049             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8050             :       // GIR_Coverage, 2452,
    8051             :       GIR_Done,
    8052             :     // Label 428: @18955
    8053             :     GIM_Try, /*On fail goto*//*Label 429*/ 18993, // Rule ID 2453 //
    8054             :       GIM_CheckFeatures, GIFBS_IsBE,
    8055             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s16,
    8056             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8057             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    8058             :       // (bitconvert:{ *:[v4f32] } QPR:{ *:[v8i16] }:$src)  =>  (VREV32q16:{ *:[v4f32] } QPR:{ *:[v8i16] }:$src)
    8059             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV32q16,
    8060             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8061             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8062             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8063             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8064             :       GIR_EraseFromParent, /*InsnID*/0,
    8065             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8066             :       // GIR_Coverage, 2453,
    8067             :       GIR_Done,
    8068             :     // Label 429: @18993
    8069             :     GIM_Try, /*On fail goto*//*Label 430*/ 19031, // Rule ID 2454 //
    8070             :       GIM_CheckFeatures, GIFBS_IsBE,
    8071             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s16,
    8072             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8073             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    8074             :       // (bitconvert:{ *:[v4f32] } QPR:{ *:[v8f16] }:$src)  =>  (VREV32q16:{ *:[v4f32] } QPR:{ *:[v8f16] }:$src)
    8075             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV32q16,
    8076             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8077             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8078             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8079             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8080             :       GIR_EraseFromParent, /*InsnID*/0,
    8081             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8082             :       // GIR_Coverage, 2454,
    8083             :       GIR_Done,
    8084             :     // Label 430: @19031
    8085             :     GIM_Try, /*On fail goto*//*Label 431*/ 19069, // Rule ID 2455 //
    8086             :       GIM_CheckFeatures, GIFBS_IsBE,
    8087             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v16s8,
    8088             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8089             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    8090             :       // (bitconvert:{ *:[v4f32] } QPR:{ *:[v16i8] }:$src)  =>  (VREV32q8:{ *:[v4f32] } QPR:{ *:[v16i8] }:$src)
    8091             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV32q8,
    8092             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8093             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8094             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8095             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8096             :       GIR_EraseFromParent, /*InsnID*/0,
    8097             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8098             :       // GIR_Coverage, 2455,
    8099             :       GIR_Done,
    8100             :     // Label 431: @19069
    8101             :     GIM_Try, /*On fail goto*//*Label 432*/ 19107, // Rule ID 2456 //
    8102             :       GIM_CheckFeatures, GIFBS_IsBE,
    8103             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s64,
    8104             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8105             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    8106             :       // (bitconvert:{ *:[v4f32] } QPR:{ *:[v2f64] }:$src)  =>  (VREV64q32:{ *:[v4f32] } QPR:{ *:[v2f64] }:$src)
    8107             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV64q32,
    8108             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8109             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8110             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8111             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8112             :       GIR_EraseFromParent, /*InsnID*/0,
    8113             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8114             :       // GIR_Coverage, 2456,
    8115             :       GIR_Done,
    8116             :     // Label 432: @19107
    8117             :     GIM_Reject,
    8118             :     // Label 338: @19108
    8119             :     GIM_Try, /*On fail goto*//*Label 433*/ 19142, // Rule ID 2357 //
    8120             :       GIM_CheckFeatures, GIFBS_IsLE,
    8121             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s64,
    8122             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    8123             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    8124             :       // (bitconvert:{ *:[v8i8] } DPR:{ *:[v1i64] }:$src)  =>  DPR:{ *:[v8i8] }:$src
    8125             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    8126             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    8127             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8128             :       GIR_EraseFromParent, /*InsnID*/0,
    8129             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC DPR*/18,
    8130             :       // GIR_Coverage, 2357,
    8131             :       GIR_Done,
    8132             :     // Label 433: @19142
    8133             :     GIM_Try, /*On fail goto*//*Label 434*/ 19176, // Rule ID 2358 //
    8134             :       GIM_CheckFeatures, GIFBS_IsLE,
    8135             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s32,
    8136             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    8137             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    8138             :       // (bitconvert:{ *:[v8i8] } DPR:{ *:[v2i32] }:$src)  =>  DPR:{ *:[v8i8] }:$src
    8139             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    8140             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    8141             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8142             :       GIR_EraseFromParent, /*InsnID*/0,
    8143             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC DPR*/18,
    8144             :       // GIR_Coverage, 2358,
    8145             :       GIR_Done,
    8146             :     // Label 434: @19176
    8147             :     GIM_Try, /*On fail goto*//*Label 435*/ 19210, // Rule ID 2359 //
    8148             :       GIM_CheckFeatures, GIFBS_IsLE,
    8149             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s16,
    8150             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    8151             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    8152             :       // (bitconvert:{ *:[v8i8] } DPR:{ *:[v4i16] }:$src)  =>  DPR:{ *:[v8i8] }:$src
    8153             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    8154             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    8155             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8156             :       GIR_EraseFromParent, /*InsnID*/0,
    8157             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC DPR*/18,
    8158             :       // GIR_Coverage, 2359,
    8159             :       GIR_Done,
    8160             :     // Label 435: @19210
    8161             :     GIM_Try, /*On fail goto*//*Label 436*/ 19244, // Rule ID 2360 //
    8162             :       GIM_CheckFeatures, GIFBS_IsLE,
    8163             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s64,
    8164             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    8165             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    8166             :       // (bitconvert:{ *:[v8i8] } DPR:{ *:[f64] }:$src)  =>  DPR:{ *:[v8i8] }:$src
    8167             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    8168             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    8169             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8170             :       GIR_EraseFromParent, /*InsnID*/0,
    8171             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC DPR*/18,
    8172             :       // GIR_Coverage, 2360,
    8173             :       GIR_Done,
    8174             :     // Label 436: @19244
    8175             :     GIM_Try, /*On fail goto*//*Label 437*/ 19278, // Rule ID 2361 //
    8176             :       GIM_CheckFeatures, GIFBS_IsLE,
    8177             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s32,
    8178             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    8179             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    8180             :       // (bitconvert:{ *:[v8i8] } DPR:{ *:[v2f32] }:$src)  =>  DPR:{ *:[v8i8] }:$src
    8181             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    8182             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    8183             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8184             :       GIR_EraseFromParent, /*InsnID*/0,
    8185             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC DPR*/18,
    8186             :       // GIR_Coverage, 2361,
    8187             :       GIR_Done,
    8188             :     // Label 437: @19278
    8189             :     GIM_Try, /*On fail goto*//*Label 438*/ 19316, // Rule ID 2419 //
    8190             :       GIM_CheckFeatures, GIFBS_IsBE,
    8191             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s64,
    8192             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    8193             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    8194             :       // (bitconvert:{ *:[v8i8] } DPR:{ *:[v1i64] }:$src)  =>  (VREV64d8:{ *:[v8i8] } DPR:{ *:[v1i64] }:$src)
    8195             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV64d8,
    8196             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8197             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8198             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8199             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8200             :       GIR_EraseFromParent, /*InsnID*/0,
    8201             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8202             :       // GIR_Coverage, 2419,
    8203             :       GIR_Done,
    8204             :     // Label 438: @19316
    8205             :     GIM_Try, /*On fail goto*//*Label 439*/ 19354, // Rule ID 2420 //
    8206             :       GIM_CheckFeatures, GIFBS_IsBE,
    8207             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s32,
    8208             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    8209             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    8210             :       // (bitconvert:{ *:[v8i8] } DPR:{ *:[v2i32] }:$src)  =>  (VREV32d8:{ *:[v8i8] } DPR:{ *:[v2i32] }:$src)
    8211             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV32d8,
    8212             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8213             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8214             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8215             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8216             :       GIR_EraseFromParent, /*InsnID*/0,
    8217             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8218             :       // GIR_Coverage, 2420,
    8219             :       GIR_Done,
    8220             :     // Label 439: @19354
    8221             :     GIM_Try, /*On fail goto*//*Label 440*/ 19392, // Rule ID 2421 //
    8222             :       GIM_CheckFeatures, GIFBS_IsBE,
    8223             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s16,
    8224             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    8225             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    8226             :       // (bitconvert:{ *:[v8i8] } DPR:{ *:[v4i16] }:$src)  =>  (VREV16d8:{ *:[v8i8] } DPR:{ *:[v4i16] }:$src)
    8227             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV16d8,
    8228             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8229             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8230             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8231             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8232             :       GIR_EraseFromParent, /*InsnID*/0,
    8233             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8234             :       // GIR_Coverage, 2421,
    8235             :       GIR_Done,
    8236             :     // Label 440: @19392
    8237             :     GIM_Try, /*On fail goto*//*Label 441*/ 19430, // Rule ID 2422 //
    8238             :       GIM_CheckFeatures, GIFBS_IsBE,
    8239             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_s64,
    8240             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    8241             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    8242             :       // (bitconvert:{ *:[v8i8] } DPR:{ *:[f64] }:$src)  =>  (VREV64d8:{ *:[v8i8] } DPR:{ *:[f64] }:$src)
    8243             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV64d8,
    8244             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8245             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8246             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8247             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8248             :       GIR_EraseFromParent, /*InsnID*/0,
    8249             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8250             :       // GIR_Coverage, 2422,
    8251             :       GIR_Done,
    8252             :     // Label 441: @19430
    8253             :     GIM_Try, /*On fail goto*//*Label 442*/ 19468, // Rule ID 2423 //
    8254             :       GIM_CheckFeatures, GIFBS_IsBE,
    8255             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s32,
    8256             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    8257             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::DPRRegClassID,
    8258             :       // (bitconvert:{ *:[v8i8] } DPR:{ *:[v2f32] }:$src)  =>  (VREV32d8:{ *:[v8i8] } DPR:{ *:[v2f32] }:$src)
    8259             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV32d8,
    8260             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8261             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8262             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8263             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8264             :       GIR_EraseFromParent, /*InsnID*/0,
    8265             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8266             :       // GIR_Coverage, 2423,
    8267             :       GIR_Done,
    8268             :     // Label 442: @19468
    8269             :     GIM_Reject,
    8270             :     // Label 339: @19469
    8271             :     GIM_Try, /*On fail goto*//*Label 443*/ 19503, // Rule ID 2384 //
    8272             :       GIM_CheckFeatures, GIFBS_IsLE,
    8273             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s64,
    8274             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8275             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    8276             :       // (bitconvert:{ *:[v8i16] } QPR:{ *:[v2i64] }:$src)  =>  QPR:{ *:[v8i16] }:$src
    8277             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    8278             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    8279             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8280             :       GIR_EraseFromParent, /*InsnID*/0,
    8281             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC QPR*/36,
    8282             :       // GIR_Coverage, 2384,
    8283             :       GIR_Done,
    8284             :     // Label 443: @19503
    8285             :     GIM_Try, /*On fail goto*//*Label 444*/ 19537, // Rule ID 2385 //
    8286             :       GIM_CheckFeatures, GIFBS_IsLE,
    8287             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s32,
    8288             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8289             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    8290             :       // (bitconvert:{ *:[v8i16] } QPR:{ *:[v4i32] }:$src)  =>  QPR:{ *:[v8i16] }:$src
    8291             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    8292             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    8293             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8294             :       GIR_EraseFromParent, /*InsnID*/0,
    8295             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC QPR*/36,
    8296             :       // GIR_Coverage, 2385,
    8297             :       GIR_Done,
    8298             :     // Label 444: @19537
    8299             :     GIM_Try, /*On fail goto*//*Label 445*/ 19571, // Rule ID 2386 //
    8300             :       GIM_CheckFeatures, GIFBS_IsLE,
    8301             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v16s8,
    8302             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8303             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    8304             :       // (bitconvert:{ *:[v8i16] } QPR:{ *:[v16i8] }:$src)  =>  QPR:{ *:[v8i16] }:$src
    8305             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    8306             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    8307             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8308             :       GIR_EraseFromParent, /*InsnID*/0,
    8309             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC QPR*/36,
    8310             :       // GIR_Coverage, 2386,
    8311             :       GIR_Done,
    8312             :     // Label 445: @19571
    8313             :     GIM_Try, /*On fail goto*//*Label 446*/ 19605, // Rule ID 2387 //
    8314             :       GIM_CheckFeatures, GIFBS_IsLE,
    8315             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s64,
    8316             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8317             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    8318             :       // (bitconvert:{ *:[v8i16] } QPR:{ *:[v2f64] }:$src)  =>  QPR:{ *:[v8i16] }:$src
    8319             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    8320             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    8321             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8322             :       GIR_EraseFromParent, /*InsnID*/0,
    8323             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC QPR*/36,
    8324             :       // GIR_Coverage, 2387,
    8325             :       GIR_Done,
    8326             :     // Label 446: @19605
    8327             :     GIM_Try, /*On fail goto*//*Label 447*/ 19639, // Rule ID 2388 //
    8328             :       GIM_CheckFeatures, GIFBS_IsLE,
    8329             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s32,
    8330             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8331             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    8332             :       // (bitconvert:{ *:[v8i16] } QPR:{ *:[v4f32] }:$src)  =>  QPR:{ *:[v8i16] }:$src
    8333             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    8334             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    8335             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8336             :       GIR_EraseFromParent, /*InsnID*/0,
    8337             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC QPR*/36,
    8338             :       // GIR_Coverage, 2388,
    8339             :       GIR_Done,
    8340             :     // Label 447: @19639
    8341             :     GIM_Try, /*On fail goto*//*Label 448*/ 19673, // Rule ID 2389 //
    8342             :       GIM_CheckFeatures, GIFBS_IsLE,
    8343             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s64,
    8344             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8345             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    8346             :       // (bitconvert:{ *:[v8f16] } QPR:{ *:[v2f64] }:$src)  =>  QPR:{ *:[v8f16] }:$src
    8347             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    8348             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    8349             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8350             :       GIR_EraseFromParent, /*InsnID*/0,
    8351             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC QPR*/36,
    8352             :       // GIR_Coverage, 2389,
    8353             :       GIR_Done,
    8354             :     // Label 448: @19673
    8355             :     GIM_Try, /*On fail goto*//*Label 449*/ 19711, // Rule ID 2441 //
    8356             :       GIM_CheckFeatures, GIFBS_IsBE,
    8357             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s64,
    8358             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8359             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    8360             :       // (bitconvert:{ *:[v8i16] } QPR:{ *:[v2i64] }:$src)  =>  (VREV64q16:{ *:[v8i16] } QPR:{ *:[v2i64] }:$src)
    8361             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV64q16,
    8362             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8363             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8364             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8365             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8366             :       GIR_EraseFromParent, /*InsnID*/0,
    8367             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8368             :       // GIR_Coverage, 2441,
    8369             :       GIR_Done,
    8370             :     // Label 449: @19711
    8371             :     GIM_Try, /*On fail goto*//*Label 450*/ 19749, // Rule ID 2442 //
    8372             :       GIM_CheckFeatures, GIFBS_IsBE,
    8373             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s32,
    8374             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8375             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    8376             :       // (bitconvert:{ *:[v8i16] } QPR:{ *:[v4i32] }:$src)  =>  (VREV32q16:{ *:[v8i16] } QPR:{ *:[v4i32] }:$src)
    8377             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV32q16,
    8378             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8379             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8380             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8381             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8382             :       GIR_EraseFromParent, /*InsnID*/0,
    8383             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8384             :       // GIR_Coverage, 2442,
    8385             :       GIR_Done,
    8386             :     // Label 450: @19749
    8387             :     GIM_Try, /*On fail goto*//*Label 451*/ 19787, // Rule ID 2443 //
    8388             :       GIM_CheckFeatures, GIFBS_IsBE,
    8389             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v16s8,
    8390             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8391             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    8392             :       // (bitconvert:{ *:[v8i16] } QPR:{ *:[v16i8] }:$src)  =>  (VREV16q8:{ *:[v8i16] } QPR:{ *:[v16i8] }:$src)
    8393             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV16q8,
    8394             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8395             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8396             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8397             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8398             :       GIR_EraseFromParent, /*InsnID*/0,
    8399             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8400             :       // GIR_Coverage, 2443,
    8401             :       GIR_Done,
    8402             :     // Label 451: @19787
    8403             :     GIM_Try, /*On fail goto*//*Label 452*/ 19825, // Rule ID 2444 //
    8404             :       GIM_CheckFeatures, GIFBS_IsBE,
    8405             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s64,
    8406             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8407             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    8408             :       // (bitconvert:{ *:[v8i16] } QPR:{ *:[v2f64] }:$src)  =>  (VREV64q16:{ *:[v8i16] } QPR:{ *:[v2f64] }:$src)
    8409             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV64q16,
    8410             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8411             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8412             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8413             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8414             :       GIR_EraseFromParent, /*InsnID*/0,
    8415             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8416             :       // GIR_Coverage, 2444,
    8417             :       GIR_Done,
    8418             :     // Label 452: @19825
    8419             :     GIM_Try, /*On fail goto*//*Label 453*/ 19863, // Rule ID 2445 //
    8420             :       GIM_CheckFeatures, GIFBS_IsBE,
    8421             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s64,
    8422             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8423             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    8424             :       // (bitconvert:{ *:[v8f16] } QPR:{ *:[v2f64] }:$src)  =>  (VREV64q16:{ *:[v8f16] } QPR:{ *:[v2f64] }:$src)
    8425             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV64q16,
    8426             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8427             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8428             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8429             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8430             :       GIR_EraseFromParent, /*InsnID*/0,
    8431             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8432             :       // GIR_Coverage, 2445,
    8433             :       GIR_Done,
    8434             :     // Label 453: @19863
    8435             :     GIM_Try, /*On fail goto*//*Label 454*/ 19901, // Rule ID 2446 //
    8436             :       GIM_CheckFeatures, GIFBS_IsBE,
    8437             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s32,
    8438             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8439             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    8440             :       // (bitconvert:{ *:[v8i16] } QPR:{ *:[v4f32] }:$src)  =>  (VREV32q16:{ *:[v8i16] } QPR:{ *:[v4f32] }:$src)
    8441             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV32q16,
    8442             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8443             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8444             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8445             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8446             :       GIR_EraseFromParent, /*InsnID*/0,
    8447             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8448             :       // GIR_Coverage, 2446,
    8449             :       GIR_Done,
    8450             :     // Label 454: @19901
    8451             :     GIM_Reject,
    8452             :     // Label 340: @19902
    8453             :     GIM_Try, /*On fail goto*//*Label 455*/ 19936, // Rule ID 2390 //
    8454             :       GIM_CheckFeatures, GIFBS_IsLE,
    8455             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s64,
    8456             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8457             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    8458             :       // (bitconvert:{ *:[v16i8] } QPR:{ *:[v2i64] }:$src)  =>  QPR:{ *:[v16i8] }:$src
    8459             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    8460             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    8461             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8462             :       GIR_EraseFromParent, /*InsnID*/0,
    8463             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC QPR*/36,
    8464             :       // GIR_Coverage, 2390,
    8465             :       GIR_Done,
    8466             :     // Label 455: @19936
    8467             :     GIM_Try, /*On fail goto*//*Label 456*/ 19970, // Rule ID 2391 //
    8468             :       GIM_CheckFeatures, GIFBS_IsLE,
    8469             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s32,
    8470             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8471             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    8472             :       // (bitconvert:{ *:[v16i8] } QPR:{ *:[v4i32] }:$src)  =>  QPR:{ *:[v16i8] }:$src
    8473             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    8474             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    8475             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8476             :       GIR_EraseFromParent, /*InsnID*/0,
    8477             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC QPR*/36,
    8478             :       // GIR_Coverage, 2391,
    8479             :       GIR_Done,
    8480             :     // Label 456: @19970
    8481             :     GIM_Try, /*On fail goto*//*Label 457*/ 20004, // Rule ID 2392 //
    8482             :       GIM_CheckFeatures, GIFBS_IsLE,
    8483             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s16,
    8484             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8485             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    8486             :       // (bitconvert:{ *:[v16i8] } QPR:{ *:[v8i16] }:$src)  =>  QPR:{ *:[v16i8] }:$src
    8487             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    8488             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    8489             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8490             :       GIR_EraseFromParent, /*InsnID*/0,
    8491             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC QPR*/36,
    8492             :       // GIR_Coverage, 2392,
    8493             :       GIR_Done,
    8494             :     // Label 457: @20004
    8495             :     GIM_Try, /*On fail goto*//*Label 458*/ 20038, // Rule ID 2393 //
    8496             :       GIM_CheckFeatures, GIFBS_IsLE,
    8497             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s64,
    8498             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8499             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    8500             :       // (bitconvert:{ *:[v16i8] } QPR:{ *:[v2f64] }:$src)  =>  QPR:{ *:[v16i8] }:$src
    8501             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    8502             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    8503             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8504             :       GIR_EraseFromParent, /*InsnID*/0,
    8505             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC QPR*/36,
    8506             :       // GIR_Coverage, 2393,
    8507             :       GIR_Done,
    8508             :     // Label 458: @20038
    8509             :     GIM_Try, /*On fail goto*//*Label 459*/ 20072, // Rule ID 2394 //
    8510             :       GIM_CheckFeatures, GIFBS_IsLE,
    8511             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s32,
    8512             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8513             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    8514             :       // (bitconvert:{ *:[v16i8] } QPR:{ *:[v4f32] }:$src)  =>  QPR:{ *:[v16i8] }:$src
    8515             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/TargetOpcode::COPY,
    8516             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // dst
    8517             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8518             :       GIR_EraseFromParent, /*InsnID*/0,
    8519             :       GIR_ConstrainOperandRC, /*InsnID*/0, /*Op*/0, /*RC QPR*/36,
    8520             :       // GIR_Coverage, 2394,
    8521             :       GIR_Done,
    8522             :     // Label 459: @20072
    8523             :     GIM_Try, /*On fail goto*//*Label 460*/ 20110, // Rule ID 2447 //
    8524             :       GIM_CheckFeatures, GIFBS_IsBE,
    8525             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s64,
    8526             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8527             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    8528             :       // (bitconvert:{ *:[v16i8] } QPR:{ *:[v2i64] }:$src)  =>  (VREV64q8:{ *:[v16i8] } QPR:{ *:[v2i64] }:$src)
    8529             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV64q8,
    8530             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8531             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8532             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8533             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8534             :       GIR_EraseFromParent, /*InsnID*/0,
    8535             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8536             :       // GIR_Coverage, 2447,
    8537             :       GIR_Done,
    8538             :     // Label 460: @20110
    8539             :     GIM_Try, /*On fail goto*//*Label 461*/ 20148, // Rule ID 2448 //
    8540             :       GIM_CheckFeatures, GIFBS_IsBE,
    8541             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s32,
    8542             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8543             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    8544             :       // (bitconvert:{ *:[v16i8] } QPR:{ *:[v4i32] }:$src)  =>  (VREV32q8:{ *:[v16i8] } QPR:{ *:[v4i32] }:$src)
    8545             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV32q8,
    8546             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8547             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8548             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8549             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8550             :       GIR_EraseFromParent, /*InsnID*/0,
    8551             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8552             :       // GIR_Coverage, 2448,
    8553             :       GIR_Done,
    8554             :     // Label 461: @20148
    8555             :     GIM_Try, /*On fail goto*//*Label 462*/ 20186, // Rule ID 2449 //
    8556             :       GIM_CheckFeatures, GIFBS_IsBE,
    8557             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v8s16,
    8558             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8559             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    8560             :       // (bitconvert:{ *:[v16i8] } QPR:{ *:[v8i16] }:$src)  =>  (VREV16q8:{ *:[v16i8] } QPR:{ *:[v8i16] }:$src)
    8561             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV16q8,
    8562             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8563             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8564             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8565             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8566             :       GIR_EraseFromParent, /*InsnID*/0,
    8567             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8568             :       // GIR_Coverage, 2449,
    8569             :       GIR_Done,
    8570             :     // Label 462: @20186
    8571             :     GIM_Try, /*On fail goto*//*Label 463*/ 20224, // Rule ID 2450 //
    8572             :       GIM_CheckFeatures, GIFBS_IsBE,
    8573             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v2s64,
    8574             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8575             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    8576             :       // (bitconvert:{ *:[v16i8] } QPR:{ *:[v2f64] }:$src)  =>  (VREV64q8:{ *:[v16i8] } QPR:{ *:[v2f64] }:$src)
    8577             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV64q8,
    8578             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8579             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8580             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8581             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8582             :       GIR_EraseFromParent, /*InsnID*/0,
    8583             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8584             :       // GIR_Coverage, 2450,
    8585             :       GIR_Done,
    8586             :     // Label 463: @20224
    8587             :     GIM_Try, /*On fail goto*//*Label 464*/ 20262, // Rule ID 2451 //
    8588             :       GIM_CheckFeatures, GIFBS_IsBE,
    8589             :       GIM_CheckType, /*MI*/0, /*Op*/1, /*Type*/GILLT_v4s32,
    8590             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8591             :       GIM_CheckRegBankForClass, /*MI*/0, /*Op*/1, /*RC*/ARM::QPRRegClassID,
    8592             :       // (bitconvert:{ *:[v16i8] } QPR:{ *:[v4f32] }:$src)  =>  (VREV32q8:{ *:[v16i8] } QPR:{ *:[v4f32] }:$src)
    8593             :       GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VREV32q8,
    8594             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8595             :       GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/1, // src
    8596             :       GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8597             :       GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8598             :       GIR_EraseFromParent, /*InsnID*/0,
    8599             :       GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8600             :       // GIR_Coverage, 2451,
    8601             :       GIR_Done,
    8602             :     // Label 464: @20262
    8603             :     GIM_Reject,
    8604             :     // Label 341: @20263
    8605             :     GIM_Reject,
    8606             :     // Label 9: @20264
    8607             :     GIM_Try, /*On fail goto*//*Label 465*/ 25488,
    8608             :       GIM_CheckNumOperands, /*MI*/0, /*Expected*/3,
    8609             :       GIM_Try, /*On fail goto*//*Label 466*/ 20318, // Rule ID 1710 //
    8610             :         GIM_CheckFeatures, GIFBS_HasV6_IsARM,
    8611             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_uxtb16,
    8612             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    8613             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    8614             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::GPRnopcRegClassID,
    8615             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::GPRRegClassID,
    8616             :         // (intrinsic_wo_chain:{ *:[i32] } 1255:{ *:[iPTR] }, GPR:{ *:[i32] }:$Src)  =>  (UXTB16:{ *:[i32] } GPR:{ *:[i32] }:$Src, 0:{ *:[i32] })
    8617             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::UXTB16,
    8618             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    8619             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Src
    8620             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
    8621             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8622             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8623             :         GIR_EraseFromParent, /*InsnID*/0,
    8624             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8625             :         // GIR_Coverage, 1710,
    8626             :         GIR_Done,
    8627             :       // Label 466: @20318
    8628             :       GIM_Try, /*On fail goto*//*Label 467*/ 20367, // Rule ID 1914 //
    8629             :         GIM_CheckFeatures, GIFBS_HasDSP_IsThumb2,
    8630             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_uxtb16,
    8631             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    8632             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    8633             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::rGPRRegClassID,
    8634             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::rGPRRegClassID,
    8635             :         // (intrinsic_wo_chain:{ *:[i32] } 1255:{ *:[iPTR] }, rGPR:{ *:[i32] }:$Rm)  =>  (t2UXTB16:{ *:[i32] } rGPR:{ *:[i32] }:$Rm, 0:{ *:[i32] })
    8636             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::t2UXTB16,
    8637             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Rd
    8638             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Rm
    8639             :         GIR_AddImm, /*InsnID*/0, /*Imm*/0,
    8640             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8641             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8642             :         GIR_EraseFromParent, /*InsnID*/0,
    8643             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8644             :         // GIR_Coverage, 1914,
    8645             :         GIR_Done,
    8646             :       // Label 467: @20367
    8647             :       GIM_Try, /*On fail goto*//*Label 468*/ 20407, // Rule ID 678 //
    8648             :         GIM_CheckFeatures, GIFBS_HasFPARMv8,
    8649             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vrintn,
    8650             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    8651             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    8652             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::SPRRegClassID,
    8653             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::SPRRegClassID,
    8654             :         // (intrinsic_wo_chain:{ *:[f32] } 1141:{ *:[iPTR] }, SPR:{ *:[f32] }:$Sm)  =>  (VRINTNS:{ *:[f32] } SPR:{ *:[f32] }:$Sm)
    8655             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VRINTNS,
    8656             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Sd
    8657             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Sm
    8658             :         GIR_EraseFromParent, /*InsnID*/0,
    8659             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8660             :         // GIR_Coverage, 678,
    8661             :         GIR_Done,
    8662             :       // Label 468: @20407
    8663             :       GIM_Try, /*On fail goto*//*Label 469*/ 20447, // Rule ID 679 //
    8664             :         GIM_CheckFeatures, GIFBS_HasDPVFP_HasFPARMv8,
    8665             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vrintn,
    8666             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s64,
    8667             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s64,
    8668             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    8669             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    8670             :         // (intrinsic_wo_chain:{ *:[f64] } 1141:{ *:[iPTR] }, DPR:{ *:[f64] }:$Dm)  =>  (VRINTND:{ *:[f64] } DPR:{ *:[f64] }:$Dm)
    8671             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VRINTND,
    8672             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Dd
    8673             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Dm
    8674             :         GIR_EraseFromParent, /*InsnID*/0,
    8675             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8676             :         // GIR_Coverage, 679,
    8677             :         GIR_Done,
    8678             :       // Label 469: @20447
    8679             :       GIM_Try, /*On fail goto*//*Label 470*/ 20493, // Rule ID 692 //
    8680             :         GIM_CheckFeatures, GIFBS_HasDPVFP_HasVFP2,
    8681             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_vcvtr,
    8682             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    8683             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s64,
    8684             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::SPRRegClassID,
    8685             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    8686             :         // (intrinsic_wo_chain:{ *:[f32] } 1256:{ *:[iPTR] }, DPR:{ *:[f64] }:$Dm)  =>  (VTOSIRD:{ *:[f32] } DPR:{ *:[f64] }:$Dm)
    8687             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VTOSIRD,
    8688             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Sd
    8689             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Dm
    8690             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8691             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8692             :         GIR_EraseFromParent, /*InsnID*/0,
    8693             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8694             :         // GIR_Coverage, 692,
    8695             :         GIR_Done,
    8696             :       // Label 470: @20493
    8697             :       GIM_Try, /*On fail goto*//*Label 471*/ 20539, // Rule ID 693 //
    8698             :         GIM_CheckFeatures, GIFBS_DontUseNEONForFP_HasVFP2,
    8699             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_vcvtr,
    8700             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    8701             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    8702             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::SPRRegClassID,
    8703             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::SPRRegClassID,
    8704             :         // (intrinsic_wo_chain:{ *:[f32] } 1256:{ *:[iPTR] }, SPR:{ *:[f32] }:$Sm)  =>  (VTOSIRS:{ *:[f32] } SPR:{ *:[f32] }:$Sm)
    8705             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VTOSIRS,
    8706             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Sd
    8707             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Sm
    8708             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8709             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8710             :         GIR_EraseFromParent, /*InsnID*/0,
    8711             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8712             :         // GIR_Coverage, 693,
    8713             :         GIR_Done,
    8714             :       // Label 471: @20539
    8715             :       GIM_Try, /*On fail goto*//*Label 472*/ 20585, // Rule ID 694 //
    8716             :         GIM_CheckFeatures, GIFBS_HasDPVFP_HasVFP2,
    8717             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_vcvtru,
    8718             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    8719             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s64,
    8720             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::SPRRegClassID,
    8721             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    8722             :         // (intrinsic_wo_chain:{ *:[f32] } 1257:{ *:[iPTR] }, DPR:{ *:[f64] }:$Dm)  =>  (VTOUIRD:{ *:[f32] } DPR:{ *:[f64] }:$Dm)
    8723             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VTOUIRD,
    8724             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Sd
    8725             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Dm
    8726             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8727             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8728             :         GIR_EraseFromParent, /*InsnID*/0,
    8729             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8730             :         // GIR_Coverage, 694,
    8731             :         GIR_Done,
    8732             :       // Label 472: @20585
    8733             :       GIM_Try, /*On fail goto*//*Label 473*/ 20631, // Rule ID 695 //
    8734             :         GIM_CheckFeatures, GIFBS_DontUseNEONForFP_HasVFP2,
    8735             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_vcvtru,
    8736             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s32,
    8737             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_s32,
    8738             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::SPRRegClassID,
    8739             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::SPRRegClassID,
    8740             :         // (intrinsic_wo_chain:{ *:[f32] } 1257:{ *:[iPTR] }, SPR:{ *:[f32] }:$Sm)  =>  (VTOUIRS:{ *:[f32] } SPR:{ *:[f32] }:$Sm)
    8741             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VTOUIRS,
    8742             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Sd
    8743             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Sm
    8744             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8745             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8746             :         GIR_EraseFromParent, /*InsnID*/0,
    8747             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8748             :         // GIR_Coverage, 695,
    8749             :         GIR_Done,
    8750             :       // Label 473: @20631
    8751             :       GIM_Try, /*On fail goto*//*Label 474*/ 20677, // Rule ID 1213 //
    8752             :         GIM_CheckFeatures, GIFBS_HasNEON,
    8753             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vpaddls,
    8754             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s16,
    8755             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s8,
    8756             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    8757             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    8758             :         // (intrinsic_wo_chain:{ *:[v4i16] } 1105:{ *:[iPTR] }, DPR:{ *:[v8i8] }:$Vm)  =>  (VPADDLsv8i8:{ *:[v4i16] } DPR:{ *:[v8i8] }:$Vm)
    8759             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VPADDLsv8i8,
    8760             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8761             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    8762             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8763             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8764             :         GIR_EraseFromParent, /*InsnID*/0,
    8765             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8766             :         // GIR_Coverage, 1213,
    8767             :         GIR_Done,
    8768             :       // Label 474: @20677
    8769             :       GIM_Try, /*On fail goto*//*Label 475*/ 20723, // Rule ID 1214 //
    8770             :         GIM_CheckFeatures, GIFBS_HasNEON,
    8771             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vpaddls,
    8772             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v2s32,
    8773             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s16,
    8774             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    8775             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    8776             :         // (intrinsic_wo_chain:{ *:[v2i32] } 1105:{ *:[iPTR] }, DPR:{ *:[v4i16] }:$Vm)  =>  (VPADDLsv4i16:{ *:[v2i32] } DPR:{ *:[v4i16] }:$Vm)
    8777             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VPADDLsv4i16,
    8778             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8779             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    8780             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8781             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8782             :         GIR_EraseFromParent, /*InsnID*/0,
    8783             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8784             :         // GIR_Coverage, 1214,
    8785             :         GIR_Done,
    8786             :       // Label 475: @20723
    8787             :       GIM_Try, /*On fail goto*//*Label 476*/ 20769, // Rule ID 1215 //
    8788             :         GIM_CheckFeatures, GIFBS_HasNEON,
    8789             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vpaddls,
    8790             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s64,
    8791             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s32,
    8792             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    8793             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    8794             :         // (intrinsic_wo_chain:{ *:[v1i64] } 1105:{ *:[iPTR] }, DPR:{ *:[v2i32] }:$Vm)  =>  (VPADDLsv2i32:{ *:[v1i64] } DPR:{ *:[v2i32] }:$Vm)
    8795             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VPADDLsv2i32,
    8796             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8797             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    8798             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8799             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8800             :         GIR_EraseFromParent, /*InsnID*/0,
    8801             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8802             :         // GIR_Coverage, 1215,
    8803             :         GIR_Done,
    8804             :       // Label 476: @20769
    8805             :       GIM_Try, /*On fail goto*//*Label 477*/ 20815, // Rule ID 1216 //
    8806             :         GIM_CheckFeatures, GIFBS_HasNEON,
    8807             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vpaddls,
    8808             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v8s16,
    8809             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v16s8,
    8810             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8811             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    8812             :         // (intrinsic_wo_chain:{ *:[v8i16] } 1105:{ *:[iPTR] }, QPR:{ *:[v16i8] }:$Vm)  =>  (VPADDLsv16i8:{ *:[v8i16] } QPR:{ *:[v16i8] }:$Vm)
    8813             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VPADDLsv16i8,
    8814             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8815             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    8816             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8817             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8818             :         GIR_EraseFromParent, /*InsnID*/0,
    8819             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8820             :         // GIR_Coverage, 1216,
    8821             :         GIR_Done,
    8822             :       // Label 477: @20815
    8823             :       GIM_Try, /*On fail goto*//*Label 478*/ 20861, // Rule ID 1217 //
    8824             :         GIM_CheckFeatures, GIFBS_HasNEON,
    8825             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vpaddls,
    8826             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s32,
    8827             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s16,
    8828             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8829             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    8830             :         // (intrinsic_wo_chain:{ *:[v4i32] } 1105:{ *:[iPTR] }, QPR:{ *:[v8i16] }:$Vm)  =>  (VPADDLsv8i16:{ *:[v4i32] } QPR:{ *:[v8i16] }:$Vm)
    8831             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VPADDLsv8i16,
    8832             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8833             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    8834             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8835             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8836             :         GIR_EraseFromParent, /*InsnID*/0,
    8837             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8838             :         // GIR_Coverage, 1217,
    8839             :         GIR_Done,
    8840             :       // Label 478: @20861
    8841             :       GIM_Try, /*On fail goto*//*Label 479*/ 20907, // Rule ID 1218 //
    8842             :         GIM_CheckFeatures, GIFBS_HasNEON,
    8843             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vpaddls,
    8844             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v2s64,
    8845             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s32,
    8846             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8847             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    8848             :         // (intrinsic_wo_chain:{ *:[v2i64] } 1105:{ *:[iPTR] }, QPR:{ *:[v4i32] }:$Vm)  =>  (VPADDLsv4i32:{ *:[v2i64] } QPR:{ *:[v4i32] }:$Vm)
    8849             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VPADDLsv4i32,
    8850             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8851             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    8852             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8853             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8854             :         GIR_EraseFromParent, /*InsnID*/0,
    8855             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8856             :         // GIR_Coverage, 1218,
    8857             :         GIR_Done,
    8858             :       // Label 479: @20907
    8859             :       GIM_Try, /*On fail goto*//*Label 480*/ 20953, // Rule ID 1219 //
    8860             :         GIM_CheckFeatures, GIFBS_HasNEON,
    8861             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vpaddlu,
    8862             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s16,
    8863             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s8,
    8864             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    8865             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    8866             :         // (intrinsic_wo_chain:{ *:[v4i16] } 1106:{ *:[iPTR] }, DPR:{ *:[v8i8] }:$Vm)  =>  (VPADDLuv8i8:{ *:[v4i16] } DPR:{ *:[v8i8] }:$Vm)
    8867             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VPADDLuv8i8,
    8868             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8869             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    8870             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8871             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8872             :         GIR_EraseFromParent, /*InsnID*/0,
    8873             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8874             :         // GIR_Coverage, 1219,
    8875             :         GIR_Done,
    8876             :       // Label 480: @20953
    8877             :       GIM_Try, /*On fail goto*//*Label 481*/ 20999, // Rule ID 1220 //
    8878             :         GIM_CheckFeatures, GIFBS_HasNEON,
    8879             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vpaddlu,
    8880             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v2s32,
    8881             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s16,
    8882             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    8883             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    8884             :         // (intrinsic_wo_chain:{ *:[v2i32] } 1106:{ *:[iPTR] }, DPR:{ *:[v4i16] }:$Vm)  =>  (VPADDLuv4i16:{ *:[v2i32] } DPR:{ *:[v4i16] }:$Vm)
    8885             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VPADDLuv4i16,
    8886             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8887             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    8888             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8889             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8890             :         GIR_EraseFromParent, /*InsnID*/0,
    8891             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8892             :         // GIR_Coverage, 1220,
    8893             :         GIR_Done,
    8894             :       // Label 481: @20999
    8895             :       GIM_Try, /*On fail goto*//*Label 482*/ 21045, // Rule ID 1221 //
    8896             :         GIM_CheckFeatures, GIFBS_HasNEON,
    8897             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vpaddlu,
    8898             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_s64,
    8899             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s32,
    8900             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    8901             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    8902             :         // (intrinsic_wo_chain:{ *:[v1i64] } 1106:{ *:[iPTR] }, DPR:{ *:[v2i32] }:$Vm)  =>  (VPADDLuv2i32:{ *:[v1i64] } DPR:{ *:[v2i32] }:$Vm)
    8903             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VPADDLuv2i32,
    8904             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8905             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    8906             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8907             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8908             :         GIR_EraseFromParent, /*InsnID*/0,
    8909             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8910             :         // GIR_Coverage, 1221,
    8911             :         GIR_Done,
    8912             :       // Label 482: @21045
    8913             :       GIM_Try, /*On fail goto*//*Label 483*/ 21091, // Rule ID 1222 //
    8914             :         GIM_CheckFeatures, GIFBS_HasNEON,
    8915             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vpaddlu,
    8916             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v8s16,
    8917             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v16s8,
    8918             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8919             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    8920             :         // (intrinsic_wo_chain:{ *:[v8i16] } 1106:{ *:[iPTR] }, QPR:{ *:[v16i8] }:$Vm)  =>  (VPADDLuv16i8:{ *:[v8i16] } QPR:{ *:[v16i8] }:$Vm)
    8921             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VPADDLuv16i8,
    8922             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8923             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    8924             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8925             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8926             :         GIR_EraseFromParent, /*InsnID*/0,
    8927             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8928             :         // GIR_Coverage, 1222,
    8929             :         GIR_Done,
    8930             :       // Label 483: @21091
    8931             :       GIM_Try, /*On fail goto*//*Label 484*/ 21137, // Rule ID 1223 //
    8932             :         GIM_CheckFeatures, GIFBS_HasNEON,
    8933             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vpaddlu,
    8934             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s32,
    8935             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s16,
    8936             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8937             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    8938             :         // (intrinsic_wo_chain:{ *:[v4i32] } 1106:{ *:[iPTR] }, QPR:{ *:[v8i16] }:$Vm)  =>  (VPADDLuv8i16:{ *:[v4i32] } QPR:{ *:[v8i16] }:$Vm)
    8939             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VPADDLuv8i16,
    8940             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8941             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    8942             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8943             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8944             :         GIR_EraseFromParent, /*InsnID*/0,
    8945             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8946             :         // GIR_Coverage, 1223,
    8947             :         GIR_Done,
    8948             :       // Label 484: @21137
    8949             :       GIM_Try, /*On fail goto*//*Label 485*/ 21183, // Rule ID 1224 //
    8950             :         GIM_CheckFeatures, GIFBS_HasNEON,
    8951             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vpaddlu,
    8952             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v2s64,
    8953             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s32,
    8954             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8955             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    8956             :         // (intrinsic_wo_chain:{ *:[v2i64] } 1106:{ *:[iPTR] }, QPR:{ *:[v4i32] }:$Vm)  =>  (VPADDLuv4i32:{ *:[v2i64] } QPR:{ *:[v4i32] }:$Vm)
    8957             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VPADDLuv4i32,
    8958             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8959             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    8960             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8961             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8962             :         GIR_EraseFromParent, /*InsnID*/0,
    8963             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8964             :         // GIR_Coverage, 1224,
    8965             :         GIR_Done,
    8966             :       // Label 485: @21183
    8967             :       GIM_Try, /*On fail goto*//*Label 486*/ 21229, // Rule ID 1253 //
    8968             :         GIM_CheckFeatures, GIFBS_HasNEON,
    8969             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vrecpe,
    8970             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v2s32,
    8971             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s32,
    8972             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    8973             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    8974             :         // (intrinsic_wo_chain:{ *:[v2i32] } 1135:{ *:[iPTR] }, DPR:{ *:[v2i32] }:$Vm)  =>  (VRECPEd:{ *:[v2i32] } DPR:{ *:[v2i32] }:$Vm)
    8975             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VRECPEd,
    8976             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8977             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    8978             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8979             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8980             :         GIR_EraseFromParent, /*InsnID*/0,
    8981             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    8982             :         // GIR_Coverage, 1253,
    8983             :         GIR_Done,
    8984             :       // Label 486: @21229
    8985             :       GIM_Try, /*On fail goto*//*Label 487*/ 21275, // Rule ID 1254 //
    8986             :         GIM_CheckFeatures, GIFBS_HasNEON,
    8987             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vrecpe,
    8988             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s32,
    8989             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s32,
    8990             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    8991             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    8992             :         // (intrinsic_wo_chain:{ *:[v4i32] } 1135:{ *:[iPTR] }, QPR:{ *:[v4i32] }:$Vm)  =>  (VRECPEq:{ *:[v4i32] } QPR:{ *:[v4i32] }:$Vm)
    8993             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VRECPEq,
    8994             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    8995             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    8996             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    8997             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    8998             :         GIR_EraseFromParent, /*InsnID*/0,
    8999             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9000             :         // GIR_Coverage, 1254,
    9001             :         GIR_Done,
    9002             :       // Label 487: @21275
    9003             :       GIM_Try, /*On fail goto*//*Label 488*/ 21321, // Rule ID 1255 //
    9004             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9005             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vrecpe,
    9006             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v2s32,
    9007             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s32,
    9008             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    9009             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    9010             :         // (intrinsic_wo_chain:{ *:[v2f32] } 1135:{ *:[iPTR] }, DPR:{ *:[v2f32] }:$Vm)  =>  (VRECPEfd:{ *:[v2f32] } DPR:{ *:[v2f32] }:$Vm)
    9011             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VRECPEfd,
    9012             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9013             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    9014             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9015             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9016             :         GIR_EraseFromParent, /*InsnID*/0,
    9017             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9018             :         // GIR_Coverage, 1255,
    9019             :         GIR_Done,
    9020             :       // Label 488: @21321
    9021             :       GIM_Try, /*On fail goto*//*Label 489*/ 21367, // Rule ID 1256 //
    9022             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9023             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vrecpe,
    9024             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s32,
    9025             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s32,
    9026             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    9027             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    9028             :         // (intrinsic_wo_chain:{ *:[v4f32] } 1135:{ *:[iPTR] }, QPR:{ *:[v4f32] }:$Vm)  =>  (VRECPEfq:{ *:[v4f32] } QPR:{ *:[v4f32] }:$Vm)
    9029             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VRECPEfq,
    9030             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9031             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    9032             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9033             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9034             :         GIR_EraseFromParent, /*InsnID*/0,
    9035             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9036             :         // GIR_Coverage, 1256,
    9037             :         GIR_Done,
    9038             :       // Label 489: @21367
    9039             :       GIM_Try, /*On fail goto*//*Label 490*/ 21413, // Rule ID 1257 //
    9040             :         GIM_CheckFeatures, GIFBS_HasFullFP16_HasNEON,
    9041             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vrecpe,
    9042             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s16,
    9043             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s16,
    9044             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    9045             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    9046             :         // (intrinsic_wo_chain:{ *:[v4f16] } 1135:{ *:[iPTR] }, DPR:{ *:[v4f16] }:$Vm)  =>  (VRECPEhd:{ *:[v4f16] } DPR:{ *:[v4f16] }:$Vm)
    9047             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VRECPEhd,
    9048             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9049             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    9050             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9051             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9052             :         GIR_EraseFromParent, /*InsnID*/0,
    9053             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9054             :         // GIR_Coverage, 1257,
    9055             :         GIR_Done,
    9056             :       // Label 490: @21413
    9057             :       GIM_Try, /*On fail goto*//*Label 491*/ 21459, // Rule ID 1258 //
    9058             :         GIM_CheckFeatures, GIFBS_HasFullFP16_HasNEON,
    9059             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vrecpe,
    9060             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v8s16,
    9061             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s16,
    9062             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    9063             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    9064             :         // (intrinsic_wo_chain:{ *:[v8f16] } 1135:{ *:[iPTR] }, QPR:{ *:[v8f16] }:$Vm)  =>  (VRECPEhq:{ *:[v8f16] } QPR:{ *:[v8f16] }:$Vm)
    9065             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VRECPEhq,
    9066             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9067             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    9068             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9069             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9070             :         GIR_EraseFromParent, /*InsnID*/0,
    9071             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9072             :         // GIR_Coverage, 1258,
    9073             :         GIR_Done,
    9074             :       // Label 491: @21459
    9075             :       GIM_Try, /*On fail goto*//*Label 492*/ 21505, // Rule ID 1263 //
    9076             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9077             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vrsqrte,
    9078             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v2s32,
    9079             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s32,
    9080             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    9081             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    9082             :         // (intrinsic_wo_chain:{ *:[v2i32] } 1148:{ *:[iPTR] }, DPR:{ *:[v2i32] }:$Vm)  =>  (VRSQRTEd:{ *:[v2i32] } DPR:{ *:[v2i32] }:$Vm)
    9083             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VRSQRTEd,
    9084             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9085             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    9086             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9087             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9088             :         GIR_EraseFromParent, /*InsnID*/0,
    9089             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9090             :         // GIR_Coverage, 1263,
    9091             :         GIR_Done,
    9092             :       // Label 492: @21505
    9093             :       GIM_Try, /*On fail goto*//*Label 493*/ 21551, // Rule ID 1264 //
    9094             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9095             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vrsqrte,
    9096             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s32,
    9097             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s32,
    9098             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    9099             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    9100             :         // (intrinsic_wo_chain:{ *:[v4i32] } 1148:{ *:[iPTR] }, QPR:{ *:[v4i32] }:$Vm)  =>  (VRSQRTEq:{ *:[v4i32] } QPR:{ *:[v4i32] }:$Vm)
    9101             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VRSQRTEq,
    9102             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9103             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    9104             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9105             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9106             :         GIR_EraseFromParent, /*InsnID*/0,
    9107             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9108             :         // GIR_Coverage, 1264,
    9109             :         GIR_Done,
    9110             :       // Label 493: @21551
    9111             :       GIM_Try, /*On fail goto*//*Label 494*/ 21597, // Rule ID 1265 //
    9112             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9113             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vrsqrte,
    9114             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v2s32,
    9115             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s32,
    9116             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    9117             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    9118             :         // (intrinsic_wo_chain:{ *:[v2f32] } 1148:{ *:[iPTR] }, DPR:{ *:[v2f32] }:$Vm)  =>  (VRSQRTEfd:{ *:[v2f32] } DPR:{ *:[v2f32] }:$Vm)
    9119             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VRSQRTEfd,
    9120             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9121             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    9122             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9123             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9124             :         GIR_EraseFromParent, /*InsnID*/0,
    9125             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9126             :         // GIR_Coverage, 1265,
    9127             :         GIR_Done,
    9128             :       // Label 494: @21597
    9129             :       GIM_Try, /*On fail goto*//*Label 495*/ 21643, // Rule ID 1266 //
    9130             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9131             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vrsqrte,
    9132             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s32,
    9133             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s32,
    9134             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    9135             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    9136             :         // (intrinsic_wo_chain:{ *:[v4f32] } 1148:{ *:[iPTR] }, QPR:{ *:[v4f32] }:$Vm)  =>  (VRSQRTEfq:{ *:[v4f32] } QPR:{ *:[v4f32] }:$Vm)
    9137             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VRSQRTEfq,
    9138             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9139             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    9140             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9141             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9142             :         GIR_EraseFromParent, /*InsnID*/0,
    9143             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9144             :         // GIR_Coverage, 1266,
    9145             :         GIR_Done,
    9146             :       // Label 495: @21643
    9147             :       GIM_Try, /*On fail goto*//*Label 496*/ 21689, // Rule ID 1267 //
    9148             :         GIM_CheckFeatures, GIFBS_HasFullFP16_HasNEON,
    9149             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vrsqrte,
    9150             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s16,
    9151             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s16,
    9152             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    9153             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    9154             :         // (intrinsic_wo_chain:{ *:[v4f16] } 1148:{ *:[iPTR] }, DPR:{ *:[v4f16] }:$Vm)  =>  (VRSQRTEhd:{ *:[v4f16] } DPR:{ *:[v4f16] }:$Vm)
    9155             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VRSQRTEhd,
    9156             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9157             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    9158             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9159             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9160             :         GIR_EraseFromParent, /*InsnID*/0,
    9161             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9162             :         // GIR_Coverage, 1267,
    9163             :         GIR_Done,
    9164             :       // Label 496: @21689
    9165             :       GIM_Try, /*On fail goto*//*Label 497*/ 21735, // Rule ID 1268 //
    9166             :         GIM_CheckFeatures, GIFBS_HasFullFP16_HasNEON,
    9167             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vrsqrte,
    9168             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v8s16,
    9169             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s16,
    9170             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    9171             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    9172             :         // (intrinsic_wo_chain:{ *:[v8f16] } 1148:{ *:[iPTR] }, QPR:{ *:[v8f16] }:$Vm)  =>  (VRSQRTEhq:{ *:[v8f16] } QPR:{ *:[v8f16] }:$Vm)
    9173             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VRSQRTEhq,
    9174             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9175             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    9176             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9177             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9178             :         GIR_EraseFromParent, /*InsnID*/0,
    9179             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9180             :         // GIR_Coverage, 1268,
    9181             :         GIR_Done,
    9182             :       // Label 497: @21735
    9183             :       GIM_Try, /*On fail goto*//*Label 498*/ 21781, // Rule ID 1489 //
    9184             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9185             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vqabs,
    9186             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v8s8,
    9187             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s8,
    9188             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    9189             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    9190             :         // (intrinsic_wo_chain:{ *:[v8i8] } 1111:{ *:[iPTR] }, DPR:{ *:[v8i8] }:$Vm)  =>  (VQABSv8i8:{ *:[v8i8] } DPR:{ *:[v8i8] }:$Vm)
    9191             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VQABSv8i8,
    9192             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9193             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    9194             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9195             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9196             :         GIR_EraseFromParent, /*InsnID*/0,
    9197             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9198             :         // GIR_Coverage, 1489,
    9199             :         GIR_Done,
    9200             :       // Label 498: @21781
    9201             :       GIM_Try, /*On fail goto*//*Label 499*/ 21827, // Rule ID 1490 //
    9202             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9203             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vqabs,
    9204             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s16,
    9205             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s16,
    9206             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    9207             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    9208             :         // (intrinsic_wo_chain:{ *:[v4i16] } 1111:{ *:[iPTR] }, DPR:{ *:[v4i16] }:$Vm)  =>  (VQABSv4i16:{ *:[v4i16] } DPR:{ *:[v4i16] }:$Vm)
    9209             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VQABSv4i16,
    9210             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9211             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    9212             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9213             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9214             :         GIR_EraseFromParent, /*InsnID*/0,
    9215             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9216             :         // GIR_Coverage, 1490,
    9217             :         GIR_Done,
    9218             :       // Label 499: @21827
    9219             :       GIM_Try, /*On fail goto*//*Label 500*/ 21873, // Rule ID 1491 //
    9220             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9221             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vqabs,
    9222             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v2s32,
    9223             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s32,
    9224             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    9225             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    9226             :         // (intrinsic_wo_chain:{ *:[v2i32] } 1111:{ *:[iPTR] }, DPR:{ *:[v2i32] }:$Vm)  =>  (VQABSv2i32:{ *:[v2i32] } DPR:{ *:[v2i32] }:$Vm)
    9227             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VQABSv2i32,
    9228             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9229             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    9230             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9231             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9232             :         GIR_EraseFromParent, /*InsnID*/0,
    9233             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9234             :         // GIR_Coverage, 1491,
    9235             :         GIR_Done,
    9236             :       // Label 500: @21873
    9237             :       GIM_Try, /*On fail goto*//*Label 501*/ 21919, // Rule ID 1492 //
    9238             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9239             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vqabs,
    9240             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v16s8,
    9241             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v16s8,
    9242             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    9243             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    9244             :         // (intrinsic_wo_chain:{ *:[v16i8] } 1111:{ *:[iPTR] }, QPR:{ *:[v16i8] }:$Vm)  =>  (VQABSv16i8:{ *:[v16i8] } QPR:{ *:[v16i8] }:$Vm)
    9245             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VQABSv16i8,
    9246             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9247             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    9248             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9249             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9250             :         GIR_EraseFromParent, /*InsnID*/0,
    9251             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9252             :         // GIR_Coverage, 1492,
    9253             :         GIR_Done,
    9254             :       // Label 501: @21919
    9255             :       GIM_Try, /*On fail goto*//*Label 502*/ 21965, // Rule ID 1493 //
    9256             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9257             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vqabs,
    9258             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v8s16,
    9259             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s16,
    9260             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    9261             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    9262             :         // (intrinsic_wo_chain:{ *:[v8i16] } 1111:{ *:[iPTR] }, QPR:{ *:[v8i16] }:$Vm)  =>  (VQABSv8i16:{ *:[v8i16] } QPR:{ *:[v8i16] }:$Vm)
    9263             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VQABSv8i16,
    9264             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9265             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    9266             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9267             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9268             :         GIR_EraseFromParent, /*InsnID*/0,
    9269             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9270             :         // GIR_Coverage, 1493,
    9271             :         GIR_Done,
    9272             :       // Label 502: @21965
    9273             :       GIM_Try, /*On fail goto*//*Label 503*/ 22011, // Rule ID 1494 //
    9274             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9275             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vqabs,
    9276             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s32,
    9277             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s32,
    9278             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    9279             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    9280             :         // (intrinsic_wo_chain:{ *:[v4i32] } 1111:{ *:[iPTR] }, QPR:{ *:[v4i32] }:$Vm)  =>  (VQABSv4i32:{ *:[v4i32] } QPR:{ *:[v4i32] }:$Vm)
    9281             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VQABSv4i32,
    9282             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9283             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    9284             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9285             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9286             :         GIR_EraseFromParent, /*InsnID*/0,
    9287             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9288             :         // GIR_Coverage, 1494,
    9289             :         GIR_Done,
    9290             :       // Label 503: @22011
    9291             :       GIM_Try, /*On fail goto*//*Label 504*/ 22057, // Rule ID 1505 //
    9292             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9293             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vqneg,
    9294             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v8s8,
    9295             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s8,
    9296             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    9297             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    9298             :         // (intrinsic_wo_chain:{ *:[v8i8] } 1119:{ *:[iPTR] }, DPR:{ *:[v8i8] }:$Vm)  =>  (VQNEGv8i8:{ *:[v8i8] } DPR:{ *:[v8i8] }:$Vm)
    9299             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VQNEGv8i8,
    9300             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9301             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    9302             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9303             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9304             :         GIR_EraseFromParent, /*InsnID*/0,
    9305             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9306             :         // GIR_Coverage, 1505,
    9307             :         GIR_Done,
    9308             :       // Label 504: @22057
    9309             :       GIM_Try, /*On fail goto*//*Label 505*/ 22103, // Rule ID 1506 //
    9310             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9311             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vqneg,
    9312             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s16,
    9313             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s16,
    9314             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    9315             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    9316             :         // (intrinsic_wo_chain:{ *:[v4i16] } 1119:{ *:[iPTR] }, DPR:{ *:[v4i16] }:$Vm)  =>  (VQNEGv4i16:{ *:[v4i16] } DPR:{ *:[v4i16] }:$Vm)
    9317             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VQNEGv4i16,
    9318             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9319             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    9320             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9321             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9322             :         GIR_EraseFromParent, /*InsnID*/0,
    9323             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9324             :         // GIR_Coverage, 1506,
    9325             :         GIR_Done,
    9326             :       // Label 505: @22103
    9327             :       GIM_Try, /*On fail goto*//*Label 506*/ 22149, // Rule ID 1507 //
    9328             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9329             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vqneg,
    9330             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v2s32,
    9331             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s32,
    9332             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    9333             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    9334             :         // (intrinsic_wo_chain:{ *:[v2i32] } 1119:{ *:[iPTR] }, DPR:{ *:[v2i32] }:$Vm)  =>  (VQNEGv2i32:{ *:[v2i32] } DPR:{ *:[v2i32] }:$Vm)
    9335             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VQNEGv2i32,
    9336             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9337             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    9338             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9339             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9340             :         GIR_EraseFromParent, /*InsnID*/0,
    9341             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9342             :         // GIR_Coverage, 1507,
    9343             :         GIR_Done,
    9344             :       // Label 506: @22149
    9345             :       GIM_Try, /*On fail goto*//*Label 507*/ 22195, // Rule ID 1508 //
    9346             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9347             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vqneg,
    9348             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v16s8,
    9349             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v16s8,
    9350             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    9351             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    9352             :         // (intrinsic_wo_chain:{ *:[v16i8] } 1119:{ *:[iPTR] }, QPR:{ *:[v16i8] }:$Vm)  =>  (VQNEGv16i8:{ *:[v16i8] } QPR:{ *:[v16i8] }:$Vm)
    9353             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VQNEGv16i8,
    9354             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9355             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    9356             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9357             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9358             :         GIR_EraseFromParent, /*InsnID*/0,
    9359             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9360             :         // GIR_Coverage, 1508,
    9361             :         GIR_Done,
    9362             :       // Label 507: @22195
    9363             :       GIM_Try, /*On fail goto*//*Label 508*/ 22241, // Rule ID 1509 //
    9364             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9365             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vqneg,
    9366             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v8s16,
    9367             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s16,
    9368             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    9369             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    9370             :         // (intrinsic_wo_chain:{ *:[v8i16] } 1119:{ *:[iPTR] }, QPR:{ *:[v8i16] }:$Vm)  =>  (VQNEGv8i16:{ *:[v8i16] } QPR:{ *:[v8i16] }:$Vm)
    9371             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VQNEGv8i16,
    9372             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9373             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    9374             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9375             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9376             :         GIR_EraseFromParent, /*InsnID*/0,
    9377             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9378             :         // GIR_Coverage, 1509,
    9379             :         GIR_Done,
    9380             :       // Label 508: @22241
    9381             :       GIM_Try, /*On fail goto*//*Label 509*/ 22287, // Rule ID 1510 //
    9382             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9383             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vqneg,
    9384             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s32,
    9385             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s32,
    9386             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    9387             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    9388             :         // (intrinsic_wo_chain:{ *:[v4i32] } 1119:{ *:[iPTR] }, QPR:{ *:[v4i32] }:$Vm)  =>  (VQNEGv4i32:{ *:[v4i32] } QPR:{ *:[v4i32] }:$Vm)
    9389             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VQNEGv4i32,
    9390             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9391             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    9392             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9393             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9394             :         GIR_EraseFromParent, /*InsnID*/0,
    9395             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9396             :         // GIR_Coverage, 1510,
    9397             :         GIR_Done,
    9398             :       // Label 509: @22287
    9399             :       GIM_Try, /*On fail goto*//*Label 510*/ 22333, // Rule ID 1511 //
    9400             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9401             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vcls,
    9402             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v8s8,
    9403             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s8,
    9404             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    9405             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    9406             :         // (intrinsic_wo_chain:{ *:[v8i8] } 1060:{ *:[iPTR] }, DPR:{ *:[v8i8] }:$Vm)  =>  (VCLSv8i8:{ *:[v8i8] } DPR:{ *:[v8i8] }:$Vm)
    9407             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VCLSv8i8,
    9408             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9409             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    9410             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9411             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9412             :         GIR_EraseFromParent, /*InsnID*/0,
    9413             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9414             :         // GIR_Coverage, 1511,
    9415             :         GIR_Done,
    9416             :       // Label 510: @22333
    9417             :       GIM_Try, /*On fail goto*//*Label 511*/ 22379, // Rule ID 1512 //
    9418             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9419             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vcls,
    9420             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v4s16,
    9421             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v4s16,
    9422             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    9423             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    9424             :         // (intrinsic_wo_chain:{ *:[v4i16] } 1060:{ *:[iPTR] }, DPR:{ *:[v4i16] }:$Vm)  =>  (VCLSv4i16:{ *:[v4i16] } DPR:{ *:[v4i16] }:$Vm)
    9425             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VCLSv4i16,
    9426             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9427             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    9428             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9429             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9430             :         GIR_EraseFromParent, /*InsnID*/0,
    9431             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9432             :         // GIR_Coverage, 1512,
    9433             :         GIR_Done,
    9434             :       // Label 511: @22379
    9435             :       GIM_Try, /*On fail goto*//*Label 512*/ 22425, // Rule ID 1513 //
    9436             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9437             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vcls,
    9438             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v2s32,
    9439             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v2s32,
    9440             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::DPRRegClassID,
    9441             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::DPRRegClassID,
    9442             :         // (intrinsic_wo_chain:{ *:[v2i32] } 1060:{ *:[iPTR] }, DPR:{ *:[v2i32] }:$Vm)  =>  (VCLSv2i32:{ *:[v2i32] } DPR:{ *:[v2i32] }:$Vm)
    9443             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VCLSv2i32,
    9444             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9445             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    9446             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9447             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9448             :         GIR_EraseFromParent, /*InsnID*/0,
    9449             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9450             :         // GIR_Coverage, 1513,
    9451             :         GIR_Done,
    9452             :       // Label 512: @22425
    9453             :       GIM_Try, /*On fail goto*//*Label 513*/ 22471, // Rule ID 1514 //
    9454             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9455             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vcls,
    9456             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v16s8,
    9457             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v16s8,
    9458             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    9459             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    9460             :         // (intrinsic_wo_chain:{ *:[v16i8] } 1060:{ *:[iPTR] }, QPR:{ *:[v16i8] }:$Vm)  =>  (VCLSv16i8:{ *:[v16i8] } QPR:{ *:[v16i8] }:$Vm)
    9461             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VCLSv16i8,
    9462             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9463             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    9464             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9465             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9466             :         GIR_EraseFromParent, /*InsnID*/0,
    9467             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9468             :         // GIR_Coverage, 1514,
    9469             :         GIR_Done,
    9470             :       // Label 513: @22471
    9471             :       GIM_Try, /*On fail goto*//*Label 514*/ 22517, // Rule ID 1515 //
    9472             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9473             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vcls,
    9474             :         GIM_CheckType, /*MI*/0, /*Op*/0, /*Type*/GILLT_v8s16,
    9475             :         GIM_CheckType, /*MI*/0, /*Op*/2, /*Type*/GILLT_v8s16,
    9476             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/0, /*RC*/ARM::QPRRegClassID,
    9477             :         GIM_CheckRegBankForClass, /*MI*/0, /*Op*/2, /*RC*/ARM::QPRRegClassID,
    9478             :         // (intrinsic_wo_chain:{ *:[v8i16] } 1060:{ *:[iPTR] }, QPR:{ *:[v8i16] }:$Vm)  =>  (VCLSv8i16:{ *:[v8i16] } QPR:{ *:[v8i16] }:$Vm)
    9479             :         GIR_BuildMI, /*InsnID*/0, /*Opcode*/ARM::VCLSv8i16,
    9480             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/0, // Vd
    9481             :         GIR_Copy, /*NewInsnID*/0, /*OldInsnID*/0, /*OpIdx*/2, // Vm
    9482             :         GIR_AddImm, /*InsnID*/0, /*Imm*/14,
    9483             :         GIR_AddRegister, /*InsnID*/0, ::zero_reg,
    9484             :         GIR_EraseFromParent, /*InsnID*/0,
    9485             :         GIR_ConstrainSelectedInstOperands, /*InsnID*/0,
    9486             :         // GIR_Coverage, 1515,
    9487             :         GIR_Done,
    9488             :       // Label 514: @22517
    9489             :       GIM_Try, /*On fail goto*//*Label 515*/ 22563, // Rule ID 1516 //
    9490             :         GIM_CheckFeatures, GIFBS_HasNEON,
    9491             :         GIM_CheckIntrinsicID, /*MI*/0, /*Op*/1, Intrinsic::arm_neon_vcls,
    94