LCOV - code coverage report
Current view: top level - build-llvm/lib/Target/BPF - BPFGenAsmWriter.inc (source / functions) Hit Total Coverage
Test: llvm-toolchain.info Lines: 186 202 92.1 %
Date: 2018-05-20 00:06:23 Functions: 2 2 100.0 %
Legend: Lines: hit not hit

          Line data    Source code
       1             : /*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
       2             : |*                                                                            *|
       3             : |* Assembly Writer Source Fragment                                            *|
       4             : |*                                                                            *|
       5             : |* Automatically generated file, do not edit!                                 *|
       6             : |*                                                                            *|
       7             : \*===----------------------------------------------------------------------===*/
       8             : 
       9             : /// printInstruction - This method is automatically generated by tablegen
      10             : /// from the instruction set description.
      11        1799 : void BPFInstPrinter::printInstruction(const MCInst *MI, raw_ostream &O) {
      12             :   static const char AsmStrs[] = {
      13             :   /* 0 */ 'l', 'e', 'a', 9, 0,
      14             :   /* 5 */ 'l', 'd', '_', 'p', 's', 'e', 'u', 'd', 'o', 9, 0,
      15             :   /* 16 */ 'n', 'o', 'p', 9, 0,
      16             :   /* 21 */ '#', 'A', 'D', 'J', 'C', 'A', 'L', 'L', 'S', 'T', 'A', 'C', 'K', 'D', 'O', 'W', 'N', 32, 0,
      17             :   /* 40 */ '#', 32, 'S', 'e', 'l', 'e', 'c', 't', 32, 'P', 'S', 'E', 'U', 'D', 'O', 32, 0,
      18             :   /* 57 */ '#', 'A', 'D', 'J', 'C', 'A', 'L', 'L', 'S', 'T', 'A', 'C', 'K', 'U', 'P', 32, 0,
      19             :   /* 74 */ 'i', 'f', 32, 0,
      20             :   /* 78 */ 'c', 'a', 'l', 'l', 32, 0,
      21             :   /* 84 */ 'g', 'o', 't', 'o', 32, 0,
      22             :   /* 90 */ 'c', 'a', 'l', 'l', 'x', 32, 0,
      23             :   /* 97 */ 'l', 'o', 'c', 'k', 32, '*', '(', 'u', '3', '2', 32, '*', ')', '(', 0,
      24             :   /* 112 */ 'l', 'o', 'c', 'k', 32, '*', '(', 'u', '6', '4', 32, '*', ')', '(', 0,
      25             :   /* 127 */ '*', '(', 'u', '1', '6', 32, '*', ')', '(', 0,
      26             :   /* 137 */ '*', '(', 'u', '8', 32, '*', ')', '(', 0,
      27             :   /* 146 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'P', 'a', 't', 'c', 'h', 'a', 'b', 'l', 'e', 32, 'R', 'E', 'T', '.', 0,
      28             :   /* 177 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'T', 'y', 'p', 'e', 'd', 32, 'E', 'v', 'e', 'n', 't', 32, 'L', 'o', 'g', '.', 0,
      29             :   /* 201 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'C', 'u', 's', 't', 'o', 'm', 32, 'E', 'v', 'e', 'n', 't', 32, 'L', 'o', 'g', '.', 0,
      30             :   /* 226 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'E', 'n', 't', 'e', 'r', '.', 0,
      31             :   /* 249 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'T', 'a', 'i', 'l', 32, 'C', 'a', 'l', 'l', 32, 'E', 'x', 'i', 't', '.', 0,
      32             :   /* 272 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'E', 'x', 'i', 't', '.', 0,
      33             :   /* 294 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'E', 'N', 'D', 0,
      34             :   /* 307 */ 'B', 'U', 'N', 'D', 'L', 'E', 0,
      35             :   /* 314 */ 'D', 'B', 'G', '_', 'V', 'A', 'L', 'U', 'E', 0,
      36             :   /* 324 */ 'D', 'B', 'G', '_', 'L', 'A', 'B', 'E', 'L', 0,
      37             :   /* 334 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'S', 'T', 'A', 'R', 'T', 0,
      38             :   /* 349 */ 'r', '0', 32, '=', 32, '*', '(', 'u', '3', '2', 32, '*', ')', 's', 'k', 'b', '[', 0,
      39             :   /* 367 */ 'r', '0', 32, '=', 32, '*', '(', 'u', '1', '6', 32, '*', ')', 's', 'k', 'b', '[', 0,
      40             :   /* 385 */ 'r', '0', 32, '=', 32, '*', '(', 'u', '8', 32, '*', ')', 's', 'k', 'b', '[', 0,
      41             :   /* 402 */ '#', 32, 'F', 'E', 'n', 't', 'r', 'y', 32, 'c', 'a', 'l', 'l', 0,
      42             :   /* 416 */ 'e', 'x', 'i', 't', 0,
      43             :   };
      44             : 
      45             :   static const uint16_t OpInfo0[] = {
      46             :     0U, // PHI
      47             :     0U, // INLINEASM
      48             :     0U, // CFI_INSTRUCTION
      49             :     0U, // EH_LABEL
      50             :     0U, // GC_LABEL
      51             :     0U, // ANNOTATION_LABEL
      52             :     0U, // KILL
      53             :     0U, // EXTRACT_SUBREG
      54             :     0U, // INSERT_SUBREG
      55             :     0U, // IMPLICIT_DEF
      56             :     0U, // SUBREG_TO_REG
      57             :     0U, // COPY_TO_REGCLASS
      58             :     315U,       // DBG_VALUE
      59             :     325U,       // DBG_LABEL
      60             :     0U, // REG_SEQUENCE
      61             :     0U, // COPY
      62             :     308U,       // BUNDLE
      63             :     335U,       // LIFETIME_START
      64             :     295U,       // LIFETIME_END
      65             :     0U, // STACKMAP
      66             :     403U,       // FENTRY_CALL
      67             :     0U, // PATCHPOINT
      68             :     0U, // LOAD_STACK_GUARD
      69             :     0U, // STATEPOINT
      70             :     0U, // LOCAL_ESCAPE
      71             :     0U, // FAULTING_OP
      72             :     0U, // PATCHABLE_OP
      73             :     227U,       // PATCHABLE_FUNCTION_ENTER
      74             :     147U,       // PATCHABLE_RET
      75             :     273U,       // PATCHABLE_FUNCTION_EXIT
      76             :     250U,       // PATCHABLE_TAIL_CALL
      77             :     202U,       // PATCHABLE_EVENT_CALL
      78             :     178U,       // PATCHABLE_TYPED_EVENT_CALL
      79             :     0U, // ICALL_BRANCH_FUNNEL
      80             :     0U, // G_ADD
      81             :     0U, // G_SUB
      82             :     0U, // G_MUL
      83             :     0U, // G_SDIV
      84             :     0U, // G_UDIV
      85             :     0U, // G_SREM
      86             :     0U, // G_UREM
      87             :     0U, // G_AND
      88             :     0U, // G_OR
      89             :     0U, // G_XOR
      90             :     0U, // G_IMPLICIT_DEF
      91             :     0U, // G_PHI
      92             :     0U, // G_FRAME_INDEX
      93             :     0U, // G_GLOBAL_VALUE
      94             :     0U, // G_EXTRACT
      95             :     0U, // G_UNMERGE_VALUES
      96             :     0U, // G_INSERT
      97             :     0U, // G_MERGE_VALUES
      98             :     0U, // G_PTRTOINT
      99             :     0U, // G_INTTOPTR
     100             :     0U, // G_BITCAST
     101             :     0U, // G_LOAD
     102             :     0U, // G_SEXTLOAD
     103             :     0U, // G_ZEXTLOAD
     104             :     0U, // G_STORE
     105             :     0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
     106             :     0U, // G_ATOMIC_CMPXCHG
     107             :     0U, // G_ATOMICRMW_XCHG
     108             :     0U, // G_ATOMICRMW_ADD
     109             :     0U, // G_ATOMICRMW_SUB
     110             :     0U, // G_ATOMICRMW_AND
     111             :     0U, // G_ATOMICRMW_NAND
     112             :     0U, // G_ATOMICRMW_OR
     113             :     0U, // G_ATOMICRMW_XOR
     114             :     0U, // G_ATOMICRMW_MAX
     115             :     0U, // G_ATOMICRMW_MIN
     116             :     0U, // G_ATOMICRMW_UMAX
     117             :     0U, // G_ATOMICRMW_UMIN
     118             :     0U, // G_BRCOND
     119             :     0U, // G_BRINDIRECT
     120             :     0U, // G_INTRINSIC
     121             :     0U, // G_INTRINSIC_W_SIDE_EFFECTS
     122             :     0U, // G_ANYEXT
     123             :     0U, // G_TRUNC
     124             :     0U, // G_CONSTANT
     125             :     0U, // G_FCONSTANT
     126             :     0U, // G_VASTART
     127             :     0U, // G_VAARG
     128             :     0U, // G_SEXT
     129             :     0U, // G_ZEXT
     130             :     0U, // G_SHL
     131             :     0U, // G_LSHR
     132             :     0U, // G_ASHR
     133             :     0U, // G_ICMP
     134             :     0U, // G_FCMP
     135             :     0U, // G_SELECT
     136             :     0U, // G_UADDE
     137             :     0U, // G_USUBE
     138             :     0U, // G_SADDO
     139             :     0U, // G_SSUBO
     140             :     0U, // G_UMULO
     141             :     0U, // G_SMULO
     142             :     0U, // G_UMULH
     143             :     0U, // G_SMULH
     144             :     0U, // G_FADD
     145             :     0U, // G_FSUB
     146             :     0U, // G_FMUL
     147             :     0U, // G_FMA
     148             :     0U, // G_FDIV
     149             :     0U, // G_FREM
     150             :     0U, // G_FPOW
     151             :     0U, // G_FEXP
     152             :     0U, // G_FEXP2
     153             :     0U, // G_FLOG
     154             :     0U, // G_FLOG2
     155             :     0U, // G_FNEG
     156             :     0U, // G_FPEXT
     157             :     0U, // G_FPTRUNC
     158             :     0U, // G_FPTOSI
     159             :     0U, // G_FPTOUI
     160             :     0U, // G_SITOFP
     161             :     0U, // G_UITOFP
     162             :     0U, // G_FABS
     163             :     0U, // G_GEP
     164             :     0U, // G_PTR_MASK
     165             :     0U, // G_BR
     166             :     0U, // G_INSERT_VECTOR_ELT
     167             :     0U, // G_EXTRACT_VECTOR_ELT
     168             :     0U, // G_SHUFFLE_VECTOR
     169             :     0U, // G_BSWAP
     170             :     517U,       // ADD_ri
     171             :     517U,       // ADD_ri_32
     172             :     517U,       // ADD_rr
     173             :     517U,       // ADD_rr_32
     174             :     4630U,      // ADJCALLSTACKDOWN
     175             :     4666U,      // ADJCALLSTACKUP
     176             :     8709U,      // AND_ri
     177             :     8709U,      // AND_ri_32
     178             :     8709U,      // AND_rr
     179             :     8709U,      // AND_rr_32
     180             :     12805U,     // BE16
     181             :     16901U,     // BE32
     182             :     20997U,     // BE64
     183             :     25093U,     // DIV_ri
     184             :     25093U,     // DIV_ri_32
     185             :     25093U,     // DIV_rr
     186             :     25093U,     // DIV_rr_32
     187             :     29185U,     // FI_ri
     188             :     33359U,     // JAL
     189             :     33371U,     // JALX
     190             :     37451U,     // JEQ_ri
     191             :     37451U,     // JEQ_rr
     192             :     1109U,      // JMP
     193             :     41547U,     // JNE_ri
     194             :     41547U,     // JNE_rr
     195             :     45643U,     // JSGE_ri
     196             :     45643U,     // JSGE_rr
     197             :     49739U,     // JSGT_ri
     198             :     49739U,     // JSGT_rr
     199             :     53835U,     // JSLE_ri
     200             :     53835U,     // JSLE_rr
     201             :     57931U,     // JSLT_ri
     202             :     57931U,     // JSLT_rr
     203             :     62027U,     // JUGE_ri
     204             :     62027U,     // JUGE_rr
     205             :     587U,       // JUGT_ri
     206             :     587U,       // JUGT_rr
     207             :     4683U,      // JULE_ri
     208             :     4683U,      // JULE_rr
     209             :     8779U,      // JULT_ri
     210             :     8779U,      // JULT_rr
     211             :     12805U,     // LDB
     212             :     12805U,     // LDB32
     213             :     16901U,     // LDD
     214             :     20997U,     // LDH
     215             :     20997U,     // LDH32
     216             :     25093U,     // LDW
     217             :     25093U,     // LDW32
     218             :     1922U,      // LD_ABS_B
     219             :     1904U,      // LD_ABS_H
     220             :     1886U,      // LD_ABS_W
     221             :     1922U,      // LD_IND_B
     222             :     1904U,      // LD_IND_H
     223             :     1886U,      // LD_IND_W
     224             :     29189U,     // LD_imm64
     225             :     29190U,     // LD_pseudo
     226             :     33285U,     // LE16
     227             :     37381U,     // LE32
     228             :     41477U,     // LE64
     229             :     29189U,     // MOV_32_64
     230             :     29189U,     // MOV_ri
     231             :     29189U,     // MOV_ri_32
     232             :     29189U,     // MOV_rr
     233             :     29189U,     // MOV_rr_32
     234             :     45573U,     // MUL_ri
     235             :     45573U,     // MUL_ri_32
     236             :     45573U,     // MUL_rr
     237             :     45573U,     // MUL_rr_32
     238             :     49669U,     // NEG_32
     239             :     49669U,     // NEG_64
     240             :     33297U,     // NOP
     241             :     53765U,     // OR_ri
     242             :     53765U,     // OR_ri_32
     243             :     53765U,     // OR_rr
     244             :     53765U,     // OR_rr_32
     245             :     417U,       // RET
     246             :     57861U,     // SLL_ri
     247             :     57861U,     // SLL_ri_32
     248             :     57861U,     // SLL_rr
     249             :     57861U,     // SLL_rr_32
     250             :     61957U,     // SRA_ri
     251             :     61957U,     // SRA_ri_32
     252             :     61957U,     // SRA_rr
     253             :     61957U,     // SRA_rr_32
     254             :     517U,       // SRL_ri
     255             :     517U,       // SRL_ri_32
     256             :     517U,       // SRL_rr
     257             :     517U,       // SRL_rr_32
     258             :     6282U,      // STB
     259             :     6282U,      // STB32
     260             :     6262U,      // STD
     261             :     6272U,      // STH
     262             :     6272U,      // STH32
     263             :     6247U,      // STW
     264             :     6247U,      // STW32
     265             :     8709U,      // SUB_ri
     266             :     8709U,      // SUB_ri_32
     267             :     8709U,      // SUB_rr
     268             :     8709U,      // SUB_rr_32
     269             :     29225U,     // Select
     270             :     29225U,     // Select_32
     271             :     29225U,     // Select_32_64
     272             :     29225U,     // Select_64_32
     273             :     29225U,     // Select_Ri
     274             :     29225U,     // Select_Ri_32
     275             :     29225U,     // Select_Ri_32_64
     276             :     29225U,     // Select_Ri_64_32
     277             :     14434U,     // XADD32
     278             :     14449U,     // XADD64
     279             :     16901U,     // XOR_ri
     280             :     16901U,     // XOR_ri_32
     281             :     16901U,     // XOR_rr
     282             :     16901U,     // XOR_rr_32
     283             :   };
     284             : 
     285             :   static const uint8_t OpInfo1[] = {
     286             :     0U, // PHI
     287             :     0U, // INLINEASM
     288             :     0U, // CFI_INSTRUCTION
     289             :     0U, // EH_LABEL
     290             :     0U, // GC_LABEL
     291             :     0U, // ANNOTATION_LABEL
     292             :     0U, // KILL
     293             :     0U, // EXTRACT_SUBREG
     294             :     0U, // INSERT_SUBREG
     295             :     0U, // IMPLICIT_DEF
     296             :     0U, // SUBREG_TO_REG
     297             :     0U, // COPY_TO_REGCLASS
     298             :     0U, // DBG_VALUE
     299             :     0U, // DBG_LABEL
     300             :     0U, // REG_SEQUENCE
     301             :     0U, // COPY
     302             :     0U, // BUNDLE
     303             :     0U, // LIFETIME_START
     304             :     0U, // LIFETIME_END
     305             :     0U, // STACKMAP
     306             :     0U, // FENTRY_CALL
     307             :     0U, // PATCHPOINT
     308             :     0U, // LOAD_STACK_GUARD
     309             :     0U, // STATEPOINT
     310             :     0U, // LOCAL_ESCAPE
     311             :     0U, // FAULTING_OP
     312             :     0U, // PATCHABLE_OP
     313             :     0U, // PATCHABLE_FUNCTION_ENTER
     314             :     0U, // PATCHABLE_RET
     315             :     0U, // PATCHABLE_FUNCTION_EXIT
     316             :     0U, // PATCHABLE_TAIL_CALL
     317             :     0U, // PATCHABLE_EVENT_CALL
     318             :     0U, // PATCHABLE_TYPED_EVENT_CALL
     319             :     0U, // ICALL_BRANCH_FUNNEL
     320             :     0U, // G_ADD
     321             :     0U, // G_SUB
     322             :     0U, // G_MUL
     323             :     0U, // G_SDIV
     324             :     0U, // G_UDIV
     325             :     0U, // G_SREM
     326             :     0U, // G_UREM
     327             :     0U, // G_AND
     328             :     0U, // G_OR
     329             :     0U, // G_XOR
     330             :     0U, // G_IMPLICIT_DEF
     331             :     0U, // G_PHI
     332             :     0U, // G_FRAME_INDEX
     333             :     0U, // G_GLOBAL_VALUE
     334             :     0U, // G_EXTRACT
     335             :     0U, // G_UNMERGE_VALUES
     336             :     0U, // G_INSERT
     337             :     0U, // G_MERGE_VALUES
     338             :     0U, // G_PTRTOINT
     339             :     0U, // G_INTTOPTR
     340             :     0U, // G_BITCAST
     341             :     0U, // G_LOAD
     342             :     0U, // G_SEXTLOAD
     343             :     0U, // G_ZEXTLOAD
     344             :     0U, // G_STORE
     345             :     0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
     346             :     0U, // G_ATOMIC_CMPXCHG
     347             :     0U, // G_ATOMICRMW_XCHG
     348             :     0U, // G_ATOMICRMW_ADD
     349             :     0U, // G_ATOMICRMW_SUB
     350             :     0U, // G_ATOMICRMW_AND
     351             :     0U, // G_ATOMICRMW_NAND
     352             :     0U, // G_ATOMICRMW_OR
     353             :     0U, // G_ATOMICRMW_XOR
     354             :     0U, // G_ATOMICRMW_MAX
     355             :     0U, // G_ATOMICRMW_MIN
     356             :     0U, // G_ATOMICRMW_UMAX
     357             :     0U, // G_ATOMICRMW_UMIN
     358             :     0U, // G_BRCOND
     359             :     0U, // G_BRINDIRECT
     360             :     0U, // G_INTRINSIC
     361             :     0U, // G_INTRINSIC_W_SIDE_EFFECTS
     362             :     0U, // G_ANYEXT
     363             :     0U, // G_TRUNC
     364             :     0U, // G_CONSTANT
     365             :     0U, // G_FCONSTANT
     366             :     0U, // G_VASTART
     367             :     0U, // G_VAARG
     368             :     0U, // G_SEXT
     369             :     0U, // G_ZEXT
     370             :     0U, // G_SHL
     371             :     0U, // G_LSHR
     372             :     0U, // G_ASHR
     373             :     0U, // G_ICMP
     374             :     0U, // G_FCMP
     375             :     0U, // G_SELECT
     376             :     0U, // G_UADDE
     377             :     0U, // G_USUBE
     378             :     0U, // G_SADDO
     379             :     0U, // G_SSUBO
     380             :     0U, // G_UMULO
     381             :     0U, // G_SMULO
     382             :     0U, // G_UMULH
     383             :     0U, // G_SMULH
     384             :     0U, // G_FADD
     385             :     0U, // G_FSUB
     386             :     0U, // G_FMUL
     387             :     0U, // G_FMA
     388             :     0U, // G_FDIV
     389             :     0U, // G_FREM
     390             :     0U, // G_FPOW
     391             :     0U, // G_FEXP
     392             :     0U, // G_FEXP2
     393             :     0U, // G_FLOG
     394             :     0U, // G_FLOG2
     395             :     0U, // G_FNEG
     396             :     0U, // G_FPEXT
     397             :     0U, // G_FPTRUNC
     398             :     0U, // G_FPTOSI
     399             :     0U, // G_FPTOUI
     400             :     0U, // G_SITOFP
     401             :     0U, // G_UITOFP
     402             :     0U, // G_FABS
     403             :     0U, // G_GEP
     404             :     0U, // G_PTR_MASK
     405             :     0U, // G_BR
     406             :     0U, // G_INSERT_VECTOR_ELT
     407             :     0U, // G_EXTRACT_VECTOR_ELT
     408             :     0U, // G_SHUFFLE_VECTOR
     409             :     0U, // G_BSWAP
     410             :     0U, // ADD_ri
     411             :     0U, // ADD_ri_32
     412             :     0U, // ADD_rr
     413             :     0U, // ADD_rr_32
     414             :     0U, // ADJCALLSTACKDOWN
     415             :     0U, // ADJCALLSTACKUP
     416             :     0U, // AND_ri
     417             :     0U, // AND_ri_32
     418             :     0U, // AND_rr
     419             :     0U, // AND_rr_32
     420             :     0U, // BE16
     421             :     0U, // BE32
     422             :     0U, // BE64
     423             :     0U, // DIV_ri
     424             :     0U, // DIV_ri_32
     425             :     0U, // DIV_rr
     426             :     0U, // DIV_rr_32
     427             :     0U, // FI_ri
     428             :     0U, // JAL
     429             :     0U, // JALX
     430             :     0U, // JEQ_ri
     431             :     0U, // JEQ_rr
     432             :     0U, // JMP
     433             :     0U, // JNE_ri
     434             :     0U, // JNE_rr
     435             :     0U, // JSGE_ri
     436             :     0U, // JSGE_rr
     437             :     0U, // JSGT_ri
     438             :     0U, // JSGT_rr
     439             :     0U, // JSLE_ri
     440             :     0U, // JSLE_rr
     441             :     0U, // JSLT_ri
     442             :     0U, // JSLT_rr
     443             :     0U, // JUGE_ri
     444             :     0U, // JUGE_rr
     445             :     1U, // JUGT_ri
     446             :     1U, // JUGT_rr
     447             :     1U, // JULE_ri
     448             :     1U, // JULE_rr
     449             :     1U, // JULT_ri
     450             :     1U, // JULT_rr
     451             :     1U, // LDB
     452             :     1U, // LDB32
     453             :     1U, // LDD
     454             :     1U, // LDH
     455             :     1U, // LDH32
     456             :     1U, // LDW
     457             :     1U, // LDW32
     458             :     0U, // LD_ABS_B
     459             :     0U, // LD_ABS_H
     460             :     0U, // LD_ABS_W
     461             :     0U, // LD_IND_B
     462             :     0U, // LD_IND_H
     463             :     0U, // LD_IND_W
     464             :     5U, // LD_imm64
     465             :     8U, // LD_pseudo
     466             :     1U, // LE16
     467             :     1U, // LE32
     468             :     1U, // LE64
     469             :     25U,        // MOV_32_64
     470             :     25U,        // MOV_ri
     471             :     25U,        // MOV_ri_32
     472             :     25U,        // MOV_rr
     473             :     25U,        // MOV_rr_32
     474             :     1U, // MUL_ri
     475             :     1U, // MUL_ri_32
     476             :     1U, // MUL_rr
     477             :     1U, // MUL_rr_32
     478             :     1U, // NEG_32
     479             :     1U, // NEG_64
     480             :     0U, // NOP
     481             :     1U, // OR_ri
     482             :     1U, // OR_ri_32
     483             :     1U, // OR_rr
     484             :     1U, // OR_rr_32
     485             :     0U, // RET
     486             :     1U, // SLL_ri
     487             :     1U, // SLL_ri_32
     488             :     1U, // SLL_rr
     489             :     1U, // SLL_rr_32
     490             :     1U, // SRA_ri
     491             :     1U, // SRA_ri_32
     492             :     1U, // SRA_rr
     493             :     1U, // SRA_rr_32
     494             :     2U, // SRL_ri
     495             :     2U, // SRL_ri_32
     496             :     2U, // SRL_rr
     497             :     2U, // SRL_rr_32
     498             :     2U, // STB
     499             :     2U, // STB32
     500             :     2U, // STD
     501             :     2U, // STH
     502             :     2U, // STH32
     503             :     2U, // STW
     504             :     2U, // STW32
     505             :     2U, // SUB_ri
     506             :     2U, // SUB_ri_32
     507             :     2U, // SUB_rr
     508             :     2U, // SUB_rr_32
     509             :     41U,        // Select
     510             :     41U,        // Select_32
     511             :     41U,        // Select_32_64
     512             :     41U,        // Select_64_32
     513             :     41U,        // Select_Ri
     514             :     41U,        // Select_Ri_32
     515             :     41U,        // Select_Ri_32_64
     516             :     41U,        // Select_Ri_64_32
     517             :     2U, // XADD32
     518             :     2U, // XADD64
     519             :     2U, // XOR_ri
     520             :     2U, // XOR_ri_32
     521             :     2U, // XOR_rr
     522             :     2U, // XOR_rr_32
     523             :   };
     524             : 
     525        1799 :   O << "\t";
     526             : 
     527             :   // Emit the opcode for the instruction.
     528             :   uint32_t Bits = 0;
     529        1799 :   Bits |= OpInfo0[MI->getOpcode()] << 0;
     530        1799 :   Bits |= OpInfo1[MI->getOpcode()] << 16;
     531             :   assert(Bits != 0 && "Cannot print this instruction.");
     532        1799 :   O << AsmStrs+(Bits & 511)-1;
     533             : 
     534             : 
     535             :   // Fragment 0 encoded into 3 bits for 5 unique commands.
     536        1799 :   switch ((Bits >> 9) & 7) {
     537           0 :   default: llvm_unreachable("Invalid command number.");
     538             :   case 0:
     539             :     // DBG_VALUE, DBG_LABEL, BUNDLE, LIFETIME_START, LIFETIME_END, FENTRY_CAL...
     540             :     return;
     541             :     break;
     542        1321 :   case 1:
     543             :     // ADD_ri, ADD_ri_32, ADD_rr, ADD_rr_32, ADJCALLSTACKDOWN, ADJCALLSTACKUP...
     544        1321 :     printOperand(MI, 0, O);
     545        1321 :     break;
     546          21 :   case 2:
     547             :     // JMP
     548          21 :     printBrTargetOperand(MI, 0, O);
     549          21 :     return;
     550             :     break;
     551          74 :   case 3:
     552             :     // LD_ABS_B, LD_ABS_H, LD_ABS_W, LD_IND_B, LD_IND_H, LD_IND_W
     553          74 :     printOperand(MI, 1, O);
     554             :     O << ']';
     555             :     return;
     556             :     break;
     557         181 :   case 4:
     558             :     // STB, STB32, STD, STH, STH32, STW, STW32, XADD32, XADD64
     559         181 :     printMemOperand(MI, 1, O);
     560         181 :     break;
     561             :   }
     562             : 
     563             : 
     564             :   // Fragment 1 encoded into 6 bits for 37 unique commands.
     565        1502 :   switch ((Bits >> 12) & 63) {
     566           0 :   default: llvm_unreachable("Invalid command number.");
     567         122 :   case 0:
     568             :     // ADD_ri, ADD_ri_32, ADD_rr, ADD_rr_32
     569         122 :     O << " += ";
     570         122 :     printOperand(MI, 2, O);
     571         122 :     return;
     572             :     break;
     573             :   case 1:
     574             :     // ADJCALLSTACKDOWN, ADJCALLSTACKUP
     575             :     O << ' ';
     576           0 :     printOperand(MI, 1, O);
     577           0 :     return;
     578             :     break;
     579          70 :   case 2:
     580             :     // AND_ri, AND_ri_32, AND_rr, AND_rr_32
     581          70 :     O << " &= ";
     582          70 :     printOperand(MI, 2, O);
     583          70 :     return;
     584             :     break;
     585           4 :   case 3:
     586             :     // BE16
     587           4 :     O << " = be16 ";
     588           4 :     printOperand(MI, 1, O);
     589           4 :     return;
     590             :     break;
     591           4 :   case 4:
     592             :     // BE32
     593           4 :     O << " = be32 ";
     594           4 :     printOperand(MI, 1, O);
     595           4 :     return;
     596             :     break;
     597           4 :   case 5:
     598             :     // BE64
     599           4 :     O << " = be64 ";
     600           4 :     printOperand(MI, 1, O);
     601           4 :     return;
     602             :     break;
     603          11 :   case 6:
     604             :     // DIV_ri, DIV_ri_32, DIV_rr, DIV_rr_32
     605          11 :     O << " /= ";
     606          11 :     printOperand(MI, 2, O);
     607          11 :     return;
     608             :     break;
     609           4 :   case 7:
     610             :     // FI_ri, LD_pseudo
     611           4 :     O << ", ";
     612           4 :     break;
     613             :   case 8:
     614             :     // JAL, JALX, NOP
     615             :     return;
     616             :     break;
     617          42 :   case 9:
     618             :     // JEQ_ri, JEQ_rr
     619          42 :     O << " == ";
     620          42 :     printOperand(MI, 1, O);
     621          42 :     O << " goto ";
     622          42 :     printBrTargetOperand(MI, 2, O);
     623          42 :     return;
     624             :     break;
     625          33 :   case 10:
     626             :     // JNE_ri, JNE_rr
     627          33 :     O << " != ";
     628          33 :     printOperand(MI, 1, O);
     629          33 :     O << " goto ";
     630          33 :     printBrTargetOperand(MI, 2, O);
     631          33 :     return;
     632             :     break;
     633          10 :   case 11:
     634             :     // JSGE_ri, JSGE_rr
     635          10 :     O << " s>= ";
     636          10 :     printOperand(MI, 1, O);
     637          10 :     O << " goto ";
     638          10 :     printBrTargetOperand(MI, 2, O);
     639          10 :     return;
     640             :     break;
     641          17 :   case 12:
     642             :     // JSGT_ri, JSGT_rr
     643          17 :     O << " s> ";
     644          17 :     printOperand(MI, 1, O);
     645          17 :     O << " goto ";
     646          17 :     printBrTargetOperand(MI, 2, O);
     647          17 :     return;
     648             :     break;
     649           5 :   case 13:
     650             :     // JSLE_ri, JSLE_rr
     651           5 :     O << " s<= ";
     652           5 :     printOperand(MI, 1, O);
     653           5 :     O << " goto ";
     654           5 :     printBrTargetOperand(MI, 2, O);
     655           5 :     return;
     656             :     break;
     657           6 :   case 14:
     658             :     // JSLT_ri, JSLT_rr
     659           6 :     O << " s< ";
     660           6 :     printOperand(MI, 1, O);
     661           6 :     O << " goto ";
     662           6 :     printBrTargetOperand(MI, 2, O);
     663           6 :     return;
     664             :     break;
     665           7 :   case 15:
     666             :     // JUGE_ri, JUGE_rr
     667           7 :     O << " >= ";
     668           7 :     printOperand(MI, 1, O);
     669           7 :     O << " goto ";
     670           7 :     printBrTargetOperand(MI, 2, O);
     671           7 :     return;
     672             :     break;
     673          14 :   case 16:
     674             :     // JUGT_ri, JUGT_rr
     675          14 :     O << " > ";
     676          14 :     printOperand(MI, 1, O);
     677          14 :     O << " goto ";
     678          14 :     printBrTargetOperand(MI, 2, O);
     679          14 :     return;
     680             :     break;
     681           5 :   case 17:
     682             :     // JULE_ri, JULE_rr
     683           5 :     O << " <= ";
     684           5 :     printOperand(MI, 1, O);
     685           5 :     O << " goto ";
     686           5 :     printBrTargetOperand(MI, 2, O);
     687           5 :     return;
     688             :     break;
     689           6 :   case 18:
     690             :     // JULT_ri, JULT_rr
     691           6 :     O << " < ";
     692           6 :     printOperand(MI, 1, O);
     693           6 :     O << " goto ";
     694           6 :     printBrTargetOperand(MI, 2, O);
     695           6 :     return;
     696             :     break;
     697          13 :   case 19:
     698             :     // LDB, LDB32
     699          13 :     O << " = *(u8 *)(";
     700          13 :     printMemOperand(MI, 1, O);
     701             :     O << ')';
     702             :     return;
     703             :     break;
     704          34 :   case 20:
     705             :     // LDD
     706          34 :     O << " = *(u64 *)(";
     707          34 :     printMemOperand(MI, 1, O);
     708             :     O << ')';
     709             :     return;
     710             :     break;
     711          15 :   case 21:
     712             :     // LDH, LDH32
     713          15 :     O << " = *(u16 *)(";
     714          15 :     printMemOperand(MI, 1, O);
     715             :     O << ')';
     716             :     return;
     717             :     break;
     718          25 :   case 22:
     719             :     // LDW, LDW32
     720          25 :     O << " = *(u32 *)(";
     721          25 :     printMemOperand(MI, 1, O);
     722             :     O << ')';
     723             :     return;
     724             :     break;
     725         570 :   case 23:
     726             :     // LD_imm64, MOV_32_64, MOV_ri, MOV_ri_32, MOV_rr, MOV_rr_32, Select, Sel...
     727         570 :     O << " = ";
     728         570 :     break;
     729           2 :   case 24:
     730             :     // LE16
     731           2 :     O << " = le16 ";
     732           2 :     printOperand(MI, 1, O);
     733           2 :     return;
     734             :     break;
     735           2 :   case 25:
     736             :     // LE32
     737           2 :     O << " = le32 ";
     738           2 :     printOperand(MI, 1, O);
     739           2 :     return;
     740             :     break;
     741           2 :   case 26:
     742             :     // LE64
     743           2 :     O << " = le64 ";
     744           2 :     printOperand(MI, 1, O);
     745           2 :     return;
     746             :     break;
     747          18 :   case 27:
     748             :     // MUL_ri, MUL_ri_32, MUL_rr, MUL_rr_32
     749          18 :     O << " *= ";
     750          18 :     printOperand(MI, 2, O);
     751          18 :     return;
     752             :     break;
     753           6 :   case 28:
     754             :     // NEG_32, NEG_64
     755           6 :     O << " = -";
     756           6 :     printOperand(MI, 1, O);
     757           6 :     return;
     758             :     break;
     759          15 :   case 29:
     760             :     // OR_ri, OR_ri_32, OR_rr, OR_rr_32
     761          15 :     O << " |= ";
     762          15 :     printOperand(MI, 2, O);
     763          15 :     return;
     764             :     break;
     765          89 :   case 30:
     766             :     // SLL_ri, SLL_ri_32, SLL_rr, SLL_rr_32
     767          89 :     O << " <<= ";
     768          89 :     printOperand(MI, 2, O);
     769          89 :     return;
     770             :     break;
     771          57 :   case 31:
     772             :     // SRA_ri, SRA_ri_32, SRA_rr, SRA_rr_32
     773          57 :     O << " s>>= ";
     774          57 :     printOperand(MI, 2, O);
     775          57 :     return;
     776             :     break;
     777          30 :   case 32:
     778             :     // SRL_ri, SRL_ri_32, SRL_rr, SRL_rr_32
     779          30 :     O << " >>= ";
     780          30 :     printOperand(MI, 2, O);
     781          30 :     return;
     782             :     break;
     783         172 :   case 33:
     784             :     // STB, STB32, STD, STH, STH32, STW, STW32
     785         172 :     O << ") = ";
     786         172 :     printOperand(MI, 0, O);
     787         172 :     return;
     788             :     break;
     789          12 :   case 34:
     790             :     // SUB_ri, SUB_ri_32, SUB_rr, SUB_rr_32
     791          12 :     O << " -= ";
     792          12 :     printOperand(MI, 2, O);
     793          12 :     return;
     794             :     break;
     795           9 :   case 35:
     796             :     // XADD32, XADD64
     797           9 :     O << ") += ";
     798           9 :     printOperand(MI, 3, O);
     799           9 :     return;
     800             :     break;
     801          22 :   case 36:
     802             :     // XOR_ri, XOR_ri_32, XOR_rr, XOR_rr_32
     803          22 :     O << " ^= ";
     804          22 :     printOperand(MI, 2, O);
     805          22 :     return;
     806             :     break;
     807             :   }
     808             : 
     809             : 
     810             :   // Fragment 2 encoded into 2 bits for 3 unique commands.
     811         574 :   switch ((Bits >> 18) & 3) {
     812           0 :   default: llvm_unreachable("Invalid command number.");
     813           0 :   case 0:
     814             :     // FI_ri
     815           0 :     printMemOperand(MI, 1, O);
     816           0 :     return;
     817             :     break;
     818          79 :   case 1:
     819             :     // LD_imm64
     820          79 :     printImm64Operand(MI, 1, O);
     821          79 :     O << " ll";
     822          79 :     return;
     823             :     break;
     824         495 :   case 2:
     825             :     // LD_pseudo, MOV_32_64, MOV_ri, MOV_ri_32, MOV_rr, MOV_rr_32, Select, Se...
     826         495 :     printOperand(MI, 1, O);
     827             :     break;
     828             :   }
     829             : 
     830             : 
     831             :   // Fragment 3 encoded into 2 bits for 3 unique commands.
     832         495 :   switch ((Bits >> 20) & 3) {
     833           0 :   default: llvm_unreachable("Invalid command number.");
     834           4 :   case 0:
     835             :     // LD_pseudo
     836           4 :     O << ", ";
     837           4 :     printImm64Operand(MI, 2, O);
     838           4 :     return;
     839             :     break;
     840             :   case 1:
     841             :     // MOV_32_64, MOV_ri, MOV_ri_32, MOV_rr, MOV_rr_32
     842             :     return;
     843             :     break;
     844             :   case 2:
     845             :     // Select, Select_32, Select_32_64, Select_64_32, Select_Ri, Select_Ri_32...
     846             :     O << ' ';
     847           0 :     printOperand(MI, 3, O);
     848             :     O << ' ';
     849           0 :     printOperand(MI, 2, O);
     850           0 :     O << " ? ";
     851           0 :     printOperand(MI, 4, O);
     852           0 :     O << " : ";
     853           0 :     printOperand(MI, 5, O);
     854           0 :     return;
     855             :     break;
     856             :   }
     857             : 
     858             : }
     859             : 
     860             : 
     861             : /// getRegisterName - This method is automatically generated by tblgen
     862             : /// from the register set description.  This returns the assembler name
     863             : /// for the specified register.
     864        2318 : const char *BPFInstPrinter::getRegisterName(unsigned RegNo) {
     865             :   assert(RegNo && RegNo < 25 && "Invalid register number!");
     866             : 
     867             :   static const char AsmStrs[] = {
     868             :   /* 0 */ 'r', '1', '0', 0,
     869             :   /* 4 */ 'w', '1', '0', 0,
     870             :   /* 8 */ 'r', '0', 0,
     871             :   /* 11 */ 'w', '0', 0,
     872             :   /* 14 */ 'r', '1', '1', 0,
     873             :   /* 18 */ 'w', '1', '1', 0,
     874             :   /* 22 */ 'r', '1', 0,
     875             :   /* 25 */ 'w', '1', 0,
     876             :   /* 28 */ 'r', '2', 0,
     877             :   /* 31 */ 'w', '2', 0,
     878             :   /* 34 */ 'r', '3', 0,
     879             :   /* 37 */ 'w', '3', 0,
     880             :   /* 40 */ 'r', '4', 0,
     881             :   /* 43 */ 'w', '4', 0,
     882             :   /* 46 */ 'r', '5', 0,
     883             :   /* 49 */ 'w', '5', 0,
     884             :   /* 52 */ 'r', '6', 0,
     885             :   /* 55 */ 'w', '6', 0,
     886             :   /* 58 */ 'r', '7', 0,
     887             :   /* 61 */ 'w', '7', 0,
     888             :   /* 64 */ 'r', '8', 0,
     889             :   /* 67 */ 'w', '8', 0,
     890             :   /* 70 */ 'r', '9', 0,
     891             :   /* 73 */ 'w', '9', 0,
     892             :   };
     893             : 
     894             :   static const uint8_t RegAsmOffset[] = {
     895             :     8, 22, 28, 34, 40, 46, 52, 58, 64, 70, 0, 14, 11, 25, 
     896             :     31, 37, 43, 49, 55, 61, 67, 73, 4, 18, 
     897             :   };
     898             : 
     899             :   assert (*(AsmStrs+RegAsmOffset[RegNo-1]) &&
     900             :           "Invalid alt name index for register!");
     901        2318 :   return AsmStrs+RegAsmOffset[RegNo-1];
     902             : }
     903             : 
     904             : #ifdef PRINT_ALIAS_INSTR
     905             : #undef PRINT_ALIAS_INSTR
     906             : 
     907             : bool BPFInstPrinter::printAliasInstr(const MCInst *MI, raw_ostream &OS) {
     908             :   return false;
     909             : }
     910             : 
     911             : #endif // PRINT_ALIAS_INSTR

Generated by: LCOV version 1.13