LCOV - code coverage report
Current view: top level - build-llvm/lib/Target/MSP430 - MSP430GenAsmWriter.inc (source / functions) Hit Total Coverage
Test: llvm-toolchain.info Lines: 59 68 86.8 %
Date: 2017-09-14 15:23:50 Functions: 2 2 100.0 %
Legend: Lines: hit not hit

          Line data    Source code
       1             : /*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
       2             : |*                                                                            *|
       3             : |* Assembly Writer Source Fragment                                            *|
       4             : |*                                                                            *|
       5             : |* Automatically generated file, do not edit!                                 *|
       6             : |*                                                                            *|
       7             : \*===----------------------------------------------------------------------===*/
       8             : 
       9             : /// printInstruction - This method is automatically generated by tablegen
      10             : /// from the instruction set description.
      11        2481 : void MSP430InstPrinter::printInstruction(const MCInst *MI, raw_ostream &O) {
      12             :   static const char AsmStrs[] = {
      13             :   /* 0 */ 'r', 'l', 'a', '.', 'b', 9, 0,
      14             :   /* 7 */ 'r', 'r', 'a', '.', 'b', 9, 0,
      15             :   /* 14 */ 's', 'u', 'b', '.', 'b', 9, 0,
      16             :   /* 21 */ 's', 'u', 'b', 'c', '.', 'b', 9, 0,
      17             :   /* 29 */ 'a', 'd', 'd', 'c', '.', 'b', 9, 0,
      18             :   /* 37 */ 'b', 'i', 'c', '.', 'b', 9, 0,
      19             :   /* 44 */ 'c', 'l', 'r', 'c', 10, 9, 'r', 'r', 'c', '.', 'b', 9, 0,
      20             :   /* 57 */ 'a', 'd', 'd', '.', 'b', 9, 0,
      21             :   /* 64 */ 'a', 'n', 'd', '.', 'b', 9, 0,
      22             :   /* 71 */ 'c', 'm', 'p', '.', 'b', 9, 0,
      23             :   /* 78 */ 'x', 'o', 'r', '.', 'b', 9, 0,
      24             :   /* 85 */ 'b', 'i', 's', '.', 'b', 9, 0,
      25             :   /* 92 */ 'b', 'i', 't', '.', 'b', 9, 0,
      26             :   /* 99 */ 'm', 'o', 'v', '.', 'b', 9, 0,
      27             :   /* 106 */ 's', 'w', 'p', 'b', 9, 0,
      28             :   /* 112 */ 'c', 'a', 'l', 'l', 9, 0,
      29             :   /* 118 */ 'j', 'm', 'p', 9, 0,
      30             :   /* 123 */ 'b', 'r', 9, 0,
      31             :   /* 127 */ 's', 'x', 't', 9, 0,
      32             :   /* 132 */ 'r', 'l', 'a', '.', 'w', 9, 0,
      33             :   /* 139 */ 'r', 'r', 'a', '.', 'w', 9, 0,
      34             :   /* 146 */ 's', 'u', 'b', '.', 'w', 9, 0,
      35             :   /* 153 */ 's', 'u', 'b', 'c', '.', 'w', 9, 0,
      36             :   /* 161 */ 'a', 'd', 'd', 'c', '.', 'w', 9, 0,
      37             :   /* 169 */ 'b', 'i', 'c', '.', 'w', 9, 0,
      38             :   /* 176 */ 'c', 'l', 'r', 'c', 10, 9, 'r', 'r', 'c', '.', 'w', 9, 0,
      39             :   /* 189 */ 'a', 'd', 'd', '.', 'w', 9, 0,
      40             :   /* 196 */ 'a', 'n', 'd', '.', 'w', 9, 0,
      41             :   /* 203 */ 'p', 'u', 's', 'h', '.', 'w', 9, 0,
      42             :   /* 211 */ 'c', 'm', 'p', '.', 'w', 9, 0,
      43             :   /* 218 */ 'p', 'o', 'p', '.', 'w', 9, 0,
      44             :   /* 225 */ 'x', 'o', 'r', '.', 'w', 9, 0,
      45             :   /* 232 */ 'b', 'i', 's', '.', 'w', 9, 0,
      46             :   /* 239 */ 'b', 'i', 't', '.', 'w', 9, 0,
      47             :   /* 246 */ 'm', 'o', 'v', '.', 'w', 9, 0,
      48             :   /* 253 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'P', 'a', 't', 'c', 'h', 'a', 'b', 'l', 'e', 32, 'R', 'E', 'T', '.', 0,
      49             :   /* 284 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'C', 'u', 's', 't', 'o', 'm', 32, 'E', 'v', 'e', 'n', 't', 32, 'L', 'o', 'g', '.', 0,
      50             :   /* 309 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'E', 'n', 't', 'e', 'r', '.', 0,
      51             :   /* 332 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'T', 'a', 'i', 'l', 32, 'C', 'a', 'l', 'l', 32, 'E', 'x', 'i', 't', '.', 0,
      52             :   /* 355 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'E', 'x', 'i', 't', '.', 0,
      53             :   /* 377 */ 's', 'u', 'b', '.', 'b', 9, '@', 0,
      54             :   /* 385 */ 'a', 'd', 'd', '.', 'b', 9, '@', 0,
      55             :   /* 393 */ 'a', 'n', 'd', '.', 'b', 9, '@', 0,
      56             :   /* 401 */ 'x', 'o', 'r', '.', 'b', 9, '@', 0,
      57             :   /* 409 */ 'b', 'i', 's', '.', 'b', 9, '@', 0,
      58             :   /* 417 */ 'm', 'o', 'v', '.', 'b', 9, '@', 0,
      59             :   /* 425 */ 's', 'u', 'b', '.', 'w', 9, '@', 0,
      60             :   /* 433 */ 'a', 'd', 'd', '.', 'w', 9, '@', 0,
      61             :   /* 441 */ 'a', 'n', 'd', '.', 'w', 9, '@', 0,
      62             :   /* 449 */ 'x', 'o', 'r', '.', 'w', 9, '@', 0,
      63             :   /* 457 */ 'b', 'i', 's', '.', 'w', 9, '@', 0,
      64             :   /* 465 */ 'm', 'o', 'v', '.', 'w', 9, '@', 0,
      65             :   /* 473 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'E', 'N', 'D', 0,
      66             :   /* 486 */ 'B', 'U', 'N', 'D', 'L', 'E', 0,
      67             :   /* 493 */ 'D', 'B', 'G', '_', 'V', 'A', 'L', 'U', 'E', 0,
      68             :   /* 503 */ '#', 'A', 'D', 'J', 'C', 'A', 'L', 'L', 'S', 'T', 'A', 'C', 'K', 'D', 'O', 'W', 'N', 0,
      69             :   /* 521 */ '#', 32, 'S', 'r', 'a', '1', '6', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
      70             :   /* 536 */ '#', 32, 'S', 'h', 'l', '1', '6', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
      71             :   /* 551 */ '#', 32, 'S', 'r', 'l', '1', '6', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
      72             :   /* 566 */ '#', 32, 'S', 'e', 'l', 'e', 'c', 't', '1', '6', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
      73             :   /* 584 */ '#', 32, 'S', 'r', 'a', '8', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
      74             :   /* 598 */ '#', 32, 'S', 'h', 'l', '8', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
      75             :   /* 612 */ '#', 32, 'S', 'r', 'l', '8', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
      76             :   /* 626 */ '#', 32, 'S', 'e', 'l', 'e', 'c', 't', '8', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
      77             :   /* 643 */ '#', 32, 'A', 'D', 'D', 'f', 'r', 'a', 'm', 'e', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
      78             :   /* 661 */ '#', 'A', 'D', 'J', 'C', 'A', 'L', 'L', 'S', 'T', 'A', 'C', 'K', 'U', 'P', 0,
      79             :   /* 677 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'S', 'T', 'A', 'R', 'T', 0,
      80             :   /* 692 */ 'r', 'e', 't', 'i', 0,
      81             :   /* 697 */ 'j', 0,
      82             :   /* 699 */ '#', 32, 'F', 'E', 'n', 't', 'r', 'y', 32, 'c', 'a', 'l', 'l', 0,
      83             :   /* 713 */ 'n', 'o', 'p', 0,
      84             :   /* 717 */ 'r', 'e', 't', 0,
      85             :   };
      86             : 
      87             :   static const uint16_t OpInfo0[] = {
      88             :     0U, // PHI
      89             :     0U, // INLINEASM
      90             :     0U, // CFI_INSTRUCTION
      91             :     0U, // EH_LABEL
      92             :     0U, // GC_LABEL
      93             :     0U, // ANNOTATION_LABEL
      94             :     0U, // KILL
      95             :     0U, // EXTRACT_SUBREG
      96             :     0U, // INSERT_SUBREG
      97             :     0U, // IMPLICIT_DEF
      98             :     0U, // SUBREG_TO_REG
      99             :     0U, // COPY_TO_REGCLASS
     100             :     494U,       // DBG_VALUE
     101             :     0U, // REG_SEQUENCE
     102             :     0U, // COPY
     103             :     487U,       // BUNDLE
     104             :     678U,       // LIFETIME_START
     105             :     474U,       // LIFETIME_END
     106             :     0U, // STACKMAP
     107             :     700U,       // FENTRY_CALL
     108             :     0U, // PATCHPOINT
     109             :     0U, // LOAD_STACK_GUARD
     110             :     0U, // STATEPOINT
     111             :     0U, // LOCAL_ESCAPE
     112             :     0U, // FAULTING_OP
     113             :     0U, // PATCHABLE_OP
     114             :     310U,       // PATCHABLE_FUNCTION_ENTER
     115             :     254U,       // PATCHABLE_RET
     116             :     356U,       // PATCHABLE_FUNCTION_EXIT
     117             :     333U,       // PATCHABLE_TAIL_CALL
     118             :     285U,       // PATCHABLE_EVENT_CALL
     119             :     0U, // G_ADD
     120             :     0U, // G_SUB
     121             :     0U, // G_MUL
     122             :     0U, // G_SDIV
     123             :     0U, // G_UDIV
     124             :     0U, // G_SREM
     125             :     0U, // G_UREM
     126             :     0U, // G_AND
     127             :     0U, // G_OR
     128             :     0U, // G_XOR
     129             :     0U, // G_IMPLICIT_DEF
     130             :     0U, // G_PHI
     131             :     0U, // G_FRAME_INDEX
     132             :     0U, // G_GLOBAL_VALUE
     133             :     0U, // G_EXTRACT
     134             :     0U, // G_UNMERGE_VALUES
     135             :     0U, // G_INSERT
     136             :     0U, // G_MERGE_VALUES
     137             :     0U, // G_PTRTOINT
     138             :     0U, // G_INTTOPTR
     139             :     0U, // G_BITCAST
     140             :     0U, // G_LOAD
     141             :     0U, // G_STORE
     142             :     0U, // G_BRCOND
     143             :     0U, // G_BRINDIRECT
     144             :     0U, // G_INTRINSIC
     145             :     0U, // G_INTRINSIC_W_SIDE_EFFECTS
     146             :     0U, // G_ANYEXT
     147             :     0U, // G_TRUNC
     148             :     0U, // G_CONSTANT
     149             :     0U, // G_FCONSTANT
     150             :     0U, // G_VASTART
     151             :     0U, // G_VAARG
     152             :     0U, // G_SEXT
     153             :     0U, // G_ZEXT
     154             :     0U, // G_SHL
     155             :     0U, // G_LSHR
     156             :     0U, // G_ASHR
     157             :     0U, // G_ICMP
     158             :     0U, // G_FCMP
     159             :     0U, // G_SELECT
     160             :     0U, // G_UADDE
     161             :     0U, // G_USUBE
     162             :     0U, // G_SADDO
     163             :     0U, // G_SSUBO
     164             :     0U, // G_UMULO
     165             :     0U, // G_SMULO
     166             :     0U, // G_UMULH
     167             :     0U, // G_SMULH
     168             :     0U, // G_FADD
     169             :     0U, // G_FSUB
     170             :     0U, // G_FMUL
     171             :     0U, // G_FMA
     172             :     0U, // G_FDIV
     173             :     0U, // G_FREM
     174             :     0U, // G_FPOW
     175             :     0U, // G_FEXP
     176             :     0U, // G_FEXP2
     177             :     0U, // G_FLOG
     178             :     0U, // G_FLOG2
     179             :     0U, // G_FNEG
     180             :     0U, // G_FPEXT
     181             :     0U, // G_FPTRUNC
     182             :     0U, // G_FPTOSI
     183             :     0U, // G_FPTOUI
     184             :     0U, // G_SITOFP
     185             :     0U, // G_UITOFP
     186             :     0U, // G_GEP
     187             :     0U, // G_PTR_MASK
     188             :     0U, // G_BR
     189             :     0U, // G_INSERT_VECTOR_ELT
     190             :     0U, // G_EXTRACT_VECTOR_ELT
     191             :     0U, // G_SHUFFLE_VECTOR
     192             :     1186U,      // ADC16mi
     193             :     18594U,     // ADC16mm
     194             :     1186U,      // ADC16mr
     195             :     1186U,      // ADC16ri
     196             :     34978U,     // ADC16rm
     197             :     1186U,      // ADC16rr
     198             :     1054U,      // ADC8mi
     199             :     18462U,     // ADC8mm
     200             :     1054U,      // ADC8mr
     201             :     1054U,      // ADC8ri
     202             :     34846U,     // ADC8rm
     203             :     1054U,      // ADC8rr
     204             :     1214U,      // ADD16mi
     205             :     18622U,     // ADD16mm
     206             :     1214U,      // ADD16mr
     207             :     1214U,      // ADD16ri
     208             :     35006U,     // ADD16rm
     209             :     3506U,      // ADD16rm_POST
     210             :     1214U,      // ADD16rr
     211             :     1082U,      // ADD8mi
     212             :     18490U,     // ADD8mm
     213             :     1082U,      // ADD8mr
     214             :     1082U,      // ADD8ri
     215             :     34874U,     // ADD8rm
     216             :     3458U,      // ADD8rm_POST
     217             :     1082U,      // ADD8rr
     218             :     644U,       // ADDframe
     219             :     504U,       // ADJCALLSTACKDOWN
     220             :     662U,       // ADJCALLSTACKUP
     221             :     1221U,      // AND16mi
     222             :     18629U,     // AND16mm
     223             :     1221U,      // AND16mr
     224             :     1221U,      // AND16ri
     225             :     35013U,     // AND16rm
     226             :     3514U,      // AND16rm_POST
     227             :     1221U,      // AND16rr
     228             :     1089U,      // AND8mi
     229             :     18497U,     // AND8mm
     230             :     1089U,      // AND8mr
     231             :     1089U,      // AND8ri
     232             :     34881U,     // AND8rm
     233             :     3466U,      // AND8rm_POST
     234             :     1089U,      // AND8rr
     235             :     18602U,     // BIC16mm
     236             :     1194U,      // BIC16mr
     237             :     34986U,     // BIC16rm
     238             :     1194U,      // BIC16rr
     239             :     18470U,     // BIC8mm
     240             :     1062U,      // BIC8mr
     241             :     34854U,     // BIC8rm
     242             :     1062U,      // BIC8rr
     243             :     1264U,      // BIT16mi
     244             :     18672U,     // BIT16mm
     245             :     1264U,      // BIT16mr
     246             :     4336U,      // BIT16ri
     247             :     5360U,      // BIT16rm
     248             :     4336U,      // BIT16rr
     249             :     1117U,      // BIT8mi
     250             :     18525U,     // BIT8mm
     251             :     1117U,      // BIT8mr
     252             :     4189U,      // BIT8ri
     253             :     5213U,      // BIT8rm
     254             :     4189U,      // BIT8rr
     255             :     6268U,      // Bi
     256             :     7292U,      // Bm
     257             :     6268U,      // Br
     258             :     6257U,      // CALLi
     259             :     8305U,      // CALLm
     260             :     6257U,      // CALLr
     261             :     1236U,      // CMP16mi
     262             :     1236U,      // CMP16mr
     263             :     4308U,      // CMP16ri
     264             :     5332U,      // CMP16rm
     265             :     4308U,      // CMP16rr
     266             :     1096U,      // CMP8mi
     267             :     1096U,      // CMP8mr
     268             :     4168U,      // CMP8ri
     269             :     5192U,      // CMP8rm
     270             :     4168U,      // CMP8rr
     271             :     9914U,      // JCC
     272             :     10359U,     // JMP
     273             :     1271U,      // MOV16mi
     274             :     18679U,     // MOV16mm
     275             :     1271U,      // MOV16mr
     276             :     4343U,      // MOV16ri
     277             :     5367U,      // MOV16rm
     278             :     50642U,     // MOV16rm_POST
     279             :     4343U,      // MOV16rr
     280             :     1124U,      // MOV8mi
     281             :     18532U,     // MOV8mm
     282             :     1124U,      // MOV8mr
     283             :     4196U,      // MOV8ri
     284             :     5220U,      // MOV8rm
     285             :     50594U,     // MOV8rm_POST
     286             :     4196U,      // MOV8rr
     287             :     5220U,      // MOVZX16rm8
     288             :     4196U,      // MOVZX16rr8
     289             :     714U,       // NOP
     290             :     1257U,      // OR16mi
     291             :     18665U,     // OR16mm
     292             :     1257U,      // OR16mr
     293             :     1257U,      // OR16ri
     294             :     35049U,     // OR16rm
     295             :     3530U,      // OR16rm_POST
     296             :     1257U,      // OR16rr
     297             :     1110U,      // OR8mi
     298             :     18518U,     // OR8mm
     299             :     1110U,      // OR8mr
     300             :     1110U,      // OR8ri
     301             :     34902U,     // OR8rm
     302             :     3482U,      // OR8rm_POST
     303             :     1110U,      // OR8rr
     304             :     6363U,      // POP16r
     305             :     6348U,      // PUSH16r
     306             :     718U,       // RET
     307             :     693U,       // RETI
     308             :     6284U,      // SAR16r1
     309             :     6321U,      // SAR16r1c
     310             :     6152U,      // SAR8r1
     311             :     6189U,      // SAR8r1c
     312             :     1178U,      // SBC16mi
     313             :     18586U,     // SBC16mm
     314             :     1178U,      // SBC16mr
     315             :     1178U,      // SBC16ri
     316             :     34970U,     // SBC16rm
     317             :     1178U,      // SBC16rr
     318             :     1046U,      // SBC8mi
     319             :     18454U,     // SBC8mm
     320             :     1046U,      // SBC8mr
     321             :     1046U,      // SBC8ri
     322             :     34838U,     // SBC8rm
     323             :     1046U,      // SBC8rr
     324             :     6272U,      // SEXT16r
     325             :     6277U,      // SHL16r1
     326             :     6145U,      // SHL8r1
     327             :     1171U,      // SUB16mi
     328             :     18579U,     // SUB16mm
     329             :     1171U,      // SUB16mr
     330             :     1171U,      // SUB16ri
     331             :     34963U,     // SUB16rm
     332             :     3498U,      // SUB16rm_POST
     333             :     1171U,      // SUB16rr
     334             :     1039U,      // SUB8mi
     335             :     18447U,     // SUB8mm
     336             :     1039U,      // SUB8mr
     337             :     1039U,      // SUB8ri
     338             :     34831U,     // SUB8rm
     339             :     3450U,      // SUB8rm_POST
     340             :     1039U,      // SUB8rr
     341             :     6251U,      // SWPB16r
     342             :     567U,       // Select16
     343             :     627U,       // Select8
     344             :     537U,       // Shl16
     345             :     599U,       // Shl8
     346             :     522U,       // Sra16
     347             :     585U,       // Sra8
     348             :     552U,       // Srl16
     349             :     613U,       // Srl8
     350             :     1250U,      // XOR16mi
     351             :     18658U,     // XOR16mm
     352             :     1250U,      // XOR16mr
     353             :     1250U,      // XOR16ri
     354             :     35042U,     // XOR16rm
     355             :     3522U,      // XOR16rm_POST
     356             :     1250U,      // XOR16rr
     357             :     1103U,      // XOR8mi
     358             :     18511U,     // XOR8mm
     359             :     1103U,      // XOR8mr
     360             :     1103U,      // XOR8ri
     361             :     34895U,     // XOR8rm
     362             :     3474U,      // XOR8rm_POST
     363             :     1103U,      // XOR8rr
     364             :     4196U,      // ZEXT16r
     365             :   };
     366             : 
     367             :   static const uint8_t OpInfo1[] = {
     368             :     0U, // PHI
     369             :     0U, // INLINEASM
     370             :     0U, // CFI_INSTRUCTION
     371             :     0U, // EH_LABEL
     372             :     0U, // GC_LABEL
     373             :     0U, // ANNOTATION_LABEL
     374             :     0U, // KILL
     375             :     0U, // EXTRACT_SUBREG
     376             :     0U, // INSERT_SUBREG
     377             :     0U, // IMPLICIT_DEF
     378             :     0U, // SUBREG_TO_REG
     379             :     0U, // COPY_TO_REGCLASS
     380             :     0U, // DBG_VALUE
     381             :     0U, // REG_SEQUENCE
     382             :     0U, // COPY
     383             :     0U, // BUNDLE
     384             :     0U, // LIFETIME_START
     385             :     0U, // LIFETIME_END
     386             :     0U, // STACKMAP
     387             :     0U, // FENTRY_CALL
     388             :     0U, // PATCHPOINT
     389             :     0U, // LOAD_STACK_GUARD
     390             :     0U, // STATEPOINT
     391             :     0U, // LOCAL_ESCAPE
     392             :     0U, // FAULTING_OP
     393             :     0U, // PATCHABLE_OP
     394             :     0U, // PATCHABLE_FUNCTION_ENTER
     395             :     0U, // PATCHABLE_RET
     396             :     0U, // PATCHABLE_FUNCTION_EXIT
     397             :     0U, // PATCHABLE_TAIL_CALL
     398             :     0U, // PATCHABLE_EVENT_CALL
     399             :     0U, // G_ADD
     400             :     0U, // G_SUB
     401             :     0U, // G_MUL
     402             :     0U, // G_SDIV
     403             :     0U, // G_UDIV
     404             :     0U, // G_SREM
     405             :     0U, // G_UREM
     406             :     0U, // G_AND
     407             :     0U, // G_OR
     408             :     0U, // G_XOR
     409             :     0U, // G_IMPLICIT_DEF
     410             :     0U, // G_PHI
     411             :     0U, // G_FRAME_INDEX
     412             :     0U, // G_GLOBAL_VALUE
     413             :     0U, // G_EXTRACT
     414             :     0U, // G_UNMERGE_VALUES
     415             :     0U, // G_INSERT
     416             :     0U, // G_MERGE_VALUES
     417             :     0U, // G_PTRTOINT
     418             :     0U, // G_INTTOPTR
     419             :     0U, // G_BITCAST
     420             :     0U, // G_LOAD
     421             :     0U, // G_STORE
     422             :     0U, // G_BRCOND
     423             :     0U, // G_BRINDIRECT
     424             :     0U, // G_INTRINSIC
     425             :     0U, // G_INTRINSIC_W_SIDE_EFFECTS
     426             :     0U, // G_ANYEXT
     427             :     0U, // G_TRUNC
     428             :     0U, // G_CONSTANT
     429             :     0U, // G_FCONSTANT
     430             :     0U, // G_VASTART
     431             :     0U, // G_VAARG
     432             :     0U, // G_SEXT
     433             :     0U, // G_ZEXT
     434             :     0U, // G_SHL
     435             :     0U, // G_LSHR
     436             :     0U, // G_ASHR
     437             :     0U, // G_ICMP
     438             :     0U, // G_FCMP
     439             :     0U, // G_SELECT
     440             :     0U, // G_UADDE
     441             :     0U, // G_USUBE
     442             :     0U, // G_SADDO
     443             :     0U, // G_SSUBO
     444             :     0U, // G_UMULO
     445             :     0U, // G_SMULO
     446             :     0U, // G_UMULH
     447             :     0U, // G_SMULH
     448             :     0U, // G_FADD
     449             :     0U, // G_FSUB
     450             :     0U, // G_FMUL
     451             :     0U, // G_FMA
     452             :     0U, // G_FDIV
     453             :     0U, // G_FREM
     454             :     0U, // G_FPOW
     455             :     0U, // G_FEXP
     456             :     0U, // G_FEXP2
     457             :     0U, // G_FLOG
     458             :     0U, // G_FLOG2
     459             :     0U, // G_FNEG
     460             :     0U, // G_FPEXT
     461             :     0U, // G_FPTRUNC
     462             :     0U, // G_FPTOSI
     463             :     0U, // G_FPTOUI
     464             :     0U, // G_SITOFP
     465             :     0U, // G_UITOFP
     466             :     0U, // G_GEP
     467             :     0U, // G_PTR_MASK
     468             :     0U, // G_BR
     469             :     0U, // G_INSERT_VECTOR_ELT
     470             :     0U, // G_EXTRACT_VECTOR_ELT
     471             :     0U, // G_SHUFFLE_VECTOR
     472             :     0U, // ADC16mi
     473             :     0U, // ADC16mm
     474             :     0U, // ADC16mr
     475             :     1U, // ADC16ri
     476             :     0U, // ADC16rm
     477             :     1U, // ADC16rr
     478             :     0U, // ADC8mi
     479             :     0U, // ADC8mm
     480             :     0U, // ADC8mr
     481             :     1U, // ADC8ri
     482             :     0U, // ADC8rm
     483             :     1U, // ADC8rr
     484             :     0U, // ADD16mi
     485             :     0U, // ADD16mm
     486             :     0U, // ADD16mr
     487             :     1U, // ADD16ri
     488             :     0U, // ADD16rm
     489             :     0U, // ADD16rm_POST
     490             :     1U, // ADD16rr
     491             :     0U, // ADD8mi
     492             :     0U, // ADD8mm
     493             :     0U, // ADD8mr
     494             :     1U, // ADD8ri
     495             :     0U, // ADD8rm
     496             :     0U, // ADD8rm_POST
     497             :     1U, // ADD8rr
     498             :     0U, // ADDframe
     499             :     0U, // ADJCALLSTACKDOWN
     500             :     0U, // ADJCALLSTACKUP
     501             :     0U, // AND16mi
     502             :     0U, // AND16mm
     503             :     0U, // AND16mr
     504             :     1U, // AND16ri
     505             :     0U, // AND16rm
     506             :     0U, // AND16rm_POST
     507             :     1U, // AND16rr
     508             :     0U, // AND8mi
     509             :     0U, // AND8mm
     510             :     0U, // AND8mr
     511             :     1U, // AND8ri
     512             :     0U, // AND8rm
     513             :     0U, // AND8rm_POST
     514             :     1U, // AND8rr
     515             :     0U, // BIC16mm
     516             :     0U, // BIC16mr
     517             :     0U, // BIC16rm
     518             :     1U, // BIC16rr
     519             :     0U, // BIC8mm
     520             :     0U, // BIC8mr
     521             :     0U, // BIC8rm
     522             :     1U, // BIC8rr
     523             :     0U, // BIT16mi
     524             :     0U, // BIT16mm
     525             :     0U, // BIT16mr
     526             :     0U, // BIT16ri
     527             :     0U, // BIT16rm
     528             :     0U, // BIT16rr
     529             :     0U, // BIT8mi
     530             :     0U, // BIT8mm
     531             :     0U, // BIT8mr
     532             :     0U, // BIT8ri
     533             :     0U, // BIT8rm
     534             :     0U, // BIT8rr
     535             :     0U, // Bi
     536             :     0U, // Bm
     537             :     0U, // Br
     538             :     0U, // CALLi
     539             :     0U, // CALLm
     540             :     0U, // CALLr
     541             :     0U, // CMP16mi
     542             :     0U, // CMP16mr
     543             :     0U, // CMP16ri
     544             :     0U, // CMP16rm
     545             :     0U, // CMP16rr
     546             :     0U, // CMP8mi
     547             :     0U, // CMP8mr
     548             :     0U, // CMP8ri
     549             :     0U, // CMP8rm
     550             :     0U, // CMP8rr
     551             :     0U, // JCC
     552             :     0U, // JMP
     553             :     0U, // MOV16mi
     554             :     0U, // MOV16mm
     555             :     0U, // MOV16mr
     556             :     0U, // MOV16ri
     557             :     0U, // MOV16rm
     558             :     0U, // MOV16rm_POST
     559             :     0U, // MOV16rr
     560             :     0U, // MOV8mi
     561             :     0U, // MOV8mm
     562             :     0U, // MOV8mr
     563             :     0U, // MOV8ri
     564             :     0U, // MOV8rm
     565             :     0U, // MOV8rm_POST
     566             :     0U, // MOV8rr
     567             :     0U, // MOVZX16rm8
     568             :     0U, // MOVZX16rr8
     569             :     0U, // NOP
     570             :     0U, // OR16mi
     571             :     0U, // OR16mm
     572             :     0U, // OR16mr
     573             :     1U, // OR16ri
     574             :     0U, // OR16rm
     575             :     0U, // OR16rm_POST
     576             :     1U, // OR16rr
     577             :     0U, // OR8mi
     578             :     0U, // OR8mm
     579             :     0U, // OR8mr
     580             :     1U, // OR8ri
     581             :     0U, // OR8rm
     582             :     0U, // OR8rm_POST
     583             :     1U, // OR8rr
     584             :     0U, // POP16r
     585             :     0U, // PUSH16r
     586             :     0U, // RET
     587             :     0U, // RETI
     588             :     0U, // SAR16r1
     589             :     0U, // SAR16r1c
     590             :     0U, // SAR8r1
     591             :     0U, // SAR8r1c
     592             :     0U, // SBC16mi
     593             :     0U, // SBC16mm
     594             :     0U, // SBC16mr
     595             :     1U, // SBC16ri
     596             :     0U, // SBC16rm
     597             :     1U, // SBC16rr
     598             :     0U, // SBC8mi
     599             :     0U, // SBC8mm
     600             :     0U, // SBC8mr
     601             :     1U, // SBC8ri
     602             :     0U, // SBC8rm
     603             :     1U, // SBC8rr
     604             :     0U, // SEXT16r
     605             :     0U, // SHL16r1
     606             :     0U, // SHL8r1
     607             :     0U, // SUB16mi
     608             :     0U, // SUB16mm
     609             :     0U, // SUB16mr
     610             :     1U, // SUB16ri
     611             :     0U, // SUB16rm
     612             :     0U, // SUB16rm_POST
     613             :     1U, // SUB16rr
     614             :     0U, // SUB8mi
     615             :     0U, // SUB8mm
     616             :     0U, // SUB8mr
     617             :     1U, // SUB8ri
     618             :     0U, // SUB8rm
     619             :     0U, // SUB8rm_POST
     620             :     1U, // SUB8rr
     621             :     0U, // SWPB16r
     622             :     0U, // Select16
     623             :     0U, // Select8
     624             :     0U, // Shl16
     625             :     0U, // Shl8
     626             :     0U, // Sra16
     627             :     0U, // Sra8
     628             :     0U, // Srl16
     629             :     0U, // Srl8
     630             :     0U, // XOR16mi
     631             :     0U, // XOR16mm
     632             :     0U, // XOR16mr
     633             :     1U, // XOR16ri
     634             :     0U, // XOR16rm
     635             :     0U, // XOR16rm_POST
     636             :     1U, // XOR16rr
     637             :     0U, // XOR8mi
     638             :     0U, // XOR8mm
     639             :     0U, // XOR8mr
     640             :     1U, // XOR8ri
     641             :     0U, // XOR8rm
     642             :     0U, // XOR8rm_POST
     643             :     1U, // XOR8rr
     644             :     0U, // ZEXT16r
     645             :   };
     646             : 
     647        2481 :   O << "\t";
     648             : 
     649             :   // Emit the opcode for the instruction.
     650        2481 :   uint32_t Bits = 0;
     651        2481 :   Bits |= OpInfo0[MI->getOpcode()] << 0;
     652        2481 :   Bits |= OpInfo1[MI->getOpcode()] << 16;
     653             :   assert(Bits != 0 && "Cannot print this instruction.");
     654        2481 :   O << AsmStrs+(Bits & 1023)-1;
     655             : 
     656             : 
     657             :   // Fragment 0 encoded into 4 bits for 11 unique commands.
     658        2481 :   switch ((Bits >> 10) & 15) {
     659           0 :   default: llvm_unreachable("Invalid command number.");
     660             :   case 0:
     661             :     // DBG_VALUE, BUNDLE, LIFETIME_START, LIFETIME_END, FENTRY_CALL, PATCHABL...
     662             :     return;
     663             :     break;
     664        1111 :   case 1:
     665             :     // ADC16mi, ADC16mr, ADC16ri, ADC16rr, ADC8mi, ADC8mr, ADC8ri, ADC8rr, AD...
     666        1111 :     printOperand(MI, 2, O);
     667        1111 :     break;
     668          58 :   case 2:
     669             :     // ADC16mm, ADC16rm, ADC8mm, ADC8rm, ADD16mm, ADD16rm, ADD8mm, ADD8rm, AN...
     670          58 :     printSrcMemOperand(MI, 2, O);
     671          58 :     O << ", ";
     672          58 :     break;
     673           5 :   case 3:
     674             :     // ADD16rm_POST, ADD8rm_POST, AND16rm_POST, AND8rm_POST, OR16rm_POST, OR8...
     675           5 :     printOperand(MI, 3, O);
     676           5 :     O << "+, ";
     677           5 :     printOperand(MI, 0, O);
     678           5 :     return;
     679             :     break;
     680         373 :   case 4:
     681             :     // BIT16ri, BIT16rr, BIT8ri, BIT8rr, CMP16ri, CMP16rr, CMP8ri, CMP8rr, MO...
     682         373 :     printOperand(MI, 1, O);
     683         373 :     O << ", ";
     684         373 :     printOperand(MI, 0, O);
     685         373 :     return;
     686             :     break;
     687         303 :   case 5:
     688             :     // BIT16rm, BIT8rm, CMP16rm, CMP8rm, MOV16rm, MOV8rm, MOVZX16rm8
     689         303 :     printSrcMemOperand(MI, 1, O);
     690         303 :     O << ", ";
     691         303 :     printOperand(MI, 0, O);
     692         303 :     return;
     693             :     break;
     694         278 :   case 6:
     695             :     // Bi, Br, CALLi, CALLr, POP16r, PUSH16r, SAR16r1, SAR16r1c, SAR8r1, SAR8...
     696         278 :     printOperand(MI, 0, O);
     697         278 :     return;
     698             :     break;
     699           2 :   case 7:
     700             :     // Bm
     701           2 :     printSrcMemOperand(MI, 0, O);
     702           2 :     return;
     703             :     break;
     704           0 :   case 8:
     705             :     // CALLm
     706           0 :     printSrcMemOperand(MI, 0, O, "mem");
     707           0 :     return;
     708             :     break;
     709          52 :   case 9:
     710             :     // JCC
     711          52 :     printCCOperand(MI, 1, O);
     712          52 :     O << "\t";
     713          52 :     printPCRelImmOperand(MI, 0, O);
     714          52 :     return;
     715             :     break;
     716           7 :   case 10:
     717             :     // JMP
     718           7 :     printPCRelImmOperand(MI, 0, O);
     719           7 :     return;
     720             :     break;
     721             :   }
     722             : 
     723             : 
     724             :   // Fragment 1 encoded into 2 bits for 4 unique commands.
     725        1169 :   switch ((Bits >> 14) & 3) {
     726           0 :   default: llvm_unreachable("Invalid command number.");
     727        1111 :   case 0:
     728             :     // ADC16mi, ADC16mr, ADC16ri, ADC16rr, ADC8mi, ADC8mr, ADC8ri, ADC8rr, AD...
     729        1111 :     O << ", ";
     730             :     break;
     731          27 :   case 1:
     732             :     // ADC16mm, ADC8mm, ADD16mm, ADD8mm, AND16mm, AND8mm, BIC16mm, BIC8mm, BI...
     733          27 :     printSrcMemOperand(MI, 0, O);
     734          27 :     return;
     735             :     break;
     736          31 :   case 2:
     737             :     // ADC16rm, ADC8rm, ADD16rm, ADD8rm, AND16rm, AND8rm, BIC16rm, BIC8rm, OR...
     738          31 :     printOperand(MI, 0, O);
     739          31 :     return;
     740             :     break;
     741           0 :   case 3:
     742             :     // MOV16rm_POST, MOV8rm_POST
     743           0 :     O << "+, ";
     744           0 :     printOperand(MI, 0, O);
     745           0 :     return;
     746             :     break;
     747             :   }
     748             : 
     749             : 
     750             :   // Fragment 2 encoded into 1 bits for 2 unique commands.
     751        1111 :   if ((Bits >> 16) & 1) {
     752             :     // ADC16ri, ADC16rr, ADC8ri, ADC8rr, ADD16ri, ADD16rr, ADD8ri, ADD8rr, AN...
     753         248 :     printOperand(MI, 0, O);
     754         248 :     return;
     755             :   } else {
     756             :     // ADC16mi, ADC16mr, ADC8mi, ADC8mr, ADD16mi, ADD16mr, ADD8mi, ADD8mr, AN...
     757         863 :     printSrcMemOperand(MI, 0, O);
     758         863 :     return;
     759             :   }
     760             : 
     761             : }
     762             : 
     763             : 
     764             : /// getRegisterName - This method is automatically generated by tblgen
     765             : /// from the register set description.  This returns the assembler name
     766             : /// for the specified register.
     767        2028 : const char *MSP430InstPrinter::getRegisterName(unsigned RegNo) {
     768             :   assert(RegNo && RegNo < 33 && "Invalid register number!");
     769             : 
     770             :   static const char AsmStrs[] = {
     771             :   /* 0 */ 'r', '1', '0', 0,
     772             :   /* 4 */ 'r', '0', 0,
     773             :   /* 7 */ 'r', '1', '1', 0,
     774             :   /* 11 */ 'r', '1', 0,
     775             :   /* 14 */ 'r', '1', '2', 0,
     776             :   /* 18 */ 'r', '2', 0,
     777             :   /* 21 */ 'r', '1', '3', 0,
     778             :   /* 25 */ 'r', '3', 0,
     779             :   /* 28 */ 'r', '1', '4', 0,
     780             :   /* 32 */ 'r', '4', 0,
     781             :   /* 35 */ 'r', '1', '5', 0,
     782             :   /* 39 */ 'r', '5', 0,
     783             :   /* 42 */ 'r', '6', 0,
     784             :   /* 45 */ 'r', '7', 0,
     785             :   /* 48 */ 'r', '8', 0,
     786             :   /* 51 */ 'r', '9', 0,
     787             :   };
     788             : 
     789             :   static const uint8_t RegAsmOffset[] = {
     790             :     25, 25, 32, 32, 4, 4, 11, 11, 18, 18, 39, 42, 45, 48, 
     791             :     51, 0, 7, 14, 21, 28, 35, 39, 42, 45, 48, 51, 0, 7, 
     792             :     14, 21, 28, 35, 
     793             :   };
     794             : 
     795             :   assert (*(AsmStrs+RegAsmOffset[RegNo-1]) &&
     796             :           "Invalid alt name index for register!");
     797        2028 :   return AsmStrs+RegAsmOffset[RegNo-1];
     798             : }
     799             : 
     800             : #ifdef PRINT_ALIAS_INSTR
     801             : #undef PRINT_ALIAS_INSTR
     802             : 
     803             : bool MSP430InstPrinter::printAliasInstr(const MCInst *MI, raw_ostream &OS) {
     804             :   return false;
     805             : }
     806             : 
     807             : #endif // PRINT_ALIAS_INSTR

Generated by: LCOV version 1.13