LCOV - code coverage report
Current view: top level - build-llvm/lib/Target/MSP430 - MSP430GenAsmWriter.inc (source / functions) Hit Total Coverage
Test: llvm-toolchain.info Lines: 58 67 86.6 %
Date: 2018-05-20 00:06:23 Functions: 2 2 100.0 %
Legend: Lines: hit not hit

          Line data    Source code
       1             : /*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
       2             : |*                                                                            *|
       3             : |* Assembly Writer Source Fragment                                            *|
       4             : |*                                                                            *|
       5             : |* Automatically generated file, do not edit!                                 *|
       6             : |*                                                                            *|
       7             : \*===----------------------------------------------------------------------===*/
       8             : 
       9             : /// printInstruction - This method is automatically generated by tablegen
      10             : /// from the instruction set description.
      11        2480 : void MSP430InstPrinter::printInstruction(const MCInst *MI, raw_ostream &O) {
      12             :   static const char AsmStrs[] = {
      13             :   /* 0 */ 'r', 'l', 'a', '.', 'b', 9, 0,
      14             :   /* 7 */ 'r', 'r', 'a', '.', 'b', 9, 0,
      15             :   /* 14 */ 's', 'u', 'b', '.', 'b', 9, 0,
      16             :   /* 21 */ 's', 'u', 'b', 'c', '.', 'b', 9, 0,
      17             :   /* 29 */ 'a', 'd', 'd', 'c', '.', 'b', 9, 0,
      18             :   /* 37 */ 'b', 'i', 'c', '.', 'b', 9, 0,
      19             :   /* 44 */ 'c', 'l', 'r', 'c', 10, 9, 'r', 'r', 'c', '.', 'b', 9, 0,
      20             :   /* 57 */ 'a', 'd', 'd', '.', 'b', 9, 0,
      21             :   /* 64 */ 'a', 'n', 'd', '.', 'b', 9, 0,
      22             :   /* 71 */ 'c', 'm', 'p', '.', 'b', 9, 0,
      23             :   /* 78 */ 'x', 'o', 'r', '.', 'b', 9, 0,
      24             :   /* 85 */ 'b', 'i', 's', '.', 'b', 9, 0,
      25             :   /* 92 */ 'b', 'i', 't', '.', 'b', 9, 0,
      26             :   /* 99 */ 'm', 'o', 'v', '.', 'b', 9, 0,
      27             :   /* 106 */ 's', 'w', 'p', 'b', 9, 0,
      28             :   /* 112 */ 'c', 'a', 'l', 'l', 9, 0,
      29             :   /* 118 */ 'j', 'm', 'p', 9, 0,
      30             :   /* 123 */ 'b', 'r', 9, 0,
      31             :   /* 127 */ 's', 'x', 't', 9, 0,
      32             :   /* 132 */ 'r', 'l', 'a', '.', 'w', 9, 0,
      33             :   /* 139 */ 'r', 'r', 'a', '.', 'w', 9, 0,
      34             :   /* 146 */ 's', 'u', 'b', '.', 'w', 9, 0,
      35             :   /* 153 */ 's', 'u', 'b', 'c', '.', 'w', 9, 0,
      36             :   /* 161 */ 'a', 'd', 'd', 'c', '.', 'w', 9, 0,
      37             :   /* 169 */ 'b', 'i', 'c', '.', 'w', 9, 0,
      38             :   /* 176 */ 'c', 'l', 'r', 'c', 10, 9, 'r', 'r', 'c', '.', 'w', 9, 0,
      39             :   /* 189 */ 'a', 'd', 'd', '.', 'w', 9, 0,
      40             :   /* 196 */ 'a', 'n', 'd', '.', 'w', 9, 0,
      41             :   /* 203 */ 'p', 'u', 's', 'h', '.', 'w', 9, 0,
      42             :   /* 211 */ 'c', 'm', 'p', '.', 'w', 9, 0,
      43             :   /* 218 */ 'p', 'o', 'p', '.', 'w', 9, 0,
      44             :   /* 225 */ 'x', 'o', 'r', '.', 'w', 9, 0,
      45             :   /* 232 */ 'b', 'i', 's', '.', 'w', 9, 0,
      46             :   /* 239 */ 'b', 'i', 't', '.', 'w', 9, 0,
      47             :   /* 246 */ 'm', 'o', 'v', '.', 'w', 9, 0,
      48             :   /* 253 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'P', 'a', 't', 'c', 'h', 'a', 'b', 'l', 'e', 32, 'R', 'E', 'T', '.', 0,
      49             :   /* 284 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'T', 'y', 'p', 'e', 'd', 32, 'E', 'v', 'e', 'n', 't', 32, 'L', 'o', 'g', '.', 0,
      50             :   /* 308 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'C', 'u', 's', 't', 'o', 'm', 32, 'E', 'v', 'e', 'n', 't', 32, 'L', 'o', 'g', '.', 0,
      51             :   /* 333 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'E', 'n', 't', 'e', 'r', '.', 0,
      52             :   /* 356 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'T', 'a', 'i', 'l', 32, 'C', 'a', 'l', 'l', 32, 'E', 'x', 'i', 't', '.', 0,
      53             :   /* 379 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'E', 'x', 'i', 't', '.', 0,
      54             :   /* 401 */ 's', 'u', 'b', '.', 'b', 9, '@', 0,
      55             :   /* 409 */ 'a', 'd', 'd', '.', 'b', 9, '@', 0,
      56             :   /* 417 */ 'a', 'n', 'd', '.', 'b', 9, '@', 0,
      57             :   /* 425 */ 'x', 'o', 'r', '.', 'b', 9, '@', 0,
      58             :   /* 433 */ 'b', 'i', 's', '.', 'b', 9, '@', 0,
      59             :   /* 441 */ 'm', 'o', 'v', '.', 'b', 9, '@', 0,
      60             :   /* 449 */ 's', 'u', 'b', '.', 'w', 9, '@', 0,
      61             :   /* 457 */ 'a', 'd', 'd', '.', 'w', 9, '@', 0,
      62             :   /* 465 */ 'a', 'n', 'd', '.', 'w', 9, '@', 0,
      63             :   /* 473 */ 'x', 'o', 'r', '.', 'w', 9, '@', 0,
      64             :   /* 481 */ 'b', 'i', 's', '.', 'w', 9, '@', 0,
      65             :   /* 489 */ 'm', 'o', 'v', '.', 'w', 9, '@', 0,
      66             :   /* 497 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'E', 'N', 'D', 0,
      67             :   /* 510 */ 'B', 'U', 'N', 'D', 'L', 'E', 0,
      68             :   /* 517 */ 'D', 'B', 'G', '_', 'V', 'A', 'L', 'U', 'E', 0,
      69             :   /* 527 */ 'D', 'B', 'G', '_', 'L', 'A', 'B', 'E', 'L', 0,
      70             :   /* 537 */ '#', 'A', 'D', 'J', 'C', 'A', 'L', 'L', 'S', 'T', 'A', 'C', 'K', 'D', 'O', 'W', 'N', 0,
      71             :   /* 555 */ '#', 32, 'S', 'r', 'a', '1', '6', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
      72             :   /* 570 */ '#', 32, 'S', 'h', 'l', '1', '6', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
      73             :   /* 585 */ '#', 32, 'S', 'r', 'l', '1', '6', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
      74             :   /* 600 */ '#', 32, 'S', 'e', 'l', 'e', 'c', 't', '1', '6', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
      75             :   /* 618 */ '#', 32, 'S', 'r', 'a', '8', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
      76             :   /* 632 */ '#', 32, 'S', 'h', 'l', '8', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
      77             :   /* 646 */ '#', 32, 'S', 'r', 'l', '8', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
      78             :   /* 660 */ '#', 32, 'S', 'e', 'l', 'e', 'c', 't', '8', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
      79             :   /* 677 */ '#', 32, 'A', 'D', 'D', 'f', 'r', 'a', 'm', 'e', 32, 'P', 'S', 'E', 'U', 'D', 'O', 0,
      80             :   /* 695 */ '#', 'A', 'D', 'J', 'C', 'A', 'L', 'L', 'S', 'T', 'A', 'C', 'K', 'U', 'P', 0,
      81             :   /* 711 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'S', 'T', 'A', 'R', 'T', 0,
      82             :   /* 726 */ 'r', 'e', 't', 'i', 0,
      83             :   /* 731 */ 'j', 0,
      84             :   /* 733 */ '#', 32, 'F', 'E', 'n', 't', 'r', 'y', 32, 'c', 'a', 'l', 'l', 0,
      85             :   /* 747 */ 'n', 'o', 'p', 0,
      86             :   /* 751 */ 'r', 'e', 't', 0,
      87             :   };
      88             : 
      89             :   static const uint16_t OpInfo0[] = {
      90             :     0U, // PHI
      91             :     0U, // INLINEASM
      92             :     0U, // CFI_INSTRUCTION
      93             :     0U, // EH_LABEL
      94             :     0U, // GC_LABEL
      95             :     0U, // ANNOTATION_LABEL
      96             :     0U, // KILL
      97             :     0U, // EXTRACT_SUBREG
      98             :     0U, // INSERT_SUBREG
      99             :     0U, // IMPLICIT_DEF
     100             :     0U, // SUBREG_TO_REG
     101             :     0U, // COPY_TO_REGCLASS
     102             :     518U,       // DBG_VALUE
     103             :     528U,       // DBG_LABEL
     104             :     0U, // REG_SEQUENCE
     105             :     0U, // COPY
     106             :     511U,       // BUNDLE
     107             :     712U,       // LIFETIME_START
     108             :     498U,       // LIFETIME_END
     109             :     0U, // STACKMAP
     110             :     734U,       // FENTRY_CALL
     111             :     0U, // PATCHPOINT
     112             :     0U, // LOAD_STACK_GUARD
     113             :     0U, // STATEPOINT
     114             :     0U, // LOCAL_ESCAPE
     115             :     0U, // FAULTING_OP
     116             :     0U, // PATCHABLE_OP
     117             :     334U,       // PATCHABLE_FUNCTION_ENTER
     118             :     254U,       // PATCHABLE_RET
     119             :     380U,       // PATCHABLE_FUNCTION_EXIT
     120             :     357U,       // PATCHABLE_TAIL_CALL
     121             :     309U,       // PATCHABLE_EVENT_CALL
     122             :     285U,       // PATCHABLE_TYPED_EVENT_CALL
     123             :     0U, // ICALL_BRANCH_FUNNEL
     124             :     0U, // G_ADD
     125             :     0U, // G_SUB
     126             :     0U, // G_MUL
     127             :     0U, // G_SDIV
     128             :     0U, // G_UDIV
     129             :     0U, // G_SREM
     130             :     0U, // G_UREM
     131             :     0U, // G_AND
     132             :     0U, // G_OR
     133             :     0U, // G_XOR
     134             :     0U, // G_IMPLICIT_DEF
     135             :     0U, // G_PHI
     136             :     0U, // G_FRAME_INDEX
     137             :     0U, // G_GLOBAL_VALUE
     138             :     0U, // G_EXTRACT
     139             :     0U, // G_UNMERGE_VALUES
     140             :     0U, // G_INSERT
     141             :     0U, // G_MERGE_VALUES
     142             :     0U, // G_PTRTOINT
     143             :     0U, // G_INTTOPTR
     144             :     0U, // G_BITCAST
     145             :     0U, // G_LOAD
     146             :     0U, // G_SEXTLOAD
     147             :     0U, // G_ZEXTLOAD
     148             :     0U, // G_STORE
     149             :     0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
     150             :     0U, // G_ATOMIC_CMPXCHG
     151             :     0U, // G_ATOMICRMW_XCHG
     152             :     0U, // G_ATOMICRMW_ADD
     153             :     0U, // G_ATOMICRMW_SUB
     154             :     0U, // G_ATOMICRMW_AND
     155             :     0U, // G_ATOMICRMW_NAND
     156             :     0U, // G_ATOMICRMW_OR
     157             :     0U, // G_ATOMICRMW_XOR
     158             :     0U, // G_ATOMICRMW_MAX
     159             :     0U, // G_ATOMICRMW_MIN
     160             :     0U, // G_ATOMICRMW_UMAX
     161             :     0U, // G_ATOMICRMW_UMIN
     162             :     0U, // G_BRCOND
     163             :     0U, // G_BRINDIRECT
     164             :     0U, // G_INTRINSIC
     165             :     0U, // G_INTRINSIC_W_SIDE_EFFECTS
     166             :     0U, // G_ANYEXT
     167             :     0U, // G_TRUNC
     168             :     0U, // G_CONSTANT
     169             :     0U, // G_FCONSTANT
     170             :     0U, // G_VASTART
     171             :     0U, // G_VAARG
     172             :     0U, // G_SEXT
     173             :     0U, // G_ZEXT
     174             :     0U, // G_SHL
     175             :     0U, // G_LSHR
     176             :     0U, // G_ASHR
     177             :     0U, // G_ICMP
     178             :     0U, // G_FCMP
     179             :     0U, // G_SELECT
     180             :     0U, // G_UADDE
     181             :     0U, // G_USUBE
     182             :     0U, // G_SADDO
     183             :     0U, // G_SSUBO
     184             :     0U, // G_UMULO
     185             :     0U, // G_SMULO
     186             :     0U, // G_UMULH
     187             :     0U, // G_SMULH
     188             :     0U, // G_FADD
     189             :     0U, // G_FSUB
     190             :     0U, // G_FMUL
     191             :     0U, // G_FMA
     192             :     0U, // G_FDIV
     193             :     0U, // G_FREM
     194             :     0U, // G_FPOW
     195             :     0U, // G_FEXP
     196             :     0U, // G_FEXP2
     197             :     0U, // G_FLOG
     198             :     0U, // G_FLOG2
     199             :     0U, // G_FNEG
     200             :     0U, // G_FPEXT
     201             :     0U, // G_FPTRUNC
     202             :     0U, // G_FPTOSI
     203             :     0U, // G_FPTOUI
     204             :     0U, // G_SITOFP
     205             :     0U, // G_UITOFP
     206             :     0U, // G_FABS
     207             :     0U, // G_GEP
     208             :     0U, // G_PTR_MASK
     209             :     0U, // G_BR
     210             :     0U, // G_INSERT_VECTOR_ELT
     211             :     0U, // G_EXTRACT_VECTOR_ELT
     212             :     0U, // G_SHUFFLE_VECTOR
     213             :     0U, // G_BSWAP
     214             :     1186U,      // ADC16mi
     215             :     18594U,     // ADC16mm
     216             :     1186U,      // ADC16mr
     217             :     1186U,      // ADC16ri
     218             :     34978U,     // ADC16rm
     219             :     1186U,      // ADC16rr
     220             :     1054U,      // ADC8mi
     221             :     18462U,     // ADC8mm
     222             :     1054U,      // ADC8mr
     223             :     1054U,      // ADC8ri
     224             :     34846U,     // ADC8rm
     225             :     1054U,      // ADC8rr
     226             :     1214U,      // ADD16mi
     227             :     18622U,     // ADD16mm
     228             :     1214U,      // ADD16mr
     229             :     1214U,      // ADD16ri
     230             :     35006U,     // ADD16rm
     231             :     3530U,      // ADD16rm_POST
     232             :     1214U,      // ADD16rr
     233             :     1082U,      // ADD8mi
     234             :     18490U,     // ADD8mm
     235             :     1082U,      // ADD8mr
     236             :     1082U,      // ADD8ri
     237             :     34874U,     // ADD8rm
     238             :     3482U,      // ADD8rm_POST
     239             :     1082U,      // ADD8rr
     240             :     678U,       // ADDframe
     241             :     538U,       // ADJCALLSTACKDOWN
     242             :     696U,       // ADJCALLSTACKUP
     243             :     1221U,      // AND16mi
     244             :     18629U,     // AND16mm
     245             :     1221U,      // AND16mr
     246             :     1221U,      // AND16ri
     247             :     35013U,     // AND16rm
     248             :     3538U,      // AND16rm_POST
     249             :     1221U,      // AND16rr
     250             :     1089U,      // AND8mi
     251             :     18497U,     // AND8mm
     252             :     1089U,      // AND8mr
     253             :     1089U,      // AND8ri
     254             :     34881U,     // AND8rm
     255             :     3490U,      // AND8rm_POST
     256             :     1089U,      // AND8rr
     257             :     18602U,     // BIC16mm
     258             :     1194U,      // BIC16mr
     259             :     34986U,     // BIC16rm
     260             :     1194U,      // BIC16rr
     261             :     18470U,     // BIC8mm
     262             :     1062U,      // BIC8mr
     263             :     34854U,     // BIC8rm
     264             :     1062U,      // BIC8rr
     265             :     1264U,      // BIT16mi
     266             :     18672U,     // BIT16mm
     267             :     1264U,      // BIT16mr
     268             :     4336U,      // BIT16ri
     269             :     5360U,      // BIT16rm
     270             :     4336U,      // BIT16rr
     271             :     1117U,      // BIT8mi
     272             :     18525U,     // BIT8mm
     273             :     1117U,      // BIT8mr
     274             :     4189U,      // BIT8ri
     275             :     5213U,      // BIT8rm
     276             :     4189U,      // BIT8rr
     277             :     6268U,      // Bi
     278             :     7292U,      // Bm
     279             :     6268U,      // Br
     280             :     6257U,      // CALLi
     281             :     8305U,      // CALLm
     282             :     6257U,      // CALLr
     283             :     1236U,      // CMP16mi
     284             :     1236U,      // CMP16mr
     285             :     4308U,      // CMP16ri
     286             :     5332U,      // CMP16rm
     287             :     4308U,      // CMP16rr
     288             :     1096U,      // CMP8mi
     289             :     1096U,      // CMP8mr
     290             :     4168U,      // CMP8ri
     291             :     5192U,      // CMP8rm
     292             :     4168U,      // CMP8rr
     293             :     9948U,      // JCC
     294             :     10359U,     // JMP
     295             :     1271U,      // MOV16mi
     296             :     18679U,     // MOV16mm
     297             :     1271U,      // MOV16mr
     298             :     4343U,      // MOV16ri
     299             :     5367U,      // MOV16rm
     300             :     50666U,     // MOV16rm_POST
     301             :     4343U,      // MOV16rr
     302             :     1124U,      // MOV8mi
     303             :     18532U,     // MOV8mm
     304             :     1124U,      // MOV8mr
     305             :     4196U,      // MOV8ri
     306             :     5220U,      // MOV8rm
     307             :     50618U,     // MOV8rm_POST
     308             :     4196U,      // MOV8rr
     309             :     5220U,      // MOVZX16rm8
     310             :     4196U,      // MOVZX16rr8
     311             :     748U,       // NOP
     312             :     1257U,      // OR16mi
     313             :     18665U,     // OR16mm
     314             :     1257U,      // OR16mr
     315             :     1257U,      // OR16ri
     316             :     35049U,     // OR16rm
     317             :     3554U,      // OR16rm_POST
     318             :     1257U,      // OR16rr
     319             :     1110U,      // OR8mi
     320             :     18518U,     // OR8mm
     321             :     1110U,      // OR8mr
     322             :     1110U,      // OR8ri
     323             :     34902U,     // OR8rm
     324             :     3506U,      // OR8rm_POST
     325             :     1110U,      // OR8rr
     326             :     6363U,      // POP16r
     327             :     6348U,      // PUSH16r
     328             :     752U,       // RET
     329             :     727U,       // RETI
     330             :     6284U,      // SAR16r1
     331             :     6321U,      // SAR16r1c
     332             :     6152U,      // SAR8r1
     333             :     6189U,      // SAR8r1c
     334             :     1178U,      // SBC16mi
     335             :     18586U,     // SBC16mm
     336             :     1178U,      // SBC16mr
     337             :     1178U,      // SBC16ri
     338             :     34970U,     // SBC16rm
     339             :     1178U,      // SBC16rr
     340             :     1046U,      // SBC8mi
     341             :     18454U,     // SBC8mm
     342             :     1046U,      // SBC8mr
     343             :     1046U,      // SBC8ri
     344             :     34838U,     // SBC8rm
     345             :     1046U,      // SBC8rr
     346             :     6272U,      // SEXT16r
     347             :     6277U,      // SHL16r1
     348             :     6145U,      // SHL8r1
     349             :     1171U,      // SUB16mi
     350             :     18579U,     // SUB16mm
     351             :     1171U,      // SUB16mr
     352             :     1171U,      // SUB16ri
     353             :     34963U,     // SUB16rm
     354             :     3522U,      // SUB16rm_POST
     355             :     1171U,      // SUB16rr
     356             :     1039U,      // SUB8mi
     357             :     18447U,     // SUB8mm
     358             :     1039U,      // SUB8mr
     359             :     1039U,      // SUB8ri
     360             :     34831U,     // SUB8rm
     361             :     3474U,      // SUB8rm_POST
     362             :     1039U,      // SUB8rr
     363             :     6251U,      // SWPB16r
     364             :     601U,       // Select16
     365             :     661U,       // Select8
     366             :     571U,       // Shl16
     367             :     633U,       // Shl8
     368             :     556U,       // Sra16
     369             :     619U,       // Sra8
     370             :     586U,       // Srl16
     371             :     647U,       // Srl8
     372             :     1250U,      // XOR16mi
     373             :     18658U,     // XOR16mm
     374             :     1250U,      // XOR16mr
     375             :     1250U,      // XOR16ri
     376             :     35042U,     // XOR16rm
     377             :     3546U,      // XOR16rm_POST
     378             :     1250U,      // XOR16rr
     379             :     1103U,      // XOR8mi
     380             :     18511U,     // XOR8mm
     381             :     1103U,      // XOR8mr
     382             :     1103U,      // XOR8ri
     383             :     34895U,     // XOR8rm
     384             :     3498U,      // XOR8rm_POST
     385             :     1103U,      // XOR8rr
     386             :     4196U,      // ZEXT16r
     387             :   };
     388             : 
     389             :   static const uint8_t OpInfo1[] = {
     390             :     0U, // PHI
     391             :     0U, // INLINEASM
     392             :     0U, // CFI_INSTRUCTION
     393             :     0U, // EH_LABEL
     394             :     0U, // GC_LABEL
     395             :     0U, // ANNOTATION_LABEL
     396             :     0U, // KILL
     397             :     0U, // EXTRACT_SUBREG
     398             :     0U, // INSERT_SUBREG
     399             :     0U, // IMPLICIT_DEF
     400             :     0U, // SUBREG_TO_REG
     401             :     0U, // COPY_TO_REGCLASS
     402             :     0U, // DBG_VALUE
     403             :     0U, // DBG_LABEL
     404             :     0U, // REG_SEQUENCE
     405             :     0U, // COPY
     406             :     0U, // BUNDLE
     407             :     0U, // LIFETIME_START
     408             :     0U, // LIFETIME_END
     409             :     0U, // STACKMAP
     410             :     0U, // FENTRY_CALL
     411             :     0U, // PATCHPOINT
     412             :     0U, // LOAD_STACK_GUARD
     413             :     0U, // STATEPOINT
     414             :     0U, // LOCAL_ESCAPE
     415             :     0U, // FAULTING_OP
     416             :     0U, // PATCHABLE_OP
     417             :     0U, // PATCHABLE_FUNCTION_ENTER
     418             :     0U, // PATCHABLE_RET
     419             :     0U, // PATCHABLE_FUNCTION_EXIT
     420             :     0U, // PATCHABLE_TAIL_CALL
     421             :     0U, // PATCHABLE_EVENT_CALL
     422             :     0U, // PATCHABLE_TYPED_EVENT_CALL
     423             :     0U, // ICALL_BRANCH_FUNNEL
     424             :     0U, // G_ADD
     425             :     0U, // G_SUB
     426             :     0U, // G_MUL
     427             :     0U, // G_SDIV
     428             :     0U, // G_UDIV
     429             :     0U, // G_SREM
     430             :     0U, // G_UREM
     431             :     0U, // G_AND
     432             :     0U, // G_OR
     433             :     0U, // G_XOR
     434             :     0U, // G_IMPLICIT_DEF
     435             :     0U, // G_PHI
     436             :     0U, // G_FRAME_INDEX
     437             :     0U, // G_GLOBAL_VALUE
     438             :     0U, // G_EXTRACT
     439             :     0U, // G_UNMERGE_VALUES
     440             :     0U, // G_INSERT
     441             :     0U, // G_MERGE_VALUES
     442             :     0U, // G_PTRTOINT
     443             :     0U, // G_INTTOPTR
     444             :     0U, // G_BITCAST
     445             :     0U, // G_LOAD
     446             :     0U, // G_SEXTLOAD
     447             :     0U, // G_ZEXTLOAD
     448             :     0U, // G_STORE
     449             :     0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
     450             :     0U, // G_ATOMIC_CMPXCHG
     451             :     0U, // G_ATOMICRMW_XCHG
     452             :     0U, // G_ATOMICRMW_ADD
     453             :     0U, // G_ATOMICRMW_SUB
     454             :     0U, // G_ATOMICRMW_AND
     455             :     0U, // G_ATOMICRMW_NAND
     456             :     0U, // G_ATOMICRMW_OR
     457             :     0U, // G_ATOMICRMW_XOR
     458             :     0U, // G_ATOMICRMW_MAX
     459             :     0U, // G_ATOMICRMW_MIN
     460             :     0U, // G_ATOMICRMW_UMAX
     461             :     0U, // G_ATOMICRMW_UMIN
     462             :     0U, // G_BRCOND
     463             :     0U, // G_BRINDIRECT
     464             :     0U, // G_INTRINSIC
     465             :     0U, // G_INTRINSIC_W_SIDE_EFFECTS
     466             :     0U, // G_ANYEXT
     467             :     0U, // G_TRUNC
     468             :     0U, // G_CONSTANT
     469             :     0U, // G_FCONSTANT
     470             :     0U, // G_VASTART
     471             :     0U, // G_VAARG
     472             :     0U, // G_SEXT
     473             :     0U, // G_ZEXT
     474             :     0U, // G_SHL
     475             :     0U, // G_LSHR
     476             :     0U, // G_ASHR
     477             :     0U, // G_ICMP
     478             :     0U, // G_FCMP
     479             :     0U, // G_SELECT
     480             :     0U, // G_UADDE
     481             :     0U, // G_USUBE
     482             :     0U, // G_SADDO
     483             :     0U, // G_SSUBO
     484             :     0U, // G_UMULO
     485             :     0U, // G_SMULO
     486             :     0U, // G_UMULH
     487             :     0U, // G_SMULH
     488             :     0U, // G_FADD
     489             :     0U, // G_FSUB
     490             :     0U, // G_FMUL
     491             :     0U, // G_FMA
     492             :     0U, // G_FDIV
     493             :     0U, // G_FREM
     494             :     0U, // G_FPOW
     495             :     0U, // G_FEXP
     496             :     0U, // G_FEXP2
     497             :     0U, // G_FLOG
     498             :     0U, // G_FLOG2
     499             :     0U, // G_FNEG
     500             :     0U, // G_FPEXT
     501             :     0U, // G_FPTRUNC
     502             :     0U, // G_FPTOSI
     503             :     0U, // G_FPTOUI
     504             :     0U, // G_SITOFP
     505             :     0U, // G_UITOFP
     506             :     0U, // G_FABS
     507             :     0U, // G_GEP
     508             :     0U, // G_PTR_MASK
     509             :     0U, // G_BR
     510             :     0U, // G_INSERT_VECTOR_ELT
     511             :     0U, // G_EXTRACT_VECTOR_ELT
     512             :     0U, // G_SHUFFLE_VECTOR
     513             :     0U, // G_BSWAP
     514             :     0U, // ADC16mi
     515             :     0U, // ADC16mm
     516             :     0U, // ADC16mr
     517             :     1U, // ADC16ri
     518             :     0U, // ADC16rm
     519             :     1U, // ADC16rr
     520             :     0U, // ADC8mi
     521             :     0U, // ADC8mm
     522             :     0U, // ADC8mr
     523             :     1U, // ADC8ri
     524             :     0U, // ADC8rm
     525             :     1U, // ADC8rr
     526             :     0U, // ADD16mi
     527             :     0U, // ADD16mm
     528             :     0U, // ADD16mr
     529             :     1U, // ADD16ri
     530             :     0U, // ADD16rm
     531             :     0U, // ADD16rm_POST
     532             :     1U, // ADD16rr
     533             :     0U, // ADD8mi
     534             :     0U, // ADD8mm
     535             :     0U, // ADD8mr
     536             :     1U, // ADD8ri
     537             :     0U, // ADD8rm
     538             :     0U, // ADD8rm_POST
     539             :     1U, // ADD8rr
     540             :     0U, // ADDframe
     541             :     0U, // ADJCALLSTACKDOWN
     542             :     0U, // ADJCALLSTACKUP
     543             :     0U, // AND16mi
     544             :     0U, // AND16mm
     545             :     0U, // AND16mr
     546             :     1U, // AND16ri
     547             :     0U, // AND16rm
     548             :     0U, // AND16rm_POST
     549             :     1U, // AND16rr
     550             :     0U, // AND8mi
     551             :     0U, // AND8mm
     552             :     0U, // AND8mr
     553             :     1U, // AND8ri
     554             :     0U, // AND8rm
     555             :     0U, // AND8rm_POST
     556             :     1U, // AND8rr
     557             :     0U, // BIC16mm
     558             :     0U, // BIC16mr
     559             :     0U, // BIC16rm
     560             :     1U, // BIC16rr
     561             :     0U, // BIC8mm
     562             :     0U, // BIC8mr
     563             :     0U, // BIC8rm
     564             :     1U, // BIC8rr
     565             :     0U, // BIT16mi
     566             :     0U, // BIT16mm
     567             :     0U, // BIT16mr
     568             :     0U, // BIT16ri
     569             :     0U, // BIT16rm
     570             :     0U, // BIT16rr
     571             :     0U, // BIT8mi
     572             :     0U, // BIT8mm
     573             :     0U, // BIT8mr
     574             :     0U, // BIT8ri
     575             :     0U, // BIT8rm
     576             :     0U, // BIT8rr
     577             :     0U, // Bi
     578             :     0U, // Bm
     579             :     0U, // Br
     580             :     0U, // CALLi
     581             :     0U, // CALLm
     582             :     0U, // CALLr
     583             :     0U, // CMP16mi
     584             :     0U, // CMP16mr
     585             :     0U, // CMP16ri
     586             :     0U, // CMP16rm
     587             :     0U, // CMP16rr
     588             :     0U, // CMP8mi
     589             :     0U, // CMP8mr
     590             :     0U, // CMP8ri
     591             :     0U, // CMP8rm
     592             :     0U, // CMP8rr
     593             :     0U, // JCC
     594             :     0U, // JMP
     595             :     0U, // MOV16mi
     596             :     0U, // MOV16mm
     597             :     0U, // MOV16mr
     598             :     0U, // MOV16ri
     599             :     0U, // MOV16rm
     600             :     0U, // MOV16rm_POST
     601             :     0U, // MOV16rr
     602             :     0U, // MOV8mi
     603             :     0U, // MOV8mm
     604             :     0U, // MOV8mr
     605             :     0U, // MOV8ri
     606             :     0U, // MOV8rm
     607             :     0U, // MOV8rm_POST
     608             :     0U, // MOV8rr
     609             :     0U, // MOVZX16rm8
     610             :     0U, // MOVZX16rr8
     611             :     0U, // NOP
     612             :     0U, // OR16mi
     613             :     0U, // OR16mm
     614             :     0U, // OR16mr
     615             :     1U, // OR16ri
     616             :     0U, // OR16rm
     617             :     0U, // OR16rm_POST
     618             :     1U, // OR16rr
     619             :     0U, // OR8mi
     620             :     0U, // OR8mm
     621             :     0U, // OR8mr
     622             :     1U, // OR8ri
     623             :     0U, // OR8rm
     624             :     0U, // OR8rm_POST
     625             :     1U, // OR8rr
     626             :     0U, // POP16r
     627             :     0U, // PUSH16r
     628             :     0U, // RET
     629             :     0U, // RETI
     630             :     0U, // SAR16r1
     631             :     0U, // SAR16r1c
     632             :     0U, // SAR8r1
     633             :     0U, // SAR8r1c
     634             :     0U, // SBC16mi
     635             :     0U, // SBC16mm
     636             :     0U, // SBC16mr
     637             :     1U, // SBC16ri
     638             :     0U, // SBC16rm
     639             :     1U, // SBC16rr
     640             :     0U, // SBC8mi
     641             :     0U, // SBC8mm
     642             :     0U, // SBC8mr
     643             :     1U, // SBC8ri
     644             :     0U, // SBC8rm
     645             :     1U, // SBC8rr
     646             :     0U, // SEXT16r
     647             :     0U, // SHL16r1
     648             :     0U, // SHL8r1
     649             :     0U, // SUB16mi
     650             :     0U, // SUB16mm
     651             :     0U, // SUB16mr
     652             :     1U, // SUB16ri
     653             :     0U, // SUB16rm
     654             :     0U, // SUB16rm_POST
     655             :     1U, // SUB16rr
     656             :     0U, // SUB8mi
     657             :     0U, // SUB8mm
     658             :     0U, // SUB8mr
     659             :     1U, // SUB8ri
     660             :     0U, // SUB8rm
     661             :     0U, // SUB8rm_POST
     662             :     1U, // SUB8rr
     663             :     0U, // SWPB16r
     664             :     0U, // Select16
     665             :     0U, // Select8
     666             :     0U, // Shl16
     667             :     0U, // Shl8
     668             :     0U, // Sra16
     669             :     0U, // Sra8
     670             :     0U, // Srl16
     671             :     0U, // Srl8
     672             :     0U, // XOR16mi
     673             :     0U, // XOR16mm
     674             :     0U, // XOR16mr
     675             :     1U, // XOR16ri
     676             :     0U, // XOR16rm
     677             :     0U, // XOR16rm_POST
     678             :     1U, // XOR16rr
     679             :     0U, // XOR8mi
     680             :     0U, // XOR8mm
     681             :     0U, // XOR8mr
     682             :     1U, // XOR8ri
     683             :     0U, // XOR8rm
     684             :     0U, // XOR8rm_POST
     685             :     1U, // XOR8rr
     686             :     0U, // ZEXT16r
     687             :   };
     688             : 
     689        2480 :   O << "\t";
     690             : 
     691             :   // Emit the opcode for the instruction.
     692             :   uint32_t Bits = 0;
     693        2480 :   Bits |= OpInfo0[MI->getOpcode()] << 0;
     694        2480 :   Bits |= OpInfo1[MI->getOpcode()] << 16;
     695             :   assert(Bits != 0 && "Cannot print this instruction.");
     696        2480 :   O << AsmStrs+(Bits & 1023)-1;
     697             : 
     698             : 
     699             :   // Fragment 0 encoded into 4 bits for 11 unique commands.
     700        2480 :   switch ((Bits >> 10) & 15) {
     701           0 :   default: llvm_unreachable("Invalid command number.");
     702             :   case 0:
     703             :     // DBG_VALUE, DBG_LABEL, BUNDLE, LIFETIME_START, LIFETIME_END, FENTRY_CAL...
     704             :     return;
     705             :     break;
     706        1111 :   case 1:
     707             :     // ADC16mi, ADC16mr, ADC16ri, ADC16rr, ADC8mi, ADC8mr, ADC8ri, ADC8rr, AD...
     708        1111 :     printOperand(MI, 2, O);
     709        1111 :     break;
     710          58 :   case 2:
     711             :     // ADC16mm, ADC16rm, ADC8mm, ADC8rm, ADD16mm, ADD16rm, ADD8mm, ADD8rm, AN...
     712          58 :     printSrcMemOperand(MI, 2, O);
     713          58 :     O << ", ";
     714          58 :     break;
     715           5 :   case 3:
     716             :     // ADD16rm_POST, ADD8rm_POST, AND16rm_POST, AND8rm_POST, OR16rm_POST, OR8...
     717           5 :     printOperand(MI, 3, O);
     718           5 :     O << "+, ";
     719           5 :     printOperand(MI, 0, O);
     720           5 :     return;
     721             :     break;
     722         372 :   case 4:
     723             :     // BIT16ri, BIT16rr, BIT8ri, BIT8rr, CMP16ri, CMP16rr, CMP8ri, CMP8rr, MO...
     724         372 :     printOperand(MI, 1, O);
     725         372 :     O << ", ";
     726         372 :     printOperand(MI, 0, O);
     727         372 :     return;
     728             :     break;
     729         303 :   case 5:
     730             :     // BIT16rm, BIT8rm, CMP16rm, CMP8rm, MOV16rm, MOV8rm, MOVZX16rm8
     731         303 :     printSrcMemOperand(MI, 1, O);
     732         303 :     O << ", ";
     733         303 :     printOperand(MI, 0, O);
     734         303 :     return;
     735             :     break;
     736         278 :   case 6:
     737             :     // Bi, Br, CALLi, CALLr, POP16r, PUSH16r, SAR16r1, SAR16r1c, SAR8r1, SAR8...
     738         278 :     printOperand(MI, 0, O);
     739         278 :     return;
     740             :     break;
     741           2 :   case 7:
     742             :     // Bm
     743           2 :     printSrcMemOperand(MI, 0, O);
     744           2 :     return;
     745             :     break;
     746           0 :   case 8:
     747             :     // CALLm
     748           0 :     printSrcMemOperand(MI, 0, O, "mem");
     749           0 :     return;
     750             :     break;
     751          52 :   case 9:
     752             :     // JCC
     753          52 :     printCCOperand(MI, 1, O);
     754          52 :     O << "\t";
     755          52 :     printPCRelImmOperand(MI, 0, O);
     756          52 :     return;
     757             :     break;
     758           7 :   case 10:
     759             :     // JMP
     760           7 :     printPCRelImmOperand(MI, 0, O);
     761           7 :     return;
     762             :     break;
     763             :   }
     764             : 
     765             : 
     766             :   // Fragment 1 encoded into 2 bits for 4 unique commands.
     767        1169 :   switch ((Bits >> 14) & 3) {
     768           0 :   default: llvm_unreachable("Invalid command number.");
     769        1111 :   case 0:
     770             :     // ADC16mi, ADC16mr, ADC16ri, ADC16rr, ADC8mi, ADC8mr, ADC8ri, ADC8rr, AD...
     771        1111 :     O << ", ";
     772             :     break;
     773          27 :   case 1:
     774             :     // ADC16mm, ADC8mm, ADD16mm, ADD8mm, AND16mm, AND8mm, BIC16mm, BIC8mm, BI...
     775          27 :     printSrcMemOperand(MI, 0, O);
     776          27 :     return;
     777             :     break;
     778          31 :   case 2:
     779             :     // ADC16rm, ADC8rm, ADD16rm, ADD8rm, AND16rm, AND8rm, BIC16rm, BIC8rm, OR...
     780          31 :     printOperand(MI, 0, O);
     781          31 :     return;
     782             :     break;
     783           0 :   case 3:
     784             :     // MOV16rm_POST, MOV8rm_POST
     785           0 :     O << "+, ";
     786           0 :     printOperand(MI, 0, O);
     787           0 :     return;
     788             :     break;
     789             :   }
     790             : 
     791             : 
     792             :   // Fragment 2 encoded into 1 bits for 2 unique commands.
     793        1111 :   if ((Bits >> 16) & 1) {
     794             :     // ADC16ri, ADC16rr, ADC8ri, ADC8rr, ADD16ri, ADD16rr, ADD8ri, ADD8rr, AN...
     795         248 :     printOperand(MI, 0, O);
     796         248 :     return;
     797             :   } else {
     798             :     // ADC16mi, ADC16mr, ADC8mi, ADC8mr, ADD16mi, ADD16mr, ADD8mi, ADD8mr, AN...
     799         863 :     printSrcMemOperand(MI, 0, O);
     800         863 :     return;
     801             :   }
     802             : 
     803             : }
     804             : 
     805             : 
     806             : /// getRegisterName - This method is automatically generated by tblgen
     807             : /// from the register set description.  This returns the assembler name
     808             : /// for the specified register.
     809        2028 : const char *MSP430InstPrinter::getRegisterName(unsigned RegNo) {
     810             :   assert(RegNo && RegNo < 33 && "Invalid register number!");
     811             : 
     812             :   static const char AsmStrs[] = {
     813             :   /* 0 */ 'r', '1', '0', 0,
     814             :   /* 4 */ 'r', '0', 0,
     815             :   /* 7 */ 'r', '1', '1', 0,
     816             :   /* 11 */ 'r', '1', 0,
     817             :   /* 14 */ 'r', '1', '2', 0,
     818             :   /* 18 */ 'r', '2', 0,
     819             :   /* 21 */ 'r', '1', '3', 0,
     820             :   /* 25 */ 'r', '3', 0,
     821             :   /* 28 */ 'r', '1', '4', 0,
     822             :   /* 32 */ 'r', '4', 0,
     823             :   /* 35 */ 'r', '1', '5', 0,
     824             :   /* 39 */ 'r', '5', 0,
     825             :   /* 42 */ 'r', '6', 0,
     826             :   /* 45 */ 'r', '7', 0,
     827             :   /* 48 */ 'r', '8', 0,
     828             :   /* 51 */ 'r', '9', 0,
     829             :   };
     830             : 
     831             :   static const uint8_t RegAsmOffset[] = {
     832             :     25, 25, 32, 32, 4, 4, 11, 11, 18, 18, 39, 42, 45, 48, 
     833             :     51, 0, 7, 14, 21, 28, 35, 39, 42, 45, 48, 51, 0, 7, 
     834             :     14, 21, 28, 35, 
     835             :   };
     836             : 
     837             :   assert (*(AsmStrs+RegAsmOffset[RegNo-1]) &&
     838             :           "Invalid alt name index for register!");
     839        2028 :   return AsmStrs+RegAsmOffset[RegNo-1];
     840             : }
     841             : 
     842             : #ifdef PRINT_ALIAS_INSTR
     843             : #undef PRINT_ALIAS_INSTR
     844             : 
     845             : bool MSP430InstPrinter::printAliasInstr(const MCInst *MI, raw_ostream &OS) {
     846             :   return false;
     847             : }
     848             : 
     849             : #endif // PRINT_ALIAS_INSTR

Generated by: LCOV version 1.13